

R20AN0558JJ0100 Rev.1.00 2020.01.08

要旨

RH850 ファミリのデバイスには、初期停止コア(※)を搭載する製品や、デバイスの消費電力を抑制するスタンバイモードを搭載する製品があります。

本書では、初期停止コアを搭載するデバイスや、スタンバイモードに遷移するアプリケーションをデバッ グするための手法を説明します。

※初期停止コア:リセット解除時に起動しない CPU コアのこと。初期停止コアが起動していない状態を 初期停止状態と呼称します。





図2 スタンバイモードに遷移するアプリケーションをデバッグする上での要望

動作確認デバイス RH850/F1KM-S1 RH850/F1KM-S4 RH850/F1KH-D8 RH850/E2x(スタンバイモード未搭載) RH850/U2A



目次

1.	概要	7
1.1	デバッガの初期設定でのデバッグ仕様	8
1.2	初期停止コア・スタンバイモードをデバッグするには	9
2.	セットアップ	. 10
2.1	システム構成と必要環境	. 10
2.1.1	システム構成	. 10
2.1.2	2 必要環境	. 11
2.2	エミュレータとユーザシステムの電源投入	. 11
3	デバッグオスための設定	12
J. 21	(CS+での設定)	12
3.1		. 12
J.Z		. 12
4.	デバッグ手法	. 13
4.1	初期停止コアを搭載するデバイスで動作するアプリケーションのデバッグ手法	. 13
4.1.1	初期停止コアが初期停止状態であることを確認する手法	. 14
4.1.2	2 初期停止コアを起動する手法	. 16
4.1.3	の期停止コアが起動するまでの時間制約要件を満たせているか確認する手法	. 18
4.1.4	リセット時の初期停止コアを確認する手法	. 19
4.2	スタンバイモードに遷移するアプリケーションのデバッグ手法	. 20
4.2.1	STOP モード	. 22
4.2.1	.1 STOP モードから RUN モードに遷移した直後からデバッグする手法	. 24
4.2.1	.2 STOP モード中の時間制約要件を満たせているか確認する手法	. 25
4.2.2	2 Deep STOP モード	. 26
4.2.2	.1 Deep STOP モードから RUN モードに遷移した直後からデバッグする手法	. 28
4.2.2	2 Deep STOP モードから RUN モードに遷移する時 Deep STOP モード中の時間制約要件を満た	せて
	いるか確認する手法	. 29
4.2.3	ら Cyclic RUN モード	. 30
4.2.3	3.1 Deep STOP モードから Cyclic RUN モードに遷移した直後からデバッグする手法	. 32
4.2.3	5.2 Deep STOP モードから Cyclic RUN モードに遷移する時の Deep STOP モード中の時間制約を されているか確認する手法	満た .34
4.2.3	.3 Cyclic RUN モード中の時間制約要件を満たせているか確認する手法	. 35
4.2.4	・ Cyclic STOP モード	. 36
4.2.4	.1 Cyclic STOP モードから Cyclic RUN モードに遷移した直後からデバッグする手法	. 38
4.2.4	.2 Cyclic STOP モード中の時間制約要件を満たせているか確認する手法	. 39
4.2.5	ら Cyclic Disable モード	. 40
F	计辛声语	40
Э. Г 4	注息 争 坦	.42
5.1	SIUF/UyCIIC SIUF モートに 彦移9 る処理のノロクフム美行	.42
ວ.∠ ົ	Ueep SIOF モートに 塗物 9 る処理のノロジフム美行	.42
ວ.ວ 5 /	ICU-IVI コテ有効ナハ1 へじの初期停止コナのナハツク	.43
ว.4 ธ.ศ	ICU-IVI コア有効ナハ1 へじのスタンハ1 モートのナハック キャトプニゲノンデバッグ	.43
5.5	小ットノフソイ ノナハツク	. 44



5.6	ハードウェアブレークポイントの設定/削除に関わる動作	45
5.7	ダウンロード時での初期停止コアのハードウェアブレークポイント設定状態	46
-/		
改訂	记録	47



用語説明

本書で使用する用語は、以下に示す定義で使用します。

統合開発環境(IDE):

ルネサス製マイクロコンピュータに組み込むアプリケーションの開発を強力にサポートするツールです。 ホストマシンからインタフェースを介してエミュレータを制御するエミュレータデバッガ機能を有していま す。また、同一アプリケーション内でプロジェクトのエディットからビルドおよびデバッグまでを可能に し、バージョン管理をサポートしています。

CS+ :

ルネサス製の統合開発環境です。

MULTI :

Green Hills Software 製の統合開発環境です。

エミュレータデバッガ:

統合開発環境から起動され、エミュレータを制御してデバッグを可能とするソフトウェアツール機能を指 します。

ホストマシン:

エミュレータを制御するためのパーソナルコンピュータを指します。

ターゲットデバイス(MCU):

デバッグ対象のデバイスを指します。

ユーザシステム:

デバッグ対象のデバイスを使用したお客様のアプリケーションシステムを指します。

ユーザインタフェース:

ターゲットデバイスと E1/E20/E2/IE850A エミュレータを接続するインタフェースを指します。

ユーザインタフェースケーブル:

ターゲットデバイスと E1/E20/E2/IE850A エミュレータを接続するケーブルを指します。

ICU-M

Intelligent Cryptographic Unit/Master の略称。RH850 ファミリのデバイスにはセキュリティ用 CPU コア として ICU-M コアを搭載したデバイスがあります。ICU-M コアはオプションバイトの設定で有効/無効を切 り替えられます。



マニュアル構成

本アプリケーションノートに関連するマニュアルは、以下の構成です。

- ・E1/E20 エミュレータユーザーズマニュアル,E2 エミュレータユーザーズマニュアル, IE850A エミュレータユーザーズマニュアル
- ・E1/E20 エミュレータ,E2 エミュレータ,IE850A ユーザーズマニュアル別冊
- ・エミュレータデバッガのマニュアルおよびヘルプ
- ・RH850 初期停止コアを搭載するデバイス、およびスタンバイモード中のデバイスにおけるデバッグ 手法の紹介 アプリケーションノート (本書)

(1) E1/E20 エミュレータ ユーザーズマニュアル,E2 エミュレータ ユーザーズマニュアル,

IE850A エミュレータユーザーズマニュアル

E1/E20 エミュレータ ユーザーズマニュアル、E2 エミュレータ ユーザーズマニュアル、IE850A エミュ レータユーザーズマニュアルには、ハードウェア仕様を記載します。

- ・エミュレータの構成品
- ・エミュレータのハードウェア仕様
- ・エミュレータとホストマシンおよびユーザシステムとの接続

(2) E1/E20 エミュレータ,E2 エミュレータ,IE850A ユーザーズマニュアル別冊

E1/E20 エミュレータ、E2 エミュレータ、IE850A ユーザーズマニュアル別冊には、デバッガの機能説明 および各デバイスに依存する内容、注意事項を記載します。

(3) エミュレータデバッガのマニュアルおよびヘルプ

エミュレータデバッガのマニュアルおよびヘルプには、E1/E20/E2/IE850A を使用する時のエミュレータ デバッガの機能説明および操作方法を記載します。

(4) RH850 初期停止コアを搭載するデバイス、およびスタンバイモード中のデバイスにおけるデバッグ

手法の紹介 アプリケーションノート (本書)

RH850 初期停止コアを搭載するデバイス、およびスタンバイモード中のデバイスにおけるデバッグ手法の紹介 アプリケーションノートには、初期停止コアを搭載する RH850 デバイスのデバッグや、スタンバイモードを搭載する RH850 ファミリのデバイスを同期デバッグするための手法を記載します。



1. 概要

RH850 ファミリのデバイスには、初期停止コアを搭載する製品や、スタンバイモードを搭載する製品があります。

初期停止コアはリセット解除時には起動せず、レジスタ操作によって起動する CPU コアです。CPU コア はオプションバイトによってリセット解除時に起動するか、初期停止コアにするかを設定することができま す。詳細はデバイスのハードウェアマニュアルを参照してください。以降、初期停止コアはリセット解除時 に初期停止状態になるものとして説明します。



図 1-1 初期停止コアのリセット解除後の動作と起動シーケンス図

スタンバイモードは、デバイスの消費電力を抑制するための機能です。スタンバイモードには STOP モード、Deep STOP モード、Cyclic RUN モード、Cyclic STOP モードの4つのモードがあります。図 1-2 のように、レジスタ操作やウェイクアップ要因によってスタンバイモードに遷移します。詳細はデバイスのハードウェアマニュアルを参照してください。



図 1-2 スタンバイモードの遷移図

1.1 デバッガの初期設定でのデバッグ仕様

デバッガの初期設定では、初期停止コアやスタンバイモードを搭載するデバイスで動作するアプリケー ションをユーザが同期デバッグ(※)する場合に、デバッガがデバッグ開始時に初期停止コアを起動するデ バッグ仕様や、ブレークを入れるタイミングに注意が必要といったデバッグ仕様が存在します。このため、 初期停止コアが実際の動作と異なる動きになってしまい本来の動作をデバッグできない、スタンバイモード 中の動作をデバッグできない状態になってしまいます。詳細は E1/E20 エミュレータ,E2 エミュレー タ,IE850A ユーザーズマニュアル別冊を参照してください。

※同期デバッグ:プログラム実行やブレーク時に、すべての CPU コアを実行/ブレークさせるデバッグのこと。選択中の CPU コアだけ実行/ブレークさせるデバッグを非同期デバッグと呼称します。



図 1-3 同期デバッグでのデバイスの初期状態の差異



図 1-4 デバッガ初期設定でデバイスに初期停止状態の CPU コアがある状態におけるデバッグ仕様



図 1-5 デバッガ初期設定での Cyclic RUN モードにおけるデバッグ仕様



1.2 初期停止コア・スタンバイモードをデバッグするには

デバッガに初期停止コア・スタンバイモードをデバッグする設定をすることで、初期停止コアの現在の状態を確認し、アプリケーションの実際の動作をデバッグできるようになります。また、現在のデバイスがどのスタンバイモードか確認し、スタンバイモード中のデバイスで動作するアプリケーションのデバッグができるようになります。

本書では、初期停止コアやスタンバイモードを搭載するデバイスで動作するアプリケーションをデバッグ したいユーザに対して、同期デバッグする手法を説明します。また、デバッグにおいて CPU コアの現在の 状態を確認する手法や、デバイスの状態を遷移させるアプリケーション例およびプログラム例を用いてデバ イスの状態が遷移した直後からデバッグを開始する手法、システムの時間制約要件が満たされているかを確 認する手法、初期停止コアやスタンバイモードのデバッグでの注意事項を説明します。



図 1-6 初期停止コア・スタンバイモードをデバッグする場合のデバイスの初期状態



図 1-7 初期停止コア・スタンバイモードをデバッグする場合の初期停止状態の CPU コアがある状態でのデバッグ



図 1-8 初期停止コア・スタンバイモードをデバッグする場合の Cyclic RUN モードデバッグ



2. セットアップ

初期停止コアを搭載するデバイスで動作するアプリケーション、およびスタンバイモード中のデバイスで 動作するアプリケーションをデバッグするための環境のセットアップについて説明します。

2.1 システム構成と必要環境

本節では、システム構成と必要環境を説明します。

2.1.1 システム構成

図 2-1 および図 2-2 にシステム構成を示します。



図 2-1 システム構成(E1/E20/E2 エミュレータ)



図 2-2 システム構成(IE850A エミュレータ)



2.1.2 必要環境

表 2-1 に必要環境を示します。

表 2-1 必要環境

項目	説明	
	[ターゲットデバイス]	[対応エミュレータ]
	RH850/F1KM-S1	E1 エミュレータ
	RH850/F1KM-S4	E20 エミュレータ
ターケットテバイス 対応エミュレータ	RH850/F1KH-D8	E2 エミュレータ
	[ターゲットデバイス]	[対応エミュレータ]
	RH850/E2x	E2 エミュレータ
	RH850/U2A	IE850A エミュレータ
	Renesas	V8.03.00 以降
統合開発環境	CS+	
(バージョン)	Green Hills Software	850eserv2 対応版 ※
	MULTI	

※: Green Hills Software 様か販売代理店様にお問い合わせください

2.2 エミュレータとユーザシステムの電源投入

エミュレータとユーザシステムの起動方法について説明します。

① USB インターフェースケーブルの A プラグをホストマシンの USB インタフェースコネクタへ接続し てください。

② USB インターフェースケーブルの mini-B プラグを E1/E20/E2/IE850A エミュレータの USB インタフェースコネクタへ接続してください。

③ E1/E20/E2 エミュレータの場合、ホストマシンと USB インターフェースケーブルを接続することで、 エミュレータの電源が ON になります。

④ IE850A エミュレータの場合、AC アダプタを IE850A エミュレータに接続してください。電源の ON/OFF スイッチを ON にすることで、エミュレータの電源が ON になります。

⑤ ユーザシステムの電源を ON にしてください。



3. デバッグするための設定

初期停止コアやスタンバイモードを搭載するデバイスで、アプリケーションの実際の動作を同期デバッグ する、またはスタンバイモードに遷移するアプリケーションを同期デバッグするための統合開発環境の設定 について説明します。

この設定により、初期停止コアがリセット解除時も初期停止状態のままになり、実際の動作を同期デバッ グすることができます。また、スタンバイモード中のデバイスで動作するアプリケーションを同期デバッグ することができます。

3.1 CS+での設定

CS+では、使用するデバッグ・ツールにエミュレータを選択し、デバッグ・ツールのプロパティにて接続 用設定タブの「初期停止・スタンバイモードをデバッグする」を「はい」にしてください。

設定後、[デバッグ]メニューの[ビルド&デバッグ・ツールへダウンロード]を選択し、エミュレータデバッガの起動とダウンロードを行ってください。

	135(2017年17月17日) タタ	(a.u.)	
	切断時時(リセットを解除する	いいえ	
	初期停止・スタンバイモードをデバッグする	はい	
~	ビ辺張インタフェース		
	EntitZEズンカフォニフた信用オス	は田にわれた	

図 3-1 CS+での初期停止・スタンバイモードのデバッグ設定

3.2 MULTI での設定

MULTI では、エミュレータデバッガの起動オプションに「-initstop」を指定してください。 この起動オプションで 850eserv2 と接続してください。

connect 850eserv2 -rh850 -e21pd4=default -initstop -df=. ¥DR7F702Z12.DVF ...

図 3-2 MULTI での初期停止・スタンバイモードのデバッグ設定



4. デバッグ手法

初期停止コアを搭載するデバイスで動作するアプリケーション、およびスタンバイモードに遷移するアプリケーションを同期デバッグする手法について説明します。

4.1 初期停止コアを搭載するデバイスで動作するアプリケーションのデバッグ手法

初期停止コアを搭載するデバイスで動作するアプリケーションを同期デバッグする手法について説明しま す。以下のアプリケーション例を用いてデバッグ操作例を示します。



図 4-1 初期停止コアを搭載するデバイスで動作するアプリケーション例とデバッグ操作例

ユーザは初期停止コアの現在の状態(初期停止状態なのか、起動状態なのか)を確認することができま す。また、初期停止状態から起動した直後からデバッグを開始することができます。さらに、初期停止コア を起動する処理までの時間を計測することで、時間制約要件を満たせているか確認することができます。

初期停止状態の初期停止コアで、トレースの取得や実行時間計測等がしたい場合は、プログラム実行前に トレース/タイマ/パフォーマンス関連機能を設定してください。それ以外のデバッグ機能に関しては、初期 停止コアが初期停止状態から起動してから使用してください。

この例において、デバッグしたい内容と各節とのリンクを以下に示します。

・初期停止コアが初期停止状態であることを確認したい

→4.1.1 初期停止コアが初期停止状態であることを確認する手法 を参照してください。

・初期停止コアが起動していることを確認したい

・初期停止コアを起動させたところからデバッグしたい
 →4.1.2 初期停止コアを起動する手法 を参照してください

・リセット解除後から初期停止コアが起動するまでの時間を確認したい

→4.1.3 初期停止コアが起動するまでの時間制約要件を満たせているか確認する手法 を参照してくだ さい

・リセットを入れて初期停止コアが初期停止状態になることを確認したい

→4.1.4 リセット時の初期停止コアを確認する手法 を参照してください。



4.1.1 初期停止コアが初期停止状態であることを確認する手法

初期停止コアが初期停止状態であることを確認する手法を説明します。以下に示す手法により、ユーザは 初期停止コアが初期停止状態であることを確認することができます。



図 4-2 初期停止コアを搭載するデバイスで動作するアプリケーション例での初期停止状態確認

ステータスを取得することで初期停止コアが初期停止状態であることを確認できます。ステータスを取得 した時の各デバッガでの表示を以下に示します。

●CS+

CS+では、初期停止コアが初期停止状態であることのステータスを、「Initial Stop」と表示します。

CS+では選択 CPU コアのステータスのみ表示します。すべての CPU コアのステータスを確認したい場合には、CPU コアを切り替えてステータスを確認してください。

1									AN = F1 / J / J / J = J	
				F9		FHD 全画面表示	FN		FH2	
	22 行	1 桁	挿入	日本語 (シフト JIS)	CPU1 🗸	Host BREAK	Initial Stop	🔷 0x0000000 💷 Rł	H850 E2	u 🐚 🐼

図 4-3 CS+での初期停止コアが初期停止状態であることのステータス表示



●MULTI

MULTIでは、初期停止コアが初期停止状態であることのステータスを、数字で(0x100)、文字列で「FETCH-STOP」と表示します

MULTI では cpustatus コマンドを発行することで、すべての CPU コアのステータスを確認できます。

CPU0 CPU status (0x0): Core is Stopped, PC=0xXXXX CPU0 は初期停止状態ではなく起動している
CPU1 CPU status (0x100): FETCH-STOP Core is Stopped, PC=0x0
CPU2 CPU status (0x100): FETCH-STOP Core is Stopped, PC=0x0
CPU3 CPU status (0x100): FETCH-STOP Core is Stopped, PC=0x0



4.1.2 初期停止コアを起動する手法

初期停止コアが起動した時のデバイスの状態を確認する手法、および初期停止コアが起動した直後からア プリケーションのデバッグを開始する手法を説明します。以下に示す手法により、ユーザは初期停止コアが 起動状態であることを確認することができ、起動したところからデバッグを開始することができます。



図 4-5 初期停止コアを搭載するデバイスで動作するアプリケーション例での初期停止コア起動

図 4-6 は初期停止コアを起動するプログラム例です。図 4-5 のアプリケーション例での CPU0 がこのプ ログラムを実行することにより、初期停止コアが起動します。レジスタの詳細およびプログラミング内容は デバイスのハードウェアマニュアルを参照してください。



図 4-6 初期停止コアの起動例

初期停止コアが初期停止状態から起動したところからデバッグを開始したい場合には、CPU0 でこのプロ グラム例での BOOTCTRL レジスタ書き込み処理をステップ実行した後に、起動した初期停止コアに選択 CPU コアを切り替えることで実現できます。



ステータスを取得した時の各デバッガでの表示を以下に示します。 初期停止コアが起動した状態は通常の CPU コアと同等のステータス表示になります。

●CS+

CS+では、初期停止コアが起動し動作しているステータスの表示は通常の CPU コアと同等になります。

CS+では選択 CPU コアのステータスのみ表示します。すべての CPU コアのステータスを確認したい場合には、CPU コアを切り替えてステータスを確認してください。

F9	FHD全画面表示	FTI	FI2						
45 行 26 桁 挿入 日本語 (シフト JIS) CPU1 🗸	Host BREAK	00000000x0 🤤	RH850 E2 👸 未計測 🛯 🙀						

図 4-7 CS+での初期停止コアが起動し動作しているステータス表示

●MULTI

MULTI では、初期停止コアが起動し動作しているステータスは通常の CPU コアと同等になります。 MULTI では cpustatus コマンドを発行することで、すべての CPU コアのステータスを確認できます。

850eserv2> cpustatus	
CPU0 CPU status (0x0): Core is Stopped, PC=0xXXXX	CPU0 も起動している
CPU1 CPU status (0x0):	
Core is Running	
CPU2 CPU status (0x0):	
Core is Running	
CPU3 CPU status (0x0):	
Core is Running	
図 4-8 MULTI での初期停止コアが起	動し動作しているステータス表示



4.1.3 初期停止コアが起動するまでの時間制約要件を満たせているか確認する手法

リセット解除後に CPU0 が起動しプログラムを実行し始めてから、CPU0 のプログラムにより初期停止コ アが起動するまでの時間を計測する手法を説明します。以下に示す手法により、ユーザはデバイスが起動し てから初期停止コアが起動するまでの時間制約要件が満たせているか確認することができます。



図 4-9 初期停止コアを搭載するデバイスで動作するアプリケーション例での起動までの時間

デバッガのタイマ機能を用いて、時間計測開始を CPU0 のリセットベクタアドレス、あるいはリセットブレーク状態においてプログラム実行開始時に設定、計測終了を BOOTCTRL レジスタ書き込み処理直後に設定します。その後プログラムを実行することで、CPU0 のプログラムがリセット解除から初期停止コアを起動するまでにかかった時間を計測することができます。

初期停止コアが起動するまでの時間が制約要件を満たしていなかった場合、デバッガのタイマ機能とトレース機能により、時間計測開始/終了を設定しての経過時間計測や、トレースによる各処理にかかった時間の表示を用いて、初期停止コアを起動するまでのプログラムにおける時間確認をすることができます。これにより、プログラムのどの処理にどれだけの時間がかかったのかを見ることができます。

dantes a	1.4-		番号	時間(h:min:s,ms,µs,ns)	時間(クロック)	行番号/アドレス	ソース/逆アセンブル	要因	エリア	ID	アドレス データ	その他
PFUX 🛛	9 (F		_ ^ 2177	00h00min00s000ms000µs095ns	38					ID8	SYSCTRL.CLMR 1	SPID=0
00010052		SYSCER PLLE HENER? - 0x00000001 -	2178			main0.c#56	<pre>if ((SYSCTRL.CLKD_PLLS.UIM</pre>	C				
00010002		for(::) {	2178			0x000100a4	+144 andi 0x2, r2,	1				SPID=0
0001005a		if ((SYSCTRL.PLLS.UINT32 & 0x00000002) == 0x00	2178-1			main0.c∰56	IF ((SYSCTRL.CLKD_PLLS.UIN	¢				
		break;	21/8-1			Ux000100a8	+148 bz_main+0x88					
		. }	2178-2	001-00-1-00-000000007		No. 000 1000 -	STSUINLIGERU_PLLG.UINI32 -					
		1	2179	001008111005000850008500085007115		na infl. off56	If ((SYSPER PLAD DLS UIT	e e e e e e e e e e e e e e e e e e e				
00010089		SYSCERI JOLKO, PLLC, UENTRO = 0x00000002 :	2179			0x000100a0	+140 Id. # 0x128[r2]			TD9		SPIDe
00010000		for (;;) {	2180	00h00min00s000ms000us087ns	35					ID9	SYSCIRL.CLMR 1	SPID=
00010072		if ((SYSCTRL.CLKD_PLLS.UINT32 & 0x00000002) ==	0 2181			main0.c#56	if ((SYSCTRL.CLKD_PLLS.UIN	C				
		break;	2181			0x000100a4	+144 andi 0x2, r2,	1				SPID=
			2181-1			nain0.c#56	if ((SYSCTRL.CLKD_PLLS.UIN	C				
00010080		\$VSCTRL_CVSC_CPUC_UTNT32 = 0v000000000:	2181-1			0x000100a8	+148 bz_main+0x88					
00010000		for(::) {	2181-2			nainU.c∰54	SYSCIRE.CERD_PEEC.0IN132 =					
00010088		if ((SYSCTRL.CKSC_CPUS.UINT32 & 0x00000001) ==	0 2101-2	000000000000000000000000000000000000000	•	0x0001003C	TI36 BOVNI UXTT38,	-				
		break;	2102			0~000100*0	+140 Id # 0×120[r21			TD10		SPID
			2183	00b00mip00s000as000us087ps	35	0,00010040	10.0 00120[12]			ID10	SYSCERI , CLKR 3	SPID=
00010098		3 SYSCER, CLKD, RULC, UENESS, - 0x00000001 •	2184			nain0.c#56	if ((SYSCTRL.CLKD PLLS.UIN	C				
00010030		for(::) {	2184			0x000100a4	+144 andi 0x2, r2,					SPID=
000100a0		if ((SYSCTRL-CLKD PLLS-UINT32 & 0x00000002) ==	0 2184-1			nain0.c#56	if ((SYSCTRL.CLKD_PLLS.UIN	C				
		break;	2184-1			0×000100a8	+148 bz_main+0x88					
		1	2184-2			main0.c⋕56	IF ((SYSCTRL.CLKD_PLLS.UIN	C				
		1	2184-2			0×000100aa	+150 novhi 0xff98,	1				
00010060		SYSCERI RESECUENTS2 = OVEFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF	2184-3			na inU. C156	IT ((STSCINE.GLKD_PELS.DIN	•				
00010000			2194-4			maip0_cff81	SYSPERI RESECTIONES = 0.4	3				
000100b6		SYSCTRL.BOOTCTRL.UINT32 = 0x0000000F;	2184-4			0×00010050	+156 st.v tp. 0xc00	i i		ID12		
000100	1850	0.1700/00	2185	00h00min00s000ms000us002ns	1					ID12	SYSCIRL.RESV 4294967	25 SPID=
000100bc	-0	Set IAUJ2(); Set STOPMede () :	2186			ma.in0.c#81	SYSCTRL.RESFC.UINT32 = 0xF	9				
000100c0		Set DeepSTOPMode2Cvr LicRUN():	2186			0x000100b4	+160 nov 0xf, r2					SPID=
00010004		concernence of memory of the mediate	2186-1			main0.c‡63	SYSCTRL.BODTCTRL.UINT32 =	(
000100c8		for(;;){	2186-1			0×000100b6	+162 st.v SYSCTRL.E	31		ID13		
		;	2187	UUhUUminUUsUU0ns000us002ns						1013	SYSCIRL, BUCV 15	SP10=

図 4-10 CS+での初期停止コアが起動するまでに実行したプログラムのトレース結果



4.1.4 リセット時の初期停止コアを確認する手法

初期停止コアが起動し、動作中にユーザやプログラムがリセットを入れた時には、初期停止コアが初期停 止状態に遷移します。



図 4-11 初期停止コアを搭載するデバイスで動作するアプリケーション例でのリセット後の状態

ステータス表示は4.1.1 初期停止コアが初期停止状態であることを確認する手法を参照してください。



4.2 スタンバイモードに遷移するアプリケーションのデバッグ手法

スタンバイモードを搭載するデバイスで動作するスタンバイモードに遷移するアプリケーションを同期デ バッグする手法について説明します。以下のアプリケーション例を用いてデバッグ操作例を示します。



図 4-12 スタンバイモードに遷移するアプリケーション例とデバッグ操作例

ユーザは現在のスタンバイモードを確認することができます。また、STOP モード/Deep STOP モード /Cyclic STOP モードから RUN モード/Cyclic RUN モードに遷移した直後からのデバッグを開始することが できます。さらに、スタンバイモードに遷移していた時間を計測することで、時間制約要件を満たせている か確認することができます。

デバイスが Cyclic RUN モードの時、ユーザは RUN モードと同等のデバッグができます。ただし、フラッシュメモリへのアクセスはできません。

デバイスが STOP モード/Deep STOP モード/Cyclic STOP モードの時、ユーザはステータス取得のみ可 能です。それ以外のデバッグ機能は使用できません。ハードウェアブレーク機能、ソフトウェアブレーク機 能を使用する際には、必ず RUN モードまたは Cyclic RUN モードで、CPU コアに実行ブレークポイントを 設定してください。

Cyclic Disable モードの CPU コアは動作しておらず、起動するケースは Deep STOP モードに遷移し再び RUN モードに遷移した場合のみです。そのため、Cyclic Disable モードの CPU コアを選択しデバッグする ことは推奨しません。

この例において、デバッグしたい内容と各節とのリンクを以下に示します。

- ・デバイスが STOP モードに遷移していることを確認したい
- ・STOP モードから RUN モードに遷移したところからデバッグしたい
- ・STOP モードである時間を確認したい

→4.2.1 STOP モード および

- 4.2.1.1 STOP モードから RUN モードに遷移した直後からデバッグする手法、
- 4.2.1.2 STOP モード中の時間制約要件を満たせているか確認する手法を参照してください。



・デバイスが Deep STOP モードに遷移していることを確認したい

・Deep STOP モードから RUN モードに遷移したところからデバッグしたい

・Deep STOP モードから RUN モードに遷移するまでの Deep STOP モードである時間を確認したい

→4.2.2 Deep STOP モード および

4.2.2.1 Deep STOP モードから RUN モードに遷移した直後からデバッグする手法、

4.2.2.2 Deep STOP モードから RUN モードに遷移する時 Deep STOP モード中の時間制約要件を 満たせているか確認する手法を参照してください。

・デバイスが Cyclic RUN モードに遷移していることを確認したい

・Deep STOP モードから Cyclic RUN モードに遷移したところからデバッグしたい

・Deep STOP モードから Cyclic RUN モードに遷移までの Deep STOP モードである時間を確認したい

・Cyclic RUN モードである時間を確認したい

→4.2.3 Cyclic RUN モード および

4.2.3.1 Deep STOP モードから RUN モードに遷移した直後からデバッグする手法、

4.2.3.2 Deep STOP モードから Cyclic RUN モードに遷移する時の Deep STOP モード中の時間制 約を満たされているか確認する手法、

4.2.3.3 Cyclic RUN モード中の時間制約要件を満たせているか確認する手法を参照してください。

・デバイスが Cyclic STOP モードに遷移していることを確認したい

・Cyclic STOP モードから Cyclic RUN モードに遷移したところからデバッグしたい

・Cyclic STOP モードである時間を確認したい

→4.2.4 Cyclic STOP モード および

4.2.4.1 Deep STOP モードから Cyclic RUN モードに遷移した直後からデバッグする手法、

4.2.4.2 Cyclic STOP モード中の時間制約要件を満たせているか確認する手法 を参照してくださ

い。



4.2.1 STOP モード

デバイスを STOP モードに遷移させる手法、およびデバイスが STOP モードであることを確認する手法 を説明します。以下に示す手法により、ユーザはデバイスが STOP モードであることを確認することがで きます。



図 4-13 スタンバイモードに遷移するアプリケーション例での STOP モード確認

図 4-14 は STOP モードに遷移するプログラム例です。図 4-13 のアプリケーション例での CPU0 がこの プログラムを実行することにより、STOP モードに遷移します。レジスタの詳細およびプログラミング内容 はデバイスのハードウェアマニュアルを参照してください。



図 4-14 STOP モードに遷移するプログラム例

ステータスを取得することで STOP モードであることを確認できます。ステータスを取得した時の各デバッガでの表示を以下に示します。

●CS+

CS+では、STOP モードであることのステータスを、「Stop」と表示します。

				🔤 жл 🥎	AY = P- フラワワ	_			
FB		F9		FHD 全画面表示	Ē.	FN	F	2	
22 行	22 桁 挿	入 日本語 (シフト JIS) C	CPU0 🧹 Run	▶ RUN	Stop	竨 実行中	🚥 RH850 E2	🕜 計測中	N 💋

図 4-15 CS+での STOP モードステータス表示



●MULTI

MULTI では、STOP モードであることのステータスを、数字で(0x8)、文字列で「HARDWARE STOP」 と表示します。スタンバイモードはデバイスの状態であるため、CPU0 も STOP モードのステータスを表示 します。

850eserv2> cpustatus
coccerte: opuccue
CPU0 CPU status (0x8): HARDWARE STOP
Core is Running
CPU1 CPU status (0x8): HARDWARE STOP
Core is Running
CPU2 CPU status (0x8): HARDWARE STOP
Core is Running
CPU3 CPU status (0x8): HARDWARE STOP
Core is Running
図 1-16 MIII TI での STOP エードステータス 表示



4.2.1.1 STOP モードから RUN モードに遷移した直後からデバッグする手法

STOP モードに遷移後、ウェイクアップ要因によって RUN モードに遷移した直後に CPU コアをブレーク させる手法を説明します。以下に示す手法により、ユーザは STOP モードから RUN モードに遷移した直後 でのデバイスの状態を確認でき、RUN モードに遷移した直後からアプリケーションのデバッグを開始でき ます。



図 4-17 スタンバイモードに遷移するアプリケーション例での STOP モードから RUN モードへの 遷移

図 4-18 は CPU コアが STOP モードから RUN モードに遷移したところでブレークしているプログラムデ バッグ例です。CPU コアが STOP モードから RUN モードに遷移した時には、STBC0STPT レジスタ確認 処理の後からプログラムを実行します。CPU コアが RUN モードに遷移したところからデバッグするために は、STOP モードに遷移する前に、あらかじめ STBC0STPT レジスタ確認処理の後に実行ブレークポイン トを設定しておきます。これにより、CPU コアが RUN モードに遷移したところでブレークすることができ ます。



図 4-18 STOP モードから RUN モードに遷移時の実行ブレーク例



4.2.1.2 STOP モード中の時間制約要件を満たせているか確認する手法

STOP モードから RUN モードに遷移するまでの時間を計測する手法を説明します。以下に示す手法により、ユーザは STOP モードに遷移している時間の制約要件が満たせているか確認することができます。



図 4-19 スタンバイモードに遷移するアプリケーション例での STOP モード中の時間確認

デバッガのタイマ機能を用いて、時間計測開始を STOP モードに遷移するプログラムアドレスに設定し、 計測終了を STOP モードから RUN モードに遷移した直後のプログラムアドレスに設定します。その後プロ グラムを実行することで、CPU0 のプログラムで STOP モードに遷移してから、RUN モードに遷移するま でにかかった時間を計測することができます。



4.2.2 Deep STOP モード

デバイスを Deep STOP モードに遷移させる手法、およびデバイスが Deep STOP モードであることを確認する手法を説明します。以下に示す手法により、ユーザはデバイスが Deep STOP モードであることを確認することができます。



図 4-20 スタンバイモードに遷移するアプリケーション例での Deep STOP モード確認

図 4-21 は Deep STOP モードに遷移するプログラム例です。図 4-20 のアプリケーション例での CPU0 がこのプログラムを実行することにより、Deep STOP モードに遷移します。レジスタの詳細およびプログ ラミング内容はデバイスのハードウェアマニュアルを参照してください。



図 4-21 Deep STOP モードに遷移するプログラム例

ステータスを取得することで Deep STOP モードであることを確認できます。ステータスを取得した時の 各デバッガでの表示を以下に示します。

●CS+

CS+では、Deep STOP モードであることのステータスを、「Deep Stop」と表示します。

			ארברין דא 🦇	_		
FB	F9	FHD全画面	表示	FN	FI2	
92 行	1 桁 挿入 日本語 (シフト JIS) CPU0 🗸 Run	▶ RUN	Deep Stop	🜳 実行中	🚥 RH850 E2 🛛 🖓 計測中	Se 🐼

図 4-22 CS+での Deep STOP モードステータス表示



●MULTI

MULTI では、Deep STOP モードであることのステータスを、数字で(0x200)、文字列で「DEEP-STOP」 と表示します。スタンバイモードはデバイスの状態であるため、CPU0 も Deep STOP モードのステータス を表示します。

850eserv2> cpustatus	
CPU0 CPU status (0x200): DEEP-STOP	
Core is Running	
CPU1 CPU status (0x200): DEEP-STOP	
Core is Running	
CPU2 CPU status (0x200): DEEP-STOP	
Core is Running	
CPU3 CPU status (0x200): DEEP-STOP	
Core is Running	
図 4-23 MULTI での Deep STOP モードステータス表	長示
• • • • •	-



4.2.2.1 Deep STOP モードから RUN モードに遷移した直後からデバッグする手法

Deep STOP モードに遷移後、ウェイクアップ要因によって RUN モードに遷移した直後に CPU コアをブレークさせる手法を説明します。以下に示す手法により、ユーザは Deep STOP モードから RUN モードに 遷移した直後でのデバイスの状態を確認でき、RUN モードに遷移した直後からアプリケーションのデバッ グを開始できます。



図 4-24 スタンバイモードに遷移するアプリケーション例での Deep STOP モードから RUN モード への遷移

図 4-25 は CPU コアが Deep STOP モードから RUN モードに遷移したところでブレークしているプログ ラムデバッグ例です。CPU コアが Deep STOP モードから RUN モードに遷移した時には、Deep STOP リ セットが入り、リセットベクタアドレスからプログラムを実行します。リセットベクタアドレスは RBASE に依存します。プログラムデバッグ例では RBASE は 0x00000000 を設定しています。CPU コアが RUN モードに遷移したところからデバッグするためには、Deep STOP モードに遷移する前に、あらかじめリ セットベクタアドレスに実行ブレークポイントを設定しておきます。これにより、CPU コアが RUN モード に遷移したところでブレークすることができます。



図 4-25 Deep STOP モードから RUN モードに遷移時の実行ブレーク例

Deep STOP モードから RUN モードに遷移する時に発生する Deep STOP リセットにより、初期停止コア は初期停止状態になります。初期停止コアのデバッグについては 4.1 初期停止コアを搭載するデバイスで動 作するアプリケーションのデバッグを参照してください。



4.2.2.2 Deep STOP モードから RUN モードに遷移する時 Deep STOP モード中の時間制約要件 を満たせているか確認する手法

Deep STOP モードから RUN モードに遷移するまでの時間を計測する手法を説明します。以下に示す手法により、ユーザは Deep STOP モードから RUN モードに遷移するまでの Deep STOP モードである時間の制約要件が満たせているか確認することができます。



図 4-26 スタンバイモードに遷移するアプリケーション例での Deep STOP モードから RUN モード に遷移するまでの Deep STOP モード中の時間確認

デバッガのタイマ機能を用いて、時間計測開始を Deep STOP モードに遷移するプログラムアドレスに設定し、計測終了を Deep STOP モードから RUN モードに遷移した直後のリセットベクタアドレスに設定します。その後プログラム実行することで、CPU0 のプログラムで Deep STOP モードに遷移してから、RUN モードに遷移するまでにかかった時間を計測することができます。



4.2.3 Cyclic RUN モード

デバイスを Cyclic RUN モードに遷移させる手法、およびデバイスが Cyclic RUN モードであることを確認 する手法を説明します。以下に示す手法により、ユーザはデバイスが Cyclic RUN モードであることを確認 することができ、RUN モード時と同等のデバッグができます。ただし、フラッシュメモリへのアクセスは できません。



図 4-27 スタンバイモードに遷移するアプリケーション例での Cyclic RUN モード確認

図 4-28 は Cyclic RUN モードに遷移するプログラム例です。このプログラム例ではウェイクアップ要因 に TAUJ2 の割り込みを指定しています。図 4-27 のアプリケーション例での CPU0 がこのプログラムを実 行することにより、Deep STOP モードに遷移し、その後 TAUJ2 の割り込みをウェイクアップ要因として 起動し、Cyclic RUN モードに遷移します。レジスタの詳細およびプログラミング内容はデバイスのハード ウェアマニュアルを参照してください。

Cyclic RUN モードに遷移した時、RH850/F1KM-S1 シリーズ, F1KM-S4 シリーズ, F1KH-D8 シリーズは CPU1、それ以外の RH850 ファミリのデバイスでは CPU0 のみが起動します。起動した CPU コアは Retention RAM の先頭から実行します。Cyclic RUN モードで動作させる場合、あらかじめ RUN モードにて Retention RAM にプログラムをダウンロードしておいてください。Retention RAM へのダウンロードに関す る詳細はエミュレータデバッガのマニュアルおよびヘルプを参照してください。





ステータスを取得することで Cyclic RUN モードであることを確認できます。ステータスを取得した時の 各デバッガでの表示を以下に示します。

●CS+

CS+では、Cyclic RUN モードであることのステータスを、「Cyclic RUN」と表示します。

FB	F9	FH2 全画面表示	FTI	FIE
106 行	1 桁 挿入 日本語 (シフト JIS) CPU0 🗸 Run	RUN Cyclic Run	♀ 実行中 ■ RH850	E2 🔞 計測中 🏻 🏂 💋

図 4-29 CS+での Cyclic RUN モードステータス表示

MULTI

MULTI では、Cyclic RUN モードであることのステータスを、数字で(0x400)、文字列で「CYCLE-RUN」 と表示します。スタンバイモードはデバイスの状態であるため、CPU0 に Cyclic RUN モードのステータス を表示します。





4.2.3.1 Deep STOP モードから Cyclic RUN モードに遷移した直後からデバッグする手法

Deep STOP モードに遷移後、ウェイクアップ要因によって Cyclic RUN モードに遷移した直後に CPU コ アをブレークさせる手法を説明します。以下に示す手法により、ユーザは Deep STOP モードから Cyclic RUN モードに遷移した直後でのデバイスの状態を確認でき、Cyclic RUN モードに遷移した直後からアプリ ケーションのデバッグを開始できます。



図 4-31 スタンバイモードに遷移するアプリケーション例での Cyclic RUN モード遷移

図 4-32 は CPU コアが Deep STOP モードから Cyclic RUN モードに遷移したところでブレークしている プログラムデバッグ例です。CPU コアが Deep STOP モードから Cyclic RUN モードに遷移した時には、 Retention RAM の先頭アドレスからプログラムを実行します。CPU コアが Cyclic RUN モードに遷移したと ころからデバッグするためには、Deep STOP モードに遷移する前に、あらかじめ Retention RAM の先頭ア ドレスに実行ブレークポイントを設定しておきます。これにより、CPU コアが Cyclic RUN モードに遷移し たところでブレークすることができます。



図 4-32 Deep STOP モードから Cyclic RUN モードに遷移時の実行ブレーク例



ステータスを取得した時、Cyclic RUN モードであることと共に、ブレークしていることも表示します。

●CS+

CS+では、「RUN」ステータスが「BREAK」ステータスに変化します。「Cyclic RUN」はそのまま表示 します。PC 値は Retention RAM の先頭アドレスになります。

			▲ 出力 ▼ AY TY フワ	y -		
FB		F9	FID全画面表示	FN	FI2	
17 行	1桁 挿入	日本語 (シフト JIS) CPU0	- Host BREAK Cyclic Run	읒 0xfe800000	🚥 RH850 E2 🛛 🖓 1.994 s	1

図 4-33 CS+での Cyclic RUN モードでブレーク状態に変化したステータス表示

●MULTI

MULTI では、「Core is Running」ステータスが「Core is Stopped」ステータスに変化します。Cyclic RUN モードであることのステータスはそのまま表示します。PC 値は Retention RAM の先頭アドレスになります。





4.2.3.2 Deep STOP モードから Cyclic RUN モードに遷移する時の Deep STOP モード中の時間制 約を満たされているか確認する手法

Deep STOP モードから Cyclic RUN モードに遷移するまでの時間を計測する手法を説明します。以下に示 す手法により、ユーザは Deep STOP モードから Cyclic RUN モードに遷移するまでの Deep STOP モード である時間の制約要件が満たせているか確認することができます。



図 4-35 スタンバイモードに遷移するアプリケーション例での Cyclic RUN モードに遷移するまでの Deep STOP 中の時間確認

デバッガのタイマ機能を用いて、時間計測開始を Deep STOP モードに遷移するプログラムアドレスに設定し、計測終了を Deep STOP モードから Cyclic RUN モードに遷移した直後の Retention RAM の先頭アドレスに設定します。その後プログラムを実行することで、CPU0 のプログラムで Deep STOP モードに遷移してから、Cyclic RUN モードに遷移するまでにかかった時間を計測することができます。



4.2.3.3 Cyclic RUN モード中の時間制約要件を満たせているか確認する手法

Cyclic RUN モードでのプログラム実行時間を計測する手法を説明します。以下に示す手法により、ユーザは Cyclic RUN モードに遷移している時間の制約要件が満たせているか確認することができます。



図 4-36 スタンバイモードに遷移するアプリケーション例での Cyclic RUN モード中の時間確認

デバッガのタイマ機能を用いて、時間計測開始を Cyclic RUN モードに遷移した Retention RAM の先頭ア ドレスに設定し、計測終了を Cyclic RUN モードから Cyclic STOP モードに遷移するプログラムアドレス、 または Cyclic RUN モードから Deep STOP モードに遷移するプログラムアドレスに設定します。その後プ ログラムを実行することで、CPU0 のプログラムで Cyclic RUN モードに遷移してから、Cyclic STOP モー ドまたは Deep STOP モードに遷移するまでにかかった時間を計測することができます。

Cyclic RUN モード中の時間が制約要件を満たしていなかった場合、デバッガのタイマ機能とトレース機能により、時間計測開始/終了を設定しての経過時間計測や、トレースによる各処理にかかった時間の表示を用いて、Cyclic RUN 中のプログラムにおける時間確認をすることができます。これにより、プログラムのどの処理にどれだけの時間がかかったのかを見ることができます。

50 -	10		· 番号	時間 (h:min:s,ms,µs,ns)	時間(クロック)	行番号/アドレス	ソース/道アセンブル 要因	エリア	ID	アドレス データ	その他
<u>ΡΥΡΑ</u>	1 (r	/#include ~ lodefine.h~ wid setCyclicSTOPMode(vvid); void setUesCTOPMode(ZNN(void);	* 19 19-1 19-1 20 21	00h00min00s000ms000µs592ns	237	0xfe800042 main3.c342 0xfe800048 main3.c342	+42 nov -0x678bdc, if (SYSCTRL.STBODSTPT.UINT) +48 Id.v 0x17e0[r2] if (SYSCTRL.STBODSTPT.UINT) +52		ID6 ID6	SYSCTRL.STE <mark>R 1</mark>	SPID=0 SPID=0
f e800000	188	void Ovelie_main(void); void Ovelie_main(void)	21-1 21-1 21-2			main3.c142 0xfe80004e main3.c142	+54 bnz _SetCyclic:				3F 10=0
fe80000a		SYSOTR_RESFC.UINT32 = 0xFFFFFFF;	21-2	00h00min00s000ms000µs090ns	36	0xfe800042 main3.c142	+42 nov -0x678bdc, if (SYSCTRL.STBCDSTPT.UINT)				0010-0
fe800012		Set DeepSTOPMode2RUN();	22 23 24	00H00min00s000ns000µs077ns	31	uxtesuuu48 main3.c‡42	+48 IG.V U×176U[r2] If (SYSCTRL.STBCDSTPT.UINT:		107 107	SYSCTRL.STER 1	SPID=0
Tesuuuis	1	, , , , , , , , , , , , , , , , , , ,	24 24-1 24-1 24-2			0xfe80004c main3.c#42 0xfe80004e main3.c#42	+52 cmp 0x0, r2 if (SYSCTRL.STBC0STPT.UINT: +54 bnz _SetCyclic: if (SYSCTRL.STBC0STPT.UINT:				SPID=0
	E	void SetCyclicSTOPMode(void) ⊒{	24-2 25 25	00h00min00s000ms000µs090ns	36	0×fe800042 main3.c#42 0×fe800048	+42 nov -0x678bdc, if (SYSCTRL.STBC0STPT.UINT: +48 id.v 0x17e0[r2]		ID8		SPID=(
fe800018 fe800026		SYSCTRL.WUEC1_A2 = 0xFFFFFFF; SYSCTRL.WUEMSKI_A2 = 0xFFFFFF3;	26 27 27	00h00min00s000ms000µs077ns	31	main3.c#42	if (SYSCTRL.STBCOSTPT.UINT:		ID8	SYSCTRL.STE <mark>R 1</mark>	SPID=0
fe800030 fe800036		SYSCTRL.CLKKOPROTI.UINT32 = 0x45454501; SYSCTRL.HSOSCSTPM.UINT32 = 0x000000001;	27-1 27-1 27-2			main3.c#42 0xfe80004e main3.c#42	if (SYSCTRL.STBOOSTPT.UINT: +54 bnz_SetCyclic if (SYSCTRL STBOOSTPT UINT:				0110-0
fe80003a. fe80003e		SYSCTRL.STBCKCPROT.UINT32 = 0x45454501; SYSCTRL.STBCOSTPT.UINT32 = 0x000000001;	27-2 28 29	00H00min00s000ms009µs307ns	3723	0xfe800042 main3.c#42 0xfe800049	+42 nov -0x678bdc, if (SYSCTRL.STBC0STPT.UINT: +49 Id a: 0x1240[x2]		TD9		SPID=0
fe800042	I.	<pre>for(;;) { if (SYSOTRL.STBCOSTPT.UINT32 == 0x00000000) {</pre>	29 30 30	00h00min00s000ms000µs087ns	35	main3.c#42 0xfe80004c	if (SYSCTRL.STBODSTPT.UINT: +52 cmp 0x0, r2		ID9	SYSCTRL.STE <mark>r 0</mark>	SPID=0 SPID=0
		}	30-1 30-1			main3.c\$42 Oxfe80004e	if (SYSCTRL.STBCOSTPT.UINT: +54 bnz _SetCyclic!				

図 4-37 CS+での Cyclic RUN モードで実行したプログラムのトレース結果



4.2.4 Cyclic STOP $\pm - 1$

デバイスを Cyclic STOP モードに遷移させる手法、およびデバイスが Cyclic STOP モードであることを 確認する手法を説明します。以下に示す手法により、ユーザはデバイスが Cyclic STOP モードであることを 確認することができます。



図 4-38 スタンバイモードに遷移するアプリケーション例での Cyclic STOP モード確認

図 4-39 は Cyclic STOP モードに遷移するプログラム例です。CPU コアが Cyclic RUN モードの時は Retention RAM 上でプログラムが実行されるため、Retention RAM にプログラムをダウンロードする必要が あります。図 4-38 のアプリケーション例での CPU0 がこのプログラムを実行することにより、Cyclic STOP モードに遷移します。レジスタの詳細およびプログラミング内容はデバイスのハードウェアマニュア ルを参照してください。



ステータスを取得することで Cyclic STOP モードであることを確認できます。ステータスを取得した時の 各デバッガでの表示を以下に示します。

●CS+

CS+では、Cyclic STOP モードであることのステータスを、「Cyclic Stop」と表示します。

		🔛 出力 🧠 ^ マードラフラウ			
FB	F9	FH2全画面表示	FN	FI2	
26 行	1 桁 挿入 日本語 (シフト JIS) CPU0 🗸 Ru	n 🕞 RUN Cyclic Stop	읒 実行中	🚥 RH850 E2 їй計測中	M 🙆

図 4-40 CS+での Cyclic STOP モードステータス表示



●MULTI

MULTI では、Cyclic STOP モードであることのステータスを、数字で(0x800)、文字列で「CYCLE-STOP」と表示します。スタンバイモードはデバイスの状態であるため、CPU0 に Cyclic STOP モードのステータスを表示します。

850es CPU0	serv2> cpust CPU status	atus (0x800): (CYCLE-STOP	
Core	is Running			
CPU1	CPU status	(0x1000):	CYCLE-STOP	INVALID
Core	is Running			
CPU2	CPU status	(0x1000):	CYCLE-STOP	INVALID
Core	is Running			
CPU3	CPU status	(0x1000):	CYCLE-STOP	INVALID
Core	is Running			

図 4-41 MULTI での Cyclic STOP モードステータス表示



4.2.4.1 Cyclic STOP モードから Cyclic RUN モードに遷移した直後からデバッグする手法

Cyclic STOP モードに遷移後、ウェイクアップ要因によって Cyclic RUN モードに遷移した直後に CPU コ アをブレークさせる手法を説明します。以下に示す手法により、ユーザは Cyclic STOP モードから Cyclic RUN モードに遷移した直後でのデバイスの状態を確認でき、Cyclic RUN モードに遷移した直後からアプリ ケーションのデバッグを開始できます。



図 4-42 スタンバイモードに遷移するアプリケーション例での Cyclic STOP モードから Cyclic RUN モードへの遷移

図 4-43 は CPU コアが Cyclic STOP モードから Cyclic RUN モードに遷移したところでブレークしている プログラムデバッグ例です。CPU コアが Cyclic STOP モードから Cyclic RUN モードに遷移した時には、 STBC0STPT レジスタ確認処理の後からプログラムを実行します。CPU コアが Cyclic RUN モードに遷移し たところからデバッグするためには、Cyclic STOP モードに遷移する前に、あらかじめ STBC0STPT レジ スタ確認処理の後に実行ブレークポイントを設定しておきます。これにより、CPU コアが Cyclic RUN モー ドに遷移したところでブレークすることができます。



図 4-43 Cyclic STOP モードから Cyclic RUN モードに遷移時の実行ブレーク例



4.2.4.2 Cyclic STOP モード中の時間制約要件を満たせているか確認する手法

Cyclic STOP モードから Cyclic RUN モードに遷移するまでの時間を計測する手法を説明します。以下に 示す手法により、ユーザは Cyclic STOP モードに遷移している時間の制約要件が満たせているか確認するこ とができます。



図 4-44 スタンバイモードに遷移するアプリケーション例での Cyclic STOP モード中の時間確認

デバッガのタイマ機能を用いて、時間計測開始を Cyclic STOP モードに遷移するプログラムアドレスに設定し、計測終了を Cyclic STOP モードから Cyclic RUN モードに遷移した直後のプログラムアドレスに設定します。その後プログラムを実行することで、CPU0 のプログラムで Cyclic STOP モードに遷移してから、Cyclic RUN モードに遷移するまでにかかった時間を計測することができます。



4.2.5 Cyclic Disable モード

CPU コアが Cyclic Disable モードであることを確認する手法を説明します。以下に示す手法により、ユーザは CPU コアが Cyclic Disable モードであることを確認することができます。



図 4-45 スタンバイモードに遷移するアプリケーション例での Cyclic Disable モード確認

ステータスを取得することで Cyclic Disable モードであることを確認できます。ステータスを取得した時の各デバッガでの表示を以下に示します。

●CS+

CS+では、Cyclic Disable モードであることのステータスを、「Cyclic Disable」と表示します。

			🦏 ערכל אד אא				
FB	F9	F和全画面	表示	FN	ŀ	·12	
	CPU1 V Run	RUN	Cyclic Disable	竨 実行中	🚥 RH850 E2	2 🔞 計測中	1 10

図 4-46 CS+での Cyclic Disable モードステータス表示



●MULTI

MULTI では、Cyclic Disable モードであることのステータスを、数字で(0x1000)、文字列で「CYCLE-STOP INVALID」と表示します。スタンバイモードはデバイスの状態であるため、CPU0 以外に Cyclic Disable モードのステータスを表示します。

850eserv2> cpustatus CPU0 CPU status (0x400): CYCLE-RUN Core is Running
CPU1 CPU status (0x1000): CYCLE-STOP INVALID Core is Running
CPU2 CPU status (0x1000): CYCLE-STOP INVALID Core is Running
CPU3 CPU status (0x1000): CYCLE-STOP INVALID Core is Running

図 4-47 MULTI での Cyclic Disable ステータス表示



5. 注意事項

初期停止コアを搭載するデバイス、およびスタンバイモード中のデバイスをデバッグする時の注意事項に ついて説明します。

5.1 STOP/Cyclic STOP モードに遷移する処理のプログラム実行

STBC0STPT レジスタへの書き込み処理からプログラム実行開始すること、および STBC0STPT レジス タへの書き込み処理をステップ実行することは禁止です。また、STBC0STPT レジスタの確認ループ内にブ レークポイントを設定することも禁止です。

STBC0STPT レジスタへの書き込み処理をデバッグする時には、STBC0STPT レジスタへの書き込み処理 より前の処理でブレークした状態から、プログラム実行によって STOP モードまたは Cyclic STOP モード に遷移させてください。



図 5-1 STBC0STPT レジスタ書き込み処理より前の処理でブレークする例

5.2 Deep STOP モードに遷移する処理のプログラム実行

STBC0PSC レジスタへの書き込み処理からプログラムを実行すること、および STBC0PSC レジスタへの書き込み処理をステップ実行することは禁止です。また、STBC0PSC レジスタへの書き込み処理後の無 条件ループ内にブレークポイントを設定することも禁止です。

STBC0PSC レジスタへの書き込み処理をデバッグする時には、STBC0PSC レジスタへの書き込み処理より前の処理でブレークした状態から、プログラム実行によって Deep STOP モードに遷移させてください。



図 5-2 STBC0PSC レジスタ書き込み処理より前の処理でブレークする例

5.3 ICU-M コア有効デバイスでの初期停止コアのデバッグ

ICU-M コア有効デバイスでは、初期設定ではリセット解除時に起動するのは ICU-M コアであり、すべて の CPU コアは初期停止コアになります。初期停止コアを動作させるには、ICU-M コアで初期停止コアを起 動する必要があります。ICU-M コアのプログラムに初期停止コアを起動する処理を記述するか、デバッガ上 で ICU-M コアを選択し、レジスタ操作で初期停止コアを起動してください。なお、ICU-M コア有効デバイ スでもリセット解除時に CPU コアを起動させるかどうかは、オプションバイトによって設定することがで きます。

ICU-M コア有効であるが、ICU-M コアをデバッグ対象とせず CPU コアのみデバッグするメインコアデ バッグの場合、すべての CPU コアは初期停止コアでありリセット解除時には初期停止状態になります。そ して ICU-M コアのデバッグはできないため、デバイスのデバッグができない状態になります。メインコア デバッグで CPU コアのデバッグをする場合には、あらかじめ ICU-M コアのプログラムに初期停止コアを起 動する処理を記述してください。プログラム例は 4.1.2 初期停止コアを起動 を参照してください。メイン コアデバッグにおいて ICU-M コアはプログラム実行状態であるため、ICU-M コアが初期停止コアを起動す る処理を実行することで、初期停止コアが起動します。これにより、デバイスのデバッグができます。

5.4 ICU-M コア有効デバイスでのスタンバイモードのデバッグ

ICU-M コア有効デバイスでは、スタンバイモードに遷移したデバイスを同期デバッグすることはできません。これによる影響として、ICU-M コア有効デバイスでは Cyclic RUN モードのデバッグはできなくなります。Cyclic RUN モードのデバッグを行う場合には、ICU-M コアの動作は不要であるため、ICU-M コアを無効にしてデバッグしてください。

スタンバイモードに遷移した ICU-M コア有効デバイスであっても、実行中のプログラムによりデバイスが RUN モードに遷移した時には、再び同期デバッグができます。



5.5 ホットプラグインデバッグ

デバイスが Cyclic RUN モードまたは Cyclic STOP モードの場合、ホットプラグイン接続はできません。 デバイスが RUN モード、STOP モード、Deep STOP モードの時にはホットプラグイン接続できるため、 ホットプラグイン接続を再度試みてください。

ホットプラグイン接続処理中にデバイスがスタンバイモードに遷移した場合には、ホットプラグイン接続 に失敗します。その時にはホットプラグイン接続を再度試みてください。

ホットプラグイン接続直後のプログラム実行状態(以降、ホットプラグイン RUN 状態と呼称)では、 ユーザは以下のデバッグ機能のみが使用可能であり、その他のデバッグ機能は使用できません。その他のデ バッグ機能を使用したい場合には、ブレークによりホットプラグイン RUN 状態からブレーク状態に遷移さ せてください。

- ・RAM 領域のリード/ライト
- ・周辺 I/O レジスタのリード/ライト
- ・強制ブレーク ※
- ・強制リセット ※

※ デバイスに初期停止状態の初期停止コアがある場合またはデバイスが STOP モード/Deep STOP モー ド/Cyclic STOP モードである場合、ユーザは強制ブレークおよび強制リセットを使用できません。CS+に て、ホットプラグイン RUN 中のデバイスに初期停止状態の初期停止コアがある場合、ユーザが強制ブレー クを使用した時に発生するエラーを図 5-3 に示します。MULTI にて、ホットプラグイン RUN 中のデバイス に初期停止状態の初期停止コアがある場合、ユーザが強制ブレークを使用した時に発生するエラーを図 5-4 に示します。強制ブレークおよび強制リセットを使用する時には、CPU コアのステータスを確認してくだ さい。

I∋-(E0209	003)	×
	プログラムの停止に失敗しました。	
v	[エラーの直接原因] 初期停止中のため、ブレーク要求を出さなし	ヽで処理を中断しました。(E1203158)
+ お問い合	わせ情報作成(J)	OK ヘルプ(<u>H</u>)

図 5-3 初期停止状態の初期停止コアがあるデバイスで強制ブレークを使用した時のエラー(CS+)

0x0c56:status err	
(break request is canceled by fetch-stop)	
図 5-4 初期停止状態の初期停止コアがあるデバイスで強制	- ブレークを使用した時のエラー(MULTI)

5.6 ハードウェアブレークポイントの設定/削除に関わる動作

起動中の CPU コアからプログラムの実行を開始した時、デバッガは初期停止状態の初期停止コアや Cyclic Disable の CPU コアに対してはハードウェアブレークポイントを設定できません。このため、起動中 CPU コアのプログラム実行中に初期停止コアが起動した時、または CPU コアが Cyclic Disable から起動し た時に、起動した CPU コアがハードウェアブレークポイントを設定したアドレスを実行してもブレークし ない場合があります。動作例を図 5-5 に示します。初期停止コアが起動している時、または CPU コアが Cyclic Disable ではない時に CPU コアに設定したハードウェアブレークポイントではブレーク動作します。

ハードウェアブレークポイントを設定する時には、4.1 および 4.2 を参照し、初期停止コアが起動または CPU コアが Cyclic Disable から起動した時に、一度ブレークさせてからハードウェアブレークポイントを設 定しプログラム実行を開始することで、CPU コアに設定されます。



図 5-5 ハードウェアブレークポイントが CPU コアに設定されずブレークしない動作例

プログラム実行中に初期停止コアが初期停止状態または CPU コアが Cyclic Disable になった状態でブレークした時、再実行時にデバッガは設定されているハードウェアブレークポイントを削除できません。このため、ユーザが設定されているブレークポイントを無視してプログラム実行を再開し、実行中に初期停止 コアが起動または CPU コアが Cyclic Disable から起動した時、削除できなかったハードウェアブレークポ イントが成立し、ブレークが発生します。動作例を図 5-6 に示します。



図 5-6 ハードウェアブレークポイントが CPU コアから削除されずブレークする動作例

5.7 ダウンロード時での初期停止コアのハードウェアブレークポイント設定状態

デバッガの設定によっては、プログラムダウンロード後に、デバッガはデバイスにリセットを発行します。これにより、初期停止コアは初期停止状態になります。

CS+および MULTI では、プログラムをダウンロードする前の最後の実行時に起動状態の初期停止コアに 設定されていたハードウェアブレークポイントが設定された状態になります。最後の実行操作を行った後か らダウンロード操作を行う前までに設定したハードウェアブレークポイントは、デバイスに設定されませ ん。

プログラムの書かれたアドレスをハードウェアブレークポイントとしてデバイスに設定します。プログラムを修正してダウンロードした場合でも、デバイスに残っているハードウェアブレークポイントは修正前の プログラムでのハードウェアブレークポイントになります。

動作例を図 5-7 に示します。デバッガが修正後のプログラムで設定しているハードウェアブレークポイントをデバイスに設定するのは、初期停止コアが起動後にブレークし再実行した時です。



図 5-7 CS+/MULTI でのダウンロード後におけるハードウェアブレークポイントの設定状態



改訂記録

			改訂内容		
Rev.	発行日	ページ	ポイント		
1.00	2020/01/08	-	初版		



製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテク ニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部 リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオン リセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入に より、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」について の記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した 後に切り替えてください。リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定 した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り 替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、V_{IL}(Max.)からV_{IH}(Min.)までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、V_{IL}(Max.)からV_{IH}(Min.)までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

リザーブアドレス(予約領域)のアクセス禁止
 リザーブアドレス(予約領域)のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス(予約領域)があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッ シュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合が あります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

- 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して生じた損害(お客様または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
- 当社製品、本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著 作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありま せん。
- 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、 複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
- 5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等 高品質水準:輸送機器(自動車、電車、船舶等)、交通制御(信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等 当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある 機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、 海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に 使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負い ません。

- 6. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体 デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲 内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責 任を負いません。
- 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を 規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより 生じた損害に関して、当社は、一切その責任を負いません。
- 9. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
- 10. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 12. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に 支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.4.0-1 2017.11)

本社所在地

〒 135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア) www.renesas.com

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の 商標です。すべての商標および登録商標は、それぞれの所有者に帰属し ます。

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口 に関する情報などは、弊社ウェブサイトをご覧ください。 www.renesas.com/contact/