カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準:輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

RENESAS

HD404374/HD404384/HD404389/ HD404082/HD404084 シリーズ

A/D コンバータ内蔵、低電圧動作 AS マイコン

RJJ03B0049-0500H Rev.5.00 2003.09.11

概要

HD404374 シリーズ、HD404384 シリーズ、HD404389 シリーズは、10 ビット A/D コンバータ、シリアルインタフェース、および大電流入出力端子を持っており、バッテリーチャージャーなど高分解能の A/D 変換制御が必要なアプリケーションに適した低電圧動作 4 ビットシングルチップマイコンです。

HD404082/HD404084 シリーズは、HD404384 シリーズの下位品種であり、ソフトウェアの下位互換が可能な低電圧動作 4 ビットシングルチップマイコンです。

HD404374 シリーズは、時計用 32.768kHz サブ発振子を付けることにより、時計のカウントアップが行え、 豊富な低消費電力モードにより、消費電流の低減が図れます。

HD407A4374、HD407A4384、HD407A4389、HD407C4374、HD407C4384、HD407C4389 は PROM を内蔵した ZTAT®マイコンです。システムの開発期間を飛躍的に短縮し、デバッグから量産までをスムーズに立ち上げることができます(PROM のプログラム仕様は 27256 タイプと同様です)。

特長

● 入出力端子 20本

大電流入出力端子 (ソース 10mA max) 4 本 大電流入出力端子 (シンク 15mA max) 4 本

アナログ入力兼用端子 4本(HD404374/HD404384/HD404389 シリーズ)

- タイマ/カウンタ 16 ビットタイマ 1本 (8 ビットタイマ 2本としても使用可能)8 ビットタイマ 1本
- タイマ出力 2本 (PWM 出力可能)
- イベント入力 1本 (エッジプログラマブル)
- 8ビットクロック同期式シリアルインタフェース 1本

ZTAT®: Zero Turn Around Time ZTAT®は(株)ルネサステクノロジの登録商標です。

HD404374/HD404384/HD404389/HD404082/HD404084 シリーズ

● A/D コンバータ 10 ビット×4 チャネル (HD404374/HD404384 シリーズ)

10 ビット×6 チャネル (HD404389 シリーズ)

なし (HD404082/HD404084 シリーズ)

• 発振器内蔵

HD404374 シリーズ

メインクロック (セラミック発振子、水晶発振子、CR 発振、または外部クロック動作可能)

サブクロック (32.768kHz 水晶発振子)

HD404384/HD404389/HD404082/HD404084 シリーズ

メインクロック (セラミック発振子、水晶発振子、CR発振、または外部クロック動作可能)

● 割り込み

外部 2本

内部 5本 (HD404374/HD404384/HD404389 シリーズ)

4本 (HD404082/HD404084 シリーズ)

- サブルーチンスタック 割り込み含め最大 16 レベル
- 低消費電力モード

HD404374 シリーズ 4

HD404384/HD404389/HD404082/HD404084 シリーズ

- HD404384/HD404389/HD404082/HD404084 シリー∧ 2モジュールスタンバイ (タイマ、シリアル、A/D コンバータ)
- システムクロック分周ソフトウェア切り替え (1/4 または 1/32)
- ストップモードからの復帰入力 1本
- 命令実行時間

最小 0.89 μs(f_{OSC}=4.5MHz、1/4 分周)

最小 0.47 μs(f_{OSC}=8.5MHz、1/4 分周)

動作電圧

 $Vcc = 1.8V \sim 5.5V$

 $Vcc = 2.0V \sim 5.5V (ZTAT^{\circ})$

【使用上の注意】

(1) マスク ROM 版および ZTAT®版は、データシートに記載しております電気的特性の基準値を十分満足することを確認しております。しかし、製造プロセスの違い、内部の配線パターン等の違いにより、特性上の実力値や動作マージン、ノイズマージン等は異なります。つきましては、いずれの製品におかれましても同等の実機システム評価試験を行い、動作のご確認をお願いいたします。

QUA

(2) 電源投入後、メモリレジスタ、データエリア、スタックエリアの値は不定です。初期化の 上ご使用ください。

製品ラインアップ

HD404374 シリーズ

区分	製品名	型名	ROM (ワード)	RAM(ディジット)	パッケージ
マスク ROM	HD404372	HD404372FT	2,048	512	30 ピンプラスチック SSOP(FP-30D)
		HD404372H			48 ピンプラスチック LQFP(FP-48B)* ¹
	HD40A4372	HD40A4372FT			30 ピンプラスチック SSOP(FP-30D)
		HD40A4372H			48 ピンプラスチック LQFP(FP-48B)* ¹
	HD40C4372	HD40C4372FT			30 ピンプラスチック SSOP(FP-30D)
		HD40C4372H			48 ピンプラスチック LQFP(FP-48B)* ¹
	HD404374	HD404374FT	4,096		30 ピンプラスチック SSOP(FP-30D)
		HD404374H			48 ピンプラスチック LQFP(FP-48B)* ¹
	HCD404374	HCD404374			チップ* ²
	HD40A4374	HD40A4374FT			30 ピンプラスチック SSOP(FP-30D)
		HD40A4374H			48 ピンプラスチック LQFP(FP-48B)* ¹
	HD40C4374	HD40C4374FT			30 ピンプラスチック SSOP(FP-30D)
		HD40C4374H			48 ピンプラスチック LQFP(FP-48B)* ¹
	HCD40C4374	HCD40C4374			チップ* ²
ZTAT®	HD407A4374	HD407A4374FT	4,096		30 ピンプラスチック SSOP(FP-30D)
	HD40C4374	HD407C4374FT			30 ピンプラスチック SSOP(FP-30D)

HD404384 シリーズ

区分	製品名	型名	ROM (ワード)	RAM	(ディジット)	パッケージ
マスク ROM	HD404382	HD404382FT	2,048		512	30 ピンプラスチック SSOP(FP-30D)
		HD404382S			7/,	28 ピンプラスチック DILP(DP-28S)
		HD404382H				48 ピンプラスチック LQFP(FP-48B)* ¹
	HD40A4382	HD40A4382FT			• (30 ピンプラスチック SSOP(FP-30D)
		HD40A4382S				28 ピンプラスチック DILP(DP-28S)
		HD40A4382H				48 ピンプラスチック LQFP(FP-48B)* ¹
	HD40C4382	HD40C4382FT				30 ピンプラスチック SSOP(FP-30D)
		HD40C4382S				28 ピンプラスチック DILP(DP-28S)
		HD40C4382H				48 ピンプラスチック LQFP(FP-48B)* ¹
	HD404384	HD404384FT	4,096			30 ピンプラスチック SSOP(FP-30D)
		HD404384S				28 ピンプラスチック DILP(DP-28S)
		HD404384H				48 ピンプラスチック LQFP(FP-48B)* ¹
	HCD404384	HCD404384				チップ* ²
	HD40A4384	HD40A4384FT				30 ピンプラスチック SSOP(FP-30D)
		HD40A4384S				28 ピンプラスチック DILP(DP-28S)
		HD40A4384H				48 ピンプラスチック LQFP(FP-48B)* ¹
	HD40C4384	HD40C4384FT				30 ピンプラスチック SSOP(FP-30D)
		HD40C4384S				28 ピンプラスチック DILP(DP-28S)
		HD40C4384H				48 ピンプラスチック LQFP(FP-48B)* ¹
	HCD40C4384	HCD40C4384				チップ* ²

区分	製品名	型名	ROM (ワード)	RAM(ディジット)	パッケージ
ZTAT®	HD407A4384	HD407A4384FT	4,096	512	30 ピンプラスチック SSOP(FP-30D)
		HD407A4384S			28 ピンプラスチック DILP(DP-28S)
	HD407C4384	HD407C4384FT			30 ピンプラスチック SSOP(FP-30D)
		HD407C4384S			28 ピンプラスチック DILP(DP-28S)

HD404389 シリーズ

区分	製品名	型名	ROM (ワード)	RAM(ディジット)	パッケージ
マスク ROM	HD404388	HD404388FT	8,192	512	30 ピンプラスチック SSOP(FP-30D)
	HD40A4388	HD40A4388FT			30 ピンプラスチック SSOP(FP-30D)
	HD40C4388	HD40C4388FT			30 ピンプラスチック SSOP(FP-30D)
	HD404389	HD404389FT	16,384		30 ピンプラスチック SSOP(FP-30D)
	HD40A4389	HD40A4389FT			30 ピンプラスチック SSOP(FP-30D)
	HD40C4389	HD40C4389FT			30 ピンプラスチック SSOP(FP-30D)
ZTAT®	HD407A4389	HD407A4389FT	16,384		30 ピンプラスチック SSOP(FP-30D)
	HD407C4389	HD407C4389FT			30 ピンプラスチック SSOP(FP-30D)

HD404082 シリーズ

区分	製品名	型名	ROM (ワード)	RAM(ディジット)	パッケージ
マスク ROM	HD404081	HD404081FT	1,024	128	30 ピンプラスチック SSOP(FP-30D)
		HD404081S	·	A.	28 ピンプラスチック DILP(DP-28S)
		HD404081H			48 ピンプラスチック LQFP(FP-48B)*²
	HD40A4081	HD40A4081FT			30 ピンプラスチック SSOP(FP-30D)
		HD40A4081S			28 ピンプラスチック DILP(DP-28S)
		HD40A4081H			48 ピンプラスチック LQFP(FP-48B)* ²
	HD40C4081	HD40C4081FT			30 ピンプラスチック SSOP(FP-30D)
		HD40C4081S			28 ピンプラスチック DILP (DP-28S)
		HD40C4081H			48 ピンプラスチック LQFP(FP-48B)* ²
	HD404082	HD404082FT	2,048		30 ピンプラスチック SSOP(FP-30D)
		HD404082S			28 ピンプラスチック DILP(DP-28S)
		HD404082H			48 ピンプラスチック LQFP(FP-48B)* ²
	HCD404082	HCD404082			チップ * ⁴
	HD40A4082	HD40A4082FT			30 ピンプラスチック SSOP(FP-30D)
		HD40A4082S			28 ピンプラスチック DILP(DP-28S)
		HD40A4082H			48 ピンプラスチック LQFP(FP-48B)* ²
	HD40C4082	HD40C4082FT			30 ピンプラスチック SSOP(FP-30D)
		HD40C4082S			28 ピンプラスチック DILP(DP-28S)
		HD40C4082H			48 ピンプラスチック LQFP(FP-48B)* ²
	HCD40C4082	HCD40C4082			チップ * ⁴
ZTAT®	HD404384 シリ	Jーズの ZTAT®	を使用 * ³		

HD404084 シリーズ

区分	製品名	型名	ROM (ワード)	RAM(ディジット)	パッケージ
マスク ROM	HD404084	HD404084FT	4,096	256	30 ピンプラスチック SSOP(FP-30D)
		HD404084S			28 ピンプラスチック DILP(DP-28S)
	HCD404084	HCD404084			チップ *4
	HD40A4084	HD40A4084FT			30 ピンプラスチック SSOP(FP-30D)
		HD40A4084S			28 ピンプラスチック DILP(DP-28S)
	HD40C4084	HD40C4084FT			30 ピンプラスチック SSOP(FD-30D)
		HD40C4084S			28 ピンプラスチック DILP(DP-28S)
	HCD40C4084	HCD40C4084			チップ * ⁴
ZTAT®	HD404384 シリ	ノーズの ZTAT®	・ を使用 * ³		


- 【注】 *1 FP-48B は、下記の制約があります。
 - (1) マスク ROM 版のみの展開。デバック等は他のパッケージの ZTAT®での対応となります。 ▲
 - (2) WSは、<mark>量産先</mark>頭での対応となります。
 - *2 計画中
 - *3 ZTAT®でのチップ出荷は対応していません。
 - *4 チップ出荷の場合、出荷仕様がパッケージ品と異なりますので必ず、弊社営業担当にご確認ください。


NOON CX


機能一覧

	製品名	HD404372	HD404374	HD404382	HD404384	HD404388	HD404389	HD404081	HD404082	HCD404082	HD404084	HCD404084
		HD40A4372 HD40C4372	HD40A4374 HD40C4374 HD407A4374 HD407C4374	HD40A4382 HD40C4382	HD40A4384 HD40C4384 HD407A4384 HD407C4384	HD40A4388 HD40C4388	HD40A4389 HD40C4389 HD407A4389 HD407C4389	HD40A4081 HD40C4081	HD40A4082 HD40C4082	HCD40C4082	HD40A4084 HD40C4084	HCD40C4084
ROM (7- F)	ا ب	2,048	4,096 ZTAT®I≴PROM	2,048	4,096 ZTAT®I≴PROM	8,192	16,384 ZTAT®I‡PROM	1,024	2,048	2,048	4,096	4,096
RAM (ディジット)	イジット)				512					128		
<u>Q</u>							20本 (max)					
大雅	大電流入出力 端子				4	本(Source 10m	4本(Source 10mA max)、4本(Sink 15mA max)	ink 15mA max)				
ア.	アナログ入力 兼用端子				4本					I		
タイマ/カウンタ	カウンタ						3★					
Ý,	タイマ出力					24	2本 (PWM出力可能)					
÷	イベント入力					#	1本 (エッジ選択可能)					
シリアルインタフェース	۲ ا					1 ↑ (8	1本(8ビットクロック周期式)	蜀 式)				
A/Dコンバータ	1-4		10ビット×	ビット×4チャネル		10ビット、	10ビット×6チャネル			ı		
割り込み	外部						2本					
要因	岳				5本		4			4本		
低消費電力モード	カモード		4					2				
K	ストップモード						0	4				
<u>ו</u> ים			0				,	1				
' ' :	スタンハイモート						0					
<u>+</u> +	サフアクティフ モード		0					I				
トジューアルないジャ	۷ 、						0					
ハント・カロッカ	7 0						C					
- ノベノムノロック - 分割ソフト切り替え	ノロンノト切り替え)					
メイン・	メイン セラミック発振						0					
発振器 7	水晶発振						0					
	CR発振	O (HD40C437; HD40C4084	O (HD40C4372, HD40C4374, HD407C4374, HD40C4382, HD40C4384, HD407C4384, HD40C4388, HD40C4389, HD407C4389, HD40C4081, HD40C4082, HCD40C4082, HD40C4082, HD40C4088, HD40C4389, HD40C4389, HD40C4389, HD40C4088, HD40C4389, HD40C4088, HD40	ID407C4374、HI	040C4382, HD400	24384、HD407C	4384、HD40C438	8, HD40C4389,	HD407C4389、F	нD40С4081, НБ₄	40C4082, HCD4(0C4082,
サブルル	水晶発振	O (32.768kHz)						I				
最小命令実行時間	実行時間	0.47 μs (fosc=8.5MHz))A4372, HD40A	HD40A4372, HD40A4374, HD407A4374, HD40A4382, HD40A4384, HD407A4384, HD40A4388, HD40A4389, HD407A4389,	4、HD40A4382、F	HD40A4384, HD4	07A4384、HD40	A4388, HD40A4;	389, HD407A438	, 6	
		0.89 μs (fosc=4.5MHz)		M4081、HD40A4)4372、HD40437	HD40A4081, HD40A4082, HD40A4084 HD404372, HD404374, HD404382, HD404384, HD404388, HD404389, HD404081, HD404082, HCD404082.	0404384、HD40	4388、HD404389	, HD404081, HE	0404082, HCD40	34082,		
				HD404084, HCD404084	84							
		1.14 μ s (fosc=3.5MHz))C4372、HD40C C4081、HD40C	HD40C4372, HD40C4374, HD407C4374, HD40C4382, HD40C4384, HD407C4384, HD40C4388, HD40C4389, HD407C4389, HD40C4081, HD40C4082, HCD40C4082, HD40C4084, HCD40C4084	74、HD40C4382 32、HD40C4084	HD40C4382、HD40C4384、H HD40C4084、HCD40C4084	D407C4384、HD	40C4388、HD40	C4389、HD407C	4389,	
動作電圧(V)	(>					1.8~5.5V: ₹	1.8~5.5V:マスクROM、2.0~5.5V:ZTAT®	5.5V : ZTAT®				
パッケ	FP-30D						0					
ا ئ	DP-28S		1		0		ı		0	ı	0	ı
	FP-48B			0					I			
十 一 中 一 中 一 中 一 中 一 中 一 一 中 一 一 一 一 一 一	チップ (元)		1 - 300	-202 ± 7€°C · 32 ABOM	—————————————————————————————————————	. 7TAT®			-30 == ±25°C	0 + 75°	-20c-	1 O
到下环吐	(つ) 対目		- 77	000000000000000000000000000000000000000		٠ ١٣١٦:		- 77	000	2	7011107	2

ピン配置









パッド配置

HCD404082/HCD404084



パッド座標

HCD404082/HCD404084



チップサイズ (X×Y): 3.08×3.21 (mm)座標: パッド中央原点位置: チップ中央パッドサイズ (X×Y): 90×90 (μm)チップ厚: 400 (μm)

パッド	パッド名称	座	標	パッド	パッド名称	座標	
No.		X (μm)	Υ (μm)	No.		X (μm)	Υ (μm)
1	GND	-458	1403	14	R20	572	-1403
2	VCC	-826	1403	15	R21	982	-1403
3	R70	-1338	1403	16	R22	1338	-1403
4	R71	-1338	1006	17	D0	1338	-1020
5	R72	-1338	525	18	D1	1338	-637
6	R73	-1338	285	19	D2	1338	-254
7	OSC1	-1338	-550	20	D3	1338	129
8	OSC2	-1338	-954	21	D4	1338	768
9	TEST	-1338	-1251	22	D5	1338	1170
10	RESETN	-1197	-1403	23	D6	1153	1403
11	R00	-577	-1403	24	D7	751	1403
12	R10	-194	-1403	25	D8	349	1403
13	R13	189	-1403	26	D9	-53	1403

端子説明

HD404374/HD404384 シリーズ

分類	端子記号		ピン番号		入出力	機能
		FP-30D	DP-28S*2	DP-48B		
電源	Vcc	2	2	47	_	電源電圧を印加してください。
	GND	1	1	45	_	接地してください。
テスト	TEST	11	11	11	入力	ユーザアプリケーションのための端子ではありません。 GND 電位に接続してください。
リセット	RESET	14	12	15	入力	MCU をリセットするために使用します。
発振	OSC ₁	9	9	7	入力	内部発振器への入出力端子です。水晶発振子、セラミッ
	OSC ₂	10	10	9	出力	ク発振子、または外部発振回路を接続してください。 CR 発振の場合は、抵抗を接続してください。
	X1	13*1	<u> </u>	13* ¹	入力	時計用発振器への入出力端子です。32.768kHz の水晶を
	X2	12* ¹		12*1	出力	接続してください。 32.768kHz 水晶発振子を使用しない場合は X1 端子を Vcc に固定し、X2 は解放にしてください。
ポート	D ₀ ~D ₉	21~30		27、29、 31、33、 35~37、 39、40、 43	入出力	1 ビットごとにアドレスされる入出力端子です。 $D_0 \sim D_3$ 端子は大電流ソース端子($\max \cdot 10 mA$)、 $D_4 \sim D_7$ 端子は大電流シンク端子($\max \cdot 15 mA$)です。
		15~20、 4~7	18、 4~7	17、19、 21、 23~25、 1~4	入出力	4 ビットごとにアドレスされる入出力端子です。
割り込み	\overline{INT}_{0}	21	19	27	入力	外部割り込み入力端子です。
ウェイク アップ	\overline{WU}_0	15	13	17	入力	ストップ <mark>モードか</mark> らアクティブモードへの遷移に使用する入力端子です。
シリアル	SCK	19	17	24	入出力	シリアルインタフェースのクロック入出力端子です。
インタフェ	SI	20	40	0.5		
_	OI	20	18	25	入力	シリアルインタフェースの受信データ入力端子です。
ース	SO	20	18	25	出力	シリアルインタフェースの受信データ入力端子です。 シリアルインタフェースの送信データ出力端子です。
タイマ		-	_		1	
	so	20	18	25	出力	シリアルインタフェースの送信データ出力端子です。
	SO TOB、TOC EVNB AVcc	20	18 15、16	25 21, 23	出力出力	シリアルインタフェースの送信データ出力端子です。 タイマ出力端子です。
タイマ A/D	SO TOB、TOC EVNB AVcc	20 17、18 16	18 15、16 14	25 21, 23 19	出力出力	シリアルインタフェースの送信データ出力端子です。 タイマ出力端子です。 イベントカウント入力端子です。 A/D コンバータ用電源端子です。Vcc 端子にできる限り近い場所で Vcc と同電位になるように接続してくださ

分類	端子記号		ピン番号		入出力	機能
		FP-30D	DP-28S*2	DP-48B		
その他	NC	12*²、13*²	-	5、8、	_	GND 電位に接続してください。
				10 、		
				12* ² 、		
				13* ² 、		
				14、		
				16、18、		
				20、22、		
				26、28、		
				30、32、		
				34、38、		
				41、42、		
				44、46		

【注】 *1 HD404374 シリーズに適用 *2 HD404384 シリーズに適用

HD404389 シリーズ

	1 .			
分類	端子記号	ピン番号	入出力	機能
		FP-30D		
電源	Vcc	2	_	電源電圧を印加してください。
	GND	1	_	接地してください。
テスト	TEST	11	入力	ユーザアプリケーションのための端子ではありません。GND 電位に接続
				してください。
リセット	RESET	14	入力	MCU をリセットす <mark>る</mark> ために使用します。
発振	OSC ₁	12	入力	内部発振器への入出 <mark>力端子で</mark> す。水晶発振子、セラミック発振子、または
	OSC ₂	13	出力	外部発振回路を接続してください。CR 発振の場合は、抵抗を接続してく
				ださい。
ポート	$D_0 \sim D_9$	21~30	入出力	1 ビットごとにアドレスされる入出力端子です。 $D_0 \sim D_3$ 端子は大電流ソー
				ス端子(max・10mA)、D ₄ ~D ₇ 端子は大電流シンク端子(max・15mA)
				です。
	R0 ₀ 、R1 ₀ 、	15~20、	入出力	4 ビットごとにアドレスされる入出力端子です。
	R1 ₃ 、R2 ₀ 、	4 ~ 7		
	R2 ₁ 、R2 ₂ 、			
	R7 ₀ ~R7 ₃			
割り込み	ĪNT₀	21	入力	外部割り込み入力端子です。
ウェイク	\overline{WU}_0	15	入力	ストップモードからアクティブモードへの遷移に使用する入力端子で
アップ				す。
シリアル	SCK	19	入出力	シリアルインタフェースのクロック入出力端子です。
インタフェ	SI	20	入力	シリアルインタフェースの受信データ入力端子です。
ース	SO	20	出力	シリアルインタフェースの送信データ出力端子です。
タイマ	TOB, TOC	17、18	出力	タイマ出力端子です。
	EVNB	16	入力	イベントカウント入力端子です。


分類	端子記号	ピン番号	入出力	機能
		FP-30D		
A/D	AVcc	3	_	A/D コンバータ用電源端子です。Vcc 端子にできる限り近い場所で Vcc と
コンバータ				同電位になるように接続してください。
	AVss	10	_	AVccに対するグランド端子です。GND 端子にできる限り近い場所で GND
				と同電位になるように接続してください。
	AN ₀ ~AN ₅	4~9	入力	A/D コンバータのアナログ入力端子です。

HD404082/HD404084 シリーズ


分類	端子記号		ピン番号		入出力	機能
		FP-30D	DP-28S	チップ		
電源	Vcc	2	2	2	_	電源電圧を印加してください。
	GND	1	1	1	_	接地してください。
テスト	TEST	11	11	9	入力	ユーザアプリケーションのための端子ではありませ
						ん。GND 電位に接続してください。
リセット	RESET	14	12	10	入力	MCU をリセットするために使用します。
発振	OSC ₁	9	9	7	入力	内部発振器への入出力端子です。水晶発振子、セラミッ
	OSC ₂	10	10	8	出力	ク発振子、または外部発振回路を接続してください。CR
						発振の場合は、抵抗を接続してください。
ポート	$D_0 \sim D_9$	21~30	19~28	17~26	入出力	1 ビットごとにアドレスされる入出力端子です。 $D_0 \sim D_3$
						端子は大電流ソース端子($max \cdot 10mA$)、 $D_4 \sim D_7$ 端子
						は大電流シンク端子(max・15mA)です。
	R0 ₀ 、R1 ₀ 、	15~20、	13~	11~16、	入出力	4 ビットごとにアドレスされる入出力端子です。
	3. 0.	4 ~ 7	18、4~7	3 ~ 6		
	R2 ₁ 、R2 ₂ 、					
	R7₀~R7₃					CV.
割り込み	INT ₀	21	19	17	入力	外部 <mark>割り込</mark> み入力端子です。
ウェイク	\overline{WU}_0	15	13	11	入力	ストップモードからアクティブモードへの遷移に使用
アップ						する入力端子です。
シリアル	SCK	19	17	15	入出力	シリアルイン <mark>タフェース</mark> のクロック入出力端子です。
インタフェ	SI	20	18	16	入力	シリアルインタフェースの受信データ入力端子です。
ース	so	20	18	16	出力	シリアルインタフェースの送信データ出力端子です。
タイマ	TOB, TOC	17、18	15、16	13、14	出力	タイマ出力端子です。
	EVNB	16	14	12	入力	イベントカウント入力端子です。
その他	NC	3、8、12、 13	3, 8	_	_	GND 電位に接続してください。

ブロックダイアグラム


HD404374/HD404384 シリーズ



HD404389 シリーズ



HD404082/HD404084 シリーズ



メモリマップ

1. ROM メモリマップ

ROM メモリマップを図1に示し、以下に説明します。




図1 ROMメモリマップ

(1) ベクタアドレスエリア…\$0000~\$000F

MCUのリセットおよび割り込み処理が行われた場合、ベクタアドレスからプログラムが実行されます。ここには、リセットルーチンの先頭アドレスおよび割り込みルーチンの先頭アドレスへ分岐する JMPL 命令をプログラムしてください。

(2) ゼロページサブルーチンエリア…\$0000~\$003F

CAL 命令により、\$0000~\$003Fにあるサブルーチンへ分岐することができます。

(3) パターンエリア…\$0000~\$0FFF

P命令により、\$0000~\$0FFFにある ROM データを、パターンとして参照することができます。

(4) プログラムエリア…\$0000~\$03FF (HD404081、HD40A4081、HD40C4081)

\$0000~\$07FF (HD404372, HD40A4372, HD40C4372, HD404382, HD40A4382,

HD40C4382、HD404082、HD40A4082、HD40C4082、HCD404082、

HCD40C4082)

\$0000~\$0FFF (HD404374, HD40A4374, HD40C4374, HD407A4374, HD407C4374,

HD404384、HD40A4384、HD40C4384、HD407A4384、HD407C4384、

HD404084、HD40A4084、HD40C4084、HCD404084、HCD40C4084)

\$0000~\$1FFF (HD404388, HD40A4388, HD40C4388)

\$0000~\$3FFF (HD404389, HD40A4389, HD40C4389, HD407A4389, HD407C4389)

2. RAM メモリマップ

MCU は、メモリレジスタエリア、データエリア、スタックエリアの RAM を内蔵しています。これらのエリア以外に、RAM マップレジスタエリアとして、割り込み制御ビットエリア、特殊レジスタエリア、レジスタフラグエリアが RAM メモリ空間上にマッピングされています。

RAMメモリマップを図2に示し、以下に説明します。

電源投入後は、リセット入力にかかわらず、メモリレジスタエリア、データエリア、スタックエリアの値は不定です。必ず初期化してご使用ください。




図2 RAMメモリマップ

- (1) RAM マップレジスタエリア…\$000~\$03F
 - i) 割り込み制御ビットエリア…\$000~\$003

割り込み制御に用いるビットから構成されます。その構成を図3に示します。各ビットは、RAMビット操作命令(SEM/SEMD、REM/REMD、TM/TMD命令)によってのみアクセスできます。ただし、ビットにより制約があります。図4に各ビットと命令の制約を示します。

ii) 特殊レジスタエリア…\$004~\$01F、\$024~\$03F

外部割り込み、シリアルインタフェース、タイマ、A/D などのモードレジスタ、データレジスタおよび入出力端子のデータコントロールレジスタなどから構成されます。その構成を図 2 と図 5 に示します。これらのレジスタは、書き込み専用(W)、読み出し専用(R)および書き込み/読み出し可能(R/W)の 3 種類に分類できます。これらのレジスタは RAM ビット操作命令を使用できません。

iii) レジスタフラグエリア…\$020~\$023

DTON、WDON フラグおよび割り込み制御ビットなどから構成されます。その構成を図3に示します。各ビットは、RAM ビット操作命令(SEM/SEMD、REM/REMD、TM/TMD 命令)によってのみアクセスできます。ただし、ビットにより制約があります。図4に各ビットと命令の制約を示します。

RAM71 LX	ビット3	ビット2	ビット1	ビット0			
	IMWU	IFWU	RSP	IE			
\$000	(WU₀割り込み	(WU₀割り込み	(スタックポインタ	(割り込み許可フラグ)			
	マスク)	要求フラグ)	リセット)				
	<u> </u>		IM0	IF0			
\$001			(INT ₀ 割り込み	(INT ₀ 割り込み			
			マスク)	要求フラグ)			
	IMTB	IFTB	IMTA	IFTA			
\$002	(タイマB割り込み	(タイマB割り込み	(タイマA割り込み	(タイマA割り込み			
, , , ,	マスク)	要求フラグ)	マスク)	要求フラグ)			
	IMAD *2	IFAD *2	IMTC	IFTC			
\$003	(A/Dコンバータ	(A/Dコンバータ	(タイマC割り込み	(タイマC割り込み			
ΨΟΟΟ	割り込みマスク)	割り込み要求フラグ)	マスク)	要求フラグ)			
L	ロッグでパイスノ)	可り込の安小フラブ	(//)	女小フラブ)			
Г	使用禁止						
	\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\						
		(a) 割り込み制御	卸ビットエリア				
		,,, <u>,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,</u>	<u>, </u>				
DANATI* LE							
RAM71 VX	ビット3	ビット2	ビット1	ビット0			
	DTON *1	ADSF *2	WDON	LSON *1			
\$020	(DTONフラグ)	(A/Dスタート	(ウォッチドック	(ロースピード			
		フラグ)	オンフラグ)	オンフラグ)			
	GEF						
\$021	(ギアイネーブル						
	フラグ)						

\$022		10					
****	IMS	IFS					
\$023	(シリアル割り込み	(シリアル割り込み					
	マスク)	要求フラグ)					
,			4				
	使用禁止		()				
		(b)レジスタフ	フラグエリア				
		(ロ) レンヘダ・	<u> </u>				
	IF : Interrupt Request Flag (割り込み要求フラグ)						
		Interrupt Mask	(割り込みマス				
		Interrupt Enable Flag	(割り込み許す				
	SP : Stack Pointer (スタックポインタ)						
	SF . Statik Fullitel (ヘダックパインダ)						
	【注】 *1 HD4043745	.リーブに 第 田					
	L/T "I D4043/4;	/ソークに適用					

図3 割り込み制御ビットおよびレジスタフラグエリアの構成

*2 HD404374/HD404384/HD404389シリーズに適用

割り込み制御ビットエリア、レジスタフラグエリア中のビットは、SEM命令/SEMD命令、REM命令/REMD命令によってセット、リセットされ、TM命令/TMD命令によってテストされます。その他の命令によっては影響されません。

ただし、個々のビットに対しては、以下のような制約があります。

	SEM/SEMD命令	REM/REMD命令	TM/TMD命令
IE			
IM	0	0	0
LSON *1			
IF	Δ	0	0
GEF	0	0	×
RSP	Δ	0	×
WDON	0	Δ	×
ADSF *2	0	×	0
DTON *1	△(アクティブモード) ○(サブアクティブモード)	0	0
Not Used	Δ	Δ	×

- ・○…使用可能 △…命令実行されません ×…使用禁止
- ・WDONビットは、MCUリセットでのみリセットされます。
- ・A/D変換動作中は、ADSFビットに対するREM/REMD命令は使用しないでください。
- ・DTONビット*は、アクティブモードでは常にリセット状態となります。
- ・TM命令/TMD命令は、使用禁止ビットあるいは、存在しないビットに対して使用した場合、ステータスの値が不定となります。
- 【注】 *1 HD404374シリーズに適用
 - *2 HD404374/HD404384/HD404389シリーズに適用

図4 命令の制約

RAMアドレ	ス ビット3	ビット2	ビット1	ビット0
\$000		ı	 御ビットエリア	1
\$003 SSR \$004	32kHz発振停止設定 *1		システムクロック選択*	1シフテルカロッカ公用比切場
MIS \$005	プルアップMOS制御	32代12月月15月15日		- ム周期選択 *1
\$006				
\$007				
PMR0 \$008				D ₀ /INT ₀
PMR1 \$009 PMR2 \$00A	R1 ₃ /TOB			R0 ₀ /WU ₀ R1 ₀ /EVNB
PMR3 \$00B		I SI/SO	R2₁/SCK	R2 ₀ /TOC
\$00C	1122	5,,00	T TE POOR	1.20100
MSR1 \$00D			タイマCクロックON/OFF	タイマBクロックON/OFF
MSR2 \$00E				シリアルクロックON/OFF
TMA \$00F	タイマA/タイムベース		タイマAクロックソース語	
TMB1 \$010	リロードON/OFF		タイマBクロックソース語	
TMB2 \$011 TRBL/TWBL \$012		タイマB出力モード設		ジ検出選択
TRBU/TWBU \$013			ジスタ(下位) ジスタ(上位)	
TMC1 \$014	リロードON/OFF		ンペメ(エ位) タイマCクロックソース設	·····································
TMC2 \$015	,	タイマC出力モード設!		
TRCL/TWCL \$016			ジスタ(下位)	
TRCU/TWCU \$017		タイマCレ	ジスタ (上位)	
\$018				
\$019				
\$01A \$01B				
\$01B \$01C				
\$01F				
\$020		1.237.47	フラグエリア	
\$023		D2X3	ノフラエリア	
SMR1 \$024			ロックスピード選択	
SMR2 \$025			SOアイドルH/L設定	
SRL \$026			レジスタ(下位)	
SRU \$027 AMR \$028		シリアルテータ アナログチャネル選択	レジスタ(上位)	A/D変換時間*2
ADRL \$029	Δ/Dデータレジスク	アテログテャネル選択 ス (ビット1~0) *2	-2	A/D変換時间**
ADRM \$02A	NOT TOOK,		タ (ビット5~2) * ²	
ADRU \$02B			タ (ビット9~6) *2	
\$02C		A		
\$02D				
\$02E				
\$02F	10 1	1 10 1	10 1	1
DCD0 \$030	ポートD₃DCR	ポートD₂DCR	ポートD₁DCR	ポートD₀DCR
DCD1 \$031 DCD2 \$032	ポートD ₇ DCR	ポートD ₆ DCR	ポートD₅DCR	ポートD ₄ DCR ポートD DCP
\$032 \$033			ポートD ₉ DCR	ポートD ₈ DCR
DCR0 \$034			7/	ポートR0 ₀ DCR
DCR1 \$035	ポートR13DCR			ポートR1 ₀ DCR
DCR2 \$036		ポートR2 ₂ DCR	ポートR2 ₁ DCR	ポートR2 ₀ DCR
\$037				
\$038				4
\$039				
\$03A	+° 1.07.000	# LD7.D05	# L D7 D00	# L D7 DCD
DCR7 \$03B \$03C	ポートR7 ₃ DCR	ポートR7 ₂ DCR	ポートR7 ₁ DCR	ポートR7₀DCR
\$03D				
\$03E				
\$03F				
【注】 *1	使用禁止 HD404374シリース			
*2	HD404374/HD404	384/HD404389シ	リーズに適用	

図5 特殊レジスタエリア

(2) メモリレジスタ (MR) エリア…\$040~\$04F

メモリレジスタ ($MR(0)\sim MR(15)$) の 16 ディジットは、レジスタ・レジスタ命令の LAMR、XMRA 命令 によってもアクセスできるデータエリアです。その構成を図 6 (a) に示します。




図6 メモリレジスタ、スタックエリアの構成と退避状態

(3) データエリア…\$090~\$23F (HD404374/HD404384/HD404389 シリーズ)

\$090~\$0BF (HD404082 シリーズ) \$090~\$13F (HD404084 シリーズ)

(4) スタックエリア…\$3C0~\$3FF

サブルーチンコール (CAL、CALL 命令) および割り込み処理時に、プログラムカウンタ (PC)、ステータス (ST) およびキャリ (CA) の内容を退避するためのスタックエリアです。1 レベルにつき 4 ディジットが使用されるので、最大 16 レベルのサブルーチンスタックとして使用できます。退避されるデータおよび退避の状態を図 6 (b) に示します。プログラムカウンタは、RTN 命令および RTNI 命令によって回復されます。ステータスとキャリは、RTNI 命令によって回復され、RTN 命令によっては影響を受けません。退避に使用しないエリアはデータエリアとして使用することができます。

内部機能

1. CPU

1.1 レジスタとフラグ

CPUには、レジスタが9個とフラグが2個あります。それらを図7に示し、以下に説明します。

アキュムレータ	初期値:不定、 R/W :可	3 0 A
Bレジスタ	初期値:不定、 R/W :可	3 0 B
Wレジスタ	初期値:不定、 R/W :可	1 0 W
Xレジスタ	初期値:不定、 R/W :可	3 0 X
Yレジスタ	初期値:不定、 R/W :可	3 0 Y
SPXレジスタ	初期値:不定、 R/W :可	3 0 SPX
SPYレジスタ	初期値:不定、 R/W : <mark>可</mark>	3 0 SPY
キャリ	初期値:不定、 R/W :可	O CA
ステータス	初期値:1、 R/W :不可	0 ST
プログラムカウンタ 初期値:\$0000、R/W :不可	13 PC	0
スタックポインタ 初期値:\$3FF、R/W:不可	9 5	SP 0

図7 レジスタとフラグ

(1) アキュムレータ(A)、B レジスタ(B)

アキュムレータとBレジスタは、4ビットのレジスタです。ALUの演算結果の保持と、メモリ、入力/出力および他のレジスタ間でのデータの転送のために使用します。

(2) $W \cup \mathcal{I} \times \mathcal{I} \times$

W レジスタは 2 ビットのレジスタ、X レジスタと Y レジスタは 4 ビットのレジスタであり、RAM のレジスタ間接アドレッシングのために使用します。また、Y レジスタは D ポートのアドレッシングにも使用します。

(3) SPX レジスタ(SPX)、SPY レジスタ(SPY)

SPX レジスタと SPY レジスタは 4 ビットのレジスタであり、それぞれ X レジスタ、Y レジスタの補助レジスタとして使用します。

(4) キャリ(CA)

演算命令実行時のALUのオーバフローを保持します。また、SEC、REC、ROTL、ROTR 命令によって影響を受けます。割り込み処理時にキャリの内容はスタックに退避され、RTNI 命令によってスタックから回復されます(RTN 命令によっては影響を受けません)。

(5) ステータス(ST)

演算命令や比較命令でのALUのオーバフローとALUのノンゼロおよびビットテスト命令の結果を保持し、BR、BRL、CAL、CALL命令の分岐条件として用います。ステータスはラッチ形で、次の演算命令、比較命令およびビットテスト命令が実行されるまで不変です。BR、BRL、CAL、CALL命令の後は、その実行/スキップに関係なくステータスは"1"になります。割り込み処理時にステータスの内容はスタックに退避され、RTNI命令によってスタックから回復されます(RTN命令によっては影響を受けません)。

(6) プログラムカウンタ(PC)

ROM のアドレス情報を保持する 14 ビットのバイナリカウンタです。

(7) スタックポインタ(SP)

スタックポインタは、スタックエリア上の次の退避空間のアドレスを示す 10 ビットのレジスタです。 スタックポインタは、MCU のリセットにより\$3FF に初期化され、データが退避されると 4 ずつデクリメントされ、データが回復されると 4 ずつインクリメントされます。また、スタックポインタの上位 4 ビットは"1111"に固定されています。したがって、スタックは最大 16 レベルまで使用できます。

スタックポインタを\$3FF に初期化する方法は2通りあります。1つは上記のMCU のリセットであり、も 51つは、RSP ビットをREM 命令またはREMD 命令でリセットする方法です。

1.2 リセット

MCU のリセットは、 $\overline{\text{RESET}}$ 端子を"Low"にすることにより行います。パワーオン時、サブアクティブモード、ウォッチモード、およびストップモード解除時には、発振器の発振安定時間を確保するため $\overline{\text{RESET}}$ 入力を t_{RC} 以上印加してください。

それ以外の場合は、最低 2 インストラクションサイクルタイムの時間の $\overline{\text{RESET}}$ 入力によって $\overline{\text{MCU}}$ がリセットされます。

表1に、MCUのリセットにより初期化される部分とその初期値を示します。

表 1(1) MCU リセットによる初期値

			1-11-11-1-	
_0	項目		初期値	意味
プログラム	ムカウンタ(PC)		\$0000	ROM 先頭アドレスからプログラム実行
			"1"	条件分岐命令による分岐可能
スタックフ	ポインタ(SP)		"\$3FF	スタックレベルが 0
割り込み	割り込み許可フラグ	(IE)	"0"	すべての割り込みを禁止する
フラグ/	割り込み要求フラグ	(IF)	"0"	割り込み要求が存在しない
マスク	割り込みマスク	(IM)	"1"	割り込み要求をマスクする
I/O	ポートデータレジスタ	(PDR)	全ビット"1"	"1"レベル出力可能な状態
	データコントロールレジスタ		全ビット"0"	出力バッファが OFF
	(DCD0~1, DCD20,DCD21)			(ハイインピーダンス)
	データコントロールレジスタ		全ビット"0"	
	(DCR0 ₀ , DCR1 ₀ , DCR1 ₃ , DCI	R2 ₀ ~DCR2 ₂ ,		
	DCR7 ₀ ~DCR7 ₃)		7	
	ポートモードレジスタ 0	(PMR0)	"0"	ポートモードレジスタ 0 の項参照
	ポートモードレジスタ 1	(PMR1)	"0"	ポートモードレジスタ 1 の項参照
	ポートモードレジスタ 2	(PMR2)	"00"	ポートモードレジスタ2の項参照
	ポートモードレジスタ 3	(PMR3)	"0000"	ポートモードレジスタ3の項参照
タイマ	タイマモードレジスタ A	(TMA)	"0000"	タイマモードレジスタ A の項参照
	タイマモードレジスタ B1	(TMB1)	"0000"	タイマモードレジスタ B1 の項参照
	タイマモードレジスタ B2	(TMB2)	"-000"	タイマモードレジスタ B2 の項参照
	タイマモードレジスタ C1	(TMC1)	"0000"	タイマモードレジスタ C1 の項参照
	タイマモードレジスタ C2	(TMC2)	"-0"	タイマモードレジスタ C2 の項参照
	プリスケーラ S	(PSS)	\$000	
	プリスケーラ W	(PSW)	\$00	
	タイマカウンタ A	(TCA)	\$00	
	タイマカウンタ B	(TCB)	\$00	
	タイマカウンタ C	(TCC)	\$00	
	タイマライトレジスタ B	(TWBU,L)	\$X0	
	タイマライトレジスタ С	(TWCU,L)	\$X0	
シリアル	シリアルモードレジスタ 1	(SMR1)	"0000"	シリアルモードレジスタ 1 の項参照
インタ	シリアルモードレジスタ 2	(SMR2)	"-0X-"	シリアルモードレジスタ2の項参照
フェース	シリアルデータレジスタ	(SRU,L)	\$XX	
	8 進カウンタ	, , ,	"000"	
L	L.			

表 1(2) MCU リセットによる初期値

	項目		初期値	意味
ビット	Low スピードオンフラグ	(LSON)	"0"	低消費電力モードの項参照
レジスタ	ウォッチドッグタイマオンフラグ	(WDON)	"0"	タイマ C の項参照
	A/D スタートフラグ	(ADSF)	"0"	A/D コンバータの項参照
	ダイレクトトランスファオン	(DTON)	"0"	低消費電力モードの項参照
	フラグ			
	ギアイネーブルフラグ	(GEF)	"0"	システムクロックギア機能の項参照
その他	ミセラニアスレジスタ	(MIS)	"0-00"	低消費電力モード、入出力の項参照
	システムクロック選択	(SSR)	"0000"	低消費電力モード、発振回路の項参照
	レジスタ			
	モジュールスタンバイ	(MSR1)	"00"	タイマの項参照
	レジスタ 1			
	モジュールスタンバイ	(MSR2)	"00"	シリアルインタフェース、
	レジスタ 2			A/D コンバータの項参照

- 【注】 1. 上記以外のレジスタ、フラグ類は、MCU のリセットにより表 1(3)のような状態になります。
 - 2. X 印は不定を、-印は存在しないビットを示します。

表 1(3) MCU リセットによる初期値

		MCU リセット後	
キャリ	(CA)	MCU リセット直前の値は保証されません。	
アキュムレータ	(A)	プログラムによる初期化が必要です。	
B レジスタ	(B)		
W レジスタ	(W)		
X/SPX レジスタ	(X/SPX)		
Y/SPY レジスタ	(Y/SPY)	*()	
RAM		40	

1.3 割り込み

ウェイクアップ入力 $(\overline{WU_0})$ による割り込み、外部割り込み($\overline{INT_0}$)による割り込み、タイマ/カウンタ(タイマ A、タイマ B、タイマ C)による割り込み、シリアルインタフェースによる割り込み、A/D コンバータによる割り込みの計7種の割り込み要因があります。

各割り込み要因には、それぞれ割り込み要求フラグ、割り込みマスクおよびベクタアドレスが用意されており、割り込み要求の保持および制御に用いられます。また、割り込み全体を制御するために割り込み許可フラグが用意されています。

なお、A/D コンバータとシリアルインタフェースによる割り込みのベクタアドレスは共用しているため、割り込み処理のはじめに、どちらの割り込み要求であるかをソフトウェアで調べる必要があります。

(1) 割り込み制御ビットと割り込み処理

割り込み制御ビットは RAM の\$000~\$003、\$023 にマッピングされており、RAM ビット操作命令によってアクセスできます。ただし割り込み要求フラグ (IF) をソフトウェアでセットすることはできません。 MCU のリセットによって、割り込み許可フラグ (IE) と割り込み要求フラグ (IF) は"0"に、割り込みマスク (IM) は"1"に初期化されます。

割り込み制御回路のブロック図を図8に、割り込み優先順位とベクタアドレスを表2に、7種類の割り込み要因に対応した割り込み処理が実行されるための条件を表3に示します。割り込み要求フラグが"1"で割り込みマスクが"0"のときが割り込み要求発生の状態です。このとき割り込み許可フラグが"1"ならば、割り込み処理が起動されます。また、優先順位制御回路からは、割り込み要因に対応したベクタアドレスが発生されます。

割り込み処理シーケンスを図9に、割り込み処理フローチャートを図10に示します。割り込みが受付けられると、1サイクル目では直前の命令実行が完了します。2サイクル目では、割り込み許可フラグ(IE)がリセットされます。2サイクル目と3サイクル目ではキャリとステータスおよびプログラムカウンタの内容がスタックに退避されます。3サイクル目では、ベクタアドレスにジャンプして命令の実行が再開されます。

各ベクタアドレスエリアには、割り込みルーチンの<mark>先頭アドレスへ分岐する JMPL</mark> 命令をプログラムしてください。また、割り込みルーチンでは、割り込み処理を引きおこした割り込み要求フラグをソフトウェアでリセットしてください。

割り込み要因	ベクタアドレス	優先度
リセット	\$0000	高
\overline{WU}_0	\$0002	A
ĪNT _o	\$0004	
タイマA	\$0008	
タイマB	\$000A	
タイマC	\$000C	
シリアル、A/D コンバータ	\$000E	低

表2 ベクタアドレスと割り込み優先順位




図8 割り込み制御回路ブロック図

表 3 割り込み処理の起動条件

割り込み要因						A/D または
割り込み制御ビット	$\overline{WU}_{\scriptscriptstyle 0}$	ĪNT₀	タイマA	タイマB	タイマC	シリアル
IE	1	1	1	1	1	1
IFWU•IMWU	1	0	0	0	0	0
IF0·IMO	*	1	0	0	0	0
IFTA•IMTA	*	*	1	0	0	0
IFTB·IMTB	*	*	*	1	0	0
IFTC · IMTC	*	*	*	*	1	0
IFAD·IMAD+IFS·IMS	*	*	*	*	*	1

【注】*: "0"または"1"いずれの値であっても動作に影響しません。




図9 割り込みシーケンス




図 10 割り込み処理フローチャート

(2) 割り込み許可フラグ(IE:\$000、0)

割り込み許可フラグは表 4 に示すようにすべての割り込み要求に対して、割り込みの許可/禁止の制御を行います。割り込み許可フラグは割り込み処理によってリセットされ、RTNI 命令によってセットされます。

表 4 割り込み許可フラグ (IE:\$000,0)

割り込み許可フラグ	割り込み許可/禁止
(IE)	1172711 17 312
0	割り込み禁止
1	割り込み許可

(3) ウェイクアップ割り込み要求フラグ (IFWU: \$000、2)

ウェイクアップ割り込み要求フラグ(IFWU)は、アクティブモード、サブアクティブモード、ウォッチモード、またはスタンバイモードにおいて \overline{WU}_0 入力の立ち下がりエッジを検出するとセットされます。ストップモードにおいて、ウェイクアップ端子で立ち下がりエッジを検出すると、MCU は発振安定時間を確保してアクティブモードへ遷移します。IE=1、IMWU=0 でストップモードからアクティブモードへ遷移した場合、アクティブモードへ遷移後にウェイクアップ割り込み処理が実行されます。この場合、ウェイクアップ割り込み要求フラグ(IFWU)はセットされません(表 5)。

表 5 ウェイクアップ割り込み要求フラグ (IFWU: \$000,2)

ウェイクアップ割り込み 要求フラグ(IFWU)	割り込み要求
0	ウェイクアップ割り込み要求がない
1	ウェイクアップ割り込み要求が発生する

(4) ウェイクアップ割り込みマスク (IMWU: \$000、3)

ウェイクアップ割り込み要求フラグによる割り込み要求をマスクするビットです(表6)。

表 6 ウェイクアップ割り込みマスク (IMWU: \$000,3)

ウェイクアップ割り込み	割り込み要求	X
マスク(IMWU)		
0	ウェイクアップ割り込み要求を許可する	
1	ウェイクアップ割り込み要求をマス	クする(保留する)

(5) 外部割り込み要求フラグ (IF0: \$001、0)

外部割り込み要求フラグ IF0 は、 \overline{INT}_0 入力の立ち下がりエッジでセットされます(表 7)。

表 7 外部割り込み要求フラグ (IFO: \$001,0)

外部割り込み 要求フラグ(IF0)	割り込み要求
0	外部割り込み要求がない
1	外部割り込み要求が発生する

(6) 外部割り込みマスク (IM0: \$001、1)

外部割り込み要求フラグによる割り込み要求をマスクするビットです(表 8)。

表 8 外部割り込みマスク (IMO: \$001,1)

外部割り込み マスク(IMO)	割り込み要求
0	外部割り込み要求を許可する
1	外部割り込み要求をマスクする(保留する)

(7) タイマ A 割り込み要求フラグ (IFTA:\$002、0)

タイマ A 割り込み要求フラグは、タイマ A のオーバフロー出力によってセットされます(表 9)。

表 9 タイマ A 割り込み要求フラグ (IFTA: \$002,0)

タイマ A 割り込み 要求フラグ (IFTA)	割り込み要求
0	タイマA割り込み要求がない
1	タイマ A 割り込み要求が発生する

(8) タイマ A 割り込みマスク (IMTA:\$002、1)

タイマ A 割り込み要求フラグによる割り込み要求をマスクするビットです(表 10)。

表 10 タイマ A 割り込みマスク (IMTA: \$002,1)

タイマ A 割り込み	割り込み要求		
マスク(IMTA)			
0	タイマ A 割り込み要求を許可する		
1	タイマ A 割り込み要 <mark>求をマス</mark> クする(保留する)		

(9) タイマ B 割り込み要求フラグ (IFTB:\$002、2)

タイマB割り込み要求フラグは、タイマBのオーバフロー出力によってセットされます(表 11)。

表 11 タイマ B 割り込み要求フラグ(IFTB: \$002,2)

タイマB割り込み	割り込み要求
要求フラグ(IFTB)	
0	タイマB割り込み要求がない
1	タイマB割り込み要求が発生する

(10) タイマ B 割り込みマスク (IMTB:\$002、3)

タイマB割り込み要求フラグによる割り込み要求をマスクするビットです(表12)。

表 12 タイマ B 割り込みマスク (IMTB: \$002,3)

タイマB割り込み	割り込み要求		
マスク(IMTB)			
0	タイマB割り込みを許可する		
1	タイマ B 割り込み要求をマスクする(保留する)		

(11) タイマ C 割り込み要求フラグ (IFTC:\$003、0)

タイマ C 割り込み要求フラグは、タイマ C のオーバフロー出力によってセットされます(表 13)。

表 13 タイマ C 割り込み要求フラグ (IFTC: \$003,0)

タイマC割り込み	割り込み要求
要求フラグ(IFTC)	
0	タイマC割り込み要求がない
1	タイマC割り込み要求が発生する

(12) タイマ C 割り込みマスク (IMTC:\$003、1)

タイマ C 割り込み要求フラグによる割り込み要求をマスクするビットです(表 14)。

表 14 タイマ C 割り込みマスク (IMTC: \$003,1)

タイマC割り込み	割り込み要求
マスク(IMTC)	
0	タイマ C 割り込みを許可する
1	タイマ C 割り込み要求をマスクする (保留する)

(13) シリアル割り込み要求フラグ (IFS:\$023、2)

シリアル割り込み要求フラグは、シリアルデータ転送が完了したとき、あるいはデータ転送が途中で打ち切られたときにセットされます(表 15)。

表 15 シリアル割り込み要求フラグ (IFS: \$023,2)

シリアル割り込み要 求フラグ(IFS)	割り込み要求
0	シリアル割り <mark>込み要求</mark> がない
1	シリアル割り込み要求が発生する

(14) シリアル割り込みマスク (IMS:\$023、3)

シリアル割り込み要求フラグによる割り込み要求をマスクするビットです(表16)。

表 16 シリアル割り込みマスク (IMS: \$023,3)

シリアル割り込み	割り込み要求
マスク(IMS)	
0	シリアル割り込み要求を許可する
1	シリアル割り込み要求をマスクする(保留する)

(15) A/D 割り込み要求フラグ(IFAD: \$003、2) (HD404374/HD404384/HD404389 シリーズに適用) A/D 割り込み要求フラグは、A/D 変換終了によってセットされます(表 17)。

表 17 A/D 割り込み要求フラグ (IFAD: \$003,2)

A/D 割り込み要求	割り込み要求
フラグ(IFAD)	
0	A/D割り込み要求がない
1	A/D 割り込み要求が発生する

(16) A/D 割り込みマスク (IMAD:\$003、3) (HD404374/HD404384/HD404389 シリーズに適用) A/D 割り込み要求フラグによる割り込み要求をマスクするビットです (表 18)。

表 18 A/D 割り込みマスク (IMAD: \$003,3)

A/D 割り込みマスク (IMAD)	割り込み要求
0	A/D 割り込みを許可する
1	A/D 割り込み要求をマスクする(保留する)

1.4 動作モード

MCU は表 19 に示す 5 種類の動作モードが使用可能です。 各モードの機能を表 20 に、各モード間の状態遷移図を図 11 に示します。

表 19 動作モードとクロックの状態

T 1 7				
モード名	起動方法	大態 		解除方法
		システム	サブシステム	
		発振器	発振器*1	
アクティブモード	● RESET 解除			●RESET 入力
	● 割り込み要求			●STOP/SBY 命令
	• ストップモードにおける			
	WU₀入力			
	サブアクティブモードに	4		
	おける STOP/SBY 命令			
	(ダイレクト遷移指定			
	時)		V	
スタンバイモード	● SBY 命令			●RESET 入力
				●割り込み要求
ストップモード	● TMA3=0のときのSTOP	停止	*2	●RESET 入力
	命令			●WU₀入力
ウオッチモード*1	● TMA3=1のときのSTOP	停止	•	●ĪNT₀/タイマ A または WU₀
	命令			割り込み要求
サブアクティブ	ウオッチモードからの	停止		●RESET 入力
モード* ^{1、3}	ĪNT₀/タイマ A または			●STOP/SBY 命令
	WU _○ 割り込み要求			

【注】 部では発振します。

- *1. HD404374 シリーズに適用します。
- *2. システムクロック選択レジスタ (SSR \$004) のビット 3 の設定により、発振/停止の選択ができます。
- *3. サブアクティブモードは機能オプションです。機能オプションリストで指定してください。

表 20	低消費雷力	= -	じの	動作
マンハ		τ	トロノ	半川1日

				サブアクティブ
機能	ストップモード	ウォッチモード* ¹	スタンバイモード	モード* ^{1、3}
CPU	保持	保持	保持	
RAM	保持	保持	保持	
タイマ A	停止			
タイマB	停止	停止		
タイマ C	停止	停止		
シリアルインタフェース	停止*2	停止* ²		
A/D* ⁴	停止	停止		停止
I/O	保持	保持	保持	

【注】 は動作です。

- *1. HD404374 シリーズに適用します。
- *2. 外部クロックモードでクロックが入力された場合、送信/受信動作を行います。ただし、割り込み動作は停止します。

- *3. サブアクティブモードは機能オプションです。機能オプションリストで指定してください。
- *4. HD404374/HD404384/HD404389 シリーズに適用します。




図 11 MCU の状態遷移図

(1) アクティブモード

アクティブモードでは、全機能が動作します。このモードでは MCU は OSC_1 、 OSC_2 発振回路で発生したクロックにより動作します。

(2) スタンバイモード

スタンバイモードでは、発振器は動作し続けますが、命令実行に関係したクロックが止まります。このため、CPU の動作は停止し、レジスタ、RAM、および出力に設定された D ポート/R ポートは、スタンバイモードに入る直前の状態を保持します。一方、割り込み、タイマ、シリアルインタフェースなどの周辺機能は動作を続けます。

消費電力は、CPUが停止する分だけ、アクティブモードに比べて小さくなります。

MCU をスタンバイモードへ遷移させるには、アクティブモードにおいて SBY 命令を実行してください。スタンバイモード解除は、 $\overline{\text{RESET}}$ 入力および割り込み要求によって行われます。 $\overline{\text{RESET}}$ 入力によって解除された場合は、MCU のリセットが行われます。割り込み要求によって解除された場合は、MCU はアクティブモードになり、SBY 命令の次の 1 命令を実行します。命令実行後、割り込み許可フラグが"1"の場合は割り込み処理が実行され、割り込み許可フラグが"0"の場合は、割り込み要求が保留されて通常の命令実行が続けられます。

図 12 に MCU 動作フローチャートを示します。




図 12 MCU 動作フローチャート

(3) ストップモード

ストップモードでは、ストップモード前の状態を保持する他は、MCU の全機能が停止します。したがって、すべての動作モードのうちで最も消費電力が小さくなります。

ストップモードでは、 OSC_1 、 OSC_2 発振器は停止します。また、X1、X2 発振器は、システムクロック選択レジスタ(SSR:\$004)(図 22)のビット 3(SSR3)により、動作(="0")または停止(="1")を選択できます。

MCU をストップモードへ遷移させるには、アクティブモードにおいて、タイマモードレジスタ A (TMA: \$00F) (図 33) のビット 3 を"0" (TMA3=0) に設定した状態で STOP 命令を実行してください。

また、ストップモードの解除は、 $\overline{\text{RESET}}$ または $\overline{\text{WU}}_0$ 入力で行います。 $\overline{\text{RESET}}$ によりストップモードを解除する場合、 $\overline{\text{RESET}}$ 入力は、図 13 のように発振安定時間(t_{RC})以上印加してください(「AC 特性」の項参照)。MCU は初期化されプログラムの先頭(0 番地)から命令実行を開始します。

MCU は、ストップモードにおいて $\overline{WU_0}$ への立ち下がりエッジを検出すると、自動的に発振安定時間を確保し、アクティブモードへ遷移します。アクティブモードへ遷移後は、STOP 命令の次の命令からプログラムを実行します(IE=0、IMWU=0)。ストップモードへ入る前に IE をセットした場合(IE=1、IMWU=0)は、アクティブモードへ遷移後にウェイクアップ割り込み処理が実行されます。

ウェイアップ入力によるストップモードの解除の場合、RAM データおよびレジスタは、ストップモードへの遷移前の状態を保持します。




図 13 RESET 入力によるストップモードの解除タイミングチャート

【注】 システムクロック(OSC₁)に外部クロックを使用する場合において、ウェイクアップ入力によりストップモードの解除を行う場合は、ストップモードでサブクロックを停止しないでください。

(4) ウォッチモード(HD404374 シリーズに適用)

ウォッチモードでは、X1、X2 発振器を用いた時計機能(タイマ A)は動作しますが、その他の機能は停止します。したがって、ストップモードの次に消費電力が小さくなり、時計表示のみを行う際に便利なモードです。

ウォッチモードでは、 OSC_1 、 OSC_2 発振器は停止しますが、X1、X2 発振器は動作します。

MCU をウォッチモードに遷移させるには、アクティブモードかつ TMA3=1 の状態で STOP 命令を実行するか、サブアクティブモードで STOP/SBY 命令を実行してください。

ウォッチモードの解除は、 $\overline{\text{RESET}}$ 入力または $\overline{\text{INT}_0}$ /タイマ A または $\overline{\text{WU}_0}$ 割り込み要求によって行います。 $\overline{\text{RESET}}$ 入力印加の場合は、「ストップモード」の項を参照してください。 $\overline{\text{INT}_0}$ /タイマ A または $\overline{\text{WU}_0}$ 割り込み要求によって解除された場合は、LSON の値にしたがって、"0"の場合(LSON=0)はアクティブモードへ。"1"の場合(LSON=1)はサブアクティブモードへ遷移します。なお、アクティブモードへの遷移時の割り込み要求発生は、タイマ A 割り込みに対しては、 t_{RC} 設定時間、 $\overline{\text{INT}_0}$ または $\overline{\text{WU}_0}$ 割り込みに対しては、ミセラニアスレジスタのビット 1、0(MIS1、MIS0)="00"の場合 T_{X} (T_{C} (T_{X} 2 T_{C} 1"01"または"10"の場合 T_{X} (T_{C} 1"2、設定時間だけ延期され、発振安定時間が確保されます(図 14、図 15)。遷移時のその他の動作はウォッチモード解除時の動作に準じます(図 12)。




図 14 割り込みフレーム

(5) サブアクティブモード (HD404374 シリーズに適用)

サブアクティブモードでは、 OSC_1 、 OSC_2 発振回路は停止し、MCU は X1、X2 発振回路で発生したクロックにより動作します。このモードでは、A/D コンバータ以外の機能が動作しますが、動作クロックが遅いため、消費電力は、ウォッチモードの次に小さくなります。

また、CPU の命令処理速度は、システムクロック選択レジスタ(SSR: \$004)のビット 2(SSR2)の"1" または"0"設定により、それぞれ $244\,\mu$ s/122 μ s の 2 通りの選択ができます。ただし、SSR2 の値の変更(0 \rightarrow 1 または $1\rightarrow$ 0)は、アクティブモードにおいて行ってください。サブアクティブモードで変更を行った場合、MCU が誤動作する場合があります。

サブアクティブモードを解除するには、STOP/SBY 命令を実行してください。そのときの Low スピード オンフラグ(LSON: \$020、0)、ダイレクトトランスファオンフラグ(DTON: \$020、3)の値にしたがって、ウォッチモードまたはアクティブモードへ遷移します。

なお、サブアクティブモードは機能オプションとなっていますので、この機能を使用するときは機能オプションリストで指定してください。

(6) 割り込みフレーム (HD404374 シリーズに適用)

ウォッチモード/サブアクティブモードでは、 ϕ_{CLK} がタイマ A、 $\overline{WU_0}$ および $\overline{INT_0}$ 受け付け回路に供給されます。プリスケーラ W およびタイマ A はタイムベースとして動作し、割り込みフレームのタイミングを生成します。割り込みフレーム周期 T は、ミセラニアスレジスタ(MIS:\$005)により 3 通りの選択が可能です(図 15)。

ウォッチモード/サブアクティブモードでは、タイマ $A/\overline{\text{INT}}_0$ または $\overline{\text{WU}}_0$ 割り込みは、割り込みフレーム に同期したタイミングで発生します。割り込み要求は、アクティブモード遷移時以外は、割り込みストローブのタイミングで発生します。タイマ A は割り込みストローブのタイミングでオーバフローおよび 割り込み要求を発生します。




図 15 ミセラニアスレジスタ (MIS)

(7) サブアクティブ→アクティブへのダイレクト遷移 (HD404374 シリーズに適用)

ダイレクトトランスファオンフラグ(DTON: \$020、3)、Low スピードオンフラグ(LSON: \$020、0)を制御することにより、サブアクティブモードから直接アクティブモードへ遷移することが可能です。以下にその手順を示します。

- ・ サブアクティブモードにおいて、LSON="0"かつDTON="1"に設定します。
- ・ STOP または SBY 命令を実行します。
- ・ MCU は、サブアクティブモードから MCU 内部処理時間、および発振安定時間を確保した後、自動的 にアクティブモードへ遷移します (図 16)。
- 【注】 1. DTON フラグ(\$020、3) のセットはサブアクティブモード時のみ可能です。アクティブモード時は常にリセット状態です。
 - 2. サブアクティブモードからアクティブモードへの遷移時間 T_D は $t_{RC} < T_D < T + t_{RC}$ となります。




図 16 ダイレクト遷移タイミング

(8) MCU 動作シーケンス

MCU は図 17 に示すフローにしたがって動作します。 $\overline{\text{RESET}}$ 入力は非同期入力であり、 $\overline{\text{MCU}}$ オペレーションのどの状態であっても、 $\overline{\text{RESET}}$ 入力により MCU はただちにリセット状態となります。

低消費電力モード動作シーケンスにおいては、IE がクリアされ、かつ、割り込み要求フラグがセットされて 当該割り込みマスクが解除された状態で、STOP/SBY 命令を実行する場合、STOP/SBY 命令はキャンセルさ れ(NOP とみなされ)次の命令を実行します。このため STOP/SBY 命令実行時には、あらかじめすべての割 り込み要求フラグをクリアするか、割り込みをマスクしてください。




図 17 MCU 動作シーケンス (低消費電力モード動作)

(9) 使用上の注意事項 (HD404374 シリーズに適用)

ウォッチモード、サブアクティブモードにおいて、 \overline{INT}_0 および \overline{WU}_0 の"High"レベルおよび"Low"レベル 期間が、割り込みフレーム周期より小さいと割り込みが正常検出されません。

MCU のエッジセンス方法を図 18 に示します。 $\overline{\text{INT}}_0$ および $\overline{\text{WU}}_0$ の信号を一定周期でサンプリングし、このサンプリングの値が、"H"→"L"と続いた場合に立ち下がりエッジが発生したと判断します。

割り込み検出エラーは、このサンプリングを割り込みフレーム周期で行っているため発生します。図 19 (a) のように $\overline{\text{INT}}_0$ または $\overline{\text{WU}}_0$ 信号の"High"レベル期間が、割り込みフレームの間に入ってしまうと、A 点="L"、B 点="L"となり、立ち下がりエッジと判断されません。また、図 19 (b) のように $\overline{\text{INT}}_0$ または $\overline{\text{WU}}_0$ 信号の"Low"レベル期間が割り込みフレームの間に入ってしまうと、A 点="H"、B 点="H"となり、立ち下がりエッジと判断されません。

このため、ウォッチモード、サブアクティブモードにおいて、 $\overline{\text{INT}}_0$ または $\overline{\text{WU}}_0$ 信号の"High"レベル期間、"Low"レベル期間を割り込みフレーム周期以上保つようにしてください。




図 18 エッジセンス方法




図 19 サンプリング例

2. 発振回路

図 20 にクロック発生回路を示します。 OSC_1 、 OSC_2 には、表 21 のようにセラミック発振器または水晶発振器が接続でき、X1、X2 には 32.768kHz の水晶発振器が接続できます。システム発振器は外部クロック動作が可能です。またシステム発振器は CR 発振が可能です。 OSC_1 、 OSC_2 に接続する発振器の周波数により、システムクロック選択レジスタ(SSR: \$004)のビット 1(SSR1)を設定してください(図 22)。

【注】 HD404374 シリーズは、システムクロック選択レジスタのビット1の設定値がシステム発振器の周波数と合っていない場合、32.768kHz 発振を使用するサブシステムが正常に動作しませんので注意してください。また、CR 発振では動作電圧および、抵抗値で周波数が変わりますので、動作周波数にあわせて、システムクロック選択レジスタのビット1を設定してください。このとき、使用する周波数がシステムクロック選択レジスタのビット1記載以外の場合、32.768kHz 発振を使用するサブシステムが正常に動作しませんので注意してください。




図 20 クロック発生回路

3. システムクロックギア機能

MCU は、ソフトウェアにより命令実行時間をシステムクロックの 4 分周と 32 分周の選択ができるシステム クロックギア機能を内蔵しています。高速処理が必要な場合は 4 分周で、それ以外は 32 分周で動作させることにより、効率的な電力消費が可能です。図 21 に、システムクロックの変換方法を示します。

4分周から32分周へのシステムクロックの変換は、次の手順で行います。初めに32分周の設定(SSR0書き込み)を行います。次にギアイネーブルフラグ(GEF: \$021,3)をセットします。これによりギア変換をするのか、スタンバイモードへ遷移するのかの区別を行います。その後でSBY命令を実行します。ギアイネーブルフラグがセットされていなければスタンバイモードへ、ギアイネーブルフラグがセットされていなければスタンバイモードへ、ギアイネーブルフラグがセットされていれば、ギア変換モードになります。この場合、ギア変換の間だけスタンバイモードへ遷移しますが、同期化時間を経過して自動的にアクティブモードへ遷移します。アクティブモードに遷移すると同時に、ギアイネーブルフラグはリセットされます。

32 分周から 4 分周への変換も同様です。

ギア変換は、全ての割り込みをクリアの上、割り込みを禁止してから行ってください。ギア変換中に割り込みが発生すると、誤動作する場合があります。





図 21 システムクロック分周変更フロー

HD404374シリーズでサブシステムクロックを使用しない場合、およびHD404384/HD404389/HD404082 /HD404084シリーズでは、システムクロック選択レジスタのビット3を必ず"1"に設定してください。"1"に設定しないと誤動作します。

システムクロック選択レジスタ (SSR: \$004)



0	ストップモード時、サブシステムクロック動作
1	ストップモード時、サブシステムクロック停止

HD404374シリーズでサブシステムクロックを使用しない場合、およびHD404384/HD404389/HD404082/HD404084シリーズは電源投入後、リセット後には必ず"1"に設定してください。"0"(初期値)に設定するとストップモード時に誤動作します。

【注】*1 HD404374シリーズに適用します。

CR発振では動作電圧および抵抗値で周波数が変わりますので、動作周波数にあわせてSSR1を設定してください。このとき、使用する周波数がSSR1記載以外の場合、32.768kHz発振を使用するサブシステムが正常に動作しませんので注意してください。

図 22 システムクロック選択レジスタ




表 21 発振回路例

- 【注】 1. 水晶発振またはセラミック発振の場合、回路定数は発振子、実装回路の浮遊容量などにより異なるため、水晶発振子メーカ、セラミック発振子メーカと十分ご相談の上決定してください。
 - 2. OSC_1 、 OSC_2 端子と(X1、X2 端子)および外部外付け部品との配線は極力短くし、他の配線がこれらの配線と交差しないようにしてください(配置例図 23 参照)。
 - 3. 32.768kHz 水晶発振を使用しない場合は X1 端子を V_{CC} に固定し、X2 端子は開放にしてください。




図23 水晶、セラミック発振子の配置例

4. 入力/出力

MCU は、20 本の入出力端子($D_0 \sim D_9$ 、 $R0_0$ 、 $R1_0$ 、 $R1_3$ 、 $R2_0 \sim R2_2$ 、 $R7_0 \sim R7_3$)を持っています。以下に特長 をまとめて示します。

- (1) $D_0 \sim D_3$ の 4 本はソース大電流(10mA max.)入出力端子です。
- (2) $D_4 \sim D_7$ の 4 本はシンク大電流(15mA max.)入出力端子です。
- (3) 入出力端子には、タイマやシリアルインタフェースなどの周辺機能と兼用になっている端子(Do、ROo、 $R1_0$ 、 $R1_3$ 、 $R2_0$ ~ $R2_2$ 、 $R7_0$ ~ $R7_3$)があります。これらの端子では、D ポートあるいは R ポートとしての 設定よりも、周辺機能としての設定の方が優先するようになっています。周辺機能としての設定を行っ た端子は、その設定に合わせて端子機能や入力/出力が自動的に切り換わります。
- (4) 入出力端子の入力/出力の選択、あるいは周辺機能と兼用になっている端子でのポート/周辺機能の選 択は、プログラムにより行います。
- (5) 周辺機能端子の出力端子はすべて CMOS 出力となります。ただし、SO 端子、R2,ポートはプログラムに より NMOS オープンドレイン出力に設定することができます。
- (6) リセット時には、周辺機能選択は解除されます。また、データコントロールレジスタ (DCD、DCR) も リセットされるため、入力/出力端子はハイインピーダンス状態となります。
- (7) 各入出力端子はプルアップ MOS を内蔵しており、プログラムにより端子ごとに ON/OFF の設定が可能で す。

図 24 に入出力バッファの構成を、表 22 にプログラムによる入出力端子の回路構成制御を示します。 表 23 に各入出力端子の回路構成を示します。




図 24 入出力端子の回路構成

プログラルにトる入山も端之の同敗構成制御

1 22	プログラムによる八山万端十の回路構成制画					
IIS3(MISのビット3)	0					

MIS3 (MISのピ	0				1				
DCD,DCR	0		1		0		1		
PDR		0	1	0	1	0	1	0	1
CMOSバッファ	PMOS	-	_		ON	_		_	ON
	NMOS				_			ON	_
プルアップ MOS		_				ON	_	ON	

【注】 —: OFF

区分	回路構成	適用端子
入出力端子	プルアップ制御信号 MIS3 DCD, DCR 出力データ PDR	$D_0 \sim D_9$ $R0_0$ $R1_0$, $R1_3$ $R2_0$, $R2_1$ $R7_0 \sim R7_3^{*2}$
	入力データ 入力制御信号	
	プルアップ制御信号 MIS3 バッファ制御信号 DCR SMR22 出カデータ PDR	R2 ₂
	入力制御信号	R7 ₀ ~R7 ₃ / AN ₀ ~AN ₃ *1
	入力データ → 入力制御信号	711

表 23 入力/出力端子の回路構成(1)

- 【注】 リセット時は、入出力制御レジスタがリセットされることにより、入力/出力端子はハイインピーダンス状態となり、また周辺機能選択が解除されます。
 - *1 HD404374/HD404384/HD404389 シリーズに適用
 - *2 HD404082/HD404084 シリーズに適用




表 23 入力/出力端子の回路構成(2)

[【]注】 リセット時は、入出力制御レジスタがリセットされることにより、入力/出力端子はハイインピーダンス状態となり、また周辺機能選択が解除されます。

^{*1} HD404389 シリーズに適用

4.1 Dポート

Dポートは、1ビットごとにアドレスされる10本の入出力端子から構成されています。

 $D_0 \sim D_3$ ポートはソース大電流入出力端子、 $D_4 \sim D_7$ ポートはシンク大電流入出力端子です。

Dポートは、SED 命令/RED 命令、SEDD 命令/REDD 命令によるセット、リセットが可能です。出力データは各端子のポートデータレジスタ(PDR)に格納されます。また、すべての Dポートは、TD 命令/TDD 命令によるテストが可能です。

D ポートの出力バッファの ON/OFF は D ポート用データコントロールレジスタ (DCD0~DCD2:\$030~\$032) により行います。DCD はメモリアドレス上にマッピングされています (図 25)。

 D_0 ポートは、割り込み入力端子 \overline{INT}_0 と兼用です。割り込み端子への設定はポートモードレジスタ 0 (PMR0: \$008) のビット 0 (PMR00) により行います (図 26)。

データコントロールレジスタ (DCD0~2: \$030~\$032)

(DCR0~2, 7:\$034~\$036,\$03B)

レジスタ名	ビット名	3	2	1	0
DCDn (n=0~2)	リード/ライト	W	W	W	W
	リセット	0	0	0	0
	ビット名	DCDn3	DCDn2	DCDn1	DCDn0
DCRm (m=0~2, 7)	リード/ライト	W	W	w	W
	リセット	0	0	0	0
	ビット名	DCRm3	DCRm2	DCRm1	DCRm0

全ビット	CMOSバッファの制御
0	CMOSバッファをOFFする(ハイインピーダンス)
1	CMOSバッファアクティブ

DCD、DCR各ビットとポートとの対応

			7	
レジスタ名	ビット3	ビット2	ビット1	ビット0
DCD0	D 3	D ₂	D ₁	D ₀
DCD1	D ₇	D ₆	D ₅	D4
DCD2			D ₉	D8
DCR0				R0 ₀
DCR1	R13			R10
DCR2		R22	R21	R20
DCR7	R73	R72	R71	R70

図 25 データコントロールレジスタ (DCD、DCR)

4.2 Rポート

Rポートは、4ビットごとにアドレスされる10本の入出力端子から構成されています。

LAR 命令、LBR 命令による入力、および LRA 命令、LRB 命令による出力ができます。出力データは各端子のポートデータレジスタ (PDR) に格納されます。

R ポートの出力バッファの ON/OFF は、R ポート用データコントロールレジスタ(DCR0~DCR2、DCR7: \$034~\$036、\$03B)により行います。 DCR はメモリアドレス上にマッピングされています(図 25)。

 $\mathbf{R0}_0$ ポートは、ウェイクアップ入力端子 $\overline{\mathbf{WU}}_0$ と兼用です。この端子の周辺機能端子への設定は、ポートモードレジスタ 1 (PMR1: \$009) により行います(図 27)。

 $R1_0$ ポートは、周辺機能端子 EVNB と兼用です。この端子の周辺機能端子への設定は、ポートモードレジスタ 2 (PMR2: \$00A) のビット 0 (PMR20) により行います (図 28)。

 $R1_3$ 、 $R2_0$ ポートは、それぞれ周辺機能端子 TOB、TOC と兼用です。これらの端子の周辺機能端子への設定は、ポートモードレジスタ 2 (PMR2: \$00A) のビット 3 (PMR23) およびポートモードレジスタ 3 (PMR3: \$00B) のビット 0 (PMR30) により行います(図 28、29)。

 $R2_1$ ~ $R2_2$ ポートは、それぞれ周辺機能端子 \overline{SCK} 、SI/SO 端子と兼用です。これらの端子の周辺機能端子への設定は、ポートモードレジスタ 3 (PMR3:\$00B) のビット 1~3 (PMR31~PMR33)により行います(図 29)。 $R7_0$ ~ $R7_3$ ポートは、それぞれ周辺機能端子 AN_0 ~ AN_3 と兼用です。(HD404374/HD404384/HD404389 シリーズのみ)これらの端子の周辺機能端子への設定は、A/D モードレジスタ(AMR: \$028)のビット 1~3(AMR1~AMR3)により行います(8 項 A/D コンバータ 図 64 参照)。

ポートモードレジスタ	0 (PMR0 : \$00	08)_			
ビット	3	2	1	0	
リード/ライト			<u> </u>	W	
リセット時初期値				0	
ビット名	使用禁止	使用禁止	使用禁止	PMR00	
				PMR00	Do/INToピンモード選択
				0	D ₀
				1	ĪNT ₀

図 26 ポートモードレジスタ 0




図 27 ポートモードレジスタ 1 (PMR1: \$009)




図 28 ポートモードレジスタ 2 (PMR2: \$00A)




図 29 ポートモードレジスタ 3 (PMR3: \$00B)

4.3 プルアップ MOS の制御

プログラムで制御可能なプルアップ MOS は、すべての入出力端子に内蔵されています。

全プルアップ MOS の ON/OFF は、ミセラニアスレジスタ(MIS: \$005)のビット 3(MIS3)、および、各端子のポートデータレジスタ(PDR)によって制御するため、各端子ごとに独立して ON/OFF することができます(表 22、図 30)。

なお、プルアップ MOS の ON/OFF 設定は、アナログ入力兼用端子を除き内蔵周辺モジュール用端子としての設定とは独立に行うことができます。




図 30 ミセラニアスレジスタ (MIS)

4.4 ユーザシステムで使用していない入出力端子の処理

ユーザシステムで使用していない入出力端子がフローティングの場合、ノイズにより LSI が誤動作する可能性がありますので、端子の電位を固定する必要があります。

この場合、内蔵プルアップ MOS で V_{cc} にプルアップするか、 $100k\Omega$ 程度の抵抗を付けて V_{cc} にプルアップしてください。

5. プリスケーラ

MCUは、次のプリスケーラを内蔵しています。

- (1) プリスケーラ **S** (PSS)
- (2) プリスケーラ W (PSW) (HD404374 シリーズ)

それぞれのプリスケーラにつき、動作条件を表 24 に、また出力の供給先を、図 31 に示します。 外部イベント以外のタイマ A~C の入力クロック、および外部クロック以外のシリアル転送クロックは、それぞれのモードレジスタによってプリスケーラ出力の中から選択します。

5.1 プリスケーラの動作

(1) プリスケーラ **S** (PSS)

プリスケーラSはシステムクロックを入力とする11ビットのカウンタです。MCUのリセットによって5000にリセットされた後、システムクロックを分周します。プリスケーラSはMCUによるリセット、ストップモード、およびウォッチモード* 1 により動作が停止します。それ以外のモードでは停止しません。

(2) プリスケーラ W (PSW) (HD404374 シリーズ)

プリスケーラ W は、X1 入力(32kHz 水晶発振)を分周したクロックを入力とするカウンタです。 MCU のリセットによって\$00 にリセットされた後、入力クロックを分周します。また、プリスケーラ W のリセットは、ソフトウェアによっても可能です。

名称		入力クロック	1	リセット条件		停止条件
プリスケーラ S	•	アクティブ、スタンバイ	•	MCU リセット	•	MCU リセット
		モード時はシステムク		U _A	•	ストップモード
		ロック		O.	•	ウォッチモード* ¹
	•	サブアクティブモード* ¹		7/		
		時はサブシステムクロッ				
		ク		· · · · · · · · · · · · · · · · · · ·	-	
プリスケーラ W	•	サブシステムクロックに	•	MCU リセット	•	MCU リセット
		よる 32.768kHz 発振を 8	•	ソフトウェア*2	•	ストップモード
		分周したクロック				

表 24 プリスケーラ動作条件

[【]注】 *1 HD404374 に適用します。

^{*2} タイマモードレジスタ A (TMA) の TMA3~TMA1 をすべて 1 にセットすると、PSW は\$00 にクリアされます。




図 31 プリスケーラ出力の供給先

6. タイマ

MCU は、タイマ A~C の 3 本のタイマを内蔵しています。

- (1) タイマA フリーランニングタイマ
- (2) タイマ B 多機能タイマ
- (3) タイマ C 多機能タイマ

タイマ A は 8 ビットのフリーランニングタイマです。タイマ B、C は 8 ビットの多機能タイマで、それぞれ表 25 に示す機能を有しており、プログラムにより動作モードの設定を行います。

表 25 タイマの機能別分類

タイマ	クリ	ロックソー	-ス		•	タイマ出力				
	プリス					イベント		ウォッチ	トグル	PWM
	ケーラS	ケーラ	イベント	ンニング	ベース*	カウンタ		ドッグ		
		W*								
タイマA	0	0	<u></u>	0	0	_	_	_	_	_
タイマB	0	_	0	0		0	0		0	0
タイマC	0	-		0		_	0	0	0	0

NOOK CX

【注】 * HD404374 に適用します。

6.1 タイマ A

6.1.1 タイマAの機能

タイマAには、次の機能があります。

- (1) フリーランニングタイマ
- (2) 時計用タイムベース

タイマ A のブロック図を図 32 に示します。




図32 タイマ A ブロック図

6.1.2 タイマAの動作

(1) フリーランニングタイマの動作

タイマ A への入力クロックは、タイマモードレジスタ A (TMA: \$00F) によって選択します。 タイマ A は、MCU のリセットにより\$00 にリセットされ、入力クロックが印加されるごとにカウントアップします。タイマ A の値が\$FF になった後に入力クロックが印加されるとオーバフロー出力が発生し、タイマ A の値は\$00 になります。発生したオーバフロー出力によって、タイマ A 割り込み要求フラグ (IFTA: \$002、0) がセットされます。タイマ A は\$00 になった後も停止せずにカウントアップを続けますので、256 個の入力クロックごとに定期的に割り込みを発生します。

(2) 時計用タイムベース動作(HD404374シリーズ)

タイマ A は、タイマモードレジスタ A のビット 3 (TMA3) を"1"に設定することで、時計用タイムベースとして使用できます。プリスケーラ W の出力がタイマカウンタ A に入力されるため、32.768kHz 水晶発振を基本クロックとした正確なタイミングで割り込みを発生します。

タイマ A を時計用タイムベースとして使用する場合、プログラムによりプリスケーラ W、およびタイマカウンタ A を\$00 にリセットすることができます。

6.1.3 タイマ A 使用レジスタ

タイマAは、次のレジスタにより動作の設定を行います。

● タイマモードレジスタ A (TMA: \$00F)

タイマモードレジスタ A(TMA: \$00F)は、書き込み専用の 4 ビットレジスタです。タイマ A の動作の選択および入力クロックの選択を図 33 のように設定します。






図 33 タイマモードレジスタ A (TMA)

6.2 タイマB

6.2.1 タイマBの機能

タイマBには、次の機能があります。

- (1) フリーランニング/リロードタイマ
- (2) 外部イベントカウンタ
- (3) タイマ出力動作(トグル出力、PWM出力)

タイマ B のブロック図を図 34 に示します。




図34 タイマ B ブロック図

6.2.2 タイマBの動作

(1) フリーランニング/リロードタイマ

フリーランニング/リロードタイマの選択、入力クロックソース、およびプリスケーラ分周比は、タイマモードレジスタ B1 (TMB1) により選択します。

タイマ B は、ソフトウェアによってタイマライトレジスタ B (TWBL、TWBU) に書き込んだ値に初期設定し、入力クロックが印加されるごとに"1"ずつカウントアップします。タイマ B の値が\$FF になった後に入力クロックが印加されると、オーバフロー出力が発生します。このときタイマ B は、リロードタイマが選択されている場合タイマライトレジスタ B (TWBL、TWBU) の値に、フリーランニングタイマが選択されている場合\$00 に設定され、再びカウントアップを開始します。

オーバフロー出力により、タイマB割り込み要求フラグ (IFTB) がセットされます。タイマB割り込み要求フラグ (IFTB) のリセットは、プログラムあるいはMCUのリセットにより行います。

詳細は「図3 割り込み制御ビットおよびレジスタフラグエリアの構成」と、「表1 MCU リセットによる初期値」を参照してください。

(2) 外部イベントカウンタ動作

タイマBは、入力クロックに外部イベント入力を設定すると、外部イベントカウンタとして動作します。 外部イベント入力を使用する場合には、ポートモードレジスタ2 (PMR2) によって R10/EVNB 端子を EVNB 端子に設定します。

タイマ B に対する外部イベントの検出エッジは、タイマモードレジスタ B2 (TMB2) により、入力信号の立ち下がりエッジ、立ち上がりエッジ、および立ち下がり/立ち上がり両エッジのいずれかが選択されます。立ち下がり/立ち上がり両エッジを選択した場合、入力信号の立ち下がりと立ち上がりエッジの間隔は、2tcyc 以上としてください。

タイマBは、EVNB端子への入力信号の立ち下がりエッジを検出をするごとに"1"ずつカウントアップします。他の動作はフリーランニング/リロードタイマに準じます。

(3) タイマ出力動作

タイマ B は、ポートモードレジスタ 2(PMR2)のビット 3 の設定をすることにより、R13/TOB 端子は TOB 端子が選択され、タイマモードレジスタ B2(TMB2)により、トグル波形出力または PWM 波形出力を選択できます。

a. トグル出力

トグル出力は、タイマBの値が\$FFになって次のクロックが入力されるときに、出力レベルを変化させる機能です。この機能を用いると、リロードタイマと組み合わせて任意の周期のクロック信号を出力させることができ、ブザー用として使用できます。出力波形を図35(1)に示します。

b. PWM 出力

PWM 出力は、デューティー可変のパルス出力機能です。出力波形は、タイマモードレジスタ B1 (TMB1) およびタイマライトレジスタ B (TWBL、TWBU) の内容により、図 35(2)のようになります。タイマモードレジスタ B1 のビット 3 (TMB13) を 0 (フリーランニング設定) で波形を出力させる場合、デューティーを変更するためのタイマライトレジスタ B への書き込みは、次のフレームから有効になりますが、TMB13 を 1 (リロード設定) で波形を出力する場合は、タイマライトレジスタの書き込み直後から次のフレームが出力されます。

(4) モジュールスタンバイ

タイマ B は、モジュールスタンバイレジスタ 1 (MSR1: \$00D) のビット 0 をセットすることにより、タイマカウンタへのシステムクロックの供給を停止することができます。モジュールスタンバイ状態では、モードレジスタの値は保持されますが、カウンタの値は保証されません。

(1) トグル出力波形 (タイマB、タイマC) フリーランニングタイマ 256クロック 256クロック リロードタイマ (256 - N)クロック (256 - N)クロック 【注】 N:タイマライトレジスタBL, BU (TWBL, TWBU) の値。 (2) PWM出力波形 (タイマB、タイマC) $T \times (N + 1)$ TMB13= 0 TMC13= 0 (フリーランニングタイマ) T × 256 TMB13 = 1TMC13 = 1(リロードタイマ) $T \times (256 - N)$ 【注】 T:カウンタへの入力クロック周期 クロックの入力ソースおよび分周比は、タイマモードレジスタB1、タイマモードレジスタC1によ り制御します。 N: タイマライトレジスタB、タイマライトレジスタCの値 (N: 255(=\$FF)のときは、PWM出力は常に"Low"固定となります。)

図 35 タイマ出力波形

6.2.3 タイマB使用レジスタ

タイマBは、次のレジスタにより動作の設定およびタイマBの値の書き込み/読み出しを行います。

- タイマモードレジスタ B1 (TMB1: \$010)
- タイマモードレジスタ B2 (TMB2: \$011)
- タイマライトレジスタ B (TWBL: \$012,TWBU: \$013)
- タイマリードレジスタ B (TRBL: \$012,TRBU: \$013)
- ポートモードレジスタ 2 (PMR2: \$00A)
- モジュールスタンバイレジスタ1 (MSR1: \$00D)
- (1) タイマモードレジスタ B1 (TMB1: \$010)

タイマモードレジスタ B1 (TMB1) は、書き込み専用の 4 ビットレジスタであり、フリーランニング/ リロードタイマの選択、入力クロックの選択を図 36 のように設定します。

タイマモードレジスタ B1 (TMB1) は、MCU のリセットにより\$0 にリセットされます。

タイマモードレジスタ B1 (TMB1) の変更は、タイマモードレジスタ B1 (TMB1) の書き込み命令実行の 2 命令後から有効になります。タイマライトレジスタ B (TWBL、TWBU) への書き込みによるタイマ B の初期設定は、変更後のモードが有効になってから実行されるようにプログラムする必要があります。




図 36 タイマモードレジスタ B1 (TMB1)

(2) タイマモードレジスタ B2 (TMB2: \$011)

タイマモードレジスタ B2 (TMB2) は、書き込み専用の 3 ビットのレジスタであり、タイマ B の出力モードおよび EVNB 端子の検出エッジの選択を図 37 のように設定します。

タイマモードレジスタ B2 (TMB2) は、MCU のリセットにより\$0 にリセットされます。



図 37 タイマモードレジスタ B2 (TMB2)

(3) タイマライトレジスタ B (TWBL: \$012、TWBU: \$013)

タイマライトレジスタ B(TWBL、TWBU)は書き込み専用のレジスタで、下位ディジット(TWBL)と上位ディジット(TWBU)から構成されています(図 38、図 39)。

タイマライトレジスタ B の下位ディジット (TWBL) は、MCU のリセットにより\$0 にリセットされます。上位ディジット (TWBU) は不定です。

タイマライトレジスタ B (TWBL、TWBU) を書き込むことにより、タイマ B の初期設定ができます。データは、最初に下位ディジット (TWBL) を書き込んでください。ただし、下位ディジットの書き込みではタイマ B の値は変更されません。

次に上位ディジット (TWBU: \$013) を書き込んだタイミングで、タイマ B はタイマライトレジスタ B (TWBL、TWBU) の値に初期設定されます。2 度目以降タイマライトレジスタ B (TWBL、TWBU) を書き込む場合に、下位ディジット (TWBL) のリロード値を変更する必要のない場合は、上位ディジットの書き込みのみで、タイマ B の初期設定が完了します。

タイマライトレジスタB(下位)(TWBL: \$012)

ビット	3	2	1	0
リード/ライト	W	W	W	W
リセット時初期値	0	0	0	0
ビット名	TWBL3	TWBL2	TWBL1	TWBL0

図38 タイマライトレジスタB(下位) (TWBL)

タイマライトレジスタB (上位)(TWBU: \$013)

ビット	3	2	1	0
リード/ライト	W	W	W	W
リセット時 <mark>初</mark> 期値	不定	不定	不定	不定
ビット名	TWBU3	TWBU2	TWBU1	TWBU0

図 39 タイマライトレジスタ B (上位) (TWBU)

(4) タイマリードレジスタ B (TRBL: \$012、TRBU: \$013)

タイマリードレジスタ B (TRBL、TRBU) は読み出し専用のレジスタで、下位ディジット (TRBL) とタイマ B の上位ディジットの値を直接読み出す上位ディジット (TRBU) から構成されています (図 40、図 41)。

最初にタイマリードレジスタ B の上位ディジット (TRBU) の読み出しを行ってください。このとき、タイマ B の上位ディジットの現在値が読み出せると同時に、タイマリードレジスタ B の下位ディジット (TRBL) にタイマ B の下位ディジットの値がラッチされます。次にタイマリードレジスタ B の下位ディジット (TRBL) を読み出すことにより、タイマリードレジスタ B の上位ディジット (TRBU) を読み出した時点のタイマ B の値が得られます。

<u>タイマリードレ</u>ジスタB (下位)(TRBL:\$012)

ビット	3	2	1	0
リード/ライト	R	R	R	R
リセット時初期値	不定	不定	不定	不定
ビット名	TRBL3	TRBL2	TRBL1	TRBL0

図 40 タイマリードレジスタ B (下位) (TRBL)

タイマリードレジスタB (上位)(TRBU: \$013)

ビット	3	2	1	0
リード/ライト	R	R	R	R
リセット時初期値	不定	不定	不定	不定
ビット名	TRBU3	TRBU2	TRBU1	TRBU0

図 41 タイマリードレジスタ B (上位) (TRBU)

(5) ポートモードレジスタ 2 (PMR2: \$00A)

ポートモードレジスタ 2 (PMR2) は書き込み専用のレジスタで、図 42 に示すように $R1_0$ /EVNB 端子および $R1_3$ /TOB 端子の設定を行います。

ポートモードレジスタ2 (PMR2) は、MCUのリセットにより\$0 にリセットされます。




図 42 ポートモードレジスタ 2 (PMR2: \$00A)

(6) モジュールスタンバイレジスタ 1 (MSR1: \$00D)

モジュールスタンバイレジスタ1 (MSR1) は書き込み専用のレジスタで、図 43 に示すようにタイマ B へのクロックの供給、停止の設定を行います。

モジュールスタンバイレジスタ1 (MSR1) は、MCU のリセットにより\$0 にリセットされます。




図 43 モジュールスタンバイレジスタ 1 (MSR1)

6.3 タイマ C

6.3.1 タイマ C の機能

タイマCには、次の機能があります。

- (1) フリーランニング/リロードタイマ
- (2) ウォッチドッグタイマ
- (3) タイマ出力動作(トグル出力、PWM出力)

タイマ C のブロック図を図 44 に示します。




図 44 タイマ C ブロック図

6.3.2 タイマ C の動作

(1) フリーランニング/リロードタイマ

フリーランニング/リロードタイマの選択、入力クロックソース、およびプリスケーラ分周比は、タイマモードレジスタ C1 (TMC1) により選択します。

タイマ C は、ソフトウェアによってタイマライトレジスタ C (TWCL、TWCU) に書き込んだ値に初期設定し、入力クロックが印加されるごとに"1"ずつカウントアップします。タイマ C の値が\$FF になった後に入力クロックが印加されるとオーバフロー出力が発生します。このときタイマ C は、リロードタイマが選択されている場合タイマライトレジスタ C (TWCL、TWCU) の値に、フリーランニングタイマが選択されている場合\$00 に設定され、再びカウントアップを開始します。

オーバフロー出力により、タイマ C 割り込み要求フラグ (IFTC) がセットされます。タイマ C 割り込み 要求フラグ (IFTC) のリセットは、プログラムあるいは MCU のリセットにより行います。

詳細は「図3 割り込み制御ビットおよびレジスタフラグエリアの構成」と、「表1 MCU リセットによる初期値」を参照してください。

(2) 16 ビットタイマ動作

タイマCは、クロックソースにタイマBのオーバフローを選択すると、タイマBのクロックソースをカウントする16 ビットタイマとして使用できます。この場合、タイマBとタイマCのフリーランニング/リロードの設定は独立していますので、目的に応じた設定をしてください。

(3) ウォッチドッグタイマ動作

タイマ C は、タイマ C のオーバフロー出力を利用することにより、プログラム暴走検出用ウォッチドッグタイマとして使用できます。ウォッチドッグタイマは、ウォッチドッグオンフラグ(WDON)を"1"に 設定した場合に有効となり、タイマ C がオーバフローすると、MCU リセットを発生します。通常は、タイマ C の値が\$FF となる以前に、プログラムによりタイマ C の初期設定を行い、プログラムの暴走を制御します。

(4) タイマ出力動作

タイマ C は、ポートモードレジスタ 3 (PMR3) のビット 0 を 1 に設定することにより、 $R2_0$ TOC 端子は TOC 端子が選択され、タイマモードレジスタ C2 (TMC2) により、トグル波形出力または PWM 波形出力を選択できます。

a. トグル出力

タイマ B のトグル出力動作に準じます。

b. PWM 出力

タイマBのPWM出力動作に準じます。

(5) モジュールスタンバイ

タイマ B のモジュールスタンバイに準じます。

6.3.3 タイマ C 使用レジスタ

タイマ C は、次のレジスタにより動作の設定およびタイマ C の値の書き込み/読み出しを行います。

- タイマモードレジスタ C1 (TMC1: \$014)
- タイマモードレジスタ C2 (TMC2: \$015)
- タイマライトレジスタ C (TWCL: \$016、TWCU: \$017)
- タイマリードレジスタ C (TRCL: \$016、TRCU: \$017)
- ポートモードレジスタ 3 (PMR3: \$00B)
- モジュールスタンバイレジスタ1 (MSR1: \$00D)
- (1) タイマモードレジスタ C1 (TMC1: \$014)

タイマモードレジスタ C1 (TMC1) は、書き込み専用の 4 ビットレジスタであり、フリーランニング/ リロードタイマの選択、入力クロックの選択、プリスケーラ分周比の選択を図 45 のように設定します。 タイマモードレジスタ C1 (TMC1) は、MCU のリセットにより \$0 にリセットされます。

タイマモードレジスタ C1 (TMC1) の変更は、タイマモードレジスタ C1 (TMC1) の書き込み命令実行の 2 命令後から有効になります。タイマライトレジスタ C (TWCL、TWCU) への書き込みによるタイマ C の初期設定は、変更後のモードが有効になってから実行されるようにプログラムする必要があります。




図 45 タイマモードレジスタ C1 (TMC1)

(2) タイマモードレジスタ C2 (TMC2: \$015)

タイマモードレジスタ C2 (TMC2) は、書き込み専用の 1 ビットレジスタであり、タイマ C の出力モードの選択を図 46 のように設定します。

タイマモードレジスタ C2 (TMC2) は、MCU のリセットにより\$0 にリセットされます。

タイマモードレジスタC2(TMC2: \$015) ビット 2 0 3 1 リード/ライト W _ リセット時初期値 0 使用禁止 TMC22 使用禁止 ビット名 使用禁止 TMC22 タイマC出力波形 0 トグル出力 1 PWM出力

図 46 タイマモードレジスタ C2 (TMC2)

(3) タイマライトレジスタ C (TWCL: \$016、TWCU: \$017)

タイマライトレジスタ C (TWCL、TWCU) は書き込み専用のレジスタで、下位ディジット (TWCL) と上位ディジット (TWCU) から構成されています (\boxtimes 47、 \boxtimes 48)。

タイマライトレジスタ C(TWCL、TWCU)の動作は、タイマライトレジスタ B(TWBL、TWBU)の動作に準じます。

タイマライトレジスタC (下位)(TWCL: \$016)

ビット	3	2	1	0
リード/ ライト	W	W	W	W
リセット時初期値	0	0	0	0
ビット名	TWCL3	TWCL2	TWCL1	TWCL0

図 47 タイマライトレジスタ C(下位) (TWCL)

タイマライトレジスタC (上位)(TWCU: \$017)

ビット	3	2	1	0
リード/ライト	W	W	W	W
リセット時初期値	不定	不定	不定	不定
ビット名	TWCU3	TWCU2	TWCU1	TWCU0

図 48 タイマライトレジスタ C(上位) (TWCU)

(4) タイマリードレジスタ C (TRCL: \$016、TRCU: \$017)

タイマリードレジスタ C(TRCL、TRCU)は読み出し専用のレジスタで、下位ディジット(TRCL)とタイマ C の上位ディジットの値を直接読み出す上位ディジット(TRCU)から構成されています(図 49、図 50)。

タイマリードレジスタ C (TRCL、TRCU) の動作は、タイマリードレジスタ B (TRBL、TRBU) の動作に準じます。

タイマリードレジスタC (下位)(TRCL: \$016)

ビット	3	2	1	0	
リード/ライト	R	R	R	R	
リセット時初期値	不定	不定	不定	不定	
ビット名	TRCL3	TRCL2	TRCL1	TRCL0	

図 49 タイマリードレジスタ C (下位) (TRCL)

タイマリードレジスタC (上位)(TRCU: \$017)

ビット	3	2	1	0
リード/ライト	R	R	R	R
リセット時初期値	不定	不定	不定	不定
ビット名	TRCU3	TRCU2	TRCU1	TRCU0

図 50 タイマリードレジスタ C(上位) (TRCU)

(5) ポートモードレジスタ 3 (PMR3: \$00B)

ポートモードレジスタ 3 (PMR3) は書き込み専用のレジスタで、図 51 に示すように $R2_0/TOC$ 端子の設定を行います。

ポートモードレジスタ 3 (PMR3) は、MCU のリセットにより \$0 にリセットされます。




図 51 ポートモードレジスタ 3 (PMR3)

(6) モジュールスタンバイレジスタ 1 (MSR1: \$00D)

モジュールスタンバイレジスタ 1 (MSR1) は書き込み専用のレジスタで、図 43 に示すようにタイマ C へのクロックの供給、停止の設定を行います。

モジュールスタンバイレジスタ1 (MSR1) は、MCU のリセットにより\$0 にリセットされます。

7. シリアルインタフェース

7.1 シリアルインタフェースの概要

- (1) 機能
 - 8 ビットシリアルデータの送受信
- (2) 特長
 - ― 豊富な転送クロックソース
 - (i) 外部クロック
 - (ii) 内蔵プリスケーラ出力クロック
 - (iii)システムクロック
 - アイドル時 High/Low 制御可能
- (3) 構成
 - シリアルモードレジスタ 1 (SMR1: \$024)
 - シリアルモードレジスタ 2 (SMR2: \$025)
 - シリアルデータレジスタ (SRL: \$026、SRU: \$027)
 - ポートモードレジスタ 3 (PMR3: \$00B)
 - 8 進カウンタ (OC)
 - セレクタ

シリアルインタフェースのブロック図を図52に示します。

CAC'A




図 52 シリアルインタフェースブロック図

7.2 シリアルインタフェースの動作

(1) シリアルインタフェースの動作モードの選択と変更方法

シリアルインタフェースで選択可能な動作モードを表 26 に示します。ポートモードレジスタ 3 (PMR3) の値の組み合わせは、この中から選択してください。シリアルインタフェースの動作モードを変更する場合は、必ずシリアルモードレジスタ 1 (SMR1) への書き込みによって、シリアルインタフェースの内部状態を初期設定してください。

【注】 シリアルインタフェースは、シリアルモードレジスタ 1 (SMR1:\$024) を書き込むことにより初期化されます。詳細は「7.3(1) シリアルモードレジスタ 1」を参照してください。

	PMR3		シリアルインタフェースの動作モード
ビット3	ビット2	ビット1	
0	*	1	クロック連続出力モード
1	0	1	受信モード
1	1	1	送信モード

表 26 シリアルインタフェースの動作モード

【注】 *:任意

(2) シリアルインタフェース端子設定

 $R2_1/\overline{SCK}$ 端子および $R2_2/SI/SO$ 端子は、ポートモードレジスタ 3 (PMR3) にデータを書き込むことにより設定します。詳細は「7.3 シリアルインタフェース使用レジスタ」を参照してください。

(3) 転送クロックソース設定

シリアル転送クロックは、シリアルモードレジスタ 1 (SMRI) にデータを書き込むことにより設定します。詳細は「7.3 シリアルインタフェース使用レジスタ」を参照してください。

(4) シリアルデータ設定

送信シリアルデータは、シリアルデータレジスタ(SRL、SRU)にデータを書き込むことにより設定します。

受信シリアルデータは、シリアルデータレジスタ (SRL、SRU) を読み出すことにより得られます。シリアルデータは、転送クロックによってシフトされ、外部との入出力を行います。

SO 端子の出力レベルは、MCU によるリセット後に最初のデータが出力されるか、アイドル時 High/Low 制御が行われるまで不定です。

(5) 転送制御

シリアルインタフェース動作は、STS 命令によって開始されます。8 進カウンタは STS 命令によって"000" にリセットされ、転送クロックの立ち上がりで1 ずつインクリメントします。転送クロックが 8 クロック入力された場合、あるいはデータの送信/受信が途中で打ち切られた場合には、8 進カウンタが"000" にリセットされ、シリアル割り込み要求フラグ (IFS) がセットされて転送を終了します。

転送クロックは、シリアルモードレジスタ1 (SMRI) により選択します。図 56 を参照してください。

(6) シリアルインタフェースの動作状態

シリアルインタフェースには、外部クロックモードおよび内部クロックモードともに、それぞれ図 53 に示す動作状態があります。

- STS 命令待ち状態
- 転送クロック待ち状態
- 転送状態
- ― クロック連続出力状態(内部クロックモードのみ)
- a. STS 命令待ち状態

MCU のリセット(図 53 図中(00)、(10))により、シリアルインタフェースは STS 命令待ち状態になります。STS 命令待ち状態は、シリアルインタフェースの内部状態が初期設定された状態です。この状態で転送クロックが印加されても、シリアルインタフェースは動作しません。この状態で STS 命令(01)、(11)が実行されると、転送クロック待ち状態に遷移します。

b. 転送クロック待ち状態

転送クロック待ち状態は、STS 命令実行から最初の転送クロックの立ち下がりまでの期間です。

転送クロック待ち状態において転送クロックが印加((02)、(12)) されると、8 進カウンタのカウントアップとシリアルデータレジスタ(SRL、SRU)のシフトが開始され、転送状態に遷移します。内部クロックモードにおいてクロック連続出力モードが選択されている場合には、転送状態にならずにクロック連続出力状態に遷移((17))します。

転送クロック待ち状態において、シリアルモードレジスタ 1 (SMR1) を書き込む ((04)、(14)) ことにより、STS 命令待ち状態に遷移します。

c. 転送状態

転送状態は、転送クロックの最初の立ち下がりから、8番目の転送クロックの立ち上がりまでの期間です。

転送状態において、STS 命令が実行されるか転送クロックが 8 クロック印加されると、8 進カウンタが"000"になり、状態が遷移します。STS 命令((05)、(15))が実行された場合、転送クロック待ち状態に遷移します。転送クロックが 8 クロック印加された後、外部クロックモードの場合は転送クロック待ち状態((03))へ、内部クロックモードの場合は STS 命令待ち状態((13))へ遷移します。

内部クロックモードでは、転送クロックは8クロック出力後に停止します。

転送状態において、シリアルモードレジスタ 1 (SMR1) の書き込み ((06) 、 (16)) が行われる と、シリアルインタフェースは初期化され、STS 命令待ち状態へ遷移します。

転送状態から他の状態へ遷移が起こると、8 進カウンタが"000"にリセットされ、シリアル割り込み要求フラグ (IFS) がセットされます。

d. クロック連続出力状態(内部クロックモードのみ)

クロック連続出力状態は、送信/受信動作せずに転送クロックのみを SCK 端子から出力するもので、 内部クロックモードの場合に有効です。

ポートモードレジスタ 3 (PMR3) のビット 3 (PMR33) が"0"で転送クロック待ち状態にあるとき、転送クロックが印加 ((17)) されると、クロック連続出力状態へ遷移します。

クロック連続出力状態において、シリアルモードレジスタ 1(SMR1)を書き込む((18))ことにより、STS 命令待ち状態へ遷移します。




図 53 シリアルインタフェースの動作状態

(7) アイドル時 High/Low 制御

シリアルインタフェースは、STS 命令待ち状態および転送クロック待ち状態のとき、すなわちアイドル時に、ソフトウェアにより SO 端子の出力レベルを任意に設定できます。アイドル時 High/Low 制御は、シリアルモードレジスタ 2(SMR2)のビット 1(SMR21)に出力レベルを書き込むことにより行います。アイドル時 High/Low 制御例を図 54 に示します。転送状態ではアイドル時 High/Low 制御はできません。




図 54 シリアルインタフェース動作シーケンスの例

(8) 転送クロックエラーの検出(外部クロックモード)

シリアルインタフェースは、転送状態において、外来の雑音などによって正規の転送クロックに余分なパルスが重ね合わされた場合、誤動作します。この場合は、図 55 に示す手順によって転送クロックのエラーを知ることができます。

転送状態に、誤って8クロックを越える転送クロックが印加された場合、ノイズによる不正クロックを含めた8クロック目に8進カウンタが"000"になり、シリアル割り込み要求フラグ (IFS) がセットされます。同時に転送状態から転送クロック待ち状態に遷移しますが、続いて入力された正規の転送クロックの立ち下がりで再び転送状態に遷移します。

一方、割り込み処理ルーチンにおいて、転送終了処理を行い、シリアル割り込み要求フラグをリセット後、シリアルモードレジスタ 1 (SMR1) のダミー書き込みを行うと、転送状態から STS 待ち状態に遷移するため、再びシリアル割り込み要求フラグ (IFS) がセットされます。したがって、シリアルモードレジスタ 1 のダミー書き込み後、シリアル割り込み要求フラグをテストすることで、転送クロックエラーの有無を判別することができます。

(9) 使用上の注意事項

a. レジスタ変更後の初期設定

転送クロック待ち状態または転送状態でポートモードレジスタ 3 (PMR3) の書き込みを行った場合、再度シリアルモードレジスタ 1 (SMR1) の書き込みを行い、シリアルインタフェースの初期設定をしてください。

b. シリアル割り込み要求フラグ (IFS: \$023、2) のセット




図 55 転送クロックエラー検出の例

7.3 シリアルインタフェース使用レジスタ

シリアルインタフェースは、次のレジスタにより動作の設定およびシリアルデータの書き込み/読み出しを 行います。

- シリアルモードレジスタ1 (SMR1:\$024)
- シリアルモードレジスタ 2 (SMR2: \$025)
- シリアルデータレジスタ (SRL: \$026、SRU: \$027)
- ポートモードレジスタ 3 (PMR3: \$00B)
- モジュールスタンバイレジスタ 2 (MSR2: \$00E)
- (1) シリアルモードレジスタ 1 (SMR1: \$024)

シリアルモードレジスタ 1 (SMR1) には、次の機能があります。図 56 を参照してください。

- ― 転送クロック選択
- ― プリスケーラ分周比選択
- ― シリアルインタフェース初期化

シリアルモードレジスタ 1 (SMR1) は、書き込み専用の 4 ビットレジスタであり、MCU のリセットにより \$0 にリセットされます。

シリアルモードレジスタ 1 (SMR1) への書き込みによって、シリアルデータレジスタ (SRL、SRU) および 8 進カウンタへの転送クロックの供給が止められ、8 進カウンタが"000"にリセットされます。したがってシリアルインタフェース動作中にシリアルモードレジスタ 1 (SMR1) への書き込みを行うと、データの送信/受信が途中で打ち切られ、シリアル割り込み要求フラグ (IFS) がセットされます。

シリアルモードレジスタ 1 (SMR1) の変更は、シリアルモードレジスタ 1 (SMR1) への書き込み命令実行の 2 命令後から有効になります。そのため STS 命令はシリアルモードレジスタ 1 (SMR1) への書き込み命令の 2 サイクル後に実行されるようプログラムする必要があります。

Je Ch

ビット	3	2	1	0																				
<u>ーット</u> リード/ライト	W	W	W	w																				
リセット時初期値	0	0	0	0																				
プログト時初期値 ビット名	+	SMR12																						
C 7 P 4	A	A	A	A																				
	SMR13	SMR12	SMR11	SMR10	SCK 端子	転送 クロックソース	転送クロック (PSS分周比÷2または4)	転送 クロック周期																
			0	0	出力	PSS	(φPER∕2048)÷2	4096 tcyc																
		1	0	0	0	0	0	0	0	0	0	0	0	0	0	U	1	出力	PSS	(φPER∕512)÷2	1024 tcyc			
															0	出力	PSS	(φPER∕128)÷2	256 tcyc					
			1	1	出力	PSS	(φPER∕32)÷2	64 tcyc																
	0		1	1	0	0	出力	PSS	(φPER∕8)÷2	16 tcyc														
					1	1	1	1	1	1	1	1	1	1	1	1	1	1	U	1	出力	PSS	(φPER∕2)÷2	4 tcyc
																				0	出力	システムクロック	ϕ PER	tcyc
									1	1	入力	外部クロック												
			0	0	出力	PSS	$(\phi_{PER}/2048) \div 4$	8192 tcyc																
		0	U	1	出力	PSS	(φPER∕512)÷4	2048 tcyc																
			1	0	出力	PSS	(φPER∕128)÷4	512 tcyc																
	1		•	1	出力	PSS	$(\phi PER/32) \div 4$	128 tcyc																
	'		0	0	出力	PSS	(φPER∕8)÷4	32 tcyc																
		1	4	1	1		1	出力	PSS	$(\phi_{PER}/2)\div 4$	8 tcyc													
		'	1	0	出力	システムクロック	ϕ PER	tcyc																
			'	1	入力	外部クロック																		

図 56 シリアルモードレジスタ 1 (SMR1)

(2) シリアルモードレジスタ 2 (SMR2: \$025)

シリアルモードレジスタ 2 (SMR2) には、次の機能があります。図 57 を参照してください。

- R2₂/SI/SO 端子 PMOS 制御
- アイドル High/Low 制御

シリアルモードレジスタ 2 (SMR2) は、書き込み専用の 2 ビットレジスタであり、転送状態中にレジスタ値の変更はできません。

シリアルモードレジスタ 2(SMR2)のビット 2(SMR22)は、R2 $_2$ /SI/SO 端子の PMOS の ON/OFF を制御します。ビット 2(SMR22)のみ MCU のリセットにより"0"にリセットされます。

シリアルモードレジスタ 2(SMR2)のビット 1(SMR21)は、アイドル時の SO 端子の High/Low 制御を行います。SO 端子は High/Low 書き込みと同時に変化します。




図 57 シリアルモードレジスタ 2 (SMR2)

- (3) シリアルデータレジスタ (SRL: \$026、SRU: \$027)
 - シリアルデータレジスタ (SRL、SRU) には次の機能があります。図 58、図 59 を参照してください。
 - ― 送信データの書き込みおよびシフト動作
 - ― 受信データのシフトおよび読み出し動作

シリアルデータレジスタ(SRL、SRU)に書き込まれたデータは、転送クロックの立ち下がりに同期して SO 端子より LSB 側から出力されます。

SI 端子より LSB 側から入力された外部データは、転送クロックの立ち上がりに同期して取り込まれます。 転送クロックとデータの入出力タイミングチャートを図 60 に示します。

シリアルデータレジスタ (SRL、SRU) の書き込み/読み出しは、データの送信/受信が終了してから行う必要があります。データの送信/受信中に書き込み/読み出しを行うと、データの内容は保証されません。

シリアルデータレジスタ (下位) (SRL:\$026)

ビット	3	2	1	0
リード/ライト	R/W	R/W	R/W	R/W
リセット時初期値	不定	不定	不定	不定
ビット名	SR3	SR2	SR1	SR0

図 58 シリアルデータレジスタ (SRL)

シリアルデータレジスタ (上位) (SRU:\$027)

ビット	3	2	1	0
リード/ライト	R/W	R/W	R/W	R/W
リセット時初期値	不定	不定	不定	不定
ビット名	SR7	SR6	SR5	SR4

図 59 シリアルデータレジスタ (SRU)




図60 シリアルインタフェース入出力タイミングチャート

(4) ポートモードレジスタ 3 (PMR3: \$00B)

ポートモードレジスタ 3 (PMR3) には、次の機能があります。図 61 を参照してください。

- R2₁/SCK 端子選択
- R2₂/SI/SO 端子選択

ポートモードレジスタ 3 (PMR3) は、書き込み専用の 4 ビットのレジスタであり、シリアルインタフェース端子の設定を図 61 のように選択します。 MCU のリセットにより\$0 にリセットされます。




図 61 ポートモードレジスタ 3 (PMR3)

(5) モジュールスタンバイレジスタ 2 (MSR2: \$00E)

モジュールスタンバイレジスタ 2 (MSR2) は、書き込み専用のレジスタで、図 62 に示すようにシリアルインタフェースへのクロックの供給、停止の設定を行います。

モジュールスタンバイレジスタ 2 (MSR2) は、MCU のリセットにより\$0 にリセットされます。




図 62 モジュールスタンバイレジスタ 2 (MSR2)

SOOK CX

8. A/D コンバータ(HD404374/HD404384/HD404389 シリーズ)

MCUには、抵抗ラダー方式による逐次比較方式 A/D コンバータを内蔵しており、10 ビット分解能で 4 本のアナログ入力のデジタル変換ができます。図 63 に A/D コンバータブロックを示します。

A/D コンバータには以下の4つのレジスタがあります。

- A/D モードレジスタ (AMR: \$028)
- A/D スタートフラグ (ADSF: \$020、2)
- A/D データレジスタ (ADRL: \$029、ADRM: \$02A、ADRU: \$02B)
- モジュールスタンバイレジスタ 2 (MSR2: \$00E)
- 【注】 HD404374 シリーズ、HD404384 シリーズ、および HD404389 シリーズのエミュレータでは、A/D データレジスタ L のビット 0 (ADRLO) に"1"を書き込んでください。それぞれの MASK ROM 版および ZTAT®版では書き込み不要ですが、"1"書き込み状態でも影響ありません。




図 63 A/D コンバータブロック図

(1) A/D モードレジスタ (AMR: \$028)

A/D モードレジスタは、A/D 変換スピードの設定、アナログ入力端子指定の情報を示す 4 ビットの書き込み専用レジスタです。ビット 0 で A/D 変換時間の選択を行い、ビット 1、2、3 でチャネルの選択を行います(図 64)。




図 64 A/D モードレジスタ (AMR)

(2) A/D スタートフラグ (ADSF: \$020、2)

A/D スタートフラグに"1"を書き込むことにより A/D 変換がスタートします。変換が終了すると変換データは A/D データレジスタにセットされ、同時に A/D スタートフラグはクリアされます(図 65)。




図 65 A/D スタートフラグ (ADSF)

(3) A/D データレジスタ (ADRL: \$029、ADRM: \$02A、ADRU: \$02B)

上位 4 ビット、中位 4 ビット下位 2 ビットのリード専用レジスタです。このレジスタはリセットではクリアされません。また、A/D 変換中のデータの読み出しは保証されません。A/D 変換終了後に変換結果の10 ビットデータがセットされ、次の変換開始までこのデータが保持されます(図 66、図 67、図 68、図 69)。




図 66 A/D データレジスタ

A/Dデータレジスタ 下位 (ADRL: \$029)

ビット	3	2	1	0
リード/ライト	R	R	_	_
リセット時初期値	1	1	_	_
ビット名	ADRL3	ADRL2	使用禁止	使用禁止*

【注】 * エミュレータでは"1"を書き込んでください。

図 67 A/D データレジスタ下位 (ADRL)

A/Dデータレジスタ 中位 (ADRM: \$02A)

ビット	3	2	1	0
リード/ライト	R	R	R	R
リセット時初期値	_ 1	1	1	1
ビット名	ADRM3	ADRM2	ADRM1	ADRM0

図 68 A/D データレジスタ中位(ADRM)

A/Dデータレジスタ 上位 (ADRU: \$02B)

ビット	3	2	1	0
リード/ライト	R	R	R	R
リセット時初期値	0	1		1
ビット名	ADRU3	ADRU2	ADRU1	ADRU0

図 69 A/D データレジスタ上位 (ADRU)

(4) モジュールスタンバイレジスタ 2 (MSR2: \$00E)

モジュールスタンバイレジスタ 2 のビット 1 に 1 を書き込むことによって、A/D モジュールへのシステムクロックの供給が停止し、またラダー抵抗に流れる電流(I_{AD})をカットします。

- (5) 使用上の注意事項
 - A/D スタートフラグ (ADSF) への書き込みは、SEM/SEMD 命令で行ってください。
 - A/D 変換中は、ADSF への書き込みはしないでください。
 - A/D 変換中の A/D データレジスタのデータは不定です。
 - A/D コンバータは OSC からのクロックで動作しますので、ストップモード、ウォッチモード、サブアクティブモードでは動作を停止します。また、これらの低消費電力モードでは、消費電力を下げるために、A/D コンバータのラダー抵抗に流れる電流をカットする構成になっています。
 - A/D モードレジスタによりアナログ入力端子を選択すると、その端子のプルアップ MOS は無効になります。
 - A/D データレジスタ L のビット 0 は使用禁止ビットですが、エミュレータにおいては"1"を書き込んでください。MASK ROM 版および ZTAT®版では書き込み不要ですが、"1"書き込み状態でも影響ありません。

プログラマブル ROM 内蔵 ZTAT®マイコン

1. ZTAT®マイコン内蔵プログラマブル ROM の使用上の注意

(1) プログラマブル ROM 内蔵の ZTAT®マイコン書き込み時の注意事項

プラスチックモールドのワンタイムプログラマブル ROM 内蔵の ZTAT®マイコンは書き込み時、PROM ライタやソケットアダプタとの電気的接続不良がありますと、誤書き込みが発生し、ご使用できなくなります。したがって、書き込み歩留まりを向上させるため、次の点に注意してください。

- (a) 書き込み前にソケットアダプタが PROM ライタと確実に固定され、電気的に接続されていること (open short) の確認をしてください。
- (b) コンタクトピンと IC のリードの電気的な接続を確実にするため、ソケットアダプタのコンタクトピン上に電気的接続不良になるような異物がないことを確認してください。異物がある場合は取り除いてください。
- (c) IC を挿入する場合にはコンタクトピンと IC のリードの電気的な接続を確実にするため、IC のリード曲がりなどが起きないように注意して挿入してください。リード曲がりが発生した場合はリード修正をしてから、挿入してください。
- (d) 電源などの電気的接続不良による誤書き込みを防止するためのブランクチェックで不具合が発生した場合は(a). (b). (c)にしたがって再書き込みを実施してください。
- (e) 書き込み中は誤書き込みを防止するため、ソケットアダプタ、IC には触れないようにしてください。
- (f) 続けて、IC に書き込む場合は(a). (b). (c). (d). (e)にしたがって書き込んでください。
- (g) 書き込み不良が連続して発生した場合、または書き込み不良率が高い場合には、書き込みを中止して、PROM ライタ、ソケットアダプタなどに異常がないか確認してください。
- (h) 書き込みあるいは高温放置後のプログラム確認において、異常がありましたら、当社技術担当にご連絡ください。
- (2) PROM ライタやソケットアダプタ、IC を新規に採用した場合の注意事項

新規に PROM ライタやソケットアダプタや IC を採用した場合、ノイズやオーバシュートやタイミング等の電気的特性が IC の書き込み保証特性と合わないため、IC の破壊や書き込みができなくなる場合があります。したがって、次の点を確認してから、書き込みを実施してください。

- (a) 安定に書き込むため、PROM ライタの供給電源 V_{CC} 、 V_{PP} の電源電流容量と IC の書き込み時消費電流 に充分マージンがあるかどうか確認してください。
- (b) IC の破壊防止のため、ソケットアダプタの接続端子部で $GND-V_{cc}$ 、 $GND-V_{pp}$ 間の電源電圧および電源のオーバシュートやアンダシュートが定格以内であることを確認してください。特に、オーバシュート、アンダシュートが最大定格を超えると p-n 接合が損傷し、永久破壊にいたる場合があります。オーバシュートやアンダシュートがある場合は電源のダンピング抵抗や容量の見直しを実施してください。
- (c) IC の破壊防止と書き込みおよび読み出しを安定に行うため、IC をソケットアダプタに挿入し、IC 接続端子部近傍で GND-V_{CC}、GND-V_{PP}間の電源ノイズを確認してください。電源ノイズがある場合は発生ノイズにより、GND-電源間に適当なコンデンサを挿入してください。高周波のノイズの場合は低インダクタンスのコンデンサを挿入してください。
- (d) 書き込みおよび読み出しを安定に行うため、IC をソケットアダプタに挿入し、R/W、CS, アドレス、データ端子部近傍で入力波形、タイミングとノイズを確認してください。特に、最近のIC はハイスピードのため、出力データ端子からのクロストークによる電源やアドレスへのノイズに注意してください。対策には GND-電源間に低インダクタンスのコンデンサの挿入や出力データ端子へのダンピング抵抗の挿入が有効であります。

- (e) 多数個取りの PROM ライタを使用する場合は、特に IC を全てソケットアダプタに挿入することを前提に(a). (b). (c). (d)を確認してください。
- (f) 多数個取りの PROM ライタでは、電源などの電気的接続不良による誤書き込みを防止するためのブランクチェックで不良になっても、1 個 1 個の書き込み停止ができない場合、再書き込みできません。したがって、接続不良による誤書き込みになるポテンシャルが上がりますので PROM ライタとソケットアダプタ、IC との電気的接続確認を確実に実施してください。
- (g) 書き込み後のプログラム確認において、異常がありましたら、当社技術担当にご連絡ください。

2. 内蔵プログラマブル ROM のプログラミング

MCU は、PROM モードにすることにより MCU としての機能を停止し、内蔵 PROM のプログラムを行うことができます。

PROM モードは、 $\overline{\text{RESET}}$ 、 $\overline{\text{MO}}$ の 2 端子を"Low"レベル、かつ TEST 端子を" V_{pp} "レベルにすることにより設定します。

PROM の書き込み、読み出しは市販の EPROM27256 と同様の仕様です。各製品専用のソケットアダプタを使用すれば、汎用 PROM ライタでプログラミングが行えます。

HMCS400 シリーズの 1 命令は 10 ビット構成ですので、汎用 PROM ライタが使用できるように変換回路を内蔵しています。 1 命令を下位 5 ビットと上位 5 ビットに分割して 2 アドレスにより書き込みあるいは読み出しを行うことにより、汎用 PROM ライタを使用することができます。例えば、16k ワードの内蔵 PROM を汎用 PROM ライタにより書き込む場合には、32k バイトのアドレス(\$0000~\$7FFF)を指定してください。PROMのメモリマップ例を図 70 に示します。

- 【注】 1 PROM ライタでプログラムする際、各 ROM サイズごとに表 29 のアドレスに設定してください。誤って表 29 のアドレス以降にプログラムすると、PROM の書き込みや確認ができなくなることがあります。特にプラスチックパッケージでは再生できませんのでご注意ください。未使用のアドレスのデータは\$FF としてください。
 - 2 PROM ライタのソケット、ソケットアダプタおよび製品それぞれのインデックスが正しく一致していませんと、過剰電流によって製品が破壊することがあります。書き込み前に必ず正しくライタに装着されているか確認してください。
 - 3 PROM のプログラム電圧 (V_{PP}) には 12.5V と 21V の 2 通りの仕様がありますが、当社 の V_{PP} は 12.5V です。21V を印加すると製品の永久破壊に至りますので注意してください。PROM ライタでは 27256 インテル仕様にセットすることにより V_{PP} は 12.5V になります。

表 27 ソケットアダプタ

パッケージ	型名	メーカ
FP-30D	弊社営業までお問い合わせください	0
DP-28S		

書き込み/ベリファイ

内蔵プログラム ROM では高速プログラミング方式によりプログラムを行います。この方式はデバイスへの電圧ストレスあるいは書き込みデータの信頼性を損うことなく高速な書き込みを行うことができます。 プラグラミングの基本的なフローチャートを図71に、タイミング図を図72に示します。

PROM 書き込み時の注意については「1. ZTAT®マイコン内蔵プログラマブル ROM の使用上の注意」を参照してください。

表 28 モード選択

モードピン	CE	ŌĒ	V _{PP}	O ₀ ~O ₄
書き込み	"Low"	"High"	V_{PP}	データ入力
ベリファイ	"High"	"Low"	V _{PP}	データ出力
プログラミング禁止	"High"	"High"	V _{PP}	ハイインピーダンス

表 29 PROM ライタプログラムアドレス

ROM サイズ	アドレス
2k	\$0000~\$0FFF
4k	\$0000~\$1FFF
8k	\$0000~\$3FFF
16k	\$0000~\$7FFF
	OCK

PROM モードの端子説明

HD407A4374/HD407C4374/HD407A4384/HD407A4384,HD407A4389/HD407C4389 は PROM を内蔵した ZTAT® マイコンです。 ZTAT®マイコンは、 PROM モードにすることにより、 MCU としての機能を停止し、 内蔵 PROM のプログラミングを行うことができます。

1. モード別端子配置

(1) HD407A4374/HD407C4374/HD407A4384/HD407C4384

Ľ.	ン番号	MCU モード		PROM モード	
FP-30D	DP-28S	端子名	I/O	端子名	I/O
1	1	GND	_	GND	_
2	2	V _{cc}	_	V _{cc}	_
3	3	AV _{cc}	_	V _{cc}	_
4	4	R7 ₀ /AN ₀	I/O	O ₀	I/O
5	5	R7 ₁ /AN ₁	I/O	O ₁	I/O
6	6	R7 ₂ /AN ₂	I/O	O_2	I/O
7	7	R7 ₃ /AN ₃	I/O	O ₃	I/O
8	8	AV _{SS}	_	GND	_
9	9	OSC ₁	- 1	A _o	I
10	10	OSC ₂	0	_	_
11	11	TEST	- 1	V_{PP}	_
12	_	X ₂	0	_	_
13	_	X ₁	I	GND	_
14	12	RESET		RESET	I
15	13	R0 ₀ /WU ₀	I/O	A ₁	I
16	14	R1 ₀ /EVNB	I/O	A_4	I
17	15	R1 ₃ /TOB	I/O	O_4	I/O
18	16	R2 ₀ /TOC	I/O	CE	I
19	17	R2₁/ SCK	I/O	A_2	I
20	18	R2 ₂ /SI/SO	I/O	A_3	I
21	19	$D_0\overline{INT}_0$	I/O	MO	I
22	20	D ₁	I/O	A_5	I
23	21	D_2	I/O	A_6	I
24	22	D_3	I/O	A ₇	I
25	23	D_4	I/O	A_8	I
26	24	D_{5}	I/O	A ₉	I
27	25	D ₆	I/O	A ₁₀	I
28	26	D ₇	I/O	A ₁₁	I
29	27	D ₈	I/O	A ₁₂	I
30	28	D ₉	I/O	ŌĒ	I


【注】 I/O:入出力端子、I:入力専用端子、O:出力専用端子

(2) HD407A4389/HD407C4389


ピン番号	MCU モード	MCU モード		PROM モード	
FP-30D	端子名	I/O	端子名	I/O	
1	GND	_	GND	_	
2	VCC	_	VCC	_	
3	AV _{CC}	_	V _{cc}	_	
4	R7 ₀ /AN ₀	I/O	O ₀	I/O	
5	R7 ₁ /AN ₁	I/O	O ₁	I/O	
6	R7 ₂ /AN ₂	I/O	O ₂	I/O	
7	R7 ₃ /AN ₃	I/O	O ₃	I/O	
8	AN ₄	I	CE	I	
9	AN ₅	I	ŌĒ	1	
10	AV _{SS}	_	GND	_	
11	TEST	I	V _{PP}	_	
12	OSC ₁	I	A_0	I	
13	OSC ₂	0	_	_	
14	RESET	I	RESET	I	
15	R0 ₀ /WU ₀	I/O	A ₁	1	
16	R1₀/EVNB	I/O	A_4	I	
17	R1 ₃ /TOB	I/O	O ₄	I/O	
18	R2 ₀ /TOC	I/O	A ₁₄	I	
19	R2₁/ SCK	I/O	A_2	I	
20	R2 ₂ /SI/SO	I/O	A_3	I	
21	D_0/\overline{INT}_0	I/O	MO	I	
22	D ₁	I/O	A_5	I	
23	D_2	1/0	A_6	I	
24	D_3	I/O	A ₇	1	
25	D_4	I/O	A ₈	I	
26	D_{5}	I/O	A ₉	I	
27	D_{6}	I/O	A ₁₀	I	
28	D_7	I/O	A ₁₁	I	
29	D ₈	I/O	A ₁₂	I	
30	D ₉	I/O	A ₁₃	I	

【注】 I/O:入出力端子、I:入力専用端子、O:出力専用端子

1. PROM ライタ側の未使用のデータ端子 $(O_s \sim O_7)$ は、ソケット側で次のような端子処理をしてください。



2. A。端子は、ソケット側で次のような端子処理をしてください。



2. PROM モードの端子機能

 V_{PP} : 内蔵 PROM のプログラム電圧 (12.5V±0.3V) を印加します。

CE: 内蔵 PROM を書き込み、ベリファイ可能な状態にするコントロール信号を入力します。

OE: ベリファイ時のデータ出力コントロール信号を入力します。

 $A_0 \sim A_{14}$: 内蔵 PROM のアドレス入力端子です。 $O_0 \sim O_4$: 内蔵 PROM のデータバス入出力端子です。

MO、RESET、TEST: PROM モード設定用端子です。

PROM モードは、MO、RESET の 2 端子を"Low"レベルに、かつ TEST 端子を"VPP"レベルにすることによって設定します。

その他の端子

 V_{cc} 、 AV_{cc} は、 V_{cc} 電位に接続してください。 GND、 AV_{ss} 、X1 は GND 電位にしてください。 その他の端子は OPEN としてください。




図 70 PROM のメモリマップ例




図 71 高速プログラミングフローチャート

プログラミング電気的特性

DC 特性(特記なき場合は $V_{CC}=6V\pm0.25V$ 、 $V_{PP}=12.5V\pm0.3V$ 、 $V_{SS}=0V$ 、 $T_a=25^{\circ}C\pm5^{\circ}C$)

項	目	記号	測定条件	min	typ	max	単位
入力"High"レベル電圧	$O_0 \sim O_4$, $A_0 \sim A_{14}$, \overline{OE} , \overline{CE}	V_{IH}		2.2	_	V _{cc} +0.3	V
入力"Low"レベル電圧	$O_0 \sim O_4$, $A_0 \sim A_{14}$, \overline{OE} , \overline{CE}			-0.3	_	0.8	V
出力"High"レベル電圧	O ₀ ~O ₄	V_{OH}	$I_{OH} = -200 \mu A$	2.4	_	_	V
出力"Low"レベル電圧	O ₀ ~O ₄	V _{OL}	I _{OL} =1.6mA	_	_	0.4	V
入力クリーク電流	$O_0 \sim O_4$, $A_0 \sim A_{14}$, \overline{OE} , \overline{CE}	I _{IL}	$V_{in} = 5.25 V / 0.5 V$	_	_	2	μΑ
V _{cc} 電流		I _{cc}		-	_	30	mA
V _{PP} 電流		I _{PP}		-	_	40	mA

AC 特性(特記なき場合は $V_{\rm CC}=6V\pm0.25V$ 、 $V_{\rm PP}=12.5V\pm0.3V$ 、 $T_{\rm a}=25^{\circ}C\pm5^{\circ}C$)

項目	記号	測定条件	min	typ	max	単位
アドレスセットアップ時間	t _{AS}		2	_	_	μs
OE セットアップ時間	t _{OES}		2	-	_	μs
データセットアップ時間	t _{DS}		2	_	_	μs
アドレスホールド時間	t _{AH}		0	_	_	μs
データホールド時間	t _{DH}		2	_	_	μs
データ出力ディスエーブル時間	t _{DF}	図 72	ı	_	130	ns
V _{PP} セットアップ時間	t _{VPS}		2	_	_	μs
プログラムパルス幅	t _{PW}		0.95	1.0	1.05	ms
オーバプログラム時の CE パルス幅	t _{OPW}		2.85	_	78.75	ms
V _{cc} セットアップ時間	t _{VCS}	0%	2	_	_	μs
データ出力遅延時間	t _{OE}		0	_	500	ns

【注】 入力パルスレベル

0.8~2.2V

入力立ち上がり/立ち下がり時間

≦20ns

タイミング参照レベル

入力: 1.0V,2.0V 出力: 0.8V,2.0V




図 72 PROM プログラム/ベリファイタイミング

TOOK CX

ZTAT®マイコン使用上の注意事項

1. ZTAT®マイコン内蔵プログラマブル ROM の特性および応用上の注意

(1) 書き込み/消去原理

ZTAT®マイコンのメモリセルは EPROM と同じ構造です。したがって通常の EPROM と同様にコントロールゲートとドレインに高電圧を印加し、電子をホットエレクトロンとしてフローティングゲートに注入することにより行われます。フローティングゲートに蓄えられた電子は SiO_2 膜のエネルギー障壁に囲まれて安定し、メモリ素子のしきい値電圧が変化して当該ビットは"O"になります。

メモリ素子の電子は時間とともに減少します。

電子の減少には次のような原因があります。

- (a) 紫外線;紫外線によって電子は励起され、放出されます。 (消去の原理)
- (b) 熱;蓄積された電子は熱励起されて放出されます。
- (c) 高電圧の印加;コントロールゲートやドレインに印加した高電圧によって電子が消失することがあります。

フローティングゲートを<mark>包む酸化膜に</mark>欠陥などがあると、この電子消失は顕著になります。しかし通常このような欠陥品は除去しておりますので、正常のメモリセルでは電子消失はほとんどありません。フローティングゲートに電子のないメモリ素子の当該ビットは"1"になっています。




図 73 EPROM メモリセルの断面図

(2) PROM 書き込み時

PROM への書き込み程度はプログラム電圧 V_{PP} が高いほど、またプログラムパルス幅 t_{PW} が長いほど多くの電子が注入され、十分に書き込まれますが、書き込みは規定された電圧、タイミングで行ってください。 V_{PP} に定格以上の電圧を加えますと p_{PP} 接合が損傷して永久破壊にいたることがあります。特に PROMライタのオーバーシュートなどには十分注意してください。また端子への負電圧ノイズは寄生トランジスタ効果を誘発し、降伏電圧を見かけ上小さくすることがありますので注意が必要です。

ZTAT®マイコンはソケットアダプタを介して PROM ライタと電気的に接続されますので、次の点にも注意してください。

- (a) 書き込み前にソケットアダプタが PROM ライタに確実に固定されていることを確認してください。
- (b) 書き込み中にはソケットアダプタ、製品には触れないようにしてください。接触不良により書き込み不良になることがあります。



(3) 内蔵 PROM 書き込み後の信頼性

一般に半導体製品は初期に発生する不良を除けば、製品本来の信頼性を確保することができます。この 初期不良を除くためには「スクリーニング」という手段がとられます。高温放置は PROM メモリセルの 初期のデータ保持不良を短時間で除く一種のスクリーニングです。(「(1) 書き込み/消去原理」参照)。 ZTAT®マイコンでもウェハ製造工程で実施されていますのでデータ保持特性は良好なレベルにありますが、さらに特性を向上させるためには、ユーザにおきましてもデータ書き込み後、150℃の高温放置を実施していただくことは大変有効です。図 74 に推奨スクリーニングフローを示します。



図 74 推奨スクリーニングフロー

- 【注】 同じ PROM ライタでプログラミング中、書き込み不良が連続して発生した場合には書き込みを中止して、PROM ライタ、ソケットアダプタなどに異常がないか確認してください。書き込みあるいは高温放置後のプログラム確認において異常がありましたら、当社技術担当にご連絡ください。
- (4) 書き込み率について

書き込み率は95%以上を保証させていただきます。

アドレッシングモード

1. RAM アドレッシング

MCUには、図75に示すようにレジスタ間接アドレッシング、直接アドレッシング、メモリレジスタアドレッシングの3種のRAMアドレッシングモードがあります。

- (1) レジスタ間接アドレッシング
 - レジスタ間接アドレッシングでは、W レジスタ、X レジスタおよび Y レジスタの合計 10 ビットの内容が RAM アドレスとして用いられます。
- (2) 直接アドレッシング

直接アドレッシングの命令は2ワード命令であり、オペコードに続く2ワード目(10 ビット)が RAM アドレスとして用いられます。

(3) メモリレジスタアドレッシング

LAMR 命令、XMRA 命令によって、 $\$040 \sim \$04F$ の 16 ディジット(メモリレジスタ:MR)をアクセスすることができます。




図 75 RAM アドレッシング

2. ROM アドレッシングモードと P 命令

MCU には図 76 に示すように、4種の ROM アドレッシングモードがあります。




図 76 ROM アドレッシングモード

(1) ダイレクトアドレッシングモード

JMPL 命令、BRL 命令および CALL 命令により、ROM メモリ空間のすべてのアドレスへ分岐できます。 すなわち、プログラムカウンタの 14 ビット($PC_{13} \sim PC_0$)を 14 ビットイミディエイトデータで置き換えたアドレスへ分岐できます。

(2) カレントページアドレッシングモード

ROM メモリ空間を\$0000 から 256 ワードごとに分割して各 256 ワードをページと呼びます。BR 命令により同一ページ内のアドレスへ分岐できます。すなわちプログラムカウンタの下位 8 ビット($PC_7 \sim PC_0$)を 8 ビットイミディエイトデータで置き換えたアドレスへ分岐できます。ただし、ページの境界に置かれた BR 命令の分岐先は、他の場合と異なりますので、図 78 を参照してください。

(3) ゼロページアドレッシングモード

CAL 命令により、\$0000~\$003F にあるサブルーチンへ分岐できます。すなわち、プログラムカウンタの下位 6 ビット(PC $_5$ ~PC $_0$)を 6 ビットイミディエイトデータで置き換え、上位 8 ビット(PC $_1$ 3~PC $_6$)を"0"としたアドレスへ分岐できます。

(4) テーブルデータアドレッシングモード

TBR 命令により、4 ビットイミディエイトデータとアキュムレータ、B レジスタの内容によって決まるアドレスへ分岐できます。

(5) P 命令

P 命令により、テーブルデータアドレッシングで決まるアドレスの ROM データを参照できます。ビット 9 を"0"、ビット 8 を"1"にすることにより、参照された ROM データの下位 8 ビットがアキュムレータ、B レジスタに書き込まれます(図 77 参照)。

P命令によってプログラムカウンタは影響を受けません。

(6) ページの境界における BR 命令の分岐先の説明

BR がページの境界(256n+255)にあるとき、その命令の実行によってプログラムカウンタの内部がハードアーキテクチャにより次のページに移ります。したがって、ページの境界にある BR を用いるときは分岐 先を次のページ内に設定してください (図 78 参照)。

なお、HMCS400 シリーズクロスアセンブラは品種にかかわらず ROM ページを自動改頁(自動ページング) する機能を備えています。




図 77 P 命令




図 78 ページの境界における BR 命令の分岐先

命令セット

MCUには、101の命令があります。これらの命令は、次の10種類に分類することができます。

- (1) イミディエイト命令
- (2) レジスタ・レジスタ命令
- (3) RAM アドレス命令
- (4) RAM・レジスタ命令
- (5) 演算命令
- (6) 比較命令
- (7) RAM ビット操作命令
- (8) ROM アドレス命令
- (9) 入出力命令
- (10) コントロール命令

___(1) イミディエイト命令

OPERATION	MNEMONIC		(ЭP	ER.	ΑТ	101	1 C	DDI	=		FUNCTION	STATUS	WORDS/
														CYCLES
Load A from Immediate	LAli	1	0	0	0	1	1	i ₃	i ₂	i ₁	i ₀	i→A		1/1
Load B from Immediate	LBli	1	0	0	0	0	0	i ₃	i ₂	i ₁	i ₀	i→B		1/1
Load Memory from	LMIDi、d	0	1	1	0	1	0	l ₃	l ₂	I ₁	Io	i→M		2/2
Immediate		d_9	d_8	d ₇	d_6	d_5	d_4	d_3	d_2	d_1	d_0			
Load Memory from	LMIIYi	1	0	1	0	0	1	i ₃	i ₂	i ₁	i ₀	i→M、	NZ	1/1
Immediate、Increment Y												Y+1→Y		

(2) レジスタ・レジスタ命令

OPERATION	MNEMONIC	OPERATION CODE								١,		FUNCTION	STATUS	WORDS/
											\square	-		CYCLES
Load A from B	LAB	0	0	0	1	0	0	1	0	0	0	B→A		1/1
Load B from A	LBA	0	0	1	1	0	0	1	0	0	0	A→B		1/1
Load A from W	LAW*	0	1	0	0	0	0	0	0	0	0	W→A		2/2*
		0	0	0	0	0	0	0	0	0	0			
Load A from Y	LAY	0	0	1	0	1	0	1	1	1	1	Y→A		1/1
Load A from SPX	LASPX	0	0	0	1	1	0	1	0	0	0	SPX→A		1/1
Load A from SPY	LASPY	0	0	0	1	0	1	1	0	0	0	SPY→A		1/1
Load A from MR	LAMR m	1	0	0	1	1	1	m_3	m_2	m ₁	m_0	$MR (m) \rightarrow A$		1/1
Exchange MR and A	XMRA m	1	0	1	1	1	1	m_3	m ₂	m ₁	m_0	$MR (m) \leftrightarrow A$		1/1

(3) RAM アドレス命令

OPERATION	MNEMONIC			OP	ER	ΑT	ION	1 C	OD	Е		FUNCTION	STATUS	WORDS/
														CYCLES
Load W from Immediate	LWIi	0	0	1	1	1	1	0	0	i ₁	i ₀	i→W		1/1
Load X from Immediate	LXIi	1	0	0	0	1	0	i ₃	i ₂	i ₁	i ₀	i→X		1/1
Load Y from Immediate	LYli	1	0	0	0	0	1	i ₃	i ₂	i ₁	i ₀	i→Y		1/1
Load W from A	LWA*	0	1	0	0	0	1	0	0	0	0	A→W		2/2*
		0	0	0	0	0	0	0	0	0	0			
Load X from A	LXA	0	0	1	1	1	0	1	0	0	0	A→X		1/1
Load Y from A	LYA	0	0	1	1	0	1	1	0	0	0	A→Y		1/1
Increment Y	IY	0	0	0	1	0	1	1	1	0	0	Y+1→Y	NZ	1/1
Decrement Y	DY	0	0	1	1	0	1	1	1	1	1	Y-1→Y	NB	1/1
Add A to Y	AYY	0	0	0	1	0	1	0	1	0	0	Y+A→Y	OVF	1/1
Subtract A from Y	SYY	0	0	1	1	0	1	0	1	0	0	Y−A→Y	NB	1/1
Exchange X and SPX	XSPX	0	0	0	0	0	0	0	0	0	1	X⇔SPX		1/1
Exchange Y and SPY	XSPY	0	0	0	0	0	0	0	0	1	0	Y⇔SPY		1/1
Exchange X and SPX、	XSPXY	0	0	0	0	0	0	0	0	1	1	X⇔SPX、		1/1
Y and SPY												Y⇔SPY		

【注】 * LAW、LWA 命令は2ワード目にオペランド(\$000)が必要ですが、アセンブラで自動発生するために記述する必要はありません。

(4) RAM・レジスタ命令

OPERATION	MNEMONIC	OPERATION CODE FUNCTION	STATUS	WORDS/ CYCLES
Load A from Memory	LAM	0 0 1 0 0 1 0 0 0 0 M→A		1/1
	LAMX	0 0 1 0 0 1 0 0 0 1 M→A、 X↔SPX		
	LAMY	0 0 1 0 0 1 0 0 1 0 M→A、 Y↔SPY		
	LAMXY	0 0 1 0 0 1 0 0 1 1 M→A、 X↔SPX、 Y↔SPY		
Load A from Memory	LAMD d	$\begin{array}{cccccccccccccccccccccccccccccccccccc$		2/2
Load B from Memory	LBM	0 0 0 1 0 0 0 0 0 M→B		1/1
,	LBMX	0 0 0 1 0 0 0 0 0 1 M→B、 X↔SPX		
	LBMY	0 0 0 1 0 0 0 0 1 0 M→B、 Y↔SPY		
	LBMXY	0 0 0 1 0 0 0 0 1 1 M→B, X↔SPX, Y↔SPY		
Load Memory from A	LMA	0 0 1 0 0 1 0 1 0 0 A→M		1/1
	LMAX	0 0 1 0 0 1 0 1 0 1 A→M、 X↔SPX		
	LMAY	0 0 1 0 0 1 0 1 1 0 A→M, Y↔SPY		
	LMAXY	0 0 1 0 0 1 0 1 1 1 A→M、 X↔SPX、 Y↔SPY		
Load Memory from A	LMAD d	$\begin{array}{cccccccccccccccccccccccccccccccccccc$		2/2
Load Memory from A. Increment Y	LMAIY	0 0 0 1 0 1 0 0 0 0 A→M、 Y+1→Y	NZ	1/1
	LMAIYX	0 0 0 1 0 1 0 0 0 1 A→M, Y+1→Y X↔SPX		
Load Memory from A, Decrement Y	LMADY	0 0 1 1 0 1 0 0 0 0 A→M、 Y-1→Y	NB	1/1
Socionon 1	LMADYX	0 0 1 1 0 1 0 0 0 1 A→M, Y-1→Y X↔SPX		

OPERATION	MNEMONIC		(ЭP	ERA	AΤΙ	ON	CC	DDE	•		FUNCTION	STATUS	WORDS/ CYCLES
Exchange Memory and A	XMA	0	0	1	0	0	0	0	0	0	0	M↔A		1/1
	XMAX	0	0	1	0	0	0	0	0	0	1	M↔A、 X↔SPX		
	XMAY	0	0	1	0	0	0	0	0	1	0	M↔A、 Y↔SPY		
	XMAXY	0	0	1	0	0	0	0	0	1	1	M⇔A、 X⇔SPX、 Y⇔SPY		
Exchange Memory and A	XMAD d	0	1	1	0	0	0	0	0	0	0	M↔A		2/2
		d_9	d_8	d_7	d_6	d_5	d_4	d_3	d_2	d_1	d_0			
Exchange Memory and B		0	0	1	1	0	0	0	0	0		М⇔В		1/1
	XMBX	0	0	1	1	0	0	0	0	0	1	M↔B、 X↔SPX		
	XMBY	0	0	1	1	0	0	0	0	1	0	M↔B、 Y↔SPY		
	XMBXY	0	0		1							M⇔B、 X⇔SPX、 Y⇔SPY		
			•									Car		

(5) 演算命令

OPERATION	MNEMONIC		(OPI	ERA	λTI	ON	CC	DDE	=		FUNCTION	STATUS	WORDS/ CYCLES
Add Immediate to A	Ali	1	0	1	0	0	0	i ₃	i ₂	i ₁	i ₀	A+i→A	OVF	1/1
Increment B	IB	0	0	0	1	0	0	1	1	0	0	B+1→B	NZ	1/1
Decrement B	DB	0	0	1	1	0	0	1	1	1	1	B−1→B	NB	1/1
Decimal Adjust for Addition	DAA	0	0	1	0	1	0	0	1	1	0			1/1
Decimal Adjust for Subtraction	DAS	0	0	1	0	1	0	1	0	1	0			1/1
Negata A	NEGA	0	0	0	1	1	0	0	0	0	0	Ā+1→A		1/1
Complement B	COMB	0	1	0	1	0	0	0	0	0	0	B→B		1/1
Rotate Right A with Carry	ROTR	0	0	1	0	1	0	0	0	0	0			1/1
Rotate Left A with Carry	ROTL	0	0	1	0	1	0	0	0	0	1			1/1
Set Carry	SEC	0	0	1	1	1	0	1	1	1	1	1→CA		1/1
Reset Carry	REC	0	0	1	1	1	0	1	1	0	0	0→CA		1/1
Test Carry	TC	0	0	0	1	1	0	1	1	1	1		CA	1/1
Add A to Memory	AM	0	0	0	0	0	0	1	0	0	0	M+A→A	OVF	1/1
Add A to Memory	AMD d	0 d ₉	1 d ₈	0 d ₇	0 d ₆	0 d ₅	0 d ₄	1 d ₃	0 d ₂	0 d ₁	0 d ₀	M+A→A	OVF	2/2
Add A to Memory with Carry	AMC	0	0	0	0	0	1	1	0	0	0	M+A+CA→A OVF→CA	OVF	1/1
Add A to Memory with Carry	AMCD d	0 d ₉	1 d ₈	0 d ₇	0 d ₆	- 1	1 d ₄		-	0 d ₁	0 d ₀	M+A+CA→A OVF→CA	OVF	2/2
Subtract A from Memory with Carry	SMC	0	0	1	0	0	1	1	0	0	0	M−A− CA →A NB→CA	NB	1/1
Subtract A from Memory with Carry	SMCD d	0 d ₉	1 d ₈	1 d ₇	0 d ₆	0 d ₅	1 d ₄	1 d ₃	0 d ₂	0 d ₁	0 d ₀	M—A— CA →A NB→CA	NB	2/2
OR A and B	OR	0	1	0	1	0	0	0	1	0	0	A∪B→A		1/1
AND Memory with A	ANM	0	0	1	0	0	1	1	1	0	0	A∩M→A	NZ	1/1
AND Memory with A	ANMD d	0 d ₉	1 d ₈	1 d ₇	0 d ₆	0 d ₅	1 d ₄	1 d ₃	1 d ₂	0 d ₁	0 d ₀	A∩M→A	NZ	2/2
OR Memory with A	ORM	0	0	0	0	0	0	1	1	0	0	A∪M→A	NZ	1/1
OR Memory with A	ORMD d	0 d ₉	1 d ₈	0 d ₇	0 d ₆	0 d ₅	0 d ₄	1 d ₃	1 d ₂	0 d ₁	0 d ₀	A∪M→A	NZ	2/2
EOR Memory with A	EORM	0	0	0	0	0	1	1	1	0		A⊕M→A	NZ	1/1
EOR Memory with A	EORMD d	0 d ₉	1 d ₈	0 d ₇	0 d_6	0 d ₅	1 d ₄	1 d ₃	1 d ₂	0 d ₁	0 d ₀	A⊕M→A	NZ	2/2

(6) 比較命令

OPERATION	MNEMONIC	OPERATION CODE FUNCTION	STATUS	WORDS/ CYCLES
Immediate Not Equal to Memory	INEM i	0 0 0 0 1 0 i_3 i_2 i_1 i_0 $i \neq M$	NZ	1/1
Immediate Not Equal to Memory	INEMDi、d	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	NZ	2/2
A Not Equal to Memory	ANEM	0 0 0 0 0 0 0 1 0 0 A≠M	NZ	1/1
A Not Equal to Memory	ANEMD d	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	NZ	2/2
B Not Equal to Memory	BNEM	0 0 0 1 0 0 0 1 0 0 B≠M	NZ	1/1
Y Not Equal to Immediate	YNEI i	$0 \ 0 \ 0 \ 1 \ 1 \ 1 \ i_3 \ i_2 \ i_1 \ i_0 \ Y \neq i$	NZ	1/1
Immediate Less or Equal to Memory	ILEM i	$0 \ 0 \ 0 \ 0 \ 1 \ 1 \ i_3 \ i_2 \ i_1 \ i_0 \ i {\leq} M$	NB	1/1
Immediate Less or Equal to Memory	ILEMDi、d	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	NB	2/2
A Less or Equal to Memory	ALEM	0 0 0 0 0 1 0 1 0 0 A≦M	NB	1/1
A Less or Equal to Memory	ALEMD d	0 1 0 0 0 1 0 1 0 0 A≦M d ₉ d ₈ d ₇ d ₆ d ₅ d ₄ d ₃ d ₂ d ₁ d ₀	NB	2/2
B Less or Equal to Memory	BLEM	0 0 1 1 0 0 0 1 0 0 B≦M	NB	1/1
A Less or Equal to Immediate	ALEI i	1 0 1 0 1 1 i_3 i_2 i_1 i_0 $A \leq i$	NB	1/1

(7) RAM ビット操作命令

		Ţ /	
OPERATION	MNEMONIC	OPERATION CODE FUNCTION STATUS	WORDS/
			CYCLES
Set Memory Bit	SEM n	0 0 1 0 0 0 0 1 n ₁ n ₀ 1→M (n)	1/1
Set Memory Bit	SEMD n、d	0 1 1 0 0 0 0 1 n ₁ n ₀ 1→M (n)	2/2
		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	
Reset Memory Bit	REM n	0 0 1 0 0 0 1 0 n ₁ n ₀ 0→M (n)	1/1
Reset Memory Bit	REMD n、d	$\begin{array}{cccccccccccccccccccccccccccccccccccc$	2/2
		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	
Test Memory Bit	TM n	0 0 1 0 0 0 1 1 n ₁ n ₀ M (n)	1/1
Test Memory Bit	TMD n、d	0 1 1 0 0 0 1 1 n ₁ n ₀ M (n)	2/2
		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	

(8) ROM アドレス命令

OPERATION	MNEMONIC	OPERATION CODE FUNCTION STATUS	WORDS/
			CYCLES
Branch on Status 1	BR b	1 1 b ₇ b ₆ b ₅ b ₄ b ₃ b ₂ b ₁ b ₀ 1	1/1
Long Branch on Status 1	BRL u	0 1 0 1 1 1 p ₃ p ₂ p ₁ p ₀ 1	2/2
		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	
Long Jump	JMPL u	0 1 0 1 0 1 p ₃ p ₂ p ₁ p ₀	2/2
Unconditionally		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	
Subroutine Jump on	CAL a	0 1 1 1 a ₅ a ₄ a ₃ a ₂ a ₁ a ₀ 1	1/2
Status 1			
Long Subroutine Jump	CALL u	0 1 0 1 1 0 p ₃ p ₂ p ₁ p ₀ 1	2/2
on Status 1		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	
Table Branch	TBR p	0 0 1 0 1 1 p ₃ p ₂ p ₁ p ₀	1/1
Return from Subroutine	RTN	0 0 0 0 1 0 0 0 0	1/3
Return from Interrupt	RTNI	0 0 0 0 0 1 0 0 0 1 1→IE、 ST	1/3
		CA 回復	

		CA 回復	
	, C	(9)入出力命令	
OPERATION	MNEMONIC	OPERATION CODE FUNCTION STATUS	WORDS/ CYCLES
Set Discrete I/O Latch	SED	0 0 1 1 1 0 0 1 0 0 1 →D (Y)	1/1
Set Discrete I/O Latch Direct	SEDD m	1 0 1 1 1 0 $m_3 m_2 m_1 m_0$ 1 \rightarrow D (m)	1/1
Reset Discrete I/O Latch	RED	0 0 0 1 1 0 0 1 0 0 0→D (Y)	1/1
Reset Discrete I/O Latch Direct	REDD m	1 0 0 1 1 0 $m_3 m_2 m_1 m_0 0 \rightarrow D (m)$	1/1
Test Discrete I/O Latch	TD	0 0 1 1 1 0 0 0 0 0 D (Y)	1/1
Test Discrete I/O Latch Direct	TDD m	1 0 1 0 1 0 m ₃ m ₂ m ₁ m ₀ D (m)	1/1
Load A from R-Port Register	LAR m	1 0 0 1 0 1 $m_3 m_2 m_1 m_0 R (m) \rightarrow A$	1/1
Load B from R-Port Register	LBR m	1 0 0 1 0 0 $m_3 m_2 m_1 m_0 R (m) \rightarrow B$	1/1
Load R-Port Register from A	LRA m	1 0 1 1 0 1 $m_3 m_2 m_1 m_0 A \rightarrow R (m)$	1/1
Load R-Port Register from B	LRB m	1 0 1 1 0 0 $m_3 m_2 m_1 m_0 B \rightarrow R (m)$	1/1
Pattern Generation	Рр	0 1 1 0 1 1 p ₃ p ₂ p ₁ p ₀	1/2

(10) コントロール命令

OPERATION	MNEMONIC	OPERATION CODE							FUNCTION	STATUS	WORDS/			
														CYCLES
No Operation	NOP	0	0	0	0	0	0	0	0	0	0			1/1
Start Serial	STS	0	1	0	1	0	0	1	0	0	0			1/1
Stand-by Mode/Watch	SBY	0	1	0	1	0	0	1	1	0	0			1/1
Mode*														
Stop Mode/Watch Mode	STOP	0	1	0	1	0	0	1	1	0	1			1/1

【注】 * サブアクティブモードからの遷移時のみ



表 30 オペコードマップ

O NO SS SS SS ALE AM		R8					0												1	1							
1	R9	₩,			5	6 7	8	9 /	ΑВ	С	D	Е	1		1 2 3	3 4	1	5 6	7	8	9	Α	В	С	D	Е	F
1		0	NO XSP XSP XSP XSP X X	SP ANE Y M			AM			OR M			LA W			AN M	JE D			D,				OR MD			
3		1	рти	ALE			AM C			EOR M			LW A			AL	Ε			AM CD				EOR MD			
A LBM/XY SNE		2			INEN	1			i(4)								IN	NEMD					i(4)				
S LMAIY AYY		3			ILEM	1			i(4)								IL	EMD					i(4)				
C		4		BNE M						IВ			CO MB			0	R			STS	5			SBY	STO P		
T		5	(X)	AYY	,					ΙΥ							J۱	MPL				ı	0(4)				
O		6	NE GA	RED			LAS PX					7	гс				С	ALL				ļ	0(4)				
SEMDN(2) SEMDN(2) TMN(2) TMN(2)	0	7			YNEI	l			i(4)								В	RL				ı	0(4)	_			
A RIL DA DAS LAY LIMID (4) B TBR p(4) P p(4) C XMM(XY) BLE LBA DB CAL a(6) D LMADY SYY LYA DY E TD SED LXA REC SEC F LWN(2) 0 LBI i(4) 1 LYI i(4) 2 LXI i(4) 3 LAI i(4) 4 LBR m(4) 5 LAR m(4) 6 REDD m(4) 7 LAMR m(4) 6 REDD m(4) 9 LMIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) C LRB m(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)	$ $	8	XMA(XY)		SEM	n(2)		REMn	(2)		TMn	(2)	AD				-	EMDn(_		/IDn(2			TMD	n(2)	
A R L A D D D D D D D D D		9					SM C			AN M			MD			A	M D			CD				AN MD			
C XMB(XY) BLE M LBA DB DB CAL a(6) D LMADY SYY LYA DY E TD SED LXA REC SEC F LWI(2) 0 LBI i(4) 1 LYI i(4) 2 LXI i(4) 3 LAI i(4) 4 LBR m(4) 5 LAR m(4) 6 REDD m(4) 7 LAMR m(4) 9 LMIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) C LRB m(4) E SEDD m(4) F XMRA m(4)		Α	ROTIROT R L					Di	AS			L	AY				LI	MID				i	(4)				_
C AMBQY SYY		В		_					p(4)								Р	1				ļ	0(4)				
D (X)		С		M			LBA					[DВ				С	AL				á	a(6)				
F		D		SYY			LYA		_	4	K		_														
0 LBI i(4) 1 LYI i(4) 2 LXI i(4) 3 LAI i(4) 4 LBR m(4) 5 LAR m(4) 6 REDD m(4) 7 LAMR m(4) 8 AI i(4) 9 LMIIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)		Е		SED			LXA			REC		S	EC														
7 LAMR m(4) 8 Al i(4) 9 LMIIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)		F	LWIi(2)																								_
7 LAMR m(4) 8 Al i(4) 9 LMIIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)												_															
7 LAMR m(4) 8 Al i(4) 9 LMIIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)	-												_														
7 LAMR m(4) 8 Al i(4) 9 LMIIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)															~												
7 LAMR m(4) 8 Al i(4) 9 LMIIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)												_			~			٦,									
7 LAMR m(4) 8 AI i(4) 9 LMIIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)												+						•)									
7 LAMR m(4) 8 Al i(4) 9 LMIIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)						`																					
1																							٠/٥١				
9 LMIIY i(4) A TDD m(4) B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)	1					•											В	ux.					J(0)				
A TDD m(4) B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)						,																					
B ALEI i(4) C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)		_																									
C LRB m(4) D LRA m(4) E SEDD m(4) F XMRA m(4)																											
D LRA m(4) E SEDD m(4) F XMRA m(4)																											
E SEDD m(4) F XMRA m(4)		_										+															
F XMRA m(4)					SEDE)																					
					XMRA	4																					
2サイクル命令 3サイクル (2ワード/2サイクル) 2サイクル命令		1	 ワード/	ſ	<u> </u>	…1ワ-	ードノ	/ r		·RA	Mダ·	イレ:	ー クトア	ド	レス命令	ì			2ワー	- F.	_						

絶対最大定格

名称	記号	規格値	単位	注記
電源電圧	V_{CC}	−0.3 ~ +7.0	V	
プログラム電圧	V_{PP}	-0.3 ~ +14.0	V	1
端子電圧	V_T	$-0.3 \sim V_{CC} + 0.3$	V	
許容総入力電流(LSIへの流入)	ΣI_0	100	mA	2
許容総出力電流(LSI からの流出)	$-\Sigma I_0$	50	mA	3
許容入力電流(LSI への流入)	I _o	4	mA	4,5
		30	mA	4,6
許容出力電流(LSI からの流出)	$-I_0$	4	mA	7、8
		20	mA	7、9
動作温度	Topr	-20 ~ +75	°C	10、12
		-40 ~ +85	°C	11、12
保存温度	Tstg	-55 ~ +125	°C	13

- 【注】 1. HD407A4374、HD407C4374、HD407A4384、HD407C4384、HD407A4389、HD407C4389 の TEST (V_{PP}) 端子に適用します。
 - 2. 許容総入力電流とは、同時に全入出力端子から GND へ流し込める電流の総和です。
 - 3. 許容総出力電流とは、Vccから全入出力端子へ流し出せる電流の総和です。
 - 4. 許容入力電流とは、各入出力端子から GND へ流し込める電流の最大値です。
 - 5. D₀~D₃、D₈、D₉、R ポートに適用します。
 - 6. D₄~D₇に適用します。
 - 7. 許容出力電流とは、Vcc から各入出力端子へ流し出せる電流の最大値です。
 - 8. D₄~D₉、R ポートに適用します。
 - 9. D₀~D₃に適用します。
 - 10. マスク ROM に適用します。
 - 11. ZTAT®に適用します。
 - 12. 動作温度とは、LSI に通電(「電気的特性」で示す電圧(Vccq)を印加)してもよい温度です。
 - 13. チップの場合、保管仕様がパッケージ品と異なりますので、詳しくは弊社営業担当にご確認ください。

絶対最大定格をこえて LSI を使用した場合、LSI の永久破壊となることがあります。また、通常動作では「電気的特性」の条件で使用することが望ましく、この条件をこえると LSI の誤動作の原因になると共に、LSI の信頼性に悪影響を及ぼすことがあります。

電気的特性

DC 特性

特記なき場合は、 マスク ROM

: $V_{CC} = 1.8V \sim 5.5V$, GND = 0V, $T_a = -20 \sim +75$ °C

(ただし HCD404082、HCD40C4082、HCD404084、HCD40C4084 は

: $V_{CC} = 1.8V \sim 5.5V$, GND = 0V, $T_a = +75^{\circ}C$)

 $ZTAT^{\tiny{\circledR}}$

: $V_{CC} = 2.0V \sim 5.5V$, GND = 0V, $T_a = -40 \sim +85$ °C

項目	記号	適用端子	測定条件		見格値		単位	注記
				min	typ	max		
入力 High レベル電圧	V _{IH}	RESET, SCK, SI, \overline{INT}_0 , \overline{WU}_0 , EVNB		0.9V _{cc}	_	V _{cc} + 0.3	V	
		OSC ₁	外部クロック動作	V _{CC} -0.3	_	V _{cc} + 0.3	>	
入力 Low レベル電圧	V _{IL}	RESET, SCK, SI, INT ₀ , WU ₀ , EVNB		-0.3	_	0.10V _{CC}	V	
		OSC ₁	外部クロック動作	-0.3	_	0.3	V	
出力 High レベル電圧	V _{OH}	SCK, SO, TOB, TOC	−I _{OH} =0.3mA	V _{CC} -0.5	_	_	V	
出力 Low レベル電圧	V _{OL}	SCK, SO, TOB, TOC	$I_{OL} = 0.4 \text{mA}$	_	-	0.4	V	
入出カリーク電圧	I _{IL}	RESET, SCK, SI, INT ₀ , WU ₀ , EVNB, OSC ₁ , TOB, TOC, SO	V _{in} =0V~V _{cc}	-	_	1	μА	1
アクティブモード	I _{CC1}	V _{cc}	$V_{CC}=5V$, $f_{OSC}=4MHz$	_	1.5	3.5	mA	2, 7
消費電流					1.2	2.5	mΑ	2, 8
	I _{CC2}		$V_{cc}=3V$, $f_{osc}=800$ kHz		0.4	1.0	mΑ	2, 7
				-	0.3	0.7	mΑ	2、8
	I _{CC3}		$V_{CC}=5V$, $f_{OSC}=8MHz$	_	2.7	9.0	mΑ	2, 9
				_	2.2	4.5	mΑ	2,10
スタンバイモード	I _{SBY1}	V _{cc}	Vcc=5V、f _{OSC} =4MHz	_	1.0	1.5	mΑ	3, 7
消費電流				_	0.6	1.3	mΑ	3, 8
	I _{SBY2}		Vcc=3V, f _{OSC} =800kHz	_	0.3	0.6	mΑ	3、7
				_	0.2	0.5	mΑ	3、8
	I _{SBY3}		Vcc=5V、f _{OSC} =8MHz	_	1.4	4.0	mΑ	3, 9
				_	1.0	2.5	mA	3,10
サブアクティブ モード消費電流	I _{SUB}	V _{cc}	Vcc=3V、 32kHz 発振器使用	_	10	35	μΑ	4, 5
ウォッチモード 消費電流	I _{WTC}	V _{cc}	Vcc=3V、 32kHz 発振器使用	_	6	10	μΑ	4, 5
ストップモード 消費電流	I _{STOP}	V _{cc}	Vcc=3V、 32kHz 発振器なし	_	_	5	μΑ	4

Ī	項目	記号	適用端子	測定条件	ŧ	見格値		単位	注記
					min	typ	max		
	ストップモード 維持電圧	V_{STOP}	V _{cc}	32kHz 発振器なし	1.5	-	-	V	6

- 【注】 1. 出力バッファに流れる電流を除きます。
 - 2. MCU がリセット状態にあり、入出力電流が流れないときの電源電流です。

測定条件	MCU の状態 ●	リセット状態
	端子の状態 ●	RESET、TEST····GND 電位

3. 内蔵タイマが動作し、かつ入力電流が流れないときの電源電流です。

測定条件	MCU の状態	•	入出力:リセット状態と同じ
		•	スタンバイモード
		•	$f_{cyc} = f_{OSC} / 4$
	端子の状態	•	RESET····V _{cc} 電位
			TEST···GND 電位
			D ポート、R ポート・・・Vcc 電位

4. 入出力電流が流れないときの電源電流です。

測定条件	端子の状態	•	RESET····V _{cc} 電位
		•	TEST····GND 電位
		•<	D ポート、R ポート・・・V _{cc} 電位

- 5. HD404374 シリーズに適用。
- 6. RAM データ維持に必要な電圧です。
- 7. HD404374、HD404384、HD404389 シリーズに適用。
- 8. HD404082/HD404084 シリーズに適用。
- 9. HD40A4374/2、HD407A4374、HD40A4384/2、HD407A4384、HD40A4389/8、HD407A4389 に 適用。
- 10. HD40A4082/1、HD40A4084 に適用。

標準端子入出力特性

特記なき場合は、マスク ROM

: $V_{CC} = 1.8V \sim 5.5V$, GND = 0V, $T_a = -20 \sim +75^{\circ}C$

(ただし HCD404082、HCD40C4082、HCD404084、HCD40C4084 は

: $V_{CC} = 1.8V \sim 5.5V$, GND = 0V, $T_a = +75^{\circ}C$)

 $ZTAT^{\otimes}$: $V_{CC} = 2.0V \sim 5.5V$, GND = 0V, $T_a = -40 \sim +85^{\circ}C$

項目	記号	適用端子	測定条件	規格値			単位	注記
				min	typ	max		
入力 High レベル電圧	V_{IH}	R ポート、D ₈ 、D ₉		0.7V _{CC}	-	V _{CC} +0.3	V	
入力 Low レベル電圧	V_{IL}	R ポート、D ₈ 、D ₉		-0.3	_	$0.3V_{CC}$	V	
出力 High レベル電圧	V_{OH}	R ポート、D ₈ 、D ₉	-I _{OH} =0.3mA	V _{cc} -0.5	_	_	V	
出力 Low レベル電圧	V_{OL}	R ポート、D ₈ 、D ₉	I _{OL} =0.4mA	_	_	0.4	V	
入出カリーク電流	I _{IL}	R ポート、D ₈ 、D ₉	$V_{in}=0V\sim V_{CC}$	_	_	1	μΑ	1
プルアップ MOS 電流	-I _{PU}	R ポート、D ₈ 、D ₉	$V_{CC}=3V$, $V_{in}=0V$	10	50	150	μΑ	

【注】 1. 出力バッファに流れる電流を除きます。

大電流端子入出力特性

特記なき場合は、マスク ROM

: $V_{CC} = 1.8V \sim 5.5V$, GND = 0V, $T_a = -20 \sim +75$ °C

(ただし HCD404082、HCD40C4082、HCD404084、HCD40C4084 は

: $V_{CC} = 1.8V \sim 5.5V$, GND = 0V, $T_a = +75^{\circ}C$)

 $ZTAT^{\tiny{\circledR}}$

: $V_{CC} = 2.0 V \sim 5.5 V$, GND = 0 V, $T_a = -40 \sim +85 ^{\circ} C$

			CC					
項目	記号	適用端子	測定条件		規格値	1	単位	注記
				min	typ	max		
入力 High レベル電圧	V_{IH}	$D_0 \sim D_7$		0.7V _{CC}	ı	V _{cc} +0.3	>	
入力 Low レベル電圧	V_{IL}	$D_0 \sim D_7$		-0.3	-	0.3V _{CC}	V	
出力 High レベル電圧	V_{OH}	D ₄ ~D ₇	-I _{OH} =0.3mA	V _{cc} -0.5	_	_	V	
		$D_0 \sim D_3$	-I _{OH} =10mA	V _{cc} -2.0	_	_	V	
			V _{CC} =4.5∼5.5V					
出力 Low レベル電圧	V_{OL}	$D_0 \sim D_3$	I _{OL} =0.4mA	_	-	0.4	V	
		$D_4 \sim D_7$	I _{OL} =15mA	_	_	2.0	V	
	~		V _{CC} =4.5V∼5.5V					
入出カリーク電流		$D_0 \sim D_7$	$V_{in}=0V\sim V_{CC}$	_	_	1	μΑ	1
プルアップ MOS 電流	-I _{PU}	$D_0 \sim D_7$	$V_{cc}=3V$, $V_{in}=0V$	10	50	150	μΑ	

【注】 1. 出力バッファに流れる電流を除きます。

A/D コンバータ特性(HD404374/HD404384/HD404389 シリーズ)

特記なき場合は、マスク ROM

 $V_{CC} = 1.8 \text{V} \sim 5.5 \text{V}, \text{ GND} = 0 \text{V}, \text{ T}_a = -20 \sim +75 ^{\circ}\text{C}$

ZTAT®

 $V_{CC} = 2.0 \text{V} \sim 5.5 \text{V}$, GND=0V, $T_a = -40 \sim +85 ^{\circ}\text{C}$

項目	記号	適用端子	測定条件		規格値	<u> </u>	単位	注記
クロー	마스	地力圳」	例是未干				+四	工品
				min	typ	max		
アナログ電源電圧	AV_{CC}	AV _{CC}		V _{cc} -0.3	V_{cc}	V _{CC} +0.3	V	1
アナログ入力電圧	AV_in	AN₀∼AN₅		AV _{SS}	_	AV_{CC}	V	
AV _{cc} -AV _{ss} 間電流	I_{AD}		$V_{CC}=AV_{CC}=5.0V$	-	þ	500	μΑ	
アナログ入力容量	CA_{in}	AN ₀ ~AN ₅		_	15	_	pF	
分解能				_	10	_	ビット	
入力数				0	_	4	チャネル	
絶対精度			V _{CC} =AV _{CC} =1.8V~	_	_	±4.0	LSB	2
			5.5V					
			V _{CC} =AV _{CC} =2.0V~					3
			5.5V					
変換時間			V _{CC} =AV _{CC} =1.8V∼	125	_	_	t _{cyc}	2
			2.0V 未満					
			V _{CC} =AV _{CC} =2.0V∼	65	_	_	t _{cyc}	
			5.5V					
入力インピーダンス		AN ₀ ~AN ₅		1	_	_	MΩ	

- 【注】 1. A/D コンバータを使用しない場合は、 V_{CC} 端子に接続してください。また、 AV_{CC} の設定範囲は、 $1.8V \le AV_{CC} \le 5.5V$ (マスク ROM)、 $2.0V \le AV_{CC} \le 5.5V$ (ZTAT®)です。
 - 2. マスク ROM に適用します。
 - 3. ZTAT®に適用します。

AC 特性

特記なき場合は、マスク ROM

: $V_{CC} = 1.8V \sim 5.5V$, GND = 0V, $T_a = -20 \sim +75^{\circ}C$

(ただし HCD404082、HCD40C4082、HCD404084、HCD40C4084 は

: $V_{CC} = 1.8V \sim 5.5V$, GND = 0V, $T_a = +75^{\circ}C$)

 $ZTAT^{\tiny{\circledR}}$

: $V_{CC} = 2.0V \sim 5.5V$, GND = 0V, $T_a = -40 \sim +85$ °C

			. V _{CC} 2.0 V		GIVD		a TO	
項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
クロック発振周波数	f_{OSC}	OSC ₁ , OSC ₂	4 分周	0.4	_	4.5	MHz	1
(セラミック発振子、				0.4	_	8.5	MHz	1、3
水晶発振子)	f_X	X1、X2		_	32.768	_	kHz	4
クロック発振周波数	f_{OSC}	OSC ₁ , OSC ₂	4 分周	0.5	2.0	3.5	MHz	2、13
(抵抗発振)			Rf=20kΩ	0.5	2.2	3.5		2、12
インストラクション	t_{cyc}		4 分周	0.89	_	10	μs	
サイクルタイム	t _{subcyc}		4 分周	0.47	_	10	μs	3
(外部クロック入力、セ	•		32kHz 発振器使	-	244.14	1	μs	4
ラミック発振子、	1		用、					
水晶発振子)			8 分周					
			32kHz 発振器使	_	122.07	_	μs	4
			用、					
			4 分周					
インストラクション	t _{cyc}		4 分周	1.14	_	8.0	μs	5
サイクルタイム			$Rf=20k\Omega$					
(抵抗発振)								
発振安定時間	t_{RC}	OSC ₁ , OSC ₂	Voa	_	_	7.5	ms	6
(外部クロック入力)								
発振安定時間	t_{RC}	OSC ₁ , OSC ₂	V _{CC} =2.0∼5.5V	_	_	7.5	ms	6
(セラミック発振子)								
発振安定時間	t_{RC}	OSC ₁ , OSC ₂	V _{CC} =2.0~5.5V			30	ms	6
(水晶発振子)		X1、X2	T _a =-10~+60°C			2	S	4、6
			V _{CC} =2.0∼5.5V		-			
発振安定時間	t_{RC}	OSC ₁ , OSC ₂	Rf=20kΩ	_	_	0.5	ms	5, 6
(抵抗発振)			V _{CC} =2.0∼5.5V					
外部クロック	t_{CPH}	OSC ₁	f _{OSC} =4MHz	105	_	-	ns	7
High レベル幅			f _{OSC} =8MHz	52.5	_	_	ns	3, 7
外部クロック	t_{CPL}	OSC ₁	f _{OSC} =4MHz	105	_	-	ns	7
Low レベル幅			f _{OSC} =8MHz	52.5	_	1	ns	3, 7
外部クロック	t _{CPr}	OSC ₁	f _{OSC} =4MHz	_	_	20	ns	7
立ち上がり時間		_	f _{OSC} =8MHz	_	_	10	ns	3, 7
外部クロック	t _{CPf}	OSC ₁	f _{OSC} =4MHz	_	_	20	ns	7
立ち下がり時間			f _{OSC} =8MHz	_	_	10	ns	3, 7
INT₀、EVNB、WU₀	t _{IH}	$\overline{\text{INT}}_0$, EVNB, $\overline{\text{WU}}_0$		2	_	_	t _{cyc} /t _{subcyc}	8
High レベル幅							,, = 555590	
INT₀、EVNB、WU₀	t _{IL}	$\overline{\text{INT}}_0$, EVNB, $\overline{\text{WU}}_0$		2	_	_	$t_{\rm cyc}/t_{\rm subcyc}$	8
Low レベル幅	-						,, = 555590	
RESETLow レベル幅	t _{RSTL}	RESET		2	_	_	t _{cyc}	9
	NOTE	I .	1	1	1		-,-	

項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
RESET	t _{RSTr}	RESET		1	1	20	ms	9
立ち上がり時間								
入力容量	C_{in}	TEST を除く全入力	f=1MHz、V _{in} =0V	-	_	15	pF	
		端子						
		TEST		-	1	15	pF	10
		TEST		_	_	40	pF	11
OSC ₁ 、OSC ₂ ピン間	C_{RF}	OSC ₁ , OSC ₂		_	_	1	pF	5
容量(抵抗発振)								

- 【注】 1. サブシステム発振器 (32.768kHz 水晶発振) を使用する場合には、 $0.4 MHz \le f_{OSC} \le 1 MHz$ および、 $1.6 MHz \le f_{OSC} \le 8.5 MHz$ の範囲で使用してください。その際、システムクロック選択レジスタ (SSR) の SSR1 ビットの設定を、それぞれ 0 および 1 にしてください。
 - 2. typ.値は V_{cc}=3.5V の値です。
 - 3. HD40A4372/4、HD40A4382/4、HD40A4388/9、HD40A4081/2、HD40A4084、HD407A4374、HD407A4384、HD407A4389 において、 $V_{\rm cc}$ =4.0 \sim 5.5V 時に適用します。
 - 4. HD404374 シリーズに適用します。
 - 5. HD40C4372/4、HD407C4374、HD40C4382/4、HD40C4384、HD40C4388/9、HD40C4388/9、HD40C4081/2、HCD40C4082、HD40C4084、HCD40C4084に適用します。
 - 6. 発振安定時間は、
 - (1) 電源投入時に V_{cc} が規格値 min に達してから発振が安定するまでの時間。
 - (2) ストップモード解除時に RESET 入力が Low レベルになってから発振が安定するまでの時間です。

パワーオン時には、発振器の発振が安定するのに必要な時間を確保するために、 $\overline{\text{RESET}}$ 入力を t_{RC} 以上印加してください。発振安定時間は実装回路の定数、浮遊容量により異なるため、発振子メーカと十分ご相談の上、発振子を決定してください。また、システムクロック(OSC $_1$ 、OSC $_2$)については、使用する発振子の発振安定時間に合わせ、ミセラニアスレジスタ(MIS)の MIS1、MIS0 ビットを設定してください。

- 7. 図 79 参照
- 8. 図 80 参照
- 9. 図81参照
- 10. マスク ROM に適用します。
- 11. ZTAT®に適用します。
- 12. HD40C4081/2、HCD40C4082、HD40C4084、HCD40C4084 に適用します。
- 13. HD40C4372/4、HD407C4374、HD40C4382/4、HD407C4384、HD40C4388/9、HD407C4389 に適用します。

シリアルインタフェースタイミング特性

特記なき場合は、マスク ROM

: $V_{CC} = 1.8V \sim 5.5V$, GND = 0V, $T_a = -20 \sim +75^{\circ}C$

(ただし HCD404082、HCD40C4082、HCD404084、HCD40C4084 は

: $V_{CC} = 1.8V \sim 5.5V$, GND = 0V, $T_a = +75^{\circ}C$)

 $ZTAT^{\mathbb{R}}$

: $V_{CC} = 2.0 \text{V} \sim 5.5 \text{V}$, GND = 0 V, $T_a = -40 \sim +85 ^{\circ}\text{C}$

	IAI		· • cc -	2.0 1 3.3 1	, OIL	-0 , r_a	40	1 65 C
項目	記号	適用端子	測定条件		規格値	Ī	単位	注記
				min	typ	max		
転送クロック	t _{Scyc}	SCK	図 83 の負荷	1	-	_	t _{cyc}	1
サイクルタイム								
転送クロック	t _{sckh}	SCK	図 83 の負荷	0.4	_	_	t _{Scyc}	1
High レベル幅								
転送クロック	t _{SCKL}	SCK	図 83 の負荷	0.4	_	_	t _{Scyc}	1
Low レベル幅								
転送クロック	t _{SC Kr}	SCK	図 83 の負荷	_	_	100	ns	1
立ち上がり時間	(
転送クロック	t _{SCKf}	SCK	図 83 の負荷	_	_	100	ns	1
立ち下がり時間								
シリアル出力	t _{DSO}	SO	図 83 の負荷	_	_	300	ns	1
データ遅延時間								
シリアル入力データ	t _{ssı}	SI		200	_	_	ns	1
セットアップ時間								
シリアル入力データ	t _{HSI}	SI		200	_	_	ns	1
ホールド時間								

転送クロック入力時

項目	記号	適用端子	測定条件		規格値	<u></u>	単位	注記
				min	typ	max		
転送クロック	t _{Scyc}	SCK		1	X	_	t _{cyc}	1
サイクルタイム					,			
転送クロック	t _{sckh}	SCK		0.4	_	_	t _{Scyc}	1
High レベル幅								
転送クロック	t _{SCKL}	SCK		0.4	_	_	t _{Scyc}	1
Low レベル幅								
転送クロック	t _{SC Kr}	SCK		_	_	100	ns	1
立ち上がり時間								
転送クロック	t _{SCKf}	SCK		_	-	100	ns	1
立ち下がり時間								
シリアル出力	t _{DSO}	SO	図 83 の負荷	_	_	300	ns	1
データ遅延時間								
シリアル入力データ	t _{ssı}	SI		200	-	-	ns	1
セットアップ時間								
シリアル入力データ	t _{HSI}	SI		200	_	_	ns	1
ホールド時間								

【注】 1. 図 82 参照。




図 79 外部クロック入力波形




図80 割り込みタイミング




図 81 リセットタイミング




図 82 シリアルインタフェースタイミング




図83 タイミング負荷回路




図 84 HD404374/HD404384/HD404389 シリーズ 特性曲線(参考値)







図 85 HD404082/HD404084 シリーズ 特性曲線 (参考値)

外形寸法図








ROM 発注時のお願い


HD404372、HD40A4372、HD40C4372、HD40A4382、HD40A4382、HD40C4382 の ROM 発注時には、下記にご注意くださいますようお願い致します。

ROM 発注の際、下記「未使用」の領域をオール 1 に満たし、4k ワード版 (HD404374、HD40A4374、HD40C4374、HD40A4384、HD40C4384)と同じデータ量としてください。ROM データをマスク描画データに変換するプログラムは、4k ワード版と同じプログラムを使用しているので、同量のデータが必要となります。これは、EPROM を使用して発注する場合と、データ伝送を使用して発注する場合のどちらにも適用します。




ROM 発注時のお願い

HD404388、HD40A4388、HD40C4388 の ROM 発注時には、下記にご注意くださいますようお願い致します。 ROM 発注の際、下記「未使用」の領域をオール 1 に満たし、16k ワード版 (HD404389、HD40A4389、HD40C4389) と同じデータ量としてください。 ROM データをマスク描画データに変換するプログラムは、16k ワード版と同じプログラムを使用しているので、同量のデータが必要となります。これは、EPROM を使用して発注する場合と、データ伝送を使用して発注する場合のどちらにも適用します。



ROM 発注時のお願い

HD404081、HD40A4081、HD40C4081 の ROM 発注時には、下記にご注意くださいますようお願い致します。 ROM 発注の際、下記「未使用」の領域をオール 1 に満たし、2k ワード版 (HD404082、HD40A4082、HD40C4082) と同じデータ量としてください。 ROM データをマスク描画データに変換するプログラムは、2k ワード版と同じプログラムを使用しているので、同量のデータが必要となります。これは、EPROM を使用して発注する場合と、データ伝送を使用して発注する場合のどちらにも適用します。



オプションリスト HD404372、HD404374、HD40A4372、HD40A4374、 HD40C4372、HD40C4374

発注年月日	:	年	月	日	
貴社名					
所属					
御芳名					
ROM コード名					
LSI 型名(ルネサステクノロジ記入)					

(1) ROM サイズ

標準動作版:HD404372	2k ワード
高速動作版:HD40A4372	
CR 発振版:HD40C4372	
標準動作版:HD404374	4k ワード
高速動作版:HD40A4374	
CR 発振版:HD40C4374	

(2) 機能オプション

*	32kHz CPU 動作あり、時計用タイムベースあり
*	32kHz CPU 動作なし、時計用タイムベースあり
	32kHz CPU 動作なし、時計用タイムベースな <mark>し</mark>

【注】 *部のオプション選択時には、サブシステム発振器(X1-X2)の「水晶発振子」が必要となります。

(3) ROM コードデータ構成

EPROM 搭載形マイコン(ZTAT®マイコンを含む)は、下位上位混合タイプを指定してください。

下位上位混合タイプ
データの下位 5 ビット(L)、上位 5 ビット(U)を混合して LULULUの順に 1 つの EPROM に書き込
んだもの。
下位上位分離タイプ
データの下位 5 ビット(L)、上位 5 ビット(U)をそれぞれ別々の EPROM に書き込んだもの。

(4) システム発振器 (OSC1-OSC2) (部の選択はできません)

	HD404372/4、HD	40A4372/4	HD40C4372/4
セラミック発振子	f=	MHz	
水晶発振子	f=	MHz	
外部クロック	f=	MHz	
抵抗発振			

1	(5)	・サブシ	ステム	発振器	(X1-X2)	.)

使用しない	_
水晶発振子	f=32.768kHz

(6) ストップモード

- □ 有(使用)
- □ 無 (未使用)

(7) パッケージ

- ☐ FP-30D
- □ FP-48B*

【注】 *部を選択時のWSは、量産先頭での対応となります。

オプションリストHD404382、HD404384、HD40A4382、HD40A4384、 HD40C4382、HD40C4384

選択する仕様に対し□内にチェック(■、×、✓)をつけてください。

	, , , <u>, , , , , , , , , , , , , , , , </u>			
発注年月日	年 月 日			
貴社名				
所属				
御芳名				
ROM コード名				
LSI 型名(ルネサステクノロジ記入)				

(1) ROM サイズ

標準動作版:HD404382	2k ワード
高速動作版:HD40A4382	
CR 発振版:HD40C4382	
標準動作版:HD404384	4k ワード
高速動作版:HD40A4384	
CR 発振版:HD40C4384	

(2) ROM コードデータ構成

EPROM 搭載形マイコン (ZTAT®マイコンを含む) は、下位上位混合タイプを指定してください。

П	下位.	上位	混合	々.	イプ

データの下位 5 ビット(L)、上位 5 ビット(U)を混合して LULULU..の順に 1 つの EPROM に書き込んだもの。

□ 下位上位分離タイプ

データの下位 5 ビット(L)、上位 5 ビット(U)をそれぞれ別の EPROM に書き込んだもの。

(3) システム発振器 (OSC1-OSC2)	(部の選択はできません)
-------------------------	---	-------------

	HD404382/4、HD40A4382/4		HD40C4382/4
セラミック発振子	f=	MHz	
外部クロック	f=	MHz	
抵抗発振			

(Δ)	ス	K	w	ブ	゚モー	- }	3

	有	(使用)
]	/m	/+/+m\

(5) パッケージ

FP-30D	
DP-28S	
ED_/18B*	

【注】 *部を選択時のWSは、量産先頭での対応となります。

オプションリスト HD404<mark>38</mark>8、HD404389、HD40A4388、HD40A4389、 HD40C43<mark>88、</mark>HD40C4389

選択する仕様に対し□内にチェック(■、×、✓)をつけてください。

発注年月日		年	月	H
貴社名				
所属				
御芳名				
ROM コード名				,
LSI 型名(ルネサステクノロジ記入)				

(1) ROM サイズ

	標準動作版:HD404388	8k ワード
	高速動作版:HD40A4388	
	CR 発振版:HD40C4388	
	標準動作版:HD404389	16k ワード
	高速動作版:HD40A4389	
П	CR 発振版:HD40C4389	

(2) ROM コードデータ構成

EPROM 搭載形マイコン (ZTAT®マイコンを含む) は、下位上位混合タイプを指定してください。

下位上位混合タイプ
データの下位 5 ビット(L)、上位 5 ビット(U)を混合して LULULUの順に 1 つの EPROM に書き
んだもの。
下位上位分離タイプ
データの下位5ピット(L) 上位5ピット(H)をそれぞれ別の FPROM に書き込んだもの

HD404374/HD404384/HD404389/HD404082/HD404084 シリーズ

(3) システム発振器 (OSC1-OSC2) (部の選択はできません)

	HD404388/9、HD40A4388/9		HD40C4388/9
セラミック発振子	f=	MHz	
外部クロック	f=	MHz	
抵抗発振			

- (4) ストップモード
- □ 有(使用)
- □ 無 (未使用)
- (5) パッケージ
- ☐ FP-30D

オプションリストHD404081、HD404082、HCD404082、HD40A4081、 HD40A4082、HD40C4081、HD40C4082、HCD40C4082

選択する仕様に対し□内にチェック(■、×、✓)をつけてください。

	\mathcal{I}		
発注年月日	年 月 日		
貴社名			
所属			
御芳名			
ROM コード名			
LSI 型名(ルネサステクノロジ記入)			

(1) ROM サイズ

標準動作版:HD404081	1k ワード
高速動作版:HD40A4081	
CR 発振版:HD40C4081	
標準動作版:HD404082	2k ワード
標準動作版:HCD404082	
高速動作版:HD40A4082	
CR 発振版:HD40C4082	
CR 発振版:HCD40C4082	

(2) ROM コードデータ構成

EPROM 搭載形マイコン(ZTAT®マイコンを含む)は、下位上位混合タイプを指定してください。

下位上位混合タイプ
データの下位 5 ビット(L)、上位 5 ビット(U)を混合して LULULUの順に 1 つの EPROM に書き込
んだもの。
下位上位分離タイプ
データの下位5ビット(L)、上位5ビット(U)をそれぞれ別の FPROM に書き込んだもの。

HD404374/HD404384/HD404389/HD404082/HD404084 シリーズ

(3) システム発振器 (OSC1-OSC2) (部の選択はできません)

	HD404081/2、F	1D40A4081/2、	HD40C4081/2、HCD40C4082
	HCD404082		
セラミック発振子	f=	MHz	
外部クロック	f=	MHz	
抵抗発振			

	(1)	フ	L	ップモー	Ľ
١	(4)		$\overline{}$	ツノモー	Γ

有	(使用)
無	(未使用)

(5) パッケージ

FP-30D	
DP-28S	
チップ	

オプションリスト HD404084、HCD404084、HD40A4084、HD40C4084、 HCD40C4084

選択する仕様に対し□内にチェック(■、×、✓)をつけてください。

発注年月日		年	月	B
貴社名				
所属				•
御芳名				
ROM コード名				
LSI 型名(ルネサステクノロジ	記入)			

(1) ROM サイズ

標準動作版:HD404084	4k ワード
標準動作版:HCD404084	
高速動作版:HD40A4084]
CR 発振版:HD40C4084]
CR 発振版:HCD40C4084	1

(2)	(2) ROM コードデータ構成						
	EPROM 搭載形マイコン(ZTAT	®マイコンを含む)は、下位上位混合	タイプを指定してください。				
	下位上位混合タイプ						
	データの下位 5 ビット(L)、.	上位 5 ビット(U)を混合して LULU	LUの順に1つの EPROM に書き込				
	んだもの。						
	下位上位分離タイプ						
	データの下位 5 ビット(L)、.	上位5ビット(U)をそれぞれ別の E	EPROM に書き込んだもの。				
(3)	システム発振器 (OSC1-OSC2)	部の選択はできません)					
		HD404084 HD4044084	HD40C4084 HCD40C4084				
		HD404084、HD40A4084、	HD40C4084、HCD40C4084				
<u> </u>		HCD404084					
	セラミック発振子	f= MHz					
	外部クロック	f= MHz					
	抵抗発振						
(4)	ストップモード						
	有(使用)						

(5) パッケージ

□ 無 (未使用)

	FP-30D	
	DP-28S	
П	チップ	

【注】 チップ出荷の場合、出荷仕様がパッケージ品と異なりますので、必ず、弊社営業担当にご確認ください。

株式会社ルネサス テクノロジ 営業企画統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

安全設計に関するお願い 1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故 火災事故、社会的損害などを生じさせないような<mark>安全性</mark>を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

- 本資料ご利用に際しての留意事項
 1. 本資料に、お客権が用途に応じた適切なルネサステクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサステクノロジが所有する知的財産権その他の権利の実施。使用を許諾するものではありません。
 2. 本資料に、記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサステクノロジは責任を負いません。
- いません。
 3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認 頂きますとともに、ルネサス テクノロジホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いませた。

- 水があるには付きが、 ア、本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。 8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。

RENESAS

営業お問合せ窓口

http://www.renesas.com

ル	ネサス販売本	社	〒100-0005	千代田区丸の内1-8-2 (第二 <mark>鉄鋼ビル</mark>)	(03) 3215-8600
京	浜 支	社	〒212-0058	川崎市幸区鹿島田890-12 (新 <mark>川崎</mark> 三井ビル)	(044) 549-1662
西	東京支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル <mark>2</mark> F)	(042) 524-8701
札	幌 支 北 支	店	〒060-0002	札幌市中央区北二条西4-1 (札幌三 <mark>井ビル5F)</mark>	(011) 210-8717
東	北 支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
い	わ き 支	店	〒970-8026	いわき市平小太郎町4-9 (損保ジャパンい <mark>わき第二ビル</mark> 3F)	(0246) 22-3222
茨	城 支 潟 支	社	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ <mark>勝田</mark> 1F)	(029) 271-9411
新	潟 支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	本 支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	部 営 業 本	部	〒460-0008	名古屋市中区栄3-13-20 (栄センタービル4F)	(052) 261-3000
浜	松 支	店	〒430-7710	浜松市板屋町111-2(浜松アクトタワー10F)	(053) 451-2131
西	部営業本	部	〒541-0044	大阪市中央区伏見町4-1-1 (大阪明治生命館ランドアクシスタワー10F)	(06) 6233-9500
北	陸 支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
中	国 支	社	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
松	山 支	店	〒790-0003	松山市三番町4-4-6 (GEエジソンビル松山2号館3F)	(089) 933-9595
鳥	取 支	店	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
九	州 支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695
鹿	児 島 支	店	〒890-0053	鹿児島市中央町12-2 (明治生命西鹿児島ビル2F)	(099) 256-9021

■技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口:カスタマサポートセンタ E-Mail: csc@renesas.com

Copyright © 2003. Renesas Technology Corporation, All rights reserved. Printed in Japan. Colophon 0.0