

# 1.2A 出力、高効率昇降圧レギュレータ

## ISL9110, ISL9112

ISL9110 および ISL9112 は、レギュレーション電圧よりも高い電圧または低い電圧を入力電圧とする、高機能な昇降圧スイッチングレギュレータです。これまでの昇降圧レギュレータとは異なり、出力に大きな乱れを生じることなく、動作モードが自動的に切り替わる点が特徴です。

ISL9110 および ISL9112 の出力電流は最大 1.2A で、完全同期動作の 4 スイッチアーキテクチャの採用によって優れた効率を実現しています。無負荷時の消費電流はわずか 35 $\mu$ A と小さく、また、負荷が軽いときにも最大限の効率が得られるように最適化されています。ノイズに敏感なアプリケーションにも対応できるように、強制 PWM 動作か外部クロック同期動作、またはその両方を選択することができます。

ISL9110 はホストコントローラを持たないスタンドアロンアプリケーション用に設計されており、3.3V および 5V の固定出力電圧品と、外付け抵抗を用いる出力電圧可変品とを取り揃えています。出力電圧可変品の出力電圧範囲は 1.0V から 5.2V で、外付け分圧抵抗で設定します。

ISL9112 は I<sup>2</sup>C バスインタフェースを介して内部機能をプログラム可能です。ISL9112 の出力電圧は 1.9V から 5.0V の範囲でプログラム可能で、動作中に電源電圧を変更する必要があるアプリケーションなどに最適です。スルーレートもプログラマブルで、出力電圧を変更した場合でも円滑な電圧遷移が保証されます。

ISL9110 および ISL9112 はインダクタ 1 個を含む数個の部品のみを外付けするだけで電源回路を構成することができます。回路サイズの小型化に寄与する 3mm $\times$ 3mm の小型パッケージに封止するとともに、小型の外付け部品が使えるようスイッチング周波数を 2.5MHz と高めに設定しています。

## 特長

- 出力電圧よりも高い入力電圧または低い入力電圧に対応
- 降圧モードと昇圧モードの間を自動的かつシームレスに遷移
- 入力電圧範囲：1.8V から 5.5V
- 出力電流：最大 1.2A
- 高効率：最高 95%
- 無負荷時の消費電流を 35 $\mu$ A に抑え、軽負荷時の効率を向上
- スイッチング周波数が 2.5MHz と高く小型の外付け部品が使用可能
- 強制 PWM モードと外部同期モードを選択可能
- I<sup>2</sup>C インタフェース (ISL9112)
- 過電流、過温度、アンダーボルテージに対する保護機能
- 小型 3mm $\times$ 3mm TDFN パッケージ

## アプリケーション

- 1セルのリチウムイオンバッテリーから 3.3V を生成
- スマートフォンやタブレット
- ハンドヘルドデバイス
- ポイントオブロード (POL) 電源

## 関連ドキュメント

- アプリケーションノート AN1648  
[「ISL9110IRTNZ/IRT7Z/IRTAZ-EVAL1Z Evaluation Board User Guide」](#)
- アプリケーションノート AN1647  
[「ISL9112IRTNZ/IRT7Z-EVAL1Z Evaluation Board User Guide」](#)




図 1. アプリケーションの一例






図 2. 効率特性

## 内部ブロック図




## ピン配置

ISL9110  
(12 LD TDFN)  
上面図



ISL9112  
(12 LD TDFN)  
上面図



## ピンの説明

| ピン番号 | ISL9110     | ISL9112     | 説明  |
|------|-------------|-------------|---|
| 1    | VOUT        | VOUT        | 降圧 / 昇圧出力。PGND との間に 10 $\mu$ F のコンデンサを接続してください。   |
| 2    | LX2         | LX2         | インダクタ接続。出力側。  |
| 3    | PGND        | PGND        | 大きなスイッチング電流が流れるパワーランド。  |
| 4    | LX1         | LX1         | インダクタ接続。入力側。  |
| 5    | PVIN        | PVIN        | 電源入力。電圧範囲は 1.8V から 5.5V。PGND との間に 10 $\mu$ F のコンデンサを接続してください。   |
| 6    | VIN         | VIN         | 内部回路用電源入力。電圧範囲は 1.8V から 5.5V。   |
| 7    | PG          | -           | オープンドレイン出力。出力のパワーグッド状態を示します。  |
| 8    | BAT         | -           | オープンドレイン出力。入力のパワーグッド状態を示します。  |
|      |             | SDA         | ロジック I/O。オープンドレイン。I <sup>2</sup> C データです。   |
| 9    | EN          | EN          | ロジック入力。High を与えるとデバイスの動作がイネーブルになります。  |
| 10   | MODE / SYNC | MODE / SYNC | ロジック入力。High を与えると自動 PFM モードに設定されます。Low を与えると強制 PWM 動作に設定されます。外部クロック同期入力。周波数範囲は 2.75MHz から 3.25MHz です。 |
| 11   | GND         | GND         | アナロググランドピン  |
| 12   | FB          | FB          | 電圧帰還ピン  |
| PAD  | PAD         | PAD         | 放熱パッド。PGND に接続します。  |

## 注文情報

| 部品番号<br>(備考 3, 4)      | マーキング | V <sub>OUT</sub><br>(V) | 温度範囲<br>(°C) | パッケージ                      | パッケージの<br>外形図 |
|------------------------|-------|-------------------------|--------------|----------------------------|---------------|
| ISL9110IRTNZ (備考 1, 2) | GASA  | 3.3                     | -40 ~ +85    | 12 Ld Exposed Pad 3x3 TDFN | L12.3x3C      |
| ISL9110IRT7Z (備考 1, 2) | GATA  | 5.0                     | -40 ~ +85    | 12 Ld Exposed Pad 3x3 TDFN | L12.3x3C      |
| ISL9110IRTAZ (備考 1, 2) | GAUA  | ADJ.                    | -40 ~ +85    | 12 Ld Exposed Pad 3x3 TDFN | L12.3x3C      |
| ISL9112IRTNZ (備考 1, 2) | GAVA  | 3.3                     | -40 ~ +85    | 12 Ld Exposed Pad 3x3 TDFN | L12.3x3C      |
| ISL9112IRT7Z (備考 1, 2) | GAWA  | 5.0                     | -40 ~ +85    | 12 Ld Exposed Pad 3x3 TDFN | L12.3x3C      |
| ISL9110EVAL1Z          | 評価ボード |                         |              |                            |               |
| ISL9112IRTNZ-EVAL1Z    | 評価ボード |                         |              |                            |               |

備考：

1. テープ&リールは部品番号の末尾に「-T\*」を付加してください。リールの詳細仕様については Technical Brief 「[Tape and Reel Specification for Integrated Circuit \(TB347\)](#)」を参照してください。
2. これら鉛フリーのプラスチックパッケージ製品には、専用の鉛フリー素材、モールド素材、ダイアタッチ素材を採用するとともに、端子には亜鉛 100%の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業および鉛フリーハンダ付け作業とも互換性のある e3 端子仕上げ)。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度において MSL 分類に対応し、この仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。
3. 湿度感受性レベル (MSL) については [ISL9110](#) または [ISL9112](#) のデバイス情報ページを参照してください。MSL の詳細については Technical Brief 「[Guidelines for Handling and Processing Moisture Sensitive Surface Mount Devices \(TB363\)](#)」を参照してください。
4. ISL9110 の固定出力電圧品および ISL9112 は、1.9V から 5.0V の範囲であれば出力電圧を 100mV 単位で注文可能です。

## 目次

|  |    |
|--|----|
| 絶対最大定格                                 | 5  |
| 温度情報                                   | 5  |
| 推奨動作条件                                 | 5  |
| アナログ仕様                                 | 5  |
| I <sup>2</sup> C インタフェースタイミング仕様        | 7  |
| 性能特性                                   | 8  |
| 機能の説明                                  | 12 |
| 動作の概要                                  | 12 |
| 内部電源と電圧リファレンス                          | 12 |
| イネーブル入力                                | 12 |
| ソフト放電                                  | 12 |
| POR シーケンスとソフトスタート                      | 12 |
| 過電流保護                                  | 12 |
| 短絡保護                                   | 12 |
| アンダーボルテージロックアウト                        | 12 |
| PG ステータス出力 (ISL9110 のみ)                | 12 |
| BAT ステータス出力 (ISL9110 のみ)               | 12 |
| ウルトラソニックモード (ISL9112 のみ)               | 13 |
| サーマルシャットダウン                            | 13 |
| 外部同期                                   | 13 |
| 昇降圧変換トポロジ                              | 13 |
| PWM 動作                                 | 13 |
| PFM 動作                                 | 13 |
| VIN が VOUT に近い状態での動作                   | 13 |
| 出力電圧の設定                                | 13 |
| デジタルスルーレートコントロール (ISL9112 のみ)          | 13 |
| レジスタの設定 (ISL9112)                      | 13 |
| I <sup>2</sup> C シリアルインタフェース (ISL9112) | 14 |
| プロトコルの概要                               | 14 |
| ライト動作                                  | 15 |
| リード動作                                  | 15 |
| アプリケーション情報                             | 17 |
| 外付け部品の選択                               | 17 |
| 出力電圧のプログラミング、出力電圧可変品                   | 17 |
| フィードフォワードコンデンサの選択                      | 17 |
| 固定出力電圧品の FB ピン接続                       | 17 |
| インダクタの選択                               | 17 |
| PVIN および VOUT のコンデンサの選択                | 17 |
| アプリケーション例その 1                          | 18 |
| アプリケーション例その 2                          | 18 |
| アプリケーション例その 3                          | 18 |
| プリント基板の推奨レイアウト                         | 18 |
| TDFN パッケージのサーマルパッドのレイアウトルール            | 18 |
| サーマルパッドの一般的な設計要件                       | 18 |
| 改訂履歴                                   | 19 |
| 製品                                     | 19 |
| パッケージ寸法図                               | 20 |

# ISL9110, ISL9112

## 絶対最大定格

|                                      |               |
|--------------------------------------|---------------|
| PVIN, VIN                            | -0.3V to 6.5V |
| LX1, LX2 (備考 7)                      | -0.3V ~ 6.5V  |
| FB (出力電圧可変品)                         | -0.3V ~ 2.7V  |
| FB (固定出力電圧品)                         | -0.3V ~ 6.5V  |
| GND, PGND                            | -0.3V ~ 0.3V  |
| その他のピン                               | -0.3V ~ 6.5V  |
| ESD 定格                               |               |
| 人体モデル (JESD22-A114E にて試験)            | 3kV           |
| 機械モデル (JESD22-A115-A にて試験)           | 250V          |
| ラッチアップ (JESD-78B, クラス 2, レベル A にて試験) | 100mA         |

## 温度情報

|                            |  |                      |
|----------------------------|--|----------------------|
| 熱抵抗 (代表値)                  | $\theta_{JA}$ (°C/W)   | $\theta_{JC}$ (°C/W) |
| 12 Ld TDFN パッケージ (備考 5, 6) | 42   | 5.5                  |
| 最大接合部温度 (プラスチックパッケージ)      | +125°C   |                      |
| 保存温度範囲                     | -65°C ~ +150°C   |                      |
| 鉛フリー・リフロープロファイル            | 以下の URL を参照<br><a href="http://www.intersil.com/pbfree/Pb-FreeReflow.asp">http://www.intersil.com/pbfree/Pb-FreeReflow.asp</a> |                      |

## 推奨動作条件

|        |               |
|--------|---------------|
| 温度範囲   | -40°C ~ +85°C |
| 電源電圧範囲 | 1.8V ~ 5.5V   |
| 負荷電流範囲 | 0A ~ 1.2A     |

注意: 過度に長い期間にわたって最大定格点または最大定格付近でモジュールを動作させないでください。そのような動作条件を課すと製品の信頼性に影響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。

備考:

- $\theta_{JA}$  はデバイスおよび放熱パッドを放熱効率の高い試験基板に実装し自由大気中で測定した値です。詳しくは Technical Brief 「[Thermal Characterization of Packaged Semiconductor Devices \(TB379\)](#)」を参照してください。
- $\theta_{JC}$  の測定における「ケース温度」位置は、パッケージ下面の放熱パッドの中心です。
- LX1 ピンと LX2 ピンは、-1.5V に対して 100ns まで、+7V に対して 20ms まで、スイッチングで生じる過渡電圧に対して耐性を有します。

**アナログ仕様**  $V_{IN} = V_{PVIN} = V_{EN} = 3.6V$ ,  $V_{OUT} = 3.3V$ ,  $L1 = 2.2\mu H$ ,  $C1 = C2 = 10\mu F$ ,  $T_A = +25^\circ C$ .  
太字のリミット値は動作温度範囲  $-40^\circ C$  から  $+85^\circ C$  に対して適用されます。

| SYMBOL                            | PARAMETER                          | TEST CONDITIONS  | MIN (備考 8)   | TYP (備考 9)  | MAX (備考 8)   | UNITS   |
|-----------------------------------|------------------------------------|--|--------------|-------------|--------------|---------|
| <b>POWER SUPPLY</b>               |                                    |  |              |             |              |         |
| $V_{IN}$                          | Input Voltage Range                |  | <b>1.8</b>   |             | <b>5.5</b>   | V       |
| $V_{UVLO}$                        | VIN Undervoltage Lockout Threshold | Rising   |              | 1.725       | <b>1.775</b> | V       |
|                                   |                                    | Falling  | <b>1.550</b> | 1.650       |              | V       |
| $I_{VIN}$                         | VIN Supply Current                 | PFM mode, no external load on Vout (Note 10)                                       |              | 35          | <b>60</b>    | $\mu A$ |
| $I_{SD}$                          | VIN Supply Current, Shutdown       | EN = GND, $V_{IN} = 3.6V$  |              | 0.05        | <b>1.0</b>   | $\mu A$ |
| <b>OUTPUT VOLTAGE REGULATION</b>  |                                    |  |              |             |              |         |
| $V_{OUT}$                         | Output Voltage Range               | ISL9110IRTAZ, $I_{OUT} = 100mA$  | <b>1.00</b>  |             | <b>5.20</b>  | V       |
|                                   |                                    | ISL9112, $I_{OUT} = 100mA$   | <b>1.90</b>  |             | <b>5.00</b>  | V       |
|                                   | Output Voltage Accuracy            | $V_{IN} = 3.7V$ , $V_{OUT} = 3.3V$ , $I_{OUT} = 0mA$ , PWM mode                    | <b>-2</b>    |             | <b>+2</b>    | %       |
|                                   |                                    | $V_{IN} = 3.7V$ , $V_{OUT} = 3.3V$ , $I_{OUT} = 1mA$ , PFM mode                    | <b>-3</b>    |             | <b>+4</b>    | %       |
| $V_{FB}$                          | FB Pin Voltage Regulation          | For adjustable output version  | <b>0.79</b>  | 0.80        | <b>0.81</b>  | V       |
| $I_{FB}$                          | FB Pin Bias Current                | For adjustable output version  |              |             | <b>1</b>     | $\mu A$ |
| $\Delta V_{OUT} / \Delta V_{IN}$  | Line Regulation, PWM Mode          | $I_{OUT} = 500mA$ , $V_{OUT} = 3.3V$ , MODE = GND, $V_{IN}$ step from 2.3V to 5.5V |              | $\pm 0.005$ |              | mV/mV   |
| $\Delta V_{OUT} / \Delta I_{OUT}$ | Load Regulation, PWM Mode          | $V_{IN} = 3.7V$ , $V_{OUT} = 3.3V$ , MODE = GND, $I_{OUT}$ step from 0mA to 500mA  |              | $\pm 0.005$ |              | mV/mA   |
| $\Delta V_{OUT} / \Delta V_I$     | Line Regulation, PFM Mode          | $I_{OUT} = 100mA$ , $V_{OUT} = 3.3V$ , MODE = VIN, $V_{IN}$ step from 2.3V to 5.5V |              | $\pm 12.5$  |              | mV/V    |
| $\Delta V_{OUT} / \Delta I_{OUT}$ | Load Regulation, PFM Mode          | $V_{IN} = 3.7V$ , $V_{OUT} = 3.3V$ , MODE = VIN, $I_{OUT}$ step from 0mA to 100mA  |              | $\pm 0.4$   |              | mV/mA   |
| $V_{CLAMP}$                       | Output Voltage Clamp               | Rising, $V_{IN} = 3.6V$  | <b>5.25</b>  |             | <b>5.95</b>  | V       |
|                                   | Output Voltage Clamp Hysteresis    | $V_{IN} = 3.6V$  |              | 400         |              | mV      |

# ISL9110, ISL9112

アナログ仕様  $V_{IN} = V_{PVIN} = V_{EN} = 3.6V$ 、 $V_{OUT} = 3.3V$ 、 $L1 = 2.2\mu H$ 、 $C1 = C2 = 10\mu F$ 、 $T_A = +25^\circ C$ 。  
太字のリミット値は動作温度範囲  $-40^\circ C$  から  $+85^\circ C$  に対して適用されます。(続き)

| SYMBOL  | PARAMETER                                  | TEST CONDITIONS  | MIN<br>(備考 8) | TYP<br>(備考 9) | MAX<br>(備考 8) | UNITS      |
|---|--|--|---------------|---------------|---------------|------------|
| <b>DC/DC SWITCHING SPECIFICATIONS</b>             |  |  |               |               |               |            |
| $f_{SW}$  | Oscillator Frequency                       |  | <b>2.25</b>   | 2.50          | <b>2.75</b>   | MHz        |
| $t_{ONMIN}$                                       | Minimum On Time                            |  |               | 80            |               | ns         |
| $I_{PFETLEAK}$                                    | LX1 Pin Leakage Current                    |  | <b>-1</b>     |               | <b>1</b>      | $\mu A$    |
| $I_{NFETLEAK}$                                    | LX2 Pin Leakage Current                    |  | <b>-1</b>     |               | <b>1</b>      | $\mu A$    |
| <b>SOFT-START and SOFT DISCHARGE</b>              |  |  |               |               |               |            |
| $t_{SS}$  | Soft-start Time                            | Time from when EN signal asserts to when output voltage ramp starts.   |               | <b>1</b>      |               | ms         |
|   |  | Time from when output voltage ramp starts to when output voltage reaches 95% of its nominal value with device operating in buck mode.<br>$V_{IN} = 4V$ , $V_{OUT} = 3.3V$ , $I_O = 200mA$  |               | <b>1</b>      |               | ms         |
|   |  | Time from when output voltage ramp starts to when output voltage reaches 95% of its nominal value with device operating in boost mode.<br>$V_{IN} = 2V$ , $V_{OUT} = 3.3V$ , $I_O = 200mA$ |               | <b>2</b>      |               | ms         |
| $R_{DISCHG}$                                      | $V_{OUT}$ Soft-Discharge ON-Resistance     | $V_{IN} = 3.6V$ , $EN < V_{IL}$  |               | <b>120</b>    |               | $\Omega$   |
| <b>POWER MOSFET</b>                               |  |  |               |               |               |            |
| $R_{DSON\_P}$                                     | P-Channel MOSFET ON-Resistance             | $V_{IN} = 3.6V$ , $I_O = 200mA$  |               | <b>0.12</b>   | <b>0.17</b>   | $\Omega$   |
|   |  | $V_{IN} = 2.5V$ , $I_O = 200mA$  |               | <b>0.15</b>   | <b>0.23</b>   | $\Omega$   |
| $R_{DSON\_N}$                                     | N-Channel MOSFET ON-Resistance             | $V_{IN} = 3.6V$ , $I_O = 200mA$  |               | <b>0.10</b>   | <b>0.15</b>   | $\Omega$   |
|   |  | $V_{IN} = 2.5V$ , $I_O = 200mA$  |               | <b>0.13</b>   | <b>0.23</b>   | $\Omega$   |
| $I_{PK\_LMT}$                                     | P-Channel MOSFET Peak Current Limit        | $V_{IN} = 3.6V$  | <b>2.0</b>    | <b>2.4</b>    | <b>2.8</b>    | A          |
| <b>PFM/PWM TRANSITION</b>                         |  |  |               |               |               |            |
|   | Load Current Threshold, PFM to PWM         | $V_{IN} = 3.6V$ , $V_{OUT} = 3.3V$   |               | <b>200</b>    |               | mA         |
|   | Load Current Threshold, PWM to PFM         | $V_{IN} = 3.6V$ , $V_{OUT} = 3.3V$   |               | <b>75</b>     |               | mA         |
|   | External Synchronization Frequency Range   |  | <b>2.75</b>   |               | <b>3.25</b>   | MHz        |
|   | Thermal Shutdown                           |  |               | <b>155</b>    |               | $^\circ C$ |
|   | Thermal Shutdown Hysteresis                |  |               | <b>30</b>     |               | $^\circ C$ |
| <b>BATTERY MONITOR AND POWER GOOD COMPARATORS</b> |  |  |               |               |               |            |
| $V_{TBMON}$                                       | Battery Monitor Voltage Threshold          |  | <b>1.85</b>   | 2.0           | <b>2.15</b>   | V          |
| $V_{HBMON}$                                       | Battery Monitor Voltage Hysteresis         |  |               | <b>100</b>    |               | mV         |
| $t_{BMON}$  | Battery Monitor Debounce Time              |  |               | <b>25</b>     |               | $\mu s$    |
|   | PG Delay Time (Rising)                     |  |               | <b>1</b>      |               | ms         |
|   | PG Delay Time (Falling)                    |  |               | <b>20</b>     |               | $\mu s$    |
|   | Minimum Supply Voltage for Valid PG Signal | $EN = V_{IN}$  | <b>1.2</b>    |               |               | V          |
| $PG_{RNGLR}$                                      | PG Range - Lower (Rising)                  | Percentage of programmed voltage   |               | <b>90</b>     |               | %          |
| $PG_{RNGLF}$                                      | PG Range - Lower (Falling)                 | Percentage of programmed voltage   |               | <b>87</b>     |               | %          |
| $PG_{RNGUR}$                                      | PG Range - Upper (Rising)                  | Percentage of programmed voltage   |               | <b>112</b>    |               | %          |
| $PG_{RNGUF}$                                      | PG Range - Upper (Falling)                 | Percentage of programmed voltage   |               | <b>110</b>    |               | %          |
|   | Compliance Voltage - PG, BAT               | $V_{IN} = 3.6V$ , $I_{SINK} = 1mA$   |               |               | <b>0.3</b>    | V          |

# ISL9110, ISL9112

**アナログ仕様**  $V_{VIN} = V_{PVIN} = V_{EN} = 3.6V$ 、 $V_{OUT} = 3.3V$ 、 $L1 = 2.2\mu H$ 、 $C1 = C2 = 10\mu F$ 、 $T_A = +25^\circ C$ 。  
太字のリミット値は動作温度範囲  $-40^\circ C$  から  $+85^\circ C$  に対して適用されます。(続き)

| SYMBOL              | PARAMETER          | TEST CONDITIONS | MIN<br>(備考 8) | TYP<br>(備考 9) | MAX<br>(備考 8) | UNITS   |
|---------------------|--------------------|-----------------|---------------|---------------|---------------|---------|
| <b>LOGIC INPUTS</b> |                    |                 |               |               |               |         |
| $I_{LEAK}$          | Input Leakage      |                 |               | 0.05          | <b>1</b>      | $\mu A$ |
| $V_{IH}$            | Input HIGH Voltage |                 | <b>1.4</b>    |               |               | V       |
| $V_{IL}$            | Input LOW Voltage  |                 |               |               | <b>0.4</b>    | V       |

**I<sup>2</sup>C インタフェースタイミング仕様** 特記のない限り SDL ピンおよび SDA ピンが対象。

| SYMBOL       | PARAMETER  | TEST CONDITIONS  | MIN<br>(備考 8)         | TYP<br>(備考 9) | MAX<br>(備考 8) | UNITS     |
|--------------|--|--|-----------------------|---------------|---------------|-----------|
| $C_{pin}$    | Pin Capacitance  | (Note 11)  |                       |               | 15            | pF        |
| $f_{SCL}$    | SCL Frequency  | (Note 11)  |                       |               | 400           | kHz       |
| $t_{sp}$     | Pulse Width Suppression Time at SDA and SCL Inputs               | Any pulse narrower than the max spec is suppressed (Note 11)   |                       |               | 50            | ns        |
| $t_{AA}$     | SCL Falling Edge to SDA Output Data Valid                        | SCL falling edge crossing $V_{IL}$ , until SDA exits the $V_{IL}$ to $V_{IH}$ window (Note 11)   |                       |               | 900           | ns        |
| $t_{BUF}$    | Time the Bus Must be Free Before the Start of a New Transmission | SDA crossing $V_{IH}$ during a STOP condition, to SDA crossing $V_{IH}$ during the following START condition (Note 11)   | 1300                  |               |               | ns        |
| $t_{LOW}$    | Clock LOW Time   | Measured at the $V_{IL}$ crossings (Note 11)   | 1300                  |               |               | ns        |
| $t_{HIGH}$   | Clock HIGH Time  | Measured at the $V_{IH}$ crossings (Note 11)   | 600                   |               |               | ns        |
| $t_{SU:STA}$ | START Condition Set-up Time                                      | SCL rising edge to SDA falling edge; both crossing $V_{IH}$ (Note 11)  | 600                   |               |               | ns        |
| $t_{HD:STA}$ | START Condition Hold Time  | From SDA falling edge crossing $V_{IL}$ to SCL falling edge crossing $V_{IH}$ (Note 11)  | 600                   |               |               | ns        |
| $t_{SU:DAT}$ | Input Data Set-up Time   | From SDA exiting the $V_{IL}$ to $V_{IH}$ window, to SCL rising edge crossing $V_{IL}$ (Note 11)   | 100                   |               |               | ns        |
| $t_{HD:DAT}$ | Input Data Hold Time   | From SCL rising edge crossing $V_{IH}$ to SDA entering the $V_{IL}$ to $V_{IH}$ window (Note 11)   | 0                     |               |               | ns        |
| $t_{SU:STO}$ | STOP Condition Set-up Time                                       | From SCL rising edge crossing $V_{IH}$ , to SDA rising edge crossing $V_{IL}$ (Note 11)  | 600                   |               |               | ns        |
| $t_{HD:STO}$ | STOP Condition Hold Time for Read, or Volatile Only Write        | From SDA rising edge to SCL falling edge; both crossing $V_{IH}$ (Note 11)   | 1300                  |               |               | ns        |
| $t_{DH}$     | Output Data Hold Time  | From SCL falling edge crossing $V_{IL}$ , until SDA enters the $V_{IL}$ to $V_{IH}$ window (Note 11)   | 0                     |               |               | ns        |
| $t_R$        | SDA and SCL Rise Time  | From $V_{IL}$ to $V_{IH}$ (Note 11)  | $20 + 0.1 \times C_b$ |               | 250           | ns        |
| $t_F$        | SDA and SCL Fall Time  | From $V_{IH}$ to $V_{IL}$ (Note 11)  | $20 + 0.1 \times C_b$ |               | 250           | ns        |
| $C_b$        | Capacitive Loading of SDA or SCL                                 | Total on-chip and off-chip (Note 11)   | 10                    |               | 400           | pF        |
| $R_{pu}$     | SDA and SCL Bus Pull-up Resistor Off-chip                        | Maximum is determined by $t_R$ and $t_F$<br>For $C_b = 400pF$ , max is about $2k\Omega \sim 2.5k\Omega$<br>For $C_b = 40pF$ , max is about $15k\Omega \sim 20k\Omega$<br>(Note 11) | 1                     |               |               | $k\Omega$ |

備考:

- MIN 値および MAX 値は、特記のない限り  $+25^\circ C$  にて全数試験を行っています。温度に対するリミット値は特性評価にて得ており、出荷時試験は実施していません。
- 代表値は、 $T_A = +25^\circ C$ 、 $V_{IN} = 3.6V$  です。
- 無負荷時電流は出力がスイッチングしていない状態で測定しています。
- ISL9112 のみ。リミット値は特性評価にて得ており、出荷時試験は実施していません。

性能特性




图 3. 效率 vs 出力電流、 $V_{OUT} = 2V$




图 4. 效率 vs 出力電流、 $V_{OUT} = 3.3V$




图 5. 效率 vs 出力電流、 $V_{OUT} = 4V$




图 6. 最大出力電流 vs 入力電圧




图 7. PWM モード非動作時電流、 $V_{OUT} = 3.3V$ 、無負荷




图 8. PFM モード非動作時電流、 $V_{OUT} = 3.3V$ 、無負荷



## 性能特性 (続き)




図 9. 降圧から昇圧への遷移




図 10. 昇圧から降圧への遷移




図 11.  $V_{IN}$  が  $V_{OUT}$  に近い場合の動作




図 12. 入力変動応答




図 13. 負荷変動応答




図 14. 負荷変動応答

## 性能特性 (続き)




図 15. スイッチング波形、昇圧モード




図 16. スイッチング波形、降圧モード




図 17. N チャンネル  $R_{DS(ON)}$  vs 入力電圧




図 18. P チャンネル FET  $R_{DS(ON)}$  vs 入力電圧




図 19.  $V_{REF}$  vs 温度、 $T_A = -40^{\circ}C$  TO  $+85^{\circ}C$




図 20. 出力電圧 vs 入力電圧 ( $V_{OUT} = 3.3V$ )

## 性能特性 (続き)




図 21. ソフトスタート、 $V_{IN} = 4V$ 、 $V_{OUT} = 3.3V$




図 22. ソフトスタート、 $V_{IN} = 2V$ 、 $V_{OUT} = 3.3V$




図 23. 出力電圧 vs 負荷電流  
( $V_{IN} = 2.5V$ 、 $V_{OUT} = 3.3V$ 、自動 PFM/PWM モード)




図 24. 出力電圧 vs 負荷電流  
( $V_{IN} = 4.5V$ 、 $V_{OUT} = 3.3V$ 、自動 PFM/PWM モード)




図 25. 出力ソフト放電




図 26. デジタルスルーレート動作 (ISL9112)

## 機能の説明

### 動作の概要

2 ページの「内部ブロック図」を参照してください。ISL9110 および ISL9112 は、PWM コントローラ、スイッチ、電圧リファレンス、保護回路、および制御入力など、必要なすべての機能を内蔵した昇降圧スイッチングレギュレータデバイスです。

安定した出力電圧を維持するために、入力電圧の変化や外部負荷の動的な変動に応じて、PWM コントローラによって降圧モードと昇圧モードの切り替えが自動的に行われます。

ISL9110 の 7 ピンと 8 ピンには出力パワーグッドおよび入力パワーグッドのオープンドレインステータス出力が割り当てられています。ISL9112 ではこれらピンは I<sup>2</sup>C インタフェースとして割り当てられ、出力電圧のプログラミングのほか、ウルトラソニックモードおよびスルーレート制限の各制御ビットをアクセス可能です。

### 内部電源と電圧リファレンス

2 ページの「内部ブロック図」から、ISL9110 および ISL9112 は 2 本の電源入力ピンを備えていることがわかります。PVIN ピンは DC/DC コンバータの入力電源であり、VIN ピンは安定的な V<sub>REF</sub> を生成する電源として使われます。大きなスイッチング電流で発生し得るグラウンドシフトに起因した問題を回避するために、それぞれ独立したグラウンドピン (GND と PGND) が割り当てられています。

### イネーブル入力

デバイスはマスターイネーブルピン EN によってイネーブルになります。EN に Low を与えるとパワーダウンモードに移行し、入力および出力のパワーグッド検出を含むデバイスの内部機能のほとんどがディスエーブルされます。

### ソフト放電

EN ピンに Low を与えてデバイスをディスエーブルにすると、V<sub>OUT</sub> と GND との間に接続されている内蔵抵抗が有効になります。内蔵抵抗の代表値は 120Ω です。

### POR シーケンスとソフトスタート

EN ピンに High を与えるとデバイスはパワーアップします。スタートアップシーケンスは複数のイベントで構成されます。まず、内蔵の電圧リファレンスがパワーアップし、安定した状態になります。続いて、デバイスは動作を開始します。EN ピンに High を与えてからスイッチングレギュレータのソフトスタートが始まるまで、およそ 1ms の時間がかかります。

ソフトスタートは出力の電圧オーバーシュートおよび入力の突入電流を緩和する機能です。ソフトスタート中にリファレンス電圧が上昇することで V<sub>OUT</sub> 電圧が上昇します。出力電圧が目標出力電圧よりもおよそ 20% 以下のときスイッチング周波数は公称スイッチング周波数よりも低くなるため、結果としてデューティサイクルが小さくなり、入力の突入電流が抑制されます。出力電圧が目標電圧の 20% を超えるとスイッチング周波数は公称周波数に上がります。

目標となる出力電圧が入力電圧よりも高い場合は、ソフトスタートシーケンス中に降圧モードから昇圧モードへの切り替えが発生します。この切り替えが起こるとリファレンス電圧の上昇率が下がり、結果として出力電圧

のスルーレートは低下します。このような動作によって出力電圧のスルーレートが抑えられます。

V<sub>OUT</sub> の上昇時間は動作条件ごとに異なります。昇圧モードに移行するソフトスタートは降圧モードでのソフトスタートよりも長い時間を要します。降圧モードへのソフトスタート時間は代表値で 2ms です。一方、昇圧モードに移行するソフトスタート時間は代表値で 3ms です。負荷電流が大きい場合、これらのソフトスタート時間の代表値はいずれも長くなります。

### 過電流保護

P チャネル MOSFET の電流が 16 スwitchングサイクルにわたって連続して電流リミットに達したことが検出されると、内部保護回路がトリガーされ、およそ 20ms にわたってスイッチング動作を停止します。次に、デバイスはソフトスタートサイクルを実行します。出力過電流状態がソフトスタートサイクル後も解消されない場合、連続した 16 スwitchングサイクルにわたってピーク電流スレッシュホールドを超えているか再度検出を行います。出力過電流状態が続くかぎりこれら一連の処理が繰り返されます。この挙動を「hiccup」モードと呼びます。

### 短絡保護

ISL9110 と ISL9112 は帰還電圧をモニターして短絡保護を行います。帰還電圧が決められたスレッシュホールドを下回ると、デバイスを損傷から防ぐために、PWM 発振回路の周波数を低下させます。P チャネル MOSFET のピーク電流リミット検出機能は、この状態においても、アクティブの状態を保ちます。

### アンダーボルテージロックアウト

アンダーボルテージロックアウト (UVLO) は、適切な動作を保証するには電源電圧が低すぎる場合に、デバイスの異常動作を防止する機能です。VIN 電圧が UVLO スレッシュホールドを下回ると、レギュレータはディスエーブルされます。

### PG ステータス出力 (ISL9110 のみ)

ISL9110 はオープンドレインのパワーグッド出力を備えています。内蔵ウィンドウコンパレータを使って、V<sub>OUT</sub> が目標出力電圧よりも高すぎる状態、あるいは低すぎる状態を検出します。センスした V<sub>OUT</sub> 電圧が「パワーグッド」ウィンドウの範囲内でないとき、PG 出力は Low に駆動されます。V<sub>OUT</sub> 電圧が「パワーグッド」ウィンドウ範囲内にあるときは、PG ピンはハイインピーダンス状態になります。

PG 検出回路は FB ピンの電圧をモニターしてパワーグッド状態を検出します。上側 PG スレッシュホールドおよび下側 PG スレッシュホールドにはヒステリシスが設けられており、PG 出力の発振を防止しています。

### BAT ステータス出力 (ISL9110 のみ)

ISL9110 はオープンドレインの入力パワーグッドステータス出力を備えています。BAT ステータスピンは、VIN が V<sub>TBMON</sub> スレッシュホールドを上回ると Low になり、V<sub>BAT</sub> が V<sub>TBMON</sub> スレッシュホールドを下回るとハイインピーダンスになります。V<sub>TBMON</sub> スレッシュホールドにはヒステリシスが設けられていて、BAT 出力の発振を防止しています。

## ウルトラソニックモード (ISL9112 のみ)

ISL9112のウルトラソニックモードを有効にするには、I<sup>2</sup>C を介して、コントロールレジスタ内の ULTRA ビットを 1 にセットします。

ウルトラソニックモードでは PFM スイッチング周波数は可聴周波数範囲よりも十分高い周波数に強制的に設定されます。

ウルトラソニックモードは PFM モード動作にのみ適用されます。ULTRA ビットを 1 にセットすると、PFM モードのスイッチング周波数は可聴周波数範囲よりも十分高い周波数に設定されます ( $f_{SW}$  の代表値 60kHz)。ただし、この動作モードでは軽負荷時の効率は低下します。

## サーマルシャットダウン

チップ温度が +155°C (代表値) を超えると、内蔵の過温度保護機能によって ISL9110 および ISL9112 は保護され、レギュレータは完全にシャットダウン状態になります。サーマルシャットダウンモードでもチップ温度は継続的にモニターされ、+125°C (代表値) を下回るとデバイスは通常動作に戻ります。

サーマルシャットダウンから復帰したとき、ISL9110 および ISL9112 はソフトスタートシーケンスを実行します。

## 外部同期

ISL9110 および ISL9112 は外部同期機能を備えています。周波数が 2.75MHz から 3.25MHz のクロック信号を EN/SYNC 入力に与えると、ISL9110 および ISL9112 は外部クロックに強制的に同期して動作します。EN/SYNC 入力は標準のロジックレベルに対応しています。

## 昇降圧変換トポロジー

ISL9110 および ISL9112 は降圧モードまたは昇圧モードのいずれかで動作します。VIN が VOUT に近いとき、安定な出力電圧が得られるように、降圧モードと昇圧モードとの間を必要に応じて切り替わります。




図 27. 昇降圧トポロジー

内蔵スイッチと外付けインダクタ部分を単純化した回路を図 27 に示します。

## PWM 動作

降圧 PWM モードでは、スイッチ D は常にオンの状態になり、スイッチ C は常にオフの状態になります。このモードのとき、スイッチ A とスイッチ B は同期降圧コンバータとして動作します。

昇圧 PWM モードでは、スイッチ A は常にオンの状態になり、スイッチ B は常にオフの状態になります。このモードのとき、スイッチ C とスイッチ D は同期昇圧コンバータとして動作します。

## PFM 動作

降圧モード時の PFM 動作では、スイッチ D は常にオンの状態になり、スイッチ C は常にオフの状態になります。PFM 動作中はスイッチ A とスイッチ B はの不連続モードで動作します。

昇圧モード時の PFM 動作では、インダクタ電流を上昇させるためにスイッチ A とスイッチ C がオンになります。インダクタ電流が決められたスレッシュホールドに達すると、スイッチ A とスイッチ C はオフになり、続いて、スイッチ B とスイッチ D がオンになります。スイッチ B とスイッチ D がオンになることで、インダクタ電流の低下に伴って出力電圧は上昇します。

ほとんど動作条件で、複数の PFM パルスによって出力コンデンサが充電されます。V<sub>OUT</sub> が PFM ヒステリシスコントローラの上側スレッシュホールドに到達するまで、これらパルスは連続して出力されます。続いてスイッチング動作は停止し、V<sub>OUT</sub> が PFM ヒステリシスコントローラの下側スレッシュホールドに達するまで、停止した状態を続けます。

## VIN が VOUT に近い状態での動作

出力電圧が入力電圧に近い場合、ISL9110 および ISL9112 は、安定した出力電圧を維持するために、必要に応じて昇圧モードと降圧モードとを速やかかつスムーズに切り替えながら動作します。このような動作によって優れた効率が実現されるとともに、出力電圧の低リップルが維持されます。

## 出力電圧の設定

ISL9110 には固定電圧出力品と出力電圧可変品とが提供されています。固定電圧出力品を使用する場合は VOUT ピンを FB ピンに直接接続します。

出力電圧可変品 (ISL9110IRTAZ) を使用する場合は外付けの分圧抵抗を使って出力電圧を設定しなければなりません。FB ピンの入力リーク電流はきわめて小さいため、FB ピンに接続する分圧抵抗には高抵抗 (たとえば R1 = 1MΩ および R2 = 324kΩ) が使えます。

ISL9112 は固定電圧出力品のみが提供されます。出力電圧は工場設定されていますが、I<sup>2</sup>C インタフェースを介して変更可能です。ISL9112 の VOUT 電圧のプログラミングについては、13 ページの「レジスタの設定 (ISL9112)」を参照してください。

## デジタルスルーレートコントロール (ISL9112 のみ)

I<sup>2</sup>C インタフェースを介して電圧を変更するときに、変更前電圧から変更後電圧への電圧変化レートをプログラミングすることができます。

デジタルスルーレート機能はデフォルトではディスエーブルされています。デジタルスルーレート機能を有効にするには、ISL9112 に I<sup>2</sup>C コマンドを送信し、SLEWRATE ビットフィールドの値を 0b000 以外に変更します。デジタルスルーレート設定の詳細を表 3 に示します。

## レジスタの設定 (ISL9112)

ISL9112 は 2 個の I<sup>2</sup>C コントロールレジスタを内蔵しており、出力電圧、動作モード、および、デジタルスルーレートを設定できます。これらレジスタは ISL9112 がイネーブルの状態のときは任意のタイミングでリードおよびライトが可能です。ISL9112 がディスエーブル (EN = Low) 時は、I<sup>2</sup>C インタフェースを介したアクセスはサポートしていません。

# ISL9110, ISL9112

表 1. レジスタアドレス 0x00 : 電圧コントロール

| ビット | 名称       | タイプ | 初期値   | 説明  |
|-----|----------|-----|-------|---|
| 4:0 | DCDOUT   | R/W | 00000 | V <sub>OUT</sub> programming. See Table 2.  |
| 5   | ULTRA    | R/W | 0     | Ultrasonic mode select. Not applicable in forced PWM mode:<br>0: Ultrasonic feature disabled<br>1: Ultrasonic feature enabled   |
| 6   | Reserved | R/W | 0     |   |
| 7   | I2CEN    | R/W | 0     | I <sup>2</sup> C programming enable bit:<br>0: Device ignores I <sup>2</sup> C command, and uses last programmed DCDOUT and ULTRA settings; or if no I <sup>2</sup> C communication has occurred since POR, the factory programmed default DCDOUT and ULTRA settings are used.<br>1: Device uses the I <sup>2</sup> C programmed DCDOUT and ULTRA settings. |

ビット DCDOUT[4:0] によって式 1 および表 2 に示すように出力電圧を設定します。ISL9112 の出力電圧範囲は 1.9V から 5.0V です。

$$V_{OUT} = 1.9V + (n \cdot 0.1V), \text{ ここで } n = 0 \text{ から } 31 \quad (\text{式 } 1)$$

ホスト側ソフトウェアの誤動作によって出力電圧が意図せずに変更されないよう、安全機能が搭載されています。ISL9112 に I2C コマンドを有効と認識させるには、電圧コントロールレジスタの MSB (I2CEN ビット、表 1 参照) を「1」にセットしなければなりません。このビットが「0」のときは I2C コマンドは無視され、出力電圧および動作モードは工場設定のデフォルト値に戻ります (ISL9112IRTNZ では 3.3V、ISL9112IRT7Z では 5.0V)。

表 2. DCDOUT[4:0] の設定値と出力電圧の関係

| DCDOUT[4:0] | 出力電圧 (V) |
|-------------|----------|
| 0b00000     | 1.9      |
| 0b00001     | 2.0      |
| 0b00010     | 2.1      |
| 0b00011     | 2.2      |
| 0b00100     | 2.3      |
| 0b00101     | 2.4      |
| 0b00110     | 2.5      |
| 0b00111     | 2.6      |
| 0b01000     | 2.7      |
| 0b01001     | 2.8      |
| 0b01010     | 2.9      |
| 0b01011     | 3.0      |
| 0b01100     | 3.1      |
| 0b01101     | 3.2      |
| 0b01110     | 3.3      |
| 0b01111     | 3.4      |
| 0b10000     | 3.5      |
| 0b10001     | 3.6      |
| 0b10010     | 3.7      |

表 2. DCDOUT[4:0] の設定値と出力電圧の関係 (続き)

| DCDOUT[4:0] | 出力電圧 (V) |
|-------------|----------|
| 0b10011     | 3.8      |
| 0b10100     | 3.9      |
| 0b10101     | 4.0      |
| 0b10110     | 4.1      |
| 0b10111     | 4.2      |
| 0b11000     | 4.3      |
| 0b11001     | 4.4      |
| 0b11010     | 4.5      |
| 0b11011     | 4.6      |
| 0b11100     | 4.7      |
| 0b11101     | 4.8      |
| 0b11110     | 4.9      |
| 0b11111     | 5.0      |

表 3. レジスタアドレス 0x01 : スルーレートコントロール

| ビット | 名称       | タイプ | 初期値   | 説明   |
|-----|----------|-----|-------|--|
| 2:0 | SLEWRATE | R/W | 000   | Slew rate control (typ), expressed as $\mu\text{s}$ per LSB change in DCDOUT value:<br>0b000 = 0 $\mu\text{s}/\Delta\text{LSB}$<br>0b001 = 1.5 $\mu\text{s}/\Delta\text{LSB}$<br>0b010 = 3.1 $\mu\text{s}/\Delta\text{LSB}$<br>0b011 = 6.3 $\mu\text{s}/\Delta\text{LSB}$<br>0b100 = 12.5 $\mu\text{s}/\Delta\text{LSB}$<br>0b101 = 25 $\mu\text{s}/\Delta\text{LSB}$<br>0b110 = 50 $\mu\text{s}/\Delta\text{LSB}$<br>0b111 = 100 $\mu\text{s}/\Delta\text{LSB}$ |
| 7:3 | Reserved | R/W | 00000 |  |

## I<sup>2</sup>C シリアルインタフェース (ISL9112)

ISL9112 は双方向のバス指向型プロトコルをサポートしています。プロトコルでは、バス上にデータを送出するすべてのデバイスをトランスミッタとして定義し、受信デバイスをレシーバとして定義しています。データ送信を制御するデバイスはマスターであり、制御されるデバイスはスレーブです。マスターは常にデータ転送を開始し、送信動作および受信動作の両方に対してクロックを与えます。ゆえに、ISL9112 はすべてのアプリケーションにおいてスレーブデバイスとして動作します。

I<sup>2</sup>C インタフェースを介したすべての通信ではデータの各バイトの MSB が先頭として送られます。

## プロトコルの概要

SDA ライン上のデータステートは SCL が Low 期間中のみ変化が許されています。SCL が High の間の SDA ステート変化は START 条件および STOP 条件を示すために予約されています (図 28 参照)。ISL9112 をパワーアップすると SDA ピンは入力モードになります。

すべての I<sup>2</sup>C インタフェース動作は、SCL の High 期間に SDA が High から Low に遷移する START 条件から始まります。ISL9112 は SDA 信号と SCL 信号から START 条件の発生を連続的にモニターし、この条件が成立しな

い場合はいかなるコマンドにも応答しません (図 28 参照)。START 条件は、パワーアップシーケンス中、および EN 入力 Low のときは無視されます。

すべての I<sup>2</sup>C インタフェース動作は、SCL の High 期間に SDA が Low から High に遷移する STOP 条件で終了します (図 28 参照)。ライト動作の終了に対応して STOP 条件が発行されると、プログラムした出力電圧が得られるように、必要に応じて ISL9112 の電圧帰還ループが再構成されます。

アクノレッジ ACK はデータ転送が正しく行われたことを示すソフトウェア上の表現です。トランスミッタは、マスターあるいはスレーブであっても、8 ビットを送信したあとで SDA バスを解放します。レシーバは 9 番目のクロックサイクルで SDA 信号を Low に引き込んで 8 ビット分のデータを受信したことを示します (図 29 参照)。

ISL9112 は、START 条件と有効な識別バイトを認識したあと、レジスタアドレスバイトを正しく受信すると ACK で応答します。また、ライト動作のときは、データバイトを受信すると ACK で応答します。マスターはリード動作のときにデータバイトを受信したら ACK で応答しなければなりません。

有効な識別バイトの上位 7 ビットは ISL9112 の I<sup>2</sup>C スレーブアドレスに対応した 0b0011100 です。識別バイトの LSB はリードまたはライトを示すビットです。リード動作のとき「1」、ライト動作のとき「0」を指定します (表 4 を参照)。

表 4. 識別バイトのフォーマット

|       |   |   |   |   |   |   |       |
|-------|---|---|---|---|---|---|-------|
| 0     | 0 | 1 | 1 | 1 | 0 | 0 | R/W   |
| (MSB) |   |   |   |   |   |   | (LSB) |

## ライト動作

ライト動作には、START 条件、有効な識別バイト (スレーブアドレス +R/W ビットが 0)、有効なレジスタアドレスバイト、データバイト、そして STOP 条件が必要で

す。各バイトを受信すると ISL9112 は ACK で応答します。ACK を受けたマスターは STOP を送信してコマンドサイクルを終結します。

マスターはライト動作を終結する STOP 条件を送信する前に少なくとも 1 個のフルデータバイトと対応する ACK 信号を送信しておかなければなりません。データバイトの間で STOP 条件が発行された場合、あるいは 1 個のフルデータバイト +ACK が送信される前に STOP 条件が発行された場合、ISL9112 はコマンドを無視し、出力電圧あるいは他の設定は変更されません。

## リード動作

リード動作を図 31 に示します。4 バイトで構成されています。ホストは START 条件を生成し、続いて識別バイトを送信します (スレーブアドレス +R/W ビットが 0)。ISL9112 は ACK で応答します。次に、ホストはレジスタアドレスバイトを送信し、ISL9112 は新たな ACK で応答します。

さらに、ホストは START 条件を繰り返し発行するか、STOP 条件ののち START 条件を発行します。続いて、ホストは識別バイト (スレーブアドレス +R/W ビットが 1) を送ります。ISL9112 は ACK で応答し、要求されたデータを出力する用意が整っていることを知らせます。

続いて、ISL9112 はハイインピーダンスだった SDA ピンを駆動してデータバイトを送信します。この間、ホストは SCL ピンにクロックパルスを供給し続けなければなりません。データバイトの転送が完了すると、ホストは NACK 条件に続いて STOP 条件を発行します。以上で I<sup>2</sup>C リード動作は完了します。

ISL9112 がサポートしているレジスタはアドレス 0x00 のみです。他のアドレスに対するリードはサポートされておらず、そのようなリード動作を試みてはなりません。同様に、I<sup>2</sup>C ブロックリードおよび I<sup>2</sup>C ブロックライトも ISL9112 ではサポートされていません。ISL9112 は 1 個のレジスタのみ有するため、ブロックリードもブロックライトも必要ないからです。




図 28. 有効なデータ変化、START 条件、STOP 条件

# ISL9110, ISL9112




図 29. レシーバからのアクノレッジ応答




図 30. I<sup>2</sup>C レジスタのライトプロトコル




図 31. I<sup>2</sup>C レジスタのリードプロトコル



## アプリケーション情報

### 外付け部品の選択

ISL9112 および固定電圧品の ISL9110 の場合、昇降圧コンバータの構成に必要な外付け部品は、インダクタ、入力コンデンサ、および出力コンデンサの 3 個のみです。

ISL9110 の出力電圧可変品の場合、出力電圧の設定用にさらに 3 個の外付け部品が必要です。出力電圧の設定に 2 個の抵抗を使用し、安定性および応答性を高める小容量コンデンサを 1 個使用します。

オプションの入力電源フィルタコンデンサ(図 32 の C3)は、内蔵電圧リファレンスに電源を供給する VIN ピンのノイズ抑制に効果があります。ほとんどのアプリケーションではこのコンデンサは必要ありません。




図 32. ISL9110IRTAZ のアプリケーション例

### 出力電圧のプログラミング、出力電圧可変品

ISL9110IRTAZ (出力電圧可変品) の出力電圧は外付け抵抗で設定します。

R1 と R2 の抵抗値を求めるには式 2 を用います。

$$V_{OUT} = 0.8V \cdot \left(1 + \frac{R1}{R2}\right) \quad (\text{式} \cdot 2)$$

プリント基板の設計では帰還分圧抵抗の周辺にグラウンドのガードトレースを設けてノイズを抑え、精度および安定性の向上を図ってください。抵抗 R1 と R2 は FB ピンの近傍に配置してください。

### フィードフォワードコンデンサの選択

規定どおりの負荷レギュレーションおよびラインレギュレーションを得るために、小容量のコンデンサを抵抗 R1 に並列に接続してください。コンデンサの推奨容量は R1 = 1MΩ のとき 56pF です。温度係数がゼロ (NP0) のコンデンサを推奨します。

### 固定出力電圧品の FB ピン接続

ISL9110 の固定出力電圧品および I<sup>2</sup>C で出力電圧を設定する ISL9112 は、外付け抵抗や外付けコンデンサを FB ピンに接続する必要はありません。図 33 に示すように VOUT を FB ピンに単純に接続するだけです。




図 33. ISL9110IRTNZ のアプリケーション例

### インダクタの選択

コア損失を抑えるとともに効率を高めるため、高周波材料 (たとえばフェライト) をコアに使用したインダクタを使用してください。インダクタは飽和することなくピークスイッチング電流を扱えなければなりません。

飽和電流定格が 2.4A 以上の 10µH のインダクタを推奨します。効率を高めるために低 DCR のインダクタを使用してください。放射ノイズをできるだけ抑えなければならぬアプリケーションでは、トロイダルインダクタまたはシールド付きインダクタを使用してください。

表 5. インダクタメーカーの情報

| メーカー        | 製品シリーズ                     | ウェブアドレス  |
|-------------|----------------------------|--|
| Coilcraft   | LPS4018                    | <a href="http://www.coilcraft.com">www.coilcraft.com</a> |
| Murata      | LQH44P                     | <a href="http://www.murata.com">www.murata.com</a>       |
| Taiyo Yuden | NRS4018<br>NRS5012         | <a href="http://www.t-yuden.com">www.t-yuden.com</a>     |
| Sumida      | CDRH3D23/HP<br>CDRH4D22/HP | <a href="http://www.sumida.com">www.sumida.com</a>       |
| Toko        | DEM3518C                   | <a href="http://www.toko.co.jp">www.toko.co.jp</a>       |

### PVIN および VOUT のコンデンサの選択

入力コンデンサおよび出力コンデンサには X5R タイプで ESL と ESR がともに小さいセラミックコンデンサを使用してください。入力コンデンサの推奨容量は 10µF です。出力コンデンサの推奨容量範囲は 10µF から 22µF です。

表 6. コンデンサメーカーの情報

| メーカー        | 製品シリーズ | ウェブアドレス  |
|-------------|--------|--|
| AVX         | X5R    | <a href="http://www.avx.com">www.avx.com</a>         |
| Murata      | X5R    | <a href="http://www.murata.com">www.murata.com</a>   |
| Taiyo Yuden | X5R    | <a href="http://www.t-yuden.com">www.t-yuden.com</a> |
| TDK         | X5R    | <a href="http://www.tdk.com">www.tdk.com</a>         |

### アプリケーション例その 1

固定出力電圧品である ISL9110IRTNZ を使用したアプリケーションを図 34 に示します。このアプリケーションで必要となる外付け部品はわずか 3 個です。




図 34. ISL9110IRTNZ のアプリケーション例

### アプリケーション例その 2

出力電圧可変品である ISL9110IRTAZ を使って  $V_{OUT} = 3.0V$  を生成するアプリケーションを図 35 に示します。このアプリケーションで必要となる外付け部品は 6 個です。




図 35. ISL9110IRTAZ のアプリケーション例

### アプリケーション例その 3

$I^2C$  経由で出力電圧を設定可能な ISL9112IRTNZ を使って  $V_{OUT} = 3.3V$  を生成するアプリケーションを図 36 に示します。このアプリケーションで必要となる外付け部品は 3 個です。出力電圧は  $I^2C$  のコマンドで設定します。




図 36. ISL9112IRTNZ のアプリケーション例

### プリント基板の推奨レイアウト

ISL9110 および ISL9112 を正しく動作させるには適切なプリント基板設計が不可欠です。入力コンデンサおよび出力コンデンサはデバイスのできるだけ近くに配置してください。入力コンデンサおよび出力コンデンサのグラウンド接続はできるだけ短くし、ビアに大電流が流れるのを防ぐため基板の表面に実装してください。




図 37. プリント基板の推奨レイアウト

### TDFN パッケージのサーマルパッドのレイアウトルール

サーマルパッドは電氣的に PGND に接続されています。サーマルパッドの主な目的はデバイスの放熱ですが、サーマルパッドに不必要な電流が流れないように、PGND に内部で接続されているサーマルパッドは必ずグラウンドに接続してください。多層基板のグラウンド専用層にサーマルパッドを実装するともっとも高い AC 性能が得られます。

サーマルパッドの要件は消費電力と周囲温度に比例します。基板にグラウンド専用層がある場合はサーマルパッド領域を個別に設ける必要はありません。グラウンド専用層を設けられない場合は、他の層に独立して設けたサーマルパッドを使用してください。パッド領域の要件はアプリケーションごとに検討が必要です。

### サーマルパッドの一般的な設計要件

デバイスの放熱性能を高めるビアの例を以下の図に示します。




図 38. プリント基板のビアパターン

サーマルパッド領域には十分な数のビアを設けてください。ビアの間隔は半径の3倍（代表値）とします。過度に小径にする必要はありませんが、ハンダリフロー時にビアスルーホールにソルダーウィック（ハンダ上がり）が起こらない程度の小径ビアを使用してください。

放熱性を高めるにはビアの熱抵抗を下げるのが重要なポイントです。そのため、ビアとグラウンド層との接続には「サーマルリリーフ」パターンを使用してはなりません。放熱性能を高めるために、ビア全周でギャップなくグラウンドに接続してください。

## 改訂履歴

この改訂履歴は参考情報として掲載するものであり、正確を期すように努めてはいますが、内容を保証するものではありません。最新のデータシートについてはインターシルのウェブサイトアクセスしてください。

| 日付        | レビジョン    | 変更点    |
|-----------|----------|--------|
| 2011/6/16 | FN7649.0 | 初版リリース |

## 製品

インターシルは高性能アナログ半導体の設計および製造に関する世界的なリーダーです。当社の製品は、フラットパネルディスプレイ、携帯電話、ハンドヘルド製品、ノートパソコンなど、急速な成長を遂げているマーケットを対象としています。インターシルではパワーマネージメント機能やアナログ信号処理機能に対応した製品ファミリーを取り揃えています。製品ファミリーの詳細については [www.intersil.com/products](http://www.intersil.com/products) をアクセスしてください。

\* アプリケーション、関連ドキュメント、関連部品については、[www.intersil.com](http://www.intersil.com) 内の [ISL9110](#) および [ISL9112](#) のページを参照してください。

本データシートに関するご意見や誤りのご指摘は [www.intersil.com/askourstaff](http://www.intersil.com/askourstaff) からご連絡ください。

信頼性に関するデータは [rel.intersil.com/reports/search.php](http://rel.intersil.com/reports/search.php) を参照してください。

インターシルのその他の製品については [www.intersil.com/product\\_tree/](http://www.intersil.com/product_tree/) を参照してください。

インターシルは、[www.intersil.com/design/quality/](http://www.intersil.com/design/quality/) に記載の品質保証のとおり、ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。

インターシルの製品は製品に関する情報のみを提供して販売されます。インターシルは、予告なしにいかなる時点においても、回路設計、ソフトウェア、仕様を変更する権利を有します。したがってお客様におかれは、部品を発注する前に、データシートが最新であることをご確認ください。インターシルが提供する情報は正確かつ信頼できうるものと考えておりますが、その使用に関して、インターシルおよび関連子会社は責を負わないものとします。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。






インターシルの会社概要については [www.intersil.com](http://www.intersil.com) をアクセスしてください。

## パッケージ寸法図

### L12.3x3C

12 LEAD THIN DUAL FLAT NO-LEAD PLASTIC PACKAGE (0.4mm PITCH)

Rev 0, 2009/11



#### 備考:

1. 寸法の単位は mm です。  
( ) 内の寸法は参考値です。
2. 寸法と公差は ASME Y14.5m-1994 に従っています。
3. 特記のない限り、公差は DECIMAL ±0.05 です。
4. 寸法は金属端子に適用され、端子先端から 0.15mm ~ 0.25mm のポイントで計測した値です。
5. タイパー (示されている場合) は非機能性です。
6. 1 ピンの識別子はオプションですが、表示されているゾーン内に配置されます。1 ピンの識別子はモールドまたはマーキングで示されます。