

R1EX25512ASA00I

R1EX25512ATA00I

Serial Peripheral Interface
512K EEPROM (64-Kword × 8-bit)

R10DS0045JJ0100
Rev.1.00
2010.10.04

概要

R1EX25xxx シリーズはシリアルペリフェラルインタフェースコンパチブル (SPI) の EEPROM (電氣的に書き換え可能な ROM) です。最新の MONOS メモリ技術, CMOS プロセスおよび低電圧回路技術を採用し, 低電源電圧動作・低消費電力・高速動作・高信頼性を実現しています。また, 128 バイトページ書き換え機能により, データ書き換えが高速化されています。


特長

- 単一電源 : 1.8V ~ 5.5V
- シリアルペリフェラルインタフェースコンパチブル (SPI バス)
 - SPI モード 0 (0, 0) と 3 (1, 1) 対応
- 動作周波数 : 5MHz (2.5V ~ 5.5V) , 3MHz (1.8V ~ 5.5V)
- 消費電流
 - スタンバイ時 : 5μA (max)
 - 読み出し時 : 5mA (max)
 - 書き換え時 : 5mA (max)
- ページ書き換え : ページサイズ 128 バイト
- 書き換え時間 : 5ms (max)
- 書き換え回数 : 100 万回 @25°C
- データ保持 : 100 年以上 @25°C
- 小型パッケージ : SOP8 ピン, TSSOP8 ピン
- 出荷形態
 - TSSOP8 ピン : 3,000IC/reel
 - SOP8 ピン : 2,500IC/reel
- 温度範囲 : -40 ~ +85°C
- 本製品は鉛フリー仕様です。

製品ラインアップ

Type No.	Internal organization	Operating voltage	Frequency	Package
R1EX25512ASA00I	512K bit (65536 × 8-bit)	1.8 V to 5.5 V	5 MHz (2.5 V to 5.5 V) 3 MHz (1.8 V to 5.5 V)	150mil 8-pin plastic SOP PRSP0008DF-B (FP-8DBV) 鉛フリー仕様
R1EX25512ATA00I	512K bit (65536 × 8-bit)	1.8 V to 5.5 V	5 MHz (2.5 V to 5.5 V) 3 MHz (1.8 V to 5.5 V)	8-pin plastic TSSOP PTSP0008JC-B (TTP-8DAV) 鉛フリー仕様


ピン配置



ピン説明

Pin name	Function
C	Serial clock
D	Serial data input
Q	Serial data output
\bar{S}	Chip select
\bar{W}	Write protect
\overline{HOLD}	Hold
V _{CC}	Supply voltage
V _{SS}	Ground

ブロックダイアグラム



絶対最大定格

Parameter	Symbol	Value	Unit
Supply voltage relative to V_{SS}	V_{CC}	-0.6 to +7.0	V
Input voltage relative to V_{SS}	V_{IN}	-0.3 to $V_{CC} + 0.3$	V
Operating temperature range* ¹	T_{opr}	-40 to +85	°C
Storage temperature range	T_{stg}	-55 to +125	°C

【注】 1. データ保持含む

DC 動作条件

Parameter	Symbol	Min	Typ	Max	Unit
Supply voltage	V_{CC}	1.8	—	5.5	V
	V_{SS}	0	0	0	V
Input voltage	V_{IH}	$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V
	V_{IL}	-0.3	—	$V_{CC} \times 0.3$	V
Operating temperature range	T_{opr}	-40	—	+85	°C

容量

($T_a = +25^\circ\text{C}$, $f = 1\text{ MHz}$)

Parameter	Symbol	Min	Typ	Max	Unit	Test conditions
Input capacitance (D, C, \overline{S} , \overline{W} , \overline{HOLD})	C_{in}^{*1}	—	—	6.0	pF	$V_{in} = 0\text{ V}$
Output capacitance (Q)	C_{IO}^{*1}	—	—	8.0	pF	$V_{out} = 0\text{ V}$

【注】 1. Not 100% tested

メモリセル特性

(V_{CC}=1.8V~5.5V)

	Ta=25°C	Ta=85°C	Notes
書き換え回数	1,000k Cycles min.	100k Cycles min.	1
データ保持年数	100 年 min.	10 年 min.	1

【注】 1. Not 100% tested

出荷時データ

- メモリアレイ : "1" (FF Hex)
- ステータスレジスタ SRWD, BP0, BP1 : "0"

DC 特性

Parameter		Symbol	Min	Max	Unit	Test conditions
Input leakage current		I _{LI}	—	2	μA	V _{CC} = 5.5 V, V _{IN} = 0 to 5.5 V (S, D, C, HOLD, W)
Output leakage current		I _{LO}	—	2	μA	V _{CC} = 5.5 V, V _{OUT} = 0 to 5.5 V (Q)
V _{CC} current	Standby	I _{SB}	—	5	μA	V _{IN} = V _{SS} or V _{CC} , \bar{S} = V _{CC} V _{CC} = 5.5 V
	Active	I _{CC1}	—	3	mA	V _{CC} = 3.3 V, Read at 5 MHz V _{IN} = V _{CC} × 0.1 / V _{CC} × 0.9 Q = OPEN
			—	5	mA	V _{CC} = 5.5 V, Read at 5 MHz V _{IN} = V _{CC} × 0.1 / V _{CC} × 0.9 Q = OPEN
	I _{CC2}	—	3	mA	V _{CC} = 3.3 V, Write at 5 MHz V _{IN} = V _{CC} × 0.1 / V _{CC} × 0.9	
—		5	mA	V _{CC} = 5.5 V, Write at 5 MHz V _{IN} = V _{CC} × 0.1 / V _{CC} × 0.9		
Output voltage		V _{OL1}	—	0.4	V	V _{CC} = 2.5 to 5.5 V, I _{OL} = 2 mA
		V _{OL2}	—	0.4	V	V _{CC} = 1.8 to 2.5 V, I _{OL} = 1.5 mA
		V _{OH1}	V _{CC} × 0.8	—	V	V _{CC} = 2.5 to 5.5 V, I _{OH} = -2 mA
		V _{OH2}	V _{CC} × 0.8	—	V	V _{CC} = 1.8 to 2.5 V, I _{OH} = -0.4 mA

AC 特性

測定条件

- 入力パルスレベル : $V_{IL} = V_{CC} \times 0.2$
: $V_{IH} = V_{CC} \times 0.8$
- 入力立ち上がり / 立ち下がり時間 : $\leq 5\text{ns}$
- 入力タイミング参照レベル : $V_{CC} \times 0.5$
- 出力判定レベル : $V_{CC} \times 0.5$
- 出力負荷 : 1TTL Gate + 100pF

($T_a = -40 \sim +85^\circ\text{C}$, $V_{CC} = 2.5\text{V} \sim 5.5\text{V}$)

Parameter	Symbol	Alt	Min	Max	Unit	Notes
Clock frequency	f_C	f_{SCK}	—	5	MHz	
\overline{S} active setup time	t_{SLCH}	t_{CSS1}	90	—	ns	
\overline{S} not active setup time	t_{SHCH}	t_{CSS2}	90	—	ns	
\overline{S} deselect time	t_{SHSL}	t_{CS}	90	—	ns	
\overline{S} active hold time	t_{CHSH}	t_{CSH}	90	—	ns	
\overline{S} not active hold time	t_{CHSL}	—	90	—	ns	
Clock high time	t_{CH}	t_{CLH}	90	—	ns	1
Clock low time	t_{CL}	t_{CLL}	90	—	ns	1
Clock rise time	t_{CLCH}	t_{RC}	—	1	μs	2
Clock fall time	t_{CHCL}	t_{FC}	—	1	μs	2
Data in setup time	t_{DVCH}	t_{DSU}	20	—	ns	
Data in hold time	t_{CHDX}	t_{DH}	30	—	ns	
Clock low hold time after \overline{HOLD} not active	t_{HHCH}	—	70	—	ns	
Clock low hold time after \overline{HOLD} active	t_{HLCH}	—	40	—	ns	
Clock high setup time before \overline{HOLD} active	t_{CHHL}	—	60	—	ns	
Clock high setup time before \overline{HOLD} not active	t_{CHHH}	—	60	—	ns	
Output disable time	t_{SHQZ}	t_{DIS}	—	100	ns	2
Clock low to output valid	t_{CLQV}	t_V	—	60	ns	
Output hold time	t_{CLQX}	t_{HO}	0	—	ns	
Output rise time	t_{QLQH}	t_{RO}	—	50	ns	2
Output fall time	t_{QHQL}	t_{FO}	—	50	ns	2
\overline{HOLD} high to output low-Z	t_{HHQX}	t_{LZ}	—	50	ns	2
\overline{HOLD} low to output low-Z	t_{HLQZ}	t_{HZ}	—	100	ns	2
Write time	t_W	t_{WC}	—	5	ms	

- 【注】 1. $t_{CH} + t_{CL} \geq 1/f_C$
2. Not 100% tested


(Ta = -40 ~ +85°C , V_{CC} = 1.8V ~ 5.5V)

Parameter	Symbol	Alt	Min	Max	Unit	Notes
Clock frequency	f _C	f _{SCK}	—	3	MHz	
\overline{S} active setup time	t _{SLCH}	t _{CSS1}	100	—	ns	
\overline{S} not active setup time	t _{SHCH}	t _{CSS2}	100	—	ns	
\overline{S} deselect time	t _{SHSL}	t _{CS}	250	—	ns	
\overline{S} active hold time	t _{CHSH}	t _{CSH}	100	—	ns	
\overline{S} not active hold time	t _{CHSL}	—	100	—	ns	
Clock high time	t _{CH}	t _{CLH}	150	—	ns	1
Clock low time	t _{CL}	t _{CLL}	150	—	ns	1
Clock rise time	t _{CLCH}	t _{RC}	—	1	μs	2
Clock fall time	t _{CHCL}	t _{FC}	—	1	μs	2
Data in setup time	t _{DVCH}	t _{DSU}	30	—	ns	
Data in hold time	t _{CHDX}	t _{DH}	50	—	ns	
Clock low hold time after \overline{HOLD} not active	t _{HHCH}	—	200	—	ns	
Clock low hold time after \overline{HOLD} active	t _{HLCH}	—	200	—	ns	
Clock high setup time before \overline{HOLD} active	t _{CHHL}	—	120	—	ns	
Clock high setup time before \overline{HOLD} not active	t _{CHHH}	—	120	—	ns	
Output disable time	t _{SHQZ}	t _{DIS}	—	200	ns	2
Clock low to output valid	t _{CLQV}	t _V	—	150	ns	
Output hold time	t _{CLQX}	t _{HO}	0	—	ns	
Output rise time	t _{QLQH}	t _{RO}	—	100	ns	2
Output fall time	t _{QHQL}	t _{FO}	—	100	ns	2
\overline{HOLD} high to output low-Z	t _{HHQX}	t _{LZ}	—	100	ns	2
\overline{HOLD} low to output low-Z	t _{HLQZ}	t _{HZ}	—	100	ns	2
Write time	t _W	t _{WC}	—	5	ms	


- 【注】 1. t_{CH} + t_{CL} ≥ 1/f_C
 2. Not 100% tested

タイミング波形


Serial Input Timing



Hold Timing



Output Timing



ピン機能

シリアル出力 (Q)

シリアルデータの出力端子です。データ出力は、シリアルクロックの立ち下がりにて変化します。

シリアル入力 (D)

シリアルデータの入力端子です。命令コード・アドレス・書き込みデータを受け取ります。シリアルクロックの立ち上がりにてデータをラッチします。

シリアルクロック (C)

シリアルデータのタイミングを設定するためのクロック入力端子です。命令コード・アドレスおよび書き込みデータの inputs は、クロックの立ち上がりで取り込まれます。データ出力は、クロックの立ち下がり時に出力します。

チップセレクト (\bar{S})

チップを選択状態に設定するための入力端子です。この入力が“H”レベルのとき、デバイスは非選択状態で出力は High-Z となります。内部にて書き込み状態でないかぎりデバイスはスタンバイ状態です。チップセレクトを“L”レベルにするとデバイスはアクティブ状態になります。電源立ち上げ後、チップセレクトを立ち下げたときに何らかの命令コードを入力する必要があります。

ホールド ($\overline{\text{HOLD}}$)

ホールドは、デバイスを非選択状態にせずにシリアルコミュニケーションを休止するときに使用します。ホールド状態では、シリアル出力は High-Z 状態となり、シリアル入力およびシリアルクロックは Don't Care となります。ホールド動作中は、チップセレクト (\bar{S}) を“L”レベルにし、デバイスをアクティブ状態にしなければなりません。

ライトプロテクト (\bar{W})


ライトプロテクトは、書き込み命令に対するプロテクトエリアサイズ(ステータスレジスタの BP1, BP0)を保護することを目的としています。このピンは、すべての書き込み動作中は“H”もしくは“L”に固定してください。

動作説明

ステータスレジスタ

ステータスレジスタの構成を、下図に示します。ステータスレジスタは、専用の命令により読み出し・書き込みが可能です。

ステータスレジスタ構成図



WIP bit : メモリが書き込み動作状態であることを示します。

WEL bit : 内部の Write Enable Latch の状態を示します。

BP0, BP1 bits : Block Protect ビットは、BP0, BP1 の値にてプロテクトする領域を変更できる、ソフトウェアプロテクトです。Block Protect ビットは、不揮発性メモリで構成されているため電源が OFF しても記憶しています。BP0, BP1 は、出荷時に”0”の状態となっております。

SRWD bit : Status Register Write Disable (SRWD) ビットは、ライトプロテクト信号 (\bar{W}) と関連して動作します。SRWD ビットと \bar{W} 信号の組み合わせにより、このデバイスはハードウェアプロテクト状態になります。このとき、ステータスレジスタ内の不揮発性メモリで構成されるビット (SRWD, BP0, BP1) はリードオンリーとなります。SRWD は、出荷時に”0”の状態となっております。

命令コード

命令コードは下表に示すように 1 バイトの構成です。

もし、無効な命令コードを受信したときは、デバイスは非選択状態になります。

Instruction Set


Instruction	Description	Instruction format
WREN	Write Enable	0000 0110
WRDI	Write Disable	0000 0100
RDSR	Read Status Register	0000 0101
WRSR	Write Status Register	0000 0001
READ	Read from Memory Array	0000 0011
WRITE	Write to Memory Array	0000 0010

Write Enable (WREN) :

データの書き込み動作 (WRITE と WRSR) を行う前には, Write Enable Latch (WEL) ビットをセットしなくてはなりません。本命令が, WEL ビットをセットする方法です。下図に動作を示します。

チップセレクト (\bar{S}) にてデバイスを選択後, シリアル入力 (D) より命令コードを入力します。 \bar{S} でデバイスを非選択状態にすることにより WEL ビットがセットされます。

WREN 動作




Write Disable (WRDI) :

WRDI は、WEL ビットをリセットする一つの方法です。下図に動作を示します。チップセレクト (\bar{S}) にてデバイスを選択後、シリアル入力 (D) より命令コードを入力します。 \bar{S} でデバイスを非選択状態することにより WEL ビットがリセットされます。

WEL ビットは、実際は下記に示す動作実行後にリセットされます。

- 電源立ち上げ
- WRDI 実行
- WRSR 命令完了後
- WRITE 命令完了後


WRDI 動作



READ Status Register (RDSR) :

RDSR は、ステータスレジスタのデータを読み出すことができます。ステータスレジスタは、いつでも読み出し可能です。書き込み動作進行中でも、WIP ビットをチェックすることにより書き込み動作の進行を確認することができます。また、ステータスレジスタは、連続して読み出すことが可能です。

RDSR 動作



ステータスレジスタのステータスおよびコントロールビットは下記のとおりです。

WIP bit: WIP ビットは、メモリが Write または Write Status Register の書き込み動作中か否かを表示します。“1”であれば書き込み動作中であり、“0”であれば書き込み動作は終了しています。

WEL bit: WEL ビットは、内部の Write Enable Latch の状態を示します。“1”であれば内部の Write Enable Latch がセットされている状態です。“0”であれば内部の Write Enable Latch がリセット状態で、デバイスは Write または Write Status Register の命令を受け取ることができません。

BP1, BP0 bits: Block Protect ビットは、不揮発性メモリで構成されています。これは、Write to Memory Array (WRITE) 命令に対するソフトウェアプロテクトの領域サイズを定義するものです。これらのビットは、Write Status Register (WRSR) 命令にて書き換え可能です。Block Protect ビットの一つまたは両方を“1”にセットしたとき Write to Memory Array (WRITE) 命令に対して関連するメモリ領域 (表「ライトプロテクトブロックサイズ」参照) がプロテクトされます。

Block Protect ビットは、ハードウェアプロテクトモードでなければ書き換えが可能です。

SRWD bit: Status Register Write Disable ビットは、ライトプロテクト (\bar{W}) 信号と関連して動作します。SRWD ビットと \bar{W} (SRWD ビット“1”， \bar{W} 信号“L”) によりハードウェアプロテクトモード状態になります。このとき、ステータスレジスタの不揮発性メモリで構成されているビット (SRWD, BP0, BP1) は、リード専用ビットとなり WRSR 命令は実行されません。

WRITE Status Register (WRSR) :


WRSR 命令は、ステータスレジスタの値 (SRWD, BP1, BP0) を書き換えることができます。WRSR を実行する前に、WREN 命令にて WEL ビットをあらかじめセットしてください。WRSR の動作を下図に示します。

WRSR 命令は、ステータスレジスタの b6, b5, b4, b1 と b0 については書き換えできません。ステータスレジスタを読み出したときには、b6, b5, b4 はいつも “0” データで読み出されます。データ入力後から、次のシリアルクロック立ち上がり入力前までにチップセレクト (\bar{S}) を “H” とすることにより、セルフタイムの WRSR 書き込み動作を開始します (t_w)。WRSR 書き込み動作の間、WIP ビットの値を読み出すことにより動作状態を確認することができます。WIP ビットが “1” のとき、セルフタイムの WRSR 書き込み動作中です。“0” のときは、書き込み動作が完了しています。書き込み動作が完了したときに WEL ビットはリセットされます。

WRSR 命令は、ユーザがリードオンリーメモリとして取り扱う領域サイズを規定する BP0, BP1 の値を変更することが可能です。また、 \bar{W} 信号の状態によっては、SRWD ビットをセットまたはリセットすることも可能です。SRWD ビットと \bar{W} 信号の組み合わせによりデバイスはハードウェアプロテクトモード (HPM) に設定されます。このとき、WRSR 命令は実行されません。

SRWD と BP0, BP1 の内容は、WRSR 命令実行中は、WRSR 命令前の値を保持しています。新しくアップデートされた値は、WRSR 命令の実行が完了した時点で変更されます。

WRSR 動作



Read from Memory Array (READ) :


下図に READ 動作を示します。チップセレクト (\bar{S}) に “L” 入力後、シリアル入力 (D) より命令コード・アドレスを入力します。入力されたアドレスは、内部アドレスレジスタへロードされ、そしてアドレスのデータがシリアル出力 (Q) より出力されます。

もし、 \bar{S} を “L” に保持した場合、シリアルクロック入力 8 クロックの後、内部アドレスレジスタは自動的にインクリメントされて、新しいアドレスのデータを出力します。

アドレスが最上位に到達したとき、アドレスカウンタはロールオーバーして、アドレスは 0 番地になり、リードサイクルは際限なく続きます。

リードサイクルを終わらせるためには、 \bar{S} を “H” にします。チップセレクトの立ち上がりはサイクル中いつでも可能です。READ 命令コードが受け付けられないまたは実行できない場合は、書き込みサイクルの実行中です。

READ 動作



【注】 1. メモリサイズについては、下表参照のこと。

アドレス範囲

Device	R1EX25512A
Address bits	A15 to A0

Write to Memory Array (WRITE) :

次の2図に WRITE 動作を示します。最初にチップセレクト (\bar{S}) を“L”とします。その後、命令コード・アドレス・データをシリアル入力 (D) より入力します。

データ入力後または、次のシリアルクロック立ち上がり入力前に \bar{S} を“H”とすることにより、セルフタイムの WRITE 動作を開始します (t_w)。


最初の図では、8ビットのデータを入力した場合を示しています。書き込み動作が終了すると WIP ビットは“0”にリセットされます。

もし、2番目の図のように \bar{S} を“L”として次の入力データが入力されると、スタート時に与えられたアドレスの同じページの終わりに向かってアドレスをインクリメントしながらデータが入力されます。もし、デバイスへ入力されるデータの数が増え、ページの範囲を超えた場合、内部のアドレスカウンタはロールオーバーしページの最初になり、先に入力されたデータは上書きされます。

この命令が受け付けられないか、または実行されない場合を下記に示します。


- WEL ビットが“1”にセットされていないとき (WRITE 命令直前にあらかじめセットされていない)
- すでに書き込みサイクル実行中
- デバイスが非選択状態である
- 書き込むアドレスページが BP0, BP1 によってプロテクト領域となっている

WRITE 動作 (1Byte)



【注】 1. メモリサイズについては、「アドレス範囲」参照のこと。

WRITE 動作 (Page)



【注】 1. メモリサイズについては、「アドレス範囲」参照のこと。

プロテクト動作

ライトプロテクト領域を「ライトプロテクトブロックサイズ」に示します。また、デバイスのプロテクト動作について「プロテクト動作」に示します。ステータスレジスタの Status Register Write Disable (SRWD) ビットが“0”にリセット(出荷時には、リセット状態になっています)されているときには、ステータスレジスタの値を変更することが可能です。

SRWD ビットが“1”にセットされたとき、下記に示す二つのケースが考えられます。

- ライトプロテクト (\bar{W}) 信号が“H”のとき、ステータスレジスタの書き込みが可能です。
- \bar{W} 信号が“L”のとき、ステータスレジスタを書き込むことができません。このため、ステータスレジスタのプロテクトビット(BP0, BP1)によってソフトウェアプロテクト(SPM)されているエリアが、結果としてプロテクトされます。

ハードウェアプロテクト (HPM) は、下記に示す動作により設定されます。

- SRWD ビットをセットした後、 \bar{W} 信号を“L”アクティブにしたとき
- \bar{W} 信号を“L”アクティブ状態にて、SRWD ビットをセット完了したとき

\bar{W} 信号を“H”に入力することで、ハードウェアプロテクト (HPM) を解除することが可能です。

ライトプロテクト (\bar{W}) 信号が“H”状態である場合、ハードウェアプロテクト (HPM) は機能せず、ステータスレジスタのプロテクトビット (BP0, BP1) によって設定されるソフトウェアプロテクト (SPM) のみの機能となります。

ライトプロテクトブロックサイズ

Status register bits		Protected blocks	Array addresses protected
BP1	BP0		R1EX25512A
0	0	None	None
0	1	Upper quarter	C000h – FFFFh
1	0	Upper half	8000h – FFFFh
1	1	Whole memory	0000h – FFFFh

プロテクト動作

\bar{W} signal	SRWD bit	Mode	Write protection of the status register	Memory Protect	
				Protected area* ¹	Unprotected area* ¹
1	0	Software protected (SPM)	Status register is writable (if the WREN instruction has set the WEL bit). The values in the BP1 and BP0 bits can be changed.	Write protected	Ready to accept Write instructions
0	0				
1	1				
0	1	Hardware protected (HPM)	Status register is hardware write protected. The values in the BP1 and BP0 bits cannot be changed.	Write protected	Ready to accept Write instructions

【注】 1. プロテクト領域については、「ライトプロテクトブロックサイズ」を参照のこと。


ホールド動作

ホールドは、デバイスを非選択状態にせずにシリアルコミュニケーションを中断するために使用します。ホールド状態では、シリアル出力は High-Z となり、シリアル入力およびシリアルクロックは “Don't Care” となります。ホールド状態のときは、チップセレクト (\bar{S}) を “L” レベルにし、デバイスを選択状態にする必要があります。

通常、ホールド状態の期間、デバイスは選択状態を保持しますが、進行中の動作をリセットしたいときは、ホールド状態の期間に、デバイスを非選択状態にすることで、デバイスの状態をリセットすることができます。下図にホールド動作を示します。シリアルクロック (C) が “L” レベルの状態、ホールド ($\overline{\text{HOLD}}$) を “L” レベルにした場合、ホールド ($\overline{\text{HOLD}}$) の切り替わりと同時にホールド状態を開始し、ホールド ($\overline{\text{HOLD}}$) を “H” レベルにした場合、ホールド ($\overline{\text{HOLD}}$) の切り替わりと同時にホールド状態を終了します。

シリアルクロック (C) が “H” レベルの状態、ホールド ($\overline{\text{HOLD}}$) を “L” レベルにした場合、ホールド ($\overline{\text{HOLD}}$) の切り替わり後、シリアルクロックが “L” レベルとなったときホールド状態を開始し、ホールドを “H” レベルにした場合、ホールド ($\overline{\text{HOLD}}$) の切り替わり後、シリアルクロックが “L” レベルとなったときホールド状態を終了します。

ホールド動作




電源立ち上げ

電源立ち上げ手順


電源 On/Off 時の誤動作により、データが破壊される場合があります。データ破壊を防止するために、本製品では、Power On Reset 回路が正しく動作するように下記にご注意ください。

- 電源 On/Off 時には、チップセレクト (\bar{S}) を V_{CC} に固定してクロックさせないこと
- 電源 On/Off は、スタンバイ状態で行うこと
- 中間レベルからの電源 On は誤動作の原因となるため、電源 On 時には必ず 0V より立ち上げること
- 電源 On 時の立ち上げレートは $2\mu\text{s}/\text{V}$ 以上にすること
- 電源立ち下げ時前に、WRSR または WRITE 命令を実行したときは、ライトサイクル時間 (t_w) 待って電源を立ち下げてください。
- 電源 On 時のチップセレクト (\bar{S}) 立ち下げは、電源電圧 1.8V 到達時から 10ms 以上待ってください。




外形寸法図

R1EX25512ASA00I (PRSP0008DF-B / Previous Code: FP-8DBV)



R1EX25512ATA00I (PTSP0008JC-B / Previous Code: TTP-8DAV)



改訂記録	R1EX25512ASA00I/R1EX25512ATA00I データシート
------	--

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2010.10.04		新規登録

すべての商標および登録商標は、それぞれの所有者に帰属します。

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサス エレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2（日本ビル）

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口：<http://japan.renesas.com/inquiry>