

## 1. 概要

### 1.1 特長

R8C/LA3A、R8C/LA5A、R8C/LA6A、およびR8C/LA8Aグループの計4グループは、R8C CPU コアを搭載したシングルチップマイクロコンピュータです。R8C CPU コアは、高機能命令を持ちながら高い命令効率を持ち、1M バイトのアドレス空間と、命令を高速に実行する能力を備え、さらに、乗算器があるため高速な演算処理が可能です。

消費電力が小さい上、動作モードによるパワーコントロールが可能です。また、これらのマイコンは、EMI/EMS 性能を最大限に考慮した設計を行っています。

多機能タイマ、シリアルインタフェースなど、多彩な周辺機能を内蔵しており、システムの部品点数を少なくできます。

R8C/LA3A、R8C/LA5A、R8C/LA6A、およびR8C/LA8Aグループはデータフラッシュを内蔵します。

#### 1.1.1 応用

家電、事務機器、オーディオ、民生機器、他

### 1.1.2 グループごとの相違点

表 1.1にグループごとの相違点を、表 1.2～表 1.3にグループごとに備えるプログラマブル入出力ポートを示します。表 1.4～表 1.5にグループごとに備えるLCD表示機能端子を示します。

各グループのピン配置図は、図 1.9～図 1.12に、各製品については、表 1.9～表 1.12に示します。

なお、次章以降の説明ではR8C/LA8Aグループについて説明しますので、以上の相違点に留意ください。

表 1.1 グループごとの相違点

分類	機能	R8C/LA3Aグループ	R8C/LA5Aグループ	R8C/LA6Aグループ	R8C/LA8Aグループ
I/Oポート	プログラマブル入出力ポート	26本	44本	56本	72本
	大電流駆動ポート	8本	8本	8本	10本
割り込み	INT割り込み入力端子	5本	6本	8本	8本
タイマRJ	タイマRJ0の出力端子	なし	なし	なし	1本
	タイマRJ1の出力端子	なし	なし	なし	1本
	タイマRJ2の入出力端子	なし	なし	なし	1本
	タイマRJ2の出力端子	なし	なし	なし	1本
タイマRH	タイマRHの出力端子	なし	1本	1本	1本
シリアルインタフェース	UART2	なし	なし	1本	1本
A/Dコンバータ	アナログ入力端子	5本	7本	8本	12本
LCD駆動制御回路	セグメント出力端子	最大11本	最大27本	最大32本	最大40本
コンパレータB	アナログ入力電圧	1本	2本	2本	2本
	リファレンス入力電圧	1本	2本	2本	2本
クロック	XCIN端子	XIN端子と兼用	専用端子	専用端子	専用端子
	XCOUT端子	XOUT端子と兼用	専用端子	専用端子	専用端子
パッケージ		32ピンLQFP	52ピンLQFP	64ピンLQFP	80ピンLQFP

注1. I/Oポートは割り込みやタイマなどの入出力機能を兼用しています。

詳細については、表 1.13～表 1.17ピン番号別端子名一覧を参照してください。

表1.2 グループごとに備えるプログラマブル入出力ポート (R8C/LA3Aグループ、R8C/LA5Aグループ)

プログラマブル 入出力ポート	R8C/LA3Aグループ I/O合計26本								R8C/LA5Aグループ I/O合計44本							
	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
P0	—	—	—	—	—	—	—	—	○	○	○	○	○	○	○	○
P2	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
P3	—	—	—	—	—	—	—	—	○	○	○	○	○	○	○	○
P5	—	○	○	○	○	○	○	○	—	○	○	○	○	○	○	○
P7	—	—	—	—	—	—	○	—	—	—	—	—	○	○	○	○
P8	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
P9	—	—	—	—	—	—	○	○	—	—	—	—	—	—	○	○

注1. “○” が搭載するプログラマブル入出力ポートです。

注2. “—” は以下のように設定してください。

- PDi (i=0, 3, 5, 7, 9)レジスタの対応するビットに“0”を書いてください。読んだ場合、その値は“0”です。
- Pi (i=0, 3, 5, 7, 9)レジスタの対応するビットに“0”を書いてください。読んだ場合、その値は“0”です。

表1.3 グループごとに備えるプログラマブル入出力ポート (R8C/LA6Aグループ、R8C/LA8Aグループ)

プログラマブル 入出力ポート	R8C/LA6Aグループ I/O合計56本								R8C/LA8Aグループ I/O合計72本							
	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0
P0	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
P1	○	○	○	○	○	○	—	—	○	○	○	○	○	○	○	○
P2	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
P3	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
P4	○	○	—	—	—	—	—	—	○	○	○	○	○	○	○	○
P5	—	○	○	○	○	○	○	○	—	○	○	○	○	○	○	○
P6	○	○	○	○	○	○	○	—	○	○	○	○	○	○	○	○
P7	—	—	—	—	—	—	—	—	—	○	○	○	○	○	○	○
P8	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
P9	—	—	—	—	—	—	○	○	—	—	—	—	—	—	○	○

注1. “○” が搭載するプログラマブル入出力ポートです。

注2. “—” は以下のように設定してください。

- PDi (i=1, 4~7, 9)レジスタの対応するビットに“0”を書いてください。読んだ場合、その値は“0”です。
- Pi (i=1, 4~7, 9)レジスタの対応するビットに“0”を書いてください。読んだ場合、その値は“0”です。
- P7DRRレジスタの対応するビットに“0”を書いてください。読んだ場合、その値は“0”です。

表 1.4 グループごとに備えるLCD表示機能端子 (R8C/LA3Aグループ、R8C/LA5Aグループ)

兼用I/Oポート	R8C/LA3Aグループ コモン出力：最大4本 セグメント出力：最大11本								R8C/LA5Aグループ コモン出力：最大4本 セグメント出力：最大27本							
	P0	—	—	—	—	—	—	—	—	SEG 7	SEG 6	SEG 5	SEG 4	SEG 3	SEG 2	SEG 1
P2	SEG 15	SEG 14	SEG 13	SEG 12	SEG 11	SEG 10	SEG 9	SEG 8	SEG 15	SEG 14	SEG 13	SEG 12	SEG 11	SEG 10	SEG 9	SEG 8
P3	—	—	—	—	—	—	—	—	SEG 23	SEG 22	SEG 21	SEG 20	SEG 19	SEG 18	SEG 17	SEG 16
P5	—	VL3 (注2)	VL2 (注2)	VL1 (注2)	COM 0	COM 1 SEG 26	COM 2 SEG 25	COM 3 SEG 24	—	VL3 (注2)	VL2 (注2)	VL1 (注2)	COM 0	COM 1 SEG 26	COM 2 SEG 25	COM 3 SEG 24

注1. “—”はLCD表示機能はありません。これらの端子は、LSE0、LSE2、LSE5レジスタの対応するビットを“0”にしてください。

注2. LCD駆動制御回路を使用する場合は、LSE5レジスタの対応するビットを“1”にしてください。

表 1.5 グループごとに備えるLCD表示機能端子 (R8C/LA6Aグループ、R8C/LA8Aグループ)

兼用I/Oポート	R8C/LA6Aグループ コモン出力：最大4本 セグメント出力：最大32本								R8C/LA8Aグループ コモン出力：最大4本 セグメント出力：最大40本							
	P0	SEG 7	SEG 6	SEG 5	SEG 4	SEG 3	SEG 2	SEG 1	SEG 0	SEG 7	SEG 6	SEG 5	SEG 4	SEG 3	SEG 2	SEG 1
P1	SEG 15	SEG 14	SEG 13	SEG 12	SEG 11	SEG 10	—	—	SEG 15	SEG 14	SEG 13	SEG 12	SEG 11	SEG 10	SEG 9	SEG 8
P2	SEG 23	SEG 22	SEG 21	SEG 20	SEG 19	SEG 18	SEG 17	SEG 16	SEG 23	SEG 22	SEG 21	SEG 20	SEG 19	SEG 18	SEG 17	SEG 16
P3	SEG 31	SEG 30	SEG 29	SEG 28	SEG 27	SEG 26	SEG 25	SEG 24	SEG 31	SEG 30	SEG 29	SEG 28	SEG 27	SEG 26	SEG 25	SEG 24
P4	SEG 39	SEG 38	—	—	—	—	—	—	SEG 39	SEG 38	SEG 37	SEG 36	SEG 35	SEG 34	SEG 33	SEG 32
P5	—	VL3 (注2)	VL2 (注2)	VL1 (注2)	COM 0	COM 1	COM 2	COM 3	—	VL3 (注2)	VL2 (注2)	VL1 (注2)	COM 0	COM 1	COM 2	COM 3

注1. “—”はLCD表示機能はありません。これらの端子は、LSE1、LSE4～LSE5レジスタの対応するビットを“0”にしてください。

注2. LCD駆動制御回路を使用する場合は、LSE5レジスタの対応するビットを“1”にしてください。

## 1.1.3 仕様概要

表1.6～表1.8に仕様概要を示します。

表1.6 仕様概要(1)

分類	機能	説明	
CPU	中央演算処理装置	R8C CPUコア <ul style="list-style-type: none"> <li>基本命令数：89命令</li> <li>最小命令実行時間：50ns (f(XIN) = 20MHz、VCC=2.7V～5.5V) 125ns (f(XIN) = 8MHz、VCC=1.8V～5.5V)</li> <li>乗算器：16ビット×16ビット→32ビット</li> <li>積和演算命令：16ビット×16ビット+32ビット→32ビット</li> <li>動作モード：シングルチップモード(アドレス空間：1Mバイト)</li> </ul>	
メモリ	ROM/RAM データフラッシュ	表1.9～表1.12 製品一覧表を参照してください	
電圧検出	電圧検出回路	<ul style="list-style-type: none"> <li>パワーオンリセット</li> <li>電圧検出3点(電圧検出0、電圧検出1は検出レベル選択可能)</li> </ul>	
I/Oポート	プログラマブル入出力ポート	R8C/LA3Aグループ	<ul style="list-style-type: none"> <li>CMOS入出力：26、プルアップ抵抗選択可能(注1)</li> <li>大電流駆動ポート：8</li> </ul>
		R8C/LA5Aグループ	<ul style="list-style-type: none"> <li>CMOS入出力：44、プルアップ抵抗選択可能(注1)</li> <li>大電流駆動ポート：8</li> </ul>
		R8C/LA6Aグループ	<ul style="list-style-type: none"> <li>CMOS入出力：56、プルアップ抵抗選択可能(注1)</li> <li>大電流駆動ポート：8</li> </ul>
		R8C/LA8Aグループ	<ul style="list-style-type: none"> <li>CMOS入出力：72、プルアップ抵抗選択可能(注1)</li> <li>大電流駆動ポート：10</li> </ul>
クロック	クロック発生回路	<ul style="list-style-type: none"> <li>4回路：XINクロック発振回路 XCINクロック発振回路(32kHz) 高速オンチップオシレータ(周波数調整機能付) 低速オンチップオシレータ</li> <li>発振停止検出：XINクロック発振停止検出機能</li> <li>周波数分周回路：1、2、4、8、16分周選択</li> <li>低消費電力機構：標準動作モード(高速クロック、低速クロック、高速オンチップオシレータ、低速オンチップオシレータ)、ウェイトモード、ストップモード、パワーオフモード</li> </ul>	
割り込み	R8C/LA3Aグループ	<ul style="list-style-type: none"> <li>割り込みベクタ数：69</li> <li>外部割り込み入力：13 (INT×5、キー入力×8)</li> <li>割り込み優先レベル：7レベル</li> </ul>	
	R8C/LA5Aグループ	<ul style="list-style-type: none"> <li>割り込みベクタ数：69</li> <li>外部割り込み入力：14 (INT×6、キー入力×8)</li> <li>割り込み優先レベル：7レベル</li> </ul>	
	R8C/LA6Aグループ	<ul style="list-style-type: none"> <li>割り込みベクタ数：69</li> <li>外部割り込み入力：16 (INT×8、キー入力×8)</li> <li>割り込み優先レベル：7レベル</li> </ul>	
	R8C/LA8Aグループ	<ul style="list-style-type: none"> <li>割り込みベクタ数：69</li> <li>外部割り込み入力：16 (INT×8、キー入力×8)</li> <li>割り込み優先レベル：7レベル</li> </ul>	
ウォッチドッグタイマ		<ul style="list-style-type: none"> <li>14ビット×1(プリスケラ付)</li> <li>リセットスタート機能選択可能</li> <li>ウォッチドッグタイマ用低速オンチップオシレータ選択可能</li> </ul>	

注1. P5\_4～P5\_6端子にプルアップ抵抗はありません。

表 1.7 仕様概要(2)

分類	機能		説明	
タイマ	タイマRB0 タイマRB1		8ビット×2(8ビットプリスケラ付) タイマモード(周期タイマ)、プログラマブル波形発生モード(PWM出力)、 プログラマブルワンショット発生モード、 プログラマブルウェイトワンショット発生モード	
	タイマRC		16ビット×1(キャプチャ/コンペアレジスタ4本付) タイマモード(インプットキャプチャ機能、アウトプットコンペア機能)、 PWMモード(出力3本)、PWM2モード(PWM出力1本)	
	タイマRH		リアルタイムクロックモード(秒、分、時、曜日、日、月、年カウント)、 アウトプットコンペアモード	
	タイマRJ0 タイマRJ1 タイマRJ2	R8C/LA3A グループ R8C/LA5A グループ R8C/LA6A グループ R8C/LA8A グループ	タイマRJ0、 タイマRJ1	16ビット×2
		タイマRJ0、 タイマRJ1、 タイマRJ2	16ビット×3	
シリアル インタ フェース	UART0		1チャンネル クロック同期形シリアルI/O/非同期形シリアルI/O兼用	
	UART2		1チャンネル クロック同期形シリアルI/O/非同期形シリアルI/O兼用、 I <sup>2</sup> Cモード(I <sup>2</sup> Cバス)、マルチプロセッサ通信機能	
シンクロナスシリアルコミュニケー ションユニット(SSU)			1(I <sup>2</sup> Cバスインタフェースと兼用)	
I <sup>2</sup> Cバス			1(SSUと兼用)	
A/Dコンバータ	R8C/LA3A グループ		分解能10ビット×5チャンネル、サンプル&ホールドあり、掃引モードあり、 温度センサ内蔵 (測定温度範囲：-20℃~85℃(Nバージョン)/-40℃~85℃(Dバージョン))	
	R8C/LA5A グループ		分解能10ビット×7チャンネル、サンプル&ホールドあり、掃引モードあり、 温度センサ内蔵 (測定温度範囲：-20℃~85℃(Nバージョン)/-40℃~85℃(Dバージョン))	
	R8C/LA6A グループ		分解能10ビット×8チャンネル、サンプル&ホールドあり、掃引モードあり、 温度センサ内蔵 (測定温度範囲：-20℃~85℃(Nバージョン)/-40℃~85℃(Dバージョン))	
	R8C/LA8A グループ		分解能10ビット×12チャンネル、サンプル&ホールドあり、掃引モードあり、 温度センサ内蔵 (測定温度範囲：-20℃~85℃(Nバージョン)/-40℃~85℃(Dバージョン))	
コンパレータB	R8C/LA3A グループ		1回路(コンパレータB1)	
	R8C/LA5A グループ		2回路(コンパレータB1、コンパレータB3)	
	R8C/LA6A グループ			
	R8C/LA8A グループ			

表 1.8 仕様概要(3)

分類	機能	説明	
LCD駆動制御回路	R8C/LA3Aグループ	<ul style="list-style-type: none"> <li>• コモン出力：最大4本</li> <li>• セグメント出力：最大11本</li> <li>• バイアス：1/2、1/3</li> <li>• デューティ：スタティック、1/2、1/3、1/4</li> </ul>	
	R8C/LA5Aグループ		<ul style="list-style-type: none"> <li>• コモン出力：最大4本</li> <li>• セグメント出力：最大27本</li> </ul>
	R8C/LA6Aグループ		<ul style="list-style-type: none"> <li>• コモン出力：最大4本</li> <li>• セグメント出力：最大32本</li> </ul>
	R8C/LA8Aグループ		<ul style="list-style-type: none"> <li>• コモン出力：最大4本</li> <li>• セグメント出力：最大40本</li> </ul>
フラッシュメモリ		<ul style="list-style-type: none"> <li>• プログラム、イレーズ電圧：VCC=1.8V～5.5V (データフラッシュ VCC=1.8V～5.5V)</li> <li>• プログラム、イレーズ回数：10,000回(データフラッシュ) 10,000回(プログラムROM)</li> <li>• プログラムセキュリティ：ROMコードプロテクト、IDコードチェック</li> <li>• オンチップデバッグ機能</li> <li>• オンボードフラッシュ書き換え機能</li> </ul>	
動作周波数/電源電圧		f(XIN) = 20MHz (VCC=2.7V～5.5V) f(XIN) = 8MHz (VCC=1.8V～5.5V)	
消費電流		標準 4.7 mA (VCC = 5 V、f(XIN)=20MHz) 標準 2.3 mA (VCC = 3 V、f(XIN)=10MHz) 標準 1.7 $\mu$ A (VCC = 3 V、ウェイトモード(f(XCIN)=32kHz)) 標準 0.5 $\mu$ A (VCC = 3 V、ストップモード) 標準 1.3 $\mu$ A (VCC = 3 V、パワーオフ2モード、タイマRH有効) 標準 0.01 $\mu$ A (VCC = 3 V、パワーオフ0モード、タイマRH無効)	
動作周囲温度		-20℃～85℃ (Nバージョン) -40℃～85℃ (Dバージョン) (注1)	

注1. Dバージョン機能をご使用になる場合は、その旨ご指定ください。

## 1.2 製品一覧

表 1.9～表 1.12 に各グループの製品一覧表、図 1.1～図 1.4 に各グループの型名とメモリサイズ・パッケージを示します。

表 1.9 R8C/LA3Aグループの製品一覧表

2011年10月現在

型名	内部ROM容量		内部RAM容量	パッケージ	備考
	プログラムROM	データフラッシュ			
R5F2LA32ANFP	8Kバイト	1Kバイト×2	2Kバイト	PLQP0032GB-A	Nバージョン
R5F2LA34ANFP	16Kバイト	1Kバイト×2	2Kバイト	PLQP0032GB-A	
R5F2LA36ANFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0032GB-A	
R5F2LA38ANFP	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0032GB-A	
R5F2LA32ADFP	8Kバイト	1Kバイト×2	2Kバイト	PLQP0032GB-A	Dバージョン
R5F2LA34ADFP	16Kバイト	1Kバイト×2	2Kバイト	PLQP0032GB-A	
R5F2LA36ADFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0032GB-A	
R5F2LA38ADFP	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0032GB-A	




図 1.1 R8C/LA3Aグループの型名とメモリサイズ・パッケージ



表 1.10 R8C/LA5Aグループの製品一覧表

2011年10月現在

型名	内部ROM容量		内部RAM容量	パッケージ	備考
	プログラムROM	データフラッシュ			
R5F2LA52ANFP	8Kバイト	1Kバイト×2	2Kバイト	PLQP0052JA-A	Nバージョン
R5F2LA54ANFP	16Kバイト	1Kバイト×2	2Kバイト	PLQP0052JA-A	
R5F2LA56ANFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0052JA-A	
R5F2LA58ANFP	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0052JA-A	
R5F2LA52ADFP	8Kバイト	1Kバイト×2	2Kバイト	PLQP0052JA-A	Dバージョン
R5F2LA54ADFP	16Kバイト	1Kバイト×2	2Kバイト	PLQP0052JA-A	
R5F2LA56ADFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0052JA-A	
R5F2LA58ADFP	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0052JA-A	




図 1.2 R8C/LA5Aグループの型名とメモリサイズ・パッケージ

表 1.11 R8C/LA6Aグループの製品一覧表

2011年10月現在

型名	内部ROM容量		内部RAM容量	パッケージ	備考	
	プログラムROM	データフラッシュ				
R5F2LA64ANFP	16Kバイト	1Kバイト×2	2Kバイト	PLQP0064KB-A	Nバージョン	
R5F2LA64ANFA	16Kバイト	1Kバイト×2	2Kバイト	PLQP0064GA-A		
R5F2LA66ANFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0064KB-A		
R5F2LA66ANFA	32Kバイト	1Kバイト×2	2Kバイト	PLQP0064GA-A		
R5F2LA67ANFP	48Kバイト	1Kバイト×2	3.5Kバイト	PLQP0064KB-A		
R5F2LA67ANFA	48Kバイト	1Kバイト×2	3.5Kバイト	PLQP0064GA-A		
R5F2LA68ANFP	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0064KB-A		
R5F2LA68ANFA	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0064GA-A		
R5F2LA6AANFP	96Kバイト	2Kバイト×2	5.5Kバイト	PLQP0064KB-A		
R5F2LA6AANFA	96Kバイト	2Kバイト×2	5.5Kバイト	PLQP0064GA-A		
R5F2LA6CANFP	128Kバイト	2Kバイト×2	5.5Kバイト	PLQP0064KB-A		
R5F2LA6CANFA	128Kバイト	2Kバイト×2	5.5Kバイト	PLQP0064GA-A		
R5F2LA64ADFP	16Kバイト	1Kバイト×2	2Kバイト	PLQP0064KB-A		Dバージョン
R5F2LA64ADFA	16Kバイト	1Kバイト×2	2Kバイト	PLQP0064GA-A		
R5F2LA66ADFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0064KB-A		
R5F2LA66ADFA	32Kバイト	1Kバイト×2	2Kバイト	PLQP0064GA-A		
R5F2LA67ADFP	48Kバイト	1Kバイト×2	3.5Kバイト	PLQP0064KB-A		
R5F2LA67ADFA	48Kバイト	1Kバイト×2	3.5Kバイト	PLQP0064GA-A		
R5F2LA68ADFP	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0064KB-A		
R5F2LA68ADFA	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0064GA-A		
R5F2LA6AADFP	96Kバイト	2Kバイト×2	5.5Kバイト	PLQP0064KB-A		
R5F2LA6AADFA	96Kバイト	2Kバイト×2	5.5Kバイト	PLQP0064GA-A		
R5F2LA6CADFP	128Kバイト	2Kバイト×2	5.5Kバイト	PLQP0064KB-A		
R5F2LA6CADFA	128Kバイト	2Kバイト×2	5.5Kバイト	PLQP0064GA-A		




図 1.3 R8C/LA6Aグループの型名とメモリサイズ・パッケージ

表 1.12 R8C/LA8Aグループの製品一覧表

2011年10月現在

型名	内部ROM容量		内部RAM容量	パッケージ	備考	
	プログラムROM	データフラッシュ				
R5F2LA84ANFP	16Kバイト	1Kバイト×2	2Kバイト	PLQP0080KB-A	Nバージョン	
R5F2LA84ANFA	16Kバイト	1Kバイト×2	2Kバイト	PLQP0080JA-A		
R5F2LA86ANFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0080KB-A		
R5F2LA86ANFA	32Kバイト	1Kバイト×2	2Kバイト	PLQP0080JA-A		
R5F2LA87ANFP	48Kバイト	1Kバイト×2	3.5Kバイト	PLQP0080KB-A		
R5F2LA87ANFA	48Kバイト	1Kバイト×2	3.5Kバイト	PLQP0080JA-A		
R5F2LA88ANFP	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0080KB-A		
R5F2LA88ANFA	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0080JA-A		
R5F2LA8AANFP	96Kバイト	2Kバイト×2	5.5Kバイト	PLQP0080KB-A		
R5F2LA8AANFA	96Kバイト	2Kバイト×2	5.5Kバイト	PLQP0080JA-A		
R5F2LA8CANFP	128Kバイト	2Kバイト×2	5.5Kバイト	PLQP0080KB-A		
R5F2LA8CANFA	128Kバイト	2Kバイト×2	5.5Kバイト	PLQP0080JA-A		
R5F2LA84ADFP	16Kバイト	1Kバイト×2	2Kバイト	PLQP0080KB-A		Dバージョン
R5F2LA84ADFA	16Kバイト	1Kバイト×2	2Kバイト	PLQP0080JA-A		
R5F2LA86ADFP	32Kバイト	1Kバイト×2	2Kバイト	PLQP0080KB-A		
R5F2LA86ADFA	32Kバイト	1Kバイト×2	2Kバイト	PLQP0080JA-A		
R5F2LA87ADFP	48Kバイト	1Kバイト×2	3.5Kバイト	PLQP0080KB-A		
R5F2LA87ADFA	48Kバイト	1Kバイト×2	3.5Kバイト	PLQP0080JA-A		
R5F2LA88ADFP	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0080KB-A		
R5F2LA88ADFA	64Kバイト	1Kバイト×2	3.5Kバイト	PLQP0080JA-A		
R5F2LA8AADFP	96Kバイト	2Kバイト×2	5.5Kバイト	PLQP0080KB-A		
R5F2LA8AADFA	96Kバイト	2Kバイト×2	5.5Kバイト	PLQP0080JA-A		
R5F2LA8CADFP	128Kバイト	2Kバイト×2	5.5Kバイト	PLQP0080KB-A		
R5F2LA8CADFA	128Kバイト	2Kバイト×2	5.5Kバイト	PLQP0080JA-A		




図 1.4 R8C/LA8Aグループの型名とメモリサイズ・パッケージ

### 1.3 ブロック図

図 1.5 に R8C/LA3A グループのブロック図、図 1.6 に R8C/LA5A グループのブロック図、図 1.7 に R8C/LA6A グループのブロック図、図 1.8 に R8C/LA8A グループのブロック図を示します。




図 1.5 R8C/LA3A グループのブロック図




図 1.6 R8C/LA5Aグループのブロック図




図 1.7 R8C/LA6Aグループのブロック図




図 1.8 R8C/LA8Aグループのブロック図

## 1.4 ピン配置図

図1.9～図1.12にピン配置図（上面図）、表1.13～表1.17にピン番号別端子名一覧を示します。




図1.9 PLQP0032GB-Aパッケージ品のピン配置図(上面図)






図 1.10 PLQP0052JA-Aパッケージ品のピン配置図(上面図)

表 1.13 ピン番号別端子名一覧(R8C/LA3Aグループ、R8C/LA5Aグループ)(1)

ピン番号		制御端子	ポート	周辺機能の入出力端子						
LA5A	LA3A			割り込み	タイマ	シリアルインタフェース	SSU	I <sup>2</sup> Cバス	A/Dコンバータ コンパレータB	LCD駆動 制御回路
1	30		P8_5		TRCIOC/ (TRCIOB)	TXD0			AN1	
2	31		P8_4		TRCIOD/ (TRCIOB)	CLK0			AN0	
3	32	WKUP0								
4	1	VREF								
5	2	MODE								
6		XCIN								
7		XCOU $\bar{T}$								
8	3	RESE $\bar{T}$								
9	4	XOUT (XCOU $\bar{T}$ )(注2)	P9_1							
10	5	VSS/AVSS								
11	6	XIN (XCIN)(注2)	P9_0							
12	7	VCC/AVCC								
13	8		P8_3		TRJ0IO		SSO	SDA		
14	9		P8_2		TRJ1IO		SSCK	SCL		
15	10		P8_1	INT3			SSI		IVCMP3(注3)	
16	11		P8_0	INT1			SCS		IVCMP1	
17	12		P5_6							VL3
18	13		P5_5							VL2
19	14		P5_4							VL1
20	15		P5_3	KI7						COM0
21	16		P5_2	KI6						SEG26/ COM1
22	17		P5_1	KI5						SEG25/ COM2
23	18		P5_0	KI4						SEG24/ COM3
24			P3_7							SEG23
25			P3_6							SEG22
26			P3_5							SEG21
27			P3_4							SEG20
28			P3_3							SEG19
29			P3_2							SEG18
30			P3_1							SEG17

注1. プログラムで()の端子に配置できます。

注2. R8C/LA5Aグループには(XCOU $\bar{T}$ )端子と(XCIN)端子がありません。

注3. R8C/LA3AグループにはIVCMP3端子がありません。

表 1.14 ピン番号別端子名一覧(R8C/LA3Aグループ、R8C/LA5Aグループ)(2)

ピン番号		制御端子	ポート	周辺機能の入出力端子						LCD駆動 制御回路
LA5A	LA3A			割り込み	タイマ	シリアルインタフェース	SSU	I <sup>2</sup> Cバス	A/Dコンバータ コンパレータB	
31			P3_0							SEG16
32	19		P2_7	$\overline{KI3}$						SEG15/ COMEXP
33	20		P2_6	$\overline{(INT3)/KI2}$						SEG14
34	21		P2_5	$\overline{(INT2)/KI1}$						SEG13
35	22		P2_4	$\overline{(INT1)/KI0}$						SEG12
36	23		P2_3	$\overline{INT5}$						SEG11
37	24		P2_2	$\overline{INT0}$						SEG10
38	25		P2_1		TRB00					SEG9
39	26		P2_0		TRB10					SEG8
40			P0_7		TRHO					SEG7
41			P0_6					$\overline{SCS}$		SEG6
42			P0_5					SSI		SEG5
43			P0_4					SSCK	SCL	SEG4
44			P0_3					SSO	SDA	SEG3
45			P0_2							SEG2
46			P0_1							SEG1
47			P0_0	$\overline{INT7}$	(TRCTRG)				$\overline{ADTRG}$	SEG0
48			P7_2		(TRCTRG)				AN6	
49	27		P7_1	$\overline{INT2}$	TRCCLK				AN5	
50		$\overline{WKUP1}$	P7_0						AN4/IVREF3	
51	28		P8_7		TRCIOA/ (TRCTRG)				AN3/IVREF1	
52	29		P8_6		(TRCIOB)	RXD0			AN2	

注1. プログラムで( )の端子に配置できます。




図 1.11 PLQP0064KB-A、PLQP0064GA-Aパッケージ品のピン配置図(上面図)

注1. プログラムで( )の端子に配置できます。  
 注2. パッケージの1ピンの位置は「外形寸法図」で確認してください。




図 1.12 PLQP0080KB-A、PLQP0080JA-Aパッケージ品のピン配置図(上面図)

表 1.15 ピン番号別端子名一覧(R8C/LA6Aグループ、R8C/LA8Aグループ)(1)

ピン番号		制御端子	ポート	周辺機能の入出力端子						
LA8A	LA6A			割り込み	タイマ	シリアルインタフェース	SSU	I <sup>2</sup> Cバス	A/Dコンバータ コンパレータB	LCD駆動 制御回路
1			P7_1		TRJ1O	(TXD2/SDA2/RXD2/ SCL2)				
2		WKUP1	P7_0		TRJ2O	(CLK2)				
3	64		P8_7	INT2	TRB0O	(CTS2/RTS2)				
4	1	WKUP0								
5	2	VREF								
6	3	MODE								
7	4	XCIN								
8	5	XCOU $\bar{T}$								
9	6	RESE $\bar{T}$								
10	7	XOUT	P9_1							
11	8	VSS/ AVSS								
12	9	XIN	P9_0							
13	10	VCC/ AVCC								
14	11		P8_6			(RXD0/RXD2/SCL2)				
15	12		P8_5			(TXD0/TXD2/SDA2)				
16	13		P8_4			(CLK0/CLK2)				
17	14		P8_3		(TRJ0IO)		SSO	SDA		
18	15		P8_2		(TRJ1IO)		SSCK	SCL		
19	16		P8_1	INT3			SSI		IVCMP3	
20	17		P8_0	INT1			SCS		IVCMP1	
21	18		P5_6							VL3
22	19		P5_5							VL2
23	20		P5_4							VL1
24	21		P5_3							COM0
25	22		P5_2							COM1
26	23		P5_1							COM2
27	24		P5_0							COM3
28	25		P4_7							SEG39/ COMEXP
29	26		P4_6							SEG38
30			P4_5							SEG37

注1. プログラムで()の端子に配置できます。

表 1.16 ピン番号別端子名一覧(R8C/LA6Aグループ、R8C/LA8Aグループ)(2)

ピン番号		制御端子	ポート	周辺機能の入出力端子						
LA8A	LA6A			割り込み	タイマ	シリアルインタフェース	SSU	I <sup>2</sup> Cバス	A/Dコンバータ コンパレータB	LCD駆動 制御回路
31			P4_4							SEG36
32			P4_3							SEG35
33			P4_2							SEG34
34			P4_1							SEG33
35			P4_0							SEG32
36	27		P3_7	$\overline{\text{INT7}}$						SEG31
37	28		P3_6	$\overline{\text{INT6}}$						SEG30
38	29		P3_5	$\overline{\text{INT5}}$						SEG29
39	30		P3_4	$\overline{\text{INT4}}$						SEG28
40	31		P3_3	$\overline{\text{INT3}}$						SEG27
41	32		P3_2	$\overline{\text{INT2}}$						SEG26
42	33		P3_1	$\overline{\text{INT1}}$						SEG25
43	34		P3_0	$\overline{\text{INT0}}$						SEG24
44	35		P2_7							SEG23
45	36		P2_6							SEG22
46	37		P2_5							SEG21
47	38		P2_4							SEG20
48	39		P2_3							SEG19
49	40		P2_2							SEG18
50	41		P2_1							SEG17
51	42		P2_0							SEG16
52	43		P1_7							SEG15
53	44		P1_6	$\overline{\text{INT6}}$						SEG14
54	45		P1_5	$\overline{\text{INT5}}$						SEG13
55	46		P1_4	$\overline{\text{INT4}}$						SEG12
56	47		P1_3	$\overline{\text{KI7}}$						SEG11
57	48		P1_2	$\overline{\text{KI6}}$						SEG10
58			P1_1							SEG9
59			P1_0							SEG8
60	49		P0_7	$\overline{\text{KI5}}$	TRHO					SEG7
61	50		P0_6	$\overline{\text{KI4}}$						SEG6
62	51		P0_5	$\overline{\text{KI3}}$						SEG5
63	52		P0_4	$\overline{\text{KI2}}$						SEG4
64	53		P0_3	$\overline{\text{KI1}}$ / $\overline{\text{INT0}}$						SEG3
65	54		P0_2	$\overline{\text{KI0}}$	(TRCTRG)					SEG2
66	55		P0_1	$\overline{\text{INT7}}$	(TRCTRG/ TRCCLK)			$\overline{\text{ADTRG}}$		SEG1
67	56		P0_0		(TRCIOA/ TRCTRG)			AN11		SEG0
68	57		P6_7		(TRCIOB)			AN10		

注1. プログラムで()の端子に配置できます。

表 1.17 ピン番号別端子名一覧(R8C/LA6Aグループ、R8C/LA8Aグループ)(3)

ピン番号		制御端子	ポート	周辺機能の入出力端子						
LA8A	LA6A			割り込み	タイマ	シリアルインタフェース	SSU	I <sup>2</sup> Cバス	A/Dコンバータ コンパレータB	LCD駆動 制御回路
69	58		P6_6		(TRB00/ TRCIOB/ TRCIOC)				AN9/IVREF3	
70	59		P6_5		(TRB10/ TRCIOB/ TRCIOD)				AN8/IVREF1	
71	60		P6_4				(SSO)	(SDA)	AN7	
72	61		P6_3				(SSCK)	(SCL)	AN6	
73	62		P6_2		(TRJ0IO)		(SSI)		AN5	
74	63		P6_1		(TRJ1IO)		(SCS)		AN4	
75			P6_0		(TRJ2IO)				AN3	
76			P7_6		(TRB00)				AN2	
77			P7_5		TRB10				AN1	
78			P7_4						AN0	
79			P7_3			(CTS2/RTS2)				
80			P7_2		TRJ00	(RXD2/SCL2/ TXD2/SDA2)				

注1. プログラムで()の端子に配置できます。



## 1.5 端子機能の説明

表 1.18～表 1.19に R8C/LA5A グループの端子機能の説明、表 1.20～表 1.21に R8C/LA8A グループの端子機能の説明を示します。

表 1.18 R8C/LA5Aグループの端子機能の説明(1)

分類	端子名	入出力	機能
電源入力	VCC VSS	—	VCCには、1.8V～5.5Vを入力してください。 VSSには、0Vを入力してください。
アナログ電源入力	AVCC、AVSS	—	A/Dコンバータの電源入力です。AVCCとAVSS間にはコンデンサを接続してください。
リセット入力	RESET	入力	この端子に“L”を入力すると、マイクロコンピュータはリセット状態になります。
MODE	MODE	入力	抵抗を介してVCCに接続してください。
パワーオフ0モード 解除入力	WKUP0	入力	パワーオフ0モード時に使用するモード解除入力です。 パワーオフ0モードを使用しないときはVSSに接続してください。
	WKUP1	入力	パワーオフ0モード時に使用するモード解除入力です。
XINクロック入力	XIN	入力	XINクロック発振回路の入出力です。XINとXOUTの間にはセラミック共振子、または水晶発振子を接続してください(注1)。外部で生成したクロックを入力する場合は、XINからクロックを入力し、XOUTは入出力ポートP9_1として設定してください。使用しない場合は、未使用端子の処理をしてください。
XINクロック出力	XOUT	出力	
XCINクロック入力	XCIN	入力	XCINクロック発振回路の入出力です。XCINとXCOUTの間には、水晶発振子を接続してください(注1)。外部で生成したクロックを入力する場合は、XCINからクロックを入力し、XCOUTは開放にしてください。
XCOUTクロック出力	XCOUT	出力	
INT割り込み入力	INT0～INT3、INT5、 INT7	入力	INT割り込みの入力です。
キー入力割り込み入力	KI0～KI7	入力	キー入力割り込みの入力です。
タイマRB	TRB00、TRB10	出力	タイマRBの出力です。
タイマRC	TRCCLK	入力	外部クロック入力端子です。
	TRCTRIG	入力	外部トリガ入力端子です。
	TRCIOA、TRCIOB、 TRCIOC、TRCIOD	入出力	タイマRCの入出力です。
タイマRH	TRH0	出力	タイマRHの出力です。
タイマRJ	TRJ0IO、TRJ1IO	入出力	タイマRJの入出力です。
シリアルインタ フェース	CLK0	入出力	転送クロック入出力です。
	RXD0	入力	シリアルデータ入力です。
	TXD0	出力	シリアルデータ出力です。

注1. 発振特性は発振メーカーに問い合わせてください。

表 1.19 R8C/LA5Aグループの端子機能の説明(2)

分類	端子名	入出力	機能
I <sup>2</sup> Cバス	SCL	入出力	クロック入出力です。
	SDA	入出力	データ入出力です。
SSU	SSI	入出力	データ入出力です。
	SCS	入出力	チップセレクト入出力です。
	SSCK	入出力	クロック入出力です。
	SSO	入出力	データ入出力です。
基準電圧入力	VREF	入力	A/Dコンバータの基準電圧入力です。
A/Dコンバータ	AN0~AN6	入力	A/Dコンバータのアナログ入力です。
	ADTRG	入力	AD外部トリガ入力です。
コンパレータB	IVCMP1、IVCMP3	入力	コンパレータBのアナログ電圧入力端子です。
	IVREF1、IVREF3	入力	コンパレータBのリファレンス電圧入力端子です。
入出力ポート	P0_0~P0_7、 P2_0~P2_7、 P3_0~P3_7、 P5_0~P5_6、 P7_0~P7_2、 P8_0~P8_7、 P9_0、P9_1	入出力	CMOSの入出力ポートです。入出力を選択するための方向レジスタを持ち、1端子ごとに入力ポート、または出力ポートにできます。 入力ポートは、プログラムでプルアップ抵抗の有無を選択できます。 ポートP8は、LED駆動ポートとして使用できます。
セグメント出力	SEG0~SEG26	出力	LCDセグメント出力端子です。
コモン出力	COM0~COM3、 COMEXP	出力	LCDコモン出力端子です。
LCD用電源	VL1	入力	$1V \leq VL1 \leq VCC$ かつ $VL1 \leq VL2$ の電圧を印加してください。
	VL2	入力	$VL2 \leq 5.5V$ かつ $VL1 \leq VL2 \leq VL3$ の電圧を印加してください。
	VL3	入力	$VL3 \leq 5.5V$ かつ $VL2 \leq VL3$ の電圧を印加してください。

注1. 発振特性は発振メーカーにお問い合わせください。

表 1.20 R8C/LA8Aグループの端子機能の説明(1)

分類	端子名	入出力	機能
電源入力	VCC VSS	—	VCCには、1.8V～5.5Vを入力してください。 VSSには、0Vを入力してください。
アナログ電源入力	AVCC、AVSS	—	A/Dコンバータの電源入力です。AVCCとAVSS間にはコンデンサを接続してください。
リセット入力	RESET	入力	この端子に“L”を入力すると、マイクロコンピュータはリセット状態になります。
MODE	MODE	入力	抵抗を介してVCCに接続してください。
パワーオフモード解除入力	WKUP0	入力	パワーオフモード時に使用するモード解除入力です。パワーオフモードを使用しないときはVSSに接続してください。
	WKUP1	入力	パワーオフモード時に使用するモード解除入力です。
XINクロック入力	XIN	入力	XINクロック発振回路の入出力です。XINとXOUTの間にはセラミック共振子、または水晶発振子を接続してください(注1)。外部で生成したクロックを入力する場合は、XINからクロックを入力し、XOUTは入出力ポートP9_1として設定してください。使用しない場合は、未使用端子の処理をしてください。
XINクロック出力	XOUT	出力	
XCINクロック入力	XCIN	入力	XCINクロック発振回路の入出力です。XCINとXCOUTの間には、水晶発振子を接続してください(注1)。外部で生成したクロックを入力する場合は、XCINからクロックを入力し、XCOUTは開放にしてください。
XCOUTクロック出力	XCOUT	出力	
INT割り込み入力	INT0～INT7	入力	INT割り込みの入力です。
キー入力割り込み入力	KI0～KI7	入力	キー入力割り込みの入力です。
タイマRB	TRB00、TRB10	出力	タイマRBの出力です。
タイマRC	TRCCLK	入力	外部クロック入力端子です。
	TRCTRG	入力	外部トリガ入力端子です。
	TRCIOA、TRCIOB、TRCIOC、TRCIOD	入出力	タイマRCの入出力です。
タイマRH	TRHO	出力	タイマRHの出力です。
タイマRJ	TRJ0IO、TRJ1IO、TRJ2IO	入出力	タイマRJの入出力です。
	TRJ0O、TRJ1O、TRJ2O	出力	タイマRJの出力です。
シリアルインタフェース	CLK0、CLK2	入出力	転送クロック入出力です。
	RXD0、RXD2	入力	シリアルデータ入力です。
	TXD0、TXD2	出力	シリアルデータ出力です。
	CTS2	入力	送信制御用入力です。
	RTS2	出力	受信制御用出力です。
	SCL2	入出力	I <sup>2</sup> Cモードのクロック入出力です。
SDA2	入出力	I <sup>2</sup> Cモードのデータ入出力です。	

注1. 発振特性は発振メーカーに問い合わせてください。

表 1.21 R8C/LA8Aグループの端子機能の説明(2)

分類	端子名	入出力	機能
I <sup>2</sup> Cバス	SCL	入出力	クロック入出力です。
	SDA	入出力	データ入出力です。
SSU	SSI	入出力	データ入出力です。
	SCS	入出力	チップセレクト入出力です。
	SSCK	入出力	クロック入出力です。
	SSO	入出力	データ入出力です。
基準電圧入力	VREF	入力	A/Dコンバータの基準電圧入力です。
A/Dコンバータ	AN0~AN11	入力	A/Dコンバータのアナログ入力です。
	ADTRG	入力	AD外部トリガ入力です。
コンパレータB	IVCMP1、IVCMP3	入力	コンパレータBのアナログ電圧入力端子です。
	IVREF1、IVREF3	入力	コンパレータBのリファレンス電圧入力端子です。
入出力ポート	P0_0~P0_7、 P1_0~P1_7、 P2_0~P2_7、 P3_0~P3_7、 P4_0~P4_7、 P5_0~P5_6、 P6_0~P6_7、 P7_0~P7_6、 P8_0~P8_7、 P9_0、P9_1	入出力	CMOSの入出力ポートです。入出力を選択するための方向レジスタを持ち、1端子ごとに入力ポート、または出力ポートにできます。 入力ポートは、プログラムでプルアップ抵抗の有無を選択できます。 ポートP7_0、P7_1、P8は、LED駆動ポートとして使用できます。
セグメント出力	SEG0~SEG39	出力	LCDセグメント出力端子です。
コモン出力	COM0~COM3、 COMEXP	出力	LCDコモン出力端子です。
LCD用電源	VL1	入力	$1V \leq VL1 \leq VCC$ かつ $VL1 \leq VL2$ の電圧を印加してください。
	VL2	入力	$VL2 \leq 5.5V$ かつ $VL1 \leq VL2 \leq VL3$ の電圧を印加してください。
	VL3	入力	$VL3 \leq 5.5V$ かつ $VL2 \leq VL3$ の電圧を印加してください。

注1. 発振特性は発振メーカーにお問い合わせください。

## 2. 中央演算処理装置(CPU)

図 2.1にCPUのレジスタを示します。CPUには13個のレジスタがあります。これらのうち、R0、R1、R2、R3、A0、A1、FBはレジスタバンクを構成しています。レジスタバンクは2セットあります。




図 2.1 CPUのレジスタ

## 2.1 データレジスタ (R0、R1、R2、R3)

R0は16ビットで構成されており、主に転送や算術、論理演算に使用します。R1～R3はR0と同様です。R0は、上位(R0H)と下位(R0L)を別々に8ビットのデータレジスタとして使用できます。R1H、R1LはR0H、R0Lと同様です。R2とR0を組み合わせて32ビットのデータレジスタ(R2R0)として使用できません。R3R1はR2R0と同様です。

## 2.2 アドレスレジスタ (A0、A1)

A0は16ビットで構成されており、アドレスレジスタ間接アドレッシング、アドレスレジスタ相対アドレッシングに使用します。また、転送や算術、論理演算に使用します。A1はA0と同様です。A1とA0を組み合わせて32ビットのアドレスレジスタ(A1A0)として使用できます。

## 2.3 フレームベースレジスタ (FB)

FBは16ビットで構成されており、FB相対アドレッシングに使用します。

## 2.4 割り込みテーブルレジスタ (INTB)

INTBは20ビットで構成されており、可変割り込みベクタテーブルの先頭番地を示します。

## 2.5 プログラムカウンタ (PC)

PCは20ビットで構成されており、次に実行する命令の番地を示します。

## 2.6 ユーザスタックポインタ (USP)、割り込みスタックポインタ (ISP)

スタックポインタ(SP)は、USPとISPの2種類あり、共に16ビットで構成されています。USPとISPはFLGのUフラグで切り替えられます。

## 2.7 スタティックベースレジスタ (SB)

SBは16ビットで構成されており、SB相対アドレッシングに使用します。

## 2.8 フラグレジスタ (FLG)

FLGは11ビットで構成されており、CPUの状態を示します。

### 2.8.1 キャリフラグ(Cフラグ)

算術論理ユニットで発生したキャリ、ボロー、シフトアウトしたビット等を保持します。

### 2.8.2 デバッグフラグ(Dフラグ)

Dフラグはデバッグ専用です。“0”にしてください。

### 2.8.3 ゼロフラグ(Zフラグ)

演算の結果が0のとき“1”になり、それ以外のとき“0”になります。

### 2.8.4 サインフラグ(Sフラグ)

演算の結果が負のとき“1”になり、それ以外のとき“0”になります。

### 2.8.5 レジスタバンク指定フラグ(Bフラグ)

Bフラグが“0”の場合、レジスタバンク0が指定され、“1”の場合、レジスタバンク1が指定されます。

### 2.8.6 オーバフローフラグ(Oフラグ)

演算の結果がオーバフローしたときに“1”になります。それ以外では“0”になります。

### 2.8.7 割り込み許可フラグ(Iフラグ)

マスクブル割り込みを許可するフラグです。Iフラグが“0”の場合、マスクブル割り込みは禁止され、“1”の場合、許可されます。割り込み要求を受け付けると、Iフラグは“0”になります。

### 2.8.8 スタックポインタ指定フラグ(Uフラグ)

Uフラグが“0”の場合、ISPが指定され、“1”の場合、USPが指定されます。

ハードウェア割り込み要求を受け付けたとき、またはソフトウェア割り込み番号0～31のINT命令を実行したとき、Uフラグは“0”になります。

### 2.8.9 プロセッサ割り込み優先レベル(IPL)

IPLは3ビットで構成されており、レベル0～7までの8段階のプロセッサ割り込み優先レベルを指定します。

要求があった割り込みの優先レベルが、IPLより大きい場合、その割り込み要求は許可されます。

### 2.8.10 予約ビット

書く場合、“0”を書いてください。読んだ場合、その値は不定です。

### 3. メモリ

図3.1に各グループのメモリ配置図を示します。アドレス空間は00000h番地からFFFFFh番地までの1Mバイトあります。例えば48Kバイトの内部ROMは、04000h番地から0FFFFh番地に配置されます。

固定割り込みベクタテーブルは0FFDCh番地から0FFFFh番地に配置されます。ここに割り込みルーチンの先頭番地を格納します。

内部ROM(データフラッシュ)は03000h番地から上位方向に配置されます。例えば1Kバイト×2の内部ROM(データフラッシュ)は、03000h番地から037FFh番地に配置されます。2Kバイト×2の内部ROM(データフラッシュ)は、03000h番地から03FFFh番地に配置されます。

内部RAMは00400h番地から上位方向に配置されます。例えば3.5Kバイトの内部RAMは、00400h番地から011FFh番地に配置されます。内部RAMはデータ格納以外に、サブルーチン呼び出しや、割り込み時のスタックとしても使用します。

SFRは00000h番地から002FFh番地と、02C00h番地から02FFFh番地に配置されます。ここには、周辺機能の制御レジスタが配置されています。SFRのうち何も配置されていない領域はすべて予約領域のため、ユーザは使用できません。




図3.1 メモリ配置図



## 4. SFR

SFR(Special Function Register)は、周辺機能の制御レジスタです。表4.1～表4.9にR8C/LA5AグループのSFR一覧表を、表4.10～表4.18にR8C/LA8AグループのSFR一覧表を、表4.19にIDコード領域、オプション機能選択領域を示します。

表4.1 R8C/LA5AグループのSFR一覧(1)(注1)

番地	レジスタ	シンボル	リセット後の値
0000h			
0001h			
0002h			
0003h			
0004h	プロセッサモードレジスタ0	PM0	00h
0005h	プロセッサモードレジスタ1	PM1	00h
0006h	システムクロック制御レジスタ0	CM0	00000100b (注2)
0007h	システムクロック制御レジスタ1	CM1	00100000b
0008h	モジュールスタンバイ制御レジスタ0	MSTCR0	00h
0009h	システムクロック制御レジスタ3	CM3	00h
000Ah	プロテクトレジスタ	PRCR	00h
000Bh	リセット要因判別レジスタ	RSTFR	XXh (注3)
000Ch	発振停止検出レジスタ	OCD	00000100b (注4) 00h (注4)
000Dh	ウォッチドッグタイマリセットレジスタ	WDTR	XXh
000Eh	ウォッチドッグタイマスタートレジスタ	WDTS	XXh
000Fh	ウォッチドッグタイマ制御レジスタ	WDTC	00111111b
0010h	モジュールスタンバイ制御レジスタ1	MSTCR1	00h
0011h			
0012h			
0013h			
0014h			
0015h			
0016h			
0017h			
0018h			
0019h			
001Ah			
001Bh			
001Ch	カウントソース保護モードレジスタ	CSPR	00h 10000000b (注5)
001Dh			
001Eh			
001Fh			
0020h	パワーオフモード制御レジスタ0	POMCR0	XXXXXX00b
0021h			
0022h			
0023h	高速オンチップオシレータ制御レジスタ0	FRA0	00h
0024h	高速オンチップオシレータ周波数制御レジスタ0	FRC0	出荷時の値
0025h	高速オンチップオシレータ制御レジスタ2	FRA2	00h
0026h	チップ内蔵基準電圧制御レジスタ	OCVREFCR	00h
0027h			
0028h			
0029h	高速オンチップオシレータ18MHz設定値レジスタ0	FR18S0	XXh
002Ah	高速オンチップオシレータ18MHz設定値レジスタ1	FR18S1	XXh
002Bh			
002Ch			
002Dh			
002Eh			
002Fh	高速オンチップオシレータ周波数制御レジスタ1	FRC1	出荷時の値
0030h	電圧監視回路制御レジスタ	CMPA	00h
0031h	電圧監視回路エッジ選択レジスタ	VCAC	00h
0032h			
0033h	電圧検出レジスタ1	VCA1	00001000b
0034h	電圧検出レジスタ2	VCA2	00h (注6) 00100000b (注7)
0035h			
0036h	電圧検出1レベル選択レジスタ	VD1LS	00000111b
0037h			
0038h	電圧監視0回路制御レジスタ	VW0C	1100X010b (注6) 1100X011b (注7)
0039h	電圧監視1回路制御レジスタ	VW1C	10001010b

注1. 空欄は予約領域です。アクセスしないでください。

注2. CSPRレジスタのCSPROビットが“1”の場合。

注3. RSTFRレジスタのCWRビットは電源投入後、電圧監視0リセット後、およびパワーオフモード解除後、“0”になります。ハードウェアリセット、ソフトウェアリセット、ウォッチドッグタイマリセットでは変化しません。

注4. モードにより異なります。

注5. OFSレジスタのCSPROINIビットが“0”の場合。

注6. OFSレジスタのLVDASビットが“1”の場合。

注7. OFSレジスタのLVDASビットが“0”の場合。

X: 不定です。

表4.2 R8C/LA5AグループのSFR一覧(2)(注1)

番地	レジスタ	シンボル	リセット後の値
003Ah	電圧監視2回路制御レジスタ	VW2C	10000010b
003Bh			
003Ch			
003Dh			
003Eh			
003Fh			
0040h			
0041h	フラッシュメモリレディ割り込み制御レジスタ	FMRDYIC	XXXXX000b
0042h			
0043h	INT7割り込み制御レジスタ	INT7IC	XX00X000b
0044h			
0045h	INT5割り込み制御レジスタ	INT5IC	XX00X000b
0046h			
0047h	タイマRC割り込み制御レジスタ	TRCIC	XXXXX000b
0048h			
0049h			
004Ah	タイマRH割り込み制御レジスタ	TRHIC	XXXXX000b
004Bh			
004Ch			
004Dh	キー入力割り込み制御レジスタ	KUPIC	XXXXX000b
004Eh	A/D変換割り込み制御レジスタ	ADIC	XXXXX000b
004Fh	SSU割り込み制御レジスタ/IICバス割り込み制御レジスタ (注2)	SSUIC/IICIC	XXXXX000b
0050h			
0051h	UART0送信割り込み制御レジスタ	S0TIC	XXXXX000b
0052h	UART0受信割り込み制御レジスタ	S0RIC	XXXXX000b
0053h			
0054h			
0055h	INT2割り込み制御レジスタ	INT2IC	XX00X000b
0056h	タイマRJ0割り込み制御レジスタ	TRJ0IC	XXXXX000b
0057h	タイマRB1割り込み制御レジスタ	TRB1IC	XXXXX000b
0058h	タイマRB0割り込み制御レジスタ	TRB0IC	XXXXX000b
0059h	INT1割り込み制御レジスタ	INT1IC	XX00X000b
005Ah	INT3割り込み制御レジスタ	INT3IC	XX00X000b
005Bh	タイマRJ1割り込み制御レジスタ	TRJ1IC	XXXXX000b
005Ch			
005Dh	INT0割り込み制御レジスタ	INT0IC	XX00X000b
005Eh			
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah	LCD割り込み制御レジスタ	LCDIC	XXXXX000b
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h	電圧監視1割り込み制御レジスタ	VCMP1IC	XXXXX000b
0073h	電圧監視2割り込み制御レジスタ	VCMP2IC	XXXXX000b
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			
007Bh			
007Ch			
007Dh			
007Eh			
007Fh			

注1. 空欄は予約領域です。アクセスしないでください。  
 注2. SSUICSRレジスタのIICSELビットで選択できます。

X: 不定です。

表4.3 R8C/LA5AグループのSFR一覧(3)(注1)

番地	レジスタ	シンボル	リセット後の値
0080h	タイマRJ0制御レジスタ	TRJ0CR	00h
0081h	タイマRJ0 I/O制御レジスタ	TRJ0IOC	00h
0082h	タイマRJ0モードレジスタ	TRJ0MR	00h
0083h	タイマRJ0イベント端子選択レジスタ	TRJ0ISR	00h
0084h	タイマRJ0レジスタ	TRJ0	FFh
0085h			FFh
0086h			
0087h			
0088h	タイマRJ1制御レジスタ	TRJ1CR	00h
0089h	タイマRJ1 I/O制御レジスタ	TRJ1IOC	00h
008Ah	タイマRJ1モードレジスタ	TRJ1MR	00h
008Bh	タイマRJ1イベント端子選択レジスタ	TRJ1ISR	00h
008Ch	タイマRJ1レジスタ	TRJ1	FFh
008Dh			FFh
008Eh			
008Fh			
0090h			
0091h			
0092h			
0093h			
0094h			
0095h			
0096h			
0097h			
0098h	タイマRB1制御レジスタ	TRB1CR	00h
0099h	タイマRB1ワンショット制御レジスタ	TRB1OCR	00h
009Ah	タイマRB1 I/O制御レジスタ	TRB1IOC	00h
009Bh	タイマRB1モードレジスタ	TRB1MR	00h
009Ch	タイマRB1プリスケアラレジスタ	TRB1PRE	FFh
009Dh	タイマRB1セカンダリレジスタ	TRB1SC	FFh
009Eh	タイマRB1プライマリレジスタ	TRB1PR	FFh
009Fh			
00A0h	UART0送受信モードレジスタ	U0MR	00h
00A1h	UART0ビットレートレジスタ	U0BRG	XXh
00A2h	UART0送信バッファレジスタ	U0TB	XXh
00A3h			XXh
00A4h	UART0送受信制御レジスタ0	U0C0	00001000b
00A5h	UART0送受信制御レジスタ1	U0C1	00000010b
00A6h	UART0受信バッファレジスタ	U0RB	XXh
00A7h			XXh
00A8h			
00A9h			
00AAh			
00ABh			
00ACh			
00ADh			
00AEh			
00AFh			
00B0h			
00B1h			
00B2h			
00B3h			
00B4h			
00B5h			
00B6h			
00B7h			
00B8h			
00B9h			
00BAh			
00BBh			
00BCh			
00BDh			
00BEh			
00BFh			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.4 R8C/LA5AグループのSFR一覧(4)(注1)

番地	レジスタ	シンボル	リセット後の値
00C0h	A/D レジスタ 0	AD0	XXh
00C1h			000000XXb
00C2h	A/D レジスタ 1	AD1	XXh
00C3h			000000XXb
00C4h	A/D レジスタ 2	AD2	XXh
00C5h			000000XXb
00C6h	A/D レジスタ 3	AD3	XXh
00C7h			000000XXb
00C8h	A/D レジスタ 4	AD4	XXh
00C9h			000000XXb
00CAh	A/D レジスタ 5	AD5	XXh
00CBh			000000XXb
00CCh	A/D レジスタ 6	AD6	XXh
00CDh			000000XXb
00CEh	A/D レジスタ 7	AD7	XXh
00CFh			000000XXb
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D モードレジスタ	ADMOD	00h
00D5h	A/D 入力選択レジスタ	ADINSEL	11000000b
00D6h	A/D 制御レジスタ 0	ADCON0	00h
00D7h	A/D 制御レジスタ 1	ADCON1	00h
00D8h			
00D9h			
00DAh			
00DBh			
00DCh			
00DDh	A/D 制御レジスタ 2	ADCON2	00h
00DEh			
00DFh			
00E0h	ポートP0レジスタ	P0	XXh
00E1h			
00E2h	ポートP0方向レジスタ	PD0	00h
00E3h			
00E4h	ポートP2レジスタ	P2	XXh
00E5h	ポートP3レジスタ	P3	XXh
00E6h	ポートP2方向レジスタ	PD2	00h
00E7h	ポートP3方向レジスタ	PD3	00h
00E8h			
00E9h	ポートP5レジスタ	P5	XXh
00EAh			
00EBh	ポートP5方向レジスタ	PD5	00h
00ECh			
00EDh	ポートP7レジスタ	P7	XXh
00EEh			
00EFh	ポートP7方向レジスタ	PD7	00h
00F0h	ポートP8レジスタ	P8	XXh
00F1h	ポートP9レジスタ	P9	XXh
00F2h	ポートP8方向レジスタ	PD8	00h
00F3h	ポートP9方向レジスタ	PD9	00h
00F4h			
00F5h			
00F6h			
00F7h			
00F8h			
00F9h			
00FAh			
00FBh			
00FCh			
00FDh			
00FEh			
00FFh			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表 4.5 R8C/LA5AグループのSFR一覧(5)(注1)

番地	レジスタ	シンボル	リセット後の値
0100h			
0101h			
0102h			
0103h			
0104h			
0105h			
0106h			
0107h			
0108h	タイマRB0制御レジスタ	TRB0CR	00h
0109h	タイマRB0ワンショット制御レジスタ	TRB0OCR	00h
010Ah	タイマRB0 I/O制御レジスタ	TRB0IOC	00h
010Bh	タイマRB0モードレジスタ	TRB0MR	00h
010Ch	タイマRB0プリスケアラレジスタ	TRB0PRE	FFh
010Dh	タイマRB0セカンダリレジスタ	TRB0SC	FFh
010Eh	タイマRB0プライマリレジスタ	TRB0PR	FFh
010Fh			
0110h	タイマRH秒データレジスタ/カウンタデータレジスタ	TRHSEC	XXh 00h (注2)
0111h	タイマRH分データレジスタ/コンペアデータレジスタ	TRHMIN	XXh 00h (注2)
0112h	タイマRH時データレジスタ	TRHHR	00XXXXXXb 00h (注2)
0113h	タイマRH曜日データレジスタ	TRHWK	000000XXb 00h (注2)
0114h	タイマRH日データレジスタ	TRHDY	00XXXXXXb 00000001b (注2)
0115h	タイマRH月データレジスタ	TRHMON	000XXXXXb 00000001b (注2)
0116h	タイマRH年データレジスタ	TRHYR	XXh 00h (注2)
0117h	タイマRH制御レジスタ	TRHCR	XXX00X0Xb 000XX1X0b (注2)
0118h	タイマRHカウントソース選択レジスタ	TRHCSR	X0001000b 0XXXXXXb (注2)
0119h	タイマRH時計誤差補正レジスタ	TRHADJ	XXh 00h (注2)
011Ah	タイマRH割り込みフラグレジスタ	TRHIFR	00000000b 000XX000b (注2)
011Bh	タイマRH割り込み許可レジスタ	TRHIER	XXh 00h (注2)
011Ch	タイマRHアラーム分レジスタ	TRHAMN	XXh 00h (注2)
011Dh	タイマRHアラーム時レジスタ	TRHAHR	XXh 00h (注2)
011Eh	タイマRHアラーム曜日レジスタ	TRHAWK	X0000000b 00h (注2)
011Fh	タイマRHプロテクトレジスタ	TRHPRC	00h X0000000b (注2)
0120h	タイマRCモードレジスタ	TRCMR	01001000b
0121h	タイマRC制御レジスタ1	TRCCR1	00h
0122h	タイマRC割り込み許可レジスタ	TRCIER	01110000b
0123h	タイマRCステータスレジスタ	TRCSR	01110000b
0124h	タイマRC I/O制御レジスタ0	TRCIOR0	10001000b
0125h	タイマRC I/O制御レジスタ1	TRCIOR1	10001000b
0126h	タイマRCカウンタ	TRC	00h 00h
0127h			
0128h	タイマRCジェネラルレジスタA	TRCGRA	FFh FFh
0129h			
012Ah	タイマRCジェネラルレジスタB	TRCGRB	FFh FFh
012Bh			
012Ch	タイマRCジェネラルレジスタC	TRCGRC	FFh FFh
012Dh			
012Eh	タイマRCジェネラルレジスタD	TRCGRD	FFh FFh
012Fh			
0130h	タイマRC制御レジスタ2	TRCCR2	00011000b
0131h	タイマRCデジタルフィルタ機能選択レジスタ	TRCDF	00h
0132h	タイマRCアウトプットマスク許可レジスタ	TRCOER	01111111b
0133h	タイマRCトリガ制御レジスタ	TRCADCR	00h
0134h			
0135h			
0136h			
0137h			
0138h			
0139h			
013Ah			
013Bh			
013Ch			
013Dh			
013Eh			
013Fh			

注1. 空欄は予約領域です。アクセスしないでください。  
 注2. TRHCRレジスタのRTCSTビットによるリセット後の値。

X: 不定です。

表4.6 R8C/LA5AグループのSFR一覧(6)(注1)

番地	レジスタ	シンボル	リセット後の値
0140h			
0141h			
0142h			
0143h			
0144h			
0145h			
0146h			
0147h			
0148h			
0149h			
014Ah			
014Bh			
014Ch			
014Dh			
014Eh			
014Fh			
0150h			
0151h			
0152h			
0153h			
0154h			
0155h			
0156h			
0157h			
0158h			
0159h			
015Ah			
015Bh			
015Ch			
015Dh			
015Eh			
015Fh			
0160h			
0161h			
0162h			
0163h			
0164h			
0165h			
0166h			
0167h			
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			
0175h			
0176h			
0177h			
0178h			
0179h			
017Ah			
017Bh			
017Ch			
017Dh			
017Eh			
017Fh			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.7 R8C/LA5AグループのSFR一覧(7)(注1)

番地	レジスタ	シンボル	リセット後の値
0180h	タイマRJ端子選択レジスタ	TRJSR	00h
0181h			
0182h	タイマRC端子選択レジスタ0	TRCPSR0	00h
0183h	タイマRC端子選択レジスタ1	TRCPSR1	00h
0184h			
0185h			
0186h			
0187h			
0188h	UART0端子選択レジスタ	U0SR	00h
0189h			
018Ah			
018Bh			
018Ch	SSU/IIC端子選択レジスタ	SSUIICSR	00h
018Dh	タイマRH秒割り込み制御レジスタ	TRHICR	X0XXXXXXb 00000001b (注3)
018Eh	INT割り込み入力端子選択レジスタ	INTSR	00h
018Fh	入出力機能端子選択レジスタ	PINSR	00h
0190h			
0191h			
0192h			
0193h	SSビットカウンタレジスタ	SSBR	11111000b
0194h	SS送信データレジスタL/IICバス送信データレジスタ (注2)	SSTDR/ICDRT	FFh
0195h	SS送信データレジスタH (注2)	SSTDRH	FFh
0196h	SS受信データレジスタL/IICバス受信データレジスタ (注2)	SSRDR/ICDRR	FFh
0197h	SS受信データレジスタH (注2)	SSRDRH	FFh
0198h	SS制御レジスタH/IICバス制御レジスタ1 (注2)	SSCRH/ICCR1	00h
0199h	SS制御レジスタL/IICバス制御レジスタ2 (注2)	SSCRL/ICCR2	01111101b
019Ah	SSモードレジスタ/IICバスモードレジスタ (注2)	SSMR/ICMR	00010000b/00011000b
019Bh	SS許可レジスタ/IICバス割り込み許可レジスタ (注2)	SSER/ICIER	00h
019Ch	SSステータスレジスタ/IICバスステータスレジスタ (注2)	SSSR/ICSR	00h/0000X000b
019Dh	SSモードレジスタ2/スレーブアドレスレジスタ (注2)	SSMR2/SAR	00h
019Eh			
019Fh			
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h			
01A6h			
01A7h			
01A8h			
01A9h			
01AAh			
01ABh			
01ACh			
01ADh			
01AEh			
01AFh			
01B0h			
01B1h			
01B2h	フラッシュメモリステータスレジスタ	FST	10000X00b
01B3h			
01B4h	フラッシュメモリ制御レジスタ0	FMR0	00h
01B5h	フラッシュメモリ制御レジスタ1	FMR1	000000X0b
01B6h	フラッシュメモリ制御レジスタ2	FMR2	00h
01B7h			
01B8h			
01B9h			
01BAh			
01BBh			
01BCh			
01BDh			
01BEh			
01BFh			

注1. 空欄は予約領域です。アクセスしないでください。  
注2. SSUIICSRレジスタのIICSELビットで選択できます。  
注3. TRHICRレジスタのRTCRSTビットによるリセット後の値。

X: 不定です。

表 4.8 R8C/LA5AグループのSFR一覧(8)(注1)

番地	レジスタ	シンボル	リセット後の値
01C0h	アドレス一致割り込みレジスタ0	RMAD0	XXh
01C1h			XXh
01C2h			0000XXXXb
01C3h	アドレス一致割り込み許可レジスタ0	AIER0	00h
01C4h	アドレス一致割り込みレジスタ1	RMAD1	XXh
01C5h			XXh
01C6h			0000XXXXb
01C7h	アドレス一致割り込み許可レジスタ1	AIER1	00h
01C8h			
01C9h			
01CAh			
01CBh			
01CCh			
01CDh			
01CEh			
01CFh			
01D0h			
01D1h			
01D2h			
01D3h			
01D4h			
01D5h			
01D6h			
01D7h			
01D8h			
01D9h			
01DAh			
01DBh			
01DCh			
01DDh			
01DEh			
01DFh			
01E0h	ポートP0プルアップ制御レジスタ	P0PUR	00h
01E1h			
01E2h	ポートP2プルアップ制御レジスタ	P2PUR	00h
01E3h	ポートP3プルアップ制御レジスタ	P3PUR	00h
01E4h			
01E5h	ポートP5プルアップ制御レジスタ	P5PUR	00h
01E6h			
01E7h	ポートP7プルアップ制御レジスタ	P7PUR	00h
01E8h	ポートP8プルアップ制御レジスタ	P8PUR	00h
01E9h	ポートP9プルアップ制御レジスタ	P9PUR	00h
01EAh			
01EBh			
01ECh			
01EDh			
01EEh			
01EFh			
01F0h			
01F1h	ポートP8駆動能力制御レジスタ	P8DRR	00h
01F2h			
01F3h			
01F4h			
01F5h	入力しきい値制御レジスタ0	VLT0	00h
01F6h	入力しきい値制御レジスタ1	VLT1	00h
01F7h	入力しきい値制御レジスタ2	VLT2	00h
01F8h	コンパレータB制御レジスタ0	INTCMP	00h
01F9h			
01FAh	外部入力許可レジスタ0	INTEN	00h
01FBh	外部入力許可レジスタ1	INTEN1	00h
01FCh	INT入力フィルタ選択レジスタ0	INTF	00h
01FDh	INT入力フィルタ選択レジスタ1	INTF1	00h
01FEh	キー入力許可レジスタ0	KIEN	00h
01FFh	キー入力許可レジスタ1	KIEN1	00h

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。



表4.9 R8C/LA5AグループのSFR一覧(9)(注1)

番地	レジスタ	シンボル	リセット後の値
0200h	LCD制御レジスタ	LCR0	00h
0201h			
0202h	LCDオプションクロック制御レジスタ	LCR2	00h
0203h	LCDクロック制御レジスタ	LCR3	00h
0204h	LCD表示制御レジスタ	LCR4	00h
0205h			
0206h	LCDポート選択レジスタ0	LSE0	00h
0207h	LCDポート選択レジスタ1	LSE1	00h
0208h	LCDポート選択レジスタ2	LSE2	00h
0209h			
020Ah			
020Bh	LCDポート選択レジスタ5	LSE5	00h
020Ch			
020Dh			
020Eh			
020Fh			
0210h	LCD表示データレジスタ	LRA0L	XXh
0211h		LRA1L	XXh
0212h		LRA2L	XXh
0213h		LRA3L	XXh
0214h		LRA4L	XXh
0215h		LRA5L	XXh
0216h		LRA6L	XXh
0217h		LRA7L	XXh
0218h		LRA8L	XXh
0219h		LRA9L	XXh
021Ah		LRA10L	XXh
021Bh		LRA11L	XXh
021Ch		LRA12L	XXh
021Dh		LRA13L	XXh
021Eh		LRA14L	XXh
021Fh		LRA15L	XXh
0220h		LRA16L	XXh
0221h		LRA17L	XXh
0222h		LRA18L	XXh
0223h		LRA19L	XXh
0224h		LRA20L	XXh
0225h		LRA21L	XXh
0226h		LRA22L	XXh
0227h		LRA23L	XXh
0228h		LRA24L	XXh
0229h		LRA25L	XXh
022Ah		LRA26L	XXh
022Bh			
022Ch			
022Dh			
022Eh			
022Fh			
0230h			
0231h			
0232h			
0233h			
0234h			
0235h			
0236h			
0237h			
:			
2FFFh			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表 4.10 R8C/LA8AグループのSFR一覧(1)(注1)

番地	レジスタ	シンボル	リセット後の値
0000h			
0001h			
0002h			
0003h			
0004h	プロセッサモードレジスタ0	PM0	00h
0005h	プロセッサモードレジスタ1	PM1	00h
0006h	システムクロック制御レジスタ0	CM0	00000100b (注2)
0007h	システムクロック制御レジスタ1	CM1	00100000b
0008h	モジュールスタンバイ制御レジスタ0	MSTCR0	00h
0009h	システムクロック制御レジスタ3	CM3	00h
000Ah	プロテクトレジスタ	PRCR	00h
000Bh	リセット要因判別レジスタ	RSTFR	XXh (注3)
000Ch	発振停止検出レジスタ	OCD	00000100b (注4) 00h (注4)
000Dh	ウォッチドッグタイマリセットレジスタ	WDTR	XXh
000Eh	ウォッチドッグタイマスタートレジスタ	WDTS	XXh
000Fh	ウォッチドッグタイマ制御レジスタ	WDC	00111111b
0010h	モジュールスタンバイ制御レジスタ1	MSTCR1	00h
0011h			
0012h			
0013h			
0014h			
0015h			
0016h			
0017h			
0018h			
0019h			
001Ah			
001Bh			
001Ch	カウントソース保護モードレジスタ	CSPR	00h 10000000b (注5)
001Dh			
001Eh			
001Fh			
0020h	パワーオフモード制御レジスタ0	POMCR0	XXXXXX00b
0021h			
0022h			
0023h	高速オンチップオシレータ制御レジスタ0	FRA0	00h
0024h	高速オンチップオシレータ周波数制御レジスタ0	FRC0	出荷時の値
0025h	高速オンチップオシレータ制御レジスタ2	FRA2	00h
0026h	チップ内蔵基準電圧制御レジスタ	OCVREFCR	00h
0027h			
0028h			
0029h	高速オンチップオシレータ 18MHz設定値レジスタ0	FR18S0	XXh
002Ah	高速オンチップオシレータ 18MHz設定値レジスタ1	FR18S1	XXh
002Bh			
002Ch			
002Dh			
002Eh			
002Fh	高速オンチップオシレータ周波数制御レジスタ1	FRC1	出荷時の値
0030h	電圧監視回路制御レジスタ	CMPA	00h
0031h	電圧監視回路エッジ選択レジスタ	VCAC	00h
0032h			
0033h	電圧検出レジスタ1	VCA1	00001000b
0034h	電圧検出レジスタ2	VCA2	00h (注6) 00100000b (注7)
0035h			
0036h	電圧検出1レベル選択レジスタ	VD1LS	00000111b
0037h			
0038h	電圧監視0回路制御レジスタ	VW0C	1100X010b (注6) 1100X011b (注7)
0039h	電圧監視1回路制御レジスタ	VW1C	10001010b

注1. 空欄は予約領域です。アクセスしないでください。

注2. CSPRレジスタのCSPROビットが“1”の場合。

注3. RSTFRレジスタのCWRビットは電源投入後、電圧監視0リセット後、およびパワーオフ0モード解除後、“0”になります。ハードウェアリセット、ソフトウェアリセット、ウォッチドッグタイマリセットでは変化しません。

注4. モードにより異なります。

注5. OFSレジスタのCSPROINIビットが“0”の場合。

注6. OFSレジスタのLVDASビットが“1”の場合。

注7. OFSレジスタのLVDASビットが“0”の場合。

X: 不定です。

表 4.11 R8C/LA8AグループのSFR一覧(2)(注1)

番地	レジスタ	シンボル	リセット後の値
003Ah	電圧監視2回路制御レジスタ	VW2C	10000010b
003Bh			
003Ch			
003Dh			
003Eh			
003Fh			
0040h			
0041h	フラッシュメモリレディ割り込み制御レジスタ	FMRDYIC	XXXXX000b
0042h			
0043h	INT7割り込み制御レジスタ	INT7IC	XX00X000b
0044h	INT6割り込み制御レジスタ	INT6IC	XX00X000b
0045h	INT5割り込み制御レジスタ	INT5IC	XX00X000b
0046h	INT4割り込み制御レジスタ	INT4IC	XX00X000b
0047h	タイマRC割り込み制御レジスタ	TRCIC	XXXXX000b
0048h			
0049h			
004Ah	タイマRH割り込み制御レジスタ	TRHIC	XXXXX000b
004Bh	UART2送信割り込み制御レジスタ	S2TIC	XXXXX000b
004Ch	UART2受信割り込み制御レジスタ	S2RIC	XXXXX000b
004Dh	キー入力割り込み制御レジスタ	KUPIC	XXXXX000b
004Eh	A/D変換割り込み制御レジスタ	ADIC	XXXXX000b
004Fh	SSU割り込み制御レジスタ/IICバス割り込み制御レジスタ (注2)	SSUIC/IICIC	XXXXX000b
0050h			
0051h	UART0送信割り込み制御レジスタ	S0TIC	XXXXX000b
0052h	UART0受信割り込み制御レジスタ	S0RIC	XXXXX000b
0053h			
0054h			
0055h	INT2割り込み制御レジスタ	INT2IC	XX00X000b
0056h	タイマRJ0割り込み制御レジスタ	TRJ0IC	XXXXX000b
0057h	タイマRB1割り込み制御レジスタ	TRB1IC	XXXXX000b
0058h	タイマRB0割り込み制御レジスタ	TRB0IC	XXXXX000b
0059h	INT1割り込み制御レジスタ	INT1IC	XX00X000b
005Ah	INT3割り込み制御レジスタ	INT3IC	XX00X000b
005Bh	タイマRJ1割り込み制御レジスタ	TRJ1IC	XXXXX000b
005Ch	タイマRJ2割り込み制御レジスタ	TRJ2IC	XXXXX000b
005Dh	INT0割り込み制御レジスタ	INT0IC	XX00X000b
005Eh	UART2バス衝突検出割り込み制御レジスタ	U2BCNIC	XXXXX000b
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah	LCD割り込み制御レジスタ	LCDIC	XXXXX000b
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h	電圧監視1割り込み制御レジスタ	VCMP1IC	XXXXX000b
0073h	電圧監視2割り込み制御レジスタ	VCMP2IC	XXXXX000b
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			
007Bh			
007Ch			
007Dh			
007Eh			
007Fh			

注1. 空欄は予約領域です。アクセスしないでください。  
注2. SSUICSRレジスタのIICSELビットで選択できます。

X: 不定です。

表4.12 R8C/LA8AグループのSFR一覧(3)(注1)

番地	レジスタ	シンボル	リセット後の値
0080h	タイマRJ0制御レジスタ	TRJ0CR	00h
0081h	タイマRJ0 I/O制御レジスタ	TRJ0IOC	00h
0082h	タイマRJ0モードレジスタ	TRJ0MR	00h
0083h	タイマRJ0イベント端子選択レジスタ	TRJ0ISR	00h
0084h	タイマRJ0レジスタ	TRJ0	FFh
0085h			FFh
0086h			
0087h			
0088h	タイマRJ1制御レジスタ	TRJ1CR	00h
0089h	タイマRJ1 I/O制御レジスタ	TRJ1IOC	00h
008Ah	タイマRJ1モードレジスタ	TRJ1MR	00h
008Bh	タイマRJ1イベント端子選択レジスタ	TRJ1ISR	00h
008Ch	タイマRJ1レジスタ	TRJ1	FFh
008Dh			FFh
008Eh			
008Fh			
0090h	タイマRJ2制御レジスタ	TRJ2CR	00h
0091h	タイマRJ2 I/O制御レジスタ	TRJ2IOC	00h
0092h	タイマRJ2モードレジスタ	TRJ2MR	00h
0093h	タイマRJ2イベント端子選択レジスタ	TRJ2ISR	00h
0094h	タイマRJ2レジスタ	TRJ2	FFh
0095h			FFh
0096h			
0097h			
0098h	タイマRB1制御レジスタ	TRB1CR	00h
0099h	タイマRB1ワンショット制御レジスタ	TRB1OCR	00h
009Ah	タイマRB1 I/O制御レジスタ	TRB1IOC	00h
009Bh	タイマRB1モードレジスタ	TRB1MR	00h
009Ch	タイマRB1プリスケアラレジスタ	TRB1PRE	FFh
009Dh	タイマRB1セカンダリレジスタ	TRB1SC	FFh
009Eh	タイマRB1プライマリレジスタ	TRB1PR	FFh
009Fh			
00A0h	UART0送受信モードレジスタ	U0MR	00h
00A1h	UART0ビットレートレジスタ	U0BRG	XXh
00A2h	UART0送信バッファレジスタ	U0TB	XXh
00A3h			XXh
00A4h	UART0送受信制御レジスタ0	U0C0	00001000b
00A5h	UART0送受信制御レジスタ1	U0C1	00000010b
00A6h	UART0受信バッファレジスタ	U0RB	XXh
00A7h			XXh
00A8h	UART2送受信モードレジスタ	U2MR	00h
00A9h	UART2ビットレートレジスタ	U2BRG	XXh
00AAh	UART2送信バッファレジスタ	U2TB	XXh
00ABh			XXh
00ACh	UART2送受信制御レジスタ0	U2C0	00001000b
00ADh	UART2送受信制御レジスタ1	U2C1	00000010b
00AEh	UART2受信バッファレジスタ	U2RB	XXh
00AFh			XXh
00B0h	UART2デジタルフィルタ機能選択レジスタ	URXDF	00h
00B1h			
00B2h			
00B3h			
00B4h			
00B5h			
00B6h			
00B7h			
00B8h			
00B9h			
00BAh			
00BBh	UART2特殊モードレジスタ5	U2SMR5	00h
00BCh	UART2特殊モードレジスタ4	U2SMR4	00h
00BDh	UART2特殊モードレジスタ3	U2SMR3	000X0X0Xb
00BEh	UART2特殊モードレジスタ2	U2SMR2	X0000000b
00BFh	UART2特殊モードレジスタ	U2SMR	X0000000b

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.13 R8C/LA8AグループのSFR一覧(4)(注1)

番地	レジスタ	シンボル	リセット後の値
00C0h	A/D レジスタ 0	AD0	XXh
00C1h			000000XXb
00C2h	A/D レジスタ 1	AD1	XXh
00C3h			000000XXb
00C4h	A/D レジスタ 2	AD2	XXh
00C5h			000000XXb
00C6h	A/D レジスタ 3	AD3	XXh
00C7h			000000XXb
00C8h	A/D レジスタ 4	AD4	XXh
00C9h			000000XXb
00CAh	A/D レジスタ 5	AD5	XXh
00CBh			000000XXb
00CCh	A/D レジスタ 6	AD6	XXh
00CDh			000000XXb
00CEh	A/D レジスタ 7	AD7	XXh
00CFh			000000XXb
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D モードレジスタ	ADMOD	00h
00D5h	A/D 入力選択レジスタ	ADINSEL	11000000b
00D6h	A/D 制御レジスタ 0	ADCON0	00h
00D7h	A/D 制御レジスタ 1	ADCON1	00h
00D8h			
00D9h			
00DAh			
00DBh			
00DCh			
00DDh	A/D 制御レジスタ 2	ADCON2	00h
00DEh			
00DFh			
00E0h	ポートP0レジスタ	P0	XXh
00E1h	ポートP1レジスタ	P1	XXh
00E2h	ポートP0方向レジスタ	PD0	00h
00E3h	ポートP1方向レジスタ	PD1	00h
00E4h	ポートP2レジスタ	P2	XXh
00E5h	ポートP3レジスタ	P3	XXh
00E6h	ポートP2方向レジスタ	PD2	00h
00E7h	ポートP3方向レジスタ	PD3	00h
00E8h	ポートP4レジスタ	P4	XXh
00E9h	ポートP5レジスタ	P5	XXh
00EAh	ポートP4方向レジスタ	PD4	00h
00EBh	ポートP5方向レジスタ	PD5	00h
00ECh	ポートP6レジスタ	P6	XXh
00EDh	ポートP7レジスタ	P7	XXh
00EEh	ポートP6方向レジスタ	PD6	00h
00EFh	ポートP7方向レジスタ	PD7	00h
00F0h	ポートP8レジスタ	P8	XXh
00F1h	ポートP9レジスタ	P9	XXh
00F2h	ポートP8方向レジスタ	PD8	00h
00F3h	ポートP9方向レジスタ	PD9	00h
00F4h			
00F5h			
00F6h			
00F7h			
00F8h			
00F9h			
00FAh			
00FBh			
00FCh			
00FDh			
00FEh			
00FFh			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表 4.14 R8C/LA8AグループのSFR一覧(5)(注1)

番地	レジスタ	シンボル	リセット後の値
0100h			
0101h			
0102h			
0103h			
0104h			
0105h			
0106h			
0107h			
0108h	タイマRB0制御レジスタ	TRB0CR	00h
0109h	タイマRB0ワンショット制御レジスタ	TRB0OCR	00h
010Ah	タイマRB0 I/O制御レジスタ	TRB0IOC	00h
010Bh	タイマRB0モードレジスタ	TRB0MR	00h
010Ch	タイマRB0プリスケールレジスタ	TRB0PRE	FFh
010Dh	タイマRB0セカンダリレジスタ	TRB0SC	FFh
010Eh	タイマRB0プライマリレジスタ	TRB0PR	FFh
010Fh			
0110h	タイマRH秒データレジスタ/カウンタデータレジスタ	TRHSEC	XXh 00h (注2)
0111h	タイマRH分データレジスタ/コンペアデータレジスタ	TRHMIN	XXh 00h (注2)
0112h	タイマRH時データレジスタ	TRHHR	00XXXXXXb 00h (注2)
0113h	タイマRH曜日データレジスタ	TRHWK	000000XXb 00h (注2)
0114h	タイマRH日データレジスタ	TRHDY	00XXXXXXb 00000001b (注2)
0115h	タイマRH月データレジスタ	TRHMON	000XXXXXb 00000001b (注2)
0116h	タイマRH年データレジスタ	TRHYR	XXh 00h (注2)
0117h	タイマRH制御レジスタ	TRHCR	XXX00X0Xb 000XX1X0b (注2)
0118h	タイマRHカウントソース選択レジスタ	TRHCSR	X0001000b 0XXXXXXb (注2)
0119h	タイマRH時計誤差補正レジスタ	TRHADJ	XXh 00h (注2)
011Ah	タイマRH割り込みフラグレジスタ	TRHIFR	00000000b 000XX000b (注2)
011Bh	タイマRH割り込み許可レジスタ	TRHIER	XXh 00h (注2)
011Ch	タイマRHアラーム分レジスタ	TRHAMN	XXh 00h (注2)
011Dh	タイマRHアラーム時レジスタ	TRHAHR	XXh 00h (注2)
011Eh	タイマRHアラーム曜日レジスタ	TRHAWK	X0000000b 00h (注2)
011Fh	タイマRHプロテクトレジスタ	TRHPRC	00h X0000000b (注2)
0120h	タイマRCモードレジスタ	TRCMR	01001000b
0121h	タイマRC制御レジスタ1	TRCCR1	00h
0122h	タイマRC割り込み許可レジスタ	TRCIER	01110000b
0123h	タイマRCステータスレジスタ	TRCSR	01110000b
0124h	タイマRC I/O制御レジスタ0	TRCIOR0	10001000b
0125h	タイマRC I/O制御レジスタ1	TRCIOR1	10001000b
0126h	タイマRCカウンタ	TRC	00h 00h
0127h			
0128h	タイマRCジェネラルレジスタA	TRCGRA	FFh FFh
0129h			
012Ah	タイマRCジェネラルレジスタB	TRCGRB	FFh FFh
012Bh			
012Ch	タイマRCジェネラルレジスタC	TRCGRC	FFh FFh
012Dh			
012Eh	タイマRCジェネラルレジスタD	TRCGRD	FFh FFh
012Fh			
0130h	タイマRC制御レジスタ2	TRCCR2	00011000b
0131h	タイマRCデジタルフィルタ機能選択レジスタ	TRCDF	00h
0132h	タイマRCアウトプットマスク許可レジスタ	TRCOER	01111111b
0133h	タイマRCトリガ制御レジスタ	TRCADCR	00h
0134h			
0135h			
0136h			
0137h			
0138h			
0139h			
013Ah			
013Bh			
013Ch			
013Dh			
013Eh			
013Fh			

注1. 空欄は予約領域です。アクセスしないでください。  
注2. TRHCRレジスタのRTCSTビットによるリセット後の値。

X: 不定です。

表4.15 R8C/LA8AグループのSFR一覧(6)(注1)

番地	レジスタ	シンボル	リセット後の値
0140h			
0141h			
0142h			
0143h			
0144h			
0145h			
0146h			
0147h			
0148h			
0149h			
014Ah			
014Bh			
014Ch			
014Dh			
014Eh			
014Fh			
0150h			
0151h			
0152h			
0153h			
0154h			
0155h			
0156h			
0157h			
0158h			
0159h			
015Ah			
015Bh			
015Ch			
015Dh			
015Eh			
015Fh			
0160h			
0161h			
0162h			
0163h			
0164h			
0165h			
0166h			
0167h			
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			
0175h			
0176h			
0177h			
0178h			
0179h			
017Ah			
017Bh			
017Ch			
017Dh			
017Eh			
017Fh			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表 4.16 R8C/LA8AグループのSFR一覧(7)(注1)

番地	レジスタ	シンボル	リセット後の値
0180h	タイマRJ端子選択レジスタ	TRJSR	00h
0181h	タイマRB端子選択レジスタ	TRBSR	00h
0182h	タイマRC端子選択レジスタ0	TRCPSR0	00h
0183h	タイマRC端子選択レジスタ1	TRCPSR1	00h
0184h			
0185h			
0186h			
0187h			
0188h	UART0端子選択レジスタ	U0SR	00h
0189h			
018Ah	UART2端子選択レジスタ0	U2SR0	00h
018Bh	UART2端子選択レジスタ1	U2SR1	00h
018Ch	SSU/IIC端子選択レジスタ	SSUIICSR	00h
018Dh	タイマRH秒割り込み制御レジスタ	TRHICR	X0XXXXXXb 00000001b (注3)
018Eh	INT割り込み入力端子選択レジスタ	INTSR	00h
018Fh	入出力機能端子選択レジスタ	PINSR	00h
0190h			
0191h			
0192h			
0193h	SSビットカウンタレジスタ	SSBR	11111000b
0194h	SS送信データレジスタL/IICバス送信データレジスタ (注2)	SSTDR/ICDRT	FFh
0195h	SS送信データレジスタH (注2)	SSTDRH	FFh
0196h	SS受信データレジスタL/IICバス受信データレジスタ (注2)	SSRDR/ICDRR	FFh
0197h	SS受信データレジスタH (注2)	SSRDRH	FFh
0198h	SS制御レジスタH/IICバス制御レジスタ1 (注2)	SSCRH/CCR1	00h
0199h	SS制御レジスタL/IICバス制御レジスタ2 (注2)	SSCRL/CCR2	0111101b
019Ah	SSモードレジスタ/IICバスモードレジスタ (注2)	SSMR/ICMR	00010000b/00011000b
019Bh	SS許可レジスタ/IICバス割り込み許可レジスタ (注2)	SSER/ICIER	00h
019Ch	SSステータスレジスタ/IICバスステータスレジスタ (注2)	SSSR/ICSR	00h/0000X000b
019Dh	SSモードレジスタ2/スレーブアドレスレジスタ (注2)	SSMR2/SAR	00h
019Eh			
019Fh			
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h			
01A6h			
01A7h			
01A8h			
01A9h			
01AAh			
01ABh			
01ACh			
01ADh			
01AEh			
01AFh			
01B0h			
01B1h			
01B2h	フラッシュメモリステータスレジスタ	FST	10000X00b
01B3h			
01B4h	フラッシュメモリ制御レジスタ0	FMR0	00h
01B5h	フラッシュメモリ制御レジスタ1	FMR1	000000X0b
01B6h	フラッシュメモリ制御レジスタ2	FMR2	00h
01B7h			
01B8h			
01B9h			
01BAh			
01BBh			
01BCh			
01BDh			
01BEh			
01BFh			

注1. 空欄は予約領域です。アクセスしないでください。  
注2. SSUIICSRレジスタのIICSELビットで選択できます。  
注3. TRHICRレジスタのRTCSTビットによるリセット後の値。

X: 不定です。



表4.17 R8C/LA8AグループのSFR一覧(8)(注1)

番地	レジスタ	シンボル	リセット後の値	
01C0h	アドレス一致割り込みレジスタ0	RMAD0	XXh	
01C1h			XXh	
01C2h			0000XXXXb	
01C3h	アドレス一致割り込み許可レジスタ0	AIER0	00h	
01C4h			アドレス一致割り込みレジスタ1	XXh
01C5h				XXh
01C6h				0000XXXXb
01C7h	アドレス一致割り込み許可レジスタ1	AIER1	00h	
01C8h				
01C9h				
01CAh				
01CBh				
01CCh				
01CDh				
01CEh				
01CFh				
01D0h				
01D1h				
01D2h				
01D3h				
01D4h				
01D5h				
01D6h				
01D7h				
01D8h				
01D9h				
01DAh				
01DBh				
01DCh				
01DDh				
01DEh				
01DFh				
01E0h	ポートP0ブルアップ制御レジスタ	P0PUR	00h	
01E1h	ポートP1ブルアップ制御レジスタ	P1PUR	00h	
01E2h	ポートP2ブルアップ制御レジスタ	P2PUR	00h	
01E3h	ポートP3ブルアップ制御レジスタ	P3PUR	00h	
01E4h	ポートP4ブルアップ制御レジスタ	P4PUR	00h	
01E5h	ポートP5ブルアップ制御レジスタ	P5PUR	00h	
01E6h	ポートP6ブルアップ制御レジスタ	P6PUR	00h	
01E7h	ポートP7ブルアップ制御レジスタ	P7PUR	00h	
01E8h	ポートP8ブルアップ制御レジスタ	P8PUR	00h	
01E9h	ポートP9ブルアップ制御レジスタ	P9PUR	00h	
01EAh				
01EBh				
01ECh				
01EDh				
01EEh				
01EFh				
01F0h	ポートP7駆動能力制御レジスタ	P7DRR	00h	
01F1h	ポートP8駆動能力制御レジスタ	P8DRR	00h	
01F2h				
01F3h				
01F4h				
01F5h	入力しきい値制御レジスタ0	VLT0	00h	
01F6h	入力しきい値制御レジスタ1	VLT1	00h	
01F7h	入力しきい値制御レジスタ2	VLT2	00h	
01F8h	コンパレータB制御レジスタ0	INTCMP	00h	
01F9h				
01FAh	外部入力許可レジスタ0	INTEN	00h	
01FBh	外部入力許可レジスタ1	INTEN1	00h	
01FCh	INT入力フィルタ選択レジスタ0	INTF	00h	
01FDh	INT入力フィルタ選択レジスタ1	INTF1	00h	
01FEh	キー入力許可レジスタ0	KIEN	00h	
01FFh	キー入力許可レジスタ1	KIEN1	00h	

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.18 R8C/LA8AグループのSFR一覧(9)(注1)

番地	レジスタ	シンボル	リセット後の値
0200h	LCD制御レジスタ	LCR0	00h
0201h			
0202h	LCDオプションクロック制御レジスタ	LCR2	00h
0203h	LCDクロック制御レジスタ	LCR3	00h
0204h	LCD表示制御レジスタ	LCR4	00h
0205h			
0206h	LCDポート選択レジスタ0	LSE0	00h
0207h	LCDポート選択レジスタ1	LSE1	00h
0208h	LCDポート選択レジスタ2	LSE2	00h
0209h	LCDポート選択レジスタ3	LSE3	00h
020Ah	LCDポート選択レジスタ4	LSE4	00h
020Bh	LCDポート選択レジスタ5	LSE5	00h
020Ch			
020Dh			
020Eh			
020Fh			
0210h	LCD表示データレジスタ	LRA0L	XXh
0211h		LRA1L	XXh
0212h		LRA2L	XXh
0213h		LRA3L	XXh
0214h		LRA4L	XXh
0215h		LRA5L	XXh
0216h		LRA6L	XXh
0217h		LRA7L	XXh
0218h		LRA8L	XXh
0219h		LRA9L	XXh
021Ah		LRA10L	XXh
021Bh		LRA11L	XXh
021Ch		LRA12L	XXh
021Dh		LRA13L	XXh
021Eh		LRA14L	XXh
021Fh		LRA15L	XXh
0220h		LRA16L	XXh
0221h		LRA17L	XXh
0222h		LRA18L	XXh
0223h		LRA19L	XXh
0224h		LRA20L	XXh
0225h		LRA21L	XXh
0226h		LRA22L	XXh
0227h		LRA23L	XXh
0228h		LRA24L	XXh
0229h		LRA25L	XXh
022Ah		LRA26L	XXh
022Bh		LRA27L	XXh
022Ch		LRA28L	XXh
022Dh		LRA29L	XXh
022Eh		LRA30L	XXh
022Fh		LRA31L	XXh
0230h		LRA32L	XXh
0231h		LRA33L	XXh
0232h		LRA34L	XXh
0233h		LRA35L	XXh
0234h		LRA36L	XXh
0235h		LRA37L	XXh
0236h		LRA38L	XXh
0237h		LRA39L	XXh
⋮			
2FFh			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.19 IDコード領域、オプション機能選択領域

番地	領域名	シンボル	リセット後の値
FFDBh	オプション機能選択レジスタ2	OFS2	(注1)
FFDFh	ID1		(注2)
FFE3h	ID2		(注2)
FFEBh	ID3		(注2)
FFEFh	ID4		(注2)
FFF3h	ID5		(注2)
FFF7h	ID6		(注2)
FFFBh	ID7		(注2)
FFFFh	オプション機能選択レジスタ	OFS	(注1)

- 注1. オプション機能選択領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。オプション機能選択領域に追加書き込みをしないでください。オプション機能選択領域を含むブロックを消去すると、オプション機能選択領域は“FFh”になります。  
 ブランク出荷品の出荷時、オプション機能選択領域は“FFh”です。ユーザでの書き込み後は、書き込んだ値になります。  
 書き込み出荷品の出荷時、オプション機能選択領域の値は、ユーザがプログラムで設定した値です。
- 注2. IDコード領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。IDコード領域に追加書き込みをしないでください。IDコード領域を含むブロックを消去すると、IDコード領域は“FFh”になります。  
 ブランク出荷品の出荷時、IDコード領域は“FFh”です。ユーザでの書き込み後は、書き込んだ値になります。  
 書き込み出荷品の出荷時、IDコード領域の値は、ユーザがプログラムで設定した値です。

## 5. 電気的特性

### 5.1 電気的特性(R8C/LA3Aグループ、R8C/LA5Aグループ)

#### 5.1.1 絶対最大定格

表 5.1 絶対最大定格

記号	項目		測定条件	定格値	単位
V <sub>cc</sub> /AV <sub>cc</sub>	電源電圧			-0.3~6.5	V
V <sub>i</sub>	入力電圧	XIN	XIN-XOUT発振時 (発振バッファON時)(注1)	-0.3~1.9	V
		XIN	XIN-XOUT発振停止時 (発振バッファOFF時)(注1)	-0.3~V <sub>cc</sub> +0.3	V
		P5_4/VL1		-0.3~VL2(注2)	V
		P5_5/VL2		VL1~VL3	V
		P5_6/VL3		VL2~6.5	V
		その他の端子		-0.3~V <sub>cc</sub> +0.3	V
V <sub>o</sub>	出力電圧	XOUT	XIN-XOUT発振時 (発振バッファON時)(注1)	-0.3~1.9	V
		XOUT	XIN-XOUT発振停止時 (発振バッファOFF時)(注1)	-0.3~V <sub>cc</sub> +0.3	V
		COM0~COM3		-0.3~VL3	V
		SEG0~SEG26		-0.3~VL3	V
		その他の端子		-0.3~V <sub>cc</sub> +0.3	V
P <sub>d</sub>	消費電力		-40°C ≤ Topr ≤ 85°C	500	mW
T <sub>opr</sub>	動作周囲温度			-20~85(Nバージョン)/ -40~85(Dバージョン)	°C
T <sub>stg</sub>	保存温度			-65~150	°C

注1. 各動作のためのレジスタ設定は、ユーザーズマニュアル ハードウェア編の「7. I/Oポート」、「9. クロック発生回路」を参照してください。

注2. ただし、VL1はVCC以下の電圧にしてください。

## 5.1.2 推奨動作条件

表 5.2 推奨動作条件

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20\text{ }^{\circ}\text{C} \sim 85\text{ }^{\circ}\text{C}$ (Nバージョン)/ $-40\text{ }^{\circ}\text{C} \sim 85\text{ }^{\circ}\text{C}$ (Dバージョン))

記号	項目		測定条件	規格値			単位		
				最小	標準	最大			
$V_{CC}/AV_{CC}$	電源電圧			1.8	—	5.5	V		
$V_{SS}/AV_{SS}$	電源電圧			—	0	—	V		
$V_{IH}$	“H” 入力電圧	CMOS入力以外		$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0.8V <sub>CC</sub>	—	$V_{CC}$	V	
				$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0.8V <sub>CC</sub>	—	$V_{CC}$	V	
				$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0.9V <sub>CC</sub>	—	$V_{CC}$	V	
		CMOS入力	入力レベル切り替え機能 (I/Oポート)	入力レベル選択: 0.35V <sub>CC</sub>	$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0.5V <sub>CC</sub>	—	$V_{CC}$	V
					$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0.55V <sub>CC</sub>	—	$V_{CC}$	V
					$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0.65V <sub>CC</sub>	—	$V_{CC}$	V
	入力レベル選択: 0.5V <sub>CC</sub>			$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0.65V <sub>CC</sub>	—	$V_{CC}$	V	
				$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0.7V <sub>CC</sub>	—	$V_{CC}$	V	
				$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0.8V <sub>CC</sub>	—	$V_{CC}$	V	
	入力レベル選択: 0.7V <sub>CC</sub>	$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0.85V <sub>CC</sub>	—	$V_{CC}$	V			
		$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0.85V <sub>CC</sub>	—	$V_{CC}$	V			
		$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0.85V <sub>CC</sub>	—	$V_{CC}$	V			
$V_{IL}$	“L” 入力電圧	CMOS入力以外		$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0	—	0.2V <sub>CC</sub>	V	
				$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0	—	0.2V <sub>CC</sub>	V	
				$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0	—	0.05V <sub>CC</sub>	V	
		CMOS入力	入力レベル切り替え機能 (I/Oポート)	入力レベル選択: 0.35V <sub>CC</sub>	$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0	—	0.2V <sub>CC</sub>	V
					$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0	—	0.2V <sub>CC</sub>	V
					$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0	—	0.2V <sub>CC</sub>	V
				入力レベル選択: 0.5V <sub>CC</sub>	$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0	—	0.4V <sub>CC</sub>	V
					$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0	—	0.3V <sub>CC</sub>	V
					$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0	—	0.2V <sub>CC</sub>	V
	入力レベル選択: 0.7V <sub>CC</sub>	$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0	—	0.55V <sub>CC</sub>	V			
		$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0	—	0.45V <sub>CC</sub>	V			
		$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0	—	0.35V <sub>CC</sub>	V			
	$I_{OH}(\text{sum})$	“H” 尖頭総出力電流	全端子の $I_{OH}(\text{peak})$ の総和		—	—	—	160	mA
	$I_{OH}(\text{sum})$	“H” 平均総出力電流	全端子の $I_{OH}(\text{avg})$ の総和		—	—	—	80	mA
	$I_{OH}(\text{peak})$	“H” 尖頭出力電流	ポート P8 (注2)		—	—	—	40	mA
その他の端子			—	—	—	10	mA		
$I_{OH}(\text{avg})$	“H” 平均出力電流(注1)	ポート P8 (注2)		—	—	—	20	mA	
		その他の端子		—	—	—	5	mA	
$I_{OL}(\text{sum})$	“L” 尖頭総出力電流	全端子の $I_{OL}(\text{peak})$ の総和		—	—	—	160	mA	
$I_{OL}(\text{sum})$	“L” 平均総出力電流	全端子の $I_{OL}(\text{avg})$ の総和		—	—	—	80	mA	
$I_{OL}(\text{peak})$	“L” 尖頭出力電流	ポート P8 (注2)		—	—	—	40	mA	
		その他の端子		—	—	—	10	mA	
$I_{OL}(\text{avg})$	“L” 平均出力電流(注1)	ポート P8 (注2)		—	—	—	20	mA	
		その他の端子		—	—	—	5	mA	
$f(\text{XIN})$	XIN クロック入力発振周波数		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	2	—	—	20	MHz	
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	2	—	—	8	MHz	
$f(\text{XCIN})$	XCIN 発振周波数		$1.8\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	32.768	—	—	kHz	
	XCIN 外部クロック入力周波数		$1.8\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	—	—	50	kHz	
$f(\text{OCO20M})$	タイマ RC のカウントソース(注3)		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	18.432	—	—	20	MHz	
$f(\text{OCO-F})$	$f(\text{OCO-F})$ 周波数		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	—	—	20	MHz	
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	—	—	—	8	MHz	
—	システムクロック周波数		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	—	—	20	MHz	
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	—	—	—	8	MHz	
$f(\text{BCLK})$	CPU クロック周波数		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0	—	—	20	MHz	
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0	—	—	8	MHz	

注1. 平均出力電流は100msの期間内での平均値です。

注2. P8DRRレジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

注3.  $f(\text{OCO20M})$ は $V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}$ の範囲で、タイマRCのカウントソースとして使用することができます。




図5.1 ポートP0、P2、P3、P5\_0~P5\_6、P7\_0~P7\_2、P8、P9\_0~P9\_1のタイミング測定回路

## 5.1.3 周辺機能の特性

表5.3 A/Dコンバータの特性

(指定のない場合は、 $V_{CC}/AV_{CC} = V_{REF} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $V_{SS} = 0\text{ V}$ 、 $T_{OPR} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/  
 $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目		測定条件	規格値			単位
				最小	標準	最大	
—	分解能		$V_{REF} = AV_{CC}$	—	—	10	Bit
—	絶対精度(注2)	10ビットモード	$V_{REF} = AV_{CC} = 5.0\text{ V}$ AN0～AN6入力	—	—	$\pm 3$	LSB
			$V_{REF} = AV_{CC} = 2.2\text{ V}$ AN0～AN6入力	—	—	$\pm 5$	LSB
			$V_{REF} = AV_{CC} = 1.8\text{ V}$ AN0～AN6入力	—	—	$\pm 5$	LSB
	8ビットモード	$V_{REF} = AV_{CC} = 5.0\text{ V}$ AN0～AN6入力	—	—	$\pm 2$	LSB	
		$V_{REF} = AV_{CC} = 2.2\text{ V}$ AN0～AN6入力	—	—	$\pm 2$	LSB	
		$V_{REF} = AV_{CC} = 1.8\text{ V}$ AN0～AN6入力	—	—	$\pm 2$	LSB	
$\phi AD$	A/D変換クロック		$4.0\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ (注1)	1	—	20	MHz
			$3.2\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ (注1)	1	—	16	MHz
			$2.7\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ (注1)	1	—	10	MHz
			$1.8\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ (注1)	1	—	8	MHz
—	許容信号源インピーダンス			—	3	—	k $\Omega$
tCONV	変換時間	10ビットモード	$V_{REF} = AV_{CC} = 5.0\text{ V}$ 、 $\phi AD = 20\text{ MHz}$	2.2	—	—	$\mu\text{ s}$
		8ビットモード	$V_{REF} = AV_{CC} = 5.0\text{ V}$ 、 $\phi AD = 20\text{ MHz}$	2.2	—	—	$\mu\text{ s}$
tSAMP	サンプリング時間		$\phi AD = 20\text{ MHz}$	0.8	—	—	$\mu\text{ s}$
I <sub>REF</sub>	V <sub>REF</sub> 電流		$V_{CC} = 5\text{ V}$ 、 $XIN = f1 = \phi AD = 20\text{ MHz}$	—	45	—	$\mu\text{ A}$
V <sub>REF</sub>	基準電圧			1.8	—	AV <sub>CC</sub>	V
V <sub>IA</sub>	アナログ入力電圧(注3)			0	—	V <sub>REF</sub>	V
OCVREF	チップ内蔵基準電圧		$2\text{ MHz} \leq \phi AD \leq 4\text{ MHz}$	1.53	1.70	1.87	V

注1. ウェイトモード時、ストップモード時、パワーオフモード時、フラッシュメモリの停止時、および低消費電流リードモード時では、A/D変換結果が不定になります。(これらの状態のときのA/D変換処理、およびA/D変換中のこれらの状態への遷移はしないでください。)

注2. 周辺機能停止時。

注3. アナログ入力電圧が基準電圧を超えた場合、A/D変換結果は10ビットモードでは3FFh、8ビットモードではFFhになります。

表5.4 温度センサの特性

(指定のない場合は、 $V_{SS} = 0\text{ V}$ 、 $T_{OPR} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
V <sub>TMP</sub>	温度センサ出力電圧	$1.8\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ $\phi AD = 1.0\text{ MHz} \sim 5.0\text{ MHz}$ 周囲温度 = 25 $^{\circ}\text{C}$	550	600	650	mV
—	温度係数	$1.8\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ $\phi AD = 1.0\text{ MHz} \sim 5.0\text{ MHz}$ 周囲温度 = 25 $^{\circ}\text{C}$	—	-2.1	—	mV/ $^{\circ}\text{C}$
—	スタートアップ時間	$1.8\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ $\phi AD = 1.0\text{ MHz} \sim 5.0\text{ MHz}$	—	—	200	$\mu\text{ s}$
I <sub>TMP</sub>	動作電流	$1.8\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ $\phi AD = 1.0\text{ MHz} \sim 5.0\text{ MHz}$	—	100	—	$\mu\text{ A}$

表 5.5 ゲインアンプの特性

(指定のない場合は、 $V_{SS} = 0\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
V <sub>GAIN</sub>	ゲインアンプ動作範囲		0.4	—	$V_{CC} - 1.0$	V
$\phi_{AD}$	A/D変換クロック		1	—	5	MHz

表 5.6 コンパレータ B の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
V <sub>ref</sub>	IVREF1、IVREF3入力基準電圧		0	—	$V_{CC} - 1.4$	V
V <sub>I</sub>	IVCMP1、IVCMP3入力電圧		-0.3	—	$V_{CC} + 0.3$	V
—	オフセット		—	5	100	mV
t <sub>d</sub>	コンパレータ出力遅延時間(注1)	$V_I = V_{ref} \pm 100\text{mV}$	—	—	1	$\mu\text{s}$
I <sub>CMP</sub>	コンパレータ動作電流	$V_{CC} = 5.0\text{ V}$	—	12	—	$\mu\text{A}$

注1. デジタルフィルタ無効時。



表5.7 フラッシュメモリ(プログラムROM)の特性  
(指定のない場合は、Vcc = 1.8 V ~ 5.5 V、Topr = 0°C ~ 60°C)

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	プログラム、イレーズ回数(注1)		10,000(注2)	—	—	回
—	バイトプログラム時間		—	80	—	μs
—	ブロックイレーズ時間		—	0.12	—	s
t <sub>d</sub> (SR-SUS)	サスペンドへの遷移時間		—	—	0.25 + CPUクロック × 3サイクル	ms
—	サスペンドからイレーズの再開までの時間		—	—	30 + CPUクロック × 1サイクル	μs
t <sub>d</sub> (CMDRST-READY)	コマンド強制停止実行から読み出し可能になるまでの時間		—	—	30 + CPUクロック × 1サイクル	μs
—	書き込み、消去電圧		1.8	—	5.5	V
—	読み出し電圧		1.8	—	5.5	V
—	書き込み、消去時の温度		0	—	60	°C
—	データ保持時間(注6)	周囲温度 = 85°C	10	—	—	年

注1. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回(n = 1,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。

例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。

注2. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~“最小”値の範囲です。)

注3. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、バンク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば一組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。

注4. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド→ブロックイレーズコマンドを少なくとも3回実行してください。

注5. 不良率につきましては、ルネサスエレクトロニクス、ルネサスエレクトロニクス販売または特約店にお問い合わせください。

注6. 電源電圧またはクロックが印加されていない時間を含みます。

表5.8 フラッシュメモリ(データフラッシュ ブロックA~ブロックB)の特性  
(指定のない場合は、Vcc = 1.8 V ~ 5.5 V、Topr = -20°C ~ 85°C(Nバージョン)/-40°C ~ 85°C(Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	プログラム、イレーズ回数(注1)		10,000(注2)	—	—	回
—	バイトプログラム時間 (プログラム/イレーズ回数 ≤ 10,000回)		—	150	—	μs
—	ブロックイレーズ時間 (プログラム/イレーズ回数 ≤ 10,000回)		—	0.05	1	s
td(SR-SUS)	サスペンドへの遷移時間		—	—	0.25 + CPUクロック × 3サイクル	ms
—	サスペンドからイレーズの再開までの 時間		—	—	30 + CPUクロック × 1サイクル	μs
td(CMDRST-READY)	コマンド強制停止実行から読み出し 可能になるまでの時間		—	—	30 + CPUクロック × 1サイクル	μs
—	書き込み、消去電圧		1.8	—	5.5	V
—	読み出し電圧		1.8	—	5.5	V
—	書き込み、消去時の温度		-20(注6)	—	85	°C
—	データ保持時間(注7)	周囲温度 = 85°C	10	—	—	年

注1. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回(n = 10,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。

例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。

注2. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~“最小”値の範囲です。)

注3. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば一組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。加えてブロックA~ブロックBのイレーズ回数が均等になるようにすると、さらに実効的な書き換え回数を少なくすることができます。また、ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。

注4. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド→ブロックイレーズコマンドを少なくとも3回実行してください。

注5. 不良率につきましては、ルネサスエレクトロニクス、ルネサスエレクトロニクス販売または特約店にお問い合わせください。

注6. Dバージョンは-40°C。

注7. 電源電圧またはクロックが印加されていない時間を含みます。




図5.2 サスペンドへの遷移時間

表5.9 電圧検出0回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位		
			最小	標準	最大			
Vdet0	電圧検出レベルVdet0_0(注1)		1.8	1.90	2.05	V		
	電圧検出レベルVdet0_1(注1)		2.15	2.35	2.50	V		
	電圧検出レベルVdet0_2(注1)		2.70	2.85	3.05	V		
	電圧検出レベルVdet0_3(注1)		3.55	3.80	4.05	V		
—	電圧検出0回路反応時間(注3)	動作時	Vcc = 5 V → (Vdet0_0 - 0.1) V に下げたとき		—	50	500	μs
		ストップモード時	Vcc = 5 V → (Vdet0_0 - 0.1) V に下げたとき		—	100	500	μs
—	電圧検出回路の自己消費電流	VCA25 = 1、Vcc = 5.0 V	—	1.5	—	μA		
td(E-A)	電圧検出回路動作開始までの待ち時間(注2)		—	—	100	μs		

注1. 電圧検出レベルはOFSレジスタのVDSEL0～VDSEL1ビットで選択してください。

注2. VCA2レジスタのVCA25ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

注3. Vdet0を通過した時点から、電圧監視0リセットが発生するまでの時間です。

表5.10 電圧検出1回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位		
			最小	標準	最大			
Vdet1	電圧検出レベルVdet1_0(注1)	Vcc立ち下がり時	2.00	2.20	2.40	V		
	電圧検出レベルVdet1_1(注1)	Vcc立ち下がり時	2.15	2.35	2.55	V		
	電圧検出レベルVdet1_2(注1)	Vcc立ち下がり時	2.30	2.50	2.70	V		
	電圧検出レベルVdet1_3(注1)	Vcc立ち下がり時	2.45	2.65	2.85	V		
	電圧検出レベルVdet1_4(注1)	Vcc立ち下がり時	2.60	2.80	3.00	V		
	電圧検出レベルVdet1_5(注1)	Vcc立ち下がり時	2.75	2.95	3.15	V		
	電圧検出レベルVdet1_6(注1)	Vcc立ち下がり時	2.85	3.10	3.40	V		
	電圧検出レベルVdet1_7(注1)	Vcc立ち下がり時	3.00	3.25	3.55	V		
	電圧検出レベルVdet1_8(注1)	Vcc立ち下がり時	3.15	3.40	3.70	V		
	電圧検出レベルVdet1_9(注1)	Vcc立ち下がり時	3.30	3.55	3.85	V		
	電圧検出レベルVdet1_A(注1)	Vcc立ち下がり時	3.45	3.70	4.00	V		
	電圧検出レベルVdet1_B(注1)	Vcc立ち下がり時	3.60	3.85	4.15	V		
	電圧検出レベルVdet1_C(注1)	Vcc立ち下がり時	3.75	4.00	4.30	V		
	電圧検出レベルVdet1_D(注1)	Vcc立ち下がり時	3.90	4.15	4.45	V		
	電圧検出レベルVdet1_E(注1)	Vcc立ち下がり時	4.05	4.30	4.60	V		
	電圧検出レベルVdet1_F(注1)	Vcc立ち下がり時	4.20	4.45	4.75	V		
	—	電圧検出1回路のVcc立ち上がり時のヒステリシス幅	Vdet1_0～Vdet1_5選択時	—	0.07	—	V	
Vdet1_6～Vdet1_F選択時			—	0.10	—	V		
—	電圧検出1回路反応時間(注2)	動作時	Vcc = 5 V → (Vdet1_0 - 0.1) V に下げたとき		—	60	150	μs
		ストップモード時	Vcc = 5 V → (Vdet1_0 - 0.1) V に下げたとき		—	250	500	μs
—	電圧検出回路の自己消費電流	VCA26 = 1、Vcc = 5.0 V	—	1.7	—	μA		
td(E-A)	電圧検出回路動作開始までの待ち時間(注3)		—	—	100	μs		

注1. 電圧検出レベルはVD1LSレジスタのVD1S0～VD1S3ビットで選択してください。

注2. Vdet1を通過した時点から、電圧監視1割り込み要求が発生するまでの時間です。

注3. VCA2レジスタのVCA26ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

表5.11 電圧検出2回路の特性

(指定のない場合は、 $V_{cc} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20^\circ\text{C} \sim 85^\circ\text{C}$ (Nバージョン)/ $-40^\circ\text{C} \sim 85^\circ\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位		
			最小	標準	最大			
Vdet2	電圧検出レベルVdet2_0	Vcc立ち下がり時	3.70	4.0	4.30	V		
—	電圧検出2回路のVcc立ち上がり時のヒステリシス幅		—	0.10	—	V		
—	電圧検出2回路反応時間(注1)	動作時	Vcc = 5 V → (Vdet2_0 - 0.1) V に下げたとき		—	20	150	$\mu\text{s}$
—		ストップモード時	Vcc = 5 V → (Vdet2_0 - 0.1) V に下げたとき		—	200	500	$\mu\text{s}$
—	電圧検出回路の自己消費電流	VCA27 = 1、Vcc = 5.0 V	—	1.7	—	$\mu\text{A}$		
td(E-A)	電圧検出回路動作開始までの待ち時間(注2)		—	—	100	$\mu\text{s}$		

注1. Vdet2を通過した時点から、電圧監視2割り込み要求が発生するまでの時間です。

注2. VCA2レジスタのVCA27ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

表5.12 パワーオンリセット回路の特性(注1)

(指定のない場合は、 $T_{opr} = -20^\circ\text{C} \sim 85^\circ\text{C}$ (Nバージョン)/ $-40^\circ\text{C} \sim 85^\circ\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
trth	外部電源Vccの立ち上がり傾き		0	—	50000	mV/ms

注1. パワーオンリセットを使用する場合には、OFSレジスタのLVDDASビットを“0”にして電圧監視0リセットを有効にしてください。




図5.3 パワーオンリセット回路の特性

表 5.13 高速オンチップオシレータ発振回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20\text{ }^{\circ}\text{C} \sim 85\text{ }^{\circ}\text{C}$ (Nバージョン)/ $-40\text{ }^{\circ}\text{C} \sim 85\text{ }^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	リセット解除時の高速オンチップオシレータ発振周波数	$V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ $-20\text{ }^{\circ}\text{C} \leq T_{opr} \leq 85\text{ }^{\circ}\text{C}$	19.2	20	20.8	MHz
		$V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ $-40\text{ }^{\circ}\text{C} \leq T_{opr} \leq 85\text{ }^{\circ}\text{C}$	19.0	20	21.0	MHz
	FRA4レジスタの補正値をFRA1レジスタに、かつFRA5レジスタの補正値をFRA3レジスタに書き込んだときの高速オンチップオシレータ発振周波数(注1)	$V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ $-20\text{ }^{\circ}\text{C} \leq T_{opr} \leq 85\text{ }^{\circ}\text{C}$	17.694	18.432	19.169	MHz
		$V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ $-40\text{ }^{\circ}\text{C} \leq T_{opr} \leq 85\text{ }^{\circ}\text{C}$	17.510	18.432	19.353	MHz
—	発振安定時間		—	5	30	$\mu\text{ s}$
—	発振時の自己消費電流	$V_{CC} = 5.0\text{ V}$ 、 $T_{opr} = 25\text{ }^{\circ}\text{C}$	—	530	—	$\mu\text{ A}$

注1. シリアルインタフェースをUARTモードで使用時に、9600bps、38400bpsなどのビットレートの設定誤差を、0%にすることができます。

表 5.14 低速オンチップオシレータ発振回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20\text{ }^{\circ}\text{C} \sim 85\text{ }^{\circ}\text{C}$ (Nバージョン)/ $-40\text{ }^{\circ}\text{C} \sim 85\text{ }^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
fOCO-S	低速オンチップオシレータ発振周波数		60	125	250	kHz
—	発振安定時間		—	—	35	$\mu\text{ s}$
—	発振時の自己消費電流	$V_{CC} = 5.0\text{ V}$ 、 $T_{opr} = 25\text{ }^{\circ}\text{C}$	—	2	—	$\mu\text{ A}$
fOCO-WDT	ウォッチドッグタイマ用低速オンチップオシレータ発振周波数		60	125	250	kHz
—	発振安定時間		—	—	35	$\mu\text{ s}$
—	発振時の自己消費電流	$V_{CC} = 5.0\text{ V}$ 、 $T_{opr} = 25\text{ }^{\circ}\text{C}$	—	2	—	$\mu\text{ A}$

表 5.15 電源回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = 25\text{ }^{\circ}\text{C}$ )

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
t <sub>d</sub> (P-R)	電源投入時の内部電源安定時間(注1)		—	—	2000	$\mu\text{ s}$

注1. 電源投入時に、内部電源発生回路が安定するまでの待ち時間です。

表 5.16 LCD駆動制御回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $V_{SS} = 0\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/  
 $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
VLCD	LCD電源電圧	VLCD = VL3	2.2	—	5.5	V
VL2	VL2電圧		VL1	—	VL3	V
VL1	VL1電圧		1	—	VL2(注2)	V
f(FR)	フレーム周波数		50	—	180	Hz
ILCD	LCD駆動制御回路電流		—	(注1)	—	$\mu\text{A}$

注1. 表 5.19 DC特性(2)、表 5.21 DC特性(4)、表 5.23 DC特性(6)を参照してください。

注2. ただし、VL1はVCC以下の電圧にしてください。

表 5.17 パワーオフモードの特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $V_{SS} = 0\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/  
 $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	パワーオフモード動作電源電圧		1.8	—	5.5	V

## 5.1.4 DC特性

表5.18 DC特性(1) [4.0 V ≤ V<sub>CC</sub> ≤ 5.5 V]  
 (指定のない場合は、Topr = -20°C ~ 85°C(Nバージョン)/-40°C ~ 85°C(Dバージョン))

記号	項目	測定条件			規格値			単位
					最小	標準	最大	
VOH	“H”出力電圧	ポートP8(注1)	V <sub>CC</sub> = 5 V	I <sub>OH</sub> = -20mA	V <sub>CC</sub> - 2.0	—	V <sub>CC</sub>	V
		その他の端子	V <sub>CC</sub> = 5 V	I <sub>OH</sub> = -5mA	V <sub>CC</sub> - 2.0	—	V <sub>CC</sub>	V
VOL	“L”出力電圧	ポートP8(注1)	V <sub>CC</sub> = 5 V	I <sub>OL</sub> = 20mA	—	—	2.0	V
		その他の端子	V <sub>CC</sub> = 5 V	I <sub>OL</sub> = 5mA	—	—	2.0	V
VT+-VT-	ヒステリシス	INT0、INT1、INT2、 INT3、INT5、INT7、 KI0、KI1、KI2、KI3、 KI4、KI5、KI6、KI7、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRJ0IO、TRJ1IO、 TRCTRG、TRCCLK、 ADTRG、 RXD0、CLK0、SSI、 SCL、SDA、SSO			0.05	0.5	—	V
		RESET、WKUP0			0.1	0.8	—	V
I <sub>IH</sub>	“H”入力電流		V <sub>I</sub> = 5 V、V <sub>CC</sub> = 5 V		—	—	5.0	μA
I <sub>IL</sub>	“L”入力電流		V <sub>I</sub> = 0 V、V <sub>CC</sub> = 5 V		—	—	-5.0	μA
RPULLUP	プルアップ抵抗		V <sub>I</sub> = 0 V、V <sub>CC</sub> = 5 V		20	40	80	kΩ
R <sub>fXIN</sub>	帰還抵抗	XIN			—	2.0	—	MΩ
R <sub>fXCIN</sub>	帰還抵抗	XCIN			—	14	—	MΩ
V <sub>RAM</sub>	RAM保持電圧		ストップモード時		1.8	—	—	V

注1. P8DRRレジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

表 5.19 DC特性(2) [4.0 V ≤ Vcc ≤ 5.5 V]  
(指定のない場合は、Topr = -20°C ~ 85°C(Nバージョン)/-40°C ~ 85°C(Dバージョン))

記号	項目	測定条件								規格値		単位		
		発振回路		オンチップオシレータ		CPU	低消費電力設定	その他		最小	標準 (注3)		最大	
		XIN(注2)	XCIN	高速	低速	クロック								
Icc	電源電流 (注1)	高速クロックモード	20MHz	停止	停止	125kHz	分周なし	—			—	4.7	10	mA
			16MHz	停止	停止	125kHz	分周なし	—			—	3.9	8	mA
			10MHz	停止	停止	125kHz	分周なし	—			—	2.3	—	mA
			20MHz	停止	停止	停止	分周なし	FMR27 = "1" MSTCR0 = BEh MSTCR1 = 3Fh	フラッシュメモリ停止 RAM上のプログラム動作 モジュールスタンバイ設定許可		—	3.1	—	mA
			20MHz	停止	停止	125kHz	8分周	—			—	1.8	—	mA
			16MHz	停止	停止	125kHz	8分周	—			—	1.5	—	mA
		10MHz	停止	停止	125kHz	8分周	—			—	1.0	—	mA	
		高速オンチップオシレータモード	停止	停止	20MHz	125kHz	分周なし	—			—	5.0	11	mA
			停止	停止	20MHz	125kHz	8分周	—			—	2.1	—	mA
			停止	停止	4MHz	125kHz	16分周	MSTCR0 = BEh MSTCR1 = 3Fh			—	0.9	—	mA
	低速オンチップオシレータモード	停止	停止	停止	125kHz	分周なし	FMR27 = "1" VCA20 = "0"			—	110	320	μA	
		停止	停止	停止	125kHz	8分周	FMR27 = "1" VCA20 = "0"			—	63	220	μA	
	低速クロックモード	停止	32kHz	停止	停止	分周なし	FMR27 = "1" VCA20 = "0"			—	60	220	μA	
		停止	32kHz	停止	停止	分周なし	FMSTP = "1" VCA20 = "0"	フラッシュメモリ停止 RAM上のプログラム動作		—	46	—	μA	
	ウェイトモード	停止	停止	停止	125kHz	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1"	WAIT命令実行中 周辺クロック動作		—	9.0	50	μA	
		停止	停止	停止	125kHz	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止		—	2.8	33	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "0"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイムクロックモード)	LCD駆動制御回路(注4) 外付け分割抵抗使用時	—	4.6	—	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイムクロックモード)		—	2.4	—	μA	
		停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25°C 周辺クロック停止		—	0.5	2.2	μA	
	ストップモード	停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=85°C 周辺クロック停止		—	1.2	—	μA	
		停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25°C 周辺クロック停止		—	0.5	2.2	μA	
	パワーオフモード	停止	停止	停止	停止	—	—	パワーオフ0 Topr=25°C		—	0.01	0.1	μA	
		停止	停止	停止	停止	—	—	パワーオフ0 Topr=85°C		—	0.03	—	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=25°C		—	1.8	6.4	μA	
停止		32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=85°C		—	2.7	—	μA		

注1. Vcc = 4.0 V ~ 5.5 V、シングルチップモードで、出力端子は開放、その他の端子はVss。

注2. XINは方形波入力。

注3. Vcc = 5.0 V。

注4. VLCD = Vcc、VL3 ~ VL1に外付け分割抵抗を使用、1/3バイアス、1/4デューティ、f(FR) = 64Hz、SEG0 ~ SEG26選択、セグメント出力端子およびコモン出力端子は開放。規格値には外付け分割抵抗に流れる電流を含みません。



表 5.20 DC特性(3) [2.7 V ≤ V<sub>CC</sub> < 4.0 V]  
(指定のない場合は、Topr = -20℃ ~ 85℃(Nバージョン)/-40℃ ~ 85℃(Dバージョン))

記号	項目	測定条件	規格値			単位	
			最小	標準	最大		
VOH	“H”出力電圧	ポートP8(注1)	IOH = -5mA	V <sub>CC</sub> - 0.5	—	V <sub>CC</sub>	V
		その他の端子	IOH = -1mA	V <sub>CC</sub> - 0.5	—	V <sub>CC</sub>	V
VOL	“L”出力電圧	ポートP8(注1)	IOL = 5mA	—	—	0.5	V
		その他の端子	IOL = 1mA	—	—	0.5	V
VT+-VT-	ヒステリシス	INT0、INT1、INT2、 INT3、INT5、INT7、 K10、K11、K12、K13、 K14、K15、K16、K17、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRJ0IO、TRJ1IO、 TRCTRG、TRCCLK、 ADTRG、 RXD0、CLK0、SSI、 SCL、SDA、SSO		0.05	0.4	—	V
		RESET、WKUP0		0.1	0.8	—	V
I <sub>IH</sub>	“H”入力電流	VI = 3 V、V <sub>CC</sub> = 3 V		—	—	5.0	μA
I <sub>IL</sub>	“L”入力電流	VI = 0 V、V <sub>CC</sub> = 3 V		—	—	-5.0	μA
RPULLUP	プルアップ抵抗	VI = 0 V、V <sub>CC</sub> = 3 V		25	80	140	kΩ
R <sub>IXIN</sub>	帰還抵抗	XIN		—	2.0	—	MΩ
R <sub>IXCIN</sub>	帰還抵抗	XCIN		—	14	—	MΩ
V <sub>RAM</sub>	RAM保持電圧	ストップモード時		1.8	—	—	V

注1. P8DRRレジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

表5.21 DC特性(4) [2.7 V ≤ Vcc < 4.0 V]  
(指定のない場合は、Topr = -20°C ~ 85°C (Nバージョン) / -40°C ~ 85°C (Dバージョン))

記号	項目	測定条件								規格値			単位
		発振回路		オンチップオシレータ		CPU	低消費電力設定	その他		最小	標準 (注3)	最大	
		XIN(注2)	XCIN	高速	低速	クロック							
Icc	電源電流 (注1)	高速 クロックモード	20MHz	停止	停止	125kHz	分周なし	—		—	4.7	10	mA
			10MHz	停止	停止	125kHz	分周なし	—		—	2.3	6	mA
			20MHz	停止	停止	停止	分周なし	FMR27 = "1" MSTCR0 = BEh MSTCR1 = 3Fh	フラッシュメモリ停止 RAM上のプログラム動作 モジュールスタンバイ設定許可	—	2.9	—	mA
			20MHz	停止	停止	125kHz	8分周	—		—	1.8	—	mA
			10MHz	停止	停止	125kHz	8分周	—		—	1.0	—	mA
			20MHz	停止	停止	20MHz	125kHz	分周なし	—		—	5.0	11
		高速オンチップ オシレータモード	停止	停止	20MHz	125kHz	8分周	—		—	2.1	—	mA
			停止	停止	20MHz	125kHz	8分周	—		—	2.9	—	mA
			停止	停止	10MHz	125kHz	分周なし	—		—	2.9	—	mA
			停止	停止	10MHz	125kHz	8分周	—		—	1.5	—	mA
			停止	停止	4MHz	125kHz	16分周	MSTCR0 = BEh MSTCR1 = 3Fh		—	0.9	—	mA
			停止	停止	停止	125kHz	分周なし	FMR27 = "1" VCA20 = "0"		—	106	300	μA
	低速オンチップ オシレータモード	停止	停止	停止	125kHz	8分周	FMR27 = "1" VCA20 = "0"		—	54	200	μA	
		停止	32kHz	停止	停止	分周なし	FMR27 = "1" VCA20 = "0"		—	54	200	μA	
	低速 クロックモード	停止	32kHz	停止	停止	分周なし	FMSTP = "1" VCA20 = "0"	フラッシュメモリ停止 RAM上のプログラム動作	—	36	—	μA	
		停止	32kHz	停止	停止	分周なし	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック動作	—	9.0	50	μA	
	ウェイトモード	停止	停止	停止	125kHz	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止	—	2.5	31	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "0"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイム クロックモード)	LCD駆動制御回路(注4) 外付け分割抵抗使用時	—	3.1	—	μA
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイムクロックモード)	—	1.7	—	μA	
		停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25°C 周辺クロック停止	—	0.5	2.2	μA	
		停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=85°C 周辺クロック停止	—	1.2	—	μA	
	パワーオフモード	停止	停止	停止	停止	—	—	パワーオフ0 Topr=25°C	—	0.01	0.1	μA	
		停止	停止	停止	停止	—	—	パワーオフ0 Topr=85°C	—	0.02	—	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=25°C	—	1.3	4.5	μA	
停止		32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=85°C	—	2.2	—	μA		

注1. Vcc = 2.7 V ~ 4.0 V、シングルチップモードで、出力端子は開放、その他の端子はVss。

注2. XINは方形波入力。

注3. Vcc = 3.0 V。

注4. VLCD = Vcc、VL3 ~ VL1に外付け分割抵抗を使用、1/3バイアス、1/4デューティ、f(FR) = 64Hz、SEG0 ~ SEG26選択、セグメント出力端子およびコモン出力端子は開放。規格値には外付け分割抵抗に流れる電流を含みません。

表 5.22 DC特性(5) [1.8 V ≤ V<sub>CC</sub> < 2.7 V]  
(指定のない場合は、Topr = -20℃～85℃(Nバージョン)/-40℃～85℃(Dバージョン))

記号	項目	測定条件	規格値			単位	
			最小	標準	最大		
VOH	“H”出力電圧	ポートP8(注1)	IOH = -2mA	V <sub>CC</sub> - 0.5	—	V <sub>CC</sub>	V
		その他の端子	IOH = -1mA	V <sub>CC</sub> - 0.5	—	V <sub>CC</sub>	V
VOL	“L”出力電圧	ポートP8(注1)	IOL = 2mA	—	—	0.5	V
		その他の端子	IOL = 1mA	—	—	0.5	V
VT+-VT-	ヒステリシス	INT0、INT1、INT2、 INT3、INT5、INT7、 KI0、KI1、KI2、KI3、 KI4、KI5、KI6、KI7、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRJ0IO、TRJ1IO、 TRCTRG、TRCCLK、 ADTRG、 RXD0、CLK0、SSI、 SCL、SDA、SSO		0.05	0.4	—	V
		RESET、WKUP0		0.1	0.8	—	V
I <sub>IH</sub>	“H”入力電流	VI = 1.8 V、V <sub>CC</sub> = 1.8 V		—	—	4.0	μA
I <sub>IL</sub>	“L”入力電流	VI = 0 V、V <sub>CC</sub> = 1.8 V		—	—	-4.0	μA
RPULLUP	プルアップ抵抗	VI = 0 V、V <sub>CC</sub> = 1.8 V		85	220	500	kΩ
R <sub>I<sub>XIN</sub></sub>	帰還抵抗	XIN		—	2.0	—	MΩ
R <sub>I<sub>XCIN</sub></sub>	帰還抵抗	XCIN		—	14	—	MΩ
V <sub>RAM</sub>	RAM保持電圧	ストップモード時		1.8	—	—	V

注1. P8DRRレジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

表5.23 DC特性(6) [1.8 V ≤ Vcc < 2.7 V]  
(指定のない場合は、Topr = -20℃~85℃(Nバージョン)/-40℃~85℃(Dバージョン))

記号	項目	測定条件							規格値			単位	
		発振回路		オンチップオシレータ		CPU クロック	低消費電力設定	その他	最小	標準 (注3)	最大		
		XIN(注2)	XCIN	高速	低速								
Icc	電源電流(注1)	高速 クロックモード	8MHz	停止	停止	125kHz	分周なし	—	—	2.1	—	mA	
			8MHz	停止	停止	125kHz	8分周	—	—	0.9	—	mA	
	高速オンチップ オシレータモード	停止	停止	5MHz	125kHz	分周なし	—	—	—	1.8	5	mA	
		停止	停止	5MHz	125kHz	8分周	—	—	—	1.1	—	mA	
		停止	停止	4MHz	125kHz	16分周	MSTCR0 = BEh MSTCR1 = 3Fh	—	—	0.9	—	mA	
		停止	停止	4MHz	125kHz	16分周	MSTCR0 = BEh MSTCR1 = 3Fh	—	—	0.9	—	mA	
	低速オンチップ オシレータモード	停止	停止	停止	125kHz	分周なし	FMR27 = "1" VCA20 = "0"	—	—	106	300	μA	
		停止	停止	停止	125kHz	8分周	FMR27 = "1" VCA20 = "0"	—	—	54	200	μA	
	低速 クロックモード	停止	32kHz	停止	停止	分周なし	FMR27 = "1" VCA20 = "0"	—	—	54	200	μA	
		停止	32kHz	停止	停止	分周なし	FMSTP = "1" VCA20 = "0"	フラッシュメモリ停止 RAM上のプログラム動作	—	36	—	μA	
	ウェイトモード	停止	停止	停止	125kHz	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1"	WAIT命令実行中 周辺クロック動作	—	9.0	50	μA	
							VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止	—	2.5	31	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "0"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイム クロックモード)	LCD駆動制御回路(注4) 外付け分割抵抗使用時	—	2.4	—	μA
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイムクロックモード)	—	1.7	—	μA	
	ストップモード	停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25℃ 周辺クロック停止	—	0.5	2.2	μA	
							VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=85℃ 周辺クロック停止	—	1.2	—	μA	
	パワーオフモード	停止	停止	停止	停止	—	—	パワーオフ0 Topr=25℃	—	0.01	0.1	μA	
							—	パワーオフ0 Topr=85℃	—	0.02	—	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=25℃	—	1.2	4	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=85℃	—	2	—	μA	

注1. Vcc = 1.8 V~2.7 V、シングルチップモードで、出力端子は開放、その他の端子はVss。

注2. XINは方形波入力。

注3. Vcc = 2.2 V。

注4. VLCD = Vcc、VL3~VL1に外付け分割抵抗を使用、1/3バイアス、1/4デューティ、f(FR) = 64Hz、SEG0~SEG26選択、セグメント出力端子およびコモン出力端子は開放。規格値には外付け分割抵抗に流れる電流を含みません。

## 5.1.5 AC特性

表5.24 シンクロナスシリアルコミュニケーションユニット(SSU)のタイミング条件  
(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $V_{SS} = 0\text{ V}$ 、 $T_{opr} = -20\text{ }^\circ\text{C} \sim 85\text{ }^\circ\text{C}$ (Nバージョン)/  
 $-40\text{ }^\circ\text{C} \sim 85\text{ }^\circ\text{C}$ (Dバージョン))

記号	項目		測定条件	規格値			単位
				最小	標準	最大	
tSUCYC	SSCKクロックサイクル時間			4	—	—	tCYC (注1)
tHI	SSCKクロック“H”パルス幅			0.4	—	0.6	tSUCYC
tLO	SSCKクロック“L”パルス幅			0.4	—	0.6	tSUCYC
tRISE	SSCKクロック立ち上がり時間	マスタ		—	—	1	tCYC (注1)
		スレーブ		—	—	1	$\mu\text{s}$
tFALL	SSCKクロック立ち下がり時間	マスタ		—	—	1	tCYC (注1)
		スレーブ		—	—	1	$\mu\text{s}$
tSU	SSO、SSIデータ入力セットアップ時間			100	—	—	ns
tH	SSO、SSIデータ入力ホールド時間			1	—	—	tCYC (注1)
tLEAD	SCSセットアップ時間	スレーブ		$1t_{CYC} + 50$	—	—	ns
tLAG	SCSホールド時間	スレーブ		$1t_{CYC} + 50$	—	—	ns
tOD	SSO、SSIデータ出力遅延時間			—	—	$1t_{CYC} + 20$	ns
tSA	SSIスレーブアクセス時間		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	—	$1.5t_{CYC} + 100$	ns
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	—	—	$1.5t_{CYC} + 200$	ns
tOR	SSIスレーブアウト開放時間		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	—	$1.5t_{CYC} + 100$	ns
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	—	—	$1.5t_{CYC} + 200$	ns

注1.  $1t_{CYC} = 1/f_1$  (s)




図5.4 シンクロナスシリアルコミュニケーションユニット(SSU)の入出力タイミング(マスタ)




図5.5 シンクロナスシリアルコミュニケーションユニット(SSU)の入出カタイミング(スレーブ)




図5.6 シンクロナスシリアルコミュニケーションユニット(SSU)の入出力タイミング(クロック同期式通信モード)



表5.25 I<sup>2</sup>Cバスインタフェースのタイミング条件

(指定のない場合は、V<sub>cc</sub> = 1.8 V ~ 5.5 V、V<sub>ss</sub> = 0 V、T<sub>opr</sub> = -20°C ~ 85°C (Nバージョン) /  
-40°C ~ 85°C (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
t <sub>SCL</sub>	SCL入力サイクル時間		12tcyc + 600(注1)	—	—	ns
t <sub>SCLH</sub>	SCL入力“H”パルス幅		3tcyc + 300(注1)	—	—	ns
t <sub>SCLL</sub>	SCL入力“L”パルス幅		5tcyc + 500(注1)	—	—	ns
t <sub>sf</sub>	SCL、SDA入力立ち下がり時間		—	—	300	ns
t <sub>SP</sub>	SCL、SDA入カスパイクパルス除去時間		—	—	1tcyc(注1)	ns
t <sub>BUF</sub>	SDA入力バスフリー時間		5tcyc(注1)	—	—	ns
t <sub>STAH</sub>	開始条件入力ホールド時間		3tcyc(注1)	—	—	ns
t <sub>STAS</sub>	再送開始条件入力セットアップ時間		3tcyc(注1)	—	—	ns
t <sub>STOP</sub>	停止条件入力セットアップ時間		3tcyc(注1)	—	—	ns
t <sub>SDAS</sub>	データ入力セットアップ時間		1tcyc + 40(注1)	—	—	ns
t <sub>SDAH</sub>	データ入力ホールド時間		10	—	—	ns

注1. 1tcyc = 1/f<sub>1</sub> (s)


図5.7 I<sup>2</sup>Cバスインタフェースの入出カタイミング

表5.26 外部クロック入力(XIN、XCIN)のタイミング条件  
(指定のない場合は、 $V_{ss} = 0\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$   
(Dバージョン))

記号	項目	規格値						単位
		$V_{cc} = 2.2\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		$V_{cc} = 3\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		$V_{cc} = 5\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		
		最小	最大	最小	最大	最小	最大	
$t_{c(XIN)}$	XIN入力サイクル時間	200	—	50	—	50	—	ns
$t_{WH(XIN)}$	XIN入力“H”パルス幅	90	—	24	—	24	—	ns
$t_{WL(XIN)}$	XIN入力“L”パルス幅	90	—	24	—	24	—	ns
$t_{c(XCIN)}$	XCIN入力サイクル時間	20	—	20	—	20	—	$\mu\text{s}$
$t_{WH(XCIN)}$	XCIN入力“H”パルス幅	10	—	10	—	10	—	$\mu\text{s}$
$t_{WL(XCIN)}$	XCIN入力“L”パルス幅	10	—	10	—	10	—	$\mu\text{s}$




図5.8 外部クロック入力のタイミング

表5.27 TRJiIO ( $i = 0 \sim 1$ )のタイミング条件  
(指定のない場合は、 $V_{ss} = 0\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$   
(Dバージョン))

記号	項目	規格値						単位
		$V_{cc} = 2.2\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		$V_{cc} = 3\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		$V_{cc} = 5\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		
		最小	最大	最小	最大	最小	最大	
$t_{c(TRJIO)}$	TRJiIO入力サイクル時間	500	—	300	—	100	—	ns
$t_{WH(TRJIO)}$	TRJiIO入力“H”パルス幅	200	—	120	—	40	—	ns
$t_{WL(TRJIO)}$	TRJiIO入力“L”パルス幅	200	—	120	—	40	—	ns




図5.9 TRJiIOの入カタイミング

表5.28 シリアルインタフェースのタイミング条件  
(指定のない場合は、 $V_{SS} = 0\text{ V}$ 、 $T_{opr} = -20^\circ\text{C} \sim 85^\circ\text{C}$ (Nバージョン)/ $-40^\circ\text{C} \sim 85^\circ\text{C}$   
(Dバージョン))

記号	項目	規格値						単位
		$V_{CC} = 2.2\text{ V}$ 、 $T_{opr} = 25^\circ\text{C}$		$V_{CC} = 3\text{ V}$ 、 $T_{opr} = 25^\circ\text{C}$		$V_{CC} = 5\text{ V}$ 、 $T_{opr} = 25^\circ\text{C}$		
		最小	最大	最小	最大	最小	最大	
$t_C(\text{CK})$	CLK0入力サイクル時間	800	—	300	—	200	—	ns
$t_W(\text{CKH})$	CLK0入力“H”パルス幅	400	—	150	—	100	—	ns
$t_W(\text{CKL})$	CLK0入力“L”パルス幅	400	—	150	—	100	—	ns
$t_d(\text{C-Q})$	TXD0出力遅延時間	—	200	—	80	—	50	ns
$t_h(\text{C-Q})$	TXD0ホールド時間	0	—	0	—	0	—	ns
$t_{su}(\text{D-C})$	RXD0入力セットアップ時間	150	—	70	—	50	—	ns
$t_h(\text{C-D})$	RXD0入力ホールド時間	90	—	90	—	90	—	ns




図5.10 シリアルインタフェースの入出力タイミング

表5.29 外部割り込み $\overline{\text{INT}}_i$  ( $i = 0 \sim 3, 5, 7$ )、キー入力割り込み $\overline{\text{KLI}}_i$  ( $i = 0 \sim 7$ )のタイミング条件  
(指定のない場合は、 $V_{SS} = 0\text{ V}$ 、 $T_{opr} = -20^\circ\text{C} \sim 85^\circ\text{C}$ (Nバージョン)/ $-40^\circ\text{C} \sim 85^\circ\text{C}$   
(Dバージョン))

記号	項目	規格値						単位
		$V_{CC} = 2.2\text{ V}$ 、 $T_{opr} = 25^\circ\text{C}$		$V_{CC} = 3\text{ V}$ 、 $T_{opr} = 25^\circ\text{C}$		$V_{CC} = 5\text{ V}$ 、 $T_{opr} = 25^\circ\text{C}$		
		最小	最大	最小	最大	最小	最大	
$t_W(\text{INH})$	$\overline{\text{INT}}_i$ 入力“H”パルス幅、 $\overline{\text{KLI}}_i$ 入力“H”パルス幅	1000 (注1)	—	380 (注1)	—	250 (注1)	—	ns
$t_W(\text{INL})$	$\overline{\text{INT}}_i$ 入力“L”パルス幅、 $\overline{\text{KLI}}_i$ 入力“L”パルス幅	1000 (注2)	—	380 (注2)	—	250 (注2)	—	ns

注1.  $\overline{\text{INT}}_i$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{\text{INT}}_i$ 入力“H”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数 $\times 3$ )と最小値のいずれか値の大きい方となります。

注2.  $\overline{\text{INT}}_i$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{\text{INT}}_i$ 入力“L”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数 $\times 3$ )と最小値のいずれか値の大きい方となります。




図5.11 外部割り込み $\overline{\text{INT}}_i$ およびキー入力割り込み $\overline{\text{KLI}}_i$ の入力タイミング

## 5.2 電気的特性(R8C/LA6Aグループ、R8C/LA8Aグループ)

## 5.2.1 絶対最大定格

表 5.30 絶対最大定格

記号	項目		測定条件	定格値	単位
V <sub>cc</sub> /AV <sub>cc</sub>	電源電圧			-0.3~6.5	V
V <sub>i</sub>	入力電圧	XIN	XIN-XOUT発振時 (発振バッファ ON時)(注1)	-0.3~1.9	V
		XIN	XIN-XOUT発振停止時 (発振バッファ OFF時)(注1)	-0.3~V <sub>cc</sub> + 0.3	V
		P5_4/VL1		-0.3~VL2(注2)	V
		P5_5/VL2		VL1~VL3	V
		P5_6/VL3		VL2~6.5	V
		その他の端子		-0.3~V <sub>cc</sub> + 0.3	V
V <sub>o</sub>	出力電圧	XOUT	XIN-XOUT発振時 (発振バッファ ON時)(注1)	-0.3~1.9	V
		XOUT	XIN-XOUT発振停止時 (発振バッファ OFF時)(注1)	-0.3~V <sub>cc</sub> + 0.3	V
		COM0~COM3		-0.3~VL3	V
		SEG0~SEG39		-0.3~VL3	V
		その他の端子		-0.3~V <sub>cc</sub> + 0.3	V
P <sub>d</sub>	消費電力		-40°C ≤ Topr ≤ 85°C	500	mW
T <sub>opr</sub>	動作周囲温度			-20~85(Nバージョン)/ -40~85(Dバージョン)	°C
T <sub>stg</sub>	保存温度			-65~150	°C

注1. 各動作のためのレジスタ設定は、ユーザーズマニュアル ハードウェア編の「7. I/Oポート」、「9. クロック発生回路」を参照してください。

注2. ただし、VL1はVCC以下の電圧にしてください。

## 5.2.2 推奨動作条件

表 5.31 推奨動作条件

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20\text{ }^{\circ}\text{C} \sim 85\text{ }^{\circ}\text{C}$ (Nバージョン)/ $-40\text{ }^{\circ}\text{C} \sim 85\text{ }^{\circ}\text{C}$ (Dバージョン))

記号	項目		測定条件	規格値			単位		
				最小	標準	最大			
$V_{CC}/AV_{CC}$	電源電圧			1.8	—	5.5	V		
$V_{SS}/AV_{SS}$	電源電圧			—	0	—	V		
$V_{IH}$	“H” 入力電圧	CMOS入力以外		$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0.8V <sub>CC</sub>	—	$V_{CC}$	V	
				$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0.8V <sub>CC</sub>	—	$V_{CC}$	V	
				$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0.9V <sub>CC</sub>	—	$V_{CC}$	V	
		CMOS入力	入力レベル切り替え機能 (I/Oポート)	入力レベル選択: 0.35V <sub>CC</sub>	$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0.5V <sub>CC</sub>	—	$V_{CC}$	V
					$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0.55V <sub>CC</sub>	—	$V_{CC}$	V
					$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0.65V <sub>CC</sub>	—	$V_{CC}$	V
	入力レベル選択: 0.5V <sub>CC</sub>		$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0.65V <sub>CC</sub>	—	$V_{CC}$	V		
			$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0.7V <sub>CC</sub>	—	$V_{CC}$	V		
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0.8V <sub>CC</sub>	—	$V_{CC}$	V		
	入力レベル選択: 0.7V <sub>CC</sub>	$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0.85V <sub>CC</sub>	—	$V_{CC}$	V			
		$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0.85V <sub>CC</sub>	—	$V_{CC}$	V			
		$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0.85V <sub>CC</sub>	—	$V_{CC}$	V			
$V_{IL}$	“L” 入力電圧	CMOS入力以外		$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0	—	0.2V <sub>CC</sub>	V	
				$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0	—	0.2V <sub>CC</sub>	V	
				$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0	—	0.05V <sub>CC</sub>	V	
		CMOS入力	入力レベル切り替え機能 (I/Oポート)	入力レベル選択: 0.35V <sub>CC</sub>	$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0	—	0.2V <sub>CC</sub>	V
					$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0	—	0.2V <sub>CC</sub>	V
					$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0	—	0.2V <sub>CC</sub>	V
			入力レベル選択: 0.5V <sub>CC</sub>	$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0	—	0.4V <sub>CC</sub>	V	
				$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0	—	0.3V <sub>CC</sub>	V	
				$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0	—	0.2V <sub>CC</sub>	V	
	入力レベル選択: 0.7V <sub>CC</sub>		$4.0\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0	—	0.55V <sub>CC</sub>	V		
			$2.7\text{ V} \leq V_{CC} < 4.0\text{ V}$	0	—	0.45V <sub>CC</sub>	V		
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0	—	0.35V <sub>CC</sub>	V		
	$I_{OH}(\text{sum})$	“H” 尖頭総出力電流	全端子の $I_{OH}(\text{peak})$ の総和		—	—	—	160	mA
	$I_{OH}(\text{sum})$	“H” 平均総出力電流	全端子の $I_{OH}(\text{avg})$ の総和		—	—	—	80	mA
	$I_{OH}(\text{peak})$	“H” 尖頭出力電流	ポート P7_0、P7_1、P8(注2)		—	—	—	40	mA
			その他の端子		—	—	—	10	mA
	$I_{OH}(\text{avg})$	“H” 平均出力電流(注1)	ポート P7_0、P7_1、P8(注2)		—	—	—	20	mA
			その他の端子		—	—	—	5	mA
$I_{OL}(\text{sum})$	“L” 尖頭総出力電流	全端子の $I_{OL}(\text{peak})$ の総和		—	—	—	160	mA	
$I_{OL}(\text{sum})$	“L” 平均総出力電流	全端子の $I_{OL}(\text{avg})$ の総和		—	—	—	80	mA	
$I_{OL}(\text{peak})$	“L” 尖頭出力電流	ポート P7_0、P7_1、P8(注2)		—	—	—	40	mA	
		その他の端子		—	—	—	10	mA	
$I_{OL}(\text{avg})$	“L” 平均出力電流(注1)	ポート P7_0、P7_1、P8(注2)		—	—	—	20	mA	
		その他の端子		—	—	—	5	mA	
$f(\text{XIN})$	XIN クロック入力発振周波数		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	2	—	—	20	MHz	
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	2	—	—	8	MHz	
$f(\text{XCIN})$	XCIN 発振周波数		$1.8\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	32.768	—	—	kHz	
	XCIN 外部クロック入力周波数		$1.8\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	—	—	50	kHz	
$f(\text{OCO20M})$	タイマ RC のカウントソース(注3)		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	18.432	—	—	20	MHz	
$f(\text{OCO-F})$	fOCO-F 周波数		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	—	—	20	MHz	
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	—	—	—	8	MHz	
—	システムクロック周波数		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	—	—	20	MHz	
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	—	—	—	8	MHz	
$f(\text{BCLK})$	CPU クロック周波数		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	0	—	—	20	MHz	
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	0	—	—	8	MHz	

注1. 平均出力電流は100msの期間内での平均値です。

注2. P7DRR、P8DRR レジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

注3. fOCO20Mは $V_{CC} = 2.7\text{ V} \sim 5.5\text{ V}$ の範囲で、タイマRCのカウントソースとして使用することができます。




図5.12 ポートP0~P4、P5\_0~P5\_6、P6、P7\_0~P7\_6、P8、P9\_0~P9\_1のタイミング測定回路

## 5.2.3 周辺機能の特性

表 5.32 A/Dコンバータの特性

(指定のない場合は、 $V_{CC}/AV_{CC} = V_{REF} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $V_{SS} = 0\text{ V}$ 、 $T_{OPR} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/  
 $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目		測定条件	規格値			単位
				最小	標準	最大	
—	分解能		$V_{REF} = AV_{CC}$	—	—	10	Bit
—	絶対精度(注2)	10ビットモード	$V_{REF} = AV_{CC} = 5.0\text{ V}$ AN0～AN11入力	—	—	$\pm 3$	LSB
			$V_{REF} = AV_{CC} = 2.2\text{ V}$ AN0～AN11入力	—	—	$\pm 5$	LSB
			$V_{REF} = AV_{CC} = 1.8\text{ V}$ AN0～AN11入力	—	—	$\pm 5$	LSB
	8ビットモード	$V_{REF} = AV_{CC} = 5.0\text{ V}$ AN0～AN11入力	—	—	$\pm 2$	LSB	
		$V_{REF} = AV_{CC} = 2.2\text{ V}$ AN0～AN11入力	—	—	$\pm 2$	LSB	
		$V_{REF} = AV_{CC} = 1.8\text{ V}$ AN0～AN11入力	—	—	$\pm 2$	LSB	
$\phi AD$	A/D変換クロック		$4.0\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ (注1)	1	—	20	MHz
			$3.2\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ (注1)	1	—	16	MHz
			$2.7\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ (注1)	1	—	10	MHz
			$1.8\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ (注1)	1	—	8	MHz
—	許容信号源インピーダンス			—	3	—	k $\Omega$
tCONV	変換時間	10ビットモード	$V_{REF} = AV_{CC} = 5.0\text{ V}$ 、 $\phi AD = 20\text{ MHz}$	2.2	—	—	$\mu\text{ s}$
		8ビットモード	$V_{REF} = AV_{CC} = 5.0\text{ V}$ 、 $\phi AD = 20\text{ MHz}$	2.2	—	—	$\mu\text{ s}$
tSAMP	サンプリング時間		$\phi AD = 20\text{ MHz}$	0.8	—	—	$\mu\text{ s}$
I <sub>REF</sub>	V <sub>REF</sub> 電流		$V_{CC} = 5\text{ V}$ 、 $XIN = f1 = \phi AD = 20\text{ MHz}$	—	45	—	$\mu\text{ A}$
V <sub>REF</sub>	基準電圧			1.8	—	AV <sub>CC</sub>	V
V <sub>IA</sub>	アナログ入力電圧(注3)			0	—	V <sub>REF</sub>	V
OCVREF	チップ内蔵基準電圧		$2\text{ MHz} \leq \phi AD \leq 4\text{ MHz}$	1.53	1.70	1.87	V

注1. ウェイトモード時、ストップモード時、パワーオフモード時、フラッシュメモリの停止時、および低消費電流リードモード時では、A/D変換結果が不定になります。(これらの状態のときのA/D変換処理、およびA/D変換中のこれらの状態への遷移はしないでください。)

注2. 周辺機能停止時。

注3. アナログ入力電圧が基準電圧を超えた場合、A/D変換結果は10ビットモードでは3FFh、8ビットモードではFFhになります。

表 5.33 温度センサの特性

(指定のない場合は、 $V_{SS} = 0\text{ V}$ 、 $T_{OPR} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目		測定条件	規格値			単位
				最小	標準	最大	
V <sub>TMP</sub>	温度センサ出力電圧		$1.8\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ $\phi AD = 1.0\text{ MHz} \sim 5.0\text{ MHz}$ 周囲温度 = 25 $^{\circ}\text{C}$	550	600	650	mV
—	温度係数		$1.8\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ $\phi AD = 1.0\text{ MHz} \sim 5.0\text{ MHz}$ 周囲温度 = 25 $^{\circ}\text{C}$	—	-2.1	—	mV/ $^{\circ}\text{C}$
—	スタートアップ時間		$1.8\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ $\phi AD = 1.0\text{ MHz} \sim 5.0\text{ MHz}$	—	—	200	$\mu\text{ s}$
I <sub>TMP</sub>	動作電流		$1.8\text{ V} \leq V_{REF} = AV_{CC} \leq 5.5\text{ V}$ $\phi AD = 1.0\text{ MHz} \sim 5.0\text{ MHz}$	—	100	—	$\mu\text{ A}$

表5.34 ゲインアンプの特性

(指定のない場合は、 $V_{SS} = 0V$ 、 $Topr = -20^{\circ}C \sim 85^{\circ}C$ (Nバージョン)/ $-40^{\circ}C \sim 85^{\circ}C$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
VGAIN	ゲインアンプ動作範囲		0.4	—	$AV_{CC} - 1.0$	V
$\phi AD$	A/D変換クロック		1	—	5	MHz

表5.35 コンパレータBの特性

(指定のない場合は、 $V_{CC} = 1.8V \sim 5.5V$ 、 $Topr = -20^{\circ}C \sim 85^{\circ}C$ (Nバージョン)/ $-40^{\circ}C \sim 85^{\circ}C$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
Vref	IVREF1、IVREF3入力基準電圧		0	—	$V_{CC} - 1.4$	V
Vi	IVCMP1、IVCMP3入力電圧		-0.3	—	$V_{CC} + 0.3$	V
—	オフセット		—	5	100	mV
td	コンパレータ出力遅延時間(注1)	$V_i = V_{ref} \pm 100mV$	—	—	1	$\mu s$
ICMP	コンパレータ動作電流	$V_{CC} = 5.0V$	—	12	—	$\mu A$

注1. デジタルフィルタ無効時。

表5.36 フラッシュメモリ(プログラムROM)の特性

(指定のない場合は、 $V_{CC} = 1.8V \sim 5.5V$ 、 $Topr = 0^{\circ}C \sim 60^{\circ}C$ )

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	プログラム、イレーズ回数(注1)		10,000(注2)	—	—	回
—	バイトプログラム時間		—	80	—	$\mu s$
—	ブロックイレーズ時間	内部ROM容量： 16KB、32KB、48KB、 64KB	—	0.12	—	s
—		内部ROM容量： 96KB、128KB	—	0.2	—	s
td(SR-SUS)	サスペンドへの遷移時間		—	—	$0.25 + CPUクロック$ $\times 3$ サイクル	ms
—	サスペンドからイレーズの再開 までの時間		—	—	$30 + CPUクロック$ $\times 1$ サイクル	$\mu s$
td(CMDRST-READY)	コマンド強制停止実行から読み 出し可能になるまでの時間		—	—	$30 + CPUクロック$ $\times 1$ サイクル	$\mu s$
—	書き込み、消去電圧		1.8	—	5.5	V
—	読み出し電圧		1.8	—	5.5	V
—	書き込み、消去時の温度		0	—	60	$^{\circ}C$
—	データ保持時間(注6)	周囲温度 = $85^{\circ}C$	10	—	—	年

注1. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回( $n = 1,000$ )の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。

例えば、1KBブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。

注2. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1~“最小”値の範囲です。)

注3. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば一組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。

注4. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド→ブロックイレーズコマンドを少なくとも3回実行してください。

注5. 不良率につきましては、ルネサスエレクトロニクス、ルネサスエレクトロニクス販売または特約店にお問い合わせください。

注6. 電源電圧またはクロックが印加されていない時間を含みます。



表5.37 フラッシュメモリ(データフラッシュ ブロックA~ブロックB)の特性  
(指定のない場合は、Vcc = 1.8 V ~ 5.5 V、Topr = -20°C ~ 85°C(Nバージョン)/-40°C ~ 85°C(Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	プログラム、イレーズ回数(注1)		10,000(注2)	—	—	回
—	バイトプログラム時間 (プログラム/イレーズ回数 ≤ 10,000回)		—	150	—	μs
—	ブロックイレーズ時間 (プログラム/イレーズ回数 ≤ 10,000回)	内部ROM容量： 1KB × 2	—	0.05	1	s
		内部ROM容量： 2KB × 2	—	0.055	1	s
t <sub>d</sub> (SR-SUS)	サスペンドへの遷移時間		—	—	0.25 + CPUクロック × 3サイクル	ms
—	サスペンドからイレーズの再開までの 時間		—	—	30 + CPUクロック × 1サイクル	μs
t <sub>d</sub> (CMDRST-READY)	コマンド強制停止実行から読み出し 可能になるまでの時間		—	—	30 + CPUクロック × 1サイクル	μs
—	書き込み、消去電圧		1.8	—	5.5	V
—	読み出し電圧		1.8	—	5.5	V
—	書き込み、消去時の温度		-20(注6)	—	85	°C
—	データ保持時間(注7)	周囲温度 = 85°C	10	—	—	年

注1. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回(n = 10,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。

例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。

注2. プログラム/イレーズ後のすべての電气的特性を保証する回数です。(保証は1~“最小”値の範囲です。)

注3. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、バンク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば一組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。加えてブロックA~ブロックBのイレーズ回数が均等になるようにすると、さらに実効的な書き換え回数を少なくすることができます。また、ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。

注4. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド→ブロックイレーズコマンドを少なくとも3回実行してください。

注5. 不良率につきましては、ルネサスエレクトロニクス、ルネサスエレクトロニクス販売または特約店にお問い合わせください。

注6. Dバージョンは-40°C。

注7. 電源電圧またはクロックが印加されていない時間を含みます。




図5.13 サスペンドへの遷移時間

表 5.38 電圧検出0回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位		
			最小	標準	最大			
Vdet0	電圧検出レベルVdet0_0(注1)		1.8	1.90	2.05	V		
	電圧検出レベルVdet0_1(注1)		2.15	2.35	2.50	V		
	電圧検出レベルVdet0_2(注1)		2.70	2.85	3.05	V		
	電圧検出レベルVdet0_3(注1)		3.55	3.80	4.05	V		
—	電圧検出0回路反応時間(注3)	動作時	Vcc = 5 V → (Vdet0_0 - 0.1) V に下げたとき		—	50	500	μs
		ストップモード時	Vcc = 5 V → (Vdet0_0 - 0.1) V に下げたとき		—	100	500	μs
—	電圧検出回路の自己消費電流	VCA25 = 1、Vcc = 5.0 V	—	1.5	—	μA		
td(E-A)	電圧検出回路動作開始までの待ち時間(注2)		—	—	100	μs		

注1. 電圧検出レベルはOFSレジスタのVDSEL0～VDSEL1ビットで選択してください。

注2. VCA2レジスタのVCA25ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

注3. Vdet0を通過した時点から、電圧監視0リセットが発生するまでの時間です。

表 5.39 電圧検出1回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位		
			最小	標準	最大			
Vdet1	電圧検出レベルVdet1_0(注1)	Vcc立ち下がり時	2.00	2.20	2.40	V		
	電圧検出レベルVdet1_1(注1)	Vcc立ち下がり時	2.15	2.35	2.55	V		
	電圧検出レベルVdet1_2(注1)	Vcc立ち下がり時	2.30	2.50	2.70	V		
	電圧検出レベルVdet1_3(注1)	Vcc立ち下がり時	2.45	2.65	2.85	V		
	電圧検出レベルVdet1_4(注1)	Vcc立ち下がり時	2.60	2.80	3.00	V		
	電圧検出レベルVdet1_5(注1)	Vcc立ち下がり時	2.75	2.95	3.15	V		
	電圧検出レベルVdet1_6(注1)	Vcc立ち下がり時	2.85	3.10	3.40	V		
	電圧検出レベルVdet1_7(注1)	Vcc立ち下がり時	3.00	3.25	3.55	V		
	電圧検出レベルVdet1_8(注1)	Vcc立ち下がり時	3.15	3.40	3.70	V		
	電圧検出レベルVdet1_9(注1)	Vcc立ち下がり時	3.30	3.55	3.85	V		
	電圧検出レベルVdet1_A(注1)	Vcc立ち下がり時	3.45	3.70	4.00	V		
	電圧検出レベルVdet1_B(注1)	Vcc立ち下がり時	3.60	3.85	4.15	V		
	電圧検出レベルVdet1_C(注1)	Vcc立ち下がり時	3.75	4.00	4.30	V		
	電圧検出レベルVdet1_D(注1)	Vcc立ち下がり時	3.90	4.15	4.45	V		
	電圧検出レベルVdet1_E(注1)	Vcc立ち下がり時	4.05	4.30	4.60	V		
	電圧検出レベルVdet1_F(注1)	Vcc立ち下がり時	4.20	4.45	4.75	V		
—	電圧検出1回路のVcc立ち上がり時のヒステリシス幅	Vdet1_0～Vdet1_5選択時	—	0.07	—	V		
		Vdet1_6～Vdet1_F選択時	—	0.10	—	V		
—	電圧検出1回路反応時間(注2)	動作時	Vcc = 5 V → (Vdet1_0 - 0.1) V に下げたとき		—	60	150	μs
		ストップモード時	Vcc = 5 V → (Vdet1_0 - 0.1) V に下げたとき		—	250	500	μs
—	電圧検出回路の自己消費電流	VCA26 = 1、Vcc = 5.0 V	—	1.7	—	μA		
td(E-A)	電圧検出回路動作開始までの待ち時間(注3)		—	—	100	μs		

注1. 電圧検出レベルはVD1LSレジスタのVD1S0～VD1S3ビットで選択してください。

注2. Vdet1を通過した時点から、電圧監視1割り込み要求が発生するまでの時間です。

注3. VCA2レジスタのVCA26ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

表5.40 電圧検出2回路の特性

(指定のない場合は、 $V_{cc} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $Topr = -20^\circ\text{C} \sim 85^\circ\text{C}$ (Nバージョン)/ $-40^\circ\text{C} \sim 85^\circ\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位		
			最小	標準	最大			
Vdet2	電圧検出レベルVdet2_0	Vcc立ち下がり時	3.70	4.0	4.30	V		
—	電圧検出2回路のVcc立ち上がり時のヒステリシス幅		—	0.10	—	V		
—	電圧検出2回路反応時間(注1)	動作時	Vcc = 5 V → (Vdet2_0 - 0.1) V に下げたとき		—	20	150	$\mu\text{s}$
—		ストップモード時	Vcc = 5 V → (Vdet2_0 - 0.1) V に下げたとき		—	200	500	$\mu\text{s}$
—	電圧検出回路の自己消費電流	VCA27 = 1、Vcc = 5.0 V	—	1.7	—	$\mu\text{A}$		
td(E-A)	電圧検出回路動作開始までの待ち時間(注2)		—	—	100	$\mu\text{s}$		

注1. Vdet2を通過した時点から、電圧監視2割り込み要求が発生するまでの時間です。

注2. VCA2レジスタのVCA27ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

表5.41 パワーオンリセット回路の特性(注1)

(指定のない場合は、 $Topr = -20^\circ\text{C} \sim 85^\circ\text{C}$ (Nバージョン)/ $-40^\circ\text{C} \sim 85^\circ\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
trth	外部電源Vccの立ち上がり傾き		0	—	50000	mV/ms

注1. パワーオンリセットを使用する場合には、OFSレジスタのLVDASビットを“0”にして電圧監視0リセットを有効にしてください。




図5.14 パワーオンリセット回路の特性

表5.42 高速オンチップオシレータ発振回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20^\circ\text{C} \sim 85^\circ\text{C}$ (Nバージョン)/ $-40^\circ\text{C} \sim 85^\circ\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	リセット解除時の高速オンチップオシレータ発振周波数	$V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ $-20^\circ\text{C} \leq T_{opr} \leq 85^\circ\text{C}$	19.2	20	20.8	MHz
		$V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ $-40^\circ\text{C} \leq T_{opr} \leq 85^\circ\text{C}$	19.0	20	21.0	MHz
	FRA4レジスタの補正値をFRA1レジスタに、かつFRA5レジスタの補正値をFRA3レジスタに書き込んだときの高速オンチップオシレータ発振周波数(注1)	$V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ $-20^\circ\text{C} \leq T_{opr} \leq 85^\circ\text{C}$	17.694	18.432	19.169	MHz
		$V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ $-40^\circ\text{C} \leq T_{opr} \leq 85^\circ\text{C}$	17.510	18.432	19.353	MHz
—	発振安定時間		—	5	30	$\mu\text{s}$
—	発振時の自己消費電流	$V_{CC} = 5.0\text{ V}$ 、 $T_{opr} = 25^\circ\text{C}$	—	530	—	$\mu\text{A}$

注1. シリアルインタフェースをUARTモードで使用時に、9600bps、38400bpsなどのビットレートの設定誤差を、0%にすることができます。

表5.43 低速オンチップオシレータ発振回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = -20^\circ\text{C} \sim 85^\circ\text{C}$ (Nバージョン)/ $-40^\circ\text{C} \sim 85^\circ\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
fOCO-S	低速オンチップオシレータ発振周波数		60	125	250	kHz
—	発振安定時間		—	—	35	$\mu\text{s}$
—	発振時の自己消費電流	$V_{CC} = 5.0\text{ V}$ 、 $T_{opr} = 25^\circ\text{C}$	—	2	—	$\mu\text{A}$
fOCO-WDT	ウォッチドッグタイマ用低速オンチップオシレータ発振周波数		60	125	250	kHz
—	発振安定時間		—	—	35	$\mu\text{s}$
—	発振時の自己消費電流	$V_{CC} = 5.0\text{ V}$ 、 $T_{opr} = 25^\circ\text{C}$	—	2	—	$\mu\text{A}$

表5.44 電源回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $T_{opr} = 25^\circ\text{C}$ )

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
t <sub>d</sub> (P-R)	電源投入時の内部電源安定時間(注1)		—	—	2000	$\mu\text{s}$

注1. 電源投入時に、内部電源発生回路が安定するまでの待ち時間です。

表 5.45 LCD駆動制御回路の特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $V_{SS} = 0\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/  
 $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
VLCD	LCD電源電圧	VLCD = VL3	2.2	—	5.5	V
VL2	VL2電圧		VL1	—	VL3	V
VL1	VL1電圧		1	—	VL2(注2)	V
f(FR)	フレーム周波数		50	—	180	Hz
ILCD	LCD駆動制御回路電流		—	(注1)	—	$\mu\text{A}$

注1. 表 5.48 DC特性(2)、表 5.50 DC特性(4)、表 5.52 DC特性(6)を参照してください。

注2. ただし、VL1はVCC以下の電圧にしてください。

表 5.46 パワーオフモードの特性

(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $V_{SS} = 0\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/  
 $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
—	パワーオフモード動作電源電圧		1.8	—	5.5	V

## 5.2.4 DC特性

表5.47 DC特性(1) [4.0 V ≤ Vcc ≤ 5.5 V]

(指定のない場合は、Topr = -20°C ~ 85°C(Nバージョン)/-40°C ~ 85°C(Dバージョン))

記号	項目	測定条件	規格値			単位		
			最小	標準	最大			
VOH	“H”出力電圧	ポートP7_0、 P7_1、P8(注1)	Vcc = 5 V	IoH = -20mA	Vcc - 2.0	—	Vcc	V
		その他の端子	Vcc = 5 V	IoH = -5mA	Vcc - 2.0	—	Vcc	V
VOL	“L”出力電圧	ポートP7_0、 P7_1、P8(注1)	Vcc = 5 V	IoL = 20mA	—	—	2.0	V
		その他の端子	Vcc = 5 V	IoL = 5mA	—	—	2.0	V
VT+ - VT-	ヒステリシス	INT0、INT1、INT2、 INT3、INT4、INT5、 INT6、INT7、 K10、K11、K12、K13、 K14、K15、K16、K17、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRJ0IO、TRJ1IO、 TRJ2IO、 TRCTRG、TRCCLK、 ADTRG、 RXD0、RXD2、CLK0、 CLK2、SSI、SCL、 SDA、SSO			0.05	0.5	—	V
		RESET、WKUP0			0.1	0.8	—	V
IiH	“H”入力電流	VI = 5 V、Vcc = 5 V			—	—	5.0	μA
IiL	“L”入力電流	VI = 0 V、Vcc = 5 V			—	—	-5.0	μA
RpULLUP	プルアップ抵抗	VI = 0 V、Vcc = 5 V			20	40	80	kΩ
RiXIN	帰還抵抗	XIN			—	2.0	—	MΩ
RiXCIN	帰還抵抗	XCIN			—	14	—	MΩ
VRAM	RAM保持電圧	ストップモード時			1.8	—	—	V

注1. P7DRR、P8DRRレジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

表5.48 DC特性(2) [4.0 V ≤ Vcc ≤ 5.5 V]  
(指定のない場合は、Topr = -20°C ~ 85°C(Nバージョン)/-40°C ~ 85°C(Dバージョン))

記号	項目	測定条件								規格値		単位	
		発振回路		オンチップオシレータ		CPU	低消費電力設定	その他		最小	標準 (注3)		最大
		XIN(注2)	XCIN	高速	低速	クロック							
Icc	電源電流 (注1)	高速クロックモード	20MHz	停止	停止	125kHz	分周なし	—		—	4.7	10	mA
			16MHz	停止	停止	125kHz	分周なし	—		—	3.9	8	mA
			10MHz	停止	停止	125kHz	分周なし	—		—	2.3	—	mA
		20MHz	停止	停止	停止	分周なし	FMR27 = "1" MSTCR0 = BEh MSTCR1 = 3Fh	フラッシュメモリ停止 RAM上のプログラム動作 モジュールスタンバイ設定許可	—	3.1	—	mA	
		20MHz	停止	停止	125kHz	8分周	—		—	1.8	—	mA	
		16MHz	停止	停止	125kHz	8分周	—		—	1.5	—	mA	
		10MHz	停止	停止	125kHz	8分周	—		—	1.0	—	mA	
	高速オンチップオシレータモード	停止	停止	20MHz	125kHz	分周なし	—		—	5.0	11	mA	
		停止	停止	20MHz	125kHz	8分周	—		—	2.1	—	mA	
		停止	停止	4MHz	125kHz	16分周	MSTCR0 = BEh MSTCR1 = 3Fh		—	0.9	—	mA	
	低速オンチップオシレータモード	停止	停止	停止	125kHz	分周なし	FMR27 = "1" VCA20 = "0"		—	110	320	μA	
		停止	停止	停止	125kHz	8分周	FMR27 = "1" VCA20 = "0"		—	63	220	μA	
	低速クロックモード	停止	32kHz	停止	停止	分周なし	FMR27 = "1" VCA20 = "0"		—	60	220	μA	
		停止	32kHz	停止	停止	分周なし	FMSTP = "1" VCA20 = "0"	フラッシュメモリ停止 RAM上のプログラム動作	—	46	—	μA	
	ウェイトモード	停止	停止	停止	125kHz	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1"	WAIT命令実行中 周辺クロック動作	—	9.0	50	μA	
		停止	停止	停止	125kHz	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止	—	2.8	33	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "0"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイム クロックモード)	LCD駆動制御回路(注4) 外付け分割抵抗使用時	—	4.6	—	μA
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイムクロックモード)		—	2.4	—	μA
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25°C 周辺クロック停止		—	0.5	2.2	μA
	ストップモード	停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=85°C 周辺クロック停止		—	1.2	—	μA
		停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25°C 周辺クロック停止		—	0.5	2.2	μA
	パワーオフモード	停止	停止	停止	停止	—	—	パワーオフ0 Topr=25°C		—	0.01	0.1	μA
		停止	停止	停止	停止	—	—	パワーオフ0 Topr=85°C		—	0.03	—	μA
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=25°C		—	1.8	6.4	μA
停止		32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=85°C		—	2.7	—	μA	

注1. Vcc = 4.0 V ~ 5.5 V、シングルチップモードで、出力端子は開放、その他の端子はVss。

注2. XINは方形波入力。

注3. Vcc = 5.0 V。

注4. VLCD = Vcc、VL3 ~ VL1に外付け分割抵抗を使用、1/3バイアス、1/4デューティ、f(FR) = 64Hz、SEG0 ~ SEG39選択、セグメント出力端子およびコモン出力端子は開放。規格値には外付け分割抵抗に流れる電流を含みません。

表 5.49 DC特性(3) [2.7 V ≤ V<sub>CC</sub> < 4.0 V]  
(指定のない場合は、Topr = -20℃～85℃(Nバージョン)/-40℃～85℃(Dバージョン))

記号	項目	測定条件	規格値			単位	
			最小	標準	最大		
VOH	“H”出力電圧	ポート7_0、P7_1、P8 (注1)	IOH = -5mA	V <sub>CC</sub> - 0.5	—	V <sub>CC</sub>	V
		その他の端子	IOH = -1mA	V <sub>CC</sub> - 0.5	—	V <sub>CC</sub>	V
VOL	“L”出力電圧	ポート7_0、P7_1、P8 (注1)	IOL = 5mA	—	—	0.5	V
		その他の端子	IOL = 1mA	—	—	0.5	V
VT+ - VT-	ヒステリシス	INT0、INT1、INT2、 INT3、INT4、INT5、 INT6、INT7、 KI0、KI1、KI2、KI3、 KI4、KI5、KI6、KI7、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRJ0IO、TRJ1IO、 TRJ2IO、 TRCTRG、TRCCLK ADTRG、 RXD0、RXD2、CLK0、 CLK2、SSI、SCL、 SDA、SSO		0.05	0.4	—	V
		RESET、WKUP0		0.1	0.8	—	V
I <sub>IH</sub>	“H”入力電流	VI = 3 V、V <sub>CC</sub> = 3 V		—	—	5.0	μA
I <sub>IL</sub>	“L”入力電流	VI = 0 V、V <sub>CC</sub> = 3 V		—	—	-5.0	μA
RPULLUP	プルアップ抵抗	VI = 0 V、V <sub>CC</sub> = 3 V		25	80	140	kΩ
R <sub>I</sub> XIN	帰還抵抗	XIN		—	2.0	—	MΩ
R <sub>I</sub> XCIN	帰還抵抗	XCIN		—	14	—	MΩ
V <sub>RAM</sub>	RAM保持電圧	ストップモード時		1.8	—	—	V

注1. P7DRR、P8DRRレジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。



表5.50 DC特性(4) [2.7 V ≤ Vcc < 4.0 V]  
(指定のない場合は、Topr = -20°C ~ 85°C (Nバージョン) / -40°C ~ 85°C (Dバージョン))

記号	項目	測定条件								規格値			単位
		発振回路		オンチップオシレータ		CPU	低消費電力設定	その他		最小	標準 (注3)	最大	
		XIN(注2)	XCIN	高速	低速	クロック							
Icc	電源電流 (注1)	高速 クロックモード	20MHz	停止	停止	125kHz	分周なし	—		—	4.7	10	mA
			10MHz	停止	停止	125kHz	分周なし	—		—	2.3	6	mA
			20MHz	停止	停止	停止	分周なし	FMR27 = "1" MSTCR0 = BEh MSTCR1 = 3Fh	フラッシュメモリ停止 RAM上のプログラム動作 モジュールスタンバイ設定許可	—	2.9	—	mA
		20MHz	停止	停止	125kHz	8分周	—		—	1.8	—	mA	
		10MHz	停止	停止	125kHz	8分周	—		—	1.0	—	mA	
		高速オンチップ オシレータモード	停止	停止	20MHz	125kHz	分周なし	—		—	5.0	11	mA
	停止		停止	20MHz	125kHz	8分周	—		—	2.1	—	mA	
	停止		停止	10MHz	125kHz	分周なし	—		—	2.9	—	mA	
	停止		停止	10MHz	125kHz	8分周	—		—	1.5	—	mA	
	停止		停止	4MHz	125kHz	16分周	MSTCR0 = BEh MSTCR1 = 3Fh		—	0.9	—	mA	
	低速オンチップ オシレータモード		停止	停止	停止	125kHz	分周なし	FMR27 = "1" VCA20 = "0"		—	106	300	μA
		停止	停止	停止	125kHz	8分周	FMR27 = "1" VCA20 = "0"		—	54	200	μA	
	低速 クロックモード	停止	32kHz	停止	停止	分周なし	FMR27 = "1" VCA20 = "0"		—	54	200	μA	
		停止	32kHz	停止	停止	分周なし	FMSTP = "1" VCA20 = "0"	フラッシュメモリ停止 RAM上のプログラム動作	—	36	—	μA	
	ウェイトモード	停止	停止	停止	125kHz	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1"	WAIT命令実行中 周辺クロック動作	—	9.0	50	μA	
		停止	停止	停止	125kHz	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止	—	2.5	31	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "0"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイム クロックモード)	LCD駆動制御回路(注4) 外付け分割抵抗使用時	—	3.1	—	μA
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイムクロックモード)		—	1.7	—	μA
		停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25°C 周辺クロック停止		—	0.5	2.2	μA
	ストップモード	停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=85°C 周辺クロック停止		—	1.2	—	μA
		停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25°C 周辺クロック停止		—	0.01	0.1	μA
	パワーオフモード	停止	停止	停止	停止	—	—	パワーオフ0 Topr=25°C		—	0.02	—	μA
		停止	停止	停止	停止	—	—	パワーオフ0 Topr=85°C		—	1.3	4.5	μA
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=25°C		—	2.2	—	μA
停止		32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=85°C		—	—	—	μA	

注1. Vcc = 2.7 V ~ 4.0 V、シングルチップモードで、出力端子は開放、その他の端子はVss。

注2. XINは方形波入力。

注3. Vcc = 3.0 V。

注4. VLCD = Vcc、VL3 ~ VL1に外付け分割抵抗を使用、1/3バイアス、1/4デューティ、f(FR) = 64Hz、SEG0 ~ SEG39選択、セグメント出力端子およびコモン出力端子は開放。規格値には外付け分割抵抗に流れる電流を含みません。

表 5.51 DC特性(5) [1.8 V ≤ V<sub>cc</sub> < 2.7 V]  
(指定のない場合は、Topr = -20℃～85℃(Nバージョン)/-40℃～85℃(Dバージョン))

記号	項目	測定条件	規格値			単位	
			最小	標準	最大		
VOH	“H”出力電圧	ポート7_0、P7_1、P8 (注1)	IOH = -2mA	V <sub>cc</sub> - 0.5	—	V <sub>cc</sub>	V
		その他の端子	IOH = -1mA	V <sub>cc</sub> - 0.5	—	V <sub>cc</sub>	V
VOL	“L”出力電圧	ポート7_0、P7_1、P8 (注1)	IOL = 2mA	—	—	0.5	V
		その他の端子	IOL = 1mA	—	—	0.5	V
VT+ - VT-	ヒステリシス	INT0、INT1、INT2、 INT3、INT4、INT5、 INT6、INT7、 KI0、KI1、KI2、KI3、 KI4、KI5、KI6、KI7、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRJ0IO、TRJ1IO、 TRJ2IO、 TRCTRG、TRCCLK ADTRG、 RXD0、RXD2、CLK0、 CLK2、SSI、SCL、 SDA、SSO		0.05	0.4	—	V
		RESET、WKUP0		0.1	0.8	—	V
I <sub>IH</sub>	“H”入力電流	VI = 1.8 V、V <sub>cc</sub> = 1.8 V		—	—	4.0	μA
I <sub>IL</sub>	“L”入力電流	VI = 0 V、V <sub>cc</sub> = 1.8 V		—	—	-4.0	μA
R <sub>PULLUP</sub>	プルアップ抵抗	VI = 0 V、V <sub>cc</sub> = 1.8 V		85	220	500	kΩ
R <sub>I<sub>XIN</sub></sub>	帰還抵抗	XIN		—	2.0	—	MΩ
R <sub>I<sub>XCIN</sub></sub>	帰還抵抗	XCIN		—	14	—	MΩ
V <sub>RAM</sub>	RAM保持電圧	ストップモード時		1.8	—	—	V

注1. P7DRR、P8DRRレジスタで出力トランジスタの駆動能力をHighにした場合です。駆動能力をLowにした場合は、その他の端子の値になります。

表5.52 DC特性(6) [1.8 V ≤ Vcc < 2.7 V]  
(指定のない場合は、Topr = -20°C ~ 85°C (Nバージョン) / -40°C ~ 85°C (Dバージョン))

記号	項目	測定条件							規格値			単位	
		発振回路		オンチップオシレータ		CPU クロック	低消費電力設定	その他	最小	標準 (注3)	最大		
		XIN(注2)	XCIN	高速	低速	分周なし							
Icc	電源 電流 (注1)	高速 クロックモード	8MHz	停止	停止	125kHz	分周なし	—	—	2.1	—	mA	
			8MHz	停止	停止	125kHz	8分周	—	—	0.9	—	mA	
	高速オンチップ オシレータモード	停止	停止	5MHz	125kHz	分周なし	—	—	1.8	5	mA		
		停止	停止	5MHz	125kHz	8分周	—	—	1.1	—	mA		
		停止	停止	4MHz	125kHz	16分周	MSTCR0 = BEh MSTCR1 = 3Fh	—	0.9	—	mA		
		停止	停止	4MHz	125kHz	16分周	MSTCR0 = BEh MSTCR1 = 3Fh	—	0.9	—	mA		
	低速オンチップ オシレータモード	停止	停止	停止	125kHz	分周なし	FMR27 = "1" VCA20 = "0"	—	106	300	μA		
		停止	停止	停止	125kHz	8分周	FMR27 = "1" VCA20 = "0"	—	54	200	μA		
	低速 クロックモード	停止	32kHz	停止	停止	分周なし	FMR27 = "1" VCA20 = "0"	—	54	200	μA		
		停止	32kHz	停止	停止	分周なし	FMSTP = "1" VCA20 = "0"	フラッシュメモリ停止 RAM上のプログラム動作	—	36	—	μA	
	ウェイトモード	停止	停止	停止	125kHz	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1"	WAIT命令実行中 周辺クロック動作	—	9.0	50	μA	
		停止	停止	停止	125kHz	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止	—	2.5	31	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "0"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイム クロックモード)	LCD駆動制御回路(注4) 外付け分割抵抗使用時	—	2.4	—	μA
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" VCA20 = "1" CM02 = "1" CM01 = "1"	WAIT命令実行中 周辺クロック停止 タイマRH動作 (リアルタイムクロックモード)	—	1.7	—	μA	
	ストップモード	停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=25°C 周辺クロック停止	—	0.5	2.2	μA	
		停止	停止	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	Topr=85°C 周辺クロック停止	—	1.2	—	μA	
	パワーオフモード	停止	停止	停止	停止	—	—	パワーオフ0 Topr=25°C	—	0.01	0.1	μA	
		停止	停止	停止	停止	—	—	パワーオフ0 Topr=85°C	—	0.02	—	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=25°C	—	1.2	4	μA	
		停止	32kHz	停止	停止	—	VCA27 = "0" VCA26 = "0" VCA25 = "0" CM10 = "1"	パワーオフ2 Topr=85°C	—	2	—	μA	

注1. Vcc = 1.8 V ~ 2.7 V、シングルチップモードで、出力端子は開放、その他の端子はVss。

注2. XINは方形波入力。

注3. Vcc = 2.2 V。

注4. VLCD = Vcc、VL3 ~ VL1に外付け分割抵抗を使用、1/3バイアス、1/4デューティ、f(FR) = 64Hz、SEG0 ~ SEG39選択、セグメント出力端子およびコモン出力端子は開放。規格値には外付け分割抵抗に流れる電流を含みません。

## 5.2.5 AC特性

表5.53 シンクロナスシリアルコミュニケーションユニット(SSU)のタイミング条件  
(指定のない場合は、 $V_{CC} = 1.8\text{ V} \sim 5.5\text{ V}$ 、 $V_{SS} = 0\text{ V}$ 、 $T_{opr} = -20\text{ }^\circ\text{C} \sim 85\text{ }^\circ\text{C}$ (Nバージョン)/  
 $-40\text{ }^\circ\text{C} \sim 85\text{ }^\circ\text{C}$ (Dバージョン))

記号	項目		測定条件	規格値			単位
				最小	標準	最大	
tSUCYC	SSCKクロックサイクル時間			4	—	—	tCYC (注1)
tHI	SSCKクロック“H”パルス幅			0.4	—	0.6	tSUCYC
tLO	SSCKクロック“L”パルス幅			0.4	—	0.6	tSUCYC
tRISE	SSCKクロック立ち上がり時間	マスタ		—	—	1	tCYC (注1)
		スレーブ		—	—	1	$\mu\text{s}$
tFALL	SSCKクロック立ち下がり時間	マスタ		—	—	1	tCYC (注1)
		スレーブ		—	—	1	$\mu\text{s}$
tSU	SSO、SSIデータ入力セットアップ時間			100	—	—	ns
tH	SSO、SSIデータ入力ホールド時間			1	—	—	tCYC (注1)
tLEAD	SCSセットアップ時間	スレーブ		$1t_{CYC} + 50$	—	—	ns
tLAG	SCSホールド時間	スレーブ		$1t_{CYC} + 50$	—	—	ns
tOD	SSO、SSIデータ出力遅延時間			—	—	$1t_{CYC} + 20$	ns
tSA	SSIスレーブアクセス時間		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	—	$1.5t_{CYC} + 100$	ns
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	—	—	$1.5t_{CYC} + 200$	ns
tOR	SSIスレーブアウト開放時間		$2.7\text{ V} \leq V_{CC} \leq 5.5\text{ V}$	—	—	$1.5t_{CYC} + 100$	ns
			$1.8\text{ V} \leq V_{CC} < 2.7\text{ V}$	—	—	$1.5t_{CYC} + 200$	ns

注1.  $1t_{CYC} = 1/f_1$  (s)




図5.15 シンクロナスシリアルコミュニケーションユニット(SSU)の入出力タイミング(マスタ)




図5.16 シンクロナスシリアルコミュニケーションユニット(SSU)の入出カタイミング(スレーブ)




図5.17 シンクロナスシリアルコミュニケーションユニット(SSU)の入出力タイミング(クロック同期式通信モード)

表5.54 I<sup>2</sup>Cバスインタフェースのタイミング条件

(指定のない場合は、V<sub>cc</sub> = 1.8 V ~ 5.5 V、V<sub>ss</sub> = 0 V、T<sub>opr</sub> = -20°C ~ 85°C (Nバージョン) /  
-40°C ~ 85°C (Dバージョン))

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
t <sub>SCL</sub>	SCL入力サイクル時間		12tcyc + 600(注1)	—	—	ns
t <sub>SCLH</sub>	SCL入力“H”パルス幅		3tcyc + 300(注1)	—	—	ns
t <sub>SCLL</sub>	SCL入力“L”パルス幅		5tcyc + 500(注1)	—	—	ns
t <sub>sf</sub>	SCL、SDA入力立ち下がり時間		—	—	300	ns
t <sub>SP</sub>	SCL、SDA入カスパイクパルス除去時間		—	—	1tcyc(注1)	ns
t <sub>BUF</sub>	SDA入力バスフリー時間		5tcyc(注1)	—	—	ns
t <sub>STAH</sub>	開始条件入力ホールド時間		3tcyc(注1)	—	—	ns
t <sub>STAS</sub>	再送開始条件入力セットアップ時間		3tcyc(注1)	—	—	ns
t <sub>STOP</sub>	停止条件入力セットアップ時間		3tcyc(注1)	—	—	ns
t <sub>SDAS</sub>	データ入力セットアップ時間		1tcyc + 40(注1)	—	—	ns
t <sub>SDAH</sub>	データ入力ホールド時間		10	—	—	ns

注1. 1tcyc = 1/f<sub>1</sub> (s)


図5.18 I<sup>2</sup>Cバスインタフェースの入出カタイミング



表5.55 外部クロック入力(XIN、XCIN)のタイミング条件  
(指定のない場合は、 $V_{ss} = 0\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$   
(Dバージョン))

記号	項目	規格値						単位
		$V_{cc} = 2.2\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		$V_{cc} = 3\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		$V_{cc} = 5\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		
		最小	最大	最小	最大	最小	最大	
$t_{c(XIN)}$	XIN入力サイクル時間	200	—	50	—	50	—	ns
$t_{WH(XIN)}$	XIN入力“H”パルス幅	90	—	24	—	24	—	ns
$t_{WL(XIN)}$	XIN入力“L”パルス幅	90	—	24	—	24	—	ns
$t_{c(XCIN)}$	XCIN入力サイクル時間	20	—	20	—	20	—	$\mu\text{s}$
$t_{WH(XCIN)}$	XCIN入力“H”パルス幅	10	—	10	—	10	—	$\mu\text{s}$
$t_{WL(XCIN)}$	XCIN入力“L”パルス幅	10	—	10	—	10	—	$\mu\text{s}$




図5.19 外部クロック入力のタイミング

表5.56 TRJiO( $i = 0 \sim 2$ )のタイミング条件  
(指定のない場合は、 $V_{ss} = 0\text{ V}$ 、 $T_{opr} = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$   
(Dバージョン))

記号	項目	規格値						単位
		$V_{cc} = 2.2\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		$V_{cc} = 3\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		$V_{cc} = 5\text{ V}$ 、 $T_{opr} = 25^{\circ}\text{C}$		
		最小	最大	最小	最大	最小	最大	
$t_{c(TRJiO)}$	TRJiO入力サイクル時間	500	—	300	—	100	—	ns
$t_{WH(TRJiO)}$	TRJiO入力“H”パルス幅	200	—	120	—	40	—	ns
$t_{WL(TRJiO)}$	TRJiO入力“L”パルス幅	200	—	120	—	40	—	ns




図5.20 TRJiOの入カタイミング

表 5.57 シリアルインタフェースのタイミング条件  
(指定のない場合は、 $V_{ss} = 0\text{ V}$ 、 $Topr = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$   
(Dバージョン))

記号	項目	規格値						単位
		$V_{cc} = 2.2\text{ V}$ 、 $Topr = 25^{\circ}\text{C}$		$V_{cc} = 3\text{ V}$ 、 $Topr = 25^{\circ}\text{C}$		$V_{cc} = 5\text{ V}$ 、 $Topr = 25^{\circ}\text{C}$		
		最小	最大	最小	最大	最小	最大	
$t_{c(CK)}$	CLKi入力サイクル時間	800	—	300	—	200	—	ns
$t_{w(CKH)}$	CLKi入力“H”パルス幅	400	—	150	—	100	—	ns
$t_{w(CKL)}$	CLKi入力“L”パルス幅	400	—	150	—	100	—	ns
$t_{d(C-Q)}$	TXDi出力遅延時間	—	200	—	80	—	50	ns
$t_{h(C-Q)}$	TXDiホールド時間	0	—	0	—	0	—	ns
$t_{su(D-C)}$	RXDi入力セットアップ時間	150	—	70	—	50	—	ns
$t_{h(C-D)}$	RXDi入力ホールド時間	90	—	90	—	90	—	ns

$i = 0, 2$




図 5.21 シリアルインタフェースの入出力タイミング

表 5.58 外部割り込み  $\overline{INTi}$  ( $i = 0 \sim 7$ )、キー入力割り込み  $\overline{Kli}$  ( $i = 0 \sim 7$ )のタイミング条件  
(指定のない場合は、 $V_{ss} = 0\text{ V}$ 、 $Topr = -20^{\circ}\text{C} \sim 85^{\circ}\text{C}$ (Nバージョン)/ $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$   
(Dバージョン))

記号	項目	規格値						単位
		$V_{cc} = 2.2\text{ V}$ 、 $Topr = 25^{\circ}\text{C}$		$V_{cc} = 3\text{ V}$ 、 $Topr = 25^{\circ}\text{C}$		$V_{cc} = 5\text{ V}$ 、 $Topr = 25^{\circ}\text{C}$		
		最小	最大	最小	最大	最小	最大	
$t_{w(INH)}$	$\overline{INTi}$ 入力“H”パルス幅、 $\overline{Kli}$ 入力“H”パルス幅	1000 (注1)	—	380 (注1)	—	250 (注1)	—	ns
$t_{w(INL)}$	$\overline{INTi}$ 入力“L”パルス幅、 $\overline{Kli}$ 入力“L”パルス幅	1000 (注2)	—	380 (注2)	—	250 (注2)	—	ns

注1.  $\overline{INTi}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INTi}$ 入力“H”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。

注2.  $\overline{INTi}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INTi}$ 入力“L”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。








図 5.22 外部割り込み  $\overline{INTi}$  およびキー入力割り込み  $\overline{Kli}$  の入力タイミング



### 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサスエレクトロニクスホームページの「パッケージ」に掲載されています。









## 改訂記録

R8C/LA3Aグループ、R8C/LA5Aグループ、R8C/LA6Aグループ、R8C/LA8Aグループ データシート

Rev.	発行日	改訂内容	
		ページ	ポイント
0.01	2010.01.18	—	初版発行
0.02	2010.07.16	2	表 1.1 変更
		3	表 1.2 変更
		4	表 1.4～表 1.5 変更
		5	表 1.6 変更
		6	表 1.7 変更
		7	表 1.8 変更
		8	表 1.9、図 1.1 変更
		9	表 1.10、図 1.2 変更
		10	表 1.11、図 1.3 変更
		11	表 1.12 変更
		12	図 1.5 変更
		13	図 1.6 変更
		14	図 1.7 変更
		16	図 1.9 変更
		17	図 1.10 変更
		18	表 1.13 変更
		19	表 1.14 変更
		20	図 1.11 変更
		21	図 1.12 変更
		25	表 1.18 変更
		26	表 1.19 変更
		30	図 3.1 変更
		31	表 4.1、注 3 変更
		35	表 4.5 変更
		41～44	外形寸法図 変更
1.00	2010.12.21	全ページ	「暫定版」、「開発中」 削除
		2	表 1.1 変更
		3	表 1.2、表 1.3 注 2 変更
		4	表 1.4、表 1.5 注 1 変更
		6	表 1.7 変更
		7	表 1.8 変更
		10	表 1.11、図 1.3 変更
		12	図 1.5 変更
		13	図 1.6 変更
		14	図 1.7 変更
		15	図 1.8 変更
		16	図 1.9 変更
		18	表 1.13 変更
		19	表 1.14 変更
		20	図 1.11 変更
		22	表 1.15 変更
		23	表 1.16 変更
		24	表 1.17 変更
		25、26	表 1.18、表 1.19 R8C/LA5Aグループの端子機能の説明 追記

## 改訂記録

R8C/LA3Aグループ、R8C/LA5Aグループ、R8C/LA6Aグループ、R8C/LA8Aグループ データシート

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2010.12.21	32	「内部ROM(プログラムROM) は0FFFFh 番地から下位方向に配置されます。」 削除 図3.1 変更
		33～41	表4.1～表4.9 R8C/LA5AグループのSFR一覧表 追記
		52～98	「5. 電気的特性」 追記
		101	外形寸法図「PVQN0064LB-A」 削除
1.01	2011.10.28	1	1.1 「データフラッシュ (1KB×2ブロック)」 → 「データフラッシュ」
		10	表1.11、図1.3 変更
		11	表1.12、図1.4 変更
		32	3 変更、図3.1 変更
		60	表5.12 変更
		80	表5.36 変更
		81	表5.37 変更
		83	表5.41 変更

すべての商標および登録商標は、それぞれの所有者に帰属します。



## 製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

### 1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

### 2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

### 3. リザーブアドレス（予約領域）のアクセス禁止

【注意】リザーブアドレス（予約領域）のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

### 4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

### 5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違っていると、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が異なる製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。  
標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）  
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサス エレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2（日本ビル）

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口：<http://japan.renesas.com/inquiry>