

200/400 MHz Arm<sup>®</sup> Cortex<sup>®</sup>-R52 で、FPU および NEON™ を内蔵し、1.5 MB 内蔵 SRAM、イーサネット MAC、EtherCAT、USB 2.0 ハイスピード、CAN/CANFD、xSPI や  $\Delta\Sigma$  インタフェースなどの多種多様な通信機能、およびセキュリティ機能を搭載

## 特長

### ■ 内蔵 32 ビット Arm Cortex-R52 プロセッサ

- 動作周波数 200/400 MHz の高速リアルタイムコントロール
- シングル 32 ビット Arm Cortex-R52 (revision r1p2) を内蔵
- ECC 付き密接合メモリ (TCM)
  - CPU0: 128 KB/128 KB
- ECC 付き命令キャッシュ/データキャッシュ
  - CPU0: キャッシュあたり、16 KB
- 高速割り込み
- FPU は単精度及び倍精度の加算、減算、乗算、除算、積和演算、平方根演算をサポート
- NEON および Advanced SIMD は、整数及び単精度の演算結果をサポート
- 8 段パイプラインのハーバードアーキテクチャ
- メモリプロテクションユニット (MPU) 対応
- Arm CoreSight アーキテクチャで JTAG および SWD インタフェースによるデバッグをサポート

### ■ 低消費電力

- スタンバイモード、モジュールストップ機能

### ■ 内蔵 SRAM

- 1.5 MB の ECC 付き内蔵 SRAM
- 150/200 MHz

### ■ データ転送

- DMAC: 8 チャンネル×2 ユニット

### ■ イベントリンクコントローラ

- 割り込みを介さず、イベント信号でモジュール動作が可能
- CPU がスタンバイ状態でも、モジュール間のリンク動作が可能

### ■ リセットと電源電圧制御

- 端子リセットを含む 4 つのリセット要因

### ■ クロック機能

- 外部クロック/発振器入力周波数: 25 MHz
- CPU クロック周波数: 200/400 MHz または 150/300 MHz
- システムクロック周波数: 200 MHz または 150 MHz
- 低速オンチップオシレータ (LOCO): 240 kHz

### ■ セーフティ機能

- レジスタライトプロテクション、入力クロック発振停止の検出および CRC
- マスタメモリプロテクションユニット (MPU)

### ■ セキュリティ機能 (オプション)

- 暗号化によるセキュリティを備えたブートモード
- JTAG 認証
- 暗号化アクセラレータ
- TRNG

### ■ 多種多様な通信機能を内蔵

- イーサネット
  - EtherCAT スレーブコントローラ: 3 ポート
  - イーサネットスイッチ: 3 ポート
  - イーサネット MAC: 1 ポート
- USB2.0 ハイスピードホスト/ファンクション: 1 チャンネル
- ISO11898-1 準拠の CAN/CANFD: 2 チャンネル
- 16 バイトの送受信 FIFO 搭載 SCI: 6 チャンネル
- I2C バスインタフェース: 3 チャンネル (最大転送速度 400 kbps)
- SPI: 4 チャンネル
- xSPI: 2 チャンネル

### ■ 外部ホストインタフェース

- シリアルホストインタフェース (SHOSTIF)
- パラレルホストインタフェース (PHOSTIF)

### ■ 外部アドレス空間

- 高速データ転送バス (最大 100 MHz)
- 最大 4 つの CS 領域をサポート
- エリアごとに 8 ビットまたは 16 ビットバス空間を選択可能

### ■ 最大 35 本の拡張タイマ機能

- 16 ビット×8 + 32 ビット MTU3 (9 チャンネル)、32 ビット GPT (18 チャンネル): インプットキャプチャ、アウトプットコンペア、PWM 波形出力
- 16 ビット CMT (6 チャンネル)、32 ビット CMTW (2 チャンネル)

### ■ $\Delta\Sigma$ インタフェース

- 外部に最大 6 チャンネルの  $\Delta\Sigma$  モジュレータを接続可能

### ■ 三角関数ユニット

- sin と cos を同時に計算
- arctan と hypot\_k を同時に計算

### ■ 12 ビット A/D コンバータ

- 12 ビット×2 ユニット (ユニット 0: 4 チャンネル、ユニット 1: 8 チャンネル)

### ■ チップ内部の温度を計測可能な温度センサを内蔵

### ■ 汎用入出力ポート

- 入力プルアップ/プルダウン
- 周辺機能の入出力端子を複数個所から選択可能

### ■ 動作温度範囲

- Tj = -40~+125°C

## 1. 概要

### 1.1 仕様概要

この MPU は、浮動小数点ユニット (FPU) および NEON™ を備える Arm Cortex®-R52 プロセッサによる高性能 ASSP です。システム構成に必要な統合された周辺機能を内蔵しています。

表 1.1 CPU

機能	機能説明
Arm®Cortex®-R52	<ul style="list-style-type: none"> <li>● シングルプロセッサ</li> <li>● 動作周波数 <ul style="list-style-type: none"> <li>– 200 MHz/400 MHz (200 MHz システムクロック時)</li> <li>– 150 MHz/300 MHz (150 MHz システムクロック時)</li> </ul> </li> <li>● Arm の設計による 32 ビット CPU Cortex-R52 (Core revision r1p2)</li> <li>● アドレス空間: 4 ピン GB</li> <li>● 命令キャッシュ <ul style="list-style-type: none"> <li>– 16 KB (ECC あり)</li> </ul> </li> <li>● データキャッシュ <ul style="list-style-type: none"> <li>– 16 KB (ECC あり)</li> </ul> </li> <li>● 密接合メモリ (TCM) <ul style="list-style-type: none"> <li>– ATCM: 128 KB (ECC あり) 0 ウェイト</li> <li>– BTCM: 128 KB (ECC あり) 0 ウェイト</li> <li>– CTCM: 0 KB (ECC あり)</li> </ul> </li> <li>● 命令セット: Arm v8-R アーキテクチャ、Thumb® および Thumb-2 を含めてサポート</li> <li>● データ配置 <ul style="list-style-type: none"> <li>– 命令: リトルエンディアン</li> <li>– データ: リトルエンディアン</li> </ul> </li> <li>● 2 ステージメモリプロテクションユニット (MPU)</li> </ul>
FPU	<ul style="list-style-type: none"> <li>● 単精度と倍精度の加算、減算、乗算、除算、積和演算、および平方根演算をサポートします。</li> <li>● レジスタ <ul style="list-style-type: none"> <li>64 ビットシングルワードレジスタ: 64 ビット × 32</li> <li>(16 個のダブルワードレジスタとして使用可能: 128 ビット × 16)</li> </ul> </li> </ul>
NEON	整数および単精度の演算結果をサポートする Advanced SIMD

表 1.2 メモリ

機能	機能説明
ECC 付き内蔵システム SRAM	<ul style="list-style-type: none"> <li>● 容量: 最大 1.5 MB (512 KB × 3 ユニット) (ECC 付き)</li> <li>● 動作周波数: 150 MHz/200 MHz</li> <li>● SEC-DED (シングルエラー訂正/ダブルエラー検出) エラーインジェクションをサポート</li> </ul>
ワンタイムプログラマブルメモリ	<ul style="list-style-type: none"> <li>● 上書き保護</li> <li>● 冗長機能対応</li> <li>● 使用可能な情報 <ul style="list-style-type: none"> <li>– ユニーク ID</li> <li>– 認証設定</li> <li>– トリミングデータ</li> <li>– ブートモード設定</li> <li>– ユーザー領域</li> </ul> </li> </ul>

表 1.3 システム

機能	機能説明
動作モード	<p>動作モードは、以下の 8 つのブートモードから選択できます。</p> <ul style="list-style-type: none"> <li>● xSPI0 ブートモード (CS0 × 1 ブートシリアルフラッシュ)</li> <li>● xSPI0 ブートモード (CS0 × 8 ブートシリアルフラッシュ)</li> <li>● 16 ビットバスブートモード (CS0 NOR フラッシュ)</li> <li>● SHOSTIF ブートモード</li> <li>● PHOSTIF ブートモード</li> <li>● xSPI1 ブートモード (CS0 × 1 ブートシリアルフラッシュ)</li> <li>● SCI ブートモード</li> <li>● USB ブートモード</li> </ul>
クロック発生回路	<ul style="list-style-type: none"> <li>● 入力クロックは、外部クロックまたは外部発振子から選択できます。</li> <li>● 入力クロック発振停止の検出</li> <li>● 以下のクロックを発生します。 <ul style="list-style-type: none"> <li>- CPU0 クロック : システムクロック×1 または×2</li> <li>- システムクロック : 150 MHz または 200 MHz</li> <li>- 高速周辺モジュールクロック : 150 MHz または 200 MHz</li> <li>- 中速周辺モジュールクロック : 75 MHz または 100 MHz</li> <li>- 低速周辺モジュールクロック : 37.5 MHz または 50 MHz</li> <li>- 12 ビット A/D コンバータの ADC クロック : 25 MHz または 18.75 MHz</li> <li>- 外部バスクロック : 最高 100 MHz</li> <li>- 低速オンチップオシレータ : 240 kHz (固定)</li> </ul> </li> </ul>
リセット	RES#端子リセット、ソフトウェアリセット、エラーリセット、CPU0 ソフトウェアリセット
低消費電力機能	<ul style="list-style-type: none"> <li>● スタンバイモード (Cortex-R52)</li> <li>● モジュールストップ機能</li> </ul>
割り込みコントローラ (ICU)	<ul style="list-style-type: none"> <li>● 周辺機能割り込み : 423 要因</li> <li>● 外部割り込み : 16 要因 (IRQ0~IRQ15 端子)</li> <li>● ソフトウェア割り込み : 8 要因</li> <li>● ノンマスクابل割り込み : 1 要因</li> <li>● 32 レベルの割り込み優先順位を設定可能</li> </ul>
バスステートコントローラ (BSC)	<ul style="list-style-type: none"> <li>● 外部アドレス空間は、管理のために 4 領域 (CS0、CS2、CS3、CS5) に分割されています。</li> <li>● 以下の機能を各領域に対して独立して設定可能です。 バスサイズ (8 ビットまたは 16 ビット) : 使用可能なサイズは領域に依存します。アクセスウェイトサイクル数 (領域によって、読み出しアクセスサイクルと書き込みアクセスサイクルに異なるウェイトサイクルを指定可能です)。アイドルウェイトサイクル挿入 (同じ領域のアクセスサイクル間、または異なる領域のアクセスサイクル間)。各領域に接続されるメモリを指定することで、SRAM、バイト選択付き SRAM、SDRAM、およびバースト ROM (クロック同期または調歩同期) への直接接続が可能です。アドレス/データマルチプレクス入出力 (MPX) インタフェースも利用可能です。</li> <li>● 対象の領域に従って、チップセレクト信号 (CS0#~CS5#) を出力します。(CS アサートまたはネゲートのタイミングはソフトウェアで選択可能です。)</li> <li>● 各領域に接続可能なメモリタイプ CS0 : SRAM、バースト ROM CS2 : SRAM CS2 + CS3 : SRAM、SDRAM (CS2 のみの SDRAM はサポートされていません。) CS3 : SRAM、SDRAM CS5 : SRAM、MPX-IO</li> <li>● SDRAM リフレッシュ オートリフレッシュモード/セルフリフレッシュモードを選択可能</li> <li>● SDRAM バーストアクセス</li> </ul>

表 1.4 ダイレクトメモリアクセス

機能	機能説明
ダイレクトメモリアクセスコントローラ (DMAC)	<ul style="list-style-type: none"> <li>● 2 ユニット (各ユニットあたり 8 チャンネル)</li> <li>● 転送モード : シングル転送モードおよびブロック転送モード</li> <li>● 転送サイズ <ul style="list-style-type: none"> <li>- ユニット 0 : 1/2/4/8/16/32/64 バイト</li> <li>- ユニット 1 : 1/2/4/8/16/32 バイト</li> </ul> </li> <li>● 起動要因 : ソフトウェアトリガ、外部 DMA 要求 (DREQ)、外部割り込み、および周辺機能割り込み要求</li> </ul>

表 1.5 I/O ポート

機能	機能説明
汎用入出力ポート	<ul style="list-style-type: none"> <li>● 225 ピン FBGA <ul style="list-style-type: none"> <li>– 入出力端子：134</li> <li>– 入力端子：1</li> <li>– プルアップ/プルダウン抵抗：135</li> </ul> </li> <li>● 121 ピン FBGA <ul style="list-style-type: none"> <li>– 入出力端子：71</li> <li>– 入力端子：0</li> <li>– プルアップ/プルダウン抵抗：71</li> </ul> </li> <li>● 入出力機能の場所は、複数の端子から選択可能です。</li> </ul>

表 1.6 イベントリンク

機能	機能説明
イベントリンクコントローラ (ELC)	<ul style="list-style-type: none"> <li>● 最大 217 イベント信号をモジュールの動作に連動可能です。</li> <li>● 特にタイマ系のモジュールの動作はイベント信号の入力で起動できます。</li> <li>● ポート 16 およびポート 18 の信号のイベントリンク動作が可能になります。</li> </ul>

表 1.7 タイマ (1/2)

機能	機能説明
マルチファンクションタイマパルスユニット 3 (MTU3)	<ul style="list-style-type: none"> <li>● 9 チャンネル (16 ビット×8 チャンネル、32 ビット×1 チャンネル)</li> <li>● 最大 28 本のパルス入出力および 3 本のパルス入力が可能</li> <li>● チャンネルごとに 10、11、12、または 14 種類のカウント入カロック信号から選択可能 (最高動作周波数 200 MHz)</li> <li>● インพุットキャプチャ機能</li> <li>● 39 本のアウトプットコンペアレジスタ兼インพุットキャプチャレジスタ</li> <li>● カウンタクリア動作 (コンペアマッチ/インพุットキャプチャによる同期クリア)</li> <li>● 複数のタイマカウンタ (TCNT) への同時書き込み</li> <li>● カウンタの同期動作による各レジスタの同時入出力</li> <li>● バッファ動作</li> <li>● カスケード接続動作をサポート</li> <li>● レジスタデータの自動転送</li> <li>● パルス出力モード <ul style="list-style-type: none"> <li>トグル/PWM/相補 PWM/リセット同期 PWM</li> </ul> </li> <li>● 相補 PWM 出力モード <ul style="list-style-type: none"> <li>- 3 相のインバータ制御用ノンオーバーラップ波形を出力</li> <li>- デッドタイム自動設定</li> <li>- PWM デューティサイクル：PWM のデューティ比を 0~100% の任意の値に選択可能</li> <li>- A/D 変換要求ディレイド機能</li> <li>- 山/谷割り込み間引き機能</li> <li>- ダブルバッファ機能</li> </ul> </li> <li>● リセット同期 PWM モード <ul style="list-style-type: none"> <li>任意のデューティ比の正相/逆相 PWM 波形を 6 相出力</li> </ul> </li> <li>● 位相計数モード：16 ビットモード (チャンネル 1 および 2) /32 ビットモード (チャンネル 1 と 2 のカスケード接続)</li> <li>● デッドタイム補償用カウンタ機能</li> <li>● A/D コンバータの変換開始トリガ生成機能</li> <li>● A/D コンバータの変換開始トリガの間引きが可能</li> <li>● インพุットキャプチャ端子および外部カウントクロック端子の信号に対するデジタルノイズフィルタ機能</li> <li>● ELC によるイベントリンク機能をサポート</li> </ul>

表 1.7 タイマ (2/2)

機能	機能説明
汎用 PWM タイマ (GPT)	<ul style="list-style-type: none"> <li>● 32 ビット × 18 チャンネル</li> <li>● 全チャンネルで、アップカウントもしくはダウンカウント（のこぎり波）、アップダウンカウント（三角波）が選択可能</li> <li>● チャンネルごとに 4 種類のカウンタ入力クロック信号から選択可能（最高動作周波数 200 MHz）</li> <li>● チャンネルごとに 2 本の入出力端子</li> <li>● チャンネルごとにアウトプットコンペア/インプットキャプチャ用レジスタが 2 本</li> <li>● 各チャンネル 2 本のアウトプットコンペア/インプットキャプチャレジスタに対し、バッファレジスタとして 4 本のレジスタがあり、バッファ動作しないときにはコンペアレジスタとしても動作可能</li> <li>● アウトプットコンペア動作時に山/谷それぞれバッファ動作可能で左右非対称な PWM 波形を生成可能</li> <li>● チャンネルごとにフレーム周期用レジスタを搭載（オーバーフロー/アンダーフローで割り込み可能）</li> <li>● 複数のカウンタを同期動作可能</li> <li>● 同期動作のモード（同時または任意のタイミングでずらす（位相シフトに対応））</li> <li>● PWM 動作の際にデッドタイム生成が可能</li> <li>● 3 つのカウンタを組み合わせ、デッドタイム付きの 3 相 PWM 波形を生成可能</li> <li>● 外部/内部トリガによるアップカウンタ/ダウンカウンタのスタート/クリア/ストップ/切り替え、およびインプットキャプチャ</li> <li>● 入力レベル比較によるアップカウンタ/ダウンカウンタのスタート/クリア/ストップ/切り替え、およびインプットキャプチャ</li> <li>● 内部トリガ要因：ソフトウェアおよびコンペアマッチ</li> <li>● A/D コンバータの変換開始トリガ生成機能</li> <li>● インプットキャプチャ端子および外部トリガ端子の信号に対するデジタルノイズフィルタ機能</li> <li>● ELC によるイベントリンク機能をサポート</li> </ul>
コンペアマッチタイマ (CMT)	<ul style="list-style-type: none"> <li>● (16 ビット × 2 チャンネル) × 3 ユニット</li> <li>● チャンネルごとに 4 種類のカウンタ入力クロック信号から選択可能（最高動作周波数 50 MHz）</li> </ul>
コンペアマッチタイマ W (CMTW)	<ul style="list-style-type: none"> <li>● (32 ビット × 1 チャンネル) × 2 ユニット</li> <li>● コンペアマッチ、インプットキャプチャ入力、およびアウトプットコンペア出力が可能</li> <li>● チャンネルごとに 4 種類のカウンタ入力クロック信号から選択可能（最高動作周波数 50 MHz）</li> <li>● コンペアマッチ、インプットキャプチャ、およびアウトプットコンペアのイベントに応答して、割り込み要求の出力が可能</li> </ul>
ウォッチドッグタイマ (WDT)	<ul style="list-style-type: none"> <li>● 14 ビット × 1 チャンネル</li> <li>● チャンネルごとに 6 種類のカウンタ入力クロック信号から選択可能（最高動作周波数 50 MHz）</li> </ul>
ポートアウトプットイネーブル 3 (POE3)	<ul style="list-style-type: none"> <li>● MTU3 波形出力端子のハイインピーダンス制御</li> <li>● 以下の 5 つの入力端子からの入力：POE0#、POE4#、POE8#、POE10#、POE11#</li> <li>● 出力短絡検出（PWM 出力が同時にアクティブレベルになったことを検出）による起動</li> <li>● 入力クロック発振停止検出、PLL 発振異常検出、DSMIF エラー検出、またはソフトウェアによる起動</li> <li>● 出力制御対象端子をプログラマブルに追加制御可能</li> </ul>
GPT 用のポートアウトプットイネーブル (POEG)	<ul style="list-style-type: none"> <li>● GPT 波形出力の出力禁止を制御</li> <li>● GTETRIG 端子の入力レベル検出による起動</li> <li>● GPT からの出力禁止要求による起動</li> <li>● 発振停止検出、DSMIF エラー検出、またはソフトウェアによる起動</li> </ul>
リアルタイムクロック (RTC)	<ul style="list-style-type: none"> <li>● 2000 年から 2099 年までの 100 年カレンダー</li> <li>● BCD コード表示</li> <li>● クロック源は、メインクロック発振器か PLL を分周</li> <li>● うるう年自動補正機能</li> </ul>

表 1.8 通信インタフェース (1/3)

機能	機能説明
イーサネット MAC (GMAC)	<ul style="list-style-type: none"> <li>● 1 ポート</li> <li>● IEEE802.3</li> <li>● IEEE1588-2008</li> <li>● IEEE 用の IEEE802.3-az-2010</li> <li>● 10BASE、100BASE、および 1000BASE をサポート</li> <li>● 全二重モードおよび半二重モードに対応</li> <li>● 16 KB までの標準フレームとジャンボフレームの両方をサポートするプログラマブルなフレーム長</li> <li>● 17 本のアドレスフィルタブロック用 MAC アドレスレジスタ</li> <li>● 多様なフレキシブルアドレスフィルタモードをサポート</li> <li>● 先進の IEEE 1588-2002 および 2008 イーサネットフレームタイムスタンプをサポート</li> <li>● MII/RMII/RGMII インタフェースをサポート</li> </ul>
イーサネットスイッチ (ETHSW)	<ul style="list-style-type: none"> <li>● 3 ポート PHY インタフェース</li> <li>● IEEE802.3</li> <li>● 10/100/1000 Mbps データ転送をサポート</li> <li>● 全二重通信および半二重通信 (1000 Mbps は全二重通信のみ)</li> <li>● ハードウェアスイッチング、ルックアップ、およびフィルタリング</li> <li>● フレーム優先順位付けによる QoS</li> <li>● VLAN Priority (IEEE802.1q) に基づく優先度制御により、優先度再配分を実現</li> <li>● IPv4 DiffServ コードポイントフィールド、IPv6 サービスのクラスに基づく分類と優先度配分</li> <li>● 8 つの優先度レベルによるキュー</li> <li>● マルチキャストとブロードキャスト</li> <li>● VLAN フレーム</li> <li>● IEEE 1588-2008 互換</li> <li>● プログラマブルな Ingress VLAN タグと Egress VLAN タグの追加、削除、および操作 (各ポートでのシングルタグとダブルタグ VLAN フレームをサポート)</li> <li>● カットスルーとハブ機能</li> <li>● デバイスレベルリング (DLR)</li> <li>● プログラマブルなポート毎の Egress レート制限</li> <li>● 設定可能なポート毎の Ingress ブロードキャスト/マルチキャストストーム保護</li> <li>● IEEE802.1X 送信元アドレス認証をサポート</li> <li>● IEEE802.1X ゲスト VLAN をサポート</li> <li>● PRP 機能 (IEC 62439-3 2.0 2012 版)</li> <li>● 遅延の事前確定を可能にする帯域予約のためのタイムスロットを使ったリアルタイムネットワークインフラストラクチャをサポートする、設定可能な時分割多重アクセス (TDMA) 出力キュースケジューラ</li> <li>● パターンマッチャー 12 チャンネル</li> <li>● タイムスタンプ用および TDMA 時間用に独立した 2 つのタイマモジュールが使用可能。</li> <li>● SNMP 経由のリモート監視</li> <li>● パワーリンク可能なハブ</li> <li>● 拡張フレームパーサーによる Ingress フィルタとフレームヘッダの操作 (アクティブストリームの識別、フローメーターリング)</li> <li>● 4 つの追加 PTP タイマパルスジェネレータ</li> <li>● MAC から MAC への接続</li> <li>● MII/RMII/RGMII インタフェースをサポート</li> </ul>
EtherCAT スレーブコントローラ (ESC) (注1)	<ul style="list-style-type: none"> <li>● 1 チャンネル (3 ポート)</li> <li>● EtherCAT スレーブコントローラ IP コア (Beckhoff Automation GmbH 製) を搭載</li> <li>● 外部 RGMII コンバータが MII/RMII/RGMII インタフェースをサポート。</li> </ul>
USB2.0 HS ホスト/ファンクションモジュール	<ul style="list-style-type: none"> <li>● 1 ポート</li> <li>● USB 2.0 仕様に準拠</li> <li>● OTG 対応</li> <li>● 転送速度 <ul style="list-style-type: none"> <li>● ハイスピード (480 Mbps)、フルスピード (12 Mbps)、およびロースピード (1.5 Mbps、ホストのみ)</li> </ul> </li> <li>● 通信バッファ <ul style="list-style-type: none"> <li>● ホストモード用に 1 KB の RAM を内蔵</li> <li>● ファンクションモード用に 8 KB の RAM を内蔵</li> </ul> </li> <li>● DMAC (2 チャンネル) を内蔵</li> </ul>

表 1.8 通信インタフェース (2/3)

機能	機能説明
シリアルコミュニケーションインタフェース (SCI)	<ul style="list-style-type: none"> <li>● 6 チャンネル</li> <li>● 5 種類の通信モード <ul style="list-style-type: none"> <li>– 調歩同期式インタフェース</li> <li>– 8 ビットクロック同期式インタフェース</li> <li>– 簡易 I2C (マスタのみ)</li> <li>– 簡易 SPI</li> <li>– スマートカードインタフェース</li> </ul> </li> <li>● クロック源は、4 つの内部クロック信号から選択</li> <li>● 内蔵のボーレートジェネレータにより任意のビットレートを設定可能</li> <li>● 全二重モードおよび半二重モード通信</li> <li>● データ長：7～9 ビット (調歩同期式モード)</li> <li>● ビットレート変調</li> <li>● 倍速モード</li> <li>● 自己診断機能を有効にするループバック機能 (調歩同期式モード、クロック同期式モード)</li> </ul>
I <sup>2</sup> C バスインタフェース (IIC)	<ul style="list-style-type: none"> <li>● 3 チャンネル</li> <li>● 通信フォーマット：I2C バスフォーマットまたは SMBus フォーマット</li> <li>● マスタ/スレーブモードを選択可能</li> <li>● マルチマスタ対応</li> <li>● 最大転送速度：400 kbps (スタンダードモードおよびファストモード)</li> </ul>
CAN-FD モジュール (CANFD)	<ul style="list-style-type: none"> <li>● 2 チャンネル</li> <li>● CAN-FD ISO 11898-1 (2015) 準拠</li> <li>● 通信速度 <ul style="list-style-type: none"> <li>– クラシカル CAN モード：1 Mbps</li> <li>– CAN FD モード： <ul style="list-style-type: none"> <li>公称ビットレート：最大 1 Mbps</li> <li>データビットレート：最大 8 Mbps</li> </ul> </li> </ul> </li> <li>● 合計 192 メッセージバッファ (フレームサイズが 76 バイトの場合) <ul style="list-style-type: none"> <li>– 個別バッファ：TX 用 64 個</li> <li>– 共用バッファ：TX と RX 共用 128 個 (FIFO を含む)</li> </ul> </li> <li>● 11 ビットの標準 ID および 18 ビットの拡張 ID の選択可能な ID タイプ</li> <li>● 選択可能なフレームタイプ：データフレームとリモートフレーム</li> <li>● 最大 256 の受信ルール</li> </ul>
シリアルペリフェラルインタフェース (SPI)	<ul style="list-style-type: none"> <li>● 4 チャンネル</li> <li>● SPI 転送機能 <ul style="list-style-type: none"> <li>– MOSI (マスタ出力、スレーブ入力)、MISO (マスタ入力、スレーブ出力)、SSL (スレーブ選択)、および RSPCK (SPI クロック) 信号を使用して、SPI 動作 (4 線式) またはクロック同期式動作 (3 線式) でシリアル通信が可能</li> <li>– マスタまたはスレーブモードでのシリアル通信が可能</li> </ul> </li> <li>● データフォーマット <ul style="list-style-type: none"> <li>– MSB ファースト/LSB ファーストの切り替え可能</li> <li>– 転送ビット長を 8～16、20、24、または 32 ビットに変更可能</li> <li>– 128 ビットの送信用バッファと受信用バッファ</li> <li>– 1 回の転送動作で最大 4 フレームの送受信が可能 (1 フレームは最大 32 ビット)</li> </ul> </li> <li>● バッファ構成 <ul style="list-style-type: none"> <li>– 送信/受信バッファ構成はダブルバッファ</li> </ul> </li> <li>● マスタ受信時、RSPCK は受信バッファフルで自動停止可能</li> </ul>

表 1.8 通信インタフェース (3/3)

機能	機能説明
拡張シリアルペリフェラルインタフェース (xSPI)	<ul style="list-style-type: none"> <li>● 2チャンネル</li> <li>● JESD251 準拠</li> <li>● マルチスレーブは最大 2 スレーブ (チャンネル 0 のみ)</li> <li>● プロトコルモード : 1/4/8 ピン SDR/DDR 1S-1S-1S、4S-4D-4D、8D-8D-8D</li> <li>● OctaFlash、OctaRAM、HyperFlash、および HyperRAM をサポート</li> <li>● プロトコルモード : QSPI 互換の 2/4 ピン SDR 1S-2S-2S、2S-2S-2S 1S-4S-4S、4S-4S-4S</li> <li>● 設定可能なアドレス長</li> <li>● 設定可能な初期アクセスレイテンシサイクル</li> <li>● XiP モードをサポート</li> <li>● CS ごとに 64 MB までのアドレス空間に対応</li> <li>● 低レイテンシのバーストリードプリフェッチ機能</li> <li>● 高スループットのバーストライト高性能バッファ</li> <li>● 最大 4 コマンドまで設定可能なマニュアルコマンド</li> <li>● 出力クロック/入カストロップのポートタイミングシフト</li> <li>● リセット解除後の自動コマンド設定 : 最大 4 コマンド</li> </ul>

注 1. EtherCAT は、Beckhoff Automation GmbH, Germany の登録商標です。

表 1.9 アナログ

機能	機能説明
12 ビット A/D コンバータ (ADC12)	<ul style="list-style-type: none"> <li>● 12 ビット × 2 ユニット (ユニット 0 : 4 チャンネル、ユニット 1 : 8 チャンネル)</li> <li>● 分解能 : 12 ビット</li> <li>● 変換時間 0.84 μs/チャンネル</li> <li>● 動作モード スキャンモード (シングルスキャンモード/連続スキャンモード/3 グループスキャンモード) グループ優先制御</li> <li>● サンプル&amp;ホールド機能 共用のサンプル&amp;ホールド回路を搭載 上記に加え、チャンネル専用サンプル&amp;ホールド回路を 3 チャンネル搭載 (ユニット 0 のみ)</li> <li>● サンプルング可変機能 チャンネルごとにサンプルング時間が設定可能</li> <li>● ダブルトリガモード (A/D 変換データ 2 重化機能)</li> <li>● 3 種類の A/D 変換開始方法 ソフトウェアトリガ、タイマ (MTU3, GPT) のトリガ、外部トリガ</li> <li>● ELC によるイベントリンク機能をサポート</li> </ul>
温度センサユニット (TSU)	<ul style="list-style-type: none"> <li>● 1 チャンネル</li> <li>● 相対精度 : ±1°C (Typ)</li> </ul>

表 1.10 産業用インタフェース用ハードウェアアクセラレータ

機能	機能説明
ΔΣ インタフェース (DSMIF)	<ul style="list-style-type: none"> <li>● 3 チャンネル × 2 ユニット</li> <li>● 2 入力 (U/V) または 3 入力 (U/V/W) 選択可能</li> <li>● 最大 6 本の ΔΣ モジュレータを外部から接続可能</li> <li>● Sinc フィルタは、1 次、2 次、または 3 次を選択可能</li> </ul>
三角関数ユニット (TFU)	<p>sin、cos、arctan、hypot_k (<math>\sqrt{x^2 + y^2}/k</math>) の計算</p> <ul style="list-style-type: none"> <li>● sin と cos の同時計算</li> <li>● arctan と hypot_k の同時計算</li> </ul>



表 1.11 セーフティ

機能	機能説明
メモリプロテクションユニット (MPU)	<ul style="list-style-type: none"> <li>Cortex-R52 MPU 2ステージ MPU (EL2 および EL1) 各 MPU あたり 24 領域</li> <li>マスタ MPU Cortex-R52 以外のマスタ (DMAC、USB、イーサネット MAC、CoreSight、SHOSTIF、PHOSTIF) に対するメモリプロテクション</li> </ul>
レジスタライトプロテクション機能	プログラムが暴走したときに備え、重要なレジスタの書き換えを防止
CRC 演算器 (CRC)	<ul style="list-style-type: none"> <li>2 チャンネル</li> <li>8、16、または 32 ビット単位の任意のデータ長に対して CRC コードを生成</li> <li>以下の 4 つの多項式から選択可能： <ul style="list-style-type: none"> <li><math>X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1</math> (32-Ethernet)</li> <li><math>X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} + X^{20} + X^{19} + X^{18} + X^{14} + X^{13} + X^{11} + X^{10} + X^9 + X^8 + X^6 + 1</math> (CRC-32G)</li> <li><math>X^{16} + X^{15} + X^2 + 1</math> (CRC-16)</li> <li><math>X^{16} + X^{12} + X^5 + 1</math> (CRC-CCITT)</li> <li><math>X^8 + X^2 + X + 1</math> (CRC-8)</li> </ul> </li> </ul>
クロックモニタ回路 (CLMA)	<ul style="list-style-type: none"> <li>PLL 回路または低速オンチップオシレータからの異常な出カクロック周波数を監視</li> <li>入カクロック発振停止の検出：使用可能</li> </ul>
データ演算回路 (DOC)	16 ビットのデータを比較、加算、または減算する機能
独立周辺モジュール	<ul style="list-style-type: none"> <li>以下のセーフティ機能専用周辺モジュールが利用可能です： <ul style="list-style-type: none"> <li>GPT：4 チャンネル</li> <li>SCI：1 チャンネル</li> <li>IIC：1 チャンネル</li> <li>SPI：1 チャンネル</li> <li>CRC：1 ユニット</li> <li>RTC：1 ユニット</li> <li>GPIO：通常 GPIO と兼用可能</li> <li>ECC 付き内蔵システム SRAM</li> </ul> </li> <li>これらの周辺モジュールは通常の周辺モジュールから独立してマッピングされているため、EL2 MPU によりアクセス保護が可能です。</li> </ul>

表 1.12 セキュリティ

機能	機能説明
セキュリティ(注1)	<ul style="list-style-type: none"> <li>セキュアブート</li> <li>JTAG 認証</li> <li>SCI/USB ブート認証</li> <li>暗号化アクセラレータ <ul style="list-style-type: none"> <li>対称暗号：CBC/ECB/CTR/GCM/XTS の AES128/192/256 ビット</li> <li>非対称暗号：ECC 256 ビット、RSA 1024/2048/3072 ビット、RSAES-OAEP</li> <li>ハッシュ：SHA-1、SHA-2</li> <li>メッセージ認証：HMAC、CMAC、GMAC</li> <li>署名アルゴリズム：NIST P-256 による ECDSA、RSASSA-PSS、RSASSA-PKCS1</li> </ul> </li> <li>TRNG</li> </ul>

注 1. 詳しくは、弊社営業担当までお問い合わせください。

表 1.13 デバッグ

機能	機能説明
デバッグインタフェース	<ul style="list-style-type: none"> <li>Arm の設計による CoreSight アーキテクチャ</li> <li>JTAG/SWD インタフェースによるデバッグ機能、トレースポートインタフェースによるトレース機能</li> </ul>

表 1.14 外部ホストインタフェース

機能	機能の説明
シリアルホストインタフェース (SHOSTIF)	<ul style="list-style-type: none"> <li>スレーブモードでのシリアル通信が可能です。</li> <li>対応インタフェース <ul style="list-style-type: none"> <li>モトローラシリアルペリフェラルインタフェース (4線式 SPI)</li> <li>デュアル、クワッド、またはオクタール SPI による拡張 SPI モード</li> </ul> </li> <li>シリアルクロック極性切り替え</li> <li>シリアルクロック位相切り替え</li> <li>シングルデータ転送</li> <li>データサイズは最大 32 ビット × 64 バースト</li> </ul>
パラレルホストインタフェース (PHOSTIF)	<ul style="list-style-type: none"> <li>同期/非同期 SRAM インタフェースモード</li> <li>同期バースト SRAM タイプ転送モード</li> <li>バス幅: 8 または 16 ビット</li> <li>同期関連 <ul style="list-style-type: none"> <li>HCKIO 同期</li> </ul> </li> <li>書き込みバッファ</li> <li>読み出しバッファ</li> <li>アドレスとデータのマルチプレクス (同期バースト SRAM タイプのみ)</li> </ul>
メールボックスおよびセマフォ (MBXSEM)	<ul style="list-style-type: none"> <li>8 つのセマフォ</li> <li>外部ホスト CPU から Cortex-R52 へと Cortex-R52 から外部ホスト CPU への両方向に用いる 4 つの 32 ビットメールボックス</li> <li>外部ホスト CPU と Cortex-R52 の両方から、割り込みの発生とクリアが可能</li> </ul>

表 1.15 その他

機能	機能説明
電源電圧	VDD = 1.1 V (Core) VCC18 = 1.8 V (PLL、USB、ADC、TSU) VCC33 = 3.3 V (I/O、USB) VCC1833 = 1.8 V (RGMII, xSPI) または 3.3 V (RMII/MII, xSPI <sup>(注1)</sup> )
動作温度	Tj = -40~+125°C
パッケージ	225 ピン FBGA (13 mm × 13 mm、0.8mm ピッチ) 121 ピン FBGA (10 mm × 10 mm、0.8 mm ピッチ)

注 1. 最高 xSPI クロック周波数は 3.3 V 時に 75 MHz です。

## 1.2 機能の比較

表 1.16 パッケージ別の機能比較

モジュール/機能		225 ピン FBGA	121 ピン FBGA
CPU	ARM Cortex-R52	シングル	
外部バス	外部バス幅	8、16 ビット	サポートなし
割り込み	外部割り込み	NMI、IRQ0~IRQ15	NMI、IRQ0~IRQ3、IRQ5~IRQ8、IRQ11~IRQ13
DMA	DMA コントローラ (DMAC)	2 ユニット (DMAC0 : 8 チャンネル、DMAC1 : 8 チャンネル)	
タイマ	マルチファンクションタイマパルスユニット 3 (MTU3)	9 チャンネル	9 チャンネル(注1)
	汎用 PWM タイマ (GPT)	18 チャンネル	18 チャンネル(注1)
	コンペアマッチタイマ (CMT)	6 チャンネル	
	コンペアマッチタイマ W (CMTW)	2 チャンネル	2 チャンネル(注1)
	ウォッチドッグタイマ	1 チャンネル	
	ポートアウトプットイネーブル 3 (POE3)	使用可能	使用可能(注1)
	GPT 用のポートアウトプットイネーブル (POEG)	使用可能	使用可能(注1)
	リアルタイムクロック (RTC)	使用可能	
通信機能	イーサネット MAC (GMAC)	1 ポート	
	イーサネットスイッチ (ETHSW)	3 ポート (PHY インタフェース)	2 ポート (PHY インタフェース)
	EtherCAT スレーブコントローラ (ESC)	3 ポート	
	USB2.0HS ホスト/ファンクションモジュール (USB)	1 ポート	
	シリアルコミュニケーションインタフェース (SCI)	6 チャンネル	5 チャンネル(注1)
	I2C バスインタフェース (IIC)	3 チャンネル	
	CANFD モジュール (CANFD)	2 チャンネル	2 チャンネル(注1)
	シリアルペリフェラルインタフェース (SPI)	4 チャンネル	
	拡張シリアルペリフェラルインタフェース (xSPI)	2 チャンネル (1.8 V または 3.3 V)	1 チャンネル(注1) (3.3 V)
ΔΣ インタフェース (DSMIF)	2 ユニット (DSMIF0 : 3 チャンネル、DSMIF1 : 3 チャンネル)	2 ユニット (DSMIF0 : 2 チャンネル、DSMIF1 : 2 チャンネル)	
三角関数ユニット (TFU)	使用可能		
12 ビット A/D コンバータ (ADC12)	2 ユニット (ADC120 : 4 チャンネル、ADC121 : 8 チャンネル)	サポートなし	
温度センサユニット (TSU)	使用可能		
CRC 演算器 (CRC)	2 チャンネル		
クロックモニタ回路 (CLMA)	使用可能		
データ演算回路 (DOC)	使用可能		
セキュリティ(注3)	オプション機能		
ワンタイムプログラマブルメモリ (OTP)	使用可能		
外部ホストインタフェース	シリアルホストインタフェース (SHOSTIF)	1 チャンネル	1 チャンネル(注2)
	パラレルホストインタフェース (PHOSTIF)	1 チャンネル	サポートなし
	メールボックスおよびセマフォ (MBXSEM)	使用可能	
イベントリンクコントローラ (ELC)	使用可能		

注 1. 一部の外部信号は使用できません。

注 2. 最大、Quad 接続までです。

注 3. 詳しくは、弊社営業担当までお問い合わせください。

### 1.3 製品ラインナップ

表 1.17 製品ラインナップ

グループ	型名	パッケージ	セキュリティ
RZ/N2L	R9A07G084M08GBG	PLBG0225GB-A	使用可能
	R9A07G084M04GBG	PLBG0225GB-A	使用不可
	R9A07G084M08GBA	PLBG0121GF-A	使用可能
	R9A07G084M04GBA	PLBG0121GF-A	使用不可

### 1.4 ブロック図

図 1.1 に 225 ピン製品のブロック図を示します。




図 1.1 225 ピン製品のブロック図

## 1.5 端子機能

表 1.18 に端子機能を示します。

表 1.18 端子機能 (1/7)

分類	端子名	入出力	機能
電源	VDD	入力	電源端子。システムの電源に接続してください。
	VSS	入力	グランド端子。システムの電源 (0 V) に接続してください。
	VCC1833_0 VCC1833_1 VCC1833_2 VCC1833_3 VCC1833_4	入力	各 I/O ドメインの電源端子。(1.8 V または 3.3 V) この端子は、BGA パッケージ製品専用です。
	VCC33	入力	入出力端子の電源端子
	VCC18_PLL0、VCC18_PLL1	入力	内蔵 PLL 発振器の電源端子
	AVCC18_TSU	入力	温度センサユニットの電源端子
	クロック	XTAL	出力
EXTAL		入力	
EXTCLKIN		入力	外部クロック入力端子。水晶振動子を接続する場合は、Low にしてください。
CKIO		出力	外部デバイス用の外部バスクロック出力端子
ETH0_REFCLK		出力	EtherPHY 0 用 25 MHz クロック出力端子
ETH1_REFCLK		出力	EtherPHY 1 用 25 MHz クロック出力端子
ETH2_REFCLK		出力	EtherPHY 2 用 25 MHz クロック出力端子
RMII0_REFCLK		出力	RMII0 用 50 MHz クロック出力端子
RMII1_REFCLK		出力	RMII1 用 50 MHz クロック出力端子
RMII2_REFCLK		出力	RMII2 用 50 MHz クロック出力端子
動作モードコントロール		MDX	入力
	MD0~MD2	入力	動作モード選択信号の入力端子。この端子の信号レベルは、リセット解除時の動作モードの遷移中に変更しないでください。
	MDV0~MDV4	入力	動作電圧選択信号の入力端子。この端子の信号レベルは、リセット解除時の動作モードの遷移中に変更しないでください。
	MDD	入力	ハッシュ信号による JTAG 認証有効入力端子。この端子の信号レベルは、リセット解除時の動作モードの遷移中に変更しないでください。
システムコントロール	RES#	入力	リセット信号の入力端子。この端子が Low になると、本 MPU はリセット状態となります。
	BSCANP	入力	バウンダリスキャンイネーブル信号の入力端子。この端子が High になると、バウンダリスキャンが有効となります。バウンダリスキャンを使用しない場合、この端子は Low にしてください。
	RSTOUT#	出力	外部リセット信号の出力端子

表 1.18 端子機能 (2/7)

分類	端子名	入出力	機能
デバッグインタフェース	TRST#	入力	オンチップエミュレータ用テストリセット端子
	TMS	入出力	オンチップエミュレータ用テストモード選択端子 シリアルワイヤデバッグ (SWD) モードでは SWDIO 端子として機能します。
	TDI	入力	オンチップエミュレータ用テストデータ入力端子
	TDO	出力	オンチップエミュレータ用テストデータ出力端子
	TCK	入力	オンチップエミュレータ用テストクロック端子 シリアルワイヤデバッグ (SWD) モードでは SWCLK 端子として機能します。
	TRACECLK	出力	トレースデータとの同期用クロック出力端子
	TRACCTL	出力	トレースコントロール用イネーブル信号の出力端子
	TRACEDATA0~TRACEDATA7	出力	トレースデータ出力端子
バーステートコントローラ (BSC)	A25~A0	出力	アドレス出力端子
	D15~D0	入出力	データ入出力端子
	CS0#, CS2#, CS3#, CS5#	出力	外部メモリおよびデバイス用のチップセレクト信号の出力端子
	RD#	出力	読み出し進行中を示すストロブ信号の出力端子
	RD/WR#	出力	読み出しまたは書き込みアクセスを示すストロブ信号の出力端子
	BS#	出力	バスサイクルの開始を示すステータス信号の出力端子
	AH#	出力	マルチプレクス I/O インタフェースを使用するデバイス用のアドレスホールド信号の出力端子
	WAIT#	入力	バスサイクルにウェイトサイクルを挿入する外部ウェイトコントロール信号の入力端子
	WE0#	出力	D7~D0 へのライトストロブ信号の出力端子
	WE1#	出力	D15~D8 へのライトストロブ信号の出力端子
	DQMLL	出力	D7~D0 へのデータマスクイネーブル信号の出力端子 (SDRAM 接続時)
	DQMLU	出力	D15~D8 へのデータマスクイネーブル信号の出力端子 (SDRAM 接続時)
	RAS#	出力	SDRAM ロウアドレスストロブ信号の出力端子。この端子は SDRAM の RAS#端子に接続してください。
	CAS#	出力	SDRAM カラムアドレスストロブ信号の出力端子。この端子は SDRAM の CAS#端子に接続してください。
	CKE	出力	SDRAM クロックイネーブル信号の出力端子。この端子は SDRAM の CKE 端子に接続してください。
ダイレクトメモリアクセスコントローラ (DMAC)	DREQ	入力	外部デバイス DMA 転送要求信号の入力端子
	DACK	出力	外部デバイスからの DMA 転送要求を受け付けたことを示すアクノリッジ信号の出力端子
	TEND	出力	DMA 転送終了信号の出力端子
割り込み	NMI	入力	ノンマスクブル割り込み要求信号の入力端子
	IRQ0~IRQ15	入力	外部割り込み要求信号の入力端子

表 1.18 端子機能 (3/7)

分類	端子名	入出力	機能
マルチファンクションタイ マパルスユニット 3 (MTU3)	MTIOC0A、MTIOC0B、MTIOC0C、 MTIOC0D	入出力	TGRA0~TGRD0 インพุットキャプチャ入力、アウトプ ットコンペア出力、および PWM 出力端子
	MTIOC1A、MTIOC1B	入出力	TGRA1、TGRB1 インพุットキャプチャ入力、アウトプ ットコンペア出力、および PWM 出力端子
	MTIOC2A、MTIOC2B	入出力	TGRA2、TGRB2 インพุットキャプチャ入力、アウトプ ットコンペア出力、および PWM 出力端子
	MTIOC3A、MTIOC3B、MTIOC3C、 MTIOC3D	入出力	TGRA3~TGRD3 インพุットキャプチャ入力、アウトプ ットコンペア出力、および PWM 出力端子
	MTIOC4A、MTIOC4B、MTIOC4C、 MTIOC4D	入出力	TGRA4~TGRD4 インพุットキャプチャ入力、アウトプ ットコンペア出力、および PWM 出力端子
	MTIC5U、MTIC5V、MTIC5W	入力	TGRU5、TGRV5、TGRW5 インพุットキャプチャ入 力、およびデッドタイム補償機能の入力端子
	MTIOC6A、MTIOC6B、MTIOC6C、 MTIOC6D	入出力	TGRA6~TGRD6 インพุットキャプチャ入力/アウト ットコンペア出力/PWM 出力端子
	MTIOC7A、MTIOC7B、MTIOC7C、 MTIOC7D	入出力	TGRA7~TGRD7 インพุットキャプチャ入力/アウト ットコンペア出力/PWM 出力端子
	MTIOC8A、MTIOC8B、MTIOC8C、 MTIOC8D	入出力	TGRA8~TGRD8 インพุットキャプチャ入力/アウト ットコンペア出力/PWM 出力端子
	MTCLKA、MTCLKB、MTCLKC、 MTCLKD	入力	MTU3 用外部クロック入力端子
ポートアウトプットイネー ブル 3 (POE3)	POE0#、POE4#、POE8#、POE10#、 POE11#	入力	MTU3 をハイインピーダンス状態にする要求信号の入 力端子
汎用 PWM タイマ (GPT)/ GPT 用のポートアウトプ ットイネーブル (POEG)	GTETRGA、GTETRGB、GTETRGC、 GTETRGD	入力	外部トリガ入力端子および出力禁止要求の入力端子
	GTETRGA、GTETRGSB	入力	外部トリガ入力端子および出力禁止要求の入力端子 (SAFETY)
	GTIOC0A~GTIOC17A、GTIOC0B~ GTIOC17B	入出力	インพุットキャプチャ入力/アウトプットコンペア出 力/PWM 出力端子
	GTADSML0、GTADSML1、 GTADSMP0、GTADSMP1	出力	A/D 変換開始要求監視用の出力端子
コンペアマッチタイマ W (CMTW)	CMTW0_TIC0、CMTW0_TIC1、 CMTW1_TIC0、CMTW1_TIC1	入力	CMTW インพุットキャプチャ入力端子
	CMTW0_TOC0、CMTW0_TOC1、 CMTW1_TOC0、CMTW1_TOC1	出力	CMTW アウトプットコンペア出力端子
リアルタイムクロック (RTC)	RTCAT1HZ	出力	RTC 1 Hz 出力端子



表 1.18 端子機能 (4/7)

分類	端子名	入出力	機能
シリアルコミュニケーションインタフェース (SCI)	SCK0~SCK5	入出力	クロック入出力端子 (クロック同期式モード/簡易 SPI モード/スマートカードモード)
	RXD0~RXD5	入力	受信データ入力端子 (調歩同期式モード/クロック同期式モード/スマートカードモード)
	TXD0~TXD5	出力	送信データ出力端子 (調歩同期式モード/クロック同期式モード/スマートカードモード)
	CTS0#~CTS5#	入力	送信開始信号の入力端子 (調歩同期式モード/クロック同期式モード)、アクティブ Low
	RTS0#~RTS5#	出力	受信出力端子 (調歩同期式モード/クロック同期式モード)、アクティブ Low
	SCL0~SCL5	入出力	I2C クロック入出力端子 (簡易 I2C モード)
	SDA0~SDA5	入出力	I2C データ入出力端子 (簡易 I2C モード)
	MISO0~MISO5	入出力	スレーブ送信データ入出力端子 (簡易 SPI モード)
	MOSI0~MOSI5	入出力	マスタ送信データ入出力端子 (簡易 SPI モード)
	SS0#~SS5#	入力	チップセレクト入力端子 (簡易 SPI モード)、アクティブ Low
	DE0~DE5	出力	ドライバインイーブル出力端子 (調歩同期式モード)
I2C バスインタフェース (IIC)	IIC_SCL0~IIC_SCL2	入出力	クロック入出力端子
	IIC_SDA0~IIC_SDA2	入出力	データ入出力端子
イーサネット	ETH0_TXCLK~ETH2_TXCLK	入出力	TX クロック入力端子 (MII モード) TX クロック出力端子 (RGMII モード)
	ETH0_TXD0~ETH2_TXD0	出力	TX データ 0 出力端子 (RGMII、RMII、MII モード)
	ETH0_TXD1~ETH2_TXD1	出力	TX データ 1 出力端子 (RGMII、RMII、MII モード)
	ETH0_TXD2~ETH2_TXD2	出力	TX データ 2 出力端子 (RGMII、MII モード)
	ETH0_TXD3~ETH2_TXD3	出力	TX データ 3 出力端子 (RGMII、MII モード)
	ETH0_TXEN~ETH2_TXEN	出力	TX データインイーブル出力端子 (RMII、MII モード) TX データインイーブル/TX データエラー (TX_CTL) 端子 (RGMII モード)
	ETH0_TXER~ETH2_TXER	出力	TX データエラー出力端子 (MII モード)
	ETH0_RXCLK~ETH2_RXCLK	入力	RX クロック入力端子 (RGMII、RMII、MII モード)
	ETH0_RXD0~ETH2_RXD0	入力	RX データ 0 入力端子 (RGMII、RMII、MII モード)
	ETH0_RXD1~ETH2_RXD1	入力	RX データ 1 入力端子 (RGMII、RMII、MII モード)
	ETH0_RXD2~ETH2_RXD2	入力	RX データ 2 入力端子 (RGMII、MII モード)
	ETH0_RXD3~ETH2_RXD3	入力	RX データ 3 入力端子 (RGMII、MII モード)
	ETH0_RXDV~ETH2_RXDV	入力	RX データ有効入力端子 (MII モード) キャリア検知/RX データ有効 (CRS_DV) 入力端子 (RMII モード) RX データ有効/RX エラー (RX_CTL) 入力端子 (RGMII モード)
	ETH0_RXER~ETH2_RXER	入力	RX データエラー端子 (RMII、MII モード)
	ETH0_CRS~ETH2_CRS	入力	キャリア検知入力端子 (MII モード)
	ETH0_COL~ETH2_COL	入力	衝突検出の入力端子 (MII モード)
イーサネット MAC (GMAC)	GMAC_PTPTRG0	入力	PTP タイマトリガ外部入力端子 0
	GMAC_PTPTRG1	入力	PTP タイマトリガ外部入力端子 1
	GMAC_MDC	出力	マネジメントデータクロック出力端子
	GMAC_MDIO	入出力	マネジメントデータ入出力端子

表 1.18 端子機能 (5/7)

分類	端子名	入出力	機能
イーサネットスイッチ (ETHSW)	ETHSW_LPI0	出力	Port 0 MAC ステータスは、PHY からの低電力アイドルシーケンスを現在受信中であることを示す。
	ETHSW_LPI1	出力	Port 1 MAC ステータスは、PHY からの低電力アイドルシーケンスを現在受信中であることを示す。
	ETHSW_LPI2	出力	Port 2 MAC ステータスは、PHY からの低電力アイドルシーケンスを現在受信中であることを示す。
	ETHSW_PTPOUT0~ ETHSW_PTPOUT3	出力	イーサネットスイッチタイマパルス出力端子
	ETHSW_TDMAOUT0~ ETHSW_TDMAOUT3	出力	イーサネットスイッチ TDMA タイマ出力端子
	ETHSW_PHYLINK0~ ETHSW_PHYLINK2	入力	イーサネットスイッチ PHY リンクステータス入力端子
	ETHSW_MDC	出力	マネジメントデータクロック出力端子
	ETHSW_MDIO	入出力	マネジメントデータ入出力端子
EtherCAT スレーブコントローラ (ESC)	ESC_LED RUN	出力	EtherCAT RUN LED 信号の出力端子
	ESC_IRQ	出力	EtherCAT IRQ 信号の出力端子
	ESC_LED STER	出力	EtherCAT デュアルカラーステート LED 信号の出力端子
	ESC_LED ERR	出力	EtherCAT エラー LED 信号の出力端子
	ESC_LINKACT0~ESC_LINKACT2	出力	EtherCAT リンク/アクティビティ LED 信号の出力端子
	ESC_SYNC0、ESC_SYNC1	出力	EtherCAT SYNC 信号の出力端子
	ESC_LATCH0、ESC_LATCH1	入力	EtherCAT LATCH 信号の入力端子
	ESC_RESETOUT#	出力	EtherCAT リセット信号の出力端子
	ESC_I2CCLK	出力	EtherCAT EEPROM I2C クロック信号の出力端子
	ESC_I2CDATA	入出力	EtherCAT EEPROM I2C データ信号の入出力端子
	ESC_PHYLINK0~ESC_PHYLINK2	入力	EtherCAT PHY リンクステータス信号の入力端子
	ESC_MDC	出力	マネジメントデータクロック出力端子
	ESC_MDIO	入出力	マネジメントデータ入出力端子
USB2.0 ホスト/ファンクションモジュール	VCC33_USB	入力	USB 用電源入力端子
	VCC18_USB	入力	USB 用電源入力端子
	VSS_USB	入力	USB 用グランド入力端子
	AVCC18_USB	入力	USB 用アナログ電源入力端子
	USB_RREF	入力	USB 用基準電流入力端子。この端子は VSS_USB 端子に 1.8 k $\Omega$ ( $\pm 1\%$ ) の抵抗で接続してください。
	USB_DP	入出力	USB バス D+データ入出力端子
	USB_DM	入出力	USB バス D-データ入出力端子
	USB_VBUSEN	出力	USB 用 VBUS パワーイネーブル信号の出力端子
	USB_OVRCUR	入力	USB 用過電流信号の入力端子
	USB_VBUSIN	入力	USB ケーブル接続/切断検出の入力端子
	USB_EXICEN	出力	OTG 電源 IC 制御出力端子
	USB_OTGID	入力	OTG ID 入力端子

表 1.18 端子機能 (6/7)

分類	端子名	入出力	機能
CANFD モジュール (CANFD)	CANRX0、CANRX1	入力	受信データ入力端子
	CANTX0、CANTX1	出力	送信データ出力端子
	CANRXDP0、CANRXDP1	出力	受信データフェーズ出力端子
	CANTXDP0、CANTXDP1	出力	送信データフェーズ出力端子
シリアルペリフェラルインタフェース (SPI)	SPI_RSPCK0~SPI_RSPCK3	入出力	クロック入出力端子
	SPI_MOSI0~SPI_MOSI3	入出力	マスタ送信データ入出力端子
	SPI_MISO0~SPI_MISO3	入出力	スレーブ送信データ入出力端子
	SPI_SSL00~SPI_SSL30	入出力	スレーブセレクト信号の入出力端子
	SPI_SSL01~SPI_SSL31、 SPI_SSL02~SPI_SSL32、 SPI_SSL13~SPI_SSL33	出力	スレーブセレクト信号の出力端子
拡張シリアルペリフェラルインタフェース (xSPI)	XSPI0_CKP、XSPI1_CKP、 XSPI0_CKN	出力	クロック出力端子
	XSPI0_CS0#、XSPI1_CS0#、 XSPI0_CS1#	出力	チップセレクト出力端子
	XSPI0_DS、XSPI1_DS	入出力	リードデータストロブ/ライトデータマスク入出力端子
	XSPI0_IO0~XSPI0_IO7、XSPI1_IO0 ~XSPI1_IO7	入出力	Data0~Data7 入出力端子
	XSPI0_RESET0#、XSPI0_RESET1#	出力	マスタリセットステータス出力端子
	XSPI0_RSTO0#、XSPI0_RSTO1#	入力	スレーブリセットステータス入力端子
	XSPI0_INT0#、XSPI0_INT1#	入力	割り込み入力端子
	XSPI0_ECS0#、XSPI0_ECS1#	入力	誤り訂正ステータス入力端子
	XSPI0_WP0#、XSPI0_WP1#	出力	書き込み保護出力端子
$\Delta\Sigma$ インタフェース (DSMIF)	MCLK0~MCLK5	入出力	クロック入出力端子
	MDAT0~MDAT5	入力	データ入力端子
12 ビット A/D コンバータ (ADC12)	AN000~AN003、 AN100~AN107	入力	A/D コンバータ用アナログ入力端子
	ADTRG0#、ADTRG1#	入力	A/D 変換開始のための外部トリガ入力端子
シリアルホストインタフェース (SHOSTIF)	HSPI_CK	入力	クロック入力端子
	HSPI_CS#	入力	チップセレクト入力端子
	HSPI_IO0~HSPI_IO7	入出力	Data0~Data7 入出力端子
	HSPI_INT#	出力	割り込み出力端子

表 1.18 端子機能 (7/7)

分類	端子名	入出力	機能
パラレルホストインタフェース (PHOSTIF)	HCKIO	入力	バスクロック入力端子
	HA0~HA20	入力	アドレス入力端子
	HD0~HD15	入出力	データ入出力端子
	HCS0#	入力	チップセレクト入力端子 (バースト転送をサポート)
	HCS1#	入力	チップセレクト入力端子 (BSC ADMUX モードをサポート)
	HRD#	入力	読み出しアクセスを示すストロブ入力端子
	HWAIT#	出力	バスサイクルがウェイト状態であることを示す出力端子
	HWRSTB#	入力	書き込みアクセスを示すストロブ入力端子
	HWR0#	入力	HD7~HD0 へのライトストロブ/バイトイネーブル入力端子
	HWR1#	入力	HD15~HD8 へのライトストロブ/バイトイネーブル入力端子
	HERROUT#	出力	バスアクセスエラー割り込み信号の出力端子
	HBS#	入力	バスサイクル入力端子
メールボックスおよびセマフォ (MBXSEM)	MBX_HINT#	出力	Cortex-R52 からホスト CPU へのメールボックスの割り込み出力端子
アナログ電源	VCC18_ADC0、VCC18_ADC1	入力	12 ビット A/D コンバータのアナログ電源入力端子。12 ビット A/D コンバータを使用しない場合は、この端子を 1.8 V 電源に接続してください。
	VREFH0、VREFH1	入力	12 ビット A/D コンバータの基準電圧入力端子。12 ビット A/D コンバータを使用しない場合は、この端子を 1.8 V 電源に接続してください。
I/O ポート	P00_0~P24_2	入出力	汎用入出力端子

1.6 225 ピン FBGA のピン割り付け

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	
A	VSS	P01_0	P00_2	P00_4	P24_0	P22_1	P22_0	P21_3	P20_4	VSS	AN106	AN104	AN103	AN101	VSS	A
B	P01_5	P01_2	P00_3	P00_5	P24_1	P22_3	P21_7	P21_1	P20_1	AN105	AN102	AN100	AN000	AN002	P19_0	B
C	P01_7	P01_3	P00_6	P00_0	P24_2	P22_2	P21_5	P21_2	AN107	VREFH1	VREFH0	AN001	AN003	AVCC18_TSU	P18_6	C
D	P02_1	P01_6	P01_1	P00_7	P00_1	P23_7	P21_6	P20_2	P20_3	VSS	VSS	VSS	P18_5	P18_2	P18_1	D
E	P02_3	TRST#	P02_0	P01_4	VCC1833_2	VCC33	P21_4	VCC33	VCC18_ADC1	VSS	VCC18_ADC0	P18_4	P18_3	P18_0	P17_7	E
F	P02_7	P02_5	P02_2	P02_4	P02_6	VDD	VSS	VDD	VDD	VDD	VCC1833_4	P17_0	P17_4	P17_3	P17_5	F
G	P03_5	BSCANP	P03_0	P03_6	P03_7	VDD	VSS	VSS	VSS	VDD	P16_6	P16_3	P16_0	P16_7	P17_6	G
H	P04_0	P04_1	P04_5	P04_4	P04_6	VDD	VSS	VSS	VSS	VDD	P16_1	P15_6	P15_4	P16_2	P16_5	H
J	P04_7	P05_1	P05_3	P05_2	P05_0	VDD	VSS	VSS	VSS	VDD	VCC1833_3	P14_5	P14_4	P15_5	P15_7	J
K	P05_4	P05_5	P05_6	P06_3	VCC1833_1	VDD	VDD	VDD	VSS	VDD	P15_3	P14_2	P14_6	P15_1	P15_2	K
L	VSS	P06_0	P06_1	P06_6	VCC33	VCC1833_0	P09_7	P10_2	P10_3	P13_2	P15_0	P13_4	P14_0	P14_1	VSS	L
M	P05_7	P06_2	P06_7	P07_3	P08_6	P09_4	P09_6	P10_1	P10_4	VCC33	P13_7	P13_5	P13_6	P14_3	P14_7	M
N	P06_4	P06_5	P07_1	P08_4	P08_7	P09_2	P09_5	P10_0	VCC18_PLL1	VSS	P12_4	P13_3	VSS_USB	VSS	VSS_USB	N
P	P07_0	P07_2	P08_5	P09_0	MDX	RES#	VDD	VSS	VCC18_PLL0	AVCC18_USB	VCC18_USB	VSS_USB	USB_DM	VSS_USB	USB_RREF	P
R	VSS	P07_4	P09_1	P09_3	VSS	EXT_CLKIN	EXTAL	XTAL	VSS	AVCC18_USB	VCC33_USB	VSS_USB	USB_DP	VSS_USB	VSS	R
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	

図 1.2 225 ピン FBGA のピン配置図 (上面図)

表 1.19 機能別の端子一覧 (225 ピン FBGA) (1/8)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	バス、DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD、USB)	その他 (DSMIF、メールボックス)	割り込み	ADC12	ホストインタフェース (SHOSTIF、PHOSTIF)
A1	—	VSS	—	—	—	—	—	—	—	—
A2	VCC1833_2	—	P01_0	CAS#	MTIOC4C / GTIOC3A	GMAC_MDIO / ETHSW_MDIO / ESC_MDIO / CTS2#	MCLK1	—	—	—
A3	VCC1833_2	—	P00_2	RD#	MTIC5V	ETH2_TXEN / TXD2 / SDA2 / MOSI2 / USB_OVRCUR	—	—	—	—
A4	VCC1833_2	—	P00_4	WAIT#	MTIOC3A / GTIOC0A	ETH2_RXER	MCLK0	IRQ13	—	HWAIT#
A5	VCC1833_2	—	P24_0	D12 / CKE / DREQ	MTIOC0B / GTETRGB	ETH2_RXD1 / RXD1 / SCL1 / MISO1	MDAT4	—	—	HD12
A6	—	TRACECTL	P22_1	D8	GTETRGB / POE4#	ESC_LINKACT2 / SS4# / CTS4# / RTS4#	—	—	—	HD8
A7	—	TRACEDATA7	P22_0	D7	MTIOC7D / GTIOC17B	DE5	MDAT3	IRQ15	—	HD7
A8	—	TRACEDATA2	P21_3	D2	MTIOC6C / GTIOC15A	TXD5 / SDA5 / MOSI5 / SPI_SSL33	MCLK1	—	—	HD2
A9	—	MDV3	P20_4	—	—	ETHSW_TDMAOUT3 / ETHSW_PTPOUT0 / ESC_LINKACT1	—	—	—	—
A10	—	VSS	—	—	—	—	—	—	—	—
A11	—	—	—	—	—	—	—	—	AN106	—
A12	—	—	—	—	—	—	—	—	AN104	—
A13	—	—	—	—	—	—	—	—	AN103	—

表 1.19 機能別の端子一覧 (225 ピン FBGA) (2/8)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	バス、DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD、USB)	その他 (DSMIF、メールボックス)	割り込み	ADC12	ホストインタフェース (SHOSTIF、PHOSTIF)
A14	—	—	—	—	—	—	—	—	AN101	—
A15	—	VSS	—	—	—	—	—	—	—	—
B1	VCC1833_2	—	P01_5	WE0# / DQMLL	—	ETH2_TXD0	—	—	—	—
B2	VCC1833_2	—	P01_2	CS2#	MTIOC4B / GTIOC2B	ETH2_TXD3	—	IRQ2	—	—
B3	VCC1833_2	—	P00_3	RD/WR#	MTIC5W	ETH2_REFCLK / RMII2_REFCLK / SS2# / CTS2# / RTS2#	—	IRQ1	—	—
B4	VCC1833_2	—	P00_5	CS0#	MTIOC3C / GTIOC0B	ETHSW_PHYLINK2 / ETHSW_PHYLINK0 / ESC_PHYLINK2 / ESC_PHYLINK0	MDAT0	—	—	—
B5	VCC1833_2	—	P24_1	D13 / CAS#	MTIOC0C / GTETRGC / POE8#	ETH2_RXCLK	MCLK5	—	—	HD13
B6	—	—	P22_3	D10	MTIOC8D / GTETRGSB	RXD5 / SCL5 / MISO5	—	—	—	HD10
B7	—	TRACEDATA6	P21_7	D6 / DREQ	MTIOC7C / GTIOC17A	DE0	MCLK3	IRQ10	—	HD6
B8	—	TRACEDATA0	P21_1	D0	MTIOC6A / GTIOC14A / CMTW0_TIC0	ESC_SYNC0 / ESC_SYNC1 / SCK5 / SPI_SSL20 / IIC_SCL1	MCLK0	—	—	HSPI_INT # / HD0
B9	—	MDV0	P20_1	—	—	ETHSW_TDMAOUT0 / ETHSW_PTPOUT3 / ESC_LINKACT0	—	—	—	—
B10	—	—	—	—	—	—	—	—	AN105	—
B11	—	—	—	—	—	—	—	—	AN102	—
B12	—	—	—	—	—	—	—	—	AN100	—
B13	—	—	—	—	—	—	—	—	AN000	—
B14	—	—	—	—	—	—	—	—	AN002	—
B15	VCC1833_4	MDV4	P19_0	—	—	USB_VBUSEN	—	—	—	—
C1	—	TRACEDATA1	P01_7	A19	MTIOC1B / GTIOC9B	ETHSW_LPI1 / SCK1 / SPI_RSPCK3 / CANRX0	—	—	ADTRG0#	HA19
C2	VCC1833_2	—	P01_3	AH#	MTIOC4D / GTIOC3B	ETH2_TXD2	—	—	—	—
C3	VCC1833_2	—	P00_6	CS5#	MTIOC3B / GTIOC1A	ETH2_TXCLK	—	—	—	—
C4	VCC1833_2	—	P00_0	D15	—	ETH2_RXD3 / SCK2 / DE2	—	—	—	HD15
C5	VCC1833_2	—	P24_2	D14 / RAS#	MTIOC0D / GTETRGD	ETH2_RXD2 / TXD1 / SDA1 / MOSI1	MDAT5	—	—	HD14
C6	—	TRACECLK	P22_2	D9	MTIOC8C / GTETRGSB	SPI_SSL12	MCLK1	IRQ4	—	HD9
C7	—	TRACEDATA4	P21_5	D4	MTIOC7A / GTIOC16A / CMTW1_TOC1	CTS5# / SPI_MISO0	MCLK2	IRQ6	ADTRG1#	HD4
C8	—	TRACEDATA1	P21_2	D1	MTIOC6B / GTIOC14B / CMTW0_TIC1	ESC_SYNC0 / ESC_SYNC1 / RXD5 / SCL5 / MISO5 / SPI_MISO2 / IIC_SDA1	MDAT0	—	—	HD1
C9	—	—	—	—	—	—	—	—	AN107	—
C10	—	VREFH1	—	—	—	—	—	—	—	—
C11	—	VREFH0	—	—	—	—	—	—	—	—
C12	—	—	—	—	—	—	—	—	AN001	—
C13	—	—	—	—	—	—	—	—	AN003	—
C14	—	AVCC18_TSU	—	—	—	—	—	—	—	—
C15	VCC1833_4	TRACECLK	P18_6	—	MTIC5W	XSPI1_IO7 / ETH1_COL / SCK4 / DE4 / SPI_MISO2 / IIC_SCL2	—	IRQ11	ADTRG0#	—
D1	—	—	P02_1	A17	—	ETHSW_PTPOUT1 / ESC_SYNC1 / ESC_SYNC0 / DE1	—	—	—	HA17

表 1.19 機能別の端子一覧 (225 ピン FBGA) (3/8)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	バス、DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD、USB)	その他 (DSMIF、メールボックス)	割り込み	ADC12	ホストインタフェース (SHOSTIF、PHOSTIF)
D2	—	TRACEDATA0	P01_6	A20	MTIOC1A / GTIOC9A	GMAC_PTPTRG1 / ESC_LATCH1 / ESC_LATCH0 / CTS1# / CANTXDP1	—	—	—	HA20
D3	VCC1833_2	—	P01_1	CKE	MTIOC3D / GTIOC1B	GMAC_MDC / ETHSW_MDC / ESC_MDC / DE2	MDAT1	—	—	—
D4	VCC1833_2	—	P00_7	RAS#	MTIOC4A / GTIOC2A	—	—	IRQ13	—	—
D5	VCC1833_2	—	P00_1	A13	MTIC5U	ETH2_RXDV / RXD2 / SCL2 / MISO2	—	IRQ0	—	—
D6	VCC1833_2	—	P23_7	D11 / BS#	MTIOC0A / GTETRGA	ETH2_RXD0 / SCK1	MCLK4	—	—	HD11
D7	—	TRACEDATA5	P21_6	D5 / TEND	MTIOC7B / GTIOC16B	CTS0#	MDAT2	IRQ9	—	HD5
D8	—	MDV1	P20_2	—	—	ETHSW_TDMAOUT1 / ETHSW_PTPOUT2 / ESC_LED RUN / ESC_LEDSTER / DE3	—	—	—	—
D9	—	MDV2	P20_3	—	—	ETHSW_TDMAOUT2 / ETHSW_PTPOUT1 / ESC_LEDERR	—	—	—	—
D10	—	VSS	—	—	—	—	—	—	—	—
D11	—	VSS	—	—	—	—	—	—	—	—
D12	—	VSS	—	—	—	—	—	—	—	—
D13	VCC1833_4	TRACECTL	P18_5	RAS#	MTIC5V	XSPI1_IO6 / ETH2_COL / RXD4 / SCL4 / MISO4 / SPI_MOSI2 / CANRX0	—	—	—	—
D14	VCC1833_4	—	P18_2	BS#	MTIOC4B / MTIOC4D / GTIOC2B / GTIOC3B	XSPI1_CS0# / ETH1_COL / SCK0 / IIC_SDA2	—	—	—	—
D15	VCC1833_4	—	P18_1	WE1# / DQMLU	MTIOC3D / GTIOC1B	SS3# / CTS3# / RTS3#	—	IRQ10	ADTRG1#	HSPI_IO7 / HWR1#
E1	—	—	P02_3	A15 / AH#	MTIOC2B / GTIOC10B / POE11#	ETHSW_TDMAOUT1 / SS1# / CTS1# / RTS1# / SPI_SSL30 / CANRX1	—	IRQ15	—	HA15
E2	—	TRST#	—	—	—	—	—	—	—	—
E3	—	TRACEDATA2	P02_0	A18	GTADSMLO	ETHSW_LPI2 / RXD1 / SCL1 / MISO1 / SPI_MISO3 / CANTX1 / USB_OTGID	—	IRQ4	—	HA18
E4	VCC1833_2	—	P01_4	WE1# / DQMLU	POE0#	ETH2_TXD1	—	IRQ3	—	—
E5	VCC1833_2	VCC1833_2	—	—	—	—	—	—	—	—
E6	—	VCC33	—	—	—	—	—	—	—	—
E7	—	TRACEDATA3	P21_4	D3	MTIOC6D / GTIOC15B	ETHSW_PTPOUT1 / ESC_SYNC0 / ESC_SYNC1 / SS5# / CTS5# / RTS5# / SPI_SSL02	MDAT1 / MBX_HI NT#	—	—	HD3
E8	—	VCC33	—	—	—	—	—	—	—	—
E9	—	VCC18_ADC1	—	—	—	—	—	—	—	—
E10	—	VSS	—	—	—	—	—	—	—	—
E11	—	VCC18_ADC0	—	—	—	—	—	—	—	—
E12	VCC1833_4	—	P18_4	CAS#	MTIC5U	XSPI1_IO5 / ETH1_CRS / TXD4 / SDA4 / MOSI4 / SPI_RSPCK2 / CANTX0	—	IRQ1	—	—
E13	VCC1833_4	—	P18_3	CKE	MTIOC4D / MTIOC4B / GTIOC3B / GTIOC2B / CMTW1_TIC1	XSPI1_IO4 / ETH2_CRS / CANRXDP1	—	IRQ0	—	—
E14	VCC1833_4	—	P18_0	WE0# / DQMLL	MTIOC4C / MTIOC4A / GTIOC3A / GTIOC2A	TXD3 / SDA3 / MOSI3	—	—	—	HSPI_IO6 / HWR0#

表 1.19 機能別の端子一覧 (225 ピン FBGA) (4/8)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	バス、DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD、USB)	その他 (DSMIF、メールボックス)	割り込み	ADC12	ホストインタフェース (SHOSTIF、PHOSTIF)
E15	VCC1833_4	—	P17_7	RD# / DACK	MTIOC4A / MTIOC4C / GTIOC2A / GTIOC3A	XSPI1_CKP / RXD3 / SCL3 / MISO3	—	—	—	HRD#
F1	—	TCK	P02_7	—	—	TXD5 / SDA5 / MOSI5	—	—	—	—
F2	—	TDI	P02_5	WE1# / DQMLU	—	ETHSW_TDMAOUT3 / SCK5 / SPI_SSL31	—	—	—	—
F3	—	—	P02_2	A16	MTIOC2A / GTIOC10A / POE10# / RTCAT1HZ	ETHSW_TDMAOUT0 / TXD1 / SDA1 / MOSI1 / SPI_MOSI3 / CANTX0	—	IRQ14	—	HA16
F4	—	TDO	P02_4	WE0# / DQMLL	—	DE1 / SPI_SSL33	—	—	—	—
F5	—	TMS	P02_6	—	—	RXD5 / SCL5 / MISO5	—	—	—	—
F6	—	VDD	—	—	—	—	—	—	—	—
F7	—	VSS	—	—	—	—	—	—	—	—
F8	—	VDD	—	—	—	—	—	—	—	—
F9	—	VDD	—	—	—	—	—	—	—	—
F10	—	VDD	—	—	—	—	—	—	—	—
F11	VCC1833_4	VCC1833_4	—	—	—	—	—	—	—	—
F12	VCC1833_4	MDD	P17_0	—	—	XSPI1_IO1 / ESC_IRQ / SS0# / CTS0# / RTS0#	—	—	—	—
F13	VCC1833_4	TRACECLK	P17_4	DACK	MTIOC3C / GTETRGB / GTIOC0A	XSPI1_IO3 / CTS3# / SPI_SSL32	—	—	—	—
F14	VCC1833_4	TRACECTL	P17_3	DREQ	GTETRGA / POE0#	XSPI1_IO2 / SPI_SSL31	—	—	ADTRG1#	—
F15	VCC1833_4	RSTOUT#	P17_5	TEND	MTIOC3A / GTETRGC / GTIOC0B	USB_OVRCUR	—	—	—	—
G1	—	—	P03_5	A12	MTIOC3A / GTIOC4A	ETH2_CRS / RXD2 / SCL2 / MISO2	MCLK2	IRQ5	—	HA12
G2	—	BSCANP	—	—	—	—	—	—	—	—
G3	—	TRACEDATA3	P03_0	A14 / CS5#	GTADSM1	SCK2 / SPI_SSL32 / CANTXDP1	—	IRQ14	—	HA14
G4	—	TRACEDATA4	P03_6	A11	MTIOC3B / GTIOC4B	ETH2_COL / TXD2 / SDA2 / MOSI2 / SPI_SSL13	MDAT2	IRQ8	—	HA11
G5	—	TRACEDATA5	P03_7	A10	MTIOC3C / GTIOC5A	ETH2_TXER / SCK3	—	IRQ9	—	HA10
G6	—	VDD	—	—	—	—	—	—	—	—
G7	—	VSS	—	—	—	—	—	—	—	—
G8	—	VSS	—	—	—	—	—	—	—	—
G9	—	VSS	—	—	—	—	—	—	—	—
G10	—	VDD	—	—	—	—	—	—	—	—
G11	VCC1833_4	—	P16_6	CS0#	MTIC5V	RXD0 / SCL0 / MISO0	—	IRQ8	—	HSPI_IO5 / HCS0#
G12	VCC1833_3	—	P16_3	CS3#	GTADSM1	XSPI0_RST00# / ETH1_TXER / ETH1_CRS / SCK0 / SPI_SSL30	—	IRQ7	—	HSPI_IO3
G13	VCC1833_3	—	P16_0	—	—	XSPI0_CS1# / ETH0_TXER / ETH2_REFCLK / TXD0 / SDA0 / MOSI0 / SPI_MOSI3	MCLK3	—	—	HSPI_CS#
G14	VCC1833_4	—	P16_7	A13	MTIC5W	XSPI1_IO0 / SCK0	—	—	—	HA13
G15	VCC1833_4	—	P17_6	RDWR#	MTIOC3B / GTIOC1A	XSPI1_DS / SCK3	—	—	—	HWRSTB#
H1	—	TRACEDATA6	P04_0	A9	MTIOC3D / GTIOC5B	RXD3 / SCL3 / MISO3	—	—	—	HA9
H2	—	—	P04_1	CKIO	—	TXD3 / SDA3 / MOSI3 / SPI_MOSI0 / IIC_SDA2	—	—	—	HCKIO
H3	—	MD0	P04_5	A7	—	ETHSW_PTPOUT0 / ESC_SYNC0 / ESC_SYNC1 / DE3	—	—	—	HA7



表 1.19 機能別の端子一覧 (225 ピン FBGA) (5/8)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	バス、DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD、USB)	その他 (DSMIF、メールボックス)	割り込み	ADC12	ホストインタフェース (SHOSTIF、PHOSTIF)
H4	—	TRACEDATA7	P04_4	A8	GTADSMPO / POE10#	CTS3# / SPI_RSPCK1	—	IRQ10	—	HA8
H5	—	MD1	P04_6	A6 / DACK	RTCAT1HZ	ETH1_TXER	—	—	—	HA6
H6	—	VDD	—	—	—	—	—	—	—	—
H7	—	VSS	—	—	—	—	—	—	—	—
H8	—	VSS	—	—	—	—	—	—	—	—
H9	—	VSS	—	—	—	—	—	—	—	—
H10	—	VDD	—	—	—	—	—	—	—	—
H11	VCC1833_3	—	P16_1	CS2#	CMTW0_TOC1	XSPI0_RESET0# / RXD0 / SCL0 / MISO0 / SPI_MISO3	MDAT3	—	ADTRG0#	HCS1#
H12	VCC1833_3	—	P15_6	D14	—	XSPI0_IO7 / SPI_SSL12	MDAT2	—	—	—
H13	VCC1833_3	—	P15_4	D12	MTIOC8D	XSPI0_IO5	MDAT1	—	—	—
H14	VCC1833_3	—	P16_2	—	—	XSPI0_RESET1# / CTS0# / SPI_RSPCK3 / USB_EXICEN	—	NMI	—	HSPI_IO2 / HERROU T#
H15	VCC1833_4	—	P16_5	A15	MTIC5U	TXD0 / SDA0 / MOSI0	—	—	—	HSPI_IO4
J1	—	MD2	P04_7	A5	—	ETH0_TXER / ETH2_TXER / SPI_SSL21	—	—	—	HA5
J2	—	—	P05_1	A3	MTIOC4B / GTIOC6B / CMTW0_TIC1	ETH1_COL / CTS5# / CANRXDP0 / USB_EXICEN	MDAT3	IRQ13	—	HA3
J3	—	—	P05_3	A1	MTIOC4D / GTETRGSB / GTIOC7B / POE11# / CMTW0_TIC0	ETH0_COL / SCK4 / IIC_SDA1 / CANTX0 / USB_EXICEN	—	IRQ15	—	HA1
J4	—	—	P05_2	A2 / DREQ	MTIOC4C / GTETRGSB / GTIOC7A / CMTW0_TOC0	ETH0_CRS / DE5 / IIC_SCL1 / CANRX0 / USB_VBUSEN	—	IRQ14	—	HA2
J5	—	—	P05_0	A4	MTIOC4A / GTIOC6A / CMTW0_TOC0	ETH1_CRS / SS5# / CTS5# / RTS5# / CANTXDP0 / USB_VBUSEN	MCLK3	IRQ12	—	HA4
J6	—	VDD	—	—	—	—	—	—	—	—
J7	—	VSS	—	—	—	—	—	—	—	—
J8	—	VSS	—	—	—	—	—	—	—	—
J9	—	VSS	—	—	—	—	—	—	—	—
J10	—	VDD	—	—	—	—	—	—	—	—
J11	VCC1833_3	VCC1833_3	—	—	—	—	—	—	—	—
J12	VCC1833_3	—	P14_5	CS3#	POE8#	XSPI0_CKN	—	—	—	HSPI_INT #
J13	VCC1833_3	—	P14_4	BS#	MTIOC0B	XSPI0_DS / ESC_IRQ	—	—	—	HBS#
J14	VCC1833_3	—	P15_5	D13	—	XSPI0_IO6	MCLK2	—	—	—
J15	VCC1833_3	—	P15_7	TEND	—	XSPI0_CS0# / CTS5# / SPI_SSL13	—	—	—	—
K1	VCC1833_1	—	P05_4	A0 / DACK	GTIOC14A	ETHSW_LPI0 / RXD4 / SCL4 / MISO4 / SPI_SSL00 / CANTXDP0 / USB_OVRCUR	—	IRQ12	—	HA0
K2	VCC1833_1	—	P05_5	—	GTIOC14B / CMTW0_TOC1	ETHSW_PHYLINK1 / ESC_PHYLINK1 / SPI_RSPCK2	—	—	—	—
K3	VCC1833_1	—	P05_6	—	GTIOC15A / CMTW1_TIC0	ETH1_RXER / SPI_SSL22	—	IRQ12	—	—
K4	VCC1833_1	—	P06_3	D3	GTIOC17B / CMTW1_TIC1	ETH1_TXD0 / DE4 / SPI_MISO1 / CANTXDP1	—	—	—	—
K5	VCC1833_1	VCC1833_1	—	—	—	—	—	—	—	—
K6	—	VDD	—	—	—	—	—	—	—	—

表 1.19 機能別の端子一覧 (225 ピン FBGA) (6/8)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	バス、DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD、USB)	その他 (DSMIF、メールボックス)	割り込み	ADC12	ホストインターフェース (SHOSTIF、PHOSTIF)
K7	—	VDD	—	—	—	—	—	—	—	—
K8	—	VDD	—	—	—	—	—	—	—	—
K9	—	VSS	—	—	—	—	—	—	—	—
K10	—	VDD	—	—	—	—	—	—	—	—
K11	VCC1833_3	—	P15_3	D11	MTIOC8C	XSPI0_IO4	MCLK1	—	—	—
K12	VCC1833_3	—	P14_2	—	MTIOC8B / GTIOC8B	XSPI0_ECS0# / ETH0_CRS / ETH2_CRS	—	IRQ6	—	HSPI_CK
K13	VCC1833_3	—	P14_6	A21	—	XSPI0_CKP	—	—	—	—
K14	VCC1833_3	—	P15_1	A24 / CAS#	MTIOC0C	XSPI0_IO2 / TXD5 / SDA5 / MOSI5 / SPI_SSL10	—	—	—	—
K15	VCC1833_3	—	P15_2	A25 / RAS#	MTIOC0D	XSPI0_IO3 / SS5# / CTS5# / RTS5# / SPI_SSL11	—	—	—	—
L1	—	VSS	—	—	—	—	—	—	—	—
L2	VCC1833_1	—	P06_0	D0	GTIOC16A / CMTW1_TOC0	ETH1_TXD3 / SS4# / CTS4# / RTS4# / SPI_SSL23 / CANRX1	—	—	—	—
L3	VCC1833_1	—	P06_1	D1	GTIOC16B	ETH1_REFCLK / RMII1_REFCLK / CTS4# / SPI_SSL22 / CANTX1	—	—	—	—
L4	VCC1833_1	—	P06_6	D6	GTIOC12A	ETH1_RXD0 / SPI_SSL10	—	—	—	—
L5	—	VCC33	—	—	—	—	—	—	—	—
L6	VCC1833_0	VCC1833_0	—	—	—	—	—	—	—	—
L7	VCC1833_0	—	P09_7	—	—	ETH0_TXCLK	—	—	—	—
L8	VCC1833_0	—	P10_2	—	—	ETH0_RXD1	—	—	—	—
L9	VCC1833_0	—	P10_3	—	RTCAT1HZ	ETH0_RXD2	—	—	—	—
L10	—	TRACEDATA6	P13_2	D9 / A13	MTIOC0A / GTIOC10A / POE8#	ETHSW_PTPOUT2 / ESC_I2CCLK / SS1# / CTS1# / RTS1# / SPI_MISO0 / IIC_SCL0	MCLK4	IRQ5	—	—
L11	VCC1833_3	—	P15_0	A23 / CKE	—	XSPI0_IO1 / RXD5 / SCL5 / MISO5 / SPI_MOSI1	—	—	—	—
L12	—	—	P13_4	A0	MTIOC0D / GTIOC8B	ESC_RESETOUT#	—	—	—	—
L13	VCC1833_3	—	P14_0	—	MTCLKD	XSPI0_INT0# / ETHSW_PTPOUT1 / ESC_SYNC1 / ESC_SYNC0	—	—	—	—
L14	VCC1833_3	—	P14_1	—	MTIOC8A / GTIOC8A	XSPI0_INT1# / ETH1_COL / GMAC_PTPTRG1 / ESC_LATCH0 / ESC_LATCH1	—	—	—	HSPI_IO0
L15	—	VSS	—	—	—	—	—	—	—	—
M1	VCC1833_1	—	P05_7	—	GTIOC15B / CMTW1_TOC1	ETH1_TXD2 / TXD4 / SDA4 / MOSI4 / SPI_SSL23	—	—	—	—
M2	VCC1833_1	—	P06_2	D2	GTIOC17A	ETH1_TXD1 / CANRXDP1	—	—	—	—
M3	VCC1833_1	—	P06_7	D7	GTIOC12B	ETH1_RXD1 / SPI_SSL11	—	—	—	—
M4	VCC1833_1	—	P07_3	—	—	ETH1_RXCLK	—	—	—	—
M5	VCC1833_0	—	P08_6	—	MTIOC6C	ETH0_RXCLK	—	—	—	—
M6	VCC1833_0	—	P09_4	—	—	ETH0_TXD2	—	—	—	—
M7	VCC1833_0	—	P09_6	—	—	ETH0_TXD0	—	—	—	—
M8	VCC1833_0	—	P10_1	—	—	ETH0_RXD0	—	—	—	—
M9	VCC1833_0	—	P10_4	—	—	ETHSW_PHYLINK0 / ESC_PHYLINK0	—	IRQ11	—	—
M10	—	VCC33	—	—	—	—	—	—	—	—
M11	VCC1833_3	—	P13_7	—	MTCLKC	XSPI0_ECS1# / GMAC_PTPTRG1 / ESC_LATCH1 / ESC_LATCH0	MBX_HI NT#	—	—	—

表 1.19 機能別の端子一覧 (225 ピン FBGA) (7/8)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	バス、DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD、USB)	その他 (DSMIF、メールボックス)	割り込み	ADC12	ホストインタフェース (SHOSTIF、PHOSTIF)
M12	VCC1833_3	—	P13_5	—	MTCLKA	XSPI0_WP1# / GMAC_PTPTRG0 / ESC_LATCH0 / ESC_LATCH1 / SPI_RSPCK1 / IIC_SCL2	—	—	—	—
M13	VCC1833_3	—	P13_6	—	MTCLKB	XSPI0_WP0# / ETHSW_PTPOUT0 / ESC_SYNC0 / ESC_SYNC1	—	—	—	—
M14	VCC1833_3	—	P14_3	—	MTIOC0A	XSPI0_RST01# / ETH0_COL / ETH2_COL	—	—	—	HSPI_IO1
M15	VCC1833_3	—	P14_7	A22 / BS#	—	XSPI0_IO0 / SCK5 / SPI_MISO1	—	—	—	—
N1	VCC1833_1	—	P06_4	D4	GTIOC11A	ETH1_TXCLK / SPI_MOSI1	—	—	—	—
N2	VCC1833_1	—	P06_5	D5	GTIOC11B	ETH1_TXEN	—	—	—	—
N3	VCC1833_1	—	P07_1	—	GTIOC13B	ETH1_RXD3	—	—	—	—
N4	VCC1833_0	—	P08_4	—	MTIOC6A	ETH0_RXD3	—	—	—	—
N5	VCC1833_0	—	P08_7	—	MTIOC6D	GMAC_MDC / ETHSW_MDC / ESC_MDC	—	—	—	—
N6	VCC1833_0	—	P09_2	—	MTIOC7C	ETH0_RXER	—	IRQ0	—	—
N7	VCC1833_0	—	P09_5	—	—	ETH0_TXD1	—	—	—	—
N8	VCC1833_0	—	P10_0	—	—	ETH0_TXEN	—	—	—	—
N9	—	VCC18_PLL1	—	—	—	—	—	—	—	—
N10	—	VSS	—	—	—	—	—	—	—	—
N11	—	TRACEDATA0	P12_4	D15	MTIOC8B / GTIOC8B	ETH1_CRS / SPI_SSL01	MBX_HI NT#	—	—	—
N12	—	TRACEDATA7	P13_3	D8 / RD#	MTIOC0C / MTIOC0B / GTIOC10B / CMTW1_TOC0	ETHSW_PTPOUT3 / ESC_I2CDATA / CTS1# / SPI_RSPCK0 / IIC_SDA0	MDAT4	—	—	—
N13	—	VSS_USB	—	—	—	—	—	—	—	—
N14	—	VSS	—	—	—	—	—	—	—	—
N15	—	VSS_USB	—	—	—	—	—	—	—	—
P1	VCC1833_1	—	P07_0	—	GTIOC13A	ETH1_RXD2	—	—	—	—
P2	VCC1833_1	—	P07_2	—	—	ETH1_RXDV	—	—	—	—
P3	VCC1833_0	—	P08_5	—	MTIOC6B	ETH0_RXDV	—	—	—	—
P4	VCC1833_0	—	P09_0	—	MTIOC7A	GMAC_MDIO / ETHSW_MDIO / ESC_MDIO	—	—	—	—
P5	—	MDX	—	—	—	—	—	—	—	—
P6	—	RES#	—	—	—	—	—	—	—	—
P7	—	VDD	—	—	—	—	—	—	—	—
P8	—	VSS	—	—	—	—	—	—	—	—
P9	—	VCC18_PLL0	—	—	—	—	—	—	—	—
P10	—	AVCC18_USB	—	—	—	—	—	—	—	—
P11	—	VCC18_USB	—	—	—	—	—	—	—	—
P12	—	VSS_USB	—	—	—	—	—	—	—	—
P13	—	—	—	—	—	USB_DM	—	—	—	—
P14	—	VSS_USB	—	—	—	—	—	—	—	—
P15	—	—	—	—	—	USB_RREF	—	—	—	—
R1	—	VSS	—	—	—	—	—	—	—	—
R2	—	—	P07_4	—	—	USB_VBUSIN	—	IRQ1	ADTRG0#	—
R3	VCC1833_0	—	P09_1	—	MTIOC7B	ETH0_REFCLK / RMII0_REFCLK	—	—	—	—
R4	VCC1833_0	—	P09_3	—	MTIOC7D	ETH0_TXD3	—	—	—	—

表 1.19 機能別の端子一覧 (225 ピン FBGA) (8/8)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	バス、DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD、USB)	その他 (DSMIF、メールボックス)	割り込み	ADC12	ホストインタフェース (SHOSTIF、PHOSTIF)
R5	—	VSS	—	—	—	—	—	—	—	—
R6	—	EXTCLKIN	—	—	—	—	—	—	—	—
R7	—	EXTAL	—	—	—	—	—	—	—	—
R8	—	XTAL	—	—	—	—	—	—	—	—
R9	—	VSS	—	—	—	—	—	—	—	—
R10	—	AVCC18_USB	—	—	—	—	—	—	—	—
R11	—	VCC33_USB	—	—	—	—	—	—	—	—
R12	—	VSS_USB	—	—	—	—	—	—	—	—
R13	—	—	—	—	—	USB_DP	—	—	—	—
R14	—	VSS_USB	—	—	—	—	—	—	—	—
R15	—	VSS	—	—	—	—	—	—	—	—

1.7 121ピンFBGAのピン割り付け




図 1.3 121ピンFBGAのピン配置図（上面図）

表 1.20 機能別の端子一覧（121ピンFBGA）(1/4)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD)	その他 (DSMIF、メールボックス)	割り込み	ホストインタフェース (SHOSTIF)
A1	—	VSS	—	—	—	—	—	—	—
A2	VCC1833_2	—	P01_2	—	MTIOC4B / GTIIOC2B	ETH2_TXD3	—	IRQ2	—
A3	VCC1833_2	—	P00_5	—	MTIOC3C / GTIIOC0B	ETHSW_PHYLINK2 / ETHSW_PHYLINK0 / ESC_PHYLINK0	MDAT0	—	—
A4	VCC1833_2	—	P00_4	—	MTIOC3A / GTIIOC0A	ETH2_RXER	MCLK0	IRQ13	—
A5	VCC1833_2	—	P24_2	—	MTIIOC0D / GTETRGD	ETH2_RXD2 / TXD1 / SDA1 / MOSI1	MDAT5	—	—
A6	VCC1833_2	—	P24_1	—	MTIIOC0C / GTETRGC / POE8#	ETH2_RXCLK	MCLK5	—	—
A7	VCC1833_2	—	P24_0	DREQ	MTIIOC0B / GTETRGB	ETH2_RXD1 / RXD1 / SCL1 / MISO1	MDAT4	—	—
A8	—	TRACEDATA0	P21_1	—	MTIOC6A / GTIIOC14A / CMTW0_TIC0	ESC_SYNC0 / ESC_SYNC1 / SCK5 / SPI_SSL20 / IIC_SCL1	MCLK0	—	HSPI_INT #
A9	—	TRACEDATA1	P21_2	—	MTIOC6B / GTIIOC14B / CMTW0_TIC1	ESC_SYNC0 / ESC_SYNC1 / RXD5 / SCL5 / MISO5 / SPI_MISO2 / IIC_SDA1	MDAT0	—	—
A10	—	MDV3	P20_4	—	—	ETHSW_TDMAOUT3 / ETHSW_PTPOUT0 / ESC_LINKACT1	—	—	—
A11	—	VSS	—	—	—	—	—	—	—
B1	VCC1833_2	—	P01_5	—	—	ETH2_TXD0	—	—	—
B2	VCC1833_2	—	P01_4	—	POE0#	ETH2_TXD1	—	IRQ3	—
B3	VCC1833_2	—	P00_6	—	MTIOC3B / GTIIOC1A	ETH2_TXCLK	—	—	—
B4	VCC1833_2	—	P00_2	—	MTIC5V	ETH2_TXEN / TXD2 / SDA2 / MOSI2	—	—	—
B5	VCC1833_2	—	P00_0	—	—	ETH2_RXD3 / SCK2 / DE2	—	—	—
B6	VCC1833_2	—	P23_7	—	MTIIOC0A / GTETRGA	ETH2_RXD0 / SCK1	MCLK4	—	—
B7	—	TRACEDATA2	P21_3	—	MTIIOC6C / GTIIOC15A	TXD5 / SDA5 / MOSI5	MCLK1	—	—

表 1.20 機能別の端子一覧 (121 ピン FBGA) (2/4)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD)	その他 (DSMIF、メールボックス)	割り込み	ホストインタフェース (SHOSTIF)
B8	—	MDV1	P20_2	—	—	ETHSW_TDMAOUT1 / ETHSW_PTPOUT2 / ESC_LEDRUN / ESC_LEDSTER	—	—	—
B9	—	MDV0	P20_1	—	—	ETHSW_TDMAOUT0 / ETHSW_PTPOUT3 / ESC_LINKACT0	—	—	—
B10	VCC1833_4	TRACECLK	P18_6	—	MTIC5W	ETH1_COL / SCK4 / DE4 / SPI_MISO2 / IIC_SCL2	—	IRQ11	—
B11	VCC1833_4	—	P18_4	—	MTIC5U	ETH1_CRS / TXD4 / SDA4 / MOSI4 / SPI_RSPCK2 / CANTX0	—	IRQ1	—
C1	—	TDI	P02_5	—	—	ETHSW_TDMAOUT3 / SCK5	—	—	—
C2	VCC1833_2	—	P01_3	—	MTIOC4D / GTIOC3B	ETH2_TXD2	—	—	—
C3	—	TRST#	—	—	—	—	—	—	—
C4	VCC1833_2	VCC1833_2	—	—	—	—	—	—	—
C5	VCC1833_2	—	P00_1	—	MTIC5U	ETH2_RXDV / RXD2 / SCL2 / MISO2	—	IRQ0	—
C6	—	VCC33	—	—	—	—	—	—	—
C7	—	TRACEDATA3	P21_4	—	MTIOC6D / GTIOC15B	ETHSW_PTPOUT1 / ESC_SYNC0 / ESC_SYNC1 / SS5# / CTS5# / RTS5#	MDAT1 / MBX_HINT#	—	—
C8	—	MDV2	P20_3	—	—	ETHSW_TDMAOUT2 / ETHSW_PTPOUT1 / ESC_LEDERR	—	—	—
C9	VCC1833_4	TRACECTL	P18_5	—	MTIC5V	ETH2_COL / RXD4 / SCL4 / MISO4 / SPI_MOSI2 / CANRX0	—	—	—
C10	VCC1833_4	—	P18_3	—	MTIOC4D / MTIOC4B / GTIOC3B / GTIOC2B / CMTW1_TIC1	ETH2_CRS / CANRXDP1	—	IRQ0	—
C11	VCC1833_4	RSTOUT#	P17_5	TEND#	MTIOC3A / GTETRGC / GTIOC0B	—	—	—	—
D1	—	TCK	P02_7	—	—	TXD5 / SDA5 / MOSI5	—	—	—
D2	—	TDO	P02_4	—	—	DE1	—	—	—
D3	—	TMS	P02_6	—	—	RXD5 / SCL5 / MISO5	—	—	—
D4	—	VDD	—	—	—	—	—	—	—
D5	—	VSS	—	—	—	—	—	—	—
D6	—	VDD	—	—	—	—	—	—	—
D7	—	VDD	—	—	—	—	—	—	—
D8	—	AVCC18_TSU	—	—	—	—	—	—	—
D9	VCC1833_4	—	P18_2	—	MTIOC4B / MTIOC4D / GTIOC2B / GTIOC3B	ETH1_COL / SCK0 / IIC_SDA2	—	—	—
D10	VCC1833_4	MDD	P17_0	—	—	ESC_IRQ / SS0# / CTS0# / RTS0#	—	—	—
D11	VCC1833_4	—	P16_5	—	MTIC5U	TXD0 / SDA0 / MOSI0	—	—	—
E1	—	MD1	P04_6	DACK#	RTCAT1HZ	ETH1_TXER	—	—	—
E2	—	MD0	P04_5	—	—	ETHSW_PTPOUT0 / ESC_SYNC0 / ESC_SYNC1	—	—	—
E3	—	BSCANP	—	—	—	—	—	—	—
E4	—	VCC33	—	—	—	—	—	—	—
E5	—	VSS	—	—	—	—	—	—	—
E6	—	VSS	—	—	—	—	—	—	—
E7	—	VSS	—	—	—	—	—	—	—
E8	—	VSS	—	—	—	—	—	—	—
E9	VCC1833_4	VCC1833_4	—	—	—	—	—	—	—
E10	VCC1833_3	—	P16_3	—	GTADSMIP1	XSPI0_RSTO0# / ETH1_TXER / ETH1_CRS / SCK0	—	IRQ7	HSPI_IO3
E11	VCC1833_3	—	P16_2	—	—	XSPI0_RESET1# / CTS0#	—	NMI	HSPI_IO2

表 1.20 機能別の端子一覧 (121 ピン FBGA) (3/4)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD)	その他 (DSMIF、メールボックス)	割り込み	ホストインタフェース (SHOSTIF)
F1	—	VSS	—	—	—	—	—	—	—
F2	—	MD2	P04_7	—	—	ETH2_TXER / SPI_SSL21	—	—	—
F3	VCC1833_1	—	P05_5	—	GTIOC14B / CMTW0_TOC1	ETHSW_PHYLINK1 / ESC_PHYLINK1 / SPI_RSPCK2	—	—	—
F4	—	VDD	—	—	—	—	—	—	—
F5	—	VDD	—	—	—	—	—	—	—
F6	—	VSS	—	—	—	—	—	—	—
F7	—	VSS	—	—	—	—	—	—	—
F8	—	VDD	—	—	—	—	—	—	—
F9	VCC1833_4	—	P16_6	—	MTIC5V	RXD0 / SCL0 / MISO0	—	IRQ8	—
F10	VCC1833_3	—	P16_0	—	—	XSPI0_CS1# / ETH2_REFCLK / TXD0 / SDA0 / MOSI0	—	—	HSPI_CS#
F11	—	VSS	—	—	—	—	—	—	—
G1	VCC1833_1	—	P05_6	—	GTIOC15A / CMTW1_TIC0	ETH1_RXER / SPI_SSL22	—	IRQ12	—
G2	VCC1833_1	—	P05_7	—	GTIOC15B / CMTW1_TOC1	ETH1_TXD2 / TXD4 / SDA4 / MOSI4 / SPI_SSL23	—	—	—
G3	VCC1833_1	VCC1833_1	—	—	—	—	—	—	—
G4	—	VSS	—	—	—	—	—	—	—
G5	—	VDD	—	—	—	—	—	—	—
G6	—	VDD	—	—	—	—	—	—	—
G7	—	VDD	—	—	—	—	—	—	—
G8	—	VSS	—	—	—	—	—	—	—
G9	VCC1833_3	VCC1833_3	—	—	—	—	—	—	—
G10	VCC1833_3	—	P15_2	—	MTIOC0D	XSPI0_IO3 / SS5# / CTS5# / RTS5# / SPI_SSL11	—	—	—
G11	VCC1833_3	—	P15_7	TEND#	—	XSPI0_CS0# / CTS5# / SPI_SSL13	—	—	—
H1	VCC1833_1	—	P06_1	—	GTIOC16B	ETH1_REFCLK / RMI11_REFCLK / CTS4# / SPI_SSL22 / CANTX1	—	—	—
H2	VCC1833_1	—	P06_0	—	GTIOC16A / CMTW1_TOC0	ETH1_TXD3 / SS4# / CTS4# / RTS4# / SPI_SSL23 / CANRX1	—	—	—
H3	VCC1833_1	—	P06_6	—	GTIOC12A	ETH1_RXD0 / SPI_SSL10	—	—	—
H4	VCC1833_1	—	P06_3	—	GTIOC17B / CMTW1_TIC1	ETH1_TXD0 / DE4 / SPI_MISO1 / CANTXDP1	—	—	—
H5	—	VSS	—	—	—	—	—	—	—
H6	—	VDD	—	—	—	—	—	—	—
H7	—	VCC33	—	—	—	—	—	—	—
H8	—	VCC33	—	—	—	—	—	—	—
H9	VCC1833_3	—	P15_0	—	—	XSPI0_IO1 / RXD5 / SCL5 / MISO5 / SPI_MOSI1	—	—	—
H10	VCC1833_3	—	P14_7	—	—	XSPI0_IO0 / SCK5 / SPI_MISO1	—	—	—
H11	VCC1833_3	—	P15_1	—	MTIOC0C	XSPI0_IO2 / TXD5 / SDA5 / MOSI5 / SPI_SSL10	—	—	—
J1	VCC1833_1	—	P06_4	—	GTIOC11A	ETH1_TXCLK / SPI_MOSI1	—	—	—
J2	VCC1833_1	—	P06_2	—	GTIOC17A	ETH1_TXD1 / CANRXDP1	—	—	—
J3	VCC1833_1	—	P07_1	—	GTIOC13B	ETH1_RXD3	—	—	—
J4	—	VCC33	—	—	—	—	—	—	—
J5	—	RES#	—	—	—	—	—	—	—
J6	—	VSS	—	—	—	—	—	—	—
J7	—	VCC18_PLL0	—	—	—	—	—	—	—

表 1.20 機能別の端子一覧 (121 ピン FBGA) (4/4)

ピン番号	I/O 電源ドメイン	電源クロックシステム制御	I/O ポート	DMAC	タイマ (MTU3、POEG、GPT/POE3、CMTW、RTC)	通信 (xSPI、GMAC、ETHSW、ESC、SCI、SPI、IIC、CANFD)	その他 (DSMIF、メールボックス)	割り込み	ホストインターフェース (SHOSTIF)
J8	—	VSS	—	—	—	—	—	—	—
J9	VCC1833_3	—	P14_2	—	MTIOC8B / GTIOC8B	XSPI0_ECS0# / ETH2_CRS	—	IRQ6	HSPI_CK
J10	VCC1833_3	—	P14_3	—	MTIOC0A	XSPI0_RST01# / ETH2_COL	—	—	HSPI_IO1
J11	VCC1833_3	—	P14_6	—	—	XSPI0_CK_P	—	—	—
K1	VCC1833_1	—	P06_5	—	GTIOC11B	ETH1_TXEN	—	—	—
K2	VCC1833_1	—	P06_7	—	GTIOC12B	ETH1_RXD1 / SPI_SSL11	—	—	—
K3	VCC1833_1	—	P07_3	—	—	ETH1_RXCLK	—	—	—
K4	VCC1833_0	—	P08_7	—	MTIOC6D	GMAC_MDC / ETHSW_MDC / ESC_MDC	—	—	—
K5	—	MDX	—	—	—	—	—	—	—
K6	VCC1833_0	VCC1833_0	—	—	—	—	—	—	—
K7	—	EXTCLKIN	—	—	—	—	—	—	—
K8	—	VCC18_PLL1	—	—	—	—	—	—	—
K9	—	—	P13_3	—	MTIOC0C / MTIOC0B / GTIOC10B / CMTW1_TOC0	ETHSW_PTPOUT3 / ESC_I2CDATA / CTS1# / IIC_SDA0	MDAT4	—	—
K10	VCC1833_3	—	P13_5	—	MTCLKA	XSPI0_WP1# / GMAC_PTPTRG0 / ESC_LATCH0 / ESC_LATCH1 / SPI_RSPCK1 / IIC_SCL2	—	—	—
K11	VCC1833_3	—	P14_1	—	MTIOC8A / GTIOC8A	XSPI0_INT1# / ETH1_COL / GMAC_PTPTRG1 / ESC_LATCH0 / ESC_LATCH1	—	—	HSPI_IO0
L1	—	VSS	—	—	—	—	—	—	—
L2	VCC1833_1	—	P07_0	—	GTIOC13A	ETH1_RXD2	—	—	—
L3	VCC1833_1	—	P07_2	—	—	ETH1_RXDV	—	—	—
L4	VCC1833_0	—	P09_0	—	MTIOC7A	GMAC_MDIO / ETHSW_MDIO / ESC_MDIO	—	—	—
L5	—	VSS	—	—	—	—	—	—	—
L6	—	EXTAL	—	—	—	—	—	—	—
L7	—	XTAL	—	—	—	—	—	—	—
L8	—	VSS	—	—	—	—	—	—	—
L9	—	—	P13_2	—	MTIOC0A / GTIOC10A / POE8#	ETHSW_PTPOUT2 / ESC_I2CCLK / SS1# / CTS1# / RTS1# / IIC_SCL0	MCLK4	IRQ5	—
L10	—	—	P13_4	—	MTIOC0D / GTIOC8B	ESC_RESETOUT#	—	—	—
L11	—	VSS	—	—	—	—	—	—	—



## 2. 電気的特性

特に説明がない限り、本 LSI の電気特性は以下の条件で定義されます。

条件：

VDD = 1.05~1.15 V

VCC18 = VCC1833\_n (1.8 V モード) = VCC18\_PLL0 = VCC18\_PLL1 = VCC18\_USB = AVCC18\_USB = VCC18\_ADC0 = VCC18\_ADC1 = AVCC18\_TSU = VREFH0 = VREFH1 = 1.70~1.95 V

VCC33 = VCC1833\_n (3.3 V モード) = VCC33\_USB = 3.135~3.465 V

VSS = VSS\_USB = 0 V

Tj = -40~+125°C

### 2.1 絶対最大定格

表 2.1 絶対最大定格

項目	シンボル	値	単位
電源電圧 (3.3 V モード)	VCC33、 VCC1833_0、 VCC1833_1、 VCC1833_2、 VCC1833_3、 VCC1833_4	-0.3~+3.8	V
電源電圧 (1.8 V モード)	(VCC18) VCC1833_0 VCC1833_1、 VCC1833_2、 VCC1833_3、 VCC1833_4	-0.3~+2.5	V
電源電圧	VDD	-0.3~+1.5	V
入力電圧	Vin (3.3 V ロジック)	-0.3~VCC33 + 0.3	V
入力電圧	Vin (1.8 V ロジック)	-0.3~VCC18 + 0.3	V
アナログ電源電圧	VCC18_PLL0、 VCC18_PLL1、 VCC18_USB、 AVCC18_USB、 VCC18_ADC0、 VCC18_ADC1、 AVCC18_TSU <sup>(注1)</sup>	-0.3~VCC18 <sup>(注2)</sup> + 0.3 または 2.5 の小さい方	V
	VCC33_USB	-0.3~VCC33 + 0.3 または 3.8 の小さい方	V
電源電圧差	VCC33-VCC18	-2.5~+ 2.1	V
アナログ入力電圧	VAN	-0.3~VCC18_ADC0/1 + 0.3 ま たは 2.5 の小さい方	V
基準電圧	VREFH0、VREFH1	-0.3~VCC18_ADC0/1 + 0.3 ま たは 2.5 の小さい方	V
水晶振動子端子入力電圧	XTAL、EXTAL	-0.3~+1.5	V
動作温度 (ジャンクション温度)	Tj	-40~+125	°C
保存温度	Tstg	-55~+125	°C

注 1. アナログブロックを使用しないときは、アナログ電源端子は、VCC18 に接続してください。それらの端子を開放したままにしないでください。

注 2. 慣例として、「VCC18」は 1.8 V モードの VCC1833\_n などのチップ電源を仮想的に示しています。

**【使用上の注意】絶対最大定格を超えて LSI を使用した場合、MCU の永久破壊となることがあります。**

## 2.2 電源

表 2.2 電源

項目	シンボル	値	Min	Typ	Max	単位
電源電圧	VCC33		3.135	—	3.465	V
	VDD		1.05	1.1	1.15	V
	VSS		—	0	—	V
マルチ電圧モードに対応する電源電圧	VCC1833_0、 VCC1833_1、 VCC1833_2、 VCC1833_3、 VCC1833_4	3.3 V モード	3.135	3.3	3.465	V
		1.8 V モード (VCC18)	1.70	1.8	1.95	V
アナログ電源電圧	VCC18_PLL0		—	VCC18	—	V
	VCC18_PLL1		—	VCC18	—	V
	VCC33_USB		—	VCC33	—	V
	VCC18_USB		—	VCC18	—	V
	AVCC18_USB		—	VCC18	—	V
	VCC18_ADC0		—	VCC18	—	V
	VCC18_ADC1		—	VCC18	—	V
	AVCC18_TSU		—	VCC18	—	V
	VSS_USB		—	0	—	V

## 2.3 電源投入／遮断シーケンス

電源投入／遮断シーケンスとタイミングを以下の図と表に示します。

電源投入では、1.1 V と 1.8 V 電源（例：VDD、VCC18、および AVCC）を最初に供給し、それから 3.3 V 電源（例：VCC33）を供給する必要があります。電源投入シーケンスは、100 ms 以内に完了する必要があります。リセット信号（例：RES#）は、電源投入中 Low レベルにしておく必要があります。

電源遮断では、まず 3.3 V 電源（例：VCC33）を先に遮断し、それから 1.1 V と 1.8 V 電源（例：VDD、VCC18、および AVCC）を遮断する必要があります。電源遮断シーケンスは、100 ms 以内に完了する必要があります。

各電源の投入時の立ち上がりと遮断時の立ち下がりの時間は、10 μs より長い必要があります。

電源電圧とリセット信号は、単調に立ち上がる必要があります。

電源電圧に負の電圧を印加しないでください。

リセット信号（すなわち RES#）が High に駆動されているときは、EXTAL/XTAL または EXTCLKIN 端子に安定したクロックを供給しなければなりません。




図 2.1 電源投入/遮断シーケンス

表 2.3 電源投入/遮断シーケンスタイミング

No.	シンボル	説明	値		
			Min	Typ	Max
(1)	Trisepwr	電源電圧の立ち上がり時間	10 $\mu$ s	—	30 ms
(2)	Tdly18	1.1 V 電源電圧の立ち上がり開始から、1.8 V 電源電圧の立ち上がり完了までの遅延時間	0	—	100 ms
(3)	Tdly33	1.8 V 電源電圧の立ち上がり完了から、3.3 V 電源電圧の立ち上がり完了までの遅延時間	0	—	100 ms
(4)	Tdlyreset	XTAL/EXTAL 使用時の 3.3 V 電源電圧の立ち上がり完了から、RES#信号の立ち上がり開始までの遅延時間	10 ms	—	—
		EXTCLKIN 使用時の 3.3 V 電源電圧の立ち上がり完了から、RES#信号の立ち上がり開始までの遅延時間	1 ms	—	—
(5)	Trisereset	RES#信号の立ち上がり時間	—	—	150 $\mu$ s
(6)	Tdly33d	RES#信号の立ち下がり開始から、3.3 V 電源電圧の立ち下がり開始までの遅延時間	10 $\mu$ s	—	—
(7)	Tdly18d	3.3 V 電源電圧の立ち下がり開始から、1.8 V 電源電圧の立ち下がり開始までの遅延時間	0	—	100 ms
(8)	Tdly11d	1.8 V 電源電圧の立ち下がり開始から、1.1 V 電源電圧の立ち下がり開始までの遅延時間	0	—	100 ms
(9)	Tdlytotal	全ての電源電圧の起動時間	—	—	100 ms
(10)	Tdlytotald	全ての電源電圧の遮断時間	—	—	100 ms
(11)	Tfallpwr	電源電圧の立ち下がり時間	10 $\mu$ s	—	30 ms

## 2.4 DC 特性

表 2.4 DC 特性 (3.3 V モード)

項目	シンボル	条件	Min	Typ	Max	単位
入力 High レベル電圧	$V_{IH33}$	3.3 V モード、シュミットトリガ制御無効、P07_4 端子を除く	2.0	—	$VCC33 + 0.3$	V
入力 Low レベル電圧	$V_{IL33}$		-0.3	—	0.8	V
正トリガ電圧	$V_{T33+}$	3.3 V モード、シュミットトリガ制御有効、P07_4 端子を除く	0.9	—	2.1	V
負トリガ電圧	$V_{T33-}$		0.7	—	1.9	V
ヒステリシス電圧	$\Delta V_{T33}$		0.2	—	—	V
入力 High レベル電圧 2	$V_{IH33\_2}$	3.3 V モード、シュミットトリガ制御無効、P07_4 端子のみ	$VCC33 \times 0.7$	—	$VCC33 + 0.3$	V
入力 Low レベル電圧 2	$V_{IL33\_2}$		-0.3	—	$VCC33 \times 0.3$	V
正トリガ電圧 2	$V_{T33+\_2}$	3.3 V モード、シュミットトリガ制御有効、P07_4 端子のみ	—	—	$VCC33 \times 0.72$	V
負トリガ電圧 2	$V_{T33-\_2}$		$VCC33 \times 0.3$	—	—	V
ヒステリシス電圧 2	$\Delta V_{T33\_2}$		$VCC33 \times 0.1$	—	—	V
出力 High レベル電圧	$V_{OH33}$	Low、 $IOH = -2$ mA	$VCC33 - 0.4$	—	—	V
	$V_{OH33}$	Middle、 $IOH = -4$ mA	$VCC33 - 0.4$	—	—	V
	$V_{OH33}$	High、 $IOH = -8$ mA	$VCC33 - 0.4$	—	—	V
	$V_{OH33}$	Ultra High、 $IOH = -12$ mA	$VCC33 - 0.4$	—	—	V
出力 Low レベル電圧	$V_{OL33}$	Low、 $IOL = 2$ mA	—	—	0.4	V
	$V_{OL33}$	Middle、 $IOL = 4$ mA	—	—	0.4	V
	$V_{OL33}$	High、 $IOL = 8$ mA	—	—	0.4	V
	$V_{OL33}$	Ultra High、 $IOL = 12$ mA	—	—	0.4	V
入力リーク電流	$ I_{in} $	$V_{in} = 0$ V、 $V_{in} = VCC33$	—	—	10	$\mu$ A
スリーステートリーク電流 (オフ状態)	$ I_{TS} $	$V_{in} = 0$ V、 $V_{in} = VCC33$	—	—	10	$\mu$ A
入力プルアップ抵抗の値	$R_{pu}$	$V_{in} = 0$ V	15	—	300	k $\Omega$
入力プルアップ抵抗の電流	$I_{pu}$	$V_{in} = 0$ V	-220	—	-11	$\mu$ A
入力プルダウン抵抗の値	$R_{pd}$	$V_{in} = VCC33$	15	—	300	k $\Omega$
入力プルダウン抵抗の電流	$I_{pd}$	$V_{in} = VCC33$	11	—	220	$\mu$ A
入力容量	$C_{in}$	全入出力端子および全入力端子	—	—	10	pF

表 2.5 DC 特性 (1.8 V モード) (1/2)

項目	シンボル	条件	Min	Typ	Max	単位
入力 High レベル電圧	$V_{IH18}$	1.8 V モード、シュミットトリガ制御無効	$VCC18 \times 0.65$	—	$VCC18 + 0.3$	V
入力 Low レベル電圧	$V_{IL18}$		-0.3	—	$VCC18 \times 0.35$	V
正トリガ電圧	$V_{T18+}$	1.8 V モード、シュミットトリガ制御有効	$VCC18 \times 0.4$	—	$VCC18 \times 0.7$	V
負トリガ電圧	$V_{T18-}$		$VCC18 \times 0.3$	—	$VCC18 \times 0.6$	V
ヒステリシス電圧	$\Delta V_{T18}$		$VCC18 \times 0.1$	—	—	V
出力 High レベル電圧	$V_{OH18}$	Low、 $IOH = -2$ mA	$VCC18 - 0.45$	—	—	V
	$V_{OH18}$	Middle、 $IOH = -4$ mA	$VCC18 - 0.45$	—	—	V
	$V_{OH18}$	High、 $IOH = -8$ mA	$VCC18 - 0.45$	—	—	V
	$V_{OH18}$	Ultra High、 $IOH = -12$ mA	$VCC18 - 0.45$	—	—	V

表 2.5 DC 特性 (1.8 V モード) (2/2)

項目	シンボル	条件	Min	Typ	Max	単位
出力 Low レベル電圧	V <sub>OL18</sub>	Low、IOL = 2 mA	—	—	0.45	V
	V <sub>OL18</sub>	Middle、IOL = 4 mA	—	—	0.45	V
	V <sub>OL18</sub>	High、IOL = 8 mA	—	—	0.45	V
	V <sub>OL18</sub>	Ultra High、IOL = 12 mA	—	—	0.45	V
入力リーク電流	I <sub>in</sub>	V <sub>in</sub> = 0 V、V <sub>in</sub> = VCC18	—	—	10	μA
スリーステートリーク電流 (オフ状態)	I <sub>TSl</sub>	V <sub>in</sub> = 0 V、V <sub>in</sub> = VCC18	—	—	10	μA
入力プルアップ抵抗の値	R <sub>pu</sub>	V <sub>in</sub> = 0 V	15	—	300	kΩ
入力プルアップ抵抗の電流	I <sub>pu</sub>	V <sub>in</sub> = 0 V	-120	—	-6	μA
入力プルダウン抵抗の値	R <sub>pd</sub>	V <sub>in</sub> = VCC18	15	—	300	kΩ
入力プルダウン抵抗の電流	I <sub>pd</sub>	V <sub>in</sub> = VCC18	6	—	120	μA
入力容量	C <sub>in</sub>	全入出力端子および全入力端子	—	—	10	pF

表 2.6 USB2.0 USB\_RREF 端子

項目	シンボル	条件	Min	Typ	Max	単位
基準抵抗(注1)	R <sub>REF</sub>	—	—	1.8 (±1%)	—	kΩ

注 1. USB\_RREF 端子に接続した基準抵抗は外部から本 LSI への接続のためのものです。

表 2.7 USB2.0 プルアップ/プルダウン抵抗

項目	シンボル	条件	Min	Typ	Max	単位
USB_DP プルアップ抵抗 (ファンクションコントローラ選択時)	R <sub>PU</sub>	アイドル状態	0.900	—	1.575	kΩ
		送受信	1.425	—	3.090	kΩ
USB_DP/USB_DM プルダウン抵抗 (ホストコントローラ選択時)	R <sub>PD</sub>	—	14.25	—	24.80	kΩ

表 2.8 USB2.0 ホスト/ファンクション関連端子 (ロースピードおよびフルスピード)

項目	シンボル	条件	Min	Typ	Max	単位
入力 High レベル電圧	V <sub>FSIH</sub>	—	2.0	—	—	V
入力 Low レベル電圧	V <sub>FSIL</sub>	—	—	—	0.8	V
差動入力感度	V <sub>FSDI</sub>	(USB_DP) - (USB_DM)	0.2	—	—	V
差動共通モードレンジ	V <sub>FSCM</sub>	—	0.8	—	2.5	V
出力 Low レベル電圧	V <sub>FSOL</sub>	IFSOL = 2 mA	0.0	—	0.3	V
出力 High レベル電圧	V <sub>FSOH</sub>	IFSOH = -200 μA	2.8	—	3.6	V
出力信号クロスオーバー電圧	V <sub>FSCRS</sub>	—	1.3	—	2.0	V

表 2.9 USB2.0 ホスト/ファンクション関連端子 (ハイスピード) (1/2)

項目	シンボル	条件	Min	Typ	Max	単位
スケルチ検出しきい値電圧 (差動電圧)	V <sub>HSSQ</sub>	—	100	—	150	mV
切断検出しきい値電圧 (差動電圧)	V <sub>HSDSC</sub>	—	525	—	625	mV
共通モード電圧範囲	V <sub>HSCM</sub>	—	-50	—	500	mV
アイドル状態	V <sub>HSOI</sub>	—	-10.0	—	10.0	mV
出力 High レベル電圧	V <sub>HSOH</sub>	—	360	—	440	mV
出力 Low レベル電圧	V <sub>HSOL</sub>	—	-10.0	—	10.0	mV

表 2.9 USB2.0 ホスト/ファンクション関連端子 (ハイスピード) (2/2)

項目	シンボル	条件	Min	Typ	Max	単位
Chirp J 出力電圧 (差動)	V <sub>CHIRPJ</sub>	—	700	—	1100	mV
Chirp K 出力電圧 (差動)	V <sub>CHIRPK</sub>	—	-900	—	-500	mV

表 2.10 消費電流

項目	シンボル	条件	Min	Typ	Max	単位
通常動作	I <sub>vdd</sub>	ICLK = 200 MHz、CPU0CLK = 400 MHz、T <sub>j</sub> ≤ 110°C	—	—	310	mA
	I <sub>VCC33</sub>	(注1)	—	25	—	mA
	I <sub>VCC1833_0</sub>	(注1)	—	9	—	mA
	I <sub>VCC1833_1</sub>	(注1)	—	9	—	mA
	I <sub>VCC1833_2</sub>	(注1)	—	9	—	mA
	I <sub>VCC1833_3</sub>	(注1)	—	9	—	mA
	I <sub>VCC1833_4</sub>	(注1)	—	9	—	mA
	I <sub>VCC18_PLL0</sub>	—	—	—	6	mA
	I <sub>VCC18_PLL1</sub>	—	—	—	6	mA
	I <sub>VCC18_USB</sub>	—	—	—	39	mA
	I <sub>VCC18_ADC0</sub>	—	—	—	3	mA
	I <sub>VCC18_ADC1</sub>	—	—	—	3	mA
	I <sub>VCC18_TSU</sub>	—	—	—	2	mA
I <sub>VCC33_USB</sub>	—	—	—	6	mA	
低消費電力モード(注2)	I <sub>vdd</sub>	全モジュールが非アクティブ	—	6	—	mA
	I <sub>VCC33</sub>	—	—	6	—	mA
	I <sub>VCC1833_0</sub>	—	—	2	—	mA
	I <sub>VCC1833_1</sub>	—	—	2	—	mA
	I <sub>VCC1833_2</sub>	—	—	2	—	mA
	I <sub>VCC1833_3</sub>	—	—	2	—	mA
	I <sub>VCC1833_4</sub>	—	—	2	—	mA
	I <sub>VCC18_PLL0</sub>	—	—	3.5	—	mA
	I <sub>VCC18_PLL1</sub>	—	—	0.1	—	mA
	I <sub>VCC18_USB</sub>	—	—	0.5	—	mA
	I <sub>VCC18_ADC0</sub>	—	—	0.2	—	mA
	I <sub>VCC18_ADC1</sub>	—	—	0.2	—	mA
	I <sub>VCC18_TSU</sub>	—	—	0.1	—	mA
I <sub>VCC33_USB</sub>	—	—	0.3	—	mA	

注. ここに示す値は参考値です。実際の動作電流はシステムに大きく依存します。(例えば、I/O 負荷やトグル周波数による鈍った波形など。) 必ずシステム上でこれら電流値を測定してください。

注 1. IO 消費電流 (I<sub>VCC33</sub>、I<sub>VCC1833\_n</sub> (n = 0~4)) は、80 mA 以下である必要があります。(表 2.11 の ΣIOH)

注 2. 設定可能なモジュールはすべて停止または最低クロック周波数設定のスタンバイモードとし、すべての入出力ポートのプルアップおよびプルダウンまたは動作なし、および室温での測定とします。

表 2.11 出力許容電流

項目	シンボル	条件	Min	Typ	Max	単位
出力 Low レベル許容電流 (端子ごとの最大値)	IOL	全出力端子	—	—	12	mA
出力 Low レベル許容電流 (総和)	ΣIOL	全出力端子の総和	—	—	80	mA
出力 High レベル許容電流 (端子ごとの最大値)	IOH	全出力端子	—	—	-12	mA
出力 High レベル許容電流 (総和)	ΣIOH	全出力端子の総和	—	—	-80	mA

注. LSI の信頼性を確保するため、すべての出力電流値はこの表の値の範囲である必要があります。

表 2.12 熱抵抗値 (参考)

項目	シンボル	パッケージ	Max	単位
熱抵抗	Θja	225 ピン FBGA (13 mm × 13 mm、0.8 mm ピッチ)	30.1	°C/W
		121 ピン FBGA (10 mm × 10 mm、0.8 mm ピッチ)	30.5	°C/W
	Ψjt	225 ピン FBGA (13 mm × 13 mm、0.8 mm ピッチ)	0.42	°C/W
		121 ピン FBGA (10 mm × 10 mm、0.8 mm ピッチ)	0.42	°C/W

注. 上記パッケージ熱抵抗値は、EIA/JESD51-9 (2s2p) 条件に基づくもので、参考用です。

## 2.5 AC 特性

表 2.13 動作周波数

項目	シンボル	Min	Max	単位	
動作周波数	CPU クロック (CPU0CLK)	f	150 200	300 400	MHz
	システムクロック (ICLK)		150	200	
	周辺モジュールクロック H (PCLKH)		150	200	
	周辺モジュールクロック M (PCLKM)		75	100	
	周辺モジュールクロック L (PCLKL)		37.5	50	
	ADC 用周辺モジュールクロック (PCLKADC)		18.75	25	
	SCIn 用周辺モジュールクロック (PCLKSCIn, n = 0~5)		75	100	
	SPIIn 用周辺モジュールクロック (PCLKSPIIn, n = 0~3)		75	100	
	外部バスクロック出力 (CKIO)		18.75	100	
	イーサネット PHY 基準クロック (ETHn_REFCLK, n = 0~2)		25		
イーサネット PHY 基準クロック (RMIIIn_REFCLK, n = 0~2)		50			

AC 特性は、表 2.14 に示す I/O 設定 (DRCTLm レジスタ設定) の条件で定義されます。

表 2.14 I/O 設定 (DRCTLm レジスタ設定) の条件 (1/2)

モジュール	信号		I/O の種類	電圧	DRCTLm レジスタ		
					DRVn	SRn	SMTn
バス	CKIO	SDRAM および高駆動	—	3.3 V	高	高速	—
		上記以外	—	3.3 V	中	高速	—
	上記以外		タイプ A	3.3 V	中	低速	無効
		タイプ B	3.3 V	低	低速	無効	
DMAC、MTU3、IIC、CANFD、DSMIF	全信号	タイプ A	3.3 V	中	低速	無効	
		タイプ B	3.3 V	低	低速	無効	

表 2.14 I/O 設定 (DRCTLm レジスタ設定) の条件 (2/2)

モジュール	信号	I/O の種類	電圧	DRCTLm レジスタ		
				DRVn	SRn	SMTn
GPT (n = 0~17) (m = 0, 1)	GTIOcNA, GTIOcNB	タイプ A	3.3 V	中	低速	無効
		タイプ B	3.3 V	低	低速	無効
	GTADSMm, GTADSMpm	—	3.3 V	低	低速	無効
SCI, SPI	全信号	—	3.3 V	高	高速	無効
xSPI (n = 0, 1, m = 0, 1)	XSPIn_CKP, XSPIn_CKN, XSPIn_IO[7:0], XSPIn_CSm#, XSPIn_DS	—	1.8 V	高	高速	無効
		—	3.3 V	高	高速	有効
	上記以外	—	—	低	低速	無効
イーサネットインタフェース (n = 0~2)	ETHn_TXCLK, ETHn_TXD[3:0]	—	1.8 V/3.3 V	高	高速	無効
	ETHn_TXER	—	3.3 V	中	高速	—
	ETHn_RXCLK, ETHn_RXD[3:0]	—	1.8 V/3.3 V	—	—	無効
	ETHn_RXER, ETHn_COL, ETHn_CRD	—	3.3 V	—	—	無効
	ETHn_REFCLK, RMIn_REFCLK	—	3.3 V	高	高速	—
	上記以外	—	—	低	低速	無効
SHOSTIF	HSPI_CK, HSPI_CS#, HSPI_IO[7:0]	—	1.8 V/3.3 V	高	高速	無効
	HSPI_INT#	—	1.8 V/3.3 V	低	低速	無効
PHOSTIF	全信号	タイプ A	3.3 V	中	低速	無効
		タイプ B	3.3 V	低	低速	無効
デバッグインタフェース	TRACECLK, TRACECTL, TRACEDATA[7:0], TDO, TMS	—	3.3 V	高	高速	無効
	上記以外	—	—	低	低速	無効
上記以外	—	—	—	低	低速	無効

## 2.5.1 クロックタイミング

### 2.5.1.1 CKIO 端子出力タイミング

表 2.15 CKIO 端子出力タイミング

項目	シンボル	条件	Min	Typ	Max	単位
CKIO 端子出力サイクル時間	t <sub>CKcyc</sub>	図 2.2	10	—	53.4	ns
CKIO 端子出力 High レベルパルス幅	t <sub>CKH</sub>		t <sub>CKcyc</sub> / 2 - t <sub>CKr</sub>	—	—	ns
CKIO 端子出力 Low レベルパルス幅	t <sub>CKL</sub>		t <sub>CKcyc</sub> / 2 - t <sub>CKf</sub>	—	—	ns
CKIO 端子出力立ち上がり時間 1	t <sub>CKr</sub>	CKIO : 高駆動出力設定	—	—	3.8	ns
CKIO 端子出力立ち下がり時間 1	t <sub>CKf</sub>		—	—	3.8	ns
CKIO 端子出力立ち上がり時間 2	t <sub>CKr</sub>	CKIO : 通常出力設定	—	—	9	ns
CKIO 端子出力立ち下がり時間 2	t <sub>CKf</sub>		—	—	9	ns






図 2.2 CKIO 端子出カタイミング

2.5.1.2 イーサネット PHY 基準クロック出カタイミング

条件：

C = 30 pF (ETHn\_REFCLK)

C = 20 pF (RMIIIn\_REFCLK)

表 2.16 イーサネット PHY 基準クロック出カタイミング

項目	シンボル	条件	Min	Typ	Max	単位
ETHn_REFCLK サイクルタイム	t <sub>CK</sub>	図 2.3	40	—	—	ns
ETHn_REFCLK 周波数	—		25.00 ± 50 ppm			MHz
ETHn_REFCLK デューティ	—		45	—	55	%
ETHn_REFCLK 立ち上がり/立ち下がり時間	t <sub>CKr</sub> / t <sub>CKf</sub>		0.5	—	4.0	ns
RMIIIn_REFCLK サイクルタイム	t <sub>CK</sub>		20	—	—	ns
RMIIIn_REFCLK 周波数	—		50.00 ± 50 ppm			MHz
RMIIIn_REFCLK デューティ	—		45	—	55	%
RMIIIn_REFCLK 立ち上がり/立ち下がり時間	t <sub>CKr</sub> / t <sub>CKf</sub>		0.5	—	3.5	ns




図 2.3 イーサネット PHY 基準クロック出カタイミング

2.5.1.3 EXTCLKIN 外部クロック入力

表 2.17 EXTCLKIN クロックタイミング

項目	シンボル	条件	Min	Typ	Max	単位
EXTCLKIN 外部クロック周波数	f <sub>EXTCLKIN</sub>	—	25.00 ± 50 ppm			MHz
		EtherCAT 使用中	25.00 ± 25 ppm			MHz
EXTCLKIN デューティ	r <sub>EXTCLKIN</sub>	—	±5%			—
EXTCLKIN 立ち上がり時間	t <sub>EXTCLKIN</sub>	—	0	—	5	ns
EXTCLKIN 立ち下がり時間	t <sub>EXTCLKIN</sub>	—	0	—	5	ns

注. 水晶振動子を接続する場合（すなわち EXTA/XTAL クロックを使用時）は、EXTCLKIN を Low にしてください。




図 2.4 EXTCLKIN 外部クロック入力タイミング

## 2.5.1.4 EXTAL/XTAL クロックタイミング

表 2.18 EXTAL/XTAL クロックタイミング

項目	シンボル	条件	Min	Typ	Max	単位
EXTAL/XTAL クロック周波数(注1)	$f_{XTAL}$	—		25.00 ± 50 ppm		MHz
		EtherCAT 使用中		25.00 ± 25 ppm		MHz

注. 外部発振器を使用する場合、必ず XTAL を開放とし、EXTAL を Low にしてください。

注 1. EXTAL/XTAL クロック (例: 水晶振動子) を使用する場合、発振器の製造元に発振器の発振評価を依頼してください。発振安定待ち時間については、発振器の製造元の評価結果を参照してください。




図 2.5 EXTAL クロック発振器入力と XTAL クロック発振器出力のタイミング

## 2.5.1.5 LOCO クロックタイミング

表 2.19 LOCO クロックタイミング

項目	シンボル	条件	Min	Typ	Max	単位
LOCO クロックサイクル時間	$t_{Lcyc}$	—	4.62	4.17	3.79	$\mu s$
LOCO クロック発振周波数	$f_{LOCO}$	—	216	240	264	kHz
LOCO クロック発振安定待機時間	$t_{LOCOWT}$	—	—	—	40	$\mu s$




図 2.6 LOCO クロック発振開始タイミング

## 2.5.2 リセット、割り込み、およびモードタイミング

表 2.20 リセット、割り込み、およびモードタイミング

項目	シンボル	条件	Min(注1)	Typ	Max	単位	
RES#パルス幅	電源投入時	図 2.7	10	—	—	ms	
	上記以外		1	—	—	ms	
RES#立ち上がり時間	$t_{risereset}$		—	—	150	$\mu$ s	
TRST#パルス幅	電源投入時		$t_{dlyreset}$	10	—	—	ms
	上記以外		$t_{dlyreset2}$	1	—	—	ms
TRST#立ち上がり時間	$t_{risereset}$		—	—	150	$\mu$ s	
NMI パルス幅	$t_{NMIW}$	図 2.8	$t_{cyc} \times 2$	—	—	ns	
IRQ パルス幅	$t_{IRQW}$	図 2.9	$t_{cyc} \times 2$	—	—	ns	
モードホールド時間 (RES#に対して)	電源投入時 $t_{MDH}$	図 2.10	250	—	—	ns	


注 1.  $t_{cyc}$  : ICLK サイクル

図 2.7 リセット入カタイミング




図 2.8 NMI 割り込み入カタイミング




図 2.9 IRQ 割り込み入カタイミング




図 2.10 モード入力タイミング

## 2.5.3 バスタイミング

表 2.21 バスタイミング (1/2)

条件:  $V_{OH} = V_{CC33} \times 0.5$ ,  $V_{OL} = V_{CC33} \times 0.5$ ,  $C = 15 \text{ pF}$  (CKIO)、 $30 \text{ pF}$  (その他)、 $T_{jmin} = -40^\circ\text{C}$ 

項目	シンボル	CKIO = $1/t_{CKcyc}$ (注1) (最大 66 MHz)		単位	参照図	
		Min	Max			
アドレス遅延時間 1	SDRAM(注2)	$t_{AD1}$	2	11	ns	図 2.11 ~ 図 2.35
	上記以外		0	10	ns	
アドレス遅延時間 2		$t_{AD2}$	$1/2t_{CKcyc}$	$1/2t_{CKcyc} + 10$	ns	図 2.18
アドレスセットアップ時間		$t_{AS}$	0	—	ns	図 2.11 ~ 図 2.14、図 2.18
チップイネーブルセットアップ時間		$t_{CS}$	0	—	ns	図 2.11 ~ 図 2.14、図 2.18
アドレスホールド時間		$t_{AH}$	0	—	ns	図 2.11 ~ 図 2.14
BS 遅延時間		$t_{BSD}$	—	11	ns	図 2.11 ~ 図 2.32
CSn#遅延時間 1	SDRAM(注2)	$t_{CSD1}$	2	11	ns	図 2.11 ~ 図 2.35
	上記以外		0	10	ns	
リード/ライト遅延時間 1	SDRAM(注2)	$t_{RWD1}$	2	11	ns	図 2.11 ~ 図 2.35
	上記以外		0	10	ns	
リードストロープ遅延時間		$t_{RSD}$	$1/2t_{CKcyc}$	$1/2t_{CKcyc} + 10$	ns	図 2.11 ~ 図 2.18
リードデータセットアップ時間 1(注3)	高駆動出力	$t_{RDS1}$	$1/2t_{CKcyc} + 4$	—	ns	図 2.11 ~ 図 2.17
	通常出力		$1/2t_{CKcyc} + 7$	—	ns	
リードデータセットアップ時間 2(注3)	高駆動出力	$t_{RDS2}$	6.6	—	ns	図 2.19 ~ 図 2.22、図 2.27 ~ 図 2.29
リードデータセットアップ時間 3(注3)	高駆動出力	$t_{RDS3}$	$1/2t_{CKcyc} + 4$	—	ns	図 2.18
	通常出力		$1/2t_{CKcyc} + 7$	—	ns	
リードデータホールド時間 1		$t_{RDH1}$	0	—	ns	図 2.11 ~ 図 2.17
リードデータホールド時間 2		$t_{RDH2}$	2.5	—	ns	図 2.19 ~ 図 2.22、図 2.27 ~ 図 2.29
リードデータホールド時間 3		$t_{RDH3}$	0	—	ns	図 2.18
ライトイネーブル遅延時間 1		$t_{WED1}$	$1/2t_{CKcyc}$	$1/2t_{CKcyc} + 10$	ns	図 2.11 ~ 図 2.16
ライトイネーブル遅延時間 2		$t_{WED2}$	—	11	ns	図 2.17
ライトデータ遅延時間 1		$t_{WDD1}$	—	11	ns	図 2.11 ~ 図 2.17
ライトデータ遅延時間 2		$t_{WDD2}$	—	11	ns	図 2.23 ~ 図 2.26、図 2.30 ~ 図 2.32

表 2.21 バスタイミング (2/2)

条件:  $V_{OH} = VCC33 \times 0.5$ ,  $V_{OL} = VCC33 \times 0.5$ ,  $C = 15 \text{ pF}$  (CKIO)、 $30 \text{ pF}$  (その他)、 $T_{jmin} = -40^\circ\text{C}$ 

項目	シンボル	CKIO = $1/t_{CKcyc}$ (注1) (最大 66 MHz)		単位	参照図	
		Min	Max			
ライトデータホールド時間 1	$t_{WDH1}$	1	—	ns	図 2.11~図 2.17	
ライトデータホールド時間 2	$t_{WDH2}$	2	—	ns	図 2.23~図 2.26、図 2.30~図 2.32	
ライトデータホールド時間 4	$t_{WDH4}$	0	—	ns	図 2.11~図 2.15	
WAIT#セットアップ時間 (注3)	高駆動出力	$t_{WTS}$	$1/2t_{CKcyc} + 4.5$	—	ns	図 2.12~図 2.18
		通常出力	$1/2t_{CKcyc} + 8$	—	ns	
WAIT#ホールド時間	$t_{WTH}$	$1/2t_{CKcyc} + 3.5$	—	ns	図 2.12~図 2.18	
RAS#遅延時間 1	$t_{RASD1}$	2	11	ns	図 2.19~図 2.35	
CAS#遅延時間 1	$t_{CASD1}$	2	11	ns	図 2.19~図 2.35	
DQM 遅延時間 1	$t_{DQMD1}$	2	11	ns	図 2.19~図 2.32	
CKE 遅延時間 1	$t_{CKED1}$	2	11	ns	図 2.34	
AH#遅延時間	$t_{AHD}$	$1/2t_{CKcyc}$	$1/2t_{CKcyc} + 10$	ns	図 2.15	
マルチプレクスアドレス遅延時間	$t_{MAD}$	—	10	ns	図 2.15	
マルチプレクスアドレスホールド時間	$t_{MAH}$	1	—	ns	図 2.15	
AH#アドレスセットアップ時間	$t_{AVVH}$	$1/2t_{CKcyc} - 2$	—	ns	図 2.15	
DACK/TEND 遅延時間	$t_{DACD}$	「2.5.4. DMAC タイミング」を参照してください。		ns	図 2.11~図 2.32	

注. 遅延時間、セットアップ時間、ホールド時間の記述にある  $1/2t_{CKcyc}$  は、クロック立ち上がりエッジから  $1/2$  サイクル、すなわちクロック立ち下りの基準を示します。

注 1. CKIO (外部バスクロック) の  $f_{max}$  値に関しては、システム構成に合わせた待機サイクル数を考慮に入れてください。CKIO が 50 MHz 以上の周波数で動作しているときは、高駆動出力を選択してください。

注 2. これらの値は、CSn 空間バスコントロールレジスタ (CSnBCR) で SDRAM (CSnBCR.TYPE[2:0] = 100b) を選択し、CKIO に高駆動出力を選択している場合です。

注 3. これらの値は、CKIO に高駆動出力と通常出力をそれぞれ選択している場合です。

表 2.22 バスタイミング (1/2)

条件:  $V_{OH} = VCC33 \times 0.5$ ,  $V_{OL} = VCC33 \times 0.5$ ,  $C = 12 \text{ pF}$  (CKIO)、 $12 \text{ pF}$  (その他)、 $T_{jmin} = -20^\circ\text{C}$ 

項目	シンボル	CKIO = $1/t_{CKcyc}$ (注1) (最大 100 MHz)		単位	参照図	
		Min	Max			
アドレス遅延時間 1	SDRAM(注2)	$t_{AD1}$	1.3	8	ns	図 2.11~図 2.35
	上記以外		0	8	ns	
アドレス遅延時間 2	$t_{AD2}$	$1/2t_{CKcyc} - 0.5$	$1/2t_{CKcyc} + 8$	ns	図 2.18	
アドレスセットアップ時間	$t_{AS}$	0	—	ns	図 2.11~図 2.14、図 2.18	
チップイネーブルセットアップ時間	$t_{CS}$	0	—	ns	図 2.11~図 2.14、図 2.18	
アドレスホールド時間	$t_{AH}$	0	—	ns	図 2.11~図 2.14	
BS 遅延時間	$t_{BSD}$	—	8	ns	図 2.11~図 2.32	
CSn#遅延時間 1	SDRAM(注2)	$t_{CSD1}$	1.3	8	ns	図 2.11~図 2.35
	上記以外		0	8	ns	
リード/ライト遅延時間 1	SDRAM(注2)	$t_{RWD1}$	1.3	8	ns	図 2.11~図 2.35
	上記以外		0	8	ns	
リードストローブ遅延時間	$t_{RSD}$	$1/2t_{CKcyc}$	$1/2t_{CKcyc} + 8$	ns	図 2.11~図 2.18	

表 2.22 バスタイミング (2/2)

条件 :  $V_{OH} = V_{CC33} \times 0.5$ 、 $V_{OL} = V_{CC33} \times 0.5$ 、 $C = 12 \text{ pF}$  (CKIO)、 $12 \text{ pF}$  (その他)、 $T_{jmin} = -20^\circ\text{C}$ 

項目	シンボル	CKIO = $1/t_{CKcyc}$ (注1) (最大 100 MHz)		単位	参照図	
		Min	Max			
リードデータセットアップ時間 1(注3)	高駆動出力	$t_{RDS1}$	$1/2t_{CKcyc} + 4.5$	—	ns	図 2.11~図 2.17
	通常出力		$1/2t_{CKcyc} + 7$	—	ns	
リードデータセットアップ時間 2(注3)	高駆動出力	$t_{RDS2}$	3.5	—	ns	図 2.19~図 2.22、図 2.27~図 2.29
リードデータセットアップ時間 3(注3)	高駆動出力	$t_{RDS3}$	$1/2t_{CKcyc} + 4.5$	—	ns	図 2.18
	通常出力		$1/2t_{CKcyc} + 7$	—	ns	
リードデータホールド時間 1		$t_{RDH1}$	0	—	ns	図 2.11~図 2.17
リードデータホールド時間 2		$t_{RDH2}$	2.5	—	ns	図 2.19~図 2.22、図 2.27~図 2.29
リードデータホールド時間 3		$t_{RDH3}$	0	—	ns	図 2.18
ライトイネーブル遅延時間 1		$t_{WED1}$	$1/2t_{CKcyc}$	$1/2t_{CKcyc} + 8$	ns	図 2.11~図 2.16
ライトイネーブル遅延時間 2		$t_{WED2}$	—	9	ns	図 2.17
ライトデータ遅延時間 1		$t_{WDD1}$	—	8	ns	図 2.11~図 2.17
ライトデータ遅延時間 2		$t_{WDD2}$	—	8	ns	図 2.23~図 2.26、図 2.30~図 2.32
ライトデータホールド時間 1		$t_{WDH1}$	1	—	ns	図 2.11~図 2.17
ライトデータホールド時間 2		$t_{WDH2}$	1.3	—	ns	図 2.23~図 2.26、図 2.30~図 2.32
ライトデータホールド時間 4		$t_{WDH4}$	0	—	ns	図 2.11~図 2.15
WAIT#セットアップ時間 (注3)	高駆動出力	$t_{WTS}$	$1/2t_{CKcyc} + 4.5$	—	ns	図 2.12~図 2.18
	通常出力		$1/2t_{CKcyc} + 8$	—	ns	
WAIT#ホールド時間		$t_{WTH}$	$1/2t_{CKcyc} + 3.5$	—	ns	図 2.12~図 2.18
RAS#遅延時間 1		$t_{RASD1}$	1.3	8	ns	図 2.19~図 2.35
CAS#遅延時間 1		$t_{CASD1}$	1.3	8	ns	図 2.19~図 2.35
DQM 遅延時間 1		$t_{DQMD1}$	1.3	8	ns	図 2.19~図 2.32
CKE 遅延時間 1		$t_{CKED1}$	1.3	8	ns	図 2.34
AH#遅延時間		$t_{AHD}$	$1/2t_{CKcyc}$	$1/2t_{CKcyc} + 8$	ns	図 2.15
マルチプレクスアドレス遅延時間		$t_{MAD}$	—	8	ns	図 2.15
マルチプレクスアドレスホールド時間		$t_{MAH}$	1	—	ns	図 2.15
AH#アドレスセットアップ時間		$t_{AVVH}$	$1/2t_{CKcyc} - 2$	—	ns	図 2.15
DACK/TEND 遅延時間		$t_{DACD}$	「2.5.4. DMAC タイミング」を参照してください。		ns	図 2.11~図 2.32

注. 遅延時間、セットアップ時間、ホールド時間の記述にある  $1/2t_{CKcyc}$  は、クロック立ち上がりエッジから  $1/2$  サイクル、すなわちクロック立ち下りの基準を示します。

注 1. CKIO (外部バスクロック) の  $f_{max}$  値に関しては、システム構成に合わせた待機サイクル数を考慮に入れてください。CKIO が 50 MHz 以上の周波数で動作しているときは、高駆動出力を選択してください。

注 2. これらの値は、CSn 空間バスコントロールレジスタ (CSnBCR) で SDRAM (CSnBCR.TYPE[2:0] = 100b) を選択し、CKIO に高駆動出力を選択している場合です。

注 3. これらの値は、CKIO に高駆動出力と通常出力をそれぞれ選択している場合です。




図 2.11 SRAM インタフェース基本パスサイクル (ウェイトなし)




図 2.12 SRAM インタフェース基本バスサイクル (ソフトウェアウェイト 1)






図 2.13 SRAM インタフェース基本バスサイクル (ソフトウェアウェイト1、外部ウェイト1を挿入)




図 2.14 SRAM インタフェース基本バスサイクル (ソフトウェアウェイト 1、外部ウェイト有効 (WM = 0)、アイドルサイクルなし)




図 2.15 MPX-I/O インタフェースバスサイクル (アドレスサイクル 3、ソフトウェアウェイト 1、外部ウェイト 1 を挿入)




図 2.16 バイト選択付き SRAM バスサイクル (SW = 1 サイクル、HW = 1 サイクル、非同期外部ウェイト 1 挿入、BAS = 0 (ライトサイクル UB/LB 制御))




図 2.17 バイト選択付き SRAM バスサイクル (SW = 1 サイクル、HW = 1 サイクル、非同期外部ウェイト 1 挿入、BAS = 1 (ライトサイクル WE 制御))




図 2.18 パースト ROM リードサイクル (ソフトウェアウェイト 1、非同期外部ウェイト 1 を挿入、パーストウェイト 1、2)




図 2.19 シンクロナス DRAM シングルリードバスサイクル (オートプリチャージ付き、CAS レイテンシ 2、WTRC3 = 0 サイクル、WTRP = 0 サイクル)




図 2.20 シンクロナス DRAM シングルリードバスサイクル (オートプリチャージ付き、CAS レイテンシ 2、WTRCD = 1 サイクル、WTRP = 1 サイクル)







図 2.21 シンクロナス DRAM パーストリードバスサイクル (4 サイクルのリード) (オートプリチャージ付き、CAS レイテンシ 2、WTRCD = 0 サイクル、WTRP = 1 サイクル)



注 1. SDRAM の A10 に接続するアドレス端子  
 注 2. DACK は、アクティブ Low を指定したときの波形です。

図 2.22 シンクロナス DRAM パーストリードバスサイクル (4 サイクルのリード) (オートプリチャージ付き、CAS レイテンシ 2、WTRCD = 1 サイクル、WTRP = 0 サイクル)




図 2.23 シンクロナス DRAM シングルライトバスサイクル (オートプリチャージ付き、TRWL = 1 サイクル)





図 2.24 シンクロナス DRAM シングルライトパスサイクル (オートプリチャージ付き、WTRCD = 2 サイクル、TRWL = 1 サイクル)



注 1. SDRAM の A10 に接続するアドレス端子  
 注 2. DACK は、アクティブ Low を指定したときの波形です。

図 2.25 シンクロナス DRAM パーストライトパスサイクル (4 サイクルのライト) (オートプリチャージ付き、WTRCD = 0 サイクル、TRWL = 1 サイクル)




図 2.26 シンクロナス DRAM バーストライトパスサイクル (4 サイクルのライト) (オートプリチャージ付き、WTRCD = 1 サイクル、TRWL = 1 サイクル)




図 2.27 シンクロナス DRAM バーストリードバスサイクル (4 サイクルのリード) (バンクアクティブモード: ACT + READ コマンド、CAS レイテンシ 2、WTRCD = 0 サイクル)




図 2.28 シンクロナス DRAM バーストリードパスサイクル (4 サイクルのリード) (バンクアクティブモード: READ コマンド、同一ロウアドレス、CAS レイテンシ 2、WTRCD = 0 サイクル)






図 2.29 シンクロナス DRAM バーストリードバスサイクル (4 サイクルのリード) (バンクアクティブモード: PRE + ACT + READ コマンド、異なるロウアドレス、CAS レイテンシ 2、WTRCD = 0 サイクル)




図 2.30 シンクロナス DRAM バーストライトパスサイクル (4 サイクルのライト) (バンクアクティブモード: ACT + WRITE コマンド、WTRCD = 0 サイクル、TRWL = 0 サイクル)




図 2.31 シンクロナス DRAM バーストライトパスサイクル (4 サイクルのライト) (バンクアクティブモード: WRITE コマンド、同一ロウアドレス、WTRCD = 0 サイクル、TRWL = 0 サイクル)




図 2.32 シンクロナス DRAM バーストライトパスサイクル (4 サイクルのライト) (バンクアクティブモード: PRE + ACT + WRITE コマンド、異なるロウアドレス、WTRCD = 0 サイクル、TRWL = 0 サイクル)




図 2.33 シンクロナス DRAM オートリフレッシュタイミング (WTRP = 1 サイクル、WTRC = 3 サイクル)




図 2.34 シンクロナス DRAM セルフリフレッシュタイミング (WTRP = 1 サイクル)




図 2.35 シンクロナス DRAM モードレジスタセットタイミング (WTRP = 1 サイクル)

### 2.5.4 DMAC タイミング

表 2.23 DMAC タイミング

条件 :  $V_{OH} = V_{CC33} \times 0.5$ ,  $V_{OL} = V_{CC33} \times 0.5$ ,  $C = 15 \text{ pF}$  (CKIO),  $30 \text{ pF}$  (その他),  $T_{jmin} = -40^\circ\text{C}$

項目	シンボル	Min(注1)	Max	単位	参照図
DMAC	DREQ パルス幅	$t_{DRQW}$	$t_{PLCyc} \times 2$	ns	<a href="#">図 2.36</a>
	DACK および TEND の遅延時間	$t_{DACD}$	10	ns	<a href="#">図 2.37</a>

注 1.  $t_{PLCyc}$  : PCLKL サイクル

表 2.24 DMAC タイミング

条件 :  $V_{OH} = V_{CC33} \times 0.5$ 、 $V_{OL} = V_{CC33} \times 0.5$ 、 $C = 12 \text{ pF}$  (CKIO)、 $12 \text{ pF}$  (その他)、 $T_{jmin} = -20^\circ\text{C}$ 

項目	シンボル	Min(注1)	Max	単位	参照図
DMAC	DREQ パルス幅	$t_{DRQW}$	$t_{PLCyc} \times 2$	ns	図 2.36
	DACK および TEND の遅延時間	$t_{DACD}$	-0.5	8	ns


注 1.  $t_{PLCyc}$  : PCLKL サイクル

図 2.36 DREQ 入力タイミング




図 2.37 DACK および TEND の出力タイミング

## 2.5.5 内蔵周辺モジュールタイミング

### 2.5.5.1 I/O ポートタイミング

表 2.25 I/O ポートタイミング

項目	シンボル	Min	Max	単位(注1)	参照図
I/O ポート	入力データパルス幅	$t_{PRW}$	1.5	$t_{PLCyc}$	図 2.38


注 1.  $t_{PLCyc}$  : PCLKL サイクル

図 2.38 I/O ポート入力タイミング

### 2.5.5.2 CMTW タイミング

表 2.26 CMTW タイミング

項目	シンボル	Min	Max	単位(注1)	参照図	
CMTW	インプットキャプチャ入力パルス幅	片エッジ設定	1.5	—	$t_{PLCyc}$	図 2.39
		両エッジ設定	2.5	—		

注 1.  $t_{PLCyc}$  : PCLKL サイクル






図 2.39 CMTW インพุットキャプチャ入力タイミング

## 2.5.5.3 MTU3 タイミング

表 2.27 MTU3 タイミング

項目			シンボル	Min	Max	単位(注1)	参照図
MTU3	インพุットキャプチャ入力パルス幅	片エッジ設定	$t_{MTICW}$	2.5	—	$t_{PHcyc}$	図 2.40
		両エッジ設定		3.5	—		
	タイマクロックパルス幅	片エッジ設定	$t_{MTCKWH}$ 、 $t_{MTCKWL}$	2.5	—	$t_{PHcyc}$	図 2.41
	両エッジ設定	3.5		—			
	位相計数モード	3.5		—			


注 1.  $t_{PHcyc}$  : PCLKH サイクル

図 2.40 MTU3 インพุットキャプチャ入力タイミング




図 2.41 MTU3 クロック入力タイミング

## 2.5.5.4 POE3 タイミング

表 2.28 POE3 タイミング

項目		シンボル	Min	Max	単位(注1)	参照図	
POE3	POEn#入力パルス幅	$t_{POEW}$	2.5	—	$t_{PHcyc}$	図 2.42	
	出力禁止時間	POEn#信号レベルの遷移	$t_{POEDI}$	—	$5 \times PCLKH + 0.1$	$\mu s$	図 2.43
		出力端子の同時出力	$t_{POEDO}$	—	$3 \times PCLKH + 0.1$	$\mu s$	図 2.44
		レジスタ設定	$t_{POEDS}$	—	$PCLKH + 0.1$	$\mu s$	図 2.45
		発振停止検出	$t_{POEDOS}$	—	74	$\mu s$	図 2.46


注 1.  $t_{PHcyc}$  : PCLKH サイクル

図 2.42 POEn#入力パルスタイミング





図 2.43 POEn#の信号レベルの遷移に対応した POE の出力禁止時間



注 1. アクティブレベルが Low に設定されているとき

図 2.44 出力端子の同時出力に対応した POE の出力禁止時間




図 2.45 レジスタ設定に対応した POE の出力禁止時間




図 2.46 発振停止検出に対応した POE の出力禁止時間

### 2.5.5.5 GPT タイミング

表 2.29 GPT タイミング

項目	シンボル	Min	Max	単位(注1)	参照図
GPT 入力キャプチャ入力パルス幅	片エッジ設定	2.5	—	t <sub>PHcyc</sub>	図 2.47
	両エッジ設定	3.5	—		
外部トリガ入力パルス幅	片エッジ設定	2.5	—	t <sub>PHcyc</sub>	図 2.48
	両エッジ設定	3.5	—		

注 1. t<sub>PHcyc</sub> : PCLKH サイクル (LLPP チャネル)、PCLKM サイクル (その他のチャネル)




図 2.47 GPT インพุットキャプチャ入力タイミング




図 2.48 GPT 外部トリガ入力タイミング

## 2.5.5.6 POEG タイミング

表 2.30 POEG タイミング

項目	シンボル	Min	Max	単位(注1)	参照図	
POEG	GTETRn 入力パルス幅 (n = A~D)	$t_{POEGW}$	2.5	—	$t_{PHcyc}$	図 2.49
出力禁止時間	GTETRn 端子の入レベル検出 (フラグ経由)	$t_{POEGDI}$	—	$3 \times PCLKH + 0.1$	$\mu s$	図 2.50
	GPT からの出力停止信号の検出 (デッドタイムエラー、同時 High 出力、または同時 Low 出力)	$t_{POEGDO}$	—	0.1	$\mu s$	図 2.51
	レジスタ設定	$t_{POEGDS}$	—	$PCLKH + 0.1$	$\mu s$	図 2.52
	発振停止検出	$t_{POEGDOS}$	—	74	$\mu s$	図 2.53

注 1.  $t_{PHcyc}$  : PCLKH サイクル (LLPP チャネル)、PCLKL サイクル (その他のチャネル)




図 2.49 POEG 入力タイミング




図 2.50 GTETRn 端子の入レベル検出に対応した検出フラグによる POEG の出力禁止時間




図 2.51 GPT からの出力停止信号の検出に対応した POEG の出力禁止時間

注 1. GPTn.GTST.DTEF (デッドタイムエラーフラグ)、GPTn.GTST.OABLF (同時 Low 出力フラグ)、または GPTn.GTST.OABHF (同時 High 出力フラグ)




図 2.52 レジスタ設定に対応した POEG の出力禁止時間




図 2.53 発振停止検出に対応した POEG の出力禁止時間

### 2.5.5.7 A/D コンバータトリガタイミング

表 2.31 A/D コンバータトリガタイミング

項目		シンボル	Min	Max	単位(注1)	参照図	
A/D コンバータ	A/D コンバータトリガ入力パルス幅	ADTRG0#、ADTRG1#	tTRGW	1.5	—	tPADCcyc	図 2.54

注 1. tPADCcyc : PCLKADC サイクル




図 2.54 A/D コンバータトリガ入力タイミング (ADTRG0#、ADTRG1#)

### 2.5.5.8 SCI タイミング

条件 :  $V_{OH} = V_{CC33} \times 0.5$ 、 $V_{OL} = V_{CC33} \times 0.5$ 、 $C = 30 \text{ pF}$  (簡易 I2C 以外)

表 2.32 SCI タイミング (1/2)

項目	シンボル	Min	Max	単位	参照図	
SCI (調歩同期式)	入カクロックサイクル	$t_{Scyc}$	4	—	$t_{PSCIcyc}$	図 2.55
	入カクロックパルス幅	$t_{SCKW}$	0.4	0.6	$t_{Scyc}$	
	入カクロック立ち上がり時間	$t_{SCKr}$	—	3	ns	
	入カクロック立ち下がり時間	$t_{SCKf}$	—	3	ns	
	出カクロックサイクル	$t_{Scyc}$	6	—	$t_{PSCIcyc}$	
	出カクロックパルス幅	$t_{SCKW}$	0.4	0.6	$t_{Scyc}$	
	出カクロック立ち上がり時間	$t_{SCKr}$	—	3	ns	
	出カクロック立ち下がり時間	$t_{SCKf}$	—	3	ns	
SCI (簡易 I2C、 標準モード)	SDA 入力立ち上がり時間	$t_{Sr}$	—	1000	ns	図 2.56
	SDA 入力立ち下がり時間	$t_{Sf}$	—	300	ns	
	SCL、SDA 入カスパイクパルス除去時間	$t_{SP}$	0	$2 \times NF_{cyc}$ (注1)	ns	
	データ入カセットアップ時間	$t_{SDAS}$	250	—	ns	
	データ入カホールド時間	$t_{SDAH}$	0	—	ns	
	SCL、SDA の負荷容量	$C_b$	—	400	pF	
SCI (簡易 I2C、 ファストモード)	SDA 入力立ち上がり時間	$t_{Sr}$	—	300	ns	図 2.56
	SDA 入力立ち下がり時間	$t_{Sf}$	—	300	ns	
	SCL、SDA 入カスパイクパルス除去時間	$t_{SP}$	0	$2 \times NF_{cyc}$ (注1)	ns	
	データ入カセットアップ時間	$t_{SDAS}$	100	—	ns	
	データ入カホールド時間	$t_{SDAH}$	0	—	ns	
	SCL、SDA の負荷容量	$C_b$	—	400	pF	

表 2.32 SCI タイミング (2/2)

項目		シンボル	Min	Max	単位	参照図	
SCI (クロック同期、 簡易 SPI)	SCK 出力クロックサイクル (マスタ)	$t_{SPcyc}$	2	65536	$t_{PSClcyc}$	図 2.57~図 2.62	
	SCK 入力クロックサイクル (スレーブ)		2	65536			
	SCK クロック High レベルパルス幅	$t_{SPCKWH}$	0.4	0.6	$t_{SPcyc}$		
	SCK クロック Low レベルパルス幅	$t_{SPCKWL}$	0.4	0.6	$t_{SPcyc}$		
	SCK クロック立ち上がり/立ち下がり時間	$t_{SPCKR}$ 、 $t_{SPCKF}$	—	3	ns		
	データ入力セットアップ時間	内部クロック	$t_{SU}$	7	—		ns
		外部クロック		3	—		
	データ入力ホールド時間	内部クロック	$t_H$	3	—		ns
		外部クロック		3	—		
	データ出力遅延時間	内部クロック	$t_{OD}$	—	3		ns
		外部クロック		—	12		
	データ出力ホールド時間	内部クロック	$t_{OH}$	0	—		ns
		外部クロック		0	—		
データ立ち上がり/立ち下がり時間		$t_{DR}$ 、 $t_{DF}$	—	3	ns		
スレーブアクセス時間	内部クロック	$t_{SA}$	—	$3 \times t_{PSClcyc} + 12$	ns		
	外部クロック		—	$3 \times t_{PSClcyc} + 12$			
スレーブ出力開放時間	内部クロック	$t_{REL}$	—	$3 \times t_{PSClcyc} + 12$	ns		
	外部クロック		—	$3 \times t_{PSClcyc} + 12$			
SCI (簡易 SPI)	SS 入力セットアップ時間	$t_{LEAD}$	1	—	$t_{SPcyc}$		
	SS 入力ホールド時間	$t_{LAG}$	1	—	$t_{SPcyc}$		
	SS 入力立ち上がり/立ち下がり時間	$t_{SSR}$ 、 $t_{SSF}$	—	3	ns		

注.  $t_{PSClcyc}$  : PCLKSCIn サイクル

注 1.  $N_{Fcy} = 4^n \times 2^{m-1} \times t_{PSClcyc}$   
 $n$  : CCR2.CKS[1:0] ( $n = 0, 1, 2, 3$ )  
 $m$  : CCR1.NFCS[2:0] ( $m = 1, 2, 3, 4$ )




図 2.55 SCK クロック入出力タイミング




図 2.56 SCI 簡易 I2C モードタイミング




図 2.57 クロック同期式モードにおける SCI 入出力タイミング




図 2.58 SCI 簡易 SPI モードクロックタイミング






図 2.59 SCI 簡易 SPI モードタイミング (マスタ、CPHA = 0)




図 2.60 SCI 簡易 SPI モードタイミング (マスタ、CPHA = 1)




図 2.61 SCI 簡易 SPI モードタイミング (スレーブ、CPHA = 0)




図 2.62 SCI 簡易 SPI モードタイミング (スレーブ、CPHA = 1)

### 2.5.5.9 IIC タイミング

条件 :  $V_{OL} = 0.4 \text{ V}$ 、 $I_{OL} = 4 \text{ mA}$

表 2.33 IIC タイミング

項目		シンボル	Min(注1)(注2)	Max(注1)(注2)	単位	参照図
IIC (標準モード)	SCL 入力サイクル時間	$t_{SCL}$	$6(12) \times t_{IICcyc} + 1300$	—	ns	図 2.63
	SCL 入力 High レベルパルス幅	$t_{SCLH}$	$3(6) \times t_{IICcyc} + 300$	—	ns	
	SCL 入力 Low レベルパルス幅	$t_{SCLL}$	$3(6) \times t_{IICcyc} + 300$	—	ns	
	SCL、SDA 入力立ち上がり時間	$t_{sr}$	—	1000	ns	
	SCL、SDA 入力立ち下がり時間	$t_{sf}$	—	300	ns	
	SCL、SDA 入カスパイクパルス除去時間	$t_{SP}$	0	$1(4) \times t_{IICcyc}$	ns	
	SDA 入力バスフリー時間	$t_{BUF}$	$3(6) \times t_{IICcyc} + 300$	—	ns	
	開始条件入力ホールド時間	$t_{STAH}$	$t_{IICcyc} + 300$	—	ns	
	再開条件入力セットアップ時間	$t_{STAS}$	1000	—	ns	
	停止条件入力セットアップ時間	$t_{STOS}$	1000	—	ns	
	データ入力セットアップ時間	$t_{SDAS}$	$t_{IICcyc} + 50$	—	ns	
	データ入力ホールド時間	$t_{SDAH}$	0	—	ns	
	SCL、SDA の負荷容量	$C_b$	—	400	pF	
IIC (ファストモード)	SCL 入力サイクル時間	$t_{SCL}$	$6(12) \times t_{IICcyc} + 600$	—	ns	
	SCL 入力 High レベルパルス幅	$t_{SCLH}$	$3(6) \times t_{IICcyc} + 300$	—	ns	
	SCL 入力 Low レベルパルス幅	$t_{SCLL}$	$3(6) \times t_{IICcyc} + 300$	—	ns	
	SCL、SDA 入力立ち上がり時間	$t_{sr}$	—(注4)	300	ns	
	SCL、SDA 入力立ち下がり時間	$t_{sf}$	—(注4)	300	ns	
	SCL、SDA 入カスパイクパルス除去時間	$t_{SP}$	0	$1(4) \times t_{IICcyc}$	ns	
	SDA 入力バスフリー時間	$t_{BUF}$	$3(6) \times t_{IICcyc} + 300$	—	ns	
	開始条件入力ホールド時間	$t_{STAH}$	$t_{IICcyc} + 300$	—	ns	
	再開条件入力セットアップ時間	$t_{STAS}$	300	—	ns	
	停止条件入力セットアップ時間	$t_{STOS}$	300	—	ns	
	データ入力セットアップ時間	$t_{SDAS}$	$t_{IICcyc} + 50$	—	ns	
	データ入力ホールド時間	$t_{SDAH}$	0	—	ns	
	SCL、SDA の負荷容量(注3)	$C_b$	—	400	pF	

注 1.  $t_{IICcyc}$  : IIC 内部基準クロック (IICΦ) サイクル

注 2. ICFER.NFE = 1 でデジタルフィルタを有効にした状態で ICMR3.NF[1:0] = 00b の場合は、( ) の外の値が適用されます。ICFER.NFE = 1 でデジタルフィルタを有効にした状態で ICMR3.NF[1:0] = 11b の場合は、( ) 内の値が適用されます。

注 3.  $C_b$  はバスラインの容量の総計です。

注 4. ファストモードでは、 $t_{sr}$  と  $t_{sf}$  に対する最小値は指定されていません。




図 2.63 IIC バスインタフェース入出力タイミング

2.5.5.10 CANFD タイミング

表 2.34 CANFD タイミング

項目	シンボル	CAN		CANFD		単位	参照図	
		Min	Max	Min	Max			
CANFD	内部遅延時間	$t_{node}$	—	100	—	50	ns	図 2.64
	通信速度	—	—	1	—	8	Mbps	

注. 内部遅延時間 ( $t_{node}$ ) = 内部送信遅延時間 ( $t_{output}$ ) + 内部受信遅延時間 ( $t_{input}$ )




図 2.64 CAN インタフェース条件

## 2.5.5.11 SPI タイミング

表 2.35 SPI タイミング (1/2)

条件 :  $V_{OH} = V_{CC33} \times 0.5$ 、 $V_{OL} = V_{CC33} \times 0.5$ 、 $C = 30 \text{ pF}$ 

項目		シンボル	Min(注1)	Max(注1)	単位(注1)	参照図	
RSPCK クロックサイクル	マスタ	$t_{SPcyc}$	2	4096	$t_{SPcyc}$	図 2.65	
	スレーブ		2	4096			
RSPCK クロック High レベルパルス幅	マスタ	$t_{SPCKWH}$	$(t_{SPcyc} - t_{SPCKr} - t_{SPCKf}) / 2 - 2.5$	—	ns		
	スレーブ		1	—	$t_{SPcyc}$		
RSPCK クロック Low レベルパルス幅	マスタ	$t_{SPCKWL}$	$(t_{SPcyc} - t_{SPCKr} - t_{SPCKf}) / 2 - 2.5$	—	ns		
	スレーブ		1	—	$t_{SPcyc}$		
RSPCK クロック立ち上がり/立ち下がり時間	出力	$t_{SPCKr}$	—	3	ns		
	入力	$t_{SPCKf}$	—	1	ns		
データ入力セットアップ時間	マスタ	$t_{SU}$	5	—	ns		図 2.66～図 2.72
	スレーブ		3	—			
データ入力ホールド時間	マスタ	$t_H$	3	—	ns		
	スレーブ		3	—			
SSL セットアップ時間	マスタ	$t_{LEAD}$	$N \times t_{SPcyc} - 3$ (注2)	$N \times t_{SPcyc} + 3$ (注2)	ns	図 2.66～図 2.69	
	スレーブ		4	—	$t_{SPcyc}$		
SSL ホールド時間	マスタ	$t_{LAG}$	$N \times t_{SPcyc} - 3$ (注3)	$N \times t_{SPcyc} + 3$ (注3)	ns		
	スレーブ		4	—	$t_{SPcyc}$		
連続送信遅延	マスタ	$t_{TD}$	$t_{SPcyc} + 2 \times t_{SPcyc}$	$8 \times t_{SPcyc} + 2 \times t_{SPcyc}$	ns		
	スレーブ		$t_{SPcyc} + 5 \times t_{SPcyc}$	—			
TI-SSP SS 入力セットアップ時間		$t_{TISS}$	3	—	ns	図 2.70～図 2.72	
TI-SSP SS 入力ホールド時間		$t_{TISH}$	3	—	ns		
TI-SSP 次アクセス時間		$t_{TIND}$	M(注4)	—	$t_{SPcyc}$		
TI-SSP マスタ SS 出力遅延		$t_{TISSOD}$	-3	3	ns		
TI-SSP マスタ OE 遅延 1		$t_{TIMOED1}$	—	2	ns		
TI-SSP マスタ OE 遅延 2		$t_{TIMOED2}$	—	2	ns		
TI-SSP スレーブ OE 遅延 1		$t_{TISOED1}$	—	12	ns		
TI-SSP スレーブ OE 遅延 2		$t_{TISOED2}$	—	8	ns		
データ出力遅延時間	マスタ	$t_{OD}$	—	3	ns		
	スレーブ		—	12	ns		
データ出力ホールド時間	マスタ	$t_{OH}$	-3	—	ns		
	スレーブ		3	—			
MOSI、MISO クロック立ち上がり/立ち下がり時間	出力	$t_{Dr}$ , $t_{Df}$	—	3	ns		
	入力		—	1	$\mu\text{s}$		
SSL 立ち上がり/立ち下がり時間	出力	$t_{SSLr}$ , $t_{SSLf}$	—	3	ns	図 2.66、図 2.67	
	入力		—	1	$\mu\text{s}$		

表 2.35 SPI タイミング (2/2)

条件 :  $V_{OH} = V_{CC33} \times 0.5$ ,  $V_{OL} = V_{CC33} \times 0.5$ ,  $C = 30 \text{ pF}$

項目	シンボル	Min(注1)	Max(注1)	単位(注1)	参照図
スレーブアクセス時間	$t_{SA}$	—	12	ns	図 2.68、図 2.69
スレーブ出力開放時間	$t_{REL}$	—	12	ns	

- 注 1.  $t_{SPICyc}$  : PCLKSPIn サイクル
- 注 2. SPCKD 設定値 + 1 (1~8)
- 注 3. SSLND 設定値 + 1 (1~8)
- 注 4. SSLND 設定値 + 2 (2~9)




図 2.65 SPI クロックタイミング




図 2.66 SPI タイミング (マスタ、モトローラ SPI、CPHA = 0)




図 2.67 SPI タイミング (マスタ、モトローラ SPI、CPHA = 1)




図 2.68 SPI タイミング (スレーブ、モトローラ SPI、CPHA = 0)




図 2.69 SPI タイミング (スレーブ、モトローラ SPI、CPHA = 1)




図 2.70 SPI タイミング (マスタ、TI SSP)






図 2.71 SPI タイミング (スレーブ、TI SSP、バースト転送時の遅延あり)




図 2.72 SPI タイミング (スレーブ、TI SSP、バースト転送時の遅延なし)

### 2.5.5.12 xSPI タイミング

条件：

シングルエンドクロック

$$V_{OH} = V_{CC18} \times 0.5, V_{OL} = V_{CC18} \times 0.5, C = 15 \text{ pF (1.8 V)}$$

$$V_{OH} = V_{CC33} \times 0.5, V_{OL} = V_{CC33} \times 0.5, C = 15 \text{ pF (3.3 V)}$$

データ

$$V_{OH} = V_{CC18} \times 0.5, V_{OL} = V_{CC18} \times 0.5, C = 15 \text{ pF (1.8 V)}$$

$$V_{OH} = V_{CC33} \times 0.5, V_{OL} = V_{CC33} \times 0.5, C = 15 \text{ pF (3.3 V)}$$

表 2.36 xSPI タイミング

項目	シンボル	1.8 V		3.3 V		単位	参照図	
		Min	Max	Min	Max			
サイクルタイム	SDR	t <sub>PERIOD</sub>	7.5	—	13.3	—	ns	図 2.73
	DDR		10.0	—	13.3	—	ns	
クロック出力スルーレート		t <sub>SRck</sub>	0.75/0.56 (注2)	—	0.56	—	V/ns	
クロックデューティーサイクル歪み		t <sub>CKDCD</sub>	0.0	t <sub>PERIOD</sub> × 0.05	0.0	t <sub>PERIOD</sub> × 0.05	ns	
クロック最小パルス幅		t <sub>CKMPW</sub>	t <sub>PERIOD</sub> × 0.45	—	t <sub>PERIOD</sub> × 0.45	—	ns	
差動クロック交差電圧		V <sub>OX(AC)</sub>	0.4 × VCC18	0.6 × VCC18	—	—	V	
DS デューティーサイクル歪み		t <sub>DSDCD</sub>	0.0	t <sub>PERIOD</sub> × 0.04	0.0	t <sub>PERIOD</sub> × 0.04	ns	
DS 最小パルス幅		t <sub>DSMPW</sub>	t <sub>PERIOD</sub> × 0.41	—	t <sub>PERIOD</sub> × 0.41	—	ns	
データ入出力スルーレート		t <sub>SR</sub>	0.75/0.56 (注2)	—	0.56	—	V/ns	
データ入力セットアップ時間 (CK に対して)	SDR	t <sub>SU</sub>	2.0	—	2.4	—	ns	図 2.74
データ入力ホールド時間 (CK に対して)		t <sub>H</sub>	1.0	—	1.0	—	ns	
データ出力遅延時間		t <sub>OD</sub>	—	1.0(注3)	—	1.4(注3)	ns	
データ出力ホールド時間		t <sub>OH</sub>	-1.0	—	-2.3	—	ns	
データ出力バッファオフ時間		t <sub>BOFF</sub>	-1.0	—	-2.3	—	ns	
データ入力セットアップ時間 (DS に対して)	DDR (注1) (注3)	t <sub>SU</sub>	-0.8	—	-0.8	—	ns	図 2.75、図 2.76
データ入力ホールド時間 (DS に対して)		t <sub>H</sub>	t <sub>PERIOD</sub> × 0.41 - 0.8	—	t <sub>PERIOD</sub> × 0.41 - 0.8	—	ns	
データ出力セットアップ時間 (CK に対して)		t <sub>SUO</sub>	1.0	—	1.0	—	ns	
データ出力ホールド時間 (CK に対して)		t <sub>HO</sub>	1.0	—	1.0	—	ns	
CS Low～クロック High		t <sub>CSLCKH</sub>	6.0/8.0(注2) (注4)	—	8.0(注4)	—	ns	図 2.74～図 2.76
CS Low～CS High		t <sub>CKLCSH</sub>	6.0/8.0(注2)	—	8.0	—	ns	
CS High 時間		t <sub>CSTD</sub>	1	16	1	16	t <sub>PERIOD</sub>	
DS Low～CS High		t <sub>DSLCSH</sub>	6.0/8.0(注2)	—	10.6	—	ns	図 2.77
CS High～DS トライステート		t <sub>CSHDST</sub>	0.0	t <sub>PERIOD</sub>	0.0	t <sub>PERIOD</sub>	ns	
CS Low～DS Low		t <sub>CSLDSL</sub>	0.0	—	0.0	—	ns	
DS トライステート～CS Low		t <sub>DSTCSL</sub>	0.0	—	0.0	—	ns	

注 1. xSPI200 での DS シフト設定 (WRAPCFG.DSSFTCSx[4:0]) は 01000b です。

注 2. 133 MHz 時の仕様 / 100 MHz 時の仕様

注 3. これは OEN アサートが出力許可アサート拡張ビット (COMCFG.OEASTEX = 1) で拡張されたときの値です。

注 4. これは CS アサートが CS アサート拡張ビット (LIOCFCGSn.CSASTEX = 1) で拡張されたときの値です。




図 2.73 xSPI クロック/DS タイミング




図 2.74 SDR 送受信タイミング (1S-1S-1S、1S-2S-2S、2S-2S-2S、1S-4S-4S、4S-4S-4S)




図 2.75 DDR 送受信タイミング (4S-4D-4D、8D-8D-8D)




図 2.76 DDR 送受信タイミング (HyperRAM 書き込み)




図 2.77 DS~CS 信号タイミング

### 2.5.5.13 デルタシグマインタフェースタイミング

条件 :  $V_{OH} = V_{CC33} \times 0.5$ ,  $V_{OL} = V_{CC33} \times 0.5$ ,  $C = 30 \text{ pF}$

表 2.37 ΔΣ インタフェースタイミング

項目			シンボル	Min	Max	単位	参照図
DSMIF	クロックサイクル	マスタ	$t_{DScyc}$	40	200	ns	図 2.78
		スレーブ		40	200		
	クロック High レベル	マスタ	$t_{DSCKWH}$	16	—	ns	
		スレーブ		16	—		
	クロック Low レベル	マスタ	$t_{DSCKWL}$	16	—	ns	
		スレーブ		16	—		
セットアップ時間	マスタ	$t_{SU}$	15	—	ns	図 2.79、図 2.80	
	スレーブ		10	—			
ホールド時間	マスタ	$t_H$	0	—	ns		
	スレーブ		10	—			




図 2.78 クロック入出力タイミング




図 2.79 受信タイミング (MCLKn 立ち上がり同期)




図 2.80 受信タイミング (MCLKn 立ち下がり同期)

## 2.5.5.14 イーサネットインタフェースタイミング

条件：

$$V_{OH} = VCC18 \times 0.5, V_{OL} = VCC18 \times 0.5, C = 15 \text{ pF (RGMII)}$$

$$V_{OH} = VCC33 \times 0.5, V_{OL} = VCC33 \times 0.5, C = 25 \text{ pF (RMII)}$$

$$V_{OH} = VCC33 \times 0.5, V_{OL} = VCC33 \times 0.5, C = 30 \text{ pF (MII)}$$

表 2.38 イーサネットインタフェースタイミング (1/2)

項目	シンボル	Min	Max	単位	参照図		
イーサネット (RGMII)	ETHn_TXCLK、ETHn_RXCLK サイクルタイム期間	1 Gbps	$t_{RGMIIck}$	7.2	8.8	ns	図 2.81
		100 Mbps		36	44		
		10 Mbps		360	440		
	ETHn_TXCLK、ETHn_RXCLK 周波数	1 Gbps	—	125 - 50 ppm	125 + 50 ppm	MHz	
		100 Mbps		25 - 50 ppm	25 + 50 ppm		
		10 Mbps		2.5 - 50 ppm	2.5 + 50 ppm		
	ETHn_TXCLK、ETHn_RXCLK デューティサイクル	1 Gbps	—	45	55	%	
		100 Mbps 10 Mbps		40	60		
	ETHn_TXCLK、ETHn_TXD0~ETHn_TXD3、ETHn_TXEN (TX_CTL)、ETHn_RXCLK、ETHn_RXD0~ETHn_RXD3、ETHn_RXDV (RX_CTL) 立ち上がり/立ち下がり時間	$t_{RGMIIr}$ 、 $t_{RGMIIl}$	—	0.75	ns		
	ETHn_TXD0~ETHn_TXD3、ETHn_TXEN (TX_CTL)~ETHn_TXCLK 出力スキュー	$t_{RGMIIos}$	-0.5	0.5	ns		
ETHn_RXD0~ETHn_RXD3、ETHn_RXDV (RX_CTL) セットアップ時間	$t_{RGMIIis}$	1	—	ns			
ETHn_RXD0~ETHn_RXD3、ETHn_RXDV (RX_CTL) ホールド時間	$t_{RGMIIh}$	1	—	ns			
イーサネット (RMII)	ETHn_RXCLK サイクルタイム	$t_{RMIIck}$	20	—	ns	図 2.82	
	ETHn_RXCLK 周波数 Typ. 50 MHz	—	50 - 50 ppm	50 + 50 ppm	MHz		
	ETHn_RXCLK デューティ	—	35	65	%		
	ETHn_RXCLK 立ち上がり/立ち下がり時間	$t_{RMIIckr}$ 、 $t_{RMIIckf}$	0.5	3.5	ns		
	ETHn_TXD0、ETHn_TXD1、ETHn_TXEN 出力遅延時間	$t_{RMIIld}$	2.5	12	ns		
	ETHn_RXD0、ETHn_RXD1、ETHn_RXER、ETHn_RXDV (CRS_DV) セットアップ時間	$t_{RMIIis}$	4	—	ns		
	ETHn_RXD0、ETHn_RXD1、ETHn_RXER、ETHn_RXDV (CRS_DV) ホールド時間	$t_{RMIIh}$	2	—	ns		
	ETHn_TXD0、ETHn_TXD1、ETHn_TXEN、ETHn_RXD0、ETHn_RXD1、ETHn_RXER、ETHn_RXDV (CRS_DV) 立ち上がり/立ち下がり時間	$t_{RMIIr}$ 、 $t_{RMIIl}$	0.5	4	ns		

表 2.38 イーサネットインタフェースタイミング (2/2)

項目		シンボル	Min	Max	単位	参照図	
イーサネット (MII)	ETHn_TXCLK、ETHn_RXCLK サイクルタイム	100 Mbps	$t_{MIlck}$	40	—	ns	図 2.83
		10 Mbps		400	—		
	ETHn_TXCLK、ETHn_RXCLK 周波数	100 Mbps	—	25 – 50 ppm	25 + 50 ppm	MHz	
		10 Mbps		2.5 – 50 ppm	2.5 + 50 ppm		
	ETHn_TXD0~ETHn_TXD3、ETHn_TXEN、ETHn_TXER 出力遅延時間		$t_{MIld}$	1	20	ns	
	ETHn_RXD0~ETHn_RXD3、ETHn_RXDV、ETHn_RXER セットアップ時間		$t_{MIIs}$	10	—	ns	
ETHn_RXD0~ETHn_RXD3、ETHn_RXDV、ETHn_RXER ホールド時間		$t_{MIlh}$	10	—	ns		

表 2.39 イーサネットインタフェースタイミング (MAC-to-MAC 接続モード)

項目		シンボル	Min	Max	単位	参照図
イーサネット (RGMII)	ETH2_TXCLK、ETH2_RXCLK サイクルタイム	$t_{MRGMlck}$	7.2	8.8	ns	図 2.84
	ETH2_TXCLK、ETH2_RXCLK 周波数 Typ. 125 MHz	—	125 – 50 ppm	125 + 50 ppm	MHz	
	ETH2_TXCLK、ETH2_RXCLK デューティーサイクル	—	45	55	%	
	ETH2_TXCLK、ETH2_TXD0~ETH2_TXD3、ETH2_TXEN (TX_CTL)、ETH2_RXCLK、ETH2_RXD0~ETH2_RXD3、ETH2_RXDV (RX_CTL) 立ち上がり/立ち下がり時間	$t_{MRGMlir}$ 、 $t_{MRGMlif}$	—	0.75	ns	
	ETH2_TXD0~ETHn_TXD3、ETHn_TXEN (TX_CTL) 出力スキュー	$t_{MRGMllos}$	—	0.6	ns	
	ETH2_TXD0~ETH2_TXD3、ETH2_TXEN (TX_CTL) 出力セットアップ時間	$t_{MRGMlso}$	1.1	—	ns	
	ETH2_TXD0~ETH2_TXD3、ETH2_TXEN (TX_CTL) 出力ホールド時間	$t_{MRGMlho}$	1.1	—	ns	
	ETH2_RXD0~ETH2_RXD3、ETH2_RXDV (RX_CTL) 入力セットアップ時間	$t_{MRGMlsi}$	-0.7	—	ns	
	ETH2_RXD0~ETH2_RXD3、ETH2_RXDV (RX_CTL) 入力ホールド時間	$t_{MRGMlhi}$	2.9	—	ns	
イーサネット (MII)	ETH2_REFCLK サイクル時間	$t_{MMlck}$	40	—	ns	図 2.85
	ETH2_REFCLK 周波数 Typ. 25 MHz	—	25 – 50 ppm	25 + 50 ppm	MHz	
	ETH2_TXD0~ETH2_TXD3、ETH2_TXEN、ETH2_TXER 出力遅延時間	$t_{MMld}$	11	25	ns	
	ETH2_RXD0~ETH2_RXD3、ETH2_RXDV、ETH2_RXER セットアップ時間	$t_{MMIs}$	10	—	ns	
	ETH2_RXD0~ETH2_RXD3、ETH2_RXDV、ETH2_RXER ホールド時間	$t_{MMlh}$	0	—	ns	




図 2.81 RGMII 送受信タイミング (n = 0~2、m = 0~3)




図 2.82 RMII 送受信タイミング (n = 0~2、m = 0~1)






図 2.83 MII 送受信タイミング (n = 0~2、m = 0~3)




図 2.84 RGMII 送受信タイミング (MAC-to-MAC 接続モード) (m = 0~3)




図 2.85 MII 送受信タイミング (MAC-to-MAC 接続モード) (m = 0~3)

## 2.5.5.15 シリアルマネジメントインタフェースタイミング

条件：

$$V_{OH} = V_{CC18} \times 0.5, V_{OL} = V_{CC18} \times 0.5, C = 30 \text{ pF (1.8 V)}$$

$$V_{OH} = V_{CC33} \times 0.5, V_{OL} = V_{CC33} \times 0.5, C = 30 \text{ pF (3.3 V)}$$

表 2.40 シリアルマネジメントインタフェースタイミング

項目			シンボル	Min	Max	単位	参照図
MDIO	MDC 出力サイクル時間	GMAC_MDC、 ETHSW_MDC	T <sub>MDCck</sub>	80	—	ns	図 2.86
		ESC_MDC		400	—	ns	
	MDIO 出力遅延時間 (MDC 立ち下がりに対して) (注1)		T <sub>MDIOd</sub>	—	20	ns	
	MDIO 入力セットアップ時間 (MDC 立ち上がりに対して)	GMAC_MDC、 ETHSW_MDC	T <sub>MDIOs</sub>	20	—	ns	
		ESC_MDC		70	—	ns	
MDIO 入力ホールド時間 (MDC 立ち上がりに対して)		T <sub>MDIOh</sub>	0	—	ns		

注 1. ETHSW からの出カタイミングは MDC の立ち上がりエッジに基づいており、レジスタに出力遅延を設定可能です。




図 2.86 シリアルマネジメントインタフェースタイミング

## 2.5.5.16 SHOSTIF タイミング

条件：

$$V_{OH} = V_{CC18} \times 0.5, V_{OL} = V_{CC18} \times 0.5, C = 30 \text{ pF (1.8 V)}$$

$$V_{OH} = V_{CC33} \times 0.5, V_{OL} = V_{CC33} \times 0.5, C = 30 \text{ pF (3.3 V)}$$

表 2.41 SHOSTIF タイミング

項目	シンボル	Min	Max	単位	参照図	
SHOSTIF	クロックサイクルタイム	$t_{SHck}$	25	—	ns	図 2.87
	クロック High 時間	$t_{CH}$	0.45	0.55	$t_{SHck}$	
	クロック Low 時間	$t_{CL}$	0.45	0.55	$t_{SHck}$	
	クロック立ち上がりスルーレート	$t_{CRT}$	0.1	—	V/ns	
	クロック立ち下がりスルーレート	$t_{CFT}$	0.1	—	V/ns	
	CS# High 時間	$t_{CS}$	2	—	$t_{SHck}$	
	CS#アクティブセットアップ時間	$t_{CSS}$	15	—	ns	
	CS#アクティブホールド時間	$t_{CSH}$	15	—	ns	
	データ入力セットアップ時間	$t_{SU}$	3	—	ns	
	データ入力ホールド時間	$t_{HD}$	10.5	—	ns	
	クロック Low～出力有効	$t_V$	—	15.5	ns	
	データ出力ホールド時間	$t_{HO}$	6	—	ns	
データ出力禁止時間	$t_{DIS}$	—	18	ns		




図 2.87 SHOSTIF クロックタイミング




図 2.88 SHOSTIF タイミング (SCPH = 0)




図 2.89 SHOSTIF タイミング (SCPH = 1)

### 2.5.5.17 PHOSTIF タイミング

条件:

$$V_{OH} = V_{CC33} \times 0.5, V_{OL} = V_{CC33} \times 0.5, C = 30 \text{ pF}$$

## (1) 同期 SRAM インタフェースモード

表 2.42 PHOSTIF タイミング (同期 SRAM インタフェースモード)

No.	項目	シンボル	Min	Max	単位	参照図
1	HCKIO 入力サイクル	$t_{HCKIO}$	20.0	—	ns	図 2.90~図 2.94
2	HCKIO High レベル幅	$t_{HBHIGH}$	$0.5 \times t_{HCKIO} - 2.1$	$0.5 \times t_{HCKIO} + 2.1$	ns	
3	HCKIO Low レベル幅	$t_{HLOW}$	$0.5 \times t_{HCKIO} - 2.1$	$0.5 \times t_{HCKIO} + 2.1$	ns	
4	アドレスおよび HCS0#/HCS1#入力セットアップ時間 (HCKIO 立ち上がりに対して)	$t_{SKHA}$	4.0	—	ns	
5	アドレスおよび HCS0#/HCS1#入力ホールド時間 (HCKIO 立ち上がりに対して)	$t_{HKHA}$	1.0	—	ns	
6	HWR0#/HWR1#入力セットアップ時間 (HCKIO 立ち上がりに対して)	$t_{SKHWR}$	4.0	—	ns	
7	HWR0#/HWR1#入力ホールド時間 (HCKIO 立ち上がりに対して)	$t_{HKHWR}$	1.0	—	ns	
8	HWRSTB#入力セットアップ時間 (HCKIO 立ち上がりに対して)	$t_{SKHWRSTB}$	4.0	—	ns	
9	HWRSTB#入力ホールド時間 (HCKIO 立ち上がりに対して)	$t_{HKHWRSTB}$	1.0	—	ns	
10	HRD#入力セットアップ時間 (HCKIO 立ち上がりに対して)	$t_{SKHRD}$	4.0	—	ns	
11	HRD#入力ホールド時間 (HCKIO 立ち上がりに対して)	$t_{HKHRD}$	1.0	—	ns	
12	データ入力セットアップ時間 (HCKIO 立ち上がりに対して)	$t_{SKIHD}$	4.0	—	ns	
13	データ入力ホールド時間 (HCKIO 立ち上がりに対して)	$t_{HKIHD}$	1.0	—	ns	
14	データおよび HWAIT#出力遅延時間 (HRD#立ち下がりに対して)	$t_{DKDHR}$	1.0	—	ns	
15	データおよび HWAIT#出力ホールド時間 (HRD#立ち上がりに対して)	$t_{HKOHD}$	—	11.0	ns	
16	データおよび HWAIT#出力遅延時間 (HCS0#/HCS1#立ち下がりに対して)	$t_{DKHD}$	1.0	—	ns	
17	データおよび HWAIT#出力ホールド時間 (HCS0#/HCS1#立ち上がりに対して)	$t_{HKWTCS}$	—	11.0	ns	
18	HWAIT#出力遅延時間 (HWRSTB#、HWR0#/HWR1#立ち下がりに対して)	$t_{DKHWT}$	1.0	—	ns	
19	HWAIT#出力ホールド時間 (HWRSTB#、HWR0#/HWR1#立ち上がりに対して)	$t_{HKWTWR}$	—	11.0	ns	
20	HWAIT#出力遅延時間 (HCKIO 立ち上がりに対して)	$t_{DKHWTV}$	2.0	11.0	ns	
21	データ出力遅延時間 (HCKIO 立ち上がりに対して)	$t_{DKHDV}$	2.0	11.0	ns	
22	データおよび HWAIT#有効データ出力ホールド時間 (HRD#立ち上がりに対して)	$t_{HKHWTHR}$	1.0	—	ns	
23	HWR0#/HWR1#、HWRSTB#リカバリー時間 (High レベル幅)	$t_{WHWR}$	40.0	—	ns	
24	HRD#リカバリー時間 (High レベル幅)	$t_{WHRD}$	40.0	—	ns	




図 2.90 PHOSTIF ライトタイミング (同期 SRAM インタフェースモード)




図 2.91 PHOSTIF リードタイミング (同期 SRAM インタフェースモード)




図 2.92 PHOSTIF ページリードタイミング (同期 SRAM インタフェースモード)






図 2.93 PHOSTIF ライトタイミング (PHOSTIF レジスタライト) (同期 SRAM インタフェースモード)




図 2.94 PHOSTIF リードタイミング (PHOSTIF レジスタリード) (同期 SRAM インタフェースモード)

## (2) 非同期 SRAM インタフェースモード

表 2.43 PHOSTIF タイミング (非同期 SRAM インタフェースモード)

No.	項目	シンボル	Min	Max	単位	参照図
1	アドレス、HCS0#/HCS1#入力セットアップ時間 (HWRSTB#、HWR0#/HWR1#立ち下がりに対して)	t <sub>ADDWRS</sub>	0	—	ns	図 2.95~図 2.98
2	HWR0#/HWR1#および HWRSTB#リカバリー時間 (High レベル幅)	t <sub>WRW</sub>	20.0	—	ns	
3	データ入力セットアップ時間 (HWRSTB#、HWR0#/HWR1#立ち下がりに対して)	t <sub>WRS</sub>	0	—	ns	
4	データ入力ホールド時間 (HWRSTB#、HWR0#/HWR1#立ち上がりに対して)	t <sub>WRH</sub>	0	—	ns	
5	HWAIT#出力遅延時間 (HCS0#/HCS1#立ち下がりに対して)	t <sub>CLZ</sub>	1.0	—	ns	
6	HWAIT#出力遅延時間 (HWRSTB#、HWR0#/HWR1#立ち下がりに対して)	t <sub>WAITD</sub>	1.0	—	ns	
7	HWAIT#有効データ出力遅延時間 (HWRSTB#、HWR0#/HWR1#立ち下がりに対して)	t <sub>WRWAITF</sub>	—	39.2	ns	
8	HWAIT#有効データ出力ホールド時間 (HWRSTB#、HWR0#/HWR1#立ち上がりに対して)	t <sub>WAITVH</sub>	0	—	ns	
9	HWAIT#出力ホールド時間 (HWR0#/HWR1#、HWRSTB#立ち上がりに対して)	t <sub>WAITH</sub>	—	11.0	ns	
10	HWAIT#出力ホールド時間 (HCS0#/HCS1#立ち上がりに対して)	t <sub>CHZ</sub>	—	11.0	ns	
11	アドレスおよび HCS0#/HCS1#入力セットアップ時間 (HRD#立ち下がりに対して)	t <sub>ADDRDS</sub>	0	—	ns	
12	ページアクセス時のアドレス入力ホールド時間 (HRD#立ち上がりに対して)	t <sub>ADDRDH</sub>	0	—	ns	
13	HRD#リカバリー時間 (High レベル幅)	t <sub>RDW</sub>	20.0	—	ns	
14	データおよび HWAIT#出力遅延時間 (HRD#立ち下がりに対して)	t <sub>RDLZ</sub>	1.0	—	ns	
15	HWAIT#有効データ出力遅延時間 (HRD#立ち下がりに対して)	t <sub>RDWAITF</sub>	—	39.2	ns	
16	データ固定時間 (HWAIT#立ち上がりに対して)	t <sub>WAITR</sub>	0	—	ns	
17	データおよび HWAIT#有効データ出力ホールド時間 (HRD#立ち上がりに対して)	t <sub>DATAOH</sub>	1.0	—	ns	
18	データおよび HWAIT#出力ホールド時間 (HRD#立ち上がりに対して)	t <sub>RDHZ</sub>	—	11.0	ns	
19	オンページアクセス時のデータおよび HWAIT#出力遅延時間 (アドレスに対して)	t <sub>PAGEOND</sub>	18.0	29.2	ns	
20	オフページアクセス時のデータおよび HWAIT#出力遅延時間 (アドレスに対して) (16 バイト境界をまたがない場合)	t <sub>PAGEOFD</sub>	18.0	29.2	ns	
20	オフページアクセス時のデータおよび HWAIT#出力遅延時間 (アドレスに対して) (16 バイト境界をまたぐ場合)	t <sub>PAGEOFD</sub>	18.0	29.2	ns	
21	HWAIT#有効データ出力遅延時間 (HCS0#/HCS1#立ち下がりに対して)	t <sub>WAITVD</sub>	—	39.2	ns	
22	データ固定時間 (アドレスに対して)	t <sub>ADDFIX</sub>	18.0	—	ns	




図 2.95 PHOSTIF ライトタイミング (非同期 SRAM インタフェースモード)




図 2.96 PHOSTIF リードタイミング (非同期 SRAM インタフェースモード)




図 2.97 PHOSTIF ページリードタイミング (非同期 SRAM インタフェースモード)




図 2.98 PHOSTIF レジスタリードタイミング (非同期 SRAM インタフェースモード)

## (3) 同期バースト SRAM タイプ転送モード

表 2.44 PHOSTIF タイミング (同期バースト SRAM タイプ転送モード)

No.	項目	シンボル	Min	Max	単位	参照図
1	HCKIO 入力サイクル	t <sub>HCKIO</sub>	20.0	—	ns	図 2.99~図 2.102
2	HCKIO High レベル幅	t <sub>HBHIGH</sub>	0.5 × t <sub>HCKIO</sub> - 2.1	0.5 × t <sub>HCKIO</sub> + 2.1	ns	
3	HCKIO Low レベル幅	t <sub>HBLOW</sub>	0.5 × t <sub>HCKIO</sub> - 2.1	0.5 × t <sub>HCKIO</sub> + 2.1	ns	
4	アドレスおよび HCS0#/HCS1#入力セットアップ時間 (HCKIO 立ち上がりに対して)	t <sub>SKPHA</sub>	4.0	—	ns	
5	アドレスおよび HCS0#/HCS1#入力ホールド時間 (HCKIO 立ち上がりに対して)	t <sub>HKPCS</sub>	1.0	—	ns	
6	アドレスおよび HCS0#/HCS1#入力セットアップ時間 (HCKIO 立ち下がりに対して)	t <sub>SKNHA</sub>	4.0	—	ns	
7	アドレスおよび HCS0#/HCS1#入力ホールド時間 (HCKIO 立ち下がりに対して)	t <sub>HKNHA</sub>	1.0	—	ns	
8	HWR0#/HWR1#入力セットアップ時間 (HCKIO 立ち上がりに対して)	t <sub>SKPHWR</sub>	4.0	—	ns	
9	HWR0#/HWR1#入力ホールド時間 (HCKIO 立ち上がりに対して)	t <sub>HKPHWR</sub>	1.0	—	ns	
10	HWR0#/HWR1#入力セットアップ時間 (HCKIO 立ち下がりに対して)	t <sub>SKNHWR</sub>	4.0	—	ns	
11	HWR0#/HWR1#入力ホールド時間 (HCKIO 立ち下がりに対して)	t <sub>HKNHWR</sub>	1.0	—	ns	
12	HBS#, HWRSTB#入力セットアップ時間 (CKIO 立ち上がりに対して)	t <sub>SKPHBCY</sub>	4.0	—	ns	
13	HBS#, HWRSTB#入力ホールド時間 (CKIO 立ち上がりに対して)	t <sub>HKPHBCY</sub>	1.0	—	ns	
14	HBS#, HWRSTB#入力セットアップ時間 (CKIO 立ち下がりに対して)	t <sub>SKNHBCY</sub>	4.0	—	ns	
15	HBS#, HWRSTB#入力ホールド時間 (CKIO 立ち下がりに対して)	t <sub>HKNHBCY</sub>	1.0	—	ns	
16	HRD#入力セットアップ時間 (CKIO 立ち上がりに対して)	t <sub>SKPHRD</sub>	4.0	—	ns	
17	HRD#入力ホールド時間 (CKIO 立ち上がりに対して)	t <sub>HKPHRD</sub>	1.0	—	ns	
18	HRD#入力セットアップ時間 (CKIO 立ち下がりに対して)	t <sub>SKNHRD</sub>	4.0	—	ns	
19	HRD#入力ホールド時間 (CKIO 立ち下がりに対して)	t <sub>HKNHRD</sub>	1.0	—	ns	
20	データ入力セットアップ時間 (CKIO 立ち上がりに対して)	t <sub>SKPHD</sub>	4.0	—	ns	
21	データ入力ホールド時間 (CKIO 立ち上がりに対して)	t <sub>HKPHD</sub>	1.0	—	ns	
22	データ入力セットアップ時間 (CKIO 立ち下がりに対して)	t <sub>SKNHd</sub>	4.0	—	ns	
23	データ入力ホールド時間 (CKIO 立ち下がりに対して)	t <sub>HKNHD</sub>	1.0	—	ns	
24	データ出力遅延時間 (HRD#立ち下がりに対して)	t <sub>DKNHRD</sub>	1.0	—	ns	
25	データ出力ホールド時間 (HRD#立ち上がりに対して)	t <sub>HKPHRD</sub>	—	11.0	ns	
26	データ出力遅延時間 (HCKIO 立ち上がりに対して)	t <sub>DKPHD</sub>	2.0	11.0	ns	
27	データ出力遅延時間 (HCKIO 立ち下がりに対して)	t <sub>DKNHD</sub>	2.0	11.0	ns	
28	HWAIT#出力遅延時間 (HCKIO 立ち上がりに対して)	t <sub>DKPHWT</sub>	2.0	11.0	ns	
29	HWAIT#出力遅延時間 (HCKIO 立ち下がりに対して)	t <sub>DKNHWT</sub>	2.0	11.0	ns	
30	データ出力ホールド時間 (HCS0#/HCS1#立ち上がりに対して)	t <sub>HKPHCS</sub>	—	11.0	ns	
31	HWRSTB#リカバリー時間 (High レベル幅)	t <sub>WHWR</sub>	40.0	—	ns	
32	HRD#リカバリー時間 (High レベル幅)	t <sub>WHRD</sub>	40.0	—	ns	






図 2.99 PHOSTIF ライトタイミング (同期バースト SRAM タイプ転送モード、アドレス/データ分離)




図 2.100 PHOSTIF リードタイミング (同期バースト SRAM タイプ転送モード、アドレス/データ分離)




図 2.101 PHOSTIF ライトタイミング (同期バースト SRAM タイプ転送モード、アドレス/データマルチプレクス)




図 2.102 PHOSTIF リードタイミング (同期バースト SRAM タイプ転送モード、アドレス/データマルチプレクス)

## 2.6 USB 特性

表 2.45 内蔵 USB ロースピード (ホストのみ) 特性

項目	シンボル	Min	Typ	Max	単位	参照図
立ち上がり時間	$t_{LR}$	75	—	300	ns	図 2.103、図 2.104
立ち下がり時間	$t_{LF}$	75	—	300	ns	
立ち上がり/立ち下がり時間比	$t_{LR}/t_{LF}$	80	—	125	%	




図 2.103 USB\_DP、USB\_DM の出力タイミング (ロースピード時/ホストのみ)




図 2.104 測定回路 (ロースピード時/ホストのみ)

表 2.46 内蔵 USB フルスピード特性

項目	シンボル	Min	Typ	Max	単位	参照図
立ち上がり時間	$t_{FR}$	4	—	20	ns	図 2.105、図 2.106
立ち下がり時間	$t_{FF}$	4	—	20	ns	
立ち上がり/立ち下がり時間比	$t_{FR}/t_{FF}$	90	—	111.11	%	




図 2.105 USB\_DP、USB\_DM の出力タイミング (フルスピード時)




図 2.106 測定回路 (フルスピード時)

表 2.47 内蔵 USB ハイスピード特性

項目	シンボル	Min	Typ	Max	単位	参照図
立ち上がり時間	$t_{HSR}$	—	—	2.133	V/ $\mu$ s	図 2.107、図 2.108
立ち下がり時間	$t_{HSF}$	—	—	2.133	V/ $\mu$ s	
出力抵抗 (ハイスピード終端抵抗としても使用)	ZHSDRV	40.5	—	49.5	$\Omega$	—

注: USB\_DP および USB\_DM 端子に接続する出力抵抗 (ZHSDRV) は LSI に内蔵しています。




図 2.107 USB\_DP、USB\_DM の出力タイミング (ハイスピード時)




図 2.108 測定回路 (ハイスピード時)

## 2.7 A/D 変換特性

表 2.48 12 ビット A/D (ユニット 0) 変換特性

項目	Min	Typ	Max	単位	参照図	
分解能	12			ビット	—	
アナログ入力容量	—	—	13	pF	—	
チャンネル専用サンプル&ホールド回路使用時 (AN000~AN002)	変換時間(注1) 許容信号源インピーダンス Max = 1.0 kΩ	1.52	—	—	μs	—
	オフセット誤差	—	—	±13	LSB	—
	フルスケール誤差	—	—	±13	LSB	—
	量子化誤差	—	±0.5	—	LSB	—
	絶対精度	—	—	±14	LSB	—
	DNL 微分非直線性誤差	—	—	±3	LSB	—
	INL 積分非直線性誤差	—	—	±4	LSB	—
	サンプル&ホールド回路のホールド特性	—	—	2.67	μs	—
チャンネル専用サンプル&ホールド回路不使用時 (AN000~AN007)	変換時間(注1) 許容信号源インピーダンス Max = 1.0 kΩ	0.84	—	—	μs	—
	オフセット誤差	—	—	±11	LSB	—
	フルスケール誤差	—	—	±11	LSB	—
	量子化誤差	—	±0.5	—	LSB	—
	絶対精度	—	—	±12	LSB	—
	DNL 微分非直線性誤差	—	—	±3	LSB	—
	INL 積分非直線性誤差	—	—	±4	LSB	—
	ダイナミックレンジ	0.15	—	VREFH0 - 0.15	V	—

注. 表の指定値は、A/D 変換中に外部バスアクセスを行わなかった場合の数値です。A/D 変換中に外部バスアクセスを行った場合は、指定した値の範囲に収まらない可能性があります。

注 1. 変換時間は、サンプリング時間と比較時間の合計です。

表 2.49 12 ビット A/D (ユニット 1) 変換特性

項目	Min	Typ	Max	単位	参照図	
分解能	12			ビット	—	
変換時間(注1)	許容信号源インピーダンス Max = 1.0 kΩ	0.84	—	—	μs	—
アナログ入力容量	—	—	13	pF	—	
オフセット誤差	—	—	±11	LSB	—	
フルスケール誤差	—	—	±11	LSB	—	
量子化誤差	—	±0.5	—	LSB	—	
絶対精度	—	—	±12	LSB	—	
DNL 微分非直線性誤差	—	—	±3	LSB	—	
INL 積分非直線性誤差	—	—	±4	LSB	—	

注. 表の指定値は、A/D 変換中に外部バスアクセスを行わなかった場合の数値です。A/D 変換中に外部バスアクセスを行った場合は、指定した値の範囲に収まらない可能性があります。

注 1. 変換時間は、サンプリング時間と比較時間の合計です。




図 2.109 A/D コンバータの等価回路と周辺回路構成図

## 2.8 温度センサ特性

表 2.50 温度センサ特性

項目	Min	Typ	Max	単位	測定条件
相対精度	—	±1	—	°C	(注1)
温度傾斜	—	0.0625	—	°C/LSB	—
出力コード（25°C時）	—	1545（10進数）	—	—	TSUSAD レジスタ

注 1. 2点キャリブレーション（Tj = 25°CおよびTj = 85°C）、および8回平均。

## 2.9 デバッグインタフェースタイミング

条件：V<sub>OH</sub> = VCC33 × 0.5、V<sub>OL</sub> = VCC33 × 0.5

表 2.51 デバッグインタフェースタイミング (1/2)

項目	シンボル	Min	Max	単位	参照図
TCK サイクル時間	ICE 接続時	t <sub>TCKcyc</sub>	30(注1)	ns	図 2.110
	BSCAN 使用時		80		
TCK High レベルパルス幅	t <sub>TCKH</sub>	0.4	0.6	t <sub>TCKcyc</sub>	
TCK Low レベルパルス幅	t <sub>TCKL</sub>	0.4	0.6	t <sub>TCKcyc</sub>	
TDI セットアップ時間	t <sub>TDIS</sub>	5	—	ns	図 2.111 出力負荷：30 pF
TDI ホールド時間	t <sub>TDIH</sub>	5	—	ns	
TMS/SWDIO セットアップ時間	t <sub>TMSS</sub>	5	—	ns	
TMS/SWDIO ホールド時間	t <sub>TMSH</sub>	5	—	ns	
SWDIO 遅延時間	t <sub>SWDO</sub>	—	15	ns	
TDO 遅延時間	ICE 接続時	t <sub>TDOD</sub>	—	15	
	BSCAN 使用時		—	22	
キャプチャレジスタセットアップ時間	t <sub>CAPT</sub>	5	—	ns	図 2.112
キャプチャレジスタホールド時間	t <sub>CAPTH</sub>	5	—	ns	
更新レジスタ遅延時間	t <sub>UPDATED</sub>	—	15	ns	



表 2.51 デバッグインタフェースタイミング (2/2)

項目	シンボル	Min	Max	単位	参照図
トレースクロックサイクル	$t_{TCYC}$	20	—	ns	図 2.113 出力負荷 : 15 pF
トレースデータ遅延時間	トレースクロック : P18_6	-2.9	3.2	ns	
	トレースクロック : P17_4	-2.8	3.3		
	トレースクロック : P22_2	-2.2(注2)	4.0		

注 1. この値は、内部回路の通常動作のための最小のサイクルタイムです。

実際のサイクルタイムは、TCK キャプチャエッジタイミングと接続する ICE のケーブル長を考慮して決定する必要があります。

注 2. P22\_1 をトレースコントロールとして使用しない場合、この値は -1.8 ns です。




図 2.110 TCK 入力タイミング




図 2.111 データ転送タイミング




図 2.112 バウンダリスキャン入出力タイミング





図 2.113 トレースインタフェースタイミング

## 付録 1. 外形寸法図

外形寸法図の最新版や実装に関する情報は、弊社のウェブサイトの「パッケージ」を参照してください。


JEITA Package code	RENESAS code	MASS(TYP.)[g]
P-LFBGA225-13x13-0.80	PLBG0225GB-A	0.39



Reference Symbol	Dimension in Millimeters		
	Min.	Nom.	Max.
D	—	13.00	—
E	—	13.00	—
D1	—	11.20	—
E1	—	11.20	—
A	—	—	1.40
A1	0.27	—	—
b	0.38	0.43	0.48
e	—	0.80	—
aaa	—	—	0.15
ccc	—	—	0.20
ddd	—	—	0.12
eee	—	—	0.15
fff	—	—	0.08
n	—	225	—

図 1.1 225 ピン FBGA

JEITA Package code	RENESAS code	MASS(TYP.)[g]
P-LFBGA121-10x10-0.80	PLBG0121GF-A	0.23



Reference Symbol	Dimension in Millimeters		
	Min.	Nom.	Max.
D	—	10.00	—
E	—	10.00	—
D1	—	8.00	—
E1	—	8.00	—
A	—	—	1.40
A1	0.27	—	—
b	0.38	0.43	0.48
e	—	0.80	—
aaa	—	—	0.15
ccc	—	—	0.20
ddd	—	—	0.12
eee	—	—	0.15
fff	—	—	0.08
n	—	121	—

図 1.2 121 ピン FBGA

## 改訂記録

### Revision 1.00 — 2022 年 06 月 10 日

- 初版リリース

### Revision 1.10 — 2022 年 07 月 29 日

#### 2. 電気的特性：

- 表 2.21 バスタイミング「条件： $V_{OH} = VCC33 \times 0.5$ 、 $V_{OL} = VCC33 \times 0.5$ 、 $C = 15 \text{ pF}$  (CKIO)、 $30 \text{ pF}$  (その他)、 $T_{jmin} = -40^\circ\text{C}$ 」を修正。
- 表 2.22 バスタイミング「条件： $V_{OH} = VCC33 \times 0.5$ 、 $V_{OL} = VCC33 \times 0.5$ 、 $C = 12 \text{ pF}$  (CKIO)、 $12 \text{ pF}$  (その他)、 $T_{jmin} = -20^\circ\text{C}$ 」を修正。

### Revision 1.20 — 2022 年 09 月 30 日

#### 1. 概要：

- 表 1.3 システム を修正。
- 表 1.15 その他 を修正。

#### 2. 電気的特性：

- 図 2.10 モード入カタイミング を修正。
- 表 2.33 IIC タイミング を修正。

### Revision 1.30 — 2023 年 10 月 31 日

#### 1. 概要：

- 表 1.7 タイマ を更新。

#### 2. 電気的特性：

- 表 2.35 SPI タイミング を更新。
- 表 2.40 シリアルマネジメントインタフェースタイミング を更新。

## ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
  2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
  3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
  4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
  5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
  6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等  
当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じて、当社は一切その責任を負いません。
  7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
  8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
  9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
  10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
  11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
  12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものいたします。
  13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
  14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

## 本社所在地

〒135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

[www.renesas.com](http://www.renesas.com)

## 商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

## お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄りの営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

[www.renesas.com/contact/](http://www.renesas.com/contact/)