

# SuperH™ファミリ マルチコア マイコン用 E10A-USB エミュレータ

ユーザーズマニュアル 別冊  
SH7265、SH7205 ご使用時の補足説明

SuperH™ファミリ  
E10A-USB Multi-core for SH7265 HS7265KCU04HJ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、予告なしに、本資料に記載した製品または仕様を変更することがあります。  
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事事業の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

## Regulatory Compliance Notices

### European Union regulatory notices

This product complies with the following EU Directives. (These directives are only valid in the European Union.)

#### CE Certifications:

- Electromagnetic Compatibility (EMC) Directive 2004/108/EC  
EN 55022 Class A

---

**WARNING:** This is a Class A product. In a domestic environment this product may cause radio interference in which case the user may be required to take adequate measures.

---

EN 55024

- Information for traceability
  - Authorised representative
    - Name: Renesas Electronics Corporation
    - Address: 1753, Shimonumabe, Nakahara-ku, Kawasaki, Kanagawa, 211-8668, Japan
  - Manufacturer
    - Name: Renesas Solutions Corp.
    - Address: Nippon Bldg., 2-6-2, Ote-machi, Chiyoda-ku, Tokyo 100-0004, Japan
  - Person responsible for placing on the market
    - Name: Renesas Electronics Europe Limited
    - Address: Dukes Meadow, Millboard Road, Bourne End, Buckinghamshire, SL8 5FH, U.K.

### Environmental Compliance and Certifications:

- Waste Electrical and Electronic Equipment (WEEE) Directive 2002/96/EC

#### WEEE Marking Notice (European Union Only)



Renesas development tools and products are directly covered by the European Union's Waste Electrical and Electronic Equipment, (WEEE), Directive 2002/96/EC. As a result, this equipment, including all accessories, must not be disposed of as household waste but through your locally recognized recycling or disposal schemes. As part of our commitment to environmental responsibility Renesas also offers to take back the equipment and has implemented a Tools Product Recycling Program for customers in Europe. This allows you to return equipment to Renesas for disposal through our approved Producer Compliance Scheme. To register for the program, click here "<http://www.renesas.com/weee>".

### United States Regulatory notices on Electromagnetic compatibility

#### FCC Certifications (United States Only):

This equipment has been tested and found to comply with the limits for a Class A digital device, pursuant to Part 15 of the FCC Rules. These limits are designed to provide reasonable protection against harmful interference when the equipment is operated in a commercial environment. This equipment generates, uses, and can radiate radio frequency energy and, if not installed and used in accordance with the instruction manual, may cause harmful interference to radio communications. Operation of this equipment in a residential area is likely to cause harmful interference in which case the user will be required to correct the interference at his own expense.

---

**CAUTION:** Changes or modifications not expressly approved by the party responsible for compliance could void the user's authority to operate the equipment.

---



# 目次

1. エミュレータとユーザシステムとの接続について .....	1
1.1 E10A-USB エミュレータの構成部品 .....	1
1.2 E10A-USB エミュレータとユーザシステムの接続 .....	3
1.3 ユーザシステム上に実装するH-UDIポートコネクタ .....	4
1.4 H-UDIポートコネクタのピン配置 .....	5
1.5 H-UDIポートコネクタとチップ間の推奨接続例 .....	8
1.5.1 推奨接続例(14 ピンタイプ) .....	8
1.5.2 推奨接続例(38 ピンタイプ) .....	10
2. SH7265、SH7205 ご使用時のソフトウェア仕様 .....	13
2.1 E10A-USB エミュレータとMCUの相違点 .....	13
2.2 SH7265、SH7205 ご使用時のエミュレータ特有機能 .....	20
2.2.1 同期デバッグ機能 .....	20
2.2.2 Event Condition 機能 .....	21
2.2.3 トレース機能 .....	26
2.2.4 JTAG (H-UDI) クロック (TCK) 使用時の注意事項 .....	42
2.2.5 [Breakpoint]ダイアログボックス設定時の注意事項 .....	42
2.2.6 [Event Condition]ダイアログボックス、BREAKCONDITION_SET コマンド設定時の注意事項 .....	43
2.2.7 パフォーマンス測定機能 .....	43
2.3 SH7265、SH7205 E10A-USB エミュレータの注意事項 .....	48



## 1. エミュレータとユーザシステムとの接続について






---

### 1.1 E10A-USB エミュレータの構成

E10A-USB エミュレータは、SH7265、SH7205 をサポートしています。

表 1.1 に、E10A-USB エミュレータの構成を示します。

表 1.1 E10A-USB エミュレータの構成品

分類	品名	構成品外観	数量	備考
ハードウェア	エミュレータ本体		1	縦：68.0 mm、横：101.5 mm、 高さ：22.7 mm、質量：66.9 g
	ユーザインタフェースケーブル		1	14 ピンタイプ 長さ：17 cm、質量：12.3 g
	ユーザインタフェースケーブル		1	38 ピンタイプ 長さ：20 cm、質量：10.8 g
	USB ケーブル		1	長さ：150 cm、質量：53 g
ソフトウェア	E10A-USB エミュレータ セットアッププログラム、  SuperH™ファミリ用 E10A-USB エミュレータ ユーザズマニュアル、  別冊 SH7265、SH7205 ご使用時の補足説明 <sup>【注】</sup> 、  HS0005KCU04H、 HS0005KCU14H テスト プログラムマニュアル		1	HS0005KCU04SR  HS0005KCU04HJ HS0005KCU04HE  HS7265KCU04HJ HS7265KCU04HE  HS0005TM04HJ HS0005TM04HE  (CD-R で提供)

【注】 その他 E10A-USB でサポートしている MCU の個別マニュアルが収録されています。  
対象 MCU を確認の上対象となる個別マニュアルをご参照ください。



## 1.2 E10A-USB エミュレータとユーザシステムの接続

E10A-USB エミュレータを接続するためには、ユーザシステム上に、ユーザ I/F ケーブルを接続するための H-UDI ポートコネクタを実装する必要があります。ユーザシステム設計の際、下記に示す H-UDI ポートコネクタとチップ間の推奨接続例を参考にしてください。

また、ユーザシステム設計の際には、E10A-USB ユーザーズマニュアルおよび関連するデバイスのハードウェアマニュアルを必ずよくお読みになってください。

E10A-USB エミュレータ製品型名とそれに対応するコネクタタイプおよび AUD 機能の使用、非使用の関係を表 1.2 に示します。

表 1.2 製品型名と AUD 機能、コネクタタイプ対応表

製品型名	コネクタタイプ	AUD 機能
HS0005KCU04H、HS0005KCU14H	14 ピンタイプ	使用できません。
HS0005KCU04H、HS0005KCU14H	38 ピンタイプ	使用できます。

H-UDI ポートコネクタには、以下に示すように 14 ピンタイプと 38 ピンタイプがありますので、使用目的に合わせてご使用ください。

(1) 14 ピンタイプ(AUD機能無し)

H-UDI機能のみをサポートしており、AUDトレース機能を使用することはできません。

(2) 38 ピンタイプ(AUD機能有り)

AUD トレース機能に対応した38 ピンコネクタで、大容量のリアルタイムトレースが可能です。また、指定した範囲のメモリアクセス（メモリアクセスアドレスやメモリアクセスデータ）をトレース取得するウィンドウトレース機能もサポートします。

### 1.3 ユーザシステム上に実装する H-UDI ポートコネクタ

E10A-USB エミュレータが推奨する H-UDI ポートコネクタを表 1.3 に示します。

表 1.3 推奨コネクタ

	型名	メーカー	仕様
14ピンコネクタ	7614-6002	住友スリーエム株式会社	14ピンストレートタイプ
38ピンコネクタ	2-5767004-2	タイコエレクトロニクスジャパン合同会社	38ピン Mictor コネクタ

**【留意事項】**

H-UDI ポートコネクタ実装時、14ピンコネクタ使用時は、周囲3mm四方に他の部品を実装しないで下さい。38ピンコネクタ使用時は、クロストークノイズ等の低減のために他の信号線をコネクタ実装部に配線しないでください。また、図 1.1 に示すように、ユーザシステム側のコネクタ周辺には部品高さ制限（5mm以下）となるようにしてください。




図 1.1 部品高さ制限

## 1.4 H-UDI ポートコネクタのピン配置

H-UDI ポートコネクタの 14 ピンタイプのピン配置を図 1.2 に、38 ピンタイプのピン配置を図 1.3 に示します。

【注】 下記に記載の H-UDI ポートコネクタのピン番号の数は、コネクタ製造元のピン番号の数と異なりますのでご注意ください。

(1) 14ピンタイプのピン配置

ピン番号	信号名	入力/出力 【注1】	SH7265 SH7205 ピン番号	備考
1	TCK	入力	J19	
2	TRST# 【注2】	入力	K20	
3	TDO	出力	J20	
4	ASEBRKAK# /ASEBRK# 【注2】	入出力	L20	
5	TMS	入力	L19	
6	TDI	入力	H20	
7	RES# 【注2】	出力	J17	ユーザのリセット
8	N. C.	—		
9	(GND) 【注4】	—		
11	UVCC	出力		
10, 12, 13	GND	—		
14	GND 【注3】	出力		





図 1.2 H-UDI ポートコネクタのピン配置(14ピン)

- 【注】
1. ユーザシステム側からの入出力方向
  2. 信号名# : Low レベルで有効な信号
  3. ユーザシステム側の GND を検出することにより、ユーザシステムの接続と非接続を判別しています。
  4. ユーザインタフェースケーブルを接続することで ASEMD#端子を"0"にする場合、GND に接続せず ASEMD#端子に接続(直結)してください。

(2) 38 ピンタイプのピン配置

ピン 番号	信号名	入力/ 出力 【注1】	SH7265 SH7205 ピン番号	備考	ピン 番号	信号名	入力/ 出力 【注1】	SH7265 SH7205 ピン番号	備考
1	N. C.	—			20	N. C.	—		
2	N. C.	—			21	TRST# 【注2】	入力	K20	
3	ASEMD# (GND) 【注4】	—			22	N. C.	—		
4	N. C.	—			23	N. C.	—		
5	UCON# (GND) 【注3】	—			24	AUDATA3	出力	Y11	
6	AUDCK	出力	W9		25	N. C.	—		
7	N. C.	—			26	AUDATA2	出力	W10	
8	ASEBRKAK#/ ASEBRK# 【注2】	入出力	L20		27	N. C.	—		
9	RES# 【注2】	出力	J17	ユーザの リセット	28	AUDATA1	出力	Y10	
10	N. C.	—			29	N. C.	—		
11	TD0	出力	J20		30	AUDATA0	出力	U9	
12	UVCC_AUD	出力			31	N. C.	—		
13	N. C.	—			32	AUDSYNC#	出力	V9	
14	UVCC	出力			33	N. C.	—		
15	TCK	入力	J19		34	N. C.	—		
16	N. C.	—			35	N. C.	—		
17	TMS	入力	L19		36	N. C.	—		
18	N. C.	—			37	N. C.	—		
19	TD1	入力	H20		38	N. C.	—		



H-UDIポートコネクタ (上面図)

図 1.3 H-UDI ポートコネクタのピン配置(38 ピン)

- 【注】
1. ユーザシステム側からの入出力方向
  2. 信号名# : Low レベルで有効な信号
  3. ユーザシステム側の GND を検出することにより、ユーザシステムの接続と非接続を判別しています。
  4. ユーザインタフェースケーブルを接続することで ASEMD#端子を"0"にする場合、GND に接続せず ASEMD#端子に接続(直結)してください。
  5. H-UDI ポートコネクタの中央に配置されている GND バスリードは GND に接続してください。

## 1.5 H-UDI ポートコネクタとチップ間の推奨接続例

### 1.5.1 推奨接続例(14 ピンタイプ)

E10A-USB エミュレータ使用時の H-UDI ポートコネクタ(14 ピンタイプ)とチップ間の推奨接続例を図 1.4 に示します。

- 【注】
1. H-UDI ポートコネクタの N.C.ピンには何も接続しないでください。
  2. ASEMD#端子は、E10A-USB を接続する場合"0"ですが、E10A-USB を未接続状態で動作させる場合、信号レベルを"1"にする必要があります。


E10A-USB を使用する場合 : ASEMD# = " 0 "

E10A-USB を使用しない場合 : ASEMD# = " 1 "

図 1.4 は、E10A-USB 接続時"0"(GND 接続)になるように、E10A-USB のユーザインタフェースケーブルを接続した時、GND となる回路例です。

もし、ASEMD#端子をスイッチ等で切り替える場合、9pin は ASEMD#端子に接続せず、GND に接続してください。

3. プルアップに連抵抗を使用する場合、他の端子によるノイズの影響を受ける可能性がありますので TCK は他の抵抗と分けてください。
4. H-UDI ポートコネクタとチップ間のパターン長はできるだけ短くしてください。また、基板上で H-UDI ポートコネクタとチップ間以外への信号線の引き回しは行わないでください。
5. MCU の H-UDI と AUD は PVcc 電圧で動作するため、UVCC 端子には PVcc 電圧のみ供給して下さい。
6. 図 1.4 に記載されている抵抗値は、参考値です。
7. TRST#端子は H-UDI の使用の有無にかかわらず電源投入時に一定期間ローレベルにしなければなりません。
8. E10A-USB エミュレータを使用しない場合の端子処理については、関連するデバイスのハードウェアマニュアルを参照してください。



ユーザ実機

図 1.4 E10A-USB 使用時の H-UDI ポートコネクタ - チップ間の推奨接続例(14 ピンタイプ)

## 注意

リセット信号にオープンドレインバッファを用いない場合、エミュレータからリセット信号は発行しないでください。信号を衝突させることになり、ユーザシステムの故障につながります。

## 1.5.2 推奨接続例(38 ピンタイプ)

E10A-USB エミュレータ使用時の H-UDI+AUD ポートコネクタ(38 ピンタイプ)とチップ間の推奨接続例を図 1.5 に示します。

- 【注】
1. H-UDI ポートコネクタの N.C. ピンには何も接続しないでください。
  2. ASEMD#端子は、E10A-USB を接続する場合"0"ですが、E10A-USB を未接続状態で動作させる場合、信号レベルを"1"にする必要があります。

E10A-USB を使用する場合 : ASEMD# = " 0 "


E10A-USB を使用しない場合 : ASEMD# = " 1 "

図 1.5 は、E10A-USB 接続時"0"(GND 接続)になるように、E10A-USB のコーザインタフェースケーブルを接続した時、GND となる回路例です。

もし、ASEMD#端子をスイッチ等で切り替える場合、3pin は ASEMD#端子に接続せず、GND に接続してください。

3. プルアップに連抵抗を使用する場合、他の端子によるノイズの影響を受ける可能性がありますので TCK は他の抵抗と分けてください。
4. H-UDI ポートコネクタとチップ間のパターン長はできるだけ短くしてください。また、基板上で H-UDI ポートコネクタとチップ間以外への信号線の引き回しは行わないでください。
5. AUD 信号 (AUDCK、AUDATA3~0、AUDSYNC#) は高速で動作します。  
できるだけ等長配線してください。また、配線の分岐は避け、他の信号線を近接して配線しないようにしてください。
6. MCU の H-UDI と AUD は PVcc 電圧で動作するため、UVCC 端子および UVCC\_AUD には PVcc 電圧のみ供給して下さい。
7. 図 1.5 に記載されている抵抗値は、参考値です。
8. AUDCK 端子は、H-UDI ポートコネクタとチップ間のパターンを GND ガードしてください。
9. TRST#端子は H-UDI の使用の有無にかかわらず電源投入時に一定期間ローレベルにしなければなりません。
10. H-UDI ポートコネクタの中央に配置されている GND バスリードは GND に接続してください。
11. E10A-USB エミュレータを使用しない場合の端子処理については、関連するデバイスのハードウェアマニュアルを参照してください。





ユーザ実機

図 1.5 E10A-USB 使用時の H-UDI ポートコネクタ - チップ間の推奨接続例(38 ピンタイプ)

## 注意

リセット信号にオープンドレインバッファを用いない場合、エミュレータからリセット信号は発行しないでください。信号を衝突させることになり、ユーザシステムの故障につながります。



## 2. SH7265、SH7205 ご使用時のソフトウェア仕様

### 2.1 E10A-USB エミュレータとMCUの相違点

(1) E10A-USB エミュレータは、システム起動時に汎用レジスタやコントロールレジスタの一部を初期化していただきますので注意してください(表2.1)。なお、MCUの初期値は不定です。

ワークスペースから起動する場合は、セッションで保存されている値が入力されます。

表 2.1 E10A-USB エミュレータでのレジスタ初期値

状態	レジスタ名	E10A-USB エミュレータ
E10A-USB エミュレータ起動時	R0 ~ R14	H'00000000
	R15 (SP)	パワーオンリセットベクタテーブル中の SP の値
	PC	パワーオンリセットベクタテーブル中の PC の値
	SR	H'000000F0
	GBR	H'00000000
	VBR	H'00000000
	TBR	H'00000000
	MACH	H'00000000
	MACL	H'00000000
	PR	H'00000000
	FPSCR*	H'00040001
	FPUL*	H'00000000
	FPR0-15*	H'00000000

【注】 浮動小数点ユニット (FPU) を搭載していない MCU では表示されません。

#### 【留意事項】

[レジスタ]ウィンドウにて SR レジスタの割り込みマスクビット値を変更した場合、実際に SR レジスタに反映されるのはユーザプログラムの実行開始直前になります。REGISTER\_SET コマンドによる変更も同様です。

(2) H-UDIはE10A-USB エミュレータで使用しているので、アクセスしないでください。

### (3) 低消費電力状態

- シングルプロセッサモードの解除要因の他に、[Stop]ボタンやEvent Condition機能の条件成立によるブレイクによっても状態が解除され、ブレイクします。
- デュアルスリープモードの解除要因の他に、[Stop]ボタンやEvent Condition機能の条件成立によるブレイクによっても状態が解除され、ブレイクします。
- [Configuration]ダイアログボックスの[Standby Mode]で[Sleep]を選択した場合、ソフトウェアスタンバイモード、ディープスタンバイモードはデュアルスリープモードになります。そのため、解除要因の他に、[Stop]ボタンやEvent Condition機能の条件成立によるブレイクによっても状態が解除され、ブレイクします。
- [Configuration]ダイアログボックスの[Standby Mode]で[Standby]を選択した場合、ソフトウェアスタンバイモード、ディープスタンバイモードはMCUと同様にそれぞれのスタンバイモードに遷移します。
- ソフトウェアスタンバイモードにて、メモリ参照や変更、ブレイクをしないでください。
- ディープスタンバイモードにて、メモリ参照や変更、ブレイクをしないでください。
- E10A-USB エミュレータ使用時は、擬似的なディープスタンバイ状態になります。値を保持すべきレジスタ、値が更新されるべきレジスタの動作は、MCUにおけるディープスタンバイ時と同等ですが、電源は遮断されずクロックのみ停止します。
- モジュールスタンバイ機能によりH-UDIモジュールへのクロックを停止しないでください。

### (4) リセット信号

MCUのリセット信号は、両方のCPUが実行中のエミュレーション状態にて有効です。片方のCPUがブレイク状態では、リセット信号はMCUに入力されません。

#### 【留意事項】

RES#、WAIT#端子が"Low"状態のままユーザプログラムをブレイクしないでください。TIMEOUT エラーが発生します。また、ブレイク中に WAIT#端子が"Low"固定状態になると、メモリアクセス時に TIMEOUT エラーが発生します。

### (5) ダイレクトメモリアクセスコントローラ(DMAC)

DMACはE10A-USB エミュレータ使用時でも機能しています。転送要求が発生すると、DMA転送を実行します。

(6) ユーザプログラム実行中のメモリアクセス

ユーザプログラム実行中のメモリアクセスには、下記の方法を提供しています。それぞれの方法によりメリットとデメリットがあります。

表 2.2 ユーザプログラム実行中のメモリアクセス

方法	メリット	デメリット
H-UDI リード/ライト	専用のバスマスタによるメモリアクセスのため、ユーザプログラムの停止時間が小さい。	キャッシュへのアクセスが不可のため、H-UDI リード/ライトによるメモリアクセスは常に実メモリになります。キャッシュをライトバックモードで使用している場合は、ライトされた値は実メモリに反映されないため、H-UDI リード/ライトでは正しく表示できません。
ショートブレーク	キャッシュへのアクセスが可能です。	ユーザプログラムを一時的にブレークさせるため、メモリアクセスによるユーザプログラムの停止時間が大きい。

【注】 キャッシュ制御レジスタ 1 およびキャッシュ制御レジスタ 2 へのユーザプログラム実行中のメモリアクセスはショートブレーク固定となります。

ユーザプログラム実行中のメモリアクセス方法は、[Configuration]ダイアログボックスにて指定します。

表 2.3 メモリアクセスによる停止時間 (参考値)

方法	条件	停止時間
H-UDI リード/ライト	内蔵 RAM への 1 ロングワードリード	リード 最大 3 バスクロック(B )
	内蔵 RAM への 1 ロングワードライト	ライト 最大 2 バスクロック(B )
ショートブレーク	CPU クロック 66.6MHz JTAG クロック 2.5MHz 外部空間への 1 ロングワード リード/ライト	約 70ms

(7) 外部フラッシュメモリ領域のメモリアクセス

E10A-USB エミュレータは、外部フラッシュメモリ領域に対してロードモジュールをダウンロードすることができます。( SuperH™ファミリ用 E10A-USB エミュレータユーザーズマニュアル 「6.23章 フラッシュメモリへのダウンロード機能」参照 ) 外部フラッシュメモリへのダウンロードを行う場合は、ダウンロードを行う前に両方のCPUをブレークさせてください。

フラッシュメモリへのダウンロード機能以外のメモリライト操作はRAM領域に対してのみ可能です。したがって、メモリライト、BREAKPOINT等の設定はRAM領域のみに行ってください。

(8) キャッシュ有効時の動作

キャッシュが有効である場合、E10A-USBは下記の動作を行います。

表 2.4 キャッシュ有効時の動作

機能	動作	備考
メモリアイト	<p>ライトするアドレスが命令キャッシュおよびオペランドキャッシュにヒットしているかを検索します。</p> <ul style="list-style-type: none"> <li>・ヒットした場合は、データアレイの該当箇所をライトするデータにて変更し、外部空間にシングルライトを行います。【注1】</li> <li>・ヒットしていない場合はキャッシュの内容は変更せずに外部空間にシングルライトを行います。</li> </ul> <p>また、他コアがブレイクしている場合、他コアの命令キャッシュの全エントリV、LRU ビットを0にクリアします。【注2】</p>	<ul style="list-style-type: none"> <li>・メモリアイトの前後でアドレスアレイの内容は変化しません。</li> </ul>
メモリアード	<p>リードするアドレスがオペランドキャッシュにヒットしているかを検索します。</p> <ul style="list-style-type: none"> <li>・ヒットした場合、データアレイの該当箇所をリード内容として読み出します。</li> <li>・ヒットしない場合は、外部空間にシングルリードを行います。</li> </ul>	<ul style="list-style-type: none"> <li>・命令キャッシュの検索は行いません。</li> <li>・メモリアードの前後でアドレスアレイおよびデータアレイの内容は変化しません。</li> </ul>
BREAKPOINT	<p>BREAKPOINT を設定または解除した場合、命令キャッシュの全エントリのV、LRU ビットを0にクリアします。また、他コアの命令キャッシュの全エントリV、LRU ビットを0にクリアします。</p> <p>BREAKPOINT を設定した状態でブレイクが発生した場合、命令キャッシュの全エントリのV、LRU ビットを0にクリアします。</p> <p>また、他コアの命令キャッシュの全エントリV、LRU ビットを0にクリアします。</p>	<ul style="list-style-type: none"> <li>・命令キャッシュの内容を変更したくない場合は、Event Condition を使用してください。</li> </ul>
プログラムロード	<p>プログラムロード完了後に、オペランドキャッシュの内容を外部メモリに書き戻し、命令キャッシュおよびオペランドキャッシュの全エントリのV、LRU ビットを0にクリアします。また、他コアがブレイクしている場合、他コアの命令キャッシュおよびオペランドキャッシュの全エントリV、LRU ビットを0にクリアします。【注3】</p>	

キャッシュ無効エリアからのメモリアードおよびライトを行った場合、キャッシュの検索は行わずに、外部空間にアクセスします。

また、ユーザプログラム実行時にキャッシュを更新しないでください。

- 【注】1. メモリライトをした側のCPUはメモリライト完了時に上記の動作を行います。メモリライトをしていない側のCPUはキャッシュが有効でも上記の動作を行いません。オペランドキャッシュの更新が必要な場合は、CPU0側、CPU1側の両方でメモリライトを行うか、メモリライトをしていない側のCPUでキャッシュ制御レジスタを操作することでオペランドキャッシュのフラッシュを行ってください。
2. メモリライトをしていない側のCPUが実行していた場合、命令キャッシュの全エントリV、LRUビットを0にクリアしません。CPU0側とCPU1側の命令キャッシュの内容が一致しないことがあります。
3. プログラムロードをしていない側のCPUが実行していた場合、命令キャッシュおよびオペランドキャッシュの全エントリV、LRUビットを0にクリアしません。CPU0側とCPU1側の命令キャッシュおよびオペランドキャッシュの内容が一致しないことがあります。

(9) AUD端子のマルチプレクスについて

AUDは、以下に示すようにマルチプレクスされています。

表 2.5 マルチプレクス一覧表

MCU	機能 1	機能 2
SH7265、SH7205	PJ5/VIDATA0/DACK3#/DACT3#	AUDCK
	PJ6/VIDATA1/TEND3#	AUDSYNC#
	PJ7/VIDATA2/TIOC1A	AUDATA0
	PJ8/VIDATA3/TIOC1B	AUDATA1
	PJ9/VIDATA4/SSCK1	AUDATA2
	PJ10/VIDATA5/SSI1	AUDATA3

【注】 デバイスのAUD端子をE10A-USBエミュレータに接続していない場合、機能1が使用できません。

AUD端子はその他の端子とマルチプレクスされています。

SH7265、SH7205のE10A-USBでAUD機能を使用する場合、ユーザのピンファンクションコントローラ(PFC)の設定によらず、AUD端子になります。

(10) WDTの使用について

ブレイクしている側のCPUに対応するWDTは、ブレイク中に動作しません。

(11) セッションロードについて

[Configuration]ダイアログボックスの[JTAG clock]の情報は、セッションロードで回復されません。このため、TCKの値は5.00MHzになります。

(12) [IO]ウィンドウ

• 表示と変更

各レジスタは、読み出し / 書き込みの2つを用意しています。

表 2.6 アクセスサイズが異なるレジスタ

レジスタ名	用途	レジスタ
WTCSR0(W)	書き込み用	ウォッチドッグタイムコントロール / ステータスレジスタ 0
WTCSR1(W)	書き込み用	ウォッチドッグタイムコントロール / ステータスレジスタ 1
WTCNT0(W)	書き込み用	ウォッチドッグタイムカウンタ 0
WTCNT1(W)	書き込み用	ウォッチドッグタイムカウンタ 1
WTCSR0(R)	読み出し用	ウォッチドッグタイムコントロール / ステータスレジスタ 0
WTCSR1(R)	読み出し用	ウォッチドッグタイムコントロール / ステータスレジスタ 1
WTCNT0(R)	読み出し用	ウォッチドッグタイムカウンタ 0
WTCNT1(R)	読み出し用	ウォッチドッグタイムカウンタ 1
WRCSR0(W)	書き込み用	ウォッチドッグリセットコントロール / ステータスレジスタ 0
WRCSR1(W)	書き込み用	ウォッチドッグリセットコントロール / ステータスレジスタ 1
WRCSR0(R)	読み出し用	ウォッチドッグリセットコントロール / ステータスレジスタ 0
WRCSR1(R)	読み出し用	ウォッチドッグリセットコントロール / ステータスレジスタ 1

• I/O レジスタファイルのカスタマイズ

I/Oレジスタファイル (デバイス名.io) は、I/Oレジスタファイル作成後、デバイス仕様が変更になることがあります。I/Oレジスタファイルの各I/Oレジスタと、デバイスマニュアル記載のアドレスに相違がある場合は、デバイスマニュアルの記載にしたがって修正してご使用ください。I/Oレジスタは、I/Oレジスタファイルのフォーマットにしたがい、カスタマイズすることが可能です。なお、E10A-USB エミュレータでは、ビットフィールド機能についてはサポートしていません。

• ベリファイ

[IO]ウィンドウにおいては、入力値のベリファイ機能は無効です。

(13) 不当命令

不当命令をSTEP実行しないでください。



(14) リセット入力

ユーザプログラム実行中にて、E10A-USB エミュレータに対する下記の操作とターゲットデバイスへのリセット入力が競合した場合、E10A-USB エミュレータは正しく動作しないことがあります。

- Event Conditionの設定
- 内蔵トレースの設定
- 内蔵トレースのトレース内容表示
- メモリのリード/ライト

ターゲットデバイスへのリセット入力と競合しないように注意してください。

## 2.2 SH7265、SH7205 ご使用時のエミュレータ特有機能

### 2.2.1 同期デバッグ機能

E10A-USB エミュレータは、[同期デバッグ]ウィンドウの[同期するデバッグ機能]グループボックスで下記の同期デバッグ機能を設定できます。

リセット	[CPU のリセット]機能、[リセット後実行]機能を同期します。 [リセット後実行]機能は、[実行]チェックボックスもチェックされている必要があります。 リセット機能は常に同期されます。非同期にすることはできません。
実行	[実行]機能、[リセット後実行]機能を同期します。 [リセット後実行]機能は、[リセット]チェックボックスもチェックされている必要があります。 同期/非同期は任意に設定が可能です。
ブレーク/プログラムの停止	すべての要因によるデバイスのブレークおよび、[プログラムの停止]機能を同期します。 ブレーク種別毎に同期を設定することはできません。 同期/非同期は任意に設定が可能です。
ステップ	各種ステップ機能を同期します。 他コアがユーザプログラム実行中に同期ステップを行った場合、ステップ実行終了時の他コア側動作は、[ブレーク/プログラムの停止]設定に依存します。 同期/非同期は任意に設定が可能です。
接続	すべてのセッションでE10A-USB エミュレータの[接続]を同期します。 接続機能は常に同期されます。非同期にすることはできません。
ダウンロード	すべてのセッションで[ダウンロード]機能を同期します。 ダウンロードモジュールのファイル名が同一の場合のみ同期します。 ダウンロード機能は常に同期されます。非同期にすることはできません。
初期化	すべてのセッションで[初期化]機能を同期します。 初期化機能は常に同期されます。非同期にすることはできません。

【留意事項】

1. [同期デバッグ] ウィンドウの [同期デバッグ方法] グループボックスで [マスタデバッグ] を選択した場合、 [なし] を選択した場合と同じく同期実行されません。
2. 同期デバッグ時は、片側のCPU実行時、もう片側のCPUで接続、切断ができません。
3. 同期デバッグモードがパラレルモードの時は、片側の High-performance Embedded Workshop で下記のダイアログボックスを表示している場合、もう片側の High-performance Embedded Workshop を操作しないでください。操作する場合は、ダイアログボックスを閉じてから行ってください。
  - ・ [Configuration]ダイアログボックス
  - ・ [Performance Analysis]ダイアログボックス
  - ・ [Acquisition]ダイアログボックス
  - ・ [Event Condition]ダイアログボックス

## 2.2.2 Event Condition 機能

E10A-USB エミュレータは、下記の3つの機能に対して、Event 条件を設定することができます。

- ユーザプログラムのブ레이크
- 内蔵トレース
- パフォーマンスの測定開始 / 終了

Event Condition 機能はCPU0またはCPU1にて共有のリソースであり、どちらのCPUからも設定が可能です。

以下に、Event Condition の条件の内容を示します。

表 2.7 Event Condition の条件

項番	Event Condition 条件	説明
1	アドレスバス条件 (Address)	アドレスバス(データアクセス)またはプログラムカウンタ(命令実行前/命令実行後)の値の一致を条件とします。
2	データバス条件 (Data)	データバスの値の一致を条件とします。 バイト、ワード、ロングアクセスのデータサイズを指定できます。
3	バスステート条件 (Bus State)	バスステート条件には、次の2つの条件設定があります。 Bus State 条件 : データバスの値の一致を条件とします。 Read/Write 条件 : リード/ライトの一致を条件とします。
4	カウント	設定した他の条件が指定回数分成立したことを一致の条件とします。
5	CPU コア条件 (CPU Core Select)	CPU コア条件では CPU コア(CPU0 および CPU1)、または内部 DMA バス(内部 DMA ライトバスおよび内部 DMA リードバス)のアクセスを条件とします。
6	リセットポイント	回数指定およびシーケンシャル条件指定時のリセットポイントになります。
7	Action	条件が一致したときの動作(ブ레이크、トレース停止条件、トレース取得条件)を選択します。 ブ레이크動作ではブ레이크させるCPUコアを選択します。

シーケンシャル指定、内蔵トレースのポイント To ポイント、およびパフォーマンスの測定開始 / 終了指定は、[Combination action(Sequential or PtoP)]ダイアログボックスにて行います。

表 2.8 に Ch 1 ~ Ch11 で設定できる条件の組み合わせについて説明します。

表 2.8 Event Condition の条件設定用のダイアログボックス

ダイアログボックス		機能					
		アドレス バス条件 (Address)	データバス 条件 (Data)	バスステート 条件 (Bus State)	カウント 条件 (Count)	CPU コア 条件 (CPU Select)	Action
[Event Condition 1]	Ch1					(#0, #1, DMA)	(B・T1・P1)
[Event Condition 2]	Ch2				×	(#0, #1, DMA)	(B・T1・P1)
[Event Condition 3]	Ch3		×	×	×	(#0, #1)	(B・T2)
[Event Condition 4]	Ch4		×	×	×	(#0, #1)	(B・T3)
[Event Condition 5]	Ch5		×	×	×	(#0, #1)	(B・T3)
[Event Condition 6]	Ch6		×	×	×	(#0, #1)	(B・T2)
[Event Condition 7]	Ch7		×	×	×	(#0, #1)	(B・T2・P2)
[Event Condition 8]	Ch8		×	×	×	(#0, #1)	(B・T2・P2)
[Event Condition 9]	Ch9		×	×	×	(#0, #1)	(B・T2)
[Event Condition 10]	Ch10		×	×	×	(#0, #1)	(B・T2)
[Event Condition 11]	Ch11	(リセット ポイント)	×	×	×	×	×

【注】 は、ダイアログボックスで設定できることを表します。

× は、設定できないことを表します。

CPU コア条件項目の

#0, #1, DMA は、CPU0、CPU1 および内部 DMA バスのアクセスを条件として設定できることを表します。

#0, #1 は、CPU0、CPU1 のアクセスを条件として設定できることを表します。

Action 項目の

B は、ブレーク設定ができることを表します。

T1 は、内蔵トレースへのトレース停止およびトレース取得条件の設定ができることを表します。

T2 は、内蔵トレースへのトレース停止設定ができることを表します。

T3 は、内蔵トレースへのトレース停止およびポイント To ポイント設定ができることを表します。

P1 は、CPU0 のパフォーマンスの測定開始/終了条件の設定ができることを表します。

P2 は、CPU1 のパフォーマンスの測定開始/終了条件の設定ができることを表します。

[Event Condition 11]は、[Event Condition 1]の回数指定およびシーケンシャル指定時のリセットポイントになります。

(1) シーケンシャル設定

[Combination action(Sequential or PtoP)]ダイアログボックスにて、シーケンシャル条件および、パフォーマンスの測定開始 / 終了を設定することができます。

表 2.9 シーケンシャル条件 ([Combination action(Sequential or PtoP)])ダイアログボックス

分類	項目	説明
[Ch1,2,3] リストボックス	Event Condition 1~3, 11 を使用したシーケンシャル条件および、パフォーマンスの測定開始 / 終了を設定することができます。	
	Don't care	シーケンシャル条件および、パフォーマンスの測定開始 / 終了を設定しません。
	Break: Ch 3-2-1	Event Condition 3-2-1 の順で成立した場合にブレークします。
	Break: Ch 3-2-1, Reset point	Event Condition 3-2-1 の順で成立した場合にブレークします。 Event Condition 11 のリセットポイントを有効にします。
	Break: Ch 2-1	Event Condition 2-1 の順で成立した場合にブレークします。
	Break: Ch 2-1, Reset point	Event Condition 2-1 の順で成立した場合にブレークします。リセットポイントを有効にします。
	I-Trace stop: Ch 3-2-1	Event Condition 3-2-1 の順で成立した場合に内蔵トレースの取得を停止します。
	I-Trace stop: Ch 3-2-1, Reset point	Event Condition 3-2-1 の順で成立した場合に内蔵トレースの取得を停止します。リセットポイントを有効にします。
	I-Trace stop: Ch 2-1	Event Condition 2-1 の順で成立した場合に内蔵トレースの取得を停止します。
	I-Trace stop: Ch 2-1, Reset point	Event Condition 2-1 の順で成立した場合に内蔵トレースの取得を停止します。リセットポイントを有効にします。
	Performance: Ch 2 to Ch 1 PtoP for CPU0	Event Condition 2 条件 (開始条件) 成立から Event Condition 1 条件 (終了条件) 成立までの期間を CPU0 のパフォーマンス測定期間に設定します。
Performance: Ch 1 to Ch 2 PtoP for CPU0	Event Condition 1 条件 (開始条件) 成立から Event Condition 2 条件 (終了条件) 成立までの期間を CPU0 のパフォーマンス測定期間に設定します。	
[Ch4,5] リストボックス	Event Condition 4,5 を使用した内蔵トレースのポイント To ポイント (トレース取得開始 / 終了条件) を指定することができます。	
	Don't care	トレース取得開始 / 終了条件を指定しません。
	I-Trace: Ch 5 to Ch 4 PtoP	Event Condition 5 条件 (開始条件) 成立から Event Condition 4 条件 (終了条件) 成立までの期間を取得期間に設定します。
	I-Trace: Ch 5 to Ch 4 PtoP, Power on reset	Event Condition 5 条件 (開始条件) 成立から Event Condition 4 条件 (終了条件) 成立またはパワーオンリセットまでの期間を取得期間に設定します。
[Ch7,8] リストボックス	Event Condition 7,8 を使用したパフォーマンスの測定開始 / 終了を設定することができます。	
	Performance: Ch 8 to Ch 7 PtoP for CPU1	Event Condition 8 条件 (開始条件) 成立から Event Condition 7 条件 (終了条件) 成立までの期間を CPU1 のパフォーマンス測定期間に設定します。
	Performance: Ch 7 to Ch 8 PtoP for CPU1	Event Condition 7 条件 (開始条件) 成立から Event Condition 8 条件 (終了条件) 成立までの期間を CPU1 のパフォーマンス測定期間に設定します。

- シーケンシャル条件かつEvent Condition 1の回数指定条件を設定した場合は、指定した回数分シーケンシャル条件が成立した場合にブレークおよびトレース取得の停止が発生します。
- リセットポイントが成立した場合は、各Event Conditionの条件成立は破棄されます。たとえば、3-2-Reset point-1の順で条件成立しても、ブレークおよびトレース取得の停止は発生しません。3-2-Reset point-3-2-1の順で成立した場合に、ブレークおよびトレース取得の停止が発生します。
- パフォーマンス測定にて終了条件成立後に、開始条件が成立した場合は、パフォーマンス測定を再開します。ブレーク後の測定結果は、パフォーマンス測定期間中の測定結果の合算になります。
- 内蔵トレースのポイントToポイントにて、終了条件成立後に開始条件が成立した場合は、トレース取得を再開します。
- シーケンシャル条件成立におけるブレーク対象のCPUコアはEvent Condition 1の[Action]ページにて設定したCPUコア(CPU0またはCPU1)になります。

【留意事項】

1. 遅延分岐命令のスポット命令にプログラムカウンタ（命令実行後）による Event 条件を設定した場合、分岐先の命令実行前で条件が成立します。（ブレークを設定した場合は分岐先の命令実行前にブレークします。）
2. SLEEP 命令に対してプログラムカウンタ（命令実行後）による Event 条件を設定しないでください。
3. 32 ビット命令にプログラムカウンタによる Event 条件を設定する場合、前の 16 ビット側になるように設定して下さい。
4. パワーオンリセットと Event 条件の一致が同時に発生した場合は、条件が成立しない場合があります。
5. DIVU、DIVS 命令および DIVU、DIVS 命令の次命令にプログラムカウンタ（命令実行後）による Event 条件を設定しないで下さい。
6. 成立する間隔が近接している条件の設定を行った場合、シーケンシャル条件が成立しない場合があります。
  - 同一コアにおいて、近接するプログラムカウンタによる Event 条件は 2 命令以上あけて条件の設定を行ってください。
  - 同一コアにおいて、データアクセス条件一致後のプログラムカウンタによる Event 条件一致は、17 命令以上あけて条件の設定を行ってください。
7. プログラム実行中に Event 条件設定またはシーケンシャル条件を変更した場合、設定変更のためにプログラム実行を一時的に停止します。（プログラム実行の停止クロック数は、102 バスクロック(B<sub>φ</sub>)になります。バスクロック(B<sub>φ</sub>)が 66.6MHz の場合 1.53 μ 秒停止します。）
8. プログラム実行中に Event 条件設定およびシーケンシャルの条件を変更した場合、変更のため一時的にすべての Event 条件を無効にします。この期間では、Event 条件は成立しません。
9. DIVU および DIVS 命令の次命令に命令実行前ブレーク条件を設定した場合、下記条件にてブレーク時の停止要因が正しくない場合があります。
  - 上記 DIVU および DIVS 命令の実行中にブレークが発生した場合、次命令に設定した命令実行前ブレーク条件を停止要因として表示する場合があります。
10. 同一アドレスに、命令実行前ブレーク条件と命令実行後ブレーク条件を設定した場合、停止要因の表示が正しくない場合があります。命令実行前ブレーク条件によって停止したにもかかわらず、命令実行後ブレーク条件による停止要因も表示されます。

11. 同一アドレスに、命令実行後ブレーク条件と BREAKPOINT(ソフトウェアブレーク)を設定しないでください。
12. E10A-USB エミュレータを接続している場合、ユーザブレークコントローラ(UBC)機能は使用できません。
13. DMA バスを条件とする場合、リード・ライトサイクル条件には、リードまたはライトのいずれかを指定してください。(リード条件とライト条件の同時指定はしないでください。)

### 2.2.3 トレース機能

E10A-USB エミュレータには、表 2.10 に示すトレース機能が使用できます。

表 2.10 トレース機能一覧

機能	内蔵トレース	AUD トレース
分岐トレース機能	可	可
メモリアクセストレース機能	可	可
ソフトウェアトレース機能	可	可

内蔵トレースおよび AUD トレースの設定は、[トレース]ウィンドウの[Acquisition]ダイアログボックスで行います。



(1) 内蔵トレース機能

[トレース]ウィンドウを右クリックして開くポップアップメニューから[設定]を選択してください。[Acquisition]ダイアログボックスが開きます。

[Acquisition]ダイアログボックスの[Trace mode]ページの[Trace type]にて[I-Trace]を選択することで、内蔵トレースを使用することができます。




図 2.1 [Acquisition]ダイアログボックス (内蔵トレース機能)

内蔵トレースは[I-Trace mode]の[Channel 1]、[Channel 2]により別々のバス上のトレース情報をそれぞれ512ステップ分の取得ができます。また[Channel 1]のみトレース情報を取得する場合は、1024ステップの取得が可能になります。

内蔵トレース機能はCPU0またはCPU1にて共有のリソースであり、どちらのCPUからも設定が可能です。

[Channel 1]、[Channel 2]は下記のタイプからトレース情報を取得するバスを選択できます。

表 2.11 内蔵トレース取得情報

項目 <sup>(注)</sup>	取得情報	備考
[M-Bus & Branch, CPU0]	CPU0 側の M-バス上のデータおよび分岐情報を取得できます。 ・データアクセス (リード/ライト) ・PC 相対アクセス ・分岐情報 ・ソフトウェアトレース	-
[I-Bus, CPU0]	CPU0 側の I-バス上のデータを取得できます。 ・データアクセス (リード/ライト) ・命令フェッチ	-
[F-Bus, CPU0]	CPU0 側の F-バス上のデータを取得できます。 ・命令フェッチ	-
[M-Bus & Branch, CPU1]	CPU1 側の M-バス上のデータおよび分岐情報を取得できます。 ・データアクセス (リード/ライト) ・PC 相対アクセス ・分岐情報 ・ソフトウェアトレース	-
[I-Bus, CPU1]	CPU1 側の I-バス上のデータを取得できます。 ・データアクセス (リード/ライト) ・命令フェッチ	-
[F-Bus, CPU1]	CPU1 側の F-バス上のデータを取得できます。 ・命令フェッチ	-
[DMAC]	内部 DMA バスのアクセスを取得できます。 ・内部 DMA ライトバスアクセス ・内部 DMA リードバスアクセス	[Channel 1]のみで選択できます。
[None]	取得情報を選択しません。[Channel 1]にて 1024 ステップのトレース情報を取得する場合に設定します。	[Channel 2] のみで選択できます。

【注】 [Channel 1]、[Channel 2]で同じ項目を選択できません。

[Channel 1]または[Channel 2]にて指定したバス情報に対して[Acquisition]項目から取得情報を選択できます。

表 2.12 取得情報

項目	説明	Mバス	Iバス	Fバス
Read	MバスまたはIバス上のリードサイクルの取得を選択します。	有効	有効	無効
Write	MバスまたはIバス上のライトサイクルの取得を選択します。	有効	有効	無効
PC relative addressing	PC 相対アクセスの取得を選択します。	有効	無効	無効
Branch	分岐情報の取得を選択します。	有効	無効	無効
Software	ソフトウェアトレース <sup>【注】</sup> 情報の取得を選択します。	有効	無効	無効
Data access	MバスまたはIバス上のデータアクセス(リード/ライト)の取得を選択します。	有効	有効	無効
Instruction Fetch	外部空間からのフェッチを取得します。	無効	有効	有効

【注】 本機能はルネサス テクノロジ製 SHC/C++コンパイラ V7.0 よりサポートされます。

ソフトウェアトレースは、Cソース上にTrace(x)関数(xは変数名)を記述し、コンパイル、リンクすることで使用することができます。詳細はSHC マニュアルを参照してください。

ロードモジュールをE10A-USB エミュレータにロードし、ソフトウェアトレース機能を有効にして実行すると、Trace(x)関数を実行したPC値と、xに対応する汎用レジスタの値と、ソースが表示されます。

MCU 内蔵のトレースバッファがフルになった場合の動作を[When trace buffer full]により下記のモードから選択できます。

表 2.13 MCU 内蔵のトレースバッファがフルになった場合の動作モード

種別	モード	説明
MCU 内蔵のトレース バッファがフルになっ た場合の取得モード	[Trace continue] モード	古い情報に上書きして、常に最新の情報を取得します。
	[Trace stop] モード	その後のトレースを取得しません。 ユーザプログラムは継続して実行されます。
	[Break(CPU0)] モード	CPU0 側のユーザプログラムを停止します。
	[Break(CPU1)] モード	CPU1 側のユーザプログラムを停止します。
	[Break(CPU0,CPU1)] モード	CPU0、CPU1 両方のユーザプログラムを停止します。

また、[トレース]ウィンドウに表示する内容を[Display Type]により下記から選択できます。[Display Type]の設定は両 CPU で設定することができます。

表 2.14 [トレース]ウィンドウに表示する内容

種別	説明
[CPU0]チェックボックス	取得したトレースのうち、CPU0 の動作が含まれる内容を表示します。
[CPU1]チェックボックス	取得したトレースのうち、CPU1 の動作が含まれる内容を表示します。
[DMAC]チェックボックス	取得したトレースのうち、DMAC の動作が含まれる内容を表示します。

[I-Trace mode]の[Channel 1]、[Channel 2]を選択後に、取得したい内容を[Acquisition]より選択してください。下記に代表例を示します。（[Acquisition]にて無効になっている項目は取得されないので注意してください。）

- CPU0で実行される分岐情報のみを1024ステップ分取得する例  
[Channel 1]設定にて[M-Bus & Branch, CPU0]を選択し、[Acquisition]設定にて[Branch]を有効にする。  
[Channel 2]設定にて[None]を選択する。
- ユーザプログラムによるCPU0のリード/ライトアクセス（M-バス）のみを1024ステップ分取得する例  
[Channel 1]設定にて[M-Bus & Branch, CPU0]を選択し、[Acquisition]設定にて[Read]、[Write]および[Data access]を有効にする。  
[Channel 2]設定にて[None]を選択する。
- DMAによるリードアクセスのみを1024ステップ分取得する例  
[Channel 1]設定にて[DMAC]を選択し、[Acquisition]設定にて[Read]を有効にする。  
[Channel 2]設定にて[None]を選択する。

Event Condition を使用することでさらに条件を限定することができます。下記 3 つの種別があります。

表 2.15 内蔵トレースのトレース条件

項目	取得情報
トレース停止	Event Condition の成立まで内蔵トレースを取得します。（停止後はトレースウィンドウにて内容を表示します。ユーザプログラムはブレイクしません。）
トレース取得	Event Condition の成立するデータアクセスのみ取得します。
ポイント To ポイント	Event Condition 5 の成立から Event Condition 4 の成立までの期間をトレースします。

トレース取得を特定のアドレスのみのアクセスや、プログラムの特定の関数のみに限定したい場合、Event Condition を使用することで可能です。以下に、代表的な例を示します。

- ユーザプログラムによるCPU0でのH'FFF80000へのライトアクセス（M-バス）を条件としてトレース停止する例（トレース停止）

[I-Trace mode]にて取得したい条件を設定します。

[Event Condition 1]または[Event Condition 2] ダイアログボックスにて、下記設定を行います。

アドレス条件：[Address]およびH'FFF80000を設定

バスステート条件：[M-Bus]および[Write]を設定

CPUコア条件：[CPU0]を設定

アクション条件：[Acquire Break]を無効にし、[Acquire Trace]を[Stop]に設定

- ユーザプログラムによるCPU0でのH'FFF80000へのライトアクセス（M-バス）のみを取得する例（トレース取得条件）

[Channel 1]設定にて[M-Bus & Branch, CPU0]を選択し、[Acquisition]設定にて [Write]および[Data access]を有効にします。

[Event Condition 1]または[Event Condition 2] ダイアログボックスにて、下記設定を行います。

アドレス条件：[Address]およびH'FFF80000を設定

バスステート条件：[M-Bus]および[Write]を設定

CPUコア条件：[CPU0]を設定

アクション条件：[Acquire Break]を無効にし、[Acquire Trace]を[Condition]に設定

トレース取得条件では、Event Conditionにて取得したい条件を[I-Trace mode]にて取得可能に設定しておく必要があります。

- CPU0で実行されるユーザプログラムがH'1000を通過してからH'2000を通過するまでの期間をトレース取得する例（ポイントToポイント）

[I-Trace mode]にて取得したい条件を設定します。

[Event Condition 5] ダイアログボックスにて、アドレス条件をH'1000に設定し、CPUコア条件：[CPU0]に設定します。

[Event Condition 4] ダイアログボックスにて、アドレス条件をH'2000に設定し、CPUコア条件：[CPU0]に設定します。

[Combination action(Sequential or PtoP)]ダイアログボックスにて、[I-Trace]を Ch 5 to Ch 4 PtoPに設定します。

ポイントToポイントとトレース取得条件を同時に設定した場合は、それぞれのAND条件になります。

(2) 内蔵トレースの注意事項

- 内蔵トレースの取得について

内蔵トレースを取得する場合は、トレース取得条件設定後、CPU0、CPU1両方を実行状態にする必要があります。

また一方のCPUを停止した場合、内蔵トレースの取得を停止します。

- タイムスタンプについて

タイムスタンプはB $\phi$ のクロック数(48ビットカウンタ)になります。

また取得タイミングは下記になります。

表 2.16 タイムスタンプ取得タイミング

項目	取得情報	トレースメモリに格納されるカウンタ値
Fバスフェッチ		フェッチ完了時点のカウンタ値
Mバスデータアクセス		データアクセス(リード/ライト)完了時点のカウンタ値
分岐		分岐完了後の次のバスサイクル完了時点のカウンタ値
Iバス	フェッチ	フェッチ完了時点のカウンタ値
	データアクセス	データアクセス完了時点のカウンタ値

- ポイントToポイントについて

トレース開始条件は指定の命令がフェッチされた時点で成立します。したがってオーバーランフェッチした命令(分岐時や割込み遷移時にフェッチしたが実行されない命令)に対してトレース開始条件が設定されていた場合、オーバーランフェッチ中にトレース開始されます。ただし、オーバーランフェッチが分かった(分岐が完了した)時点で自動的にトレース一時停止します。

開始条件と終了条件の成立が近接している場合は、正しくトレース情報を取得できない場合があります。

開始条件成立前にフェッチされた命令の実行サイクルがトレースされる場合があります。

Iバスを取得する場合は、ポイントToポイントを指定しないでください。

内蔵トレースのポイントToポイント終了条件成立の直前から数命令前に発生したメモリアccessは内蔵トレースを取得できない場合があります。

- トレース停止について

SLEEP 命令および遅延スロットがSLEEP 命令になる分岐命令にはトレース停止条件を設定しないで下さい。

- トレース取得条件について

プログラム実行中に[I-Trace mode]の設定変更を行った場合は、設定変更のためにプログラム実行を一時的に停止します。(プログラム実行の停止クロック数は、最大約51周辺クロック(P )+15バスクロック(B )になります。周辺クロック(P )が33.3MHz、バスクロック(B )が66.6MHzの場合、1.757 μ秒停止します。)

- トレース表示について

プログラム実行中にトレース表示を行った場合は、トレース情報取得のためにプログラム実行を一時的に停止します。(プログラム実行の停止クロック数は、最大約20480周辺クロック(P )+4096バスクロック(B )になります。周辺クロック(P )が33.3MHz、バスクロック(B )が66.6MHzの場合、676.52 μ秒停止します。)

- 分岐トレースについて

遅延なし分岐命令直後のブレーク、TRAPA命令直後のブレークおよび例外/割込みによる分岐直後のブレークが発生した場合は、ブレーク直前の1分岐分のトレースが取得できない場合があります。

ただし、ソフトウェアブレークおよびEvent Conditionの命令実行前ブレークによるブレーク発生では問題ありません。

- ブレーク直前のメモリライトについて

ブレークする直前にメモリライトする命令を実行した場合、トレースが取得できない場合があります。

- トレース表示(分岐トレース の補完)について

CPU0側とCPU1側のトレースを同時に表示している場合は、分岐トレース の補完を有効にしないでください。

(3) AUD トレース機能

[トレース]ウィンドウを右クリックして開くポップアップメニューから[設定]を選択してください。[Acquisition]ダイアログボックスが開きます。

[Acquisition]ダイアログボックスの[Trace mode]ページの[Trace type]にて[AUD function]を選択することで、AUD トレースを使用することができます。

デバイスの AUD 端子を E10A-USB エミュレータに接続している場合に有効なトレース機能です。

AUD トレース機能は CPU0 または CPU1 にて共有のリソースであり、どちらの CPU からも設定が可能です。各トレース機能で設定できる AUD トレースのトレース取得モードを示します。

表 2.17 AUD トレース取得モード

種別	モード	説明
トレース出力が連続して発生した場合の取得モード	Realtime trace モード	トレース情報の発生が集中し、AUD 端子からの出力が間に合わなくなると CPU はトレース情報の出力を一時的に停止します。このため、ユーザプログラムはリアルタイムに動作しますが、トレース情報が一部取得できないことがあります。
	Non realtime trace モード	トレース情報の発生が集中し、AUD 端子からの出力が間に合わなくなると CPU の動作を一時的に停止し、トレース情報の出力を優先します。このため、ユーザプログラムのリアルタイム性がなくなります。
E10A-USB エミュレータのトレースバッファがフルになった場合の取得モード	Trace continue モード	古い情報に上書きして、常に最新の情報を取得します。
	Trace stop モード	その後のトレースを取得しません。 ユーザプログラムは継続して実行されます。
AUD トレースメモリサイズ	0.25 ~ 16Mbyte	0.25 ~ 16Mbyte の範囲でエミュレータのトレースバッファのサイズを指定します。

AUD トレース取得モードを設定するには、[Acquisition]ダイアログボックスの[Trace mode]ページにある、[AUD mode1]、[AUD mode2]、[AUD Trace Memory Size]グループボックスで設定できます。

また、[トレース]ウィンドウに表示する内容を[Display Type]により下記から選択できます。[Display Type]の設定は両 CPU で個別に設定することができます。

表 2.18 [トレース]ウィンドウに表示する内容

種別	説明
[CPU0]チェックボックス	取得したトレースのうち、CPU0 の動作が含まれる内容を表示します。
[CPU1]チェックボックス	取得したトレースのうち、CPU1 の動作が含まれる内容を表示します。
[DMAC]チェックボックス	取得したトレースのうち、DMAC の動作が含まれる内容を表示します。






図 2.2 [Trace mode]ページ

次に、AUD トレース機能について説明します。

CPU0 の実行をトレースする場合は[AUD Trace(CPU0)]ページを、CPU1 の実行をトレースする場合は[AUD Trace(CPU1)]ページを選択します。

#### 分岐トレース機能

分岐元、分岐先アドレスとそのソースを表示します。

#### 【設定方法】

- (i) [AUD Trace(CPU0)]ページまたは[AUD Trace(CPU1)]ページを選択してください。
- (ii) [Trace Settings]グループボックス中の、[Branch trace]チェックボックスにチェックをつけることによって分岐トレースが取得できます。  
また、[Branch Trace]グループボックスで取得する分岐の種類を選択することができます。




図 2.3 [AUD Trace(CPU0)]ページでの分岐トレース設定

#### ウィンドウトレース機能

指定した範囲内のメモリアクセスをトレース取得します。

メモリ範囲は2つまで指定できます。チャンネル A、チャンネル B にそれぞれ範囲を指定することができます。またそれぞれトレース取得するバスサイクルとして、リードサイクル、ライトサイクル、またはリードライトサイクルを選択できます。

#### 【設定方法】

- (i) [AUD Trace(CPU0)]ページまたは[AUD Trace(CPU1)]ページを選択してください。
- (ii) [Trace Settings]グループボックス中の、[Window trace]チェックボックスにチェックをつけてください。
- (iii) [Trace Settings]グループボックス中の[Channel A]チェックボックス、[Channel B]チェックボックスにチェックをつけることによって、各チャンネルを有効にしてください。
- (iv) [Window trace]グループボックス中の、各チャンネルに設定するバスサイクルとメモリ範囲、バスの種類を指定してください。




図 2.4 [AUD Trace(CPU0)]ページでのウィンドウトレース設定

【留意事項】

[M-Bus]または[DMAC]を選択すると、それぞれ以下のバスサイクルをトレース取得します。

- ・ M-Bus : CPU によって発生したバスサイクルを取得します。キャッシュにヒットしている場合も含まれます。
- ・ DMAC : DMA によって発生したバスサイクルを取得します。

ソフトウェアトレース機能

【留意事項】

本機能はルネサス エレクトロニクス SHC/C++コンパイラ(OEM、バンドル販売品を含む)V7.0 よりサポートされます。

ソフトウェアトレースは、C ソース上に Trace(x)関数 (x は変数名) を記述し、コンパイル、リンクすることで使用することができます。詳細は SHC マニュアルを参照してください。

ロードモジュールを E10A-USB エミュレータにロードし、ソフトウェアトレース機能を有効にして実行すると、Trace(x)関数を実行した PC 値と、x に対応する汎用レジスタの値と、ソースが表示されます。

【設定方法】

- [AUD Trace(CPU0)]ページまたは[AUD Trace(CPU1)]ページを選択してください。
- [Trace Settings]グループボックス中の、[Software trace]チェックボックスにチェックをつけてください。

(4) AUD トレースの注意事項

- 1 ユーザプログラム実行中にトレース表示をした場合、ニーモニック、オペランド表示は行いません。
- 2 AUD分岐トレースは分岐先/元アドレス出力時に、前回出力した分岐先アドレスとの差分を出力しています。ウィンドウトレースはアドレス出力時に、前回出力したアドレスとの差分を出力しています。前回出力したアドレスと上位16ビットが同じであれば下位16ビット、上位24ビットが同じであれば下位8ビット、上位28ビットが同じであれば下位4ビットのみ出力します。  
E10A-USB エミュレータではこの差分から32ビットアドレスを再生して[Trace]ウィンドウに表示していますが、32ビットアドレスを表示できない場合があります。この場合は、前の32ビットアドレス表示からの差分を表示します。
- 3 32ビットアドレスを表示できない場合には、ソース行は表示しません。
- 4 例外分岐取得時において、完了型例外が発生したとき、例外発生したアドレスの次のアドレスが取得されません。
- 5 AUDクロック (AUDCK) は、50MHz以下になるようにしてください。それ以上の周波数が入力されると、E10A-USBが正常に動作しなくなります。AUDクロックの設定は[Configuration]ダイアログボックスにて行うことができます。
- 6 遅延なし分岐命令直後のブレーク、TRAPA命令直後のブレークおよび例外/割込みによる分岐直後のブレークが発生した場合は、ブレーク直前の1分岐分のトレースが取得できない場合があります。ただし、ソフトウェアブレークおよびEvent Conditionの命令実行前ブレークによるブレーク発生で問題ありません。
- 7 E10A-USBエミュレータでは、[Trace]ウィンドウの最大トレース表示数は131070行(65535分岐)になります。上記以上の個数を取得された場合は、[Acquisition]ダイアログボックス[Trace mode]ページ[AUD trace display range]のStart pointerとEnd pointerの値を変更し、表示範囲を切り替えてください。
- 8 両CPUのトレースを同時に設定している場合は、分岐トレースの補完を有効にしないでください。

## 2.2.4 JTAG (H-UDI) クロック (TCK) 使用時の注意事項

- (1) JTAGクロック (TCK) の周波数は、MCUの周辺モジュールクロックの周波数より小さくしてください。
- (2) JTAGクロック (TCK) の初期値は、5.00MHzになります。
- (3) JTAGクロック (TCK) の設定値は、[CPUのリセット]、[リセット後実行]を行うと初期化されます。このため、TCKの値は、初期値になります。

## 2.2.5 [Breakpoint]ダイアログボックス設定時の注意事項

- (1) 同期デバッグ時、BREAKPOINTは以下の同期デバッグ機能が設定されている場合のみ設定できます。
  - [同期デバッグ方法]グループボックスで[すべてのデバッガで同期]を指定
  - [同期するデバッグ機能] グループボックスで[実行]、[ブレーク/プログラムの停止]、[ステップ]がすべてチェック
- (2) 指定アドレスが奇数時は、偶数に切り捨てます。
- (3) BREAKPOINTは、命令を置き換えることにより実現します。  
次に示すアドレスには指定できません。
  - CS空間、内蔵RAM以外の領域
  - Event Condition 2が成立する命令
  - 遅延分岐命令のスロット命令
- (4) ステップ実行をした側のCPUでは、BREAKPOINTおよびEvent Conditionのブレーク指定は無効です。
- (5) BREAKPOINTおよびEvent Conditionの実行前ブレークで停止後、再度そのアドレスから実行を再開した場合、1度そのアドレスをシングルステップにより実行してから実行を継続するので、リアルタイム性はなくなります。
- (6) 遅延分岐命令のスロット命令にBREAKPOINTを設定した場合、PC値は不当な値となります。したがって、遅延分岐命令のスロット命令にBREAKPOINTを設定しないでください。



- (7) BREAKPOINTのアドレスがROM、フラッシュ領域などで正しく設定できなかった場合、Go実行後に [Memory]ウィンドウ等でREFRESHを行うと[Source], [Disassembly]ウィンドウの該当アドレスの[BP]エリアに が表示されることがあります。ただし、このアドレスではブレークしません。また、ブレーク条件で停止すると の表示は消えます。
- (8) 片側のCPUで同期ステップ実行時、もう片側のCPUで設定しているBREAKPOINTは無効です。
- (9) 両CPUから同じアドレスにBREAKPOINTを設定しないでください。

### 2.2.6 [Event Condition]ダイアログボックス、BREAKCONDITION\_SET コマンド設定時の注意事項

- (1) Event Condition 3の条件は、CPU0でのカーソル位置まで実行、ステップイン、ステップオーバ、ステップアウト使用時は無効です。
- (2) Event Condition 5の条件は、CPU1でのカーソル位置まで実行、ステップイン、ステップオーバ、ステップアウト使用時は無効です。
- (3) Event Conditionの条件成立後に複数命令を実行してから停止することがあります。

### 2.2.7 パフォーマンス測定機能

E10A-USB エミュレータは、パフォーマンス測定機能をサポートしています。

#### (1) パフォーマンスの測定条件の設定

パフォーマンスの測定条件の設定は、[Performance Analysis]ダイアログボックス、および PERFORMANCE\_SET コマンドを使用します。[Performance Analysis]ダイアログボックスは、[パフォーマンス解析]ウィンドウ上の任意の1行を選択しマウスの右ボタンを押すと、ポップアップメニューが表示され、[設定]を選択すると表示されます。

パフォーマンス機能はCPU0またはCPU1にて共有のリソースであり、どちらのCPUからも設定が可能です。[CPU0]グループボックスの各チャンネルを設定することで、CPU0のパフォーマンスを測定します。同様に、[CPU1]グループボックスの各チャンネルを設定することで、CPU1のパフォーマンスを測定します。

【留意事項】 コマンドラインシンタックスについては、オンラインヘルプを参照してください。

#### (a) 測定開始 / 終了条件指定

CPU0のパフォーマンス測定のためにEvent Condition 1,2を使用して測定開始 / 終了条件を設定することができます。また、CPU1のパフォーマンス測定のためにEvent Condition 7,8を使用して測定開始 / 終了条件を設定することができます。設定は[Combination action(Sequential or PtoP)]ダイアログボックスの[Ch1,2,3]リストボックスおよび[Ch7,8]リストボックスにて指定することができます。

表 2.19 測定期間

分類	項目	説明
[Ch1,2,3] リストボックス 選択内容	Performance:Ch2 to Ch1 PtoP for CPU0	CPU0 のパフォーマンス測定のために Event Condition 2 条件 (開始条件) 成立から Event Condition 1 条件 (終了条件) 成立までの期間をパフォーマンス測定期間に設定します。
	Performance:Ch1 to Ch2 PtoP for CPU0	CPU0 のパフォーマンス測定のために Event Condition 1 条件 (開始条件) 成立から Event Condition 2 条件 (終了条件) 成立までの期間をパフォーマンス測定期間に設定します。
	上記以外を選択した場合	ユーザプログラム実行開始からブ레이크までの期間を測定します。
[Ch7,8] リストボックス 選択内容	Performance:Ch8 to Ch7 PtoP for CPU1	CPU1 のパフォーマンス測定のために Event Condition 8 条件 (開始条件) 成立から Event Condition 7 条件 (終了条件) 成立までの期間をパフォーマンス測定期間に設定します。
	Performance:Ch7 to Ch8 PtoP for CPU1	CPU1 のパフォーマンス測定のために Event Condition 7 条件 (開始条件) 成立から Event Condition 8 条件 (終了条件) 成立までの期間をパフォーマンス測定期間に設定します。
	上記以外を選択した場合	ユーザプログラム実行開始からブ레이크までの期間を測定します。




図 2.5 [Performance Analysis]ダイアログボックス

#### 測定誤差について

- 測定値は、誤差を含みます。
- ブレーク発生の前後で誤差が生じることがあります。

#### 【留意事項】

1. [Performance:Ch2 to Ch1 PtoP for CPU0]、[Performance:Ch1 to Ch2 PtoP for CPU0]を選択した場合は、Event Condition 2 条件および Event Condition 1 を設定し、パフォーマンス測定項目を 1 つ以上設定してからユーザプログラムを実行してください。  
同様に[Performance:Ch8 to Ch7 PtoP for CPU1]、[Performance:Ch7 to Ch8 PtoP for CPU1]を選択した場合は、Event Condition 8 条件および Event Condition 7 を設定し、パフォーマンス測定項目を 1 つ以上設定してからユーザプログラムを実行してください。
2. ユーザプログラム実行中の CPU に対する設定変更、測定項目の表示はできません。

(b) 測定項目

測定項目は、[Performance Analysis]ダイアログボックスの各チャンネルを設定することで行います。CPU0、CPU1でそれぞれ4つ、最大8つの条件を同時に指定可能です。以下に測定項目を示します。

表 2.20 測定項目

選択名	オプション名	選択項目
Disabled	なし	パフォーマンス測定項目を設定しません。
Elapsed time	AC	実行サイクル数 (I $\phi$ )
Branch instruction counts	BT	分岐回数
Number of execution instructions	I	実行命令数
Number of execution 32bit-instructions	I32	32ビット命令実行回数
Exception/interrupt counts	EA	例外・割り込み回数
Interrupt counts	INT	割り込み回数
Data cache-miss counts	DC	データキャッシュミス回数(CS)
Instruction cache-miss counts	IC	命令キャッシュミス回数(CS)
All area access counts	ARN	全エリア命令・データアクセス回数
All area instruction access counts	ARIN	全エリア命令アクセス回数
All area data access counts	ARND	全エリアデータアクセス回数
Cacheable area access counts	CDN	キャッシュャブルエリア(CS0-7)データアクセス回数
Cacheable area instruction access counts	CIN	キャッシュャブルエリア(CS0-7)命令アクセス回数
Non cacheable area data access counts	NCN	ノンキャッシュャブルエリア(CS0-7以外)命令・データアクセス回数
URAM area access counts	UN	URAM エリア命令・データアクセス回数
URAM area instruction access counts	UIN	URAM エリア命令アクセス回数
URAM area data access counts	UDN	URAM エリアデータアクセス回数
Internal I/O area data access counts	IODN	内蔵 IO 空間データアクセス回数
All area access Cycle	ARC	全エリア命令・データアクセス有効サイクル数
All area instruction access cycle	ARIC	全エリア命令アクセス有効サイクル数
All area data access cycle	ARDC	全エリアデータアクセス有効サイクル数
All area access stall	ARS	全エリア命令・データアクセスストールサイクル数
All area instruction access stall	ARIS	全エリア命令アクセスストールサイクル数
All area data access stall	ARDS	全エリアデータアクセスストールサイクル数

選択名は[Performance Analysis]ウィンドウの CONDITION に表示します。

オプション名は、PERFORMANCE\_SET コマンドの<mode>パラメータです。

【留意事項】

AUD トレースの Non realtime trace モード中は、ストールの発生状況や実行サイクルが変化するため、正確なカウントが出来ません。

(2) 測定結果の表示

測定結果は、[Performance Analysis]ウィンドウ、または、PERFORMANCE\_ANALYSIS コマンドで行います。  
表示結果は 16 進数 (32 ビット) で表示します。

【留意事項】

パフォーマンス測定の結果のカウントがオーバーフローした場合、"\*\*\*\*\*"を表示します。

(3) 測定結果の初期化

測定結果の初期化は、[Performance Analysis]ウィンドウのポップアップメニューで [全てリセット]を選択するか、PERFORMANCE\_ANALYSIS コマンドで INIT を指定してください。

## 2.3 SH7265、SH7205 E10A-USB エミュレータの注意事項

SH7265、SH7205 E10A-USB エミュレータには次の注意事項があります。

表 2.21 注意事項一覧

No	機能名称	注意事項
1	外部フラッシュメモリ へダウンロード	・外部フラッシュメモリへのダウンロードを行う場合は、ダウンロードを行う前に両方のCPUをブレイクさせてください。
2	ソフトウェアブレイク	・CPU0側のHigh-performance Embedded WorkshopとCPU1側のHigh-performance Embedded Workshopから同じアドレスにソフトウェアブレイクを設定しないでください。 ・ソフトウェアブレイクを使用する場合は[同期デバッグ]ウィンドウの[同期するデバッグ機能]グループボックスで、実行、ステップ、ブレイクを全て有効に設定してください。
3	Event Condition	・Event Condition ダイアログボックスを開いたまま、もう一方のHigh-performance Embedded Workshopを操作しないでください。操作する場合は、Event Condition ダイアログボックスを閉じてから行ってください。 ・DMAバスを条件とする場合、リード・ライトサイクル条件には、リードまたはライトのいずれかを指定してください。(リード条件とライト条件の同時指定はしないでください。)
4	トレース	・CPU0側とCPU1側のトレースを同時に表示している場合は、分岐トレースの補完を有効にしないでください。(トレースに表示するCPUは、[Acquisition] ダイアログボックスの[Display Type] グループボックスにて指定することができます。)
5	ユーザプログラム実行 中のメモリアクセス	・同期ブレイク設定時、一方のCPUがショートブレイクでユーザプログラムを一時的にブレイクしているタイミングで、他のCPUがブレイクした場合、ショートブレイクが発生したCPUはそのまま実行します。
6	キャッシュ	・ユーザプログラム実行時にキャッシュを更新しないでください。
7	シングルコアでの エミュレーション	・CPU0とCPU1を必ず接続してください。片側のCPUのみを接続してのエミュレーションはサポートしていません。

---

SuperH™ ファミリ マルチコア マイコン用  
E10A-USB エミュレータ  
ユーザーズマニュアル 別冊 SH7265、SH7205  
ご使用時の補足説明

発行年月日 2007年11月26日 Rev.1.00  
2010年11月18日 Rev.3.00  
発行 ルネサス エレクトロニクス株式会社  
〒211-8668 神奈川県川崎市中原区下沼部 1753

---



ルネサスエレクトロニクス株式会社

■営業お問合せ窓口

<http://www.renesas.com>

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス販売株式会社 〒100-0004 千代田区大手町2-6-2 (日本ビル)

(03)5201-5307

■技術的なお問合せおよび資料のご請求は下記へどうぞ。  
総合お問合せ窓口：<http://japan.renesas.com/inquiry>





SuperH™ ファミリ マルチコア マイコン用  
E10A-USB エミュレータ ユーザーズマニュアル  
別冊 SH7265、SH7205 ご使用時の補足説明