

RAA212422

デュアルチャンネル40V 1.1Aおよび5.5V 1.5Aの同期整流式降圧レギュレータ

FN9326
Rev.2.00
2019年7月8日

RAA212422は、入力電圧範囲が3V～40Vの1.1A同期整流式降圧レギュレータと入力電圧範囲が2.7V～5.5Vの1.5A同期整流式降圧レギュレータを組み合わせたデュアル出力レギュレータです。両方のレギュレータがハイサイドとローサイドの両方のMOSFETを内蔵しているため、RAA212422は、使いやすく高効率で、部品点数の少ないソリューションをさまざまなアプリケーションに対して提供します。

両レギュレータとも、内部補償と外部補償、サーマルシャットダウン、パワーグッドの各機能を備えています。入力電圧範囲の広い降圧レギュレータは、軽負荷時の効率を向上させるためのPFMモードを備えています。強制PWMモードが必要な場合、この機能をオフにすることもできます。この製品は、デフォルト周波数の500kHzでスイッチングしますが、外付け抵抗を使用して300kHz～2MHzにプログラムすることもできます。その他の特長としては、プログラム可能なソフトスタートやヒックアップモードの過電流保護などがあります。

低入力電圧降圧レギュレータは1MHzのスイッチング周波数で動作することで、小型インダクタを使用し、高速負荷応答を実現します。低入力電圧降圧レギュレータのハイサイドMOSFETはPMOSで、ブートコンデンサが必要ないため、外付け部品点数が減少します。これらのレギュレータは100%デューティサイクルで動作し、PWMモードのみで動作するため、ノイズ感受性とRF干渉が減少します。

RAA212422はRoHS準拠の小型3mm x 6mm TDFNプラスチックパッケージで供給され、-40℃～+125℃の全産業用温度範囲で規定されています。

関連資料

全ての関連文書の一覧は、弊社Webサイトを参照してください。

- [RAA212422製品ページ](#)




図 1. 代表的なアプリケーション

特長

- 入力電圧範囲の広い降圧レギュレータ
 - 入力電圧：3V～40V、出力電流は1.1A
 - 内部の固定周波数（500kHz）または調整可能なスイッチング周波数（300kHz～2MHz）
 - 軽負荷時に選択可能なPFMまたはPWMモード
 - 内部または外部設定ソフトスタート
- 低入力電圧降圧レギュレータ
 - 入力電圧：2.7V～5.5V、出力電流は1.5A
 - 出力電圧範囲：0.6V～VIN
 - 固定スイッチング周波数：1MHz
- 効率を高めるための同期動作
- ハイサイドとローサイドのMOSFETを内蔵
- 内部補償または外部補償のオプション
- パワーグッド機能とイネーブル機能
- サーマルシャットダウン

アプリケーション

- 産業用制御機器、医療機器、携帯用計測器、分散電源、クラウドインフラ
- 汎用のポイントオブロードDC/DC、セットトップボックスおよびケーブルモデム、FPGA電源、DVD、HDDドライブ、LCDパネル、テレビ




図 2. 効率vs 負荷、VOUT1 = 5V、L1 = 22μH

目次

1.	概要	3
1.1	代表的なアプリケーション回路	3
1.2	ブロック図	5
1.3	発注情報	6
1.4	ピン配置	6
1.5	ピンの説明	6
2.	仕様	8
2.1	絶対最大定格	8
2.2	熱情報	8
2.3	推奨動作条件	9
2.4	電氣的仕様	9
3.	代表的な性能曲線	12
3.1	効率曲線	12
3.2	測定結果	15
4.	詳細説明	21
4.1	パワーオンリセット/UVLO	21
4.2	ソフトスタート（入力電圧範囲の広い降圧レギュレータと低入力電圧降圧レギュレータ）	21
4.3	パワーグッド	21
4.4	PWM制御方式（入力電圧範囲の広い降圧レギュレータと低入力電圧降圧レギュレータ）	22
4.5	軽負荷動作	22
4.6	出力電圧の選択	23
4.7	保護機能	23
4.8	放電モード/ソフトストップ（低入力電圧降圧レギュレータ）	24
4.9	100%デューティサイクル（低入力電圧降圧レギュレータ）	25
4.10	電カディレーティング特性	25
5.	アプリケーションのガイドライン	26
5.1	設計の簡略化	26
5.2	動作周波数（入力電圧範囲の広い降圧レギュレータ）	26
5.3	最小オン/オフ時間の制限	26
5.4	外部同期制御（入力電圧範囲の広い降圧レギュレータ）	27
5.5	出力インダクタの選択	27
5.6	入力コンデンサの選択	27
5.7	出力コンデンサの選択	27
5.8	ループ補償の設計	28
6.	レイアウトに関する提言	31
7.	改訂履歴	32
8.	パッケージ外形図	33

1. 概要

1.1 代表的なアプリケーション回路




図 3. 内部でのデフォルトのパラメータ選択




図 4. ユーザーがプログラム可能なパラメータ選択

表 1. 入力電圧範囲の広い降圧レギュレータ - 外付け部品の選択

V _{OUT1} (V)	L ₁ (μH)	C _{OUT1} (μF)	R ₁ (kΩ)	R ₂ (kΩ)	C _{FF1} (pF)	R _{FS} (kΩ)	R _{COMP1} (kΩ)	C _{COMP1} (pF)
12	33	2 x 22	90.9	4.75	4.7	115	200	470
5	22	47 + 22	90.9	12.4	22	DNP (Note 1)	130	470
3.3	22	47 + 22	90.9	20	22	DNP (Note 1)	120	470
2.5	22	47 + 22	90.9	28.7	22	DNP (Note 1)	110	470
1.8	10	47 + 22	90.9	45.5	22	DNP (Note 1)	90	470

Note:

- FS1はVCC1に接続する。

表 2. 低入力電圧降圧レギュレータ - 外付け部品の選択

V _{OUT2} (V)	L ₁ (μH)	C _{OUT2} (μF)	R ₃ (kΩ)	R ₄ (kΩ)	C _{FF2} (pF)	R _{COMP1} (kΩ)	C _{COMP1} (pF)
0.8	1.5	2x22	33	100	47	40	270
1.2	2.2	2x22	100	100	22	60	270
1.8	2.2	2x22	200	100	15	80	330
2.5	2.2	2x22	316	100	8.2	100	330
3.3	2.2	2x22	450	100	6.8	120	330

1.2 ブロック図




図 5. 機能ブロック図

1.3 発注情報


製品型番 (Notes 3、4)	製品 マーキング	温度範囲 (°C)	テーピング (個数) (Note 2)	パッケージ (RoHS準拠)	パッケージ 図面番号
RAA2124224GNP#AA0	RAA212422	-40 ~ +125	-	22 Ld QFN	L22.3x6
RAA2124224GNP#HA0	RAA212422	-40 ~ +125	6k	22 Ld QFN	L22.3x6
RAA2124224GNP#MA0	RAA212422	-40 ~ +125	250	22 Ld QFN	L22.3x6

Notes:

2. リールの詳細な仕様については、[TB347](#) を参照してください。
3. これらの鉛フリープラスチックパッケージ製品では、特殊な鉛フリー材料、モールド樹脂/ダイアタッチ材を採用し、梨地の100%錫メッキとアニールを実施しています (e3端子仕上げ: RoHSに準拠しており、SnPbと鉛フリーの両方のはんだ付け作業と互換性があります)。鉛フリー製品は、IPC/JEDEC J STD-020の鉛フリー要件を満たすか、それを超えるピークリフロー温度でMSL分類に対応します。
4. 吸湿耐性レベル (MSL) については、[RAA212422](#) デバイスのページを参照してください。MSLの詳細については、[TB363](#) を参照してください。

1.4 ピン配置

22 Ld 3x6 TQFN
Top View



1.5 ピンの説明

ピン番号	ピン名	説明
1	VIN2	低入力電圧PWMレギュレータのパワー段の入力電源、および低入力電圧降圧レギュレータにバイアスを供給する内部リニアレギュレータの電源。VIN2とGNDの間に10μF以上のセラミックコンデンサをICにできるだけ近づけて接続してデカップリングします。入力電圧範囲は2.7V~5.5Vです。
2	EN2	低入力電圧降圧レギュレータのデバイスイネーブル入力。このピンの入力電圧が1.4Vより高くなると、デバイスはイネーブルされます。このピンがグラウンドに引き下げられると、デバイスはディスエーブルされます。デバイスがディスエーブルされると、100Ωの抵抗がLX2ピンを通じて出力を放電します。詳細については、 5ページの図5 を参照してください。
3	VIN3	VIN3はVIN2に接続します。
4	PG2	低入力電圧降圧レギュレータのパワーグッド出力。PG2は、ソフトスタート期間中や、出力電圧がレギュレーション制限値より低くなった場合、グラウンドに引き下げられます。このピンの内部には5MΩのプルアップ抵抗があります。
5	SS1	入力電圧範囲の広い降圧レギュレータの出力のソフトスタートランブ時間を制御します。SS1ピンとグラウンドの間に1個のコンデンサを接続することで、出力ランプレートが決まります。ソフトスタートの詳細については、 21ページの「ソフトスタート (入力電圧範囲の広い降圧レギュレータと低入力電圧降圧レギュレータ)」 を参照してください。SS1ピンをVCC1に接続した場合は、2msの内部ソフトスタートが使用されます。

ピン番号	ピン名	説明
6	SYNC1	同期整流および軽負荷動作モード選択入力。PWMモードの場合はロジックHighまたはVCCに接続します。PFMモードの場合はロジックLowまたはグラウンドに接続します。ロジックグラウンドを使用すると、ICはPFMまたはPWM動作を自動的に選択できます。外部同期するには、外部クロック信号を入力し、正のエッジトリガに同期します。外部同期信号源はプログラム済みのIC周波数より高くする必要があります。SYNCがフローティング状態のままの場合、未定義のロジック状態を防止する内部の5MΩプルダウン抵抗があります。
7	BOOT1	入力電圧範囲の広い降圧レギュレータのパワー MOSFET ゲートドライバのフローティングブートストラップ電源ピン。ブートストラップコンデンサは、内部NチャネルMOSFETをオンするために必要な電荷を供給します。このピンとLX1の間に100nFの外付けコンデンサを接続します。
8	VIN1	入力電圧範囲の広い降圧レギュレータのパワー段の入力電源、および内部リニアバイアスレギュレータの電源。VIN1とGND1の間に4.7μF以上のセラミックコンデンサをICに近づけて接続してデカップリングします。入力電圧範囲は3V~40Vです。
9	LX1	スイッチノードの出力。スイッチングFETと外付け出力インダクタとを接続します。
10	GND1	パワーグラウンド接続。システムのGNDプレーンに直接接続します。
11	NC1	接続なし
12	NC2	
13	EN1	入力電圧範囲の広い降圧レギュレータのイネーブル入力。このピンをグラウンドに引き下げると、レギュレータとバイアスLDOはオフに保持されます。このピンの電圧が1.2Vより高くなると、チップはイネーブルされます。自動的に起動するには、このピンをVIN1に接続します。EN1ピンはVCC1に接続しないでください。接続すると、バイアスLDOはEN1の電圧で制御されてしまうためです。
14	PG1	オープンドレインのパワーグッド出力で、入力電圧範囲の広い降圧レギュレータの出力電圧がレギュレーション制限値より低くなるか、ソフトスタート期間中である場合、グラウンドに引き下げられます。このピンの内部には5MΩのプルアップ抵抗があります。
15	VCC1	入力電圧範囲の広い降圧レギュレータ内部の5Vリニアバイアスレギュレータの出力。このピンに1μFのセラミックコンデンサを接続して、GNDにデカップリングします。
16	FB1	入力電圧範囲の広い降圧レギュレータの帰還ピン。FB1は電圧ループのエラーアンプへの反転入力です。COMP1はエラーアンプの出力です。出力電圧は、FB1に接続する外付け抵抗分圧器によって設定します。さらに、PWMレギュレータのパワーグッド回路は、FB1を使用してレギュレータの出力電圧をモニタします。
17	COMP1	エラーアンプ出力。このピンをVCC1に接続すると、内部補償が使用されます。COMP1とGND1の間にRCネットワークのみを接続すると、外部補償が使用されます。詳細については、 28ページの「ループ補償の設計」 を参照してください。
18	FS1	入力電圧範囲の広い降圧レギュレータの周波数選択ピン。スイッチング周波数を500kHzにするには、VCC1に接続します。300kHz~2MHzの範囲で調整可能な周波数にするには、この端子とGND1間に抵抗を接続します。
19	COMP2	低入力電圧降圧レギュレータのエラーアンプ。COMP2をVIN2に接続してHighにすると、内部補償が使用されます。COMP2に抵抗とコンデンサを直列接続してGNDに接続すると、外部補償が使用されます。詳細については、 28ページの「ループ補償の設計」 を参照してください。
20	FB2	低入力電圧降圧レギュレータの帰還ピン。FB2は電圧ループのエラーアンプへの反転入力です。出力電圧は、FB2に接続する外付け抵抗分圧器によって設定します。さらに、PWMレギュレータのパワーグッド回路は、FB2を使用して出力電圧をモニタします。
21	GND2	低入力電圧降圧レギュレータのパワーグラウンド。システムのグラウンドプレーンに直接接続します。
22	LX2	低入力電圧降圧レギュレータの出力電圧レギュレーション用のパワー段スイッチングノード。出力インダクタに接続します。デバイスがディスエーブルされると、このピンは100Ωの抵抗によって放電されます。詳細については、 5ページの図5 を参照してください。
EPAD	GND	グラウンド接続。5箇所以上のビアによりアプリケーション基板のGNDプレーンに接続します。すべての電圧レベルはこのピンを基準にして測定されます。EPADをフローティング状態にしてはなりません。

2. 仕様

2.1 絶対最大定格

パラメータ	最小値	最大値	Unit
VIN1～GND	-0.3	+43	V
LX1～GND (DC)	-0.3	V _{IN1} + 0.3	V
LX1～GND (20ns)	-2.0	+44	V
EN1～GND	-0.3	+43	V
BOOT1～LX1	-0.3	+5.5	V
COMP1、FS1、PG1、SYNC1、SS1、VCC1～GND	-0.3	+5.9	V
FB1～GND	-0.3	+2.95	V
VIN2～GND (DC)	-0.3	+6	V
VIN2～GND (20ms)	-0.3	+7	V
LX2～GND (DC)	-0.3	+6	V
LX2～GND (100ns)	-1.5	+7	V
LX2～GND (20ms)	-0.3	+7	V
EN2、COMP2、PG2、MODE2	-0.3	V _{IN2} + 0.3	V
FB2	-0.3	+2.7	V
ESD 定格	値		Unit
人体モデル (JS-001-2017に従いテスト)	2		kV
デバイス帯電モデル (JS-002-2014に従いテスト)	1		kV
ラッチアップ (JESD78Eクラス2、レベルAに従いテスト)	100		mA

注意：最大定格に近い状態で長期間にわたって動作させないでください。このような状態にさらされると、製品の信頼性に悪影響を及ぼし、保証の対象外の障害を引き起こす恐れがあります。

2.2 熱情報

熱抵抗 (代表値)	θ_{JA} (°C/W)	θ_{JC} (°C/W)
22 Ld 3x6 QFNパッケージ (Notes 5、6)	31.3	2.3

Notes:

- θ_{JA} は、「ダイレクトアタッチ」機能を備えた効率の高い熱伝導率テストボードに部品を取り付けて、自由空気流の状態で測定されています。[IB379](#)を参照してください。
- θ_{JC} における、「ケース温度」の位置は、パッケージ下側にある露出金属パッドの中央です。

パラメータ	最小値	最大値	Unit
最大接合部温度		+150	°C
最大保存温度範囲	-65	+150	°C
周囲温度範囲	-40	+125	°C
鉛フリーリフロープロファイル	IB493 参照		

2.3 推奨動作条件

パラメータ	最小値	最大値	Unit
電源電圧、 V_{IN1}	3	40	V
電源電圧、 V_{IN2}	2.7	5.5	V
接合部温度	-40	+125	°C

2.4 電氣的仕様

特に規定のない限り、 $V_{IN1} = 3V \sim 40V$ 。代表値は $T_A = +25^\circ C$ での値。

パラメータ	記号	テスト条件	Min (Note 9)	Typ	Max (Note 9)	Unit
入力電圧範囲の広い降圧レギュレータ						
電源電圧						
V_{IN1} の電圧範囲	V_{IN1}		3		40	V
V_{IN1} の静止電源電流	I_{Q1}	$V_{FB1} = 0.7V$ 、 $SYNC1 = V_{CC1}$		8		mA
V_{IN1} のシャットダウン電源電流	I_{SD1}	$EN1 = 0V$ 、 $V_{IN1} = 40V$ (Note 7)		2	6	μA
V_{CC1} の電圧	V_{CC1}	$V_{IN1} = 6V$ 、 $I_{OUT1} = 0 \sim 10mA$	4.5	5.1	5.7	V
パワーオンリセット						
V_{CC1} のPORしきい値		立ち上がりエッジ		2.75	2.95	V
		立ち下がりエッジ	2.35	2.6		V
オシレータ						
公称スイッチング周波数	f_{SW1}	$FS1$ ピン = V_{CC1}	430	500	570	kHz
		$FS1$ ピンとGNDの間の抵抗 = 340k Ω	240	300	360	kHz
		$FS1$ ピンとGNDの間の抵抗 = 32.4k Ω		2000		kHz
最小オフ時間	t_{MIN_OFF}	$V_{IN1} = 3V$		150		ns
最小オン時間	t_{MIN_ON}	(Note 10)		90		ns
$FS1$ の電圧	V_{FS1}	$R_{FS1} = 100k\Omega$	0.39	0.4	0.41	V
同期周波数	$SYNC1$		300		2000	kHz
$SYNC1$ のパルス幅			100			ns
エラーアンプ						
エラーアンプの相互コンダクタンスゲイン	g_{m1}	外部補償	165	230	295	$\mu A/V$
		内部補償		50		$\mu A/V$
$FB1$ のリーク電流		$V_{FB1} = 0.6V$		1	150	nA
電流センスアンプのゲイン	R_{T1}		0.44	0.5	0.55	V/A
$FB1$ の電圧		$T_A = -40^\circ C \sim +125^\circ C$	0.590	0.599	0.607	V
パワーグッド						
$PG1$ の下限しきい値 - V_{FB1} 上昇時				90	94	%
$PG1$ の下限しきい値 - V_{FB1} 下降時			82.5	86		%
$PG1$ の上限しきい値 - V_{FB1} 上昇時				116.5	120	%
$PG1$ の上限しきい値 - V_{FB1} 下降時			107	112		%
$PG1$ の伝播遅延		ソフトスタート時間のパーセンテージ		10		%
$PG1$ のLow電圧		$I_{SINK} = 3mA$ 、 $EN1 = V_{CC}$ 、 $V_{FB1} = 0V$		0.05	0.3	V
トラッキングとソフトスタート (SS1)						
ソフトスタート充電電流	I_{SS1}		4.2	5.5	6.7	μA

特に規定のない限り、 $V_{IN1} = 3V \sim 40V$ 。代表値は $T_A = +25^\circ C$ での値。(続き)

パラメータ	記号	テスト条件	Min (Note 9)	Typ	Max (Note 9)	Unit
内部ソフトスタートランプ時間		EN1/SS1 = V_{CC1}	1.5	2.4	3.4	ms
フォルト保護						
サーマルシャットダウン温度	T_{SD}	上昇時しきい値		150		$^\circ C$
	T_{HYS}	ヒステリシス		25		$^\circ C$
電流制限ブランキング時間	t_{OCON}			17		クロック パルス
過電流と自動再開の周期	t_{OCCOFF}			8		SS サイクル
正のピーク電流制限	I_{PLIMIT}	(Note 8)	1.3	1.6	1.8	A
PFMのピーク電流制限	I_{PK_PFM}	(Note 8)	0.34	0.4	0.5	A
ゼロクロスしきい値				15		mA
負電流制限	I_{NLIMIT}	(Note 8)	-0.68	-0.6	-0.53	A
パワー MOSFET						
ハイサイド	R_{HDS}	$I_{LX1} = 100mA$, $V_{CC} = 5V$		312		m Ω
ローサイド	R_{LDS}	$I_{LX1} = 100mA$, $V_{CC} = 5V$		173.8		m Ω
PHASEのリーク電流		EN1 = LX1 = 0V			300	nA
PHASEの立ち上がり時間	t_{RISE}	$V_{IN1} = 40V$		10		ns
EN1/SYNC1						
入力しきい値		立ち下がりエッジ、ロジック Low	0.4	1		V
		立ち上がりエッジ、ロジック High		1.2	1.4	V
EN1ロジック入力リーク電流		EN1 = 0V/40V	-0.65		0.65	μA
SYNC1ロジック入力リーク電流		SYNC1 = 0V		10	100	nA
		SYNC1 = 5V		1.0	1.55	μA
低入力電圧降圧レギュレータ						
入力電源						
V_{IN2} の低電圧ロックアウトしきい値	V_{UVLO2}	立ち上がり、無負荷		2.5	2.7	V
		立ち下がり、無負荷	2.2	2.4		V
静止電源電流	I_{VIN2}	$f_{SW} = 1MHz$ 、出力は無負荷		7	15	mA
シャットダウン時電源電流	I_{SD2}	$V_{IN2} = 5.5V$, EN2 = low		5	10	μA
出力レギュレーション						
帰還電圧	V_{FB2}	$T_J = +25^\circ C$	0.595	0.600	0.605	V
		$T_J = -40^\circ C \sim +125^\circ C$	0.582		0.605	V
V_{FB2} のバイアス電流	I_{VFB2}	$V_{FB2} = 2.7VT_J = -40^\circ C \sim +125^\circ C$	-120	50	350	μA
ラインレギュレーション		$V_{IN2} = V_O + 0.5V \sim 5.5V$ (最小2.7V) $T_J = -40^\circ C \sim +125^\circ C$	-0.2	-0.05	0.1	%/V
ロードレギュレーション		参照: Note 11		< -0.2		%/A
ソフトスタートランプ時間 サイクル				1		ms
保護						
正のピーク電流制限	I_{PLIMIT}	1.5Aアプリケーション	2.1	2.5	2.9	A
ゼロクロスしきい値			-170	-70	30	mA
負電流制限	I_{NLIMIT}		-2.3	-1.75	-1	A
サーマルシャットダウン		温度上昇時		150		$^\circ C$
サーマルシャットダウン ヒステリシス		温度下降時		25		$^\circ C$

特に規定のない限り、 $V_{IN1} = 3V \sim 40V$ 。代表値は $T_A = +25^\circ C$ での値。(続き)

パラメータ	記号	テスト条件	Min (Note 9)	Typ	Max (Note 9)	Unit
補償						
エラーアンプの相互コンダクタンス		COMP2をVIN2に接続		40		$\mu A/V$
		COMP2にRCを接続		160		$\mu A/V$
トランスレジスタンス	RT		0.24	0.3	0.40	Ω
パワー MOSFET						
PチャンネルMOSFETのオン抵抗		$V_{IN2} = 5V, I_{O2} = 200mA$		117		m Ω
NチャンネルMOSFETのオン抵抗		$V_{IN2} = 5V, I_{O2} = 200mA$		86		m Ω
LX2の最大デューティサイクル				100		%
LX2の最小オン時間		(Note 10)		60	85	ns
オシレータ						
公称スイッチング周波数	f_{SW2}		850	1000	1150	kHz
パワーグッド						
出力Low電圧		1mAのシンク電流			0.3	V
遅延時間 (立ち上がりエッジ)			0.5	1	2	ms
PGOOD遅延時間 (立ち下がりエッジ)				15		μs
PG2ピンのリーク電流		$PG2 = V_{IN2}$		0.01	0.1	μA
OVP PG2の上昇しきい値			110	119	122	%
OVP PG2のヒステリシス				5		%
UVP PG2の上昇しきい値			80	85	90	%
UVP PG2のヒステリシス				5		%
イネーブルロジック						
ロジック入力Low			0.4			V
ロジック入力High					1.4	V
ロジック入力リーク電流	I_{MODE2}	5.5Vにプルアップ		5.5	8	μA

Notes:

- テスト条件： $V_{IN1} = 40V$ 、FB1にレギュレーション点 (0.6V) より高い電圧を印加、スイッチング、パワー MOSFETのゲート充電電流は含まれません。
- 電流センスアンプゲインのテストと電流センスアンプ出力のテストは両方とも $I_L = 0A$ で実施されます。
- 特に規定のない限り、MinまたはMaxあるいはその両方の制限値があるパラメータは、 $+25^\circ C$ で全数テストされます。温度制限値は特性評価によって確認され、量産時のテストは行われません。
- 最小オン時間は、ループ安定性を維持するために必要な時間です。
- 量産時にはテストされません。評価基板を使用して特性評価されます。ロードレギュレーションの図 (図 16 ~ 19) を参照してください。 $+105^\circ C$ の T_A は、最悪に近い動作点を意味します。

3. 代表的な性能曲線

3.1 効率曲線

入力電圧範囲の広い降圧レギュレータ、 $f_{SW} = 500kHz$ 、 $T_A = +25^\circ C$




図 6. 効率vs 負荷、PFM、 $V_{OUT1} = 5V$ 、 $L_1 = 22\mu H$ 、




図 7. 効率vs 負荷、PWM、 $V_{OUT1} = 5V$ 、 $L_1 = 22\mu H$ 、




図 8. 効率vs 負荷、PFM、 $V_{OUT1} = 3.3V$ 、 $L_1 = 22\mu H$




図 9. 効率vs 負荷、PWM、 $V_{OUT1} = 3.3V$ 、 $L_1 = 22\mu H$




図 10. V_{OUT} のレギュレーションvs 負荷、PFM、 $V_{OUT1} = 5V$




図 11. V_{OUT} のレギュレーションvs 負荷、PWM、 $V_{OUT1} = 5V$

入力電圧範囲の広い降圧レギュレータ、 $f_{SW} = 500kHz$ 、 $T_A = +25^\circ C$ (続き)




図 12. V_{OUT} のレギュレーション vs 負荷、PFM、 $V_{OUT1} = 3.3V$




図 13. V_{OUT} のレギュレーション vs 負荷、PWM、 $V_{OUT1} = 3.3V$

低入力電圧降圧レギュレータ、 $f_{SW} = 1MHz$ 、 $T_A = +25^\circ C$




図 14. 効率 vs 負荷、 $V_{IN2} = 5V$




図 15. 効率 vs 負荷、 $V_{IN2} = 3.3V$




図 16. V_{OUT} のレギュレーション vs 負荷、 $V_{OUT2} = 1.2V$




図 17. V_{OUT} のレギュレーション vs 負荷、 $V_{OUT2} = 1.8V$

低入力電圧降圧レギュレータ、 $f_{SW} = 1\text{MHz}$ 、 $T_A = +25^\circ\text{C}$ (続き)




図 18. V_{OUT} のレギュレーション vs 負荷、V_{OUT2} = 2.5V




図 19. V_{OUT} のレギュレーション vs 負荷、V_{OUT2} = 3.3V

3.2 測定結果

入力電圧範囲の広い降圧レギュレータの測定結果、 $f_{SW} = 500\text{kHz}$ 、 $V_{IN1} = 24\text{V}$ 、 $V_{OUT1} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 20. 無負荷での起動、 $V_{OUT1} = 3.3\text{V}$ 、PFM




図 21. 無負荷での起動、PWM




図 22. 無負荷でのシャットダウン、 $V_{OUT1} = 3.3\text{V}$ 、PFM




図 23. 無負荷でのシャットダウン、PWM




図 24. 1.1Aでの起動、PWM




図 25. 1.1Aでのシャットダウン、PWM

入力電圧範囲の広い降圧レギュレータの測定結果、 $f_{SW} = 500\text{kHz}$ 、 $V_{IN1} = 24\text{V}$ 、 $V_{OUT1} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$ (続き)




図 26. 無負荷での定常動作、PFM




図 27. 無負荷での定常動作、PWM




図 28. 20mAでの軽負荷動作、PFM




図 29. 20mAでの軽負荷動作、PWM




図 30. 1.1A負荷での定常動作




図 31. 負荷応答、PFM

入力電圧範囲の広い降圧レギュレータの測定結果、 $f_{SW} = 500\text{kHz}$ 、 $V_{IN1} = 24\text{V}$ 、 $V_{OUT1} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$ (続き)




図 32. 負荷応答、PWM




図 33. 過電流保護




図 34. 過電流保護 (ヒカップ)




図 35. 550kHz、1.1A 負荷での同期ピン波形




図 36. 負電流制限




図 37. 負電流制限からの復帰

低入力電圧降圧レギュレータの測定結果、特に規定のない限り、以下の条件。 $V_{IN2} = 5V$ 、 $V_{OUT2} = 1.2V$ 、 $C_{IN2} = C_{OUT2} = 2 \times 22\mu F$ 、 $T_J = +25^\circ C$ 、 $I_{LOAD} = 0A$




図 38. 無負荷でのイネーブルによる起動、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 39. 無負荷でのイネーブルによるシャットダウン、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 40. 1.5A 負荷でのイネーブルによる起動、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 41. 1.5A 負荷でのイネーブルによるシャットダウン、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 42. 無負荷での V_{IN2} による起動、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$

低入力電圧降圧レギュレータの測定結果、特に規定のない限り、以下の条件。 $V_{IN2} = 5V$ 、 $V_{OUT2} = 1.2V$ 、 $C_{IN2} = C_{OUT2} = 2 \times 22\mu F$ 、 $T_J = +25^\circ C$ 、 $I_{LOAD} = 0A$ (続き)




図 43. 1.5A 負荷での V_{IN2} による起動、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 44. 無負荷での V_{IN2} によるシャットダウン、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 45. 1.5A 負荷での V_{IN2} によるシャットダウン、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 46. 無負荷での定常状態、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 47. 負荷過渡応答、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 48. 出力短絡、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$

低入力電圧降圧レギュレータの測定結果、特に規定のない限り、以下の条件。 $V_{IN2} = 5V$ 、 $V_{OUT2} = 1.2V$ 、 $C_{IN2} = C_{OUT2} = 2 \times 22\mu F$ 、 $T_J = +25^\circ C$ 、 $I_{LOAD} = 0A$ (続き)




図 49. 過電流保護、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 50. 過電圧保護、 $V_{IN2} = 5V$ 、 $T_A = +25^\circ C$




図 51. 過熱保護、 $V_{IN2} = 5V$ 、 $T_A = +160^\circ C$

4. 詳細説明

RAA212422は、固定周波電流モードで入力電圧範囲の広い降圧レギュレータと低入力電圧降圧レギュレータで構成されます。

入力電圧範囲の広い降圧レギュレータは、電圧範囲が+3V～+40Vの非安定化DC電源（バッテリーなど）で動作できます。内蔵のリニアレギュレータは、入力電圧範囲の広い降圧レギュレータの内部回路にバイアスを供給します。ピーク電流モード制御により、帰還ループ補償が簡略化され、入力電圧による変動を抑えます。ユーザーが選択可能な内部帰還ループ補償により、設計をさらに簡略化できます。降圧レギュレータは電流検出回路を内蔵しており、ピーク電流制限しきい値は1.6A（代表値）に設定されています。

低入力電圧スイッチングレギュレータは1MHzのスイッチング周波数で動作するので、小型インダクタを使用できます。その結果、外形寸法が小さくなる上に、優れた効率も実現しています。レギュレータがシャットダウンしているときの電源電流は、代表値でわずか5 μ Aです。

4.1 パワーオンリセット/UVLO

入力電圧範囲の広い降圧レギュレータは、入力電源電圧を受け取ると初期化され、EN1ピンの状態を常にモニタします。EN1にそのロジック上昇時しきい値より低い電圧が印加されると、ICはシャットダウン状態を保持し、V_{IN1}電源からの消費電流は2 μ A（代表値）になります。EN1がそのロジック上昇時しきい値を超えると、レギュレータはバイアスリニアレギュレータをイネーブルして、VCC1ピンの電圧をモニタし始めます。VCC1ピンの電圧がPOR上昇時しきい値を超えると、コントローラはスイッチングレギュレータ回路を初期化します。VCC1がPOR上昇時しきい値を超えない場合、コントローラはスイッチングレギュレータが動作しないよう制御します。スイッチングレギュレータが動作しているときにVCC1がそのPOR下降時しきい値より低くなると、スイッチングレギュレータはシャットダウンし、VCC1が復帰するまでシャットダウンしたままになります。

低入力電圧降圧レギュレータの入力電圧が代表値である2.5Vより高くなると、レギュレータはオンできるようになります。入力電圧が低電圧ロックアウト（UVLO）しきい値より低くなると、レギュレータはディスエーブルされます。

4.2 ソフトスタート（入力電圧範囲の広い降圧レギュレータと低入力電圧降圧レギュレータ）

入力電圧範囲の広い降圧コンバータと低入力電圧降圧コンバータは、どちらも大きな突入電流を防止するソフトスタート機能を備えています。

降圧コンバータでは、起動時にV_{OUT1}（V_{OUT2}）が最終的な安定値まで緩やかに増加します。

入力電圧範囲の広い降圧レギュレータでは、ソフトスタート時間はSS1ピンの設定によって決まります。SS1をVCC1に引き上げると、ソフトスタートに対して2msの内部タイマが選択されます。他のソフトスタート時間にするには、SS1とGNDの間にコンデンサを接続します。この場合は、5.5 μ Aの電流がSS1の電圧を引き上げ、FB1ピンは600mVのリファレンスレベルに達するまでこのランプ電圧に追従します。入力電圧範囲の広い降圧レギュレータのソフトスタート時間は、次の式1によって表されます。

$$(式1) \quad \text{Time(ms)} = C(\text{nF}) \cdot 0.109$$

低入力電圧降圧レギュレータでは、VIN2ピンがその上昇時POR作動点（公称2.5V）を超えると、デバイスは動作を開始します。EN2ピンを外部からLowに保持すると、このピンが解放されるまでは何も起こりません。EN2が解放されて、電圧がロジックしきい値より高くなった場合、デフォルトの内部ソフトスタート時間は1msです。低入力電圧降圧レギュレータのソフトスタート時間の代表値は1msです。

4.3 パワーグッド

PG1は、FB1ピンを使用して入力電圧範囲の広い降圧レギュレータの出力電圧を常にモニタするウィンドコンパレータのオープンドレイン出力です。EN1がLowで降圧レギュレータがソフトスタート期間のとき、PG1はアクティブLowを保持します。FB1ピンが9ページの「電氣的仕様」に規定されている範囲内である場合、ソフトスタート期間の完了後、PG1はハイインピーダンスになります。FB1が規定の範囲から外れた場合は、FB1が範囲内に戻るまで、PG1はLowになります。また、過熱フォルトが発生した場合も、ソフトスタートを行うことでフォルト状態が解消されるまで、PG1はLowになります。PG1ピンの内部には5M Ω のプルアップ抵抗があります。

ウィンドコンパレータ出力（PG2）は、低入力電圧降圧レギュレータの出力電圧を常にモニタします。EN2がLowで降圧レギュレータがソフトスタート期間のとき、PG2はアクティブLowに保持されます。出力電圧が、VFB2によって設定されている公称レギュレーション電圧の範囲内である限り、ソフトスタート期間の1msの遅延後、PG2は高インピーダンスになります。VFB2が公称レギュレーション電圧より15%低くなるか15%高くなると、デバイスはPG2をLowにします。何らかのフォルト状態が発生すると、ソフトスタートを試行することでフォルト状態が解消されるまで、PG2はLowになります。PG2ピンの内部には5M Ω のプルアップ抵抗があります。PG2とVIN2の間に外付け抵抗を追加して、プルアップ強度を高めることができます。

4.4 PWM制御方式（入力電圧範囲の広い降圧レギュレータと低入力電圧降圧レギュレータ）

入力電圧範囲の広い降圧レギュレータと低入力電圧降圧レギュレータは、5ページの図5に示すように、どちらもピーク電流モードのパルス幅変調（PWM）制御を採用して、高速負荷応答とパルスバイパルス電流制限に対応します。電流ループは、電流検出回路、スロープ補正ランプ、PWMコンパレータ、オシレータ、およびラッチで構成されます。入力電圧範囲の広い降圧レギュレータの電流検出ゲインは500mV/A（代表値）であり、スロープ補正レートSe1の代表値は450mV/T（Tはスイッチングサイクル周期）です。低入力電圧降圧レギュレータの電流検出ゲインは300mV/A（代表値）であり、スロープ補正レートSe2の代表値は900mV/μsです。電流ループの制御基準はエラーアンプの出力（入力電圧範囲の広い降圧レギュレータの場合はV_{COMP1}であり、低入力電圧降圧レギュレータの場合はV_{COMP2}）から得られます。

クロックパルスがPWMラッチをセットして、上側のFETがオンすると、PWMサイクルが始まります。上側FETとインダクタの電流が増加し始めます。この電流が検出され、電圧（V_{CSA}）に変換されて、スロープ補正信号に加算されます。この複合信号がV_{COMP1}（V_{COMP2}）と比較され、この信号がV_{COMP1}（V_{COMP2}）に等しくなると、ラッチはリセットされます。ラッチがリセットされると、上側FETがオフして下側FETがオンするので、インダクタを流れる電流は減少します。クロックによって新たなPWMサイクルが始まるまで、下側FETはオンのままです。図52に、PWM動作中の代表的な動作波形を示します。点線は、電流検出信号とスロープ補正信号の和を示しています。




図 52. PWM動作の波形

エラーアンプがV_{COMP1}（V_{COMP2}）を変化させ、出力インダクタ電流を変化させるのに応じて、出力電圧は安定化されます。エラーアンプは相互コンダクタンスタイプであり、その出力（COMP1またはCOMP2）は直列RCネットワークによってGNDに終端されています。入力電圧範囲の広い降圧レギュレータでは、COMP1ピンをV_{CC1}に接続している場合、この終端は内部終端（150kΩ/54pF）です。低入力電圧降圧レギュレータでは、終端は200kΩと27pFの直列RCネットワークです。さらに、COMP1 = V_{CC1}の場合の相互コンダクタンスは50μA/Vであるのに対して、RCを外付けした場合は230μA/Vです。非反転入力には600mVのリファレンス電圧に内部接続されており、反転入力にはFB1ピンから分割器ネットワークを使用して出力電圧に接続されています。低入力電圧降圧レギュレータの最大エラーアンプ電圧（COMP2）は1.6Vにクランプされます。

4.5 軽負荷動作

軽負荷では、パルス周波数変調（PFM）を有効にすることでコンバータの効率を向上させることができます。SYNC1ピンをGNDに接続すると、コントローラは負荷電流が低い場合自動的にPFM動作になります。23ページの図53にDCM動作を示します。ゼロを横切るインダクタ電流が連続して8サイクル検出されると、ICはDCM動作モードに入ります。これは、ピークツーピークインダクタリップル電流の1/2に等しく、式2で設定される負荷電流に対応します。

$$(式2) \quad I_{OUT} = \frac{V_{OUT}(1-D)}{2Lf_{SW}}$$

この式では、D = デューティサイクル、f_{sw} = スwitchング周波数、L = インダクタ値、I_{OUT} = 出力負荷電流、V_{OUT} = 出力電圧です。

PFMモードで動作している間、レギュレータは単純なコンパレータとパルス状のFET電流で出力電圧を制御します。コンパレータは、FBが600mVのリファレンス電圧等しくなるポイントを通知します。このとき、レギュレータは電流パルスの供給を開始し、FBが600mVのリファレンス電圧を1%上回るまで電流パルスを供給し続けます。電流パルスは約400mAで、コンバータのプログラムされたPWM動作周波数に等しい周波数で送出されます。

PFMモードのパルス電流の特性により、コンバータは、制限された電流を負荷に供給できます。負荷が制限を超えると、V_{OUT}が下がり始めます。2番目のコンパレータは、600mVリファレンス電圧より2%低いFB電圧を通知し、コンバータを強制的にPWM動作に戻します。




図 53. DCMモード動作の波形

4.6 出力電圧の選択

レギュレータの出力電圧は、内部リファレンス電圧を基準にして V_{OUT1} を設定する外付け抵抗分割器を使用して簡単にプログラムできます。抵抗分割後の出力電圧はエラーアンプの反転入力に加えられます。詳細については、[図 54](#)を参照してください。

出力電圧プログラミング抵抗 R_2 は、帰還抵抗 R_1 として選択した値とともに、レギュレータの出力電圧 V_{OUT1} を設定します。[式 3](#) に、 V_{OUT1} と抵抗値の関係を示します。

$$(式3) \quad R_2 = \frac{R_1 \cdot 0.6V}{V_{OUT1} - 0.6V}$$

出力電圧が 0.6V である場合、 R_2 は未実装とし、 R_1 は 0Ω です。




図 54. 外付け抵抗分割器

同様に、低入力電圧降圧レギュレータの出力電圧は、外付け抵抗分割器によって設定できます。[式 4](#) を使用して抵抗 R_3 と R_4 の値を計算します。

$$(式4) \quad R_4 = \frac{R_3 \cdot 0.6V}{V_{OUT2} - 0.6V}$$

目標の出力電圧が 0.6V である場合、 R_4 は未実装のままにして、 R_3 は短絡します。VIN2 から LX2 へはリーク電流が流れます。ルネサスでは、出力に 10μA 以上の負荷を事前にかけることを推奨します。さらなる性能向上のため、 R_1 と並列にフィードフォワードコンデンサを追加します。アプリケーションで使用する前にループ解析を確認してください。

4.7 保護機能

RAA212422 は、過電流、負の過電流、過熱、およびブート低電圧から保護されます。保護回路は自動的に動作します。

4.7.1 過電流保護

入力電圧範囲の広い降圧レギュレータの PWM オン時間の間、上側 FET を流れる電流がモニタされ、公称 1.6A のピーク過電流制限値と比較されます。電流が制限値に達すると、上側 FET は次のスイッチングサイクルまでオフになります。このようにして、FET のピーク電流は常に制限されています。

過電流状態が代表値で連続 17 クロックサイクルにわたって解消されない場合、レギュレータはヒカップシーケンスを開始します。この場合は、上下両側の FET がオフして、PG1 は Low に引き下げられます。この状態は、レギュレータが通常のソフトスタートを試行後、ソフトスタート 8 周期にわたって維持されます。

出力フォルトが解消されない場合、レギュレータはヒカップシーケンスを無期限に繰り返します。ソフトスタート時に出力が短絡した場合でも、出力フォルトは危険ではありません。

V_{OUT1} が非常に急速に短絡した場合は、過電流が代表値で17サイクル検出される前に、FB1はその目標値の5/8より低い電圧に低下することがあります。RAA212422はこの状態を認識して、そのスイッチング周波数の低減を開始し、FB1ピンの電圧に比例させます。これにより、(V_{OUT1} が0Vに近い場合でも)電流が暴走することはありません。

低入力電圧降圧レギュレータは、5ページの図5に示すように、OCPコンパレータを使用してCSA出力をモニターすることにより、過電流から保護されます。電流検出回路には、P-FETからCSA出力に流れ込む電流に対して300mV/Aのゲインがあります。CSA出力がしきい値に達すると、OCPコンパレータが作動してP-FETを直ちにオフします。過電流機能は、上側MOSFETを流れる電流をモニターすることにより、スイッチングコンバータを短絡出力から保護するものです。

上側MOSFETは、過電流状態を検出するとすぐにオフして、次のスイッチングサイクルまでオンしません。過電流状態が解消されると、出力はレギュレーション点に復帰します。

4.7.2 短絡保護（低入力電圧降圧レギュレータ）

低入力電圧降圧レギュレータの短絡保護（SCP）コンパレータは、VFB2ピンの電圧をモニターして、出力短絡フォルトの有無を調べます。VFB2の電圧が0.3Vより低くなると、SCPコンパレータにより、PWMオシレータの周波数が通常動作時より低くなります。このコンパレータが有効なのは、起動時または出力短絡時です。

4.7.3 負電流制限

入力電圧範囲の広い降圧レギュレータでは、外部電源から V_{OUT1} に流れ込む電流をドライブしている場合、コントローラはそのインダクタ電流を反転して、外部から供給された電流を吸収することにより、 V_{OUT1} を安定化しようとします。外部電源が低インピーダンスである場合、許容できないレベルまで電流が反転することがあり、コントローラはその負電流制限保護回路を起動します。通常の過電流と同様に、負電流保護は下側FETを流れる電流をモニターすることにより有効になります。インダクタ電流の谷底点が負電流制限値に達すると、下側FETはオフし、インダクタ電流が正電流制限値に達するか、内部クロック信号が送出されるまで、上側FETは強制的にオンします。この時点で、下側FETは動作できるようになります。次のサイクルで電流が再び負の制限値まで達すると、上側FETはオンすることを強制され、電流は正電流制限値の1/6になることを余儀なくされます。この時点で、コントローラは上下両側のFETをオフして、COMP1が通常動作への復帰を示すのを待ちます。この間、コントローラはLX1とPGNDの間に100Ωの負荷をかけ、出力を放電しようとします。負電流制限はパルスバイパルスの動作であり、復帰は自動的に行われます。

低入力電圧降圧レギュレータでは、5ページの図5に示すように、過電流の場合と同様、下側N-FETに流れる電流をモニターすることによって負電流保護が有効になります。インダクタ電流の谷底点が2サイクル連続で-1.5Aに達すると、P-FETとN-FETの両方がオフします。100ΩとN-FETの並列回路が出力を放電してレギュレーション状態に戻すよう機能します。出力がレギュレーションの範囲内に入ると、制御が切り替わり始めます。

4.7.4 過熱保護

過熱保護回路は、RAA212422の入力電圧範囲の広い降圧レギュレータと低入力電圧降圧レギュレータの両方の最大接合部温度を制限します。入力電圧範囲の広い降圧コンバータの接合部温度 (T_j) が+150℃を超えると、上下両側のFETはオフになり、コントローラは温度が約25℃低下するのを待ちます。この間、PG1はLowに引き下げられます。温度が許容範囲内である場合、コントローラは通常のソフトスタートシーケンスを開始します。連続動作の場合は、+125℃の接合部温度定格を超えないようにしてください。

低入力電圧降圧レギュレータでは、内部温度が+150℃に達すると、レギュレータは完全にシャットダウンします。温度が25℃低下すると、デバイスはソフトスタートを経て動作を再開します。

4.7.5 ブート低電圧保護（入力電圧範囲の広い降圧レギュレータ）

ドロップアウト (V_{IN1} が V_{OUT1} に近い状態) 近辺でのPWM動作時に、レギュレータは、複数のクロックサイクルにわたって上側FETをオンに保持する場合があります。ブートコンデンサが放電するのを防止するため、下側FETは10クロックサイクルごとに約200nsにわたって強制的にオンになります。

ブートコンデンサの電圧が1.8Vを下回ると、ブート低電圧保護回路が下側FETをオンにし、400nsの間、コンデンサを再充電します。この動作は、PFM無負荷状態など、スイッチングが長期間ない場合に実行されることもあります。

4.8 放電モード/ソフトストップ（低入力電圧降圧レギュレータ）

シャットダウンモードに切り替わるか、 V_{IN} のUVLOを設定すると、出力は100Ωの内部スイッチを介してGNDに放電されます。

4.9 100% デューティサイクル（低入力電圧降圧レギュレータ）

RAA212422 は、100% デューティサイクルの動作により、バッテリーの寿命を最大限に延ばす特長を備えています。バッテリーの電圧が低下して、デバイスが出力でレギュレーションを維持できなくなるレベルになると、レギュレータはP-FETを完全に導通させます。100%デューティサイクルの動作条件での最大ドロップアウト電圧は、負荷電流とP-FETのオン抵抗の積になります。

4.10 電力ディレーティング特性

降圧レギュレータが最大接合部温度を超えないようにするには、何らかの熱解析が必要です。温度上昇は、次の式 5 により与えられます。

$$(式5) \quad T_{RISE} = (PD)(\theta_{JA})$$

ここで、PDはレギュレータが損失した電力であり、 θ_{JA} はダイの接合部から周囲温度までの熱抵抗です。接合部温度 T_J は、次の式 6 により与えられます。

$$(式6) \quad T_J = (T_A + T_{RISE})$$

ここで、 T_A は周囲温度です。

熱設計を検討するときは、実際の接合部温度が絶対最大接合部温度の+125°Cを超えないようにします。

5. アプリケーションのガイドライン

5.1 設計の簡略化

RAA212422の入力電圧範囲の広い降圧コンバータは、ほとんどのパラメータについてユーザー設定オプションを備えています。部品点数が最少で最も容易な実装回路で必要なのは、SS1、COMP1、およびFS1の内部設定を選択することです。

低入力電圧降圧コンバータは、内部補償と外部補償の両方のオプションを備えています。4ページの表1と2に、入力電圧範囲の広い降圧レギュレータと低入力電圧降圧レギュレータのさまざまな出力電圧に対応する部品定数を示します。これにより、設計者は最小限の工数で部品定数を設定できます。小型のソリューションサイズと低背型の設計を達成するには、X5RまたはX7Rのセラミックコンデンサを推奨します。

5.2 動作周波数（入力電圧範囲の広い降圧レギュレータ）

RAA212422の入力電圧範囲の広い降圧コンバータは、FS1ピンをVCC1に接続すると、デフォルトのスイッチング周波数である500kHzで動作します。300kHz～2MHzのスイッチング周波数をプログラムするには、[式7](#)に示すように、抵抗をFS1ピンとGNDの間に接続します。

$$(式7) \quad R_{FS1}[k\Omega] = 108.75k\Omega \cdot (t - 0.2\mu s) / (1\mu s)$$

ここで、

tはスイッチング周期（単位：μs）です。

[図55](#)に、目的のスイッチング周波数と対応するR_{FS1}を示します。




図 55. R_{FS1}の選択 vs f_{SW}

5.3 最小オン/オフ時間の制限

最小オン時間 (t_{MIN_ON}) はHS FETをオンにできる最短時間、最小オフ時間 (t_{MIN_OFF}) はHS FETをオフにできる最短時間です。一般的なt_{MIN_ON}は90ns、t_{MIN_OFF}は150nsです。指定したt_{MIN_ON}とt_{MIN_OFF}に対し、スイッチング周波数が高くなると、許容デューティサイクルの範囲が狭くなり、許容される入力電圧範囲が狭くなります。

指定した出力電圧 (V_{OUT}) およびスイッチング周波数 (f_{SW}) に対し、最大許容電圧は [式8](#) によって提供されます。

$$(式8) \quad V_{IN(max)} = \frac{V_{OUT}}{f_{SW} \times t_{MIN_ON}}$$

最小許容電圧は [式9](#) によって提供されます。

$$(式9) \quad V_{IN(min)} = \frac{V_{OUT}}{1 - f_{SW} \times t_{MIN_OFF}}$$

表3は、最大入力電圧（40V）まで動作する各種出力電圧の推奨スイッチング周波数を示します。

表 3. 各種出力電圧の推奨スイッチング周波数

$V_{IN(max)}$ (V)	V_{OUT} (V)	f_{sw} (kHz)
40	5	500
40	3.3	500
40	2.5	500
40	1.8	300

5.4 外部同期制御（入力電圧範囲の広い降圧レギュレータ）

入力電圧範囲の広い降圧コンバータの動作周波数は、SYNC1ピンに外部信号を入力することにより、最大2MHzで外部同期できます。SYNC1の立ち上がりエッジは、LX1の立ち上がりエッジのトリガになります。正常に同期させるには、外部信号源の周波数をICの設定自走周波数より10%以上高くする必要があります。

5.5 出力インダクタの選択

インダクタの値により、コンバータのリップル電流が決まります。リップル電流 ΔI を選択するための妥当な出発点は、全負荷電流の30%です。インダクタの値は次の式10を使用して計算できます。

$$(式10) \quad L = \frac{V_{IN} - V_{OUT}}{f_{sw} \times \Delta I} \cdot \frac{V_{OUT}}{V_{IN}}$$

一例として、 $V_{IN1} = 24V$ 、 $V_{OUT1} = 5V$ 、 $f_{sw} = 500kHz$ 、 $I_{OUT1} = 1.1A$ 、および $\Delta I/I_{OUT1} = 30\%$ を使用すると、インダクタンスは次のように計算されます。

$$(式11) \quad L_1 = \frac{24V - 5V}{500kHz \times 0.3 \times 1.1A} \cdot \frac{5V}{24V} = 24\mu H$$

標準インダクタンス値である22 μH を選択します。

インダクタンス値を増やすと、リップル電流が減少するので、リップル電圧も減少します。ただし、インダクタンス値が大きくなると、負荷過渡状態に対するコンバータの応答時間が短くなります。インダクタ電流定格は、過電流条件で飽和しない値にしてください。RAA212422の代表的なアプリケーションの場合、インダクタの値は、入力電圧範囲の広い降圧レギュレータでは通常10 μH ～47 μH の範囲内になり、低入力電圧降圧レギュレータでは1 μH ～2.2 μH の範囲内になります。通常、 V_{OUT} が高いほど、必要なインダクタンスも大きくなります。

5.6 入力コンデンサの選択

入力コンデンサの主な機能は、寄生インダクタンスのデカップリングを行うことと、フィルタリング機能によってスイッチング電流がバッテリーレールに逆流しないようにすることです。入力コンデンサを選択するための妥当な出発点は、X5RまたはX7Rのセラミックコンデンサを使用することであり、その値は、入力電圧範囲の広い降圧レギュレータでは10 μF を2つ以上、低入力電圧降圧レギュレータでは22 μF を2つ以上です。

5.7 出力コンデンサの選択

出力コンデンサが必要なのは、インダクタ電流をフィルタで除去するためです。出力容量の選択を検討する場合は、出力リップル電圧と過渡応答が2つの重要な要因です。電流モードの制御ループでは、低ESRのセラミックコンデンサを使用して、プリント基板上のソリューションサイズを小型化できます。また、電解コンデンサやポリマーコンデンサも使用できます。

セラミックコンデンサは性能と信頼性が総合的に優れていますが、回路内の実際の容量を考慮する必要があります。セラミックコンデンサは、大振幅のピークツーピーク電圧を使用し、DCバイアスなしの条件で評価されます。DC/DCコンバータのアプリケーションでは、こうした条件は現実を反映しません。その結果、実際の容量は公表値よりかなり小さくなる場合があります。メーカーのデータシートを参照して、アプリケーションでの実際の容量を調べてください。この影響を容易に吸収できるように、大半のメーカーは容量対DCバイアスの特性を公開しています。AC電圧の影響が公開されることはあまり多くありません。こうした検討の結果、実効容量を公称値よりかなり小さくすることが要求されるので、この値を設計上の全ての計算で使用することが必要です。ただし、セラミックコンデンサは信頼性が高くESRが極めて低いので、多くのアプリケーションで非常に適しています。

式12を使用して、リップル電圧のレベルを満たすために必要な容量を計算します。容量を追加してもかまいません。

$$(式12) \quad V_{OUTTripple} = \left(\frac{\Delta I}{8 \cdot f_{sw} \cdot C_{OUT}} + \Delta I \cdot ESR + \frac{ESL \cdot V_{IN}}{L} \right)$$

ここで、

- ΔI はインダクタのピークツーピークリップル電流
- f_{SW} はスイッチング周波数
- C_{OUT} は出力コンデンサ
- ESR は出力コンデンサの等価直列抵抗
- ESL は出力コンデンサの等価直列インダクタンス
- L は出力フィルタのインダクタンス

5.8 ループ補償の設計

COMP1 を VCC1 に接続しない場合、COMP1 ピンは外部ループ補償に対して有効です。RAA212422 の降圧コンバータは、固定周波数ピーク電流モード制御アーキテクチャを使用して、高速のループ過渡応答を実現します。ピーク電流制御信号と過電流保護のため、高精度の電流検出デバイスと上側 MOSFET を並列接続しています。ピーク電流が一定のため、インダクタは状態変数と見なされません。また、システムは 1 次システムになります。タイプ II 補償回路を設計してループを安定化させる方が、電圧モード制御を実装するよりはるかに簡単です。ピーク電流モード制御には、優れたラインレギュレーションを実現する固有の入力電圧フィードフォワード機能があります。図 56 に、同期整流式降圧レギュレータの小信号モデルを示します。




図 56. 同期整流式降圧レギュレータの小信号モデル




図 57. タイプ II 補償回路

図 57 にタイプ II 補償回路を示します。また、その伝達関数は式 13 に示すように表現されます。

$$(式 13) \quad A_v(S) = \frac{\hat{V}_{COMP}}{\hat{V}_{FB}} = \frac{GM \cdot R_2}{(C_6 + C_7) \cdot (R_1 + R_2)} \frac{\left(1 + \frac{S}{\omega_{cz1}}\right) \left(1 + \frac{S}{\omega_{cz2}}\right)}{S \left(1 + \frac{S}{\omega_{cp1}}\right) \left(1 + \frac{S}{\omega_{cp2}}\right)}$$

ここで

$$\omega_{cz1} = \frac{1}{R_6 C_6}, \quad \omega_{cz2} = \frac{1}{R_1 C_4}, \quad \omega_{cp1} = \frac{C_6 + C_7}{R_6 C_6 C_7}, \quad \omega_{cp2} = \frac{R_1 + R_2}{C_4 R_1 R_2}$$

補償回路の設計目標：

- 高いDCゲイン
- 100kHz未満になるようにループ帯域幅 f_c を選択
- ゲインマージン： $>10\text{dB}$
- 位相マージン： $>40^\circ$

補償回路の設計手順は次のとおりです。

クロスオーバー周波数 f_c でのループゲインはユニティゲインです。したがって、補償回路の抵抗 R_6 は、[式 14](#)によって求められます。

$$(式 14) \quad R_6 = \frac{2\pi f_c V_o C_o R_{cs} k}{GM \cdot V_{FB}} = k_1 \cdot f_c V_o C_o$$

ここで、

- GM は各位相での電圧エラーアンプの相互コンダクタンス g_m
- R_{cs} は電流検出トランスレジスタンス
- k はクロスオーバー周波数の差を補償するための定数。理由はフィードフォワードゼロが f_c の近くに配置されるため。
- k_1 は降圧コンバータの内部パラメータに依存する定数。入力電圧範囲の広い降圧レギュレータでは、 k_1 は 16.1×10^3 。低入力電圧降圧レギュレータでは、 k_1 は 13.9×10^3 。

補償回路のゼロは、最大負荷時のパワー段ポールの近くに配置します。一例として、補償回路のゼロは、最大負荷時のパワー段ポールの2倍の周波数に設定されます。したがって、補償回路のコンデンサ C_6 は[式 15](#)で与えられます。

$$(式 15) \quad C_6 = \frac{R_o C_o}{2R_6} = \frac{V_o C_o}{2I_o R_6}$$

補償回路によってDCに存在する固有の積分器ポールが、高いDCゲインを実現するのに役立ちます。[式 16](#)で、ESRゼロの周波数またはスイッチング周波数の半分の値のいずれか低い方に、もう1つの補償回路ポールを設定します。オプションのゼロにより、位相マージンを増やすことができます。 ω_{CZ2} は、 R_1 と C_4 に起因するゼロです。

$$(式 16) \quad C_7 = \max\left(\frac{R_c C_o}{R_6}, \frac{1}{\pi f_{SW} R_6}\right)$$

フィードフォワードゼロを f_{zff} に置いて、クロスオーバー周波数での位相を増やします。必要な位相増大量に応じて、 f_{zff} を f_c に近い値になるよう選択できます。

$$(式 17) \quad C_4 = \frac{1}{2\pi f_{zff} R_1}$$

例1： $V_{IN1} = 24\text{V}$ 、 $V_{O1} = 5\text{V}$ 、 $I_{O1} = 1.1\text{A}$ 、 $f_{SW} = 500\text{kHz}$ 、 $R_1 = 90.9\text{k}\Omega$ 、 $C_{o1} = 32.1\mu\text{F}/5\text{m}\Omega$ 、 $L_1 = 22\mu\text{H}$ 、 $f_c = 50\text{kHz}$ 、したがって補償回路の抵抗 R_6 は次のようになります。

$$(式 18) \quad R_6 = 16.1 \times 10^3 \cdot 50\text{kHz} \cdot 5\text{V} \cdot 32.1\mu\text{F} = 129.3\text{k}\Omega$$

R_6 に最も近い標準値として $130\text{k}\Omega$ を使用します。

$$(式 19) \quad C_6 = \frac{5\text{V} \cdot 32.1\mu\text{F}}{1.1\text{A} \cdot 130\text{k}\Omega \cdot 2} = 0.510\text{nF}$$

$$(式 20) \quad C_7 = \max\left(\frac{5\text{m}\Omega \cdot 32.1\mu\text{F}}{130\text{k}\Omega}, \frac{1}{\pi \cdot 500\text{kHz} \cdot 130\text{k}\Omega}\right) = (1.2\text{pF}, 4.9\text{pF})$$

V_{COMP1} とGNDの間には約 3pF の寄生容量があるので、 $C_6 = 470\text{pF}$ および $C_7 = \text{Open}$ を使用します。 f_{zff} は、 $1.5 \times f_c$ になるように選択します。

$$(式 21) \quad C_4 = \frac{1}{2\pi \cdot 50\text{kHz} \cdot 1.5 \cdot 90.9\text{k}\Omega} = 23.3\text{pF}$$

$C_4 = 22\text{pF}$ を使用します。[30ページの図 58](#)に、電圧ループゲインのシミュレーション結果を示します。ループ帯域幅は 44kHz で、位相マージンは 84° であり、ゲインマージンは 21dB です。上記の例では、 $22\mu\text{F} + 47\mu\text{F}$ で1206ケースサイズのセラミックコンデンサを使用しています。電圧ディレーティング後の実効出力容量は $32.1\mu\text{F}$ です。実際には、セラミックコンデンサには、種類によって電圧と温度の大幅なディレーティングが存在します。詳細については、セラミックコンデンサのデータシートを参照してください。

前の説明は補償ネットワークを設計する方法の1つであり、一般的なガイドラインとして使用できます。ただし、補償部品を選択する唯一の方法ではありません。最適な補償部品は要件に応じて変化します。




図 58. ループゲインのシミュレーション結果

例2 : $V_{IN2} = 5V$ 、 $V_{O2} = 1.2V$ 、 $I_{O2} = 1.5A$ 、 $f_{SW} = 1MHz$ 、 $R_1 = R_2 = 100k\Omega$ 、 $C_{o1} = 44.6\mu F/5m\Omega$ 、 $L_1 = 2.2\mu H$ 、 $f_c = 80kHz$ 、したがって補償回路の抵抗 R_6 は次のようになります。

$$(式 22) \quad R_6 = 13.9 \times 10^3 \cdot 80kHz \cdot 1.2V \cdot 44.6\mu F = 59.5k\Omega$$

R_6 に最も近い標準値として $60k\Omega$ を使用します。

$$(式 23) \quad C_6 = \frac{1.2V \cdot 44.6\mu F}{1.5A \cdot 60k\Omega \times 2} = 297pF$$

$$(式 24) \quad C_7 = \max\left(\frac{5m\Omega \cdot 44.6\mu F}{60k\Omega}, \frac{1}{\pi \cdot 1MHz \cdot 60k\Omega}\right) = (3.7pF, 5.3pF)$$

V_{COMP1} とGNDの間には約 $3pF$ の寄生容量がありますので、 $C_6 = 270pF$ および $C_7 = OPEN$ を使用します。 f_{zff} は、 f_c になるように選択します。

$$(式 25) \quad C_4 = \frac{1}{2\pi \cdot 80kHz \cdot 100k\Omega} = 20pF$$

$C_4 = 22pF$ を使用します。図 59 に、電圧ループゲインのシミュレーション結果を示します。ループ帯域幅は $81kHz$ で、位相マージンは 62° であり、ゲインマージンは $22dB$ です。




図 59. ループゲインのシミュレーション結果

6. レイアウトに関する提言

パワーコンバータのレイアウトを適切に行うと、EMI とノイズが最小限に抑えられ、設計が最初からうまくいくようになります。以下のレイアウトガイドラインを、設計の最適化に役立ててください。

- (1) 入力セラミックコンデンサを、IC の VIN ピンとパワーグラウンドにできるだけ近づけて配置します。このループ（入力セラミックコンデンサ、IC の VIN ピン、およびパワーグラウンド）をできるだけ小さく抑えて、パターンの寄生インダクタンスを低減することで電圧スパイクを低減します。
- (2) 入力アルミバルクコンデンサは入力セラミックコンデンサの近くに配置します。
- (3) フェーズノードの銅箔面積を小さく抑えます。ただし、負荷電流に対処するのに十分な広さを確保します。
- (4) 出力コンデンサはパワー段部品の近くに配置します。
- (5) ビアは IC の底面パッドに配置します。底面パッドはグラウンドの銅プレーンに配置し、複数の層で面積をできるだけ広くとり、熱放散や熱除去の性能を向上させます。
- (6) 最も重要な接続の1つは、GND ピンをパッケージの GND パッドに接続することです。ビアを使用して GND パッドをシステムの GND プレーンに直接接続します。この接続により、全ての帰還電流に対する低インピーダンスの経路と、熱を放散するための優れた熱経路が確保されます。
- (7) 1 μ F のセラミックデカップリングコンデンサを VCC1 ピン（IC に最も近い場所）に配置します。このコンデンサのグラウンドパッドの近くにビアを設けます。
- (8) ブートストラップコンデンサは IC の近くに配置します。
- (9) 帰還抵抗分割器を FB1 ピンの近くに配置し、LX1 および BOOT1 の近くには帰還部品の配線をしないでください。SS1、COMP1、または FS1 に外付け部品を使用する場合も同じ助言が当てはまります。
- (10) 同様に、低入力電圧降圧レギュレータでは、帰還抵抗分割器を FB2 ピンの近くに配置し、LX2 の近くには帰還部品の配線をしないでください。COMP2 に外付け部品を使用する場合も同じ助言が当てはまります。
- (11) 熱抵抗の低いビアを使用して EPAD をグラウンドプレーンに接続します。
- (12) GND1、GND2、および EPAD はグラウンドプレーンに接続します。




7. 改訂履歴

改訂	日付	説明
1.00	2019年7月8日	見出しを更新。 1ページの説明を更新。 「機能」のセクションを更新。 図1、2、5を更新。 図12、13、20、22の見出しを更新。 SYNC1ピンの説明を更新。 「PFMピーク電流制限の仕様」(10ページ)を追加。 「代表的な性能曲線」を更新。 「軽負荷動作」(22ページ)を追加。 「起動時不足電圧保護(降圧)」のセクションを更新。 「最小オン/オフ時間の制限」のセクションを追加。
0.00	2018年11月9日	初版。


8. パッケージ外形図

最新のパッケージ外形図については、[L22.3x6](#) を参照してください。

L22.3x6
 22ピン薄型デュアルフラットノーリードプラスチックパッケージ (TDFN)
 Rev 0, 3/18



Typical Recommended Land Pattern



Notes:

1. Dimensions are in millimeters.
 Dimensions in () for reference only.
2. Dimensioning and tolerancing conform to AMSEY14.5m-1994.
3. Unless otherwise specified, tolerance : Decimal ±0.05
4. Dimension applies to the metallized terminal and is measured between 0.20mm and 0.30mm from the terminal tip.
5. Tiebar shown (if present) is a non-functional feature.
6. The configuration of the pin #1 identifier is optional, but must be located within the zone indicated. The pin #1 identifier may be either a mold or mark feature.

Notice

1. Descriptions of circuits, software and other related information in this document are provided only to illustrate the operation of semiconductor products and application examples. You are fully responsible for the incorporation or any other use of the circuits, software, and information in the design of your product or system. Renesas Electronics disclaims any and all liability for any losses and damages incurred by you or third parties arising from the use of these circuits, software, or information.
2. Renesas Electronics hereby expressly disclaims any warranties against and liability for infringement or any other claims involving patents, copyrights, or other intellectual property rights of third parties, by or arising from the use of Renesas Electronics products or technical information described in this document, including but not limited to, the product data, drawings, charts, programs, algorithms, and application examples.
3. No license, express, implied or otherwise, is granted hereby under any patents, copyrights or other intellectual property rights of Renesas Electronics or others.
4. You shall not alter, modify, copy, or reverse engineer any Renesas Electronics product, whether in whole or in part. Renesas Electronics disclaims any and all liability for any losses or damages incurred by you or third parties arising from such alteration, modification, copying or reverse engineering.
5. Renesas Electronics products are classified according to the following two quality grades: "Standard" and "High Quality". The intended applications for each Renesas Electronics product depends on the product's quality grade, as indicated below.
 - "Standard": Computers; office equipment; communications equipment; test and measurement equipment; audio and visual equipment; home electronic appliances; machine tools; personal electronic equipment; industrial robots; etc.
 - "High Quality": Transportation equipment (automobiles, trains, ships, etc.); traffic control (traffic lights); large-scale communication equipment; key financial terminal systems; safety control equipment; etc.Unless expressly designated as a high reliability product or a product for harsh environments in a Renesas Electronics data sheet or other Renesas Electronics document, Renesas Electronics products are not intended or authorized for use in products or systems that may pose a direct threat to human life or bodily injury (artificial life support devices or systems; surgical implantations; etc.), or may cause serious property damage (space system; undersea repeaters; nuclear power control systems; aircraft control systems; key plant systems; military equipment; etc.). Renesas Electronics disclaims any and all liability for any damages or losses incurred by you or any third parties arising from the use of any Renesas Electronics product that is inconsistent with any Renesas Electronics data sheet, user's manual or other Renesas Electronics document.
6. When using Renesas Electronics products, refer to the latest product information (data sheets, user's manuals, application notes, "General Notes for Handling and Using Semiconductor Devices" in the reliability handbook, etc.), and ensure that usage conditions are within the ranges specified by Renesas Electronics with respect to maximum ratings, operating power supply voltage range, heat dissipation characteristics, installation, etc. Renesas Electronics disclaims any and all liability for any malfunctions, failure or accident arising out of the use of Renesas Electronics products outside of such specified ranges.
7. Although Renesas Electronics endeavors to improve the quality and reliability of Renesas Electronics products, semiconductor products have specific characteristics, such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Unless designated as a high reliability product or a product for harsh environments in a Renesas Electronics data sheet or other Renesas Electronics document, Renesas Electronics products are not subject to radiation resistance design. You are responsible for implementing safety measures to guard against the possibility of bodily injury, injury or damage caused by fire, and/or danger to the public in the event of a failure or malfunction of Renesas Electronics products, such as safety design for hardware and software, including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other appropriate measures. Because the evaluation of microcomputer software alone is very difficult and impractical, you are responsible for evaluating the safety of the final products or systems manufactured by you.
8. Please contact a Renesas Electronics sales office for details as to environmental matters such as the environmental compatibility of each Renesas Electronics product. You are responsible for carefully and sufficiently investigating applicable laws and regulations that regulate the inclusion or use of controlled substances, including without limitation, the EU RoHS Directive, and using Renesas Electronics products in compliance with all these applicable laws and regulations. Renesas Electronics disclaims any and all liability for damages or losses occurring as a result of your noncompliance with applicable laws and regulations.
9. Renesas Electronics products and technologies shall not be used for or incorporated into any products or systems whose manufacture, use, or sale is prohibited under any applicable domestic or foreign laws or regulations. You shall comply with any applicable export control laws and regulations promulgated and administered by the governments of any countries asserting jurisdiction over the parties or transactions.
10. It is the responsibility of the buyer or distributor of Renesas Electronics products, or any other party who distributes, disposes of, or otherwise sells or transfers the product to a third party, to notify such third party in advance of the contents and conditions set forth in this document.
11. This document shall not be reprinted, reproduced or duplicated in any form, in whole or in part, without prior written consent of Renesas Electronics.
12. Please contact a Renesas Electronics sales office if you have any questions regarding the information contained in this document or Renesas Electronics products.

(Note1) "Renesas Electronics" as used in this document means Renesas Electronics Corporation and also includes its directly or indirectly controlled subsidiaries.

(Note2) "Renesas Electronics product(s)" means any product developed or manufactured by or for Renesas Electronics.

(Rev.4.0-1 November 2017)

Corporate Headquarters

TOYOSU FORESIA, 3-2-24 Toyosu,
Koto-ku, Tokyo 135-0061, Japan
www.renesas.com

Contact Information

For further information on a product, technology, the most up-to-date version of a document, or your nearest sales office, please visit:
www.renesas.com/contact/

Trademarks

Renesas and the Renesas logo are trademarks of Renesas Electronics Corporation. All trademarks and registered trademarks are the property of their respective owners.