

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事事務の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

改訂一覧は表紙をクリックして直接ご覧になれます。

改訂一覧は改訂箇所をまとめたものであり、
詳細については必ず本文の内容をご確認ください。

H8SX ファミリ

ソフトウェアマニュアル

ルネサス32ビットCISC マイクロコンピュータ

H8SX ファミリ

本資料ご利用に際しての留意事項

1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍用用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ (<http://www.renesas.com>) などを通じて公開される情報に常にご注意ください。
5. 本資料に記載した情報は、正確を期すため慎重に制作したのですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に対する責任を負いません。
7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません（弊社が自動車用と指定する製品を自動車に使用する場合を除きます）。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等については弊社はその責任を負いかねますのでご了承願います。
8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
 - 1) 生命維持装置。
 - 2) 人体に埋め込み使用するもの。
 - 3) 治療行為（患部切り出し、薬剤投与等）を行うもの。
 - 4) その他、直接人命に影響を与えるもの。
9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
10. 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計（含むハードウェアおよびソフトウェア）およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
11. 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
12. 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
13. 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

製品に関する一般的注意事項

1. NC 端子の処理

【注意】NC端子には、何も接続しないようにしてください。

NC(Non-Connection)端子は、内部回路に接続しない場合の他、テスト用端子やノイズ軽減などの目的で使用します。このため、NC端子には、何も接続しないようにしてください。

接続された場合については保証できません。

2. 未使用入力端子の処理

【注意】未使用の入力端子は、ハイまたはローレベルに固定してください。

CMOS製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作させると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れて誤動作を起こす恐れがあります。

未使用の入力端子は、ハイまたはローレベルに固定してください。

3. 初期化前の処置

【注意】電源投入時は、製品の状態は不定です。

すべての電源に電圧が印加され、リセット端子にローレベルが入力されるまでの間、内部回路は不確定であり、レジスタの設定や各端子の出力状態は不定となります。この不定状態によってシステムが誤動作を起こさないようにシステム設計を行ってください。

リセット機能を持つ製品は、電源投入後は、まずリセット動作を実行してください。

4. 未定義・リザーブアドレスのアクセス禁止

【注意】未定義・リザーブアドレスのアクセスを禁止します。

未定義・リザーブアドレスは、将来の機能拡張用の他、テスト用レジスタなどが割り付けられている場合があります。

これらのレジスタをアクセスしたときの動作および継続する動作については、保証できませんので、アクセスしないようにしてください。

5. 各レジスタリザーブビットの読み出し／書き込み

各モジュールで使用されるレジスタのリザーブビットは、その説明記述中に読み出し／書き込み値の指定が特にない限り以下のように取り扱ってください。

読み出すと常に0が読み出されます。書き込む場合は、0を書き込むか、直前に読み出した値を書き込むかいずれかにしてください。

直前に読み出した値を書き込むようにしておくこと、将来このビットに拡張機能を割り当てることのある場合、その拡張機能に影響を与えない利点があります。

本書の構成

本書は、以下の構成で作成しています。

1. 本書の構成
2. はじめに
3. 目次
4. CPU の説明
5. 各命令の説明
 - 各命令の説明は、
 - ①ニーモニック
 - ②フルネーム
 - ③分類
 - ④アセンブラフォーマット
 - ⑤オペレーション
 - ⑥オペランドサイズ
 - ⑦説明
 - ⑧コンディションコード
 - ⑨使用可能な汎用レジスタ
 - ⑩使用可能なアドレッシングモード
 - ⑪注意事項
6. 処理状態
7. 基本タイミング

はじめに

H8SX CPU は、H8/300 CPU、H8/300H CPU および H8S CPU の上位互換のアーキテクチャを持つ内部 32 ビット構成の高速 CPU です。H8SX CPU は、16 ビット×16 本の汎用レジスタを持ち、4G バイトのリニアなアドレス空間を扱うことができ、リアルタイム制御に最適です。

対象者 このマニュアルは、H8SX シリーズを用いた応用システムを設計するユーザを対象としています。
このマニュアルを使用される読者には、マイクロコンピュータに関する基本的な知識を必要とします。

目的 このマニュアルは、H8SX CPU の命令についてユーザに理解して頂くことを目的としています。
なお、ハードウェアについては、**当該製品のハードウェアマニュアル**を御覧ください。

読み方

- H8SX CPUを理解しようとするとき
→ 目次にしたがって読んでください。
本書は、大きく分類すると、CPU、各命令の説明、処理状態、基本タイミングの順に構成されています。
- 命令の詳細を理解したいとき
→ 「2. 各命令の説明」を読んでください。
各命令の説明の形式は、①ニーモニック、②フルネーム、③分類、④アセンブラフォーマット、⑤オペレーション、⑥オペランドサイズ、⑦説明、⑧コンディションコード、⑨使用可能な汎用レジスタ、⑩使用可能なアドレッシングモード、⑪注意事項等で構成されています。

【登録商標・商標】

すべての商標および登録商標は、それぞれの所有者に帰属します。

目次

1. CPU	1-1
1.1 特長	1-1
1.2 CPU動作モード	1-3
1.2.1 ノーマルモード	1-3
1.2.2 ミドルモード	1-5
1.2.3 アドバンスモード	1-6
1.2.4 マキシマムモード	1-8
1.3 命令フェッチ	1-9
1.4 アドレス空間	1-10
1.5 レジスタ構成	1-11
1.5.1 汎用レジスタ	1-12
1.5.2 プログラムカウンタ (PC)	1-13
1.5.3 コンディションコードレジスタ (CCR)	1-14
1.5.4 エクステンドレジスタ (EXR)	1-15
1.5.5 ベクタベースレジスタ (VBR)	1-15
1.5.6 ショートアドレスベースレジスタ (SBR)	1-15
1.5.7 積和レジスタ (MAC)	1-15
1.5.8 CPU 内部レジスタの初期値	1-15
1.6 データ形式	1-16
1.6.1 汎用レジスタのデータ形式	1-16
1.6.2 メモリ上でのデータ形式	1-17
1.7 命令セット	1-18
1.7.1 命令とアドレッシングモードの組み合わせ	1-20
1.7.2 命令の機能別一覧	1-24
1.7.3 命令の基本フォーマット	1-33
1.8 アドレッシングモードと実効アドレスの計算方法	1-34
1.8.1 レジスタ直接 Rn	1-34
1.8.2 レジスタ間接 @ERn	1-35
1.8.3 ディスプレイメント付レジスタ間接 @ (d:2,ERn) /@ (d:16,ERn) /@ (d:32,ERn)	1-35
1.8.4 ディスプレイメント付インデックスレジスタ間接 @(d:16,RnL.B)/ @(d:32,RnL.B)/ @(d:16,Rn.W)/@(d:32,Rn.W)/@(d:16,ERn.L)/@(d:32,ERn.L)	1-35
1.8.5 プリ/ポストインクリメント/デクリメントレジスタ間接 @ERn+ / @-ERn /@+ERn /@ERn-	1-35
1.8.6 絶対アドレス @aa:8 /@aa:16 /@aa:24 /@aa:32	1-36
1.8.7 イミディエイト #xx	1-37
1.8.8 プログラムカウンタ相対 @ (d:8,PC) /@ (d:16,PC)	1-37

1.8.9	プログラムカウンタインデックス相対 @ (RnL,B, PC) /@ (Rn.W, PC) / @ (ERn.L, PC)	1-38
1.8.10	メモリ間接 @@aa:8.....	1-38
1.8.11	拡張メモリ間接 @@vec:7.....	1-39
1.8.12	実効アドレスの計算方法.....	1-39
1.8.13	MOVA 命令.....	1-41
2.	各命令の説明	2-1
2.1	「各命令の説明」形式の見方.....	2-1
2.1.1	アセンブラフォーマット.....	2-2
2.1.2	オペレーション.....	2-3
2.1.3	コンディションコード.....	2-4
2.1.4	インストラクションフォーマット.....	2-4
2.1.5	レジスタの指定方法.....	2-5
2.1.6	ビット操作命令におけるビットデータのアクセス方法.....	2-6
2.2	各命令の説明.....	2-7
2.2.1	ADD ADD binary 2進加算.....	2-7
2.2.2	ADDS ADD with Sign extention アドレスデータ 2進加算.....	2-9
2.2.3	ADDX ADD with eXtend carry キャリ付き加算.....	2-10
2.2.4	AND AND logical 論理積.....	2-12
2.2.5	ANDC AND Control register CCR との論理積.....	2-14
2.2.6	ANDC AND Control register EXR との論理積.....	2-15
2.2.7	BAND Bit AND ビット論理積.....	2-16
2.2.8	Bcc Branch conditional 条件付き分岐.....	2-18
2.2.9	BCLR Bit CLear ビットクリア.....	2-20
2.2.10	BCLR/EQ Bit CLear if EQual 条件付きビットクリア.....	2-22
2.2.11	BCLR/NE Bit CLear if Not Equal 条件付きビットクリア.....	2-24
2.2.12	BFLD Bit Field LoaD ビットフィールド転送.....	2-26
2.2.13	BFST Bit Field STore ビットフィールド転送.....	2-28
2.2.14	BIAND Bit Invert AND ビット論理積.....	2-30
2.2.15	BILD Bit Invert LoaD ビット転送.....	2-32
2.2.16	BIOR Bit Invert inclusive OR ビット論理和.....	2-34
2.2.17	BIST Bit Invert STore ビット転送.....	2-36
2.2.18	BISTZ Bit Invert STore Zero flag 条件ビット転送.....	2-38
2.2.19	BIXOR Bit Invert eXclusive OR ビット排他的論理和.....	2-40
2.2.20	BLD Bit LoaD ビット転送.....	2-42
2.2.21	BNOT Bit NOT ビット転送.....	2-44
2.2.22	BOR Bit inclusive OR ビット論理和.....	2-46
2.2.23	BRA BRANch always 無条件分岐.....	2-48
2.2.24	BRA/S BRANch always with delay Slot 遅延分岐.....	2-49
2.2.25	BRA/BC BRANch if Bit Clear ビット条件分岐.....	2-50

2.2.26	BRA/BS	BRAnch if Bit Set	ビット条件分岐.....	2-52
2.2.27	BSET	Bit SET	ビットセット.....	2-54
2.2.28	BSET/EQ	Bit SET if EQual	条件付きビットセット.....	2-56
2.2.29	BSET/NE	Bit SET if Not Equal	条件付きビットセット.....	2-58
2.2.30	BSR	Branch to SubRoutine	サブルーチンジャンプ.....	2-60
2.2.31	BSR/BC	Branch to SubRoutine if Bit Clear	ビット条件サブルーチン分岐.....	2-62
2.2.32	BSR/BS	Branch to SubRoutine if Bit Set	ビット条件サブルーチン分岐.....	2-64
2.2.33	BST	Bit STore	ビット転送.....	2-66
2.2.34	BSTZ	Bit STore Zero flag	条件ビット転送.....	2-68
2.2.35	BTST	Bit TeST	ビットテスト.....	2-70
2.2.36	BXOR	Bit eXclusive OR	ビット排他的論理和.....	2-72
2.2.37	CLRMAC	CLear MAC register	MAC レジスタ初期化.....	2-74
2.2.38	CMP	CoMPare	比較.....	2-75
2.2.39	DAA	Decimal Adjust Add	10 進補正.....	2-77
2.2.40	DAS	Decimal Adjust Subtract	10 進補正.....	2-79
2.2.41	DEC (B)	DECrement	デクリメント.....	2-81
2.2.42	DEC (W)	DECrement	デクリメント.....	2-82
2.2.43	DEC (L)	DECrement	デクリメント.....	2-83
2.2.44	DIVS	DIVide as Signed	符号付き除算.....	2-84
2.2.45	DIVU	DIVide as Unsigned	符号なし除算.....	2-86
2.2.46	DIVXS	DIVide eXtend as Signed	符号付き除算.....	2-88
2.2.47	DIVXU	DIVide eXtend as Unsigned	除算.....	2-90
2.2.48	EEPMOV (B)	MOVE data to EEPROM	ブロック転送.....	2-92
2.2.49	EEPMOV (W)	MOVE data to EEPROM	ブロック転送.....	2-93
2.2.50	EXTS	EXTend as Signed	符号拡張.....	2-95
2.2.51	EXTU	EXTend as Unsigned	ゼロ拡張.....	2-97
2.2.52	INC(B)	INCrement	インクリメント.....	2-99
2.2.53	INC (W)	INCrement	インクリメント.....	2-100
2.2.54	INC (L)	INCrement	インクリメント.....	2-101
2.2.55	JMP	JuMP	無条件ジャンプ.....	2-102
2.2.56	JSR	Jump to SubRoutine	サブルーチンジャンプ.....	2-103
2.2.57	LDC(B)	LoaD to Control register	CCR 転送.....	2-105
2.2.58	LDC(B)	LoaD to Control register	EXR 転送.....	2-106
2.2.59	LDC(W)	LoaD to Control register	CCR 転送.....	2-107
2.2.60	LDC(W)	LoaD to Control register	EXR 転送.....	2-108
2.2.61	LDC(L)	LoaD to Control register	ベースレジスタ転送.....	2-109
2.2.62	LDM	LoaD to Multiple register	スタックよりデータ復帰.....	2-110
2.2.63	LDMAC	LoaD to MAC register	MAC レジスタ転送.....	2-111
2.2.64	MAC	Multiply and ACcumulate	積和演算.....	2-112
2.2.65	MOV	MOVE data	転送.....	2-115
2.2.66	MOVA	MOVE effective Address	実効アドレス転送.....	2-117

2.2.67	MOVFP	MOVE From Peripheral with E clock	E 同期データ転送.....	2-119
2.2.68	MOVMD(B)	MOVE Multiple Data	ブロック転送.....	2-121
2.2.69	MOVMD(W)	MOVE Multiple Data	ブロック転送.....	2-122
2.2.70	MOVMD(L)	MOVE Multiple Data	ブロック転送.....	2-123
2.2.71	MOVSD	MOVE String Data	ブロック転送.....	2-124
2.2.72	MOVTP	MOVE To Peripheral with E clock	E 同期データ転送.....	2-126
2.2.73	MULS	MULTiply as Signed	符号付き乗算.....	2-128
2.2.74	MULS/U	MULTiply as Signed	符号付き乗算.....	2-130
2.2.75	MULU	MULTiply as Unsigned	符号なし乗算.....	2-132
2.2.76	MULU/U	MULTiply as Unsigned	符号なし乗算.....	2-133
2.2.77	MULXS	MULTiply eXtend as Signed	符号付き乗算.....	2-134
2.2.78	MULXU	MULTiply eXtend as Unsigned	符号なし乗算.....	2-136
2.2.79	NEG	NEGate	2進符号反転.....	2-138
2.2.80	NOP	No OPeration	無操作.....	2-140
2.2.81	NOT	NOT=logical complement	論理反転.....	2-141
2.2.82	OR	inclusive OR logical	論理和.....	2-142
2.2.83	ORC	inclusive OR Control register	CCR との論理和.....	2-144
2.2.84	ORC	inclusive OR Control register	EXR との論理和.....	2-145
2.2.85	POP (W)	POP data	スタックよりデータ復帰.....	2-146
2.2.86	POP (L)	POP data	スタックよりデータ復帰.....	2-147
2.2.87	PUSH (W)	PUSH data	スタックヘデータ退避.....	2-148
2.2.88	PUSH (L)	PUSH data	スタックヘデータ退避.....	2-149
2.2.89	ROTL	ROTate Left	ローテート.....	2-150
2.2.90	ROTR	ROTate Right	ローテート.....	2-152
2.2.91	ROTXL	ROTate with eXtend carry Left	キャリ付ローテート.....	2-154
2.2.92	ROTXR	ROTate with eXtend carry Right	キャリ付ローテート.....	2-156
2.2.93	RTE	ReTURN from Exception	例外処理からのリターン.....	2-158
2.2.94	RTE/L	Load to registers and ReTURN from Exception データ復帰付き例外処理からのリターン	2-159
2.2.95	RTS	ReTURN from Subroutine	サブルーチンリターン.....	2-161
2.2.96	RTS/L	Load to registers and ReTURN from Subroutine データ復帰付きサブルーチンリターン	2-162
2.2.97	SHAL	SHift Arithmetic Left	算術シフト.....	2-164
2.2.98	SHAR	SHift Arithmetic Right	算術シフト.....	2-166
2.2.99	SHLL (1)	SHift Logical Left	論理シフト.....	2-168
2.2.100	SHLL (2)	SHift Logical Left	論理シフト.....	2-170
2.2.101	SHLR (1)	SHift Logical Right	論理シフト.....	2-172
2.2.102	SHLR (2)	SHift Logical Right	論理シフト.....	2-174
2.2.103	SLEEP	SLEEP	低消費電力状態命令.....	2-176
2.2.104	STC(B)	STore from Control register	CCR 転送.....	2-177
2.2.105	STC(B)	STore from Control register	EXR 転送.....	2-178

2.2.106	STC(W)	STore from Control register	CCR 転送.....	2-179
2.2.107	STC(W)	STore from Control register	EXR 転送.....	2-180
2.2.108	STC(L)	STore from Control register	ベースレジスタ転送.....	2-181
2.2.109	STM	STore from Multiple register	スタックヘデータ退避.....	2-182
2.2.110	STMAC	STore from MAC register	MAC レジスタ転送.....	2-183
2.2.111	SUB	SUBtract binary	2 進減算.....	2-185
2.2.112	SUBS	SUBtract with Sign extention	アドレスデータ 2 進減算.....	2-187
2.2.113	SUBX	SUBtract with eXtend carry	キャリ付減算.....	2-188
2.2.114	TAS	Test And Set	テストアンドセット.....	2-190
2.2.115	TRAPA	TRAP Always	無条件トラップ.....	2-191
2.2.116	XOR	eXclusive OR logical	排他的論理和.....	2-193
2.2.117	XORC	eXclusive OR Control register	CCR との排他的論理和.....	2-195
2.2.118	XORC	eXclusive OR Control register	EXR との排他的論理和.....	2-196
2.3	命令セット一覧.....			2-197
2.4	命令コード一覧.....			2-505
2.5	コンディションコードの変化.....			2-744
3.	処理状態.....			3-1
3.1	概要.....			3-1
3.2	リセット状態.....			3-2
3.3	例外処理状態.....			3-2
3.3.1	例外処理の種類と優先度.....			3-3
3.3.2	リセット例外処理.....			3-3
3.3.3	不当命令.....			3-3
3.3.4	トレース.....			3-4
3.3.5	割り込み例外処理およびトラップ命令例外処理.....			3-4
3.4	プログラム実行状態.....			3-4
3.5	バス権解放状態.....			3-5
3.6	低消費電力状態.....			3-5
3.6.1	スリープモード.....			3-5
3.6.2	ソフトウェアスタンバイモード.....			3-5
3.6.3	ハードウェアスタンバイモード.....			3-5
4.	基本動作タイミング.....			4-1
4.1	内蔵メモリアクセスタイミング (ROM、RAM)			4-1
4.2	内蔵周辺モジュールアクセスタイミング.....			4-1
4.3	外部アドレス空間アクセスタイミング.....			4-2
4.4	バス権移行タイミング.....			4-2

本版で修正または追加された箇所 改訂-1

図目次

1. CPU	
図1.1 CPU動作モード	1-3
図1.2 例外処理ベクタテーブル（ノーマルモード）	1-4
図1.3 スタック構造（ノーマルモード）	1-4
図1.4 例外処理ベクタテーブル（ミドルモード、アドバンストモード）	1-6
図1.5 スタック構造（ミドルモード、アドバンストモード）	1-7
図1.6 例外処理ベクタテーブル（マキシマムモード）	1-8
図1.7 スタック構造（マキシマムモード）	1-9
図1.8 メモリマップ	1-10
図1.9 CPU内部レジスタ構成	1-11
図1.10 汎用レジスタの使用方法	1-12
図1.11 スタックの状態	1-13
図1.12 汎用レジスタのデータ形式	1-16
図1.13 メモリ上でのデータ形式	1-17
図1.14 命令フォーマットの例	1-33
図1.15 メモリ間接による分岐アドレスの指定	1-38
3. 処理状態	
図3.1 処理状態の分類	3-1
図3.2 状態遷移図	3-2
図3.3 例外処理終了後のスタックの状態（例）	3-4
4. 基本動作タイミング	
図4.1 内蔵メモリアクセスサイクル	4-1
図4.2 内蔵周辺モジュールアクセスサイクル	4-2

表目次

1. CPU	
表1.1 命令の分類.....	1-18
表1.2 命令とアドレッシングモードの組み合わせ (1)	1-20
表1.2 命令とアドレッシングモードの組み合わせ (2)	1-23
表1.3 オペレーションの記号.....	1-24
表1.4 データ転送命令.....	1-25
表1.5 ブロック転送命令.....	1-25
表1.6 算術演算命令.....	1-26
表1.7 論理演算命令.....	1-28
表1.8 シフト命令.....	1-28
表1.9 ビット操作命令.....	1-29
表1.10 分岐命令.....	1-31
表1.11 システム制御命令.....	1-32
表1.12 アドレッシングモード一覧表	1-34
表1.13 絶対アドレスのアクセス範囲	1-37
表1.14 転送／演算命令の実効アドレスの計算方法	1-40
表1.15 分岐命令の実効アドレスの計算方法	1-41
2. 各命令の説明	
表2.1 命令セット一覧.....	2-197
表2.2 命令コード一覧.....	2-505
表2.3 コンディションコードの変化	2-744
3. 処理状態	
表3.1 例外処理の種類と優先度.....	3-3

1. CPU

H8SX CPU は、H8/300 CPU、H8/300H CPU および H8S CPU の上位互換のアーキテクチャを持つ内部 32 ビット構成の高速 CPU です。

H8SX CPU は、16 ビット×16 本の汎用レジスタを持ち、4G バイトのリニアなアドレス空間を扱うことができ、リアルタイム制御に最適です。

1.1 特長

- H8/300 CPU、H8/300H CPU および H8S CPU の上位互換
これらの CPU のオブジェクトプログラムを実行可能
- 汎用レジスタ：16 ビット×16 本
8 ビット×16 本、32 ビット×8 本としても使用可能
- 基本命令：87 種類
8/16/32 ビット演算命令
乗除算命令
ビットフィールド転送命令
強力なビット操作命令
ビット条件分岐命令
積和演算命令
- アドレッシングモード：11 種類
レジスタ直接 Rn
レジスタ間接 @ERn
ディスプレイースメント付レジスタ間接 @(d:2,ERn)/@(d:16,ERn)/@(d:32,ERn)
ディスプレイースメント付インデックスレジスタ間接 @(d:16,RnL.B)/@(d:32,RnL.B)/@(d:16,Rn.W)/
@(d:32,Rn.W)/@(d:16,ERn.L)/@(d:32,ERn.L)
プリ/ポストインクリメント/デクリメントレジスタ間接 @ERn+/@-ERn/@+ERn/@ERn-
絶対アドレス @aa:8/@aa:16/@aa:24/@aa:32
イミディエイト #xx:3/#xx:4/#xx:8/#xx:16/#xx:32
プログラムカウンタ相対 @(d:8,PC)/@(d:16,PC)
プログラムカウンタインデックス相対 @(RnL.B,PC)/@(Rn.W,PC)/@(ERn.L,PC)
メモリ間接 @@aa:8
拡張メモリ間接 @@vec:7

1. CPU

- ベースレジスタ：2本
ベクタベースレジスタ
ショートアドレスベースレジスタ
- アドレス空間：4Gバイト
プログラム : 4Gバイト
データ : 4Gバイト
- 高速動作
頻出命令をすべて1~2ステートで実行
8/16/32ビットレジスタ間加減算 : 1ステート
8×8ビットレジスタ間乗算 : 1ステート (乗算器サポート時)
16÷8ビットレジスタ間除算 : 10ステート (除算器サポート時)
16×16ビットレジスタ間乗算 : 1ステート (乗算器サポート時)
32÷16ビットレジスタ間除算 : 18ステート (除算器サポート時)
32×32ビットレジスタ間乗算 : 5ステート (乗算器サポート時)
32÷32ビットレジスタ間除算 : 18ステート (除算器サポート時)
- CPU動作モード：4種類
ノーマルモード
ミドルモード
アドバンスモード
マキシマムモード
- 低消費電力状態
SLEEP命令により低消費電力状態に遷移
CPU動作クロックを選択可能

1.2 CPU 動作モード

H8SX CPU は、アドレス空間について、ノーマルモード、ミドルモード、アドバンスモードおよびマキシマムモードの4種類のCPU動作モードを持っています。各モードはLSIのモード端子などによって選択されます。




図 1.1 CPU 動作モード

1.2.1 ノーマルモード

ノーマルモードでは例外処理ベクタ、スタックの構造が H8/300 CPU と同一です。

- アドレス空間

最大 64k バイトをアクセス可能です。

- 拡張レジスタ (En)

拡張レジスタ (E0~E7) は、16 ビットレジスタとして、または 32 ビットレジスタの上位 16 ビットとして使用できます。

拡張レジスタ En は、対応する汎用レジスタ Rn をアドレスレジスタとして使用している場合でも、16 ビットレジスタとして任意の値を設定することができます (プリ/ポストインクリメント/デクリメントレジスタ間接により汎用レジスタ Rn が参照された場合、キャリ/ポローが発生すると、対応する拡張レジスタ En の内容に伝播しますので注意してください)。

- 命令セット

命令およびアドレッシングモードはすべて使用できます。実効アドレス (EA) の下位 16 ビットのみが有効となります。

- 例外処理ベクタテーブルおよびメモリ間接の分岐アドレス

ノーマルモードでは、H'0000 から始まる先頭領域に例外処理ベクタテーブル領域が割り当てられており、各 16 ビットの分岐先アドレスを格納します。例外処理ベクタテーブルの構造を図 1.2 に示します。

1. CPU




図 1.2 例外処理ベクタテーブル（ノーマルモード）

メモリ間接（@@aa:8）および拡張メモリ間接（@@ vec:7）は、JMP および JSR 命令で使用されます。命令コードに含まれる 8 ビット絶対アドレスによりメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。

- スタック構造

サブルーチン分岐時の PC のスタック構造と、例外処理時の PC と CCR のスタック構造を図 1.3 に示します。PC は 16 ビットで退避／復帰されます。




図 1.3 スタック構造（ノーマルモード）

1.2.2 ミドルモード

ノーマルモードに対して、プログラム領域を 16M バイトに拡張しています。

- アドレス空間

プログラム領域最大 16M バイト、データ領域最大 64k バイトで合計最大 16M バイトをアクセス可能です。

- 拡張レジスタ (En)

拡張レジスタ (E0~E7) は、16 ビットレジスタとして、または 32 ビットレジスタの上位 16 ビットとして使用できます。

拡張レジスタ En は、対応する汎用レジスタ Rn をデータ用のアドレスレジスタとして使用している場合でも、16 ビットレジスタとして任意の値を設定することができます (JMP および JSR 命令は除きます。また、プリ/ポストア_INCREMENT/デCREMENTレジスタ間接により汎用レジスタ Rn が参照された場合、キャリ/ポローが発生すると、対応する拡張レジスタ En の内容に伝播しますので注意してください)。

- 命令セット

命令およびアドレッシングモードはすべて使用できます。データ用の実効アドレス (EA) は下位 16 ビットのみが有効となり、上位 8 ビットは符号拡張されます。

- 例外処理ベクタテーブルおよびメモリ間接の分岐アドレス

ミドルモードでは、H'000000 から始まる先頭領域に 32 ビット単位で例外処理ベクタテーブル領域が割り当てられており、上位 8 ビットは無視され、24 ビットの分岐先アドレスを格納します。例外処理ベクタテーブルの構造を図 1.4 に示します。

メモリ間接 (@aa:8) および拡張メモリ間接 (@@vec:7) は、JMP および JSR 命令で使用されます。命令コードに含まれる 8 ビット絶対アドレスによりメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。

ミドルモードでは、オペランドは 32 ビット (ロングワード) となり、この 32 ビットが分岐先アドレスとなります。このうち上位 8 ビットは予約領域となっており、H'00 と見なされます。

- スタック構造

サブルーチン分岐時の PC のスタック構造と、例外処理時の PC と CCR のスタック構造を図 1.5 に示します。PC は 24 ビットで退避/復帰されます。

1. CPU

1.2.3 アドバンストモード

ミドルモードに対して、データ領域を 4G バイトに拡張しています。

- アドレス空間

プログラム領域最大 16M バイト、データ領域最大 4G バイト、合計最大 4G バイトをリニアにアクセス可能です。

- 拡張レジスタ (En)

拡張レジスタ (E0~E7) は、16 ビットレジスタとして、または 32 ビットレジスタあるいはアドレスレジスタの上位 16 ビットとして使用できます。

- 命令セット

命令およびアドレッシングモードはすべて使用できます。

- 例外処理ベクタテーブル、メモリ間接の分岐アドレス

アドバンストモードでは、H'00000000 から始まる先頭領域に 32 ビット単位で例外処理ベクタテーブル領域が割り当てられており、上位 8 ビットは無視され、24 ビットの分岐先アドレスを格納します。例外処理ベクタテーブルの構造を図 1.4 に示します。




図 1.4 例外処理ベクタテーブル (ミドルモード、アドバンストモード)

メモリ間接 (@@aa:8) および拡張メモリ間接 (@@vec:7) は、JMP および JSR 命令で使用されます。命令コードに含まれる 8 ビット絶対アドレスによりメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。

アドバンストモードでは、オペランドは 32 ビット (ロングワード) となり、この 32 ビットが分岐先アドレスとなります。このうち上位 8 ビットは予約領域となっており、H'00 と見なされます。

- スタック構造

アドバンストモード時のサブルーチン分岐時のPCのスタック構造と、例外処理時のPCとCCRのスタック構造を図1.5に示します。PCは24ビットで退避／復帰されます。




図 1.5 スタック構造（ミドルモード、アドバンストモード）

1. CPU

1.2.4 マキシマムモード

アドバンストモードに対して、プログラム領域を 4G バイトに拡張しています。

- アドレス空間

最大 4G バイトをリニアにアクセス可能です。

- 拡張レジスタ (En)

拡張レジスタ (E0~E7) は、16 ビットレジスタとして、または 32 ビットレジスタあるいはアドレスレジスタの上位 16 ビットとして使用できます。

- 命令セット

命令およびアドレッシングモードはすべて使用できます。

- 例外処理ベクタテーブル、メモリ間接の分岐アドレス

マキシマムモードでは、H'00000000 から始まる先頭領域に 32 ビット単位で例外処理ベクタテーブル領域が割り当てられており、32 ビットの分岐先アドレスを格納します。例外処理ベクタテーブルの構造を図 1.6 に示します。




図 1.6 例外処理ベクタテーブル (マキシマムモード)

メモリ間接 (@@aa:8) および拡張メモリ間接 (@@vec:7) は、JMP および JSR 命令で使用されます。命令コードに含まれる 8 ビット絶対アドレスによりメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。

マキシマムモードでは、オペランドは 32 ビット (ロングワード) となり、この 32 ビットが分岐先アドレスとなります。

- スタック構造

マキシマムモード時のサブルーチン分岐時の PC のスタック構造と、例外処理時の PC と CCR のスタック構造を図 1.7 に示します。PC は 32 ビットで退避／復帰されます。EXR の使用／不使用によらず、EXR は退避／復帰されます。




図 1.7 スタック構造（マキシマムモード）

1.3 命令フェッチ

H8SX CPU は、命令フェッチについて、16 ビットモードと 32 ビットモードの 2 つのモードを持っています。プログラムを格納するメモリのバス幅に合わせて設定することを推奨します。

命令フェッチの 16 ビットモード／32 ビットモードの選択は、命令フェッチ以外のデータアクセスなどには影響しません。詳細は当該製品のハードウェアマニュアルを参照してください。

1.4 アドレス空間

H8SX CPU のメモリマップを図 1.8 に示します。H8SX CPU のアドレス空間は、CPU 動作モードによって異なります。




図 1.8 メモリマップ

1.5 レジスタ構成

H8SX CPU の内部レジスタ構成を図 1.9 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類することができます。コントロールレジスタには、32 ビットのプログラムカウンタ (PC)、8 ビットのエクステンドレジスタ (EXR)、8 ビットのコンディションコードレジスタ (CCR)、32 ビットのベクタベースレジスタ (VBR)、32 ビットのショートアドレスベースレジスタ (SBR)、および 64 ビットの積和レジスタ (MAC) があります。




図 1.9 CPU 内部レジスタ構成

1.5.1 汎用レジスタ

H8SX CPU は、32 ビット長の汎用レジスタを 8 本持っています。汎用レジスタは、すべて同じ機能を持っており、アドレスレジスタまたはデータレジスタとして使用することができます。データレジスタとしては 32 ビット、16 ビット、または 8 ビットレジスタとして使用できます。汎用レジスタの使用方法を図 1.10 に示します。

アドレスレジスタまたは 32 ビットレジスタの場合は、一括して汎用レジスタ ER (ER0~ER7) として使用します。

16 ビットレジスタの場合は、汎用レジスタ ER を分割して汎用レジスタ E (E0~E7)、汎用レジスタ R (R0~R7) として使用します。これらは同等の機能を持っており、16 ビットレジスタを最大 16 本まで使用することができます。なお、汎用レジスタ E (E0~E7) を特に拡張レジスタと呼ぶ場合があります。

8 ビットレジスタの場合は、汎用レジスタ R を分割して汎用レジスタ RH (RH0~RH7)、汎用レジスタ RL (RL0~RL7) として使用します。これらは同等の機能を持っており、8 ビットレジスタを最大 16 本まで使用することができます。

インデックスレジスタとしては、汎用レジスタ ER (ER0~ER7)、汎用レジスタ R (R0~R7)、汎用レジスタ RL (RL0~RL7) を使用します。これらはアドレッシングモード中のインデックスレジスタのサイズで指定します。

各レジスタ独立に使用方法を選択することができます。




図 1.10 汎用レジスタの使用方法

汎用レジスタ ER7 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられており、例外処理やサブルーチン分岐などで暗黙的に使用されます。スタックの状態を図 1.11 に示します。




図 1.11 スタックの状態

1.5.2 プログラムカウンタ (PC)

PC は 32 ビットのカウンタで、CPU が次に実行する命令のアドレスを示しています。CPU の命令は、すべて 2 バイト (ワード) を単位としているため、最下位ビットは無効です。

1. CPU

1.5.3 コンディションコードレジスタ (CCR)

CCRは、8ビットのレジスタで、CPUの内部状態を示しています。割り込みマスクビット (I)、ユーザビット (UI、U) とハーフキャリ (H)、ネガティブ (N)、ゼロ (Z)、オーバフロー (V)、キャリ (C) の各フラグを含む8ビットで構成されています。

CCRは、LDC、STC、ANDC、ORC、XORC命令で操作することができます。また、N、Z、V、Cの各フラグは、条件分岐命令 (Bcc) で使用されます。

ビット	ビット名	初期値	R/W	説明
7	I	1	R/W	割り込みマスクビット このビットが1にセットされると、割り込みがマスクされます。例外処理の実行が開始されたときに1にセットされます。
6	UI	不定	R/W	ユーザビット/割り込みマスクビット ソフトウェア (LDC、STC、ANDC、ORC、XORC命令) でリード/ライトできます。割り込みマスクビットとしても使用可能です。
5	H	不定	R/W	ハーフキャリフラグ ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B命令の実行により、ビット3にキャリまたはボローが生じたとき1にセットされ、生じなかったとき0にクリアされます。また、ADD.W、SUB.W、CMP.W、NEG.W命令の実行により、ビット11にキャリまたはボローが生じたとき、もしくはADD.L、SUB.L、CMP.L、NEG.L命令の実行により、ビット27にキャリまたはボローが生じたとき1にセットされ、生じなかったとき0にクリアされます。
4	U	不定	R/W	ユーザビット ソフトウェア (LDC、STC、ANDC、ORC、XORC命令) でリード/ライトできます。
3	N	不定	R/W	ネガティブフラグ データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。
2	Z	不定	R/W	ゼロフラグ データがゼロのとき1にセットされ、ゼロ以外のとき0にクリアされます。
1	V	不定	R/W	オーバフローフラグ 算術演算命令の実行により、オーバフローが生じたとき1にセットされます。それ以外のとき0にクリアされます。
0	C	不定	R/W	キャリフラグ 演算の実行により、キャリが生じたとき1にセットされ、生じなかったとき0にクリアされます。キャリには次の種類があります。 <ul style="list-style-type: none">• 加算結果のキャリ• 減算結果のボロー• シフト/ローテートのキャリ また、キャリフラグにはビットアキュムレータ機能があり、ビット操作命令で使用されます。

1.5.4 エクステンドレジスタ (EXR)

EXR は、8 ビットのレジスタで、トレースビット (T)、割り込みマスクビット (I2~I0) を含んでいます。

EXR は、LDC、STC、ANDC、ORC、XORC 命令で操作することができます。詳細は当該製品のハードウェアマニュアルを参照してください。

ビット	ビット名	初期値	R/W	説明
7	T	0	R/W	トレースビット このビットが1にセットされているときは、1命令実行することにトレース例外処理を開始します。0にクリアされているときは、命令を順次実行します。
6~3	—	すべて1	R/W	リザーブビットです。リードすると常に1がリードされます。
2~0	I2	1	R/W	割り込み要求マスクレベル (0~7) を指定します。
	I1	1	R/W	
	I0	1	R/W	

1.5.5 ベクタベースレジスタ (VBR)

VBR は 32 ビットのレジスタで、上位 20 ビットが有効です。リードすると下位 12 ビットは 0 が読み出されます。リセットと CPU アドレスエラー以外の例外処理のベクタ領域のベースアドレスになります (拡張メモリ間接は対象外です)。VBR の初期値は、H'00000000 です。

VBR は、LDC、STC 命令で操作することができます。

1.5.6 ショートアドレスベースレジスタ (SBR)

SBR は 32 ビットのレジスタで、上位 24 ビットが有効です。リードすると下位 8 ビットは 0 が読み出されます。絶対アドレス 8 ビット (@aa:8) 使用時の上位アドレスになります。SBR の初期値は、H'FFFFFF00 です。

SBR は、LDC、STC 命令で操作することができます。

1.5.7 積和レジスタ (MAC)

MAC は 64 ビットのレジスタで、積和演算結果を格納します。32 ビットの MACH、MACL から構成されます。MACH は下位 10 ビットが有効で、上位は符号拡張されています。

MAC は、MAC、CLRMAC、LDMAC、STMAC 命令で操作することができます。

1.5.8 CPU 内部レジスタの初期値

CPU 内部レジスタのうち PC は、リセット例外処理によってベクタアドレスからスタートアドレスをロードすることにより初期化されます。また、EXR の T ビットは 0 にクリアされ、EXR、CCR の I ビットは 1 にセットされますが、汎用レジスタ、MAC、CCR の他のビットは初期化されません。SP (ER7) の初期値も不定です。したがって、リセット直後に MOV.L 命令を使用して、SP の初期化を行ってください。

1.6 データ形式

H8SX CPUは、1ビット、4ビットBCD、8ビット（バイト）、16ビット（ワード）、および32ビット（ロングワード）のデータを扱うことができます。

1ビットデータはビット操作命令で扱われ、オペランドデータ（バイト）の第nビット（n=0、1、2……、7）という形式でアクセスされます。なお、DAA および DAS の10進補正命令では、バイトデータは2桁の4ビットBCDデータとなります。

1.6.1 汎用レジスタのデータ形式

汎用レジスタのデータ形式を図 1.12 に示します。




図 1.12 汎用レジスタのデータ形式

1.6.2 メモリ上でのデータ形式

メモリ上でのデータ形式を図 1.13 に示します。

H8SX CPU は、メモリ上のワードデータ/ロングワードデータをアクセスすることができます。これらは、任意のアドレスに配置することができます。ワードデータが偶数番地、ロングワードデータが4の倍数番地から始まらない場合は、複数回に分割してアクセスします。例えば、奇数番地から始まる場合、ロングワードデータは、バイトワードバイトに分割されてバスサイクルが生成されます。この場合、バス制御においては別々のバスサイクルとして認識されます。

また、命令リード、スタック操作、分岐テーブル、およびブロック転送命令、MAC 命令におけるワードデータ/ロングワードデータは、偶数番地から配置してください。

なお、SP (ER7) をアドレスレジスタとしてスタックをアクセスするときは、必ずワードサイズまたはロングワードサイズでアクセスしてください。




図 1.13 メモリ上でのデータ形式

1. CPU

1.7 命令セット

H8SX CPU の命令は合計 87 種類あり、各命令のもつ機能によって表 1.1 に示すように分類されます。

【注】 算術演算命令、論理演算命令、シフト命令、ビット操作命令を総称して演算命令と呼ぶ場合があります。

表 1.1 命令の分類

分類	命令	サイズ	種類
データ転送命令	MOV	B/W/L	6
	MOVFP, MOVTP	B	
	POP, PUSH* ¹	W/L	
	LDM, STM	L	
	MOVA	B/W* ²	
ブロック転送命令	EEPMOV	B	3
	MOVMD	B/W/L	
	MOVSD	B	
算術演算命令	ADD, ADDX, SUB, SUBX, CMP, NEG, INC, DEC	B/W/L	27
	DAA, DAS	B	
	ADDS, SUBS	L	
	MULXU, DIVXU, MULXS, DIVXS	B/W	
	MULU, DIVU, MULS, DIVS	W/L	
	MULU/U* ⁶ , MULS/U* ⁶	L	
	EXTU, EXTS	W/L	
	TAS	B	
	MAC* ⁶	—	
	LDMAC* ⁶ , STMAC* ⁶	—	
	CLRMAC* ⁶	—	
論理演算命令	AND, OR, XOR, NOT	B/W/L	4
シフト命令	SHLL, SHLR, SHAL, SHAR, ROTL, ROTR, ROTXL, ROTXR	B/W/L	8
ビット操作命令	BSET, BCLR, BNOT, BTST, BAND, BIAND, BOR, BIOR, BXOR, BIXOR, BLD, BILD, BST, BIST	B	20
	BSET/EQ, BSET/NE, BCLR/EQ, BCLR/NE, BSTZ, BISTZ	B	
	BFLD, BFST	B	
分岐命令	BRA/BS, BRA/BC, BSR/BS, BSR/BC	B* ³	9
	Bcc* ⁴ , JMP, BSR, JSR, RTS	—	
	RTS/L	L* ⁵	
	BRA/S	—	
システム制御命令	TRAPA, RTE, SLEEP, NOP	—	10
	RTE/L	L* ⁵	
	LDC, STC, ANDC, ORC, XORC	B/W/L	

合計 87

【記号説明】

B : バイトサイズ

W : ワードサイズ

L : ロングワードサイズ

- 【注】**
- *1 POP.W Rn, PUSH.W Rn は MOV.W @SP+,Rn, MOV.W Rn, @-SP と同一です。また、POP.L ERn, PUSH.L ERn は MOV.L @SP+,ERn, MOV.L ERn, @-SP と同一です。
 - *2 ディスプレースメントに加算するデータの指定方法
 - *3 条件として指定するデータのサイズ
 - *4 Bcc は条件分岐命令の総称です。
 - *5 復帰する汎用レジスタのサイズ
 - *6 乗算器サポート時のみ

1. CPU

1.7.1 命令とアドレッシングモードの組み合わせ

H8SX CPU で使用できる命令とアドレッシングモードの組み合わせを表 1.2 に示します。

表 1.2 命令とアドレッシングモードの組み合わせ (1)

分類	命令	サイズ	アドレッシングモード									
			#xx	Rn	@ERn	@ (d,ERn)	@(d, Rn.LB/ Rn.W/ ERn.L)	@-ERn/ @ERn+/ @ERn-/ @+ERn	@aa:8	@aa:16/ @aa:32	—	
データ 転送命令	MOV	B/W/L	S	SD	SD	SD	SD	SD		SD		
		B		S/D					S/D			
	MOVFP,MOVTP	B		S/D						S/D ^{*1}		
	POP,PUSH	W/L		S/D				S/D ^{*2}				
	LDM,STM	L		S/D				S/D ^{*2}				
	MOVA ^{*4}	B/W		S	S	S	S	S		S		
ブロック 転送命令	EEMOV	B									SD ^{*3}	
	MOVMD	B/W/L									SD ^{*3}	
	MOVSD	B									SD ^{*3}	
算術演算命令	ADD,CMP	B	S	D	D	D	D	D	D	D		
		B		S	D	D	D	D	D	D		
		B		D	S	S	S	S	S	S		
		B			SD	SD	SD	SD	SD		SD	
		W/L	S	SD	SD	SD	SD	SD	SD		SD	
	SUB	B	S		D	D	D	D	D	D	D	
		B		S	D	D	D	D	D	D	D	
		B		D	S	S	S	S	S	S	S	
		B			SD	SD	SD	SD	SD		SD	
		W/L	S	SD	SD	SD	SD	SD	SD		SD	
	ADDX,SUBX	B/W/L	S	SD								
		B/W/L	S		SD							
		B/W/L	S						SD ^{*5}			
	INC,DEC	B/W/L		D								
	ADDS,SUBS	L		D								
	DAA,DAS	B		D								
	MULXU,DIVXU	B/W	S : 4	SD								
MULU,DIVU	W/L	S : 4	SD									
MULXS,DIVXS	B/W	S : 4	SD									
MULS,DIVS	W/L	S : 4	SD									

分類	命令	サイズ	アドレッシングモード								
			#xx	Rn	@ERn	@ (d,ERn)	@(d, Rn.LB/ Rn.W/ ERn.L)	@-ERn/ @ERn+/ @ERn-/ @+ERn	@aa:8	@aa:16/ @aa:32	—
算術演算命令	NEG	B		D	D	D	D	D	D	D	
		W/L		D	D	D	D	D		D	
	EXTU,EXTS	W/L		D	D	D	D	D		D	
	TAS	B			D						
	MAC* ¹²	—									
	CLRMAC* ¹²	—									○
	LDMAC* ¹²	—		S							
STMAC* ¹²	—		D								
論理演算命令	AND,OR,XOR	B		S	D	D	D	D	D	D	
		B		D	S	S	S	S	S	S	
		B			SD	SD	SD	SD	SD	SD	
		W/L	S	SD	SD	SD	SD	SD		SD	
	NOT	B		D	D	D	D	D	D	D	
		W/L		D	D	D	D	D		D	
シフト命令	SHLL,SHLR	B		D	D	D	D	D	D	D	
		W/L* ⁶		D	D	D	D	D		D	
		B/W/L* ⁷		D							
	SHAL,SHAR,ROTL, ROTR,ROTXL, ROTXR	B		D	D	D	D	D	D	D	
		W/L		D	D	D	D	D		D	
ビット 操作命令	BSET,BCLR,BNOT, BTST,BSET/cc, BCLR/cc	B		D	D				D	D	
		B		D	D				D	D	
	BAND,BIAND,BOR, BIOR,BXOR, BIXOR, BLD,BILD, BST,BIST,BSTZ, BISTZ	B		D	D						
		B		D	S				S	S	
	BFLD	B		D	S				S	S	
	BFST	B		S	D				D	D	
分岐命令	BRA/BS,BRA/BC* ⁸	B			S				S	S	
	BSR/BS,BSR/BC* ⁸	B			S				S	S	
システム制御 命令	LDC (CCR,EXR)	B/W* ⁹	S	S	S	S		S* ¹⁰		S	
	LDC (VBR,SBR)	L		S							
	STC (CCR,EXR)	B/W* ⁹		D	D	D		D* ¹¹		D	

1. CPU

分類	命令	サイズ	アドレッシングモード									
			#xx	Rn	@ERn	@ (d,ERn)	@(d, Rn.LB/ Rn.W/ ERn.L)	@-ERn/ @ERn+/ @ERn-/ @+ERn	@aa:8	@aa:16/ @aa:32	—	
システム制御	STC (VBR,SBR)	L		D								
命令	ANDC,ORC,XORC	B	S									
	SLEEP	—										○
	NOP	—										○

【記号説明】

- d: d: 16 または d: 32
- S: ソースとして指定可能
- D: デスティネーションとして指定可能
- SD: ソースまたはデスティネーションの一方または両方として指定可能
- S/D: ソースまたはデスティネーションの一方として指定可能
- S:4: ソースとして4ビットイミディエイトデータを指定可能

【注】

- *1 @aa:16のみ
- *2 ソースのとき@ERn+, デスティネーションのとき@-ERn
- *3 データ転送のソースのアドレスはER5、デスティネーションのアドレスはER6
- *4 ディスプレースメントに加算するデータの指定方法
- *5 @ERnのみ
- *6 シフトビット数が1、2、4、8または16ビットのとき
- *7 シフトビット数を5ビットイミディエイトデータまたは汎用レジスタで指定するとき
- *8 条件として指定するデータの指定方法
- *9 イミディエイトまたはレジスタ直接のときバイト、そのほかのときワード
- *10 @ERn+のみ
- *11 @-ERnのみ
- *12 乗算器サポート時のみ

表 1.2 命令とアドレッシングモードの組み合わせ (2)

分類	命令	サイズ	アドレッシングモード							
			@ERn	@(d,PC)	@(RnL,B/ Rn,W/ ERn.L,PC)	@aa:24	@aa:32	@@aa:8	@@vec:7	—
分岐命令	BRA/BS、BRA/BC	—		○						
	BSR/BS、BSR/BC	—		○						
	Bcc	—		○						
	BRA	—		○	○					
	BRA/S	—		○* ¹						
	JMP	—	○			○	○	○	○	
	BSR	—		○						
	JSR	—	○			○	○	○	○	
	RTS、RTS/L	—								○
システム制御命令	TRAPA	—								○
	RTE、RTE/L	—								○

【記号説明】

d: d:8 または d:16

【注】 *1 @(d:8,PC)のみ

1. CPU

1.7.2 命令の機能別一覧

各命令の機能を表 1.4～表 1.11 に示します。各表で使用しているオペレーションの記号の意味を表 1.3 に示します。

表 1.3 オペレーションの記号

記号	説明
Rd	汎用レジスタ（デスティネーション側）*
Rs	汎用レジスタ（ソース側）*
Rn	汎用レジスタ*
ERn	汎用レジスタ（32 ビットレジスタ）
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
EXR	エクステンドレジスタ
CCR	コンディションコードレジスタ
VBR	ベクタベースレジスタ
SBR	ショートアドレスベースレジスタ
N	CCR の N（ネガティブ）フラグ
Z	CCR の Z（ゼロ）フラグ
V	CCR の V（オーバフロー）フラグ
C	CCR の C（キャリ）フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
∧	論理積
∨	論理和
⊕	排他的論理和
→	転送
~	反転論理（論理的補数）
:8/:16/:24/:32	8/16/24/32 ビット長

【注】 * 汎用レジスタは、8 ビット（R0H～R7H、R0L～R7L）、16 ビット（R0～R7、E0～E7）、または 32 ビットレジスタ（ER0～ER7）です。

表 1.4 データ転送命令

命令	サイズ	機能
MOV	B/W/L	#IMM→(EAd)、(EAs)→(EAd) イミディエイトデータ、汎用レジスタ、またはメモリの間でデータ転送を行います。
MOVFPPE	B	(EAs)→Rd
MOVTPPE	B	Rs→(EAs)
POP	W/L	@SP+→Rn スタックから汎用レジスタへその内容を復帰します。
PUSH	W/L	Rn→@-SP 汎用レジスタの内容をスタックに退避します。
LDM	L	@SP+→Rn (レジスタ群) スタックから複数の汎用レジスタへその内容を復帰します。連続した番号の2、3または4本の汎用レジスタを指定できます。
STM	L	Rn (レジスタ群)→@-SP 複数の汎用レジスタの内容をスタックに退避します。連続した番号の2、3または4本の汎用レジスタを指定できます。
MOVA	B/W	EA→Rd 指定した汎用レジスタまたはメモリのデータをゼロ拡張およびシフトして、ディスプレースメントに加算し、結果を汎用レジスタに格納します。

表 1.5 ブロック転送命令

命令	サイズ	機能
EEPMOV.B EEPMOV.W	B	ブロック転送命令です。ER5で示されるアドレスから始まり、R4またはR4Lで指定される数のバイトデータを、ER6で示されるアドレスへ転送します。
MOVMD.B	B	ブロック転送命令です。ER5で示されるアドレスから始まり、R4で指定される数のバイトデータを、ER6で示されるアドレスへ転送します。
MOVMD.W	W	ブロック転送命令です。ER5で示されるアドレスから始まり、R4で指定される数のワードデータを、ER6で示されるアドレスへ転送します。
MOVMD.L	L	ブロック転送命令です。ER5で示されるアドレスから始まり、R4で指定される数のロングワードデータを、ER6で示されるアドレスへ転送します。
MOVSD.B	B	ゼロデータ検出付きのブロック転送命令です。ER5で示されるアドレスから始まり、R4で指定される数のバイトデータを、ER6で示されるアドレスへ転送します。途中でゼロデータが検出されると、データ転送を打ち切り、指定したアドレスに分岐します。

1. CPU

表 1.6 算術演算命令

命令	サイズ	機能
ADD SUB	B/W/L	(EAd) ±#IMM→(EAd)、(EAd) ±(EAs)→(EAd) イミディエイトデータ、汎用レジスタ、またはメモリの間でデータの加減算を行います。バイトサイズでの汎用レジスタとイミディエイトデータの減算はできません。
ADDX SUBX	B/W/L	(EAd) ±#IMM±C→(EAd)、(EAd) ±(EAs)±C→(EAd) イミディエイトデータ、汎用レジスタ、またはメモリの間でデータのキャリ付きの加減算を行います。メモリを指定するアドレッシングモードは、レジスタ間接、ポストデクリメントレジスタ間接です。
INC DEC	B/W/L	Rd±1→Rd、Rd±2→Rd 汎用レジスタに 1 または 2 を加減算します (バイトサイズでは 1 の加減算のみ可能です)。
ADDS SUBS	L	Rd±1→Rd、Rd±2→Rd、Rd±4→Rd 汎用レジスタに 1、2 または 4 を加減算します。
DAA DAS	B	Rd (10 進補正)→Rd 汎用レジスタ上の加減算結果を CCR を参照して 4 ビット 2 桁 BCD データに補正します。
MULXU	B/W	Rd×Rs→Rd 汎用レジスタと汎用レジスタの間の符号なし乗算を行います。 8 ビット×8 ビット→16 ビット、16 ビット×16 ビット→32 ビットの乗算が可能です。
MULU	W/L	Rd×Rs→Rd 汎用レジスタと汎用レジスタの間の符号なし乗算を行います。 16 ビット×16 ビット→16 ビット、32 ビット×32 ビット→32 ビットの乗算が可能です。
MULU/U*	L	Rd×Rs→Rd 汎用レジスタと汎用レジスタの間の 32 ビット×32 ビットの符号なし乗算を行い、結果の上位 32 ビットを得ます。
MULXS	B/W	Rd×Rs→Rd 汎用レジスタと汎用レジスタの間の符号付き乗算を行います。 8 ビット×8 ビット→16 ビット、16 ビット×16 ビット→32 ビットの乗算が可能です。
MULS	W/L	Rd×Rs→Rd 汎用レジスタと汎用レジスタの間の符号付き乗算を行います。 16 ビット×16 ビット→16 ビット、32 ビット×32 ビット→32 ビットの乗算が可能です。
MULS/U*	L	Rd×Rs→Rd 汎用レジスタと汎用レジスタの間の 32 ビット×32 ビットの符号付き乗算を行い、結果の上位 32 ビットを得ます。
DIVXU	B/W	Rd÷Rs→Rd 汎用レジスタと汎用レジスタの間の符号なし除算を行います。 16 ビット÷8 ビット→商 8 ビット余り 8 ビット、32 ビット÷16 ビット→商 16 ビット余り 16 ビットの除算が可能です。

命令	サイズ	機 能
DIVU	W/L	$Rd \div Rs \rightarrow Rd$ 汎用レジスタと汎用レジスタの間の符号なし除算を行います。 16 ビット÷16 ビット→商 16 ビット、32 ビット÷32 ビット→商 32 ビットの除算が可能です。
DIVXS	B/W	$Rd \div Rs \rightarrow Rd$ 汎用レジスタと汎用レジスタの間の符号付き除算を行います。 16 ビット÷8 ビット→商 8 ビット余り 8 ビット、32 ビット÷16 ビット→商 16 ビット余り 16 ビットの除算が可能です。
DIVS	W/L	$Rd \div Rs \rightarrow Rd$ 汎用レジスタと汎用レジスタの間の符号付き除算を行います。 16 ビット÷16 ビット→商 16 ビット、32 ビット÷32 ビット→商 32 ビットの除算が可能です。
CMP	B/W/L	$(EAd) - \#IMM, (EAd) - (EAs)$ イミディエイトデータ、汎用レジスタ、またはメモリの間でデータの比較を行い、その結果をCCRに格納します。
NEG	B/W/L	$0 - (EAd) \rightarrow (EAd)$ 汎用レジスタまたはメモリの内容の2の補数（算術的補数）を取ります。
EXTU	W/L	$(EAd) \text{ (ゼロ拡張)} \rightarrow (EAd)$ 汎用レジスタまたはメモリの下位 8 ビットまたは 16 ビットを、ワードサイズまたはロングワードサイズにゼロ拡張します。 下位 8 ビット→ワードサイズ、下位 8 ビット→ロングワードサイズ、下位 16 ビット→ロングワードサイズのゼロ拡張が可能です。
EXTS	W/L	$(EAd) \text{ (符号拡張)} \rightarrow (EAd)$ 汎用レジスタまたはメモリの下位 8 ビットまたは 16 ビットを、ワードサイズまたはロングワードサイズに符号拡張します。 下位 8 ビット→ワードサイズ、下位 8 ビット→ロングワードサイズ、下位 16 ビット→ロングワードサイズの符号拡張が可能です。
TAS	B	$@ERd - 0, 1 \rightarrow (<ビット 7> \text{ of } EAd)$ メモリの内容をテストした後、最上位ビット（ビット 7）を 1 にセットします。
MAC*	—	$(EAd) \times (EAs) + MAC \rightarrow MAC$ メモリとメモリの間の符号付乗算を行い、結果を MAC に加算します。
CLRMAC*	—	$0 \rightarrow MAC$ MAC をゼロクリアします。
LDMAC*	—	$Rs \rightarrow MAC$ 汎用レジスタの内容を MAC に転送します。
STMAC*	—	$MAC \rightarrow Rd$ MAC の内容を汎用レジスタに転送します。

【注】 * 乗算器サポート時のみ

1. CPU

表 1.7 論理演算命令

命令	サイズ	機能
AND	B/W/L	$(EAd) \wedge \#IMM \rightarrow (EAd)$ 、 $(EAd) \wedge (EAs) \rightarrow (EAd)$ イミディエイトデータ、汎用レジスタ、またはメモリの間でデータの論理積を取ります。
OR	B/W/L	$(EAd) \vee \#IMM \rightarrow (EAd)$ 、 $(EAd) \vee (EAs) \rightarrow (EAd)$ イミディエイトデータ、汎用レジスタ、またはメモリの間でデータの論理和を取ります。
XOR	B/W/L	$(EAd) \oplus \#IMM \rightarrow (EAd)$ 、 $(EAd) \oplus (EAs) \rightarrow (EAd)$ イミディエイトデータ、汎用レジスタ、またはメモリの間でデータの排他的論理和を取ります。
NOT	B/W/L	$\sim (EAd) \rightarrow (EAd)$ 汎用レジスタまたはメモリの内容の1の補数（論理的補数）を取ります。

表 1.8 シフト命令

命令	サイズ	機能
SHLL SHLR	B/W/L	$(EAd) \text{ (シフト処理)} \rightarrow (EAd)$ 汎用レジスタまたはメモリの内容を論理的にシフトします。汎用レジスタまたはメモリに対して1、2、4、8または16ビットのシフトが可能です。汎用レジスタに対しては、任意ビットのシフトが可能です。この場合、シフトビット数は、5ビットのイミディエイトデータまたは汎用レジスタの内容下位5ビットで指定します。
SHAL SHAR	B/W/L	$(EAd) \text{ (シフト処理)} \rightarrow (EAd)$ 汎用レジスタまたはメモリの内容を算術的にシフトします。1または2ビットのシフトが可能です。
ROTL ROTR	B/W/L	$(EAd) \text{ (ローテート処理)} \rightarrow (EAd)$ 汎用レジスタまたはメモリの内容をローテートします。1または2ビットのシフトが可能です。
ROTXL ROTXR	B/W/L	$(EAd) \text{ (ローテート処理)} \rightarrow (EAd)$ 汎用レジスタまたはメモリの内容をキャリフラグを含めてローテートします。1または2ビットのシフトが可能です。

表 1.9 ビット操作命令

命令	サイズ	機能
BSET	B	1→ (<ビット番号>of<EAd>) 汎用レジスタまたはメモリの指定された 1 ビットを 1 にセットします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BSET/cc	B	if cc, 1→ (<ビット番号>of<EAd>) 指定した条件が成立しているとき、メモリの指定された 1 ビットを 1 にセットします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。条件は、Z=1、Z=0 が指定可能です。
BCLR	B	0→ (<ビット番号>of<EAd>) 汎用レジスタまたはメモリの指定された 1 ビットを 0 にクリアします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BCLR/cc	B	if cc, 0→ (<ビット番号>of<EAd>) 指定した条件が成立しているとき、メモリの指定された 1 ビットを 0 にクリアします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。条件は、Z=1、Z=0 が指定可能です。
BNOT	B	~ (<ビット番号>of<EAd>) → (<ビット番号>of<EAd>) 汎用レジスタまたはメモリの指定された 1 ビットを反転します。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BTST	B	~ (<ビット番号>of<EAd>) →Z 汎用レジスタまたはメモリの指定された 1 ビットをテストし、ゼロフラグに反映します。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
BAND	B	C∧ (<ビット番号>of<EAd>) →C 汎用レジスタまたはメモリの指定された 1 ビットとキャリフラグとの論理積をとり、結果をキャリフラグに格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BIAND	B	C∧[~ (<ビット番号>of<EAd>)] →C 汎用レジスタまたはメモリの指定された 1 ビットを反転し、キャリフラグとの論理積をとり、結果をキャリフラグに格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BOR	B	C∨ (<ビット番号>of<EAd>) →C 汎用レジスタまたはメモリの指定された 1 ビットとキャリフラグとの論理和をとり、結果をキャリフラグに格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BIOR	B	C∨[~ (<ビット番号>of<EAd>)] →C 汎用レジスタまたはメモリの指定された 1 ビットを反転し、キャリフラグとの論理和をとり、結果をキャリフラグに格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。
BXOR	B	C⊕ (<ビット番号>of<EAd>) →C 汎用レジスタまたはメモリの指定された 1 ビットとキャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。ビット番号は、3 ビットのイミディエイトデータで指定します。

1. CPU

命令	サイズ	機能
BIXOR	B	$C \oplus [\sim (\text{ビット番号} > \text{of} < \text{EAd} >)] \rightarrow C$ 汎用レジスタまたはメモリの指定された1ビットを反転し、キャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定します。
BLD	B	$(\text{ビット番号} > \text{of} < \text{EAd} >) \rightarrow C$ 汎用レジスタまたはメモリの指定された1ビットをキャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定します。
BILD	B	$\sim (\text{ビット番号} > \text{of} < \text{EAd} >) \rightarrow C$ 汎用レジスタまたはメモリの指定された1ビットを反転し、キャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定します。
BST	B	$C \rightarrow (\text{ビット番号} > \text{of} < \text{EAd} >)$ 汎用レジスタまたはメモリの指定された1ビットに、キャリフラグの内容を転送します。ビット番号は、3ビットのイミディエイトデータで指定します。
BSTZ	B	$Z \rightarrow (\text{ビット番号} > \text{of} < \text{EAd} >)$ メモリの指定された1ビットに、ゼロフラグの内容を転送します。ビット番号は、3ビットのイミディエイトデータで指定します。
BIST	B	$\sim C \rightarrow (\text{ビット番号} > \text{of} < \text{EAd} >)$ 汎用レジスタまたはメモリの指定された1ビットに、キャリフラグを反転して転送します。ビット番号は、3ビットのイミディエイトデータで指定します。
BISTZ	B	$\sim Z \rightarrow (\text{ビット番号} > \text{of} < \text{EAd} >)$ メモリの指定された1ビットに、ゼロフラグを反転して転送します。ビット番号は、3ビットのイミディエイトデータで指定します。
BFLD	B	$(\text{EAs}) (\text{ビットフィールド}) \rightarrow \text{Rd}$ メモリのオペランドの指定したビットフィールドを、指定した汎用レジスタの下位側に転送します。
BFST	B	$\text{Rs} \rightarrow (\text{EAd}) (\text{ビットフィールド})$ メモリのオペランドの指定したビットフィールドへ、指定した汎用レジスタの下位側を転送します。

表 1.10 分岐命令

命令	サイズ	機能
BRA/BS BRA/BC	B	メモリのオペランドの指定したビットをテストし、指定した条件が成立しているとき、指定されたアドレスへ分岐します。
BSR/BS BSR/BC	B	メモリのオペランドの指定したビットをテストし、指定した条件が成立しているとき、指定されたアドレスへサブルーチン分岐します。
Bcc	—	指定した条件が成立しているとき、指定されたアドレスへ分岐します。
BRA/S	—	次の命令を実行した後、指定されたアドレスに無条件に分岐します。次の命令は1ワード命令で、かつブロック転送命令、分岐命令以外に限定されます。
JMP	—	指定されたアドレスへ無条件に分岐します。
BSR	—	指定されたアドレスへサブルーチン分岐します。
JSR	—	指定されたアドレスへサブルーチン分岐します。
RTS	—	サブルーチンから復帰します。
RTS/L	—	スタックから複数の汎用レジスタへその内容を復帰し、サブルーチンから復帰します。

1. CPU

表 1.11 システム制御命令

命令	サイズ	機能
TRAPA	—	命令トラップ例外処理を行います。
RTE	—	例外処理ルーチンから復帰します。
RTE/L	—	スタックから複数の汎用レジスタへその内容を復帰し、例外処理ルーチンから復帰します。
SLEEP	—	低消費電力状態に遷移します。
LDC	B/W	#IMM→CCR、(EAs)→CCR、#IMM→EXR、(EAs)→EXR イミディエイトデータ、汎用レジスタまたはメモリの内容を CCR、EXR へ転送します。CCR、EXR は 8 ビットですが、メモリとの転送はワードサイズで行われ、上位 8 ビットが有効です。
	L	Rs→VBR、Rs→SBR 汎用レジスタの内容を VBR、SBR へ転送します。
STC	B/W	CCR→(EAd)、EXR→(EAd) CCR、EXR の内容を汎用レジスタまたはメモリへ転送します。 CCR、EXR は 8 ビットですが、メモリとの転送はワードサイズで行われ、上位 8 ビットが有効です。
	L	VBR→Rd、SBR→Rd VBR、SBR の内容を汎用レジスタへ転送します。
ANDC	B	CCR∧#IMM→CCR、EXR∧#IMM→EXR CCR、EXR とイミディエイトデータの論理積をとります。
ORC	B	CCR∨#IMM→CCR、EXR∨#IMM→EXR CCR、EXR とイミディエイトデータの論理和をとります。
XORC	B	CCR⊕#IMM→CCR、EXR⊕#IMM→EXR CCR、EXR とイミディエイトデータの排他的論理和をとります。
NOP	—	PC+2→PC PC のインクリメントだけを行います。

1.7.3 命令の基本フォーマット

H8SX CPU の命令は、2 バイト（ワード）を単位にしています。各命令はオペレーションフィールド（op）、レジスタフィールド（r）、EA 拡張部（EA）、およびコンディションフィールド（cc）から構成されています。

図 1.14 に命令フォーマットの例を示します。




図 1.14 命令フォーマットの例

- オペレーションフィールド

命令の機能を表し、アドレッシングモードの指定、オペランドの処理内容を指定します。命令の先頭 4 ビットを必ず含みます。2つのオペレーションフィールドを持つ場合もあります。

- レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき 3 ビット、データレジスタのとき 3 ビットまたは 4 ビットです。2つのレジスタフィールドを持つ場合、またはレジスタフィールドを持たない場合もあります。

- EA拡張部

イミディエイトデータ、絶対アドレスまたはディスプレイースメントを指定します。8 ビット、16 ビット、または 32 ビットです。

- コンディションフィールド

Bcc 命令の分岐条件を指定します。

1.8 アドレッシングモードと実効アドレスの計算方法

H8SX CPU は表 1.12 に示すように、11 種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および絶対アドレスが使用できます。さらに、オペランド中のビット番号を指定するためにレジスタ直接（BSET、BCLR、BNOT、BTST の各命令）、およびイミディエイト（3 ビット）が独立して使用できます。

表 1.12 アドレッシングモード一覧表

No.	アドレッシングモード	記号
1	レジスタ直接	Rn
2	レジスタ間接	@ERn
3	ディスプレイースメント付レジスタ間接	@(d:2,ERn)/@(d:16,ERn)/@(d:32,ERn)
4	ディスプレイースメント付インデックスレジスタ間接	@(d:16,RnL.B)/@(d:16,Rn.W)/@(d:16,ERn.L) @(d:32,RnL.B)/@(d:32,Rn.W)/@(d:32,ERn.L)
5	ポストインクリメントレジスタ間接 プリデクリメントレジスタ間接 プリインクリメントレジスタ間接 ポストデクリメントレジスタ間接	@ERn+ @-ERn @+ERn @ERn-
6	絶対アドレス	@aa:8/@aa:16/@aa:24/@aa:32
7	イミディエイト	#xx:3/#xx:4/#xx:8/#xx:16/#xx:32
8	プログラムカウンタ相対	@(d:8,PC)/@(d:16,PC)
9	プログラムカウンタインデックスレジスタ相対	@(RnL.B,PC)/@(Rn.W,PC)/@(ERn.L,PC)
10	メモリ間接	@@aa:8
11	拡張メモリ間接	@@ vec:7

1.8.1 レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ（8 ビット、16 ビットまたは 32 ビット）が、オペランドとなります。

8 ビットレジスタとしては、R0H～R7H、R0L～R7L を指定可能です。

16 ビットレジスタとしては、R0～R7、E0～E7 を指定可能です。

32 ビットレジスタとしては、ER0～ER7 を指定可能です。

1.8.2 レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容を、アドレスとしてメモリ上のオペランドを指定します。

アドバンスモードのとき、分岐命令では下位 24 ビットが有効になり、上位 8 ビットはすべて 0 (H'00) と見なされます。

1.8.3 ディスプレースメント付レジスタ間接 @ (d:2,ERn) /@ (d:16,ERn) /@ (d:32,ERn)

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容に、命令コード中に含まれる 16 ビットディスプレースメント、または 32 ビットディスプレースメントを加算した内容をアドレスとしてメモリ上のオペランドを指定します。加算に際して、16 ビットディスプレースメントは符号拡張されます。

また、データのサイズがバイトの場合は、ディスプレースメントが 1、2、3 のとき短縮形@ (d:2,ERn) が用意されています。同様に、ワードの場合は 2、4、6 のとき、ロングワードの場合は 4、8、12 のとき、それぞれ短縮形@ (d:2,ERn) が用意されています。

1.8.4 ディスプレースメント付インデックスレジスタ間接 @(d:16,RnL.B)/@(d:32,RnL.B)/@(d:16,Rn.W)/@(d:32,Rn.W)/@(d:16,ERn.L)/@(d:32,ERn.L)

命令コードのレジスタフィールドで指定されるアドレスレジスタの指定されたビット数 (RnL、Rn、ERn) の内容を 32 ビットにゼロ拡張し、1、2 または 4 を乗算し、乗算結果と命令コード中に含まれる 16 ビットディスプレースメント、または 32 ビットディスプレースメントを加算した内容を、アドレスとしてメモリ上のオペランドを指定します。指定するメモリ上のオペランドサイズに応じて、バイトサイズでは 1、ワードサイズでは 2、ロングワードサイズでは 4 が、それぞれ乗算されます。加算に際して、16 ビットディスプレースメントは符号拡張されます。

1.8.5 プリ/ポストインクリメント/デクリメントレジスタ間接 @ERn+/@-ERn/@+ERn/@ERn-

(1) ポストインクリメントレジスタ間接 @ERn+

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容を、アドレスとしてメモリ上のオペランドを指定します。その後、アドレスレジスタの内容に 1、2 または 4 が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは 1、ワードサイズでは 2、ロングワードサイズでは 4 が、それぞれ加算されます。

(2) プリデクリメントレジスタ間接 @-ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容から、1、2 または 4 を減算した内容を、アドレスとしてメモリ上のオペランドを指定します。その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは 1、ワードサイズでは 2、ロングワードサイズでは 4 が、それぞれ減算されます。

(3) プリインクリメントレジスタ間接 @+ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容から、1、2 または 4 を加算した内容を、アドレスとしてメモリ上のオペランドを指定します。その後、加算結果がアドレスレジスタに格納さ

1. CPU

れます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4が、それぞれ加算されます。

(4) ポストデクリメントレジスタ間接 @ERn-

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容を、アドレスとしてメモリ上のオペランドを指定します。その後、アドレスレジスタの内容に1、2または4が減算され、減算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4が、それぞれ減算されます。

以上の(1)~(4)の場合、アドレスレジスタで指定した汎用レジスタをデータレジスタとして、メモリへのライトを行う場合、実効アドレス計算後の汎用レジスタの内容がライトされます。また、同一の汎用レジスタを指定して2つの実効アドレス計算を行う場合、1回目の実効アドレス計算後の汎用レジスタの内容が、2回目の実効アドレス計算に用いられます。

例1 MOV.W R0, @ER0+

実行前のER0がH'12345678のときH'12345678番地にH'567Aがライトされます。

例2 MOV.B @ER0+, @ER0+

実行前のER0がH'00001000のときH'00001000番地をリードし、H'00001001番地へライトします。

実行後のER0はH'00001002です。

例3 XOR.B R0L, @ER0+

実行前のER0がH'00001234のときH'00001234番地をリードし、リードデータとH'35の排他的論理和をとり、結果をH'00001234番地へライトします。

実行後のER0はH'00001235です。

1.8.6 絶対アドレス @aa:8/@aa:16/@aa:24/@aa:32

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。

絶対アドレスは8ビット (@aa:8)、16ビット (@aa:16)、24ビット (@aa:24)、または32ビット (@aa:32)です。

データ領域としては、8ビット (@aa:8)、16ビット (@aa:16)、または32ビット (@aa:32)を使用します。8ビット絶対アドレスの場合、上位24ビットはSBRで指定されます。16ビット絶対アドレスの場合、上位16ビットは符号拡張されます。32ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

プログラム領域としては24ビット (@aa:24)、または32ビット (@aa:32)を使用します。24ビット (@aa:24)のとき上位8ビットはすべて0 (H'00) となります。

絶対アドレスのアクセス範囲を表1.13に示します。

表 1.13 絶対アドレスのアクセス範囲

絶対アドレス		ノーマルモード	ミドルモード	アドバンスモード	マキシマムモード
データ領域	8 ビット (@aa:8)	SBR を上位アドレスとした任意の連続した 256 バイト			
	16 ビット (@aa:16)	H'0000~H'FFFF	H'000000~ H'007FFF、 H'FF8000~ H'FFFFFF	H'00000000~H'00007FFF、 H'FFFF8000~H'FFFFFFF	
	32 ビット (@aa:32)			H'00000000~H'FFFFFFF	
プログラム領域	24 ビット (@aa:24)	H'000000~ H'FFFFFF	H'00000000~ H'FFFFFF	H'00000000~H'00FFFFFF	
	32 ビット (@aa:32)			H'00000000~ H'00FFFFFF	H'00000000~ H'FFFFFF

1.8.7 イミディエイト #xx

命令コード中に含まれる 8 ビット (#xx:8)、16 ビット (#xx:16)、または 32 ビット (#xx:32) のデータを直接オペランドとして使用します。

短縮形として、3 ビットまたは 4 ビットのイミディエイトデータを使用可能な場合があります。

データのサイズ (バイト/ワード/ロングワード) より、イミディエイトデータのビット数が小さい場合にはゼロ拡張されます。

なお、ADDS、SUBS、INC、DEC 命令では、イミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための 3 ビットのイミディエイトデータが命令コード中に含まれる場合があります。BFLD、BFST 命令では、ビットフィールドを指定するための 8 ビットのイミディエイトデータが命令コードの中に含まれます。また、TRAPA 命令では、ベクタアドレスを指定するための 2 ビットのイミディエイトデータが命令コードの中に含まれます。

1.8.8 プログラムカウンタ相対 @ (d:8, PC) /@ (d:16, PC)

Bcc、BSR 命令で使用されます。PC の内容で指定される 32 ビットのアドレスに、命令コード中に含まれる 8 ビット、または 16 ビットディスプレースメントを加算して、32 ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは 32 ビットに符号拡張されます。また、加算される PC の内容は、次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して、-126~+128 バイト (-63~+64 ワード)、または -32766~+32768 バイト (-16383~+16384 ワード) です。このとき、加算結果が偶数となるようにしてください。アドバンスモードのとき、加算結果は下位 24 ビットが有効になり、上位 8 ビットはすべて 0 (H'00) と見なされます。

1. CPU

1.8.9 プログラムカウンタインデックス相対 @ (RnL,B, PC) /@ (Rn.W, PC) / @ (ERn.L, PC)

Bcc, BSR 命令で使用されます。命令コードのレジスタフィールドで指定されるアドレスレジスタの指定されたビット数 (RnL, Rn, ERn) の内容を 32 ビットにゼロ拡張し、2 を乗算し、乗算結果と PC の内容で指定される 32 ビットのアドレスを加算して、32 ビットの分岐アドレスを生成します。加算される PC の内容は、次の命令の先頭アドレスとなっています。アドバンスモードのとき、加算結果は下位 24 ビットが有効になり、上位 8 ビットはすべて 0 (H'00) と見なされます。

1.8.10 メモリ間接 @@aa:8

JMP, JSR 命令で使用されます。命令コード中に含まれる 8 ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。

8 ビット絶対アドレスの上位ビットはすべて 0 となりますので、分岐アドレスを格納できるのは、0~255 (ノーマルモードのとき H'0000~H'00FF、ノーマルモード以外のとき H'000000~H'0000FF) 番地です。

ノーマルモードの場合は、メモリ上のオペランドはワードサイズで指定し、16 ビットの分岐アドレスを生成します。

そのほかの場合は、メモリ上のオペランドはロングワードサイズで指定します。ミドルモードとアドバンスモードの場合は、このうち先頭の 1 バイトはすべて 0 (H'00) とみなされます。

ただし、分岐アドレスを格納可能なアドレスの先頭領域は、例外処理ベクタ領域と共通になっていますので注意してください。なお、リセットおよび CPU アドレスエラー以外の例外処理ベクタのアドレスは VBR で変更できます。

メモリ間接による分岐アドレスの指定を図 1.15 に示します。




図 1.15 メモリ間接による分岐アドレスの指定

1.8.11 拡張メモリ間接 @@vec:7

JMP、JSR 命令で使用されます。命令コード中に含まれる 7 ビットのデータに H'80 を加算し、2 または 4 を乗算し、乗算結果でメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。

分岐アドレスを格納できるのは、ノーマルモードのとき H'0100～H'01FF、ノーマルモード以外のとき H'000200～H'0003FF 番地です。なお、アセンブラ表記上は、分岐アドレスを格納するアドレスを指定します。

ノーマルモードの場合は、メモリ上のオペランドはワードサイズで指定し、16 ビットの分岐アドレスを生成します。

そのほかの場合は、メモリ上のオペランドはロングワードサイズで指定します。ミドルモードとアドバンスドモードの場合は、このうち先頭の 1 バイトはすべて 0 (H'00) と見なされます。

1.8.12 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス (EA : Effective Address) の計算法を表 1.14、表 1.15 に示します。

CPU 動作モードに応じて、実効アドレス計算結果の下位ビットが有効になり、上位ビットは無視 (ゼロ拡張、または符号拡張) されます。

例えばミドルモードのとき、














1. 転送命令、演算命令の実効アドレスの下位 16 ビットが有効になり、上位 16 ビットは符号拡張されます。
2. 分岐命令では、実効アドレスの下位 24 ビットが有効になり、上位 8 ビットはゼロ拡張されます。

1. CPU

表 1.14 転送/演算命令の実効アドレスの計算方法

No.	アドレッシングモード・命令フォーマット	実効アドレスの計算方法	実効アドレス (EA)
1	イミディエイト 		
2	レジスタ直接 		
3	レジスタ間接 	汎用レジスタの内容	
4	・16ビットディスプレースメント付きレジスタ間接 	汎用レジスタの内容 + 符号拡張した16ビットdisp	
	・32ビットディスプレースメント付きレジスタ間接 	汎用レジスタの内容 + disp	
5	・16ビットディスプレースメントインデックスレジスタ間接 	汎用レジスタRL/R/ERの内容 + 0拡張 + 符号拡張した16ビットdisp	
	・32ビットディスプレースメントインデックスレジスタ間接 	汎用レジスタRL/R/ERの内容 + 0拡張 + disp	
6	・ポストインクリメント/デクリメントレジスタ間接 	汎用レジスタの内容 + 1 or 2 or 4	
	・プリインクリメント/デクリメントレジスタ間接 	汎用レジスタの内容 + 1 or 2 or 4 (with -1 sign)	
7	・8ビット絶対アドレス 	SBR + aa	
	・16ビット絶対アドレス 	符号拡張した16ビットaa	
	・32ビット絶対アドレス 	aa	

表 1.15 分岐命令の実効アドレスの計算方法

No.	アドレッシングモード・命令フォーマット	実効アドレスの計算方法	実効アドレス (EA)
1	レジスタ間接 		
2	・プログラムカウンタ相対ディスペースメント8ビット 		
	・プログラムカウンタ相対ディスペースメント16ビット 		
3	プログラムカウンタインデックスレジスタ相対 		
4	・24ビット絶対アドレス 		
	・32ビット絶対アドレス 		
5	メモリ間接 		
6	拡張メモリ間接 		

1.8.13 MOVA 命令

MOVA 命令は、実効アドレスを汎用レジスタに格納します。

- 表1.14のNo.2のアドレッシングモードでデータを取得します。
- 次に、このデータを表1.14のNo.5の汎用レジスタの代わりにインデックスとした実効アドレス計算を行い、その結果を汎用レジスタに格納します。

詳細は、「2.2.66 MOVA」を参照してください。

1. CPU

2. 各命令の説明


2.1 「各命令の説明」形式の見方

「2.2 各命令の説明」の形式の見方について説明します。

ニーモニック (命令のニーモニックを示します。)	フルネーム (命令のフルネームを示します。)	分類 (命令の機能を示します。)
(1) アセンブラフォーマット 命令のアセンブラフォーマットを示します。(「2.1.1 アセンブラフォーマット」を参照)		
(2) オペレーション 命令の操作を簡潔に示します。(「2.1.2 オペレーション」を参照)		
(3) オペランドサイズ 使用できるオペランドのサイズを示します。		
(4) 説明 命令の動作について詳細に説明します。		
(5) コンディションコード 命令実行後のコンディションコードレジスタ (CCR) の各ビットの変化を示します。 (「2.1.3 コンディションコード」を参照)		
(6) 使用可能な汎用レジスタ 命令コードのレジスタフィールドで指定できるレジスタを示します。		
(7) 使用可能なアドレッシングモード 使用可能なアドレッシングモードを示します。		
(8) 注意事項 命令を実行する上での注意事項などを示します。		

2. 各命令の説明

2.1.1 アセンブラフォーマット



オペランドサイズは、バイト (B)、ワード (W)、ロングワード (L) があります。命令によって、使用できるオペランドサイズは異なります。

<EA>は、複数のアドレッシングモードが使用できることを示します。本 CPU がサポートするアドレッシングモードは、次の 11 種類です。実効アドレスの計算方法については「1.8 アドレッシングモードと実効アドレスの計算方法」を参照してください。

記号	アドレッシングモード
Rn	レジスタ直接
@ERn	レジスタ間接
@(d:2,ERn)/@(d:16,ERn)/@(d:32,ERn)	ディスプレイメント付レジスタ間接
@(d:16,RnL.B)/@(d:16,Rn.W)/@(d:16,ERn.L) @(d:32,RnL.B)/@(d:32,Rn.W)/@(d:32,ERn.L)	ディスプレイメント付インデックスレジスタ間接
@ERn+	ポストインクリメントレジスタ間接
@-ERn	プリデクリメントレジスタ間接
@+ERn	プリインクリメントレジスタ間接
@ERn-	ポストデクリメントレジスタ間接
@aa:8/@aa:16/@aa:24/@aa:32	絶対アドレス
#xx:3/#xx:4/#xx:8/#xx:16/#xx:32	イミディエイト
@(d:8,PC)/@(d:16,PC)	プログラムカウンタ相対
@(RnL.B,PC)/@(Rn.W,PC)/@(ERn.L,PC)	プログラムカウンタインデックスレジスタ相対
@@aa:8	メモリ間接
@@vec:7	拡張メモリ間接

なお、:8/:16/:24/:32 は省略することができます。特に絶対アドレス、およびディスプレイメントについては:8/:16/:24/:32 を省略すると、値の範囲に応じてアセンブラが最適化を行います。

【注】 #xx (:2)、#xx (:3)の:2、:3 は指定可能なビット長を表しています。

アセンブラ表記上は (:2)、(:3)を付けないでください。

(例) TRAPA #3

2.1.2 オペレーション

オペレーションの欄で使用されている記号と動作記号を以下に示します。

記号	説明
Rd	汎用レジスタ（デスティネーション側）*
Rs	汎用レジスタ（ソース側）*
Rn	汎用レジスタ*
ERn	汎用レジスタ（32ビットレジスタ）
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
EXR	エクステンドレジスタ
CCR	コンディションコードレジスタ
VBR	ベクタベースレジスタ
SBR	ショートアドレスベースレジスタ
N	CCRのN（ネガティブ）フラグ
Z	CCRのZ（ゼロ）フラグ
V	CCRのV（オーバーフロー）フラグ
C	CCRのC（キャリ）フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
∧	論理積
∨	論理和
⊕	排他的論理和
→	転送
~	反転論理（論理的補数）
:8/:16/:24/:32	8/16/24/32ビット長

【注】* 汎用レジスタは、8ビット（R0H~R7H、R0L~R7L）、16ビット（R0~R7、E0~E7）、または32ビットレジスタ（ER0~ER7）です。

2. 各命令の説明

2.1.3 コンディションコード

コンディションコードの欄で使用されている記号を以下に示します。

記号	内容
↓	実行結果にしたがって変化することを表します。
*	不確定であることを表します（値を保証しません）。
0	常に0にクリアされることを表します。
1	常に1にセットされることを表します。
—	実行結果に影響を受けないことを表します。
△	条件によって異なります。注意事項を参照してください。

2.1.4 インストラクションフォーマット

インストラクションフォーマットの欄で使用されている記号を以下に示します。

記号	内容
IMM	イミディエイトデータ（2、3、8、16、32ビット）
abs	絶対アドレス（8、16、24、32ビット）
disp	ディスプレイースメント（8、16、32ビット）
rs、rd、rn	レジスタフィールド（4ビット） rs、rd、rnはそれぞれオペランドの形式のRs、Rd、Rnに対応
ers、erd、ern	レジスタフィールド（3ビット） ers、erd、ernはオペランドの形式のERs、ERd、ERnに対応

2.1.5 レジスタの指定方法

(1) アドレスレジスタの指定

汎用レジスタをアドレスレジスタとして使用するときは、3ビットのレジスタフィールド（ers、erd）で指定されます。

(2) データレジスタの指定

汎用レジスタは、データレジスタとして使用するとき、32ビット、16ビットまたは8ビットレジスタです。

32ビットレジスタとして使用するとき、3ビットレジスタフィールド（ers、erd、ern）で指定されます。

16ビットレジスタとして使用するとき、4ビットのレジスタフィールド（rs、rd、m）で指定されます。このときレジスタフィールドの下位3ビットがレジスタ番号を示し、上位1ビットが1のとき汎用レジスタ En が指定され、0のとき汎用レジスタ Rn が指定されます。

また、8ビットレジスタとして使用するとき、4ビットのレジスタフィールド（rs、rd、m）で指定されます。また、このときレジスタフィールドの下位3ビットがレジスタ番号を示し、上位1ビットが1のとき汎用レジスタ RnL が指定され、0のとき汎用レジスタ RnH が指定されます。

この対応を以下に示します。


アドレスレジスタ 32ビットレジスタ		16ビットレジスタ		8ビットレジスタ	
レジスタ フィールド	汎用レジスタ	レジスタ フィールド	汎用レジスタ	レジスタ フィールド	汎用レジスタ
000	ER0	0000	R0	0000	R0H
001	ER1	0001	R1	0001	R1H
:	:	:	:	:	:
:	:	:	:	:	:
:	:	:	:	:	:
:	:	:	:	:	:
111	ER7	0111	R7	0111	R7H
		1000	E0	1000	R0L
		1001	E1	1001	R1L
		:	:	:	:
		:	:	:	:
		:	:	:	:
		:	:	:	:
		1111	E7	1111	R7L

2. 各命令の説明


2.1.6 ビット操作命令におけるビットデータのアクセス方法

ビットデータは、レジスタまたはメモリ上のオペランドデータ（バイト）の第nビット（n=0, 1, 2, 3, …7）という形でアクセスされます。このとき、ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容（下位3ビットのみ有効）によって指定されます。

- （例1）R2Hのビット3を1にセットする場合



- （例2）H'FFFF02番地のビット5をビットアキュムレータに転送する場合



なお、ビット操作命令のオペランドサイズおよびアドレス形式は、レジスタまたはメモリ上のオペランドデータについて示しています。

2.2 各命令の説明

2.2.1 ADD

ADD binary

2 進加算

(1) アセンブラフォーマット

ADD.Sz <EAs>, <EAd>

(2) オペレーション

 $\langle EAd \rangle + \langle EAs \rangle \rightarrow \langle EAd \rangle$

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd> (デスティネーションオペランド) とソースオペランド<EAs>を加算し、結果をデスティネーションのロケーションに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
–	–	↕	–	↕	↕	↕	↕

H : 最上位ビットから4ビットめ (ビット27、ビット11、ビット3) にキャリが発生したとき1にセットされ、それ以外のときは0にクリアされます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : オーバフローが発生したときは1にセットされ、それ以外のときは0にクリアされます。

C : 最上位ビット (ビット31、ビット15、ビット7) にキャリが発生したとき1にセットされ、それ以外のときは0にクリアされます。

2. 各命令の説明

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
ソース	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L、R0~R7、ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
ロングワード		ER0~ER7	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L、R0~R7、ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
ロングワード		ER0~ER7	

(7) 使用可能なアドレッシングモード

ソース	デスティネーション																	
	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL,B)	@(d : 16,Rd,W)	@(d : 16,ERdL)	@(d : 32,RdL,B)	@(d : 32,Rd,W)	@(d : 32,ERdL)	@aa : 8	@aa : 16	@aa : 32
#x : 3(1-7)	WL	W															W	W
#x : 8	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B
#x : 16	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL		WL	WL
#x : 32	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L		L	L
Rs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL
@ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 2,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs+	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@+ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@-ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,RsL,B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,Rs,W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERsL)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,RsL,B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,Rs,W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERsL)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 8	B																	
@aa : 16	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 32	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL

2.2.2 ADDS

ADD with Sign extention アドレスデータ 2 進加算

(1) アセンブラフォーマット

ADDS #1,ERd

ADDS #2,ERd

ADDS #4,ERd

(2) オペレーション

ERd+1→ERd

ERd+2→ERd

ERd+4→ERd

(3) オペランドサイズ

ロングワード

(4) 説明

32 ビットレジスタ ERd の内容（デスティネーションオペランド）に 1、2 または 4 を加算します。

ADD 命令とは異なり、コンディションコードは実行前の値を保持します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.3 ADDX

ADD with eXtend carry

キャリ付き加算

(1) アセンブラフォーマット

ADDX.Sz <EAs>,<EAd>

(2) オペレーション

<EAd> + <EAs> + C → <EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd>（デスティネーションオペランド）とソースオペランド<EAs>とキャリフラグの値を加算し、結果をデスティネーションのロケーションに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	↓	-	↓	↓	↓	↓

H : 最上位ビットから4ビットめ（ビット27、ビット11、ビット3）にキャリが発生したとき1にセットされ、それ以外のときは0にクリアされます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき実行前の値が保持され、それ以外のときは0にクリアされます。

V : オーバフローが発生したときは1にセットされ、それ以外のときは0にクリアされます。

C : 最上位ビット（ビット31、ビット15、ビット7）にキャリが発生したとき1にセットされ、それ以外のときは0にクリアされます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
ソース	アドレスレジスタ	ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
	ロングワード	ER0~ER7	
デスティネーション	アドレスレジスタ	ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
		ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

ソース	デスティネーション																	
	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL.B)	@(d : 16,Rd.W)	@(d : 16,ERdL)	@(d : 32,RdL.B)	@(d : 32,Rd.W)	@(d : 32,ERdL)	@aa : 8	@aa : 16	@aa : 32
#x : 3(1-7)																		
#x : 8	B	B					B											
#x : 16	W	W					W											
#x : 32	L	L					L											
Rs	BWL	BWL					BWL											
@ERs	BWL	BWL																
@(d : 2,ERs)																		
@(d : 16,ERs)																		
@(d : 32,ERs)																		
@ERs+																		
@ERs-	BWL						BWL											
@+ERs																		
@-ERs																		
@(d : 16,RsL.B)																		
@(d : 16,Rs.W)																		
@(d : 16,ERs.L)																		
@(d : 32,RsL.B)																		
@(d : 32,Rs.W)																		
@(d : 32,ERs.L)																		
@aa : 8																		
@aa : 16																		
@aa : 32																		

2. 各命令の説明

2.2.4 AND

AND logical

論理積

(1) アセンブラフォーマット

AND.Sz <EAs>,<EAd>

(2) オペレーション

<EAd> ∧ <EAs> → <EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd>（デスティネーションオペランド）とソースオペランド<EAs>の論理積をとり、結果をデスティネーションのロケーションに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	0	-

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : 常に0にクリアされます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
ソース	アドレスレジスタ		ER0~ER7
	インデックスレジスタ		R0L~R7L, R0~R7, ER0~ER7
	データレジスタ	バイト	R0L~R7L, R0H~R7H
		ワード	R0~R7, E0~E7
	ロングワード	ER0~ER7	
デスティネーション	アドレスレジスタ		ER0~ER7
	インデックスレジスタ		R0L~R7L, R0~R7, ER0~ER7
	データレジスタ	バイト	R0L~R7L, R0H~R7H
		ワード	R0~R7, E0~E7
		ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

ソース	デスティネーション																	
	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL.B)	@(d : 16,Rd.W)	@(d : 16,ERdL)	@(d : 32,RdL.B)	@(d : 32,Rd.W)	@(d : 32,ERdL)	@aa : 8	@aa : 16	@aa : 32
#x : 3(1-7)																		
#x : 8	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B
#x : 16	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL
#x : 32	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L
Rs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL
@ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 2,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs+	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@+ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@-ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 8	B																	
@aa : 16	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 32	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL

2. 各命令の説明

2.2.5 ANDC

AND Control register

CCR との論理積

(1) アセンブラフォーマット

ANDC #xx:8,CCR

(2) オペレーション

CCR \wedge #IMM \rightarrow CCR

(3) オペランドサイズ

バイト

(4) 説明

CCRの内容とイミディエイトデータの論理積をとり、結果をCCRに格納します。

なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
↕	↕	↕	↕	↕	↕	↕	↕

I : 実行結果の対応するビットの値が格納されます。

UI : 実行結果の対応するビットの値が格納されます。

H : 実行結果の対応するビットの値が格納されます。

U : 実行結果の対応するビットの値が格納されます。

N : 実行結果の対応するビットの値が格納されます。

Z : 実行結果の対応するビットの値が格納されます。

V : 実行結果の対応するビットの値が格納されます。

C : 実行結果の対応するビットの値が格納されます。

(6) 使用可能なアドレッシングモード

イミディエイト

2.2.6 ANDC

AND Control register

EXR との論理積

(1) アセンブラフォーマット

ANDC #xx:8,EXR

(2) オペレーション

EXR \wedge #IMM \rightarrow EXR

(3) オペランドサイズ

バイト

(4) 説明

EXRの内容とイミディエイトデータの論理積をとり、結果をEXRに格納します。

なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能なアドレッシングモード

イミディエイト

2. 各命令の説明

2.2.7 BAND

Bit AND

ビット論理積

(1) アセンブラフォーマット

BAND #xx:3,<EAd>

(2) オペレーション


$C \wedge (\text{ビット番号}) \text{ of } \langle \text{EAd} \rangle \rightarrow C$

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットとキャリフラグとの論理積をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	↓

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行結果が格納されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.8 Bcc

Branch conditional

条件付き分岐

(1) アセンブラフォーマット

Bcc disp

(cc : コンディションフィールド)

(2) オペレーション

if condition is true,then

PC+disp→PC

else

next

(3) オペランドサイズ

—

(4) 説明

コンディションフィールド (cc) で指定された条件が成立していると、PCにディスプレースメントを加えたアドレスに分岐し、条件が不成立の場合は次の命令を実行します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレースメントは符号付き8ビットまたは16ビットデータで、分岐できる範囲は本命令に対して-126～+128、-32766～+32768バイトです。

ニーモニック	説明	cc	条件	符号と条件の対応*
BRA(BT)	Always(True)	0000	True	
BRN(BF)	Never(False)	0001	False	
BHI	High	0010	$C \vee Z=0$	$X > Y$ 符号なし
BLS	Low or Same	0011	$C \vee Z=1$	$X \leq Y$ 符号なし
BCC(BHS)	Carry Clear(High or Same)	0100	$C=0$	$X \geq Y$ 符号なし
BCS(BLO)	Carry Set(LOW)	0101	$C=1$	$X < Y$ 符号なし
BNE	Not Equal	0110	$Z=0$	$X \neq Y$ 符号なし・あり
BEQ	EQual	0111	$Z=1$	$X = Y$ 符号なし・あり
BVC	oVerflow Clear	1000	$V=0$	
BVS	oVerflow Set	1001	$V=1$	
BPL	PLus	1010	$N=0$	
BMI	MInus	1011	$N=1$	
BGE	Greater or Equal	1100	$N \oplus V=0$	$X \geq Y$ 符号あり
BLT	Less Than	1101	$N \oplus V=1$	$X < Y$ 符号あり
BGT	Greater Than	1110	$Z \vee (N \oplus V)=0$	$X > Y$ 符号あり
BLE	Less or Equal	1111	$Z \vee (N \oplus V)=1$	$X \leq Y$ 符号あり

【注】 * 直前の命令が CMP 命令のとき、X は汎用レジスタの内容 (デスティネーションオペランド)、Y はソースオペランドです。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 演算前の値が保持されます。

N : 演算前の値が保持されます。

Z : 演算前の値が保持されます。

V : 演算前の値が保持されます。

C : 演算前の値が保持されます。

(6) 注意事項

1. 分岐先アドレスは、必ず偶数になるようにしてください。
2. BRA、BRN、BCC、BCSの機械語はそれぞれBT、BF、BHS、BLOと同一です。

2. 各命令の説明

2.2.9 BCLR

Bit CLear

ビットクリア

(1) アセンブラフォーマット

BCLR #xx:3,<EAd>

BCLR Rn,<EAd>

(2) オペレーション


0 → (<ビット番号>of<EAd>)

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットを0にクリアします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタRnの内容の下位3ビットで指定されます。指定された1ビットのテストは行いません（コンディションコードは変化しません）。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ビット番号指定	R0L~R7L、R0H~R7H
デスティネーション	R0L~R7L、R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
	レジスタ直接
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.10 BCLR/EQ

Bit CLear if Equal

条件付きビットクリア

(1) アセンブラフォーマット

BCLR/EQ #xx:3,<EAd>

BCLR/EQ Rn,<EAd>

(2) オペレーション


if equal (Z=1) ,0→ (<ビット番号>of<EAd>)

(3) オペランドサイズ

バイト

(4) 説明

指定した条件が成立しているとき、デスティネーションオペランドの指定された1ビットを0にクリアします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタRnの内容下位3ビットで指定されます（コンディションコードは変化しません）。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ビット番号指定	R0L~R7L、R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
	レジスタ直接
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.11 BCLR/NE

Bit CLear if Not Equal

条件付きビットクリア

(1) アセンブラフォーマット

BCLR/NE #xx:3,<EAd>

BCLR/NE Rn,<EAd>

(2) オペレーション


if not equal (Z=0) ,0→ (<ビット番号>of<EAd>)

(3) オペランドサイズ

バイト

(4) 説明

指定した条件が成立しているとき、デスティネーションオペランドの指定された1ビットを0にクリアします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタRnの内容下位3ビットで指定されます（コンディションコードは変化しません）。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ビット番号指定	R0L~R7L、R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
	レジスタ直接
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.12 BFLD

Bit Field Load

ビットフィールド転送

(1) アセンブラフォーマット

BFLD #xx:8,<EAs>,Rd

(2) オペレーション


(<ビットフィールド>of<EAs>) →Rd

(3) オペランドサイズ

バイト

(4) 説明

ソースオペランドの指定されたフィールドを、下位詰めで8ビットレジスタRdに転送します（上位ビットは0になります）。ビットフィールドは、8ビットのイミディエイトデータの1がセットされているビットで指定されます（コンディションコードは変化しません）。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
ソース	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)
デスティネーション	レジスタ直接

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

ビットフィールドを指定するイミディエイトデータは、1が連続するものに限定します。

2. 各命令の説明

2.2.13 BFST

Bit Field STore

ビットフィールド転送

(1) アセンブラフォーマット

BFST Rs,#xx:8,<EAd>

(2) オペレーション


Rs → (<ビットフィールド> of <EAd>)

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定されたフィールドへ8ビットレジスタRsの内容（下位詰め）を転送します。ビットフィールドは、8ビットのイミディエイトデータの1がセットされているビットで指定されます（コンディションコードは変化しません）。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ソース	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
ソース	レジスタ直接
デスティネーション	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

ビットフィールドを指定するイミディエイトデータは、1が連続するものに限定します。

2. 各命令の説明

2.2.14 BIAND

Bit Invert AND

ビット論理積

(1) アセンブラフォーマット

BIAND #xx:3,<EAd>

(2) オペレーション


$C \wedge [\sim (\text{ビット番号} \text{ of } \text{EAd})] \rightarrow C$

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの論理積をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	↓

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行結果が格納されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.15 BILD

Bit Invert Load

ビット転送

(1) アセンブラフォーマット

BILD #xx:3,<EAd>

(2) オペレーション


～ (<ビット番号>of<EAd>) →C

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットを反転し、これをキャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	↓

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 指定ビットの内容が反転されて格納されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L、R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.16 BIOR

Bit Invert inclusive OR

ビット論理和

(1) アセンブラフォーマット

BIOR #xx:3,<EAd>

(2) オペレーション


CV [~ (<ビット番号>of<EAd>)] →C

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	↓

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行結果が格納されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.17 BIST

Bit Invert STore

ビット転送

(1) アセンブラフォーマット

BIST #xx:3,<EAd>

(2) オペレーション


~C→ (<ビット番号>of<EAd>)

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットのロケーションに、キャリフラグの内容を反転して転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。なお、デスティネーションオペランドの指定されない他のビットの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.18 BISTZ

Bit Invert STore Zero flag

条件ビット転送

(1) アセンブラフォーマット

BISTZ #xx:3,<EAd>

(2) オペレーション


~Z → (<ビット番号>of<EAd>)

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットのロケーションに、ゼロフラグの内容を反転して転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。なお、デスティネーションオペランドの指定されない他のビットの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.19 BIXOR

Bit Invert eXclusive OR

ビット排他的論理和

(1) アセンブラフォーマット

BIXOR #xx:3,<EAd>

(2) オペレーション


$C \oplus [\sim (\text{ビット番号} \text{ of } \text{EAd})] \rightarrow C$

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの排他的論理和を取り、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	↓

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行結果が格納されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.20 BLD

Bit Load

ビット転送

(1) アセンブラフォーマット

BLD #xx : 3, <EAd>

(2) オペレーション


(<ビット番号>of<EAd>) →C

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットをキャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	↓

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 指定ビットの内容が格納されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L、R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	汎用レジスタ
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.21 BNOT

Bit NOT

ビット転送

(1) アセンブラフォーマット

BNOT #xx : 3, <EAd>

BNOT Rn, <EAd>

(2) オペレーション


~ (<ビット番号>of<EAd>) → (<ビット番号>of<EAd>)

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットを反転します。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタRnの内容の下位3ビットで指定されます。指定された1ビットのテストは行いません（コンディションコードは変化しません）。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ビット番号指定	R0L~R7L, R0H~R7H
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
	レジスタ直接
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.22 BOR

Bit inclusive OR

ビット論理和

(1) アセンブラフォーマット

BOR #xx : 3, <EAd>

(2) オペレーション


C V (<ビット番号> of <EAd>) → C

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットとキャリフラグとの論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	↓

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行結果が格納されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.23 BRA

BRAnch always

無条件分岐

(1) アセンブラフォーマット

BRA Rn.Sz

[例] BRA R0L.B

BRA R0.W

BRA ER0.L

(2) オペレーション

PC+Rn→PC

(3) オペランドサイズ

—

(4) 説明

PCにレジスタRnを加えたアドレスに無条件に分岐します。アドレス計算に用いられるPCの値は、本命令の直後の命令の先頭アドレスです。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
データレジスタ	バイト	R0L~R7L
	ワード	R0~R7
	ロングワード	ER0~ER7

(7) 注意事項

1. 分岐先アドレスは、必ず偶数になるようにしてください。
2. BRA dispについては、「2.2.8 Bcc」を参照してください。

2.2.24 BRA/S

BRAnch always with delay Slot

遅延分岐

(1) アセンブラフォーマット

BRA/S disp

(2) オペレーション

PC+disp→PC

(3) オペランドサイズ

—

(4) 説明

次（遅延スロット）の命令を実行した後、指定されたアドレスに無条件に分岐します。次の命令は1ワード命令で、かつブロック転送命令、分岐を行う命令（分岐命令およびTRAPA、RTE、RTE/L、SLEEP命令）以外に限定されます。ディスプレイメントは符号付8ビットデータで、分岐できる範囲は本命令に対して-126～+128バイトです。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 注意事項

1. 分岐先アドレスは、必ず偶数になるようにしてください。
2. 本命令と次の命令の間には、割り込みを受け付けません。

2. 各命令の説明

2.2.25 BRA/BC

BRAnch if Bit Clear

ビット条件分岐

(1) アセンブラフォーマット

BRA/BC #xx:3,<EAs>,disp

(2) オペレーション

if bit clear

PC+disp→PC

else

next

(3) オペランドサイズ

バイト

(4) 説明

ソースオペランドの指定された1ビットが0にクリアされているとき、PCにディスプレイメントを加えたアドレスに分岐し、1にセットされているとき、次の命令を実行します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレイメントは符号付8ビットまたは16ビットデータで、分岐できる範囲は本命令の次のアドレスに対して-128～+126バイト、-32768～+32766バイトです。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0～ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
ソース	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

2. 各命令の説明

2.2.26 BRA/BS

BRAnch if Bit Set

ビット条件分岐

(1) アセンブラフォーマット

BRA/BS #xx:3,<EAs>,disp

(2) オペレーション

if bit set

PC+disp→PC

else

next

(3) オペランドサイズ

バイト

(4) 説明

ソースオペランドの指定された1ビットが1にセットされているとき、PCにディスプレイメントを加えたアドレスに分岐し、0にクリアされているとき、次の命令を実行します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレイメントは符号付8ビットまたは16ビットデータで、分岐できる範囲は本命令の次のアドレスに対して-128～+126バイト、-32768～+32766バイトです。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0～ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
ソース	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

2. 各命令の説明

2.2.27 BSET

Bit SET

ビットセット

(1) アセンブラフォーマット

BSET #xx : 3, <EAd>

BSET Rn, <EAd>

(2) オペレーション


1 → (<ビット番号> of <EAd>)

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットを1にセットします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタRnの内容の下位3ビットで指定されます。指定された1ビットのテストは行いません（コンディションコードは変化しません）。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ビット番号指定	R0L~R7L, R0H~R7H
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
	レジスタ直接
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.28 BSET/EQ

Bit SET if Equal

条件付きビットセット

(1) アセンブラフォーマット

BSET/EQ #xx : 3, <EAd>

BSET/EQ Rn, <EAd>

(2) オペレーション


if equal (Z=1), 1 → (<ビット番号> of <EAd>)

(3) オペランドサイズ

バイト

(4) 説明

指定した条件が成立しているとき、デスティネーションオペランドの指定された1ビットを1にセットします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタRnの内容下位3ビットで指定されます。指定された1ビットのテストは行いません（コンディションコードは変化しません）。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ビット番号指定	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
	レジスタ直接
デスティネーション	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.29 BSET/NE

Bit SET if Not Equal

条件付きビットセット

(1) アセンブラフォーマット

BSET/NE #xx:3,<EAd>

BSET/NE Rn,<EAd>

(2) オペレーション


if not equal (Z=0) ,1→ (<ビット番号>of<EAd>)

(3) オペランドサイズ

バイト

(4) 説明

指定した条件が成立しているとき、デスティネーションオペランドの指定された1ビットを1にセットします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタRnの内容下位3ビットで指定されます。指定された1ビットのテストは行いません（コンディションコードは変化しません）。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ビット番号指定	R0L~R7L、R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
	レジスタ直接
デスティネーション	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.30 BSR

Branch to SubRoutine

サブルーチンジャンプ

(1) アセンブラフォーマット

BSR <EA>

[例] BSR ラベル

BSR R0L.B

(2) オペレーション

PC→@-SP

実効アドレス→PC

(3) オペランドサイズ

—

(4) 説明

PCの内容をリスタートアドレスとしてスタックに退避し、指定された実効アドレスに分岐します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。退避されるPC値は本命令の直後の命令の先頭アドレスになります。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
データレジスタ	バイト	R0L~R7L
	ワード	R0~R7
	ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
分岐アドレス	プログラムカウンタ相対 (8 ビットディスプレイースメント)
	プログラムカウンタ相対 (16 ビットディスプレイースメント)
	プログラムカウンタインデックスレジスタ相対 (8 ビットインデックス)
	プログラムカウンタインデックスレジスタ相対 (16 ビットインデックス)
	プログラムカウンタインデックスレジスタ相対 (32 ビットインデックス)

2. 各命令の説明

2.2.31 BSR/BC Branch to SubRoutine if Bit Clear ビット条件サブルーチン分岐

(1) アセンブラフォーマット

BSR/BC #xx:3,<EAs>,disp

(2) オペレーション

if bit clear

PC→@-SP

PC+disp→PC

else

next

(3) オペランドサイズ

バイト

(4) 説明

ソースオペランドの指定された1ビットが0にクリアされているときPCにディスプレースメントを加えたアドレスにサブルーチン分岐し、1にセットされているとき次の命令を実行します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレースメントは符号付16ビットデータで、分岐できる範囲は本命令に対して-32766～+32768バイトです。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0～ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
ソース	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

2. 各命令の説明

2.2.32 BSR/BS Branch to SubRoutine if Bit Set ビット条件サブルーチン分岐

(1) アセンブラフォーマット

BSR/BS #xx:3,<EAs>,disp

(2) オペレーション

if bit set

PC→@-SP

PC+disp→PC

else

next

(3) オペランドサイズ

バイト

(4) 説明

ソースオペランドの指定された1ビットがセットされているときPCにディスプレースメントを加えたアドレスにサブルーチン分岐し、0にクリアされているとき次の命令を実行します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレースメントは符号付16ビットデータで、分岐できる範囲は本命令に対して-32766～+32768バイトです。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0～ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
ソース	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

2. 各命令の説明

2.2.33 BST

Bit Store

ビット転送

(1) アセンブラフォーマット

BST #xx:3,<EAd>

(2) オペレーション


C → (<ビット番号> of <EAd>)

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットのロケーションに、キャリフラグの内容を転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。なお、デスティネーションオペランドの指定されない他のビットの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.34 BSTZ

Bit STore Zero flag

条件ビット転送

(1) アセンブラフォーマット

BSTZ #xx:3,<EAd>

(2) オペレーション


Z → (<ビット番号>of<EAd>)

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットのロケーションに、ゼロフラグの内容を転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。なお、デスティネーションオペランドの指定されない他のビットの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.35 BTST

Bit TeST

ビットテスト

(1) アセンブラフォーマット

BTST #xx:3,<EAd>

BTST Rn,<EAd>

(2) オペレーション


~ (<ビット番号>of<EAd>) →Z

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットの状態を調べて、その結果をゼロフラグに反映します。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタの内容の下位3ビットで指定されます。デスティネーションの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	↓	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 指定したビットが0 (ゼロ) のときにセットされ、それ以外のときは0にクリアされます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ビット番号指定	R0L~R7L, R0H~R7H
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.36 BXOR

Bit eXclusive OR

ビット排他的論理和

(1) アセンブラフォーマット

BXOR #xx : 3, <EAd>

(2) オペレーション


$C \oplus (\text{ビット番号} \text{ of } \text{EAd}) \rightarrow C$

(3) オペランドサイズ

バイト

(4) 説明

デスティネーションオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	↓

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行結果が格納されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト
デスティネーション	レジスタ直接
	レジスタ間接
	絶対アドレス (8 ビット)
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

(8) 注意事項

@aa : 8 / @aa : 16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.37 CLRMAC

CLear MAC register

MAC レジスタ初期化

(1) アセンブラフォーマット

CLRMACH

(2) オペレーション

0→MACH,MACL

(3) オペランドサイズ

—

(4) 説明

MACH、MACLレジスタを同時にクリアします。

【乗算器サポート時のみ】

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 注意事項

本命令を実行することで、乗算器内部のオーバーフローフラグは0にクリアされます。

2.2.38 CMP

CoMPare

比較

(1) アセンブラフォーマット

CMP.Sz <EAs>,<EAd>

(2) オペレーション

<EAd>-<EAs>,CCRセット/クリア

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd>（デスティネーションオペランド）とソースオペランド<EAs>を減算し、その結果にしたがってコンディションコードをセットまたはクリアします。デスティネーションのロケーションの内容は変化しません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	↑	-	↑	↑	↑	↑

H : 最上位ビットから4ビットめ（ビット27、ビット11、ビット3）にポローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

C : 最上位ビット（ビット31、ビット15、ビット7）にポローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
アドレスレジスタ		ER0~ER7
インデックスレジスタ		R0L~R7L、R0~R7、ER0~ER7
データレジスタ	バイト	R0L~R7L、R0H~R7H
	ワード	R0~R7、E0~E7
	ロングワード	ER0~ER7

2. 各命令の説明

(7) 使用可能なアドレッシングモード

ソース	デスティネーション																		
	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL.B)	@(d : 16,Rd.W)	@(d : 16,ERdL)	@(d : 32,RdL.B)	@(d : 32,Rd.W)	@(d : 32,ERdL)	@aa : 8	@aa : 16	@aa : 32	
#x : 3(1-7)	WL	W															W	W	
#x : 8	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	
#x : 16	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	
#x : 32	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	
Rs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL
@ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 2,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs+	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@+ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@-ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 8	B																		
@aa : 16	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 32	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL

2.2.39 DAA

Decimal Adjust Add

10 進補正

(1) アセンブラフォーマット

DAA Rd

(2) オペレーション

Rd (10進補正) →Rd

(3) オペランドサイズ

バイト

(4) 説明

ADD.B、ADDX.B命令で、4ビットBCDデータを加算した結果が8ビットレジスタRdおよびキャリフラグおよびハーフキャリフラグにあるとき、下表にしたがって8ビットレジスタRdの内容（デスティネーションオペランド）を補正（00、06、60、66を加算）します。

補正前の Cフラグ	補正前の 上位4ビット	補正前の Hフラグ	補正前の 下位4ビット	加算される数（16 進数）	補正後の Cフラグ
0	0~9	0	0~9	00	0
0	0~8	0	A~F	06	0
0	0~9	1	0~3	06	0
0	A~F	0	0~9	60	1
0	9~F	0	A~F	66	1
0	A~F	1	0~3	66	1
1	0~2	0	0~9	60	1
1	0~2	0	A~F	66	1
1	0~3	1	0~3	66	1

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	*	-	↓	↓	*	↓

H : 値を保証しません。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果が0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V : 値を保証しません。

C : ビット7にキャリが発生したとき1にセットされ、それ以外のときは実行前の値が保持されます。

2. 各命令の説明

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L、R0H~R7H

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

上記以外の場合について本命令を実行したときの結果（8ビットレジスタRdの内容、およびC、V、Z、N、Hの各フラグ）は保証しません。

2.2.40 DAS

Decimal Adjust Subtract

10 進補正

(1) アセンブラフォーマット

DAS Rd

(2) オペレーション

Rd (10進補正) → Rd

(3) オペランドサイズ

バイト

(4) 説明

SUB.B、SUBX.BおよびNEG.B命令で、4ビットBCDデータを減算した結果が8ビットレジスタRd、キャリフラグおよびハーフキャリフラグにあるとき、下表にしたがって8ビットレジスタRd（デスティネーションオペランド）の内容を補正（00、FA、A0、9Aを加算）します。

補正前の Cフラグ	補正前の 上位4ビット	補正前の Hフラグ	補正前の 下位4ビット	加算される数 (16進数)	補正後の Cフラグ
0	0~9	0	0~9	00	0
0	0~8	1	6~F	FA	0
1	7~F	0	0~9	A0	1
1	6~F	1	6~F	9A	1

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	*	-	↕	↕	*	-

H : 値を保証しません。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果が0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V : 値を保証しません。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L、R0H~R7H

2. 各命令の説明

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

上記以外の場合について本命令を実行したときの結果（8ビットレジスタRdの内容、およびC、V、Z、N、Hの各フラグ）は保証しません。

2.2.41 DEC (B)

DECrement

デクリメント

(1) アセンブラフォーマット

DEC.B Rd

(2) オペレーション

Rd-1→Rd

(3) オペランドサイズ

バイト

(4) 説明

8ビットレジスタRdの内容（デスティネーションオペランド）から1を減算し、結果を8ビットレジスタRdに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	↓	-

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果が0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V : オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

オーバフローは、H'80-1→H'7Fのとき発生します。

2. 各命令の説明

2.2.42 DEC (W)

DECrement

デクリメント

(1) アセンブラフォーマット

DEC.W #1,Rd

DEC.W #2,Rd

(2) オペレーション

Rd-1→Rd

Rd-2→Rd

(3) オペランドサイズ

ワード

(4) 説明

16ビットレジスタRdの内容（デスティネーションオペランド）から1または2を減算し、結果を16ビットレジスタRdに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	↑	-

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果が0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V : オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0~R7, E0~E7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

オーバフローは、H'8000-1→H'7FFF、H'8000-2→H'7FFE、H'8001-2→H'7FFF のとき発生します。

2.2.43 DEC (L)

DECrement

デクリメント

(1) アセンブラフォーマット

DEC.L #1,ERd

DEC.L #2,ERd

(2) オペレーション

ERd-1→ERd

ERd-2→ERd

(3) オペランドサイズ

ロングワード

(4) 説明

32ビットレジスタERdの内容（デスティネーションオペランド）から1または2を減算し、結果を32ビットレジスタERdに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	↑	-

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外の場合は0にクリアされます。

Z : 実行結果が0（ゼロ）のとき1にセットされ、それ以外の場合は0にクリアされます。

V : オーバフローが発生したとき1にセットされ、それ以外の場合は0にクリアされます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

オーバフローは、H'80000000-1→H'7FFFFFFF、H'80000000-2→H'7FFFFFFE、H'80000001-2→H'7FFFFFFFのとき発生します。

2. 各命令の説明

2.2.44 DIVS

DIVide as Signed

符号付き除算

(1) アセンブラフォーマット

DIVS.W/L Rs,Rd

DIVS.W/L #xx:4,Rd

(2) オペレーション

$Rd \div Rs \rightarrow Rd$

$Rd \div \#IMM \rightarrow Rd$

(3) オペランドサイズ

ワード、ロングワード

(4) 説明

16/32ビットレジスタRdの内容を、16/32ビットレジスタRsの内容または4ビットイミディエイトで符号付き除算し、商を16/32ビットレジスタRdに格納します。ゼロ除算またはオーバフローが発生した場合、結果は保証されません。ソースのアドレッシングモードが4ビットイミディエイトの場合は、16ビットまたは32ビットに符号なし拡張されます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	-	-

H : 実行前の値が保持されます。

N : 商が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 除数が0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
ソース	ワード	R0~R7、E0~E7
	ロングワード	ER0~ER7
デスティネーション	ワード	R0~R7、E0~E7
	ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	4ビットイミディエイト
デスティネーション	レジスタ直接

(8) 注意事項

Nフラグは、被除数と除数の符号が異なるとき1にセットされ、符号が同じとき0にクリアされます。したがって、商が0（ゼロ）でNフラグが1にセットされる場合があります。

2. 各命令の説明

2.2.45 DIVU

DIVide as Unsigned

符号なし除算

(1) アセンブラフォーマット

DIVU.W/L Rs,Rd

DIVU.W/L #xx:4,Rd

(2) オペレーション

$Rd \div Rs \rightarrow Rd$

$Rd \div \#IMM \rightarrow Rd$

(3) オペランドサイズ

ワード、ロングワード

(4) 説明

16/32ビットレジスタRdの内容を、16/32ビットレジスタRsの内容または4ビットイミディエイトで符号なし除算し、商を16/32ビットレジスタRdに格納します。ゼロ除算の結果は保証されません。ソースのアドレッシングモードが4ビットイミディエイトの場合は、16ビットまたは32ビットに符号なし拡張されます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	-	-

H : 実行前の値が保持されます。

N : 除数が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 除数が0 (ゼロ) のとき1にセットされ、それ以外のときは0にクリアされます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
ソース	ワード	R0~R7, E0~E7
	ロングワード	ER0~ER7
デスティネーション	ワード	R0~R7, E0~E7
	ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	4ビットイミディエイト
デスティネーション	レジスタ直接

(8) 注意事項

Nフラグは、被除数と除数の符号が異なるとき1にセットされ、符号が同じとき0にクリアされます。したがって、商が0（ゼロ）でNフラグが1にセットされる場合があります。

2. 各命令の説明

2.2.46 DIVXS

DIVide eXtend as Signed

符号付き除算

(1) アセンブラフォーマット

DIVXS.B/W Rs,Rd

DIVXS.B/W #xx:4,Rd

(2) オペレーション

$Rd \div Rs \rightarrow Rd$

$Rd \div \#IMM \rightarrow Rd$

(3) オペランドサイズ

バイト、ワード

(4) 説明

デスティネーションレジスタRdの内容の下位16ビットまたは32ビットとソースオペランドを符号付き除算し、結果（16または32ビット）をデスティネーションレジスタに格納します。除算は、バイトサイズるとき16ビット \div 8ビット \rightarrow 商8ビット、余り8ビット、ワードサイズるとき32ビット \div 16ビット \rightarrow 商16ビット、余り16ビットとして行われます。商はデスティネーションレジスタRdの下位（8ビットまたは16ビット）に、余りは上位（8ビットまたは16ビット）に格納されます。余りの符号は、被除数の符号に一致しています。ソースのアドレッシングモードが4ビットイミディエイトの場合は、8ビットまたは16ビットに符号なし拡張されます。なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	-	-

H : 実行前の値が保持されます。

N : 商が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 除数がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
ソース	バイト	R0L~R7L, R0H~R7H
	ワード	R0~R7, E0~E7
デスティネーション	バイト	R0~R7, E0~E7
	ワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	4ビットイミディエイト
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.47 DIVXU

DIVide eXtend as Unsigned

除算

(1) アセンブラフォーマット

DIVXU.B/W Rs,Rd

DIVXU.B/W #xx:4,Rd

(2) オペレーション

$Rd \div Rs \rightarrow Rd$

$Rd \div \#IMM \rightarrow Rd$

(3) オペランドサイズ

バイト、ワード

(4) 説明

デスティネーションレジスタRdの内容の下位16ビットまたは32ビットとソースオペランドを符号なし除算し、結果（16または32ビット）をデスティネーションレジスタに格納します。

除算は、バイトサイズるとき16ビット \div 8ビット \rightarrow 商8ビット、余り8ビット、ワードサイズるとき32ビット \div 16ビット \rightarrow 商16ビット、余り16ビットとして行われます。

商はデスティネーションレジスタRdの下位（8ビットまたは16ビット）に、余りは上位（8ビットまたは16ビット）に格納されます。

ソースのアドレッシングモードが4ビットイミディエイトの場合は、8ビットまたは16ビットに符号なし拡張されます。

なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	-	-

H : 実行前の値が保持されます。

N : 除数が負のとき1にセットされ、それ以外ときは0にクリアされます。

Z : 除数がゼロのとき1にセットされ、それ以外ときは0にクリアされます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
ソース	バイト	R0L~R7L、R0H~R7H
	ワード	R0~R7、E0~E7
デスティネーション	バイト	R0~R7、E0~E7
	ワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	4ビットイミディエイト
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.48 EEPMOV (B)

MOVE data to EEPROM

ブロック転送

(1) アセンブラフォーマット

EEPMOV.B

(2) オペレーション

```
if R4L≠0 then
    Repeat @ER5+→@ER6+
        R4L-1→R4L
    Until R4L=0
else
    next
```

(3) オペランドサイズ

—

(4) 説明

ブロック転送命令です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値をインクリメント、R4Lの値をデクリメントします。R4Lの内容が0（ゼロ）になるまでこの動作を繰り返します。その後、次の命令を実行します。本命令でのデータ転送は、バイトサイズデータの連続転送となります。転送バイト数はR4Lで示されます。アセンブラフォーマットのバイト表示は、8ビットレジスタR4Lを示します（最大転送バイト数は255バイトとなります）。データ転送中は割り込みの検出を行いません。本命令の実行終了時には、R4Lは0（ゼロ）を、またER5、ER6はそれぞれ（最終アドレス+1）の内容を保持しています。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

2.2.49 EEPMOV (W)

MOVE data to EEPROM

ブロック転送

(1) アセンブラフォーマット

```
EEPMOV.W
```

(2) オペレーション

```
if R4≠0 then
    Repeat @ER5+→@ER6+
        R4-1→R4
    Until R4=0
else
    next
```

(3) オペランドサイズ

—

(4) 説明

ブロック転送命令です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値をインクリメント、R4の値をデクリメントします。R4の内容が0（ゼロ）になるまでこの動作を繰り返します。その後、次の命令を実行します。本命令でのデータ転送は、バイトサイズデータの連続転送となります。転送バイト数はR4で示されます。アセンブラフォーマットのワード表示は、16ビットレジスタR4を示します（最大転送バイト数は65535バイトとなります）。データ転送中はすべての割り込みの検出を行います。

割り込みが発生しない状態での本命令の実行終了時には、R4は0（ゼロ）を、またER5、ER6はそれぞれ（最終アドレス+1）の内容を保持しています。割り込みが発生すると、転送中の1バイトの転送終了後、割り込み例外処理を行います。このときR4は残りの転送バイト数を、またER5、ER6はそれぞれ次の転送アドレスを示しています。割り込み例外処理で退避されるPCは直後の命令の先頭アドレスです。

2. 各命令の説明

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) EEPMOV.W 命令と割り込み

EEPMOV.W命令実行中に割り込み要求が発生すると、転送中の1バイトの転送終了後、割り込み例外処理を実行します。このときのレジスタの内容は次のようになっています。

ER5 : 残りの転送元アドレスの先頭

ER6 : 残りの転送先アドレスの先頭

R4 : 残りの転送バイト数

また、この割り込み例外処理時にスタックされるPCの値は本命令の直後の命令の先頭アドレスになっています。したがって、EEPMOV.W命令実行中に割り込み要求が発生する場合には以下のようなプログラムで対策を行ってください。

(例)

```
L1: EEPMOV.W
      MOV.W    R4,R4
      BNE     L1
```

なお、NMI以外の割り込み要求で、CPU側で割り込みがマスクされている場合は受け付けられません。また、EEPMOV.B命令では、NMI割り込みを含めてすべての割り込みを受け付けません。

2.2.50 EXTS

EXTend as Signed

符号拡張

(1) アセンブラフォーマット

EXTS.W/L <EAd>

EXTS.L #2,<EAd>

(2) オペレーション

符号拡張<EAd>→<EAd>


(3) オペランドサイズ

ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd>（デスティネーションオペランド）を符号拡張します。
EXTS.W<EAd>はワードサイズのデスティネーションオペランドの下位8ビットの符号ビット（ビット7）を上位方向にコピーし、ワードサイズに符号拡張します。

EXTS.L<EAd>はロングワードサイズのデスティネーションオペランドの下位16ビットの符号ビット（ビット15）を、EXTS.L #2,<EAd>はロングワードサイズのデスティネーションオペランドの下位8ビットの符号ビット（ビット7）を上位方向にコピーし、ロングワードサイズに符号拡張します。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↓	0	-

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : 常に0にクリアされます。

C : 実行前の値が保持されます。

2. 各命令の説明

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L、R0~R7、ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
ロングワード		ER0~ER7	

(7) 使用可能なアドレッシングモード

デスティネーション																		
ソース	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL,B)	@(d : 16,Rd,W)	@(d : 16,ERd,L)	@(d : 32,RdL,B)	@(d : 32,Rd,W)	@(d : 32,ERd,L)	@aa : 8	@aa : 16	@aa : 32
-	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL		WL	WL

2.2.51 EXTU

EXTend as Unsigned

ゼロ拡張

(1) アセンブラフォーマット

EXTU.W/L <EAd>

EXTU.L #2,<EAd>

(2) オペレーション

0拡張<EAd>→<EAd>


(3) オペランドサイズ

ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd>（デスティネーションオペランド）を0拡張します。

EXTU.W<EAd>はワードサイズのデスティネーションオペランドの上位8ビットに、EXTU.L<EAd>はロングワードサイズのデスティネーションオペランドの上位16ビットに、EXTU.L #2,<EAd>はロングワードサイズのデスティネーションオペランドの上位24ビットにそれぞれ0が入ります。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	0	↓	0	-

H : 実行前の値が保持されます。

N : 常に0にクリアされます。

Z : 実行結果がゼロのときにセットされ、それ以外のときは0にクリアされます。

V : 常に0にクリアされます。

C : 実行前の値が保持されます。

2. 各命令の説明

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L、R0~R7、ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
ロングワード		ER0~ER7	

(7) 使用可能なアドレッシングモード

		デスティネーション																
ソース	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL,B)	@(d : 16,Rd,W)	@(d : 16,ERd,L)	@(d : 32,RdL,B)	@(d : 32,Rd,W)	@(d : 32,ERd,L)	@aa : 8	@aa : 16	@aa : 32
-	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL		WL	WL

2.2.52 INC(B)

INCrement

インクリメント

(1) アセンブラフォーマット

INC.B Rd

(2) オペレーション

Rd+1→Rd

(3) オペランドサイズ

バイト

(4) 説明

8ビットレジスタRdの内容（デスティネーションオペランド）に1を加算し、結果を8ビットレジスタRdに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	↓	-

H：実行前の値が保持されます。

N：実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：実行結果が0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V：オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L, R0H~R7H

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

オーバフローはH'7F+1→H'80のとき発生します。

2. 各命令の説明

2.2.53 INC (W)

INCrement

インクリメント

(1) アセンブラフォーマット

INC.W #1,Rd

INC.W #2,Rd

(2) オペレーション

Rd+1→Rd

Rd+2→Rd

(3) オペランドサイズ

ワード

(4) 説明

16ビットレジスタRdの内容（デスティネーションオペランド）に1または2を加算し、結果を16ビットレジスタRdに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	↑	-

H：実行前の値が保持されます。

N：実行結果が負のとき1にセットされ、それ以外の場合は0にクリアされます。

Z：実行結果が0（ゼロ）のとき1にセットされ、それ以外の場合は0にクリアされます。

V：オーバフローが発生したとき1にセットされ、それ以外の場合は0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0~R7, E0~E7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

オーバフローはH'7FFF+1→H'8000、 H'7FFF+2→H'8001、 H'7FFE+2→H'8000のとき発生します。

2.2.54 INC (L)

INCrement

インクリメント

(1) アセンブラフォーマット

INCL #1,ERd

INCL #2,ERd

(2) オペレーション

ERd+1→ERd

ERd+2→ERd

(3) オペランドサイズ

ロングワード

(4) 説明

32ビットレジスタERdの内容（デスティネーションオペランド）に1または2を加算し、結果を32ビットレジスタERdに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	↑	-

H：実行前の値が保持されます。

N：実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：実行結果が0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V：オーバフローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

オーバフローはH'7FFFFFFF+1→H'80000000, H'7FFFFFFF+2→H'80000001, H'7FFFFFFE+2→H'80000000のとき発生します。

2. 各命令の説明

2.2.55 JMP

JuMP

無条件ジャンプ

(1) アセンブラフォーマット

JMP <EA>

[例] JMP @ラベル:24

JMP @@ラベル:7

(2) オペレーション

実効アドレス→PC

(3) オペランドサイズ

—

(4) 説明

指定された実効アドレスに無条件に分岐します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
分岐アドレス	レジスタ間接
	絶対アドレス (24 ビット)
	絶対アドレス (32 ビット)
	メモリ間接
	拡張メモリ間接

2.2.56 JSR

Jump to SubRoutine

サブルーチンジャンプ

(1) アセンブラフォーマット

JSR <EA>

[例] JSR @ラベル:32

JSR @@ラベル:8

(2) オペレーション

PC→@-SP

実効アドレス→PC

(3) オペランドサイズ

—

(4) 説明

PCの内容をリスタートアドレスとしてスタックに退避し、指定された実効アドレスに分岐します。退避されるPC値は本命令の直後の命令の先頭アドレスになります。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

2. 各命令の説明

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
分岐アドレス	レジスタ間接
	絶対アドレス (24 ビット)
	絶対アドレス (32 ビット)
	メモリ間接
	拡張メモリ間接

2.2.57 LDC(B)

Load to Control register

CCR 転送

(1) アセンブラフォーマット

LDC.B <EAs>,CCR

(2) オペレーション

(EAs) →CCR

(3) オペランドサイズ

バイト

(4) 説明

ソースオペランドをCCRに転送します。なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
↓	↓	↓	↓	↓	↓	↓	↓

I : ソースオペランドの対応するビットの値が格納されます。

H : ソースオペランドの対応するビットの値が格納されます。

N : ソースオペランドの対応するビットの値が格納されます。

Z : ソースオペランドの対応するビットの値が格納されます。

V : ソースオペランドの対応するビットの値が格納されます。

C : ソースオペランドの対応するビットの値が格納されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ソース	R0L~R7L、R0H~R7H

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	8ビットイミディエイト

2. 各命令の説明

2.2.58 LDC(B)

Load to Control register

EXR 転送

(1) アセンブラフォーマット

LDC.B <EAs>,EXR

(2) オペレーション

(EAs) →EXR

(3) オペランドサイズ

バイト

(4) 説明

ソースオペランドをEXRに転送します。なお、本命令の実行終了後3ステートの間は、NMIを含めてすべての割り込みは受け付けられません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ソース	R0L~R7L、R0H~R7H

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	8ビットイミディエイト

2.2.59 LDC(W)

Load to Control register

CCR 転送

(1) アセンブラフォーマット

LDC.W <EAs>,CCR

(2) オペレーション

(EAs) →CCR

(3) オペランドサイズ

ワード

(4) 説明

ソースオペランドをCCRに転送します。CCRはバイトサイズですが転送はワードサイズで行われ、先頭アドレスの内容がCCRに格納されます。なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
⇕	⇕	⇕	⇕	⇕	⇕	⇕	⇕

I : ソースオペランドの対応するビットの値が格納されます。

H : ソースオペランドの対応するビットの値が格納されます。

N : ソースオペランドの対応するビットの値が格納されます。

Z : ソースオペランドの対応するビットの値が格納されます。

V : ソースオペランドの対応するビットの値が格納されます。

C : ソースオペランドの対応するビットの値が格納されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ間接
	ディスプレイメント付レジスタ間接
	ポストインクリメントレジスタ間接
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

2. 各命令の説明

2.2.60 LDC(W)

LoaD to Control register

EXR 転送

(1) アセンブラフォーマット

LDC.W <EAs>,EXR

(2) オペレーション

(EAs) →EXR

(3) オペランドサイズ

ワード

(4) 説明

ソースオペランドをEXRに転送します。EXRはバイトサイズですが転送はワードサイズで行われ、先頭アドレスの内容がEXRに格納されます。なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ間接
	ディスプレースメント付レジスタ間接
	ポストインクリメントレジスタ間接
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

2.2.61 LDC(L)

Load to Control register

ベースレジスタ転送

(1) アセンブラフォーマット

LDC.L ERs,VBR

LDC.L ERs,SBR

(2) オペレーション

ERs→VBR

ERs→SBR

(3) オペランドサイズ

ロングワード

(4) 説明

32ビットレジスタERsの内容をベースレジスタ（VBR,SBR）に転送します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.62 LDM Load to Multiple register スタックよりデータ復帰

(1) アセンブラフォーマット

LDM.L @SP+, <レジスタリスト>

(2) オペレーション

@SP+→ERn (レジスタ群)

(3) オペランドサイズ

ロングワード

(4) 説明

退避されたデータを、スタックからレジスタリストで指定した複数のレジスタに復帰します。復帰はレジスタ番号の大きい順に行われます。1命令で復帰できるレジスタ数は2本、3本、4本です。連続した番号のものに限定されます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
レジスタ群	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
レジスタ群	レジスタ直接 (ERn-ERn+1)
	レジスタ直接 (ERn-ERn+2)
	レジスタ直接 (ERn-ERn+3)

(8) 注意事項

- ER7を指定した場合、スタックからのリードは行われますが、ER7へは格納されません。
- ER0とER7は連続した番号と見なしません。

2.2.63 LDMAC

LoaD to MAC register

MAC レジスタ転送

(1) アセンブラフォーマット

LDMAC ERs,MACレジスタ

(2) オペレーション

ERs→MACH

または

ERs→MACL

(3) オペランドサイズ

ロングワード

(4) 説明

汎用レジスタの内容をMACレジスタ（MACH、MACL）に転送します。

MACHへの転送では、汎用レジスタの下位10ビットのみ転送されます。

【乗算器サポート時のみ】

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ソース	ER0～ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接

(8) 注意事項

本命令を実行することで、乗算器内部のオーバフローフラグは0にクリアされます。

2. 各命令の説明

2.2.64 MAC

Multiply and ACcumulate

積和演算

(1) アセンブラフォーマット

MAC @ERn+,@ERm+

(2) オペレーション

$(EAn) \times (EAm) + \text{MACレジスタ} \rightarrow \text{MACレジスタ}$

ERn+2→ERn

ERm+2→ERm

(3) オペランドサイズ

—

(4) 説明

汎用レジスタERnとERmの内容をアドレスとする16ビットオペランドを符号付きで乗算し、結果の32ビットとMACレジスタの内容とを加算し、結果をMACレジスタに格納します。演算後ERnとERmの内容をともに+2します。また、システムコントロールレジスタ (SYSCR) のMACSビットにより、飽和/非飽和演算を切り替えることができます。

非飽和演算のときは、連結したMACH、MACLレジスタに結果の42ビットを格納します。MACHレジスタの上位22ビットにはビット41の内容を転送 (符号拡張) します。

飽和演算のときは、MACLレジスタのみ有効となり、結果の範囲をH'80000000 (最小値) からH'7FFFFFFF (最大値) までに制限します。結果が負の方向にオーバーフローしたときはH'80000000 (最小値) を、正の方向にオーバーフローしたときはH'7FFFFFFF (最大値) をMACLレジスタに格納します。MACHレジスタの最下位ビットは、乗算器内部のオーバーフローフラグ (V-MULT) を示します。その他のビットは保持されます。

詳細は、当該製品のハードウェアマニュアルを参照してください。

【乗算器サポート時のみ】

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
汎用レジスタ	ポストインクリメントレジスタ間接

(8) 注意事項

1. MAC命令の演算結果を示すフラグ（N、Z、V）はSTMAC命令によりCCRに反映できます。
2. ERnとERmが同じレジスタの場合、実行アドレスはERnとERn+2になります。また演算後のERnの値はERn+4になります。
3. MAC命令実行中にMACSビットを書き替えた場合、演算結果は保証されません。

(9) MAC命令のフラグ変化について

乗算器内部にはCCRとは別にMAC命令の結果を反映するN-MULT、Z-MULT、V-MULTフラグを持っています。これらのフラグはSTMAC命令の実行でのみ、CCRのN、Z、Vフラグに反映されます。

N-MULT、Z-MULTはMAC命令でのみ更新されます。V-MULTはCLRMACまたはLDMAC命令実行まで、過去にオーバーフローしたかどうかを保持します。

以下にフラグのセット/クリア条件を示します。

2. 各命令の説明

N-MULT (ネガティブフラグ)

飽和演算	(セット条件)	MAC 命令の結果、MACL レジスタのビット 31 が 1 のとき
	(クリア条件)	MAC 命令の結果、MACL レジスタのビット 31 が 0 のとき
非飽和演算	(セット条件)	MAC 命令の結果、MACH レジスタのビット 41 が 1 のとき
	(クリア条件)	MAC 命令の結果、MACH レジスタのビット 41 が 0 のとき

Z-MULT (ゼロフラグ)

飽和演算	(セット条件)	MAC 命令の結果、MACL レジスタがゼロのとき
	(クリア条件)	MAC 命令の結果、MACL レジスタがゼロでないとき
非飽和演算	(セット条件)	MAC 命令の結果、MACH、MACL レジスタがともにゼロのとき
	(クリア条件)	MAC 命令の結果、MACH、MACL レジスタの少なくともどちらかがゼロでないとき

V-MULT (オーバフローフラグ)

飽和演算	(セット条件)	MAC 命令の結果が範囲 H'80000000 (最小値) ~ H'7FFFFFFF (最大値) を超えたとき
	(クリア条件)	CLRMAC または LDMAC 命令を実行したとき*
非飽和演算	(セット条件)	MAC 命令の結果が範囲 H'2000000000 (最小値) ~ H'1FFFFFFFFF (最大値) を超えたとき
	(クリア条件)	CLRMAC または LDMAC 命令を実行したとき*

【注】 * MAC 命令の結果が範囲内に収まったとしても、クリアはされません。

なお、飽和／非飽和演算の切り替え、および乗算命令 (MULXU, MULXS) 実行による N-MULT、Z-MULT、V-MULT フラグの変化はありません。

(動作例)

CLRMAC

MAC @ER1+,@ER2+

MAC @ER1+,@ER2+ ←オーバフロー発生

:

MAC @ER1+,@ER2+ ←演算結果=0

NOP

STMAC MACH,ER3 ←CCR (N=0, Z=1, V=1)

CLRMAC

STMAC MACH,ER3 ←CCR (N=0, Z=1, V=0)

2.2.65 MOV

MOVE data

転送

(1) アセンブラフォーマット

MOV.Sz <EAs>,<EAd>

(2) オペレーション

<EAs>→<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

ソースオペランド<EAs>をデスティネーションのロケーションに格納します。このとき、転送するデータを検査し、その結果をCCRに反映します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	0	-

H：実行前の値が保持されます。

N：転送データが負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：転送データがゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V：常に0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
アドレスレジスタ		ER0~ER7
インデックスレジスタ		R0L~R7L、R0~R7、ER0~ER7
データレジスタ	バイト	R0L~R7L、R0H~R7H
	ワード	R0~R7、E0~E7
	ロングワード	ER0~ER7

2. 各命令の説明

(7) 使用可能なアドレッシングモード

デスティネーション																		
ソース	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL.B)	@(d : 16,Rd.W)	@(d : 16,ERdL)	@(d : 32,RdL.B)	@(d : 32,Rd.W)	@(d : 32,ERdL)	@aa : 8	@aa : 16	@aa : 32
#x : 3(1-7)	WL																	
#x : 4																	BW	BW
#x : 8	B	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
#x : 16	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL		WL	WL
#x : 32	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L		L	L
Rs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL
@ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 2,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs+	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@+ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@-ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 8	B																	
@aa : 16	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 32	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL

2.2.66 MOVA

MOVE effective Address

実効アドレス転送

(1) アセンブラフォーマット

```
MOVA/Sz @ (d,<EAs>), ERd
```

(2) オペレーション

```
d+<EAs>→ERd
```

(3) オペランドサイズ

インデックス：バイト、ワード

(4) 説明

ソースオペランド（インデックス）をゼロ拡張し、指定されたビット数左シフトして、ディスプレイースメントと加算し、実効アドレスを生成します。結果を32ビットレジスタERdに格納します。

MOVA/Bは、生成した実効アドレスに対しバイトサイズでアクセスする場合に使用し、上記左シフトは行いません。

MOVA/Wは、生成した実効アドレスに対しワードサイズでアクセスする場合に使用し、上記左シフトは1ビットです。

MOVA/Lは、生成した実効アドレスに対しロングワードサイズでアクセスする場合に使用し、上記左シフトは2ビットです。

[使用例]

```
MOV A/L @ (H'FFFFFF00,R0L.B), ER1
```

```
MOV.L @ER1,ER2
```

ソースオペランドはバイト／ワードの指定が可能であり、これはMOVA/B,W,Lと独立です。以下に例を示します。

[例]

```
MOVA/L @ (H'FFFFFF00, @ (H'FFFFFF000,R0.W).B),ER1
```

実効アドレスを使用する場合のサイズを指定します。	ソースオペランドを指定します。	ソースオペランドのサイズを指定します。
--------------------------	-----------------	---------------------

この例の場合、

```
MOV.B @ (H'FFFFFF000,R0.W),R1L
```

```
MOVA/L @ (H'FFFFFF00,R1L.B),ER1
```

と同じ動作になります。

2. 各命令の説明

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
ソース (インデックス)	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L、R0~R7、ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
ロングワード		ER0~ER7	
デスティネーション		ER0~ER7	

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース (インデックス)	レジスタ直接
	レジスタ間接
	ディスプレイメント付レジスタ間接
	ディスプレイメント付インデックスレジスタ間接
	ポストインクリメントレジスタ間接
	ポストデクリメントレジスタ間接
	プリインクリメントレジスタ間接
	プリデクリメントレジスタ間接
デスティネーション	レジスタ直接

(8) 注意事項

ソース（インデックス）のアドレッシングモードがレジスタ直接の場合、ソースとデスティネーションの汎用レジスタ番号が同一であると、短縮形の命令コードを使用することができます。詳細は、「2.4 命令コード一覧」を参照してください。

[例] MOVA/W @(H'FFFF8000,R1L.B),ER1

2.2.67 MOVFPE MOVE From Peripheral with E clock E同期データ転送

(1) アセンブラフォーマット

```
MOVFPE @aa:16,Rd
```

(2) オペレーション

(EAs) → Rd

E同期

(3) オペランドサイズ

バイト

(4) 説明

16ビット絶対アドレスで指定されるメモリの内容を、Eクロックに同期したタイミングで汎用レジスタRdに転送します。このとき転送するデータを検査し、結果をCCRに反映します。

【注】 Eクロック出力端子を備えていない製品およびシングルチップモードでは、本命令を使用しないでください。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↓	0	-

H：実行前の値が保持されます。

N：転送データが負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：転送データが0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V：常に0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L、R0H~R7H

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	絶対アドレス（16ビット）
デスティネーション	レジスタ直接

2. 各命令の説明

(8) 注意事項

1. 本命令では、上記以外のアドレッシングモードおよびワードサイズ/ロングワードサイズのデータは扱えません。
2. 本命令のデータ転送についての詳細は、当該製品のハードウェアマニュアルを参照してください。

2.2.68 MOVMD(B) MOVE Multiple Data

ブロック転送

(1) アセンブラフォーマット

MOVMD.B

(2) オペレーション

Repeat @ER5+→@ER6+

R4-1→R4

Until R4=0

(3) オペランドサイズ

転送データ：バイト

(4) 説明

ブロック転送命令です。データ転送はバイトサイズデータの連続転送です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値をインクリメント、R4の値をデクリメントします。R4の内容が0（ゼロ）になるまでこの動作を繰り返します。その後、次の命令を実行します。転送数は、R4で指定します（0は65536回と見なします）。MOVMD命令実行中に割り込み要求が発生すると、転送中の1バイトの転送終了後、割り込み例外処理を実行します。この割り込み例外処理時にスタックされるPCの値は、本命令のアドレスになっています。割り込み処理ルーチンからの復帰後に残りの転送を継続します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます

2. 各命令の説明

2.2.69 MOVMD(W)

MOVe Multiple Data

ブロック転送

(1) アセンブラフォーマット

MOVMD.W

(2) オペレーション

Repeat @ER5+→@ER6+

R4-1→R4

Until R4=0

(3) オペランドサイズ

転送データ：ワード

(4) 説明

ブロック転送命令です。データ転送はワードサイズデータの連続転送です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値を+2インクリメント、R4の値をデクリメントします。R4の内容が0（ゼロ）になるまでこの動作を繰り返します。その後、次の命令を実行します。転送数は、R4で指定します（0は65536回と見なします）。MOVMD命令実行中に割り込み要求が発生すると、転送中の1ワードの転送終了後、割り込み例外処理を実行します。この割り込み例外処理時にスタックされるPCの値は、本命令のアドレスになっています。割り込み処理ルーチンからの復帰後に残りの転送を継続します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

2.2.70 MOVMD(L)

MOVE Multiple Data

ブロック転送

(1) アセンブラフォーマット

MOVMD.L

(2) オペレーション

Repeat @ER5+→@ER6+

R4-1→R4

Until R4=0

(3) オペランドサイズ

転送データ：ロングワード

(4) 説明

ブロック転送命令です。データ転送はロングワードサイズデータの連続転送です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値を+4インクリメント、R4の値をデクリメントします。R4の内容が0（ゼロ）になるまでこの動作を繰り返します。その後、次の命令を実行します。転送数は、R4で指定します（0は65536回と見なします）。MOVMD命令実行中に割り込み要求が発生すると、転送中の1ロングワードの転送終了後、割り込み例外処理を実行します。この割り込み例外処理時にスタックされるPCの値は、本命令のアドレスになっています。割り込み処理ルーチンからの復帰後に残りの転送を継続します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

2.2.71 MOVSD

MOVE String Data

ブロック転送

(1) アセンブラフォーマット

```
MOVSD disp
```

(2) オペレーション

```
Repeat @ER5+→@ER6
```

```
if @ER6==0 then {
```

```
    ER6+1→ER6
```

```
    R4-1→R4
```

```
    goto next +disp
```

```
}
```

```
ER6+1→ER6
```

```
R4-1→R4
```

```
Until R4=0
```

(3) オペランドサイズ

転送データ：バイト

(4) 説明

ブロック転送命令です。データ転送はバイトサイズデータの連続転送です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値をインクリメント、R4の値をデクリメントします。その後、次の命令を実行します。ゼロ（H'00）データを転送した時点で転送を終了し、PCにディスプレイズメントを加えたアドレスに分岐します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレイズメントは符号付16ビットデータです。最大の転送数は、R4で指定します（0は65536回と見なします）。R4の内容が0（ゼロ）になるまで上記の動作を繰り返します。MOVSD命令実行中に割り込み要求が発生すると、転送中の1バイト転送終了後、割り込み例外処理を実行します。この割り込み例外処理時にスタックされるPCの値は、本命令のアドレスになっています。割り込み処理ルーチンからの復帰後に残りの転送を継続します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

2. 各命令の説明

2.2.72 MOVTPPE

MOVE To Peripheral with E clock

E 同期データ転送

(1) アセンブラフォーマット

MOVTPPE Rs,@aa:16

(2) オペレーション

Rs → (EAd)

E同期

(3) オペランドサイズ

バイト

(4) 説明

汎用レジスタRsの内容（ソースオペランド）を、Eクロックに同期したタイミングで、16ビット絶対アドレスで指定されるデスティネーションオペランドのロケーションに転送します。このとき転送するデータを検査し、結果をCCRに反映します。

【注】 Eクロック出力端子を備えていない製品およびシングルチップモードでは、本命令を使用しないでください。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	0	-

H：実行前の値が保持されます。

N：転送データが負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：転送データが0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V：常に0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ソース	R0L~R7L、R0H~R7H

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
デスティネーション	絶対アドレス（16ビット）

(8) 注意事項

1. 本命令では、上記以外のアドレッシングモードおよびワードサイズ/ロングワードサイズのデータは扱えません。
2. 本命令のデータ転送についての詳細は、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.73 MULS

MULTiPLY as Signed

符号付き乗算

(1) アセンブラフォーマット

MULS.W/L Rs,Rd

MULS.W/L #xx:4,Rd

(2) オペレーション

$Rd \times Rs \rightarrow Rd$

$Rd \times \#IMM \rightarrow Rd$

(3) オペランドサイズ

ワード、ロングワード

(4) 説明

16/32ビットレジスタRdの内容と、16/32ビットレジスタRsの内容または4ビットイミディエイトを符号付き乗算し、結果（下位16/32ビットのみ）を16/32ビットレジスタRdに格納します（上位16/32ビットは無視されます。Z、Nフラグも上位16/32ビットの内容は無視して、下位16/32ビットの内容に従って変化します）。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	-	-

H：実行前の値が保持されます。

N：実行結果（Rdに格納される内容）が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：実行結果（Rdに格納される内容）が0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
ソース	ワード	R0~R7, E0~E7
	ロングワード	ER0~ER7
デスティネーション	ワード	R0~R7, E0~E7
	ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	4ビットイミディエイト
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.74 MULS/U

MULTIply as Signed

符号付き乗算

(1) アセンブラフォーマット

MULS/U.L Rs,Rd

MULS/U.L #xx:4,Rd

(2) オペレーション

$Rd \times Rs \rightarrow Rd$ (上位32ビット)

$Rd \times \#IMM \rightarrow Rd$ (上位32ビット)

(3) オペランドサイズ

ロングワード

(4) 説明

32ビットレジスタRdの内容と、32ビットレジスタRsの内容または4ビットイミディエイトを符号付き乗算し、結果の上位32ビットを32ビットレジスタRdに格納します(下位32ビットは無視されます。Z、Nフラグも下位32ビットの内容は無視して、上位32ビットの内容に従って変化します)。

【乗算器サポート時のみ】

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	-	-

H：実行前の値が保持されます。

N：実行結果 (Rdに格納される内容) が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：実行結果 (Rdに格納される内容) が0 (ゼロ) のとき1にセットされ、それ以外のときは0にクリアされます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ソース	ER0~ER7
デスティネーション	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	4ビットイミディエイト
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.75 MULU

MULTIply as Unsigned

符号なし乗算

(1) アセンブラフォーマット

MULU.W/L Rs,Rd

MULU.W/L #xx:4,Rd

(2) オペレーション

Rd×Rs→Rd

Rd×#IMM→Rd

(3) オペランドサイズ

ワード、ロングワード

(4) 説明

16/32ビットレジスタRdの内容と、16/32ビットレジスタRsの内容または4ビットイミディエイトを符号なし乗算し、結果（下位16/32ビットのみ）を16/32ビットレジスタRdに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
ソース	ワード	R0~R7、E0~E7
	ロングワード	ER0~ER7
デスティネーション	ワード	R0~R7、E0~E7
	ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	4ビットイミディエイト
デスティネーション	レジスタ直接

2.2.76 MULU/U

MULTIPLY as Unsigned

符号なし乗算

(1) アセンブラフォーマット

MULU/U.L Rs,Rd

MULU/U.L #xx:4,Rd

(2) オペレーション

 $Rd \times Rs \rightarrow Rd$ (上位32ビット) $Rd \times \#IMM \rightarrow Rd$ (上位32ビット)

(3) オペランドサイズ

ロングワード

(4) 説明

32ビットレジスタRdの内容と、32ビットレジスタRsの内容または4ビットイミディエイトを符号なし乗算し、結果の上位32ビットを32ビットレジスタRdに格納します。

【乗算器サポート時のみ】

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ソース	ER0~ER7
デスティネーション	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	4ビットイミディエイト
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.77 MULXS

MULTIply eXtend as Signed

符号付き乗算

(1) アセンブラフォーマット

MULXS.B/W Rs,Rd

MULXS.B/W #xx:4,Rd

(2) オペレーション

Rd×Rs→Rd

Rd×#IMM→Rd

(3) オペランドサイズ

バイト、ワード

(4) 説明

デスティネーションレジスタRdの内容の下位8ビットまたは16ビットと、ソースオペランドを符号付き乗算し、結果（16または32ビット）をデスティネーションレジスタに格納します。乗算は、バイトサイズるとき、8ビット×8ビット→16ビット、ワードサイズるとき、16ビット×16ビット→32ビットで行われます。ソースのアドレッシングモードが4ビットイミディエイトの場合は、8ビットまたは16ビットに符号なし拡張されます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑↓	↑↓	-	-

H：実行前の値が保持されます。

N：実行結果が負のとき1にセットされ、それ以外るときは0にクリアされます。

Z：実行結果がゼロのとき1にセットされ、それ以外るときは0にクリアされます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
ソース	バイト	R0L~R7L、R0H~R7H
	ワード	R0~R7、E0~E7
デスティネーション	バイト	R0~R7、E0~E7
	ワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	4ビットイミディエイト
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.78 MULXU

MULTIply eXtend as Unsigned

符号なし乗算

(1) アセンブラフォーマット

MULXU.B/W Rs,Rd

MULXU.B/W #xx:4,Rd

(2) オペレーション

$Rd \times Rs \rightarrow Rd$

$Rd \times \#IMM \rightarrow Rd$

(3) オペランドサイズ

バイト、ワード

(4) 説明

デスティネーションレジスタRdの内容の下位8ビットまたは16ビットと、ソースオペランドを符号なし乗算し、結果（16または32ビット）をデスティネーションレジスタに格納します。乗算は、バイトサイズるとき、8ビット×8ビット→16ビット、ワードサイズるとき、16ビット×16ビット→32ビットで行われます。ソースのアドレッシングモードが4ビットイミディエイトの場合は、8ビットまたは16ビットに符号なし拡張されず。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
ソース	バイト	R0L~R7L、R0H~R7H
	ワード	R0~R7、E0~E7
デスティネーション	バイト	R0~R7、E0~E7
	ワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接
	4ビットイミディエイト
デスティネーション	レジスタ直接

2.2.79 NEG

NEGate

2 進符号反転

(1) アセンブラフォーマット

NEG.Sz <EAd>

(2) オペレーション

0- <EAd> → <EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd>（デスティネーションオペランド）を2の補数を取り、結果をデスティネーションのロケーションに格納します。ただし、実行前のデスティネーションオペランドが、H'80、H'8000、H'80000000の場合の結果は、H'80、H'8000、H'80000000となり、オーバーフローが発生します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	↑	-	↑	↑	↑	↑

H：最上位ビットから4ビット目（ビット27、ビット11、ビット3）にポローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

N：実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：実行結果が0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V：オーバーフローが発生したときは1にセットされ、それ以外のときは0にクリアされます。

C：最上位ビット（ビット31、ビット15、ビット7）にポローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L、R0~R7、ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
ロングワード		ER0~ER7	

(7) 使用可能なアドレッシングモード

ソース	デスティネーション																	
	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL.B)	@(d : 16,Rd.W)	@(d : 16,ERd.L)	@(d : 32,RdL.B)	@(d : 32,Rd.W)	@(d : 32,ERd.L)	@aa : 8	@aa : 16	@aa : 32
-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL

2. 各命令の説明

2.2.80 NOP

No OPeration

無操作

(1) アセンブラフォーマット

NOP

(2) オペレーション

PC+2→PC

(3) オペランドサイズ

—

(4) 説明

PCのインクリメントのみを行い、次の命令に実行が移ります。CPUの内部状態には影響を与えません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

2.2.81 NOT

NOT=logical complement

論理反転

(1) アセンブラフォーマット

NOT.Sz <EAd>

(2) オペレーション

~<EAd>→<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd> (デスティネーションオペランド) を1の補数を取り、結果をデスティネーションのロケーションに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	0	-

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外の場合は0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外の場合は0にクリアされます。

V : 常に0にクリアされます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L, R0~R7, ER0~ER7	
	データレジスタ	バイト	R0L~R7L, R0H~R7H
		ワード	R0~R7, E0~E7
ロングワード		ER0~ER7	

(7) 使用可能なアドレッシングモード

ソース	デスティネーション																	
	Rd	@ERd	@(d: 2,ERd)	@(d: 16,ERd)	@(d: 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d: 16,RdL,B)	@(d: 16,Rd,W)	@(d: 16,ERdL)	@(d: 32,RdL,B)	@(d: 32,Rd,W)	@(d: 32,ERdL)	@aa: 8	@aa: 16	@aa: 32
-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL

2. 各命令の説明

2.2.82 OR

inclusive OR logical

論理和

(1) アセンブラフォーマット

OR.Sz <EAs>,<EAd>

(2) オペレーション

<EAd> ∨ <EAs> → <EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd>（デスティネーションオペランド）とソースオペランド<EAs>の論理和をとり、結果をデスティネーションのロケーションに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	0	-

H：実行前の値が保持されます。

N：実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V：常に0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
アドレスレジスタ		ER0~ER7
インデックスレジスタ		R0L~R7L、R0~R7、ER0~ER7
データレジスタ	バイト	R0L~R7L、R0H~R7H
	ワード	R0~R7、E0~E7
	ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

ソース	デスティネーション																	
	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL.B)	@(d : 16,Rd.W)	@(d : 16,ERdL)	@(d : 32,RdL.B)	@(d : 32,Rd.W)	@(d : 32,ERdL)	@aa : 8	@aa : 16	@aa : 32
#x : 3(1-7)																		
#x : 8	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B
#x : 16	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL
#x : 32	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L
Rs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL
@ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 2,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs+	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@+ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@-ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 8	B																	
@aa : 16	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 32	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL

2. 各命令の説明

2.2.83 ORC

inclusive OR Control register

CCR との論理和

(1) アセンブラフォーマット

ORC #xx:8,CCR

(2) オペレーション

CCR ∨ #IMM → CCR

(3) オペランドサイズ

バイト

(4) 説明

CCRの内容とイミディエイトデータの論理和をとり、結果をCCRに格納します。なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
↓	↓	↓	↓	↓	↓	↓	↓

I : 実行結果の対応するビットの値が格納されます。

UI : 実行結果の対応するビットの値が格納されます。

H : 実行結果の対応するビットの値が格納されます。

U : 実行結果の対応するビットの値が格納されます。

N : 実行結果の対応するビットの値が格納されます。

Z : 実行結果の対応するビットの値が格納されます。

V : 実行結果の対応するビットの値が格納されます。

C : 実行結果の対応するビットの値が格納されます。

(6) 使用可能なアドレッシングモード

イミディエイト

2.2.84 ORC

inclusive OR Control register

EXR との論理和

(1) アセンブラフォーマット

ORC #xx:8,EXR

(2) オペレーション

EXR ∨ #IMM → EXR

(3) オペランドサイズ

バイト

(4) 説明

EXRの内容とイミディエイトデータの論理和をとり、結果をEXRに格納します。なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能なアドレッシングモード

イミディエイト

2. 各命令の説明

2.2.85 POP (W)

POP data

スタックよりデータ復帰

(1) アセンブラフォーマット

POP.W Rn

(2) オペレーション

@SP+→Rn

(3) オペランドサイズ

ワード

(4) 説明

スタックから16ビットレジスタRnへデータを復帰します。このとき復帰するデータを検査し、その結果をCCRに反映します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	0	-

H：実行前の値が保持されます。

N：転送データが負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：転送データが0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V：常に0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0～R7、E0～E7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

本命令は、MOV.W @SP+,Rnと同一です。

2.2.86 POP (L)

POP data

スタックよりデータ復帰

(1) アセンブラフォーマット

POP.L ERn

(2) オペレーション

@SP+→ERn

(3) オペランドサイズ

ロングワード

(4) 説明

スタックから32ビットレジスタERnへデータを復帰します。このとき復帰するデータを検査し、その結果をCCRに反映します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	0	-

H：実行前の値が保持されます。

N：転送データが負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：転送データが0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V：常に0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0～ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

本命令は、MOV.L @SP+,ERnと同一です。

2. 各命令の説明

2.2.87 PUSH (W)

PUSH data

スタックへデータ退避

(1) アセンブラフォーマット

PUSH.W Rn

(2) オペレーション

Rn→@-SP

(3) オペランドサイズ

ワード

(4) 説明

16ビットレジスタRnの内容をスタックに退避します。このとき退避するデータを検査し、その結果をCCRに反映します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	0	-

H：実行前の値が保持されます。

N：転送データが負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：転送データが0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V：常に0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0~R7、E0~E7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

1. 本命令は、MOV.W Rn,@-SPと同一です。
2. PUSH.W R7または、PUSH.W E7を実行すると実効アドレス計算（ER7-2→ER7実行）後のR7またはE7がスタックに退避されます。

2.2.88 PUSH (L)

PUSH data

スタックヘデータ退避

(1) アセンブラフォーマット

PUSH.L ERn

(2) オペレーション

ERn→@-SP

(3) オペランドサイズ

ロングワード

(4) 説明

32ビットレジスタERnの内容をスタックに退避します。このとき退避するデータを検査し、その結果をCCRに反映します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	0	-

H：実行前の値が保持されます。

N：転送データが負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：転送データが0（ゼロ）のとき1にセットされ、それ以外のときは0にクリアされます。

V：常に0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

(8) 注意事項

1. 本命令は、MOV.L ERn,@-SPと同一です。
2. PUSH.L ER7を実行すると実効アドレス計算（ER7-4→ER7実行）後のER7がスタックに退避されます。

2. 各命令の説明

2.2.89 ROTL

ROtate Left

ローテート

(1) アセンブラフォーマット

ROTL,Sz <EAd>

ROTL,Sz #2,<EAd>

(2) オペレーション


<EAd> (左ローテート) →<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd> (デスティネーションオペランド) のビット群を、左方向に1ビットまたは2ビットローテートし、結果をデスティネーションのロケーションに格納します。ローテートしてシフトアウトしたビットは下位ビットに戻り、最後にシフトアウトしたビットはキャリフラグに格納されます。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	0	↑

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外の場合は0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外の場合は0にクリアされます。

V : 常に0にクリアされます。

C : 最後にシフトアウトしたビットが格納されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L、R0~R7、ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
	ロングワード	ER0~ER7	

(7) 使用可能なアドレッシングモード

ローテートビット数：イミディエイト

ソース	デスティネーション																	
	Fd	@ERd	@(d:2,ERd)	@(d:16,ERd)	@(d:32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d:16,RdL,B)	@(d:16,Rd,W)	@(d:16,ERd,L)	@(d:32,RdL,B)	@(d:32,Rd,W)	@(d:32,ERd,L)	@aa:8	@aa:16	@aa:32
-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL

(8) 注意事項

@aa:8/@aa:16のアクセス範囲については、当該製品のハードウェアマニュアルを参照してください。

2. 各命令の説明

2.2.90 ROTR

ROTate Right

ローテート

(1) アセンブラフォーマット

ROTR.Sz <EAd>

ROTR.Sz #2,<EAd>

(2) オペレーション


<EAd> (右ローテート) →<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd> (デスティネーションオペランド) のビット群を、右方向に1ビットまたは2ビットローテートし、結果をデスティネーションのロケーションに格納します。ローテートしてシフトアウトしたビットは上位ビットに戻り、最後にシフトアウトしたビットはキャリフラグに格納されます。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	0	↑

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外の場合は0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外の場合は0にクリアされます。

V : 常に0にクリアされます。

C : 最後にシフトアウトしたビットが格納されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L, R0~R7, ER0~ER7	
	データレジスタ	バイト	R0L~R7L, R0H~R7H
		ワード	R0~R7, E0~E7
ロングワード		ER0~ER7	

(7) 使用可能なアドレッシングモード

ローテートビット数：イミディエイト

		デスティネーション																
ソース	Fd	@ERd	@(d: 2,ERd)	@(d: 16,ERd)	@(d: 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d: 16,RdL,B)	@(d: 16,Rd,W)	@(d: 16,ERd,L)	@(d: 32,RdL,B)	@(d: 32,Rd,W)	@(d: 32,ERd,L)	@aa: 8	@aa: 16	@aa: 32
-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL

2. 各命令の説明

2.2.91 ROTXL

ROTate with eXtend carry Left

キャリ付ローテート

(1) アセンブラフォーマット

ROTXL.Sz <EAd>

ROTXL.Sz #2,<EAd>

(2) オペレーション


<EAd> (キャリ付き左ローテート) →<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd> (デスティネーションオペランド) のビット群を、キャリフラグを含めて左方向に1ビットまたは2ビットローテートし、結果をデスティネーションのロケーションに格納します。キャリフラグと、2ビットローテートの場合はシフトアウトしたビットが下位ビットに戻り、最後にシフトアウトしたビットはキャリフラグに格納されます。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	0	↑

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外の場合は0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外の場合は0にクリアされます。

V : 常に0にクリアされます。

C : 最後にシフトアウトしたビットが格納されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L, R0~R7, ER0~ER7	
	データレジスタ	バイト	R0L~R7L, R0H~R7H
		ワード	R0~R7, E0~E7
	ロングワード	ER0~ER7	

(7) 使用可能なアドレッシングモード

ローテートビット数：イミディエイト

		デスティネーション																
ソース	Fd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL,B)	@(d : 16,Rd,W)	@(d : 16,ERd,L)	@(d : 32,RdL,B)	@(d : 32,Rd,W)	@(d : 32,ERd,L)	@aa : 8	@aa : 16	@aa : 32
-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL

2. 各命令の説明

2.2.92 ROTXR

ROTate with eXtend carry Right

キャリ付ローテート

(1) アセンブラフォーマット

ROTXR.Sz <EAd>

ROTXR.Sz #2,<EAd>

(2) オペレーション


<EAd> (キャリ付き右ローテート) →<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd> (デスティネーションオペランド) のビット群を、キャリフラグを含めて右方向に1ビットまたは2ビットローテートし、結果をデスティネーションのロケーションに格納します。キャリフラグと、2ビットローテートの場合はシフトアウトしたビットが上位ビットに戻り、最後にシフトアウトしたビットはキャリフラグに格納されます。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	0	↑

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外の場合は0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外の場合は0にクリアされます。

V : 常に0にクリアされます。

C : 最後にシフトアウトしたビットが格納されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L, R0~R7, ER0~ER7	
	データレジスタ	バイト	R0L~R7L, R0H~R7H
		ワード	R0~R7, E0~E7
	ロングワード	ER0~ER7	

(7) 使用可能なアドレッシングモード

ローテートビット数：イミディエイト

		デスティネーション																
ソース	Fd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL,B)	@(d : 16,Rd,W)	@(d : 16,ERd,L)	@(d : 32,RdL,B)	@(d : 32,Rd,W)	@(d : 32,ERd,L)	@aa : 8	@aa : 16	@aa : 32
-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL

2. 各命令の説明

2.2.93 RTE

ReTurn from Exception

例外処理からのリターン

(1) アセンブラフォーマット

RTE

(2) オペレーション

- EXRが有効のとき、またはマキシマムモードのとき

@SP+→EXR

@SP+→CCR

@SP+→PC

- 上記以外のとき

@SP+→CCR

@SP+→PC

(3) オペランドサイズ

—

(4) 説明

例外処理ルーチンから復帰します。スタックからEXR、CCRとPCを復帰し、復帰したPCが示すアドレスから処理を行います。本命令を実行する直前のCCRおよびPCの内容は失われます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
⇕	⇕	⇕	⇕	⇕	⇕	⇕	⇕

I : スタックの内容の対応するビットの値が格納されます。

UI : スタックの内容の対応するビットの値が格納されます。

H : スタックの内容の対応するビットの値が格納されます。

U : スタックの内容の対応するビットの値が格納されます。

N : スタックの内容の対応するビットの値が格納されます。

Z : スタックの内容の対応するビットの値が格納されます。

V : スタックの内容の対応するビットの値が格納されます。

C : スタックの内容の対応するビットの値が格納されます。

2.2.94 RTE/L Load to registers and ReTurn from Exception データ復帰付き例外処理からのリターン

(1) アセンブラフォーマット

RTE/L <レジスタリスト>

(2) オペレーション

- EXRが有効のとき、またはマキシマムモードのとき

@SP+→ERn (レジスタ群)

@SP+→EXR

@SP+→CCR

@SP+→PC

- 上記以外のとき

@SP+→ERn (レジスタ群)

@SP+→CCR

@SP+→PC

(3) オペランドサイズ

ロングワード

(4) 説明

スタックから退避したデータをレジスタリストで指定した複数のレジスタに復帰し、更にスタックからEXR、CCR、PCを復帰し、復帰したPCが示すアドレスから処理を行います。複数の汎用レジスタを復帰する場合、レジスタ番号の大きい順に復帰を行います。復帰できるレジスタ数は、1~4本です。連続した番号のものに限定されます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	↓	-	↓	↓	↓	↓

H : スタックの内容の対応するビットの値が格納されます。

N : スタックの内容の対応するビットの値が格納されます。

Z : スタックの内容の対応するビットの値が格納されます。

V : スタックの内容の対応するビットの値が格納されます。

C : スタックの内容の対応するビットの値が格納されます。

2. 各命令の説明

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
レジスタ群	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
レジスタ群	レジスタ直接 (ERn)
	レジスタ直接 (ERn-ERn+1)
	レジスタ直接 (ERn-ERn+2)
	レジスタ直接 (ERn-ERn+3)

(8) 注意事項

1. ER7を指定した場合、スタックからのリードは行われますが、ER7へは格納されません。
2. ER0とER7は連続した番号と見なしません。

2.2.95 RTS

ReTurn from Subroutine

サブルーチンリターン

(1) アセンブラフォーマット

RTS

(2) オペレーション

@SP+→PC

(3) オペランドサイズ

—

(4) 説明

サブルーチンから復帰します。スタックからPCを復帰し、復帰したPCが示すアドレスから処理を行います。本命令を実行する直前のPCの内容は失われます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

2. 各命令の説明

2.2.96 RTS/L Load to registers and ReTurn from Subroutine データ復帰付きサブルーチンリターン

(1) アセンブラフォーマット

RTS/L <レジスタリスト>

(2) オペレーション

@SP+→ERn (レジスタ群)

@SP+→PC

(3) オペランドサイズ

ロングワード

(4) 説明

スタックから退避したデータを、レジスタリストで指定した複数のレジスタに復帰し、更に、スタックからPCを復帰し、復帰したPCが示すアドレスから処理を行います。複数の汎用レジスタを復帰する場合、レジスタ番号の大きい順に復帰を行います。復帰できるレジスタ数は1~4本です。連続した番号のものに限定されません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
レジスタ群	ER0~ER6

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
レジスタ群	レジスタ直接 (ERn)
	レジスタ直接 (ERn-ERn+1)
	レジスタ直接 (ERn-ERn+2)
	レジスタ直接 (ERn-ERn+3)

(8) 注意事項

1. ER7を指定した場合、スタックからのリードは行われますが、ER7へは格納されません。
2. ER0とER7は連続した番号と見なしません。

2. 各命令の説明

2.2.97 SHAL

SHift Arithmetic Left

算術シフト

(1) アセンブラフォーマット

SHAL.Sz <EAd>

SHAL.Sz #2,<EAd>

(2) オペレーション


<EAd> (左算術シフト) →<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd> (デスティネーションオペランド) のビット群を、算術的に左方向へ1ビットまたは2ビットシフトし、結果をデスティネーションのロケーションに格納します。下位ビットには0が格納されます。最後にシフトアウトしたビットはキャリフラグに格納されます。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑↓	↑↓	↑↓	↑↓

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : オーバフローが発生したときは1にセットされ、それ以外のときは0にクリアされます。

C : 最後にシフトアウトしたビットが格納されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L, R0~R7, ER0~ER7	
	データレジスタ	バイト	R0L~R7L, R0H~R7H
		ワード	R0~R7, E0~E7
	ロングワード	ER0~ER7	

(7) 使用可能なアドレッシングモード

シフトビット数：イミディエイト

		デスティネーション																
ソース	Fd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL,B)	@(d : 16,Rd,W)	@(d : 16,ERd,L)	@(d : 32,RdL,B)	@(d : 32,Rd,W)	@(d : 32,ERd,L)	@aa : 8	@aa : 16	@aa : 32
-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL

2. 各命令の説明

2.2.98 SHAR

SHift Arithmetic Right

算術シフト

(1) アセンブラフォーマット

SHAR.Sz <EAd>

SHAR.Sz #2,<EAd>

(2) オペレーション


<EAd> (右算術シフト) →<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd> (デスティネーションオペランド) のビット群を、算術的に右方向へ1ビットまたは2ビットシフトし、結果をデスティネーションのロケーションに格納します。上位ビットには、シフト前の最上位ビット (符号ビット) が格納され、符号変化は起こりません。最後にシフトアウトしたビットはキャリフラグに格納されます。



(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	0	↑

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : 常に0にクリアされます。

C : 最後にシフトアウトしたビットが格納されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L, R0~R7, ER0~ER7	
	データレジスタ	バイト	R0L~R7L, R0H~R7H
		ワード	R0~R7, E0~E7
ロングワード		ER0~ER7	

(7) 使用可能なアドレッシングモード

シフトビット数：イミディエイト

		デスティネーション																
ソース	Fd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL,B)	@(d : 16,Rd,W)	@(d : 16,ERd,L)	@(d : 32,RdL,B)	@(d : 32,Rd,W)	@(d : 32,ERd,L)	@aa : 8	@aa : 16	@aa : 32
-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL

2. 各命令の説明

2.2.99 SHLL (1)

SHift Logical Left

論理シフト

(1) アセンブラフォーマット

SHLL.Sz Rn,Rd

SHLL.Sz #xx:5,Rd

(2) オペレーション

Rd (左論理シフト) →Rd

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向へ指定されたビット数シフトし、結果をデスティネーションのロケーションに格納します。下位ビットには0が格納されます。最後にシフトアウトしたビットはキャリフラグに格納されます。シフトビット数は、イミディエイトデータまたは汎用レジスタRnの内容で指定され、下位5ビットが有効です。シフトビット数を汎用レジスタRnで指定する場合、8ビットレジスタとして指定します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	0	↓

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : 常に0にクリアされます。

C : 最後にシフトアウトしたビットが格納されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
シフトビット数指定		R0L~R7L, R0H~R7H
デスティネーション	バイト	R0L~R7L, R0H~R7H
	ワード	R0~R7, E0~E7
	ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
シフトビット数	イミディエイト
	レジスタ直接
デスティネーション	レジスタ直接

(8) 注意事項

シフトビット数により、実行ステート数が異なります。

シフトビット数	実行ステート数*
0、1、2、4、5、6、8、9、10、16、17、18	2
3、7、11、12、13、14、15、19、20、21、22、23、24、25、26、27	3
28、29、30、31	4

【注】 * 命令コードが内蔵メモリに存在するときの値

2. 各命令の説明

2.2.100 SHLL (2)

SHift Logical Left

論理シフト

(1) アセンブラフォーマット

SHLL.Sz <EAd>

SHLL.Sz #n,<EAd> (n=2, 4, 8, 16)

(2) オペレーション

<EAd> (左論理シフト) →<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd> (デスティネーションオペランド) のビット群を、左方向へ1ビットまたは指定されたビット数シフトし、結果をデスティネーションのロケーションに格納します。下位ビットには0が格納されます。最後にシフトアウトしたビットはキャリフラグに格納されます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑↓	↑↓	0	↑↓

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : 常に0にクリアされます。

C : 最後にシフトアウトしたビットが格納されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L、R0~R7、ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
ロングワード		ER0~ER7	

(7) 使用可能なアドレッシングモード

シフトビット数：イミディエイト

		デスティネーション																
ソース	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,Rd_LB)	@(d : 16,Rd_W)	@(d : 16,ERd_L)	@(d : 32,Rd_LB)	@(d : 32,Rd_W)	@(d : 32,ERd_L)	@aa : 8	@aa : 16	@aa : 32
-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL

2. 各命令の説明

2.2.101 SHLR (1)

SHift Logical Right

論理シフト

(1) アセンブラフォーマット

SHLR.Sz Rn,Rd

SHLR.Sz #xx:5,Rd

(2) オペレーション

Rd (右論理シフト) → Rd

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションレジスタRdの内容(デスティネーションオペランド)のビット群を、右方向へ指定されたビット数シフトし、結果をデスティネーションのロケーションに格納します。上位ビットには0が格納されます。最後にシフトアウトしたビットはキャリフラグに格納されます。シフトビット数は、イミディエイトデータまたは汎用レジスタRnの内容で指定され、下位5ビットが有効です。シフトビット数を汎用レジスタRnで指定する場合、8ビットレジスタとして指定します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↓	↓	0	↓

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : 常に0にクリアされます。

C : 最後にシフトアウトしたビットが格納されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ
シフトビット数指定		R0L~R7L, R0H~R7H
デスティネーション	バイト	R0L~R7L, R0H~R7H
	ワード	R0~R7, E0~E7
	ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
シフトビット数	イミディエイト
	レジスタ直接
デスティネーション	レジスタ直接

(8) 注意事項

シフトビット数により、実行ステート数が異なります。

シフトビット数	実行ステート数*
0、1、2、4、5、6、8、9、10、16、17、18	2
3、7、11、12、13、14、15、19、20、21、22、23、24、25、26、27	3
28、29、30、31	4

【注】 * 命令コードが内蔵メモリに存在するときの値

2. 各命令の説明

2.2.102 SHLR (2)

SHift Logical Right

論理シフト

(1) アセンブラフォーマット

SHLR.Sz <EAd>

SHLR.Sz #n,<EAd> (n=2, 4, 8, 16)

(2) オペレーション

<EAd> (右論理シフト) →<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd> (デスティネーションオペランド) のビット群を、右方向へ1ビットまたは指定されたビット数シフトし、結果をデスティネーションのロケーションに格納します。上位ビットには0が格納されます。最後にシフトアウトしたビットはキャリフラグに格納されます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↓	0	↓

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V : 常に0にクリアされます。

C : 最後にシフトアウトしたビットが格納されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L、R0~R7、ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
ロングワード		ER0~ER7	

(7) 使用可能なアドレッシングモード

シフトビット数：イミディエイト

		デスティネーション																
ソース	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,Rd_LB)	@(d : 16,Rd_W)	@(d : 16,ERd_L)	@(d : 32,Rd_LB)	@(d : 32,Rd_W)	@(d : 32,ERd_L)	@aa : 8	@aa : 16	@aa : 32
-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL

2. 各命令の説明

2.2.103 SLEEP

SLEEP

低消費電力状態命令

(1) アセンブラフォーマット

SLEEP

(2) オペレーション

プログラム実行状態→低消費電力状態

(3) オペランドサイズ

—

(4) 説明

SLEEP命令を実行すると、CPUは低消費電力状態に入ります。低消費電力状態では、CPUの内部状態は保持され、命令の実行を停止し、例外処理要求の発生を待ち続けます。例外処理要求が発生すると、低消費電力状態は解除され、CPUは例外処理を開始します。このときNMI以外の割り込み要求では、CPU側で割り込みがマスクされている場合、低消費電力状態は解除されません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
—	—	—	—	—	—	—	—

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 注意事項

低消費電力状態については、当該製品のハードウェアマニュアルを参照してください。

2.2.104 STC(B)

STore from Control register

CCR 転送

(1) アセンブラフォーマット

STC.B CCR,Rd

(2) オペレーション

CCR→Rd

(3) オペランドサイズ

バイト

(4) 説明

CCRの内容を8ビットレジスタRdに転送します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L、R0H~R7H

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.105 STC(B)

STore from Control register

EXR 転送

(1) アセンブラフォーマット

STC.B EXR,Rd

(2) オペレーション

EXR→Rd

(3) オペランドサイズ

バイト

(4) 説明

EXRの内容を8ビットレジスタRdに転送します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	R0L~R7L、R0H~R7H

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

2.2.106 STC(W)

STore from Control register

CCR 転送

(1) アセンブラフォーマット

STC.W CCR,<EAd>

(2) オペレーション

CCR → (EAd)

(3) オペランドサイズ

ワード

(4) 説明

CCRの内容をデスティネーションのロケーションに転送します。CCRはバイトサイズですが転送はワードサイズで行われ、上位バイトにCCRの内容が格納されます。下位バイトは不定値が格納されます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ間接
	ディスプレースメント付レジスタ間接
	プリデクリメントレジスタ間接
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

2. 各命令の説明

2.2.107 STC(W)

STore from Control register

EXR 転送

(1) アセンブラフォーマット

STC.W EXR,<EAd>

(2) オペレーション

EXR → (EAd)

(3) オペランドサイズ

ワード

(4) 説明

EXRの内容をデスティネーションのロケーションに転送します。EXRはバイトサイズですが転送はワードサイズで行われ、上位バイトにEXRの内容が格納されます。下位バイトは不定値が格納されます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ間接
	ディスプレースメント付レジスタ間接
	プリデクリメントレジスタ間接
	絶対アドレス (16 ビット)
	絶対アドレス (32 ビット)

2.2.108 STC(L)

STore from Control register

ベースレジスタ転送

(1) アセンブラフォーマット

STC.L VBR,ERd

STC.L SBR,ERd

(2) オペレーション

VBR→ERd

SBR→ERd

(3) オペランドサイズ

ロングワード

(4) 説明

ベースレジスタ (VBR、SBR) の内容を32ビットレジスタERdに転送します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	ER0～ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.109 STM

STore from Multiple register

スタックヘデータ退避

(1) アセンブラフォーマット

STM.L <レジスタリスト>,@-SP

(2) オペレーション

ERn (レジスタ群) →@-SP

(3) オペランドサイズ

ロングワード

(4) 説明

レジスタリストで指定した複数のレジスタを、スタックに退避します。退避はレジスタ番号の小さい順に行われます。1命令で退避できるレジスタ数は2本、3本、4本です。連続した番号のものに限定されます。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
ソース	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ソース	レジスタ直接 (ERn-ERn+1)
	レジスタ直接 (ERn-ERn+2)
	レジスタ直接 (ERn-ERn+3)

(8) 注意事項

1. ER7の退避を行うときは、実行アドレス計算 (ER7-4→ER7実行) 後のER7がスタックに退避されます。

2. ER0とER7は連続した番号と見なしません。

2.2.110 STMAC

STore from MAC register

MAC レジスタ転送

(1) アセンブラフォーマット

STMAC MACレジスタ,ERd

(2) オペレーション

MACH→ERd

または

MACL→ERd

(3) オペランドサイズ

ロングワード

(4) 説明

MACレジスタ (MACH、MACL) の内容を汎用レジスタに転送します。MACHからの転送では、上位22ビットが符号拡張されて汎用レジスタに転送されます。

【乗算器サポート時のみ】

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑ *	↑ *	↑ *	-

H : 実行前の値が保持されます。

N : MAC 命令の結果、MAC レジスタの値が負のとき 1 にセットされ、それ以外のときは 0 にクリアされます。

Z : MAC 命令の結果、MAC レジスタの値が 0 (ゼロ) のとき 1 にセットされ、それ以外のときは 0 にクリアされます。

V : MAC 命令の結果、オーバーフローが発生していれば 1 にセットされ、それ以外のときは 0 にクリアされます。

C : 実行前の値が保持されます。

【注】 * 本命令を実行することで、乗算器内部のフラグ (N、Z、V) を CCR に反映します。

ただし、CLRMACまたはLDMAC命令実行後、MAC命令を行わずにSTMACを実行した場合はVフラグは0、N、Zフラグは不定となります。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	ER0~ER7

2. 各命令の説明

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

2.2.111 SUB

SUBtract binary

2 進減算

(1) アセンブラフォーマット

SUB.Sz <EAs>,<EAd>

(2) オペレーション

<EAd>-<EAs>→<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd>（デスティネーションオペランド）からソースオペランド<EAs>を減算し、結果をデスティネーションのロケーションに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	↓	-	↓	↓	↓	↓

H：最上位ビットから4ビットめ（ビット27、ビット11、ビット3）にポローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

N：実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V：オーバフローが発生したときは1にセットされ、それ以外のときは0にクリアされます。

C：最上位ビット（ビット31、ビット15、ビット7）にポローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
ソース	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L, R0~R7, ER0~ER7	
	データレジスタ	バイト	R0L~R7L, R0H~R7H
		ワード	R0~R7, E0~E7
ロングワード		ER0~ER7	
デスティネーション	アドレスレジスタ	ER0~ER7	
	インデックスレジスタ	R0L~R7L, R0~R7, ER0~ER7	
	データレジスタ	バイト	R0L~R7L, R0H~R7H
		ワード	R0~R7, E0~E7
		ロングワード	ER0~ER7

2. 各命令の説明

(7) 使用可能なアドレッシングモード

ソース	デスティネーション																	
	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL.B)	@(d : 16,Rd.W)	@(d : 16,ERdL)	@(d : 32,RdL.B)	@(d : 32,Rd.W)	@(d : 32,ERdL)	@aa : 8	@aa : 16	@aa : 32
#x : 3(1-7)	WL	W															W	W
#x : 8		B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B
#x : 16	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL		WL	WL
#x : 32	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L		L	L
Rs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL
@ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 2,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs+	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@+ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@-ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 8	B																	
@aa : 16	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 32	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL

2.2.112 SUBS SUBtract with Sign extention アドレスデータ 2 進減算

(1) アセンブラフォーマット

SUBS #1,ERd

SUBS #2,ERd

SUBS #4,ERd

(2) オペレーション

ERd-1→ERd

ERd-2→ERd

ERd-4→ERd

(3) オペランドサイズ

ロングワード

(4) 説明

32ビットレジスタERdの内容（デスティネーションオペランド）から1、2または4を減算します。SUB命令とは異なり、コンディションコードは実行前の値を保持します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H：実行前の値が保持されます。

N：実行前の値が保持されます。

Z：実行前の値が保持されます。

V：実行前の値が保持されます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
デスティネーション	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ直接

2. 各命令の説明

2.2.113 SUBX

SUBtract with eXtend carry

キャリ付減算

(1) アセンブラフォーマット

SUBX.Sz <EAs>,<EAd>

(2) オペレーション

<EAd>-<EAs>-C-><EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd>（デスティネーションオペランド）からソースオペランド<EAs>とキャリフラグの値を減算し、結果をデスティネーションのロケーションに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	↓	-	↓	↓	↓	↓

H：最上位ビットから4ビットめ（ビット27、ビット11、ビット3）にポローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

N：実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：実行結果がゼロのとき実行前の値が保持され、それ以外のときは0にクリアされます。

V：オーバフローが発生したときは1にセットされ、それ以外のときは0にクリアされます。

C：最上位ビット（ビット31、ビット15、ビット7）にポローが発生したとき1にセットされ、それ以外のときは0にクリアされます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
ソース	アドレスレジスタ	ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
	ロングワード	ER0~ER7	
デスティネーション	アドレスレジスタ	ER0~ER7	
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
		ロングワード	ER0~ER7

(7) 使用可能なアドレッシングモード

ソース	デスティネーション																	
	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL.B)	@(d : 16,Rd.W)	@(d : 16,ERd.L)	@(d : 32,RdL.B)	@(d : 32,Rd.W)	@(d : 32,ERd.L)	@aa : 8	@aa : 16	@aa : 32
#x : 3(1-7)																		
#x : 8	B	B					B											
#x : 16	W	W					W											
#x : 32	L	L					L											
Rs	BWL	BWL					BWL											
@ERs	BWL	BWL																
@(d : 2,ERs)																		
@(d : 16,ERs)																		
@(d : 32,ERs)																		
@ERs+																		
@ERs-	BWL						BWL											
@+ERs																		
@-ERs																		
@(d : 16,RsL.B)																		
@(d : 16,Rs.W)																		
@(d : 16,ERs.L)																		
@(d : 32,RsL.B)																		
@(d : 32,Rs.W)																		
@(d : 32,ERs.L)																		
@aa : 8																		
@aa : 16																		
@aa : 32																		

2. 各命令の説明

2.2.114 TAS

Test And Set

テストアンドセット

(1) アセンブラフォーマット

TAS @ERd

(2) オペレーション

@ERd-0→CCRセット

1→ (<ビット7> of @ERd)

(3) オペランドサイズ

バイト

(4) 説明

メモリの内容をテスト (0と比較) し、その結果をコンディションコードレジスタにセットします。その後、オペランドの最上位ビット (ビット7) を1にセットします。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↑	0	-

H : 実行前の値が保持されます。

N : 実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z : 実行結果が0 (ゼロ) のとき1にセットされ、それ以外のときは0にクリアされます。

V : 常に0にクリアされます。

C : 実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法	汎用レジスタ
アドレスレジスタ	ER0~ER7

(7) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
デスティネーション	レジスタ間接

2.2.115 TRAPA

TRAP Always

無条件トラップ

(1) アセンブラフォーマット

TRAPA #x:2

(2) オペレーション

- EXRが有効のとき、またはマキシマムモードのとき

PC→@-SP

CCR→@-SP

EXR→@-SP

<ベクタ>→PC

- 上記以外のとき

PC→@-SP

CCR→@-SP

<ベクタ>→PC

(3) オペランドサイズ

-

(4) 説明

プログラムカウンタ（PC）とコンディションコードレジスタ（CCR）をスタックに退避し、Iビットを1にセットします。また、エクステンドレジスタ（EXR）が有効のときはEXRをスタックに退避しますが、I2～I0ビットは書き換えられません。次に指定した番号に対応するベクタアドレスの内容によって示されるアドレスへ分岐します。退避するPCの値は本命令の直後の命令の先頭アドレスになります。

#x	ベクタアドレス	
	ノーマルモード	ノーマルモード以外
0	H' 0010～H' 0011	H' 000020～H' 000023
1	H' 0012～H' 0013	H' 000024～H' 000027
2	H' 0014～H' 0015	H' 000028～H' 00002B
3	H' 0016～H' 0017	H' 00002C～H' 00002F

2. 各命令の説明

(5) コンディションコード

I	UI	H	U	N	Z	V	C
1	△*	-	-	-	-	-	-

I : 常に1にセットされます。

UI: **【注】**を参照してください。

H : 実行前の値が保持されます。

N : 演算前の値が保持されます。

Z : 演算前の値が保持されます。

V : 演算前の値が保持されます。

C : 演算前の値が保持されます。

【注】 * 割り込みマスクビットとして使用しているとき1にセットされます。ユーザビットとして使用しているときは実行前の値が保持されます。詳細は、当該製品のハードウェアマニュアルを参照してください。

(6) 使用可能なアドレッシングモード

使用方法	アドレッシングモード
ビット番号指定	イミディエイト

(7) 注意事項

CPU動作モードおよびEXR有効と無効では、スタックおよびベクタの構造が異なりますので注意してください。

2.2.116 XOR

eXclusive OR logical

排他的論理和

(1) アセンブラフォーマット

XOR.Sz <EAs>,<EAd>

(2) オペレーション

<EAd>⊕<EAs>→<EAd>

(3) オペランドサイズ

バイト、ワード、ロングワード

(4) 説明

デスティネーションのロケーションの内容<EAd>（デスティネーションオペランド）とソースオペランド<EAs>の排他的論理和をとり、結果をデスティネーションのロケーションに格納します。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	↑	↓	0	-

H：実行前の値が保持されます。

N：実行結果が負のとき1にセットされ、それ以外のときは0にクリアされます。

Z：実行結果がゼロのとき1にセットされ、それ以外のときは0にクリアされます。

V：常に0にクリアされます。

C：実行前の値が保持されます。

(6) 使用可能な汎用レジスタ

使用方法		汎用レジスタ	
ソース	アドレスレジスタ		ER0~ER7
	インデックスレジスタ		R0L~R7L、R0~R7、ER0~ER7
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
ロングワード		ER0~ER7	
デスティネーション	アドレスレジスタ		ER0~ER7
	インデックスレジスタ		R0L~R7L、R0~R7、ER0~ER7
	データレジスタ	バイト	R0L~R7L、R0H~R7H
		ワード	R0~R7、E0~E7
		ロングワード	ER0~ER7

2. 各命令の説明

(7) 使用可能なアドレッシングモード

ソース	デスティネーション																	
	Rd	@ERd	@(d : 2,ERd)	@(d : 16,ERd)	@(d : 32,ERd)	@ERd+	@ERd-	@+ERd	@-ERd	@(d : 16,RdL.B)	@(d : 16,Rd.W)	@(d : 16,ERdL)	@(d : 32,RdL.B)	@(d : 32,Rd.W)	@(d : 32,ERdL)	@aa : 8	@aa : 16	@aa : 32
#x : 3(1-7)																		
#x : 8	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B	B
#x : 16	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL	WL
#x : 32	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L	L
Rs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL
@ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 2,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs+	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@ERs-	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@+ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@-ERs	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 16,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,RsL.B)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,Rs.W)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@(d : 32,ERs.L)	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 8	B																	
@aa : 16	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL
@aa : 32	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL	BWL		BWL	BWL

2.2.117 XORC eXclusive OR Control register CCR との排他的論理和

(1) アセンブラフォーマット

XORC #xx:8,CCR

(2) オペレーション

$CCR \oplus \#IMM \rightarrow CCR$

(3) オペランドサイズ

バイト

(4) 説明

CCRの内容とイミディエイトデータとの排他的論理和をとり、結果をCCRに格納します。なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
↓	↓	↓	↓	↓	↓	↓	↓

I : 実行結果の対応するビットの値が格納されます。

UI : 実行結果の対応するビットの値が格納されます。

H : 実行結果の対応するビットの値が格納されます。

U : 実行結果の対応するビットの値が格納されます。

N : 実行結果の対応するビットの値が格納されます。

Z : 実行結果の対応するビットの値が格納されます。

V : 実行結果の対応するビットの値が格納されます。

C : 実行結果の対応するビットの値が格納されます。

(6) 使用可能なアドレッシングモード

イミディエイト

2. 各命令の説明

2.2.118 XORC eXclusive OR Control register EXR との排他的論理和

(1) アセンブラフォーマット

XORC #xx:8,EXR

(2) オペレーション

EXR \oplus #IMM \rightarrow EXR

(3) オペランドサイズ

バイト

(4) 説明

EXRの内容とイミディエイトデータとの排他的論理和をとり、結果をEXRに格納します。なお、本命令の実行終了時点では、NMIを含めてすべての割り込みは受け付けられません。

(5) コンディションコード

I	UI	H	U	N	Z	V	C
-	-	-	-	-	-	-	-

H : 実行前の値が保持されます。

N : 実行前の値が保持されます。

Z : 実行前の値が保持されます。

V : 実行前の値が保持されます。

C : 実行前の値が保持されます。

(6) 使用可能なアドレッシングモード

イミディエイト

データ転送命令 (5)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フェッチ ステップ数*	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}									
					#xx	Rn	@ERn	@d(RnL,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
														@ERs	→	@(d:32+ERd)													
MOV	MOV.B @+ERs,@(d:32,ERd)	B	4	4	6				D	S				ERS32+1→ERs32			@ERs	→	@(d:32+ERd)				—	—	↕	↕	0	—	
	MOV.B @+ERs,@(d:16,Rd,B)	B	3	4	5				D	S				ERS32+1→ERs32			@ERs	→	@(d:16+RdL)				—	—	↕	↕	0	—	
	MOV.B @+ERs,@(d:16,Rd,W)	B	3	4	5				D	S				ERS32+1→ERs32			@ERs	→	@(d:16+Rd)				—	—	↕	↕	0	—	
	MOV.B @+ERs,@(d:16,ERd,L)	B	3	4	5				D	S				ERS32+1→ERs32			@ERs	→	@(d:16+ERd)				—	—	↕	↕	0	—	
	MOV.B @+ERs,@(d:32,Rd,B)	B	4	4	6				D	S				ERS32+1→ERs32			@ERs	→	@(d:32+RdL)				—	—	↕	↕	0	—	
	MOV.B @+ERs,@(d:32,Rd,W)	B	4	4	6				D	S				ERS32+1→ERs32			@ERs	→	@(d:32+Rd)				—	—	↕	↕	0	—	
	MOV.B @+ERs,@(d:32,ERd,L)	B	4	4	6				D	S				ERS32+1→ERs32			@ERs	→	@(d:32+ERd)				—	—	↕	↕	0	—	
	MOV.B @+ERs,@aa:16	B	3	4	5					S	D				ERS32+1→ERs32			@ERs	→	@aa:16				—	—	↕	↕	0	—
	MOV.B @+ERs,@aa:32	B	4	4	6					S	D				ERS32+1→ERs32			@ERs	→	@aa:32				—	—	↕	↕	0	—
	MOV.B @-ERs,@ERd	B	2	4	4				D		S				ERS32-1→ERs32			@ERs	→	@ERd				—	—	↕	↕	0	—
	MOV.B @-ERs,@ERd+	B	2	4	4					SD					ERS32-1→ERs32			@ERs	→	@ERd			ERd32+1→ERd32	—	—	↕	↕	0	—
	MOV.B @-ERs,@ERd-	B	2	4	4					SD					ERS32-1→ERs32			@ERs	→	@ERd			ERd32-1→ERd32	—	—	↕	↕	0	—
	MOV.B @-ERs,@+ERd	B	2	4	4					SD				ERS32-1→ERs32	ERd32+1→ERd32			@ERs	→	@ERd				—	—	↕	↕	0	—
	MOV.B @-ERs,@-ERd	B	2	4	4					SD				ERS32-1→ERs32	ERd32-1→ERd32			@ERs	→	@ERd				—	—	↕	↕	0	—
	MOV.B @-ERs,@(d:2,ERd)	B	2	4	4				D	S					ERS32-1→ERs32			@ERs	→	@(1/2/3+ERd)				—	—	↕	↕	0	—
	MOV.B @-ERs,@(d:16,ERd)	B	3	4	5				D	S					ERS32-1→ERs32			@ERs	→	@(d:16+ERd)				—	—	↕	↕	0	—
	MOV.B @-ERs,@(d:32,ERd)	B	4	4	6				D	S					ERS32-1→ERs32			@ERs	→	@(d:32+ERd)				—	—	↕	↕	0	—
	MOV.B @-ERs,@(d:16,Rd,B)	B	3	4	5				D	S					ERS32-1→ERs32			@ERs	→	@(d:16+RdL)				—	—	↕	↕	0	—
	MOV.B @-ERs,@(d:16,Rd,W)	B	3	4	5				D	S					ERS32-1→ERs32			@ERs	→	@(d:16+Rd)				—	—	↕	↕	0	—
	MOV.B @-ERs,@(d:16,ERd,L)	B	3	4	5				D	S					ERS32-1→ERs32			@ERs	→	@(d:16+ERd)				—	—	↕	↕	0	—
	MOV.B @-ERs,@(d:32,Rd,B)	B	4	4	6				D	S					ERS32-1→ERs32			@ERs	→	@(d:32+RdL)				—	—	↕	↕	0	—
	MOV.B @-ERs,@(d:32,Rd,W)	B	4	4	6				D	S					ERS32-1→ERs32			@ERs	→	@(d:32+Rd)				—	—	↕	↕	0	—
	MOV.B @-ERs,@(d:32,ERd,L)	B	4	4	6				D	S					ERS32-1→ERs32			@ERs	→	@(d:32+ERd)				—	—	↕	↕	0	—
MOV.B @-ERs,@aa:16	B	3	4	5					S	D				ERS32-1→ERs32			@ERs	→	@aa:16				—	—	↕	↕	0	—	
MOV.B @-ERs,@aa:32	B	4	4	6					S	D				ERS32-1→ERs32			@ERs	→	@aa:32				—	—	↕	↕	0	—	
MOV.B @(d:2,ERs),@ERd	B	2	4	4				D	S								@(1/2/3+ERs)	→	@ERd				—	—	↕	↕	0	—	
MOV.B @(d:2,ERs),@ERd+	B	2	4	4					S	D							@(1/2/3+ERs)	→	@ERd			ERd32+1→ERd32	—	—	↕	↕	0	—	
MOV.B @(d:2,ERs),@ERd-	B	2	4	4					S	D							@(1/2/3+ERs)	→	@ERd			ERd32-1→ERd32	—	—	↕	↕	0	—	
MOV.B @(d:2,ERs),@+ERd	B	2	4	4					S	D					ERd32+1→ERd32			@(1/2/3+ERs)	→	@ERd			—	—	↕	↕	0	—	

データ転送命令 (12)

命令	ニーモニック	サイズ	命令長 実行 16ビット命令フラグ #xx	アドレッシングモード									オペレーション ^{a)}					コンディションコード ^{a)}					
				#xx	Rn	@ERN @(d,ERN)	@RnL/RnL,WRnL @RnL/RnL,WRnL	@ERn/@ERn+/@ERn-/@ERn @aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
												#xx:4	→	@aa:16									
																							#xx:4
MOV.W #xx:4,@aa:16	W	2	1	3	S				#xx:4	→	@aa:16								↓	0	—		
MOV.W #xx:4,@aa:32	W	3	1	4	S				#xx:4	→	@aa:32								↓	0	—		
MOV.W #xx:8,@ERd	W	2	2	3	S	D			#xx:8	→	@ERd								↓	0	—		
MOV.W #xx:8,@ERd+	W	2	2	3	S				#xx:8	→	@ERd		ERd32+2→ERd32						↓	0	—		
MOV.W #xx:8,@ERd-	W	2	2	3	S				#xx:8	→	@ERd		ERd32-2→ERd32						↓	0	—		
MOV.W #xx:8,@+ERd	W	2	3	4	S				#xx:8	→	@ERd	ERd32+2→ERd32							↓	0	—		
MOV.W #xx:8,@-ERd	W	2	3	4	S			ERd32-2→ERd32	#xx:8	→	@ERd								↓	0	—		
MOV.W #xx:8,@(d:2,ERd)	W	2	3	4	S				#xx:8	→	@(2/4/6+ERd)								↓	0	—		
MOV.W #xx:8,@(d:16,ERd)	W	3	3	5	S		D		#xx:8	→	@(d:16+ERd)								↓	0	—		
MOV.W #xx:8,@(d:32,ERd)	W	4	3	6	S		D		#xx:8	→	@(d:32+ERd)								↓	0	—		
MOV.W #xx:8,@(d:16,Rd.B)	W	3	3	5	S			D	#xx:8	→	@(d:16+Rd<<1)								↓	0	—		
MOV.W #xx:8,@(d:16,Rd.W)	W	3	3	5	S			D	#xx:8	→	@(d:16+Rd<<1)								↓	0	—		
MOV.W #xx:8,@(d:16,ERd.L)	W	3	3	5	S			D	#xx:8	→	@(d:16+ERd<<1)								↓	0	—		
MOV.W #xx:8,@(d:32,Rd.B)	W	4	3	6	S			D	#xx:8	→	@(d:32+Rd<<1)								↓	0	—		
MOV.W #xx:8,@(d:32,Rd.W)	W	4	3	6	S			D	#xx:8	→	@(d:32+Rd<<1)								↓	0	—		
MOV.W #xx:8,@(d:32,ERd.L)	W	4	3	6	S			D	#xx:8	→	@(d:32+ERd<<1)								↓	0	—		
MOV.W #xx:8,@aa:16	W	3	2	4	S			D	#xx:8	→	@aa:16								↓	0	—		
MOV.W #xx:8,@aa:32	W	4	2	5	S			D	#xx:8	→	@aa:32								↓	0	—		
MOV.W #xx:16,@ERd	W	3	2	4	S	D			#xx	→	@ERd								↓	0	—		
MOV.W #xx:16,@ERd+	W	3	2	4	S			D	#xx	→	@ERd		ERd32+2→ERd32						↓	0	—		
MOV.W #xx:16,@ERd-	W	3	2	4	S			D	#xx	→	@ERd		ERd32-2→ERd32						↓	0	—		
MOV.W #xx:16,@+ERd	W	3	3	5	S			D	#xx	→	@ERd	ERd32+2→ERd32							↓	0	—		
MOV.W #xx:16,@-ERd	W	3	3	5	S			D	#xx	→	@ERd	ERd32-2→ERd32							↓	0	—		
MOV.W #xx:16,@(d:2,ERd)	W	3	3	5	S		D		#xx	→	@(2/4/6+ERd)								↓	0	—		
MOV.W #xx:16,@(d:16,ERd)	W	4	3	6	S		D		#xx	→	@(d:16+ERd)								↓	0	—		
MOV.W #xx:16,@(d:32,ERd)	W	5	3	7	S		D		#xx	→	@(d:32+ERd)								↓	0	—		
MOV.W #xx:16,@(d:16,Rd.B)	W	4	3	6	S			D	#xx	→	@(d:16+Rd<<1)								↓	0	—		
MOV.W #xx:16,@(d:16,Rd.W)	W	4	3	6	S			D	#xx	→	@(d:16+Rd<<1)								↓	0	—		
MOV.W #xx:16,@(d:16,ERd.L)	W	4	3	6	S			D	#xx	→	@(d:16+ERd<<1)								↓	0	—		

データ転送命令 (17)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレスモード									オペレーション ^{a)}					コンディションコード ^{a)}											
				16ビット命令フラグ #xx	Rn	@ERn	@RnL	@RnL(B Rn.W ERn.L)	@ERn+/@ERn+/@ERn+/@ERn	@aa:0/@aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
														0	1	2													
														0	0	0													
MOV	MOV.W @-ERs,@aa:16	W	3	4	5				S	D			ERs32-2→ERs32			@ERs	→	@aa:16						—	—	↑	↓	0	—
	MOV.W @-ERs,@aa:32	W	4	4	6				S	D			ERs32-2→ERs32			@ERs	→	@aa:32						—	—	↑	↓	0	—
	MOV.W @(d:2,ERs),@ERd	W	2	4	4				D	S						@(2/4/6+ERs)	→	@ERd					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@ERd+	W	2	4	4				S	D						@(2/4/6+ERs)	→	@ERd			ERd32+2→ERd32		—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@ERd-	W	2	4	4				S	D						@(2/4/6+ERs)	→	@ERd			ERd32-2→ERd32		—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@+ERd	W	2	4	4				S	D			ERd32+2→ERd32			@(2/4/6+ERs)	→	@ERd					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@-ERd	W	2	4	4				S	D			ERd32-2→ERd32			@(2/4/6+ERs)	→	@ERd					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@(d:2,ERd)	W	2	4	4				SD							@(2/4/6+ERs)	→	@(2/4/6+ERd)					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@(d:16,ERd)	W	3	4	5				SD							@(2/4/6+ERs)	→	@(d:16+ERd)					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@(d:32,ERd)	W	4	4	6				SD							@(2/4/6+ERs)	→	@(d:32+ERd)					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@(d:16,Rd.B)	W	3	4	5				S	D						@(2/4/6+ERs)	→	@(d:16+Rd<<1)					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@(d:16,Rd.W)	W	3	4	5				S	D						@(2/4/6+ERs)	→	@(d:16+Rd<<1)					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@(d:16,ERd.L)	W	3	4	5				S	D						@(2/4/6+ERs)	→	@(d:16+ERd<<1)					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@(d:32,Rd.B)	W	4	4	6				S	D						@(2/4/6+ERs)	→	@(d:32+Rd<<1)					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@(d:32,Rd.W)	W	4	4	6				S	D						@(2/4/6+ERs)	→	@(d:32+Rd<<1)					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@(d:32,ERd.L)	W	4	4	6				S	D						@(2/4/6+ERs)	→	@(d:32+ERd<<1)					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@aa:16	W	3	4	5				S		D					@(2/4/6+ERs)	→	@aa:16					—	—	↑	↓	0	—	
	MOV.W @(d:2,ERs),@aa:32	W	4	4	6				S		D					@(2/4/6+ERs)	→	@aa:32					—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@ERd	W	3	4	5				D	S						@(d:16+ERs)	→	@ERd					—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@ERd+	W	3	4	5				S	D						@(d:16+ERs)	→	@ERd			ERd32+2→ERd32		—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@ERd-	W	3	4	5				S	D						@(d:16+ERs)	→	@ERd			ERd32-2→ERd32		—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@+ERd	W	3	4	5				S	D			ERd32+2→ERd32			@(d:16+ERs)	→	@ERd					—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@-ERd	W	3	4	5				S	D			ERd32-2→ERd32			@(d:16+ERs)	→	@ERd					—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@(d:2,ERd)	W	3	4	5				SD							@(d:16+ERs)	→	@(2/4/6+ERd)					—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@(d:16,ERd)	W	4	4	6				SD							@(d:16+ERs)	→	@(d:16+ERd)					—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@(d:32,ERd)	W	5	4	7				SD							@(d:16+ERs)	→	@(d:32+ERd)					—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@(d:16,Rd.B)	W	4	4	6				S	D						@(d:16+ERs)	→	@(d:16+Rd<<1)					—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@(d:16,Rd.W)	W	4	4	6				S	D						@(d:16+ERs)	→	@(d:16+Rd<<1)					—	—	↑	↓	0	—	
	MOV.W @(d:16,ERs),@(d:16,ERd.L)	W	4	4	6				S	D						@(d:16+ERs)	→	@(d:16+ERd<<1)					—	—	↑	↓	0	—	

データ転送命令 (21)

命令	ニーモニック	サイズ	命令長 実行 16ビット命令フラグ #Px	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}					
				Rn	@ERn	@RnL	@RnL, B/Rn, W/ERn, L	@ERn+/@ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32		オペレーション 1	オペレーション 2	オペレーション 3	オペレーション 4	オペレーション 5	I	H	N	Z	V	C
MOV	MOV.W @(d:32, Rs.W), @ERd-	W	4 4 6				S	D			@(d:32+Rs<<1) → @ERd		ERd32-2→ERd32	—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @+ERd	W	4 4 6				S	D		ERd32+2→ERd32	@(d:32+Rs<<1) → @ERd			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @-ERd	W	4 4 6				S	D		ERd32-2→ERd32	@(d:32+Rs<<1) → @ERd			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @(d:2, ERd)	W	4 4 6				D	S			@(d:32+Rs<<1) → @(2/4/6+ERd)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @(d:16, ERd)	W	5 4 7				D	S			@(d:32+Rs<<1) → @(d:16+ERd)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @(d:32, ERd)	W	6 4 8				D	S			@(d:32+Rs<<1) → @(d:32+ERd)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @(d:16, Rd.B)	W	5 4 7					SD			@(d:32+Rs<<1) → @(d:16+RdL<<1)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @(d:16, Rd.W)	W	5 4 7					SD			@(d:32+Rs<<1) → @(d:16+Rd<<1)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @(d:16, ERd.L)	W	5 4 7					SD			@(d:32+Rs<<1) → @(d:16+ERd<<1)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @(d:32, Rd.B)	W	6 4 8					SD			@(d:32+Rs<<1) → @(d:32+RdL<<1)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @(d:32, Rd.W)	W	6 4 8					SD			@(d:32+Rs<<1) → @(d:32+Rd<<1)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @(d:32, ERd.L)	W	6 4 8					SD			@(d:32+Rs<<1) → @(d:32+ERd<<1)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @aa:16	W	5 4 7				S	D			@(d:32+Rs<<1) → @aa:16			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, Rs.W), @aa:32	W	6 4 8				S	D			@(d:32+Rs<<1) → @aa:32			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @ERd	W	4 4 6				D	S			@(d:32+ERs<<1) → @ERd			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @ERd+	W	4 4 6				S	D			@(d:32+ERs<<1) → @ERd		ERd32+2→ERd32	—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @ERd-	W	4 4 6				S	D			@(d:32+ERs<<1) → @ERd		ERd32-2→ERd32	—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @+ERd	W	4 4 6				S	D		ERd32+2→ERd32	@(d:32+ERs<<1) → @ERd			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @-ERd	W	4 4 6				S	D		ERd32-2→ERd32	@(d:32+ERs<<1) → @ERd			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @(d:2, ERd)	W	4 4 6				D	S			@(d:32+ERs<<1) → @(2/4/6+ERd)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @(d:16, ERd)	W	5 4 7				D	S			@(d:32+ERs<<1) → @(d:16+ERd)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @(d:32, ERd)	W	6 4 8				D	S			@(d:32+ERs<<1) → @(d:32+ERd)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @(d:16, Rd.B)	W	5 4 7					SD			@(d:32+ERs<<1) → @(d:16+RdL<<1)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @(d:16, Rd.W)	W	5 4 7					SD			@(d:32+ERs<<1) → @(d:16+Rd<<1)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @(d:16, ERd.L)	W	5 4 7					SD			@(d:32+ERs<<1) → @(d:16+ERd<<1)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @(d:32, Rd.B)	W	6 4 8					SD			@(d:32+ERs<<1) → @(d:32+RdL<<1)			—	—	⇄	⇄	0	—		
	MOV.W @(d:32, ERs.L), @(d:32, Rd.W)	W	6 4 8					SD			@(d:32+ERs<<1) → @(d:32+Rd<<1)			—	—	⇄	⇄	0	—		
MOV.W @(d:32, ERs.L), @(d:32, ERd.L)	W	6 4 8					SD			@(d:32+ERs<<1) → @(d:32+ERd<<1)			—	—	⇄	⇄	0	—			
MOV.W @(d:32, ERs.L), @aa:16	W	5 4 7				S	D			@(d:32+ERs<<1) → @aa:16			—	—	⇄	⇄	0	—			

データ転送命令 (22)

命令	ニーモニック	サイズ	命令長 16ビット命令フラグ #XX	実行 ステータス	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}								
					Rn	@ERn	@ERn	@Rn, B/Rn, W/ERn, L	@ERn/ERn+/@ERn+/@ERn	@aa:R/@aa:32		オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C				
																							Rn	@ERn	@Rn	@ERn
																							1	2	3	4
MOV	MOV.W @(d:32,ERs.L),@aa:32	W	6	4	8										—	—	⇕	⇕	0	—						
	MOV.W @aa:16,@ERd	W	3	4	6		D			S					—	—	⇕	⇕	0	—						
	MOV.W @aa:16,@ERd+	W	3	4	6					D	S					—	—	⇕	⇕	0	—					
	MOV.W @aa:16,@ERd-	W	3	4	6					D	S						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@+ERd	W	3	4	6					D	S	ERd32+2→ERd32					—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@-ERd	W	3	4	6					D	S	ERd32-2→ERd32					—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@(d:2,ERd)	W	3	4	6				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@(d:16,ERd)	W	4	4	7				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@(d:32,ERd)	W	5	4	8				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@(d:16,Rd.B)	W	4	4	7				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@(d:16,Rd.W)	W	4	4	7				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@(d:16,ERd.L)	W	4	4	7				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@(d:32,Rd.B)	W	5	4	8				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@(d:32,Rd.W)	W	5	4	8				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@(d:32,ERd.L)	W	5	4	8				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@aa:16	W	4	4	7						SD						—	—	⇕	⇕	0	—				
	MOV.W @aa:16,@aa:32	W	5	4	8						SD						—	—	⇕	⇕	0	—				
	MOV.W @aa:32,@ERd	W	4	4	7				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:32,@ERd+	W	4	4	7					D	S							—	—	⇕	⇕	0	—			
	MOV.W @aa:32,@ERd-	W	4	4	7					D	S							—	—	⇕	⇕	0	—			
	MOV.W @aa:32,@+ERd	W	4	4	7					D	S	ERd32+2→ERd32					—	—	⇕	⇕	0	—				
	MOV.W @aa:32,@-ERd	W	4	4	7					D	S	ERd32-2→ERd32					—	—	⇕	⇕	0	—				
	MOV.W @aa:32,@(d:2,ERd)	W	4	4	7						S						—	—	⇕	⇕	0	—				
	MOV.W @aa:32,@(d:16,ERd)	W	5	4	8				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:32,@(d:32,ERd)	W	6	4	9				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:32,@(d:16,Rd.B)	W	5	4	8				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:32,@(d:16,Rd.W)	W	5	4	8				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:32,@(d:16,ERd.L)	W	5	4	8				D		S						—	—	⇕	⇕	0	—				
	MOV.W @aa:32,@(d:32,Rd.B)	W	6	4	9				D		S						—	—	⇕	⇕	0	—				

データ転送命令 (23)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグ #xx	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}								
					#xx	Rn	@ERn	@RnL	@RnL, B/Rn, W/ERn, L	@ERn, @ERn+, @ERn-, @ERn	@aa:8 / @aa:16 / @aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
MOV	MOV.W @aa:32, @(d:32,Rd.W)	W	6 4 9											@aa:32 → @(d:32+Rd<<1)				—	—	—	—	—	—		
	MOV.W @aa:32, @(d:32,ERd.L)	W	6 4 9											@aa:32 → @(d:32+ERd<<1)				—	—	—	—	—	—		
	MOV.W @aa:32, @aa:16	W	5 4 8											@aa:32 → @aa:16				—	—	—	—	—	—	—	
	MOV.W @aa:32, @aa:32	W	6 4 9											@aa:32 → @aa:32				—	—	—	—	—	—	—	
	MOV.L #xx:3, ERd	L	1 1 1 1	S	D									#xx:3 → ERd				—	—	—	—	—	—	—	
	MOV.L #xx:16, ERd	L	2 1 2	S	D									#xx → ERd				—	—	—	—	—	—	—	
	MOV.L #xx:32, ERd	L	3 1 3	S	D									#xx → ERd				—	—	—	—	—	—	—	
	MOV.L #xx:8, @ERd	L	2 2 3	S		D								#xx:8 → @ERd				—	—	—	—	—	—	—	
	MOV.L #xx:8, @ERd+	L	2 2 3	S			D							#xx:8 → @ERd			ERd32+4→ERd32	—	—	—	—	—	—	—	
	MOV.L #xx:8, @ERd-	L	2 2 3	S				D						#xx:8 → @ERd			ERd32-4→ERd32	—	—	—	—	—	—	—	
	MOV.L #xx:8, @+ERd	L	2 3 4	S				D					ERd32+4→ERd32	#xx:8 → @ERd				—	—	—	—	—	—	—	
	MOV.L #xx:8, @-ERd	L	2 3 4	S					D				ERd32-4→ERd32	#xx:8 → @ERd				—	—	—	—	—	—	—	
	MOV.L #xx:8, @(d:2, ERd)	L	2 3 4	S			D							#xx:8 → @(4/8/12+ERd)				—	—	—	—	—	—	—	
	MOV.L #xx:8, @(d:16, ERd)	L	3 3 5	S			D							#xx:8 → @(d:16+ERd)				—	—	—	—	—	—	—	
	MOV.L #xx:8, @(d:32, ERd)	L	4 3 6	S			D							#xx:8 → @(d:32+ERd)				—	—	—	—	—	—	—	
	MOV.L #xx:8, @(d:16, Rd.B)	L	3 3 5	S				D						#xx:8 → @(d:16+Rd<<2)				—	—	—	—	—	—	—	
	MOV.L #xx:8, @(d:16, Rd.W)	L	3 3 5	S					D					#xx:8 → @(d:16+Rd<<2)				—	—	—	—	—	—	—	
	MOV.L #xx:8, @(d:16, ERd.L)	L	3 3 5	S						D				#xx:8 → @(d:16+ERd<<2)				—	—	—	—	—	—	—	
	MOV.L #xx:8, @(d:32, Rd.B)	L	4 3 6	S							D			#xx:8 → @(d:32+Rd<<2)				—	—	—	—	—	—	—	
	MOV.L #xx:8, @(d:32, Rd.W)	L	4 3 6	S								D		#xx:8 → @(d:32+Rd<<2)				—	—	—	—	—	—	—	
	MOV.L #xx:8, @(d:32, ERd.L)	L	4 3 6	S									D	#xx:8 → @(d:32+ERd<<2)				—	—	—	—	—	—	—	
	MOV.L #xx:8, @aa:16	L	3 2 4	S										#xx:8 → @aa:16				—	—	—	—	—	—	—	
MOV.L #xx:8, @aa:32	L	4 2 5	S										#xx:8 → @aa:32				—	—	—	—	—	—	—		
MOV.L #xx:16, @ERd	L	3 2 4	S			D							#xx:16 → @ERd				—	—	—	—	—	—	—		
MOV.L #xx:16, @ERd+	L	3 2 4	S					D					#xx:16 → @ERd			ERd32+4→ERd32	—	—	—	—	—	—	—		
MOV.L #xx:16, @ERd-	L	3 2 4	S						D				#xx:16 → @ERd			ERd32-4→ERd32	—	—	—	—	—	—	—		
MOV.L #xx:16, @+ERd	L	3 3 5	S									ERd32+4→ERd32	#xx:16 → @ERd				—	—	—	—	—	—	—		
MOV.L #xx:16, @-ERd	L	3 3 5	S									ERd32-4→ERd32	#xx:16 → @ERd				—	—	—	—	—	—	—		
MOV.L #xx:16, @(d:2, ERd)	L	3 3 5	S										#xx:16 → @(4/8/12+ERd)				—	—	—	—	—	—	—		

2. 各命令の説明

データ転送命令 (24)

命令	ニーモニック	サイズ	命令長	実行 最小値	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}													
					16ビット命令フラグ	Rn	@(ERn)	(Rn, B/Rn, W/ERn, L)	@(ERn+/@ERn+/@ERn+/@ERn+)	@aa:16/@aa:32	—	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C									
MOV	MOV.L #xx:16, @(d:16, ERd)	L	4	3	6	S											#xx:16	→	@(d:16+ERd)							—	—	—	—	—	—	—	
	MOV.L #xx:16, @(d:32, ERd)	L	5	3	7	S											#xx:16	→	@(d:32+ERd)								—	—	—	—	—	—	
	MOV.L #xx:16, @(d:16, Rd, B)	L	4	3	6	S											#xx:16	→	@(d:16+Rd<<2)							—	—	—	—	—	—		
	MOV.L #xx:16, @(d:16, Rd, W)	L	4	3	6	S											#xx:16	→	@(d:16+Rd<<2)							—	—	—	—	—	—		
	MOV.L #xx:16, @(d:16, ERd, L)	L	4	3	6	S											#xx:16	→	@(d:16+ERd<<2)							—	—	—	—	—	—		
	MOV.L #xx:16, @(d:32, Rd, B)	L	5	3	7	S											#xx:16	→	@(d:32+Rd<<2)							—	—	—	—	—	—		
	MOV.L #xx:16, @(d:32, Rd, W)	L	5	3	7	S											#xx:16	→	@(d:32+Rd<<2)							—	—	—	—	—	—		
	MOV.L #xx:16, @(d:32, ERd, L)	L	5	3	7	S											#xx:16	→	@(d:32+ERd<<2)							—	—	—	—	—	—		
	MOV.L #xx:16, @aa:16	L	4	2	5	S											#xx:16	→	@aa:16							—	—	—	—	—	—	—	
	MOV.L #xx:16, @aa:32	L	5	2	6	S											#xx:16	→	@aa:32							—	—	—	—	—	—	—	
	MOV.L #xx:32, @ERd	L	4	2	5	S											#xx	→	@ERd							—	—	—	—	—	—	—	
	MOV.L #xx:32, @ERd+	L	4	2	5	S											#xx	→	@ERd							ERd32+4→ERd32	—	—	—	—	—	—	
	MOV.L #xx:32, @ERd-	L	4	2	5	S											#xx	→	@ERd							ERd32-4→ERd32	—	—	—	—	—	—	
	MOV.L #xx:32, @+ERd	L	4	3	6	S											#xx	→	@ERd							ERd32+4→ERd32	—	—	—	—	—	—	
	MOV.L #xx:32, @-ERd	L	4	3	6	S											#xx	→	@ERd							ERd32-4→ERd32	—	—	—	—	—	—	
	MOV.L #xx:32, @(d:2, ERd)	L	4	3	6	S											#xx	→	@(4/8/12+ERd)							—	—	—	—	—	—	—	
	MOV.L #xx:32, @(d:16, ERd)	L	5	3	7	S											#xx	→	@(d:16+ERd)							—	—	—	—	—	—	—	
	MOV.L #xx:32, @(d:32, ERd)	L	6	3	8	S											#xx	→	@(d:32+ERd)							—	—	—	—	—	—	—	
	MOV.L #xx:32, @(d:16, Rd, B)	L	5	3	7	S											#xx	→	@(d:16+Rd<<2)							—	—	—	—	—	—	—	
	MOV.L #xx:32, @(d:16, Rd, W)	L	5	3	7	S											#xx	→	@(d:16+Rd<<2)							—	—	—	—	—	—	—	
	MOV.L #xx:32, @(d:16, ERd, L)	L	5	3	7	S											#xx	→	@(d:16+ERd<<2)							—	—	—	—	—	—	—	
	MOV.L #xx:32, @(d:32, Rd, B)	L	6	3	8	S											#xx	→	@(d:32+Rd<<2)							—	—	—	—	—	—	—	
	MOV.L #xx:32, @(d:32, Rd, W)	L	6	3	8	S											#xx	→	@(d:32+Rd<<2)							—	—	—	—	—	—	—	
	MOV.L #xx:32, @(d:32, ERd, L)	L	6	3	8	S											#xx	→	@(d:32+ERd<<2)							—	—	—	—	—	—	—	
	MOV.L #xx:32, @aa:16	L	5	2	6	S											#xx	→	@aa:16							—	—	—	—	—	—	—	
	MOV.L #xx:32, @aa:32	L	6	2	7	S											#xx	→	@aa:32							—	—	—	—	—	—	—	
	MOV.L ERs, ERd	L	1	1	1	SD											ERs	→	ERd							—	—	—	—	—	—	—	
	MOV.L ERs, @ERd	L	2	2	3	S	D										ERs	→	@ERd							—	—	—	—	—	—	—	
	MOV.L ERs, @ERd+	L	2	2	3	S	D										ERs	→	@ERd							ERd32+4→ERd32	—	—	—	—	—	—	—

データ転送命令 (25)

命令	ニーモニック	実行モード*								アドレッシングモード					オペレーション*					コンディションコード*										
		サイズ	命令長	最小値	16ビット命令フェッチ	ステート数*	#Pxx	Pn	@ERn	@d(RnL,B/Rn,W/ERn,L)	@ERn@ERn+/@ERn+/@ERn	@aa:0/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C				
																オペレーション3														
																ERs	→ @ERd	ERd32+4→ERd32												
MOV	MOV.L ERs,@ERd-	L	2	2	3											ERs	→ @ERd		ERd32+4→ERd32					—	—	—	—	—	—	—
	MOV.L ERs,@+ERd	L	2	3	3	S										ERs	→ @ERd							—	—	—	—	—	—	
	MOV.L ERs,@-ERd	L	2	3	3	S										ERs	→ @ERd							—	—	—	—	—	—	
	MOV.L ERs,@(d:2,ERd)	L	2	3	3	S		D								ERs	→ @(4/8/12+ERd)							—	—	—	—	—	—	
	MOV.L ERs,@(d:16,ERd)	L	3	3	4	S		D								ERs	→ @(d:16+ERd)							—	—	—	—	—	—	
	MOV.L ERs,@(d:32,ERd)	L	4	3	5	S		D								ERs	→ @(d:32+ERd)							—	—	—	—	—	—	
	MOV.L ERs,@(d:16,Rd.B)	L	3	3	4	S			D							ERs	→ @(d:16+RdL<<2)							—	—	—	—	—	—	
	MOV.L ERs,@(d:16,Rd.W)	L	3	3	4	S			D							ERs	→ @(d:16+Rd<<2)							—	—	—	—	—	—	
	MOV.L ERs,@(d:16,ERd.L)	L	3	3	4	S			D							ERs	→ @(d:16+ERd<<2)							—	—	—	—	—	—	
	MOV.L ERs,@(d:32,Rd.B)	L	4	3	5	S			D							ERs	→ @(d:32+RdL<<2)							—	—	—	—	—	—	
	MOV.L ERs,@(d:32,Rd.W)	L	4	3	5	S			D							ERs	→ @(d:32+Rd<<2)							—	—	—	—	—	—	
	MOV.L ERs,@(d:32,ERd.L)	L	4	3	5	S			D							ERs	→ @(d:32+ERd<<2)							—	—	—	—	—	—	
	MOV.L ERs,@aa:16	L	3	2	4	S				D						ERs	→ @aa:16							—	—	—	—	—	—	
	MOV.L ERs,@aa:32	L	4	2	5	S				D						ERs	→ @aa:32							—	—	—	—	—	—	
	MOV.L @ERs,ERd	L	2	2	3	D	S									@ERs	→ ERd							—	—	—	—	—	—	
	MOV.L @ERs+,ERd	L	2	2	3	D	S									@ERs	→ ERd		ERs32+4→ERs32					—	—	—	—	—	—	
	MOV.L @ERs-,ERd	L	2	2	3	D	S									@ERs	→ ERd		ERs32+4→ERs32					—	—	—	—	—	—	
	MOV.L @+ERs,ERd	L	2	3	3	D			S				ERs32+4→ERs32			@ERs	→ ERd							—	—	—	—	—	—	
	MOV.L @-ERs,ERd	L	2	3	3	D			S				ERs32+4→ERs32			@ERs	→ ERd							—	—	—	—	—	—	
	MOV.L @(d:2,ERs),ERd	L	2	3	3	D		S								@(4/8/12+ERs)	→ ERd							—	—	—	—	—	—	
	MOV.L @(d:16,ERs),ERd	L	3	3	4	D		S								@(d:16+ERs)	→ ERd							—	—	—	—	—	—	
	MOV.L @(d:32,ERs),ERd	L	4	3	5	D		S								@(d:32+ERs)	→ ERd							—	—	—	—	—	—	
	MOV.L @(d:16,RS.B),ERd	L	3	3	4	D		S								@(d:16+RsL<<2)	→ ERd							—	—	—	—	—	—	
	MOV.L @(d:16,RS.W),ERd	L	3	3	4	D		S								@(d:16+Rs<<2)	→ ERd							—	—	—	—	—	—	
	MOV.L @(d:16,ERS.L),ERd	L	3	3	4	D		S								@(d:16+ERs<<2)	→ ERd							—	—	—	—	—	—	
	MOV.L @(d:32,RS.B),ERd	L	4	3	5	D		S								@(d:32+RsL<<2)	→ ERd							—	—	—	—	—	—	
	MOV.L @(d:32,RS.W),ERd	L	4	3	5	D		S								@(d:32+Rs<<2)	→ ERd							—	—	—	—	—	—	
	MOV.L @(d:32,ERS.L),ERd	L	4	3	5	D		S								@(d:32+ERs<<2)	→ ERd							—	—	—	—	—	—	
	MOV.L @aa:16,ERd	L	3	2	4	D				S						@aa:16	→ ERd							—	—	—	—	—	—	

2. 各命令の説明

データ転送命令 (26)

命令	ニーモニック	サイズ		実行 ステータス	アドレッシングモード	オペレーション ^{a)}					コンディションコード ^{a)}							
		命令長	16ビット フラグ			オペレーション					I	H	N	Z	V	C		
						オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5								
MOV	MOV.L @aa:32,ERd	L	4	2	5			@aa:32	→	ERd				—	—	↓	0	—
	MOV.L @ERs,@ERd	L	2	3	4		SD			@ERs	→	@ERd				↓	0	—
	MOV.L @ERs,@ERd+	L	2	3	4		S			@ERs	→	@ERd		ERd32+4→ERd32		↓	0	—
	MOV.L @ERs,@ERd-	L	2	3	4		S			@ERs	→	@ERd		ERd32-4→ERd32		↓	0	—
	MOV.L @ERs,@+ERd	L	2	3	4		S				→	@ERd	ERd32+4→ERd32		↓	0	—	
	MOV.L @ERs,@-ERd	L	2	3	4		S				→	@ERd	ERd32-4→ERd32		↓	0	—	
	MOV.L @ERs,@(d:2,ERd)	L	2	3	4		S	D		@ERs	→	@(4/8/12+ERd)				↓	0	—
	MOV.L @ERs,@(d:16,ERd)	L	3	3	5		S	D		@ERs	→	@(d:16+ERd)				↓	0	—
	MOV.L @ERs,@(d:32,ERd)	L	4	3	6		S	D		@ERs	→	@(d:32+ERd)				↓	0	—
	MOV.L @ERs,@(d:16,Rd.B)	L	3	3	5		S	D		@ERs	→	@(d:16+Rd<<2)				↓	0	—
	MOV.L @ERs,@(d:16,Rd.W)	L	3	3	5		S	D		@ERs	→	@(d:16+Rd<<2)				↓	0	—
	MOV.L @ERs,@(d:16,ERd.L)	L	3	3	5		S	D		@ERs	→	@(d:16+ERd<<2)				↓	0	—
	MOV.L @ERs,@(d:32,Rd.B)	L	4	3	6		S	D		@ERs	→	@(d:32+Rd<<2)				↓	0	—
	MOV.L @ERs,@(d:32,Rd.W)	L	4	3	6		S	D		@ERs	→	@(d:32+Rd<<2)				↓	0	—
	MOV.L @ERs,@(d:32,ERd.L)	L	4	3	6		S	D		@ERs	→	@(d:32+ERd<<2)				↓	0	—
	MOV.L @ERs,@aa:16	L	3	3	5		S		D	@ERs	→	@aa:16				↓	0	—
	MOV.L @ERs,@aa:32	L	4	3	6		S		D	@ERs	→	@aa:32				↓	0	—
	MOV.L @ERs+,@ERd	L	2	3	4		D			@ERs	→	@ERd	ERs32+4→ERs32			↓	0	—
	MOV.L @ERs+,@ERd+	L	2	3	4				SD	@ERs	→	@ERd	ERs32+4→ERs32	ERd32+4→ERd32		↓	0	—
	MOV.L @ERs+,@ERd-	L	2	3	4				SD	@ERs	→	@ERd	ERs32+4→ERs32	ERd32-4→ERd32		↓	0	—
	MOV.L @ERs+,@+ERd	L	2	3	4				SD		→	@ERd	ERs32+4→ERs32	ERd32+4→ERd32		↓	0	—
	MOV.L @ERs+,@-ERd	L	2	3	4				SD		→	@ERd	ERs32+4→ERs32	ERd32-4→ERd32		↓	0	—
	MOV.L @ERs+,@(d:2,ERd)	L	2	3	4			D	S	@ERs	→	@(4/8/12+ERd)	ERs32+4→ERs32			↓	0	—
	MOV.L @ERs+,@(d:16,ERd)	L	3	3	5			D	S	@ERs	→	@(d:16+ERd)	ERs32+4→ERs32			↓	0	—
	MOV.L @ERs+,@(d:32,ERd)	L	4	3	6			D	S	@ERs	→	@(d:32+ERd)	ERs32+4→ERs32			↓	0	—
	MOV.L @ERs+,@(d:16,Rd.B)	L	3	3	5			D	S	@ERs	→	@(d:16+Rd<<2)	ERs32+4→ERs32			↓	0	—
MOV.L @ERs+,@(d:16,Rd.W)	L	3	3	5			D	S	@ERs	→	@(d:16+Rd<<2)	ERs32+4→ERs32			↓	0	—	
MOV.L @ERs+,@(d:16,ERd.L)	L	3	3	5			D	S	@ERs	→	@(d:16+ERd<<2)	ERs32+4→ERs32			↓	0	—	
MOV.L @ERs+,@(d:32,Rd.B)	L	4	3	6			D	S	@ERs	→	@(d:32+Rd<<2)	ERs32+4→ERs32			↓	0	—	

2. 各命令の説明

データ転送命令 (28)

命令	ニーモニック	サイズ	命令長	実行	16ビット命令フェッチ	ステータス	アドレッシングモード												オペレーション ^{a)}	コンディションコード ^{a)}										
							#xx	Rn	@ERN	@(ERN)	@Rn,RnL,Rn,W(Rn,L)	@ERN,@ERN+,@ERN+,@ERN	@aa:9/@aa:16/@aa:32							I	H	N	Z	V	C					
														0	1	2	3	4								5	6	7	8	9
MOV	MOV.L @+ERs, @(d:16,Rd,W)	L	3	4	5			D	S						ERs32+4→ERs32			@ERs → @(d:16+Rd<<2)					—	—	—	—	—	—		
	MOV.L @+ERs, @(d:16,ERd,L)	L	3	4	5			D	S						ERs32+4→ERs32			@ERs → @(d:16+ERd<<2)					—	—	—	—	—			
	MOV.L @+ERs, @(d:32,Rd,B)	L	4	4	6			D	S						ERs32+4→ERs32			@ERs → @(d:32+RdL<<2)					—	—	—	—	—			
	MOV.L @+ERs, @(d:32,Rd,W)	L	4	4	6			D	S						ERs32+4→ERs32			@ERs → @(d:32+Rd<<2)					—	—	—	—	—			
	MOV.L @+ERs, @(d:32,ERd,L)	L	4	4	6			D	S						ERs32+4→ERs32			@ERs → @(d:32+ERd<<2)					—	—	—	—	—			
	MOV.L @+ERs, @aa:16	L	3	4	5			S	D						ERs32+4→ERs32			@ERs → @aa:16					—	—	—	—	—			
	MOV.L @+ERs, @aa:32	L	4	4	6			S	D						ERs32+4→ERs32			@ERs → @aa:32					—	—	—	—	—			
	MOV.L @-ERs, @ERd	L	2	4	4				D	S						ERs32-4→ERs32			@ERs → @ERd					—	—	—	—	—		
	MOV.L @-ERs, @ERd+	L	2	4	4					SD						ERs32-4→ERs32			@ERs → @ERd					ERd32+4→ERd32	—	—	—	—	—	
	MOV.L @-ERs, @ERd-	L	2	4	4					SD						ERs32-4→ERs32			@ERs → @ERd					ERd32-4→ERd32	—	—	—	—	—	
	MOV.L @-ERs, @+ERd	L	2	4	4					SD						ERs32-4→ERs32	ERd32+4→ERd32		@ERs → @ERd					—	—	—	—	—		
	MOV.L @-ERs, @-ERd	L	2	4	4					SD						ERs32-4→ERs32	ERd32-4→ERd32		@ERs → @ERd					—	—	—	—	—		
	MOV.L @-ERs, @(d:2,ERd)	L	2	4	4				D	S						ERs32-4→ERs32			@ERs → @(4/8/12+ERd)					—	—	—	—	—		
	MOV.L @-ERs, @(d:16,ERd)	L	3	4	5				D	S						ERs32-4→ERs32			@ERs → @(d:16+ERd)					—	—	—	—	—		
	MOV.L @-ERs, @(d:32,ERd)	L	4	4	6				D	S						ERs32-4→ERs32			@ERs → @(d:32+ERd)					—	—	—	—	—		
	MOV.L @-ERs, @(d:16,Rd,B)	L	3	4	5				D	S						ERs32-4→ERs32			@ERs → @(d:16+RdL<<2)					—	—	—	—	—		
	MOV.L @-ERs, @(d:16,Rd,W)	L	3	4	5				D	S						ERs32-4→ERs32			@ERs → @(d:16+Rd<<2)					—	—	—	—	—		
	MOV.L @-ERs, @(d:16,ERd,L)	L	3	4	5				D	S						ERs32-4→ERs32			@ERs → @(d:16+ERd<<2)					—	—	—	—	—		
	MOV.L @-ERs, @(d:32,Rd,B)	L	4	4	6				D	S						ERs32-4→ERs32			@ERs → @(d:32+RdL<<2)					—	—	—	—	—		
	MOV.L @-ERs, @(d:32,Rd,W)	L	4	4	6				D	S						ERs32-4→ERs32			@ERs → @(d:32+Rd<<2)					—	—	—	—	—		
	MOV.L @-ERs, @(d:32,ERd,L)	L	4	4	6				D	S						ERs32-4→ERs32			@ERs → @(d:32+ERd<<2)					—	—	—	—	—		
	MOV.L @-ERs, @aa:16	L	3	4	5					S	D					ERs32-4→ERs32			@ERs → @aa:16					—	—	—	—	—		
	MOV.L @-ERs, @aa:32	L	4	4	6					S	D					ERs32-4→ERs32			@ERs → @aa:32					—	—	—	—	—		
	MOV.L @(d:2,ERs), @ERd	L	2	4	4				D	S									@(4/8/12+ERs) → @ERd					—	—	—	—	—		
	MOV.L @(d:2,ERs), @ERd+	L	2	4	4					S	D								@(4/8/12+ERs) → @ERd					ERd32+4→ERd32	—	—	—	—	—	
MOV.L @(d:2,ERs), @ERd-	L	2	4	4					S	D								@(4/8/12+ERs) → @ERd					ERd32-4→ERd32	—	—	—	—	—		
MOV.L @(d:2,ERs), @+ERd	L	2	4	4					S	D								@(4/8/12+ERs) → @ERd					ERd32+4→ERd32	—	—	—	—	—		
MOV.L @(d:2,ERs), @-ERd	L	2	4	4					S	D								@(4/8/12+ERs) → @ERd					ERd32-4→ERd32	—	—	—	—	—		
MOV.L @(d:2,ERs), @(d:2,ERd)	L	2	4	4					SD									@(4/8/12+ERs) → @(4/8/12+ERd)					—	—	—	—	—			

データ転送命令 (30)

命令	ニーモニック	サイズ 命令長 値 16ビット命令フラグ #XX	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{b)}																						
			実行 ステータス	Rn	@ERn	@Rn,ERn	@Rn,ERn,Wn,ERn,L	@ERn,ERn+,@ERn+,@ERn	@aa:R		オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C																	
																						#XX	Rn	@ERn	@Rn,ERn	@Rn,ERn,Wn,ERn,L	@ERn,ERn+,@ERn+,@ERn	@aa:R		オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C
MOV	MOV.L @(d:32,ERs),@+ERd	L 4 4 6				S	D			ERd32+4→ERd32	@(d:32+ERs) → @ERd			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@-ERd	L 4 4 6				S	D			ERd32-4→ERd32	@(d:32+ERs) → @ERd			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@(d:2,ERd)	L 4 4 6				SD					@(d:32+ERs) → @(4/8/12+ERd)			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@(d:16,ERd)	L 5 4 7				SD					@(d:32+ERs) → @(d:16+ERd)			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@(d:32,ERd)	L 6 4 8				SD					@(d:32+ERs) → @(d:32+ERd)			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@(d:16,Rd,B)	L 5 4 7				S	D				@(d:32+ERs) → @(d:16+Rd<<2)			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@(d:16,Rd,W)	L 5 4 7				S	D				@(d:32+ERs) → @(d:16+Rd<<2)			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@(d:16,ERd,L)	L 5 4 7				S	D				@(d:32+ERs) → @(d:16+ERd<<2)			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@(d:32,Rd,B)	L 6 4 8				S	D				@(d:32+ERs) → @(d:32+Rd<<2)			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@(d:32,Rd,W)	L 6 4 8				S	D				@(d:32+ERs) → @(d:32+Rd<<2)			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@(d:32,ERd,L)	L 6 4 8				S	D				@(d:32+ERs) → @(d:32+ERd<<2)			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@aa:16	L 5 4 7				S		D			@(d:32+ERs) → @aa:16			—	—	↓	↓	0	—																			
	MOV.L @(d:32,ERs),@aa:32	L 6 4 8				S		D			@(d:32+ERs) → @aa:32			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@ERd	L 3 4 5				D	S				@(d:16+Rs<<2) → @ERd			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@ERd+	L 3 4 5				S	D				@(d:16+Rs<<2) → @ERd	ERd32+4→ERd32		—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@ERd-	L 3 4 5				S	D				@(d:16+Rs<<2) → @ERd	ERd32-4→ERd32		—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@+ERd	L 3 4 5				S	D			ERd32+4→ERd32	@(d:16+Rs<<2) → @ERd			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@-ERd	L 3 4 5				S	D			ERd32-4→ERd32	@(d:16+Rs<<2) → @ERd			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@(d:2,ERd)	L 3 4 5				D	S				@(d:16+Rs<<2) → @(4/8/12+ERd)			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@(d:16,ERd)	L 4 4 6				D	S				@(d:16+Rs<<2) → @(d:16+ERd)			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@(d:32,ERd)	L 5 4 7				D	S				@(d:16+Rs<<2) → @(d:32+ERd)			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@(d:16,Rd,B)	L 4 4 6				SD					@(d:16+Rs<<2) → @(d:16+Rd<<2)			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@(d:16,Rd,W)	L 4 4 6				SD					@(d:16+Rs<<2) → @(d:16+Rd<<2)			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@(d:16,ERd,L)	L 4 4 6				SD					@(d:16+Rs<<2) → @(d:16+ERd<<2)			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@(d:32,Rd,B)	L 5 4 7				SD					@(d:16+Rs<<2) → @(d:32+Rd<<2)			—	—	↓	↓	0	—																			
	MOV.L @(d:16,Rs,B),@(d:32,Rd,W)	L 5 4 7				SD					@(d:16+Rs<<2) → @(d:32+Rd<<2)			—	—	↓	↓	0	—																			
MOV.L @(d:16,Rs,B),@(d:32,ERd,L)	L 5 4 7				SD					@(d:16+Rs<<2) → @(d:32+ERd<<2)			—	—	↓	↓	0	—																				
MOV.L @(d:16,Rs,B),@aa:16	L 4 4 6				S	D				@(d:16+Rs<<2) → @aa:16			—	—	↓	↓	0	—																				
MOV.L @(d:16,Rs,B),@aa:32	L 5 4 7				S	D				@(d:16+Rs<<2) → @aa:32			—	—	↓	↓	0	—																				

データ転送命令 (31)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグ #XX	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}																							
					Fh	@ERn	@(d,ERn)	@d,RnL,B/Rn,W/ERn,L	@ERn+/@ERn-/@ERn+/@ERn-	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																	
														Op	Op	Op																									
MOV	MOV.L @(d:16,Rs,W),@ERd	L	3	4	5		D		S																																
	MOV.L @(d:16,Rs,W),@ERd+	L	3	4	5				S	D												ERd32+4→ERd32																			
	MOV.L @(d:16,Rs,W),@ERd-	L	3	4	5				S	D												ERd32-4→ERd32																			
	MOV.L @(d:16,Rs,W),@+ERd	L	3	4	5				S	D			ERd32+4→ERd32																												
	MOV.L @(d:16,Rs,W),@-ERd	L	3	4	5				S	D			ERd32-4→ERd32																												
	MOV.L @(d:16,Rs,W),@(d:2,ERd)	L	3	4	5				D	S																															
	MOV.L @(d:16,Rs,W),@(d:16,ERd)	L	4	4	6				D	S																															
	MOV.L @(d:16,Rs,W),@(d:32,ERd)	L	5	4	7				D	S																															
	MOV.L @(d:16,Rs,W),@(d:16,Rd,B)	L	4	4	6					SD																															
	MOV.L @(d:16,Rs,W),@(d:16,Rd,W)	L	4	4	6					SD																															
	MOV.L @(d:16,Rs,W),@(d:16,ERd,L)	L	4	4	6					SD																															
	MOV.L @(d:16,Rs,W),@(d:32,Rd,B)	L	5	4	7					SD																															
	MOV.L @(d:16,Rs,W),@(d:32,Rd,W)	L	5	4	7					SD																															
	MOV.L @(d:16,Rs,W),@(d:32,ERd,L)	L	5	4	7					SD																															
	MOV.L @(d:16,Rs,W),@aa:16	L	4	4	6					S	D																														
	MOV.L @(d:16,Rs,W),@aa:32	L	5	4	7					S	D																														
	MOV.L @(d:16,ERs,L),@ERd	L	3	4	5				D	S																															
	MOV.L @(d:16,ERs,L),@ERd+	L	3	4	5					S	D												ERd32+4→ERd32																		
	MOV.L @(d:16,ERs,L),@ERd-	L	3	4	5					S	D												ERd32-4→ERd32																		
	MOV.L @(d:16,ERs,L),@+ERd	L	3	4	5					S	D			ERd32+4→ERd32																											
	MOV.L @(d:16,ERs,L),@-ERd	L	3	4	5					S	D			ERd32-4→ERd32																											
	MOV.L @(d:16,ERs,L),@(d:2,ERd)	L	3	4	5				D	S																															
	MOV.L @(d:16,ERs,L),@(d:16,ERd)	L	4	4	6					D	S																														
	MOV.L @(d:16,ERs,L),@(d:32,ERd)	L	5	4	7				D	S																															
MOV.L @(d:16,ERs,L),@(d:16,Rd,B)	L	4	4	6					SD																																
MOV.L @(d:16,ERs,L),@(d:16,Rd,W)	L	4	4	6					SD																																
MOV.L @(d:16,ERs,L),@(d:16,ERd,L)	L	4	4	6					SD																																
MOV.L @(d:16,ERs,L),@(d:32,Rd,B)	L	5	4	7					SD																																
MOV.L @(d:16,ERs,L),@(d:32,Rd,W)	L	5	4	7					SD																																

データ転送命令 (32)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード							オペレーション*					コンディションコード*								
				16ビット命令フラグ #Fx	Rn	@ERn	@ERn (d,Rn,B/Rn,W/ERn,L)	@ERn (ERn,ERn,ERn,ERn)	@ERn (ERn,ERn,ERn,ERn)	@ERn (ERn,ERn,ERn,ERn)		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
MOV	MOV.L @(d:16,ERs.L),@(d:32,ERd.L)	L	5	4	7			SD					@(d:16+ERs<<2) → @(d:32+ERd<<2)			—	—	—	—	—	—			
	MOV.L @(d:16,ERs.L),@aa:16	L	4	4	6			S	D				@(d:16+ERs<<2) → @aa:16			—	—	—	—	—	—			
	MOV.L @(d:16,ERs.L),@aa:32	L	5	4	7			S	D				@(d:16+ERs<<2) → @aa:32			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@ERd	L	4	4	6			D	S				@(d:32+RsL<<2) → @ERd			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@ERd+	L	4	4	6			S	D				@(d:32+RsL<<2) → @ERd		ERd32+4→ERd32	—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@ERd-	L	4	4	6			S	D				@(d:32+RsL<<2) → @ERd		ERd32-4→ERd32	—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@+ERd	L	4	4	6			S	D		ERd32+4→ERd32		@(d:32+RsL<<2) → @ERd			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@-ERd	L	4	4	6			S	D		ERd32-4→ERd32		@(d:32+RsL<<2) → @ERd			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@(d:2,ERd)	L	4	4	6			D	S				@(d:32+RsL<<2) → @(4/8/12+ERd)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@(d:16,ERd)	L	5	4	7			D	S				@(d:32+RsL<<2) → @(d:16+ERd)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@(d:32,ERd)	L	6	4	8			D	S				@(d:32+RsL<<2) → @(d:32+ERd)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@(d:16,Rd.B)	L	5	4	7			SD					@(d:32+RsL<<2) → @(d:16+RdL<<2)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@(d:16,Rd.W)	L	5	4	7			SD					@(d:32+RsL<<2) → @(d:16+Rd<<2)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@(d:16,ERd.L)	L	5	4	7			SD					@(d:32+RsL<<2) → @(d:16+ERd<<2)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@(d:32,Rd.B)	L	6	4	8			SD					@(d:32+RsL<<2) → @(d:32+RdL<<2)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@(d:32,Rd.W)	L	6	4	8			SD					@(d:32+RsL<<2) → @(d:32+Rd<<2)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@(d:32,ERd.L)	L	6	4	8			SD					@(d:32+RsL<<2) → @(d:32+ERd<<2)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@aa:16	L	5	4	7			S	D				@(d:32+RsL<<2) → @aa:16			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.B),@aa:32	L	6	4	8			S	D				@(d:32+RsL<<2) → @aa:32			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.W),@ERd	L	4	4	6			D	S				@(d:32+Rs<<2) → @ERd			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.W),@ERd+	L	4	4	6			S	D				@(d:32+Rs<<2) → @ERd		ERd32+4→ERd32	—	—	—	—	—	—			
	MOV.L @(d:32,Rs.W),@ERd-	L	4	4	6			S	D				@(d:32+Rs<<2) → @ERd		ERd32-4→ERd32	—	—	—	—	—	—			
	MOV.L @(d:32,Rs.W),@+ERd	L	4	4	6			S	D		ERd32+4→ERd32		@(d:32+Rs<<2) → @ERd			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.W),@-ERd	L	4	4	6			S	D		ERd32-4→ERd32		@(d:32+Rs<<2) → @ERd			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.W),@(d:2,ERd)	L	4	4	6			D	S				@(d:32+Rs<<2) → @(4/8/12+ERd)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.W),@(d:16,ERd)	L	5	4	7			D	S				@(d:32+Rs<<2) → @(d:16+ERd)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.W),@(d:32,ERd)	L	6	4	8			D	S				@(d:32+Rs<<2) → @(d:32+ERd)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.W),@(d:16,Rd.B)	L	5	4	7			SD					@(d:32+Rs<<2) → @(d:16+RdL<<2)			—	—	—	—	—	—			
	MOV.L @(d:32,Rs.W),@(d:16,Rd.W)	L	5	4	7			SD					@(d:32+Rs<<2) → @(d:16+Rd<<2)			—	—	—	—	—	—			

データ転送命令 (33)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレスモード*						オペレーション ^{a)}					コンディションコード ^{a)}												
				16ビット命令フラグ ^{a)} ステート ^{a)}						オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C							
				#XX	Rn	@ERn	@(d,ERn)	@(d,RnL,B/Rn,W/ERn,L)	@ERn+/@ERn+/@ERn+/@ERn												@aa:9/@aa:16/@aa:32						
MOV	MOV.L @(d:32,Rs,W),@(d:16,ERd,L)	L	5 4 7				SD				@(d:32+Rs<<2) → @(d:16+ERd<<2)																
	MOV.L @(d:32,Rs,W),@(d:32,Rd,B)	L	6 4 8				SD				@(d:32+Rs<<2) → @(d:32+RdL<<2)																
	MOV.L @(d:32,Rs,W),@(d:32,Rd,W)	L	6 4 8				SD				@(d:32+Rs<<2) → @(d:32+Rd<<2)																
	MOV.L @(d:32,Rs,W),@(d:32,ERd,L)	L	6 4 8				SD				@(d:32+Rs<<2) → @(d:32+ERd<<2)																
	MOV.L @(d:32,Rs,W),@aa:16	L	5 4 7				S	D			@(d:32+Rs<<2) → @aa:16																
	MOV.L @(d:32,Rs,W),@aa:32	L	6 4 8				S	D			@(d:32+Rs<<2) → @aa:32																
	MOV.L @(d:32,ERs,L),@ERd	L	4 4 6			D					@(d:32+ERs<<2) → @ERd																
	MOV.L @(d:32,ERs,L),@ERd+	L	4 4 6				S	D			@(d:32+ERs<<2) → @ERd				ERd32+4→ERd32												
	MOV.L @(d:32,ERs,L),@ERd-	L	4 4 6				S	D			@(d:32+ERs<<2) → @ERd				ERd32-4→ERd32												
	MOV.L @(d:32,ERs,L),@+ERd	L	4 4 6				S	D		ERd32+4→ERd32	@(d:32+ERs<<2) → @ERd																
	MOV.L @(d:32,ERs,L),@-ERd	L	4 4 6				S	D		ERd32-4→ERd32	@(d:32+ERs<<2) → @ERd																
	MOV.L @(d:32,ERs,L),@(d:2,ERd)	L	4 4 6			D	S				@(d:32+ERs<<2) → @(4/8/12+ERd)																
	MOV.L @(d:32,ERs,L),@(d:16,ERd)	L	5 4 7			D	S				@(d:32+ERs<<2) → @(d:16+ERd)																
	MOV.L @(d:32,ERs,L),@(d:32,ERd)	L	6 4 8			D	S				@(d:32+ERs<<2) → @(d:32+ERd)																
	MOV.L @(d:32,ERs,L),@(d:16,Rd,B)	L	5 4 7				SD				@(d:32+ERs<<2) → @(d:16+RdL<<2)																
	MOV.L @(d:32,ERs,L),@(d:16,Rd,W)	L	5 4 7				SD				@(d:32+ERs<<2) → @(d:16+Rd<<2)																
	MOV.L @(d:32,ERs,L),@(d:16,ERdL)	L	5 4 7				SD				@(d:32+ERs<<2) → @(d:16+ERd<<2)																
	MOV.L @(d:32,ERs,L),@(d:32,Rd,B)	L	6 4 8				SD				@(d:32+ERs<<2) → @(d:32+RdL<<2)																
	MOV.L @(d:32,ERs,L),@(d:32,Rd,W)	L	6 4 8				SD				@(d:32+ERs<<2) → @(d:32+Rd<<2)																
	MOV.L @(d:32,ERs,L),@(d:32,ERdL)	L	6 4 8				SD				@(d:32+ERs<<2) → @(d:32+ERd<<2)																
	MOV.L @(d:32,ERs,L),@aa:16	L	5 4 7				S	D			@(d:32+ERs<<2) → @aa:16																
MOV.L @(d:32,ERs,L),@aa:32	L	6 4 8				S	D			@(d:32+ERs<<2) → @aa:32																	
MOV.L @aa:16,@ERd	L	3 4 6						D	S	@aa:16 → @ERd																	
MOV.L @aa:16,@ERd+	L	3 4 6							D	S	@aa:16 → @ERd				ERd32+4→ERd32												
MOV.L @aa:16,@ERd-	L	3 4 6							D	S	@aa:16 → @ERd				ERd32-4→ERd32												
MOV.L @aa:16,@+ERd	L	3 4 6							D	S	@aa:16 → @ERd				ERd32+4→ERd32												
MOV.L @aa:16,@-ERd	L	3 4 6							D	S	@aa:16 → @ERd				ERd32-4→ERd32												
MOV.L @aa:16,@(d:2,ERd)	L	3 4 6					D	S		@aa:16 → @(4/8/12+ERd)																	
MOV.L @aa:16,@(d:16,ERd)	L	4 4 7					D	S		@aa:16 → @(d:16+ERd)																	

2. 各命令の説明

データ転送命令 (34)

命令	ニーモニック	サイズ	命令長 実行 16ビット命令フラグ #Pxx	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}											
				#Rxx	Rn	@ERn	@d(Rn, B/Rn, W/ERn, L)	@ERn+/@ERn+/@ERn	@aa:R/@aa:R/@aa:32	オペレーション1		オペレーション2		オペレーション3		オペレーション4	オペレーション5	I	H	N	Z	V	C					
MOV	MOV.L @aa:16, @(d:32, ERd)	L	5	4	8								@aa:16	→	@(d:32+ERd)							↓	0	—				
	MOV.L @aa:16, @(d:16, Rd.B)	L	4	4	7								@aa:16	→	@(d:16+RdL<<2)							↓	0	—				
	MOV.L @aa:16, @(d:16, Rd.W)	L	4	4	7								@aa:16	→	@(d:16+Rd<<2)							↓	0	—				
	MOV.L @aa:16, @(d:16, ERd.L)	L	4	4	7								@aa:16	→	@(d:16+ERd<<2)							↓	0	—				
	MOV.L @aa:16, @(d:32, Rd.B)	L	5	4	8								@aa:16	→	@(d:32+RdL<<2)							↓	0	—				
	MOV.L @aa:16, @(d:32, Rd.W)	L	5	4	8								@aa:16	→	@(d:32+Rd<<2)							↓	0	—				
	MOV.L @aa:16, @(d:32, ERd.L)	L	5	4	8								@aa:16	→	@(d:32+ERd<<2)							↓	0	—				
	MOV.L @aa:16, @aa:16	L	4	4	7								@aa:16	→	@aa:16								↓	0	—			
	MOV.L @aa:16, @aa:32	L	5	4	8								@aa:16	→	@aa:32								↓	0	—			
	MOV.L @aa:32, @ERd	L	4	4	7								@aa:32	→	@ERd								↓	0	—			
	MOV.L @aa:32, @ERd+	L	4	4	7								@aa:32	→	@ERd								↓	0	—			
	MOV.L @aa:32, @ERd-	L	4	4	7								@aa:32	→	@ERd								↓	0	—			
	MOV.L @aa:32, @+ERd	L	4	4	7							ERd32+4→ERd32	@aa:32	→	@ERd								↓	0	—			
	MOV.L @aa:32, @-ERd	L	4	4	7							ERd32-4→ERd32	@aa:32	→	@ERd								↓	0	—			
	MOV.L @aa:32, @(d:2, ERd)	L	4	4	7								@aa:32	→	@(4/8/12+ERd)								↓	0	—			
	MOV.L @aa:32, @(d:16, ERd)	L	5	4	8								@aa:32	→	@(d:16+ERd)								↓	0	—			
	MOV.L @aa:32, @(d:32, ERd)	L	6	4	9								@aa:32	→	@(d:32+ERd)								↓	0	—			
	MOV.L @aa:32, @(d:16, Rd.B)	L	5	4	8								@aa:32	→	@(d:16+RdL<<2)								↓	0	—			
	MOV.L @aa:32, @(d:16, Rd.W)	L	5	4	8								@aa:32	→	@(d:16+Rd<<2)								↓	0	—			
	MOV.L @aa:32, @(d:16, ERd.L)	L	5	4	8								@aa:32	→	@(d:16+ERd<<2)								↓	0	—			
MOV.L @aa:32, @(d:32, Rd.B)	L	6	4	9								@aa:32	→	@(d:32+RdL<<2)								↓	0	—				
MOV.L @aa:32, @(d:32, Rd.W)	L	6	4	9								@aa:32	→	@(d:32+Rd<<2)								↓	0	—				
MOV.L @aa:32, @(d:32, ERd.L)	L	6	4	9								@aa:32	→	@(d:32+ERd<<2)								↓	0	—				
MOV.L @aa:32, @aa:16	L	5	4	8								@aa:32	→	@aa:16								↓	0	—				
MOV.L @aa:32, @aa:32	L	6	4	9								@aa:32	→	@aa:32								↓	0	—				
MOVFP	MOVFP @aa:16, Rd	B	2	1	3			D					@aa:16	→	Rd(Eクロック同期)							↓	0	—				
MOVTP	MOVTP Rs, @aa:16	B	2	1	3			S						Rs	→	@aa:16 (Eクロック同期)						↓	0	—				

データ転送命令 (35)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}					
					16ビット命令フラグ ^{b)}	#xx	Rn	@ERn	@d(Rn, B/Rn, W/ERn, L)	@ERn/@ERn+/@ERn+/@ERn	@aa@/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
															S/D	S/D	S/D								
POP	POP.W Rn	W	1	1	2		S/D							@SP	→ Rn16	SP+2→SP				—	—	↓	↓	0	—
	POP.L ERn	L	2	2	3		S/D							@SP	→ ERn	SP+4→SP				—	—	↓	↓	0	—
PUSH	PUSH.W Rn	W	1	1	2		S/D								Rn16	→ @SP				—	—	↓	↓	0	—
	PUSH.L ERn	L	2	2	3		S/D								ERn	→ @SP				—	—	↓	↓	0	—
LDM	LDM.L @SP+, (ERn-ERn+1)	L	2	4	4		S/D							@SP+	→ ERn+1				—	—	—	—	—	—	—
	LDM.L @SP+, (ERn-ERn+2)	L	2	5	5		S/D							@SP+	→ ERn+2				—	—	—	—	—	—	—
	LDM.L @SP+, (ERn-ERn+3)	L	2	6	6		S/D							@SP+	→ ERn+3				—	—	—	—	—	—	—
STM	STM.L (ERn-ERn+1), @-SP	L	2	4	5		S/D							ERn	→ @-SP				—	—	—	—	—	—	—
	STM.L (ERn-ERn+2), @-SP	L	2	5	6		S/D							ERn	→ @-SP				—	—	—	—	—	—	—
	STM.L (ERn-ERn+3), @-SP	L	2	6	7		S/D							ERn	→ @-SP				—	—	—	—	—	—	—
							S/D							ERn+1	→ @-SP										
							S/D							ERn+2	→ @-SP										
							S/D							ERn+3	→ @-SP										

データ転送命令 (36)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディショニングコード ^{a)}															
					16ビット命令フラグ ^{b)}	#Px	Rn	@ERN	@(d,ERN)	@(d,RnL,B/Rn,W/ERN,L)	@ERn/@ERn+/@ERn-/@ERn	@aa:0/@aa:16/@aa:32	1	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C									
MOVA	MOVA/B.L @(d:16,Rn.B),ERn	B	2	1	2				SD							d:16	+	Rn8	→	ERn															
	MOVA/B.L @(d:16,Rn.W),ERn	W	2	1	2				SD							d:16	+	Rn16	→	ERn															
	MOVA/W.L @(d:16,Rn.B),ERn	B	2	1	2				SD							d:16	+	Rn8<<1	→	ERn															
	MOVA/W.L @(d:16,Rn.W),ERn	W	2	1	2				SD							d:16	+	Rn16<<1	→	ERn															
	MOVA/L.L @(d:16,Rn.B),ERn	B	2	1	2				SD							d:16	+	Rn8<<2	→	ERn															
	MOVA/L.L @(d:16,Rn.W),ERn	W	2	1	2				SD							d:16	+	Rn16<<2	→	ERn															
	MOVA/B.L @(d:32,Rn.B),ERn	B	3	1	3				SD							d:32	+	Rn8	→	ERn															
	MOVA/B.L @(d:32,Rn.W),ERn	W	3	1	3				SD							d:32	+	Rn16	→	ERn															
	MOVA/W.L @(d:32,Rn.B),ERn	B	3	1	3				SD							d:32	+	Rn8<<1	→	ERn															
	MOVA/W.L @(d:32,Rn.W),ERn	W	3	1	3				SD							d:32	+	Rn16<<1	→	ERn															
	MOVA/L.L @(d:32,Rn.B),ERn	B	3	1	3				SD							d:32	+	Rn8<<2	→	ERn															
	MOVA/L.L @(d:32,Rn.W),ERn	W	3	1	3				SD							d:32	+	Rn16<<2	→	ERn															
	MOVA/B.L @(d:16,Rs.B),ERd	B	3	2	3				SD							d:16	+	Rs8	→	ERd															
	MOVA/B.L @(d:16,Rs.W),ERd	W	3	2	3				SD							d:16	+	Rs16	→	ERd															
	MOVA/W.L @(d:16,Rs.B),ERd	B	3	2	3				SD							d:16	+	Rs8<<1	→	ERd															
	MOVA/W.L @(d:16,Rs.W),ERd	W	3	2	3				SD							d:16	+	Rs16<<1	→	ERd															
	MOVA/L.L @(d:16,Rs.B),ERd	B	3	2	3				SD							d:16	+	Rs8<<2	→	ERd															
	MOVA/L.L @(d:16,Rs.W),ERd	W	3	2	3				SD							d:16	+	Rs16<<2	→	ERd															
	MOVA/B.L @(d:32,Rs.B),ERd	B	4	2	4				SD							d:32	+	Rs8	→	ERd															
	MOVA/B.L @(d:32,Rs.W),ERd	W	4	2	4				SD							d:32	+	Rs16	→	ERd															
	MOVA/W.L @(d:32,Rs.B),ERd	B	4	2	4				SD							d:32	+	Rs8<<1	→	ERd															
	MOVA/W.L @(d:32,Rs.W),ERd	W	4	2	4				SD							d:32	+	Rs16<<1	→	ERd															
	MOVA/L.L @(d:32,Rs.B),ERd	B	4	2	4				SD							d:32	+	Rs8<<2	→	ERd															
	MOVA/L.L @(d:32,Rs.W),ERd	W	4	2	4				SD							d:32	+	Rs16<<2	→	ERd															
	MOVA/B.L @(d:16,@ERs.B),ERd	B	3	3	4				D	S						d:16	+	(@ERs)8	→	ERd															
	MOVA/B.L @(d:16,@ERs+.B),ERd	B	3	3	4				D		S					d:16	+	(@ERs)8	→	ERd	ERs32+1→ERs32														
	MOVA/B.L @(d:16,@ERs-.B),ERd	B	3	3	4				D		S					d:16	+	(@ERs)8	→	ERd	ERs32-1→ERs32														
	MOVA/B.L @(d:16,@+ERs.B),ERd	B	3	4	4				D		S			ERs32+1→ERs32		d:16	+	(@ERs)8	→	ERd															
	MOVA/B.L @(d:16,@-ERs.B),ERd	B	3	4	4				D		S			ERs32-1→ERs32		d:16	+	(@ERs)8	→	ERd															
	MOVA/B.L @(d:16,@(d:2,ERs).B),ERd	B	3	4	4				D		S					d:16	+	(@(1/2/3+ERs))8	→	ERd															

データ転送命令 (37)

命令	ニーモニック	サイズ	命令長	実行	16ビット命令フラグ	アドレッシングモード												オペレーション ^{a)}					コンディションコード ^{a)}							
						#Px	Rn	@ERn	@RnL	@RnL/B/Rn/W/ERn/L	@ERn+/@ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C				
MOVA	MOVA/B.L @(d:16,@(d:16,ERs),B),ERd	B	4	4	5		D		S								d:16	+	(@ (d:16+ERd))8	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:32,ERs),B),ERd	B	5	4	6		D		S								d:16	+	(@ (d:32+ERs))8	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:16,Rs),B),ERd	B	4	4	5		D		S								d:16	+	(@ (d:16+Rs))8	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:16,Rs,W),B),ERd	B	4	4	5		D		S								d:16	+	(@ (d:16+Rs))8	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:16,ERs,L),B),ERd	B	4	4	5		D		S								d:16	+	(@ (d:32+ERd))8	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:32,Rs),B),ERd	B	5	4	6		D		S								d:16	+	(@ (d:32+RsL))8	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:32,Rs,W),B),ERd	B	5	4	6		D		S								d:16	+	(@ (d:32+Rs))8	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:32,ERs,L),B),ERd	B	5	4	6		D		S								d:16	+	(@ (d:32+ERd))8	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@aa:16,B),ERd	B	4	3	5		D				S						d:16	+	(@aa:16)8	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@aa:32,B),ERd	B	5	3	6		D				S						d:16	+	(@aa:32)8	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@ERs,W),ERd	W	3	3	4		D	S									d:16	+	(@ERs)16	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@ERs+W),ERd	W	3	3	4		D		S								d:16	+	(@ERs)16	→	ERd	ERs32+2→ERs32				—	—	—	—	—
	MOVA/B.L @(d:16,@ERs-W),ERd	W	3	3	4		D		S								d:16	+	(@ERs)16	→	ERd	ERs32-2→ERs32				—	—	—	—	—
	MOVA/B.L @(d:16,@+ERs,W),ERd	W	3	4	4		D		S			ERs32+2→ERs32					d:16	+	(@ERs)16	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@-ERs,W),ERd	W	3	4	4		D		S			ERs32-2→ERs32					d:16	+	(@ERs)16	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:2,ERs,W),ERd	W	3	4	4		D	S									d:16	+	(@ (2/4/6+ERs))16	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:16,ERs),W),ERd	W	4	4	5		D	S									d:16	+	(@ (d:16+ERd))16	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:32,ERs),W),ERd	W	5	4	6		D	S									d:16	+	(@ (d:32+ERs))16	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:16,Rs),W),ERd	W	4	4	5		D		S								d:16	+	(@ (d:16+RsL<<1))16	→	ERd					—	—	—	—	—
	MOVA/B.L @(d:16,@(d:16,Rs,W),W),ERd	W	4	4	5		D		S								d:16	+	(@ (d:16+Rs<<1))16	→	ERd					—	—	—	—	—
MOVA/B.L @(d:16,@(d:16,ERs,L),W),ERd	W	4	4	5		D		S								d:16	+	(@ (d:16+ERd<<1))16	→	ERd					—	—	—	—	—	

2. 各命令の説明

データ転送命令 (38)

命令	ニーモニック	サイズ	命令長 バイト	実行 16ビット命令フレッチ スタート数 ¹⁾	アドレッシングモード									オペレーション ²⁾					コンディションコード ³⁾																																							
					#XX	Rn	@ERn	@(<u>Rn</u> ,L)	@(<u>Rn</u> ,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn+/@ERn	@aa:R/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C																																			
MOVA	MOVA/B,L @(d:16,@(d:32,Rs.B),W),ERd	W	5	4	6		D		S					d:16	+	(@(d:32+RsL<<1))16	→	ERd																																								
	MOVA/B,L @(d:16,@(d:32,Rs.W),W),ERd	W	5	4	6		D		S					d:16	+	(@(d:32+Rs<<1))16	→	ERd																																								
	MOVA/B,L @(d:16,@(d:32,ERs.L),W),ERd	W	5	4	6		D		S					d:16	+	(@(d:32+ERd<<1))16	→	ERd																																								
	MOVA/B,L @ (d:16,@aa:16,W),ERd	W	4	3	5		D		S					d:16	+	(@aa:16)16	→	ERd																																								
	MOVA/B,L @ (d:16,@aa:32,W),ERd	W	5	3	6		D		S					d:16	+	(@aa:32)16	→	ERd																																								
	MOVA/W,L @ (d:16,@ERs.B),ERd	B	3	3	4		D	S						d:16	+	(@ERs)8<<1	→	ERd																																								
	MOVA/W,L @ (d:16,@ERs+.B),ERd	B	3	3	4		D		S					d:16	+	(@ERs)8<<1	→	ERd	ERs32+1→ERs32																																							
	MOVA/W,L @ (d:16,@ERs-.B),ERd	B	3	3	4		D		S					d:16	+	(@ERs)8<<1	→	ERd	ERs32-1→ERs32																																							
	MOVA/W,L @ (d:16,@+ERs.B),ERd	B	3	4	4		D		S				ERs32+1→ERs32	d:16	+	(@ERs)8<<1	→	ERd																																								
	MOVA/W,L @ (d:16,@-ERs.B),ERd	B	3	4	4		D		S				ERs32-1→ERs32	d:16	+	(@ERs)8<<1	→	ERd																																								
	MOVA/W,L @ (d:16,@(d:2,ERs).B),ERd	B	3	4	4		D	S						d:16	+	(@(1/2/3+ERs)8	→	ERd																																								
	MOVA/W,L @ (d:16,@(d:16,ERs).B),ERd	B	4	4	5		D	S						d:16	+	(@(d:16+ERd)8	→	ERd																																								
	MOVA/W,L @ (d:16,@(d:32,ERs).B),ERd	B	5	4	6		D	S						d:16	+	(@(d:32+ERs)8	→	ERd																																								
	MOVA/W,L @(d:16,@(d:16,Rs.B),B),ERd	B	4	4	5		D		S					d:16	+	(@(d:16+RsL)8	→	ERd																																								
	MOVA/W,L @(d:16,@(d:16,Rs.W),B),ERd	B	4	4	5		D		S					d:16	+	(@(d:16+Rs)8	→	ERd																																								
	MOVA/W,L @(d:16,@(d:16,ERs.L),B),ERd	B	4	4	5		D		S					d:16	+	(@(d:16+ERd)8	→	ERd																																								
	MOVA/W,L @(d:16,@(d:32,Rs.B),B),ERd	B	5	4	6		D		S					d:16	+	(@(d:32+RsL)8	→	ERd																																								
	MOVA/W,L @(d:16,@(d:32,Rs.W),B),ERd	B	5	4	6		D		S					d:16	+	(@(d:32+Rs)8	→	ERd																																								

データ転送命令 (39)

命令	ニーモニック	サイズ	命令長	実行							アドレッシングモード					オペレーション ^{a)}					コンディションコード ^{a)}																					
				最小値	16ビット命令フラグ ^{b)}	RXX	Rn	@ERn	@(d,RnL,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn+/@ERn	@aa:0/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																	
															オペレーション3	オペレーション3	オペレーション3																									
															オペレーション3	オペレーション3	オペレーション3																									
MOVA.W.L	MOVA.W.L @ (d:16, @ (d:32, ERs.L), B), ERd	B	5	4	6	D								d:16	+ (@ (d:32+ERd))8	→ ERd																										
	MOVA.W.L @ (d:16, @aa:16.B), ERd	B	4	3	5	D				S				d:16	+ (@aa:16)8<<1	→ ERd																										
	MOVA.W.L @ (d:16, @aa:32.B), ERd	B	5	3	6	D				S				d:16	+ (@aa:32)8<<1	→ ERd																										
	MOVA.W.L @ (d:16, @ERs.W), ERd	W	3	3	4	D	S							d:16	+ (@ERs)16<<1	→ ERd																										
	MOVA.W.L @ (d:16, @ERs+.W), ERd	W	3	3	4	D				S				d:16	+ (@ERs)16<<1	→ ERd	ERs32+2→ERs32																									
	MOVA.W.L @ (d:16, @ERs-.W), ERd	W	3	3	4	D				S				d:16	+ (@ERs)16<<1	→ ERd	ERs32-2→ERs32																									
	MOVA.W.L @ (d:16, @+ERs.W), ERd	W	3	4	4	D				S			ERs32+2→ERs32	d:16	+ (@ERs)16<<1	→ ERd																										
	MOVA.W.L @ (d:16, @-ERs.W), ERd	W	3	4	4	D				S			ERs32-2→ERs32	d:16	+ (@ERs)16<<1	→ ERd																										
	MOVA.W.L @ (d:16, @ (d:2, ERs), W), ERd	W	3	4	4	D	S							d:16	+ (@ (2/4+ERs))16	→ ERd																										
	MOVA.W.L @ (d:16, @ (d:16, ERs), W), ERd	W	4	4	5	D	S							d:16	+ (@ (d:16+ERd))16	→ ERd																										
	MOVA.W.L @ (d:16, @ (d:32, ERs), W), ERd	W	5	4	6	D	S							d:16	+ (@ (d:32+ERd))16	→ ERd																										
	MOVA.W.L @ (d:16, @ (d:16, Rs), B), W), ERd	W	4	4	5	D				S				d:16	+ (@ (d:16+RsL<<1))16	→ ERd																										
	MOVA.W.L @ (d:16, @ (d:16, Rs), W), ERd	W	4	4	5	D				S				d:16	+ (@ (d:16+Rs<<1))16	→ ERd																										
	MOVA.W.L @ (d:16, @ (d:16, ERs), L), W), ERd	W	4	4	5	D				S				d:16	+ (@ (d:16+ERd<<1))16	→ ERd																										
	MOVA.W.L @ (d:16, @ (d:32, Rs), B), W), ERd	W	5	4	6	D				S				d:16	+ (@ (d:32+RsL<<1))16	→ ERd																										
	MOVA.W.L @ (d:16, @ (d:32, Rs), W), ERd	W	5	4	6	D				S				d:16	+ (@ (d:32+Rs<<1))16	→ ERd																										
	MOVA.W.L @ (d:16, @ (d:32, ERs), L), W), ERd	W	5	4	6	D				S				d:16	+ (@ (d:32+ERd<<1))16	→ ERd																										
	MOVA.W.L @ (d:16, @aa:16.W), ERd	W	4	3	5	D				S				d:16	+ (@aa:16)16<<1	→ ERd																										
	MOVA.W.L @ (d:16, @aa:32.W), ERd	W	5	3	6	D				S				d:16	+ (@aa:32)16<<1	→ ERd																										

2. 各命令の説明

データ転送命令 (40)

命令	ニーモニック	サイズ 命令長	実行 モード	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}																								
				16ビット 命令 アドレス	#xx	Rn	Rn	@ERn	@(d,RnL,B/Rn,W)ERn,L	@ERn,@ERn+,@ERn+@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																		
															Rd	S	Rd									S	Rd	S															
																													Rd	S	Rd	S											
MOVA	MOVA/LL @(d:16,@ERs.B),ERd	B	3	3	4		D	S						d:16	+	(@ERs)8<<2	→	ERd																									
	MOVA/LL @(d:16,@ERs+.B),ERd	B	3	3	4		D		S					d:16	+	(@ERs)8<<2	→	ERd	ERs32+1→ERs32																								
	MOVA/LL @(d:16,@ERs-.B),ERd	B	3	3	4		D		S					d:16	+	(@ERs)8<<2	→	ERd	ERs32-1→ERs32																								
	MOVA/LL @(d:16,@+ERs.B),ERd	B	3	4	4		D		S			ERs32+1→ERs32		d:16	+	(@ERs)8<<2	→	ERd																									
	MOVA/LL @(d:16,@-ERs.B),ERd	B	3	4	4		D		S			ERs32-1→ERs32		d:16	+	(@ERs)8<<2	→	ERd																									
	MOVA/LL @(d:16,(d:2,ERs.B),ERd	B	3	4	4		D	S						d:16	+	(@((1/2/3+ERs)8<<2	→	ERd																									
	MOVA/LL @(d:16,(d:16,ERs.B),ERd	B	4	4	5		D	S						d:16	+	(@((d:16+ERd)8<<2	→	ERd																									
	MOVA/LL @(d:16,(d:32,ERs.B),ERd	B	5	4	6		D	S						d:16	+	(@((d:32+ERs)8<<2	→	ERd																									
	MOVA/LL @(d:16,(d:16,Rs.B),ERd	B	4	4	5		D		S					d:16	+	(@((d:16+RsL)8<<2	→	ERd																									
	MOVA/LL @(d:16,(d:16,Rs.W),ERd	B	4	4	5		D		S					d:16	+	(@((d:16+Rs)8<<2	→	ERd																									
	MOVA/LL @(d:16,(d:16,ERs.L),B),ERd	B	4	4	5		D		S					d:16	+	(@((d:16+ERd)8<<2	→	ERd																									
	MOVA/LL @(d:16,(d:32,Rs.B),ERd	B	5	4	6		D		S					d:16	+	(@((d:32+RsL)8<<2	→	ERd																									
	MOVA/LL @(d:16,(d:32,Rs.W),ERd	B	5	4	6		D		S					d:16	+	(@((d:32+Rs)8<<2	→	ERd																									
	MOVA/LL @(d:16,(d:32,ERs.L),B),ERd	B	5	4	6		D		S					d:16	+	(@((d:32+ERd)8<<2	→	ERd																									
	MOVA/LL @(d:16,@aa:16.B),ERd	B	4	3	5		D			S				d:16	+	(@aa:16)8<<2	→	ERd																									
	MOVA/LL @(d:16,@aa:32.B),ERd	B	5	3	6		D			S				d:16	+	(@aa:32)8<<2	→	ERd																									
	MOVA/LL @(d:16,@ERs.W),ERd	W	3	3	4		D	S						d:16	+	(@ERs)16<<2	→	ERd																									
	MOVA/LL @(d:16,@ERs+.W),ERd	W	3	3	4		D		S					d:16	+	(@ERs)16<<2	→	ERd	ERs32+2→ERs32																								
	MOVA/LL @(d:16,@ERs-.W),ERd	W	3	3	4		D		S					d:16	+	(@ERs)16<<2	→	ERd	ERs32-2→ERs32																								
	MOVA/LL @(d:16,@+ERs.W),ERd	W	3	4	4		D		S			ERs32+2→ERs32		d:16	+	(@ERs)16<<2	→	ERd																									
MOVA/LL @(d:16,@-ERs.W),ERd	W	3	4	4		D		S			ERs32-2→ERs32		d:16	+	(@ERs)16<<2	→	ERd																										

データ転送命令 (41)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}																						
					最小値	最大値	Rn	@Rn	@Rn, B/Rn, W/ERn, L	@Rn, @ERn+/@ERn-/@ERn	@aa:0/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C																	
																								16ビット命令フラグ	FX	FX	FX	FX	FX	FX										
MOVA	MOVA/L.L @(d:16,@(d:2,ERs),W),ERd	W	3	4	4	D	S							d:16	+ (@ (2/4/6+ERs))16 → ERd <<2																									
	MOVA/L.L @(d:16,@(d:16,ERs),W),ERd	W	4	4	5	D	S								d:16	+ (@ (d:16+ERd))16 → ERd <<2																								
	MOVA/L.L @(d:16,@(d:32,ERs),W),ERd	W	5	4	6	D	S								d:16	+ (@ (d:32+ERs))16 → ERd <<2																								
	MOVA/L.L @(d:16,@(d:16,Rs,B),W),ERd	W	4	4	5	D	S								d:16	+ (@ (d:16+RnL<<1))16 → ERd <<2																								
	MOVA/L.L @(d:16,@(d:16,Rs,W),W),ERd	W	4	4	5	D	S								d:16	+ (@ (d:16+RnL<<1))16 → ERd <<2																								
	MOVA/L.L @(d:16,@(d:16,ERs,L),W),ERd	W	4	4	5	D	S								d:16	+ (@ (d:16+ERd<<1))16 → ERd <<2																								
	MOVA/L.L @(d:16,@(d:32,Rs,B),W),ERd	W	5	4	6	D	S								d:16	+ (@ (d:32+RnL<<1))16 → ERd <<2																								
	MOVA/L.L @(d:16,@(d:32,Rs,W),W),ERd	W	5	4	6	D	S								d:16	+ (@ (d:32+RnL<<1))16 → ERd <<2																								
	MOVA/L.L @(d:16,@(d:32,ERs,L),W),ERd	W	5	4	6	D	S								d:16	+ (@ (d:32+ERd<<1))16 → ERd <<2																								
	MOVA/L.L @(d:16,@aa:16,W),ERd	W	4	3	5	D	S				S				d:16	+ (@aa:16)16<<2 → ERd																								
	MOVA/L.L @(d:16,@aa:32,W),ERd	W	5	3	6	D	S				S				d:16	+ (@aa:32)16<<2 → ERd																								
	MOVA/B.L @(d:32,@ERs,B),ERd	B	4	3	5	D	S								d:32	+ (@ERs)8 → ERd																								
	MOVA/B.L @(d:32,@ERs+,B),ERd	B	4	3	5	D	S				S				d:32	+ (@ERs)8 → ERd	ERs32+1→ERs32																							
	MOVA/B.L @(d:32,@ERs-,B),ERd	B	4	3	5	D	S				S				d:32	+ (@ERs)8 → ERd	ERs32-1→ERs32																							
	MOVA/B.L @(d:32,@+ERs,B),ERd	B	4	4	5	D	S				S		ERs32+1→ERs32		d:32	+ (@ERs)8 → ERd																								
	MOVA/B.L @(d:32,@-ERs,B),ERd	B	4	4	5	D	S				S		ERs32-1→ERs32		d:32	+ (@ERs)8 → ERd																								
MOVA/B.L @(d:32,@(d:2,ERs),B),ERd	B	4	4	5	D	S								d:32	+ (@ (1/2/3+ERs))8 → ERd																									
MOVA/B.L @(d:32,@(d:16,ERs),B),ERd	B	5	4	6	D	S								d:32	+ (@ (d:16+ERd))8 → ERd																									
MOVA/B.L @(d:32,@(d:32,ERs),B),ERd	B	6	4	7	D	S								d:32	+ (@ (d:32+ERs))8 → ERd																									
MOVA/B.L @(d:32,@(d:16,Rs,B),B),ERd	B	5	4	6	D	S								d:32	+ (@ (d:16+RnL))8 → ERd																									

データ転送命令 (43)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}																							
					16ビット命令フラグ ^{b)}	#Px	Rn	@ERn	@(d)ERn	@(d)RnL/B/Rn/W/ERnL	@ERn/@ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																		
																→ ERd	→ ERd	→ ERd																										
MOVA	MOVA/B.L @(d:32,@(d:32,ERs.L),W),ERd	W	6	4	7	D											d:32	+	(@(d:32+ERd<<1)16	→ ERd																								
	MOVA/B.L @(d:32,@aa:16,W),ERd	W	5	3	6	D							S				d:32	+	(@aa:16)16	→ ERd																								
	MOVA/B.L @(d:32,@aa:32,W),ERd	W	6	3	7	D								S			d:32	+	(@aa:32)16	→ ERd																								
	MOVA/W.L @(d:32,@ERs.B),ERd	B	4	3	5	D	S										d:32	+	(@ERs)8<<1	→ ERd																								
	MOVA/W.L @(d:32,@ERs+.B),ERd	B	4	3	5	D							S				d:32	+	(@ERs)8<<1	→ ERd	ERs32+1→ERs32																							
	MOVA/W.L @(d:32,@ERs-.B),ERd	B	4	3	5	D							S				d:32	+	(@ERs)8<<1	→ ERd	ERs32-1→ERs32																							
	MOVA/W.L @(d:32,@+ERs.B),ERd	B	4	4	5	D							S		ERs32+1→ERs32		d:32	+	(@ERs)8<<1	→ ERd																								
	MOVA/W.L @(d:32,@-ERs.B),ERd	B	4	4	5	D							S		ERs32-1→ERs32		d:32	+	(@ERs)8<<1	→ ERd																								
	MOVA/W.L @(d:32,@(d:2,ERs.B),ERd	B	4	4	5	D		S									d:32	+	(@ (1/2/3+ERs)8	→ ERd																								
	MOVA/W.L @(d:32,@(d:16,ERs.B),ERd	B	5	4	6	D		S									d:32	+	(@ (d:16+ERd)8	→ ERd																								
	MOVA/W.L @(d:32,@(d:32,ERs.B),ERd	B	6	4	7	D		S									d:32	+	(@ (d:32+ERd)8	→ ERd																								
	MOVA/W.L @(d:32,@(d:16,Rs.B),ERd	B	5	4	6	D			S								d:32	+	(@ (d:16+RsL)8	→ ERd																								
	MOVA/W.L @(d:32,@(d:16,Rs.W),ERd	B	5	4	6	D			S								d:32	+	(@ (d:16+Rs)8	→ ERd																								
	MOVA/W.L @(d:32,@(d:16,ERs.L),ERd	B	5	4	6	D			S								d:32	+	(@ (d:16+ERd)8	→ ERd																								
	MOVA/W.L @(d:32,@(d:32,Rs.B),ERd	B	6	4	7	D			S								d:32	+	(@ (d:32+RsL)8	→ ERd																								
	MOVA/W.L @(d:32,@(d:32,Ps.W),ERd	B	6	4	7	D			S								d:32	+	(@ (d:32+Ps)8	→ ERd																								
	MOVA/W.L @(d:32,@(d:32,ERs.L),ERd	B	6	4	7	D											d:32	+	(@ (d:32+ERd)8	→ ERd																								
MOVA/W.L @(d:32,@aa:16,B),ERd	B	5	3	6	D							S				d:32	+	(@aa:16)8<<1	→ ERd																									
MOVA/W.L @(d:32,@aa:32,B),ERd	B	6	3	7	D							S				d:32	+	(@aa:32)8<<1	→ ERd																									

2. 各命令の説明

データ転送命令 (44)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ #XX	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}							
					Rn	Rd	@Rn	@Rn	@Rn, B/Rn, W/ERn, L	@Rn, @ERn, @ERn, @ERn	@aa:9/ @aa:16/ @aa:32		オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C	
																								16ビット命令フラグ
MOVA	MOVA/W.L @(d:32, @ERs.W), ERd	W	4	3	5	D	S					d:32	+	(@ERs)16<<1	→ ERd					—	—	—	—	—
	MOVA/W.L @(d:32, @ERs+, W), ERd	W	4	3	5	D	S					d:32	+	(@ERs)16<<1	→ ERd	ERs32+2→ERs32				—	—	—	—	—
	MOVA/W.L @(d:32, @ERs-, W), ERd	W	4	3	5	D	S					d:32	+	(@ERs)16<<1	→ ERd	ERs32-2→ERs32				—	—	—	—	—
	MOVA/W.L @(d:32, @+ERs.W), ERd	W	4	4	5	D	S					d:32	+	(@ERs)16<<1	→ ERd				—	—	—	—	—	
	MOVA/W.L @(d:32, @-ERs.W), ERd	W	4	4	5	D	S					d:32	+	(@ERs)16<<1	→ ERd				—	—	—	—	—	
	MOVA/W.L @(d:32, @(d:2, ERs.W), ERd	W	4	4	5	D	S					d:32	+	(@2/4/6+ERs)16	→ ERd				—	—	—	—	—	
	MOVA/W.L	W	5	4	6	D	S					d:32	+	(@ (d:16+ERd))16	→ ERd				—	—	—	—	—	
	@(d:32, @(d:16, ERs.W), ERd	W	6	4	7	D	S					d:32	+	(@ (d:32+ERd))16	→ ERd				—	—	—	—	—	
	MOVA/W.L	W	5	4	6	D	S					d:32	+	(@ (d:16+Rd<<1))16	→ ERd				—	—	—	—	—	
	@(d:32, @(d:16, Rs.B.W), ERd	W	5	4	6	D	S					d:32	+	(@ (d:16+Rs<<1))16	→ ERd				—	—	—	—	—	
	MOVA/W.L	W	5	4	6	D	S					d:32	+	(@ (d:16+ERd<<1))16	→ ERd				—	—	—	—	—	
	@(d:32, @(d:16, ERs.L.W), ERd	W	6	4	7	D	S					d:32	+	(@ (d:32+Rd<<1))16	→ ERd				—	—	—	—	—	
	MOVA/W.L	W	6	4	7	D	S					d:32	+	(@ (d:32+Rs<<1))16	→ ERd				—	—	—	—	—	
	@(d:32, @(d:32, Rs.W), ERd	W	6	4	7	D	S					d:32	+	(@ (d:32+ERd<<1))16	→ ERd				—	—	—	—	—	
	MOVA/W.L	W	5	3	6	D	S					d:32	+	(@aa:16)16<<1	→ ERd				—	—	—	—	—	
	MOVA/W.L @(d:32, @aa:16.W), ERd	W	6	3	7	D	S					d:32	+	(@aa:32)16<<1	→ ERd				—	—	—	—	—	
	MOVA/W.L @(d:32, @aa:32.W), ERd	W	6	3	7	D	S					d:32	+	(@ERs)8<<2	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32, @ERs.B), ERd	B	4	3	5	D	S					d:32	+	(@ERs)8<<2	→ ERd	ERs32+1→ERs32				—	—	—	—	
	MOVA/L.L @(d:32, @ERs+.B), ERd	B	4	3	5	D	S					d:32	+	(@ERs)8<<2	→ ERd	ERs32-1→ERs32				—	—	—	—	
	MOVA/L.L @(d:32, @ERs-.B), ERd	B	4	3	5	D	S					d:32	+	(@ERs)8<<2	→ ERd				—	—	—	—	—	

データ転送命令 (45)

命令	ニーモニック	サイズ	命令長	最小値	実行 ステータス	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}								
						#xx	Rn	@ERn	@RnL	@RnL/B/Rn/W/ERn/L	@ERn+/@ERn-/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
																→ ERd	→ ERd	→ ERd											
MOVA	MOVA/L.L @(d:32,@+ERs.B),ERd	B	4	4	5		D					S			ERS32+1→ERS32		d:32	+	(@ERs)8<<2	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@-ERs.B),ERd	B	4	4	5		D					S			ERS32-1→ERS32		d:32	+	(@ERs)8<<2	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@(d:2,ERs).B),ERd	B	4	4	5		D		S								d:32	+	(@(1/2/3+ERs))8	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@(d:16,ERs).B),ERd	B	5	4	6		D		S								d:32	+	(@(d:16+ERd))8	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@(d:32,ERs).B),ERd	B	6	4	7		D		S								d:32	+	(@(d:32+ERd))8	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@(d:16,Rs.B).B),ERd	B	5	4	6		D			S							d:32	+	(@(d:16+Rs))8	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@(d:16,Rs.W).B),ERd	B	5	4	6		D			S							d:32	+	(@(d:16+Rs))8	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@(d:16,ERs.L).B),ERd	B	5	4	6		D			S							d:32	+	(@(d:16+ERd))8	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@(d:32,Rs.B).B),ERd	B	6	4	7		D			S							d:32	+	(@(d:32+Rs))8	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@(d:32,Rs.W).B),ERd	B	6	4	7		D			S							d:32	+	(@(d:32+Rs))8	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@(d:32,ERs.L).B),ERd	B	6	4	7		D			S							d:32	+	(@(d:32+ERd))8	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@aa:16.B),ERd	B	5	3	6		D					S					d:32	+	(@aa:16)8<<2	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@aa:32.B),ERd	B	6	3	7		D					S					d:32	+	(@aa:32)8<<2	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@ERs.W),ERd	W	4	3	5		D	S									d:32	+	(@ERs)16<<2	→ ERd				—	—	—	—	—	
	MOVA/L.L @(d:32,@ERs+.W),ERd	W	4	3	5		D					S					d:32	+	(@ERs)16<<2	→ ERd	ERS32+2→ERS32				—	—	—	—	—
	MOVA/L.L @(d:32,@ERs-.W),ERd	W	4	3	5		D					S					d:32	+	(@ERs)16<<2	→ ERd	ERS32-2→ERS32				—	—	—	—	—
MOVA/L.L @(d:32,@+ERs.W),ERd	W	4	4	5		D				S			ERS32+2→ERS32		d:32	+	(@ERs)16<<2	→ ERd				—	—	—	—	—			
MOVA/L.L @(d:32,@-ERs.W),ERd	W	4	4	5		D				S			ERS32-2→ERS32		d:32	+	(@ERs)16<<2	→ ERd				—	—	—	—	—			
MOVA/L.L @(d:32,@(d:2,ERs).W),ERd	W	4	4	5		D	S									d:32	+	(@(2/4/6+ERs))16	→ ERd				—	—	—	—	—		

2. 各命令の説明

命令	ニーモニック	サイズ 命令長	実行 最小値			アドレッシングモード											オペレーション [※]					コンディションコード [※]									
			#XX	Rn	D	@Rn	@Rn, L	@Rn, B/Rn, W/ERn, L	@ERn, @ERn+/@ERn-/@ERn	@aa:R/ @aa:16/@aa:32	オペレーション [※]											I	H	N	Z	V	C				
											16ビット命令フエッチ ステータス	16	Rx	ERn	ERn	ERn	ERn	ERn	ERn	ERn	ERn							ERn	ERn	ERn	ERn
オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5																									
MOVA	MOVA/LL @(d:32, @(d:16, ERs), W), ERd	W	5	4	6		D		S									d:32	+	@(d:16+ERd))16	→ ERd					—	—	—	—	—	
																				<<2						—	—	—	—	—	
	MOVA/LL @(d:32, @(d:32, ERs), W), ERd	W	6	4	7		D		S									d:32	+	@(d:32+ERd))16	→ ERd					—	—	—	—	—	
																				<<2						—	—	—	—	—	
	MOVA/LL @ (d:32, @ (d:16, Rs, B), W), ERd	W	5	4	6		D		S									d:32	+	@(d:16+Rd<<1))16	→ ERd					—	—	—	—	—	
																				<<2						—	—	—	—	—	
	MOVA/LL @ (d:32, @ (d:16, Rs, W), W), ERd	W	5	4	6		D		S									d:32	+	@(d:16+Rs<<1))16	→ ERd					—	—	—	—	—	
																				<<2						—	—	—	—	—	
	MOVA/LL @ (d:32, @ (d:16, ERs, L), W), ERd	W	5	4	6		D		S									d:32	+	@(d:16+ERd<<1))16	→ ERd					—	—	—	—	—	
																				<<2						—	—	—	—	—	
	MOVA/LL @ (d:32, @ (d:32, Rs, B), W), ERd	W	6	4	7		D		S									d:32	+	@(d:32+Rd<<1))16	→ ERd					—	—	—	—	—	
																				<<2						—	—	—	—	—	
	MOVA/LL @ (d:32, @ (d:32, Rs, W), W), ERd	W	6	4	7		D		S									d:32	+	@(d:32+Rs<<1))16	→ ERd					—	—	—	—	—	
																				<<2						—	—	—	—	—	
	MOVA/LL @ (d:32, @ (d:32, ERs, L), W), ERd	W	6	4	7		D		S									d:32	+	@(d:32+ERd<<1))16	→ ERd					—	—	—	—	—	
																				<<2						—	—	—	—	—	
	MOVA/LL @ (d:32, @aa:16, W), ERd	W	5	3	6		D					S						d:32	+	@aa:16)16<<2	→ ERd					—	—	—	—	—	
													S							@aa:32)16<<2	→ ERd					—	—	—	—	—	

Rev.4.00 2008.09.02 2-242
RJJ09B0048-0400



ブロック転送命令 (1)

命令	ニーモニック	サイズ	命令長	繰り返し回数	実行ステータス	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}							
						#xx	Rn	@ERn	@C(ERn)	@C(RnL,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn+/@ERn	@aa:0/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
EEMOV	EEMOV.B	B	2	4+, 4+ 2n 2n								SD +5	if R4≠0 Repeat R4L - 1 Until R4=0 else next;		@ER5+ R4L - 1 → ER6+ → R4L											
	EEMOV.W	B	2	4+, 4+ 2n 2n								SD +5	if R4≠0 Repeat R4 - 1 Until R4=0 else next;		@ER5+ R4 - 1 → ER6+ → R4											
MOVMD	MOVMD.B	B	1	1+, 1+ 2n 2n								SD +5	Repeat R4 - 1 Until R4=0		@ER5+ R4 - 1 → ER6+ → R4											
	MOVMD.W	W	1	1+, 1+ 2n 2n								SD +5	Repeat R4 - 1 Until R4=0		@ER5+ R4 - 1 → ER6+ → R4											
	MOVMD.L	L	1	1+, 1+ 2n 2n								SD +5	Repeat R4 - 1 Until R4=0		@ER5+ R4 - 1 → ER6+ → R4											

算術演算命令 (1)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグ #xx	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}																						
					#xx	Rn	@ERn		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																					
																		+	→	@																						
ADD	ADD.B #xx:8,Rd	B	1	1	S	D											Rd8	+	#xx	→	Rd8																					
	ADD.B #xx:8,@ERd	B	2	3	S	D											@ERd	+	#xx	→	@ERd																					
	ADD.B #xx:8,@ERd+	B	3	4	S												@ERd	+	#xx	→	@ERd			ERd32+1→ERd32																		
	ADD.B #xx:8,@ERd-	B	3	4	S												@ERd	+	#xx	→	@ERd			ERd32-1→ERd32																		
	ADD.B #xx:8,@+ERd	B	3	5	S												ERd32+1→ERd32	@ERd	+	#xx	→	@ERd																				
	ADD.B #xx:8,@-ERd	B	3	5	S												ERd32-1→ERd32	@ERd	+	#xx	→	@ERd																				
	ADD.B #xx:8,@(d:2,ERd)	B	3	5	S													@(1/2/3+ERd)	+	#xx	→	@(1/2/3+ERd)																				
	ADD.B #xx:8,@(d:16,ERd)	B	4	5	S													@(d:16+ERd)	+	#xx	→	@(d:16+ERd)																				
	ADD.B #xx:8,@(d:32,ERd)	B	5	5	S													@(d:32+ERd)	+	#xx	→	@(d:32+ERd)																				
	ADD.B #xx:8,@(d:16,Rd.B)	B	4	5	S													@(d:16+RdL)	+	#xx	→	@(d:16+RdL)																				
	ADD.B #xx:8,@(d:16,Rd.W)	B	4	5	S													@(d:16+Rd)	+	#xx	→	@(d:16+Rd)																				
	ADD.B #xx:8,@(d:16,ERd.L)	B	4	5	S													@(d:16+ERd)	+	#xx	→	@(d:16+ERd)																				
	ADD.B #xx:8,@(d:32,Rd.B)	B	5	5	S													@(d:32+RdL)	+	#xx	→	@(d:32+RdL)																				
	ADD.B #xx:8,@(d:32,Rd.W)	B	5	5	S													@(d:32+Rd)	+	#xx	→	@(d:32+Rd)																				
	ADD.B #xx:8,@(d:32,ERd.L)	B	5	5	S													@(d:32+ERd)	+	#xx	→	@(d:32+ERd)																				
	ADD.B #xx:8,@aa:8	B	2	3	S													@aa:8	+	#xx	→	@aa:8																				
	ADD.B #xx:8,@aa:16	B	3	3	S													@aa:16	+	#xx	→	@aa:16																				
	ADD.B #xx:8,@aa:32	B	4	3	S													@aa:32	+	#xx	→	@aa:32																				
	ADD.B Rs,Rd	B	1	1	S	D												Rd8	+	Rs8	→	Rd8																				
	ADD.B Rs,@ERd	B	2	3	S	D												@ERd	+	Rs8	→	@ERd																				
	ADD.B Rs,@ERd+	B	2	4	S													@ERd	+	Rs8	→	@ERd			ERd32+1→ERd32																	
	ADD.B Rs,@ERd-	B	2	4	S													@ERd	+	Rs8	→	@ERd			ERd32-1→ERd32																	
	ADD.B Rs,@+ERd	B	2	5	S													ERd32+1→ERd32	@ERd	+	Rs8	→	@ERd																			
	ADD.B Rs,@-ERd	B	2	5	S													ERd32-1→ERd32	@ERd	+	Rs8	→	@ERd																			
	ADD.B Rs,@(d:2,ERd)	B	2	5	S	D												@(1/2/3+ERd)	+	Rs8	→	@(1/2/3+ERd)																				
	ADD.B Rs,@(d:16,ERd)	B	3	5	S	D												@(d:16+ERd)	+	Rs8	→	@(d:16+ERd)																				
	ADD.B Rs,@(d:32,ERd)	B	4	5	S	D												@(d:32+ERd)	+	Rs8	→	@(d:32+ERd)																				
	ADD.B Rs,@(d:16,Rd.B)	B	3	5	S	D												@(d:16+RdL)	+	Rs8	→	@(d:16+RdL)																				
ADD.B Rs,@(d:16,Rd.W)	B	3	5	S	D												@(d:16+Rd)	+	Rs8	→	@(d:16+Rd)																					

算術演算命令 (3)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグ #FX	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}									
					#XX	Rn	@ERn	@d(Rn, B/Rn, W/ERn, L)	@ERn@ERn+/@ERn-/@ERn	@aa:R @aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
														+	-	→													
ADD	ADD.B @ERs, @(d:2, ERd)	B 2	5 6			S	D							@(1/2/3+ERd)	+	@ERs	→	@(1/2/3+ERd)						—	↓	↓	↓	↓	↓
	ADD.B @ERs, @(d:16, ERd)	B 3	5 6			S	D							@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)						—	↓	↓	↓	↓	↓
	ADD.B @ERs, @(d:32, ERd)	B 4	5 7			S	D							@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)						—	↓	↓	↓	↓	↓
	ADD.B @ERs, @(d:16, Rd, B)	B 3	5 6			S	D							@(d:16+RdL)	+	@ERs	→	@(d:16+RdL)						—	↓	↓	↓	↓	↓
	ADD.B @ERs, @(d:16, Rd, W)	B 3	5 6			S	D							@(d:16+Rd)	+	@ERs	→	@(d:16+Rd)						—	↓	↓	↓	↓	↓
	ADD.B @ERs, @(d:16, ERd, L)	B 3	5 6			S	D							@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)						—	↓	↓	↓	↓	↓
	ADD.B @ERs, @(d:32, Rd, B)	B 4	5 7			S	D							@(d:32+RdL)	+	@ERs	→	@(d:32+RdL)						—	↓	↓	↓	↓	↓
	ADD.B @ERs, @(d:32, Rd, W)	B 4	5 7			S	D							@(d:32+Rd)	+	@ERs	→	@(d:32+Rd)						—	↓	↓	↓	↓	↓
	ADD.B @ERs, @(d:32, ERd, L)	B 4	5 7			S	D							@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)						—	↓	↓	↓	↓	↓
	ADD.B @ERs, @aa:16	B 3	5 6			S					D			@aa:16	+	@ERs	→	@aa:16						—	↓	↓	↓	↓	↓
	ADD.B @ERs, @aa:32	B 4	5 7			S					D			@aa:32	+	@ERs	→	@aa:32						—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @ERd	B 3	5 6			D					S			@ERd	+	@ERs	→	@ERd	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @ERd+	B 3	5 6								SD			@ERd	+	@ERs	→	@ERd	ERs32+1→ERs32	ERd32+1→ERd32				—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @ERd-	B 3	5 6								SD			@ERd	+	@ERs	→	@ERd	ERs32+1→ERs32	ERd32-1→ERd32				—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @+ERd	B 3	6 7								SD			ERd32+1→ERd32	@ERd	+	@ERs	→	@ERd	ERs32+1→ERs32				—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @-ERd	B 3	6 7								SD			ERd32-1→ERd32	@ERd	+	@ERs	→	@ERd	ERs32+1→ERs32				—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @(d:2, ERd)	B 3	6 7							D	S			@(1/2/3+ERd)	+	@ERs	→	@(1/2/3+ERd)	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @(d:16, ERd)	B 4	6 7							D	S			@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @(d:32, ERd)	B 5	6 8							D	S			@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @(d:16, Rd, B)	B 4	6 7							D	S			@(d:16+RdL)	+	@ERs	→	@(d:16+RdL)	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @(d:16, Rd, W)	B 4	6 7							D	S			@(d:16+Rd)	+	@ERs	→	@(d:16+Rd)	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @(d:16, ERd, L)	B 4	6 7							D	S			@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @(d:32, Rd, B)	B 5	6 8							D	S			@(d:32+RdL)	+	@ERs	→	@(d:32+RdL)	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @(d:32, Rd, W)	B 5	6 8							D	S			@(d:32+Rd)	+	@ERs	→	@(d:32+Rd)	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @(d:32, ERd, L)	B 5	6 8							D	S			@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @aa:16	B 4	5 7								S	D		@aa:16	+	@ERs	→	@aa:16	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs+, @aa:32	B 5	5 8								S	D		@aa:32	+	@ERs	→	@aa:32	ERs32+1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs-, @ERd	B 3	5 6							D	S			@ERd	+	@ERs	→	@ERd	ERs32-1→ERs32					—	↓	↓	↓	↓	↓
	ADD.B @ERs-, @ERd+	B 3	5 6								SD			@ERd	+	@ERs	→	@ERd	ERs32-1→ERs32	ERd32+1→ERd32				—	↓	↓	↓	↓	↓

2. 各命令の説明

算術演算命令 (4)

命令	ニーモニック	サイズ	命令長	実行 最小値	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}									
					16ビット命令フェッチ ステータス ^{b)}	#Pxx	Pn	@ERn	@d(ERn)	@d(RnL/B/Rn,W/ERnL)	@ERn/@ERn+/@ERn-/@ERn	@aa:9/@aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
																+	-	→											
ADD	ADD.B @ERs, @ERd-	B	3	5	6							SD				@ERd	+	@ERs	→	@ERd	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓	
	ADD.B @ERs, @+ERd	B	3	6	7							SD		ERd32+1→ERd32	@ERd	+	@ERs	→	@ERd	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @-ERd	B	3	6	7							SD		ERd32-1→ERd32	@ERd	+	@ERs	→	@ERd	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @(d:2,ERd)	B	3	6	7							D	S		@(1/2/3+ERd)	+	@ERs	→	@(1/2/3+ERd)	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @(d:16,ERd)	B	4	6	7							D	S		@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @(d:32,ERd)	B	5	6	8							D	S		@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @(d:16,Rd,B)	B	4	6	7							D	S		@(d:16+RdL)	+	@ERs	→	@(d:16+RdL)	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @(d:16,Rd,W)	B	4	6	7							D	S		@(d:16+Rd)	+	@ERs	→	@(d:16+Rd)	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @(d:16,ERdL)	B	4	6	7							D	S		@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @(d:32,Rd,B)	B	5	6	8							D	S		@(d:32+RdL)	+	@ERs	→	@(d:32+RdL)	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @(d:32,Rd,W)	B	5	6	8							D	S		@(d:32+Rd)	+	@ERs	→	@(d:32+Rd)	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @(d:32,ERdL)	B	5	6	8							D	S		@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @aa:16	B	4	5	7							S	D		@aa:16	+	@ERs	→	@aa:16	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @ERs, @aa:32	B	5	5	8							S	D		@aa:32	+	@ERs	→	@aa:32	ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADD.B @+ERs, @ERd	B	3	6	6							D	S		ERs32+1→ERs32	@ERd	+	@ERs	→	@ERd			—	↓	↓	↓	↓	↓	
	ADD.B @+ERs, @ERd+	B	3	6	6							SD			ERs32+1→ERs32	@ERd	+	@ERs	→	@ERd		ERd32-1→ERd32	—	↓	↓	↓	↓	↓	
	ADD.B @+ERs, @ERd-	B	3	6	6							SD			ERs32+1→ERs32	@ERd	+	@ERs	→	@ERd		ERd32-1→ERd32	—	↓	↓	↓	↓	↓	
	ADD.B @+ERs, @+ERd	B	3	7	7							SD			ERs32+1→ERs32	ERd32+1→ERd32	@ERd	+	@ERs	→	@ERd			—	↓	↓	↓	↓	↓
	ADD.B @+ERs, @-ERd	B	3	7	7							SD			ERs32+1→ERs32	ERd32-1→ERd32	@ERd	+	@ERs	→	@ERd			—	↓	↓	↓	↓	↓
	ADD.B @+ERs, @(d:2,ERd)	B	3	7	7							D	S		ERs32+1→ERs32	@(1/2/3+ERd)	+	@ERs	→	@(1/2/3+ERd)			—	↓	↓	↓	↓	↓	
	ADD.B @+ERs, @(d:16,ERd)	B	4	7	7							D	S		ERs32+1→ERs32	@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)			—	↓	↓	↓	↓	↓	
	ADD.B @+ERs, @(d:32,ERd)	B	5	7	8							D	S		ERs32+1→ERs32	@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)			—	↓	↓	↓	↓	↓	
	ADD.B @+ERs, @(d:16,Rd,B)	B	4	7	7							D	S		ERs32+1→ERs32	@(d:16+RdL)	+	@ERs	→	@(d:16+RdL)			—	↓	↓	↓	↓	↓	
	ADD.B @+ERs, @(d:16,Rd,W)	B	4	7	7							D	S		ERs32+1→ERs32	@(d:16+Rd)	+	@ERs	→	@(d:16+Rd)			—	↓	↓	↓	↓	↓	
ADD.B @+ERs, @(d:16,ERdL)	B	4	7	7							D	S		ERs32+1→ERs32	@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)			—	↓	↓	↓	↓	↓		
ADD.B @+ERs, @(d:32,Rd,B)	B	5	7	8							D	S		ERs32+1→ERs32	@(d:32+RdL)	+	@ERs	→	@(d:32+RdL)			—	↓	↓	↓	↓	↓		
ADD.B @+ERs, @(d:32,Rd,W)	B	5	7	8							D	S		ERs32+1→ERs32	@(d:32+Rd)	+	@ERs	→	@(d:32+Rd)			—	↓	↓	↓	↓	↓		
ADD.B @+ERs, @(d:32,ERdL)	B	5	7	8							D	S		ERs32+1→ERs32	@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)			—	↓	↓	↓	↓	↓		
ADD.B @+ERs, @aa:16	B	4	6	7							S	D		ERs32+1→ERs32	@aa:16	+	@ERs	→	@aa:16			—	↓	↓	↓	↓	↓		

算術演算命令 (5)

命令	ニーモニック	サイズ	命令長 8ビット	実行 16ビット命令フェッチ サイクル数	アドレッシングモード											オペレーション ^{a)}					コンディショニングコード ^{a)}																
					Rxx	Rn	@ERn	@d(Rn)	@d(Rn)/B/Rn/W/ERn/L	@ERn/ERn+/@ERn-/@ERn+/@ERn-	@aa:8/@aa:16/@aa:32					オペレーション1			オペレーション2		オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C						
												S	D	S	D	S	D	S	D	S	D	S	D	S	D	S	D	S	D	S	D	S	D	S	D	S	D
												オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C													
ADD	ADD.B @+ERs,@aa:32	B	5	6	8								S	D	ERs32-1→ERs32		@aa:32	+ @ERs	→ @aa:32					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@ERd	B	3	6	6								S	D	ERs32-1→ERs32		@ERd	+ @ERs	→ @ERd					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@ERd+	B	3	6	6								SD		ERs32-1→ERs32		@ERd	+ @ERs	→ @ERd			ERd32+1→ERd32		—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@ERd-	B	3	6	6								SD		ERs32-1→ERs32		@ERd	+ @ERs	→ @ERd			ERd32-1→ERd32		—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@+ERd	B	3	7	7								SD		ERs32-1→ERs32	ERd32+1→ERd32	@ERd	+ @ERs	→ @ERd					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@-ERd	B	3	7	7								SD		ERs32-1→ERs32	ERd32-1→ERd32	@ERd	+ @ERs	→ @ERd					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@(d.2,ERd)	B	3	7	7								D	S	ERs32-1→ERs32		@(1/2/3+ERd)	+ @ERs	→ @(1/2/3+ERd)					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@(d.16,ERd)	B	4	7	7								D	S	ERs32-1→ERs32		@(d.16+ERd)	+ @ERs	→ @(d.16+ERd)					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@(d.32,ERd)	B	5	7	8								D	S	ERs32-1→ERs32		@(d.32+ERd)	+ @ERs	→ @(d.32+ERd)					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@(d.16,Rd.B)	B	4	7	7								D	S	ERs32-1→ERs32		@(d.16+RdL)	+ @ERs	→ @(d.16+RdL)					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@(d.16,Rd.W)	B	4	7	7								D	S	ERs32-1→ERs32		@(d.16+Rd)	+ @ERs	→ @(d.16+Rd)					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@(d.16,ERdL)	B	4	7	7								D	S	ERs32-1→ERs32		@(d.16+ERd)	+ @ERs	→ @(d.16+ERd)					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@(d.32,Rd.B)	B	5	7	8								D	S	ERs32-1→ERs32		@(d.32+RdL)	+ @ERs	→ @(d.32+RdL)					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@(d.32,Rd.W)	B	5	7	8								D	S	ERs32-1→ERs32		@(d.32+Rd)	+ @ERs	→ @(d.32+Rd)					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@(d.32,ERdL)	B	5	7	8								D	S	ERs32-1→ERs32		@(d.32+ERd)	+ @ERs	→ @(d.32+ERd)					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@aa:16	B	4	6	7								S	D	ERs32-1→ERs32		@aa:16	+ @ERs	→ @aa:16					—	↓	↓	↓	↓	↓								
	ADD.B @-ERs,@aa:32	B	5	6	8								S	D	ERs32-1→ERs32		@aa:32	+ @ERs	→ @aa:32					—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@ERd	B	3	6	6								SD				@ERd	+ @(1/2/3+ERs)	→ @ERd					—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@ERd+	B	3	6	6								S	D			@ERd	+ @(1/2/3+ERs)	→ @ERd			ERd32+1→ERd32		—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@ERd-	B	3	6	6								S	D			@ERd	+ @(1/2/3+ERs)	→ @ERd			ERd32-1→ERd32		—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@+ERd	B	3	7	7								S	D		ERd32+1→ERd32	@ERd	+ @(1/2/3+ERs)	→ @ERd					—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@-ERd	B	3	7	7								S	D		ERd32-1→ERd32	@ERd	+ @(1/2/3+ERs)	→ @ERd					—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@(d.2,ERd)	B	3	7	7								SD				@(1/2/3+ERd)	+ @(1/2/3+ERs)	→ @(1/2/3+ERd)					—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@(d.16,ERd)	B	4	7	7								SD				@(d.16+ERd)	+ @(1/2/3+ERs)	→ @(d.16+ERd)					—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@(d.32,ERd)	B	5	7	8								SD				@(d.32+ERd)	+ @(1/2/3+ERs)	→ @(d.32+ERd)					—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@(d.16,Rd.B)	B	4	7	7								S	D			@(d.16+RdL)	+ @(1/2/3+ERs)	→ @(d.16+RdL)					—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@(d.16,Rd.W)	B	4	7	7								S	D			@(d.16+Rd)	+ @(1/2/3+ERs)	→ @(d.16+Rd)					—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@(d.16,ERdL)	B	4	7	7								S	D			@(d.16+ERd)	+ @(1/2/3+ERs)	→ @(d.16+ERd)					—	↓	↓	↓	↓	↓								
	ADD.B @(d.2,ERs),@(d.32,Rd.B)	B	5	7	8								S	D			@(d.32+RdL)	+ @(1/2/3+ERs)	→ @(d.32+RdL)					—	↓	↓	↓	↓	↓								

算術演算命令 (6)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}															
					16ビット命令フラグ	ステータス	#xx	Rn	Rn	ERn	@(ERn)	@(RnL/Rn.W/Rn.L)	@ERn/@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32	1	オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C										
ADD	ADD.B @(d:2,ERs),@(d:32,Rd.W)	B	5	7	8				S	D								@(d:32+Rd)	+	@(1/2/3+ERs)	→	@(d:32+Rd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:2,ERs),@(d:32,ERd.L)	B	5	7	8				S	D								@(d:32+ERd)	+	@(1/2/3+ERs)	→	@(d:32+ERd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:2,ERs),@aa:16	B	4	6	7				S			D						@aa:16	+	@(1/2/3+ERs)	→	@aa:16									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:2,ERs),@aa:32	B	5	6	8				S			D						@aa:32	+	@(1/2/3+ERs)	→	@aa:32									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@ERd	B	4	6	7				D	S								@ERd	+	@(d:16+ERs)	→	@ERd									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@ERd+	B	4	6	7				S		D							@ERd	+	@(d:16+ERs)	→	@ERd							ERd32+1→ERd32	—	⇩	⇨	⇩	⇨	⇩	
	ADD.B @(d:16,ERs),@ERd-	B	4	6	7				S		D							@ERd	+	@(d:16+ERs)	→	@ERd						ERd32-1→ERd32	—	⇩	⇨	⇩	⇨	⇩		
	ADD.B @(d:16,ERs),@+ERd	B	4	7	8				S		D					ERd32+1→ERd32		@ERd	+	@(d:16+ERs)	→	@ERd								—	⇩	⇨	⇩	⇨	⇩	
	ADD.B @(d:16,ERs),@-ERd	B	4	7	8				S		D				ERd32-1→ERd32		@ERd	+	@(d:16+ERs)	→	@ERd									—	⇩	⇨	⇩	⇨	⇩	
	ADD.B @(d:16,ERs),@(d:2,ERd)	B	4	7	8				SD									@(1/2/3+ERd)	+	@(d:16+ERs)	→	@(1/2/3+ERd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@(d:16,ERd)	B	5	7	8				SD									@(d:16+ERd)	+	@(d:16+ERs)	→	@(d:16+ERd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@(d:32,ERd)	B	6	7	9				SD									@(d:32+ERd)	+	@(d:16+ERs)	→	@(d:32+ERd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@(d:16,Rd.B)	B	5	7	8				S		D							@(d:16+RdL)	+	@(d:16+ERs)	→	@(d:16+RdL)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@(d:16,Rd.W)	B	5	7	8				S		D							@(d:16+Rd)	+	@(d:16+ERs)	→	@(d:16+Rd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@(d:16,ERd.L)	B	5	7	8				S		D							@(d:16+ERd)	+	@(d:16+ERs)	→	@(d:16+ERd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@(d:32,Rd.B)	B	6	7	9				S		D							@(d:32+RdL)	+	@(d:16+ERs)	→	@(d:32+RdL)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@(d:32,Rd.W)	B	6	7	9				S		D							@(d:32+Rd)	+	@(d:16+ERs)	→	@(d:32+Rd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@(d:32,ERd.L)	B	6	7	9				S		D							@(d:32+ERd)	+	@(d:16+ERs)	→	@(d:32+ERd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@aa:16	B	5	6	8				S			D						@aa:16	+	@(d:16+ERs)	→	@aa:16									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:16,ERs),@aa:32	B	6	6	9				S			D						@aa:32	+	@(d:16+ERs)	→	@aa:32									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:32,ERs),@ERd	B	5	6	8				D	S								@ERd	+	@(d:32+ERs)	→	@ERd									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:32,ERs),@ERd+	B	5	6	8				S		D							@ERd	+	@(d:32+ERs)	→	@ERd						ERd32+1→ERd32	—	⇩	⇨	⇩	⇨	⇩		
	ADD.B @(d:32,ERs),@ERd-	B	5	6	8				S		D							@ERd	+	@(d:32+ERs)	→	@ERd					ERd32-1→ERd32	—	⇩	⇨	⇩	⇨	⇩			
	ADD.B @(d:32,ERs),@+ERd	B	5	7	9				S		D				ERd32+1→ERd32		@ERd	+	@(d:32+ERs)	→	@ERd									—	⇩	⇨	⇩	⇨	⇩	
	ADD.B @(d:32,ERs),@-ERd	B	5	7	9				S		D				ERd32-1→ERd32		@ERd	+	@(d:32+ERs)	→	@ERd									—	⇩	⇨	⇩	⇨	⇩	
	ADD.B @(d:32,ERs),@(d:2,ERd)	B	5	7	9				SD									@(1/2/3+ERd)	+	@(d:32+ERs)	→	@(1/2/3+ERd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:32,ERs),@(d:16,ERd)	B	6	7	9				SD									@(d:16+ERd)	+	@(d:32+ERs)	→	@(d:16+ERd)									—	⇩	⇨	⇩	⇨	⇩
	ADD.B @(d:32,ERs),@(d:32,ERd)	B	7	7	10				SD									@(d:32+ERd)	+	@(d:32+ERs)	→	@(d:32+ERd)									—	⇩	⇨	⇩	⇨	⇩
ADD.B @(d:32,ERs),@(d:16,Rd.B)	B	6	7	9				S		D							@(d:16+RdL)	+	@(d:32+ERs)	→	@(d:16+RdL)									—	⇩	⇨	⇩	⇨	⇩	

算術演算命令 (8)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ仕様 [*]	アドレッシングモード											オペレーション ^{a)}	コンディションコード ^{a)}											
					#XX	Rn	Rn	@ERn	@(d,ERn)	@d,RnL,B/Rn,W/ERn,L	@ERn,@ERn+,@ERn+,@ERn	@aa:R @aa:16/@aa:32		オペレーション1	オペレーション2			オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
																		+	→	←								
ADD	ADD.B @(d:16,Rs,W),@(d:16,ERd)	B	5 7 8					D	S					@(d:16+ERd)	+	@(d:16+Rs)	→	@(d:16+ERd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,Rs,W),@(d:32,ERd)	B	6 7 9					D	S					@(d:32+ERd)	+	@(d:16+Rs)	→	@(d:32+ERd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,Rs,W),@(d:16,Rd,B)	B	5 7 8						SD					@(d:16+RdL)	+	@(d:16+Rs)	→	@(d:16+RdL)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,Rs,W),@(d:16,Rd,W)	B	5 7 8						SD					@(d:16+Rd)	+	@(d:16+Rs)	→	@(d:16+Rd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,Rs,W),@(d:16,ERd,L)	B	5 7 8						SD					@(d:16+ERd)	+	@(d:16+Rs)	→	@(d:16+ERd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,Rs,W),@(d:32,Rd,B)	B	6 7 9						SD					@(d:32+RdL)	+	@(d:16+Rs)	→	@(d:32+RdL)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,Rs,W),@(d:32,Rd,W)	B	6 7 9						SD					@(d:32+Rd)	+	@(d:16+Rs)	→	@(d:32+Rd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,Rs,W),@(d:32,ERd,L)	B	6 7 9						SD					@(d:32+ERd)	+	@(d:16+Rs)	→	@(d:32+ERd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,Rs,W),@aa:16	B	5 6 8						S	D				@aa:16	+	@(d:16+Rs)	→	@aa:16				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,Rs,W),@aa:32	B	6 6 9						S	D				@aa:32	+	@(d:16+Rs)	→	@aa:32				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@ERd	B	4 6 7						D	S				@ERd	+	@(d:16+ERs)	→	@ERd				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@ERd+	B	4 6 7						S	D				@ERd	+	@(d:16+ERs)	→	@ERd			ERd32+1→ERd32	—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@ERd-	B	4 6 7						S	D				@ERd	+	@(d:16+ERs)	→	@ERd			ERd32-1→ERd32	—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@+ERd	B	4 7 8						S	D			ERd32+1→ERd32	@ERd	+	@(d:16+ERs)	→	@ERd				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@-ERd	B	4 7 8						S	D			ERd32-1→ERd32	@ERd	+	@(d:16+ERs)	→	@ERd				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@(d:2,ERd)	B	4 7 8						D	S				@(1/2/3+ERd)	+	@(d:16+ERs)	→	@(1/2/3+ERd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@(d:16,ERd)	B	5 7 8						D	S				@(d:16+ERd)	+	@(d:16+ERs)	→	@(d:16+ERd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@(d:32,ERd)	B	6 7 9						D	S				@(d:32+ERd)	+	@(d:16+ERs)	→	@(d:32+ERd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@(d:16,Rd,B)	B	5 7 8						SD					@(d:16+RdL)	+	@(d:16+ERs)	→	@(d:16+RdL)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@(d:16,Rd,W)	B	5 7 8						SD					@(d:16+Rd)	+	@(d:16+ERs)	→	@(d:16+Rd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@(d:16,ERd,L)	B	5 7 8						SD					@(d:16+ERd)	+	@(d:16+ERs)	→	@(d:16+ERd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@(d:32,Rd,B)	B	6 7 9						SD					@(d:32+RdL)	+	@(d:16+ERs)	→	@(d:32+RdL)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@(d:32,Rd,W)	B	6 7 9						SD					@(d:32+Rd)	+	@(d:16+ERs)	→	@(d:32+Rd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@(d:32,ERd,L)	B	6 7 9						SD					@(d:32+ERd)	+	@(d:16+ERs)	→	@(d:32+ERd)				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@aa:16	B	5 6 8						S	D				@aa:16	+	@(d:16+ERs)	→	@aa:16				—	↕	↕	↕	↕	↕	
	ADD.B @(d:16,ERs,L),@aa:32	B	6 6 9						S	D				@aa:32	+	@(d:16+ERs)	→	@aa:32				—	↕	↕	↕	↕	↕	
	ADD.B @(d:32,Rs,B),@ERd	B	5 6 8						D	S				@ERd	+	@(d:32+RsL)	→	@ERd				—	↕	↕	↕	↕	↕	
	ADD.B @(d:32,Rs,B),@ERd+	B	5 6 8						S	D				@ERd	+	@(d:32+RsL)	→	@ERd			ERd32+1→ERd32	—	↕	↕	↕	↕	↕	
	ADD.B @(d:32,Rs,B),@ERd-	B	5 6 8						S	D				@ERd	+	@(d:32+RsL)	→	@ERd			ERd32-1→ERd32	—	↕	↕	↕	↕	↕	

算術演算命令 (11)

命令	ニーモニック	サイズ	命令長	実行 最小値	16ビット命令フラグ #xx	アドレッシングモード						オペレーション ^{a)}					コンディションコード ^{a)}												
						Rn	@Rn	@(Rn)	@(Rn,B/Rn,W/Rn,L)	@Rn+/@Rn-/@Rn+/@Rn-	@aa:R/@aa:16/@aa:32	オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C							
ADD	ADD.B @aa:16,@(d:32,ERd.L)	B	5	5	8						S			@(d:32+ERd)	+	@aa:16	→	@(d:32+ERd)					—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:16,@aa:16	B	4	4	7						SD			@aa:16	+	@aa:16	→	@aa:16					—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:16,@aa:32	B	5	4	8						SD			@aa:32	+	@aa:16	→	@aa:32					—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@ERd	B	4	4	7				D			S			@ERd	+	@aa:32	→	@ERd					—	↓	↓	↓	↓	↓
	ADD.B @aa:32,@ERd+	B	4	4	7							D S			@ERd	+	@aa:32	→	@ERd				ERd32+1→ERd32	—	↓	↓	↓	↓	↓
	ADD.B @aa:32,@ERd-	B	4	4	7							D S			@ERd	+	@aa:32	→	@ERd				ERd32-1→ERd32	—	↓	↓	↓	↓	↓
	ADD.B @aa:32,@+ERd	B	4	5	8							D S		ERd32+1→ERd32	@ERd	+	@aa:32	→	@ERd				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@-ERd	B	4	5	8							D S		ERd32-1→ERd32	@ERd	+	@aa:32	→	@ERd				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@(d:2,ERd)	B	4	5	8					D		S			@(1/2/3+ERd)	+	@aa:32	→	@(1/2/3+ERd)				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@(d:16,ERd)	B	5	5	8					D		S			@(d:16+ERd)	+	@aa:32	→	@(d:16+ERd)				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@(d:32,ERd)	B	6	5	9					D		S			@(d:32+ERd)	+	@aa:32	→	@(d:32+ERd)				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@(d:16,Rd.B)	B	5	5	8					D		S			@(d:16+RdL)	+	@aa:32	→	@(d:16+RdL)				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@(d:16,Rd.W)	B	5	5	8					D		S			@(d:16+Rd)	+	@aa:32	→	@(d:16+Rd)				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@(d:16,ERd.L)	B	5	5	8					D		S			@(d:16+ERd)	+	@aa:32	→	@(d:16+ERd)				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@(d:32,Rd.B)	B	6	5	9					D		S			@(d:32+RdL)	+	@aa:32	→	@(d:32+RdL)				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@(d:32,Rd.W)	B	6	5	9					D		S			@(d:32+Rd)	+	@aa:32	→	@(d:32+Rd)				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@(d:32,ERd.L)	B	6	5	9					D		S			@(d:32+ERd)	+	@aa:32	→	@(d:32+ERd)				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@aa:16	B	5	4	8							SD			@aa:16	+	@aa:32	→	@aa:16				—	↓	↓	↓	↓	↓	↓
	ADD.B @aa:32,@aa:32	B	6	4	9							SD			@aa:32	+	@aa:32	→	@aa:32				—	↓	↓	↓	↓	↓	↓
	ADD.W #xx:3,Rd	W	1	1	1	S	D								Rd16	+	#xx:3	→	Rd16				—	↓	↓	↓	↓	↓	↓
	ADD.W #xx:16,Rd	W	2	1	2	S	D								Rd16	+	#xx	→	Rd16				—	↓	↓	↓	↓	↓	↓
	ADD.W #xx:3,@ERd	W	2	3	4	S		D							@ERd	+	#xx:3	→	@ERd				—	↓	↓	↓	↓	↓	↓
	ADD.W #xx:3,@aa:16	W	3	3	5	S						D			@aa:16	+	#xx:3	→	@aa:16				—	↓	↓	↓	↓	↓	↓
	ADD.W #xx:3,@aa:32	W	4	3	6	S						D			@aa:32	+	#xx:3	→	@aa:32				—	↓	↓	↓	↓	↓	↓
	ADD.W #xx:16,@ERd	W	3	4	5	S		D							@ERd	+	#xx	→	@ERd				—	↓	↓	↓	↓	↓	↓
ADD.W #xx:16,@ERd+	W	3	4	5	S						D			@ERd	+	#xx	→	@ERd				ERd32+2→ERd32	—	↓	↓	↓	↓	↓	
ADD.W #xx:16,@ERd-	W	3	4	5	S						D			@ERd	+	#xx	→	@ERd				ERd32-2→ERd32	—	↓	↓	↓	↓	↓	
ADD.W #xx:16,@+ERd	W	3	5	5	S						D		ERd32+2→ERd32	@ERd	+	#xx	→	@ERd				—	↓	↓	↓	↓	↓		
ADD.W #xx:16,@-ERd	W	3	5	5	S						D		ERd32-2→ERd32	@ERd	+	#xx	→	@ERd				—	↓	↓	↓	↓	↓		

算術演算命令 (12)

命令	ニーモニック	サイズ 命令長	実行 最小値 16ビット命令フェッチ スタートアップ	アドレッシングモード									オペレーション ^{a)}					コンディションコード ^{a)}												
				#xx	Rn	@ERn	@RnL/RnL/W/ERnL	@ERn+/@ERn+/@ERn	@aa:R		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C							
													+	→	@															
ADD	ADD.W #xx:16,@(d:2,ERd)	W	3	5	5	S		D							@(2/4/6+ERd)	+	#xx	→	@(2/4/6+ERd)				—	↑	↓	↓	↑	↓	↓	
	ADD.W #xx:16,@(d:16,ERd)	W	4	5	6	S		D							@(d:16+ERd)	+	#xx	→	@(d:16+ERd)				—	↑	↓	↓	↑	↓	↓	
	ADD.W #xx:16,@(d:32,ERd)	W	5	5	7	S		D							@(d:32+ERd)	+	#xx	→	@(d:32+ERd)				—	↑	↓	↓	↑	↓	↓	
	ADD.W #xx:16,@(d:16,Rd.B)	W	4	5	6	S		D							@(d:16+RdL<<1)	+	#xx	→	@(d:16+RdL<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W #xx:16,@(d:16,Rd.W)	W	4	5	6	S		D							@(d:16+Rd<<1)	+	#xx	→	@(d:16+Rd<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W #xx:16,@(d:16,ERd.L)	W	4	5	6	S		D							@(d:16+ERd<<1)	+	#xx	→	@(d:16+ERd<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W #xx:16,@(d:32,Rd.B)	W	5	5	7	S		D							@(d:32+RdL<<1)	+	#xx	→	@(d:32+RdL<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W #xx:16,@(d:32,Rd.W)	W	5	5	7	S		D							@(d:32+Rd<<1)	+	#xx	→	@(d:32+Rd<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W #xx:16,@(d:32,ERd.L)	W	5	5	7	S		D							@(d:32+ERd<<1)	+	#xx	→	@(d:32+ERd<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W #xx:16,@aa:16	W	4	4	6	S								D	@aa:16	+	#xx	→	@aa:16				—	↑	↓	↓	↑	↓	↓	
	ADD.W #xx:16,@aa:32	W	5	4	7	S								D	@aa:32	+	#xx	→	@aa:32				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,Rd	W	1	1	1	1	SD								Rd16	+	Rs16	→	Rd16				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@ERd	W	2	3	4		S	D							@ERd	+	Rs16	→	@ERd				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@ERd+	W	2	4	4		S							D	@ERd	+	Rs16	→	@ERd				ERd32+2→ERd32	—	↑	↓	↓	↑	↓	↓
	ADD.W Rs,@ERd-	W	2	4	4		S							D	@ERd	+	Rs16	→	@ERd				ERd32-2→ERd32	—	↑	↓	↓	↑	↓	↓
	ADD.W Rs,@+ERd	W	2	5	5		S							D	ERd32+2→ERd32	@ERd	+	Rs16	→	@ERd				—	↑	↓	↓	↑	↓	↓
	ADD.W Rs,@-ERd	W	2	5	5		S							D	ERd32-2→ERd32	@ERd	+	Rs16	→	@ERd				—	↑	↓	↓	↑	↓	↓
	ADD.W Rs,@(d:2,ERd)	W	2	5	5		S	D							@(2/4/6+ERd)	+	Rs16	→	@(2/4/6+ERd)				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@(d:16,ERd)	W	3	5	5		S	D							@(d:16+ERd)	+	Rs16	→	@(d:16+ERd)				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@(d:32,ERd)	W	4	5	6		S	D							@(d:32+ERd)	+	Rs16	→	@(d:32+ERd)				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@(d:16,Rd.B)	W	3	5	5		S							D	@(d:16+RdL<<1)	+	Rs16	→	@(d:16+RdL<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@(d:16,Rd.W)	W	3	5	5		S							D	@(d:16+Rd<<1)	+	Rs16	→	@(d:16+Rd<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@(d:16,ERd.L)	W	3	5	5		S							D	@(d:16+ERd<<1)	+	Rs16	→	@(d:16+ERd<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@(d:32,Rd.B)	W	4	5	6		S							D	@(d:32+RdL<<1)	+	Rs16	→	@(d:32+RdL<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@(d:32,Rd.W)	W	4	5	6		S							D	@(d:32+Rd<<1)	+	Rs16	→	@(d:32+Rd<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@(d:32,ERd.L)	W	4	5	6		S							D	@(d:32+ERd<<1)	+	Rs16	→	@(d:32+ERd<<1)				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@aa:16	W	3	3	5		S							D	@aa:16	+	Rs16	→	@aa:16				—	↑	↓	↓	↑	↓	↓	
	ADD.W Rs,@aa:32	W	4	3	6		S							D	@aa:32	+	Rs16	→	@aa:32				—	↑	↓	↓	↑	↓	↓	
	ADD.W @ERs,Rd	W	2	3	3		D	S							Rd16	+	@ERs	→	Rd16				—	↑	↓	↓	↑	↓	↓	

算術演算命令 (13)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ #FX	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}																						
					Rn	@ERn	@RnL	@RnL/ERnL	@ERn/ERnL	@RnL/ERnL/ERnL	@aa:16/ERnL		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C															
															+	-	→																							
ADD	ADD.W @ERs+,Rd	W	2	3	3	D										Rd16	+	@ERs	→	Rd16	ERs32+2→ERs32																			
	ADD.W @ERs-,Rd	W	2	3	3	D										Rd16	+	@ERs	→	Rd16	ERs32-2→ERs32																			
	ADD.W @+ERs,Rd	W	2	4	4	D								ERs32+2→ERs32		Rd16	+	@ERs	→	Rd16																				
	ADD.W @-ERs,Rd	W	2	4	4	D								ERs32-2→ERs32		Rd16	+	@ERs	→	Rd16																				
	ADD.W @(d:2,ERs),Rd	W	2	4	4	D			S							Rd16	+	@(2/4/6+ERs)	→	Rd16																				
	ADD.W @(d:16,ERs),Rd	W	3	4	4	D			S							Rd16	+	@(d:16+ERs)	→	Rd16																				
	ADD.W @(d:32,ERs),Rd	W	4	4	5	D		S								Rd16	+	@(d:32+ERs)	→	Rd16																				
	ADD.W @(d:16,Rs,B),Rd	W	3	4	4	D			S							Rd16	+	@(d:16+RsL<<1	→	Rd16																				
	ADD.W @(d:16,Rs,W),Rd	W	3	4	4	D			S							Rd16	+	@(d:16+Rs<<1	→	Rd16																				
	ADD.W @(d:16,ERs,L),Rd	W	3	4	4	D			S							Rd16	+	@(d:16+ERs<<1	→	Rd16																				
	ADD.W @(d:32,Rs,B),Rd	W	4	4	5	D			S							Rd16	+	@(d:32+RsL<<1	→	Rd16																				
	ADD.W @(d:32,Rs,W),Rd	W	4	4	5	D			S							Rd16	+	@(d:32+Rs<<1	→	Rd16																				
	ADD.W @(d:32,ERs,L),Rd	W	4	4	5	D			S							Rd16	+	@(d:32+ERs<<1	→	Rd16																				
	ADD.W @aa:16,Rd	W	3	3	4	D				S						Rd16	+	@aa:16	→	Rd16																				
	ADD.W @aa:32,Rd	W	4	3	5	D					S					Rd16	+	@aa:32	→	Rd16																				
	ADD.W @ERs,@ERd	W	2	4	5		SD									@ERd	+	@ERs	→	@ERd																				
	ADD.W @ERs,@ERd+	W	2	4	5			S		D						@ERd	+	@ERs	→	@ERd			ERd32+2→ERd32																	
	ADD.W @ERs,@ERd-	W	2	4	5			S		D						@ERd	+	@ERs	→	@ERd			ERd32-2→ERd32																	
	ADD.W @ERs,@+ERd	W	2	5	6			S		D					ERd32+2→ERd32	@ERd	+	@ERs	→	@ERd																				
	ADD.W @ERs,@-ERd	W	2	5	6			S		D					ERd32-2→ERd32	@ERd	+	@ERs	→	@ERd																				
	ADD.W @ERs,@(d:2,ERd)	W	2	5	6			S	D							@(2/4/6+ERd)	+	@ERs	→	@(2/4/6+ERd)																				
ADD.W @ERs,@(d:16,ERd)	W	3	5	6			S	D							@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)																					
ADD.W @ERs,@(d:32,ERd)	W	4	5	7			S	D							@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)																					
ADD.W @ERs,@(d:16,Rd,B)	W	3	5	6			S	D							@(d:16+RdL<<1	+	@ERs	→	@(d:16+RdL<<1)																					
ADD.W @ERs,@(d:16,Rd,W)	W	3	5	6			S	D							@(d:16+Rd<<1	+	@ERs	→	@(d:16+Rd<<1)																					
ADD.W @ERs,@(d:16,ERd,L)	W	3	5	6			S	D							@(d:16+ERd<<1	+	@ERs	→	@(d:16+ERd<<1)																					
ADD.W @ERs,@(d:32,Rd,B)	W	4	5	7			S	D							@(d:32+RdL<<1	+	@ERs	→	@(d:32+RdL<<1)																					
ADD.W @ERs,@(d:32,Rd,W)	W	4	5	7			S	D							@(d:32+Rd<<1	+	@ERs	→	@(d:32+Rd<<1)																					
ADD.W @ERs,@(d:32,ERd,L)	W	4	5	7			S	D							@(d:32+ERd<<1	+	@ERs	→	@(d:32+ERd<<1)																					

算術演算命令 (15)

命令	ニーモニック	サイズ	命令長 実行 16ビット命令フェッチ ステージ	アドレッシングモード											オペレーション ^{a)}					コンディショコード ^{b)}									
				#xx	Rn	@ERn	@RnL	@RnL/RnL/W/RnL	@ERn/ERn+/@ERn-/@ERn	@aa:R	#	オペレーション1		オペレーション2		オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
												ERd	ERs	ERd	ERs	ERd	ERs	ERd	ERs	ERd	ERs	ERd	ERs	ERd	ERs	ERd	ERs	ERd	ERs
ADD	ADD.W @ERs-, @(d:32,Rd,B)	W	5 6 8				D	S							@(d:32+RdL<<1) + @ERs → @(d:32+RdL<<1)	ERs32-2→ERs32			—	↓	↓	↓	↓	↓					
	ADD.W @ERs-, @(d:32,Rd,W)	W	5 6 8				D	S							@(d:32+Rd<<1) + @ERs → @(d:32+Rd<<1)	ERs32-2→ERs32			—	↓	↓	↓	↓	↓					
	ADD.W @ERs-, @(d:32,ERd,L)	W	5 6 8				D	S							@(d:32+ERd<<1) + @ERs → @(d:32+ERd<<1)	ERs32-2→ERs32			—	↓	↓	↓	↓	↓					
	ADD.W @ERs-, @aa:16	W	4 5 7					S	D						@aa:16 + @ERs → @aa:16	ERs32-2→ERs32			—	↓	↓	↓	↓	↓					
	ADD.W @ERs-, @aa:32	W	5 5 8					S	D						@aa:32 + @ERs → @aa:32	ERs32-2→ERs32			—	↓	↓	↓	↓	↓					
	ADD.W @+ERs, @ERd	W	3 6 6			D		S			ERs32+2→ERs32			@ERd + @ERs → @ERd				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @ERd+	W	3 6 6					SD			ERs32+2→ERs32			@ERd + @ERs → @ERd		ERd32+2→ERd32			—	↓	↓	↓	↓						
	ADD.W @+ERs, @ERd-	W	3 6 6					SD			ERs32+2→ERs32			@ERd + @ERs → @ERd		ERd32-2→ERd32			—	↓	↓	↓	↓						
	ADD.W @+ERs, @+ERd	W	3 7 7					SD			ERs32+2→ERs32	ERd32+2→ERd32		@ERd + @ERs → @ERd				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @-ERd	W	3 7 7					SD			ERs32+2→ERs32	ERd32-2→ERd32		@ERd + @ERs → @ERd				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @(d:2,ERd)	W	3 7 7			D		S			ERs32+2→ERs32			@(2/4/6+ERd) + @ERs → @(2/4/6+ERd)				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @(d:16,ERd)	W	4 7 7			D		S			ERs32+2→ERs32			@(d:16+ERd) + @ERs → @(d:16+ERd)				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @(d:32,ERd)	W	5 7 8			D		S			ERs32+2→ERs32			@(d:32+ERd) + @ERs → @(d:32+ERd)				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @(d:16,Rd,B)	W	4 7 7				D	S			ERs32+2→ERs32			@(d:16+RdL<<1) + @ERs → @(d:16+RdL<<1)				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @(d:16,Rd,W)	W	4 7 7				D	S			ERs32+2→ERs32			@(d:16+Rd<<1) + @ERs → @(d:16+Rd<<1)				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @(d:16,ERd,L)	W	4 7 7				D	S			ERs32+2→ERs32			@(d:16+ERdL<<1) + @ERs → @(d:16+ERdL<<1)				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @(d:32,Rd,B)	W	5 7 8				D	S			ERs32+2→ERs32			@(d:32+RdL<<1) + @ERs → @(d:32+RdL<<1)				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @(d:32,Rd,W)	W	5 7 8				D	S			ERs32+2→ERs32			@(d:32+Rd<<1) + @ERs → @(d:32+Rd<<1)				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @(d:32,ERd,L)	W	5 7 8				D	S			ERs32+2→ERs32			@(d:32+ERdL<<1) + @ERs → @(d:32+ERdL<<1)				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @aa:16	W	4 6 7					S	D		ERs32+2→ERs32			@aa:16 + @ERs → @aa:16				—	↓	↓	↓	↓	↓						
	ADD.W @+ERs, @aa:32	W	5 6 8					S	D		ERs32+2→ERs32			@aa:32 + @ERs → @aa:32				—	↓	↓	↓	↓	↓						
	ADD.W @-ERs, @ERd	W	3 6 6			D		S			ERs32-2→ERs32			@ERd + @ERs → @ERd				—	↓	↓	↓	↓	↓						
	ADD.W @-ERs, @ERd+	W	3 6 6					SD			ERs32-2→ERs32			@ERd + @ERs → @ERd		ERd32+2→ERd32			—	↓	↓	↓	↓						
	ADD.W @-ERs, @ERd-	W	3 6 6					SD			ERs32-2→ERs32			@ERd + @ERs → @ERd		ERd32-2→ERd32			—	↓	↓	↓	↓						
	ADD.W @-ERs, @+ERd	W	3 7 7					SD			ERs32-2→ERs32	ERd32+2→ERd32		@ERd + @ERs → @ERd				—	↓	↓	↓	↓	↓						
	ADD.W @-ERs, @-ERd	W	3 7 7					SD			ERs32-2→ERs32	ERd32-2→ERd32		@ERd + @ERs → @ERd				—	↓	↓	↓	↓	↓						
	ADD.W @-ERs, @(d:2,ERd)	W	3 7 7			D		S			ERs32-2→ERs32			@(2/4/6+ERd) + @ERs → @(2/4/6+ERd)				—	↓	↓	↓	↓	↓						
	ADD.W @-ERs, @(d:16,ERd)	W	4 7 7			D		S			ERs32-2→ERs32			@(d:16+ERd) + @ERs → @(d:16+ERd)				—	↓	↓	↓	↓	↓						
	ADD.W @-ERs, @(d:32,ERd)	W	5 7 8			D		S			ERs32-2→ERs32			@(d:32+ERd) + @ERs → @(d:32+ERd)				—	↓	↓	↓	↓	↓						

算術演算命令 (16)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステータス	アドレッシングモード						オペレーション ^{a)}					コンディションコード ^{a)}										
					#xx	Rn	@ERn	@d(RnL,Rn,W)ERnL	@ERn@ERn+@ERn+@ERn	@aa:R		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
														+	-	→										
ADD	ADD.W @-ERs,@(d:16,Rd,B)	W	4	7	7			D	S			ERS32-2→ERS32		@(d:16+RdL<<1)	+	@ERs	→	@(d:16+RdL<<1)			—	↓	↓	↓	↓	↓
	ADD.W @-ERs,@(d:16,Rd,W)	W	4	7	7			D	S			ERS32-2→ERS32		@(d:16+Rd<<1)	+	@ERs	→	@(d:16+Rd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @-ERs,@(d:16,ERd,L)	W	4	7	7			D	S			ERS32-2→ERS32		@(d:16+ERd<<1)	+	@ERs	→	@(d:16+ERd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @-ERs,@(d:32,Rd,B)	W	5	7	8			D	S			ERS32-2→ERS32		@(d:32+RdL<<1)	+	@ERs	→	@(d:32+RdL<<1)			—	↓	↓	↓	↓	↓
	ADD.W @-ERs,@(d:32,Rd,W)	W	5	7	8			D	S			ERS32-2→ERS32		@(d:32+Rd<<1)	+	@ERs	→	@(d:32+Rd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @-ERs,@(d:32,ERd,L)	W	5	7	8			D	S			ERS32-2→ERS32		@(d:32+ERd<<1)	+	@ERs	→	@(d:32+ERd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @-ERs,@aa:16	W	4	6	7			S	D			ERS32-2→ERS32		@aa:16	+	@ERs	→	@aa:16			—	↓	↓	↓	↓	↓
	ADD.W @-ERs,@aa:32	W	5	6	8			S	D			ERS32-2→ERS32		@aa:32	+	@ERs	→	@aa:32			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@ERd	W	3	6	6			D	S					@ERd	+	@(2/4/6+ERs)	→	@ERd			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@ERd+	W	3	6	6			S	D					@ERd	+	@(2/4/6+ERs)	→	@ERd		ERd32+2→ERd32	—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@ERd-	W	3	6	6			S	D					@ERd	+	@(2/4/6+ERs)	→	@ERd		ERd32-2→ERd32	—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@+ERd	W	3	7	7			S	D			ERd32+2→ERd32		@ERd	+	@(2/4/6+ERs)	→	@ERd			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@-ERd	W	3	7	7			S	D			ERd32-2→ERd32		@ERd	+	@(2/4/6+ERs)	→	@ERd			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@(d:2,ERd)	W	3	7	7			S	D					@(2/4/6+ERd)	+	@(2/4/6+ERs)	→	@(2/4/6+ERd)			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@(d:16,ERd)	W	4	7	7			S	D					@(d:16+ERd)	+	@(2/4/6+ERs)	→	@(d:16+ERd)			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@(d:32,ERd)	W	5	7	8			S	D					@(d:32+ERd)	+	@(2/4/6+ERs)	→	@(d:32+ERd)			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@(d:16,Rd,B)	W	4	7	7			S	D					@(d:16+RdL<<1)	+	@(2/4/6+ERs)	→	@(d:16+RdL<<1)			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@(d:16,Rd,W)	W	4	7	7			S	D					@(d:16+Rd<<1)	+	@(2/4/6+ERs)	→	@(d:16+Rd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@(d:16,ERd,L)	W	4	7	7			S	D					@(d:16+ERd<<1)	+	@(2/4/6+ERs)	→	@(d:16+ERd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@(d:32,Rd,B)	W	5	7	8			S	D					@(d:32+RdL<<1)	+	@(2/4/6+ERs)	→	@(d:32+RdL<<1)			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@(d:32,Rd,W)	W	5	7	8			S	D					@(d:32+Rd<<1)	+	@(2/4/6+ERs)	→	@(d:32+Rd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@(d:32,ERd,L)	W	5	7	8			S	D					@(d:32+ERd<<1)	+	@(2/4/6+ERs)	→	@(d:32+ERd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@aa:16	W	4	6	7			S		D				@aa:16	+	@(2/4/6+ERs)	→	@aa:16			—	↓	↓	↓	↓	↓
	ADD.W @(d:2,ERs),@aa:32	W	5	6	8			S		D				@aa:32	+	@(2/4/6+ERs)	→	@aa:32			—	↓	↓	↓	↓	↓
	ADD.W @(d:16,ERs),@ERd	W	4	6	7			D	S					@ERd	+	@(d:16+ERs)	→	@ERd			—	↓	↓	↓	↓	↓
	ADD.W @(d:16,ERs),@ERd+	W	4	6	7			S	D					@ERd	+	@(d:16+ERs)	→	@ERd		ERd32+2→ERd32	—	↓	↓	↓	↓	↓
	ADD.W @(d:16,ERs),@ERd-	W	4	6	7			S	D					@ERd	+	@(d:16+ERs)	→	@ERd		ERd32-2→ERd32	—	↓	↓	↓	↓	↓
	ADD.W @(d:16,ERs),@+ERd	W	4	7	8			S	D			ERd32+2→ERd32		@ERd	+	@(d:16+ERs)	→	@ERd			—	↓	↓	↓	↓	↓
	ADD.W @(d:16,ERs),@-ERd	W	4	7	8			S	D			ERd32-2→ERd32		@ERd	+	@(d:16+ERs)	→	@ERd			—	↓	↓	↓	↓	↓

算術演算命令 (17)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}																
				16ビット命令フェッチ #Pxx	#Rn	#ERn (d,ERn)	@Rn (d,Rn,ERn,W,ERn,L)	#Rn (d,Rn,ERn,W,ERn,L)																												
																								オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
ADD	ADD.W @(d:16,ERs),@(d:2,ERd)	W	4	7	8			SD												@(2/4/6+ERd)	+	@(d:16+ERs)	→	@(2/4/6+ERd)					—	↓	↓	↓	↓	↓		
	ADD.W @(d:16,ERs),@(d:16,ERd)	W	5	7	8			SD												@(d:16+ERd)	+	@(d:16+ERs)	→	@(d:16+ERd)					—	↓	↓	↓	↓	↓		
	ADD.W @(d:16,ERs),@(d:32,ERd)	W	6	7	9			SD												@(d:32+ERd)	+	@(d:16+ERs)	→	@(d:32+ERd)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:16,ERs),@(d:16,Rd,B)	W	5	7	8			S	D											@(d:16+Rd<<1)	+	@(d:16+ERs)	→	@(d:16+Rd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:16,ERs),@(d:16,Rd,W)	W	5	7	8			S	D											@(d:16+Rd<<1)	+	@(d:16+ERs)	→	@(d:16+Rd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:16,ERs),@(d:16,ERd,L)	W	5	7	8			S	D											@(d:16+ERd<<1)	+	@(d:16+ERs)	→	@(d:16+ERd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:16,ERs),@(d:32,Rd,B)	W	6	7	9			S	D											@(d:32+Rd<<1)	+	@(d:16+ERs)	→	@(d:32+Rd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:16,ERs),@(d:32,Rd,W)	W	6	7	9			S	D											@(d:32+Rd<<1)	+	@(d:16+ERs)	→	@(d:32+Rd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:16,ERs),@(d:32,ERd,L)	W	6	7	9			S	D											@(d:32+ERd<<1)	+	@(d:16+ERs)	→	@(d:32+ERd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:16,ERs),@aa:16	W	5	6	8			S			D									@aa:16	+	@(d:16+ERs)	→	@aa:16					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:16,ERs),@aa:32	W	6	6	9			S			D									@aa:32	+	@(d:16+ERs)	→	@aa:32					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@ERd	W	5	6	8				D	S										@ERd	+	@(d:32+ERs)	→	@ERd					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@ERd+	W	5	6	8				S	D										@ERd	+	@(d:32+ERs)	→	@ERd	ERd32+2→ERd32					—	↓	↓	↓	↓	↓	↓
	ADD.W @(d:32,ERs),@ERd-	W	5	6	8				S	D										@ERd	+	@(d:32+ERs)	→	@ERd	ERd32-2→ERd32					—	↓	↓	↓	↓	↓	↓
	ADD.W @(d:32,ERs),@+ERd	W	5	7	9				S	D							ERd32+2→ERd32			@ERd	+	@(d:32+ERs)	→	@ERd					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@-ERd	W	5	7	9				S	D						ERd32-2→ERd32			@ERd	+	@(d:32+ERs)	→	@ERd					—	↓	↓	↓	↓	↓	↓		
	ADD.W @(d:32,ERs),@(d:2,ERd)	W	5	7	9				SD											@(2/4/6+ERd)	+	@(d:32+ERs)	→	@(2/4/6+ERd)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@(d:16,ERd)	W	6	7	9				SD											@(d:16+ERd)	+	@(d:32+ERs)	→	@(d:16+ERd)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@(d:32,ERd)	W	7	7	10				SD											@(d:32+ERd)	+	@(d:32+ERs)	→	@(d:32+ERd)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@(d:16,Rd,B)	W	6	7	9				S	D										@(d:16+Rd<<1)	+	@(d:32+ERs)	→	@(d:16+Rd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@(d:16,Rd,W)	W	6	7	9				S	D										@(d:16+Rd<<1)	+	@(d:32+ERs)	→	@(d:16+Rd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@(d:16,ERd,L)	W	6	7	9				S	D										@(d:16+ERd<<1)	+	@(d:32+ERs)	→	@(d:16+ERd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@(d:32,Rd,B)	W	7	7	10				S	D										@(d:32+Rd<<1)	+	@(d:32+ERs)	→	@(d:32+Rd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@(d:32,Rd,W)	W	7	7	10				S	D										@(d:32+Rd<<1)	+	@(d:32+ERs)	→	@(d:32+Rd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@(d:32,ERd,L)	W	7	7	10				S	D										@(d:32+ERd<<1)	+	@(d:32+ERs)	→	@(d:32+ERd<<1)					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@aa:16	W	6	6	9				S			D								@aa:16	+	@(d:32+ERs)	→	@aa:16					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:32,ERs),@aa:32	W	7	6	10				S			D								@aa:32	+	@(d:32+ERs)	→	@aa:32					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:16,Rs,B),@ERd	W	4	6	7				D	S										@ERd	+	@(d:16+Rs<<1)	→	@ERd					—	↓	↓	↓	↓	↓	↓	
	ADD.W @(d:16,Rs,B),@ERd+	W	4	6	7				S	D										@ERd	+	@(d:16+Rs<<1)	→	@ERd	ERd32+2→ERd32					—	↓	↓	↓	↓	↓	↓

2. 各命令の説明

算術演算命令 (18)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ ステータス	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}										
					#Px	Rn	@ERn	@d(ERn)	@d(RnL/Rn,W/ERnL)	@ERn/@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C						
															+	-	<<														
ADD	ADD.W @(d:16,Rs.B),@ERd-	W	4	6	7				S	D						@ERd	+	@(d:16+RsL<<1)	→	@ERd			ERd32-2→ERd32	—	↓	↓	↓	↓	↓		
	ADD.W @(d:16,Rs.B),@+ERd	W	4	7	8				S	D					ERd32+2→ERd32	@ERd	+	@(d:16+RsL<<1)	→	@ERd											
	ADD.W @(d:16,Rs.B),@-ERd	W	4	7	8				S	D					ERd32-2→ERd32	@ERd	+	@(d:16+RsL<<1)	→	@ERd											
	ADD.W @(d:16,Rs.B),@(d:2,ERd)	W	4	7	8				D	S						@(2/4/6+ERd)	+	@(d:16+RsL<<1)	→	@(2/4/6+ERd)											
	ADD.W @(d:16,Rs.B),@(d:16,ERd)	W	5	7	8				D	S						@(d:16+ERd)	+	@(d:16+RsL<<1)	→	@(d:16+ERd)											
	ADD.W @(d:16,Rs.B),@(d:32,ERd)	W	6	7	9				D	S						@(d:32+ERd)	+	@(d:16+RsL<<1)	→	@(d:32+ERd)											
	ADD.W @(d:16,Rs.B),@(d:16,Rd.B)	W	5	7	8					SD						@(d:16+RdL<<1)	+	@(d:16+RsL<<1)	→	@(d:16+RdL<<1)											
	ADD.W @(d:16,Rs.B),@(d:16,Rd.W)	W	5	7	8					SD						@(d:16+Rd<<1)	+	@(d:16+RsL<<1)	→	@(d:16+Rd<<1)											
	ADD.W @(d:16,Rs.B),@(d:16,ERd.L)	W	5	7	8					SD						@(d:16+ERd<<1)	+	@(d:16+RsL<<1)	→	@(d:16+ERd<<1)											
	ADD.W @(d:16,Rs.B),@(d:32,Rd.B)	W	6	7	9					SD						@(d:32+RdL<<1)	+	@(d:16+RsL<<1)	→	@(d:32+RdL<<1)											
	ADD.W @(d:16,Rs.B),@(d:32,Rd.W)	W	6	7	9					SD						@(d:32+Rd<<1)	+	@(d:16+RsL<<1)	→	@(d:32+Rd<<1)											
	ADD.W @(d:16,Rs.B),@(d:32,ERd.L)	W	6	7	9					SD						@(d:32+ERd<<1)	+	@(d:16+RsL<<1)	→	@(d:32+ERd<<1)											
	ADD.W @(d:16,Rs.B),@aa:16	W	5	6	8					S	D					@aa:16	+	@(d:16+RsL<<1)	→	@aa:16											
	ADD.W @(d:16,Rs.B),@aa:32	W	6	6	9					S	D					@aa:32	+	@(d:16+RsL<<1)	→	@aa:32											
	ADD.W @(d:16,Rs.W),@ERd	W	4	6	7					D	S					@ERd	+	@(d:16+Rs<<1)	→	@ERd											
	ADD.W @(d:16,Rs.W),@ERd+	W	4	6	7					S	D					@ERd	+	@(d:16+Rs<<1)	→	@ERd				ERd32+2→ERd32	—	↓	↓	↓	↓	↓	
	ADD.W @(d:16,Rs.W),@ERd-	W	4	6	7					S	D					@ERd	+	@(d:16+Rs<<1)	→	@ERd				ERd32-2→ERd32	—	↓	↓	↓	↓	↓	
	ADD.W @(d:16,Rs.W),@+ERd	W	4	7	8					S	D				ERd32+2→ERd32	@ERd	+	@(d:16+Rs<<1)	→	@ERd											
	ADD.W @(d:16,Rs.W),@-ERd	W	4	7	8					S	D				ERd32-2→ERd32	@ERd	+	@(d:16+Rs<<1)	→	@ERd											
	ADD.W @(d:16,Rs.W),@(d:2,ERd)	W	4	7	8					D	S					@(2/4/6+ERd)	+	@(d:16+Rs<<1)	→	@(2/4/6+ERd)											
	ADD.W @(d:16,Rs.W),@(d:16,ERd)	W	5	7	8					D	S					@(d:16+ERd)	+	@(d:16+Rs<<1)	→	@(d:16+ERd)											
	ADD.W @(d:16,Rs.W),@(d:32,ERd)	W	6	7	9					D	S					@(d:32+ERd)	+	@(d:16+Rs<<1)	→	@(d:32+ERd)											
	ADD.W @(d:16,Rs.W),@(d:16,Rd.B)	W	5	7	8						SD					@(d:16+RdL<<1)	+	@(d:16+Rs<<1)	→	@(d:16+RdL<<1)											
	ADD.W @(d:16,Rs.W),@(d:16,Rd.W)	W	5	7	8						SD					@(d:16+Rd<<1)	+	@(d:16+Rs<<1)	→	@(d:16+Rd<<1)											
	ADD.W @(d:16,Rs.W),@(d:16,ERd.L)	W	5	7	8						SD					@(d:16+ERd<<1)	+	@(d:16+Rs<<1)	→	@(d:16+ERd<<1)											
	ADD.W @(d:16,Rs.W),@(d:32,Rd.B)	W	6	7	9						SD					@(d:32+RdL<<1)	+	@(d:16+Rs<<1)	→	@(d:32+RdL<<1)											
	ADD.W @(d:16,Rs.W),@(d:32,Rd.W)	W	6	7	9						SD					@(d:32+Rd<<1)	+	@(d:16+Rs<<1)	→	@(d:32+Rd<<1)											
	ADD.W @(d:16,Rs.W),@(d:32,ERd.L)	W	6	7	9						SD					@(d:32+ERd<<1)	+	@(d:16+Rs<<1)	→	@(d:32+ERd<<1)											
ADD.W @(d:16,Rs.W),@aa:16	W	5	6	8					S	D					@aa:16	+	@(d:16+Rs<<1)	→	@aa:16												

算術演算命令 (19)

命令	ニーモニック	サイズ	命令長 実行 16ビット命令フラグ ステータス	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}									
				#Px	Rn	@ERn	@RnL	@RnL/B/Rn/W/ERn/L	@ERn+/@ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
														s	D	s									+	→
ADD	ADD.W @(d:16,Rs.W),@aa:32	W	6 6 9										@aa:32 + @(d:16+Rs<<1) → @aa:32			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@ERd	W	4 6 7			D		S					@ERd + @(d:16+ERs<<1) → @ERd			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@ERd+	W	4 6 7					S	D				@ERd + @(d:16+ERs<<1) → @ERd		ERd32+2→ERd32	—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@ERd-	W	4 6 7					S	D				@ERd + @(d:16+ERs<<1) → @ERd		ERd32-2→ERd32	—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@+ERd	W	4 7 8					S	D		ERd32+2→ERd32		@ERd + @(d:16+ERs<<1) → @ERd			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@-ERd	W	4 7 8					S	D		ERd32-2→ERd32		@ERd + @(d:16+ERs<<1) → @ERd			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@(d:2,ERd)	W	4 7 8			D		S					@(2/4/6+ERd) + @(d:16+ERs<<1) → @(2/4/6+ERd)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@(d:16,ERd)	W	5 7 8					D	S				@(d:16+ERd) + @(d:16+ERs<<1) → @(d:16+ERd)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@(d:32,ERd)	W	6 7 9					D	S				@(d:32+ERd) + @(d:16+ERs<<1) → @(d:32+ERd)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@(d:16,Rd.B)	W	5 7 8						SD				@(d:16+RdL<<1) + @(d:16+ERs<<1) → @(d:16+RdL<<1)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@(d:16,Rd.W)	W	5 7 8						SD				@(d:16+Rd<<1) + @(d:16+ERs<<1) → @(d:16+Rd<<1)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@(d:16,ERd.L)	W	5 7 8						SD				@(d:16+ERd<<1) + @(d:16+ERs<<1) → @(d:16+ERd<<1)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@(d:32,Rd.B)	W	6 7 9						SD				@(d:32+RdL<<1) + @(d:16+ERs<<1) → @(d:32+RdL<<1)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@(d:32,Rd.W)	W	6 7 9						SD				@(d:32+Rd<<1) + @(d:16+ERs<<1) → @(d:32+Rd<<1)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@(d:32,ERd.L)	W	6 7 9						SD				@(d:32+ERd<<1) + @(d:16+ERs<<1) → @(d:32+ERd<<1)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@aa:16	W	5 6 8						S	D			@aa:16 + @(d:16+ERs<<1) → @aa:16			—	↑	↓	↓	↓	↓					
	ADD.W @(d:16,ERs.L),@aa:32	W	6 6 9						S	D			@aa:32 + @(d:16+ERs<<1) → @aa:32			—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@ERd	W	5 6 8				D		S				@ERd + @(d:32+Rsl<<1) → @ERd			—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@ERd+	W	5 6 8						S	D			@ERd + @(d:32+Rsl<<1) → @ERd		ERd32+2→ERd32	—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@ERd-	W	5 6 8						S	D			@ERd + @(d:32+Rsl<<1) → @ERd		ERd32-2→ERd32	—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@+ERd	W	5 7 9						S	D	ERd32+2→ERd32		@ERd + @(d:32+Rsl<<1) → @ERd			—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@-ERd	W	5 7 9						S	D	ERd32-2→ERd32		@ERd + @(d:32+Rsl<<1) → @ERd			—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@(d:2,ERd)	W	5 7 9						D	S			@(2/4/6+ERd) + @(d:32+Rsl<<1) → @(2/4/6+ERd)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@(d:16,ERd)	W	6 7 9						D	S			@(d:16+ERd) + @(d:32+Rsl<<1) → @(d:16+ERd)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@(d:32,ERd)	W	7 7 10						D	S			@(d:32+ERd) + @(d:32+Rsl<<1) → @(d:32+ERd)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@(d:16,Rd.B)	W	6 7 9							SD			@(d:16+RdL<<1) + @(d:32+Rsl<<1) → @(d:16+RdL<<1)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@(d:16,Rd.W)	W	6 7 9							SD			@(d:16+Rd<<1) + @(d:32+Rsl<<1) → @(d:16+Rd<<1)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@(d:16,ERd.L)	W	6 7 9							SD			@(d:16+ERd<<1) + @(d:32+Rsl<<1) → @(d:16+ERd<<1)			—	↑	↓	↓	↓	↓					
	ADD.W @(d:32,Rs.B),@(d:32,Rd.B)	W	7 7 10							SD			@(d:32+RdL<<1) + @(d:32+Rsl<<1) → @(d:32+RdL<<1)			—	↑	↓	↓	↓	↓					

算術演算命令 (21)

命令	ニーモニック	サイズ	命令長	実行	16ビット命令フラグ	ステータス	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}								
							#Px	Rn	@ERn	@d(ERn)	@d(Rn),B/Rn,W/ERn,L	@ERn,@ERn+,@ERn+,@ERn	@aa:R		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
																	+	-	>								
ADD	ADD.W @d(32,ERs.L),@d(16,Rd.W)	W	6	7	9					SD						@(d(16+Rd<<1) + @d(32+ERs<<1) → @(d(16+Rd<<1)			—	↓	↓	↓	↓	↓			
	ADD.W @d(32,ERs.L),@d(16,ERd.L)	W	6	7	9					SD						@(d(16+ERd<<1) + @d(32+ERs<<1) → @(d(16+ERd<<1)			—	↓	↓	↓	↓	↓			
	ADD.W @d(32,ERs.L),@d(32,Rd.B)	W	7	7	10					SD						@(d(32+RdL<<1) + @d(32+ERs<<1) → @(d(32+RdL<<1)			—	↓	↓	↓	↓	↓			
	ADD.W @d(32,ERs.L),@d(32,Rd.W)	W	7	7	10					SD						@(d(32+Rd<<1) + @d(32+ERs<<1) → @(d(32+Rd<<1)			—	↓	↓	↓	↓	↓			
	ADD.W @d(32,ERs.L),@d(32,ERd.L)	W	7	7	10					SD						@(d(32+ERd<<1) + @d(32+ERs<<1) → @(d(32+ERd<<1)			—	↓	↓	↓	↓	↓			
	ADD.W @d(32,ERs.L),@aa:16	W	6	6	9					S	D					@aa:16 + @d(32+ERs<<1) → @aa:16			—	↓	↓	↓	↓	↓	↓		
	ADD.W @d(32,ERs.L),@aa:32	W	7	6	10					S	D					@aa:32 + @d(32+ERs<<1) → @aa:32			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@ERd	W	3	4	6				D		S					@ERd + @aa:16 → @ERd			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@ERd+	W	3	4	6					D	S					@ERd + @aa:16 → @ERd		ERd32+2→ERd32	—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@ERd-	W	3	4	6					D	S					@ERd + @aa:16 → @ERd		ERd32-2→ERd32	—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@+ERd	W	3	5	7					D	S		ERd32+2→ERd32			@ERd + @aa:16 → @ERd			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@-ERd	W	3	5	7					D	S		ERd32-2→ERd32			@ERd + @aa:16 → @ERd			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@(d(2,ERd)	W	3	5	7				D		S					@(2/4/6+ERd) + @aa:16 → @(2/4/6+ERd)			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@(d(16,ERd)	W	4	5	7					D	S					@(d(16+ERd) + @aa:16 → @(d(16+ERd)			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@(d(32,ERd)	W	5	5	8					D	S					@(d(32+ERd) + @aa:16 → @(d(32+ERd)			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@(d(16,Rd.B)	W	4	5	7					D	S					@(d(16+RdL<<1) + @aa:16 → @(d(16+RdL<<1)			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@(d(16,Rd.W)	W	4	5	7					D	S					@(d(16+Rd<<1) + @aa:16 → @(d(16+Rd<<1)			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@(d(16,ERd.L)	W	4	5	7					D	S					@(d(16+ERd<<1) + @aa:16 → @(d(16+ERd<<1)			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@(d(32,Rd.B)	W	5	5	8					D	S					@(d(32+RdL<<1) + @aa:16 → @(d(32+RdL<<1)			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@(d(32,Rd.W)	W	5	5	8					D	S					@(d(32+Rd<<1) + @aa:16 → @(d(32+Rd<<1)			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@(d(32,ERd.L)	W	5	5	8					D	S					@(d(32+ERd<<1) + @aa:16 → @(d(32+ERd<<1)			—	↓	↓	↓	↓	↓	↓		
	ADD.W @aa:16,@aa:16	W	4	4	7						SD					@aa:16 + @aa:16 → @aa:16			—	↓	↓	↓	↓	↓	↓	↓	
	ADD.W @aa:16,@aa:32	W	5	4	8						SD					@aa:32 + @aa:16 → @aa:32			—	↓	↓	↓	↓	↓	↓	↓	
	ADD.W @aa:32,@ERd	W	4	4	7						S					@ERd + @aa:32 → @ERd			—	↓	↓	↓	↓	↓	↓	↓	
	ADD.W @aa:32,@ERd+	W	4	4	7					D	S					@ERd + @aa:32 → @ERd		ERd32+2→ERd32	—	↓	↓	↓	↓	↓	↓	↓	
	ADD.W @aa:32,@ERd-	W	4	4	7					D	S					@ERd + @aa:32 → @ERd		ERd32-2→ERd32	—	↓	↓	↓	↓	↓	↓	↓	
ADD.W @aa:32,@+ERd	W	4	5	8					D	S		ERd32+2→ERd32			@ERd + @aa:32 → @ERd			—	↓	↓	↓	↓	↓	↓	↓		
ADD.W @aa:32,@-ERd	W	4	5	8					D	S		ERd32-2→ERd32			@ERd + @aa:32 → @ERd			—	↓	↓	↓	↓	↓	↓	↓		
ADD.W @aa:32,@(d(2,ERd)	W	4	5	8					D	S					@(2/4/6+ERd) + @aa:32 → @(2/4/6+ERd)			—	↓	↓	↓	↓	↓	↓	↓		

算術演算命令 (22)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フロップス #xx	アドレッシングモード						オペレーション ^{a)}	オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	コンディションコード ^{a)}				
					Rn	@ERn	@(d,ERn)	@(d,RnL,B/Rn,W/ERn,L)	@ERn,@ERn+,@ERn+,@ERn	@aa:0/@aa:16/@aa:32							I	H	N	Z	V
ADD	ADD.W @aa:32,@(d:16,ERd)	W	5	5	8								@(d:16+ERd) + @aa:32 → @(d:16+ERd)			—	↓	↓	↓	↓	↓
	ADD.W @aa:32,@(d:32,ERd)	W	6	5	9								@(d:32+ERd) + @aa:32 → @(d:32+ERd)			—	↓	↓	↓	↓	↓
	ADD.W @aa:32,@(d:16,Rd,B)	W	5	5	8								@(d:16+Rd<<1) + @aa:32 → @(d:16+Rd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @aa:32,@(d:16,Rd,W)	W	5	5	8								@(d:16+Rd<<1) + @aa:32 → @(d:16+Rd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @aa:32,@(d:16,ERd,L)	W	5	5	8								@(d:16+ERd<<1) + @aa:32 → @(d:16+ERd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @aa:32,@(d:32,Rd,B)	W	6	5	9								@(d:32+Rd<<1) + @aa:32 → @(d:32+Rd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @aa:32,@(d:32,Rd,W)	W	6	5	9								@(d:32+Rd<<1) + @aa:32 → @(d:32+Rd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @aa:32,@(d:32,ERd,L)	W	6	5	9								@(d:32+ERd<<1) + @aa:32 → @(d:32+ERd<<1)			—	↓	↓	↓	↓	↓
	ADD.W @aa:32,@aa:16	W	5	4	8								@aa:16 + @aa:32 → @aa:16			—	↓	↓	↓	↓	↓
	ADD.W @aa:32,@aa:32	W	6	4	9								@aa:32 + @aa:32 → @aa:32			—	↓	↓	↓	↓	↓
	ADD.L #xx:3,ERd	L	1	1	1	S	D						ERd + #xx:3 → ERd			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,ERd	L	2	1	2	S	D						ERd + #xx:16 → ERd			—	↓	↓	↓	↓	↓
	ADD.L #xx:32,ERd	L	3	1	3	S	D						ERd + #xx → ERd			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@ERd	L	3	4	5	S		D					@ERd + #xx:16 → @ERd			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@ERd+	L	3	4	5	S			D				@ERd + #xx:16 → @ERd		ERd32+4→ERd32	—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@ERd-	L	3	4	5	S			D				@ERd + #xx:16 → @ERd		ERd32-4→ERd32	—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@+ERd	L	3	5	5	S			D			ERd32+4→ERd32	@ERd + #xx:16 → @ERd			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@-ERd	L	3	5	5	S			D			ERd32-4→ERd32	@ERd + #xx:16 → @ERd			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@(d:2,ERd)	L	3	5	5	S		D					@(4/8/12+ERd) + #xx:16 → @(4/8/12+ERd)			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@(d:16,ERd)	L	4	5	6	S			D				@(d:16+ERd) + #xx:16 → @(d:16+ERd)			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@(d:32,ERd)	L	5	5	7	S			D				@(d:32+ERd) + #xx:16 → @(d:32+ERd)			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@(d:16,Rd,B)	L	4	5	6	S			D				@(d:16+Rd<<2) + #xx:16 → @(d:16+Rd<<2)			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@(d:16,Rd,W)	L	4	5	6	S			D				@(d:16+Rd<<2) + #xx:16 → @(d:16+Rd<<2)			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@(d:16,ERd,L)	L	4	5	6	S			D				@(d:16+ERd<<2) + #xx:16 → @(d:16+ERd<<2)			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@(d:32,Rd,B)	L	5	5	7	S			D				@(d:32+Rd<<2) + #xx:16 → @(d:32+Rd<<2)			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@(d:32,Rd,W)	L	5	5	7	S			D				@(d:32+Rd<<2) + #xx:16 → @(d:32+Rd<<2)			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@(d:32,ERd,L)	L	5	5	7	S			D				@(d:32+ERd<<2) + #xx:16 → @(d:32+ERd<<2)			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@aa:16	L	4	4	6	S				D			@aa:16 + #xx:16 → @aa:16			—	↓	↓	↓	↓	↓
	ADD.L #xx:16,@aa:32	L	5	4	7	S				D			@aa:32 + #xx:16 → @aa:32			—	↓	↓	↓	↓	↓

算術演算命令 (23)

命令	ニーモニック	サイズ	命令長	最小値	実行	ステータス	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{b)}																				
							#xx	Rn	@ERn	@(d:Rn)	@(d:Rn,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn-/@ERn	@aa:R/@aa:16/@aa:32	1	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C															
ADD	ADD.L #xx:32,@ERd	L	4	4	6	S		D										@ERd	+	#xx	→	@ERd						—	⇕	⇕	⇕	⇕	⇕									
	ADD.L #xx:32,@ERd+	L	4	4	6	S				D								@ERd	+	#xx	→	@ERd			ERd32+4→ERd32							—	⇕	⇕	⇕	⇕						
	ADD.L #xx:32,@ERd-	L	4	4	6	S				D								@ERd	+	#xx	→	@ERd			ERd32-4→ERd32								—	⇕	⇕	⇕	⇕					
	ADD.L #xx:32,@+ERd	L	4	5	6	S				D						ERd32+4→ERd32		@ERd	+	#xx	→	@ERd												—	⇕	⇕	⇕	⇕				
	ADD.L #xx:32,@-ERd	L	4	5	6	S				D						ERd32-4→ERd32		@ERd	+	#xx	→	@ERd													—	⇕	⇕	⇕	⇕			
	ADD.L #xx:32,@(d:2,ERd)	L	4	4	6	S		D										@(4/8/12+ERd)	+	#xx	→	@(4/8/12+ERd)													—	⇕	⇕	⇕	⇕			
	ADD.L #xx:32,@(d:16,ERd)	L	5	5	7	S			D									@(d:16+ERd)	+	#xx	→	@(d:16+ERd)														—	⇕	⇕	⇕	⇕		
	ADD.L #xx:32,@(d:32,ERd)	L	6	5	8	S			D									@(d:32+ERd)	+	#xx	→	@(d:32+ERd)															—	⇕	⇕	⇕	⇕	
	ADD.L #xx:32,@(d:16,Rd.B)	L	5	5	7	S			D									@(d:16+RdL<<2)	+	#xx	→	@(d:16+RdL<<2)															—	⇕	⇕	⇕	⇕	
	ADD.L #xx:32,@(d:16,Rd.W)	L	5	5	7	S			D									@(d:16+Rd<<2)	+	#xx	→	@(d:16+Rd<<2)															—	⇕	⇕	⇕	⇕	
	ADD.L #xx:32,@(d:16,ERd.L)	L	5	5	7	S			D									@(d:16+ERd<<2)	+	#xx	→	@(d:16+ERd<<2)															—	⇕	⇕	⇕	⇕	
	ADD.L #xx:32,@(d:32,Rd.B)	L	6	5	8	S			D									@(d:32+RdL<<2)	+	#xx	→	@(d:32+RdL<<2)																—	⇕	⇕	⇕	⇕
	ADD.L #xx:32,@(d:32,Rd.W)	L	6	5	8	S			D									@(d:32+Rd<<2)	+	#xx	→	@(d:32+Rd<<2)																—	⇕	⇕	⇕	⇕
	ADD.L #xx:32,@(d:32,ERd.L)	L	6	5	8	S			D									@(d:32+ERd<<2)	+	#xx	→	@(d:32+ERd<<2)																—	⇕	⇕	⇕	⇕
	ADD.L #xx:32,@aa:16	L	5	4	7	S					D							@aa:16	+	#xx	→	@aa:16																—	⇕	⇕	⇕	⇕
	ADD.L #xx:32,@aa:32	L	6	4	8	S					D							@aa:32	+	#xx	→	@aa:32																—	⇕	⇕	⇕	⇕
	ADD.L ERs,ERd	L	1	1	1	SD												ERd	+	ERs	→	ERd															—	⇕	⇕	⇕	⇕	
	ADD.L ERs,@ERd	L	2	4	4	S	D											@ERd	+	ERs	→	@ERd																—	⇕	⇕	⇕	⇕
	ADD.L ERs,@ERd+	L	2	4	4	S			D									@ERd	+	ERs	→	@ERd			ERd32+4→ERd32													—	⇕	⇕	⇕	⇕
	ADD.L ERs,@ERd-	L	2	4	4	S			D									@ERd	+	ERs	→	@ERd			ERd32-4→ERd32													—	⇕	⇕	⇕	⇕
	ADD.L ERs,@+ERd	L	2	5	5	S			D						ERd32+4→ERd32			@ERd	+	ERs	→	@ERd															—	⇕	⇕	⇕	⇕	
	ADD.L ERs,@-ERd	L	2	5	5	S			D						ERd32-4→ERd32			@ERd	+	ERs	→	@ERd															—	⇕	⇕	⇕	⇕	
	ADD.L ERs,@(d:2,ERd)	L	2	5	5	S	D											@(4/8/12+ERd)	+	ERs	→	@(4/8/12+ERd)																—	⇕	⇕	⇕	⇕
	ADD.L ERs,@(d:16,ERd)	L	3	5	5	S	D											@(d:16+ERd)	+	ERs	→	@(d:16+ERd)																—	⇕	⇕	⇕	⇕
	ADD.L ERs,@(d:32,ERd)	L	4	5	6	S	D											@(d:32+ERd)	+	ERs	→	@(d:32+ERd)																—	⇕	⇕	⇕	⇕
	ADD.L ERs,@(d:16,Rd.B)	L	3	5	5	S		D										@(d:16+RdL<<2)	+	ERs	→	@(d:16+RdL<<2)																—	⇕	⇕	⇕	⇕
	ADD.L ERs,@(d:16,Rd.W)	L	3	5	5	S		D										@(d:16+Rd<<2)	+	ERs	→	@(d:16+Rd<<2)																—	⇕	⇕	⇕	⇕
	ADD.L ERs,@(d:16,ERd.L)	L	3	5	5	S		D										@(d:16+ERd<<2)	+	ERs	→	@(d:16+ERd<<2)																—	⇕	⇕	⇕	⇕
	ADD.L ERs,@(d:32,Rd.B)	L	4	5	6	S		D										@(d:32+RdL<<2)	+	ERs	→	@(d:32+RdL<<2)																—	⇕	⇕	⇕	⇕

算術演算命令 (26)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステータス	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}											
					#Pxx	Pn	@ERn	@d(ERn)	@d(RnL/B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn-/@ERn	@aa:0/@aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
															+	-	→											
ADD	ADD.L @ERs-, @d:16, ERd	L	4	6	7									@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)	ERs32-4→ERs32			—	↓	↓	↓	↓	↓	
	ADD.L @ERs-, @d:32, ERd	L	5	6	8									@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)	ERs32-4→ERs32			—	↓	↓	↓	↓	↓	
	ADD.L @ERs-, @d:16, Rd.B	L	4	6	7									@(d:16+RdL<<2)	+	@ERs	→	@(d:16+RdL<<2)	ERs32-4→ERs32			—	↓	↓	↓	↓	↓	
	ADD.L @ERs-, @d:16, Rd.W	L	4	6	7									@(d:16+Rd<<2)	+	@ERs	→	@(d:16+Rd<<2)	ERs32-4→ERs32			—	↓	↓	↓	↓	↓	
	ADD.L @ERs-, @d:16, ERd.L	L	4	6	7									@(d:16+ERd<<2)	+	@ERs	→	@(d:16+ERd<<2)	ERs32-4→ERs32			—	↓	↓	↓	↓	↓	
	ADD.L @ERs-, @d:32, Rd.B	L	5	6	8									@(d:32+RdL<<2)	+	@ERs	→	@(d:32+RdL<<2)	ERs32-4→ERs32			—	↓	↓	↓	↓	↓	
	ADD.L @ERs-, @d:32, Rd.W	L	5	6	8									@(d:32+Rd<<2)	+	@ERs	→	@(d:32+Rd<<2)	ERs32-4→ERs32			—	↓	↓	↓	↓	↓	
	ADD.L @ERs-, @d:32, ERd.L	L	5	6	8									@(d:32+ERd<<2)	+	@ERs	→	@(d:32+ERd<<2)	ERs32-4→ERs32			—	↓	↓	↓	↓	↓	
	ADD.L @ERs-, @aa:16	L	4	5	7									@aa:16	+	@ERs	→	@aa:16	ERs32-4→ERs32			—	↓	↓	↓	↓	↓	
	ADD.L @ERs-, @aa:32	L	5	5	8									@aa:32	+	@ERs	→	@aa:32	ERs32-4→ERs32			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @ERd	L	3	6	6									ERs32+4→ERs32	@ERd	+	@ERs	→	@ERd			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @ERd+	L	3	6	6									ERs32+4→ERs32	@ERd	+	@ERs	→	@ERd			ERd32+4→ERd32	—	↓	↓	↓	↓	↓
	ADD.L @+ERs, @ERd-	L	3	6	6									ERs32+4→ERs32	@ERd	+	@ERs	→	@ERd			ERd32-4→ERd32	—	↓	↓	↓	↓	↓
	ADD.L @+ERs, @+ERd	L	3	7	7									ERs32+4→ERs32	ERd32+4→ERd32	@ERd	+	@ERs	→	@ERd			—	↓	↓	↓	↓	↓
	ADD.L @+ERs, @-ERd	L	3	7	7									ERs32+4→ERs32	ERd32-4→ERd32	@ERd	+	@ERs	→	@ERd			—	↓	↓	↓	↓	↓
	ADD.L @+ERs, @d:2, ERd	L	3	7	7									ERs32+4→ERs32	@(4/8/12+ERd)	+	@ERs	→	@(4/8/12+ERd)			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @d:16, ERd	L	4	7	7									ERs32+4→ERs32	@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @d:32, ERd	L	5	7	8									ERs32+4→ERs32	@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @d:16, Rd.B	L	4	7	7									ERs32+4→ERs32	@(d:16+RdL<<2)	+	@ERs	→	@(d:16+RdL<<2)			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @d:16, Rd.W	L	4	7	7									ERs32+4→ERs32	@(d:16+Rd<<2)	+	@ERs	→	@(d:16+Rd<<2)			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @d:16, ERd.L	L	4	7	7									ERs32+4→ERs32	@(d:16+ERd<<2)	+	@ERs	→	@(d:16+ERd<<2)			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @d:32, Rd.B	L	5	7	8									ERs32+4→ERs32	@(d:32+RdL<<2)	+	@ERs	→	@(d:32+RdL<<2)			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @d:32, Rd.W	L	5	7	8									ERs32+4→ERs32	@(d:32+Rd<<2)	+	@ERs	→	@(d:32+Rd<<2)			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @d:32, ERd.L	L	5	7	8									ERs32+4→ERs32	@(d:32+ERd<<2)	+	@ERs	→	@(d:32+ERd<<2)			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @aa:16	L	4	6	7									ERs32+4→ERs32	@aa:16	+	@ERs	→	@aa:16			—	↓	↓	↓	↓	↓	
	ADD.L @+ERs, @aa:32	L	5	6	8									ERs32+4→ERs32	@aa:32	+	@ERs	→	@aa:32			—	↓	↓	↓	↓	↓	
ADD.L @-ERs, @ERd	L	3	6	6									ERs32-4→ERs32	@ERd	+	@ERs	→	@ERd			—	↓	↓	↓	↓	↓		
ADD.L @-ERs, @ERd+	L	3	6	6									ERs32-4→ERs32	@ERd	+	@ERs	→	@ERd			ERd32+4→ERd32	—	↓	↓	↓	↓	↓	
ADD.L @-ERs, @ERd-	L	3	6	6									ERs32-4→ERs32	@ERd	+	@ERs	→	@ERd			ERd32-4→ERd32	—	↓	↓	↓	↓	↓	

算術演算命令 (27)

命令	ニーモニック	サイズ	命令長	実行 ステータス	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}												
					16ビット命令フェッチ #Pxx	Pn	@ERn	@ERn @ERn		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C										
																		+	→	@ERd												
ADD	ADD.L @-ERs, @+ERd	L	3	7	7								SD	ERs32-4→ERs32	ERd32+4→ERd32	@ERd	+	@ERs	→	@ERd						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @-ERd	L	3	7	7								SD	ERs32-4→ERs32	ERd32-4→ERd32	@ERd	+	@ERs	→	@ERd						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @(d:2,ERd)	L	3	7	7				D	S				ERs32-4→ERs32		@(4/8/12+ERd)	+	@ERs	→	@(4/8/12+ERd)						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @(d:16,ERd)	L	4	7	7				D	S				ERs32-4→ERs32		@(d:16+ERd)	+	@ERs	→	@(d:16+ERd)						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @(d:32,ERd)	L	5	7	8				D	S				ERs32-4→ERs32		@(d:32+ERd)	+	@ERs	→	@(d:32+ERd)						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @(d:16,Rd.B)	L	4	7	7				D	S				ERs32-4→ERs32		@(d:16+RdL<<2)	+	@ERs	→	@(d:16+RdL<<2)						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @(d:16,Rd.W)	L	4	7	7				D	S				ERs32-4→ERs32		@(d:16+Rd<<2)	+	@ERs	→	@(d:16+Rd<<2)						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @(d:16,ERd.L)	L	4	7	7				D	S				ERs32-4→ERs32		@(d:16+ERd<<2)	+	@ERs	→	@(d:16+ERd<<2)						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @(d:32,Rd.B)	L	5	7	8				D	S				ERs32-4→ERs32		@(d:32+RdL<<2)	+	@ERs	→	@(d:32+RdL<<2)						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @(d:32,Rd.W)	L	5	7	8				D	S				ERs32-4→ERs32		@(d:32+Rd<<2)	+	@ERs	→	@(d:32+Rd<<2)						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @(d:32,ERd.L)	L	5	7	8				D	S				ERs32-4→ERs32		@(d:32+ERd<<2)	+	@ERs	→	@(d:32+ERd<<2)						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @aa:16	L	4	6	7						S	D		ERs32-4→ERs32		@aa:16	+	@ERs	→	@aa:16						—	↓	↓	↓	↓	↓	
	ADD.L @-ERs, @aa:32	L	5	6	8							S	D		ERs32-4→ERs32		@aa:32	+	@ERs	→	@aa:32						—	↓	↓	↓	↓	↓
	ADD.L @(d:2,ERs), @ERd	L	3	6	6				D	S						@ERd	+	@(4/8/12+ERs)	→	@ERd						—	↓	↓	↓	↓	↓	
	ADD.L @(d:2,ERs), @ERd+	L	3	6	6					S	D					@ERd	+	@(4/8/12+ERs)	→	@ERd			ERd32+4→ERd32		—	↓	↓	↓	↓	↓		
	ADD.L @(d:2,ERs), @ERd-	L	3	6	6					S	D					@ERd	+	@(4/8/12+ERs)	→	@ERd			ERd32-4→ERd32		—	↓	↓	↓	↓	↓		
	ADD.L @(d:2,ERs), @+ERd	L	3	7	7					S	D				ERd32+4→ERd32	@ERd	+	@(4/8/12+ERs)	→	@ERd					—	↓	↓	↓	↓	↓		
	ADD.L @(d:2,ERs), @-ERd	L	3	7	7					S	D				ERd32-4→ERd32	@ERd	+	@(4/8/12+ERs)	→	@ERd					—	↓	↓	↓	↓	↓		
	ADD.L @(d:2,ERs), @(d:2,ERd)	L	3	7	7					SD						@(4/8/12+ERd)	+	@(4/8/12+ERs)	→	@(4/8/12+ERd)					—	↓	↓	↓	↓	↓		
	ADD.L @(d:2,ERs), @(d:16,ERd)	L	4	7	7					SD						@(d:16+ERd)	+	@(4/8/12+ERs)	→	@(d:16+ERd)					—	↓	↓	↓	↓	↓		
	ADD.L @(d:2,ERs), @(d:32,ERd)	L	5	7	8					SD						@(d:32+ERd)	+	@(4/8/12+ERs)	→	@(d:32+ERd)					—	↓	↓	↓	↓	↓		
ADD.L @(d:2,ERs), @(d:16,Rd.B)	L	4	7	7					S	D					@(d:16+RdL<<2)	+	@(4/8/12+ERs)	→	@(d:16+RdL<<2)					—	↓	↓	↓	↓	↓			
ADD.L @(d:2,ERs), @(d:16,Rd.W)	L	4	7	7					S	D					@(d:16+Rd<<2)	+	@(4/8/12+ERs)	→	@(d:16+Rd<<2)					—	↓	↓	↓	↓	↓			
ADD.L @(d:2,ERs), @(d:16,ERd.L)	L	4	7	7					S	D					@(d:16+ERd<<2)	+	@(4/8/12+ERs)	→	@(d:16+ERd<<2)					—	↓	↓	↓	↓	↓			
ADD.L @(d:2,ERs), @(d:32,Rd.B)	L	5	7	8					S	D					@(d:32+RdL<<2)	+	@(4/8/12+ERs)	→	@(d:32+RdL<<2)					—	↓	↓	↓	↓	↓			
ADD.L @(d:2,ERs), @(d:32,Rd.W)	L	5	7	8					S	D					@(d:32+Rd<<2)	+	@(4/8/12+ERs)	→	@(d:32+Rd<<2)					—	↓	↓	↓	↓	↓			
ADD.L @(d:2,ERs), @(d:32,ERd.L)	L	5	7	8					S	D					@(d:32+ERd<<2)	+	@(4/8/12+ERs)	→	@(d:32+ERd<<2)					—	↓	↓	↓	↓	↓			
ADD.L @(d:2,ERs), @aa:16	L	4	6	7						S	D				@aa:16	+	@(4/8/12+ERs)	→	@aa:16					—	↓	↓	↓	↓	↓			
ADD.L @(d:2,ERs), @aa:32	L	5	6	8						S	D				@aa:32	+	@(4/8/12+ERs)	→	@aa:32					—	↓	↓	↓	↓	↓			

算術演算命令 (28)

命令	ニーモニック	サイズ	命令長 16ビット命令フラグ	アドレッシングモード									オペレーション ^{a)}					コンディションコード ^{b)}													
				実行 ステータス	16ビット命令フラグ	#xx	Rn	@ERn	@Rn.Wn.Wn.Wn	@ERn.Wn.Wn.Wn	@ERn.Wn.Wn.Wn	@ERn.Wn.Wn.Wn	#	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
ADD	ADD.L @(d:16,ERs),@ERd	L	4	6	7			D	S					@ERd	+	@(d:16+ERs)	→	@ERd													
	ADD.L @(d:16,ERs),@ERd+	L	4	6	7			S	D					@ERd	+	@(d:16+ERs)	→	@ERd												ERd32+4→ERd32	
	ADD.L @(d:16,ERs),@ERd-	L	4	6	7			S	D					@ERd	+	@(d:16+ERs)	→	@ERd												ERd32-4→ERd32	
	ADD.L @(d:16,ERs),@+ERd	L	4	7	8			S	D					ERd32+4→ERd32	@ERd	+	@(d:16+ERs)	→	@ERd												
	ADD.L @(d:16,ERs),@-ERd	L	4	7	8			S	D					ERd32-4→ERd32	@ERd	+	@(d:16+ERs)	→	@ERd												
	ADD.L @(d:16,ERs),@(d:2,ERd)	L	4	7	8				SD						@(4/8/12+ERd)	+	@(d:16+ERs)	→	@(4/8/12+ERd)												
	ADD.L @(d:16,ERs),@(d:16,ERd)	L	5	7	8				SD						@(d:16+ERd)	+	@(d:16+ERs)	→	@(d:16+ERd)												
	ADD.L @(d:16,ERs),@(d:32,ERd)	L	6	7	9				SD						@(d:32+ERd)	+	@(d:16+ERs)	→	@(d:32+ERd)												
	ADD.L @(d:16,ERs),@(d:16,Rd.B)	L	5	7	8			S	D						@(d:16+RdL<<2)	+	@(d:16+ERs)	→	@(d:16+RdL<<2)												
	ADD.L @(d:16,ERs),@(d:16,Rd.W)	L	5	7	8			S	D						@(d:16+Rd<<2)	+	@(d:16+ERs)	→	@(d:16+Rd<<2)												
	ADD.L @(d:16,ERs),@(d:16,ERd.L)	L	5	7	8			S	D						@(d:16+ERd<<2)	+	@(d:16+ERs)	→	@(d:16+ERd<<2)												
	ADD.L @(d:16,ERs),@(d:32,Rd.B)	L	6	7	9			S	D						@(d:32+RdL<<2)	+	@(d:16+ERs)	→	@(d:32+RdL<<2)												
	ADD.L @(d:16,ERs),@(d:32,Rd.W)	L	6	7	9			S	D						@(d:32+Rd<<2)	+	@(d:16+ERs)	→	@(d:32+Rd<<2)												
	ADD.L @(d:16,ERs),@(d:32,ERd.L)	L	6	7	9			S	D						@(d:32+ERd<<2)	+	@(d:16+ERs)	→	@(d:32+ERd<<2)												
	ADD.L @(d:16,ERs),@aa:16	L	5	6	8			S			D				@aa:16	+	@(d:16+ERs)	→	@aa:16												
	ADD.L @(d:16,ERs),@aa:32	L	6	6	9			S			D				@aa:32	+	@(d:16+ERs)	→	@aa:32												
	ADD.L @(d:32,ERs),@ERd	L	5	6	8				D	S					@ERd	+	@(d:32+ERs)	→	@ERd												
	ADD.L @(d:32,ERs),@ERd+	L	5	6	8			S	D						@ERd	+	@(d:32+ERs)	→	@ERd												ERd32+4→ERd32
	ADD.L @(d:32,ERs),@ERd-	L	5	6	8			S	D						@ERd	+	@(d:32+ERs)	→	@ERd												ERd32-4→ERd32
	ADD.L @(d:32,ERs),@+ERd	L	5	7	9			S	D						ERd32+4→ERd32	@ERd	+	@(d:32+ERs)	→	@ERd											
	ADD.L @(d:32,ERs),@-ERd	L	5	7	9			S	D						ERd32-4→ERd32	@ERd	+	@(d:32+ERs)	→	@ERd											
	ADD.L @(d:32,ERs),@(d:2,ERd)	L	5	7	9				SD						@(4/8/12+ERd)	+	@(d:32+ERs)	→	@(4/8/12+ERd)												
	ADD.L @(d:32,ERs),@(d:16,ERd)	L	6	7	9				SD						@(d:16+ERd)	+	@(d:32+ERs)	→	@(d:16+ERd)												
	ADD.L @(d:32,ERs),@(d:32,ERd)	L	7	7	10				SD						@(d:32+ERd)	+	@(d:32+ERs)	→	@(d:32+ERd)												
	ADD.L @(d:32,ERs),@(d:16,Rd.B)	L	6	7	9			S	D						@(d:16+RdL<<2)	+	@(d:32+ERs)	→	@(d:16+RdL<<2)												
	ADD.L @(d:32,ERs),@(d:16,Rd.W)	L	6	7	9			S	D						@(d:16+Rd<<2)	+	@(d:32+ERs)	→	@(d:16+Rd<<2)												
	ADD.L @(d:32,ERs),@(d:16,ERd.L)	L	6	7	9			S	D						@(d:16+ERd<<2)	+	@(d:32+ERs)	→	@(d:16+ERd<<2)												
	ADD.L @(d:32,ERs),@(d:32,Rd.B)	L	7	7	10			S	D						@(d:32+RdL<<2)	+	@(d:32+ERs)	→	@(d:32+RdL<<2)												
	ADD.L @(d:32,ERs),@(d:32,Rd.W)	L	7	7	10			S	D						@(d:32+Rd<<2)	+	@(d:32+ERs)	→	@(d:32+Rd<<2)												

2. 各命令の説明

算術演算命令 (30)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステータス	アドレッシングモード												オペレーション ^{a)}	オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	コンディショニングコード ^{b)}								
					#px	Rn	@ERN	@(d,ERN)	@(d,RnL,B/Rn,W/ERN,L)	@ERN>@ERN>@ERN>@ERN	@aa:16/@aa:32	—	—	—	—	—							—	—	I	H	N	Z	V	C	
					16	8	8	16	16	16	16	16	16	16	16	16							16	16	16	16	16	16	16	16	16
ADD	ADD.L @(d:16,Rs,W),@(d:16,ERd,L)	L	5	7	8				SD									@(d:16+ERd<<2) + @(d:16+Rs<<2) → @(d:16+ERd<<2)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,Rs,W),@(d:32,Rd,B)	L	6	7	9				SD									@(d:32+RdL<<2) + @(d:16+Rs<<2) → @(d:32+RdL<<2)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,Rs,W),@(d:32,Rd,W)	L	6	7	9				SD									@(d:32+Rd<<2) + @(d:16+Rs<<2) → @(d:32+Rd<<2)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,Rs,W),@(d:32,ERd,L)	L	6	7	9				SD									@(d:32+ERd<<2) + @(d:16+Rs<<2) → @(d:32+ERd<<2)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,Rs,W),@aa:16	L	5	6	8				S	D								@aa:16 + @(d:16+Rs<<2) → @aa:16								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,Rs,W),@aa:32	L	6	6	9				S	D								@aa:32 + @(d:16+Rs<<2) → @aa:32								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@ERd	L	4	6	7			D										@ERd + @(d:16+ERs<<2) → @ERd								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@ERd+	L	4	6	7				S	D								@ERd + @(d:16+ERs<<2) → @ERd					ERd32+4→ERd32			—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@ERd-	L	4	6	7				S	D								@ERd + @(d:16+ERs<<2) → @ERd					ERd32-4→ERd32			—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@+ERd	L	4	7	8				S	D					ERd32+4→ERd32			@ERd + @(d:16+ERs<<2) → @ERd								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@-ERd	L	4	7	8				S	D					ERd32-4→ERd32			@ERd + @(d:16+ERs<<2) → @ERd								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@(d:2,ERd)	L	4	7	8			D	S									@(4/8/12+ERd) + @(d:16+ERs<<2) → @(4/8/12+ERd)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@(d:16,ERd)	L	5	7	8			D	S									@(d:16+ERd) + @(d:16+ERs<<2) → @(d:16+ERd)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@(d:32,ERd)	L	6	7	9			D	S									@(d:32+ERd) + @(d:16+ERs<<2) → @(d:32+ERd)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@(d:16,Rd,B)	L	5	7	8				SD									@(d:16+RdL<<2) + @(d:16+ERs<<2) → @(d:16+RdL<<2)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@(d:16,Rd,W)	L	5	7	8				SD									@(d:16+Rd<<2) + @(d:16+ERs<<2) → @(d:16+Rd<<2)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@(d:16,ERd,L)	L	5	7	8				SD									@(d:16+ERd<<2) + @(d:16+ERs<<2) → @(d:16+ERd<<2)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@(d:32,Rd,B)	L	6	7	9				SD									@(d:32+RdL<<2) + @(d:16+ERs<<2) → @(d:32+RdL<<2)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@(d:32,Rd,W)	L	6	7	9				SD									@(d:32+Rd<<2) + @(d:16+ERs<<2) → @(d:32+Rd<<2)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@(d:32,ERd,L)	L	6	7	9				SD									@(d:32+ERd<<2) + @(d:16+ERs<<2) → @(d:32+ERd<<2)								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@aa:16	L	5	6	8				S	D								@aa:16 + @(d:16+ERs<<2) → @aa:16								—	↑	↓	↓	↓	↓
	ADD.L @(d:16,ERs,L),@aa:32	L	6	6	9				S	D								@aa:32 + @(d:16+ERs<<2) → @aa:32								—	↑	↓	↓	↓	↓
	ADD.L @(d:32,Rs,B),@ERd	L	5	6	8			D		S								@ERd + @(d:32+RsL<<2) → @ERd								—	↑	↓	↓	↓	↓
	ADD.L @(d:32,Rs,B),@ERd+	L	5	6	8				S	D								@ERd + @(d:32+RsL<<2) → @ERd					ERd32+4→ERd32			—	↑	↓	↓	↓	↓
	ADD.L @(d:32,Rs,B),@ERd-	L	5	6	8				S	D								@ERd + @(d:32+RsL<<2) → @ERd					ERd32-4→ERd32			—	↑	↓	↓	↓	↓
	ADD.L @(d:32,Rs,B),@+ERd	L	5	7	9				S	D					ERd32+4→ERd32			@ERd + @(d:32+RsL<<2) → @ERd								—	↑	↓	↓	↓	↓
	ADD.L @(d:32,Rs,B),@-ERd	L	5	7	9				S	D					ERd32-4→ERd32			@ERd + @(d:32+RsL<<2) → @ERd								—	↑	↓	↓	↓	↓
	ADD.L @(d:32,Rs,B),@(d:2,ERd)	L	5	7	9			D	S									@(4/8/12+ERd) + @(d:32+RsL<<2) → @(4/8/12+ERd)								—	↑	↓	↓	↓	↓
	ADD.L @(d:32,Rs,B),@(d:16,ERd)	L	6	7	9			D	S									@(d:16+ERd) + @(d:32+RsL<<2) → @(d:16+ERd)								—	↑	↓	↓	↓	↓

算術演算命令 (33)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}											
					16ビット命令フラグ	#xx	Rn	@ERn	@(d,Rn,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn+/@ERn	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C						
															+	-	→														
ADD	ADD.L @aa:32,@ERd+	L	5	5	8							D	S				@ERd	+	@aa:32	→	@ERd			ERd32+4→ERd32	—	↓	↓	↓	↓	↓	
	ADD.L @aa:32,@ERd-	L	5	5	8							D	S				@ERd	+	@aa:32	→	@ERd			ERd32-4→ERd32	—	↓	↓	↓	↓	↓	
	ADD.L @aa:32,@+ERd	L	5	6	9												ERd32+4→ERd32	@ERd	+	@aa:32	→	@ERd				—	↓	↓	↓	↓	↓
	ADD.L @aa:32,@-ERd	L	5	6	9												ERd32-4→ERd32	@ERd	+	@aa:32	→	@ERd				—	↓	↓	↓	↓	↓
	ADD.L @aa:32,@(d:2,ERd)	L	5	6	9													@(4/8/12+ERd)	+	@aa:32	→	@(4/8/12+ERd)				—	↓	↓	↓	↓	↓
	ADD.L @aa:32,@(d:16,ERd)	L	6	6	9													@(d:16+ERd)	+	@aa:32	→	@(d:16+ERd)				—	↓	↓	↓	↓	↓
	ADD.L @aa:32,@(d:32,ERd)	L	7	6	10													@(d:32+ERd)	+	@aa:32	→	@(d:32+ERd)				—	↓	↓	↓	↓	↓
	ADD.L @aa:32,@(d:16,Rd,B)	L	6	6	9													@(d:16+Rd<<2)	+	@aa:32	→	@(d:16+Rd<<2)				—	↓	↓	↓	↓	↓
	ADD.L @aa:32,@(d:16,Rd,W)	L	6	6	9													@(d:16+Rd<<2)	+	@aa:32	→	@(d:16+Rd<<2)				—	↓	↓	↓	↓	↓
	ADD.L @aa:32,@(d:16,ERd,L)	L	6	6	9													@(d:16+ERd<<2)	+	@aa:32	→	@(d:16+ERd<<2)				—	↓	↓	↓	↓	↓
	ADD.L @aa:32,@(d:32,Rd,B)	L	7	6	10													@(d:32+Rd<<2)	+	@aa:32	→	@(d:32+Rd<<2)				—	↓	↓	↓	↓	↓
	ADD.L @aa:32,@(d:32,Rd,W)	L	7	6	10													@(d:32+Rd<<2)	+	@aa:32	→	@(d:32+Rd<<2)				—	↓	↓	↓	↓	↓
	ADD.L @aa:32,@(d:32,ERd,L)	L	7	6	10													@(d:32+ERd<<2)	+	@aa:32	→	@(d:32+ERd<<2)				—	↓	↓	↓	↓	↓
ADD.L @aa:32,@aa:16	L	6	5	9													@aa:16	+	@aa:32	→	@aa:16				—	↓	↓	↓	↓	↓	
ADD.L @aa:32,@aa:32	L	7	5	10													@aa:32	+	@aa:32	→	@aa:32				—	↓	↓	↓	↓	↓	
CMP.B	CMP.B #xx:8,Rd	B	1	1	1	S	D										Rd8	-	#xx							—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@ERd	B	2	3	3	S		D									@ERd	-	#xx							—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@ERd+	B	3	4	4	S											@ERd	-	#xx						ERd32+1→ERd32	—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@ERd-	B	3	4	4	S											@ERd	-	#xx						ERd32-1→ERd32	—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@+ERd	B	3	5	5	S											ERd32+1→ERd32	@ERd	-	#xx						—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@-ERd	B	3	5	5	S											ERd32-1→ERd32	@ERd	-	#xx						—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@(d:2,ERd)	B	3	5	5	S												@(1/2/3+ERd)	-	#xx						—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@(d:16,ERd)	B	4	5	6	S												@(d:16+ERd)	-	#xx						—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@(d:32,ERd)	B	5	5	7	S												@(d:32+ERd)	-	#xx						—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@(d:16,Rd,B)	B	4	5	6	S												@(d:16+RdL)	-	#xx						—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@(d:16,Rd,W)	B	4	5	6	S												@(d:16+Rd)	-	#xx						—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@(d:16,ERd,L)	B	4	5	6	S												@(d:16+ERd)	-	#xx						—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@(d:32,Rd,B)	B	5	5	7	S												@(d:32+RdL)	-	#xx						—	↓	↓	↓	↓	↓
	CMP.B #xx:8,@(d:32,Rd,W)	B	5	5	7	S												@(d:32+Rd)	-	#xx						—	↓	↓	↓	↓	↓

2. 各命令の説明

算術演算命令 (34)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}								
				#xx	Rn	@ERn	@RnL/Rn.W/ERn.L	@ERn/@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
													#xx	Rn	@ERn			@RnL/Rn.W/ERn.L	@ERn/@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32	オペレーション3	オペレーション3	オペレーション3		
CMP	CMP.B #xx:8,@(d:32,ERd.L)	B	5	5	7	S								@(d:32+ERd)	-	#xx				—	⇕	⇕	⇕	⇕	⇕
	CMP.B #xx:8,@aa:8	B	2	3	3	S						D		@aa:8	-	#xx				—	⇕	⇕	⇕	⇕	⇕
	CMP.B #xx:8,@aa:16	B	3	3	4	S						D		@aa:16	-	#xx				—	⇕	⇕	⇕	⇕	⇕
	CMP.B #xx:8,@aa:32	B	4	3	5	S						D		@aa:32	-	#xx				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,Rd	B	1	1	1	SD								Rd8	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@ERd	B	2	3	3	S	D							@ERd	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@ERd+	B	2	3	3	S				D				@ERd	-	Rs8			ERd32+1→ERd32	—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@ERd-	B	2	3	3	S				D				@ERd	-	Rs8			ERd32-1→ERd32	—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@+ERd	B	2	4	4	S				D			ERd32+1→ERd32	@ERd	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@-ERd	B	2	4	4	S				D			ERd32-1→ERd32	@ERd	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@(d:2,ERd)	B	2	4	4	S	D							@(1/2/3+ERd)	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@(d:16,ERd)	B	3	4	4	S	D							@(d:16+ERd)	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@(d:32,ERd)	B	4	4	5	S	D							@(d:32+ERd)	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@(d:16,Rd.B)	B	3	4	4	S				D				@(d:16+RdL)	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@(d:16,Rd.W)	B	3	4	4	S				D				@(d:16+Rd)	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@(d:16,ERd.L)	B	3	4	4	S				D				@(d:16+ERd)	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@(d:32,Rd.B)	B	4	4	5	S				D				@(d:32+RdL)	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@(d:32,Rd.W)	B	4	4	5	S				D				@(d:32+Rd)	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@(d:32,ERd.L)	B	4	4	5	S	D							@(d:32+ERd)	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@aa:8	B	2	3	3	S						D		@aa:8	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@aa:16	B	3	3	4	S						D		@aa:16	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B Rs,@aa:32	B	4	3	5	S						D		@aa:32	-	Rs8				—	⇕	⇕	⇕	⇕	⇕
	CMP.B @ERs,Rd	B	2	2	3	D	S							Rd8	-	@ERs				—	⇕	⇕	⇕	⇕	⇕
	CMP.B @ERs+,Rd	B	2	3	3	D				S				Rd8	-	@ERs			ERs+1→ERs	—	⇕	⇕	⇕	⇕	⇕
	CMP.B @ERs-,Rd	B	2	3	3	D				S				Rd8	-	@ERs			ERs-1→ERs	—	⇕	⇕	⇕	⇕	⇕
	CMP.B @+ERs,Rd	B	2	4	4	D				S			ERs+1→ERs	Rd8	-	@ERs				—	⇕	⇕	⇕	⇕	⇕
	CMP.B @-ERs,Rd	B	2	4	4	D				S			ERs-1→ERs	Rd8	-	@ERs				—	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:2,ERs),Rd	B	2	4	4	D	S							Rd8	-	@(1/2/3+ERs)				—	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:16,ERs),Rd	B	3	4	4	D	S							Rd8	-	@(d:16+ERs)				—	⇕	⇕	⇕	⇕	⇕

算術演算命令 (35)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステージ ¹⁾	アドレッシングモード											オペレーション ²⁾					コンディションコード ³⁾							
					#xx	D	Rn	@ERn	@ (d,Rn,B)/Rn,W/ERn,L	@ ERn,@ ERn+,@ ERn+,@ ERn	@aa:8	@aa:16	@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
																	Rd	-	@ (d:32+ERs)									
																												Rd
CMP	CMP.B @(d:32,ERs),Rd	B	4	4	5		D			S						Rd8	-	@ (d:32+ERs)				—	↓	↓	↓	↓	↓	
	CMP.B @(d:16,Rs,B),Rd	B	3	4	4		D			S						Rd8	-	@ (d:16+RsL)				—	↓	↓	↓	↓	↓	
	CMP.B @(d:16,Rs,W),Rd	B	3	4	4		D			S						Rd8	-	@ (d:16+Rs)				—	↓	↓	↓	↓	↓	
	CMP.B @(d:16,ERs,L),Rd	B	3	4	4		D			S						Rd8	-	@ (d:16+ERs)				—	↓	↓	↓	↓	↓	
	CMP.B @(d:32,Rs,B),Rd	B	4	4	5		D			S						Rd8	-	@ (d:32+RsL)				—	↓	↓	↓	↓	↓	
	CMP.B @(d:32,Rs,W),Rd	B	4	4	5		D			S						Rd8	-	@ (d:32+Rs)				—	↓	↓	↓	↓	↓	
	CMP.B @(d:32,ERs,L),Rd	B	4	4	5		D			S						Rd8	-	@ (d:32+ERs)				—	↓	↓	↓	↓	↓	
	CMP.B @aa:8,Rd	B	2	2	3		D			S						Rd8	-	@aa:8				—	↓	↓	↓	↓	↓	
	CMP.B @aa:16,Rd	B	3	2	4		D			S						Rd8	-	@aa:16				—	↓	↓	↓	↓	↓	
	CMP.B @aa:32,Rd	B	4	2	5		D			S						Rd8	-	@aa:32				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ERd	B	2	3	4			SD								@ERd	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ERd+	B	2	3	4			S		D						@ERd	-	@ERs			ERd32+1→ERd32	—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ERd-	B	2	3	4			S		D						@ERd	-	@ERs			ERd32-1→ERd32	—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@+ERd	B	2	4	5			S		D				ERd32+1→ERd32		@ERd	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@-ERd	B	2	4	5			S		D				ERd32-1→ERd32		@ERd	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ (d:2,ERd)	B	2	4	5			S	D							@ (1/2/3+ERd)	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ (d:16,ERd)	B	3	4	5			S	D							@ (d:16+ERd)	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ (d:32,ERd)	B	4	4	6			S	D							@ (d:32+ERd)	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ (d:16,Rd,B)	B	3	4	5			S	D							@ (d:16+RdL)	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ (d:16,Rd,W)	B	3	4	5			S	D							@ (d:16+Rd)	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ (d:16,ERdL)	B	3	4	5			S	D							@ (d:16+ERd)	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ (d:32,Rd,B)	B	4	4	6			S	D							@ (d:32+RdL)	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ (d:32,Rd,W)	B	4	4	6			S	D							@ (d:32+Rd)	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@ (d:32,ERdL)	B	4	4	6			S	D							@ (d:32+ERd)	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@aa:16	B	3	3	5			S		D						@aa:16	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs,@aa:32	B	4	3	6			S		D						@aa:32	-	@ERs				—	↓	↓	↓	↓	↓	
	CMP.B @ERs+,@ERd	B	3	4	5			D		S						@ERd	-	@ERs			ERs32+1→ERs32	—	↓	↓	↓	↓	↓	
	CMP.B @ERs+,@ERd+	B	3	4	5					SD						@ERd	-	@ERs			ERs32+1→ERs32	ERd32+1→ERd32	—	↓	↓	↓	↓	↓
	CMP.B @ERs+,@ERd-	B	3	4	5					SD						@ERd	-	@ERs			ERs32+1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓

2. 各命令の説明

算術演算命令 (36)

命令	ニーモニック	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}										
		サイズ	命令長	実行	16ビット命令フラグ ^{a)}																	I	H	N	Z	V	C
			値		#xx	Rn	@ERN	@(d,ERN)	@(d,RnL/Rn.W ERNL)	@ERN/@ERN+/@ERN-/@ERN	@aa:8/@aa:16/@aa:32																
		3	5	6								オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C					
CMP	CMP.B @ERs+, @+ERd	B	3	5	6								SD		ERd32+1→ERd32	@ERd	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	
	CMP.B @ERs+, @-ERd	B	3	5	6								SD		ERd32-1→ERd32	@ERd	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	
	CMP.B @ERs+, @(d,2,ERd)	B	3	5	6							D	S			@(1/2/3+ERd)	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	
	CMP.B @ERs+, @(d,16,ERd)	B	4	5	6							D	S			@(d,16+ERd)	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	
	CMP.B @ERs+, @(d,32,ERd)	B	5	5	7							D	S			@(d,32+ERd)	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	
	CMP.B @ERs+, @(d,16,Rd.B)	B	4	5	6							D	S			@(d,16+RdL)	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs+, @(d,16,Rd.W)	B	4	5	6							D	S			@(d,16+Rd)	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs+, @(d,16,ERd.L)	B	4	5	6							D	S			@(d,16+ERd)	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs+, @(d,32,Rd.B)	B	5	5	7							D	S			@(d,32+RdL)	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs+, @(d,32,Rd.W)	B	5	5	7							D	S			@(d,32+Rd)	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs+, @(d,32,ERd.L)	B	5	5	7							D	S			@(d,32+ERd)	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs+, @aa:16	B	4	4	6							S	D			@aa:16	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs+, @aa:32	B	5	4	7							S	D			@aa:32	- @ERs		ERs32+1→ERs32		—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @ERd	B	3	4	5									S		@ERd	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @ERd+	B	3	4	5									SD		@ERd	- @ERs		ERs32-1→ERs32	ERd32+1→ERd32	—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @ERd-	B	3	4	5									SD		@ERd	- @ERs		ERs32-1→ERs32	ERd32-1→ERd32	—	⇅	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @+ERd	B	3	5	6									SD		ERd32+1→ERd32	@ERd	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @-ERd	B	3	5	6									SD		ERd32-1→ERd32	@ERd	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @(d,2,ERd)	B	3	5	6									D	S		@(1/2/3+ERd)	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @(d,16,ERd)	B	4	5	6									D	S		@(d,16+ERd)	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @(d,32,ERd)	B	5	5	7									D	S		@(d,32+ERd)	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @(d,16,Rd.B)	B	4	5	6									D	S		@(d,16+RdL)	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @(d,16,Rd.W)	B	4	5	6									D	S		@(d,16+Rd)	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @(d,16,ERd.L)	B	4	5	6									D	S		@(d,16+ERd)	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @(d,32,Rd.B)	B	5	5	7									D	S		@(d,32+RdL)	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @(d,32,Rd.W)	B	5	5	7									D	S		@(d,32+Rd)	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @(d,32,ERd.L)	B	5	5	7									D	S		@(d,32+ERd)	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @aa:16	B	4	4	6									S	D		@aa:16	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅
	CMP.B @ERs-, @aa:32	B	5	4	7									S	D		@aa:32	- @ERs		ERs32-1→ERs32		—	⇅	⇅	⇅	⇅	⇅

算術演算命令 (37)

命令	ニーモニック	サイズ	命令長	実行	16ビット命令フラグ	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}																										
						#Px	Rn	@Rn	@Rn, L	@Rn, W	@Rn, #ERn	@Rn, #ERn, L	@Rn, #ERn, W	@Rn, #ERn, L, W	@Rn, #ERn, L, W, ERn, L		オペレーション 1		オペレーション 2		オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C														
																	ERs32+1→ERs32							@ERd	- @ERs				ERd32+1→ERd32																
CMP	CMP.B @+ERs, @ERd	B	3	5	5						D		S					ERs32+1→ERs32			@ERd	-	@ERs																						
	CMP.B @+ERs, @ERd+	B	3	5	5								SD					ERs32+1→ERs32			@ERd	-	@ERs			ERd32+1→ERd32																			
	CMP.B @+ERs, @ERd-	B	3	5	5									SD				ERs32+1→ERs32			@ERd	-	@ERs			ERd32-1→ERd32																			
	CMP.B @+ERs, @+ERd	B	3	6	6									SD				ERs32+1→ERs32	ERd32+1→ERd32		@ERd	-	@ERs																						
	CMP.B @+ERs, @-ERd	B	3	6	6									SD				ERs32+1→ERs32	ERd32-1→ERd32		@ERd	-	@ERs																						
	CMP.B @+ERs, @(d:2,ERd)	B	3	6	6							D		S				ERs32+1→ERs32			@(1/2/3+ERd)	-	@ERs																						
	CMP.B @+ERs, @(d:16,ERd)	B	4	6	6							D		S				ERs32+1→ERs32			@(d:16+ERd)	-	@ERs																						
	CMP.B @+ERs, @(d:32,ERd)	B	5	6	7							D		S				ERs32+1→ERs32			@(d:32+ERd)	-	@ERs																						
	CMP.B @+ERs, @(d:16,Rd.B)	B	4	6	6							D		S				ERs32+1→ERs32			@(d:16+RdL)	-	@ERs																						
	CMP.B @+ERs, @(d:16,Rd.W)	B	4	6	6							D		S				ERs32+1→ERs32			@(d:16+Rd)	-	@ERs																						
	CMP.B @+ERs, @(d:16,ERd.L)	B	4	6	6							D		S				ERs32+1→ERs32			@(d:16+ERd)	-	@ERs																						
	CMP.B @+ERs, @(d:32,Rd.B)	B	5	6	7							D		S				ERs32+1→ERs32			@(d:32+RdL)	-	@ERs																						
	CMP.B @+ERs, @(d:32,Rd.W)	B	5	6	7							D		S				ERs32+1→ERs32			@(d:32+Rd)	-	@ERs																						
	CMP.B @+ERs, @(d:32,ERd.L)	B	5	6	7							D		S				ERs32+1→ERs32			@(d:32+ERd)	-	@ERs																						
	CMP.B @+ERs, @aa:16	B	4	5	6									S	D			ERs32+1→ERs32			@aa:16	-	@ERs																						
	CMP.B @+ERs, @aa:32	B	5	5	7									S	D			ERs32+1→ERs32			@aa:32	-	@ERs																						
	CMP.B @-ERs, @ERd	B	3	5	5							D		S				ERs32-1→ERs32			@ERd	-	@ERs																						
	CMP.B @-ERs, @ERd+	B	3	5	5									SD				ERs32-1→ERs32			@ERd	-	@ERs			ERd32+1→ERd32																			
	CMP.B @-ERs, @ERd-	B	3	5	5									SD				ERs32-1→ERs32			@ERd	-	@ERs			ERd32-1→ERd32																			
	CMP.B @-ERs, @+ERd	B	3	6	6									SD				ERs32-1→ERs32	ERd32+1→ERd32		@ERd	-	@ERs																						
	CMP.B @-ERs, @-ERd	B	3	6	6									SD				ERs32-1→ERs32	ERd32-1→ERd32		@ERd	-	@ERs																						
	CMP.B @-ERs, @(d:2,ERd)	B	3	6	6							D		S				ERs32-1→ERs32			@(1/2/3+ERd)	-	@ERs																						
	CMP.B @-ERs, @(d:16,ERd)	B	4	6	6							D		S				ERs32-1→ERs32			@(d:16+ERd)	-	@ERs																						
	CMP.B @-ERs, @(d:32,ERd)	B	5	6	7							D		S				ERs32-1→ERs32			@(d:32+ERd)	-	@ERs																						
	CMP.B @-ERs, @(d:16,Rd.B)	B	4	6	6							D		S				ERs32-1→ERs32			@(d:16+RdL)	-	@ERs																						
	CMP.B @-ERs, @(d:16,Rd.W)	B	4	6	6							D		S				ERs32-1→ERs32			@(d:16+Rd)	-	@ERs																						
	CMP.B @-ERs, @(d:16,ERd.L)	B	4	6	6							D		S				ERs32-1→ERs32			@(d:16+ERd)	-	@ERs																						
	CMP.B @-ERs, @(d:32,Rd.B)	B	5	6	7							D		S				ERs32-1→ERs32			@(d:32+RdL)	-	@ERs																						
	CMP.B @-ERs, @(d:32,Rd.W)	B	5	6	7							D		S				ERs32-1→ERs32			@(d:32+Rd)	-	@ERs																						

算術演算命令 (38)

命令	ニーモニック	サイズ	命令長	実行 最小値	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}												
					#xx	Rn	@ERn	@Rn	@Rn, B/Rn, W/ERn, L	@ERn, @ERn+, @ERn-, @ERn	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C							
															16ビット命令フラグ	ステータス	1									2	3					
CMP	CMP.B @-ERs, @(d:32, ERd, L)	B	5	6	7				D	S					ERs32-1→ERs32		@(d:32+ERd)	-	@ERs							—	↑	↓	↑	↓	↑	↓
	CMP.B @-ERs, @aa:16	B	4	5	6					S	D				ERs32-1→ERs32		@aa:16	-	@ERs							—	↑	↓	↑	↓	↑	↓
	CMP.B @-ERs, @aa:32	B	5	5	7					S	D				ERs32-1→ERs32		@aa:32	-	@ERs							—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:2, ERs), @ERd	B	3	5	5			D	S								@ERd	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:2, ERs), @ERd+	B	3	5	5				S	D							@ERd	-	@(1/2/3+ERs)				ERd32+1→ERd32			—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:2, ERs), @ERd-	B	3	5	5				S	D							@ERd	-	@(1/2/3+ERs)				ERd32-1→ERd32			—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:2, ERs), @+ERd	B	3	6	6				S	D					ERd32+1→ERd32	@ERd	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @-ERd	B	3	6	6				S	D					ERd32-1→ERd32	@ERd	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @(d:2, ERd)	B	3	6	6				SD								@(1/2/3+ERd)	-	@(1/2/3+ERs)						—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @(d:16, ERd)	B	4	6	6				SD								@(d:16+ERd)	-	@(1/2/3+ERs)						—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @(d:32, ERd)	B	5	6	7				SD								@(d:32+ERd)	-	@(1/2/3+ERs)						—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @(d:16, Rd, B)	B	4	6	6				S	D						@(d:16+RdL)	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @(d:16, Rd, W)	B	4	6	6				S	D						@(d:16+Rd)	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @(d:16, ERd, L)	B	4	6	6				S	D						@(d:16+ERd)	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @(d:32, Rd, B)	B	5	6	7				S	D						@(d:32+RdL)	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @(d:32, Rd, W)	B	5	6	7				S	D						@(d:32+Rd)	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @(d:32, ERd, L)	B	5	6	7				S	D						@(d:32+ERd)	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @aa:16	B	4	5	6				S			D				@aa:16	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:2, ERs), @aa:32	B	5	5	7				S			D				@aa:32	-	@(1/2/3+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:16, ERs), @ERd	B	4	5	6			D	S							@ERd	-	@(d:16+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:16, ERs), @ERd+	B	4	5	6				S	D						@ERd	-	@(d:16+ERs)					ERd32+1→ERd32			—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, ERs), @ERd-	B	4	5	6				S	D						@ERd	-	@(d:16+ERs)					ERd32-1→ERd32			—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, ERs), @+ERd	B	4	6	7				S	D					ERd32+1→ERd32	@ERd	-	@(d:16+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:16, ERs), @-ERd	B	4	6	7				S	D					ERd32-1→ERd32	@ERd	-	@(d:16+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:16, ERs), @(d:2, ERd)	B	4	6	7				SD							@(1/2/3+ERd)	-	@(d:16+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:16, ERs), @(d:16, ERd)	B	5	6	7				SD							@(d:16+ERd)	-	@(d:16+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:16, ERs), @(d:32, ERd)	B	6	6	8				SD							@(d:32+ERd)	-	@(d:16+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:16, ERs), @(d:16, Rd, B)	B	5	6	7				S	D						@(d:16+RdL)	-	@(d:16+ERs)							—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:16, ERs), @(d:16, Rd, W)	B	5	6	7				S	D						@(d:16+Rd)	-	@(d:16+ERs)							—	↑	↓	↑	↓	↑	↓	

算術演算命令 (39)

命令	ニーモニック	アドレスングモード												オペレーション ^{a)}					コンディションコード ^{b)}												
		サイズ	命令長	実行 16ビット命令フランチ ステップ ^{c)}	#Px	Rn	@ERN	@d(ERN)	@d(RnL)/Rn/W/ERnL	@ERn/ERn+/ERn-/ERn	@aa:9/aa:16/aa:32	-	I	オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C					
																オペレーション 3															
CMP	CMP.B @(d:16,ERs),@(d:16,ERdL)	B	5	6	7			S	D							@(d:16+ERd)	-	@(d:16+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:16,ERs),@(d:32,Rd.B)	B	6	6	8			S	D							@(d:32+RdL)	-	@(d:16+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:16,ERs),@(d:32,Rd.W)	B	6	6	8			S	D							@(d:32+Rd)	-	@(d:16+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:16,ERs),@(d:32,ERdL)	B	6	6	8			S	D							@(d:32+ERd)	-	@(d:16+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:16,ERs),@aa:16	B	5	5	7			S		D						@aa:16	-	@(d:16+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:16,ERs),@aa:32	B	6	5	8			S		D						@aa:32	-	@(d:16+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@ERd	B	5	5	7			D	S							@ERd	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@ERd+	B	5	5	7			S		D						@ERd	-	@(d:32+ERs)							ERd32+1→ERd32	—	↑	↓	↓	↓	↓
	CMP.B @(d:32,ERs),@ERd-	B	5	5	7			S		D						@ERd	-	@(d:32+ERs)							ERd32-1→ERd32	—	↑	↓	↓	↓	↓
	CMP.B @(d:32,ERs),@+ERd	B	5	6	8			S		D					ERd32+1→ERd32	@ERd	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@-ERd	B	5	6	8			S		D					ERd32-1→ERd32	@ERd	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@(d:2,ERd)	B	5	6	8				SD							@(1/2/3+ERd)	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@(d:16,ERd)	B	6	6	8				SD							@(d:16+ERd)	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@(d:32,ERd)	B	7	6	9				SD							@(d:32+ERd)	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@(d:16,Rd.B)	B	6	6	8				S	D						@(d:16+RdL)	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@(d:16,Rd.W)	B	6	6	8				S	D						@(d:16+Rd)	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@(d:16,ERdL)	B	6	6	8				S	D						@(d:16+ERd)	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@(d:32,Rd.B)	B	7	6	9				S	D						@(d:32+RdL)	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@(d:32,Rd.W)	B	7	6	9				S	D						@(d:32+Rd)	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@(d:32,ERdL)	B	7	6	9				S	D						@(d:32+ERd)	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@aa:16	B	6	5	8				S		D					@aa:16	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:32,ERs),@aa:32	B	7	5	9				S		D					@aa:32	-	@(d:32+ERs)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:16,Rs.B),@ERd	B	4	5	6					D	S					@ERd	-	@(d:16+RsL)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:16,Rs.B),@ERd+	B	4	5	6					S	D					@ERd	-	@(d:16+RsL)							ERd32+1→ERd32	—	↑	↓	↓	↓	↓
	CMP.B @(d:16,Rs.B),@ERd-	B	4	5	6					S	D					@ERd	-	@(d:16+RsL)							ERd32-1→ERd32	—	↑	↓	↓	↓	↓
	CMP.B @(d:16,Rs.B),@+ERd	B	4	6	7					S	D				ERd32+1→ERd32	@ERd	-	@(d:16+RsL)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:16,Rs.B),@-ERd	B	4	6	7					S	D				ERd32-1→ERd32	@ERd	-	@(d:16+RsL)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:16,Rs.B),@(d:2,ERd)	B	4	6	7				D	S						@(1/2/3+ERd)	-	@(d:16+RsL)							—	↑	↓	↓	↓	↓	
	CMP.B @(d:16,Rs.B),@(d:16,ERd)	B	5	6	7				D	S						@(d:16+ERd)	-	@(d:16+RsL)							—	↑	↓	↓	↓	↓	

2. 各命令の説明

算術演算命令 (40)

命令	ニーモニック	実行 ステータス										アドレッシングモード					オペレーション ^{a)}					コンディションコード ^{a)}														
		サイズ	命令長	優先値	16ビット命令フラグ			Fxx	Fh	@ERN	@ (d, ERn)	@ (d, RnL, B/Rn, W/ERn, L)	@ ERn @ ERn+ @ ERn+ @ ERn	@ aa:8 @ aa:16 @ aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C								
					#xx	Fh	@ERN											オペレーション3	オペレーション3	オペレーション3																
CMP	CMP.B @(d:16, Rs.B), @(d:32, ERd)	B	6	6	8						D	S						@(d:32+ERd)	-	@(d:16+RsL)									—	↑	↓	↑	↓	↑	↓	
	CMP.B @(d:16, Rs.B), @(d:16, Rd.B)	B	5	6	7							SD							@(d:16+RdL)	-	@(d:16+RsL)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.B), @(d:16, Rd.W)	B	5	6	7							SD							@(d:16+Rd)	-	@(d:16+RsL)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.B), @(d:16, ERd.L)	B	5	6	7							SD							@(d:16+ERd)	-	@(d:16+RsL)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.B), @(d:32, Rd.B)	B	6	6	8							SD							@(d:32+RdL)	-	@(d:16+RsL)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.B), @(d:32, Rd.W)	B	6	6	8							SD							@(d:32+Rd)	-	@(d:16+RsL)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.B), @(d:32, ERd.L)	B	6	6	8							SD							@(d:32+ERd)	-	@(d:16+RsL)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.B), @aa:16	B	5	5	7							S	D						@aa:16	-	@(d:16+RsL)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.B), @aa:32	B	6	5	8							S	D						@aa:32	-	@(d:16+RsL)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @ERd	B	4	5	6						D	S							@ERd	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @ERd+	B	4	5	6							S	D						@ERd	-	@(d:16+Rs)					ERd32+1→ERd32				—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @ERd-	B	4	5	6							S	D						@ERd	-	@(d:16+Rs)					ERd32-1→ERd32				—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @+ERd	B	4	6	7							S	D				ERd32+1→ERd32		@ERd	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @-ERd	B	4	6	7							S	D				ERd32-1→ERd32		@ERd	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @(d:2, ERd)	B	4	6	7						D	S							@(1/2/3+ERd)	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @(d:16, ERd)	B	5	6	7						D	S							@(d:16+ERd)	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @(d:32, ERd)	B	6	6	8						D	S							@(d:32+ERd)	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @(d:16, Rd.B)	B	5	6	7							SD							@(d:16+RdL)	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @(d:16, Rd.W)	B	5	6	7							SD							@(d:16+Rd)	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @(d:16, ERd.L)	B	5	6	7							SD							@(d:16+ERd)	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @(d:32, Rd.B)	B	6	6	8							SD							@(d:32+RdL)	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @(d:32, Rd.W)	B	6	6	8							SD							@(d:32+Rd)	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @(d:32, ERd.L)	B	6	6	8							SD							@(d:32+ERd)	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @aa:16	B	5	5	7							S	D						@aa:16	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, Rs.W), @aa:32	B	6	5	8							S	D						@aa:32	-	@(d:16+Rs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, ERs.L), @ERd	B	4	5	6						D	S							@ERd	-	@(d:16+ERs)									—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, ERs.L), @ERd+	B	4	5	6							S	D						@ERd	-	@(d:16+ERs)					ERd32+1→ERd32				—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, ERs.L), @ERd-	B	4	5	6							S	D						@ERd	-	@(d:16+ERs)					ERd32-1→ERd32				—	↑	↓	↑	↓	↑	↓
	CMP.B @(d:16, ERs.L), @+ERd	B	4	6	7							S	D					ERd32+1→ERd32	@ERd	-	@(d:16+ERs)									—	↑	↓	↑	↓	↑	↓

算術演算命令 (41)

命令	ニーモニック	サイズ	命令長	実行	16ビット命令フラグ ¹⁾ #xx	アドレッシングモード											オペレーション ²⁾					コンディションコード ³⁾														
						#xx	Rn	@ERn	@ERn	@RnL/BRn/WERnL	@ERn+/@ERn+/@ERn	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C										
CMP	CMP.B @(d:16,ERs.L),@-ERd	B	4	6	7					S	D										ERd32-1→ERd32	@ERd	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓			
	CMP.B @(d:16,ERs.L),@(d:2,ERd)	B	4	6	7					D	S												@(1/2/3+ERd)	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:16,ERs.L),@(d:16,ERd)	B	5	6	7					D	S												@(d:16+ERd)	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:16,ERs.L),@(d:32,ERd)	B	6	6	8						D	S											@(d:32+ERd)	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:16,ERs.L),@(d:16,Rd,B)	B	5	6	7							SD											@(d:16+RdL)	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:16,ERs.L),@(d:16,Rd,W)	B	5	6	7							SD											@(d:16+Rd)	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:16,ERs.L),@(d:16,ERd.L)	B	5	6	7							SD											@(d:16+ERd)	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:16,ERs.L),@(d:32,Rd,B)	B	6	6	8							SD											@(d:32+RdL)	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:16,ERs.L),@(d:32,Rd,W)	B	6	6	8							SD											@(d:32+Rd)	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:16,ERs.L),@(d:32,ERd.L)	B	6	6	8							SD											@(d:32+ERd)	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:16,ERs.L),@aa:16	B	5	5	7							S		D									@aa:16	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:16,ERs.L),@aa:32	B	6	5	8							S		D									@aa:32	-	@(d:16+ERs)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@ERd	B	5	5	7					D		S											@ERd	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@ERd+	B	5	5	7							S	D										@ERd	-	@(d:32+RsL)				ERd32+1→ERd32	—	↓	↑	↓	↓	↓	
	CMP.B @(d:32,Rs,B),@ERd-	B	5	5	7							S	D										@ERd	-	@(d:32+RsL)				ERd32-1→ERd32	—	↓	↑	↓	↓	↓	
	CMP.B @(d:32,Rs,B),@+ERd	B	5	6	8							S	D										ERd32+1→ERd32	@ERd	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓	
	CMP.B @(d:32,Rs,B),@-ERd	B	5	6	8							S	D										ERd32-1→ERd32	@ERd	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓	
	CMP.B @(d:32,Rs,B),@(d:2,ERd)	B	5	6	8							D	S										@(1/2/3+ERd)	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@(d:16,ERd)	B	6	6	8							D	S										@(d:16+ERd)	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@(d:32,ERd)	B	7	6	9							D	S										@(d:32+ERd)	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@(d:16,Rd,B)	B	6	6	8								SD										@(d:16+RdL)	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@(d:16,Rd,W)	B	6	6	8								SD										@(d:16+Rd)	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@(d:16,ERd.L)	B	6	6	8								SD										@(d:16+ERd)	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@(d:32,Rd,B)	B	7	6	9								SD										@(d:32+RdL)	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@(d:32,Rd,W)	B	7	6	9								SD										@(d:32+Rd)	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@(d:32,ERd.L)	B	7	6	9								SD										@(d:32+ERd)	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@aa:16	B	6	5	8							S		D									@aa:16	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
	CMP.B @(d:32,Rs,B),@aa:32	B	7	5	9							S		D									@aa:32	-	@(d:32+RsL)				—	↓	↑	↓	↓	↓		
CMP.B @(d:32,Rs,W),@ERd	B	5	5	7					D		S											@ERd	-	@(d:32+Rs)				—	↓	↑	↓	↓	↓			

2. 各命令の説明

算術演算命令 (42)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグ #xx	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}										
					#xx	Rn	@ERn	@ERn	@d(RnL, B/Rn, W/ERn, L)	@ERn @ERn+ @ERn+ @ERn	@aa:R @aa:16 @aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
CMP	CMP.B @(d:32, Rs, W), @ERd+	B	5	5	7					S	D					@ERd	-	@(d:32+Rs)			ERd32+1→ERd32	—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @ERd-	B	5	5	7					S	D					@ERd	-	@(d:32+Rs)			ERd32-1→ERd32	—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @+ERd	B	5	6	8					S	D				ERd32+1→ERd32	@ERd	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @-ERd	B	5	6	8					S	D				ERd32-1→ERd32	@ERd	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @(d:2, ERd)	B	5	6	8					D	S					@(1/2/3+ERd)	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @(d:16, ERd)	B	6	6	8					D	S					@(d:16+ERd)	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @(d:32, ERd)	B	7	6	9					D	S					@(d:32+ERd)	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @(d:16, Rd, B)	B	6	6	8						SD					@(d:16+RdL)	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @(d:16, Rd, W)	B	6	6	8						SD					@(d:16+Rd)	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @(d:16, ERd, L)	B	6	6	8						SD					@(d:16+ERd)	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @(d:32, Rd, B)	B	7	6	9						SD					@(d:32+RdL)	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @(d:32, Rd, W)	B	7	6	9						SD					@(d:32+Rd)	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @(d:32, ERd, L)	B	7	6	9						SD					@(d:32+ERd)	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @aa:16	B	6	5	8						S	D				@aa:16	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, Rs, W), @aa:32	B	7	5	9						S	D				@aa:32	-	@(d:32+Rs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @ERd	B	5	5	7						D	S				@ERd	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @ERd+	B	5	5	7						S	D				@ERd	-	@(d:32+ERs)				ERd32+1→ERd32	—	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @ERd-	B	5	5	7						S	D				@ERd	-	@(d:32+ERs)				ERd32-1→ERd32	—	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @+ERd	B	5	6	8						S	D				ERd32+1→ERd32	@ERd	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @-ERd	B	5	6	8						S	D				ERd32-1→ERd32	@ERd	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @(d:2, ERd)	B	5	6	8						D	S				@(1/2/3+ERd)	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @(d:16, ERd)	B	6	6	8						D	S				@(d:16+ERd)	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @(d:32, ERd)	B	7	6	9						D	S				@(d:32+ERd)	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @(d:16, Rd, B)	B	6	6	8							SD				@(d:16+RdL)	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @(d:16, Rd, W)	B	6	6	8							SD				@(d:16+Rd)	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @(d:16, ERd, L)	B	6	6	8							SD				@(d:16+ERd)	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @(d:32, Rd, B)	B	7	6	9							SD				@(d:32+RdL)	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @(d:32, Rd, W)	B	7	6	9							SD				@(d:32+Rd)	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕	⇕
	CMP.B @(d:32, ERs, L), @(d:32, ERd, L)	B	7	6	9							SD				@(d:32+ERd)	-	@(d:32+ERs)				—	⇕	⇕	⇕	⇕	⇕	⇕

算術演算命令 (43)

命令	ニーモニック	サイズ	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}																	
			命令長 16 ビット	実行 ステージ ^{b)}	#Pxx	Rn	@ERN	@RnL	@RnL/BRn/WERnL	@ERN/ERN+/@ERN+/@ERN	@aa:R/@aa:16/@aa:32	I	オペレーション1			オペレーション2		オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C								
													B	6	5	8	S	D																		
													6	5	8	S	D																			
CMP	CMP.B @(d:32,ERs.L),@aa:16	B	6	5	8				S	D						@aa:16	-	@(d:32+ERs)						—	↕	↕	↕	↕	↕							
	CMP.B @(d:32,ERs.L),@aa:32	B	7	5	9				S	D						@aa:32	-	@(d:32+ERs)						—	↕	↕	↕	↕	↕							
	CMP.B @aa:16,@ERd	B	3	3	5		D			S						@ERd	-	@aa:16						—	↕	↕	↕	↕	↕							
	CMP.B @aa:16,@ERd+	B	3	3	5				D	S						@ERd	-	@aa:16				ERd32+1→ERd32		—	↕	↕	↕	↕	↕							
	CMP.B @aa:16,@ERd-	B	3	3	5				D	S						@ERd	-	@aa:16				ERd32-1→ERd32		—	↕	↕	↕	↕	↕							
	CMP.B @aa:16,@+ERd	B	3	4	6				D	S					ERd32+1→ERd32	@ERd	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@-ERd	B	3	4	6				D	S					ERd32-1→ERd32	@ERd	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@(d:2,ERd)	B	3	4	6			D		S						@(1/2/3+ERd)	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@(d:16,ERd)	B	4	4	6			D		S						@(d:16+ERd)	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@(d:32,ERd)	B	5	4	7			D		S						@(d:32+ERd)	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@(d:16,Rd.B)	B	4	4	6			D		S						@(d:16+RdL)	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@(d:16,Rd.W)	B	4	4	6			D		S						@(d:16+Rd)	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@(d:16,ERd.L)	B	4	4	6			D		S						@(d:16+ERd)	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@(d:32,Rd.B)	B	5	4	7			D		S						@(d:32+RdL)	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@(d:32,Rd.W)	B	5	4	7			D		S						@(d:32+Rd)	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@(d:32,ERd.L)	B	5	4	7			D		S						@(d:32+ERd)	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@aa:16	B	4	3	6					SD						@aa:16	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:16,@aa:32	B	5	3	7					SD						@aa:32	-	@aa:16						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@ERd	B	4	3	6		D			S						@ERd	-	@aa:32						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@ERd+	B	4	3	6				D	S						@ERd	-	@aa:32				ERd32+1→ERd32		—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@ERd-	B	4	3	6				D	S						@ERd	-	@aa:32				ERd32-1→ERd32		—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@+ERd	B	4	4	7				D	S					ERd32+1→ERd32	@ERd	-	@aa:32						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@-ERd	B	4	4	7				D	S					ERd32-1→ERd32	@ERd	-	@aa:32						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@(d:2,ERd)	B	4	4	7			D		S						@(1/2/3+ERd)	-	@aa:32						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@(d:16,ERd)	B	5	4	7			D		S						@(d:16+ERd)	-	@aa:32						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@(d:32,ERd)	B	6	4	8			D		S						@(d:32+ERd)	-	@aa:32						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@(d:16,Rd.B)	B	5	4	7			D		S						@(d:16+RdL)	-	@aa:32						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@(d:16,Rd.W)	B	5	4	7			D		S						@(d:16+Rd)	-	@aa:32						—	↕	↕	↕	↕	↕	↕						
	CMP.B @aa:32,@(d:16,ERd.L)	B	5	4	7			D		S						@(d:16+ERd)	-	@aa:32						—	↕	↕	↕	↕	↕	↕						

算術演算命令 (44)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}	コンディションコード ^{a)}																						
					16ビット命令フラグ	#xx	Rn	@ERn	@d(Rn, B/Rn, W/ERn, L)	@ERn@ERn+/@ERn+/@ERn	@aa:R/@aa:R/@aa:32		オペレーション1	オペレーション2		オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C												
CMP	CMP.B @aa:32, @(d:32, Rd, B)	B	6	4	8													@(d:32+RdL)	- @aa:32																			
	CMP.B @aa:32, @(d:32, Rd, W)	B	6	4	8													@(d:32+Rd)	- @aa:32																			
	CMP.B @aa:32, @(d:32, ERd, L)	B	6	4	8													@(d:32+ERd)	- @aa:32																			
	CMP.B @aa:32, @aa:16	B	5	3	7													@aa:16	- @aa:32																			
	CMP.B @aa:32, @aa:32	B	6	3	8													@aa:32	- @aa:32																			
	CMP.W #xx:3, Rd	W	1	1	1	S	D											Rd16	- #xx:3																			
	CMP.W #xx:16, Rd	W	2	1	2	S	D											Rd16	- #xx																			
	CMP.W #xx:3, @ERd	W	2	2	3	S		D										@ERd	- #xx:3																			
	CMP.W #xx:3, @aa:16	W	3	2	4	S												@aa:16	- #xx:3																			
	CMP.W #xx:3, @aa:32	W	4	2	5	S												@aa:32	- #xx:3																			
	CMP.W #xx:16, @ERd	W	3	3	4	S		D										@ERd	- #xx																			
	CMP.W #xx:16, @ERd+	W	3	3	4	S												@ERd	- #xx																			
	CMP.W #xx:16, @ERd-	W	3	3	4	S												@ERd	- #xx																			
	CMP.W #xx:16, @+ERd	W	3	4	4	S												ERd32+2→ERd32	@ERd	- #xx																		
	CMP.W #xx:16, @-ERd	W	3	4	4	S												ERd32-2→ERd32	@ERd	- #xx																		
	CMP.W #xx:16, @(d:2, ERd)	W	3	4	4	S												@(2/4/6+ERd)	- #xx																			
	CMP.W #xx:16, @(d:16, ERd)	W	4	4	5	S												@(d:16+ERd)	- #xx																			
	CMP.W #xx:16, @(d:32, ERd)	W	5	4	6	S												@(d:32+ERd)	- #xx																			
	CMP.W #xx:16, @(d:16, Rd, B)	W	4	4	5	S												@(d:16+RdL<<1)	- #xx																			
	CMP.W #xx:16, @(d:16, Rd, W)	W	4	4	5	S												@(d:16+Rd<<1)	- #xx																			
	CMP.W #xx:16, @(d:16, ERdL)	W	4	4	5	S												@(d:16+ERd<<1)	- #xx																			
	CMP.W #xx:16, @(d:32, Rd, B)	W	5	4	6	S												@(d:32+RdL<<1)	- #xx																			
	CMP.W #xx:16, @(d:32, Rd, W)	W	5	4	6	S												@(d:32+Rd<<1)	- #xx																			
	CMP.W #xx:16, @(d:32, ERdL)	W	5	4	6	S												@(d:32+ERd<<1)	- #xx																			
	CMP.W #xx:16, @aa:16	W	4	3	5	S												@aa:16	- #xx																			
	CMP.W #xx:16, @aa:32	W	5	3	6	S												@aa:32	- #xx																			
	CMP.W Rs, Rd	W	1	1	1														Rd16	- Rs16																		
	CMP.W Rs, @ERd	W	2	3	3	S		D										@ERd	- Rs16																			
	CMP.W Rs, @ERd+	W	2	3	3	S												@ERd	- Rs16																			

算術演算命令 (45)

命令	ニーモニック	サイズ	命令長	実行 ステータス	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{b)}								
					16ビット命令フェッチ	#xx	Rn	@ERn	@d(RnL,B/Rn,W/ERn,L)	@ERn+/@ERn+/@ERn+/@ERn	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C				
CMP	CMP.W Rs,@ERd-	W	2	3	3								D			@ERd	-	Rs16					ERd32-2→ERd32	—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@+ERd	W	2	4	4	S							D		ERd32+2→ERd32	@ERd	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@-ERd	W	2	4	4	S							D		ERd32-2→ERd32	@ERd	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@(d:2,ERd)	W	2	4	4	S		D								@(2/4/6+ERd)	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@(d:16,ERd)	W	3	4	4	S		D								@(d:16+ERd)	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@(d:32,ERd)	W	4	4	5	S		D								@(d:32+ERd)	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@(d:16,Rd,B)	W	3	4	4	S			D							@(d:16+RdL<<1)	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@(d:16,Rd,W)	W	3	4	4	S			D							@(d:16+Rd<<1)	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@(d:16,ERd,L)	W	3	4	4	S			D							@(d:16+ERd<<1)	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@(d:32,Rd,B)	W	4	4	5	S			D							@(d:32+RdL<<1)	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@(d:32,Rd,W)	W	4	4	5	S			D							@(d:32+Rd<<1)	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@(d:32,ERd,L)	W	4	4	5	S			D							@(d:32+ERd<<1)	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@aa:16	W	3	3	4	S							D			@aa:16	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W Rs,@aa:32	W	4	3	5	S							D			@aa:32	-	Rs16						—	⇄	⇄	⇄	⇄	⇄
	CMP.W @ERs,Rd	W	2	2	3	D	S									Rd16	-	@ERs						—	⇄	⇄	⇄	⇄	⇄
	CMP.W @ERs+,Rd	W	2	3	3	D								S		Rd16	-	@ERs						—	⇄	⇄	⇄	⇄	⇄
	CMP.W @ERs-,Rd	W	2	3	3	D								S		Rd16	-	@ERs						—	⇄	⇄	⇄	⇄	⇄
	CMP.W @+ERs,Rd	W	2	4	4	D								S		Rd16	-	@ERs						—	⇄	⇄	⇄	⇄	⇄
	CMP.W @-ERs,Rd	W	2	4	4	D								S		Rd16	-	@ERs						—	⇄	⇄	⇄	⇄	⇄
	CMP.W @(d:2,ERs),Rd	W	2	4	4	D	S									Rd16	-	@(2/4/6+ERs)						—	⇄	⇄	⇄	⇄	⇄
	CMP.W @(d:16,ERs),Rd	W	3	4	4	D	S									Rd16	-	@(d:16+ERs)						—	⇄	⇄	⇄	⇄	⇄
	CMP.W @(d:32,ERs),Rd	W	4	4	5	D	S									Rd16	-	@(d:32+ERs)						—	⇄	⇄	⇄	⇄	⇄
	CMP.W @(d:16,Rs,B),Rd	W	3	4	4	D		S								Rd16	-	@(d:16+RsL<<1)						—	⇄	⇄	⇄	⇄	⇄
CMP.W @(d:16,Rs,W),Rd	W	3	4	4	D		S								Rd16	-	@(d:16+Rs<<1)						—	⇄	⇄	⇄	⇄	⇄	
CMP.W @(d:16,ERs,L),Rd	W	3	4	4	D		S								Rd16	-	@(d:16+ERs<<1)						—	⇄	⇄	⇄	⇄	⇄	
CMP.W @(d:32,Rs,B),Rd	W	4	4	5	D		S								Rd16	-	@(d:32+RsL<<1)						—	⇄	⇄	⇄	⇄	⇄	
CMP.W @(d:32,Rs,W),Rd	W	4	4	5	D		S								Rd16	-	@(d:32+Rs<<1)						—	⇄	⇄	⇄	⇄	⇄	
CMP.W @(d:32,ERs,L),Rd	W	4	4	5	D		S								Rd16	-	@(d:32+ERs<<1)						—	⇄	⇄	⇄	⇄	⇄	
CMP.W @aa:16,Rd	W	3	2	4	D							S			Rd16	-	@aa:16						—	⇄	⇄	⇄	⇄	⇄	

2. 各命令の説明

算術演算命令 (46)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フレッチ ステータス	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}												
					#xx	D	Rn	@ERn	@RnL	@RnL/BRn/WRnL	@ERn/ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C							
CMP	CMP.W @aa:32,Rd	W	4	2	5		D									Rd16	-	@aa:32									—	↑	↓	↑	↓	↑	↓
	CMP.W @ERs,@ERd	W	2	3	4			SD								@ERd	-	@ERs									—	↑	↓	↑	↓	↑	↓
	CMP.W @ERs,@ERd+	W	2	3	4				S		D					@ERd	-	@ERs				ERd32+2→ERd32				—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@ERd-	W	2	3	4				S		D					@ERd	-	@ERs				ERd32-2→ERd32				—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@+ERd	W	2	4	5				S		D				ERd32+2→ERd32	@ERd	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@-ERd	W	2	4	5				S		D				ERd32-2→ERd32	@ERd	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@(d:2,ERd)	W	2	4	5				S	D						@(2/4/6+ERd)	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@(d:16,ERd)	W	3	4	5				S	D						@(d:16+ERd)	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@(d:32,ERd)	W	4	4	6				S	D						@(d:32+ERd)	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@(d:16,Rd.B)	W	3	4	5				S		D					@(d:16+Rd<<1)	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@(d:16,Rd.W)	W	3	4	5				S		D					@(d:16+Rd<<1)	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@(d:16,ERd.L)	W	3	4	5				S		D					@(d:16+ERd<<1)	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@(d:32,Rd.B)	W	4	4	6				S		D					@(d:32+Rd<<1)	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@(d:32,Rd.W)	W	4	4	6				S		D					@(d:32+Rd<<1)	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@(d:32,ERd.L)	W	4	4	6				S		D					@(d:32+ERd<<1)	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@aa:16	W	3	3	5				S			D				@aa:16	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs,@aa:32	W	4	3	6				S			D				@aa:32	-	@ERs								—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@ERd	W	3	4	5					D		S				@ERd	-	@ERs	ERs32+2→ERs32							—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@ERd+	W	3	4	5							S				@ERd	-	@ERs	ERs32+2→ERs32	ERd32+2→ERd32						—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@ERd-	W	3	4	5							S				@ERd	-	@ERs	ERs32+2→ERs32	ERd32-2→ERd32						—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@+ERd	W	3	5	6							S			ERd32+2→ERd32	@ERd	-	@ERs	ERs32+2→ERs32							—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@-ERd	W	3	5	6							S			ERd32-2→ERd32	@ERd	-	@ERs	ERs32+2→ERs32							—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@(d:2,ERd)	W	3	5	6						D	S				@(2/4/6+ERd)	-	@ERs	ERs32+2→ERs32							—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@(d:16,ERd)	W	4	5	6					D	S					@(d:16+ERd)	-	@ERs	ERs32+2→ERs32							—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@(d:32,ERd)	W	5	5	7					D	S					@(d:32+ERd)	-	@ERs	ERs32+2→ERs32							—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@(d:16,Rd.B)	W	4	5	6						D	S				@(d:16+Rd<<1)	-	@ERs	ERs32+2→ERs32							—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@(d:16,Rd.W)	W	4	5	6						D	S				@(d:16+Rd<<1)	-	@ERs	ERs32+2→ERs32							—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@(d:16,ERd.L)	W	4	5	6						D	S				@(d:16+ERd<<1)	-	@ERs	ERs32+2→ERs32							—	↑	↓	↑	↓	↑	↓	
	CMP.W @ERs+,@(d:32,Rd.B)	W	5	5	7						D	S				@(d:32+Rd<<1)	-	@ERs	ERs32+2→ERs32							—	↑	↓	↑	↓	↑	↓	

算術演算命令 (47)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステージ*	アドレッシングモード						オペレーション ^{a)}					コンディションコード ^{a)}									
					#xx	Rn	@ERn	@(d,ERn)	@d,RnL,B/Rn,W/ERn,L	@ERn,@ERn+,@ERn-,@ERn	@aa:8/@aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
															オペレーション3	オペレーション3	オペレーション3								
CMP	CMP.W @ERs+,@(d:32,Rd,W)	W	5	5	7									@(d:32+Rd<<1)	- @ERs	ERs32+2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs+,@(d:32,ERd,L)	W	5	5	7									@(d:32+ERd<<1)	- @ERs	ERs32+2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs+,@aa:16	W	4	4	6									@aa:16	- @ERs	ERs32+2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs+,@aa:32	W	5	4	7									@aa:32	- @ERs	ERs32+2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@ERd	W	3	4	5		D							@ERd	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@ERd+	W	3	4	5					SD				@ERd	- @ERs	ERs32-2→ERs32	ERd32+2→ERd32		—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@ERd-	W	3	4	5					SD				@ERd	- @ERs	ERs32-2→ERs32	ERd32+2→ERd32		—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@+ERd	W	3	5	6					SD			ERd32+2→ERd32	@ERd	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@-ERd	W	3	5	6					SD			ERd32+2→ERd32	@ERd	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@(d:2,ERd)	W	3	5	6			D		S				@(2/4/6+ERd)	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@(d:16,ERd)	W	4	5	6				D		S			@(d:16+ERd)	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@(d:32,ERd)	W	5	5	7					D				@(d:32+ERd)	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@(d:16,Rd,B)	W	4	5	6				D		S			@(d:16+Rd<<1)	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@(d:16,Rd,W)	W	4	5	6				D		S			@(d:16+Rd<<1)	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@(d:16,ERd,L)	W	4	5	6				D		S			@(d:16+ERd<<1)	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@(d:32,Rd,B)	W	5	5	7				D		S			@(d:32+Rd<<1)	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@(d:32,Rd,W)	W	5	5	7				D		S			@(d:32+Rd<<1)	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@(d:32,ERd,L)	W	5	5	7				D		S			@(d:32+ERd<<1)	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@aa:16	W	4	4	6					S	D			@aa:16	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @ERs-,@aa:32	W	5	4	7					S	D			@aa:32	- @ERs	ERs32-2→ERs32			—	↓	↓	↓	↓	↓	
	CMP.W @+ERs,@ERd	W	3	5	5			D		S		ERs32+2→ERs32	@ERd	- @ERs					—	↓	↓	↓	↓	↓	
	CMP.W @+ERs,@ERd+	W	3	5	5					SD		ERs32+2→ERs32	@ERd	- @ERs			ERd32+2→ERd32		—	↓	↓	↓	↓	↓	
	CMP.W @+ERs,@ERd-	W	3	5	5					SD		ERs32+2→ERs32	@ERd	- @ERs			ERd32+2→ERd32		—	↓	↓	↓	↓	↓	
	CMP.W @+ERs,@+ERd	W	3	6	6					SD		ERs32+2→ERs32	ERd32+2→ERd32	@ERd	- @ERs			—	↓	↓	↓	↓	↓	↓	
	CMP.W @+ERs,@-ERd	W	3	6	6					SD		ERs32+2→ERs32	ERd32+2→ERd32	@ERd	- @ERs			—	↓	↓	↓	↓	↓	↓	
	CMP.W @+ERs,@(d:2,ERd)	W	3	6	6			D		S		ERs32+2→ERs32	@(2/4/6+ERd)	- @ERs				—	↓	↓	↓	↓	↓	↓	
	CMP.W @+ERs,@(d:16,ERd)	W	4	6	6				D		S	ERs32+2→ERs32	@(d:16+ERd)	- @ERs				—	↓	↓	↓	↓	↓	↓	
	CMP.W @+ERs,@(d:32,ERd)	W	5	6	7				D		S	ERs32+2→ERs32	@(d:32+ERd<<1)	- @ERs				—	↓	↓	↓	↓	↓	↓	
	CMP.W @+ERs,@(d:16,Rd,B)	W	4	6	6				D		S	ERs32+2→ERs32	@(d:16+Rd<<1)	- @ERs				—	↓	↓	↓	↓	↓	↓	



算術演算命令 (48)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード												オペレーション ^{a)}					コンディションコード ^{a)}								
					#xx	Rn	@ERn	@d(Rn, B/Rn, W/ERn, L)	@ERn@ERn+/@ERn-/@ERn	@aa:9/@aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C						
														#xx	Rn	@ERn									@d(Rn, B/Rn, W/ERn, L)	@ERn@ERn+/@ERn-/@ERn	@aa:9/@aa:16/@aa:32	オペレーション3		
CMP	CMP.W @+ERs, @(d:16,Rd,W)	W	4	6	6				D	S				ERS32+2→ERs32		@(d:16+Rd<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @+ERs, @(d:16,ERd,L)	W	4	6	6				D	S				ERS32+2→ERs32		@(d:16+ERd<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @+ERs, @(d:32,Rd,B)	W	5	6	7				D	S				ERS32+2→ERs32		@(d:32+RdL<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @+ERs, @(d:32,Rd,W)	W	5	6	7				D	S				ERS32+2→ERs32		@(d:32+Rd<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @+ERs, @(d:32,ERd,L)	W	5	6	7				D	S				ERS32+2→ERs32		@(d:32+ERd<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @+ERs, @aa:16	W	4	5	6				S	D				ERS32+2→ERs32		@aa:16	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @+ERs, @aa:32	W	5	5	7				S	D				ERS32+2→ERs32		@aa:32	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @ERd	W	3	5	5		D			S				ERS32-2→ERs32		@ERd	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @ERd+	W	3	5	5					SD				ERS32-2→ERs32		@ERd	- @ERs							ERd32+2→ERd32	—	⇄	⇄	⇄	⇄	⇄
	CMP.W @-ERs, @ERd-	W	3	5	5					SD				ERS32-2→ERs32		@ERd	- @ERs							ERd32-2→ERd32	—	⇄	⇄	⇄	⇄	⇄
	CMP.W @-ERs, @+ERd	W	3	6	6					SD				ERS32-2→ERs32	ERd32+2→ERd32	@ERd	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @-ERd	W	3	6	6					SD				ERS32-2→ERs32	ERd32-2→ERd32	@ERd	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @(d:2,ERd)	W	3	6	6			D		S				ERS32-2→ERs32		@(2/4/6+ERd)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @(d:16,ERd)	W	4	6	6				D	S				ERS32-2→ERs32		@(d:16+ERd)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @(d:32,ERd)	W	5	6	7				D	S				ERS32-2→ERs32		@(d:32+ERd)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @(d:16,Rd,B)	W	4	6	6				D	S				ERS32-2→ERs32		@(d:16+RdL<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @(d:16,Rd,W)	W	4	6	6				D	S				ERS32-2→ERs32		@(d:16+Rd<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @(d:16,ERd,L)	W	4	6	6				D	S				ERS32-2→ERs32		@(d:16+ERd<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @(d:32,Rd,B)	W	5	6	7				D	S				ERS32-2→ERs32		@(d:32+RdL<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @(d:32,Rd,W)	W	5	6	7				D	S				ERS32-2→ERs32		@(d:32+Rd<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @(d:32,ERd,L)	W	5	6	7				D	S				ERS32-2→ERs32		@(d:32+ERd<<1)	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @aa:16	W	4	5	6				S	D				ERS32-2→ERs32		@aa:16	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @-ERs, @aa:32	W	5	5	7				S	D				ERS32-2→ERs32		@aa:32	- @ERs						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @(d:2,ERs), @ERd	W	3	5	5		D	S								@ERd	- @(2/4/6+ERs)						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @(d:2,ERs), @ERd+	W	3	5	5				S	D						@ERd	- @(2/4/6+ERs)							ERd32+2→ERd32	—	⇄	⇄	⇄	⇄	
	CMP.W @(d:2,ERs), @ERd-	W	3	5	5				S	D						@ERd	- @(2/4/6+ERs)							ERd32-2→ERd32	—	⇄	⇄	⇄	⇄	
	CMP.W @(d:2,ERs), @+ERd	W	3	6	6				S	D					ERd32+2→ERd32	@ERd	- @(2/4/6+ERs)						—	⇄	⇄	⇄	⇄	⇄		
	CMP.W @(d:2,ERs), @-ERd	W	3	6	6				S	D					ERd32-2→ERd32	@ERd	- @(2/4/6+ERs)						—	⇄	⇄	⇄	⇄	⇄		
CMP.W @(d:2,ERs), @(d:2,ERd)	W	3	6	6				SD							@(2/4/6+ERd)	- @(2/4/6+ERs)						—	⇄	⇄	⇄	⇄	⇄			

2. 各命令の説明

算術演算命令 (49)

命令	ニーモニック	サイズ	命令長 実行 16ビット命令フラッチ /Pxx	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{b)}																		
				#xx	Rn	Rn	Rn	Rn @ (Rn)	Rn @ (Rn, L)	Rn @ (Rn, W, ERn, L)											Rn @ (Rn, W, ERn, L)	Rn @ (Rn, W, ERn, L)	Rn @ (Rn, W, ERn, L)															
															オペレーション1													オペレーション2	オペレーション3		オペレーション4	オペレーション5						
															I	H	N	Z	V									C										
CMP	CMP.W @(d:2,ERs),@(d:16,ERd)	W	4	6	6									SD				@ (d:16+ERd)	-	@ (2/4/6+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:2,ERs),@(d:32,ERd)	W	5	6	7									SD				@ (d:32+ERd)	-	@ (2/4/6+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:2,ERs),@(d:16,Rd,B)	W	4	6	6				S	D				S	D			@ (d:16+RdL<<1)	-	@ (2/4/6+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:2,ERs),@(d:16,Rd,W)	W	4	6	6				S	D				S	D			@ (d:16+Rd<<1)	-	@ (2/4/6+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:2,ERs),@(d:16,ERd,L)	W	4	6	6				S	D				S	D			@ (d:16+ERd<<1)	-	@ (2/4/6+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:2,ERs),@(d:32,Rd,B)	W	5	6	7				S	D				S	D			@ (d:32+RdL<<1)	-	@ (2/4/6+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:2,ERs),@(d:32,Rd,W)	W	5	6	7				S	D				S	D			@ (d:32+Rd<<1)	-	@ (2/4/6+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:2,ERs),@(d:32,ERd,L)	W	5	6	7				S	D				S	D			@ (d:32+ERd<<1)	-	@ (2/4/6+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:2,ERs),@aa:16	W	4	5	6						S	D		S	D			@ aa:16	-	@ (2/4/6+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:2,ERs),@aa:32	W	5	5	7						S	D		S	D			@ aa:32	-	@ (2/4/6+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@ERd	W	4	5	6					D	S			S	D			@ ERd	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@ERd+	W	4	5	6					S	D			S	D			@ ERd	-	@ (d:16+ERs)				ERd32+2→ERd32		—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@ERd-	W	4	5	6					S	D			S	D			@ ERd	-	@ (d:16+ERs)				ERd32-2→ERd32		—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@+ERd	W	4	6	7					S	D			S	D			ERd32+2→ERd32	@ ERd	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓						
	CMP.W @(d:16,ERs),@-ERd	W	4	6	7					S	D			S	D			ERd32-2→ERd32	@ ERd	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓						
	CMP.W @(d:16,ERs),@(d:2,ERd)	W	4	6	7					SD				SD				@ (2/4/6+ERd)	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@(d:16,ERd)	W	5	6	7					SD				SD				@ (d:16+ERd)	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@(d:32,ERd)	W	6	6	8					SD				SD				@ (d:32+ERd)	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@(d:16,Rd,B)	W	5	6	7					S	D			S	D			@ (d:16+RdL<<1)	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@(d:16,Rd,W)	W	5	6	7					S	D			S	D			@ (d:16+Rd<<1)	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@(d:16,ERd,L)	W	5	6	7					S	D			S	D			@ (d:16+ERd<<1)	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@(d:32,Rd,B)	W	6	6	8					S	D			S	D			@ (d:32+RdL<<1)	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@(d:32,Rd,W)	W	6	6	8					S	D			S	D			@ (d:32+Rd<<1)	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@(d:32,ERd,L)	W	6	6	8					S	D			S	D			@ (d:32+ERd<<1)	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@aa:16	W	5	5	7					S	D			S	D			@ aa:16	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:16,ERs),@aa:32	W	6	5	8					S	D			S	D			@ aa:32	-	@ (d:16+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:32,ERs),@ERd	W	5	5	7					D	S			S	D			@ ERd	-	@ (d:32+ERs)						—	↓	↑	↓	↑	↓							
	CMP.W @(d:32,ERs),@ERd+	W	5	5	7					S	D			S	D			@ ERd	-	@ (d:32+ERs)				ERd32+2→ERd32		—	↓	↑	↓	↑	↓							
	CMP.W @(d:32,ERs),@ERd-	W	5	5	7					S	D			S	D			@ ERd	-	@ (d:32+ERs)				ERd32-2→ERd32		—	↓	↑	↓	↑	↓							

2. 各命令の説明

算術演算命令 (54)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フレッチャ ステータス	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}								
					#xx	Rn	@ERn	@Rn	@Rn,B/Rn,W/Rn,L	@ERn,@ERn+,@ERn-,@ERn	@aa:R/@aa:16/@aa:32		オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C
CMP	CMP.W @aa:16,@(d:32,ERd)	W	5	4	7					D	S			@(d:32+ERd)	- @aa:16				—	↑	↓	↔	↔	↔	
	CMP.W @aa:16,@(d:16,Rd,B)	W	4	4	6					D	S			@(d:16+Rd<<1)	- @aa:16				—	↑	↓	↔	↔	↔	
	CMP.W @aa:16,@(d:16,Rd,W)	W	4	4	6					D	S			@(d:16+Rd<<1)	- @aa:16				—	↑	↓	↔	↔	↔	
	CMP.W @aa:16,@(d:16,ERd,L)	W	4	4	6					D	S			@(d:16+ERd<<1)	- @aa:16				—	↑	↓	↔	↔	↔	
	CMP.W @aa:16,@(d:32,Rd,B)	W	5	4	7					D	S			@(d:32+Rd<<1)	- @aa:16				—	↑	↓	↔	↔	↔	
	CMP.W @aa:16,@(d:32,Rd,W)	W	5	4	7					D	S			@(d:32+Rd<<1)	- @aa:16				—	↑	↓	↔	↔	↔	
	CMP.W @aa:16,@(d:32,ERd,L)	W	5	4	7					D	S			@(d:32+ERd<<1)	- @aa:16				—	↑	↓	↔	↔	↔	
	CMP.W @aa:16,@aa:16	W	4	3	6							SD			@aa:16	- @aa:16				—	↑	↓	↔	↔	↔
	CMP.W @aa:16,@aa:32	W	5	3	7							SD			@aa:32	- @aa:16				—	↑	↓	↔	↔	↔
	CMP.W @aa:32,@ERd	W	4	3	6					D	S			@ERd	- @aa:32				—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@ERd+	W	4	3	6					D	S			@ERd	- @aa:32			ERd32+2→ERd32	—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@ERd-	W	4	3	6					D	S			@ERd	- @aa:32			ERd32-2→ERd32	—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@+ERd	W	4	4	7					D	S			ERd32+2→ERd32	@ERd	- @aa:32			—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@-ERd	W	4	4	7					D	S			ERd32-2→ERd32	@ERd	- @aa:32			—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@(d:2,ERd)	W	4	4	7					D	S			@(2/4/6+ERd)	- @aa:32				—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@(d:16,ERd)	W	5	4	7					D	S			@(d:16+ERd)	- @aa:32				—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@(d:32,ERd)	W	6	4	8					D	S			@(d:32+ERd)	- @aa:32				—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@(d:16,Rd,B)	W	5	4	7					D	S			@(d:16+Rd<<1)	- @aa:32				—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@(d:16,Rd,W)	W	5	4	7					D	S			@(d:16+Rd<<1)	- @aa:32				—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@(d:16,ERd,L)	W	5	4	7					D	S			@(d:16+ERd<<1)	- @aa:32				—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@(d:32,Rd,B)	W	6	4	8					D	S			@(d:32+Rd<<1)	- @aa:32				—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@(d:32,Rd,W)	W	6	4	8					D	S			@(d:32+Rd<<1)	- @aa:32				—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@(d:32,ERd,L)	W	6	4	8					D	S			@(d:32+ERd<<1)	- @aa:32				—	↑	↓	↔	↔	↔	
	CMP.W @aa:32,@aa:16	W	5	3	7							SD			@aa:16	- @aa:32				—	↑	↓	↔	↔	↔
	CMP.W @aa:32,@aa:32	W	6	3	8							SD			@aa:32	- @aa:32				—	↑	↓	↔	↔	↔
	CMP.L #xx:3,ERd	L	1	1	1	S	D								ERd32	- #xx:3				—	↑	↓	↔	↔	↔
	CMP.L #xx:16,ERd	L	2	1	2	S	D								ERd32	- #xx:16				—	↑	↓	↔	↔	↔
	CMP.L #xx:32,ERd	L	3	1	3	S	D								ERd32	- #xx				—	↑	↓	↔	↔	↔
	CMP.L #xx:16,@ERd	L	3	3	4	S	D			D					@ERd	- #xx:16				—	↑	↓	↔	↔	↔

算術演算命令 (55)

命令	ニーモニック	サイズ	命令長	実行	16ビット命令フラグ	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}											
						#xx	Rn	@ERn	@RnL	@RnL:BRn:WERn:L	@ERn+/@ERn+/@ERn+/@ERn+/@ERn+/@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C							
CMP	CMP.L #xx:16,@ERd+	L	3	3	4	S											@ERd	-	#xx:16				ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓		
	CMP.L #xx:16,@ERd-	L	3	3	4	S											@ERd	-	#xx:16				ERd32-4→ERd32	—	↑	↓	↑	↓	↑	↓		
	CMP.L #xx:16,@+ERd	L	3	4	4	S											ERd32+4→ERd32	@ERd	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@-ERd	L	3	4	4	S											ERd32-4→ERd32	@ERd	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@(d:2,ERd)	L	3	4	4	S												@(4/8/12+ERd)	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@(d:16,ERd)	L	4	4	5	S												@(d:16+ERd)	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@(d:32,ERd)	L	5	4	6	S												@(d:32+ERd)	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@(d:16,Rd,B)	L	4	4	5	S												@(d:16+RdL<<2)	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@(d:16,Rd,W)	L	4	4	5	S												@(d:16+Rd<<2)	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@(d:16,ERd,L)	L	4	4	5	S												@(d:16+ERdL<<2)	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@(d:32,Rd,B)	L	5	4	6	S												@(d:32+RdL<<2)	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@(d:32,Rd,W)	L	5	4	6	S												@(d:32+Rd<<2)	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@(d:32,ERd,L)	L	5	4	6	S												@(d:32+ERdL<<2)	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@aa:16	L	4	3	5	S												@aa:16	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:16,@aa:32	L	5	3	6	S												@aa:32	-	#xx:16					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:32,@ERd	L	4	3	5	S												@ERd	-	#xx					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:32,@ERd+	L	4	3	5	S												@ERd	-	#xx				ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:32,@ERd-	L	4	3	5	S												@ERd	-	#xx				ERd32-4→ERd32	—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:32,@+ERd	L	4	4	5	S												ERd32+4→ERd32	@ERd	-	#xx					—	↑	↓	↑	↓	↑	↓
	CMP.L #xx:32,@-ERd	L	4	4	5	S												ERd32-4→ERd32	@ERd	-	#xx					—	↑	↓	↑	↓	↑	↓
	CMP.L #xx:32,@(d:2,ERd)	L	4	4	5	S												@(4/8/12+ERd)	-	#xx					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:32,@(d:16,ERd)	L	5	4	6	S												@(d:16+ERd)	-	#xx					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:32,@(d:32,ERd)	L	6	4	7	S												@(d:32+ERd)	-	#xx					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:32,@(d:16,Rd,B)	L	5	4	6	S												@(d:16+RdL<<2)	-	#xx					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:32,@(d:16,Rd,W)	L	5	4	6	S												@(d:16+Rd<<2)	-	#xx					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:32,@(d:16,ERd,L)	L	5	4	6	S												@(d:16+ERdL<<2)	-	#xx					—	↑	↓	↑	↓	↑	↓	
	CMP.L #xx:32,@(d:32,Rd,B)	L	6	4	7	S												@(d:32+RdL<<2)	-	#xx					—	↑	↓	↑	↓	↑	↓	
CMP.L #xx:32,@(d:32,Rd,W)	L	6	4	7	S												@(d:32+Rd<<2)	-	#xx					—	↑	↓	↑	↓	↑	↓		
CMP.L #xx:32,@(d:32,ERd,L)	L	6	4	7	S												@(d:32+ERdL<<2)	-	#xx					—	↑	↓	↑	↓	↑	↓		

算術演算命令 (58)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ #FX	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}									
					16ビット命令フラグ #FX	Rn	@ERn	@ERn	@Rn.WERn.L	@ERn@ERn@ERn@ERn	@aa:16@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
															オペレーション3	オペレーション3	オペレーション3									
CMP	CMP.L @ERs+, @(d:32,ERd)	L	5	5	7									@(d:32+ERd)	-	@ERs	ERs32+4→ERs32			—	⇕	⇕	⇕	⇕	⇕	
	CMP.L @ERs+, @(d:16,Rd.B)	L	4	5	6									@(d:16+Rd<<2)	-	@ERs	ERs32+4→ERs32			—	⇕	⇕	⇕	⇕	⇕	
	CMP.L @ERs+, @(d:16,Rd.W)	L	4	5	6									@(d:16+Rd<<2)	-	@ERs	ERs32+4→ERs32			—	⇕	⇕	⇕	⇕	⇕	
	CMP.L @ERs+, @(d:16,ERd.L)	L	4	5	6									@(d:16+ERd<<2)	-	@ERs	ERs32+4→ERs32			—	⇕	⇕	⇕	⇕	⇕	
	CMP.L @ERs+, @(d:32,Rd.B)	L	5	5	7									@(d:32+Rd<<2)	-	@ERs	ERs32+4→ERs32			—	⇕	⇕	⇕	⇕	⇕	
	CMP.L @ERs+, @(d:32,Rd.W)	L	5	5	7									@(d:32+Rd<<2)	-	@ERs	ERs32+4→ERs32			—	⇕	⇕	⇕	⇕	⇕	
	CMP.L @ERs+, @(d:32,ERd.L)	L	5	5	7									@(d:32+ERd<<2)	-	@ERs	ERs32+4→ERs32			—	⇕	⇕	⇕	⇕	⇕	
	CMP.L @ERs+, @aa:16	L	4	4	6									@aa:16	-	@ERs	ERs32+4→ERs32			—	⇕	⇕	⇕	⇕	⇕	
	CMP.L @ERs+, @aa:32	L	5	4	7									@aa:32	-	@ERs	ERs32+4→ERs32			—	⇕	⇕	⇕	⇕	⇕	
	CMP.L @ERs-, @ERd	L	3	4	5									@ERd	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕	
	CMP.L @ERs-, @ERd+	L	3	4	5									SD	@ERd	-	@ERs	ERs32-4→ERs32	ERd32+4→ERd32		—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @ERd-	L	3	4	5									SD	@ERd	-	@ERs	ERs32-4→ERs32	ERd32-4→ERd32		—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @+ERd	L	3	5	6										ERd32+4→ERd32	@ERd	-	@ERs	ERs32-4→ERs32		—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @-ERd	L	3	5	6										ERd32-4→ERd32	@ERd	-	@ERs	ERs32-4→ERs32		—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @(d:2,ERd)	L	3	5	6										@(4/8/12+ERd)	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @(d:16,ERd)	L	4	5	6										@(d:16+ERd)	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @(d:32,ERd)	L	5	5	7										@(d:32+ERd)	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @(d:16,Rd.B)	L	4	5	6										@(d:16+Rd<<2)	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @(d:16,Rd.W)	L	4	5	6										@(d:16+Rd<<2)	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @(d:16,ERd.L)	L	4	5	6										@(d:16+ERd<<2)	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @(d:32,Rd.B)	L	5	5	7										@(d:32+Rd<<2)	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @(d:32,Rd.W)	L	5	5	7										@(d:32+Rd<<2)	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @(d:32,ERd.L)	L	5	5	7										@(d:32+ERd<<2)	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @aa:16	L	4	4	6										@aa:16	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @ERs-, @aa:32	L	5	4	7										@aa:32	-	@ERs	ERs32-4→ERs32			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @+ERs, @ERd	L	3	5	5										ERs32+4→ERs32	@ERd	-	@ERs			—	⇕	⇕	⇕	⇕	⇕
	CMP.L @+ERs, @ERd+	L	3	5	5										ERs32+4→ERs32	@ERd	-	@ERs		ERd32+4→ERd32	—	⇕	⇕	⇕	⇕	⇕
	CMP.L @+ERs, @ERd-	L	3	5	5										ERs32+4→ERs32	@ERd	-	@ERs		ERd32-4→ERd32	—	⇕	⇕	⇕	⇕	⇕
	CMP.L @+ERs, @+ERd	L	3	6	6										ERs32+4→ERs32	ERd32+4→ERd32	@ERd	-	@ERs		—	⇕	⇕	⇕	⇕	⇕

算術演算命令 (59)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}								
					16ビット命令フェッチ	#xx	Rn	@ERN	@d(RnL B Rn W ERnL)	@ERn@ERn+@ERn+@ERn	@aa:16@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
															オペレーション3													
															オペレーション3													
CMP	CMP.L @+ERs,@-ERd	L	3	6	6				SD		ERS32+4→ERs32	ERd32-4→ERd32	@ERd	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@(d:2,ERd)	L	3	6	6				D	S	ERS32+4→ERs32		@(4/8/12+ERd)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@(d:16,ERd)	L	4	6	6				D	S	ERS32+4→ERs32		@(d:16+ERd)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@(d:32,ERd)	L	5	6	7				D	S	ERS32+4→ERs32		@(d:32+ERd)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@(d:16,Rd.B)	L	4	6	6				D	S	ERS32+4→ERs32		@(d:16+RdL<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@(d:16,Rd.W)	L	4	6	6				D	S	ERS32+4→ERs32		@(d:16+Rd<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@(d:16,ERd.L)	L	4	6	6				D	S	ERS32+4→ERs32		@(d:16+ERd<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@(d:32,Rd.B)	L	5	6	7				D	S	ERS32+4→ERs32		@(d:32+RdL<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@(d:32,Rd.W)	L	5	6	7				D	S	ERS32+4→ERs32		@(d:32+Rd<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@(d:32,ERd.L)	L	5	6	7				D	S	ERS32+4→ERs32		@(d:32+ERd<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@aa:16	L	4	5	6				S	D	ERS32+4→ERs32		@aa:16	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @+ERs,@aa:32	L	5	5	7				S	D	ERS32+4→ERs32		@aa:32	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@ERd	L	3	5	5			D	S		ERS32-4→ERs32		@ERd	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@ERd+	L	3	5	5				SD		ERS32-4→ERs32		@ERd	-	@ERs						ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓
	CMP.L @-ERs,@ERd-	L	3	5	5				SD		ERS32-4→ERs32		@ERd	-	@ERs						ERd32-4→ERd32	—	↑	↓	↑	↓	↑	↓
	CMP.L @-ERs,@+ERd	L	3	6	6				SD		ERS32-4→ERs32	ERd32+4→ERd32	@ERd	-	@ERs							—	↑	↓	↑	↓	↑	↓
	CMP.L @-ERs,@-ERd	L	3	6	6				SD		ERS32-4→ERs32	ERd32-4→ERd32	@ERd	-	@ERs							—	↑	↓	↑	↓	↑	↓
	CMP.L @-ERs,@(d:2,ERd)	L	3	6	6				D	S	ERS32-4→ERs32		@(4/8/12+ERd)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@(d:16,ERd)	L	4	6	7				D	S	ERS32-4→ERs32		@(d:16+ERd)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@(d:32,ERd)	L	5	7	8				D	S	ERS32-4→ERs32		@(d:32+ERd)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@(d:16,Rd.B)	L	4	7	7				D	S	ERS32-4→ERs32		@(d:16+RdL<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@(d:16,Rd.W)	L	4	7	7				D	S	ERS32-4→ERs32		@(d:16+Rd<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@(d:16,ERd.L)	L	4	7	7				D	S	ERS32-4→ERs32		@(d:16+ERd<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@(d:32,Rd.B)	L	5	7	8				D	S	ERS32-4→ERs32		@(d:32+RdL<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@(d:32,Rd.W)	L	5	7	8				D	S	ERS32-4→ERs32		@(d:32+Rd<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@(d:32,ERd.L)	L	5	7	8				D	S	ERS32-4→ERs32		@(d:32+ERd<<2)	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@aa:16	L	4	5	6				S	D	ERS32-4→ERs32		@aa:16	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @-ERs,@aa:32	L	5	5	7				S	D	ERS32-4→ERs32		@aa:32	-	@ERs						—	↑	↓	↑	↓	↑	↓	
	CMP.L @(d:2,ERs),@ERd	L	3	5	5			D	S				@ERd	-	@(4/8/12+ERs)						—	↑	↓	↑	↓	↑	↓	

2. 各命令の説明

算術演算命令 (60)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}									
					#xx	Rn	@ERn	@d(RnL,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
CMP	CMP.L @(d:2,ERs),@ERd+	L	3	5	5				S	D						@ERd	-	@(4/8/12+ERs)				ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@ERd-	L	3	5	5				S	D						@ERd	-	@(4/8/12+ERs)				ERd32-4→ERd32	—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@+ERd	L	3	6	6				S	D					ERd32+4→ERd32	@ERd	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@-ERd	L	3	6	6				S	D					ERd32-4→ERd32	@ERd	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@(d:2,ERd)	L	3	6	6				SD							@(4/8/12+ERd)	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@(d:16,ERd)	L	4	6	6				SD							@(d:16+ERd)	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@(d:32,ERd)	L	5	6	7				SD							@(d:32+ERd)	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@(d:16,Rd,B)	L	4	6	6				S	D						@(d:16+RdL<<2)	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@(d:16,Rd,W)	L	4	6	6				S	D						@(d:16+Rd<<2)	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@(d:16,ERd,L)	L	4	6	6				S	D						@(d:16+ERd<<2)	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@(d:32,Rd,B)	L	5	6	7				S	D						@(d:32+RdL<<2)	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@(d:32,Rd,W)	L	5	6	7				S	D						@(d:32+Rd<<2)	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@(d:32,ERd,L)	L	5	6	7				S	D						@(d:32+ERd<<2)	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@aa:16	L	4	5	6				S		D					@aa:16	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:2,ERs),@aa:32	L	5	5	7				S		D					@aa:32	-	@(4/8/12+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@ERd	L	4	5	6				D	S						@ERd	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@ERd+	L	4	5	6				S	D						@ERd	-	@(d:16+ERs)				ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@ERd-	L	4	5	6				S	D						@ERd	-	@(d:16+ERs)				ERd32-4→ERd32	—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@+ERd	L	4	6	7				S	D					ERd32+4→ERd32	@ERd	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@-ERd	L	4	6	7				S	D					ERd32-4→ERd32	@ERd	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@(d:2,ERd)	L	4	6	7				SD							@(4/8/12+ERd)	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@(d:16,ERd)	L	5	6	7				SD							@(d:16+ERd)	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@(d:32,ERd)	L	6	6	8				SD							@(d:32+ERd)	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@(d:16,Rd,B)	L	5	6	7				S	D						@(d:16+RdL<<2)	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@(d:16,Rd,W)	L	5	6	7				S	D						@(d:16+Rd<<2)	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@(d:16,ERd,L)	L	5	6	7				S	D						@(d:16+ERd<<2)	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@(d:32,Rd,B)	L	6	6	8				S	D						@(d:32+RdL<<2)	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@(d:32,Rd,W)	L	6	6	8				S	D						@(d:32+Rd<<2)	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓
	CMP.L @(d:16,ERs),@(d:32,ERd,L)	L	6	6	8				S	D						@(d:32+ERd<<2)	-	@(d:16+ERs)					—	↑	↓	↑	↓	↑	↓

算術演算命令 (63)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグ ステータス	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}								
					#xx	Rn	@ERn	@d(Rn)	@d(Rn, B/Rn, W/ERn, L)	@ERn @ERn+ @ERn+ @ERn+ @ERn	@aa:R @aa:R @aa:R @aa:R		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
CMP	CMP.L @(d:16,ERs.L),@(d:16,Rd.B)	L	5	6	7							SD				@(d:16+Rd<<2) - @(d:16+ERs<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:16,ERs.L),@(d:16,Rd.W)	L	5	6	7							SD				@(d:16+Rd<<2) - @(d:16+ERs<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:16,ERs.L),@(d:16,ERd.L)	L	5	6	7							SD				@(d:16+ERd<<2) - @(d:16+ERs<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:16,ERs.L),@(d:32,Rd.B)	L	6	6	8							SD				@(d:32+Rd<<2) - @(d:16+ERs<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:16,ERs.L),@(d:32,Rd.W)	L	6	6	8							SD				@(d:32+Rd<<2) - @(d:16+ERs<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:16,ERs.L),@(d:32,ERd.L)	L	6	6	8							SD				@(d:32+ERd<<2) - @(d:16+ERs<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:16,ERs.L),@aa:16	L	5	5	7							S	D			@aa:16 - @(d:16+ERs<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:16,ERs.L),@aa:32	L	6	5	8							S	D			@aa:32 - @(d:16+ERs<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@ERd	L	5	5	7					D		S				@ERd - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@ERd+	L	5	5	7							S	D			@ERd - @(d:32+Rsl<<2)					ERd32+4→ERd32	—	↕	↕	↕	↕
	CMP.L @(d:32,Rs.B),@ERd-	L	5	5	7							S	D			@ERd - @(d:32+Rsl<<2)					ERd32-4→ERd32	—	↕	↕	↕	↕
	CMP.L @(d:32,Rs.B),@+ERd	L	5	6	8							S	D		ERd32+4→ERd32	@ERd - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@-ERd	L	5	6	8							S	D		ERd32-4→ERd32	@ERd - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@(d:2,ERd)	L	5	6	8						D	S				@(4/8/12+ERd) - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@(d:16,ERd)	L	6	6	8							D	S			@(d:16+ERd) - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@(d:32,ERd)	L	7	6	9							D	S			@(d:32+ERd) - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@(d:16,Rd.B)	L	6	6	8								SD			@(d:16+Rd<<2) - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@(d:16,Rd.W)	L	6	6	8								SD			@(d:16+Rd<<2) - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@(d:16,ERd.L)	L	6	6	8								SD			@(d:16+ERd<<2) - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@(d:32,Rd.B)	L	7	6	9								SD			@(d:32+Rd<<2) - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@(d:32,Rd.W)	L	7	6	9								SD			@(d:32+Rd<<2) - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@(d:32,ERd.L)	L	7	6	9								SD			@(d:32+ERd<<2) - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@aa:16	L	6	5	8							S	D			@aa:16 - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
	CMP.L @(d:32,Rs.B),@aa:32	L	7	5	9							S	D			@aa:32 - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
CMP.L @(d:32,Rs.W),@ERd	L	5	5	7						D		S			@ERd - @(d:32+Rsl<<2)					—	↕	↕	↕	↕		
CMP.L @(d:32,Rs.W),@ERd+	L	5	5	7								S	D		@ERd - @(d:32+Rsl<<2)					ERd32+4→ERd32	—	↕	↕	↕	↕	
CMP.L @(d:32,Rs.W),@ERd-	L	5	5	7								S	D		@ERd - @(d:32+Rsl<<2)					ERd32-4→ERd32	—	↕	↕	↕	↕	
CMP.L @(d:32,Rs.W),@+ERd	L	5	6	8								S	D		ERd32+4→ERd32	@ERd - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	
CMP.L @(d:32,Rs.W),@-ERd	L	5	6	8								S	D		ERd32-4→ERd32	@ERd - @(d:32+Rsl<<2)					—	↕	↕	↕	↕	

算術演算命令 (65)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}										
					16ビット命令フラグ ^{b)}	#xx	Rn	@ERn	@RnL	@RnL, B/Rn, W/ERn, L	@ERn+/@ERn+/@ERn+/@ERn	@aa:R/@aa:R/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C				
																オペレーション3	オペレーション3	オペレーション3												
CMP	CMP.L @aa:16, @ERd-	L	4	4	6							D	S			@ERd	-	@aa:16			ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓		
	CMP.L @aa:16, @+ERd	L	4	5	7											ERd32+4→ERd32	@ERd	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @-ERd	L	4	5	7											ERd32-4→ERd32	@ERd	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @(d:2, ERd)	L	4	5	7							D		S			@(4/8/12+ERd)	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @(d:16, ERd)	L	5	5	7							D		S			@(d:16+ERd)	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @(d:32, ERd)	L	6	5	8							D		S			@(d:32+ERd)	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @(d:16, Rd, B)	L	5	5	7							D		S			@(d:16+Rd<<2)	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @(d:16, Rd, W)	L	5	5	7							D		S			@(d:16+Rd<<2)	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @(d:16, ERd, L)	L	5	5	7							D		S			@(d:16+ERd<<2)	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @(d:32, Rd, B)	L	6	5	8							D		S			@(d:32+Rd<<2)	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @(d:32, Rd, W)	L	6	5	8							D		S			@(d:32+Rd<<2)	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @(d:32, ERd, L)	L	6	5	8							D		S			@(d:32+ERd<<2)	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @aa:16	L	5	4	7									SD			@aa:16	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:16, @aa:32	L	6	4	8									SD			@aa:32	-	@aa:16				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @ERd	L	5	4	7							D		S			@ERd	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @ERd+	L	5	4	7									D	S		@ERd	-	@aa:32			ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @ERd-	L	5	4	7									D	S		@ERd	-	@aa:32			ERd32-4→ERd32	—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @+ERd	L	5	5	8									D	S		ERd32+4→ERd32	@ERd	-	@aa:32				—	↑	↓	↑	↓	↑	↓
	CMP.L @aa:32, @-ERd	L	5	5	8									D	S		ERd32-4→ERd32	@ERd	-	@aa:32				—	↑	↓	↑	↓	↑	↓
	CMP.L @aa:32, @(d:2, ERd)	L	5	5	8							D		S			@(4/8/12+ERd)	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @(d:16, ERd)	L	6	5	8							D		S			@(d:16+ERd)	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @(d:32, ERd)	L	7	5	9							D		S			@(d:32+ERd)	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @(d:16, Rd, B)	L	6	5	8							D		S			@(d:16+Rd<<2)	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @(d:16, Rd, W)	L	6	5	8							D		S			@(d:16+Rd<<2)	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @(d:16, ERd, L)	L	6	5	8							D		S			@(d:16+ERd<<2)	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @(d:32, Rd, B)	L	7	5	9							D		S			@(d:32+Rd<<2)	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @(d:32, Rd, W)	L	7	5	9							D		S			@(d:32+Rd<<2)	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @(d:32, ERd, L)	L	7	5	9							D		S			@(d:32+ERd<<2)	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @aa:16	L	6	4	8									SD			@aa:16	-	@aa:32				—	↑	↓	↑	↓	↑	↓	
	CMP.L @aa:32, @aa:32	L	7	4	9									SD			@aa:32	-	@aa:32				—	↑	↓	↑	↓	↑	↓	

算術演算命令 (67)

命令	ニーモニック	サイズ 命令長 命令値	実行 16ビット命令フラグ #XX	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}												
				#xx	Rn	@ERN	@d,RnL,Rn,W,ERn,L	@ERn@ERn+,@ERn-,@ERn	@aa,8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
													Rd	Rs	操作													
SUB	SUB.B Rs, @(d:32,Rd,B)	B 4 5 6		S		D						@(d:32+RdL)	-	Rs8	→	@(d:32+RdL)												
	SUB.B Rs, @(d:32,Rd,W)	B 4 5 6		S		D						@(d:32+Rd)	-	Rs8	→	@(d:32+Rd)												
	SUB.B Rs, @(d:32,ERd,L)	B 4 5 6		S		D						@(d:32+ERd)	-	Rs8	→	@(d:32+ERd)												
	SUB.B Rs, @aa:8	B 2 3 4		S				D				@aa:8	-	Rs8	→	@aa:8												
	SUB.B Rs, @aa:16	B 3 3 5		S				D				@aa:16	-	Rs8	→	@aa:16												
	SUB.B Rs, @aa:32	B 4 3 6		S				D				@aa:32	-	Rs8	→	@aa:32												
	SUB.B @ERs,Rd	B 2 3 3		D	S							Rd8	-	@ERs	→	Rd8												
	SUB.B @ERs+,Rd	B 2 3 3		D		S						Rd8	-	@ERs	→	Rd8	ERs32+1→ERs32											
	SUB.B @ERs-,Rd	B 2 3 3		D		S						Rd8	-	@ERs	→	Rd8	ERs32-1→ERs32											
	SUB.B @+ERs,Rd	B 2 4 4		D		S			ERs32+1→ERs32			Rd8	-	@ERs	→	Rd8												
	SUB.B @-ERs,Rd	B 2 4 4		D		S			ERs32-1→ERs32			Rd8	-	@ERs	→	Rd8												
	SUB.B @(d:2,ERs),Rd	B 2 4 4		D	S							Rd8	-	@(1/2/3+ERs)	→	Rd8												
	SUB.B @(d:16,ERs),Rd	B 3 4 4		D	S							Rd8	-	@(d:16+ERs)	→	Rd8												
	SUB.B @(d:32,ERs),Rd	B 4 4 5		D	S							Rd8	-	@(d:32+ERs)	→	Rd8												
	SUB.B @(d:16,Rs,B),Rd	B 3 4 4		D		S						Rd8	-	@(d:16+RsL)	→	Rd8												
	SUB.B @(d:16,Rs,W),Rd	B 3 4 4		D		S						Rd8	-	@(d:16+Rs)	→	Rd8												
	SUB.B @(d:16,ERs,L),Rd	B 3 4 4		D		S						Rd8	-	@(d:16+ERs)	→	Rd8												
	SUB.B @(d:32,Rs,B),Rd	B 4 4 5		D		S						Rd8	-	@(d:32+RsL)	→	Rd8												
	SUB.B @(d:32,Rs,W),Rd	B 4 4 5		D		S						Rd8	-	@(d:32+Rs)	→	Rd8												
	SUB.B @(d:32,ERs,L),Rd	B 4 4 5		D		S						Rd8	-	@(d:32+ERs)	→	Rd8												
	SUB.B @aa:8,Rd	B 2 3 3		D			S					Rd8	-	@aa:8	→	Rd8												
SUB.B @aa:16,Rd	B 3 3 4		D			S					Rd8	-	@aa:16	→	Rd8													
SUB.B @aa:32,Rd	B 4 3 5		D			S					Rd8	-	@aa:32	→	Rd8													
SUB.B @ERs, @ERd	B 2 4 5		SD								@ERd	-	@ERs	→	@ERd													
SUB.B @ERs, @ERd+	B 2 4 5		S		D						@ERd	-	@ERs	→	@ERd						ERd32+1→ERd32							
SUB.B @ERs, @ERd-	B 2 4 5		S		D						@ERd	-	@ERs	→	@ERd						ERd32-1→ERd32							
SUB.B @ERs, @+ERd	B 2 5 6		S		D					ERd32+1→ERd32	@ERd	-	@ERs	→	@ERd													
SUB.B @ERs, @-ERd	B 2 5 6		S		D					ERd32-1→ERd32	@ERd	-	@ERs	→	@ERd													
SUB.B @ERs, @(d:2,ERd)	B 2 5 6		S	D							@(1/2/3+ERd)	-	@ERs	→	@(1/2/3+ERd)													

2. 各命令の説明

算術演算命令 (68)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}																				
				16ビット命令フェッチ #xx	Rn	@ERn	@(d,ERn)	@(d,RnL,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn-/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C															
														Rn	@ERn	@(d,ERn)									@(d,RnL,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn-/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C
SUB	SUB.B @ERs,@(d:16,ERd)	B	3 5 6		S	D					@(d:16+ERd)	- @ERs	→ @(d:16+ERd)			—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs,@(d:32,ERd)	B	4 5 7		S	D					@(d:32+ERd)	- @ERs	→ @(d:32+ERd)			—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs,@(d:16,Rd,B)	B	3 5 6		S	D					@(d:16+RdL)	- @ERs	→ @(d:16+RdL)			—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs,@(d:16,Rd,W)	B	3 5 6		S	D					@(d:16+Rd)	- @ERs	→ @(d:16+Rd)			—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs,@(d:16,ERd,L)	B	3 5 6		S	D					@(d:16+ERd)	- @ERs	→ @(d:16+ERd)			—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs,@(d:32,Rd,B)	B	4 5 7		S	D					@(d:32+RdL)	- @ERs	→ @(d:32+RdL)			—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs,@(d:32,Rd,W)	B	4 5 7		S	D					@(d:32+Rd)	- @ERs	→ @(d:32+Rd)			—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs,@(d:32,ERd,L)	B	4 5 7		S	D					@(d:32+ERd)	- @ERs	→ @(d:32+ERd)			—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs,@aa:16	B	3 4 6		S		D				@aa:16	- @ERs	→ @aa:16			—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs,@aa:32	B	4 4 7		S		D				@aa:32	- @ERs	→ @aa:32			—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@ERd	B	3 5 6				D	S			@ERd	- @ERs	→ @ERd	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@ERd+	B	3 5 6					SD			@ERd	- @ERs	→ @ERd	ERs32+1→ERs32	ERd32+1→ERd32	—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@ERd-	B	3 5 6					SD			@ERd	- @ERs	→ @ERd	ERs32+1→ERs32	ERd32-1→ERd32	—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@+ERd	B	3 6 7					SD		ERd32+1→ERd32	@ERd	- @ERs	→ @ERd	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@-ERd	B	3 6 7					SD		ERd32-1→ERd32	@ERd	- @ERs	→ @ERd	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@(d:2,ERd)	B	3 6 7			D	S				@(1/2/3+ERd)	- @ERs	→ @(1/2/3+ERd)	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@(d:16,ERd)	B	4 6 7			D	S				@(d:16+ERd)	- @ERs	→ @(d:16+ERd)	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@(d:32,ERd)	B	5 6 8			D	S				@(d:32+ERd)	- @ERs	→ @(d:32+ERd)	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@(d:16,Rd,B)	B	4 6 7			D	S				@(d:16+RdL)	- @ERs	→ @(d:16+RdL)	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@(d:16,Rd,W)	B	4 6 7			D	S				@(d:16+Rd)	- @ERs	→ @(d:16+Rd)	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@(d:16,ERd,L)	B	4 6 7			D	S				@(d:16+ERd)	- @ERs	→ @(d:16+ERd)	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@(d:32,Rd,B)	B	5 6 8			D	S				@(d:32+RdL)	- @ERs	→ @(d:32+RdL)	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@(d:32,Rd,W)	B	5 6 8			D	S				@(d:32+Rd)	- @ERs	→ @(d:32+Rd)	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@(d:32,ERd,L)	B	5 6 8			D	S				@(d:32+ERd)	- @ERs	→ @(d:32+ERd)	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@aa:16	B	4 5 7				S	D			@aa:16	- @ERs	→ @aa:16	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs+,@aa:32	B	5 5 8					S	D		@aa:32	- @ERs	→ @aa:32	ERs32+1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs-,@ERd	B	3 5 6			D		S			@ERd	- @ERs	→ @ERd	ERs32-1→ERs32		—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs-,@ERd+	B	3 5 6					SD			@ERd	- @ERs	→ @ERd	ERs32-1→ERs32	ERd32+1→ERd32	—	⇄	⇄	⇄	⇄	⇄																		
	SUB.B @ERs-,@ERd-	B	3 5 6					SD			@ERd	- @ERs	→ @ERd	ERs32-1→ERs32	ERd32-1→ERd32	—	⇄	⇄	⇄	⇄	⇄																		

算術演算命令 (69)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステージ*	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{b)}						
					#xx	Rn	@ERn	@d(Rn)	@d(Rn, B/Rn, W/ERn, L)	@ERn@ERn+/@ERn+/@ERn	@aa:R/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
															SD	ERd32+1→ERd32	@ERd									- @ERs
SUB	SUB.B @ERs-, @+ERd	B	3	6	7							SD		ERd32+1→ERd32	@ERd	- @ERs	→ @ERd	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @-ERd	B	3	6	7							SD		ERd32-1→ERd32	@ERd	- @ERs	→ @ERd	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @(d:2,ERd)	B	3	6	7							D	S		@(1/2/3+ERd)	- @ERs	→ @(1/2/3+ERd)	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @(d:16,ERd)	B	4	6	7							D	S		@(d:16+ERd)	- @ERs	→ @(d:16+ERd)	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @(d:32,ERd)	B	5	6	8							D	S		@(d:32+ERd)	- @ERs	→ @(d:32+ERd)	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @(d:16,Rd.B)	B	4	6	7							D	S		@(d:16+RdL)	- @ERs	→ @(d:16+RdL)	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @(d:16,Rd.W)	B	4	6	7							D	S		@(d:16+Rd)	- @ERs	→ @(d:16+Rd)	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @(d:16,ERd.L)	B	4	6	7							D	S		@(d:16+ERd)	- @ERs	→ @(d:16+ERd)	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @(d:32,Rd.B)	B	5	6	8							D	S		@(d:32+RdL)	- @ERs	→ @(d:32+RdL)	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @(d:32,Rd.W)	B	5	6	8							D	S		@(d:32+Rd)	- @ERs	→ @(d:32+Rd)	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @(d:32,ERd.L)	B	5	6	8							D	S		@(d:32+ERd)	- @ERs	→ @(d:32+ERd)	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @aa:16	B	4	5	7							S	D		@aa:16	- @ERs	→ @aa:16	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @ERs-, @aa:32	B	5	5	8							S	D		@aa:32	- @ERs	→ @aa:32	ERs32-1→ERs32			—	↓	↓	↓	↓	↓
	SUB.B @+ERs, @ERd	B	3	6	6							D	S		ERs32+1→ERs32	@ERd	- @ERs	→ @ERd			—	↓	↓	↓	↓	↓
	SUB.B @+ERs, @ERd+	B	3	6	6							SD		ERs32+1→ERs32	@ERd	- @ERs	→ @ERd		ERd32+1→ERd32	—	↓	↓	↓	↓	↓	↓
	SUB.B @+ERs, @ERd-	B	3	6	6							SD		ERs32+1→ERs32	@ERd	- @ERs	→ @ERd		ERd32-1→ERd32	—	↓	↓	↓	↓	↓	↓
	SUB.B @+ERs, @+ERd	B	3	7	7							SD		ERs32+1→ERs32	ERd32+1→ERd32	@ERd	- @ERs	→ @ERd			—	↓	↓	↓	↓	↓
	SUB.B @+ERs, @-ERd	B	3	7	7							SD		ERs32+1→ERs32	ERd32-1→ERd32	@ERd	- @ERs	→ @ERd			—	↓	↓	↓	↓	↓
	SUB.B @+ERs, @(d:2,ERd)	B	3	7	7							D	S		ERs32+1→ERs32	@(1/2/3+ERd)	- @ERs	→ @(1/2/3+ERd)			—	↓	↓	↓	↓	↓
	SUB.B @+ERs, @(d:16,ERd)	B	4	7	7							D	S		ERs32+1→ERs32	@(d:16+ERd)	- @ERs	→ @(d:16+ERd)			—	↓	↓	↓	↓	↓
	SUB.B @+ERs, @(d:32,ERd)	B	5	7	8							D	S		ERs32+1→ERs32	@(d:32+ERd)	- @ERs	→ @(d:32+ERd)			—	↓	↓	↓	↓	↓
	SUB.B @+ERs, @(d:16,Rd.B)	B	4	7	7							D	S		ERs32+1→ERs32	@(d:16+RdL)	- @ERs	→ @(d:16+RdL)			—	↓	↓	↓	↓	↓
	SUB.B @+ERs, @(d:16,Rd.W)	B	4	7	7							D	S		ERs32+1→ERs32	@(d:16+Rd)	- @ERs	→ @(d:16+Rd)			—	↓	↓	↓	↓	↓
	SUB.B @+ERs, @(d:16,ERd.L)	B	4	7	7							D	S		ERs32+1→ERs32	@(d:16+ERd)	- @ERs	→ @(d:16+ERd)			—	↓	↓	↓	↓	↓
SUB.B @+ERs, @(d:32,Rd.B)	B	5	7	8							D	S		ERs32+1→ERs32	@(d:32+RdL)	- @ERs	→ @(d:32+RdL)			—	↓	↓	↓	↓	↓	
SUB.B @+ERs, @(d:32,Rd.W)	B	5	7	8							D	S		ERs32+1→ERs32	@(d:32+Rd)	- @ERs	→ @(d:32+Rd)			—	↓	↓	↓	↓	↓	
SUB.B @+ERs, @(d:32,ERd.L)	B	5	7	8							D	S		ERs32+1→ERs32	@(d:32+ERd)	- @ERs	→ @(d:32+ERd)			—	↓	↓	↓	↓	↓	
SUB.B @+ERs, @aa:16	B	4	6	7							S	D		ERs32+1→ERs32	@aa:16	- @ERs	→ @aa:16			—	↓	↓	↓	↓	↓	
SUB.B @+ERs, @aa:32	B	5	6	8							S	D		ERs32+1→ERs32	@aa:32	- @ERs	→ @aa:32			—	↓	↓	↓	↓	↓	

2. 各命令の説明

算術演算命令 (70)

命令	ニーモニック	実行モード											アドレッシングモード					オペレーションs*					コンディショコード*																				
		サイズ 命令長	16ビット命令フレッチ ステータス	Fxx	Fm	@ERN	@LERN	@RnL/RnL/Rn, WERN, L	@ERN@ERN+/@ERN+/@ERN	@aa:16/@aa:32	I	O	オペレーション1					オペレーション2					オペレーション3					オペレーション4					オペレーション5					I	H	N	Z	V	C
SUB	SUB.B @-ERs, @ERd	B	3	6	6								S			ERs32-1→ERs32			@ERd	-	@ERs	→	@ERd									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @ERd+	B	3	6	6								SD			ERs32-1→ERs32			@ERd	-	@ERs	→	@ERd			ERd32+1→ERd32						—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @ERd-	B	3	6	6								SD			ERs32-1→ERs32			@ERd	-	@ERs	→	@ERd			ERd32-1→ERd32						—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @+ERd	B	3	7	7								SD			ERs32-1→ERs32	ERd32+1→ERd32		@ERd	-	@ERs	→	@ERd									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @-ERd	B	3	7	7								SD			ERs32-1→ERs32	ERd32-1→ERd32		@ERd	-	@ERs	→	@ERd									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @(d.2,ERd)	B	3	7	7					D	S					ERs32-1→ERs32			@(1/2/3+ERd)	-	@ERs	→	@(1/2/3+ERd)									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @(d.16,ERd)	B	4	7	7					D	S					ERs32-1→ERs32			@(d.16+ERd)	-	@ERs	→	@(d.16+ERd)									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @(d.32,ERd)	B	5	7	8					D	S					ERs32-1→ERs32			@(d.32+ERd)	-	@ERs	→	@(d.32+ERd)									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @(d.16,Rd.B)	B	4	7	7					D	S					ERs32-1→ERs32			@(d.16+RdL)	-	@ERs	→	@(d.16+RdL)									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @(d.16,Rd.W)	B	4	7	7					D	S					ERs32-1→ERs32			@(d.16+Rd)	-	@ERs	→	@(d.16+Rd)									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @(d.16,ERdL)	B	4	7	7					D	S					ERs32-1→ERs32			@(d.16+ERd)	-	@ERs	→	@(d.16+ERd)									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @(d.32,Rd.B)	B	5	7	8					D	S					ERs32-1→ERs32			@(d.32+RdL)	-	@ERs	→	@(d.32+RdL)									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @(d.32,Rd.W)	B	5	7	8					D	S					ERs32-1→ERs32			@(d.32+Rd)	-	@ERs	→	@(d.32+Rd)									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @(d.32,ERdL)	B	5	7	8					D	S					ERs32-1→ERs32			@(d.32+ERd)	-	@ERs	→	@(d.32+ERd)									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @aa:16	B	4	6	7								S	D		ERs32-1→ERs32			@aa:16	-	@ERs	→	@aa:16									—	↓	↓	↓	↓	↓						
	SUB.B @-ERs, @aa:32	B	5	6	8								S	D		ERs32-1→ERs32			@aa:32	-	@ERs	→	@aa:32									—	↓	↓	↓	↓	↓						
	SUB.B @(d.2,ERs), @ERd	B	3	6	6					D	S								@ERd	-	@(1/2/3+ERs)	→	@ERd									—	↓	↓	↓	↓	↓						
	SUB.B @(d.2,ERs), @ERd+	B	3	6	6					S	D								@ERd	-	@(1/2/3+ERs)	→	@ERd			ERd32+1→ERd32						—	↓	↓	↓	↓	↓						
	SUB.B @(d.2,ERs), @ERd-	B	3	6	6					S	D								@ERd	-	@(1/2/3+ERs)	→	@ERd			ERd32-1→ERd32						—	↓	↓	↓	↓	↓						
	SUB.B @(d.2,ERs), @+ERd	B	3	7	7					S	D							ERd32+1→ERd32	@ERd	-	@(1/2/3+ERs)	→	@ERd									—	↓	↓	↓	↓	↓						
SUB.B @(d.2,ERs), @-ERd	B	3	7	7					S	D						ERd32-1→ERd32	@ERd	-	@(1/2/3+ERs)	→	@ERd										—	↓	↓	↓	↓	↓							
SUB.B @(d.2,ERs), @(d.2,ERd)	B	3	7	7					SD									@(1/2/3+ERd)	-	@(1/2/3+ERs)	→	@(1/2/3+ERd)									—	↓	↓	↓	↓	↓							
SUB.B @(d.2,ERs), @(d.16,ERd)	B	4	7	7					SD									@(d.16+ERd)	-	@(1/2/3+ERs)	→	@(d.16+ERd)									—	↓	↓	↓	↓	↓							
SUB.B @(d.2,ERs), @(d.32,ERd)	B	5	7	8					SD									@(d.32+ERd)	-	@(1/2/3+ERs)	→	@(d.32+ERd)									—	↓	↓	↓	↓	↓							
SUB.B @(d.2,ERs), @(d.16,Rd.B)	B	4	7	7					S	D								@(d.16+RdL)	-	@(1/2/3+ERs)	→	@(d.16+RdL)									—	↓	↓	↓	↓	↓							
SUB.B @(d.2,ERs), @(d.16,Rd.W)	B	4	7	7					S	D								@(d.16+Rd)	-	@(1/2/3+ERs)	→	@(d.16+Rd)									—	↓	↓	↓	↓	↓							
SUB.B @(d.2,ERs), @(d.16,ERdL)	B	4	7	7					S	D								@(d.16+ERd)	-	@(1/2/3+ERs)	→	@(d.16+ERd)									—	↓	↓	↓	↓	↓							
SUB.B @(d.2,ERs), @(d.32,Rd.B)	B	5	7	8					S	D								@(d.32+RdL)	-	@(1/2/3+ERs)	→	@(d.32+RdL)									—	↓	↓	↓	↓	↓							
SUB.B @(d.2,ERs), @(d.32,Rd.W)	B	5	7	8					S	D								@(d.32+Rd)	-	@(1/2/3+ERs)	→	@(d.32+Rd)									—	↓	↓	↓	↓	↓							

算術演算命令 (71)

命令	ニーモニック	サイズ 命令長	実行 モード			アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}																									
			命令値	16ビット命令フラグ	ステータス	#xx	Rn	@ERn	@RdL	@RnL	B/Rn	W/RnL	ERn	ERn+	ERn-	aa:16	aa:32	—	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																
																					@ERd	@ERd	@ERd									—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
			オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C																																		
SUB	SUB.B @(d:2,ERs),@(d:32,ERdL)	B 5 7 8									S	D							@(d:32+ERd)	-	@(1/2/3+ERs)	→	@(d:32+ERd)										—	⇄	⇄	⇄	⇄	⇄									
	SUB.B @(d:2,ERs),@aa:16	B 4 6 7								S			D						@aa:16	-	@(1/2/3+ERs)	→	@aa:16													—	⇄	⇄	⇄	⇄							
	SUB.B @(d:2,ERs),@aa:32	B 5 6 8								S				D					@aa:32	-	@(1/2/3+ERs)	→	@aa:32															—	⇄	⇄	⇄	⇄					
	SUB.B @(d:16,ERs),@ERd	B 4 6 7							D	S									@ERd	-	@(d:16+ERs)	→	@ERd																—	⇄	⇄	⇄	⇄				
	SUB.B @(d:16,ERs),@ERd+	B 4 6 7							S		D								@ERd	-	@(d:16+ERs)	→	@ERd																	ERd32+1→ERd32	—	⇄	⇄	⇄	⇄		
	SUB.B @(d:16,ERs),@ERd-	B 4 6 7							S		D								@ERd	-	@(d:16+ERs)	→	@ERd																		ERd32-1→ERd32	—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@+ERd	B 4 7 8							S		D							ERd32+1→ERd32	@ERd	-	@(d:16+ERs)	→	@ERd																		—	⇄	⇄	⇄	⇄		
	SUB.B @(d:16,ERs),@-ERd	B 4 7 8							S		D							ERd32-1→ERd32	@ERd	-	@(d:16+ERs)	→	@ERd																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@(d:2,ERd)	B 4 7 8									SD								@(1/2/3+ERd)	-	@(d:16+ERs)	→	@(1/2/3+ERd)																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@(d:16,ERd)	B 5 7 8									SD								@(d:16+ERd)	-	@(d:16+ERs)	→	@(d:16+ERd)																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@(d:32,ERd)	B 6 7 9									SD								@(d:32+ERd)	-	@(d:16+ERs)	→	@(d:32+ERd)																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@(d:16,Rd,B)	B 5 7 8								S	D								@(d:16+RdL)	-	@(d:16+ERs)	→	@(d:16+RdL)																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@(d:16,Rd,W)	B 5 7 8								S	D								@(d:16+Rd)	-	@(d:16+ERs)	→	@(d:16+Rd)																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@(d:16,ERdL)	B 5 7 8								S	D								@(d:16+ERd)	-	@(d:16+ERs)	→	@(d:16+ERd)																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@(d:32,Rd,B)	B 6 7 9								S	D								@(d:32+RdL)	-	@(d:16+ERs)	→	@(d:32+RdL)																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@(d:32,Rd,W)	B 6 7 9								S	D								@(d:32+Rd)	-	@(d:16+ERs)	→	@(d:32+Rd)																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@(d:32,ERdL)	B 6 7 9								S	D								@(d:32+ERd)	-	@(d:16+ERs)	→	@(d:32+ERd)																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@aa:16	B 5 6 8								S				D					@aa:16	-	@(d:16+ERs)	→	@aa:16																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:16,ERs),@aa:32	B 6 6 9								S					D				@aa:32	-	@(d:16+ERs)	→	@aa:32																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:32,ERs),@ERd	B 5 6 8								D	S								@ERd	-	@(d:32+ERs)	→	@ERd																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:32,ERs),@ERd+	B 5 6 8								S		D							@ERd	-	@(d:32+ERs)	→	@ERd																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:32,ERs),@ERd-	B 5 6 8								S		D							@ERd	-	@(d:32+ERs)	→	@ERd																				—	⇄	⇄	⇄	⇄
	SUB.B @(d:32,ERs),@+ERd	B 5 7 9								S		D						ERd32+1→ERd32	@ERd	-	@(d:32+ERs)	→	@ERd																			—	⇄	⇄	⇄	⇄	
	SUB.B @(d:32,ERs),@-ERd	B 5 7 9								S		D						ERd32-1→ERd32	@ERd	-	@(d:32+ERs)	→	@ERd																				—	⇄	⇄	⇄	⇄
SUB.B @(d:32,ERs),@(d:2,ERd)	B 5 7 9									SD								@(1/2/3+ERd)	-	@(d:32+ERs)	→	@(1/2/3+ERd)																				—	⇄	⇄	⇄	⇄	
SUB.B @(d:32,ERs),@(d:16,ERd)	B 6 7 9									SD								@(d:16+ERd)	-	@(d:32+ERs)	→	@(d:16+ERd)																				—	⇄	⇄	⇄	⇄	
SUB.B @(d:32,ERs),@(d:32,ERd)	B 7 7 10									SD								@(d:32+ERd)	-	@(d:32+ERs)	→	@(d:32+ERd)																			—	⇄	⇄	⇄	⇄		
SUB.B @(d:32,ERs),@(d:16,Rd,B)	B 6 7 9								S	D								@(d:16+RdL)	-	@(d:32+ERs)	→	@(d:16+RdL)																			—	⇄	⇄	⇄	⇄		
SUB.B @(d:32,ERs),@(d:16,Rd,W)	B 6 7 9								S	D								@(d:16+Rd)	-	@(d:32+ERs)	→	@(d:16+Rd)																			—	⇄	⇄	⇄	⇄		

算術演算命令 (73)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグ #XX	アドレッシングモード						オペレーション ^{a)}					コンディションコード ^{a)}																								
					Rn	@Rn	@Rn, #Imm	@Rn, #Imm, WIErrn, L	@Rn, #Imm, @ERn, @ERn, @ERn, @aa:16	Rd	@ERd	@ERd, #Imm	@ERd, #Imm, WIErrn, L	@ERd, #Imm, @ERd, @ERd, @ERd, @aa:16	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C													
															オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C															
SUB	SUB.B @(d:16,Rs,W),@(d:32,ERd)	B 6 7 9				Rn	@Rn									@(d:32+ERd)	-	@(d:16+Rs)	→	@(d:32+ERd)																				
	SUB.B @(d:16,Rs,W),@(d:16,Rd,B)	B 5 7 8							SD							@(d:16+RdL)	-	@(d:16+Rs)	→	@(d:16+RdL)																				
	SUB.B @(d:16,Rs,W),@(d:16,Rd,W)	B 5 7 8							SD							@(d:16+Rd)	-	@(d:16+Rs)	→	@(d:16+Rd)																				
	SUB.B @(d:16,Rs,W),@(d:16,ERd,L)	B 5 7 8							SD							@(d:16+ERd)	-	@(d:16+Rs)	→	@(d:16+ERd)																				
	SUB.B @(d:16,Rs,W),@(d:32,Rd,B)	B 6 7 9							SD							@(d:32+RdL)	-	@(d:16+Rs)	→	@(d:32+RdL)																				
	SUB.B @(d:16,Rs,W),@(d:32,Rd,W)	B 6 7 9							SD							@(d:32+Rd)	-	@(d:16+Rs)	→	@(d:32+Rd)																				
	SUB.B @(d:16,Rs,W),@(d:32,ERd,L)	B 6 7 9							SD							@(d:32+ERd)	-	@(d:16+Rs)	→	@(d:32+ERd)																				
	SUB.B @(d:16,Rs,W),@aa:16	B 5 6 8							S		D					@aa:16	-	@(d:16+Rs)	→	@aa:16																				
	SUB.B @(d:16,Rs,W),@aa:32	B 6 6 9							S		D					@aa:32	-	@(d:16+Rs)	→	@aa:32																				
	SUB.B @(d:16,ERs,L),@ERd	B 4 6 7						D	S							@ERd	-	@(d:16+ERs)	→	@ERd																				
	SUB.B @(d:16,ERs,L),@ERd+	B 4 6 7							S	D						@ERd	-	@(d:16+ERs)	→	@ERd					ERd32+1→ERd32															
	SUB.B @(d:16,ERs,L),@ERd-	B 4 6 7							S	D						@ERd	-	@(d:16+ERs)	→	@ERd					ERd32-1→ERd32															
	SUB.B @(d:16,ERs,L),@+ERd	B 4 7 8							S	D					ERd32+1→ERd32	@ERd	-	@(d:16+ERs)	→	@ERd																				
	SUB.B @(d:16,ERs,L),@-ERd	B 4 7 8							S	D					ERd32-1→ERd32	@ERd	-	@(d:16+ERs)	→	@ERd																				
	SUB.B @(d:16,ERs,L),@(d:2,ERd)	B 4 7 8						D	S							@(1/2/3+ERd)	-	@(d:16+ERs)	→	@(1/2/3+ERd)																				
	SUB.B @(d:16,ERs,L),@(d:16,ERd)	B 5 7 8						D	S							@(d:16+ERd)	-	@(d:16+ERs)	→	@(d:16+ERd)																				
	SUB.B @(d:16,ERs,L),@(d:32,ERd)	B 6 7 9						D	S							@(d:32+ERd)	-	@(d:16+ERs)	→	@(d:32+ERd)																				
	SUB.B @(d:16,ERs,L),@(d:16,Rd,B)	B 5 7 8							SD							@(d:16+RdL)	-	@(d:16+ERs)	→	@(d:16+RdL)																				
	SUB.B @(d:16,ERs,L),@(d:16,Rd,W)	B 5 7 8							SD							@(d:16+Rd)	-	@(d:16+ERs)	→	@(d:16+Rd)																				
	SUB.B @(d:16,ERs,L),@(d:16,ERd,L)	B 5 7 8							SD							@(d:16+ERd)	-	@(d:16+ERs)	→	@(d:16+ERd)																				
	SUB.B @(d:16,ERs,L),@(d:32,Rd,B)	B 6 7 9							SD							@(d:32+RdL)	-	@(d:16+ERs)	→	@(d:32+RdL)																				
	SUB.B @(d:16,ERs,L),@(d:32,Rd,W)	B 6 7 9							SD							@(d:32+Rd)	-	@(d:16+ERs)	→	@(d:32+Rd)																				
	SUB.B @(d:16,ERs,L),@(d:32,ERd,L)	B 6 7 9							SD							@(d:32+ERd)	-	@(d:16+ERs)	→	@(d:32+ERd)																				
	SUB.B @(d:16,ERs,L),@aa:16	B 5 6 8							S		D					@aa:16	-	@(d:16+ERs)	→	@aa:16																				
	SUB.B @(d:16,ERs,L),@aa:32	B 6 6 9							S		D					@aa:32	-	@(d:16+ERs)	→	@aa:32																				
	SUB.B @(d:32,Rs,B),@ERd	B 5 6 8						D	S							@ERd	-	@(d:32+RsL)	→	@ERd																				
	SUB.B @(d:32,Rs,B),@ERd+	B 5 6 8							S	D						@ERd	-	@(d:32+RsL)	→	@ERd					ERd32+1→ERd32															
	SUB.B @(d:32,Rs,B),@ERd-	B 5 6 8							S	D						@ERd	-	@(d:32+RsL)	→	@ERd					ERd32-1→ERd32															
	SUB.B @(d:32,Rs,B),@+ERd	B 5 7 9							S	D					ERd32+1→ERd32	@ERd	-	@(d:32+RsL)	→	@ERd																				

2. 各命令の説明

算術演算命令 (74)

命令	ニーモニック	サイズ	アドレッシングモード												オペレーション ^{a)}					コンディションコード ^{a)}											
			実行 ステータス ^{b)}												オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C				
			命令長	最小値	16 ビット命令フラグ			#XX	Rn	④ ERn	④ (ERn)	④ (RnL/Rn.W/ERn.L)	④ ERn/④ ERn+/④ ERn+/④ ERn	④ aa:16/④ aa:32																	
SUB	SUB.B @(d:32, Rs.B), @-ERd	B	5	7	9										ERd32-1→ERd32	@ERd - @(d:32+RsL) → @ERd							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @(d:2, ERd)	B	5	7	9											@(1/2/3+ERd) - @(d:32+RsL) → @(1/2/3+ERd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @(d:16, ERd)	B	6	7	9											@(d:16+ERd) - @(d:32+RsL) → @(d:16+ERd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @(d:32, ERd)	B	7	7	10											@(d:32+ERd) - @(d:32+RsL) → @(d:32+ERd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @(d:16, Rd.B)	B	6	7	9								SD			@(d:16+RdL) - @(d:32+RsL) → @(d:16+RdL)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @(d:16, Rd.W)	B	6	7	9								SD			@(d:16+Rd) - @(d:32+RsL) → @(d:16+Rd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @(d:16, ERd.L)	B	6	7	9								SD			@(d:16+ERd) - @(d:32+RsL) → @(d:16+ERd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @(d:32, Rd.B)	B	7	7	10								SD			@(d:32+RdL) - @(d:32+RsL) → @(d:32+RdL)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @(d:32, Rd.W)	B	7	7	10								SD			@(d:32+Rd) - @(d:32+RsL) → @(d:32+Rd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @(d:32, ERd.L)	B	7	7	10								SD			@(d:32+ERd) - @(d:32+RsL) → @(d:32+ERd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @aa:16	B	6	6	9								S	D		@aa:16 - @(d:32+RsL) → @aa:16							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.B), @aa:32	B	7	6	10								S	D		@aa:32 - @(d:32+RsL) → @aa:32							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @ERd	B	5	6	8								D	S		@ERd - @(d:32+Rs) → @ERd							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @ERd+	B	5	6	8								S	D		@ERd - @(d:32+Rs) → @ERd							ERd32+1→ERd32	—	↓	↑	↓	↓	↓	↓	↓
	SUB.B @(d:32, Rs.W), @ERd-	B	5	6	8								S	D		@ERd - @(d:32+Rs) → @ERd							ERd32-1→ERd32	—	↓	↑	↓	↓	↓	↓	↓
	SUB.B @(d:32, Rs.W), @+ERd	B	5	7	9								S	D		ERd32+1→ERd32 @ERd - @(d:32+Rs) → @ERd							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @-ERd	B	5	7	9								S	D		ERd32-1→ERd32 @ERd - @(d:32+Rs) → @ERd							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @(d:2, ERd)	B	5	7	9								D	S		@(1/2/3+ERd) - @(d:32+Rs) → @(1/2/3+ERd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @(d:16, ERd)	B	6	7	9								D	S		@(d:16+ERd) - @(d:32+Rs) → @(d:16+ERd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @(d:32, ERd)	B	7	7	10								D	S		@(d:32+ERd) - @(d:32+Rs) → @(d:32+ERd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @(d:16, Rd.B)	B	6	7	9								SD			@(d:16+RdL) - @(d:32+Rs) → @(d:16+RdL)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @(d:16, Rd.W)	B	6	7	9								SD			@(d:16+Rd) - @(d:32+Rs) → @(d:16+Rd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @(d:16, ERd.L)	B	6	7	9								SD			@(d:16+ERd) - @(d:32+Rs) → @(d:16+ERd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @(d:32, Rd.B)	B	7	7	10								SD			@(d:32+RdL) - @(d:32+Rs) → @(d:32+RdL)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @(d:32, Rd.W)	B	7	7	10								SD			@(d:32+Rd) - @(d:32+Rs) → @(d:32+Rd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @(d:32, ERd.L)	B	7	7	10								SD			@(d:32+ERd) - @(d:32+Rs) → @(d:32+ERd)							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @aa:16	B	6	6	9								S	D		@aa:16 - @(d:32+Rs) → @aa:16							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, Rs.W), @aa:32	B	7	6	10								S	D		@aa:32 - @(d:32+Rs) → @aa:32							—	↓	↑	↓	↓	↓	↓	↓	
	SUB.B @(d:32, ERs.L), @ERd	B	5	6	8								D	S		@ERd - @(d:32+ERs) → @ERd							—	↓	↑	↓	↓	↓	↓	↓	

算術演算命令 (75)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ #FX	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}												
					#XX	Rn	@ERN	@(ERN)	@(RnL/B/Rn/W/ERNL)	@ERN@ERN@ERN@ERN	@aa:16@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C							
															オペレーション3	オペレーション3	オペレーション3															
SUB	SUB.B @(d:32,ERs.L),@ERd+	B	5	6	8											@ERd	-	@(d:32+ERs)	→	@ERd				ERd32+1→ERd32	—	↓	↓	↓	↓	↓		
	SUB.B @(d:32,ERs.L),@ERd-	B	5	6	8											@ERd	-	@(d:32+ERs)	→	@ERd				ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	SUB.B @(d:32,ERs.L),@+ERd	B	5	7	9											ERd32+1→ERd32	@ERd	-	@(d:32+ERs)	→	@ERd					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@-ERd	B	5	7	9											ERd32-1→ERd32	@ERd	-	@(d:32+ERs)	→	@ERd					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@(d:2,ERd)	B	5	7	9												@(1/2/3+ERd)	-	@(d:32+ERs)	→	@(1/2/3+ERd)					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@(d:16,ERd)	B	6	7	9												@(d:16+ERd)	-	@(d:32+ERs)	→	@(d:16+ERd)					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@(d:32,ERd)	B	7	7	10												@(d:32+ERd)	-	@(d:32+ERs)	→	@(d:32+ERd)					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@(d:16,Rd,B)	B	6	7	9												@(d:16+RdL)	-	@(d:32+ERs)	→	@(d:16+RdL)					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@(d:16,Rd,W)	B	6	7	9												@(d:16+Rd)	-	@(d:32+ERs)	→	@(d:16+Rd)					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@(d:16,ERd,L)	B	6	7	9												@(d:16+ERd)	-	@(d:32+ERs)	→	@(d:16+ERd)					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@(d:32,Rd,B)	B	7	7	10												@(d:32+RdL)	-	@(d:32+ERs)	→	@(d:32+RdL)					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@(d:32,Rd,W)	B	7	7	10												@(d:32+Rd)	-	@(d:32+ERs)	→	@(d:32+Rd)					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@(d:32,ERd,L)	B	7	7	10												@(d:32+ERd)	-	@(d:32+ERs)	→	@(d:32+ERd)					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@aa:16	B	6	6	9												@aa:16	-	@(d:32+ERs)	→	@aa:16					—	↓	↓	↓	↓	↓	
	SUB.B @(d:32,ERs.L),@aa:32	B	7	6	10												@aa:32	-	@(d:32+ERs)	→	@aa:32					—	↓	↓	↓	↓	↓	
	SUB.B @aa:16,@ERd	B	3	4	6												@ERd	-	@aa:16	→	@ERd					—	↓	↓	↓	↓	↓	
	SUB.B @aa:16,@ERd+	B	3	4	6												@ERd	-	@aa:16	→	@ERd				ERd32+1→ERd32	—	↓	↓	↓	↓	↓	
	SUB.B @aa:16,@ERd-	B	3	4	6												@ERd	-	@aa:16	→	@ERd				ERd32-1→ERd32	—	↓	↓	↓	↓	↓	
	SUB.B @aa:16,@+ERd	B	3	5	7												ERd32+1→ERd32	@ERd	-	@aa:16	→	@ERd					—	↓	↓	↓	↓	↓
	SUB.B @aa:16,@-ERd	B	3	5	7												ERd32-1→ERd32	@ERd	-	@aa:16	→	@ERd					—	↓	↓	↓	↓	↓
SUB.B @aa:16,@(d:2,ERd)	B	3	5	7												@(1/2/3+ERd)	-	@aa:16	→	@(1/2/3+ERd)					—	↓	↓	↓	↓	↓		
SUB.B @aa:16,@(d:16,ERd)	B	4	5	7												@(d:16+ERd)	-	@aa:16	→	@(d:16+ERd)					—	↓	↓	↓	↓	↓		
SUB.B @aa:16,@(d:32,ERd)	B	5	5	8												@(d:32+ERd)	-	@aa:16	→	@(d:32+ERd)					—	↓	↓	↓	↓	↓		
SUB.B @aa:16,@(d:16,Rd,B)	B	4	5	7												@(d:16+RdL)	-	@aa:16	→	@(d:16+RdL)					—	↓	↓	↓	↓	↓		
SUB.B @aa:16,@(d:16,Rd,W)	B	4	5	7												@(d:16+Rd)	-	@aa:16	→	@(d:16+Rd)					—	↓	↓	↓	↓	↓		
SUB.B @aa:16,@(d:16,ERd,L)	B	4	5	7												@(d:16+ERd)	-	@aa:16	→	@(d:16+ERd)					—	↓	↓	↓	↓	↓		
SUB.B @aa:16,@(d:32,Rd,B)	B	5	5	8												@(d:32+RdL)	-	@aa:16	→	@(d:32+RdL)					—	↓	↓	↓	↓	↓		
SUB.B @aa:16,@(d:32,Rd,W)	B	5	5	8												@(d:32+Rd)	-	@aa:16	→	@(d:32+Rd)					—	↓	↓	↓	↓	↓		
SUB.B @aa:16,@(d:32,ERd,L)	B	5	5	8												@(d:32+ERd)	-	@aa:16	→	@(d:32+ERd)					—	↓	↓	↓	↓	↓		

算術演算命令 (77)

命令	ニーモニック	サイズ	命令長	実行 最小値	16ビット命令フロッピ #xx	アドレッシングモード					オペレーション ^{a)}					コンディションコード ^{a)}																																						
						#xx	Rn	@ERn	@(d,Rn,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn-/@ERn	@aa:R		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																													
															Rd	-	Rs									→	Rd																											
																												Rs	→	Rd																								
SUB	SUB.W #xx:16,@(d:16,ERd)	W	4	5	6	S																																																
	SUB.W #xx:16,@(d:32,ERd)	W	5	5	7	S																																																
	SUB.W #xx:16,@(d:16,Rd,B)	W	4	5	6	S					D																																											
	SUB.W #xx:16,@(d:16,Rd,W)	W	4	5	6	S					D																																											
	SUB.W #xx:16,@(d:16,ERd,L)	W	4	5	6	S					D																																											
	SUB.W #xx:16,@(d:32,Rd,B)	W	5	5	7	S					D																																											
	SUB.W #xx:16,@(d:32,Rd,W)	W	5	5	7	S					D																																											
	SUB.W #xx:16,@(d:32,ERd,L)	W	5	5	7	S					D																																											
	SUB.W #xx:16,@aa:16	W	4	4	6	S						D																																										
	SUB.W #xx:16,@aa:32	W	5	4	7	S						D																																										
	SUB.W Rs,Rd	W	1	1	1				SD																																													
	SUB.W Rs,@ERd	W	2	3	4			S	D																																													
	SUB.W Rs,@ERd+	W	2	4	4			S				D																																										
	SUB.W Rs,@ERd-	W	2	4	4			S				D																																										
	SUB.W Rs,@+ERd	W	2	5	5			S				D					ERd32+2→ERd32																																					
	SUB.W Rs,@-ERd	W	2	5	5			S				D					ERd32-2→ERd32																																					
	SUB.W Rs,@(d:2,ERd)	W	2	5	5			S	D																																													
	SUB.W Rs,@(d:16,ERd)	W	3	5	5			S	D																																													
	SUB.W Rs,@(d:32,ERd)	W	4	5	6			S	D																																													
	SUB.W Rs,@(d:16,Rd,B)	W	3	5	5			S			D																																											
	SUB.W Rs,@(d:16,Rd,W)	W	3	5	5			S			D																																											
	SUB.W Rs,@(d:16,ERd,L)	W	3	5	5			S			D																																											
	SUB.W Rs,@(d:32,Rd,B)	W	4	5	6			S			D																																											
	SUB.W Rs,@(d:32,Rd,W)	W	4	5	6			S			D																																											
	SUB.W Rs,@(d:32,ERd,L)	W	4	5	6			S			D																																											
	SUB.W Rs,@aa:16	W	3	3	5			S				D																																										
SUB.W Rs,@aa:32	W	4	3	6			S				D																																											
SUB.W @ERs,Rd	W	2	3	3			D	S																																														
SUB.W @ERs+,Rd	W	2	3	3			D					S																																										

算術演算命令 (79)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード												オペレーション*					コンディションコード*																					
					16ビット命令フェッチ	#px	Rn	@ERn	@d:RnL/Rn:W/ERn:L	@ERn/ERn+/@ERn-/@ERn	@aa:R/@aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																		
															-	→	→																										
SUB	SUB.W @ERs, @aa:32	W	4	4	7																																						
	SUB.W @ERs+, @ERd	W	3	5	6			D		S																																	
	SUB.W @ERs+, @ERd+	W	3	5	6								SD																														
	SUB.W @ERs+, @ERd-	W	3	5	6								SD																														
	SUB.W @ERs+, @+ERd	W	3	6	7								SD		ERd32+2→ERd32	@ERd	-	@ERs	→	@ERd	ERs32+2→ERs32		ERd32+2→ERd32	-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑							
	SUB.W @ERs+, @-ERd	W	3	6	7								SD		ERd32+2→ERd32	@ERd	-	@ERs	→	@ERd	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑						
	SUB.W @ERs+, @d:2, ERd	W	3	6	7					D		S						@ (2/4/6+ERd)	-	@ERs	→	@ (2/4/6+ERd)	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑					
	SUB.W @ERs+, @d:16, ERd	W	4	6	7					D		S						@ (d:16+ERd)	-	@ERs	→	@ (d:16+ERd)	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑				
	SUB.W @ERs+, @d:32, ERd	W	5	6	8					D		S						@ (d:32+ERd)	-	@ERs	→	@ (d:32+ERd)	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑			
	SUB.W @ERs+, @d:16, Rd.B	W	4	6	7					D		S						@ (d:16+RdL<<1)	-	@ERs	→	@ (d:16+RdL<<1)	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑		
	SUB.W @ERs+, @d:16, Rd.W	W	4	6	7					D		S						@ (d:16+Rd<<1)	-	@ERs	→	@ (d:16+Rd<<1)	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs+, @d:16, ERd.L	W	4	6	7					D		S						@ (d:16+ERd<<1)	-	@ERs	→	@ (d:16+ERd<<1)	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs+, @d:32, Rd.B	W	5	6	8					D		S						@ (d:32+RdL<<1)	-	@ERs	→	@ (d:32+RdL<<1)	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑
	SUB.W @ERs+, @d:32, Rd.W	W	5	6	8					D		S						@ (d:32+Rd<<1)	-	@ERs	→	@ (d:32+Rd<<1)	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑
	SUB.W @ERs+, @d:32, ERd.L	W	5	6	8					D		S						@ (d:32+ERd<<1)	-	@ERs	→	@ (d:32+ERd<<1)	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑
	SUB.W @ERs+, @aa:16	W	4	5	7							S	D					@aa:16	-	@ERs	→	@aa:16	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs+, @aa:32	W	5	5	8							S	D					@aa:32	-	@ERs	→	@aa:32	ERs32+2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs-, @ERd	W	3	5	6					D		S						@ERd	-	@ERs	→	@ERd	ERs32-2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs-, @ERd+	W	3	5	6							SD						@ERd	-	@ERs	→	@ERd	ERs32-2→ERs32	ERd32+2→ERd32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs-, @ERd-	W	3	5	6							SD						@ERd	-	@ERs	→	@ERd	ERs32-2→ERs32	ERd32+2→ERd32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑
	SUB.W @ERs-, @+ERd	W	3	6	7							SD			ERd32+2→ERd32	@ERd	-	@ERs	→	@ERd	ERs32-2→ERs32				-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑		
	SUB.W @ERs-, @-ERd	W	3	6	7							SD			ERd32+2→ERd32	@ERd	-	@ERs	→	@ERd	ERs32-2→ERs32				-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑		
	SUB.W @ERs-, @d:2, ERd	W	3	6	7							D	S					@ (2/4/6+ERd)	-	@ERs	→	@ (2/4/6+ERd)	ERs32-2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs-, @d:16, ERd	W	4	6	7						D	S						@ (d:16+ERd)	-	@ERs	→	@ (d:16+ERd)	ERs32-2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs-, @d:32, ERd	W	5	7	8						D	S						@ (d:32+ERd)	-	@ERs	→	@ (d:32+ERd)	ERs32-2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs-, @d:16, Rd.B	W	4	7	7						D	S						@ (d:16+RdL<<1)	-	@ERs	→	@ (d:16+RdL<<1)	ERs32-2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs-, @d:16, Rd.W	W	4	7	7						D	S						@ (d:16+Rd<<1)	-	@ERs	→	@ (d:16+Rd<<1)	ERs32-2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑
	SUB.W @ERs-, @d:16, ERd.L	W	4	7	7						D	S						@ (d:16+ERd<<1)	-	@ERs	→	@ (d:16+ERd<<1)	ERs32-2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	
	SUB.W @ERs-, @d:32, Rd.B	W	5	7	8						D	S						@ (d:32+RdL<<1)	-	@ERs	→	@ (d:32+RdL<<1)	ERs32-2→ERs32			-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑

2. 各命令の説明

算術演算命令 (80)

命令	ニーモニック	サイズ	命令長	実行 最小値	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}						
					16ビット命令フェッチ #xx	Rn	@ERn	@(d,ERn)	@d,RnL,B/Rn,W/ERn,L	@ERn,@ERn+,@ERn+,@ERn	@aa:R,@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
															ERd	- @ERs	→ @ERd									
SUB	SUB.W @ERs-,@(d:32,Rd,W)	W	5	7	8				D	S					@(d:32+Rd<<1)	- @ERs	→ @(d:32+Rd<<1)	ERs32-2→ERs32			—	↓	↓	↓	↓	↓
	SUB.W @ERs-,@(d:32,ERd,L)	W	5	7	8				D	S					@(d:32+ERd<<1)	- @ERs	→ @(d:32+ERd<<1)	ERs32-2→ERs32			—	↓	↓	↓	↓	↓
	SUB.W @ERs-,@aa:16	W	4	5	7					S	D				@aa:16	- @ERs	→ @aa:16	ERs32-2→ERs32			—	↓	↓	↓	↓	↓
	SUB.W @ERs-,@aa:32	W	5	5	8					S	D				@aa:32	- @ERs	→ @aa:32	ERs32-2→ERs32			—	↓	↓	↓	↓	↓
	SUB.W @+ERs,@ERd	W	3	6	6			D		S				ERs32+2→ERs32	@ERd	- @ERs	→ @ERd			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@ERd+	W	3	6	6				SD					ERs32+2→ERs32	@ERd	- @ERs	→ @ERd		ERd32+2→ERd32	—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@ERd-	W	3	6	6				SD					ERs32+2→ERs32	@ERd	- @ERs	→ @ERd		ERd32-2→ERd32	—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@+ERd	W	3	7	7				SD					ERs32+2→ERs32	ERd32+2→ERd32	@ERd	- @ERs	→ @ERd			—	↓	↓	↓	↓	↓
	SUB.W @+ERs,@-ERd	W	3	7	7				SD					ERs32+2→ERs32	ERd32-2→ERd32	@ERd	- @ERs	→ @ERd			—	↓	↓	↓	↓	↓
	SUB.W @+ERs,@(d:2,ERd)	W	3	7	7			D		S				ERs32+2→ERs32	@(2/4/6+ERd)	- @ERs	→ @(2/4/6+ERd)			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@(d:16,ERd)	W	4	7	7			D		S				ERs32+2→ERs32	@(d:16+ERd)	- @ERs	→ @(d:16+ERd)			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@(d:32,ERd)	W	5	7	8			D		S				ERs32+2→ERs32	@(d:32+ERd)	- @ERs	→ @(d:32+ERd)			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@(d:16,Rd,B)	W	4	7	7				D	S				ERs32+2→ERs32	@(d:16+RdL<<1)	- @ERs	→ @(d:16+RdL<<1)			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@(d:16,Rd,W)	W	4	7	7				D	S				ERs32+2→ERs32	@(d:16+Rd<<1)	- @ERs	→ @(d:16+Rd<<1)			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@(d:16,ERd,L)	W	4	7	7				D	S				ERs32+2→ERs32	@(d:16+ERd<<1)	- @ERs	→ @(d:16+ERd<<1)			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@(d:32,Rd,B)	W	5	7	8				D	S				ERs32+2→ERs32	@(d:32+RdL<<1)	- @ERs	→ @(d:32+RdL<<1)			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@(d:32,Rd,W)	W	5	7	8				D	S				ERs32+2→ERs32	@(d:32+Rd<<1)	- @ERs	→ @(d:32+Rd<<1)			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@(d:32,ERd,L)	W	5	7	8				D	S				ERs32+2→ERs32	@(d:32+ERd<<1)	- @ERs	→ @(d:32+ERd<<1)			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@aa:16	W	4	6	7					S	D			ERs32+2→ERs32	@aa:16	- @ERs	→ @aa:16			—	↓	↓	↓	↓	↓	↓
	SUB.W @+ERs,@aa:32	W	5	6	8					S	D			ERs32+2→ERs32	@aa:32	- @ERs	→ @aa:32			—	↓	↓	↓	↓	↓	↓
	SUB.W @-ERs,@ERd	W	3	6	6			D		S				ERs32-2→ERs32	@ERd	- @ERs	→ @ERd			—	↓	↓	↓	↓	↓	↓
	SUB.W @-ERs,@ERd+	W	3	6	6				SD					ERs32-2→ERs32	@ERd	- @ERs	→ @ERd		ERd32+2→ERd32	—	↓	↓	↓	↓	↓	↓
	SUB.W @-ERs,@ERd-	W	3	6	6				SD					ERs32-2→ERs32	@ERd	- @ERs	→ @ERd		ERd32-2→ERd32	—	↓	↓	↓	↓	↓	↓
	SUB.W @-ERs,@+ERd	W	3	7	7				SD					ERs32-2→ERs32	ERd32+2→ERd32	@ERd	- @ERs	→ @ERd			—	↓	↓	↓	↓	↓
	SUB.W @-ERs,@-ERd	W	3	7	7				SD					ERs32-2→ERs32	ERd32-2→ERd32	@ERd	- @ERs	→ @ERd			—	↓	↓	↓	↓	↓
	SUB.W @-ERs,@(d:2,ERd)	W	3	7	7			D		S				ERs32-2→ERs32	@(2/4/6+ERd)	- @ERs	→ @(2/4/6+ERd)			—	↓	↓	↓	↓	↓	↓
	SUB.W @-ERs,@(d:16,ERd)	W	4	7	7			D		S				ERs32-2→ERs32	@(d:16+ERd)	- @ERs	→ @(d:16+ERd)			—	↓	↓	↓	↓	↓	↓
	SUB.W @-ERs,@(d:32,ERd)	W	5	7	8			D		S				ERs32-2→ERs32	@(d:32+ERd)	- @ERs	→ @(d:32+ERd)			—	↓	↓	↓	↓	↓	↓
	SUB.W @-ERs,@(d:16,Rd,B)	W	4	7	7				D	S				ERs32-2→ERs32	@(d:16+RdL<<1)	- @ERs	→ @(d:16+RdL<<1)			—	↓	↓	↓	↓	↓	↓

算術演算命令 (81)

命令	ニーモニック	アドレスシングモード													オペレーション*	オペレーション*					コンディショナルコード*								
		サイズ	命令長	実行	16ビット命令フラグ	ステータス																							
						FX	FN	EN	(d,ERn)	(d,RnL,Rn,W,ERn,L)	(ERn,ERn+,@ERn+,@ERn)	@aa:8/@aa:16/@aa:32	I	H							N	Z	V	C					
SUB	SUB.W @-ERs,@(d:16,Rd,W)	W	4	7	7				D	S					ERs32-2→ERs32	@(d:16+Rd<<1) - @ERs → @(d:16+Rd<<1)							—	⇅	⇅	⇅	⇅	⇅	
	SUB.W @-ERs,@(d:16,ERd,L)	W	4	7	7				D	S					ERs32-2→ERs32	@(d:16+ERd<<1) - @ERs → @(d:16+ERd<<1)							—	⇅	⇅	⇅	⇅	⇅	
	SUB.W @-ERs,@(d:32,Rd,B)	W	5	7	8				D	S					ERs32-2→ERs32	@(d:32+RdL<<1) - @ERs → @(d:32+RdL<<1)							—	⇅	⇅	⇅	⇅	⇅	
	SUB.W @-ERs,@(d:32,Rd,W)	W	5	7	8				D	S					ERs32-2→ERs32	@(d:32+Rd<<1) - @ERs → @(d:32+Rd<<1)							—	⇅	⇅	⇅	⇅	⇅	
	SUB.W @-ERs,@(d:32,ERd,L)	W	5	7	8				D	S					ERs32-2→ERs32	@(d:32+ERd<<1) - @ERs → @(d:32+ERd<<1)							—	⇅	⇅	⇅	⇅	⇅	
	SUB.W @-ERs,@aa:16	W	4	6	7						S	D			ERs32-2→ERs32	@aa:16 - @ERs → @aa:16							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @-ERs,@aa:32	W	5	6	8						S	D			ERs32-2→ERs32	@aa:32 - @ERs → @aa:32							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@ERd	W	3	6	6				D	S						@ERd - @(2/4/6+ERs) → @ERd							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@ERd+	W	3	6	6					S	D					@ERd - @(2/4/6+ERs) → @ERd			ERd32+2→ERd32				—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@ERd-	W	3	6	6					S	D					@ERd - @(2/4/6+ERs) → @ERd			ERd32-2→ERd32				—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@+ERd	W	3	7	7					S	D			ERd32+2→ERd32	@ERd - @(2/4/6+ERs) → @ERd								—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@-ERd	W	3	7	7					S	D			ERd32-2→ERd32	@ERd - @(2/4/6+ERs) → @ERd								—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@(d:2,ERd)	W	3	7	7					SD						@(2/4/6+ERd) - @(2/4/6+ERs) → @(2/4/6+ERd)							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@(d:16,ERd)	W	4	7	7					SD						@(d:16+ERd) - @(2/4/6+ERs) → @(d:16+ERd)							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@(d:32,ERd)	W	5	7	8					SD						@(d:32+ERd) - @(2/4/6+ERs) → @(d:32+ERd)							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@(d:16,Rd,B)	W	4	7	7					S	D					@(d:16+RdL<<1) - @(2/4/6+ERs) → @(d:16+RdL<<1)							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@(d:16,Rd,W)	W	4	7	7					S	D					@(d:16+Rd<<1) - @(2/4/6+ERs) → @(d:16+Rd<<1)							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@(d:16,ERd,L)	W	4	7	7					S	D					@(d:16+ERd<<1) - @(2/4/6+ERs) → @(d:16+ERd<<1)							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@(d:32,Rd,B)	W	5	7	8					S	D					@(d:32+RdL<<1) - @(2/4/6+ERs) → @(d:32+RdL<<1)							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@(d:32,Rd,W)	W	5	7	8					S	D					@(d:32+Rd<<1) - @(2/4/6+ERs) → @(d:32+Rd<<1)							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@(d:32,ERd,L)	W	5	7	8					S	D					@(d:32+ERd<<1) - @(2/4/6+ERs) → @(d:32+ERd<<1)							—	⇅	⇅	⇅	⇅	⇅	⇅
	SUB.W @(d:2,ERs),@aa:16	W	4	6	7						S	D				@aa:16 - @(2/4/6+ERs) → @aa:16							—	⇅	⇅	⇅	⇅	⇅	⇅
SUB.W @(d:2,ERs),@aa:32	W	5	6	8						S	D				@aa:32 - @(2/4/6+ERs) → @aa:32							—	⇅	⇅	⇅	⇅	⇅	⇅	
SUB.W @(d:16,ERs),@ERd	W	4	6	7				D	S						@ERd - (d:16+ERs) → @ERd							—	⇅	⇅	⇅	⇅	⇅	⇅	
SUB.W @(d:16,ERs),@ERd+	W	4	6	7					S	D					@ERd - (d:16+ERs) → @ERd			ERd32+2→ERd32				—	⇅	⇅	⇅	⇅	⇅	⇅	
SUB.W @(d:16,ERs),@ERd-	W	4	6	7					S	D					@ERd - (d:16+ERs) → @ERd			ERd32-2→ERd32				—	⇅	⇅	⇅	⇅	⇅	⇅	
SUB.W @(d:16,ERs),@+ERd	W	4	7	8					S	D			ERd32+2→ERd32	@ERd - (d:16+ERs) → @ERd								—	⇅	⇅	⇅	⇅	⇅	⇅	
SUB.W @(d:16,ERs),@-ERd	W	4	7	8					S	D			ERd32-2→ERd32	@ERd - (d:16+ERs) → @ERd								—	⇅	⇅	⇅	⇅	⇅	⇅	
SUB.W @(d:16,ERs),@(d:2,ERd)	W	4	7	8					SD						@(2/4/6+ERd) - @(d:16+ERs) → @(2/4/6+ERd)							—	⇅	⇅	⇅	⇅	⇅	⇅	

算術演算命令 (84)

命令	ニーモニック	サイズ 命令長	実行 16ビット命令フェッチ ユニット数	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{b)}																	
				#xx	Rn	@ERn	@d(Rn, B/Rn, W/ERn, L)	@ERn@ERn+/@ERn+/@ERn	@aa:R/@aa:16/@aa:32	—	オペレーション1					オペレーション2					I	H	N	Z	V	C										
											オペレーション3																オペレーション4	オペレーション5								
SUB	SUB.W @(d:16,ERs.L),@ERd	W	4 6 7		D	S								@ERd	-	@(d:16+ERs<<1)	→	@ERd																		
	SUB.W @(d:16,ERs.L),@ERd+	W	4 6 7			S	D							@ERd	-	@(d:16+ERs<<1)	→	@ERd	ERd32+2→ERd32																	
	SUB.W @(d:16,ERs.L),@ERd-	W	4 6 7			S	D							@ERd	-	@(d:16+ERs<<1)	→	@ERd	ERd32-2→ERd32																	
	SUB.W @(d:16,ERs.L),@+ERd	W	4 7 8			S	D						ERd32+2→ERd32	@ERd	-	@(d:16+ERs<<1)	→	@ERd																		
	SUB.W @(d:16,ERs.L),@-ERd	W	4 7 8			S	D						ERd32-2→ERd32	@ERd	-	@(d:16+ERs<<1)	→	@ERd																		
	SUB.W @(d:16,ERs.L),@(d:2,ERd)	W	4 7 8			D	S							@(2/4/6+ERd)	-	@(d:16+ERs<<1)	→	@(2/4/6+ERd)																		
	SUB.W @(d:16,ERs.L),@(d:16,ERd)	W	5 7 8			D	S							@(d:16+ERd)	-	@(d:16+ERs<<1)	→	@(d:16+ERd)																		
	SUB.W @(d:16,ERs.L),@(d:32,ERd)	W	6 7 9			D	S							@(d:32+ERd)	-	@(d:16+ERs<<1)	→	@(d:32+ERd)																		
	SUB.W @(d:16,ERs.L),@(d:16,Rd,B)	W	5 7 8				SD							@(d:16+RdL<<1)	-	@(d:16+ERs<<1)	→	@(d:16+RdL<<1)																		
	SUB.W @(d:16,ERs.L),@(d:16,Rd,W)	W	5 7 8				SD							@(d:16+Rd<<1)	-	@(d:16+ERs<<1)	→	@(d:16+Rd<<1)																		
	SUB.W @(d:16,ERs.L),@(d:16,ERd,L)	W	5 7 8				SD							@(d:16+ERd<<1)	-	@(d:16+ERs<<1)	→	@(d:16+ERd<<1)																		
	SUB.W @(d:16,ERs.L),@(d:32,Rd,B)	W	6 7 9				SD							@(d:32+RdL<<1)	-	@(d:16+ERs<<1)	→	@(d:32+RdL<<1)																		
	SUB.W @(d:16,ERs.L),@(d:32,Rd,W)	W	6 7 9				SD							@(d:32+Rd<<1)	-	@(d:16+ERs<<1)	→	@(d:32+Rd<<1)																		
	SUB.W @(d:16,ERs.L),@(d:32,ERd,L)	W	6 7 9				SD							@(d:32+ERd<<1)	-	@(d:16+ERs<<1)	→	@(d:32+ERd<<1)																		
	SUB.W @(d:16,ERs.L),@aa:16	W	5 6 8				S	D						@aa:16	-	@(d:16+ERs<<1)	→	@aa:16																		
	SUB.W @(d:16,ERs.L),@aa:32	W	6 6 9				S	D						@aa:32	-	@(d:16+ERs<<1)	→	@aa:32																		
	SUB.W @(d:32,Rs,B),@ERd	W	5 6 8				D	S						@ERd	-	@(d:32+RsL<<1)	→	@ERd																		
	SUB.W @(d:32,Rs,B),@ERd+	W	5 6 8				S	D						@ERd	-	@(d:32+RsL<<1)	→	@ERd	ERd32+2→ERd32																	
	SUB.W @(d:32,Ps,B),@ERd-	W	5 6 8				S	D						@ERd	-	@(d:32+PsL<<1)	→	@ERd	ERd32-2→ERd32																	
	SUB.W @(d:32,Ps,B),@+ERd	W	5 7 9				S	D					ERd32+2→ERd32	@ERd	-	@(d:32+PsL<<1)	→	@ERd																		
	SUB.W @(d:32,Ps,B),@-ERd	W	5 7 9				S	D					ERd32-2→ERd32	@ERd	-	@(d:32+PsL<<1)	→	@ERd																		
	SUB.W @(d:32,Ps,B),@(d:2,ERd)	W	5 7 9				D	S						@(2/4/6+ERd)	-	@(d:32+PsL<<1)	→	@(2/4/6+ERd)																		
	SUB.W @(d:32,Ps,B),@(d:16,ERd)	W	6 7 9				D	S						@(d:16+ERd)	-	@(d:32+PsL<<1)	→	@(d:16+ERd)																		
	SUB.W @(d:32,Ps,B),@(d:32,ERd)	W	7 7 10				D	S						@(d:32+ERd)	-	@(d:32+PsL<<1)	→	@(d:32+ERd)																		
	SUB.W @(d:32,Ps,B),@(d:16,Rd,B)	W	6 7 9					SD						@(d:16+RdL<<1)	-	@(d:32+PsL<<1)	→	@(d:16+RdL<<1)																		
	SUB.W @(d:32,Ps,B),@(d:16,Rd,W)	W	6 7 9					SD						@(d:16+Rd<<1)	-	@(d:32+PsL<<1)	→	@(d:16+Rd<<1)																		
	SUB.W @(d:32,Ps,B),@(d:16,ERd,L)	W	6 7 9					SD						@(d:16+ERd<<1)	-	@(d:32+PsL<<1)	→	@(d:16+ERd<<1)																		
	SUB.W @(d:32,Ps,B),@(d:32,Rd,B)	W	7 7 10					SD						@(d:32+RdL<<1)	-	@(d:32+PsL<<1)	→	@(d:32+RdL<<1)																		
	SUB.W @(d:32,Ps,B),@(d:32,Rd,W)	W	7 7 10					SD						@(d:32+Rd<<1)	-	@(d:32+PsL<<1)	→	@(d:32+Rd<<1)																		

算術演算命令 (85)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグビット #xx	アドレッシングモード									オペレーション ^{a)}					コンディションコード ^{a)}											
					Rn	@ERn	@Rn,LEB/Rn,W/ERn,L	@ERn,@ERn+/@ERn+/@ERn	@aa,16/@aa,32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C							
													@ERd	-	@(d:32+RnL<<1)									→	@(d:32+ERd<<1)					
SUB	SUB.W @(d:32,Rs.B),@(d:32,ERd.L)	W	7	7	10						SD				@(d:32+ERd<<1)	-	@(d:32+RnL<<1)	→	@(d:32+ERd<<1)						—	↑	↓	↓	↓	↓
	SUB.W @(d:32,Rs.B),@aa:16	W	6	6	9						S	D			@aa:16	-	@(d:32+RnL<<1)	→	@aa:16						—	↑	↓	↓	↓	↓
	SUB.W @(d:32,Rs.B),@aa:32	W	7	6	10						S	D			@aa:32	-	@(d:32+RnL<<1)	→	@aa:32						—	↑	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@ERd	W	5	6	8						D	S			@ERd	-	@(d:32+RnL<<1)	→	@ERd						—	↑	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@ERd+	W	5	6	8						S	D			@ERd	-	@(d:32+RnL<<1)	→	@ERd				ERd32+2→ERd32		—	↑	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@ERd-	W	5	6	8						S	D			@ERd	-	@(d:32+RnL<<1)	→	@ERd				ERd32-2→ERd32		—	↑	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@+ERd	W	5	7	9						S	D		ERd32+2→ERd32	@ERd	-	@(d:32+RnL<<1)	→	@ERd					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@-ERd	W	5	7	9						S	D		ERd32-2→ERd32	@ERd	-	@(d:32+RnL<<1)	→	@ERd					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@(d:2,ERd)	W	5	7	9						D	S			@(2/4/6+ERd)	-	@(d:32+RnL<<1)	→	@(2/4/6+ERd)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@(d:16,ERd)	W	6	7	9						D	S			@(d:16+ERd)	-	@(d:32+RnL<<1)	→	@(d:16+ERd)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@(d:32,ERd)	W	7	7	10						D	S			@(d:32+ERd)	-	@(d:32+RnL<<1)	→	@(d:32+ERd)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@(d:16,Rd.B)	W	6	7	9						SD				@(d:16+RdL<<1)	-	@(d:32+RnL<<1)	→	@(d:16+RdL<<1)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@(d:16,Rd.W)	W	6	7	9						SD				@(d:16+Rd<<1)	-	@(d:32+RnL<<1)	→	@(d:16+Rd<<1)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@(d:16,ERd.L)	W	6	7	9						SD				@(d:16+ERd<<1)	-	@(d:32+RnL<<1)	→	@(d:16+ERd<<1)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@(d:32,Rd.B)	W	7	7	10						SD				@(d:32+RdL<<1)	-	@(d:32+RnL<<1)	→	@(d:32+RdL<<1)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@(d:32,Rd.W)	W	7	7	10						SD				@(d:32+Rd<<1)	-	@(d:32+RnL<<1)	→	@(d:32+Rd<<1)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@(d:32,ERd.L)	W	7	7	10						SD				@(d:32+ERd<<1)	-	@(d:32+RnL<<1)	→	@(d:32+ERd<<1)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@aa:16	W	6	6	9						S	D			@aa:16	-	@(d:32+RnL<<1)	→	@aa:16					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,Ps.W),@aa:32	W	7	6	10						S	D			@aa:32	-	@(d:32+RnL<<1)	→	@aa:32					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@ERd	W	5	6	8						D	S			@ERd	-	@(d:32+ERs<<1)	→	@ERd					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@ERd+	W	5	6	8						S	D			@ERd	-	@(d:32+ERs<<1)	→	@ERd				ERd32+2→ERd32		—	↑	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@ERd-	W	5	6	8						S	D			@ERd	-	@(d:32+ERs<<1)	→	@ERd				ERd32-2→ERd32		—	↑	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@+ERd	W	5	7	9						S	D		ERd32+2→ERd32	@ERd	-	@(d:32+ERs<<1)	→	@ERd					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@-ERd	W	5	7	9						S	D		ERd32-2→ERd32	@ERd	-	@(d:32+ERs<<1)	→	@ERd					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@(d:2,ERd)	W	5	7	9						D	S			@(2/4/6+ERd)	-	@(d:32+ERs<<1)	→	@(2/4/6+ERd)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@(d:16,ERd)	W	6	7	9						D	S			@(d:16+ERd)	-	@(d:32+ERs<<1)	→	@(d:16+ERd)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@(d:32,ERd)	W	7	7	10						D	S			@(d:32+ERd)	-	@(d:32+ERs<<1)	→	@(d:32+ERd)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@(d:16,Rd.B)	W	6	7	9						SD				@(d:16+RdL<<1)	-	@(d:32+ERs<<1)	→	@(d:16+RdL<<1)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@(d:16,Rd.W)	W	6	7	9						SD				@(d:16+Rd<<1)	-	@(d:32+ERs<<1)	→	@(d:16+Rd<<1)					—	↑	↓	↓	↓	↓	↓
	SUB.W @(d:32,ERs.L),@(d:16,ERd.W)	W	6	7	9						SD				@(d:16+Rd<<1)	-	@(d:32+ERs<<1)	→	@(d:16+Rd<<1)					—	↑	↓	↓	↓	↓	↓

算術演算命令 (86)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フレッチ スタート域*	アドレッシングモード								オペレーション*					コンディションコード*																
					#xx	Rn	@ERN	@d(ERN)	@d(RnL/Rn.W/Rn.L)	@ERn@ERn+/@ERn-/@ERn																								
																								オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z
SUB	SUB.W @(d:32,ERs.L),@(d:16,ERd.L)	W	6	7	9						SD									@(d:16+ERd<<1) - @d:32+ERs<<1 → @(d:16+ERd<<1)														
	SUB.W @(d:32,ERs.L),@(d:32,Rd.B)	W	7	7	10						SD									@(d:32+RdL<<1) - @d:32+ERs<<1 → @(d:32+RdL<<1)														
	SUB.W @(d:32,ERs.L),@(d:32,Rd.W)	W	7	7	10						SD									@(d:32+Rd<<1) - @d:32+ERs<<1 → @(d:32+Rd<<1)														
	SUB.W @(d:32,ERs.L),@(d:32,ERd.L)	W	7	7	10						SD									@(d:32+ERd<<1) - @d:32+ERs<<1 → @(d:32+ERd<<1)														
	SUB.W @(d:32,ERs.L),@aa:16	W	6	6	9						S	D								@aa:16 - @d:32+ERs<<1 → @aa:16														
	SUB.W @(d:32,ERs.L),@aa:32	W	7	6	10						S	D								@aa:32 - @d:32+ERs<<1 → @aa:32														
	SUB.W @aa:16,@ERd	W	3	4	6						D	S								@ERd - @aa:16 → @ERd														
	SUB.W @aa:16,@ERd+	W	3	4	6							D	S							@ERd - @aa:16 → @ERd				ERd32+2→ERd32										
	SUB.W @aa:16,@ERd-	W	3	4	6							D	S							@ERd - @aa:16 → @ERd				ERd32-2→ERd32										
	SUB.W @aa:16,@+ERd	W	3	5	7							D	S										ERd32+2→ERd32											
	SUB.W @aa:16,@-ERd	W	3	5	7							D	S										ERd32-2→ERd32											
	SUB.W @aa:16,@(d:2,ERd)	W	3	5	7							D	S							@(2/4/6+ERd) - @aa:16 → @(2/4/6+ERd)														
	SUB.W @aa:16,@(d:16,ERd)	W	4	5	7						D	S								@(d:16+ERd) - @aa:16 → @(d:16+ERd)														
	SUB.W @aa:16,@(d:32,ERd)	W	5	5	8							D	S							@(d:32+ERd) - @aa:16 → @(d:32+ERd)														
	SUB.W @aa:16,@(d:16,Rd.B)	W	4	5	7							D	S							@(d:16+RdL<<1) - @aa:16 → @(d:16+RdL<<1)														
	SUB.W @aa:16,@(d:16,Rd.W)	W	4	5	7							D	S							@(d:16+Rd<<1) - @aa:16 → @(d:16+Rd<<1)														
	SUB.W @aa:16,@(d:16,ERd.L)	W	4	5	7							D	S							@(d:16+ERd<<1) - @aa:16 → @(d:16+ERd<<1)														
	SUB.W @aa:16,@(d:32,Rd.B)	W	5	5	8							D	S							@(d:32+RdL<<1) - @aa:16 → @(d:32+RdL<<1)														
	SUB.W @aa:16,@(d:32,Rd.W)	W	5	5	8							D	S							@(d:32+Rd<<1) - @aa:16 → @(d:32+Rd<<1)														
	SUB.W @aa:16,@(d:32,ERd.L)	W	5	5	8							D	S							@(d:32+ERd<<1) - @aa:16 → @(d:32+ERd<<1)														
	SUB.W @aa:16,@aa:16	W	4	4	7							SD								@aa:16 - @aa:16 → @aa:16														
	SUB.W @aa:16,@aa:32	W	5	4	8							SD								@aa:32 - @aa:16 → @aa:32														
	SUB.W @aa:32,@ERd	W	4	4	7								D	S						@ERd - @aa:32 → @ERd														
	SUB.W @aa:32,@ERd+	W	4	4	7								D	S						@ERd - @aa:32 → @ERd				ERd32+2→ERd32										
	SUB.W @aa:32,@ERd-	W	4	4	7								D	S						@ERd - @aa:32 → @ERd				ERd32-2→ERd32										
	SUB.W @aa:32,@+ERd	W	4	5	8								D	S									ERd32+2→ERd32											
	SUB.W @aa:32,@-ERd	W	4	5	8								D	S									ERd32-2→ERd32											
	SUB.W @aa:32,@(d:2,ERd)	W	4	5	8								D	S						@(2/4/6+ERd) - @aa:32 → @(2/4/6+ERd)														
	SUB.W @aa:32,@(d:16,ERd)	W	5	5	8								D	S						@(d:16+ERd) - @aa:32 → @(d:16+ERd)														

算術演算命令 (88)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フレッチ #xx	アドレッシングモード								オペレーション ^{a)}	コンディションコード ^{a)}													
					#xx	Rn	@ERN	@d(Rn,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn-/@ERn		オペレーション1	オペレーション2		オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
														オペレーション3													
SUB	SUB.L #xx:32,@ERd+	L	4	4	6	S							@ERd	- #xx	→	@ERd				ERd32+4→ERd32	—	⇄	⇄	⇄	⇄	⇄	
	SUB.L #xx:32,@ERd-	L	4	4	6	S							@ERd	- #xx	→	@ERd				ERd32-4→ERd32	—	⇄	⇄	⇄	⇄	⇄	
	SUB.L #xx:32,@+ERd	L	4	5	6	S							ERd32+4→ERd32	@ERd	- #xx	→	@ERd					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@-ERd	L	4	5	6	S							ERd32-4→ERd32	@ERd	- #xx	→	@ERd					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@(d:2,ERd)	L	4	5	6	S								@(4/8/12+ERd)	- #xx	→	@(4/8/12+ERd)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@(d:16,ERd)	L	5	5	7	S								@(d:16+ERd)	- #xx	→	@(d:16+ERd)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@(d:32,ERd)	L	6	5	8	S								@(d:32+ERd)	- #xx	→	@(d:32+ERd)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@(d:16,Rd,B)	L	5	5	7	S								@(d:16+Rd<<2)	- #xx	→	@(d:16+Rd<<2)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@(d:16,Rd,W)	L	5	5	7	S								@(d:16+Rd<<2)	- #xx	→	@(d:16+Rd<<2)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@(d:16,ERd,L)	L	5	5	7	S								@(d:16+ERd<<2)	- #xx	→	@(d:16+ERd<<2)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@(d:32,Rd,B)	L	6	5	8	S								@(d:32+Rd<<2)	- #xx	→	@(d:32+Rd<<2)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@(d:32,Rd,W)	L	6	5	8	S								@(d:32+Rd<<2)	- #xx	→	@(d:32+Rd<<2)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@(d:32,ERd,L)	L	6	5	8	S								@(d:32+ERd<<2)	- #xx	→	@(d:32+ERd<<2)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@aa:16	L	5	4	7	S								@aa:16	- #xx	→	@aa:16					—	⇄	⇄	⇄	⇄	⇄
	SUB.L #xx:32,@aa:32	L	6	4	8	S								@aa:32	- #xx	→	@aa:32					—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,ERd	L	1	1	1	SD								ERd32	- ERs32	→	ERd32					—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@ERd	L	2	4	4	S	D							@ERd	- ERs32	→	@ERd					—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@ERd+	L	2	4	4	S								@ERd	- ERs32	→	@ERd				ERd32+4→ERd32	—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@ERd-	L	2	4	4	S								@ERd	- ERs32	→	@ERd				ERd32-4→ERd32	—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@+ERd	L	2	5	5	S								ERd32+4→ERd32	@ERd	- ERs32	→	@ERd				—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@-ERd	L	2	5	5	S								ERd32-4→ERd32	@ERd	- ERs32	→	@ERd				—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@(d:2,ERd)	L	2	5	5	S	D							@(4/8/12+ERd)	- ERs32	→	@(4/8/12+ERd)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@(d:16,ERd)	L	3	5	5	S	D							@(d:16+ERd)	- ERs32	→	@(d:16+ERd)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@(d:32,ERd)	L	4	5	6	S	D							@(d:32+ERd)	- ERs32	→	@(d:32+ERd)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@(d:16,Rd,B)	L	3	5	5	S	D							@(d:16+Rd<<2)	- ERs32	→	@(d:16+Rd<<2)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@(d:16,Rd,W)	L	3	5	5	S	D							@(d:16+Rd<<2)	- ERs32	→	@(d:16+Rd<<2)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@(d:16,ERd,L)	L	3	5	5	S	D							@(d:16+ERd<<2)	- ERs32	→	@(d:16+ERd<<2)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@(d:32,Rd,B)	L	4	5	6	S	D							@(d:32+Rd<<2)	- ERs32	→	@(d:32+Rd<<2)					—	⇄	⇄	⇄	⇄	⇄
	SUB.L ERs,@(d:32,Rd,W)	L	4	5	6	S	D							@(d:32+Rd<<2)	- ERs32	→	@(d:32+Rd<<2)					—	⇄	⇄	⇄	⇄	⇄

算術演算命令 (89)

命令	ニーモニック	サイズ	命令長	実行 階級	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}								
					16ビット命令フラグビット #XX	#XX	Rn	@ERn	@RnL/B/Rn.W/ERn.L	@ERn+/@ERn-/@ERn+/@ERn-	@aa:R/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
															@(d:RnL/B/Rn.W/ERn.L)	@ERn+	@ERn-									@(d:32+ERd<<2)	- ERs32	→ @(d:32+ERd<<2)
SUB	SUB.L ERs, @(d:32,ERd.L)	L	4	5	6		S									@(d:32+ERd<<2)	- ERs32	→ @(d:32+ERd<<2)						—	⇕	⇕	⇕	⇕
	SUB.L ERs, @aa:16	L	3	4	5		S									@aa:16	- ERs32	→ @aa:16						—	⇕	⇕	⇕	⇕
	SUB.L ERs, @aa:32	L	4	4	6		S									@aa:32	- ERs32	→ @aa:32						—	⇕	⇕	⇕	⇕
	SUB.L @ERs, ERd	L	2	3	3		D	S								ERd32	- @ERs	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @ERs+, ERd	L	2	3	3		D									ERd32	- @ERs	→ ERd32	ERs32+4→ERs32					—	⇕	⇕	⇕	⇕
	SUB.L @ERs-, ERd	L	2	3	3		D									ERd32	- @ERs	→ ERd32	ERs32-4→ERs32					—	⇕	⇕	⇕	⇕
	SUB.L @+ERs, ERd	L	2	4	4		D								ERs32+4→ERs32	ERd32	- @ERs	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @-ERs, ERd	L	2	4	4		D							ERs32-4→ERs32	ERd32	- @ERs	→ ERd32							—	⇕	⇕	⇕	⇕
	SUB.L @(d:2,ERs), ERd	L	2	4	4		D	S								ERd32	- @(4/8/12+ERs)	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @(d:16,ERs), ERd	L	3	4	4		D	S								ERd32	- @(d:16+ERs)	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @(d:32,ERs), ERd	L	4	4	5		D	S								ERd32	- @(d:32+ERs)	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @(d:16,Rs.B), ERd	L	3	4	4		D									ERd32	- @(d:16+RsL<<2)	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @(d:16,Rs.W), ERd	L	3	4	4		D	S								ERd32	- @(d:16+Rs<<2)	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @(d:16,ERs.L), ERd	L	3	4	4		D									ERd32	- @(d:16+ERs<<2)	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @(d:32,Rs.B), ERd	L	4	4	5		D	S								ERd32	- @(d:32+RsL<<2)	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @(d:32,Rs.W), ERd	L	4	4	5		D	S								ERd32	- @(d:32+Rs<<2)	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @(d:32,ERs.L), ERd	L	4	4	5		D	S								ERd32	- @(d:32+ERs<<2)	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @aa:16, ERd	L	3	3	4		D									ERd32	- @aa:16	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @aa:32, ERd	L	4	3	5		D									ERd32	- @aa:32	→ ERd32						—	⇕	⇕	⇕	⇕
	SUB.L @ERs, @ERd	L	3	5	6			SD								@ERd	- @ERs	→ @ERd						—	⇕	⇕	⇕	⇕
	SUB.L @ERs, @ERd+	L	3	5	6			S			D					@ERd	- @ERs	→ @ERd	ERd32+4→ERd32					—	⇕	⇕	⇕	⇕
	SUB.L @ERs, @ERd-	L	3	5	6			S			D					@ERd	- @ERs	→ @ERd	ERd32-4→ERd32					—	⇕	⇕	⇕	⇕
	SUB.L @ERs, @+ERd	L	3	6	7			S			D			ERd32+4→ERd32	@ERd	- @ERs	→ @ERd						—	⇕	⇕	⇕	⇕	
	SUB.L @ERs, @-ERd	L	3	6	7			S			D			ERd32-4→ERd32	@ERd	- @ERs	→ @ERd						—	⇕	⇕	⇕	⇕	
	SUB.L @ERs, @(d:2,ERd)	L	3	6	7			S	D							@(4/8/12+ERd)	- @ERs	→ @(4/8/12+ERd)						—	⇕	⇕	⇕	⇕
	SUB.L @ERs, @(d:16,ERd)	L	4	6	7			S	D							@(d:16+ERd)	- @ERs	→ @(d:16+ERd)						—	⇕	⇕	⇕	⇕
	SUB.L @ERs, @(d:32,ERd)	L	5	6	8			S	D							@(d:32+ERd)	- @ERs	→ @(d:32+ERd)						—	⇕	⇕	⇕	⇕
	SUB.L @ERs, @(d:16,Rd.B)	L	4	6	7			S			D					@(d:16+RdL<<2)	- @ERs	→ @(d:16+RdL<<2)						—	⇕	⇕	⇕	⇕
	SUB.L @ERs, @(d:16,Rd.W)	L	4	6	7			S			D					@(d:16+Rd<<2)	- @ERs	→ @(d:16+Rd<<2)						—	⇕	⇕	⇕	⇕

算術演算命令 (90)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ	アドレッシングモード												オペレーション ^{a)}					コンディションコード ^{a)}											
					#xx	Rn	@ERn	@D.RnL.B.Rn.W.ERn.L	@ERn@ERn+@ERn+@ERn	@aa:16	-	@ERs	→	@ERs	→																		
																								オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V
SUB	SUB.L @ERs,@(d:16,ERd.L)	L	4	6	7		S	D												@(d:16+ERd<<2)	- @ERs	→	@(d:16+ERd<<2)					—	⇕	⇕	⇕	⇕	⇕
	SUB.L @ERs,@(d:32,Rd.B)	L	5	6	8		S	D												@(d:32+RdL<<2)	- @ERs	→	@(d:32+RdL<<2)					—	⇕	⇕	⇕	⇕	⇕
	SUB.L @ERs,@(d:32,Rd.W)	L	5	6	8		S	D												@(d:32+Rd<<2)	- @ERs	→	@(d:32+Rd<<2)					—	⇕	⇕	⇕	⇕	⇕
	SUB.L @ERs,@(d:32,ERd.L)	L	5	6	8		S	D												@(d:32+ERd<<2)	- @ERs	→	@(d:32+ERd<<2)					—	⇕	⇕	⇕	⇕	⇕
	SUB.L @ERs,@aa:16	L	4	5	7		S		D											@aa:16	- @ERs	→	@aa:16					—	⇕	⇕	⇕	⇕	⇕
	SUB.L @ERs,@aa:32	L	5	5	8		S		D											@aa:32	- @ERs	→	@aa:32					—	⇕	⇕	⇕	⇕	⇕
	SUB.L @ERs+,@ERd	L	3	5	6		D		S											@ERd	- @ERs	→	@ERd	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕
	SUB.L @ERs+,@ERd+	L	3	5	6					SD										@ERd	- @ERs	→	@ERd	ERs32+4→ERs32	ERd32+4→ERd32			—	⇕	⇕	⇕	⇕	⇕
	SUB.L @ERs+,@ERd-	L	3	5	6					SD										@ERd	- @ERs	→	@ERd	ERs32+4→ERs32	ERd32-4→ERd32			—	⇕	⇕	⇕	⇕	⇕
	SUB.L @ERs+,@+ERd	L	3	6	7					SD								ERd32+4→ERd32	@ERd	- @ERs	→	@ERd	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@-ERd	L	3	6	7					SD								ERd32-4→ERd32	@ERd	- @ERs	→	@ERd	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@(d:2,ERd)	L	3	6	7			D	S										@(4/8/12+ERd)	- @ERs	→	@(4/8/12+ERd)	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@(d:16,ERd)	L	4	6	7			D	S										@(d:16+ERd)	- @ERs	→	@(d:16+ERd)	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@(d:32,ERd)	L	5	6	8			D	S										@(d:32+ERd)	- @ERs	→	@(d:32+ERd)	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@(d:16,Rd.B)	L	4	6	7			D	S										@(d:16+RdL<<2)	- @ERs	→	@(d:16+RdL<<2)	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@(d:16,Rd.W)	L	4	6	7			D	S										@(d:16+Rd<<2)	- @ERs	→	@(d:16+Rd<<2)	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@(d:16,ERd.L)	L	4	6	7			D	S										@(d:16+ERd<<2)	- @ERs	→	@(d:16+ERd<<2)	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@(d:32,Rd.B)	L	5	6	8			D	S										@(d:32+RdL<<2)	- @ERs	→	@(d:32+RdL<<2)	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@(d:32,Rd.W)	L	5	6	8			D	S										@(d:32+Rd<<2)	- @ERs	→	@(d:32+Rd<<2)	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@(d:32,ERd.L)	L	5	6	8			D	S										@(d:32+ERd<<2)	- @ERs	→	@(d:32+ERd<<2)	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@aa:16	L	4	5	7				S	D									@aa:16	- @ERs	→	@aa:16	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs+,@aa:32	L	5	5	8				S	D									@aa:32	- @ERs	→	@aa:32	ERs32+4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs-,@ERd	L	3	5	6			D		S									@ERd	- @ERs	→	@ERd	ERs32-4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs-,@ERd+	L	3	5	6					SD									@ERd	- @ERs	→	@ERd	ERs32-4→ERs32	ERd32+4→ERd32			—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs-,@ERd-	L	3	5	6					SD									@ERd	- @ERs	→	@ERd	ERs32-4→ERs32	ERd32-4→ERd32			—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs-,@+ERd	L	3	6	7					SD								ERd32+4→ERd32	@ERd	- @ERs	→	@ERd	ERs32-4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs-,@-ERd	L	3	6	7					SD								ERd32-4→ERd32	@ERd	- @ERs	→	@ERd	ERs32-4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs-,@(d:2,ERd)	L	3	6	7			D	S										@(4/8/12+ERd)	- @ERs	→	@(4/8/12+ERd)	ERs32-4→ERs32				—	⇕	⇕	⇕	⇕	⇕	
	SUB.L @ERs-,@(d:16,ERd)	L	4	6	7			D	S										@(d:16+ERd)	- @ERs	→	@(d:16+ERd)	ERs32-4→ERs32				—	⇕	⇕	⇕	⇕	⇕	

算術演算命令 (92)

命令	ニーモニック	サイズ	命令長	実行 最小値 16ビット命令フラグ	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}											
					#xx	Rn	@(ERn)	@(d,Rn,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32	1	オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C									
SUB	SUB.L @-ERs, @-ERd	L	3	7	7							SD	ERs32-4→ERs32	ERd32-4→ERd32	@ERd	- @ERs	→ @ERd							—	↑	↓	↑	↓	↑	↓	
	SUB.L @-ERs, @(d:2,ERd)	L	3	7	7				D	S			ERs32-4→ERs32		@(4/8/12+ERd)	- @ERs	→ @(4/8/12+ERd)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @-ERs, @(d:16,ERd)	L	4	7	7				D	S			ERs32-4→ERs32		@(d:16+ERd)	- @ERs	→ @(d:16+ERd)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @-ERs, @(d:32,ERd)	L	5	7	8				D	S			ERs32-4→ERs32		@(d:32+ERd)	- @ERs	→ @(d:32+ERd)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @-ERs, @(d:16,Rd,B)	L	4	7	7				D	S			ERs32-4→ERs32		@(d:16+RdL<<2)	- @ERs	→ @(d:16+RdL<<2)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @-ERs, @(d:16,Rd,W)	L	4	7	7				D	S			ERs32-4→ERs32		@(d:16+Rd<<2)	- @ERs	→ @(d:16+Rd<<2)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @-ERs, @(d:16,ERd,L)	L	4	7	7				D	S			ERs32-4→ERs32		@(d:16+ERd<<2)	- @ERs	→ @(d:16+ERd<<2)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @-ERs, @(d:32,Rd,B)	L	5	7	8				D	S			ERs32-4→ERs32		@(d:32+RdL<<2)	- @ERs	→ @(d:32+RdL<<2)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @-ERs, @(d:32,Rd,W)	L	5	7	8				D	S			ERs32-4→ERs32		@(d:32+Rd<<2)	- @ERs	→ @(d:32+Rd<<2)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @-ERs, @(d:32,ERd,L)	L	5	7	8				D	S			ERs32-4→ERs32		@(d:32+ERd<<2)	- @ERs	→ @(d:32+ERd<<2)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @-ERs, @aa:16	L	4	6	7						S	D		ERs32-4→ERs32		@aa:16	- @ERs	→ @aa:16							—	↑	↓	↑	↓	↑	↓
	SUB.L @-ERs, @aa:32	L	5	6	8						S	D		ERs32-4→ERs32		@aa:32	- @ERs	→ @aa:32							—	↑	↓	↑	↓	↑	↓
	SUB.L @(d:2,ERs), @ERd	L	3	6	6				D	S						@ERd	- @ (4/8/12+ERs)	→ @ERd							—	↑	↓	↑	↓	↑	↓
	SUB.L @(d:2,ERs), @ERd+	L	3	6	6					S	D					@ERd	- @ (4/8/12+ERs)	→ @ERd					ERd32+4→ERd32		—	↑	↓	↑	↓	↑	↓
	SUB.L @(d:2,ERs), @ERd-	L	3	6	6					S	D					@ERd	- @ (4/8/12+ERs)	→ @ERd					ERd32-4→ERd32		—	↑	↓	↑	↓	↑	↓
	SUB.L @(d:2,ERs), @+ERd	L	3	7	7					S	D			ERd32+4→ERd32	@ERd	- @ (4/8/12+ERs)	→ @ERd							—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:2,ERs), @-ERd	L	3	7	7					S	D			ERd32-4→ERd32	@ERd	- @ (4/8/12+ERs)	→ @ERd							—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:2,ERs), @(d:2,ERd)	L	3	7	7					SD					@(4/8/12+ERd)	- @ (4/8/12+ERs)	→ @ (4/8/12+ERd)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:2,ERs), @(d:16,ERd)	L	4	7	7					SD					@(d:16+ERd)	- @ (4/8/12+ERs)	→ @ (d:16+ERd)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:2,ERs), @(d:32,ERd)	L	5	7	8					SD					@(d:32+ERd)	- @ (4/8/12+ERs)	→ @ (d:32+ERd)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:2,ERs), @(d:16,Rd,B)	L	4	7	7					S	D				@(d:16+RdL<<2)	- @ (4/8/12+ERs)	→ @ (d:16+RdL<<2)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:2,ERs), @(d:16,Rd,W)	L	4	7	7					S	D				@(d:16+Rd<<2)	- @ (4/8/12+ERs)	→ @ (d:16+Rd<<2)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:2,ERs), @(d:16,ERd,L)	L	4	7	7					S	D				@(d:16+ERd<<2)	- @ (4/8/12+ERs)	→ @ (d:16+ERd<<2)							—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:2,ERs), @(d:32,Rd,B)	L	5	7	8					S	D				@(d:32+RdL<<2)	- @ (4/8/12+ERs)	→ @ (d:32+RdL<<2)							—	↑	↓	↑	↓	↑	↓	
SUB.L @(d:2,ERs), @(d:32,Rd,W)	L	5	7	8					S	D				@(d:32+Rd<<2)	- @ (4/8/12+ERs)	→ @ (d:32+Rd<<2)							—	↑	↓	↑	↓	↑	↓		
SUB.L @(d:2,ERs), @(d:32,ERd,L)	L	5	7	8					S	D				@(d:32+ERd<<2)	- @ (4/8/12+ERs)	→ @ (d:32+ERd<<2)							—	↑	↓	↑	↓	↑	↓		
SUB.L @(d:2,ERs), @aa:16	L	4	6	7						S	D			@aa:16	- @ (4/8/12+ERs)	→ @aa:16							—	↑	↓	↑	↓	↑	↓		
SUB.L @(d:2,ERs), @aa:32	L	5	6	8						S	D			@aa:32	- @ (4/8/12+ERs)	→ @aa:32							—	↑	↓	↑	↓	↑	↓		
SUB.L @(d:16,ERs), @ERd	L	4	6	7				D	S					@ERd	- @ (d:16+ERs)	→ @ERd							—	↑	↓	↑	↓	↑	↓		

算術演算命令 (93)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}								
					16ビット命令フェッチ	ステータス旗	#Pxx	Rn	@ERn	@ERn	@(d,RnL,B/Rn,W/ERn,L)	@ERn@ERn+/@ERn+/@ERn	@aa:8/@aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
																	-	→	←										
SUB	SUB.L @(d:16,ERs),@ERd+	L	4	6	7			S	D						@ERd	-	@(d:16+ERs)	→	@ERd		ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@ERd-	L	4	6	7			S	D						@ERd	-	@(d:16+ERs)	→	@ERd		ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@+ERd	L	4	7	8			S	D						ERd32+4→ERd32	@ERd	-	@(d:16+ERs)	→	@ERd			—	↑	↓	↑	↓	↑	↓
	SUB.L @(d:16,ERs),@-ERd	L	4	7	8			S	D						ERd32+4→ERd32	@ERd	-	@(d:16+ERs)	→	@ERd			—	↑	↓	↑	↓	↑	↓
	SUB.L @(d:16,ERs),@(d:2,ERd)	L	4	7	8			SD							@(4/8/12+ERd)	-	@(d:16+ERs)	→	@(4/8/12+ERd)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@(d:16,ERd)	L	5	7	8			SD							@(d:16+ERd)	-	@(d:16+ERs)	→	@(d:16+ERd)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@(d:32,ERd)	L	6	7	9			SD							@(d:32+ERd)	-	@(d:16+ERs)	→	@(d:32+ERd)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@(d:16,Rd,B)	L	5	7	8			S	D						@(d:16+RdL<<2)	-	@(d:16+ERs)	→	@(d:16+RdL<<2)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@(d:16,Rd,W)	L	5	7	8			S	D						@(d:16+Rd<<2)	-	@(d:16+ERs)	→	@(d:16+Rd<<2)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@(d:16,ERdL)	L	5	7	8			S	D						@(d:16+ERd<<2)	-	@(d:16+ERs)	→	@(d:16+ERd<<2)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@(d:32,Rd,B)	L	6	7	9			S	D						@(d:32+RdL<<2)	-	@(d:16+ERs)	→	@(d:32+RdL<<2)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@(d:32,Rd,W)	L	6	7	9			S	D						@(d:32+Rd<<2)	-	@(d:16+ERs)	→	@(d:32+Rd<<2)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@(d:32,ERdL)	L	6	7	9			S	D						@(d:32+ERd<<2)	-	@(d:16+ERs)	→	@(d:32+ERd<<2)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@aa:16	L	5	6	8			S		D					@aa:16	-	@(d:16+ERs)	→	@aa:16			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:16,ERs),@aa:32	L	6	6	9			S		D					@aa:32	-	@(d:16+ERs)	→	@aa:32			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:32,ERs),@ERd	L	5	6	8			D	S						@ERd	-	@(d:32+ERs)	→	@ERd			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:32,ERs),@ERd+	L	5	6	8			S	D						@ERd	-	@(d:32+ERs)	→	@ERd		ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:32,ERs),@ERd-	L	5	6	8			S	D						@ERd	-	@(d:32+ERs)	→	@ERd		ERd32+4→ERd32	—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:32,ERs),@+ERd	L	5	7	9			S	D						ERd32+4→ERd32	@ERd	-	@(d:32+ERs)	→	@ERd			—	↑	↓	↑	↓	↑	↓
	SUB.L @(d:32,ERs),@-ERd	L	5	7	9			S	D						ERd32+4→ERd32	@ERd	-	@(d:32+ERs)	→	@ERd			—	↑	↓	↑	↓	↑	↓
	SUB.L @(d:32,ERs),@(d:2,ERd)	L	5	7	9			SD							@(4/8/12+ERd)	-	@(d:32+ERs)	→	@(4/8/12+ERd)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:32,ERs),@(d:16,ERd)	L	6	7	9			SD							@(d:16+ERd)	-	@(d:32+ERs)	→	@(d:16+ERd)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:32,ERs),@(d:32,ERd)	L	7	7	10			SD							@(d:32+ERd)	-	@(d:32+ERs)	→	@(d:32+ERd)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:32,ERs),@(d:16,Rd,B)	L	6	7	9			S	D						@(d:16+RdL<<2)	-	@(d:32+ERs)	→	@(d:16+RdL<<2)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:32,ERs),@(d:16,Rd,W)	L	6	7	9			S	D						@(d:16+Rd<<2)	-	@(d:32+ERs)	→	@(d:16+Rd<<2)			—	↑	↓	↑	↓	↑	↓	
	SUB.L @(d:32,ERs),@(d:16,ERdL)	L	6	7	9			S	D						@(d:16+ERd<<2)	-	@(d:32+ERs)	→	@(d:16+ERd<<2)			—	↑	↓	↑	↓	↑	↓	
SUB.L @(d:32,ERs),@(d:32,Rd,B)	L	7	7	10			S	D						@(d:32+RdL<<2)	-	@(d:32+ERs)	→	@(d:32+RdL<<2)			—	↑	↓	↑	↓	↑	↓		
SUB.L @(d:32,ERs),@(d:32,Rd,W)	L	7	7	10			S	D						@(d:32+Rd<<2)	-	@(d:32+ERs)	→	@(d:32+Rd<<2)			—	↑	↓	↑	↓	↑	↓		
SUB.L @(d:32,ERs),@(d:32,ERdL)	L	7	7	10			S	D						@(d:32+ERd<<2)	-	@(d:32+ERs)	→	@(d:32+ERd<<2)			—	↑	↓	↑	↓	↑	↓		

算術演算命令 (94)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード							オペレーション ^{a)}					コンディショニングコード ^{a)}																						
				#Px	Rn	@ERn	@d(Rn,LRn,WRn,LR)	@ERn@ERn@ERn@ERn	@aa:R	I	オペレーション1		オペレーション2		オペレーション3		オペレーション4	オペレーション5	I	H	N	Z	V	C														
SUB	SUB.L @(d:32,ERs),@aa:16	L 6	6 9										@aa:16	-	@(d:32+ERs)	→	@aa:16																					
	SUB.L @(d:32,ERs),@aa:32	L 7	6 10										@aa:32	-	@(d:32+ERs)	→	@aa:32																					
	SUB.L @(d:16,Rs,B),@ERd	L 4	6 7			D		S					@ERd	-	@(d:16+Rsl<<2)	→	@ERd																					
	SUB.L @(d:16,Rs,B),@ERd+	L 4	6 7					S	D				@ERd	-	@(d:16+Rsl<<2)	→	@ERd							ERd32+4→ERd32														
	SUB.L @(d:16,Rs,B),@ERd-	L 4	6 7					S	D				@ERd	-	@(d:16+Rsl<<2)	→	@ERd							ERd32-4→ERd32														
	SUB.L @(d:16,Rs,B),@+ERd	L 4	7 8					S	D			ERd32+4→ERd32	@ERd	-	@(d:16+Rsl<<2)	→	@ERd																					
	SUB.L @(d:16,Rs,B),@-ERd	L 4	7 8					S	D		ERd32-4→ERd32	@ERd	-	@(d:16+Rsl<<2)	→	@ERd																						
	SUB.L @(d:16,Rs,B),@(d:2,ERd)	L 4	7 8					D	S				@(4/8/12+ERd)	-	@(d:16+Rsl<<2)	→	@(4/8/12+ERd)																					
	SUB.L @(d:16,Rs,B),@(d:16,ERd)	L 5	7 8					D	S				@(d:16+ERd)	-	@(d:16+Rsl<<2)	→	@(d:16+ERd)																					
	SUB.L @(d:16,Rs,B),@(d:32,ERd)	L 6	7 9					D	S				@(d:32+ERd)	-	@(d:16+Rsl<<2)	→	@(d:32+ERd)																					
	SUB.L @(d:16,Rs,B),@(d:16,Rd,B)	L 5	7 8						SD				@(d:16+RdL<<2)	-	@(d:16+Rsl<<2)	→	@(d:16+RdL<<2)																					
	SUB.L @(d:16,Rs,B),@(d:16,Rd,W)	L 5	7 8						SD				@(d:16+Rd<<2)	-	@(d:16+Rsl<<2)	→	@(d:16+Rd<<2)																					
	SUB.L @(d:16,Rs,B),@(d:16,ERd,L)	L 5	7 8						SD				@(d:16+ERd<<2)	-	@(d:16+Rsl<<2)	→	@(d:16+ERd<<2)																					
	SUB.L @(d:16,Rs,B),@(d:32,Rd,B)	L 6	7 9						SD				@(d:32+RdL<<2)	-	@(d:16+Rsl<<2)	→	@(d:32+RdL<<2)																					
	SUB.L @(d:16,Rs,B),@(d:32,Rd,W)	L 6	7 9						SD				@(d:32+Rd<<2)	-	@(d:16+Rsl<<2)	→	@(d:32+Rd<<2)																					
	SUB.L @(d:16,Rs,B),@(d:32,ERd,L)	L 6	7 9						SD				@(d:32+ERd<<2)	-	@(d:16+Rsl<<2)	→	@(d:32+ERd<<2)																					
	SUB.L @(d:16,Rs,B),@aa:16	L 5	6 8						S	D			@aa:16	-	@(d:16+Rsl<<2)	→	@aa:16																					
	SUB.L @(d:16,Rs,B),@aa:32	L 6	6 9						S	D			@aa:32	-	@(d:16+Rsl<<2)	→	@aa:32																					
	SUB.L @(d:16,Rs,W),@ERd	L 4	6 7					D	S				@ERd	-	@(d:16+Rsl<<2)	→	@ERd																					
	SUB.L @(d:16,Rs,W),@ERd+	L 4	6 7						S	D			@ERd	-	@(d:16+Rsl<<2)	→	@ERd							ERd32+4→ERd32														
	SUB.L @(d:16,Rs,W),@ERd-	L 4	6 7						S	D			@ERd	-	@(d:16+Rsl<<2)	→	@ERd							ERd32-4→ERd32														
	SUB.L @(d:16,Rs,W),@+ERd	L 4	7 8						S	D		ERd32+4→ERd32	@ERd	-	@(d:16+Rsl<<2)	→	@ERd																					
	SUB.L @(d:16,Rs,W),@-ERd	L 4	7 8						S	D		ERd32-4→ERd32	@ERd	-	@(d:16+Rsl<<2)	→	@ERd																					
	SUB.L @(d:16,Rs,W),@(d:2,ERd)	L 4	7 8					D	S				@(4/8/12+ERd)	-	@(d:16+Rsl<<2)	→	@(4/8/12+ERd)																					
	SUB.L @(d:16,Rs,W),@(d:16,ERd)	L 5	7 8					D	S				@(d:16+ERd)	-	@(d:16+Rsl<<2)	→	@(d:16+ERd)																					
	SUB.L @(d:16,Rs,W),@(d:32,ERd)	L 6	7 9					D	S				@(d:32+ERd)	-	@(d:16+Rsl<<2)	→	@(d:32+ERd)																					
	SUB.L @(d:16,Rs,W),@(d:16,Rd,B)	L 5	7 8						SD				@(d:16+RdL<<2)	-	@(d:16+Rsl<<2)	→	@(d:16+RdL<<2)																					
	SUB.L @(d:16,Rs,W),@(d:16,Rd,W)	L 5	7 8						SD				@(d:16+Rd<<2)	-	@(d:16+Rsl<<2)	→	@(d:16+Rd<<2)																					
	SUB.L @(d:16,Rs,W),@(d:16,ERd,L)	L 5	7 8						SD				@(d:16+ERd<<2)	-	@(d:16+Rsl<<2)	→	@(d:16+ERd<<2)																					
	SUB.L @(d:16,Rs,W),@(d:16,ERd,L)	L 5	7 8						SD				@(d:16+ERd<<2)	-	@(d:16+Rsl<<2)	→	@(d:16+ERd<<2)																					

算術演算命令 (95)

命令	ニーモニック	サイズ 命令長	実行 最小値 16ビット命令フェッチ ステップ数*	アドレッシングモード								オペレーション [#]					コンディションコード [#]							
				#xx	Rn	@ERN	@d(ERN)	@d(Rn, L/Rn, W/ERn, L)	@ERn@ERn+/@ERn+/@ERn	@aa:R/@aa:R/@aa:32	—	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
														SD	S	D								
														S	D	D								
SUB	SUB.L @(d:16, Rs, W), @(d:32, Rd, B)	L 6 7 9										@(d:32+RdL<<2) - @(d:16+Rs<<2) → @(d:32+RdL<<2)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, Rs, W), @(d:32, Rd, W)	L 6 7 9										@(d:32+Rd<<2) - @(d:16+Rs<<2) → @(d:32+Rd<<2)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, Rs, W), @(d:32, ERd, L)	L 6 7 9										@(d:32+ERd<<2) - @(d:16+Rs<<2) → @(d:32+ERd<<2)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, Rs, W), @aa:16	L 5 6 8						S	D			@aa:16 - @(d:16+Rs<<2) → @aa:16				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, Rs, W), @aa:32	L 6 6 9						S	D			@aa:32 - @(d:16+Rs<<2) → @aa:32				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @ERd	L 4 6 7					D	S				@ERd - @(d:16+ERs<<2) → @ERd				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @ERd+	L 4 6 7						S	D			@ERd - @(d:16+ERs<<2) → @ERd		ERd32+4→ERd32		—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @ERd-	L 4 6 7						S	D			@ERd - @(d:16+ERs<<2) → @ERd		ERd32-4→ERd32		—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @+ERd	L 4 7 8						S	D		ERd32+4→ERd32	@ERd - @(d:16+ERs<<2) → @ERd				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @-ERd	L 4 7 8						S	D		ERd32-4→ERd32	@ERd - @(d:16+ERs<<2) → @ERd				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @(d:2, ERd)	L 4 7 8					D	S				@(4/8/12+ERd) - @(d:16+ERs<<2) → @(4/8/12+ERd)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @(d:16, ERd)	L 5 7 8					D	S				@(d:16+ERd) - @(d:16+ERs<<2) → @(d:16+ERd)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @(d:32, ERd)	L 6 7 9					D	S				@(d:32+ERd) - @(d:16+ERs<<2) → @(d:32+ERd)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @(d:16, Rd, B)	L 5 7 8						SD				@(d:16+RdL<<2) - @(d:16+ERs<<2) → @(d:16+RdL<<2)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @(d:16, Rd, W)	L 5 7 8						SD				@(d:16+Rd<<2) - @(d:16+ERs<<2) → @(d:16+Rd<<2)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @(d:16, ERd, L)	L 5 7 8						SD				@(d:16+ERd<<2) - @(d:16+ERs<<2) → @(d:16+ERd<<2)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @(d:32, Rd, B)	L 6 7 9						SD				@(d:32+RdL<<2) - @(d:16+ERs<<2) → @(d:32+RdL<<2)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @(d:32, Rd, W)	L 6 7 9						SD				@(d:32+Rd<<2) - @(d:16+ERs<<2) → @(d:32+Rd<<2)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @(d:32, ERd, L)	L 6 7 9						SD				@(d:32+ERd<<2) - @(d:16+ERs<<2) → @(d:32+ERd<<2)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @aa:16	L 5 6 8						S	D			@aa:16 - @(d:16+ERs<<2) → @aa:16				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:16, ERs, L), @aa:32	L 6 6 9						S	D			@aa:32 - @(d:16+ERs<<2) → @aa:32				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:32, Rs, B), @ERd	L 5 6 8						D	S			@ERd - @(d:32+RsL<<2) → @ERd				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:32, Rs, B), @ERd+	L 5 6 8						S	D			@ERd - @(d:32+RsL<<2) → @ERd		ERd32+4→ERd32		—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:32, Rs, B), @ERd-	L 5 6 8						S	D			@ERd - @(d:32+RsL<<2) → @ERd		ERd32-4→ERd32		—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:32, Rs, B), @+ERd	L 5 7 9						S	D		ERd32+4→ERd32	@ERd - @(d:32+RsL<<2) → @ERd				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:32, Rs, B), @-ERd	L 5 7 9						S	D		ERd32-4→ERd32	@ERd - @(d:32+RsL<<2) → @ERd				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:32, Rs, B), @(d:2, ERd)	L 5 7 9						D	S			@(4/8/12+ERd) - @(d:32+RsL<<2) → @(4/8/12+ERd)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:32, Rs, B), @(d:16, ERd)	L 6 7 9						D	S			@(d:16+ERd) - @(d:32+RsL<<2) → @(d:16+ERd)				—	↑	↓	↑	↓	↓	↓		
	SUB.L @(d:32, Rs, B), @(d:32, ERd)	L 7 7 10						D	S			@(d:32+ERd) - @(d:32+RsL<<2) → @(d:32+ERd)				—	↑	↓	↑	↓	↓	↓		

算術演算命令 (97)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フロッパ ステータス	アドレッシングモード							オペレーション*					コンディションコード*								
					#xx	Rn	@ERn	@(d,ERn)	@(d,RnL,B/Rn,W/ERn,L)	@ERn+/@ERn+/@ERn	@aa:R/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
															-	→	↔								
SUB	SUB.L @(d:32,ERs.L),@(d:2,ERd)	L	5	7	9				D	S			@(4/8/12+ERd)	-	@(d:32+ERs<<2)	→	@(4/8/12+ERd)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @(d:32,ERs.L),@(d:16,ERd)	L	6	7	9				D	S			@(d:16+ERd)	-	@(d:32+ERs<<2)	→	@(d:16+ERd)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @(d:32,ERs.L),@(d:32,ERd)	L	7	7	10				D	S			@(d:32+ERd)	-	@(d:32+ERs<<2)	→	@(d:32+ERd)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @(d:32,ERs.L),@(d:16,Rd,B)	L	6	7	9				SD				@(d:16+RdL<<2)	-	@(d:32+ERs<<2)	→	@(d:16+RdL<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @(d:32,ERs.L),@(d:16,Rd,W)	L	6	7	9				SD				@(d:16+Rd<<2)	-	@(d:32+ERs<<2)	→	@(d:16+Rd<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @(d:32,ERs.L),@(d:16,ERd.L)	L	6	7	9				SD				@(d:16+ERd<<2)	-	@(d:32+ERs<<2)	→	@(d:16+ERd<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @(d:32,ERs.L),@(d:32,Rd,L)	L	7	7	10				SD				@(d:32+RdL<<2)	-	@(d:32+ERs<<2)	→	@(d:32+RdL<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @(d:32,ERs.L),@(d:32,Rd,W)	L	7	7	10				SD				@(d:32+Rd<<2)	-	@(d:32+ERs<<2)	→	@(d:32+Rd<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @(d:32,ERs.L),@(d:32,ERd.L)	L	7	7	10				SD				@(d:32+ERd<<2)	-	@(d:32+ERs<<2)	→	@(d:32+ERd<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @(d:32,ERs.L),@aa:16	L	6	6	9				S	D			@aa:16	-	@(d:32+ERs<<2)	→	@aa:16				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @(d:32,ERs.L),@aa:32	L	7	6	10				S	D			@aa:32	-	@(d:32+ERs<<2)	→	@aa:32				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@ERd	L	4	5	7			D		S			@ERd	-	@aa:16	→	@ERd				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@ERd+	L	4	5	7					D	S		@ERd	-	@aa:16	→	@ERd			ERd32+4→ERd32	—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@ERd-	L	4	5	7					D	S		@ERd	-	@aa:16	→	@ERd			ERd32-4→ERd32	—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@+ERd	L	4	6	8					D	S		ERd32+4→ERd32	@ERd	-	@aa:16	→	@ERd			—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@-ERd	L	4	6	8					D	S		ERd32-4→ERd32	@ERd	-	@aa:16	→	@ERd			—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@(d:2,ERd)	L	4	6	8					D	S		@(4/8/12+ERd)	-	@aa:16	→	@(4/8/12+ERd)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@(d:16,ERd)	L	5	6	8				D	S			@(d:16+ERd)	-	@aa:16	→	@(d:16+ERd)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@(d:32,ERd)	L	6	6	9				D	S			@(d:32+ERd)	-	@aa:16	→	@(d:32+ERd)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@(d:16,Rd,B)	L	5	6	8					D	S		@(d:16+RdL<<2)	-	@aa:16	→	@(d:16+RdL<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@(d:16,Rd,W)	L	5	6	8					D	S		@(d:16+Rd<<2)	-	@aa:16	→	@(d:16+Rd<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@(d:16,ERd.L)	L	5	6	8					D	S		@(d:16+ERd<<2)	-	@aa:16	→	@(d:16+ERd<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@(d:32,Rd,B)	L	6	6	9					D	S		@(d:32+RdL<<2)	-	@aa:16	→	@(d:32+RdL<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@(d:32,Rd,W)	L	6	6	9					D	S		@(d:32+Rd<<2)	-	@aa:16	→	@(d:32+Rd<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@(d:32,ERd.L)	L	6	6	9					D	S		@(d:32+ERd<<2)	-	@aa:16	→	@(d:32+ERd<<2)				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@aa:16	L	5	5	8					SD			@aa:16	-	@aa:16	→	@aa:16				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:16,@aa:32	L	6	5	9					SD			@aa:32	-	@aa:16	→	@aa:32				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:32,@ERd	L	5	5	8				D		S		@ERd	-	@aa:32	→	@ERd				—	↑↓	↑↓	↑↓	↑↓
	SUB.L @aa:32,@ERd+	L	5	5	8					D	S		@ERd	-	@aa:32	→	@ERd			ERd32+4→ERd32	—	↑↓	↑↓	↑↓	↑↓

2. 各命令の説明

算術演算命令 (98)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}												
					16ビット命令フラグ ^{b)}	#xx	Rn	@ERn	@d(Rn, B/Rn, W/ERn, L)	@ERn/@ERn+/@ERn+/@ERn	@aa:R/@aa:R/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C							
															オペレーション3	オペレーション3	オペレーション3															
SUB	SUB.L @aa:32, @ERd-	L	5	5	8							D	S			@ERd	-	@aa:32	→	@ERd				ERd32-4→ERd32	—	↓	↓	↓	↓	↓		
	SUB.L @aa:32, @+ERd	L	5	6	9							D	S		ERd32+4→ERd32	@ERd	-	@aa:32	→	@ERd						—	↓	↓	↓	↓	↓	
	SUB.L @aa:32, @-ERd	L	5	6	9							D	S		ERd32-4→ERd32	@ERd	-	@aa:32	→	@ERd						—	↓	↓	↓	↓	↓	
	SUB.L @aa:32, @d.2, ERd	L	5	6	9							D	S				@(4/8/12+ERd)	-	@aa:32	→	@(4/8/12+ERd)						—	↓	↓	↓	↓	↓
	SUB.L @aa:32, @d.16, ERd	L	6	6	9							D	S				@(d.16+ERd)	-	@aa:32	→	@(d.16+ERd)						—	↓	↓	↓	↓	↓
	SUB.L @aa:32, @d.32, ERd	L	7	6	10							D	S				@(d.32+ERd)	-	@aa:32	→	@(d.32+ERd)						—	↓	↓	↓	↓	↓
	SUB.L @aa:32, @d.16, Rd, B	L	6	6	9							D	S				@(d.16+RdL<<2)	-	@aa:32	→	@(d.16+RdL<<2)						—	↓	↓	↓	↓	↓
	SUB.L @aa:32, @d.16, Rd, W	L	6	6	9							D	S				@(d.16+Rd<<2)	-	@aa:32	→	@(d.16+Rd<<2)						—	↓	↓	↓	↓	↓
	SUB.L @aa:32, @d.16, ERd, L	L	6	6	9							D	S				@(d.16+ERd<<2)	-	@aa:32	→	@(d.16+ERd<<2)						—	↓	↓	↓	↓	↓
	SUB.L @aa:32, @d.32, Rd, B	L	7	6	10							D	S				@(d.32+RdL<<2)	-	@aa:32	→	@(d.32+RdL<<2)						—	↓	↓	↓	↓	↓
	SUB.L @aa:32, @d.32, Rd, W	L	7	6	10							D	S				@(d.32+Rd<<2)	-	@aa:32	→	@(d.32+Rd<<2)						—	↓	↓	↓	↓	↓
	SUB.L @aa:32, @d.32, ERd, L	L	7	6	10							D	S				@(d.32+ERd<<2)	-	@aa:32	→	@(d.32+ERd<<2)						—	↓	↓	↓	↓	↓
	SUB.L @aa:32, @aa:16	L	6	5	9									SD		@aa:16	-	@aa:32	→	@aa:16						—	↓	↓	↓	↓	↓	
SUB.L @aa:32, @aa:32	L	7	5	10									SD		@aa:32	-	@aa:32	→	@aa:32						—	↓	↓	↓	↓	↓		
ADDX	ADDX.B #xx:8, Rd	B	1	1	1	S	D									Rd8	+	#xx + C	→	Rd8						—	↓	↓	↓	↓	↓	
	ADDX.B #xx:8, @ERd	B	2	4	4	S	D									@ERd	+	#xx + C	→	@ERd						—	↓	↓	↓	↓	↓	
	ADDX.B #xx:8, @ERd-	B	3	5	5	S						D				@ERd	+	#xx + C	→	@ERd				ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADDX.B Rs, Rd	B	1	1	1		SD									Rd8	+	Rs8 + C	→	Rd8						—	↓	↓	↓	↓	↓	
	ADDX.B Rs, @ERd	B	2	4	4	S	D									@ERd	+	Rs8 + C	→	@ERd						—	↓	↓	↓	↓	↓	
	ADDX.B Rs, @ERd-	B	3	5	5	S						D				@ERd	+	Rs8 + C	→	@ERd				ERd32-1→ERd32	—	↓	↓	↓	↓	↓		
	ADDX.B @ERs, Rd	B	2	3	3	D	S									Rd8	+	@ERd + C	→	Rd8						—	↓	↓	↓	↓	↓	
	ADDX.B @ERs, Rd	B	3	4	4	D							S			Rd8	+	@ERd + C	→	Rd8				ERs32-1→ERs32	—	↓	↓	↓	↓	↓		
	ADDX.B @ERs, @ERd	B	3	5	6		SD									@ERd	+	@ERs + C	→	@ERd						—	↓	↓	↓	↓	↓	
	ADDX.B @ERs, @ERd-	B	3	5	6								SD			@ERd	+	@ERs + C	→	@ERd				ERs32-1→ERs32	ERd32-1→ERd32	—	↓	↓	↓	↓	↓	
	ADDX.W #xx:16, Rd	W	3	2	3	S	D									Rd16	+	#xx + C	→	Rd16						—	↓	↓	↓	↓	↓	
	ADDX.W #xx:16, @ERd	W	3	4	5	S		D								@ERd	+	#xx + C	→	@ERd						—	↓	↓	↓	↓	↓	
	ADDX.W #xx:16, @ERd-	W	4	5	6	S							D			@ERd	+	#xx + C	→	@ERd				ERd32-2→ERd32	—	↓	↓	↓	↓	↓		
	ADDX.W Rs, Rd	W	2	2	2		SD									Rd16	+	Rs16 + C	→	Rd16						—	↓	↓	↓	↓	↓	
	ADDX.W Rs, @ERd	W	2	4	4	S	D									@ERd	+	Rs16 + C	→	@ERd						—	↓	↓	↓	↓	↓	

算術演算命令 (99)

命令	ニーモニック	サイズ	命令長 命令長	実行 16ビット命令フロップス ステージ*	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}								
					#xx	Rn	S	D	@ERn	@(Rn, L)	@ERn, @ERn, L	@ERn, @ERn, @ERn, L	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
																	+	-	→										
ADDX	ADDX.W Rs, @ERd-	W	3	5	5		S		D							@ERd	+	Rs16 + C	→	@ERd			ERd32-2→ERd32	—	⇄	⇄	⇄	⇄	⇄
	ADDX.W @ERs, Rd	W	2	3	3		D	S								Rd16	+	@ERd + C	→	Rd16				—	⇄	⇄	⇄	⇄	⇄
	ADDX.W @ERs-, Rd	W	3	4	4		D			S						Rd16	+	@ERd + C	→	Rd16	ERs32-2→ERs32			—	⇄	⇄	⇄	⇄	⇄
	ADDX.W @ERs, @ERd	W	3	5	6			SD								@ERd	+	@ERs + C	→	@ERd				—	⇄	⇄	⇄	⇄	⇄
	ADDX.W @ERs-, @ERd-	W	3	5	6					SD						@ERd	+	@ERs + C	→	@ERd	ERs32-2→ERs32	ERd32-4→ERd32	—	⇄	⇄	⇄	⇄	⇄	⇄
	ADDX.L #xx:32, ERd	L	4	2	4	S	D									ERd32	+	#xx + C	→	ERd32				—	⇄	⇄	⇄	⇄	⇄
	ADDX.L #xx:32, @ERd	L	5	5	7	S	D									@ERd	+	#xx + C	→	@ERd				—	⇄	⇄	⇄	⇄	⇄
	ADDX.L #xx:32, @ERd-	L	5	5	7	S				D						@ERd	+	#xx + C	→	@ERd			ERd32-4→ERd32	—	⇄	⇄	⇄	⇄	⇄
	ADDX.L ERs, ERd	L	2	2	2		SD									ERd32	+	ERs32 + C	→	ERd32				—	⇄	⇄	⇄	⇄	⇄
	ADDX.L ERs, @ERd	L	3	5	5		S	D								@ERd	+	ERs32 + C	→	@ERd				—	⇄	⇄	⇄	⇄	⇄
	ADDX.L ERs, @ERd-	L	3	5	5		S			D						@ERd	+	ERs32 + C	→	@ERd			ERd32-4→ERd32	—	⇄	⇄	⇄	⇄	⇄
	ADDX.L @ERs, ERd	L	3	4	4		D	S								ERd32	+	@ERd + C	→	ERd32				—	⇄	⇄	⇄	⇄	⇄
	ADDX.L @ERs-, ERd	L	3	4	4			D		S						ERd32	+	@ERd + C	→	ERd32	ERs32-4→ERs32			—	⇄	⇄	⇄	⇄	⇄
	ADDX.L @ERs, @ERd	L	3	5	6			SD								@ERd	+	@ERs + C	→	@ERd				—	⇄	⇄	⇄	⇄	⇄
ADDX.L @ERs-, @ERd-	L	3	5	6					SD						@ERd	+	@ERs + C	→	@ERd	ERs32-4→ERs32	ERd32-4→ERd32	—	⇄	⇄	⇄	⇄	⇄	⇄	
SUBX	SUBX.B #xx:8, Rd	B	1	1	1	S	D									Rd8	-	#xx-C	→	Rd8				—	⇄	⇄	⇄	⇄	⇄
	SUBX.B #xx:8, @ERd	B	2	4	4	S	D									@ERd	-	#xx-C	→	@ERd				—	⇄	⇄	⇄	⇄	⇄
	SUBX.B #xx:8, @ERd-	B	3	5	5	S			D							@ERd	-	#xx-C	→	@ERd			ERd32-1→ERd32	—	⇄	⇄	⇄	⇄	⇄
	SUBX.B Rs, Rd	B	1	1	1		SD									Rd8	-	Rs8-C	→	Rd8				—	⇄	⇄	⇄	⇄	⇄
	SUBX.B Rs, @ERd	B	2	4	4		S	D								@ERd	-	Rs8-C	→	@ERd				—	⇄	⇄	⇄	⇄	⇄
	SUBX.B Rs, @ERd-	B	3	5	5		S			D						@ERd	-	Rs8-C	→	@ERd			ERd32-1→ERd32	—	⇄	⇄	⇄	⇄	⇄
	SUBX.B @ERs, Rd	B	2	3	3		D	S								Rd8	-	@ERd-C	→	Rd8				—	⇄	⇄	⇄	⇄	⇄
	SUBX.B @ERs-, Rd	B	3	4	4		D			S						Rd8	-	@ERd-C	→	Rd8	ERs32-1→ERs32			—	⇄	⇄	⇄	⇄	⇄
	SUBX.B @ERs, @ERd	B	3	5	6			SD								@ERd	-	@ERs-C	→	@ERd				—	⇄	⇄	⇄	⇄	⇄
	SUBX.B @ERs-, @ERd-	B	3	5	6					SD						@ERd	-	@ERs-C	→	@ERd	ERs32-1→ERs32	ERd32-1→ERd32	—	⇄	⇄	⇄	⇄	⇄	⇄
	SUBX.W #xx:16, Rd	W	3	2	3	S	D									Rd16	-	#xx-C	→	Rd16				—	⇄	⇄	⇄	⇄	⇄
	SUBX.W #xx:16, @ERd	W	3	4	5	S		D								@ERd	-	#xx-C	→	@ERd				—	⇄	⇄	⇄	⇄	⇄
	SUBX.W #xx:16, @ERd-	W	4	5	6	S				D						@ERd	-	#xx-C	→	@ERd			ERd32-2→ERd32	—	⇄	⇄	⇄	⇄	⇄
	SUBX.W Rs, Rd	W	2	2	2		SD									Rd16	-	Rs16-C	→	Rd16				—	⇄	⇄	⇄	⇄	⇄

算術演算命令 (100)

命令	ニーモニック	サイズ 命令長 実行 16ビット命令フラグ	16ビット命令フラグ #xx	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}														
				Rn @ERn	Rn @ERn	Rn @ERn	Rn @ERn	Rn @ERn	Rn @ERn	Rn @ERn	Rn @ERn	Rn @ERn	Rn @ERn																	
																					オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N
SUBX	SUBX.W Rs,@ERd	W	2 4 4	S	D							@ERd	- Rs16-C	→ @ERd						-	↑	↓	↑	↓	↑	↓	↑	↓		
	SUBX.W Rs,@ERd-	W	3 5 5	S				D				@ERd	- Rs16-C	→ @ERd				ERd32-2→ERd32			-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.W @ERs,Rd	W	2 3 3	D	S							Rd16	- @ERd-C	→ Rd16							-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.W @ERs-,Rd	W	3 4 4	D				S				Rd16	- @ERd-C	→ Rd16				ERs32-2→ERs32			-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.W @ERs,@ERd	W	3 5 6		SD							@ERd	- @ERs-C	→ @ERd							-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.W @ERs-,@ERd-	W	3 5 6					SD				@ERd	- @ERs-C	→ @ERd				ERs32-2→ERs32	ERd32-2→ERd32		-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.L #xx:32,ERd	L	4 2 4	S	D							ERd32	- #xx-C	→ ERd32							-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.L #xx:32,@ERd	L	5 5 7	S	D							@ERd	- #xx-C	→ @ERd							-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.L #xx:32,@ERd-	L	5 5 7	S				D				@ERd	- #xx-C	→ @ERd					ERd32-4→ERd32		-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.L ERs,ERd	L	2 2 2		SD							ERd32	- ERs-C	→ ERd32							-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.L ERs,@ERd	L	3 5 5	S	D							@ERd	- ERs-C	→ @ERd							-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.L ERs,@ERd-	L	3 5 5	S				D				@ERd	- ERs-C	→ @ERd					ERd32-4→ERd32		-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.L @ERs,ERd	L	3 4 4	D	S							ERd32	- @ERd-C	→ ERd32							-	↑	↓	↑	↓	↑	↓	↑	↓	
	SUBX.L @ERs-,ERd	L	3 4 4	D				S				ERd32	- @ERd-C	→ ERd32				ERs32-4→ERs32			-	↑	↓	↑	↓	↑	↓	↑	↓	
SUBX.L @ERs,@ERd	L	3 5 6		SD							@ERd	- @ERs-C	→ @ERd							-	↑	↓	↑	↓	↑	↓	↑	↓		
SUBX.L @ERs-,@ERd-	L	3 5 6					SD				@ERd	- @ERs-C	→ @ERd				ERs32-4→ERs32	ERd32-4→ERd32		-	↑	↓	↑	↓	↑	↓	↑	↓		
INC	INC.B Rd	B	1 1 1		D							Rd8	+ 1	→ Rd8						-	↑	↓	↑	↓	↑	↓	↑	↓		
	INC.W #1,Rd	W	1 1 1	D								Rd16	+ 1	→ Rd16						-	↑	↓	↑	↓	↑	↓	↑	↓		
	INC.W #2,Rd	W	1 1 1	D								Rd16	+ 2	→ Rd16						-	↑	↓	↑	↓	↑	↓	↑	↓		
	INC.L #1,ERd	L	1 1 1	D								ERd	+ 1	→ ERd						-	↑	↓	↑	↓	↑	↓	↑	↓		
	INC.L #2,ERd	L	1 1 1	D								ERd	+ 2	→ ERd						-	↑	↓	↑	↓	↑	↓	↑	↓		
DEC	DEC.B Rd	B	1 1 1	D								Rd8	- 1	→ Rd8						-	↑	↓	↑	↓	↑	↓	↑	↓		
	DEC.W #1,Rd	W	1 1 1	D								Rd16	- 1	→ Rd16						-	↑	↓	↑	↓	↑	↓	↑	↓		
	DEC.W #2,Rd	W	1 1 1	D								Rd16	- 2	→ Rd16						-	↑	↓	↑	↓	↑	↓	↑	↓		
	DEC.L #1,ERd	L	1 1 1	D								ERd32	- 1	→ ERd32						-	↑	↓	↑	↓	↑	↓	↑	↓		
	DEC.L #2,ERd	L	1 1 1	D								ERd32	- 2	→ ERd32						-	↑	↓	↑	↓	↑	↓	↑	↓		
ADDS	ADDS #1,ERd	L	1 1 1	D								ERd32	+ 1	→ ERd32						-	↑	↓	↑	↓	↑	↓	↑	↓		
	ADDS #2,ERd	L	1 1 1	D								ERd32	+ 2	→ ERd32						-	↑	↓	↑	↓	↑	↓	↑	↓		
	ADDS #4,ERd	L	1 1 1	D								ERd32	+ 4	→ ERd32						-	↑	↓	↑	↓	↑	↓	↑	↓		

算術演算命令 (101)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フェッチ ステップ数 ¹⁾	アドレッシングモード										オペレーション ⁸⁾					コンディションコード ⁸⁾								
					#xx	Rn	@E{Rn}	@{d}RnL{B}Rn{W}E{Rn,L}	@E{Rn} @E{Rn}	@{aa}9 @{aa:16} @{aa:32}	—	—	—	—	—	—	—	—	—	—	—	I	H	N	Z	V	C	
																												オペレーション 1
SUBS	SUBS #1,ERd	L	1	1	1	D									ERd32	- 1 → ERd32								—	—	—	—	—
	SUBS #2,ERd	L	1	1	1	D									ERd32	- 2 → ERd32								—	—	—	—	—
	SUBS #4,ERd	L	1	1	1	D									ERd32	- 4 → ERd32								—	—	—	—	—
DAA	DAA Rd	B	1	1	1	D										Rd8(10進補正) → Rd8							—	*	↑	↓	* ↑	
DAS	DAS Rd	B	1	1	1	D										Rd8(10進補正) → Rd8							—	*	↑	↓	* ↑	
MULXU	MULXU.B #xx:4,Rd	B	2	2	2	S	D								Rd8	X #xx(符号なし乗算) → Rd16							—	—	—	—	—	
	MULXU.B Rs,Rd	B	1	1	1	SD									Rd8	X Rs8(符号なし乗算) → Rd16							—	—	—	—	—	
	MULXU.W #xx:4,ERd	W	2	2	2	S	D								ERd	X #xx(符号なし乗算) → ERd							—	—	—	—	—	
	MULXU.W Rs,ERd	W	1	1	1	SD									Rd16	X Rs16(符号なし乗算) → ERd							—	—	—	—	—	
DIVXU	DIVXU.B #xx:4,Rd	B	2	11	11	S	D								Rd16	÷ #xx → Rd16 (符号なし除算) (RdH:余り, RdL:商)							—	—	↑	↓	—	—
	DIVXU.B Rs,Rd	B	1	10	10	SD									Rd16	÷ Rs8 → Rd16 (符号なし除算) (RdH:余り, RdL:商)							—	—	↑	↓	—	—
	DIVXU.W #xx:4,ERd	W	2	19	19	S	D								ERd	÷ #xx → ERd (符号なし除算) (Ed:余り, Rd:商)							—	—	↑	↓	—	—
	DIVXU.W Rs,ERd	W	1	18	18	SD									ERd	÷ Rs16 → ERd (符号なし除算) (Ed:余り, Rd:商)							—	—	↑	↓	—	—
MULU	MULU.W #xx:4,Rd	W	2	2	2	S	D								Rd16	X #xx(符号なし乗算) → Rd16							—	—	—	—	—	
	MULU.W Rs,Rd	W	2	2	2	SD									Rd16	X Rs16 → ERd (符号なし乗算)							—	—	—	—	—	
	MULU.L #xx:4,ERd	L	2	5	5	S	D								ERd	X #xx(符号なし乗算) → ERd							—	—	—	—	—	
	MULU.L ERs,ERd	L	2	5	5	SD									ERd	X ERs(符号なし乗算) → ERd							—	—	—	—	—	
MULU/U	MULU/U.L #xx:4,ERd	L	2	6	6	S	D								ERd	X #xx(符号なし乗算) → ERd(上位32ビット)							—	—	—	—	—	
	MULU/U.L ERs,ERd	L	2	6	6	SD									ERd	X ERs(符号なし乗算) → ERd(上位32ビット)							—	—	—	—	—	
DIVU	DIVU.W #xx:4,Rd	W	2	10	10	S	D								Rd16	÷ #xx(符号なし除算) → Rd16 (商)							—	—	↑	↓	—	—
	DIVU.W Rs,Rd	W	2	10	10	SD									Rd16	÷ Rs16 → Rd16 (商) (符号なし除算)							—	—	↑	↓	—	—
	DIVU.L #xx:4,ERd	L	2	18	18	S	D								ERd	÷ #xx(符号なし除算) → ERd (商)							—	—	↑	↓	—	—

2. 各命令の説明

算術演算命令 (102)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード ^{a)}										オペレーション ^{b)}					コンディションコード ^{c)}											
				命令フラグ		#xx	16ビット命令フラグ	Fh	@ERn	@ERn	@RDn,WRn,ERn	@ERn+@ERn+@ERn	@aa:9@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
				Rn	SD												ERd	ERs	ERd (商)											
																												Rd8	Rd16	Rd16
DIVU	DIVU.L ERs,ERd	L	2	18	18	S	D									ERd	÷ ERs → ERd (商)								—	—	↓	—	—	
MULXS	MULXS.B #xx:4,Rd	B	2	2	2	S	D									Rd8	× #xx(符号付き乗算) → Rd16								—	—	↓	↓	—	—
	MULXS.B Rs,Rd	B	2	2	2	SD										Rd8	× Rs8(符号付き乗算) → Rd16								—	—	↓	↓	—	—
	MULXS.W #xx:4,ERd	W	2	2	2	S	D									ERd	× #xx(符号付き乗算) → ERd								—	—	↓	↓	—	—
	MULXS.W Rs,ERd	W	2	2	2	SD										Rd16	× Rs16 → ERd (符号付き乗算)								—	—	↓	↓	—	—
DIVXS	DIVXS.B #xx:4,Rd	B	2	12	12	S	D									Rd16	÷ #xx → Rd16 (符号付き除算) (RdH:余り, RdL:商)								—	—	↓	↓	—	—
	DIVXS.B Rs,Rd	B	2	12	12	SD										Rd16	÷ Rs8 → Rd16 (符号付き除算) (RdH:余り, RdL:商)								—	—	↓	↓	—	—
	DIVXS.W #xx:4,ERd	W	2	20	20	S	D									ERd	÷ #xx → ERd (符号付き除算) (Ed:余り, Rd:商)								—	—	↓	↓	—	—
	DIVXS.W Rs,ERd	W	2	20	20	SD										ERd	÷ Rs16 → ERd (符号付き除算) (Ed:余り, Rd:商)								—	—	↓	↓	—	—
MULS	MULS.W #xx:4,Rd	W	2	2	2	S	D									Rd16	× #xx(符号付き乗算) → Rd16								—	—	↓	↓	—	—
	MULS.W Rs,Rd	W	2	2	2	SD										Rd16	× Rs16 → ERd (符号付き乗算)								—	—	↓	↓	—	—
	MULS.L #xx:4,ERd	L	2	5	5	S	D									ERd	× #xx(符号付き乗算) → ERd								—	—	↓	↓	—	—
	MULS.L ERs,ERd	L	2	5	5	SD										ERd	× ERs(符号付き乗算) → ERd								—	—	↓	↓	—	—
MULS/U	MULS/U.L #xx:4,ERd	L	2	6	6	S	D									ERd	× #xx(符号付き乗算) → ERd(上位32ビット)								—	—	↓	↓	—	—
	MULS/U.L ERs,ERd	L	2	6	6	SD										ERd	× ERs(符号付き乗算) → ERd(上位32ビット)								—	—	↓	↓	—	—
DIVS	DIVS.W #xx:4,Rd	W	2	11	11	S	D									Rd16	÷ #xx(符号付き除算) → Rd16 (商)								—	—	↓	↓	—	—
	DIVS.W Rs,Rd	W	2	11	11	SD										Rd16	÷ Rs16 → Rd16 (商) (符号付き除算)								—	—	↓	↓	—	—

算術演算命令 (103)

命令	ニーモニック	サイズ	命令長	実行 最小値	16ビット命令フラグ #xx	アドレッシングモード								オペレーション ^{a)}	コンディションコード ^{a)}									
						S	D	Rn	@ERn	@(Rn,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn+/@ERn	@aa:8/@aa:16/@aa:32	I		H	N	Z	V	C					
DIVS	DIVS.L #xx:4,ERd DIVS.L ERs,ERd	L	2	19	19			D						ERd	÷ #xx(符号付き除算) → ERd (簡)									
		L	2	19	19			SD						ERd	÷ ERs → ERd (簡) (符号付き除算)									
NEG	NEG.B Rd	B	1	1	1			D						0	- Rd8 → Rd8									
	NEG.B @ERd	B	2	4	4			D						0	- @ERd → @ERd									
	NEG.B @ERd+	B	3	5	5					D				0	- @ERd → @ERd						ERd32+1→ERd32			
	NEG.B @ERd-	B	3	5	5					D				0	- @ERd → @ERd						ERd32-1→ERd32			
	NEG.B @+ERd	B	3	5	5					D				ERd32+1→ERd32	0	- @ERd → @ERd								
	NEG.B @-ERd	B	3	5	5					D				ERd32-1→ERd32	0	- @ERd → @ERd								
	NEG.B @(d:2,ERd)	B	3	5	5				D					0	- @(1/2/3+ERd) → @(1/2/3+ERd)									
	NEG.B @(d:16,ERd)	B	4	5	6				D					0	- @(d:16+ERd) → @(d:16+ERd)									
	NEG.B @(d:32,ERd)	B	5	5	7					D				0	- @(d:32+ERd) → @(d:32+ERd)									
	NEG.B @(d:16,Rd,B)	B	4	5	6					D				0	- @(d:16+RdL) → @(d:16+RdL)									
	NEG.B @(d:16,Rd,W)	B	4	5	6					D				0	- @(d:16+Rd) → @(d:16+Rd)									
	NEG.B @(d:16,ERd,L)	B	4	5	6					D				0	- @(d:16+ERd) → @(d:16+ERd)									
	NEG.B @(d:32,Rd,B)	B	5	5	7					D				0	- @(d:32+RdL) → @(d:32+RdL)									
	NEG.B @(d:32,Rd,W)	B	5	5	7					D				0	- @(d:32+Rd) → @(d:32+Rd)									
	NEG.B @(d:32,ERd,L)	B	5	5	7					D				0	- @(d:32+ERd) → @(d:32+ERd)									
	NEG.B @aa:8	B	2	4	4						D			0	- @aa:8 → @aa:8									
	NEG.B @aa:16	B	3	4	5						D			0	- @aa:16 → @aa:16									
	NEG.B @aa:32	B	4	4	6						D			0	- @aa:32 → @aa:32									
	NEG.W Rd	W	1	1	1			D						0	- Rd16 → Rd16									
	NEG.W @ERd	W	2	4	4				D					0	- @ERd → @ERd									
	NEG.W @ERd+	W	3	5	5					D				0	- @ERd → @ERd						ERd32+2→ERd32			
	NEG.W @ERd-	W	3	5	5					D				0	- @ERd → @ERd						ERd32-2→ERd32			
	NEG.W @+ERd	W	3	5	5					D				ERd32+2→ERd32	0	- @ERd → @ERd								
	NEG.W @-ERd	W	3	5	5					D				ERd32-2→ERd32	0	- @ERd → @ERd								
	NEG.W @(d:2,ERd)	W	3	5	5				D					0	- @(2/4/6+ERd) → @(2/4/6+ERd)									
	NEG.W @(d:16,ERd)	W	4	5	6					D				0	- @(d:16+ERd) → @(d:16+ERd)									

2. 各命令の説明

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}									
					#xx	Rn	@ERn	@d(Rn)	@d(Rn, B/Rn, W/ERn, L)	@ERn/ERn+/ERn+/@ERn	@aa:16/aa:32	—	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
															—	—	—										
NEG	NEG.W @(d:32,ERd)	W	5	5	7									0	- @d:32+ERd	→ @d:32+ERd				—	⇕	⇕	⇕	⇕	⇕		
	NEG.W @(d:16,Rd,B)	W	4	5	6									0	- @d:16+RdL	→ @d:16+RdL				—	⇕	⇕	⇕	⇕	⇕		
	NEG.W @(d:16,Rd,W)	W	4	5	6									0	- @d:16+Rd	→ @d:16+Rd				—	⇕	⇕	⇕	⇕	⇕		
	NEG.W @(d:16,ERd,L)	W	4	5	6									0	- @d:16+ERd	→ @d:16+ERd				—	⇕	⇕	⇕	⇕	⇕		
	NEG.W @(d:32,Rd,B)	W	5	5	7									0	- @d:32+RdL	→ @d:32+RdL				—	⇕	⇕	⇕	⇕	⇕		
	NEG.W @(d:32,Rd,W)	W	5	5	7									0	- @d:32+Rd	→ @d:32+Rd				—	⇕	⇕	⇕	⇕	⇕		
	NEG.W @(d:32,ERd,L)	W	5	5	7									0	- @d:32+ERd	→ @d:32+ERd				—	⇕	⇕	⇕	⇕	⇕		
	NEG.W @aa:16	W	3	4	5									D	- @aa:16	→ @aa:16				—	⇕	⇕	⇕	⇕	⇕		
	NEG.W @aa:32	W	4	4	6									D	- @aa:32	→ @aa:32				—	⇕	⇕	⇕	⇕	⇕		
	NEG.L ERd	L	1	1	1		D								0	- ERd	→ ERd				—	⇕	⇕	⇕	⇕	⇕	
	NEG.L @ERd	L	3	5	5			D							0	- @ERd	→ @ERd				—	⇕	⇕	⇕	⇕	⇕	
	NEG.L @ERd+	L	3	5	5				D						0	- @ERd	→ @ERd				ERd32+4→ERd32	—	⇕	⇕	⇕	⇕	⇕
	NEG.L @ERd-	L	3	5	5					D					0	- @ERd	→ @ERd				ERd32-4→ERd32	—	⇕	⇕	⇕	⇕	⇕
	NEG.L @+ERd	L	3	5	5						D				ERd32+4→ERd32	0	- @ERd	→ @ERd				—	⇕	⇕	⇕	⇕	⇕
	NEG.L @-ERd	L	3	5	5							D			ERd32-4→ERd32	0	- @ERd	→ @ERd				—	⇕	⇕	⇕	⇕	⇕
	NEG.L @(d:2,ERd)	L	3	5	5										0	- @(4/8/12+ERd)	→ @(4/8/12+ERd)				—	⇕	⇕	⇕	⇕	⇕	
	NEG.L @(d:16,ERd)	L	4	5	6										0	- @(d:16+ERd)	→ @(d:16+ERd)				—	⇕	⇕	⇕	⇕	⇕	
	NEG.L @(d:32,ERd)	L	5	5	7										0	- @(d:32+ERd)	→ @(d:32+ERd)				—	⇕	⇕	⇕	⇕	⇕	
	NEG.L @(d:16,Rd,B)	L	4	5	6										0	- @(d:16+RdL)	→ @(d:16+RdL)				—	⇕	⇕	⇕	⇕	⇕	
	NEG.L @(d:16,Rd,W)	L	4	5	6										0	- @(d:16+Rd)	→ @(d:16+Rd)				—	⇕	⇕	⇕	⇕	⇕	
NEG.L @(d:16,ERd,L)	L	4	5	6										0	- @(d:16+ERd)	→ @(d:16+ERd)				—	⇕	⇕	⇕	⇕	⇕		
NEG.L @(d:32,Rd,B)	L	5	5	7										0	- @(d:32+RdL)	→ @(d:32+RdL)				—	⇕	⇕	⇕	⇕	⇕		
NEG.L @(d:32,Rd,W)	L	5	5	7										0	- @(d:32+Rd)	→ @(d:32+Rd)				—	⇕	⇕	⇕	⇕	⇕		
NEG.L @(d:32,ERd,L)	L	5	5	7										0	- @(d:32+ERd)	→ @(d:32+ERd)				—	⇕	⇕	⇕	⇕	⇕		
NEG.L @aa:16	L	4	5	6										0	- @aa:16	→ @aa:16				—	⇕	⇕	⇕	⇕	⇕		
NEG.L @aa:32	L	5	5	7										0	- @aa:32	→ @aa:32				—	⇕	⇕	⇕	⇕	⇕		
EXTU	EXTU.W Rd	W	1	1	1		D							0		→ (<ビット15~8> of Rd16)				—	—	0	⇕	0	—		

算術演算命令 (105)

命令	ニーモニック	サイズ	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}																									
			命令長	最小値	実行			16ビット命令フレッチャ	ステート数 ^{b)}	#xx	Rn	@ERn	@d(Rn,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn-/@ERnL	@aa@/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C														
					16ビット命令フレッチャ	ステート数 ^{b)}	#xx												Rn	@ERn	@d(Rn,B/Rn,W/ERn,L)									@ERn/@ERn+/@ERn-/@ERnL	@aa@/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C
EXTU	EXTU.W @ERd	W	2	4	4						D							0					—	—	0	↓	0	—															
	EXTU.W @ERd+	W	3	5	5							D						0			ERd32+2→ERd32		—	—	0	↓	0	—															
	EXTU.W @ERd-	W	3	5	5							D						0			ERd32-2→ERd32		—	—	0	↓	0	—															
	EXTU.W @+ERd	W	3	5	5							D			ERd32+2→ERd32			0					—	—	0	↓	0	—															
	EXTU.W @-ERd	W	3	5	5							D			ERd32-2→ERd32			0					—	—	0	↓	0	—															
	EXTU.W @(d:2,ERd)	W	3	5	5						D							0					—	—	0	↓	0	—															
	EXTU.W @(d:16,ERd)	W	4	5	6						D							0					—	—	0	↓	0	—															
	EXTU.W @(d:32,ERd)	W	5	5	7						D							0					—	—	0	↓	0	—															
	EXTU.W @(d:16,Rd,B)	W	4	5	6						D							0					—	—	0	↓	0	—															
	EXTU.W @(d:16,Rd,W)	W	4	5	6						D							0					—	—	0	↓	0	—															
	EXTU.W @(d:16,ERd,L)	W	4	5	6						D							0					—	—	0	↓	0	—															
	EXTU.W @(d:32,Rd,B)	W	5	5	7						D							0					—	—	0	↓	0	—															
	EXTU.W @(d:32,Rd,W)	W	5	5	7						D							0					—	—	0	↓	0	—															
	EXTU.W @(d:32,ERd,L)	W	5	5	7						D							0					—	—	0	↓	0	—															

2. 各命令の説明

命令	ニーモニック	サイズ	命令長	最小値	実行 ステータス	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}									
						16ビット命令アドレス	#px	Rn	@ERn	@((Rn,L)	@((RnL),W ERn,L)	@ERn,@ERn+,@ERn+,@ERn	@aa:0/@aa:16/@aa:32	-	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
																	オペレーション3	オペレーション4	オペレーション5									
EXTU	EXTU.W @aa:16	W	3	4	5						D			0						→ (<ビット15~8> of @aa:16)			—	—	0	↓	0	—
	EXTU.W @aa:32	W	4	4	6						D			0						→ (<ビット15~8> of @aa:32)			—	—	0	↓	0	—
	EXTU.L ERd	L	1	1	1		D							0						→ (<ビット31~16> of ERd)			—	—	0	↓	0	—
	EXTU.L @ERd	L	3	5	5		D							0						→ (<ビット31~16> of @ERd)			—	—	0	↓	0	—
	EXTU.L @ERd+	L	3	5	5				D					0					ERd32+4→ERd32	→ (<ビット31~16> of @ERd)			—	—	0	↓	0	—
	EXTU.L @ERd-	L	3	5	5				D					0					ERd32-4→ERd32	→ (<ビット31~16> of @ERd)			—	—	0	↓	0	—
	EXTU.L @+ERd	L	3	5	5				D			ERd32+4→ERd32		0						→ (<ビット31~16> of @ERd)			—	—	0	↓	0	—
	EXTU.L @-ERd	L	3	5	5				D			ERd32-4→ERd32		0						→ (<ビット31~16> of @ERd)			—	—	0	↓	0	—
	EXTU.L @(d;2,ERd)	L	3	5	5				D					0						→ (<ビット31~16> of (4@/12+ERd))			—	—	0	↓	0	—
	EXTU.L @(d;16,ERd)	L	4	5	6				D					0						→ (<ビット31~16> of @(d;16+ERd))			—	—	0	↓	0	—
	EXTU.L @(d;32,ERd)	L	5	5	7				D					0						→ (<ビット31~16> of @(d;32+ERd))			—	—	0	↓	0	—
	EXTU.L @(d;16,Rd,B)	L	4	5	6				D					0						→ (<ビット31~16> of @(d;16+RdL<<2))			—	—	0	↓	0	—
	EXTU.L @(d;16,Rd,W)	L	4	5	6				D					0						→ (<ビット31~16> of @(d;16+Rd<<2))			—	—	0	↓	0	—
	EXTU.L @(d;16,ERd,L)	L	4	5	6				D					0						→ (<ビット31~16> of @(d;16+ERd<<2))			—	—	0	↓	0	—

算術演算命令 (107)

命令	ニーモニック	実行													アドレッシングモード					オペレーション ^{a)}					コンディションコード ^{b)}																				
		サイズ	命令長	最小値	16ビット命令フラグ	ステータス	FX	Fh	@Fh	@(L)Fh	@(d)RnL/B/Rn.W/ERn.L	@ERn+/@ERn-/@ERn+/@ERn-	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																		
																	16ビット命令フラグ	ステータス	FX									Fh	@Fh	@(L)Fh	@(d)RnL/B/Rn.W/ERn.L	@ERn+/@ERn-/@ERn+/@ERn-	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C
EXTU	EXTU.L @(d:32,Rd.B)	L	5	5	7					D						0		→ (<ビット31~16> of @(d:32+RdL<<2))				—	—	0	↓	0	—																		
	EXTU.L @(d:32,Rd.W)	L	5	5	7					D						0		→ (<ビット31~16> of @(d:32+Rd<<2))				—	—	0	↓	0	—																		
	EXTU.L @(d:32,ERd.L)	L	5	5	7					D						0		→ (<ビット31~16> of @(d:32+ERd<<2))				—	—	0	↓	0	—																		
	EXTU.L @aa:16	L	4	5	6							D				0		→ (<ビット31~16> of @aa:16)				—	—	0	↓	0	—																		
	EXTU.L @aa:32	L	5	5	7							D				0		→ (<ビット31~16> of @aa:32)				—	—	0	↓	0	—																		
	EXTU.L #2,ERd	L	1	1	1					D						0		→ (<ビット31~8> of ERd)				—	—	0	↓	0	—																		
	EXTU.L #2,@ERd	L	3	5	5					D						0		→ (<ビット31~8> of @ERd)				—	—	0	↓	0	—																		
	EXTU.L #2,@ERd+	L	3	5	5						D					0		→ (<ビット31~8> of @ERd)		ERd32+4→ERd32		—	—	0	↓	0	—																		
	EXTU.L #2,@ERd-	L	3	5	5						D					0		→ (<ビット31~8> of @ERd)		ERd32-4→ERd32		—	—	0	↓	0	—																		
	EXTU.L #2,@+ERd	L	3	5	5						D				ERd32+4→ERd32	0		→ (<ビット31~8> of @ERd)				—	—	0	↓	0	—																		
	EXTU.L #2,@-ERd	L	3	5	5						D				ERd32-4→ERd32	0		→ (<ビット31~8> of @ERd)				—	—	0	↓	0	—																		
	EXTU.L #2,@(d:2,ERd)	L	3	5	5					D						0		→ (<ビット31~8> of @(4/8/12+ERd))				—	—	0	↓	0	—																		
	EXTU.L #2,@(d:16,ERd)	L	4	5	6					D						0		→ (<ビット31~8> of @(d:16+ERd))				—	—	0	↓	0	—																		
	EXTU.L #2,@(d:32,ERd)	L	5	5	7					D						0		→ (<ビット31~8> of @(d:32+ERd))				—	—	0	↓	0	—																		

2. 各命令の説明

算術演算命令 (108)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}										
				16ビット命令フラグ ^{b)} #xx	Rn	@Rn	@Rn @RnL	@RnL/Bn/WERnL	@RnL/Bn/WERnL	@Rn/ERn/ERn+/@Rn+/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C				
															オペレーション3	オペレーション3	オペレーション3												
EXTU	EXTU.L #2, @(d:16,Rd,B)	L	4	5	6											0	→ (<ビット 31~8> of @(d:16+RdL<<2))							-	-	0	↑	0	-
	EXTU.L #2, @(d:16,Rd,W)	L	4	5	6											0	→ (<ビット 31~8> of @(d:16+Rd<<2))							-	-	0	↑	0	-
	EXTU.L #2, @(d:16,ERd,L)	L	4	5	6											0	→ (<ビット 31~8> of @(d:16+ERd<<2))							-	-	0	↑	0	-
	EXTU.L #2, @(d:32,Rd,B)	L	5	5	7											0	→ (<ビット 31~8> of @(d:32+RdL<<2))							-	-	0	↑	0	-
	EXTU.L #2, @(d:32,Rd,W)	L	5	5	7											0	→ (<ビット 31~8> of @(d:32+Rd<<2))							-	-	0	↑	0	-
	EXTU.L #2, @(d:32,ERd,L)	L	5	5	7											0	→ (<ビット 31~8> of @(d:32+ERd<<2))							-	-	0	↑	0	-
	EXTU.L #2, @aa:16	L	4	5	6										D	0	→ (<ビット 31~8> of @aa:16)							-	-	0	↑	0	-
	EXTU.L #2, @aa:32	L	5	5	7											D	0	→ (<ビット 31~8> of @aa:32)							-	-	0	↑	0
EXTS	EXTS.W Rd	W	1	1	1		D									<<ビット 7> of Rd16	→ (<ビット 15~8> of Rd16)							-	-	↑	↑	0	-
	EXTS.W @ERd	W	2	4	4			D								<<ビット 7> of @ERd	→ (<ビット 15~8> of @ERd)							-	-	↑	↑	0	-
	EXTS.W @ERd+	W	3	5	5						D					<<ビット 7> of @ERd	→ (<ビット 15~8> of @ERd)					ERd32+2→ERd32		-	-	↑	↑	0	-
	EXTS.W @ERd-	W	3	5	5						D					<<ビット 7> of @ERd	→ (<ビット 15~8> of @ERd)					ERd32-2→ERd32		-	-	↑	↑	0	-
	EXTS.W @+ERd	W	3	5	5						D			ERd32+2→ERd32	<<ビット 7> of @ERd	→ (<ビット 15~8> of @ERd)							-	-	↑	↑	0	-	
	EXTS.W @-ERd	W	3	5	5						D			ERd32-2→ERd32	<<ビット 7> of @ERd	→ (<ビット 15~8> of @ERd)							-	-	↑	↑	0	-	
	EXTS.W @(d:2,ERd)	W	3	5	5				D							<<ビット 7> of @(2/4/6+ERd)	→ (<ビット 15~8> of @(2/4/6+ERd))							-	-	↑	↑	0	-

算術演算命令 (109)

命令	ニーモニック	サイズ	命令長	実行	16ビット命令フラグ	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}						
						#XX	Rn	@ERn	@RnL	@RnL, B/Rn, W/ERn, L	@ERn, @ERn+, @ERn-, @ERn, @ERn	@aa:0	@aa:16	@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
																		<ビット 7>	of	<ビット 15~8>								
EXTS	EXTS.W @(d:16, ERd)	W	4	5	6				D								<ビット 7> of @(d:16+ERd)	→	<ビット 15~8> of @(d:16+ERd)			-	-	↑	↓	0	-	
	EXTS.W @(d:32, ERd)	W	5	5	7				D								<ビット 7> of @(d:32+ERd)	→	<ビット 15~8> of @(d:32+ERd)			-	-	↑	↓	0	-	
	EXTS.W @(d:16, Rd, B)	W	4	5	6				D								<ビット 7> of @(d:16+RdL<<1)	→	<ビット 15~8> of @(d:16+RdL<<1)			-	-	↑	↓	0	-	
	EXTS.W @(d:16, Rd, W)	W	4	5	6				D								<ビット 7> of @(d:16+Rd<<1)	→	<ビット 15~8> of @(d:16+Rd<<1)			-	-	↑	↓	0	-	
	EXTS.W @(d:16, ERd, L)	W	4	5	6				D								<ビット 7> of @(d:16+ERd<<1)	→	<ビット 15~8> of @(d:16+ERd<<1)			-	-	↑	↓	0	-	
	EXTS.W @(d:32, Rd, B)	W	5	5	7				D								<ビット 7> of @(d:32+RdL<<1)	→	<ビット 15~8> of @(d:32+RdL<<1)			-	-	↑	↓	0	-	
	EXTS.W @(d:32, Rd, W)	W	5	5	7				D								<ビット 7> of @(d:32+Rd<<1)	→	<ビット 15~8> of @(d:32+Rd<<1)			-	-	↑	↓	0	-	
	EXTS.W @(d:32, ERd, L)	W	5	5	7				D								<ビット 7> of @(d:32+ERd<<1)	→	<ビット 15~8> of @(d:32+ERd<<1)			-	-	↑	↓	0	-	
	EXTS.W @aa:16	W	3	4	5							D					<ビット 7> of @aa:16	→	<ビット 15~8> of @aa:16			-	-	↑	↓	0	-	
	EXTS.W @aa:32	W	4	4	6							D					<ビット 7> of @aa:32	→	<ビット 15~8> of @aa:32			-	-	↑	↓	0	-	
	EXTS.L ERd	L	1	1	1			D									<ビット 15> of ERd	→	<ビット 31~16> of ERd			-	-	↑	↓	0	-	
	EXTS.L @ERd	L	3	5	5			D									<ビット 15> of @ERd	→	<ビット 31~16> of @ERd			-	-	↑	↓	0	-	
	EXTS.L @ERd+	L	3	5	5						D						<ビット 15> of @ERd	→	<ビット 31~16> of @ERd	ERd32+4→ERd32		-	-	↑	↓	0	-	
	EXTS.L @ERd-	L	3	5	5						D						<ビット 15> of @ERd	→	<ビット 31~16> of @ERd	ERd32-4→ERd32		-	-	↑	↓	0	-	

2. 各命令の説明

算術演算命令 (110)

命令	ニーモニック	サイズ	命令長	実行 最小値	16ビット命令フラグ #xx	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}				
						Rn	@ERn	@d(Rn, B/Rn, W/ERn, L)	@ERn @ERn @ERn @ERn	@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
														<ビット 15> of @ERd	→ <ビット 31~16> of @ERd	<ビット 15> of @(4/8/12+ERd)									→ <ビット 31~16> of @(4/8/12+ERd)
EXTS	EXTS.L @+ERd	L	3	5	5				ERd32+4→ERd32	<ビット 15> of @ERd	→ <ビット 31~16> of @ERd				—	—	↕	↕	0	—					
	EXTS.L @-ERd	L	3	5	5				ERd32-4→ERd32	<ビット 15> of @ERd	→ <ビット 31~16> of @ERd				—	—	↕	↕	0	—					
	EXTS.L @(d:2,ERd)	L	3	5	5					<ビット 15> of @(4/8/12+ERd)	→ <ビット 31~16> of @(4/8/12+ERd)				—	—	↕	↕	0	—					
	EXTS.L @(d:16,ERd)	L	4	5	6					<ビット 15> of @(d:16+ERd)	→ <ビット 31~16> of @(d:16+ERd)				—	—	↕	↕	0	—					
	EXTS.L @(d:32,ERd)	L	5	5	7					<ビット 15> of @(d:32+ERd)	→ <ビット 31~16> of @(d:32+ERd)				—	—	↕	↕	0	—					
	EXTS.L @(d:16,Rd,B)	L	4	5	6					<ビット 15> of @(d:16+Rd<<2)	→ <ビット 31~16> of @(d:16+Rd<<2)				—	—	↕	↕	0	—					
	EXTS.L @(d:16,Rd,W)	L	4	5	6					<ビット 15> of @(d:16+Rd<<2)	→ <ビット 31~16> of @(d:16+Rd<<2)				—	—	↕	↕	0	—					
	EXTS.L @(d:16,ERd,L)	L	4	5	6					<ビット 15> of @(d:16+ERd<<2)	→ <ビット 31~16> of @(d:16+ERd<<2)				—	—	↕	↕	0	—					
	EXTS.L @(d:32,Rd,B)	L	5	5	7					<ビット 15> of @(d:32+Rd<<2)	→ <ビット 31~16> of @(d:32+Rd<<2)				—	—	↕	↕	0	—					
	EXTS.L @(d:32,Rd,W)	L	5	5	7					<ビット 15> of @(d:32+Rd<<2)	→ <ビット 31~16> of @(d:32+Rd<<2)				—	—	↕	↕	0	—					
	EXTS.L @(d:32,ERd,L)	L	5	5	7					<ビット 15> of @(d:32+ERd<<2)	→ <ビット 31~16> of @(d:32+ERd<<2)				—	—	↕	↕	0	—					
	EXTS.L @aa:16	L	4	5	6					<ビット 15> of @aa:16	→ <ビット 31~16> of @aa:16				—	—	↕	↕	0	—					
	EXTS.L @aa:32	L	5	5	7					<ビット 15> of @aa:32	→ <ビット 31~16> of @aa:32				—	—	↕	↕	0	—					
	EXTS.L #2,ERd	L	1	1	1			D		<ビット 7> of ERd	→ <ビット 31~8> of ERd				—	—	↕	↕	0	—					

2. 各命令の説明

命令	ニーモニック	サイズ	命令長	実行												アドレッシングモード					オペレーション ^{a)}					コンディションコード ^{a)}				
				16ビット命令フラグ	ステート数 ^{b)}	#px	Rn	@ERn	@C(LERn)	@C(RnL, B/Rn, W/ERn, L)	@ERn/ERn+/@ERn+/@ERn	@aa:0/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C				
																オペレーション3														
																オペレーション3	オペレーション4	オペレーション5												
EXTS	EXTS.L #2, @aa:16	L	4	5	6							D			<ビット 7> of @aa:16	→	<ビット 31~8> of @aa:16						—	—	↓	↑	0	—		
	EXTS.L #2, @aa:32	L	5	5	7							D			<ビット 7> of @aa:32	→	<ビット 31~8> of @aa:32						—	—	↓	↑	0	—		
TAS	TAS @ERd	B	2	4	4							D			@ERd-0→CCR セット, 1→<ビット 7> of @ERd									—	—	↓	↑	0	—	
MAC	MAC @ERn+, @ERm+	—	2	4	4						S				@ERnX @ERm+MAC	→	MAC	ERn+2→ERn	ERm+2→ERm					—	—	—	—	—	—	
CLRMAC	CLRMAC	—	1	1	1								○		0	→	MACH, MACL							—	—	—	—	—	—	
LDMAC	LDMAC ERs, MACH	L	1	1	1	S									ERs	→	MACH						—	—	—	—	—	—		
	LDMAC ERs, MACL	L	1	1	1	S									ERs	→	MACL						—	—	—	—	—	—		
STMAC	STMAC MACH, ERd	L	1	1	1	D									MACH	→	ERd						—	—	—	—	—	—		
	STMAC MACL, ERd	L	1	1	1	D									MACL	→	ERd						—	—	↓	↑	—	—		

算術演算命令 (112)

2. 各命令の説明

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード												オペレーション ^{a)}					コンディションコード ^{a)}																						
					16ビット命令フラグ	#px	Rn	@ERn	@ERn (@ERn)	@RnL/RnB/RnW/ERnL	@ERn/@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																		
																#xx	S	D									S	D	S	D	S	D	S	D	S	D	S	D	S	D	S	D	S	D
AND	AND.B Rs, @(d:16,ERd.L)	B	3	5	5	S								@(d:16+ERd)	^	Rs8	→	@(d:16+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—				
	AND.B Rs, @(d:32,Rd.B)	B	4	5	6	S								@(d:32+RdL)	^	Rs8	→	@(d:32+RdL)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—				
	AND.B Rs, @(d:32,Rd.W)	B	4	5	6	S								@(d:32+Rd)	^	Rs8	→	@(d:32+Rd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	AND.B Rs, @(d:32,ERd.L)	B	4	5	6	S								@(d:32+ERd)	^	Rs8	→	@(d:32+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B Rs, @aa:8	B	2	3	4	S							D	@aa:8	^	Rs8	→	@aa:8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B Rs, @aa:16	B	3	3	5	S							D	@aa:16	^	Rs8	→	@aa:16						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B Rs, @aa:32	B	4	3	6	S							D	@aa:32	^	Rs8	→	@aa:32						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @ERs, Rd	B	2	3	3	D	S							Rd8	^	@ERs	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @ERs+, Rd	B	2	3	3	D				S				Rd8	^	@ERs	→	Rd8						ERs32+1→ERs32	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.B @ERs-, Rd	B	2	3	3	D				S				Rd8	^	@ERs	→	Rd8						ERs32-1→ERs32	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.B @+ERs, Rd	B	2	4	4	D				S				ERs32+1→ERs32	^	@ERs	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	AND.B @-ERs, Rd	B	2	4	4	D				S				ERs32-1→ERs32	^	@ERs	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	AND.B @(d:2,ERs), Rd	B	2	4	4	D	S							Rd8	^	@(1/2/3+ERs)	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @(d:16,ERs), Rd	B	3	4	4	D	S							Rd8	^	@(d:16+ERs)	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @(d:32,ERs), Rd	B	4	4	5	D	S							Rd8	^	@(d:32+ERs)	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @(d:16,Rs.B), Rd	B	3	4	4	D				S				Rd8	^	@(d:16+RsL)	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @(d:16,Rs.W), Rd	B	3	4	4	D				S				Rd8	^	@(d:16+Rs)	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @(d:16,ERs.L), Rd	B	3	4	4	D				S				Rd8	^	@(d:16+ERs.L)	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @(d:32,Rs.B), Rd	B	4	4	5	D				S				Rd8	^	@(d:32+RsL)	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @(d:32,Rs.W), Rd	B	4	4	5	D				S				Rd8	^	@(d:32+Rs)	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @(d:32,ERs.L), Rd	B	4	4	5	D				S				Rd8	^	@(d:32+ERs.L)	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @aa:8, Rd	B	2	3	3	D					S			Rd8	^	@aa:8	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @aa:16, Rd	B	3	3	4	D					S			Rd8	^	@aa:16	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @aa:32, Rd	B	4	3	5	D					S			Rd8	^	@aa:32	→	Rd8						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	AND.B @ERs, @ERd	B	2	4	5			SD						@ERd	^	@ERs	→	@ERd						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	AND.B @ERs, @ERd+	B	2	4	5			S			D			@ERd	^	@ERs	→	@ERd						ERd32+1→ERd32	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @ERs, @ERd-	B	2	4	5			S			D			@ERd	^	@ERs	→	@ERd						ERd32-1→ERd32	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.B @ERs, @+ERd	B	2	5	6			S			D			ERd32+1→ERd32	^	@ERs	→	@ERd						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	AND.B @ERs, @-ERd	B	2	5	6			S			D			ERd32-1→ERd32	^	@ERs	→	@ERd						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		

論理演算命令 (3)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}									
					16ビット命令フェッチ	ステータス	Rn	@ERn	@d(Rn)	@d(Rn,B/Rn,W/ERn,L)	@ERn@ERn+/@ERn+/@ERn	@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
																16ビット命令フェッチ	ステータス	Rn									@ERn	@d(Rn)	@d(Rn,B/Rn,W/ERn,L)
AND	AND.B @ERs, @(d:2,ERd)	B	2	5	6				S	D						@(1/2/3+ERd)	^	@ERs	→	@(1/2/3+ERd)				—	—	—	↓	0	—
	AND.B @ERs, @(d:16,ERd)	B	3	5	6				S	D						@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)				—	—	—	↓	0	—
	AND.B @ERs, @(d:32,ERd)	B	4	5	7				S	D						@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)				—	—	—	↓	0	—
	AND.B @ERs, @(d:16,Rd,B)	B	3	5	6				S	D						@(d:16+RdL)	^	@ERs	→	@(d:16+RdL)				—	—	—	↓	0	—
	AND.B @ERs, @(d:16,Rd,W)	B	3	5	6				S	D						@(d:16+Rd)	^	@ERs	→	@(d:16+Rd)				—	—	—	↓	0	—
	AND.B @ERs, @(d:16,ERd,L)	B	3	5	6				S	D						@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)				—	—	—	↓	0	—
	AND.B @ERs, @(d:32,Rd,B)	B	4	5	7				S	D						@(d:32+RdL)	^	@ERs	→	@(d:32+RdL)				—	—	—	↓	0	—
	AND.B @ERs, @(d:32,Rd,W)	B	4	5	7				S	D						@(d:32+Rd)	^	@ERs	→	@(d:32+Rd)				—	—	—	↓	0	—
	AND.B @ERs, @(d:32,ERd,L)	B	4	5	7				S	D						@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)				—	—	—	↓	0	—
	AND.B @ERs, @aa:16	B	3	4	6				S				D			@aa:16	^	@ERs	→	@aa:16				—	—	—	↓	0	—
	AND.B @ERs, @aa:32	B	4	4	7				S				D			@aa:32	^	@ERs	→	@aa:32				—	—	—	↓	0	—
	AND.B @ERs+, @ERd	B	3	5	6				D				S			@ERd	^	@ERs	→	@ERd	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @ERd+	B	3	5	6								SD			@ERd	^	@ERs	→	@ERd	ERs32+1→ERs32	ERd32+1→ERd32		—	—	—	↓	0	—
	AND.B @ERs+, @ERd-	B	3	5	6								SD			@ERd	^	@ERs	→	@ERd	ERs32+1→ERs32	ERd32-1→ERd32		—	—	—	↓	0	—
	AND.B @ERs+, @+ERd	B	3	6	7								SD		ERd32+1→ERd32	@ERd	^	@ERs	→	@ERd	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @-ERd	B	3	6	7								SD		ERd32-1→ERd32	@ERd	^	@ERs	→	@ERd	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @(d:2,ERd)	B	3	6	7					D	S					@(1/2/3+ERd)	^	@ERs	→	@(1/2/3+ERd)	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @(d:16,ERd)	B	4	6	7					D	S					@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @(d:32,ERd)	B	5	6	8					D	S					@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @(d:16,Rd,B)	B	4	6	7					D	S					@(d:16+RdL)	^	@ERs	→	@(d:16+RdL)	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @(d:16,Rd,W)	B	4	6	7					D	S					@(d:16+Rd)	^	@ERs	→	@(d:16+Rd)	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @(d:16,ERd,L)	B	4	6	7					D	S					@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @(d:32,Rd,B)	B	5	6	8					D	S					@(d:32+RdL)	^	@ERs	→	@(d:32+RdL)	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @(d:32,Rd,W)	B	5	6	8					D	S					@(d:32+Rd)	^	@ERs	→	@(d:32+Rd)	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @(d:32,ERd,L)	B	5	6	8					D	S					@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @aa:16	B	4	5	7						S	D				@aa:16	^	@ERs	→	@aa:16	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs+, @aa:32	B	5	5	8						S	D				@aa:32	^	@ERs	→	@aa:32	ERs32+1→ERs32			—	—	—	↓	0	—
	AND.B @ERs-, @ERd	B	3	5	6					D	S					@ERd	^	@ERs	→	@ERd	ERs32-1→ERs32			—	—	—	↓	0	—
	AND.B @ERs-, @ERd+	B	3	5	6						SD					@ERd	^	@ERs	→	@ERd	ERs32-1→ERs32	ERd32+1→ERd32		—	—	—	↓	0	—

2. 各命令の説明

論理演算命令 (4)

命令	ニーモニック	サイズ	命令長	実行 最小値	16ビット命令フェッチ ステータス	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}											
						#Pxx	Rn	ERn	@(ERn)	@(RnLlB/Rn.W/ERn.L)	@ERn/@ERn+/@ERn-/@ERn	@aa:16/@aa:32	1	オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C				
AND	AND.B @ERs, @ERd-	B	3	5	6												@ERd	^	@ERs	→	@ERd	ERs32-1→ERs32	ERd32-1→ERd32	—	—	↓	↓	0	—	
	AND.B @ERs, @+ERd	B	3	6	7												ERd32+1→ERd32	@ERd	^	@ERs	→	@ERd	ERs32-1→ERs32		—	—	↓	↓	0	—
	AND.B @ERs, @-ERd	B	3	6	7												ERd32-1→ERd32	@ERd	^	@ERs	→	@ERd	ERs32-1→ERs32		—	—	↓	↓	0	—
	AND.B @ERs, @(d:2,ERd)	B	3	6	7					D	S						@(1/2/3+ERd)	^	@ERs	→	@(1/2/3+ERd)	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @ERs, @(d:16,ERd)	B	4	6	7					D	S						@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @ERs, @(d:32,ERd)	B	5	6	8					D	S						@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @ERs, @(d:16,Rd.B)	B	4	6	7					D	S						@(d:16+RdL)	^	@ERs	→	@(d:16+RdL)	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @ERs, @(d:16,Rd.W)	B	4	6	7					D	S						@(d:16+Rd)	^	@ERs	→	@(d:16+Rd)	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @ERs, @(d:16,ERd.L)	B	4	6	7					D	S						@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @ERs, @(d:32,Rd.B)	B	5	6	8					D	S						@(d:32+RdL)	^	@ERs	→	@(d:32+RdL)	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @ERs, @(d:32,Rd.W)	B	5	6	8					D	S						@(d:32+Rd)	^	@ERs	→	@(d:32+Rd)	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @ERs, @(d:32,ERd.L)	B	5	6	8					D	S						@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @ERs, @aa:16	B	4	5	7						S	D					@aa:16	^	@ERs	→	@aa:16	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @ERs, @aa:32	B	5	5	8						S	D					@aa:32	^	@ERs	→	@aa:32	ERs32-1→ERs32		—	—	↓	↓	0	—	
	AND.B @+ERs, @ERd	B	3	6	6					D	S					ERs32+1→ERs32	@ERd	^	@ERs	→	@ERd			—	—	↓	↓	0	—	
	AND.B @+ERs, @ERd+	B	3	6	6						SD					ERs32+1→ERs32	@ERd	^	@ERs	→	@ERd		ERd32+1→ERd32	—	—	↓	↓	0	—	
	AND.B @+ERs, @ERd-	B	3	6	6						SD					ERs32+1→ERs32	@ERd	^	@ERs	→	@ERd		ERd32-1→ERd32	—	—	↓	↓	0	—	
	AND.B @+ERs, @+ERd	B	3	7	7						SD					ERs32+1→ERs32	ERd32+1→ERd32	@ERd	^	@ERs	→	@ERd			—	—	↓	↓	0	—
	AND.B @+ERs, @-ERd	B	3	7	7						SD					ERs32+1→ERs32	ERd32-1→ERd32	@ERd	^	@ERs	→	@ERd			—	—	↓	↓	0	—
	AND.B @+ERs, @(d:2,ERd)	B	3	7	7					D	S					ERs32+1→ERs32	@(1/2/3+ERd)	^	@ERs	→	@(1/2/3+ERd)			—	—	↓	↓	0	—	
	AND.B @+ERs, @(d:16,ERd)	B	4	7	7					D	S					ERs32+1→ERs32	@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)			—	—	↓	↓	0	—	
	AND.B @+ERs, @(d:32,ERd)	B	5	7	8					D	S					ERs32+1→ERs32	@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)			—	—	↓	↓	0	—	
	AND.B @+ERs, @(d:16,Rd.B)	B	4	7	7					D	S					ERs32+1→ERs32	@(d:16+RdL)	^	@ERs	→	@(d:16+RdL)			—	—	↓	↓	0	—	
	AND.B @+ERs, @(d:16,Rd.W)	B	4	7	7					D	S					ERs32+1→ERs32	@(d:16+Rd)	^	@ERs	→	@(d:16+Rd)			—	—	↓	↓	0	—	
	AND.B @+ERs, @(d:16,ERd.L)	B	4	7	7					D	S					ERs32+1→ERs32	@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)			—	—	↓	↓	0	—	
	AND.B @+ERs, @(d:32,Rd.B)	B	5	7	8					D	S					ERs32+1→ERs32	@(d:32+RdL)	^	@ERs	→	@(d:32+RdL)			—	—	↓	↓	0	—	
	AND.B @+ERs, @(d:32,Rd.W)	B	5	7	8					D	S					ERs32+1→ERs32	@(d:32+Rd)	^	@ERs	→	@(d:32+Rd)			—	—	↓	↓	0	—	
	AND.B @+ERs, @(d:32,ERd.L)	B	5	7	8					D	S					ERs32+1→ERs32	@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)			—	—	↓	↓	0	—	
	AND.B @+ERs, @aa:16	B	4	6	7						S	D				ERs32+1→ERs32	@aa:16	^	@ERs	→	@aa:16			—	—	↓	↓	0	—	

論理演算命令 (5)

命令	ニーモニック	サイズ	アドレッシングモード												オペレーション ^{a)}					コンディションコード ^{a)}														
			命令長	最小値	最大値	実行		16ビット命令フェッチ	ステータス	#Pxx	Rn	@ERn	@d(ERn)	@d(RnL/Rn,W/RnL)	@ERn/@ERn+/@ERn-/@ERn	@aa:9/@aa:16/@aa:32	I	O	D	S	Z	V	C											
						16ビット命令フェッチ	ステータス																	オペレーション 1	オペレーション 2	オペレーション 3	オペレーション 4	オペレーション 5	I	H	N	Z	V	C
AND	AND.B @+ERs,@aa:32	B	5	6	8								S	D					ERS32+1→ERs32		@aa:32	∧ @ERs → @aa:32							—	—	↕	↕	0	—
	AND.B @-ERs,@ERd	B	3	6	6					D			S	D					ERS32-1→ERs32		@ERd	∧ @ERs → @ERd							—	—	↕	↕	0	—
	AND.B @-ERs,@ERd+	B	3	6	6								SD						ERS32-1→ERs32		@ERd	∧ @ERs → @ERd				ERd32+1→ERd32		—	—	↕	↕	0	—	
	AND.B @-ERs,@ERd-	B	3	6	6								SD						ERS32-1→ERs32		@ERd	∧ @ERs → @ERd				ERd32-1→ERd32		—	—	↕	↕	0	—	
	AND.B @-ERs,@+ERd	B	3	7	7								SD						ERS32-1→ERs32	ERd32+1→ERd32	@ERd	∧ @ERs → @ERd						—	—	↕	↕	0	—	
	AND.B @-ERs,@-ERd	B	3	7	7								SD						ERS32-1→ERs32	ERd32-1→ERd32	@ERd	∧ @ERs → @ERd						—	—	↕	↕	0	—	
	AND.B @-ERs,@(d:2,ERd)	B	3	7	7						D		S	D					ERS32-1→ERs32		@(1/2/3+ERd)	∧ @ERs → @(1/2/3+ERd)						—	—	↕	↕	0	—	
	AND.B @-ERs,@(d:16,ERd)	B	4	7	7						D		S	D					ERS32-1→ERs32		@(d:16+ERd)	∧ @ERs → @(d:16+ERd)						—	—	↕	↕	0	—	
	AND.B @-ERs,@(d:32,ERd)	B	5	7	8						D		S	D					ERS32-1→ERs32		@(d:32+ERd)	∧ @ERs → @(d:32+ERd)						—	—	↕	↕	0	—	
	AND.B @-ERs,@(d:16,Rd,B)	B	4	7	7						D		S	D					ERS32-1→ERs32		@(d:16+RdL)	∧ @ERs → @(d:16+RdL)						—	—	↕	↕	0	—	
	AND.B @-ERs,@(d:16,Rd,W)	B	4	7	7						D		S	D					ERS32-1→ERs32		@(d:16+Rd)	∧ @ERs → @(d:16+Rd)						—	—	↕	↕	0	—	
	AND.B @-ERs,@(d:16,ERdL)	B	4	7	7						D		S	D					ERS32-1→ERs32		@(d:16+ERd)	∧ @ERs → @(d:16+ERd)						—	—	↕	↕	0	—	
	AND.B @-ERs,@(d:32,Rd,B)	B	5	7	8						D		S	D					ERS32-1→ERs32		@(d:32+RdL)	∧ @ERs → @(d:32+RdL)						—	—	↕	↕	0	—	
	AND.B @-ERs,@(d:32,Rd,W)	B	5	7	8						D		S	D					ERS32-1→ERs32		@(d:32+Rd)	∧ @ERs → @(d:32+Rd)						—	—	↕	↕	0	—	
	AND.B @-ERs,@(d:32,ERdL)	B	5	7	8						D		S	D					ERS32-1→ERs32		@(d:32+ERd)	∧ @ERs → @(d:32+ERd)						—	—	↕	↕	0	—	
	AND.B @-ERs,@aa:16	B	4	6	7								S	D					ERS32-1→ERs32		@aa:16	∧ @ERs → @aa:16						—	—	↕	↕	0	—	
	AND.B @-ERs,@aa:32	B	5	6	8								S	D					ERS32-1→ERs32		@aa:32	∧ @ERs → @aa:32						—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@ERd	B	3	6	6					D	S										@ERd	∧ @(1/2/3+ERs) → @ERd						—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@ERd+	B	3	6	6						S			D							@ERd	∧ @(1/2/3+ERs) → @ERd				ERd32+1→ERd32		—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@ERd-	B	3	6	6						S			D							@ERd	∧ @(1/2/3+ERs) → @ERd				ERd32-1→ERd32		—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@+ERd	B	3	7	7						S			D						ERd32+1→ERd32	@ERd	∧ @(1/2/3+ERs) → @ERd						—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@-ERd	B	3	7	7						S			D						ERd32-1→ERd32	@ERd	∧ @(1/2/3+ERs) → @ERd						—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@(d:2,ERd)	B	3	7	7								SD								@(1/2/3+ERd)	∧ @(1/2/3+ERs) → @(1/2/3+ERd)						—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@(d:16,ERd)	B	4	7	7								SD								@(d:16+ERd)	∧ @(1/2/3+ERs) → @(d:16+ERd)						—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@(d:32,ERd)	B	5	7	8								SD								@(d:32+ERd)	∧ @(1/2/3+ERs) → @(d:32+ERd)						—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@(d:16,Rd,B)	B	4	7	7						S	D									@(d:16+RdL)	∧ @(1/2/3+ERs) → @(d:16+RdL)						—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@(d:16,Rd,W)	B	4	7	7						S	D									@(d:16+Rd)	∧ @(1/2/3+ERs) → @(d:16+Rd)						—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@(d:16,ERdL)	B	4	7	7						S	D									@(d:16+ERd)	∧ @(1/2/3+ERs) → @(d:16+ERd)						—	—	↕	↕	0	—	
	AND.B @(d:2,ERs),@(d:32,Rd,B)	B	5	7	8						S	D									@(d:32+RdL)	∧ @(1/2/3+ERs) → @(d:32+RdL)						—	—	↕	↕	0	—	

論理演算命令 (6)

命令	ニーモニック	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}														
		サイズ	命令長	実行 16ビット命令フェッチ スタート後 ^{b)}	アドレッシングモード								オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C									
					#xx	Rn	@ERn	@(d,ERn)	@(d,RnL/Rn,W/ERn,L)	@ERn/@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32																					
AND	AND.B @(d:2,ERs),@(d:32,Rd,W)	B	5	7	8				S	D					@(d:32+Rd)	∧	@(1/2/3+ERs)	→	@(d:32+Rd)								—	—	—	⇄	0	—
	AND.B @(d:2,ERs),@(d:32,ERd,L)	B	5	7	8				S	D					@(d:32+ERd)	∧	@(1/2/3+ERs)	→	@(d:32+ERd)								—	—	—	⇄	0	—
	AND.B @(d:2,ERs),@aa:16	B	4	6	7				S						@aa:16	∧	@(1/2/3+ERs)	→	@aa:16								—	—	—	⇄	0	—
	AND.B @(d:2,ERs),@aa:32	B	5	6	8				S						@aa:32	∧	@(1/2/3+ERs)	→	@aa:32								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@ERd	B	4	6	7				D	S					@ERd	∧	@(d:16+ERs)	→	@ERd								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@ERd+	B	4	6	7				S	S	D				@ERd	∧	@(d:16+ERs)	→	@ERd						ERd32+1→ERd32		—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@ERd-	B	4	6	7				S	S	D				@ERd	∧	@(d:16+ERs)	→	@ERd						ERd32-1→ERd32		—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@+ERd	B	4	7	8				S	S	D				ERd32+1→ERd32	@ERd	∧	@(d:16+ERs)	→	@ERd							—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@-ERd	B	4	7	8				S	S	D				ERd32-1→ERd32	@ERd	∧	@(d:16+ERs)	→	@ERd							—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@(d:2,ERd)	B	4	7	8					SD					@(1/2/3+ERd)	∧	@(d:16+ERs)	→	@(1/2/3+ERd)								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@(d:16,ERd)	B	5	7	8					SD					@(d:16+ERd)	∧	@(d:16+ERs)	→	@(d:16+ERd)								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@(d:32,ERd)	B	6	7	9					SD					@(d:32+ERd)	∧	@(d:16+ERs)	→	@(d:32+ERd)								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@(d:16,Rd,B)	B	5	7	8				S	S	D				@(d:16+RdL)	∧	@(d:16+ERs)	→	@(d:16+RdL)								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@(d:16,Rd,W)	B	5	7	8				S	S	D				@(d:16+Rd)	∧	@(d:16+ERs)	→	@(d:16+Rd)								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@(d:16,ERdL)	B	5	7	8				S	S	D				@(d:16+ERd)	∧	@(d:16+ERs)	→	@(d:16+ERd)								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@(d:32,Rd,B)	B	6	7	9				S	S	D				@(d:32+RdL)	∧	@(d:16+ERs)	→	@(d:32+RdL)								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@(d:32,Rd,W)	B	6	7	9				S	S	D				@(d:32+Rd)	∧	@(d:16+ERs)	→	@(d:32+Rd)								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@(d:32,ERdL)	B	6	7	9				S	S	D				@(d:32+ERd)	∧	@(d:16+ERs)	→	@(d:32+ERd)								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@aa:16	B	5	6	8				S						@aa:16	∧	@(d:16+ERs)	→	@aa:16								—	—	—	⇄	0	—
	AND.B @(d:16,ERs),@aa:32	B	6	6	9				S						@aa:32	∧	@(d:16+ERs)	→	@aa:32								—	—	—	⇄	0	—
	AND.B @(d:32,ERs),@ERd	B	5	6	8				D	S					@ERd	∧	@(d:32+ERs)	→	@ERd								—	—	—	⇄	0	—
	AND.B @(d:32,ERs),@ERd+	B	5	6	8				S	S	D				@ERd	∧	@(d:32+ERs)	→	@ERd						ERd32+1→ERd32		—	—	—	⇄	0	—
	AND.B @(d:32,ERs),@ERd-	B	5	6	8				S	S	D				@ERd	∧	@(d:32+ERs)	→	@ERd						ERd32-1→ERd32		—	—	—	⇄	0	—
	AND.B @(d:32,ERs),@+ERd	B	5	7	9				S	S	D				ERd32+1→ERd32	@ERd	∧	@(d:32+ERs)	→	@ERd							—	—	—	⇄	0	—
	AND.B @(d:32,ERs),@-ERd	B	5	7	9				S	S	D				ERd32-1→ERd32	@ERd	∧	@(d:32+ERs)	→	@ERd							—	—	—	⇄	0	—
	AND.B @(d:32,ERs),@(d:2,ERd)	B	5	7	9					SD					@(1/2/3+ERd)	∧	@(d:32+ERs)	→	@(1/2/3+ERd)								—	—	—	⇄	0	—
	AND.B @(d:32,ERs),@(d:16,ERd)	B	6	7	9					SD					@(d:16+ERd)	∧	@(d:32+ERs)	→	@(d:16+ERd)								—	—	—	⇄	0	—
	AND.B @(d:32,ERs),@(d:32,ERd)	B	7	7	10					SD					@(d:32+ERd)	∧	@(d:32+ERs)	→	@(d:32+ERd)								—	—	—	⇄	0	—
	AND.B @(d:32,ERs),@(d:16,Rd,B)	B	6	7	9				S	S	D				@(d:16+RdL)	∧	@(d:32+ERs)	→	@(d:16+RdL)								—	—	—	⇄	0	—

2. 各命令の説明

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フロッパッチ #xx	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}																						
					#xx	Rn	@ERN	@d(Rn, B/Rn, W/ERn, L)	@ERn/ERn+/ERn-/ERn	@aa:16/@aa:32	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—													
																												オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C		
AND	AND.W #xx:16,@(d:16,Rd,W)	W	4	5 6 S				D										@(d:16+Rd<<1)	^	#xx	→	@(d:16+Rd<<1)					—	—	—	—	—	—	—	—	—	—	—	—		
	AND.W #xx:16,@(d:16,ERd,L)	W	4	5 6 S				D										@(d:16+ERd<<1)	^	#xx	→	@(d:16+ERd<<1)					—	—	—	—	—	—	—	—	—	—	—	—		
	AND.W #xx:16,@(d:32,Rd,B)	W	5	5 7 S				D										@(d:32+RdL<<1)	^	#xx	→	@(d:32+RdL<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.W #xx:16,@(d:32,Rd,W)	W	5	5 7 S				D										@(d:32+Rd<<1)	^	#xx	→	@(d:32+Rd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.W #xx:16,@(d:32,ERd,L)	W	5	5 7 S				D										@(d:32+ERd<<1)	^	#xx	→	@(d:32+ERd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.W #xx:16,@aa:16	W	4	4 6 S					D									@aa:16	^	#xx	→	@aa:16					—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.W #xx:16,@aa:32	W	5	4 7 S						D								@aa:32	^	#xx	→	@aa:32					—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.W Rs,Rd	W	1	1 1	SD													Rd16	^	Rs16	→	Rd16					—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.W Rs,@ERd	W	2	3 4	S D													@ERd	^	Rs16	→	@ERd					—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.W Rs,@ERd+	W	2	4 4	S				D									@ERd	^	Rs16	→	@ERd			ERd32+2→ERd32		—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@ERd-	W	2	4 4	S				D									@ERd	^	Rs16	→	@ERd			ERd32-2→ERd32		—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@+ERd	W	2	5 5	S				D								ERd32+2→ERd32	@ERd	^	Rs16	→	@ERd					—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.W Rs,@-ERd	W	2	5 5	S				D								ERd32-2→ERd32	@ERd	^	Rs16	→	@ERd					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@(d:2,ERd)	W	2	5 5	S D													@(2/4/6+ERd)	^	Rs16	→	@(2/4/6+ERd)					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@(d:16,ERd)	W	3	5 5	S D													@(d:16+ERd)	^	Rs16	→	@(d:16+ERd)					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@(d:32,ERd)	W	4	5 6	S D													@(d:32+ERd)	^	Rs16	→	@(d:32+ERd)					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@(d:16,Rd,B)	W	3	5 5	S			D										@(d:16+RdL<<1)	^	Rs16	→	@(d:16+RdL<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@(d:16,Rd,W)	W	3	5 5	S			D										@(d:16+Rd<<1)	^	Rs16	→	@(d:16+Rd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@(d:16,ERd,L)	W	3	5 5	S			D										@(d:16+ERd<<1)	^	Rs16	→	@(d:16+ERd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@(d:32,Rd,B)	W	4	5 6	S			D										@(d:32+RdL<<1)	^	Rs16	→	@(d:32+RdL<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@(d:32,Rd,W)	W	4	5 6	S			D										@(d:32+Rd<<1)	^	Rs16	→	@(d:32+Rd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@(d:32,ERd,L)	W	4	5 6	S			D										@(d:32+ERd<<1)	^	Rs16	→	@(d:32+ERd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@aa:16	W	3	3 5	S					D								@aa:16	^	Rs16	→	@aa:16					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W Rs,@aa:32	W	4	3 6	S						D							@aa:32	^	Rs16	→	@aa:32					—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W @ERs,Rd	W	2	3 3	D S													Rd16	^	@ERs	→	Rd16					—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.W @ERs+,Rd	W	2	3 3	D				S									Rd16	^	@ERs	→	Rd16			ERs32+2→ERs32		—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W @ERs-,Rd	W	2	3 3	D				S									Rd16	^	@ERs	→	Rd16			ERs32-2→ERs32		—	—	—	—	—	—	—	—	—	—	—	—	—	—
	AND.W @+ERs,Rd	W	2	4 4	D				S			ERs32+2→ERs32						Rd16	^	@ERs	→	Rd16					—	—	—	—	—	—	—	—	—	—	—	—	—	
	AND.W @-ERs,Rd	W	2	4 4	D				S			ERs32-2→ERs32						Rd16	^	@ERs	→	Rd16					—	—	—	—	—	—	—	—	—	—	—	—	—	

2. 各命令の説明

論理演算命令 (14)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}									
					16ビット命令フェッチ	ステータス	#Px	Pn	@ERn	@d(ERn)	@d(RnL/B/Rn.W/ERn.L)	@ERn/@ERn+/@ERn-/@ERn	@aa:0/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
																	オペレーション3	オペレーション3	オペレーション3										
AND	AND.W @ERs+,@ERd-	W	3	5	6												@ERd	^	@ERs	→	@ERd	ERs32+2→ERs32	ERd32-2→ERd32	—	—	↓	↓	0	—
	AND.W @ERs+,@+ERd	W	3	6	7												ERd32+2→ERd32	@ERd	^	@ERs	→	@ERd	ERs32+2→ERs32			↓	↓	0	—
	AND.W @ERs+,@-ERd	W	3	6	7												ERd32-2→ERd32	@ERd	^	@ERs	→	@ERd	ERs32+2→ERs32			↓	↓	0	—
	AND.W @ERs+,@d:2,ERd	W	3	6	7					D	S						@(2/4/6+ERd)	^	@ERs	→	@(2/4/6+ERd)	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs+,@d:16,ERd	W	4	6	7					D	S						@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs+,@d:32,ERd	W	5	6	8					D	S						@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs+,@d:16,Rd.B	W	4	6	7					D	S						@(d:16+RdL<<1)	^	@ERs	→	@(d:16+RdL<<1)	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs+,@d:16,Rd.W	W	4	6	7					D	S						@(d:16+Rd<<1)	^	@ERs	→	@(d:16+Rd<<1)	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs+,@d:16,ERd.L	W	4	6	7					D	S						@(d:16+ERd<<1)	^	@ERs	→	@(d:16+ERd<<1)	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs+,@d:32,Rd.B	W	5	6	8					D	S						@(d:32+RdL<<1)	^	@ERs	→	@(d:32+RdL<<1)	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs+,@d:32,Rd.W	W	5	6	8					D	S						@(d:32+Rd<<1)	^	@ERs	→	@(d:32+Rd<<1)	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs+,@d:32,ERd.L	W	5	6	8					D	S						@(d:32+ERd<<1)	^	@ERs	→	@(d:32+ERd<<1)	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs+,@aa:16	W	4	5	7						S	D					@aa:16	^	@ERs	→	@aa:16	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs+,@aa:32	W	5	5	8						S	D					@aa:32	^	@ERs	→	@aa:32	ERs32+2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@ERd	W	3	5	6					D	S						@ERd	^	@ERs	→	@ERd	ERs32-2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@ERd+	W	3	5	6						SD						@ERd	^	@ERs	→	@ERd	ERs32-2→ERs32	ERd32+2→ERd32	—	—	↓	↓	0	—
	AND.W @ERs-,@ERd-	W	3	5	6						SD						@ERd	^	@ERs	→	@ERd	ERs32-2→ERs32	ERd32-2→ERd32	—	—	↓	↓	0	—
	AND.W @ERs-,@+ERd	W	3	6	7						SD						ERd32+2→ERd32	@ERd	^	@ERs	→	@ERd	ERs32-2→ERs32			↓	↓	0	—
	AND.W @ERs-,@-ERd	W	3	6	7						SD						ERd32-2→ERd32	@ERd	^	@ERs	→	@ERd	ERs32-2→ERs32			↓	↓	0	—
	AND.W @ERs-,@d:2,ERd	W	3	6	7					D	S						@(2/4/6+ERd)	^	@ERs	→	@(2/4/6+ERd)	ERs32-2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@d:16,ERd	W	4	6	7					D	S						@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)	ERs32-2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@d:32,ERd	W	5	6	8					D	S						@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)	ERs32-2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@d:16,Rd.B	W	4	6	7					D	S						@(d:16+RdL<<1)	^	@ERs	→	@(d:16+RdL<<1)	ERs32-2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@d:16,Rd.W	W	4	6	7					D	S						@(d:16+Rd<<1)	^	@ERs	→	@(d:16+Rd<<1)	ERs32-2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@d:16,ERd.L	W	4	6	7					D	S						@(d:16+ERd<<1)	^	@ERs	→	@(d:16+ERd<<1)	ERs32-2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@d:32,Rd.B	W	5	6	8					D	S						@(d:32+RdL<<1)	^	@ERs	→	@(d:32+RdL<<1)	ERs32-2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@d:32,Rd.W	W	5	6	8					D	S						@(d:32+Rd<<1)	^	@ERs	→	@(d:32+Rd<<1)	ERs32-2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@d:32,ERd.L	W	5	6	8					D	S						@(d:32+ERd<<1)	^	@ERs	→	@(d:32+ERd<<1)	ERs32-2→ERs32			↓	↓	0	—	
	AND.W @ERs-,@aa:16	W	4	5	7						S	D					@aa:16	^	@ERs	→	@aa:16	ERs32-2→ERs32			↓	↓	0	—	

論理演算命令 (15)

命令	ニーモニック	サイズ	命令長	実行 最小値	16ビット命令フェッチ ステップ数*	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}										
						#Pxx	Pn	@ERn	@d(RnL,B/Rn,W/ERn,L)	@ERn @ERn+/@ERn-/@ERn	@aa:9 @aa:16/@aa:32		オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C						
															SD	S	D									^	@	→			
																													→	^	→
AND	AND.W @ERs, @aa:32	W	5	5	8									@aa:32	^	@ERs	→	@aa:32	ERS32-2→ERS32				—	—	↓	↓	0	—			
	AND.W @+ERs, @ERd	W	3	6	6				D	S					ERS32+2→ERS32	@ERd	^	@ERs	→	@ERd				—	—	↓	↓	0	—		
	AND.W @+ERs, @ERd+	W	3	6	6					SD					ERS32+2→ERS32	@ERd	^	@ERs	→	@ERd		ERd32+2→ERd32				—	—	↓	↓	0	—
	AND.W @+ERs, @ERd-	W	3	6	6					SD					ERS32+2→ERS32	@ERd	^	@ERs	→	@ERd		ERd32-2→ERd32				—	—	↓	↓	0	—
	AND.W @+ERs, @+ERd	W	3	7	7					SD					ERS32+2→ERS32	ERd32+2→ERd32	@ERd	^	@ERs	→	@ERd				—	—	↓	↓	0	—	
	AND.W @+ERs, @-ERd	W	3	7	7					SD					ERS32+2→ERS32	ERd32-2→ERd32	@ERd	^	@ERs	→	@ERd				—	—	↓	↓	0	—	
	AND.W @+ERs, @(d:2,ERd)	W	3	7	7				D	S					ERS32+2→ERS32		@(2/4/6+ERd)	^	@ERs	→	@(2/4/6+ERd)				—	—	↓	↓	0	—	
	AND.W @+ERs, @(d:16,ERd)	W	4	7	7				D	S					ERS32+2→ERS32		@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)				—	—	↓	↓	0	—	
	AND.W @+ERs, @(d:32,ERd)	W	5	7	8				D	S					ERS32+2→ERS32		@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)				—	—	↓	↓	0	—	
	AND.W @+ERs, @(d:16,Rd.B)	W	4	7	7				D	S					ERS32+2→ERS32		@(d:16+Rd<<1)	^	@ERs	→	@(d:16+Rd<<1)				—	—	↓	↓	0	—	
	AND.W @+ERs, @(d:16,Rd.W)	W	4	7	7				D	S					ERS32+2→ERS32		@(d:16+Rd<<1)	^	@ERs	→	@(d:16+Rd<<1)				—	—	↓	↓	0	—	
	AND.W @+ERs, @(d:16,ERd.L)	W	4	7	7				D	S					ERS32+2→ERS32		@(d:16+ERd<<1)	^	@ERs	→	@(d:16+ERd<<1)				—	—	↓	↓	0	—	
	AND.W @+ERs, @(d:32,Rd.B)	W	5	7	8				D	S					ERS32+2→ERS32		@(d:32+Rd<<1)	^	@ERs	→	@(d:32+Rd<<1)				—	—	↓	↓	0	—	
	AND.W @+ERs, @(d:32,Rd.W)	W	5	7	8				D	S					ERS32+2→ERS32		@(d:32+Rd<<1)	^	@ERs	→	@(d:32+Rd<<1)				—	—	↓	↓	0	—	
	AND.W @+ERs, @(d:32,ERd.L)	W	5	7	8				D	S					ERS32+2→ERS32		@(d:32+ERd<<1)	^	@ERs	→	@(d:32+ERd<<1)				—	—	↓	↓	0	—	
	AND.W @+ERs, @aa:16	W	4	6	7					S	D				ERS32+2→ERS32	@aa:16	^	@ERs	→	@aa:16				—	—	↓	↓	0	—		
	AND.W @+ERs, @aa:32	W	5	6	8					S	D				ERS32+2→ERS32	@aa:32	^	@ERs	→	@aa:32				—	—	↓	↓	0	—		
	AND.W @-ERs, @ERd	W	3	6	6				D	S					ERS32-2→ERS32	@ERd	^	@ERs	→	@ERd				—	—	↓	↓	0	—		
	AND.W @-ERs, @ERd+	W	3	6	6					SD					ERS32-2→ERS32	@ERd	^	@ERs	→	@ERd		ERd32+2→ERd32				—	—	↓	↓	0	—
	AND.W @-ERs, @ERd-	W	3	6	6					SD					ERS32-2→ERS32	@ERd	^	@ERs	→	@ERd		ERd32-2→ERd32				—	—	↓	↓	0	—
	AND.W @-ERs, @+ERd	W	3	7	7					SD					ERS32-2→ERS32	ERd32+2→ERd32	@ERd	^	@ERs	→	@ERd				—	—	↓	↓	0	—	
	AND.W @-ERs, @-ERd	W	3	7	7					SD					ERS32-2→ERS32	ERd32-2→ERd32	@ERd	^	@ERs	→	@ERd				—	—	↓	↓	0	—	
	AND.W @-ERs, @(d:2,ERd)	W	3	7	7				D	S					ERS32-2→ERS32		@(2/4/6+ERd)	^	@ERs	→	@(2/4/6+ERd)				—	—	↓	↓	0	—	
	AND.W @-ERs, @(d:16,ERd)	W	4	7	7				D	S					ERS32-2→ERS32		@(d:16+ERd)	^	@ERs	→	@(d:16+ERd)				—	—	↓	↓	0	—	
	AND.W @-ERs, @(d:32,ERd)	W	5	7	8				D	S					ERS32-2→ERS32		@(d:32+ERd)	^	@ERs	→	@(d:32+ERd)				—	—	↓	↓	0	—	
	AND.W @-ERs, @(d:16,Rd.B)	W	4	7	7				D	S					ERS32-2→ERS32		@(d:16+Rd<<1)	^	@ERs	→	@(d:16+Rd<<1)				—	—	↓	↓	0	—	
	AND.W @-ERs, @(d:16,Rd.W)	W	4	7	7				D	S					ERS32-2→ERS32		@(d:16+Rd<<1)	^	@ERs	→	@(d:16+Rd<<1)				—	—	↓	↓	0	—	
	AND.W @-ERs, @(d:16,ERd.L)	W	4	7	7				D	S					ERS32-2→ERS32		@(d:16+ERd<<1)	^	@ERs	→	@(d:16+ERd<<1)				—	—	↓	↓	0	—	
	AND.W @-ERs, @(d:32,Rd.B)	W	5	7	8				D	S					ERS32-2→ERS32		@(d:32+Rd<<1)	^	@ERs	→	@(d:32+Rd<<1)				—	—	↓	↓	0	—	

論理演算命令 (22)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ #xx	アドレッシングモード								オペレーション ^{a)}	コンディションコード ^{a)}																	
					#xx	Rn	@ERn	@(d,ERn)	@Rn,Rn,B,Rn,W,ERn,L	@ERn,@ERn+,@ERn+,@ERn	@aa,0/@aa:16/@aa:32	オペレーション1		オペレーション2		オペレーション3		オペレーション4	オペレーション5	I	H	N	Z	V	C						
AND	AND.W @aa:32,@(d:16,ERd.L)	W	5	5	8										@(d:16+ERd<<1) ^ @aa:32 → @(d:16+ERd<<1)																
	AND.W @aa:32,@(d:32,Rd.B)	W	6	5	9										@(d:32+RdL<<1) ^ @aa:32 → @(d:32+RdL<<1)																
	AND.W @aa:32,@(d:32,Rd.W)	W	6	5	9										@(d:32+Rd<<1) ^ @aa:32 → @(d:32+Rd<<1)																
	AND.W @aa:32,@(d:32,ERd.L)	W	6	5	9										@(d:32+ERd<<1) ^ @aa:32 → @(d:32+ERd<<1)																
	AND.W @aa:32,@aa:16	W	5	4	8										@aa:16 ^ @aa:32 → @aa:16																
	AND.W @aa:32,@aa:32	W	6	4	9										@aa:32 ^ @aa:32 → @aa:32																
	AND.L #xx:16,ERd	L	2	1	2	S	D								ERd32 ^ #xx:16 → ERd32																
	AND.L #xx:32,ERd	L	3	1	3	S	D								ERd32 ^ #xx → ERd32																
	AND.L #xx:16,@ERd	L	3	4	5	S		D							@ERd ^ #xx:16 → @ERd																
	AND.L #xx:16,@ERd+	L	3	4	5	S									@ERd ^ #xx:16 → @ERd																
	AND.L #xx:16,@ERd-	L	3	4	5	S									@ERd ^ #xx:16 → @ERd																
	AND.L #xx:16,@+ERd	L	3	5	5	S									ERd32+4→ERd32 @ERd ^ #xx:16 → @ERd																
	AND.L #xx:16,@-ERd	L	3	5	5	S									ERd32-4→ERd32 @ERd ^ #xx:16 → @ERd																
	AND.L #xx:16,@(d:2,ERd)	L	3	5	5	S									@(4/8/12+ERd) ^ #xx:16 → @(4/8/12+ERd)																
	AND.L #xx:16,@(d:16,ERd)	L	4	5	6	S									@(d:16+ERd) ^ #xx:16 → @(d:16+ERd)																
	AND.L #xx:16,@(d:32,ERd)	L	5	5	7	S									@(d:32+ERd) ^ #xx:16 → @(d:32+ERd)																
	AND.L #xx:16,@(d:16,Rd.B)	L	4	5	6	S									@(d:16+RdL<<2) ^ #xx:16 → @(d:16+RdL<<2)																
	AND.L #xx:16,@(d:16,Rd.W)	L	4	5	6	S									@(d:16+Rd<<2) ^ #xx:16 → @(d:16+Rd<<2)																
	AND.L #xx:16,@(d:16,ERd.L)	L	4	5	6	S									@(d:16+ERdL<<2) ^ #xx:16 → @(d:16+ERdL<<2)																
	AND.L #xx:16,@(d:32,Rd.B)	L	5	5	7	S									@(d:32+RdL<<2) ^ #xx:16 → @(d:32+RdL<<2)																
	AND.L #xx:16,@(d:32,Rd.W)	L	5	5	7	S									@(d:32+Rd<<2) ^ #xx:16 → @(d:32+Rd<<2)																
	AND.L #xx:16,@(d:32,ERd.L)	L	5	5	7	S									@(d:32+ERdL<<2) ^ #xx:16 → @(d:32+ERdL<<2)																
	AND.L #xx:16,@aa:16	L	4	4	6	S									@aa:16 ^ #xx:16 → @aa:16																
	AND.L #xx:16,@aa:32	L	5	4	7	S									@aa:32 ^ #xx:16 → @aa:32																
	AND.L #xx:32,@ERd	L	4	4	6	S		D							@ERd ^ #xx:16 → @ERd																
	AND.L #xx:32,@ERd+	L	4	4	6	S									@ERd ^ #xx:16 → @ERd																
	AND.L #xx:32,@ERd-	L	4	4	6	S									@ERd ^ #xx:16 → @ERd																
	AND.L #xx:32,@+ERd	L	4	5	6	S									ERd32+4→ERd32 @ERd ^ #xx:16 → @ERd																
	AND.L #xx:32,@-ERd	L	4	5	6	S									ERd32-4→ERd32 @ERd ^ #xx:16 → @ERd																

論理演算命令 (24)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステージ	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}							
					#xx	D	Pn	@ERn	@d(ERn)	@d(RnL/B/Rn.W/ERn.L)	@ERn/@ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
																^	@ERs	→ ERd32										
AND	AND.L @ERs+, ERd	L	2	3	3		D			S							ERd32	^ @ERs → ERd32	ERs32+4→ERs32			—	—	—	—	↓	0	—
	AND.L @ERs-, ERd	L	2	3	3		D			S							ERd32	^ @ERs → ERd32	ERs32+4→ERs32			—	—	—	—	↓	0	—
	AND.L @+ERs, ERd	L	2	4	4		D			S					ERs32+4→ERs32		ERd32	^ @ERs → ERd32				—	—	—	—	↓	0	—
	AND.L @-ERs, ERd	L	2	4	4		D			S					ERs32+4→ERs32		ERd32	^ @ERs → ERd32				—	—	—	—	↓	0	—
	AND.L @(d:2, ERs), ERd	L	2	4	4		D		S								ERd32	^ @(4/8/12+ERs) → ERd32				—	—	—	—	↓	0	—
	AND.L @(d:16, ERs), ERd	L	3	4	4		D		S								ERd32	^ @(d:16+ERs) → ERd32				—	—	—	—	↓	0	—
	AND.L @(d:32, ERs), ERd	L	4	4	5		D	S									ERd32	^ @(d:32+ERs) → ERd32				—	—	—	—	↓	0	—
	AND.L @(d:16, Rs.B), ERd	L	3	4	4		D		S								ERd32	^ @(d:16+RsL<<2) → ERd32				—	—	—	—	↓	0	—
	AND.L @(d:16, Rs.W), ERd	L	3	4	4		D		S								ERd32	^ @(d:16+Rs<<2) → ERd32				—	—	—	—	↓	0	—
	AND.L @(d:16, ERs.L), ERd	L	3	4	4		D		S								ERd32	^ @(d:16+ERs<<2) → ERd32				—	—	—	—	↓	0	—
	AND.L @(d:32, Rs.B), ERd	L	4	4	5		D	S									ERd32	^ @(d:32+RsL<<2) → ERd32				—	—	—	—	↓	0	—
	AND.L @(d:32, Rs.W), ERd	L	4	4	5		D	S									ERd32	^ @(d:32+Rs<<2) → ERd32				—	—	—	—	↓	0	—
	AND.L @(d:32, ERs.L), ERd	L	4	4	5		D	S									ERd32	^ @(d:32+ERs<<2) → ERd32				—	—	—	—	↓	0	—
	AND.L @aa:16, ERd	L	3	3	4		D			S							ERd32	^ @aa:16 → ERd32				—	—	—	—	↓	0	—
	AND.L @aa:32, ERd	L	4	3	5		D			S							ERd32	^ @aa:32 → ERd32				—	—	—	—	↓	0	—
	AND.L @ERs, @ERd	L	3	5	6			SD									@ERd	^ @ERs → @ERd				—	—	—	—	↓	0	—
	AND.L @ERs, @ERd+	L	3	5	6			S		D							@ERd	^ @ERs → @ERd			ERd32+4→ERd32	—	—	—	—	↓	0	—
	AND.L @ERs, @ERd-	L	3	5	6			S		D							@ERd	^ @ERs → @ERd			ERd32+4→ERd32	—	—	—	—	↓	0	—
	AND.L @ERs, @+ERd	L	3	6	7			S		D					ERd32+4→ERd32		@ERd	^ @ERs → @ERd				—	—	—	—	↓	0	—
	AND.L @ERs, @-ERd	L	3	6	7			S		D					ERd32+4→ERd32		@ERd	^ @ERs → @ERd				—	—	—	—	↓	0	—
	AND.L @ERs, @(d:2, ERd)	L	3	6	7			S	D								@(4/8/12+ERd)	^ @ERs → @(4/8/12+ERd)				—	—	—	—	↓	0	—
	AND.L @ERs, @(d:16, ERd)	L	4	6	7			S	D								@(d:16+ERd)	^ @ERs → @(d:16+ERd)				—	—	—	—	↓	0	—
	AND.L @ERs, @(d:32, ERd)	L	5	6	8			S	D								@(d:32+ERd)	^ @ERs → @(d:32+ERd)				—	—	—	—	↓	0	—
	AND.L @ERs, @(d:16, Rd.B)	L	4	6	7			S	D								@(d:16+RdL<<2)	^ @ERs → @(d:16+RdL<<2)				—	—	—	—	↓	0	—
	AND.L @ERs, @(d:16, Rd.W)	L	4	6	7			S	D								@(d:16+Rd<<2)	^ @ERs → @(d:16+Rd<<2)				—	—	—	—	↓	0	—
	AND.L @ERs, @(d:16, ERd.L)	L	4	6	7			S	D								@(d:16+ERd<<2)	^ @ERs → @(d:16+ERd<<2)				—	—	—	—	↓	0	—
	AND.L @ERs, @(d:32, Rd.B)	L	5	6	8			S	D								@(d:32+RdL<<2)	^ @ERs → @(d:32+RdL<<2)				—	—	—	—	↓	0	—
	AND.L @ERs, @(d:32, Rd.W)	L	5	6	8			S	D								@(d:32+Rd<<2)	^ @ERs → @(d:32+Rd<<2)				—	—	—	—	↓	0	—
	AND.L @ERs, @(d:32, ERd.L)	L	5	6	8			S	D								@(d:32+ERd<<2)	^ @ERs → @(d:32+ERd<<2)				—	—	—	—	↓	0	—

2. 各命令の説明

論理演算命令 (26)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード							オペレーション ^{a)}						コンディションコード ^{a)}												
					16ビット命令フェッチ	ステータス	#Px	Rn	@ERn	@(L,ERn)	@(RnL,B/Rn,W/ERn,L)	@ERn/@ERn+/@ERn-/@ERn	@aa:9/@aa:16/@aa:32	1	2	3			4	5	I	H	N	Z	V	C				
AND	AND.L @ERs-, @(d:32,Rd.B)	L	5	6	8					D	S				@(d:32+RdL<<2)	∧	@ERs	→	@(d:32+RdL<<2)	ERs32-4→ERs32				—	—	—	—	↓	0	—
	AND.L @ERs-, @(d:32,Rd.W)	L	5	6	8					D	S				@(d:32+Rd<<2)	∧	@ERs	→	@(d:32+Rd<<2)	ERs32-4→ERs32				—	—	—	—	↓	0	—
	AND.L @ERs-, @(d:32,ERd.L)	L	5	6	8					D	S				@(d:32+ERd<<2)	∧	@ERs	→	@(d:32+ERd<<2)	ERs32-4→ERs32				—	—	—	—	↓	0	—
	AND.L @ERs-, @aa:16	L	4	5	7						S	D			@aa:16	∧	@ERs	→	@aa:16	ERs32-4→ERs32				—	—	—	—	↓	0	—
	AND.L @ERs-, @aa:32	L	5	5	8						S	D			@aa:32	∧	@ERs	→	@aa:32	ERs32-4→ERs32				—	—	—	—	↓	0	—
	AND.L @+ERs, @ERd	L	3	6	6				D		S		ERs32+4→ERs32	@ERd	∧	@ERs	→	@ERd						—	—	—	—	↓	0	—
	AND.L @+ERs, @ERd+	L	3	6	6						SD		ERs32+4→ERs32	@ERd	∧	@ERs	→	@ERd		ERd32+4→ERd32				—	—	—	—	↓	0	—
	AND.L @+ERs, @ERd-	L	3	6	6						SD		ERs32+4→ERs32	@ERd	∧	@ERs	→	@ERd		ERd32-4→ERd32				—	—	—	—	↓	0	—
	AND.L @+ERs, @+ERd	L	3	7	7						SD		ERs32+4→ERs32	ERd32+4→ERd32	@ERd	∧	@ERs	→	@ERd					—	—	—	—	↓	0	—
	AND.L @+ERs, @-ERd	L	3	7	7						SD		ERs32+4→ERs32	ERd32-4→ERd32	@ERd	∧	@ERs	→	@ERd					—	—	—	—	↓	0	—
	AND.L @+ERs, @(d:2,ERd)	L	3	7	7				D		S		ERs32+4→ERs32	@(4/8/12+ERd)	∧	@ERs	→	@(4/8/12+ERd)						—	—	—	—	↓	0	—
	AND.L @+ERs, @(d:16,ERd)	L	4	7	7				D		S		ERs32+4→ERs32	@(d:16+ERd)	∧	@ERs	→	@(d:16+ERd)						—	—	—	—	↓	0	—
	AND.L @+ERs, @(d:32,ERd)	L	5	7	8				D		S		ERs32+4→ERs32	@(d:32+ERd)	∧	@ERs	→	@(d:32+ERd)						—	—	—	—	↓	0	—
	AND.L @+ERs, @(d:16,Rd.B)	L	4	7	7				D		S		ERs32+4→ERs32	@(d:16+RdL<<2)	∧	@ERs	→	@(d:16+RdL<<2)						—	—	—	—	↓	0	—
	AND.L @+ERs, @(d:16,Rd.W)	L	4	7	7				D		S		ERs32+4→ERs32	@(d:16+Rd<<2)	∧	@ERs	→	@(d:16+Rd<<2)						—	—	—	—	↓	0	—
	AND.L @+ERs, @(d:16,ERd.L)	L	4	7	7				D		S		ERs32+4→ERs32	@(d:16+ERd<<2)	∧	@ERs	→	@(d:16+ERd<<2)						—	—	—	—	↓	0	—
	AND.L @+ERs, @(d:32,Rd.B)	L	5	7	8				D		S		ERs32+4→ERs32	@(d:32+RdL<<2)	∧	@ERs	→	@(d:32+RdL<<2)						—	—	—	—	↓	0	—
	AND.L @+ERs, @(d:32,Rd.W)	L	5	7	8				D		S		ERs32+4→ERs32	@(d:32+Rd<<2)	∧	@ERs	→	@(d:32+Rd<<2)						—	—	—	—	↓	0	—
	AND.L @+ERs, @(d:32,ERd.L)	L	5	7	8				D		S		ERs32+4→ERs32	@(d:32+ERd<<2)	∧	@ERs	→	@(d:32+ERd<<2)						—	—	—	—	↓	0	—
	AND.L @+ERs, @aa:16	L	4	6	7						S	D	ERs32+4→ERs32	@aa:16	∧	@ERs	→	@aa:16						—	—	—	—	↓	0	—
	AND.L @+ERs, @aa:32	L	5	6	8						S	D	ERs32+4→ERs32	@aa:32	∧	@ERs	→	@aa:32						—	—	—	—	↓	0	—
	AND.L @-ERs, @ERd	L	3	6	6				D		S		ERs32-4→ERs32	@ERd	∧	@ERs	→	@ERd						—	—	—	—	↓	0	—
	AND.L @-ERs, @ERd+	L	3	6	6						SD		ERs32-4→ERs32	@ERd	∧	@ERs	→	@ERd		ERd32+4→ERd32				—	—	—	—	↓	0	—
	AND.L @-ERs, @ERd-	L	3	6	6						SD		ERs32-4→ERs32	@ERd	∧	@ERs	→	@ERd		ERd32-4→ERd32				—	—	—	—	↓	0	—
	AND.L @-ERs, @+ERd	L	3	7	7						SD		ERs32-4→ERs32	ERd32+4→ERd32	@ERd	∧	@ERs	→	@ERd					—	—	—	—	↓	0	—
	AND.L @-ERs, @-ERd	L	3	7	7						SD		ERs32-4→ERs32	ERd32-4→ERd32	@ERd	∧	@ERs	→	@ERd					—	—	—	—	↓	0	—
	AND.L @-ERs, @(d:2,ERd)	L	3	7	7				D		S		ERs32-4→ERs32	@(4/8/12+ERd)	∧	@ERs	→	@(4/8/12+ERd)						—	—	—	—	↓	0	—
	AND.L @-ERs, @(d:16,ERd)	L	4	7	7				D		S		ERs32-4→ERs32	@(d:16+ERd)	∧	@ERs	→	@(d:16+ERd)						—	—	—	—	↓	0	—
	AND.L @-ERs, @(d:32,ERd)	L	5	7	8				D		S		ERs32-4→ERs32	@(d:32+ERd)	∧	@ERs	→	@(d:32+ERd)						—	—	—	—	↓	0	—

論理演算命令 (27)

命令	ニーモニック	サイズ	命令長	実行 16 ビット命令フロッパス ステート機*	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}									
					#xx	Rn	@ERn	@d(Rn,LEn)	@d(Rn,LEn,WERn,L)	@ERn@ERn@ERn@ERn	@aa:16@aa:32		オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C					
															オペレーション 3	オペレーション 3	オペレーション 3													
AND	AND.L @-ERs, @(d:16,Rd,B)	L	4	7	7			D	S				ERS32-4→ERs32		@(d:16+RdL<<2)	∧	@ERs	→	@(d:16+RdL<<2)					—	—	↓	↓	0	—	
	AND.L @-ERs, @(d:16,Rd,W)	L	4	7	7			D	S				ERS32-4→ERs32		@(d:16+Rd<<2)	∧	@ERs	→	@(d:16+Rd<<2)					—	—	↓	↓	0	—	
	AND.L @-ERs, @(d:16,ERd,L)	L	4	7	7			D	S				ERS32-4→ERs32		@(d:16+ERd<<2)	∧	@ERs	→	@(d:16+ERd<<2)					—	—	↓	↓	0	—	
	AND.L @-ERs, @(d:32,Rd,B)	L	5	7	8			D	S				ERS32-4→ERs32		@(d:32+RdL<<2)	∧	@ERs	→	@(d:32+RdL<<2)					—	—	↓	↓	0	—	
	AND.L @-ERs, @(d:32,Rd,W)	L	5	7	8			D	S				ERS32-4→ERs32		@(d:32+Rd<<2)	∧	@ERs	→	@(d:32+Rd<<2)					—	—	↓	↓	0	—	
	AND.L @-ERs, @(d:32,ERd,L)	L	5	7	8			D	S				ERS32-4→ERs32		@(d:32+ERd<<2)	∧	@ERs	→	@(d:32+ERd<<2)					—	—	↓	↓	0	—	
	AND.L @-ERs, @aa:16	L	4	6	7			S	D				ERS32-4→ERs32		@aa:16	∧	@ERs	→	@aa:16					—	—	↓	↓	0	—	
	AND.L @-ERs, @aa:32	L	5	6	8			S	D				ERS32-4→ERs32		@aa:32	∧	@ERs	→	@aa:32					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @ERd	L	3	6	6			D	S						@ERd	∧	@(4/8/12+ERs)	→	@ERd					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @ERd+	L	3	6	6			S	D						@ERd	∧	@(4/8/12+ERs)	→	@ERd						—	—	↓	↓	0	—
	AND.L @(d:2,ERs), @ERd-	L	3	6	6			S	D						@ERd	∧	@(4/8/12+ERs)	→	@ERd						—	—	↓	↓	0	—
	AND.L @(d:2,ERs), @+ERd	L	3	7	7			S	D					ERd32+4→ERd32	@ERd	∧	@(4/8/12+ERs)	→	@ERd					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @-ERd	L	3	7	7			S	D					ERd32-4→ERd32	@ERd	∧	@(4/8/12+ERs)	→	@ERd					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @(d:2,ERd)	L	3	7	7			SD							@(4/8/12+ERd)	∧	@(4/8/12+ERs)	→	@(4/8/12+ERd)					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @(d:16,ERd)	L	4	7	7			SD							@(d:16+ERd)	∧	@(4/8/12+ERs)	→	@(d:16+ERd)					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @(d:32,ERd)	L	5	7	8			SD							@(d:32+ERd)	∧	@(4/8/12+ERs)	→	@(d:32+ERd)					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @(d:16,Rd,B)	L	4	7	7			S	D						@(d:16+RdL<<2)	∧	@(4/8/12+ERs)	→	@(d:16+RdL<<2)					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @(d:16,Rd,W)	L	4	7	7			S	D						@(d:16+Rd<<2)	∧	@(4/8/12+ERs)	→	@(d:16+Rd<<2)					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @(d:16,ERd,L)	L	4	7	7			S	D						@(d:16+ERd<<2)	∧	@(4/8/12+ERs)	→	@(d:16+ERd<<2)					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @(d:32,Rd,B)	L	5	7	8			S	D						@(d:32+RdL<<2)	∧	@(4/8/12+ERs)	→	@(d:32+RdL<<2)					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @(d:32,Rd,W)	L	5	7	8			S	D						@(d:32+Rd<<2)	∧	@(4/8/12+ERs)	→	@(d:32+Rd<<2)					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @(d:32,ERd,L)	L	5	7	8			S	D						@(d:32+ERd<<2)	∧	@(4/8/12+ERs)	→	@(d:32+ERd<<2)					—	—	↓	↓	0	—	
	AND.L @(d:2,ERs), @aa:16	L	4	6	7			S	D						@aa:16	∧	@(4/8/12+ERs)	→	@aa:16					—	—	↓	↓	0	—	
AND.L @(d:2,ERs), @aa:32	L	5	6	8			S	D						@aa:32	∧	@(4/8/12+ERs)	→	@aa:32					—	—	↓	↓	0	—		
AND.L @(d:16,ERs), @ERd	L	4	6	7			D	S						@ERd	∧	@(d:16+ERs)	→	@ERd					—	—	↓	↓	0	—		
AND.L @(d:16,ERs), @ERd+	L	4	6	7			S	D						@ERd	∧	@(d:16+ERs)	→	@ERd						—	—	↓	↓	0	—	
AND.L @(d:16,ERs), @ERd-	L	4	6	7			S	D						@ERd	∧	@(d:16+ERs)	→	@ERd						—	—	↓	↓	0	—	
AND.L @(d:16,ERs), @+ERd	L	4	7	8			S	D					ERd32+4→ERd32	@ERd	∧	@(d:16+ERs)	→	@ERd					—	—	↓	↓	0	—		
AND.L @(d:16,ERs), @-ERd	L	4	7	8			S	D					ERd32-4→ERd32	@ERd	∧	@(d:16+ERs)	→	@ERd					—	—	↓	↓	0	—		

論理演算命令 (32)

命令	ニーモニック	サイズ 命令長	実行 ステータス	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}													
				16ビット命令フェッチ #XX	Rn	@Rn	@Rn, #imm	@Rn, #imm, WIERn.L	@Rn, #imm, @ERn, @ERn	@aa:R	#	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C								
AND	AND.L @(d:32,ERs.L),@(d:16,Rd,W)	L	6	7	9							SD			@(d:16+Rd<<2)	∧	@(d:32+ERs<<2)	→	@(d:16+Rd<<2)							—	—	—	—	—		—
	AND.L @(d:32,ERs.L),@(d:16,ERd.L)	L	6	7	9							SD			@(d:16+ERd<<2)	∧	@(d:32+ERs<<2)	→	@(d:16+ERd<<2)							—	—	—	—	—		—
	AND.L @(d:32,ERs.L),@(d:32,Rd,B)	L	7	7	10							SD			@(d:32+RdL<<2)	∧	@(d:32+ERs<<2)	→	@(d:32+RdL<<2)							—	—	—	—	—		—
	AND.L @(d:32,ERs.L),@(d:32,Rd,W)	L	7	7	10							SD			@(d:32+Rd<<2)	∧	@(d:32+ERs<<2)	→	@(d:32+Rd<<2)							—	—	—	—	—		—
	AND.L @(d:32,ERs.L),@(d:32,ERd.L)	L	7	7	10							SD			@(d:32+ERd<<2)	∧	@(d:32+ERs<<2)	→	@(d:32+ERd<<2)							—	—	—	—	—		—
	AND.L @(d:32,ERs.L),@aa:16	L	6	6	9							S	D		@aa:16	∧	@(d:32+ERs<<2)	→	@aa:16							—	—	—	—	—		—
	AND.L @(d:32,ERs.L),@aa:32	L	7	6	10							S	D		@aa:32	∧	@(d:32+ERs<<2)	→	@aa:32							—	—	—	—	—		—
	AND.L @aa:16,@ERd	L	4	5	7						D		S		@ERd	∧	@aa:16	→	@ERd							—	—	—	—	—		—
	AND.L @aa:16,@ERd+	L	4	5	7							D	S		@ERd	∧	@aa:16	→	@ERd			ERd32+4→ERd32			—	—	—	—	—		—	
	AND.L @aa:16,@ERd-	L	4	5	7							D	S		@ERd	∧	@aa:16	→	@ERd			ERd32-4→ERd32			—	—	—	—	—		—	
	AND.L @aa:16,@+ERd	L	4	6	8							D	S		ERd32+4→ERd32	@ERd	∧	@aa:16	→	@ERd						—	—	—	—	—		—
	AND.L @aa:16,@-ERd	L	4	6	8							D	S		ERd32-4→ERd32	@ERd	∧	@aa:16	→	@ERd						—	—	—	—	—		—
	AND.L @aa:16,@(d:2,ERd)	L	4	6	8					D			S		@(4/8/12+ERd)	∧	@aa:16	→	@(4/8/12+ERd)						—	—	—	—	—		—	
	AND.L @aa:16,@(d:16,ERd)	L	5	6	8					D			S		@(d:16+ERd)	∧	@aa:16	→	@(d:16+ERd)						—	—	—	—	—		—	
	AND.L @aa:16,@(d:32,ERd)	L	6	6	9					D			S		@(d:32+ERd)	∧	@aa:16	→	@(d:32+ERd)						—	—	—	—	—		—	
	AND.L @aa:16,@(d:16,Rd,B)	L	5	6	8					D			S		@(d:16+RdL<<2)	∧	@aa:16	→	@(d:16+RdL<<2)						—	—	—	—	—		—	
	AND.L @aa:16,@(d:16,Rd,W)	L	5	6	8					D			S		@(d:16+Rd<<2)	∧	@aa:16	→	@(d:16+Rd<<2)						—	—	—	—	—		—	
	AND.L @aa:16,@(d:16,ERd.L)	L	5	6	8					D			S		@(d:16+ERd<<2)	∧	@aa:16	→	@(d:16+ERd<<2)						—	—	—	—	—		—	
	AND.L @aa:16,@(d:32,Rd,B)	L	6	6	9					D			S		@(d:32+RdL<<2)	∧	@aa:16	→	@(d:32+RdL<<2)						—	—	—	—	—		—	
	AND.L @aa:16,@(d:32,Rd,W)	L	6	6	9					D			S		@(d:32+Rd<<2)	∧	@aa:16	→	@(d:32+Rd<<2)						—	—	—	—	—		—	
	AND.L @aa:16,@(d:32,ERd.L)	L	6	6	9					D			S		@(d:32+ERd<<2)	∧	@aa:16	→	@(d:32+ERd<<2)						—	—	—	—	—		—	
	AND.L @aa:16,@aa:16	L	5	5	8							SD			@aa:16	∧	@aa:16	→	@aa:16						—	—	—	—	—		—	
	AND.L @aa:16,@aa:32	L	6	5	9							SD			@aa:32	∧	@aa:16	→	@aa:32						—	—	—	—	—		—	
	AND.L @aa:32,@ERd	L	5	5	8					D			S		@ERd	∧	@aa:32	→	@ERd						—	—	—	—	—		—	
	AND.L @aa:32,@ERd+	L	5	5	8						D		S		@ERd	∧	@aa:32	→	@ERd			ERd32+4→ERd32			—	—	—	—	—		—	
	AND.L @aa:32,@ERd-	L	5	5	8						D		S		@ERd	∧	@aa:32	→	@ERd			ERd32-4→ERd32			—	—	—	—	—		—	
	AND.L @aa:32,@+ERd	L	5	6	9							D	S		ERd32+4→ERd32	@ERd	∧	@aa:32	→	@ERd						—	—	—	—	—		—
	AND.L @aa:32,@-ERd	L	5	6	9							D	S		ERd32-4→ERd32	@ERd	∧	@aa:32	→	@ERd						—	—	—	—	—		—
	AND.L @aa:32,@(d:2,ERd)	L	5	6	9					D			S		@(4/8/12+ERd)	∧	@aa:32	→	@(4/8/12+ERd)						—	—	—	—	—		—	

論理演算命令 (33)

命令	ニーモニック	サイズ 命令長 実行 16ビット命令フラグ #xx	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}					
			#xx	Rn	@ERn	@ERn (d,ERn)	@RnL/RnB/RnW/RnL	@ERn+/@ERn+/@ERn	@aa:R/@aa:R/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
													オペレーション3	オペレーション3	オペレーション3								
AND	AND.L @aa:32, @(d:16, ERd)	L 6 6 9				D			S			@(d:16+ERd)	∧	@aa:32	→	@(d:16+ERd)				↓	0	—	
	AND.L @aa:32, @(d:32, ERd)	L 7 6 10				D			S			@(d:32+ERd)	∧	@aa:32	→	@(d:32+ERd)				↓	0	—	
	AND.L @aa:32, @(d:16, Rd.B)	L 6 6 9				D			S			@(d:16+RdL<<2)	∧	@aa:32	→	@(d:16+RdL<<2)				↓	0	—	
	AND.L @aa:32, @(d:16, Rd.W)	L 6 6 9				D			S			@(d:16+Rd<<2)	∧	@aa:32	→	@(d:16+Rd<<2)				↓	0	—	
	AND.L @aa:32, @(d:16, ERd.L)	L 6 6 9				D			S			@(d:16+ERd<<2)	∧	@aa:32	→	@(d:16+ERd<<2)				↓	0	—	
	AND.L @aa:32, @(d:32, Rd.B)	L 7 6 10				D			S			@(d:32+RdL<<2)	∧	@aa:32	→	@(d:32+RdL<<2)				↓	0	—	
	AND.L @aa:32, @(d:32, Rd.W)	L 7 6 10				D			S			@(d:32+Rd<<2)	∧	@aa:32	→	@(d:32+Rd<<2)				↓	0	—	
	AND.L @aa:32, @(d:32, ERd.L)	L 7 6 10				D			S			@(d:32+ERd<<2)	∧	@aa:32	→	@(d:32+ERd<<2)				↓	0	—	
	AND.L @aa:32, @aa:16	L 6 5 9							SD			@aa:16	∧	@aa:32	→	@aa:16				↓	0	—	
AND.L @aa:32, @aa:32	L 7 5 10							SD			@aa:32	∧	@aa:32	→	@aa:32				↓	0	—		
OR	OR.B #xx:8, Rd	B 1 1 1 1	S	D								Rd8	∨	#xx	→	Rd8				↓	0	—	
	OR.B #xx:8, @ERd	B 2 3 4 5	S	D								@ERd	∨	#xx	→	@ERd				↓	0	—	
	OR.B #xx:8, @ERd+	B 3 4 5	S			D						@ERd	∨	#xx	→	@ERd	ERd32+1→ERd32				↓	0	—
	OR.B #xx:8, @ERd-	B 3 4 5	S			D						@ERd	∨	#xx	→	@ERd	ERd32-1→ERd32				↓	0	—
	OR.B #xx:8, @+ERd	B 3 5 5	S			D					ERd32+1→ERd32	@ERd	∨	#xx	→	@ERd				↓	0	—	
	OR.B #xx:8, @-ERd	B 3 5 5	S			D					ERd32-1→ERd32	@ERd	∨	#xx	→	@ERd				↓	0	—	
	OR.B #xx:8, @(d:2, ERd)	B 3 5 5	S		D							@(1/2/3+ERd)	∨	#xx	→	@(1/2/3+ERd)				↓	0	—	
	OR.B #xx:8, @(d:16, ERd)	B 4 5 6	S	D								@(d:16+ERd)	∨	#xx	→	@(d:16+ERd)				↓	0	—	
	OR.B #xx:8, @(d:32, ERd)	B 5 5 7	S	D								@(d:32+ERd)	∨	#xx	→	@(d:32+ERd)				↓	0	—	
	OR.B #xx:8, @(d:16, Rd.B)	B 4 5 6	S		D							@(d:16+RdL)	∨	#xx	→	@(d:16+RdL)				↓	0	—	
	OR.B #xx:8, @(d:16, Rd.W)	B 4 5 6	S		D							@(d:16+Rd)	∨	#xx	→	@(d:16+Rd)				↓	0	—	
	OR.B #xx:8, @(d:16, ERd.L)	B 4 5 6	S		D							@(d:16+ERd)	∨	#xx	→	@(d:16+ERd)				↓	0	—	
	OR.B #xx:8, @(d:32, Rd.B)	B 5 5 7	S		D							@(d:32+RdL)	∨	#xx	→	@(d:32+RdL)				↓	0	—	
	OR.B #xx:8, @(d:32, Rd.W)	B 5 5 7	S		D							@(d:32+Rd)	∨	#xx	→	@(d:32+Rd)				↓	0	—	
	OR.B #xx:8, @(d:32, ERd.L)	B 5 5 7	S		D							@(d:32+ERd)	∨	#xx	→	@(d:32+ERd)				↓	0	—	
	OR.B #xx:8, @aa:8	B 2 3 4	S						D			@aa:8	∨	#xx	→	@aa:8				↓	0	—	
	OR.B #xx:8, @aa:16	B 3 3 5	S						D			@aa:16	∨	#xx	→	@aa:16				↓	0	—	
	OR.B #xx:8, @aa:32	B 4 3 6	S						D			@aa:32	∨	#xx	→	@aa:32				↓	0	—	
	OR.B Rs, Rd	B 1 1 1 1	SD										Rd8	∨	Rs8	→	Rd8				↓	0	—

2. 各命令の説明

論理演算命令 (34)

命令	ニーモニック	サイズ	命令長	実行 最小値	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}							
					16ビット命令フェッチ ステップ数 ^{b)}	#XX	Rn	S	D	@ (L, ERn) @ (d, RnL, B/Rn, W/ERn, L)	@ ERn @ ERn+ @ ERn+ @ ERn @ aa:8		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
															オペレーション3	オペレーション4	オペレーション5								
OR	OR.B Rs, @ERd	B	2	3	4									@ERd	V	Rs8	→	@ERd					↓	0	—
	OR.B Rs, @ERd+	B	2	4	4		S					D		@ERd	V	Rs8	→	@ERd				ERd32+1→ERd32	↓	0	—
	OR.B Rs, @ERd-	B	2	4	4		S					D		@ERd	V	Rs8	→	@ERd				ERd32-1→ERd32	↓	0	—
	OR.B Rs, @+ERd	B	2	5	5		S					D		ERd32+1→ERd32	@ERd	V	Rs8	→	@ERd				↓	0	—
	OR.B Rs, @-ERd	B	2	5	5		S					D		ERd32-1→ERd32	@ERd	V	Rs8	→	@ERd				↓	0	—
	OR.B Rs, @ (d.2, ERd)	B	2	5	5		S		D					@ (1/2/3+ERd)	V	Rs8	→	@ (1/2/3+ERd)				↓	0	—	
	OR.B Rs, @ (d.16, ERd)	B	3	5	5		S		D					@ (d.16+ERd)	V	Rs8	→	@ (d.16+ERd)				↓	0	—	
	OR.B Rs, @ (d.32, ERd)	B	4	5	6		S		D					@ (d.32+ERd)	V	Rs8	→	@ (d.32+ERd)				↓	0	—	
	OR.B Rs, @ (d.16, Rd, B)	B	3	5	5		S		D					@ (d.16+RdL)	V	Rs8	→	@ (d.16+RdL)				↓	0	—	
	OR.B Rs, @ (d.16, Rd, W)	B	3	5	5		S		D					@ (d.16+Rd)	V	Rs8	→	@ (d.16+Rd)				↓	0	—	
	OR.B Rs, @ (d.16, ERd, L)	B	3	5	5		S		D					@ (d.16+ERd)	V	Rs8	→	@ (d.16+ERd)				↓	0	—	
	OR.B Rs, @ (d.32, Rd, B)	B	4	5	6		S		D					@ (d.32+RdL)	V	Rs8	→	@ (d.32+RdL)				↓	0	—	
	OR.B Rs, @ (d.32, Rd, W)	B	4	5	6		S		D					@ (d.32+Rd)	V	Rs8	→	@ (d.32+Rd)				↓	0	—	
	OR.B Rs, @ (d.32, ERd, L)	B	4	5	6		S		D					@ (d.32+ERd)	V	Rs8	→	@ (d.32+ERd)				↓	0	—	
	OR.B Rs, @aa:8	B	2	3	4		S					D		@aa:8	V	Rs8	→	@aa:8				↓	0	—	
	OR.B Rs, @aa:16	B	3	3	5		S					D		@aa:16	V	Rs8	→	@aa:16				↓	0	—	
	OR.B Rs, @aa:32	B	4	3	6		S					D		@aa:32	V	Rs8	→	@aa:32				↓	0	—	
	OR.B @ERs, Rd	B	2	3	3		D	S						Rd8	V	@ERs	→	Rd8				↓	0	—	
	OR.B @ERs+, Rd	B	2	3	3		D					S		Rd8	V	@ERs	→	Rd8			ERs32+1→ERs32	↓	0	—	
	OR.B @ERs-, Rd	B	2	3	3		D					S		Rd8	V	@ERs	→	Rd8			ERs32-1→ERs32	↓	0	—	
	OR.B @+ERs, Rd	B	2	4	4		D					S		ERs32+1→ERs32	Rd8	V	@ERs	→	Rd8			↓	0	—	
	OR.B @-ERs, Rd	B	2	4	4		D					S		ERs32-1→ERs32	Rd8	V	@ERs	→	Rd8			↓	0	—	
	OR.B @ (d.2, ERs), Rd	B	2	4	4		D	S						Rd8	V	@ (1/2/3+ERs)	→	Rd8			↓	0	—		
	OR.B @ (d.16, ERs), Rd	B	3	4	4		D	S						Rd8	V	@ (d.16+ERs)	→	Rd8			↓	0	—		
	OR.B @ (d.32, ERs), Rd	B	4	4	5		D	D	S					Rd8	V	@ (d.32+ERs)	→	Rd8			↓	0	—		
	OR.B @ (d.16, Rs, B), Rd	B	3	4	4		D		S					Rd8	V	@ (d.16+RsL)	→	Rd8			↓	0	—		
	OR.B @ (d.16, Rs, W), Rd	B	3	4	4		D		S					Rd8	V	@ (d.16+Rs)	→	Rd8			↓	0	—		
	OR.B @ (d.16, ERs, L), Rd	B	3	4	4		D		S					Rd8	V	@ (d.16+ERs)	→	Rd8			↓	0	—		
	OR.B @ (d.32, Rs, B), Rd	B	4	4	5		D		S					Rd8	V	@ (d.32+RsL)	→	Rd8			↓	0	—		

論理演算命令 (35)

命令	ニーモニック	サイズ	命令長	実行 最小値	アドレッシングモード									オペレーション*					コンディションコード**											
					16ビット命令フェッチ ステップ数†									オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C				
					#xx	Rn	@ERn	@(d,RnL,B/Rn,W/ERn,L)	@ERn+/@ERn-/@ERn	@aa:8	—	オペレーション3	オペレーション3			オペレーション3														
OR	OR.B @(d:32,Rs,W),Rd	B	4	4	5		D								Rd8	V	@(d:32+Rs)	→	Rd8				—	—	—	↓	0	—		
	OR.B @(d:32,ERs,L),Rd	B	4	4	5		D								Rd8	V	@(d:32+ERs)	→	Rd8				—	—	—	↓	0	—		
	OR.B @aa:8,Rd	B	2	3	3		D								Rd8	V	@aa:8	→	Rd8				—	—	—	↓	0	—		
	OR.B @aa:16,Rd	B	3	3	4		D								Rd8	V	@aa:16	→	Rd8				—	—	—	↓	0	—		
	OR.B @aa:32,Rd	B	4	3	5		D								Rd8	V	@aa:32	→	Rd8				—	—	—	↓	0	—		
	OR.B @ERs,@ERd	B	2	4	5			SD							@ERd	V	@ERs	→	@ERd					—	—	—	↓	0	—	
	OR.B @ERs,@ERd+	B	2	4	5			S		D					@ERd	V	@ERs	→	@ERd			ERd32+1→ERd32		—	—	—	↓	0	—	
	OR.B @ERs,@ERd-	B	2	4	5			S		D					@ERd	V	@ERs	→	@ERd			ERd32-1→ERd32		—	—	—	↓	0	—	
	OR.B @ERs,@+ERd	B	2	5	6			S		D				ERd32+1→ERd32	@ERd	V	@ERs	→	@ERd					—	—	—	↓	0	—	
	OR.B @ERs,@-ERd	B	2	5	6			S		D				ERd32-1→ERd32	@ERd	V	@ERs	→	@ERd					—	—	—	↓	0	—	
	OR.B @ERs,@(d:2,ERd)	B	2	5	6			S		D					@(1/2/3+ERd)	V	@ERs	→	@(1/2/3+ERd)					—	—	—	↓	0	—	
	OR.B @ERs,@(d:16,ERd)	B	3	5	6			S		D					@(d:16+ERd)	V	@ERs	→	@(d:16+ERd)					—	—	—	↓	0	—	
	OR.B @ERs,@(d:32,ERd)	B	4	5	7			S		D					@(d:32+ERd)	V	@ERs	→	@(d:32+ERd)					—	—	—	↓	0	—	
	OR.B @ERs,@(d:16,Rd,B)	B	3	5	6			S		D					@(d:16+RdL)	V	@ERs	→	@(d:16+RdL)					—	—	—	↓	0	—	
	OR.B @ERs,@(d:16,Rd,W)	B	3	5	6			S		D					@(d:16+Rd)	V	@ERs	→	@(d:16+Rd)					—	—	—	↓	0	—	
	OR.B @ERs,@(d:16,ERd,L)	B	3	5	6			S		D					@(d:16+ERd)	V	@ERs	→	@(d:16+ERd)					—	—	—	↓	0	—	
	OR.B @ERs,@(d:32,Rd,B)	B	4	5	7			S		D					@(d:32+RdL)	V	@ERs	→	@(d:32+RdL)					—	—	—	↓	0	—	
	OR.B @ERs,@(d:32,Rd,W)	B	4	5	7			S		D					@(d:32+Rd)	V	@ERs	→	@(d:32+Rd)					—	—	—	↓	0	—	
	OR.B @ERs,@(d:32,ERd,L)	B	4	5	7			S		D					@(d:32+ERd)	V	@ERs	→	@(d:32+ERd)					—	—	—	↓	0	—	
	OR.B @ERs,@aa:16	B	3	4	6			S							@aa:16	V	@ERs	→	@aa:16					—	—	—	↓	0	—	
	OR.B @ERs,@aa:32	B	4	4	7			S							@aa:32	V	@ERs	→	@aa:32					—	—	—	↓	0	—	
	OR.B @ERs+,@ERd	B	3	5	6					D					@ERd	V	@ERs	→	@ERd			ERs32+1→ERs32			—	—	—	↓	0	—
	OR.B @ERs+,@ERd+	B	3	5	6					SD					@ERd	V	@ERs	→	@ERd			ERs32+1→ERs32	ERd32+1→ERd32		—	—	—	↓	0	—
	OR.B @ERs+,@ERd-	B	3	5	6					SD					@ERd	V	@ERs	→	@ERd			ERs32+1→ERs32	ERd32-1→ERd32		—	—	—	↓	0	—
	OR.B @ERs+,@+ERd	B	3	6	7					SD				ERd32+1→ERd32	@ERd	V	@ERs	→	@ERd			ERs32+1→ERs32			—	—	—	↓	0	—
	OR.B @ERs+,@-ERd	B	3	6	7					SD				ERd32-1→ERd32	@ERd	V	@ERs	→	@ERd			ERs32+1→ERs32			—	—	—	↓	0	—
	OR.B @ERs+,@(d:2,ERd)	B	3	6	7					D					@(1/2/3+ERd)	V	@ERs	→	@(1/2/3+ERd)			ERs32+1→ERs32			—	—	—	↓	0	—
	OR.B @ERs+,@(d:16,ERd)	B	4	6	7					D					@(d:16+ERd)	V	@ERs	→	@(d:16+ERd)			ERs32+1→ERs32			—	—	—	↓	0	—
	OR.B @ERs+,@(d:32,ERd)	B	5	6	8					D					@(d:32+ERd)	V	@ERs	→	@(d:32+ERd)			ERs32+1→ERs32			—	—	—	↓	0	—

2. 各命令の説明

論理演算命令 (36)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}							
				16ビット命令フラグ #xx	Rn	@ERn	@ERn @Rn	@Rn @Rn, W ERn, L	@ERn @ERn, @ERn, @ERn	@aa:8		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
														→	V	→								
														→	→	→								
OR.B @ERs+, @(d:16,Rd.B)	B 4 6 7				D S						@(d:16+RdL)	V @ERs	→ @(d:16+RdL)	ERs32+1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs+, @(d:16,Rd.W)	B 4 6 7				D S						@(d:16+Rd)	V @ERs	→ @(d:16+Rd)	ERs32+1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs+, @(d:16,ERd.L)	B 4 6 7				D S						@(d:16+ERd)	V @ERs	→ @(d:16+ERd)	ERs32+1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs+, @(d:32,Rd.B)	B 5 6 8				D S						@(d:32+RdL)	V @ERs	→ @(d:32+RdL)	ERs32+1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs+, @(d:32,Rd.W)	B 5 6 8				D S						@(d:32+Rd)	V @ERs	→ @(d:32+Rd)	ERs32+1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs+, @(d:32,ERd.L)	B 5 6 8				D S						@(d:32+ERd)	V @ERs	→ @(d:32+ERd)	ERs32+1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs+, @aa:16	B 4 5 7				S D						@aa:16	V @ERs	→ @aa:16	ERs32+1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs+, @aa:32	B 5 5 8				S D						@aa:32	V @ERs	→ @aa:32	ERs32+1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @ERd	B 3 5 6				D S						@ERd	V @ERs	→ @ERd	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @ERd+	B 3 5 6				SD						@ERd	V @ERs	→ @ERd	ERs32-1→ERs32	ERd32+1→ERd32	—	—	—	—	—	—	—		
OR.B @ERs-, @ERd-	B 3 5 6				SD						@ERd	V @ERs	→ @ERd	ERs32-1→ERs32	ERd32-1→ERd32	—	—	—	—	—	—	—		
OR.B @ERs-, @+ERd	B 3 6 7				SD					ERd32+1→ERd32	@ERd	V @ERs	→ @ERd	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @-ERd	B 3 6 7				SD					ERd32-1→ERd32	@ERd	V @ERs	→ @ERd	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @(d:2,ERd)	B 3 6 7				D S						@(1/2/3+ERd)	V @ERs	→ @(1/2/3+ERd)	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @(d:16,ERd)	B 4 6 7				D S						@(d:16+ERd)	V @ERs	→ @(d:16+ERd)	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @(d:32,ERd)	B 5 6 8				D S						@(d:32+ERd)	V @ERs	→ @(d:32+ERd)	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @(d:16,Rd.B)	B 4 6 7				D S						@(d:16+RdL)	V @ERs	→ @(d:16+RdL)	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @(d:16,Rd.W)	B 4 6 7				D S						@(d:16+Rd)	V @ERs	→ @(d:16+Rd)	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @(d:16,ERd.L)	B 4 6 7				D S						@(d:16+ERd)	V @ERs	→ @(d:16+ERd)	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @(d:32,Rd.B)	B 5 6 8				D S						@(d:32+RdL)	V @ERs	→ @(d:32+RdL)	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @(d:32,Rd.W)	B 5 6 8				D S						@(d:32+Rd)	V @ERs	→ @(d:32+Rd)	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @(d:32,ERd.L)	B 5 6 8				D S						@(d:32+ERd)	V @ERs	→ @(d:32+ERd)	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @aa:16	B 4 5 7				S D						@aa:16	V @ERs	→ @aa:16	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @ERs-, @aa:32	B 5 5 8				S D						@aa:32	V @ERs	→ @aa:32	ERs32-1→ERs32		—	—	—	—	—	—	—		
OR.B @+ERs, @ERd	B 3 6 6				D S					ERs32+1→ERs32	@ERd	V @ERs	→ @ERd			—	—	—	—	—	—	—		
OR.B @+ERs, @ERd+	B 3 6 6				SD					ERs32+1→ERs32	@ERd	V @ERs	→ @ERd		ERd32+1→ERd32	—	—	—	—	—	—	—		
OR.B @+ERs, @ERd-	B 3 6 6				SD					ERs32+1→ERs32	@ERd	V @ERs	→ @ERd		ERd32-1→ERd32	—	—	—	—	—	—	—		
OR.B @+ERs, @+ERd	B 3 7 7				SD					ERs32+1→ERs32	ERd32+1→ERd32	@ERd	V @ERs	→ @ERd		—	—	—	—	—	—	—		
OR.B @+ERs, @-ERd	B 3 7 7				SD					ERs32+1→ERs32	ERd32-1→ERd32	@ERd	V @ERs	→ @ERd		—	—	—	—	—	—	—		

論理演算命令 (37)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フェッチ サイクル	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}														
					#Pxx	Pn	@ERn	@LEr(n)	@(d,PnL,B)/Rn/W/RnL	@ERn/@ERn+/@ERn-/@ERn	@aa:8/		オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C							
															V	@ERs	→															
															@(1/2/3+ERd)	→	@(1/2/3+ERd)															
OR	OR.B @+ERs,@(d:2,ERd)	B	3	7	7					D	S				ERS32+1→ERs32		@(1/2/3+ERd)	V	@ERs	→	@(1/2/3+ERd)						—	—	⇄	⇄	0	—
	OR.B @+ERs,@(d:16,ERd)	B	4	7	7					D	S				ERS32+1→ERs32		@(d:16+ERd)	V	@ERs	→	@(d:16+ERd)						—	—	⇄	⇄	0	—
	OR.B @+ERs,@(d:32,ERd)	B	5	7	8					D	S				ERS32+1→ERs32		@(d:32+ERd)	V	@ERs	→	@(d:32+ERd)						—	—	⇄	⇄	0	—
	OR.B @+ERs,@(d:16,Rd,B)	B	4	7	7					D	S				ERS32+1→ERs32		@(d:16+RdL)	V	@ERs	→	@(d:16+RdL)						—	—	⇄	⇄	0	—
	OR.B @+ERs,@(d:16,Rd,W)	B	4	7	7					D	S				ERS32+1→ERs32		@(d:16+Rd)	V	@ERs	→	@(d:16+Rd)						—	—	⇄	⇄	0	—
	OR.B @+ERs,@(d:16,ERd,L)	B	4	7	7					D	S				ERS32+1→ERs32		@(d:16+ERd)	V	@ERs	→	@(d:16+ERd)						—	—	⇄	⇄	0	—
	OR.B @+ERs,@(d:32,Rd,B)	B	5	7	8					D	S				ERS32+1→ERs32		@(d:32+RdL)	V	@ERs	→	@(d:32+RdL)						—	—	⇄	⇄	0	—
	OR.B @+ERs,@(d:32,Rd,W)	B	5	7	8					D	S				ERS32+1→ERs32		@(d:32+Rd)	V	@ERs	→	@(d:32+Rd)						—	—	⇄	⇄	0	—
	OR.B @+ERs,@(d:32,ERd,L)	B	5	7	8					D	S				ERS32+1→ERs32		@(d:32+ERd)	V	@ERs	→	@(d:32+ERd)						—	—	⇄	⇄	0	—
	OR.B @+ERs,@aa:16	B	4	6	7						S	D			ERS32+1→ERs32		@aa:16	V	@ERs	→	@aa:16						—	—	⇄	⇄	0	—
	OR.B @+ERs,@aa:32	B	5	6	8						S	D			ERS32+1→ERs32		@aa:32	V	@ERs	→	@aa:32						—	—	⇄	⇄	0	—
	OR.B @-ERs,@ERd	B	3	6	6					D	S				ERS32-1→ERs32	@ERd	V	@ERs	→	@ERd						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@ERd+	B	3	6	6						SD				ERS32-1→ERs32	@ERd	V	@ERs	→	@ERd		ERd32+1→ERd32					—	—	⇄	⇄	0	—
	OR.B @-ERs,@ERd-	B	3	6	6						SD				ERS32-1→ERs32	@ERd	V	@ERs	→	@ERd		ERd32-1→ERd32					—	—	⇄	⇄	0	—
	OR.B @-ERs,@+ERd	B	3	7	7						SD			ERS32-1→ERs32	ERd32+1→ERd32	@ERd	V	@ERs	→	@ERd						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@-ERd	B	3	7	7						SD			ERS32-1→ERs32	ERd32-1→ERd32	@ERd	V	@ERs	→	@ERd						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@(d:2,ERd)	B	3	7	7					D	S				ERS32-1→ERs32	@(1/2/3+ERd)	V	@ERs	→	@(1/2/3+ERd)						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@(d:16,ERd)	B	4	7	7					D	S				ERS32-1→ERs32	@(d:16+ERd)	V	@ERs	→	@(d:16+ERd)						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@(d:32,ERd)	B	5	7	8					D	S				ERS32-1→ERs32	@(d:32+ERd)	V	@ERs	→	@(d:32+ERd)						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@(d:16,Rd,B)	B	4	7	7					D	S				ERS32-1→ERs32	@(d:16+RdL)	V	@ERs	→	@(d:16+RdL)						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@(d:16,Rd,W)	B	4	7	7					D	S				ERS32-1→ERs32	@(d:16+Rd)	V	@ERs	→	@(d:16+Rd)						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@(d:16,ERd,L)	B	4	7	7					D	S				ERS32-1→ERs32	@(d:16+ERd)	V	@ERs	→	@(d:16+ERd)						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@(d:32,Rd,B)	B	5	7	8					D	S				ERS32-1→ERs32	@(d:32+RdL)	V	@ERs	→	@(d:32+RdL)						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@(d:32,Rd,W)	B	5	7	8					D	S				ERS32-1→ERs32	@(d:32+Rd)	V	@ERs	→	@(d:32+Rd)						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@(d:32,ERd,L)	B	5	7	8					D	S				ERS32-1→ERs32	@(d:32+ERd)	V	@ERs	→	@(d:32+ERd)						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@aa:16	B	4	6	7						S	D			ERS32-1→ERs32	@aa:16	V	@ERs	→	@aa:16						—	—	⇄	⇄	0	—	
	OR.B @-ERs,@aa:32	B	5	6	8						S	D			ERS32-1→ERs32	@aa:32	V	@ERs	→	@aa:32						—	—	⇄	⇄	0	—	
	OR.B @(d:2,ERs),@ERd	B	3	6	6					D	S					@ERd	V	@(1/2/3+ERs)	→	@ERd						—	—	⇄	⇄	0	—	
	OR.B @(d:2,ERs),@ERd+	B	3	6	6					S	D					@ERd	V	@(1/2/3+ERs)	→	@ERd		ERd32+1→ERd32				—	—	⇄	⇄	0	—	

論理演算命令 (39)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグ #xx	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}																		
					Rn	@ERn	@RnL	@RnL/RnL/WERnL	@ERn+/@ERn+/@ERn	@aa:8			オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C										
OR	OR.B @(d:16,ERs),@aa:32	B	6	6	9								@aa:32	V	@(d:16+ERs)	→	@aa:32						↑	↓	0										
	OR.B @(d:32,ERs),@ERd	B	5	6	8			D		S				@ERd	V	@(d:32+ERs)	→	@ERd						↑	↓	0									
	OR.B @(d:32,ERs),@ERd+	B	5	6	8					S	D			@ERd	V	@(d:32+ERs)	→	@ERd			ERd32+1→ERd32				↑	↓	0								
	OR.B @(d:32,ERs),@ERd-	B	5	6	8					S	D			@ERd	V	@(d:32+ERs)	→	@ERd			ERd32-1→ERd32				↑	↓	0								
	OR.B @(d:32,ERs),@+ERd	B	5	7	9					S	D		ERd32+1→ERd32	@ERd	V	@(d:32+ERs)	→	@ERd							↑	↓	0								
	OR.B @(d:32,ERs),@-ERd	B	5	7	9					S	D		ERd32-1→ERd32	@ERd	V	@(d:32+ERs)	→	@ERd								↑	↓	0							
	OR.B @(d:32,ERs),@(d:2,ERd)	B	5	7	9					SD				@(1/2/3+ERd)	V	@(d:32+ERs)	→	@(1/2/3+ERd)								↑	↓	0							
	OR.B @(d:32,ERs),@(d:16,ERd)	B	6	7	9					SD				@(d:16+ERd)	V	@(d:32+ERs)	→	@(d:16+ERd)									↑	↓	0						
	OR.B @(d:32,ERs),@(d:32,ERd)	B	7	7	10					SD				@(d:32+ERd)	V	@(d:32+ERs)	→	@(d:32+ERd)										↑	↓	0					
	OR.B @(d:32,ERs),@(d:16,Rd,B)	B	6	7	9					S	D			@(d:16+RdL)	V	@(d:32+ERs)	→	@(d:16+RdL)										↑	↓	0					
	OR.B @(d:32,ERs),@(d:16,Rd,W)	B	6	7	9					S	D			@(d:16+Rd)	V	@(d:32+ERs)	→	@(d:16+Rd)										↑	↓	0					
	OR.B @(d:32,ERs),@(d:16,ERd,L)	B	6	7	9					S	D			@(d:16+ERd)	V	@(d:32+ERs)	→	@(d:16+ERd)										↑	↓	0					
	OR.B @(d:32,ERs),@(d:32,Rd,B)	B	7	7	10					S	D			@(d:32+RdL)	V	@(d:32+ERs)	→	@(d:32+RdL)											↑	↓	0				
	OR.B @(d:32,ERs),@(d:32,Rd,W)	B	7	7	10					S	D			@(d:32+Rd)	V	@(d:32+ERs)	→	@(d:32+Rd)											↑	↓	0				
	OR.B @(d:32,ERs),@(d:32,ERd,L)	B	7	7	10					S	D			@(d:32+ERd)	V	@(d:32+ERs)	→	@(d:32+ERd)											↑	↓	0				
	OR.B @(d:32,ERs),@aa:16	B	6	6	9					S	D			@aa:16	V	@(d:32+ERs)	→	@aa:16											↑	↓	0				
	OR.B @(d:32,ERs),@aa:32	B	7	6	10					S	D			@aa:32	V	@(d:32+ERs)	→	@aa:32											↑	↓	0				
	OR.B @(d:16,Rs,B),@ERd	B	4	6	7					D	S			@ERd	V	@(d:16+RsL)	→	@ERd											↑	↓	0				
	OR.B @(d:16,Rs,B),@ERd+	B	4	6	7						S	D		@ERd	V	@(d:16+RsL)	→	@ERd			ERd32+1→ERd32								↑	↓	0				
	OR.B @(d:16,Rs,B),@ERd-	B	4	6	7						S	D		@ERd	V	@(d:16+RsL)	→	@ERd			ERd32-1→ERd32								↑	↓	0				
	OR.B @(d:16,Rs,B),@+ERd	B	4	7	8						S	D	ERd32+1→ERd32	@ERd	V	@(d:16+RsL)	→	@ERd											↑	↓	0				
	OR.B @(d:16,Rs,B),@-ERd	B	4	7	8						S	D	ERd32-1→ERd32	@ERd	V	@(d:16+RsL)	→	@ERd												↑	↓	0			
	OR.B @(d:16,Rs,B),@(d:2,ERd)	B	4	7	8						D	S		@(1/2/3+ERd)	V	@(d:16+RsL)	→	@(1/2/3+ERd)											↑	↓	0				
	OR.B @(d:16,Rs,B),@(d:16,ERd)	B	5	7	8						D	S		@(d:16+ERd)	V	@(d:16+RsL)	→	@(d:16+ERd)											↑	↓	0				
	OR.B @(d:16,Rs,B),@(d:32,ERd)	B	6	7	9						D	S		@(d:32+ERd)	V	@(d:16+RsL)	→	@(d:32+ERd)											↑	↓	0				
	OR.B @(d:16,Rs,B),@(d:16,Rd,B)	B	5	7	8						SD			@(d:16+RdL)	V	@(d:16+RsL)	→	@(d:16+RdL)											↑	↓	0				
	OR.B @(d:16,Rs,B),@(d:16,Rd,W)	B	5	7	8						SD			@(d:16+Rd)	V	@(d:16+RsL)	→	@(d:16+Rd)											↑	↓	0				
	OR.B @(d:16,Rs,B),@(d:16,ERd,L)	B	5	7	8						SD			@(d:16+ERd)	V	@(d:16+RsL)	→	@(d:16+ERd)											↑	↓	0				
	OR.B @(d:16,Rs,B),@(d:32,Rd,B)	B	6	7	9						SD			@(d:32+RdL)	V	@(d:16+RsL)	→	@(d:32+RdL)											↑	↓	0				

論理演算命令 (41)

命令	ニーモニック	サイズ	命令長	実行 最小値	16ビット命令フラグツチ ステート数*	アドレッシングモード								オペレーション# ^o					コンディションコード# ^d																					
						#xx	Rn	@ERn	@(ERn)	@(Rn, L/B/Rn, W/ERn, L)	@ERn@ERn+/@ERn+/@ERn	@aa:B	—	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C														
						OR.B @(d:16, ERs.L), @(d:16, Rd.W)	B 5 7 8														@(d:16+Rd)	V	@(d:16+ERs)	→	@(d:16+Rd)								—	—	—	—	—	—	—	—
						OR.B @(d:16, ERs.L), @(d:16, ERd.L)	B 5 7 8														@(d:16+ERd)	V	@(d:16+ERs)	→	@(d:16+ERd)								—	—	—	—	—	—	—	
OR.B @(d:16, ERs.L), @(d:32, Rd.B)	B 6 7 9														@(d:32+RdL)	V	@(d:16+ERs)	→	@(d:32+RdL)								—	—	—	—	—	—	—							
OR.B @(d:16, ERs.L), @(d:32, ERd.L)	B 6 7 9														@(d:32+ERd)	V	@(d:16+ERs)	→	@(d:32+ERd)								—	—	—	—	—	—	—							
OR.B @(d:16, ERs.L), @aa:16	B 5 6 8							S		D					@aa:16	V	@(d:16+ERs)	→	@aa:16								—	—	—	—	—	—	—	—						
OR.B @(d:16, ERs.L), @aa:32	B 6 6 9							S		D					@aa:32	V	@(d:16+ERs)	→	@aa:32								—	—	—	—	—	—	—	—						
OR.B @(d:32, Rs.B), @ERd	B 5 6 8								D		S				@ERd	V	@(d:32+RsL)	→	@ERd								—	—	—	—	—	—	—	—						
OR.B @(d:32, Rs.B), @ERd+	B 5 6 8							S		D					@ERd	V	@(d:32+RsL)	→	@ERd					ERd32+1→ERd32			—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @ERd-	B 5 6 8							S		D					@ERd	V	@(d:32+RsL)	→	@ERd					ERd32-1→ERd32			—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @+ERd	B 5 7 9							S		D				ERd32+1→ERd32	@ERd	V	@(d:32+RsL)	→	@ERd								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @-ERd	B 5 7 9							S		D				ERd32-1→ERd32	@ERd	V	@(d:32+RsL)	→	@ERd								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @(d:2, ERd)	B 5 7 9								D		S				@(1/2/3+ERd)	V	@(d:32+RsL)	→	@(1/2/3+ERd)								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @(d:16, ERd)	B 6 7 9								D		S				@(d:16+ERd)	V	@(d:32+RsL)	→	@(d:16+ERd)								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @(d:32, ERd)	B 7 7 10								D		S				@(d:32+ERd)	V	@(d:32+RsL)	→	@(d:32+ERd)								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @(d:16, Rd.B)	B 6 7 9										SD				@(d:16+RdL)	V	@(d:32+RsL)	→	@(d:16+RdL)								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @(d:16, Rd.W)	B 6 7 9										SD				@(d:16+Rd)	V	@(d:32+RsL)	→	@(d:16+Rd)								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @(d:16, ERd.L)	B 6 7 9										SD				@(d:16+ERd)	V	@(d:32+RsL)	→	@(d:16+ERd)								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @(d:32, Rd.B)	B 7 7 10										SD				@(d:32+RdL)	V	@(d:32+RsL)	→	@(d:32+RdL)								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @(d:32, Rd.W)	B 7 7 10										SD				@(d:32+Rd)	V	@(d:32+RsL)	→	@(d:32+Rd)								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @(d:32, ERd.L)	B 7 7 10										SD				@(d:32+ERd)	V	@(d:32+RsL)	→	@(d:32+ERd)								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @aa:16	B 6 6 9							S		D					@aa:16	V	@(d:32+RsL)	→	@aa:16								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.B), @aa:32	B 7 6 10							S		D					@aa:32	V	@(d:32+RsL)	→	@aa:32								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.W), @ERd	B 5 6 8								D		S				@ERd	V	@(d:32+Rs)	→	@ERd								—	—	—	—	—	—	—							
OR.B @(d:32, Rs.W), @ERd+	B 5 6 8							S		D					@ERd	V	@(d:32+Rs)	→	@ERd					ERd32+1→ERd32			—	—	—	—	—	—								
OR.B @(d:32, Rs.W), @ERd-	B 5 6 8							S		D					@ERd	V	@(d:32+Rs)	→	@ERd					ERd32-1→ERd32			—	—	—	—	—	—								
OR.B @(d:32, Rs.W), @+ERd	B 5 7 9							S		D				ERd32+1→ERd32	@ERd	V	@(d:32+Rs)	→	@ERd								—	—	—	—	—	—								
OR.B @(d:32, Rs.W), @-ERd	B 5 7 9							S		D				ERd32-1→ERd32	@ERd	V	@(d:32+Rs)	→	@ERd								—	—	—	—	—	—								
OR.B @(d:32, Rs.W), @(d:2, ERd)	B 5 7 9								D		S				@(1/2/3+ERd)	V	@(d:32+Rs)	→	@(1/2/3+ERd)								—	—	—	—	—	—	—							

2. 各命令の説明

論理演算命令 (42)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}																									
					16ビット命令フラグ ^{b)}	Rn	@ERN	@ERn	@RnL/RnLW/ERNL	@ERN/@ERN+/@ERN-/@ERN	@aa:8	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																		
															Op	Rd	Rs																										
OR	OR.B @(d:32, Rs.W), @(d:16, ERd)	B	6	7	9				D	S										@(d:16+ERd)	V	@(d:32+Rs)	→	@(d:16+ERd)																			
	OR.B @(d:32, Rs.W), @(d:32, ERd)	B	7	7	10				D	S										@(d:32+ERd)	V	@(d:32+Rs)	→	@(d:32+ERd)																			
	OR.B @(d:32, Rs.W), @(d:16, Rd.B)	B	6	7	9					SD										@(d:16+RdL)	V	@(d:32+Rs)	→	@(d:16+RdL)																			
	OR.B @(d:32, Rs.W), @(d:16, Rd.W)	B	6	7	9					SD										@(d:16+Rd)	V	@(d:32+Rs)	→	@(d:16+Rd)																			
	OR.B @(d:32, Rs.W), @(d:16, ERd.L)	B	6	7	9					SD										@(d:16+ERd)	V	@(d:32+Rs)	→	@(d:16+ERd)																			
	OR.B @(d:32, Rs.W), @(d:32, Rd.B)	B	7	7	10					SD										@(d:32+RdL)	V	@(d:32+Rs)	→	@(d:32+RdL)																			
	OR.B @(d:32, Rs.W), @(d:32, Rd.W)	B	7	7	10					SD										@(d:32+Rd)	V	@(d:32+Rs)	→	@(d:32+Rd)																			
	OR.B @(d:32, Rs.W), @(d:32, ERd.L)	B	7	7	10					SD										@(d:32+ERd)	V	@(d:32+Rs)	→	@(d:32+ERd)																			
	OR.B @(d:32, Rs.W), @aa:16	B	6	6	9					S	D									@aa:16	V	@(d:32+Rs)	→	@aa:16																			
	OR.B @(d:32, Rs.W), @aa:32	B	7	6	10					S	D									@aa:32	V	@(d:32+Rs)	→	@aa:32																			
	OR.B @(d:32, ERs.L), @ERd	B	5	6	8						D	S								@ERd	V	@(d:32+ERs)	→	@ERd																			
	OR.B @(d:32, ERs.L), @ERd+	B	5	6	8						S	D								@ERd	V	@(d:32+ERs)	→	@ERd																			
	OR.B @(d:32, ERs.L), @ERd-	B	5	6	8						S	D								@ERd	V	@(d:32+ERs)	→	@ERd																			
	OR.B @(d:32, ERs.L), @+ERd	B	5	7	9						S	D								ERd32+1→ERd32	@ERd	V	@(d:32+ERs)	→	@ERd																		
	OR.B @(d:32, ERs.L), @-ERd	B	5	7	9						S	D								ERd32-1→ERd32	@ERd	V	@(d:32+ERs)	→	@ERd																		
	OR.B @(d:32, ERs.L), @(d:2, ERd)	B	5	7	9						D	S								@(1/2/3+ERd)	V	@(d:32+ERs)	→	@(1/2/3+ERd)																			
	OR.B @(d:32, ERs.L), @(d:16, ERd)	B	6	7	9						D	S								@(d:16+ERd)	V	@(d:32+ERs)	→	@(d:16+ERd)																			
	OR.B @(d:32, ERs.L), @(d:32, ERd)	B	7	7	10						D	S								@(d:32+ERd)	V	@(d:32+ERs)	→	@(d:32+ERd)																			
	OR.B @(d:32, ERs.L), @(d:16, Rd.B)	B	6	7	9						SD									@(d:16+RdL)	V	@(d:32+ERs)	→	@(d:16+RdL)																			
	OR.B @(d:32, ERs.L), @(d:16, Rd.W)	B	6	7	9						SD									@(d:16+Rd)	V	@(d:32+ERs)	→	@(d:16+Rd)																			
	OR.B @(d:32, ERs.L), @(d:16, ERd.L)	B	6	7	9						SD									@(d:16+ERd)	V	@(d:32+ERs)	→	@(d:16+ERd)																			
	OR.B @(d:32, ERs.L), @(d:32, Rd.B)	B	7	7	10						SD									@(d:32+RdL)	V	@(d:32+ERs)	→	@(d:32+RdL)																			
	OR.B @(d:32, ERs.L), @(d:32, Rd.W)	B	7	7	10						SD									@(d:32+Rd)	V	@(d:32+ERs)	→	@(d:32+Rd)																			
	OR.B @(d:32, ERs.L), @(d:32, ERd.L)	B	7	7	10						SD									@(d:32+ERd)	V	@(d:32+ERs)	→	@(d:32+ERd)																			
	OR.B @(d:32, ERs.L), @aa:16	B	6	6	9						S	D								@aa:16	V	@(d:32+ERs)	→	@aa:16																			
	OR.B @(d:32, ERs.L), @aa:32	B	7	6	10						S	D								@aa:32	V	@(d:32+ERs)	→	@aa:32																			
	OR.B @aa:16, @ERd	B	3	4	6							D	S							@ERd	V	@aa:16	→	@ERd																			
	OR.B @aa:16, @ERd+	B	3	4	6							D	S							@ERd	V	@aa:16	→	@ERd																			
	OR.B @aa:16, @ERd-	B	3	4	6							D	S							@ERd	V	@aa:16	→	@ERd																			

論理演算命令 (43)

命令	ニーモニック	サイズ	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}																				
			命令長 16ビット命令フラグ ^{b)}	実行 ステータス ^{b)}	アドレッシングモード								オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C														
					offset	base	index	displacement	base	index	displacement	base			index	displacement	base									index	displacement												
OR	OR.B @aa:16,@+ERd	B	3	5	7											ERd32+1→ERd32	@ERd	V	@aa:16	→	@ERd																		
	OR.B @aa:16,@-ERd	B	3	5	7											ERd32-1→ERd32	@ERd	V	@aa:16	→	@ERd																		
	OR.B @aa:16,@(d:2,ERd)	B	3	5	7												@(1/2/3+ERd)	V	@aa:16	→	@(1/2/3+ERd)																		
	OR.B @aa:16,@(d:16,ERd)	B	4	5	7												@(d:16+ERd)	V	@aa:16	→	@(d:16+ERd)																		
	OR.B @aa:16,@(d:32,ERd)	B	5	5	8												@(d:32+ERd)	V	@aa:16	→	@(d:32+ERd)																		
	OR.B @aa:16,@(d:16,Rd.B)	B	4	5	7												@(d:16+RdL)	V	@aa:16	→	@(d:16+RdL)																		
	OR.B @aa:16,@(d:16,Rd.W)	B	4	5	7												@(d:16+Rd)	V	@aa:16	→	@(d:16+Rd)																		
	OR.B @aa:16,@(d:16,ERd.L)	B	4	5	7												@(d:16+ERd)	V	@aa:16	→	@(d:16+ERd)																		
	OR.B @aa:16,@(d:32,Rd.B)	B	5	5	8												@(d:32+RdL)	V	@aa:16	→	@(d:32+RdL)																		
	OR.B @aa:16,@(d:32,Rd.W)	B	5	5	8												@(d:32+Rd)	V	@aa:16	→	@(d:32+Rd)																		
	OR.B @aa:16,@(d:32,ERd.L)	B	5	5	8												@(d:32+ERd)	V	@aa:16	→	@(d:32+ERd)																		
	OR.B @aa:16,@aa:16	B	4	4	7												@aa:16	V	@aa:16	→	@aa:16																		
	OR.B @aa:16,@aa:32	B	5	4	8												@aa:32	V	@aa:16	→	@aa:32																		
	OR.B @aa:32,@ERd	B	4	4	7												@ERd	V	@aa:32	→	@ERd																		
	OR.B @aa:32,@ERd+	B	4	4	7												@ERd	V	@aa:32	→	@ERd																		
	OR.B @aa:32,@ERd-	B	4	4	7												@ERd	V	@aa:32	→	@ERd																		
	OR.B @aa:32,@+ERd	B	4	5	8												ERd32+1→ERd32	@ERd	V	@aa:32	→	@ERd																	
	OR.B @aa:32,@-ERd	B	4	5	8												ERd32-1→ERd32	@ERd	V	@aa:32	→	@ERd																	
	OR.B @aa:32,@(d:2,ERd)	B	4	5	8												@(1/2/3+ERd)	V	@aa:32	→	@(1/2/3+ERd)																		
	OR.B @aa:32,@(d:16,ERd)	B	5	5	8												@(d:16+ERd)	V	@aa:32	→	@(d:16+ERd)																		
	OR.B @aa:32,@(d:32,ERd)	B	6	5	9												@(d:32+ERd)	V	@aa:32	→	@(d:32+ERd)																		
	OR.B @aa:32,@(d:16,Rd.B)	B	5	5	8												@(d:16+RdL)	V	@aa:32	→	@(d:16+RdL)																		
	OR.B @aa:32,@(d:16,Rd.W)	B	5	5	8												@(d:16+Rd)	V	@aa:32	→	@(d:16+Rd)																		
	OR.B @aa:32,@(d:16,ERd.L)	B	5	5	8												@(d:16+ERd)	V	@aa:32	→	@(d:16+ERd)																		
	OR.B @aa:32,@(d:32,Rd.B)	B	6	5	9												@(d:32+RdL)	V	@aa:32	→	@(d:32+RdL)																		
	OR.B @aa:32,@(d:32,Rd.W)	B	6	5	9												@(d:32+Rd)	V	@aa:32	→	@(d:32+Rd)																		
	OR.B @aa:32,@(d:32,ERd.L)	B	6	5	9												@(d:32+ERd)	V	@aa:32	→	@(d:32+ERd)																		
	OR.B @aa:32,@aa:16	B	5	4	8												@aa:16	V	@aa:32	→	@aa:16																		
	OR.B @aa:32,@aa:32	B	6	4	9												@aa:32	V	@aa:32	→	@aa:32																		

論理演算命令 (45)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステージ*	アドレッシングモード							オペレーション [※]					コンディションコード [※]										
					#xx	Rn	@ERn	@U(ERn)	@d.Rn.L/Rn.W(ERn.L)	@ERn/@ERn+/@ERn-/@ERn	@aa:8/	—	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
															Rs16	Rd16	→										
OR	OR.W Rs,@(d:32,Rd.B)	W	4	5	6	S			D				@(d:32+RdL<<1)	V	Rs16	→	@(d:32+RdL<<1)				—	—	⇕	⇕	0	—	
	OR.W Rs,@(d:32,Rd.W)	W	4	5	6	S			D				@(d:32+Rd<<1)	V	Rs16	→	@(d:32+Rd<<1)				—	—	⇕	⇕	0	—	
	OR.W Rs,@(d:32,ERd.L)	W	4	5	6	S			D				@(d:32+ERd<<1)	V	Rs16	→	@(d:32+ERd<<1)				—	—	⇕	⇕	0	—	
	OR.W Rs,@aa:16	W	3	3	5	S					D		@aa:16	V	Rs16	→	@aa:16				—	—	⇕	⇕	0	—	
	OR.W Rs,@aa:32	W	4	3	6	S					D		@aa:32	V	Rs16	→	@aa:32				—	—	⇕	⇕	0	—	
	OR.W @ERs,Rd	W	2	3	3	D	S						Rd16	V	@ERs	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @ERs+,Rd	W	2	3	3	D			S				Rd16	V	@ERs	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @ERs-,Rd	W	2	3	3	D			S				Rd16	V	@ERs	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @+ERs,Rd	W	2	4	4	D			S		ERs32+2→ERs32		Rd16	V	@ERs	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @-ERs,Rd	W	2	4	4	D			S		ERs32-2→ERs32		Rd16	V	@ERs	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @(d:2,ERs),Rd	W	2	4	4	D		S					Rd16	V	@(2/4/6+ERs)	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @(d:16,ERs),Rd	W	3	4	4	D		S					Rd16	V	@(d:16+ERs)	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @(d:32,ERs),Rd	W	4	4	5	D		S					Rd16	V	@(d:32+ERs)	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @(d:16,Rs.B),Rd	W	3	4	4	D			S				Rd16	V	@(d:16+RsL<<1)	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @(d:16,Rs.W),Rd	W	3	4	4	D			S				Rd16	V	@(d:16+Rs<<1)	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @(d:16,ERs.L),Rd	W	3	4	4	D			S				Rd16	V	@(d:16+ERs<<1)	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @(d:32,Rs.B),Rd	W	4	4	5	D			S				Rd16	V	@(d:32+RsL<<1)	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @(d:32,Rs.W),Rd	W	4	4	5	D			S				Rd16	V	@(d:32+Rs<<1)	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @(d:32,ERs.L),Rd	W	4	4	5	D			S				Rd16	V	@(d:32+ERs<<1)	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @aa:16,Rd	W	3	3	4	D					S		Rd16	V	@aa:16	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @aa:32,Rd	W	4	3	5	D					S		Rd16	V	@aa:32	→	Rd16				—	—	⇕	⇕	0	—	
	OR.W @ERs,@ERd	W	2	4	5		SD						@ERd	V	@ERs	→	@ERd				—	—	⇕	⇕	0	—	
	OR.W @ERs,@ERd+	W	2	4	5		S		D				@ERd	V	@ERs	→	@ERd		ERd32+2→ERd32			—	—	⇕	⇕	0	—
	OR.W @ERs,@ERd-	W	2	4	5		S		D				@ERd	V	@ERs	→	@ERd		ERd32-2→ERd32			—	—	⇕	⇕	0	—
	OR.W @ERs,@+ERd	W	2	5	6		S		D			ERd32+2→ERd32	@ERd	V	@ERs	→	@ERd				—	—	⇕	⇕	0	—	
	OR.W @ERs,@-ERd	W	2	5	6		S		D			ERd32-2→ERd32	@ERd	V	@ERs	→	@ERd				—	—	⇕	⇕	0	—	
	OR.W @ERs,@(d:2,ERd)	W	2	5	6		S	D					@(2/4/6+ERd)	V	@ERs	→	@(2/4/6+ERd)				—	—	⇕	⇕	0	—	
	OR.W @ERs,@(d:16,ERd)	W	3	5	6		S	D					@(d:16+ERd)	V	@ERs	→	@(d:16+ERd)				—	—	⇕	⇕	0	—	
	OR.W @ERs,@(d:32,ERd)	W	4	5	7		S	D					@(d:32+ERd)	V	@ERs	→	@(d:32+ERd)				—	—	⇕	⇕	0	—	

論理演算命令 (47)

命令	ニーモニック	サイズ	命令長	実行 16 ビット命令フェッチ ステージ*	アドレッシングモード								オペレーション [#]					コンディションコード [#]											
					#Pxx	Pn	@ERn	@D(ERn)	@D(RnL,B/Rn,W/ERn,L)	@ERn@ERn+/@ERn+/@ERn	@aa:8/	—	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C				
															D	S	V									@ERs	→	@D(4/6+ERd)	ERs32-2→ERs32
OR	OR.W @ERs-, @ (d:2,ERd)	W	3	6	7								@ (2/4/6+ERd)	V	@ERs	→	@ (2/4/6+ERd)	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @ERs-, @ (d:16,ERd)	W	4	6	7								@ (d:16+ERd)	V	@ERs	→	@ (d:16+ERd)	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @ERs-, @ (d:32,ERd)	W	5	6	8								@ (d:32+ERd)	V	@ERs	→	@ (d:32+ERd)	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @ERs-, @ (d:16,Rd,B)	W	4	6	7								@ (d:16+Rd<<1)	V	@ERs	→	@ (d:16+Rd<<1)	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @ERs-, @ (d:16,Rd,W)	W	4	6	7								@ (d:16+Rd<<1)	V	@ERs	→	@ (d:16+Rd<<1)	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @ERs-, @ (d:16,ERd,L)	W	4	6	7								@ (d:16+ERd<<1)	V	@ERs	→	@ (d:16+ERd<<1)	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @ERs-, @ (d:32,Rd,B)	W	5	6	8								@ (d:32+Rd<<1)	V	@ERs	→	@ (d:32+Rd<<1)	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @ERs-, @ (d:32,Rd,W)	W	5	6	8								@ (d:32+Rd<<1)	V	@ERs	→	@ (d:32+Rd<<1)	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @ERs-, @ (d:32,ERd,L)	W	5	6	8								@ (d:32+ERd<<1)	V	@ERs	→	@ (d:32+ERd<<1)	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @ERs-, @aa:16	W	4	5	7								@aa:16	V	@ERs	→	@aa:16	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @ERs-, @aa:32	W	5	5	8								@aa:32	V	@ERs	→	@aa:32	ERs32-2→ERs32		—	—	⇕	⇕	0	—				
	OR.W @+ERs, @ERd	W	3	6	6							D	ERs32+2→ERs32	@ERd	V	@ERs	→	@ERd			—	—	⇕	⇕	0	—			
	OR.W @+ERs, @ERd+	W	3	6	6							SD	ERs32+2→ERs32	@ERd	V	@ERs	→	@ERd			ERd32+2→ERd32	—	—	⇕	⇕	0	—		
	OR.W @+ERs, @ERd-	W	3	6	6							SD	ERs32+2→ERs32	@ERd	V	@ERs	→	@ERd			ERd32-2→ERd32	—	—	⇕	⇕	0	—		
	OR.W @+ERs, @+ERd	W	3	7	7							SD	ERs32+2→ERs32	ERd32+2→ERd32	@ERd	V	@ERs	→	@ERd			—	—	⇕	⇕	0	—		
	OR.W @+ERs, @-ERd	W	3	7	7							SD	ERs32+2→ERs32	ERd32-2→ERd32	@ERd	V	@ERs	→	@ERd			—	—	⇕	⇕	0	—		
	OR.W @+ERs, @ (d:2,ERd)	W	3	7	7								ERs32+2→ERs32	@ (2/4/6+ERd)	V	@ERs	→	@ (2/4/6+ERd)				—	—	⇕	⇕	0	—		
	OR.W @+ERs, @ (d:16,ERd)	W	4	7	7								ERs32+2→ERs32	@ (d:16+ERd)	V	@ERs	→	@ (d:16+ERd)				—	—	⇕	⇕	0	—		
	OR.W @+ERs, @ (d:32,ERd)	W	5	7	8								ERs32+2→ERs32	@ (d:32+ERd)	V	@ERs	→	@ (d:32+ERd)				—	—	⇕	⇕	0	—		
	OR.W @+ERs, @ (d:16,Rd,B)	W	4	7	7								ERs32+2→ERs32	@ (d:16+Rd<<1)	V	@ERs	→	@ (d:16+Rd<<1)				—	—	⇕	⇕	0	—		
	OR.W @+ERs, @ (d:16,Rd,W)	W	4	7	7								ERs32+2→ERs32	@ (d:16+Rd<<1)	V	@ERs	→	@ (d:16+Rd<<1)				—	—	⇕	⇕	0	—		
	OR.W @+ERs, @ (d:16,ERd,L)	W	4	7	7								ERs32+2→ERs32	@ (d:16+ERd<<1)	V	@ERs	→	@ (d:16+ERd<<1)				—	—	⇕	⇕	0	—		
	OR.W @+ERs, @ (d:32,Rd,B)	W	5	7	8								ERs32+2→ERs32	@ (d:32+Rd<<1)	V	@ERs	→	@ (d:32+Rd<<1)				—	—	⇕	⇕	0	—		
	OR.W @+ERs, @ (d:32,Rd,W)	W	5	7	8								ERs32+2→ERs32	@ (d:32+Rd<<1)	V	@ERs	→	@ (d:32+Rd<<1)				—	—	⇕	⇕	0	—		
	OR.W @+ERs, @ (d:32,ERd,L)	W	5	7	8								ERs32+2→ERs32	@ (d:32+ERd<<1)	V	@ERs	→	@ (d:32+ERd<<1)				—	—	⇕	⇕	0	—		
	OR.W @+ERs, @aa:16	W	4	6	7								ERs32+2→ERs32	@aa:16	V	@ERs	→	@aa:16				—	—	⇕	⇕	0	—		
	OR.W @+ERs, @aa:32	W	5	6	8								ERs32+2→ERs32	@aa:32	V	@ERs	→	@aa:32				—	—	⇕	⇕	0	—		
	OR.W @-ERs, @ERd	W	3	6	6							D	ERs32-2→ERs32	@ERd	V	@ERs	→	@ERd				—	—	⇕	⇕	0	—		
	OR.W @-ERs, @ERd+	W	3	6	6							SD	ERs32-2→ERs32	@ERd	V	@ERs	→	@ERd				ERd32+2→ERd32	—	—	⇕	⇕	0	—	

論理演算命令 (49)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}												
				16ビット命令フェッチ ステート ^{b)}	#px	Rn	@ERn	@(d,ERn)	@(d,RnL,B/Rn,W/ERn,L)	@ERn+/@ERn-/@ERn+/@ERn-		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
														オペレーション3															
														16ビット命令フェッチ ステート ^{b)}	#px	Rn													
OR	OR.W @(d:2,ERs),@aa:32	W	5 6 8										@aa:32	V	@(2/4/6+ERs)	→	@aa:32							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@ERd	W	4 6 7			D	S						@ERd	V	@(d:16+ERs)	→	@ERd							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@ERd+	W	4 6 7				S	D					@ERd	V	@(d:16+ERs)	→	@ERd			ERd32+2→ERd32				—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@ERd-	W	4 6 7				S	D					@ERd	V	@(d:16+ERs)	→	@ERd			ERd32-2→ERd32				—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@+ERd	W	4 7 8				S	D			ERd32+2→ERd32		@ERd	V	@(d:16+ERs)	→	@ERd							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@-ERd	W	4 7 8				S	D			ERd32-2→ERd32		@ERd	V	@(d:16+ERs)	→	@ERd							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@(d:2,ERd)	W	4 7 8				SD						@(2/4/6+ERd)	V	@(d:16+ERs)	→	@(2/4/6+ERd)							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@(d:16,ERd)	W	5 7 8				SD						@(d:16+ERd)	V	@(d:16+ERs)	→	@(d:16+ERd)							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@(d:32,ERd)	W	6 7 9				SD						@(d:32+ERd)	V	@(d:16+ERs)	→	@(d:32+ERd)							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@(d:16,Rd.B)	W	5 7 8				S	D					@(d:16+RdL<<1)	V	@(d:16+ERs)	→	@(d:16+RdL<<1)							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@(d:16,Rd.W)	W	5 7 8				S	D					@(d:16+Rd<<1)	V	@(d:16+ERs)	→	@(d:16+Rd<<1)							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@(d:16,ERdL)	W	5 7 8				S	D					@(d:16+ERd<<1)	V	@(d:16+ERs)	→	@(d:16+ERd<<1)							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@(d:32,Rd.B)	W	6 7 9				S	D					@(d:32+RdL<<1)	V	@(d:16+ERs)	→	@(d:32+RdL<<1)							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@(d:32,Rd.W)	W	6 7 9				S	D					@(d:32+Rd<<1)	V	@(d:16+ERs)	→	@(d:32+Rd<<1)							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@(d:32,ERdL)	W	6 7 9				S	D					@(d:32+ERd<<1)	V	@(d:16+ERs)	→	@(d:32+ERd<<1)							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@aa:16	W	5 6 8				S	D					@aa:16	V	@(d:16+ERs)	→	@aa:16							—	—	↑	↓	0	—
	OR.W @(d:16,ERs),@aa:32	W	6 6 9				S	D					@aa:32	V	@(d:16+ERs)	→	@aa:32							—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@ERd	W	5 6 8			D	S						@ERd	V	@(d:32+ERs)	→	@ERd							—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@ERd+	W	5 6 8				S	D					@ERd	V	@(d:32+ERs)	→	@ERd			ERd32+2→ERd32				—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@ERd-	W	5 6 8				S	D					@ERd	V	@(d:32+ERs)	→	@ERd			ERd32-2→ERd32				—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@+ERd	W	5 7 9				S	D			ERd32+2→ERd32		@ERd	V	@(d:32+ERs)	→	@ERd							—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@-ERd	W	5 7 9				S	D			ERd32-2→ERd32		@ERd	V	@(d:32+ERs)	→	@ERd							—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@(d:2,ERd)	W	5 7 9				SD						@(2/4/6+ERd)	V	@(d:32+ERs)	→	@(2/4/6+ERd)							—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@(d:16,ERd)	W	6 7 9				SD						@(d:16+ERd)	V	@(d:32+ERs)	→	@(d:16+ERd)							—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@(d:32,ERd)	W	7 7 10				SD						@(d:32+ERd)	V	@(d:32+ERs)	→	@(d:32+ERd)							—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@(d:16,Rd.B)	W	6 7 9				S	D					@(d:16+RdL<<1)	V	@(d:32+ERs)	→	@(d:16+RdL<<1)							—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@(d:16,Rd.W)	W	6 7 9				S	D					@(d:16+Rd<<1)	V	@(d:32+ERs)	→	@(d:16+Rd<<1)							—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@(d:16,ERdL)	W	6 7 9				S	D					@(d:16+ERd<<1)	V	@(d:32+ERs)	→	@(d:16+ERd<<1)							—	—	↑	↓	0	—
	OR.W @(d:32,ERs),@(d:32,Rd.B)	W	7 7 10				S	D					@(d:32+RdL<<1)	V	@(d:32+ERs)	→	@(d:32+RdL<<1)							—	—	↑	↓	0	—

論理演算命令 (52)

命令	ニーモニック	サイズ 命令長	実行 最小値 16ビット命令フランチ ステータス	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}								
				#xx	Rn	@ERn	@(d,ERn)	@(d,RnL/B/Rn,WERnL)	@ERn/@ERn+/@ERn+/@ERn	@aa:8/		オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C
														→	←	↔								
OR	OR.W @(d:32,Rs.B),@(d:16,ERd)	W	6	7	9			D	S				@(d:16+ERd)	V	@(d:32+RsL<<1)	→	@(d:16+ERd)				↔	0	—	
	OR.W @(d:32,Rs.B),@(d:32,ERd)	W	7	7	10			D	S				@(d:32+ERd)	V	@(d:32+RsL<<1)	→	@(d:32+ERd)				↔	0	—	
	OR.W @(d:32,Rs.B),@(d:16,Rd.B)	W	6	7	9			SD					@(d:16+RdL<<1)	V	@(d:32+RsL<<1)	→	@(d:16+RdL<<1)				↔	0	—	
	OR.W @(d:32,Rs.B),@(d:16,Rd.W)	W	6	7	9			SD					@(d:16+Rd<<1)	V	@(d:32+RsL<<1)	→	@(d:16+Rd<<1)				↔	0	—	
	OR.W @(d:32,Rs.B),@(d:16,ERd.L)	W	6	7	9			SD					@(d:16+ERd<<1)	V	@(d:32+RsL<<1)	→	@(d:16+ERd<<1)				↔	0	—	
	OR.W @(d:32,Rs.B),@(d:32,Rd.B)	W	7	7	10			SD					@(d:32+RdL<<1)	V	@(d:32+RsL<<1)	→	@(d:32+RdL<<1)				↔	0	—	
	OR.W @(d:32,Rs.B),@(d:32,Rd.W)	W	7	7	10			SD					@(d:32+Rd<<1)	V	@(d:32+RsL<<1)	→	@(d:32+Rd<<1)				↔	0	—	
	OR.W @(d:32,Rs.B),@(d:32,ERd.L)	W	7	7	10			SD					@(d:32+ERd<<1)	V	@(d:32+RsL<<1)	→	@(d:32+ERd<<1)				↔	0	—	
	OR.W @(d:32,Rs.B),@aa:16	W	6	6	9				S	D			@aa:16	V	@(d:32+RsL<<1)	→	@aa:16				↔	0	—	
	OR.W @(d:32,Rs.B),@aa:32	W	7	6	10				S	D			@aa:32	V	@(d:32+RsL<<1)	→	@aa:32				↔	0	—	
	OR.W @(d:32,Rs.W),@ERd	W	5	6	8			D	S				@ERd	V	@(d:32+Rs<<1)	→	@ERd				↔	0	—	
	OR.W @(d:32,Rs.W),@ERd+	W	5	6	8				S	D			@ERd	V	@(d:32+Rs<<1)	→	@ERd	ERd32+2→ERd32				↔	0	—
	OR.W @(d:32,Rs.W),@ERd-	W	5	6	8				S	D			@ERd	V	@(d:32+Rs<<1)	→	@ERd	ERd32-2→ERd32				↔	0	—
	OR.W @(d:32,Rs.W),@+ERd	W	5	7	9				S	D		ERd32+2→ERd32	@ERd	V	@(d:32+Rs<<1)	→	@ERd				↔	0	—	
	OR.W @(d:32,Rs.W),@-ERd	W	5	7	9				S	D		ERd32-2→ERd32	@ERd	V	@(d:32+Rs<<1)	→	@ERd				↔	0	—	
	OR.W @(d:32,Rs.W),@(d:2,ERd)	W	5	7	9			D	S				@(2/4/6+ERd)	V	@(d:32+Rs<<1)	→	@(2/4/6+ERd)				↔	0	—	
	OR.W @(d:32,Rs.W),@(d:16,ERd)	W	6	7	9			D	S				@(d:16+ERd)	V	@(d:32+Rs<<1)	→	@(d:16+ERd)				↔	0	—	
	OR.W @(d:32,Rs.W),@(d:32,ERd)	W	7	7	10			D	S				@(d:32+ERd)	V	@(d:32+Rs<<1)	→	@(d:32+ERd)				↔	0	—	
	OR.W @(d:32,Rs.W),@(d:16,Rd.B)	W	6	7	9				SD				@(d:16+RdL<<1)	V	@(d:32+Rs<<1)	→	@(d:16+RdL<<1)				↔	0	—	
	OR.W @(d:32,Rs.W),@(d:16,Rd.W)	W	6	7	9				SD				@(d:16+Rd<<1)	V	@(d:32+Rs<<1)	→	@(d:16+Rd<<1)				↔	0	—	
	OR.W @(d:32,Rs.W),@(d:16,ERdL)	W	6	7	9				SD				@(d:16+ERd<<1)	V	@(d:32+Rs<<1)	→	@(d:16+ERd<<1)				↔	0	—	
	OR.W @(d:32,Rs.W),@(d:32,Rd.B)	W	7	7	10				SD				@(d:32+RdL<<1)	V	@(d:32+Rs<<1)	→	@(d:32+RdL<<1)				↔	0	—	
	OR.W @(d:32,Rs.W),@(d:32,Rd.W)	W	7	7	10				SD				@(d:32+Rd<<1)	V	@(d:32+Rs<<1)	→	@(d:32+Rd<<1)				↔	0	—	
	OR.W @(d:32,Rs.W),@(d:32,ERdL)	W	7	7	10				SD				@(d:32+ERd<<1)	V	@(d:32+Rs<<1)	→	@(d:32+ERd<<1)				↔	0	—	
	OR.W @(d:32,Rs.W),@aa:16	W	6	6	9				S	D			@aa:16	V	@(d:32+Rs<<1)	→	@aa:16				↔	0	—	
	OR.W @(d:32,Rs.W),@aa:32	W	7	6	10				S	D			@aa:32	V	@(d:32+Rs<<1)	→	@aa:32				↔	0	—	
	OR.W @(d:32,ERs.L),@ERd	W	5	6	8			D	S				@ERd	V	@(d:16+ERs<<1)	→	@ERd				↔	0	—	
	OR.W @(d:32,ERs.L),@ERd+	W	5	6	8				S	D			@ERd	V	@(d:16+ERs<<1)	→	@ERd	ERd32+2→ERd32				↔	0	—
	OR.W @(d:32,ERs.L),@ERd-	W	5	6	8				S	D			@ERd	V	@(d:16+ERs<<1)	→	@ERd	ERd32-2→ERd32				↔	0	—

論理演算命令 (54)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}							
					16ビット命令フランチ #xx	Rn	Rn	@(Rn)	@(d,Rn,B/Rn,WRn,L)	@(ERn)/@ERn+/@ERn-/@ERn	@aa:8/	オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C			
OR	OR.W @aa:32,@ERd	W	4	4	7			D			S			@ERd	V @aa:32	→ @ERd				—	—	—	—	—	—
	OR.W @aa:32,@ERd+	W	4	4	7					D	S			@ERd	V @aa:32	→ @ERd				—	—	—	—	—	—
	OR.W @aa:32,@ERd-	W	4	4	7						D	S		@ERd	V @aa:32	→ @ERd				—	—	—	—	—	—
	OR.W @aa:32,@+ERd	W	4	5	8						D	S		ERd32+2→ERd32	@ERd	V @aa:32	→ @ERd				—	—	—	—	—
	OR.W @aa:32,@-ERd	W	4	5	8						D	S		ERd32-2→ERd32	@ERd	V @aa:32	→ @ERd				—	—	—	—	—
	OR.W @aa:32,@(d,2,ERd)	W	4	5	8			D			S			@(2/4/6+ERd)	V @aa:32	→ @(2/4/6+ERd)				—	—	—	—	—	—
	OR.W @aa:32,@(d:16,ERd)	W	5	5	8				D		S			@(d:16+ERd)	V @aa:32	→ @(d:16+ERd)				—	—	—	—	—	—
	OR.W @aa:32,@(d:32,ERd)	W	6	5	9					D	S			@(d:32+ERd)	V @aa:32	→ @(d:32+ERd)				—	—	—	—	—	—
	OR.W @aa:32,@(d:16,Rd,B)	W	5	5	8					D	S			@(d:16+RdL<<1)	V @aa:32	→ @(d:16+RdL<<1)				—	—	—	—	—	—
	OR.W @aa:32,@(d:16,Rd,W)	W	5	5	8						D	S		@(d:16+Rd<<1)	V @aa:32	→ @(d:16+Rd<<1)				—	—	—	—	—	—
	OR.W @aa:32,@(d:16,ERd,L)	W	5	5	8					D	S			@(d:16+ERd<<1)	V @aa:32	→ @(d:16+ERd<<1)				—	—	—	—	—	—
	OR.W @aa:32,@(d:32,Rd,B)	W	6	5	9					D	S			@(d:32+RdL<<1)	V @aa:32	→ @(d:32+RdL<<1)				—	—	—	—	—	—
	OR.W @aa:32,@(d:32,Rd,W)	W	6	5	9						D	S		@(d:32+Rd<<1)	V @aa:32	→ @(d:32+Rd<<1)				—	—	—	—	—	—
	OR.W @aa:32,@(d:32,ERd,L)	W	6	5	9						D	S		@(d:32+ERd<<1)	V @aa:32	→ @(d:32+ERd<<1)				—	—	—	—	—	—
	OR.W @aa:32,@aa:16	W	5	4	8							SD		@aa:16	V @aa:32	→ @aa:16				—	—	—	—	—	—
	OR.W @aa:32,@aa:32	W	6	4	9								SD	@aa:32	V @aa:32	→ @aa:32				—	—	—	—	—	—
	OR.L #xx:16,ERd	L	2	1	2	S		D						ERd32	V #xx:16	→ ERd32				—	—	—	—	—	—
	OR.L #xx:32,ERd	L	3	1	3	S		D						ERd32	V #xx	→ ERd32				—	—	—	—	—	—
	OR.L #xx:16,@ERd	L	3	4	5	S			D					@ERd	V #xx:16	→ @ERd				—	—	—	—	—	—
	OR.L #xx:16,@ERd+	L	3	4	5	S				D				@ERd	V #xx:16	→ @ERd				—	—	—	—	—	—
	OR.L #xx:16,@ERd-	L	3	4	5	S					D			@ERd	V #xx:16	→ @ERd				—	—	—	—	—	—
	OR.L #xx:16,@+ERd	L	3	5	5	S					D			ERd32+4→ERd32	@ERd	V #xx:16	→ @ERd				—	—	—	—	—
	OR.L #xx:16,@-ERd	L	3	5	5	S					D			ERd32-4→ERd32	@ERd	V #xx:16	→ @ERd				—	—	—	—	—
	OR.L #xx:16,@(d,2,ERd)	L	3	5	5	S			D					@(4/8/12+ERd)	V #xx:16	→ @(4/8/12+ERd)				—	—	—	—	—	—
	OR.L #xx:16,@(d:16,ERd)	L	4	5	6	S				D				@(d:16+ERd)	V #xx:16	→ @(d:16+ERd)				—	—	—	—	—	—
	OR.L #xx:16,@(d:32,ERd)	L	5	5	7	S					D			@(d:32+ERd)	V #xx:16	→ @(d:32+ERd)				—	—	—	—	—	—
	OR.L #xx:16,@(d:16,Rd,B)	L	4	5	6	S					D			@(d:16+RdL<<2)	V #xx:16	→ @(d:16+RdL<<2)				—	—	—	—	—	—
	OR.L #xx:16,@(d:16,Rd,W)	L	4	5	6	S						D		@(d:16+Rd<<2)	V #xx:16	→ @(d:16+Rd<<2)				—	—	—	—	—	—
	OR.L #xx:16,@(d:16,ERd,L)	L	4	5	6	S						D		@(d:16+ERd<<2)	V #xx:16	→ @(d:16+ERd<<2)				—	—	—	—	—	—

論理演算命令 (55)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フロッツ #xx	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}						
					Rn	@ERn	@(d,ERn)	@d,RnL,B/Rn,W/ERn,L	@ERn,@ERn+,@ERn+,@ERn	@aa:8/		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
														オペレーション3	オペレーション3	オペレーション3								
OR	OR.L #xx:16,@(d:32,Rd,B)	L 5 5 7 S																	↓	0	—			
	OR.L #xx:16,@(d:32,Rd,W)	L 5 5 7 S																	↓	0	—			
	OR.L #xx:16,@(d:32,ERd,L)	L 5 5 7 S																	↓	0	—			
	OR.L #xx:16,@aa:16	L 4 4 6 S																	↓	0	—			
	OR.L #xx:16,@aa:32	L 5 4 7 S																	↓	0	—			
	OR.L #xx:32,@ERd	L 4 4 6 S																	↓	0	—			
	OR.L #xx:32,@ERd+	L 4 4 6 S																	↓	0	—			
	OR.L #xx:32,@ERd-	L 4 4 6 S																	↓	0	—			
	OR.L #xx:32,@+ERd	L 4 5 6 S																	↓	0	—			
	OR.L #xx:32,@-ERd	L 4 5 6 S																	↓	0	—			
	OR.L #xx:32,@(d:2,ERd)	L 4 5 6 S																	↓	0	—			
	OR.L #xx:32,@(d:16,ERd)	L 5 5 7 S																	↓	0	—			
	OR.L #xx:32,@(d:32,ERd)	L 6 5 8 S																	↓	0	—			
	OR.L #xx:32,@(d:16,Rd,B)	L 5 5 7 S																	↓	0	—			
	OR.L #xx:32,@(d:16,Rd,W)	L 5 5 7 S																	↓	0	—			
	OR.L #xx:32,@(d:16,ERd,L)	L 5 5 7 S																	↓	0	—			
	OR.L #xx:32,@(d:32,Rd,B)	L 6 5 8 S																	↓	0	—			
	OR.L #xx:32,@(d:32,Rd,W)	L 6 5 8 S																	↓	0	—			
	OR.L #xx:32,@(d:32,ERd,L)	L 6 5 8 S																	↓	0	—			
	OR.L #xx:32,@aa:16	L 5 4 7 S																	↓	0	—			
	OR.L #xx:32,@aa:32	L 6 4 8 S																	↓	0	—			
	OR.L ERs,ERd	L 2 2 2 SD																	↓	0	—			
	OR.L ERs,@ERd	L 2 4 4 S D																	↓	0	—			
	OR.L ERs,@ERd+	L 2 4 4 S																	↓	0	—			
	OR.L ERs,@ERd-	L 2 4 4 S																	↓	0	—			
	OR.L ERs,@+ERd	L 2 5 5 S																	↓	0	—			
	OR.L ERs,@-ERd	L 2 5 5 S																	↓	0	—			
	OR.L ERs,@(d:2,ERd)	L 2 5 5 S D																	↓	0	—			
	OR.L ERs,@(d:16,ERd)	L 3 5 5 S																	↓	0	—			

2. 各命令の説明

論理演算命令 (56)

命令	ニーモニック	サイズ	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}															
			実行 ステータス		16ビット命令フロッパ		Rn	@ERN	@ERNL	@ERNL/ERNL/ERNL @ERNL/ERNL/ERNL	@ERN/ERN/ERN/ERN/ERN/ERN	@ERN/ERN/ERN/ERN/ERN/ERN	@aa:8		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C						
			命令長	最小値	#xx	S											D	S	D									S	D	V	ERs	→	@(d:32+ERd)
OR	OR.L ERs, @(d:32,ERd)	L	4	5	6		S		D							@(d:32+ERd)	V	ERs	→	@(d:32+ERd)								—	—	—	⇄	0	—
	OR.L ERs, @(d:16,Rd,B)	L	3	5	5		S		D							@(d:16+RdL<<2)	V	ERs	→	@(d:16+RdL<<2)								—	—	—	⇄	0	—
	OR.L ERs, @(d:16,Rd,W)	L	3	5	5		S		D							@(d:16+Rd<<2)	V	ERs	→	@(d:16+Rd<<2)								—	—	—	⇄	0	—
	OR.L ERs, @(d:16,ERd,L)	L	3	5	5		S		D							@(d:16+ERd<<2)	V	ERs	→	@(d:16+ERd<<2)								—	—	—	⇄	0	—
	OR.L ERs, @(d:32,Rd,B)	L	4	5	6		S		D							@(d:32+RdL<<2)	V	ERs	→	@(d:32+RdL<<2)								—	—	—	⇄	0	—
	OR.L ERs, @(d:32,Rd,W)	L	4	5	6		S		D							@(d:32+Rd<<2)	V	ERs	→	@(d:32+Rd<<2)								—	—	—	⇄	0	—
	OR.L ERs, @(d:32,ERd,L)	L	4	5	6		S		D							@(d:32+ERd<<2)	V	ERs	→	@(d:32+ERd<<2)								—	—	—	⇄	0	—
	OR.L ERs, @aa:16	L	3	4	5		S					D				@aa:16	V	ERs	→	@aa:16								—	—	—	⇄	0	—
	OR.L ERs, @aa:32	L	4	4	6		S					D				@aa:32	V	ERs	→	@aa:32								—	—	—	⇄	0	—
	OR.L @ERs, ERd	L	2	3	3		D	S								ERd32	V	@ERs	→	ERd32								—	—	—	⇄	0	—
	OR.L @ERs+, ERd	L	2	3	3		D				S					ERd32	V	@ERs	→	ERd32	ERs32+4→ERs32							—	—	—	⇄	0	—
	OR.L @ERs-, ERd	L	2	3	3		D				S					ERd32	V	@ERs	→	ERd32	ERs32-4→ERs32							—	—	—	⇄	0	—
	OR.L @+ERs, ERd	L	2	4	4		D				S			ERs32+4→ERs32		ERd32	V	@ERs	→	ERd32							—	—	—	⇄	0	—	
	OR.L @-ERs, ERd	L	2	4	4		D				S			ERs32-4→ERs32		ERd32	V	@ERs	→	ERd32							—	—	—	⇄	0	—	
	OR.L @(d:2,ERs), ERd	L	2	4	4		D	S								ERd32	V	@(4/8/12+ERs)	→	ERd32							—	—	—	⇄	0	—	
	OR.L @(d:16,ERs), ERd	L	3	4	4		D	S								ERd32	V	@(d:16+ERs)	→	ERd32							—	—	—	⇄	0	—	
	OR.L @(d:32,ERs), ERd	L	4	4	5		D	S								ERd32	V	@(d:32+ERs)	→	ERd32							—	—	—	⇄	0	—	
	OR.L @(d:16,Rs,B), ERd	L	3	4	4		D		S							ERd32	V	@(d:16+RsL<<2)	→	ERd32							—	—	—	⇄	0	—	
	OR.L @(d:16,Rs,W), ERd	L	3	4	4		D		S							ERd32	V	@(d:16+Rs<<2)	→	ERd32							—	—	—	⇄	0	—	
	OR.L @(d:16,ERs,L), ERd	L	3	4	4		D		S							ERd32	V	@(d:16+ERs<<2)	→	ERd32							—	—	—	⇄	0	—	
	OR.L @(d:32,Rs,B), ERd	L	4	4	5		D		S							ERd32	V	@(d:32+RsL<<2)	→	ERd32							—	—	—	⇄	0	—	
	OR.L @(d:32,Rs,W), ERd	L	4	4	5		D		S							ERd32	V	@(d:32+Rs<<2)	→	ERd32							—	—	—	⇄	0	—	
	OR.L @(d:32,ERs,L), ERd	L	4	4	5		D		S							ERd32	V	@(d:32+ERs<<2)	→	ERd32							—	—	—	⇄	0	—	
	OR.L @aa:16, ERd	L	3	3	4		D				S					ERd32	V	@aa:16	→	ERd32							—	—	—	⇄	0	—	
	OR.L @aa:32, ERd	L	4	3	5		D				S					ERd32	V	@aa:32	→	ERd32							—	—	—	⇄	0	—	
	OR.L @ERs, @ERd	L	3	5	6			SD								@ERd	V	@ERs	→	@ERd							—	—	—	⇄	0	—	
	OR.L @ERs, @ERd+	L	3	5	6			S		D						@ERd	V	@ERs	→	@ERd	ERd32+4→ERd32						—	—	—	⇄	0	—	
	OR.L @ERs, @ERd-	L	3	5	6			S		D						@ERd	V	@ERs	→	@ERd	ERd32-4→ERd32						—	—	—	⇄	0	—	
	OR.L @ERs, @+ERd	L	3	6	7			S		D					ERd32+4→ERd32	@ERd	V	@ERs	→	@ERd							—	—	—	⇄	0	—	

論理演算命令 (58)

命令	ニーモニック	サイズ	命令長 [サイクル]	最小値 [ワード]	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}										
					#xx	Rn	@ERn	@RnL/B/Rn.W/ERn.L	@ERn/@ERn+/@ERn-/@ERn	#aaa/B	オペレーション1			オペレーション2			オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
OR	OR.L @ERs-, @ERd+	L	3	5	6								SD				@ERd	V	@ERs	→	@ERd	ERs32-4→ERs32	ERd32+4→ERd32	—	—	⇄	⇄	0	—	
	OR.L @ERs-, @ERd-	L	3	5	6								SD				@ERd	V	@ERs	→	@ERd	ERs32-4→ERs32	ERd32-4→ERd32	—	—	⇄	⇄	0	—	
	OR.L @ERs-, @+ERd	L	3	6	7								SD		ERd32+4→ERd32		@ERd	V	@ERs	→	@ERd	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @-ERd	L	3	6	7								SD		ERd32-4→ERd32		@ERd	V	@ERs	→	@ERd	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @(d,2,ERd)	L	3	6	7								S				@(4/8/12+ERd)	V	@ERs	→	@(4/8/12+ERd)	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @(d,16,ERd)	L	4	6	7					D			S				@(d,16+ERd)	V	@ERs	→	@(d,16+ERd)	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @(d,32,ERd)	L	5	6	8					D			S				@(d,32+ERd)	V	@ERs	→	@(d,32+ERd)	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @(d,16,Rd,B)	L	4	6	7						D		S				@(d,16+Rd<<2)	V	@ERs	→	@(d,16+Rd<<2)	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @(d,16,Rd,W)	L	4	6	7							D	S				@(d,16+Rd<<2)	V	@ERs	→	@(d,16+Rd<<2)	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @(d,16,ERd,L)	L	4	6	7							D	S				@(d,16+ERd<<2)	V	@ERs	→	@(d,16+ERd<<2)	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @(d,32,Rd,B)	L	5	6	8							D	S				@(d,32+Rd<<2)	V	@ERs	→	@(d,32+Rd<<2)	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @(d,32,Rd,W)	L	5	6	8								D	S			@(d,32+Rd<<2)	V	@ERs	→	@(d,32+Rd<<2)	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @(d,32,ERd,L)	L	5	6	8								D	S			@(d,32+ERd<<2)	V	@ERs	→	@(d,32+ERd<<2)	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @aa:16	L	4	5	7								S	D			@aa:16	V	@ERs	→	@aa:16	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @ERs-, @aa:32	L	5	5	8								S	D			@aa:32	V	@ERs	→	@aa:32	ERs32-4→ERs32		—	—	⇄	⇄	0	—	
	OR.L @+ERs, @ERd	L	3	6	6						D		S		ERs32+4→ERs32		@ERd	V	@ERs	→	@ERd			—	—	⇄	⇄	0	—	
	OR.L @+ERs, @ERd+	L	3	6	6								SD		ERs32+4→ERs32		@ERd	V	@ERs	→	@ERd		ERd32+4→ERd32	—	—	⇄	⇄	0	—	
	OR.L @+ERs, @ERd-	L	3	6	6								SD		ERs32+4→ERs32		@ERd	V	@ERs	→	@ERd		ERd32-4→ERd32	—	—	⇄	⇄	0	—	
	OR.L @+ERs, @+ERd	L	3	7	7								SD		ERs32+4→ERs32	ERd32+4→ERd32	@ERd	V	@ERs	→	@ERd			—	—	⇄	⇄	0	—	
	OR.L @+ERs, @-ERd	L	3	7	7								SD		ERs32+4→ERs32	ERd32-4→ERd32	@ERd	V	@ERs	→	@ERd			—	—	⇄	⇄	0	—	
	OR.L @+ERs, @(d,2,ERd)	L	3	7	7							D	S		ERs32+4→ERs32		@(4/8/12+ERd)	V	@ERs	→	@(4/8/12+ERd)			—	—	⇄	⇄	0	—	
	OR.L @+ERs, @(d,16,ERd)	L	4	7	7						D		S		ERs32+4→ERs32		@(d,16+ERd)	V	@ERs	→	@(d,16+ERd)			—	—	⇄	⇄	0	—	
	OR.L @+ERs, @(d,32,ERd)	L	5	7	8							D	S		ERs32+4→ERs32		@(d,32+ERd)	V	@ERs	→	@(d,32+ERd)			—	—	⇄	⇄	0	—	
	OR.L @+ERs, @(d,16,Rd,B)	L	4	7	7							D	S		ERs32+4→ERs32		@(d,16+RdL<<2)	V	@ERs	→	@(d,16+RdL<<2)			—	—	⇄	⇄	0	—	
	OR.L @+ERs, @(d,16,Rd,W)	L	4	7	7								D	S		ERs32+4→ERs32		@(d,16+Rd<<2)	V	@ERs	→	@(d,16+Rd<<2)			—	—	⇄	⇄	0	—
	OR.L @+ERs, @(d,16,ERd,L)	L	4	7	7								D	S		ERs32+4→ERs32		@(d,16+ERd<<2)	V	@ERs	→	@(d,16+ERd<<2)			—	—	⇄	⇄	0	—
	OR.L @+ERs, @(d,32,Rd,B)	L	5	7	8								D	S		ERs32+4→ERs32		@(d,32+RdL<<2)	V	@ERs	→	@(d,32+RdL<<2)			—	—	⇄	⇄	0	—
	OR.L @+ERs, @(d,32,Rd,W)	L	5	7	8								D	S		ERs32+4→ERs32		@(d,32+Rd<<2)	V	@ERs	→	@(d,32+Rd<<2)			—	—	⇄	⇄	0	—
	OR.L @+ERs, @(d,32,ERd,L)	L	5	7	8								D	S		ERs32+4→ERs32		@(d,32+ERd<<2)	V	@ERs	→	@(d,32+ERd<<2)			—	—	⇄	⇄	0	—

論理演算命令 (59)

命令	ニーモニック	サイズ	命令長 最小値	実行 16ビット命令フレッチャ ステータス	アドレッシングモード								オペレーション*					コンディショニングコード*									
					#Px	Rn	@ERn	@(<u>d</u> ,Rn)	@(<u>d</u> ,Rn,B/Rn,W/ERn,L)	@ERn+/@ERn+/@ERn+/@ERn	@aa:8/	—	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
															V	@ERs	→ @aa:16										
OR	OR.L @+ERs, @aa:16	L	4	6	7					S	D		ERs32+4→ERs32		@aa:16	V	@ERs	→	@aa:16	—	—	—	—	—	—	—	—
	OR.L @+ERs, @aa:32	L	5	6	8					S	D		ERs32+4→ERs32		@aa:32	V	@ERs	→	@aa:32	—	—	—	—	—	—	—	—
	OR.L @-ERs, @ERd	L	3	6	6				D	S			ERs32+4→ERs32		@ERd	V	@ERs	→	@ERd	—	—	—	—	—	—	—	—
	OR.L @-ERs, @ERd+	L	3	6	6					SD			ERs32+4→ERs32		@ERd	V	@ERs	→	@ERd	ERd32+4→ERd32	—	—	—	—	—	—	—
	OR.L @-ERs, @ERd-	L	3	6	6					SD			ERs32+4→ERs32		@ERd	V	@ERs	→	@ERd	ERd32+4→ERd32	—	—	—	—	—	—	—
	OR.L @-ERs, @+ERd	L	3	7	7					SD		ERd32+4→ERd32	ERd32+4→ERd32	@ERd	V	@ERs	→	@ERd	—	—	—	—	—	—	—	—	
	OR.L @-ERs, @-ERd	L	3	7	7					SD		ERd32+4→ERd32	ERd32+4→ERd32	@ERd	V	@ERs	→	@ERd	—	—	—	—	—	—	—	—	
	OR.L @-ERs, @(d:2,ERd)	L	3	7	7				D	S			ERs32+4→ERs32		@(4/8/12+ERd)	V	@ERs	→	@(4/8/12+ERd)	—	—	—	—	—	—	—	
	OR.L @-ERs, @(d:16,ERd)	L	4	7	7				D	S			ERs32+4→ERs32		@(d:16+ERd)	V	@ERs	→	@(d:16+ERd)	—	—	—	—	—	—	—	
	OR.L @-ERs, @(d:32,ERd)	L	5	7	8				D	S			ERs32+4→ERs32		@(d:32+ERd)	V	@ERs	→	@(d:32+ERd)	—	—	—	—	—	—	—	
	OR.L @-ERs, @(d:16,Rd,B)	L	4	7	7				D	S			ERs32+4→ERs32		@(d:16+Rd<<2)	V	@ERs	→	@(d:16+Rd<<2)	—	—	—	—	—	—	—	
	OR.L @-ERs, @(d:16,Rd,W)	L	4	7	7				D	S			ERs32+4→ERs32		@(d:16+Rd<<2)	V	@ERs	→	@(d:16+Rd<<2)	—	—	—	—	—	—	—	
	OR.L @-ERs, @(d:16,ERd,L)	L	4	7	7					D	S		ERs32+4→ERs32		@(d:16+ERd<<2)	V	@ERs	→	@(d:16+ERd<<2)	—	—	—	—	—	—	—	
	OR.L @-ERs, @(d:32,Rd,B)	L	5	7	8				D	S			ERs32+4→ERs32		@(d:32+Rd<<2)	V	@ERs	→	@(d:32+Rd<<2)	—	—	—	—	—	—	—	
	OR.L @-ERs, @(d:32,Rd,W)	L	5	7	8				D	S			ERs32+4→ERs32		@(d:32+Rd<<2)	V	@ERs	→	@(d:32+Rd<<2)	—	—	—	—	—	—	—	
	OR.L @-ERs, @(d:32,ERd,L)	L	5	7	8					D	S		ERs32+4→ERs32		@(d:32+ERd<<2)	V	@ERs	→	@(d:32+ERd<<2)	—	—	—	—	—	—	—	
	OR.L @-ERs, @aa:16	L	4	6	7					S	D		ERs32+4→ERs32		@aa:16	V	@ERs	→	@aa:16	—	—	—	—	—	—	—	
	OR.L @-ERs, @aa:32	L	5	6	8					S	D		ERs32+4→ERs32		@aa:32	V	@ERs	→	@aa:32	—	—	—	—	—	—	—	
	OR.L @(d:2,ERs), @ERd	L	3	6	6				D	S					@ERd	V	@(4/8/12+ERs)	→	@ERd	—	—	—	—	—	—	—	
	OR.L @(d:2,ERs), @ERd+	L	3	6	6					S	D				@ERd	V	@(4/8/12+ERs)	→	@ERd	ERd32+4→ERd32	—	—	—	—	—	—	
	OR.L @(d:2,ERs), @ERd-	L	3	6	6					S	D				@ERd	V	@(4/8/12+ERs)	→	@ERd	ERd32+4→ERd32	—	—	—	—	—	—	
	OR.L @(d:2,ERs), @+ERd	L	3	7	7					S	D		ERd32+4→ERd32	@ERd	V	@(4/8/12+ERs)	→	@ERd	—	—	—	—	—	—	—		
	OR.L @(d:2,ERs), @-ERd	L	3	7	7					S	D		ERd32+4→ERd32	@ERd	V	@(4/8/12+ERs)	→	@ERd	—	—	—	—	—	—	—		
	OR.L @(d:2,ERs), @(d:2,ERd)	L	3	7	7					SD					@(4/8/12+ERd)	V	@(4/8/12+ERs)	→	@(4/8/12+ERd)	—	—	—	—	—	—	—	
	OR.L @(d:2,ERs), @(d:16,ERd)	L	4	7	7					SD					@(d:16+ERd)	V	@(4/8/12+ERs)	→	@(d:16+ERd)	—	—	—	—	—	—	—	
	OR.L @(d:2,ERs), @(d:32,ERd)	L	5	7	8					SD					@(d:32+ERd)	V	@(4/8/12+ERs)	→	@(d:32+ERd)	—	—	—	—	—	—	—	
	OR.L @(d:2,ERs), @(d:16,Rd,B)	L	4	7	7					S	D				@(d:16+Rd<<2)	V	@(4/8/12+ERs)	→	@(d:16+Rd<<2)	—	—	—	—	—	—	—	
	OR.L @(d:2,ERs), @(d:16,Rd,W)	L	4	7	7					S	D				@(d:16+Rd<<2)	V	@(4/8/12+ERs)	→	@(d:16+Rd<<2)	—	—	—	—	—	—	—	
	OR.L @(d:2,ERs), @(d:16,ERd,L)	L	4	7	7					S	D				@(d:16+ERd<<2)	V	@(4/8/12+ERs)	→	@(d:16+ERd<<2)	—	—	—	—	—	—	—	

論理演算命令 (61)

命令	ニーモニック	サイズ 命令長 最小値 16ビット命令フェッチ ステータス	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}												
			実行 スタ	Rn	@Rn	@Rn (!Rn)	@Rn, B/Rn, W/Rn, L	@Rn +@ERn +@ERn	@aa:8/	Rn	Rn	Rn	Rn	Rn	Rn	オペレーション ^{a)}					I	H	N	Z	V	C					
																オペレーション1	オペレーション2	オペレーション3									オペレーション4	オペレーション5			
OR	ORL @(d:32,ERs),@(d:16,Rd,B)	L	6	7	9				S	D						@(d:16+RdL<<2)	V	@(d:32+ERs)	→	@(d:16+RdL<<2)					—	—	↓	↓	0	—	
	ORL @(d:32,ERs),@(d:16,Rd,W)	L	6	7	9				S	D						@(d:16+Rd<<2)	V	@(d:32+ERs)	→	@(d:16+Rd<<2)					—	—	↓	↓	0	—	
	ORL @(d:32,ERs),@(d:16,ERd,L)	L	6	7	9				S	D						@(d:16+ERd<<2)	V	@(d:32+ERs)	→	@(d:16+ERd<<2)					—	—	↓	↓	0	—	
	ORL @(d:32,ERs),@(d:32,Rd,B)	L	7	7	10				S	D						@(d:32+RdL<<2)	V	@(d:32+ERs)	→	@(d:32+RdL<<2)					—	—	↓	↓	0	—	
	ORL @(d:32,ERs),@(d:32,Rd,W)	L	7	7	10				S	D						@(d:32+Rd<<2)	V	@(d:32+ERs)	→	@(d:32+Rd<<2)					—	—	↓	↓	0	—	
	ORL @(d:32,ERs),@(d:32,ERd,L)	L	7	7	10				S	D						@(d:32+ERd<<2)	V	@(d:32+ERs)	→	@(d:32+ERd<<2)					—	—	↓	↓	0	—	
	ORL @(d:32,ERs),@aa:16	L	6	6	9				S		D					@aa:16	V	@(d:32+ERs)	→	@aa:16					—	—	↓	↓	0	—	
	ORL @(d:32,ERs),@aa:32	L	7	6	10				S		D					@aa:32	V	@(d:32+ERs)	→	@aa:32					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@ERd	L	4	6	7				D		S					@ERd	V	@(d:16+RsL<<2)	→	@ERd					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@ERd+	L	4	6	7						S	D				@ERd	V	@(d:16+RsL<<2)	→	@ERd					ERd32+4→ERd32	—	—	↓	↓	0	—
	ORL @(d:16,Rs,B),@ERd-	L	4	6	7						S	D				@ERd	V	@(d:16+RsL<<2)	→	@ERd					ERd32-4→ERd32	—	—	↓	↓	0	—
	ORL @(d:16,Rs,B),@+ERd	L	4	7	8						S	D				ERd32+4→ERd32	@ERd	V	@(d:16+RsL<<2)	→	@ERd					—	—	↓	↓	0	—
	ORL @(d:16,Rs,B),@-ERd	L	4	7	8						S	D				ERd32-4→ERd32	@ERd	V	@(d:16+RsL<<2)	→	@ERd					—	—	↓	↓	0	—
	ORL @(d:16,Rs,B),@(d:2,ERd)	L	4	7	8				D	S						@(4/8/12+ERd)	V	@(d:16+RsL<<2)	→	@(4/8/12+ERd)					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@(d:16,ERd)	L	5	7	8				D	S						@(d:16+ERd)	V	@(d:16+RsL<<2)	→	@(d:16+ERd)					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@(d:32,ERd)	L	6	7	9				D	S						@(d:32+ERd)	V	@(d:16+RsL<<2)	→	@(d:32+ERd)					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@(d:16,Rd,B)	L	5	7	8						SD					@(d:16+RdL<<2)	V	@(d:16+RsL<<2)	→	@(d:16+RdL<<2)					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@(d:16,Rd,W)	L	5	7	8						SD					@(d:16+Rd<<2)	V	@(d:16+RsL<<2)	→	@(d:16+Rd<<2)					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@(d:16,ERd,L)	L	5	7	8						SD					@(d:16+ERd<<2)	V	@(d:16+RsL<<2)	→	@(d:16+ERd<<2)					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@(d:32,Rd,B)	L	6	7	9						SD					@(d:32+RdL<<2)	V	@(d:16+RsL<<2)	→	@(d:32+RdL<<2)					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@(d:32,Rd,W)	L	6	7	9						SD					@(d:32+Rd<<2)	V	@(d:16+RsL<<2)	→	@(d:32+Rd<<2)					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@(d:32,ERd,L)	L	6	7	9						SD					@(d:32+ERd<<2)	V	@(d:16+RsL<<2)	→	@(d:32+ERd<<2)					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@aa:16	L	5	6	8						S	D				@aa:16	V	@(d:16+RsL<<2)	→	@aa:16					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,B),@aa:32	L	6	6	9						S	D				@aa:32	V	@(d:16+RsL<<2)	→	@aa:32					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,W),@ERd	L	4	6	7				D		S					@ERd	V	@(d:16+RsL<<2)	→	@ERd					—	—	↓	↓	0	—	
	ORL @(d:16,Rs,W),@ERd+	L	4	6	7						S	D				@ERd	V	@(d:16+RsL<<2)	→	@ERd					ERd32+4→ERd32	—	—	↓	↓	0	—
	ORL @(d:16,Rs,W),@ERd-	L	4	6	7						S	D				@ERd	V	@(d:16+RsL<<2)	→	@ERd					ERd32-4→ERd32	—	—	↓	↓	0	—
	ORL @(d:16,Rs,W),@+ERd	L	4	7	8						S	D				ERd32+4→ERd32	@ERd	V	@(d:16+RsL<<2)	→	@ERd					—	—	↓	↓	0	—
	ORL @(d:16,Rs,W),@-ERd	L	4	7	8						S	D				ERd32-4→ERd32	@ERd	V	@(d:16+RsL<<2)	→	@ERd					—	—	↓	↓	0	—

2. 各命令の説明

論理演算命令 (62)

命令	ニーモニック	サイズ 命令長	実行 遅延値 16ビット命令フェッチ サイクル	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}																											
				#Rn	#ERn	@ (Rn, B/Rn, W/ERn, L)	@ ERn @ ERn+ @ ERn+ @ ERn	@ aa:8/	#Rd	#ERd		オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C																				
														Rn	ERn	Rd									ERd	Rn	ERn	Rd	ERd															
				16ビット命令フェッチ サイクル	#Rn	#ERn	@ (Rn, B/Rn, W/ERn, L)	@ ERn @ ERn+ @ ERn+ @ ERn	@ aa:8/	#Rd	#ERd		オペレーション 1	オペレーション 2	Rn	ERn	Rd	ERd	オペレーション 4	オペレーション 5	I	H	N	Z	V	C																		
OR	OR.L @(d:16,Rs,W),@(d:2,ERd)	L	4	7	8																@ (4/8/12+ERd)	V	@ (d:16+Rs<<2)	→	@ (4/8/12+ERd)																			
	OR.L @(d:16,Rs,W),@(d:16,ERd)	L	5	7	8																	@ (d:16+ERd)	V	@ (d:16+Rs<<2)	→	@ (d:16+ERd)																		
	OR.L @(d:16,Rs,W),@(d:32,ERd)	L	6	7	9																	@ (d:32+ERd)	V	@ (d:16+Rs<<2)	→	@ (d:32+ERd)																		
	OR.L @(d:16,Rs,W),@(d:16,Rd,B)	L	5	7	8																	@ (d:16+Rd<<2)	V	@ (d:16+Rs<<2)	→	@ (d:16+Rd<<2)																		
	OR.L @(d:16,Rs,W),@(d:16,Rd,W)	L	5	7	8																	@ (d:16+Rd<<2)	V	@ (d:16+Rs<<2)	→	@ (d:16+Rd<<2)																		
	OR.L @(d:16,Rs,W),@(d:16,ERd,L)	L	5	7	8																	@ (d:16+ERd<<2)	V	@ (d:16+Rs<<2)	→	@ (d:16+ERd<<2)																		
	OR.L @(d:16,Rs,W),@(d:32,Rd,B)	L	6	7	9																	@ (d:32+Rd<<2)	V	@ (d:16+Rs<<2)	→	@ (d:32+Rd<<2)																		
	OR.L @(d:16,Rs,W),@(d:32,Rd,W)	L	6	7	9																	@ (d:32+Rd<<2)	V	@ (d:16+Rs<<2)	→	@ (d:32+Rd<<2)																		
	OR.L @(d:16,Rs,W),@(d:32,ERd,L)	L	6	7	9																	@ (d:32+ERd<<2)	V	@ (d:16+Rs<<2)	→	@ (d:32+ERd<<2)																		
	OR.L @(d:16,Rs,W),@aa:16	L	5	6	8																	@ aa:16	V	@ (d:16+Rs<<2)	→	@ aa:16																		
	OR.L @(d:16,Rs,W),@aa:32	L	6	6	9																	@ aa:32	V	@ (d:16+Rs<<2)	→	@ aa:32																		
	OR.L @(d:16,ERs,L),@ERd	L	4	6	7																	@ ERd	V	@ (d:16+ERs<<2)	→	@ ERd																		
	OR.L @(d:16,ERs,L),@ERd+	L	4	6	7																	@ ERd	V	@ (d:16+ERs<<2)	→	@ ERd	ERd32+4→ERd32																	
	OR.L @(d:16,ERs,L),@ERd-	L	4	6	7																	@ ERd	V	@ (d:16+ERs<<2)	→	@ ERd	ERd32-4→ERd32																	
	OR.L @(d:16,ERs,L),@+ERd	L	4	7	8																	ERd32+4→ERd32	@ ERd	V	@ (d:16+ERs<<2)	→	@ ERd																	
	OR.L @(d:16,ERs,L),@-ERd	L	4	7	8																	ERd32-4→ERd32	@ ERd	V	@ (d:16+ERs<<2)	→	@ ERd																	
	OR.L @(d:16,ERs,L),@(d:2,ERd)	L	4	7	8																	@ (4/8/12+ERd)	V	@ (d:16+ERs<<2)	→	@ (4/8/12+ERd)																		
	OR.L @(d:16,ERs,L),@(d:16,ERd)	L	5	7	8																	@ (d:16+ERd)	V	@ (d:16+ERs<<2)	→	@ (d:16+ERd)																		
	OR.L @(d:16,ERs,L),@(d:32,ERd)	L	6	7	9																	@ (d:32+ERd)	V	@ (d:16+ERs<<2)	→	@ (d:32+ERd)																		
	OR.L @(d:16,ERs,L),@(d:16,Rd,B)	L	5	7	8																	@ (d:16+RdL<<2)	V	@ (d:16+ERs<<2)	→	@ (d:16+RdL<<2)																		
	OR.L @(d:16,ERs,L),@(d:16,Rd,W)	L	5	7	8																	@ (d:16+Rd<<2)	V	@ (d:16+ERs<<2)	→	@ (d:16+Rd<<2)																		
	OR.L @(d:16,ERs,L),@(d:16,ERd,L)	L	5	7	8																	@ (d:16+ERd<<2)	V	@ (d:16+ERs<<2)	→	@ (d:16+ERd<<2)																		
	OR.L @(d:16,ERs,L),@(d:32,Rd,B)	L	6	7	9																	@ (d:32+RdL<<2)	V	@ (d:16+ERs<<2)	→	@ (d:32+RdL<<2)																		
	OR.L @(d:16,ERs,L),@(d:32,Rd,W)	L	6	7	9																	@ (d:32+Rd<<2)	V	@ (d:16+ERs<<2)	→	@ (d:32+Rd<<2)																		
	OR.L @(d:16,ERs,L),@(d:32,ERd,L)	L	6	7	9																	@ (d:32+ERd<<2)	V	@ (d:16+ERs<<2)	→	@ (d:32+ERd<<2)																		
OR.L @(d:16,ERs,L),@aa:16	L	5	6	8																	@ aa:16	V	@ (d:16+ERs<<2)	→	@ aa:16																			
OR.L @(d:16,ERs,L),@aa:32	L	6	6	9																	@ aa:32	V	@ (d:16+ERs<<2)	→	@ aa:32																			
OR.L @(d:32,Rs,B),@ERd	L	5	6	8																	@ ERd	V	@ (d:32+RsL<<2)	→	@ ERd																			
OR.L @(d:32,Rs,B),@ERd+	L	5	6	8																	@ ERd	V	@ (d:32+RsL<<2)	→	@ ERd	ERd32+4→ERd32																		

論理演算命令 (63)

命令	ニーモニック	サイズ	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}								
			命令長 実行 16 ビット命令フラグの ステート ^{b)}	#xx	Rn	@ERn	@L(ERn)	@d(RnL/Rn,W)ERnL	@ERn+/@ERn+/@ERn	@aaa:8		オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C			
														Rn	@ERn	オペレーション 3											
																									オペレーション 3		
OR	OR.L @(d:32,Rs.B),@ERd-	L 5 6 8					S	D					@ERd	V	@(d:32+RnL<<2) → @ERd					ERd32-4→ERd32	—	—	↑	↓	0	—	
	OR.L @(d:32,Rs.B),@+ERd	L 5 7 9					S	D			ERd32+4→ERd32		@ERd	V	@(d:32+RnL<<2) → @ERd							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@-ERd	L 5 7 9					S	D			ERd32-4→ERd32		@ERd	V	@(d:32+RnL<<2) → @ERd							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@(d:2,ERd)	L 5 7 9				D	S						@(4/8/12+ERd)	V	@(d:32+RnL<<2) → @(4/8/12+ERd)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@(d:16,ERd)	L 6 7 9				D	S						@(d:16+ERd)	V	@(d:32+RnL<<2) → @(d:16+ERd)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@(d:32,ERd)	L 7 7 10				D	S						@(d:32+ERd)	V	@(d:32+RnL<<2) → @(d:32+ERd)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@(d:16,Rd.B)	L 6 7 9					SD						@(d:16+RdL<<2)	V	@(d:32+RnL<<2) → @(d:16+RdL<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@(d:16,Rd.W)	L 6 7 9					SD						@(d:16+Rd<<2)	V	@(d:32+RnL<<2) → @(d:16+Rd<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@(d:16,ERdL)	L 6 7 9					SD						@(d:16+ERd<<2)	V	@(d:32+RnL<<2) → @(d:16+ERd<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@(d:32,Rd.B)	L 7 7 10					SD						@(d:32+RdL<<2)	V	@(d:32+RnL<<2) → @(d:32+RdL<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@(d:32,Rd.W)	L 7 7 10					SD						@(d:32+Rd<<2)	V	@(d:32+RnL<<2) → @(d:32+Rd<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@(d:32,ERdL)	L 7 7 10					SD						@(d:32+ERdL<<2)	V	@(d:32+RnL<<2) → @(d:32+ERdL<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@aa:16	L 6 6 9					S	D					@aa:16	V	@(d:32+RnL<<2) → @aa:16							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.B),@aa:32	L 7 6 10					S	D					@aa:32	V	@(d:32+RnL<<2) → @aa:32							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@ERd	L 5 6 8				D	S						@ERd	V	@(d:32+Rn<<2) → @ERd							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@ERd+	L 5 6 8					S	D					@ERd	V	@(d:32+Rn<<2) → @ERd						ERd32-4→ERd32	—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@ERd-	L 5 6 8					S	D					@ERd	V	@(d:32+Rn<<2) → @ERd						ERd32-4→ERd32	—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@+ERd	L 5 7 9					S	D			ERd32+4→ERd32		@ERd	V	@(d:32+Rn<<2) → @ERd							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@-ERd	L 5 7 9					S	D			ERd32-4→ERd32		@ERd	V	@(d:32+Rn<<2) → @ERd							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@(d:2,ERd)	L 5 7 9				D	S						@(4/8/12+ERd)	V	@(d:32+Rn<<2) → @(4/8/12+ERd)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@(d:16,ERd)	L 6 7 9				D	S						@(d:16+ERd)	V	@(d:32+Rn<<2) → @(d:16+ERd)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@(d:32,ERd)	L 7 7 10				D	S						@(d:32+ERd)	V	@(d:32+Rn<<2) → @(d:32+ERd)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@(d:16,Rd.B)	L 6 7 9					SD						@(d:16+RdL<<2)	V	@(d:32+Rn<<2) → @(d:16+RdL<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@(d:16,Rd.W)	L 6 7 9					SD						@(d:16+Rd<<2)	V	@(d:32+Rn<<2) → @(d:16+Rd<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@(d:16,ERdL)	L 6 7 9					SD						@(d:16+ERdL<<2)	V	@(d:32+Rn<<2) → @(d:16+ERdL<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@(d:32,Rd.B)	L 7 7 10					SD						@(d:32+RdL<<2)	V	@(d:32+Rn<<2) → @(d:32+RdL<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@(d:32,Rd.W)	L 7 7 10					SD						@(d:32+Rd<<2)	V	@(d:32+Rn<<2) → @(d:32+Rd<<2)							—	—	↑	↓	0	—
	OR.L @(d:32,Rs.W),@(d:32,ERdL)	L 7 7 10					SD						@(d:32+ERdL<<2)	V	@(d:32+Rn<<2) → @(d:32+ERdL<<2)							—	—	↑	↓	0	—
OR.L @(d:32,Rs.W),@aa:16	L 6 6 9					S	D					@aa:16	V	@(d:32+Rn<<2) → @aa:16							—	—	↑	↓	0	—	

論理演算命令 (65)

命令	ニーモニック	サイズ 命令長	実行 ステータス	アドレッシングモード							オペレーション ^{a)}	オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	コンディションコード ^{a)}																	
				16ビット命令フェッチ ユニット													I	H	N	Z	V	C												
				実行 ステータス	実行 ステータス	実行 ステータス	実行 ステータス	実行 ステータス	実行 ステータス	実行 ステータス													実行 ステータス	実行 ステータス										
OR	OR.L @aa:16,@(d:32,Rd.W)	L	6	6	9									@(d:32+Rd<<2)	V	@aa:16	→	@(d:32+Rd<<2)																
	OR.L @aa:16,@(d:32,ERd.L)	L	6	6	9										@(d:32+ERd<<2)	V	@aa:16	→	@(d:32+ERd<<2)															
	OR.L @aa:16,@aa:16	L	5	5	8										@aa:16	V	@aa:16	→	@aa:16															
	OR.L @aa:16,@aa:32	L	6	5	9										@aa:32	V	@aa:16	→	@aa:32															
	OR.L @aa:32,@ERd	L	5	5	8			D							@ERd	V	@aa:32	→	@ERd															
	OR.L @aa:32,@ERd+	L	5	5	8				D	S					@ERd	V	@aa:32	→	@ERd															
	OR.L @aa:32,@ERd-	L	5	5	8				D	S					@ERd	V	@aa:32	→	@ERd															
	OR.L @aa:32,@+ERd	L	5	6	9				D	S					ERd32+4→ERd32	@ERd	V	@aa:32	→	@ERd														
	OR.L @aa:32,@-ERd	L	5	6	9				D	S					ERd32-4→ERd32	@ERd	V	@aa:32	→	@ERd														
	OR.L @aa:32,@(d:2,ERd)	L	5	6	9			D		S					@(4/8/12+ERd)	V	@aa:32	→	@(4/8/12+ERd)															
	OR.L @aa:32,@(d:16,ERd)	L	6	6	9			D		S					@(d:16+ERd)	V	@aa:32	→	@(d:16+ERd)															
	OR.L @aa:32,@(d:32,ERd)	L	7	6	10			D		S					@(d:32+ERd)	V	@aa:32	→	@(d:32+ERd)															
	OR.L @aa:32,@(d:16,Rd.B)	L	6	6	9				D	S					@(d:16+RdL<<2)	V	@aa:32	→	@(d:16+RdL<<2)															
	OR.L @aa:32,@(d:16,Rd.W)	L	6	6	9				D	S					@(d:16+Rd<<2)	V	@aa:32	→	@(d:16+Rd<<2)															
	OR.L @aa:32,@(d:16,ERd.L)	L	6	6	9				D	S					@(d:16+ERdL<<2)	V	@aa:32	→	@(d:16+ERdL<<2)															
	OR.L @aa:32,@(d:32,Rd.B)	L	7	6	10				D	S					@(d:32+RdL<<2)	V	@aa:32	→	@(d:32+RdL<<2)															
OR.L @aa:32,@(d:32,Rd.W)	L	7	6	10				D	S					@(d:32+Rd<<2)	V	@aa:32	→	@(d:32+Rd<<2)																
OR.L @aa:32,@(d:32,ERd.L)	L	7	6	10				D	S					@(d:32+ERdL<<2)	V	@aa:32	→	@(d:32+ERdL<<2)																
OR.L @aa:32,@aa:16	L	6	5	9					SD					@aa:16	V	@aa:32	→	@aa:16																
OR.L @aa:32,@aa:32	L	7	5	10					SD					@aa:32	V	@aa:32	→	@aa:32																
XOR	XOR.B #xx:8,Rd	B	1	1	1	S	D							Rd8	⊕	#xx	→	Rd8																
	XOR.B #xx:8,@ERd	B	2	3	4	S		D						@ERd	⊕	#xx	→	@ERd																
	XOR.B #xx:8,@ERd+	B	3	4	5	S			D					@ERd	⊕	#xx	→	@ERd																
	XOR.B #xx:8,@ERd-	B	3	4	5	S			D					@ERd	⊕	#xx	→	@ERd																
	XOR.B #xx:8,@+ERd	B	3	5	5	S				D					ERd32+1→ERd32	@ERd	⊕	#xx	→	@ERd														
	XOR.B #xx:8,@-ERd	B	3	5	5	S				D					ERd32-1→ERd32	@ERd	⊕	#xx	→	@ERd														
	XOR.B #xx:8,@(d:2,ERd)	B	3	5	5	S			D						@(1/2/3+ERd)	⊕	#xx	→	@(1/2/3+ERd)															
	XOR.B #xx:8,@(d:16,ERd)	B	4	5	6	S				D					@(d:16+ERd)	⊕	#xx	→	@(d:16+ERd)															
	XOR.B #xx:8,@(d:32,ERd)	B	5	5	7	S				D					@(d:32+ERd)	⊕	#xx	→	@(d:32+ERd)															
	XOR.B #xx:8,@(d:16,Rd.B)	B	4	5	6	S					D				@(d:16+RdL)	⊕	#xx	→	@(d:16+RdL)															

2. 各命令の説明

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ #xx	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}										
					#xx	Rn	@ERN	@ (LERN)	@ (RnL, B/Rn, W/ERN, L)	@ ERn/@ ERn+/@ ERn+/@ ERn	@ aa:8/ @ aa:16/ @ aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
															D	Rd8	@ #xx									→	@ (d:16+Rd)			
																												D	@ ERd	@ Rn8
XOR.B #xx:8, @(d:16,Rd,W)	B	4	5	6	S							@ (d:16+Rd)	@ #xx	→	@ (d:16+Rd)								—	—	↕	↕	0			
XOR.B #xx:8, @(d:16,ERd,L)	B	4	5	6	S							@ (d:16+ERd)	@ #xx	→	@ (d:16+ERd)									—	—	↕	↕	0	—	
XOR.B #xx:8, @(d:32,Rd,B)	B	5	5	7	S							@ (d:32+RdL)	@ #xx	→	@ (d:32+RdL)									—	—	↕	↕	0	—	
XOR.B #xx:8, @(d:32,Rd,W)	B	5	5	7	S							@ (d:32+Rd)	@ #xx	→	@ (d:32+Rd)									—	—	↕	↕	0	—	
XOR.B #xx:8, @(d:32,ERd,L)	B	5	5	7	S							@ (d:32+ERd)	@ #xx	→	@ (d:32+ERd)									—	—	↕	↕	0	—	
XOR.B #xx:8, @aa:8	B	2	3	4	S						D	@ aa:8	@ #xx	→	@ aa:8									—	—	↕	↕	0	—	
XOR.B #xx:8, @aa:16	B	3	3	5	S						D	@ aa:16	@ #xx	→	@ aa:16									—	—	↕	↕	0	—	
XOR.B #xx:8, @aa:32	B	4	3	6	S						D	@ aa:32	@ #xx	→	@ aa:32									—	—	↕	↕	0	—	
XOR.B Rs, Rd	B	1	1	1		SD						Rd8	@ Rs8	→	Rd8									—	—	↕	↕	0	—	
XOR.B Rs, @ERd	B	2	3	4		S	D					@ ERd	@ Rs8	→	@ ERd									—	—	↕	↕	0	—	
XOR.B Rs, @ERd+	B	2	4	4		S				D		@ ERd	@ Rs8	→	@ ERd								ERd32+1→ERd32	—	—	↕	↕	0	—	
XOR.B Rs, @ERd-	B	2	4	4		S				D		@ ERd	@ Rs8	→	@ ERd								ERd32-1→ERd32	—	—	↕	↕	0	—	
XOR.B Rs, @+ERd	B	2	5	5		S				D		ERd32+1→ERd32	@ ERd	@ Rs8	→	@ ERd								—	—	↕	↕	0	—	
XOR.B Rs, @-ERd	B	2	5	5		S				D		ERd32-1→ERd32	@ ERd	@ Rs8	→	@ ERd								—	—	↕	↕	0	—	
XOR.B Rs, @(d:2,ERd)	B	2	5	5		S		D				@ (1/2/3+ERd)	@ Rs8	→	@ (1/2/3+ERd)									—	—	↕	↕	0	—	
XOR.B Rs, @(d:16,ERd)	B	3	5	5		S	D					@ (d:16+ERd)	@ Rs8	→	@ (d:16+ERd)									—	—	↕	↕	0	—	
XOR.B Rs, @(d:32,ERd)	B	4	5	6		S	D					@ (d:32+ERd)	@ Rs8	→	@ (d:32+ERd)									—	—	↕	↕	0	—	
XOR.B Rs, @(d:16,Rd,B)	B	3	5	5		S		D				@ (d:16+RdL)	@ Rs8	→	@ (d:16+RdL)									—	—	↕	↕	0	—	
XOR.B Rs, @(d:16,Rd,W)	B	3	5	5		S		D				@ (d:16+Rd)	@ Rs8	→	@ (d:16+Rd)									—	—	↕	↕	0	—	
XOR.B Rs, @(d:16,ERd,L)	B	3	5	5		S		D				@ (d:16+ERd)	@ Rs8	→	@ (d:16+ERd)									—	—	↕	↕	0	—	
XOR.B Rs, @(d:32,Rd,B)	B	4	5	6		S		D				@ (d:32+RdL)	@ Rs8	→	@ (d:32+RdL)									—	—	↕	↕	0	—	
XOR.B Rs, @(d:32,Rd,W)	B	4	5	6		S		D				@ (d:32+Rd)	@ Rs8	→	@ (d:32+Rd)									—	—	↕	↕	0	—	
XOR.B Rs, @(d:32,ERd,L)	B	4	5	6		S		D				@ (d:32+ERd)	@ Rs8	→	@ (d:32+ERd)									—	—	↕	↕	0	—	
XOR.B Rs, @aa:8	B	2	3	4		S				D		@ aa:8	@ Rs8	→	@ aa:8									—	—	↕	↕	0	—	
XOR.B Rs, @aa:16	B	3	3	5		S				D		@ aa:16	@ Rs8	→	@ aa:16									—	—	↕	↕	0	—	
XOR.B Rs, @aa:32	B	4	3	6		S				D		@ aa:32	@ Rs8	→	@ aa:32									—	—	↕	↕	0	—	
XOR.B @ERs, Rd	B	2	3	3		D	S					Rd8	@ @ERs	→	Rd8									—	—	↕	↕	0	—	
XOR.B @ERs+, Rd	B	2	3	3		D			S			Rd8	@ @ERs	→	Rd8									ERs32+1→ERs32	—	—	↕	↕	0	—
XOR.B @ERs-, Rd	B	2	3	3		D			S			Rd8	@ @ERs	→	Rd8									ERs32-1→ERs32	—	—	↕	↕	0	—

論理演算命令 (67)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}													
					#Pc	Rn	@ERn	@(d,ERn)	@d,RnL,B/Rn,W/ERn,L	@ERn,@ERn+,@ERn+,@ERn	@aa:8 @aa:16 @aa:32	—	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
															①	②	③													
XOR	XOR.B @+ERs,Rd	B	2	4	4	4		D					S	ERS32+1→ERs32		Rd8	⊕	@ERs	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @-ERs,Rd	B	2	4	4		D						S	ERS32-1→ERs32		Rd8	⊖	@ERs	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @(d,2,ERs),Rd	B	2	4	4		D		S							Rd8	⊕	@(1/2/3+ERs)	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @(d:16,ERs),Rd	B	3	4	4		D		S							Rd8	⊕	@(d:16+ERs)	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @(d:32,ERs),Rd	B	4	4	5		D		S							Rd8	⊕	@(d:32+ERs)	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @(d:16,Rs,B),Rd	B	3	4	4		D		S							Rd8	⊕	@(d:16+RsL)	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @(d:16,Rs,W),Rd	B	3	4	4		D		S							Rd8	⊕	@(d:16+Rs)	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @(d:16,ERs,L),Rd	B	3	4	4		D		S							Rd8	⊕	@(d:16+ERs)	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @(d:32,Rs,B),Rd	B	4	4	5		D		S							Rd8	⊕	@(d:32+RsL)	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @(d:32,Rs,W),Rd	B	4	4	5		D		S							Rd8	⊕	@(d:32+Rs)	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @(d:32,ERs,L),Rd	B	4	4	5		D		S							Rd8	⊕	@(d:32+ERs)	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @aa:8,Rd	B	2	3	3		D						S			Rd8	⊕	@aa:8	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @aa:16,Rd	B	3	3	4		D						S			Rd8	⊕	@aa:16	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @aa:32,Rd	B	4	3	5		D						S			Rd8	⊕	@aa:32	→	Rd8				—	—	—	⇄	0	—	
	XOR.B @ERs,@ERd	B	2	4	5				SD								@ERd	⊕	@ERs	→	@ERd				—	—	—	⇄	0	—
	XOR.B @ERs,@ERd+	B	2	4	5				S		D						@ERd	⊕	@ERs	→	@ERd			ERd32+1→ERd32	—	—	—	⇄	0	—
	XOR.B @ERs,@ERd-	B	2	4	5				S		D						@ERd	⊕	@ERs	→	@ERd			ERd32-1→ERd32	—	—	—	⇄	0	—
	XOR.B @ERs,@+ERd	B	2	5	6				S		D				ERd32+1→ERd32	@ERd	⊕	@ERs	→	@ERd				—	—	—	⇄	0	—	
	XOR.B @ERs,@-ERd	B	2	5	6				S		D				ERd32-1→ERd32	@ERd	⊕	@ERs	→	@ERd				—	—	—	⇄	0	—	
	XOR.B @ERs,@(d:2,ERd)	B	2	5	6				S	D						@(1/2/3+ERd)	⊕	@ERs	→	@(1/2/3+ERd)				—	—	—	⇄	0	—	
	XOR.B @ERs,@(d:16,ERd)	B	3	5	6				S	D						@(d:16+ERd)	⊕	@ERs	→	@(d:16+ERd)				—	—	—	⇄	0	—	
	XOR.B @ERs,@(d:32,ERd)	B	4	5	7				S	D						@(d:32+ERd)	⊕	@ERs	→	@(d:32+ERd)				—	—	—	⇄	0	—	
	XOR.B @ERs,@(d:16,Rd,B)	B	3	5	6				S	D						@(d:16+RdL)	⊕	@ERs	→	@(d:16+RdL)				—	—	—	⇄	0	—	
	XOR.B @ERs,@(d:16,Rd,W)	B	3	5	6				S	D						@(d:16+Rd)	⊕	@ERs	→	@(d:16+Rd)				—	—	—	⇄	0	—	
	XOR.B @ERs,@(d:16,ERd,L)	B	3	5	6				S	D						@(d:16+ERd)	⊕	@ERs	→	@(d:16+ERd)				—	—	—	⇄	0	—	
	XOR.B @ERs,@(d:32,Rd,B)	B	4	5	7				S	D						@(d:32+RdL)	⊕	@ERs	→	@(d:32+RdL)				—	—	—	⇄	0	—	
	XOR.B @ERs,@(d:32,Rd,W)	B	4	5	7				S	D						@(d:32+Rd)	⊕	@ERs	→	@(d:32+Rd)				—	—	—	⇄	0	—	
	XOR.B @ERs,@(d:32,ERd,L)	B	4	5	7				S	D						@(d:32+ERd)	⊕	@ERs	→	@(d:32+ERd)				—	—	—	⇄	0	—	
	XOR.B @ERs,@aa:16	B	3	4	6				S				D			@aa:16	⊕	@ERs	→	@aa:16				—	—	—	⇄	0	—	

2. 各命令の説明

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグ #XX	アドレッシングモード						オペレーション ^{a)}					コンディションコード ^{a)}										
					Rn	@ERn	@ERn	@ERn, W ERn, L	@ERn, @ERn+1, @ERn+2, @ERn	@aa:16/@aa:32	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
													オペレーション3	オペレーション3	オペレーション3											
XOR	XOR.B @-ERs, @(d:16,Rd,W)	B	4	7	7			D	S		ERS32-1→ERS32		@(d:16+Rd)	⊕	@ERs	→	@(d:16+Rd)				—	—	↓	↓	0	—
	XOR.B @-ERs, @(d:16,ERd,L)	B	4	7	7			D	S		ERS32-1→ERS32		@(d:16+ERd)	⊕	@ERs	→	@(d:16+ERd)				—	—	↓	↓	0	—
	XOR.B @-ERs, @(d:32,Rd,B)	B	5	7	8			D	S		ERS32-1→ERS32		@(d:32+RdL)	⊕	@ERs	→	@(d:32+RdL)				—	—	↓	↓	0	—
	XOR.B @-ERs, @(d:32,Rd,W)	B	5	7	8			D	S		ERS32-1→ERS32		@(d:32+Rd)	⊕	@ERs	→	@(d:32+Rd)				—	—	↓	↓	0	—
	XOR.B @-ERs, @(d:32,ERd,L)	B	5	7	8			D	S		ERS32-1→ERS32		@(d:32+ERd)	⊕	@ERs	→	@(d:32+ERd)				—	—	↓	↓	0	—
	XOR.B @-ERs, @aa:16	B	4	6	7			S	D		ERS32-1→ERS32		@aa:16	⊕	@ERs	→	@aa:16				—	—	↓	↓	0	—
	XOR.B @-ERs, @aa:32	B	5	6	8			S	D		ERS32-1→ERS32		@aa:32	⊕	@ERs	→	@aa:32				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @ERd	B	3	6	6			D	S				@ERd	⊕	@(1/2/3+ERs)	→	@ERd				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @ERd+	B	3	6	6			S	D				@ERd	⊕	@(1/2/3+ERs)	→	@ERd		ERd32+1→ERd32		—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @ERd-	B	3	6	6			S	D				@ERd	⊕	@(1/2/3+ERs)	→	@ERd		ERd32-1→ERd32		—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @+ERd	B	3	7	7			S	D			ERd32+1→ERd32	@ERd	⊕	@(1/2/3+ERs)	→	@ERd				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @-ERd	B	3	7	7			S	D			ERd32-1→ERd32	@ERd	⊕	@(1/2/3+ERs)	→	@ERd				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @(d:2,ERd)	B	3	7	7			SD					@(1/2/3+ERd)	⊕	@(1/2/3+ERs)	→	@(1/2/3+ERd)				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @(d:16,ERd)	B	4	7	7			SD					@(d:16+ERd)	⊕	@(1/2/3+ERs)	→	@(d:16+ERd)				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @(d:32,ERd)	B	5	7	8			SD					@(d:32+ERd)	⊕	@(1/2/3+ERs)	→	@(d:32+ERd)				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @(d:16,Rd,B)	B	4	7	7			S	D				@(d:16+RdL)	⊕	@(1/2/3+ERs)	→	@(d:16+RdL)				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @(d:16,Rd,W)	B	4	7	7			S	D				@(d:16+Rd)	⊕	@(1/2/3+ERs)	→	@(d:16+Rd)				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @(d:16,ERd,L)	B	4	7	7			S	D				@(d:16+ERd)	⊕	@(1/2/3+ERs)	→	@(d:16+ERd)				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @(d:32,Rd,B)	B	5	7	8			S	D				@(d:32+RdL)	⊕	@(1/2/3+ERs)	→	@(d:32+RdL)				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @(d:32,Rd,W)	B	5	7	8			S	D				@(d:32+Rd)	⊕	@(1/2/3+ERs)	→	@(d:32+Rd)				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @(d:32,ERd,L)	B	5	7	8			S	D				@(d:32+ERd)	⊕	@(1/2/3+ERs)	→	@(d:32+ERd)				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @aa:16	B	4	6	7			S	D				@aa:16	⊕	@(1/2/3+ERs)	→	@aa:16				—	—	↓	↓	0	—
	XOR.B @(d:2,ERs), @aa:32	B	5	6	8			S	D				@aa:32	⊕	@(1/2/3+ERs)	→	@aa:32				—	—	↓	↓	0	—
	XOR.B @(d:16,ERs), @ERd	B	4	6	7			D	S				@ERd	⊕	@(d:16+ERs)	→	@ERd				—	—	↓	↓	0	—
	XOR.B @(d:16,ERs), @ERd+	B	4	6	7			S	D				@ERd	⊕	@(d:16+ERs)	→	@ERd		ERd32+1→ERd32		—	—	↓	↓	0	—
	XOR.B @(d:16,ERs), @ERd-	B	4	6	7			S	D				@ERd	⊕	@(d:16+ERs)	→	@ERd		ERd32-1→ERd32		—	—	↓	↓	0	—
	XOR.B @(d:16,ERs), @+ERd	B	4	7	8			S	D			ERd32+1→ERd32	@ERd	⊕	@(d:16+ERs)	→	@ERd				—	—	↓	↓	0	—
	XOR.B @(d:16,ERs), @-ERd	B	4	7	8			S	D			ERd32-1→ERd32	@ERd	⊕	@(d:16+ERs)	→	@ERd				—	—	↓	↓	0	—
	XOR.B @(d:16,ERs), @(d:2,ERd)	B	4	7	8			SD					@(1/2/3+ERd)	⊕	@(d:16+ERs)	→	@(1/2/3+ERd)				—	—	↓	↓	0	—

論理演算命令 (72)

命令	ニーモニック	実行															アドレッシングモード					オペレーション ^{a)}					コンディションコード ^{a)}												
		サイズ	命令長	16ビット命令フラグ	#Pxx	Rn	@ERn	@d:ERn	@d:RnL/Rn:W/ERnL	@ERn/@ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32		16ビット命令フラグ					オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C											
													0	1	2	3	4												5	6	7	8	9	10	11	12	13	14	15
XOR	XOR.B @(d:16,Rs.B),@+ERd	B	4	7	8				S	D										ERd32+1→ERd32	@ERd	⊕ @:(d:16+RsL) → @ERd			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@-ERd	B	4	7	8				S	D										ERd32-1→ERd32	@ERd	⊖ @:(d:16+RsL) → @ERd			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@(d:2,ERd)	B	4	7	8				D	S											@ERd	⊕ @:(1/2/3+ERd) → @:(1/2/3+ERd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@(d:16,ERd)	B	5	7	8				D	S											@ERd	⊕ @:(d:16+ERd) → @:(d:16+ERd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@(d:32,ERd)	B	6	7	9				D	S											@ERd	⊕ @:(d:32+ERd) → @:(d:32+ERd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@(d:16,Rd.B)	B	5	7	8				SD												@ERd	⊕ @:(d:16+RdL) → @:(d:16+RdL)			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@(d:16,Rd.W)	B	5	7	8				SD												@ERd	⊕ @:(d:16+Rd) → @:(d:16+Rd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@(d:16,ERdL)	B	5	7	8				SD												@ERd	⊕ @:(d:16+ERd) → @:(d:16+ERd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@(d:32,Rd.B)	B	6	7	9				SD												@ERd	⊕ @:(d:32+RdL) → @:(d:32+RdL)			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@(d:32,Rd.W)	B	6	7	9				SD												@ERd	⊕ @:(d:32+Rd) → @:(d:32+Rd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@(d:32,ERdL)	B	6	7	9				SD												@ERd	⊕ @:(d:32+ERd) → @:(d:32+ERd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.B),@aa:16	B	5	6	8				S	D										@aa:16	⊕ @:(d:16+RsL) → @aa:16			—	—	—	—	—											
	XOR.B @(d:16,Rs.B),@aa:32	B	6	6	9				S	D										@aa:32	⊕ @:(d:16+RsL) → @aa:32			—	—	—	—	—											
	XOR.B @(d:16,Rs.W),@ERd	B	4	6	7				D	S											@ERd	⊕ @:(d:16+Rs) → @ERd			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@ERd+	B	4	6	7				S	D											@ERd	⊕ @:(d:16+Rs) → @ERd		ERd32+1→ERd32	—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@ERd-	B	4	6	7				S	D											@ERd	⊖ @:(d:16+Rs) → @ERd		ERd32-1→ERd32	—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@+ERd	B	4	7	8				S	D										ERd32+1→ERd32	@ERd	⊕ @:(d:16+Rs) → @ERd			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@-ERd	B	4	7	8				S	D										ERd32-1→ERd32	@ERd	⊖ @:(d:16+Rs) → @ERd			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@(d:2,ERd)	B	4	7	8				D	S											@ERd	⊕ @:(1/2/3+ERd) → @:(1/2/3+ERd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@(d:16,ERd)	B	5	7	8				D	S											@ERd	⊕ @:(d:16+ERd) → @:(d:16+ERd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@(d:32,ERd)	B	6	7	9				D	S											@ERd	⊕ @:(d:32+ERd) → @:(d:32+ERd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@(d:16,Rd.B)	B	5	7	8				SD												@ERd	⊕ @:(d:16+RdL) → @:(d:16+RdL)			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@(d:16,Rd.W)	B	5	7	8				SD												@ERd	⊕ @:(d:16+Rd) → @:(d:16+Rd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@(d:16,ERdL)	B	5	7	8				SD												@ERd	⊕ @:(d:16+ERd) → @:(d:16+ERd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@(d:32,Rd.B)	B	6	7	9				SD												@ERd	⊕ @:(d:32+RdL) → @:(d:32+RdL)			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@(d:32,Rd.W)	B	6	7	9				SD												@ERd	⊕ @:(d:32+Rd) → @:(d:32+Rd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@(d:32,ERdL)	B	6	7	9				SD												@ERd	⊕ @:(d:32+ERd) → @:(d:32+ERd)			—	—	—	—	—										
	XOR.B @(d:16,Rs.W),@aa:16	B	5	6	8				S	D										@aa:16	⊕ @:(d:16+Rs) → @aa:16			—	—	—	—	—											
	XOR.B @(d:16,Rs.W),@aa:32	B	6	6	9				S	D										@aa:32	⊕ @:(d:16+Rs) → @aa:32			—	—	—	—	—											

論理演算命令 (73)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}																					
					16ビット命令フラグ ^{b)}	Rn	@E(Rn)	@d(RnL/B/Rn.W/E/Rn.L)	@E(Rn)/@E(Rn)/@E(Rn)	@aa:R	Rn	D	S	D	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C													
																		Op	Rd	Rs																					
XOR	XOR.B @(d:16,ERs.L),@ERd	B	4	6	7			D	S									@ERd	⊕	@(d:16+ERs)	→	@ERd						—	—	—	—	—	—	—	—	—	—				
	XOR.B @(d:16,ERs.L),@ERd+	B	4	6	7				S	D								@ERd	⊕	@(d:16+ERs)	→	@ERd																			
	XOR.B @(d:16,ERs.L),@ERd-	B	4	6	7				S	D								@ERd	⊕	@(d:16+ERs)	→	@ERd																			
	XOR.B @(d:16,ERs.L),@+ERd	B	4	7	8				S	D					ERd32+1→ERd32			@ERd	⊕	@(d:16+ERs)	→	@ERd																			
	XOR.B @(d:16,ERs.L),@-ERd	B	4	7	8				S	D					ERd32-1→ERd32			@ERd	⊕	@(d:16+ERs)	→	@ERd																			
	XOR.B @(d:16,ERs.L),@(d:2,ERd)	B	4	7	8				D	S								@(1/2/3+ERd)	⊕	@(d:16+ERs)	→	@(1/2/3+ERd)																			
	XOR.B @(d:16,ERs.L),@(d:16,ERd)	B	5	7	8				D	S								@(d:16+ERd)	⊕	@(d:16+ERs)	→	@(d:16+ERd)																			
	XOR.B @(d:16,ERs.L),@(d:32,ERd)	B	6	7	9				D	S								@(d:32+ERd)	⊕	@(d:16+ERs)	→	@(d:32+ERd)																			
	XOR.B @(d:16,ERs.L),@(d:16,Rd.B)	B	5	7	8					SD								@(d:16+RdL)	⊕	@(d:16+ERs)	→	@(d:16+RdL)																			
	XOR.B @(d:16,ERs.L),@(d:16,Rd.W)	B	5	7	8					SD								@(d:16+Rd)	⊕	@(d:16+ERs)	→	@(d:16+Rd)																			
	XOR.B @(d:16,ERs.L),@(d:16,ERd.L)	B	5	7	8					SD								@(d:16+ERd)	⊕	@(d:16+ERs)	→	@(d:16+ERd)																			
	XOR.B @(d:16,ERs.L),@(d:32,Rd.B)	B	6	7	9					SD								@(d:32+RdL)	⊕	@(d:16+ERs)	→	@(d:32+RdL)																			
	XOR.B @(d:16,ERs.L),@(d:32,Rd.W)	B	6	7	9					SD								@(d:32+Rd)	⊕	@(d:16+ERs)	→	@(d:32+Rd)																			
	XOR.B @(d:16,ERs.L),@(d:32,ERd.L)	B	6	7	9					SD								@(d:32+ERd)	⊕	@(d:16+ERs)	→	@(d:32+ERd)																			
	XOR.B @(d:16,ERs.L),@aa:16	B	5	6	8					S	D							@aa:16	⊕	@(d:16+ERs)	→	@aa:16																			
	XOR.B @(d:16,ERs.L),@aa:32	B	6	6	9					S	D							@aa:32	⊕	@(d:16+ERs)	→	@aa:32																			
	XOR.B @(d:32,Rs.B),@ERd	B	5	6	8				D	S								@ERd	⊕	@(d:32+RsL)	→	@ERd																			
	XOR.B @(d:32,Rs.B),@ERd+	B	5	6	8					S	D							@ERd	⊕	@(d:32+RsL)	→	@ERd																			
	XOR.B @(d:32,Rs.B),@ERd-	B	5	6	8					S	D							@ERd	⊕	@(d:32+RsL)	→	@ERd																			
	XOR.B @(d:32,Rs.B),@+ERd	B	5	7	9					S	D					ERd32+1→ERd32			@ERd	⊕	@(d:32+RsL)	→	@ERd																		
	XOR.B @(d:32,Rs.B),@-ERd	B	5	7	9					S	D					ERd32-1→ERd32			@ERd	⊕	@(d:32+RsL)	→	@ERd																		
	XOR.B @(d:32,Rs.B),@(d:2,ERd)	B	5	7	9					D	S							@(1/2/3+ERd)	⊕	@(d:32+RsL)	→	@(1/2/3+ERd)																			
	XOR.B @(d:32,Rs.B),@(d:16,ERd)	B	6	7	9					D	S							@(d:16+ERd)	⊕	@(d:32+RsL)	→	@(d:16+ERd)																			
	XOR.B @(d:32,Rs.B),@(d:32,ERd)	B	7	7	10					D	S							@(d:32+ERd)	⊕	@(d:32+RsL)	→	@(d:32+ERd)																			
	XOR.B @(d:32,Rs.B),@(d:16,Rd.B)	B	6	7	9						SD							@(d:16+RdL)	⊕	@(d:32+RsL)	→	@(d:16+RdL)																			
	XOR.B @(d:32,Rs.B),@(d:16,Rd.W)	B	6	7	9						SD							@(d:16+Rd)	⊕	@(d:32+RsL)	→	@(d:16+Rd)																			
	XOR.B @(d:32,Rs.B),@(d:16,ERd.L)	B	6	7	9						SD							@(d:16+ERd)	⊕	@(d:32+RsL)	→	@(d:16+ERd)																			
	XOR.B @(d:32,Rs.B),@(d:32,Rd.B)	B	7	7	10						SD							@(d:32+RdL)	⊕	@(d:32+RsL)	→	@(d:32+RdL)																			
	XOR.B @(d:32,Rs.B),@(d:32,Rd.W)	B	7	7	10						SD							@(d:32+Rd)	⊕	@(d:32+RsL)	→	@(d:32+Rd)																			

論理演算命令 (75)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}														
					16ビット命令フェッチ	ステータス	#Pxx	Rn	@ERN	@RnL	@RnL/BnL/W/ERNL	@ERN/@ERN+/@ERN-/@ERN	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
																@Rn	@RnL	@RnL/BnL/W/ERNL									@ERN	@ERN+/@ERN-/@ERN			
XOR	XOR.B @(d:32,ERs.L),@(d:16,ERd.L)	B	6	7	9										@(d:16+ERd)	⊕	@(d:32+ERs)	→	@(d:16+ERd)							—	—	↕	↕	0	—
	XOR.B @(d:32,ERs.L),@(d:32,Rd.B)	B	7	7	10										@(d:32+RdL)	⊕	@(d:32+ERs)	→	@(d:32+RdL)							—	—	↕	↕	0	—
	XOR.B @(d:32,ERs.L),@(d:32,Rd.W)	B	7	7	10										@(d:32+Rd)	⊕	@(d:32+ERs)	→	@(d:32+Rd)							—	—	↕	↕	0	—
	XOR.B @(d:32,ERs.L),@(d:32,ERd.L)	B	7	7	10										@(d:32+ERd)	⊕	@(d:32+ERs)	→	@(d:32+ERd)							—	—	↕	↕	0	—
	XOR.B @(d:32,ERs.L),@aa:16	B	6	6	9				S	D					@aa:16	⊕	@(d:32+ERs)	→	@aa:16							—	—	↕	↕	0	—
	XOR.B @(d:32,ERs.L),@aa:32	B	7	6	10				S	D					@aa:32	⊕	@(d:32+ERs)	→	@aa:32							—	—	↕	↕	0	—
	XOR.B @aa:16,@ERd	B	3	4	6			D			S				@ERd	⊕	@aa:16	→	@ERd							—	—	↕	↕	0	—
	XOR.B @aa:16,@ERd+	B	3	4	6						D	S			@ERd	⊕	@aa:16	→	@ERd						ERd32+1→ERd32	—	—	↕	↕	0	—
	XOR.B @aa:16,@ERd-	B	3	4	6						D	S			@ERd	⊕	@aa:16	→	@ERd						ERd32-1→ERd32	—	—	↕	↕	0	—
	XOR.B @aa:16,@+ERd	B	3	5	7						D	S				ERd32+1→ERd32	@ERd	⊕	@aa:16	→	@ERd					—	—	↕	↕	0	—
	XOR.B @aa:16,@-ERd	B	3	5	7						D	S				ERd32-1→ERd32	@ERd	⊕	@aa:16	→	@ERd					—	—	↕	↕	0	—
	XOR.B @aa:16,(d:2,ERd)	B	3	5	7				D		S				@(1/2/3+ERd)	⊕	@aa:16	→	@(1/2/3+ERd)							—	—	↕	↕	0	—
	XOR.B @aa:16,@(d:16,ERd)	B	4	5	7				D		S				@(d:16+ERd)	⊕	@aa:16	→	@(d:16+ERd)							—	—	↕	↕	0	—
	XOR.B @aa:16,@(d:32,ERd)	B	5	5	8				D		S				@(d:32+ERd)	⊕	@aa:16	→	@(d:32+ERd)							—	—	↕	↕	0	—
	XOR.B @aa:16,@(d:16,Rd.B)	B	4	5	7				D		S				@(d:16+RdL)	⊕	@aa:16	→	@(d:16+RdL)							—	—	↕	↕	0	—
	XOR.B @aa:16,@(d:16,Rd.W)	B	4	5	7				D		S				@(d:16+Rd)	⊕	@aa:16	→	@(d:16+Rd)							—	—	↕	↕	0	—
	XOR.B @aa:16,@(d:16,ERd.L)	B	4	5	7				D		S				@(d:16+ERd)	⊕	@aa:16	→	@(d:16+ERd)							—	—	↕	↕	0	—
	XOR.B @aa:16,@(d:32,Rd.B)	B	5	5	8				D		S				@(d:32+RdL)	⊕	@aa:16	→	@(d:32+RdL)							—	—	↕	↕	0	—
	XOR.B @aa:16,@(d:32,Rd.W)	B	5	5	8				D		S				@(d:32+Rd)	⊕	@aa:16	→	@(d:32+Rd)							—	—	↕	↕	0	—
	XOR.B @aa:16,@(d:32,ERd.L)	B	5	5	8				D		S				@(d:32+ERd)	⊕	@aa:16	→	@(d:32+ERd)							—	—	↕	↕	0	—
	XOR.B @aa:16,@aa:16	B	4	4	7						SD				@aa:16	⊕	@aa:16	→	@aa:16							—	—	↕	↕	0	—
	XOR.B @aa:16,@aa:32	B	5	4	8						SD				@aa:32	⊕	@aa:16	→	@aa:32							—	—	↕	↕	0	—
	XOR.B @aa:32,@ERd	B	4	4	7							S			@ERd	⊕	@aa:32	→	@ERd							—	—	↕	↕	0	—
XOR.B @aa:32,@ERd+	B	4	4	7							D	S		@ERd	⊕	@aa:32	→	@ERd						ERd32+1→ERd32	—	—	↕	↕	0	—	
XOR.B @aa:32,@ERd-	B	4	4	7							D	S		@ERd	⊕	@aa:32	→	@ERd						ERd32-1→ERd32	—	—	↕	↕	0	—	
XOR.B @aa:32,@+ERd	B	4	5	8							D	S			ERd32+1→ERd32	@ERd	⊕	@aa:32	→	@ERd					—	—	↕	↕	0	—	
XOR.B @aa:32,@-ERd	B	4	5	8							D	S			ERd32-1→ERd32	@ERd	⊕	@aa:32	→	@ERd					—	—	↕	↕	0	—	
XOR.B @aa:32,@(d:2,ERd)	B	4	5	8							D	S			@(1/2/3+ERd)	⊕	@aa:32	→	@(1/2/3+ERd)							—	—	↕	↕	0	—
XOR.B @aa:32,@(d:16,ERd)	B	5	5	8							D	S			@(d:16+ERd)	⊕	@aa:32	→	@(d:16+ERd)							—	—	↕	↕	0	—

2. 各命令の説明

論理演算命令 (76)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}																					
				16 ビット命令フェッチ ステート ^{b)}																																					
				#xx	Rn	ERn	(d,ERn)	(d,RnL,B/Rn,W/ERn,L)	ERn/ERn+/ERn-/ERn	aa:R/aa:R/aa:32	1	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																	
XOR	XOR.B @aa:32,@(d:32,ERd)	B	6	5	9												@(d:32+ERd)	@ @aa:32	→ @ (d:32+ERd)						—	—	—	—	—	—	—	—	—	—	—						
	XOR.B @aa:32,@(d:16,Rd,B)	B	5	5	8												@(d:16+RdL)	@ @aa:32	→ @ (d:16+RdL)						—	—	—	—	—	—	—	—	—	—	—						
	XOR.B @aa:32,@(d:16,Rd,W)	B	5	5	8												@(d:16+Rd)	@ @aa:32	→ @ (d:16+Rd)						—	—	—	—	—	—	—	—	—	—	—	—	—				
	XOR.B @aa:32,@(d:16,ERd,L)	B	5	5	8												@(d:16+ERd)	@ @aa:32	→ @ (d:16+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—			
	XOR.B @aa:32,@(d:32,Rd,B)	B	6	5	9													@(d:32+RdL)	@ @aa:32	→ @ (d:32+RdL)						—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	XOR.B @aa:32,@(d:32,Rd,W)	B	6	5	9													@(d:32+Rd)	@ @aa:32	→ @ (d:32+Rd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.B @aa:32,@(d:32,ERd,L)	B	6	5	9													@(d:32+ERd)	@ @aa:32	→ @ (d:32+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.B @aa:32,@aa:16	B	5	4	8									SD				@aa:16	@ @aa:32	→ @aa:16						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.B @aa:32,@aa:32	B	6	4	9									SD				@aa:32	@ @aa:32	→ @aa:32						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W #xx:16,Rd	W	2	1	2	S	D											Rd16	@ #xx	→ Rd16						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W #xx:16,@ERd	W	3	4	5	S	D											@ERd	@ #xx	→ @ERd						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W #xx:16,@ERd+	W	3	4	5	S												@ERd	@ #xx	→ @ERd				ERd32+2→ERd32		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@ERd-	W	3	4	5	S												@ERd	@ #xx	→ @ERd				ERd32-2→ERd32		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@+ERd	W	3	5	5	S												ERd32+2→ERd32	@ERd	@ #xx	→ @ERd						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@-ERd	W	3	5	5	S												ERd32-2→ERd32	@ERd	@ #xx	→ @ERd						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@(d:2,ERd)	W	3	5	5	S												@(2/4/6+ERd)	@ #xx	→ @(2/4/6+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W #xx:16,@(d:16,ERd)	W	4	5	6	S												@(d:16+ERd)	@ #xx	→ @(d:16+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@(d:32,ERd)	W	5	5	7	S												@(d:32+ERd)	@ #xx	→ @(d:32+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@(d:16,Rd,B)	W	4	5	6	S												@(d:16+RdL<<1)	@ #xx	→ @(d:16+RdL<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@(d:16,Rd,W)	W	4	5	6	S												@(d:16+Rd<<1)	@ #xx	→ @(d:16+Rd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@(d:16,ERdL)	W	4	5	6	S												@(d:16+ERdL<<1)	@ #xx	→ @(d:16+ERdL<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@(d:32,Rd,B)	W	5	5	7	S												@(d:32+RdL<<1)	@ #xx	→ @(d:32+RdL<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@(d:32,Rd,W)	W	5	5	7	S												@(d:32+Rd<<1)	@ #xx	→ @(d:32+Rd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@(d:32,ERdL)	W	5	5	7	S												@(d:32+ERdL<<1)	@ #xx	→ @(d:32+ERdL<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@aa:16	W	4	4	6	S												@aa:16	@ #xx	→ @aa:16						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W #xx:16,@aa:32	W	5	4	7	S												@aa:32	@ #xx	→ @aa:32						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W Rs,Rd	W	1	1	1		SD											Rd16	@ Rs16	→ Rd16						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W Rs,@ERd	W	2	3	4		S	D										@ERd	@ Rs16	→ @ERd						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W Rs,@ERd+	W	2	4	4		S											@ERd	@ Rs16	→ @ERd				ERd32+2→ERd32		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

論理演算命令 (77)

命令	ニーモニック	サイズ	命令長	実行 ステータス	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}								
					#xx	Fn	@ERn	@(d,ERn)	@(d,Rn),B/Rn,W/ERn,L	@ERn,@ERn+,@ERn+,@ERn	@aa:8/@aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
															D	S	Rd									Rs16	→	@ERd
XOR	XOR.W Rs,@ERd-	W	2	4	4									@ERd	⊕	Rs16	→	@ERd		ERd32-2→ERd32	—	—	⇄	⇄	0	—		
	XOR.W Rs,@+ERd	W	2	5	5	S				ERd32+2→ERd32	@ERd	⊕	Rs16	→	@ERd						—	—	⇄	⇄	0	—		
	XOR.W Rs,@-ERd	W	2	5	5	S				ERd32-2→ERd32	@ERd	⊕	Rs16	→	@ERd						—	—	⇄	⇄	0	—		
	XOR.W Rs,@(d:2,ERd)	W	2	5	5	S	D				@(2/4/6+ERd)	⊕	Rs16	→	@(2/4/6+ERd)						—	—	⇄	⇄	0	—		
	XOR.W Rs,@(d:16,ERd)	W	3	5	5	S	D				@(d:16+ERd)	⊕	Rs16	→	@(d:16+ERd)						—	—	⇄	⇄	0	—		
	XOR.W Rs,@(d:32,ERd)	W	4	5	6	S	D				@(d:32+ERd)	⊕	Rs16	→	@(d:32+ERd)						—	—	⇄	⇄	0	—		
	XOR.W Rs,@(d:16,Rd,B)	W	3	5	5	S		D			@(d:16+Rd<<1)	⊕	Rs16	→	@(d:16+Rd<<1)						—	—	⇄	⇄	0	—		
	XOR.W Rs,@(d:16,Rd,W)	W	3	5	5	S		D			@(d:16+Rd<<1)	⊕	Rs16	→	@(d:16+Rd<<1)						—	—	⇄	⇄	0	—		
	XOR.W Rs,@(d:16,ERd,L)	W	3	5	5	S		D			@(d:16+ERd<<1)	⊕	Rs16	→	@(d:16+ERd<<1)						—	—	⇄	⇄	0	—		
	XOR.W Rs,@(d:32,Rd,B)	W	4	5	6	S		D			@(d:32+Rd<<1)	⊕	Rs16	→	@(d:32+Rd<<1)						—	—	⇄	⇄	0	—		
	XOR.W Rs,@(d:32,Rd,W)	W	4	5	6	S		D			@(d:32+Rd<<1)	⊕	Rs16	→	@(d:32+Rd<<1)						—	—	⇄	⇄	0	—		
	XOR.W Rs,@(d:32,ERd,L)	W	4	5	6	S		D			@(d:32+ERd<<1)	⊕	Rs16	→	@(d:32+ERd<<1)						—	—	⇄	⇄	0	—		
	XOR.W Rs,@aa:16	W	3	3	5	S			D		@aa:16	⊕	Rs16	→	@aa:16						—	—	⇄	⇄	0	—		
	XOR.W Rs,@aa:32	W	4	3	6	S				D	@aa:32	⊕	Rs16	→	@aa:32						—	—	⇄	⇄	0	—		
	XOR.W @ERs,Rd	W	2	3	3	D	S				Rd16	⊕	@ERs	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @ERs+,Rd	W	2	3	3	D		S			Rd16	⊕	@ERs	→	Rd16	ERs32+2→ERs32					—	—	⇄	⇄	0	—		
	XOR.W @ERs-,Rd	W	2	3	3	D		S			Rd16	⊕	@ERs	→	Rd16	ERs32-2→ERs32					—	—	⇄	⇄	0	—		
	XOR.W @+ERs,Rd	W	2	4	4	D		S		ERs32+2→ERs32	Rd16	⊕	@ERs	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @-ERs,Rd	W	2	4	4	D		S		ERs32-2→ERs32	Rd16	⊕	@ERs	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @(d:2,ERs),Rd	W	2	4	4	D	S				Rd16	⊕	@(2/4/6+ERs)	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @(d:16,ERs),Rd	W	3	4	4	D	S				Rd16	⊕	@(d:16+ERs)	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @(d:32,ERs),Rd	W	4	4	5	D	S				Rd16	⊕	@(d:32+ERs)	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @(d:16,RS,B),Rd	W	3	4	4	D		S			Rd16	⊕	@(d:16+Rs<<1)	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @(d:16,RS,W),Rd	W	3	4	4	D		S			Rd16	⊕	@(d:16+Rs<<1)	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @(d:16,ERs,L),Rd	W	3	4	4	D		S			Rd16	⊕	@(d:16+ERs<<1)	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @(d:32,RS,B),Rd	W	4	4	5	D		S			Rd16	⊕	@(d:32+Rs<<1)	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @(d:32,RS,W),Rd	W	4	4	5	D		S			Rd16	⊕	@(d:32+Rs<<1)	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @(d:32,ERs,L),Rd	W	4	4	5	D		S			Rd16	⊕	@(d:32+ERs<<1)	→	Rd16						—	—	⇄	⇄	0	—		
	XOR.W @aa:16,Rd	W	3	3	4	D		S			Rd16	⊕	@aa:16	→	Rd16						—	—	⇄	⇄	0	—		

論理演算命令 (79)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステージ*	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}								
					#xx	Rn	@ERn	@RnL	@RnL/BRn/WERn/L	@ERn/ERn+/@ERn-/@ERn	@aa:R		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C				
															@ERd	@ERs	→ @ERd												
XOR	XOR.W @ERs+, @(d:32,Rd,W)	W	5	6	8				D	S						@(d:32+Rd<<1)	⊕ @ERs	→ @(d:32+Rd<<1)	ERs32+2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs+, @(d:32,ERd,L)	W	5	6	8				D	S						@(d:32+ERd<<1)	⊕ @ERs	→ @(d:32+ERd<<1)	ERs32+2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs+, @aa:16	W	4	5	7						S	D				@aa:16	⊕ @ERs	→ @aa:16	ERs32+2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs+, @aa:32	W	5	5	8						S	D				@aa:32	⊕ @ERs	→ @aa:32	ERs32+2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @ERd	W	3	5	6			D			S					@ERd	⊕ @ERs	→ @ERd	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @ERd+	W	3	5	6						SD					@ERd	⊕ @ERs	→ @ERd	ERs32-2→ERs32	ERd32+2→ERd32			—	—	↕	↕	0	—	
	XOR.W @ERs-, @ERd-	W	3	5	6						SD					@ERd	⊕ @ERs	→ @ERd	ERs32-2→ERs32	ERd32-2→ERd32			—	—	↕	↕	0	—	
	XOR.W @ERs-, @+ERd	W	3	6	7						SD				ERd32+2→ERd32	@ERd	⊕ @ERs	→ @ERd	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @-ERd	W	3	6	7						SD				ERd32-2→ERd32	@ERd	⊕ @ERs	→ @ERd	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @(d:2,ERd)	W	3	6	7			D		S						@(2/4/6+ERd)	⊕ @ERs	→ @(2/4/6+ERd)	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @(d:16,ERd)	W	4	7	7			D		S						@(d:16+ERd)	⊕ @ERs	→ @(d:16+ERd)	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @(d:32,ERd)	W	5	7	8			D		S						@(d:32+ERd)	⊕ @ERs	→ @(d:32+ERd)	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @(d:16,Rd,B)	W	4	7	7				D	S						@(d:16+RdL<<1)	⊕ @ERs	→ @(d:16+RdL<<1)	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @(d:16,Rd,W)	W	4	7	7				D	S						@(d:16+Rd<<1)	⊕ @ERs	→ @(d:16+Rd<<1)	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @(d:16,ERd,L)	W	4	7	7				D	S						@(d:16+ERd<<1)	⊕ @ERs	→ @(d:16+ERd<<1)	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @(d:32,Rd,B)	W	5	7	8				D	S						@(d:32+RdL<<1)	⊕ @ERs	→ @(d:32+RdL<<1)	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @(d:32,Rd,W)	W	5	7	8				D	S						@(d:32+Rd<<1)	⊕ @ERs	→ @(d:32+Rd<<1)	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @(d:32,ERd,L)	W	5	7	8				D	S						@(d:32+ERd<<1)	⊕ @ERs	→ @(d:32+ERd<<1)	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @aa:16	W	4	5	7						S	D				@aa:16	⊕ @ERs	→ @aa:16	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @ERs-, @aa:32	W	5	5	8						S	D				@aa:32	⊕ @ERs	→ @aa:32	ERs32-2→ERs32			—	—	↕	↕	0	—		
	XOR.W @+ERs, @ERd	W	3	6	6			D		S			ERs32+2→ERs32			@ERd	⊕ @ERs	→ @ERd				—	—	↕	↕	0	—		
	XOR.W @+ERs, @ERd+	W	3	6	6					SD			ERs32+2→ERs32			@ERd	⊕ @ERs	→ @ERd		ERd32+2→ERd32			—	—	↕	↕	0	—	
	XOR.W @+ERs, @ERd-	W	3	6	6					SD			ERs32+2→ERs32			@ERd	⊕ @ERs	→ @ERd			ERd32-2→ERd32			—	—	↕	↕	0	—
	XOR.W @+ERs, @+ERd	W	3	7	7					SD			ERs32+2→ERs32	ERd32+2→ERd32		@ERd	⊕ @ERs	→ @ERd						—	—	↕	↕	0	—
	XOR.W @+ERs, @-ERd	W	3	7	7					SD			ERs32+2→ERs32	ERd32-2→ERd32		@ERd	⊕ @ERs	→ @ERd						—	—	↕	↕	0	—
	XOR.W @+ERs, @(d:2,ERd)	W	3	7	7			D		S			ERs32+2→ERs32			@(2/4/6+ERd)	⊕ @ERs	→ @(2/4/6+ERd)						—	—	↕	↕	0	—
	XOR.W @+ERs, @(d:16,ERd)	W	4	7	7			D		S			ERs32+2→ERs32			@(d:16+ERd)	⊕ @ERs	→ @(d:16+ERd)						—	—	↕	↕	0	—
	XOR.W @+ERs, @(d:32,ERd)	W	5	7	8			D		S			ERs32+2→ERs32			@(d:32+ERd)	⊕ @ERs	→ @(d:32+ERd)						—	—	↕	↕	0	—
XOR.W @+ERs, @(d:16,Rd,B)	W	4	7	7				D	S			ERs32+2→ERs32			@(d:16+RdL<<1)	⊕ @ERs	→ @(d:16+RdL<<1)						—	—	↕	↕	0	—	

論理演算命令 (81)

命令	ニーモニック	サイズ	命令長	実行	16ビット命令フラグ	アドレッシングモード									オペレーション*					コンディションコード**													
						#px	Rn	@Rn	@Rn, #imm	@Rn, #imm, L	@Rn, #imm, L, W/Rn, L	@Rn, #imm, L, W/Rn, L, W/Rn, L	@Rn, #imm, L, W/Rn, L, W/Rn, L, W/Rn, L	@Rn, #imm, L, W/Rn, L, W/Rn, L, W/Rn, L, W/Rn, L	@Rn, #imm, L, W/Rn, L, W/Rn, L, W/Rn, L, W/Rn, L, W/Rn, L	@Rn, #imm, L, W/Rn, L, W/Rn, L, W/Rn, L, W/Rn, L, W/Rn, L, W/Rn, L	オペレーション1			オペレーション2		オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
																	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
XOR	XOR.W @(d:2,ERs),@(d:16,ERd)	W	4	7	7				SD								@(d:16+ERd)	⊕	@(2/4/6+ERs)	→	@(d:16+ERd)					—	—	—	↑	↓	0	—	
	XOR.W @(d:2,ERs),@(d:32,ERd)	W	5	7	8				SD								@(d:32+ERd)	⊕	@(2/4/6+ERs)	→	@(d:32+ERd)					—	—	—	↑	↓	0	—	
	XOR.W @(d:2,ERs),@(d:16,Rd,B)	W	4	7	7				S	D							@(d:16+RdL<<1)	⊕	@(2/4/6+ERs)	→	@(d:16+RdL<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:2,ERs),@(d:16,Rd,W)	W	4	7	7				S	D							@(d:16+Rd<<1)	⊕	@(2/4/6+ERs)	→	@(d:16+Rd<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:2,ERs),@(d:16,ERd,L)	W	4	7	7				S	D							@(d:16+ERd<<1)	⊕	@(2/4/6+ERs)	→	@(d:16+ERd<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:2,ERs),@(d:32,Rd,B)	W	5	7	8				S	D							@(d:32+RdL<<1)	⊕	@(2/4/6+ERs)	→	@(d:32+RdL<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:2,ERs),@(d:32,Rd,W)	W	5	7	8				S	D							@(d:32+Rd<<1)	⊕	@(2/4/6+ERs)	→	@(d:32+Rd<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:2,ERs),@(d:32,ERd,L)	W	5	7	8				S	D							@(d:32+ERd<<1)	⊕	@(2/4/6+ERs)	→	@(d:32+ERd<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:2,ERs),@aa:16	W	4	6	7				S		D						@aa:16	⊕	@(2/4/6+ERs)	→	@aa:16					—	—	—	↑	↓	0	—	
	XOR.W @(d:2,ERs),@aa:32	W	5	6	8				S		D						@aa:32	⊕	@(2/4/6+ERs)	→	@aa:32					—	—	—	↑	↓	0	—	
	XOR.W @(d:16,ERs),@ERd	W	4	6	7				D	S							@ERd	⊕	@(d:16+ERs)	→	@ERd					—	—	—	↑	↓	0	—	
	XOR.W @(d:16,ERs),@ERd+	W	4	6	7				S	D							@ERd	⊕	@(d:16+ERs)	→	@ERd					ERd32+2→ERd32	—	—	—	↑	↓	0	—
	XOR.W @(d:16,ERs),@ERd-	W	4	6	7				S	D							@ERd	⊕	@(d:16+ERs)	→	@ERd					ERd32-2→ERd32	—	—	—	↑	↓	0	—
	XOR.W @(d:16,ERs),@+ERd	W	4	7	8				S	D							ERd32+2→ERd32	@ERd	⊕	@(d:16+ERs)	→	@ERd					—	—	—	↑	↓	0	—
	XOR.W @(d:16,ERs),@-ERd	W	4	7	8				S	D							ERd32-2→ERd32	@ERd	⊕	@(d:16+ERs)	→	@ERd					—	—	—	↑	↓	0	—
	XOR.W @(d:16,ERs),@(d:2,ERd)	W	4	7	8					SD							@(2/4/6+ERd)	⊕	@(d:16+ERs)	→	@(2/4/6+ERd)					—	—	—	↑	↓	0	—	
	XOR.W @(d:16,ERs),@(d:16,ERd)	W	5	7	8					SD							@(d:16+ERd)	⊕	@(d:16+ERs)	→	@(d:16+ERd)					—	—	—	↑	↓	0	—	
	XOR.W @(d:16,ERs),@(d:32,ERd)	W	6	7	9					SD							@(d:32+ERd)	⊕	@(d:16+ERs)	→	@(d:32+ERd)					—	—	—	↑	↓	0	—	
	XOR.W @(d:16,ERs),@(d:16,Rd,B)	W	5	7	8					S	D						@(d:16+RdL<<1)	⊕	@(d:16+ERs)	→	@(d:16+RdL<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:16,ERs),@(d:16,Rd,W)	W	5	7	8					S	D						@(d:16+Rd<<1)	⊕	@(d:16+ERs)	→	@(d:16+Rd<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:16,ERs),@(d:16,ERd,L)	W	5	7	8					S	D						@(d:16+ERd<<1)	⊕	@(d:16+ERs)	→	@(d:16+ERd<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:16,ERs),@(d:32,Rd,B)	W	6	7	9					S	D						@(d:32+RdL<<1)	⊕	@(d:16+ERs)	→	@(d:32+RdL<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:16,ERs),@(d:32,Rd,W)	W	6	7	9					S	D						@(d:32+Rd<<1)	⊕	@(d:16+ERs)	→	@(d:32+Rd<<1)					—	—	—	↑	↓	0	—	
	XOR.W @(d:16,ERs),@(d:32,ERd,L)	W	6	7	9					S	D						@(d:32+ERd<<1)	⊕	@(d:16+ERs)	→	@(d:32+ERd<<1)					—	—	—	↑	↓	0	—	
XOR.W @(d:16,ERs),@aa:16	W	5	6	8					S		D					@aa:16	⊕	@(d:16+ERs)	→	@aa:16					—	—	—	↑	↓	0	—		
XOR.W @(d:16,ERs),@aa:32	W	6	6	9					S		D					@aa:32	⊕	@(d:16+ERs)	→	@aa:32					—	—	—	↑	↓	0	—		
XOR.W @(d:32,ERs),@ERd	W	5	6	8					D	S						@ERd	⊕	@(d:32+ERs)	→	@ERd					—	—	—	↑	↓	0	—		
XOR.W @(d:32,ERs),@ERd+	W	5	6	8					S	D						@ERd	⊕	@(d:32+ERs)	→	@ERd					ERd32+2→ERd32	—	—	—	↑	↓	0	—	
XOR.W @(d:32,ERs),@ERd-	W	5	6	8					S	D						@ERd	⊕	@(d:32+ERs)	→	@ERd					ERd32-2→ERd32	—	—	—	↑	↓	0	—	

2. 各命令の説明

論理演算命令 (82)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステータス	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}																						
					#xx	Rn	Rn @ (ERn)	Rn @ (RnL/Rn.W/ERn.L)	Rn @ ERn @ ERn+ @ ERn- @ ERn	Rn @ aa:9 @ aa:16 @ aa:32	Rn @ ERn @ ERn+ @ ERn- @ ERn	Rn @ aa:9 @ aa:16 @ aa:32	Rn @ ERn @ ERn+ @ ERn- @ ERn	Rn @ aa:9 @ aa:16 @ aa:32	Rn @ ERn @ ERn+ @ ERn- @ ERn											オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
XOR	XOR.W @(d:32,ERs),@+ERd	W	5	7	9									ERd32+2→ERd32	@ERd	⊕	@(d:32+ERs)	→	@ERd							—	—	—	—	—	—	—	—	—	—	—	—	—					
	XOR.W @(d:32,ERs),@-ERd	W	5	7	9									ERd32-2→ERd32	@ERd	⊕	@(d:32+ERs)	→	@ERd								—	—	—	—	—	—	—	—	—	—	—	—	—				
	XOR.W @(d:32,ERs),@ (d:2,ERd)	W	5	7	9												@ (2/4/6+ERd)	⊕	@(d:32+ERs)	→	@ (2/4/6+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—			
	XOR.W @(d:32,ERs),@ (d:16,ERd)	W	6	7	9													@ (d:16+ERd)	⊕	@(d:32+ERs)	→	@ (d:16+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	XOR.W @(d:32,ERs),@ (d:32,ERd)	W	7	7	10													@ (d:32+ERd)	⊕	@(d:32+ERs)	→	@ (d:32+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	XOR.W @(d:32,ERs),@ (d:16,Rd.B)	W	6	7	9													@ (d:16+Rd<<1)	⊕	@(d:32+ERs)	→	@ (d:16+Rd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	XOR.W @(d:32,ERs),@ (d:16,Rd.W)	W	6	7	9													@ (d:16+Rd<<1)	⊕	@(d:32+ERs)	→	@ (d:16+Rd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	XOR.W @(d:32,ERs),@ (d:16,ERd.L)	W	6	7	9													@ (d:16+ERd<<1)	⊕	@(d:32+ERs)	→	@ (d:16+ERd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	XOR.W @(d:32,ERs),@ (d:32,Rd.B)	W	7	7	10													@ (d:32+Rd<<1)	⊕	@(d:32+ERs)	→	@ (d:32+Rd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:32,ERs),@ (d:32,Rd.W)	W	7	7	10													@ (d:32+Rd<<1)	⊕	@(d:32+ERs)	→	@ (d:32+Rd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:32,ERs),@ (d:32,ERd.L)	W	7	7	10													@ (d:32+ERd<<1)	⊕	@(d:32+ERs)	→	@ (d:32+ERd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:32,ERs),@aa:16	W	6	6	9													@aa:16	⊕	@(d:32+ERs)	→	@aa:16						—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	XOR.W @(d:32,ERs),@aa:32	W	7	6	10													@aa:32	⊕	@(d:32+ERs)	→	@aa:32						—	—	—	—	—	—	—	—	—	—	—	—	—	—		
	XOR.W @(d:16,Rs.B),@ERd	W	4	6	7													@ERd	⊕	@(d:16+Rs<<1)	→	@ERd						—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ERd+	W	4	6	7													@ERd	⊕	@(d:16+Rs<<1)	→	@ERd						ERd32+2→ERd32	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ERd-	W	4	6	7													@ERd	⊕	@(d:16+Rs<<1)	→	@ERd						ERd32-2→ERd32	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	XOR.W @(d:16,Rs.B),@+ERd	W	4	7	8													ERd32+2→ERd32	@ERd	⊕	@(d:16+Rs<<1)	→	@ERd						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@-ERd	W	4	7	8													ERd32-2→ERd32	@ERd	⊕	@(d:16+Rs<<1)	→	@ERd						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ (d:2,ERd)	W	4	7	8														@ (2/4/6+ERd)	⊕	@(d:16+Rs<<1)	→	@ (2/4/6+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ (d:16,ERd)	W	5	7	8														@ (d:16+ERd)	⊕	@(d:16+Rs<<1)	→	@ (d:16+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ (d:32,ERd)	W	6	7	9														@ (d:32+ERd)	⊕	@(d:16+Rs<<1)	→	@ (d:32+ERd)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ (d:16,Rd.B)	W	5	7	8														@ (d:16+Rd<<1)	⊕	@(d:16+Rs<<1)	→	@ (d:16+Rd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ (d:16,Rd.W)	W	5	7	8														@ (d:16+Rd<<1)	⊕	@(d:16+Rs<<1)	→	@ (d:16+Rd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ (d:16,ERd.L)	W	5	7	8														@ (d:16+ERd<<1)	⊕	@(d:16+Rs<<1)	→	@ (d:16+ERd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ (d:32,Rd.B)	W	6	7	9														@ (d:32+Rd<<1)	⊕	@(d:16+Rs<<1)	→	@ (d:32+Rd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ (d:32,Rd.W)	W	6	7	9														@ (d:32+Rd<<1)	⊕	@(d:16+Rs<<1)	→	@ (d:32+Rd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@ (d:32,ERd.L)	W	6	7	9														@ (d:32+ERd<<1)	⊕	@(d:16+Rs<<1)	→	@ (d:32+ERd<<1)						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	XOR.W @(d:16,Rs.B),@aa:16	W	5	6	8														@aa:16	⊕	@(d:16+Rs<<1)	→	@aa:16						—	—	—	—	—	—	—	—	—	—	—	—	—	—	
XOR.W @(d:16,Rs.B),@aa:32	W	6	6	9														@aa:32	⊕	@(d:16+Rs<<1)	→	@aa:32						—	—	—	—	—	—	—	—	—	—	—	—	—	—		

論理演算命令 (84)

命令	ニーモニック	サイズ 命令長	実行 優先度	16ビット命令フラグ #XX	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}															
					Rn	@ERn	@d(Rn)	@d(Rn, B/Rn.W/ERn.L)	@ERn/@ERn+/@ERn+/@ERn	@aa:R		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C									
														Op	Rd	Op																	
XOR	XOR.W @(d:16,ERs.L),@(d:32,ERd.L)	W	6	7	9				SD					@(d:32+ERd<<1)	⊕	@(d:16+ERs<<1)	→	@(d:32+ERd<<1)								—	—	—	⇄	0	—		
	XOR.W @(d:16,ERs.L),@aa:16	W	5	6	8				S	D				@aa:16	⊕	@(d:16+ERs<<1)	→	@aa:16								—	—	—	⇄	0	—		
	XOR.W @(d:16,ERs.L),@aa:32	W	6	6	9				S	D				@aa:32	⊕	@(d:16+ERs<<1)	→	@aa:32								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@ERd	W	5	6	8			D	S					@ERd	⊕	@(d:16+Rs<<1)	→	@ERd								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@ERd+	W	5	6	8				S	D				@ERd	⊕	@(d:16+Rs<<1)	→	@ERd									—	—	—	⇄	0	—	
	XOR.W @(d:32,Rs.B),@ERd-	W	5	6	8				S	D				@ERd	⊕	@(d:16+Rs<<1)	→	@ERd										—	—	—	⇄	0	—
	XOR.W @(d:32,Rs.B),@+ERd	W	5	7	9				S	D				ERd32+2→ERd32	@ERd	⊕	@(d:16+Rs<<1)	→	@ERd									—	—	—	⇄	0	—
	XOR.W @(d:32,Rs.B),@-ERd	W	5	7	9				S	D				ERd32-2→ERd32	@ERd	⊕	@(d:16+Rs<<1)	→	@ERd									—	—	—	⇄	0	—
	XOR.W @(d:32,Rs.B),@(d:2,ERd)	W	5	7	9				D	S				@(2/4/6+ERd)	⊕	@(d:16+Rs<<1)	→	@(2/4/6+ERd)								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@(d:16,ERd)	W	6	7	9				D	S				@(d:16+ERd)	⊕	@(d:16+Rs<<1)	→	@(d:16+ERd)								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@(d:32,ERd)	W	7	7	10				D	S				@(d:32+ERd)	⊕	@(d:16+Rs<<1)	→	@(d:32+ERd)								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@(d:16,Rd.B)	W	6	7	9				SD					@(d:16+RdL<<1)	⊕	@(d:16+Rs<<1)	→	@(d:16+RdL<<1)								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@(d:16,Rd.W)	W	6	7	9				SD					@(d:16+Rd<<1)	⊕	@(d:16+Rs<<1)	→	@(d:16+Rd<<1)								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@(d:16,ERd.L)	W	6	7	9				SD					@(d:16+ERd<<1)	⊕	@(d:16+Rs<<1)	→	@(d:16+ERd<<1)								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@(d:32,Rd.B)	W	7	7	10				SD					@(d:32+RdL<<1)	⊕	@(d:16+Rs<<1)	→	@(d:32+RdL<<1)								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@(d:32,Rd.W)	W	7	7	10				SD					@(d:32+Rd<<1)	⊕	@(d:16+Rs<<1)	→	@(d:32+Rd<<1)								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@(d:32,ERd.L)	W	7	7	10				S	D				@(d:32+ERd<<1)	⊕	@(d:32+Rs<<1)	→	@(d:32+ERd<<1)								—	—	—	⇄	0	—		
	XOR.W @(d:32,Rs.B),@aa:16	W	6	6	9				S	D				@aa:16	⊕	@(d:32+Rs<<1)	→	@aa:16									—	—	—	⇄	0	—	
	XOR.W @(d:32,Rs.B),@aa:32	W	7	6	10				S	D				@aa:32	⊕	@(d:32+Rs<<1)	→	@aa:32									—	—	—	⇄	0	—	
	XOR.W @(d:32,Rs.W),@ERd	W	5	6	8				D	S				@ERd	⊕	@(d:32+Rs<<1)	→	@ERd									—	—	—	⇄	0	—	
	XOR.W @(d:32,Rs.W),@ERd+	W	5	6	8				S	D				@ERd	⊕	@(d:32+Rs<<1)	→	@ERd										—	—	—	⇄	0	—
	XOR.W @(d:32,Rs.W),@ERd-	W	5	6	8				S	D				@ERd	⊕	@(d:32+Rs<<1)	→	@ERd										—	—	—	⇄	0	—
	XOR.W @(d:32,Rs.W),@+ERd	W	5	7	9				S	D				ERd32+2→ERd32	@ERd	⊕	@(d:32+Rs<<1)	→	@ERd									—	—	—	⇄	0	—
	XOR.W @(d:32,Rs.W),@-ERd	W	5	7	9				S	D				ERd32-2→ERd32	@ERd	⊕	@(d:32+Rs<<1)	→	@ERd									—	—	—	⇄	0	—
	XOR.W @(d:32,Rs.W),@(d:2,ERd)	W	5	7	9				D	S				@(2/4/6+ERd)	⊕	@(d:32+Rs<<1)	→	@(2/4/6+ERd)									—	—	—	⇄	0	—	
	XOR.W @(d:32,Rs.W),@(d:16,ERd)	W	6	7	9				D	S				@(d:16+ERd)	⊕	@(d:32+Rs<<1)	→	@(d:16+ERd)									—	—	—	⇄	0	—	
	XOR.W @(d:32,Rs.W),@(d:32,ERd)	W	7	7	10				D	S				@(d:32+ERd)	⊕	@(d:32+Rs<<1)	→	@(d:32+ERd)									—	—	—	⇄	0	—	
	XOR.W @(d:32,Rs.W),@(d:16,Rd.B)	W	6	7	9				SD					@(d:16+RdL<<1)	⊕	@(d:32+Rs<<1)	→	@(d:16+RdL<<1)									—	—	—	⇄	0	—	
	XOR.W @(d:32,Rs.W),@(d:16,Rd.W)	W	6	7	9				SD					@(d:16+Rd<<1)	⊕	@(d:32+Rs<<1)	→	@(d:16+Rd<<1)									—	—	—	⇄	0	—	



論理演算命令 (85)

命令	ニーモニック	サイズ	命令長	実行 最小値	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}																
					16ビット命令フェッチ ステップ ^{b)}	#Px	Pn	@ERn	@(d,ERn)	@(d,RnL,B/Rn,W/ERnL)	@ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32		オペレーション1			オペレーション2			オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C						
XOR.W @ (d:32,Rs,W),@(d:16,ERdL)	W	6	7	9													@(d:16+ERd<<1)	@	@(d:32+Rs<<1)	→	@(d:16+ERd<<1)															
XOR.W @ (d:32,Rs,W),@(d:32,Rd,B)	W	7	7	10													@(d:32+RdL<<1)	@	@(d:32+Rs<<1)	→	@(d:32+RdL<<1)															
XOR.W @ (d:32,Rs,W),@(d:32,Rd,W)	W	7	7	10													@(d:32+Rd<<1)	@	@(d:32+Rs<<1)	→	@(d:32+Rd<<1)															
XOR.W @ (d:32,Rs,W),@(d:32,ERdL)	W	7	7	10													@(d:32+ERd<<1)	@	@(d:32+Rs<<1)	→	@(d:32+ERd<<1)															
XOR.W @ (d:32,Rs,W),@aa:16	W	6	6	9									S	D			@aa:16	@	@(d:32+Rs<<1)	→	@aa:16															
XOR.W @ (d:32,Rs,W),@aa:32	W	7	6	10									S	D			@aa:32	@	@(d:32+Rs<<1)	→	@aa:32															
XOR.W @ (d:32,ERs,L),@ERd	W	5	6	8							D		S				@ERd	@	@(d:32+ERs<<1)	→	@ERd															
XOR.W @ (d:32,ERs,L),@ERd+	W	5	6	8									S	D			@ERd	@	@(d:32+ERs<<1)	→	@ERd				ERd32+2→ERd32											
XOR.W @ (d:32,ERs,L),@ERd-	W	5	6	8									S	D			@ERd	@	@(d:32+ERs<<1)	→	@ERd				ERd32-2→ERd32											
XOR.W @ (d:32,ERs,L),@+ERd	W	5	7	9									S	D			ERd32+2→ERd32	@ERd	@	@(d:32+ERs<<1)	→	@ERd														
XOR.W @ (d:32,ERs,L),@-ERd	W	5	7	9									S	D			ERd32-2→ERd32	@ERd	@	@(d:32+ERs<<1)	→	@ERd														
XOR.W @ (d:32,ERs,L),@(d:2,ERd)	W	5	7	9									D	S			@(2/4/6+ERd)	@	@(d:32+ERs<<1)	→	@(2/4/6+ERd)															
XOR.W @ (d:32,ERs,L),@(d:16,ERd)	W	6	7	9									D	S			@(d:16+ERd)	@	@(d:32+ERs<<1)	→	@(d:16+ERd)															
XOR.W @ (d:32,ERs,L),@(d:32,ERd)	W	7	7	10									D	S			@(d:32+ERd)	@	@(d:32+ERs<<1)	→	@(d:32+ERd)															
XOR.W @ (d:32,ERs,L),@(d:16,Rd,B)	W	6	7	9										SD			@(d:16+RdL<<1)	@	@(d:32+ERs<<1)	→	@(d:16+RdL<<1)															
XOR.W @ (d:32,ERs,L),@(d:16,Rd,W)	W	6	7	9										SD			@(d:16+Rd<<1)	@	@(d:32+ERs<<1)	→	@(d:16+Rd<<1)															
XOR.W @ (d:32,ERs,L),@(d:16,ERdL)	W	6	7	9										SD			@(d:16+ERd<<1)	@	@(d:32+ERs<<1)	→	@(d:16+ERd<<1)															
XOR.W @ (d:32,ERs,L),@(d:32,Rd,B)	W	7	7	10										SD			@(d:32+RdL<<1)	@	@(d:32+ERs<<1)	→	@(d:32+RdL<<1)															
XOR.W @ (d:32,ERs,L),@(d:32,Rd,W)	W	7	7	10										SD			@(d:32+Rd<<1)	@	@(d:32+ERs<<1)	→	@(d:32+Rd<<1)															
XOR.W @ (d:32,ERs,L),@(d:32,ERdL)	W	7	7	10										SD			@(d:32+ERd<<1)	@	@(d:32+ERs<<1)	→	@(d:32+ERd<<1)															
XOR.W @ (d:32,ERs,L),@aa:16	W	6	6	9									S	D			@aa:16	@	@(d:32+ERs<<1)	→	@aa:16															
XOR.W @ (d:32,ERs,L),@aa:32	W	7	6	10									S	D			@aa:32	@	@(d:32+ERs<<1)	→	@aa:32															
XOR.W @aa:16,@ERd	W	3	4	6											D		@ERd	@	@aa:16	→	@ERd															
XOR.W @aa:16,@ERd+	W	3	4	6											D	S	@ERd	@	@aa:16	→	@ERd				ERd32+2→ERd32											
XOR.W @aa:16,@ERd-	W	3	4	6											D	S	@ERd	@	@aa:16	→	@ERd				ERd32-2→ERd32											
XOR.W @aa:16,@+ERd	W	3	5	7											D	S	ERd32+2→ERd32	@ERd	@	@aa:16	→	@ERd														
XOR.W @aa:16,@-ERd	W	3	5	7											D	S	ERd32-2→ERd32	@ERd	@	@aa:16	→	@ERd														
XOR.W @aa:16,@(d:2,ERd)	W	3	5	7											D		@(2/4/6+ERd)	@	@aa:16	→	@(2/4/6+ERd)															
XOR.W @aa:16,@(d:16,ERd)	W	4	5	7											D		@(d:16+ERd)	@	@aa:16	→	@(d:16+ERd)															

2. 各命令の説明

命令	ニーモニック	サイズ	命令長 実行 16ビット命令フロップ #xx	アドレッシングモード						オペレーション ^{a)}					コンディションコード ^{a)}							
				#xx	Rn	@ERN (d,ERN)	@RnL/RnL/RnL/W/ERNL @ERN/@ERN+/@ERN-/@ERN	@aa:R @aa:R/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
												@	→	←								
XOR	XOR.W @aa:16,@(d:32,ERd)	W	5 5 8							@(d:32+ERd)	@ @aa:16	→ @ (d:32+ERd)			—	—	↕	↕	0	—		
	XOR.W @aa:16,@(d:16,Rd,B)	W	4 5 7							@(d:16+Rd<<1)	@ @aa:16	→ @ (d:16+Rd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:16,@(d:16,Rd,W)	W	4 5 7							@(d:16+Rd<<1)	@ @aa:16	→ @ (d:16+Rd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:16,@(d:16,ERd,L)	W	4 5 7							@(d:16+ERd<<1)	@ @aa:16	→ @ (d:16+ERd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:16,@(d:32,Rd,B)	W	5 5 8							@(d:32+Rd<<1)	@ @aa:16	→ @ (d:32+Rd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:16,@(d:32,Rd,W)	W	5 5 8							@(d:32+Rd<<1)	@ @aa:16	→ @ (d:32+Rd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:16,@(d:32,ERd,L)	W	5 5 8							@(d:32+ERd<<1)	@ @aa:16	→ @ (d:32+ERd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:16,@aa:16	W	4 4 7						SD	@aa:16	@ @aa:16	→ @aa:16			—	—	↕	↕	0	—		
	XOR.W @aa:16,@aa:32	W	5 4 8						SD	@aa:32	@ @aa:16	→ @aa:32			—	—	↕	↕	0	—		
	XOR.W @aa:32,@ERd	W	4 4 7			D				@ERd	@ @aa:32	→ @ERd			—	—	↕	↕	0	—		
	XOR.W @aa:32,@ERd+	W	4 4 7				D	S		@ERd	@ @aa:32	→ @ERd		ERd32+2→ERd32	—	—	↕	↕	0	—		
	XOR.W @aa:32,@ERd-	W	4 4 7				D	S		@ERd	@ @aa:32	→ @ERd		ERd32-2→ERd32	—	—	↕	↕	0	—		
	XOR.W @aa:32,@+ERd	W	4 5 8				D	S		ERd32+2→ERd32	@ ERd	→ @ERd			—	—	↕	↕	0	—		
	XOR.W @aa:32,@-ERd	W	4 5 8				D	S		ERd32-2→ERd32	@ ERd	→ @ERd			—	—	↕	↕	0	—		
	XOR.W @aa:32,@(d:2,ERd)	W	4 5 8				D	S		@(2/4/6+ERd)	@ @aa:32	→ @ (2/4/6+ERd)			—	—	↕	↕	0	—		
	XOR.W @aa:32,@(d:16,ERd)	W	5 5 8				D	S		@(d:16+ERd)	@ @aa:32	→ @ (d:16+ERd)			—	—	↕	↕	0	—		
	XOR.W @aa:32,@(d:32,ERd)	W	6 5 9				D	S		@(d:32+ERd)	@ @aa:32	→ @ (d:32+ERd)			—	—	↕	↕	0	—		
	XOR.W @aa:32,@(d:16,Rd,B)	W	5 5 8				D	S		@(d:16+Rd<<1)	@ @aa:32	→ @ (d:16+Rd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:32,@(d:16,Rd,W)	W	5 5 8				D	S		@(d:16+Rd<<1)	@ @aa:32	→ @ (d:16+Rd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:32,@(d:16,ERd,L)	W	5 5 8				D	S		@(d:16+ERd<<1)	@ @aa:32	→ @ (d:16+ERd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:32,@(d:32,Rd,B)	W	6 5 9				D	S		@(d:32+Rd<<1)	@ @aa:32	→ @ (d:32+Rd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:32,@(d:32,Rd,W)	W	6 5 9				D	S		@(d:32+Rd<<1)	@ @aa:32	→ @ (d:32+Rd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:32,@(d:32,ERd,L)	W	6 5 9				D	S		@(d:32+ERd<<1)	@ @aa:32	→ @ (d:32+ERd<<1)			—	—	↕	↕	0	—		
	XOR.W @aa:32,@aa:16	W	5 4 8					SD		@aa:16	@ @aa:32	→ @aa:16			—	—	↕	↕	0	—		
	XOR.W @aa:32,@aa:32	W	6 4 9					SD		@aa:32	@ @aa:32	→ @aa:32			—	—	↕	↕	0	—		
	XOR.L #xx:16,ERd	L	2 1 2	S	D						ERd32	@ #xx:16	→ ERd32			—	—	↕	↕	0	—	
	XOR.L #xx:32,ERd	L	3 1 3	S	D						ERd32	@ #xx	→ ERd32			—	—	↕	↕	0	—	
	XOR.L #xx:16,@ERd	L	3 4 5	S		D					@ERd	@ #xx:16	→ @ERd			—	—	↕	↕	0	—	
	XOR.L #xx:16,@ERd+	L	3 4 5	S			D				@ERd	@ #xx:16	→ @ERd		ERd32+4→ERd32	—	—	↕	↕	0	—	

論理演算命令 (87)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フェッチ ステップ数 ¹⁾	アドレッシングモード								オペレーション ⁸⁾					コンディションコード ⁹⁾														
					Rn	@ERn	@(d,ERn)	@(d,RnL,B/Rn,W/ERn,L)	@ERn+/@ERn+/@ERn+/@ERn	@aa:0/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C								
														Rn	@ERn	@(d,RnL,B/Rn,W/ERn,L)									@ERn+/@ERn+/@ERn+/@ERn	@aa:0/@aa:16/@aa:32		Rd	Rd	Rd	Rd	Rd
XOR	XOR.L #xx:16, @ERd-	L 3	4	5	S								@ERd	⊕ #xx:16	→	@ERd				ERd32+4→ERd32	—	—	⇄	⇄	0	—						
	XOR.L #xx:16, @+ERd	L 3	5	5	S								ERd32+4→ERd32	@ERd	⊕ #xx:16	→	@ERd					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @-ERd	L 3	5	5	S								ERd32+4→ERd32	@ERd	⊕ #xx:16	→	@ERd					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @(d:2,ERd)	L 3	5	5	S									@(4/8/12+ERd)	⊕ #xx:16	→	@(4/8/12+ERd)					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @(d:16,ERd)	L 4	5	6	S									@(d:16+ERd)	⊕ #xx:16	→	@(d:16+ERd)					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @(d:32,ERd)	L 5	5	7	S									@(d:32+ERd)	⊕ #xx:16	→	@(d:32+ERd)					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @(d:16,Rd,B)	L 4	5	6	S									@(d:16+RdL<<2)	⊕ #xx:16	→	@(d:16+RdL<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @(d:16,Rd,W)	L 4	5	6	S									@(d:16+Rd<<2)	⊕ #xx:16	→	@(d:16+Rd<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @(d:16,ERd,L)	L 4	5	6	S									@(d:16+ERdL<<2)	⊕ #xx:16	→	@(d:16+ERdL<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @(d:32,Rd,B)	L 5	5	7	S									@(d:32+RdL<<2)	⊕ #xx:16	→	@(d:32+RdL<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @(d:32,Rd,W)	L 5	5	7	S									@(d:32+Rd<<2)	⊕ #xx:16	→	@(d:32+Rd<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @(d:32,ERd,L)	L 5	5	7	S									@(d:32+ERdL<<2)	⊕ #xx:16	→	@(d:32+ERdL<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @aa:16	L 4	4	6	S									@aa:16	⊕ #xx:16	→	@aa:16					—	—	⇄	⇄	0	—					
	XOR.L #xx:16, @aa:32	L 5	4	7	S									@aa:32	⊕ #xx:16	→	@aa:32					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @ERd	L 4	4	6	S									@ERd	⊕ #xx	→	@ERd					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @ERd+	L 4	4	6	S									@ERd	⊕ #xx	→	@ERd				ERd32+4→ERd32	—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @ERd-	L 4	4	6	S									@ERd	⊕ #xx	→	@ERd				ERd32+4→ERd32	—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @+ERd	L 4	5	6	S									ERd32+4→ERd32	@ERd	⊕ #xx	→	@ERd					—	—	⇄	⇄	0	—				
	XOR.L #xx:32, @-ERd	L 4	5	6	S									ERd32+4→ERd32	@ERd	⊕ #xx	→	@ERd					—	—	⇄	⇄	0	—				
	XOR.L #xx:32, @(d:2,ERd)	L 4	5	6	S									@(4/8/12+ERd)	⊕ #xx	→	@(4/8/12+ERd)					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @(d:16,ERd)	L 5	5	7	S									@(d:16+ERd)	⊕ #xx	→	@(d:16+ERd)					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @(d:32,ERd)	L 6	5	8	S									@(d:32+ERd)	⊕ #xx	→	@(d:32+ERd)					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @(d:16,Rd,B)	L 5	5	7	S									@(d:16+RdL<<2)	⊕ #xx	→	@(d:16+RdL<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @(d:16,Rd,W)	L 5	5	7	S									@(d:16+Rd<<2)	⊕ #xx	→	@(d:16+Rd<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @(d:16,ERd,L)	L 5	5	7	S									@(d:16+ERdL<<2)	⊕ #xx	→	@(d:16+ERdL<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @(d:32,Rd,B)	L 6	5	8	S									@(d:32+RdL<<2)	⊕ #xx	→	@(d:32+RdL<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @(d:32,Rd,W)	L 6	5	8	S									@(d:32+Rd<<2)	⊕ #xx	→	@(d:32+Rd<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @(d:32,ERd,L)	L 6	5	8	S									@(d:32+ERdL<<2)	⊕ #xx	→	@(d:32+ERdL<<2)					—	—	⇄	⇄	0	—					
	XOR.L #xx:32, @aa:16	L 5	4	7	S									@aa:16	⊕ #xx	→	@aa:16					—	—	⇄	⇄	0	—					

論理演算命令 (89)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレスングモード							オペレーション ^{a)}					コンディションコード ^{a)}															
				16ビット命令フェッチ ステート ^{b)}							オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C								
				16ビット命令フェッチ	ステート ^{b)}	FX	Rn	@ERn	@(d,ERn)	@(d,RnL,B/Rn,W/ERn,L)			@-ERn/@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32	1									2	3	4	5				
XOR	XOR.L @(d:32,Rs.B),ERd	L	4	4	5	D							ERd32	⊕	@(d:32+RsL<<2)	→	ERd32					—	—	⇕	⇕	0	—				
	XOR.L @(d:32,Rs.W),ERd	L	4	4	5	D							ERd32	⊕	@(d:32+Rs<<2)	→	ERd32					—	—	⇕	⇕	0	—				
	XOR.L @(d:32,ERs.L),ERd	L	4	4	5	D							ERd32	⊕	@(d:32+ERs<<2)	→	ERd32					—	—	⇕	⇕	0	—				
	XOR.L @aa:16,ERd	L	3	3	4	D						S		ERd32	⊕	@aa:16	→	ERd32					—	—	⇕	⇕	0	—			
	XOR.L @aa:32,ERd	L	4	3	5	D						S		ERd32	⊕	@aa:32	→	ERd32					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@ERd	L	3	5	6		SD							@ERd	⊕	@ERs	→	@ERd					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@ERd+	L	3	5	6		S				D			@ERd	⊕	@ERs	→	@ERd		ERd32+4→ERd32				—	—	⇕	⇕	0	—		
	XOR.L @ERs,@ERd-	L	3	5	6		S				D			@ERd	⊕	@ERs	→	@ERd		ERd32+4→ERd32				—	—	⇕	⇕	0	—		
	XOR.L @ERs,@+ERd	L	3	6	7		S				D			ERd32+4→ERd32	@ERd	⊕	@ERs	→	@ERd					—	—	⇕	⇕	0	—		
	XOR.L @ERs,@-ERd	L	3	6	7		S				D			ERd32+4→ERd32	@ERd	⊕	@ERs	→	@ERd					—	—	⇕	⇕	0	—		
	XOR.L @ERs,@(d:2,ERd)	L	3	6	7		S	D						@(4/8/12+ERd)	⊕	@ERs	→	@(4/8/12+ERd)					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@(d:16,ERd)	L	4	6	7		S	D						@(d:16+ERd)	⊕	@ERs	→	@(d:16+ERd)					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@(d:32,ERd)	L	5	6	8		S	D						@(d:32+ERd)	⊕	@ERs	→	@(d:32+ERd)					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@(d:16,Rd.B)	L	4	6	7		S	D						@(d:16+RdL<<2)	⊕	@ERs	→	@(d:16+RdL<<2)					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@(d:16,Rd.W)	L	4	6	7		S	D						@(d:16+Rd<<2)	⊕	@ERs	→	@(d:16+Rd<<2)					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@(d:16,ERd.L)	L	4	6	7		S	D						@(d:16+ERd<<2)	⊕	@ERs	→	@(d:16+ERd<<2)					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@(d:32,Rd.B)	L	5	6	8		S	D						@(d:32+RdL<<2)	⊕	@ERs	→	@(d:32+RdL<<2)					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@(d:32,Rd.W)	L	5	6	8		S	D						@(d:32+Rd<<2)	⊕	@ERs	→	@(d:32+Rd<<2)					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@(d:32,ERd.L)	L	5	6	8		S	D						@(d:32+ERd<<2)	⊕	@ERs	→	@(d:32+ERd<<2)					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@aa:16	L	4	5	7		S					D		@aa:16	⊕	@ERs	→	@aa:16					—	—	⇕	⇕	0	—			
	XOR.L @ERs,@aa:32	L	5	5	8		S					D		@aa:32	⊕	@ERs	→	@aa:32					—	—	⇕	⇕	0	—			
	XOR.L @ERs+,@ERd	L	3	5	6						D		S		@ERd	⊕	@ERs	→	@ERd		ERs32+4→ERs32				—	—	⇕	⇕	0	—	
	XOR.L @ERs+,@ERd+	L	3	5	6							SD			@ERd	⊕	@ERs	→	@ERd		ERs32+4→ERs32		ERd32+4→ERd32		—	—	⇕	⇕	0	—	
	XOR.L @ERs+,@ERd-	L	3	5	6							SD			@ERd	⊕	@ERs	→	@ERd		ERs32+4→ERs32		ERd32+4→ERd32		—	—	⇕	⇕	0	—	
	XOR.L @ERs+,@+ERd	L	3	6	7								SD		ERd32+4→ERd32	@ERd	⊕	@ERs	→	@ERd		ERs32+4→ERs32				—	—	⇕	⇕	0	—
	XOR.L @ERs+,@-ERd	L	3	6	7								SD		ERd32+4→ERd32	@ERd	⊕	@ERs	→	@ERd		ERs32+4→ERs32				—	—	⇕	⇕	0	—
	XOR.L @ERs+,@(d:2,ERd)	L	3	6	7									SD			⊕	@ERs	→	@(4/8/12+ERd)		ERs32+4→ERs32				—	—	⇕	⇕	0	—
	XOR.L @ERs+,@(d:16,ERd)	L	4	6	7						D		S				⊕	@ERs	→	@(d:16+ERd)		ERs32+4→ERs32				—	—	⇕	⇕	0	—
XOR.L @ERs+,@(d:32,ERd)	L	5	6	8						D		S				⊕	@ERs	→	@(d:32+ERd)		ERs32+4→ERs32				—	—	⇕	⇕	0	—	

2. 各命令の説明

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フラグ	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}														
					16ビット命令フラグ #XX	Rn	@ERN	@ERN (L)	@RnL/Rn.W/ERN.L	@ERN/@ERN/@ERN/@ERN	@aa:16/@aa:32	I	O	O	O	O	O	O	O	O	I	H	N	Z	V	C								
																											オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	
XOR	XORL @ERs+, @(d:16,Rd.B)	L	4	6	7				D	S						@(d:16+RdL<<2)	⊕	@ERs	→	@(d:16+RdL<<2)	ERs32+4→ERs32								—	—	↓	↓	0	—
	XORL @ERs+, @(d:16,Rd.W)	L	4	6	7				D	S						@(d:16+Rd<<2)	⊕	@ERs	→	@(d:16+Rd<<2)	ERs32+4→ERs32								—	—	↓	↓	0	—
	XORL @ERs+, @(d:16,ERd.L)	L	4	6	7				D	S						@(d:16+ERd<<2)	⊕	@ERs	→	@(d:16+ERd<<2)	ERs32+4→ERs32								—	—	↓	↓	0	—
	XORL @ERs+, @(d:32,Rd.B)	L	5	6	8				D	S						@(d:32+RdL<<2)	⊕	@ERs	→	@(d:32+RdL<<2)	ERs32+4→ERs32								—	—	↓	↓	0	—
	XORL @ERs+, @(d:32,Rd.W)	L	5	6	8				D	S						@(d:32+Rd<<2)	⊕	@ERs	→	@(d:32+Rd<<2)	ERs32+4→ERs32								—	—	↓	↓	0	—
	XORL @ERs+, @(d:32,ERd.L)	L	5	6	8				D	S						@(d:32+ERd<<2)	⊕	@ERs	→	@(d:32+ERd<<2)	ERs32+4→ERs32								—	—	↓	↓	0	—
	XORL @ERs+, @aa:16	L	4	5	7					S	D					@aa:16	⊕	@ERs	→	@aa:16	ERs32+4→ERs32								—	—	↓	↓	0	—
	XORL @ERs+, @aa:32	L	5	5	8					S	D					@aa:32	⊕	@ERs	→	@aa:32	ERs32+4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @ERd	L	3	5	6				D		S					@ERd	⊕	@ERs	→	@ERd	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @ERd+	L	3	5	6						SD					@ERd	⊕	@ERs	→	@ERd	ERs32-4→ERs32	ERd32+4→ERd32							—	—	↓	↓	0	—
	XORL @ERs-, @ERd-	L	3	5	6						SD					@ERd	⊕	@ERs	→	@ERd	ERs32-4→ERs32	ERd32-4→ERd32							—	—	↓	↓	0	—
	XORL @ERs-, @+ERd	L	3	6	7						SD				ERd32+4→ERd32	@ERd	⊕	@ERs	→	@ERd	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @-ERd	L	3	6	7						SD				ERd32-4→ERd32	@ERd	⊕	@ERs	→	@ERd	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @(d:2,ERd)	L	3	6	7				D	S						@(4/8/12+ERd)	⊕	@ERs	→	@(4/8/12+ERd)	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @(d:16,ERd)	L	4	6	7				D	S						@(d:16+ERd)	⊕	@ERs	→	@(d:16+ERd)	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @(d:32,ERd)	L	5	6	8				D	S						@(d:32+ERd)	⊕	@ERs	→	@(d:32+ERd)	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @(d:16,Rd.B)	L	4	6	7				D	S						@(d:16+RdL<<2)	⊕	@ERs	→	@(d:16+RdL<<2)	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @(d:16,Rd.W)	L	4	6	7				D	S						@(d:16+Rd<<2)	⊕	@ERs	→	@(d:16+Rd<<2)	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @(d:16,ERd.L)	L	4	6	7				D	S						@(d:16+ERd<<2)	⊕	@ERs	→	@(d:16+ERd<<2)	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @(d:32,Rd.B)	L	5	6	8				D	S						@(d:32+RdL<<2)	⊕	@ERs	→	@(d:32+RdL<<2)	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @(d:32,Rd.W)	L	5	6	8				D	S						@(d:32+Rd<<2)	⊕	@ERs	→	@(d:32+Rd<<2)	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @(d:32,ERd.L)	L	5	6	8				D	S						@(d:32+ERd<<2)	⊕	@ERs	→	@(d:32+ERd<<2)	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @aa:16	L	4	5	7					S	D					@aa:16	⊕	@ERs	→	@aa:16	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @ERs-, @aa:32	L	5	5	8					S	D					@aa:32	⊕	@ERs	→	@aa:32	ERs32-4→ERs32								—	—	↓	↓	0	—
	XORL @+ERs, @ERd	L	3	6	6				D		S			ERs32+4→ERs32	@ERd	⊕	@ERs	→	@ERd										—	—	↓	↓	0	—
	XORL @+ERs, @ERd+	L	3	6	6						SD			ERs32+4→ERs32	@ERd	⊕	@ERs	→	@ERd				ERd32+4→ERd32						—	—	↓	↓	0	—
	XORL @+ERs, @ERd-	L	3	6	6						SD			ERs32+4→ERs32	@ERd	⊕	@ERs	→	@ERd				ERd32-4→ERd32						—	—	↓	↓	0	—
	XORL @+ERs, @+ERd	L	3	7	7						SD			ERs32+4→ERs32	ERd32+4→ERd32	@ERd	⊕	@ERs	→	@ERd								—	—	↓	↓	0	—	
	XORL @+ERs, @-ERd	L	3	7	7						SD			ERs32+4→ERs32	ERd32-4→ERd32	@ERd	⊕	@ERs	→	@ERd							—	—	↓	↓	0	—		

論理演算命令 (91)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}									
					16ビット命令フェッチ	ステータス	Rn	@ERn	@d(Rn)	@d(Rn, B/Rn, W/ERn, L)	@ERn @ERn @ERn @ERn	@aa:16 @aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
																⊕	⊗	→											
XOR	XOR.L @+ERs, @ (d:2, ERd)	L	3	7	7				D	S			ERS32+4→ERs32		@ (4/8/12+ERd)	⊕	@ERs	→	@ (4/8/12+ERd)				—	—	↓	↓	0	—	
	XOR.L @+ERs, @ (d:16, ERd)	L	4	7	7				D	S			ERS32+4→ERs32		@ (d:16+ERd)	⊕	@ERs	→	@ (d:16+ERd)				—	—	↓	↓	0	—	
	XOR.L @+ERs, @ (d:32, ERd)	L	5	7	8				D	S			ERS32+4→ERs32		@ (d:32+ERd)	⊕	@ERs	→	@ (d:32+ERd)				—	—	↓	↓	0	—	
	XOR.L @+ERs, @ (d:16, Rd, B)	L	4	7	7				D	S			ERS32+4→ERs32		@ (d:16+RdL<<2)	⊕	@ERs	→	@ (d:16+RdL<<2)				—	—	↓	↓	0	—	
	XOR.L @+ERs, @ (d:16, Rd, W)	L	4	7	7				D	S			ERS32+4→ERs32		@ (d:16+Rd<<2)	⊕	@ERs	→	@ (d:16+Rd<<2)				—	—	↓	↓	0	—	
	XOR.L @+ERs, @ (d:16, ERd, L)	L	4	7	7				D	S			ERS32+4→ERs32		@ (d:16+ERd<<2)	⊕	@ERs	→	@ (d:16+ERd<<2)				—	—	↓	↓	0	—	
	XOR.L @+ERs, @ (d:32, Rd, B)	L	5	7	8				D	S			ERS32+4→ERs32		@ (d:32+RdL<<2)	⊕	@ERs	→	@ (d:32+RdL<<2)				—	—	↓	↓	0	—	
	XOR.L @+ERs, @ (d:32, Rd, W)	L	5	7	8				D	S			ERS32+4→ERs32		@ (d:32+Rd<<2)	⊕	@ERs	→	@ (d:32+Rd<<2)				—	—	↓	↓	0	—	
	XOR.L @+ERs, @ (d:32, ERd, L)	L	5	7	8				D	S			ERS32+4→ERs32		@ (d:32+ERd<<2)	⊕	@ERs	→	@ (d:32+ERd<<2)				—	—	↓	↓	0	—	
	XOR.L @+ERs, @aa:16	L	4	6	7						S	D	ERS32+4→ERs32		@aa:16	⊕	@ERs	→	@aa:16				—	—	↓	↓	0	—	
	XOR.L @+ERs, @aa:32	L	5	6	8						S	D	ERS32+4→ERs32		@aa:32	⊕	@ERs	→	@aa:32				—	—	↓	↓	0	—	
	XOR.L @-ERs, @ERd	L	3	6	6				D		S		ERS32-4→ERs32	@ERd	@ERs	→	@ERd						—	—	↓	↓	0	—	
	XOR.L @-ERs, @ERd+	L	3	6	6						SD		ERS32-4→ERs32	@ERd	⊕	@ERs	→	@ERd						—	—	↓	↓	0	—
	XOR.L @-ERs, @ERd-	L	3	6	6						SD		ERS32-4→ERs32	@ERd	⊕	@ERs	→	@ERd						—	—	↓	↓	0	—
	XOR.L @-ERs, @+ERd	L	3	7	7						SD		ERS32-4→ERs32	ERd32+4→ERd32	@ERd	⊕	@ERs	→	@ERd				—	—	↓	↓	0	—	
	XOR.L @-ERs, @-ERd	L	3	7	7						SD		ERS32-4→ERs32	ERd32+4→ERd32	@ERd	⊕	@ERs	→	@ERd				—	—	↓	↓	0	—	
	XOR.L @-ERs, @ (d:2, ERd)	L	3	7	7				D	S			ERS32-4→ERs32		@ (4/8/12+ERd)	⊕	@ERs	→	@ (4/8/12+ERd)				—	—	↓	↓	0	—	
	XOR.L @-ERs, @ (d:16, ERd)	L	4	7	7				D	S			ERS32-4→ERs32		@ (d:16+ERd)	⊕	@ERs	→	@ (d:16+ERd)				—	—	↓	↓	0	—	
	XOR.L @-ERs, @ (d:32, ERd)	L	5	7	8				D	S			ERS32-4→ERs32		@ (d:32+ERd)	⊕	@ERs	→	@ (d:32+ERd)				—	—	↓	↓	0	—	
	XOR.L @-ERs, @ (d:16, Rd, B)	L	4	7	7				D	S			ERS32-4→ERs32		@ (d:16+RdL<<2)	⊕	@ERs	→	@ (d:16+RdL<<2)				—	—	↓	↓	0	—	
	XOR.L @-ERs, @ (d:16, Rd, W)	L	4	7	7				D	S			ERS32-4→ERs32		@ (d:16+Rd<<2)	⊕	@ERs	→	@ (d:16+Rd<<2)				—	—	↓	↓	0	—	
	XOR.L @-ERs, @ (d:16, ERd, L)	L	4	7	7				D	S			ERS32-4→ERs32		@ (d:16+ERd<<2)	⊕	@ERs	→	@ (d:16+ERd<<2)				—	—	↓	↓	0	—	
	XOR.L @-ERs, @ (d:32, Rd, B)	L	5	7	8				D	S			ERS32-4→ERs32		@ (d:32+RdL<<2)	⊕	@ERs	→	@ (d:32+RdL<<2)				—	—	↓	↓	0	—	
XOR.L @-ERs, @ (d:32, Rd, W)	L	5	7	8				D	S			ERS32-4→ERs32		@ (d:32+Rd<<2)	⊕	@ERs	→	@ (d:32+Rd<<2)				—	—	↓	↓	0	—		
XOR.L @-ERs, @ (d:32, ERd, L)	L	5	7	8				D	S			ERS32-4→ERs32		@ (d:32+ERd<<2)	⊕	@ERs	→	@ (d:32+ERd<<2)				—	—	↓	↓	0	—		
XOR.L @-ERs, @aa:16	L	4	6	7						S	D	ERS32-4→ERs32		@aa:16	⊕	@ERs	→	@aa:16				—	—	↓	↓	0	—		
XOR.L @-ERs, @aa:32	L	5	6	8						S	D	ERS32-4→ERs32		@aa:32	⊕	@ERs	→	@aa:32				—	—	↓	↓	0	—		
XOR.L @ (d:2, ERs), @ERd	L	3	6	6				D	S				@ERd	⊕	@ (4/8/12+ERs)	→	@ERd					—	—	↓	↓	0	—		
XOR.L @ (d:2, ERs), @ERd+	L	3	6	6					S	D			@ERd	⊕	@ (4/8/12+ERs)	→	@ERd					—	—	↓	↓	0	—		

2. 各命令の説明

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}								
					16ビット命令フレッチャ	#Px	Pn	@ERn	@PnL	@PnB/Rn	@PnW/RnL	@Pn+/@ERn+/@ERn	@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
																	オペレーション3											
																	オペレーション3	オペレーション3	オペレーション3									
XOR	XOR.L @(d:2,ERs),@ERd-	L	3	6	6										@ERd	⊕	@(4/8/12+ERs)	→	@ERd		ERd32-4→ERd32	—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@+ERd	L	3	7	7									ERd32+4→ERd32	@ERd	⊕	@(4/8/12+ERs)	→	@ERd			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@-ERd	L	3	7	7									ERd32-4→ERd32	@ERd	⊕	@(4/8/12+ERs)	→	@ERd			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@(d:2,ERd)	L	3	7	7										@(4/8/12+ERd)	⊕	@(4/8/12+ERs)	→	@(4/8/12+ERd)			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@(d:16,ERd)	L	4	7	7										@(d:16+ERd)	⊕	@(4/8/12+ERs)	→	@(d:16+ERd)			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@(d:32,ERd)	L	5	7	8										@(d:32+ERd)	⊕	@(4/8/12+ERs)	→	@(d:32+ERd)			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@(d:16,Rd.B)	L	4	7	7										@(d:16+Rd<<2)	⊕	@(4/8/12+ERs)	→	@(d:16+Rd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@(d:16,Rd.W)	L	4	7	7										@(d:16+Rd<<2)	⊕	@(4/8/12+ERs)	→	@(d:16+Rd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@(d:16,ERd.L)	L	4	7	7										@(d:16+ERd<<2)	⊕	@(4/8/12+ERs)	→	@(d:16+ERd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@(d:32,Rd.B)	L	5	7	8										@(d:32+Rd<<2)	⊕	@(4/8/12+ERs)	→	@(d:32+Rd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@(d:32,Rd.W)	L	5	7	8										@(d:32+Rd<<2)	⊕	@(4/8/12+ERs)	→	@(d:32+Rd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@(d:32,ERd.L)	L	5	7	8										@(d:32+ERd<<2)	⊕	@(4/8/12+ERs)	→	@(d:32+ERd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@aa:16	L	4	6	7										@aa:16	⊕	@(4/8/12+ERs)	→	@aa:16			—	—	↕	↕	0	—	
	XOR.L @(d:2,ERs),@aa:32	L	5	6	8										@aa:32	⊕	@(4/8/12+ERs)	→	@aa:32			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@ERd	L	4	6	7										@ERd	⊕	@(d:16+ERs)	→	@ERd			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@ERd+	L	4	6	7										@ERd	⊕	@(d:16+ERs)	→	@ERd		ERd32+4→ERd32	—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@ERd-	L	4	6	7										@ERd	⊕	@(d:16+ERs)	→	@ERd		ERd32-4→ERd32	—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@+ERd	L	4	7	8										ERd32+4→ERd32	@ERd	⊕	@(d:16+ERs)	→	@ERd			—	—	↕	↕	0	—
	XOR.L @(d:16,ERs),@-ERd	L	4	7	8										ERd32-4→ERd32	@ERd	⊕	@(d:16+ERs)	→	@ERd			—	—	↕	↕	0	—
	XOR.L @(d:16,ERs),@(d:2,ERd)	L	4	7	8										@(4/8/12+ERd)	⊕	@(d:16+ERs)	→	@(4/8/12+ERd)			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@(d:16,ERd)	L	5	7	8										@(d:16+ERd)	⊕	@(d:16+ERs)	→	@(d:16+ERd)			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@(d:32,ERd)	L	6	7	9										@(d:32+ERd)	⊕	@(d:16+ERs)	→	@(d:32+ERd)			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@(d:16,Rd.B)	L	5	7	8										@(d:16+Rd<<2)	⊕	@(d:16+ERs)	→	@(d:16+Rd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@(d:16,Rd.W)	L	5	7	8										@(d:16+Rd<<2)	⊕	@(d:16+ERs)	→	@(d:16+Rd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@(d:16,ERd.L)	L	5	7	8										@(d:16+ERd<<2)	⊕	@(d:16+ERs)	→	@(d:16+ERd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@(d:32,Rd.B)	L	6	7	9										@(d:32+Rd<<2)	⊕	@(d:16+ERs)	→	@(d:32+Rd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@(d:32,Rd.W)	L	6	7	9										@(d:32+Rd<<2)	⊕	@(d:16+ERs)	→	@(d:32+Rd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@(d:32,ERd.L)	L	6	7	9										@(d:32+ERd<<2)	⊕	@(d:16+ERs)	→	@(d:32+ERd<<2)			—	—	↕	↕	0	—	
	XOR.L @(d:16,ERs),@aa:16	L	5	6	8										@aa:16	⊕	@(d:16+ERs)	→	@aa:16			—	—	↕	↕	0	—	

論理演算命令 (93)

命令	ニーモニック	サイズ 命令長 実行 最小値 16ビット命令フェッチ ステージ*	アドレッシングモード												オペレーション*					コンディションコード*									
			#xx	Rn	@ERn	@Rn.LB/Rn.W/ERn.L	@ERn/ERn+/@ERn-/@ERn	@aa:R/@aa:16/@aa:32																					
									オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z						V	C			
XOR	XOR.L @(d:16,ERs),@aa:32	L 6 6 9				S		D							@aa:32	⊕	@(d:16+ERs)	→	@aa:32					—	—	—	↓	0	—
	XOR.L @(d:32,ERs),@ERd	L 5 6 8				D	S								@ERd	⊕	@(d:32+ERs)	→	@ERd					—	—	—	↓	0	—
	XOR.L @(d:32,ERs),@ERd+	L 5 6 8					S	D							@ERd	⊕	@(d:32+ERs)	→	@ERd			ERd32+4→ERd32	—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@ERd-	L 5 6 8					S	D							@ERd	⊕	@(d:32+ERs)	→	@ERd			ERd32-4→ERd32	—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@+ERd	L 5 7 9					S	D						ERd32+4→ERd32	@ERd	⊕	@(d:32+ERs)	→	@ERd				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@-ERd	L 5 7 9					S	D						ERd32-4→ERd32	@ERd	⊕	@(d:32+ERs)	→	@ERd				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@(d:2,ERd)	L 5 7 9				SD										⊕	@(4/8/12+ERd)	→	@(4/8/12+ERd)				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@(d:16,ERd)	L 6 7 9				SD										⊕	@(d:16+ERd)	→	@(d:16+ERd)				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@(d:32,ERd)	L 7 7 10				SD										⊕	@(d:32+ERd)	→	@(d:32+ERd)				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@(d:16,Rd.B)	L 6 7 9				S	D									⊕	@(d:16+Rd<<2)	→	@(d:16+Rd<<2)				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@(d:16,Rd.W)	L 6 7 9				S	D									⊕	@(d:16+Rd<<2)	→	@(d:16+Rd<<2)				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@(d:16,ERd.L)	L 6 7 9				S	D									⊕	@(d:16+ERd<<2)	→	@(d:16+ERd<<2)				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@(d:32,Rd.B)	L 7 7 10				S	D									⊕	@(d:32+Rd<<2)	→	@(d:32+Rd<<2)				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@(d:32,Rd.W)	L 7 7 10				S	D									⊕	@(d:32+Rd<<2)	→	@(d:32+Rd<<2)				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@(d:32,ERd.L)	L 7 7 10				S	D									⊕	@(d:32+ERd<<2)	→	@(d:32+ERd<<2)				—	—	—	↓	0	—	
	XOR.L @(d:32,ERs),@aa:16	L 6 6 9					S		D							@aa:16	⊕	@(d:32+ERs)	→	@aa:16				—	—	—	↓	0	—
	XOR.L @(d:32,ERs),@aa:32	L 7 6 10					S		D							@aa:32	⊕	@(d:32+ERs)	→	@aa:32				—	—	—	↓	0	—
	XOR.L @(d:16,Rs.B),@ERd	L 4 6 7					D	S								@ERd	⊕	@(d:16+Rs<<2)	→	@ERd				—	—	—	↓	0	—
	XOR.L @(d:16,Rs.B),@ERd+	L 4 6 7						S	D							@ERd	⊕	@(d:16+Rs<<2)	→	@ERd			ERd32+4→ERd32	—	—	—	↓	0	—
	XOR.L @(d:16,Rs.B),@ERd-	L 4 6 7						S	D							@ERd	⊕	@(d:16+Rs<<2)	→	@ERd			ERd32-4→ERd32	—	—	—	↓	0	—
	XOR.L @(d:16,Rs.B),@+ERd	L 4 7 8						S	D					ERd32+4→ERd32	@ERd	⊕	@(d:16+Rs<<2)	→	@ERd				—	—	—	↓	0	—	
	XOR.L @(d:16,Rs.B),@-ERd	L 4 7 8						S	D					ERd32-4→ERd32	@ERd	⊕	@(d:16+Rs<<2)	→	@ERd				—	—	—	↓	0	—	
	XOR.L @(d:16,Rs.B),@(d:2,ERd)	L 4 7 8					D	S								@(4/8/12+ERd)	⊕	@(d:16+Rs<<2)	→	@(4/8/12+ERd)				—	—	—	↓	0	—
	XOR.L @(d:16,Rs.B),@(d:16,ERd)	L 5 7 8					D	S								@(d:16+ERd)	⊕	@(d:16+Rs<<2)	→	@(d:16+ERd)				—	—	—	↓	0	—
	XOR.L @(d:16,Rs.B),@(d:32,ERd)	L 6 7 9					D	S								@(d:32+ERd)	⊕	@(d:16+Rs<<2)	→	@(d:32+ERd)				—	—	—	↓	0	—
	XOR.L @(d:16,Rs.B),@(d:16,Rd.B)	L 5 7 8					SD									@(d:16+Rd<<2)	⊕	@(d:16+Rs<<2)	→	@(d:16+Rd<<2)				—	—	—	↓	0	—
	XOR.L @(d:16,Rs.B),@(d:16,Rd.W)	L 5 7 8					SD									@(d:16+Rd<<2)	⊕	@(d:16+Rs<<2)	→	@(d:16+Rd<<2)				—	—	—	↓	0	—
	XOR.L @(d:16,Rs.B),@(d:16,ERd.L)	L 5 7 8					SD									@(d:16+ERd<<2)	⊕	@(d:16+Rs<<2)	→	@(d:16+ERd<<2)				—	—	—	↓	0	—
	XOR.L @(d:16,Rs.B),@(d:32,Rd.B)	L 6 7 9					SD									@(d:32+Rd<<2)	⊕	@(d:16+Rs<<2)	→	@(d:32+Rd<<2)				—	—	—	↓	0	—

2. 各命令の説明

論理演算命令 (94)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグビット ステータス	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}								
					#Pxx	Pn	@ERn	@Pn(B/Rn, W/ERn, L) @Pn(B/Rn, W/ERn, L)	@ERn @ERn+/@ERn+/@ERn @aa:0/@aa:16/@aa:32		オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C			
													SD	S	D									@ERd	@ERd	@ERd
XOR.L @(d:16,Rs.B),@(d:32,Rd.W)	L 6 7 9				SD			@(d:32+Rd<<2)	⊕	@(d:16+Rd<<2)	→	@(d:32+Rd<<2)							0	—						
XOR.L @(d:16,Rs.B),@(d:32,ERd.L)	L 6 7 9				SD			@(d:32+ERd<<2)	⊕	@(d:16+Rd<<2)	→	@(d:32+ERd<<2)							0	—						
XOR.L @(d:16,Rs.B),@aa:16	L 5 6 8				S	D		@aa:16	⊕	@(d:16+Rd<<2)	→	@aa:16							0	—						
XOR.L @(d:16,Rs.B),@aa:32	L 6 6 9				S	D		@aa:32	⊕	@(d:16+Rd<<2)	→	@aa:32							0	—						
XOR.L @(d:16,Rs.W),@ERd	L 4 6 7				D	S		@ERd	⊕	@(d:16+Rd<<2)	→	@ERd							0	—						
XOR.L @(d:16,Rs.W),@ERd+	L 4 6 7				S	D		@ERd	⊕	@(d:16+Rd<<2)	→	@ERd	ERd32+4→ERd32						0	—						
XOR.L @(d:16,Rs.W),@ERd-	L 4 6 7				S	D		@ERd	⊕	@(d:16+Rd<<2)	→	@ERd	ERd32-4→ERd32						0	—						
XOR.L @(d:16,Rs.W),@+ERd	L 4 7 8				S	D		ERd32+4→ERd32	@ERd	⊕	@(d:16+Rd<<2)	→	@ERd						0	—						
XOR.L @(d:16,Rs.W),@-ERd	L 4 7 8				S	D		ERd32-4→ERd32	@ERd	⊕	@(d:16+Rd<<2)	→	@ERd						0	—						
XOR.L @(d:16,Rs.W),@(d:2,ERd)	L 4 7 8				D	S			@(4/8/12+ERd)	⊕	@(d:16+Rd<<2)	→	@(4/8/12+ERd)						0	—						
XOR.L @(d:16,Rs.W),@(d:16,ERd)	L 5 7 8				D	S			@(d:16+ERd)	⊕	@(d:16+Rd<<2)	→	@(d:16+ERd)						0	—						
XOR.L @(d:16,Rs.W),@(d:32,ERd)	L 6 7 9				D	S			@(d:32+ERd)	⊕	@(d:16+Rd<<2)	→	@(d:32+ERd)						0	—						
XOR.L @(d:16,Rs.W),@(d:16,Rd.B)	L 5 7 8				SD			@(d:16+Rd<<2)	⊕	@(d:16+Rd<<2)	→	@(d:16+Rd<<2)							0	—						
XOR.L @(d:16,Rs.W),@(d:16,Rd.W)	L 5 7 8				SD			@(d:16+Rd<<2)	⊕	@(d:16+Rd<<2)	→	@(d:16+Rd<<2)							0	—						
XOR.L @(d:16,Rs.W),@(d:16,ERd.L)	L 5 7 8				SD			@(d:16+ERd<<2)	⊕	@(d:16+Rd<<2)	→	@(d:16+ERd<<2)							0	—						
XOR.L @(d:16,Rs.W),@(d:32,Rd.B)	L 6 7 9				SD			@(d:32+Rd<<2)	⊕	@(d:16+Rd<<2)	→	@(d:32+Rd<<2)							0	—						
XOR.L @(d:16,Rs.W),@(d:32,Rd.W)	L 6 7 9				SD			@(d:32+Rd<<2)	⊕	@(d:16+Rd<<2)	→	@(d:32+Rd<<2)							0	—						
XOR.L @(d:16,Rs.W),@(d:32,ERd.L)	L 6 7 9				SD			@(d:32+ERd<<2)	⊕	@(d:16+Rd<<2)	→	@(d:32+ERd<<2)							0	—						
XOR.L @(d:16,Rs.W),@aa:16	L 5 6 8				S	D		@aa:16	⊕	@(d:16+Rd<<2)	→	@aa:16							0	—						
XOR.L @(d:16,Rs.W),@aa:32	L 6 6 9				S	D		@aa:32	⊕	@(d:16+Rd<<2)	→	@aa:32							0	—						
XOR.L @(d:16,ERs.L),@ERd	L 4 6 7				D	S		@ERd	⊕	@(d:16+ERs<<2)	→	@ERd							0	—						
XOR.L @(d:16,ERs.L),@ERd+	L 4 6 7				S	D		@ERd	⊕	@(d:16+ERs<<2)	→	@ERd	ERd32+4→ERd32						0	—						
XOR.L @(d:16,ERs.L),@ERd-	L 4 6 7				S	D		@ERd	⊕	@(d:16+ERs<<2)	→	@ERd	ERd32-4→ERd32						0	—						
XOR.L @(d:16,ERs.L),@+ERd	L 4 7 8				S	D		ERd32+4→ERd32	@ERd	⊕	@(d:16+ERs<<2)	→	@ERd						0	—						
XOR.L @(d:16,ERs.L),@-ERd	L 4 7 8				S	D		ERd32-4→ERd32	@ERd	⊕	@(d:16+ERs<<2)	→	@ERd						0	—						
XOR.L @(d:16,ERs.L),@(d:2,ERd)	L 4 7 8				D	S			@(4/8/12+ERd)	⊕	@(d:16+ERs<<2)	→	@(4/8/12+ERd)						0	—						
XOR.L @(d:16,ERs.L),@(d:16,ERd)	L 5 7 8				D	S			@(d:16+ERd)	⊕	@(d:16+ERs<<2)	→	@(d:16+ERd)						0	—						
XOR.L @(d:16,ERs.L),@(d:32,ERd)	L 6 7 9				D	S			@(d:32+ERd)	⊕	@(d:16+ERs<<2)	→	@(d:32+ERd)						0	—						
XOR.L @(d:16,ERs.L),@(d:16,Rd.B)	L 5 7 8				SD			@(d:16+Rd<<2)	⊕	@(d:16+ERs<<2)	→	@(d:16+Rd<<2)							0	—						

論理演算命令 (95)

命令	ニーモニック	サイズ	命令長	実行 最小値	16ビット命令フラグ #XX	アドレッシングモード						オペレーション ^{a)}					コンディションコード ^{a)}												
						Rn	@ERN	@Rn.WiERn.L	@ERN@ERn@ERn@ERn	#	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C						
													Rn	@ERN	@Rn.WiERn.L									@ERN@ERn@ERn@ERn					
XOR	XOR.L @(d:16,ERs.L),@(d:16,Rd.W)	L	5	7	8								@(d:16+Rd<<2)	⊕	@(d:16+ERs<<2)	→	@(d:16+Rd<<2)							—	—	↑	↓	0	—
	XOR.L @(d:16,ERs.L),@(d:16,ERd.L)	L	5	7	8								@(d:16+ERd<<2)	⊕	@(d:16+ERs<<2)	→	@(d:16+ERd<<2)							—	—	↑	↓	0	—
	XOR.L @(d:16,ERs.L),@(d:32,Rd.B)	L	6	7	9								@(d:32+RdL<<2)	⊕	@(d:16+ERs<<2)	→	@(d:32+RdL<<2)							—	—	↑	↓	0	—
	XOR.L @(d:16,ERs.L),@(d:32,Rd.W)	L	6	7	9								@(d:32+Rd<<2)	⊕	@(d:16+ERs<<2)	→	@(d:32+Rd<<2)							—	—	↑	↓	0	—
	XOR.L @(d:16,ERs.L),@(d:32,ERd.L)	L	6	7	9								@(d:32+ERd<<2)	⊕	@(d:16+ERs<<2)	→	@(d:32+ERd<<2)							—	—	↑	↓	0	—
	XOR.L @(d:16,ERs.L),@aa:16	L	5	6	8					S	D		@aa:16	⊕	@(d:16+ERs<<2)	→	@aa:16							—	—	↑	↓	0	—
	XOR.L @(d:16,ERs.L),@aa:32	L	6	6	9					S	D		@aa:32	⊕	@(d:16+ERs<<2)	→	@aa:32							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@ERd	L	5	6	8				D	S			@ERd	⊕	@(d:32+Rsl<<2)	→	@ERd							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@ERd+	L	5	6	8					S	D		@ERd	⊕	@(d:32+Rsl<<2)	→	@ERd				ERd32+4→ERd32			—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@ERd-	L	5	6	8					S	D		@ERd	⊕	@(d:32+Rsl<<2)	→	@ERd				ERd32-4→ERd32			—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@+ERd	L	5	7	9					S	D		ERd32+4→ERd32	@ERd	⊕	@(d:32+Rsl<<2)	→	@ERd						—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@-ERd	L	5	7	9					S	D		ERd32-4→ERd32	@ERd	⊕	@(d:32+Rsl<<2)	→	@ERd						—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@(d:2,ERd)	L	5	7	9				D	S			@(4/8/12+ERd)	⊕	@(d:32+Rsl<<2)	→	@(4/8/12+ERd)							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@(d:16,ERd)	L	6	7	9				D	S			@(d:16+ERd)	⊕	@(d:32+Rsl<<2)	→	@(d:16+ERd)							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@(d:32,ERd)	L	7	7	10				D	S			@(d:32+ERd)	⊕	@(d:32+Rsl<<2)	→	@(d:32+ERd)							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@(d:16,Rd.B)	L	6	7	9					SD			@(d:16+RdL<<2)	⊕	@(d:32+Rsl<<2)	→	@(d:16+RdL<<2)							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@(d:16,Rd.W)	L	6	7	9					SD			@(d:16+Rd<<2)	⊕	@(d:32+Rsl<<2)	→	@(d:16+Rd<<2)							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@(d:16,ERdL)	L	6	7	9					SD			@(d:16+ERdL<<2)	⊕	@(d:32+Rsl<<2)	→	@(d:16+ERdL<<2)							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@(d:32,Rd.B)	L	7	7	10					SD			@(d:32+RdL<<2)	⊕	@(d:32+Rsl<<2)	→	@(d:32+RdL<<2)							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@(d:32,Rd.W)	L	7	7	10					SD			@(d:32+Rd<<2)	⊕	@(d:32+Rsl<<2)	→	@(d:32+Rd<<2)							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@(d:32,ERdL)	L	7	7	10					SD			@(d:32+ERdL<<2)	⊕	@(d:32+Rsl<<2)	→	@(d:32+ERdL<<2)							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@aa:16	L	6	6	9					S	D		@aa:16	⊕	@(d:32+Rsl<<2)	→	@aa:16							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.B),@aa:32	L	7	6	10					S	D		@aa:32	⊕	@(d:32+Rsl<<2)	→	@aa:32							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.W),@ERd	L	5	6	8				D	S			@ERd	⊕	@(d:32+Rsl<<2)	→	@ERd							—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.W),@ERd+	L	5	6	8					S	D		@ERd	⊕	@(d:32+Rsl<<2)	→	@ERd				ERd32+4→ERd32			—	—	↑	↓	0	—
	XOR.L @(d:32,Rs.W),@ERd-	L	5	6	8					S	D		@ERd	⊕	@(d:32+Rsl<<2)	→	@ERd				ERd32-4→ERd32			—	—	↑	↓	0	—
XOR.L @(d:32,Rs.W),@+ERd	L	5	7	9					S	D		ERd32+4→ERd32	@ERd	⊕	@(d:32+Rsl<<2)	→	@ERd						—	—	↑	↓	0	—	
XOR.L @(d:32,Rs.W),@-ERd	L	5	7	9					S	D		ERd32-4→ERd32	@ERd	⊕	@(d:32+Rsl<<2)	→	@ERd						—	—	↑	↓	0	—	
XOR.L @(d:32,Rs.W),@(d:2,ERd)	L	5	7	9				D	S			@(4/8/12+ERd)	⊕	@(d:32+Rsl<<2)	→	@(4/8/12+ERd)							—	—	↑	↓	0	—	

論理演算命令 (97)

命令	ニーモニック	命令長		実行 16ビット命令フレッチャ ステップ数*	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}																	
		サイズ	命令長		#xx	Rn	①ERn	②(d,ERn)	③(d,RnL,B/Rn,W/ERn,L)	④ERn/⑤ERn+/⑥ERn-/⑦ERn	⑧aa:0/@aa:16/@aa:32	I																										
		4	6		8				D	S	SD																											
		1	1																																			
					オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C																							
XOR	XOR.L @aa:16,@+ERd	L	4	6	8									D	S		ERd32+4→ERd32	@ERd	⊕ @aa:16 →	@ERd						—	—	↕	↕	0	—							
	XOR.L @aa:16,@-ERd	L	4	6	8									D	S		ERd32-4→ERd32	@ERd	⊕ @aa:16 →	@ERd						—	—	↕	↕	0	—							
	XOR.L @aa:16,@(d:2,ERd)	L	4	6	8									D	S			@(4/8/12+ERd)	⊕ @aa:16 →	@(4/8/12+ERd)						—	—	↕	↕	0	—							
	XOR.L @aa:16,@(d:16,ERd)	L	5	6	8									D	S			@(d:16+ERd)	⊕ @aa:16 →	@(d:16+ERd)						—	—	↕	↕	0	—							
	XOR.L @aa:16,@(d:32,ERd)	L	6	6	9									D	S			@(d:32+ERd)	⊕ @aa:16 →	@(d:32+ERd)						—	—	↕	↕	0	—							
	XOR.L @aa:16,@(d:16,Rd,B)	L	5	6	8									D	S			@(d:16+RdL<<2)	⊕ @aa:16 →	@(d:16+RdL<<2)						—	—	↕	↕	0	—							
	XOR.L @aa:16,@(d:16,Rd,W)	L	5	6	8									D	S			@(d:16+Rd<<2)	⊕ @aa:16 →	@(d:16+Rd<<2)						—	—	↕	↕	0	—							
	XOR.L @aa:16,@(d:16,ERd,L)	L	5	6	8									D	S			@(d:16+ERd<<2)	⊕ @aa:16 →	@(d:16+ERd<<2)						—	—	↕	↕	0	—							
	XOR.L @aa:16,@(d:32,Rd,B)	L	6	6	9									D	S			@(d:32+RdL<<2)	⊕ @aa:16 →	@(d:32+RdL<<2)						—	—	↕	↕	0	—							
	XOR.L @aa:16,@(d:32,Rd,W)	L	6	6	9									D	S			@(d:32+Rd<<2)	⊕ @aa:16 →	@(d:32+Rd<<2)						—	—	↕	↕	0	—							
	XOR.L @aa:16,@(d:32,ERd,L)	L	6	6	9									D	S			@(d:32+ERd<<2)	⊕ @aa:16 →	@(d:32+ERd<<2)						—	—	↕	↕	0	—							
	XOR.L @aa:16,@aa:16	L	5	5	8										SD			@aa:16	⊕ @aa:16 →	@aa:16						—	—	↕	↕	0	—							
	XOR.L @aa:16,@aa:32	L	6	5	9										SD			@aa:32	⊕ @aa:16 →	@aa:32						—	—	↕	↕	0	—							
	XOR.L @aa:32,@ERd	L	5	5	8									D	S			@ERd	⊕ @aa:32 →	@ERd						—	—	↕	↕	0	—							
	XOR.L @aa:32,@ERd+	L	5	5	8									D	S			@ERd	⊕ @aa:32 →	@ERd					ERd32+4→ERd32	—	—	↕	↕	0	—							
	XOR.L @aa:32,@ERd-	L	5	5	8									D	S			@ERd	⊕ @aa:32 →	@ERd					ERd32-4→ERd32	—	—	↕	↕	0	—							
	XOR.L @aa:32,@+ERd	L	5	6	9									D	S			ERd32+4→ERd32	@ERd	⊕ @aa:32 →	@ERd					—	—	↕	↕	0	—							
	XOR.L @aa:32,@-ERd	L	5	6	9									D	S			ERd32-4→ERd32	@ERd	⊕ @aa:32 →	@ERd					—	—	↕	↕	0	—							
	XOR.L @aa:32,@(d:2,ERd)	L	5	6	9									D	S				@(4/8/12+ERd)	⊕ @aa:32 →	@(4/8/12+ERd)						—	—	↕	↕	0	—						
	XOR.L @aa:32,@(d:16,ERd)	L	6	6	9									D	S				@(d:16+ERd)	⊕ @aa:32 →	@(d:16+ERd)						—	—	↕	↕	0	—						
	XOR.L @aa:32,@(d:32,ERd)	L	7	6	10									D	S				@(d:32+ERd)	⊕ @aa:32 →	@(d:32+ERd)						—	—	↕	↕	0	—						
	XOR.L @aa:32,@(d:16,Rd,B)	L	6	6	9									D	S				@(d:16+RdL<<2)	⊕ @aa:32 →	@(d:16+RdL<<2)						—	—	↕	↕	0	—						
	XOR.L @aa:32,@(d:16,Rd,W)	L	6	6	9									D	S				@(d:16+Rd<<2)	⊕ @aa:32 →	@(d:16+Rd<<2)						—	—	↕	↕	0	—						
	XOR.L @aa:32,@(d:16,ERd,L)	L	6	6	9									D	S				@(d:16+ERd<<2)	⊕ @aa:32 →	@(d:16+ERd<<2)						—	—	↕	↕	0	—						
	XOR.L @aa:32,@(d:32,Rd,B)	L	7	6	10									D	S				@(d:32+RdL<<2)	⊕ @aa:32 →	@(d:32+RdL<<2)						—	—	↕	↕	0	—						
	XOR.L @aa:32,@(d:32,Rd,W)	L	7	6	10									D	S				@(d:32+Rd<<2)	⊕ @aa:32 →	@(d:32+Rd<<2)						—	—	↕	↕	0	—						
	XOR.L @aa:32,@(d:32,ERd,L)	L	7	6	10									D	S				@(d:32+ERd<<2)	⊕ @aa:32 →	@(d:32+ERd<<2)						—	—	↕	↕	0	—						
	XOR.L @aa:32,@aa:16	L	6	5	9										SD			@aa:16	⊕ @aa:32 →	@aa:16						—	—	↕	↕	0	—							
	XOR.L @aa:32,@aa:32	L	7	5	10										SD			@aa:32	⊕ @aa:32 →	@aa:32						—	—	↕	↕	0	—							

論理演算命令 (99)

命令	ニーモニック	サイズ	命令長	最小値	実行 16ビット命令フラグ ステート	アドレッシングモード								オペレーション*					コンディションコード**										
						16x	Rn	@Rn	@Rn	@Rn	@Rn/ERn	@Rn/ERn	@Rn/ERn/ERn	@Rn/ERn/ERn/ERn	-	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
																		~	@	@									
NOT.W @ (d:16,ERd.L)	W	4	5	6												~	@ (d:16+ERd<<1)	→	@ (d:16+ERd<<1)					—	—	↕	↕	0	—
NOT.W @ (d:32,Rd.B)	W	5	5	7												~	@ (d:32+RdL<<1)	→	@ (d:32+RdL<<1)					—	—	↕	↕	0	—
NOT.W @ (d:32,Rd.W)	W	5	5	7												~	@ (d:32+Rd<<1)	→	@ (d:32+Rd<<1)					—	—	↕	↕	0	—
NOT.W @ (d:32,ERd.L)	W	5	5	7												~	@ (d:32+ERd<<1)	→	@ (d:32+ERd<<1)					—	—	↕	↕	0	—
NOT.W @aa:16	W	3	4	5												~	@aa:16	→	@aa:16					—	—	↕	↕	0	—
NOT.W @aa:32	W	4	4	6												~	@aa:32	→	@aa:32					—	—	↕	↕	0	—
NOT.L ERd	L	1	1	1												~	ERd	→	ERd					—	—	↕	↕	0	—
NOT.L @ERd	L	3	5	5												~	@ERd	→	@ERd					—	—	↕	↕	0	—
NOT.L @ERd+	L	3	5	5												~	@ERd	→	@ERd	ERd32+4→ERd32				—	—	↕	↕	0	—
NOT.L @ERd-	L	3	5	5												~	@ERd	→	@ERd	ERd32-4→ERd32				—	—	↕	↕	0	—
NOT.L @+ERd	L	3	5	5										ERd32+4→ERd32		~	@ERd	→	@ERd					—	—	↕	↕	0	—
NOT.L @-ERd	L	3	5	5									ERd32-4→ERd32		~	@ERd	→	@ERd						—	—	↕	↕	0	—
NOT.L @ (d:2,ERd)	L	3	5	5												~	@ (4/8/12+ERd)	→	@ (4/8/12+ERd)					—	—	↕	↕	0	—
NOT.L @ (d:16,ERd)	L	4	5	6												~	@ (d:16+ERd)	→	@ (d:16+ERd)					—	—	↕	↕	0	—
NOT.L @ (d:32,ERd)	L	5	5	7												~	@ (d:32+ERd)	→	@ (d:32+ERd)					—	—	↕	↕	0	—
NOT.L @ (d:16,Rd.B)	L	4	5	6												~	@ (d:16+RdL<<2)	→	@ (d:16+RdL<<2)					—	—	↕	↕	0	—
NOT.L @ (d:16,Rd.W)	L	4	5	6												~	@ (d:16+Rd<<2)	→	@ (d:16+Rd<<2)					—	—	↕	↕	0	—
NOT.L @ (d:16,ERd.L)	L	4	5	6												~	@ (d:16+ERd<<2)	→	@ (d:16+ERd<<2)					—	—	↕	↕	0	—
NOT.L @ (d:32,Rd.B)	L	5	5	7												~	@ (d:32+RdL<<2)	→	@ (d:32+RdL<<2)					—	—	↕	↕	0	—
NOT.L @ (d:32,Rd.W)	L	5	5	7												~	@ (d:32+Rd<<2)	→	@ (d:32+Rd<<2)					—	—	↕	↕	0	—
NOT.L @ (d:32,ERd.L)	L	5	5	7												~	@ (d:32+ERd<<2)	→	@ (d:32+ERd<<2)					—	—	↕	↕	0	—
NOT.L @aa:16	L	4	5	6												~	@aa:16	→	@aa:16					—	—	↕	↕	0	—
NOT.L @aa:32	L	5	5	7												~	@aa:32	→	@aa:32					—	—	↕	↕	0	—

2. 各命令の説明

命令	ニーモニック	サイズ	命令長 最小値	実行 16ビット命令フレッチ ステータス	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}								
					#xx	Rn	@ERn	@((ERn))	@((RnL/B/Rn.W/ERn.L))	@ERn@ERn@ERn@ERn@ERn	@aa:8	@aa:16	@aa:32	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
																オペレーション3	オペレーション3	オペレーション3								
																オペレーション3	オペレーション3	オペレーション3								
SHLL	SHLL.B #xx:5,Rd	B	2	2	D							Rd8	<<xx:5 (論理シフト) → Rd8			—	—	—	—	0	—	—				
	SHLL.B Rn,Rd	B	2	2	D							Rd8	<<Rn8 (論理シフト) → Rd8			—	—	—	—	0	—	—				
	SHLL.B Rd	B	1	1	D							Rd8	<<1 (論理シフト) → Rd8			—	—	—	—	0	—	—				
	SHLL.B @ERd	B	2	4		D						@ERd	<<1 (論理シフト) → @ERd			—	—	—	—	0	—	—				
	SHLL.B @ERd+	B	3	5			D					@ERd	<<1 (論理シフト) → @ERd		ERd32+1→ERd32	—	—	—	—	0	—	—				
	SHLL.B @ERd-	B	3	5			D					@ERd	<<1 (論理シフト) → @ERd		ERd32-1→ERd32	—	—	—	—	0	—	—				
	SHLL.B @+ERd	B	3	5				D				ERd32+1→ERd32	@ERd <<1 (論理シフト) → @ERd			—	—	—	—	0	—	—				
	SHLL.B @-ERd	B	3	5				D				ERd32-1→ERd32	@ERd <<1 (論理シフト) → @ERd			—	—	—	—	0	—	—				
	SHLL.B @(d:2,ERd)	B	3	5			D					@(1/2/3+ERd)	<<1 (論理シフト) → @(1/2/3+ERd)			—	—	—	—	0	—	—				
	SHLL.B @(d:16,ERd)	B	4	5			D					@(d:16+ERd)	<<1 (論理シフト) → @(d:16+ERd)			—	—	—	—	0	—	—				
	SHLL.B @(d:32,ERd)	B	5	5			D					@(d:32+ERd)	<<1 (論理シフト) → @(d:32+ERd)			—	—	—	—	0	—	—				
	SHLL.B @(d:16,Rd,B)	B	4	5			D					@(d:16+RdL)	<<1 (論理シフト) → @(d:16+RdL)			—	—	—	—	0	—	—				
	SHLL.B @(d:16,Rd,W)	B	4	5			D					@(d:16+Rd)	<<1 (論理シフト) → @(d:16+Rd)			—	—	—	—	0	—	—				
	SHLL.B @(d:16,ERd,L)	B	4	5			D					@(d:16+ERd)	<<1 (論理シフト) → @(d:16+ERd)			—	—	—	—	0	—	—				
	SHLL.B @(d:32,Rd,B)	B	5	5			D					@(d:32+RdL)	<<1 (論理シフト) → @(d:32+RdL)			—	—	—	—	0	—	—				
	SHLL.B @(d:32,Rd,W)	B	5	5			D					@(d:32+Rd)	<<1 (論理シフト) → @(d:32+Rd)			—	—	—	—	0	—	—				
	SHLL.B @(d:32,ERd,L)	B	5	5			D					@(d:32+ERd)	<<1 (論理シフト) → @(d:32+ERd)			—	—	—	—	0	—	—				
	SHLL.B @aa:8	B	2	4				D				@aa:8	<<1 (論理シフト) → @aa:8			—	—	—	—	0	—	—				
	SHLL.B @aa:16	B	3	4				D				@aa:16	<<1 (論理シフト) → @aa:16			—	—	—	—	0	—	—				
	SHLL.B @aa:32	B	4	4				D				@aa:32	<<1 (論理シフト) → @aa:32			—	—	—	—	0	—	—				
	SHLL.B #2,Rd	B	1	1		D						Rd8	<<2 (論理シフト) → Rd8			—	—	—	—	0	—	—				
	SHLL.B #2,@ERd	B	2	4			D					@ERd	<<2 (論理シフト) → @ERd			—	—	—	—	0	—	—				
	SHLL.B #2,@ERd+	B	3	5				D				@ERd	<<2 (論理シフト) → @ERd		ERd32+1→ERd32	—	—	—	—	0	—	—				
	SHLL.B #2,@ERd-	B	3	5				D				@ERd	<<2 (論理シフト) → @ERd		ERd32-1→ERd32	—	—	—	—	0	—	—				
	SHLL.B #2,@+ERd	B	3	5					D			ERd32+1→ERd32	@ERd <<2 (論理シフト) → @ERd			—	—	—	—	0	—	—				
	SHLL.B #2,@-ERd	B	3	5					D			ERd32-1→ERd32	@ERd <<2 (論理シフト) → @ERd			—	—	—	—	0	—	—				
	SHLL.B #2,@(d:2,ERd)	B	3	5				D				@(1/2/3+ERd)	<<2 (論理シフト) → @(1/2/3+ERd)			—	—	—	—	0	—	—				
	SHLL.B #2,@(d:16,ERd)	B	4	5				D				@(d:16+ERd)	<<2 (論理シフト) → @(d:16+ERd)			—	—	—	—	0	—	—				
	SHLL.B #2,@(d:32,ERd)	B	5	5				D				@(d:32+ERd)	<<2 (論理シフト) → @(d:32+ERd)			—	—	—	—	0	—	—				
	SHLL.B #2,@(d:16,Rd,B)	B	4	5				D				@(d:16+RdL)	<<2 (論理シフト) → @(d:16+RdL)			—	—	—	—	0	—	—				

シフト命令 (3)

命令	ニーモニック	サイズ	命令長	実行 16ビット命令フェッチ ステップ数*	アドレッシングモード								オペレーション#*					コンディションコード#*													
					#xx	Rn	@ERn	@RnL	@RnL B Rn WERnL	@ERn+/@ERn+/@ERn+/@ERn	@aa:R/@aa:16/@aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C						
													←	←	←	←	←	←	←	←	←	←	←	←	←	←	←	←	←	←	←
SHLL	SHLLW @ERd	W	2	4	4					D					@ERd	<<1 (論理シフト)	→ @ERd				←	←	←	←	←	←	←	←	←	←	
	SHLLW @ERd+	W	3	5	5					D					@ERd	<<1 (論理シフト)	→ @ERd				ERd32+2→ERd32	←	←	←	←	←	←	←	←	←	
	SHLLW @ERd-	W	3	5	5					D					@ERd	<<1 (論理シフト)	→ @ERd				ERd32-2→ERd32	←	←	←	←	←	←	←	←	←	←
	SHLLW @+ERd	W	3	5	5					D					ERd32+2→ERd32	@ERd	<<1 (論理シフト)	→ @ERd					←	←	←	←	←	←	←	←	←
	SHLLW @-ERd	W	3	5	5					D					ERd32-2→ERd32	@ERd	<<1 (論理シフト)	→ @ERd					←	←	←	←	←	←	←	←	←
	SHLLW @(d:2,ERd)	W	3	5	5					D					@(2/4/6+ERd)	<<1 (論理シフト)	→ @(2/4/6+ERd)					←	←	←	←	←	←	←	←	←	←
	SHLLW @(d:16,ERd)	W	4	5	6					D					@(d:16+ERd)	<<1 (論理シフト)	→ @(d:16+ERd)					←	←	←	←	←	←	←	←	←	←
	SHLLW @(d:32,ERd)	W	5	5	7					D					@(d:32+ERd)	<<1 (論理シフト)	→ @(d:32+ERd)					←	←	←	←	←	←	←	←	←	←
	SHLLW @(d:16,Rd,B)	W	4	5	6					D					@(d:16+Rd<<1)	<<1 (論理シフト)	→ @(d:16+Rd<<1)					←	←	←	←	←	←	←	←	←	←
	SHLLW @(d:16,Rd,W)	W	4	5	6					D					@(d:16+Rd<<1)	<<1 (論理シフト)	→ @(d:16+Rd<<1)					←	←	←	←	←	←	←	←	←	←
	SHLLW @(d:16,ERd,L)	W	4	5	6					D					@(d:16+ERd<<1)	<<1 (論理シフト)	→ @(d:16+ERd<<1)					←	←	←	←	←	←	←	←	←	←
	SHLLW @(d:32,Rd,B)	W	5	5	7					D					@(d:32+Rd<<1)	<<1 (論理シフト)	→ @(d:32+Rd<<1)					←	←	←	←	←	←	←	←	←	←
	SHLLW @(d:32,Rd,W)	W	5	5	7					D					@(d:32+Rd<<1)	<<1 (論理シフト)	→ @(d:32+Rd<<1)					←	←	←	←	←	←	←	←	←	←
	SHLLW @(d:32,ERd,L)	W	5	5	7					D					@(d:32+ERd<<1)	<<1 (論理シフト)	→ @(d:32+ERd<<1)					←	←	←	←	←	←	←	←	←	←
	SHLLW @aa:16	W	3	4	5					D					@aa:16	<<1 (論理シフト)	→ @aa:16					←	←	←	←	←	←	←	←	←	←
	SHLLW @aa:32	W	4	4	6					D					@aa:32	<<1 (論理シフト)	→ @aa:32					←	←	←	←	←	←	←	←	←	←
	SHLLW #2,Rd	W	1	1	1			D							Rd16	<<2 (論理シフト)	→ Rd16					←	←	←	←	←	←	←	←	←	←
	SHLLW #2,@ERd	W	2	4	4				D						@ERd	<<2 (論理シフト)	→ @ERd					←	←	←	←	←	←	←	←	←	←
	SHLLW #2,@ERd+	W	3	5	5					D					@ERd	<<2 (論理シフト)	→ @ERd				ERd32+2→ERd32	←	←	←	←	←	←	←	←	←	←
	SHLLW #2,@ERd-	W	3	5	5					D					@ERd	<<2 (論理シフト)	→ @ERd				ERd32-2→ERd32	←	←	←	←	←	←	←	←	←	←
	SHLLW #2,@+ERd	W	3	5	5					D					ERd32+2→ERd32	@ERd	<<2 (論理シフト)	→ @ERd					←	←	←	←	←	←	←	←	←
	SHLLW #2,@-ERd	W	3	5	5					D					ERd32-2→ERd32	@ERd	<<2 (論理シフト)	→ @ERd					←	←	←	←	←	←	←	←	←
	SHLLW #2,@(d:2,ERd)	W	3	5	5					D					@(2/4/6+ERd)	<<2 (論理シフト)	→ @(2/4/6+ERd)					←	←	←	←	←	←	←	←	←	←
	SHLLW #2,@(d:16,ERd)	W	4	5	6					D					@(d:16+ERd)	<<2 (論理シフト)	→ @(d:16+ERd)					←	←	←	←	←	←	←	←	←	←
	SHLLW #2,@(d:32,ERd)	W	5	5	7					D					@(d:32+ERd)	<<2 (論理シフト)	→ @(d:32+ERd)					←	←	←	←	←	←	←	←	←	←
	SHLLW #2,@(d:16,Rd,B)	W	4	5	6					D					@(d:16+Rd<<1)	<<2 (論理シフト)	→ @(d:16+Rd<<1)					←	←	←	←	←	←	←	←	←	←
	SHLLW #2,@(d:16,Rd,W)	W	4	5	6					D					@(d:16+Rd<<1)	<<2 (論理シフト)	→ @(d:16+Rd<<1)					←	←	←	←	←	←	←	←	←	←
	SHLLW #2,@(d:16,ERd,L)	W	4	5	6					D					@(d:16+ERd<<1)	<<2 (論理シフト)	→ @(d:16+ERd<<1)					←	←	←	←	←	←	←	←	←	←
	SHLLW #2,@(d:32,Rd,B)	W	5	5	7					D					@(d:32+Rd<<1)	<<2 (論理シフト)	→ @(d:32+Rd<<1)					←	←	←	←	←	←	←	←	←	←

2. 各命令の説明

シフト命令 (5)

命令	ニーモニック	サイズ 命令長	実行 期間値 16ビット命令フェッチ ステージ*	アドレッシングモード										オペレーション [※]					コンディションコード [※]																		
				#xx	Rn	@ERn	@ERn (d,ERn)	@Rn (d,Rn,ERn,L)	@ERn+ (@ERn+/@ERn+/@ERn	@aa:R (@aa:R/@aa:R		Oペレーション1	Oペレーション2	Oペレーション3			Oペレーション4	Oペレーション5	I	H	N	Z	V	C													
														<<8 (論理シフト)	<<8 (論理シフト)	<<8 (論理シフト)																					
SHLL	SHLLW #8,(d:32,ERd)	W	5 5 7				D							@(d:32+ERd)	<<8 (論理シフト)	→	@(d:32+ERd)																				
	SHLLW #8,(d:16,Rd,B)	W	4 5 6				D							@(d:16+Rd<<1)	<<8 (論理シフト)	→	@(d:16+Rd<<1)																				
	SHLLW #8,(d:16,Rd,W)	W	4 5 6				D							@(d:16+Rd<<1)	<<8 (論理シフト)	→	@(d:16+Rd<<1)																				
	SHLLW #8,(d:16,ERd,L)	W	4 5 6				D							@(d:16+ERd<<1)	<<8 (論理シフト)	→	@(d:16+ERd<<1)																				
	SHLLW #8,(d:32,Rd,B)	W	5 5 7				D							@(d:32+Rd<<1)	<<8 (論理シフト)	→	@(d:32+Rd<<1)																				
	SHLLW #8,(d:32,Rd,W)	W	5 5 7				D							@(d:32+Rd<<1)	<<8 (論理シフト)	→	@(d:32+Rd<<1)																				
	SHLLW #8,(d:32,ERd,L)	W	5 5 7				D							@(d:32+ERd<<1)	<<8 (論理シフト)	→	@(d:32+ERd<<1)																				
	SHLLW #8,@aa:16	W	3 4 5								D			@aa:16	<<8 (論理シフト)	→	@aa:16																				
	SHLLW #8,@aa:32	W	4 4 6								D			@aa:32	<<8 (論理シフト)	→	@aa:32																				
	SHLLL #xx:5,ERd	L	2 2 2				D							Rd32	<<xx:5 (論理シフト)	→	Rd32																				
	SHLLL Rn,ERd	L	2 2 2				D							Rd32	<<Rn8 (論理シフト)	→	Rd32																				
	SHLLL ERd	L	1 1 1				D							Rd32	<<1 (論理シフト)	→	Rd32																				
	SHLLL @ERd	L	3 5 5				D							@ERd	<<1 (論理シフト)	→	@ERd																				
	SHLLL @ERd+	L	3 5 5								D			@ERd	<<1 (論理シフト)	→	@ERd								ERd32+4→ERd32												
	SHLLL @ERd-	L	3 5 5								D			@ERd	<<1 (論理シフト)	→	@ERd								ERd32-4→ERd32												
	SHLLL @+ERd	L	3 5 5								D				ERd32+4→ERd32	@ERd	<<1 (論理シフト)	→	@ERd																		
	SHLLL @-ERd	L	3 5 5								D				ERd32-4→ERd32	@ERd	<<1 (論理シフト)	→	@ERd																		
	SHLLL @(d:2,ERd)	L	3 5 5				D							@(4/8/12+ERd)	<<1 (論理シフト)	→	@(4/8/12+ERd)																				
	SHLLL @(d:16,ERd)	L	4 5 6				D							@(d:16+ERd)	<<1 (論理シフト)	→	@(d:16+ERd)																				
	SHLLL @(d:32,ERd)	L	5 5 7				D							@(d:32+ERd)	<<1 (論理シフト)	→	@(d:32+ERd)																				
	SHLLL @(d:16,Rd,B)	L	4 5 6				D							@(d:16+Rd<<2)	<<1 (論理シフト)	→	@(d:16+Rd<<2)																				
	SHLLL @(d:16,Rd,W)	L	4 5 6				D							@(d:16+Rd<<2)	<<1 (論理シフト)	→	@(d:16+Rd<<2)																				
	SHLLL @(d:16,ERd,L)	L	4 5 6				D							@(d:16+ERd<<2)	<<1 (論理シフト)	→	@(d:16+ERd<<2)																				
	SHLLL @(d:32,Rd,B)	L	5 5 7				D							@(d:32+Rd<<2)	<<1 (論理シフト)	→	@(d:32+Rd<<2)																				
	SHLLL @(d:32,Rd,W)	L	5 5 7				D							@(d:32+Rd<<2)	<<1 (論理シフト)	→	@(d:32+Rd<<2)																				
	SHLLL @(d:32,ERd,L)	L	5 5 7				D							@(d:32+ERd<<2)	<<1 (論理シフト)	→	@(d:32+ERd<<2)																				
	SHLLL @aa:16	L	4 5 6								D			@aa:16	<<1 (論理シフト)	→	@aa:16																				
	SHLLL @aa:32	L	5 5 7								D			@aa:32	<<1 (論理シフト)	→	@aa:32																				
	SHLLL #2,ERd	L	1 1 1				D							Rd32	<<2 (論理シフト)	→	Rd32																				

2. 各命令の説明

命令	ニーモニック	サイズ 命令長	実行 周期 16ビット命令フェッチ サイクル数	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}										
				#xx	Rn	@Rn	@Rn.W/Rn.L @Rn.L	@Rn.W/Rn.L @Rn.L	@Rn.W/Rn.L @Rn.L		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
													オペレーション3													
SHLL	SHLL #4, @(d:32, Rd, W)	L	5	5	7							@(d:32+Rd<<2)	<<4 (論理シフト)	→	@(d:32+Rd<<2)											
	SHLL #4, @(d:32, ERd, L)	L	5	5	7							@(d:32+ERd<<2)	<<4 (論理シフト)	→	@(d:32+ERd<<2)											
	SHLL #4, @aa:16	L	4	5	6							@aa:16	<<4 (論理シフト)	→	@aa:16											
	SHLL #4, @aa:32	L	5	5	7							@aa:32	<<4 (論理シフト)	→	@aa:32											
	SHLL #8, ERd	L	1	1	1		D					Rd32	<<8 (論理シフト)	→	Rd32											
	SHLL #8, @ERd	L	3	5	5			D				@ERd	<<8 (論理シフト)	→	@ERd											
	SHLL #8, @ERd+	L	3	5	5				D			@ERd	<<8 (論理シフト)	→	@ERd									ERd32+4→ERd32		
	SHLL #8, @ERd-	L	3	5	5					D		@ERd	<<8 (論理シフト)	→	@ERd											ERd32-4→ERd32
	SHLL #8, @+ERd	L	3	5	5						D		ERd32+4→ERd32	@ERd	<<8 (論理シフト)	→	@ERd									
	SHLL #8, @-ERd	L	3	5	5							D		ERd32-4→ERd32	@ERd	<<8 (論理シフト)	→	@ERd								
	SHLL #8, @(d:2, ERd)	L	3	5	5									@(4/8/12+ERd)	<<8 (論理シフト)	→	@(4/8/12+ERd)									
	SHLL #8, @(d:16, ERd)	L	4	5	6									@(d:16+ERd)	<<8 (論理シフト)	→	@(d:16+ERd)									
	SHLL #8, @(d:32, ERd)	L	5	5	7									@(d:32+ERd)	<<8 (論理シフト)	→	@(d:32+ERd)									
	SHLL #8, @(d:16, Rd, B)	L	4	5	6									@(d:16+Rd<<2)	<<8 (論理シフト)	→	@(d:16+Rd<<2)									
	SHLL #8, @(d:16, Rd, W)	L	4	5	6									@(d:16+Rd<<2)	<<8 (論理シフト)	→	@(d:16+Rd<<2)									
	SHLL #8, @(d:16, ERd, L)	L	4	5	6									@(d:16+ERd<<2)	<<8 (論理シフト)	→	@(d:16+ERd<<2)									
	SHLL #8, @(d:32, Rd, B)	L	5	5	7									@(d:32+Rd<<2)	<<8 (論理シフト)	→	@(d:32+Rd<<2)									
	SHLL #8, @(d:32, Rd, W)	L	5	5	7									@(d:32+Rd<<2)	<<8 (論理シフト)	→	@(d:32+Rd<<2)									
	SHLL #8, @(d:32, ERd, L)	L	5	5	7									@(d:32+ERd<<2)	<<8 (論理シフト)	→	@(d:32+ERd<<2)									
	SHLL #8, @aa:16	L	4	5	6									@aa:16	<<8 (論理シフト)	→	@aa:16									
	SHLL #8, @aa:32	L	5	5	7									@aa:32	<<8 (論理シフト)	→	@aa:32									
	SHLL #16, ERd	L	1	1	1		D							Rd32	<<16 (論理シフト)	→	Rd32									
	SHLL #16, @ERd	L	3	5	5			D						@ERd	<<16 (論理シフト)	→	@ERd									
	SHLL #16, @ERd+	L	3	5	5				D					@ERd	<<16 (論理シフト)	→	@ERd									ERd32+4→ERd32
	SHLL #16, @ERd-	L	3	5	5					D				@ERd	<<16 (論理シフト)	→	@ERd									ERd32-4→ERd32
	SHLL #16, @+ERd	L	3	5	5						D			ERd32+4→ERd32	@ERd	<<16 (論理シフト)	→	@ERd								
	SHLL #16, @-ERd	L	3	5	5							D		ERd32-4→ERd32	@ERd	<<16 (論理シフト)	→	@ERd								
	SHLL #16, @(d:2, ERd)	L	3	5	5									@(4/8/12+ERd)	<<16 (論理シフト)	→	@(4/8/12+ERd)									
	SHLL #16, @(d:16, ERd)	L	4	5	6									@(d:16+ERd)	<<16 (論理シフト)	→	@(d:16+ERd)									

シフト命令 (8)

命令	ニーモニック	サイズ 命令長	実行 最小値	16 ビット命令フェッチ ステータス	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}										
					#xx	Rn	@ERn	@d(Rn)	@d(Rn),B/Rn,W/ERn,L	@ERn,@ERn+,@ERn+,@ERn	@aa:8		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C						
															#xx	Rn	@ERn									@d(Rn)	@d(Rn),B/Rn,W/ERn,L	@ERn,@ERn+,@ERn+,@ERn	@aa:8		オペレーション3
SHLL	SHLL L #16,@(d:32,ERd)	L	5	5	7									@(d:32+ERd)	<<16 (論理シフト)	→	@(d:32+ERd)														
	SHLL L #16,@(d:16,Rd,B)	L	4	5	6									@(d:16+Rd,<<2)	<<16 (論理シフト)	→	@(d:16+Rd,<<2)														
	SHLL L #16,@(d:16,Rd,W)	L	4	5	6									@(d:16+Rd,<<2)	<<16 (論理シフト)	→	@(d:16+Rd,<<2)														
	SHLL L #16,@(d:16,ERd,L)	L	4	5	6									@(d:16+ERd,<<2)	<<16 (論理シフト)	→	@(d:16+ERd,<<2)														
	SHLL L #16,@(d:32,Rd,B)	L	5	5	7									@(d:32+Rd,<<2)	<<16 (論理シフト)	→	@(d:32+Rd,<<2)														
	SHLL L #16,@(d:32,Rd,W)	L	5	5	7									@(d:32+Rd,<<2)	<<16 (論理シフト)	→	@(d:32+Rd,<<2)														
	SHLL L #16,@(d:32,ERd,L)	L	5	5	7									@(d:32+ERd,<<2)	<<16 (論理シフト)	→	@(d:32+ERd,<<2)														
	SHLL L #16,@aa:16	L	4	5	6									D	@aa:16	<<16 (論理シフト)	→	@aa:16													
SHLL L #16,@aa:32	L	5	5	7									D	@aa:32	<<16 (論理シフト)	→	@aa:32														
SHLR	SHLR.B #xx:5,Rd	B	2	2	2					D				Rd8	>>xx:5 (論理シフト)	→	Rd8														
	SHLR.B Rn,Rd	B	2	2	2					D				Rd8	>>Rn8 (論理シフト)	→	Rd8														
	SHLR.B Rd	B	1	1	1					D				Rd8	>>1 (論理シフト)	→	Rd8														
	SHLR.B @ERd	B	2	4	4					D				@ERd	>>1 (論理シフト)	→	@ERd														
	SHLR.B @ERd+	B	3	5	5						D			@ERd	>>1 (論理シフト)	→	@ERd							ERd32+1→ERd32							
	SHLR.B @ERd-	B	3	5	5						D			@ERd	>>1 (論理シフト)	→	@ERd							ERd32-1→ERd32							
	SHLR.B @+ERd	B	3	5	5									ERd32+1→ERd32	@ERd	>>1 (論理シフト)	→	@ERd													
	SHLR.B @-ERd	B	3	5	5									ERd32-1→ERd32	@ERd	>>1 (論理シフト)	→	@ERd													
	SHLR.B @(d:2,ERd)	B	3	5	5						D				@(1/2/3+ERd)	>>1 (論理シフト)	→	@(1/2/3+ERd)													
	SHLR.B @(d:16,ERd)	B	4	5	6						D				@(d:16+ERd)	>>1 (論理シフト)	→	@(d:16+ERd)													
	SHLR.B @(d:32,ERd)	B	5	5	7						D				@(d:32+ERd)	>>1 (論理シフト)	→	@(d:32+ERd)													
	SHLR.B @(d:16,Rd,B)	B	4	5	6										@(d:16+Rd)	>>1 (論理シフト)	→	@(d:16+Rd)													
	SHLR.B @(d:16,Rd,W)	B	4	5	6										@(d:16+Rd)	>>1 (論理シフト)	→	@(d:16+Rd)													
	SHLR.B @(d:16,ERd,L)	B	4	5	6										@(d:16+ERd)	>>1 (論理シフト)	→	@(d:16+ERd)													
	SHLR.B @(d:32,Rd,B)	B	5	5	7										@(d:32+Rd)	>>1 (論理シフト)	→	@(d:32+Rd)													
	SHLR.B @(d:32,Rd,W)	B	5	5	7										@(d:32+Rd)	>>1 (論理シフト)	→	@(d:32+Rd)													
	SHLR.B @(d:32,ERd,L)	B	5	5	7										@(d:32+ERd)	>>1 (論理シフト)	→	@(d:32+ERd)													
SHLR.B @aa:8	B	2	4	4										@aa:8	>>1 (論理シフト)	→	@aa:8														
SHLR.B @aa:16	B	3	4	5										@aa:16	>>1 (論理シフト)	→	@aa:16														
SHLR.B @aa:32	B	4	4	6										@aa:32	>>1 (論理シフト)	→	@aa:32														

シフト命令 (9)

命令	ニーモニック		サイズ	命令長 byte	実行 周期 周期	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}											
						16ビット命令フェッチ ステージ ^{b)}	#px	D	Rn	@ERn	@d(Rn,LB,Rn,W)ERn,L	@ERn	@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32			オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
																			>>2 (論理シフト)	→	Rd8											
SHLR	SHLR.B #2,Rd	B	1	1	1		D											Rd8	>>2 (論理シフト)	→	Rd8					-	-		↕	0	↕	
	SHLR.B #2,@ERd	B	2	4	4		D											@ERd	>>2 (論理シフト)	→	@ERd					-	-		↕	0	↕	
	SHLR.B #2,@ERd+	B	3	5	5					D								@ERd	>>2 (論理シフト)	→	@ERd	ERd32+1→ERd32					-	-		↕	0	↕
	SHLR.B #2,@ERd-	B	3	5	5					D								@ERd	>>2 (論理シフト)	→	@ERd	ERd32-1→ERd32					-	-		↕	0	↕
	SHLR.B #2,@+ERd	B	3	5	5					D						ERd32+1→ERd32		@ERd	>>2 (論理シフト)	→	@ERd					-	-		↕	0	↕	
	SHLR.B #2,@-ERd	B	3	5	5					D					ERd32-1→ERd32		@ERd	>>2 (論理シフト)	→	@ERd					-	-		↕	0	↕		
	SHLR.B #2,@(d:2,ERd)	B	3	5	5			D										@(1/2/3+ERd)	>>2 (論理シフト)	→	@(1/2/3+ERd)					-	-		↕	0	↕	
	SHLR.B #2,@(d:16,ERd)	B	4	5	6			D										@(d:16+ERd)	>>2 (論理シフト)	→	@(d:16+ERd)					-	-		↕	0	↕	
	SHLR.B #2,@(d:32,ERd)	B	5	5	7			D										@(d:32+ERd)	>>2 (論理シフト)	→	@(d:32+ERd)					-	-		↕	0	↕	
	SHLR.B #2,@(d:16,Rd.B)	B	4	5	6					D								@(d:16+RdL)	>>2 (論理シフト)	→	@(d:16+RdL)					-	-		↕	0	↕	
	SHLR.B #2,@(d:16,Rd.W)	B	4	5	6					D								@(d:16+Rd)	>>2 (論理シフト)	→	@(d:16+Rd)					-	-		↕	0	↕	
	SHLR.B #2,@(d:16,ERd.L)	B	4	5	6					D								@(d:16+ERd)	>>2 (論理シフト)	→	@(d:16+ERd)					-	-		↕	0	↕	
	SHLR.B #2,@(d:32,Rd.B)	B	5	5	7					D								@(d:32+RdL)	>>2 (論理シフト)	→	@(d:32+RdL)					-	-		↕	0	↕	
	SHLR.B #2,@(d:32,Rd.W)	B	5	5	7					D								@(d:32+Rd)	>>2 (論理シフト)	→	@(d:32+Rd)					-	-		↕	0	↕	
	SHLR.B #2,@(d:32,ERd.L)	B	5	5	7					D								@(d:32+ERd)	>>2 (論理シフト)	→	@(d:32+ERd)					-	-		↕	0	↕	
	SHLR.B #2,@aa:8	B	2	4	4						D							@aa:8	>>2 (論理シフト)	→	@aa:8					-	-		↕	0	↕	
	SHLR.B #2,@aa:16	B	3	4	5						D							@aa:16	>>2 (論理シフト)	→	@aa:16					-	-		↕	0	↕	
	SHLR.B #2,@aa:32	B	4	4	6							D						@aa:32	>>2 (論理シフト)	→	@aa:32					-	-		↕	0	↕	
	SHLR.B #4,Rd	B	1	1	1		D											Rd8	>>4 (論理シフト)	→	Rd8					-	-		↕	0	↕	
	SHLR.B #4,@ERd	B	2	4	4			D										@ERd	>>4 (論理シフト)	→	@ERd					-	-		↕	0	↕	
	SHLR.B #4,@ERd+	B	3	5	5					D								@ERd	>>4 (論理シフト)	→	@ERd	ERd32+1→ERd32					-	-		↕	0	↕
	SHLR.B #4,@ERd-	B	3	5	5					D								@ERd	>>4 (論理シフト)	→	@ERd	ERd32-1→ERd32					-	-		↕	0	↕
	SHLR.B #4,@+ERd	B	3	5	5					D						ERd32+1→ERd32		@ERd	>>4 (論理シフト)	→	@ERd					-	-		↕	0	↕	
	SHLR.B #4,@-ERd	B	3	5	5					D					ERd32-1→ERd32		@ERd	>>4 (論理シフト)	→	@ERd					-	-		↕	0	↕		
	SHLR.B #4,@(d:2,ERd)	B	3	5	5			D										@(1/2/3+ERd)	>>4 (論理シフト)	→	@(1/2/3+ERd)					-	-		↕	0	↕	
	SHLR.B #4,@(d:16,ERd)	B	4	5	6				D									@(d:16+ERd)	>>4 (論理シフト)	→	@(d:16+ERd)					-	-		↕	0	↕	
	SHLR.B #4,@(d:32,ERd)	B	5	5	7				D									@(d:32+ERd)	>>4 (論理シフト)	→	@(d:32+ERd)					-	-		↕	0	↕	
	SHLR.B #4,@(d:16,Rd.B)	B	4	5	6					D								@(d:16+RdL)	>>4 (論理シフト)	→	@(d:16+RdL)					-	-		↕	0	↕	
SHLR.B #4,@(d:16,Rd.W)	B	4	5	6					D								@(d:16+Rd)	>>4 (論理シフト)	→	@(d:16+Rd)					-	-		↕	0	↕		

2. 各命令の説明

シフト命令 (11)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}																				
					16ビット命令フェッチ	ステータス	Fn	ERn	ERn	ERn	ERn	ERn	I	H	N	Z	V	C																							
SHLR	SHLR.W #2,@ERd-	W	3	5	5																				@ERd	>>2 (論理シフト)	→	@ERd													
	SHLR.W #2,@+ERd	W	3	5	5																																				
	SHLR.W #2,@-ERd	W	3	5	5																																				
	SHLR.W #2,@(d2,ERd)	W	3	5	5									D																											
	SHLR.W #2,@(d16,ERd)	W	4	5	6									D																											
	SHLR.W #2,@(d32,ERd)	W	5	5	7																																				
	SHLR.W #2,@(d16,Rd.B)	W	4	5	6									D																											
	SHLR.W #2,@(d16,Rd.W)	W	4	5	6									D																											
	SHLR.W #2,@(d16,ERd.L)	W	4	5	6									D																											
	SHLR.W #2,@(d32,Rd.B)	W	5	5	7										D																										
	SHLR.W #2,@(d32,Rd.W)	W	5	5	7									D																											
	SHLR.W #2,@(d32,ERd.L)	W	5	5	7										D																										
	SHLR.W #2,@aa:16	W	3	4	5										D																										
	SHLR.W #2,@aa:32	W	4	4	6										D																										
	SHLR.W #4,Rd	W	1	1	1									D																											
	SHLR.W #4,@ERd	W	2	4	4										D																										
	SHLR.W #4,@ERd+	W	3	5	5										D																										
	SHLR.W #4,@ERd-	W	3	5	5										D																										
	SHLR.W #4,@+ERd	W	3	5	5											D																									
	SHLR.W #4,@-ERd	W	3	5	5											D																									
	SHLR.W #4,@(d2,ERd)	W	3	5	5										D																										
	SHLR.W #4,@(d16,ERd)	W	4	5	6										D																										
	SHLR.W #4,@(d32,ERd)	W	5	5	7										D																										
	SHLR.W #4,@(d16,Rd.B)	W	4	5	6										D																										
	SHLR.W #4,@(d16,Rd.W)	W	4	5	6										D																										
	SHLR.W #4,@(d16,ERd.L)	W	4	5	6										D																										
	SHLR.W #4,@(d32,Rd.B)	W	5	5	7										D																										
	SHLR.W #4,@(d32,Rd.W)	W	5	5	7										D																										
	SHLR.W #4,@(d32,ERd.L)	W	5	5	7										D																										

シフト命令 (12)

命令	ニーモニック	サイズ	アドレッシングモード													オペレーション ^{a)}					コンディションコード ^{b)}																		
			実行																																				
			16ビット命令フェッチ																																				
			命令長	最小値	最大値	#xx	Rn	@ERn	@(d,ERn)	@(d,Rn,LB,Rn,WERn,L)	@ERn@ERn+@ERn+@ERn	@aa:8@aa:16@aa:32		オペレーション1	オペレーション2											オペレーション3		オペレーション4	オペレーション5	I	H	N	Z	V	C				
SHLR	SHLR.W #4,@aa:16	W	3	4	5									D			@aa:16	>>4 (論理シフト)	→	@aa:16					—	—	—	—	—	—	—	—	—	—	—	—			
	SHLR.W #4,@aa:32	W	4	4	6									D			@aa:32	>>4 (論理シフト)	→	@aa:32					—	—	—	—	—	—	—	—	—	—	—				
	SHLR.W #8,Rd	W	1	1	1			D									Rd16	>>8 (論理シフト)	→	Rd16					—	—	—	—	—	—	—	—	—	—	—	—			
	SHLR.W #8,@ERd	W	2	4	4				D								@ERd	>>8 (論理シフト)	→	@ERd					—	—	—	—	—	—	—	—	—	—	—	—	—		
	SHLR.W #8,@ERd+	W	3	5	5					D							@ERd	>>8 (論理シフト)	→	@ERd			ERd32+2→ERd32		—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	SHLR.W #8,@ERd-	W	3	5	5					D							@ERd	>>8 (論理シフト)	→	@ERd			ERd32-2→ERd32		—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	SHLR.W #8,@+ERd	W	3	5	5						D					ERd32+2→ERd32	@ERd	>>8 (論理シフト)	→	@ERd					—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	SHLR.W #8,@-ERd	W	3	5	5						D					ERd32-2→ERd32	@ERd	>>8 (論理シフト)	→	@ERd					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@(d2,ERd)	W	3	5	5				D								@(2/4/6+ERd)	>>8 (論理シフト)	→	@(2/4/6+ERd)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@(d16,ERd)	W	4	5	6				D								@(d:16+ERd)	>>8 (論理シフト)	→	@(d:16+ERd)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@(d32,ERd)	W	5	5	7				D								@(d:32+ERd)	>>8 (論理シフト)	→	@(d:32+ERd)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@(d16,Rd,B)	W	4	5	6					D							@(d:16+Rd<<1)	>>8 (論理シフト)	→	@(d:16+Rd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@(d16,Rd,W)	W	4	5	6						D						@(d:16+Rd<<1)	>>8 (論理シフト)	→	@(d:16+Rd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@(d16,ERd,L)	W	4	5	6						D						@(d:16+ERd<<1)	>>8 (論理シフト)	→	@(d:16+ERd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@(d32,Rd,B)	W	5	5	7						D						@(d:32+Rd<<1)	>>8 (論理シフト)	→	@(d:32+Rd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@(d32,Rd,W)	W	5	5	7							D					@(d:32+Rd<<1)	>>8 (論理シフト)	→	@(d:32+Rd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@(d32,ERd,L)	W	5	5	7							D					@(d:32+ERd<<1)	>>8 (論理シフト)	→	@(d:32+ERd<<1)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@aa:16	W	3	4	5									D			@aa:16	>>8 (論理シフト)	→	@aa:16					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.W #8,@aa:32	W	4	4	6										D		@aa:32	>>8 (論理シフト)	→	@aa:32					—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	SHLR.L #xx:5,ERd	L	2	2	2			D									Rd32	>>xx:5 (論理シフト)	→	Rd32					—	—	—	—	—	—	—	—	—	—	—	—	—	—	
	SHLR.L Rn,ERd	L	2	2	2			D									Rd32	>>Rn8 (論理シフト)	→	Rd32					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.L ERd	L	1	1	1			D									Rd32	>>1 (論理シフト)	→	Rd32					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.L @ERd	L	3	5	5				D								@ERd	>>1 (論理シフト)	→	@ERd					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.L @ERd+	L	3	5	5						D						@ERd	>>1 (論理シフト)	→	@ERd			ERd32+4→ERd32		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.L @ERd-	L	3	5	5						D						@ERd	>>1 (論理シフト)	→	@ERd			ERd32-4→ERd32		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.L @+ERd	L	3	5	5							D				ERd32+4→ERd32	@ERd	>>1 (論理シフト)	→	@ERd					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.L @-ERd	L	3	5	5							D				ERd32-4→ERd32	@ERd	>>1 (論理シフト)	→	@ERd					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.L @(d:2,ERd)	L	3	5	5				D								@(4/8/12+ERd)	>>1 (論理シフト)	→	@(4/8/12+ERd)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	SHLR.L @(d:16,ERd)	L	4	5	6						D						@(d:16+ERd)	>>1 (論理シフト)	→	@(d:16+ERd)					—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

シフト命令 (14)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード											オペレーション*					コンディションコード*																	
					16ビット命令フェッチ	#xx	Rn	@ERn	@Rn	@Rn.W	@Rn.WRn.L	@ERn+@ERn	@aa:16																									
																ステート	ステート	ステート	ステート																			
オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C																										
SHLR	SHLR.L #4, @ERd-	L	3	5	5				D							@ERd	>>4 (論理シフト)	→	@ERd																			
	SHLR.L #4, @+ERd	L	3	5	5				D							ERd32+4→ERd32	@ERd	>>4 (論理シフト)	→	@ERd																		
	SHLR.L #4, @-ERd	L	3	5	5				D							ERd32-4→ERd32	@ERd	>>4 (論理シフト)	→	@ERd																		
	SHLR.L #4, @(d:2,ERd)	L	3	5	5				D								@(4/8/12+ERd)	>>4 (論理シフト)	→	@(4/8/12+ERd)																		
	SHLR.L #4, @(d:16,ERd)	L	4	5	6				D								@(d:16+ERd)	>>4 (論理シフト)	→	@(d:16+ERd)																		
	SHLR.L #4, @(d:32,ERd)	L	5	5	7				D								@(d:32+ERd)	>>4 (論理シフト)	→	@(d:32+ERd)																		
	SHLR.L #4, @(d:16,Rd,B)	L	4	5	6				D								@(d:16+RdL<<2)	>>4 (論理シフト)	→	@(d:16+RdL<<2)																		
	SHLR.L #4, @(d:16,Rd,W)	L	4	5	6				D								@(d:16+Rd<<2)	>>4 (論理シフト)	→	@(d:16+Rd<<2)																		
	SHLR.L #4, @(d:16,ERd,L)	L	4	5	6				D								@(d:16+ERd<<2)	>>4 (論理シフト)	→	@(d:16+ERd<<2)																		
	SHLR.L #4, @(d:32,Rd,B)	L	5	5	7				D								@(d:32+RdL<<2)	>>4 (論理シフト)	→	@(d:32+RdL<<2)																		
	SHLR.L #4, @(d:32,Rd,W)	L	5	5	7				D								@(d:32+Rd<<2)	>>4 (論理シフト)	→	@(d:32+Rd<<2)																		
	SHLR.L #4, @(d:32,ERd,L)	L	5	5	7				D								@(d:32+ERd<<2)	>>4 (論理シフト)	→	@(d:32+ERd<<2)																		
	SHLR.L #4, @aa:16	L	4	5	6												@aa:16	>>4 (論理シフト)	→	@aa:16																		
	SHLR.L #4, @aa:32	L	5	5	7												@aa:32	>>4 (論理シフト)	→	@aa:32																		
	SHLR.L #8,ERd	L	1	1	1				D								Rd32	>>8 (論理シフト)	→	Rd32																		
	SHLR.L #8, @ERd	L	3	5	5				D								@ERd	>>8 (論理シフト)	→	@ERd																		
	SHLR.L #8, @ERd+	L	3	5	5				D								@ERd	>>8 (論理シフト)	→	@ERd																		
	SHLR.L #8, @ERd-	L	3	5	5				D								@ERd	>>8 (論理シフト)	→	@ERd																		
	SHLR.L #8, @+ERd	L	3	5	5				D								ERd32+4→ERd32	@ERd	>>8 (論理シフト)	→	@ERd																	
	SHLR.L #8, @-ERd	L	3	5	5				D								ERd32-4→ERd32	@ERd	>>8 (論理シフト)	→	@ERd																	
	SHLR.L #8, @(d:2,ERd)	L	3	5	5				D								@(4/8/12+ERd)	>>8 (論理シフト)	→	@(4/8/12+ERd)																		
	SHLR.L #8, @(d:16,ERd)	L	4	5	6				D								@(d:16+ERd)	>>8 (論理シフト)	→	@(d:16+ERd)																		
	SHLR.L #8, @(d:32,ERd)	L	5	5	7				D								@(d:32+ERd)	>>8 (論理シフト)	→	@(d:32+ERd)																		
	SHLR.L #8, @(d:16,Rd,B)	L	4	5	6				D								@(d:16+RdL<<2)	>>8 (論理シフト)	→	@(d:16+RdL<<2)																		
	SHLR.L #8, @(d:16,Rd,W)	L	4	5	6				D								@(d:16+Rd<<2)	>>8 (論理シフト)	→	@(d:16+Rd<<2)																		
	SHLR.L #8, @(d:16,ERd,L)	L	4	5	6				D								@(d:16+ERd<<2)	>>8 (論理シフト)	→	@(d:16+ERd<<2)																		
	SHLR.L #8, @(d:32,Rd,B)	L	5	5	7				D								@(d:32+RdL<<2)	>>8 (論理シフト)	→	@(d:32+RdL<<2)																		
	SHLR.L #8, @(d:32,Rd,W)	L	5	5	7				D								@(d:32+Rd<<2)	>>8 (論理シフト)	→	@(d:32+Rd<<2)																		
	SHLR.L #8, @(d:32,ERd,L)	L	5	5	7				D								@(d:32+ERd<<2)	>>8 (論理シフト)	→	@(d:32+ERd<<2)																		

2. 各命令の説明

シフト命令 (15)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}									
					#xx	Rn	@ERn	@Rn.W[ERn.L]	@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32	1	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C					
														オペレーション3															
														#xx	Rn	@ERn									@Rn.W[ERn.L]	@ERn+/@ERn-/@ERn	@aa:8/@aa:16/@aa:32		
SHLR	SHLR.L #8, @aa:16	L	4	5	6									@aa:16	>>8 (論理シフト)	→ @aa:16													
	SHLR.L #8, @aa:32	L	5	5	7									@aa:32	>>8 (論理シフト)	→ @aa:32													
	SHLR.L #16, ERd	L	1	1	1		D							Rd32	>>16 (論理シフト)	→ Rd32													
	SHLR.L #16, @ERd	L	3	5	5			D						@ERd	>>16 (論理シフト)	→ @ERd													
	SHLR.L #16, @ERd+	L	3	5	5					D				@ERd	>>16 (論理シフト)	→ @ERd								ERd32+4→ERd32					
	SHLR.L #16, @ERd-	L	3	5	5					D				@ERd	>>16 (論理シフト)	→ @ERd								ERd32-4→ERd32					
	SHLR.L #16, @+ERd	L	3	5	5							D		ERd32+4→ERd32	@ERd	>>16 (論理シフト)	→ @ERd												
	SHLR.L #16, @-ERd	L	3	5	5							D		ERd32-4→ERd32	@ERd	>>16 (論理シフト)	→ @ERd												
	SHLR.L #16, @(d:2, ERd)	L	3	5	5						D			@(4/8/12+ERd)	>>16 (論理シフト)	→ @(4/8/12+ERd)													
	SHLR.L #16, @(d:16, ERd)	L	4	5	6						D			@(d:16+ERd)	>>16 (論理シフト)	→ @(d:16+ERd)													
	SHLR.L #16, @(d:32, ERd)	L	5	5	7						D			@(d:32+ERd)	>>16 (論理シフト)	→ @(d:32+ERd)													
	SHLR.L #16, @(d:16, Rd.B)	L	4	5	6							D		@(d:16+RdL<<2)	>>16 (論理シフト)	→ @(d:16+RdL<<2)													
	SHLR.L #16, @(d:16, Rd.W)	L	4	5	6							D		@(d:16+Rd<<2)	>>16 (論理シフト)	→ @(d:16+Rd<<2)													
	SHLR.L #16, @(d:16, ERd.L)	L	4	5	6							D		@(d:16+ERd<<2)	>>16 (論理シフト)	→ @(d:16+ERd<<2)													
	SHLR.L #16, @(d:32, Rd.B)	L	5	5	7							D		@(d:32+RdL<<2)	>>16 (論理シフト)	→ @(d:32+RdL<<2)													
	SHLR.L #16, @(d:32, Rd.W)	L	5	5	7							D		@(d:32+Rd<<2)	>>16 (論理シフト)	→ @(d:32+Rd<<2)													
	SHLR.L #16, @(d:32, ERd.L)	L	5	5	7							D		@(d:32+ERd<<2)	>>16 (論理シフト)	→ @(d:32+ERd<<2)													
	SHLR.L #16, @aa:16	L	4	5	6								D		@aa:16	>>16 (論理シフト)	→ @aa:16												
	SHLR.L #16, @aa:32	L	5	5	7								D		@aa:32	>>16 (論理シフト)	→ @aa:32												
SHAL	SHAL.B Rd	B	1	1	1			D						Rd8	<<1 (算術シフト)	→ Rd8													
	SHAL.B @ERd	B	2	4	4				D					@ERd	<<1 (算術シフト)	→ @ERd													
	SHAL.B @ERd+	B	3	5	5								D		@ERd	<<1 (算術シフト)	→ @ERd								ERd32+1→ERd32				
	SHAL.B @ERd-	B	3	5	5								D		@ERd	<<1 (算術シフト)	→ @ERd								ERd32-1→ERd32				
	SHAL.B @+ERd	B	3	5	5								D		ERd32+1→ERd32	@ERd	<<1 (算術シフト)	→ @ERd											
	SHAL.B @-ERd	B	3	5	5								D		ERd32-1→ERd32	@ERd	<<1 (算術シフト)	→ @ERd											
	SHAL.B @(d:2, ERd)	B	3	5	5							D		@(1/2/3+ERd)	<<1 (算術シフト)	→ @(1/2/3+ERd)													
	SHAL.B @(d:16, ERd)	B	4	5	6							D		@(d:16+ERd)	<<1 (算術シフト)	→ @(d:16+ERd)													
	SHAL.B @(d:32, ERd)	B	5	5	7							D		@(d:32+ERd)	<<1 (算術シフト)	→ @(d:32+ERd)													
	SHAL.B @(d:16, Rd.B)	B	4	5	6							D		@(d:16+RdL)	<<1 (算術シフト)	→ @(d:16+RdL)													

シフト命令 (16)

命令	ニーモニック	サイズ	命令長	実行	16ビット命令フェッチ	ステータス	アドレッシングモード					オペレーション ^{a)}					コンディションコード ^{a)}									
							#xx	Rn	@ERn	@d(RnL, B/Rn, W/ERn, L)	@ERn/@ERn+/@ERn+/@ERn	@aa:8	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
																<<1 (算術シフト)	→	@(d:16+Rd)								
SHAL	SHAL.B @(d:16,Rd,W)	B	4	5	6								@(d:16+Rd)	<<1 (算術シフト)	→	@(d:16+Rd)				—	—	⇄	⇄	⇄		
	SHAL.B @(d:16,ERd,L)	B	4	5	6								@(d:16+ERd)	<<1 (算術シフト)	→	@(d:16+ERd)				—	—	⇄	⇄	⇄		
	SHAL.B @(d:32,Rd,B)	B	5	5	7								@(d:32+RdL)	<<1 (算術シフト)	→	@(d:32+RdL)				—	—	⇄	⇄	⇄		
	SHAL.B @(d:32,Rd,W)	B	5	5	7								@(d:32+Rd)	<<1 (算術シフト)	→	@(d:32+Rd)				—	—	⇄	⇄	⇄		
	SHAL.B @(d:32,ERd,L)	B	5	5	7								@(d:32+ERd)	<<1 (算術シフト)	→	@(d:32+ERd)				—	—	⇄	⇄	⇄		
	SHAL.B @aa:8	B	2	4	4								@aa:8	<<1 (算術シフト)	→	@aa:8				—	—	⇄	⇄	⇄		
	SHAL.B @aa:16	B	3	4	5								@aa:16	<<1 (算術シフト)	→	@aa:16				—	—	⇄	⇄	⇄		
	SHAL.B @aa:32	B	4	4	6								@aa:32	<<1 (算術シフト)	→	@aa:32				—	—	⇄	⇄	⇄		
	SHAL.B #2,Rd	B	1	1	1				D				Rd8	<<2 (算術シフト)	→	Rd8				—	—	⇄	⇄	⇄		
	SHAL.B #2,@ERd	B	2	4	4				D				@ERd	<<2 (算術シフト)	→	@ERd				—	—	⇄	⇄	⇄		
	SHAL.B #2,@ERd+	B	3	5	5					D			@ERd	<<2 (算術シフト)	→	@ERd			ERd32+1→ERd32	—	—	⇄	⇄	⇄		
	SHAL.B #2,@ERd-	B	3	5	5					D			@ERd	<<2 (算術シフト)	→	@ERd			ERd32-1→ERd32	—	—	⇄	⇄	⇄		
	SHAL.B #2,@+ERd	B	3	5	5						D		ERd32+1→ERd32	@ERd	<<2 (算術シフト)	→	@ERd			—	—	⇄	⇄	⇄		
	SHAL.B #2,@-ERd	B	3	5	5						D		ERd32-1→ERd32	@ERd	<<2 (算術シフト)	→	@ERd			—	—	⇄	⇄	⇄		
	SHAL.B #2,@(d:2,ERd)	B	3	5	5					D			@(1/2/3+ERd)	<<2 (算術シフト)	→	@(1/2/3+ERd)				—	—	⇄	⇄	⇄		
	SHAL.B #2,@(d:16,ERd)	B	4	5	6					D			@(d:16+ERd)	<<2 (算術シフト)	→	@(d:16+ERd)				—	—	⇄	⇄	⇄		
	SHAL.B #2,@(d:32,ERd)	B	5	5	7					D			@(d:32+ERd)	<<2 (算術シフト)	→	@(d:32+ERd)				—	—	⇄	⇄	⇄		
	SHAL.B #2,@(d:16,Rd,B)	B	4	5	6						D		@(d:16+RdL)	<<2 (算術シフト)	→	@(d:16+RdL)				—	—	⇄	⇄	⇄		
	SHAL.B #2,@(d:16,Rd,W)	B	4	5	6						D		@(d:16+Rd)	<<2 (算術シフト)	→	@(d:16+Rd)				—	—	⇄	⇄	⇄		
	SHAL.B #2,@(d:16,ERd,L)	B	4	5	6						D		@(d:16+ERd)	<<2 (算術シフト)	→	@(d:16+ERd)				—	—	⇄	⇄	⇄		
	SHAL.B #2,@(d:32,Rd,B)	B	5	5	7						D		@(d:32+RdL)	<<2 (算術シフト)	→	@(d:32+RdL)				—	—	⇄	⇄	⇄		
	SHAL.B #2,@(d:32,Rd,W)	B	5	5	7						D		@(d:32+Rd)	<<2 (算術シフト)	→	@(d:32+Rd)				—	—	⇄	⇄	⇄		
	SHAL.B #2,@(d:32,ERd,L)	B	5	5	7						D		@(d:32+ERd)	<<2 (算術シフト)	→	@(d:32+ERd)				—	—	⇄	⇄	⇄		
	SHAL.B #2,@aa:8	B	2	4	4							D	@aa:8	<<2 (算術シフト)	→	@aa:8				—	—	⇄	⇄	⇄		
	SHAL.B #2,@aa:16	B	3	4	5							D	@aa:16	<<2 (算術シフト)	→	@aa:16				—	—	⇄	⇄	⇄		
	SHAL.B #2,@aa:32	B	4	4	6							D	@aa:32	<<2 (算術シフト)	→	@aa:32				—	—	⇄	⇄	⇄		
	SHAL.W Rd	W	1	1	1					D			Rd16	<<1 (算術シフト)	→	Rd16				—	—	⇄	⇄	⇄		
	SHAL.W @ERd	W	2	4	4						D		@ERd	<<1 (算術シフト)	→	@ERd				—	—	⇄	⇄	⇄		
	SHAL.W @ERd+	W	3	5	5							D	@ERd	<<1 (算術シフト)	→	@ERd			ERd32+2→ERd32	—	—	⇄	⇄	⇄		

シフト命令 (22)

命令	ニーモニック	サイズ	命令長	実行 ステップ数 [*]	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}								
					#xx	Rn	@ERn	@(d,Rn,B/Rn,W/ERn,L)	@ERn+/@ERn-/@ERn	@aa:R		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
														>>1 (算術シフト)	→	@(d:16+Rd<<2)									
SHAR	SHAR.L @(d:16,Rd,W)	L	4	5	6								@(d:16+Rd<<2)	>>1 (算術シフト)	→	@(d:16+Rd<<2)			—	—	—	↓	0	↓	
	SHAR.L @(d:16,ERd,L)	L	4	5	6								@(d:16+ERd<<2)	>>1 (算術シフト)	→	@(d:16+ERd<<2)			—	—	—	↓	0	↓	
	SHAR.L @(d:32,Rd,B)	L	5	5	7								@(d:32+RdL<<2)	>>1 (算術シフト)	→	@(d:32+RdL<<2)			—	—	—	↓	0	↓	
	SHAR.L @(d:32,Rd,W)	L	5	5	7								@(d:32+Rd<<2)	>>1 (算術シフト)	→	@(d:32+Rd<<2)			—	—	—	↓	0	↓	
	SHAR.L @(d:32,ERd,L)	L	5	5	7								@(d:32+ERd<<2)	>>1 (算術シフト)	→	@(d:32+ERd<<2)			—	—	—	↓	0	↓	
	SHAR.L @aa:16	L	4	5	6								@aa:16	>>1 (算術シフト)	→	@aa:16			—	—	—	↓	0	↓	
	SHAR.L @aa:32	L	5	5	7								@aa:32	>>1 (算術シフト)	→	@aa:32			—	—	—	↓	0	↓	
	SHAR.L #2,ERd	L	1	1	1			D					Rd32	>>2 (算術シフト)	→	Rd32			—	—	—	↓	0	↓	
	SHAR.L #2,@ERd	L	3	5	5				D				@ERd	>>2 (算術シフト)	→	@ERd			—	—	—	↓	0	↓	
	SHAR.L #2,@ERd+	L	3	5	5								@ERd	>>2 (算術シフト)	→	@ERd							↓	0	↓
	SHAR.L #2,@ERd-	L	3	5	5								@ERd	>>2 (算術シフト)	→	@ERd							↓	0	↓
	SHAR.L #2,@+ERd	L	3	5	5								ERd32+4→ERd32	@ERd	>>2 (算術シフト)	→	@ERd						↓	0	↓
	SHAR.L #2,@-ERd	L	3	5	5								ERd32-4→ERd32	@ERd	>>2 (算術シフト)	→	@ERd						↓	0	↓
	SHAR.L #2,@(d2,ERd)	L	3	5	5								@(4/8/12+ERd)	>>2 (算術シフト)	→	@(4/8/12+ERd)			—	—	—	↓	0	↓	
	SHAR.L #2,@(d:16,ERd)	L	4	5	6								@(d:16+ERd)	>>2 (算術シフト)	→	@(d:16+ERd)			—	—	—	↓	0	↓	
	SHAR.L #2,@(d:32,ERd)	L	5	5	7								@(d:32+ERd)	>>2 (算術シフト)	→	@(d:32+ERd)			—	—	—	↓	0	↓	
	SHAR.L #2,@(d:16,Rd,B)	L	4	5	6								@(d:16+RdL<<2)	>>2 (算術シフト)	→	@(d:16+RdL<<2)			—	—	—	↓	0	↓	
	SHAR.L #2,@(d:16,Rd,W)	L	4	5	6								@(d:16+Rd<<2)	>>2 (算術シフト)	→	@(d:16+Rd<<2)			—	—	—	↓	0	↓	
	SHAR.L #2,@(d:16,ERd,L)	L	4	5	6								@(d:16+ERd<<2)	>>2 (算術シフト)	→	@(d:16+ERd<<2)			—	—	—	↓	0	↓	
	SHAR.L #2,@(d:32,Rd,B)	L	5	5	7								@(d:32+RdL<<2)	>>2 (算術シフト)	→	@(d:32+RdL<<2)			—	—	—	↓	0	↓	
SHAR.L #2,@(d:32,Rd,W)	L	5	5	7								@(d:32+Rd<<2)	>>2 (算術シフト)	→	@(d:32+Rd<<2)			—	—	—	↓	0	↓		
SHAR.L #2,@(d:32,ERd,L)	L	5	5	7								@(d:32+ERd<<2)	>>2 (算術シフト)	→	@(d:32+ERd<<2)			—	—	—	↓	0	↓		
SHAR.L #2,@aa:16	L	4	5	6								@aa:16	>>2 (算術シフト)	→	@aa:16			—	—	—	↓	0	↓		
SHAR.L #2,@aa:32	L	5	5	7								@aa:32	>>2 (算術シフト)	→	@aa:32			—	—	—	↓	0	↓		
ROTL	ROTL.B Rd	B	1	1	1								Rd8	<<1 (ローテート)	→	Rd8			—	—	—	↓	0	↓	
	ROTL.B @ERd	B	2	4	4								@ERd	<<1 (ローテート)	→	@ERd			—	—	—	↓	0	↓	
	ROTL.B @ERd+	B	3	5	5								@ERd	<<1 (ローテート)	→	@ERd							↓	0	↓
	ROTL.B @ERd-	B	3	5	5								@ERd	<<1 (ローテート)	→	@ERd							↓	0	↓
	ROTL.B @+ERd	B	3	5	5								ERd32+1→ERd32	@ERd	<<1 (ローテート)	→	@ERd			—	—	—	↓	0	↓

シフト命令 (28)

命令	ニーモニック	サイズ 命令長	実行 16ビット命令フェッチ ステージ	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}									
				#xx	Rn	@ERn	@ERn @ERn	@ERn@ERn @ERn@ERn	D	D	D	D	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
ROTR	ROTR.W @(d:16,Rd,W)	W	4	5	6									@(d:16+Rd<<1)	>>1 (ローテート)	→	@(d:16+Rd<<1)			—	—	—	↓	0	↓	
	ROTR.W @(d:16,ERd,L)	W	4	5	6									@(d:16+ERd<<1)	>>1 (ローテート)	→	@(d:16+ERd<<1)			—	—	—	↓	0	↓	
	ROTR.W @(d:32,Rd,B)	W	5	5	7									@(d:32+Rd<<1)	>>1 (ローテート)	→	@(d:32+Rd<<1)			—	—	—	↓	0	↓	
	ROTR.W @(d:32,Rd,W)	W	5	5	7									@(d:32+Rd<<1)	>>1 (ローテート)	→	@(d:32+Rd<<1)			—	—	—	↓	0	↓	
	ROTR.W @(d:32,ERd,L)	W	5	5	7									@(d:32+ERd<<1)	>>1 (ローテート)	→	@(d:32+ERd<<1)			—	—	—	↓	0	↓	
	ROTR.W @aa:16	W	3	4	5						D			@aa:16	>>1 (ローテート)	→	@aa:16			—	—	—	↓	0	↓	
	ROTR.W @aa:32	W	4	4	6						D			@aa:32	>>1 (ローテート)	→	@aa:32			—	—	—	↓	0	↓	
	ROTR.W #2,Rd	W	1	1	1		D							Rd16	>>2 (ローテート)	→	Rd16			—	—	—	↓	0	↓	
	ROTR.W #2,@ERd	W	2	4	4			D						@ERd	>>2 (ローテート)	→	@ERd			—	—	—	↓	0	↓	
	ROTR.W #2,@ERd+	W	3	5	5						D			@ERd	>>2 (ローテート)	→	@ERd							↓	0	↓
	ROTR.W #2,@ERd-	W	3	5	5						D			@ERd	>>2 (ローテート)	→	@ERd							↓	0	↓
	ROTR.W #2,@+ERd	W	3	5	5						D		ERd32+2→ERd32	@ERd	>>2 (ローテート)	→	@ERd							↓	0	↓
	ROTR.W #2,@-ERd	W	3	5	5						D		ERd32-2→ERd32	@ERd	>>2 (ローテート)	→	@ERd							↓	0	↓
	ROTR.W #2,@(d:2,ERd)	W	3	5	5				D					@(2/4/6+ERd)	>>2 (ローテート)	→	@(2/4/6+ERd)			—	—	—	↓	0	↓	
	ROTR.W #2,@(d:16,ERd)	W	4	5	6				D					@(d:16+ERd)	>>2 (ローテート)	→	@(d:16+ERd)			—	—	—	↓	0	↓	
	ROTR.W #2,@(d:32,ERd)	W	5	5	7				D					@(d:32+ERd)	>>2 (ローテート)	→	@(d:32+ERd)			—	—	—	↓	0	↓	
	ROTR.W #2,@(d:16,Rd,B)	W	4	5	6					D				@(d:16+Rd<<1)	>>2 (ローテート)	→	@(d:16+Rd<<1)			—	—	—	↓	0	↓	
	ROTR.W #2,@(d:16,Rd,W)	W	4	5	6					D				@(d:16+Rd<<1)	>>2 (ローテート)	→	@(d:16+Rd<<1)			—	—	—	↓	0	↓	
	ROTR.W #2,@(d:16,ERd,L)	W	4	5	6					D				@(d:16+ERd<<1)	>>2 (ローテート)	→	@(d:16+ERd<<1)			—	—	—	↓	0	↓	
	ROTR.W #2,@(d:32,Rd,B)	W	5	5	7					D				@(d:32+Rd<<1)	>>2 (ローテート)	→	@(d:32+Rd<<1)			—	—	—	↓	0	↓	
	ROTR.W #2,@(d:32,Rd,W)	W	5	5	7					D				@(d:32+Rd<<1)	>>2 (ローテート)	→	@(d:32+Rd<<1)			—	—	—	↓	0	↓	
	ROTR.W #2,@(d:32,ERd,L)	W	5	5	7					D				@(d:32+ERd<<1)	>>2 (ローテート)	→	@(d:32+ERd<<1)			—	—	—	↓	0	↓	
	ROTR.W #2,@aa:16	W	3	4	5						D			@aa:16	>>2 (ローテート)	→	@aa:16			—	—	—	↓	0	↓	
	ROTR.W #2,@aa:32	W	4	4	6						D			@aa:32	>>2 (ローテート)	→	@aa:32			—	—	—	↓	0	↓	
	ROTR.L ERd	L	1	1	1		D							ERd	>>1 (ローテート)	→	ERd			—	—	—	↓	0	↓	
	ROTR.L @ERd	L	3	5	5			D						@ERd	>>1 (ローテート)	→	@ERd			—	—	—	↓	0	↓	
ROTR.L @ERd+	L	3	5	5						D			@ERd	>>1 (ローテート)	→	@ERd							↓	0	↓	
ROTR.L @ERd-	L	3	5	5						D			@ERd	>>1 (ローテート)	→	@ERd							↓	0	↓	
ROTR.L @+ERd	L	3	5	5						D		ERd32+4→ERd32	@ERd	>>1 (ローテート)	→	@ERd							↓	0	↓	

シフト命令 (33)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード											オペレーション ^{a)}					コンディションコード ^{a)}				
				#xx	Fn	@ERn	@d(RnL, B/Rn, W/ERn, L)	@ERn @ERn+ @ERn+ @ERn	@aa:16 @aa:32		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C	
													16ビット命令フェッチ ステータス ^{b)}											
													1	2	3									
ROTXL	ROTXLL #2, ERd	L	1	1	1	D				ERd	<<2(キャリア付ローテート) → ERd				—	—	—	—	—	—	—			
	ROTXLL #2, @ERd	L	3	5	5	D				@ERd	<<2(キャリア付ローテート) → @ERd				—	—	—	—	—	—	—			
	ROTXLL #2, @ERd+	L	3	5	5				D		@ERd	<<2(キャリア付ローテート) → @ERd		ERd32+4→ERd32	—	—	—	—	—	—	—			
	ROTXLL #2, @ERd-	L	3	5	5				D		@ERd	<<2(キャリア付ローテート) → @ERd		ERd32-4→ERd32	—	—	—	—	—	—	—			
	ROTXLL #2, @+ERd	L	3	5	5				D	ERd32+4→ERd32	@ERd	<<2(キャリア付ローテート) → @ERd			—	—	—	—	—	—	—			
	ROTXLL #2, @-ERd	L	3	5	5				D	ERd32-4→ERd32	@ERd	<<2(キャリア付ローテート) → @ERd			—	—	—	—	—	—	—			
	ROTXLL #2, @(d:2, ERd)	L	3	5	5			D			@(4/8/12+ERd)	<<2(キャリア付ローテート) → @(4/8/12+ERd)			—	—	—	—	—	—	—			
	ROTXLL #2, @(d:16, ERd)	L	4	5	6			D			@(d:16+ERd)	<<2(キャリア付ローテート) → @(d:16+ERd)			—	—	—	—	—	—	—			
	ROTXLL #2, @(d:32, ERd)	L	5	5	7			D			@(d:32+ERd)	<<2(キャリア付ローテート) → @(d:32+ERd)			—	—	—	—	—	—	—			
	ROTXLL #2, @(d:16, Rd, B)	L	4	5	6			D			@(d:16+Rd<<2)	<<2(キャリア付ローテート) → @(d:16+Rd<<2)			—	—	—	—	—	—	—			
	ROTXLL #2, @(d:16, Rd, W)	L	4	5	6			D			@(d:16+Rd<<2)	<<2(キャリア付ローテート) → @(d:16+Rd<<2)			—	—	—	—	—	—	—			
	ROTXLL #2, @(d:16, ERd, L)	L	4	5	6			D			@(d:16+ERd<<2)	<<2(キャリア付ローテート) → @(d:16+ERd<<2)			—	—	—	—	—	—	—			
	ROTXLL #2, @(d:32, Rd, B)	L	5	5	7			D			@(d:32+Rd<<2)	<<2(キャリア付ローテート) → @(d:32+Rd<<2)			—	—	—	—	—	—	—			
	ROTXLL #2, @(d:32, Rd, W)	L	5	5	7			D			@(d:32+Rd<<2)	<<2(キャリア付ローテート) → @(d:32+Rd<<2)			—	—	—	—	—	—	—			
	ROTXLL #2, @(d:32, ERd, L)	L	5	5	7			D			@(d:32+ERd<<2)	<<2(キャリア付ローテート) → @(d:32+ERd<<2)			—	—	—	—	—	—	—			
	ROTXLL #2, @aa:16	L	4	5	6				D		@aa:16	<<2(キャリア付ローテート) → @aa:16			—	—	—	—	—	—	—			
	ROTXLL #2, @aa:32	L	5	5	7				D		@aa:32	<<2(キャリア付ローテート) → @aa:32			—	—	—	—	—	—	—			
ROTXR	ROTXR, B Rd	B	1	1	1	D				Rd8	>>1(キャリア付ローテート) → Rd8			—	—	—	—	—	—	—				
	ROTXR, B @ERd	B	2	4	4			D		@ERd	>>1(キャリア付ローテート) → @ERd			—	—	—	—	—	—	—	—			
	ROTXR, B @ERd+	B	3	5	5				D		@ERd	>>1(キャリア付ローテート) → @ERd		ERd32+1→ERd32	—	—	—	—	—	—	—			
	ROTXR, B @ERd-	B	3	5	5				D		@ERd	>>1(キャリア付ローテート) → @ERd		ERd32-1→ERd32	—	—	—	—	—	—	—			
	ROTXR, B @+ERd	B	3	5	5				D	ERd32+1→ERd32	@ERd	>>1(キャリア付ローテート) → @ERd			—	—	—	—	—	—	—			
	ROTXR, B @-ERd	B	3	5	5				D	ERd32-1→ERd32	@ERd	>>1(キャリア付ローテート) → @ERd			—	—	—	—	—	—	—			
	ROTXR, B @(d:2, ERd)	B	3	5	5			D			@(1/2/3+ERd)	>>1(キャリア付ローテート) → @(1/2/3+ERd)			—	—	—	—	—	—	—			
	ROTXR, B @(d:16, ERd)	B	4	5	6			D			@(d:16+ERd)	>>1(キャリア付ローテート) → @(d:16+ERd)			—	—	—	—	—	—	—			
	ROTXR, B @(d:32, ERd)	B	5	5	7			D			@(d:32+ERd)	>>1(キャリア付ローテート) → @(d:32+ERd)			—	—	—	—	—	—	—			
	ROTXR, B @(d:16, Rd, B)	B	4	5	6				D		@(d:16+RdL)	>>1(キャリア付ローテート) → @(d:16+RdL)			—	—	—	—	—	—	—			
	ROTXR, B @(d:16, Rd, W)	B	4	5	6				D		@(d:16+Rd)	>>1(キャリア付ローテート) → @(d:16+Rd)			—	—	—	—	—	—	—			
	ROTXR, B @(d:16, ERd, L)	B	4	5	6				D		@(d:16+ERd)	>>1(キャリア付ローテート) → @(d:16+ERd)			—	—	—	—	—	—	—			

2. 各命令の説明

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{b)}								
					16ビット命令フェッチ	ステート数 ^{c)}	FX	Rn	@ERN	@(LERN)	@(RnLBRn,WERNL)	@ERN/@ERN+/@ERN-/@ERN	@aa:8/@aa:16/@aa:32	—	オペレーション1	オペレーション2	オペレーション3		オペレーション4	オペレーション5	I	H	N	Z	V
ROTXR	ROTXR.L #2, @(d:32,Rd.B)	L	5	5	7															—	—	↕	↕	0	↕
	ROTXR.L #2, @(d:32,Rd.W)	L	5	5	7															—	—	↕	↕	0	↕
	ROTXR.L #2, @(d:32,ERd.L)	L	5	5	7															—	—	↕	↕	0	↕
	ROTXR.L #2, @aa:16	L	4	5	6															—	—	↕	↕	0	↕
	ROTXR.L #2, @aa:32	L	5	5	7															—	—	↕	↕	0	↕

シフト命令 (37)

2. 各命令の説明

ビット操作命令 (2)

命令	ニーモニック	サイズ	命令長	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{b)}							
				実行 ステータス	#xx	Rn	@ERn	@Rn, B/Rn, W/ERn, L	@Rn, @ERn, @ERn+, @ERn-, @ERn, @Rn		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
													16ビット命令フラグ ^{c)}										
													ビット	実行	ステータス								
BNOT	BNOT Rn, @aa:32	B	4	3	6								~(Rn8 of @aa:32) → (Rn8 of @aa:32)										
BTST	BTST #xx:3, Rd	B	1	1	1	D							~(#xx of Rd8) → Z								↓		
	BTST #xx:3, @ERd	B	2	2	3		D						~(#xx of @ERd) → Z								↓		
	BTST #xx:3, @aa:8	B	2	2	3								~(#xx of @aa:8) → Z								↓		
	BTST #xx:3, @aa:16	B	3	2	4								~(#xx of @aa:16) → Z								↓		
	BTST #xx:3, @aa:32	B	4	2	5								~(#xx of @aa:32) → Z								↓		
	BTST Rn, Rd	B	1	1	1	D							~(Rn8 of Rd8) → Z								↓		
	BTST Rn, @ERd	B	2	2	3		D						~(Rn8 of @ERd) → Z								↓		
	BTST Rn, @aa:8	B	2	2	3								~(Rn8 of @aa:8) → Z								↓		
	BTST Rn, @aa:16	B	3	2	4								~(Rn8 of @aa:16) → Z								↓		
BTST Rn, @aa:32	B	4	2	5								~(Rn8 of @aa:32) → Z								↓			
BSET/EQ	BSET/EQ #xx:3, @ERd	B	2	3	4		D						1 → (#xx of @ERd)										
	BSET/EQ #xx:3, @aa:8	B	2	3	4				D				1 → (#xx of @aa:8)										
	BSET/EQ #xx:3, @aa:16	B	3	3	5					D			1 → (#xx of @aa:16)										
	BSET/EQ #xx:3, @aa:32	B	4	3	6						D			1 → (#xx of @aa:32)									
	BSET/EQ Rn, @ERd	B	2	3	4		D						1 → (Rn8 of @ERd)										
	BSET/EQ Rn, @aa:8	B	2	3	4							D		1 → (Rn8 of @aa:8)									
	BSET/EQ Rn, @aa:16	B	3	3	5								D	1 → (Rn8 of @aa:16)									
	BSET/EQ Rn, @aa:32	B	4	3	6								D	1 → (Rn8 of @aa:32)									
BSET/NE	BSET/NE #xx:3, @ERd	B	2	3	4		D						1 → (#xx of @ERd)										
	BSET/NE #xx:3, @aa:8	B	2	3	4				D				1 → (#xx of @aa:8)										
	BSET/NE #xx:3, @aa:16	B	3	3	5					D			1 → (#xx of @aa:16)										
	BSET/NE #xx:3, @aa:32	B	4	3	6						D			1 → (#xx of @aa:32)									
	BSET/NE Rn, @ERd	B	2	3	4		D						1 → (Rn8 of @ERd)										
	BSET/NE Rn, @aa:8	B	2	3	4							D		1 → (Rn8 of @aa:8)									
	BSET/NE Rn, @aa:16	B	3	3	5							D		1 → (Rn8 of @aa:16)									
	BSET/NE Rn, @aa:32	B	4	3	6							D		1 → (Rn8 of @aa:32)									
BCLR/EQ	BCLR/EQ #xx:3, @ERd	B	2	3	4		D						0 → (#xx of @ERd)										
	BCLR/EQ #xx:3, @aa:8	B	2	3	4								D	0 → (#xx of @aa:8)									

ビット操作命令 (3)

命令	ニーモニック	サイズ 命令長	最小値 最大値	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}									
				16ビット命令フェッチ 実行 ステート ^{b)}										オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
				#xx	Rn	@ERN	@(d)RnL B Rn.W ERn.L	@_ERN+@ERN+@ERN+@_ERN	@aa:0 @aa:16 @aa:32		条件	結果	結果			結果	結果											
BCLR/EQ	BCLR/EQ #xx:3,@aa:16	B	3	3	5							D		If equal (Z=1)	0	→ (#xx of @aa:16)												
	BCLR/EQ #xx:3,@aa:32	B	4	3	6							D		If equal (Z=1)	0	→ (#xx of @aa:32)												
	BCLR/EQ Rn,@ERd	B	2	3	4							D		If equal (Z=1)	0	→ (Rn8 of @ERd)												
	BCLR/EQ Rn,@aa:8	B	2	3	4							D		If equal (Z=1)	0	→ (Rn8 of @aa:8)												
	BCLR/EQ Rn,@aa:16	B	3	3	5							D		If equal (Z=1)	0	→ (Rn8 of @aa:16)												
	BCLR/EQ Rn,@aa:32	B	4	3	6							D		If equal (Z=1)	0	→ (Rn8 of @aa:32)												
BCLR/NE	BCLR/NE #xx:3,@ERd	B	2	3	4							D		If not equal (Z=0)	0	→ (#xx of @ERd)												
	BCLR/NE #xx:3,@aa:8	B	2	3	4							D		If not equal (Z=0)	0	→ (#xx of @aa:8)												
	BCLR/NE #xx:3,@aa:16	B	3	3	5							D		If not equal (Z=0)	0	→ (#xx of @aa:16)												
	BCLR/NE #xx:3,@aa:32	B	4	3	6							D		If not equal (Z=0)	0	→ (#xx of @aa:32)												
	BCLR/NE Rn,@ERd	B	2	3	4							D		If not equal (Z=0)	0	→ (Rn8 of @ERd)												
	BCLR/NE Rn,@aa:8	B	2	3	4							D		If not equal (Z=0)	0	→ (Rn8 of @aa:8)												
	BCLR/NE Rn,@aa:16	B	3	3	5							D		If not equal (Z=0)	0	→ (Rn8 of @aa:16)												
	BCLR/NE Rn,@aa:32	B	4	3	6							D		If not equal (Z=0)	0	→ (Rn8 of @aa:32)												
BAND	BAND #xx:3,Rd	B	1	1	1							D				∧ (#xx of Rd8)	→ C									∧		
	BAND #xx:3,@ERd	B	2	2	3							D				∧ (#xx of @ERd)	→ C									∧		
	BAND #xx:3,@aa:8	B	2	2	3							D				∧ (#xx of @aa:8)	→ C									∧		
	BAND #xx:3,@aa:16	B	3	2	4							D				∧ (#xx of @aa:16)	→ C									∧		
	BAND #xx:3,@aa:32	B	4	2	5							D				∧ (#xx of @aa:32)	→ C									∧		
BIAND	BIAND #xx:3,Rd	B	1	1	1							D				∧ [~(#xx of Rd8)]	→ C										∧	
	BIAND #xx:3,@ERd	B	2	2	3							D				∧ [~(#xx of @ERd)]	→ C										∧	
	BIAND #xx:3,@aa:8	B	2	2	3							D				∧ [~(#xx of @aa:8)]	→ C										∧	
	BIAND #xx:3,@aa:16	B	3	2	4							D				∧ [~(#xx of @aa:16)]	→ C										∧	
	BIAND #xx:3,@aa:32	B	4	2	5							D				∧ [~(#xx of @aa:32)]	→ C										∧	
BOR	BOR #xx:3,Rd	B	1	1	1							D				∨ (#xx of Rd8)	→ C										∨	
	BOR #xx:3,@ERd	B	2	2	3							D				∨ (#xx of @ERd)	→ C										∨	
	BOR #xx:3,@aa:8	B	2	2	3							D				∨ (#xx of @aa:8)	→ C										∨	
	BOR #xx:3,@aa:16	B	3	2	4							D				∨ (#xx of @aa:16)	→ C										∨	
	BOR #xx:3,@aa:32	B	4	2	5							D				∨ (#xx of @aa:32)	→ C										∨	

2. 各命令の説明

ビット操作命令 (4)

命令	ニーモニック	サイズ 命令長	実行 スタート数 [*]	アドレッシングモード						オペレーション ^{a)}					コンディションコード ^{a)}										
				16ビット命令アクセス	Rn	@ERN	@(Rn,WiERn,L)	@ERN/@ERn/@ERn+/@ERN	@aa:8/@aa:16/@aa:32	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C			
BIOR	BIOR #xx:3,Rd	B	1	1	1								C		V	[~(#xx of Rd8)]	→	C							↕
	BIOR #xx:3,@ERd	B	2	2	3		D						C		V	[~(#xx of @ERd)]	→	C							↕
	BIOR #xx:3,@aa:8	B	2	2	3					D			C		V	[~(#xx of @aa:8)]	→	C							↕
	BIOR #xx:3,@aa:16	B	3	2	4					D			C		V	[~(#xx of @aa:16)]	→	C							↕
	BIOR #xx:3,@aa:32	B	4	2	5					D			C		V	[~(#xx of @aa:32)]	→	C							↕
BXOR	BXOR #xx:3,Rd	B	1	1	1		D						C		⊕	(#xx of Rd8)	→	C							↕
	BXOR #xx:3,@ERd	B	2	2	3		D						C		⊕	(#xx of @ERd)	→	C							↕
	BXOR #xx:3,@aa:8	B	2	2	3					D			C		⊕	(#xx of @aa:8)	→	C							↕
	BXOR #xx:3,@aa:16	B	3	2	4					D			C		⊕	(#xx of @aa:16)	→	C							↕
	BXOR #xx:3,@aa:32	B	4	2	5					D			C		⊕	(#xx of @aa:32)	→	C							↕
BIXOR	BIXOR #xx:3,Rd	B	1	1	1		D						C		⊖	[~(#xx of Rd8)]	→	C							↕
	BIXOR #xx:3,@ERd	B	2	2	3		D						C		⊖	[~(#xx of @ERd)]	→	C							↕
	BIXOR #xx:3,@aa:8	B	2	2	3					D			C		⊖	[~(#xx of @aa:8)]	→	C							↕
	BIXOR #xx:3,@aa:16	B	3	2	4					D			C		⊖	[~(#xx of @aa:16)]	→	C							↕
	BIXOR #xx:3,@aa:32	B	4	2	5					D			C		⊖	[~(#xx of @aa:32)]	→	C							↕
BLD	BLD #xx:3,Rd	B	1	1	1		D									(#xx of Rd8)	→	C							↕
	BLD #xx:3,@ERd	B	2	2	3		D									(#xx of @ERd)	→	C							↕
	BLD #xx:3,@aa:8	B	2	2	3					D						(#xx of @aa:8)	→	C							↕
	BLD #xx:3,@aa:16	B	3	2	4					D						(#xx of @aa:16)	→	C							↕
	BLD #xx:3,@aa:32	B	4	2	5					D						(#xx of @aa:32)	→	C							↕
BILD	BILD #xx:3,Rd	B	1	1	1		D									~(#xx of Rd8)	→	C							↕
	BILD #xx:3,@ERd	B	2	2	3		D									~(#xx of @ERd)	→	C							↕
	BILD #xx:3,@aa:8	B	2	2	3					D						~(#xx of @aa:8)	→	C							↕
	BILD #xx:3,@aa:16	B	3	2	4					D						~(#xx of @aa:16)	→	C							↕
	BILD #xx:3,@aa:32	B	4	2	5					D						~(#xx of @aa:32)	→	C							↕
BST	BST #xx:3,Rd	B	1	1	1		D								C	→	(#xx of Rd8)								—
	BST #xx:3,@ERd	B	2	3	4		D								C	→	(#xx of @ERd)								—
	BST #xx:3,@aa:8	B	2	3	4					D					C	→	(#xx of @aa:8)								—
	BST #xx:3,@aa:16	B	3	3	5					D					C	→	(#xx of @aa:16)								—

ビット操作命令 (5)

命令	ニーモニック	サイズ 命令長	実行 最小値	アドレッシングモード						オペレーション ^{a)}					コンディションコード ^{a)}									
				16ビット命令フラグ #xx	Rn	@ERn	@RnL	@RnL, B/Rn, W/ERn, L	@ERn, @ERn+, @ERn-, @ERn	@aa:8		オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
														オペレーション3	オペレーション3	オペレーション3								
BST	BST #xx:3, @aa:32	B 4	3 6										C	→ (#xx of @aa:32)			—	—	—	—	—	—		
BIST	BIST #xx:3, Rd	B 1	1 1		D								~C	→ (#xx of Rd8)			—	—	—	—	—	—		
	BIST #xx:3, @ERd	B 2	3 4		D								~C	→ (#xx of @ERd)			—	—	—	—	—	—		
	BIST #xx:3, @aa:8	B 2	3 4					D					~C	→ (#xx of @aa:8)			—	—	—	—	—	—		
	BIST #xx:3, @aa:16	B 3	3 5					D					~C	→ (#xx of @aa:16)			—	—	—	—	—	—		
	BIST #xx:3, @aa:32	B 4	3 6					D					~C	→ (#xx of @aa:32)			—	—	—	—	—	—		
BSTZ	BSTZ #xx:3, @ERd	B 2	3 4		D								Z	→ (#xx of @ERd)			—	—	—	—	—	—		
	BSTZ #xx:3, @aa:8	B 2	3 4					D					Z	→ (#xx of @aa:8)			—	—	—	—	—	—		
	BSTZ #xx:3, @aa:16	B 3	3 5					D					Z	→ (#xx of @aa:16)			—	—	—	—	—	—		
	BSTZ #xx:3, @aa:32	B 4	3 6					D					Z	→ (#xx of @aa:32)			—	—	—	—	—	—		
BISTZ	BISTZ #xx:3, @ERd	B 2	3 4		D								~Z	→ (#xx of @ERd)			—	—	—	—	—	—		
	BISTZ #xx:3, @aa:8	B 2	3 4					D					~Z	→ (#xx of @aa:8)			—	—	—	—	—	—		
	BISTZ #xx:3, @aa:16	B 3	3 5					D					~Z	→ (#xx of @aa:16)			—	—	—	—	—	—		
	BISTZ #xx:3, @aa:32	B 4	3 6					D					~Z	→ (#xx of @aa:32)			—	—	—	—	—	—		
BFLD	BFLD #xx:8, @ERs, Rd	B 2	2 3		D	S							(#xx of @ERs)	→ Rd8			—	—	—	—	—	—		
	BFLD #xx:8, @aa:8, Rd	B 2	2 3		D			S					(#xx of @aa:8)	→ Rd8			—	—	—	—	—	—		
	BFLD #xx:8, @aa:16, Rd	B 3	2 4		D			S					(#xx of @aa:16)	→ Rd8			—	—	—	—	—	—		
	BFLD #xx:8, @aa:32, Rd	B 4	2 5		D			S					(#xx of @aa:32)	→ Rd8			—	—	—	—	—	—		
BFST	BFST Rs, #xx:8, @ERd	B 2	3 4		S	D							Rs8	→ (#xx of @ERs)			—	—	—	—	—	—		
	BFST Rs, #xx:8, @aa:8	B 2	3 4		S			D					Rs8	→ (#xx of @aa:8)			—	—	—	—	—	—		
	BFST Rs, #xx:8, @aa:16	B 3	3 5		S			D					Rs8	→ (#xx of @aa:16)			—	—	—	—	—	—		
	BFST Rs, #xx:8, @aa:32	B 4	3 6		S			D					Rs8	→ (#xx of @aa:32)			—	—	—	—	—	—		

分岐命令 (2)

命令	ニーモニック	サイズ 命令長	実行 最小値	16ビット命令フラグ ステータス	アドレッシングモード							オペレーション ^{a)}					コンディションコード ^{a)}																							
					@EPC	@(Rn)	@(Rn, L, B, Rn, W, ERn, L, PC)	@aa:24	@aa:8/@aa:16/@aa:32	@@act:8	@@vec:7	1	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C															
BRA/BC	BRA/BC #xx:3,@ERs,d:16	B	3	5	5	S	○																																	
	BRA/BC #xx:3,@aa:8,d:16	B	3	5	5					S																														
	BRA/BC #xx:3,@aa:16,d:16	B	4	5	6					S																														
	BRA/BC #xx:3,@aa:32,d:16	B	5	5	7					S																														
BSR/BS	BSR/BS #xx:3,@ERs,d:16	B	3	6	6	S	○																																	
	BSR/BS #xx:3,@aa:8,d:16	B	3	6	6					S																														
	BSR/BS #xx:3,@aa:16,d:16	B	4	6	7					S																														
	BSR/BS #xx:3,@aa:32,d:16	B	5	6	8					S																														
BSR/BC	BSR/BC #xx:3,@ERs,d:16	B	3	6	6	S	○																																	
	BSR/BC #xx:3,@aa:8,d:16	B	3	6	6					S																														
	BSR/BC #xx:3,@aa:16,d:16	B	4	6	7					S																														
	BSR/BC #xx:3,@aa:32,d:16	B	5	6	8					S																														

2. 各命令の説明

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード							オペレーション*					コンディションコード*							
					16ビット命令フェッチ							オペレーション1	オペレーション2	オペレーション3	オペレーション4	オペレーション5	I	H	N	Z	V	C		
					@Rn	@(d,PC)	@(RnL,BRn,W/RnL,PC)	@aa:24	@aa:8/@aa:16/@aa:32	@@act:8	@@vec:7													
Bcc	BRA d:8(BT d:8)	--	1	2	2	0							If condition is true, else	PC next	+ disp	→ PC	分岐条件	Always	--	--	--	--	--	--
	BRA d:16(BT d:16)	--	2	2	3	0												Always	--	--	--	--	--	--
	BRN d:8(BF d:8)	--	1	2	2	0												Never	--	--	--	--	--	--
	BRN d:16(BF d:16)	--	2	1	3	0												Never	--	--	--	--	--	--
	BHI d:8	--	1	2	2	0												CV Z=0	--	--	--	--	--	--
	BHI d:16	--	2	2	3	0												CV Z=0	--	--	--	--	--	--
	BLS d:8	--	1	2	2	0												CV Z=1	--	--	--	--	--	--
	BLS d:16	--	2	2	3	0												CV Z=1	--	--	--	--	--	--
	BCC d:8(BHS d:8)	--	1	2	2	0												C=0	--	--	--	--	--	--
	BCC d:16(BHS d:16)	--	2	2	3	0												C=0	--	--	--	--	--	--
	BCS d:8(BLO d:8)	--	1	2	2	0												C=1	--	--	--	--	--	--
	BCS d:16(BLO d:16)	--	2	2	3	0												C=1	--	--	--	--	--	--
	BNE d:8	--	1	2	2	0												Z=0	--	--	--	--	--	--
	BNE d:16	--	2	2	3	0												Z=0	--	--	--	--	--	--
	BEQ d:8	--	1	2	2	0												Z=1	--	--	--	--	--	--
	BEQ d:16	--	2	2	3	0												Z=1	--	--	--	--	--	--
	BVC d:8	--	1	2	2	0												V=0	--	--	--	--	--	--
	BVC d:16	--	2	2	3	0												V=0	--	--	--	--	--	--
	BVS d:8	--	1	2	2	0												V=1	--	--	--	--	--	--
	BVS d:16	--	2	2	3	0												V=1	--	--	--	--	--	--
	BPL d:8	--	1	2	2	0												N=0	--	--	--	--	--	--
	BPL d:16	--	2	2	3	0												N=0	--	--	--	--	--	--
	BMI d:8	--	1	2	2	0												N=1	--	--	--	--	--	--
	BMI d:16	--	2	2	3	0												N=1	--	--	--	--	--	--
	BGE d:8	--	1	2	2	0												N@V=0	--	--	--	--	--	--
	BGE d:16	--	2	2	3	0												N@V=0	--	--	--	--	--	--
	BLT d:8	--	1	2	2	0												N@V=1	--	--	--	--	--	--
	BLT d:16	--	2	2	3	0												N@V=1	--	--	--	--	--	--
	BGT d:8	--	1	2	2	0												ZV(N@V)=0	--	--	--	--	--	--
	BGT d:16	--	2	2	3	0												ZV(N@V)=0	--	--	--	--	--	--

分岐命令 (3)

分岐命令 (4)

命令	ニーモニック	サイズ	命令長 [バイト]	実行 16ビット命令フエッチ ステータス	アドレッシングモード								オペレーション ^{a)}					コンディションコード ^{a)}								
					@ERn	@d(PC)	@Rn	@Rn.L/Rn.W/ERn.L/PC	@aa:24	@aa:8/@aa:16/@aa:32	@aa:8	@vec:7		オペレーション 1	オペレーション 2	オペレーション 3			オペレーション 4	オペレーション 5	I	H	N	Z	V	C
																+	disp	→ PC								
Bcc	BLE d:8	—	1	2	2	○								If condition is true,	PC	+	disp	→ PC	分岐条件	ZV(N@V)=1	—	—	—	—	—	
	BLE d:16	—	2	2	3	○								else	next					ZV(N@V)=1	—	—	—	—	—	
BRA	BRA Rn.B	—	1	3	3		○								PC	+	Rn8<<1	→ PC			—	—	—	—	—	
	BRA Rn.W	—	1	3	3		○								PC	+	Rn16<<1	→ PC			—	—	—	—	—	
	BRA ERn.L	—	1	3	3		○								PC	+	ERn32<<1	→ PC			—	—	—	—	—	
BRA/S	BRA/S d:8	—	1	1	1	○								(次命令実行)	PC	+	disp	→ PC			—	—	—	—	—	
JMP	JMP @ERn	—	1	2	2	○									ERn			→ PC			—	—	—	—	—	
	JMP @aa:24	—	2	2	3			○							aa:24			→ PC			—	—	—	—	—	
	JMP @aa:32	—	3	2	4				○						aa:32			→ PC			—	—	—	—	—	
	JMP @@aa:8	—	1	4	4					○					@aa:8			→ PC			—	—	—	—	—	
	JMP @vec:7	—	1	4	4						○				@vec:7			→ PC			—	—	—	—	—	
BSR	BSR d:8	—	1	3	3		○							PC→@-SP	PC	+	disp	→ PC			—	—	—	—	—	
	BSR d:16	—	2	4	4		○							PC→@-SP	PC	+	disp	→ PC			—	—	—	—	—	
	BSR Rn.B	—	1	4	4			○						PC→@-SP	PC	+	Rn8<<1	→ PC			—	—	—	—	—	
	BSR Rn.W	—	1	4	4			○						PC→@-SP	PC	+	Rn16<<1	→ PC			—	—	—	—	—	
	BSR ERn.L	—	1	4	4			○						PC→@-SP	PC	+	ERn32<<1	→ PC			—	—	—	—	—	
JSR	JSR @ERn	—	1	3	3	○								PC→@-SP	ERn			→ PC			—	—	—	—	—	
	JSR @aa:24	—	2	3	4			○						PC→@-SP	aa:24			→ PC			—	—	—	—	—	
	JSR @aa:32	—	3	3	5				○					PC→@-SP	aa:32			→ PC			—	—	—	—	—	
	JSR @@aa:8	—	1	4	4					○				PC→@-SP	@aa:8			→ PC			—	—	—	—	—	
	JSR @vec:7	—	1	4	4						○			PC→@-SP	@vec:7			→ PC			—	—	—	—	—	
RTS	RTS	—	1	4	4									@SP+			→ PC			—	—	—	—	—		
RTS/L	RTS/L ERn	L	1	5	5						○		@SP+→ERn				→ PC			—	—	—	—	—		
	RTS/L (ERn-ERn+1)	L	1	6	6						○		@SP+→ERn+1				→ PC			—	—	—	—	—		
	RTS/L (ERn-ERn+2)	L	1	7	7						○		@SP+→ERn+2				→ PC			—	—	—	—	—		
	RTS/L (ERn-ERn+3)	L	1	8	8						○		@SP+→ERn+3				→ PC			—	—	—	—	—		

システム制御命令 (2)

命令	ニーモニック	サイズ	命令長	実行	アドレッシングモード										オペレーション ^{a)}					コンディションコード ^{a)}						
					16ビット命令フラグ	#xx	Rn	@ERn	@Rn.L	@Rn.L, B/Rn, W/ERn.L	@ERn+/@ERn+/@ERn	@aa:9/@aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C
																→ @ (d:32+ERd)	→ @aa:16	→ @aa:32								
STC	STC.W EXR, @ (d:32, ERd)	W	5	7	7																					
	STC.W EXR, @aa:16	W	3	4	4																					
	STC.W EXR, @aa:32	W	4	5	5																					
	STC.L SBR, ERd	L	1	1	1		D																			
	STC.L VBR, ERd	L	1	1	1		D																			
ANDC	ANDC #xx:8, CCR	B	1	1	1	S																↕	↕	↕	↕	↕
	ANDC #xx:8, EXR	B	2	2	2	S																				
ORC	ORC #xx:8, CCR	B	1	1	1	S																↕	↕	↕	↕	↕
	ORC #xx:8, EXR	B	2	2	2	S																				
XORC	XORC #xx:8, CCR	B	1	1	1	S																↕	↕	↕	↕	↕
	XORC #xx:8, EXR	B	2	2	2	S																				
SLEEP	SLEEP	-	1	2	2																					
NOP	NOP	-	1	1	1																					
TRAPA	TRAPA #x:2	-	1	6	6																					
RTE	RTE	-	1	4	4																					
RTE/L	RTE/L ERn	L	1	5	5																					
	RTE/L (ERn-ERn+1)	L	1	6	6																					

システム制御命令 (3)

命令	ニーモニック	サイズ	命令長	最小値	最大値	実行 16ビット命令フラグ	ステート数 ¹	アドレッシングモード										オペレーション ⁴	コンディションコード ²										
								RnX	Rn	@ERn	@dRnL/B/Rn/W/ERn.L	@ERn/ERn+/@ERn/@-ERn	@aa:8 @aa:16/@aa:32	I	オペレーション1	オペレーション2	オペレーション3			オペレーション4	オペレーション5	I	H	N	Z	V	C		
																	→ PC		→ PC									→ PC	
RTE/L	RTE/L (ERn-ERn+2)	L	1	7	7									○	@SP ₊ →ERn+2 @SP ₊ →ERn+1 @SP ₊ →ERn	@SP ₊ →EXR ³ @SP ₊ →CCR	@SP ₊	→ PC							↓	↓	↓	↓	↓
	RTE/L (ERn-ERn+3)	L	1	8	8									○	@SP ₊ →ERn+3 @SP ₊ →ERn+2 @SP ₊ →ERn+1 @SP ₊ →ERn	@SP ₊ →EXR ³ @SP ₊ →CCR	@SP ₊	→ PC							↓	↓	↓	↓	↓

【注】 *1 実行ステート数は、以下の条件のときの値を示します。命令実行ステート数は、命令の実行状態によって変わります。また、製品によって短縮する場合があります。

- (1) MOVSDはゼロデータを検出しなかったとき、そのほか条件付の命令は条件成立したときの値
- (2) ワードデータは偶数番地、ロングワードデータは4の倍数番地に配置されているとき
- (3) 例外処理のスタックは、ノーマルモードかつ、EXR無効時
- (4) リソース競合によるストールが発生していないとき

*2 コンディションコードの変化の詳細は「2.5 コンディションコードの変化」を参照してください。

*3 EXRが有効のとき、またはマキシマムモードのときのみ

*4 EXRソースのとき@ERn+、デスティネーションのとき@-ERn

*5 データ転送のソースのアドレスはER5、デスティネーションのアドレスはER6

*6 プリ/ポストインクリメント/デクリメントレジスタ間で同一の汎用レジスタを使用する場合については「1.8.5 プリ/ポストインクリメント/デクリメントレジスタ間で @ERn+/@-ERn/@+ERn/@ERn-」を参照してください。

2.3 命令コード一覧

表 2.2 に命令コード一覧を示します。

表 2.2 命令コード一覧

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部																		
		15	8	7	0	15	8	7	0		15	8	7	0																			
ADD	ADD.B #xx:8,Rd										8	rd	x	x	x	x	x	x	x														
	ADD.B #xx:8,@ERd				7	D	0	rd	0	0	0	0	8	0	0	0	0	x	x	x	x												
	ADD.B #xx:8,@ERd+	0	1	7	0	1	0	0	6	C	0	rd	1	0	0	0	8	0	0	0	0	x	x	x	x	x							
	ADD.B #xx:8,@ERd-	0	1	7	0	1	1	0	6	C	0	rd	1	0	0	0	8	0	0	0	0	x	x	x	x	x							
	ADD.B #xx:8,@+ERd	0	1	7	0	1	0	1	6	C	0	rd	1	0	0	0	8	0	0	0	0	x	x	x	x	x							
	ADD.B #xx:8,@-ERd	0	1	7	0	1	1	1	6	C	0	rd	1	0	0	0	8	0	0	0	0	x	x	x	x	x							
	ADD.B #xx:8,@(d:2,ERd)	0	1	7	0	1	d	d	6	8	0	rd	1	0	0	0	8	0	0	0	0	x	x	x	x	x							
	ADD.B #xx:8,@(d:16,ERd)	0	1	7	0	1	0	0	6	E	0	rd	1	0	0	0	d	8	0	0	0	0	x	x	x	x	x						
	ADD.B #xx:8,@(d:32,ERd)	7	8	0	rd	0	1	0	0	6	A	0	0	1	0	1	0	0	0	0	0	d	d	8	0	0	0	0	x	x	x	x	x
	ADD.B #xx:8,@(d:16,Rd,B)	0	1	7	0	1	0	1	6	E	0	rd	1	0	0	0	d	8	0	0	0	0	x	x	x	x	x						
	ADD.B #xx:8,@(d:16,ERd,L)	0	1	7	0	1	1	1	6	E	0	rd	1	0	0	0	d	8	0	0	0	0	x	x	x	x	x						
	ADD.B #xx:8,@(d:32,Rd,B)	7	8	0	rd	0	1	0	1	6	A	0	0	1	0	1	0	0	0	0	0	d	d	8	0	0	0	0	x	x	x	x	x
	ADD.B #xx:8,@(d:32,Rd,W)	7	8	0	rd	0	1	1	0	6	A	0	0	1	0	1	0	0	0	0	0	d	d	8	0	0	0	0	x	x	x	x	x
	ADD.B #xx:8,@(d:32,ERd,L)	7	8	0	rd	0	1	1	1	6	A	0	0	1	0	1	0	0	0	0	0	d	d	8	0	0	0	0	x	x	x	x	x
	ADD.B #xx:8,@aa:8					7	F	a	a	a	a	a	a	a	a	a	a	8	0	0	0	0	x	x	x	x	x						
	ADD.B #xx:8,@aa:16					6	A	0	0	0	1	1	0	0	0	0	a	8	0	0	0	0	x	x	x	x	x						
	ADD.B #xx:8,@aa:32					6	A	0	0	1	1	1	0	0	0	0	a	a	8	0	0	0	0	x	x	x	x	x					
	ADD.B Rs,Rd																	0	8	rs	rd												
	ADD.B Rs,@ERd					7	D	0	rd	0	0	0	0	0	0	0	0	0	8	rs	0	0	0	0	0	0	0						
	ADD.B Rs,@ERd+	0	1	7	1	0	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1	rs									
	ADD.B Rs,@ERd-	0	1	7	1	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	1	rs									
	ADD.B Rs,@+ERd	0	1	7	1	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	1	rs									
	ADD.B Rs,@-ERd	0	1	7	1	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	1	rs									
ADD.B Rs,@(d:2,ERd)	0	1	7	1	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	1	rs										
ADD.B Rs,@(d:16,ERd)	0	1	7	1	0	0	1	0	0	0	1	1	0	0	0	0	0	0	0	0	0	1	rs	d									
ADD.B Rs,@(d:32,ERd)	0	1	7	1	0	0	1	0	0	0	1	1	0	0	0	1	0	0	0	0	0	1	rs	d	d								
ADD.B Rs,@(d:16,Rd,B)	0	1	7	1	0	0	1	0	0	0	1	1	0	1	0	0	0	0	0	0	0	1	rs	d									
ADD.B Rs,@(d:16,Rd,W)	0	1	7	1	0	0	1	0	0	0	1	1	1	0	0	0	0	0	0	0	0	1	rs	d									

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部													
		15	8	7		0	15	8		7	0											
ADD	ADD.B Rs,@(d:16,ERd.L)		0	1	7	1	0	0	1	1	1	1	0	rd	0	0	0	1	rs	d		
	ADD.B Rs,@(d:32,Rd.B)		0	1	7	1	0	0	1	1	1	0	1	rd	0	0	0	1	rs	d	d	
	ADD.B Rs,@(d:32,Rd.W)		0	1	7	1	0	0	1	1	1	1	0	rd	0	0	0	1	rs	d	d	
	ADD.B Rs,@(d:32,ERd.L)		0	1	7	1	0	0	1	1	1	1	1	rd	0	0	0	1	rs	d	d	
	ADD.B Rs,@aa:8		7	F	a	a	a	a	a	a	a	a	a	0	8	rs	0	0	0	0		
	ADD.B Rs,@aa:16		6	A	0	0	0	1	1	0	0	0	0	a	0	8	rs	0	0	0	0	
	ADD.B Rs,@aa:32		6	A	0	0	1	1	1	0	0	0	0	a	a	0	8	rs	0	0	0	0
	ADD.B @ERs,Rd		7	C	0	rs	0	0	0	0	0	0	0	0	8	0	0	0	0	rd		
	ADD.B @ERs+,Rd		0	1	7	1	0	1	0	1	0	0	0	0	rs	0	0	0	1	rd		
	ADD.B @ERs-,Rd		0	1	7	1	0	1	0	1	0	0	0	0	rs	0	0	0	1	rd		
	ADD.B @+ERs,Rd		0	1	7	1	0	1	0	1	0	0	0	0	rs	0	0	0	1	rd		
	ADD.B @-ERs,Rd		0	1	7	1	0	1	0	1	0	0	0	0	rs	0	0	0	1	rd		
	ADD.B @(d:2,ERs),Rd		0	1	7	1	0	1	0	0	d	d	0	rs	0	0	0	1	rd			
	ADD.B @(d:16,ERs),Rd		0	1	7	1	0	1	0	1	1	0	0	0	rs	0	0	0	1	rd	d	
	ADD.B @(d:32,ERs),Rd		0	1	7	1	0	1	0	1	1	0	0	1	rs	0	0	0	1	rd	d	d
	ADD.B @(d:16,Rs.B),Rd		0	1	7	1	0	1	0	1	1	0	1	0	rs	0	0	0	1	rd	d	
	ADD.B @(d:16,Rs.W),Rd		0	1	7	1	0	1	0	1	1	1	0	0	rs	0	0	0	1	rd	d	
	ADD.B @(d:16,ERs.L),Rd		0	1	7	1	0	1	0	1	1	1	1	0	rs	0	0	0	1	rd	d	
	ADD.B @(d:32,Rs.B),Rd		0	1	7	1	0	1	0	1	1	0	1	1	rs	0	0	0	1	rd	d	d
	ADD.B @(d:32,Rs.W),Rd		0	1	7	1	0	1	0	1	1	1	0	1	rs	0	0	0	1	rd	d	d
	ADD.B @(d:32,ERs.L),Rd		0	1	7	1	0	1	0	1	1	1	1	1	rs	0	0	0	1	rd	d	d
	ADD.B @aa:8,Rd		7	E	a	a	a	a	a	a	a	a	a	0	8	0	0	0	0	rd		
	ADD.B @aa:16,Rd		6	A	0	0	0	1	1	0	0	0	0	a	0	8	0	0	0	0	rd	
	ADD.B @aa:32,Rd		6	A	0	0	1	1	1	0	0	0	0	a	a	0	8	0	0	0	0	rd
	ADD.B @ERs,@ERd		7	C	0	rs	0	1	0	1	0	0	0	0	rd	0	0	0	1	0	0	0
	ADD.B @ERs,@ERd+		7	C	0	rs	0	1	0	1	1	0	0	0	rd	0	0	0	1	0	0	0
	ADD.B @ERs,@ERd-		7	C	0	rs	0	1	0	1	1	0	0	0	rd	0	0	0	1	0	0	0
	ADD.B @ERs,@+ERd		7	C	0	rs	0	1	0	1	1	0	0	1	rd	0	0	0	1	0	0	0
	ADD.B @ERs,@-ERd		7	C	0	rs	0	1	0	1	1	0	0	1	rd	0	0	0	1	0	0	0
	ADD.B @ERs,@(d:2,ERd)		7	C	0	rs	0	1	0	1	0	d	d	0	rd	0	0	0	1	0	0	0
	ADD.B @ERs,@(d:16,ERd)		7	C	0	rs	0	1	0	1	1	1	0	0	rd	0	0	0	1	0	0	0
	ADD.B @ERs,@(d:32,ERd)		7	C	0	rs	0	1	0	1	1	1	0	0	rd	0	0	0	1	0	0	0
ADD.B @ERs,@(d:16,Rd.B)		7	C	0	rs	0	1	0	1	1	0	1	0	rd	0	0	0	1	0	0	0	
ADD.B @ERs,@(d:16,Rd.W)		7	C	0	rs	0	1	0	1	1	1	0	0	rd	0	0	0	1	0	0	0	
ADD.B @ERs,@(d:16,ERd.L)		7	C	0	rs	0	1	0	1	1	1	1	0	rd	0	0	0	1	0	0	0	
ADD.B @ERs,@(d:32,Rd.B)		7	C	0	rs	0	1	0	1	1	0	1	1	rd	0	0	0	1	0	0	0	

命令	二ヘモニツク	opcode			opcode	opcode			EA	EA 拡張部	opcode			EA 拡張部															
		15	8	7		0	15	8			7	0	15		8	7	0												
ADD	ADD.B @ERs,@(d:32,Rd,W)				7	C	0	rs	0	1	0	1	rd	0	0	0	1	0	0	0	0	0	d	d					
	ADD.B @ERs,@(d:32,ERd,L)				7	C	0	rs	0	1	0	1	rd	0	0	0	1	0	0	0	0	0	d	d					
	ADD.B @ERs,@aa:16				7	C	0	rs	0	1	0	1	rd	0	0	0	0	0	0	0	1	0	0	a					
	ADD.B @ERs,@aa:32				7	C	0	rs	0	1	0	1	rd	0	1	0	0	0	0	0	0	1	0	a	a				
	ADD.B @ERs+,@ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	0	0	1	0	0	0					
	ADD.B @ERs+,@ERd+	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	0	1	0	0	0	0					
	ADD.B @ERs+,@ERd-	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	1	0	0	0	0	0					
	ADD.B @ERs+,@+ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	0	0	1	0	0	0					
	ADD.B @ERs+,@-ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	0	1	0	0	0	0					
	ADD.B @ERs+,@(d:2,ERd)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	d	d	0	0	0	1	0	0	0			
	ADD.B @ERs+,@(d:16,ERd)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	0	0	0	1	0	0	0			
	ADD.B @ERs+,@(d:32,ERd)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	0	0	1	0	0	0	d	d		
	ADD.B @ERs+,@(d:16,Rd,B)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	0	1	0	0	0	d				
	ADD.B @ERs+,@(d:16,Rd,W)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	1	0	0	1	0	0	0	d			
	ADD.B @ERs+,@(d:16,ERd,L)	0	1	7	0	1	0	0	6	C	0	rs	1	1	1	0	0	1	1	1	0	0	1	0	0	0	d		
	ADD.B @ERs+,@(d:32,Rd,B)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	1	0	0	1	0	0	0	d	d	
	ADD.B @ERs+,@(d:32,Rd,W)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	1	0	1	0	0	1	0	0	0	d	d
	ADD.B @ERs+,@(d:32,ERd,L)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	1	1	1	0	0	1	0	0	0	d	d
	ADD.B @ERs+,@aa:16	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	1	0	0	0	0	1	0	0	0	a		
	ADD.B @ERs+,@aa:32	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	1	0	0	0	0	0	1	0	0	0	a	a
	ADD.B @ERs-,@ERd	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	0	0	0	0	0	1	0	0	0	0			
	ADD.B @ERs-,@ERd+	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	0	0	0	0	1	0	0	0	0				
	ADD.B @ERs-,@ERd-	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	0	1	0	0	1	0	0	0	0				
	ADD.B @ERs-,@+ERd	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	0	0	1	0	0	0	0	0				
	ADD.B @ERs-,@-ERd	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	0	0	1	0	0	0	0	0				
	ADD.B @ERs-,@(d:2,ERd)	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	0	d	d	0	0	0	0	1	0	0	0		
	ADD.B @ERs-,@(d:16,ERd)	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	1	0	0	0	1	0	0	0	d			
	ADD.B @ERs-,@(d:32,ERd)	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	1	0	0	1	0	0	0	0	d	d		
	ADD.B @ERs-,@(d:16,Rd,B)	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	1	0	1	0	0	1	0	0	0	d		
	ADD.B @ERs-,@(d:16,Rd,W)	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	1	1	0	0	1	0	0	0	d			
	ADD.B @ERs-,@(d:16,ERd,L)	0	1	7	0	1	1	0	6	C	0	rs	1	1	1	0	0	1	1	1	0	0	1	0	0	0	d		
	ADD.B @ERs-,@(d:32,Rd,B)	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	1	0	1	0	0	1	0	0	0	d	d	
ADD.B @ERs-,@(d:32,Rd,W)	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	1	1	0	1	0	0	1	0	0	0	d	d	
ADD.B @ERs-,@(d:32,ERd,L)	0	1	7	0	1	1	0	6	C	0	rs	1	1	1	0	0	1	1	1	1	0	0	1	0	0	0	d	d	
ADD.B @ERs-,@aa:16	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	0	0	0	0	0	0	1	0	0	0	a			
ADD.B @ERs-,@aa:32	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	0	1	0	0	0	0	0	1	0	0	0	a	a	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0	拡張部	15	8	7	0			
ADD	ADD.B @+ERs, @ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @+ERs, @ERd+	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @+ERs, @ERd-	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	0 1 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @+ERs, @+ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	0 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @+ERs, @-ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	0 1 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @+ERs, @(d:2,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @+ERs, @(d:16,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @+ERs, @(d:32,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 0 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @+ERs, @(d:16,Rd.B)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @+ERs, @(d:16,Rd.W)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @+ERs, @(d:16,ERd.L)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @+ERs, @(d:32,Rd.B)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 0 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @+ERs, @(d:32,Rd.W)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @+ERs, @(d:32,ERd.L)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @+ERs, @aa:16	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0	1 0 0 0	0 0 0 0	0 0 0 0	1	0 0 0 0	a
	ADD.B @+ERs, @aa:32	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0	1 0 0 0	1 0 0 0	0 0 0 0	1	0 0 0 0	a a
	ADD.B @-ERs, @ERd	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @-ERs, @ERd+	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @-ERs, @ERd-	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	0 1 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @-ERs, @+ERd	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	0 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @-ERs, @-ERd	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	0 1 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @-ERs, @(d:2,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @-ERs, @(d:16,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @-ERs, @(d:32,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 0 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @-ERs, @(d:16,Rd.B)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @-ERs, @(d:16,Rd.W)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @-ERs, @(d:16,ERd.L)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @-ERs, @(d:32,Rd.B)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 0 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @-ERs, @(d:32,Rd.W)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @-ERs, @(d:32,ERd.L)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @-ERs, @aa:16	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0	1 0 0 0	0 0 0 0	0 0 0 0	1	0 0 0 0	a
	ADD.B @-ERs, @aa:32	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0	1 0 0 0	1 0 0 0	0 0 0 0	1	0 0 0 0	a a
	ADD.B @(d:2,ERs), @ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:2,ERs), @ERd+	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:2,ERs), @ERd-	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	0 1 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:2,ERs), @+ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	0 0 1 0	0	rd	0 0 0 1	0 0 0 0	



命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		拡張部	15	8	7		0	
ADD	ADD.B @(d:2,ERs),@-ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:2,ERs),@(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:2,ERs),@(d:16,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:2,ERs),@(d:32,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:2,ERs),@(d:16,Rd.B)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:2,ERs),@(d:16,Rd.W)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:2,ERs),@(d:16,ERd.L)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:2,ERs),@(d:32,Rd.B)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:2,ERs),@(d:32,Rd.W)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:2,ERs),@(d:32,ERd.L)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:2,ERs),@aa:16	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.B @(d:2,ERs),@aa:32	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.B @(d:16,ERs),@ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs),@ERd+	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs),@ERd-	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs),@+ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs),@-ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs),@(d:2,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs),@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,ERs),@(d:32,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,ERs),@(d:16,Rd.B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,ERs),@(d:16,Rd.W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,ERs),@(d:16,ERd.L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,ERs),@(d:32,Rd.B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,ERs),@(d:32,Rd.W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,ERs),@(d:32,ERd.L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,ERs),@aa:16	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.B @(d:16,ERs),@aa:32	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.B @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
ADD.B @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0		
ADD.B @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 0 1	0 0 0 0		
ADD.B @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d	
ADD.B @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				EA	EA 拡張部	opcode				EA 拡張部					
		15	8	7	0			15	8	7	0						
ADD	ADD.B @(d:32,ERs),@(d:16,Rd,B)	7	8	0	rs 0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d	
	ADD.B @(d:32,ERs),@(d:16,Rd,W)	7	8	0	rs 0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d	
	ADD.B @(d:32,ERs),@(d:16,ERd,L)	7	8	0	rs 0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d	
	ADD.B @(d:32,ERs),@(d:32,Rd,B)	7	8	0	rs 0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d	
	ADD.B @(d:32,ERs),@(d:32,Rd,W)	7	8	0	rs 0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d	
	ADD.B @(d:32,ERs),@(d:32,ERd,L)	7	8	0	rs 0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d	
	ADD.B @(d:32,ERs),@aa:16	7	8	0	rs 0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.B @(d:32,ERs),@aa:32	7	8	0	rs 0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	0 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.B @(d:16,Rs,B),@ERd	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	0	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,B),@ERd+	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,B),@ERd-	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	0 1 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,B),@+ERd	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	0 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,B),@-ERd	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	0 1 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,B),@(d:2,ERd)	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	0	0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,B),@(d:16,ERd)	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,Rs,B),@(d:32,ERd)	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,Rs,B),@(d:16,Rd,B)	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,Rs,B),@(d:16,Rd,W)	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,Rs,B),@(d:16,ERd,L)	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,Rs,B),@(d:32,Rd,B)	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,Rs,B),@(d:32,Rd,W)	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,Rs,B),@(d:32,ERd,L)	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	1	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,Rs,B),@aa:16	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	0	1 0 0 0	0	0 0 0 0	0 0 0 1	0 0 0 0	a
	ADD.B @(d:16,Rs,B),@aa:32	0	1	7	0 1 0 1	6	E	0	rs 1 1 0 0	d	0	1 0 0 0	1	0 0 0 0	0 0 0 1	0 0 0 0	a a
	ADD.B @(d:16,Rs,W),@ERd	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	0	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,W),@ERd+	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	1	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,W),@ERd-	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	1	0 1 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,W),@+ERd	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	1	0 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,W),@-ERd	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	1	0 1 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,W),@(d:2,ERd)	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	0	0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,Rs,W),@(d:16,ERd)	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	1	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,Rs,W),@(d:32,ERd)	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	1	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	d d
ADD.B @(d:16,Rs,W),@(d:16,Rd,B)	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	1	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	d	
ADD.B @(d:16,Rs,W),@(d:16,Rd,W)	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	1	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d	
ADD.B @(d:16,Rs,W),@(d:16,ERd,L)	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	1	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d	
ADD.B @(d:16,Rs,W),@(d:32,Rd,B)	0	1	7	0 1 1 0	6	E	0	rs 1 1 0 0	d	1	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	d d	

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
ADD	ADD.B @(d:16,Rs,W),@(d:32,Rd,W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	rd	0 0 0 1	0 0 0 0	d d	
	ADD.B @(d:16,Rs,W),@(d:32,ERd,L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,Rs,W),@aa:16	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.B @(d:16,Rs,W),@aa:32	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.B @(d:16,ERs,L),@ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs,L),@ERd+	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs,L),@ERd-	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs,L),@+ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs,L),@-ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs,L),@(d:2,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:16,ERs,L),@(d:16,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,ERs,L),@(d:32,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,ERs,L),@(d:16,Rd,B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,ERs,L),@(d:16,Rd,W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,ERs,L),@(d:16,ERd,L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:16,ERs,L),@(d:32,Rd,B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,ERs,L),@(d:32,Rd,W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,ERs,L),@(d:32,ERd,L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:16,ERs,L),@aa:16	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.B @(d:16,ERs,L),@aa:32	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.B @(d:32,Rs,B),@ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,B),@ERd+	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,B),@ERd-	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,B),@+ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,B),@-ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,Rs,B),@(d:32,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @(d:32,Rs,B),@(d:16,Rd,B)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,Rs,B),@(d:16,Rd,W)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,Rs,B),@(d:16,ERd,L)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,Rs,B),@(d:32,Rd,B)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
ADD.B @(d:32,Rs,B),@(d:32,Rd,W)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.B @(d:32,Rs,B),@(d:32,ERd,L)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.B @(d:32,Rs,B),@aa:16	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a		
ADD.B @(d:32,Rs,B),@aa:32	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部			
		15	8	7	0		15	8	7	0				
ADD	ADD.B @(d:32,Rs,W),@ERd	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,W),@ERd+	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,W),@ERd-	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,W),@+ERd	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,W),@-ERd	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,W),@(d:2,ERd)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,Rs,W),@(d:16,ERd)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,Rs,W),@(d:32,ERd)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 0 0 1	0 0 0 0	d d
	ADD.B @(d:32,Rs,W),@(d:16,Rd,B)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,Rs,W),@(d:16,Rd,W)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,Rs,W),@(d:16,ERd,L)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,Rs,W),@(d:32,Rd,B)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 0 1	0 0 0 0	d d
	ADD.B @(d:32,Rs,W),@(d:32,Rd,W)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 0 1	0 0 0 0	d d
	ADD.B @(d:32,Rs,W),@(d:32,ERd,L)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 0 1	0 0 0 0	d d
	ADD.B @(d:32,Rs,W),@aa:16	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a
	ADD.B @(d:32,Rs,W),@aa:32	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a
	ADD.B @(d:32,ERs,L),@ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,ERs,L),@ERd+	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,ERs,L),@ERd-	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,ERs,L),@+ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,ERs,L),@-ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,ERs,L),@(d:2,ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 0 0 1	0 0 0 0	
	ADD.B @(d:32,ERs,L),@(d:16,ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,ERs,L),@(d:32,ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 0 0 1	0 0 0 0	d d
	ADD.B @(d:32,ERs,L),@(d:16,Rd,B)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,ERs,L),@(d:16,Rd,W)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,ERs,L),@(d:16,ERd,L)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 0 1	0 0 0 0	d
	ADD.B @(d:32,ERs,L),@(d:32,Rd,B)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 0 1	0 0 0 0	d d
	ADD.B @(d:32,ERs,L),@(d:32,Rd,W)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 0 1	0 0 0 0	d d
	ADD.B @(d:32,ERs,L),@(d:32,ERd,L)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 0 1	0 0 0 0	d d
	ADD.B @(d:32,ERs,L),@aa:16	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a
	ADD.B @(d:32,ERs,L),@aa:32	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a
ADD.B @aa:16,@ERd					6	A	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd 0 0 0 1	0 0 0 0	
ADD.B @aa:16,@ERd+					6	A	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd 0 0 0 1	0 0 0 0	
ADD.B @aa:16,@ERd-					6	A	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd 0 0 0 1	0 0 0 0	
ADD.B @aa:16,@+ERd					6	A	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd 0 0 0 1	0 0 0 0	

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部					
		15	8 7	0		15	8 7	0						
ADD	ADD.B @aa:16,@-ERd			6	A	0 0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @aa:16,@(d:2,ERd)			6	A	0 0 0 0 1	0 1 0 1	a	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @aa:16,@(d:16,ERd)			6	A	0 0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @aa:16,@(d:32,ERd)			6	A	0 0 0 0 1	0 1 0 1	a	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @aa:16,@(d:16,Rd.B)			6	A	0 0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @aa:16,@(d:16,Rd.W)			6	A	0 0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @aa:16,@(d:16,ERd.L)			6	A	0 0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @aa:16,@(d:32,Rd.B)			6	A	0 0 0 0 1	0 1 0 1	a	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @aa:16,@(d:32,Rd.W)			6	A	0 0 0 0 1	0 1 0 1	a	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @aa:16,@(d:32,ERd.L)			6	A	0 0 0 0 1	0 1 0 1	a	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @aa:16,@aa:16			6	A	0 0 0 0 1	0 1 0 1	a	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.B @aa:16,@aa:32			6	A	0 0 0 0 1	0 1 0 1	a	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.B @aa:32,@ERd			6	A	0 0 1 1	0 1 0 1	a a	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @aa:32,@ERd+			6	A	0 0 1 1	0 1 0 1	a a	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @aa:32,@ERd-			6	A	0 0 1 1	0 1 0 1	a a	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @aa:32,@+ERd			6	A	0 0 1 1	0 1 0 1	a a	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @aa:32,@-ERd			6	A	0 0 1 1	0 1 0 1	a a	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.B @aa:32,@(d:2,ERd)			6	A	0 0 1 1	0 1 0 1	a a	0 0 d d	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @aa:32,@(d:16,ERd)			6	A	0 0 1 1	0 1 0 1	a a	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @aa:32,@(d:32,ERd)			6	A	0 0 1 1	0 1 0 1	a a	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @aa:32,@(d:16,Rd.B)			6	A	0 0 1 1	0 1 0 1	a a	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @aa:32,@(d:16,Rd.W)			6	A	0 0 1 1	0 1 0 1	a a	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @aa:32,@(d:16,ERd.L)			6	A	0 0 1 1	0 1 0 1	a a	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.B @aa:32,@(d:32,Rd.B)			6	A	0 0 1 1	0 1 0 1	a a	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @aa:32,@(d:32,Rd.W)			6	A	0 0 1 1	0 1 0 1	a a	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @aa:32,@(d:32,ERd.L)			6	A	0 0 1 1	0 1 0 1	a a	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.B @aa:32,@aa:16			6	A	0 0 1 1	0 1 0 1	a a	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.B @aa:32,@aa:32			6	A	0 0 1 1	0 1 0 1	a a	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.W #xx:3,Rd									0	A	0 x x x	rd	
	ADD.W #xx:16,Rd									7	9	0 0 0 1	rd	x
	ADD.W #xx:3,@ERd			7	D	1	rd	0 0 0 0		0	A	0 x x x	0 0 0 0	
	ADD.W #xx:3,@aa:16			6	B	0 0 0 0	1	0 0 0 0	a	0	A	0 x x x	0 0 0 0	
ADD.W #xx:3,@aa:32			6	B	0 0 0 1	1	0 0 0 0	a a	0	A	0 x x x	0 0 0 0		
ADD.W #xx:16,@ERd			0	1	5	1 1 1 0			0 0 0 0	0	rd	0 0 0 1	0 0 0 0	x
ADD.W #xx:16,@ERd+			0	1	5	1 1 1 0			1 0 0 0	0	rd	0 0 0 1	0 0 0 0	x
ADD.W #xx:16,@ERd-			0	1	5	1 1 1 0			1 0 1 0	0	rd	0 0 0 1	0 0 0 0	x

2. 各命令の説明

命令	ニーモニック	opcode					EA	opcode					EA 拡張部																	
		15	8	7	0	15		8	7	0	15	8		7	0															
ADD	ADD.W #xx:16, @+ERd			0	1	5	1	1	1	0	拡張部	1	0	0	1	0	rd	0	0	0	1	0	0	0	0		x			
	ADD.W #xx:16, @-ERd			0	1	5	1	1	1	0		1	0	1	1	0	rd	0	0	0	1	0	0	0	0		x			
	ADD.W #xx:16, @(d:2,ERd)			0	1	5	1	1	1	0		0	0	d	d	0	rd	0	0	0	1	0	0	0	0		x			
	ADD.W #xx:16, @(d:16,ERd)			0	1	5	1	1	1	0		1	1	0	0	0	rd	0	0	0	1	0	0	0	0	d		x		
	ADD.W #xx:16, @(d:32,ERd)			0	1	5	1	1	1	0		1	1	0	0	1	rd	0	0	0	1	0	0	0	0	d	d	x		
	ADD.W #xx:16, @(d:16,Rd.B)			0	1	5	1	1	1	0		1	1	0	1	0	rd	0	0	0	1	0	0	0	0	d		x		
	ADD.W #xx:16, @(d:16,Rd.W)			0	1	5	1	1	1	0		1	1	1	0	0	rd	0	0	0	1	0	0	0	0	d		x		
	ADD.W #xx:16, @(d:16,ERd.L)			0	1	5	1	1	1	0		1	1	1	1	0	rd	0	0	0	1	0	0	0	0	d		x		
	ADD.W #xx:16, @(d:32,Rd.B)			0	1	5	1	1	1	0		1	1	0	1	1	rd	0	0	0	1	0	0	0	0	d	d	x		
	ADD.W #xx:16, @(d:32,Rd.W)			0	1	5	1	1	1	0		1	1	1	0	1	rd	0	0	0	1	0	0	0	0	d	d	x		
	ADD.W #xx:16, @(d:32,ERd.L)			0	1	5	1	1	1	0		1	1	1	1	1	rd	0	0	0	1	0	0	0	0	d	d	x		
	ADD.W #xx:16, @aa:16			0	1	5	1	1	1	0		0	1	0	0	0	0	0	0	0	1	0	0	0	0	a		x		
	ADD.W #xx:16, @aa:32			0	1	5	1	1	1	0		0	1	0	0	1	0	0	0	1	0	0	0	0	a	a	x			
	ADD.W Rs,Rd																0													
	ADD.W Rs,@ERd			7	D	1	rd	0	0	0	0						0					9	rs	0	0	0	0			
	ADD.W Rs,@ERd+			0	1	5	1	0	0	1		1	0	0	0	0	rd	0	0	0	1	rs								
	ADD.W Rs,@ERd-			0	1	5	1	0	0	1		1	0	1	0	0	rd	0	0	0	1	rs								
	ADD.W Rs,@+ERd			0	1	5	1	0	0	1		1	0	0	1	0	rd	0	0	0	1	rs								
	ADD.W Rs,@-ERd			0	1	5	1	0	0	1		1	0	1	1	0	rd	0	0	0	1	rs								
	ADD.W Rs,@(d:2,ERd)			0	1	5	1	0	0	1		0	0	d	d	0	rd	0	0	0	1	rs								
	ADD.W Rs,@(d:16,ERd)			0	1	5	1	0	0	1		1	1	0	0	0	rd	0	0	0	1	rs			d					
	ADD.W Rs,@(d:32,ERd)			0	1	5	1	0	0	1		1	1	0	0	1	rd	0	0	0	1	rs			d	d				
	ADD.W Rs,@(d:16,Rd.B)			0	1	5	1	0	0	1		1	1	0	1	0	rd	0	0	0	1	rs			d					
	ADD.W Rs,@(d:16,Rd.W)			0	1	5	1	0	0	1		1	1	1	0	0	rd	0	0	0	1	rs			d					
	ADD.W Rs,@(d:16,ERd.L)			0	1	5	1	0	0	1		1	1	1	1	0	rd	0	0	0	1	rs			d					
	ADD.W Rs,@(d:32,Rd.B)			0	1	5	1	0	0	1		1	1	0	1	1	rd	0	0	0	1	rs			d	d				
	ADD.W Rs,@(d:32,Rd.W)			0	1	5	1	0	0	1		1	1	1	0	1	rd	0	0	0	1	rs			d	d				
	ADD.W Rs,@(d:32,ERd.L)			0	1	5	1	0	0	1		1	1	1	1	1	rd	0	0	0	1	rs			d	d				
	ADD.W Rs,@aa:16			6	B	0	0	0	1	1	0	0	0	0	1	a					9	rs	0	0	0	0				
	ADD.W Rs,@aa:32			6	B	0	0	1	1	1	1	0	0	0	0	a	a				9	rs	0	0	0	0				
	ADD.W @ERs,Rd			7	C	1	rs	0	0	0	0						0				9	0	0	0	0	rd				
	ADD.W @ERs+,Rd			0	1	5	1	0	1	0		1	0	0	0	0	rs	0	0	0	1	rd								
	ADD.W @ERs-,Rd			0	1	5	1	0	1	0		1	0	1	0	0	rs	0	0	0	1	rd								
ADD.W @+ERs,Rd			0	1	5	1	0	1	0		1	0	0	1	0	rs	0	0	0	1	rd									
ADD.W @-ERs,Rd			0	1	5	1	0	1	0		1	0	1	1	0	rs	0	0	0	1	rd									
ADD.W @(d:2,ERs),Rd			0	1	5	1	0	1	0		0	0	d	d	0	rs	0	0	0	1	rd									

命令	ニーモニック	opcode				EA	opcode				EA 拡張部																						
		15	8	7	0		15	8	7	0																							
ADD	ADD.W @(d:16,ERs),Rd				0	1			5	1	0	1	0					1	1	0	0	0	rs	0	0	0	0	1	rd	d			
	ADD.W @(d:32,ERs),Rd				0	1			5	1	0	1	0					1	1	0	0	1	rs	0	0	0	0	1	rd	d	d		
	ADD.W @(d:16,Rs,B),Rd				0	1			5	1	0	1	0					1	1	0	1	0	rs	0	0	0	0	1	rd	d			
	ADD.W @(d:16,Rs,W),Rd				0	1			5	1	0	1	0					1	1	1	0	0	rs	0	0	0	0	1	rd	d			
	ADD.W @(d:16,ERs,L),Rd				0	1			5	1	0	1	0					1	1	1	1	0	rs	0	0	0	0	1	rd	d			
	ADD.W @(d:32,Rs,B),Rd				0	1			5	1	0	1	0					1	1	0	1	1	rs	0	0	0	0	1	rd	d	d		
	ADD.W @(d:32,Rs,W),Rd				0	1			5	1	0	1	0					1	1	1	0	1	rs	0	0	0	0	1	rd	d	d		
	ADD.W @(d:32,ERs,L),Rd				0	1			5	1	0	1	0					1	1	1	1	1	rs	0	0	0	0	1	rd	d	d		
	ADD.W @aa:16,Rd				6		B			0	0	0	1	0	0	0	0	a				0		9					rd				
	ADD.W @aa:32,Rd				6		B			0	0	1	1	0	0	0	0	a	a			0		9					rd				
	ADD.W @ERs,@ERd				7		C		1	rs	0	1	0	1					0	0	0	0	0	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@ERd+				7		C		1	rs	0	1	0	1					1	0	0	0	0	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@ERd-				7		C		1	rs	0	1	0	1					1	0	1	0	0	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@+ERd				7		C		1	rs	0	1	0	1					1	0	0	1	0	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@-ERd				7		C		1	rs	0	1	0	1					1	0	1	1	0	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@(d:2,ERd)				7		C		1	rs	0	1	0	1					0	0	d	d	0	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@(d:16,ERd)				7		C		1	rs	0	1	0	1					1	1	0	0	0	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@(d:32,ERd)				7		C		1	rs	0	1	0	1					1	1	0	0	1	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@(d:16,Rd,B)				7		C		1	rs	0	1	0	1					1	1	0	1	0	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@(d:16,Rd,W)				7		C		1	rs	0	1	0	1					1	1	1	0	0	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@(d:16,ERd,L)				7		C		1	rs	0	1	0	1					1	1	1	1	0	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@(d:32,Rd,B)				7		C		1	rs	0	1	0	1					1	1	0	1	1	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@(d:32,Rd,W)				7		C		1	rs	0	1	0	1					1	1	1	0	1	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@(d:32,ERd,L)				7		C		1	rs	0	1	0	1					1	1	1	1	1	rd	0	0	0	1	0	0	0	0	
	ADD.W @ERs,@aa:16				7		C		1	rs	0	1	0	1					0	1	0	0	0	0	0	0	0	0	0	0	0	0	
	ADD.W @ERs,@aa:32				7		C		1	rs	0	1	0	1					0	1	0	0	1	0	0	0	0	0	0	0	0	0	
	ADD.W @ERs+,@ERd	0		1		5			0	1	0	0	0	6		D		0	rs	1	1	0	0		rd	0	0	0	1	0	0	0	0
	ADD.W @ERs+,@ERd+	0		1		5			0	1	0	0	0	6		D		0	rs	1	1	0	0		rd	0	0	0	1	0	0	0	0
	ADD.W @ERs+,@ERd-	0		1		5			0	1	0	0	0	6		D		0	rs	1	1	0	0		rd	0	0	0	1	0	0	0	0
	ADD.W @ERs+,@+ERd	0		1		5			0	1	0	0	0	6		D		0	rs	1	1	0	0		rd	0	0	0	1	0	0	0	0
	ADD.W @ERs+,@-ERd	0		1		5			0	1	0	0	0	6		D		0	rs	1	1	0	0		rd	0	0	0	1	0	0	0	0
	ADD.W @ERs+,@(d:2,ERd)	0		1		5			0	1	0	0	0	6		D		0	rs	1	1	0	0		rd	0	0	0	1	0	0	0	0
ADD.W @ERs+,@(d:16,ERd)	0		1		5			0	1	0	0	0	6		D		0	rs	1	1	0	0		rd	0	0	0	1	0	0	0	0	
ADD.W @ERs+,@(d:32,ERd)	0		1		5			0	1	0	0	0	6		D		0	rs	1	1	0	0		rd	0	0	0	1	0	0	0	0	
ADD.W @ERs+,@(d:16,Rd,B)	0		1		5			0	1	0	0	0	6		D		0	rs	1	1	0	0		rd	0	0	0	1	0	0	0	0	
ADD.W @ERs+,@(d:16,Rd,W)	0		1		5			0	1	0	0	0	6		D		0	rs	1	1	0	0		rd	0	0	0	1	0	0	0	0	

2. 各命令の説明

命令	ニーモニック	opcode				EA	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
ADD	ADD.W @ERs+,@(d:16,ERd.L)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @ERs+,@(d:32,Rd.B)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @ERs+,@(d:32,Rd.W)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @ERs+,@(d:32,ERd.L)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @ERs+,@aa:16	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0	0	0 0 0 0	0 0 0 1	0 0 0 0	a
	ADD.W @ERs+,@aa:32	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0	1	0 0 0 0	0 0 0 1	0 0 0 0	a a
	ADD.W @ERs-,@ERd	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @ERs-,@ERd+	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @ERs-,@ERd-	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @ERs-,@+ERd	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @ERs-,@-ERd	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @ERs-,@(d:2,ERd)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @ERs-,@(d:16,ERd)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @ERs-,@(d:32,ERd)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @ERs-,@(d:16,Rd.B)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @ERs-,@(d:16,Rd.W)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @ERs-,@(d:16,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @ERs-,@(d:32,Rd.B)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @ERs-,@(d:32,Rd.W)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @ERs-,@(d:32,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @ERs-,@aa:16	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	0	0 0 0 0	0 0 0 1	0 0 0 0	a
	ADD.W @ERs-,@aa:32	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	1	0 0 0 0	0 0 0 1	0 0 0 0	a a
	ADD.W @+ERs,@ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @+ERs,@ERd+	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @+ERs,@ERd-	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @+ERs,@+ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @+ERs,@-ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @+ERs,@(d:2,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @+ERs,@(d:16,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @+ERs,@(d:32,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @+ERs,@(d:16,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @+ERs,@(d:16,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
ADD.W @+ERs,@(d:16,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d	
ADD.W @+ERs,@(d:32,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.W @+ERs,@(d:32,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.W @+ERs,@(d:32,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d	

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		拡張部	15	8	7		0
ADD	ADD.W @+ERs, @aa:16	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a
	ADD.W @+ERs, @aa:32	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a
	ADD.W @-ERs, @ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		0 0 0 0	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @-ERs, @ERd+	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 0 0 0	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @-ERs, @ERd-	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 0 1 0	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @-ERs, @+ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 0 0 1	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @-ERs, @-ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 0 1 1	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @-ERs, @(d:2,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		0 0 d d	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @-ERs, @(d:16,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 0 0	0 0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @-ERs, @(d:32,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 0 0	0 0 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @-ERs, @(d:16,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 0 1	0 0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @-ERs, @(d:16,Rd.W)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 0	0 0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @-ERs, @(d:16,ERd.L)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 1	0 0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @-ERs, @(d:32,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 0 1	1 0 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @-ERs, @(d:32,Rd.W)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 0	1 0 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @-ERs, @(d:32,ERd.L)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 1	1 0 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @-ERs, @aa:16	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a
	ADD.W @-ERs, @aa:32	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a
	ADD.W @(d:2,ERs), @ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 0 0 0	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:2,ERs), @ERd+	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 0	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:2,ERs), @ERd-	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 0	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:2,ERs), @+ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 1	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:2,ERs), @-ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 1	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:2,ERs), @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 0 d d	0 0 rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:2,ERs), @(d:16,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	0 0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:2,ERs), @(d:32,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	1 0 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:2,ERs), @(d:16,Rd.B)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	0 0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:2,ERs), @(d:16,Rd.W)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	0 0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:2,ERs), @(d:16,ERd.L)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	0 0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:2,ERs), @(d:32,Rd.B)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	1 0 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:2,ERs), @(d:32,Rd.W)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	1 0 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:2,ERs), @(d:32,ERd.L)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	1 0 rd	0 0 0 1	0 0 0 0	d d
ADD.W @(d:2,ERs), @aa:16	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
ADD.W @(d:2,ERs), @aa:32	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
ADD.W @(d:16,ERs), @ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0 0 rd	0 0 0 1	0 0 0 0		
ADD.W @(d:16,ERs), @ERd+	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0 0 rd	0 0 0 1	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0	拡張部	15	8	7	0			
ADD	ADD.W @(d:16,ERs),@ERd-	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,ERs),@+ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	1	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,ERs),@-ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	1	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,ERs),@(d:2,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,ERs),@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,ERs),@(d:32,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,ERs),@(d:16,Rd.B)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,ERs),@(d:16,Rd.W)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,ERs),@(d:16,ERd.L)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,ERs),@(d:32,Rd.B)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,ERs),@(d:32,Rd.W)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,ERs),@(d:32,ERd.L)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,ERs),@aa:16	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0	rd	0 0 0 1	0 0 0 0	a
	ADD.W @(d:16,ERs),@aa:32	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1	rd	0 0 0 1	0 0 0 0	a a
	ADD.W @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,ERs),@(d:16,Rd.B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:32,ERs),@(d:16,Rd.W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:32,ERs),@(d:16,ERd.L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:32,ERs),@(d:32,Rd.B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,ERs),@(d:32,Rd.W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,ERs),@(d:32,ERd.L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	rd	0 0 0 1	0 0 0 0	a
	ADD.W @(d:32,ERs),@aa:32	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	rd	0 0 0 1	0 0 0 0	a a
	ADD.W @(d:16,Rs.B),@ERd	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,Rs.B),@ERd+	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
ADD.W @(d:16,Rs.B),@ERd-	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0		
ADD.W @(d:16,Rs.B),@+ERd	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	1	rd	0 0 0 1	0 0 0 0		
ADD.W @(d:16,Rs.B),@-ERd	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0		
ADD.W @(d:16,Rs.B),@(d:2,ERd)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 0 1	0 0 0 0		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
ADD	ADD.W @(d:16,Rs.B),@(d:16,ERd)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,Rs.B),@(d:32,ERd)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,Rs.B),@(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,Rs.B),@(d:16,Rd.W)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,Rs.B), @(d:16,ERd.L)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,Rs.B),@(d:32,Rd.B)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,Rs.B),@(d:32,Rd.W)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,Rs.B), @(d:32,ERd.L)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,Rs.B),@aa:16	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.W @(d:16,Rs.B),@aa:32	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.W @(d:16,Rs.W),@ERd	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,Rs.W),@ERd+	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,Rs.W),@ERd-	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,Rs.W),@+ERd	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,Rs.W),@-ERd	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,Rs.W),@(d:2,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,Rs.W),@(d:16,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,Rs.W),@(d:32,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,Rs.W),@(d:16,Rd.B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,Rs.W), @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
ADD.W @(d:16,Rs.W), @(d:16,ERd.L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d	
ADD.W @(d:16,Rs.W),@(d:32,Rd.B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.W @(d:16,Rs.W), @(d:32,Rd.W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.W @(d:16,Rs.W), @(d:32,ERd.L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.W @(d:16,Rs.W),@aa:16	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a		
ADD.W @(d:16,Rs.W),@aa:32	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a		
ADD.W @(d:16,ERs.L),@ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0		
ADD.W @(d:16,ERs.L),@ERd+	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0		
ADD.W @(d:16,ERs.L),@ERd-	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0		
ADD.W @(d:16,ERs.L),@+ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
ADD	ADD.W @(d:16,ERs.L),@-ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,ERs.L),@(d:2,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:16,ERs.L),@(d:16,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,ERs.L),@(d:32,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,ERs.L), @(d:16,Rd.B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,ERs.L), @(d:16,Rd.W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,ERs.L), @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:16,ERs.L), @(d:32,Rd.B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,ERs.L), @(d:32,Rd.W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,ERs.L), @(d:32,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:16,ERs.L),@aa:16	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.W @(d:16,ERs.L),@aa:32	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.W @(d:32,Rs.B),@ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.B),@ERd+	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.B),@ERd-	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.B),@+ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.B),@-ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:32,Rs.B),@(d:32,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,Rs.B),@(d:16,Rd.B)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
ADD.W @(d:32,Rs.B),@(d:16,Rd.W)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d	
ADD.W @(d:32,Rs.B), @(d:16,ERd.L)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d	
ADD.W @(d:32,Rs.B),@(d:32,Rd.B)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.W @(d:32,Rs.B),@(d:32,Rd.W)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.W @(d:32,Rs.B), @(d:32,ERd.L)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.W @(d:32,Rs.B),@aa:16	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a		
ADD.W @(d:32,Rs.B),@aa:32	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a		

命令	ニーモニック	opcode					EA 拡張部	opcode					EA 拡張部				
		15	8	7	0	15		8	7	0	15	8		7	0		
ADD	ADD.W @(d:32,Rs.W),@ERd	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.W),@ERd+	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.W),@ERd-	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.W),@+ERd	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.W),@-ERd	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.W),@(d:2,ERd)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,Rs.W),@(d:16,ERd)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:32,Rs.W),@(d:32,ERd)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,Rs.W),@(d:16,Rd.B)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:32,Rs.W), @(d:16,Rd.W)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:32,Rs.W), @(d:16,ERd.L)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.W @(d:32,Rs.W),@(d:32,Rd.B)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,Rs.W), @(d:32,Rd.W)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,Rs.W), @(d:32,ERd.L)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,Rs.W),@aa:16	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.W @(d:32,Rs.W),@aa:32	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.W @(d:32,ERs.L),@ERd	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs.L),@ERd+	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs.L),@ERd-	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs.L),@+ERd	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs.L),@-ERd	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs.L),@(d:2,ERd)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.W @(d:32,ERs.L),@(d:16,ERd)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
ADD.W @(d:32,ERs.L),@(d:32,ERd)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.W @(d:32,ERs.L), @(d:16,Rd.B)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d	
ADD.W @(d:32,ERs.L), @(d:16,Rd.W)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d	
ADD.W @(d:32,ERs.L), @(d:16,ERd.L)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d	
ADD.W @(d:32,ERs.L), @(d:32,Rd.B)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode					EA 拡張部	opcode					EA 拡張部			
		15	8	7	0	15		8	7	0	15	8		7	0	
ADD	ADD.W @(d:32,ERs.L), @(d:32,Rd.W)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,ERs.L), @(d:32,ERd.L)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	rd	0 0 0 1	0 0 0 0	d d
	ADD.W @(d:32,ERs.L),@aa:16	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a
	ADD.W @(d:32,ERs.L),@aa:32	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a
	ADD.W @aa:16,@ERd						6	B	0 0 0 1	0 1 0 1	a	0 0 0 0	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:16,@ERd+						6	B	0 0 0 1	0 1 0 1	a	1 0 0 0	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:16,@ERd-						6	B	0 0 0 1	0 1 0 1	a	1 0 1 0	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:16,@+ERd						6	B	0 0 0 1	0 1 0 1	a	1 0 0 1	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:16,@-ERd						6	B	0 0 0 1	0 1 0 1	a	1 0 1 1	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:16,@(d:2,ERd)						6	B	0 0 0 1	0 1 0 1	a	0 0 d d	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:16,@(d:16,ERd)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 0	0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @aa:16,@(d:32,ERd)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 0	1 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @aa:16,@(d:16,Rd.B)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @aa:16,@(d:16,Rd.W)						6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @aa:16,@(d:16,ERd.L)						6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @aa:16,@(d:32,Rd.B)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	1 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @aa:16,@(d:32,Rd.W)						6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	1 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @aa:16,@(d:32,ERd.L)						6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	1 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @aa:16,@aa:16						6	B	0 0 0 1	0 1 0 1	a	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a
	ADD.W @aa:16,@aa:32						6	B	0 0 0 1	0 1 0 1	a	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a
	ADD.W @aa:32,@ERd						6	B	0 0 1 1	0 1 0 1	a a	0 0 0 0	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:32,@ERd+						6	B	0 0 1 1	0 1 0 1	a a	1 0 0 0	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:32,@ERd-						6	B	0 0 1 1	0 1 0 1	a a	1 0 1 0	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:32,@+ERd						6	B	0 0 1 1	0 1 0 1	a a	1 0 0 1	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:32,@-ERd						6	B	0 0 1 1	0 1 0 1	a a	1 0 1 1	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:32,@(d:2,ERd)						6	B	0 0 1 1	0 1 0 1	a a	0 0 d d	0 rd	0 0 0 1	0 0 0 0	
	ADD.W @aa:32,@(d:16,ERd)						6	B	0 0 1 1	0 1 0 1	a a	1 1 0 0	0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @aa:32,@(d:32,ERd)						6	B	0 0 1 1	0 1 0 1	a a	1 1 0 0	1 rd	0 0 0 1	0 0 0 0	d d
	ADD.W @aa:32,@(d:16,Rd.B)						6	B	0 0 1 1	0 1 0 1	a a	1 1 0 1	0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @aa:32,@(d:16,Rd.W)						6	B	0 0 1 1	0 1 0 1	a a	1 1 1 0	0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @aa:32,@(d:16,ERd.L)						6	B	0 0 1 1	0 1 0 1	a a	1 1 1 1	0 rd	0 0 0 1	0 0 0 0	d
	ADD.W @aa:32,@(d:32,Rd.B)						6	B	0 0 1 1	0 1 0 1	a a	1 1 0 1	1 rd	0 0 0 1	0 0 0 0	d d
ADD.W @aa:32,@(d:32,Rd.W)						6	B	0 0 1 1	0 1 0 1	a a	1 1 1 0	1 rd	0 0 0 1	0 0 0 0	d d	
ADD.W @aa:32,@(d:32,ERd.L)						6	B	0 0 1 1	0 1 0 1	a a	1 1 1 1	1 rd	0 0 0 1	0 0 0 0	d d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																			
		15	8	7	0		15	8	7	0																				
ADD	ADD.W @aa:32, @aa:16					a a	0	1	0	0	0	0	0	0	0	0	a													
	ADD.W @aa:32, @aa:32					a a	0	1	0	0	1	0	0	0	0	0	a a													
	ADD.L #xx:3, ERd						0		A	1	x	x	x	1	rd															
	ADD.L #xx:16, ERd						7		A	0	0	0	1	rd				x												
	ADD.L #xx:32, ERd						7		A	0	0	0	1	0	rd				x x											
	ADD.L #xx:16, @ERd					0	1	0	1	1	1	0	0	0	0	0	rd	0	0	0	1	0	0	0	0		x			
	ADD.L #xx:16, @ERd+					0	1	0	1	1	1	0	1	0	0	0	rd	0	0	0	1	0	0	0	0		x			
	ADD.L #xx:16, @ERd-					0	1	0	1	1	1	0	1	0	1	0	rd	0	0	0	1	0	0	0	0		x			
	ADD.L #xx:16, @+ERd					0	1	0	1	1	1	0	1	0	1	0	rd	0	0	0	1	0	0	0	0		x			
	ADD.L #xx:16, @-ERd					0	1	0	1	1	1	0	1	0	1	0	rd	0	0	0	1	0	0	0	0		x			
	ADD.L #xx:16, @(d:2, ERd)					0	1	0	1	1	1	0	0	0	d	d	0	rd	0	0	0	1	0	0	0	0		x		
	ADD.L #xx:16, @(d:16, ERd)					0	1	0	1	1	1	0	1	1	0	0	0	rd	0	0	0	1	0	0	0	0	d	x		
	ADD.L #xx:16, @(d:32, ERd)					0	1	0	1	1	1	0	1	1	0	0	1	rd	0	0	0	1	0	0	0	0	d	d	x	
	ADD.L #xx:16, @(d:16, Rd.B)					0	1	0	1	1	1	0	1	1	0	1	0	rd	0	0	0	1	0	0	0	0	d		x	
	ADD.L #xx:16, @(d:16, Rd.W)					0	1	0	1	1	1	0	1	1	1	0	0	rd	0	0	0	1	0	0	0	0	d		x	
	ADD.L #xx:16, @(d:16, ERd.L)					0	1	0	1	1	1	0	1	1	1	1	0	rd	0	0	0	1	0	0	0	0	d		x	
	ADD.L #xx:16, @(d:32, Rd.B)					0	1	0	1	1	1	0	1	1	0	1	1	rd	0	0	0	1	0	0	0	0	d	d	x	
	ADD.L #xx:16, @(d:32, Rd.W)					0	1	0	1	1	1	0	1	1	1	0	1	rd	0	0	0	1	0	0	0	0	d	d	x	
	ADD.L #xx:16, @(d:32, ERd.L)					0	1	0	1	1	1	0	1	1	1	1	1	rd	0	0	0	1	0	0	0	0	d	d	x	
	ADD.L #xx:16, @aa:16					0	1	0	1	1	1	0	0	1	0	0	0	0	rd	0	0	0	1	0	0	0	0	a		x
	ADD.L #xx:16, @aa:32					0	1	0	1	1	1	0	0	1	0	0	0	0	rd	0	0	0	1	0	0	0	0	a a		x
	ADD.L #xx:32, @ERd					0	1	0	1	1	1	0	0	0	0	0	0	rd	0	0	0	1	1	0	0	0			x x	
	ADD.L #xx:32, @ERd+					0	1	0	1	1	1	0	1	0	0	0	0	rd	0	0	0	1	1	0	0	0			x x	
	ADD.L #xx:32, @ERd-					0	1	0	1	1	1	0	1	0	1	0	0	rd	0	0	0	1	1	0	0	0			x x	
	ADD.L #xx:32, @+ERd					0	1	0	1	1	1	0	1	0	1	0	0	rd	0	0	0	1	1	0	0	0			x x	
	ADD.L #xx:32, @-ERd					0	1	0	1	1	1	0	1	0	1	0	0	rd	0	0	0	1	1	0	0	0			x x	
	ADD.L #xx:32, @(d:2, ERd)					0	1	0	1	1	1	0	0	0	d	d	0	rd	0	0	0	1	1	0	0	0			x x	
	ADD.L #xx:32, @(d:16, ERd)					0	1	0	1	1	1	0	1	1	0	0	0	rd	0	0	0	1	1	0	0	0	d		x x	
	ADD.L #xx:32, @(d:32, ERd)					0	1	0	1	1	1	0	1	1	0	0	1	rd	0	0	0	1	1	0	0	0	d	d	x x	
	ADD.L #xx:32, @(d:16, Rd.B)					0	1	0	1	1	1	0	1	1	0	1	0	rd	0	0	0	1	1	0	0	0	d		x x	
	ADD.L #xx:32, @(d:16, Rd.W)					0	1	0	1	1	1	0	1	1	1	0	0	rd	0	0	0	1	1	0	0	0	d		x x	
ADD.L #xx:32, @(d:16, ERd.L)					0	1	0	1	1	1	0	1	1	1	1	0	rd	0	0	0	1	1	0	0	0	d		x x		
ADD.L #xx:32, @(d:32, Rd.B)					0	1	0	1	1	1	0	1	1	0	1	1	rd	0	0	0	1	1	0	0	0	d	d	x x		
ADD.L #xx:32, @(d:32, Rd.W)					0	1	0	1	1	1	0	1	1	1	0	1	rd	0	0	0	1	1	0	0	0	d	d	x x		
ADD.L #xx:32, @(d:32, ERd.L)					0	1	0	1	1	1	0	1	1	1	1	1	rd	0	0	0	1	1	0	0	0	d	d	x x		
ADD.L #xx:32, @aa:16					0	1	0	1	1	1	0	0	1	0	0	0	0	rd	0	0	0	1	1	0	0	0	a		x x	

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部															
		15	8	7		0	15	8		7	0													
ADD	ADD.L #xx:32,@aa:32					0	1	0	0	1	1	1	0	0	1	0	0	0	0	a	a	x	x	
	ADD.L ERs,ERd														0		A	1	rs	0	rd			
	ADD.L ERs,@ERd						0	1	0	0	1	0	0	1	0	0	0	0	1	0	rs			
	ADD.L ERs,@ERd+						0	1	0	0	1	0	0	1	1	0	0	0	1	0	rs			
	ADD.L ERs,@ERd-						0	1	0	0	1	0	1	0	0	1	0	0	1	0	rs			
	ADD.L ERs,@+ERd						0	1	0	0	1	0	1	0	1	0	0	0	1	0	rs			
	ADD.L ERs,@-ERd						0	1	0	0	1	0	1	0	1	0	0	0	1	0	rs			
	ADD.L ERs,@(d:2,ERd)						0	1	0	0	1	0	0	1	0	0	0	0	1	0	rs			
	ADD.L ERs,@(d:16,ERd)						0	1	0	0	1	0	1	0	0	0	0	1	0	rs	d			
	ADD.L ERs,@(d:32,ERd)						0	1	0	0	1	0	1	1	0	0	0	1	0	rs	d	d		
	ADD.L ERs,@(d:16,Rd,B)						0	1	0	0	1	0	1	0	1	0	0	0	1	0	rs	d		
	ADD.L ERs,@(d:16,Rd,W)						0	1	0	0	1	0	1	1	0	0	0	1	0	rs	d			
	ADD.L ERs,@(d:16,ERd,L)						0	1	0	0	1	0	1	1	1	0	0	0	1	0	rs	d		
	ADD.L ERs,@(d:32,Rd,B)						0	1	0	0	1	0	1	0	1	1	0	0	0	1	0	rs	d	d
	ADD.L ERs,@(d:32,Rd,W)						0	1	0	0	1	0	1	1	1	0	0	0	1	0	rs	d	d	
	ADD.L ERs,@(d:32,ERd,L)						0	1	0	0	1	0	1	1	1	1	0	0	0	1	0	rs	d	d
	ADD.L ERs,@aa:16						0	1	0	0	1	0	0	1	0	0	0	0	0	1	0	rs	a	
	ADD.L ERs,@aa:32						0	1	0	0	1	0	0	1	0	0	0	0	0	1	0	rs	a	a
	ADD.L @ERs,ERd						0	1	0	1	0	1	0	0	0	0	0	0	1	0	rd			
	ADD.L @ERs+,ERd						0	1	0	1	0	1	0	0	0	0	0	0	1	0	rd			
	ADD.L @ERs-,ERd						0	1	0	1	0	1	0	1	0	0	0	0	1	0	rd			
	ADD.L @+ERs,ERd						0	1	0	1	0	1	0	1	0	0	0	0	1	0	rd			
	ADD.L @-ERs,ERd						0	1	0	1	0	1	0	1	1	0	0	0	1	0	rd			
	ADD.L @(d:2,ERs),ERd						0	1	0	0	1	0	1	0	0	0	0	0	1	0	rd			
	ADD.L @(d:16,ERs),ERd						0	1	0	0	1	0	1	1	0	0	0	0	1	0	rd	d		
	ADD.L @(d:32,ERs),ERd						0	1	0	0	1	0	1	1	0	0	0	0	1	0	rd	d	d	
	ADD.L @(d:16,Rs,B),ERd						0	1	0	0	1	0	1	0	1	0	0	0	1	0	rd	d		
	ADD.L @(d:16,Rs,W),ERd						0	1	0	0	1	0	1	1	0	0	0	0	1	0	rd	d		
	ADD.L @(d:16,ERs,L),ERd						0	1	0	0	1	0	1	1	1	0	0	0	1	0	rd	d		
	ADD.L @(d:32,Rs,B),ERd						0	1	0	0	1	0	1	0	1	1	0	0	0	1	0	rd	d	d
	ADD.L @(d:32,Rs,W),ERd						0	1	0	0	1	0	1	1	1	0	0	0	1	0	rd	d	d	
	ADD.L @(d:32,ERs,L),ERd						0	1	0	0	1	0	1	1	1	1	0	0	0	1	0	rd	d	d
ADD.L @aa:16,ERd						0	1	0	0	1	0	0	0	0	0	0	0	0	1	0	rd	a		
ADD.L @aa:32,ERd						0	1	0	0	1	0	0	0	0	0	0	0	0	1	0	rd	a	a	
ADD.L @ERs,@ERd		0	1	0	0	1	0	0	6	9	0	rs	1	1	0	0	0	0	0	rd	0	0	0	0
ADD.L @ERs,@ERd+		0	1	0	0	1	0	0	6	9	0	rs	1	1	0	0	0	0	0	rd	0	0	0	0

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
ADD	ADD.L @ERs,@ERd-	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @ERs,@+ERd	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @ERs,@-ERd	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @ERs,@(d:2,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @ERs,@(d:16,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs,@(d:32,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs,@(d:16,Rd.B)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs,@(d:16,Rd.W)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs,@(d:16,ERd.L)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs,@(d:32,Rd.B)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs,@(d:32,Rd.W)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs,@(d:32,ERd.L)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs,@aa:16	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.L @ERs,@aa:32	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.L @ERs+,@ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @ERs+,@ERd+	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @ERs+,@ERd-	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @ERs+,@+ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @ERs+,@-ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @ERs+,@(d:2,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @ERs+,@(d:16,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs+,@(d:32,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs+,@(d:16,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs+,@(d:16,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs+,@(d:16,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs+,@(d:32,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs+,@(d:32,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs+,@(d:32,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs+,@aa:16	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.L @ERs+,@aa:32	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
ADD.L @ERs-,@ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 0 1	0 0 0 0		
ADD.L @ERs-,@ERd+	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 0 1	0 0 0 0		
ADD.L @ERs-,@ERd-	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 0 1	0 0 0 0		
ADD.L @ERs-,@+ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 0 1	0 0 0 0		
ADD.L @ERs-,@-ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 0 1	0 0 0 0		
ADD.L @ERs-,@(d:2,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 0 1	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
ADD	ADD.L @ERs-,@(d:16,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs-,@(d:32,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs-,@(d:16,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs-,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs-,@(d:16,ERd.L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @ERs-,@(d:32,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs-,@(d:32,Rd.W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs-,@(d:32,ERd.L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @ERs-,@aa:16	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.L @ERs-,@aa:32	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.L @+ERs,@ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @+ERs,@ERd+	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @+ERs,@ERd-	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @+ERs,@+ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @+ERs,@-ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @+ERs,@(d:2,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @+ERs,@(d:16,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @+ERs,@(d:32,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @+ERs,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @+ERs,@(d:16,Rd.W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @+ERs,@(d:16,ERd.L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @+ERs,@(d:32,Rd.B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @+ERs,@(d:32,Rd.W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @+ERs,@(d:32,ERd.L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @+ERs,@aa:16	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.L @+ERs,@aa:32	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.L @-ERs,@ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @-ERs,@ERd+	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @-ERs,@ERd-	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @-ERs,@+ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @-ERs,@-ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 0 0 1	1	rd	0 0 0 1	0 0 0 0	
	ADD.L @-ERs,@(d:2,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0 0 d d	0	rd	0 0 0 1	0 0 0 0	
ADD.L @-ERs,@(d:16,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d	
ADD.L @-ERs,@(d:32,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.L @-ERs,@(d:16,Rd.B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d	
ADD.L @-ERs,@(d:16,Rd.W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d	

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		拡張部	15	8	7		0	
ADD	ADD.L @-ERs,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @-ERs,@(d:32,Rd.B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @-ERs,@(d:32,Rd.W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @-ERs,@(d:32,ERd.L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @-ERs,@aa:16	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.L @-ERs,@aa:32	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.L @(d:2,ERs),@ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:2,ERs),@ERd+	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:2,ERs),@ERd-	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:2,ERs),@+ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:2,ERs),@-ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:2,ERs),@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:2,ERs),@(d:16,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:2,ERs),@(d:32,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:2,ERs),@(d:16,Rd.B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:2,ERs),@(d:16,Rd.W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:2,ERs),@(d:16,ERd.L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:2,ERs),@(d:32,Rd.B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:2,ERs),@(d:32,Rd.W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:2,ERs),@(d:32,ERd.L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:2,ERs),@aa:16	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.L @(d:2,ERs),@aa:32	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.L @(d:16,ERs),@ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs),@ERd+	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs),@ERd-	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs),@+ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs),@-ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs),@(d:2,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs),@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:16,ERs),@(d:32,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
ADD.L @(d:16,ERs),@(d:16,Rd.B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d	
ADD.L @(d:16,ERs),@(d:16,Rd.W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d	
ADD.L @(d:16,ERs),@(d:16,ERd.L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d	
ADD.L @(d:16,ERs),@(d:32,Rd.B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.L @(d:16,ERs),@(d:32,Rd.W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.L @(d:16,ERs),@(d:32,ERd.L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode								EA 拡張部	opcode								EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	15	8	7	0	
ADD	ADD.L @(d:16,ERs),@aa:16	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0	1 0 0 0	0 0 0 0	0 0 0 1	0 0 0 0	0	a	
	ADD.L @(d:16,ERs),@aa:32	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0	1 0 0 0	1 0 0 0	0 0 0 1	0 0 0 0	0	a a	
	ADD.L @(d:32,ERs),@ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:32,ERs),@ERd+	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:32,ERs),@ERd-	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:32,ERs),@+ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:32,ERs),@-ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:32,ERs),@(d:2,ERd)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:32,ERs),@(d:16,ERd)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d		
	ADD.L @(d:32,ERs),@(d:32,ERd)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d d		
	ADD.L @(d:32,ERs),@(d:16,Rd,B)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d		
	ADD.L @(d:32,ERs),@(d:16,Rd,W)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d		
	ADD.L @(d:32,ERs),@(d:16,ERd,L)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d		
	ADD.L @(d:32,ERs),@(d:32,Rd,B)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d		
	ADD.L @(d:32,ERs),@(d:32,Rd,W)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d		
	ADD.L @(d:32,ERs),@(d:32,ERd,L)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d		
	ADD.L @(d:32,ERs),@aa:16	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	0	a		
	ADD.L @(d:32,ERs),@aa:32	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	0	a a		
	ADD.L @(d:16,Rs,B),@ERd	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:16,Rs,B),@ERd+	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:16,Rs,B),@ERd-	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:16,Rs,B),@+ERd	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:16,Rs,B),@-ERd	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:16,Rs,B),@(d:2,ERd)	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 0 1	0 0 0 0			
	ADD.L @(d:16,Rs,B),@(d:16,ERd)	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d		
	ADD.L @(d:16,Rs,B),@(d:32,ERd)	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d		
	ADD.L @(d:16,Rs,B),@(d:16,Rd,B)	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d		
	ADD.L @(d:16,Rs,B),@(d:16,Rd,W)	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d		
	ADD.L @(d:16,Rs,B),@(d:16,ERd,L)	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d		
	ADD.L @(d:16,Rs,B),@(d:32,Rd,B)	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d		
	ADD.L @(d:16,Rs,B),@(d:32,Rd,W)	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d		
	ADD.L @(d:16,Rs,B),@(d:32,ERd,L)	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d		
ADD.L @(d:16,Rs,B),@aa:16	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	0	a			
ADD.L @(d:16,Rs,B),@aa:32	0	1	0	0 0 1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	0	a a			
ADD.L @(d:16,Rs,W),@ERd	0	1	0	0 0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0				
ADD.L @(d:16,Rs,W),@ERd+	0	1	0	0 0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0				

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
ADD	ADD.L @(d:16,Rs,W),@ERd-	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,Rs,W),@+ERd	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,Rs,W),@-ERd	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,Rs,W),@(d:2,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,Rs,W),@(d:16,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:16,Rs,W),@(d:32,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:16,Rs,W),@(d:16,Rd,B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:16,Rs,W),@(d:16,Rd,W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:16,Rs,W),@(d:16,ERd,L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:16,Rs,W),@(d:32,Rd,B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:16,Rs,W),@(d:32,Rd,W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:16,Rs,W),@(d:32,ERd,L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:16,Rs,W),@aa:16	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.L @(d:16,Rs,W),@aa:32	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.L @(d:16,ERs,L),@ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs,L),@ERd+	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs,L),@ERd-	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs,L),@+ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs,L),@-ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs,L),@(d:2,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:16,ERs,L),@(d:16,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:16,ERs,L),@(d:32,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:16,ERs,L),@(d:16,Rd,B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:16,ERs,L),@(d:16,Rd,W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:16,ERs,L),@(d:16,ERd,L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:16,ERs,L),@(d:32,Rd,B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:16,ERs,L),@(d:32,Rd,W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:16,ERs,L),@(d:32,ERd,L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:16,ERs,L),@aa:16	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a	
	ADD.L @(d:16,ERs,L),@aa:32	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a	
	ADD.L @(d:32,Rs,B),@ERd	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @(d:32,Rs,B),@ERd+	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
ADD.L @(d:32,Rs,B),@ERd-	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0		
ADD.L @(d:32,Rs,B),@+ERd	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0		
ADD.L @(d:32,Rs,B),@-ERd	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0		
ADD.L @(d:32,Rs,B),@(d:2,ERd)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 0 1	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部							
		15	8	7	0		15	8	7	0								
ADD	ADD.L @(d:32,Rs.B),@(d:16,ERd)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	0	d
	ADD.L @(d:32,Rs.B),@(d:32,ERd)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	0	d d
	ADD.L @(d:32,Rs.B),@(d:16,Rd.B)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	0	d
	ADD.L @(d:32,Rs.B),@(d:16,Rd.W)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	0	d
	ADD.L @(d:32,Rs.B),@(d:16,ERd.L)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	0	d
	ADD.L @(d:32,Rs.B),@(d:32,Rd.B)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	0	d d
	ADD.L @(d:32,Rs.B),@(d:32,Rd.W)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	0	d d
	ADD.L @(d:32,Rs.B),@(d:32,ERd.L)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	0	d d
	ADD.L @(d:32,Rs.B),@aa:16	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	0 0 0 0	0 0 0 1	0 0 0 0	0	a
	ADD.L @(d:32,Rs.B),@aa:32	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	0 0 0 0	0 0 0 1	0 0 0 0	0	a a
	ADD.L @(d:32,Rs.W),@ERd	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,Rs.W),@ERd+	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,Rs.W),@ERd-	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,Rs.W),@+ERd	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,Rs.W),@-ERd	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,Rs.W),@(d:2,ERd)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,Rs.W),@(d:16,ERd)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	0	d
	ADD.L @(d:32,Rs.W),@(d:32,ERd)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	0	d d
	ADD.L @(d:32,Rs.W),@(d:16,Rd.B)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	0	d
	ADD.L @(d:32,Rs.W),@(d:16,Rd.W)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	0	d
	ADD.L @(d:32,Rs.W),@(d:16,ERd.L)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	0	d
	ADD.L @(d:32,Rs.W),@(d:32,Rd.B)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	0	d d
	ADD.L @(d:32,Rs.W),@(d:32,Rd.W)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	0	d d
	ADD.L @(d:32,Rs.W),@(d:32,ERd.L)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	0	d d
	ADD.L @(d:32,Rs.W),@aa:16	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	0 0 0 0	0 0 0 1	0 0 0 0	0	a
	ADD.L @(d:32,Rs.W),@aa:32	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	0 0 0 0	0 0 0 1	0 0 0 0	0	a a
	ADD.L @(d:32,ERs.L),@ERd	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,ERs.L),@ERd+	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,ERs.L),@ERd-	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,ERs.L),@+ERd	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,ERs.L),@-ERd	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	0	
	ADD.L @(d:32,ERs.L),@(d:2,ERd)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 0 1	0 0 0 0	0	
ADD.L @(d:32,ERs.L),@(d:16,ERd)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	0	d	
ADD.L @(d:32,ERs.L),@(d:32,ERd)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	0	d d	
ADD.L @(d:32,ERs.L),@(d:16,Rd.B)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	0	d	
ADD.L @(d:32,ERs.L),@(d:16,Rd.W)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	0	d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部						
		15	8	7	0		15	8	7	0							
ADD	ADD.L @(d:32,ERs.L),@(d:16,ERd.L)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @(d:32,ERs.L),@(d:32,Rd.B)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:32,ERs.L),@(d:32,Rd.W)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:32,ERs.L),@(d:32,ERd.L)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @(d:32,ERs.L),@aa:16	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	rd	0 0 0 1	0 0 0 0	a
	ADD.L @(d:32,ERs.L),@aa:32	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	rd	0 0 0 1	0 0 0 0	a a
	ADD.L @aa:16,@ERd	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:16,@ERd+	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:16,@ERd-	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:16,@+ERd	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:16,@-ERd	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:16,@(d:2,ERd)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:16,@(d:16,ERd)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @aa:16,@(d:32,ERd)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @aa:16,@(d:16,Rd.B)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @aa:16,@(d:16,Rd.W)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @aa:16,@(d:16,ERd.L)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @aa:16,@(d:32,Rd.B)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @aa:16,@(d:32,Rd.W)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @aa:16,@(d:32,ERd.L)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d
	ADD.L @aa:16,@aa:16	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	0	rd	0 0 0 1	0 0 0 0	a
	ADD.L @aa:16,@aa:32	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	1	rd	0 0 0 1	0 0 0 0	a a
	ADD.L @aa:32,@ERd	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:32,@ERd+	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:32,@ERd-	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 0	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:32,@+ERd	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:32,@-ERd	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 1	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:32,@(d:2,ERd)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 d d	0	rd	0 0 0 1	0 0 0 0	
	ADD.L @aa:32,@(d:16,ERd)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	0	rd	0 0 0 1	0 0 0 0	d
	ADD.L @aa:32,@(d:32,ERd)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	1	rd	0 0 0 1	0 0 0 0	d d
ADD.L @aa:32,@(d:16,Rd.B)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	0	rd	0 0 0 1	0 0 0 0	d	
ADD.L @aa:32,@(d:16,Rd.W)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	0	rd	0 0 0 1	0 0 0 0	d	
ADD.L @aa:32,@(d:16,ERd.L)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	0	rd	0 0 0 1	0 0 0 0	d	
ADD.L @aa:32,@(d:32,Rd.B)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.L @aa:32,@(d:32,Rd.W)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	1	rd	0 0 0 1	0 0 0 0	d d	
ADD.L @aa:32,@(d:32,ERd.L)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	1	rd	0 0 0 1	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部								
		15	8	7	0	15	8	7	0		15	8	7	0									
ADD	ADD.L @aa:32,@aa:16	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	0 0 0 0	0 0 0 1	0 0 0 0	a								
	ADD.L @aa:32,@aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	1 0 0 0	0 0 0 1	0 0 0 0	a a								
ADDS	ADDS #1,ERd													0	B	0 0 0 0	0	rd					
	ADDS #2,ERd													0	B	1 0 0 0	0	rd					
	ADDS #4,ERd													0	B	1 0 0 1	0	rd					
ADDX	ADDX.B #xx:8,Rd													9	rd	x x x x	x x x x						
	ADDX.B #xx:8,@ERd													9	0 0 0 0	x x x x	x x x x						
	ADDX.B #xx:8,@ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0	9	0 0 0 0	x x x x	x x x x									
	ADDX.B Rs,Rd													0	E	rs	rd						
	ADDX.B Rs,@ERd													7	D	0	rd	0 0 0 0					
	ADDX.B Rs,@ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0	0	E	rs	0 0 0 0									
	ADDX.B @ERs,Rd													7	C	0	rs	0 0 0 0					
	ADDX.B @ERs-,Rd	0	1	7	0 1 1 0	6	C	0	rs	0 0 0 0	0	E	0 0 0 0	rd									
	ADDX.B @ERs,@ERd	0	1	7	0 1 0 0	6	8	0	rs	1 1 0 1	0 0 0 0	0	rd	0 0 0 1	0 0 0 0								
	ADDX.B @ERs-,@ERd-	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 1	1 0 1 0	0	rd	0 0 0 1	0 0 0 0								
	ADDX.W #xx:16,Rd													0	1	5	0 0 0 1	7	9	0 0 0 1	rd	x	
	ADDX.W #xx:16,@ERd													7	D	1	rd	0 0 0 1	7	9	0 0 0 1	0 0 0 0	x
	ADDX.W #xx:16,@ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 1	7	9	0 0 0 1	0 0 0 0	x								
	ADDX.W Rs,Rd													0	1	5	0 0 0 1	0	9	rs	rd		
	ADDX.W Rs,@ERd													7	D	1	rd	0 0 0 1	0	9	rs	0 0 0 0	
	ADDX.W Rs,@ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 1	0	9	rs	0 0 0 0									
	ADDX.W @ERs,Rd													7	C	1	rs	0 0 0 1	0	9	0 0 0 0	rd	
	ADDX.W @ERs-,Rd	0	1	5	0 1 1 0	6	D	0	rs	0 0 0 1	0	9	0 0 0 0	rd									
	ADDX.W @ERs,@ERd	0	1	5	0 1 0 0	6	9	0	rs	1 1 0 1	0 0 0 0	0	rd	0 0 0 1	0 0 0 0								
	ADDX.W @ERs-,@ERd-	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 1	1 0 1 0	0	rd	0 0 0 1	0 0 0 0								
ADDX.L #xx:32,ERd													0	1	0	0 0 0 1	7	A	0 0 0 1	0	rd	x x	
ADDX.L #xx:32,@ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 1	7	A	0 0 0 1	0 0 0 0	x x									
ADDX.L #xx:32,@ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 1	7	A	0 0 0 1	0 0 0 0	x x									
ADDX.L ERs,ERd													0	1	0	0 0 0 1	0	A	1	rs	0	rd	
ADDX.L ERs,@ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 1	0	A	1	rs	0 0 0 0									
ADDX.L ERs,@ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 1	0	A	1	rs	0 0 0 0									
ADDX.L @ERs,ERd	0	1	0	0 1 0 0	6	9	0	rs	0 0 0 1	0	A	1	0 0 0 0	0	rd								
ADDX.L @ERs-,ERd	0	1	0	0 1 1 0	6	D	0	rs	0 0 0 1	0	A	1	0 0 0 0	0	rd								
ADDX.L @ERs,@ERd	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 1	0 0 0 0	0	rd	0 0 0 1	0 0 0 0									
ADDX.L @ERs-,@ERd-	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 1	1 0 1 0	0	rd	0 0 0 1	0 0 0 0									
AND	AND.B #xx:8,Rd													E	rd	x x x x	x x x x						

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部																				
		15	8	7	0	15	8	7	0		15	8	7	0																					
AND	AND.B #xx:8,@ERd				7	D	0	rd	0	0	0	0	E	0	0	0	0	x	x	x	x	x	x	x	x										
	AND.B #xx:8,@ERd+	0	1	7	0	1	0	0	0	6	C	0	rd	1	0	0	0	E	0	0	0	0	x	x	x	x	x	x	x	x					
	AND.B #xx:8,@ERd-	0	1	7	0	1	1	0	0	6	C	0	rd	1	0	0	0	E	0	0	0	0	x	x	x	x	x	x	x	x					
	AND.B #xx:8,@+ERd	0	1	7	0	1	0	1	0	6	C	0	rd	1	0	0	0	E	0	0	0	0	x	x	x	x	x	x	x	x					
	AND.B #xx:8,@-ERd	0	1	7	0	1	1	1	1	6	C	0	rd	1	0	0	0	E	0	0	0	0	x	x	x	x	x	x	x	x					
	AND.B #xx:8,@(d:2,ERd)	0	1	7	0	1	d	d	0	6	8	0	rd	1	0	0	0	E	0	0	0	0	x	x	x	x	x	x	x	x					
	AND.B #xx:8,@(d:16,ERd)	0	1	7	0	1	0	1	0	6	E	0	rd	1	0	0	0	d	E	0	0	0	0	x	x	x	x	x	x	x					
	AND.B #xx:8,@(d:32,ERd)	7	8	0	rd	0	1	0	0	6	A	0	0	1	0	1	0	0	0	0	d	d	E	0	0	0	0	x	x	x	x	x	x	x	x
	AND.B #xx:8,@(d:16,Rd.B)	0	1	7	0	1	0	1	0	6	E	0	rd	1	0	0	0	d	E	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	
	AND.B #xx:8,@(d:16,Rd.W)	0	1	7	0	1	1	0	0	6	E	0	rd	1	0	0	0	d	E	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x
	AND.B #xx:8,@(d:16,ERd.L)	0	1	7	0	1	1	1	1	6	E	0	rd	1	0	0	0	d	E	0	0	0	0	x	x	x	x	x	x	x	x	x	x	x	x
	AND.B #xx:8,@(d:32,Rd.B)	7	8	0	rd	0	1	0	1	6	A	0	0	1	0	1	0	0	0	0	d	d	E	0	0	0	0	x	x	x	x	x	x	x	
	AND.B #xx:8,@(d:32,Rd.W)	7	8	0	rd	0	1	1	0	6	A	0	0	1	0	1	0	0	0	0	d	d	E	0	0	0	0	x	x	x	x	x	x	x	
	AND.B #xx:8,@(d:32,ERd.L)	7	8	0	rd	0	1	1	1	6	A	0	0	1	0	1	0	0	0	0	d	d	E	0	0	0	0	x	x	x	x	x	x	x	
	AND.B #xx:8,@aa:8									7	F	a	a	a	a	a	a	a	a					E	0	0	0	0	x	x	x	x	x	x	x
	AND.B #xx:8,@aa:16									6	A	0	0	0	1	1	0	0	0	0	a		E	0	0	0	0	x	x	x	x	x	x	x	
	AND.B #xx:8,@aa:32									6	A	0	0	1	1	1	0	0	0	0	a	a	E	0	0	0	0	x	x	x	x	x	x	x	
	AND.B Rs,Rd																						1	6	rs	rd									
	AND.B Rs,@ERd									7	D	0	rd	0	0	0	0						1	6	rs	rd	0	0	0	0					
	AND.B Rs,@ERd+									0	1	7	1	0	0	1							1	0	0	0	0	rd	0	1	1	0	rs		
	AND.B Rs,@ERd-									0	1	7	1	0	0	1							1	0	1	0	0	rd	0	1	1	0	rs		
AND.B Rs,@+ERd									0	1	7	1	0	0	1							1	0	0	1	0	rd	0	1	1	0	rs			
AND.B Rs,@-ERd									0	1	7	1	0	0	1							1	0	1	1	0	rd	0	1	1	0	rs			
AND.B Rs,@(d:2,ERd)									0	1	7	1	0	0	1							0	0	d	d	0	rd	0	1	1	0	rs			
AND.B Rs,@(d:16,ERd)									0	1	7	1	0	0	1							1	1	0	0	0	rd	0	1	1	0	rs	d		
AND.B Rs,@(d:32,ERd)									0	1	7	1	0	0	1							1	1	0	0	1	rd	0	1	1	0	rs	d	d	
AND.B Rs,@(d:16,Rd.B)									0	1	7	1	0	0	1							1	1	0	1	0	rd	0	1	1	0	rs	d		
AND.B Rs,@(d:16,Rd.W)									0	1	7	1	0	0	1							1	1	1	0	0	rd	0	1	1	0	rs	d		
AND.B Rs,@(d:16,ERd.L)									0	1	7	1	0	0	1							1	1	1	1	0	rd	0	1	1	0	rs	d		
AND.B Rs,@(d:32,Rd.B)									0	1	7	1	0	0	1							1	1	0	1	1	rd	0	1	1	0	rs	d	d	
AND.B Rs,@(d:32,Rd.W)									0	1	7	1	0	0	1							1	1	1	0	1	rd	0	1	1	0	rs	d	d	
AND.B Rs,@(d:32,ERd.L)									0	1	7	1	0	0	1							1	1	1	1	1	rd	0	1	1	0	rs	d	d	
AND.B Rs,@aa:8									7	F	a	a	a	a	a	a	a	a				1	6	rs	rd	0	0	0	0						
AND.B Rs,@aa:16									6	A	0	0	0	1	1	0	0	0	0	a		1	6	rs	rd	0	0	0	0						
AND.B Rs,@aa:32									6	A	0	0	1	1	1	0	0	0	0	a	a	1	6	rs	rd	0	0	0	0						
AND.B @ERs,Rd									7	C	0	rs	0	0	0	0						1	6	rd	0	0	0	0							

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部																				
		15	8	7		0	15	8		7	0																		
AND	AND.B @ERs+,Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd														
	AND.B @ERs-,Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd														
	AND.B @+ERs,Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd														
	AND.B @-ERs,Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd														
	AND.B @(d:2,ERs),Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd														
	AND.B @(d:16,ERs),Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd	d													
	AND.B @(d:32,ERs),Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd	d d													
	AND.B @(d:16,Rs,B),Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd	d													
	AND.B @(d:16,Rs,W),Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd	d													
	AND.B @(d:16,ERs,L),Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd	d													
	AND.B @(d:32,Rs,B),Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd	d d													
	AND.B @(d:32,Rs,W),Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd	d d													
	AND.B @(d:32,ERs,L),Rd		0	1	7	1	0	1	0	rs	0	1	1	0	rd	d d													
	AND.B @aa:8,Rd		7	E	a	a	a	a	a	a	1	6	0	0	0	rd													
	AND.B @aa:16,Rd		6	A	0	0	0	1	0	0	0	0	1	6	0	0	0	rd											
	AND.B @aa:32,Rd		6	A	0	0	1	1	0	0	0	0	a	a	1	6	0	0	0	rd									
	AND.B @ERs,@ERd		7	C	0	rs	0	1	0	1	0	0	0	0	0	rd	0	1	1	0	0	0	0	0					
	AND.B @ERs,@ERd+		7	C	0	rs	0	1	0	1	1	0	0	0	0	rd	0	1	1	0	0	0	0	0					
	AND.B @ERs,@ERd-		7	C	0	rs	0	1	0	1	0	0	rd	0	1	1	0	0	0	0	0	0	0	0					
	AND.B @ERs,@+ERd		7	C	0	rs	0	1	0	1	1	0	0	0	1	rd	0	1	1	0	0	0	0	0					
	AND.B @ERs,@-ERd		7	C	0	rs	0	1	0	1	1	0	rd	0	1	1	0	0	0	0	0	0	0	0					
	AND.B @ERs,@(d:2,ERd)		7	C	0	rs	0	1	0	1	0	d	d	0	rd	0	1	1	0	0	0	0	0	0					
	AND.B @ERs,@(d:16,ERd)		7	C	0	rs	0	1	0	1	1	1	0	0	rd	0	1	1	0	0	0	0	0	0	d				
	AND.B @ERs,@(d:32,ERd)		7	C	0	rs	0	1	0	1	1	1	0	1	rd	0	1	1	0	0	0	0	0	0	d d				
	AND.B @ERs,@(d:16,Rd,B)		7	C	0	rs	0	1	0	1	1	1	0	0	rd	0	1	1	0	0	0	0	0	0	d				
	AND.B @ERs,@(d:16,Rd,W)		7	C	0	rs	0	1	0	1	1	1	0	0	rd	0	1	1	0	0	0	0	0	0	d				
	AND.B @ERs,@(d:16,ERd,L)		7	C	0	rs	0	1	0	1	1	1	1	0	rd	0	1	1	0	0	0	0	0	0	d				
	AND.B @ERs,@(d:32,Rd,B)		7	C	0	rs	0	1	0	1	1	1	0	1	rd	0	1	1	0	0	0	0	0	0	d d				
	AND.B @ERs,@(d:32,Rd,W)		7	C	0	rs	0	1	0	1	1	1	0	1	rd	0	1	1	0	0	0	0	0	0	d d				
	AND.B @ERs,@(d:32,ERd,L)		7	C	0	rs	0	1	0	1	1	1	1	1	rd	0	1	1	0	0	0	0	0	0	d d				
	AND.B @ERs,@aa:16		7	C	0	rs	0	1	0	1	0	1	0	0	0	rd	0	1	1	0	0	0	0	0	a				
	AND.B @ERs,@aa:32		7	C	0	rs	0	1	0	1	0	1	0	0	0	rd	0	1	1	0	0	0	0	0	a a				
	AND.B @ERs+,@ERd		0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	0	0	rd	0	1	1	0	0	0	0
	AND.B @ERs+,@ERd+		0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	0	0	rd	0	1	1	0	0	0	0
AND.B @ERs+,@ERd-		0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	0	0	rd	0	1	1	0	0	0	0	
AND.B @ERs+,@+ERd		0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	0	0	rd	0	1	1	0	0	0	0	

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部			
		15	8	7	0				15	8	7	0		拡張部	15	8
AND	AND.B @ERs+, @-ERd	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @ERs+, @(d:2,ERd)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.B @ERs+, @(d:16,ERd)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @ERs+, @(d:32,ERd)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @ERs+, @(d:16,Rd.B)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @ERs+, @(d:16,Rd.W)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @ERs+, @(d:16,ERd.L)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @ERs+, @(d:32,Rd.B)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @ERs+, @(d:32,Rd.W)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @ERs+, @(d:32,ERd.L)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @ERs+, @aa:16	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0	1 1 0	0 0 0 0	a
	AND.B @ERs+, @aa:32	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0	1 1 0	0 0 0 0	a a
	AND.B @ERs-, @ERd	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @ERs-, @ERd+	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @ERs-, @ERd-	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @ERs-, @+ERd	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @ERs-, @-ERd	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @ERs-, @(d:2,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.B @ERs-, @(d:16,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @ERs-, @(d:32,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @ERs-, @(d:16,Rd.B)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @ERs-, @(d:16,Rd.W)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @ERs-, @(d:16,ERd.L)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @ERs-, @(d:32,Rd.B)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @ERs-, @(d:32,Rd.W)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @ERs-, @(d:32,ERd.L)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @ERs-, @aa:16	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0	1 1 0	0 0 0 0	a
	AND.B @ERs-, @aa:32	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0	1 1 0	0 0 0 0	a a
	AND.B @+ERs, @ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @+ERs, @ERd+	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @+ERs, @ERd-	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @+ERs, @+ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
AND.B @+ERs, @-ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 1 0	0 0 0 0		
AND.B @+ERs, @(d:2,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 1 0	0 0 0 0		
AND.B @+ERs, @(d:16,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d	
AND.B @+ERs, @(d:32,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
AND	AND.B @+ERs, @(d:16,Rd,B)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @+ERs, @(d:16,Rd,W)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @+ERs, @(d:16,ERd,L)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @+ERs, @(d:32,Rd,B)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @+ERs, @(d:32,Rd,W)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @+ERs, @(d:32,ERd,L)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1	1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @+ERs, @aa:16	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0	1 0 0	0	0 0 0 0	0 1 1 0	0 0 0 0	a
	AND.B @+ERs, @aa:32	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0	1 0 0	1	0 0 0 0	0 1 1 0	0 0 0 0	a a
	AND.B @-ERs, @ERd	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0	0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @-ERs, @ERd+	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @-ERs, @ERd-	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @-ERs, @+ERd	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @-ERs, @-ERd	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @-ERs, @(d:2,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0	0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.B @-ERs, @(d:16,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @-ERs, @(d:32,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @-ERs, @(d:16,Rd,B)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @-ERs, @(d:16,Rd,W)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @-ERs, @(d:16,ERd,L)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @-ERs, @(d:32,Rd,B)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @-ERs, @(d:32,Rd,W)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @-ERs, @(d:32,ERd,L)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1	1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @-ERs, @aa:16	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0	1 0 0	0	0 0 0 0	0 1 1 0	0 0 0 0	a
	AND.B @-ERs, @aa:32	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0	1 0 0	1	0 0 0 0	0 1 1 0	0 0 0 0	a a
	AND.B @(d:2,ERs), @ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0	0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:2,ERs), @ERd+	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:2,ERs), @ERd-	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:2,ERs), @+ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:2,ERs), @-ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:2,ERs), @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0	0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:2,ERs), @(d:16,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @(d:2,ERs), @(d:32,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:2,ERs), @(d:16,Rd,B)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @(d:2,ERs), @(d:16,Rd,W)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	1 1 0	0	rd	0 1 1 0	0 0 0 0	d
AND.B @(d:2,ERs), @(d:16,ERd,L)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	1 1 1	0	rd	0 1 1 0	0 0 0 0	d	
AND.B @(d:2,ERs), @(d:32,Rd,B)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1	1 0 1	1	rd	0 1 1 0	0 0 0 0	d d	

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0	拡張部	15	8	7	0		
AND	AND.B @(d:2,ERs),@(d:32,Rd,W)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 1 1 0	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:2,ERs),@(d:32,ERd,L)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		1 1 1 1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:2,ERs),@aa:16	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a
	AND.B @(d:2,ERs),@aa:32	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a
	AND.B @(d:16,ERs),@ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@ERd+	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@ERd-	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@+ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@-ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@(d:2,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@(d:32,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@(d:16,Rd,B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@(d:16,Rd,W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@(d:16,ERd,L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@(d:32,Rd,B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@(d:32,Rd,W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@(d:32,ERd,L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs),@aa:16	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a
	AND.B @(d:16,ERs),@aa:32	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a
	AND.B @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,ERs),@(d:16,Rd,B)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,ERs),@(d:16,Rd,W)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0
AND.B @(d:32,ERs),@(d:16,ERd,L)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	
AND.B @(d:32,ERs),@(d:32,Rd,B)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	
AND.B @(d:32,ERs),@(d:32,Rd,W)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	
AND.B @(d:32,ERs),@(d:32,ERd,L)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	
AND.B @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
AND.B @(d:32,ERs),@aa:32	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0	拡張部	15	8	7	0			
AND	AND.B @(d:16,Rs.B),@ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.B),@ERd+	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.B),@ERd-	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.B),@+ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.B),@-ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.B),@(d:2,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.B),@(d:16,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @(d:16,Rs.B),@(d:32,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:16,Rs.B),@(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @(d:16,Rs.B),@(d:16,Rd.W)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @(d:16,Rs.B),@(d:16,ERd.L)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @(d:16,Rs.B),@(d:32,Rd.B)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:16,Rs.B),@(d:32,Rd.W)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:16,Rs.B),@(d:32,ERd.L)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:16,Rs.B),@aa:16	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.B @(d:16,Rs.B),@aa:32	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.B @(d:16,Rs.W),@ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.W),@ERd+	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.W),@ERd-	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.W),@+ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.W),@-ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.W),@(d:2,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,Rs.W),@(d:16,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @(d:16,Rs.W),@(d:32,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:16,Rs.W),@(d:16,Rd.B)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @(d:16,Rs.W),@(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @(d:16,Rs.W),@(d:16,ERd.L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @(d:16,Rs.W),@(d:32,Rd.B)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:16,Rs.W),@(d:32,Rd.W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:16,Rs.W),@(d:32,ERd.L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.B @(d:16,Rs.W),@aa:16	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.B @(d:16,Rs.W),@aa:32	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.B @(d:16,ERs.L),@ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,ERs.L),@ERd+	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,ERs.L),@ERd-	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @(d:16,ERs.L),@+ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
AND	AND.B @(d:16,ERs.L),@-ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@(d:2,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@(d:16,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@(d:32,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@(d:16,Rd.B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@(d:16,Rd.W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@(d:32,Rd.B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@(d:32,Rd.W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@(d:32,ERd.L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@aa:16	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0	1 1 0	0 0 0 0
	AND.B @(d:16,ERs.L),@aa:32	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0	1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@ERd+	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@ERd-	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@+ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@-ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@(d:32,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@(d:16,Rd.B)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@(d:16,Rd.W)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@(d:16,ERd.L)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@(d:32,Rd.B)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@(d:32,Rd.W)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@(d:32,ERd.L)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@aa:16	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0	1 1 0	0 0 0 0
	AND.B @(d:32,Rs.B),@aa:32	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0	1 1 0	0 0 0 0
	AND.B @(d:32,Rs.W),@ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.W),@ERd+	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.W),@ERd-	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.W),@+ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.W),@-ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.W),@(d:2,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.W),@(d:16,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.B @(d:32,Rs.W),@(d:32,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
AND	AND.B @(d:32,Rs.W),(d:16,Rd.B)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d	
	AND.B @(d:32,Rs.W),(d:16,Rd.W)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d	
	AND.B @(d:32,Rs.W),(d:16,ERd.L)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d	
	AND.B @(d:32,Rs.W),(d:32,Rd.B)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.B @(d:32,Rs.W),(d:32,Rd.W)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.B @(d:32,Rs.W),(d:32,ERd.L)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.B @(d:32,Rs.W),@aa:16	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	a
	AND.B @(d:32,Rs.W),@aa:32	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	a a
	AND.B @(d:32,ERs.L),@ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd	0 1 1 0	0 0 0 0		
	AND.B @(d:32,ERs.L),@ERd+	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd	0 1 1 0	0 0 0 0		
	AND.B @(d:32,ERs.L),@ERd-	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd	0 1 1 0	0 0 0 0		
	AND.B @(d:32,ERs.L),@+ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd	0 1 1 0	0 0 0 0		
	AND.B @(d:32,ERs.L),@-ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd	0 1 1 0	0 0 0 0		
	AND.B @(d:32,ERs.L),@(d:2,ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 0 0 d	0	rd	0 1 1 0	0 0 0 0		
	AND.B @(d:32,ERs.L),@(d:16,ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d	
	AND.B @(d:32,ERs.L),@(d:32,ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.B @(d:32,ERs.L),@(d:16,Rd.B)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d	
	AND.B @(d:32,ERs.L),@(d:16,Rd.W)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d	
	AND.B @(d:32,ERs.L),@(d:16,ERd.L)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d	
	AND.B @(d:32,ERs.L),@(d:32,Rd.B)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.B @(d:32,ERs.L),@(d:32,Rd.W)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.B @(d:32,ERs.L),@(d:32,ERd.L)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.B @(d:32,ERs.L),@aa:16	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	a
	AND.B @(d:32,ERs.L),@aa:32	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	a a
	AND.B @aa:16,@ERd					6	A	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @aa:16,@ERd+					6	A	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @aa:16,@ERd-					6	A	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.B @aa:16,@+ERd					6	A	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @aa:16,@-ERd					6	A	0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.B @aa:16,@(d:2,ERd)					6	A	0 0 0 1	0 1 0 1	a	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.B @aa:16,@(d:16,ERd)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.B @aa:16,@(d:32,ERd)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
AND.B @aa:16,@(d:16,Rd.B)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d	
AND.B @aa:16,@(d:16,Rd.W)					6	A	0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d	
AND.B @aa:16,@(d:16,ERd.L)					6	A	0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d	
AND.B @aa:16,@(d:32,Rd.B)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d	

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部						
		15	8 7	0		15	8 7	0							
AND	AND.B @aa:16,@(d:32,Rd.W)			6	A	0 0 0 0 1	0 1 0 1	a	1 1 1 0	rd	0 1 1 0	0 0 0 0 0	d d		
	AND.B @aa:16,@(d:32,ERd.L)			6	A	0 0 0 0 1	0 1 0 1	a	1 1 1 1	1	rd	0 1 1 0	0 0 0 0 0	d d	
	AND.B @aa:16,@aa:16			6	A	0 0 0 0 1	0 1 0 1	a	0 1 0 0	0	0 0 0 0	0 1 1 0	0 0 0 0 0	a	
	AND.B @aa:16,@aa:32			6	A	0 0 0 0 1	0 1 0 1	a	0 1 0 0	1	0 0 0 0	0 1 1 0	0 0 0 0 0	a a	
	AND.B @aa:32,@ERd			6	A	0 0 1 1	0 1 0 1	a a	0 0 0 0	0	rd	0 1 1 0	0 0 0 0 0		
	AND.B @aa:32,@ERd+			6	A	0 0 1 1	0 1 0 1	a a	1 0 0 0	0	rd	0 1 1 0	0 0 0 0 0		
	AND.B @aa:32,@ERd-			6	A	0 0 1 1	0 1 0 1	a a	1 0 1 0	0	rd	0 1 1 0	0 0 0 0 0		
	AND.B @aa:32,@+ERd			6	A	0 0 1 1	0 1 0 1	a a	1 0 0 1	0	rd	0 1 1 0	0 0 0 0 0		
	AND.B @aa:32,@-ERd			6	A	0 0 1 1	0 1 0 1	a a	1 0 1 1	0	rd	0 1 1 0	0 0 0 0 0		
	AND.B @aa:32,@(d:2,ERd)			6	A	0 0 1 1	0 1 0 1	a a	0 0 d d	0	rd	0 1 1 0	0 0 0 0 0		
	AND.B @aa:32,@(d:16,ERd)			6	A	0 0 1 1	0 1 0 1	a a	1 1 0 0	0	rd	0 1 1 0	0 0 0 0 0	d	
	AND.B @aa:32,@(d:32,ERd)			6	A	0 0 1 1	0 1 0 1	a a	1 1 0 0	1	rd	0 1 1 0	0 0 0 0 0	d d	
	AND.B @aa:32,@(d:16,Rd.B)			6	A	0 0 1 1	0 1 0 1	a a	1 1 0 1	0	rd	0 1 1 0	0 0 0 0 0	d	
	AND.B @aa:32,@(d:16,Rd.W)			6	A	0 0 1 1	0 1 0 1	a a	1 1 1 0	0	rd	0 1 1 0	0 0 0 0 0	d	
	AND.B @aa:32,@(d:16,ERd.L)			6	A	0 0 1 1	0 1 0 1	a a	1 1 1 1	0	rd	0 1 1 0	0 0 0 0 0	d	
	AND.B @aa:32,@(d:32,Rd.B)			6	A	0 0 1 1	0 1 0 1	a a	1 1 0 1	1	rd	0 1 1 0	0 0 0 0 0	d d	
	AND.B @aa:32,@(d:32,Rd.W)			6	A	0 0 1 1	0 1 0 1	a a	1 1 1 0	1	rd	0 1 1 0	0 0 0 0 0	d d	
	AND.B @aa:32,@(d:32,ERd.L)			6	A	0 0 1 1	0 1 0 1	a a	1 1 1 1	1	rd	0 1 1 0	0 0 0 0 0	d d	
	AND.B @aa:32,@aa:16			6	A	0 0 1 1	0 1 0 1	a a	0 1 0 0	0	0 0 0 0	0 1 1 0	0 0 0 0 0	a	
	AND.B @aa:32,@aa:32			6	A	0 0 1 1	0 1 0 1	a a	0 1 0 0	1	0 0 0 0	0 1 1 0	0 0 0 0 0	a a	
	AND.W #xx:16,Rd									7	9	0 1 1 0	rd	x	
	AND.W #xx:16,@ERd			0	1	5	1 1 1 0			0 0 0 0	0	rd	0 1 1 0	0 0 0 0 0	x
	AND.W #xx:16,@ERd+			0	1	5	1 1 1 0			1 0 0 0	0	rd	0 1 1 0	0 0 0 0 0	x
	AND.W #xx:16,@ERd-			0	1	5	1 1 1 0			1 0 1 0	0	rd	0 1 1 0	0 0 0 0 0	x
	AND.W #xx:16,@+ERd			0	1	5	1 1 1 0			1 0 0 1	0	rd	0 1 1 0	0 0 0 0 0	x
	AND.W #xx:16,@-ERd			0	1	5	1 1 1 0			1 0 1 1	0	rd	0 1 1 0	0 0 0 0 0	x
	AND.W #xx:16,@(d:2,ERd)			0	1	5	1 1 1 0			0 0 d d	0	rd	0 1 1 0	0 0 0 0 0	x
AND.W #xx:16,@(d:16,ERd)			0	1	5	1 1 1 0			1 1 0 0	0	rd	0 1 1 0	0 0 0 0 0	d x	
AND.W #xx:16,@(d:32,ERd)			0	1	5	1 1 1 0			1 1 0 0	1	rd	0 1 1 0	0 0 0 0 0	d d x	
AND.W #xx:16,@(d:16,Rd.B)			0	1	5	1 1 1 0			1 1 0 1	0	rd	0 1 1 0	0 0 0 0 0	d x	
AND.W #xx:16,@(d:16,Rd.W)			0	1	5	1 1 1 0			1 1 1 0	0	rd	0 1 1 0	0 0 0 0 0	d x	
AND.W #xx:16,@(d:16,ERd.L)			0	1	5	1 1 1 0			1 1 1 1	0	rd	0 1 1 0	0 0 0 0 0	d x	
AND.W #xx:16,@(d:32,Rd.B)			0	1	5	1 1 1 0			1 1 0 1	1	rd	0 1 1 0	0 0 0 0 0	d d x	
AND.W #xx:16,@(d:32,Rd.W)			0	1	5	1 1 1 0			1 1 1 0	1	rd	0 1 1 0	0 0 0 0 0	d d x	
AND.W #xx:16,@(d:32,ERd.L)			0	1	5	1 1 1 0			1 1 1 1	1	rd	0 1 1 0	0 0 0 0 0	d d x	
AND.W #xx:16,@aa:16			0	1	5	1 1 1 0			0 1 0 0	0	0 0 0 0	0 1 1 0	0 0 0 0 0	a x	
AND.W #xx:16,@aa:32			0	1	5	1 1 1 0			0 1 0 0	1	0 0 0 0	0 1 1 0	0 0 0 0 0	a a x	

2. 各命令の説明

命令	ニーモニック	opcode				EA	opcode				EA 拡張部
		15	8	7	0		15	8	7	0	
AND	AND.W Rs,Rd					拡張部	6	6	rs	rd	
	AND.W Rs,@ERd	7	D	1	rd	0 0 0 0	6	6	rs	0 0 0 0	
	AND.W Rs,@ERd+	0	1	5	1 0 0 1		1 0 0 0	0	rd	0 1 1 0	rs
	AND.W Rs,@ERd-	0	1	5	1 0 0 1		1 0 1 0	0	rd	0 1 1 0	rs
	AND.W Rs,@+ERd	0	1	5	1 0 0 1		1 0 0 1	0	rd	0 1 1 0	rs
	AND.W Rs,@-ERd	0	1	5	1 0 0 1		1 0 1 1	0	rd	0 1 1 0	rs
	AND.W Rs,@(d:2,ERd)	0	1	5	1 0 0 1		0 0 d d	0	rd	0 1 1 0	rs
	AND.W Rs,@(d:16,ERd)	0	1	5	1 0 0 1		1 1 0 0	0	rd	0 1 1 0	rs d
	AND.W Rs,@(d:32,ERd)	0	1	5	1 0 0 1		1 1 0 0	1	rd	0 1 1 0	rs d d
	AND.W Rs,@(d:16,Rd,B)	0	1	5	1 0 0 1		1 1 0 1	0	rd	0 1 1 0	rs d
	AND.W Rs,@(d:16,Rd,W)	0	1	5	1 0 0 1		1 1 1 0	0	rd	0 1 1 0	rs d
	AND.W Rs,@(d:16,ERd,L)	0	1	5	1 0 0 1		1 1 1 1	0	rd	0 1 1 0	rs d
	AND.W Rs,@(d:32,Rd,B)	0	1	5	1 0 0 1		1 1 0 1	1	rd	0 1 1 0	rs d d
	AND.W Rs,@(d:32,Rd,W)	0	1	5	1 0 0 1		1 1 1 0	1	rd	0 1 1 0	rs d d
	AND.W Rs,@(d:32,ERd,L)	0	1	5	1 0 0 1		1 1 1 1	1	rd	0 1 1 0	rs d d
	AND.W Rs,@aa:16	6	B	0 0 0 1	1 0 0 0	a	6	6	rs	0 0 0 0	
	AND.W Rs,@aa:32	6	B	0 0 1 1	1 0 0 0	a a	6	6	rs	0 0 0 0	
	AND.W @ERs,Rd	7	C	1	rs	0 0 0 0		6	6	0 0 0 0	rd
	AND.W @ERs+,Rd	0	1	5	1 0 1 0		1 0 0 0	0	rs	0 1 1 0	rd
	AND.W @ERs-,Rd	0	1	5	1 0 1 0		1 0 1 0	0	rs	0 1 1 0	rd
	AND.W @+ERs,Rd	0	1	5	1 0 1 0		1 0 0 1	0	rs	0 1 1 0	rd
	AND.W @-ERs,Rd	0	1	5	1 0 1 0		1 0 1 1	0	rs	0 1 1 0	rd
	AND.W @(d:2,ERs),Rd	0	1	5	1 0 1 0		0 0 d d	0	rs	0 1 1 0	rd
	AND.W @(d:16,ERs),Rd	0	1	5	1 0 1 0		1 1 0 0	0	rs	0 1 1 0	rd d
	AND.W @(d:32,ERs),Rd	0	1	5	1 0 1 0		1 1 0 0	1	rs	0 1 1 0	rd d d
	AND.W @(d:16,Rs,B),Rd	0	1	5	1 0 1 0		1 1 0 1	0	rs	0 1 1 0	rd d
	AND.W @(d:16,Rs,W),Rd	0	1	5	1 0 1 0		1 1 1 0	0	rs	0 1 1 0	rd d
	AND.W @(d:16,ERs,L),Rd	0	1	5	1 0 1 0		1 1 1 1	0	rs	0 1 1 0	rd d
	AND.W @(d:32,Rs,B),Rd	0	1	5	1 0 1 0		1 1 0 1	1	rs	0 1 1 0	rd d d
	AND.W @(d:32,Rs,W),Rd	0	1	5	1 0 1 0		1 1 1 0	1	rs	0 1 1 0	rd d d
	AND.W @(d:32,ERs,L),Rd	0	1	5	1 0 1 0		1 1 1 1	1	rs	0 1 1 0	rd d d
	AND.W @aa:16,Rd	6	B	0 0 0 1	0 0 0 0	a	6	6	0 0 0 0	rd	
AND.W @aa:32,Rd	6	B	0 0 1 1	0 0 0 0	a a	6	6	0 0 0 0	rd		
AND.W @ERs,@ERd	7	C	1	rs	0 1 0 1		0 0 0 0	0	rd	0 1 1 0	0 0 0 0
AND.W @ERs,@ERd+	7	C	1	rs	0 1 0 1		1 0 0 0	0	rd	0 1 1 0	0 0 0 0
AND.W @ERs,@ERd-	7	C	1	rs	0 1 0 1		1 0 1 0	0	rd	0 1 1 0	0 0 0 0

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部																																			
		15	8	7	0				15	8	7	0		拡張部	15	8	7	0																														
AND	AND.W @ERs, @+ERd					7	C	1	rs	0	1	0	1					1	0	0	1					rd	0	1	1	0	0	0	0	0														
	AND.W @ERs, @-ERd					7	C	1	rs	0	1	0	1					1	0	1	1					0	rd	0	1	1	0	0	0	0	0													
	AND.W @ERs, @(d:2,ERd)					7	C	1	rs	0	1	0	1					0	0	d	d					0	rd	0	1	1	0	0	0	0	0													
	AND.W @ERs, @(d:16,ERd)					7	C	1	rs	0	1	0	1					1	1	0	0					0	rd	0	1	1	0	0	0	0	0	d												
	AND.W @ERs, @(d:32,ERd)					7	C	1	rs	0	1	0	1					1	1	0	0					1	rd	0	1	1	0	0	0	0	0	d	d											
	AND.W @ERs, @(d:16,Rd.B)					7	C	1	rs	0	1	0	1					1	1	0	1					0	rd	0	1	1	0	0	0	0	0	d												
	AND.W @ERs, @(d:16,Rd.W)					7	C	1	rs	0	1	0	1					1	1	1	0					0	rd	0	1	1	0	0	0	0	0	d												
	AND.W @ERs, @(d:16,ERd.L)					7	C	1	rs	0	1	0	1					1	1	1	1					0	rd	0	1	1	0	0	0	0	0	d												
	AND.W @ERs, @(d:32,Rd.B)					7	C	1	rs	0	1	0	1					1	1	0	1					1	rd	0	1	1	0	0	0	0	0	d	d											
	AND.W @ERs, @(d:32,Rd.W)					7	C	1	rs	0	1	0	1					1	1	1	0					rd	0	1	1	0	0	0	0	0	d	d												
	AND.W @ERs, @(d:32,ERd.L)					7	C	1	rs	0	1	0	1					1	1	1	1					1	rd	0	1	1	0	0	0	0	0	d	d											
	AND.W @ERs, @aa:16					7	C	1	rs	0	1	0	1					0	1	0	0					0	0	0	0	0	0	0	0	0	0	a												
	AND.W @ERs, @aa:32					7	C	1	rs	0	1	0	1					0	1	0	0					1	0	0	0	0	1	1	0	0	0	0	0	0	a	a								
	AND.W @ERs+, @ERd	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					0	0	0	0					0	rd	0	1	1	0	0	0	0	0										
	AND.W @ERs+, @ERd+	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	0	0	0					0	rd	0	1	1	0	0	0	0	0										
	AND.W @ERs+, @ERd-	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	0	1	0					0	rd	0	1	1	0	0	0	0	0										
	AND.W @ERs+, @+ERd	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	0	0	1					0	rd	0	1	1	0	0	0	0	0										
	AND.W @ERs+, @-ERd	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	0	1	1					0	rd	0	1	1	0	0	0	0	0										
	AND.W @ERs+, @(d:2,ERd)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					0	0	d	d					0	rd	0	1	1	0	0	0	0	0										
	AND.W @ERs+, @(d:16,ERd)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	1	0	0					0	rd	0	1	1	0	0	0	0	0	d									
	AND.W @ERs+, @(d:32,ERd)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	1	0	0					1	rd	0	1	1	0	0	0	0	0	d	d								
	AND.W @ERs+, @(d:16,Rd.B)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	1	0	1					0	rd	0	1	1	0	0	0	0	0	d									
	AND.W @ERs+, @(d:16,Rd.W)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	1	1	0					0	rd	0	1	1	0	0	0	0	0	d									
	AND.W @ERs+, @(d:16,ERd.L)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	1	1	1					0	rd	0	1	1	0	0	0	0	0	d									
	AND.W @ERs+, @(d:32,Rd.B)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	1	0	1					0	rd	0	1	1	0	0	0	0	0	d	d								
	AND.W @ERs+, @(d:32,Rd.W)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	1	1	0					1	rd	0	1	1	0	0	0	0	0	d	d								
	AND.W @ERs+, @(d:32,ERd.L)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					1	1	1	1					1	rd	0	1	1	0	0	0	0	0	d	d								
	AND.W @ERs+, @aa:16	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					0	1	0	0					0	0	0	0	0	0	1	1	0	0	0	0	0	a						
	AND.W @ERs+, @aa:32	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0					0	1	0	0					1	0	0	0					0	0	1	1	0	0	0	0	0	0	a	a
	AND.W @ERs-, @ERd	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0					0	0	0	0					0	rd	0	1	1	0	0	0	0	0										
	AND.W @ERs-, @ERd+	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0					1	0	0	0					0	rd	0	1	1	0	0	0	0	0										
	AND.W @ERs-, @ERd-	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0					1	0	1	0					0	rd	0	1	1	0	0	0	0	0										
	AND.W @ERs-, @+ERd	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0					1	0	0	1					0	rd	0	1	1	0	0	0	0	0										
AND.W @ERs-, @-ERd	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0					1	0	1	1					0	rd	0	1	1	0	0	0	0	0											
AND.W @ERs-, @(d:2,ERd)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0					0	0	d	d					0	rd	0	1	1	0	0	0	0	0											
AND.W @ERs-, @(d:16,ERd)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0					1	1	0	0					0	rd	0	1	1	0	0	0	0	0	d										

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	EA 拡張部	opcode				EA 拡張部		
		15	8	7	0					15	8	7	0		15	8
AND	AND.W @ERs, @(d:32,ERd)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 1 0	0 0 0 0	d d		
	AND.W @ERs, @(d:16,Rd.B)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 1 0	0 0 0 0	d		
	AND.W @ERs, @(d:16,Rd.W)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 1 0	0 0 0 0	d		
	AND.W @ERs, @(d:16,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 1 0	0 0 0 0	d		
	AND.W @ERs, @(d:32,Rd.B)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.W @ERs, @(d:32,Rd.W)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.W @ERs, @(d:32,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.W @ERs, @aa:16	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.W @ERs, @aa:32	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.W @+ERs, @ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @+ERs, @ERd+	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @+ERs, @ERd-	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @+ERs, @+ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @+ERs, @-ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @+ERs, @(d:2,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.W @+ERs, @(d:16,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @+ERs, @(d:32,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @+ERs, @(d:16,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @+ERs, @(d:16,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @+ERs, @(d:16,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @+ERs, @(d:32,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @+ERs, @(d:32,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @+ERs, @(d:32,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @+ERs, @aa:16	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.W @+ERs, @aa:32	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.W @-ERs, @ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @-ERs, @ERd+	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @-ERs, @ERd-	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @-ERs, @+ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @-ERs, @-ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @-ERs, @(d:2,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.W @-ERs, @(d:16,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
AND.W @-ERs, @(d:32,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d	
AND.W @-ERs, @(d:16,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d	
AND.W @-ERs, @(d:16,Rd.W)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d	
AND.W @-ERs, @(d:16,ERd.L)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d	

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		拡張部	15	8	7		0	
AND	AND.W @-ERs, @(d:32,Rd,B)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @-ERs, @(d:32,Rd,W)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @-ERs, @(d:32,ERd,L)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @-ERs, @aa:16	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.W @-ERs, @aa:32	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.W @(d:2,ERs),@ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 0 0 0	0 0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:2,ERs),@ERd+	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:2,ERs),@ERd-	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:2,ERs),@+ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:2,ERs),@-ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:2,ERs),@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:2,ERs),@(d:16,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:2,ERs),@(d:32,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:2,ERs),@(d:16,Rd,B)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:2,ERs),@(d:16,Rd,W)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:2,ERs),@(d:16,ERd,L)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:2,ERs),@(d:32,Rd,B)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:2,ERs),@(d:32,Rd,W)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:2,ERs),@(d:32,ERd,L)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:2,ERs),@aa:16	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.W @(d:2,ERs),@aa:32	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.W @(d:16,ERs),@ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs),@ERd+	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs),@ERd-	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs),@+ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs),@-ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs),@(d:2,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs),@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:16,ERs),@(d:32,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:16,ERs),@(d:16,Rd,B)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
AND.W @(d:16,ERs),@(d:16,Rd,W)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d	
AND.W @(d:16,ERs),@(d:16,ERd,L)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d	
AND.W @(d:16,ERs),@(d:32,Rd,B)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d	
AND.W @(d:16,ERs),@(d:32,Rd,W)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d	
AND.W @(d:16,ERs),@(d:32,ERd,L)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d	
AND.W @(d:16,ERs),@aa:16	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部			
		15	8	7	0	15	8	7	0	拡張部	15	8	7	0				
AND	AND.W @(d:16,ERs),@aa:32	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0	1 0 0 0	1 0 0 0	0 1 1 0	0 0 0 0	0 0 0 0	a a
	AND.W @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	1 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@(d:16,Rd,B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@(d:16,Rd,W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@(d:16,ERd,L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@(d:32,Rd,B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@(d:32,Rd,W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@(d:32,ERd,L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	0 0 0 0		
	AND.W @(d:32,ERs),@aa:32	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	0 0 0 0		
	AND.W @(d:16,Rs,B),@ERd	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@ERd+	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@ERd-	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@+ERd	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	1 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@-ERd	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@(d:2,ERd)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@(d:16,ERd)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@(d:32,ERd)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@(d:16,Rd,B)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@(d:16,Rd,W)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@(d:16,ERd,L)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@(d:32,Rd,B)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@(d:32,Rd,W)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@(d:32,ERd,L)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,B),@aa:16	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	0 0 0 0		
	AND.W @(d:16,Rs,B),@aa:32	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	0 0 0 0		
	AND.W @(d:16,Rs,W),@ERd	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,W),@ERd+	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	
	AND.W @(d:16,Rs,W),@ERd-	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0 0	rd	0 1 1 0	0 0 0 0	0 0 0 0	

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
AND	AND.W @(d:16,Rs.W),@+ERd	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,Rs.W),@-ERd	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,Rs.W),@(d:2,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,Rs.W),@(d:16,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:16,Rs.W),@(d:32,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:16,Rs.W),@(d:16,Rd.B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:16,Rs.W),@(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:16,Rs.W),@(d:16,ERd.L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:16,Rs.W),@(d:32,Rd.B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:16,Rs.W),@(d:32,Rd.W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:16,Rs.W),@(d:32,ERd.L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:16,Rs.W),@aa:16	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.W @(d:16,Rs.W),@aa:32	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.W @(d:16,ERs.L),@ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs.L),@ERd+	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs.L),@ERd-	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs.L),@+ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs.L),@-ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs.L),@(d:2,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:16,ERs.L),@(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:16,ERs.L),@(d:32,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:16,ERs.L),@(d:16,Rd.B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:16,ERs.L),@(d:16,Rd.W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:16,ERs.L),@(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @(d:16,ERs.L),@(d:32,Rd.B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:16,ERs.L),@(d:32,Rd.W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:16,ERs.L),@(d:32,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:16,ERs.L),@aa:16	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.W @(d:16,ERs.L),@aa:32	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.W @(d:32,Rs.B),@ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:32,Rs.B),@ERd+	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @(d:32,Rs.B),@ERd-	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
AND.W @(d:32,Rs.B),@+ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0		
AND.W @(d:32,Rs.B),@-ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0		
AND.W @(d:32,Rs.B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 1 0	0 0 0 0		
AND.W @(d:32,Rs.B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部			
		15	8	7	0		15	8	7	0				
AND	AND.W @(d:32,Rs,B),@(d:32,ERd)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	rd 0 1 1 0	0 0 0 0	d d	
	AND.W @(d:32,Rs,B),@(d:16,Rd,B)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0 rd 0 1 1 0	0 0 0 0	d	
	AND.W @(d:32,Rs,B),@(d:16,Rd,W)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0 rd 0 1 1 0	0 0 0 0	d	
	AND.W @(d:32,Rs,B),@(d:16,ERd,L)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0 rd 0 1 1 0	0 0 0 0	d	
	AND.W @(d:32,Rs,B),@(d:32,Rd,B)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1 rd 0 1 1 0	0 0 0 0	d d	
	AND.W @(d:32,Rs,B),@(d:32,Rd,W)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1 rd 0 1 1 0	0 0 0 0	d d	
	AND.W @(d:32,Rs,B),@(d:32,ERd,L)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1 rd 0 1 1 0	0 0 0 0	d d	
	AND.W @(d:32,Rs,B),@aa:16	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a
	AND.W @(d:32,Rs,B),@aa:32	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a
	AND.W @(d:32,Rs,W),@ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,Rs,W),@ERd+	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,Rs,W),@ERd-	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,Rs,W),@+ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,Rs,W),@-ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,Rs,W),@(d:2,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,Rs,W),@(d:16,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0 rd 0 1 1 0	0 0 0 0	d	
	AND.W @(d:32,Rs,W),@(d:32,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1 rd 0 1 1 0	0 0 0 0	d d	
	AND.W @(d:32,Rs,W),@(d:16,Rd,B)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0 rd 0 1 1 0	0 0 0 0	d	
	AND.W @(d:32,Rs,W),@(d:16,Rd,W)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0 rd 0 1 1 0	0 0 0 0	d	
	AND.W @(d:32,Rs,W),@(d:16,ERd,L)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0 rd 0 1 1 0	0 0 0 0	d	
	AND.W @(d:32,Rs,W),@(d:32,Rd,B)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1 rd 0 1 1 0	0 0 0 0	d d	
	AND.W @(d:32,Rs,W),@(d:32,Rd,W)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1 rd 0 1 1 0	0 0 0 0	d d	
	AND.W @(d:32,Rs,W),@(d:32,ERd,L)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1 rd 0 1 1 0	0 0 0 0	d d	
	AND.W @(d:32,Rs,W),@aa:16	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a
	AND.W @(d:32,Rs,W),@aa:32	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a
	AND.W @(d:32,ERs,L),@ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,ERs,L),@ERd+	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,ERs,L),@ERd-	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,ERs,L),@+ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,ERs,L),@-ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,ERs,L),@(d:2,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0 rd 0 1 1 0	0 0 0 0		
	AND.W @(d:32,ERs,L),@(d:16,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0 rd 0 1 1 0	0 0 0 0	d	
	AND.W @(d:32,ERs,L),@(d:32,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1 rd 0 1 1 0	0 0 0 0	d d	
	AND.W @(d:32,ERs,L),@(d:16,Rd,B)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0 rd 0 1 1 0	0 0 0 0	d	
	AND.W @(d:32,ERs,L),@(d:16,Rd,W)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0 rd 0 1 1 0	0 0 0 0	d	
	AND.W @(d:32,ERs,L),@(d:16,ERd,L)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0 rd 0 1 1 0	0 0 0 0	d	

命令	ニーモニック	opcode						EA 拡張部	opcode						EA 拡張部		
		15	8	7	0	15	8		7	0	15	8	7	0			
AND	AND.W @(d:32,ERs.L),@(d:32,Rd.B)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:32,ERs.L),@(d:32,Rd.W)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:32,ERs.L),@(d:32,ERd.L)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @(d:32,ERs.L),@aa:16	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	rd	0 1 1 0	0 0 0 0	a
	AND.W @(d:32,ERs.L),@aa:32	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	rd	0 1 1 0	0 0 0 0	a a
	AND.W @aa:16,@ERd						6	B	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:16,@ERd+						6	B	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:16,@ERd-						6	B	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:16,@+ERd						6	B	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:16,@-ERd						6	B	0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:16,@(d:2,ERd)						6	B	0 0 0 1	0 1 0 1	a	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:16,@(d:16,ERd)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @aa:16,@(d:32,ERd)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @aa:16,@(d:16,Rd.B)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @aa:16,@(d:16,Rd.W)						6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @aa:16,@(d:16,ERd.L)						6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @aa:16,@(d:32,Rd.B)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @aa:16,@(d:32,Rd.W)						6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @aa:16,@(d:32,ERd.L)						6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @aa:16,@aa:16						6	B	0 0 0 1	0 1 0 1	a	0 1 0 0	0	rd	0 1 1 0	0 0 0 0	a
	AND.W @aa:16,@aa:32						6	B	0 0 0 1	0 1 0 1	a	0 1 0 0	1	rd	0 1 1 0	0 0 0 0	a a
	AND.W @aa:32,@ERd						6	B	0 0 1 1	0 1 0 1	a a	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:32,@ERd+						6	B	0 0 1 1	0 1 0 1	a a	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:32,@ERd-						6	B	0 0 1 1	0 1 0 1	a a	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:32,@+ERd						6	B	0 0 1 1	0 1 0 1	a a	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:32,@-ERd						6	B	0 0 1 1	0 1 0 1	a a	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:32,@(d:2,ERd)						6	B	0 0 1 1	0 1 0 1	a a	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.W @aa:32,@(d:16,ERd)						6	B	0 0 1 1	0 1 0 1	a a	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @aa:32,@(d:32,ERd)						6	B	0 0 1 1	0 1 0 1	a a	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @aa:32,@(d:16,Rd.B)						6	B	0 0 1 1	0 1 0 1	a a	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @aa:32,@(d:16,Rd.W)						6	B	0 0 1 1	0 1 0 1	a a	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @aa:32,@(d:16,ERd.L)						6	B	0 0 1 1	0 1 0 1	a a	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.W @aa:32,@(d:32,Rd.B)						6	B	0 0 1 1	0 1 0 1	a a	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @aa:32,@(d:32,Rd.W)						6	B	0 0 1 1	0 1 0 1	a a	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.W @aa:32,@(d:32,ERd.L)						6	B	0 0 1 1	0 1 0 1	a a	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
AND.W @aa:32,@aa:16						6	B	0 0 1 1	0 1 0 1	a a	0 1 0 0	0	rd	0 1 1 0	0 0 0 0	a	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																			
		15	8	7	0		15	8	7	0																				
AND	AND.W @aa:32,@aa:32					a a	0	1	0	0	0	1	0	0	0	0	0	0	0	a	a									
	AND.L #xx:16,ERd																													
	AND.L #xx:32,ERd																													
	AND.L #xx:16,@ERd		0	1	0	1	1	1	0	0	0	0	0	0	rd	0	1	1	0	0	0	0	0	x						
	AND.L #xx:16,@ERd+		0	1	0	1	1	1	0	1	0	0	0	0	rd	0	1	1	0	0	0	0	0		x					
	AND.L #xx:16,@ERd-		0	1	0	1	1	1	0	1	0	1	0	0	rd	0	1	1	0	0	0	0	0		x					
	AND.L #xx:16,@+ERd		0	1	0	1	1	1	0	1	0	0	1	0	rd	0	1	1	0	0	0	0	0		x					
	AND.L #xx:16,@-ERd		0	1	0	1	1	1	0	1	0	1	1	0	rd	0	1	1	0	0	0	0	0		x					
	AND.L #xx:16,@(d:2,ERd)		0	1	0	1	1	1	0	0	0	d	d	0	rd	0	1	1	0	0	0	0	0		x					
	AND.L #xx:16,@(d:16,ERd)		0	1	0	1	1	1	0	1	1	0	0	0	rd	0	1	1	0	0	0	0	0	d		x				
	AND.L #xx:16,@(d:32,ERd)		0	1	0	1	1	1	0	1	1	0	0	1	rd	0	1	1	0	0	0	0	0	d	d	x				
	AND.L #xx:16,@(d:16,Rd.B)		0	1	0	1	1	1	0	1	1	0	1	0	rd	0	1	1	0	0	0	0	0	d		x				
	AND.L #xx:16,@(d:16,Rd.W)		0	1	0	1	1	1	0	1	1	1	0	0	rd	0	1	1	0	0	0	0	0	d		x				
	AND.L #xx:16,@(d:16,ERd.L)		0	1	1	0	1	1	1	0	1	1	1	0	rd	0	1	1	0	0	0	0	0	d		x				
	AND.L #xx:16,@(d:32,Rd.B)		0	1	0	1	1	1	0	1	1	0	1	1	rd	0	1	1	0	0	0	0	0	d	d	x				
	AND.L #xx:16,@(d:32,Rd.W)		0	1	0	1	1	1	0	1	1	1	0	1	rd	0	1	1	0	0	0	0	0	d	d	x				
	AND.L #xx:16,@(d:32,ERd.L)		0	1	0	1	1	1	0	1	1	1	1	1	rd	0	1	1	0	0	0	0	0	d	d	x				
	AND.L #xx:16,@aa:16		0	1	0	1	1	1	0	0	1	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	a		x
	AND.L #xx:16,@aa:32		0	1	0	1	1	1	0	0	1	0	0	1	0	0	0	0	0	0	1	1	0	0	0	0	0	a	a	x
	AND.L #xx:32,@ERd		0	1	0	1	1	1	0	0	0	0	0	0	rd	0	1	1	0	1	0	0	0				x	x		
	AND.L #xx:32,@ERd+		0	1	0	1	1	1	0	1	0	0	0	0	rd	0	1	1	0	1	0	0	0				x	x		
	AND.L #xx:32,@ERd-		0	1	0	1	1	1	0	1	0	1	0	0	rd	0	1	1	0	1	0	0	0				x	x		
	AND.L #xx:32,@+ERd		0	1	0	1	1	1	0	1	0	0	1	0	rd	0	1	1	0	1	0	0	0				x	x		
	AND.L #xx:32,@-ERd		0	1	0	1	1	1	0	1	0	1	1	0	rd	0	1	1	0	1	0	0	0				x	x		
	AND.L #xx:32,@(d:2,ERd)		0	1	0	1	1	1	0	0	0	d	d	0	rd	0	1	1	0	1	0	0	0				x	x		
	AND.L #xx:32,@(d:16,ERd)		0	1	0	1	1	1	0	1	1	0	0	0	rd	0	1	1	0	1	0	0	0	d			x	x		
	AND.L #xx:32,@(d:32,ERd)		0	1	0	1	1	1	0	1	1	0	0	1	rd	0	1	1	0	1	0	0	0	d	d		x	x		
	AND.L #xx:32,@(d:16,Rd.B)		0	1	0	1	1	1	0	1	1	0	1	0	rd	0	1	1	0	1	0	0	0	d			x	x		
	AND.L #xx:32,@(d:16,Rd.W)		0	1	0	1	1	1	0	1	1	1	0	0	rd	0	1	1	0	1	0	0	0	d			x	x		
	AND.L #xx:32,@(d:16,ERd.L)		0	1	0	1	1	1	0	1	1	1	1	0	rd	0	1	1	0	1	0	0	0	d			x	x		
	AND.L #xx:32,@(d:32,Rd.B)		0	1	0	1	1	1	0	1	1	0	1	1	rd	0	1	1	0	1	0	0	0	d	d		x	x		
	AND.L #xx:32,@(d:32,Rd.W)		0	1	0	1	1	1	0	1	1	1	0	1	rd	0	1	1	0	1	0	0	0	d	d		x	x		
	AND.L #xx:32,@(d:32,ERd.L)		0	1	0	1	1	1	0	1	1	1	1	1	rd	0	1	1	0	1	0	0	0	d	d		x	x		
	AND.L #xx:32,@aa:16		0	1	0	1	1	1	0	0	1	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	a		x
AND.L #xx:32,@aa:32		0	1	0	1	1	1	0	0	1	0	0	1	0	0	0	0	0	0	1	1	0	0	0	0	0	a	a	x	x
AND.L ERs,ERd		0	1	F	0	0	0	0						6	6	0	rs	0	rd											

命令	ニーモニック	opcode				EA	opcode				EA 拡張部										
		15	8	7	0		15	8	7	0											
AND	AND.L ERs, @ERd					0	1	0	1 0 0 1	拡張部	0	0	0	0	rd	0	1	1	0	rs	
	AND.L ERs, @ERd+					0	1	0	1 0 0 1		1	0	0	0	rd	0	1	1	0	rs	
	AND.L ERs, @ERd-					0	1	0	1 0 0 1		1	0	1	0	rd	0	1	1	0	rs	
	AND.L ERs, @+ERd					0	1	0	1 0 0 1		1	0	0	1	rd	0	1	1	0	rs	
	AND.L ERs, @-ERd					0	1	0	1 0 0 1		1	0	1	1	rd	0	1	1	0	rs	
	AND.L ERs, @(d:2,ERd)					0	1	0	1 0 0 1		0	0	d	d	rd	0	1	1	0	rs	
	AND.L ERs, @(d:16,ERd)					0	1	0	1 0 0 1		1	1	0	0	rd	0	1	1	0	rs	d
	AND.L ERs, @(d:32,ERd)					0	1	0	1 0 0 1		1	1	0	0	rd	0	1	1	0	rs	d d
	AND.L ERs, @(d:16,Rd,B)					0	1	0	1 0 0 1		1	1	0	1	rd	0	1	1	0	rs	d
	AND.L ERs, @(d:16,Rd,W)					0	1	0	1 0 0 1		1	1	1	0	rd	0	1	1	0	rs	d
	AND.L ERs, @(d:16,ERd,L)					0	1	0	1 0 0 1		1	1	1	1	rd	0	1	1	0	rs	d
	AND.L ERs, @(d:32,Rd,B)					0	1	0	1 0 0 1		1	1	0	1	rd	0	1	1	0	rs	d d
	AND.L ERs, @(d:32,Rd,W)					0	1	0	1 0 0 1		1	1	1	1	rd	0	1	1	0	rs	d d
	AND.L ERs, @(d:32,ERd,L)					0	1	0	1 0 0 1		1	1	1	1	rd	0	1	1	0	rs	d d
	AND.L ERs, @aa:16					0	1	0	1 0 0 1		0	1	0	0	rd	0	0	0	0	rs	a
	AND.L ERs, @aa:32					0	1	0	1 0 0 1		0	1	0	0	rd	0	1	0	0	rs	a a
	AND.L @ERs, ERd					0	1	0	1 0 1 0		0	0	0	0	rs	0	1	1	0	rd	
	AND.L @ERs+, ERd					0	1	0	1 0 1 0		1	0	0	0	rs	0	1	1	0	rd	
	AND.L @ERs-, ERd					0	1	0	1 0 1 0		1	0	1	0	rs	0	1	1	0	rd	
	AND.L @+ERs, ERd					0	1	0	1 0 1 0		1	0	0	1	rs	0	1	1	0	rd	
	AND.L @-ERs, ERd					0	1	0	1 0 1 0		1	0	1	1	rs	0	1	1	0	rd	
	AND.L @(d:2,ERs), ERd					0	1	0	1 0 1 0		0	0	d	d	rs	0	1	1	0	rd	
	AND.L @(d:16,ERs), ERd					0	1	0	1 0 1 0		1	1	0	0	rs	0	1	1	0	rd	d
	AND.L @(d:32,ERs), ERd					0	1	0	1 0 1 0		1	1	0	0	rs	0	1	1	0	rd	d d
	AND.L @(d:16,Rs,B), ERd					0	1	0	1 0 1 0		1	1	0	1	rs	0	1	1	0	rd	d
	AND.L @(d:16,Rs,W), ERd					0	1	0	1 0 1 0		1	1	1	0	rs	0	1	1	0	rd	d
	AND.L @(d:16,ERs,L), ERd					0	1	0	1 0 1 0		1	1	1	1	rs	0	1	1	0	rd	d
	AND.L @(d:32,Rs,B), ERd					0	1	0	1 0 1 0		1	1	0	1	rs	0	1	1	0	rd	d d
	AND.L @(d:32,Rs,W), ERd					0	1	0	1 0 1 0		1	1	1	1	rs	0	1	1	0	rd	d d
	AND.L @(d:32,ERs,L), ERd					0	1	0	1 0 1 0		1	1	1	1	rs	0	1	1	0	rd	d d
	AND.L @aa:16, ERd					0	1	0	1 0 1 0		0	1	0	0	rd	0	0	0	0	rs	a
	AND.L @aa:32, ERd					0	1	0	1 0 1 0		0	1	0	0	rd	0	1	1	0	rs	a a
AND.L @ERs, @ERd					0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	0	0	0
AND.L @ERs, @ERd+					0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	1	0
AND.L @ERs, @ERd-					0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	1	0
AND.L @ERs, @+ERd					0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	1	0

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
AND	AND.L @ERs, @ERd	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs, @(d:2,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs, @(d:16,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @ERs, @(d:32,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @ERs, @(d:16,Rd.B)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @ERs, @(d:16,Rd.W)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @ERs, @(d:16,ERd.L)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @ERs, @(d:32,Rd.B)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @ERs, @(d:32,Rd.W)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @ERs, @(d:32,ERd.L)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @ERs, @aa:16	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0	1 1 0	0 0 0 0	a
	AND.L @ERs, @aa:32	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0	1 1 0	0 0 0 0	a a
	AND.L @ERs+, @ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs+, @ERd+	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs+, @ERd-	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs+, @+ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs+, @-ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs+, @(d:2,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs+, @(d:16,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @ERs+, @(d:32,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @ERs+, @(d:16,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @ERs+, @(d:16,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @ERs+, @(d:16,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @ERs+, @(d:32,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @ERs+, @(d:32,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @ERs+, @(d:32,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @ERs+, @aa:16	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0	1 1 0	0 0 0 0	a
	AND.L @ERs+, @aa:32	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0	1 1 0	0 0 0 0	a a
	AND.L @ERs-, @ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs-, @ERd+	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs-, @ERd-	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @ERs-, @+ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
AND.L @ERs-, @-ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 1 0	0 0 0 0		
AND.L @ERs-, @(d:2,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 1 0	0 0 0 0		
AND.L @ERs-, @(d:16,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d	
AND.L @ERs-, @(d:32,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d	

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部						
		15	8	7	0	15	8	7	0		15	8	7	0							
AND	AND.L @ERs-,@(d:16,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	拡張部	15	1	1	0	1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @ERs-,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1	1	1	0	0	rd	0 1 1 0	0 0 0 0	d	
	AND.L @ERs-,@(d:16,ERd.L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1	1	1	1	0	rd	0 1 1 0	0 0 0 0	d	
	AND.L @ERs-,@(d:32,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1	1	0	1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.L @ERs-,@(d:32,Rd.W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1	1	1	1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.L @ERs-,@(d:32,ERd.L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1	1	1	1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.L @ERs-,@aa:16	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		0	1	0	0	0	rd	0 1 1 0	0 0 0 0	a	
	AND.L @ERs-,@aa:32	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		0	1	0	0	1	rd	0 1 1 0	0 0 0 0	a a	
	AND.L @+ERs,@ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		0	0	0	0	0	rd	0 1 1 0	0 0 0 0		
	AND.L @+ERs,@ERd+	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	0	0	0	0	rd	0 1 1 0	0 0 0 0		
	AND.L @+ERs,@ERd-	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	0	1	0	0	rd	0 1 1 0	0 0 0 0		
	AND.L @+ERs,@+ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	0	0	1	0	rd	0 1 1 0	0 0 0 0		
	AND.L @+ERs,@-ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	0	1	1	0	rd	0 1 1 0	0 0 0 0		
	AND.L @+ERs,@(d:2,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		0	0	d	d	0	rd	0 1 1 0	0 0 0 0		
	AND.L @+ERs,@(d:16,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	1	0	0	0	rd	0 1 1 0	0 0 0 0	d	
	AND.L @+ERs,@(d:32,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	1	0	1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.L @+ERs,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	1	0	1	0	rd	0 1 1 0	0 0 0 0	d	
	AND.L @+ERs,@(d:16,Rd.W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	1	1	0	0	rd	0 1 1 0	0 0 0 0	d	
	AND.L @+ERs,@(d:16,ERd.L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	1	1	1	0	rd	0 1 1 0	0 0 0 0	d	
	AND.L @+ERs,@(d:32,Rd.B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	1	0	1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.L @+ERs,@(d:32,Rd.W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	1	1	1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.L @+ERs,@(d:32,ERd.L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1	1	1	1	1	rd	0 1 1 0	0 0 0 0	d d	
	AND.L @+ERs,@aa:16	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		0	1	0	0	0	rd	0 1 1 0	0 0 0 0	a	
	AND.L @+ERs,@aa:32	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		0	1	0	0	1	rd	0 1 1 0	0 0 0 0	a a	
	AND.L @-ERs,@ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0	0	0	0	0	rd	0 1 1 0	0 0 0 0		
	AND.L @-ERs,@ERd+	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1	0	0	0	0	rd	0 1 1 0	0 0 0 0		
	AND.L @-ERs,@ERd-	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1	0	1	0	0	rd	0 1 1 0	0 0 0 0		
	AND.L @-ERs,@+ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1	0	0	1	0	rd	0 1 1 0	0 0 0 0		
	AND.L @-ERs,@-ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1	0	1	1	0	rd	0 1 1 0	0 0 0 0		
	AND.L @-ERs,@(d:2,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0	0	d	d	0	rd	0 1 1 0	0 0 0 0		
	AND.L @-ERs,@(d:16,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1	1	0	0	0	rd	0 1 1 0	0 0 0 0	d	
	AND.L @-ERs,@(d:32,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1	1	0	0	1	rd	0 1 1 0	0 0 0 0	d d	
AND.L @-ERs,@(d:16,Rd.B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1	1	0	1	0	rd	0 1 1 0	0 0 0 0	d		
AND.L @-ERs,@(d:16,Rd.W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1	1	1	0	0	rd	0 1 1 0	0 0 0 0	d		
AND.L @-ERs,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1	1	1	1	0	rd	0 1 1 0	0 0 0 0	d		
AND.L @-ERs,@(d:32,Rd.B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1	1	0	1	1	rd	0 1 1 0	0 0 0 0	d d		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
AND	AND.L @-ERs,@(d:32,Rd,W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 0	rd	0 1 1 0	0 0 0 0	d d
	AND.L @-ERs,@(d:32,ERd,L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @-ERs,@aa:16	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a
	AND.L @-ERs,@aa:32	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a
	AND.L @(d:2,ERs),@ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@ERd+	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@ERd-	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 0	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@+ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@-ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 0 d d	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@(d:16,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@(d:32,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	1	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@(d:16,Rd,B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@(d:16,Rd,W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@(d:16,ERd,L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@(d:32,Rd,B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	1	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@(d:32,Rd,W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	1	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@(d:32,ERd,L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	1	rd	0 1 1 0	0 0 0 0
	AND.L @(d:2,ERs),@aa:16	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a
	AND.L @(d:2,ERs),@aa:32	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a
	AND.L @(d:16,ERs),@ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@ERd+	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@ERd-	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@+ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@-ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@(d:2,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@(d:32,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@(d:16,Rd,B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@(d:16,Rd,W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@(d:16,ERd,L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0
	AND.L @(d:16,ERs),@(d:32,Rd,B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0
AND.L @(d:16,ERs),@(d:32,Rd,W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	
AND.L @(d:16,ERs),@(d:32,ERd,L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	
AND.L @(d:16,ERs),@aa:16	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
AND.L @(d:16,ERs),@aa:32	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																									
		15	8	7	0		15	8	7	0																										
AND	AND.L @(d:32,ERs),@ERd	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	0	0	0	0	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:32,ERs),@ERd+	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	0	0	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:32,ERs),@ERd-	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	1	0	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:32,ERs),@+ERd	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	0	1	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:32,ERs),@-ERd	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	1	1	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:32,ERs),@(d:2,ERd)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	0	0	d	d	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:32,ERs),@(d:16,ERd)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	0	0	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:32,ERs),@(d:32,ERd)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	0	0	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:32,ERs),@(d:16,Rd,B)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	1	0	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:32,ERs),@(d:16,Rd,W)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	0	0	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:32,ERs),@(d:16,ERd,L)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	1	0	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:32,ERs),@(d:32,Rd,B)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	1	1	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:32,ERs),@(d:32,Rd,W)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	0	1	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:32,ERs),@(d:32,ERd,L)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	1	1	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:32,ERs),@aa:16	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	0	1	0	0	0	0	0	0	1	1	0	0	0	0	a
	AND.L @(d:32,ERs),@aa:32	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	0	1	0	0	0	1	0	0	0	1	1	0	0	0	a
	AND.L @(d:16,Rs,B),@ERd	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			0	0	0	0	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:16,Rs,B),@ERd+	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	0	0	0	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:16,Rs,B),@ERd-	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	0	1	0	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:16,Rs,B),@+ERd	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	0	0	1	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:16,Rs,B),@-ERd	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	0	1	1	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:16,Rs,B),@(d:2,ERd)	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			0	0	d	d	0	rd	0	1	1	0	0	0	0	0	
	AND.L @(d:16,Rs,B),@(d:16,ERd)	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	1	0	0	0	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:16,Rs,B),@(d:32,ERd)	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	1	0	0	1	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:16,Rs,B),@(d:16,Rd,B)	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	1	0	1	0	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:16,Rs,B),@(d:16,Rd,W)	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	1	1	0	0	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:16,Rs,B),@(d:16,ERd,L)	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	1	1	1	0	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:16,Rs,B),@(d:32,Rd,B)	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	1	0	1	1	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:16,Rs,B),@(d:32,Rd,W)	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	1	1	0	1	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:16,Rs,B),@(d:32,ERd,L)	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			1	1	1	1	1	rd	0	1	1	0	0	0	0	0	d
	AND.L @(d:16,Rs,B),@aa:16	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			0	1	0	0	0	0	0	0	1	1	0	0	0	0	a
	AND.L @(d:16,Rs,B),@aa:32	0	1	0	0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d			0	1	0	0	0	0	0	0	1	1	0	0	0	0	a
	AND.L @(d:16,Rs,W),@ERd	0	1	0	0	0	1	1	0	6	F	0	rs	1	1	0	0	0	d			0	0	0	0	0	rd	0	1	1	0	0	0	0	0	
AND.L @(d:16,Rs,W),@ERd+	0	1	0	0	0	1	1	0	6	F	0	rs	1	1	0	0	0	d			1	0	0	0	0	rd	0	1	1	0	0	0	0	0		
AND.L @(d:16,Rs,W),@ERd-	0	1	0	0	0	1	1	0	6	F	0	rs	1	1	0	0	0	d			1	0	1	0	0	rd	0	1	1	0	0	0	0	0		
AND.L @(d:16,Rs,W),@+ERd	0	1	0	0	0	1	1	0	6	F	0	rs	1	1	0	0	0	d			1	0	0	1	0	rd	0	1	1	0	0	0	0	0		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0	拡張部	15	8	7	0			
AND	AND.L @(d:16,Rs,W),@-ERd	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:16,Rs,W),@(d:2,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:16,Rs,W),@(d:16,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @(d:16,Rs,W),@(d:32,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @(d:16,Rs,W),@(d:16,Rd,B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @(d:16,Rs,W),@(d:16,Rd,W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @(d:16,Rs,W),@(d:16,ERd,L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @(d:16,Rs,W),@(d:32,Rd,B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @(d:16,Rs,W),@(d:32,Rd,W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @(d:16,Rs,W),@(d:32,ERd,L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @(d:16,Rs,W),@aa:16	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.L @(d:16,Rs,W),@aa:32	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.L @(d:16,ERs,L),@ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:16,ERs,L),@ERd+	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:16,ERs,L),@ERd-	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:16,ERs,L),@+ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:16,ERs,L),@-ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:16,ERs,L),@(d:2,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:16,ERs,L),@(d:16,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @(d:16,ERs,L),@(d:32,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @(d:16,ERs,L),@(d:16,Rd,B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @(d:16,ERs,L),@(d:16,Rd,W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @(d:16,ERs,L),@(d:16,ERd,L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @(d:16,ERs,L),@(d:32,Rd,B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @(d:16,ERs,L),@(d:32,Rd,W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @(d:16,ERs,L),@(d:32,ERd,L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @(d:16,ERs,L),@aa:16	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.L @(d:16,ERs,L),@aa:32	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.L @(d:32,Rs,B),@ERd	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:32,Rs,B),@ERd+	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:32,Rs,B),@ERd-	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @(d:32,Rs,B),@+ERd	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
AND.L @(d:32,Rs,B),@-ERd	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 1 0	0 0 0 0		
AND.L @(d:32,Rs,B),@(d:2,ERd)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 1 0	0 0 0 0		
AND.L @(d:32,Rs,B),@(d:16,ERd)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d	
AND.L @(d:32,Rs,B),@(d:32,ERd)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部			
		15	8	7	0		15	8	7	0				
AND	AND.L @(d:32,Rs.B),@(d:16,Rd.B)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 1 1 0	0 0 0 0	d
	AND.L @(d:32,Rs.B),@(d:16,Rd.W)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 1 1 0	0 0 0 0	d
	AND.L @(d:32,Rs.B),@(d:16,ERd.L)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 1 1 0	0 0 0 0	d
	AND.L @(d:32,Rs.B),@(d:32,Rd.B)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 1 1 0	0 0 0 0	d d
	AND.L @(d:32,Rs.B),@(d:32,Rd.W)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 1 1 0	0 0 0 0	d d
	AND.L @(d:32,Rs.B),@(d:32,ERd.L)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 1 1 0	0 0 0 0	d d
	AND.L @(d:32,Rs.B),@aa:16	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a
	AND.L @(d:32,Rs.B),@aa:32	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a
	AND.L @(d:32,Rs.W),@ERd	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,Rs.W),@ERd+	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,Rs.W),@ERd-	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,Rs.W),@+ERd	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,Rs.W),@-ERd	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,Rs.W),@(d:2,ERd)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,Rs.W),@(d:16,ERd)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 1 1 0	0 0 0 0	d
	AND.L @(d:32,Rs.W),@(d:32,ERd)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 1 1 0	0 0 0 0	d d
	AND.L @(d:32,Rs.W),@(d:16,Rd.B)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 1 1 0	0 0 0 0	d
	AND.L @(d:32,Rs.W),@(d:16,Rd.W)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 1 1 0	0 0 0 0	d
	AND.L @(d:32,Rs.W),@(d:16,ERd.L)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 1 1 0	0 0 0 0	d
	AND.L @(d:32,Rs.W),@(d:32,Rd.B)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 1 1 0	0 0 0 0	d d
	AND.L @(d:32,Rs.W),@(d:32,Rd.W)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 1 1 0	0 0 0 0	d d
	AND.L @(d:32,Rs.W),@(d:32,ERd.L)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 1 1 0	0 0 0 0	d d
	AND.L @(d:32,Rs.W),@aa:16	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a
	AND.L @(d:32,Rs.W),@aa:32	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a
	AND.L @(d:32,ERs.L),@ERd	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,ERs.L),@ERd+	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,ERs.L),@ERd-	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,ERs.L),@+ERd	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,ERs.L),@-ERd	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,ERs.L),@(d:2,ERd)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 1 1 0	0 0 0 0	
	AND.L @(d:32,ERs.L),@(d:16,ERd)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 1 1 0	0 0 0 0	d
	AND.L @(d:32,ERs.L),@(d:32,ERd)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 1 1 0	0 0 0 0	d d
AND.L @(d:32,ERs.L),@(d:16,Rd.B)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 1 1 0	0 0 0 0	d	
AND.L @(d:32,ERs.L),@(d:16,Rd.W)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 1 1 0	0 0 0 0	d	
AND.L @(d:32,ERs.L),@(d:16,ERd.L)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 1 1 0	0 0 0 0	d	
AND.L @(d:32,ERs.L),@(d:32,Rd.B)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 1 1 0	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部						
		15	8	7	0		15	8	7	0							
AND	AND.L @(d:32,ERs.L),@(d:32,Rd,W)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	rd	0 1 1 0	0 0 0 0	d d	
	AND.L @(d:32,ERs.L),@(d:32,ERd.L)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	rd	0 1 1 0	0 0 0 0	d d	
	AND.L @(d:32,ERs.L),@aa:16	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.L @(d:32,ERs.L),@aa:32	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.L @aa:16,@ERd	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:16,@ERd+	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:16,@ERd-	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:16,@+ERd	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:16,@-ERd	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:16,@(d:2,ERd)	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:16,@(d:16,ERd)	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @aa:16,@(d:32,ERd)	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @aa:16,@(d:16,Rd,B)	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @aa:16,@(d:16,Rd,W)	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @aa:16,@(d:16,ERd.L)	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @aa:16,@(d:32,Rd,B)	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @aa:16,@(d:32,Rd,W)	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @aa:16,@(d:32,ERd.L)	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @aa:16,@aa:16	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a	
	AND.L @aa:16,@aa:32	0	1		0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a	
	AND.L @aa:32,@ERd	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:32,@ERd+	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:32,@ERd-	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 0	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:32,@+ERd	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 1	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:32,@-ERd	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 1	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:32,@(d:2,ERd)	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 d d	0	rd	0 1 1 0	0 0 0 0	
	AND.L @aa:32,@(d:16,ERd)	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @aa:32,@(d:32,ERd)	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	1	rd	0 1 1 0	0 0 0 0	d d
	AND.L @aa:32,@(d:16,Rd,B)	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @aa:32,@(d:16,Rd,W)	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @aa:32,@(d:16,ERd.L)	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	0	rd	0 1 1 0	0 0 0 0	d
	AND.L @aa:32,@(d:32,Rd,B)	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	1	rd	0 1 1 0	0 0 0 0	d d
AND.L @aa:32,@(d:32,Rd,W)	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	1	rd	0 1 1 0	0 0 0 0	d d	
AND.L @aa:32,@(d:32,ERd.L)	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	1	rd	0 1 1 0	0 0 0 0	d d	
AND.L @aa:32,@aa:16	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	0 0 0 0	0 1 1 0	0 0 0 0	a		
AND.L @aa:32,@aa:32	0	1		0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	1 0 0 0	0 1 1 0	0 0 0 0	a a		

命令	ニーモニック	opcode			EA	opcode			EA 拡張部	
		15	8	7		0	15	8		7
ANDC	ANDC #xx:8,CCR				拡張部	0	6	x x x x	x x x x	
	ANDC #xx:8,EXR		0	1		0	6	x x x x	x x x x	
BAND	BAND #xx:3,Rd					7	6	0 x x x	rd	
	BAND #xx:3,@ERd		7	C	0	rd	0 0 0 0	0 x x x	0 0 0 0	
	BAND #xx:3,@aa:8		7	E	a a a a	a a a a		0 x x x	0 0 0 0	
	BAND #xx:3,@aa:16		6	A	0 0 0 1	0 0 0 0	a	0 x x x	0 0 0 0	
	BAND #xx:3,@aa:32		6	A	0 0 1 1	0 0 0 0	a a	0 x x x	0 0 0 0	
Bcc	BRA d:8(BT d:8)					4	0 0 0 0	d d d d	d d d d	
	BRA d:16(BT d:16)					5	8	0 0 0 0	0 0 0 0	d
	BRN d:8(BF d:8)					4	0 0 0 1	d d d d	d d d d	
	BRN d:16(BF d:16)					5	8	0 0 0 1	0 0 0 0	d
	BHI d:8					4	0 0 1 0	d d d d	d d d d	
	BHI d:16					5	8	0 0 1 0	0 0 0 0	d
	BLS d:8					4	0 0 1 1	d d d d	d d d d	
	BLS d:16					5	8	0 0 1 1	0 0 0 0	d
	BCC d:8(BHS d:8)					4	0 1 0 0	d d d d	d d d d	
	BCC d:16(BHS d:16)					5	8	0 1 0 0	0 0 0 0	d
	BCS d:8(BLO d:8)					4	0 1 0 1	d d d d	d d d d	
	BCS d:16(BLO d:16)					5	8	0 1 0 1	0 0 0 0	d
	BNE d:8					4	0 1 1 0	d d d d	d d d d	
	BNE d:16					5	8	0 1 1 0	0 0 0 0	d
	BEQ d:8					4	0 1 1 1	d d d d	d d d d	
	BEQ d:16					5	8	0 1 1 1	0 0 0 0	d
	BVC d:8					4	1 0 0 0	d d d d	d d d d	
	BVC d:16					5	8	1 0 0 0	0 0 0 0	d
	BVS d:8					4	1 0 0 1	d d d d	d d d d	
	BVS d:16					5	8	1 0 0 1	0 0 0 0	d
	BPL d:8					4	1 0 1 0	d d d d	d d d d	
	BPL d:16					5	8	1 0 1 0	0 0 0 0	d
	BMI d:8					4	1 0 1 1	d d d d	d d d d	
	BMI d:16					5	8	1 0 1 1	0 0 0 0	d
	BGE d:8					4	1 1 0 0	d d d d	d d d d	
	BGE d:16					5	8	1 1 0 0	0 0 0 0	d
	BLT d:8					4	1 1 0 1	d d d d	d d d d	
	BLT d:16					5	8	1 1 0 1	0 0 0 0	d
	BGT d:8					4	1 1 1 0	d d d d	d d d d	

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部	
		15	8	7		0	15	8		7
Bcc	BGT d:16				拡張部	5	8	1 1 1 0	0 0 0 0	d
	BLE d:8					4	1 1 1 1	d d d d	d d d d	
	BLE d:16					5	8	1 1 1 1	0 0 0 0	d
BCLR	BCLR #xx:3,Rd					7	2	0 x x x	rd	
	BCLR #xx:3,@ERd		7	D	0	rd	0 0 0 0			
	BCLR #xx:3,@aa:8		7	F	a a a a	a a a a				
	BCLR #xx:3,@aa:16		6	A	0 0 0 1	1 0 0 0	a			
	BCLR #xx:3,@aa:32		6	A	0 0 1 1	1 0 0 0	a a			
	BCLR Rn,Rd					6	2	m	rd	
	BCLR Rn,@ERd		7	D	0	rd	0 0 0 0			
	BCLR Rn,@aa:8		7	F	a a a a	a a a a				
	BCLR Rn,@aa:16		6	A	0 0 0 1	1 0 0 0	a			
	BCLR Rn,@aa:32		6	A	0 0 1 1	1 0 0 0	a a			
BCLR/EQ	BCLR/EQ #xx:3,@ERd		7	D	0	rd	0 0 0 0			
	BCLR/EQ #xx:3,@aa:8		7	F	a a a a	a a a a				
	BCLR/EQ #xx:3,@aa:16		6	A	0 0 0 1	1 0 0 0	a			
BCLR/EQ	BCLR/EQ #xx:3,@aa:32		6	A	0 0 1 1	1 0 0 0	a a			
	BCLR/EQ Rn,@ERd		7	D	0	rd	0 0 0 0			
	BCLR/EQ Rn,@aa:8		7	F	a a a a	a a a a				
	BCLR/EQ Rn,@aa:16		6	A	0 0 0 1	1 0 0 0	a			
BCLR/EQ	BCLR/EQ Rn,@aa:32		6	A	0 0 1 1	1 0 0 0	a a			
	BCLR/NE #xx:3,@ERd		7	D	0	rd	0 0 0 0			
	BCLR/NE #xx:3,@aa:8		7	F	a a a a	a a a a				
	BCLR/NE #xx:3,@aa:16		6	A	0 0 0 1	1 0 0 0	a			
BCLR/NE	BCLR/NE #xx:3,@aa:32		6	A	0 0 1 1	1 0 0 0	a a			
	BCLR/NE Rn,@ERd		7	D	0	rd	0 0 0 0			
	BCLR/NE Rn,@aa:8		7	F	a a a a	a a a a				
	BCLR/NE Rn,@aa:16		6	A	0 0 0 1	1 0 0 0	a			
	BCLR/NE Rn,@aa:32		6	A	0 0 1 1	1 0 0 0	a a			
	BFLD #xx:8,@ERs,Rd		7	C	0	rs	0 0 0 0	F	rd	x x x x x x x x
	BFLD #xx:8,@aa:8,Rd		7	E	a a a a	a a a a		F	rd	x x x x x x x x
BFLD #xx:8,@aa:16,Rd		6	A	0 0 0 1	0 0 0 0	a		F	rd	x x x x x x x x
BFLD #xx:8,@aa:32,Rd		6	A	0 0 1 1	0 0 0 0	a a		F	rd	x x x x x x x x
BFST	BFST Rs,#xx:8,@ERd		7	D	0	rd	0 0 0 0	F	rs	x x x x x x x x
	BFST Rs,#xx:8,@aa:8		7	F	a a a a	a a a a		F	rs	x x x x x x x x
	BFST Rs,#xx:8,@aa:16		6	A	0 0 0 1	1 0 0 0	a		F	rs

命令	ニーモニック	opcode			opcode			EA 拡張部	opcode			EA 拡張部																
		15	8	7	0	15	8		7	0	15		8	7	0													
BFST	BFST Rr, #xx:8, @aa:32				6	A	0	0	1	1	1	0	0	0	0	a	a	F	rs	x	x	x	x	x	x	x	x	x
BIAND	BIAND #xx:3, Rd																	7	6	1	x	x	x	rd				
	BIAND #xx:3, @ERd				7	C	0	rd	0	0	0	0	0					7	6	1	x	x	x	0	0	0	0	0
	BIAND #xx:3, @aa:8				7	E	a	a	a	a	a	a	a					7	6	1	x	x	x	0	0	0	0	0
	BIAND #xx:3, @aa:16				6	A	0	0	0	1	0	0	0	0	a			7	6	1	x	x	x	0	0	0	0	0
	BIAND #xx:3, @aa:32				6	A	0	0	1	1	0	0	0	0	a	a		7	6	1	x	x	x	0	0	0	0	0
BILD	BILD #xx:3, Rd																	7	7	1	x	x	x	rd				
	BILD #xx:3, @ERd				7	C	0	rd	0	0	0	0	0					7	7	1	x	x	x	0	0	0	0	0
	BILD #xx:3, @aa:8				7	E	a	a	a	a	a	a	a					7	7	1	x	x	x	0	0	0	0	0
	BILD #xx:3, @aa:16				6	A	0	0	0	1	0	0	0	0	a			7	7	1	x	x	x	0	0	0	0	0
	BILD #xx:3, @aa:32				6	A	0	0	1	1	0	0	0	0	a	a		7	7	1	x	x	x	0	0	0	0	0
BIOR	BIOR #xx:3, Rd																	7	4	1	x	x	x	rd				
	BIOR #xx:3, @ERd				7	C	0	rd	0	0	0	0	0					7	4	1	x	x	x	0	0	0	0	0
	BIOR #xx:3, @aa:8				7	E	a	a	a	a	a	a	a					7	4	1	x	x	x	0	0	0	0	0
	BIOR #xx:3, @aa:16				6	A	0	0	0	1	0	0	0	0	a			7	4	1	x	x	x	0	0	0	0	0
	BIOR #xx:3, @aa:32				6	A	0	0	1	1	0	0	0	0	a	a		7	4	1	x	x	x	0	0	0	0	0
BIST	BIST #xx:3, Rd																	6	7	1	x	x	x	rd				
	BIST #xx:3, @ERd				7	D	0	rd	0	0	0	0	0					6	7	1	x	x	x	0	0	0	0	0
	BIST #xx:3, @aa:8				7	F	a	a	a	a	a	a	a					6	7	1	x	x	x	0	0	0	0	0
	BIST #xx:3, @aa:16				6	A	0	0	0	1	1	0	0	0	a			6	7	1	x	x	x	0	0	0	0	0
	BIST #xx:3, @aa:32				6	A	0	0	1	1	1	0	0	0	a	a		6	7	1	x	x	x	0	0	0	0	0
BISTZ	BISTZ #xx:3, @ERd				7	D	0	rd	0	0	0	0	0					6	7	1	x	x	x	0	1	1	1	1
	BISTZ #xx:3, @aa:8				7	F	a	a	a	a	a	a	a					6	7	1	x	x	x	0	1	1	1	1
	BISTZ #xx:3, @aa:16				6	A	0	0	0	1	1	0	0	0	a			6	7	1	x	x	x	0	1	1	1	1
	BISTZ #xx:3, @aa:32				6	A	0	0	1	1	1	0	0	0	a	a		6	7	1	x	x	x	0	1	1	1	1
BIXOR	BIXOR #xx:3, Rd																	7	5	1	x	x	x	rd				
	BIXOR #xx:3, @ERd				7	C	0	rd	0	0	0	0	0					7	5	1	x	x	x	0	0	0	0	0
	BIXOR #xx:3, @aa:8				7	E	a	a	a	a	a	a	a					7	5	1	x	x	x	0	0	0	0	0
	BIXOR #xx:3, @aa:16				6	A	0	0	0	1	0	0	0	0	a			7	5	1	x	x	x	0	0	0	0	0
	BIXOR #xx:3, @aa:32				6	A	0	0	1	1	0	0	0	0	a	a		7	5	1	x	x	x	0	0	0	0	0
BLD	BLD #xx:3, Rd																	7	7	0	x	x	x	rd				
	BLD #xx:3, @ERd				7	C	0	rd	0	0	0	0	0					7	7	0	x	x	x	0	0	0	0	0
	BLD #xx:3, @aa:8				7	E	a	a	a	a	a	a	a					7	7	0	x	x	x	0	0	0	0	0
	BLD #xx:3, @aa:16				6	A	0	0	0	1	0	0	0	0	a			7	7	0	x	x	x	0	0	0	0	0
	BLD #xx:3, @aa:32				6	A	0	0	1	1	0	0	0	0	a	a		7	7	0	x	x	x	0	0	0	0	0
BNOT	BNOT #xx:3, Rd																	7	1	0	x	x	x	rd				

2. 各命令の説明

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部											
		15	8	7		0	15	8		7	0									
BNOT	BNOT #xx:3,@ERd		7	D	0	rd	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	BNOT #xx:3,@aa:8		7	F	a	a	a	a	a	a	a	a	a	a	a	a	a	a	a	a
	BNOT #xx:3,@aa:16		6	A	0	0	0	1	1	0	0	0	0	a						
	BNOT #xx:3,@aa:32		6	A	0	0	1	1	1	0	0	0	0	a	a					
	BNOT Rn,Rd																			
	BNOT Rn,@ERd		7	D	0	rd	0	0	0	0	0	0	0							
	BNOT Rn,@aa:8		7	F	a	a	a	a	a	a	a	a	a							
	BNOT Rn,@aa:16		6	A	0	0	0	1	1	0	0	0	0	a						
	BNOT Rn,@aa:32		6	A	0	0	1	1	1	0	0	0	0	a	a					
BOR	BOR #xx:3,Rd																			
	BOR #xx:3,@ERd		7	C	0	rd	0	0	0	0	0	0								
	BOR #xx:3,@aa:8		7	E	a	a	a	a	a	a	a	a	a							
	BOR #xx:3,@aa:16		6	A	0	0	0	1	1	0	0	0	0	a						
	BOR #xx:3,@aa:32		6	A	0	0	1	1	1	0	0	0	0	a	a					
BRA	BRA Rn,B																			
	BRA Rn,W																			
	BRA ERn,L																			
BRA/BC	BRA/BC #xx:3,@ERs,d:8		7	C	0	rs	0	0	0	0	0	0								
	BRA/BC #xx:3,@aa:8,d:8		7	E	a	a	a	a	a	a	a	a								
BRA/BS	BRA/BC #xx:3,@aa:16,d:8		6	A	0	0	0	1	0	0	0	0	a							
	BRA/BC #xx:3,@aa:32,d:8		6	A	0	0	1	1	0	0	0	0	a	a						
	BRA/BS #xx:3,@ERs,d:8		7	C	0	rs	0	0	0	0	0	0								
	BRA/BS #xx:3,@aa:8,d:8		7	E	a	a	a	a	a	a	a	a								
	BRA/BS #xx:3,@aa:16,d:8		6	A	0	0	0	1	0	0	0	0	a							
	BRA/BS #xx:3,@aa:32,d:8		6	A	0	0	1	1	0	0	0	0	a	a						
	BRA/BC #xx:3,@ERs,d:16		7	C	0	rs	0	0	0	0	0	0								
	BRA/BC #xx:3,@aa:8,d:16		7	E	a	a	a	a	a	a	a	a								
	BRA/BC #xx:3,@aa:16,d:16		6	A	0	0	0	1	0	0	0	0	a							
	BRA/BC #xx:3,@aa:32,d:16		6	A	0	0	1	1	0	0	0	0	a	a						
	BRA/BS #xx:3,@ERs,d:16		7	C	0	rs	0	0	0	0	0	0								
	BRA/BS #xx:3,@aa:8,d:16		7	E	a	a	a	a	a	a	a	a								
	BRA/BS #xx:3,@aa:16,d:16		6	A	0	0	0	1	0	0	0	0	a							
	BRA/BS #xx:3,@aa:32,d:16		6	A	0	0	1	1	0	0	0	0	a	a						
	BRA/S	BRA/S d:8																		
BSET	BSET #xx:3,Rd																			
	BSET #xx:3,@ERd		7	D	0	rd	0	0	0	0	0	0								

命令	ニーモニック	opcode			EA	opcode			EA 拡張部													
		15	8	7		0	15	8		7	0											
BSET	BSET #xx:3,@aa:8		7	F	a	a	a	a	a	a	7	0	0	x	x	x	0	0	0	0		
	BSET #xx:3,@aa:16		6	A	0	0	0	0	1	1	0	0	0	0	0	x	x	x	0	0	0	0
	BSET #xx:3,@aa:32		6	A	0	0	0	1	1	1	0	0	0	0	0	x	x	x	0	0	0	0
	BSET Rn,Rd											6	0		r							
	BSET Rn,@ERd			7	D	0		rd		0	0	0	0	0								
	BSET Rn,@aa:8			7	F	a	a	a	a	a	a	6	0		r							
	BSET Rn,@aa:16			6	A	0	0	0	0	1	1	0	0	0								
	BSET Rn,@aa:32			6	A	0	0	0	1	1	1	0	0	0								
BSET/EQ	BSET/EQ #xx:3,@ERd		7	D	0		rd		0	0	0	0	0									
	BSET/EQ #xx:3,@aa:8		7	F	a	a	a	a	a	a	7	0	0	0	x	x	x	0	1	1	1	1
	BSET/EQ #xx:3,@aa:16		6	A	0	0	0	0	1	1	0	0	0	0								
	BSET/EQ #xx:3,@aa:32		6	A	0	0	0	1	1	1	0	0	0	0								
	BSET/EQ Rn,@ERd			7	D	0		rd		0	0	0	0	0								
	BSET/EQ Rn,@aa:8			7	F	a	a	a	a	a	a	6	0		r							
	BSET/EQ Rn,@aa:16			6	A	0	0	0	0	1	1	0	0	0								
	BSET/EQ Rn,@aa:32			6	A	0	0	0	1	1	1	0	0	0								
BSET/NE	BSET/NE #xx:3,@ERd		7	D	0		rd		0	0	0	0	0									
	BSET/NE #xx:3,@aa:8		7	F	a	a	a	a	a	a	7	0	0	0	x	x	x	0	1	1	1	0
	BSET/NE #xx:3,@aa:16		6	A	0	0	0	0	1	1	0	0	0	0								
	BSET/NE #xx:3,@aa:32		6	A	0	0	0	1	1	1	0	0	0	0								
	BSET/NE Rn,@ERd			7	D	0		rd		0	0	0	0	0								
	BSET/NE Rn,@aa:8			7	F	a	a	a	a	a	a	6	0		r							
	BSET/NE Rn,@aa:16			6	A	0	0	0	0	1	1	0	0	0								
	BSET/NE Rn,@aa:32			6	A	0	0	0	1	1	1	0	0	0								
BSR	BSR d:8											5	5	d	d	d	d	d	d	d	d	d
	BSR d:16											5	C	0	0	0	0	0	0	0	0	0
	BSR Rn,B											5	D	0		m						
	BSR Rn,W											5	D	0		m						
	BSR ERn,L											5	D	0		m						
	BSR/BC																					
BSR/BC	BSR/BC #xx:3,@ERs,d:16		7	C	0		rs		0	0	0	0	0									
	BSR/BC #xx:3,@aa:8,d:16		7	E	a	a	a	a	a	a	5	C	0	x	x	x	0	0	0	0	0	0
	BSR/BC #xx:3,@aa:16,d:16		6	A	0	0	0	0	1	0	0	0	0	0								
	BSR/BC #xx:3,@aa:32,d:16		6	A	0	0	0	1	1	0	0	0	0	0								
BSR/BS	BSR/BS #xx:3,@ERs,d:16		7	C	0		rs		0	0	0	0	0									
	BSR/BS #xx:3,@aa:8,d:16		7	E	a	a	a	a	a	a	5	C	1	x	x	x	0	0	0	0	0	0
	BSR/BS #xx:3,@aa:16,d:16		6	A	0	0	0	0	1	0	0	0	0	0								

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																				
		15	8	7	0		15	8	7	0																					
BSR/BS	BSR/BS #xx:3,@aa:32,d:16					6	A	0	0	1	1	0	0	0	0	0	a	a	5	C	1	x	x	x	0	0	0	0	0	d	
BST	BST #xx:3,Rd																		6	7	0	x	x	x	rd						
	BST #xx:3,@ERd					7	D	0	rd	0	0	0	0	0					6	7	0	x	x	x	0	0	0	0			
	BST #xx:3,@aa:8					7	F	a	a	a	a	a	a	a					6	7	0	x	x	x	0	0	0	0			
	BST #xx:3,@aa:16					6	A	0	0	0	1	1	0	0	0	a			6	7	0	x	x	x	0	0	0	0			
	BST #xx:3,@aa:32					6	A	0	0	1	1	1	0	0	0	a	a		6	7	0	x	x	x	0	0	0	0			
BSTZ	BSTZ #xx:3,@ERd					7	D	0	rd	0	0	0	0	0					6	7	0	x	x	x	0	1	1	1			
	BSTZ #xx:3,@aa:8					7	F	a	a	a	a	a	a	a					6	7	0	x	x	x	0	1	1	1			
	BSTZ #xx:3,@aa:16					6	A	0	0	0	1	1	0	0	0	a			6	7	0	x	x	x	0	1	1	1			
	BSTZ #xx:3,@aa:32					6	A	0	0	1	1	1	0	0	0	a	a		6	7	0	x	x	x	0	1	1	1			
	BTST	BTST #xx:3,Rd																		7	3	0	x	x	x	rd					
BTST	BTST #xx:3,@ERd					7	C	0	rd	0	0	0	0	0					7	3	0	x	x	x	0	0	0	0			
	BTST #xx:3,@aa:8					7	E	a	a	a	a	a	a	a					7	3	0	x	x	x	0	0	0	0			
	BTST #xx:3,@aa:16					6	A	0	0	0	1	0	0	0	0	a			7	3	0	x	x	x	0	0	0	0			
	BTST #xx:3,@aa:32					6	A	0	0	1	1	0	0	0	0	a	a		7	3	0	x	x	x	0	0	0	0			
	BTST Rn,Rd																		6	3		m		rd							
	BTST Rn,@ERd					7	C	0	rd	0	0	0	0	0					6	3		m		0	0	0	0				
	BTST Rn,@aa:8					7	E	a	a	a	a	a	a	a					6	3		m		0	0	0	0				
	BTST Rn,@aa:16					6	A	0	0	0	1	0	0	0	0	a			6	3		m		0	0	0	0				
	BTST Rn,@aa:32					6	A	0	0	1	1	0	0	0	0	a	a		6	3		m		0	0	0	0				
	BXOR	BXOR #xx:3,Rd																		7	5	0	x	x	x	rd					
BXOR #xx:3,@ERd						7	C	0	rd	0	0	0	0	0					7	5	0	x	x	x	0	0	0	0			
BXOR #xx:3,@aa:8						7	E	a	a	a	a	a	a	a					7	5	0	x	x	x	0	0	0	0			
BXOR #xx:3,@aa:16						6	A	0	0	0	1	0	0	0	0	a			7	5	0	x	x	x	0	0	0	0			
BXOR #xx:3,@aa:32						6	A	0	0	1	1	0	0	0	0	a	a		7	5	0	x	x	x	0	0	0	0			
CLRMAC	CLRMAC																		0	1	A		0	0	0	0					
CMP	CMP.B #xx:8,Rd																		A	rd	x	x	x	x	x	x	x				
	CMP.B #xx:8,@ERd					7	D	0	rd	0	0	0	0	0					A	0	0	0	0	x	x	x	x	x	x	x	
	CMP.B #xx:8,@ERd+	0	1	7	0	1	0	0	6	C	0	rd	1	0	0	0			A	0	0	0	0	x	x	x	x	x	x		
	CMP.B #xx:8,@ERd-	0	1	7	0	1	1	0	6	C	0	rd	1	0	0	0			A	0	0	0	0	x	x	x	x	x			
	CMP.B #xx:8,@+ERd	0	1	7	0	1	0	1	6	C	0	rd	1	0	0	0			A	0	0	0	0	x	x	x	x	x			
	CMP.B #xx:8,@-ERd	0	1	7	0	1	1	1	6	C	0	rd	1	0	0	0			A	0	0	0	0	x	x	x	x	x			
	CMP.B #xx:8,@(d:2,ERd)	0	1	7	0	1	d	d	6	8	0	rd	1	0	0	0			A	0	0	0	0	x	x	x	x	x			
	CMP.B #xx:8,@(d:16,ERd)	0	1	7	0	1	0	0	6	E	0	rd	1	0	0	0	d		A	0	0	0	0	x	x	x	x	x			
	CMP.B #xx:8,@(d:32,ERd)	7	8	0	rd	0	1	0	0	6	A	0	0	1	0	1	0	0	0	d	d	A	0	0	0	0	x	x	x	x	
	CMP.B #xx:8,@(d:16,Rd.B)	0	1	7	0	1	0	1	6	E	0	rd	1	0	0	0	d		A	0	0	0	0	x	x	x	x				

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
CMP	CMP.B #xc:8,@(d:16,Rd,W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	A	0 0 0 0	x x x x	x x x x	
	CMP.B #xc:8,@(d:16,ERd,L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	A	0 0 0 0	x x x x	x x x x	
	CMP.B #xc:8,@(d:32,Rd,B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	A	0 0 0 0	x x x x	x x x x	
	CMP.B #xc:8,@(d:32,Rd,W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	A	0 0 0 0	x x x x	x x x x	
	CMP.B #xc:8,@(d:32,ERd,L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	A	0 0 0 0	x x x x	x x x x	
	CMP.B #xc:8,@aa:8					7	F	a a a a	a a a a			A	0 0 0 0	x x x x	x x x x	
	CMP.B #xc:8,@aa:16					6	A	0 0 0 1	1 0 0 0	a		A	0 0 0 0	x x x x	x x x x	
	CMP.B #xc:8,@aa:32					6	A	0 0 1 1	1 0 0 0	a a		A	0 0 0 0	x x x x	x x x x	
	CMP.B Rs,Rd												1	C	rs	rd
	CMP.B Rs,@ERd					7	D	0	rd	0 0 0 0		1	C	rs	0 0 0 0	
	CMP.B Rs,@ERd+					0	1	7	1 0 0 1		1 0 0 0	0	rd	0 0 1 0	rs	
	CMP.B Rs,@ERd-					0	1	7	1 0 0 1		1 0 1 0	0	rd	0 0 1 0	rs	
	CMP.B Rs,@+ERd					0	1	7	1 0 0 1		1 0 0 1	0	rd	0 0 1 0	rs	
	CMP.B Rs,@-ERd					0	1	7	1 0 0 1		1 0 1 1	0	rd	0 0 1 0	rs	
	CMP.B Rs,@(d:2,ERd)					0	1	7	1 0 0 1		0 0 d d	0	rd	0 0 1 0	rs	
	CMP.B Rs,@(d:16,ERd)					0	1	7	1 0 0 1		1 1 0 0	0	rd	0 0 1 0	rs	d
	CMP.B Rs,@(d:32,ERd)					0	1	7	1 0 0 1		1 1 0 0	1	rd	0 0 1 0	rs	d d
	CMP.B Rs,@(d:16,Rd,B)					0	1	7	1 0 0 1		1 1 0 1	0	rd	0 0 1 0	rs	d
	CMP.B Rs,@(d:16,Rd,W)					0	1	7	1 0 0 1		1 1 1 0	0	rd	0 0 1 0	rs	d
	CMP.B Rs,@(d:16,ERd,L)					0	1	7	1 0 0 1		1 1 1 1	0	rd	0 0 1 0	rs	d
	CMP.B Rs,@(d:32,Rd,B)					0	1	7	1 0 0 1		1 1 0 1	1	rd	0 0 1 0	rs	d d
	CMP.B Rs,@(d:32,Rd,W)					0	1	7	1 0 0 1		1 1 1 0	1	rd	0 0 1 0	rs	d d
	CMP.B Rs,@(d:32,ERd,L)					0	1	7	1 0 0 1		1 1 1 1	1	rd	0 0 1 0	rs	d d
	CMP.B Rs,@aa:8					7	F	a a a a	a a a a			1	C	rs	0 0 0 0	
	CMP.B Rs,@aa:16					6	A	0 0 0 1	1 0 0 0	a		1	C	rs	0 0 0 0	
	CMP.B Rs,@aa:32					6	A	0 0 1 1	1 0 0 0	a a		1	C	rs	0 0 0 0	
	CMP.B @ERs,Rd					7	C	0	rs	0 0 0 0		1	C	0 0 0 0	rd	
	CMP.B @ERs+,Rd					0	1	7	1 0 1 0		1 0 0 0	0	rs	0 0 1 0	rd	
	CMP.B @ERs-,Rd					0	1	7	1 0 1 0		1 0 1 0	0	rs	0 0 1 0	rd	
	CMP.B @+ERs,Rd					0	1	7	1 0 1 0		1 0 0 1	0	rs	0 0 1 0	rd	
	CMP.B @-ERs,Rd					0	1	7	1 0 1 0		1 0 1 1	0	rs	0 0 1 0	rd	
	CMP.B @(d:2,ERs),Rd					0	1	7	1 0 1 0		0 0 d d	0	rs	0 0 1 0	rd	
CMP.B @(d:16,ERs),Rd					0	1	7	1 0 1 0		1 1 0 0	0	rs	0 0 1 0	rd	d	
CMP.B @(d:32,ERs),Rd					0	1	7	1 0 1 0		1 1 0 0	1	rs	0 0 1 0	rd	d d	
CMP.B @(d:16,Rs,B),Rd					0	1	7	1 0 1 0		1 1 0 1	0	rs	0 0 1 0	rd	d	
CMP.B @(d:16,Rs,W),Rd					0	1	7	1 0 1 0		1 1 1 0	0	rs	0 0 1 0	rd	d	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																					
		15	8	7	0		15	8	7	0																						
CMP	CMP.B @(d:16,ERs.L),Rd				0	1		7	1	0	1	0					1	1	1	1	0	rs	0	0	1	0	rd					
	CMP.B @(d:32,Rs.B),Rd				0	1		7	1	0	1	0					1	1	0	1	1	rs	0	0	1	0	rd	d	d			
	CMP.B @(d:32,Rs.W),Rd				0	1		7	1	0	1	0					1	1	1	0	1	rs	0	0	1	0	rd	d	d			
	CMP.B @(d:32,ERs.L),Rd				0	1		7	1	0	1	0					1	1	1	1	1	rs	0	0	1	0	rd	d	d			
	CMP.B @aa:8,Rd				7	E	a	a	a	a	a	a	a					1					C	0	0	0	0	rd				
	CMP.B @aa:16,Rd				6	A	0	0	0	1	0	0	0	0	a					1					C	0	0	0	0	rd		
	CMP.B @aa:32,Rd				6	A	0	0	1	1	0	0	0	0	a	a				1					C	0	0	0	0	rd		
	CMP.B @ERs,@ERd				7	C	0	rs	0	1	0	1					0	0	0	0	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@ERd+				7	C	0	rs	0	1	0	1					1	0	0	0	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@ERd-				7	C	0	rs	0	1	0	1					1	0	1	0	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@+ERd				7	C	0	rs	0	1	0	1					1	0	0	1	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@-ERd				7	C	0	rs	0	1	0	1					1	0	1	1	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@(d:2,ERd)				7	C	0	rs	0	1	0	1					0	0	d	d	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@(d:16,ERd)				7	C	0	rs	0	1	0	1					1	1	0	0	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@(d:32,ERd)				7	C	0	rs	0	1	0	1					1	1	0	0	1	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@(d:16,Rd.B)				7	C	0	rs	0	1	0	1					1	1	0	1	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@(d:16,Rd.W)				7	C	0	rs	0	1	0	1					1	1	1	0	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@(d:16,ERd.L)				7	C	0	rs	0	1	0	1					1	1	1	1	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@(d:32,Rd.B)				7	C	0	rs	0	1	0	1					1	1	0	1	1	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@(d:32,Rd.W)				7	C	0	rs	0	1	0	1					1	1	1	0	1	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@(d:32,ERd.L)				7	C	0	rs	0	1	0	1					1	1	1	1	1	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@aa:16				7	C	0	rs	0	1	0	1					0	1	0	0	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs,@aa:32				7	C	0	rs	0	1	0	1					0	1	0	0	1	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs+,@ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	0	0	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs+,@ERd+	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	0	0	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs+,@ERd-	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	1	0	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs+,@+ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	0	1	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs+,@-ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	1	1	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs+,@(d:2,ERd)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	d	d	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs+,@(d:16,ERd)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	0	0	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs+,@(d:32,ERd)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	0	1	rd	0	0	1	0	0	0	0	0		
	CMP.B @ERs+,@(d:16,Rd.B)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	1	0	rd	0	0	1	0	0	0	0	0		
CMP.B @ERs+,@(d:16,Rd.W)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	1	0	0	rd	0	0	1	0	0	0	0	0			
CMP.B @ERs+,@(d:16,ERd.L)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	1	1	0	rd	0	0	1	0	0	0	0	0			
CMP.B @ERs+,@(d:32,Rd.B)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	1	1	rd	0	0	1	0	0	0	0	0			
CMP.B @ERs+,@(d:32,Rd.W)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	1	0	1	rd	0	0	1	0	0	0	0	0			

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
CMP	CMP.B @ERs+, @(d:32,ERd.L)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @ERs+, @aa:16	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.B @ERs+, @aa:32	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.B @ERs-, @ERd	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @ERs-, @ERd+	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @ERs-, @ERd-	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @ERs-, @+ERd	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @ERs-, @-ERd	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @ERs-, @(d:2,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @ERs-, @(d:16,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @ERs-, @(d:32,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @ERs-, @(d:16,Rd.B)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @ERs-, @(d:16,Rd.W)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @ERs-, @(d:16,ERd.L)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @ERs-, @(d:32,Rd.B)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @ERs-, @(d:32,Rd.W)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @ERs-, @(d:32,ERd.L)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @ERs-, @aa:16	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.B @ERs-, @aa:32	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.B @+ERs, @ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @+ERs, @ERd+	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @+ERs, @ERd-	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @+ERs, @+ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @+ERs, @-ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @+ERs, @(d:2,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @+ERs, @(d:16,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @+ERs, @(d:32,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @+ERs, @(d:16,Rd.B)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @+ERs, @(d:16,Rd.W)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @+ERs, @(d:16,ERd.L)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @+ERs, @(d:32,Rd.B)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @+ERs, @(d:32,Rd.W)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
CMP.B @+ERs, @(d:32,ERd.L)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d	
CMP.B @+ERs, @aa:16	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	a	
CMP.B @+ERs, @aa:32	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	a a	
CMP.B @-ERs, @ERd	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 1 0	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode						opcode	EA 拡張部	opcode						EA 拡張部
		15	8	7	0	15	8			7	0	15	8	7	0	
CMP	CMP.B @-ERs, @ERd+	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @-ERs, @ERd-	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @-ERs, @+ERd	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @-ERs, @-ERd	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @-ERs, @(d:2,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @-ERs, @(d:16,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @-ERs, @(d:32,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @-ERs, @(d:16,Rd.B)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @-ERs, @(d:16,Rd.W)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @-ERs, @(d:16,ERd.L)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @-ERs, @(d:32,Rd.B)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @-ERs, @(d:32,Rd.W)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @-ERs, @(d:32,ERd.L)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @-ERs, @aa:16	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.B @-ERs, @aa:32	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.B @(d:2,ERs), @ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:2,ERs), @ERd+	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:2,ERs), @ERd-	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:2,ERs), @+ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:2,ERs), @-ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:2,ERs), @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:2,ERs), @(d:16,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:2,ERs), @(d:32,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:2,ERs), @(d:16,Rd.B)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:2,ERs), @(d:16,Rd.W)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:2,ERs), @(d:16,ERd.L)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:2,ERs), @(d:32,Rd.B)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:2,ERs), @(d:32,Rd.W)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:2,ERs), @(d:32,ERd.L)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:2,ERs), @aa:16	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.B @(d:2,ERs), @aa:32	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
CMP.B @(d:16,ERs), @ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d 0 0 0 0	0	rd	0 0 1 0	0 0 0 0		
CMP.B @(d:16,ERs), @ERd+	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d 1 0 0 0	0	rd	0 0 1 0	0 0 0 0		
CMP.B @(d:16,ERs), @ERd-	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d 1 0 1 0	0	rd	0 0 1 0	0 0 0 0		
CMP.B @(d:16,ERs), @+ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d 1 0 0 1	0	rd	0 0 1 0	0 0 0 0		
CMP.B @(d:16,ERs), @-ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d 1 0 1 1	0	rd	0 0 1 0	0 0 0 0		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
CMP	CMP.B @(d:16,ERs),@(d:2,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:16,ERs),@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:16,ERs),@(d:32,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:16,ERs),@(d:16,Rd.B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:16,ERs),@(d:16,Rd.W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:16,ERs),@(d:16,ERd.L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:16,ERs),@(d:32,Rd.B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:16,ERs),@(d:32,Rd.W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:16,ERs),@(d:32,ERd.L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:16,ERs),@aa:16	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.B @(d:16,ERs),@aa:32	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.B @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:32,ERs),@(d:16,Rd.B)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:32,ERs),@(d:16,Rd.W)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:32,ERs),@(d:16,ERd.L)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:32,ERs),@(d:32,Rd.B)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:32,ERs),@(d:32,Rd.W)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:32,ERs),@(d:32,ERd.L)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.B @(d:32,ERs),@aa:32	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.B @(d:16,Rs.B),@ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:16,Rs.B),@ERd+	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:16,Rs.B),@ERd-	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:16,Rs.B),@+ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:16,Rs.B),@-ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
CMP.B @(d:16,Rs.B),@(d:2,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 0	0 0 0 0		
CMP.B @(d:16,Rs.B),@(d:16,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d	
CMP.B @(d:16,Rs.B),@(d:32,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d	
CMP.B @(d:16,Rs.B),@(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部								
		15	8	7	0		15	8	7	0									
CMP	CMP.B @(d:16, Rs.B), @(d:16, Rd.W)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	0	d	
	CMP.B @(d:16, Rs.B), @(d:16, ERd.L)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	0	d	
	CMP.B @(d:16, Rs.B), @(d:32, Rd.B)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	0	d d	
	CMP.B @(d:16, Rs.B), @(d:32, Rd.W)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	0	d d	
	CMP.B @(d:16, Rs.B), @(d:32, ERd.L)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	0	d d	
	CMP.B @(d:16, Rs.B), @aa:16	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	0	a	
	CMP.B @(d:16, Rs.B), @aa:32	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	0	a a	
	CMP.B @(d:16, Rs.W), @ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, Rs.W), @ERd+	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, Rs.W), @ERd-	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, Rs.W), @+ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, Rs.W), @-ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, Rs.W), @(d:2, ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 0 d	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, Rs.W), @(d:16, ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	0	d	
	CMP.B @(d:16, Rs.W), @(d:32, ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	0	d d	
	CMP.B @(d:16, Rs.W), @(d:16, Rd.B)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	0	d	
	CMP.B @(d:16, Rs.W), @(d:16, Rd.W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	0	d	
	CMP.B @(d:16, Rs.W), @(d:16, ERd.L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	0	d	
	CMP.B @(d:16, Rs.W), @(d:32, Rd.B)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	0	d d	
	CMP.B @(d:16, Rs.W), @(d:32, Rd.W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	0	d d	
	CMP.B @(d:16, Rs.W), @(d:32, ERd.L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	0	d d	
	CMP.B @(d:16, Rs.W), @aa:16	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	0	a	
	CMP.B @(d:16, Rs.W), @aa:32	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	0	a a	
	CMP.B @(d:16, ERs.L), @ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, ERs.L), @ERd+	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, ERs.L), @ERd-	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, ERs.L), @+ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, ERs.L), @-ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	0		
	CMP.B @(d:16, ERs.L), @(d:2, ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 d	d	0	rd	0 0 1 0	0 0 0 0	0	
	CMP.B @(d:16, ERs.L), @(d:16, ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	0	d	
	CMP.B @(d:16, ERs.L), @(d:32, ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	0	d d	
	CMP.B @(d:16, ERs.L), @(d:16, Rd.B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	0	d	
CMP.B @(d:16, ERs.L), @(d:16, Rd.W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	0	d		
CMP.B @(d:16, ERs.L), @(d:16, ERd.L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	0	d		
CMP.B @(d:16, ERs.L), @(d:32, Rd.B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	0	d d		
CMP.B @(d:16, ERs.L), @(d:32, Rd.W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	0	d d		

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0	拡張部	15	8	7	0		
CMP	CMP.B @(d:16,ERs.L),@(d:32,ERd.L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:16,ERs.L),@aa:16	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.B @(d:16,ERs.L),@aa:32	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.B @(d:32,Rs.B),@ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@ERd+	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@ERd-	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@+ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@-ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@(d:32,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@(d:16,Rd.B)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@(d:16,Rd.W)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@(d:16,ERd.L)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@(d:32,Rd.B)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@(d:32,Rd.W)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@(d:32,ERd.L)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.B),@aa:16	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.B @(d:32,Rs.B),@aa:32	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.B @(d:32,Rs.W),@ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.W),@ERd+	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.W),@ERd-	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.W),@+ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.W),@-ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.W),@(d:2,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.W),@(d:16,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0
	CMP.B @(d:32,Rs.W),@(d:32,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0
CMP.B @(d:32,Rs.W),@(d:16,Rd.B)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	
CMP.B @(d:32,Rs.W),@(d:16,Rd.W)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	
CMP.B @(d:32,Rs.W),@(d:16,ERd.L)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	
CMP.B @(d:32,Rs.W),@(d:32,Rd.B)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	
CMP.B @(d:32,Rs.W),@(d:32,Rd.W)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	
CMP.B @(d:32,Rs.W),@(d:32,ERd.L)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	
CMP.B @(d:32,Rs.W),@aa:16	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
CMP.B @(d:32,Rs.W),@aa:32	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	

2. 各命令の説明

命令	ニーモニック	opcode						EA 拡張部	opcode						EA 拡張部		
		15	8	7	0	15	8		7	0	15	8	7	0			
CMP	CMP.B @(d:32,ERs.L),@ERd	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs.L),@ERd+	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs.L),@ERd-	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs.L),@+ERd	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs.L),@-ERd	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs.L),@(d:2,ERd)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @(d:32,ERs.L),@(d:16,ERd)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:32,ERs.L),@(d:32,ERd)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:32,ERs.L),@(d:16,Rd.B)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:32,ERs.L),@(d:16,Rd.W)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:32,ERs.L),@(d:16,ERd.L)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @(d:32,ERs.L),@(d:32,Rd.B)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:32,ERs.L),@(d:32,Rd.W)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:32,ERs.L),@(d:32,ERd.L)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @(d:32,ERs.L),@aa:16	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.B @(d:32,ERs.L),@aa:32	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.B @aa:16,@ERd						6	A	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @aa:16,@ERd+						6	A	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @aa:16,@ERd-						6	A	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @aa:16,@+ERd						6	A	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @aa:16,@-ERd						6	A	0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @aa:16,@(d:2,ERd)						6	A	0 0 0 1	0 1 0 1	a	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.B @aa:16,@(d:16,ERd)						6	A	0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @aa:16,@(d:32,ERd)						6	A	0 0 0 1	0 1 0 1	a	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @aa:16,@(d:16,Rd.B)						6	A	0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @aa:16,@(d:16,Rd.W)						6	A	0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @aa:16,@(d:16,ERd.L)						6	A	0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.B @aa:16,@(d:32,Rd.B)						6	A	0 0 0 1	0 1 0 1	a	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @aa:16,@(d:32,Rd.W)						6	A	0 0 0 1	0 1 0 1	a	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @aa:16,@(d:32,ERd.L)						6	A	0 0 0 1	0 1 0 1	a	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.B @aa:16,@aa:16						6	A	0 0 0 1	0 1 0 1	a	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.B @aa:16,@aa:32						6	A	0 0 0 1	0 1 0 1	a	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
CMP.B @aa:32,@ERd						6	A	0 0 1 1	0 1 0 1	a a	0 0 0 0	0	rd	0 0 1 0	0 0 0 0		
CMP.B @aa:32,@ERd+						6	A	0 0 1 1	0 1 0 1	a a	1 0 0 0	0	rd	0 0 1 0	0 0 0 0		
CMP.B @aa:32,@ERd-						6	A	0 0 1 1	0 1 0 1	a a	1 0 1 0	0	rd	0 0 1 0	0 0 0 0		
CMP.B @aa:32,@+ERd						6	A	0 0 1 1	0 1 0 1	a a	1 0 0 1	0	rd	0 0 1 0	0 0 0 0		

命令	ニーモニック	opcode			EA	opcode			EA 拡張部					
		15	8	7		0	15	8		7	0			
CMP	CMP.B @aa:32,@-ERd		6	A	0 0 1 1	0 1 0 1	a a	1 0 1 1	0	rd	0 0 1 0	0 0 0 0		
	CMP.B @aa:32,@(d:2,ERd)		6	A	0 0 1 1	0 1 0 1	a a	0 0 d d	0	rd	0 0 1 0	0 0 0 0		
	CMP.B @aa:32,@(d:16,ERd)		6	A	0 0 1 1	0 1 0 1	a a	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.B @aa:32,@(d:32,ERd)		6	A	0 0 1 1	0 1 0 1	a a	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.B @aa:32,@(d:16,Rd.B)		6	A	0 0 1 1	0 1 0 1	a a	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.B @aa:32,@(d:16,Rd.W)		6	A	0 0 1 1	0 1 0 1	a a	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.B @aa:32,@(d:16,ERd.L)		6	A	0 0 1 1	0 1 0 1	a a	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.B @aa:32,@(d:32,Rd.B)		6	A	0 0 1 1	0 1 0 1	a a	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.B @aa:32,@(d:32,Rd.W)		6	A	0 0 1 1	0 1 0 1	a a	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.B @aa:32,@(d:32,ERd.L)		6	A	0 0 1 1	0 1 0 1	a a	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.B @aa:32,@aa:16		6	A	0 0 1 1	0 1 0 1	a a	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a		
	CMP.B @aa:32,@aa:32		6	A	0 0 1 1	0 1 0 1	a a	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a		
	CMP.W #xx:3,Rd								1	F	0 x x x	rd		
	CMP.W #xx:16,Rd								7	9	0 0 1 0	rd	x	
	CMP.W #xx:3,@ERd		7	D	1	rd	0 0 0 0		1	F	0 x x x	0 0 0 0		
	CMP.W #xx:3,@aa:16		6	B	0 0 0 1	1 0 0 0	a		1	F	0 x x x	0 0 0 0		
	CMP.W #xx:3,@aa:32		6	B	0 0 1 1	1 0 0 0	a a	1		F	0 x x x	0 0 0 0		
	CMP.W #xx:16,@ERd		0	1	5	1 1 1 0			0 0 0 0	0	rd	0 0 1 0	0 0 0 0	x
	CMP.W #xx:16,@ERd+		0	1	5	1 1 1 0			1 0 0 0	0	rd	0 0 1 0	0 0 0 0	x
	CMP.W #xx:16,@ERd-		0	1	5	1 1 1 0			1 0 1 0	0	rd	0 0 1 0	0 0 0 0	x
	CMP.W #xx:16,@+ERd		0	1	5	1 1 1 0			1 0 0 1	0	rd	0 0 1 0	0 0 0 0	x
	CMP.W #xx:16,@-ERd		0	1	5	1 1 1 0			1 0 1 1	0	rd	0 0 1 0	0 0 0 0	x
	CMP.W #xx:16,@(d:2,ERd)		0	1	5	1 1 1 0			0 0 d d	0	rd	0 0 1 0	0 0 0 0	x
	CMP.W #xx:16,@(d:16,ERd)		0	1	5	1 1 1 0			1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d x
	CMP.W #xx:16,@(d:32,ERd)		0	1	5	1 1 1 0			1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d x
	CMP.W #xx:16,@(d:16,Rd.B)		0	1	5	1 1 1 0			1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d x
	CMP.W #xx:16,@(d:16,Rd.W)		0	1	5	1 1 1 0			1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d x
	CMP.W #xx:16,@(d:16,ERd.L)		0	1	5	1 1 1 0			1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d x
	CMP.W #xx:16,@(d:32,Rd.B)		0	1	5	1 1 1 0			1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d x
	CMP.W #xx:16,@(d:32,Rd.W)		0	1	5	1 1 1 0			1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d x
	CMP.W #xx:16,@(d:32,ERd.L)		0	1	5	1 1 1 0			1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d x
	CMP.W #xx:16,@aa:16		0	1	5	1 1 1 0			0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a x	
CMP.W #xx:16,@aa:32		0	1	5	1 1 1 0			0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a x		
CMP.W Rs,Rd								1	D	rs	rd			
CMP.W Rs,@ERd		7	D	1	rd	0 0 0 0		1	D	rs	0 0 0 0			
CMP.W Rs,@ERd+		0	1	5	1 0 0 1			1 0 0 0	0	rd	0 0 1 0	rs		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部													
		15	8	7	0		15	8	7	0														
CMP	CMP.W Rs, @ERd-	0	1	5	1 0 0 1		1	0	1	0	0	rd	0	0	1	0	rs							
	CMP.W Rs, @+ERd	0	1	5	1 0 0 1		1	0	0	1	0	rd	0	0	1	0	rs							
	CMP.W Rs, @-ERd	0	1	5	1 0 0 1		1	0	1	1	0	rd	0	0	1	0	rs							
	CMP.W Rs, @(d:2,ERd)	0	1	5	1 0 0 1		0	0	d	d	0	rd	0	0	1	0	rs							
	CMP.W Rs, @(d:16,ERd)	0	1	5	1 0 0 1		1	1	0	0	0	rd	0	0	1	0	rs	d						
	CMP.W Rs, @(d:32,ERd)	0	1	5	1 0 0 1		1	1	0	0	1	rd	0	0	1	0	rs	d d						
	CMP.W Rs, @(d:16,Rd,B)	0	1	5	1 0 0 1		1	1	0	1	0	rd	0	0	1	0	rs	d						
	CMP.W Rs, @(d:16,Rd,W)	0	1	5	1 0 0 1		1	1	1	0	0	rd	0	0	1	0	rs	d						
	CMP.W Rs, @(d:16,ERd,L)	0	1	5	1 0 0 1		1	1	1	1	0	rd	0	0	1	0	rs	d						
	CMP.W Rs, @(d:32,Rd,B)	0	1	5	1 0 0 1		1	1	0	1		rd	0	0	1	0	rs	d d						
	CMP.W Rs, @(d:32,Rd,W)	0	1	5	1 0 0 1		1	1	1	0	1	rd	0	0	1	0	rs	d d						
	CMP.W Rs, @(d:32,ERd,L)	0	1	5	1 0 0 1		1	1	1	1	1	rd	0	0	1	0	rs	d d						
	CMP.W Rs, @aa:16	6	B	0	0	0	1	1	0	0	0	a		1	D		rs	0	0	0	0			
	CMP.W Rs, @aa:32	6	B	0	0	1	1	1	0	0	0	a a		1	D		rs	0	0	0	0			
	CMP.W @ERs,Rd	7	C	1	rs	0	0	0	0	0			1	D		0	0	0	0	rd				
	CMP.W @ERs+,Rd	0	1	5	1 0 1 0		1	0	0	0	0	rs	0	0	1	0	rd							
	CMP.W @ERs-,Rd	0	1	5	1 0 1 0		1	0	1	0	0	rs	0	0	1	0	rd							
	CMP.W @+ERs,Rd	0	1	5	1 0 1 0		1	0	0	1	0	rs	0	0	1	0	rd							
	CMP.W @-ERs,Rd	0	1	5	1 0 1 0		1	0	1	1	0	rs	0	0	1	0	rd							
	CMP.W @(d:2,ERs),Rd	0	1	5	1 0 1 0		0	0	d	d	0	rs	0	0	1	0	rd							
	CMP.W @(d:16,ERs),Rd	0	1	5	1 0 1 0		1	1	0	0	0	rs	0	0	1	0	rd	d						
	CMP.W @(d:32,ERs),Rd	0	1	5	1 0 1 0		1	1	0	0	1	rs	0	0	1	0	rd	d d						
	CMP.W @(d:16,Rs,B),Rd	0	1	5	1 0 1 0		1	1	0	1	0	rs	0	0	1	0	rd	d						
	CMP.W @(d:16,Rs,W),Rd	0	1	5	1 0 1 0		1	1	1	0	0	rs	0	0	1	0	rd	d						
	CMP.W @(d:16,ERs,L),Rd	0	1	5	1 0 1 0		1	1	1	1	0	rs	0	0	1	0	rd	d						
	CMP.W @(d:32,Rs,B),Rd	0	1	5	1 0 1 0		1	1	0	1	1	rs	0	0	1	0	rd	d d						
	CMP.W @(d:32,Rs,W),Rd	0	1	5	1 0 1 0		1	1	1	0	1	rs	0	0	1	0	rd	d d						
	CMP.W @(d:32,ERs,L),Rd	0	1	5	1 0 1 0		1	1	1	1	1	rs	0	0	1	0	rd	d d						
	CMP.W @aa:16,Rd	6	B	0	0	0	1	0	0	0	0	a		1	D		rd							
	CMP.W @aa:32,Rd	6	B	0	0	1	1	0	0	0	0	a a		1	D		rd							
	CMP.W @ERs, @ERd	7	C	1	rs	0	1	0	1				0	0	0	0	rd	0	0	1	0	0	0	0
	CMP.W @ERs, @ERd+	7	C	1	rs	0	1	0	1				1	0	0	0	rd	0	0	1	0	0	0	0
CMP.W @ERs, @ERd-	7	C	1	rs	0	1	0	1				1	0	1	0	rd	0	0	1	0	0	0	0	
CMP.W @ERs, @+ERd	7	C	1	rs	0	1	0	1				1	0	0	1	rd	0	0	1	0	0	0	0	
CMP.W @ERs, @-ERd	7	C	1	rs	0	1	0	1				1	0	1	1	rd	0	0	1	0	0	0	0	
CMP.W @ERs, @(d:2,ERd)	7	C	1	rs	0	1	0	1				0	0	d	d	rd	0	0	1	0	0	0	0	

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部																				
		15	8	7	0				15	8	7	0		15	8	7	0																
CMP	CMP.W @ERs, @(d:16,ERd)				7	C	1	rs	0	1	0	1				1	1	0	0	rd	0	0	1	0	0	0	0	0	0	0	d		
	CMP.W @ERs, @(d:32,ERd)				7	C	1	rs	0	1	0	1				1	1	0	0	1	rd	0	0	1	0	0	0	0	0	0	0	d	
	CMP.W @ERs, @(d:16,Rd.B)				7	C	1	rs	0	1	0	1				1	1	0	1	0	rd	0	0	1	0	0	0	0	0	0	0	d	
	CMP.W @ERs, @(d:16,Rd.W)				7	C	1	rs	0	1	0	1				1	1	1	0	0	rd	0	0	1	0	0	0	0	0	0	0	d	
	CMP.W @ERs, @(d:16,ERd.L)				7	C	1	rs	0	1	0	1				1	1	1	1	0	rd	0	0	1	0	0	0	0	0	0	0	d	
	CMP.W @ERs, @(d:32,Rd.B)				7	C	1	rs	0	1	0	1				1	1	0	1	1	rd	0	0	1	0	0	0	0	0	0	0	d	
	CMP.W @ERs, @(d:32,Rd.W)				7	C	1	rs	0	1	0	1				1	1	1	0	1	rd	0	0	1	0	0	0	0	0	0	0	d	
	CMP.W @ERs, @(d:32,ERd.L)				7	C	1	rs	0	1	0	1				1	1	1	1	1	rd	0	0	1	0	0	0	0	0	0	0	d	
	CMP.W @ERs, @aa:16				7	C	1	rs	0	1	0	1				0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	a		
	CMP.W @ERs, @aa:32				7	C	1	rs	0	1	0	1				0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	a		
	CMP.W @ERs+, @ERd	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				0	0	0	0	0	rd	0	0	1	0	0	0	0	
	CMP.W @ERs+, @ERd+	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	0	0	0	0	rd	0	0	1	0	0	0	0	
	CMP.W @ERs+, @ERd-	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	0	1	0	0	rd	0	0	1	0	0	0	0	
	CMP.W @ERs+, @+ERd	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	0	0	1	0	rd	0	0	1	0	0	0	0	
	CMP.W @ERs+, @-ERd	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	0	1	1	0	rd	0	0	1	0	0	0	0	
	CMP.W @ERs+, @(d:2,ERd)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				0	0	d	d	0	rd	0	0	1	0	0	0	0	
	CMP.W @ERs+, @(d:16,ERd)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	1	0	0	0	rd	0	0	1	0	0	0	0	d
	CMP.W @ERs+, @(d:32,ERd)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	1	0	0	1	rd	0	0	1	0	0	0	0	d
	CMP.W @ERs+, @(d:16,Rd.B)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	1	0	1	0	rd	0	0	1	0	0	0	0	d
	CMP.W @ERs+, @(d:16,Rd.W)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	1	1	0	0	rd	0	0	1	0	0	0	0	d
	CMP.W @ERs+, @(d:16,ERd.L)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	1	1	1	0	rd	0	0	1	0	0	0	0	d
	CMP.W @ERs+, @(d:32,Rd.B)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	1	0	1	1	rd	0	0	1	0	0	0	0	d
	CMP.W @ERs+, @(d:32,Rd.W)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	1	1	0	1	rd	0	0	1	0	0	0	0	d
	CMP.W @ERs+, @(d:32,ERd.L)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				1	1	1	1	1	rd	0	0	1	0	0	0	0	d
	CMP.W @ERs+, @aa:16	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				0	1	0	0	0	rd	0	0	1	0	0	0	0	a
	CMP.W @ERs+, @aa:32	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0				0	1	0	0	0	rd	0	0	1	0	0	0	0	a
	CMP.W @ERs-, @ERd	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0				0	0	0	0	0	rd	0	0	1	0	0	0	0	
	CMP.W @ERs-, @ERd+	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0				1	0	0	0	0	rd	0	0	1	0	0	0	0	
	CMP.W @ERs-, @ERd-	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0				1	0	1	0	0	rd	0	0	1	0	0	0	0	
	CMP.W @ERs-, @+ERd	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0				1	0	0	1	0	rd	0	0	1	0	0	0	0	
	CMP.W @ERs-, @-ERd	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0				1	0	1	1	0	rd	0	0	1	0	0	0	0	
CMP.W @ERs-, @(d:2,ERd)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0				0	0	d	d	0	rd	0	0	1	0	0	0	0		
CMP.W @ERs-, @(d:16,ERd)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0				1	1	0	0	0	rd	0	0	1	0	0	0	0	d	
CMP.W @ERs-, @(d:32,ERd)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0				1	1	0	0	1	rd	0	0	1	0	0	0	0	d	
CMP.W @ERs-, @(d:16,Rd.B)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0				1	1	0	1	0	rd	0	0	1	0	0	0	0	d	
CMP.W @ERs-, @(d:16,Rd.W)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0				1	1	1	0	0	rd	0	0	1	0	0	0	0	d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部																		
		15	8	7	0				15	8	7	0		15	8	7	0														
CMP	CMP.W @ERs-,@(d:16,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1	1	0	0	1	1	1	1	0	rd	0	0	1	0	0	0	0	0	0	d		
	CMP.W @ERs-,@(d:32,Rd.B)	0	1	5	0 1 1 0	6	D	0	rs	1	1	0	0	1	1	0	1	1	rd	0	0	1	0	0	0	0	0	0	d d		
	CMP.W @ERs-,@(d:32,Rd.W)	0	1	5	0 1 1 0	6	D	0	rs	1	1	0	0	1	1	1	0	1	rd	0	0	1	0	0	0	0	0	0	d d		
	CMP.W @ERs-,@(d:32,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1	1	0	0	1	1	1	1	1	rd	0	0	1	0	0	0	0	0	0	d d		
	CMP.W @ERs-,@aa:16	0	1	5	0 1 1 0	6	D	0	rs	1	1	0	0	0	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	a
	CMP.W @ERs-,@aa:32	0	1	5	0 1 1 0	6	D	0	rs	1	1	0	0	0	1	0	0	1	0	0	0	0	0	1	0	0	0	0	0	0	a a
	CMP.W @+ERs,@ERd	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	0	0	0	0	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @+ERs,@ERd+	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	0	0	0	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @+ERs,@ERd-	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	0	1	0	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @+ERs,@+ERd	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	0	0	1	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @+ERs,@-ERd	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	0	1	1	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @+ERs,@(d:2,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	0	0	d	d	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @+ERs,@(d:16,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	1	0	0	0	rd	0	0	1	0	0	0	0	0	0	d		
	CMP.W @+ERs,@(d:32,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	1	0	0	1	rd	0	0	1	0	0	0	0	0	0	d d		
	CMP.W @+ERs,@(d:16,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	1	0	1	0	rd	0	0	1	0	0	0	0	0	0	d		
	CMP.W @+ERs,@(d:16,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	1	1	0	0	rd	0	0	1	0	0	0	0	0	0	d		
	CMP.W @+ERs,@(d:16,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	1	1	1	0	rd	0	0	1	0	0	0	0	0	0	d		
	CMP.W @+ERs,@(d:32,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	1	0	1	1	rd	0	0	1	0	0	0	0	0	0	d d		
	CMP.W @+ERs,@(d:32,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	1	1	0	1	rd	0	0	1	0	0	0	0	0	0	d d		
	CMP.W @+ERs,@(d:32,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	1	1	1	1	1	rd	0	0	1	0	0	0	0	0	0	d d		
	CMP.W @+ERs,@aa:16	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	0	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	a
	CMP.W @+ERs,@aa:32	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	0	1	0	0	1	0	0	0	0	0	1	0	0	0	0	0	0	a a
	CMP.W @-ERs,@ERd	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	0	0	0	0	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @-ERs,@ERd+	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	0	0	0	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @-ERs,@ERd-	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	0	1	0	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @-ERs,@+ERd	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	0	0	1	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @-ERs,@-ERd	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	0	1	1	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @-ERs,@(d:2,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	0	0	d	d	0	rd	0	0	1	0	0	0	0	0	0			
	CMP.W @-ERs,@(d:16,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	1	0	0	0	rd	0	0	1	0	0	0	0	0	0	d		
	CMP.W @-ERs,@(d:32,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	1	0	0	1	rd	0	0	1	0	0	0	0	0	0	d d		
	CMP.W @-ERs,@(d:16,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	1	0	1	0	rd	0	0	1	0	0	0	0	0	0	d		
	CMP.W @-ERs,@(d:16,Rd.W)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	1	1	0	0	rd	0	0	1	0	0	0	0	0	0	d		
CMP.W @-ERs,@(d:16,ERd.L)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	1	1	1	0	rd	0	0	1	0	0	0	0	0	0	d			
CMP.W @-ERs,@(d:32,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	1	0	1	1	rd	0	0	1	0	0	0	0	0	0	d d			
CMP.W @-ERs,@(d:32,Rd.W)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	1	1	0	1	rd	0	0	1	0	0	0	0	0	0	d d			
CMP.W @-ERs,@(d:32,ERd.L)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	1	1	1	1	1	rd	0	0	1	0	0	0	0	0	0	d d			

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		拡張部	15	8	7		0	
CMP	CMP.W @-ERs, @aa:16	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		0	1 0 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.W @-ERs, @aa:32	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		0	1 0 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.W @(d:2,ERs),@ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0	0 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:2,ERs),@ERd+	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	0 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:2,ERs),@ERd-	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	0 1 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:2,ERs),@+ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	0 0 1 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:2,ERs),@-ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	0 1 1 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:2,ERs),@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0	0 d d 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:2,ERs),@(d:16,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	1 0 0 0	0 rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:2,ERs),@(d:32,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	1 0 0 0	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:2,ERs),@(d:16,Rd,B)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	1 0 1 0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:2,ERs),@(d:16,Rd,W)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	1 1 0 0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:2,ERs),@(d:16,ERd,L)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	1 1 1 0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:2,ERs),@(d:32,Rd,B)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	1 0 1 1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:2,ERs),@(d:32,Rd,W)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	1 1 0 1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:2,ERs),@(d:32,ERd,L)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1	1 1 1 1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:2,ERs),@aa:16	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0	1 0 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.W @(d:2,ERs),@aa:32	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0	1 0 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.W @(d:16,ERs),@ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0	0 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,ERs),@ERd+	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	0 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,ERs),@ERd-	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	0 1 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,ERs),@+ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	0 0 1 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,ERs),@-ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	0 1 1 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,ERs),@(d:2,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0	0 d d 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,ERs),@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	1 0 0 0	0 rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:16,ERs),@(d:32,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	1 0 0 1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:16,ERs),@(d:16,Rd,B)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	1 0 1 0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:16,ERs),@(d:16,Rd,W)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	1 1 0 0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:16,ERs),@(d:16,ERd,L)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	1 1 1 0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:16,ERs),@(d:32,Rd,B)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	1 0 1 1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:16,ERs),@(d:32,Rd,W)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	1 1 0 1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:16,ERs),@(d:32,ERd,L)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1	1 1 1 1	rd	0 0 1 0	0 0 0 0	d d
CMP.W @(d:16,ERs),@aa:16	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0	1 0 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
CMP.W @(d:16,ERs),@aa:32	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0	1 0 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
CMP.W @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0	0 0 0 0	0 rd	0 0 1 0	0 0 0 0		
CMP.W @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1	0 0 0 0	0 rd	0 0 1 0	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部							
		15	8	7	0		15	8	7	0								
CMP	CMP.W @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0		
	CMP.W @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	1	rd	0 0 1 0	0 0 0 0		
	CMP.W @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0		
	CMP.W @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 0	0 0 0 0		
	CMP.W @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,ERs),@(d:16,Rd,B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,ERs),@(d:16,Rd,W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,ERs),@(d:16,ERd,L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,ERs),@(d:32,Rd,B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,ERs),@(d:32,Rd,W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,ERs),@(d:32,ERd,L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	rd	0 0 1 0	0 0 0 0	a	
	CMP.W @(d:32,ERs),@aa:32	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	rd	0 0 1 0	0 0 0 0	a a	
	CMP.W @(d:16,Rs,B),@ERd	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,Rs,B),@ERd+	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,Rs,B),@ERd-	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,Rs,B),@+ERd	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,Rs,B),@-ERd	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,Rs,B),@(d:2,ERd)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,Rs,B),@(d:16,ERd)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:16,Rs,B),@(d:32,ERd)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:16,Rs,B),@(d:16,Rd,B)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:16,Rs,B),@(d:16,Rd,W)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:16,Rs,B),@(d:16,ERd,L)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @(d:16,Rs,B),@(d:32,Rd,B)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:16,Rs,B),@(d:32,Rd,W)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:16,Rs,B),@(d:32,ERd,L)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @(d:16,Rs,B),@aa:16	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0	rd	0 0 1 0	0 0 0 0	a
	CMP.W @(d:16,Rs,B),@aa:32	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1	rd	0 0 1 0	0 0 0 0	a a
	CMP.W @(d:16,Rs,W),@ERd	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:16,Rs,W),@ERd+	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
CMP.W @(d:16,Rs,W),@ERd-	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0		
CMP.W @(d:16,Rs,W),@+ERd	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0		
CMP.W @(d:16,Rs,W),@-ERd	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0		
CMP.W @(d:16,Rs,W),@(d:2,ERd)	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 0	0 0 0 0		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部			
		15	8	7	0	15	8	7	0		15	8	7	0				
CMP	CMP.W @(d:16,Rs.W),@(d:16,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:16,Rs.W),@(d:32,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:16,Rs.W),@(d:16,Rd.B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:16,Rs.W),@(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:16,Rs.W),@(d:16,ERd.L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:16,Rs.W),@(d:32,Rd.B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:16,Rs.W),@(d:32,Rd.W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:16,Rs.W),@(d:32,ERd.L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:16,Rs.W),@aa:16	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0	rd	0 0 1 0	0 0 0 0	a	
	CMP.W @(d:16,Rs.W),@aa:32	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1	rd	0 0 1 0	0 0 0 0	a a	
	CMP.W @(d:16,ERs.L),@ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0		
	CMP.W @(d:16,ERs.L),@ERd+	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0		
	CMP.W @(d:16,ERs.L),@ERd-	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0		
	CMP.W @(d:16,ERs.L),@+ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0		
	CMP.W @(d:16,ERs.L),@-ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0		
	CMP.W @(d:16,ERs.L),@(d:2,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 0	0 0 0 0		
	CMP.W @(d:16,ERs.L),@(d:16,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:16,ERs.L),@(d:32,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:16,ERs.L),@(d:16,Rd.B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:16,ERs.L),@(d:16,Rd.W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:16,ERs.L),@(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.W @(d:16,ERs.L),@(d:32,Rd.B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:16,ERs.L),@(d:32,Rd.W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:16,ERs.L),@(d:32,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:16,ERs.L),@aa:16	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0	rd	0 0 1 0	0 0 0 0	a	
	CMP.W @(d:16,ERs.L),@aa:32	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1	rd	0 0 1 0	0 0 0 0	a a	
	CMP.W @(d:32,Rs.B),@ERd	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:32,Rs.B),@ERd+	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:32,Rs.B),@ERd-	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:32,Rs.B),@+ERd	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:32,Rs.B),@-ERd	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @(d:32,Rs.B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
CMP.W @(d:32,Rs.B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d	
CMP.W @(d:32,Rs.B),@(d:32,ERd)	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d	
CMP.W @(d:32,Rs.B),@(d:16,Rd.B)	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d	
CMP.W @(d:32,Rs.B),@(d:16,Rd.W)	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
CMP	CMP.W @(d:32,Rs.B),@(d:16,ERd.L)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,Rs.B),@(d:32,Rd.B)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,Rs.B),@(d:32,Rd.W)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,Rs.B),@(d:32,ERd.L)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,Rs.B),@aa:16	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.W @(d:32,Rs.B),@aa:32	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.W @(d:32,Rs.W),@ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,Rs.W),@ERd+	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,Rs.W),@ERd-	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,Rs.W),@+ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,Rs.W),@-ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,Rs.W),@(d:2,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,Rs.W),@(d:16,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,Rs.W),@(d:32,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,Rs.W),@(d:16,Rd.B)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,Rs.W),@(d:16,Rd.W)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,Rs.W),@(d:16,ERd.L)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,Rs.W),@(d:32,Rd.B)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,Rs.W),@(d:32,Rd.W)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,Rs.W),@(d:32,ERd.L)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,Rs.W),@aa:16	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.W @(d:32,Rs.W),@aa:32	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.W @(d:32,ERs.L),@ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,ERs.L),@ERd+	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,ERs.L),@ERd-	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,ERs.L),@+ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,ERs.L),@-ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,ERs.L),@(d:2,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 0 1 0	0 0 0 0		
	CMP.W @(d:32,ERs.L),@(d:16,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,ERs.L),@(d:32,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.W @(d:32,ERs.L),@(d:16,Rd.B)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.W @(d:32,ERs.L),@(d:16,Rd.W)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 0 1 0	0 0 0 0	d	
CMP.W @(d:32,ERs.L),@(d:16,ERd.L)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 1 0	0 0 0 0	d		
CMP.W @(d:32,ERs.L),@(d:32,Rd.B)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 1 0	0 0 0 0	d d		
CMP.W @(d:32,ERs.L),@(d:32,Rd.W)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 1 0	0 0 0 0	d d		
CMP.W @(d:32,ERs.L),@(d:32,ERd.L)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 1 0	0 0 0 0	d d		

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
CMP	CMP.W @(d:32,ERs.L),@aa:16	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.W @(d:32,ERs.L),@aa:32	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.W @aa:16,@ERd					6	B	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:16,@ERd+					6	B	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:16,@ERd-					6	B	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:16,@+ERd					6	B	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:16,@-ERd					6	B	0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:16,@(d:2,ERd)					6	B	0 0 0 1	0 1 0 1	a	0 0 0 d	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:16,@(d:16,ERd)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @aa:16,@(d:32,ERd)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 0		rd	0 0 1 0	0 0 0 0	d d
	CMP.W @aa:16,@(d:16,Rd.B)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @aa:16,@(d:16,Rd.W)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @aa:16,@(d:16,ERd.L)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @aa:16,@(d:32,Rd.B)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @aa:16,@(d:32,Rd.W)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @aa:16,@(d:32,ERd.L)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @aa:16,@aa:16					6	B	0 0 0 1	0 1 0 1	a	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.W @aa:16,@aa:32					6	B	0 0 0 1	0 1 0 1	a	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.W @aa:32,@ERd					6	B	0 0 1 1	0 1 0 1	a a	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:32,@ERd+					6	B	0 0 1 1	0 1 0 1	a a	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:32,@ERd-					6	B	0 0 1 1	0 1 0 1	a a	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:32,@+ERd					6	B	0 0 1 1	0 1 0 1	a a	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:32,@-ERd					6	B	0 0 1 1	0 1 0 1	a a	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:32,@(d:2,ERd)					6	B	0 0 1 1	0 1 0 1	a a	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.W @aa:32,@(d:16,ERd)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @aa:32,@(d:32,ERd)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @aa:32,@(d:16,Rd.B)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @aa:32,@(d:16,Rd.W)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @aa:32,@(d:16,ERd.L)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.W @aa:32,@(d:32,Rd.B)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @aa:32,@(d:32,Rd.W)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.W @aa:32,@(d:32,ERd.L)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
CMP.W @aa:32,@aa:16					6	B	0 0 1 1	0 1 0 1	a a	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a		
CMP.W @aa:32,@aa:32					6	B	0 0 1 1	0 1 0 1	a a	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a		
CMP.L #xx:3,ERd										1	F	1 x x x	rd			
CMP.L #xx:16,ERd										7	A	0 0 1 0	1 rd	x		

2. 各命令の説明

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部					
		15	8	7		0	15	8		7	0			
CMP	CMP.L #xx:32,ERd						7	A	0 0 1 0 0	rd	x	x		
	CMP.L #xx:16,@ERd	0	1	0	1 1 1 0	0	0 0 0 0	0	rd	0 0 1 0 0	0 0 0 0 0	x		
	CMP.L #xx:16,@ERd+	0	1	0	1 1 1 0	1	0 0 0 0	0	rd	0 0 1 0 0	0 0 0 0 0	x		
	CMP.L #xx:16,@ERd-	0	1	0	1 1 1 0	1	0 1 0 0	0	rd	0 0 1 0 0	0 0 0 0 0	x		
	CMP.L #xx:16,@+ERd	0	1	0	1 1 1 0	1	0 0 0 1	0	rd	0 0 1 0 0	0 0 0 0 0	x		
	CMP.L #xx:16,@-ERd	0	1	0	1 1 1 0	1	0 1 1 1	0	rd	0 0 1 0 0	0 0 0 0 0	x		
	CMP.L #xx:16,@(d:2,ERd)	0	1	0	1 1 1 0	0	0 d d	0	rd	0 0 1 0 0	0 0 0 0 0	x		
	CMP.L #xx:16,@(d:16,ERd)	0	1	0	1 1 1 0	1	1 0 0 0	0	rd	0 0 1 0 0	0 0 0 0 0	d	x	
	CMP.L #xx:16,@(d:32,ERd)	0	1	0	1 1 1 0	1	1 0 0 0	1	rd	0 0 1 0 0	0 0 0 0 0	d	x	
	CMP.L #xx:16,@(d:16,Rd,B)	0	1	0	1 1 1 0	1	1 0 1 0	0	rd	0 0 1 0 0	0 0 0 0 0	d	x	
	CMP.L #xx:16,@(d:16,Rd,W)	0	1	0	1 1 1 0	1	1 1 0 0	0	rd	0 0 1 0 0	0 0 0 0 0	d	x	
	CMP.L #xx:16,@(d:16,ERd,L)	0	1	0	1 1 1 0	1	1 1 1 0	0	rd	0 0 1 0 0	0 0 0 0 0	d	x	
	CMP.L #xx:16,@(d:32,Rd,B)	0	1	0	1 1 1 0	1	1 0 1 1	1	rd	0 0 1 0 0	0 0 0 0 0	d	x	
	CMP.L #xx:16,@(d:32,Rd,W)	0	1	0	1 1 1 0	1	1 1 0 1	1	rd	0 0 1 0 0	0 0 0 0 0	d	x	
	CMP.L #xx:16,@(d:32,ERd,L)	0	1	0	1 1 1 0	1	1 1 1 1	1	rd	0 0 1 0 0	0 0 0 0 0	d	x	
	CMP.L #xx:16,@aa:16	0	1	0	1 1 1 0	0	1 0 0 0	0 0 0 0	0 0 1 0 0	0 0 0 0 0	a	x		
	CMP.L #xx:16,@aa:32	0	1	0	1 1 1 0	0	1 0 0 0	1 0 0 0	0 0 1 0 0	0 0 0 0 0	a	a	x	
	CMP.L #xx:32,@ERd	0	1	0	1 1 1 0	0	0 0 0 0	0	rd	0 0 1 0 0	1 0 0 0 0	x	x	
	CMP.L #xx:32,@ERd+	0	1	0	1 1 1 0	1	0 0 0 0	0	rd	0 0 1 0 0	1 0 0 0 0	x	x	
	CMP.L #xx:32,@ERd-	0	1	0	1 1 1 0	1	0 1 0 0	0	rd	0 0 1 0 0	1 0 0 0 0	x	x	
	CMP.L #xx:32,@+ERd	0	1	0	1 1 1 0	1	0 0 0 1	0	rd	0 0 1 0 0	1 0 0 0 0	x	x	
	CMP.L #xx:32,@-ERd	0	1	0	1 1 1 0	1	0 1 1 1	0	rd	0 0 1 0 0	1 0 0 0 0	x	x	
	CMP.L #xx:32,@(d:2,ERd)	0	1	0	1 1 1 0	0	0 d d	0	rd	0 0 1 0 0	1 0 0 0 0	x	x	
	CMP.L #xx:32,@(d:16,ERd)	0	1	0	1 1 1 0	1	1 0 0 0	0	rd	0 0 1 0 0	1 0 0 0 0	d	x	x
	CMP.L #xx:32,@(d:32,ERd)	0	1	0	1 1 1 0	1	1 0 0 0	1	rd	0 0 1 0 0	1 0 0 0 0	d	x	x
	CMP.L #xx:32,@(d:16,Rd,B)	0	1	0	1 1 1 0	1	1 0 1 0	0	rd	0 0 1 0 0	1 0 0 0 0	d	x	x
	CMP.L #xx:32,@(d:16,Rd,W)	0	1	0	1 1 1 0	1	1 1 0 0	0	rd	0 0 1 0 0	1 0 0 0 0	d	x	x
	CMP.L #xx:32,@(d:16,ERd,L)	0	1	0	1 1 1 0	1	1 1 1 0	0	rd	0 0 1 0 0	1 0 0 0 0	d	x	x
	CMP.L #xx:32,@(d:32,Rd,B)	0	1	0	1 1 1 0	1	1 0 1 1	1	rd	0 0 1 0 0	1 0 0 0 0	d	x	x
	CMP.L #xx:32,@(d:32,Rd,W)	0	1	0	1 1 1 0	1	1 1 0 1	1	rd	0 0 1 0 0	1 0 0 0 0	d	x	x
	CMP.L #xx:32,@(d:32,ERd,L)	0	1	0	1 1 1 0	1	1 1 1 1	1	rd	0 0 1 0 0	1 0 0 0 0	d	x	x
	CMP.L #xx:32,@aa:16	0	1	0	1 1 1 0	0	1 0 0 0	0 0 0 0	0 0 1 0 0	0 0 0 0 0	a	x	x	
	CMP.L #xx:32,@aa:32	0	1	0	1 1 1 0	0	1 0 0 0	1 0 0 0	0 0 1 0 0	0 0 0 0 0	a	a	x	x
CMP.L ERs,ERd						1	F	1	rs	0	rd			
CMP.L ERs,@ERd		0	1	0	1 0 0 1	0	0 0 0 0	0	rd	0 0 1 0 0	0	rs		
CMP.L ERs,@ERd+		0	1	0	1 0 0 1	1	0 0 0 0	0	rd	0 0 1 0 0	0	rs		

命令	ニーモニック	opcode				EA	opcode				EA 拡張部							
		15	8	7	0		15	8	7	0								
CMP	CMP.L ERs, @ERd-	0	1	0	1 0 0 1	拡張部	1	0	1	0	rd	0	0	1	0	rs		
	CMP.L ERs, @+ERd	0	1	0	1 0 0 1		1	0	0	1	rd	0	0	1	0	rs		
	CMP.L ERs, @-ERd	0	1	0	1 0 0 1		1	0	1	1	rd	0	0	1	0	rs		
	CMP.L ERs, @(d:2,ERd)	0	1	0	1 0 0 1		0	0	d	d	rd	0	0	1	0	rs		
	CMP.L ERs, @(d:16,ERd)	0	1	0	1 0 0 1		1	1	0	0	rd	0	0	1	0	rs	d	
	CMP.L ERs, @(d:32,ERd)	0	1	0	1 0 0 1		1	1	0	0	1	rd	0	0	1	0	rs	d d
	CMP.L ERs, @(d:16,Rd.B)	0	1	0	1 0 0 1		1	1	0	1	rd	0	0	1	0	rs	d	
	CMP.L ERs, @(d:16,Rd.W)	0	1	0	1 0 0 1		1	1	1	0	rd	0	0	1	0	rs	d	
	CMP.L ERs, @(d:16,ERd.L)	0	1	0	1 0 0 1		1	1	1	1	rd	0	0	1	0	rs	d	
	CMP.L ERs, @(d:32,Rd.B)	0	1	0	1 0 0 1		1	1	0	1	rd	0	0	1	0	rs	d d	
	CMP.L ERs, @(d:32,Rd.W)	0	1	0	1 0 0 1		1	1	1	0	1	rd	0	0	1	0	rs	d d
	CMP.L ERs, @(d:32,ERd.L)	0	1	0	1 0 0 1		1	1	1	1	1	rd	0	0	1	0	rs	d d
	CMP.L ERs, @aa:16	0	1	0	1 0 0 1		0	1	0	0	0 0 0 0	0	0	1	0	rs	a	
	CMP.L ERs, @aa:32	0	1	0	1 0 0 1		0	1	0	0	1 0 0 0	0	0	1	0	rs	a a	
	CMP.L @ERs,ERd	0	1	0	1 0 1 0		0	0	0	0	rs	0	0	1	0	rd		
	CMP.L @ERs+,ERd	0	1	0	1 0 1 0		1	0	0	0	rs	0	0	1	0	rd		
	CMP.L @ERs-,ERd	0	1	0	1 0 1 0		1	0	1	0	rs	0	0	1	0	rd		
	CMP.L @+ERs,ERd	0	1	0	1 0 1 0		1	0	0	1	rs	0	0	1	0	rd		
	CMP.L @-ERs,ERd	0	1	0	1 0 1 0		1	0	1	1	rs	0	0	1	0	rd		
	CMP.L @(d:2,ERs),ERd	0	1	0	1 0 1 0		0	0	d	d	rs	0	0	1	0	rd		
	CMP.L @(d:16,ERs),ERd	0	1	0	1 0 1 0		1	1	0	0	rs	0	0	1	0	rd	d	
	CMP.L @(d:32,ERs),ERd	0	1	0	1 0 1 0		1	1	0	0	1	rs	0	0	1	0	rd	d d
	CMP.L @(d:16,Rs.B),ERd	0	1	0	1 0 1 0		1	1	0	1	rs	0	0	1	0	rd	d	
	CMP.L @(d:16,Rs.W),ERd	0	1	0	1 0 1 0		1	1	1	0	rs	0	0	1	0	rd	d	
	CMP.L @(d:16,ERs.L),ERd	0	1	0	1 0 1 0		1	1	1	1	rs	0	0	1	0	rd	d	
	CMP.L @(d:32,Rs.B),ERd	0	1	0	1 0 1 0		1	1	0	1	1	rs	0	0	1	0	rd	d d
	CMP.L @(d:32,Rs.W),ERd	0	1	0	1 0 1 0		1	1	1	0	1	rs	0	0	1	0	rd	d d
	CMP.L @(d:32,ERs.L),ERd	0	1	0	1 0 1 0		1	1	1	1	1	rs	0	0	1	0	rd	d d
	CMP.L @aa:16,ERd	0	1	0	1 0 1 0		0	1	0	0	0 0 0 0	0	0	1	0	rd	a	
	CMP.L @aa:32,ERd	0	1	0	1 0 1 0		0	1	0	0	1 0 0 0	0	0	1	0	rd	a a	
	CMP.L @ERs, @ERd	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0	0	0	1	0	0 0 0 0		
	CMP.L @ERs, @ERd+	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1	0	0	0	1	0 0 0 0		
CMP.L @ERs, @ERd-	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1	0	1	0	0	0 0 0 0			
CMP.L @ERs, @+ERd	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1	0	0	1	0 0 0 0				
CMP.L @ERs, @-ERd	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1	0	1	1	0 0 0 0				
CMP.L @ERs, @(d:2,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0	0	d	d	0 0 0 0				

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
CMP	CMP.L @ERs,@(d:16,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @ERs,@(d:32,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs,@(d:16,Rd.B)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @ERs,@(d:16,Rd.W)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @ERs,@(d:16,ERd.L)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @ERs,@(d:32,Rd.B)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs,@(d:32,Rd.W)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs,@(d:32,ERd.L)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs,@aa:16	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.L @ERs,@aa:32	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.L @ERs+,@ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 0 0 0	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs+,@ERd+	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 0 0	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs+,@ERd-	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 1 0	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs+,@+ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 0 1	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs+,@-ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 1 1	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs+,@(d:2,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 0 d d	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs+,@(d:16,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 0	0 0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @ERs+,@(d:32,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs+,@(d:16,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1	0 0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @ERs+,@(d:16,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0	0 0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @ERs+,@(d:16,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1	0 0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @ERs+,@(d:32,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs+,@(d:32,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs+,@(d:32,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs+,@aa:16	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.L @ERs+,@aa:32	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.L @ERs-,@ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 0 0	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs-,@ERd+	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 0	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs-,@ERd-	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 0	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs-,@+ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 1	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs-,@-ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 1	0 0	rd	0 0 1 0	0 0 0 0	
	CMP.L @ERs-,@(d:2,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 d d	0 0	rd	0 0 1 0	0 0 0 0	
CMP.L @ERs-,@(d:16,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0	0 0	rd	0 0 1 0	0 0 0 0	d	
CMP.L @ERs-,@(d:32,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d	
CMP.L @ERs-,@(d:16,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 1	0 0	rd	0 0 1 0	0 0 0 0	d	
CMP.L @ERs-,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 0	0 0	rd	0 0 1 0	0 0 0 0	d	

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部			
		15	8	7	0				15	8	7	0		15	8	7
CMP	CMP.L @ERs-,@(d:16,ERd.L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @ERs-,@(d:32,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs-,@(d:32,Rd.W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs-,@(d:32,ERd.L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @ERs-,@aa:16	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.L @ERs-,@aa:32	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.L @+ERs,@ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @+ERs,@ERd+	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @+ERs,@ERd-	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @+ERs,@+ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @+ERs,@-ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @+ERs,@(d:2,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @+ERs,@(d:16,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @+ERs,@(d:32,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @+ERs,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @+ERs,@(d:16,Rd.W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @+ERs,@(d:16,ERd.L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @+ERs,@(d:32,Rd.B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @+ERs,@(d:32,Rd.W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @+ERs,@(d:32,ERd.L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @+ERs,@aa:16	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.L @+ERs,@aa:32	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.L @-ERs,@ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @-ERs,@ERd+	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @-ERs,@ERd-	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @-ERs,@+ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @-ERs,@-ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @-ERs,@(d:2,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @-ERs,@(d:16,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @-ERs,@(d:32,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @-ERs,@(d:16,Rd.B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d
	CMP.L @-ERs,@(d:16,Rd.W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d
CMP.L @-ERs,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d	
CMP.L @-ERs,@(d:32,Rd.B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d	
CMP.L @-ERs,@(d:32,Rd.W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d	
CMP.L @-ERs,@(d:32,ERd.L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		拡張部	15	8	7		0
CMP	CMP.L @-ERs, @aa:16	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.L @-ERs, @aa:32	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.L @(d:2,ERs), @ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:2,ERs), @ERd+	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:2,ERs), @ERd-	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:2,ERs), @+ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 1	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:2,ERs), @-ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 1	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:2,ERs), @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 0 d d	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:2,ERs), @(d:16,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @(d:2,ERs), @(d:32,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	rd	0 0 1 0	0 0 0 0	d d
	CMP.L @(d:2,ERs), @(d:16,Rd.B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @(d:2,ERs), @(d:16,Rd.W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @(d:2,ERs), @(d:16,ERd.L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @(d:2,ERs), @(d:32,Rd.B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	1 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @(d:2,ERs), @(d:32,Rd.W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	1 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @(d:2,ERs), @(d:32,ERd.L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	1 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @(d:2,ERs), @aa:16	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.L @(d:2,ERs), @aa:32	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.L @(d:16,ERs), @ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:16,ERs), @ERd+	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:16,ERs), @ERd-	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:16,ERs), @+ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:16,ERs), @-ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:16,ERs), @(d:2,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:16,ERs), @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @(d:16,ERs), @(d:32,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @(d:16,ERs), @(d:16,Rd.B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @(d:16,ERs), @(d:16,Rd.W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @(d:16,ERs), @(d:16,ERd.L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @(d:16,ERs), @(d:32,Rd.B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @(d:16,ERs), @(d:32,Rd.W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @(d:16,ERs), @(d:32,ERd.L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1 rd	0 0 1 0	0 0 0 0	d d
CMP.L @(d:16,ERs), @aa:16	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	a	
CMP.L @(d:16,ERs), @aa:32	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	a a	
CMP.L @(d:32,ERs), @ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0 rd	0 0 1 0	0 0 0 0		
CMP.L @(d:32,ERs), @ERd+	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0 rd	0 0 1 0	0 0 0 0		

命令	ニーモニック	opcode				EA	opcode				EA 拡張部																												
		15	8	7	0		15	8	7	0																													
CMP	CMP.L @(d:32,ERs),@ERd-	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	1	0	0	rd	0	0	1	0	0	0	0	0	0	0		
	CMP.L @(d:32,ERs),@+ERd	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	0	1	0	rd	0	0	1	0	0	0	0	0	0	0		
	CMP.L @(d:32,ERs),@-ERd	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	1	1	0	rd	0	0	1	0	0	0	0	0	0	0		
	CMP.L @(d:32,ERs),@(d:2,ERd)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	0	0	d	d	0	rd	0	0	1	0	0	0	0	0	0	0		
	CMP.L @(d:32,ERs),@(d:16,ERd)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	0	0	rd	0	0	1	0	0	0	0	0	0	0	d	
	CMP.L @(d:32,ERs),@(d:32,ERd)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	0	1	rd	0	0	1	0	0	0	0	0	0	d	d	
	CMP.L @(d:32,ERs),@(d:16,Rd,B)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	1	0	rd	0	0	1	0	0	0	0	0	0	d		
	CMP.L @(d:32,ERs),@(d:16,Rd,W)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	0	0	rd	0	0	1	0	0	0	0	0	0	d		
	CMP.L @(d:32,ERs),@(d:16,ERd,L)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	1	0	rd	0	0	1	0	0	0	0	0	d			
	CMP.L @(d:32,ERs),@(d:32,Rd,B)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	1	1	rd	0	0	1	0	0	0	0	0	d	d		
	CMP.L @(d:32,ERs),@(d:32,Rd,W)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	0	1	rd	0	0	1	0	0	0	0	0	d	d		
	CMP.L @(d:32,ERs),@(d:32,ERd,L)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	1	1	rd	0	0	1	0	0	0	0	0	d	d		
	CMP.L @(d:32,ERs),@aa:16	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	0	1	0	0	0	rd	0	0	1	0	0	0	0	0	a			
	CMP.L @(d:32,ERs),@aa:32	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	0	1	0	0	0	rd	0	0	1	0	0	0	0	0	a	a		
	CMP.L @(d:16,Rs,B),@ERd	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		0	0	0	0	0	rd	0	0	1	0	0	0	0	0					
	CMP.L @(d:16,Rs,B),@ERd+	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	0	0	0	0	rd	0	0	1	0	0	0	0						
	CMP.L @(d:16,Rs,B),@ERd-	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	0	1	0	0	rd	0	0	1	0	0	0	0						
	CMP.L @(d:16,Rs,B),@+ERd	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	0	0	1	0	rd	0	0	1	0	0	0	0						
	CMP.L @(d:16,Rs,B),@-ERd	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	0	1	1	0	rd	0	0	1	0	0	0	0						
	CMP.L @(d:16,Rs,B),@(d:2,ERd)	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		0	0	d	d	0	rd	0	0	1	0	0	0	0						
	CMP.L @(d:16,Rs,B),@(d:16,ERd)	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	1	0	0	0	rd	0	0	1	0	0	0	0	d					
	CMP.L @(d:16,Rs,B),@(d:32,ERd)	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	1	0	0	1	rd	0	0	1	0	0	0	0	d	d				
	CMP.L @(d:16,Rs,B),@(d:16,Rd,B)	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	1	0	1	0	rd	0	0	1	0	0	0	0	d					
	CMP.L @(d:16,Rs,B),@(d:16,Rd,W)	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	1	1	0	0	rd	0	0	1	0	0	0	0	d					
	CMP.L @(d:16,Rs,B),@(d:16,ERd,L)	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	1	1	1	0	rd	0	0	1	0	0	0	0	d					
	CMP.L @(d:16,Rs,B),@(d:32,Rd,B)	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	1	0	1	1	rd	0	0	1	0	0	0	0	d					
	CMP.L @(d:16,Rs,B),@(d:32,Rd,W)	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	1	1	0	1	rd	0	0	1	0	0	0	0	d	d				
	CMP.L @(d:16,Rs,B),@(d:32,ERd,L)	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		1	1	1	1	1	rd	0	0	1	0	0	0	0	d	d				
	CMP.L @(d:16,Rs,B),@aa:16	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		0	1	0	0	0	rd	0	0	1	0	0	0	0	a					
	CMP.L @(d:16,Rs,B),@aa:32	0	1		0	0	1	0	1	6	F	0	rs	1	1	0	0	0	d		0	1	0	0	0	rd	0	0	1	0	0	0	0	a	a				
	CMP.L @(d:16,Rs,W),@ERd	0	1		0	0	1	1	0	6	F	0	rs	1	1	0	0	0	d		0	0	0	0	0	rd	0	0	1	0	0	0	0						
	CMP.L @(d:16,Rs,W),@ERd+	0	1		0	0	1	1	0	6	F	0	rs	1	1	0	0	0	d		1	0	0	0	0	rd	0	0	1	0	0	0	0						
CMP.L @(d:16,Rs,W),@ERd-	0	1		0	0	1	1	0	6	F	0	rs	1	1	0	0	0	d		1	0	1	0	0	rd	0	0	1	0	0	0	0							
CMP.L @(d:16,Rs,W),@+ERd	0	1		0	0	1	1	0	6	F	0	rs	1	1	0	0	0	d		1	0	0	1	0	rd	0	0	1	0	0	0	0							
CMP.L @(d:16,Rs,W),@-ERd	0	1		0	0	1	1	0	6	F	0	rs	1	1	0	0	0	d		1	0	1	1	0	rd	0	0	1	0	0	0	0							
CMP.L @(d:16,Rs,W),@(d:2,ERd)	0	1		0	0	1	1	0	6	F	0	rs	1	1	0	0	0	d		0	0	d	d	0	rd	0	0	1	0	0	0	0							

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部			
		15	8	7	0	15	8	7	0		15	8	7	0				
CMP	CMP.L @(d:16,Rs.W),@(d:16,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.L @(d:16,Rs.W),@(d:32,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:16,Rs.W),@(d:16,Rd.B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.L @(d:16,Rs.W),@(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.L @(d:16,Rs.W),@(d:16,ERd.L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.L @(d:16,Rs.W),@(d:32,Rd.B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:16,Rs.W),@(d:32,Rd.W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:16,Rs.W),@(d:32,ERd.L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:16,Rs.W),@aa:16	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.L @(d:16,Rs.W),@aa:32	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.L @(d:16,ERs.L),@ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0		
	CMP.L @(d:16,ERs.L),@ERd+	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0		
	CMP.L @(d:16,ERs.L),@ERd-	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0		
	CMP.L @(d:16,ERs.L),@+ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0		
	CMP.L @(d:16,ERs.L),@-ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0		
	CMP.L @(d:16,ERs.L),@(d:2,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 0	0 0 0 0		
	CMP.L @(d:16,ERs.L),@(d:16,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.L @(d:16,ERs.L),@(d:32,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:16,ERs.L),@(d:16,Rd.B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.L @(d:16,ERs.L),@(d:16,Rd.W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.L @(d:16,ERs.L),@(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 0	0 0 0 0	d	
	CMP.L @(d:16,ERs.L),@(d:32,Rd.B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:16,ERs.L),@(d:32,Rd.W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:16,ERs.L),@(d:32,ERd.L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:16,ERs.L),@aa:16	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	a	
	CMP.L @(d:16,ERs.L),@aa:32	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	a a	
	CMP.L @(d:32,Rs.B),@ERd	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:32,Rs.B),@ERd+	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:32,Rs.B),@ERd-	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:32,Rs.B),@+ERd	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:32,Rs.B),@-ERd	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 0	0 0 0 0	
	CMP.L @(d:32,Rs.B),@(d:2,ERd)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 0	0 0 0 0	
CMP.L @(d:32,Rs.B),@(d:16,ERd)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 0	0 0 0 0	d	
CMP.L @(d:32,Rs.B),@(d:32,ERd)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 0	0 0 0 0	d d	
CMP.L @(d:32,Rs.B),@(d:16,Rd.B)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 0	0 0 0 0	d	
CMP.L @(d:32,Rs.B),@(d:16,Rd.W)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 0	0 0 0 0	d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
CMP	CMP.L @(d:32,Rs.B),@(d:16,ERd.L)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.L @(d:32,Rs.B),@(d:32,Rd.B)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:32,Rs.B),@(d:32,Rd.W)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:32,Rs.B),@(d:32,ERd.L)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:32,Rs.B),@aa:16	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.L @(d:32,Rs.B),@aa:32	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.L @(d:32,Rs.W),@ERd	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,Rs.W),@ERd+	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,Rs.W),@ERd-	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,Rs.W),@+ERd	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,Rs.W),@-ERd	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,Rs.W),@(d:2,ERd)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,Rs.W),@(d:16,ERd)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.L @(d:32,Rs.W),@(d:32,ERd)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:32,Rs.W),@(d:16,Rd.B)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.L @(d:32,Rs.W),@(d:16,Rd.W)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.L @(d:32,Rs.W),@(d:16,ERd.L)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.L @(d:32,Rs.W),@(d:32,Rd.B)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:32,Rs.W),@(d:32,Rd.W)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:32,Rs.W),@(d:32,ERd.L)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:32,Rs.W),@aa:16	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 0 1 0	0 0 0 0	a
	CMP.L @(d:32,Rs.W),@aa:32	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 0 1 0	0 0 0 0	a a
	CMP.L @(d:32,ERs.L),@ERd	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,ERs.L),@ERd+	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,ERs.L),@ERd-	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,ERs.L),@+ERd	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,ERs.L),@-ERd	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,ERs.L),@(d:2,ERd)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 0 1 0	0 0 0 0		
	CMP.L @(d:32,ERs.L),@(d:16,ERd)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.L @(d:32,ERs.L),@(d:32,ERd)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 0 1 0	0 0 0 0	d d	
	CMP.L @(d:32,ERs.L),@(d:16,Rd.B)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 0 1 0	0 0 0 0	d	
	CMP.L @(d:32,ERs.L),@(d:16,Rd.W)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 0 1 0	0 0 0 0	d	
CMP.L @(d:32,ERs.L),@(d:16,ERd.L)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 1 0	0 0 0 0	d		
CMP.L @(d:32,ERs.L),@(d:32,Rd.B)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 1 0	0 0 0 0	d d		
CMP.L @(d:32,ERs.L),@(d:32,Rd.W)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 1 0	0 0 0 0	d d		
CMP.L @(d:32,ERs.L),@(d:32,ERd.L)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 1 0	0 0 0 0	d d		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
CMP	CMP.L @(d:32,ERs.L),@aa:16	7	8	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	0 a
	CMP.L @(d:32,ERs.L),@aa:32	7	8	1 rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	0 a a
	CMP.L @aa:16,@ERd	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:16,@ERd+	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:16,@ERd-	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 1 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:16,@+ERd	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 0 1	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:16,@-ERd	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 1 1	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:16,@(d:2,ERd)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 0 d d	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:16,@(d:16,ERd)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 0	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @aa:16,@(d:32,ERd)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 0	0 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @aa:16,@(d:16,Rd.B)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 1	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @aa:16,@(d:16,Rd.W)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @aa:16,@(d:16,ERd.L)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @aa:16,@(d:32,Rd.B)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 1	1 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @aa:16,@(d:32,Rd.W)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	1 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @aa:16,@(d:32,ERd.L)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	1 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @aa:16,@aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	0 a
	CMP.L @aa:16,@aa:32	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	0 a a
	CMP.L @aa:32,@ERd	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:32,@ERd+	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:32,@ERd-	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 0	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:32,@+ERd	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 1	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:32,@-ERd	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 1	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:32,@(d:2,ERd)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 d d	0 rd	0 0 1 0	0 0 0 0	
	CMP.L @aa:32,@(d:16,ERd)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @aa:32,@(d:32,ERd)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	1 rd	0 0 1 0	0 0 0 0	d d
	CMP.L @aa:32,@(d:16,Rd.B)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @aa:32,@(d:16,Rd.W)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @aa:32,@(d:16,ERd.L)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	0 rd	0 0 1 0	0 0 0 0	d
	CMP.L @aa:32,@(d:32,Rd.B)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	1 rd	0 0 1 0	0 0 0 0	d d
CMP.L @aa:32,@(d:32,Rd.W)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	1 rd	0 0 1 0	0 0 0 0	d d	
CMP.L @aa:32,@(d:32,ERd.L)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	1 rd	0 0 1 0	0 0 0 0	d d	
CMP.L @aa:32,@aa:16	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	0 0 0 0	0 0 1 0	0 0 0 0	0 a	
CMP.L @aa:32,@aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	1 0 0 0	0 0 1 0	0 0 0 0	0 a a	
DAA	DAA Rd										0	F	0	rd	
DAS	DAS Rd										1	F	0	rd	

命令	ニーモニック	opcode				EA	opcode				EA 拡張部									
		15	8	7	0		15	8	7	0										
DEC	DEC.B Rd					拡張部	15													
	DEC.W #1,Rd						1	A	0	0	0	0	rd							
	DEC.W #2,Rd						1	B	0	1	0	1	rd							
	DEC.L #1,ERd						1	B	0	1	1	1	0 rd							
	DEC.L #2,ERd						1	B	1	1	1	1	0 rd							
DIVS	DIVS.W #xx:4,Rd			0	1	D	0	1	1	0			rd							
	DIVS.W Rs,Rd			0	1	D	0	0	1	0			rd							
	DIVS.L #xx:4,ERd			0	1	D	0	1	1	0			rd							
	DIVS.L ERs,ERd			0	1	D	0	0	1	0			rd							
DIVU	DIVU.W #xx:4,Rd			0	1	D	1	1	1	0			rd							
	DIVU.W Rs,Rd			0	1	D	1	0	1	0			rd							
	DIVU.L #xx:4,ERd			0	1	D	1	1	1	0			rd							
	DIVU.L ERs,ERd			0	1	D	1	0	1	0			rd							
DIVXS	DIVXS.B #xx:4,Rd			0	1	D	0	1	0	0			rd							
	DIVXS.B Rs,Rd			0	1	D	0	0	0	0			rd							
	DIVXS.W #xx:4,ERd			0	1	D	0	1	0	0			rd							
	DIVXS.W Rs,ERd			0	1	D	0	0	0	0			rd							
DIVXU	DIVXU.B #xx:4,Rd			0	1	D	1	1	0	0			rd							
	DIVXU.B Rs,Rd						5	1					rd							
	DIVXU.W #xx:4,ERd			0	1	D	1	1	0	0			rd							
	DIVXU.W Rs,ERd						5	3					rd							
EEPMOV	EEPMOV.B			7		B	0	1	0	1	1	1	0 0 0							
	EEPMOV.W			7		B	1	1	0	1	0	1	0 0 0							
EXTS	EXTS.W Rd						1	7					rd							
	EXTS.W @ERd			7		D	1						rd							
	EXTS.W @ERd+	0	1	5	0	1	0	0	6	D	0	rd	1	7	D	0	0	0	0	
	EXTS.W @ERd-	0	1	5	0	1	1	0	6	D	0	rd	1	7	D	0	0	0	0	
	EXTS.W @+ERd	0	1	5	0	1	0	1	6	D	0	rd	1	7	D	0	0	0	0	
	EXTS.W @-ERd	0	1	5	0	1	1	1	6	D	0	rd	1	7	D	0	0	0	0	
	EXTS.W @(d:2,ERd)	0	1	5	0	1	d	d	6	9	0	rd	1	7	D	0	0	0	0	
	EXTS.W @(d:16,ERd)	0	1	5	0	1	0	0	6	F	0	rd	1	7	D	0	0	0	0	
	EXTS.W @(d:32,ERd)	7	8	0	rd	0	1	0	0	6	B	0	0	1	0	1	0	0	0	d d
	EXTS.W @(d:16,Rd,B)	0	1	5	0	1	0	1	6	F	0	rd	1	7	D	0	0	0	0	d
	EXTS.W @(d:16,Rd,W)	0	1	5	0	1	1	0	6	F	0	rd	1	7	D	0	0	0	0	d
	EXTS.W @(d:16,ERd,L)	0	1	5	0	1	1	1	6	F	0	rd	1	7	D	0	0	0	0	d
	EXTS.W @(d:32,Rd,B)	7	8	0	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0	d d

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
EXTS	EXTS.W @(d:32,Rd.W)	7	8	0	rd 0 1 1 0	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	D	0 0 0 0	
	EXTS.W @(d:32,ERd.L)	7	8	0	rd 0 1 1 1	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	D	0 0 0 0	
	EXTS.W @aa:16					6	B	0 0 0 1	1 0 0 0 0	a	1	7	D	0 0 0 0	
	EXTS.W @aa:32					6	B	0 0 1 1	1 0 0 0 0	a a	1	7	D	0 0 0 0	
	EXTS.L ERd										1	7	F	0 rd	
	EXTS.L @ERd	0	1	0	0 1 0 0	6	9	0	rd 1 0 0 0		1	7	F	0 0 0 0	
	EXTS.L @ERd+	0	1	0	0 1 0 0	6	D	0	rd 1 0 0 0		1	7	F	0 0 0 0	
	EXTS.L @ERd-	0	1	0	0 1 1 0	6	D	0	rd 1 0 0 0		1	7	F	0 0 0 0	
	EXTS.L @+ERd	0	1	0	0 1 0 1	6	D	0	rd 1 0 0 0		1	7	F	0 0 0 0	
	EXTS.L @-ERd	0	1	0	0 1 1 1	6	D	0	rd 1 0 0 0		1	7	F	0 0 0 0	
	EXTS.L @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd 1 0 0 0		1	7	F	0 0 0 0	
	EXTS.L @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd 1 0 0 0	d	1	7	F	0 0 0 0	
	EXTS.L @(d:32,ERd)	7	8	1	rd 0 1 0 0	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	F	0 0 0 0	
	EXTS.L @(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd 1 0 0 0	d	1	7	F	0 0 0 0	
	EXTS.L @(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd 1 0 0 0	d	1	7	F	0 0 0 0	
	EXTS.L @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd 1 0 0 0	d	1	7	F	0 0 0 0	
	EXTS.L @(d:32,Rd.B)	7	8	1	rd 0 1 0 1	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	F	0 0 0 0	
	EXTS.L @(d:32,Rd.W)	7	8	1	rd 0 1 1 0	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	F	0 0 0 0	
	EXTS.L @(d:32,ERd.L)	7	8	1	rd 0 1 1 1	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	F	0 0 0 0	
	EXTS.L @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0 0	a	1	7	F	0 0 0 0	
	EXTS.L @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0 0	a a	1	7	F	0 0 0 0	
	EXTS.L #2,ERd										1	7	E	0 rd	
	EXTS.L #2,@ERd	0	1	0	0 1 0 0	6	9	0	rd 1 0 0 0		1	7	E	0 0 0 0	
	EXTS.L #2,@ERd+	0	1	0	0 1 0 0	6	D	0	rd 1 0 0 0		1	7	E	0 0 0 0	
	EXTS.L #2,@ERd-	0	1	0	0 1 1 0	6	D	0	rd 1 0 0 0		1	7	E	0 0 0 0	
	EXTS.L #2,@+ERd	0	1	0	0 1 0 1	6	D	0	rd 1 0 0 0		1	7	E	0 0 0 0	
	EXTS.L #2,@-ERd	0	1	0	0 1 1 1	6	D	0	rd 1 0 0 0		1	7	E	0 0 0 0	
	EXTS.L #2,@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd 1 0 0 0		1	7	E	0 0 0 0	
	EXTS.L #2,@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd 1 0 0 0	d	1	7	E	0 0 0 0	
	EXTS.L #2,@(d:32,ERd)	7	8	1	rd 0 1 0 0	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	E	0 0 0 0	
	EXTS.L #2,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd 1 0 0 0	d	1	7	E	0 0 0 0	
	EXTS.L #2,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd 1 0 0 0	d	1	7	E	0 0 0 0	
EXTS.L #2,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd 1 0 0 0	d	1	7	E	0 0 0 0		
EXTS.L #2,@(d:32,Rd.B)	7	8	1	rd 0 1 0 1	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	E	0 0 0 0		
EXTS.L #2,@(d:32,Rd.W)	7	8	1	rd 0 1 1 0	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	E	0 0 0 0		
EXTS.L #2,@(d:32,ERd.L)	7	8	1	rd 0 1 1 1	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	E	0 0 0 0		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
EXTS	EXTS.L #2, @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	7	E	0 0 0 0		
	EXTS.L #2, @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	7	E	0 0 0 0		
EXTU	EXTU.W Rd										1	7	5	rd		
	EXTU.W @ERd					7	D	1	rd	0 0 0 0	1	7	5	0 0 0 0		
	EXTU.W @ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0	1	7	5	0 0 0 0		
	EXTU.W @ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0	1	7	5	0 0 0 0		
	EXTU.W @+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0	1	7	5	0 0 0 0		
	EXTU.W @-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0	1	7	5	0 0 0 0		
	EXTU.W @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0	1	7	5	0 0 0 0		
	EXTU.W @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	7	5	0 0 0 0	
	EXTU.W @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	7	5	0 0 0 0	
	EXTU.W @(d:16,Rd,B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	7	5	0 0 0 0	
	EXTU.W @(d:16,Rd,W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	7	5	0 0 0 0	
	EXTU.W @(d:16,ERd,L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	7	5	0 0 0 0	
	EXTU.W @(d:32,Rd,B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	7	5	0 0 0 0	
	EXTU.W @(d:32,Rd,W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	7	5	0 0 0 0	
	EXTU.W @(d:32,ERd,L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	7	5	0 0 0 0	
	EXTU.W @aa:16					6	B	0 0 0 1	1 0 0 0	a	1	7	5	0 0 0 0		
	EXTU.W @aa:32					6	B	0 0 1 1	1 0 0 0	a a	1	7	5	0 0 0 0		
	EXTU.L ERd											1	7	7	rd	
	EXTU.L @ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0	1	7	7	0 0 0 0		
	EXTU.L @ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0	1	7	7	0 0 0 0		
	EXTU.L @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0	1	7	7	0 0 0 0		
	EXTU.L @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0	1	7	7	0 0 0 0		
	EXTU.L @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0	1	7	7	0 0 0 0		
	EXTU.L @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0	1	7	7	0 0 0 0		
	EXTU.L @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	7	7	0 0 0 0	
	EXTU.L @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	7	7	0 0 0 0	
EXTU.L @(d:16,Rd,B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	7	7	0 0 0 0		
EXTU.L @(d:16,Rd,W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	7	7	0 0 0 0		
EXTU.L @(d:16,ERd,L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	7	7	0 0 0 0		
EXTU.L @(d:32,Rd,B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	7	7	0 0 0 0		
EXTU.L @(d:32,Rd,W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	7	7	0 0 0 0		
EXTU.L @(d:32,ERd,L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	7	7	0 0 0 0		
EXTU.L @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	7	7	0 0 0 0			
EXTU.L @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	7	7	0 0 0 0			

2. 各命令の説明

命令	ニーモニック	opcode					opcode					EA 拡張部	opcode					EA 拡張部							
		15	8	7	0	15	8	7	0	EA 拡張部	15		8	7	0										
EXTU	EXTU.L #2,ERd													1	7	6	rd								
	EXTU.L #2,@ERd	0	1	0	0	1	0	0	6	9	0	rd	1	0	0	0	0								
	EXTU.L #2,@ERd+	0	1	0	0	1	0	0	6	D	0	rd	1	0	0	0	0								
	EXTU.L #2,@ERd-	0	1	0	0	1	1	0	6	D	0	rd	1	0	0	0	0								
	EXTU.L #2,@+ERd	0	1	0	0	1	0	1	6	D	0	rd	1	0	0	0	0								
	EXTU.L #2,@-ERd	0	1	0	0	1	1	1	6	D	0	rd	1	0	0	0	0								
	EXTU.L #2,@(d:2,ERd)	0	1	0	0	1	d	d	6	9	0	rd	1	0	0	0	0								
	EXTU.L #2,@(d:16,ERd)	0	1	0	0	1	0	0	6	F	0	rd	1	0	0	0	0	d							
	EXTU.L #2,@(d:32,ERd)	7	8	1	rd	0	1	0	0	6	B	0	0	1	0	1	0	0	0	d	d				
	EXTU.L #2,@(d:16,Rd,B)	0	1	0	0	1	0	1	6	F	0	rd	1	0	0	0	0	d							
	EXTU.L #2,@(d:16,Rd,W)	0	1	0	0	1	1	0	6	F	0	rd	1	0	0	0	0	d							
	EXTU.L #2,@(d:16,ERd,L)	0	1	0	0	1	1	1	6	F	0	rd	1	0	0	0	0	d							
	EXTU.L #2,@(d:32,Rd,B)	7	8	1	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0	d	d				
	EXTU.L #2,@(d:32,Rd,W)	7	8	1	rd	0	1	1	0	6	B	0	0	1	0	1	0	0	0	d	d				
EXTU.L #2,@(d:32,ERd,L)	7	8	1	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0	d	d					
EXTU.L #2,@aa:16	0	1	0	0	1	0	0	6	B	0	0	0	0	1	0	0	0	a							
EXTU.L #2,@aa:32	0	1	0	0	1	0	0	6	B	0	0	1	0	1	0	0	0	a	a						
INC	INC.B Rd													0	A	0	0	0	0	rd					
	INC.W #1,Rd													0	B	0	1	0	1	rd					
	INC.W #2,Rd													0	B	1	1	0	1	rd					
	INC.L #1,ERd													0	B	0	1	1	1	0	rd				
	INC.L #2,ERd													0	B	1	1	1	1	0	rd				
JMP	JMP @ERn													5	9	0	m	0	0	0	0				
	JMP @aa:24													5	A	a	a	a	a	a	a	a	a		
	JMP @aa:32													5	9	0	0	0	0	1	0	0	0	a	a
	JMP @@aa:8													5	B	a	a	a	a	a	a	a	a	a	a
	JMP @@vec:7													5	9	1	v	v	v	v	v	v	v	v	v
JSR	JSR @ERn													5	D	0	m	0	0	0	0				
	JSR @aa:24													5	E	a	a	a	a	a	a	a	a	a	a
	JSR @aa:32													5	D	0	0	0	0	1	0	0	0	a	a
	JSR @@aa:8													5	F	a	a	a	a	a	a	a	a	a	a
	JSR @@vec:7													5	D	1	v	v	v	v	v	v	v	v	v
LDC	LDC.B #xx:8,CCR													0	7	x	x	x	x	x	x	x	x	x	
	LDC.B Rs,CCR													0	3	0	0	0	0	r	r	r	r	r	
	LDC.W @ERs,CCR					0	1	4	0	0	0	0		6	9	0	rs	0	0	0	0	0	0	0	
	LDC.W @ERs+,CCR					0	1	4	0	0	0	0		6	D	0	rs	0	0	0	0	0	0	0	

命令	ニーモニック	opcode				EA	opcode				EA 拡張部						
		15	8	7	0		15	8	7	0							
LDC	LDC.W @(d:16,ERs),CCR				0	0	1	4	0 0 0 0	拡張部	15	6	F	0 rs	0 0 0 0	d	
	LDC.W @(d:32,ERs),CCR	0	1	4	0 0 0 0	7	8	0 rs	0 0 0 0		6	B	0 0 1 0	0 0 0 0	0	d d	
	LDC.W @aa:16,CCR				0	0	1	4	0 0 0 0		6	B	0 0 0 0	0 0 0 0	0	a	
	LDC.W @aa:32,CCR				0	0	1	4	0 0 0 0		6	B	0 0 1 0	0 0 0 0	0	a a	
	LDC.B #xx:8,EXR				0	0	1	4	0 0 0 0 1		0	7	x x x x	x x x x			
	LDC.B RrS,EXR										0	3	0 0 0 1	r r r r			
	LDC.W @ERs,EXR				0	0	1	4	0 0 0 0 1		6	9	0 rs	0 0 0 0			
	LDC.W @ERs+,EXR				0	0	1	4	0 0 0 0 1		6	D	0 rs	0 0 0 0			
	LDC.W @(d:16,ERs),EXR				0	0	1	4	0 0 0 0 1		6	F	0 rs	0 0 0 0	0	d	
	LDC.W @(d:32,ERs),EXR	0	1	4	0 0 0 0 1	7	8	0 rs	0 0 0 0		6	B	0 0 1 0	0 0 0 0	0	d d	
	LDC.W @aa:16,EXR				0	0	1	4	0 0 0 0 1		6	B	0 0 0 0	0 0 0 0	0	a	
	LDC.W @aa:32,EXR				0	0	1	4	0 0 0 0 1		6	B	0 0 1 0	0 0 0 0	0	a a	
	LDC.L ERs,SBR										0	3	0 1 1 1	0	rs		
	LDC.L ERs,VBR										0	3	0 1 1 0	0	rs		
LDM	LDM.L @SP+,(ERn-ERn+1)				0	0	1	1	0 0 0 0		6	D	0 1 1 1	0	rm+1		
	LDM.L @SP+,(ERn-ERn+2)				0	0	1	2	0 0 0 0		6	D	0 1 1 1	0	rm+2		
	LDM.L @SP+,(ERn-ERn+3)				0	0	1	3	0 0 0 0		6	D	0 1 1 1	0	rm+3		
LDMAC	LDMAC ERs,MACH										0	3	0 0 1 0	0	rs		
	LDMAC ERs,MACL										0	3	0 0 1 1	0	rs		
MAC	MAC @ERn+,@ERm+				0	0	1	6	0 0 0 0		6	D	0 m	0	rm		
MOV	MOV.B #xx:8,Rd										F	rd	x x x x	x x x x			
	MOV.B #xx:4,@aa:16										6	A	1 1 0 1	x x x x	a		
	MOV.B #xx:4,@aa:32										6	A	1 1 1 1	x x x x	a a		
	MOV.B #xx:8,@ERd				0	0	1	7	1 1 0 1		0 0 0 0	0	rd	x x x x	x x x x		
	MOV.B #xx:8,@ERd+				0	0	1	7	1 1 0 1		1 0 0 0	0	rd	x x x x	x x x x		
	MOV.B #xx:8,@ERd-				0	0	1	7	1 1 0 1		1 0 1 0	0	rd	x x x x	x x x x		
	MOV.B #xx:8,@+ERd				0	0	1	7	1 1 0 1		1 0 0 1	0	rd	x x x x	x x x x		
	MOV.B #xx:8,@-ERd				0	0	1	7	1 1 0 1		1 0 1 1	0	rd	x x x x	x x x x		
	MOV.B #xx:8,@(d:2,ERd)				0	0	1	7	1 1 0 1		0 0 d d	0	rd	x x x x	x x x x		
	MOV.B #xx:8,@(d:16,ERd)				0	0	1	7	1 1 0 1		1 1 0 0	0	rd	x x x x	x x x x	d	
	MOV.B #xx:8,@(d:32,ERd)				0	0	1	7	1 1 0 1		1 1 0 0	1	rd	x x x x	x x x x	d d	
	MOV.B #xx:8,@(d:16,Rd.B)				0	0	1	7	1 1 0 1		1 1 0 1	0	rd	x x x x	x x x x	d	
	MOV.B #xx:8,@(d:16,Rd.W)				0	0	1	7	1 1 0 1		1 1 1 0	0	rd	x x x x	x x x x	d	
	MOV.B #xx:8,@(d:16,ERd.L)				0	0	1	7	1 1 0 1		1 1 1 1	0	rd	x x x x	x x x x	d	
MOV.B #xx:8,@(d:32,Rd.B)				0	0	1	7	1 1 0 1		1 1 0 1	1	rd	x x x x	x x x x	d d		
MOV.B #xx:8,@(d:32,Rd.W)				0	0	1	7	1 1 0 1		1 1 1 0	1	rd	x x x x	x x x x	d d		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部										
		15	8	7	0		15	8	7	0											
MOV	MOV.B #xx:8,@(d:32,ERd.L)	0	1	7	1 1 0 1	1	1	1	1	rd	x	x	x	x	x	x	x	d	d		
	MOV.B #xx:8,@aa:16	0	1	7	1 1 0 1	0	1	0	0	0	0	0	0	0	x	x	x	x	x	a	
	MOV.B #xx:8,@aa:32	0	1	7	1 1 0 1	0	1	0	0	1	0	0	0	0	x	x	x	x	x	a	a
	MOV.B Rs,Rd					0					C				rs				rd		
	MOV.B Rs,@ERd					6					8	1			rd				rs		
	MOV.B Rs,@ERd+		0	1	7	0 0 1 1	6				C	1			rd				rs		
	MOV.B Rs,@ERd-		0	1	7	0 0 0 1	6				C	1			rd				rs		
	MOV.B Rs,@+ERd		0	1	7	0 0 1 0	6				C	1			rd				rs		
	MOV.B Rs,@-ERd						6				C	1			rd				rs		
	MOV.B Rs,@(d:2,ERd)		0	1	7	0 0 d d	6				8	1			rd				rs		
	MOV.B Rs,@(d:16,ERd)						6				E	1			rd				rs	d	
	MOV.B Rs,@(d:32,ERd)		7	8	0	rd 0 0 0 0	6				A	1	0	1	0				rs	d	d
	MOV.B Rs,@(d:16,Rd.B)		0	1	7	0 0 0 1	6				E	1			rd				rs	d	
	MOV.B Rs,@(d:16,Rd.W)		0	1	7	0 0 1 0	6				E	1			rd				rs	d	
	MOV.B Rs,@(d:16,ERd.L)		0	1	7	0 0 1 1	6				E	1			rd				rs	d	
	MOV.B Rs,@(d:32,Rd.B)		7	8	0	rd 0 0 0 1	6				A	1	0	1	0				rs	d	d
	MOV.B Rs,@(d:32,Rd.W)		7	8	0	rd 0 0 1 0	6				A	1	0	1	0				rs	d	d
	MOV.B Rs,@(d:32,ERd.L)		7	8	0	rd 0 0 1 1	6				A	1	0	1	0				rs	d	d
	MOV.B Rs,@aa:8						3				rs	a	a	a	a	a	a	a	a	a	
	MOV.B Rs,@aa:16						6				A	1	0	0	0				rs	a	
	MOV.B Rs,@aa:32						6				A	1	0	1	0				rs	a	a
	MOV.B @ERs,Rd						6				8	0			rs				rd		
	MOV.B @ERs+,Rd						6				C	0			rs				rd		
	MOV.B @ERs-,Rd		0	1	7	0 0 1 0	6				C	0			rs				rd		
	MOV.B @+ERs,Rd		0	1	7	0 0 0 1	6				C	0			rs				rd		
	MOV.B @-ERs,Rd		0	1	7	0 0 1 1	6				C	0			rs				rd		
	MOV.B @(d:2,ERs),Rd		0	1	7	0 0 d d	6				8	0			rs				rd		
	MOV.B @(d:16,ERs),Rd						6				E	0			rs				rd	d	
	MOV.B @(d:32,ERs),Rd		7	8	0	rs 0 0 0 0	6				A	0	0	1	0				rd	d	d
	MOV.B @(d:16,Rs.B),Rd		0	1	7	0 0 0 1	6				E	0			rs				rd	d	
	MOV.B @(d:16,Rs.W),Rd		0	1	7	0 0 1 0	6				E	0			rs				rd	d	
	MOV.B @(d:16,ERs.L),Rd		0	1	7	0 0 1 1	6				E	0			rs				rd	d	
MOV.B @(d:32,Rs.B),Rd		7	8	0	rs 0 0 0 1	6				A	0	0	1	0				rd	d	d	
MOV.B @(d:32,Rs.W),Rd		7	8	0	rs 0 0 1 0	6				A	0	0	1	0				rd	d	d	
MOV.B @(d:32,ERs.L),Rd		7	8	0	rs 0 0 1 1	6				A	0	0	1	0				rd	d	d	
MOV.B @aa:8,Rd						2				rd	a	a	a	a	a	a	a	a	a		

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部			
		15	8 7	0		15	8 7	0				
MOV	MOV.B @aa:16,Rd					6	A	0 0 0 0	rd	a		
	MOV.B @aa:32,Rd					6	A	0 0 1 0	rd	a a		
	MOV.B @ERs,@ERd	0	1	7	1 0 0 0	0 0 0 0	0	rs	0 0 0 0	0	rd	
	MOV.B @ERs,@ERd+	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 0 0 0	0	rd	
	MOV.B @ERs,@ERd-	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 0 1 0	0	rd	
	MOV.B @ERs,@+ERd	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 0 0 1	0	rd	
	MOV.B @ERs,@-ERd	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 0 1 1	0	rd	
	MOV.B @ERs,@(d:2,ERd)	0	1	7	1 0 0 0	0 0 0 0	0	rs	0 0 d d	0	rd	
	MOV.B @ERs,@(d:16,ERd)	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 1 0 0	0	rd	d
	MOV.B @ERs,@(d:32,ERd)	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 1 0 0	0	rd	d d
	MOV.B @ERs,@(d:16,Rd,B)	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 1 0 1	0	rd	d
	MOV.B @ERs,@(d:16,Rd,W)	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 1 1 0	0	rd	d
	MOV.B @ERs,@(d:16,ERd,L)	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 1 1 1	0	rd	d
	MOV.B @ERs,@(d:32,Rd,B)	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 1 0 1	1	rd	d d
	MOV.B @ERs,@(d:32,Rd,W)	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 1 1 0	1	rd	d d
	MOV.B @ERs,@(d:32,ERd,L)	0	1	7	1 0 0 0	0 0 0 0	0	rs	1 1 1 1	1	rd	d d
	MOV.B @ERs,@aa:16	0	1	7	1 0 0 0	0 0 0 0	0	rs	0 1 0 0	0 0 0 0	a	
	MOV.B @ERs,@aa:32	0	1	7	1 0 0 0	0 0 0 0	0	rs	0 1 0 0	1 0 0 0	a a	
	MOV.B @ERs+,@ERd	0	1	7	1 0 0 0	1 0 0 0	0	rs	0 0 0 0	0	rd	
	MOV.B @ERs+,@ERd+	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 0 0 0	0	rd	
	MOV.B @ERs+,@ERd-	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 0 1 0	0	rd	
	MOV.B @ERs+,@+ERd	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 0 0 1	0	rd	
	MOV.B @ERs+,@-ERd	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 0 1 1	0	rd	
	MOV.B @ERs+,@(d:2,ERd)	0	1	7	1 0 0 0	1 0 0 0	0	rs	0 0 d d	0	rd	
	MOV.B @ERs+,@(d:16,ERd)	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 1 0 0	0	rd	d
	MOV.B @ERs+,@(d:32,ERd)	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 1 0 0	1	rd	d d
	MOV.B @ERs+,@(d:16,Rd,B)	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 1 0 1	0	rd	d
	MOV.B @ERs+,@(d:16,Rd,W)	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 1 1 0	0	rd	d
	MOV.B @ERs+,@(d:16,ERd,L)	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 1 1 1	0	rd	d
	MOV.B @ERs+,@(d:32,Rd,B)	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 1 0 1	1	rd	d d
	MOV.B @ERs+,@(d:32,Rd,W)	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 1 1 0	1	rd	d d
	MOV.B @ERs+,@(d:32,ERd,L)	0	1	7	1 0 0 0	1 0 0 0	0	rs	1 1 1 1	1	rd	d d
MOV.B @ERs+,@aa:16	0	1	7	1 0 0 0	1 0 0 0	0	rs	0 1 0 0	0 0 0 0	a		
MOV.B @ERs+,@aa:32	0	1	7	1 0 0 0	1 0 0 0	0	rs	0 1 0 0	1 0 0 0	a a		
MOV.B @ERs-,@ERd	0	1	7	1 0 0 0	1 0 1 0	0	rs	0 0 0 0	0	rd		
MOV.B @ERs-,@ERd+	0	1	7	1 0 0 0	1 0 1 0	0	rs	1 0 0 0	0	rd		

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部	
		15	8	7		0	15	8		7
MOV	MOV.B @ERs,@ERd-	0	1	7	1	0	0	0	rd	
	MOV.B @ERs,@+ERd	0	1	7	1	0	0	0	rd	
	MOV.B @ERs,@-ERd	0	1	7	1	0	0	0	rd	
	MOV.B @ERs,@(d:2,ERd)	0	1	7	1	0	0	0	rd	
	MOV.B @ERs,@(d:16,ERd)	0	1	7	1	0	0	0	rd	d
	MOV.B @ERs,@(d:32,ERd)	0	1	7	1	0	0	0	rd	d d
	MOV.B @ERs,@(d:16,Rd.B)	0	1	7	1	0	0	0	rd	d
	MOV.B @ERs,@(d:16,Rd.W)	0	1	7	1	0	0	0	rd	d
	MOV.B @ERs,@(d:16,ERd.L)	0	1	7	1	0	0	0	rd	d
	MOV.B @ERs,@(d:32,Rd.B)	0	1	7	1	0	0	0	rd	d d
	MOV.B @ERs,@(d:32,Rd.W)	0	1	7	1	0	0	0	rd	d d
	MOV.B @ERs,@(d:32,ERd.L)	0	1	7	1	0	0	0	rd	d d
	MOV.B @ERs,@aa:16	0	1	7	1	0	0	0	rd	a
	MOV.B @ERs,@aa:32	0	1	7	1	0	0	0	rd	a a
	MOV.B @+ERs,@ERd	0	1	7	1	0	0	0	rd	
	MOV.B @+ERs,@ERd+	0	1	7	1	0	0	0	rd	
	MOV.B @+ERs,@ERd-	0	1	7	1	0	0	0	rd	
	MOV.B @+ERs,@+ERd	0	1	7	1	0	0	0	rd	
	MOV.B @+ERs,@-ERd	0	1	7	1	0	0	0	rd	
	MOV.B @+ERs,@(d:2,ERd)	0	1	7	1	0	0	0	rd	
	MOV.B @+ERs,@(d:16,ERd)	0	1	7	1	0	0	0	rd	d
	MOV.B @+ERs,@(d:32,ERd)	0	1	7	1	0	0	0	rd	d d
	MOV.B @+ERs,@(d:16,Rd.B)	0	1	7	1	0	0	0	rd	d
	MOV.B @+ERs,@(d:16,Rd.W)	0	1	7	1	0	0	0	rd	d
	MOV.B @+ERs,@(d:16,ERd.L)	0	1	7	1	0	0	0	rd	d
	MOV.B @+ERs,@(d:32,Rd.B)	0	1	7	1	0	0	0	rd	d d
	MOV.B @+ERs,@(d:32,Rd.W)	0	1	7	1	0	0	0	rd	d d
	MOV.B @+ERs,@(d:32,ERd.L)	0	1	7	1	0	0	0	rd	d d
	MOV.B @+ERs,@aa:16	0	1	7	1	0	0	0	rd	a
	MOV.B @+ERs,@aa:32	0	1	7	1	0	0	0	rd	a a
	MOV.B @-ERs,@ERd	0	1	7	1	0	0	0	rd	
	MOV.B @-ERs,@ERd+	0	1	7	1	0	0	0	rd	
MOV.B @-ERs,@ERd-	0	1	7	1	0	0	0	rd		
MOV.B @-ERs,@+ERd	0	1	7	1	0	0	0	rd		
MOV.B @-ERs,@-ERd	0	1	7	1	0	0	0	rd		
MOV.B @-ERs,@(d:2,ERd)	0	1	7	1	0	0	0	rd		

命令	ニーモニック	opcode			opcode	opcode	EA	opcode			EA 拡張部								
		15	8	7				0	15	8		7	0						
MOV	MOV.B @-ERs, @(d:16,ERd)			0	1	7	1	0	0	0	rs	1	1	0	0	rd	d		
	MOV.B @-ERs, @(d:32,ERd)			0	1	7	1	0	0	0	rs	1	1	0	0	1	rd	d d	
	MOV.B @-ERs, @(d:16,Rd.B)			0	1	7	1	0	0	0	rs	1	1	0	1	0	rd	d	
	MOV.B @-ERs, @(d:16,Rd.W)			0	1	7	1	0	0	0	rs	1	1	1	0	0	rd	d	
	MOV.B @-ERs, @(d:16,ERd.L)			0	1	7	1	0	0	0	rs	1	1	1	1	0	rd	d	
	MOV.B @-ERs, @(d:32,Rd.B)			0	1	7	1	0	0	0	rs	1	1	0	1	1	rd	d d	
	MOV.B @-ERs, @(d:32,Rd.W)			0	1	7	1	0	0	0	rs	1	1	1	0	0	rd	d d	
	MOV.B @-ERs, @(d:32,ERd.L)			0	1	7	1	0	0	0	rs	1	1	1	1	0	rd	d d	
	MOV.B @-ERs, @aa:16			0	1	7	1	0	0	0	rs	0	1	0	0	0	0	0	a
	MOV.B @-ERs, @aa:32			0	1	7	1	0	0	0	rs	0	1	0	0	1	0	0	a a
	MOV.B @(d:2,ERs), @ERd			0	1	7	1	0	0	0	rs	0	0	0	0	0	rd		
	MOV.B @(d:2,ERs), @ERd+			0	1	7	1	0	0	0	rs	1	0	0	0	0	rd		
	MOV.B @(d:2,ERs), @ERd-			0	1	7	1	0	0	0	rs	1	0	1	0	0	rd		
	MOV.B @(d:2,ERs), @+ERd			0	1	7	1	0	0	0	rs	1	0	0	1	0	rd		
	MOV.B @(d:2,ERs), @-ERd			0	1	7	1	0	0	0	rs	1	0	1	1	0	rd		
	MOV.B @(d:2,ERs), @(d:2,ERd)			0	1	7	1	0	0	0	rs	0	0	d	d	0	rd		
	MOV.B @(d:2,ERs), @(d:16,ERd)			0	1	7	1	0	0	0	rs	1	1	0	0	0	rd	d	
	MOV.B @(d:2,ERs), @(d:32,ERd)			0	1	7	1	0	0	0	rs	1	1	0	0	1	rd	d d	
	MOV.B @(d:2,ERs), @(d:16,Rd.B)			0	1	7	1	0	0	0	rs	1	1	0	1	0	rd	d	
	MOV.B @(d:2,ERs), @(d:16,Rd.W)			0	1	7	1	0	0	0	rs	1	1	1	0	0	rd	d	
	MOV.B @(d:2,ERs), @(d:16,ERd.L)			0	1	7	1	0	0	0	rs	1	1	1	1	0	rd	d	
	MOV.B @(d:2,ERs), @(d:32,Rd.B)			0	1	7	1	0	0	0	rs	1	1	0	1	1	rd	d d	
	MOV.B @(d:2,ERs), @(d:32,Rd.W)			0	1	7	1	0	0	0	rs	1	1	1	0	1	rd	d d	
	MOV.B @(d:2,ERs), @(d:32,ERd.L)			0	1	7	1	0	0	0	rs	1	1	1	1	1	rd	d d	
	MOV.B @(d:2,ERs), @aa:16			0	1	7	1	0	0	0	rs	0	1	0	0	0	0	0	a
	MOV.B @(d:2,ERs), @aa:32			0	1	7	1	0	0	0	rs	0	1	0	0	1	0	0	a a
	MOV.B @(d:16,ERs), @ERd			0	1	7	1	0	0	0	rs	0	0	0	0	0	rd	d	
	MOV.B @(d:16,ERs), @ERd+			0	1	7	1	0	0	0	rs	1	0	0	0	0	rd	d	
	MOV.B @(d:16,ERs), @ERd-			0	1	7	1	0	0	0	rs	1	0	1	0	0	rd	d	
	MOV.B @(d:16,ERs), @+ERd			0	1	7	1	0	0	0	rs	1	0	0	1	0	rd	d	
MOV.B @(d:16,ERs), @-ERd			0	1	7	1	0	0	0	rs	1	0	1	1	0	rd	d		
MOV.B @(d:16,ERs), @(d:2,ERd)			0	1	7	1	0	0	0	rs	0	0	d	d	0	rd	d		
MOV.B @(d:16,ERs), @(d:16,ERd)			0	1	7	1	0	0	0	rs	1	1	0	0	0	rd	d d		
MOV.B @(d:16,ERs), @(d:32,ERd)			0	1	7	1	0	0	0	rs	1	1	0	0	1	rd	d d		
MOV.B @(d:16,ERs), @(d:16,Rd.B)			0	1	7	1	0	0	0	rs	1	1	0	1	0	rd	d d		
MOV.B @(d:16,ERs), @(d:16,Rd.W)			0	1	7	1	0	0	0	rs	1	1	1	0	0	rd	d d		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部			
		15	8	7	0		15	8	7	0				
MOV	MOV.B @(d:16,ERs),@(d:16,ERd.L)	0	1	7	1 0 0 0	1	1 0 0 0	0	rs	1 1 1 1	rd	d	d	
	MOV.B @(d:16,ERs),@(d:32,Rd.B)	0	1	7	1 0 0 0	1	1 0 0 0	0	rs	1 1 0 1	1	rd	d	d d
	MOV.B @(d:16,ERs),@(d:32,Rd.W)	0	1	7	1 0 0 0	1	1 0 0 0	0	rs	1 1 1 0	1	rd	d	d d
	MOV.B @(d:16,ERs),@(d:32,ERd.L)	0	1	7	1 0 0 0	1	1 0 0 0	0	rs	1 1 1 1	1	rd	d	d d
	MOV.B @(d:16,ERs),@aa:16	0	1	7	1 0 0 0	1	1 0 0 0	0	rs	0 1 0 0	0 0 0 0	d	a	
	MOV.B @(d:16,ERs),@aa:32	0	1	7	1 0 0 0	1	1 0 0 0	0	rs	0 1 0 0	1 0 0 0	d	a	a
	MOV.B @(d:32,ERs),@ERd	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	0 0 0 0	0	rd	d	d
	MOV.B @(d:32,ERs),@ERd+	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 0 0 0	0	rd	d	d
	MOV.B @(d:32,ERs),@ERd-	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 0 1 0	0	rd	d	d
	MOV.B @(d:32,ERs),@+ERd	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 0 0 1	0	rd	d	d
	MOV.B @(d:32,ERs),@-ERd	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 0 1 1	0	rd	d	d
	MOV.B @(d:32,ERs),@(d:2,ERd)	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	0 0 d d	0	rd	d	d
	MOV.B @(d:32,ERs),@(d:16,ERd)	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 1 0 0	0	rd	d	d d
	MOV.B @(d:32,ERs),@(d:32,ERd)	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 1 0 0	1	rd	d	d d d
	MOV.B @(d:32,ERs),@(d:16,Rd.B)	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 1 0 1	0	rd	d	d d
	MOV.B @(d:32,ERs),@(d:16,Rd.W)	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 1 1 0	0	rd	d	d d
	MOV.B @(d:32,ERs),@(d:16,ERd.L)	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 1 1 1	0	rd	d	d d
	MOV.B @(d:32,ERs),@(d:32,Rd.B)	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 1 0 1	1	rd	d	d d d
	MOV.B @(d:32,ERs),@(d:32,Rd.W)	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 1 1 0	1	rd	d	d d d
	MOV.B @(d:32,ERs),@(d:32,ERd.L)	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	1 1 1 1	1	rd	d	d d d
	MOV.B @(d:32,ERs),@aa:16	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	0 1 0 0	0 0 0 0	d	a	
	MOV.B @(d:32,ERs),@aa:32	0	1	7	1 0 0 0	1	1 0 0 0	1	rs	0 1 0 0	1 0 0 0	d	a	a
	MOV.B @(d:16,Rs.B),@ERd	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	0 0 0 0	0	rd	d	
	MOV.B @(d:16,Rs.B),@ERd+	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 0 0 0	0	rd	d	
	MOV.B @(d:16,Rs.B),@ERd-	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 0 1 0	0	rd	d	
	MOV.B @(d:16,Rs.B),@+ERd	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 0 0 1	0	rd	d	
	MOV.B @(d:16,Rs.B),@-ERd	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 0 1 1	0	rd	d	
	MOV.B @(d:16,Rs.B),@(d:2,ERd)	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	0 0 d d	0	rd	d	
	MOV.B @(d:16,Rs.B),@(d:16,ERd)	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 1 0 0	0	rd	d	d
	MOV.B @(d:16,Rs.B),@(d:32,ERd)	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 1 0 0	1	rd	d	d d
	MOV.B @(d:16,Rs.B),@(d:16,Rd.B)	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 1 0 1	0	rd	d	d
	MOV.B @(d:16,Rs.B),@(d:16,Rd.W)	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 1 1 0	0	rd	d	d
MOV.B @(d:16,Rs.B),@(d:16,ERd.L)	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 1 1 1	0	rd	d	d	
MOV.B @(d:16,Rs.B),@(d:32,Rd.B)	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 1 0 1	1	rd	d	d d	
MOV.B @(d:16,Rs.B),@(d:32,Rd.W)	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 1 1 0	1	rd	d	d d	
MOV.B @(d:16,Rs.B),@(d:32,ERd.L)	0	1	7	1 0 0 0	1	1 0 1 0	0	rs	1 1 1 1	1	rd	d	d d	

命令	ニーモニック	opcode			EA	opcode			EA 拡張部																		
		15	8	7		0	15	8		7	0																
MOV	MOV.B @(d:16,Rs.B),@aa:16		0	1	7	1	0	0	0	1	1	0	1	0	rs	0	1	0	0	0	0	0	0	d	a		
	MOV.B @(d:16,Rs.B),@aa:32		0	1	7	1	0	0	0	1	1	0	1	0	rs	0	1	0	0	1	0	0	0	0	d	a	a
	MOV.B @(d:16,Rs.W),@ERd		0	1	7	1	0	0	0	1	1	1	0	0	rs	0	0	0	0	0	0	rd	d				
	MOV.B @(d:16,Rs.W),@ERd+		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	0	0	0	0	rd	d					
	MOV.B @(d:16,Rs.W),@ERd-		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	0	1	0	0	rd	d					
	MOV.B @(d:16,Rs.W),@+ERd		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	0	0	1	0	rd	d					
	MOV.B @(d:16,Rs.W),@-ERd		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	0	1	1	0	rd	d					
	MOV.B @(d:16,Rs.W),@(d:2,ERd)		0	1	7	1	0	0	0	1	1	1	0	0	rs	0	0	d	d	0	rd	d					
	MOV.B @(d:16,Rs.W),@(d:16,ERd)		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	1	0	0	0	rd	d	d				
	MOV.B @(d:16,Rs.W),@(d:32,ERd)		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	1	0	0	rd	d	d	d				
	MOV.B @(d:16,Rs.W),@(d:16,Rd.B)		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	1	0	1	0	rd	d	d				
	MOV.B @(d:16,Rs.W),@(d:16,Rd.W)		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	1	1	0	0	rd	d	d				
	MOV.B @(d:16,Rs.W),@(d:16,ERd.L)		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	1	1	1	0	rd	d	d				
	MOV.B @(d:16,Rs.W),@(d:32,Rd.B)		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	1	0	1	1	rd	d	d	d			
	MOV.B @(d:16,Rs.W),@(d:32,Rd.W)		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	1	1	0	1	rd	d	d	d			
	MOV.B @(d:16,Rs.W),@(d:32,ERd.L)		0	1	7	1	0	0	0	1	1	1	0	0	rs	1	1	1	1	1	rd	d	d	d			
	MOV.B @(d:16,Rs.W),@aa:16		0	1	7	1	0	0	0	1	1	1	0	0	rs	0	1	0	0	0	0	0	0	0	d	a	
	MOV.B @(d:16,Rs.W),@aa:32		0	1	7	1	0	0	0	1	1	1	0	0	rs	0	1	0	0	1	0	0	0	0	d	a	a
	MOV.B @(d:16,ERs.L),@ERd		0	1	7	1	0	0	0	1	1	1	1	0	rs	0	0	0	0	0	rd	d					
	MOV.B @(d:16,ERs.L),@ERd+		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	0	0	0	0	rd	d					
	MOV.B @(d:16,ERs.L),@ERd-		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	0	1	0	0	rd	d					
	MOV.B @(d:16,ERs.L),@+ERd		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	0	0	1	0	rd	d					
	MOV.B @(d:16,ERs.L),@-ERd		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	0	1	1	0	rd	d					
	MOV.B @(d:16,ERs.L),@(d:2,ERd)		0	1	7	1	0	0	0	1	1	1	1	0	rs	0	0	d	d	0	rd	d					
	MOV.B @(d:16,ERs.L),@(d:16,ERd)		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	1	0	0	0	rd	d	d				
	MOV.B @(d:16,ERs.L),@(d:32,ERd)		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	1	0	0	1	rd	d	d	d			
	MOV.B @(d:16,ERs.L),@(d:16,Rd.B)		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	1	0	1	0	rd	d	d				
	MOV.B @(d:16,ERs.L),@(d:16,Rd.W)		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	1	1	0	0	rd	d	d				
	MOV.B @(d:16,ERs.L),@(d:16,ERd.L)		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	1	1	1	0	rd	d	d				
	MOV.B @(d:16,ERs.L),@(d:32,Rd.B)		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	1	0	1	1	rd	d	d	d			
	MOV.B @(d:16,ERs.L),@(d:32,Rd.W)		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	1	1	0	1	rd	d	d	d			
	MOV.B @(d:16,ERs.L),@(d:32,ERd.L)		0	1	7	1	0	0	0	1	1	1	1	0	rs	1	1	1	1	1	rd	d	d	d			
MOV.B @(d:16,ERs.L),@aa:16		0	1	7	1	0	0	0	1	1	1	1	0	rs	0	1	0	0	0	0	0	0	0	d	a		
MOV.B @(d:16,ERs.L),@aa:32		0	1	7	1	0	0	0	1	1	1	1	0	rs	0	1	0	0	1	0	0	0	0	d	a	a	
MOV.B @(d:32,Rs.B),@ERd		0	1	7	1	0	0	0	1	1	0	1	1	rs	0	0	0	0	0	rd	d	d					
MOV.B @(d:32,Rs.B),@ERd+		0	1	7	1	0	0	0	1	1	0	1	1	rs	1	0	0	0	0	rd	d	d					

2. 各命令の説明

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部																
		15	8	7		0	15	8		7	0														
MOV	MOV.B @(d:32,Rs.B),@ERd-	0	1	7	1	0	0	0	1	1	0	1	rs	1	0	1	0	rd	d	d					
	MOV.B @(d:32,Rs.B),@+ERd	0	1	7	1	0	0	0	1	1	0	1	1	rs	1	0	0	1	0	rd	d	d			
	MOV.B @(d:32,Rs.B),@-ERd	0	1	7	1	0	0	0	1	1	0	1	1	rs	1	0	1	1	0	rd	d	d			
	MOV.B @(d:32,Rs.B),@(d:2,ERd)	0	1	7	1	0	0	0	1	1	0	1	1	rs	0	0	d	d	0	rd	d	d			
	MOV.B @(d:32,Rs.B),@(d:16,ERd)	0	1	7	1	0	0	0	1	1	0	1	1	rs	1	1	0	0	0	rd	d	d	d		
	MOV.B @(d:32,Rs.B),@(d:32,ERd)	0	1	7	1	0	0	0	1	1	0	1	1	rs	1	1	0	0	1	rd	d	d	d		
	MOV.B @(d:32,Rs.B),@(d:16,Rd.B)	0	1	7	1	0	0	0	1	1	0	1	1	rs	1	1	0	1	0	rd	d	d	d		
	MOV.B @(d:32,Rs.B),@(d:16,Rd.W)	0	1	7	1	0	0	0	1	1	0	1	1	rs	1	1	1	0	0	rd	d	d	d		
	MOV.B @(d:32,Rs.B),@(d:16,ERd.L)	0	1	7	1	0	0	0	1	1	0	1	1	rs	1	1	1	1	0	rd	d	d	d		
	MOV.B @(d:32,Rs.B),@(d:32,Rd.B)	0	1	7	1	0	0	0	1	1	0	1	1	rs	1	1	0	1	1	rd	d	d	d		
	MOV.B @(d:32,Rs.B),@(d:32,Rd.W)	0	1	7	1	0	0	0	1	1	0	1	1	rs	1	1	1	0	1	rd	d	d	d		
	MOV.B @(d:32,Rs.B),@(d:32,ERd.L)	0	1	7	1	0	0	0	1	1	0	1	1	rs	1	1	1	1	1	rd	d	d	d		
	MOV.B @(d:32,Rs.B),@aa:16	0	1	7	1	0	0	0	1	1	0	1	1	rs	0	1	0	0	0	0	0	0	d	a	
	MOV.B @(d:32,Rs.B),@aa:32	0	1	7	1	0	0	0	1	1	0	1	1	rs	0	1	0	0	1	0	0	0	0	d	a
	MOV.B @(d:32,Rs.W),@ERd	0	1	7	1	0	0	0	1	1	1	0	1	rs	0	0	0	0	0	rd	d	d			
	MOV.B @(d:32,Rs.W),@ERd+	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	0	0	0	0	rd	d	d			
	MOV.B @(d:32,Rs.W),@ERd-	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	0	1	0	0	rd	d	d			
	MOV.B @(d:32,Rs.W),@+ERd	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	0	0	1	0	rd	d	d			
	MOV.B @(d:32,Rs.W),@-ERd	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	0	1	1	0	rd	d	d			
	MOV.B @(d:32,Rs.W),@(d:2,ERd)	0	1	7	1	0	0	0	1	1	1	0	1	rs	0	0	d	d	0	rd	d	d			
	MOV.B @(d:32,Rs.W),@(d:16,ERd)	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	1	0	0	0	rd	d	d	d		
	MOV.B @(d:32,Rs.W),@(d:32,ERd)	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	1	0	0	1	rd	d	d	d		
	MOV.B @(d:32,Rs.W),@(d:16,Rd.B)	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	1	0	1	0	rd	d	d	d		
	MOV.B @(d:32,Rs.W),@(d:16,Rd.W)	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	1	1	0	0	rd	d	d	d		
	MOV.B @(d:32,Rs.W),@(d:16,ERd.L)	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	1	1	1	0	rd	d	d	d		
	MOV.B @(d:32,Rs.W),@(d:32,Rd.B)	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	1	0	1	1	rd	d	d	d		
	MOV.B @(d:32,Rs.W),@(d:32,Rd.W)	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	1	1	0	1	rd	d	d	d		
	MOV.B @(d:32,Rs.W),@(d:32,ERd.L)	0	1	7	1	0	0	0	1	1	1	0	1	rs	1	1	1	1	1	rd	d	d	d		
	MOV.B @(d:32,Rs.W),@aa:16	0	1	7	1	0	0	0	1	1	1	0	1	rs	0	1	0	0	0	0	0	0	d	a	
	MOV.B @(d:32,Rs.W),@aa:32	0	1	7	1	0	0	0	1	1	1	0	1	rs	0	1	0	0	1	0	0	0	0	d	a
	MOV.B @(d:32,ERs.L),@ERd	0	1	7	1	0	0	0	1	1	1	1	1	rs	0	0	0	0	0	rd	d	d			
	MOV.B @(d:32,ERs.L),@ERd+	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	0	0	0	0	rd	d	d			
	MOV.B @(d:32,ERs.L),@ERd-	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	0	1	0	0	rd	d	d			
	MOV.B @(d:32,ERs.L),@+ERd	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	0	0	1	0	rd	d	d			
MOV.B @(d:32,ERs.L),@-ERd	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	0	1	1	0	rd	d	d				
MOV.B @(d:32,ERs.L),@(d:2,ERd)	0	1	7	1	0	0	0	1	1	1	1	1	rs	0	0	d	d	0	rd	d	d				
MOV.B @(d:32,ERs.L),@(d:16,ERd)	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	1	0	0	0	rd	d	d	d			

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部																
		15	8	7		0	15	8		7	0														
MOV	MOV.B @(d:32,ERs.L),@(d:32,ERd)	0	1	7	1	0	0	0	1	1	1	1	rs	1	1	0	0	rd	d	d	d	d			
	MOV.B @(d:32,ERs.L),@(d:16,Rd.B)	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	1	0	1	rd	d	d	d			
	MOV.B @(d:32,ERs.L),@(d:16,Rd.W)	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	1	1	0	rd	d	d	d			
	MOV.B @(d:32,ERs.L),@(d:16,ERd.L)	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	1	1	1	rd	d	d	d			
	MOV.B @(d:32,ERs.L),@(d:32,Rd.B)	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	1	0	1	rd	d	d	d			
	MOV.B @(d:32,ERs.L),@(d:32,Rd.W)	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	1	1	0	rd	d	d	d			
	MOV.B @(d:32,ERs.L),@(d:32,ERd.L)	0	1	7	1	0	0	0	1	1	1	1	1	rs	1	1	1	1	rd	d	d	d			
	MOV.B @(d:32,ERs.L),@aa:16	0	1	7	1	0	0	0	1	1	1	1	1	rs	0	1	0	0	0	0	0	0	d	a	
	MOV.B @(d:32,ERs.L),@aa:32	0	1	7	1	0	0	0	1	1	1	1	1	rs	0	1	0	0	1	0	0	0	d	a	a
	MOV.B @aa:16,@ERd	0	1	7	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	rd	a				
	MOV.B @aa:16,@ERd+	0	1	7	1	0	0	0	0	1	0	0	0	0	1	0	0	0	0	rd	a				
	MOV.B @aa:16,@ERd-	0	1	7	1	0	0	0	0	1	0	0	0	0	1	0	1	0	0	rd	a				
	MOV.B @aa:16,@+ERd	0	1	7	1	0	0	0	0	1	0	0	0	0	1	0	0	1	0	rd	a				
	MOV.B @aa:16,@-ERd	0	1	7	1	0	0	0	0	1	0	0	0	0	1	0	1	1	0	rd	a				
	MOV.B @aa:16,@(d:2,ERd)	0	1	7	1	0	0	0	0	1	0	0	0	0	0	0	d	d	0	rd	a				
	MOV.B @aa:16,@(d:16,ERd)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	0	0	0	rd	a	d			
	MOV.B @aa:16,@(d:32,ERd)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	0	0	0	rd	a	d	d		
	MOV.B @aa:16,@(d:16,Rd.B)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	0	1	0	rd	a	d			
	MOV.B @aa:16,@(d:16,Rd.W)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	1	0	0	rd	a	d			
	MOV.B @aa:16,@(d:16,ERd.L)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	1	1	0	rd	a	d			
	MOV.B @aa:16,@(d:32,Rd.B)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	0	1	1	rd	a	d	d		
	MOV.B @aa:16,@(d:32,Rd.W)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	1	0	0	rd	a	d	d		
	MOV.B @aa:16,@(d:32,ERd.L)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	1	1	1	rd	a	d	d		
	MOV.B @aa:16,@aa:16	0	1	7	1	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	a	a
	MOV.B @aa:16,@aa:32	0	1	7	1	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	a	a
	MOV.B @aa:32,@ERd	0	1	7	1	0	0	0	0	1	0	0	0	1	0	0	0	0	0	rd	a	a			
	MOV.B @aa:32,@ERd+	0	1	7	1	0	0	0	0	1	0	0	0	1	0	0	0	0	0	rd	a	a			
	MOV.B @aa:32,@ERd-	0	1	7	1	0	0	0	0	1	0	0	0	1	0	1	0	0	0	rd	a	a			
	MOV.B @aa:32,@+ERd	0	1	7	1	0	0	0	0	1	0	0	0	1	0	0	1	0	0	rd	a	a			
	MOV.B @aa:32,@-ERd	0	1	7	1	0	0	0	0	1	0	0	0	1	0	1	1	0	0	rd	a	a			
	MOV.B @aa:32,@(d:2,ERd)	0	1	7	1	0	0	0	0	1	0	0	0	0	0	d	d	0	0	rd	a	a			
	MOV.B @aa:32,@(d:16,ERd)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	0	0	0	rd	a	a	d		
MOV.B @aa:32,@(d:32,ERd)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	0	0	1	rd	a	a	d			
MOV.B @aa:32,@(d:16,Rd.B)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	0	1	0	rd	a	a	d			
MOV.B @aa:32,@(d:16,Rd.W)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	1	0	0	rd	a	a	d			
MOV.B @aa:32,@(d:16,ERd.L)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	1	1	0	rd	a	a	d			
MOV.B @aa:32,@(d:32,Rd.B)	0	1	7	1	0	0	0	0	1	0	0	0	0	1	1	0	1	1	rd	a	a	d			

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部							
		15	8	7	0		15	8	7	0								
MOV	MOV.B @aa:32,@(d:32,Rd,W)	0	1	7	1 0 0 0		0	1	0 0 0	1	1	1	0	rd	a	a	d	d
	MOV.B @aa:32,@(d:32,ERd,L)	0	1	7	1 0 0 0		0	1	0 0 0	1	1	1	1	rd	a	a	d	d
	MOV.B @aa:32,@aa:16	0	1	7	1 0 0 0		0	1	0 0 0	0	1	0	0	0 0 0 0	a	a		
	MOV.B @aa:32,@aa:32	0	1	7	1 0 0 0		0	1	0 0 0	1	0	0	0	1 0 0 0	a	a	a	a
	MOV.W #xx:3,Rd						0		F	0	x	x	x	rd				
	MOV.W #xx:16,Rd						7		9	0				rd	x			
	MOV.W #xx:4,@aa:16						6		B	1	1	0	1	x	x	x	x	a
	MOV.W #xx:4,@aa:32						6		B	1	1	1	1	x	x	x	x	a
	MOV.W #xx:8,@ERd		0	1	5	1 1 0 1		0	0	0 0 0	0	rd	x	x	x	x	x	x
	MOV.W #xx:8,@ERd+		0	1	5	1 1 0 1		1	0	0 0 0	0	rd	x	x	x	x	x	x
	MOV.W #xx:8,@ERd-		0	1	5	1 1 0 1		1	0	1 0 0	0	rd	x	x	x	x	x	x
	MOV.W #xx:8,@+ERd		0	1	5	1 1 0 1		1	0	0 1 0	0	rd	x	x	x	x	x	x
	MOV.W #xx:8,@-ERd		0	1	5	1 1 0 1		1	0	1 1 0	0	rd	x	x	x	x	x	x
	MOV.W #xx:8,@(d:2,ERd)		0	1	5	1 1 0 1		0	0	d d 0	0	rd	x	x	x	x	x	x
	MOV.W #xx:8,@(d:16,ERd)		0	1	5	1 1 0 1		1	1	0 0 0	0	rd	x	x	x	x	x	x
	MOV.W #xx:8,@(d:32,ERd)		0	1	5	1 1 0 1		1	1	0 0 0	1	rd	x	x	x	x	x	x
	MOV.W #xx:8,@(d:16,Rd,B)		0	1	5	1 1 0 1		1	1	0 1 0	0	rd	x	x	x	x	x	x
	MOV.W #xx:8,@(d:16,Rd,W)		0	1	5	1 1 0 1		1	1	1 0 0	0	rd	x	x	x	x	x	x
	MOV.W #xx:8,@(d:16,ERd,L)		0	1	5	1 1 0 1		1	1	1 1 0	0	rd	x	x	x	x	x	x
	MOV.W #xx:8,@(d:32,Rd,B)		0	1	5	1 1 0 1		1	1	0 1 1	1	rd	x	x	x	x	x	x
	MOV.W #xx:8,@(d:32,Rd,W)		0	1	5	1 1 0 1		1	1	1 0 1	1	rd	x	x	x	x	x	x
	MOV.W #xx:8,@(d:32,ERd,L)		0	1	5	1 1 0 1		1	1	1 1 1	1	rd	x	x	x	x	x	x
	MOV.W #xx:8,@aa:16		0	1	5	1 1 0 1		0	1	0 0 0	0	0 0 0 0	x	x	x	x	x	x
	MOV.W #xx:8,@aa:32		0	1	5	1 1 0 1		0	1	0 0 0	1	0 0 0 0	x	x	x	x	x	x
	MOV.W #xx:16,@ERd		7	9	0 1 1 1	0 1 0 0	x	0	0	0 0 0	0	rd	0	0	0 0 0	0	0 0 0	
	MOV.W #xx:16,@ERd+		7	9	0 1 1 1	0 1 0 0	x	1	0	0 0 0	0	rd	0	0	0 0 0	0	0 0 0	
	MOV.W #xx:16,@ERd-		7	9	0 1 1 1	0 1 0 0	x	1	0	1 0 0	0	rd	0	0	0 0 0	0	0 0 0	
	MOV.W #xx:16,@+ERd		7	9	0 1 1 1	0 1 0 0	x	1	0	0 1 0	0	rd	0	0	0 0 0	0	0 0 0	
	MOV.W #xx:16,@-ERd		7	9	0 1 1 1	0 1 0 0	x	1	0	1 1 0	0	rd	0	0	0 0 0	0	0 0 0	
	MOV.W #xx:16,@(d:2,ERd)		7	9	0 1 1 1	0 1 0 0	x	0	0	d d 0	0	rd	0	0	0 0 0	0	0 0 0	
	MOV.W #xx:16,@(d:16,ERd)		7	9	0 1 1 1	0 1 0 0	x	1	1	0 0 0	0	rd	0	0	0 0 0	0	0 0 0	d
	MOV.W #xx:16,@(d:32,ERd)		7	9	0 1 1 1	0 1 0 0	x	1	1	0 0 0	1	rd	0	0	0 0 0	0	0 0 0	d
MOV.W #xx:16,@(d:16,Rd,B)		7	9	0 1 1 1	0 1 0 0	x	1	1	0 1 0	0	rd	0	0	0 0 0	0	0 0 0	d	
MOV.W #xx:16,@(d:16,Rd,W)		7	9	0 1 1 1	0 1 0 0	x	1	1	1 0 0	0	rd	0	0	0 0 0	0	0 0 0	d	
MOV.W #xx:16,@(d:16,ERd,L)		7	9	0 1 1 1	0 1 0 0	x	1	1	1 1 0	0	rd	0	0	0 0 0	0	0 0 0	d	
MOV.W #xx:16,@(d:32,Rd,B)		7	9	0 1 1 1	0 1 0 0	x	1	1	0 1 1	1	rd	0	0	0 0 0	0	0 0 0	d	
MOV.W #xx:16,@(d:32,Rd,W)		7	9	0 1 1 1	0 1 0 0	x	1	1	1 0 1	1	rd	0	0	0 0 0	0	0 0 0	d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0		15	8	7	0	
MOV	MOV.W #xx:16,@(d:32,ERd.L)	7	9	0 1 1 1	0 1 0 0	x	1 1 1 1	rd	0 0 0 0	0 0 0 0	d d
	MOV.W #xx:16,@aa:16	7	9	0 1 1 1	0 1 0 0	x	0 1 0 0	0 0 0 0	0 0 0 0	0 0 0 0	a
	MOV.W #xx:16,@aa:32	7	9	0 1 1 1	0 1 0 0	x	0 1 0 0	1 0 0 0	0 0 0 0	0 0 0 0	a a
	MOV.W Rs,Rd						0	D	rs	rd	
	MOV.W Rs,@ERd						6	9	1	rd	rs
	MOV.W Rs,@ERd+	0	1	5	0 0 1 1		6	D	1	rd	rs
	MOV.W Rs,@ERd-	0	1	5	0 0 0 1		6	D	1	rd	rs
	MOV.W Rs,@+ERd	0	1	5	0 0 1 0		6	D	1	rd	rs
	MOV.W Rs,@-ERd						6	D	1	rd	rs
	MOV.W Rs,@(d:2,ERd)	0	1	5	0 0 d d		6	9	1	rd	rs
	MOV.W Rs,@(d:16,ERd)						6	F	1	rd	rs d
	MOV.W Rs,@(d:32,ERd)	7	8	0	rd	0 0 0 0	6	B	1 0 1 0	rs	d d
	MOV.W Rs,@(d:16,Rd.B)	0	1	5	0 0 0 1		6	F	1	rd	rs d
	MOV.W Rs,@(d:16,Rd.W)	0	1	5	0 0 1 0		6	F	1	rd	rs d
	MOV.W Rs,@(d:16,ERd.L)	0	1	5	0 0 1 1		6	F	1	rd	rs d
	MOV.W Rs,@(d:32,Rd.B)	7	8	0	rd	0 0 0 1	6	B	1 0 1 0	rs	d d
	MOV.W Rs,@(d:32,Rd.W)	7	8	0	rd	0 0 1 0	6	B	1 0 1 0	rs	d d
	MOV.W Rs,@(d:32,ERd.L)	7	8	0	rd	0 0 1 1	6	B	1 0 1 0	rs	d d
	MOV.W Rs,@aa:16						6	B	1 0 0 0	rs	a
	MOV.W Rs,@aa:32						6	B	1 0 1 0	rs	a a
	MOV.W @ERs,Rd						6	9	0	rs	rd
	MOV.W @ERs+,Rd						6	D	0	rs	rd
	MOV.W @ERs-,Rd	0	1	5	0 0 1 0		6	D	0	rs	rd
	MOV.W @+ERs,Rd	0	1	5	0 0 0 1		6	D	0	rs	rd
	MOV.W @-ERs,Rd	0	1	5	0 0 1 1		6	D	0	rs	rd
	MOV.W @(d:2,ERs),Rd	0	1	5	0 0 d d		6	9	0	rs	rd
	MOV.W @(d:16,ERs),Rd						6	F	0	rs	rd d
	MOV.W @(d:32,ERs),Rd	7	8	0	rs	0 0 0 0	6	B	0 0 1 0	rd	d d
	MOV.W @(d:16,Rs.B),Rd	0	1	5	0 0 0 1		6	F	0	rs	rd d
	MOV.W @(d:16,Rs.W),Rd	0	1	5	0 0 1 0		6	F	0	rs	rd d
	MOV.W @(d:16,ERs.L),Rd	0	1	5	0 0 1 1		6	F	0	rs	rd d
	MOV.W @(d:32,Rs.B),Rd	7	8	0	rs	0 0 0 1	6	B	0 0 1 0	rd	d d
MOV.W @(d:32,Rs.W),Rd	7	8	0	rs	0 0 1 0	6	B	0 0 1 0	rd	d d	
MOV.W @(d:32,ERs.L),Rd	7	8	0	rs	0 0 1 1	6	B	0 0 1 0	rd	d d	
MOV.W @aa:16,Rd						6	B	0 0 0 0	rd	a	
MOV.W @aa:32,Rd						6	B	0 0 1 0	rd	a a	
MOV.W @ERs,@ERd	0	1	5	1 0 0 0		0 0 0 0	0	rs	0 0 0 0	0 rd	

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部											
		15	8	7		0	15	8		7	0									
MOV	MOV.W @ERs, @ERd+		0	1	5	1	0	0	0	0	0	0	0	rs	1	0	0	0	rd	
	MOV.W @ERs, @ERd-		0	1	5	1	0	0	0	0	0	0	0	rs	1	0	1	0	rd	
	MOV.W @ERs, @+ERd		0	1	5	1	0	0	0	0	0	0	0	rs	1	0	0	1	rd	
	MOV.W @ERs, @-ERd		0	1	5	1	0	0	0	0	0	0	0	rs	1	0	1	1	rd	
	MOV.W @ERs, @(d:2,ERd)		0	1	5	1	0	0	0	0	0	0	0	rs	0	0	d	d	rd	
	MOV.W @ERs, @(d:16,ERd)		0	1	5	1	0	0	0	0	0	0	0	rs	1	1	0	0	rd	d
	MOV.W @ERs, @(d:32,ERd)		0	1	5	1	0	0	0	0	0	0	0	rs	1	1	0	0	rd	d
	MOV.W @ERs, @(d:16,Rd.B)		0	1	5	1	0	0	0	0	0	0	0	rs	1	1	0	1	rd	d
	MOV.W @ERs, @(d:16,Rd.W)		0	1	5	1	0	0	0	0	0	0	0	rs	1	1	1	0	rd	d
	MOV.W @ERs, @(d:16,ERd.L)		0	1	5	1	0	0	0	0	0	0	0	rs	1	1	1	1	rd	d
	MOV.W @ERs, @(d:32,Rd.B)		0	1	5	1	0	0	0	0	0	0	0	rs	1	1	0	1	rd	d
	MOV.W @ERs, @(d:32,Rd.W)		0	1	5	1	0	0	0	0	0	0	0	rs	1	1	1	0	rd	d
	MOV.W @ERs, @(d:32,ERd.L)		0	1	5	1	0	0	0	0	0	0	0	rs	1	1	1	1	rd	d
	MOV.W @ERs, @aa:16		0	1	5	1	0	0	0	0	0	0	0	rs	0	1	0	0	0	a
	MOV.W @ERs, @aa:32		0	1	5	1	0	0	0	0	0	0	0	rs	0	1	0	0	1	a
	MOV.W @ERs+, @ERd		0	1	5	1	0	0	0	1	0	0	0	rs	0	0	0	0	rd	
	MOV.W @ERs+, @ERd+		0	1	5	1	0	0	0	1	0	0	0	rs	1	0	0	0	rd	
	MOV.W @ERs+, @ERd-		0	1	5	1	0	0	0	1	0	0	0	rs	1	0	1	0	rd	
	MOV.W @ERs+, @+ERd		0	1	5	1	0	0	0	1	0	0	0	rs	1	0	0	1	rd	
	MOV.W @ERs+, @-ERd		0	1	5	1	0	0	0	1	0	0	0	rs	1	0	1	1	rd	
	MOV.W @ERs+, @(d:2,ERd)		0	1	5	1	0	0	0	1	0	0	0	rs	0	0	d	d	rd	
	MOV.W @ERs+, @(d:16,ERd)		0	1	5	1	0	0	0	1	0	0	0	rs	1	1	0	0	rd	d
	MOV.W @ERs+, @(d:32,ERd)		0	1	5	1	0	0	0	1	0	0	0	rs	1	1	0	1	rd	d
	MOV.W @ERs+, @(d:16,Rd.B)		0	1	5	1	0	0	0	1	0	0	0	rs	1	1	0	1	rd	d
	MOV.W @ERs+, @(d:16,Rd.W)		0	1	5	1	0	0	0	1	0	0	0	rs	1	1	1	0	rd	d
	MOV.W @ERs+, @(d:16,ERd.L)		0	1	5	1	0	0	0	1	0	0	0	rs	1	1	1	1	rd	d
	MOV.W @ERs+, @(d:32,Rd.B)		0	1	5	1	0	0	0	1	0	0	0	rs	1	1	0	1	rd	d
	MOV.W @ERs+, @(d:32,Rd.W)		0	1	5	1	0	0	0	1	0	0	0	rs	1	1	1	0	rd	d
	MOV.W @ERs+, @(d:32,ERd.L)		0	1	5	1	0	0	0	1	0	0	0	rs	1	1	1	1	rd	d
	MOV.W @ERs+, @aa:16		0	1	5	1	0	0	0	1	0	0	0	rs	0	1	0	0	0	a
	MOV.W @ERs+, @aa:32		0	1	5	1	0	0	0	1	0	0	0	rs	0	1	0	0	1	a
	MOV.W @ERs-, @ERd		0	1	5	1	0	0	0	1	0	1	0	rs	0	0	0	0	rd	
MOV.W @ERs-, @ERd+		0	1	5	1	0	0	0	1	0	1	0	rs	1	0	0	0	rd		
MOV.W @ERs-, @ERd-		0	1	5	1	0	0	0	1	0	1	0	rs	1	0	1	0	rd		
MOV.W @ERs-, @+ERd		0	1	5	1	0	0	0	1	0	1	0	rs	1	0	0	1	rd		
MOV.W @ERs-, @-ERd		0	1	5	1	0	0	0	1	0	1	0	rs	1	0	1	1	rd		
MOV.W @ERs-, @(d:2,ERd)		0	1	5	1	0	0	0	1	0	1	0	rs	0	0	d	d	rd		

命令	ニーモニック	opcode			EA	opcode			EA 拡張部																									
		15	8	7		0	15	8		7	0																							
MOV	MOV.W @ERs-,@(d:16,ERd)			0	15	拡張部	15			0	15			0	1	0	1	0	0	0	rs	1	1	0	0	0	rd					d		
	MOV.W @ERs-,@(d:32,ERd)			0	15					0					0	1	0	1	0	0	0	rs	1	1	0	0	1	rd					d	d
	MOV.W @ERs-,@(d:16,Rd.B)			0	15					0					0	1	0	1	0	0	0	rs	1	1	0	1	0	rd					d	
	MOV.W @ERs-,@(d:16,Rd.W)			0	15					0					0	1	0	1	0	0	0	rs	1	1	1	0	0	rd					d	
	MOV.W @ERs-,@(d:16,ERd.L)			0	15					0					0	1	0	1	0	0	0	rs	1	1	1	1	0	rd					d	
	MOV.W @ERs-,@(d:32,Rd.B)			0	15					0					0	1	0	1	0	0	0	rs	1	1	0	1	1	rd					d	d
	MOV.W @ERs-,@(d:32,Rd.W)			0	15					0					0	1	0	1	0	0	0	rs	1	1	1	0	0	rd					d	d
	MOV.W @ERs-,@(d:32,ERd.L)			0	15					0					0	1	0	1	0	0	0	rs	1	1	1	1	0	rd					d	d
	MOV.W @ERs-,@aa:16			0	15					0					0	1	0	1	0	0	0	rs	0	1	0	0	0	rd					a	
	MOV.W @ERs-,@aa:32			0	15					0					0	1	0	1	0	0	0	rs	0	1	0	0	1	rd					a	a
	MOV.W @+ERs,@ERd			0	15					0					0	1	0	0	1	0	0	rs	0	0	0	0	0	rd						
	MOV.W @+ERs,@ERd+			0	15					0					0	1	0	0	1	0	0	rs	1	0	0	0	0	rd						
	MOV.W @+ERs,@ERd-			0	15					0					0	1	0	0	1	0	0	rs	1	0	1	0	0	rd						
	MOV.W @+ERs,@+ERd			0	15					0					0	1	0	0	1	0	0	rs	1	0	0	1	0	rd						
	MOV.W @+ERs,@-ERd			0	15					0					0	1	0	0	1	0	0	rs	1	0	1	1	0	rd						
	MOV.W @+ERs,@(d:2,ERd)			0	15					0					0	1	0	0	1	0	0	rs	0	0	d	d	0	rd						
	MOV.W @+ERs,@(d:16,ERd)			0	15					0					0	1	0	0	1	0	0	rs	1	1	0	0	0	rd					d	
	MOV.W @+ERs,@(d:32,ERd)			0	15					0					0	1	0	0	1	0	0	rs	1	1	0	0	1	rd					d	d
	MOV.W @+ERs,@(d:16,Rd.B)			0	15					0					0	1	0	0	1	0	0	rs	1	1	0	1	0	rd					d	
	MOV.W @+ERs,@(d:16,Rd.W)			0	15					0					0	1	0	0	1	0	0	rs	1	1	1	0	0	rd					d	
	MOV.W @+ERs,@(d:16,ERd.L)			0	15					0					0	1	0	0	1	0	0	rs	1	1	1	1	0	rd					d	
	MOV.W @+ERs,@(d:32,Rd.B)			0	15					0					0	1	0	0	1	0	0	rs	1	1	0	1	1	rd					d	d
	MOV.W @+ERs,@(d:32,Rd.W)			0	15					0					0	1	0	0	1	0	0	rs	1	1	1	0	1	rd					d	d
	MOV.W @+ERs,@(d:32,ERd.L)			0	15					0					0	1	0	0	1	0	0	rs	1	1	1	1	1	rd					d	d
	MOV.W @+ERs,@aa:16			0	15					0					0	1	0	0	1	0	0	rs	0	1	0	0	0	rd					a	
	MOV.W @+ERs,@aa:32			0	15					0					0	1	0	0	1	0	0	rs	0	1	0	0	1	rd					a	a
	MOV.W @-ERs,@ERd			0	15					0					0	1	0	1	1	0	0	rs	0	0	0	0	0	rd						
	MOV.W @-ERs,@ERd+			0	15					0					0	1	0	1	1	0	0	rs	1	0	0	0	0	rd						
	MOV.W @-ERs,@ERd-			0	15					0					0	1	0	1	1	0	0	rs	1	0	1	0	0	rd						
	MOV.W @-ERs,@+ERd			0	15					0					0	1	0	1	1	0	0	rs	1	0	0	1	0	rd						
MOV.W @-ERs,@-ERd			0	15					0					0	1	0	1	1	0	0	rs	1	0	1	1	0	rd							
MOV.W @-ERs,@(d:2,ERd)			0	15					0					0	1	0	1	1	0	0	rs	0	0	d	d	0	rd							
MOV.W @-ERs,@(d:16,ERd)			0	15					0					0	1	0	1	1	0	0	rs	1	1	0	0	0	rd					d		
MOV.W @-ERs,@(d:32,ERd)			0	15					0					0	1	0	1	1	0	0	rs	1	1	0	0	0	rd					d	d	
MOV.W @-ERs,@(d:16,Rd.B)			0	15					0					0	1	0	1	1	0	0	rs	1	1	0	1	0	rd					d		
MOV.W @-ERs,@(d:16,Rd.W)			0	15					0					0	1	0	1	1	0	0	rs	1	1	1	0	0	rd					d		
MOV.W @-ERs,@(d:16,ERd.L)			0	15					0					0	1	0	1	1	0	0	rs	1	1	1	1	0	rd					d		

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部																		
		15	8	7		0	15	8		7	0																
MOV	MOV.W @-ERs, @(d:32,Rd.B)			0	1	5	1	0	0	0	1	0	1	1	0	rs	1	1	0	1	rd		d	d			
	MOV.W @-ERs, @(d:32,Rd.W)			0	1	5	1	0	0	0	1	0	1	1	0	rs	1	1	1	0	1	rd		d	d		
	MOV.W @-ERs, @(d:32,ERd.L)			0	1	5	1	0	0	0	1	0	1	1	1	rs	1	1	1	1	1	rd		d	d		
	MOV.W @-ERs, @aa:16			0	1	5	1	0	0	0	1	0	1	1	0	rs	0	1	0	0	0	0	0	0	0	a	
	MOV.W @-ERs, @aa:32			0	1	5	1	0	0	0	1	0	1	1	0	rs	0	1	0	0	1	0	0	0	0	a	a
	MOV.W @(d:2,ERs), @ERd			0	1	5	1	0	0	0	0	0	d	d	0	rs	0	0	0	0	0	0	rd				
	MOV.W @(d:2,ERs), @ERd+			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	0	0	0	0	rd					
	MOV.W @(d:2,ERs), @ERd-			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	0	1	0	0	rd					
	MOV.W @(d:2,ERs), @+ERd			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	0	0	1	0	rd					
	MOV.W @(d:2,ERs), @-ERd			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	0	1	1	0	rd					
	MOV.W @(d:2,ERs), @(d:2,ERd)			0	1	5	1	0	0	0	0	0	d	d	0	rs	0	0	d	d	0	rd					
	MOV.W @(d:2,ERs), @(d:16,ERd)			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	1	0	0	0	rd		d			
	MOV.W @(d:2,ERs), @(d:32,ERd)			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	1	0	0	0	rd		d	d		
	MOV.W @(d:2,ERs), @(d:16,Rd.B)			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	1	0	1	0	rd		d			
	MOV.W @(d:2,ERs), @(d:16,Rd.W)			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	1	1	0	0	rd		d			
	MOV.W @(d:2,ERs), @(d:16,ERd.L)			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	1	1	1	0	rd		d			
	MOV.W @(d:2,ERs), @(d:32,Rd.B)			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	1	0	1	0	rd		d	d		
	MOV.W @(d:2,ERs), @(d:32,Rd.W)			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	1	1	0	1	rd		d	d		
	MOV.W @(d:2,ERs), @(d:32,ERd.L)			0	1	5	1	0	0	0	0	0	d	d	0	rs	1	1	1	1	1	rd		d	d		
	MOV.W @(d:2,ERs), @aa:16			0	1	5	1	0	0	0	0	0	d	d	0	rs	0	1	0	0	0	0	0	0	a		
	MOV.W @(d:2,ERs), @aa:32			0	1	5	1	0	0	0	0	0	d	d	0	rs	0	1	0	0	1	0	0	0	a	a	
	MOV.W @(d:16,ERs), @ERd			0	1	5	1	0	0	0	1	1	0	0	0	rs	0	0	0	0	0	rd	d				
	MOV.W @(d:16,ERs), @ERd+			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	0	0	0	0	rd	d				
	MOV.W @(d:16,ERs), @ERd-			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	0	1	0	0	rd	d				
	MOV.W @(d:16,ERs), @+ERd			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	0	0	1	0	rd	d				
	MOV.W @(d:16,ERs), @-ERd			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	0	1	1	0	rd	d				
	MOV.W @(d:16,ERs), @(d:2,ERd)			0	1	5	1	0	0	0	1	1	0	0	0	rs	0	0	d	d	0	rd	d				
	MOV.W @(d:16,ERs), @(d:16,ERd)			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	1	0	0	0	rd	d	d			
	MOV.W @(d:16,ERs), @(d:32,ERd)			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	1	0	0	1	rd	d	d	d		
	MOV.W @(d:16,ERs), @(d:16,Rd.B)			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	1	0	1	0	rd	d	d	d		
	MOV.W @(d:16,ERs), @(d:16,Rd.W)			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	1	1	0	0	rd	d	d	d		
	MOV.W @(d:16,ERs), @(d:16,ERd.L)			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	1	1	1	0	rd	d	d	d		
MOV.W @(d:16,ERs), @(d:32,Rd.B)			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	1	0	1	1	rd	d	d	d			
MOV.W @(d:16,ERs), @(d:32,Rd.W)			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	1	1	0	0	rd	d	d	d			
MOV.W @(d:16,ERs), @(d:32,ERd.L)			0	1	5	1	0	0	0	1	1	0	0	0	rs	1	1	1	1	1	rd	d	d	d			
MOV.W @(d:16,ERs), @aa:16			0	1	5	1	0	0	0	1	1	0	0	0	rs	0	1	0	0	0	0	0	0	d	a		
MOV.W @(d:16,ERs), @aa:32			0	1	5	1	0	0	0	1	1	0	0	0	rs	0	1	0	0	1	0	0	0	d	a	a	

命令	ニーモニック	opcode			EA	opcode			EA 拡張部												
		15	8	7		0	15	8		7	0										
MOV	MOV.W @(d:32,ERs),@ERd		0	1	5	1	0	0	0	rs	0	0	0	0	rd	d	d				
	MOV.W @(d:32,ERs),@ERd+		0	1	5	1	0	0	0	1	rs	1	0	0	0	rd	d	d			
	MOV.W @(d:32,ERs),@ERd-		0	1	5	1	0	0	0	1	rs	1	0	1	0	rd	d	d			
	MOV.W @(d:32,ERs),@+ERd		0	1	5	1	0	0	0	1	rs	1	0	0	1	rd	d	d			
	MOV.W @(d:32,ERs),@-ERd		0	1	5	1	0	0	0	1	rs	1	0	1	1	rd	d	d			
	MOV.W @(d:32,ERs),@(d:2,ERd)		0	1	5	1	0	0	0	1	rs	0	0	d	d	rd	d	d			
	MOV.W @(d:32,ERs),@(d:16,ERd)		0	1	5	1	0	0	0	1	rs	1	1	0	0	rd	d	d	d		
	MOV.W @(d:32,ERs),@(d:32,ERd)		0	1	5	1	0	0	0	1	rs	1	1	0	0	rd	d	d	d		
	MOV.W @(d:32,ERs),@(d:16,Rd,B)		0	1	5	1	0	0	0	1	rs	1	1	0	1	rd	d	d	d		
	MOV.W @(d:32,ERs),@(d:16,Rd,W)		0	1	5	1	0	0	0	1	rs	1	1	1	0	rd	d	d	d		
	MOV.W @(d:32,ERs),@(d:16,ERd,L)		0	1	5	1	0	0	0	1	rs	1	1	1	1	rd	d	d	d		
	MOV.W @(d:32,ERs),@(d:32,Rd,B)		0	1	5	1	0	0	0	1	rs	1	1	0	1	rd	d	d	d		
	MOV.W @(d:32,ERs),@(d:32,Rd,W)		0	1	5	1	0	0	0	1	rs	1	1	1	0	rd	d	d	d		
	MOV.W @(d:32,ERs),@(d:32,ERd,L)		0	1	5	1	0	0	0	1	rs	1	1	1	1	rd	d	d	d		
	MOV.W @(d:32,ERs),@aa:16		0	1	5	1	0	0	0	1	rs	0	1	0	0	0	0	0	d	a	
	MOV.W @(d:32,ERs),@aa:32		0	1	5	1	0	0	0	1	rs	0	1	0	0	1	0	0	0	d	a
	MOV.W @(d:16,Rs,B),@ERd		0	1	5	1	0	0	0	1	rs	0	0	0	0	rd	d				
	MOV.W @(d:16,Rs,B),@ERd+		0	1	5	1	0	0	0	1	rs	1	0	0	0	rd	d				
	MOV.W @(d:16,Rs,B),@ERd-		0	1	5	1	0	0	0	1	rs	1	0	1	0	rd	d				
	MOV.W @(d:16,Rs,B),@+ERd		0	1	5	1	0	0	0	1	rs	1	0	0	1	rd	d				
	MOV.W @(d:16,Rs,B),@-ERd		0	1	5	1	0	0	0	1	rs	1	0	1	1	rd	d				
	MOV.W @(d:16,Rs,B),@(d:2,ERd)		0	1	5	1	0	0	0	1	rs	0	0	d	d	rd	d				
	MOV.W @(d:16,Rs,B),@(d:16,ERd)		0	1	5	1	0	0	0	1	rs	1	1	0	0	rd	d	d			
	MOV.W @(d:16,Rs,B),@(d:32,ERd)		0	1	5	1	0	0	0	1	rs	1	1	0	1	rd	d	d	d		
	MOV.W @(d:16,Rs,B),@(d:16,Rd,B)		0	1	5	1	0	0	0	1	rs	1	1	0	1	rd	d	d	d		
	MOV.W @(d:16,Rs,B),@(d:16,Rd,W)		0	1	5	1	0	0	0	1	rs	1	1	1	0	rd	d	d	d		
	MOV.W @(d:16,Rs,B),@(d:16,ERd,L)		0	1	5	1	0	0	0	1	rs	1	1	1	1	rd	d	d	d		
	MOV.W @(d:16,Rs,B),@(d:32,Rd,B)		0	1	5	1	0	0	0	1	rs	1	1	0	1	rd	d	d	d		
	MOV.W @(d:16,Rs,B),@(d:32,Rd,W)		0	1	5	1	0	0	0	1	rs	1	1	1	0	rd	d	d	d		
	MOV.W @(d:16,Rs,B),@(d:32,ERd,L)		0	1	5	1	0	0	0	1	rs	1	1	1	1	rd	d	d	d		
	MOV.W @(d:16,Rs,B),@aa:16		0	1	5	1	0	0	0	1	rs	0	1	0	0	0	0	0	0	d	
	MOV.W @(d:16,Rs,B),@aa:32		0	1	5	1	0	0	0	1	rs	0	1	0	0	1	0	0	0	d	
MOV.W @(d:16,Rs,W),@ERd		0	1	5	1	0	0	0	1	rs	0	0	0	0	rd	d					
MOV.W @(d:16,Rs,W),@ERd+		0	1	5	1	0	0	0	1	rs	1	0	0	0	rd	d					
MOV.W @(d:16,Rs,W),@ERd-		0	1	5	1	0	0	0	1	rs	1	0	1	0	rd	d					
MOV.W @(d:16,Rs,W),@+ERd		0	1	5	1	0	0	0	1	rs	1	0	0	1	rd	d					
MOV.W @(d:16,Rs,W),@-ERd		0	1	5	1	0	0	0	1	rs	1	0	1	1	rd	d					

2. 各命令の説明

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部																	
		15	8	7		0	15	8		7	0															
MOV	MOV.W @(d:16,Rs.W),@(d:2,ERd)	0	1	5	1	0	0	0	1	1	1	0	0	rs	0	0	d	d	rd	d						
	MOV.W @(d:16,Rs.W),@(d:16,ERd)	0	1	5	1	0	0	0	1	1	1	0	0	rs	1	1	0	0	rd	d	d					
	MOV.W @(d:16,Rs.W),@(d:32,ERd)	0	1	5	1	0	0	0	1	1	1	0	0	rs	1	1	0	0	1	rd	d	d	d			
	MOV.W @(d:16,Rs.W),@(d:16,Rd.B)	0	1	5	1	0	0	0	1	1	1	0	0	rs	1	1	0	1	0	rd	d	d				
	MOV.W @(d:16,Rs.W),@(d:16,Rd.W)	0	1	5	1	0	0	0	1	1	1	0	0	rs	1	1	1	0	0	rd	d	d				
	MOV.W @(d:16,Rs.W),@(d:16,ERd.L)	0	1	5	1	0	0	0	1	1	1	0	0	rs	1	1	1	1	0	rd	d	d				
	MOV.W @(d:16,Rs.W),@(d:32,Rd.B)	0	1	5	1	0	0	0	1	1	1	0	0	rs	1	1	0	1	1	rd	d	d	d			
	MOV.W @(d:16,Rs.W),@(d:32,Rd.W)	0	1	5	1	0	0	0	1	1	1	0	0	rs	1	1	1	0	1	rd	d	d	d			
	MOV.W @(d:16,Rs.W),@(d:32,ERd.L)	0	1	5	1	0	0	0	1	1	1	0	0	rs	1	1	1	1	1	rd	d	d	d			
	MOV.W @(d:16,Rs.W),@aa:16	0	1	5	1	0	0	0	1	1	1	0	0	rs	0	1	0	0	0	0	0	0	0	d	a	
	MOV.W @(d:16,Rs.W),@aa:32	0	1	5	1	0	0	0	1	1	1	0	0	rs	0	1	0	0	1	0	0	0	0	d	a	a
	MOV.W @(d:16,ERs.L),@ERd	0	1	5	1	0	0	0	1	1	1	1	0	rs	0	0	0	0	0	rd	d					
	MOV.W @(d:16,ERs.L),@ERd+	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	0	0	0	0	rd	d					
	MOV.W @(d:16,ERs.L),@ERd-	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	0	1	0	0	rd	d					
	MOV.W @(d:16,ERs.L),@+ERd	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	0	0	1	0	rd	d					
	MOV.W @(d:16,ERs.L),@-ERd	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	0	1	1	0	rd	d					
	MOV.W @(d:16,ERs.L),@(d:2,ERd)	0	1	5	1	0	0	0	1	1	1	1	0	rs	0	0	d	d	0	rd	d					
	MOV.W @(d:16,ERs.L),@(d:16,ERd)	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	1	0	0	0	rd	d	d				
	MOV.W @(d:16,ERs.L),@(d:32,ERd)	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	1	0	0	0	rd	d	d	d			
	MOV.W @(d:16,ERs.L),@(d:16,Rd.B)	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	1	0	1	0	rd	d	d				
	MOV.W @(d:16,ERs.L),@(d:16,Rd.W)	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	1	1	0	0	rd	d	d				
	MOV.W @(d:16,ERs.L),@(d:16,ERd.L)	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	1	1	1	0	rd	d	d				
	MOV.W @(d:16,ERs.L),@(d:32,Rd.B)	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	1	0	1	1	rd	d	d	d			
	MOV.W @(d:16,ERs.L),@(d:32,Rd.W)	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	1	1	0	1	rd	d	d	d			
	MOV.W @(d:16,ERs.L),@(d:32,ERd.L)	0	1	5	1	0	0	0	1	1	1	1	0	rs	1	1	1	1	1	rd	d	d	d			
	MOV.W @(d:16,ERs.L),@aa:16	0	1	5	1	0	0	0	1	1	1	1	0	rs	0	1	0	0	0	0	0	0	0	d	a	
	MOV.W @(d:16,ERs.L),@aa:32	0	1	5	1	0	0	0	1	1	1	1	0	rs	0	1	0	0	1	0	0	0	0	d	a	a
	MOV.W @(d:32,Rs.B),@ERd	0	1	5	1	0	0	0	1	1	0	1	1	rs	0	0	0	0	0	rd	d	d				
	MOV.W @(d:32,Rs.B),@ERd+	0	1	5	1	0	0	0	1	1	0	1	1	rs	1	0	0	0	0	rd	d	d				
	MOV.W @(d:32,Rs.B),@ERd-	0	1	5	1	0	0	0	1	1	0	1	1	rs	1	0	1	0	0	rd	d	d				
	MOV.W @(d:32,Rs.B),@+ERd	0	1	5	1	0	0	0	1	1	0	1	1	rs	1	0	0	1	0	rd	d	d				
	MOV.W @(d:32,Rs.B),@-ERd	0	1	5	1	0	0	0	1	1	0	1	1	rs	1	0	1	1	0	rd	d	d				
	MOV.W @(d:32,Rs.B),@(d:2,ERd)	0	1	5	1	0	0	0	1	1	0	1	1	rs	0	0	d	d	0	rd	d	d				
	MOV.W @(d:32,Rs.B),@(d:16,ERd)	0	1	5	1	0	0	0	1	1	0	1	1	rs	1	1	0	0	0	rd	d	d	d			
MOV.W @(d:32,Rs.B),@(d:32,ERd)	0	1	5	1	0	0	0	1	1	0	1	1	rs	1	1	0	0	0	rd	d	d	d				
MOV.W @(d:32,Rs.B),@(d:16,Rd.B)	0	1	5	1	0	0	0	1	1	0	1	1	rs	1	1	0	1	0	rd	d	d	d				
MOV.W @(d:32,Rs.B),@(d:16,Rd.W)	0	1	5	1	0	0	0	1	1	0	1	1	rs	1	1	1	0	0	rd	d	d	d				

命令	ニーモニック	opcode				EA	opcode				EA 拡張部														
		15	8	7	0		15	8	7	0															
MOV	MOV.W @(d:32,Rs.B),@(d:16,ERd.L)	0	1	5	1 0 0 0	拡張部	1	1	0	1	rs	1	1	1	1	rd	d	d	d						
	MOV.W @(d:32,Rs.B),@(d:32,Rd.B)	0	1	5	1 0 0 0		1	1	0	1	1	rs	1	1	0	1	1	rd	d	d	d				
	MOV.W @(d:32,Rs.B),@(d:32,Rd.W)	0	1	5	1 0 0 0		1	1	0	1	1	rs	1	1	1	0	1	rd	d	d	d				
	MOV.W @(d:32,Rs.B),@(d:32,ERd.L)	0	1	5	1 0 0 0		1	1	0	1	1	rs	1	1	1	1	1	rd	d	d	d				
	MOV.W @(d:32,Rs.B),@aa:16	0	1	5	1 0 0 0		1	1	0	1	1	rs	0	1	0	0	0	0	0	0	0	d	d	a	
	MOV.W @(d:32,Rs.B),@aa:32	0	1	5	1 0 0 0		1	1	0	1	1	rs	0	1	0	0	1	0	0	0	0	d	d	a	a
	MOV.W @(d:32,Rs.W),@ERd	0	1	5	1 0 0 0		1	1	1	0	1	rs	0	0	0	0	0	rd	d	d					
	MOV.W @(d:32,Rs.W),@ERd+	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	0	0	0	0	rd	d	d					
	MOV.W @(d:32,Rs.W),@ERd-	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	0	1	0	0	rd	d	d					
	MOV.W @(d:32,Rs.W),@+ERd	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	0	0	1	0	rd	d	d					
	MOV.W @(d:32,Rs.W),@-ERd	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	0	1	1	0	rd	d	d					
	MOV.W @(d:32,Rs.W),@(d:2,ERd)	0	1	5	1 0 0 0		1	1	1	0	1	rs	0	0	d	d	0	rd	d	d					
	MOV.W @(d:32,Rs.W),@(d:16,ERd)	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	1	0	0	0	rd	d	d	d				
	MOV.W @(d:32,Rs.W),@(d:32,ERd)	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	1	0	0	1	rd	d	d	d	d			
	MOV.W @(d:32,Rs.W),@(d:16,Rd.B)	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	1	0	1	0	rd	d	d	d				
	MOV.W @(d:32,Rs.W),@(d:16,Rd.W)	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	1	1	0	0	rd	d	d	d				
	MOV.W @(d:32,Rs.W),@(d:16,ERd.L)	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	1	1	1	0	rd	d	d	d				
	MOV.W @(d:32,Rs.W),@(d:32,Rd.B)	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	1	0	1	1	rd	d	d	d	d			
	MOV.W @(d:32,Rs.W),@(d:32,Rd.W)	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	1	1	0	1	rd	d	d	d	d			
	MOV.W @(d:32,Rs.W),@(d:32,ERd.L)	0	1	5	1 0 0 0		1	1	1	0	1	rs	1	1	1	1	1	rd	d	d	d	d			
	MOV.W @(d:32,Rs.W),@aa:16	0	1	5	1 0 0 0		1	1	1	0	1	rs	0	1	0	0	0	0	0	0	0	0	d	d	a
	MOV.W @(d:32,Rs.W),@aa:32	0	1	5	1 0 0 0		1	1	1	0	1	rs	0	1	0	0	1	0	0	0	0	d	d	a	a
	MOV.W @(d:32,ERs.L),@ERd	0	1	5	1 0 0 0		1	1	1	1	1	rs	0	0	0	0	0	rd	d	d					
	MOV.W @(d:32,ERs.L),@ERd+	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	0	0	0	0	rd	d	d					
	MOV.W @(d:32,ERs.L),@ERd-	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	0	1	0	0	rd	d	d					
	MOV.W @(d:32,ERs.L),@+ERd	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	0	0	1	0	rd	d	d					
	MOV.W @(d:32,ERs.L),@-ERd	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	0	1	1	0	rd	d	d					
	MOV.W @(d:32,ERs.L),@(d:2,ERd)	0	1	5	1 0 0 0		1	1	1	1	1	rs	0	0	d	d	0	rd	d	d					
	MOV.W @(d:32,ERs.L),@(d:16,ERd)	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	1	0	0	0	rd	d	d	d	d			
	MOV.W @(d:32,ERs.L),@(d:16,Rd.B)	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	1	0	1	0	rd	d	d	d	d			
	MOV.W @(d:32,ERs.L),@(d:16,Rd.W)	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	1	1	0	0	rd	d	d	d	d			
	MOV.W @(d:32,ERs.L),@(d:16,ERd.L)	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	1	1	1	0	rd	d	d	d	d			
MOV.W @(d:32,ERs.L),@(d:32,ERd)	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	1	1	0	1	rd	d	d	d	d				
MOV.W @(d:32,ERs.L),@(d:16,Rd.B)	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	1	0	1	0	rd	d	d	d	d				
MOV.W @(d:32,ERs.L),@(d:16,Rd.W)	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	1	1	0	0	rd	d	d	d	d				
MOV.W @(d:32,ERs.L),@(d:32,Rd.B)	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	1	0	1	1	rd	d	d	d	d				
MOV.W @(d:32,ERs.L),@(d:32,Rd.W)	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	1	1	0	1	rd	d	d	d	d				
MOV.W @(d:32,ERs.L),@(d:32,ERd.L)	0	1	5	1 0 0 0		1	1	1	1	1	rs	1	1	1	1	1	rd	d	d	d	d				
MOV.W @(d:32,ERs.L),@aa:16	0	1	5	1 0 0 0		1	1	1	1	1	rs	0	1	0	0	0	0	0	0	0	d	d	a		

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部																	
		15	8	7		0	15	8		7	0															
MOV	MOV.W @(d:32,ERs.L),@aa:32	0	1	5	1	0	0	0	1	1	1	1	rs	0	1	0	0	1	0	0	0	0	d	d	a	a
	MOV.W @aa:16,@ERd	0	1	5	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	rd	a		
	MOV.W @aa:16,@ERd+	0	1	5	1	0	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0	rd	a			
	MOV.W @aa:16,@ERd-	0	1	5	1	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	0	rd	a			
	MOV.W @aa:16,@+ERd	0	1	5	1	0	0	0	0	0	1	0	0	0	1	0	0	1	0	0	0	rd	a			
	MOV.W @aa:16,@-ERd	0	1	5	1	0	0	0	0	0	1	0	0	0	1	0	1	1	0	0	0	rd	a			
	MOV.W @aa:16,(d:2,ERd)	0	1	5	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	rd	a			
	MOV.W @aa:16,(d:16,ERd)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	0	0	0	0	0	rd	a	d		
	MOV.W @aa:16,(d:32,ERd)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	0	0	0	0	0	rd	a	d	d	
	MOV.W @aa:16,(d:16,Rd.B)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	0	1	0	0	0	rd	a	d		
	MOV.W @aa:16,(d:16,Rd.W)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	1	0	0	0	0	rd	a	d		
	MOV.W @aa:16,(d:16,ERd.L)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	1	1	0	0	0	rd	a	d		
	MOV.W @aa:16,(d:32,Rd.B)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	0	1	0	0	0	rd	a	d	d	
	MOV.W @aa:16,(d:32,Rd.W)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	1	0	1	0	0	rd	a	d	d	
	MOV.W @aa:16,(d:32,ERd.L)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	1	1	1	0	0	rd	a	d	d	
	MOV.W @aa:16,@aa:16	0	1	5	1	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0	a	a			
	MOV.W @aa:16,@aa:32	0	1	5	1	0	0	0	0	0	1	0	0	0	0	1	0	0	1	0	0	0	a	a	a	
	MOV.W @aa:32,@ERd	0	1	5	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	rd	a	a		
	MOV.W @aa:32,@ERd+	0	1	5	1	0	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0	rd	a	a		
	MOV.W @aa:32,@ERd-	0	1	5	1	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	0	rd	a	a		
	MOV.W @aa:32,@+ERd	0	1	5	1	0	0	0	0	0	1	0	0	0	1	0	0	1	0	0	0	rd	a	a		
	MOV.W @aa:32,@-ERd	0	1	5	1	0	0	0	0	0	1	0	0	0	1	0	1	1	0	0	0	rd	a	a		
	MOV.W @aa:32,(d:2,ERd)	0	1	5	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	rd	a	a		
	MOV.W @aa:32,(d:16,ERd)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	0	0	0	0	0	rd	a	a	d	
	MOV.W @aa:32,(d:32,ERd)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	0	0	0	0	0	rd	a	a	d	
	MOV.W @aa:32,(d:16,Rd.B)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	0	1	0	0	0	rd	a	a	d	
	MOV.W @aa:32,(d:16,Rd.W)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	1	0	0	0	0	rd	a	a	d	
	MOV.W @aa:32,(d:16,ERd.L)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	1	1	0	0	0	rd	a	a	d	
	MOV.W @aa:32,(d:32,Rd.B)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	0	1	1	0	0	rd	a	a	d	
	MOV.W @aa:32,(d:32,Rd.W)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	1	0	1	0	0	rd	a	a	d	
	MOV.W @aa:32,(d:32,ERd.L)	0	1	5	1	0	0	0	0	0	1	0	0	0	1	1	1	1	1	0	0	rd	a	a	d	
	MOV.W @aa:32,@aa:16	0	1	5	1	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0	a	a	a		
	MOV.W @aa:32,@aa:32	0	1	5	1	0	0	0	0	0	1	0	0	0	0	1	0	0	1	0	0	0	a	a	a	
MOV.L #xc:3,ERd										0				F	1	x	x	x			rd					
MOV.L #xc:16,ERd										7				A	0	0	0	0			rd	x				
MOV.L #xc:32,ERd										7				A	0	0	0	0			rd	x	x			
MOV.L #xc:8,@ERd				0	1			0	1	1	0	1			0	0	0	0			rd	x	x	x		

命令	ニーモニック	opcode			EA	opcode			EA 拡張部																	
		15	8	7		0	15	8		7	0															
MOV	MOV.L #hxc8,@ERd+		0	1	0	1	1	0	1	1	0	1	0	0	0	0	rd	x	x	x	x	x	x	x		
	MOV.L #hxc8,@ERd-		0	1	0	1	1	0	1	1	0	1	0	1	0	0	rd	x	x	x	x	x	x	x		
	MOV.L #hxc8,@+ERd		0	1	0	1	1	0	1	1	0	1	0	1	0	0	rd	x	x	x	x	x	x	x		
	MOV.L #hxc8,@-ERd		0	1	0	1	1	0	1	1	0	1	0	1	0	0	rd	x	x	x	x	x	x	x		
	MOV.L #hxc8,@(d:2,ERd)		0	1	0	1	1	0	1	1	0	1	0	1	0	0	rd	x	x	x	x	x	x	x		
	MOV.L #hxc8,@(d:16,ERd)		0	1	0	1	1	0	1	1	0	1	0	1	0	0	rd	x	x	x	x	x	x	x	d	
	MOV.L #hxc8,@(d:32,ERd)		0	1	0	1	1	0	1	1	0	1	0	1	0	0	rd	x	x	x	x	x	x	x	d d	
	MOV.L #hxc8,@(d:16,Rd.B)		0	1	0	1	1	0	1	1	0	1	0	1	0	0	rd	x	x	x	x	x	x	x	d	
	MOV.L #hxc8,@(d:16,Rd.W)		0	1	0	1	1	0	1	1	0	1	0	1	0	0	rd	x	x	x	x	x	x	x	d	
	MOV.L #hxc8,@(d:16,ERd.L)		0	1	0	1	1	0	1	1	1	1	0	1	0	0	rd	x	x	x	x	x	x	x	d	
	MOV.L #hxc8,@(d:32,Rd.B)		0	1	0	1	1	0	1	1	0	1	1	1	0	0	rd	x	x	x	x	x	x	x	d d	
	MOV.L #hxc8,@(d:32,Rd.W)		0	1	0	1	1	0	1	1	0	1	1	1	0	0	rd	x	x	x	x	x	x	x	d d	
	MOV.L #hxc8,@(d:32,ERd.L)		0	1	0	1	1	0	1	1	1	1	1	1	0	0	rd	x	x	x	x	x	x	x	d d	
	MOV.L #hxc8,@aa:16		0	1	0	1	1	0	1	1	0	1	0	0	0	0	0	0	x	x	x	x	x	x	a	
	MOV.L #hxc8,@aa:32		0	1	0	1	1	0	1	1	0	1	0	0	0	0	0	0	x	x	x	x	x	x	a a	
	MOV.L #hxc16,@ERd		7	A	0	1	1	1	1	1	0	0	x	0	0	0	0	rd	0	0	0	0	0	0	0	
	MOV.L #hxc16,@ERd+		7	A	0	1	1	1	1	1	0	0	x	1	0	0	0	rd	0	0	0	0	0	0	0	
	MOV.L #hxc16,@ERd-		7	A	0	1	1	1	1	1	0	0	x	1	0	1	0	rd	0	0	0	0	0	0	0	
	MOV.L #hxc16,@+ERd		7	A	0	1	1	1	1	1	0	0	x	1	0	0	1	rd	0	0	0	0	0	0	0	
	MOV.L #hxc16,@-ERd		7	A	0	1	1	1	1	1	0	0	x	1	0	1	1	rd	0	0	0	0	0	0	0	
MOV.L #hxc16,@(d:2,ERd)		7	A	0	1	1	1	1	1	0	0	x	0	0	d	d	rd	0	0	0	0	0	0	0		
MOV.L #hxc16,@(d:16,ERd)		7	A	0	1	1	1	1	1	0	0	x	1	1	0	0	rd	0	0	0	0	0	0	0	d	
MOV.L #hxc16,@(d:32,ERd)		7	A	0	1	1	1	1	1	0	0	x	1	1	0	0	rd	0	0	0	0	0	0	0	d d	
MOV.L #hxc16,@(d:16,Rd.B)		7	A	0	1	1	1	1	1	0	0	x	1	1	0	1	rd	0	0	0	0	0	0	0	d	
MOV.L #hxc16,@(d:16,Rd.W)		7	A	0	1	1	1	1	1	0	0	x	1	1	1	0	rd	0	0	0	0	0	0	0	d	
MOV.L #hxc16,@(d:16,ERd.L)		7	A	0	1	1	1	1	1	0	0	x	1	1	1	0	rd	0	0	0	0	0	0	0	d	
MOV.L #hxc16,@(d:32,Rd.B)		7	A	0	1	1	1	1	1	0	0	x	1	1	0	1	rd	0	0	0	0	0	0	0	d d	
MOV.L #hxc16,@(d:32,Rd.W)		7	A	0	1	1	1	1	1	0	0	x	1	1	1	0	rd	0	0	0	0	0	0	0	d d	
MOV.L #hxc16,@(d:32,ERd.L)		7	A	0	1	1	1	1	1	0	0	x	1	1	1	1	rd	0	0	0	0	0	0	0	d d	
MOV.L #hxc16,@aa:16		7	A	0	1	1	1	1	1	0	0	x	0	1	0	0	0	0	0	0	0	0	0	0	a	
MOV.L #hxc16,@aa:32		7	A	0	1	1	1	1	1	0	0	x	0	1	0	0	0	1	0	0	0	0	0	0	a a	
MOV.L #hxc32,@ERd		7	A	0	1	1	1	0	1	0	0	x	x	0	0	0	0	rd	0	0	0	0	0	0		
MOV.L #hxc32,@ERd+		7	A	0	1	1	1	0	1	0	0	x	x	1	0	0	0	rd	0	0	0	0	0	0		
MOV.L #hxc32,@ERd-		7	A	0	1	1	1	0	1	0	0	x	x	1	0	1	0	rd	0	0	0	0	0	0		
MOV.L #hxc32,@+ERd		7	A	0	1	1	1	0	1	0	0	x	x	1	0	0	1	rd	0	0	0	0	0	0		
MOV.L #hxc32,@-ERd		7	A	0	1	1	1	0	1	0	0	x	x	1	0	1	1	rd	0	0	0	0	0	0		
MOV.L #hxc32,@(d:2,ERd)		7	A	0	1	1	1	0	1	0	0	x	x	0	0	d	d	rd	0	0	0	0	0	0		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0		15	8	7	0			
MOV	MOV.L #xx:32,@(d:16,ERd)		7	A	0 1 1 1	0 1 0 0	x x	1 1 0 0	0	rd	0 0 0 0	0 0 0 0	d
	MOV.L #xx:32,@(d:32,ERd)		7	A	0 1 1 1	0 1 0 0	x x	1 1 0 0	1	rd	0 0 0 0	0 0 0 0	d d
	MOV.L #xx:32,@(d:16,Rd.B)		7	A	0 1 1 1	0 1 0 0	x x	1 1 0 1	0	rd	0 0 0 0	0 0 0 0	d
	MOV.L #xx:32,@(d:16,Rd.W)		7	A	0 1 1 1	0 1 0 0	x x	1 1 1 0	0	rd	0 0 0 0	0 0 0 0	d
	MOV.L #xx:32,@(d:16,ERd.L)		7	A	0 1 1 1	0 1 0 0	x x	1 1 1 1	0	rd	0 0 0 0	0 0 0 0	d
	MOV.L #xx:32,@(d:32,Rd.B)		7	A	0 1 1 1	0 1 0 0	x x	1 1 0 1	1	rd	0 0 0 0	0 0 0 0	d d
	MOV.L #xx:32,@(d:32,Rd.W)		7	A	0 1 1 1	0 1 0 0	x x	1 1 1 0	1	rd	0 0 0 0	0 0 0 0	d d
	MOV.L #xx:32,@(d:32,ERd.L)		7	A	0 1 1 1	0 1 0 0	x x	1 1 1 1	1	rd	0 0 0 0	0 0 0 0	d d
	MOV.L #xx:32,@aa:16		7	A	0 1 1 1	0 1 0 0	x x	0 1 0 0	0	0 0 0 0	0 0 0 0	0 0 0 0	a
	MOV.L #xx:32,@aa:32		7	A	0 1 1 1	0 1 0 0	x x	0 1 0 0	1	0 0 0 0	0 0 0 0	0 0 0 0	a a
	MOV.L ERs,ERd							0	F	1	rs	0	rd
	MOV.L ERs,@ERd		0	1	0	0		6	9	1	rd	0	rs
	MOV.L ERs,@ERd+		0	1	0	0 0 1 1		6	D	1	rd	0	rs
	MOV.L ERs,@ERd-		0	1	0	0 0 0 1		6	D	1	rd	0	rs
	MOV.L ERs,@+ERd		0	1	0	0 0 1 0		6	D	1	rd	0	rs
	MOV.L ERs,@-ERd		0	1	0	0		6	D	1	rd	0	rs
	MOV.L ERs,@(d:2,ERd)		0	1	0	0 0 d d		6	9	1	rd	0	rs
	MOV.L ERs,@(d:16,ERd)		0	1	0	0		6	F	1	rd	0	rs d
	MOV.L ERs,@(d:32,ERd)+		7	8	1	rd	0 0 0 0	6	B	1	0 1 0 0	0	rs d d
	MOV.L ERs,@(d:16,Rd.B)		0	1	0	0 0 0 1		6	F	1	rd	0	rs d
	MOV.L ERs,@(d:16,Rd.W)		0	1	0	0 0 1 0		6	F	1	rd	0	rs d
	MOV.L ERs,@(d:16,ERd.L)		0	1	0	0 0 1 1		6	F	1	rd	0	rs d
	MOV.L ERs,@(d:32,Rd.B)		7	8	1	rd	0 0 0 1	6	B	1	0 1 0 0	0	rs d d
	MOV.L ERs,@(d:32,Rd.W)		7	8	1	rd	0 0 1 0	6	B	1	0 1 0 0	0	rs d d
	MOV.L ERs,@(d:32,ERd.L)		7	8	1	rd	0 0 1 1	6	B	1	0 1 0 0	0	rs d d
	MOV.L ERs,@aa:16		0	1	0	0		6	B	1	0 0 0 0	0	rs a
	MOV.L ERs,@aa:32		0	1	0	0		6	B	1	0 1 0 0	0	rs a a
	MOV.L @ERs,ERd		0	1	0	0		6	9	0	rs	0	rd
	MOV.L @ERs+,ERd		0	1	0	0		6	D	0	rs	0	rd
	MOV.L @ERs-,ERd		0	1	0	0 0 1 0		6	D	0	rs	0	rd
	MOV.L @+ERs,ERd		0	1	0	0 0 0 1		6	D	0	rs	0	rd
	MOV.L @-ERs,ERd		0	1	0	0 0 1 1		6	D	0	rs	0	rd
MOV.L @(d:2,ERs),ERd		0	1	0	0 0 d d		6	9	0	rs	0	rd	
MOV.L @(d:16,ERs),ERd		0	1	0	0		6	F	0	rs	0	rd d	
MOV.L @(d:32,ERs),ERd+		7	8	1	rs	0 0 0 0	6	B	0	0 1 0 0	0	rd d d	
MOV.L @(d:16,Rs.B),ERd		0	1	0	0 0 0 1		6	F	0	rs	0	rd d	
MOV.L @(d:16,Rs.W),ERd		0	1	0	0 0 1 0		6	F	0	rs	0	rd d	

命令	ニーモニック	opcode			EA	opcode			EA 拡張部									
		15	8	7		0	15	8		7	0							
MOV	MOV.L @(d:16,ERs.L),ERd			0	15	8	7	0	EA 拡張部	15	6	F	0	rs	rd	d		
	MOV.L @(d:32,Rs.B),ERd		7	8	1	rs	0	0	0	1	6	B	0	0	1	0	0	rd d d
	MOV.L @(d:32,Rs.W),ERd		7	8	1	rs	0	0	1	0	6	B	0	0	1	0	0	rd d d
	MOV.L @(d:32,ERs.L),ERd		7	8	1	rs	0	0	1	1	6	B	0	0	1	0	0	rd d d
	MOV.L @aa:16,ERd		0	1	0	0	0	0	0	0	6	B	0	0	0	0	0	rd a
	MOV.L @aa:32,ERd		0	1	0	0	0	0	0	0	6	B	0	0	1	0	0	rd a a
	MOV.L @ERs,@ERd		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd
	MOV.L @ERs,@ERd+		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd
	MOV.L @ERs,@ERd-		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd
	MOV.L @ERs,@+ERd		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd
	MOV.L @ERs,@-ERd		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd
	MOV.L @ERs,@(d:2,ERd)		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd
	MOV.L @ERs,@(d:16,ERd)		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd
	MOV.L @ERs,@(d:32,ERd)		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd d d
	MOV.L @ERs,@(d:16,Rd.B)		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd d
	MOV.L @ERs,@(d:16,Rd.W)		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd d
	MOV.L @ERs,@(d:16,ERd.L)		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd d
	MOV.L @ERs,@(d:32,Rd.B)		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd d d
	MOV.L @ERs,@(d:32,Rd.W)		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd d d
	MOV.L @ERs,@(d:32,ERd.L)		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	rd d d
	MOV.L @ERs,@aa:16		0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	a
	MOV.L @ERs,@aa:32		0	1	0	0	1	0	0	0	0	0	0	0	0	1	0	a a
	MOV.L @ERs+,@ERd		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd
	MOV.L @ERs+,@ERd+		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd
	MOV.L @ERs+,@ERd-		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd
	MOV.L @ERs+,@+ERd		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd
	MOV.L @ERs+,@-ERd		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd
	MOV.L @ERs+,@(d:2,ERd)		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd
	MOV.L @ERs+,@(d:16,ERd)		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd d
	MOV.L @ERs+,@(d:32,ERd)		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd d d
	MOV.L @ERs+,@(d:16,Rd.B)		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd d
	MOV.L @ERs+,@(d:16,Rd.W)		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd d
MOV.L @ERs+,@(d:16,ERd.L)		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd d	
MOV.L @ERs+,@(d:32,Rd.B)		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd d d	
MOV.L @ERs+,@(d:32,Rd.W)		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd d d	
MOV.L @ERs+,@(d:32,ERd.L)		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	rd d d	
MOV.L @ERs+,@aa:16		0	1	0	0	1	0	0	0	1	0	0	0	0	0	0	a	

2. 各命令の説明

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部											
		15	8	7		0	15	8		7	0									
MOV	MOV.L @ERs+, @aa:32	0	1	0	1	0	0	0	rs	0	1	0	0	1	0	0	0	0	a	a
	MOV.L @ERs-, @ERd	0	1	0	1	0	0	0	rs	0	0	0	0	0	rd					
	MOV.L @ERs-, @ERd+	0	1	0	1	0	0	0	rs	1	0	0	0	0	rd					
	MOV.L @ERs-, @ERd-	0	1	0	1	0	0	0	rs	1	0	1	0	0	rd					
	MOV.L @ERs-, @+ERd	0	1	0	1	0	0	0	rs	1	0	0	1	0	rd					
	MOV.L @ERs-, @-ERd	0	1	0	1	0	0	0	rs	1	0	1	0	0	rd					
	MOV.L @ERs-, @(d:2,ERd)	0	1	0	1	0	0	0	rs	0	0	d	d	0	rd					
	MOV.L @ERs-, @(d:16,ERd)	0	1	0	1	0	0	0	rs	1	1	0	0	0	rd				d	
	MOV.L @ERs-, @(d:32,ERd)	0	1	0	1	0	0	0	rs	1	1	0	0	0	rd				d	d
	MOV.L @ERs-, @(d:16,Rd.B)	0	1	0	1	0	0	0	rs	1	1	0	1	0	rd				d	
	MOV.L @ERs-, @(d:16,Rd.W)	0	1	0	1	0	0	0	rs	1	1	1	0	0	rd				d	
	MOV.L @ERs-, @(d:16,ERd.L)	0	1	0	1	0	0	0	rs	1	1	1	1	0	rd				d	
	MOV.L @ERs-, @(d:32,Rd.B)	0	1	0	1	0	0	0	rs	1	1	0	1	0	rd				d	d
	MOV.L @ERs-, @(d:32,Rd.W)	0	1	0	1	0	0	0	rs	1	1	1	0	1	rd				d	d
	MOV.L @ERs-, @(d:32,ERd.L)	0	1	0	1	0	0	0	rs	1	1	1	1	1	rd				d	d
	MOV.L @ERs-, @aa:16	0	1	0	1	0	0	0	rs	0	1	0	0	0	0	0	0	0	a	
	MOV.L @ERs-, @aa:32	0	1	0	1	0	0	0	rs	0	1	0	0	1	0	0	0	0	a	a
	MOV.L @+ERs, @ERd	0	1	0	1	0	0	0	rs	0	0	0	0	0	rd					
	MOV.L @+ERs, @ERd+	0	1	0	1	0	0	0	rs	1	0	0	1	0	rd					
	MOV.L @+ERs, @ERd-	0	1	0	1	0	0	0	rs	1	0	1	0	0	rd					
	MOV.L @+ERs, @+ERd	0	1	0	1	0	0	0	rs	1	0	0	1	0	rd					
	MOV.L @+ERs, @-ERd	0	1	0	1	0	0	0	rs	1	0	1	1	0	rd					
	MOV.L @+ERs, @(d:2,ERd)	0	1	0	1	0	0	0	rs	0	0	d	d	0	rd					
	MOV.L @+ERs, @(d:16,ERd)	0	1	0	1	0	0	0	rs	1	1	0	0	0	rd				d	
	MOV.L @+ERs, @(d:32,ERd)	0	1	0	1	0	0	0	rs	1	1	0	0	0	rd				d	d
	MOV.L @+ERs, @(d:16,Rd.B)	0	1	0	1	0	0	0	rs	1	1	0	1	0	rd				d	
	MOV.L @+ERs, @(d:16,Rd.W)	0	1	0	1	0	0	0	rs	1	1	1	0	0	rd				d	
	MOV.L @+ERs, @(d:16,ERd.L)	0	1	0	1	0	0	0	rs	1	1	1	1	0	rd				d	
	MOV.L @+ERs, @(d:32,Rd.B)	0	1	0	1	0	0	0	rs	1	1	0	1	1	rd				d	d
	MOV.L @+ERs, @(d:32,Rd.W)	0	1	0	1	0	0	0	rs	1	1	1	0	1	rd				d	d
	MOV.L @+ERs, @(d:32,ERd.L)	0	1	0	1	0	0	0	rs	1	1	1	1	1	rd				d	d
	MOV.L @+ERs, @aa:16	0	1	0	1	0	0	0	rs	0	1	0	0	0	0	0	0	0	a	
MOV.L @+ERs, @aa:32	0	1	0	1	0	0	0	rs	0	1	0	0	1	0	0	0	0	a	a	
MOV.L @-ERs, @ERd	0	1	0	1	0	0	0	rs	0	0	0	0	0	rd						
MOV.L @-ERs, @ERd+	0	1	0	1	0	0	0	rs	1	0	0	0	0	rd						
MOV.L @-ERs, @ERd-	0	1	0	1	0	0	0	rs	1	0	1	0	0	rd						
MOV.L @-ERs, @+ERd	0	1	0	1	0	0	0	rs	1	0	0	1	0	rd						

命令	ニーモニック	opcode			EA	opcode			EA 拡張部																		
		15	8	7		0	15	8		7	0																
MOV	MOV.L @-ERs, @-ERd		0	1	0	1	0	0	0	0	0	0	0	rs	1	0	1	1	0	rd							
	MOV.L @-ERs, @(d:2,ERd)		0	1	0	1	0	0	0	0	1	0	1	1	0	rs	0	0	d	d	0	rd					
	MOV.L @-ERs, @(d:16,ERd)		0	1	0	1	0	0	0	0	1	0	1	1	0	rs	1	1	0	0	0	rd		d			
	MOV.L @-ERs, @(d:32,ERd)		0	1	0	1	0	0	0	0	1	0	1	1	0	rs	1	1	0	0	0	rd		d	d		
	MOV.L @-ERs, @(d:16,Rd.B)		0	1	0	1	0	0	0	0	1	0	1	1	0	rs	1	1	0	1	0	rd		d			
	MOV.L @-ERs, @(d:16,Rd.W)		0	1	0	1	0	0	0	0	1	0	1	1	0	rs	1	1	1	0	0	rd		d			
	MOV.L @-ERs, @(d:16,ERd.L)		0	1	0	1	0	0	0	0	1	0	1	1	1	0	rs	1	1	1	1	0	rd		d		
	MOV.L @-ERs, @(d:32,Rd.B)		0	1	0	1	0	0	0	0	1	0	1	1	0	rs	1	1	0	1	0	rd		d	d		
	MOV.L @-ERs, @(d:32,Rd.W)		0	1	0	1	0	0	0	0	1	0	1	1	0	rs	1	1	1	0	0	rd		d	d		
	MOV.L @-ERs, @(d:32,ERd.L)		0	1	0	1	0	0	0	0	1	0	1	1	1	0	rs	1	1	1	1	0	rd		d	d	
	MOV.L @-ERs, @aa:16		0	1	0	1	0	0	0	0	1	0	1	1	0	rs	0	1	0	0	0	0	0	0	0	a	
	MOV.L @-ERs, @aa:32		0	1	0	1	0	0	0	0	1	0	1	1	0	rs	0	1	0	0	1	0	0	0	0	a	a
	MOV.L @(d:2,ERs), @ERd		0	1	0	1	0	0	0	0	0	d	d	0	rs	0	0	0	0	0	0	rd					
	MOV.L @(d:2,ERs), @ERd+		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	0	0	0	0	0	rd					
	MOV.L @(d:2,ERs), @ERd-		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	0	1	0	0	0	rd					
	MOV.L @(d:2,ERs), @+ERd		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	0	0	1	0	0	rd					
	MOV.L @(d:2,ERs), @-ERd		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	0	1	1	0	0	rd					
	MOV.L @(d:2,ERs), @(d:2,ERd)		0	1	0	1	0	0	0	0	0	d	d	0	rs	0	0	d	d	0	0	rd					
	MOV.L @(d:2,ERs), @(d:16,ERd)		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	1	0	0	0	0	rd		d			
	MOV.L @(d:2,ERs), @(d:32,ERd)		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	1	0	0	1	0	rd		d	d		
	MOV.L @(d:2,ERs), @(d:16,Rd.B)		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	1	0	1	0	0	rd		d			
	MOV.L @(d:2,ERs), @(d:16,Rd.W)		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	1	1	0	0	0	rd		d			
	MOV.L @(d:2,ERs), @(d:16,ERd.L)		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	1	1	1	0	0	rd		d			
	MOV.L @(d:2,ERs), @(d:32,Rd.B)		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	1	0	1	1	0	rd		d	d		
	MOV.L @(d:2,ERs), @(d:32,Rd.W)		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	1	1	0	0	0	rd		d	d		
	MOV.L @(d:2,ERs), @(d:32,ERd.L)		0	1	0	1	0	0	0	0	0	d	d	0	rs	1	1	1	1	0	0	rd		d	d		
	MOV.L @(d:2,ERs), @aa:16		0	1	0	1	0	0	0	0	0	d	d	0	rs	0	1	0	0	0	0	0	0	0	a		
	MOV.L @(d:2,ERs), @aa:32		0	1	0	1	0	0	0	0	0	d	d	0	rs	0	1	0	0	1	0	0	0	0	a	a	
	MOV.L @(d:16,ERs), @ERd		0	1	0	1	0	0	0	0	1	1	0	0	0	rs	0	0	0	0	0	0	rd		d		
	MOV.L @(d:16,ERs), @ERd+		0	1	0	1	0	0	0	0	1	1	0	0	0	rs	1	0	0	0	0	0	rd		d		
	MOV.L @(d:16,ERs), @ERd-		0	1	0	1	0	0	0	0	1	1	0	0	0	rs	1	0	1	0	0	0	rd		d		
	MOV.L @(d:16,ERs), @+ERd		0	1	0	1	0	0	0	0	1	1	0	0	0	rs	1	0	0	1	0	0	rd		d		
MOV.L @(d:16,ERs), @-ERd		0	1	0	1	0	0	0	0	1	1	0	0	0	rs	1	0	1	1	0	0	rd		d			
MOV.L @(d:16,ERs), @(d:2,ERd)		0	1	0	1	0	0	0	0	1	1	0	0	0	rs	0	0	d	d	0	0	rd		d			
MOV.L @(d:16,ERs), @(d:16,ERd)		0	1	0	1	0	0	0	0	1	1	0	0	0	rs	1	1	0	0	0	0	rd		d	d		
MOV.L @(d:16,ERs), @(d:32,ERd)		0	1	0	1	0	0	0	0	1	1	0	0	0	rs	1	1	0	0	1	0	rd		d	d		
MOV.L @(d:16,ERs), @(d:16,Rd.B)		0	1	0	1	0	0	0	0	1	1	0	0	0	rs	1	1	0	1	0	0	rd		d	d		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0		15	8	7	0			
MOV	MOV.L @(d:16,ERs),@(d:16,Rd,W)	0	1	0	1 0 0 0	1	1 0 0 0	0	rs	1 1 1 0 0	rd	d	d
	MOV.L @(d:16,ERs),@(d:16,ERd,L)	0	1	0	1 0 0 0	1	1 0 0 0	0	rs	1 1 1 1 0	rd	d	d
	MOV.L @(d:16,ERs),@(d:32,Rd,B)	0	1	0	1 0 0 0	1	1 0 0 0	0	rs	1 1 0 0 1 1	rd	d	d d
	MOV.L @(d:16,ERs),@(d:32,Rd,W)	0	1	0	1 0 0 0	1	1 0 0 0	0	rs	1 1 1 1 0	rd	d	d d
	MOV.L @(d:16,ERs),@(d:32,ERd,L)	0	1	0	1 0 0 0	1	1 0 0 0	0	rs	1 1 1 1 1 1	rd	d	d d
	MOV.L @(d:16,ERs),@aa:16	0	1	0	1 0 0 0	1	1 0 0 0	0	rs	0 1 0 0 0 0 0 0 0 0	d	a	
	MOV.L @(d:16,ERs),@aa:32	0	1	0	1 0 0 0	1	1 0 0 0	0	rs	0 1 0 0 0 1 0 0 0 0	d	a	a
	MOV.L @(d:32,ERs),@ERd	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	0 0 0 0 0	rd	d	
	MOV.L @(d:32,ERs),@ERd+	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 0 0 0 0	rd	d	
	MOV.L @(d:32,ERs),@ERd-	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 0 1 0 0	rd	d	
	MOV.L @(d:32,ERs),@+ERd	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 0 0 1 0	rd	d	
	MOV.L @(d:32,ERs),@-ERd	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 0 1 1 0	rd	d	
	MOV.L @(d:32,ERs),@(d:2,ERd)	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	0 0 d d 0	rd	d	
	MOV.L @(d:32,ERs),@(d:16,ERd)	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 1 0 0 0 0	rd	d	d
	MOV.L @(d:32,ERs),@(d:32,ERd)	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 1 0 0 0 1	rd	d	d d
	MOV.L @(d:32,ERs),@(d:16,Rd,B)	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 1 0 1 0	rd	d	d d
	MOV.L @(d:32,ERs),@(d:16,Rd,W)	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 1 1 1 0	rd	d	d d
	MOV.L @(d:32,ERs),@(d:16,ERd,L)	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 1 1 1 1 0	rd	d	d d
	MOV.L @(d:32,ERs),@(d:32,Rd,B)	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 1 0 1 1	rd	d	d d d
	MOV.L @(d:32,ERs),@(d:32,Rd,W)	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 1 1 1 0 1	rd	d	d d d
	MOV.L @(d:32,ERs),@(d:32,ERd,L)	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	1 1 1 1 1 1	rd	d	d d d
	MOV.L @(d:32,ERs),@aa:16	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	0 1 0 0 0 0 0 0 0 0	d	a	
	MOV.L @(d:32,ERs),@aa:32	0	1	0	1 0 0 0	1	1 0 0 0	1	rs	0 1 0 0 0 1 0 0 0 0	d	a	a
	MOV.L @(d:16,Rs,B),@ERd	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	0 0 0 0 0 0	rd	d	
	MOV.L @(d:16,Rs,B),@ERd+	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 0 0 0 0	rd	d	
	MOV.L @(d:16,Rs,B),@ERd-	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 0 1 0 0	rd	d	
	MOV.L @(d:16,Rs,B),@+ERd	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 0 0 1 0	rd	d	
	MOV.L @(d:16,Rs,B),@-ERd	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 0 1 1 0	rd	d	
	MOV.L @(d:16,Rs,B),@(d:2,ERd)	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	0 0 d d 0	rd	d	
	MOV.L @(d:16,Rs,B),@(d:16,ERd)	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 1 0 0 0 0	rd	d	d
	MOV.L @(d:16,Rs,B),@(d:32,ERd)	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 1 0 0 0	rd	d	d d
	MOV.L @(d:16,Rs,B),@(d:16,Rd,B)	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 1 0 1 0	rd	d	d
	MOV.L @(d:16,Rs,B),@(d:16,Rd,W)	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 1 1 1 0 0	rd	d	d
	MOV.L @(d:16,Rs,B),@(d:16,ERd,L)	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 1 1 1 1 0	rd	d	d
MOV.L @(d:16,Rs,B),@(d:32,Rd,B)	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 1 0 1 0	rd	d	d d	
MOV.L @(d:16,Rs,B),@(d:32,Rd,W)	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 1 1 1 0 1	rd	d	d d	
MOV.L @(d:16,Rs,B),@(d:32,ERd,L)	0	1	0	1 0 0 0	1	1 0 1 0	0	rs	1 1 1 1 1 1	rd	d	d d	

命令	ニーモニック	opcode			EA	opcode			EA 拡張部																	
		15	8	7		0	15	8		7	0															
MOV	MOV.L @(d:16,Rs.B),@aa:16		0	1	0	1	0	0	0	1	1	0	1	0	rs	0	1	0	0	0	0	0	0	d	a	
	MOV.L @(d:16,Rs.B),@aa:32		0	1	0	1	0	0	0	1	1	0	1	0	rs	0	1	0	0	1	0	0	0	d	a	a
	MOV.L @(d:16,Rs.W),@ERd		0	1	0	1	0	0	0	1	1	1	0	0	rs	0	0	0	0	0	0	0	rd	d		
	MOV.L @(d:16,Rs.W),@ERd+		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	0	0	0	0	0	0	rd	d		
	MOV.L @(d:16,Rs.W),@ERd-		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	0	1	0	0	0	0	rd	d		
	MOV.L @(d:16,Rs.W),@+ERd		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	0	0	1	0	0	0	rd	d		
	MOV.L @(d:16,Rs.W),@-ERd		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	0	1	1	0	0	0	rd	d		
	MOV.L @(d:16,Rs.W),@(d:2,ERd)		0	1	0	1	0	0	0	1	1	1	0	0	rs	0	0	d	d	0	0	0	rd	d		
	MOV.L @(d:16,Rs.W),@(d:16,ERd)		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	1	0	0	0	0	0	rd	d	d	
	MOV.L @(d:16,Rs.W),@(d:32,ERd)		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	1	0	0	0	0	0	rd	d	d	d
	MOV.L @(d:16,Rs.W),@(d:16,Rd.B)		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	1	0	1	0	0	0	rd	d	d	
	MOV.L @(d:16,Rs.W),@(d:16,Rd.W)		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	1	1	0	0	0	0	rd	d	d	
	MOV.L @(d:16,Rs.W),@(d:16,ERd.L)		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	1	1	1	0	0	0	rd	d	d	
	MOV.L @(d:16,Rs.W),@(d:32,Rd.B)		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	1	0	1	1	0	0	rd	d	d	d
	MOV.L @(d:16,Rs.W),@(d:32,Rd.W)		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	1	1	0	1	1	0	rd	d	d	d
	MOV.L @(d:16,Rs.W),@(d:32,ERd.L)		0	1	0	1	0	0	0	1	1	1	0	0	rs	1	1	1	1	1	0	0	rd	d	d	d
	MOV.L @(d:16,Rs.W),@aa:16		0	1	0	1	0	0	0	1	1	1	0	0	rs	0	1	0	0	0	0	0	0	d	a	
	MOV.L @(d:16,Rs.W),@aa:32		0	1	0	1	0	0	0	1	1	1	0	0	rs	0	1	0	0	1	0	0	0	d	a	a
	MOV.L @(d:16,ERs.L),@ERd		0	1	0	1	0	0	0	1	1	1	1	0	rs	0	0	0	0	0	0	0	rd	d		
	MOV.L @(d:16,ERs.L),@ERd+		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	0	0	0	0	0	0	rd	d		
	MOV.L @(d:16,ERs.L),@ERd-		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	0	1	0	0	0	0	rd	d		
	MOV.L @(d:16,ERs.L),@+ERd		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	0	0	1	0	0	0	rd	d		
	MOV.L @(d:16,ERs.L),@-ERd		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	0	1	1	0	0	0	rd	d		
	MOV.L @(d:16,ERs.L),@(d:2,ERd)		0	1	0	1	0	0	0	1	1	1	1	0	rs	0	0	d	d	0	0	0	rd	d		
	MOV.L @(d:16,ERs.L),@(d:16,ERd)		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	1	0	0	0	0	0	rd	d	d	
	MOV.L @(d:16,ERs.L),@(d:32,ERd)		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	1	0	0	1	0	0	rd	d	d	d
	MOV.L @(d:16,ERs.L),@(d:16,Rd.B)		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	1	0	1	0	0	0	rd	d	d	
	MOV.L @(d:16,ERs.L),@(d:16,Rd.W)		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	1	1	0	0	0	0	rd	d	d	
	MOV.L @(d:16,ERs.L),@(d:16,ERd.L)		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	1	1	1	0	0	0	rd	d	d	
	MOV.L @(d:16,ERs.L),@(d:32,Rd.B)		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	1	0	1	1	0	0	rd	d	d	d
	MOV.L @(d:16,ERs.L),@(d:32,Rd.W)		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	1	1	0	0	0	0	rd	d	d	d
	MOV.L @(d:16,ERs.L),@(d:32,ERd.L)		0	1	0	1	0	0	0	1	1	1	1	0	rs	1	1	1	1	1	0	0	rd	d	d	d
	MOV.L @(d:16,ERs.L),@aa:16		0	1	0	1	0	0	0	1	1	1	1	0	rs	0	1	0	0	0	0	0	0	d	a	
	MOV.L @(d:16,ERs.L),@aa:32		0	1	0	1	0	0	0	1	1	1	1	0	rs	0	1	0	0	1	0	0	0	d	a	a
MOV.L @(d:32,Rs.B),@ERd		0	1	0	1	0	0	0	1	1	0	1	1	rs	0	0	0	0	0	0	0	rd	d	d		
MOV.L @(d:32,Rs.B),@ERd+		0	1	0	1	0	0	0	1	1	0	1	1	rs	1	0	0	0	0	0	0	rd	d	d		
MOV.L @(d:32,Rs.B),@ERd-		0	1	0	1	0	0	0	1	1	0	1	1	rs	1	0	1	0	0	0	0	rd	d	d		

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部								
		15	8	7		0	15	8		7	0						
MOV	MOV.L @(d:32,Rs.B),@+ERd		0	1	0	1	0	0	0	0	0	0	rd	d	d		
	MOV.L @(d:32,Rs.B),@-ERd		0	1	0	1	0	0	0	0	0	0	rd	d	d		
	MOV.L @(d:32,Rs.B),@(d:2,ERd)		0	1	0	1	0	0	0	0	0	0	rd	d	d		
	MOV.L @(d:32,Rs.B),@(d:16,ERd)		0	1	0	1	0	0	0	0	0	0	rd	d	d	d	
	MOV.L @(d:32,Rs.B),@(d:32,ERd)		0	1	0	1	0	0	0	0	0	0	rd	d	d	d	
	MOV.L @(d:32,Rs.B),@(d:16,Rd.B)		0	1	0	1	0	0	0	0	0	0	rd	d	d	d	
	MOV.L @(d:32,Rs.B),@(d:16,Rd.W)		0	1	0	1	0	0	0	0	0	0	rd	d	d	d	
	MOV.L @(d:32,Rs.B),@(d:16,ERd.L)		0	1	0	1	0	0	0	0	0	0	rd	d	d	d	
	MOV.L @(d:32,Rs.B),@(d:32,Rd.B)		0	1	0	1	0	0	0	0	0	0	rd	d	d	d	
	MOV.L @(d:32,Rs.B),@(d:32,Rd.W)		0	1	0	1	0	0	0	0	0	0	rd	d	d	d	
	MOV.L @(d:32,Rs.B),@(d:32,ERd.L)		0	1	0	1	0	0	0	0	0	0	rd	d	d	d	
	MOV.L @(d:32,Rs.B),@aa:16		0	1	0	1	0	0	0	0	0	0	0	0	0	0	d
	MOV.L @(d:32,Rs.B),@aa:32		0	1	0	1	0	0	0	0	0	0	0	0	0	0	d
	MOV.L @(d:32,Rs.W),@ERd		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	
	MOV.L @(d:32,Rs.W),@ERd+		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	
	MOV.L @(d:32,Rs.W),@ERd-		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	
	MOV.L @(d:32,Rs.W),@+ERd		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	
	MOV.L @(d:32,Rs.W),@-ERd		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	
	MOV.L @(d:32,Rs.W),@(d:2,ERd)		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	
	MOV.L @(d:32,Rs.W),@(d:16,ERd)		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	d
	MOV.L @(d:32,Rs.W),@(d:32,ERd)		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	d
	MOV.L @(d:32,Rs.W),@(d:16,Rd.B)		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	d
	MOV.L @(d:32,Rs.W),@(d:16,Rd.W)		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	d
	MOV.L @(d:32,Rs.W),@(d:16,ERd.L)		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	d
	MOV.L @(d:32,Rs.W),@(d:32,Rd.B)		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	d
	MOV.L @(d:32,Rs.W),@(d:32,Rd.W)		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	d
	MOV.L @(d:32,Rs.W),@(d:32,ERd.L)		0	1	0	1	1	0	0	0	0	0	0	rd	d	d	d
	MOV.L @(d:32,Rs.W),@aa:16		0	1	0	1	1	0	0	0	0	0	0	0	0	0	d
	MOV.L @(d:32,Rs.W),@aa:32		0	1	0	1	1	0	0	0	0	0	0	0	0	0	d
	MOV.L @(d:32,ERs.L),@ERd		0	1	0	1	1	1	0	0	0	0	0	rd	d	d	
	MOV.L @(d:32,ERs.L),@ERd+		0	1	0	1	1	1	0	0	0	0	0	rd	d	d	
	MOV.L @(d:32,ERs.L),@ERd-		0	1	0	1	1	1	0	0	0	0	0	rd	d	d	
	MOV.L @(d:32,ERs.L),@+ERd		0	1	0	1	1	1	0	0	0	0	0	rd	d	d	
	MOV.L @(d:32,ERs.L),@-ERd		0	1	0	1	1	1	0	0	0	0	0	rd	d	d	
MOV.L @(d:32,ERs.L),@(d:2,ERd)		0	1	0	1	1	1	0	0	0	0	0	rd	d	d		
MOV.L @(d:32,ERs.L),@(d:16,ERd)		0	1	0	1	1	1	0	0	0	0	0	rd	d	d	d	
MOV.L @(d:32,ERs.L),@(d:32,ERd)		0	1	0	1	1	1	0	0	0	0	0	rd	d	d	d	

命令	ニーモニック	opcode			EA	opcode			EA 拡張部																	
		15	8	7		0	15	8		7	0															
MOV	MOV.L @(d:32,ERs.L),@(d:16,Rd.B)	0	1	0	1	0	0	0	1	1	1	1	rs	1	1	0	1	rd	d	d	d					
	MOV.L @(d:32,ERs.L),@(d:16,Rd.W)	0	1	0	1	0	0	0	1	1	1	1	1	rs	1	1	1	0	rd	d	d	d				
	MOV.L @(d:32,ERs.L),@(d:16,ERd.L)	0	1	0	1	0	0	0	1	1	1	1	1	rs	1	1	1	1	0	rd	d	d	d			
	MOV.L @(d:32,ERs.L),@(d:32,Rd.B)	0	1	0	1	0	0	0	1	1	1	1	1	rs	1	1	0	1	rd	d	d	d	d			
	MOV.L @(d:32,ERs.L),@(d:32,Rd.W)	0	1	0	1	0	0	0	1	1	1	1	1	rs	1	1	1	0	1	rd	d	d	d	d		
	MOV.L @(d:32,ERs.L),@(d:32,ERd.L)	0	1	0	1	0	0	0	1	1	1	1	1	rs	1	1	1	1	1	rd	d	d	d	d		
	MOV.L @(d:32,ERs.L),@aa:16	0	1	0	1	0	0	0	1	1	1	1	1	rs	0	1	0	0	0	0	0	0	0	d	a	a
	MOV.L @(d:32,ERs.L),@aa:32	0	1	0	1	0	0	0	1	1	1	1	1	rs	0	1	0	0	1	0	0	0	0	d	a	a
	MOV.L @aa:16,@ERd	0	1	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	rd	a					
	MOV.L @aa:16,@ERd+	0	1	0	1	0	0	0	1	0	0	0	0	1	0	0	0	0	rd	a						
	MOV.L @aa:16,@ERd-	0	1	0	1	0	0	0	1	0	0	0	0	1	0	1	0	0	rd	a						
	MOV.L @aa:16,@+ERd	0	1	0	1	0	0	0	1	0	0	0	0	1	0	0	1	0	rd	a						
	MOV.L @aa:16,@-ERd	0	1	0	1	0	0	0	1	0	0	0	0	1	0	1	1	0	rd	a						
	MOV.L @aa:16,@(d:2,ERd)	0	1	0	1	0	0	0	1	0	0	0	0	0	0	d	d	0	rd	a						
	MOV.L @aa:16,@(d:16,ERd)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	0	0	0	rd	a	d					
	MOV.L @aa:16,@(d:32,ERd)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	0	0	rd	a	d	d					
	MOV.L @aa:16,@(d:16,Rd.B)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	0	1	0	rd	a	d					
	MOV.L @aa:16,@(d:16,Rd.W)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	1	0	0	rd	a	d					
	MOV.L @aa:16,@(d:16,ERd.L)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	1	1	0	rd	a	d					
	MOV.L @aa:16,@(d:32,Rd.B)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	0	1	1	rd	a	d	d				
	MOV.L @aa:16,@(d:32,Rd.W)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	1	0	1	rd	a	d	d				
	MOV.L @aa:16,@(d:32,ERd.L)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	1	1	1	rd	a	d	d				
	MOV.L @aa:16,@aa:16	0	1	0	1	0	0	0	1	0	0	0	0	0	1	0	0	0	0	a	a					
	MOV.L @aa:16,@aa:32	0	1	0	1	0	0	0	1	0	0	0	0	0	1	0	0	1	0	0	a	a				
	MOV.L @aa:32,@ERd	0	1	0	1	0	0	0	1	0	0	0	0	0	0	0	0	0	rd	a	a					
	MOV.L @aa:32,@ERd+	0	1	0	1	0	0	0	1	0	0	0	0	1	0	0	0	0	rd	a	a					
	MOV.L @aa:32,@ERd-	0	1	0	1	0	0	0	1	0	0	0	0	1	0	1	0	0	rd	a	a					
	MOV.L @aa:32,@+ERd	0	1	0	1	0	0	0	1	0	0	0	0	1	0	0	1	0	rd	a	a					
	MOV.L @aa:32,@-ERd	0	1	0	1	0	0	0	1	0	0	0	0	1	0	1	1	0	rd	a	a					
	MOV.L @aa:32,@(d:2,ERd)	0	1	0	1	0	0	0	1	0	0	0	0	0	0	d	d	0	rd	a	a					
	MOV.L @aa:32,@(d:16,ERd)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	0	0	0	rd	a	a	d				
	MOV.L @aa:32,@(d:32,ERd)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	0	0	1	rd	a	a	d	d			
MOV.L @aa:32,@(d:16,Rd.B)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	0	1	0	rd	a	a	d					
MOV.L @aa:32,@(d:16,Rd.W)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	1	0	0	rd	a	a	d					
MOV.L @aa:32,@(d:16,ERd.L)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	1	1	0	rd	a	a	d					
MOV.L @aa:32,@(d:32,Rd.B)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	0	1	1	rd	a	a	d	d				
MOV.L @aa:32,@(d:32,Rd.W)	0	1	0	1	0	0	0	1	0	0	0	0	1	1	1	0	1	rd	a	a	d	d				

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																	
		15	8	7	0		15	8	7	0																		
MOV	MOV.L @aa:32,@(d:32,ERd.L)		0	1	0	1	0	0	0	0	1	0	0	0	1	1	1	1	rd	a	a	d	d					
	MOV.L @aa:32,@aa:16		0	1	0	1	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	a	a	a	
	MOV.L @aa:32,@aa:32		0	1	0	1	0	0	0	0	0	1	0	0	0	1	0	0	0	1	0	0	0	0	a	a	a	a
MOVA	MOVA/B.L @(d:16,Rn.B),ERn										7	A	1	0	0	0			m	d								
	MOVA/B.L @(d:16,Rn.W),ERn										7	A	1	0	0	1	1		m	d								
	MOVA/W.L @(d:16,Rn.B),ERn										7	A	1	0	1	0	1		m	d								
	MOVA/W.L @(d:16,Rn.W),ERn										7	A	1	0	1	1			m	d								
	MOVA/L.L @(d:16,Rn.B),ERn										7	A	1	1	0	0			m	d								
	MOVA/L.L @(d:16,Rn.W),ERn										7	A	1	1	0	1			m	d								
	MOVA/B.L @(d:32,Rn.B),ERn											7	A	1	0	0	0		m	d	d							
	MOVA/B.L @(d:32,Rn.W),ERn											7	A	1	0	0	1	0		m	d	d						
	MOVA/W.L @(d:32,Rn.B),ERn											7	A	1	0	1	0	0		m	d	d						
	MOVA/W.L @(d:32,Rn.W),ERn											7	A	1	0	1	1			m	d	d						
	MOVA/L.L @(d:32,Rn.B),ERn											7	A	1	1	0	0		m	d	d							
	MOVA/L.L @(d:32,Rn.W),ERn											7	A	1	1	0	1		m	d	d							
	MOVA/B.L @(d:16,Rs.B),ERd		7	8	rs	1	0	0	0			7	A	1	0	0	0		rd	d								
	MOVA/B.L @(d:16,Rs.W),ERd		7	8	rs	1	0	0	1			7	A	1	0	0	1		rd	d								
	MOVA/W.L @(d:16,Rs.B),ERd		7	8	rs	1	0	0	0			7	A	1	0	1	0		rd	d								
	MOVA/W.L @(d:16,Rs.W),ERd		7	8	rs	1	0	0	1			7	A	1	0	1	1		rd	d								
	MOVA/L.L @(d:16,Rs.B),ERd		7	8	rs	1	0	0	0			7	A	1	1	0	0		rd	d								
	MOVA/L.L @(d:16,Rs.W),ERd		7	8	rs	1	0	0	1			7	A	1	1	0	1		rd	d								
	MOVA/B.L @(d:32,Rs.B),ERd		7	8	rs	1	0	0	0			7	A	1	0	0	0		rd	d	d							
	MOVA/B.L @(d:32,Rs.W),ERd		7	8	rs	1	0	0	1			7	A	1	0	0	1	0		rd	d	d						
	MOVA/W.L @(d:32,Rs.B),ERd		7	8	rs	1	0	0	0			7	A	1	0	1	0	0		rd	d	d						
	MOVA/W.L @(d:32,Rs.W),ERd		7	8	rs	1	0	0	1			7	A	1	0	1	1		rd	d	d							
	MOVA/L.L @(d:32,Rs.B),ERd		7	8	rs	1	0	0	0			7	A	1	1	0	0		rd	d	d							
	MOVA/L.L @(d:32,Rs.W),ERd		7	8	rs	1	0	0	1			7	A	1	1	0	1		rd	d	d							
	MOVA/B.L @(d:16,@ERs.B),ERd		0	1	7	1	1	1	1			0	0	0	0	0	rs	1	0	0	0	0			rd		d	
	MOVA/B.L @(d:16,@ERs+.B),ERd		0	1	7	1	1	1	1			1	0	0	0	0	rs	1	0	0	0	0			rd		d	
	MOVA/B.L @(d:16,@ERs-.B),ERd		0	1	7	1	1	1	1			1	0	1	0	0	rs	1	0	0	0	0			rd		d	
	MOVA/B.L @(d:16,@+ERs.B),ERd		0	1	7	1	1	1	1			1	0	0	1	0	rs	1	0	0	0	0			rd		d	
	MOVA/B.L @(d:16,@-ERs.B),ERd		0	1	7	1	1	1	1			1	0	1	1	0	rs	1	0	0	0	0			rd		d	
	MOVA/B.L @(d:16,@(d:2,ERs).B),ERd		0	1	7	1	1	1	1			0	0	d	d	0	rs	1	0	0	0	0			rd		d	
	MOVA/B.L @(d:16,@(d:16,ERs).B),ERd		0	1	7	1	1	1	1			1	1	0	0	0	rs	1	0	0	0	0			rd	d	d	d
	MOVA/B.L @(d:16,@(d:32,ERs).B),ERd		0	1	7	1	1	1	1			1	1	0	0	1	rs	1	0	0	0	0			rd	d	d	d
MOVA/B.L @(d:16,@(d:16,Rs.B).B),ERd		0	1	7	1	1	1	1			1	1	0	1	0	rs	1	0	0	0	0			rd	d	d	d	

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部															
		15	8	7		0	15	8		7	0													
MOVA	MOVA/B.L @(d:16,@(d:16,Rs,W),B),ERd			0	1	7	1	1	1	1	1	1	0	rs	1	0	0	0	0	rd	d	d		
	MOVA/B.L @(d:16,@(d:16,ERs,L),B),ERd			0	1	7	1	1	1	1	1	1	0	rs	1	0	0	0	0	rd	d	d		
	MOVA/B.L @(d:16,@(d:32,Rs,B),B),ERd			0	1	7	1	1	1	1	1	0	1	rs	1	0	0	0	0	rd	d	d	d	
	MOVA/B.L @(d:16,@(d:32,Rs,W),B),ERd			0	1	7	1	1	1	1	1	0	1	rs	1	0	0	0	0	rd	d	d	d	
	MOVA/B.L @(d:16,@(d:32,ERs,L),B),ERd			0	1	7	1	1	1	1	1	0	1	rs	1	0	0	0	0	rd	d	d	d	
	MOVA/B.L @(d:16,@aa:16,B),ERd			0	1	7	1	1	1	1	0	1	0	0	0	0	0	0	0	rd	a	d		
	MOVA/B.L @(d:16,@aa:32,B),ERd			0	1	7	1	1	1	1	0	1	0	0	1	0	0	0	0	rd	a	a	d	
	MOVA/B.L @(d:16,@ERs,W),ERd			0	1	5	1	1	1	1	0	0	0	0	rs	1	0	0	1	0	rd		d	
	MOVA/B.L @(d:16,@ERs+,W),ERd			0	1	5	1	1	1	1	1	0	0	0	rs	1	0	0	1	0	rd		d	
	MOVA/B.L @(d:16,@ERs-,W),ERd			0	1	5	1	1	1	1	0	1	0	0	rs	1	0	0	1	0	rd		d	
	MOVA/B.L @(d:16,@+ERs,W),ERd			0	1	5	1	1	1	1	0	0	1	0	rs	1	0	0	1	0	rd		d	
	MOVA/B.L @(d:16,@-ERs,W),ERd			0	1	5	1	1	1	1	0	1	1	0	rs	1	0	0	1	0	rd		d	
	MOVA/B.L @(d:16,@(d:2,ERs),W),ERd			0	1	5	1	1	1	1	0	0	d	d	0	rs	1	0	0	1	0	rd		d
	MOVA/B.L @(d:16,@(d:16,ERs),W),ERd			0	1	5	1	1	1	1	1	1	0	0	rs	1	0	0	1	0	rd	d	d	
	MOVA/B.L @(d:16,@(d:32,ERs),W),ERd			0	1	5	1	1	1	1	1	0	0	1	rs	1	0	0	1	0	rd	d	d	
	MOVA/B.L @(d:16,@(d:16,Rs,B),W),ERd			0	1	5	1	1	1	1	1	1	0	1	rs	1	0	0	1	0	rd	d	d	
	MOVA/B.L @(d:16,@(d:16,Rs,W),W),ERd			0	1	5	1	1	1	1	1	1	0	0	rs	1	0	0	1	0	rd	d	d	
	MOVA/B.L @(d:16,@(d:16,ERs,L),W),ERd			0	1	5	1	1	1	1	1	1	0	0	rs	1	0	0	1	0	rd	d	d	
	MOVA/B.L @(d:16,@(d:32,Rs,B),W),ERd			0	1	5	1	1	1	1	1	0	1	1	rs	1	0	0	1	0	rd	d	d	
	MOVA/B.L @(d:16,@(d:32,ERs,L),W),ERd			0	1	5	1	1	1	1	1	1	0	1	rs	1	0	0	1	0	rd	d	d	
MOVA/B.L @(d:16,@aa:16,W),ERd			0	1	5	1	1	1	1	0	1	0	0	0	0	0	0	0	rd	a	d			
MOVA/B.L @(d:16,@aa:32,W),ERd			0	1	5	1	1	1	1	0	1	0	0	1	0	0	0	0	rd	a	a	d		
MOVA/W.L @(d:16,@ERs,B),ERd			0	1	7	1	1	1	1	0	0	0	0	rs	1	0	1	0	0	rd		d		
MOVA/W.L @(d:16,@ERs+,B),ERd			0	1	7	1	1	1	1	0	0	0	0	rs	1	0	1	0	0	rd		d		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部										
		15	8	7	0		15	8	7	0											
MOVA	MOVA.W.L @(d:16,@ERs-.B),ERd				0	1	1	1	1	1	0	1	0	rs	1	0	1	0	rd	d	
	MOVA.W.L @(d:16,@+ERs.B),ERd				0	1	1	1	1	1	0	0	1	0	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@-ERs.B),ERd				0	1	1	1	1	1	0	1	1	0	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@(d:2,ERs).B),ERd				0	1	1	1	1	0	0	d	d	0	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@(d:16,ERs).B),ERd				0	1	1	1	1	1	1	0	0	0	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@(d:32,ERs).B),ERd				0	1	1	1	1	1	1	0	0	1	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@(d:16,Rs.B),B),ERd				0	1	1	1	1	1	1	0	1	0	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@(d:16,Rs.W).B),ERd				0	1	1	1	1	1	1	1	0	0	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@(d:16,ERs.L).B),ERd				0	1	1	1	1	1	1	1	1	0	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@(d:32,Rs.B).B),ERd				0	1	1	1	1	1	1	0	1	1	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@(d:32,Rs.W).B),ERd				0	1	1	1	1	1	1	1	0	1	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@(d:32,ERs.L).B),ERd				0	1	1	1	1	1	1	1	1	1	rs	1	0	1	0	rd	d
	MOVA.W.L @(d:16,@aa:16.B),ERd				0	1	1	1	1	0	1	0	0	0	0	0	0	0	0	rd	a
	MOVA.W.L @(d:16,@aa:32.B),ERd				0	1	1	1	1	0	1	0	0	1	0	0	0	0	rd	a	
	MOVA.W.L @(d:16,@ERs.W),ERd				0	1	1	1	1	0	0	0	0	0	rs	1	0	1	1	rd	d
	MOVA.W.L @(d:16,@ERs+.W),ERd				0	1	1	1	1	1	0	0	0	0	rs	1	0	1	1	rd	d
	MOVA.W.L @(d:16,@ERs-.W),ERd				0	1	1	1	1	1	0	1	0	0	rs	1	0	1	1	rd	d
	MOVA.W.L @(d:16,@+ERs.W),ERd				0	1	1	1	1	1	0	0	1	0	rs	1	0	1	1	rd	d
	MOVA.W.L @(d:16,@-ERs.W),ERd				0	1	1	1	1	1	0	1	1	0	rs	1	0	1	1	rd	d
	MOVA.W.L @(d:16,@(d:2,ERs).W),ERd				0	1	1	1	1	0	0	d	d	0	rs	1	0	1	1	rd	d
	MOVA.W.L @(d:16,@(d:16,ERs).W),ERd				0	1	1	1	1	1	1	0	0	0	rs	1	0	1	1	rd	d
	MOVA.W.L @(d:16,@(d:32,ERs).W),ERd				0	1	1	1	1	1	1	0	0	1	rs	1	0	1	1	rd	d
	MOVA.W.L @(d:16,@(d:16,Rs.B).W),ERd				0	1	1	1	1	1	1	0	1	0	rs	1	0	1	1	rd	d
MOVA.W.L @(d:16,@(d:16,Rs.W).W),ERd				0	1	1	1	1	1	1	1	0	0	rs	1	0	1	1	rd	d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																			
		15	8	7	0		15	8	7	0																				
MOVA	MOVA.W.L				0	1			5	1	1	1	1	1	1	1	1	0	rs	1	0	1	1	0	rd	d	d			
	@(d:16,@(d:16,ERs.L),W),ERd																													
	MOVA.W.L				0	1			5	1	1	1	1	1	1	0	1	1	rs	1	0	1	1	0	rd	d	d	d		
	@(d:16,@(d:32,Rs.B),W),ERd																													
	MOVA.W.L				0	1			5	1	1	1	1	1	1	1	0	1	rs	1	0	1	1	0	rd	d	d	d		
	@(d:16,@(d:32,Rs.W),W),ERd																													
	MOVA.W.L				0	1			5	1	1	1	1	1	1	1	1	1	rs	1	0	1	1	0	rd	d	d	d		
	@(d:16,@(d:32,ERs.L),W),ERd																													
	MOVA.W.L @(d:16,@aa:16,W),ERd				0	1			5	1	1	1	1	0	1	0	0	0	0	0	0	1	0	1	1	0	rd	a	d	
	MOVA.W.L @(d:16,@aa:32,W),ERd				0	1			5	1	1	1	1	0	1	0	0	1	0	0	0	1	0	1	1	0	rd	a	a	d
	MOVA.LL @(d:16,@ERs.B),ERd				0	1			7	1	1	1	1	0	0	0	0	0	rs	1	1	0	0	0	rd		d			
	MOVA.LL @(d:16,@ERs+.B),ERd				0	1			7	1	1	1	1	1	0	0	0	0	rs	1	1	0	0	0	rd		d			
	MOVA.LL @(d:16,@ERs-.B),ERd				0	1			7	1	1	1	1	1	0	1	0	0	rs	1	1	0	0	0	rd		d			
	MOVA.LL @(d:16,@+ERs.B),ERd				0	1			7	1	1	1	1	1	0	0	1	0	rs	1	1	0	0	0	rd		d			
	MOVA.LL @(d:16,@-ERs.B),ERd				0	1			7	1	1	1	1	1	0	1	1	0	rs	1	1	0	0	0	rd		d			
	MOVA.LL @(d:16,@(d:2,ERs).B),ERd				0	1			7	1	1	1	1	0	0	d	d	0	rs	1	1	0	0	0	rd		d			
	MOVA.LL @(d:16,@(d:16,ERs).B),ERd				0	1			7	1	1	1	1	1	1	0	0	0	rs	1	1	0	0	0	rd	d	d			
	MOVA.LL @(d:16,@(d:32,ERs).B),ERd				0	1			7	1	1	1	1	1	1	0	0	1	rs	1	1	0	0	0	rd	d	d	d		
	MOVA.LL @(d:16,@(d:16,Rs.B).B),ERd				0	1			7	1	1	1	1	1	1	0	1	0	rs	1	1	0	0	0	rd	d	d	d		
	MOVA.LL @(d:16,@(d:16,Rs.W).B),ERd				0	1			7	1	1	1	1	1	1	1	0	0	rs	1	1	0	0	0	rd	d	d	d		
	MOVA.LL				0	1			7	1	1	1	1	1	1	1	1	0	rs	1	1	0	0	0	rd	d	d	d		
	@(d:16,@(d:16,ERs.L).B),ERd																													
	MOVA.LL @(d:16,@(d:32,Rs.B).B),ERd				0	1			7	1	1	1	1	1	1	0	1	1	rs	1	1	0	0	0	rd	d	d	d		
MOVA.LL @(d:16,@(d:32,Rs.W).B),ERd				0	1			7	1	1	1	1	1	1	1	0	1	rs	1	1	0	0	0	rd	d	d	d			
MOVA.LL				0	1			7	1	1	1	1	1	1	1	1	1	rs	1	1	0	0	0	rd	d	d	d			
@(d:16,@(d:32,ERs.L).B),ERd																														
MOVA.LL @(d:16,@aa:16.B),ERd				0	1			7	1	1	1	1	0	1	0	0	0	0	0	0	1	1	0	0	0	rd	a	d		
MOVA.LL @(d:16,@aa:32.B),ERd				0	1			7	1	1	1	1	0	1	0	0	1	0	0	0	1	1	0	0	0	rd	a	a	d	
MOVA.LL @(d:16,@ERs.W),ERd				0	1			5	1	1	1	1	0	0	0	0	0	rs	1	1	0	1	0	rd		d				
MOVA.LL @(d:16,@ERs+.W),ERd				0	1			5	1	1	1	1	1	0	0	0	0	rs	1	1	0	1	0	rd		d				
MOVA.LL @(d:16,@ERs-.W),ERd				0	1			5	1	1	1	1	1	0	1	0	0	rs	1	1	0	1	0	rd		d				
MOVA.LL @(d:16,@+ERs.W),ERd				0	1			5	1	1	1	1	1	0	0	1	0	rs	1	1	0	1	0	rd		d				
MOVA.LL @(d:16,@-ERs.W),ERd				0	1			5	1	1	1	1	1	0	1	1	0	rs	1	1	0	1	0	rd		d				
MOVA.LL @(d:16,@(d:2,ERs).W),ERd				0	1			5	1	1	1	1	0	0	d	d	0	rs	1	1	0	1	0	rd		d				
MOVA.LL @(d:16,@(d:16,ERs).W),ERd				0	1			5	1	1	1	1	1	1	0	0	0	rs	1	1	0	1	0	rd	d	d	d			

2. 各命令の説明

命令	ニーモニック	opcode					EA 拡張部	opcode					EA 拡張部													
		15	8	7	0	15		8	7	0	15	8		7	0											
MOVA	MOVA/L.L @(d:16,@(d:32,ERs).W),ERd	0	1	5	1	1	1	1	1	1	0	0	rs	1	1	0	1	0	rd	d	d	d				
	MOVA/L.L @(d:16,@(d:16,Rs.B).W),ERd	0	1	5	1	1	1	1	1	1	1	0	1	rs	1	1	0	1	0	rd	d	d				
	MOVA/L.L @(d:16,@(d:16,Rs.W).W),ERd	0	1	5	1	1	1	1	1	1	1	0	0	rs	1	1	0	1	0	rd	d	d				
	MOVA/L.L @(d:16,@(d:16,ERs.L).W),ERd	0	1	5	1	1	1	1	1	1	1	1	0	rs	1	1	0	1	0	rd	d	d				
	MOVA/L.L @(d:16,@(d:32,Rs.B).W),ERd	0	1	5	1	1	1	1	1	1	1	0	1	rs	1	1	0	1	0	rd	d	d				
	MOVA/L.L @(d:16,@(d:32,Rs.W).W),ERd	0	1	5	1	1	1	1	1	1	1	1	0	rs	1	1	0	1	0	rd	d	d				
	MOVA/L.L @(d:16,@(d:32,ERs.L).W),ERd	0	1	5	1	1	1	1	1	1	1	1	0	rs	1	1	0	1	0	rd	d	d				
	MOVA/L.L @(d:16,@aa:16.W),ERd	0	1	5	1	1	1	1	1	0	1	0	0	0	0	0	0	0	1	1	0	1	0	rd	a	d
	MOVA/L.L @(d:16,@aa:32.W),ERd	0	1	5	1	1	1	1	1	0	1	0	0	1	0	0	0	1	1	0	1	0	0	rd	a	a
	MOVA/B.L @(d:32,@ERs.B),ERd	0	1	7	1	1	1	1	1	0	0	0	0	rs	1	0	0	0	1	rd		d	d			
	MOVA/B.L @(d:32,@ERs+.B),ERd	0	1	7	1	1	1	1	1	1	0	0	0	rs	1	0	0	0	1	rd		d	d			
	MOVA/B.L @(d:32,@ERs-.B),ERd	0	1	7	1	1	1	1	1	1	0	1	0	rs	1	0	0	0	1	rd		d	d			
	MOVA/B.L @(d:32,@+ERs.B),ERd	0	1	7	1	1	1	1	1	1	0	0	1	rs	1	0	0	0	1	rd		d	d			
	MOVA/B.L @(d:32,@-ERs.B),ERd	0	1	7	1	1	1	1	1	1	0	1	0	rs	1	0	0	0	1	rd		d	d			
	MOVA/B.L @(d:32,@(d:2,ERs).B),ERd	0	1	7	1	1	1	1	1	0	0	d	d	0	rs	1	0	0	0	1	rd		d	d		
	MOVA/B.L @(d:32,@(d:16,ERs).B),ERd	0	1	7	1	1	1	1	1	1	1	0	0	rs	1	0	0	0	1	rd	d	d	d			
	MOVA/B.L @(d:32,@(d:32,ERs).B),ERd	0	1	7	1	1	1	1	1	1	1	0	0	rs	1	0	0	0	1	rd	d	d	d			
	MOVA/B.L @(d:32,@(d:16,Rs.B).B),ERd	0	1	7	1	1	1	1	1	1	1	0	1	rs	1	0	0	0	1	rd	d	d	d			
	MOVA/B.L @(d:32,@(d:16,Rs.W).B),ERd	0	1	7	1	1	1	1	1	1	1	1	0	rs	1	0	0	0	1	rd	d	d	d			
	MOVA/B.L @(d:32,@(d:16,ERs.L).B),ERd	0	1	7	1	1	1	1	1	1	1	1	0	rs	1	0	0	0	1	rd	d	d	d			
	MOVA/B.L @(d:32,@(d:32,Rs.B).B),ERd	0	1	7	1	1	1	1	1	1	1	0	1	rs	1	0	0	0	1	rd	d	d	d			
	MOVA/B.L @(d:32,@(d:32,Rs.W).B),ERd	0	1	7	1	1	1	1	1	1	1	1	0	rs	1	0	0	0	1	rd	d	d	d			
	MOVA/B.L @(d:32,@(d:32,ERs.L).B),ERd	0	1	7	1	1	1	1	1	1	1	1	1	rs	1	0	0	0	1	rd	d	d	d			
	MOVA/B.L @(d:32,@aa:16.B),ERd	0	1	7	1	1	1	1	1	0	1	0	0	0	0	0	0	0	1	rd	a	d	d			
	MOVA/B.L @(d:32,@aa:32.B),ERd	0	1	7	1	1	1	1	1	0	1	0	0	1	0	0	0	1	0	rd	a	a	d			
	MOVA/B.L @(d:32,@ERs.W),ERd	0	1	5	1	1	1	1	1	0	0	0	0	rs	1	0	0	1	1	rd		d	d			
	MOVA/B.L @(d:32,@ERs+.W),ERd	0	1	5	1	1	1	1	1	1	0	0	0	rs	1	0	0	1	1	rd		d	d			

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																	
		15	8	7	0		15	8	7	0																		
MOVA	MOVA/B.L @(d:32,@ERs-.W),ERd				0					1	0	1	0	0	rs	1	0	0	1	rd			d	d				
	MOVA/B.L @(d:32,@+ERs.W),ERd				0					1	0	0	1	0	rs	1	0	0	1	1	rd			d	d			
	MOVA/B.L @(d:32,@-ERs.W),ERd				0					1	0	1	1	0	rs	1	0	0	1	1	rd			d	d			
	MOVA/B.L @(d:32,@(d:2,ERs).W),ERd				0					0	0	d	d	0	rs	1	0	0	1	1	rd			d	d			
	MOVA/B.L @(d:32,@(d:16,ERs).W),ERd				0					1	1	0	0	0	rs	1	0	0	1	1	rd	d		d	d			
	MOVA/B.L @(d:32,@(d:32,ERs).W),ERd				0					1	1	0	0	1	rs	1	0	0	1	1	rd	d	d	d	d			
	MOVA/B.L @(d:32,@(d:16,Rs.B).W),ERd				0					1	1	0	1	0	rs	1	0	0	1	1	rd	d		d	d			
	MOVA/B.L @(d:32,@(d:16,Rs.W).W),ERd				0					1	1	1	0	0	rs	1	0	0	1	1	rd	d		d	d			
	MOVA/B.L @(d:32,@(d:16,ERs.L).W),ERd				0					1	1	1	1	0	rs	1	0	0	1	1	rd	d		d	d			
	MOVA/B.L @(d:32,@(d:32,Rs.B).W),ERd				0					1	1	0	1	1	rs	1	0	0	1	1	rd	d	d	d	d			
	MOVA/B.L @(d:32,@(d:32,ERs.L).W),ERd				0					1	1	1	1	1	rs	1	0	0	1	1	rd	d	d	d	d			
	MOVA/B.L @(d:32,@aa:16.W),ERd				0					0	1	0	0	0	0	0	0	0	1	0	0	1	1	rd	a		d	d
	MOVA/B.L @(d:32,@aa:32.W),ERd				0					0	1	0	0	1	0	0	0	0	1	0	0	1	1	rd	a	a	d	d
	MOVA.W.L @(d:32,@ERs.B),ERd				0					0	0	0	0	0	rs	1	0	1	0	1	rd			d	d			
	MOVA.W.L @(d:32,@ERs+.B),ERd				0					1	0	0	0	0	rs	1	0	1	0	1	rd			d	d			
	MOVA.W.L @(d:32,@ERs-.B),ERd				0					1	0	1	0	0	rs	1	0	1	0	1	rd			d	d			
	MOVA.W.L @(d:32,@+ERs.B),ERd				0					1	0	0	1	0	rs	1	0	1	0	1	rd			d	d			
	MOVA.W.L @(d:32,@-ERs.B),ERd				0					1	0	1	1	0	rs	1	0	1	0	1	rd			d	d			
	MOVA.W.L @(d:32,@(d:2,ERs).B),ERd				0					0	0	d	d	0	rs	1	0	1	0	1	rd			d	d			
	MOVA.W.L @(d:32,@(d:16,ERs).B),ERd				0					1	1	0	0	0	rs	1	0	1	0	1	rd	d		d	d			
	MOVA.W.L @(d:32,@(d:32,ERs).B),ERd				0					1	1	0	0	1	rs	1	0	1	0	1	rd	d	d	d	d			
	MOVA.W.L @(d:32,@(d:16,Rs.B).B),ERd				0					1	1	0	1	0	rs	1	0	1	0	1	rd	d		d	d			
	MOVA.W.L @(d:32,@(d:16,Rs.W).B),ERd				0					1	1	1	0	0	rs	1	0	1	0	1	rd	d		d	d			
MOVA.W.L @(d:32,@(d:16,ERs.L).B),ERd				0					1	1	1	1	0	rs	1	0	1	0	1	rd	d		d	d				

2. 各命令の説明

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部															
		15	8	7		0	15	8		7	0													
MOVA	MOVA.W.L @(d:32,@(d:32,Rs.B),B),ERd		0	1	7	1	1	1	1	1	1	0	1	rs	1	0	1	0	rd	d	d	d		
	MOVA.W.L @(d:32,@(d:32,Rs.W),B),ERd		0	1	7	1	1	1	1	1	1	1	0	1	rs	1	0	1	0	rd	d	d	d	
	MOVA.W.L @(d:32,@(d:32,ERs.L),B),ERd		0	1	7	1	1	1	1	1	1	1	1	1	rs	1	0	1	0	rd	d	d	d	
	MOVA.W.L @(d:32,@aa:16.B),ERd		0	1	7	1	1	1	1	0	1	0	0	0	0	0	0	0	0	rd	a		d	d
	MOVA.W.L @(d:32,@aa:32.B),ERd		0	1	7	1	1	1	1	0	1	0	0	1	0	0	0	1	0	rd	a	a	d	d
	MOVA.W.L @(d:32,@ERs.W),ERd		0	1	5	1	1	1	1	0	0	0	0	0	rs	1	0	1	1	rd			d	d
	MOVA.W.L @(d:32,@ERs+.W),ERd		0	1	5	1	1	1	1	1	0	0	0	0	rs	1	0	1	1	rd			d	d
	MOVA.W.L @(d:32,@ERs-.W),ERd		0	1	5	1	1	1	1	1	0	1	0	0	rs	1	0	1	1	rd			d	d
	MOVA.W.L @(d:32,@+ERs.W),ERd		0	1	5	1	1	1	1	1	0	0	1	0	rs	1	0	1	1	rd			d	d
	MOVA.W.L @(d:32,@-ERs.W),ERd		0	1	5	1	1	1	1	1	0	1	1	0	rs	1	0	1	1	rd			d	d
	MOVA.W.L @(d:32,@(d:2,ERs).W),ERd		0	1	5	1	1	1	1	0	0	d	d	0	rs	1	0	1	1	rd			d	d
	MOVA.W.L @(d:32,@(d:16,ERs).W),ERd		0	1	5	1	1	1	1	1	1	0	0	0	rs	1	0	1	1	rd	d		d	d
	MOVA.W.L @(d:32,@(d:32,ERs).W),ERd		0	1	5	1	1	1	1	1	1	0	0	1	rs	1	0	1	1	rd	d	d	d	d
	MOVA.W.L @(d:32,@(d:16,Rs.B),W),ERd		0	1	5	1	1	1	1	1	1	0	1	0	rs	1	0	1	1	rd	d		d	d
	MOVA.W.L @(d:32,@(d:16,Rs.W),W),ERd		0	1	5	1	1	1	1	1	1	1	0	0	rs	1	0	1	1	rd	d		d	d
	MOVA.W.L @(d:32,@(d:16,ERs.L),W),ERd		0	1	5	1	1	1	1	1	1	1	1	0	rs	1	0	1	1	rd	d		d	d
	MOVA.W.L @(d:32,@(d:32,Rs.B),W),ERd		0	1	5	1	1	1	1	1	1	0	1	1	rs	1	0	1	1	rd	d	d	d	d
	MOVA.W.L @(d:32,@(d:32,Rs.W),W),ERd		0	1	5	1	1	1	1	1	1	1	0	1	rs	1	0	1	1	rd	d	d	d	d
	MOVA.W.L @(d:32,@(d:32,ERs.L),W),ERd		0	1	5	1	1	1	1	1	1	1	1	1	rs	1	0	1	1	rd	d	d	d	d
	MOVA.W.L @(d:32,@aa:16.W),ERd		0	1	5	1	1	1	1	0	1	0	0	0	0	0	0	1	0	rd	a		d	d
MOVA.W.L @(d:32,@aa:32.W),ERd		0	1	5	1	1	1	1	0	1	0	0	1	0	0	0	1	0	rd	a	a	d	d	
MOVA.L.L @(d:32,@ERs.B),ERd		0	1	7	1	1	1	1	0	0	0	0	0	rs	1	1	0	0	rd			d	d	
MOVA.L.L @(d:32,@ERs+.B),ERd		0	1	7	1	1	1	1	1	0	0	0	0	rs	1	1	0	0	rd			d	d	
MOVA.L.L @(d:32,@ERs-.B),ERd		0	1	7	1	1	1	1	1	0	1	0	0	rs	1	1	0	0	rd			d	d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部								
		15	8	7	0		15	8	7	0									
MOVA	MOVALL @(d:32,@+ERs.B),ERd	0	1	7	1 1 1 1	1	0	0	1	0	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@-ERs.B),ERd	0	1	7	1 1 1 1	1	0	1	1	0	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@(d:2,ERs.B)),ERd	0	1	7	1 1 1 1	0	0	d	d	0	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@(d:16,ERs.B)),ERd	0	1	7	1 1 1 1	1	1	0	0	0	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@(d:32,ERs.B)),ERd	0	1	7	1 1 1 1	1	1	0	0	1	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@(d:16,Rs.B)),ERd	0	1	7	1 1 1 1	1	1	0	1	0	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@(d:16,Rs.W)),ERd	0	1	7	1 1 1 1	1	1	1	0	0	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@(d:16,ERs.L)),ERd	0	1	7	1 1 1 1	1	1	1	1	0	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@(d:32,Rs.B)),ERd	0	1	7	1 1 1 1	1	1	0	1	1	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@(d:32,Rs.W)),ERd	0	1	7	1 1 1 1	1	1	1	0	1	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@(d:32,ERs.L)),ERd	0	1	7	1 1 1 1	1	1	1	1	1	rs	1	1	0	0	rd	d	d	
	MOVALL @(d:32,@aa:16.B),ERd	0	1	7	1 1 1 1	0	1	0	0	0	0	0	1	1	0	0	rd	a	d
	MOVALL @(d:32,@aa:32.B),ERd	0	1	7	1 1 1 1	0	1	0	0	1	0	0	1	1	0	0	rd	a	a
	MOVALL @(d:32,@ERs.W),ERd	0	1	5	1 1 1 1	0	0	0	0	0	rs	1	1	0	1	rd	d	d	
	MOVALL @(d:32,@ERs+.W),ERd	0	1	5	1 1 1 1	1	0	0	0	0	rs	1	1	0	1	rd	d	d	
	MOVALL @(d:32,@ERs-.W),ERd	0	1	5	1 1 1 1	1	0	1	0	0	rs	1	1	0	1	rd	d	d	
	MOVALL @(d:32,@+ERs.W),ERd	0	1	5	1 1 1 1	1	0	0	1	0	rs	1	1	0	1	rd	d	d	
	MOVALL @(d:32,@-ERs.W),ERd	0	1	5	1 1 1 1	1	0	1	1	0	rs	1	1	0	1	rd	d	d	
	MOVALL @(d:32,@(d:2,ERs.W)),ERd	0	1	5	1 1 1 1	0	0	d	d	0	rs	1	1	0	1	rd	d	d	
	MOVALL @(d:32,@(d:16,ERs.W)),ERd	0	1	5	1 1 1 1	1	1	0	0	0	rs	1	1	0	1	rd	d	d	
	MOVALL @(d:32,@(d:32,ERs.W)),ERd	0	1	5	1 1 1 1	1	1	0	0	1	rs	1	1	0	1	rd	d	d	
	MOVALL @(d:32,@(d:16,Rs.B).W),ERd	0	1	5	1 1 1 1	1	1	0	1	0	rs	1	1	0	1	rd	d	d	
	MOVALL @(d:32,@(d:16,Rs.W).W),ERd	0	1	5	1 1 1 1	1	1	1	0	0	rs	1	1	0	1	rd	d	d	
	MOVALL @(d:32,@(d:16,ERs.L).W),ERd	0	1	5	1 1 1 1	1	1	1	1	0	rs	1	1	0	1	rd	d	d	
MOVALL @(d:32,@(d:32,Rs.B).W),ERd	0	1	5	1 1 1 1	1	1	1	0	1	rs	1	1	0	1	rd	d	d		
MOVALL @(d:32,@(d:32,ERs.L).W),ERd	0	1	5	1 1 1 1	1	1	1	1	1	rs	1	1	0	1	rd	d	d		
MOVALL @(d:32,@aa:16.W),ERd	0	1	5	1 1 1 1	0	1	0	0	0	0	0	1	1	0	1	rd	a	d	
MOVALL @(d:32,@aa:32.W),ERd	0	1	5	1 1 1 1	0	1	0	0	1	0	0	1	1	0	1	rd	a	a	
MOVFP	MOVFPE @aa:16,Rd					6		A				0	1	0	0	rd	a		

2. 各命令の説明

命令	ニーモニック	opcode				EA	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
MOVMD	MOVMD.B					拡張部	7	B	1 0 0 1	0 1 0 0					
	MOVMD.W						7	B	1 0 1 0	0 1 0 0					
	MOVMD.L						7	B	1 0 1 1	0 1 0 0					
MOVSD	MOVSD.B d:16						7	B	1 0 0 0	0 1 0 0	d				
MOVTP	MOVTP.Rs,@aa:16						6	A	1 1 0 0	rs	a				
MULS	MULS.W #xx:4,Rd			0	1	C	0 1 1 0		5	0	x x x x	rd			
	MULS.W Rs,Rd			0	1	C	0 0 1 0		5	0	rs	rd			
	MULS.L #xx:4,ERd			0	1	C	0 1 1 0		5	2	x x x x	rd			
	MULS.L ERs,ERd			0	1	C	0 0 1 0		5	2	0 rs	rd			
MULU	MULU.W #xx:4,Rd			0	1	C	1 1 1 0		5	0	x x x x	rd			
	MULU.W Rs,Rd			0	1	C	1 0 1 0		5	0	rs	rd			
	MULU.L #xx:4,ERd			0	1	C	1 1 1 0		5	2	x x x x	rd			
	MULU.L ERs,ERd			0	1	C	1 0 1 0		5	2	0 rs	rd			
MULS/U	MULS/U.L #xx:4,ERd			0	1	C	0 1 1 1		5	2	x x x x	rd			
	MULS/U.L ERs,ERd			0	1	C	0 0 1 1		5	2	0 rs	rd			
MULU/U	MULU/U.L #xx:4,ERd			0	1	C	1 1 1 1		5	2	x x x x	rd			
	MULU/U.L ERs,ERd			0	1	C	1 0 1 1		5	2	0 rs	rd			
MULXS	MULXS.B #xx:4,Rd			0	1	C	0 1 0 0		5	0	x x x x	rd			
	MULXS.B Rs,Rd			0	1	C	0 0 0 0		5	0	rs	rd			
	MULXS.W #xx:4,ERd			0	1	C	0 1 0 0		5	2	x x x x	rd			
	MULXS.W Rs,ERd			0	1	C	0 0 0 0		5	2	rs	rd			
MULXU	MULXU.B #xx:4,Rd			0	1	C	1 1 0 0		5	0	x x x x	rd			
	MULXU.B Rs,Rd								5	0	rs	rd			
	MULXU.W #xx:4,ERd			0	1	C	1 1 0 0		5	2	x x x x	rd			
	MULXU.W Rs,ERd								5	2	rs	rd			
NEG	NEG.B Rd								1	7	8	rd			
	NEG.B @ERd				7	D	0 rd	0 0 0 0		1	7	8	0 0 0 0		
	NEG.B @ERd+	0	1	7	0 1 0 0	6	C	0 rd	1 0 0 0		1	7	8	0 0 0 0	
	NEG.B @ERd-	0	1	7	0 1 1 0	6	C	0 rd	1 0 0 0		1	7	8	0 0 0 0	
	NEG.B @+ERd	0	1	7	0 1 0 1	6	C	0 rd	1 0 0 0		1	7	8	0 0 0 0	
	NEG.B @-ERd	0	1	7	0 1 1 1	6	C	0 rd	1 0 0 0		1	7	8	0 0 0 0	
	NEG.B @(d:2,ERd)	0	1	7	0 1 d d	6	8	0 rd	1 0 0 0		1	7	8	0 0 0 0	
	NEG.B @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0 rd	1 0 0 0	d	1	7	8	0 0 0 0	
	NEG.B @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	7	8	0 0 0 0
	NEG.B @(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0 rd	1 0 0 0	d	1	7	8	0 0 0 0	
NEG.B @(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0 rd	1 0 0 0	d	1	7	8	0 0 0 0		
NEG.B @(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0 rd	1 0 0 0	d	1	7	8	0 0 0 0		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
NEG	NEG.B @(d:32,Rd.B)	7	8	0	rd 0 1 0 1	6	A	0 0 1 0	1 0 0 0 0	d d	1	7	8	0 0 0 0		
	NEG.B @(d:32,Rd.W)	7	8	0	rd 0 1 1 0	6	A	0 0 1 0	1 0 0 0 0	d d	1	7	8	0 0 0 0		
	NEG.B @(d:32,ERd.L)	7	8	0	rd 0 1 1 1	6	A	0 0 1 0	1 0 0 0 0	d d	1	7	8	0 0 0 0		
	NEG.B @aa:8					7	F	a a a a	a a a a a		1	7	8	0 0 0 0		
	NEG.B @aa:16					6	A	0 0 0 1	1 0 0 0 0	a	1	7	8	0 0 0 0		
	NEG.B @aa:32					6	A	0 0 1 1	1 0 0 0 0	a a	1	7	8	0 0 0 0		
	NEG.W Rd											1	7	9	rd	
	NEG.W @ERd					7	D	1	rd 0 0 0 0			1	7	9	0 0 0 0	
	NEG.W @ERd+	0	1	5	0 1 0 0	6	D	0	rd 1 0 0 0			1	7	9	0 0 0 0	
	NEG.W @ERd-	0	1	5	0 1 1 0	6	D	0	rd 1 0 0 0			1	7	9	0 0 0 0	
	NEG.W @+ERd	0	1	5	0 1 0 1	6	D	0	rd 1 0 0 0			1	7	9	0 0 0 0	
	NEG.W @-ERd	0	1	5	0 1 1 1	6	D	0	rd 1 0 0 0			1	7	9	0 0 0 0	
	NEG.W @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd 1 0 0 0			1	7	9	0 0 0 0	
	NEG.W @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd 1 0 0 0	d		1	7	9	0 0 0 0	
	NEG.W @(d:32,ERd)	7	8	0	rd 0 1 0 0	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	9	0 0 0 0		
	NEG.W @(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd 1 0 0 0	d		1	7	9	0 0 0 0	
	NEG.W @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd 1 0 0 0	d		1	7	9	0 0 0 0	
	NEG.W @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd 1 0 0 0	d		1	7	9	0 0 0 0	
	NEG.W @(d:32,Rd.B)	7	8	0	rd 0 1 0 1	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	9	0 0 0 0		
	NEG.W @(d:32,Rd.W)	7	8	0	rd 0 1 1 0	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	9	0 0 0 0		
	NEG.W @(d:32,ERd.L)	7	8	0	rd 0 1 1 1	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	9	0 0 0 0		
	NEG.W @aa:16					6	B	0 0 0 1	1 0 0 0 0	a		1	7	9	0 0 0 0	
	NEG.W @aa:32					6	B	0 0 1 1	1 0 0 0 0	a a	1	7	9	0 0 0 0		
	NEG.L ERd											1	7	B	0 rd	
	NEG.L @ERd	0	1	0	0 1 0 0	6	9	0	rd 1 0 0 0			1	7	B	0 0 0 0	
	NEG.L @ERd+	0	1	0	0 1 0 0	6	D	0	rd 1 0 0 0			1	7	B	0 0 0 0	
	NEG.L @ERd-	0	1	0	0 1 1 0	6	D	0	rd 1 0 0 0			1	7	B	0 0 0 0	
	NEG.L @+ERd	0	1	0	0 1 0 1	6	D	0	rd 1 0 0 0			1	7	B	0 0 0 0	
	NEG.L @-ERd	0	1	0	0 1 1 1	6	D	0	rd 1 0 0 0			1	7	B	0 0 0 0	
	NEG.L @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd 1 0 0 0			1	7	B	0 0 0 0	
	NEG.L @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd 1 0 0 0	d		1	7	B	0 0 0 0	
	NEG.L @(d:32,ERd)	7	8	1	rd 0 1 0 0	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	B	0 0 0 0		
NEG.L @(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd 1 0 0 0	d		1	7	B	0 0 0 0		
NEG.L @(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd 1 0 0 0	d		1	7	B	0 0 0 0		
NEG.L @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd 1 0 0 0	d		1	7	B	0 0 0 0		
NEG.L @(d:32,Rd.B)	7	8	1	rd 0 1 0 1	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	B	0 0 0 0			
NEG.L @(d:32,Rd.W)	7	8	1	rd 0 1 1 0	6	B	0 0 1 0	1 0 0 0 0	d d	1	7	B	0 0 0 0			

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
NEG	NEGL @(d:32,ERd.L)	7	8	1	rd 0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	7	B	0 0 0 0	
	NEGL @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	7	B	0 0 0 0	
	NEGL @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	7	B	0 0 0 0	
NOP	NOP										0	0	0	0	
NOT	NOT.B Rd										1	7	0	rd	
	NOT.B @ERd					7	D	0	rd 0 0 0 0		1	7	0	0 0 0 0	
	NOT.B @ERd+	0	1	7	0 1 0 0	6	C	0	rd 1 0 0 0		1	7	0	0 0 0 0	
	NOT.B @ERd-	0	1	7	0 1 1 0	6	C	0	rd 1 0 0 0		1	7	0	0 0 0 0	
	NOT.B @+ERd	0	1	7	0 1 0 1	6	C	0	rd 1 0 0 0		1	7	0	0 0 0 0	
	NOT.B @-ERd	0	1	7	0 1 1 1	6	C	0	rd 1 0 0 0		1	7	0	0 0 0 0	
	NOT.B @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd 1 0 0 0		1	7	0	0 0 0 0	
	NOT.B @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd 1 0 0 0	d	1	7	0	0 0 0 0	
	NOT.B @(d:32,ERd)	7	8	0	rd 0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	7	0	0 0 0 0	
	NOT.B @(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd 1 0 0 0	d	1	7	0	0 0 0 0	
	NOT.B @(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd 1 0 0 0	d	1	7	0	0 0 0 0	
	NOT.B @(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd 1 0 0 0	d	1	7	0	0 0 0 0	
	NOT.B @(d:32,Rd.B)	7	8	0	rd 0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	7	0	0 0 0 0	
	NOT.B @(d:32,Rd.W)	7	8	0	rd 0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	7	0	0 0 0 0	
	NOT.B @(d:32,ERd.L)	7	8	0	rd 0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	7	0	0 0 0 0	
	NOT.B @aa:8					7	F	a a a a	a a a a		1	7	0	0 0 0 0	
	NOT.B @aa:16					6	A	0 0 0 1	1 0 0 0	a	1	7	0	0 0 0 0	
	NOT.B @aa:32					6	A	0 0 1 1	1 0 0 0	a a	1	7	0	0 0 0 0	
	NOT.W Rd											1	7	1	rd
	NOT.W @ERd					7	D	1	rd 0 0 0 0		1	7	1	0 0 0 0	
	NOT.W @ERd+	0	1	5	0 1 0 0	6	D	0	rd 1 0 0 0		1	7	1	0 0 0 0	
	NOT.W @ERd-	0	1	5	0 1 1 0	6	D	0	rd 1 0 0 0		1	7	1	0 0 0 0	
	NOT.W @+ERd	0	1	5	0 1 0 1	6	D	0	rd 1 0 0 0		1	7	1	0 0 0 0	
	NOT.W @-ERd	0	1	5	0 1 1 1	6	D	0	rd 1 0 0 0		1	7	1	0 0 0 0	
	NOT.W @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd 1 0 0 0		1	7	1	0 0 0 0	
	NOT.W @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd 1 0 0 0	d	1	7	1	0 0 0 0	
	NOT.W @(d:32,ERd)	7	8	0	rd 0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	7	1	0 0 0 0	
	NOT.W @(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd 1 0 0 0	d	1	7	1	0 0 0 0	
	NOT.W @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd 1 0 0 0	d	1	7	1	0 0 0 0	
	NOT.W @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd 1 0 0 0	d	1	7	1	0 0 0 0	
	NOT.W @(d:32,Rd.B)	7	8	0	rd 0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	7	1	0 0 0 0	
	NOT.W @(d:32,Rd.W)	7	8	0	rd 0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	7	1	0 0 0 0	
	NOT.W @(d:32,ERd.L)	7	8	0	rd 0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	7	1	0 0 0 0	

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部												
		15	8	7	0	15	8	7	0		15	8	7	0													
NOT	NOT.W @aa:16					6	B	0	0	0	1	1	0	0	0	0	a		1	7	1	0	0	0	0		
	NOT.W @aa:32					6	B	0	0	1	1	1	0	0	0	0	a a		1	7	1	0	0	0	0		
	NOT.L ERd																		1	7	3	0	rd				
	NOT.L @ERd	0	1	0	0	1	0	0	6	9	0	rd	1	0	0	0			1	7	3	0	0	0	0		
	NOT.L @ERd+	0	1	0	0	1	0	0	6	D	0	rd	1	0	0	0			1	7	3	0	0	0	0		
	NOT.L @ERd-	0	1	0	0	1	1	0	6	D	0	rd	1	0	0	0			1	7	3	0	0	0	0		
	NOT.L @+ERd	0	1	0	0	1	0	1	6	D	0	rd	1	0	0	0			1	7	3	0	0	0	0		
	NOT.L @-ERd	0	1	0	0	1	1	1	6	D	0	rd	1	0	0	0			1	7	3	0	0	0	0		
	NOT.L @(d:2,ERd)	0	1	0	0	1	d	d	6	9	0	rd	1	0	0	0			1	7	3	0	0	0	0		
	NOT.L @(d:16,ERd)	0	1	0	0	1	0	0	6	F	0	rd	1	0	0	0	d		1	7	3	0	0	0	0		
	NOT.L @(d:32,ERd)	7	8	1	rd	0	1	0	0	6	B	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	
	NOT.L @(d:16,Rd,B)	0	1	0	0	1	0	1	6	F	0	rd	1	0	0	0	d		1	7	3	0	0	0	0		
	NOT.L @(d:16,Rd,W)	0	1	0	0	1	1	0	6	F	0	rd	1	0	0	0	d		1	7	3	0	0	0	0		
	NOT.L @(d:16,ERd,L)	0	1	0	0	1	1	1	6	F	0	rd	1	0	0	0	d		1	7	3	0	0	0	0		
	NOT.L @(d:32,Rd,B)	7	8	1	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	
	NOT.L @(d:32,Rd,W)	7	8	1	rd	0	1	1	0	6	B	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	
	NOT.L @(d:32,ERd,L)	7	8	1	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	
NOT.L @aa:16	0	1	0	0	1	0	0	6	B	0	0	0	0	1	0	0	0	a		1	7	3	0	0	0	0	
NOT.L @aa:32	0	1	0	0	1	0	0	6	B	0	0	1	0	1	0	0	0	a a		1	7	3	0	0	0	0	
OR	OR.B #xx:8,Rd																	C	rd	x	x	x	x	x	x	x	
	OR.B #xx:8,@ERd					7	D	0	rd	0	0	0	0					C	0	0	0	0	x	x	x	x	
	OR.B #xx:8,@ERd+	0	1	7	0	1	0	0	6	C	0	rd	1	0	0	0			C	0	0	0	0	x	x	x	
	OR.B #xx:8,@ERd-	0	1	7	0	1	1	0	6	C	0	rd	1	0	0	0			C	0	0	0	0	x	x	x	
	OR.B #xx:8,@+ERd	0	1	7	0	1	0	1	6	C	0	rd	1	0	0	0			C	0	0	0	0	x	x	x	
	OR.B #xx:8,@-ERd	0	1	7	0	1	1	1	6	C	0	rd	1	0	0	0			C	0	0	0	0	x	x	x	
	OR.B #xx:8,@(d:2,ERd)	0	1	7	0	1	d	d	6	8	0	rd	1	0	0	0			C	0	0	0	0	x	x	x	
	OR.B #xx:8,@(d:16,ERd)	0	1	7	0	1	0	0	6	E	0	rd	1	0	0	0	d		C	0	0	0	0	x	x	x	
	OR.B #xx:8,@(d:32,ERd)	7	8	0	rd	0	1	0	0	6	A	0	0	1	0	1	0	0	0	d	d	C	0	0	0	0	
	OR.B #xx:8,@(d:16,Rd,B)	0	1	7	0	1	0	1	6	E	0	rd	1	0	0	0	d		C	0	0	0	0	x	x	x	
	OR.B #xx:8,@(d:16,Rd,W)	0	1	7	0	1	1	0	6	E	0	rd	1	0	0	0	d		C	0	0	0	0	x	x	x	
	OR.B #xx:8,@(d:16,ERd,L)	0	1	7	0	1	1	1	6	E	0	rd	1	0	0	0	d		C	0	0	0	0	x	x	x	
	OR.B #xx:8,@(d:32,Rd,B)	7	8	0	rd	0	1	0	1	6	A	0	0	1	0	1	0	0	0	d	d	C	0	0	0	0	
	OR.B #xx:8,@(d:32,Rd,W)	7	8	0	rd	0	1	1	0	6	A	0	0	1	0	1	0	0	0	d	d	C	0	0	0	0	
	OR.B #xx:8,@(d:32,ERd,L)	7	8	0	rd	0	1	1	1	6	A	0	0	1	0	1	0	0	0	d	d	C	0	0	0	0	
	OR.B #xx:8,@aa:8					7	F	a	a	a	a	a	a	a	a	a	a			C	0	0	0	0	x	x	x
	OR.B #xx:8,@aa:16					6	A	0	0	0	1	1	0	0	0	0	a			C	0	0	0	0	x	x	x
OR.B #xx:8,@aa:32					6	A	0	0	1	1	1	0	0	0	0	a a			C	0	0	0	0	x	x	x	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0		15	8	7	0	
OR	OR.B Rs,Rd						1	4	rs	rd	
	OR.B Rs,@ERd	7	D	0	rd	0 0 0 0	1	4	rs	0 0 0 0	
	OR.B Rs,@ERd+	0	1	7	1 0 0 1		1 0 0 0	0	rd	0 1 0 0	rs
	OR.B Rs,@ERd-	0	1	7	1 0 0 1		1 0 1 0	0	rd	0 1 0 0	rs
	OR.B Rs,@+ERd	0	1	7	1 0 0 1		1 0 0 1	0	rd	0 1 0 0	rs
	OR.B Rs,@-ERd	0	1	7	1 0 0 1		1 0 1 1	0	rd	0 1 0 0	rs
	OR.B Rs,@(d:2,ERd)	0	1	7	1 0 0 1		0 0 d d	0	rd	0 1 0 0	rs
	OR.B Rs,@(d:16,ERd)	0	1	7	1 0 0 1		1 1 0 0	0	rd	0 1 0 0	rs d
	OR.B Rs,@(d:32,ERd)	0	1	7	1 0 0 1		1 1 0 0	1	rd	0 1 0 0	rs d d
	OR.B Rs,@(d:16,Rd.B)	0	1	7	1 0 0 1		1 1 0 1	0	rd	0 1 0 0	rs d
	OR.B Rs,@(d:16,Rd.W)	0	1	7	1 0 0 1		1 1 1 0	0	rd	0 1 0 0	rs d
	OR.B Rs,@(d:16,ERd.L)	0	1	7	1 0 0 1		1 1 1 1	0	rd	0 1 0 0	rs d
	OR.B Rs,@(d:32,Rd.B)	0	1	7	1 0 0 1		1 1 0 1	1	rd	0 1 0 0	rs d d
	OR.B Rs,@(d:32,Rd.W)	0	1	7	1 0 0 1		1 1 1 0	1	rd	0 1 0 0	rs d d
	OR.B Rs,@(d:32,ERd.L)	0	1	7	1 0 0 1		1 1 1 1	1	rd	0 1 0 0	rs d d
	OR.B Rs,@aa:8	7	F	a a a a	a a a a		1	4	rs	0 0 0 0	
	OR.B Rs,@aa:16	6	A	0 0 0 1	1 0 0 0	a	1	4	rs	0 0 0 0	
	OR.B Rs,@aa:32	6	A	0 0 1 1	1 0 0 0	a a	1	4	rs	0 0 0 0	
	OR.B @ERs,Rd	7	C	0	rs	0 0 0 0		1	4	0 0 0 0	rd
	OR.B @ERs+,Rd	0	1	7	1 0 1 0		1 0 0 0	0	rs	0 1 0 0	rd
	OR.B @ERs-,Rd	0	1	7	1 0 1 0		1 0 1 0	0	rs	0 1 0 0	rd
	OR.B @+ERs,Rd	0	1	7	1 0 1 0		1 0 0 1	0	rs	0 1 0 0	rd
	OR.B @-ERs,Rd	0	1	7	1 0 1 0		1 0 1 1	0	rs	0 1 0 0	rd
	OR.B @(d:2,ERs),Rd	0	1	7	1 0 1 0		0 0 d d	0	rs	0 1 0 0	rd
	OR.B @(d:16,ERs),Rd	0	1	7	1 0 1 0		1 1 0 0	0	rs	0 1 0 0	rd d
	OR.B @(d:32,ERs),Rd	0	1	7	1 0 1 0		1 1 0 0	1	rs	0 1 0 0	rd d d
	OR.B @(d:16,Rs.B),Rd	0	1	7	1 0 1 0		1 1 0 1	0	rs	0 1 0 0	rd d
	OR.B @(d:16,Rs.W),Rd	0	1	7	1 0 1 0		1 1 1 0	0	rs	0 1 0 0	rd d
	OR.B @(d:16,ERs.L),Rd	0	1	7	1 0 1 0		1 1 1 1	0	rs	0 1 0 0	rd d
	OR.B @(d:32,Rs.B),Rd	0	1	7	1 0 1 0		1 1 0 1	1	rs	0 1 0 0	rd d d
	OR.B @(d:32,Rs.W),Rd	0	1	7	1 0 1 0		1 1 1 0	1	rs	0 1 0 0	rd d d
	OR.B @(d:32,ERs.L),Rd	0	1	7	1 0 1 0		1 1 1 1	1	rs	0 1 0 0	rd d d
OR.B @aa:8,Rd	7	E	a a a a	a a a a		1	4	0 0 0 0		rd	
OR.B @aa:16,Rd	6	A	0 0 0 1	0 0 0 0	a	1	4	0 0 0 0		rd	
OR.B @aa:32,Rd	6	A	0 0 1 1	0 0 0 0	a a	1	4	0 0 0 0		rd	
OR.B @ERs,@ERd	7	C	0	rs	0 1 0 1		0 0 0 0	0	rd	0 1 0 0	0 0 0 0

命令	ニーモニック	opcode				EA	opcode				EA 拡張部											
		15	8	7	0		15	8	7	0												
OR	OR.B @ERs, @ERd+		7	C	0	rs	0	1	0	1	rd	0	1	0	0	0	0	0	0	0	0	
	OR.B @ERs, @ERd-		7	C	0	rs	0	1	0	1	rd	1	0	1	0	0	0	0	0	0	0	
	OR.B @ERs, @+ERd		7	C	0	rs	0	1	0	1	rd	1	0	0	1	0	0	0	0	0	0	
	OR.B @ERs, @-ERd		7	C	0	rs	0	1	0	1	rd	1	0	1	1	0	0	0	0	0	0	
	OR.B @ERs, @(d:2,ERd)		7	C	0	rs	0	1	0	1	rd	0	0	d	d	0	0	0	0	0	0	
	OR.B @ERs, @(d:16,ERd)		7	C	0	rs	0	1	0	1	rd	1	1	0	0	0	0	0	0	0	0	d
	OR.B @ERs, @(d:32,ERd)		7	C	0	rs	0	1	0	1	rd	1	1	0	0	1	0	0	0	0	0	d
	OR.B @ERs, @(d:16,Rd,B)		7	C	0	rs	0	1	0	1	rd	1	1	0	1	0	0	0	0	0	0	d
	OR.B @ERs, @(d:16,Rd,W)		7	C	0	rs	0	1	0	1	rd	1	1	1	0	0	0	0	0	0	0	d
	OR.B @ERs, @(d:16,ERd,L)		7	C	0	rs	0	1	0	1	rd	1	1	1	1	0	0	0	0	0	0	d
	OR.B @ERs, @(d:32,Rd,B)		7	C	0	rs	0	1	0	1	rd	1	1	0	1	1	0	0	0	0	0	d
	OR.B @ERs, @(d:32,Rd,W)		7	C	0	rs	0	1	0	1	rd	1	1	1	0	1	0	0	0	0	0	d
	OR.B @ERs, @(d:32,ERd,L)		7	C	0	rs	0	1	0	1	rd	1	1	1	1	1	0	0	0	0	0	d
	OR.B @ERs, @aa:16		7	C	0	rs	0	1	0	1	rd	0	1	0	0	0	0	0	0	0	0	a
	OR.B @ERs, @aa:32		7	C	0	rs	0	1	0	1	rd	0	1	0	0	1	0	0	0	0	0	a
	OR.B @ERs+, @ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	0	0	0	
	OR.B @ERs+, @ERd+	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	0	0	0	
	OR.B @ERs+, @ERd-	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	1	0	0	
	OR.B @ERs+, @+ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	0	1	0	
	OR.B @ERs+, @-ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	1	1	0	
	OR.B @ERs+, @(d:2,ERd)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	d	d	0	0	
	OR.B @ERs+, @(d:16,ERd)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	0	0	d
	OR.B @ERs+, @(d:32,ERd)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	0	0	d
	OR.B @ERs+, @(d:16,Rd,B)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	1	0	1	0	d
	OR.B @ERs+, @(d:16,Rd,W)	0	1	7	0	1	0	0	6	C	0	rs	1	1	1	0	0	0	0	0	0	d
	OR.B @ERs+, @(d:16,ERd,L)	0	1	7	0	1	0	0	6	C	0	rs	1	1	1	1	0	0	0	0	0	d
	OR.B @ERs+, @(d:32,Rd,B)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	1	1	0	0	0	0	d
	OR.B @ERs+, @(d:32,Rd,W)	0	1	7	0	1	0	0	6	C	0	rs	1	1	1	0	1	0	0	0	0	d
	OR.B @ERs+, @(d:32,ERd,L)	0	1	7	0	1	0	0	6	C	0	rs	1	1	1	1	1	0	0	0	0	d
	OR.B @ERs+, @aa:16	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	1	0	0	0	a
	OR.B @ERs+, @aa:32	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	1	0	0	0	0	a
OR.B @ERs-, @ERd	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	0	0	0	0	0		
OR.B @ERs-, @ERd+	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	0	0	0	0		
OR.B @ERs-, @ERd-	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	0	1	0	0		
OR.B @ERs-, @+ERd	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	0	1	1	0		
OR.B @ERs-, @-ERd	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	0	1	0	1	1	1		

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部				
		15	8	7	0				15	8	7	0		15	8	7	0
OR	OR.B @ERs, @(d:2,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @ERs, @(d:16,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @ERs, @(d:32,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @ERs, @(d:16,Rd.B)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @ERs, @(d:16,Rd.W)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @ERs, @(d:16,ERd.L)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @ERs, @(d:32,Rd.B)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @ERs, @(d:32,Rd.W)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @ERs, @(d:32,ERd.L)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @ERs, @aa:16	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	a	
	OR.B @ERs, @aa:32	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	0	0	a	a
	OR.B @+ERs, @ERd	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0		
	OR.B @+ERs, @ERd+	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0		
	OR.B @+ERs, @ERd-	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0		
	OR.B @+ERs, @+ERd	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0		
	OR.B @+ERs, @-ERd	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0		
	OR.B @+ERs, @(d:2,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @+ERs, @(d:16,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @+ERs, @(d:32,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @+ERs, @(d:16,Rd.B)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @+ERs, @(d:16,Rd.W)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @+ERs, @(d:16,ERd.L)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @+ERs, @(d:32,Rd.B)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @+ERs, @(d:32,Rd.W)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @+ERs, @(d:32,ERd.L)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	d	
	OR.B @+ERs, @aa:16	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	a	
	OR.B @+ERs, @aa:32	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	0	0	a	a
	OR.B @-ERs, @ERd	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	0	0		
	OR.B @-ERs, @ERd+	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	0	0		
	OR.B @-ERs, @ERd-	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	0	0		
	OR.B @-ERs, @+ERd	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	0	0		
	OR.B @-ERs, @-ERd	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	0	0		
OR.B @-ERs, @(d:2,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	0	0	d		
OR.B @-ERs, @(d:16,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	0	0	d		
OR.B @-ERs, @(d:32,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	0	0	d		
OR.B @-ERs, @(d:16,Rd.B)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	0	0	d		

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
OR	OR.B @-ERs,@(d:16,Rd,W)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d	
	OR.B @-ERs,@(d:16,ERd,L)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d	
	OR.B @-ERs,@(d:32,Rd,B)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d	
	OR.B @-ERs,@(d:32,Rd,W)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d d	
	OR.B @-ERs,@(d:32,ERd,L)	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d	
	OR.B @-ERs,@aa:16	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0 1 0 0	0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.B @-ERs,@aa:32	0	1	7	0 1 1 1	6	C	0	rs	1 1 0 0	0 1 0 0	1	0 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.B @(d:2,ERs),@ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 0 0	0 0 0 0		
	OR.B @(d:2,ERs),@ERd+	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 0 0	0 0 0 0		
	OR.B @(d:2,ERs),@ERd-	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 0 0	0 0 0 0		
	OR.B @(d:2,ERs),@+ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 0 0	0 0 0 0		
	OR.B @(d:2,ERs),@-ERd	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 0 0	0 0 0 0		
	OR.B @(d:2,ERs),@(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 0 0	0 0 0 0		
	OR.B @(d:2,ERs),@(d:16,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d	
	OR.B @(d:2,ERs),@(d:32,ERd)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d	
	OR.B @(d:2,ERs),@(d:16,Rd,B)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d	
	OR.B @(d:2,ERs),@(d:16,Rd,W)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d	
	OR.B @(d:2,ERs),@(d:16,ERd,L)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d	
	OR.B @(d:2,ERs),@(d:32,Rd,B)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d	
	OR.B @(d:2,ERs),@(d:32,Rd,W)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d	
	OR.B @(d:2,ERs),@(d:32,ERd,L)	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d	
	OR.B @(d:2,ERs),@aa:16	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0 1 0 0	0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.B @(d:2,ERs),@aa:32	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0	0 1 0 0	1	0 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.B @(d:16,ERs),@ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs),@ERd+	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs),@ERd-	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs),@+ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs),@-ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs),@(d:2,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs),@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:16,ERs),@(d:32,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:16,ERs),@(d:16,Rd,B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
OR.B @(d:16,ERs),@(d:16,Rd,W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d	
OR.B @(d:16,ERs),@(d:16,ERd,L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d	
OR.B @(d:16,ERs),@(d:32,Rd,B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d	
OR.B @(d:16,ERs),@(d:32,Rd,W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部																			
		15	8	7	0				15	8	7	0		15	8	7	0															
OR	OR.B @(d:16,ERs),@(d:32,ERd.L)	0	1	7	0 1 0 0	6	E	0	rs	1	1	0	0	d	1	1	1	1	rd	0	1	0	0	0	0	0	0	0	0	d	d	
	OR.B @(d:16,ERs),@aa:16	0	1	7	0 1 0 0	6	E	0	rs	1	1	0	0	d	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	a		
	OR.B @(d:16,ERs),@aa:32	0	1	7	0 1 0 0	6	E	0	rs	1	1	0	0	d	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	a	a	
	OR.B @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	0	0	0	rd	0	1	0	0	0	0	0	0			
	OR.B @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	0	0	rd	0	1	0	0	0	0	0	0	0			
	OR.B @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	0	rd	1	0	1	0	0	0	0	0	0	0			
	OR.B @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	1	0	0	1	0	0	0	0	0	0	0			
	OR.B @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	1	0	1	1	0	0	0	0	0	0	0			
	OR.B @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	0	0	d	d	0	0	0	0	0	0	0			
	OR.B @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	1	1	0	0	0	0	0	0	0	0	0	d		
	OR.B @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	1	1	0	0	1	0	0	0	0	0	d	d		
	OR.B @(d:32,ERs),@(d:16,Rd.B)	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	1	1	0	1	0	0	0	0	0	0	d			
	OR.B @(d:32,ERs),@(d:16,Rd.W)	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	0	1	1	0	0	0	0	0	0	0	d			
	OR.B @(d:32,ERs),@(d:16,ERd.L)	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	1	1	1	1	0	0	0	0	0	0	d			
	OR.B @(d:32,ERs),@(d:32,Rd.B)	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	1	1	0	1	1	0	0	0	0	0	d	d		
	OR.B @(d:32,ERs),@(d:32,Rd.W)	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	1	1	1	0	1	0	0	0	0	0	d	d		
	OR.B @(d:32,ERs),@(d:32,ERd.L)	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	1	1	1	1	1	0	0	0	0	0	d	d		
	OR.B @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	0	1	0	0	0	0	0	0	0	0	0	a		
	OR.B @(d:32,ERs),@aa:32	7	8	0	rs	0 1 0 0	6	A	0	0	1	0	1	1	0	0	0	rd	0	1	0	0	1	0	0	0	0	0	0	a	a	
	OR.B @(d:16,Rs.B),@ERd	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	0	0	0	0	0	rd	0	1	0	0	0	0	0	0			
	OR.B @(d:16,Rs.B),@ERd+	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	0	0	0	0	rd	0	1	0	0	0	0	0	0			
	OR.B @(d:16,Rs.B),@ERd-	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	0	1	0	0	rd	0	1	0	0	0	0	0	0			
	OR.B @(d:16,Rs.B),@+ERd	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	0	0	1	0	rd	0	1	0	0	0	0	0	0			
	OR.B @(d:16,Rs.B),@-ERd	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	0	1	1	0	rd	0	1	0	0	0	0	0	0			
	OR.B @(d:16,Rs.B),@(d:2,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	0	0	d	d	0	rd	0	1	0	0	0	0	0				
	OR.B @(d:16,Rs.B),@(d:16,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	1	0	0	0	rd	0	1	0	0	0	0	0	0	d		
	OR.B @(d:16,Rs.B),@(d:32,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	1	0	0	1	rd	0	1	0	0	0	0	0	d	d		
	OR.B @(d:16,Rs.B),@(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	1	0	1	0	rd	0	1	0	0	0	0	0	d			
	OR.B @(d:16,Rs.B),@(d:16,Rd.W)	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	1	1	0	0	rd	0	1	0	0	0	0	0	d			
	OR.B @(d:16,Rs.B),@(d:16,ERd.L)	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	1	1	1	0	rd	0	1	0	0	0	0	0	d			
	OR.B @(d:16,Rs.B),@(d:32,Rd.B)	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	1	0	1	1	rd	0	1	0	0	0	0	0	d	d		
	OR.B @(d:16,Rs.B),@(d:32,Rd.W)	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	1	1	0	1	rd	0	1	0	0	0	0	0	d	d		
OR.B @(d:16,Rs.B),@(d:32,ERd.L)	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	1	1	1	1	1	rd	0	1	0	0	0	0	0	d	d			
OR.B @(d:16,Rs.B),@aa:16	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	0	1	0	0	0	rd	0	1	0	0	0	0	0	a				
OR.B @(d:16,Rs.B),@aa:32	0	1	7	0 1 0 1	6	E	0	rs	1	1	0	0	0	d	0	1	0	0	1	rd	0	1	0	0	0	0	0	a	a			
OR.B @(d:16,Rs.W),@ERd	0	1	7	0 1 1 0	6	E	0	rs	1	1	0	0	0	d	0	0	0	0	0	rd	0	1	0	0	0	0	0					

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		拡張部	15	8	7		0	
OR	OR.B @(d:16,Rs.W),@ERd+	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,Rs.W),@ERd-	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,Rs.W),@+ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,Rs.W),@-ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,Rs.W),@(d:2,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,Rs.W),@(d:16,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:16,Rs.W),@(d:32,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:16,Rs.W),@(d:16,Rd.B)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:16,Rs.W),@(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:16,Rs.W),@(d:16,ERd.L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:16,Rs.W),@(d:32,Rd.B)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:16,Rs.W),@(d:32,Rd.W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:16,Rs.W),@(d:32,ERd.L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:16,Rs.W),@aa:16	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.B @(d:16,Rs.W),@aa:32	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.B @(d:16,ERs.L),@ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs.L),@ERd+	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs.L),@ERd-	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs.L),@+ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs.L),@-ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs.L),@(d:2,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.B @(d:16,ERs.L),@(d:16,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:16,ERs.L),@(d:32,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:16,ERs.L),@(d:16,Rd.B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:16,ERs.L),@(d:16,Rd.W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:16,ERs.L),@(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:16,ERs.L),@(d:32,Rd.B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:16,ERs.L),@(d:32,Rd.W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:16,ERs.L),@(d:32,ERd.L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:16,ERs.L),@aa:16	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.B @(d:16,ERs.L),@aa:32	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.B @(d:32,Rs.B),@ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
OR.B @(d:32,Rs.B),@ERd+	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0		
OR.B @(d:32,Rs.B),@ERd-	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0		
OR.B @(d:32,Rs.B),@+ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0		
OR.B @(d:32,Rs.B),@-ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
OR	OR.B @(d:32.Rs.B),@(d:2.ERd)	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.Rs.B),@(d:16.ERd)	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 1 0 0	0 0 0 0	d	
	OR.B @(d:32.Rs.B),@(d:32.ERd)	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 1 0 0	0 0 0 0	d d	
	OR.B @(d:32.Rs.B),@(d:16.Rd.B)	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 1 0 0	0 0 0 0	d	
	OR.B @(d:32.Rs.B),@(d:16.Rd.W)	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 1 0 0	0 0 0 0	d	
	OR.B @(d:32.Rs.B),@(d:16.ERd.L)	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 1 0 0	0 0 0 0	d	
	OR.B @(d:32.Rs.B),@(d:32.Rd.B)	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 1 0 0	0 0 0 0	d d	
	OR.B @(d:32.Rs.B),@(d:32.Rd.W)	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 1 0 0	0 0 0 0	d d	
	OR.B @(d:32.Rs.B),@(d:32.ERd.L)	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 1 0 0	0 0 0 0	d d	
	OR.B @(d:32.Rs.B),@aa:16	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 1 0 0	0 0 0 0	a
	OR.B @(d:32.Rs.B),@aa:32	7	8	0	rs 0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 1 0 0	0 0 0 0	a a
	OR.B @(d:32.Rs.W),@ERd	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.Rs.W),@ERd+	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.Rs.W),@ERd-	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.Rs.W),@+ERd	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.Rs.W),@-ERd	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.Rs.W),@(d:2.ERd)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.Rs.W),@(d:16.ERd)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 1 0 0	0 0 0 0	d	
	OR.B @(d:32.Rs.W),@(d:32.ERd)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 1 0 0	0 0 0 0	d d	
	OR.B @(d:32.Rs.W),@(d:16.Rd.B)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 1 0 0	0 0 0 0	d	
	OR.B @(d:32.Rs.W),@(d:16.Rd.W)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 1 0 0	0 0 0 0	d	
	OR.B @(d:32.Rs.W),@(d:16.ERd.L)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 1 0 0	0 0 0 0	d	
	OR.B @(d:32.Rs.W),@(d:32.Rd.B)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 1 0 0	0 0 0 0	d d	
	OR.B @(d:32.Rs.W),@(d:32.Rd.W)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 1 0 0	0 0 0 0	d d	
	OR.B @(d:32.Rs.W),@(d:32.ERd.L)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 1 0 0	0 0 0 0	d d	
	OR.B @(d:32.Rs.W),@aa:16	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 1 0 0	0 0 0 0	a
	OR.B @(d:32.Rs.W),@aa:32	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 1 0 0	0 0 0 0	a a
	OR.B @(d:32.ERs.L),@ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.ERs.L),@ERd+	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.ERs.L),@ERd-	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.ERs.L),@+ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 1 0 0	0 0 0 0		
	OR.B @(d:32.ERs.L),@-ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 1 0 0	0 0 0 0		
OR.B @(d:32.ERs.L),@(d:2.ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 1 0 0	0 0 0 0			
OR.B @(d:32.ERs.L),@(d:16.ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 1 0 0	0 0 0 0	d		
OR.B @(d:32.ERs.L),@(d:32.ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 1 0 0	0 0 0 0	d d		
OR.B @(d:32.ERs.L),@(d:16.Rd.B)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 1 0 0	0 0 0 0	d		

命令	ニーモニック	opcode				EA	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
OR	OR.B @(d:32,ERs.L),@(d:16,Rd.W)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:32,ERs.L),@(d:16,ERd.LL)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @(d:32,ERs.L),@(d:32,Rd.B)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:32,ERs.L),@(d:32,Rd.W)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:32,ERs.L),@(d:32,ERd.LL)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @(d:32,ERs.L),@aa:16	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	0 0 0 0	0 1 0 0	0 0 0 0	a
	OR.B @(d:32,ERs.L),@aa:32	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	0 0 0 0	0 1 0 0	0 0 0 0	a a
	OR.B @aa:16,@ERd					6	A	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:16,@ERd+					6	A	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:16,@ERd-					6	A	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:16,@+ERd					6	A	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:16,@-ERd					6	A	0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:16,@(d:2,ERd)					6	A	0 0 0 1	0 1 0 1	a	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:16,@(d:16,ERd)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @aa:16,@(d:32,ERd)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @aa:16,@(d:16,Rd.B)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @aa:16,@(d:16,Rd.W)					6	A	0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @aa:16,@(d:16,ERd.L)					6	A	0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @aa:16,@(d:32,Rd.B)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @aa:16,@(d:32,Rd.W)					6	A	0 0 0 1	0 1 0 1	a	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @aa:16,@(d:32,ERd.L)					6	A	0 0 0 1	0 1 0 1	a	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @aa:16,@aa:16					6	A	0 0 0 1	0 1 0 1	a	0 1 0 0	0	0 0 0 0	0 1 0 0	0 0 0 0	a
	OR.B @aa:16,@aa:32					6	A	0 0 0 1	0 1 0 1	a	0 1 0 0	1	0 0 0 0	0 1 0 0	0 0 0 0	a a
	OR.B @aa:32,@ERd					6	A	0 0 1 1	0 1 0 1	a a	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:32,@ERd+					6	A	0 0 1 1	0 1 0 1	a a	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:32,@ERd-					6	A	0 0 1 1	0 1 0 1	a a	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:32,@+ERd					6	A	0 0 1 1	0 1 0 1	a a	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:32,@-ERd					6	A	0 0 1 1	0 1 0 1	a a	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:32,@(d:2,ERd)					6	A	0 0 1 1	0 1 0 1	a a	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.B @aa:32,@(d:16,ERd)					6	A	0 0 1 1	0 1 0 1	a a	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.B @aa:32,@(d:32,ERd)					6	A	0 0 1 1	0 1 0 1	a a	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.B @aa:32,@(d:16,Rd.B)					6	A	0 0 1 1	0 1 0 1	a a	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
OR.B @aa:32,@(d:16,Rd.W)					6	A	0 0 1 1	0 1 0 1	a a	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d	
OR.B @aa:32,@(d:16,ERd.L)					6	A	0 0 1 1	0 1 0 1	a a	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d	
OR.B @aa:32,@(d:32,Rd.B)					6	A	0 0 1 1	0 1 0 1	a a	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d	
OR.B @aa:32,@(d:32,Rd.W)					6	A	0 0 1 1	0 1 0 1	a a	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0		15	8	7	0		
OR	OR.B @aa:32,@(d:32,ERd.L)	6	A	0 0 1 1	0 1 0 1	a a	1 1 1 1	rd	0 1 0 0	0 0 0 0	d d	
	OR.B @aa:32,@aa:16	6	A	0 0 1 1	0 1 0 1	a a	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.B @aa:32,@aa:32	6	A	0 0 1 1	0 1 0 1	a a	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.W #xx:16,Rd						7	9	0 1 0 0	rd	x	
	OR.W #xx:16,@ERd	0	1	5	1 1 1 0		0 0 0 0	0	rd	0 1 0 0	0 0 0 0	x
	OR.W #xx:16,@ERd+	0	1	5	1 1 1 0		1 0 0 0	0	rd	0 1 0 0	0 0 0 0	x
	OR.W #xx:16,@ERd-	0	1	5	1 1 1 0		1 0 1 0	0	rd	0 1 0 0	0 0 0 0	x
	OR.W #xx:16,@+ERd	0	1	5	1 1 1 0		1 0 0 1	0	rd	0 1 0 0	0 0 0 0	x
	OR.W #xx:16,@-ERd	0	1	5	1 1 1 0		1 0 1 1	0	rd	0 1 0 0	0 0 0 0	x
	OR.W #xx:16,@(d:2,ERd)	0	1	5	1 1 1 0		0 0 d d	0	rd	0 1 0 0	0 0 0 0	x
	OR.W #xx:16,@(d:16,ERd)	0	1	5	1 1 1 0		1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d x
	OR.W #xx:16,@(d:32,ERd)	0	1	5	1 1 1 0		1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d x
	OR.W #xx:16,@(d:16,Rd.B)	0	1	5	1 1 1 0		1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d x
	OR.W #xx:16,@(d:16,Rd.W)	0	1	5	1 1 1 0		1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d x
	OR.W #xx:16,@(d:16,ERd.L)	0	1	5	1 1 1 0		1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d x
	OR.W #xx:16,@(d:32,Rd.B)	0	1	5	1 1 1 0		1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d x
	OR.W #xx:16,@(d:32,Rd.W)	0	1	5	1 1 1 0		1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d x
	OR.W #xx:16,@(d:32,ERd.L)	0	1	5	1 1 1 0		1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d x
	OR.W #xx:16,@aa:16	0	1	5	1 1 1 0		0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	x
	OR.W #xx:16,@aa:32	0	1	5	1 1 1 0		0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	x
	OR.W Rs,Rd						6	4	rs	rd		
	OR.W Rs,@ERd	7	D	1	rd	0 0 0 0	6	4	rs	0 0 0 0		
	OR.W Rs,@ERd+	0	1	5	1 0 0 1		1 0 0 0	0	rd	0 1 0 0	rs	
	OR.W Rs,@ERd-	0	1	5	1 0 0 1		1 0 1 0	0	rd	0 1 0 0	rs	
	OR.W Rs,@+ERd	0	1	5	1 0 0 1		1 0 0 1	0	rd	0 1 0 0	rs	
	OR.W Rs,@-ERd	0	1	5	1 0 0 1		1 0 1 1	0	rd	0 1 0 0	rs	
	OR.W Rs,@(d:2,ERd)	0	1	5	1 0 0 1		0 0 d d	0	rd	0 1 0 0	rs	
	OR.W Rs,@(d:16,ERd)	0	1	5	1 0 0 1		1 1 0 0	0	rd	0 1 0 0	rs	d
	OR.W Rs,@(d:32,ERd)	0	1	5	1 0 0 1		1 1 0 0	1	rd	0 1 0 0	rs	d d
	OR.W Rs,@(d:16,Rd.B)	0	1	5	1 0 0 1		1 1 0 1	0	rd	0 1 0 0	rs	d
	OR.W Rs,@(d:16,Rd.W)	0	1	5	1 0 0 1		1 1 1 0	0	rd	0 1 0 0	rs	d
	OR.W Rs,@(d:16,ERd.L)	0	1	5	1 0 0 1		1 1 1 1	0	rd	0 1 0 0	rs	d
OR.W Rs,@(d:32,Rd.B)	0	1	5	1 0 0 1		1 1 0 1	1	rd	0 1 0 0	rs	d d	
OR.W Rs,@(d:32,Rd.W)	0	1	5	1 0 0 1		1 1 1 0	1	rd	0 1 0 0	rs	d d	
OR.W Rs,@(d:32,ERd.L)	0	1	5	1 0 0 1		1 1 1 1	1	rd	0 1 0 0	rs	d d	
OR.W Rs,@aa:16	6	B	0 0 0 1	1 0 0 0	a	6	4	rs	0 0 0 0			

命令	ニーモニック	opcode			EA	opcode			EA 拡張部																									
		15	8	7		0	15	8		7	0																							
OR	OR.W Rs, @aa:32		6	B	0	0	0	1	1	1	0	0	0	0	a	a	6	4	rs	0	0	0	0	0	0									
	OR.W @ERs,Rd		7	C	1	rs	0	0	0	0	0	0	0	0			6	4	0	0	0	0	0	0	rd									
	OR.W @ERs+,Rd		0	1	5	1	0	1	0	0					1	0	0	0	rs	0	1	0	0	rd										
	OR.W @ERs-,Rd		0	1	5	1	0	1	0	0					1	0	1	0	rs	0	1	0	0	rd										
	OR.W @+ERs,Rd		0	1	5	1	0	1	0	0					1	0	0	1	rs	0	1	0	0	rd										
	OR.W @-ERs,Rd		0	1	5	1	0	1	0	0					1	0	1	1	rs	0	1	0	0	rd										
	OR.W @(d:2,ERs),Rd		0	1	5	1	0	1	0	0					0	0	d	d	rs	0	1	0	0	rd										
	OR.W @(d:16,ERs),Rd		0	1	5	1	0	1	0	0					1	1	0	0	rs	0	1	0	0	rd	d									
	OR.W @(d:32,ERs),Rd		0	1	5	1	0	1	0	0					1	1	0	0	rs	0	1	0	0	rd	d	d								
	OR.W @(d:16,Rs,B),Rd		0	1	5	1	0	1	0	0					1	1	0	1	rs	0	1	0	0	rd	d									
	OR.W @(d:16,Rs,W),Rd		0	1	5	1	0	1	0	0					1	1	1	0	rs	0	1	0	0	rd	d									
	OR.W @(d:16,ERs,L),Rd		0	1	5	1	0	1	0	0					1	1	1	1	rs	0	1	0	0	rd	d									
	OR.W @(d:32,Rs,B),Rd		0	1	5	1	0	1	0	0					1	1	0	1	rs	0	1	0	0	rd	d	d								
	OR.W @(d:32,Rs,W),Rd		0	1	5	1	0	1	0	0					1	1	1	0	rs	0	1	0	0	rd	d	d								
	OR.W @(d:32,ERs,L),Rd		0	1	5	1	0	1	0	0					1	1	1	1	rs	0	1	0	0	rd	d	d								
	OR.W @aa:16,Rd		6	B	0	0	0	1	0	0	0	0	0	0	a		6	4	0	0	0	0	0	rd										
	OR.W @aa:32,Rd		6	B	0	0	1	1	0	0	0	0	0	0	a	a	6	4	0	0	0	0	0	rd										
	OR.W @ERs, @ERd		7	C	1	rs	0	1	0	1	0	0	0	0			0	0	0	0	0	0	0	rd	0	1	0	0	0	0	0	0	0	0
	OR.W @ERs, @ERd+		7	C	1	rs	0	1	0	1	0	0	0	0			1	0	0	0	0	0	0	rd	0	1	0	0	0	0	0	0	0	
	OR.W @ERs, @ERd-		7	C	1	rs	0	1	0	1	0	0	0	0			1	0	1	0	0	0	0	rd	0	1	0	0	0	0	0	0	0	
	OR.W @ERs, @+ERd		7	C	1	rs	0	1	0	1	0	0	0	0			1	0	0	1	0	0	0	rd	0	1	0	0	0	0	0	0	0	
	OR.W @ERs, @-ERd		7	C	1	rs	0	1	0	1	0	0	0	0			1	0	1	1	0	0	0	rd	0	1	0	0	0	0	0	0	0	
	OR.W @ERs, @(d:2,ERd)		7	C	1	rs	0	1	0	1	0	0	0	0			0	0	d	d	0	0	0	rd	0	1	0	0	0	0	0	0	0	
	OR.W @ERs, @(d:16,ERd)		7	C	1	rs	0	1	0	1	0	0	0	0			1	1	0	0	0	0	0	rd	0	1	0	0	0	0	0	0	0	d
	OR.W @ERs, @(d:32,ERd)		7	C	1	rs	0	1	0	1	0	0	0	0			1	1	0	0	0	0	0	rd	0	1	0	0	0	0	0	0	0	d
	OR.W @ERs, @(d:16,Rd,B)		7	C	1	rs	0	1	0	1	0	0	0	0			1	1	0	1	0	0	0	rd	0	1	0	0	0	0	0	0	0	d
	OR.W @ERs, @(d:16,Rd,W)		7	C	1	rs	0	1	0	1	0	0	0	0			1	1	1	0	0	0	0	rd	0	1	0	0	0	0	0	0	0	d
	OR.W @ERs, @(d:16,ERd,L)		7	C	1	rs	0	1	0	1	0	0	0	0			1	1	1	1	0	0	0	rd	0	1	0	0	0	0	0	0	0	d
	OR.W @ERs, @(d:32,Rd,B)		7	C	1	rs	0	1	0	1	0	0	0	0			1	1	0	1	1	0	0	rd	0	1	0	0	0	0	0	0	0	d
	OR.W @ERs, @(d:32,Rd,W)		7	C	1	rs	0	1	0	1	0	0	0	0			1	1	1	0	1	1	0	rd	0	1	0	0	0	0	0	0	0	d
	OR.W @ERs, @(d:32,ERd,L)		7	C	1	rs	0	1	0	1	0	0	0	0			1	1	1	1	1	0	0	rd	0	1	0	0	0	0	0	0	0	d
	OR.W @ERs, @aa:16		7	C	1	rs	0	1	0	1	0	0	0	0			0	1	0	0	0	0	0	rd	0	1	0	0	0	0	0	0	0	a
OR.W @ERs, @aa:32		7	C	1	rs	0	1	0	1	0	0	0	0			0	1	0	0	1	0	0	rd	0	1	0	0	0	0	0	0	0	a	
OR.W @ERs+, @ERd		0	1	5	0	1	0	0	0	6	D	0	rs	1	1	0	0	0	0	0	0	0	rd	0	1	0	0	0	0	0	0	0		
OR.W @ERs+, @ERd+		0	1	5	0	1	0	0	0	6	D	0	rs	1	1	0	0	0	0	0	0	0	rd	0	1	0	0	0	0	0	0	0		
OR.W @ERs+, @ERd-		0	1	5	0	1	0	0	0	6	D	0	rs	1	1	0	0	0	0	0	0	0	rd	0	1	0	0	0	0	0	0	0		

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode				EA	opcode				EA 拡張部
		15	8	7	0		15	8	7	0		15	8	7	0	
OR	OR.W @ERs,@+ERd	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @ERs+,@-ERd	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @ERs+,@(d:2,ERd)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.W @ERs+,@(d:16,ERd)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @ERs+,@(d:32,ERd)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @ERs+,@(d:16,Rd.B)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @ERs+,@(d:16,Rd.W)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @ERs+,@(d:16,ERd.L)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @ERs+,@(d:32,Rd.B)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @ERs+,@(d:32,Rd.W)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @ERs+,@(d:32,ERd.L)	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @ERs+,@aa:16	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.W @ERs+,@aa:32	0	1	5	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.W @ERs-,@ERd	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @ERs-,@ERd+	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @ERs-,@ERd-	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @ERs-,@+ERd	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @ERs-,@-ERd	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @ERs-,@(d:2,ERd)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.W @ERs-,@(d:16,ERd)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @ERs-,@(d:32,ERd)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @ERs-,@(d:16,Rd.B)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @ERs-,@(d:16,Rd.W)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @ERs-,@(d:16,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @ERs-,@(d:32,Rd.B)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @ERs-,@(d:32,Rd.W)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @ERs-,@(d:32,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @ERs-,@aa:16	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.W @ERs-,@aa:32	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.W @+ERs,@ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @+ERs,@ERd+	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @+ERs,@ERd-	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
OR.W @+ERs,@+ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 0 0	0 0 0 0		
OR.W @+ERs,@-ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 0 0	0 0 0 0		
OR.W @+ERs,@(d:2,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 0 0	0 0 0 0		
OR.W @+ERs,@(d:16,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d	

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部															
		15	8	7	0				15	8	7	0		15	8	7	0											
OR	OR.W @+ERs,@(d:32,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d	d				
	OR.W @+ERs,@(d:16,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d					
	OR.W @+ERs,@(d:16,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d					
	OR.W @+ERs,@(d:16,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d					
	OR.W @+ERs,@(d:32,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d	d				
	OR.W @+ERs,@(d:32,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d	d				
	OR.W @+ERs,@(d:32,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d	d				
	OR.W @+ERs,@aa:16	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	0	1	0	0	0	0	0	0	0	0	a				
	OR.W @+ERs,@aa:32	0	1	5	0 1 0 1	6	D	0	rs	1	1	0	0	0	1	0	0	1	0	0	0	0	0	a	a			
	OR.W @-ERs,@ERd	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0						
	OR.W @-ERs,@ERd+	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0						
	OR.W @-ERs,@ERd-	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0						
	OR.W @-ERs,@+ERd	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0						
	OR.W @-ERs,@-ERd	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0						
	OR.W @-ERs,@(d:2,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	0	0	d	d	0	rd	0	1	0	0	0	0	0	0	
	OR.W @-ERs,@(d:16,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d					
	OR.W @-ERs,@(d:32,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d	d				
	OR.W @-ERs,@(d:16,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d					
	OR.W @-ERs,@(d:16,Rd.W)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d					
	OR.W @-ERs,@(d:16,ERd.L)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d					
	OR.W @-ERs,@(d:32,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d	d				
	OR.W @-ERs,@(d:32,Rd.W)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d	d				
	OR.W @-ERs,@(d:32,ERd.L)	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	d	d				
	OR.W @-ERs,@aa:16	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	0	1	0	0	0	0	0	0	0	0	a				
	OR.W @-ERs,@aa:32	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	0	1	0	0	1	0	0	0	0	0	a	a			
	OR.W @(d:2,ERs),@ERd	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	0	0	0	0	rd	0	1	0	0	0	0	0	0		
	OR.W @(d:2,ERs),@ERd+	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1	0	0	0	rd	0	1	0	0	0	0	0	0		
	OR.W @(d:2,ERs),@ERd-	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1	0	1	0	rd	0	1	0	0	0	0	0	0		
	OR.W @(d:2,ERs),@+ERd	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1	0	0	1	rd	0	1	0	0	0	0	0	0		
	OR.W @(d:2,ERs),@-ERd	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1	0	1	1	rd	0	1	0	0	0	0	0	0		
	OR.W @(d:2,ERs),@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	0	0	d	d	rd	0	1	0	0	0	0	0	0		
	OR.W @(d:2,ERs),@(d:16,ERd)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1	1	0	0	rd	0	1	0	0	0	0	0	0	d	
OR.W @(d:2,ERs),@(d:32,ERd)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1	1	0	0	1	rd	0	1	0	0	0	0	0	0	d	d
OR.W @(d:2,ERs),@(d:16,Rd.B)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1	1	0	1	rd	0	1	0	0	0	0	0	0	d		
OR.W @(d:2,ERs),@(d:16,Rd.W)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1	1	1	0	rd	0	1	0	0	0	0	0	0	d		
OR.W @(d:2,ERs),@(d:16,ERd.L)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1	1	1	1	rd	0	1	0	0	0	0	0	0	d		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
OR	OR.W @(d:2,ERs),@(d:32,Rd.B)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0 1	rd	0 1 0 0 0	0 0 0 0 0	d d
	OR.W @(d:2,ERs),@(d:32,Rd.W)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0 1	rd	0 1 0 0 0	0 0 0 0 0	d d
	OR.W @(d:2,ERs),@(d:32,ERd.L)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1 1	rd	0 1 0 0 0	0 0 0 0 0	d d
	OR.W @(d:2,ERs),@aa:16	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0 0	0 0 0 0 0	0 1 0 0 0	0 0 0 0 0	a
	OR.W @(d:2,ERs),@aa:32	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0 0	1 0 0 0 0	0 1 0 0 0	0 0 0 0 0	a a
	OR.W @(d:16,ERs),@ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 0 0 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@ERd+	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@ERd-	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 0 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@+ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@-ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 1 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@(d:2,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 d d 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@(d:32,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0 1	1	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@(d:16,Rd.B)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@(d:16,Rd.W)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@(d:16,ERd.L)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@(d:32,Rd.B)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1 1	1	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@(d:32,Rd.W)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0 1	1	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@(d:32,ERd.L)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1 1	1	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:16,ERs),@aa:16	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0 0	0 0 0 0 0	0 1 0 0 0	0 0 0 0 0	a
	OR.W @(d:16,ERs),@aa:32	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0 0	1 0 0 0 0	0 1 0 0 0	0 0 0 0 0	a a
	OR.W @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0 1	1	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:32,ERs),@(d:16,Rd.B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:32,ERs),@(d:16,Rd.W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0 0	0	rd	0 1 0 0 0	0 0 0 0 0
	OR.W @(d:32,ERs),@(d:16,ERd.L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1 0	0	rd	0 1 0 0 0	0 0 0 0 0
OR.W @(d:32,ERs),@(d:32,Rd.B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1 1	1	rd	0 1 0 0 0	0 0 0 0 0	
OR.W @(d:32,ERs),@(d:32,Rd.W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0 1	1	rd	0 1 0 0 0	0 0 0 0 0	
OR.W @(d:32,ERs),@(d:32,ERd.L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1 1	1	rd	0 1 0 0 0	0 0 0 0 0	
OR.W @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0 0	0 0 0 0 0	0 1 0 0 0	0 0 0 0 0	a	

命令	ニーモニック	opcode				EA	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
OR	OR.W @(d:32,ERs),@aa:32	7	8	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.W @(d:16,Rs.B),@ERd	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@ERd+	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@ERd-	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@+ERd	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@-ERd	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@(d:2,ERd)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@(d:16,ERd)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@(d:32,ERd)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@(d:16,Rd.W)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@(d:16,ERd.L)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@(d:32,Rd.B)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@(d:32,Rd.W)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@(d:32,ERd.L)	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.B),@aa:16	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a
	OR.W @(d:16,Rs.B),@aa:32	0	1	5	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a
	OR.W @(d:16,Rs.W),@ERd	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@ERd+	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@ERd-	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@+ERd	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@-ERd	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@(d:2,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@(d:16,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@(d:32,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@(d:16,Rd.B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@(d:16,ERd.L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@(d:32,Rd.B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@(d:32,Rd.W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@(d:32,ERd.L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0
	OR.W @(d:16,Rs.W),@aa:16	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a
OR.W @(d:16,Rs.W),@aa:32	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
OR.W @(d:16,ERs.L),@ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
OR.W @(d:16,ERs.L),@ERd+	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
OR.W @(d:16,ERs.L),@ERd-	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
OR	OR.W @(d:16,ERs.L),@+ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:16,ERs.L),@-ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:16,ERs.L),@(d:2,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:16,ERs.L),@(d:16,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:16,ERs.L),@(d:32,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:16,ERs.L),@(d:16,Rd.B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:16,ERs.L),@(d:16,Rd.W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:16,ERs.L),@(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:16,ERs.L),@(d:32,Rd.B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:16,ERs.L),@(d:32,Rd.W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:16,ERs.L),@(d:32,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:16,ERs.L),@aa:16	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.W @(d:16,ERs.L),@aa:32	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.W @(d:32,Rs.B),@ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,Rs.B),@ERd+	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,Rs.B),@ERd-	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,Rs.B),@+ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,Rs.B),@-ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,Rs.B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,Rs.B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,Rs.B),@(d:32,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,Rs.B),@(d:16,Rd.B)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,Rs.B),@(d:16,Rd.W)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,Rs.B),@(d:16,ERd.L)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,Rs.B),@(d:32,Rd.B)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,Rs.B),@(d:32,Rd.W)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,Rs.B),@(d:32,ERd.L)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,Rs.B),@aa:16	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.W @(d:32,Rs.B),@aa:32	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.W @(d:32,Rs.W),@ERd	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,Rs.W),@ERd+	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,Rs.W),@ERd-	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
OR.W @(d:32,Rs.W),@+ERd	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0		
OR.W @(d:32,Rs.W),@-ERd	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0		
OR.W @(d:32,Rs.W),@(d:2,ERd)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 0	0 0 0 0		
OR.W @(d:32,Rs.W),@(d:16,ERd)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部						
		15	8	7	0		15	8	7	0							
OR	OR.W @(d:32,Rs.W),@(d:32,ERd)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	rd	0 1 0 0	0 0 0 0	d d	
	OR.W @(d:32,Rs.W),@(d:16,Rd.B)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,Rs.W),@(d:16,Rd.W)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,Rs.W),@(d:16,ERd.L)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,Rs.W),@(d:32,Rd.B)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,Rs.W),@(d:32,Rd.W)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,Rs.W),@(d:32,ERd.L)	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,Rs.W),@aa:16	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a
	OR.W @(d:32,Rs.W),@aa:32	7	8	0	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a a
	OR.W @(d:32,ERs.L),@ERd	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,ERs.L),@ERd+	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,ERs.L),@ERd-	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,ERs.L),@+ERd	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,ERs.L),@-ERd	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,ERs.L),@(d:2,ERd)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.W @(d:32,ERs.L),@(d:16,ERd)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,ERs.L),@(d:32,ERd)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,ERs.L),@(d:16,Rd.B)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,ERs.L),@(d:16,Rd.W)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,ERs.L),@(d:16,ERd.L)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.W @(d:32,ERs.L),@(d:32,Rd.B)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,ERs.L),@(d:32,Rd.W)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,ERs.L),@(d:32,ERd.L)	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.W @(d:32,ERs.L),@aa:16	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a
	OR.W @(d:32,ERs.L),@aa:32	7	8	0	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a a
	OR.W @aa:16,@ERd						6	B	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @aa:16,@ERd+						6	B	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @aa:16,@ERd-						6	B	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.W @aa:16,@+ERd						6	B	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @aa:16,@-ERd						6	B	0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.W @aa:16,@(d:2,ERd)						6	B	0 0 0 1	0 1 0 1	a	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.W @aa:16,@(d:16,ERd)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
OR.W @aa:16,@(d:32,ERd)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d	
OR.W @aa:16,@(d:16,Rd.B)						6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d	
OR.W @aa:16,@(d:16,Rd.W)						6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d	
OR.W @aa:16,@(d:16,ERd.L)						6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																					
		15	8	7	0		15	8	7	0																						
OR	OR.W @aa:16,@(d:32,Rd.B)				6	B	0	0	0	1	0	1	0	1	a	1	1	0	1	rd	0	1	0	0	0	0	0	0	d	d		
	OR.W @aa:16,@(d:32,Rd.W)				6	B	0	0	0	1	0	1	0	1	a	1	1	1	0	1	rd	0	1	0	0	0	0	0	0	d	d	
	OR.W @aa:16,@(d:32,ERd.L)				6	B	0	0	0	1	0	1	0	1	a	1	1	1	1	1	rd	0	1	0	0	0	0	0	0	d	d	
	OR.W @aa:16,@aa:16				6	B	0	0	0	1	0	1	0	1	a	0	1	0	0	0	rd	0	1	0	0	0	0	0	0	a		
	OR.W @aa:16,@aa:32				6	B	0	0	0	1	0	1	0	1	a	0	1	0	0	1	rd	0	1	0	0	0	0	0	0	a	a	
	OR.W @aa:32,@ERd				6	B	0	0	1	1	0	1	0	1	a	a	0	0	0	0	rd	0	1	0	0	0	0	0				
	OR.W @aa:32,@ERd+				6	B	0	0	1	1	0	1	0	1	a	a	1	0	0	0	rd	0	1	0	0	0	0	0				
	OR.W @aa:32,@ERd-				6	B	0	0	1	1	0	1	0	1	a	a	1	0	1	0	rd	0	1	0	0	0	0	0				
	OR.W @aa:32,@+ERd				6	B	0	0	1	1	0	1	0	1	a	a	1	0	0	1	rd	0	1	0	0	0	0	0				
	OR.W @aa:32,@-ERd				6	B	0	0	1	1	0	1	0	1	a	a	1	0	1	1	rd	0	1	0	0	0	0	0				
	OR.W @aa:32,@(d:2,ERd)				6	B	0	0	1	1	0	1	0	1	a	a	0	0	d	d	rd	0	1	0	0	0	0	0				
	OR.W @aa:32,@(d:16,ERd)				6	B	0	0	1	1	0	1	0	1	a	a	1	1	0	0	rd	0	1	0	0	0	0	0	d			
	OR.W @aa:32,@(d:32,ERd)				6	B	0	0	1	1	0	1	0	1	a	a	1	1	0	0	1	rd	0	1	0	0	0	0	0	d	d	
	OR.W @aa:32,@(d:16,Rd.B)				6	B	0	0	1	1	0	1	0	1	a	a	1	1	0	1	0	rd	0	1	0	0	0	0	0	d		
	OR.W @aa:32,@(d:16,Rd.W)				6	B	0	0	1	1	0	1	0	1	a	a	1	1	1	0	0	rd	0	1	0	0	0	0	0	d		
	OR.W @aa:32,@(d:16,ERd.L)				6	B	0	0	1	1	0	1	0	1	a	a	1	1	1	1	0	rd	0	1	0	0	0	0	0	d		
	OR.W @aa:32,@(d:32,Rd.B)				6	B	0	0	1	1	0	1	0	1	a	a	1	1	0	1	1	rd	0	1	0	0	0	0	0	d	d	
	OR.W @aa:32,@(d:32,Rd.W)				6	B	0	0	1	1	0	1	0	1	a	a	1	1	1	0	1	rd	0	1	0	0	0	0	0	d	d	
	OR.W @aa:32,@(d:32,ERd.L)				6	B	0	0	1	1	0	1	0	1	a	a	1	1	1	1	1	rd	0	1	0	0	0	0	0	d	d	
	OR.W @aa:32,@aa:16				6	B	0	0	1	1	0	1	0	1	a	a	0	1	0	0	0	rd	0	1	0	0	0	0	0	a		
OR.W @aa:32,@aa:32				6	B	0	0	1	1	0	1	0	1	a	a	0	1	0	0	1	rd	0	1	0	0	0	0	0	a	a		
OR.L #xx:16,ERd																7		A	0	1	0	0									x	
OR.L #xx:32,ERd																7		A	0	1	0	0	0								x	x
OR.L #xx:16,@ERd				0		1		0		1	1	1	0			0	0	0	0	0	rd	0	1	0	0	0	0	0				x
OR.L #xx:16,@ERd+				0		1		0		1	1	1	0			1	0	0	0	0	rd	0	1	0	0	0	0	0				x
OR.L #xx:16,@ERd-				0		1		0		1	1	1	0			1	0	1	0	0	rd	0	1	0	0	0	0	0				x
OR.L #xx:16,@+ERd				0		1		0		1	1	1	0			1	0	0	1	0	rd	0	1	0	0	0	0	0				x
OR.L #xx:16,@-ERd				0		1		0		1	1	1	0			1	0	1	1	0	rd	0	1	0	0	0	0	0				x
OR.L #xx:16,@(d:2,ERd)				0		1		0		1	1	1	0			0	0	d	d	0	rd	0	1	0	0	0	0					x
OR.L #xx:16,@(d:16,ERd)				0		1		0		1	1	1	0			1	1	0	0	0	rd	0	1	0	0	0	0	0	d			x
OR.L #xx:16,@(d:32,ERd)				0		1		0		1	1	1	0			1	1	0	0	1	rd	0	1	0	0	0	0	0	d	d		x
OR.L #xx:16,@(d:16,Rd.B)				0		1		0		1	1	1	0			1	1	0	1	0	rd	0	1	0	0	0	0	0	d			x
OR.L #xx:16,@(d:16,Rd.W)				0		1		0		1	1	1	0			1	1	1	0	0	rd	0	1	0	0	0	0	0	d			x
OR.L #xx:16,@(d:16,ERd.L)				0		1		0		1	1	1	0			1	1	1	1	0	rd	0	1	0	0	0	0	0	d			x
OR.L #xx:16,@(d:32,Rd.B)				0		1		0		1	1	1	0			1	1	0	1	1	rd	0	1	0	0	0	0	0	d	d		x
OR.L #xx:16,@(d:32,Rd.W)				0		1		0		1	1	1	0			1	1	1	0	1	rd	0	1	0	0	0	0	0	d	d		x

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部																		
		15	8	7		0	15	8		7	0																
OR	OR.L #xx:16, @(d:32,ERd.L)	0	1	0	1	1	1	1	0	rd	0	1	0	0	0	0	0	0	d	d	x						
	OR.L #xx:16, @aa:16	0	1	0	1	1	1	1	0	0	1	0	0	0	0	1	0	0	0	0	0	0	a	x			
	OR.L #xx:16, @aa:32	0	1	0	1	1	1	1	0	0	1	0	0	0	0	1	0	0	0	0	0	0	a	a	x		
	OR.L #xx:32, @ERd	0	1	0	1	1	1	1	0	0	0	0	0	0	rd	0	1	0	0	1	0	0	0		x	x	
	OR.L #xx:32, @ERd+	0	1	0	1	1	1	1	0	1	0	0	0	0	rd	0	1	0	0	1	0	0	0		x	x	
	OR.L #xx:32, @ERd-	0	1	0	1	1	1	1	0	1	0	1	0	0	rd	0	1	0	0	1	0	0	0		x	x	
	OR.L #xx:32, @+ERd	0	1	0	1	1	1	1	0	1	0	0	1	0	rd	0	1	0	0	1	0	0	0		x	x	
	OR.L #xx:32, @-ERd	0	1	0	1	1	1	1	0	1	0	1	1	0	rd	0	1	0	0	1	0	0	0		x	x	
	OR.L #xx:32, @(d:2,ERd)	0	1	0	1	1	1	1	0	0	0	d	d	0	rd	0	1	0	0	1	0	0	0		x	x	
	OR.L #xx:32, @(d:16,ERd)	0	1	0	1	1	1	1	0	1	1	0	0	0	rd	0	1	0	0	1	0	0	0	d		x	x
	OR.L #xx:32, @(d:32,ERd)	0	1	0	1	1	1	1	0	1	1	0	0	1	rd	0	1	0	0	1	0	0	0	d	d	x	x
	OR.L #xx:32, @(d:16,Rd.B)	0	1	0	1	1	1	1	0	1	1	0	1	0	rd	0	1	0	0	1	0	0	0	d		x	x
	OR.L #xx:32, @(d:16,Rd.W)	0	1	0	1	1	1	1	0	1	1	1	0	0	rd	0	1	0	0	1	0	0	0	d		x	x
	OR.L #xx:32, @(d:16,ERd.L)	0	1	0	1	1	1	1	0	1	1	1	1	0	rd	0	1	0	0	1	0	0	0	d		x	x
	OR.L #xx:32, @(d:32,Rd.B)	0	1	0	1	1	1	1	0	1	1	0	1	1	rd	0	1	0	0	1	0	0	0	d	d	x	x
	OR.L #xx:32, @(d:32,Rd.W)	0	1	0	1	1	1	1	0	1	1	1	1	0	rd	0	1	0	0	1	0	0	0	d	d	x	x
	OR.L #xx:32, @(d:32,ERd.L)	0	1	0	1	1	1	1	0	1	1	1	1	1	rd	0	1	0	0	1	0	0	0	d	d	x	x
	OR.L #xx:32, @aa:16	0	1	0	1	1	1	1	0	0	1	0	0	0	0	0	1	0	0	1	0	0	0	a		x	x
	OR.L #xx:32, @aa:32	0	1	0	1	1	1	1	0	0	1	0	0	0	0	0	1	0	0	1	0	0	0	a	a	x	x
	OR.L ERs, ERd	0	1	F	0	0	0	0	0		6		4	0	rs	0											
	OR.L ERs, @ERd	0	1	0	1	0	0	0	1	0	0	0	0	0	rd	0	1	0	0	0							
	OR.L ERs, @ERd+	0	1	0	1	0	0	0	1	1	0	0	0	0	rd	0	1	0	0	0							
	OR.L ERs, @ERd-	0	1	0	1	0	0	0	1	1	0	1	0	0	rd	0	1	0	0	0							
	OR.L ERs, @+ERd	0	1	0	1	0	0	0	1	1	0	0	1	0	rd	0	1	0	0	0							
	OR.L ERs, @-ERd	0	1	0	1	0	0	0	1	1	0	1	1	0	rd	0	1	0	0	0							
	OR.L ERs, @(d:2,ERd)	0	1	0	1	0	0	0	1	0	0	d	d	0	rd	0	1	0	0	0							
	OR.L ERs, @(d:16,ERd)	0	1	0	1	0	0	0	1	1	1	0	0	0	rd	0	1	0	0	0				rs	d		
	OR.L ERs, @(d:32,ERd)	0	1	0	1	0	0	0	1	1	1	0	0		rd	0	1	0	0	0				rs	d	d	
	OR.L ERs, @(d:16,Rd.B)	0	1	0	1	0	0	0	1	1	1	0	1	0	rd	0	1	0	0	0				rs	d		
	OR.L ERs, @(d:16,Rd.W)	0	1	0	1	0	0	0	1	1	1	1	0	0	rd	0	1	0	0	0				rs	d		
	OR.L ERs, @(d:16,ERd.L)	0	1	0	1	0	0	0	1	1	1	1	1	0	rd	0	1	0	0	0				rs	d		
	OR.L ERs, @(d:32,Rd.B)	0	1	0	1	0	0	0	1	1	1	0	1	1	rd	0	1	0	0	0				rs	d	d	
	OR.L ERs, @(d:32,Rd.W)	0	1	0	1	0	0	0	1	1	1	1	0	1	rd	0	1	0	0	0				rs	d	d	
	OR.L ERs, @(d:32,ERd.L)	0	1	0	1	0	0	0	1	1	1	1	1	1	rd	0	1	0	0	0				rs	d	d	
OR.L ERs, @aa:16	0	1	0	1	0	0	0	0	1	1	0	0	0	0	0	1	0	0	0				rs	a			
OR.L ERs, @aa:32	0	1	0	1	0	0	0	0	1	1	0	0	0	0	0	1	0	0	0				rs	a	a		

2. 各命令の説明

命令	ニーモニック	opcode				EA	opcode				EA 拡張部											
		15	8	7	0		15	8	7	0												
OR	OR.L @ERs, ERd					0	1	0	1 0 1 0	rs	0	1	0	0	rd							
	OR.L @ERs+, ERd					1	0	0	1 0 1 0	rs	0	1	0	0	rd							
	OR.L @ERs-, ERd					1	0	1	0 1 0 0	rs	0	1	0	0	rd							
	OR.L @+ERs, ERd					1	0	0	1 0 1 0	rs	0	1	0	0	rd							
	OR.L @-ERs, ERd					1	0	1	1 0 1 0	rs	0	1	0	0	rd							
	OR.L @(d:2,ERs), ERd					0	1	0	1 0 1 0	0	rs	0	1	0	0	rd						
	OR.L @(d:16,ERs), ERd					0	1	0	1 0 1 0	1	rs	0	1	0	0	rd	d					
	OR.L @(d:32,ERs), ERd					0	1	0	1 0 1 0	1	1	0	0	0	rd	d	d					
	OR.L @(d:16,Rs.B), ERd					0	1	0	1 0 1 0	1	1	0	1	0	rd	d						
	OR.L @(d:16,Rs.W), ERd					0	1	0	1 0 1 0	1	1	1	0	0	rd	d						
	OR.L @(d:16,ERs.L), ERd					0	1	0	1 0 1 0	1	1	1	1	0	rd	d						
	OR.L @(d:32,Rs.B), ERd					0	1	0	1 0 1 0	1	1	0	1	1	rd	d	d					
	OR.L @(d:32,Rs.W), ERd					0	1	0	1 0 1 0	1	1	1	1	1	rd	d	d					
	OR.L @(d:32,ERs.L), ERd					0	1	1	0 1 0 1	1	1	1	1	1	rd	d	d					
	OR.L @aa:16, ERd					0	1	0	1 0 1 0	0	1	0	0	0	rd	a						
	OR.L @aa:32, ERd					0	1	0	1 0 1 0	0	1	0	0	0	rd	a	a					
	OR.L @ERs, @ERd		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @ERd+		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @ERd-		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @+ERd		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @-ERd		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @(d:2,ERd)		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	0	rd	0	1	0	0	0	0
	OR.L @ERs, @(d:16,ERd)		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @(d:32,ERd)		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @(d:16,Rd.B)		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @(d:16,Rd.W)		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @(d:16,ERd.L)		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @(d:32,Rd.B)		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @(d:32,Rd.W)		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @(d:32,ERd.L)		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0
	OR.L @ERs, @aa:16		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	0	rd	0	1	0	0	0	0
	OR.L @ERs, @aa:32		0	1	0	0 1 0 0	6	9	0	rs	1	1	0	0	0	rd	0	1	0	0	0	0
OR.L @ERs+, @ERd		0	1	0	0 1 0 0	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	
OR.L @ERs+, @ERd+		0	1	0	0 1 0 0	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	
OR.L @ERs+, @ERd-		0	1	0	0 1 0 0	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	
OR.L @ERs+, @+ERd		0	1	0	0 1 0 0	6	D	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		拡張部	15	8	7		0	
OR	OR.L @ERs+, @-ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.L @ERs+, @(d:2,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.L @ERs+, @(d:16,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @ERs+, @(d:32,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @ERs+, @(d:16,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @ERs+, @(d:16,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @ERs+, @(d:16,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @ERs+, @(d:32,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @ERs+, @(d:32,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @ERs+, @(d:32,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @ERs+, @aa:16	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.L @ERs+, @aa:32	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.L @ERs-, @ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @ERs-, @ERd+	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @ERs-, @ERd-	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @ERs-, @+ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.L @ERs-, @-ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.L @ERs-, @(d:2,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.L @ERs-, @(d:16,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @ERs-, @(d:32,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @ERs-, @(d:16,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @ERs-, @(d:16,Rd.W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @ERs-, @(d:16,ERd.L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @ERs-, @(d:32,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @ERs-, @(d:32,Rd.W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @ERs-, @(d:32,ERd.L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @ERs-, @aa:16	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.L @ERs-, @aa:32	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.L @+ERs, @ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @+ERs, @ERd+	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @+ERs, @ERd-	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @+ERs, @+ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
OR.L @+ERs, @-ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 0 1 1	0	rd	0 1 0 0	0 0 0 0		
OR.L @+ERs, @(d:2,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		0 0 d d	0	rd	0 1 0 0	0 0 0 0		
OR.L @+ERs, @(d:16,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d	
OR.L @+ERs, @(d:32,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0		1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部		
		15	8	7	0				15	8	7	0		15	8
OR	OR.L @+ERs,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @+ERs,@(d:16,Rd.W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @+ERs,@(d:16,ERd.L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @+ERs,@(d:32,Rd.B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @+ERs,@(d:32,Rd.W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @+ERs,@(d:32,ERd.L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @+ERs,@aa:16	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 0 0 0	0 1 0 0	0 0 0 0	a
	OR.L @+ERs,@aa:32	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	0 0 0 0	a a
	OR.L @-ERs,@ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0		
	OR.L @-ERs,@ERd+	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0		
	OR.L @-ERs,@ERd-	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0		
	OR.L @-ERs,@+ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0		
	OR.L @-ERs,@-ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0		
	OR.L @-ERs,@(d:2,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 0 d d	0 1 0 0	0 0 0 0	
	OR.L @-ERs,@(d:16,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @-ERs,@(d:32,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @-ERs,@(d:16,Rd.B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @-ERs,@(d:16,Rd.W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @-ERs,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @-ERs,@(d:32,Rd.B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @-ERs,@(d:32,Rd.W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @-ERs,@(d:32,ERd.L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @-ERs,@aa:16	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	0 0 0 0	a
	OR.L @-ERs,@aa:32	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	0 0 0 0	a a
	OR.L @(d:2,ERs),@ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0		
	OR.L @(d:2,ERs),@ERd+	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0		
	OR.L @(d:2,ERs),@ERd-	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0		
	OR.L @(d:2,ERs),@+ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0		
	OR.L @(d:2,ERs),@-ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0		
	OR.L @(d:2,ERs),@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 0 d d	0 1 0 0	0 0 0 0	
	OR.L @(d:2,ERs),@(d:16,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @(d:2,ERs),@(d:32,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @(d:2,ERs),@(d:16,Rd.B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d	
OR.L @(d:2,ERs),@(d:16,Rd.W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d		
OR.L @(d:2,ERs),@(d:16,ERd.L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d		
OR.L @(d:2,ERs),@(d:32,Rd.B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	d d		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
OR	OR.L @(d:2,ERs),@(d:32,Rd,W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:2,ERs),@(d:32,ERd,L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:2,ERs),@aa:16	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a
	OR.L @(d:2,ERs),@aa:32	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a
	OR.L @(d:16,ERs),@ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@ERd+	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@ERd-	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@+ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@-ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@(d:2,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@(d:32,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@(d:16,Rd,B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@(d:16,Rd,W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@(d:16,ERd,L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@(d:32,Rd,B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@(d:32,Rd,W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@(d:32,ERd,L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0
	OR.L @(d:16,ERs),@aa:16	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a
	OR.L @(d:16,ERs),@aa:32	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a
	OR.L @(d:32,ERs),@ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@ERd+	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@ERd-	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@+ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@-ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@(d:2,ERd)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@(d:16,ERd)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@(d:32,ERd)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@(d:16,Rd,B)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@(d:16,Rd,W)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@(d:16,ERd,L)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0
	OR.L @(d:32,ERs),@(d:32,Rd,B)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0
OR.L @(d:32,ERs),@(d:32,Rd,W)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	
OR.L @(d:32,ERs),@(d:32,ERd,L)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	
OR.L @(d:32,ERs),@aa:16	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
OR.L @(d:32,ERs),@aa:32	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
OR	OR.L @(d:16,Rs.B),@ERd	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.B),@ERd+	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.B),@ERd-	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.B),@+ERd	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.B),@-ERd	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.B),@(d:2,ERd)	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.B),@(d:16,ERd)	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:16,Rs.B),@(d:32,ERd)	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:16,Rs.B),@(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:16,Rs.B),@(d:16,Rd.W)	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:16,Rs.B),@(d:16,ERd.L)	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:16,Rs.B),@(d:32,Rd.B)	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:16,Rs.B),@(d:32,Rd.W)	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:16,Rs.B),@(d:32,ERd.L)	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:16,Rs.B),@aa:16	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.L @(d:16,Rs.B),@aa:32	0	1	0	0 1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.L @(d:16,Rs.W),@ERd	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.W),@ERd+	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.W),@ERd-	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.W),@+ERd	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.W),@-ERd	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.W),@(d:2,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:16,Rs.W),@(d:16,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:16,Rs.W),@(d:32,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:16,Rs.W),@(d:16,Rd.B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:16,Rs.W),@(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:16,Rs.W),@(d:16,ERd.L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:16,Rs.W),@(d:32,Rd.B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:16,Rs.W),@(d:32,Rd.W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:16,Rs.W),@(d:32,ERd.L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:16,Rs.W),@aa:16	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.L @(d:16,Rs.W),@aa:32	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
OR.L @(d:16,ERs.L),@ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0		
OR.L @(d:16,ERs.L),@ERd+	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0		
OR.L @(d:16,ERs.L),@ERd-	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0		
OR.L @(d:16,ERs.L),@+ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0		

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部							
		15	8	7	0		15	8	7	0								
OR	OR.L @(d:16,ERs.L),@-ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0		
	OR.L @(d:16,ERs.L),@(d:2,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 0	0 0 0 0		
	OR.L @(d:16,ERs.L),@(d:16,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @(d:16,ERs.L),@(d:32,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @(d:16,ERs.L),@(d:16,Rd.B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @(d:16,ERs.L),@(d:16,Rd.W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @(d:16,ERs.L),@(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d	
	OR.L @(d:16,ERs.L),@(d:32,Rd.B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @(d:16,ERs.L),@(d:32,Rd.W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @(d:16,ERs.L),@(d:32,ERd.L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d	
	OR.L @(d:16,ERs.L),@aa:16	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a		
	OR.L @(d:16,ERs.L),@aa:32	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a		
	OR.L @(d:32,Rs.B),@ERd	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:32,Rs.B),@ERd+	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:32,Rs.B),@ERd-	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:32,Rs.B),@+ERd	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:32,Rs.B),@-ERd	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:32,Rs.B),@(d:2,ERd)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:32,Rs.B),@(d:16,ERd)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:32,Rs.B),@(d:32,ERd)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:32,Rs.B),@(d:16,Rd.B)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:32,Rs.B),@(d:16,Rd.W)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:32,Rs.B),@(d:16,ERd.L)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d
	OR.L @(d:32,Rs.B),@(d:32,Rd.B)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:32,Rs.B),@(d:32,Rd.W)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:32,Rs.B),@(d:32,ERd.L)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d
	OR.L @(d:32,Rs.B),@aa:16	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a	
	OR.L @(d:32,Rs.B),@aa:32	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a	
	OR.L @(d:32,Rs.W),@ERd	7	8	1	rs	0 1 1 0	6	B	0	0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:32,Rs.W),@ERd+	7	8	1	rs	0 1 1 0	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:32,Rs.W),@ERd-	7	8	1	rs	0 1 1 0	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 0	0 0 0 0	
	OR.L @(d:32,Rs.W),@+ERd	7	8	1	rs	0 1 1 0	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 0	0 0 0 0	
OR.L @(d:32,Rs.W),@-ERd	7	8	1	rs	0 1 1 0	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 0	0 0 0 0		
OR.L @(d:32,Rs.W),@(d:2,ERd)	7	8	1	rs	0 1 1 0	6	B	0	0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 0	0 0 0 0		
OR.L @(d:32,Rs.W),@(d:16,ERd)	7	8	1	rs	0 1 1 0	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d	
OR.L @(d:32,Rs.W),@(d:32,ERd)	7	8	1	rs	0 1 1 0	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																											
		15	8	7	0		15	8	7	0																												
OR	OR.L @(d:32.Rs.W),@(d:16.Rd.B)	7	8	1	rs	0	1	1	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	1	0	rd	0	1	0	0	0	0	0	0	0	d	
	OR.L @(d:32.Rs.W),@(d:16.Rd.W)	7	8	1	rs	0	1	1	0	6	B	0	0	1	0	1	1	0	0	rd	0	1	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	d	
	OR.L @(d:32.Rs.W),@(d:16.ERd.L)	7	8	1	rs	0	1	1	0	6	B	0	0	1	0	1	1	0	0	rd	0	1	1	1	0	rd	0	1	0	0	0	0	0	0	0	0	d	
	OR.L @(d:32.Rs.W),@(d:32.Rd.B)	7	8	1	rs	0	1	1	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	1	rd	0	1	0	0	0	0	0	0	0	0	d	d
	OR.L @(d:32.Rs.W),@(d:32.Rd.W)	7	8	1	rs	0	1	1	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	0	rd	0	1	0	0	0	0	0	0	0	0	d	d
	OR.L @(d:32.Rs.W),@(d:32.ERd.L)	7	8	1	rs	0	1	1	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	1	rd	0	1	0	0	0	0	0	0	0	0	d	d
	OR.L @(d:32.Rs.W),@aa:16	7	8	1	rs	0	1	1	0	6	B	0	0	1	0	1	1	0	0	d	d	0	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	a	
	OR.L @(d:32.Rs.W),@aa:32	7	8	1	rs	0	1	1	0	6	B	0	0	1	0	1	1	0	0	d	d	0	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	a	a
	OR.L @(d:32.ERs.L),@ERd	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	0	0	0	0	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @(d:32.ERs.L),@ERd+	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	0	0	0	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @(d:32.ERs.L),@ERd-	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	0	1	0	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @(d:32.ERs.L),@+ERd	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	0	0	1	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @(d:32.ERs.L),@-ERd	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	0	1	1	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @(d:32.ERs.L),@(d:2.ERd)	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	0	0	0	d	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @(d:32.ERs.L),@(d:16.ERd)	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	d	
	OR.L @(d:32.ERs.L),@(d:32.ERd)	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	d	d
	OR.L @(d:32.ERs.L),@(d:16.Rd.B)	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	1	rd	0	1	0	0	0	0	0	0	0	0	d	
	OR.L @(d:32.ERs.L),@(d:16.Rd.W)	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	0	rd	0	1	0	0	0	0	0	0	0	0	d	
	OR.L @(d:32.ERs.L),@(d:16.ERd.L)	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	1	rd	0	1	0	0	0	0	0	0	0	0	d	
	OR.L @(d:32.ERs.L),@(d:32.Rd.B)	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	1	rd	0	1	0	0	0	0	0	0	0	0	d	d
	OR.L @(d:32.ERs.L),@(d:32.Rd.W)	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	0	rd	0	1	0	0	0	0	0	0	0	0	d	d
	OR.L @(d:32.ERs.L),@(d:32.ERd.L)	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	1	rd	0	1	0	0	0	0	0	0	0	0	d	d
	OR.L @(d:32.ERs.L),@aa:16	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	0	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	a	
	OR.L @(d:32.ERs.L),@aa:32	7	8	1	rs	0	1	1	1	6	B	0	0	1	0	1	1	0	0	d	d	0	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	a	a
	OR.L @aa:16,@ERd	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		0	0	0	0	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @aa:16,@ERd+	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		1	0	0	0	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @aa:16,@ERd-	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		1	0	1	0	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @aa:16,@+ERd	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		1	0	0	1	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @aa:16,@-ERd	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		1	0	1	1	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @aa:16,@(d:2.ERd)	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		0	0	d	d	rd	0	1	0	0	0	0	0	0	0	0		
	OR.L @aa:16,@(d:16.ERd)	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		1	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	d	
	OR.L @aa:16,@(d:32.ERd)	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		1	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	d	d
OR.L @aa:16,@(d:16.Rd.B)	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		1	1	0	1	rd	0	1	0	0	0	0	0	0	0	0	d		
OR.L @aa:16,@(d:16.Rd.W)	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		1	1	1	0	rd	0	1	0	0	0	0	0	0	0	0	d		
OR.L @aa:16,@(d:16.ERd.L)	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		1	1	1	1	rd	0	1	0	0	0	0	0	0	0	0	d		
OR.L @aa:16,@(d:32.Rd.B)	0	1	0	0	0	1	0	0	6	B	0	0	0	0	1	1	0	0	a		1	1	0	1	rd	0	1	0	0	0	0	0	0	0	0	d	d	

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部									
		15	8	7	0				15	8	7	0		拡張部	15	8	7	0				
OR	OR.L @aa:16,@(d:32,Rd,W)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	rd	0 1 0 0	0 0 0 0	d d							
	OR.L @aa:16,@(d:32,ERd,L)	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d						
	OR.L @aa:16,@aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a							
	OR.L @aa:16,@aa:32	0	1	0	0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a							
	OR.L @aa:32,@ERd	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 0 0	0	rd	0 1 0 0	0 0 0 0							
	OR.L @aa:32,@ERd+	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 0	0	rd	0 1 0 0	0 0 0 0							
	OR.L @aa:32,@ERd-	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 0	0	rd	0 1 0 0	0 0 0 0							
	OR.L @aa:32,@+ERd	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 1	0	rd	0 1 0 0	0 0 0 0							
	OR.L @aa:32,@-ERd	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 1	0	rd	0 1 0 0	0 0 0 0							
	OR.L @aa:32,@(d:2,ERd)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 d d	0	rd	0 1 0 0	0 0 0 0							
	OR.L @aa:32,@(d:16,ERd)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	0	rd	0 1 0 0	0 0 0 0	d						
	OR.L @aa:32,@(d:32,ERd)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	1	rd	0 1 0 0	0 0 0 0	d d						
	OR.L @aa:32,@(d:16,Rd,B)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	0	rd	0 1 0 0	0 0 0 0	d						
	OR.L @aa:32,@(d:16,Rd,W)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	0	rd	0 1 0 0	0 0 0 0	d						
	OR.L @aa:32,@(d:16,ERd,L)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	0	rd	0 1 0 0	0 0 0 0	d						
	OR.L @aa:32,@(d:32,Rd,B)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	1	rd	0 1 0 0	0 0 0 0	d d						
OR.L @aa:32,@(d:32,Rd,W)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	1	rd	0 1 0 0	0 0 0 0	d d							
OR.L @aa:32,@(d:32,ERd,L)	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	1	rd	0 1 0 0	0 0 0 0	d d							
OR.L @aa:32,@aa:16	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	0 0 0 0	0 1 0 0	0 0 0 0	a								
OR.L @aa:32,@aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	1 0 0 0	0 1 0 0	0 0 0 0	a a								
ORC	ORC #xx:8,CCR												0	4	x x x x	x x x x						
	ORC #xx:8,EXR												0	4	x x x x	x x x x						
POP	POP.W Rn												6	D	0 1 1 1	m						
	POP.L ERn												0	1	0	0	6	D	0 1 1 1	0	m	
PUSH	PUSH.W Rn												6	D	1 1 1 1	m						
	PUSH.L ERn												0	1	0	0	6	D	1 1 1 1	0	m	
ROTL	ROTL.B Rd												1	2	1 0 0 0	rd						
	ROTL.B @ERd												7	D	0	rd	0 0 0 0		1	2	1 0 0 0	0 0 0 0
	ROTL.B @ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	2	1 0 0 0	0 0 0 0							
	ROTL.B @ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	2	1 0 0 0	0 0 0 0							
	ROTL.B @+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	2	1 0 0 0	0 0 0 0							
	ROTL.B @-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	2	1 0 0 0	0 0 0 0							
	ROTL.B @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	2	1 0 0 0	0 0 0 0							
	ROTL.B @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	2	1 0 0 0	0 0 0 0							
	ROTL.B @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	2	1 0 0 0	0 0 0 0							
ROTL.B @(d:16,Rd,B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	2	1 0 0 0	0 0 0 0								

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
ROTL	ROTLB @(d:16,Rd,W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	2	1 0 0 0	0 0 0 0
	ROTLB @(d:16,ERd,L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	2	1 0 0 0	0 0 0 0
	ROTLB @(d:32,Rd,B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	2	1 0 0 0	0 0 0 0
	ROTLB @(d:32,Rd,W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	2	1 0 0 0	0 0 0 0
	ROTLB @(d:32,ERd,L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	2	1 0 0 0	0 0 0 0
	ROTLB @aa:8					7	F	a	a a a a	a a a a		1	2	1 0 0 0	0 0 0 0
	ROTLB @aa:16					6	A	0 0 0 1	1 0 0 0		a	1	2	1 0 0 0	0 0 0 0
	ROTLB @aa:32					6	A	0 0 1 1	1 0 0 0		a a	1	2	1 0 0 0	0 0 0 0
	ROTLB #2,Rd											1	2	1 1 0 0	rd
	ROTLB #2,@ERd					7	D	0	rd	0 0 0 0		1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@(d:16,Rd,B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@(d:16,Rd,W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@(d:16,ERd,L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@(d:32,Rd,B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@(d:32,Rd,W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@(d:32,ERd,L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@aa:8					7	F	a	a a a a	a a a a		1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@aa:16					6	A	0 0 0 1	1 0 0 0		a	1	2	1 1 0 0	0 0 0 0
	ROTLB #2,@aa:32					6	A	0 0 1 1	1 0 0 0		a a	1	2	1 1 0 0	0 0 0 0
	ROTLW Rd											1	2	1 0 0 1	rd
	ROTLW @ERd					7	D	1	rd	0 0 0 0		1	2	1 0 0 1	0 0 0 0
	ROTLW @ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	2	1 0 0 1	0 0 0 0
	ROTLW @ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	2	1 0 0 1	0 0 0 0
	ROTLW @+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	2	1 0 0 1	0 0 0 0
	ROTLW @-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	2	1 0 0 1	0 0 0 0
ROTLW @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	2	1 0 0 1	0 0 0 0	
ROTLW @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	2	1 0 0 1	0 0 0 0	
ROTLW @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	2	1 0 0 1	0 0 0 0	
ROTLW @(d:16,Rd,B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	2	1 0 0 1	0 0 0 0	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
ROTL	ROTLW @(d:16,Rd,W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	2	1 0 0 1	0 0 0 0
	ROTLW @(d:16,ERd,L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	2	1 0 0 1	0 0 0 0
	ROTLW @(d:32,Rd,B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	2	1 0 0 1	0 0 0 0
	ROTLW @(d:32,Rd,W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	2	1 0 0 1	0 0 0 0
	ROTLW @(d:32,ERd,L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	2	1 0 0 1	0 0 0 0
	ROTLW @aa:16					6	B	0 0 0 1	1 0 0 0	a		1	2	1 0 0 1	0 0 0 0
	ROTLW @aa:32					6	B	0 0 1 1	1 0 0 0	a a		1	2	1 0 0 1	0 0 0 0
	ROTLW #2,Rd											1	2	1 1 0 1	rd
	ROTLW #2,@ERd					7	D	1	rd	0 0 0 0		1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@(d:16,Rd,B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@(d:16,Rd,W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@(d:16,ERd,L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@(d:32,Rd,B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@(d:32,Rd,W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@(d:32,ERd,L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	2	1 1 0 1	0 0 0 0
	ROTLW #2,@aa:16					6	B	0 0 0 1	1 0 0 0	a		1	2	1 1 0 1	0 0 0 0
ROTLW #2,@aa:32					6	B	0 0 1 1	1 0 0 0	a a		1	2	1 1 0 1	0 0 0 0	
ROTL ERd											1	2	1 0 1 1	rd	
ROTL @ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	2	1 0 1 1	0 0 0 0	
ROTL @ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	2	1 0 1 1	0 0 0 0	
ROTL @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	2	1 0 1 1	0 0 0 0	
ROTL @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	2	1 0 1 1	0 0 0 0	
ROTL @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	2	1 0 1 1	0 0 0 0	
ROTL @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	2	1 0 1 1	0 0 0 0	
ROTL @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	2	1 0 1 1	0 0 0 0	
ROTL @(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	2	1 0 1 1	0 0 0 0	
ROTL @(d:16,Rd,B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	2	1 0 1 1	0 0 0 0	
ROTL @(d:16,Rd,W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	2	1 0 1 1	0 0 0 0	
ROTL @(d:16,ERd,L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	2	1 0 1 1	0 0 0 0	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部																			
		15	8	7	0	15	8	7	0		15	8	7	0																				
ROTL	ROTL @(d:32,Rd.B)	7	8	1	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0	0	d	d	1	2	1	0	1	1	0	0	0	0		
	ROTL @(d:32,Rd.W)	7	8	1	rd	0	1	1	0	6	B	0	0	1	0	1	0	0	0	0	0	d	d	1	2	1	0	1	1	0	0	0	0	
	ROTL @(d:32,ERd.L)	7	8	1	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0	0	0	d	d	1	2	1	0	1	1	0	0	0	0	0
	ROTL @aa:16	0	1		0	0	1	0	0	6	B	0	0	0	0	1	0	0	0	0	0	a		1	2	1	0	1	1	0	0	0	0	0
	ROTL @aa:32	0	1		0	0	1	0	0	6	B	0	0	1	0	1	0	0	0	0	0	a	a	1	2	1	0	1	1	0	0	0	0	0
	ROTL #2,ERd																							1	2	1	1	1	1	0	1	rd		
	ROTL #2,@ERd	0	1		0	0	1	0	0	6	9	0	rd			1	0	0	0	0				1	2	1	1	1	1	0	0	0	0	
	ROTL #2,@ERd+	0	1		0	0	1	0	0	6	D	0	rd			1	0	0	0	0				1	2	1	1	1	1	0	0	0	0	
	ROTL #2,@ERd-	0	1		0	0	1	1	0	6	D	0	rd			1	0	0	0	0				1	2	1	1	1	1	0	0	0	0	
	ROTL #2,@+ERd	0	1		0	0	1	0	1	6	D	0	rd			1	0	0	0	0				1	2	1	1	1	1	0	0	0	0	
	ROTL #2,@-ERd	0	1		0	0	1	1	1	6	D	0	rd			1	0	0	0	0				1	2	1	1	1	1	0	0	0	0	
	ROTL #2,@(d:2,ERd)	0	1		0	0	1	d	d	6	9	0	rd			1	0	0	0	0				1	2	1	1	1	1	0	0	0	0	
	ROTL #2,@(d:16,ERd)	0	1		0	0	1	0	0	6	F	0	rd			1	0	0	0	0			d		1	2	1	1	1	1	0	0	0	0
	ROTL #2,@(d:32,ERd)	7	8	1	rd	0	1	0	0	6	B	0	0	1	0	1	0	0	0	0	0	d	d	1	2	1	1	1	1	0	0	0	0	0
	ROTL #2,@(d:16,Rd.B)	0	1		0	0	1	0	1	6	F	0	rd			1	0	0	0	0			d		1	2	1	1	1	1	0	0	0	0
	ROTL #2,@(d:16,Rd.W)	0	1		0	0	1	1	0	6	F	0	rd			1	0	0	0	0			d		1	2	1	1	1	1	0	0	0	0
	ROTL #2,@(d:16,ERd.L)	0	1		0	0	1	1	1	6	F	0	rd			1	0	0	0	0			d		1	2	1	1	1	1	0	0	0	0
	ROTL #2,@(d:32,Rd.B)	7	8	1	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0	0	0	d	d	1	2	1	1	1	1	0	0	0	0	0
	ROTL #2,@(d:32,Rd.W)	7	8	1	rd	0	1	1	0	6	B	0	0	1	0	1	0	0	0	0	0	d	d	1	2	1	1	1	1	0	0	0	0	0
	ROTL #2,@(d:32,ERd.L)	7	8	1	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0	0	0	d	d	1	2	1	1	1	1	0	0	0	0	0
ROTL #2,@aa:16	0	1		0	0	1	0	0	6	B	0	0	0	0	1	0	0	0	0	0	a		1	2	1	1	1	1	0	0	0	0	0	
ROTL #2,@aa:32	0	1		0	0	1	0	0	6	B	0	0	1	0	1	0	0	0	0	0	a	a	1	2	1	1	1	1	0	0	0	0	0	
ROTR	ROTR.B Rd																						1	3	1	0	0	0	rd					
	ROTR.B @ERd								7	D	0	rd			0	0	0	0	0				1	3	1	0	0	0	0	0	0	0	0	
	ROTR.B @ERd+	0	1		7	0	1	0	0	6	C	0	rd			1	0	0	0	0			1	3	1	0	0	0	0	0	0	0	0	
	ROTR.B @ERd-	0	1		7	0	1	1	0	6	C	0	rd			1	0	0	0	0			1	3	1	0	0	0	0	0	0	0	0	
	ROTR.B @+ERd	0	1		7	0	1	0	1	6	C	0	rd			1	0	0	0	0			1	3	1	0	0	0	0	0	0	0	0	
	ROTR.B @-ERd	0	1		7	0	1	1	1	6	C	0	rd			1	0	0	0	0			1	3	1	0	0	0	0	0	0	0	0	
	ROTR.B @(d:2,ERd)	0	1		7	0	1	d	d	6	8	0	rd			1	0	0	0	0			1	3	1	0	0	0	0	0	0	0	0	
	ROTR.B @(d:16,ERd)	0	1		7	0	1	0	0	6	E	0	rd			1	0	0	0	0			d		1	3	1	0	0	0	0	0	0	
	ROTR.B @(d:32,ERd)	7	8	0	rd	0	1	0	0	6	A	0	0	1	0	1	0	0	0	0	0	d	d	1	3	1	0	0	0	0	0	0	0	
	ROTR.B @(d:16,Rd.B)	0	1		7	0	1	0	1	6	E	0	rd			1	0	0	0	0			d		1	3	1	0	0	0	0	0	0	
	ROTR.B @(d:16,Rd.W)	0	1		7	0	1	1	0	6	E	0	rd			1	0	0	0	0			d		1	3	1	0	0	0	0	0	0	
	ROTR.B @(d:16,ERd.L)	0	1		7	0	1	1	1	6	E	0	rd			1	0	0	0	0			d		1	3	1	0	0	0	0	0	0	
	ROTR.B @(d:32,Rd.B)	7	8	0	rd	0	1	0	1	6	A	0	0	1	0	1	0	0	0	0	0	d	d	1	3	1	0	0	0	0	0	0	0	
	ROTR.B @(d:32,Rd.W)	7	8	0	rd	0	1	1	0	6	A	0	0	1	0	1	0	0	0	0	0	d	d	1	3	1	0	0	0	0	0	0	0	

命令	ニーモニック	opcode				EA	opcode				EA 拡張部			
		15	8	7	0		15	8	7	0				
ROTR	ROTR.B @(d:32,ERd.L)	7	8	0	rd 0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	3	1 0 0 0	0 0 0 0
	ROTR.B @aa:8					7	F	a a a a	a a a a		1	3	1 0 0 0	0 0 0 0
	ROTR.B @aa:16					6	A	0 0 0 1	1 0 0 0	a	1	3	1 0 0 0	0 0 0 0
	ROTR.B @aa:32					6	A	0 0 1 1	1 0 0 0	a a	1	3	1 0 0 0	0 0 0 0
	ROTR.B #2,Rd										1	3	1 1 0 0	rd
	ROTR.B #2,@ERd					7	D	0	rd 0 0 0 0		1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@ERd+	0	1	7	0 1 0 0	6	C	0	rd 1 0 0 0		1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@ERd-	0	1	7	0 1 1 0	6	C	0	rd 1 0 0 0		1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@+ERd	0	1	7	0 1 0 1	6	C	0	rd 1 0 0 0		1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@-ERd	0	1	7	0 1 1 1	6	C	0	rd 1 0 0 0		1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd 1 0 0 0		1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd 1 0 0 0	d	1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@(d:32,ERd)	7	8	0	rd 0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd 1 0 0 0	d	1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd 1 0 0 0	d	1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd 1 0 0 0	d	1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@(d:32,Rd.B)	7	8	0	rd 0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@(d:32,Rd.W)	7	8	0	rd 0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@(d:32,ERd.L)	7	8	0	rd 0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@aa:8					7	F	a a a a	a a a a		1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@aa:16					6	A	0 0 0 1	1 0 0 0	a	1	3	1 1 0 0	0 0 0 0
	ROTR.B #2,@aa:32					6	A	0 0 1 1	1 0 0 0	a a	1	3	1 1 0 0	0 0 0 0
	ROTR.W Rd										1	3	1 0 0 1	rd
	ROTR.W @ERd					7	D	1	rd 0 0 0 0		1	3	1 0 0 1	0 0 0 0
	ROTR.W @ERd+	0	1	5	0 1 0 0	6	D	0	rd 1 0 0 0		1	3	1 0 0 1	0 0 0 0
	ROTR.W @ERd-	0	1	5	0 1 1 0	6	D	0	rd 1 0 0 0		1	3	1 0 0 1	0 0 0 0
	ROTR.W @+ERd	0	1	5	0 1 0 1	6	D	0	rd 1 0 0 0		1	3	1 0 0 1	0 0 0 0
	ROTR.W @-ERd	0	1	5	0 1 1 1	6	D	0	rd 1 0 0 0		1	3	1 0 0 1	0 0 0 0
	ROTR.W @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd 1 0 0 0		1	3	1 0 0 1	0 0 0 0
	ROTR.W @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd 1 0 0 0	d	1	3	1 0 0 1	0 0 0 0
	ROTR.W @(d:32,ERd)	7	8	0	rd 0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	1 0 0 1	0 0 0 0
	ROTR.W @(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd 1 0 0 0	d	1	3	1 0 0 1	0 0 0 0
ROTR.W @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd 1 0 0 0	d	1	3	1 0 0 1	0 0 0 0	
ROTR.W @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd 1 0 0 0	d	1	3	1 0 0 1	0 0 0 0	
ROTR.W @(d:32,Rd.B)	7	8	0	rd 0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	1 0 0 1	0 0 0 0	
ROTR.W @(d:32,Rd.W)	7	8	0	rd 0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	1 0 0 1	0 0 0 0	

2. 各命令の説明

命令	ニーモニック	opcode					opcode					EA 拡張部	opcode					EA 拡張部																
		15	8	7	0	15	8	7	0	15	8		7	0																				
ROTR	ROTR.W @(d:32,ERd.L)	7	8	0	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0	0	d	d	1	3	1	0	0	1	0	0	0	0	0	
	ROTR.W @aa:16									6	B	0	0	0	1	1	0	0	0	0	a		1	3	1	0	0	1	0	0	0	0	0	
	ROTR.W @aa:32									6	B	0	0	1	1	1	0	0	0	0	a	a	1	3	1	0	0	1	0	0	0	0	0	
	ROTR.W #2,Rd																						1	3	1	1	0	1	rd					
	ROTR.W #2,@ERd									7	D	1	rd	0	0	0	0	0	0	0			1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@ERd+	0	1	5	0	1	0	0	0	6	D	0	rd	1	0	0	0	0	0	0			1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@ERd-	0	1	5	0	1	1	0	0	6	D	0	rd	1	0	0	0	0	0	0			1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@+ERd	0	1	5	0	1	0	1	0	6	D	0	rd	1	0	0	0	0	0	0			1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@-ERd	0	1	5	0	1	1	1	0	6	D	0	rd	1	0	0	0	0	0	0			1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@(d:2,ERd)	0	1	5	0	1	d	d	0	6	9	0	rd	1	0	0	0	0	0	0			1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@(d:16,ERd)	0	1	5	0	1	0	0	0	6	F	0	rd	1	0	0	0	0	0	0	d		1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@(d:32,ERd)	7	8	0	rd	0	1	0	0	6	B	0	0	1	0	1	0	0	0	0	d	d	1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@(d:16,Rd.B)	0	1	5	0	1	0	1	0	6	F	0	rd	1	0	0	0	0	0	0	d		1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@(d:16,Rd.W)	0	1	5	0	1	1	0	0	6	F	0	rd	1	0	0	0	0	0	0	d		1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@(d:16,ERd.L)	0	1	5	0	1	1	1	0	6	F	0	rd	1	0	0	0	0	0	0	d		1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@(d:32,Rd.B)	7	8	0	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0	0	d	d	1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@(d:32,Rd.W)	7	8	0	rd	0	1	1	0	6	B	0	0	1	0	1	0	0	0	0	d	d	1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@(d:32,ERd.L)	7	8	0	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0	0	d	d	1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@aa:16									6	B	0	0	0	1	1	0	0	0	0	a		1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.W #2,@aa:32									6	B	0	0	1	1	1	0	0	0	0	a	a	1	3	1	1	0	1	0	0	0	0	0	0
	ROTR.L ERd																						1	3	1	0	1	1	0	rd				
	ROTR.L @ERd	0	1	0	0	1	0	0	0	6	9	0	rd	1	0	0	0	0	0	0			1	3	1	0	1	1	0	0	0	0	0	0
	ROTR.L @ERd+	0	1	0	0	1	0	0	0	6	D	0	rd	1	0	0	0	0	0	0			1	3	1	0	1	1	0	0	0	0	0	0
	ROTR.L @ERd-	0	1	0	0	1	1	0	0	6	D	0	rd	1	0	0	0	0	0	0			1	3	1	0	1	1	0	0	0	0	0	0
	ROTR.L @+ERd	0	1	0	0	1	0	1	0	6	D	0	rd	1	0	0	0	0	0	0			1	3	1	0	1	1	0	0	0	0	0	0
	ROTR.L @-ERd	0	1	0	0	1	1	1	0	6	D	0	rd	1	0	0	0	0	0	0			1	3	1	0	1	1	0	0	0	0	0	0
	ROTR.L @(d:2,ERd)	0	1	0	0	1	d	d	0	6	9	0	rd	1	0	0	0	0	0	0			1	3	1	0	1	1	0	0	0	0	0	0
	ROTR.L @(d:16,ERd)	0	1	0	0	1	0	0	0	6	F	0	rd	1	0	0	0	0	0	0	d		1	3	1	0	1	1	0	0	0	0	0	0
	ROTR.L @(d:32,ERd)	7	8	1	rd	0	1	0	0	6	B	0	0	1	0	1	0	0	0	0	d	d	1	3	1	0	1	1	0	0	0	0	0	0
	ROTR.L @(d:16,Rd.B)	0	1	0	0	1	0	1	0	6	F	0	rd	1	0	0	0	0	0	0	d		1	3	1	0	1	1	0	0	0	0	0	0
	ROTR.L @(d:16,Rd.W)	0	1	0	0	1	1	0	0	6	F	0	rd	1	0	0	0	0	0	0	d		1	3	1	0	1	1	0	0	0	0	0	0
	ROTR.L @(d:16,ERd.L)	0	1	0	0	1	1	1	0	6	F	0	rd	1	0	0	0	0	0	0	d		1	3	1	0	1	1	0	0	0	0	0	0
ROTR.L @(d:32,Rd.B)	7	8	1	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0	0	d	d	1	3	1	0	1	1	0	0	0	0	0	0	
ROTR.L @(d:32,Rd.W)	7	8	1	rd	0	1	1	0	6	B	0	0	1	0	1	0	0	0	0	d	d	1	3	1	0	1	1	0	0	0	0	0	0	
ROTR.L @(d:32,ERd.L)	7	8	1	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0	0	d	d	1	3	1	0	1	1	0	0	0	0	0	0	
ROTR.L @aa:16	0	1	0	0	1	0	0	0	6	B	0	0	0	0	1	0	0	0	0	a		1	3	1	0	1	1	0	0	0	0	0	0	

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
ROTR	ROTR.L @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	3	1 0 1 1	0 0 0 0	
	ROTR.L #2,ERd										1	3	1 1 1 1	0 rd	
	ROTR.L #2,@ERd	0	1	0	0 1 0 0	6	9	0 rd	1 0 0 0		1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@ERd+	0	1	0	0 1 0 0	6	D	0 rd	1 0 0 0		1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@ERd-	0	1	0	0 1 1 0	6	D	0 rd	1 0 0 0		1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@+ERd	0	1	0	0 1 0 1	6	D	0 rd	1 0 0 0		1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,-ERd	0	1	0	0 1 1 1	6	D	0 rd	1 0 0 0		1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@(d:2,ERd)	0	1	0	0 1 d d	6	9	0 rd	1 0 0 0		1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0 rd	1 0 0 0	d	1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@(d:32,ERd)	7	8	1	rd 0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@(d:16,Rd,B)	0	1	0	0 1 0 1	6	F	0 rd	1 0 0 0	d	1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@(d:16,Rd,W)	0	1	0	0 1 1 0	6	F	0 rd	1 0 0 0	d	1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@(d:16,ERd,L)	0	1	0	0 1 1 1	6	F	0 rd	1 0 0 0	d	1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@(d:32,Rd,B)	7	8	1	rd 0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	1 1 1 1	0 0 0 0	
	ROTR.L #2,@(d:32,Rd,W)	7	8	1	rd 0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	1 1 1 1	0 0 0 0	
ROTR.L #2,@(d:32,ERd,L)	7	8	1	rd 0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	1 1 1 1	0 0 0 0		
ROTR.L #2,@aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	3	1 1 1 1	0 0 0 0		
ROTR.L #2,@aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	3	1 1 1 1	0 0 0 0		
ROTXL	ROTXL.B Rd										1	2	0 0 0 0	rd	
	ROTXL.B @ERd					7	D	0 rd	0 0 0 0		1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @ERd+	0	1	7	0 1 0 0	6	C	0 rd	1 0 0 0		1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @ERd-	0	1	7	0 1 1 0	6	C	0 rd	1 0 0 0		1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @+ERd	0	1	7	0 1 0 1	6	C	0 rd	1 0 0 0		1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @-ERd	0	1	7	0 1 1 1	6	C	0 rd	1 0 0 0		1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @(d:2,ERd)	0	1	7	0 1 d d	6	8	0 rd	1 0 0 0		1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0 rd	1 0 0 0	d	1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @(d:32,ERd)	7	8	0	rd 0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @(d:16,Rd,B)	0	1	7	0 1 0 1	6	E	0 rd	1 0 0 0	d	1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @(d:16,Rd,W)	0	1	7	0 1 1 0	6	E	0 rd	1 0 0 0	d	1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @(d:16,ERd,L)	0	1	7	0 1 1 1	6	E	0 rd	1 0 0 0	d	1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @(d:32,Rd,B)	7	8	0	rd 0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @(d:32,Rd,W)	7	8	0	rd 0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	2	0 0 0 0	0 0 0 0	
	ROTXL.B @(d:32,ERd,L)	7	8	0	rd 0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	2	0 0 0 0	0 0 0 0	
ROTXL.B @aa:8					7	F	a a a a	a a a a		1	2	0 0 0 0	0 0 0 0		
ROTXL.B @aa:16					6	A	0 0 0 1	1 0 0 0	a	1	2	0 0 0 0	0 0 0 0		
ROTXL.B @aa:32					6	A	0 0 1 1	1 0 0 0	a a	1	2	0 0 0 0	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部														
		15	8	7	0		15	8	7	0															
ROTXL	ROTXL.B #2,Rd																								
	ROTXL.B #2,@ERd				7	D	0	rd	0 0 0 0																
	ROTXL.B #2,@ERd+	0	1	7	0 1 0 0	C	0	rd	1 0 0 0																
	ROTXL.B #2,@ERd-	0	1	7	0 1 1 0	C	0	rd	1 0 0 0																
	ROTXL.B #2,@+ERd	0	1	7	0 1 0 1	C	0	rd	1 0 0 0																
	ROTXL.B #2,@-ERd	0	1	7	0 1 1 1	C	0	rd	1 0 0 0																
	ROTXL.B #2,@(d:2,ERd)	0	1	7	0 1 d d	C	0	rd	1 0 0 0																
	ROTXL.B #2,@(d:16,ERd)	0	1	7	0 1 0 0	E	0	rd	1 0 0 0	d															
	ROTXL.B #2,@(d:32,ERd)	7	8	0	rd 0 1 0 0	A	0	0 1 0	1 0 0 0	d d															
	ROTXL.B #2,@(d:16,Rd.B)	0	1	7	0 1 0 1	E	0	rd	1 0 0 0	d															
	ROTXL.B #2,@(d:16,Rd.W)	0	1	7	0 1 1 0	E	0	rd	1 0 0 0	d															
	ROTXL.B #2,@(d:16,ERd.L)	0	1	7	0 1 1 1	E	0	rd	1 0 0 0	d															
	ROTXL.B #2,@(d:32,Rd.B)	7	8	0	rd 0 1 0 1	A	0	0 1 0	1 0 0 0	d d															
	ROTXL.B #2,@(d:32,Rd.W)	7	8	0	rd 0 1 1 0	A	0	0 1 0	1 0 0 0	d d															
	ROTXL.B #2,@(d:32,ERd.L)	7	8	0	rd 0 1 1 1	A	0	0 1 0	1 0 0 0	d d															
	ROTXL.B #2,@aa:8				7	F	a a a a	a a a a																	
ROTXL.B #2,@aa:16				6	A	0 0 0 1	1 0 0 0	a																	
ROTXL.B #2,@aa:32				6	A	0 0 1 1	1 0 0 0	a a																	
ROTXL.W Rd																									
ROTXL.W @ERd				7	D	1	rd	0 0 0 0																	
ROTXL.W @ERd+	0	1	5	0 1 0 0	D	0	rd	1 0 0 0																	
ROTXL.W @ERd-	0	1	5	0 1 1 0	D	0	rd	1 0 0 0																	
ROTXL.W @+ERd	0	1	5	0 1 0 1	D	0	rd	1 0 0 0																	
ROTXL.W @-ERd	0	1	5	0 1 1 1	D	0	rd	1 0 0 0																	
ROTXL.W @(d:2,ERd)	0	1	5	0 1 d d	D	0	rd	1 0 0 0																	
ROTXL.W @(d:16,ERd)	0	1	5	0 1 0 0	F	0	rd	1 0 0 0	d																
ROTXL.W @(d:32,ERd)	7	8	0	rd 0 1 0 0	B	0	0 1 0	1 0 0 0	d d																
ROTXL.W @(d:16,Rd.B)	0	1	5	0 1 0 1	F	0	rd	1 0 0 0	d																
ROTXL.W @(d:16,Rd.W)	0	1	5	0 1 1 0	F	0	rd	1 0 0 0	d																
ROTXL.W @(d:16,ERd.L)	0	1	5	0 1 1 1	F	0	rd	1 0 0 0	d																
ROTXL.W @(d:32,Rd.B)	7	8	0	rd 0 1 0 1	B	0	0 1 0	1 0 0 0	d d																
ROTXL.W @(d:32,Rd.W)	7	8	0	rd 0 1 1 0	B	0	0 1 0	1 0 0 0	d d																
ROTXL.W @(d:32,ERd.L)	7	8	0	rd 0 1 1 1	B	0	0 1 0	1 0 0 0	d d																
ROTXL.W @aa:16				6	B	0 0 0 1	1 0 0 0	a																	
ROTXL.W @aa:32				6	B	0 0 1 1	1 0 0 0	a a																	
ROTXL.W #2,Rd																									

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
ROTXL	ROTXL #2, @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	2	0 1 1 1	0 0 0 0
	ROTXL #2, @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	2	0 1 1 1	0 0 0 0	
ROTXL #2, @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	2	0 1 1 1	0 0 0 0		
ROTXR	ROTXR.B Rd										1	3	0 0 0 0	rd	
	ROTXR.B @ERd					7	D	0	rd	0 0 0 0		1	3	0 0 0 0	0 0 0 0
	ROTXR.B @ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	3	0 0 0 0	0 0 0 0
	ROTXR.B @ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	3	0 0 0 0	0 0 0 0
	ROTXR.B @+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	3	0 0 0 0	0 0 0 0
	ROTXR.B @-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	3	0 0 0 0	0 0 0 0
	ROTXR.B @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	3	0 0 0 0	0 0 0 0
	ROTXR.B @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	3	0 0 0 0	0 0 0 0
	ROTXR.B @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	3	0 0 0 0	0 0 0 0
	ROTXR.B @(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	3	0 0 0 0	0 0 0 0
	ROTXR.B @(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	3	0 0 0 0	0 0 0 0
	ROTXR.B @(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	3	0 0 0 0	0 0 0 0
	ROTXR.B @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	3	0 0 0 0	0 0 0 0
	ROTXR.B @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	3	0 0 0 0	0 0 0 0
	ROTXR.B @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	3	0 0 0 0	0 0 0 0
	ROTXR.B @aa:8					7	F	a a a a	a a a a		1	3	0 0 0 0	0 0 0 0	
	ROTXR.B @aa:16					6	A	0 0 0 1	1 0 0 0	a	1	3	0 0 0 0	0 0 0 0	
	ROTXR.B @aa:32					6	A	0 0 1 1	1 0 0 0	a a	1	3	0 0 0 0	0 0 0 0	
	ROTXR.B #2,Rd										1	3	0 1 0 0	rd	
	ROTXR.B #2, @ERd					7	D	0	rd	0 0 0 0		1	3	0 1 0 0	0 0 0 0
ROTXR.B #2, @ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	3	0 1 0 0	0 0 0 0	
ROTXR.B #2, @ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	3	0 1 0 0	0 0 0 0	

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
ROTXR	ROTXR.B #2,@+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@aa:8					7	F	a a a a	a a a a			1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@aa:16					6	A	0 0 0 1	1 0 0 0	a		1	3	0 1 0 0	0 0 0 0	
	ROTXR.B #2,@aa:32					6	A	0 0 1 1	1 0 0 0	a a		1	3	0 1 0 0	0 0 0 0	
	ROTXR.W Rd											1	3	0 0 0 1	rd	
	ROTXR.W @ERd					7	D	1	rd	0 0 0 0		1	3	0 0 0 1	0 0 0 0	
	ROTXR.W @ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	3	0 0 0 1	0 0 0 0	
	ROTXR.W @ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	3	0 0 0 1	0 0 0 0	
	ROTXR.W @+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	3	0 0 0 1	0 0 0 0	
	ROTXR.W @-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	3	0 0 0 1	0 0 0 0	
	ROTXR.W @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	3	0 0 0 1	0 0 0 0	
	ROTXR.W @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	3	0 0 0 1	0 0 0 0	
	ROTXR.W @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 0 0 1	0 0 0 0	
ROTXR.W @(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	3	0 0 0 1	0 0 0 0		
ROTXR.W @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	3	0 0 0 1	0 0 0 0		
ROTXR.W @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	3	0 0 0 1	0 0 0 0		
ROTXR.W @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 0 0 1	0 0 0 0		
ROTXR.W @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 0 0 1	0 0 0 0		
ROTXR.W @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 0 0 1	0 0 0 0		
ROTXR.W @aa:16					6	B	0 0 0 1	1 0 0 0	a		1	3	0 0 0 1	0 0 0 0		
ROTXR.W @aa:32					6	B	0 0 1 1	1 0 0 0	a a		1	3	0 0 0 1	0 0 0 0		
ROTXR.W #2,Rd											1	3	0 1 0 1	rd		
ROTXR.W #2,@ERd					7	D	1	rd	0 0 0 0		1	3	0 1 0 1	0 0 0 0		
ROTXR.W #2,@ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	3	0 1 0 1	0 0 0 0		
ROTXR.W #2,@ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	3	0 1 0 1	0 0 0 0		
ROTXR.W #2,@+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	3	0 1 0 1	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
ROTXR	ROTXR.W #2, @-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @aa:16					6	B	0 0 0 1	1 0 0 0	a		1	3	0 1 0 1	0 0 0 0
	ROTXR.W #2, @aa:32					6	B	0 0 1 1	1 0 0 0	a a		1	3	0 1 0 1	0 0 0 0
	ROTXR.L ERd											1	3	0 0 1 1	0 0 1 rd
	ROTXR.L @ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	3	0 0 1 1	0 0 0 0
	ROTXR.L @ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	3	0 0 1 1	0 0 0 0
	ROTXR.L @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	3	0 0 1 1	0 0 0 0
	ROTXR.L @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	3	0 0 1 1	0 0 0 0
	ROTXR.L @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	3	0 0 1 1	0 0 0 0
	ROTXR.L @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	3	0 0 1 1	0 0 0 0
	ROTXR.L @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	3	0 0 1 1	0 0 0 0
ROTXR.L @(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 0 1 1	0 0 0 0	
ROTXR.L @(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	3	0 0 1 1	0 0 0 0	
ROTXR.L @(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	3	0 0 1 1	0 0 0 0	
ROTXR.L @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	3	0 0 1 1	0 0 0 0	
ROTXR.L @(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 0 1 1	0 0 0 0	
ROTXR.L @(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 0 1 1	0 0 0 0	
ROTXR.L @(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 0 1 1	0 0 0 0	
ROTXR.L @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a		1	3	0 0 1 1	0 0 0 0	
ROTXR.L @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a		1	3	0 0 1 1	0 0 0 0	
ROTXR.L #2,ERd											1	3	0 1 1 1	0 0 1 rd	
ROTXR.L #2, @ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	3	0 1 1 1	0 0 0 0	
ROTXR.L #2, @ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	3	0 1 1 1	0 0 0 0	
ROTXR.L #2, @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	3	0 1 1 1	0 0 0 0	
ROTXR.L #2, @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	3	0 1 1 1	0 0 0 0	
ROTXR.L #2, @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	3	0 1 1 1	0 0 0 0	
ROTXR.L #2, @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	3	0 1 1 1	0 0 0 0	

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
ROTXR	ROTXR.L #2, @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	3	0 1 1 1	0 0 0 0	
	ROTXR.L #2, @(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 1 1 1	0 0 0 0	
	ROTXR.L #2, @(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	3	0 1 1 1	0 0 0 0	
	ROTXR.L #2, @(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	3	0 1 1 1	0 0 0 0	
	ROTXR.L #2, @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	3	0 1 1 1	0 0 0 0	
	ROTXR.L #2, @(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 1 1 1	0 0 0 0	
	ROTXR.L #2, @(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 1 1 1	0 0 0 0	
	ROTXR.L #2, @(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	3	0 1 1 1	0 0 0 0	
	ROTXR.L #2, @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	3	0 1 1 1	0 0 0 0		
ROTXR.L #2, @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	3	0 1 1 1	0 0 0 0			
RTE	RTE											5	6	0 1 1 1	0 0 0 0	
RTE/L	RTE/L ERn											5	6	0 0 0 0	0 m	
	RTE/L (ERn-ERn+1)											5	6	0 0 0 1	0 m+1	
	RTE/L (ERn-ERn+2)											5	6	0 0 1 0	0 m+2	
	RTE/L (ERn-ERn+3)											5	6	0 0 1 1	0 m+3	
RTS	RTS											5	4	0 1 1 1	0 0 0 0	
RTS/L	RTS/L ERn											5	4	0 0 0 0	0 m	
	RTS/L (ERn-ERn+1)											5	4	0 0 0 1	0 m+1	
	RTS/L (ERn-ERn+2)											5	4	0 0 1 0	0 m+2	
	RTS/L (ERn-ERn+3)											5	4	0 0 1 1	0 m+3	
SHAL	SHAL.B Rd											1	0	1 0 0 0	rd	
	SHAL.B @ERd											7	D	0	rd	0 0 0 0
	SHAL.B @ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	0	1 0 0 0	0 0 0 0	
	SHAL.B @ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	0	1 0 0 0	0 0 0 0	
	SHAL.B @+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	0	1 0 0 0	0 0 0 0	
	SHAL.B @ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	0	1 0 0 0	0 0 0 0	
	SHAL.B @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	0	1 0 0 0	0 0 0 0	
	SHAL.B @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	0	1 0 0 0	0 0 0 0	
	SHAL.B @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	0	1 0 0 0	0 0 0 0	
	SHAL.B @(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	0	1 0 0 0	0 0 0 0	
	SHAL.B @(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	0	1 0 0 0	0 0 0 0	
	SHAL.B @(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	0	1 0 0 0	0 0 0 0	
	SHAL.B @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	0	1 0 0 0	0 0 0 0	
	SHAL.B @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	0	1 0 0 0	0 0 0 0	
SHAL.B @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	0	1 0 0 0	0 0 0 0		
SHAL.B @aa:8											7	F	a a a a	a a a a		

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部																				
		15	8	7	0				15	8	7	0		15	8	7	0																
SHAL	SHALB @aa:16					6	A	0	0	0	0	1	1	0	0	0	0	a		1	0	1	0	0	0	0	0	0	0	0			
	SHALB @aa:32					6	A	0	0	0	1	1	1	0	0	0	0	a	a	1	0	1	0	0	0	0	0	0	0	0	0		
	SHALB #2.Rd																			1	0	1	1	0	0		rd						
	SHALB #2.@ERd					7	D	0	rd	0	0	0	0							1	0	1	1	0	0		0	0	0	0	0		
	SHALB #2.@ERd+	0	1	7	0	1	0	0	6	C	0	rd	1	0	0	0				1	0	1	1	0	0		0	0	0	0	0		
	SHALB #2.@ERd-	0	1	7	0	1	1	0	6	C	0	rd	1	0	0	0				1	0	1	1	0	0		0	0	0	0	0		
	SHALB #2.@+ERd	0	1	7	0	1	0	1	6	C	0	rd	1	0	0	0				1	0	1	1	0	0		0	0	0	0	0		
	SHALB #2.@-ERd	0	1	7	0	1	1	1	6	C	0	rd	1	0	0	0				1	0	1	1	0	0		0	0	0	0	0		
	SHALB #2.@(d:2,ERd)	0	1	7	0	1	d	d	6	8	0	rd	1	0	0	0				1	0	1	1	0	0		0	0	0	0	0		
	SHALB #2.@(d:16,ERd)	0	1	7	0	1	0	0	6	E	0	rd	1	0	0	0	d			1	0	1	1	0	0		0	0	0	0	0		
	SHALB #2.@(d:32,ERd)	7	8	0	rd	0	1	0	0	6	A	0	0	1	0	1	0	0	0	d	d	1	0	1	1	0	0	0	0	0	0	0	
	SHALB #2.@(d:16,Rd.B)	0	1	7	0	1	0	1	6	E	0	rd	1	0	0	0	d			1	0	1	1	0	0		0	0	0	0	0		
	SHALB #2.@(d:16,Rd.W)	0	1	7	0	1	1	0	6	E	0	rd	1	0	0	0	d			1	0	1	1	0	0		0	0	0	0	0		
	SHALB #2.@(d:16,ERd.L)	0	1	7	0	1	1	1	6	E	0	rd	1	0	0	0	d			1	0	1	1	0	0		0	0	0	0	0		
	SHALB #2.@(d:32,Rd.B)	7	8	0	rd	0	1	0	1	6	A	0	0	1	0	1	0	0	0	d	d	1	0	1	1	0	0	0	0	0	0	0	
	SHALB #2.@(d:32,Rd.W)	7	8	0	rd	0	1	1	0	6	A	0	0	1	0	1	0	0	0	d	d	1	0	1	1	0	0	0	0	0	0	0	
	SHALB #2.@(d:32,ERd.L)	7	8	0	rd	0	1	1	1	6	A	0	0	1	0	1	0	0	0	d	d	1	0	1	1	0	0	0	0	0	0	0	
	SHALB #2.@aa:8					7	F	a	a	a	a	a	a	a	a	a	a				1	0	1	1	0	0		0	0	0	0	0	
	SHALB #2.@aa:16					6	A	0	0	0	1	1	0	0	0	0	0	a			1	0	1	1	0	0		0	0	0	0	0	
	SHALB #2.@aa:32					6	A	0	0	1	1	1	0	0	0	0	a	a			1	0	1	1	0	0		0	0	0	0	0	
	SHALW Rd																			1	0	1	0	0	1		rd						
	SHALW @ERd					7	D	1	rd	0	0	0	0							1	0	1	0	0	1		0	0	0	0	0		
	SHALW @ERd+	0	1	5	0	1	0	0	6	D	0	rd	1	0	0	0				1	0	1	0	0	1		0	0	0	0	0		
	SHALW @ERd-	0	1	5	0	1	1	0	6	D	0	rd	1	0	0	0				1	0	1	0	0	1		0	0	0	0	0		
	SHALW @+ERd	0	1	5	0	1	0	1	6	D	0	rd	1	0	0	0				1	0	1	0	0	1		0	0	0	0	0		
	SHALW @-ERd	0	1	5	0	1	1	1	6	D	0	rd	1	0	0	0				1	0	1	0	0	1		0	0	0	0	0		
	SHALW @(d:2,ERd)	0	1	5	0	1	d	d	6	9	0	rd	1	0	0	0				1	0	1	0	0	1		0	0	0	0	0		
SHALW @(d:16,ERd)	0	1	5	0	1	0	0	6	F	0	rd	1	0	0	0	d			1	0	1	0	0	1		0	0	0	0	0			
SHALW @(d:32,ERd)	7	8	0	rd	0	1	0	0	6	B	0	0	1	0	1	0	0	0	d	d	1	0	1	0	0		0	0	0	0	0		
SHALW @(d:16,Rd.B)	0	1	5	0	1	0	1	6	F	0	rd	1	0	0	0	d			1	0	1	0	0	1		0	0	0	0	0			
SHALW @(d:16,Rd.W)	0	1	5	0	1	1	0	6	F	0	rd	1	0	0	0	d			1	0	1	0	0	1		0	0	0	0	0			
SHALW @(d:16,ERd.L)	0	1	5	0	1	1	1	6	F	0	rd	1	0	0	0	d			1	0	1	0	0	1		0	0	0	0	0			
SHALW @(d:32,Rd.B)	7	8	0	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0	d	d	1	0	1	0	0		0	0	0	0	0		
SHALW @(d:32,Rd.W)	7	8	0	rd	0	1	1	0	6	B	0	0	1	0	1	0	0	0	d	d	1	0	1	0	0		0	0	0	0	0		
SHALW @(d:32,ERd.L)	7	8	0	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0	d	d	1	0	1	0	0		0	0	0	0	0		
SHALW @aa:16					6	B	0	0	0	1	1	0	0	0	0	a			1	0	1	0	0	1		0	0	0	0	0			

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部					
		15	8	7	0	15	8	7	0		15	8	7	0						
SHAL	SHALW @aa:32					6	B	0	0	1	1	1	0	0	0	0	0	0	0	
	SHALW #2,Rd											1	0	1	1	0	1	rd		
	SHALW #2,@ERd					7	D	1	rd	0	0	0	0							
	SHALW #2,@ERd+	0	1	5	0	1	0	0	6	D	0	rd	1	0	0	0	0			
	SHALW #2,@ERd-	0	1	5	0	1	1	0	6	D	0	rd	1	0	0	0	0			
	SHALW #2,@+ERd	0	1	5	0	1	0	1	6	D	0	rd	1	0	0	0	0			
	SHALW #2,@-ERd	0	1	5	0	1	1	1	6	D	0	rd	1	0	0	0	0			
	SHALW #2,@(d:2,ERd)	0	1	5	0	1	d	d	6	9	0	rd	1	0	0	0	0			
	SHALW #2,@(d:16,ERd)	0	1	5	0	1	0	0	6	F	0	rd	1	0	0	0	d			
	SHALW #2,@(d:32,ERd)	7	8	0	rd	0	1	0	0	6	B	0	0	1	0	1	0	0	0	
	SHALW #2,@(d:16,Rd.B)	0	1	5	0	1	0	1	6	F	0	rd	1	0	0	0	d			
	SHALW #2,@(d:16,Rd.W)	0	1	5	0	1	1	0	6	F	0	rd	1	0	0	0	d			
	SHALW #2,@(d:16,ERd.L)	0	1	5	0	1	1	1	6	F	0	rd	1	0	0	0	d			
	SHALW #2,@(d:32,Rd.B)	7	8	0	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0	
	SHALW #2,@(d:32,Rd.W)	7	8	0	rd	0	1	1	0	6	B	0	0	1	0	1	0	0	0	
	SHALW #2,@(d:32,ERd.L)	7	8	0	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0	
	SHALW #2,@aa:16					6	B	0	0	0	1	1	0	0	0	a				
	SHALW #2,@aa:32					6	B	0	0	1	1	1	0	0	0	a	a			
	SHALL ERd												1	0	1	0	1	1	0	rd
	SHALL @ERd	0	1	0	0	1	0	0	6	9	0	rd	1	0	0	0				
SHALL @ERd+	0	1	0	0	1	0	0	6	D	0	rd	1	0	0	0					
SHALL @ERd-	0	1	0	0	1	1	0	6	D	0	rd	1	0	0	0					
SHALL @+ERd	0	1	0	0	1	0	1	6	D	0	rd	1	0	0	0					
SHALL @-ERd	0	1	0	0	1	1	1	6	D	0	rd	1	0	0	0					
SHALL @(d:2,ERd)	0	1	0	0	1	d	d	6	9	0	rd	1	0	0	0					
SHALL @(d:16,ERd)	0	1	0	0	1	0	0	6	F	0	rd	1	0	0	0	d				
SHALL @(d:32,ERd)	7	8	1	rd	0	1	0	0	6	B	0	0	1	0	1	0	0	0		
SHALL @(d:16,Rd.B)	0	1	0	0	1	0	1	6	F	0	rd	1	0	0	0	d				
SHALL @(d:16,Rd.W)	0	1	0	0	1	1	0	6	F	0	rd	1	0	0	0	d				
SHALL @(d:16,ERd.L)	0	1	0	0	1	1	1	6	F	0	rd	1	0	0	0	d				
SHALL @(d:32,Rd.B)	7	8	1	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0		
SHALL @(d:32,Rd.W)	7	8	1	rd	0	1	1	0	6	B	0	0	1	0	1	0	0	0		
SHALL @(d:32,ERd.L)	7	8	1	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0		
SHALL @aa:16	0	1	0	0	1	0	0	6	B	0	0	0	0	1	0	0	0	0		
SHALL @aa:32	0	1	0	0	1	0	0	6	B	0	0	1	0	1	0	0	0	0		
SHALL #2,ERd												1	0	1	1	1	0	rd		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
SHAL	SHALL #2, @ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	0	1 1 1 1	0 0 0 0
	SHALL #2, @ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	0	1 1 1 1	0 0 0 0
	SHALL #2, @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	0	1 1 1 1	0 0 0 0
	SHALL #2, @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	0	1 1 1 1	0 0 0 0
	SHALL #2, @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	0	1 1 1 1	0 0 0 0
	SHALL #2, @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	0	1 1 1 1	0 0 0 0
	SHALL #2, @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	0	1 1 1 1	0 0 0 0
	SHALL #2, @(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	1 1 1 1	0 0 0 0
	SHALL #2, @(d:16,Rd,B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	0	1 1 1 1	0 0 0 0
	SHALL #2, @(d:16,Rd,W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	0	1 1 1 1	0 0 0 0
	SHALL #2, @(d:16,ERd,L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	0	1 1 1 1	0 0 0 0
	SHALL #2, @(d:32,Rd,B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	1 1 1 1	0 0 0 0
	SHALL #2, @(d:32,Rd,W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	1 1 1 1	0 0 0 0
	SHALL #2, @(d:32,ERd,L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	1 1 1 1	0 0 0 0
	SHALL #2, @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	0	1 1 1 1	0 0 0 0	
SHALL #2, @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	0	1 1 1 1	0 0 0 0		
SHAR	SHAR.B Rd											1	1	1 0 0 0	rd
	SHAR.B @ERd					7	D	0	rd	0 0 0 0		1	1	1 0 0 0	0 0 0 0
	SHAR.B @ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	1	1 0 0 0	0 0 0 0
	SHAR.B @ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	1	1 0 0 0	0 0 0 0
	SHAR.B @+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	1	1 0 0 0	0 0 0 0
	SHAR.B @-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	1	1 0 0 0	0 0 0 0
	SHAR.B @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	1	1 0 0 0	0 0 0 0
	SHAR.B @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	1	1 0 0 0	0 0 0 0
	SHAR.B @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 0 0 0	0 0 0 0
	SHAR.B @(d:16,Rd,B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	1	1 0 0 0	0 0 0 0
	SHAR.B @(d:16,Rd,W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	1	1 0 0 0	0 0 0 0
	SHAR.B @(d:16,ERd,L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	1	1 0 0 0	0 0 0 0
	SHAR.B @(d:32,Rd,B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 0 0 0	0 0 0 0
	SHAR.B @(d:32,Rd,W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 0 0 0	0 0 0 0
	SHAR.B @(d:32,ERd,L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 0 0 0	0 0 0 0
	SHAR.B @aa:8					7	F	a a a a	a a a a		1	a	1	1 0 0 0	0 0 0 0
	SHAR.B @aa:16					6	A	0 0 0 1	1 0 0 0	a	1	1	1 0 0 0	0 0 0 0	
	SHAR.B @aa:32					6	A	0 0 1 1	1 0 0 0	a a	1	1	1 0 0 0	0 0 0 0	
	SHAR.B #2,Rd											1	1	1 1 0 0	rd
	SHAR.B #2, @ERd					7	D	0	rd	0 0 0 0		1	1	1 1 0 0	0 0 0 0

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
SHAR	SHAR.B #2,@ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@aa:8					7	F	a a a a	a a a a			1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@aa:16					6	A	0 0 0 1	1 0 0 0	a		1	1	1 1 0 0	0 0 0 0
	SHAR.B #2,@aa:32					6	A	0 0 1 1	1 0 0 0	a a		1	1	1 1 0 0	0 0 0 0
	SHAR.W Rd											1	1	1 0 0 1	rd
	SHAR.W @ERd					7	D	1	rd	0 0 0 0		1	1	1 0 0 1	0 0 0 0
	SHAR.W @ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	1 0 0 1	0 0 0 0
	SHAR.W @ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	1 0 0 1	0 0 0 0
	SHAR.W @+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	1 0 0 1	0 0 0 0
	SHAR.W @-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	1 0 0 1	0 0 0 0
	SHAR.W @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	1	1 0 0 1	0 0 0 0
SHAR.W @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	1 0 0 1	0 0 0 0	
SHAR.W @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 0 0 1	0 0 0 0	
SHAR.W @(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	1 0 0 1	0 0 0 0	
SHAR.W @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	1 0 0 1	0 0 0 0	
SHAR.W @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	1 0 0 1	0 0 0 0	
SHAR.W @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 0 0 1	0 0 0 0	
SHAR.W @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 0 0 1	0 0 0 0	
SHAR.W @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 0 0 1	0 0 0 0	
SHAR.W @aa:16					6	B	0 0 0 1	1 0 0 0	a		1	1	1 0 0 1	0 0 0 0	
SHAR.W @aa:32					6	B	0 0 1 1	1 0 0 0	a a		1	1	1 0 0 1	0 0 0 0	
SHAR.W #2,Rd											1	1	1 1 0 1	rd	
SHAR.W #2,@ERd					7	D	1	rd	0 0 0 0		1	1	1 1 0 1	0 0 0 0	
SHAR.W #2,@ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	1 1 0 1	0 0 0 0	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SHAR	SHAR.W #2,@ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 0 1	0 0 0 0	
	SHAR.W #2,@aa:16					6	B	0 0 0 1	1 0 0 0	a	1	1	1 1 0 1	0 0 0 0		
	SHAR.W #2,@aa:32					6	B	0 0 1 1	1 0 0 0	a a	1	1	1 1 0 1	0 0 0 0		
	SHAR.L ERd											1	1	1 0 1 1	0 rd	
	SHAR.L @ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	1	1 0 1 1	0 0 0 0	
	SHAR.L @ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	1 0 1 1	0 0 0 0	
	SHAR.L @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	1 0 1 1	0 0 0 0	
	SHAR.L @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	1 0 1 1	0 0 0 0	
	SHAR.L @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	1 0 1 1	0 0 0 0	
	SHAR.L @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	1	1 0 1 1	0 0 0 0	
	SHAR.L @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	1 0 1 1	0 0 0 0	
	SHAR.L @(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 0 1 1	0 0 0 0	
	SHAR.L @(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	1 0 1 1	0 0 0 0	
	SHAR.L @(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	1 0 1 1	0 0 0 0	
	SHAR.L @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	1 0 1 1	0 0 0 0	
	SHAR.L @(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 0 1 1	0 0 0 0	
	SHAR.L @(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 0 1 1	0 0 0 0	
	SHAR.L @(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 0 1 1	0 0 0 0	
	SHAR.L @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	1	1 0 1 1	0 0 0 0		
	SHAR.L @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	1	1 0 1 1	0 0 0 0		
	SHAR.L #2,ERd											1	1	1 1 1 1	0 rd	
SHAR.L #2,@ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	1	1 1 1 1	0 0 0 0		
SHAR.L #2,@ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	1 1 1 1	0 0 0 0		
SHAR.L #2,@ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	1 1 1 1	0 0 0 0		
SHAR.L #2,@+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	1 1 1 1	0 0 0 0		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
SHAR	SHAR.L #2,@-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	1 1 1 1	0 0 0 0
	SHAR.L #2,@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	1	1 1 1 1	0 0 0 0
	SHAR.L #2,@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	1 1 1 1	0 0 0 0
	SHAR.L #2,@(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 1 1	0 0 0 0
	SHAR.L #2,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	1 1 1 1	0 0 0 0
	SHAR.L #2,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	1 1 1 1	0 0 0 0
	SHAR.L #2,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	1 1 1 1	0 0 0 0
	SHAR.L #2,@(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 1 1	0 0 0 0
	SHAR.L #2,@(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 1 1	0 0 0 0
	SHAR.L #2,@(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 1 1	0 0 0 0
	SHAR.L #2,@aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	1	1 1 1 1	0 0 0 0	
SHAR.L #2,@aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	1	1 1 1 1	0 0 0 0		
SHLL	SHLL.B #xx:5,Rd					0	3	1 0 0 x	x x x x		1	0	0 0 0 0	rd	
	SHLL.B Rn,Rd					7	8	m	1 0 0 0		1	0	0 0 0 0	rd	
	SHLL.B Rd										1	0	0 0 0 0	rd	
	SHLL.B @ERd					7	D	0	rd	0 0 0 0		1	0	0 0 0 0	0 0 0 0
	SHLL.B @ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	0	0 0 0 0	0 0 0 0
	SHLL.B @ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	0	0 0 0 0	0 0 0 0
	SHLL.B @+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	0	0 0 0 0	0 0 0 0
	SHLL.B @-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	0	0 0 0 0	0 0 0 0
	SHLL.B @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	0	0 0 0 0	0 0 0 0
	SHLL.B @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	0	0 0 0 0	0 0 0 0
	SHLL.B @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	0	0 0 0 0	0 0 0 0
	SHLL.B @(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	0	0 0 0 0	0 0 0 0
	SHLL.B @(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	0	0 0 0 0	0 0 0 0
	SHLL.B @(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	0	0 0 0 0	0 0 0 0
	SHLL.B @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	0	0 0 0 0	0 0 0 0
	SHLL.B @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	0	0 0 0 0	0 0 0 0
	SHLL.B @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	0	0 0 0 0	0 0 0 0
	SHLL.B @aa:8					7	F	a a a a	a a a a		1	0	0 0 0 0	0 0 0 0	
	SHLL.B @aa:16					6	A	0 0 0 1	1 0 0 0	a	1	0	0 0 0 0	0 0 0 0	
	SHLL.B @aa:32					6	A	0 0 1 1	1 0 0 0	a a	1	0	0 0 0 0	0 0 0 0	
	SHLL.B #2,Rd											1	0	0 1 0 0	rd
SHLL.B #2,@ERd					7	D	0	rd	0 0 0 0		1	0	0 1 0 0	0 0 0 0	
SHLL.B #2,@ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	0	0 1 0 0	0 0 0 0	
SHLL.B #2,@ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	0	0 1 0 0	0 0 0 0	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SHLL	SHLLB #2, @+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @aa:8					7	F	a a a a	a a a a a			1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @aa:16					6	A	0 0 0 1	1 0 0 0	a		1	0	0 1 0 0	0 0 0 0	
	SHLLB #2, @aa:32					6	A	0 0 1 1	1 0 0 0	a a		1	0	0 1 0 0	0 0 0 0	
	SHLLB #4, Rd											1	0	1 0 1 0	rd	
	SHLLB #4, @ERd					7	D	0	rd	0 0 0 0		1	0	1 0 1 0	0 0 0 0	
	SHLLB #4, @ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	0	1 0 1 0	0 0 0 0	
	SHLLB #4, @ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	0	1 0 1 0	0 0 0 0	
	SHLLB #4, @+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	0	1 0 1 0	0 0 0 0	
	SHLLB #4, @-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	0	1 0 1 0	0 0 0 0	
SHLLB #4, @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @aa:8					7	F	a a a a	a a a a a			1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @aa:16					6	A	0 0 0 1	1 0 0 0	a		1	0	1 0 1 0	0 0 0 0		
SHLLB #4, @aa:32					6	A	0 0 1 1	1 0 0 0	a a		1	0	1 0 1 0	0 0 0 0		
SHLLW #xx:5, Rd					0	3	1 0 0 x	x x x x x			1	0	0 0 0 1	rd		
SHLLW Rn, Rd					7	8	m	1 0 0 0			1	0	0 0 0 1	rd		
SHLLW Rd											1	0	0 0 0 1	rd		
SHLLW @ERd					7	D	1	rd	0 0 0 0		1	0	0 0 0 1	0 0 0 0		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SHLL	SHLLW @ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	0	0 0 0 1	0 0 0 0	
	SHLLW @ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	0	0 0 0 1	0 0 0 0	
	SHLLW @+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	0	0 0 0 1	0 0 0 0	
	SHLLW @-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	0	0 0 0 1	0 0 0 0	
	SHLLW @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	0	0 0 0 1	0 0 0 0	
	SHLLW @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	0	0 0 0 1	0 0 0 0	
	SHLLW @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 0 1	0 0 0 0	
	SHLLW @(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	0	0 0 0 1	0 0 0 0	
	SHLLW @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	0	0 0 0 1	0 0 0 0	
	SHLLW @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	0	0 0 0 1	0 0 0 0	
	SHLLW @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 0 1	0 0 0 0	
	SHLLW @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 0 1	0 0 0 0	
	SHLLW @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 0 1	0 0 0 0	
	SHLLW @aa:16					6	B	0 0 0 1	1 0 0 0	a	1	0	0 0 0 1	0 0 0 0		
	SHLLW @aa:32					6	B	0 0 1 1	1 0 0 0	a a	1	0	0 0 0 1	0 0 0 0		
	SHLLW #2,Rd											1	0	0 1 0 1	rd	
	SHLLW #2,@ERd					7	D	1	rd	0 0 0 0		1	0	0 1 0 1	0 0 0 0	
	SHLLW #2,@ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	0	0 1 0 1	0 0 0 0	
	SHLLW #2,@ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	0	0 1 0 1	0 0 0 0	
	SHLLW #2,@+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	0	0 1 0 1	0 0 0 0	
	SHLLW #2,@-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	0	0 1 0 1	0 0 0 0	
	SHLLW #2,@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	0	0 1 0 1	0 0 0 0	
	SHLLW #2,@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	0	0 1 0 1	0 0 0 0	
	SHLLW #2,@(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 0 1	0 0 0 0	
	SHLLW #2,@(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	0	0 1 0 1	0 0 0 0	
	SHLLW #2,@(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	0	0 1 0 1	0 0 0 0	
SHLLW #2,@(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	0	0 1 0 1	0 0 0 0		
SHLLW #2,@(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 0 1	0 0 0 0		
SHLLW #2,@(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 0 1	0 0 0 0		
SHLLW #2,@(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 0 1	0 0 0 0		
SHLLW #2,@aa:16					6	B	0 0 0 1	1 0 0 0	a	1	0	0 1 0 1	0 0 0 0			
SHLLW #2,@aa:32					6	B	0 0 1 1	1 0 0 0	a a	1	0	0 1 0 1	0 0 0 0			
SHLLW #4,Rd											1	0	0 0 1 0	rd		
SHLLW #4,@ERd					7	D	1	rd	0 0 0 0		1	0	0 0 1 0	0 0 0 0		
SHLLW #4,@ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	0	0 0 1 0	0 0 0 0		
SHLLW #4,@ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	0	0 0 1 0	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SHLL	SHLLW #4,@+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@aa:16					6	B	0 0 0 1	1 0 0 0	a		1	0	0 0 1 0	0 0 0 0	
	SHLLW #4,@aa:32					6	B	0 0 1 1	1 0 0 0	a a		1	0	0 0 1 0	0 0 0 0	
	SHLLW #8,Rd											1	0	0 1 1 0	rd	
	SHLLW #8,@ERd					7	D	1	rd	0 0 0 0		1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@aa:16					6	B	0 0 0 1	1 0 0 0	a		1	0	0 1 1 0	0 0 0 0	
	SHLLW #8,@aa:32					6	B	0 0 1 1	1 0 0 0	a a		1	0	0 1 1 0	0 0 0 0	
	SHLLL #xx:5,ERd					0	3	1 0 0 x	x x x x			1	0	0 0 1 1	0 rd	
	SHLLL Rn,ERd					7	8	m	1 0 0 0			1	0	0 0 1 1	0 rd	
SHLLL ERd											1	0	0 0 1 1	0 rd		
SHLLL @ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	0	0 0 1 1	0 0 0 0		
SHLLL @ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	0	0 0 1 1	0 0 0 0		
SHLLL @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	0	0 0 1 1	0 0 0 0		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SHLL	SHLLL @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	0	0 0 1 1	0 0 0 0	
	SHLLL @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	0	0 0 1 1	0 0 0 0	
	SHLLL @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	0	0 0 1 1	0 0 0 0	
	SHLLL @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 1	0 0 0 0	
	SHLLL @(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 1	0 0 0 0	
	SHLLL @(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 1	0 0 0 0	
	SHLLL @(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 1	0 0 0 0	
	SHLLL @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 1	0 0 0 0	
	SHLLL @(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 1	0 0 0 0	
	SHLLL @(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 1	0 0 0 0	
	SHLLL @(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 1	0 0 0 0	
	SHLLL @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	0	0 0 1 1	0 0 0 0		
	SHLLL @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	0	0 0 1 1	0 0 0 0		
	SHLLL #2,ERd											1	0	0 1 1 1	0 rd	
	SHLLL #2,@ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 1	0 0 0 0	
	SHLLL #2,@aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	0	0 1 1 1	0 0 0 0		
	SHLLL #2,@aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	0	0 1 1 1	0 0 0 0		
	SHLLL #4,ERd											1	0	0 0 1 1	1 rd	
	SHLLL #4,@ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	0	0 0 1 1	1 0 0 0	
SHLLL #4,@ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	0	0 0 1 1	1 0 0 0		
SHLLL #4,@ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	0	0 0 1 1	1 0 0 0		
SHLLL #4,@+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	0	0 0 1 1	1 0 0 0		
SHLLL #4,@-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	0	0 0 1 1	1 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SHLL	SHLLL #4, @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	0	0 0 1 1	1 0 0 0	
	SHLLL #4, @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 1	1 0 0 0	
	SHLLL #4, @(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 1	1 0 0 0	
	SHLLL #4, @(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 1	1 0 0 0	
	SHLLL #4, @(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 1	1 0 0 0	
	SHLLL #4, @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	0	0 0 1 1	1 0 0 0	
	SHLLL #4, @(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 1	1 0 0 0	
	SHLLL #4, @(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 1	1 0 0 0	
	SHLLL #4, @(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 0 1 1	1 0 0 0	
	SHLLL #4, @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a		1	0	0 0 1 1	1 0 0 0	
	SHLLL #4, @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a		1	0	0 0 1 1	1 0 0 0	
	SHLLL #8, ERd												1	0	0 1 1 1	1 1 rd
	SHLLL #8, @ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a		1	0	0 1 1 1	1 0 0 0	
	SHLLL #8, @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a		1	0	0 1 1 1	1 0 0 0	
	SHLLL #16, ERd												1	0	1 1 1 1	1 1 rd
	SHLLL #16, @ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	0	1 1 1 1	1 0 0 0	
	SHLLL #16, @ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	0	1 1 1 1	1 0 0 0	
	SHLLL #16, @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	0	1 1 1 1	1 0 0 0	
SHLLL #16, @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	0	1 1 1 1	1 0 0 0		
SHLLL #16, @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	0	1 1 1 1	1 0 0 0		
SHLLL #16, @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	0	1 1 1 1	1 0 0 0		
SHLLL #16, @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	0	1 1 1 1	1 0 0 0		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部																		
		15	8	7	0	15	8	7	0		15	8	7	0																			
SHLL	SHLLL #16, @(d:32,ERd)	7	8	1	rd	0	1	0	0	6	B	0	0	1	0	1	0	0	0	d	d	1	0	1	1	1	1	1	0	0	0	0	
	SHLLL #16, @(d:16,Rd.B)	0	1	0	0	1	0	1	0	6	F	0	rd	1	0	0	0	0	0	d		1	0	1	1	1	1	1	0	0	0	0	
	SHLLL #16, @(d:16,Rd.W)	0	1	0	0	1	1	0	0	6	F	0	rd	1	0	0	0	0	0	d		1	0	1	1	1	1	1	0	0	0	0	
	SHLLL #16, @(d:16,ERd.L)	0	1	0	0	1	1	1	0	6	F	0	rd	1	0	0	0	0	0	d		1	0	1	1	1	1	1	0	0	0	0	
	SHLLL #16, @(d:32,Rd.B)	7	8	1	rd	0	1	0	1	6	B	0	0	1	0	1	0	0	0	d	d	1	0	1	1	1	1	1	0	0	0	0	
	SHLLL #16, @(d:32,Rd.W)	7	8	1	rd	0	1	1	0	6	B	0	0	1	0	1	0	0	0	d	d	1	0	1	1	1	1	1	0	0	0	0	
	SHLLL #16, @(d:32,ERd.L)	7	8	1	rd	0	1	1	1	6	B	0	0	1	0	1	0	0	0	d	d	1	0	1	1	1	1	1	0	0	0	0	
	SHLLL #16, @aa:16	0	1	0	0	1	0	0	0	6	B	0	0	0	0	1	0	0	0	a		1	0	1	1	1	1	1	0	0	0	0	
SHLLL #16, @aa:32	0	1	0	0	1	0	0	0	6	B	0	0	1	0	1	0	0	0	a	a	1	0	1	1	1	1	1	0	0	0	0		
SHLR	SHLR.B #xx:5,Rd									0	3	1	0	0	x	x	x	x			1	1	0	0	0	0	0	rd					
	SHLR.B #n,Rd									7	8	m	1	0	0	0	0	0			1	1	0	0	0	0	rd						
	SHLR.B Rd																				1	1	0	0	0	0	rd						
	SHLR.B @ERd								7	D	0	rd	0	0	0	0	0	0			1	1	0	0	0	0	0	0	0	0	0	0	
	SHLR.B @ERd+	0	1	7	0	1	0	0	6	C	0	rd	1	0	0	0	0	0			1	1	0	0	0	0	0	0	0	0	0	0	
	SHLR.B @ERd-	0	1	7	0	1	1	0	6	C	0	rd	1	0	0	0	0	0			1	1	0	0	0	0	0	0	0	0	0	0	
	SHLR.B @+ERd	0	1	7	0	1	0	1	6	C	0	rd	1	0	0	0	0	0			1	1	0	0	0	0	0	0	0	0	0	0	
	SHLR.B @-ERd	0	1	7	0	1	1	1	6	C	0	rd	1	0	0	0	0	0			1	1	0	0	0	0	0	0	0	0	0	0	
	SHLR.B @(d:2,ERd)	0	1	7	0	1	d	d	6	8	0	rd	1	0	0	0	0	0			1	1	0	0	0	0	0	0	0	0	0	0	
	SHLR.B @(d:16,ERd)	0	1	7	0	1	0	0	6	E	0	rd	1	0	0	0	0	0	d		1	1	0	0	0	0	0	0	0	0	0	0	
	SHLR.B @(d:32,ERd)	7	8	0	rd	0	1	0	0	6	A	0	0	1	0	1	0	0	0	d	d	1	1	0	0	0	0	0	0	0	0	0	
	SHLR.B @(d:16,Rd.B)	0	1	7	0	1	0	1	6	E	0	rd	1	0	0	0	0	0	d		1	1	0	0	0	0	0	0	0	0	0	0	
	SHLR.B @(d:16,Rd.W)	0	1	7	0	1	1	0	6	E	0	rd	1	0	0	0	0	0	d		1	1	0	0	0	0	0	0	0	0	0	0	
	SHLR.B @(d:16,ERd.L)	0	1	7	0	1	1	1	6	E	0	rd	1	0	0	0	0	0	d		1	1	0	0	0	0	0	0	0	0	0	0	
	SHLR.B @(d:32,Rd.B)	7	8	0	rd	0	1	0	1	6	A	0	0	1	0	1	0	0	0	d	d	1	1	0	0	0	0	0	0	0	0	0	
	SHLR.B @(d:32,Rd.W)	7	8	0	rd	0	1	1	0	6	A	0	0	1	0	1	0	0	0	d	d	1	1	0	0	0	0	0	0	0	0	0	
	SHLR.B @(d:32,ERd.L)	7	8	0	rd	0	1	1	1	6	A	0	0	1	0	1	0	0	0	d	d	1	1	0	0	0	0	0	0	0	0	0	
	SHLR.B @aa:8									7	F	a	a	a	a	a	a	a	a			1	1	0	0	0	0	0	0	0	0	0	0
	SHLR.B @aa:16									6	A	0	0	0	1	1	0	0	0	a		1	1	0	0	0	0	0	0	0	0	0	
	SHLR.B @aa:32									6	A	0	0	1	1	1	0	0	0	a	a	1	1	0	0	0	0	0	0	0	0	0	
	SHLR.B #2,Rd																					1	1	0	1	0	0	rd					
	SHLR.B #2,@ERd									7	D	0	rd	0	0	0	0	0	0			1	1	0	1	0	0	0	0	0	0	0	
SHLR.B #2,@ERd+	0	1	7	0	1	0	0	6	C	0	rd	1	0	0	0	0	0			1	1	0	1	0	0	0	0	0	0	0	0		
SHLR.B #2,@ERd-	0	1	7	0	1	1	0	6	C	0	rd	1	0	0	0	0	0			1	1	0	1	0	0	0	0	0	0	0	0		
SHLR.B #2,@+ERd	0	1	7	0	1	0	1	6	C	0	rd	1	0	0	0	0	0			1	1	0	1	0	0	0	0	0	0	0	0		
SHLR.B #2,@-ERd	0	1	7	0	1	1	1	6	C	0	rd	1	0	0	0	0	0			1	1	0	1	0	0	0	0	0	0	0	0		
SHLR.B #2,@(d:2,ERd)	0	1	7	0	1	d	d	6	8	0	rd	1	0	0	0	0	0			1	1	0	1	0	0	0	0	0	0	0	0		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SHLR	SHLR.B #2, @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	1	0 1 0 0	0 0 0 0	
	SHLR.B #2, @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	1	0 1 0 0	0 0 0 0	
	SHLR.B #2, @(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	1	0 1 0 0	0 0 0 0	
	SHLR.B #2, @(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	1	0 1 0 0	0 0 0 0	
	SHLR.B #2, @(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	1	0 1 0 0	0 0 0 0	
	SHLR.B #2, @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	1	0 1 0 0	0 0 0 0	
	SHLR.B #2, @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	1	0 1 0 0	0 0 0 0	
	SHLR.B #2, @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	1	0 1 0 0	0 0 0 0	
	SHLR.B #2, @aa:8					7	F	a	a	a	a	a	1	1	0 1 0 0	0 0 0 0
	SHLR.B #2, @aa:16					6	A	0	0	0	1	1	0	1	0 1 0 0	0 0 0 0
	SHLR.B #2, @aa:32					6	A	0	0	1	1	1	0	1	0 1 0 0	0 0 0 0
	SHLR.B #4, Rd											1	1	1 0 1 0	rd	
	SHLR.B #4, @ERd					7	D	0	rd	0 0 0 0		1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	1	1	1 0 1 0	0 0 0 0	
	SHLR.B #4, @aa:8					7	F	a	a	a	a	a	1	1	1 0 1 0	0 0 0 0
	SHLR.B #4, @aa:16					6	A	0	0	0	1	1	1	0 1 0 0	0 0 0 0	
	SHLR.B #4, @aa:32					6	A	0	0	1	1	1	1	0 1 0 0	0 0 0 0	
	SHLR.W #xx:5, Rd					0	3	1	0	0	x x x x x		1	1	0 0 0 1	rd
	SHLR.W Rn, Rd					7	8	m			1 0 0 0		1	1	0 0 0 1	rd
	SHLR.W Rd											1	1	0 0 0 1	rd	
SHLR.W @ERd					7	D	1	rd	0 0 0 0		1	1	0 0 0 1	0 0 0 0		
SHLR.W @ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	0 0 0 1	0 0 0 0		
SHLR.W @ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	0 0 0 1	0 0 0 0		
SHLR.W @+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	0 0 0 1	0 0 0 0		

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
SHLR	SHLR.W @-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	0 0 0 1	0 0 0 0
	SHLR.W @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	1	0 0 0 1	0 0 0 0
	SHLR.W @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	0 0 0 1	0 0 0 0
	SHLR.W @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 0 1	0 0 0 0
	SHLR.W @(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	0 0 0 1	0 0 0 0
	SHLR.W @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	0 0 0 1	0 0 0 0
	SHLR.W @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	0 0 0 1	0 0 0 0
	SHLR.W @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 0 1	0 0 0 0
	SHLR.W @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 0 1	0 0 0 0
	SHLR.W @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 0 1	0 0 0 0
	SHLR.W @aa:16					6	B	0 0 0 1	1 0 0 0	a		1	1	0 0 0 1	0 0 0 0
	SHLR.W @aa:32					6	B	0 0 1 1	1 0 0 0	a a		1	1	0 0 0 1	0 0 0 0
	SHLR.W #2,Rd											1	1	0 1 0 1	rd
	SHLR.W #2,@ERd					7	D	1	rd	0 0 0 0		1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 0 1	0 0 0 0
	SHLR.W #2,@aa:16					6	B	0 0 0 1	1 0 0 0	a		1	1	0 1 0 1	0 0 0 0
SHLR.W #2,@aa:32					6	B	0 0 1 1	1 0 0 0	a a		1	1	0 1 0 1	0 0 0 0	
SHLR.W #4,Rd											1	1	0 0 1 0	rd	
SHLR.W #4,@ERd					7	D	1	rd	0 0 0 0		1	1	0 0 1 0	0 0 0 0	
SHLR.W #4,@ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	0 0 1 0	0 0 0 0	
SHLR.W #4,@ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	0 0 1 0	0 0 0 0	
SHLR.W #4,@+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	0 0 1 0	0 0 0 0	
SHLR.W #4,@-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	0 0 1 0	0 0 0 0	
SHLR.W #4,@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	1	0 0 1 0	0 0 0 0	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
SHLR	SHLR.W #4, @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 0	0 0 0 0
	SHLR.W #4, @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 0	0 0 0 0
	SHLR.W #4, @(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 0	0 0 0 0
	SHLR.W #4, @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 0	0 0 0 0
	SHLR.W #4, @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 0	0 0 0 0
	SHLR.W #4, @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 0	0 0 0 0
	SHLR.W #4, @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 0	0 0 0 0
	SHLR.W #4, @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 0	0 0 0 0
	SHLR.W #4, @aa:16					6	B	0 0 0 1	1 0 0 0	a	1	1	0 0 1 0	0 0 0 0	
	SHLR.W #4, @aa:32					6	B	0 0 1 1	1 0 0 0	a a	1	1	0 0 1 0	0 0 0 0	
	SHLR.W #8,Rd											1	1	0 1 1 0	rd
	SHLR.W #8, @ERd					7	D	1	rd	0 0 0 0		1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @ERd+	0	1	5	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @ERd-	0	1	5	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @+ERd	0	1	5	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @-ERd	0	1	5	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rd	1 0 0 0		1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @(d:32,ERd)	7	8	0	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @(d:16,Rd.B)	0	1	5	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 0	0 0 0 0
	SHLR.W #8, @aa:16					6	B	0 0 0 1	1 0 0 0	a	1	1	0 1 1 0	0 0 0 0	
	SHLR.W #8, @aa:32					6	B	0 0 1 1	1 0 0 0	a a	1	1	0 1 1 0	0 0 0 0	
	SHLR.L #xx:5,ERd					0	3	1	0 0 x	x x x x		1	1	0 0 1 1	rd
	SHLR.L Rn,ERd					7	8		m	1 0 0 0		1	1	0 0 1 1	rd
	SHLR.L ERd											1	1	0 0 1 1	rd
	SHLR.L @ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	1	0 0 1 1	0 0 0 0
	SHLR.L @ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	0 0 1 1	0 0 0 0
SHLR.L @ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	0 0 1 1	0 0 0 0	
SHLR.L @+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	0 0 1 1	0 0 0 0	
SHLR.L @-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	0 0 1 1	0 0 0 0	
SHLR.L @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	1	0 0 1 1	0 0 0 0	

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
SHLR	SHLR.L @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 1	0 0 0 0
	SHLR.L @(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 1	0 0 0 0
	SHLR.L @(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 1	0 0 0 0
	SHLR.L @(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 1	0 0 0 0
	SHLR.L @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 1	0 0 0 0
	SHLR.L @(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 1	0 0 0 0
	SHLR.L @(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 1	0 0 0 0
	SHLR.L @(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 1	0 0 0 0
	SHLR.L @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	1	0 0 1 1	0 0 0 0	
	SHLR.L @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	1	0 0 1 1	0 0 0 0	
	SHLR.L #2,ERd											1	1	0 1 1 1	0 rd
	SHLR.L #2,@ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 1	0 0 0 0
	SHLR.L #2,@aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	1	0 1 1 1	0 0 0 0	
	SHLR.L #2,@aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	1	0 1 1 1	0 0 0 0	
	SHLR.L #4,ERd											1	1	0 0 1 1	0 rd
	SHLR.L #4,@ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	1	0 0 1 1	1 0 0 0
	SHLR.L #4,@ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	0 0 1 1	1 0 0 0
	SHLR.L #4,@ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	0 0 1 1	1 0 0 0
	SHLR.L #4,@+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	0 0 1 1	1 0 0 0
SHLR.L #4,@-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	0 0 1 1	1 0 0 0	
SHLR.L #4,@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	1	0 0 1 1	1 0 0 0	
SHLR.L #4,@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 1	1 0 0 0	
SHLR.L #4,@(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 1	1 0 0 0	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SHLR	SHLRL #4,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 1	1 0 0 0	
	SHLRL #4,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 1	1 0 0 0	
	SHLRL #4,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	0 0 1 1	1 0 0 0	
	SHLRL #4,@(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 1	1 0 0 0	
	SHLRL #4,@(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 1	1 0 0 0	
	SHLRL #4,@(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 0 1 1	1 0 0 0	
	SHLRL #4,@aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	1	0 0 1 1	1 0 0 0		
	SHLRL #4,@aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	1	0 0 1 1	1 0 0 0		
	SHLRL #8,ERd											1	1	0 1 1 1	1 rd	
	SHLRL #8,@ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@(d:32,Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@(d:32,Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@(d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	0 1 1 1	1 0 0 0	
	SHLRL #8,@aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	a	1	1	0 1 1 1	1 0 0 0		
	SHLRL #8,@aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	a a	1	1	0 1 1 1	1 0 0 0		
	SHLRL #16,ERd											1	1	1 1 1 1	1 rd	
	SHLRL #16,@ERd	0	1	0	0 1 0 0	6	9	0	rd	1 0 0 0		1	1	1 1 1 1	1 0 0 0	
	SHLRL #16,@ERd+	0	1	0	0 1 0 0	6	D	0	rd	1 0 0 0		1	1	1 1 1 1	1 0 0 0	
	SHLRL #16,@ERd-	0	1	0	0 1 1 0	6	D	0	rd	1 0 0 0		1	1	1 1 1 1	1 0 0 0	
	SHLRL #16,@+ERd	0	1	0	0 1 0 1	6	D	0	rd	1 0 0 0		1	1	1 1 1 1	1 0 0 0	
	SHLRL #16,@-ERd	0	1	0	0 1 1 1	6	D	0	rd	1 0 0 0		1	1	1 1 1 1	1 0 0 0	
	SHLRL #16,@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rd	1 0 0 0		1	1	1 1 1 1	1 0 0 0	
SHLRL #16,@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rd	1 0 0 0	d	1	1	1 1 1 1	1 0 0 0		
SHLRL #16,@(d:32,ERd)	7	8	1	rd	0 1 0 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 1 1	1 0 0 0		
SHLRL #16,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	F	0	rd	1 0 0 0	d	1	1	1 1 1 1	1 0 0 0		
SHLRL #16,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	F	0	rd	1 0 0 0	d	1	1	1 1 1 1	1 0 0 0		

命令	ニーモニック	opcode				opcode				EA	拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0			15	8	7	0		
SHLR	SHLRL #16, @(d:16,ERd.L)	0	1	0	0 1 1 1	6	F	0	rd	1 0 0 0	d	1	1	1 1 1 1	1 0 0 0		
	SHLRL #16, (d:32.Rd.B)	7	8	1	rd	0 1 0 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 1 1	1 0 0 0		
	SHLRL #16, (d:32.Rd.W)	7	8	1	rd	0 1 1 0	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 1 1	1 0 0 0		
	SHLRL #16, (d:32,ERd.L)	7	8	1	rd	0 1 1 1	6	B	0 0 1 0	1 0 0 0	d d	1	1	1 1 1 1	1 0 0 0		
	SHLRL #16, @aa:16	0	1	0	0 1 0 0	6	B	0 0 0 0	1 0 0 0	1 0 0 0	a	1	1	1 1 1 1	1 0 0 0		
	SHLRL #16, @aa:32	0	1	0	0 1 0 0	6	B	0 0 1 0	1 0 0 0	1 0 0 0	a a	1	1	1 1 1 1	1 0 0 0		
SLEEP	SLEEP											0	1	8	0 0 0 0		
STC	STC.B CCR,Rd											0	2	0 0 0 0	rd		
	STC.W CCR,@ERd					0	1	4	0 0 0 0			6	9	1	rd	0 0 0 0	
	STC.W CCR,@-ERd					0	1	4	0 0 0 0			6	D	1	rd	0 0 0 0	
	STC.W CCR, (d:16,ERd)					0	1	4	0 0 0 0			6	F	1	rd	0 0 0 0	d
	STC.W CCR, (d:32,ERd)	0	1	4	0 0 0 0	7	8	0	rd	0 0 0 0		6	B	1 0 1 0	0 0 0 0	d d	
	STC.W CCR, @aa:16					0	1	4	0 0 0 0			6	B	1 0 0 0	0 0 0 0	a	
	STC.W CCR, @aa:32					0	1	4	0 0 0 0			6	B	1 0 1 0	0 0 0 0	a a	
	STC.B EXR,Rd											0	2	0 0 0 1	rd		
	STC.W EXR,@ERd					0	1	4	0 0 0 1			6	9	1	rd	0 0 0 0	
	STC.W EXR,@-ERd					0	1	4	0 0 0 1			6	D	1	rd	0 0 0 0	
	STC.W EXR, (d:16,ERd)					0	1	4	0 0 0 1			6	F	1	rd	0 0 0 0	d
	STC.W EXR, (d:32,ERd)	0	1	4	0 0 0 1	7	8	0	rd	0 0 0 0		6	B	1 0 1 0	0 0 0 0	d d	
	STC.W EXR, @aa:16					0	1	4	0 0 0 1			6	B	1 0 0 0	0 0 0 0	a	
	STC.W EXR, @aa:32					0	1	4	0 0 0 1			6	B	1 0 1 0	0 0 0 0	a a	
	STC.L SBR,ERd											0	2	0 1 1 1	rd		
STC.L VBR,ERd											0	2	0 1 1 0	rd			
STM	STM.L (ERn-ERn+1),@-SP					0	1	1	0 0 0 0			6	D	1 1 1 1	0	m	
	STM.L (ERn-ERn+2),@-SP					0	1	2	0 0 0 0			6	D	1 1 1 1	0	m	
	STM.L (ERn-ERn+3),@-SP					0	1	3	0 0 0 0			6	D	1 1 1 1	0	m	
STMAC	STMAC MACH,ERd											0	2	0 0 1 0	rd		
	STMAC MACL,ERd											0	2	0 0 1 1	rd		
SUB	SUB.B #xx:8,@ERd					7	D	0	rd	0 0 0 0		A	0 0 0 1	x x x x	x x x x		
	SUB.B #xx:8,@ERd+	0	1	7	0 1 0 0	6	C	0	rd	1 0 0 0		A	0 0 0 1	x x x x	x x x x		
	SUB.B #xx:8,@ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		A	0 0 0 1	x x x x	x x x x		
	SUB.B #xx:8,@+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		A	0 0 0 1	x x x x	x x x x		
	SUB.B #xx:8,@-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		A	0 0 0 1	x x x x	x x x x		
	SUB.B #xx:8,(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		A	0 0 0 1	x x x x	x x x x		
	SUB.B #xx:8,(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	A	0 0 0 1	x x x x	x x x x		
	SUB.B #xx:8,(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	A	0 0 0 1	x x x x	x x x x		

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0	拡張部	15	8	7	0		
SUB	SUB.B #xx:8,@(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	A	0 0 0 1	x x x x	x x x x	
	SUB.B #xx:8,@(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	A	0 0 0 1	x x x x	x x x x	
	SUB.B #xx:8,@(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	A	0 0 0 1	x x x x	x x x x	
	SUB.B #xx:8,@(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	A	0 0 0 1	x x x x	x x x x	
	SUB.B #xx:8,@(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	A	0 0 0 1	x x x x	x x x x	
	SUB.B #xx:8,@(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	A	0 0 0 1	x x x x	x x x x	
	SUB.B #xx:8,@aa:8					7	F	a a a a	a a a a			A	0 0 0 1	x x x x	x x x x	
	SUB.B #xx:8,@aa:16					6	A	0 0 0 1	1 0 0 0	a		A	0 0 0 1	x x x x	x x x x	
	SUB.B #xx:8,@aa:32					6	A	0 0 1 1	1 0 0 0	a a		A	0 0 0 1	x x x x	x x x x	
	SUB.B Rs,Rd											1	8	rs	rd	
	SUB.B Rs,@ERd					7	D	0	rd	0 0 0 0		1	8	rs	0 0 0 0	
	SUB.B Rs,@ERd+					0	1	7	1 0 0 1		1 0 0 0	0	rd	0 0 1 1	rs	
	SUB.B Rs,@ERd-					0	1	7	1 0 0 1		1 0 1 0	0	rd	0 0 1 1	rs	
	SUB.B Rs,@+ERd					0	1	7	1 0 0 1		1 0 0 1	0	rd	0 0 1 1	rs	
	SUB.B Rs,@-ERd					0	1	7	1 0 0 1		1 0 1 1	0	rd	0 0 1 1	rs	
	SUB.B Rs,@(d:2,ERd)					0	1	7	1 0 0 1		0 0 d d	0	rd	0 0 1 1	rs	
	SUB.B Rs,@(d:16,ERd)					0	1	7	1 0 0 1		1 1 0 0	0	rd	0 0 1 1	rs	d
	SUB.B Rs,@(d:32,ERd)					0	1	7	1 0 0 1		1 1 0 0	1	rd	0 0 1 1	rs	d d
	SUB.B Rs,@(d:16,Rd.B)					0	1	7	1 0 0 1		1 1 0 1	0	rd	0 0 1 1	rs	d
	SUB.B Rs,@(d:16,Rd.W)					0	1	7	1 0 0 1		1 1 1 0	0	rd	0 0 1 1	rs	d
	SUB.B Rs,@(d:16,ERd.L)					0	1	7	1 0 0 1		1 1 1 1	0	rd	0 0 1 1	rs	d
	SUB.B Rs,@(d:32,Rd.B)					0	1	7	1 0 0 1		1 1 0 1	1	rd	0 0 1 1	rs	d d
	SUB.B Rs,@(d:32,Rd.W)					0	1	7	1 0 0 1		1 1 1 0	1	rd	0 0 1 1	rs	d d
	SUB.B Rs,@(d:32,ERd.L)					0	1	7	1 0 0 1		1 1 1 1	1	rd	0 0 1 1	rs	d d
	SUB.B Rs,@aa:8					7	F	a a a a	a a a a			1	8	rs	0 0 0 0	
	SUB.B Rs,@aa:16					6	A	0 0 0 1	1 0 0 0	a		1	8	rs	0 0 0 0	
	SUB.B Rs,@aa:32					6	A	0 0 1 1	1 0 0 0	a a		1	8	rs	0 0 0 0	
	SUB.B @ERs,Rd					7	C	0	rs	0 0 0 0		1	8	0 0 0 0	rd	
	SUB.B @ERs+,Rd					0	1	7	1 0 1 0		1 0 0 0	0	rs	0 0 1 1	rd	
	SUB.B @ERs-,Rd					0	1	7	1 0 1 0		1 0 1 0	0	rs	0 0 1 1	rd	
	SUB.B @+ERs,Rd					0	1	7	1 0 1 0		1 0 0 1	0	rs	0 0 1 1	rd	
	SUB.B @-ERs,Rd					0	1	7	1 0 1 0		1 0 1 1	0	rs	0 0 1 1	rd	
SUB.B @(d:2,ERs),Rd					0	1	7	1 0 1 0		0 0 d d	0	rs	0 0 1 1	rd		
SUB.B @(d:16,ERs),Rd					0	1	7	1 0 1 0		1 1 0 0	0	rs	0 0 1 1	rd	d	
SUB.B @(d:32,ERs),Rd					0	1	7	1 0 1 0		1 1 0 0	1	rs	0 0 1 1	rd	d d	
SUB.B @(d:16,Rs.B),Rd					0	1	7	1 0 1 0		1 1 0 1	0	rs	0 0 1 1	rd	d	

命令	ニーモニック	opcode			opcode			EA	opcode			EA 拡張部											
		15	8	7	0	15	8		7	0	15		8	7	0								
SUB	SUB.B @(d:16,Rs,W),Rd				0	1	7	1 0 1 0	拡張部	1	1	1	0	rs	0	0	1	1	rd	d			
	SUB.B @(d:16,ERs,L),Rd				0	1	7	1 0 1 0		1	1	1	1	0	rs	0	0	1	1	rd	d		
	SUB.B @(d:32,Rs,B),Rd				0	1	7	1 0 1 0		1	1	0	1	1	rs	0	0	1	1	rd	d d		
	SUB.B @(d:32,Rs,W),Rd				0	1	7	1 0 1 0		1	1	1	1	0	rs	0	0	1	1	rd	d d		
	SUB.B @(d:32,ERs,L),Rd				0	1	7	1 0 1 0		1	1	1	1	1	rs	0	0	1	1	rd	d d		
	SUB.B @aa:8,Rd				7	E	a	a a a a	a a a a a		1			8	0	0	0	0	0	rd			
	SUB.B @aa:16,Rd				6	A	0	0 0 1	0 0 0 0	a				8	0	0	0	0	0	rd			
	SUB.B @aa:32,Rd				6	A	0	0 1 1	0 0 0 0	a a	1			8	0	0	0	0	0	rd			
	SUB.B @ERs,@ERd				7	C	0	rs	0 1 0 1		0	0	0	0	0	rd	0	0	1	1	0 0 0 0		
	SUB.B @ERs,@ERd+				7	C	0	rs	0 1 0 1		1	0	0	0	0	rd	0	0	1	1	0 0 0 0		
	SUB.B @ERs,@ERd-				7	C	0	rs	0 1 0 1		1	0	1	0	0	rd	0	0	1	1	0 0 0 0		
	SUB.B @ERs,@+ERd				7	C	0	rs	0 1 0 1		1	0	0	1	0	rd	0	0	1	1	0 0 0 0		
	SUB.B @ERs,@-ERd				7	C	0	rs	0 1 0 1		1	0	1	1	0	rd	0	0	1	1	0 0 0 0		
	SUB.B @ERs,@(d:2,ERd)				7	C	0	rs	0 1 0 1		0	0	d	d	0	rd	0	0	1	1	0 0 0 0		
	SUB.B @ERs,@(d:16,ERd)				7	C	0	rs	0 1 0 1		1	1	0	0	0	rd	0	0	1	1	0 0 0 0	d	
	SUB.B @ERs,@(d:32,ERd)				7	C	0	rs	0 1 0 1		1	1	0	0	1	rd	0	0	1	1	0 0 0 0	d d	
	SUB.B @ERs,@(d:16,Rd,B)				7	C	0	rs	0 1 0 1		1	1	0	1	0	rd	0	0	1	1	0 0 0 0	d	
	SUB.B @ERs,@(d:16,Rd,W)				7	C	0	rs	0 1 0 1		1	1	1	0	0	rd	0	0	1	1	0 0 0 0	d	
	SUB.B @ERs,@(d:16,ERd,L)				7	C	0	rs	0 1 0 1		1	1	1	1	0	rd	0	0	1	1	0 0 0 0	d	
	SUB.B @ERs,@(d:32,Rd,B)				7	C	0	rs	0 1 0 1		1	1	0	1	1	rd	0	0	1	1	0 0 0 0	d d	
	SUB.B @ERs,@(d:32,Rd,W)				7	C	0	rs	0 1 0 1		1	1	1	0	1	rd	0	0	1	1	0 0 0 0	d d	
	SUB.B @ERs,@(d:32,ERd,L)				7	C	0	rs	0 1 0 1		1	1	1	1	1	rd	0	0	1	1	0 0 0 0	d d	
	SUB.B @ERs,@aa:16				7	C	0	rs	0 1 0 1		0	1	0	0	0 0 0 0	0	0	1	1	0 0 0 0	a		
	SUB.B @ERs,@aa:32				7	C	0	rs	0 1 0 1		0	1	0	0	1 0 0 0	0	0	1	1	0 0 0 0	a a		
	SUB.B @ERs+,@ERd	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		0	0	0	0	0	rd	0	0	1	1	0 0 0 0	
	SUB.B @ERs+,@ERd+	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		1	0	0	0	0	rd	0	0	1	1	0 0 0 0	
	SUB.B @ERs+,@ERd-	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		1	0	1	0	0	rd	0	0	1	1	0 0 0 0	
	SUB.B @ERs+,@+ERd	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		1	0	0	1	0	rd	0	0	1	1	0 0 0 0	
	SUB.B @ERs+,@-ERd	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		1	0	1	1	0	rd	0	0	1	1	0 0 0 0	
	SUB.B @ERs+,@(d:2,ERd)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		0	0	d	d	0	rd	0	0	1	1	0 0 0 0	
	SUB.B @ERs+,@(d:16,ERd)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		1	1	0	0	0	rd	0	0	1	1	0 0 0 0	d
	SUB.B @ERs+,@(d:32,ERd)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		1	1	0	0	1	rd	0	0	1	1	0 0 0 0	d d
SUB.B @ERs+,@(d:16,Rd,B)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		1	1	0	1	0	rd	0	0	1	1	0 0 0 0	d	
SUB.B @ERs+,@(d:16,Rd,W)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		1	1	1	0	0	rd	0	0	1	1	0 0 0 0	d	
SUB.B @ERs+,@(d:16,ERd,L)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		1	1	1	1	0	rd	0	0	1	1	0 0 0 0	d	
SUB.B @ERs+,@(d:32,Rd,B)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0		1	1	0	1	1	rd	0	0	1	1	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部																			
		15	8	7	0				15	8	7	0		15	8	7	0															
SUB	SUB.B @ERs+,@(d:32,Rd,W)	0	1	7	0 1 0 0	6	C	0	rs	1	1	0	0	rd	0	0	1	1	0	0	0	0	d	d								
	SUB.B @ERs+,@(d:32,ERd,L)	0	1	7	0 1 0 0	6	C	0	rs	1	1	0	0	rd	1	1	1	1	0	0	1	1	0	0	0	0	d	d				
	SUB.B @ERs+,@aa:16	0	1	7	0 1 0 0	6	C	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	1	1	0	0	0	0	a	a
	SUB.B @ERs+,@aa:32	0	1	7	0 1 0 0	6	C	0	rs	1	1	0	0	rd	0	1	0	0	1	0	0	0	0	0	1	1	0	0	0	0	a	a
	SUB.B @ERs-,@ERd	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	0	0	0	0	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @ERs-,@ERd+	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	0	0	0	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @ERs-,@ERd-	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	0	1	0	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @ERs-,@+ERd	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	0	0	1	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @ERs-,@-ERd	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	0	1	1	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @ERs-,@(d:2,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	0	0	d	d	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @ERs-,@(d:16,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	1	0	0	0	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @ERs-,@(d:32,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	1	0	0	1	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @ERs-,@(d:16,Rd,B)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	1	0	1	0	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @ERs-,@(d:16,Rd,W)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	1	1	0	0	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @ERs-,@(d:16,ERd,L)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	1	1	1	0	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @ERs-,@(d:32,Rd,B)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	1	0	1	1	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @ERs-,@(d:32,Rd,W)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	1	1	1	1	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @ERs-,@(d:32,ERd,L)	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	1	1	1	1	1	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @ERs-,@aa:16	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	1	1	0	0	0	0	a	a
	SUB.B @ERs-,@aa:32	0	1	7	0 1 1 0	6	C	0	rs	1	1	0	0	rd	0	1	0	0	1	0	0	0	0	0	1	1	0	0	0	0	a	a
	SUB.B @+ERs,@ERd	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	0	0	0	0	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @+ERs,@ERd+	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	0	0	0	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @+ERs,@ERd-	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	0	1	0	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @+ERs,@+ERd	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	0	0	1	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @+ERs,@-ERd	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	0	1	1	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @+ERs,@(d:2,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	0	0	d	d	0	rd	0	0	1	1	0	0	0	0				
	SUB.B @+ERs,@(d:16,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	0	0	0	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @+ERs,@(d:32,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	0	0	1	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @+ERs,@(d:16,Rd,B)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	0	1	0	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @+ERs,@(d:16,Rd,W)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	1	0	0	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @+ERs,@(d:16,ERd,L)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	1	1	0	rd	0	0	1	1	0	0	0	0	d	d		
	SUB.B @+ERs,@(d:32,Rd,B)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	0	1	1	rd	0	0	1	1	0	0	0	0	d	d		
SUB.B @+ERs,@(d:32,Rd,W)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	1	1	1	rd	0	0	1	1	0	0	0	0	d	d			
SUB.B @+ERs,@(d:32,ERd,L)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	1	1	1	rd	0	0	1	1	0	0	0	0	d	d			
SUB.B @+ERs,@aa:16	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	0	0	1	1	0	0	0	0	a	a	
SUB.B @+ERs,@aa:32	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	0	1	0	0	1	0	0	0	0	0	1	1	0	0	0	0	a	a	

2. 各命令の説明

命令	ニーモニック	opcode				EA	EA 拡張部	opcode				EA 拡張部					
		15	8	7	0			15	8	7	0						
SUB	SUB.B @(d:16,ERs),@-ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,ERs),@(d:2,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,ERs),@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,ERs),@(d:32,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,ERs),@(d:16,Rd.B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,ERs),@(d:16,Rd.W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,ERs),@(d:16,ERd.L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,ERs),@(d:32,Rd.B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,ERs),@(d:32,Rd.W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,ERs),@(d:32,ERd.L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,ERs),@aa:16	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.B @(d:16,ERs),@aa:32	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.B @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:32,ERs),@(d:16,Rd.B)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:32,ERs),@(d:16,Rd.W)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:32,ERs),@(d:16,ERd.L)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:32,ERs),@(d:32,Rd.B)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:32,ERs),@(d:32,Rd.W)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:32,ERs),@(d:32,ERd.L)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.B @(d:32,ERs),@aa:32	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.B @(d:16,Rs.B),@ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,Rs.B),@ERd+	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,Rs.B),@ERd-	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,Rs.B),@+ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
SUB.B @(d:16,Rs.B),@-ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0		
SUB.B @(d:16,Rs.B),@(d:2,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 1	0 0 0 0		
SUB.B @(d:16,Rs.B),@(d:16,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d	
SUB.B @(d:16,Rs.B),@(d:32,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d	

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
SUB	SUB.B @(d:16,Rs.B),@(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,Rs.B),@(d:16,Rd.W)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,Rs.B),@(d:16,ERd.L)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,Rs.B),@(d:32,Rd.B)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,Rs.B),@(d:32,Rd.W)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,Rs.B),@(d:32,ERd.L)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,Rs.B),@aa:16	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.B @(d:16,Rs.B),@aa:32	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.B @(d:16,Rs.W),@ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,Rs.W),@ERd+	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,Rs.W),@ERd-	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,Rs.W),@+ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,Rs.W),@-ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,Rs.W),@(d:2,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,Rs.W),@(d:16,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,Rs.W),@(d:32,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,Rs.W),@(d:16,Rd.B)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,Rs.W),@(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,Rs.W),@(d:16,ERd.L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:16,Rs.W),@(d:32,Rd.B)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,Rs.W),@(d:32,Rd.W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,Rs.W),@(d:32,ERd.L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,Rs.W),@aa:16	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.B @(d:16,Rs.W),@aa:32	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.B @(d:16,ERs.L),@ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,ERs.L),@ERd+	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,ERs.L),@ERd-	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,ERs.L),@+ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,ERs.L),@-ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:16,ERs.L),@(d:2,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
SUB.B @(d:16,ERs.L),@(d:16,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d	
SUB.B @(d:16,ERs.L),@(d:32,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d	
SUB.B @(d:16,ERs.L),@(d:16,Rd.B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d	
SUB.B @(d:16,ERs.L),@(d:16,Rd.W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d	
SUB.B @(d:16,ERs.L),@(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d	
SUB.B @(d:16,ERs.L),@(d:32,Rd.B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SUB	SUB.B @(d:16,ERs.L),@(d:32,Rd,W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,ERs.L),@(d:32,ERd.L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:16,ERs.L),@aa:16	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a
	SUB.B @(d:16,ERs.L),@aa:32	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a
	SUB.B @(d:32,Rs.B),@ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.B),@ERd+	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.B),@ERd-	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.B),@+ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.B),@-ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:32,Rs.B),@(d:32,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:32,Rs.B),@(d:16,Rd.B)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:32,Rs.B),@(d:16,Rd,W)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:32,Rs.B),@(d:16,ERd.L)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:32,Rs.B),@(d:32,Rd.B)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:32,Rs.B),@(d:32,Rd,W)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:32,Rs.B),@(d:32,ERd.L)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:32,Rs.B),@aa:16	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a
	SUB.B @(d:32,Rs.B),@aa:32	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a
	SUB.B @(d:32,Rs.W),@ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.W),@ERd+	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.W),@ERd-	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.W),@+ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.W),@-ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.W),@(d:2,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	rd	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,Rs.W),@(d:16,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:32,Rs.W),@(d:32,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @(d:32,Rs.W),@(d:16,Rd.B)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	rd	0 0 1 1	0 0 0 0	d
	SUB.B @(d:32,Rs.W),@(d:16,Rd,W)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	rd	0 0 1 1	0 0 0 0	d
SUB.B @(d:32,Rs.W),@(d:16,ERd.L)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	rd	0 0 1 1	0 0 0 0	d	
SUB.B @(d:32,Rs.W),@(d:32,Rd.B)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1 rd	0 0 1 1	0 0 0 0	d d	
SUB.B @(d:32,Rs.W),@(d:32,Rd,W)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1 rd	0 0 1 1	0 0 0 0	d d	
SUB.B @(d:32,Rs.W),@(d:32,ERd.L)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1 rd	0 0 1 1	0 0 0 0	d d	
SUB.B @(d:32,Rs.W),@aa:16	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
SUB.B @(d:32,Rs.W),@aa:32	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
SUB	SUB.B @(d:32,ERs.L),@ERd	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@ERd+	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@ERd-	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@+ERd	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@-ERd	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@(d:2,ERd)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@(d:16,ERd)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@(d:32,ERd)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@(d:16,Rd.B)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@(d:16,Rd.W)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@(d:16,ERd.L)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@(d:32,Rd.B)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@(d:32,Rd.W)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@(d:32,ERd.L)	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0
	SUB.B @(d:32,ERs.L),@aa:16	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	
	SUB.B @(d:32,ERs.L),@aa:32	7	8	0	rs	0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	
	SUB.B @aa:16,@ERd						6	A	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@ERd+						6	A	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@ERd-						6	A	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@+ERd						6	A	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@-ERd						6	A	0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@(d:2,ERd)						6	A	0 0 0 1	0 1 0 1	a	0 0 d d	0	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@(d:16,ERd)						6	A	0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@(d:32,ERd)						6	A	0 0 0 1	0 1 0 1	a	1 1 0 0	1	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@(d:16,Rd.B)						6	A	0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@(d:16,Rd.W)						6	A	0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@(d:16,ERd.L)						6	A	0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@(d:32,Rd.B)						6	A	0 0 0 1	0 1 0 1	a	1 1 0 1	1	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@(d:32,Rd.W)						6	A	0 0 0 1	0 1 0 1	a	1 1 1 0	1	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@(d:32,ERd.L)						6	A	0 0 0 1	0 1 0 1	a	1 1 1 1	1	rd	0 0 1 1	0 0 0 0
	SUB.B @aa:16,@aa:16						6	A	0 0 0 1	0 1 0 1	a	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	
	SUB.B @aa:16,@aa:32						6	A	0 0 0 1	0 1 0 1	a	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	
SUB.B @aa:32,@ERd						6	A	0 0 1 1	0 1 0 1	a a	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
SUB.B @aa:32,@ERd+						6	A	0 0 1 1	0 1 0 1	a a	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
SUB.B @aa:32,@ERd-						6	A	0 0 1 1	0 1 0 1	a a	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
SUB.B @aa:32,@+ERd						6	A	0 0 1 1	0 1 0 1	a a	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部				
		15	8	7		0	15	8		7	0		
SUB	SUB.B @aa:32,@-ERd		6	A	0 0 1 1	0 1 0 1	a a	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @aa:32,@(d:2,ERd)		6	A	0 0 1 1	0 1 0 1	a a	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.B @aa:32,@(d:16,ERd)		6	A	0 0 1 1	0 1 0 1	a a	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @aa:32,@(d:32,ERd)		6	A	0 0 1 1	0 1 0 1	a a	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @aa:32,@(d:16,Rd.B)		6	A	0 0 1 1	0 1 0 1	a a	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @aa:32,@(d:16,Rd.W)		6	A	0 0 1 1	0 1 0 1	a a	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @aa:32,@(d:16,ERd.L)		6	A	0 0 1 1	0 1 0 1	a a	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.B @aa:32,@(d:32,Rd.B)		6	A	0 0 1 1	0 1 0 1	a a	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @aa:32,@(d:32,Rd.W)		6	A	0 0 1 1	0 1 0 1	a a	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @aa:32,@(d:32,ERd.L)		6	A	0 0 1 1	0 1 0 1	a a	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.B @aa:32,@aa:16		6	A	0 0 1 1	0 1 0 1	a a	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.B @aa:32,@aa:32		6	A	0 0 1 1	0 1 0 1	a a	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.W #xx:3,Rd							1	A	0 x x x	rd		
	SUB.W #xx:16,Rd							7		9	0 0 1 1	rd	x
	SUB.W #xx:3,@ERd		7	D	1	rd	0 0 0 0		1	A	0 x x x	0 0 0 0	
	SUB.W #xx:3,@aa:16		6	B	0 0 0 1	1 0 0 0	a	1	A	0 x x x	0 0 0 0		
	SUB.W #xx:3,@aa:32		6	B	0 0 1 1	1 0 0 0	a a	1	A	0 x x x	0 0 0 0		
	SUB.W #xx:16,@ERd		0	1	5	1 1 1 0		0 0 0 0	0	rd	0 0 1 1	0 0 0 0	x
	SUB.W #xx:16,@ERd+		0	1	5	1 1 1 0		1 0 0 0	0	rd	0 0 1 1	0 0 0 0	x
	SUB.W #xx:16,@ERd-		0	1	5	1 1 1 0		1 0 1 0	0	rd	0 0 1 1	0 0 0 0	x
	SUB.W #xx:16,@+ERd		0	1	5	1 1 1 0		1 0 0 1	0	rd	0 0 1 1	0 0 0 0	x
SUB.W #xx:16,@-ERd		0	1	5	1 1 1 0		1 0 1 1	0	rd	0 0 1 1	0 0 0 0	x	
SUB.W #xx:16,@(d:2,ERd)		0	1	5	1 1 1 0		0 0 d d	0	rd	0 0 1 1	0 0 0 0	x	
SUB.W #xx:16,@(d:16,ERd)		0	1	5	1 1 1 0		1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d x	
SUB.W #xx:16,@(d:32,ERd)		0	1	5	1 1 1 0		1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d x	
SUB.W #xx:16,@(d:16,Rd.B)		0	1	5	1 1 1 0		1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d x	
SUB.W #xx:16,@(d:16,Rd.W)		0	1	5	1 1 1 0		1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d x	
SUB.W #xx:16,@(d:16,ERd.L)		0	1	5	1 1 1 0		1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d x	
SUB.W #xx:16,@(d:32,Rd.B)		0	1	5	1 1 1 0		1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d x	
SUB.W #xx:16,@(d:32,Rd.W)		0	1	5	1 1 1 0		1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d x	
SUB.W #xx:16,@(d:32,ERd.L)		0	1	5	1 1 1 0		1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d x	
SUB.W #xx:16,@aa:16		0	1	5	1 1 1 0		0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	x	
SUB.W #xx:16,@aa:32		0	1	5	1 1 1 0		0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	x	
SUB.W Rs,Rd							1	9	rs	rd			
SUB.W Rs,@ERd		7	D	1	rd	0 0 0 0		1	9	rs	0 0 0 0		
SUB.W Rs,@ERd+		0	1	5	1 0 0 1		1 0 0 0	0	rd	0 0 1 1	rs		

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部												
		15	8	7	0		15	8	7	0													
SUB	SUB.W Rs,@ERd-	0	1	5	1 0 0 1		1	0	1	0	rd	0	0	1	1	rs							
	SUB.W Rs,@+ERd	0	1	5	1 0 0 1		1	0	0	1	0	rd	0	0	1	1	rs						
	SUB.W Rs,@-ERd	0	1	5	1 0 0 1		1	0	1	1	0	rd	0	0	1	1	rs						
	SUB.W Rs,@(d:2,ERd)	0	1	5	1 0 0 1		0	0	d	d	0	rd	0	0	1	1	rs						
	SUB.W Rs,@(d:16,ERd)	0	1	5	1 0 0 1		1	1	0	0	0	rd	0	0	1	1	rs	d					
	SUB.W Rs,@(d:32,ERd)	0	1	5	1 0 0 1		1	1	0	0	1	rd	0	0	1	1	rs	d d					
	SUB.W Rs,@(d:16,Rd.B)	0	1	5	1 0 0 1		1	1	0	1	0	rd	0	0	1	1	rs	d					
	SUB.W Rs,@(d:16,Rd.W)	0	1	5	1 0 0 1		1	1	1	0	0	rd	0	0	1	1	rs	d					
	SUB.W Rs,@(d:16,ERd.L)	0	1	5	1 0 0 1		1	1	1	1	0	rd	0	0	1	1	rs	d					
	SUB.W Rs,@(d:32,Rd.B)	0	1	5	1 0 0 1		1	1	0	1	1	rd	0	0	1	1	rs	d d					
	SUB.W Rs,@(d:32,Rd.W)	0	1	5	1 0 0 1		1	1	1	0	1	rd	0	0	1	1	rs	d d					
	SUB.W Rs,@(d:32,ERd.L)	0	1	5	1 0 0 1		1	1	1	1	1	rd	0	0	1	1	rs	d d					
	SUB.W Rs,@aa:16	6	B	0	0	0	1	1	0	0	0	a	1	9	rs	0	0	0	0				
	SUB.W Rs,@aa:32	6	B	0	0	0	1	1	1	0	0	a a	1	9	rs	0	0	0	0				
	SUB.W @ERs,Rd	7	C	1	rs	0	0	0	0	0	0	a	1	9	rs	0	0	0	0				
	SUB.W @ERs+,Rd	0	1	5	1 0 1 0		1	0	0	0	0	rs	0	0	1	1	rd						
	SUB.W @ERs-,Rd	0	1	5	1 0 1 0		1	0	1	0	0	rs	0	0	1	1	rd						
	SUB.W @+ERs,Rd	0	1	5	1 0 1 0		1	0	0	1	0	rs	0	0	1	1	rd						
	SUB.W @-ERs,Rd	0	1	5	1 0 1 0		1	0	1	1	0	rs	0	0	1	1	rd						
	SUB.W @(d:2,ERs),Rd	0	1	5	1 0 1 0		0	0	d	d	0	rs	0	0	1	1	rd						
	SUB.W @(d:16,ERs),Rd	0	1	5	1 0 1 0		1	1	0	0	0	rs	0	0	1	1	rd	d					
	SUB.W @(d:32,ERs),Rd	0	1	5	1 0 1 0		1	1	0	0	1	rs	0	0	1	1	rd	d d					
	SUB.W @(d:16,Rs.B),Rd	0	1	5	1 0 1 0		1	1	0	1	0	rs	0	0	1	1	rd	d					
	SUB.W @(d:16,Rs.W),Rd	0	1	5	1 0 1 0		1	1	1	0	0	rs	0	0	1	1	rd	d					
	SUB.W @(d:16,ERs.L),Rd	0	1	5	1 0 1 0		1	1	1	1	0	rs	0	0	1	1	rd	d					
	SUB.W @(d:32,Rs.B),Rd	0	1	5	1 0 1 0		1	1	0	1	1	rs	0	0	1	1	rd	d d					
	SUB.W @(d:32,Rs.W),Rd	0	1	5	1 0 1 0		1	1	1	0	1	rs	0	0	1	1	rd	d d					
	SUB.W @(d:32,ERs.L),Rd	0	1	5	1 0 1 0		1	1	1	1	1	rs	0	0	1	1	rd	d d					
	SUB.W @aa:16,Rd	6	B	0	0	0	0	1	0	0	0	a	1	9	rs	0	0	0	0				
	SUB.W @aa:32,Rd	6	B	0	0	0	1	1	0	0	0	a a	1	9	rs	0	0	0	0				
	SUB.W @ERs,@ERd	7	C	1	rs	0	1	0	1			0	0	0	0	rd	0	0	1	0	0	0	0
	SUB.W @ERs,@ERd+	7	C	1	rs	0	1	0	1			1	0	0	0	rd	0	0	1	1	0	0	0
SUB.W @ERs,@ERd-	7	C	1	rs	0	1	0	1			1	0	1	0	rd	0	0	1	1	0	0	0	0
SUB.W @ERs,@+ERd	7	C	1	rs	0	1	0	1			1	0	0	1	rd	0	0	1	1	0	0	0	0
SUB.W @ERs,@-ERd	7	C	1	rs	0	1	0	1			1	0	1	1	rd	0	0	1	1	0	0	0	0
SUB.W @ERs,@(d:2,ERd)	7	C	1	rs	0	1	0	1			0	0	d	d	rd	0	0	1	1	0	0	0	0

2. 各命令の説明

命令	ニーモニック	opcode				EA	EA 拡張部	opcode				EA 拡張部																		
		15	8	7	0			15	8	7	0																			
SUB	SUB.W @ERs,@(d:16,ERd)					7	C	1	rs	0	1	0	1	1	1	0	0	0	rd	0	0	1	1	0	0	0	0	0	d	
	SUB.W @ERs,@(d:32,ERd)					7	C	1	rs	0	1	0	1	1	1	0	0	1	rd	0	0	1	1	0	0	0	0	0	d	
	SUB.W @ERs,@(d:16,Rd.B)					7	C	1	rs	0	1	0	1	1	1	0	1	0	rd	0	0	1	1	0	0	0	0	0	d	
	SUB.W @ERs,@(d:16,Rd.W)					7	C	1	rs	0	1	0	1	1	1	1	0	0	rd	0	0	1	1	0	0	0	0	0	d	
	SUB.W @ERs,@(d:16,ERd.L)					7	C	1	rs	0	1	0	1	1	1	1	0	0	rd	0	0	1	1	0	0	0	0	0	d	
	SUB.W @ERs,@(d:32,Rd.B)					7	C	1	rs	0	1	0	1	1	1	0	1	1	rd	0	0	1	1	0	0	0	0	0	d	
	SUB.W @ERs,@(d:32,Rd.W)					7	C	1	rs	0	1	0	1	1	1	1	1	1	rd	0	0	1	1	0	0	0	0	0	d	
	SUB.W @ERs,@(d:32,ERd.L)					7	C	1	rs	0	1	0	1	1	1	1	1	1	rd	0	0	1	1	0	0	0	0	0	d	
	SUB.W @ERs,@aa:16					7	C	1	rs	0	1	0	1	0	1	0	0	0	0	0	0	0	0	1	1	0	0	0	0	a
	SUB.W @ERs,@aa:32					7	C	1	rs	0	1	0	1	0	1	0	0	0	0	0	0	0	1	1	0	0	0	0	a	
	SUB.W @ERs+,@ERd	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	0	0	0	rd	0	0	1	1	0	0	0	0		
	SUB.W @ERs+,@ERd+	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	0	0	0	rd	0	0	1	1	0	0	0	0		
	SUB.W @ERs+,@ERd-	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	0	0	0	rd	0	0	1	1	0	0	0	0		
	SUB.W @ERs+,@+ERd	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	1	0	0	rd	0	0	1	1	0	0	0	0		
	SUB.W @ERs+,@-ERd	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	1	0	0	rd	0	0	1	1	0	0	0	0		
	SUB.W @ERs+,@(d:2,ERd)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	0	d	d	0	0	1	1	0	0	0	0			
	SUB.W @ERs+,@(d:16,ERd)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	0	0	rd	0	0	1	1	0	0	0	0	d		
	SUB.W @ERs+,@(d:32,ERd)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	1	1	rd	0	0	1	1	0	0	0	0	d		
	SUB.W @ERs+,@(d:16,Rd.B)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	0	0	rd	0	0	1	1	0	0	0	0	d		
	SUB.W @ERs+,@(d:16,Rd.W)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	1	1	rd	0	0	1	1	0	0	0	0	d		
	SUB.W @ERs+,@(d:16,ERd.L)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	1	1	rd	0	0	1	1	0	0	0	0	d		
	SUB.W @ERs+,@(d:32,Rd.B)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	1	1	rd	0	0	1	1	0	0	0	0	d		
	SUB.W @ERs+,@(d:32,Rd.W)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	1	1	rd	0	0	1	1	0	0	0	0	d		
	SUB.W @ERs+,@(d:32,ERd.L)	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	1	1	rd	0	0	1	1	0	0	0	0	d		
	SUB.W @ERs+,@aa:16	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	0	0	0	0	0	1	1	0	0	0	0	a		
	SUB.W @ERs+,@aa:32	0	1	5	0	1	0	0	6	D	0	rs	1	1	0	0	0	0	0	0	0	1	1	0	0	0	0	a		
	SUB.W @ERs-,@ERd	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0	0	0	0	rd	0	0	1	1	0	0	0	0		
	SUB.W @ERs-,@ERd+	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0	0	0	0	rd	0	0	1	1	0	0	0	0		
	SUB.W @ERs-,@ERd-	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0	0	0	0	rd	0	0	1	1	0	0	0	0		
	SUB.W @ERs-,@+ERd	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0	1	0	0	rd	0	0	1	1	0	0	0	0		
	SUB.W @ERs-,@-ERd	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0	1	0	0	rd	0	0	1	1	0	0	0	0		
	SUB.W @ERs-,@(d:2,ERd)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0	0	d	d	0	0	1	1	0	0	0	0			
	SUB.W @ERs-,@(d:16,ERd)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0	0	0	rd	0	0	1	1	0	0	0	0	d		
SUB.W @ERs-,@(d:32,ERd)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	0	1	1	rd	0	0	1	1	0	0	0	0	d			
SUB.W @ERs-,@(d:16,Rd.B)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	1	0	0	rd	0	0	1	1	0	0	0	0	d			
SUB.W @ERs-,@(d:16,Rd.W)	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	1	0	0	rd	0	0	1	1	0	0	0	0	d			

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SUB	SUB.W @ERs, @(d:16,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @ERs, @(d:32,Rd.B)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @ERs, @(d:32,Rd.W)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @ERs, @(d:32,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @ERs, @aa:16	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.W @ERs, @aa:32	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.W @+ERs, @ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @+ERs, @ERd+	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @+ERs, @ERd-	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @+ERs, @+ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @+ERs, @-ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @+ERs, @(d:2,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @+ERs, @(d:16,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @+ERs, @(d:32,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @+ERs, @(d:16,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @+ERs, @(d:16,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @+ERs, @(d:16,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @+ERs, @(d:32,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @+ERs, @(d:32,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @+ERs, @(d:32,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @+ERs, @aa:16	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.W @+ERs, @aa:32	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.W @-ERs, @ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @-ERs, @ERd+	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @-ERs, @ERd-	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @-ERs, @+ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @-ERs, @-ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @-ERs, @(d:2,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @-ERs, @(d:16,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @-ERs, @(d:32,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
SUB.W @-ERs, @(d:16,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d	
SUB.W @-ERs, @(d:16,Rd.W)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d	
SUB.W @-ERs, @(d:16,ERd.L)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d	
SUB.W @-ERs, @(d:32,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d	
SUB.W @-ERs, @(d:32,Rd.W)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d	
SUB.W @-ERs, @(d:32,ERd.L)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部						
		15	8	7	0				15	8	7	0		15	8	7	0		
SUB	SUB.W @-ERs, @aa:16	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	0	a
	SUB.W @-ERs, @aa:32	0	1	5	0 1 1 1	6	D	0	rs	1	1	0	0	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	0	a a
	SUB.W @(d:2,ERs),@ERd	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	0 0 0 0	0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:2,ERs),@ERd+	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 0 0 0	0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:2,ERs),@ERd-	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 0 1 0	0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:2,ERs),@+ERd	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 0 0 1	0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:2,ERs),@-ERd	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 0 1 1	0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:2,ERs),@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	0 0 d d	0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:2,ERs),@(d:16,ERd)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 1 0 0	0 rd	0 0 1 1	0 0 0 0	0	d
	SUB.W @(d:2,ERs),@(d:32,ERd)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 1 0 0	rd	0 0 1 1	0 0 0 0	0	d d
	SUB.W @(d:2,ERs),@(d:16,Rd.B)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 1 0 1	0 rd	0 0 1 1	0 0 0 0	0	d
	SUB.W @(d:2,ERs),@(d:16,Rd.W)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 1 1 0	0 rd	0 0 1 1	0 0 0 0	0	d
	SUB.W @(d:2,ERs),@(d:16,ERd.L)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 1 1 1	0 rd	0 0 1 1	0 0 0 0	0	d
	SUB.W @(d:2,ERs),@(d:32,Rd.B)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 1 0 1	1 rd	0 0 1 1	0 0 0 0	0	d d
	SUB.W @(d:2,ERs),@(d:32,Rd.W)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 1 1 0	1 rd	0 0 1 1	0 0 0 0	0	d d
	SUB.W @(d:2,ERs),@(d:32,ERd.L)	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	1 1 1 1	1 rd	0 0 1 1	0 0 0 0	0	d d
	SUB.W @(d:2,ERs),@aa:16	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	0	a
	SUB.W @(d:2,ERs),@aa:32	0	1	5	0 1 d d	6	9	0	rs	1	1	0	0	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	0	a a
	SUB.W @(d:16,ERs),@ERd	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 0 0 0	0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:16,ERs),@ERd+	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 0 0	0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:16,ERs),@ERd-	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 0 1	0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:16,ERs),@+ERd	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 0 0	1 0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:16,ERs),@-ERd	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 0 1	1 0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:16,ERs),@(d:2,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 0 0 d	d 0 rd	0 0 1 1	0 0 0 0	0	
	SUB.W @(d:16,ERs),@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 1 0	0 0 rd	0 0 1 1	0 0 0 0	0	d
	SUB.W @(d:16,ERs),@(d:32,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 1 0	0 1 rd	0 0 1 1	0 0 0 0	0	d d
	SUB.W @(d:16,ERs),@(d:16,Rd.B)	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 1 0	1 0 rd	0 0 1 1	0 0 0 0	0	d
	SUB.W @(d:16,ERs),@(d:16,Rd.W)	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 1 1	0 0 rd	0 0 1 1	0 0 0 0	0	d
	SUB.W @(d:16,ERs),@(d:16,ERd.L)	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 1 1	1 0 rd	0 0 1 1	0 0 0 0	0	d
	SUB.W @(d:16,ERs),@(d:32,Rd.B)	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 1 0	1 1 rd	0 0 1 1	0 0 0 0	0	d d
	SUB.W @(d:16,ERs),@(d:32,Rd.W)	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 1 1	1 1 rd	0 0 1 1	0 0 0 0	0	d d
	SUB.W @(d:16,ERs),@(d:32,ERd.L)	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 1 1 1	1 1 rd	0 0 1 1	0 0 0 0	0	d d
SUB.W @(d:16,ERs),@aa:16	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 0 1 0	0 0 0 0	0 0 1 1	0 0 0 0	0	a	
SUB.W @(d:16,ERs),@aa:32	0	1	5	0 1 0 0	6	F	0	rs	1	1	0	0	d 0 1 0	1 0 0 0	0 0 1 1	0 0 0 0	0	a a	
SUB.W @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	B	0	0 1 0	1 1 0 0	d d	0 0 0 0	0 rd	0 0 1 1	0 0 0 0	0			
SUB.W @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 0	0 rd	0 0 1 1	0 0 0 0	0			

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部							
		15	8	7	0		15	8	7	0								
SUB	SUB.W @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0		
	SUB.W @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0		
	SUB.W @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0		
	SUB.W @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 1	0 0 0 0		
	SUB.W @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,ERs),@(d:16,Rd.B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:32,ERs),@(d:16,Rd.W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:32,ERs),@(d:16,ERd.L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:32,ERs),@(d:32,Rd.B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,ERs),@(d:32,Rd.W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,ERs),@(d:32,ERd.L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a		
	SUB.W @(d:32,ERs),@aa:32	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a		
	SUB.W @(d:16,Rs.B),@ERd	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:16,Rs.B),@ERd+	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:16,Rs.B),@ERd-	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:16,Rs.B),@+ERd	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:16,Rs.B),@-ERd	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:16,Rs.B),@(d:2,ERd)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:16,Rs.B),@(d:16,ERd)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @(d:16,Rs.B),@(d:32,ERd)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @(d:16,Rs.B),@(d:16,Rd.B)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @(d:16,Rs.B),@(d:16,Rd.W)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @(d:16,Rs.B),@(d:16,ERd.L)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @(d:16,Rs.B),@(d:32,Rd.B)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @(d:16,Rs.B),@(d:32,Rd.W)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @(d:16,Rs.B),@(d:32,ERd.L)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @(d:16,Rs.B),@aa:16	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.W @(d:16,Rs.B),@aa:32	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.W @(d:16,Rs.W),@ERd	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:16,Rs.W),@ERd+	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
SUB.W @(d:16,Rs.W),@ERd-	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0		
SUB.W @(d:16,Rs.W),@+ERd	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0		
SUB.W @(d:16,Rs.W),@-ERd	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0		
SUB.W @(d:16,Rs.W),@(d:2,ERd)	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 1	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	EA 拡張部	opcode				EA 拡張部				
		15	8	7	0					15	8	7	0		15	8	7	0
SUB	SUB.W @(d:16,Rs,W),@(d:16,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:16,Rs,W),@(d:32,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:16,Rs,W),@(d:16,Rd,B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:16,Rs,W),@(d:16,Rd,W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:16,Rs,W),@(d:16,ERd,L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:16,Rs,W),@(d:32,Rd,B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:16,Rs,W),@(d:32,Rd,W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:16,Rs,W),@(d:32,ERd,L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:16,Rs,W),@aa:16	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.W @(d:16,Rs,W),@aa:32	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1	0 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.W @(d:16,ERs,L),@ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0		
	SUB.W @(d:16,ERs,L),@ERd+	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0		
	SUB.W @(d:16,ERs,L),@ERd-	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0		
	SUB.W @(d:16,ERs,L),@+ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0		
	SUB.W @(d:16,ERs,L),@-ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0		
	SUB.W @(d:16,ERs,L),@(d:2,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 1	0 0 0 0		
	SUB.W @(d:16,ERs,L),@(d:16,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:16,ERs,L),@(d:32,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:16,ERs,L),@(d:16,Rd,B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:16,ERs,L),@(d:16,Rd,W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:16,ERs,L),@(d:16,ERd,L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.W @(d:16,ERs,L),@(d:32,Rd,B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:16,ERs,L),@(d:32,Rd,W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:16,ERs,L),@(d:32,ERd,L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:16,ERs,L),@aa:16	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.W @(d:16,ERs,L),@aa:32	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1	0 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.W @(d:32,Rs,B),@ERd	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:32,Rs,B),@ERd+	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:32,Rs,B),@ERd-	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:32,Rs,B),@+ERd	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:32,Rs,B),@-ERd	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @(d:32,Rs,B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
SUB.W @(d:32,Rs,B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d	
SUB.W @(d:32,Rs,B),@(d:32,ERd)	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d	
SUB.W @(d:32,Rs,B),@(d:16,Rd,B)	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d	
SUB.W @(d:32,Rs,B),@(d:16,Rd,W)	7	8	0	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
SUB	SUB.W @(d:32,Rs.B),@(d:16,ERd.L)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 1 1	0 0 0 0	d	
	SUB.W @(d:32,Rs.B),@(d:32,Rd.B)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,Rs.B),@(d:32,Rd.W)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,Rs.B),@(d:32,ERd.L)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,Rs.B),@aa:16	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 0 1 1	0 0 0 0	a
	SUB.W @(d:32,Rs.B),@aa:32	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 0 1 1	0 0 0 0	a a
	SUB.W @(d:32,Rs.W),@ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,Rs.W),@ERd+	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,Rs.W),@ERd-	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,Rs.W),@+ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,Rs.W),@-ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,Rs.W),@(d:2,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,Rs.W),@(d:16,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 0 1 1	0 0 0 0	d	
	SUB.W @(d:32,Rs.W),@(d:32,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,Rs.W),@(d:16,Rd.B)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 0 1 1	0 0 0 0	d	
	SUB.W @(d:32,Rs.W),@(d:16,Rd.W)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 0 1 1	0 0 0 0	d	
	SUB.W @(d:32,Rs.W),@(d:16,ERd.L)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 1 1	0 0 0 0	d	
	SUB.W @(d:32,Rs.W),@(d:32,Rd.B)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,Rs.W),@(d:32,Rd.W)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,Rs.W),@(d:32,ERd.L)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 1 1	0 0 0 0	d d	
	SUB.W @(d:32,Rs.W),@aa:16	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 0 1 1	0 0 0 0	a
	SUB.W @(d:32,Rs.W),@aa:32	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 0 1 1	0 0 0 0	a a
	SUB.W @(d:32,ERs.L),@ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,ERs.L),@ERd+	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,ERs.L),@ERd-	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,ERs.L),@+ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,ERs.L),@-ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,ERs.L),@(d:2,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 0 1 1	0 0 0 0		
	SUB.W @(d:32,ERs.L),@(d:16,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 0 1 1	0 0 0 0	d	
	SUB.W @(d:32,ERs.L),@(d:32,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 0 1 1	0 0 0 0	d d	
SUB.W @(d:32,ERs.L),@(d:16,Rd.B)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 0 1 1	0 0 0 0	d		
SUB.W @(d:32,ERs.L),@(d:16,Rd.W)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 0 1 1	0 0 0 0	d		
SUB.W @(d:32,ERs.L),@(d:16,ERd.L)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 0 1 1	0 0 0 0	d		
SUB.W @(d:32,ERs.L),@(d:32,Rd.B)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 0 1 1	0 0 0 0	d d		
SUB.W @(d:32,ERs.L),@(d:32,Rd.W)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 0 1 1	0 0 0 0	d d		
SUB.W @(d:32,ERs.L),@(d:32,ERd.L)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 0 1 1	0 0 0 0	d d		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
SUB	SUB.W @(d:32,ERs.L),@aa:16	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.W @(d:32,ERs.L),@aa:32	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.W @aa:16,@ERd					6	B	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:16,@ERd+					6	B	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:16,@ERd-					6	B	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:16,@+ERd					6	B	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:16,@-ERd					6	B	0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:16,@(d:2,ERd)					6	B	0 0 0 1	0 1 0 1	a	0 0 0 d	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:16,@(d:16,ERd)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @aa:16,@(d:32,ERd)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 0		rd	0 0 1 1	0 0 0 0	d d
	SUB.W @aa:16,@(d:16,Rd,B)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @aa:16,@(d:16,Rd,W)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @aa:16,@(d:16,ERd,L)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @aa:16,@(d:32,Rd,B)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @aa:16,@(d:32,Rd,W)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @aa:16,@(d:32,ERd,L)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @aa:16,@aa:16					6	B	0 0 0 1	0 1 0 1	a	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.W @aa:16,@aa:32					6	B	0 0 0 1	0 1 0 1	a	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.W @aa:32,@ERd					6	B	0 0 1 1	0 1 0 1	a a	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:32,@ERd+					6	B	0 0 1 1	0 1 0 1	a a	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:32,@ERd-					6	B	0 0 1 1	0 1 0 1	a a	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:32,@+ERd					6	B	0 0 1 1	0 1 0 1	a a	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:32,@-ERd					6	B	0 0 1 1	0 1 0 1	a a	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:32,@(d:2,ERd)					6	B	0 0 1 1	0 1 0 1	a a	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.W @aa:32,@(d:16,ERd)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @aa:32,@(d:32,ERd)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @aa:32,@(d:16,Rd,B)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @aa:32,@(d:16,Rd,W)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @aa:32,@(d:16,ERd,L)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.W @aa:32,@(d:32,Rd,B)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @aa:32,@(d:32,Rd,W)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.W @aa:32,@(d:32,ERd,L)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
SUB.W @aa:32,@aa:16					6	B	0 0 1 1	0 1 0 1	a a	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a		
SUB.W @aa:32,@aa:32					6	B	0 0 1 1	0 1 0 1	a a	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a		
SUB.L #xx:3,ERd										1	A	1 x x x	rd			
SUB.L #xx:16,ERd										7	A	0 0 1 1	rd	x		

命令	ニーモニック	opcode			EA 拡張部	opcode			EA 拡張部					
		15	8	7		0	15	8		7	0			
SUB	SUB.L #xx:32,ERd						7	A	0 0 1 1 0	rd	x	x		
	SUB.L #xx:16,@ERd	0	1	0	1 1 1 0		0 0 0 0	0	rd	0 0 1 1 0	0 0 0 0		x	
	SUB.L #xx:16,@ERd+	0	1	0	1 1 1 0		1 0 0 0	0	rd	0 0 1 1 0	0 0 0 0		x	
	SUB.L #xx:16,@ERd-	0	1	0	1 1 1 0		1 0 1 0	0	rd	0 0 1 1 0	0 0 0 0		x	
	SUB.L #xx:16,@+ERd	0	1	0	1 1 1 0		1 0 0 1	0	rd	0 0 1 1 0	0 0 0 0		x	
	SUB.L #xx:16,@-ERd	0	1	0	1 1 1 0		1 0 1 1	0	rd	0 0 1 1 0	0 0 0 0		x	
	SUB.L #xx:16,@(d:2,ERd)	0	1	0	1 1 1 0		0 0 d d	0	rd	0 0 1 1 0	0 0 0 0		x	
	SUB.L #xx:16,@(d:16,ERd)	0	1	0	1 1 1 0		1 1 0 0	0	rd	0 0 1 1 0	0 0 0 0	d	x	
	SUB.L #xx:16,@(d:32,ERd)	0	1	0	1 1 1 0		1 1 0 0	1	rd	0 0 1 1 0	0 0 0 0	d	x	
	SUB.L #xx:16,@(d:16,Rd.B)	0	1	0	1 1 1 0		1 1 0 1	0	rd	0 0 1 1 0	0 0 0 0	d	x	
	SUB.L #xx:16,@(d:16,Rd.W)	0	1	0	1 1 1 0		1 1 1 0	0	rd	0 0 1 1 0	0 0 0 0	d	x	
	SUB.L #xx:16,@(d:16,ERd.L)	0	1	0	1 1 1 0		1 1 1 1	0	rd	0 0 1 1 0	0 0 0 0	d	x	
	SUB.L #xx:16,@(d:32,Rd.B)	0	1	0	1 1 1 0		1 1 0 1	1	rd	0 0 1 1 0	0 0 0 0	d	x	
	SUB.L #xx:16,@(d:32,Rd.W)	0	1	0	1 1 1 0		1 1 1 0	1	rd	0 0 1 1 0	0 0 0 0	d	x	
	SUB.L #xx:16,@(d:32,ERd.L)	0	1	0	1 1 1 0		1 1 1 1	1	rd	0 0 1 1 0	0 0 0 0	d	x	
	SUB.L #xx:16,@aa:16	0	1	0	1 1 1 0		0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	x		
	SUB.L #xx:16,@aa:32	0	1	0	1 1 1 0		0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a	a	x	
	SUB.L #xx:32,@ERd	0	1	0	1 1 1 0		0 0 0 0	0	rd	0 0 1 1 1	1 0 0 0		x	x
	SUB.L #xx:32,@ERd+	0	1	0	1 1 1 0		1 0 0 0	0	rd	0 0 1 1 1	1 0 0 0		x	x
	SUB.L #xx:32,@ERd-	0	1	0	1 1 1 0		1 0 1 0	0	rd	0 0 1 1 1	1 0 0 0		x	x
	SUB.L #xx:32,@+ERd	0	1	0	1 1 1 0		1 0 0 1	0	rd	0 0 1 1 1	1 0 0 0		x	x
	SUB.L #xx:32,@-ERd	0	1	0	1 1 1 0		1 0 1 1	0	rd	0 0 1 1 1	1 0 0 0		x	x
	SUB.L #xx:32,@(d:2,ERd)	0	1	0	1 1 1 0		0 0 d d	0	rd	0 0 1 1 1	1 0 0 0		x	x
	SUB.L #xx:32,@(d:16,ERd)	0	1	0	1 1 1 0		1 1 0 0	0	rd	0 0 1 1 1	1 0 0 0	d	x	x
	SUB.L #xx:32,@(d:32,ERd)	0	1	0	1 1 1 0		1 1 0 0	1	rd	0 0 1 1 1	1 0 0 0	d	x	x
	SUB.L #xx:32,@(d:16,Rd.B)	0	1	0	1 1 1 0		1 1 0 1	0	rd	0 0 1 1 1	1 0 0 0	d	x	x
	SUB.L #xx:32,@(d:16,Rd.W)	0	1	0	1 1 1 0		1 1 1 0	0	rd	0 0 1 1 1	1 0 0 0	d	x	x
	SUB.L #xx:32,@(d:16,ERd.L)	0	1	0	1 1 1 0		1 1 1 1	0	rd	0 0 1 1 1	1 0 0 0	d	x	x
	SUB.L #xx:32,@(d:32,Rd.B)	0	1	0	1 1 1 0		1 1 0 1	1	rd	0 0 1 1 1	1 0 0 0	d	x	x
	SUB.L #xx:32,@(d:32,Rd.W)	0	1	0	1 1 1 0		1 1 1 0	1	rd	0 0 1 1 1	1 0 0 0	d	x	x
	SUB.L #xx:32,@(d:32,ERd.L)	0	1	0	1 1 1 0		1 1 1 1	1	rd	0 0 1 1 1	1 0 0 0	d	x	x
	SUB.L #xx:32,@aa:16	0	1	0	1 1 1 0		0 1 0 0	0 0 0 0	0 0 1 1	1 0 0 0	a	x	x	
SUB.L #xx:32,@aa:32	0	1	0	1 1 1 0		0 1 0 0	1 0 0 0	0 0 1 1	1 0 0 0	a	a	x	x	
SUB.L ERs,ERd						1	A	1	rs	0	rd			
SUB.L ERs,@ERd		0	1	0	1 0 0 1		0 0 0 0	0	rd	0 0 1 1 0	rs			
SUB.L ERs,@ERd+		0	1	0	1 0 0 1		1 0 0 0	0	rd	0 0 1 1 0	rs			

2. 各命令の説明

命令	ニーモニック	opcode				EA	opcode				EA 拡張部						
		15	8	7	0		15	8	7	0							
SUB	SUB.L ERs, @ERd-	0	1	0	1 0 0 1	拡張部	1	0	1	0	rd	0	0	1	1	0	rs
	SUB.L ERs, @+ERd	0	1	0	1 0 0 1		1	0	0	1	rd	0	0	1	1	0	rs
	SUB.L ERs, @-ERd	0	1	0	1 0 0 1		1	0	1	1	rd	0	0	1	1	0	rs
	SUB.L ERs, @(d:2,ERd)	0	1	0	1 0 0 1		0	0	d	d	rd	0	0	1	1	0	rs
	SUB.L ERs, @(d:16,ERd)	0	1	0	1 0 0 1		1	1	0	0	rd	0	0	1	1	0	rs d
	SUB.L ERs, @(d:32,ERd)	0	1	0	1 0 0 1		1	1	0	0	1 rd	0	0	1	1	0	rs d d
	SUB.L ERs, @(d:16,Rd.B)	0	1	0	1 0 0 1		1	1	0	1	rd	0	0	1	1	0	rs d
	SUB.L ERs, @(d:16,Rd.W)	0	1	0	1 0 0 1		1	1	1	0	rd	0	0	1	1	0	rs d
	SUB.L ERs, @(d:16,ERd.L)	0	1	0	1 0 0 1		1	1	1	1	rd	0	0	1	1	0	rs d
	SUB.L ERs, @(d:32,Rd.B)	0	1	0	1 0 0 1		1	1	0	1	rd	0	0	1	1	0	rs d d
	SUB.L ERs, @(d:32,Rd.W)	0	1	0	1 0 0 1		1	1	1	0	1 rd	0	0	1	1	0	rs d d
	SUB.L ERs, @(d:32,ERd.L)	0	1	0	1 0 0 1		1	1	1	1	1 rd	0	0	1	1	0	rs d d
	SUB.L ERs, @aa:16	0	1	0	1 0 0 1		0	1	0	0	0 0 0 0	0	0	1	1	0	rs a
	SUB.L ERs, @aa:32	0	1	0	1 0 0 1		0	1	0	0	1 0 0 0	0	0	1	1	0	rs a a
	SUB.L @ERs, ERd	0	1	0	1 0 1 0		0	0	0	0	0 rs	0	0	1	1	0	rd
	SUB.L @ERs+, ERd	0	1	0	1 0 1 0		1	0	0	0	0 rs	0	0	1	1	0	rd
	SUB.L @ERs-, ERd	0	1	0	1 0 1 0		1	0	1	0	0 rs	0	0	1	1	0	rd
	SUB.L @+ERs, ERd	0	1	0	1 0 1 0		1	0	0	1	0 rs	0	0	1	1	0	rd
	SUB.L @-ERs, ERd	0	1	0	1 0 1 0		1	0	1	1	0 rs	0	0	1	1	0	rd
	SUB.L @(d:2,ERs), ERd	0	1	0	1 0 1 0		0	0	d	d	0 rs	0	0	1	1	0	rd
	SUB.L @(d:16,ERs), ERd	0	1	0	1 0 1 0		1	1	0	0	0 rs	0	0	1	1	0	rd d
	SUB.L @(d:32,ERs), ERd	0	1	0	1 0 1 0		1	1	0	0	1 rs	0	0	1	1	0	rd d d
	SUB.L @(d:16,Rs.B), ERd	0	1	0	1 0 1 0		1	1	0	1	0 rs	0	0	1	1	0	rd d
	SUB.L @(d:16,Rs.W), ERd	0	1	0	1 0 1 0		1	1	1	0	0 rs	0	0	1	1	0	rd d
	SUB.L @(d:16,ERs.L), ERd	0	1	0	1 0 1 0		1	1	1	1	0 rs	0	0	1	1	0	rd d
	SUB.L @(d:32,Rs.B), ERd	0	1	0	1 0 1 0		1	1	0	1	1 rs	0	0	1	1	0	rd d d
	SUB.L @(d:32,Rs.W), ERd	0	1	0	1 0 1 0		1	1	1	0	1 rs	0	0	1	1	0	rd d d
	SUB.L @(d:32,ERs.L), ERd	0	1	0	1 0 1 0		1	1	1	1	1 rs	0	0	1	1	0	rd d d
	SUB.L @aa:16, ERd	0	1	0	1 0 1 0		0	1	0	0	0 0 0 0	0	0	1	1	0	rd a
	SUB.L @aa:32, ERd	0	1	0	1 0 1 0		0	1	0	0	1 0 0 0	0	0	1	1	0	rd a a
	SUB.L @ERs, @ERd	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0	0	0	1	0	0 0 0 0	
	SUB.L @ERs, @ERd+	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1	0	0	0	1	0 0 0 0	
SUB.L @ERs, @ERd-	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1	0	1	0	0	0 0 0 0		
SUB.L @ERs, @+ERd	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1	0	0	1	0	0 0 0 0		
SUB.L @ERs, @-ERd	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1	0	1	1	0	0 0 0 0		
SUB.L @ERs, @(d:2,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0	0	d	d	0	rd		

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部
		15	8	7	0	15	8	7	0		15	8	7	0	
SUB	SUB.L @ERs,@(d:16,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 0 0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @ERs,@(d:32,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 0 1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs,@(d:16,Rd.B)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 1 0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @ERs,@(d:16,Rd.W)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 0 0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @ERs,@(d:16,ERd.L)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 1 0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @ERs,@(d:32,Rd.B)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 0 1 1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs,@(d:32,Rd.W)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 0 1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs,@(d:32,ERd.L)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	1 1 1 1 1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs,@aa:16	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0 1 0 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a
	SUB.L @ERs,@aa:32	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0	0 1 0 0 1	0 0 0 0	0 0 1 1	0 0 0 0	a a
	SUB.L @ERs+,@ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 0 0 0 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs+,@ERd+	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 0 0 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs+,@ERd-	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 1 0 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs+,@+ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 0 1 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs+,@-ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 0 1 1 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs+,@(d:2,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 0 d d 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs+,@(d:16,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 0 0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @ERs+,@(d:32,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 0 1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs+,@(d:16,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1 0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @ERs+,@(d:16,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0 0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @ERs+,@(d:16,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1 0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @ERs+,@(d:32,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 0 1 1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs+,@(d:32,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 0 1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs+,@(d:32,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	1 1 1 1 1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs+,@aa:16	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a
	SUB.L @ERs+,@aa:32	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0	0 1 0 0 1	0 0 0 0	0 0 1 1	0 0 0 0	a a
	SUB.L @ERs-,@ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 0 0 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs-,@ERd+	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 0 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs-,@ERd-	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 0 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs-,@+ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 0 1 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs-,@-ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 0 1 1 0	rd	0 0 1 1	0 0 0 0	
	SUB.L @ERs-,@(d:2,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 0 d d 0	rd	0 0 1 1	0 0 0 0	
SUB.L @ERs-,@(d:16,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0 0	rd	0 0 1 1	0 0 0 0	d	
SUB.L @ERs-,@(d:32,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0 1	rd	0 0 1 1	0 0 0 0	d d	
SUB.L @ERs-,@(d:16,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 1 0	rd	0 0 1 1	0 0 0 0	d	
SUB.L @ERs-,@(d:16,Rd.W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 0 0	rd	0 0 1 1	0 0 0 0	d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部			
		15	8	7	0				15	8	7	0		15	8	7
SUB	SUB.L @ERs-,@(d:16,ERd.L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @ERs-,@(d:32,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs-,@(d:32,Rd.W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs-,@(d:32,ERd.L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @ERs-,@aa:16	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.L @ERs-,@aa:32	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.L @+ERs,@ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @+ERs,@ERd+	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @+ERs,@ERd-	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @+ERs,@+ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @+ERs,@-ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @+ERs,@(d:2,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @+ERs,@(d:16,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @+ERs,@(d:32,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @+ERs,@(d:16,Rd.B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @+ERs,@(d:16,Rd.W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @+ERs,@(d:16,ERd.L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @+ERs,@(d:32,Rd.B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @+ERs,@(d:32,Rd.W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @+ERs,@(d:32,ERd.L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @+ERs,@aa:16	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.L @+ERs,@aa:32	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.L @-ERs,@ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @-ERs,@ERd+	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @-ERs,@ERd-	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @-ERs,@+ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @-ERs,@-ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @-ERs,@(d:2,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @-ERs,@(d:16,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @-ERs,@(d:32,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @-ERs,@(d:16,Rd.B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @-ERs,@(d:16,Rd.W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
SUB.L @-ERs,@(d:16,ERd.L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d	
SUB.L @-ERs,@(d:32,Rd.B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d	
SUB.L @-ERs,@(d:32,Rd.W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d	
SUB.L @-ERs,@(d:32,ERd.L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d	

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
SUB	SUB.L @-ERs, @aa:16	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a
	SUB.L @-ERs, @aa:32	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a
	SUB.L @(d:2,ERs), @ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 0 0 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:2,ERs), @ERd+	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:2,ERs), @ERd-	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:2,ERs), @+ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 1	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:2,ERs), @-ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 1	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:2,ERs), @(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 0 d d	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:2,ERs), @(d:16,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:2,ERs), @(d:32,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:2,ERs), @(d:16,Rd.B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:2,ERs), @(d:16,Rd.W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:2,ERs), @(d:16,ERd.L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:2,ERs), @(d:32,Rd.B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:2,ERs), @(d:32,Rd.W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:2,ERs), @(d:32,ERd.L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:2,ERs), @aa:16	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a
	SUB.L @(d:2,ERs), @aa:32	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a
	SUB.L @(d:16,ERs), @ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,ERs), @ERd+	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,ERs), @ERd-	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,ERs), @+ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,ERs), @-ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,ERs), @(d:2,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,ERs), @(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:16,ERs), @(d:32,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:16,ERs), @(d:16,Rd.B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:16,ERs), @(d:16,Rd.W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:16,ERs), @(d:16,ERd.L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:16,ERs), @(d:32,Rd.B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:16,ERs), @(d:32,Rd.W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:16,ERs), @(d:32,ERd.L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1 rd	0 0 1 1	0 0 0 0	d d
SUB.L @(d:16,ERs), @aa:16	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
SUB.L @(d:16,ERs), @aa:32	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
SUB.L @(d:32,ERs), @ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0 rd	0 0 1 1	0 0 0 0		
SUB.L @(d:32,ERs), @ERd+	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0 rd	0 0 1 1	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				EA	opcode				EA 拡張部							
		15	8	7	0		15	8	7	0								
SUB	SUB.L @(d:32,ERs),@ERd-	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0		
	SUB.L @(d:32,ERs),@+ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0		
	SUB.L @(d:32,ERs),@-ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0		
	SUB.L @(d:32,ERs),@(d:2,ERd)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 1	0 0 0 0		
	SUB.L @(d:32,ERs),@(d:16,ERd)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:32,ERs),@(d:32,ERd)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:32,ERs),@(d:16,Rd,B)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:32,ERs),@(d:16,Rd,W)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:32,ERs),@(d:16,ERd,L)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:32,ERs),@(d:32,Rd,B)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:32,ERs),@(d:32,Rd,W)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:32,ERs),@(d:32,ERd,L)	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:32,ERs),@aa:16	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a		
	SUB.L @(d:32,ERs),@aa:32	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a		
	SUB.L @(d:16,Rs,B),@ERd	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,Rs,B),@ERd+	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,Rs,B),@ERd-	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,Rs,B),@+ERd	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,Rs,B),@-ERd	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,Rs,B),@(d:2,ERd)	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,Rs,B),@(d:16,ERd)	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:16,Rs,B),@(d:32,ERd)	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:16,Rs,B),@(d:16,Rd,B)	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:16,Rs,B),@(d:16,Rd,W)	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:16,Rs,B),@(d:16,ERd,L)	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:16,Rs,B),@(d:32,Rd,B)	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:16,Rs,B),@(d:32,Rd,W)	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:16,Rs,B),@(d:32,ERd,L)	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:16,Rs,B),@aa:16	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.L @(d:16,Rs,B),@aa:32	0	1			0 0 1 0	1	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.L @(d:16,Rs,W),@ERd	0	1			0 0 1 1	0	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:16,Rs,W),@ERd+	0	1			0 0 1 1	0	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
SUB.L @(d:16,Rs,W),@ERd-	0	1			0 0 1 1	0	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0		
SUB.L @(d:16,Rs,W),@+ERd	0	1			0 0 1 1	0	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0		
SUB.L @(d:16,Rs,W),@-ERd	0	1			0 0 1 1	0	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0		
SUB.L @(d:16,Rs,W),@(d:2,ERd)	0	1			0 0 1 1	0	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 1	0 0 0 0		

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部							
		15	8	7	0		15	8	7	0								
SUB	SUB.L @(d:16,Rs,W),@(d:16,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:16,Rs,W),@(d:32,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:16,Rs,W),@(d:16,Rd,B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:16,Rs,W),@(d:16,Rd,W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:16,Rs,W),@(d:16,ERd,L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:16,Rs,W),@(d:32,Rd,B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:16,Rs,W),@(d:32,Rd,W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:16,Rs,W),@(d:32,ERd,L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:16,Rs,W),@aa:16	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.L @(d:16,Rs,W),@aa:32	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1	0 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.L @(d:16,ERs,L),@ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0		
	SUB.L @(d:16,ERs,L),@ERd+	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0		
	SUB.L @(d:16,ERs,L),@ERd-	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0		
	SUB.L @(d:16,ERs,L),@+ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0		
	SUB.L @(d:16,ERs,L),@-ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0		
	SUB.L @(d:16,ERs,L),@(d:2,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 0 1 1	0 0 0 0		
	SUB.L @(d:16,ERs,L),@(d:16,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:16,ERs,L),@(d:32,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:16,ERs,L),@(d:16,Rd,B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:16,ERs,L),@(d:16,Rd,W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:16,ERs,L),@(d:16,ERd,L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d	
	SUB.L @(d:16,ERs,L),@(d:32,Rd,B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:16,ERs,L),@(d:32,Rd,W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:16,ERs,L),@(d:32,ERd,L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d	
	SUB.L @(d:16,ERs,L),@aa:16	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0	0 0 0 0	0 0 1 1	0 0 0 0	a	
	SUB.L @(d:16,ERs,L),@aa:32	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1	0 0 0 0	0 0 1 1	0 0 0 0	a a	
	SUB.L @(d:32,Rs,B),@ERd	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs,B),@ERd+	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs,B),@ERd-	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs,B),@+ERd	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs,B),@-ERd	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs,B),@(d:2,ERd)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
SUB.L @(d:32,Rs,B),@(d:16,ERd)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d	
SUB.L @(d:32,Rs,B),@(d:32,ERd)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d	
SUB.L @(d:32,Rs,B),@(d:16,Rd,B)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d	
SUB.L @(d:32,Rs,B),@(d:16,Rd,W)	7	8	1	rs	0 1 0 1	6	B	0	0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d	

2. 各命令の説明

命令	二一モニック	opcode				EA 拡張部	opcode				EA 拡張部						
		15	8	7	0		15	8	7	0							
SUB	SUB.L @(d:32,Rs.B),@(d:16,ERd.L)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:32,Rs.B),@(d:32,Rd.B)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:32,Rs.B),@(d:32,Rd.W)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:32,Rs.B),@(d:32,ERd.L)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:32,Rs.B),@aa:16	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	rd	0 0 1 1	0 0 0 0	a
	SUB.L @(d:32,Rs.B),@aa:32	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	rd	0 0 1 1	0 0 0 0	a a
	SUB.L @(d:32,Rs.W),@ERd	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs.W),@ERd+	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs.W),@ERd-	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs.W),@+ERd	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs.W),@-ERd	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs.W),@(d:2,ERd)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,Rs.W),@(d:16,ERd)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:32,Rs.W),@(d:32,ERd)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:32,Rs.W),@(d:16,Rd.B)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:32,Rs.W),@(d:16,Rd.W)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:32,Rs.W),@(d:16,ERd.L)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:32,Rs.W),@(d:32,Rd.B)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:32,Rs.W),@(d:32,Rd.W)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:32,Rs.W),@(d:32,ERd.L)	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:32,Rs.W),@aa:16	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	rd	0 0 1 1	0 0 0 0	a
	SUB.L @(d:32,Rs.W),@aa:32	7	8	1	rs	0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	rd	0 0 1 1	0 0 0 0	a a
	SUB.L @(d:32,ERs.L),@ERd	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,ERs.L),@ERd+	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,ERs.L),@ERd-	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,ERs.L),@+ERd	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,ERs.L),@-ERd	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,ERs.L),@(d:2,ERd)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 0 1 1	0 0 0 0	
	SUB.L @(d:32,ERs.L),@(d:16,ERd)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:32,ERs.L),@(d:32,ERd)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @(d:32,ERs.L),@(d:16,Rd.B)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 0 1 1	0 0 0 0	d
	SUB.L @(d:32,ERs.L),@(d:16,Rd.W)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 0 1 1	0 0 0 0	d
SUB.L @(d:32,ERs.L),@(d:16,ERd.L)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 0 1 1	0 0 0 0	d	
SUB.L @(d:32,ERs.L),@(d:32,Rd.B)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 0 1 1	0 0 0 0	d d	
SUB.L @(d:32,ERs.L),@(d:32,Rd.W)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 0 1 1	0 0 0 0	d d	
SUB.L @(d:32,ERs.L),@(d:32,ERd.L)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 0 1 1	0 0 0 0	d d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
SUB	SUB.L @(d:32,ERs.L),@aa:16	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a
	SUB.L @(d:32,ERs.L),@aa:32	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a
	SUB.L @aa:16,@ERd	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 0 0 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:16,@ERd+	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 0 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:16,@ERd-	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 1 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:16,@+ERd	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 0 1	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:16,@-ERd	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 1 1	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:16,@(d:2,ERd)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 0 d d	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:16,@(d:16,ERd)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 0	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @aa:16,@(d:32,ERd)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 0	rd	0 0 1 1	0 0 0 0	d d
	SUB.L @aa:16,@(d:16,Rd.B)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 1	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @aa:16,@(d:16,Rd.W)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @aa:16,@(d:16,ERd.L)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @aa:16,@(d:32,Rd.B)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 1	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.L @aa:16,@(d:32,Rd.W)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.L @aa:16,@(d:32,ERd.L)	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	1 rd	0 0 1 1	0 0 0 0	d d
	SUB.L @aa:16,@aa:16	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a
	SUB.L @aa:16,@aa:32	0	1	0		0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a
	SUB.L @aa:32,@ERd	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 0 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:32,@ERd+	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:32,@ERd-	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 0	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:32,@+ERd	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 1	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:32,@-ERd	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 1	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:32,@(d:2,ERd)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 d d	0 rd	0 0 1 1	0 0 0 0	
	SUB.L @aa:32,@(d:16,ERd)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	0 rd	0 0 1 1	0 0 0 0	d
	SUB.L @aa:32,@(d:32,ERd)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	1 rd	0 0 1 1	0 0 0 0	d d
SUB.L @aa:32,@(d:16,Rd.B)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	0 rd	0 0 1 1	0 0 0 0	d	
SUB.L @aa:32,@(d:16,Rd.W)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	0 rd	0 0 1 1	0 0 0 0	d	
SUB.L @aa:32,@(d:16,ERd.L)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	0 rd	0 0 1 1	0 0 0 0	d	
SUB.L @aa:32,@(d:32,Rd.B)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	1 rd	0 0 1 1	0 0 0 0	d d	
SUB.L @aa:32,@(d:32,Rd.W)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	1 rd	0 0 1 1	0 0 0 0	d d	
SUB.L @aa:32,@(d:32,ERd.L)	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	1 rd	0 0 1 1	0 0 0 0	d d	
SUB.L @aa:32,@aa:16	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	0 0 0 0	0 0 1 1	0 0 0 0	a	
SUB.L @aa:32,@aa:32	0	1	0		0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	1 0 0 0	0 0 1 1	0 0 0 0	a a	
SUBS	SUBS #1,ERd										1	B	0 0 0 0	0 rd		
	SUBS #2,ERd										1	B	1 0 0 0	0 rd		

2. 各命令の説明

命令	ニーモニック	opcode			opcode			EA	opcode			EA 拡張部						
		15	8	7	0	15	8		7	0	15		8	7	0			
SUBS	SUBS #4,ERd								15	8	7	0						
SUBX	SUBX.B #xx:8,Rd								1	B	1	0	0	1	0	rd		
	SUBX.B #xx:8,@ERd				7	D	0	rd	0	0	0	0	0					
	SUBX.B #xx:8,@ERd-	0	1	7	0	1	1	0	6	C	0	rd	1	0	0	0		
	SUBX.B Rs,Rd								1	E		rs		rd				
	SUBX.B Rs,@ERd				7	D	0	rd	0	0	0	0	0					
	SUBX.B Rs,@ERd-	0	1	7	0	1	1	0	6	C	0	rd	1	0	0	0		
	SUBX.B @ERs,Rd								1	E	0	0	0	0	rd			
	SUBX.B @ERs-,Rd	0	1	7	0	1	1	0	6	C	0	rs	0	0	0	0		
	SUBX.B @ERs,@ERd	0	1	7	0	1	0	0	6	8	0	rs	1	1	0	1		
	SUBX.B @ERs-,@ERd-	0	1	7	0	1	1	0	6	C	0	rs	1	1	0	1		
	SUBX.W #xx:16,Rd								0	1	5	0	0	0	1			
	SUBX.W #xx:16,@ERd				7	D	1	rd	0	0	0	1						
	SUBX.W #xx:16,@ERd-	0	1	5	0	1	1	0	6	D	0	rd	1	0	0	1		
	SUBX.W Rs,Rd								0	1	5	0	0	0	1			
	SUBX.W Rs,@ERd				7	D	1	rd	0	0	0	1						
	SUBX.W Rs,@ERd-	0	1	5	0	1	1	0	6	D	0	rd	1	0	0	1		
	SUBX.W @ERs,Rd								0	1	5	0	0	0	1			
	SUBX.W @ERs-,Rd	0	1	5	0	1	1	0	6	D	0	rs	0	0	0	1		
	SUBX.W @ERs,@ERd	0	1	5	0	1	0	0	6	9	0	rs	1	1	0	1		
	SUBX.W @ERs-,@ERd-	0	1	5	0	1	1	0	6	D	0	rs	1	1	0	1		
SUBX.L #xx:32,ERd								0	1	0	0	0	0	1				
SUBX.L #xx:32,@ERd	0	1	0	0	1	0	0	6	9	0	rd	1	0	0	1			
SUBX.L #xx:32,@ERd-	0	1	0	0	1	1	0	6	D	0	rd	1	0	0	1			
SUBX.L ERs,ERd								0	1	0	0	0	0	1				
SUBX.L ERs,@ERd	0	1	0	0	1	0	0	6	9	0	rd	1	0	0	1			
SUBX.L ERs,@ERd-	0	1	0	0	1	1	0	6	D	0	rd	1	0	0	1			
SUBX.L @ERs,ERd	0	1	0	0	1	0	0	6	9	0	rs	0	0	0	1			
SUBX.L @ERs-,ERd	0	1	0	0	1	1	0	6	D	0	rs	0	0	0	1			
SUBX.L @ERs,@ERd	0	1	0	0	1	0	0	6	9	0	rs	1	1	0	1			
SUBX.L @ERs-,@ERd-	0	1	0	0	1	1	0	6	D	0	rs	1	1	0	1			
TAS	TAS @ERd								0	1	0	0	0	0				
TRAPA	TRAPA #x:2								5	7	0	0	x	x	0	0	0	0
XOR	XOR.B #xx:8,Rd								D	rd	x	x	x	x	x	x	x	
	XOR.B #xx:8,@ERd				7	D	0	rd	0	0	0	0						
	XOR.B #xx:8,@ERd+	0	1	7	0	1	0	0	6	C	0	rd	1	0	0	0		

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部		
		15	8	7	0				15	8	7	0		15	8
XOR	XOR.B #xc:8,@ERd-	0	1	7	0 1 1 0	6	C	0	rd	1 0 0 0		D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@+ERd	0	1	7	0 1 0 1	6	C	0	rd	1 0 0 0		D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@-ERd	0	1	7	0 1 1 1	6	C	0	rd	1 0 0 0		D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rd	1 0 0 0		D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rd	1 0 0 0	d	D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@(d:32,ERd)	7	8	0	rd	0 1 0 0	6	A	0 0 1 0	1 0 0 0	d d	D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rd	1 0 0 0	d	D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rd	1 0 0 0	d	D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rd	1 0 0 0	d	D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@(d:32,Rd.B)	7	8	0	rd	0 1 0 1	6	A	0 0 1 0	1 0 0 0	d d	D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@(d:32,Rd.W)	7	8	0	rd	0 1 1 0	6	A	0 0 1 0	1 0 0 0	d d	D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@(d:32,ERd.L)	7	8	0	rd	0 1 1 1	6	A	0 0 1 0	1 0 0 0	d d	D	0 0 0 0	x x x x	x x x x
	XOR.B #xc:8,@aa:8					7	F	a a a a	a a a a		D	0 0 0 0	x x x x	x x x x	
	XOR.B #xc:8,@aa:16					6	A	0 0 0 1	1 0 0 0	a	D	0 0 0 0	x x x x	x x x x	
	XOR.B #xc:8,@aa:32					6	A	0 0 1 1	1 0 0 0	a a	D	0 0 0 0	x x x x	x x x x	
XOR.B Rs,Rd										1	5	rs	rd		
XOR.B Rs,@ERd					7	D	0	rd	0 0 0 0		1	5	rs	0 0 0 0	
XOR.B Rs,@ERd+					0	1	7	1 0 0 1		1 0 0 0	0	rd	0 1 0 1	rs	
XOR.B Rs,@ERd-					0	1	7	1 0 0 1		1 0 1 0	0	rd	0 1 0 1	rs	
XOR.B Rs,@+ERd					0	1	7	1 0 0 1		1 0 0 1	0	rd	0 1 0 1	rs	
XOR.B Rs,@-ERd					0	1	7	1 0 0 1		1 0 1 1	0	rd	0 1 0 1	rs	
XOR.B Rs,@(d:2,ERd)					0	1	7	1 0 0 1		0 0 d d	0	rd	0 1 0 1	rs	
XOR.B Rs,@(d:16,ERd)					0	1	7	1 0 0 1		1 1 0 0	0	rd	0 1 0 1	rs	d
XOR.B Rs,@(d:32,ERd)					0	1	7	1 0 0 1		1 1 0 0	1	rd	0 1 0 1	rs	d d
XOR.B Rs,@(d:16,Rd.B)					0	1	7	1 0 0 1		1 1 0 1	0	rd	0 1 0 1	rs	d
XOR.B Rs,@(d:16,Rd.W)					0	1	7	1 0 0 1		1 1 1 0	0	rd	0 1 0 1	rs	d
XOR.B Rs,@(d:16,ERd.L)					0	1	7	1 0 0 1		1 1 1 1	0	rd	0 1 0 1	rs	d
XOR.B Rs,@(d:32,Rd.B)					0	1	7	1 0 0 1		1 1 0 1	1	rd	0 1 0 1	rs	d d
XOR.B Rs,@(d:32,Rd.W)					0	1	7	1 0 0 1		1 1 1 0	1	rd	0 1 0 1	rs	d d
XOR.B Rs,@(d:32,ERd.L)					0	1	7	1 0 0 1		1 1 1 1	1	rd	0 1 0 1	rs	d d
XOR.B Rs,@aa:8					7	F	a a a a	a a a a		1	5	rs	0 0 0 0		
XOR.B Rs,@aa:16					6	A	0 0 0 1	1 0 0 0	a	1	5	rs	0 0 0 0		
XOR.B Rs,@aa:32					6	A	0 0 1 1	1 0 0 0	a a	1	5	rs	0 0 0 0		
XOR.B @ERs,Rd					7	C	0	rs	0 0 0 0		1	5	0 0 0 0	rd	
XOR.B @ERs+,Rd					0	1	7	1 0 1 0		1 0 0 0	0	rs	0 1 0 1	rd	
XOR.B @ERs-,Rd					0	1	7	1 0 1 0		1 0 1 0	0	rs	0 1 0 1	rd	

2. 各命令の説明

命令	ニーモニック	opcode				EA	opcode				EA 拡張部								
		15	8	7	0		15	8	7	0									
XOR	XOR.B @+ERs,Rd					拡張部	1	0	0	1	0	rs	0	1	0	1	rd		
	XOR.B @-ERs,Rd						1	0	1	1	0	rs	0	1	0	1	rd		
	XOR.B @(d:2,ERs),Rd						0	0	d	d	0	rs	0	1	0	1	rd		
	XOR.B @(d:16,ERs),Rd							1	1	0	0	rs	0	1	0	1	rd	d	
	XOR.B @(d:32,ERs),Rd							1	1	0	0	1	rs	0	1	0	1	rd	d
	XOR.B @(d:16,Rs,B),Rd							1	1	0	1	0	rs	0	1	0	1	rd	d
	XOR.B @(d:16,Rs,W),Rd							1	1	1	0	0	rs	0	1	0	1	rd	d
	XOR.B @(d:16,ERs,L),Rd							1	1	1	1	0	rs	0	1	0	1	rd	d
	XOR.B @(d:32,Rs,B),Rd							1	1	0	1	1	rs	0	1	0	1	rd	d
	XOR.B @(d:32,Rs,W),Rd							1	1	1	0	1	rs	0	1	0	1	rd	d
	XOR.B @(d:32,ERs,L),Rd							1	1	1	1	1	rs	0	1	0	1	rd	d
	XOR.B @aa:8,Rd							7	E	a	a	a	a	a	a	a	a	a	rd
	XOR.B @aa:16,Rd							6	A	0	0	0	1	0	0	0	0	a	rd
	XOR.B @aa:32,Rd							6	A	0	0	1	1	0	0	0	0	a	rd
	XOR.B @ERs,@ERd							7	C	0	rs	0	1	0	1	0	0	0	rd
	XOR.B @ERs,@ERd+							7	C	0	rs	0	1	0	1	1	0	0	rd
	XOR.B @ERs,@ERd-							7	C	0	rs	0	1	0	1	0	0	0	rd
	XOR.B @ERs,@+ERd							7	C	0	rs	0	1	0	1	0	0	0	rd
	XOR.B @ERs,@-ERd							7	C	0	rs	0	1	0	1	1	0	0	rd
	XOR.B @ERs,@(d:2,ERd)							7	C	0	rs	0	1	0	1	0	0	0	rd
	XOR.B @ERs,@(d:16,ERd)							7	C	0	rs	0	1	0	1	1	0	0	rd
	XOR.B @ERs,@(d:32,ERd)							7	C	0	rs	0	1	0	1	1	1	0	rd
	XOR.B @ERs,@(d:16,Rd,B)							7	C	0	rs	0	1	0	1	0	0	0	rd
	XOR.B @ERs,@(d:16,Rd,W)							7	C	0	rs	0	1	0	1	1	0	0	rd
	XOR.B @ERs,@(d:16,ERd,L)							7	C	0	rs	0	1	0	1	1	1	0	rd
	XOR.B @ERs,@(d:32,Rd,B)							7	C	0	rs	0	1	0	1	1	1	1	rd
	XOR.B @ERs,@(d:32,Rd,W)							7	C	0	rs	0	1	0	1	1	1	1	rd
	XOR.B @ERs,@(d:32,ERd,L)							7	C	0	rs	0	1	0	1	1	1	1	rd
	XOR.B @ERs,@aa:16							7	C	0	rs	0	1	0	1	0	0	0	rd
	XOR.B @ERs,@aa:32							7	C	0	rs	0	1	0	1	0	0	0	rd
	XOR.B @ERs+,@ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	rd
	XOR.B @ERs+,@ERd+	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	rd
XOR.B @ERs+,@ERd-	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	rd	
XOR.B @ERs+,@+ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	rd	
XOR.B @ERs+,@-ERd	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	rd	
XOR.B @ERs+,@(d:2,ERd)	0	1	7	0	1	0	0	6	C	0	rs	1	1	0	0	0	0	rd	

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部	
		15	8	7	0				15	8	7	0		15
XOR	XOR.B @ERs+,@(d:16,ERd)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @ERs+,@(d:32,ERd)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @ERs+,@(d:16,Rd.B)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @ERs+,@(d:16,Rd.W)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @ERs+,@(d:16,ERd.L)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @ERs+,@(d:32,Rd.B)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @ERs+,@(d:32,Rd.W)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @ERs+,@(d:32,ERd.L)	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @ERs+,@aa:16	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	a
	XOR.B @ERs+,@aa:32	0	1	7	0 1 0 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	a a
	XOR.B @ERs-,@ERd	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @ERs-,@ERd+	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @ERs-,@ERd-	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @ERs-,@+ERd	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @ERs-,@-ERd	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @ERs-,@(d:2,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @ERs-,@(d:16,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @ERs-,@(d:32,ERd)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @ERs-,@(d:16,Rd.B)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @ERs-,@(d:16,Rd.W)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @ERs-,@(d:16,ERd.L)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @ERs-,@(d:32,Rd.B)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @ERs-,@(d:32,Rd.W)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @ERs-,@(d:32,ERd.L)	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @ERs-,@aa:16	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	a
	XOR.B @ERs-,@aa:32	0	1	7	0 1 1 0	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	a a
	XOR.B @+ERs,@ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @+ERs,@ERd+	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @+ERs,@ERd-	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @+ERs,@+ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @+ERs,@-ERd	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.B @+ERs,@(d:2,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	
XOR.B @+ERs,@(d:16,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d	
XOR.B @+ERs,@(d:32,ERd)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d	
XOR.B @+ERs,@(d:16,Rd.B)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d	
XOR.B @+ERs,@(d:16,Rd.W)	0	1	7	0 1 0 1	6	C	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d	

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部																			
		15	8	7	0				15	8	7	0		15	8	7	0															
XOR	XOR.B @+ERs, @(d:16,ERd.L)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	0	1	0	1	0	0	0	0	d									
	XOR.B @+ERs, @(d:32,Rd.B)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	0	1	0	0	0	0	d	d								
	XOR.B @+ERs, @(d:32,Rd.W)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	1	0	0	0	0	0	d	d								
	XOR.B @+ERs, @(d:32,ERd.L)	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	1	1	1	1	0	0	0	0	d	d								
	XOR.B @+ERs, @aa:16	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	0	1	0	0	0	0	1	0	0	0	0	0	a					
	XOR.B @+ERs, @aa:32	0	1	7	0 1 0 1	6	C	0	rs	1	1	0	0	rd	0	1	0	0	1	0	0	0	0	1	0	1	0	0	0	0	a	a
	XOR.B @-ERs, @ERd	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	0	0	0	0	rd	0	1	0	1	0	0	0	0					
	XOR.B @-ERs, @ERd+	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	0	0	0	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @-ERs, @ERd-	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	0	1	0	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @-ERs, @+ERd	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	0	0	1	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @-ERs, @-ERd	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	0	1	1	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @-ERs, @(d:2,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	0	0	d	d	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @-ERs, @(d:16,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	1	0	0	0	rd	0	1	0	1	0	0	0	0	d			
	XOR.B @-ERs, @(d:32,ERd)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	1	0	0	1	rd	0	1	0	1	0	0	0	0	d	d		
	XOR.B @-ERs, @(d:16,Rd.B)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	1	0	1	0	rd	0	1	0	1	0	0	0	0	d			
	XOR.B @-ERs, @(d:16,Rd.W)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	1	1	0	0	rd	0	1	0	1	0	0	0	0	d			
	XOR.B @-ERs, @(d:16,ERd.L)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	1	1	1	0	rd	0	1	0	1	0	0	0	0	d			
	XOR.B @-ERs, @(d:32,Rd.B)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	1	0	1	1	rd	0	1	0	1	0	0	0	0	d	d		
	XOR.B @-ERs, @(d:32,Rd.W)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	1	1	0	1	rd	0	1	0	1	0	0	0	0	d	d		
	XOR.B @-ERs, @(d:32,ERd.L)	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	1	1	1	1	1	rd	0	1	0	1	0	0	0	0	d	d		
	XOR.B @-ERs, @aa:16	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	0	1	0	0	0	0	0	0	0	1	0	1	0	0	0	0	a	
	XOR.B @-ERs, @aa:32	0	1	7	0 1 1 1	6	C	0	rs	1	1	0	0	rd	0	1	0	0	1	0	0	0	0	1	0	1	0	0	0	0	a	a
	XOR.B @(d:2,ERs), @ERd	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	0	0	0	0	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @(d:2,ERs), @ERd+	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	0	0	0	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @(d:2,ERs), @ERd-	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	0	1	0	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @(d:2,ERs), @+ERd	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	0	0	1	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @(d:2,ERs), @-ERd	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	0	1	1	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @(d:2,ERs), @(d:2,ERd)	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	0	0	d	d	0	rd	0	1	0	1	0	0	0	0				
	XOR.B @(d:2,ERs), @(d:16,ERd)	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	1	0	0	0	rd	0	1	0	1	0	0	0	0	d			
	XOR.B @(d:2,ERs), @(d:32,ERd)	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	1	0	0	1	rd	0	1	0	1	0	0	0	0	d	d		
	XOR.B @(d:2,ERs), @(d:16,Rd.B)	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	1	0	1	0	rd	0	1	0	1	0	0	0	0	d			
	XOR.B @(d:2,ERs), @(d:16,Rd.W)	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	1	1	0	0	rd	0	1	0	1	0	0	0	0	d			
XOR.B @(d:2,ERs), @(d:16,ERd.L)	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	1	1	1	0	rd	0	1	0	1	0	0	0	0	d				
XOR.B @(d:2,ERs), @(d:32,Rd.B)	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	1	0	1	1	rd	0	1	0	1	0	0	0	0	d	d			
XOR.B @(d:2,ERs), @(d:32,Rd.W)	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	1	1	0	1	rd	0	1	0	1	0	0	0	0	d	d			
XOR.B @(d:2,ERs), @(d:32,ERd.L)	0	1	7	0 1 d d	6	8	0	rs	1	1	0	0	rd	1	1	1	1	1	rd	0	1	0	1	0	0	0	0	d	d			

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
XOR	XOR.B @(d:2,ERs),@aa:16	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		0	1 0 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.B @(d:2,ERs),@aa:32	0	1	7	0 1 d d	6	8	0	rs	1 1 0 0		0	1 0 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.B @(d:16,ERs),@ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@ERd+	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	0 0 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@ERd-	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	0 1 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@+ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	0 0 0 1	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@-ERd	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	0 1 1 0	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@(d:2,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0	0 0 d d	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@(d:16,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	1 0 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@(d:32,ERd)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	1 0 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@(d:16,Rd,B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	1 0 1 0	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@(d:16,Rd,W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	1 1 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@(d:16,ERd,L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	1 1 1 0	0	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@(d:32,Rd,B)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	1 0 1 1	1	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@(d:32,Rd,W)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	1 1 0 1	1	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@(d:32,ERd,L)	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	1	1 1 1 1	1	rd	0 1 0 1	0 0 0 0
	XOR.B @(d:16,ERs),@aa:16	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0	1 0 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.B @(d:16,ERs),@aa:32	0	1	7	0 1 0 0	6	E	0	rs	1 1 0 0	d	0	1 0 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.B @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@(d:16,Rd,B)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@(d:16,Rd,W)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@(d:16,ERd,L)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@(d:32,Rd,B)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@(d:32,Rd,W)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,ERs),@(d:32,ERd,L)	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	
XOR.B @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a		
XOR.B @(d:32,ERs),@aa:32	7	8	0	rs	0 1 0 0	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a		
XOR.B @(d:16,Rs,B),@ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
XOR.B @(d:16,Rs,B),@ERd+	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	

2. 各命令の説明

命令	ニーモニック	opcode				EA	EA 拡張部	opcode				EA 拡張部					
		15	8	7	0			15	8	7	0						
XOR	XOR.B @(d:16,Rs.B),@ERd-	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,Rs.B),@+ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,Rs.B),@-ERd	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,Rs.B),@(d:2,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,Rs.B),@(d:16,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,Rs.B),@(d:32,ERd)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,Rs.B),@(d:16,Rd.B)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,Rs.B),@(d:16,Rd.W)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,Rs.B),@(d:16,ERd.L)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,Rs.B),@(d:32,Rd.B)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,Rs.B),@(d:32,Rd.W)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,Rs.B),@(d:32,ERd.L)	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,Rs.B),@aa:16	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	rd	0 1 0 1	0 0 0 0	a
	XOR.B @(d:16,Rs.B),@aa:32	0	1	7	0 1 0 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	rd	0 1 0 1	0 0 0 0	a a
	XOR.B @(d:16,Rs.W),@ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,Rs.W),@ERd+	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,Rs.W),@ERd-	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,Rs.W),@+ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,Rs.W),@-ERd	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,Rs.W),@(d:2,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,Rs.W),@(d:16,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,Rs.W),@(d:32,ERd)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,Rs.W),@(d:16,Rd.B)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,Rs.W),@(d:16,Rd.W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,Rs.W),@(d:16,ERd.L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,Rs.W),@(d:32,Rd.B)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,Rs.W),@(d:32,Rd.W)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,Rs.W),@(d:32,ERd.L)	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,Rs.W),@aa:16	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	rd	0 1 0 1	0 0 0 0	a
	XOR.B @(d:16,Rs.W),@aa:32	0	1	7	0 1 1 0	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	rd	0 1 0 1	0 0 0 0	a a
	XOR.B @(d:16,ERs.L),@ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:16,ERs.L),@ERd+	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
XOR.B @(d:16,ERs.L),@ERd-	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0		
XOR.B @(d:16,ERs.L),@+ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0		
XOR.B @(d:16,ERs.L),@-ERd	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0		
XOR.B @(d:16,ERs.L),@(d:2,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 1	0 0 0 0		

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
XOR	XOR.B @(d:16,ERs.L),@(d:16,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,ERs.L),@(d:32,ERd)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,ERs.L),@(d:16,Rd.B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,ERs.L),@(d:16,Rd.W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,ERs.L),@(d:16,ERd.L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:16,ERs.L),@(d:32,Rd.B)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,ERs.L),@(d:32,Rd.W)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,ERs.L),@(d:32,ERd.L)	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:16,ERs.L),@aa:16	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a	
	XOR.B @(d:16,ERs.L),@aa:32	0	1	7	0 1 1 1	6	E	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a	
	XOR.B @(d:32,Rs.B),@ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.B),@ERd+	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.B),@ERd-	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.B),@+ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.B),@-ERd	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:32,Rs.B),@(d:32,ERd)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:32,Rs.B),@(d:16,Rd.B)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:32,Rs.B),@(d:16,Rd.W)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:32,Rs.B),@(d:16,ERd.L)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.B @(d:32,Rs.B),@(d:32,Rd.B)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:32,Rs.B),@(d:32,Rd.W)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:32,Rs.B),@(d:32,ERd.L)	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.B @(d:32,Rs.B),@aa:16	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a	
	XOR.B @(d:32,Rs.B),@aa:32	7	8	0	rs	0 1 0 1	6	A	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a	
	XOR.B @(d:32,Rs.W),@ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.W),@ERd+	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.W),@ERd-	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.W),@+ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.W),@-ERd	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.B @(d:32,Rs.W),@(d:2,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
XOR.B @(d:32,Rs.W),@(d:16,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d	
XOR.B @(d:32,Rs.W),@(d:32,ERd)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d	
XOR.B @(d:32,Rs.W),@(d:16,Rd.B)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d	
XOR.B @(d:32,Rs.W),@(d:16,Rd.W)	7	8	0	rs	0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
XOR	XOR.B @(d:32,Rs,W),@(d:16,ERd,L)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.B @(d:32,Rs,W),@(d:32,Rd,B)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.B @(d:32,Rs,W),@(d:32,Rd,W)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.B @(d:32,Rs,W),@(d:32,ERd,L)	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.B @(d:32,Rs,W),@aa:16	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.B @(d:32,Rs,W),@aa:32	7	8	0	rs 0 1 1 0	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.B @(d:32,ERs,L),@ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 1 0 1	0 0 0 0		
	XOR.B @(d:32,ERs,L),@ERd+	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 1 0 1	0 0 0 0		
	XOR.B @(d:32,ERs,L),@ERd-	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 1 0 1	0 0 0 0		
	XOR.B @(d:32,ERs,L),@+ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 1 0 1	0 0 0 0		
	XOR.B @(d:32,ERs,L),@-ERd	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 1 0 1	0 0 0 0		
	XOR.B @(d:32,ERs,L),@(d:2,ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 1 0 1	0 0 0 0		
	XOR.B @(d:32,ERs,L),@(d:16,ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.B @(d:32,ERs,L),@(d:32,ERd)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.B @(d:32,ERs,L),@(d:16,Rd,B)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.B @(d:32,ERs,L),@(d:16,Rd,W)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.B @(d:32,ERs,L),@(d:16,ERd,L)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.B @(d:32,ERs,L),@(d:32,Rd,B)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.B @(d:32,ERs,L),@(d:32,Rd,W)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.B @(d:32,ERs,L),@(d:32,ERd,L)	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.B @(d:32,ERs,L),@aa:16	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.B @(d:32,ERs,L),@aa:32	7	8	0	rs 0 1 1 1	6	A	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.B @aa:16,@ERd					6	A	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd 0 1 0 1	0 0 0 0	
	XOR.B @aa:16,@ERd+					6	A	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd 0 1 0 1	0 0 0 0	
	XOR.B @aa:16,@ERd-					6	A	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd 0 1 0 1	0 0 0 0	
	XOR.B @aa:16,@+ERd					6	A	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd 0 1 0 1	0 0 0 0	
	XOR.B @aa:16,@-ERd					6	A	0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd 0 1 0 1	0 0 0 0	
	XOR.B @aa:16,@(d:2,ERd)					6	A	0 0 0 1	0 1 0 1	a	0 0 d d	0	rd 0 1 0 1	0 0 0 0	
	XOR.B @aa:16,@(d:16,ERd)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd 0 1 0 1	0 0 0 0	d
	XOR.B @aa:16,@(d:32,ERd)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 0	1	rd 0 1 0 1	0 0 0 0	d d
	XOR.B @aa:16,@(d:16,Rd,B)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd 0 1 0 1	0 0 0 0	d
	XOR.B @aa:16,@(d:16,Rd,W)					6	A	0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd 0 1 0 1	0 0 0 0	d
XOR.B @aa:16,@(d:16,ERd,L)					6	A	0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd 0 1 0 1	0 0 0 0	d	
XOR.B @aa:16,@(d:32,Rd,B)					6	A	0 0 0 1	0 1 0 1	a	1 1 0 1	1	rd 0 1 0 1	0 0 0 0	d d	
XOR.B @aa:16,@(d:32,Rd,W)					6	A	0 0 0 1	0 1 0 1	a	1 1 1 0	1	rd 0 1 0 1	0 0 0 0	d d	
XOR.B @aa:16,@(d:32,ERd,L)					6	A	0 0 0 1	0 1 0 1	a	1 1 1 1	1	rd 0 1 0 1	0 0 0 0	d d	

命令	ニーモニック	opcode			opcode	opcode	EA 拡張部	opcode			EA 拡張部				
		15	8	7				0	15	8		7	0		
XOR	XOR.B @aa:16,@aa:16				6	A	0 0 0 0 1	0 1 0 1	a	0 1 0 0 0	0 0 0 0 0	0 1 0 1	0 0 0 0 0	a	
	XOR.B @aa:16,@aa:32				6	A	0 0 0 0 1	0 1 0 1	a	0 1 0 0 0	1 0 0 0 0	0 1 0 1	0 0 0 0 0	a a	
	XOR.B @aa:32,@ERd				6	A	0 0 0 1 1	0 1 0 1	a a	0 0 0 0 0	0	rd	0 1 0 1	0 0 0 0 0	
	XOR.B @aa:32,@ERd+				6	A	0 0 0 1 1	0 1 0 1	a a	1 0 0 0 0	0	rd	0 1 0 1	0 0 0 0 0	
	XOR.B @aa:32,@ERd-				6	A	0 0 0 1 1	0 1 0 1	a a	1 0 1 0 0	0	rd	0 1 0 1	0 0 0 0 0	
	XOR.B @aa:32,@+ERd				6	A	0 0 0 1 1	0 1 0 1	a a	1 0 0 0 1	0	rd	0 1 0 1	0 0 0 0 0	
	XOR.B @aa:32,@-ERd				6	A	0 0 0 1 1	0 1 0 1	a a	1 0 0 1 1	0	rd	0 1 0 1	0 0 0 0 0	
	XOR.B @aa:32,@(d:2,ERd)				6	A	0 0 0 1 1	0 1 0 1	a a	0 0 0 d d	0	rd	0 1 0 1	0 0 0 0 0	
	XOR.B @aa:32,@(d:16,ERd)				6	A	0 0 0 1 1	0 1 0 1	a a	1 1 0 0 0	0	rd	0 1 0 1	0 0 0 0 0	d
	XOR.B @aa:32,@(d:32,ERd)				6	A	0 0 0 1 1	0 1 0 1	a a	1 1 0 0 0	0	rd	0 1 0 1	0 0 0 0 0	d d
	XOR.B @aa:32,@(d:16,Rd.B)				6	A	0 0 0 1 1	0 1 0 1	a a	1 1 0 1 0	0	rd	0 1 0 1	0 0 0 0 0	d
	XOR.B @aa:32,@(d:16,Rd.W)				6	A	0 0 0 1 1	0 1 0 1	a a	1 1 1 0 0	0	rd	0 1 0 1	0 0 0 0 0	d
	XOR.B @aa:32,@(d:16,ERd.L)				6	A	0 0 0 1 1	0 1 0 1	a a	1 1 1 1 0	0	rd	0 1 0 1	0 0 0 0 0	d
	XOR.B @aa:32,@(d:32,Rd.B)				6	A	0 0 0 1 1	0 1 0 1	a a	1 1 0 0 1	1	rd	0 1 0 1	0 0 0 0 0	d d
	XOR.B @aa:32,@(d:32,Rd.W)				6	A	0 0 0 1 1	0 1 0 1	a a	1 1 1 0 1	1	rd	0 1 0 1	0 0 0 0 0	d d
	XOR.B @aa:32,@(d:32,ERd.L)				6	A	0 0 0 1 1	0 1 0 1	a a	1 1 1 1 1	1	rd	0 1 0 1	0 0 0 0 0	d d
	XOR.B @aa:32,@aa:16				6	A	0 0 0 1 1	0 1 0 1	a a	0 1 0 0 0	0	0 0 0 0 0	0 1 0 1	0 0 0 0 0	a
	XOR.B @aa:32,@aa:32				6	A	0 0 0 1 1	0 1 0 1	a a	0 1 0 0 0	1	0 0 0 0 0	0 1 0 1	0 0 0 0 0	a a
	XOR.W #xx:16,Rd									7	9	0 1 0 1	rd		x
	XOR.W #xx:16,@ERd				0	1	5	1 1 1 0		0 0 0 0 0	0	rd	0 1 0 1	0 0 0 0 0	
XOR.W #xx:16,@ERd+				0	1	5	1 1 1 0		1 0 0 0 0	0	rd	0 1 0 1	0 0 0 0 0		x
XOR.W #xx:16,@ERd-				0	1	5	1 1 1 0		1 0 1 0 0	0	rd	0 1 0 1	0 0 0 0 0		x
XOR.W #xx:16,@+ERd				0	1	5	1 1 1 0		1 0 0 0 1	0	rd	0 1 0 1	0 0 0 0 0		x
XOR.W #xx:16,@-ERd				0	1	5	1 1 1 0		1 0 1 1 0	0	rd	0 1 0 1	0 0 0 0 0		x
XOR.W #xx:16,@(d:2,ERd)				0	1	5	1 1 1 0		0 0 d d 0	0	rd	0 1 0 1	0 0 0 0 0		x
XOR.W #xx:16,@(d:16,ERd)				0	1	5	1 1 1 0		1 1 0 0 0	0	rd	0 1 0 1	0 0 0 0 0	d	x
XOR.W #xx:16,@(d:32,ERd)				0	1	5	1 1 1 0		1 1 0 0 1	1	rd	0 1 0 1	0 0 0 0 0	d d	x
XOR.W #xx:16,@(d:16,Rd.B)				0	1	5	1 1 1 0		1 1 0 1 0	0	rd	0 1 0 1	0 0 0 0 0	d	x
XOR.W #xx:16,@(d:16,Rd.W)				0	1	5	1 1 1 0		1 1 1 0 0	0	rd	0 1 0 1	0 0 0 0 0	d	x
XOR.W #xx:16,@(d:16,ERd.L)				0	1	5	1 1 1 0		1 1 1 1 0	0	rd	0 1 0 1	0 0 0 0 0	d	x
XOR.W #xx:16,@(d:32,Rd.B)				0	1	5	1 1 1 0		1 1 0 0 1	1	rd	0 1 0 1	0 0 0 0 0	d d	x
XOR.W #xx:16,@(d:32,Rd.W)				0	1	5	1 1 1 0		1 1 1 0 1	1	rd	0 1 0 1	0 0 0 0 0	d d	x
XOR.W #xx:16,@(d:32,ERd.L)				0	1	5	1 1 1 0		1 1 1 1 1	1	rd	0 1 0 1	0 0 0 0 0	d d	x
XOR.W #xx:16,@aa:16				0	1	5	1 1 1 0		0 1 0 0 0	0	0 0 0 0 0	0 1 0 1	0 0 0 0 0	a	x
XOR.W #xx:16,@aa:32				0	1	5	1 1 1 0		0 1 0 0 0	1	0 0 0 0 0	0 1 0 1	0 0 0 0 0	a a	x
XOR.W Rs,Rd									6	5	rs	rd			

2. 各命令の説明

命令	ニーモニック	opcode			EA	opcode			EA 拡張部						
		15	8	7		0	15	8		7	0				
XOR	XOR.W Rs,@ERd		7	D	1	rd	0	0	0	0					
	XOR.W Rs,@ERd+		0	1	5	1	0	0	0	1	1	0	0	0	0
	XOR.W Rs,@ERd-		0	1	5	1	0	0	0	1	1	0	1	0	1
	XOR.W Rs,@+ERd		0	1	5	1	0	0	0	1	1	0	0	1	1
	XOR.W Rs,@-ERd		0	1	5	1	0	0	0	1	1	0	1	0	1
	XOR.W Rs,@(d:2,ERd)		0	1	5	1	0	0	0	1	0	0	d	d	0
	XOR.W Rs,@(d:16,ERd)		0	1	5	1	0	0	0	1	1	1	0	0	1
	XOR.W Rs,@(d:32,ERd)		0	1	5	1	0	0	0	1	1	1	0	0	1
	XOR.W Rs,@(d:16,Rd,B)		0	1	5	1	0	0	0	1	1	1	0	1	0
	XOR.W Rs,@(d:16,Rd,W)		0	1	5	1	0	0	0	1	1	1	1	0	0
	XOR.W Rs,@(d:16,ERd,L)		0	1	5	1	0	0	0	1	1	1	1	1	0
	XOR.W Rs,@(d:32,Rd,B)		0	1	5	1	0	0	0	1	1	1	0	1	1
	XOR.W Rs,@(d:32,Rd,W)		0	1	5	1	0	0	0	1	1	1	1	0	1
	XOR.W Rs,@(d:32,ERd,L)		0	1	5	1	0	0	0	1	1	1	1	1	1
	XOR.W Rs,@aa:16		6	B	0	0	0	1	1	0	0	0	0	0	0
	XOR.W Rs,@aa:32		6	B	0	0	1	1	1	0	0	0	0	0	0
	XOR.W @ERs,Rd		7	C	1	rs	0	0	0	0	0	0	0	0	0
	XOR.W @ERs+,Rd		0	1	5	1	0	1	0	0	1	0	0	0	0
	XOR.W @ERs-,Rd		0	1	5	1	0	1	0	0	1	0	1	0	1
	XOR.W @+ERs,Rd		0	1	5	1	0	1	0	0	1	0	0	1	1
	XOR.W @-ERs,Rd		0	1	5	1	0	1	0	0	1	1	0	1	1
	XOR.W @(d:2,ERs),Rd		0	1	5	1	0	1	0	0	0	d	d	0	0
	XOR.W @(d:16,ERs),Rd		0	1	5	1	0	1	0	0	1	1	0	0	0
	XOR.W @(d:32,ERs),Rd		0	1	5	1	0	1	0	0	1	1	0	0	1
	XOR.W @(d:16,Rs,B),Rd		0	1	5	1	0	1	0	0	1	1	0	1	0
	XOR.W @(d:16,Rs,W),Rd		0	1	5	1	0	1	0	0	1	1	1	0	0
	XOR.W @(d:16,ERs,L),Rd		0	1	5	1	0	1	0	0	1	1	1	1	0
	XOR.W @(d:32,Rs,B),Rd		0	1	5	1	0	1	0	0	1	1	0	1	0
	XOR.W @(d:32,Rs,W),Rd		0	1	5	1	0	1	0	0	1	1	1	0	1
	XOR.W @(d:32,ERs,L),Rd		0	1	5	1	0	1	0	0	1	1	1	1	1
	XOR.W @aa:16,Rd		6	B	0	0	0	1	0	0	0	0	0	0	0
	XOR.W @aa:32,Rd		6	B	0	0	1	1	0	0	0	0	0	0	0
XOR.W @ERs,@ERd		7	C	1	rs	0	1	0	0	1	0	0	0	0	
XOR.W @ERs,@ERd+		7	C	1	rs	0	1	0	0	1	1	0	0	0	
XOR.W @ERs,@ERd-		7	C	1	rs	0	1	0	0	1	1	1	0	0	
XOR.W @ERs,@+ERd		7	C	1	rs	0	1	0	0	1	1	0	1	0	

2. 各命令の説明

命令	ニーモニック	opcode				opcode	opcode	EA	opcode				EA 拡張部			
		15	8	7	0				15	8	7	0		15	8	7
XOR	XOR.W @ERs, @(d:16,Rd.B)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d		
	XOR.W @ERs, @(d:16,Rd.W)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d		
	XOR.W @ERs, @(d:16,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d		
	XOR.W @ERs, @(d:32,Rd.B)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d		
	XOR.W @ERs, @(d:32,Rd.W)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d		
	XOR.W @ERs, @(d:32,ERd.L)	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d		
	XOR.W @ERs, @aa:16	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 0 0 0	0 1 0 1	0 0 0 0	a	
	XOR.W @ERs, @aa:32	0	1	5	0 1 1 0	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 1 0 1	0 0 0 0	a a	
	XOR.W @+ERs, @ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 0 0 0	0 1 0 1	0 0 0 0		
	XOR.W @+ERs, @ERd+	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 0 0 0	0 1 0 1	0 0 0 0		
	XOR.W @+ERs, @ERd-	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 0 1 0	0 1 0 1	0 0 0 0		
	XOR.W @+ERs, @+ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 0 0 1	0 1 0 1	0 0 0 0		
	XOR.W @+ERs, @-ERd	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 0 1 1	0 1 0 1	0 0 0 0		
	XOR.W @+ERs, @(d:2,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 0 d d	0 1 0 1	0 0 0 0		
	XOR.W @+ERs, @(d:16,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 1 0 0	0 1 0 1	0 0 0 0	d	
	XOR.W @+ERs, @(d:32,ERd)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 1 0 0	0 1 0 1	0 0 0 0	d d	
	XOR.W @+ERs, @(d:16,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 1 0 1	0 1 0 1	0 0 0 0	d	
	XOR.W @+ERs, @(d:16,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 1 1 0	0 1 0 1	0 0 0 0	d	
	XOR.W @+ERs, @(d:16,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 1 1 1	0 1 0 1	0 0 0 0	d	
	XOR.W @+ERs, @(d:32,Rd.B)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 1 0 1	0 1 0 1	0 0 0 0	d d	
	XOR.W @+ERs, @(d:32,Rd.W)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 1 1 0	0 1 0 1	0 0 0 0	d d	
	XOR.W @+ERs, @(d:32,ERd.L)	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	1 1 1 1	0 1 0 1	0 0 0 0	d d	
	XOR.W @+ERs, @aa:16	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.W @+ERs, @aa:32	0	1	5	0 1 0 1	6	D	0	rs	1 1 0 0	rd	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.W @-ERs, @ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 0 0 0	0 1 0 1	0 0 0 0		
	XOR.W @-ERs, @ERd+	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	1 0 0 0	0 1 0 1	0 0 0 0		
	XOR.W @-ERs, @ERd-	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	1 0 1 0	0 1 0 1	0 0 0 0		
	XOR.W @-ERs, @+ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	1 0 0 1	0 1 0 1	0 0 0 0		
	XOR.W @-ERs, @-ERd	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	1 0 1 1	0 1 0 1	0 0 0 0		
	XOR.W @-ERs, @(d:2,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	0 0 d d	0 1 0 1	0 0 0 0		
	XOR.W @-ERs, @(d:16,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	1 1 0 0	0 1 0 1	0 0 0 0	d	
	XOR.W @-ERs, @(d:32,ERd)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	1 1 0 0	0 1 0 1	0 0 0 0	d d	
XOR.W @-ERs, @(d:16,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	1 1 0 1	0 1 0 1	0 0 0 0	d		
XOR.W @-ERs, @(d:16,Rd.W)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	1 1 1 0	0 1 0 1	0 0 0 0	d		
XOR.W @-ERs, @(d:16,ERd.L)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	1 1 1 1	0 1 0 1	0 0 0 0	d		
XOR.W @-ERs, @(d:32,Rd.B)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0	rd	1 1 0 1	0 1 0 1	0 0 0 0	d d		

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		拡張部	15	8	7		0
XOR	XOR.W @-ERs,@(d:32,Rd,W)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @-ERs,@(d:32,ERd,L)	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		1 1 1 1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @-ERs,@aa:16	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.W @-ERs,@aa:32	0	1	5	0 1 1 1	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.W @(d:2,ERs),@ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 0 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:2,ERs),@ERd+	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:2,ERs),@ERd-	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:2,ERs),@+ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 0 1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:2,ERs),@-ERd	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 0 1 1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:2,ERs),@(d:2,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 0 d d	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:2,ERs),@(d:16,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:2,ERs),@(d:32,ERd)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 0	1 rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:2,ERs),@(d:16,Rd,B)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:2,ERs),@(d:16,Rd,W)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:2,ERs),@(d:16,ERd,L)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:2,ERs),@(d:32,Rd,B)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 0 1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:2,ERs),@(d:32,Rd,W)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:2,ERs),@(d:32,ERd,L)	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		1 1 1 1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:2,ERs),@aa:16	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.W @(d:2,ERs),@aa:32	0	1	5	0 1 d d	6	9	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.W @(d:16,ERs),@ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs),@ERd+	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs),@ERd-	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs),@+ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs),@-ERd	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs),@(d:2,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 d d	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs),@(d:16,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:16,ERs),@(d:32,ERd)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:16,ERs),@(d:16,Rd,B)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:16,ERs),@(d:16,Rd,W)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:16,ERs),@(d:16,ERd,L)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:16,ERs),@(d:32,Rd,B)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1 rd	0 1 0 1	0 0 0 0	d d
XOR.W @(d:16,ERs),@(d:32,Rd,W)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1 rd	0 1 0 1	0 0 0 0	d d	
XOR.W @(d:16,ERs),@(d:32,ERd,L)	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1 rd	0 1 0 1	0 0 0 0	d d	
XOR.W @(d:16,ERs),@aa:16	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a	
XOR.W @(d:16,ERs),@aa:32	0	1	5	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部								
		15	8	7	0		15	8	7	0									
XOR	XOR.W @(d:32,ERs),@ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0			
	XOR.W @(d:32,ERs),@ERd+	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0			
	XOR.W @(d:32,ERs),@ERd-	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0			
	XOR.W @(d:32,ERs),@+ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0			
	XOR.W @(d:32,ERs),@-ERd	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0			
	XOR.W @(d:32,ERs),@(d:2,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 1	0 0 0 0			
	XOR.W @(d:32,ERs),@(d:16,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d		
	XOR.W @(d:32,ERs),@(d:32,ERd)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d		
	XOR.W @(d:32,ERs),@(d:16,Rd,B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d		
	XOR.W @(d:32,ERs),@(d:16,Rd,W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d		
	XOR.W @(d:32,ERs),@(d:16,ERd,L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d		
	XOR.W @(d:32,ERs),@(d:32,Rd,B)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d		
	XOR.W @(d:32,ERs),@(d:32,Rd,W)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d		
	XOR.W @(d:32,ERs),@(d:32,ERd,L)	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d		
	XOR.W @(d:32,ERs),@aa:16	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	a	
	XOR.W @(d:32,ERs),@aa:32	7	8	0	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	a a	
	XOR.W @(d:16,Rs,B),@ERd	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0		
	XOR.W @(d:16,Rs,B),@ERd+	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0		
	XOR.W @(d:16,Rs,B),@ERd-	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0		
	XOR.W @(d:16,Rs,B),@+ERd	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0		
	XOR.W @(d:16,Rs,B),@-ERd	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0		
	XOR.W @(d:16,Rs,B),@(d:2,ERd)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 1	0 0 0 0		
	XOR.W @(d:16,Rs,B),@(d:16,ERd)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.W @(d:16,Rs,B),@(d:32,ERd)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.W @(d:16,Rs,B),@(d:16,Rd,B)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.W @(d:16,Rs,B),@(d:16,Rd,W)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.W @(d:16,Rs,B),@(d:16,ERd,L)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.W @(d:16,Rs,B),@(d:32,Rd,B)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.W @(d:16,Rs,B),@(d:32,Rd,W)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.W @(d:16,Rs,B),@(d:32,ERd,L)	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.W @(d:16,Rs,B),@aa:16	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	a
	XOR.W @(d:16,Rs,B),@aa:32	0	1	5	0	1 0 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	a a
XOR.W @(d:16,Rs,W),@ERd	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0			
XOR.W @(d:16,Rs,W),@ERd+	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0			
XOR.W @(d:16,Rs,W),@ERd-	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0			
XOR.W @(d:16,Rs,W),@+ERd	0	1	5	0	1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0			

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
XOR	XOR.W @(d:16,Rs.W),@-ERd	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,Rs.W),@(d:2,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,Rs.W),@(d:16,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,Rs.W),@(d:32,ERd)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,Rs.W),@(d:16,Rd.B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,Rs.W),@(d:16,Rd.W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,Rs.W),@(d:16,ERd.L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,Rs.W),@(d:32,Rd.B)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,Rs.W),@(d:32,Rd.W)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,Rs.W),@(d:32,ERd.L)	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,Rs.W),@aa:16	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.W @(d:16,Rs.W),@aa:32	0	1	5	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.W @(d:16,ERs.L),@ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@ERd+	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@ERd-	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@+ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@-ERd	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@(d:2,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@(d:16,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@(d:32,ERd)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@(d:16,Rd.B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@(d:16,Rd.W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@(d:16,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@(d:32,Rd.B)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@(d:32,Rd.W)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@(d:32,ERd.L)	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:16,ERs.L),@aa:16	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.W @(d:16,ERs.L),@aa:32	0	1	5	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.W @(d:32,Rs.B),@ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,Rs.B),@ERd+	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,Rs.B),@ERd-	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,Rs.B),@+ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
XOR.W @(d:32,Rs.B),@-ERd	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0		
XOR.W @(d:32,Rs.B),@(d:2,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 1	0 0 0 0		
XOR.W @(d:32,Rs.B),@(d:16,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0		
XOR.W @(d:32,Rs.B),@(d:32,ERd)	7	8	0	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
XOR	XOR.W @(d:32,Rs.B),@(d:16,Rd.B)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:32,Rs.B),@(d:16,Rd.W)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:32,Rs.B),@(d:16,ERd.L)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:32,Rs.B),@(d:32,Rd.B)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:32,Rs.B),@(d:32,Rd.W)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:32,Rs.B),@(d:32,ERd.L)	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:32,Rs.B),@aa:16	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.W @(d:32,Rs.B),@aa:32	7	8	0	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.W @(d:32,Rs.W),@ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,Rs.W),@ERd+	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,Rs.W),@ERd-	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,Rs.W),@+ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,Rs.W),@-ERd	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,Rs.W),@(d:2,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,Rs.W),@(d:16,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:32,Rs.W),@(d:32,ERd)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:32,Rs.W),@(d:16,Rd.B)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:32,Rs.W),@(d:16,Rd.W)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:32,Rs.W),@(d:16,ERd.L)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:32,Rs.W),@(d:32,Rd.B)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:32,Rs.W),@(d:32,Rd.W)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:32,Rs.W),@(d:32,ERd.L)	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:32,Rs.W),@aa:16	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.W @(d:32,Rs.W),@aa:32	7	8	0	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.W @(d:32,ERs.L),@ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,ERs.L),@ERd+	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,ERs.L),@ERd-	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,ERs.L),@+ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,ERs.L),@-ERd	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	1	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,ERs.L),@(d:2,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @(d:32,ERs.L),@(d:16,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @(d:32,ERs.L),@(d:32,ERd)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
XOR.W @(d:32,ERs.L),@(d:16,Rd.B)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d	
XOR.W @(d:32,ERs.L),@(d:16,Rd.W)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d	
XOR.W @(d:32,ERs.L),@(d:16,ERd.L)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d	
XOR.W @(d:32,ERs.L),@(d:32,Rd.B)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
XOR	XOR.W @(d:32,ERs.L),@(d:32,Rd.W)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 0	rd	0 1 0 1	0 0 0 0	d d	
	XOR.W @(d:32,ERs.L),@(d:32,ERd.L)	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @(d:32,ERs.L),@aa:16	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.W @(d:32,ERs.L),@aa:32	7	8	0	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.W @aa:16,@ERd					6	B	0 0 0 1	0 1 0 1	a	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:16,@ERd+					6	B	0 0 0 1	0 1 0 1	a	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:16,@ERd-					6	B	0 0 0 1	0 1 0 1	a	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:16,@+ERd					6	B	0 0 0 1	0 1 0 1	a	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:16,@-ERd					6	B	0 0 0 1	0 1 0 1	a	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:16,@(d:2,ERd)					6	B	0 0 0 1	0 1 0 1	a	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:16,@(d:16,ERd)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @aa:16,@(d:32,ERd)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @aa:16,@(d:16,Rd.B)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @aa:16,@(d:16,Rd.W)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @aa:16,@(d:16,ERd.L)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @aa:16,@(d:32,Rd.B)					6	B	0 0 0 1	0 1 0 1	a	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @aa:16,@(d:32,Rd.W)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @aa:16,@(d:32,ERd.L)					6	B	0 0 0 1	0 1 0 1	a	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @aa:16,@aa:16					6	B	0 0 0 1	0 1 0 1	a	0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.W @aa:16,@aa:32					6	B	0 0 0 1	0 1 0 1	a	0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.W @aa:32,@ERd					6	B	0 0 1 1	0 1 0 1	a a	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:32,@ERd+					6	B	0 0 1 1	0 1 0 1	a a	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:32,@ERd-					6	B	0 0 1 1	0 1 0 1	a a	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:32,@+ERd					6	B	0 0 1 1	0 1 0 1	a a	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:32,@-ERd					6	B	0 0 1 1	0 1 0 1	a a	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:32,@(d:2,ERd)					6	B	0 0 1 1	0 1 0 1	a a	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.W @aa:32,@(d:16,ERd)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @aa:32,@(d:32,ERd)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.W @aa:32,@(d:16,Rd.B)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @aa:32,@(d:16,Rd.W)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @aa:32,@(d:16,ERd.L)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.W @aa:32,@(d:32,Rd.B)					6	B	0 0 1 1	0 1 0 1	a a	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
XOR.W @aa:32,@(d:32,Rd.W)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d	
XOR.W @aa:32,@(d:32,ERd.L)					6	B	0 0 1 1	0 1 0 1	a a	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d	
XOR.W @aa:32,@aa:16					6	B	0 0 1 1	0 1 0 1	a a	0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a	
XOR.W @aa:32,@aa:32					6	B	0 0 1 1	0 1 0 1	a a	0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																		
		15	8	7	0		15	8	7	0																			
XOR	XOR.L #xx:16,ERd						7	A	0	1	0	1	rd	x															
	XOR.L #xx:32,ERd						7	A	0	1	0	1	rd	x	x														
	XOR.L #xx:16,@ERd		0	1	0	1	1	1	0	0	0	0	0	rd	0	1	0	1	0	0	0	0		x					
	XOR.L #xx:16,@ERd+		0	1	0	1	1	1	0	1	0	0	0	0	rd	0	1	0	1	0	0	0	0		x				
	XOR.L #xx:16,@ERd-		0	1	0	1	1	1	0	1	0	1	0	0	rd	0	1	0	1	0	0	0	0		x				
	XOR.L #xx:16,@+ERd		0	1	0	1	1	1	0	1	0	0	1	0	rd	0	1	0	1	0	0	0	0		x				
	XOR.L #xx:16,@-ERd		0	1	0	1	1	1	0	1	0	1	1	0	rd	0	1	0	1	0	0	0	0		x				
	XOR.L #xx:16,@(d:2,ERd)		0	1	0	1	1	1	0	0	0	d	d	0	rd	0	1	0	1	0	0	0	0		x				
	XOR.L #xx:16,@(d:16,ERd)		0	1	0	1	1	1	0	1	1	0	0	0	rd	0	1	0	1	0	0	0	0	d		x			
	XOR.L #xx:16,@(d:32,ERd)		0	1	0	1	1	1	0	1	1	0	0	rd	0	1	0	1	0	0	0	0	d	d		x			
	XOR.L #xx:16,@(d:16,Rd.B)		0	1	0	1	1	1	0	1	1	0	1	0	rd	0	1	0	1	0	0	0	0	d		x			
	XOR.L #xx:16,@(d:16,Rd.W)		0	1	0	1	1	1	0	1	1	1	0	0	rd	0	1	0	1	0	0	0	0	d		x			
	XOR.L #xx:16,@(d:16,ERd.L)		0	1	0	1	1	1	0	1	1	1	1	0	rd	0	1	0	1	0	0	0	0	d		x			
	XOR.L #xx:16,@(d:32,Rd.B)		0	1	0	1	1	1	0	1	1	0	1	1	rd	0	1	0	1	0	0	0	0	d	d		x		
	XOR.L #xx:16,@(d:32,Rd.W)		0	1	0	1	1	1	0	1	1	1	0	1	rd	0	1	0	1	0	0	0	0	d	d		x		
	XOR.L #xx:16,@(d:32,ERd.L)		0	1	0	1	1	1	0	1	1	1	1	1	rd	0	1	0	1	0	0	0	0	d	d		x		
	XOR.L #xx:16,@aa:16		0	1	0	1	1	1	0	0	1	0	0	0	0	0	1	0	1	0	0	0	0	a		x			
	XOR.L #xx:16,@aa:32		0	1	0	1	1	1	0	0	1	0	0	0	1	0	0	0	1	0	1	0	0	0	a	a		x	
	XOR.L #xx:32,@ERd		0	1	0	1	1	1	0	0	0	0	0	0	rd	0	1	0	1	1	0	0	0		x	x			
	XOR.L #xx:32,@ERd+		0	1	0	1	1	1	0	1	0	0	0	0	rd	0	1	0	1	1	0	0	0		x	x			
	XOR.L #xx:32,@ERd-		0	1	0	1	1	1	0	1	0	1	0	0	rd	0	1	0	1	1	0	0	0		x	x			
	XOR.L #xx:32,@+ERd		0	1	0	1	1	1	0	1	0	0	1	0	rd	0	1	0	1	1	0	0	0		x	x			
	XOR.L #xx:32,@-ERd		0	1	0	1	1	1	0	1	0	1	1	0	rd	0	1	0	1	1	0	0	0		x	x			
	XOR.L #xx:32,@(d:2,ERd)		0	1	0	1	1	1	0	0	0	d	d	0	rd	0	1	0	1	1	0	0	0		x	x			
	XOR.L #xx:32,@(d:16,ERd)		0	1	0	1	1	1	0	1	1	0	0	0	rd	0	1	0	1	1	0	0	0	d		x	x		
	XOR.L #xx:32,@(d:32,ERd)		0	1	0	1	1	1	0	1	1	0	0	1	rd	0	1	0	1	1	0	0	0	d	d		x	x	
	XOR.L #xx:32,@(d:16,Rd.B)		0	1	0	1	1	1	0	1	1	0	1	0	rd	0	1	0	1	1	0	0	0	d		x	x		
	XOR.L #xx:32,@(d:16,Rd.W)		0	1	0	1	1	1	0	1	1	1	0	0	rd	0	1	0	1	1	0	0	0	d		x	x		
	XOR.L #xx:32,@(d:16,ERd.L)		0	1	0	1	1	1	0	1	1	1	1	0	rd	0	1	0	1	1	0	0	0	d		x	x		
	XOR.L #xx:32,@(d:32,Rd.B)		0	1	0	1	1	1	0	1	1	0	1	1	rd	0	1	0	1	1	0	0	0	d	d		x	x	
	XOR.L #xx:32,@(d:32,Rd.W)		0	1	0	1	1	1	0	1	1	0	1	1	rd	0	1	0	1	1	0	0	0	d	d		x	x	
	XOR.L #xx:32,@(d:32,ERd.L)		0	1	0	1	1	1	0	1	1	1	1	1	rd	0	1	0	1	1	0	0	0	d	d		x	x	
XOR.L #xx:32,@aa:16		0	1	0	1	1	1	0	0	1	0	0	0	0	0	0	1	0	1	1	0	0	0	a		x	x		
XOR.L #xx:32,@aa:32		0	1	0	1	1	1	0	0	1	0	0	0	1	0	0	0	1	0	1	1	0	0	a	a		x	x	
XOR.L ERs,ERd		0	1	F	0	0	0	0	6	5	0	rs	rd																
XOR.L ERs,@ERd		0	1	0	1	0	0	1	0	0	0	0	rd	0	1	0	1	0	rs										

命令	ニーモニック	opcode				EA	opcode				EA 拡張部												
		15	8	7	0		15	8	7	0													
XOR	XOR.L ERs, @ERd+		0	1	0	1	0	0	1	0	0	0	0	rd	0	1	0	1	0	rs			
	XOR.L ERs, @ERd-		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs		
	XOR.L ERs, @+ERd		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs		
	XOR.L ERs, @-ERd		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs		
	XOR.L ERs, @(d:2,ERd)		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs		
	XOR.L ERs, @(d:16,ERd)		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs	d	
	XOR.L ERs, @(d:32,ERd)		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs	d d	
	XOR.L ERs, @(d:16,Rd,B)		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs	d	
	XOR.L ERs, @(d:16,Rd,W)		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs	d	
	XOR.L ERs, @(d:16,ERd,L)		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs	d	
	XOR.L ERs, @(d:32,Rd,B)		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs	d d	
	XOR.L ERs, @(d:32,Rd,W)		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs	d d	
	XOR.L ERs, @(d:32,ERd,L)		0	1	0	1	0	0	1	0	0	1	0	0	rd	0	1	0	1	0	rs	d d	
	XOR.L ERs, @aa:16		0	1	0	1	0	0	1	0	0	0	0	0	0	0	1	0	1	0	rs	a	
	XOR.L ERs, @aa:32		0	1	0	1	0	0	1	0	0	0	0	0	0	0	1	0	1	0	rs	a a	
	XOR.L @ERs, ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd		
	XOR.L @ERs+, ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd		
	XOR.L @ERs-, ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd		
	XOR.L @+ERs, ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd		
	XOR.L @-ERs, ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd		
	XOR.L @(d:2,ERs), ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd		
	XOR.L @(d:16,ERs), ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd	d	
	XOR.L @(d:32,ERs), ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd	d d	
	XOR.L @(d:16,Rs,B), ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd	d	
	XOR.L @(d:16,Rs,W), ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd	d	
	XOR.L @(d:16,ERs,L), ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd	d	
	XOR.L @(d:32,Rs,B), ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd	d d	
	XOR.L @(d:32,Rs,W), ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd	d d	
	XOR.L @(d:32,ERs,L), ERd		0	1	0	1	0	1	0	1	0	0	0	0	rs	0	1	0	1	0	rd	d d	
	XOR.L @aa:16, ERd		0	1	0	1	0	1	0	1	0	0	0	0	0	0	0	1	0	1	0	rd	a
	XOR.L @aa:32, ERd		0	1	0	1	0	1	0	1	0	0	0	0	0	0	0	1	0	1	0	rd	a a
	XOR.L @ERs, @ERd		0	1	0	0	1	0	0	6	9	0	rs	1	1	0	0	0	0	0	0	0	0
XOR.L @ERs, @ERd+		0	1	0	0	1	0	0	6	9	0	rs	1	1	0	0	0	0	0	0	0	0	
XOR.L @ERs, @ERd-		0	1	0	0	1	0	0	6	9	0	rs	1	1	0	0	0	0	0	0	0	0	
XOR.L @ERs, @+ERd		0	1	0	0	1	0	0	6	9	0	rs	1	1	0	0	0	0	0	0	0	0	
XOR.L @ERs, @-ERd		0	1	0	0	1	0	0	6	9	0	rs	1	1	0	0	0	0	0	0	0	0	

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部		
		15	8	7	0	15	8	7	0		15	8	7	0			
XOR	XOR.L @ERs, @(d:2,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs, @(d:16,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @ERs, @(d:32,ERd)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs, @(d:16,Rd.B)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @ERs, @(d:16,Rd.W)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @ERs, @(d:16,ERd.L)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @ERs, @(d:32,Rd.B)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs, @(d:32,Rd.W)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs, @(d:32,ERd.L)	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs, @aa:16	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0	1 0 1 0	0 0 0 0	a
	XOR.L @ERs, @aa:32	0	1	0	0 1 0 0	6	9	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0	1 0 1 0	0 0 0 0	a a
	XOR.L @ERs+, @ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs+, @ERd+	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs+, @ERd-	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs+, @+ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs+, @-ERd	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs+, @(d:2,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs+, @(d:16,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @ERs+, @(d:32,ERd)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs+, @(d:16,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @ERs+, @(d:16,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @ERs+, @(d:16,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @ERs+, @(d:32,Rd.B)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs+, @(d:32,Rd.W)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs+, @(d:32,ERd.L)	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs+, @aa:16	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		0 1 0 0	0 0 0 0	0	1 0 1 0	0 0 0 0	a
	XOR.L @ERs+, @aa:32	0	1	0	0 1 0 0	6	D	0	rs	1 1 0 0		0 1 0 0	1 0 0 0	0	1 0 1 0	0 0 0 0	a a
	XOR.L @ERs-, @ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs-, @ERd+	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs-, @ERd-	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs-, @+ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @ERs-, @-ERd	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
XOR.L @ERs-, @(d:2,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		0 0 d d	0	rd	0 1 0 1	0 0 0 0		
XOR.L @ERs-, @(d:16,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d	
XOR.L @ERs-, @(d:32,ERd)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d	
XOR.L @ERs-, @(d:16,Rd.B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0		1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d	

命令	ニーモニック	opcode				opcode				EA 拡張部	opcode				EA 拡張部	
		15	8	7	0	15	8	7	0		15	8	7	0		
XOR	XOR.L @ERs-,@(d:16,Rd,W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @ERs-,@(d:16,ERd,L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @ERs-,@(d:32,Rd,B)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs-,@(d:32,Rd,W)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs-,@(d:32,ERd,L)	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @ERs-,@aa:16	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.L @ERs-,@aa:32	0	1	0	0 1 1 0	6	D	0	rs	1 1 0 0	0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.L @+ERs,@ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @+ERs,@ERd+	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @+ERs,@ERd-	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @+ERs,@+ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @+ERs,@-ERd	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @+ERs,@(d:2,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @+ERs,@(d:16,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @+ERs,@(d:32,ERd)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @+ERs,@(d:16,Rd,B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @+ERs,@(d:16,Rd,W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @+ERs,@(d:16,ERd,L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @+ERs,@(d:32,Rd,B)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @+ERs,@(d:32,Rd,W)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @+ERs,@(d:32,ERd,L)	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @+ERs,@aa:16	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.L @+ERs,@aa:32	0	1	0	0 1 0 1	6	D	0	rs	1 1 0 0	0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.L @-ERs,@ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @-ERs,@ERd+	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @-ERs,@ERd-	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @-ERs,@+ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @-ERs,@-ERd	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @-ERs,@(d:2,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @-ERs,@(d:16,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @-ERs,@(d:32,ERd)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @-ERs,@(d:16,Rd,B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
XOR.L @-ERs,@(d:16,Rd,W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d	
XOR.L @-ERs,@(d:16,ERd,L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d	
XOR.L @-ERs,@(d:32,Rd,B)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d	
XOR.L @-ERs,@(d:32,Rd,W)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d	

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部					
		15	8	7	0		15	8	7	0						
XOR	XOR.L @-ERs,@(d:32,ERd.L)	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	1 1 1 1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.L @-ERs,@aa:16	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a	
	XOR.L @-ERs,@aa:32	0	1	0	0 1 1 1	6	D	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a	
	XOR.L @(d:2,ERs),@ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @(d:2,ERs),@ERd+	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @(d:2,ERs),@ERd-	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @(d:2,ERs),@+ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @(d:2,ERs),@-ERd	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @(d:2,ERs),@(d:2,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @(d:2,ERs),@(d:16,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @(d:2,ERs),@(d:32,ERd)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @(d:2,ERs),@(d:16,Rd.B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @(d:2,ERs),@(d:16,Rd.W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @(d:2,ERs),@(d:16,ERd.L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @(d:2,ERs),@(d:32,Rd.B)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @(d:2,ERs),@(d:32,Rd.W)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @(d:2,ERs),@(d:32,ERd.L)	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @(d:2,ERs),@aa:16	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a	
	XOR.L @(d:2,ERs),@aa:32	0	1	0	0 1 d d	6	9	0	rs	1 1 0 0	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a	
	XOR.L @(d:16,ERs),@ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@ERd+	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@ERd-	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@+ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@-ERd	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@(d:2,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@(d:16,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@(d:32,ERd)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@(d:16,Rd.B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@(d:16,Rd.W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@(d:16,ERd.L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@(d:32,Rd.B)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@(d:32,Rd.W)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0
	XOR.L @(d:16,ERs),@(d:32,ERd.L)	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0
XOR.L @(d:16,ERs),@aa:16	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a	
XOR.L @(d:16,ERs),@aa:32	0	1	0	0 1 0 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a	
XOR.L @(d:32,ERs),@ERd	7	8	1	rs	0 1 0 0	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部																												
		15	8	7	0		15	8	7	0																													
XOR	XOR.L @(d:32,ERs),@ERd+	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	0	0	0	rd	0	1	0	1	0	0	0	0				
	XOR.L @(d:32,ERs),@ERd-	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	1	0	0	rd	0	1	0	1	0	0	0	0				
	XOR.L @(d:32,ERs),@+ERd	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	0	1	0	rd	0	1	0	1	0	0	0	0				
	XOR.L @(d:32,ERs),@-ERd	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	0	1	1	0	rd	0	1	0	1	0	0	0	0				
	XOR.L @(d:32,ERs),@(d:2,ERd)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	0	0	d	d	0	rd	0	1	0	1	0	0	0	0				
	XOR.L @(d:32,ERs),@(d:16,ERd)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	0	0	rd	0	1	0	1	0	0	0	0	d			
	XOR.L @(d:32,ERs),@(d:32,ERd)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	0	1	rd	0	1	0	1	0	0	0	0	d	d		
	XOR.L @(d:32,ERs),@(d:16,Rd,B)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	1	0	rd	0	1	0	1	0	0	0	0	d			
	XOR.L @(d:32,ERs),@(d:16,Rd,W)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	0	0	rd	0	1	0	1	0	0	0	0	d			
	XOR.L @(d:32,ERs),@(d:16,ERd,L)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	1	0	rd	0	1	0	1	0	0	0	0	d			
	XOR.L @(d:32,ERs),@(d:32,Rd,B)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	0	1	1	rd	0	1	0	1	0	0	0	0	d	d		
	XOR.L @(d:32,ERs),@(d:32,Rd,W)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	0	1	rd	0	1	0	1	0	0	0	0	d	d		
	XOR.L @(d:32,ERs),@(d:32,ERd,L)	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	1	1	1	1	1	rd	0	1	0	1	0	0	0	0	d	d		
	XOR.L @(d:32,ERs),@aa:16	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	0	1	0	0	0	rd	0	1	0	1	0	0	0	0	a			
	XOR.L @(d:32,ERs),@aa:32	7	8	1	rs	0	1	0	0	6	B	0	0	1	0	1	1	0	0	d	d	0	1	0	0	1	rd	0	1	0	1	0	0	0	0	a	a		
	XOR.L @(d:16,Rs,B),@ERd	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		0	0	0	0	rd	0	1	0	1	0	0	0	0			
	XOR.L @(d:16,Rs,B),@ERd+	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	0	0	0	rd	0	1	0	1	0	0	0	0			
	XOR.L @(d:16,Rs,B),@ERd-	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	0	1	0	rd	0	1	0	1	0	0	0	0			
	XOR.L @(d:16,Rs,B),@+ERd	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	0	0	1	rd	0	1	0	1	0	0	0	0			
	XOR.L @(d:16,Rs,B),@-ERd	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	0	1	1	rd	0	1	0	1	0	0	0	0			
	XOR.L @(d:16,Rs,B),@(d:2,ERd)	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		0	0	d	d	0	rd	0	1	0	1	0	0	0	0		
	XOR.L @(d:16,Rs,B),@(d:16,ERd)	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	1	0	0	rd	0	1	0	1	0	0	0	0	d		
	XOR.L @(d:16,Rs,B),@(d:32,ERd)	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	1	0	0	1	rd	0	1	0	1	0	0	0	0	d	d
	XOR.L @(d:16,Rs,B),@(d:16,Rd,B)	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	1	0	1	0	rd	0	1	0	1	0	0	0	0	d	
	XOR.L @(d:16,Rs,B),@(d:16,Rd,W)	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	1	1	0	0	rd	0	1	0	1	0	0	0	0	d	
	XOR.L @(d:16,Rs,B),@(d:16,ERd,L)	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	1	1	1	0	rd	0	1	0	1	0	0	0	0	d	
	XOR.L @(d:16,Rs,B),@(d:32,Rd,B)	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	1	0	1	1	rd	0	1	0	1	0	0	0	0	d	d
	XOR.L @(d:16,Rs,B),@(d:32,Rd,W)	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	1	1	0	rd	0	1	0	1	0	0	0	0	d	d	
	XOR.L @(d:16,Rs,B),@(d:32,ERd,L)	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		1	1	1	1	1	rd	0	1	0	1	0	0	0	0	d	d
	XOR.L @(d:16,Rs,B),@aa:16	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		0	1	0	0	0	rd	0	1	0	1	0	0	0	0	a	
	XOR.L @(d:16,Rs,B),@aa:32	0	1			0			0	1	0	1	0	1	6	F	0	rs	1	1	0	d		0	1	0	0	1	rd	0	1	0	1	0	0	0	0	a	a
	XOR.L @(d:16,Rs,W),@ERd	0	1			0			0	1	1	0	0	6	F	0	rs	1	1	0	d		0	0	0	0	0	rd	0	1	0	1	0	0	0	0			
XOR.L @(d:16,Rs,W),@ERd+	0	1			0			0	1	1	0	0	6	F	0	rs	1	1	0	d		1	0	0	0	0	rd	0	1	0	1	0	0	0	0				
XOR.L @(d:16,Rs,W),@ERd-	0	1			0			0	1	1	0	0	6	F	0	rs	1	1	0	d		1	0	1	0	0	rd	0	1	0	1	0	0	0	0				
XOR.L @(d:16,Rs,W),@+ERd	0	1			0			0	1	1	0	0	6	F	0	rs	1	1	0	d		1	0	0	1	0	rd	0	1	0	1	0	0	0	0				
XOR.L @(d:16,Rs,W),@-ERd	0	1			0			0	1	1	0	0	6	F	0	rs	1	1	0	d		1	0	1	1	0	rd	0	1	0	1	0	0	0	0				

2. 各命令の説明

命令	ニーモニック	opcode				opcode				EA	opcode				EA 拡張部			
		15	8	7	0	15	8	7	0	拡張部	15	8	7	0				
XOR	XOR.L @(d:16,Rs,W),@(d:2,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:16,Rs,W),@(d:16,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.L @(d:16,Rs,W),@(d:32,ERd)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:16,Rs,W),@(d:16,Rd,B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.L @(d:16,Rs,W),@(d:16,Rd,W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.L @(d:16,Rs,W),@(d:16,ERd,L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.L @(d:16,Rs,W),@(d:32,Rd,B)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:16,Rs,W),@(d:32,Rd,W)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:16,Rs,W),@(d:32,ERd,L)	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:16,Rs,W),@aa:16	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	a
	XOR.L @(d:16,Rs,W),@aa:32	0	1	0	0 1 1 0	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	a a
	XOR.L @(d:16,ERs,L),@ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:16,ERs,L),@ERd+	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:16,ERs,L),@ERd-	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:16,ERs,L),@+ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:16,ERs,L),@-ERd	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:16,ERs,L),@(d:2,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 0 d d	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:16,ERs,L),@(d:16,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.L @(d:16,ERs,L),@(d:32,ERd)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:16,ERs,L),@(d:16,Rd,B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.L @(d:16,ERs,L),@(d:16,Rd,W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.L @(d:16,ERs,L),@(d:16,ERd,L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d	
	XOR.L @(d:16,ERs,L),@(d:32,Rd,B)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:16,ERs,L),@(d:32,Rd,W)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:16,ERs,L),@(d:32,ERd,L)	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:16,ERs,L),@aa:16	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	a
	XOR.L @(d:16,ERs,L),@aa:32	0	1	0	0 1 1 1	6	F	0	rs	1 1 0 0	d	0 1 0 0	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	a a
	XOR.L @(d:32,Rs,B),@ERd	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 0 0	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:32,Rs,B),@ERd+	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 0	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:32,Rs,B),@ERd-	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 0	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:32,Rs,B),@+ERd	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 0 1	0	rd	0 1 0 1	0 0 0 0		
	XOR.L @(d:32,Rs,B),@-ERd	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 0 1 1	0	rd	0 1 0 1	0 0 0 0		
XOR.L @(d:32,Rs,B),@(d:2,ERd)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	0 0 d d	0	rd	0 1 0 1	0 0 0 0			
XOR.L @(d:32,Rs,B),@(d:16,ERd)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d		
XOR.L @(d:32,Rs,B),@(d:32,ERd)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d		
XOR.L @(d:32,Rs,B),@(d:16,Rd,B)	7	8	1	rs	0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d		

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部				
		15	8	7	0		15	8	7	0					
XOR	XOR.L @(d:32,Rs.B),@(d:16,Rd.W)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.L @(d:32,Rs.B),@(d:16,ERd.L)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.L @(d:32,Rs.B),@(d:32,Rd.B)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:32,Rs.B),@(d:32,Rd.W)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:32,Rs.B),@(d:32,ERd.L)	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:32,Rs.B),@aa:16	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.L @(d:32,Rs.B),@aa:32	7	8	1	rs 0 1 0 1	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.L @(d:32,Rs.W),@ERd	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,Rs.W),@ERd+	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,Rs.W),@ERd-	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,Rs.W),@+ERd	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,Rs.W),@-ERd	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,Rs.W),@(d:2,ERd)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,Rs.W),@(d:16,ERd)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.L @(d:32,Rs.W),@(d:32,ERd)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:32,Rs.W),@(d:16,Rd.B)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.L @(d:32,Rs.W),@(d:16,Rd.W)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.L @(d:32,Rs.W),@(d:16,ERd.L)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.L @(d:32,Rs.W),@(d:32,Rd.B)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:32,Rs.W),@(d:32,Rd.W)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:32,Rs.W),@(d:32,ERd.L)	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:32,Rs.W),@aa:16	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	0	0 0 0 0	0 1 0 1	0 0 0 0	a
	XOR.L @(d:32,Rs.W),@aa:32	7	8	1	rs 0 1 1 0	6	B	0 0 1 0	1 1 0 0	d d 0 1 0 0	1	0 0 0 0	0 1 0 1	0 0 0 0	a a
	XOR.L @(d:32,ERs.L),@ERd	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 0 0	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,ERs.L),@ERd+	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 0	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,ERs.L),@ERd-	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 0	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,ERs.L),@+ERd	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 0 1	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,ERs.L),@-ERd	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 0 1 1	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,ERs.L),@(d:2,ERd)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 0 0 d d	0	rd 0 1 0 1	0 0 0 0		
	XOR.L @(d:32,ERs.L),@(d:16,ERd)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	0	rd 0 1 0 1	0 0 0 0	d	
	XOR.L @(d:32,ERs.L),@(d:32,ERd)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 0	1	rd 0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:32,ERs.L),@(d:16,Rd.B)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	0	rd 0 1 0 1	0 0 0 0	d	
XOR.L @(d:32,ERs.L),@(d:16,Rd.W)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	0	rd 0 1 0 1	0 0 0 0	d		
XOR.L @(d:32,ERs.L),@(d:16,ERd.L)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 1	0	rd 0 1 0 1	0 0 0 0	d		
XOR.L @(d:32,ERs.L),@(d:32,Rd.B)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 0 1	1	rd 0 1 0 1	0 0 0 0	d d		
XOR.L @(d:32,ERs.L),@(d:32,Rd.W)	7	8	1	rs 0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d 1 1 1 0	1	rd 0 1 0 1	0 0 0 0	d d		

2. 各命令の説明

命令	ニーモニック	opcode				EA 拡張部	opcode				EA 拡張部						
		15	8	7	0		15	8	7	0							
XOR	XOR.L @(d:32,ERs.L),@(d:32,ERd.L)	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	1 1 1 1	rd	0 1 0 1	0 0 0 0	d d	
	XOR.L @(d:32,ERs.L),@aa:16	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a	
	XOR.L @(d:32,ERs.L),@aa:32	7	8	1	rs	0 1 1 1	6	B	0 0 1 0	1 1 0 0	d d	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a	
	XOR.L @aa:16,@ERd	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:16,@ERd+	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:16,@ERd-	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:16,@+ERd	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:16,@-ERd	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:16,@(d:2,ERd)	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:16,@(d:16,ERd)	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @aa:16,@(d:32,ERd)	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @aa:16,@(d:16,Rd,B)	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @aa:16,@(d:16,Rd,W)	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @aa:16,@(d:16,ERd.L)	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @aa:16,@(d:32,Rd,B)	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @aa:16,@(d:32,Rd,W)	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @aa:16,@(d:32,ERd.L)	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @aa:16,@aa:16	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a	
	XOR.L @aa:16,@aa:32	0	1			0 0 1 0 0	6	B	0 0 0 0	1 1 0 0	a	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a	
	XOR.L @aa:32,@ERd	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:32,@ERd+	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:32,@ERd-	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 0	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:32,@+ERd	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 0 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:32,@-ERd	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 0 1 1	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:32,@(d:2,ERd)	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 0 d d	0	rd	0 1 0 1	0 0 0 0	
	XOR.L @aa:32,@(d:16,ERd)	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @aa:32,@(d:32,ERd)	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 0	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @aa:32,@(d:16,Rd,B)	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @aa:32,@(d:16,Rd,W)	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @aa:32,@(d:16,ERd.L)	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	0	rd	0 1 0 1	0 0 0 0	d
	XOR.L @aa:32,@(d:32,Rd,B)	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 0 1	1	rd	0 1 0 1	0 0 0 0	d d
	XOR.L @aa:32,@(d:32,Rd,W)	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 0	1	rd	0 1 0 1	0 0 0 0	d d
XOR.L @aa:32,@(d:32,ERd.L)	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	1 1 1 1	1	rd	0 1 0 1	0 0 0 0	d d	
XOR.L @aa:32,@aa:16	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	0 0 0 0	0 1 0 1	0 0 0 0	a		
XOR.L @aa:32,@aa:32	0	1			0 0 1 0 0	6	B	0 0 1 0	1 1 0 0	a a	0 1 0 0	1 0 0 0	0 1 0 1	0 0 0 0	a a		
XORC	XORC #xx:8,CCR										0	5	x x x x	x x x x			

命令	ニーモニック	opcode			opcode			EA	opcode			EA 拡張部										
		15	8	7	0	15	8	7	0	拡張部	15	8	7	0								
XORC	XORC #xx:8,EXR				0	1	4	0	0	0	1	0	5	x	x	x	x	x	x	x	x	

【注】 EA 拡張部はワード（16 ビット）単位です。

レジスタの指定方法は以下の通りです。

* H8S/2600、H8S/2000 CPU の命令コードも動作可能です。

アドレスレジスタ 32 ビットインデックスレジスタ 32 ビットレジスタ		16 ビットインデックスレジスタ 16 ビットレジスタ		8 ビットインデックスレジスタ 8 ビットレジスタ	
レジスタフィールド	汎用レジスタ	レジスタフィールド	汎用レジスタ	レジスタフィールド	汎用レジスタ
000	ER0	0000	R0	0000	R0H
001	ER1	0001	R1	0001	R1H
:	:	:	:	:	:
111	ER7	0111	R7	0111	R7H
		1000	E0	1000	R0L
		1001	E1	1001	R1L
		:	:	:	:
		1111	E7	1111	R7L

2. 各命令の説明

2.5 コンディションコードの変化

表 2.3 に H8SX CPU の各命令について、命令実行後のコンディションコードの変化を示します。以下に表中で使用されている記号を示します。

- m= 31 : ロングワードサイズの時
- 15 : ワードサイズの時
- 7 : バイトサイズの時
- Si : ソースオペランドのビットi
- Di : デスティネーションオペランドのビットi
- Ri : 結果のビットi
- Dn : デスティネーションオペランドの指定されたビット
- : 影響なし
- ↑
↓ : 実行結果に応じて変化 (定義参照)
- 0 : 常に0にクリア
- 1 : 常に1にセット
- * : 値を保証しません
- Z' : 実行前のZフラグ
- C' : 実行前のCフラグ

表 2.3 コンディションコードの変化

命 令	H	N	Z	V	C	定 義
ADD	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	$H = S_{m-4} \cdot D_{m-4} + D_{m-4} \cdot \overline{R_{m-4}} + S_{m-4} \cdot \overline{R_{m-4}}$ $N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V = S_m \cdot D_m \cdot \overline{R_m} + \overline{S_m} \cdot \overline{D_m} \cdot R_m$ $C = S_m \cdot D_m + D_m \cdot \overline{R_m} + S_m \cdot \overline{R_m}$
ADDS	—	—	—	—	—	
ADDX	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	$H = S_{m-4} \cdot D_{m-4} + D_{m-4} \cdot \overline{R_{m-4}} + S_{m-4} \cdot \overline{R_{m-4}}$ $N = R_m$ $Z = Z' \cdot \overline{R_m} \cdot \dots \cdot \overline{R_0}$ $V = S_m \cdot D_m \cdot \overline{R_m} + \overline{S_m} \cdot \overline{D_m} \cdot R_m$ $C = S_m \cdot D_m + D_m \cdot \overline{R_m} + S_m \cdot \overline{R_m}$
AND	—	↑ ↓	↑ ↓	0	—	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
ANDC	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	実行結果の対応するビットの値が格納されます。 EXR のときはどのフラグも変化しません。

2. 各命令の説明

命 令	H	N	Z	V	C	定 義
BAND	—	—	—	—	↑ ↓	$C=C' \cdot Dn$
Bcc	—	—	—	—	—	
BCLR	—	—	—	—	—	
BCLR/EQ	—	—	—	—	—	
BCLR/NE	—	—	—	—	—	
BFLD	—	—	—	—	—	
BFST	—	—	—	—	—	
BIAND	—	—	—	—	↑ ↓	$C=C' \cdot \overline{Dn}$
BILD	—	—	—	—	↑ ↓	$C=\overline{Dn}$
BIOR	—	—	—	—	↑ ↓	$C=C' + \overline{Dn}$
BIST	—	—	—	—	—	
BISTZ	—	—	—	—	—	
BIXOR	—	—	—	—	↑ ↓	$C=C' \cdot Dn + \overline{C'} \cdot \overline{Dn}$
BLD	—	—	—	—	↑ ↓	$C=Dn$
BNOT	—	—	—	—	—	
BOR	—	—	—	—	↑ ↓	$C=C' + Dn$
BRA	—	—	—	—	—	
BRA/S	—	—	—	—	—	
BRA/BC	—	—	—	—	—	
BRA/BS	—	—	—	—	—	
BSET	—	—	—	—	—	
BSET/EQ	—	—	—	—	—	
BSET/NE	—	—	—	—	—	
BSR	—	—	—	—	—	
BSR/BC	—	—	—	—	—	
BSR/BS	—	—	—	—	—	
BST	—	—	—	—	—	
BSTZ	—	—	—	—	—	
BTST	—	—	↑ ↓	—	—	$Z=\overline{Dn}$
BXOR	—	—	—	—	↑ ↓	$C=C' \cdot \overline{Dn} + \overline{C'} \cdot Dn$
CLRMAC*	—	—	—	—	—	

2. 各命令の説明

命 令	H	N	Z	V	C	定 義
CMP	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	$H = S_{m-4} \cdot \overline{D_{m-4}} + \overline{D_{m-4}} \cdot R_{m-4} + S_{m-4} \cdot R_{m-4}$ $N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V = \overline{S_m} \cdot D_m \cdot \overline{R_m} + S_m \cdot \overline{D_m} \cdot R_m$ $C = S_m \cdot \overline{D_m} + \overline{D_m} \cdot R_m + S_m \cdot R_m$
DAA	*	↑ ↓	↑ ↓	*	↑ ↓	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $C = 10$ 進加算のキャリ
DAS	*	↑ ↓	↑ ↓	*	—	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $C = 10$ 進減算のボロー
DEC	—	↑ ↓	↑ ↓	↑ ↓	—	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V = D_m \cdot \overline{R_m}$
DIVS	—	↑ ↓	↑ ↓	—	—	$N = S_m \cdot \overline{D_m} + \overline{S_m} \cdot D_m$ $Z = \overline{S_m} \cdot \overline{S_{m-1}} \cdot \dots \cdot \overline{S_0}$
DIVU	—	↑ ↓	↑ ↓	—	—	$N = S_m$ $Z = \overline{S_m} \cdot \overline{S_{m-1}} \cdot \dots \cdot \overline{S_0}$
DIVXS	—	↑ ↓	↑ ↓	—	—	$N = S_m \cdot \overline{D_m} + \overline{S_m} \cdot D_m$ $Z = \overline{S_m} \cdot \overline{S_{m-1}} \cdot \dots \cdot \overline{S_0}$
DIVXU	—	↑ ↓	↑ ↓	—	—	$N = S_m$ $Z = \overline{S_m} \cdot \overline{S_{m-1}} \cdot \dots \cdot \overline{S_0}$
EEPMOV	—	—	—	—	—	
EXTS	—	↑ ↓	↑ ↓	0	—	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
EXTU	—	0	↑ ↓	0	—	$Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
INC	—	↑ ↓	↑ ↓	↑ ↓	—	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V = \overline{D_m} \cdot R_m$
JMP	—	—	—	—	—	
JSR	—	—	—	—	—	
LDC	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	実行結果の対応するビットの値が格納されます。 EXR のときはどのフラグも変化しません。
LDM	—	—	—	—	—	
LDMAC*	—	—	—	—	—	
MAC*	—	—	—	—	—	

命 令	H	N	Z	V	C	定 義
MOV	—	↑ ↓	↑ ↓	0	—	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
MOVA	—	—	—	—	—	
MOVFPE	—	↑ ↓	↑ ↓	0	—	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
MOVMD	—	—	—	—	—	
MOVSD	—	—	—	—	—	
MOVTPPE	—	↑ ↓	↑ ↓	0	—	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
MULS	—	↑ ↓	↑ ↓	—	—	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
MULS/U*	—	↑ ↓	↑ ↓	—	—	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
MULU	—	—	—	—	—	
MULU/U*	—	—	—	—	—	
MULXS	—	↑ ↓	↑ ↓	—	—	N=R2m Z= $\overline{R2m} \cdot \overline{R2m-1} \cdot \dots \cdot \overline{R0}$
MULXU	—	—	—	—	—	
NEG	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	H=Dm-4 + Rm-4 N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ V=Dm · Rm C=Dm · Rm
NOP	—	—	—	—	—	
NOT	—	↑ ↓	↑ ↓	0	—	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
OR	—	↑ ↓	↑ ↓	0	—	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
ORC	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	実行結果の対応するビットの値が格納されます。 EXR のときはどのフラグも変化しません。
POP	—	↑ ↓	↑ ↓	0	—	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
PUSH	—	↑ ↓	↑ ↓	0	—	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$
ROTL	—	↑ ↓	↑ ↓	0	↑ ↓	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ C=Dm (1 ビットのとき) 、 C=Dm-1 (2 ビットのとき)

2. 各命令の説明

命 令	H	N	Z	V	C	定 義
ROTR	—	↑ ↓	↑ ↓	0	↑ ↓	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ C=D0 (1 ビットの時)、C=D1 (2 ビットの時)
ROTXL	—	↑ ↓	↑ ↓	0	↑ ↓	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ C=Dm (1 ビットの時)、C=Dm-1 (2 ビットの時)
ROTXR	—	↑ ↓	↑ ↓	0	↑ ↓	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ C=D0 (1 ビットの時)、C=D1 (2 ビットの時)
RTE	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	実行結果の対応するビットの値が格納されます。
RTE/L	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	実行結果の対応するビットの値が格納されます。
RTS	—	—	—	—	—	
RTS/L	—	—	—	—	—	
SHAL	—	↑ ↓	↑ ↓	↑ ↓	↑ ↓	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ V= $\overline{Dm} \cdot \overline{Dm-1} + \overline{Dm} \cdot \overline{Dm-1}$ (1 ビットの時) V= $\overline{Dm} \cdot \overline{Dm-1} \cdot \overline{Dm-2} + \overline{Dm} \cdot \overline{Dm-1} \cdot \overline{Dm-2}$ (2 ビットの時) C=Dm (1 ビットの時)、C=Dm-1 (2 ビットの時)
SHAR	—	↑ ↓	↑ ↓	0	↑ ↓	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ C=D0 (1 ビットの時)、C=D1 (2 ビットの時)
SHLL	—	↑ ↓	↑ ↓	0	↑ ↓	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ C=Dm (1 ビットの時)、C=Dm-n+1 (n ビットの時)
SHLR	—	↑ ↓	↑ ↓	0	↑ ↓	N=Rm Z= $\overline{Rm} \cdot \overline{Rm-1} \cdot \dots \cdot \overline{R0}$ C=D0 (1 ビットの時)、C=Dn-1 (n ビットの時)
SLEEP	—	—	—	—	—	
STC	—	—	—	—	—	
STM	—	—	—	—	—	
STMAC*	—	↑ ↓	↑ ↓	↑ ↓	—	N=MAC 命令の結果、MAC レジスタが負のとき Z=MAC 命令の結果、MAC レジスタが0のとき V=MAC 命令の結果、オーバフローが発生したとき

命 令	H	N	Z	V	C	定 義
SUB	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	$H = S_{m-4} \cdot \overline{D_{m-4}} + \overline{D_{m-4}} \cdot R_{m-4} + S_{m-4} \cdot R_{m-4}$ $N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V = \overline{S_m} \cdot D_m \cdot \overline{R_m} + S_m \cdot \overline{D_m} \cdot R_m$ $C = S_m \cdot \overline{D_m} + \overline{D_m} \cdot R_m + S_m \cdot R_m$
SUBS	—	—	—	—	—	
SUBX	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	$H = S_{m-4} \cdot \overline{D_{m-4}} + \overline{D_{m-4}} \cdot R_{m-4} + S_{m-4} \cdot R_{m-4}$ $N = R_m$ $Z = Z' \cdot \overline{R_m} \cdot \dots \cdot \overline{R_0}$ $V = \overline{S_m} \cdot D_m \cdot \overline{R_m} + S_m \cdot \overline{D_m} \cdot R_m$ $C = S_m \cdot \overline{D_m} + \overline{D_m} \cdot R_m + S_m \cdot R_m$
TAS	—	↑ ↓	↑ ↓	0	—	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
TRAPA	—	—	—	—	—	
XOR	—	↑ ↓	↑ ↓	0	—	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
XORC	↑ ↓	↑ ↓	↑ ↓	↑ ↓	↑ ↓	実行結果の対応するビットの値が格納されます。 EXR のときはどのフラグも変化しません。

【注】 * 乗算器サポート時のみ

2. 各命令の説明

3. 処理状態

3.1 概要

本 LSI の処理状態には、リセット状態、例外処理状態、プログラム実行状態、バス権解放状態および低消費電力状態の 5 種類があります。

処理状態の分類を図 3.1 に、処理状態間の遷移を図 3.2 に示します。




図 3.1 処理状態の分類

3. 処理状態




図 3.2 状態遷移図

3.2 リセット状態

$\overline{\text{RES}}$ 端子が Low レベルになると、実行中の処理はすべて中止され、CPU はリセット状態になります。リセット状態ではすべての割り込みが禁止されます。

$\overline{\text{RES}}$ 端子を Low レベルから High レベルにすると、リセット例外処理を開始します。

ウォッチドッグタイマのオーバーフローによって、リセット状態とすることもできます。詳細は当該製品のハードウェアマニュアルを参照してください。

3.3 例外処理状態

例外処理状態は、リセット、割り込み、またはトラップ命令の例外処理要因によって起動され、CPU が通常の処理状態の流れを変え、例外処理ベクタテーブルからスタートアドレス（ベクタ）を取り出し、そのスタートアドレスに分岐する過渡的な状態です。

3.3.1 例外処理の種類と優先度

例外処理要因には、リセット、トレース、割り込み、およびトラップ命令があります。例外処理の種類と優先度を表 3.1 に示します。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

SYSCR で設定される割り込み制御モードによって、例外処理要因やスタックの構造が異なります。詳細は当該製品のハードウェアマニュアルを参照してください。

表 3.1 例外処理の種類と優先度

優先度	例外処理要因	例外処理検出タイミング	例外処理開始タイミング
高 ↑	リセット	クロック同期	$\overline{\text{RES}}$ 端子の Low レベルから High レベルへの遷移時、またはウォッチドックタイマのオーバーフローにより例外処理を開始します。
	不当命令	不当命令検出時	不当命令を検出した時点で処理を打ち切り、例外処理を開始します。
	トレース	命令実行終了時または例外処理終了時	T ビット=1 の状態で、命令または例外処理の実行終了時開始します。
	割り込み	命令実行終了時または例外処理終了時 ^{*1}	割り込み要求が発生すると、命令実行終了時または例外処理終了時に例外処理を開始します。
低	トラップ命令	TRAPA 命令実行時	TRAPA 命令を実行すると、例外処理を開始します。 ^{*2}

【注】 *1 ANDC、ORC、XORC、LDC 命令の実行終了時点、またはリセット例外処理の終了時点では割り込みの検出を行いません。

*2 トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

3.3.2 リセット例外処理

$\overline{\text{RES}}$ 端子を Low レベルにしてリセット状態にした後、 $\overline{\text{RES}}$ 端子を High レベルにすると、リセット例外処理を開始します。

リセット例外処理が起動されると、CPU は例外処理ベクタテーブルからスタートアドレス（ベクタ）を取り出し、そのスタートアドレスからプログラムの実行を開始します。

リセット例外処理実行中、および終了後は、NMI を含めたすべての割り込みが禁止されます。

3.3.3 不当命令

不当命令には、一般不当命令とスロット不当命令があります。これらの不当命令は、実行しないでください。

CPU が定義されていない命令の実行を検出すると、一般不当命令例外処理を開始します。このとき、EA 拡張部やレジスタフィールドなど、命令の定義に影響しないフィールドについては検出しません。また、複数ワードで構成されている命令は、不当命令が実行中（第 2 ワード以降）で検出される場合があります。このため、定義されていない命令の実行内容は保証されません。

遅延スロットの命令（遅延分岐命令の直後の命令）として、2 ワード以上の命令、または PC を書き換える命令（分岐命令、ビット条件分岐命令、TRAPA 命令、RTE 命令）を実行したとき、スロット不当命令例外処理を開始します。

不当命令例外処理、およびスロット不当命令例外処理が起動されると、CPU は SP (ER7) を参照して、PC と

3. 処理状態

CCR をスタックに退避します。次に例外処理ベクタテーブルからスタートアドレス（ベクタ）を取り出し、そのスタートアドレスからプログラムの実行を開始します。退避される PC の内容は、実行状態によって異なります。

不当命令の実行、不当命令例外処理の実行後の汎用レジスタの内容（SP を含む）は保証されません。不当命令例外処理ルーチンからのリターンは行わないでください。

3.3.4 トレース

EXR の T ビットを 1 にセットすると、トレースモードになります。トレースモードに設定すると、1 命令の実行を終了するたびにトレース例外処理を開始します。

トレース例外処理実行後、T ビットが 0 にクリアされ、トレースモードが解除されます。スタックに退避された T ビットは 1 を保持しており、RTE 命令を実行してトレース例外処理ルーチンから復帰した後は、再びトレースモードになります。RTE 命令実行後は、トレース例外処理を行いません。

3.3.5 割り込み例外処理およびトラップ命令例外処理

割り込み例外処理、およびトラップ命令例外処理が起動されると、CPU は SP（ER7）を参照して、PC と CCR をスタックに退避します。そして、CPU は CCR の I ビットを再設定します。次に、例外処理ベクタテーブルからスタートアドレス（ベクタ）を取り出し、そのスタートアドレスからプログラムの実行を開始します。

例外処理終了後のスタックの状態を図 3.3 に示します。




図 3.3 例外処理終了後のスタックの状態（例）

3.4 プログラム実行状態

CPU がプログラムを順次実行している状態です。

3.5 バス権解放状態

CPU 以外のバスマスタによるバス権要求に対して、バス権を解放した状態です。バス権解放状態では、CPU は内部動作を除き動作を停止します。

3.6 低消費電力状態

低消費電力状態には、CPU の動作を停止した状態と、CPU の動作を停止しない状態があります。CPU の動作を停止した低消費電力状態には、スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードがあります。

また、その他の低消費電力状態には、中速モード、モジュールストップモードなどがあります。中速モードでは、CPU が中速クロックで動作します。モジュールストップモードでは、モジュール単位で CPU 以外の内蔵周辺モジュールの動作を停止します。詳細は当該製品のハードウェアマニュアルを参照してください。

3.6.1 スリープモード

スタンバイコントロールレジスタ (SBYCR) の SSBY ビット=0 の状態で SLEEP 命令を実行すると、スリープモードに遷移します。スリープモードでは、CPU の動作は SLEEP 命令実行直後で停止します。CPU の内部レジスタの内容は保持されます。

3.6.2 ソフトウェアスタンバイモード

SBYCR の SSBY ビット=1 の状態で SLEEP 命令を実行すると、ソフトウェアスタンバイモードに遷移します。ソフトウェアスタンバイモードでは、CPU、クロック発振器、および内蔵周辺モジュールのすべての動作が停止します。ただし、規定の電圧が与えられている限り、CPU の内部レジスタの内容および内蔵 RAM のデータは保持されます。また、I/O ポートの状態も保持されます。

3.6.3 ハードウェアスタンバイモード

$\overline{\text{STBY}}$ 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。ハードウェアスタンバイモードでは、すべての機能がリセット状態になり、動作が停止します。規定の電圧が与えられている限り、内蔵 RAM のデータは保持されます。

3. 处理状态

4. 基本動作タイミング

H8SX CPU は、システムクロック (ϕ) を基準に動作しています。 ϕ の立ち上がりから、次の立ち上がりまでの 1 単位をステートと呼びます。メモリサイクルまたはバスサイクルは、1 または 2 ステートで構成され、内蔵メモリ、内蔵周辺モジュール、または外部アドレス空間によってそれぞれ異なるアクセスを行います。詳細は、当該製品のハードウェアマニュアルを参照してください。

4.1 内蔵メモリアクセスタイミング (ROM、RAM)

内蔵メモリのアクセスは、1 ステートアクセスを行います。このとき、データバス幅は 32 ビットで、バイト、ワード、およびロングワードサイズのアクセスが可能です。内蔵メモリアクセスサイクルを図 4.1 に示します。




図 4.1 内蔵メモリアクセスサイクル

4.2 内蔵周辺モジュールアクセスタイミング

内蔵周辺モジュールのアクセスは、2 ステートで行います。このとき、データバス幅は 8 ビット、または 16 ビットで、内部 I/O レジスタにより異なります。内蔵周辺モジュールアクセスタイミングを図 4.2 に示します。

4. 基本動作タイミング




図 4.2 内蔵周辺モジュールアクセスサイクル

4.3 外部アドレス空間アクセスタイミング

外部アドレス空間のアクセスを行うときのデータバス幅は、8ビット、16ビットまたは32ビットです。バスサイクルは、2ステートまたは3ステートがあります。3ステートアクセスでは、ウェイトステートを挿入することができます。

4.4 バス権移行タイミング

他のバスマスタからバス権要求があると、CPUのバス権は移行されます。バス権が移行するのは、バスの切れ目です。スリープモード中は、クロックに同期してバス権を移行します。

以下の場合、バス権の移行を禁止しています。

- ワード、ロングワードサイズのアクセスを分割して実行しているとき。
- スタック操作を複数バスサイクルで実行しているとき。
- メモリ間転送命令、ブロック転送命令およびTAS命令で、転送データをリードしてからライトするまでの期間
なお、ブロック転送命令では、ライトと次の転送データのリードの期間はバス権を移行することができます。
- ビット操作命令などのメモリに対する演算命令で、対象データをリードしてからライトするまでの期間
BSET/EQ命令やCMP命令でライトを行わないときも、ライトに相当するステートまでの期間が該当します。

バス権の移行を行わない実行ステートが最大となるのは、`ADDX/SUBX.L #xx=32, <ea>`の場合です。実行アドレスが奇数番地、16ビット命令フェッチモードのときにバス権の移行を行わない期間は9バスサイクルです。

本版で修正または追加された箇所

項 目	ページ	修正箇所
1.5.2 プログラムカウンタ (PC)	1-13	削除 PCは32ビットのカウンタで、CPUが次に実行する命令のアドレスを示しています。CPUの命令は、すべて2バイト(ワード)を単位としているため、最下位ビットは無効です(命令コードのリード時には最下位ビットは0とみなされます)
1.8.5 プリ/ポストインクリメント/デクリメントレジスタ間接 @ERn+/ @-ERn/@+ERn/@ERn-	1-36	追加 例3 XOR.B R0L, @ER0+ 実行前のER0がH'00001234のときH'00001234番地をリードし、リードデータとH'35の排他的論理和をとり、結果をH'00001234番地へライトします。 実行後のER0はH'00001235です。
2.2.12 BFLD Bit Field LoaD ビットフィールド転送 (8) 注意事項	2-27	追加 ビットフィールドを指定するイミディエイトデータは、1が連続するものに限定します。
2.2.13 BFST Bit Field STore ビットフィールド転送 (8) 注意事項	2-29	追加 ビットフィールドを指定するイミディエイトデータは、1が連続するものに限定します。
2.2.25 BRA/BC BRAnch if Bit Clear ビット条件分岐 (4) 説明	2-50	修正 ソースオペランドの指定された1ビットが0にクリアされているとき、PCにディスプレイメントを加えたアドレスに分岐し、1にセットされているとき、次の命令を実行します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレイメントは符号付8ビットまたは16ビットデータで、分岐できる範囲は本命令の次のアドレスに対して-128~+126バイト、-32768~+32766バイトです。
2.2.26 BRA/BS BRAnch if Bit Set ビット条件分岐 (4) 説明	2-52	修正 ソースオペランドの指定された1ビットが1にセットされているとき、PCにディスプレイメントを加えたアドレスに分岐し、0にクリアされているとき、次の命令を実行します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレイメントは符号付8ビットまたは16ビットデータで、分岐できる範囲は本命令の次のアドレスに対して-128~+126バイト、-32768~+32766バイトです

項 目	ページ	修正箇所								
2.2.39 DAA Decimal Adjust Add 10進補正 (4) 説明	2-77	修正 <table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th>補正前の C フラグ</th> <th>補正前の 上位4ビット</th> </tr> </thead> <tbody> <tr> <td style="text-align: center;">1</td> <td style="text-align: center;">0~2</td> </tr> <tr> <td style="text-align: center;">1</td> <td style="text-align: center;">0~2</td> </tr> <tr> <td style="text-align: center;">1</td> <td style="text-align: center;">0~3</td> </tr> </tbody> </table>	補正前の C フラグ	補正前の 上位4ビット	1	0~2	1	0~2	1	0~3
補正前の C フラグ	補正前の 上位4ビット									
1	0~2									
1	0~2									
1	0~3									
2.2.44 DIVS DIVide as Signed 符 号付き除算	2-85	追加 (8) 注意事項 N フラグは、被除数と除数の符号が異なるとき1にセットされ、符号が同じとき0にクリアされます。したがって、商が0（ゼロ）でNフラグが1にセットされる場合があります。								
2.2.45 DIVU DIVide as Unsigned 符号なし除算	2-87	追加 (8) 注意事項 N フラグは、被除数と除数の符号が異なるとき1にセットされ、符号が同じとき0にクリアされます。したがって、商が0（ゼロ）でNフラグが1にセットされる場合があります。								
2.2.46 DIVXS DIVide eXtend as Signed 符号付き除算 (4) 説明	2-88	修正 デスティネーションレジスタ Rd の内容の低位 16 ビットまたは 32 ビットとソースオペランドを符号付き除算し、結果（16 または 32 ビット）をデスティネーションレジスタに格納します。								
2.2.47 DIVXU DIVide eXtend as Unsigned 除算	2-90	修正 デスティネーションレジスタ Rd の内容の低位 16 ビットまたは 32 ビットとソースオペランドを符号なし除算し、結果（16 または 32 ビット）をデスティネーションレジスタに格納します。								
2.2.66 MOVA MOVe effective Address 実効アドレス転送 (4) 説明	2-117	修正 [使用例] MOVA/L@(H'FFFFFF00,R0L,B),ER1 : [例] : MOVA/L@(H'FFFFFF00,R1L,B),ER1								
(8) 注意事項	2-118	修正 [例] MOVAW@(H'FFFF8000,R1L,B),ER1								
2.2.77 MULXS MULTIply eXtend as Signed 符号付き乗算 (6) 使用可能な汎用レジスタ	2-134	修正 <table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th colspan="2">使用方法</th> <th>汎用レジスタ</th> </tr> </thead> <tbody> <tr> <td>ソース</td> <td>バイト</td> <td>R0L~R7L、R0H~R7H</td> </tr> </tbody> </table>	使用方法		汎用レジスタ	ソース	バイト	R0L~R7L、R0H~R7H		
使用方法		汎用レジスタ								
ソース	バイト	R0L~R7L、R0H~R7H								

項 目	ページ	修正箇所																
2.2.78 MULXU MULTIply eXtend as Unsigned 符号なし乗算 (6) 使用可能な汎用レジスタ	2-136	修正 <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th colspan="2">使用方法</th> <th>汎用レジスタ</th> </tr> </thead> <tbody> <tr> <td style="border: 1px dashed black;">ソース</td> <td style="border: 1px dashed black;">バイト</td> <td>R0L~R7L, R0H~R7H</td> </tr> </tbody> </table>	使用方法		汎用レジスタ	ソース	バイト	R0L~R7L, R0H~R7H										
使用方法		汎用レジスタ																
ソース	バイト	R0L~R7L, R0H~R7H																
2.2.98 SHAR SHift Arithmetic Right 算術シフト (5) コンディションコード	2-166	修正 <table border="1" style="width: 100%; border-collapse: collapse; text-align: center;"> <thead> <tr> <th>I</th> <th>UI</th> <th>H</th> <th>U</th> <th>N</th> <th>Z</th> <th>V</th> <th>C</th> </tr> </thead> <tbody> <tr> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>↓</td> <td>↓</td> <td>0</td> <td>↓</td> </tr> </tbody> </table> <p>H: 実行前の値が保持されます。 N: 実行結果が負のとき 1 にセットされ、それ以外のときは 0 にクリアされます。 Z: 実行結果がゼロのとき 1 にセットされ、それ以外のときは 0 にクリアされます。 V: 常に 0 にクリアされます。 C: 最後にシフトアウトしたビットが格納されます。</p>	I	UI	H	U	N	Z	V	C	-	-	-	-	↓	↓	0	↓
I	UI	H	U	N	Z	V	C											
-	-	-	-	↓	↓	0	↓											
2.2.99 SHLL (1) SHift Logical Left (1) アセンブラフォーマット (4) 説明 (6) 使用可能な汎用レジスタ	2-168	修正 (1) SHLL.Sz Rn,Rd (4) …シフトビット数は、イミディエイトデータまたは汎用レジスタ Rn の内容で指定され、下位 5 ビットが有効です。シフトビット数を汎用レジスタ Rn で指定する場合、8 ビットレジスタとして指定します。 (6) <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th>使用方法</th> <th>汎用レジスタ</th> </tr> </thead> <tbody> <tr> <td>シフトビット数指定</td> <td>R0L~R7L, R0H~R7H</td> </tr> <tr> <td style="text-align: center;">:</td> <td style="text-align: center;">:</td> </tr> </tbody> </table>	使用方法	汎用レジスタ	シフトビット数指定	R0L~R7L, R0H~R7H	:	:										
使用方法	汎用レジスタ																	
シフトビット数指定	R0L~R7L, R0H~R7H																	
:	:																	
2.2.100 SHLL (2) SHift Logical Left 論理シフト (5) コンディションコード	2-170	修正 <table border="1" style="width: 100%; border-collapse: collapse; text-align: center;"> <thead> <tr> <th>I</th> <th>UI</th> <th>H</th> <th>U</th> <th>N</th> <th>Z</th> <th>V</th> <th>C</th> </tr> </thead> <tbody> <tr> <td>-</td> <td>-</td> <td>-</td> <td>-</td> <td>↓</td> <td>↓</td> <td>0</td> <td>↓</td> </tr> </tbody> </table> <p>H: 実行前の値が保持されます。 N: 実行結果が負のとき 1 にセットされ、それ以外のときは 0 にクリアされます。 Z: 実行結果がゼロのとき 1 にセットされ、それ以外のときは 0 にクリアされます。 V: 常に 0 にクリアされます。 C: 最後にシフトアウトしたビットが格納されます。</p>	I	UI	H	U	N	Z	V	C	-	-	-	-	↓	↓	0	↓
I	UI	H	U	N	Z	V	C											
-	-	-	-	↓	↓	0	↓											

項 目	ページ	修正箇所												
2.2.101 SHLR (1) SHift Logical Right 論理シフト (1) アセンブラフォーマット (4) 説明 (6) 使用可能な汎用レジスタ	2-172	修正 (1) SHLR.Sz Rn,Rd (4) …シフトビット数は、イミディエイトデータまたは汎用レジスタ Rn の内容で指定され、下位 5 ビットが有効です。シフトビット数を汎用レジスタ Rn で指定する場合、8 ビットレジスタとして指定します。 (6) <table border="1" style="margin-left: 20px;"> <tr> <td>使用方法</td> <td>汎用レジスタ</td> </tr> <tr> <td>シフトビット数指定</td> <td>R0L~R7L、R0H~R7H</td> </tr> <tr> <td style="text-align: center;">:</td> <td style="text-align: center;">:</td> </tr> </table>	使用方法	汎用レジスタ	シフトビット数指定	R0L~R7L、R0H~R7H	:	:						
使用方法	汎用レジスタ													
シフトビット数指定	R0L~R7L、R0H~R7H													
:	:													
2.3 命令セット一覧 表 2.1 命令セット一覧	2-504	修正 【注】*1 実行ステート数は、以下の条件のときの値を示します。命令実行ステート数は、命令の実行状態によって変わります。また、製品によって短縮する場合があります。												
算術演算命令 (59)	2-303	修正 <table border="1" style="margin-left: 20px;"> <tr> <td>命令</td> <td>ニーモニック</td> <td>サイズ</td> <td>命令長</td> <td>最小値</td> <td>実行ステート数*</td> </tr> <tr> <td>CMP</td> <td>CMP.L @ERs,@(d:16,ERd)</td> <td>L</td> <td>4</td> <td>0</td> <td>7</td> </tr> </table>	命令	ニーモニック	サイズ	命令長	最小値	実行ステート数*	CMP	CMP.L @ERs,@(d:16,ERd)	L	4	0	7
命令	ニーモニック	サイズ	命令長	最小値	実行ステート数*									
CMP	CMP.L @ERs,@(d:16,ERd)	L	4	0	7									
算術命令 (79)	2-323	修正 <table border="1" style="margin-left: 20px;"> <tr> <td>命令</td> <td>ニーモニック</td> <td>サイズ</td> <td>命令長</td> <td>最小値</td> <td>実行ステート数*</td> </tr> <tr> <td>SUB</td> <td>SUB.W @ERs,@(d:16,ERd)</td> <td>W</td> <td>4</td> <td>0</td> <td>7</td> </tr> </table>	命令	ニーモニック	サイズ	命令長	最小値	実行ステート数*	SUB	SUB.W @ERs,@(d:16,ERd)	W	4	0	7
命令	ニーモニック	サイズ	命令長	最小値	実行ステート数*									
SUB	SUB.W @ERs,@(d:16,ERd)	W	4	0	7									
シフト命令 (1)	2-456	追加 <table border="1" style="margin-left: 20px;"> <tr> <td>命令</td> <td>ニーモニック</td> <td>サイズ</td> <td>命令長</td> <td>最小値</td> <td>実行ステート数*</td> </tr> <tr> <td>SHLL</td> <td>SHLL.B @ERd-</td> <td></td> <td></td> <td></td> <td></td> </tr> </table>	命令	ニーモニック	サイズ	命令長	最小値	実行ステート数*	SHLL	SHLL.B @ERd-				
命令	ニーモニック	サイズ	命令長	最小値	実行ステート数*									
SHLL	SHLL.B @ERd-													

項 目	ページ	修正箇所									
分岐命令 (4)	2-501	追加 <table border="1" data-bbox="605 343 1204 459"> <tr> <td data-bbox="605 343 687 382">命令</td> <td data-bbox="687 343 1009 382">ニーモニック</td> <td data-bbox="1009 343 1204 382">...</td> </tr> <tr> <td data-bbox="605 382 687 421">RTS/L</td> <td data-bbox="687 382 1009 421">RTS/L (ERn-ERn+2)</td> <td data-bbox="1009 382 1204 421">...</td> </tr> <tr> <td data-bbox="605 421 687 459"></td> <td data-bbox="687 421 1009 459">RTS/L (ERn-ERn+3)</td> <td data-bbox="1009 421 1204 459">...</td> </tr> </table>	命令	ニーモニック	...	RTS/L	RTS/L (ERn-ERn+2)	...		RTS/L (ERn-ERn+3)	...
命令	ニーモニック	...									
RTS/L	RTS/L (ERn-ERn+2)	...									
	RTS/L (ERn-ERn+3)	...									

項 目	ページ	修正箇所								
2.4 命令コード一覧	2-505	<ul style="list-style-type: none"> ● 命令 BRA、BRA/BC BRA/BS、BRA/S を BOR の次に移動。 命令 MOV/MD、MOVSD を、MOVTPE の前に移動。 ● ニーモニック ADD.B @ERs+,Rd, ADD.B @ERs-,Rd, ADD.B @+ERs,Rd, ADD.B @-ERs,Rd, ADD.B @(d:2,ERs),Rd, ADD.B @(d:16,ERs),Rd, ADD.B @(d:32,ERs),Rd, ADD.B @(d:16,Rs.B),Rd, ADD.B @(d:16,Rs.W),Rd, ADD.B @(d:16,ERs.L),Rd, ADD.B @(d:32,Rs.B),Rd, ADD.B @(d:32,Rs.W),Rd, ADD.B @(d:32,ERs.L),Rd の opcode (3~0) の記述 rs を rd に修正 ● ニーモニック BAND #xx:3,@ERd, BIAND #xx:3,@ERd, BILD #xx:3,@ERd, BIOR #xx:3,@ERd, BIXOR #xx:3,@ERd, BLD #xx:3,@ERd, BOR #xx:3,@ERd, BTST #xx:3,@ERd, BTST Rn,@ERd, BXOR #xx:3,@ERd, STC.W CCR,@(d:32,ERd), STC.W EXR,@(d:32,ERd) の opcode (6~4) の記述 rs を rd に修正 ● MOV.L #xx:16,@aa:16 削除 <table border="1" style="margin-left: 20px; border-collapse: collapse;"> <tr> <td colspan="2" style="text-align: center;">EA 拡張部</td> </tr> <tr> <td style="text-align: center;">a</td> <td style="text-align: center;">rs</td> </tr> </table> ● MOVA/B.L @(d:16,@(d:16,ERs.L).B),ERd 修正 <table border="1" style="margin-left: 20px; border-collapse: collapse;"> <tr> <td colspan="2" style="text-align: center;">EA 拡張部</td> </tr> <tr> <td style="text-align: center;">d</td> <td style="text-align: center;">d</td> </tr> </table> 	EA 拡張部		a	rs	EA 拡張部		d	d
EA 拡張部										
a	rs									
EA 拡張部										
d	d									

項 目	ページ	修正箇所												
2.5 コンディションコードの変化	2-748	修正 <table border="1" style="margin-left: 20px;"> <thead> <tr> <th>命 令</th> <th>H</th> <th>N</th> <th>Z</th> <th>V</th> <th>C</th> </tr> </thead> <tbody> <tr> <td>SHAR</td> <td>—</td> <td>↑ ↓</td> <td>↑ ↓</td> <td>0</td> <td>↑ ↓</td> </tr> </tbody> </table>	命 令	H	N	Z	V	C	SHAR	—	↑ ↓	↑ ↓	0	↑ ↓
命 令	H	N	Z	V	C									
SHAR	—	↑ ↓	↑ ↓	0	↑ ↓									
4.4 バス権移行タイミング	4-2	追加 <p>バス権の移行を行わない実行ステートが最大となるのは、ADDX/SUBX.L #xx=32, <ea>の場合です。実行アドレスが奇数番地 16 ビット命令フェッチモードのときでバス権の移行を行わない期間は 9 バスサイクルです。</p>												

ルネサス32ビットCISCマイクロコンピュータ
ソフトウェアマニュアル
H8SXファミリ

発行年月日 2003年2月 Rev.1.00

2008年9月2日 Rev.4.00

発行 株式会社ルネサス テクノロジ 営業統括部
〒100-0004 東京都千代田区大手町 2-6-2

編集 株式会社ルネサスソリューションズ
グローバルストラテジックコミュニケーション本部
カスタマサポート部

株式会社ルネサステクノロジー 営業統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

営業お問合せ窓口
株式会社ルネサス販売

RENESAS

<http://www.renesas.com>

本			社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
西	東	京	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル)	(042) 524-8701
東	北	支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア)	(022) 221-1351
い	わ	き	店	〒970-8026	いわき市平宇田町120番地ラトブ	(0246) 22-3222
茨	城	支	店	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田)	(029) 271-9411
新	潟	支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル)	(025) 241-4361
松	本	支	社	〒390-0815	松本市深志1-2-11 (昭和ビル)	(0263) 33-6622
中	部	支	社	〒460-0008	名古屋市中区栄4-2-29 (名古屋広小路ブレイス)	(052) 249-3330
関	西	支	社	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	陸	支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル)	(076) 233-5980
広	島	支	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング)	(082) 244-2570
九	州	支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (博多プレステージ)	(092) 481-7695

※営業お問い合わせ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

■技術的なお問合せおよび資料のご請求は下記へどうぞ。
総合お問合せ窓口：コンタクトセンター E-Mail: csc@renesas.com

H8SX ファミリ ソフトウェアマニュアル



ルネサス エレクトロニクス株式会社
神奈川県川崎市中原区下沼部1753 〒211-8668

RJJ09B0048-0400