

RA8T1 グループ

ユーザーズマニュアル ハードウェア編

32 ビット MCU

Renesas Advanced (RA) ファミリ

Renesas RA8 シリーズ

本資料に記載のすべての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、予告なしに、本資料に記載した製品または仕様を変更することがあります。
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含まれます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じて、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れしないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後、切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違えば、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

はじめに

1. このドキュメントについて

このマニュアルは通常、製品の概要、CPU、システム制御機能、周辺機器の機能、電気的特性、および使用上の注意事項で構成されています。このマニュアルでは、マイクロコントローラ (MCU) のスーパーセットの製品仕様について説明します。製品によっては、一部のピン、レジスタ、または機能が存在しない場合があります。使用できないレジスタが割り当てられているアドレス空間は予約されています。

2. 対象読者

このマニュアルは、Renesas マイクロコントローラを使用してアプリケーションを設計およびプログラミングするシステム設計者を対象としています。読者には、電気回路、論理回路、および MCU に関する基本的な知識が求められます。

3. 関連ドキュメント

弊社では MCU 用に下記のドキュメントを提供しています。これらのドキュメントを使用する前に、www.renesas.com で最新版のドキュメントを参照してください。

構成	ドキュメントの種類	内容
マイクロコントローラ	データシート	特徴、概要および MCU の電気的特性
	ユーザーズマニュアルハードウェア編	ピン配置、メモリマップ、周辺機能、電気特性、タイミング図、および動作記述などの MCU 仕様
	アプリケーションノート	テクニカルノート、ボードデザインのガイドラインおよびソフトウェア移行情報
	テクニカルアップデート (TU)	制限や正誤表などの製品仕様に関する予備レポート
ソフトウェア	ユーザーズマニュアルソフトウェア	API リファレンス およびプログラミング情報
	アプリケーションノート	プロジェクト・ファイル、ソフトウェア・プログラミングのガイドライン、および組み込みソフトウェアを開発するためのアプリケーション例
ツール & キット、ソリューション	ユーザーズマニュアル開発ツール	開発キット (DK)、スタートキット (SK)、プロモーションキット (PK)、製品例 (PE)、およびアプリケーション例 (AE) を含むエンベデッド・ソフトウェア・アプリケーションを開発するためのユーザーズマニュアルおよびクイック・スタート・ガイド
	ユーザーズマニュアルソフトウェア	
	クイックスタートガイド	
	アプリケーションノート	プロジェクト・ファイル、ソフトウェア・プログラミングのガイドライン、および組み込みソフトウェアを開発するためのアプリケーション例

4. 数値の表記法

このマニュアルでは、次の進数表記を使用しています。

例	内容
011b	2進数。たとえば、3という2進数に相当する値は011bです。
0x1F	16進数。たとえば、31の16進数に相当する数値は0x1Fと記述されています。場合によっては、16進数の末尾にhがつくことがあります。
1234	10進数。10進数の後にこの記号が続くのは、混乱の可能性がある場合のみです。一般に、10進数はサフィックスなしで表示されます。

5. シンボルの表記法

このマニュアルでは、次の表記法が使用されています。

例	内容
WDT.WDTRCR.RSTIRQS	機能モジュールシンボル (WDT)、レジスタシンボル (WDTRCR)、およびビットフィールドシンボル (RSTIRQS) はピリオドで区切られています。
WDT.WDTRCR	機能モジュールシンボル (WDT) とレジスタシンボル (WDTRCR) は、ピリオドで区切られます。
WDTRCR.RSTIRQS	レジスタシンボル (WDTRCR) とビットフィールドシンボル (RSTIRQS) は、ピリオドで区切られません。
CKS[3:0]	角括弧内の数字はビットの幅を示します。例えば、CKS[3:0] は WDT コントロールレジスタ (WDTCR) のビット 3 から 0 を占有します。

6. 単位と単位の接頭部

次の単位と単位接頭辞は誤解を招くことがあります。これらのユニットプレフィックスについては、このマニュアル全体で次の意味で説明されています。

記号	名前	内容
b	2進数	シングル0または1
B	バイト	この単位記号は、一般に MCU およびアドレス空間やメモリ容量に使用されます。
k	キロ	$1000 = 10^3$ 。kは $1024 (2^{10})$ を示すためにも使用されますが、このユニットプレフィックスは本書全体で $1000 (10^3)$ を示すために使用されます。
K	キロ	$1024 = 2^{10}$ 。このユニットプレフィックスは、このマニュアル全体で、 $1000 (10^3)$ ではなく $1024 (2^{10})$ を示すために使用されます。

7. 特殊用語


下記の用語には特殊な意味があります。

用語	内容
NC	非接続の端子。NC は、端子が MCU に接続されていないことを意味します。
Hi-Z	ハイインピーダンス

8. レジスタの説明

各章のレジスタの説明には、ビットの並びを示すレジスタ配置図と、各ビットの内容を説明するレジスタのビット機能表があります。これらの表で使用される記号の例については、以降の項で説明します。以下は、レジスタの説明および関連するビットフィールドの定義例です。

XX.XX DTCST : DTC Module Start Register



(1) 機能モジュールのシンボル、レジスタのシンボル、およびアドレス割り当て

この部分には、レジスタの機能モジュールシンボル、レジスタシンボル、およびアドレス割り当てが記載されます。データ転送コントローラ (DTC) のベースアドレスとオフセットアドレス平均 DTC モジュール開始レジスタ (DTCST) がアドレス 0x4020_0C00 に割り当てられています。

(2) ビット番号

この数値はビット番号を示します。32 ビットレジスタの場合はビット 31~0 の順に、16 ビットレジスタの場合はビット 15~0 の順に、8 ビットレジスタの場合はビット 7~0 の順に示されます。

(3) リセット後の値

このシンボルまたは数値は、リセット後の各ビットの値を示します。特に指定がない限り、値はバイナリで表示されます。

- 0: リセット後の値が 0 であることを示します。
- 1: リセット後の値が 1 であることを示します。
- x: リセット後の値が不定であることを示します。

(4) ビットシンボル

ビットシンボルはビットフィールドの略名です。予約ビットの場合は、—と表記されます。

(5) 機能

機能は、ビットフィールドの正式名と列挙値を示します。

(6) R/W

R/W 列は、そのビットフィールドが読み出し可能であるか書き込み可能であることを示します。

- R/W: 読み出しも書き込みも可能。
- R: 読み出しのみ可能。書き込みは無効。
- W: 書き込みのみ可能。特に指定のない限り、読み出し値はリセット後の値。

9. 略語

このマニュアルで使用されている略語を次の表に示します。

略語	内容
AES	Advanced Encryption Standard (高度暗号化標準)
AHB	Advanced High-performance Bus (アドバンストハイパフォーマンスバス)
AHB-AP	AHB Access Port (AHB アクセスポート)
APB	Advanced Peripheral Bus (アドバンスト周辺バス)
ARC	Alleged RC (Alleged RC 暗号)
ATB	Advanced Trace Bus (アドバンストトレースバス)
BCD	Binary Coded Decimal (2 進化 10 進数)
BSDL	Boundary Scan Description Language (バウンダリスキャン記述言語)
DES	Data Encryption Standard (データ暗号化標準)
DSA	Digital Signature Algorithm (デジタル署名アルゴリズム)
ETB	Embedded Trace Buffer (エンベデッドトレースバッファ)
ETM	Embedded Trace Macrocell (エンベデッドトレースマクロセル)
FLL	Frequency Locked Loop (周波数安定化ループ回路)
FPU	Floating Point Unit (浮動小数点ユニット)
HMI	Human Machine Interface (ヒューマンマシーンインタフェース)
IrDA	Infrared Data Association (赤外線通信協会/規格)
LSB	Least Significant Bit (最下位ビット)
MSB	Most Significant Bit (最上位ビット)
NVIC	Nested Vector Interrupt Controller (ネスト型ベクタ割り込みコントローラ)
PC	Program Counter (プログラムカウンタ)
PFS	Port Function Select (ポート機能選択)
PLL	Phase Locked Loop (位相同期回路)
POR	Power-on Reset (パワーオンリセット)
PWM	Pulse Width Modulation (パルス幅変調)
RSA	Rivest Shamir Adleman (Rivest/Shamir/Adleman による公開鍵暗号方式)
SHA	Secure Hash Algorithm (セキュアハッシュアルゴリズム)
S/H	Sample and Hold (サンプルアンドホールド)
SP	Stack Pointer (スタックポインタ)
SWD	Serial Wire Debug (シリアルワイヤデバッグ)
SW-DP	Serial Wire-Debug Port (シリアルワイヤデバッグポート)
TRNG	True Random Number Generator (真性乱数生成器)
UART	Universal Asynchronous Receiver/Transmitter (調歩同期式シリアルインタフェース)
VCO	Voltage Controlled Oscillator (電圧制御発振器)

10. 所有権通知

本書に含まれるすべてのテキスト、グラフィック、写真、商標、ロゴ、挿絵、コンピュータコード（総称してコンテンツ）は、ルネサスが所有、管理、またはライセンスを保持するものであり、トレードドレス法、著作権法、特許法および商標法、その他の知的財産権法、不正競争法で保護されています。本書に明示的に記述されている場合を除いて、ルネサスから事前に承諾書を得ることなく、本書の一部またはコンテンツを、公開または頒布目的で、あるいは営利目的で、コピー、複製、再版、掲載、開示、エンコード、翻訳、伝送すること、およびいかなる媒体においても配布することは禁じられています。

ARM®およびCortex®は、Arm Limitedの登録商標です。CoreSight™はArm Limitedの商標です。

CoreMark®は、Embedded Microprocessor Benchmark Consortiumの登録商標です。

Magic Packet™は、Advanced Micro Devices, Inc.の商標です

本書に記載されているその他のブランドおよび名称は、それぞれの所有者の商標または登録商標です。

11. 製品に関するフィードバック

この製品についてご意見やご提案がある場合は、[お問い合わせ](#)にアクセスしてください。

目次

特長	57
1. 概要	58
1.1 機能の概要	58
1.2 ブロック図	63
1.3 型名	63
1.4 機能の比較	65
1.5 端子機能	67
1.6 ピン配置図	73
1.7 端子一覧	77
2. CPU	83
2.1 概要	83
2.1.1 CPU	83
2.1.2 デバッグ	84
2.2 ブロック図	84
2.3 実装オプション	85
2.4 トレースインタフェース	86
2.5 JTAG/SWD インタフェース	86
2.6 初期ベクタテーブルベースアドレス	87
2.7 デバッグ機能	87
2.7.1 外部デバッガのコネクティビティと JTAG/SWD による認証	87
2.7.2 ソフトウェアによるデバッグ保護機構	88
2.7.3 デバッグ機能の影響	89
2.8 レジスタの説明	90
2.8.1 CPU コントロールレジスタ	90
2.8.2 外部デバッガのアドレス空間	93
2.8.3 CPU 周辺機能	93
2.8.4 ROM テーブル	94
2.8.5 DBGREG	97
2.8.6 OCDREG	104
2.9 CoreSight クロストリガインタフェース (CTI)	110
2.10 CoreSight ATB ファネル	110
2.11 SysTick システムタイマ	111
2.12 CoreSight タイムスタンプ発生器	112
2.13 OCD エミュレータ接続	112
2.13.1 SYOCD CR.DBGEN	114
2.13.2 OCD エミュレータ接続での制限	114
2.13.3 低消費電力モードでの接続開始	114

2.13.4	デバッグ中の低消費電力モードへの切り替え	114
2.13.5	接続シーケンスと JTAG/SWD 認証	115
2.14	参考資料	115
3.	動作モード	117
3.1	概要	117
3.2	動作モードの種類と選択	117
3.3	動作モードの説明	117
3.3.1	シングルチップモード	117
3.3.2	JTAG ブートモード	117
3.3.3	SCI ブートモード	117
3.3.4	USB ブートモード	117
3.4	動作モード遷移	117
3.4.1	動作モードとモード遷移の関係	117
4.	アドレス空間	119
4.1	アドレス空間	119
4.2	外部アドレス空間	120
5.	リセット	122
5.1	概要	122
5.2	レジスタの説明	127
5.2.1	RSTSAR : リセットセキュリティ属性レジスタ	127
5.2.2	RSTSR0 : リセットステータスレジスタ 0	128
5.2.3	RSTSR1 : リセットステータスレジスタ 1	129
5.2.4	RSTSR2 : リセットステータスレジスタ 2	131
5.2.5	SYRSTMSK0 : システムリセットマスクコントロールレジスタ 0	132
5.2.6	SYRSTMSK2 : システムリセットマスクコントロールレジスタ 2	133
5.2.7	RCR1 : RTC コントロールレジスタ 1	133
5.2.8	RCR2 : RTC コントロールレジスタ 2 (カレンダーカウントモード時)	134
5.2.9	RCR4 : RTC コントロールレジスタ 4	134
5.2.10	BBFSAR : バッテリバックアップ機能セキュリティ属性レジスタ	135
5.2.11	VBTBBER : VBATT バックアップイネーブルレジスタ	135
5.2.12	VBTICTLR : VBATT 入力コントロールレジスタ	136
5.2.13	VBTBPCR1 : VBATT バッテリ電源コントロールレジスタ 1	136
5.2.14	VBTBPCR2 : VBATT バッテリ電源コントロールレジスタ 2	137
5.3	パワーオンリセット後に必要な初期化手順	137
5.4	動作説明	139
5.4.1	RES 端子リセット	139
5.4.2	パワーオンリセット	139
5.4.3	電圧監視リセット	140
5.4.4	ディープリセットソフトウェアスタンバイリセット	143

5.4.5	独立ウォッチドッグタイマリセット	143
5.4.6	ウォッチドッグタイマリセット	144
5.4.7	CPU ロックアップリセット	144
5.4.8	ソフトウェアリセット	144
5.4.9	バスエラーリセット	144
5.4.10	共通メモリエラーリセット	144
5.4.11	コールドスタート/ウォームスタート判定機能	145
5.4.12	リセット発生要因の判定	145
5.5	非セキュアプログラムからのリセット保護	146
6.	オプション設定メモリ	147
6.1	概要	147
6.2	レジスタの説明	148
6.2.1	OFS0 : オプション機能選択レジスタ 0	148
6.2.2	OFS2 : オプション機能選択レジスタ 2	151
6.2.3	DUALSEL : デュアルモード選択レジスタ	151
6.2.4	SAS : スタートアップ領域設定レジスタ	152
6.2.5	OFS1, OFS1_SEC : 非セキュアおよびセキュア用オプション機能選択レジスタ 1	153
6.2.6	OFS1_SEL : セキュリティ属性用オプション機能選択レジスタ 1	154
6.2.7	BANKSEL, BANKSEL_SEC : 非セキュアおよびセキュア用バンク選択レジスタ	155
6.2.8	BANKSEL_SEL : セキュリティ属性用バンク選択レジスタ	159
6.2.9	BPS, BPS_SEC, BPS_SEL : ブロック保護設定レジスタ	159
6.2.10	PBPS, PBPS_SEC : 永久ブロック保護設定レジスタ	161
6.2.11	FSBLCTRL0 : FSBL コントロールレジスタ 0	162
6.2.12	FSBLCTRL1 : FSBL コントロールレジスタ 1	162
6.2.13	FSBLCTRL2 : FSBL コントロールレジスタ 2	163
6.2.14	SACC0 : コード認証 0 の開始アドレスレジスタ	163
6.2.15	SACC1 : コード認証 1 の開始アドレスレジスタ	163
6.2.16	SAMR : 測定報告の開始アドレスレジスタ	164
6.2.17	HOEMRTPK : OEM_ROOT_PK のハッシュレジスタ	164
6.2.18	CFGD0LOCK : コンフィグレーションデータ 0 ロックビットレジスタ	164
6.2.19	CFGD1LOCK : コンフィグレーションデータ 1 ロックビットレジスタ	165
6.2.20	CFGD2LOCK : コンフィグレーションデータ 2 ロックビットレジスタ	166
6.2.21	ARCLS : アンチロールバックカウンタロック設定レジスタ	167
6.2.22	ARCCS : 非セキュアアプリケーション用アンチロールバックカウンタコンフィグレーション設定レジスタ	167
6.2.23	ARC_SECn : セキュアアプリケーション用アンチロールバックカウンタレジスタ n (n = 0, 1)	168
6.2.24	ARC_NSECn : 非セキュアアプリケーション用アンチロールバックカウンタレジスタ n (n = 0~7)	168
6.2.25	ARC_OEMBLn : OEMBL 用アンチロールバックカウンタレジスタ n (n = 0, 1)	168
6.3	オプション設定メモリの設定方法	169

6.3.1	オプション設定メモリへのデータの配置方法	169
6.3.2	オプション設定メモリにプログラムするデータの設定方法	169
6.3.3	コードフラッシュオプション設定メモリのセキュリティ属性	169
6.3.4	設定値のタイミング	170
6.4	使用上の注意事項	170
6.4.1	オプション設定メモリの予約領域および予約ビットにプログラムするデータ	170
6.4.2	システムリセット後の FSBL 実行	170
6.4.3	FSBL スキップ機能	171
6.5	参考資料	171
7.	プログラマブル電圧検出 (PVD)	172
7.1	概要	172
7.2	レジスタの説明	173
7.2.1	PVDSAR : プログラマブル電圧検出セキュリティ属性レジスタ	173
7.2.2	PVDmCMPCR : 電圧監視 m コンパレータコントロールレジスタ (m = 1, 2)	174
7.2.3	PVDmCR0 : 電圧監視 m 回路コントロールレジスタ 0 (m = 1, 2)	175
7.2.4	PVDmCR1 : 電圧監視 m 回路コントロールレジスタ 1 (m = 1, 2)	176
7.2.5	PVDmSR : 電圧監視 m 回路ステータスレジスタ (m = 1, 2)	177
7.2.6	PVDmFCR : 電圧監視 m 機能コントロールレジスタ (m = 1, 2)	177
7.3	VCC 入力電圧のモニタ	178
7.3.1	V_{det0} のモニタ	178
7.3.2	V_{detm} のモニタ	178
7.4	電圧監視 0 リセット	178
7.5	電圧監視 m 割り込み、電圧監視 m リセット (m = 1, 2)	179
7.6	ELC によるリンク動作	182
7.6.1	割り込み処理とイベントリンクの関係	182
8.	クロック発生回路	184
8.1	概要	184
8.2	レジスタの説明	188
8.2.1	CGFSAR : クロック発生機能セキュリティ属性レジスタ	188
8.2.2	SCKDIVCR : システムクロック分周コントロールレジスタ	191
8.2.3	SCKDIVCR2 : システムクロック分周コントロールレジスタ 2	193
8.2.4	SYRACCR : システムレジスタアクセスコントロールレジスタ	194
8.2.5	SCKSCR : システムクロックソースコントロールレジスタ	194
8.2.6	PLLCCR : PLL クロックコントロールレジスタ	195
8.2.7	PLLCCR2 : PLL クロックコントロールレジスタ 2	196
8.2.8	PLLCR : PLL コントロールレジスタ	197
8.2.9	PLL2CCR : PLL2 クロックコントロールレジスタ	198
8.2.10	PLL2CCR2 : PLL2 クロックコントロールレジスタ 2	199
8.2.11	PLL2CR : PLL2 コントロールレジスタ	200

8.2.12	BCKCR : 外部バスクロックコントロールレジスタ	201
8.2.13	MOSCCR : メインクロック発振器コントロールレジスタ	202
8.2.14	SOSCCR : サブクロック発振器コントロールレジスタ	203
8.2.15	LOCOCR : 低速オンチップオシレータコントロールレジスタ	203
8.2.16	HOCOCR : 高速オンチップオシレータコントロールレジスタ	204
8.2.17	MOCOCR : 中速オンチップオシレータコントロールレジスタ	205
8.2.18	FLLCR1 : FLL コントロールレジスタ 1	205
8.2.19	FLLCR2 : FLL コントロールレジスタ 2	206
8.2.20	OSCSF : 発振安定フラグレジスタ	207
8.2.21	OSCMONR : オシレータモニタレジスタ	209
8.2.22	OSTDCR : 発振停止検出コントロールレジスタ	210
8.2.23	OSTDSR : 発振停止検出ステータスレジスタ	210
8.2.24	MOSCWTCR : メインクロック発振器ウェイトコントロールレジスタ	211
8.2.25	MOMCR : メインクロック発振器モード発振コントロールレジスタ	212
8.2.26	SOMCR : サブクロック発振器モードコントロールレジスタ	213
8.2.27	CKOCR : クロック出力コントロールレジスタ	213
8.2.28	EBCKOCR : 外部バスクロック出力コントロールレジスタ	214
8.2.29	SDCKOCR : SDRAM クロック出力コントロールレジスタ	215
8.2.30	LOCOUTCR : LOCO ユーザトリミングコントロールレジスタ	215
8.2.31	MOCOUTCR : MOCO ユーザトリミングコントロールレジスタ	216
8.2.32	HOCOUTCR : HOCO ユーザトリミングコントロールレジスタ	216
8.2.33	MOSCSCR : メインクロック発振器スタンバイコントロールレジスタ	217
8.2.34	HOCOSCR : 高速オンチップオシレータスタンバイコントロールレジスタ	217
8.2.35	USBCKDIVCR : USB クロック分周コントロールレジスタ	218
8.2.36	CANFDCKDIVCR : CANFD コアクロック分周コントロールレジスタ	218
8.2.37	I3CCKDIVCR : I3C クロック分周コントロールレジスタ	219
8.2.38	USBCKCR : USB クロックコントロールレジスタ	219
8.2.39	CANFDCKCR : CANFD コアクロックコントロールレジスタ	220
8.2.40	I3CCKCR : I3C クロックコントロールレジスタ	222
8.2.41	SCICKDIVCR : SCI クロック分周コントロールレジスタ	223
8.2.42	SPICKDIVCR : SPI クロック分周コントロールレジスタ	223
8.2.43	SCICKCR : SCI クロックコントロールレジスタ	224
8.2.44	SPICKCR : SPI クロックコントロールレジスタ	225
8.2.45	TRCKCR : トレースクロックコントロールレジスタ	226
8.3	メインクロック発振器	227
8.3.1	発振子を接続する方法	227
8.3.2	外部クロックを入力する方法	228
8.3.3	外部クロック入力に関する注意事項	228
8.3.4	ソフトウェアスタンバイモードでの発振保持の注意事項	229
8.4	サブクロック発振器	229

8.4.1	32.768 kHz 水晶振動子を接続する方法	229
8.4.2	サブクロック発振器を使用しない場合の端子処理	230
8.4.3	外部クロックを入力する方法	230
8.5	低速オンチップオシレータ (LOCO)	230
8.5.1	LOCO 動作条件	230
8.5.2	LOCO 停止条件	231
8.5.3	LOCO の動作および停止に関する制限	231
8.6	中速オンチップオシレータ (MOCO)	232
8.6.1	MOCO 動作条件	232
8.6.2	MOCO 停止条件	232
8.6.3	MOCO の動作および停止に関する制限	233
8.7	高速オンチップオシレータ (HOCO)	233
8.7.1	周波数ロックループ機能	233
8.7.2	ソフトウェアスタンバイモードでの発振保持の注意事項	234
8.7.3	TRACE クロックソースの注意事項	234
8.8	PLL 回路	234
8.9	発振停止検出機能	235
8.9.1	発振停止検出と検出後の動作	235
8.9.2	発振停止検出割り込み	237
8.10	内部クロック	238
8.10.1	CPU クロック (CPUCLK)	239
8.10.2	システムクロック (ICLK)	239
8.10.3	デバッグクロック (DCLK)	240
8.10.4	周辺モジュールクロック (PCLKA, PCLKB, PCLKC, PCLKD, PCLKE)	240
8.10.5	FlashIF クロック (FCLK)	240
8.10.6	外部バスクロック (BCLK、EBCLK)	241
8.10.7	SDRAM クロック (SDCLK)	241
8.10.8	トレースクロック (TRCLK)	241
8.10.9	SCI クロック (SCICLK)	241
8.10.10	SPI クロック (SPICLK)	242
8.10.11	CANFD コアクロック (CANFDCLK)	242
8.10.12	USB クロック (USBCLK)	242
8.10.13	I3C クロック (I3CCLK)	243
8.10.14	CAN クロック (CANMCLK)	243
8.10.15	ULPT クロック (ULPTLCLK、ULPTSCLK)	243
8.10.16	CAC クロック (CACCLK)	243
8.10.17	IWDT クロック (IWDTCLK)	243
8.10.18	AGT 用クロック (AGTSCLK、AGTLCLK)	243
8.10.19	SysTick タイマクロック (SYSTICKCLK)	243
8.10.20	外部端子出力クロック (CLKOUT)	243

8.10.21	JTAG クロック	244
8.11	クロックの設定	244
8.11.1	システムクロックの設定	244
8.11.2	周辺モジュール専用クロックの設定	249
8.11.3	メインクロック発振器設定	251
8.11.4	サブクロック発振器設定	251
8.11.5	高速オンチップオシレータの設定	252
8.11.6	PLL の設定	253
8.12	使用上の注意	255
8.12.1	クロック発生回路に関する注意事項	255
8.12.2	発振子に関する制限	256
8.12.3	ボード設計に関する注意事項	256
8.12.4	発振子接続端子に関する注意事項	256
8.12.5	サブクロック発振器使用時の注意事項	256
9.	クロック周波数精度測定回路 (CAC).....	257
9.1	概要	257
9.2	レジスタの説明	258
9.2.1	CACR0 : CAC コントロールレジスタ 0.....	258
9.2.2	CACR1 : CAC コントロールレジスタ 1.....	259
9.2.3	CACR2 : CAC コントロールレジスタ 2.....	260
9.2.4	CAICR : CAC 割り込み要求許可レジスタ	261
9.2.5	CASTR : CAC ステータスレジスタ	262
9.2.6	CAULVR : CAC 上限値設定レジスタ	263
9.2.7	CALLVR : CAC 下限値設定レジスタ	263
9.2.8	CACNTBR : CAC カウンタバッファレジスタ	263
9.3	動作説明	264
9.3.1	クロック周波数測定	264
9.3.2	CACREF 端子のデジタルフィルタ機能	265
9.4	割り込み要求	265
9.5	使用上の注意事項	265
9.5.1	モジュールストップ機能の設定	265
10.	低消費電力モード.....	266
10.1	概要	266
10.2	レジスタの説明	271
10.2.1	LPMSAR : 低消費電力モードセキュリティ属性レジスタ	271
10.2.2	DPFSAR : ディープソフトウェアスタンバイ割り込み要因セキュリティ属性レジスタ	272
10.2.3	RSCSAR : RAM スタンバイコントロールセキュリティ属性レジスタ	274
10.2.4	MSTPCRA : モジュールストップコントロールレジスタ A	275
10.2.5	MSTPCRB : モジュールストップコントロールレジスタ B	276

10.2.6	MSTPCRC : モジュールストップコントロールレジスタ C.....	277
10.2.7	MSTPCRD : モジュールストップコントロールレジスタ D.....	278
10.2.8	MSTPCRE : モジュールストップコントロールレジスタ E.....	280
10.2.9	SBYCR : スタンバイコントロールレジスタ.....	281
10.2.10	OPCCR : 動作電力コントロールレジスタ.....	282
10.2.11	PDRAMSCR0 : SRAM 電源ドメインスタンバイコントロールレジスタ 0.....	283
10.2.12	PDRAMSCR1 : SRAM 電源ドメインスタンバイコントロールレジスタ 1.....	284
10.2.13	SSCR1 : ソフトウェアスタンバイコントロールレジスタ 1.....	285
10.2.14	LPSCR : 低消費電力状態コントロールレジスタ.....	285
10.2.15	DPSBYCR : ディープソフトウェアスタンバイコントロールレジスタ.....	286
10.2.16	DPSWCR : ディープソフトウェアスタンバイウェイトコントロールレジスタ.....	287
10.2.17	DPSIER0 : ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 0.....	288
10.2.18	DPSIER1 : ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 1.....	288
10.2.19	DPSIER2 : ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 2.....	289
10.2.20	DPSIER3 : ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 3.....	290
10.2.21	DPSIFR0 : ディープソフトウェアスタンバイ割り込みフラグレジスタ 0.....	291
10.2.22	DPSIFR1 : ディープソフトウェアスタンバイ割り込みフラグレジスタ 1.....	292
10.2.23	DPSIFR2 : ディープソフトウェアスタンバイ割り込みフラグレジスタ 2.....	293
10.2.24	DPSIFR3 : ディープソフトウェアスタンバイ割り込みフラグレジスタ 3.....	294
10.2.25	DPSIEGR0 : ディープソフトウェアスタンバイ割り込みエッジレジスタ 0.....	295
10.2.26	DPSIEGR1 : ディープソフトウェアスタンバイ割り込みエッジレジスタ 1.....	296
10.2.27	DPSIEGR2 : ディープソフトウェアスタンバイ割り込みエッジレジスタ 2.....	296
10.2.28	SYOCDRCR : システムコントロール OCD コントロールレジスタ.....	297
10.2.29	PLL1LDOCR : PLL1-LDO コントロールレジスタ.....	298
10.2.30	PLL2LDOCR : PLL2-LDO コントロールレジスタ.....	298
10.2.31	HOCOLDOCR : HOCO-LDO コントロールレジスタ.....	299
10.3	クロックの切り替えによる消費電力の低減.....	300
10.4	モジュールストップ機能.....	300
10.5	動作電力低減機能.....	302
10.5.1	動作電力制御モードの設定方法.....	302
10.6	低消費電力モード.....	302
10.6.1	CPU スリープモード.....	302
10.6.2	CPU ディープスリープモード.....	304
10.6.3	ソフトウェアスタンバイモード.....	305
10.6.4	ディープソフトウェアスタンバイモード.....	308
10.7	使用上の注意.....	312
10.7.1	レジスタアクセス.....	312
10.7.2	I/O ポートの状態.....	314
10.7.3	DMAC と DTC のモジュールストップ状態.....	314
10.7.4	内部割り込み要因.....	314

10.7.5	DIRQnE ビットによる入力バッファ制御.....	314
10.7.6	低消費電力モードへの遷移.....	314
10.7.7	WFI 命令のタイミング.....	314
10.7.8	DMAC または DTC による WDT/IWDT レジスタ書き込み.....	315
10.7.9	モジュールストップビット書き込みタイミング.....	315
10.7.10	低消費電力状態への遷移および解除時の注意事項.....	315
11.	レジスタライトプロテクション.....	318
11.1	概要.....	318
11.2	レジスタの説明.....	318
11.2.1	PRCR_S : セキュア用プロテクトレジスタ (PRCR_S).....	318
11.2.2	PRCR_NS : 非セキュア用プロテクトレジスタ (PRCR_NS).....	319
12.	割り込みコントローラユニット (ICU).....	321
12.1	概要.....	321
12.2	レジスタの説明.....	322
12.2.1	ICUSARA : 割り込みコントローラセキュリティ属性レジスタ A.....	322
12.2.2	ICUSARB : 割り込みコントローラセキュリティ属性レジスタ B.....	323
12.2.3	ICUSARE : 割り込みコントローラセキュリティ属性レジスタ E.....	324
12.2.4	ICUSARF : 割り込みコントローラセキュリティ属性レジスタ F.....	325
12.2.5	ICUSARG : 割り込みコントローラセキュリティ属性レジスタ G.....	326
12.2.6	ICUSARH : 割り込みコントローラセキュリティ属性レジスタ H.....	326
12.2.7	ICUSARI : 割り込みコントローラセキュリティ属性レジスタ I.....	327
12.2.8	TEVTRCR : トラストイベントルートコントロールレジスタ.....	327
12.2.9	IRQCRi : IRQ コントロールレジスタ i (i = 0~15).....	328
12.2.10	NMISR : ノンマスクابل割り込みステータスレジスタ.....	329
12.2.11	NMIER : ノンマスクابل割り込みイネーブルレジスタ.....	332
12.2.12	NMICLR : ノンマスクابل割り込みステータスクリアレジスタ.....	333
12.2.13	NMICR : NMI 端子割り込みコントロールレジスタ.....	334
12.2.14	IELSRn : ICU イベントリンク設定レジスタ n (n = 0~95).....	335
12.2.15	WUPEN0 : ウェイクアップ割り込みイネーブルレジスタ 0.....	337
12.2.16	WUPEN1 : ウェイクアップ割り込みイネーブルレジスタ 1.....	339
12.3	ベクタテーブル.....	341
12.3.1	割り込みベクタテーブル.....	341
12.3.2	イベント番号.....	344
12.4	マスクابل割り込みの動作.....	353
12.4.1	割り込みの検出.....	353
12.5	マスクابل割り込みの設定手順.....	354
12.5.1	割り込み中の動作.....	354
12.5.2	割り込み要求の許可.....	354
12.5.3	割り込み要求の禁止.....	354

12.5.4	割り込みのポーリング	355
12.5.5	割り込み要求先の選択	355
12.5.6	デジタルフィルタ	356
12.5.7	外部端子割り込みの設定手順	356
12.6	ノンマスカブル割り込みの設定手順	357
12.6.1	NMIによるTrustZone-Mとの対応関係	357
12.7	セキュリティ	358
12.7.1	CPU割り込み入力関連セキュリティ	358
12.7.2	トラスト割り込み管理	359
12.7.3	トラストIELSRの設定手順	359
12.8	低消費電力モードからの復帰	360
12.8.1	CPUスリープモードからの復帰	360
12.8.2	CPUディープスリープモードからの復帰	360
12.8.3	ソフトウェアスタンバイモードからの復帰	361
12.9	ノンマスカブル割り込みとともにWFI命令を使用する場合	361
12.10	参考資料	361
13.	バス	362
13.1	概要	362
13.2	バスの説明	365
13.2.1	アービトレーション	365
13.2.2	外部バス	365
13.2.3	並列動作	367
13.2.4	バスの設定	367
13.2.5	制約事項	368
13.3	レジスタの説明	368
13.3.1	BUSSARA: バスセキュリティ属性レジスタ A	368
13.3.2	BUSSARB: バスセキュリティ属性レジスタ B	369
13.3.3	BUSSARC: バスセキュリティ属性レジスタ C	369
13.3.4	BUSPARC: バス特権属性レジスタ C	370
13.3.5	CSnCR: CSn コントロールレジスタ (n = 0~7)	371
13.3.6	CSnREC: CSn リカバリサイクル設定レジスタ (n = 0~7)	372
13.3.7	CSRECEN: CS リカバリサイクル挿入イネーブルレジスタ	374
13.3.8	CSnMOD: CSn モードレジスタ (n = 0~7)	375
13.3.9	CSnWCR1: CSn ウェイトコントロールレジスタ 1 (n = 0~7)	377
13.3.10	CSnWCR2: CSn ウェイトコントロールレジスタ 2 (n = 0~7)	379
13.3.11	SDCCR: SDC コントロールレジスタ	382
13.3.12	SDCMOD: SDC モードレジスタ	382
13.3.13	SDAMOD: SDRAM アクセスモードレジスタ	383
13.3.14	SDSELF: SDRAM セルフリフレッシュコントロールレジスタ	383
13.3.15	SDRFCR: SDRAM リフレッシュコントロールレジスタ	384

13.3.16	SDRFEN : SDRAM オートリフレッシュコントロール レジスタ	385
13.3.17	SDICR : SDRAM 初期化シーケンスコントロール レジスタ	385
13.3.18	SDIR : SDRAM 初期化レジスタ	386
13.3.19	SDADR : SDRAM アドレスレジスタ	387
13.3.20	SDTR : SDRAM タイミングレジスタ	387
13.3.21	SDMOD : SDRAM モードレジスタ	389
13.3.22	SDSR : SDRAM 状態レジスタ	389
13.3.23	BUSDIVBYP : バス分周器バイパスレジスタ	390
13.3.24	BUSSABT0<slave> : バススレーブアービトラションコントロールレジスタ 0 (<slave> = FLBI, STBYSBI, ECBI, PBBI, PABI, PIBI, PSBI).....	391
13.3.25	BUSSABT1<slave> : バススレーブアービトラションコントロールレジスタ 1 (<slave> = FHBI, S0BI, S1BI)	392
13.3.26	BUSnERRADD : バスエラーアドレスレジスタ (n = 4, 5)	393
13.3.27	BUSnERRRW : バスエラーリードライト (n = 4, 5)	394
13.3.28	BMSAnERRADD : バスマスタセキュリティ属性ユニットエラーアドレス (n = 4, 5).....	395
13.3.29	BMSAnERRRW : バスマスタセキュリティ属性ユニットエラーリードライト (n = 4, 5) ..	395
13.3.30	BUSnERRSTAT : バスエラーステータスレジスタ (n = 1~5).....	396
13.3.31	BUSnERRCLR : バスエラークリアレジスタ (n = 1~5).....	397
13.3.32	BUSOAD : 検出後のバス動作レジスタ	398
13.3.33	BUSOADPT : 検出後のバス動作プロテクトレジスタ	399
13.3.34	MBWERRSTAT : マスタバッファラブル書き込みエラーステータス レジスタ	400
13.3.35	MBWERRCLR : マスタバッファラブル書き込みエラークリア レジスタ	401
13.3.36	SBWERRSTAT : スレーブバッファラブル書き込みエラーステータス レジスタ	402
13.3.37	SBWERRCLR : スレーブバッファラブル書き込みエラークリア レジスタ	403
13.4	エンディアンとデータアライメント	404
13.4.1	CS 領域のデータアライメント制御	404
13.4.2	SDRAM 領域のデータアライメント制御	409
13.5	CS 領域コントローラの動作説明	414
13.5.1	セパレートバス	414
13.5.2	アドレス/データマルチプレクスバス	428
13.5.3	外部ウェイト機能	431
13.5.4	リカバリサイクルの挿入.....	434
13.5.5	非アクセス時の状態	437
13.5.6	ライトバッファ機能 (外部バス)	437
13.5.7	制約事項	438
13.6	SDRAM 領域コントローラの動作説明	439
13.6.1	SDRAM アクセスの許可/禁止、SDRAM バス幅の設定	439
13.6.2	非アクセス時の状態	439
13.6.3	リカバリサイクルの挿入.....	439
13.6.4	ライトバッファ機能.....	440
13.6.5	SDRAM コマンド	440

13.6.6	SDRAMC レジスタの設定条件	440
13.6.7	セルフリフレッシュ	441
13.6.8	オートリフレッシュ	442
13.6.9	初期化シーケンサ	443
13.6.10	リード/ライトアクセス	444
13.6.11	モードレジスタの設定	446
13.6.12	SDRAMC の設定例	446
13.6.13	アドレスマルチプレクス	457
13.6.14	SDRAM 接続例	458
13.6.15	制限事項	464
13.7	バスエラー監視部	465
13.7.1	バスエラーの種類	465
13.7.2	バスエラー発生時の動作	465
13.7.3	不正アドレスアクセスエラーを引き起こす条件	468
13.7.4	タイムアウト	470
13.8	参考資料	470
14.	メモリプロテクションユニット (MPU)	471
14.1	概要	471
14.2	Arm MPU	471
14.3	バスマスタ MPU	471
14.3.1	レジスタの説明	472
14.3.2	動作説明	483
14.4	参考資料	487
15.	DMA コントローラ (DMAC)	488
15.1	概要	488
15.2	レジスタの説明	489
15.2.1	DMACCHSAR : DMA チャンネルセキュリティ属性レジスタ	489
15.2.2	DMACCHPAR : DMA チャンネルプリビレッジ属性レジスタ	490
15.2.3	DMACCSAR : DMAC コントローラセキュリティ属性レジスタ	491
15.2.4	DELSRn : DMAC イベントリンク設定レジスタ n (n = 0~7)	492
15.2.5	DMSAR : DMA 転送元アドレスレジスタ	493
15.2.6	DMSRR : DMA 転送元リロードアドレスレジスタ	494
15.2.7	DMDAR : DMA 転送先アドレスレジスタ	494
15.2.8	DMDRR : DMA 転送先リロードアドレスレジスタ	495
15.2.9	DMCRA : DMA 転送カウントレジスタ	495
15.2.10	DMCRB : DMA ブロック転送カウントレジスタ	497
15.2.11	DMTMD : DMA 転送モードレジスタ	497
15.2.12	DMINT : DMA 割り込み設定レジスタ	498
15.2.13	DMAMD : DMA アドレスモードレジスタ	500

15.2.14	DMOFR : DMA オフセットレジスタ	502
15.2.15	DMCNT : DMA 転送イネーブルレジスタ	503
15.2.16	DMREQ : DMA ソフトウェア起動レジスタ	503
15.2.17	DMSTS : DMA ステータスレジスタ	504
15.2.18	DMSBS : DMA 転送元バッファサイズレジスタ	506
15.2.19	DMDBS : DMA 転送先バッファサイズレジスタ	507
15.2.20	DMBWR : DMA バッファラブル書き込みイネーブルレジスタ	508
15.2.21	DMAST : DMAC モジュール起動レジスタ	508
15.2.22	DMECHR : DMAC エラーチャンネルレジスタ	509
15.3	動作説明	510
15.3.1	転送モード	510
15.3.2	拡張リピート領域機能	518
15.3.3	フリーランニング機能	520
15.3.4	オフセットを使用したアドレス更新機能	521
15.3.5	リピートブロック転送モードにおけるアドレス更新機能	525
15.3.6	リピートブロック転送モードの使用例	527
15.3.7	起動要因	530
15.3.8	動作タイミング	530
15.3.9	DMAC の起動	531
15.3.10	DMA 転送の開始	533
15.3.11	DMA 転送中のレジスタ	533
15.3.12	チャンネル優先順位	535
15.3.13	チャンネルセキュリティ	535
15.3.14	チャンネルプリビレッジ	535
15.4	DMA 転送の終了	536
15.4.1	設定した総転送回数完了による転送終了	536
15.4.2	リピートサイズ終了割り込みによる転送終了	536
15.4.3	拡張リピート領域オーバーフロー割り込みによる転送終了	537
15.5	DMA 転送エラーの処理	537
15.6	割り込み	537
15.6.1	転送終了割り込み	537
15.6.2	転送エラー割り込み	539
15.7	イベントリンク	540
15.8	低消費電力機能	540
15.9	使用上の注意事項	540
15.9.1	外部デバイスへの DMA 転送について	540
15.9.2	DMA 転送中のレジスタアクセスについて	540
15.9.3	予約領域への DMA 転送について	541
15.9.4	割り込みコントローラユニットの DMAC イベントリンク設定レジスタ (DELSRn) の設定	541

15.9.5	DMAC 起動の保留／再開に関する注意事項	541
15.9.6	DMA 転送再開時の注意事項	541
16.	データトランスファコントローラ (DTC)	543
16.1	概要	543
16.2	レジスタの説明	544
16.2.1	DTCSAR : DTC コントローラセキュリティ属性レジスタ	544
16.2.2	MRA : DTC モードレジスタ A	545
16.2.3	MRB : DTC モードレジスタ B	546
16.2.4	SAR : DTC 転送元レジスタ	547
16.2.5	DAR : DTC 転送先レジスタ	547
16.2.6	CRA : DTC 転送カウントレジスタ A	547
16.2.7	CRB : DTC 転送カウントレジスタ B	548
16.2.8	DTCCR : DTC コントロールレジスタ	549
16.2.9	DTCCR_SEC : DTC コントロールレジスタ (セキュア領域)	549
16.2.10	DTCVBR : DTC ベクタベースアドレス	550
16.2.11	DTCVBR_SEC : DTC ベクタベースレジスタ (セキュア領域)	550
16.2.12	DTCST : DTC モジュール起動レジスタ	550
16.2.13	DTCSTS : DTC ステータスレジスタ	551
16.2.14	DTEVR : DTC エラーベクタレジスタ	552
16.3	起動要因	553
16.3.1	転送情報の配置と DTC ベクタテーブル	553
16.4	動作説明	556
16.4.1	転送情報のリードスキップ機能	558
16.4.2	転送情報のライトバックスキップ機能	558
16.4.3	ノーマル転送モード	559
16.4.4	リピート転送モード	560
16.4.5	ブロック転送モード	561
16.4.6	チェーン転送	562
16.4.7	動作タイミング	563
16.4.8	ベクタセキュリティ	565
16.4.9	ベクタプリビレッジ	566
16.5	DTC の設定手順	566
16.6	DTC の使用例	567
16.6.1	ノーマル転送	567
16.6.2	チェーン転送	567
16.6.3	転送カウンタ = 0 のときのチェーン転送	569
16.7	DTC 転送エラーにおける処理	570
16.8	割り込み	571
16.8.1	転送終了割り込み要求	571
16.8.2	転送エラーの割り込み要求	571

16.9	イベントリンク	571
16.10	低消費電力機能	571
16.11	使用上の注意	572
16.11.1	転送情報の開始アドレス	572
17.	イベントリンクコントローラ (ELC)	573
17.1	概要	573
17.2	レジスタの説明	575
17.2.1	ELCR : イベントリンクコントローラレジスタ	575
17.2.2	ELSEGR _n : イベントリンクソフトウェアイベント発生レジスタ n(n = 0, 1)	575
17.2.3	ELSR _n : イベントリンク設定レジスタ n (n = 0~17, 30)	576
17.2.4	ELCSARA : イベントリンクコントローラセキュリティ属性レジスタ A	584
17.2.5	ELCSARB : イベントリンクコントローラセキュリティ属性レジスタ B	584
17.2.6	ELCPARA : イベントリンクコントローラプリビレッジ属性レジスタ A	585
17.2.7	ELCPARB : イベントリンクコントローラプリビレッジ属性レジスタ B	586
17.3	動作説明	586
17.3.1	割り込み処理とイベントリンクの関係	586
17.3.2	イベントのリンク	586
17.3.3	イベントリンクの動作設定手順例	587
17.4	使用上の注意事項	587
17.4.1	DMAC/DTC 転送終了のイベントリンクを使用する場合	587
17.4.2	クロックの設定について	587
17.4.3	モジュールストップ機能の設定	587
17.4.4	ELC 遅延時間	587
18.	I/O ポート	589
18.1	概要	589
18.2	レジスタの説明	591
18.2.1	PCNTR1/PODR/PDR : ポートコントロールレジスタ 1	591
18.2.2	PCNTR2/EIDR/PIDR : ポートコントロールレジスタ 2	592
18.2.3	PCNTR3/PORR/POSR : ポートコントロールレジスタ 3	593
18.2.4	PCNTR4/EORR/EOSR : ポートコントロールレジスタ 4	594
18.2.5	PmnPFS/PmnPFS_HA/PmnPFS_BY : ポート mn 端子機能選択レジスタ (m = 0~9, A, B, n = 00~15)	595
18.2.6	PWPR_NS : 非セキュア用ライトプロテクトレジスタ	597
18.2.7	PFENET : イーサネットコントロールレジスタ	597
18.2.8	PWPR_S : セキュア用ライトプロテクトレジスタ	598
18.2.9	PmSAR : ポートセキュリティ属性レジスタ (m = 0~9, A, B)	598
18.2.10	LVOCR : 低電圧動作コントロールレジスタ	599
18.3	動作	599
18.3.1	汎用入出力ポート	599
18.3.2	ポート機能選択	600

18.3.3	ELC のポートグループ機能	600
18.4	未使用端子の処理	602
18.5	使用上の注意	603
18.5.1	端子機能の設定手順	603
18.5.2	ポートグループ入力の使用手順	603
18.5.3	ポート出力データレジスタ (PODR) の概要	603
18.5.4	アナログ機能使用時の注意事項	603
18.5.5	USB_DP 端子と USB_DM 端子の選択	604
18.5.6	USBFS/GPIO 機能における P814 と P815 のプルアップ/プルダウン設定	604
18.6	製品ごとの周辺選択設定	604
19.	GPT 用のポートアウトプットイネーブル (POEG).....	615
19.1	概要	615
19.2	レジスタの説明	616
19.2.1	POEGn : POEG グループ n 設定レジスタ (n = A~D).....	616
19.3	出力禁止制御の動作	617
19.3.1	端子入力レベル検出時の動作	618
19.3.2	GPT からの出力禁止要求.....	619
19.3.3	コンパレータ割り込みの検出	619
19.3.4	発振停止検出による出力禁止制御	619
19.3.5	レジスタによる出力禁止制御	619
19.3.6	出力禁止状態の解除.....	619
19.4	割り込み要因	620
19.5	GPT に対する外部トリガ出力.....	620
19.6	使用上の注意	621
19.6.1	ソフトウェアスタンバイモードへの遷移	621
19.6.2	GPT 対応端子の指定.....	621
20.	汎用 PWM タイマ (GPT)	622
20.1	概要	622
20.2	レジスタの説明	625
20.2.1	GTWP : 汎用 PWM タイマ書き込み保護レジスタ	625
20.2.2	GTSTR : 汎用 PWM タイマソフトウェアスタートレジスタ	628
20.2.3	GTSTP : 汎用 PWM タイマソフトウェアストップレジスタ	628
20.2.4	GTCLR : 汎用 PWM タイマソフトウェアクリアレジスタ	629
20.2.5	GTSSR : 汎用 PWM タイマスタート要因選択レジスタ	630
20.2.6	GTPSR : 汎用 PWM タイマストップ要因選択レジスタ	633
20.2.7	GTCSR : 汎用 PWM タイマクリア要因選択レジスタ	637
20.2.8	GTUPSR : 汎用 PWM タイマアップカウント要因選択レジスタ	640
20.2.9	GTDNSR : 汎用 PWM タイマダウンカウント要因選択レジスタ	643
20.2.10	GTICASR : 汎用 PWM タイマインプットキャプチャ要因選択レジスタ A.....	647

20.2.11	GTICBSR : 汎用 PWM タイマインプットキャプチャ要因選択レジスタ B.....	650
20.2.12	GTCR : 汎用 PWM タイマコントロールレジスタ	654
20.2.13	GTUDDTYC : 汎用 PWM タイマカウント方向、デューティー設定レジスタ	656
20.2.14	GTIOR : 汎用 PWM タイマ I/O コントロールレジスタ.....	658
20.2.15	GTINTAD : 汎用 PWM タイマ割り込み出力設定レジスタ	662
20.2.16	GTST : 汎用 PWM タイマステータスレジスタ.....	663
20.2.17	GTBER : 汎用 PWM タイマバッファイネーブルレジスタ	669
20.2.18	GTCNT : 汎用 PWM タイマカウンタ.....	671
20.2.19	GTCCRk : 汎用 PWM タイマコンペアキャプチャレジスタ k (k = A~F).....	672
20.2.20	GTPR : 汎用 PWM タイマ周期設定レジスタ	672
20.2.21	GTPBR : 汎用 PWM タイマ周期設定バッファレジスタ	673
20.2.22	GTADTRk : A/D 変換開始要求タイミングレジスタ k (k = A, B).....	673
20.2.23	GTADTBRk : A/D 変換開始要求タイミングバッファレジスタ k (k = A, B)	673
20.2.24	GTADTDBRk : A/D 変換開始要求タイミングダブルバッファレジスタ k (k = A, B).....	674
20.2.25	GTDTCR : 汎用 PWM タイマデッドタイムコントロールレジスタ	674
20.2.26	GTDVU : 汎用 PWM タイマデッドタイム値レジスタ U.....	675
20.2.27	GTADSMR : 汎用 PWM タイマ A/D 変換開始要求信号監視レジスタ	675
20.2.28	GTICLF : 汎用 PWM タイマチャンネル間論理演算機能設定レジスタ.....	677
20.2.29	GTPC : 汎用 PWM タイマ周期カウントレジスタ.....	678
20.2.30	GTSECSR : 汎用 PWM タイマ動作許可ビット同時制御チャンネル選択レジスタ.....	680
20.2.31	GTSECR : 汎用 PWM タイマ動作許可ビット同時制御レジスタ.....	681
20.2.32	OPSCR : 出力相切り替えコントロールレジスタ	683
20.3	動作説明	686
20.3.1	基本動作	686
20.3.2	バッファ動作	694
20.3.3	PWM 出力動作モード	704
20.3.4	デッドタイム自動設定機能	714
20.3.5	カウント方向切り替え機能.....	718
20.3.6	出力デューティー 0%および出力デューティー 100%機能	718
20.3.7	ハードウェアカウンタスタート/カウンタストップ、カウンタクリア動作	720
20.3.8	同期動作.....	725
20.3.9	PWM 出力動作例.....	730
20.3.10	周期計数機能.....	735
20.3.11	位相計数機能.....	736
20.3.12	出力相切り替え (GPT_OPS).....	746
20.3.13	チャンネル間論理演算機能.....	753
20.4	割り込み要因	754
20.4.1	割り込み要因と優先順位.....	754
20.4.2	DMAC/DTC の起動.....	757
20.5	A/D 変換開始要求	757

20.6	ELCによるリンク動作	760
20.6.1	ELCへのイベント信号出力	760
20.6.2	ELCからのイベント信号入力	760
20.7	ノイズフィルタ機能	760
20.8	保護機能	761
20.8.1	レジスタの書き込み保護	761
20.8.2	バッファ動作の禁止	761
20.8.3	GTIOCNm 端子出力の出力禁止制御 (n = 0~13, m = A, B)	763
20.9	出力端子の初期化方法	764
20.9.1	リセット後の端子設定	764
20.9.2	動作中の異常による端子の初期化	765
20.10	使用上の注意事項	765
20.10.1	モジュールストップ機能の設定	765
20.10.2	コンペアマッチ動作時のGTCCRnレジスタの設定 (n = A~F)	765
20.10.3	GTCNTカウンタの範囲設定	766
20.10.4	GTCNTカウンタのスタート/ストップ	766
20.10.5	イベントごとの優先順位	766
20.10.6	無効なレジスタ設定の禁止	767
21.	低消費電力非同期汎用タイマ (AGT)	768
21.1	概要	768
21.2	レジスタの説明	769
21.2.1	AGT : AGT カウンタレジスタ	769
21.2.2	AGTCMA : AGT コンペアマッチ A レジスタ	770
21.2.3	AGTCMB : AGT コンペアマッチ B レジスタ	770
21.2.4	AGTCR : AGT コントロールレジスタ	771
21.2.5	AGTMR1 : AGT モードレジスタ 1	772
21.2.6	AGTMR2 : AGT モードレジスタ 2	773
21.2.7	AGTIOC : AGT I/O コントロールレジスタ	775
21.2.8	AGTISR : AGT イベント端子選択レジスタ	776
21.2.9	AGTCMSR : AGT コンペアマッチ機能選択レジスタ	776
21.2.10	AGTIOSEL : AGT 端子選択レジスタ	777
21.3	動作説明	777
21.3.1	リロードレジスタおよびカウンタの書き換え動作	777
21.3.2	リロードレジスタおよびAGTコンペアマッチA/Bレジスタの書き換え動作	779
21.3.3	タイマモード	780
21.3.4	パルス出力モード	781
21.3.5	イベントカウンタモード	782
21.3.6	パルス幅測定モード	783
21.3.7	パルス周期測定モード	784
21.3.8	コンペアマッチ機能	785

21.3.9	各モードの出力設定	786
21.3.10	スタンバイモード	787
21.3.11	割り込み要因	788
21.3.12	イベントリンクコントローラ (ELC) へのイベント信号出力	788
21.4	使用上の注意事項	789
21.4.1	カウント動作の開始および停止制御	789
21.4.2	カウンタレジスタへのアクセス	789
21.4.3	モード変更時	789
21.4.4	出力端子の設定	789
21.4.5	デジタルフィルタ	789
21.4.6	イベント番号、パルス幅およびパルス周期の計算方法	789
21.4.7	TSTOP ビットで強制的にカウントを停止した場合	790
21.4.8	カウントソースとして AGT0 のアンダーフローイベント信号を選択した場合	790
21.4.9	モジュールストップ機能	790
21.4.10	ソースクロックの切り替え時	790
22.	超低消費電力タイマ (ULPT)	791
22.1	概要	791
22.2	設定	791
22.3	レジスタの説明	792
22.3.1	ULPTCNT : ULPT カウンタレジスタ	792
22.3.2	ULPTCMA : ULPT コンペアマッチ A レジスタ	793
22.3.3	ULPTCMB : ULPT コンペアマッチ B レジスタ	793
22.3.4	ULPTCR : ULPT コントロールレジスタ	794
22.3.5	ULPTMR1 : ULPT モードレジスタ 1	796
22.3.6	ULPTMR2 : ULPT モードレジスタ 2	797
22.3.7	ULPTMR3 : ULPT モードレジスタ 3	798
22.3.8	ULPTIOC : ULPT I/O コントロールレジスタ	799
22.3.9	ULPTISR : ULPT イベント端子選択レジスタ	800
22.3.10	ULPTCMSR : ULPT コンペアマッチ機能選択レジスタ	800
22.4	動作	801
22.4.1	カウント動作	801
22.4.2	カウンタとリロードレジスタの書き換え	811
22.4.3	コンペアマッチ A/B のコンペア回路とリロードレジスタの書き換え	814
22.4.4	パルス出力	815
22.4.5	コンペアマッチ機能	816
22.4.6	各モードの入出力設定	817
22.4.7	スタンバイモード	818
22.4.8	割り込み要因	819
22.4.9	ELC へのイベント出力	819
22.5	使用上の注意事項	820

22.5.1	カウンタ制御の開始と停止	820
22.5.2	フラグへのアクセス (ULPTCR レジスタの TUNDF ビット、TCMAF ビット、および TCMBF ビット)	821
22.5.3	ULPTCNT レジスタ、ULPTCMA レジスタ、ULPTCMB レジスタへのアクセス	821
22.5.4	モード変更	821
22.5.5	ULPTOn 端子、ULPTOAn 端子、および ULPTOBn 端子の設定	821
22.5.6	イベント数の計算	821
22.5.7	TSTOP ビットでカウンタを強制停止した場合	821
22.5.8	デジタルフィルタ	821
22.5.9	ディープソフトウェアスタンバイモード 1 中のイベントカウントに関する制限	822
22.5.10	モジュールストップ機能	822
22.5.11	ULPTEEn 端子と ULPTEVIn 端子の設定	822
23.	ウォッチドッグタイマ (WDT)	823
23.1	概要	823
23.2	レジスタの説明	824
23.2.1	WDTRR : WDT リフレッシュレジスタ	824
23.2.2	WDTCR : WDT コントロールレジスタ	825
23.2.3	WDTSR : WDT ステータスレジスタ	827
23.2.4	WDTRCR : WDT リセットコントロールレジスタ	829
23.2.5	WDCSTPR : WDT カウント停止コントロールレジスタ	829
23.2.6	オプション機能選択レジスタ 0 (OFS0)	830
23.3	動作説明	830
23.3.1	スタートモード別のカウント動作	830
23.3.2	WDTCR、WDTRCR、および WDCSTPR レジスタへの書き込み制御	833
23.3.3	リフレッシュ動作	834
23.3.4	ステータスフラグ	835
23.3.5	リセット出力	835
23.3.6	割り込み要因	835
23.3.7	ダウンカウンタ値の読み出し	836
23.3.8	オプション機能選択レジスタ 0 (OFS0) と WDT のレジスタの対応関係	836
23.4	イベントリンクコントローラ (ELC) への出力	837
23.5	使用上の注意事項	837
23.5.1	ICU イベントリンク設定レジスタ n (IELSRn) の設定に関する制限	837
24.	独立ウォッチドッグタイマ (IWDT)	838
24.1	概要	838
24.1.1	ブロック図	838
24.2	レジスタの説明	839
24.2.1	IWDTRR : IWDT リフレッシュレジスタ	839
24.2.2	IWDTCR : IWDT コントロールレジスタ	840
24.2.3	IWDTSR : IWDT ステータスレジスタ	843

24.2.4	IWDTRCR : IWDT リセットコントロールレジスタ	843
24.2.5	IWDTCSNTPR : IWDT カウント停止コントロールレジスタ	844
24.3	動作説明	844
24.3.1	各スタートモードにおけるカウント動作	844
24.3.2	IWDTCSR、IWDTRCR、IWDTCSNTPR レジスタへの書き込み制御	847
24.3.3	リフレッシュ動作	848
24.3.4	ステータスフラグ	850
24.3.5	リセット出力	850
24.3.6	割り込み要因	850
24.3.7	ダウンカウンタ値の読み出し	850
24.3.8	オプション機能選択レジスタ 0 (OFS0) と IWDT のレジスタの対応関係	852
24.4	イベントリンク機能によるリンク動作	852
25.	イーサネット MAC コントローラ (ETHERC)	854
25.1	概要	854
25.2	レジスタの説明	858
25.2.1	ECMR : ETHERC モードレジスタ	858
25.2.2	RFLR : 受信フレーム長上限レジスタ	860
25.2.3	ECSR : ETHERC ステータスレジスタ	860
25.2.4	ECSIPR : ETHERC 割り込みイネーブルレジスタ	861
25.2.5	PIR : PHY インタフェースレジスタ	862
25.2.6	PSR : PHY ステータスレジスタ	863
25.2.7	RDMLR : 乱数生成カウンタ上限設定レジスタ	863
25.2.8	IPGR : Interpacket Gap レジスタ	863
25.2.9	APR : 自動 PAUSE フレームレジスタ	864
25.2.10	MPR : 手動 PAUSE フレームレジスタ	864
25.2.11	RFCF : PAUSE フレーム受信カウンタ	865
25.2.12	TPAUSER : PAUSE フレーム再送回数設定レジスタ	865
25.2.13	TPAUSECR : PAUSE フレーム再送カウンタ	866
25.2.14	BCFRR : ブロードキャストフレーム受信回数設定レジスタ	866
25.2.15	MAHR : MAC アドレス上位ビットレジスタ	866
25.2.16	MALR : MAC アドレス下位ビットレジスタ	867
25.2.17	TROCR : 送信リトライオーバーカウンタレジスタ	867
25.2.18	CDCCR : 遅延衝突検出カウンタレジスタ	868
25.2.19	LCCR : キャリア消失カウンタレジスタ	868
25.2.20	CNDCR : キャリア未検出カウンタレジスタ	868
25.2.21	CEFCR : CRC エラーフレーム受信カウンタレジスタ	869
25.2.22	FRECR : フレーム受信エラーカウンタレジスタ	869
25.2.23	TSFRCR : ショートフレーム受信カウンタレジスタ	869
25.2.24	TLFRCR : ロングフレーム受信カウンタレジスタ	870
25.2.25	RFCR : 端数ビットフレーム受信カウンタレジスタ	870

25.2.26	MAFCR : マルチキャストアドレスフレーム受信カウンタレジスタ	870
25.3	動作説明	871
25.3.1	送信	871
25.3.2	受信	873
25.3.3	フレームタイミング	874
25.3.4	MII および RMII レジスタへのアクセス	876
25.3.5	Magic Packet の検出	878
25.3.6	IPG の変更による伝送効率の調整	878
25.3.7	フロー制御	879
25.4	割り込み	881
25.5	使用上の注意事項	881
25.5.1	LCHNG フラグの 1 への誤設定の防止	881
25.5.2	RMII 選択時の RMII0_RX_ER 端子への入力	881
25.5.3	半二重モードでの衝突発生	881
26.	イーサネット DMA コントローラ (EDMAC)	882
26.1	概要	882
26.2	レジスタの説明	883
26.2.1	EDMR : EDMAC モードレジスタ	883
26.2.2	EDTRR : EDMAC 送信要求レジスタ	884
26.2.3	EDRRR : EDMAC 受信要求レジスタ	885
26.2.4	TDLAR : 送信ディスクリプタリスト開始アドレスレジスタ	885
26.2.5	RDLAR : 受信ディスクリプタリスト開始アドレスレジスタ	886
26.2.6	EESR : ETHERC/EDMAC ステータスレジスタ	886
26.2.7	EESIPR : ETHERC/EDMAC ステータス割り込みイネーブルレジスタ	889
26.2.8	TRSCER : ETHERC/EDMAC 送受信ステータスコピーイネーブルレジスタ	891
26.2.9	RMFCR : 紛失フレームカウンタレジスタ	892
26.2.10	TFTR : 送信 FIFO しきい値レジスタ	892
26.2.11	FDR : FIFO 容量レジスタ	893
26.2.12	RMCR : 受信手法コントロールレジスタ	893
26.2.13	TFUCR : 送信 FIFO アンダーフローカウンタ	894
26.2.14	RFOCR : 受信 FIFO オーバーフローカウンタ	894
26.2.15	IOSR : 独立出力信号設定レジスタ	895
26.2.16	FCFTR : フローコントロール開始 FIFO しきい値設定レジスタ	895
26.2.17	RPADIR : 受信データパディング挿入レジスタ	896
26.2.18	TRIMD : 送信割り込み設定レジスタ	896
26.2.19	RBWAR : 受信バッファ書き込みアドレスレジスタ	897
26.2.20	RDFAR : 受信ディスクリプタ取り出しアドレスレジスタ	897
26.2.21	TBRAR : 送信バッファ読み出しアドレスレジスタ	898
26.2.22	TDFAR : 送信ディスクリプタ取り出しアドレスレジスタ	898
26.3	動作説明	898

26.3.1	ディスクリプタリストおよびデータバッファ	898
26.3.2	送信	902
26.3.3	受信	903
26.3.4	マルチバッファフレーム送信	904
26.3.5	バス転送エラー	906
26.4	割り込み	908
26.5	使用上の注意事項	908
26.5.1	モジュールストップ機能の設定	908
26.5.2	動作中の EDMAC 停止	909
27.	USB2.0 フルスピードモジュール (USBFS)	910
27.1	概要	910
27.2	レジスタの説明	912
27.2.1	SYSCFG : システムコンフィグレーションコントロールレジスタ	912
27.2.2	SYSSTS0 : システムコンフィグレーションステータスレジスタ 0	913
27.2.3	DVSTCTR0 : デバイスステートコントロールレジスタ 0	915
27.2.4	CFIFO/CFIFOL : CFIFO ポートレジスタ	917
27.2.5	DnFIFO/DnFIFOL : D0FIFO ポートレジスタ (n = 0, 1)	918
27.2.6	CFIFOSEL : CFIFO ポート選択レジスタ	919
27.2.7	DnFIFOSEL : D0FIFO ポート選択レジスタ (n = 0, 1)	921
27.2.8	CFIFOCTR : CFIFO ポートコントロールレジスタ	923
27.2.9	DnFIFOCTR : D0FIFO ポートコントロールレジスタ (n = 0, 1)	924
27.2.10	INTENB0 : 割り込みイネーブルレジスタ 0	926
27.2.11	INTENB1 : 割り込みイネーブルレジスタ 1	927
27.2.12	BRDYENB : BRDY 割り込みイネーブルレジスタ	928
27.2.13	NRDYENB : NRDY 割り込みイネーブルレジスタ	929
27.2.14	BEMPENB : BEMP 割り込みイネーブルレジスタ	930
27.2.15	SOFCFG : SOF 出力コンフィグレーションレジスタ	931
27.2.16	INTSTS0 : 割り込みステータスレジスタ 0	931
27.2.17	INTSTS1 : 割り込みステータスレジスタ 1	934
27.2.18	BRDYSTS : BRDY 割り込みステータスレジスタ	936
27.2.19	NRDYSTS : NRDY 割り込みステータスレジスタ	937
27.2.20	BEMPSTS : BEMP 割り込みステータスレジスタ	938
27.2.21	FRMNUM : フレームナンバレジスタ	939
27.2.22	DVCHGR : デバイスステート切り替えレジスタ	940
27.2.23	USBADDR : USB アドレスレジスタ	940
27.2.24	USBREQ : USB リクエストタイプレジスタ	941
27.2.25	USBVAL : USB リクエストバリュージスタ	942
27.2.26	USBINDX : USB リクエストインデックスレジスタ	943
27.2.27	USBLENG : USB リクエストレンゲスレジスタ	943
27.2.28	DCPCFG : DCP コンフィグレーションレジスタ	944

27.2.29	DCPMAXP : DCP マックスパケットサイズレジスタ	945
27.2.30	DCPCTR : DCP コントロールレジスタ	945
27.2.31	PIPESEL : パイプウィンドウ選択レジスタ	948
27.2.32	PIPECFG : パイプコンフィグレーションレジスタ	949
27.2.33	PIPEMAXP : パイプマックスパケットサイズレジスタ	951
27.2.34	PIPEPERI : パイプ周期コントロールレジスタ	952
27.2.35	PIPEnCTR : PIPEn コントロールレジスタ (n = 1~5)	953
27.2.36	PIPEnCTR : PIPEn コントロールレジスタ (n = 6~9)	957
27.2.37	PIPEnTRE : PIPEn トランザクションカウンタ許可レジスタ (n = 1~5)	959
27.2.38	PIPEnTRN : PIPEn トランザクションカウンタレジスタ (n = 1~5)	960
27.2.39	DEVADDn : デバイスアドレス n コンフィグレーションレジスタ (n = 0~5)	961
27.2.40	DPUSR0R : ディープソフトウェアスタンバイ USB トランシーバコントロール/端子モ ニタレジスタ	962
27.2.41	DPUSR1R : ディープソフトウェアスタンバイ USB サスペンド/レジューム割り込みレ ジスタ	963
27.3	動作説明	965
27.3.1	システムコントロール	965
27.3.2	割り込み	973
27.3.3	割り込みの説明	976
27.3.4	パイプコントロール	985
27.3.5	FIFO バッファ	989
27.3.6	FIFO バッファクリア	990
27.3.7	FIFO ポートの機能	990
27.3.8	DMA 転送 (D0FIFO/D1FIFO ポート)	991
27.3.9	DCP を使用したコントロール転送	992
27.3.10	バルク転送 (パイプ 1~5)	994
27.3.11	インタラプト転送 (パイプ 6~9)	994
27.3.12	アイソクロナス転送 (パイプ 1~2)	994
27.3.13	SOF 補完機能	1002
27.3.14	パイプスケジュール	1002
27.4	使用上の注意事項	1003
27.4.1	モジュールストップ状態の設定	1003
27.4.2	ソフトウェアスタンバイモード解除時の割り込みステータスレジスタのクリア	1003
27.4.3	ポート機能設定後の割り込みステータスレジスタのクリア	1003
27.4.4	USB 機能設定前のポート機能の設定	1004
28.	シリアルコミュニケーションインタフェース (SCI)	1005
28.1	概要	1005
28.2	レジスタの説明	1010
28.2.1	RSR : 受信シフトレジスタ	1010
28.2.2	RDR/RDR_BY : 受信データレジスタ	1011

28.2.3	TDR/TDRLL/TDR LH : 送信データレジスタ	1012
28.2.4	TSR : 送信シフトレジスタ	1013
28.2.5	CCR0 : 共通コントロールレジスタ 0	1013
28.2.6	CCR1 : 共通コントロールレジスタ 1	1016
28.2.7	CCR2 : 共通コントロールレジスタ 2	1020
28.2.8	CCR3 : 共通コントロールレジスタ 3	1034
28.2.9	CCR4 : 共通コントロールレジスタ 4	1040
28.2.10	ICR : 簡易 IIC コントロールレジスタ	1043
28.2.11	FCR : FIFO コントロールレジスタ	1045
28.2.12	MCR : マンチェスタコントロールレジスタ	1047
28.2.13	DCR : ドライバコントロールレジスタ	1050
28.2.14	XCR0 : 簡易 LIN コントロールレジスタ 0	1051
28.2.15	XCR1 : 簡易 LIN コントロールレジスタ 1	1053
28.2.16	XCR2 : 簡易 LIN コントロールレジスタ 2	1054
28.2.17	CSR : 共通ステータスレジスタ	1055
28.2.18	ISR : 簡易 IIC ステータスレジスタ	1061
28.2.19	FRSR : FIFO 受信ステータスレジスタ	1062
28.2.20	FTSR : FIFO 送信ステータスレジスタ	1063
28.2.21	MSR : マンチェスタステータスレジスタ	1064
28.2.22	XSR0 : 簡易 LIN ステータスレジスタ 0	1066
28.2.23	XSR1 : 簡易 LIN ステータスレジスタ 1	1068
28.2.24	CFCLR : 共通フラグクリアレジスタ	1069
28.2.25	ICFCLR : 簡易 IIC フラグクリアレジスタ	1070
28.2.26	FFCLR : FIFO フラグクリアレジスタ	1070
28.2.27	MFCLR : マンチェスタフラグクリアレジスタ	1071
28.2.28	XFCLR : 簡易 LIN フラグクリアレジスタ	1071
28.2.29	CESR : 通信許可ステータスレジスタ	1072
28.3	調歩同期式モードの動作	1072
28.3.1	シリアル転送フォーマット	1073
28.3.2	調歩同期式モードの受信データサンプリングタイミングと受信マージン	1074
28.3.3	クロック	1075
28.3.4	倍速動作とビットレートの 6 倍または 4 倍の周波数	1076
28.3.5	CTS、RTS 機能	1076
28.3.6	アドレス一致 (受信データ一致) 検出機能	1077
28.3.7	SCI の初期化 (調歩同期式モード)	1079
28.3.8	シリアルデータの送信 (調歩同期式モード)	1081
28.3.9	シリアルデータの受信 (調歩同期式モード)	1087
28.3.10	受信サンプリングタイミング調節機能 (調歩同期式モード)	1094
28.3.11	送信タイミング調節機能 (調歩同期式モード)	1097
28.4	マルチプロセッサ通信機能	1101

28.4.1	マルチプロセッサシリアルデータ送信	1103
28.4.2	マルチプロセッサシリアルデータ受信	1105
28.5	マンチェスタモードの動作	1111
28.5.1	フレームフォーマット	1112
28.5.2	クロック	1116
28.5.3	マンチェスタモードにおける SCI の初期化	1116
28.5.4	倍速動作	1117
28.5.5	CTS、RTS 機能	1117
28.5.6	シリアルデータの送信（マンチェスタモード）	1117
28.5.7	シリアルデータの受信（マンチェスタモード）	1119
28.5.8	マルチプロセッサが使用されている場合の動作	1124
28.5.9	受信再タイミング	1124
28.5.10	マンチェスタコードの極性設定	1125
28.5.11	マンチェスタモードにおけるエラー	1126
28.6	クロック同期式モードの動作	1131
28.6.1	クロック	1131
28.6.2	CTS、RTS 機能	1131
28.6.3	SCI の初期化（クロック同期式モード）	1132
28.6.4	シリアルデータの送信（クロック同期式モード）	1133
28.6.5	シリアルデータの受信（クロック同期式モード）	1137
28.6.6	シリアルデータの同時送受信（クロック同期式モード）	1141
28.6.7	内部クロックを使用したクロック同期式モードでの受信サンプリングタイミング調整機能	1143
28.7	スマートカードインタフェースモードの動作	1144
28.7.1	接続例	1144
28.7.2	データフォーマット（ブロック転送モード時を除く）	1145
28.7.3	ブロック転送モード	1146
28.7.4	受信データサンプリングタイミングと受信マージン	1146
28.7.5	SCI の初期化（スマートカードインタフェースモード）	1147
28.7.6	シリアルデータの送信（ブロック転送モードを除く）	1148
28.7.7	シリアルデータの受信（ブロック転送モード時を除く）	1151
28.7.8	クロック出力制御	1153
28.8	簡易 IIC モードの動作	1154
28.8.1	開始条件、再開条件、停止条件の生成	1155
28.8.2	クロック同期化	1156
28.8.3	SDAn 出力遅延	1157
28.8.4	SCI の初期化（簡易 IIC モード）	1158
28.8.5	マスタ送信動作（簡易 IIC モード）	1158
28.8.6	マスタ受信動作（簡易 IIC モード）	1161
28.9	簡易 SPI モードの動作	1164

28.9.1	マスタモード、スレーブモードと各端子の状態.....	1165
28.9.2	マスタモード時の SS 機能.....	1165
28.9.3	スレーブモード時の SS 機能.....	1166
28.9.4	クロックと送受信データの関係.....	1166
28.9.5	SCI の初期化（簡易 SPI モード）.....	1167
28.9.6	シリアルデータの送受信（簡易 SPI モード）.....	1167
28.9.7	内部クロックを使用した簡易 SPI モードでの受信サンプリングタイミング調整機能.....	1167
28.10	ビットレート変調機能.....	1168
28.11	簡易 LIN モード.....	1168
28.11.1	簡易 LIN スタートフレーム送信.....	1169
28.11.2	簡易 LIN スタートフレーム受信.....	1171
28.11.3	簡易 LIN バス競合検出機能.....	1176
28.11.4	簡易 LIN ビットレート測定機能.....	1177
28.12	割り込み要因.....	1178
28.12.1	SCI _n _TXI および SCI _n _RXI 割り込みのバッファ動作.....	1178
28.12.2	調歩同期式モード、マンチェスタモード、クロック同期式モード、および簡易 SPI モードにおける割り込み.....	1179
28.12.3	スマートカードインタフェースモードにおける割り込み.....	1180
28.12.4	簡易 IIC モードにおける割り込み.....	1181
28.12.5	簡易 LIN モードにおける割り込み.....	1182
28.13	イベントリンク機能.....	1183
28.14	ノイズ除去機能.....	1184
28.15	RS-485 ドライバコントロール機能.....	1185
28.16	ループバック機能.....	1186
28.17	半二重通信機能.....	1187
28.18	シンクロナイザバイパス機能.....	1187
28.19	使用上の注意.....	1188
28.19.1	モジュールストップ機能の設定.....	1188
28.19.2	低消費電力状態での SCI の動作.....	1188
28.19.3	ブレークの検出と処理について.....	1191
28.19.4	マーク状態とブレークの送付.....	1192
28.19.5	受信エラーフラグと送信動作（クロック同期式モードおよび簡易 SPI モード）.....	1192
28.19.6	TDR へのデータ書き込み.....	1192
28.19.7	クロック同期式送信に関する制限事項（クロック同期式モードおよび簡易 SPI モード）.....	1192
28.19.8	DMAC または DTC 使用時の制限.....	1193
28.19.9	通信の開始に関する注意事項.....	1193
28.19.10	簡易 SPI モードに関する制限事項.....	1194
28.19.11	送信許可ビット (CCR0.TE) に関する注意事項.....	1194
28.19.12	簡易 LIN モードに関する注意事項.....	1194
28.19.13	RS-485 ドライバ制御機能に関する注意事項.....	1195

28.19.14	ループバック機能に関する注意事項.....	1195
28.19.15	動作クロック (TCLK) がバスクロック (PCLK) より長い場合のレジスタアクセスに関する注意事項.....	1195
28.19.16	動作の割り込みに関する注意事項.....	1195
28.19.17	CCR3.BPEN ビットの設定に関する注意事項.....	1195
29.	I²C バスインタフェース (IIC).....	1196
29.1	概要.....	1196
29.2	レジスタの説明.....	1198
29.2.1	ICCR1 : I ² C バスコントロールレジスタ 1.....	1198
29.2.2	ICCR2 : I ² C バスコントロールレジスタ 2.....	1200
29.2.3	ICMR1 : I ² C バスモードレジスタ 1.....	1203
29.2.4	ICMR2 : I ² C バスモードレジスタ 2.....	1204
29.2.5	ICMR3 : I ² C バスモードレジスタ 3.....	1206
29.2.6	ICFER : I ² C バスファンクションイネーブルレジスタ.....	1208
29.2.7	ICSER : I ² C バスステータスイネーブルレジスタ.....	1209
29.2.8	ICIER : I ² C バス割り込みイネーブルレジスタ.....	1211
29.2.9	ICSR1 : I ² C バスステータスレジスタ 1.....	1212
29.2.10	ICSR2 : I ² C バスステータスレジスタ 2.....	1214
29.2.11	ICWUR : I ² C バスウェイクアップユニットレジスタ.....	1217
29.2.12	ICWUR2 : I ² C バスウェイクアップユニットレジスタ 2.....	1218
29.2.13	SARLn : スレーブアドレスレジスタ Ln (n = 0~2).....	1220
29.2.14	SARUn : スレーブアドレスレジスタ Un (n = 0~2).....	1221
29.2.15	ICBRL : I ² C バスビットレート Low レジスタ.....	1221
29.2.16	ICBRH : I ² C バスビットレート High レジスタ.....	1222
29.2.17	ICDRT : I ² C バス送信データレジスタ.....	1223
29.2.18	ICDRR : I ² C バス受信データレジスタ.....	1224
29.2.19	ICDRS : I ² C バスシフトレジスタ.....	1224
29.3	動作説明.....	1224
29.3.1	通信データフォーマット.....	1224
29.3.2	初期設定.....	1225
29.3.3	マスタ送信動作.....	1226
29.3.4	マスタ受信動作.....	1230
29.3.5	スレーブ送信動作.....	1236
29.3.6	スレーブ受信動作.....	1239
29.4	SCL 同期回路.....	1241
29.5	SDA 出力遅延機能.....	1242
29.6	デジタルノイズフィルタ回路.....	1242
29.7	アドレス一致検出機能.....	1243

29.7.1	スレーブアドレス一致検出機能.....	1243
29.7.2	ジェネラルコールアドレス検出機能.....	1246
29.7.3	デバイス ID アドレス検出機能.....	1247
29.7.4	ホストアドレス検出機能.....	1248
29.8	ウェイクアップ機能.....	1249
29.8.1	ノーマルウェイクアップモード 1.....	1250
29.8.2	ノーマルウェイクアップモード 2.....	1253
29.8.3	コマンドリカバリモードと EEP 応答モード (特殊ウェイクアップモード)	1255
29.9	SCL の自動 Low ホールド機能.....	1258
29.9.1	送信データの誤送信防止機能	1258
29.9.2	NACK 受信転送中断機能.....	1259
29.9.3	受信データ取りこぼし防止機能.....	1260
29.10	アービトレーションロスト検出機能.....	1261
29.10.1	マスタアービトレーションロスト検出機能 (MALE ビット)	1261
29.10.2	NACK 送信中のアービトレーションロスト検出機能 (NALE ビット)	1264
29.10.3	スレーブアービトレーションロスト検出機能 (SALE ビット)	1265
29.11	スタートコンディション、リスタートコンディション、ストップコンディション発行機能.....	1266
29.11.1	スタートコンディション発行動作	1266
29.11.2	リスタートコンディション発行動作.....	1266
29.11.3	ストップコンディション発行動作	1268
29.12	バスハングアップ.....	1269
29.12.1	タイムアウト検出機能	1269
29.12.2	SCL クロック追加出力機能	1270
29.12.3	IIC リセット、内部リセット	1271
29.13	SMBus 動作.....	1271
29.13.1	SMBus タイムアウト測定.....	1272
29.13.2	パケットエラーコード (PEC)	1273
29.13.3	SMBus ホスト通知プロトコル (Notify ARP Master コマンド)	1273
29.14	割り込み要因.....	1273
29.14.1	IICn_TXI 割り込みおよび IICn_RXI 割り込みのバッファ動作	1274
29.15	各コンディション発行時のリセット、レジスタ、機能の状態	1274
29.16	イベントリンク出力機能.....	1275
29.16.1	割り込み処理とイベントリンクの関係	1276
29.17	使用上の注意事項.....	1276
29.17.1	モジュールストップ機能の設定.....	1276
29.17.2	転送開始に関する注意事項	1276
30.	I3C バスインタフェース (I3C).....	1277
30.1	概要	1277
30.1.1	機能概要.....	1277
30.1.2	ブロック図	1280

30.2	レジスタの説明	1281
30.2.1	PRTS : プロトコル選択レジスタ	1281
30.2.2	BCTL : バスコントロールレジスタ	1281
30.2.3	MSDVAD : マスタデバイスアドレスレジスタ	1283
30.2.4	RSTCTL : リセットコントロールレジスタ	1284
30.2.5	PRSST : 現在ステータスレジスタ	1286
30.2.6	INST : 内部ステータスレジスタ	1288
30.2.7	INSTE : 内部ステータス有効レジスタ	1289
30.2.8	INIE : 内部割り込み許可レジスタ	1289
30.2.9	INSTFC : 内部ステータス強制レジスタ	1290
30.2.10	DVCT : デバイス特性テーブルレジスタ	1290
30.2.11	IBINCTL : IBI 通知コントロールレジスタ	1291
30.2.12	BFCTL : バス機能コントロールレジスタ	1292
30.2.13	SVCTL : スレーブコントロールレジスタ	1294
30.2.14	REFCKCTL : リファレンスクロックコントロールレジスタ	1295
30.2.15	STDBR : スタンダードビットレートレジスタ	1296
30.2.16	EXTBR : 拡張ビットレートレジスタ	1298
30.2.17	BFRECDT : バスフリー状態検出時間レジスタ	1299
30.2.18	BAVLCDT : バス利用可能状態検出時間レジスタ	1300
30.2.19	BIDLCDT : バスアイドル状態検出時間レジスタ	1300
30.2.20	OUTCTL : 出力コントロールレジスタ	1301
30.2.21	INCTL : 入力コントロールレジスタ	1302
30.2.22	TMOCTL : タイムアウトコントロールレジスタ	1303
30.2.23	WUCTL : ウェイクアップユニットコントロールレジスタ	1304
30.2.24	ACKCTL : アクノリッジコントロールレジスタ	1305
30.2.25	SCSTRCTL : SCL ストレッチコントロールレジスタ	1306
30.2.26	SCSTLCTL : SCL ストールコントロールレジスタ	1307
30.2.27	SVTDLG0 : スレーブ転送データ長レジスタ 0	1309
30.2.28	STCTL : 同期タイミングコントロールレジスタ	1309
30.2.29	ATCTL : 非同期タイミングコントロールレジスタ	1310
30.2.30	ATTRG : 非同期タイミングトリガレジスタ	1310
30.2.31	ATCCNTE : 非同期タイミングコントロールカウンタ有効レジスタ	1311
30.2.32	CNDCTL : 条件コントロールレジスタ	1311
30.2.33	NCMDQP : 通常コマンドキューポートレジスタ	1313
30.2.34	NRSPQP : 通常レスポンスキューポートレジスタ	1313
30.2.35	NTDTBP0/NTDTBP0_BY : 通常転送データバッファポートレジスタ 0	1314
30.2.36	NIBIQP : 通常 IBI キューポートレジスタ	1315
30.2.37	NRSQP : 通常受信ステータスキューポートレジスタ	1315
30.2.38	HCMDQP : 優先コマンドキューポートレジスタ	1316
30.2.39	HRSPQP : 優先レスポンスキューポートレジスタ	1316

30.2.40	HTDTBP : 優先転送データバッファポートレジスタ	1316
30.2.41	NQTHCTL : 通常キュースレッシュホールドコントロールレジスタ	1317
30.2.42	NTBTHCTL0 : 通常転送データバッファスレッシュホールドコントロールレジスタ 0.....	1319
30.2.43	NRQTHCTL : 通常受信ステータスキュースレッシュホールドコントロールレジスタ	1320
30.2.44	HQTHCTL : 優先キュースレッシュホールドコントロールレジスタ	1321
30.2.45	HTBTHCTL : 優先転送データバッファスレッシュホールドコントロールレジスタ	1322
30.2.46	BST : バスステータスレジスタ	1323
30.2.47	BSTE : バスステータス許可レジスタ	1327
30.2.48	BIE : バス割り込み許可レジスタ	1328
30.2.49	BSTFC : バスステータス強制レジスタ	1330
30.2.50	NTST : 通常転送ステータスレジスタ	1331
30.2.51	NTSTE : 通常転送ステータス許可レジスタ	1335
30.2.52	NTIE : 通常転送割り込み許可レジスタ	1337
30.2.53	NTSTFC : 通常転送ステータス強制レジスタ	1338
30.2.54	HTST : 優先転送ステータスレジスタ	1340
30.2.55	HTSTE : 優先転送ステータスイネーブルレジスタ	1342
30.2.56	HTIE : 優先転送割り込み許可レジスタ	1343
30.2.57	HTSTFC : 優先転送ステータス強制レジスタ	1345
30.2.58	BCST : バス状態ステータスレジスタ	1345
30.2.59	SVST : スレーブステータスレジスタ	1347
30.2.60	WUST : ウェイクアップユニット動作ステータスレジスタ	1350
30.2.61	MRCCPT : MsyncCNT カウンタキャプチャレジスタ	1351
30.2.62	DATBASm : デバイスアドレステーブル基本レジスタ m (m = 0~7)	1351
30.2.63	EXDATBAS : 拡張デバイスアドレステーブル基本レジスタ	1353
30.2.64	SDATBASn : スレーブデバイスアドレステーブル基本レジスタ n (n = 0~2).....	1353
30.2.65	MSDCTm : マスタデバイス特性テーブルレジスタ m (m = 0~7)	1355
30.2.66	SVDCT : スレーブデバイス特性テーブルレジスタ	1356
30.2.67	SDCTPIDL : スレーブデバイス特性テーブル暫定 ID Low レジスタ	1357
30.2.68	SDCTPIDH : スレーブデバイス特性テーブル暫定 ID High レジスタ	1358
30.2.69	SVDVADn : スレーブデバイスアドレスレジスタ n (n = 0~2)	1358
30.2.70	CSECMD : CCC スレーブイベントコマンドレジスタ	1360
30.2.71	CEACTST : CCC 遷移アクティビティステートレジスタ	1361
30.2.72	CMWLG : CCC 最大書き込み長レジスタ	1362
30.2.73	CMRLG : CCC 最大読み出し長レジスタ	1362
30.2.74	CETSTMD : CCC 遷移テストモードレジスタ	1363
30.2.75	CGDVST : CCC デバイスステータス取得レジスタ	1364
30.2.76	CMDSPW : CCC 最大データ速度 W (書き込み) レジスタ	1365
30.2.77	CMDSPR : CCC 最大データ速度 R (読み出し) レジスタ	1366
30.2.78	CMDSPV : CCC 最大データ速度 T (切り替え) レジスタ	1366
30.2.79	CETSM : CCC 交換タイミングサポート情報 M (モード) レジスタ	1367

30.2.80	CETSS : CCC 交換タイミグサポート情報 S (ステート) レジスタ	1368
30.2.81	CGHDRCAP : CCC HDR 機能取得レジスタ	1370
30.2.82	BITCNT : ビットカウントレジスタ	1371
30.2.83	NQSTLV : 通常キューステータスレベルレジスタ	1372
30.2.84	NDBSTLV0 : 通常データバッファステータスレベルレジスタ 0	1372
30.2.85	NRSQSTLV : 通常受信ステータスキューステータスレベルレジスタ	1373
30.2.86	HQSTLV : 優先キューステータスレベルレジスタ	1373
30.2.87	HDBSTLV : 優先データバッファステータスレベルレジスタ	1374
30.2.88	PRSTDBG : 現在ステートデバッグレジスタ	1374
30.2.89	MSERRCNT : マスタエラーカウンタレジスタ	1375
30.2.90	SC1CPT : SC1 キャプチャモニタレジスタ	1375
30.2.91	SC2CPT : SC2 キャプチャモニタレジスタ	1376
30.2.92	CECTL : クロック許可コントロールレジスタ	1377
30.3	動作説明	1377
30.3.1	データ構造	1377
30.3.2	機能詳細	1395
30.3.3	動作	1497
30.4	割り込み要因	1517
30.4.1	概要	1517
30.4.2	バッファフル割り込み/エンプティ割り込みのバッファ動作	1519
30.5	イベントリンク出力機能	1519
30.5.1	割り込み処理とイベントリンクの関係	1519
30.6	リセットの説明	1519
30.7	使用上の注意事項	1536
30.7.1	動作クロックの設定	1536
30.7.2	SCL 周波数クロックの設定	1536
30.7.3	モジュールストップ機能	1536
31.	CAN フレキシブルデータレート (CANFD)	1537
31.1	概要	1537
31.1.1	CANFD モジュール	1537
31.1.2	クロックの制限事項	1539
31.2	レジスタの説明	1539
31.2.1	レジスタ表	1539
31.2.2	CFDC0NCFG : ノミナルビットレートコンフィグレーションレジスタ	1540
31.2.3	CFDC0CTR : コントロールレジスタ	1541
31.2.4	CFDC0STS : ステータスレジスタ	1546
31.2.5	CFDC0ERFL : エラーフラグレジスタ	1548
31.2.6	CFDC0DCFG : データビットレートコンフィグレーションレジスタ	1554
31.2.7	CFDC0FDCFG : CANFD コンフィグレーションレジスタ	1556
31.2.8	CFDC0FDCTR : CANFD コントロールレジスタ	1559

31.2.9	CFDC0FDSTS : CANFD ステータスレジスタ	1560
31.2.10	CFDC0FDCRC : CANFD CRC レジスタ	1562
31.2.11	CFDGCFCG : グローバルコンフィグレーションレジスタ	1563
31.2.12	CFDGCTR : グローバルコントロールレジスタ	1565
31.2.13	CFDGSTS : グローバルステータスレジスタ	1567
31.2.14	CFDGERFL : グローバルエラーフラグレジスタ	1568
31.2.15	CFDGTINTSTS : グローバル TX 割り込みステータスレジスタ	1569
31.2.16	CFDGTSC : グローバルタイムスタンプカウンタレジスタ	1571
31.2.17	CFDGAFLCTR : グローバルアクセプタンスフィルタリストエントリコントロールレジスタ	1571
31.2.18	CFDGAFLCFG : グローバルアクセプタンスフィルタリストコンフィグレーションレジスタ	1572
31.2.19	CFDGAFLIDr : グローバルアクセプタンスフィルタリスト ID レジスタ (r = 1~16) ...	1573
31.2.20	CFDGAFLMr : グローバルアクセプタンスフィルタリストマスクレジスタ (r = 1~16) ..	1574
31.2.21	CFDGAFLP0r : グローバルアクセプタンスフィルタリストポインタ 0 レジスタ (r = 1~16)	1575
31.2.22	CFDGAFLP1r : グローバルアクセプタンスフィルタリストポインタ 1 レジスタ (r = 1~16)	1578
31.2.23	CFDRMNB : RX メッセージバッファ数レジスタ	1579
31.2.24	CFDRMND : RX メッセージバッファ新規データレジスタ	1579
31.2.25	CFDRFCCa : RX FIFO コンフィグレーション/コントロールレジスタ a (a = 0, 1).....	1580
31.2.26	CFDRFSTSa : RX FIFO ステータスレジスタ a (a = 0, 1)	1582
31.2.27	CFDRFPCTRa : RX FIFO ポインタコントロールレジスタ a (a = 0, 1)	1584
31.2.28	CFDCFCC : 共通 FIFO コンフィグレーション/コントロールレジスタ	1584
31.2.29	CFDCFSTS : 共通 FIFO ステータスレジスタ	1587
31.2.30	CFDCFPCTR : 共通 FIFO ポインタコントロールレジスタ	1590
31.2.31	CFDFESTS : FIFO エンプティステータスレジスタ	1590
31.2.32	CFDFFSTS : FIFO フルステータスレジスタ	1591
31.2.33	CFDFMSTS : FIFO メッセージロスステータスレジスタ	1592
31.2.34	CFDRFISTS : RX FIFO 割り込みフラグステータスレジスタ	1593
31.2.35	CFDCDTCT : DMA 転送コントロールレジスタ	1593
31.2.36	CFDCDTSTS : DMA 転送ステータスレジスタ	1594
31.2.37	CFDTMCi : TX メッセージバッファコントロールレジスタ i (i = 0~3).....	1595
31.2.38	CFDTMSTsj : TX メッセージバッファステータスレジスタ j (j = 0~3).....	1597
31.2.39	CFDTMTRSTS : TX メッセージバッファ送信要求ステータスレジスタ	1598
31.2.40	CFDTMTARSTS : TX メッセージバッファ送信中断要求ステータスレジスタ	1598
31.2.41	CFDTMTCSTS : TX メッセージバッファ送信完了ステータスレジスタ	1599
31.2.42	CFDTMTASTS : TX メッセージバッファ送信中断ステータスレジスタ	1600
31.2.43	CFDTMIEC : TX メッセージバッファ割り込み許可コンフィグレーションレジスタ	1600
31.2.44	CFDTXQCC : TX キューコンフィグレーション/コントロールレジスタ	1601
31.2.45	CFDTXQSTS : TX キューステータスレジスタ	1602

31.2.46	CFD _{TXQP} CTR : TX キューポインタコントロールレジスタ	1604
31.2.47	CFD _{THLCC} : TX 履歴リストコンフィグレーション/コントロールレジスタ	1604
31.2.48	CFD _{THLSTS} : TX 履歴リストステータスレジスタ	1605
31.2.49	CFD _{THLACC0} : TX 履歴リストアクセスレジスタ 0	1607
31.2.50	CFD _{THLACC1} : TX 履歴リストアクセスレジスタ 1	1608
31.2.51	CFD _{THLP} CTR : TX 履歴リストポインタコントロールレジスタ	1608
31.2.52	CFD _{GRSTC} : グローバル SW リセットレジスタ	1609
31.2.53	CFD _{GTSTCFG} : グローバルテストコンフィグレーションレジスタ	1610
31.2.54	CFD _{GTSTCTR} : グローバルテストコントロールレジスタ	1610
31.2.55	CFD _{GFDCFG} : グローバル FD コンフィグレーションレジスタ	1611
31.2.56	CFD _{GLOCKK} : グローバルロックキーレジスタ	1612
31.2.57	CFD _{RP} GACck : RAM テストページアクセスレジスタ k (k = 0~63)	1612
31.2.58	CFD _{GAFLIGNENT} : グローバル AFL 無視エン트리レジスタ	1613
31.2.59	CFD _{GAFLIGNCTR} : グローバル AFL 無視コントロールレジスタ	1613
31.2.60	CFD _{RMIEC} : RX メッセージバッファ割り込み許可コンフィグレーションレジスタ	1614
31.2.61	メッセージバッファコンポーネントの構造	1614
31.3	動作の概要	1635
31.3.1	概要	1635
31.3.2	グローバルモード	1635
31.3.3	チャンネルモード	1644
31.3.4	グローバルモード遷移とチャンネルモード遷移の相互作用	1650
31.4	初期化	1652
31.4.1	CAN クロック、ビットタイミング、ボーレートの初期化	1652
31.4.2	ハードウェアリセット後の CAN モジュールの構成	1659
31.5	グローバルアクセプタンスフィルタリスト (AFL) を使用したアクセプタンスフィルタ機能	1660
31.5.1	概要	1660
31.5.2	AFL エントリの割り当て	1662
31.5.3	AFL エントリの説明	1662
31.5.4	AFL へのエントリの入力	1664
31.5.5	ループバックモード	1666
31.5.6	IDE マスク処理	1666
31.5.7	通信中の AFL エントリの更新	1667
31.6	FIFO バッファと通常のメッセージバッファの構成	1669
31.6.1	通常の RX メッセージバッファ	1670
31.6.2	FIFO バッファ	1670
31.7	割り込みと DMA	1675
31.7.1	割り込み	1675
31.7.2	DMA 転送	1678
31.8	受信/送信	1681
31.8.1	受信	1681

31.8.2	送信	1689
31.9	テストモード	1704
31.9.1	チャンネル固有のテストモード	1704
31.9.2	グローバルテストモード	1706
31.10	使用上の注意事項	1710
31.10.1	モジュールストップ機能	1710
32.	CANFD ECC (CNECC)	1711
32.1	概要	1711
32.2	レジスタの説明	1711
32.2.1	EC710CTL : ECC コントロールレジスタ	1711
32.2.2	EC710TMC : ECC テストモードコントロールレジスタ	1714
32.2.3	EC710TED : ECC テスト置換データレジスタ	1715
32.2.4	EC710EAD0 : ECC エラーアドレスレジスタ	1716
32.3	動作説明	1716
32.3.1	ECC 機能設定	1716
32.3.2	ECC デコーダのテスト方法	1717
32.4	割り込み	1718
33.	シリアルペリフェラルインタフェース (SPI)	1719
33.1	概要	1719
33.2	レジスタの説明	1723
33.2.1	SPDR : SPI データレジスタ	1723
33.2.2	SPDECR : SPI 遅延コントロールレジスタ	1725
33.2.3	SPCR : SPI コントロールレジスタ	1727
33.2.4	SPCR2 : SPI コントロールレジスタ 2	1731
33.2.5	SPCR3 : SPI コントロールレジスタ 3	1733
33.2.6	SPCMDm : SPI コマンドレジスタ (m = 0~7)	1735
33.2.7	SPDCR : SPI データコントロールレジスタ	1738
33.2.8	SPDCR2 : SPI データコントロールレジスタ 2	1739
33.2.9	SPSR : SPI ステータスレジスタ	1740
33.2.10	SPTFSR : SPI 転送 FIFO ステータスレジスタ	1746
33.2.11	SPRFSR : SPI 受信 FIFO ステータスレジスタ	1747
33.2.12	SPPSR : SPI ポーリングレジスタ	1747
33.2.13	SPSRC : SPI ステータスクリアレジスタ	1748
33.2.14	SPFCR : SPI FIFO クリアレジスタ	1749
33.3	動作説明	1749
33.3.1	SPI 動作の概要	1749
33.3.2	SPI 端子の制御	1750
33.3.3	SPI システム構成例	1752
33.3.4	データフォーマット	1757

33.3.5	転送フォーマット	1770
33.3.6	通信動作モード	1772
33.3.7	送信バッファエンプティ/受信バッファフル割り込み	1775
33.3.8	アイドル割り込み	1776
33.3.9	通信終了割り込み	1778
33.3.10	エラー検出	1786
33.3.11	SPI の初期化	1793
33.3.12	SPI 動作	1794
33.3.13	クロック同期式動作	1812
33.3.14	ループバックモード	1818
33.3.15	パリティビット機能の自己診断	1819
33.3.16	割り込み要因	1820
33.4	イベントリンクコントローラ (ELC) への出力	1821
33.4.1	受信バッファフルイベント出力	1821
33.4.2	送信バッファエンプティイベント出力	1822
33.4.3	モードフォルトエラー/アンダーランエラー/オーバーランエラー/パリティエラーまたは受信データレディイベント出力	1822
33.4.4	SPI アイドルイベント出力	1822
33.4.5	通信終了イベント出力	1823
33.4.6	同期バイパス機能	1825
33.5	使用上の注意事項	1826
33.5.1	モジュールストップ機能の設定	1826
33.5.2	低消費電力機能に関する制約	1826
33.5.3	転送の開始に関する制約	1826
33.5.4	モードフォルトエラー/アンダーランエラー/オーバーランエラー/パリティエラーまたは受信データレディイベント出力に関する制約	1826
33.5.5	SPSR.SPRF および SPSR.SPTEF フラグに関する制約	1826
34.	SD/MMC ホストインタフェース (SDHI)	1827
34.1	概要	1827
34.2	レジスタの説明	1828
34.2.1	SD_CMD : コマンドタイプレジスタ	1828
34.2.2	SD_ARG : SD コマンドアーギュメントレジスタ	1830
34.2.3	SD_ARG1 : SD コマンドアーギュメントレジスタ 1	1830
34.2.4	SD_STOP : データストップレジスタ	1831
34.2.5	SD_SECCNT : ブロックカウントレジスタ	1832
34.2.6	SD_RSPi : SD カードレスポンスレジスタ i (i = 10, 32, 54)	1832
34.2.7	SD_RSPj : SD カードレスポンスレジスタ j (j = 1, 3, 5)	1833
34.2.8	SD_RSP76 : SD カードレスポンスレジスタ 76	1833
34.2.9	SD_RSP7 : SD カードレスポンスレジスタ 7	1834
34.2.10	SD_INFO1 : SD カード割り込みフラグレジスタ 1	1835

34.2.11	SD_INFO2 : SD カード割り込みフラグレジスタ 2	1838
34.2.12	SD_INFO1_MASK : SD INFO1 割り込みマスクレジスタ	1842
34.2.13	SD_INFO2_MASK : SD INFO2 割り込みマスクレジスタ	1843
34.2.14	SD_CLK_CTRL : SD クロックコントロールレジスタ	1844
34.2.15	SD_SIZE : 転送データ長レジスタ	1845
34.2.16	SD_OPTION : SD カードアクセスコントロールオプションレジスタ	1846
34.2.17	SD_ERR_STS1 : SD エラーステータスレジスタ 1	1847
34.2.18	SD_ERR_STS2 : SD エラーステータスレジスタ 2	1848
34.2.19	SD_BUF0 : SD バッファレジスタ	1849
34.2.20	SDIO_MODE : SDIO モードコントロールレジスタ	1850
34.2.21	SDIO_INFO1 : SDIO 割り込みフラグレジスタ	1852
34.2.22	SDIO_INFO1_MASK : SDIO INFO1 割り込みマスクレジスタ	1853
34.2.23	SD_DMAEN : DMA モードイネーブルレジスタ	1854
34.2.24	SOFT_RST : ソフトウェアリセットレジスタ	1854
34.2.25	SDIF_MODE : SD インタフェースモード設定レジスタ	1855
34.2.26	EXT_SWAP : スワップコントロールレジスタ	1856
34.3	動作説明	1856
34.3.1	SD/MMC インタフェース	1856
34.3.2	カード検出／ライトプロテクト	1858
34.3.3	割り込み要求と DMA 転送要求	1860
34.3.4	通信エラーとタイムアウト	1861
34.3.5	データ転送を行わないコマンド (SD/MMC)	1863
34.3.6	シングルブロックリード (SD/MMC)	1864
34.3.7	シングルブロックライト (SD/MMC)	1866
34.3.8	マルチブロックリード (SD/MMC)	1867
34.3.9	マルチブロックライト (内蔵タイマによる SD/MMC)	1869
34.3.10	マルチブロックライト (外付けタイマによる MMC)	1871
34.3.11	IO_RW_DIRECT コマンド (SD: CMD52)	1873
34.3.12	IO_RW_EXTENDED コマンド (SD: CMD53／マルチブロックリード)	1873
34.3.13	IO_RW_EXTENDED コマンド (SD: CMD53／マルチブロックライト)	1875
34.3.14	DMA 転送 (SD/MMC)	1877
34.3.15	SD_CMD レジスタへの設定例	1879
34.4	使用上の注意事項	1883
34.4.1	SD_BUF0 不正書き込み (SD/MMC)	1883
34.4.2	マルチブロックリードのブロック数制限 (SD)	1883
34.4.3	SD/MMC クロック出力の自動制御 (SD/MMC)	1883
34.4.4	マルチブロックライトの C52PUB 設定の制御 (SD)	1884
34.4.5	SD_CLK_CTRL レジスタ設定時の注意 (SD/MMC)	1884
34.4.6	仕様の制限	1884
34.4.7	マルチブロックリード時の STP ビット設定 (SD/MMC)	1884

34.4.8	レジスタ設定時の注意	1885
34.4.9	モジュールストップ機能.....	1885
35.	巡回冗長検査 (CRC).....	1886
35.1	概要	1886
35.2	レジスタの説明	1887
35.2.1	CRCCR0 : CRC コントロールレジスタ 0.....	1887
35.2.2	CRCCR1 : CRC コントロールレジスタ 1.....	1887
35.2.3	CRCDIR/CRCDIR_BY : CRC データ入力レジスタ	1888
35.2.4	CRCDOR/CRCDOR_HA/CRCDOR_BY : CRC データ出力レジスタ	1888
35.2.5	CRCSAR : スヌープアドレスレジスタ	1889
35.3	動作説明	1890
35.3.1	基本動作	1890
35.3.2	CRC スヌープ機能.....	1893
35.4	使用上の注意事項.....	1894
35.4.1	モジュールストップ状態の設定	1894
35.4.2	送信時の注意事項	1894
36.	バウンダリスキャン	1896
36.1	概要	1896
36.2	レジスタの説明	1897
36.2.1	JTIR : インストラクションレジスタ	1897
36.2.2	JTIDR : ID コードレジスタ	1898
36.2.3	JTBPR : バイパスレジスタ	1898
36.2.4	JTBSR : バウンダリスキャンレジスタ	1898
36.3	動作	1898
36.3.1	TAP コントローラ	1898
36.3.2	コマンド	1899
36.4	使用上の注意	1900
37.	セキュリティ機能.....	1902
37.1	特長	1902
37.2	Arm セキュリティ機能	1903
37.2.1	Arm TrustZone 技術	1903
37.2.2	プリビレッジ制御	1903
37.2.3	セキュリティ属性	1904
37.2.4	TrustZone アクセスエラー.....	1909
37.3	デバイスライフサイクルの管理	1910
37.3.1	ライフサイクル状態の変更	1910
37.3.2	保護と認証レベル	1911
37.3.3	シリアルプログラミング.....	1912
37.3.4	デバイスライフサイクル状態と PL 変更例.....	1912

37.3.5	故障解析	1913
37.4	セキュアキーインジェクション	1913
37.5	セキュアファクトリプログラミング	1915
37.6	セキュアブート	1916
37.7	デュアルモードでのフィールドアップデート	1923
37.8	レジスタの説明	1925
37.8.1	PSARB : 周辺モジュールセキュリティ属性レジスタ B	1925
37.8.2	PSARC : 周辺モジュールセキュリティ属性レジスタ C	1926
37.8.3	PSARD : 周辺モジュールセキュリティ属性レジスタ D	1927
37.8.4	PSARE : 周辺モジュールセキュリティ属性レジスタ E	1929
37.8.5	MSSAR : モジュールストップセキュリティ属性レジスタ	1931
37.8.6	PPARB : 周辺モジュール特権属性レジスタ B	1932
37.8.7	PPARC : 周辺モジュール特権属性レジスタ C	1933
37.8.8	PPARD : 周辺モジュール特権属性レジスタ D	1934
37.8.9	PPARE : 周辺モジュール特権属性レジスタ E	1936
37.8.10	MSPAR : モジュールストップ特権属性レジスタ	1938
37.8.11	CFSAMONA : コードフラッシュセキュリティ属性モニタレジスタ A	1938
37.8.12	DFSAMON : データフラッシュセキュリティ属性モニタレジスタ	1938
37.8.13	DLMMON : デバイスライフサイクル管理状態モニタレジスタ	1939
37.8.14	MSAOAD : マスタセキュリティ属性検出後動作レジスタ	1939
37.8.15	MSAPT : マスタセキュリティ属性保護レジスタ	1940
37.9	使用上の注意事項	1940
37.9.1	セキュリティまたは特権ビットの書き込みタイミング	1940
38.	Renesas セキュア IP (RSIP-E51A)	1941
38.1	概要	1941
38.2	動作説明	1943
38.2.1	対称暗号	1943
38.2.2	非対称暗号	1944
38.2.3	ハッシュ生成部	1945
38.2.4	暗号/復号処理	1945
38.3	使用上の注意事項	1946
38.3.1	ソフトウェアスタンバイモード	1946
38.3.2	モジュールストップ機能の設定	1946
38.3.3	SPA/DPA 保護	1946
38.3.4	開放処理における制限事項	1946
39.	12 ビット A/D コンバータ (ADC12)	1947
39.1	概要	1947
39.2	レジスタの説明	1952
39.2.1	ADDRn : A/D データレジスタ n	1952

39.2.2	ADDBLDR : A/D データ 2 重化レジスタ	1953
39.2.3	ADDBLDRn : A/DA データ 2 重化レジスタ n (n = A, B)	1954
39.2.4	ADTSDR : A/D 温度センサデータレジスタ	1955
39.2.5	ADOCDR : A/D 内部基準電圧データレジスタ	1957
39.2.6	ADRD : A/D 自己診断データレジスタ	1958
39.2.7	ADCSR : A/D コントロールレジスタ	1959
39.2.8	ADANSA0 : A/D チャネル選択レジスタ A0.....	1962
39.2.9	ADANSA1 : A/D チャネル選択レジスタ A1.....	1962
39.2.10	ADANSB0 : A/D チャネル選択レジスタ B0.....	1963
39.2.11	ADANSB1 : A/D チャネル選択レジスタ B1.....	1964
39.2.12	ADADS0 : A/D 変換値加算／平均チャネル選択レジスタ 0	1964
39.2.13	ADADS1 : A/D 変換値加算／平均チャネル選択レジスタ 1.....	1965
39.2.14	ADADC : A/D 変換値加算／平均回数選択レジスタ	1966
39.2.15	ADCER : A/D コントロール拡張レジスタ	1967
39.2.16	ADSTRGR : A/D 変換開始トリガ選択レジスタ	1968
39.2.17	ADEXICR : A/D 変換拡張入力コントロールレジスタ	1972
39.2.18	ADSSTRn/ADSSTRL/ADSSTRT/ADSSTRO : A/D サンプリングステートレジスタ (n = 0 ~2、4~8)	1973
39.2.19	ADSHCR : A/D サンプル&ホールド回路コントロールレジスタ	1974
39.2.20	ADSHMSR : A/D サンプル&ホールド動作モード選択レジスタ	1975
39.2.21	ADDISCR : A/D 断線検出コントロールレジスタ	1975
39.2.22	ADGSPCR : A/D グループスキャン優先コントロールレジスタ	1976
39.2.23	ADCMPCR : A/D コンペア機能コントロールレジスタ	1977
39.2.24	ADCMPANSR0 : A/D コンペア機能ウィンドウ A チャネル選択レジスタ 0	1979
39.2.25	ADCMPANSR1 : A/D コンペア機能ウィンドウ A チャネル選択レジスタ 1	1979
39.2.26	ADCMPANSER : A/D コンペア機能ウィンドウ A 拡張入力選択レジスタ	1980
39.2.27	ADCMPLR0 : A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0	1980
39.2.28	ADCMPLR1 : A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1	1981
39.2.29	ADCMPLER : A/D コンペア機能ウィンドウ A 拡張入力比較条件設定レジスタ	1982
39.2.30	ADCMPDRn : A/D コンペア機能ウィンドウ A 下側／上側レベル設定レジスタ (n = 0, 1).....	1983
39.2.31	ADWINnLB : A/D コンペア機能ウィンドウ B 下側／上側レベル設定レジスタ (n = L, U).....	1984
39.2.32	ADCMPSR0 : A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 0	1986
39.2.33	ADCMPSR1 : A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 1.....	1986
39.2.34	ADCMPSER : A/D コンペア機能ウィンドウ A 拡張入力チャネルステータスレジスタ ...	1987
39.2.35	ADCMPBNSR : A/D コンペア機能ウィンドウ B チャネル選択レジスタ	1988
39.2.36	ADCMPBSR : A/D コンペア機能ウィンドウ B ステータスレジスタ	1990
39.2.37	ADWINMON : A/D コンペア機能ウィンドウ A/B ステータスマニタレジスタ	1991
39.2.38	ADBUFEN : A/D データバッファイネーブルレジスタ	1992
39.2.39	ADBUFPTR : A/D データバッファポインタレジスタ	1993
39.2.40	ADBUFn : A/D データバッファレジスタ n (n = 0~15).....	1993

39.3	動作	1994
39.3.1	スキヤンの動作説明	1994
39.3.2	シングルスキャンモード	1995
39.3.3	連続スキヤンモード	2004
39.3.4	グループスキヤンモード	2011
39.3.5	コンペア機能 (ウィンドウ A、ウィンドウ B)	2020
39.3.6	アナログ入力のサンプリング時間とスキヤン変換時間	2024
39.3.7	A/D データレジスタの自動クリア機能の使用例	2027
39.3.8	A/D 変換値加算/平均モード	2028
39.3.9	断線検出アシスト機能	2028
39.3.10	非同期トリガによる A/D 変換の開始	2030
39.3.11	周辺モジュールからの同期トリガによる A/D 変換の開始	2030
39.3.12	ADCn (n = 0, 1) と PORT (PmSAR (m = 0~9, A, B)) 間のセキュリティ属性	2030
39.3.13	データバッファの使用	2030
39.4	割り込み要因および DTC、DMAC 転送要求	2031
39.4.1	割り込み要求	2031
39.5	イベントリンク機能	2033
39.5.1	ELC へのイベント出力動作	2033
39.5.2	ELC からのイベントによる ADC12 の動作	2033
39.6	使用上の注意	2033
39.6.1	レジスタ設定時の制限	2033
39.6.2	データレジスタの読み出しに関する制約	2033
39.6.3	A/D 変換停止に関する制約	2033
39.6.4	A/D 変換強制停止と再開時の動作タイミング	2035
39.6.5	スキヤン終了割り込み処理の制約	2035
39.6.6	モジュールストップ機能の設定	2035
39.6.7	低消費電力状態への遷移に関する注意事項	2035
39.6.8	ソフトウェアスタンバイモード解除時の注意	2035
39.6.9	断線検出アシスト機能使用時の絶対精度誤差	2035
39.6.10	動作モードおよびステータスビットの制約	2036
39.6.11	ボード設計に関する注意事項	2036
39.6.12	ノイズ防止の制限事項	2036
39.6.13	ADC12 入力使用時のポート設定	2037
39.6.14	ADC12 ユニット 0、1 と ACMPHS との関係	2037
39.6.15	サンプリング時間の計算	2037
39.6.16	他のモジュールとの同時動作における注意事項	2038
40.	12 ビット D/A コンバータ (DAC12)	2039
40.1	概要	2039
40.2	レジスタの説明	2040
40.2.1	DADRn : D/A データレジスタ n (n = 0, 1)	2040

40.2.2	DACR : D/A コントロールレジスタ	2040
40.2.3	DADPR : DADRn フォーマット選択レジスタ	2042
40.2.4	DAADSCR : D/A A/D 同期スタートコントロールレジスタ	2042
40.2.5	DAAMPCCR : D/A 出力アンプコントロールレジスタ	2043
40.2.6	DAASWCR : D/A アンプ安定ウェイトコントロールレジスタ	2044
40.2.7	DAADUSR : D/A A/D 同期ユニット選択レジスタ	2044
40.3	動作	2045
40.3.1	D/A 変換と A/D 変換の干渉の低減	2046
40.4	イベントリンクの動作設定手順	2047
40.4.1	DA0 イベントリンクの動作設定手順	2047
40.4.2	DA1 イベントリンクの動作設定手順	2047
40.5	セキュリティ属性によるアナログ出力制御	2048
40.6	イベントリンク動作における注意事項	2048
40.7	使用上の注意	2048
40.7.1	モジュールストップ機能の設定	2048
40.7.2	モジュールストップ時の DAC12 の動作	2048
40.7.3	ソフトウェアスタンバイモード時の DAC12 の動作	2048
40.7.4	ディープソフトウェアスタンバイモードへの移行に関する制約	2049
40.7.5	出力アンプを使用した初期化手順	2049
40.7.6	内部モジュールへの出力の初期化手順	2049
40.7.7	D/A 変換と A/D 変換の干渉低減有効時の制約	2049
41.	温度センサ回路 (TSN).....	2050
41.1	概要	2050
41.2	レジスタの説明	2051
41.2.1	TSCR : 温度センサコントロールレジスタ	2051
41.2.2	TSCDR : 温度センサ校正データレジスタ	2051
41.3	温度センサ回路の使用方法	2052
41.3.1	使用前の準備	2052
41.3.2	温度センサ回路の使用手順	2053
41.4	使用上の注意事項	2055
41.4.1	モジュールストップ機能の設定	2055
41.4.2	ソフトウェアスタンバイモードの設定	2055
42.	高速アナログコンパレータ (ACMPHS)	2056
42.1	概要	2056
42.2	レジスタの説明	2057
42.2.1	CMPCTL : コンパレータコントロールレジスタ	2057
42.2.2	CMPSEL0 : コンパレータ入力選択レジスタ	2058
42.2.3	CMPSEL1 : コンパレータ基準電圧選択レジスタ	2059
42.2.4	CMPMON : コンパレータ出力モニタレジスタ	2060

42.2.5	CPIOC : コンパレータ出力コントロールレジスタ	2060
42.2.6	CPINTCTL : コンパレータ割り込みコントロールレジスタ	2060
42.2.7	CPMSKCTL : コンパレータ割り込みマスクコントロールレジスタ	2061
42.3	動作説明	2061
42.4	ノイズフィルタ	2063
42.5	ACMPHS 割り込み	2064
42.6	イベントリンクコントローラ (ELC) への ACMPHS 出力	2065
42.7	ACMPHS 端子出力	2065
42.8	使用上の注意事項	2065
42.8.1	モジュールストップ機能の設定	2065
42.8.2	DAC12 の設定	2065
42.8.3	ADC12 との関係	2065
42.8.4	モジュールストップ状態における ACMPHS の動作	2066
42.8.5	ソフトウェアスタンバイモード時の ACMPHS の動作	2066
42.8.6	基準電圧生成のための D/A コンバータの設定	2066
43.	データ演算回路 (DOC)	2067
43.1	概要	2067
43.2	レジスタの説明	2068
43.2.1	DOCR : DOC コントロールレジスタ	2068
43.2.2	DOSR : DOC フラグステータスレジスタ	2069
43.2.3	DOSCR : DOC フラグステータスクリアレジスタ	2069
43.2.4	DODIR : DOC データ入力レジスタ	2070
43.2.5	DODSR0 : DOC データ設定レジスタ 0	2070
43.2.6	DODSR1 : DOC データ設定レジスタ 1	2071
43.3	動作説明	2071
43.3.1	データ比較モード	2071
43.3.2	データ加算モード	2073
43.3.3	データ減算モード	2074
43.4	割り込み要因	2074
43.5	イベントリンク出力	2075
43.6	割り込み処理とイベントリンクの関係	2075
43.7	使用上の注意事項	2075
43.7.1	モジュールストップ機能の設定	2075
44.	SRAM	2076
44.1	概要	2076
44.2	レジスタの説明	2076
44.2.1	SRAMSABARn : SRAM セキュリティ属性バウンダリアドレスレジスタ (n = 0, 1)	2076
44.2.2	SRAMSAR : SRAM セキュリティ属性レジスタ	2077
44.2.3	SRAMPRCR_S : セキュア用 SRAM 保護コントロールレジスタ	2078

44.2.4	SRAMPRCR_NS : 非セキュア用 SRAM 保護コントロールレジスタ	2078
44.2.5	SRAMWTSC : SRAM ウェイトステートコントロールレジスタ	2079
44.2.6	SRAMCR0 : SRAM コントロールレジスタ 0	2080
44.2.7	SRAMCR1 : SRAM コントロールレジスタ 1	2081
44.2.8	SRAMECCRGNO : SRAM0 ECC 領域コントロールレジスタ	2082
44.2.9	SRAMESR : SRAM エラーステータスレジスタ	2082
44.2.10	SRAMESCLR : SRAM エラーステータスクリアレジスタ	2083
44.2.11	SRAMEARn : SRAM エラーアドレスレジスタ (n = 0~2)	2084
44.3	動作説明	2085
44.3.1	モジュールストップ機能	2085
44.3.2	ECC 誤り訂正機能	2085
44.3.3	ECC エラー割り込み機能	2086
44.3.4	ECC デコーダのテスト方法	2086
44.3.5	パリティ計算機能	2086
44.3.6	TrustZone フィルタ機能	2088
44.3.7	割り込み要因	2089
44.3.8	ウェイトステート	2089
44.4	使用上の注意事項	2089
44.4.1	SRAM 領域からの命令フェッチ	2089
44.4.2	SRAMCR0、SRAMCR1、SRAMECCRGNO レジスタに書き込む際の注意事項	2090
44.4.3	SRAM のエラー確認使用時の注意事項	2090
45.	スタンバイ SRAM	2091
45.1	概要	2091
45.2	レジスタの説明	2091
45.2.1	STBRAMSABAR : スタンバイ SRAM セキュリティ属性バウンダリアドレスレジスタ ..	2091
45.2.2	STBRAMPABAR_NS : 非セキュア用スタンバイ SRAM プリビレッジ属性バウンダリア ドレスレジスタ	2092
45.2.3	STBRAMPABAR_S : セキュア用スタンバイ SRAM プリビレッジ属性バウンダリアドレ スレジスタ	2092
45.2.4	STBRAMCR : スタンバイ SRAM コントロールレジスタ	2093
45.2.5	STBRAMEAR : スタンバイ SRAM エラーアドレスレジスタ	2093
45.3	動作説明	2094
45.3.1	データ保持	2094
45.3.2	モジュールストップ機能	2094
45.3.3	パリティ計算機能	2094
45.3.4	TrustZone フィルタ機能	2096
45.3.5	割り込み要因	2097
45.3.6	ウェイトステート	2097
45.4	使用上の注意事項	2098
45.4.1	スタンバイ SRAM 領域からの命令フェッチ	2098

45.4.2	スタンバイ SRAM の自己診断に関する注意事項	2098
46.	フラッシュメモリ	2099
46.1	概要	2099
46.2	メモリ構成	2101
46.3	アドレス空間	2104
46.4	レジスタの説明	2104
46.4.1	FCACHEE : フラッシュキャッシュイネーブルレジスタ	2104
46.4.2	FCACHEIV : フラッシュキャッシュインバリデートレジスタ	2105
46.4.3	FLWT : フラッシュウェイトサイクルレジスタ	2105
46.4.4	FSAR : フラッシュセキュリティ属性レジスタ	2106
46.4.5	UIDRn : ユニーク ID レジスタ n (n = 0~3)	2107
46.4.6	PNRn : 型名レジスタ n (n = 0~3)	2107
46.4.7	MCUVER : MCU バージョンレジスタ	2107
46.4.8	FWEPROR : フラッシュ P/E プロテクトレジスタ	2108
46.4.9	FASTAT : フラッシュアクセスステータスレジスタ	2108
46.4.10	FAEINT : フラッシュアクセスエラー割り込み許可レジスタ	2110
46.4.11	FRDYIE : フラッシュレディ割り込み許可レジスタ	2110
46.4.12	FSADDR : FACL コマンド開始アドレスレジスタ	2111
46.4.13	FEADDR : FACL コマンド終了アドレスレジスタ	2112
46.4.14	FMEPROT : フラッシュ P/E モードエントリ保護レジスタ	2112
46.4.15	FCNTSELR : フラッシュカウンタ選択レジスタ	2113
46.4.16	FCNTDATARn : フラッシュカウンタデータレジスタ n (n = 0, 1)	2114
46.4.17	FBPROT0 : フラッシュブロック保護レジスタ	2115
46.4.18	FBPROT1 : セキュア用フラッシュブロック保護レジスタ	2116
46.4.19	FSTATR : フラッシュステータスレジスタ	2117
46.4.20	FENTRYR : フラッシュ P/E モードエントリレジスタ	2121
46.4.21	FSUINITR : フラッシュシーケンサセットアップ初期化レジスタ	2122
46.4.22	FCMDR : FACL コマンドレジスタ	2123
46.4.23	FBCCNT : ブランクチェックコントロールレジスタ	2124
46.4.24	FBCSTAT : ブランクチェックステータスレジスタ	2124
46.4.25	FPSADDR : データフラッシュ書き込み開始アドレスレジスタ	2125
46.4.26	FSUASMON : フラッシュスタートアップ領域選択モニタレジスタ	2125
46.4.27	FCPSR : フラッシュシーケンサ処理切り替えレジスタ	2126
46.4.28	FPCKAR : フラッシュシーケンサ処理クロック通知レジスタ	2126
46.4.29	FSUACR : フラッシュスタートアップ領域コントロールレジスタ	2127
46.4.30	FCKMHZ : データフラッシュアクセス周波数レジスタ	2128
46.5	フラッシュキャッシュ	2128
46.5.1	フラッシュキャッシュの特長	2128
46.6	フラッシュメモリ関連の動作モード	2129
46.7	機能概要	2130

46.8	フラッシュシーケンサの動作モード	2132
46.9	FACI コマンド	2133
46.9.1	FACI コマンド一覧	2133
46.9.2	フラッシュシーケンサの状態と FACI コマンドの関係	2135
46.9.3	FACI コマンドの使用方法	2136
46.10	サスペンド動作	2160
46.11	プロテクション機能	2160
46.11.1	ソフトウェアプロテクション	2160
46.11.2	エラープロテクション	2164
46.11.3	スタートアッププログラムプロテクション	2167
46.11.4	デュアルバンク機能	2171
46.11.5	ブロックスワップ機能	2173
46.12	セキュリティ機能	2175
46.12.1	スタートアップ領域選択のセキュリティフラグ	2175
46.12.2	永久ブロック保護設定	2175
46.12.3	TrustZone のフラッシュメモリ保護	2177
46.12.4	データフラッシュコンフィグレーション領域保護	2181
46.12.5	アンチロールバックカウンタ	2183
46.13	ブートモード	2186
46.13.1	ブートモード (SCI インタフェース)	2187
46.13.2	ブートモード (USB インタフェース)	2187
46.14	シリアルプログラマを使用した書き込み	2188
46.14.1	シリアルプログラミング環境	2188
46.15	セルフプログラミングでの書き換え	2189
46.15.1	概要	2189
46.15.2	バックグラウンドオペレーション	2190
46.16	フラッシュメモリの読み出し	2191
46.16.1	コードフラッシュメモリの読み出し	2191
46.16.2	データフラッシュメモリの読み出し	2191
46.17	使用上の注意事項	2191
47.	内部電圧レギュレータ	2194
47.1	概要	2194
47.2	動作説明	2194
47.2.1	DCDC モード	2194
47.2.2	外部 VDD モード	2195
47.3	使用上の注意事項	2197
48.	電气的特性	2198
48.1	絶対最大定格	2198
48.2	DC 特性	2199

48.2.1	T _J /T _a の定義	2199
48.2.2	I/O V _{IH} , V _{IL}	2200
48.2.3	I/O I _{OH} , I _{OL}	2202
48.2.4	I/O V _{OH} , V _{OL} , その他の特性	2204
48.2.5	動作電流とスタンバイ電流	2206
48.2.6	VCC 立ち上がり/立ち下がり勾配とリップル周波数	2221
48.2.7	熱特性	2222
48.3	AC 特性	2227
48.3.1	周波数	2227
48.3.2	クロックタイミング	2229
48.3.3	リセットタイミング	2233
48.3.4	ウェイクアップタイミング	2234
48.3.5	NMI/IRQ ノイズフィルタ	2238
48.3.6	バスタイミング	2240
48.3.7	I/O ポート、POEG、GPT、AGT、ULPT、ADC12 のトリガタイミング	2253
48.3.8	CAC タイミング	2257
48.3.9	SCI タイミング	2258
48.3.10	SPI タイミング	2268
48.3.11	IIC タイミング	2276
48.3.12	I3C タイミング	2280
48.3.13	SD/MMC ホストインタフェースタイミング	2297
48.3.14	ETHERC タイミング	2299
48.3.15	CANFD タイミング	2303
48.4	USB 特性	2303
48.4.1	USBFS タイミング	2303
48.5	ADC12 特性	2305
48.6	DAC12 特性	2312
48.7	TSN 特性	2312
48.8	OSC 停止検出特性	2313
48.9	POR と PVD の特性	2314
48.10	ACMPHS 特性	2316
48.11	フラッシュメモリ特性	2317
48.11.1	コードフラッシュメモリ特性	2317
48.11.2	データフラッシュメモリ特性	2318
48.11.3	オプション設定メモリ (コードフラッシュメモリ) 特性	2320
48.11.4	オプション設定メモリ (データフラッシュメモリ) 特性	2320
48.11.5	アンチロールバックカウンタ特性	2321
48.12	バウンダリスキャン	2321
48.13	JTAG (Joint Test Action Group)	2323
48.14	シリアルワイヤデバッグ (SWD)	2325

48.15 エンベデッドトレースマクロインタフェース (ETM).....	2326
付録 1. 各プロセスモードのポート状態.....	2328
付録 2. 外形寸法図.....	2330
付録 3. I/O レジスタ	2334
3.1 周辺機能のベースアドレス	2334
3.2 アクセスサイクル.....	2337
付録 4. レジスタ R/W に関する注意事項	2339
改訂履歴	2341

ルネサス RA8T1 グループ ユーザーズマニュアル

高性能の 480 MHz Arm[®] Cortex[®]-M85 コア (Helium[™])、最大 2 MB のデュアルバンク、バックグラウンド、SWAP 動作のコードフラッシュメモリ、12 KB のデータフラッシュメモリ、1 MB のパリティ/ECC SRAM。高集積のイーサネット MAC コントローラ、USB 2.0 フルスピード、CANFD、SDHI、I3C、および高度なアナログ機能。統合されたセキュリティ機能として、Arm[®] TrustZone と協調した暗号アクセラレータ付きルネサスセキュア IP、鍵管理サポート、改ざん検出、および電力解析対策。

特長

- Arm[®] Cortex[®]-M85 コア (Helium[™])
 - Armv8.1-M アーキテクチャプロファイル
 - Armv8-M セキュリティ拡張
 - 最高動作周波数：480 MHz
 - メモリプロテクションユニット (Arm MPU)
 - プロテクトドメモリシステムアーキテクチャ (PMSAv8)
 - セキュア MPU (MPU_S): 8 領域
 - 非セキュア MPU (MPU_NS): 8 領域
 - SysTick タイマ
 - 2 つの SysTick タイマを搭載：セキュアおよび非セキュアインスタンス
 - CPUCLK または MOCO 駆動 (8 分周)
 - CoreSight[™] ETM-M85
 - 最大 3 つの改ざん防止端子
 - セキュア端子マルチプレキシング
- システムおよび電源管理
 - 低消費電力モード
 - イベントリンクコントローラ (ELC)
 - データトランスファコントローラ (DTC)
 - DMA コントローラ (DMAC) × 8
 - パワーオンリセット
 - プログラマブル電圧検出 (PVD) (電圧設定可)
 - ウォッチドッグタイマ (WDT)
 - 独立ウォッチドッグタイマ (IWDT)
- マルチクロックソース
 - メインクロック発振器 (MOSC) (8~48 MHz)
 - サブクロック発振器 (SOSC) (32.768 kHz)
 - 高速オンチップオシレータ (HOCO) (16/18/20/32/48 MHz)
 - 中速オンチップオシレータ (MOCO) (8 MHz)
 - 低速オンチップオシレータ (LOCO) (32.768 kHz)
 - HOCO/MOCO/LOCO に対するクロックトリム機能
 - PLL1/PLL2
 - クロックアウトのサポート
- 汎用入出力ポート
 - 5 V トレランス、オープンドレイン、入力プルアップ、切り替え可能駆動能力
- 動作電圧
 - VCC: 1.68~3.6 V
 - VCC2: 1.65~3.6 V
- 動作温度およびパッケージ
 - Tj = -40°C~+125°C
 - 100 ピン LQFP (14 mm × 14 mm、0.5 mm ピッチ)
 - 144 ピン LQFP (20 mm × 20 mm、0.5 mm ピッチ)
 - 176 ピン LQFP (24 mm × 24 mm、0.5 mm ピッチ)
 - 224 ピン BGA (13 mm × 13 mm、0.8 mm ピッチ)
- メモリ
 - 最大 2 MB のコードフラッシュメモリ
 - 12 KB のデータフラッシュメモリ (100,000 回のプログラム/イレーズ (P/E) サイクル)
 - 1 MB の SRAM (TCM 128 KB を含む)
- 接続性
 - シリアルコミュニケーションインタフェース (SCI) × 6、最大 60 Mbps
 - 非同期式インタフェース
 - 8 ビットクロック同期式インタフェース
 - スマートカードインタフェース
 - 簡易 IIC
 - 簡易 SPI
 - マンチェスタコーディング (SCI0)
 - 簡易 LIN (SCI0, SCI1)
 - I²C バスインタフェース (IIC) × 2
 - I³C バスインタフェース (I3C)
 - シリアルペリフェラルインタフェース (SPI) × 2、最大 60 Mbps
 - USB 2.0 フルスピードモジュール (USBFS)
 - CAN フレキシブルデータレート (CANFD) × 2
 - イーサネット MAC/DMA コントローラ (ETHERC/EDMAC)
 - SD/MMC ホストインタフェース (SDHI) × 2
- アナログ
 - 12 ビット A/D コンバータ (ADC12) × 2
 - 12 ビット D/A コンバータ (DAC12) × 2
 - 高速アナログコンパレータ (ACMPHS) × 2
 - 温度センサ (TSN)
- タイマ
 - 32 ビット汎用 PWM タイマ (GPT32) × 8
 - 16 ビット汎用 PWM タイマ (GPT16) × 6
 - 低消費電力非同期汎用タイマ (AGT) × 2
 - 超低消費電力タイマ (ULPT) × 2
- セキュリティおよび暗号化
 - ルネサスセキュア IP (RSIP-E51A)
 - 対称暗号：AES
 - 非対称暗号：RSA, ECC
 - メッセージダイジェスト計算：HASH
 - 128 ビットのユニーク ID
 - Arm[®] TrustZone[®]
 - コードフラッシュに対して最大 2 領域または 4 領域 (バンクモードによる)
 - データフラッシュに対して最大 2 領域
 - SRAM に対して最大 2 領域
 - 各ペリフェラルに対して個別のセキュアまたは非セキュアのセキュリティ属性
 - プリビレッジ制御
 - デバイスライフサイクルマネジメント
 - セキュアブート
 - 端子機能

1. 概要

本 MCU は、さまざまなシリーズのソフトウェアと互換性のある Arm[®] ベースの 32 ビットコアで構成されています。同じ一連のルネサス周辺デバイスを共有することで、設計の拡張性やプラットフォームベースの製品開発の効率が高まります。

本シリーズの MCU は最高 480 MHz で動作する高性能な Arm[®] Cortex[®]-M85 コア (Helium[™]) を内蔵しており、以下の特長があります。

- 最大 2 MB のコードフラッシュメモリ
- 1 MB の SRAM (128 KB の TCM RAM、896 KB のユーザー SRAM)
- イーサネット MAC コントローラ (ETHERC)、USBFS、SD/MMC ホストインタフェース
- アナログ周辺機能
- セキュリティ&セーフティ機能

1.1 機能の概要

表 1.1 Arm コア

機能	機能の説明
Arm [®] Cortex [®] -M85 コア	<ul style="list-style-type: none"> ● 最高動作周波数 : 480 MHz ● Arm[®] Cortex[®]-M85 コア <ul style="list-style-type: none"> - リビジョン : (r0p2-00rel0) - ARMv8.1-M アーキテクチャプロファイル - Armv8-M セキュリティ拡張 - ANSI/IEEE 規格 754-2008 準拠浮動小数点ユニット (FPU) スカラ半精度、単精度、および倍精度浮動小数点演算 - M プロファイルベクタ拡張 (MVE) 整数、半精度、および単精度浮動小数点 MVE (MVE-F) - Helium[™] 技術は M プロファイルベクタ拡張 (MVE) ● Arm[®] メモリプロテクションユニット (Arm MPU) <ul style="list-style-type: none"> - プロテクテッドメモリシステムアーキテクチャ (PMSAv8) - セキュア MPU (MPU_S): 8 領域 - 非セキュア MPU (MPU_NS): 8 領域 ● SysTick タイマ <ul style="list-style-type: none"> - 2 つの SysTick タイマを搭載 : セキュアインスタンス (SysTick_S) と非セキュアインスタンス (SysTick_NS) - CPUCLK または MOCO 駆動 (8 分周) ● CoreSight[™] ETM-M85

表 1.2 メモリ

機能	機能の説明
コードフラッシュメモリ	最大 2 MB のコードフラッシュメモリです。 「46. フラッシュメモリ」を参照してください。
データフラッシュメモリ	12 KB のデータフラッシュメモリです。 「46. フラッシュメモリ」を参照してください。
オプション設定メモリ	オプション設定メモリは、MCU のリセット後の状態を決定します。 「6. オプション設定メモリ」を参照してください。
SRAM	パリティビットまたは誤り訂正コード (ECC) を備えた高速 SRAM を内蔵しています。SRAM0 は ECC です。SRAM1 はパリティチェックです。 「44. SRAM」を参照してください。
スタンバイ SRAM	ディーブソフトウェアスタンバイモード 1 でデータを保持できる内蔵 SRAM です。 「45. スタンバイ SRAM」を参照してください。
ROM	ファーストステージブートローダー (FSBL) を含んだ書き換え不可のオンチップ ROM です。

表 1.3 システム

機能	機能の説明
動作モード	3種類の動作モード： <ul style="list-style-type: none"> ● シングルチップモード ● JTAG ブートモード ● SCI/USB ブートモード 「3. 動作モード」を参照してください。
リセット	本 MCU は以下の 12 種類のリセットをサポートしています。 「5. リセット」を参照してください。
プログラマブル電圧検出 (PVD)	プログラマブル電圧検出 (PVD) モジュールは、VCC 端子への入力電圧レベルを監視します。検出レベルはレジスタ設定で選択できます。PVD モジュールは、3 つの分離した電圧レベル検出器 (PVD0, PVD1, PVD2) から構成されています。PVD0、PVD1、および PVD2 は VCC 端子への入力電圧レベルを測定します。PVD のレジスタは、アプリケーションの設定により、さまざまな電圧しきい値で VCC 端子への入力電圧の変動を検出できます。 「7. プログラマブル電圧検出 (PVD)」を参照してください。
クロック	<ul style="list-style-type: none"> ● メインクロック発振器 (MOSC) ● サブクロック発振器 (SOSC) ● 高速オンチップオシレータ (HOCO) ● 中速オンチップオシレータ (MOCO) ● 低速オンチップオシレータ (LOCO) ● PLL1/PLL2 ● クロックアウトのサポート 「8. クロック発生回路」を参照してください。
クロック周波数精度測定回路 (CAC)	クロック周波数精度測定回路 (CAC) は、測定の対象となるクロック (測定対象クロック) に対して、測定の基準となるクロック (測定基準クロック) で生成した時間内のクロックのパルスを数え、そのパルス数が許容範囲内にあるか否かで精度を判定します。測定終了時、または測定基準クロックで生成した時間内のパルスの数が許容範囲内でない時、割り込み要求が発生します。 「9. クロック周波数精度測定回路 (CAC)」を参照してください。
割り込みコントローラユニット (ICU)	割り込みコントローラユニット (ICU) は、ネスト型ベクタ割り込みコントローラ (NVIC)、DMA コントローラ (DMAC)、およびデータトランスファコントローラ (DTC) モジュールにリンクされるイベント信号を制御します。ICU はノンマスカブル割り込みも制御します。 「12. 割り込みコントローラユニット (ICU)」を参照してください。
低消費電力モード	消費電力は、以下に示す複数の方法で低減できます。その方法には、クロック分周器の設定、EBCLK 出力制御、SDCLK 出力制御、モジュール停止、電源遮断制御、通常動作時の動作電力コントロールモードの選択、低消費電力モードやプロセッサ低消費電力モードへの遷移があります。 「10. 低消費電力モード」を参照してください。
レジスタライトプロテクション	レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。保護されるレジスタは、プロテクトレジスタ (PRCR_S と PRCR_NS) で設定します。 「11. レジスタライトプロテクション」を参照してください。
メモリプロテクションユニット (MPU)	すべてのバスマスタには、メモリプロテクションユニット (MPU) があります。 「14. メモリプロテクションユニット (MPU)」を参照してください。

表 1.4 イベントリンク

機能	機能の説明
イベントリンクコントローラ (ELC)	イベントリンクコントローラ (ELC) は、さまざまな周辺モジュールで発生するイベント要求をソース信号として使用し、それらのモジュールを別のモジュールと接続することによって、CPU を介さずにモジュール間の直接リンクを実現します。 「17. イベントリンクコントローラ (ELC)」を参照してください。

表 1.5 ダイレクトメモリアクセス

機能	機能の説明
データトランスファコントローラ (DTC)	データトランスファコントローラ (DTC) は、割り込み要求によって起動するとデータ転送を行います。 「16. データトランスファコントローラ (DTC)」を参照してください。
DMA コントローラ (DMAC)	本 MCU は、8 チャンネルのダイレクトメモリアクセスコントローラ (DMAC) を内蔵しており、CPU を介さずにデータ転送が可能です。DMA 転送要求が発生すると、DMAC は転送元アドレスに格納されているデータを転送先アドレスへ転送します。 「15. DMA コントローラ (DMAC)」を参照してください。

表 1.6 外部バスインタフェース

機能	機能の説明
外部バス	<ul style="list-style-type: none"> CS 領域 (ECBI): 外部デバイス (外部メモリアンタフェース) を接続 SDRAM 領域 (ECBI): SDRAM (外部メモリアンタフェース) を接続

表 1.7 タイマ

機能	機能の説明
汎用 PWM タイマ (GPT)	汎用 PWM タイマ (GPT) は、GPT32 × 8 チャンネルの 32 ビットタイマおよび GPT16 × 6 チャンネルの 16 ビットタイマにより構成されます。PWM 波形はアップカウンタ、ダウンカウンタ、またはその両方を制御することにより生成が可能です。さらに、ブラシレス DC モーターを制御するために、PWM 波形の生成が可能です。GPT は、汎用タイマとしても使用できます。 「20. 汎用 PWM タイマ (GPT)」を参照してください。
GPT 用のポートアウトプットイネーブル (POEG)	ポートアウトプットイネーブル (POEG) は、汎用 PWM タイマ (GPT) の出力端子を出力禁止状態にすることができます。 「19. GPT 用のポートアウトプットイネーブル (POEG)」を参照してください。
低消費電力非同期汎用タイマ (AGT)	低消費電力非同期汎用タイマ (AGT) は、パルス出力、外部パルスの幅または周期の測定、および外部イベントのカウントに利用可能な 16 ビットのタイマです。このタイマは、リロードレジスタとダウンカウンタで構成されています。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、AGT レジスタでアクセス可能です。 「21. 低消費電力非同期汎用タイマ (AGT)」を参照してください。
超低消費電力タイマ (ULPT)	超低消費電力タイマ (ULPT) は、パルス出力または外部イベントのカウントに使用可能な 32 ビットタイマです。この 32 ビットタイマは、リロードレジスタとダウンカウンタで構成されています。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、ULPTCNT レジスタでアクセス可能です。 「22. 超低消費電力タイマ (ULPT)」を参照してください。
ウォッチドッグタイマ (WDT)	ウォッチドッグタイマ (WDT) は 14 ビットのダウンカウンタです。システムが暴走すると WDT をリフレッシュできなくなるため、カウンタがアンダーフローした際に MCU をリセットするのに使用できます。さらに、WDT はノンマスカブル割り込みまたはアンダーフロー割り込みを発生させるのに使用できます。 「23. ウォッチドッグタイマ (WDT)」を参照してください。
独立ウォッチドッグタイマ (IWDT)	独立ウォッチドッグタイマ (IWDT) には、14 ビットのダウンカウンタがあり、ダウンカウンタのアンダーフロー時のリセット出力によって、MCU をリセットします。代替的には、カウンタのアンダーフロー時の割り込み要求の発生を選択できます。これにより、リフレッシュインターバルを考慮して、プログラムの暴走を検出できます。IWDT には、次の 2 種類のスタートモードがあります。オートスタートモードでは、リセット状態の解除後にカウントを自動的に開始します。また、レジスタスタートモードでは、リフレッシュ (特定のレジスタへの書き込み) により、カウントを開始します。 「24. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

表 1.8 通信インタフェース (1/2)

機能	機能の説明
シリアルコミュニケーションインタフェース (SCI)	シリアルコミュニケーションインタフェース (SCI) × 6 チャンネルには、調歩同期式および同期式のシリアルインタフェースがあります。 <ul style="list-style-type: none"> 調歩同期式インタフェース (UART および調歩同期式通信インタフェースアダプタ (ACIA)) 8 ビットクロック同期式インタフェース 簡易 IIC (マスタのみ) 簡易 SPI スマートカードインタフェース マンチェスタインタフェース 簡易 LIN インタフェース スマートカードインタフェースは、電子信号と伝送プロトコルに関して ISO/IEC 7816-3 規格に準拠しています。すべてのチャンネルは FIFO バッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のポーレートジェネレータを用いて、データ転送速度の個別設定が可能です。本 MCU では、最大レートがサポートされています。実際のレートについては、電気的特性を参照してください。 「28. シリアルコミュニケーションインタフェース (SCI)」を参照してください。
I ² C バスインタフェース (IIC)	I ² C バスインタフェース (IIC) には 2 チャンネルあります。IIC は、NXP 社の I ² C (Inter-Integrated Circuit) バスインタフェース方式に準拠しており、そのサブセット機能を備えています。 「29. I ² C バスインタフェース (IIC)」を参照してください。

表 1.8 通信インタフェース (2/2)

機能	機能の説明
I3C バスインタフェース (I3C)	I3C バスインタフェース (I3C) には 1 チャンネルあります。I3C モジュールは、NXP 社の I ² C (Inter-Integrated Circuit) および MIPI アライアンスの I3C バスインタフェース方式に準拠しており、それらのサブセット機能を備えています。 「30. I3C バスインタフェース (I3C)」を参照してください。
シリアルペリフェラルインタフェース (SPI)	シリアルペリフェラルインタフェース (SPI) によって、複数のプロセッサおよび周辺デバイスとの高速な全二重同期式シリアル通信が可能です。 本 MCU では、最大レートがサポートされています。実際のレートについては、電気的特性を参照してください。 「33. シリアルペリフェラルインタフェース (SPI)」を参照してください。
Controller Area Network with Flexible Data-Rate モジュール (CANFD)	CAN with Flexible Data-Rate (CANFD) モジュールは、クラシカル CAN フレームと ISO 11898-1 規格に準拠する CANFD フレームの両方を取り扱うことができます。 本モジュールはチャンネルごとに 4 個の送信バッファと 16 個の受信バッファをサポートしています。 「31. CAN フレキシブルデータレート (CANFD)」を参照してください。
USB 2.0 フルスピードモジュール (USBFS)	ホストコントローラまたはデバイスコントローラとして動作可能な USB2.0 フルスピードモジュール (USBFS) です。このモジュールは、ユニバーサルシリアルバス規格 2.0 のフルスピードおよびロースピード転送 (ホストコントローラのみ) をサポートしています。また USB トランシーバを内蔵しており、ユニバーサルシリアルバス規格 2.0 で定義されている全転送タイプに対応しています。USB はデータ転送用にバッファメモリを内蔵し、最大 10 本のパイプを使用できます。パイプ 1~9 に対しては、通信を行う周辺デバイスやユーザーシステムに合わせた任意のエンドポイント番号の割り付けが可能です。 「27. USB2.0 フルスピードモジュール (USBFS)」を参照してください。
SD/MMC ホストインタフェース (SDHI)	セキュアデジタル (SD) カードホストインタフェースおよびマルチメディアカード (MMC) ホストインタフェースは、各種の外付けメモリカードと MCU との接続に必要な機能を提供します。SDHI は、SD、SDHC、および SDXC フォーマットに対応するメモリカードを接続するために 1 ビットと 4 ビットのバスをサポートしています。SD 規格に対応したホスト機器を開発するには、SD Host/Ancillary Product License Agreement (SD HALA) に準拠する必要があります。MMC インタフェースは、eMMC 4.51 (JEDEC Standard JESD 84-B451) デバイスアクセスを可能にする 1 ビット、4 ビット、および 8 ビットの MMC バスをサポートしています。このインタフェースには下位互換性があり、高速 SDR 転送モードもサポートしています。 「34. SD/MMC ホストインタフェース (SDHI)」を参照してください。
イーサネットコントローラ (ETHERC)	イーサネット/IEEE802.3 の Media Access Control (MAC) 層規格に準拠した 1 チャンネルのイーサネットコントローラ (ETHERC) です。ETHERC は MAC 層のインタフェースを 1 チャンネル内蔵しており、物理層の LSI (PHY-LSI) と接続することにより、イーサネット/IEEE802.3 規格に準拠したフレームの送受信が可能です。ETHERC はイーサネット DMA コントローラ (EDMAC) に接続されているため、CPU を介することなくデータを転送できます。 「25. イーサネット MAC コントローラ (ETHERC)」を参照してください。

表 1.9 アナログ

機能	機能の説明
12 ビット A/D コンバータ (ADC12)	12 ビットの逐次比較方式の A/D コンバータを内蔵しています。最大 25 チャンネルのアナログ入力を選択可能です。変換には温度センサ出力、内部基準電圧を選択可能です。 「39. 12 ビット A/D コンバータ (ADC12)」を参照してください。
12 ビット D/A コンバータ (DAC12)	12 ビットの D/A コンバータ (DAC12) を内蔵しています。 「40. 12 ビット D/A コンバータ (DAC12)」を参照してください。
温度センサ (TSN)	デバイス動作の信頼性確保のため、内蔵されている温度センサ (TSN) でチップの温度を決定し、監視します。センサはチップの温度と正比例する電圧を出力します。チップ温度と出力電圧はほとんどニアの関係にあります。出力された電圧は ADC12 で変換されてから、末端の応用機器で使用できます。 「41. 温度センサ回路 (TSN)」を参照してください。
高速アナログコンパレータ (ACMPHS)	高速アナログコンパレータ (ACMPHS) は、アナログ入力電圧と基準電圧の比較、および変換結果に基づいたデジタル出力に使用できます。アナログ入力電圧と基準電圧は、どちらも内部ソース (D/A コンバータ出力または内部基準電圧) および外部ソースから ACMPHS に供給できます。このような柔軟性は、A/D 変換を行うことなくアナログ信号間の合否判定を実施する必要があるアプリケーションで有用です。 「42. 高速アナログコンパレータ (ACMPHS)」を参照してください。

表 1.10 データ処理

機能	機能の説明
巡回冗長検査 (CRC) 演算器	巡回冗長検査 (CRC: Cyclic Redundancy Check) 演算器は、CRC コードを生成してデータエラーを検出します。LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダーを切り替えることができます。さらに、さまざまな CRC 生成多項式を使用できます。スヌープ機能は、特定のアドレスに対する読み出しと書き込みをモニタするのを許可します。この機能は、シリアル送信バッファへの書き込みとシリアル受信バッファからの読み出しをモニタする場合など、特定のイベントで CRC コードの自動生成が必要となるアプリケーションで役立ちます。 「35. 巡回冗長検査 (CRC)」を参照してください。
データ演算回路 (DOC)	データ演算回路 (DOC) は、32 ビットのデータを比較、加算、および減算します。選択した条件が適用される場合、32 ビットのデータが比較され、割り込みを生成可能です。 「43. データ演算回路 (DOC)」を参照してください。

表 1.11 セキュリティ

機能	機能の説明
セキュリティ機能	<ul style="list-style-type: none"> ARMv8-M TrustZone セキュリティ プリビレッジ制御 デバイスライフサイクルマネジメント 認証レベル (AL) キーインジェクション セキュア端子マルチプレキシング セキュアブート セキュアファクトリプログラミング 「37. セキュリティ機能」を参照してください。
Renesas セキュア IP (RSIP-E51A)	<ul style="list-style-type: none"> 対称暗号 : AES 非対称暗号 : RSA, ECC メッセージダイジェスト計算 : HASH 128 ビット真性乱数生成回路 256 ビットハードウェアユニークキー (HUK) 128 ビットのユニーク ID OEM ブートローダーバージョン SPA/DPA 保護 「38. Renesas セキュア IP (RSIP-E51A)」を参照してください。

1.2 ブロック図

図 1.1 に、本 MCU のスーパーセットのブロック図を示します。グループ内の個々のデバイスは、その機能のサブセットを持つ場合があります。




図 1.1 ブロック図

1.3 型名

図 1.2 に、メモリ容量およびパッケージタイプを含む製品の型名情報を示します。表 1.12 に、製品一覧表を示します。




図 1.2 型名の読み方

表 1.12 製品一覧

製品型名	パッケージコード	コードフラッシュ	データフラッシュ	SRAM	動作ジャンクション温度
R7FA8T1AHECBD	PLBG0224GD-A	2 MB	12 KB	1 MB	-40~+125°C
R7FA8T1AHECFC	PLQP0176KJ-A				
R7FA8T1AHECFB	PLQP0144KA-B				
R7FA8T1AHECFP	PLQP0100KP-A				
R7FA8T1AFECBD	PLBG0224GD-A	1 MB			
R7FA8T1AFECFC	PLQP0176KJ-A				
R7FA8T1AFECFB	PLQP0144KA-B				
R7FA8T1AFECFP	PLQP0100KP-A				

1.4 機能の比較

表 1.13 機能の比較 (1/2)

型名	R7FA8T1AxECBD	R7FA8T1AxECFC	R7FA8T1AxECFB	R7FA8T1AxECFP
端子総数	224	176	144	100
パッケージ	BGA	LQFP		
I/O ポート	174	128	106	70
コードフラッシュメモリ	2 MB、1 MB			
データフラッシュメモリ	12 KB			
TCM	128 KB			
I/D キャッシュ	32 KB			
SRAM	896 KB			
	パリティ	512 KB		
	ECC	384 KB		
スタンバイ SRAM	1 KB			
DMA	DTC	あり		
	DMAC	8		
バス	外部バス	32 ビットバス	16 ビットバス	なし
	SDRAM	32 ビットバス	16 ビットバス	なし
システム	CPU クロック	最高 480 MHz	最高 400 MHz	最高 360 MHz
	CPU クロックソース	MOSC, SOSC, HOCO, MOCO, PLL1P		
	CAC	あり		
	WDT/IWDT	あり		
通信	SCI	6		
	IIC	2		
	I3C	あり		
	SPI	2		
	CANFD	2		
	USBFS	あり		
	SDHI/MMC	2		
	ETHERC	あり		
タイマ	GPT32(注1)	8		
	GPT16(注1)	6		
	AGT(注1)	2		
	ULPT(注1)	2		
アナログ	ADC12	ユニット 0: 12 ユニット 1: 13	ユニット 0: 12 ユニット 1: 12	ユニット 0: 10 ユニット 1: 8
	DAC12	2		
	ACMPHS	2		
	TSN	あり		
データ処理	CRC	あり		
	DOC	あり		
イベントコントロール	ELC	あり		

表 1.13 機能の比較 (2/2)

型名	R7FA8T1AxECBD	R7FA8T1AxECFC	R7FA8T1AxECFB	R7FA8T1AxECFP
セキュリティ	RSIP-E51A、セキュアデバッグ、書き換え不可のストレージ、TrustZone、ライフサイクルマネジメント			

注. 製品型名は、メモリサイズをサポートしているかによって異なります。「[1.3. 型名](#)」を参照してください。

注 1. 使用できる端子はピン数によります。詳細は、「[1.7. 端子一覧](#)」を参照してください。

1.5 端子機能

表 1.14 端子機能一覧 (1/6)

機能	端子名	入出力	説明
電源	VCC, VCC2	入力	電源端子。システムの電源に接続してください。この端子は0.1 μ Fのコンデンサを介してVSS端子に接続してください。コンデンサは端子近くに配置してください。
	VCC_DCDC	入力	スイッチングレギュレータ電源端子
	VLO	入出力	スイッチングレギュレータ端子
	VCL	入力	この端子は、内部電源を安定化するための平滑コンデンサを介してVSS端子に接続してください。コンデンサは端子近くに配置してください。
	VSS, VSS_DCDC	入力	グランド端子。システムの電源 (0 V) に接続してください。
クロック	XTAL	出力	水晶振動子用の接続端子。EXTAL端子を通じて外部クロック信号の入力が可能です。
	EXTAL	入力	
	XCIN	入力	サブクロック発振器用の入出力端子。XCOUTとXCINの間には、水晶振動子を接続してください。
	XCOUT	出力	
	EXCIN	入力	外部サブクロック入力
	CLKOUT	出力	クロック出力端子
動作モードコントロール	MD	入力	動作モード設定用の端子。本端子の信号レベルは、リセット解除時の動作モードの遷移中に変更しないでください。
システム制御	RES	入力	リセット信号入力端子。本端子がLowになると、MCUはリセット状態となります。
CAC	CACREF	入力	測定基準クロックの入力端子
オンチップエミュレータ	TMS	入力	オンチップエミュレータ用またはバウンダリスキャン用端子
	TDI	入力	
	TCK	入力	
	TDO	出力	
	TCLK	出力	トレースデータと同期をとるためのクロックを出力します。
	TDATA0~TDATA3	出力	トレースデータ出力
	SWO	出力	シリアルワイヤトレース出力端子
	SWDIO	入出力	シリアルワイヤデバッグデータの入出力端子
	SWCLK	入力	シリアルワイヤクロック端子
割り込み	NMI	入力	ノンマスクابل割り込み要求端子
	IRQn	入力	マスクابل割り込み要求端子
	IRQn-DS	入力	マスクابل割り込み要求端子は、ディープソフトウェアスタンバイモード時でも使用できます。

表 1.14 端子機能一覧 (2/6)

機能	端子名	入出力	説明
外部バスインタフェース	EBCLK	出力	外部デバイス用の外部バスクロックを出力します。
	RD	出力	外部バスインタフェース空間から読み出し中であることを示すストロープ信号、アクティブ Low
	WR	出力	1 ライトストロープモード時、外部バスインタフェース空間に書き込み中であることを示すストロープ信号、アクティブ Low
	WRn	出力	バイトストロープモード時、外部バスインタフェース空間に書き込み中で、データバス端子 (D07~D00, D15~D08, D23~D16, D31~D24) のいずれかが有効であることを示すストロープ信号、アクティブ Low
	BCn	出力	1 ライトストロープモード時、外部バスインタフェース空間にアクセス中で、データバス端子 (D07~D00, D15~D08, D23~D16, D31~D24) のいずれかが有効であることを示すストロープ信号、アクティブ Low
	ALE	出力	アドレス/データマルチプレクスバス選択時のアドレスラッチ信号
	WAIT	入力	外部空間にアクセスするときのウェイト要求信号用の入力端子、アクティブ Low
	CSn	出力	CS 領域選択信号、アクティブ Low
	A00~A23	出力	アドレスバス
	D00~D31	入出力	データバス
	A00/D00~A15/D15	入出力	アドレス/データマルチプレクスバス
SDRAM インタフェース	SDCLK	出力	SDRAM 専用クロックを出力します。
	CKE	出力	SDRAM クロックイネーブル信号
	SDCS	出力	SDRAM のチップセレクト信号、アクティブ Low
	RAS	出力	SDRAM Low アドレスストロープ信号、アクティブ Low
	CAS	出力	SDRAM 列アドレスストロープ信号、アクティブ Low
	WE	出力	SDRAM ライトイネーブル信号、アクティブ Low
	DQMn	出力	SDRAM 入出力データマスクイネーブル信号 (DQ07~DQ00, DQ15~DQ08, DQ23~DQ16, DQ31~DQ24)
	A00~A16	出力	アドレスバス
	DQ00~DQ31	入出力	データバス
GPT	GTETRG, GTETRGA, GTETRGB, GTETRG, GTETRGD	入力	外部トリガ入力端子
	GTIOcA, GTIOcB	入出力	インプットキャプチャ、アウトプットコンペア、または PWM 出力端子
	GTADSM0, GTADSM1	出力	A/D 変換開始要求モニタリング出力端子
	GTIU	入力	ホールセンサ入力端子 U
	GTIV	入力	ホールセンサ入力端子 V
	GTIW	入力	ホールセンサ入力端子 W
	GTOUUP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 U 相)
	GTOULO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 U 相)
	GTOVUP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 V 相)
	GTOVLO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 V 相)
	GTOUWP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 W 相)
	GTOWLO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 W 相)

表 1.14 端子機能一覧 (3/6)

機能	端子名	入出力	説明
AGT	AGTEEn	入力	外部イベント入力カインェブル信号
	AGTIOn	入出力	外部イベント入力およびパルス出力端子
	AGTOOn	出力	パルス出力端子
	AGTOAn	出力	出力コンペアマッチ A 出力端子
	AGTOBn	出力	出力コンペアマッチ B 出力端子
ULPT	ULPTEEn	入力	外部カウント制御入力
	ULPTEVIn	入力	外部イベント入力
	ULPTOn	出力	パルス出力
	ULPTOAn	出力	出力コンペアマッチ A 出力
	ULPTOBn	出力	出力コンペアマッチ B 出力
	ULPTEEn-DS	入力	外部カウント制御入力はディープソフトウェアスタンバイモード 1 時も使用できます。
	ULPTEVIn-DS	入力	外部イベント入力はディープソフトウェアスタンバイモード 1 時も使用できます。
	ULPTOn-DS	出力	パルス出力はディープソフトウェアスタンバイモード 1 時も使用できます。
	ULPTOAn-DS	出力	出力コンペアマッチ A 出力はディープソフトウェアスタンバイモード 1 時も使用できます。
	ULPTOBn-DS	出力	出力コンペアマッチ B 出力はディープソフトウェアスタンバイモード 1 時も使用できます。
SCI	SCKn	入出力	クロック用の入出力端子 (クロック同期式モード)
	RXDn	入力	受信データ用の入力端子 (調歩同期式モード/クロック同期式モード)
	TXDn	出力	送信データ用の出力端子 (調歩同期式モード/クロック同期式モード)
	CTS _n _RTS _n	入出力	送受信の開始制御用の入出力端子 (調歩同期式モード/クロック同期式モード)、アクティブ Low
	CTS _n	入力	送信の開始用の入力端子
	DEn	出力	RS-485 用のドライバインェブル信号
	SCLn	入出力	IIC クロック用の入出力端子 (簡易 IIC モード)
	SDAn	入出力	IIC データ用の入出力端子 (簡易 IIC モード)
	SCKn	入出力	クロック用の入出力端子 (簡易 SPI モード)
	MISO _n	入出力	データのスレーブ送信用の入出力端子 (簡易 SPI モード)
	MOSI _n	入出力	データのマスタ送信用の入出力端子 (簡易 SPI モード)
	SS _n	入力	チップセレクト入力端子 (簡易 SPI モード)、アクティブ Low
IIC	SCLn	入出力	クロック用の入出力端子
	SDAn	入出力	データ用の入出力端子
I3C	I3C_SCL0	入出力	クロック用の入出力端子
	I3C_SDA0	入出力	データ用の入出力端子
SPI	RSPCKA, RSPCKB	入出力	クロック入出力端子
	MOSIA, MOSIB	入出力	マスタからの出力データ用の入出力端子
	MISOA, MISOB	入出力	スレーブからの出力データ用の入出力端子
	SSLA0, SSLB0	入出力	スレーブ選択用の入出力端子
	SSLA1~SSLA3, SSLB1~SSLB3	出力	スレーブ選択用の出力端子

表 1.14 端子機能一覧 (4/6)

機能	端子名	入出力	説明
CANFD	CRXn	入力	受信データ
	CTXn	出力	送信データ
USBFS	VCC_USB	入力	電源端子
	VSS_USB	入力	グランド端子
	USB_DP	入出力	USB 内蔵トランシーバ D+端子。この端子は USB バスの D+端子に接続してください。
	USB_DM	入出力	USB 内蔵トランシーバ D-端子。この端子は USB バスの D-端子に接続してください。
	USB_VBUS	入力	USB ケーブル接続モニタ端子。USB バスの VBUS に接続してください。ファンクションコントローラ機能選択時の VBUS の接続/切断を検出できます。
	USB_EXICEN	出力	外部電源 (OTG) チップの低消費電力制御信号
	USB_VBUSEN	出力	外部電源チップへの VBUS (5 V) 供給許可信号
	USB_OVRCURA, USB_OVRCURB	入力	これらの端子には外部過電流検出信号を接続してください。OTG 電源チップとの接続時には VBUS コンパレータ信号を接続してください
	USB_OVRCURA-DS, USB_OVRCURB-DS	入力	USBFS 用のオーバーカレント端子はディープソフトウェアスタンバイモード 1 時も使用できます。 これらの端子には外部過電流検出信号を接続してください。 OTG 電源チップとの接続時には VBUS コンパレータ信号を接続してください
	USB_ID	入力	OTG 動作時に MicroAB コネクタの ID 入力信号を接続してください。
SDHI/MMC	SDnCLK	出力	SD クロック出力端子
	SDnCMD	入出力	コマンド出力端子、レスポンス入力信号端子
	SDnDATA0~SDnDATA7	入出力	SD/MMC データバス端子
	SDnCD	入力	SD カード検出端子
	SDnWP	入力	SD ライトプロテクト信号

表 1.14 端子機能一覧 (5/6)

機能	端子名	入出力	説明
ETHERC	REF50CK0	入力	50 MHz 基準クロック。この端子は、RMII モード時に送受信タイミング用の基準信号を入力します。
	RMII0_CRS_DV	入力	RMII モード時のキャリア検出信号。有効な受信データが RMII0_RXD1 と RMII0_RXD0 上にあることを示します。
	RMII0_TXDn	出力	RMII モード時、2 ビットの送信データ
	RMII0_RXDn	入力	RMII モード時、2 ビットの受信データ
	RMII0_TXD_EN	出力	RMII モード時のデータ送信イネーブル信号
	RMII0_RX_ER	入力	RMII モード時にデータ受信中にエラーが発生したことを示す信号
	ET0_CRS	入力	キャリア検出/データ受信イネーブル信号
	ET0_RX_DV	入力	有効な受信データが ET0_ERXD3~ET0_ERXD0 上にあることを示す信号
	ET0_EXOUT	出力	汎用外部出力端子
	ET0_LINKSTA	入力	PHY-LSI からのリンク状態を入力
	ET0_ETXDn	出力	MII の 4 ビット送信データ
	ET0_ERXDn	入力	MII の 4 ビット受信データ
	ET0_TX_EN	出力	送信イネーブル信号。ET0_ETXD3~ET0_ETXD0 上に送信データが準備できたことを示す信号として機能します。
	ET0_TX_ER	出力	送信エラー端子。送信中のエラーを PHY_LSI に通知する信号として機能します。
	ET0_RX_ER	出力	受信エラー端子。データ受信中に発生したエラー状態を認識する信号として機能します。
	ET0_TX_CLK	入力	送信クロック端子。これらの端子は、ET0_TX_EN、ET0_ETXD3~ET0_ETXD0、および ET0_TX_ER からの出力タイミング用の基準信号を入力します。
	ET0_RX_CLK	入力	受信クロック端子。これらの端子は、ET0_RX_DV、ET0_ERXD3~ET0_ERXD0、および ET0_RX_ER への入力タイミング用の基準信号を入力します。
	ET0_COL	入力	衝突検出信号
	ET0_WOL	出力	Magic Packet 受信を示す信号
	ET0_MDC	出力	ET0_MDIO による情報転送用の基準クロック出力信号
ET0_MDIO	入出力	PHY-LSI と管理情報を交換するための双方向入出力信号	
アナログ電源	AVCC0	入力	アナログ電圧源端子。それぞれのモジュールのアナログ電源端子として使用されます。
	AVSS0	入力	アナロググランド端子。それぞれのモジュールのアナロググランド端子として使用されます。この端子には VSS 端子と同じ電圧を供給してください。
	VREFH	入力	ADC12 (ユニット 1) と D/A コンバータ用のアナログ基準電圧源端子。ADC12 (ユニット 1) および D/A コンバータを使用しない場合は AVCC0 に接続してください。
	VREFL	入力	ADC12 および D/A コンバータのアナログ基準グランド端子。ADC12 (ユニット 1) および D/A コンバータを使用しない場合は AVSS0 に接続してください。
	VREFH0	入力	ADC12 (ユニット 0) 用のアナログ基準電圧源端子。ADC12 (ユニット 0) を使用しない場合は AVCC0 に接続してください。
	VREFL0	入力	ADC12 用のアナログ基準グランド端子。ADC12 (ユニット 0) を使用しない場合は AVSS0 に接続してください。
ADC12	ANmn	入力	A/D コンバータで処理されるアナログ信号用の入力端子。 (m : ADC ユニット番号、n : ピン番号)
	ADTRGm	入力	A/D 変換を開始する外部トリガ信号用の入力端子、アクティブ Low

表 1.14 端子機能一覧 (6/6)

機能	端子名	入出力	説明
DAC12	DAn	出力	D/A コンバータで処理されるアナログ信号用の出力端子
ACMPHS	VCOUt	出力	コンパレータ出力端子
	IVREFn	入力	コンパレータ用基準電圧入力端子
	IVCMPn	入力	コンパレータ用アナログ電圧入力端子
I/O ポート	Pmn	入出力	汎用入出力端子 (m : ポート番号、n : ピン番号)
	P200	入力	汎用入力端子

1.6 ピン配置図

以下にピン配置図（上面図）を示します。

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	
A	NC	P301	P304	P306	P308	P905	P909	VCL	RES	P314	P202	P204	VCC_USB	P814/USB_DP	P413	A
B	P609	P112	P302	P305	P307	P311	P907	P200	P901	P313	P203	P205	VSS_USB	P815/USB_DM	P408	B
C	PA14	P114	P113	P303	P915	P309	P906	P908	P903	P900	P315	VSS	P207	P415	P412	C
D	P611	PA12	P115	PA11	P300	P310	P312	P210/TMS/SWDIO	P904	P902	P206	P407	P411	P410	P414	D
E	PA09	P613	P615	P610	PA13	P911	P910	P913	P201/MD	P211/TCK/SWCLK	P409	P712	P708	P710	P709	E
F	VCL	PA10	P612	P614	PA15	P914	P912	P208/TDI	P209/TDO	P711	P715	VCC	VCC	NC	NC	F
G	VCC_DCDC	VCC_DCDC	PA08	PA03	PA07	VCL	VSS	VSS	VCC	P714	P713	VCC	NC	VSS	VSS	G
H	VLO	VLO	PA01	PA00	PA05	VCL	VSS	VSS	VCC	PB04	PB05	VSS	VCC	P213/XTAL	P212/EXTAL	H
J	VSS_DCDC	VSS	VCC2	P607	P813	VCC	VSS	VSS	VCC	PB02	PB06	PB07	VSS	XCOUT	XCIN	J
K	P107	P106	P600	P601	P605	PA02	P503	P505	P511	P705	P707	P704	P706	VCC	VCL	K
L	P104	P103	P105	P602	PA06	PA04	P507	P509	P009	P404	P703	P701	P702	PB00	PB01	L
M	P102	P101	P800	P603	P606	P811	P508	P010	P011	P007	P805	P402	P406/EXCIN	P700	PB03	M
N	P100	P801	P803	P604	P504	P506	P510	AVCC0	AVSS0	P005	P806	P807	P512	P403	P405	N
P	P802	P804	VCC2	P810	P500	P502	P014	VREFL	VREFL0	P004	P003	P001	P513	P514	P401	P
R	P808	P809	VSS	P812	P501	VCL	P015	VREFH	VREFH0	P008	P006	P002	P000	P515	P400	R
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	

図 1.3 224 ピン BGA のピン配置




図 1.4 176 ピン LQFP のピン配置




図 1.5 144 ピン LQFP のピン配置




図 1.6 100 ピン LQFP のピン配置

1.7 端子一覧

表 1.15 端子一覧 (1/6)

BGA224	LQFP176	LQFP144	LQFP100	電源、システム、クロック、デバッグ、CAC	I/O ポート	外部バス、SDRAM	外部割り込み	SCI/IIC/I3C/SPI/CANFD/USBFS/SDHI/MMC/EHTERC (MII, RMII)	GPT/AGT/ULPT	ADC12/DAC12/ACMPHS
R15	1	1	1	-	P400	-	IRQ0	TXD1_A/MOSI1_A/SDA1_A/I3C_SCL0/SD1CLK_B/ET0_WOL/ET0_WOL	GTIOC6A/AGTIO1	ADTRG1
P15	2	2	2	-	P401	-	IRQ5-DS	RXD1_A/MISO1_A/SCL1_A/I3C_SDA0/CTX0/SD1CMD_B/ET0_MDC/ET0_MDC	GTETRGA/GTIOC6B	-
M12	3	3	3	CACREF	P402	-	IRQ4-DS	SCK1_A/DE1/CRX0/SD1DAT0_B/ET0_MDIO/ET0_MDIO	-	-
N14	4	4	4	-	P403	-	IRQ14-DS	CTS_RTS4_A/SS4_A/DE1/SD1DAT1_B/ET0_LINKSTA/ET0_LINKSTA	GTIOC3A	-
L10	5	5	5	-	P404	-	IRQ15-DS	CTS1_A/SD1DAT2_B/ET0_EXOUT/ET0_EXOUT	GTIOC3B	-
N15	6	6	6	-	P405	-	-	SCK2_B/DE2/SD1DAT3_B/ET0_TX_EN/RMII0_TXD_EN_B	GTIOC1A/AGTIO1	-
M13	7	7	7	EXCIN	P406	-	-	TXD2_B/MOSI2_B/SDA2_B/SSLA3_C/SD1CD/ET0_RX_ER/RMII0_TXD1_B	GTIOC1B	-
M14	8	8	-	-	P700	-	-	RXD2_B/MISO2_B/SCL2_B/MISOA_C/SD1WP/ET0_ETXD1/RMII0_TXD0_B	GTIOC5A	-
L12	9	9	-	-	P701	-	-	CTS_RTS2_B/SS2_B/DE2/MOSIA_C/SD1DAT4_B/ET0_ETXD0/REF50CK0_B	GTIOC5B/ULPTO1	-
L13	10	10	-	-	P702	-	-	CTS2_B/RSPCKA_C/SD1DAT5_B/ET0_ERXD1/RMII0_RXD0_B	GTIOC6A/ULPTO0	-
L11	11	11	-	-	P703	-	-	SSLA0_C/SD1DAT6_B/ET0_ERXD0/RMII0_RXD1_B	GTIOC6B/AGTO1	VCOUT
K12	12	12	-	-	P704	-	-	SSLA1_C/CTX0/SD1DAT7_B/ET0_RX_CLK/RMII0_RX_ER_B	GTADSM0/AGTO0	-
K10	13	13	-	-	P705	-	-	CTS1_B/SSLA2_C/CRX0/ET0_CRS/RMII0_CRS_DV_B	GTADSM1/AGTIO0	-
K13	14	-	-	-	P706	-	IRQ7	RXD1_B/MISO1_B/SCL1_B	AGTIO0	-
K11	15	-	-	-	P707	-	IRQ8	TXD1_B/MOSI1_B/SDA1_B	-	-
L14	16	-	-	-	PB00	-	-	SCK1_B/DE1	-	-
J10	-	-	-	-	PB02	-	-	-	-	-
M15	-	-	-	-	PB03	-	-	-	-	-
H10	-	-	-	-	PB04	-	-	-	-	-
L15	17	-	-	-	PB01	ALE	-	CTS_RTS1_B/SS1_B/DE1	-	-
H11	-	-	-	-	PB05	-	-	-	-	-
J11	-	-	-	-	PB06	-	-	-	GTIOC9A	-
J12	-	-	-	-	PB07	-	-	-	GTIOC9B	-
K14	18	14	8	VCC	-	-	-	-	-	-
K15	19	15	9	VCL	-	-	-	-	-	-
J15	20	16	10	XCIN	-	-	-	-	-	-
J14	21	17	11	XCOUT	-	-	-	-	-	-
J13	22	18	12	VSS	-	-	-	-	-	-
H14	23	19	13	XTAL	P213	-	IRQ2	TXD1_C/MOSI1_C/SDA1_C	GTETRGC/GTIOC0A/ULPTEE0	ADTRG1
H15	24	20	14	EXTAL	P212	-	IRQ3	RXD1_C/MISO1_C/SCL1_C	GTETRGD/GTIOC0B/AGTEE1	-
G12	25	21	15	VCC	-	-	-	-	-	-
H13	26	-	-	VCC	-	-	-	-	-	-
G13	27	-	-	NC(注1)	-	-	-	-	-	-
G14	28	-	-	VSS	-	-	-	-	-	-
F15	29	-	-	NC(注1)	-	-	-	-	-	-
F14	30	-	-	NC(注1)	-	-	-	-	-	-
G15	31	-	-	VSS	-	-	-	-	-	-
F13	32	-	-	VCC	-	-	-	-	-	-
F11	-	-	-	-	P715	-	-	RXD4_C/MISO4_C/SCL4_C	-	-

表 1.15 端子一覧 (2/6)

BGA224	LOFP176	LOFP144	LOFP100	電源、システム、クロック、デバッグ、CAC	I/O ポート	外部バス、SDRAM	外部割り込み	SCI/IIC/I3C/SPI/CANFD/USBFS/SDHI/MMC/EHTERC (MII, RMII)	GPT/AGT/ULPT	ADC12/DAC12/ACMPHS
G10	-	-	-	-	P714	-	-	TXD4_C/MOSI4_C/SDA4_C	-	-
H12	-	-	-	VSS	-	-	-	-	-	-
G11	-	22	-	-	P713	-	-	-	GTIOC2A/AGTOA0	-
E12	-	23	-	-	P712	-	-	-	GTIOC2B/AGTOB0	-
F10	-	24	-	-	P711	-	-	-	AGTEE0	-
E14	33	25	-	-	P710	CS5	-	CTS4_B	-	-
E15	34	26	-	-	P709	CS4	IRQ10	CTS_RTS4_B/SS4_B/DE4	-	-
E13	35	27	16	CACREF	P708	WR1/BC1	IRQ11	SCK4_B/DE4/SSLB3_B	-	-
C14	36	28	17	-	P415	WAIT	IRQ8	TXD4_B/MOSI4_B/SDA4_B/SSLB2_B/CTX1/SD0CD	GTADSM0/GTIOC0A	-
D15	37	29	18	-	P414	A23	IRQ9	RXD4_B/MISO4_B/SCL4_B/SSLB1_B/CRX1/SD0WP	GTADSM1/GTIOC0B	-
A15	38	30	19	-	P413	A22	-	SSLB0_B/SD0CLK_A	GTOUUP/ULPTEE1	-
C15	39	31	20	-	P412	A21	-	CTS3_A/RSPCKB_B/USB_EXICEN/SD0CMD_A	GTOULO/AGTEE1	-
D13	40	32	21	-	P411	A20	IRQ4	CTS_RTS3_A/SS3_A/DE3/MOSIB_B/USB_ID/SD0DAT0_A	GTOVUP/GTIOC9A/AGTOA1	-
D14	41	33	22	-	P410	A19	IRQ5	SCK3_A/DE3/SCL0_A/MISOB_B/USB_OVRCURB-DS/SD0DAT1_A	GTOVLO/GTIOC9B/AGTOB1	-
E11	42	34	23	-	P409	A18	IRQ6	TXD3_A/MOSI3_A/SDA3_A/SDA0_A/USB_OVRCURA-DS	GTOVUP/ULPTOA0	-
G6	-	-	-	VCL	-	-	-	-	-	-
B15	43	35	24	-	P408	A17	IRQ7	CTS4_A/RXD3_A/MISO3_A/SCL3_A/SCL0_B/USB_VBUSEN	GTOVLO/GTIOC10A/ULPTOB0	-
D12	44	36	25	-	P407	CS6	-	CTS_RTS4_A/SS4_A/DE4/SDA0_B/SSLA3_A/USB_VBUS	GTIOC10B/AGTIO0	ADTRG0
B13	45	37	26	VSS_USB	-	-	-	-	-	-
B14	46	38	27	-	P815	-	-	CTX0/USB_DM	GTIOC8A	-
A14	47	39	28	-	P814	-	-	CRX0/USB_DP	GTIOC8B	-
A13	48	40	29	VCC_USB	-	-	-	-	-	-
C13	-	-	-	-	P207	-	-	-	-	-
D11	49	41	30	-	P206	CS7	IRQ0-DS	RXD4_A/MISO4_A/SCL4_A/SDA1_B/SSLA2_A/USB_VBUSEN/SD0DAT2_A	GTIU	-
B12	50	42	31	CLKOUT	P205	-	IRQ1-DS	TXD4_A/MOSI4_A/SDA4_A/SCL1_B/SSLA1_A/USB_OVRCURA/SD0DAT3_A	GTIV/GTIOC4A/AGTO1	-
A12	51	43	-	CACREF	P204	-	-	SCK4_A/DE4/SSLA0_A/USB_OVRCURB/SD0DAT4_A	GTIW/GTIOC4B/AGTIO1	-
B11	52	44	-	-	P203	-	IRQ2-DS	RSPCKA_A/CTX0/SD0DAT5_A	GTIOC5A/ULPTOA1	-
A11	53	45	-	-	P202	-	IRQ3-DS	MOSIA_A/CRX0/SD0DAT6_A	GTIOC5B/ULPTOB1	-
B10	54	46	-	-	P313	-	-	CTS3_C/MISOA_A/SD0DAT7_A	-	-
A10	55	-	-	-	P314	-	-	CTS_RTS3_C/SS3_C/DE3	-	ADTRG0
C11	56	-	-	-	P315	-	-	SCK3_C/DE3	-	-
C10	57	-	-	-	P900	-	-	TXD3_C/MOSI3_C/SDA3_C	-	-
B9	58	-	-	-	P901	-	-	RXD3_C/MISO3_C/SCL3_C	AGTIO1	-
D10	-	-	-	-	P902	-	-	-	-	-
C12	59	47	-	VSS	-	-	-	-	-	-
F12	60	48	-	VCC	-	-	-	-	-	-
C9	-	-	-	-	P903	-	-	-	GTIOC11A	-
D9	-	-	-	-	P904	-	-	-	GTIOC11B	-
A8	61	49	32	VCL	-	-	-	-	-	-
E10	62	50	33	TCK/SWCLK	P211	-	-	SCK9_B/DE9	GTOUUP/GTIOC0A	-
D8	63	51	34	TMS/SWDIO	P210	-	-	CTS_RTS9_B/SS9_B/DE9	GTOULO/GTIOC0B	-
F9	64	52	35	TDO/SWO/CLKOUT	P209	-	-	TXD9_B/MOSI9_B/SDA9_B/CTX1	GTOVUP/GTIOC1A	-
F8	65	53	36	TDI	P208	-	IRQ3	RXD9_B/MISO9_B/SCL9_B/CRX1	GTOVLO/GTIOC1B	VCOUT

表 1.15 端子一覧 (3/6)

BGA224	LOFP176	LOFP144	LOFP100	電源、システム、クロック、デバッグ、CAC	I/O ポート	外部バス、SDRAM	外部割り込み	SCI/IIC/I3C/SPI/CANFD/USBFS/SDHI/MMC/EHTERC (MII, RMII)	GPT/AGT/ULPT	ADC12/DAC12/ACMPHS
E8	-	-	-	CLKOUT	P913	-	-	-	-	-
A9	66	54	37	RES	-	-	-	-	-	-
E9	67	55	38	MD	P201	-	-	-	-	-
B8	68	56	39	-	P200	-	NMI	-	-	-
F7	-	-	-	-	P912	-	-	-	GTIOC3A	-
E6	-	-	-	-	P911	-	-	-	GTIOC3B	-
E7	-	-	-	-	P910	-	-	-	-	-
A7	69	-	-	-	P909	CS3/CAS	-	-	GTIOC12A	-
C8	70	-	-	-	P908	CS2/RAS	IRQ11	-	GTIOC12B	-
B7	71	-	-	-	P907	A16/A16	IRQ10	USB_EXICEN	GTIOC13A	-
C7	72	-	-	-	P906	A15/A15	IRQ9	USB_ID	GTIOC13B	-
A6	73	57	-	-	P905	A14/A14	IRQ8	CTS3_B	-	-
D7	74	58	-	-	P312	A13/A13	-	CTS_RTS3_B/SS3_B/DE3/CTX0/ET0_TX_CLK	GTADSM0/AGTOA1	-
B6	75	59	-	-	P311	A12/A12	-	SCK3_B/DE3/CRX0/ET0_TX_ER	GTADSM1/AGTOB1	-
G8	-	-	-	VSS	-	-	-	-	-	-
D6	76	60	-	-	P310	A11/A11	-	TXD3_B/MOSI3_B/SDA3_B/ET0_ETXD2	AGTEE1	-
C6	77	61	-	-	P309	A10/A10	-	RXD3_B/MISO3_B/SCL3_B/ET0_ETXD3	-	-
A5	78	62	40	TCLK	P308	A9/A9	-	CTS9_B/SD0CLK_B/ET0_MDC/ET0_MDC	GTIU/ULPTOB1	-
B5	79	63	41	TDATA0	P307	A8/A8	-	SD0CMD_B/ET0_MDIO/ET0_MDIO	GTIV/ULPTOA1	-
A4	80	64	42	TDATA1	P306	A7/A7	-	SD0CD/ET0_TX_EN/RMII0_TXD_EN_A	GTIW/ULPTEV1	-
B4	81	65	43	TDATA2	P305	A6/A6	IRQ8	SD0WP/ET0_RX_ER/RMII0_TXD1_A	GTOVUP/ULPTEE1	-
A3	82	66	44	TDATA3	P304	A5/A5	IRQ9	SD0DAT0_B/ET0_ETXD1/RMII0_TXD0_A	GTOVLO/GTIOC7A/ULPTO1	-
G7	83	67	45	VSS	-	-	-	-	-	-
G9	84	68	46	VCC	-	-	-	-	-	-
C5	-	-	-	-	P915	-	-	-	GTIOC5A	-
F6	-	-	-	-	P914	-	-	-	GTIOC5B	-
C4	85	69	47	-	P303	A4/A4	-	SD0DAT1_B/ET0_ETXD0/REF50CK0_A	GTIOC7B	-
B3	86	70	48	-	P302	A3/A3	IRQ5	SD0DAT2_B/ET0_ERXD1/RMII0_RXD0_A	GTOUUP/GTIOC4A/ULPTO0-DS	-
A2	87	71	49	-	P301	A2/A2	IRQ6	SD0DAT3_B/ET0_ERXD0/RMII0_RXD1_A	GTOULO/GTIOC4B/AGTIO0/ULPTEE0-DS	-
D5	88	72	50	-	P300	A1/A1/DQM3	IRQ4	SCK0_A/DE0/SSLA3_B/ET0_RX_CLK/RMII0_RX_ER_A	GTIOC3A/ULPTEV10-DS	-
B2	89	73	51	-	P112	A0/BC0/A0/DQM1	-	TXD0_A/MOSI0_A/SDA0_A/SSLA2_B/ET0_CRS/RMII0_CRS_DV_A	GTIOC3B/ULPTOB0-DS	-
C3	90	74	52	-	P113	CS1/CKE	-	RXD0_A/MISO0_A/SCL0_A/SSLA1_B/ET0_EXOUT/ET0_EXOUT	GTIOC2A/ULPTOA0-DS	-
C2	91	75	53	-	P114	CS0/WE	-	CTS0_RTS0_A/SS0_A/DE0/SSLA0_B/ET0_LINKSTA/ET0_LINKSTA	GTIOC2B	-
D3	92	76	54	-	P115	SDCS	-	CTS0_A/MOSIA_B/ET0_WOL/ET0_WOL	GTIOC5A	-
B1	93	77	55	-	P609	D8[A8/D8]/DQ8	-	TXD0_C/MOSI0_C/SDA0_C/MISOA_B/CTX1/ET0_RX_DV	GTIOC5B/ULPTOA1-DS	-
D4	-	-	-	-	PA11	WR2/BC2/DQM2	-	-	GTIOC6A	-
D2	-	-	-	-	PA12	D16/DQ16	-	-	GTIOC6B	-
E5	-	-	-	-	PA13	D17/DQ17	-	-	-	-
C1	-	-	-	-	PA14	D18/DQ18	-	TXD9_C/MOSI9_C/SDA9_C	-	-
-	94	78	-	VCC	-	-	-	-	-	-
H7	95	79	-	VSS	-	-	-	-	-	-
E4	96	80	56	-	P610	D9[A9/D9]/DQ9	-	RXD0_C/MISO0_C/SCL0_C/RSPCKA_B/CRX1/ET0_COL	GTIOC4A/ULPTOB1-DS	-
D1	97	81	-	CLKOUT/CACREF	P611	D10[A10/D10]/DQ10	-	SCK0_C/DE0/MOSIA_B/ET0_ERXD2	GTIOC4B	-

表 1.15 端子一覧 (4/6)

BGA224	LOFP176	LOFP144	LOFP100	電源、システム、クロック、デバッグ、CAC	I/O ポート	外部バス、SDRAM	外部割り込み	SCI/IIC/I3C/SPI/CANFD/USBFS/SDHI/MMC/EHTERC (MII, RMII)	GPT/AGT/ULPT	ADC12/DAC12/ACMPHS
F3	98	82	-	-	P612	D11[A11/D11]/DQ11	-	CTS_RTS0_C/SS0_C/DE0/SSLA0_B/ET0_ERXD3	-	-
E2	99	83	-	-	P613	D12[A12/D12]/DQ12	-	CTS0_C	GTETRGA/AGTO1	-
F4	100	84	-	-	P614	D13[A13/D13]/DQ13	-	-	GTETRGA/AGTO0	-
E3	101	-	-	-	P615	D14[A14/D14]/DQ14	IRQ7	USB_VBUSEN	GTETRGC	-
G3	102	-	-	-	PA08	D15[A15/D15]/DQ15	IRQ6	-	GTETRGD	-
E1	103	-	-	-	PA09	EBCLK/SDCLK	IRQ5	-	-	-
F2	104	-	-	-	PA10	WR/WR0/DQM0	IRQ4	-	-	-
F5	-	-	-	-	PA15	D19/DQ19	-	RXD9_C/MISO9_C/SCL9_C	-	-
J5	-	-	-	-	P813	D20/DQ20	-	-	-	-
G5	-	-	-	-	PA07	D21/DQ21	-	-	GTIOC7A	-
L5	-	-	-	-	PA06	D22/DQ22	-	CTS2_C	GTIOC7B	-
H5	-	-	-	-	PA05	D23/DQ23	-	CTS_RTS2_C/SS2_C/DE2	-	-
L6	-	-	-	-	PA04	D24/DQ24	-	SCK2_C/DE2	-	-
G4	-	-	-	-	PA03	D25/DQ25	-	TXD2_C/MOSI2_C/SDA2_C	-	-
K6	-	-	-	-	PA02	D26/DQ26	-	RXD2_C/MISO2_C/SCL2_C	-	-
J7	105	85	57	VSS	-	-	-	-	-	-
J6	106	86	58	VCC	-	-	-	-	-	-
H3	107	-	-	-	PA01	RD	-	-	-	-
H4	108	-	-	-	PA00	D7[A7/D7]/DQ7	-	-	-	-
F1	109	87	59	VCL	-	-	-	-	-	-
J4	110	-	-	-	P607	D6[A6/D6]/DQ6	-	-	-	-
G1	111	88	60	VCC_DCDC	-	-	-	-	-	-
G2	112	89	61	VCC_DCDC	-	-	-	-	-	-
H1	113	90	62	VLO	-	-	-	-	-	-
H2	114	91	63	VLO	-	-	-	-	-	-
J1	115	92	64	VSS_DCDC	-	-	-	-	-	-
M5	116	-	-	-	P606	D5[A5/D5]/DQ5	-	-	-	-
K5	117	93	-	-	P605	D4[A4/D4]/DQ4	-	CTS0_B	GTIOC8A	-
N4	118	94	-	-	P604	D3[A3/D3]/DQ3	-	CTS_RTS0_B/SS0_B/DE0	GTIOC8B	-
M4	119	95	-	-	P603	D2[A2/D2]/DQ2	-	TXD0_B/MOSI0_B/SDA0_B	GTIOC7A/ULPT00	-
L4	120	96	-	-	P602	D1[A1/D1]/DQ1	-	RXD0_B/MISO0_B/SCL0_B	GTIOC7B/ULPTEE0	-
K4	121	97	-	-	P601	D0[A0/D0]/DQ0	-	SCK0_B/DE0	GTIOC6A/ULPTEE10	-
K3	122	98	65	CACREF	P600	-	-	-	GTIOC6B/ULPTEE11-DS	-
K1	123	99	66	-	P107	-	-	-	GTOWUP/GTIOC8A/AGTOA0	-
K2	124	100	67	-	P106	-	-	SSLB3_A	GTOWLO/GTIOC8B/AGTOB0/ULPTEE1-DS	-
L3	125	101	68	-	P105	-	IRQ0	SSLB2_A	GTIOC1A/ULPT01-DS	-
L1	126	102	69	-	P104	-	IRQ1	CTS9_A/SSLB1_A	GTETRGA/GTIOC1B	-
L2	127	103	70	-	P103	-	-	CTS9_RTS9_A/SS9_A/DE9/SSLB0_A/CTX0	GTOWUP/GTIOC2A	-
M1	128	104	71	-	P102	-	-	TXD9_A/MOSI9_A/SDA9_A/RSPCKB_A/CRX0	GTOWLO/GTIOC2B/AGTO0	ADTRG0
M2	129	105	72	-	P101	-	IRQ1	RXD9_A/MISO9_A/SCL9_A/MOSIB_A	GTETRGA/GTIOC8A/AGTEE0	-
J3	130	106	73	VCC2	-	-	-	-	-	-
J2	131	107	74	VSS	-	-	-	-	-	-
N1	132	108	75	-	P100	-	IRQ2	SCK9_A/DE9/MISOB_A	GTETRGA/GTIOC8B/AGTIO0	-
M3	133	109	76	-	P800	-	IRQ11	CTS2_A	GTIU/GTIOC11A/AGTOA0	-

表 1.15 端子一覧 (5/6)

BGA224	LOFP176	LOFP144	LOFP100	電源、システム、クロック、デバッグ、CAC	I/O ポート	外部バス、SDRAM	外部割り込み	SCI/IIC/I3C/SPI/CANFD/USBFS/SDHI/MMC/EHTERC (MII, RMII)	GPT/AGT/ULPT	ADC12/DAC12/ACMPHS
N2	134	110	77	-	P801	-	IRQ12	TXD2_A/MOSI2_A/SDA2_A	GTIV/GTI0C11B/AGTOB0	-
P1	135	111	78	-	P802	-	-	RXD2_A/MISO2_A/SCL2_A	GTIW/GTI0C12A	-
N3	136	112	79	-	P803	-	-	SCK2_A/DE2	GTETRG/GTI0C12B	-
P2	137	113	80	-	P804	-	IRQ14	CTS_RTS2_A/SS2_A/DE2	GTETRGD/GTI0C13A	-
R1	138	114	81	-	P808	-	IRQ15	-	GTI0C13B	-
R2	139	115	82	-	P809	-	-	-	-	-
P3	140	-	-	VCC2	-	-	-	-	-	-
R3	141	-	-	VSS	-	-	-	-	-	-
P4	142	-	-	-	P810	-	-	SD1CLK_A	ULPTOA0	-
M6	143	-	-	-	P811	-	-	USB_ID/SD1CMD_A	ULPTOB0	-
R4	144	-	-	-	P812	-	-	USB_EXICEN/SD1DAT0_A	-	AN122
P5	145	-	-	CACREF	P500	-	-	USB_VBUSEN/SD1DAT1_A	-	AN121
R5	146	-	-	-	P501	-	-	USB_OVRCURA/SD1DAT2_A	-	AN120
P6	147	-	-	-	P502	-	-	USB_OVRCURB/SD1DAT3_A	-	AN019/AN119
K7	-	-	-	-	P503	-	-	SD1CD	-	-
N5	-	-	-	-	P504	-	-	SD1WP	-	-
K8	-	-	-	-	P505	D27/DQ27	-	SD1DAT4_A	-	-
N6	-	-	-	-	P506	D28/DQ28	-	SD1DAT5_A	-	-
L7	-	-	-	-	P507	D29/DQ29	-	SD1DAT6_A	-	-
M7	-	-	-	-	P508	D30/DQ30	IRQ1	SD1DAT7_A	-	-
L8	-	-	-	-	P509	D31/DQ31	IRQ2	-	ULPTEV11	-
N7	-	-	-	-	P510	WR3/BC3	IRQ3	-	ULPTEV10	-
R6	148	116	83	VCL	-	-	-	-	-	-
J9	149	117	-	VCC	-	-	-	-	-	-
J8	150	118	-	VSS	-	-	-	-	-	-
R7	151	119	84	-	P015	-	IRQ13	-	-	AN105/DA1
P7	152	120	85	-	P014	-	-	-	-	AN007/DA0
P8	153	121	86	VREFL	-	-	-	-	-	-
R8	154	122	87	VREFH	-	-	-	-	-	-
N8	155	123	88	AVCC0	-	-	-	-	-	-
N9	156	124	89	AVSS0	-	-	-	-	-	-
P9	157	125	90	VREFL0	-	-	-	-	-	-
R9	158	126	91	VREFH0	-	-	-	-	-	-
M9	-	-	-	-	P011	-	-	-	-	AN106
M8	159	127	-	-	P010	-	IRQ14	-	-	AN005/IVCMP0
L9	160	128	-	-	P009	-	IRQ13-DS	-	-	AN006
R10	161	129	92	-	P008	-	IRQ12-DS	-	-	AN008
M10	162	130	93	-	P007	-	-	-	-	AN004
R11	163	131	94	-	P006	-	IRQ11-DS	-	-	AN002/IVCMP3
N10	164	132	95	-	P005	-	IRQ10-DS	-	-	AN001
P10	165	133	96	-	P004	-	IRQ9-DS	-	-	AN000/IVCMP2
P11	166	134	97	-	P003	-	-	-	-	AN104/IVREF1
R12	167	135	98	-	P002	-	IRQ8-DS	-	-	AN102/IVCMP3
P12	168	136	99	-	P001	-	IRQ7-DS	-	-	AN101/IVREF0
R13	169	137	100	-	P000	-	IRQ6-DS	-	-	AN100/IVCMP2
H6	-	-	-	VCL	-	-	-	-	-	-
H8	170	138	-	VSS	-	-	-	-	-	-
H9	171	139	-	VCC	-	-	-	-	-	-
N11	172	140	-	-	P806	-	IRQ0	-	-	AN018/AN118

表 1.15 端子一覧 (6/6)

BGA224	LOFP176	LOFP144	LOFP100	電源、システム、クロック、デバッグ、CAC	I/O ポート	外部バス、SDRAM	外部割り込み	SCI/IIC/I3C/SPI/CANFD/USBFS/SDHI/MMC/EHTERC (MII, RMII)	GPT/AGT/ULPT	ADC12/DAC12/ACMPHS
M11	173	141	-	-	P805	-	-	-	-	AN017/AN117
N12	-	-	-	-	P807	-	-	-	-	-
P13	174	142	-	-	P513	-	-	-	-	AN016/AN116/IVCMP0
R14	-	-	-	-	P515	-	-	-	-	-
N13	175	143	-	-	P512	-	IRQ14	SCL1_A/CTX1	GTIOC0A	-
P14	-	-	-	-	P514	-	-	-	-	-
K9	176	144	-	-	P511	-	IRQ15	SDA1_A/CRX1	GTIOC0B	-

注. いくつかの端子名には、_A、_B、および_C という接尾語が付加されています。これらの接尾語には、電気的特性に対しては特別な条件があります。詳細は、「48. 電気的特性」を参照してください。

注 1. ボール以外の NC が存在します。

2. CPU

本 MCU は、Arm[®] Cortex[®]-M85 プロセッサをベースにしています。

2.1 概要

2.1.1 CPU

- Arm[®] Cortex[®]-M85 プロセッサ
 - リビジョン : r0p2-00rel0
 - ARMv8.1-M アーキテクチャプロファイル
 - Armv8-M セキュリティ拡張
- 拡張処理ユニット (EPU)
 - ANSI/IEEE Std 754-2008 準拠の浮動小数点ユニット (FPU)
スカラ半精度、単精度、および倍精度浮動小数点演算
 - M プロファイルベクタ拡張 (MVE)
整数、半精度、および単精度浮動小数点 MVE (MVE-F)
- セキュリティ属性ユニット (SAU): 8 領域
- 実装定義属性ユニット (IDAU)
- メモリプロテクションユニット (MPU)
 - プロテクテッドメモリスistemアーキテクチャ (PMSAv8)
 - セキュア MPU (MPU_S): 8 領域
 - 非セキュア MPU (MPU_NS): 8 領域
- システムタイマ (SysTick)
 - 基準クロック :
 - CPUCLK
 - SYSTICKCLK
 - 2つのシステムタイマを実装
 - セキュアインスタンス (SysTick_S)
 - 非セキュアインスタンス (SysTick_NS)
- 低消費電力モード
 - CPU スリープモード
 - CPU ディープスリープモード
- キャッシュ
 - 命令キャッシュ : ECC 付きの 16 KB
 - データキャッシュ : ECC 付きの 16 KB
- 密接合メモリ (TCM)
 - ITCM: ECC 付きの 64 KB (8 KB × 8 ブロック)
 - DTCM: ECC 付きの 64 KB (8 KB × 8 ブロック)
- ネスト型ベクタ割り込みコントローラ (NVIC): 96 個の IRQ

詳細は、「[2.14. 参考資料](#)」の[1]と[2]を参照してください。

2.1.2 デバッグ

CPU デバッグコンポーネント

- Arm® CoreSight™ ETM-M85
 - リビジョン : r0p2-00rel0
 - ARM ETM アーキテクチャ第 4.5 版
- Instrumentation Trace Macrocell (ITM)
- データウォッチポイントとトレースユニット (DWT)
 - 8 つのデータウォッチポイントとトレース (DWT) コンパレータで最大 2 つのデータ値比較
- ブレークポイントユニット (BPU)
 - 8 つの命令コンパレータ
- Cortex®-M85 トレースポートインタフェースユニット (TPIU)
 - 4 ビット TPIU フォーマッタ出力
 - シリアルワイヤ出力 (SWO)

共通デバッグコンポーネント

- デバッグアクセスポート (DAP)
 - CoreSight SoC-400 デバッグアクセスポート
 - JTAG デバッグポートとシリアルワイヤデバッグポート (SWJ-DP)
シリアルワイヤプロトコル第 2 版 (対象インスタンスは固定値 0b0000)
- タイムスタンプ発生器 (TSG)
 - CoreSight SoC-400 タイムスタンプ発生器
 - ETM および ITM 用のグローバルタイムスタンプ
 - DCLK により駆動
- クロストリガインタフェース (CTI)
 - CoreSight SoC-400 CTI (CTI)
 - プロセッサ CTI (CTI0)
- 埋め込みトレースバッファ (ETB)
 - ETB 構成を持つ CoreSight™ トレースメモリコントローラ
 - バッファサイズ : 8 KB
- デバッグレジスタモジュール (DBGREG)
- 内蔵デバッグレジスタモジュール (OCDREG)
- JTAG/SWD による認証方法 : チャレンジ応答

詳細は、「[2.14. 参考資料](#)」の[1]、[2]を参照してください。

2.2 ブロック図

[図 2.1](#) に CPU と CoreSight デバッグサブシステム (DBGSS) のブロック図を示します。




図 2.1 CPU と CoreSight デバッグサブシステム (DBGSS) のブロック図

注. Cortex-M85 ブロック図の詳細については、「2.14. 参考資料」の[2]を参照してください。本書の Cortex-M85 ブロック図は、説明のみを目的として記載されています。

2.3 実装オプション

表 2.1 に MCU の実装オプションを示します。

表 2.1 実装オプション (1/2)

オプション	実装
SAU	8 領域
IDAU	あり
MPU	MPU_S : 8 領域 MPU_NS : 8 領域
MVE	整数、半精度、および単精度浮動小数点 MVE
FPU	スカラ半精度、単精度、および倍精度浮動小数点
割り込み	96
優先ビット	4 ビット (16 レベル)
スリープモードでの節電	CPU スリープモード、CPU ディープスリープモード
TCM	<ul style="list-style-type: none"> ITCM : 64 KB DTCM : 64 KB ECC 有効 (OFS1(_SEC).INITECCEN により決定) ITCMCR.EN = 1 かつ DTCMCR.EN = 1、書き換え不可
キャッシュ	<ul style="list-style-type: none"> I キャッシュ : 16 KB D キャッシュ : 16 KB ECC 有効 (OFS1(_SEC).INITECCEN により決定) 自動無効化を許可 デバッグ中は、CACHEDBGCR L1RSTDIS により制御される

表 2.1 実装オプション (2/2)

オプション	実装
P-AHB	<ul style="list-style-type: none"> PAHBCR.SZ は 0b011 (256 MB) PAHBCR.EN は常に 1
SysTick	2つのシステムタイマー (SysTick_S と SysTick_NS) あり 周波数 = SYSTICKCLK の外部基準クロック SYST_CALIB = 0x0000270F NOREF、ビット[31] = 0 : 基準クロックを実装 SKEW、ビット[30] = 0 : TENMS キャリブレーション値は正確 ビット[29:24] = 0x00 : 予約 TENMS、ビット[23:0] = 0x00270F : $(0x270F + 1) \times 1 \mu s = 10 \text{ ms}$
PACBTI	あり、かつ有効
ソフトウェアリセット要求出力	AIRCR.SYSRESETREQ ビットによりソフトウェアリセット発生
DWT	8つのコンパレータ
BPU	8つのコンパレータ
CTI	あり、CTI と CTIO
ITM	あり
ETM	あり
TPIU	あり <ul style="list-style-type: none"> 4ビット TPIU フォーマッタ出力 シリアルワイヤ出力 (SWO)

表 2.2 DBGSS 実装オプション

オプション	実装
TSG	あり 周波数 = ICLK/2 のクロックにより駆動
ETB	8 KB
DAP	SWJ-DP AHB-AP: AP0 APB-AP: AP1

2.4 トレースインタフェース

トレースポートインタフェースユニット (TPIU) とシリアルワイヤ出力 (SWO) は、トレース出力を行います。表 2.3 に本機能に対応する MCU 端子を示します。これらの端子は他の機能との兼用端子です。

表 2.3 トレース機能端子

名称	入出力	ビット幅	機能	未使用時の端子処理
TCLK	OUT	1ビット	トレースクロック	オープン
TDATA0	OUT	1ビット	トレースデータ出力	オープン
TDATA1	OUT	1ビット	トレースデータ出力	オープン
TDATA2	OUT	1ビット	トレースデータ出力	オープン
TDATA3	OUT	1ビット	トレースデータ出力	オープン
SWO	OUT	1ビット	シリアルワイヤ出力	オープン

2.5 JTAG/SWD インタフェース

表 2.4 に JTAG/SWD 端子を示します。

表 2.4 JTAG/SWD 端子

名称	入出力	P/N	ビット幅	機能	未使用時の端子処理
TCK/SWCLK	入力	正	1 ビット	JTAG クロック端子 シリアルワイヤデータクロック端子	プルアップ
TMS/SWDIO	入出力	負	1 ビット	JTAG TMS 端子 シリアルワイヤデータ入出力端子	プルアップ
TDI	入力	正	1 ビット	JTAG TDI 端子	プルアップ
TDO	出力	負	1 ビット	JTAG TDO 端子	オープン

2.6 初期ベクタテーブルベースアドレス

本 MCU では、セキュアなベクタテーブルベースアドレスは表 2.5 に示すように動作モードで決定され、非セキュアなベクタテーブルベースアドレスは 0x0000_0000 固定です。

表 2.5 初期ベクタテーブルベースアドレス

動作モード	CPU INITSVTOR
シングルチップモード (FSBL を実行しない)	0x0200_0000
シングルチップモード (FSBL を実行する)	0x0700_0000

2.7 デバッグ機能

MCU には、外部デバッグまたはセルフホスティングデバッグによってソフトウェアをデバッグする機能があります。

外部デバッグ機能は JTAG/SWD で有効にできます。「[2.7.1. 外部デバッグのコネクティビティと JTAG/SWD による認証](#)」を参照してください。

セルフホスティングデバッグ機能はソフトウェアプログラミングで有効にできます。詳細は「[2.7.2. ソフトウェアによるデバッグ保護機構](#)」を参照してください。

デバッグ機能を有効にすると、システムの動作が影響を受ける可能性があります。詳細は「[2.7.3. デバッグ機能の影響](#)」を参照してください。

2.7.1 外部デバッグのコネクティビティと JTAG/SWD による認証

JTAG/SWD で認証を実行することによりデバッグ機能を有効にした場合、3 つの認証レベル (AL) に対応する 3 つのデバッグレベルは AL0、AL1、AL2 です。

- AL0 : デバッグ機能(注1)は使用できません。
- AL1 : 非セキュアデバッグ機能(注1)のみ有効であり、デバッガは定義された非セキュアなアクセス可能領域のみアクセスできます。これは、「[2.14. 参考資料](#)」の[1]で非セキュアデバッグとして定義されています。
- AL2 : 非セキュアデバッグ機能とセキュアデバッグ機能(注1)が有効であり、デバッガからアクセス可能です。これは、「[2.14. 参考資料](#)」の[1]でセキュアデバッグとして定義されています。

認証レベルは以下のように決定されます。

- デバイスライフサイクル状態 (DLM 状態) が OEM 以外 (CM、LCK_BOOT、RMA_RET、RMA_REQ、RMA_ACK) の場合、AL は DLM 状態により決定されます。表 2.6 を参照してください。
- デバイスライフサイクル状態 (DLM 状態) が OEM に等しい場合、JTAG/SWD で認証を実行することにより AL を決定できます。MCU での認証方法は、ユーザーがインストールした認証キーを使ったチャレンジ応答方法です。
この場合、AL の初期値は PL 値により決定されます (表 2.7 参照)。
認証シーケンスについては「[2.13.5.2. 接続シーケンスと JTAG/SWD 認証](#)」を参照してください。

また、認証キー AL2 および AL1 の使用は、それぞれ保護 LCKS および LCKNS の設定で禁止できます。LCKS と LCKNS の設定はブートコマンドにより実行できます。設定後は、LCKS は全消去コマンドでのみクリアでき、LCKNS は全消去コマンドまたはセキュアアクセスでクリアできます。

注 1. 侵入型デバッグと非侵入型のデバッグの両方。侵入型/非侵入型デバッグの詳細については、「2.14. 参考資料」の[1]を参照してください。

表 2.6 と表 2.7 の記載内容もシリアルフラッシュプログラマに使用できます。

表 2.6 認証レベル (1)

条件			利用可能な認証レベル
DLM の状態	LCKS	LCKNS	
CM	Don't care	Don't care	AL2 (デフォルト)
LCK_BOOT	Don't care	Don't care	AL0 (デフォルト)
RMA_RET	Don't care	Don't care	AL0 (デフォルト)
RMA_REQ	Don't care	Don't care	AL0 (デフォルト)
RMA_ACK	Don't care	Don't care	AL2 (デフォルト)

表 2.7 認証レベル (2)

条件				利用可能な認証レベル
DLM の状態	PL	LCKS	LCKNS	
OEM	PL2	Don't care	Don't care	AL2 (デフォルト)
OEM	PL1	0b111	Don't care	AL1 (デフォルト) AL2 (AL2_KEY を使った認証)
OEM	PL1	0b000 (AL2_KEY の使用禁止)	Don't care	AL1 (デフォルト)
OEM	PL0	0b111	0b111	AL0 (デフォルト) AL1 (AL1_KEY を使った認証) AL2 (AL2_KEY を使った認証)
OEM	PL0	0b111	0b000 (AL1_KEY の使用禁止)	AL0 (デフォルト) AL2 (AL2_KEY を使った認証)
OEM	PL0	0b000 (AL2_KEY の使用禁止)	0b111	AL0 (デフォルト) AL1 (AL1_KEY を使った認証)
OEM	PL0	0b000 (AL2_KEY の使用禁止)	0b000 (AL1_KEY の使用禁止)	AL0 (デフォルト)

注. SWJ-DP を使用してデバッグを行う場合、CDBGPWUPREQ を 1 に設定してください。

注. 外部エミュレータから CoreSight コンポーネントへのデバッグ APB を介したデバッグ接続はデフォルト設定で許可されており、認証機構による結果を考慮しません。ただし、この接続はソフトウェアプログラミングで禁止できます。詳細は、DBGAUTH0.DEVICEEN を参照してください。

ブートモード時のデバッグ接続

MCU がブートモードで動作中の場合、デバッグ機能は使用できません。

2.7.2 ソフトウェアによるデバッグ保護機構

この機構ではチャレンジ&レスポンス認証手順は実行せず、代わりにソフトウェアのプログラムにより MCU のデバッグ機能を直接有効にできます。言い換えれば、デバッグ機能はソフトウェアで完全に制御されます。

以下のビットの設定によりデバッグ機能を有効にできます。

- DBGAUTH0.NIDEN0 = 1 : 非侵入型デバッグ許可
- DBGAUTH0.DBGEN0 = 1 : 侵入型デバッグ許可
- DAUTHCTRL.INTSPNIDEN = 1: セキュアな非侵入型デバッグ許可詳細は、「参考資料 1」を参照してください。
- DAUTHCTRL.INTSPIDEN = 1: セキュアな侵入型デバッグ許可詳細は、「参考資料 1」を参照してください。

また、非セキュアアクセスの場合は DBGAUTH0.DBGENAP に 1 を、セキュアアクセスの場合は DBGAUTH1.SPIDENAP に 1 を書き込むことにより、AHB-AP を介したプロセッサへの外部デバッグアクセスも許可できます。

詳細については「2.8.5.3. DBGSTOPPCR: デバッグストップコントロールレジスタ」と「2.8.5.4. DBGAUTH0: デバッグ認証コントロールレジスタ」のDBGAUTH0とDBGAUTH1の説明を参照してください。

- 注. ソフトウェアプログラミングによる認証はOFS1(_SEC).SWDBGで制御されます。
OFS1(_SEC).SWDBGに1を書き込むとソフトウェアプログラミングによる認証が禁止され、OFS1(_SEC).SWDBGに0を書き込むとソフトウェアプログラミングによる認証が許可されます。
- 注. ソフトウェアプログラミングによる認証はDLM状態、PL、およびLCK(N)Sによる制限を受けません。
- 注. DAUTHCTRL.INTSPNIDENとDAUTHCTRL.INTSPIDENがプロセッサ外部のセキュアな侵入型/非侵入型デバッグ認証インタフェースより優先される場合を除き、JTAG/SWDによる認証で有効にされたデバッグ機能はソフトウェアでは無効にできません。

2.7.3 デバッグ機能の影響

デバッグ機能はCPUの内部および外部に影響を与えます。本項では、デバッグ認証を除いたデバッグ機能の影響について説明します。

2.7.3.1 低消費電力モード

SYOCDR.DBGEN0が1、かつ以下のいずれかが真の場合は、CPUがディープスリープモード、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモードに遷移しても、すべてのCoreSightデバッグコンポーネントがレジスタ設定を保存できます。

- CDBGPWRUPREQが1、かつALがAL2またはAL1
- OFS1(_SEC).SWDBGが0、かつDBGAUTH0.DBGEN0またはDBGAUTH0.NIDEN0が1

ただし、これらの低消費電力モードにおいては、AHB-APはオンチップデバッグ(OCD)アクセスに応答できません。すなわち、CoreSightデバッグコンポーネントにアクセスするには、OCDは低消費電力モードが解除されるのを待つ必要があります。

MCUがソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードのときにOCDがMCUへの接続を開始すると、MCUはオンチップデバッグ(OCD)に応答しません。

2.7.3.2 リセットと割り込み

オンチップデバッグ(OCD)モード時にCPUがブレーク状態になると、IWDTおよび対応するWDTが停止します。OCDモード時は、CPUはアプリケーションを実行し、デバッグ機能AL2またはAL1が有効となり、一部のリセットと割り込みはPVDn、WDT、IWDTなどのDBGSTOPPCR設定に応じた制限を受けます。PVDn(n=1,2)の場合、割り込みとリセットはDBGSTOPPCRがブレーク状態かどうか依存します。一部のアクセスエラーは外部デバッガ(DAP)アクセスでは発生しません。詳細は、表2.8を参照してください。

表 2.8 OCDモード時のリセットと割り込み発生時の制御(1/2)

リセットおよび割り込み名称	ブレーク状態	実行アプリケーション
RES 端子リセット	ユーザーモードと同じ	
パワーオンリセット	ユーザーモードと同じ	
独立ウォッチドッグタイマリセット/割り込み ^(注2)	発生しない ^(注1)	DBGSTOPPCRレジスタの設定内容に従う ^(注2)
ウォッチドッグタイマリセット/割り込み	発生しない ^(注1)	DBGSTOPPCRレジスタの設定内容に従う ^(注2)
CPUロックアップリセット/割り込み	発生しない	ユーザーモードと同じ
電圧監視0リセット	ユーザーモードと同じ	
電圧監視1リセット/割り込み	DBGSTOPPCRレジスタの設定内容に従う ^(注3)	
電圧監視2リセット/割り込み	DBGSTOPPCRレジスタの設定内容に従う ^(注3)	
キャッシュ/TCM ECC エラーバス障害	ユーザーモードと同じ	
SRAM パリティ/ECC エラーリセット/割り込み	ユーザーモードと同じ ^(注3)	
ディープソフトウェアスタンバイリセット	ユーザーモードと同じ	
ソフトウェアリセット	ユーザーモードと同じ	

表 2.8 OCD モード時のリセットと割り込み発生制御 (2/2)

リセットおよび割り込み名称	ブレイク状態	実行アプリケーション
バスエラーリセット/割り込み	ユーザーモードと同じ(注4)	

注 1. このモード時に以下のいずれかが真の場合、IWDT と WDT は常に停止します。

- CDBGPWRUPREQ が 1、かつ AL が AL2 または AL1
- OFS1(_SEC).SWDBG が 0、かつ DBGAUTH0.DBGEN0 が 1

注 2. 以下のいずれかが真の場合、IWDT と WDT の動作は DBGSTOPCR の設定内容に従います。

- CDBGPWRUPREQ が 1、かつ AL が AL2 または AL1
- OFS1(_SEC).SWDBG が 0、かつ DBGAUTH0.DBGEN0 が 1

注 3. リセットまたは割り込みのマスクは DBGSTOPCR レジスタの設定内容に従います。

注 4. DAP アクセスのエラーが検出されたときに、リセット要求または割り込み要求は発生しません。

2.8 レジスタの説明

2.8.1 CPU コントロールレジスタ

MCU には、Cortex-M85 レジスタに加えて、CPU コントロールレジスタと見なすことができる追加の特定コントロールレジスタとステータスレジスタがあります。

2.8.1.1 CPUSAR : CPU セキュリティ属性レジスタ

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x170

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	CPUSAR0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CPUSAR0	CPU コントロールレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1、P-TYPE-1

CPUSAR0 ビット (CPU コントロールレジスタのセキュリティ属性)

CPUSAR0 ビットは CPU コントロールレジスタのセキュリティ属性です。対象レジスタは以下です。

- CPU.CPULCKUPCR
- CPU.CPUCRPT

2.8.1.2 CPULCKUPCR : CPU ロックアップコントロールレジスタ

Base address: CPU_CTRL = 0x4000_F000
CPU_CTRL_NS = 0x5000_F000

Offset address: 0x030

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	OAD
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	OAD	CPU ロックアップ検出後の動作 0: ノンマスカブル割り込み 1: CPU ロックアップリセット	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3 (CPUSAR.CPUSA0)、P-TYPE-2

CPU がロックアップ状態に遷移すると、CPU ロックアップリセットまたは割り込み(注1)の発生を CPULCKUPCR.OAD への書き込みにより選択できます。

CPULCKUPCR セキュリティ属性は CPUSAR で制御されます。AIRCR.BFHFNMINs ビットと CPUSAR.CPUSA0 ビットに同じ属性を設定することを推奨します。

CPULCKUPCR.OAD ビットへの書き込みは、CPU コントロールレジスタ保護レジスタ (CPUCRPT) で保護されています。

注 1. AIRCR.BFHFNMINs を 1 にした場合の Secure HardFault から、または NMI ハンドラからロックアップ状態が発生した場合、NMI はプロセッサをロックアップ状態から復帰させません。「2.14. 参考資料」[4]を参照してください。

2.8.1.3 CPUCRPT : CPU コントロールレジスタ保護レジスタ

Base address: CPU_CTRL = 0x4000_F000 (Secure)
CPU_CTRL_NS = 0x5000_F000 (Non-secure)

Offset address: 0x840

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	KEY[7:0]							—	—	—	—	—	—	—	—	PROTECT	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: CPULCKUPCR レジスタへの書き込みを許可します。 1: CPULCKUPCR レジスタへの書き込みを禁止します。読み出しアクセスを許可します。	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	KEY[7:0]ビットは、PROTECT ビットへの書き込みを許可または禁止します。PROTECT ビットへ書き込む際は、同時に KEY[7:0]ビットに 0xA5 を書き込んでください。0xA5 以外の値を KEY[7:0]ビットに書き込むと、PROTECT ビットは更新されません。KEY[7:0]は読むと常に 0x00 が読み出されます。	W

注. S-TYPE-3 (CPUSAR.CPUSA0)、P-TYPE-2

CPUCRPT.PROTECT ビットは CPULCKUPCR への書き込みを許可します。

CPUCRPT のセキュリティ属性は CPUSAR で制御されます。

2.8.1.4 CPULOCKCR : CPU 機能ロックコントロールレジスタ

Base address: CPU_CTRL = 0x4000_F000 (Secure)

Offset address: 0x400

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	LCKD CAIC	LCKD TGU	LCKIT GU	LCKS AU	LCKS MPU	LCKS VTAIR
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	LCKSVTAIR	ソフトウェアから、またはプロセッサに接続されたデバッグエージェントから以下のセキュアレジスタへの書き込みを禁止します。 VTOR_NS、AIRCR.PRIS、AIRCR.BFHFNMINS	R/W(注1)
1	LCKSMPU	ソフトウェアから、またはプロセッサに接続されたデバッグエージェントからセキュア MPU 領域に対応するレジスタへの書き込みを禁止します。 MPU_CTRL、MPU_RNR、MPU_RBAR、MPU_RLAR、MPU_RBAR_An、MPU_RLAR_An	R/W(注1)
2	LCKSAU	ソフトウェアから、またはプロセッサに接続されたデバッグエージェントから SAU 領域に対応するレジスタへの書き込みを禁止します。 SAU_CTRL、SAU_RNR、SAU_RBAR、SAU_RLAR	R/W(注1)
3	LCKITGU	ソフトウェアから、またはプロセッサに接続されたデバッグエージェントから ITCM インタフェースセキュリティゲーティングに対応するレジスタへの書き込みを禁止します。 ITGUCTRL、ITGU_LUTn	R/W(注1)
4	LCKDTGU	ソフトウェアから、またはプロセッサに接続されたデバッグエージェントから DTCM インタフェースセキュリティゲーティングに対応するレジスタへの書き込みを禁止します。 DTGUCTRL、DTGU_LUTn	R/W(注1)
5	LCKDCAIC	命令キャッシュ直接キャッシュアクセスレジスタ DCAICLR および DCAICRR へのアクセスを禁止します。	R/W(注1)
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-6、P-TYPE-2

注 1. 0 の書き込みは無視されます。

このレジスタは、種々雑多なプロセッサ信号の一部を制御します。リセットが唯一のクリア条件です。

2.8.1.5 CPULOCKCRNS : CPU 非セキュア機能ロックコントロールレジスタ

Base address CPU_CTRL_NS = 0x5000_F000 (Non-secure)

Offset address: 0x500

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	LCKN SMPU	LCKN SVTO R
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	LCKNSVTOR	VTOR_NS レジスタへの書き込みを禁止します。	R/W(注1)
1	LCKNSMPU	ソフトウェアから、またはプロセッサに接続されたデバッグエージェントから非セキュア MPU 領域に対応するレジスタへの書き込みを禁止します。 MPU_CTRL_NS、MPU_RNR_NS、MPU_RBAR_NS、MPU_RLAR_NS、MPU_RBAR_A_NSn、MPU_RLAR_A_NSn	R/W(注1)
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-7、P-TYPE-2

注 1. 0 の書き込みは無視されます。

このレジスタは、種々雑多なプロセッサ信号の一部を制御します。リセットが唯一のクリア条件です。

2.8.2 外部デバッガのアドレス空間




図 2.2 AP 接続とアドレス空間のブロック図

本 MCU のデバッグシステムには、次の 2 つの CoreSight アクセスポート (AP) があります。

- AHB-AP: CPU バスマトリックスに接続され、CPU と同様にシステムアドレス空間にアクセスします。
- APB-AP: OCD アドレス空間を持ち、Coresight コンポーネントと OCDREG レジスタに接続されます。

図 2.2 に AP 接続とアドレス空間のブロック図を示します。デバッグ用に、DBGREG と OCDREG という 2 つのアドレス空間が存在します。

DBGREG はシステムアドレス空間に配置され、OCD エミュレータ、CPU、および本 MCU における他のバスマスタからアクセスが可能です。

OCDREG は OCD アドレス空間に配置され、OCD エミュレータ、CPU、および本 MCU における他のバスマスタからアクセスが可能です。詳細は表 2.10 を参照してください。

2.8.3 CPU 周辺機能

CoreSight コンポーネントは CPU または OCD エミュレータからアクセス可能です。表 2.9 に CPU の専用周辺アドレスを示します。表 2.10、表 2.11、表 2.12 に CoreSight コンポーネントアドレスを示します。

表 2.9 CPU 周辺機能

コンポーネント名	開始アドレス	終了アドレス	備考
ITM	0xE000_0000	0xE000_0FFF	「2.14. 参考資料」の[2]を参照してください。
DWT	0xE000_1000	0xE000_1FFF	「2.14. 参考資料」の[2]を参照してください。
BPU	0xE000_2000	0xE000_2FFF	「2.14. 参考資料」の[2]を参照してください。
PMU	0xE000_3000	0xE000_3FFF	「2.14. 参考資料」の[2]を参照してください。
SCS	0xE000_E000	0xE000_EFFF	「2.14. 参考資料」の[2]を参照してください。
SCS 非セキュアエイリアス	0xE002_E000	0xE002_EFFF	「2.14. 参考資料」の[2]を参照してください。
TPIU	0xE004_0000	0xE004_0FFF	「2.14. 参考資料」の[3]を参照してください。
ETM	0xE004_1000	0xE004_1FFF	「2.14. 参考資料」の[2]を参照してください。
CTIO	0xE004_2000	0xE004_2FFF	「2.14. 参考資料」の[5]を参照してください。
EPPB ROM テーブル	0xE00F_E000	0xE00F_EFFF	「2.14. 参考資料」の[3]を参照してください。
プロセッサ ROM テーブル	0xE00F_F000	0xE00F_FFFF	「2.14. 参考資料」の[3]を参照してください。

表 2.10 CPU 周辺機能（セキュア CPU アクセスビュー）

コンポーネント名	開始アドレス	終了アドレス	備考
システム ROM テーブル	0x4001_0000	0x4001_0FFF	「2.14. 参考資料」の[3]を参照してください。
OCDREG	0x4001_1000	0x4001_1FFF	「2.14. 参考資料」の[5]を参照してください。
CTI	0x4001_2000	0x4001_2FFF	「2.14. 参考資料」の[5]を参照してください。
ファネル	0x4001_3000	0x4001_3FFF	「2.14. 参考資料」の[5]を参照してください。
TMC(ETB)	0x4001_4000	0x4001_4FFF	「2.14. 参考資料」の[5]を参照してください。
タイムスタンプ発生器	0x4001_5000	0x4001_5FFF	「2.14. 参考資料」の[5]を参照してください。

注 APB コントロール/ステータスワードレジスタの DbgSwEnable ビットが 1 の場合のみ、本レジスタは CPU からアクセスできます。
「2.14. 参考資料」の[5]を参照してください。

表 2.11 CPU 周辺機能（非セキュア CPU アクセスビュー）

コンポーネント名	開始アドレス	終了アドレス	備考
システム ROM テーブル	0x5001_0000	0x5001_0FFF	「2.14. 参考資料」の[3]を参照してください。
OCDREG	0x5001_1000	0x5001_1FFF	「2.14. 参考資料」の[5]を参照してください。
CTI	0x5001_2000	0x5001_2FFF	「2.14. 参考資料」の[5]を参照してください。
ファネル	0x5001_3000	0x5001_3FFF	「2.14. 参考資料」の[5]を参照してください。
TMC(ETB)	0x5001_4000	0x5001_4FFF	「2.14. 参考資料」の[5]を参照してください。
タイムスタンプ発生器	0x5001_5000	0x5001_5FFF	「2.14. 参考資料」の[5]を参照してください。

注 APB コントロール/ステータスワードレジスタの DbgSwEnable ビットが 1 の場合のみ、本レジスタは CPU からアクセスできます。
「2.14. 参考資料」の[5]を参照してください。

表 2.12 CPU 周辺機能（OCD エミュレータアクセスビュー）

コンポーネント名	開始アドレス	終了アドレス	備考
システム ROM テーブル	0x8001_0000	0x8001_0FFF	「2.14. 参考資料」の[3]を参照してください。
OCDREG	0x8001_1000	0x8001_1FFF	「2.14. 参考資料」の[5]を参照してください。
CTI	0x8001_2000	0x8001_2FFF	「2.14. 参考資料」の[5]を参照してください。
ファネル	0x8001_3000	0x8001_3FFF	「2.14. 参考資料」の[5]を参照してください。
TMC(ETB)	0x8001_4000	0x8001_4FFF	「2.14. 参考資料」の[5]を参照してください。
タイムスタンプ発生器	0x8001_5000	0x8001_5FFF	「2.14. 参考資料」の[5]を参照してください。

2.8.4 ROM テーブル

本 MCU には、3 つの ROM テーブルがあります。

- プロセッサ ROM テーブル
- Cortex-M85 CPU 用の EPPB ROM テーブル
- システム ROM テーブル

EPPB ROM テーブルは TPIU コンポーネントとプロセッサ ROM テーブルを指します。EPPB ROM テーブルは ROM テーブルを指したり ROM テーブルから指されたりしません。

プロセッサ ROM テーブルには、Cortex-M85 に実装されたデバッグコンポーネントのリストを保持するエントリがあります。システム ROM テーブルには、MCU の CoreSight デバッグコンポーネントとして実装されたデバッグコンポーネントのリストを保持するエントリがあります。

2.8.4.1 ROM エントリ

ROM エントリは、システム内の CoreSight デバッグコンポーネントのリストを保持します。OCD エミュレータは、ROM エントリを使用して、どのコンポーネントがシステムに実装されているかを判定できます。

以下に Debug コンポーネントの各エントリを説明します。

表 2.13 : システム ROM エントリ

表 2.14 : EPPB ROM エントリ

表 2.15 : プロセッサ ROM エントリ (「2.14. 参考資料」を参照)

表 2.13 システム ROM エントリ

#	アドレス(注1)	アクセスサイズ	R/W	値	対象モジュール
0	0x4001_0000	32 ビット	読み出しのみ可能	0x00001003	OCDREG
1	0x4001_0004	32 ビット	読み出しのみ可能	0x00002003	CTI
2	0x4001_0008	32 ビット	読み出しのみ可能	0x00003003	ファネル
3	0x4001_000C	32 ビット	読み出しのみ可能	0x00004003	ETB
4	0x4001_0010	32 ビット	読み出しのみ可能	0x00005003	TSG
5	0x4001_0014	32 ビット	読み出しのみ可能	0x00000000	(ROM テーブルの終了マーカ)

注 1. ベースアドレス 0x4001_0000 は CPU セキュアアクセス専用です。
CPU 非セキュアアクセス用のベースアドレスは 0x5001_0000 です。
OCD エミュレータアクセス用のベースアドレスは 0x8001_0000 です。

表 2.14 EPPB ROM エントリ

#	アドレス	アクセスサイズ	R/W	値	対象モジュール
0	0xE00F_E000	32 ビット	読み出しのみ可能	0x00001003	プロセッサ ROM テーブル
1	0xE00F_E004	32 ビット	読み出しのみ可能	0xFFFF42003	TPIU
2	0xE00F_E008	32 ビット	読み出しのみ可能	0x00000000	(ROM テーブルの終了マーカ)

表 2.15 プロセッサ ROM エントリ

#	アドレス	アクセスサイズ	R/W	値	対象モジュール
0	0xE00F_F000	32 ビット	読み出しのみ可能	0xFFFF0F003	SCS
1	0xE00F_F004	32 ビット	読み出しのみ可能	0xFFFF02003	DWT
2	0xE00F_F008	32 ビット	読み出しのみ可能	0xFFFF03003	BPU
3	0xE00F_F00C	32 ビット	読み出しのみ可能	0xFFFF01003	ITM
5	0xE00F_F014	32 ビット	読み出しのみ可能	0xFFFF42003	ETM
6	0xE00F_F018	32 ビット	読み出しのみ可能	0xFFFF04003	PMU
7	0xE00F_F01C	32 ビット	読み出しのみ可能	0xFFFF43003	CTIO
8	0xE00F_F020	32 ビット	読み出しのみ可能	0xFFFF47002	PMC
9	0xE00F_F024	32 ビット	読み出しのみ可能	0x00000000	(ROM テーブルの終了マーカ)

2.8.4.2 CoreSight コンポーネントレジスタ

ROM テーブルには、Arm CoreSight アーキテクチャで定義された CoreSight コンポーネントレジスタがあります。

表 2.16 にシステム ROM テーブルのレジスタを示します。

表 2.17 にプロセッサ EPPB ROM テーブルのレジスタを示します。

表 2.18 にプロセッサ ROM テーブルを示します。「2.14. 参考資料」の[2]を参照してください。

表 2.16 システム ROM テーブルのレジスタ

名称	アドレス	アクセスサイズ	R/W	初期値
PID4	0x8001_0FD0	32 ビット	読み出しのみ可能	0x00000004
PID5	0x8001_0FD4	32 ビット	読み出しのみ可能	0x00000000
PID6	0x8001_0FD8	32 ビット	読み出しのみ可能	0x00000000
PID7	0x8001_0FDC	32 ビット	読み出しのみ可能	0x00000000
PID0	0x8001_0FE0	32 ビット	読み出しのみ可能	0x0000003B
PID1	0x8001_0FE4	32 ビット	読み出しのみ可能	0x00000030
PID2	0x8001_0FE8	32 ビット	読み出しのみ可能	0x0000000A
PID3	0x8001_0FEC	32 ビット	読み出しのみ可能	0x00000000
CID0	0x8001_0FF0	32 ビット	読み出しのみ可能	0x0000000D
CID1	0x8001_0FF4	32 ビット	読み出しのみ可能	0x00000010
CID2	0x8001_0FF8	32 ビット	読み出しのみ可能	0x00000005
CID3	0x8001_0FFC	32 ビット	読み出しのみ可能	0x000000B1

表 2.17 プロセッサ EPPB ROM テーブル

名称	アドレス	アクセスサイズ	R/W	初期値
PID4	0xE00F_EFD0	32 ビット	読み出しのみ可能	0x00000004
PID5	0xE00F_EFD4	32 ビット	読み出しのみ可能	0x00000000
PID6	0xE00F_EFD8	32 ビット	読み出しのみ可能	0x00000000
PID7	0xE00F_EFDC	32 ビット	読み出しのみ可能	0x00000000
PID0	0xE00F_EFE0	32 ビット	読み出しのみ可能	0x0000003B
PID1	0xE00F_EFE4	32 ビット	読み出しのみ可能	0x00000030
PID2	0xE00F_EFE8	32 ビット	読み出しのみ可能	0x0000000A
PID3	0xE00F_EFEC	32 ビット	読み出しのみ可能	0x00000000
CID0	0xE00F_EFF0	32 ビット	読み出しのみ可能	0x0000000D
CID1	0xE00F_EFF4	32 ビット	読み出しのみ可能	0x00000010
CID2	0xE00F_EFF8	32 ビット	読み出しのみ可能	0x00000005
CID3	0xE00F_EFFC	32 ビット	読み出しのみ可能	0x000000B1

表 2.18 プロセッサ ROM テーブル

名称	アドレス	アクセスサイズ	R/W	初期値
PID4	0xE00F_FFD0	32 ビット	読み出しのみ可能	0x00000004
PID5	0xE00F_FFD4	32 ビット	読み出しのみ可能	0x00000000
PID6	0xE00F_FFD8	32 ビット	読み出しのみ可能	0x00000000
PID7	0xE00F_FFDC	32 ビット	読み出しのみ可能	0x00000000
PID0	0xE00F_FFE0	32 ビット	読み出しのみ可能	0x000000D4
PID1	0xE00F_FFE4	32 ビット	読み出しのみ可能	0x000000B4
PID2	0xE00F_FFE8	32 ビット	読み出しのみ可能	0x0000000B
PID3	0xE00F_FFEC	32 ビット	読み出しのみ可能	0x00000000
CID0	0xE00F_FFF0	32 ビット	読み出しのみ可能	0x0000000D
CID1	0xE00F_FFF4	32 ビット	読み出しのみ可能	0x00000010
CID2	0xE00F_FFF8	32 ビット	読み出しのみ可能	0x00000005
CID3	0xE00F_FFFC	32 ビット	読み出しのみ可能	0x000000B1

2.8.5 DBGREG

Base_Address: CPU_DBG = 0x4001_B000

DBGREG モジュールはデバッグ機能を制御します。

表 2.19 に DBGREG レジスタ一覧を示します。

表 2.19 DBGREG レジスタ

名称	シンボル	DAP ポート	アドレス	アクセスサイズ	R/W
デバッグステータスレジスタ	DBGSTR	ポート 0	0x4001_B000	32 ビット	読み出しのみ可能
デバッグストップコントロールレジスタ	DBGSTOPCR	ポート 0	0x4001_B010	32 ビット	読み出し/書き込み
デバッグ認証コントロールレジスタ 0	DBGAUTH0	ポート 0	0x4001_B020	32 ビット	読み出し/書き込み
デバッグ認証コントロールレジスタ 1	DBGAUTH1	ポート 0	0x4001_B024	32 ビット	読み出し/書き込み
トレースポートコントロールレジスタ	TRPORTCR	ポート 0	0x4001_B030	32 ビット	読み出し/書き込み
キャッシュデバッグコントロールレジスタ	CACHEDBGCR	ポート 0	0x4001_B040	32 ビット	読み出し/書き込み
デバッグ用 MOCO 許可レジスタ	DBGMOCOEN	ポート 0	0x4001_B300	32 ビット	読み出し/書き込み
デバッグ用フラッシュシーケンサクロック選択レジスタ	DBGFCLKSEL	ポート 0	0x4001_B310	32 ビット	読み出し/書き込み

2.8.5.1 DEBUGSAR : デバッグセキュリティ属性レジスタ

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x180

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DBGSA0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DBGSA0	デバッグリソースセキュリティ属性 0 0: セキュア 1: 非セキュア	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1、P-TYPE-1

DBGSA0 ビット (デバッグリソースセキュリティ属性 0)

デバッグ制御用レジスタのセキュリティ属性対象のレジスタを以下に示します。

- DBGREG.DBGAUTH0
- APB-AP に接続され、システムアドレス空間にマッピングされた CoreSight レジスタ

注. これは、外部から APB-AP へのアクセスには影響しません。

2.8.5.2 DBGSTR : デバッグステータスレジスタ

Base address: CPU_DBG = 0x4001_B000
CPU_DBG_NS = 0x5001_B000

Offset address: 0x000

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	CDBG PWRU PACK	CDBG PWRU PREQ	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	x	x	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
27:0	—	読むと 0 が読めます。	R
28	CDBGPWRUPREQ	デバッグパワーアップ要求 0: OCD はデバッグパワーアップを要求していない 1: OCD はデバッグパワーアップを要求している	R
29	CDBGPWRUPACK	デバッグパワーアップアクノリッジ 0: デバッグパワーアップ要求を受け付けていない 1: デバッグパワーアップ要求を受け付けた	R
31:30	—	読むと 0 が読めます。	R

注: S-TYPE-5、P-TYPE-2

DBGSTR レジスタは、プログラムに OCD 状態を通知するデバッグステータスレジスタです。このレジスタはデバッグ接続状態を監視しています。

2.8.5.3 DBGSTOPCR : デバッグストップコントロールレジスタ

Base address: CPU_DBG = 0x4001_B000
CPU_DBG_NS = 0x5001_B000

Offset address: 0x010

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	DBGS TOP_ RER	—	—	—	—	—	—	DBGS TOP_ PVD	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DBGS TOP_ WDT0	DBGS TOP_ I WDT
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1

ビット	シンボル	機能	R/W
0	DBGSTOP_IWDT	OCD RUN モードでの IWDT リセット/割り込み用のマスク OCD ブレークモードでは、このビットの値に関係なく、リセット/割り込みはマスクされ、IWDT カウンタは停止します。 0: IWDT リセット/割り込みを許可 1: IWDT リセット/割り込みをマスクし、IWDT カウントを停止	R/W
1	DBGSTOP_WDT0	OCD RUN モードでの WDT リセット/割り込み用のマスク OCD ブレークモードでは、このビットの値に関係なく、リセット/割り込みはマスクされ、WDT カウンタは停止します。 0: WDT リセット/割り込みを許可 1: WDT リセット/割り込みをマスクし、WDT カウントを停止	R/W

ビット	シンボル	機能	R/W
16:2	—	読むと0が読めます。書く場合、0としてください。	R/W
17	DBGSTOP_PVD	PVDn (n = 1, 2) リセット/割り込み用のマスク 0: PVDn (n = 1, 2) リセット/割り込みを許可 1: PVDn (n = 1, 2) リセット/割り込みをマスク	R/W
23:18	—	読むと0が読めます。書く場合、0としてください。	R/W
24	DBGSTOP_RER	SRAM パリティ/ECC エラーリセット/割り込み用のマスク 0: SRAM パリティ/ECC エラーリセット/割り込みを許可 1: SRAM パリティ/ECC エラーリセット/割り込みをマスク	R/W
31:25	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-5、P-TYPE-2

デバッグストップコントロールレジスタ (DBGSTOPCR) は、デバッグ中の機能停止を指定します。

このレジスタは、次の条件のいずれかが真の時に有効です。

- CDBGPWRUPREQ が 1、かつ AL が AL2 または AL1
- OFS1(_SEC).SWDBG が 0、かつ DBGAUTH0.DBGEN0 が 1

上記の条件のいずれも真でない場合、MCU はこのレジスタ設定を無視し、全てのビットを 0 と見なします。

2.8.5.4 DBGAUTH0 : デバッグ認証コントロールレジスタ 0

Base address: CPU_DBG = 0x4001_B000
CPU_DBG_NS = 0x5001_B000

Offset address: 0x020

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	SWDBG	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DEVIC EEN
Value after reset:	OFS1(_SEC) _SWD BG	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	DBGE NAP	—	—	—	NIDEN 0	—	—	—	DBGE N0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DBGEN0 ^(注1)	CPU 侵入型デバッグ許可 0: 禁止 1: 許可	R/W
3:1	—	読むと0が読めます。書く場合、0としてください。	R/W
4	NIDEN0	CPU 非侵入型デバッグ許可 0: 禁止 1: 許可	R/W
7:5	—	読むと0が読めます。書く場合、0としてください。	R/W
8	DBGENAP ^(注1)	CPU AHB-AP (AP0) デバッグ許可 0: 禁止 1: 許可	R/W
15:9	—	読むと0が読めます。書く場合、0としてください。	R/W
16	DEVICEEN ^(注2)	APB-AP (AP1) 認証 0: 禁止 1: 許可	R/W
30:17	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
31	SWDBG	デバッグ機能のソフトウェア制御 0: 無効 1: 有効	R/W

注. S-TYPE-3 (DEBUGSAR.DBGSA0)、P-TYPE-2

注 1. AL2 または AL1 の場合、MCU はこのビットを無視して、1 が設定されたと見なします。

注 2. AL2 の場合、MCU はこのビットを無視して、1 が設定されたと見なします。

デバッグ機能のソフトウェア制御 (OFS1(_SEC).SWDBG = 0) が有効の場合、本レジスタの DBGEN0 ビットと NIDEN0 ビットでプロセッサ許可の非セキュアな侵入型および非侵入型のデバッグ機能を制御できます。

非セキュア AHB-AP アクセスは、本レジスタの DBGENAP ビットで許可できます。

APB-AP から Coresight コンポーネントへのデバッグ APB を介したアクセスは、本レジスタの DEVICEEN ビットで許可できます。

OFS1(_SEC).SWDBG が 1 の場合、MCU はこのレジスタを無視して、初期値が設定されたと見なします。

注. DBGEN0 = 1 の場合、MCU は DBGSTOPCR、SYOCDCR、MCUCTRL に従って動作し、(DBGEN0 = 1 または NIDEN0 = 1) が真の場合、MCU は TRPORTCR に従って動作します。

2.8.5.5 DBGAUTH1 : デバッグ認証コントロールレジスタ 1

Base address: CPU_DBG = 0x4001_B000

Offset address: 0x024

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	SPIDENAP	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	SPIDENAP ^(注1)	CPU AHB-AP (AP0) デバッグ許可 0: 禁止 1: 許可	R/W
31:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-6、P-TYPE-2

注 1. AL2 の場合、MCU はこのビットを無視して、1 が設定されたと見なします。

デバッグ機能のソフトウェア制御 (OFS1(_SEC).SWDBG = 0) が有効の場合、本レジスタの SPIDENAP ビットで、AHB-AP ポートから D-AHB へのセキュアアクセスを許可できます。

OFS1(_SEC).SWDBG が 1 の場合、MCU はこのレジスタを無視して、初期値が設定されたと見なします。

2.8.5.6 CACHEDBGCR : キャッシュデバッグコントロールレジスタ

Base address: CPU_DBG = 0x4001_B000

Offset address: 0x040

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	L1RSTDIS
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	L1RSTDIS	L1 キャッシュ自動無効化を禁止 0: L1 キャッシュの自動無効化を許可 1: L1 キャッシュの自動無効化を禁止	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-6、P-TYPE-2

CACHEDBGCR レジスタは、デバッグ中にリセット解除後の L1 キャッシュ無効化の禁止を制御できます。

注. レジスタの設定は以下のいずれの条件が該当する場合にのみ有効です。

- CDBGPWRUPREQ が 1、かつ AL が AL2 または AL1
- OFS1(_SEC).SWDBG が 0、かつ DBGAUTH0.DBGEN0 または DBGAUTH0.NIDEN0 が 1

注. このビットに書き込みを行う前に、「2.14. 参考資料」 [2] の 4.6 節「キャッシュ初期化信号」を参照してください。

2.8.5.7 TRPORTCR : トレースポートコントロールレジスタ

Base address: CPU_DBG = 0x4001_B000
CPU_DBG_NS = 0x5001_B000

Offset address: 0x030

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	DRV[1:0]	—	—	OE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0

ビット	シンボル	機能	R/W
0	OE	データ出力許可ビットは、トレースクロック、トレースデータ、SWO 出力を許可するかどうかが示します。 0: 出力禁止 1: 出力許可	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3:2	DRV[1:0]	ポート駆動能力制御ビットは、トレースポートバッファ速度を示します。 00: 低駆動 01: 中駆動 10: 高速高駆動 11: 高駆動	R/W
31:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-5、P-TYPE-2

TRPORTCR レジスタは、トレースデータのトレースポートを制御します。

注. レジスタの設定は以下のいずれの条件が該当する場合にのみ有効です。

- CDBGPWRUPREQ が 1、かつ AL が AL2 または AL1
- OFS1(_SEC).SWDBG が 0、かつ DBGAUTH0.DBGEN0 または DBGAUTH0.NIDEN0 が 1

2.8.5.8 DBGMOCOEN : デバッグ用 MOCO 許可要求レジスタ

Base address: CPU_DBG = 0x4001_B000
CPU_DBG_NS = 0x5001_B000

Offset address: 0x300

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MOCO EN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MOCOEN	MOCO 許可要求 0: MOCO 許可要求なし 1: MOCO 許可を要求	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-5、P-TYPE-2

DBGMOCOEN レジスタは MOCO 動作を許可します。外部デバッガを接続していない場合、このレジスタには効力がありません。P/E モード中はこのレジスタの値を更新できません。

注. レジスタの使い方

非セキュアデバッグ機能のみ有効な場合、デバッガは TrustZone で保護されたクロック関連レジスタを設定できません。したがって、FCLK 周波数がフラッシュ動作をプログラムするのに最低限必要な速度でない場合は、(ソフトウェアブレイクポイントの設定による) フラッシュメモリへの書き込みはできません。

この場合、DBGMOCOEN と DBGFCLKSEL の設定によりフラッシュシーケンサクロックを MOCO に変更して、フラッシュメモリへの書き込みを許可できます。

2.8.5.9 DBGFCLKSEL : デバッグ用フラッシュシーケンサクロック選択レジスタ

Base address: CPU_DBG = 0x4001_B000
CPU_DBG_NS = 0x5001_B000

Offset address: 0x310

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	FCLK SEL
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	FCLKSEL	フラッシュシーケンサクロック選択 0: FCLK 1: MOCO	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-5、P-TYPE-2

DBGFCLKSEL レジスタは、フラッシュ P/E シーケンサクロックを切り替えます。外部デバッガを接続していない場合、このレジスタには効力がありません。P/E モード中はこのレジスタの値を更新できません。

FCLK がフラッシュ P/E のサポート範囲外の場合でも、フラッシュ P/E は FCLK の代わりに MOCO を使って利用可能です。FCLK の代わりに MOCO を使用する手順を以下に示します。

1. CPU がデバッグ状態 (DHCSR.S_HALT = 1) になるまで待機します。
2. フラッシュが P/E モードでないことを確認します (フラッシュが P/E モードの場合、外部ホストはフラッシュ P/E を実行できません)。
3. DBGMOCOEN.MOCOEN を 1 に設定します。
4. MOCO 発振セトリング時間待機します。
5. DBGFCLKSEL.FCLKSEL を 1 に設定します。
6. コードフラッシュ P/E を実行します。
7. DBGFCLKSEL.FCLKSEL を 0 にクリアします。
8. DBGMOCOEN.MOCOEN を 0 にクリアします。
9. CPU を再起動します。

注. レジスタの使い方

非セキュアデバッグ機能のみ有効な場合、デバッガは TrustZone で保護されたクロック関連レジスタを設定できません。したがって、FCLK 周波数がフラッシュ動作をプログラムするのに最低限必要な速度でない場合は、(ソフトウェアブレイクポイントの設定による) フラッシュメモリへの書き込みはできません。

この場合、DBGMOCOEN と DBGFCLKSEL の設定によりフラッシュシーケンサクロックを MOCO に変更して、フラッシュメモリへの書き込みを許可できます。

2.8.5.10 CoreSight コンポーネントレジスタ

DBGREG には、ARM CoreSight アーキテクチャで定義された CoreSight コンポーネントレジスタがあります。表 2.20 にレジスタ一覧を示します。

表 2.20 CoreSight コンポーネントレジスタ

名称	アドレス	アクセスサイズ	R/W	初期値
PID4	0x4001_BFD0	32 ビット	読み出しのみ可能	0x00000004
PID5	0x4001_BFD4	32 ビット	読み出しのみ可能	0x00000000
PID6	0x4001_BFD8	32 ビット	読み出しのみ可能	0x00000000
PID7	0x4001_BFDC	32 ビット	読み出しのみ可能	0x00000000
PID0	0x4001_BFE0	32 ビット	読み出しのみ可能	0x00000005
PID1	0x4001_BFE4	32 ビット	読み出しのみ可能	0x00000030
PID2	0x4001_BFE8	32 ビット	読み出しのみ可能	0x0000000A
PID3	0x4001_BFEC	32 ビット	読み出しのみ可能	0x00000000
CID0	0x4001_BFF0	32 ビット	読み出しのみ可能	0x0000000D
CID1	0x4001_BFF4	32 ビット	読み出しのみ可能	0x000000F0
CID2	0x4001_BFF8	32 ビット	読み出しのみ可能	0x00000005
CID3	0x4001_BFFC	32 ビット	読み出しのみ可能	0x000000B1

注. S-TYPE-5、P-TYPE-2

2.8.6 OCDREG

OCDREG は、OCD (オンチップデバッグ) エミュレータ機能用に提供されたレジスタモジュールです。OCDREG は、CoreSight 準拠のコンポーネントとして実装されています。表 2.21 に OCDREG のレジスタ一覧を示します。

表 2.21 OCDREG のレジスタ一覧

名称	シンボル	DAP ポート	OCD アドレス	CPU アドレス	アクセスサイズ	R/W
MCU ステータスレジスタ	MCUSTAT	ポート 1	0x8000_0400	CPU からのアクセス不可	32 ビット	読み出し専用
MCU コントロールレジスタ	MCUCTRL	ポート 1	0x8001_1004	0x4001_1004 (セキュア) 0x5001_1004 (非セキュア)	32 ビット	読み出し/書き込み
JTAG ブートモード遷移レジスタ	JBMDR	ポート 1	0x8001_1100	0x4001_1100 (セキュア) 0x5001_1100 (非セキュア)	32 ビット	読み出し/書き込み
JTAG ブート受信データレジスタ	JBRDR	ポート 1	0x8001_1120	0x4001_1120 (セキュア) 0x5001_1120 (非セキュア)	32 ビット	読み出し/書き込み
JTAG ブート送信データレジスタ	JBTDTR	ポート 1	0x8001_1130	0x4001_1130 (セキュア) 0x5001_1130 (非セキュア)	32 ビット	読み出し/書き込み
JTAG ブートステータスレジスタ	JBSTR	ポート 1	0x8001_1140	0x4001_1140 (セキュア) 0x5001_1140 (非セキュア)	32 ビット	読み出し/書き込み
JTAG ブート割り込みコントロールレジスタ	JBICR	ポート 1	0x8001_1150	0x4001_1150 (セキュア) 0x5001_1150 (非セキュア)	32 ビット	読み出し/書き込み
ファーストステージブートローダー状態監視レジスタ	FSBLSTATM	ポート 1	0x8001_1300	0x4001_1300 (セキュア) 0x5001_1300 (非セキュア)	32 ビット	読み出し専用

- 注. CPU から OCDREG へのアクセスは、特権アクセスのみにより許可されます。
外部デバッグから OCDREG への APB-AP を介したアクセスは、特権アクセスまたは非特権アクセスにより許可されます。
- 注. CPU が MCUCTRL、JBMDR、JBRDR、JBTDTR、JBICR にアクセスしている間は、JTAG/SWD を使って MCUCTRL に書き込みをしないでください。
RES ピンリセット中を除き、JTAG/SWD を使って JBMDR に書き込みをしないでください。
CPU が MCUCTRL、JBMDR、JBRDR、JBTDTR、JBICR にアクセスしている間は、JTAG/SWD を使って JBRDR に書き込みをしないでください。
JTAG/SWD を使って JBTDTR に書き込みをしないでください。
JTAG/SWD を使って JBSTR に書き込みをしないでください。
JTAG/SWD を使って JBICR に書き込みをしないでください。

2.8.6.1 MCUSTAT : MCU ステータスレジスタ

Base address: 0x8000_0400(注1)

Offset address: 0x000

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	DSTB Y3	DSTB Y2	DSTB Y1	—	—	—	STBY1
Value after reset:	0	0	0	0	0	0	0	0	0	x	x	x	0	0	x	x
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	AL[1:0]	—	—	—	—	—	—	—	—	—	—	CPUS TOPC LK	SLEE P	—
Value after reset:	1	0	0	0	0	0	0	1	0	0	0	0	0	x	x	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。	R
1	SLEEP	CPU が CPU スリープモードであることを示します。 0: CPU は CPU スリープモードではない 1: CPU は CPU スリープモードである	R
2	CPUSTOPCLK	CPU クロックが停止中であることを示します。 0: CPU へのクロックを供給中です。MCU が通常モードまたは CPU スリープモードであることを示します。 1: CPU へのクロックは停止中です。MCU が CPU ディープスリープモード、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモードであることを示します。	R
7:3	—	読むと 0 が読めます。	R
8	—	読むと 1 が読めます。	R
11:9	—	読むと 0 が読めます。	R
13:12	AL[1:0]	AL モニタ 0x0: AL0 0x1: AL1 0x3: AL2	R
14	—	読むと 0 が読めます。	R
15	—	読むと 1 が読めます。	R
16	STBY1	MCU がソフトウェアスタンバイモードであることを示す 0: MCU はソフトウェアスタンバイモードではない 1: MCU はソフトウェアスタンバイモードである	R
19:17	—	読むと 0 が読めます。	R
20	DSTBY1	MCU がディープソフトウェアスタンバイモード 1 であることを示す 0: MCU はディープソフトウェアスタンバイモード 1 ではない 1: MCU はディープソフトウェアスタンバイモード 1 である	R
21	DSTBY2	MCU がディープソフトウェアスタンバイモード 2 であることを示す 0: MCU はディープソフトウェアスタンバイモード 2 ではない 1: MCU はディープソフトウェアスタンバイモード 2 である	R
22	DSTBY3	MCU がディープソフトウェアスタンバイモード 3 であることを示す 0: MCU はディープソフトウェアスタンバイモード 3 ではない 1: MCU はディープソフトウェアスタンバイモード 3 である	R
31:23	—	読むと 0 が読めます。	R

注. S-TYPE-5、P-TYPE-2

注 1. MCUSTAT レジスタのアドレスには、外部デバッグだけがアクセスできます。

MCUSTAT レジスタは、MCU ステータスおよび認証ステータスを示すレジスタです。MCUSTAT レジスタのビットはすべて監視ビットでなので、リセット不可です。本レジスタにはセキュア保護がありません。

2.8.6.2 MCUCTRL : MCU コントロールレジスタ

Base address: OCD_CPU = 0x4001_1000
OCD_CPU_NS = 0x5001_1000
OCD_DAP = 0x8001_1000(注1)

Offset address: 0x004

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	CPUW AIT
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	EDBG RQ
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	EDBGRQ	外部デバッグ要求。このビットに1を書き込むと、CPU 停止またはデバッグ監視の例外要求が発生します。 0: デバッグイベントを要求しない 1: デバッグイベントを要求する	R/W
15:1	—	読むと0が読めます。書く場合、0としてください。	R/W
16	CPUWAIT	CPU 停止設定 0: CPUWAIT デアサート CPU はリセット解除後にブートアップシーケンスと命令実行を開始する 1: CPUWAIT アサート CPU はリセット解除後に強制的に静止状態にされる	R/W
31:17	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-5、P-TYPE-2

注. このレジスタは、次の条件のいずれかが真の時に有効です。

- CDBGPWRUPREQ が1、かつ AL がAL2 または AL1
- OFS1(_SEC).SWDBG が0、かつ DBGAUTH0.DBGEN0 が1

上記の条件のいずれも真でない場合、MCUはこのレジスタ設定を無視し、全てのビットを0と見なします。

注1. このアドレスは外部デバッグからアクセスします。

MCUCTRL レジスタには、外部イベントによってデバッグ状態に遷移する外部デバッグ機能があります。

2.8.6.3 認証制御レジスタ

デバッグからアクセス可能な認証レジスタは、OCDREG に配置されています。

2.8.6.3.1 JBMDR : JTAG ブートモード遷移レジスタ

Base address: OCD_CPU = 0x4001_1000
OCD_CPU_NS = 0x5001_1000
OCD_DAP = 0x8001_1000(注1)

Offset address: 0x100

Bit position:	31	7	0																													
Bit field:	—												KEY[7:0]																			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	KEY[7:0]	モード遷移キー 0xA5 が設定されると端子リセットが解除され、システムは JTAG ブートモードに遷移します。システムが JTAG ブートモードに遷移すると、MDSR.JBOTS = 1 となります。	R/W

ビット	シンボル	機能	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-5、P-TYPE-2

注 1. このアドレスは外部デバッグからアクセスします。

JBMDR レジスタは、デバッグからコマンドを設定します。

本レジスタは「5.リセット」の表 5.2 に示される要因によって初期化されますが、デバッグの切断によっても初期化されます。

2.8.6.3.2 JBRDR : JTAG ブート受信データレジスタ

Base address: OCD_CPU = 0x4001_1000
 OCD_CPU_NS = 0x5001_1000
 OCD_DAP = 0x8001_1000(注1)

Offset address: 0x120

Bit position: 31 0



Value after reset: 0

ビット	シンボル	機能	R/W
31:0	RDAT[31:0]	受信データレジスタ R/W は外部ホストと CPU の両方で可能ですが、次のように使い分けることを推奨します。 W: 外部ホスト R: CPU (ブートファームウェア) JBSTR.RDF = 1 のとき、書き込みができません、エラーが発生します。	R/W

注. S-TYPE-5、P-TYPE-2

注 1. このアドレスは外部デバッグからアクセスします。

JBRDR レジスタは、デバッグからのデータの受信に使用します。

2.8.6.3.3 JBTDR : JTAG ブート送信データレジスタ

Base address: OCD_CPU = 0x4001_1000
 OCD_CPU_NS = 0x5001_1000
 OCD_DAP = 0x8001_1000(注1)

Offset address: 0x130

Bit position: 31 0



Value after reset: 0

ビット	シンボル	機能	R/W
31:0	TDAT[31:0]	送信データレジスタ R/W は外部ホストと CPU の両方で可能ですが、次のように使い分けることを推奨します。 W: CPU (ブートファームウェア) R: 外部ホスト JBSTR.TDE = 1 のとき、読み出しができません、エラーが発生します。	R/W

注. S-TYPE-5、P-TYPE-2

注 1. このアドレスは外部デバッグからアクセスします。

JBTDR レジスタは、デバッグへのデータの送信に使用されます。

2.8.6.3.4 JBSTR : JTAG ブートステータスレジスタ


Base address: OCD_CPU = 0x4001_1000
 OCD_CPU_NS = 0x5001_1000
 OCD_DAP = 0x8001_1000(注1)

Offset address: 0x140

Bit position: 31

1 0

Bit field:



Value after reset: 0 1 0

ビット	シンボル	機能	R/W
0	RDF	受信バッファフル 0: 受信データなし 1: 受信データあり	R/W
1	TDE	送信データエンプティ 0: データ送信あり 1: データ送信なし	R/W
31:2	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-5、P-TYPE-2

注1. このアドレスは外部デバッガからアクセスします。

JBSTR レジスタはブート状態の監視に使用します。

RDF フラグ (受信バッファフル)

RDF ビットは受信バッファが満杯かどうかを示します。

[1 になる条件]

- JBTDR の読み出し
- JBSTR.RDF への 1 の書き込み

[0 になる条件]

- JBTDR への書き込み
- JBSTR.RDF への 0 の書き込み

TDE フラグ (送信データエンプティ)

TDE ビットは送信データがエンプティかどうかを示します。

[1 になる条件]

- JBTDR の読み出し
- JBSTR.TDE への 1 の書き込み

[0 になる条件]


- JBTDR への書き込み
- JBSTR.TDE への 0 の書き込み

2.8.6.3.5 JBICR : JTAG ブート割り込みコントロールレジスタ

Base address: OCD_CPU = 0x4001_1000
 OCD_CPU_NS = 0x5001_1000
 OCD_DAP = 0x8001_1000(注1)

Offset address: 0x150

Bit position: 31



Value after reset: 0

ビット	シンボル	機能	R/W
0	RDFIE	受信バッファフル割り込み許可 0: RDF = 1 で割り込み要求を禁止 1: RDF = 1 で割り込み要求を許可	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-5、P-TYPE-2

注 1. このアドレスは外部デバッガからアクセスします。


JBICR レジスタは、JTAG ブート中の割り込みを制御するのに使用します。

2.8.6.3.6 FSBLSTATM : ファーストステージブートローダー状態監視レジスタ

Base address: OCD_CPU = 0x4001_1000
 OCD_CPU_NS = 0x5001_1000
 OCD_DAP = 0x8001_1000(注1)

Offset address: 0x300

Bit position: 31



Value after reset: 0

ビット	シンボル	機能	R/W
0	CS	FSBL 完了状態 0: FSBL 未完了 1: FSBL 完了	R
1	RS	FSBL 結果状態 0: FSBL 失敗 1: FSBL 合格	R
31:2	—	読むと 0 が読めます。	R

注. S-TYPE-5、P-TYPE-2

注 1. このアドレスは外部デバッガからアクセスします。

FSBLSTATM レジスタはファーストステージブートローダーの状態を示します。

ディープソフトウェアスタンバイリセットやソフトウェアリセットにより FSBL 実行をスキップした場合、これらのリセットでは FSBLSTATM レジスタの CS ビットと RS ビットは初期化されません。

2.8.6.4 CoreSight コンポーネントレジスタ

OCDREG には、ARM CoreSight アーキテクチャで定義された CoreSight コンポーネントレジスタがあります。表 2.22 にレジスタ一覧を示します。

各レジスタの詳細は、「2.14. 参考資料」 [7] を参照してください。

表 2.22 CoreSight コンポーネントレジスタ

名称	アドレス	アクセスサイズ	R/W	初期値
PID4	0x8001_1FD0	32 ビット	読み出しのみ可能	0x00000004
PID5	0x8001_1FD4	32 ビット	読み出しのみ可能	0x00000000
PID6	0x8001_1FD8	32 ビット	読み出しのみ可能	0x00000000
PID7	0x8001_1FDC	32 ビット	読み出しのみ可能	0x00000000
PID0	0x8001_1FE0	32 ビット	読み出しのみ可能	0x00000004
PID1	0x8001_1FE4	32 ビット	読み出しのみ可能	0x00000030
PID2	0x8001_1FE8	32 ビット	読み出しのみ可能	0x0000000A
PID3	0x8001_1FEC	32 ビット	読み出しのみ可能	0x00000000
CID0	0x8001_1FF0	32 ビット	読み出しのみ可能	0x0000000D
CID1	0x8001_1FF4	32 ビット	読み出しのみ可能	0x000000F0
CID2	0x8001_1FF8	32 ビット	読み出しのみ可能	0x00000005
CID3	0x8001_1FFC	32 ビット	読み出しのみ可能	0x000000B1

注. S-TYPE-5、P-TYPE-2

2.9 CoreSight クロストリガインタフェース (CTI)

表 2.23 CTI チャンネル

CTI チャンネル数	CTITRIGIN		CTITRIGOUT	
CTI	0	ACQCOMP	0	—
	1	FULL	1	—
	2	—	2	ETB FLUSHIN
	3	—	3	ETB TRIGIN
	4	—	4	—
	5	—	5	—
	6	—	6	—
	7	—	7	—
CTI0	0	プロセッサ停止	0	プロセッサデバッグ要求
	1	DWT コンパレータ出力 0	1	プロセッサ再開始
	2	DWT コンパレータ出力 1	2	CTIIRQ[0] (ICU0 に接続)
	3	DWT コンパレータ出力 2	3	CTIIRQ[1] (ICU0 に接続)
	4	ETM イベント出力 0	4	ETM イベント入力 0
	5	ETM イベント出力 1	5	ETM イベント入力 1
	6	—	6	ETM イベント入力 2
	7	—	7	ETM イベント入力 3

本 MCU は、デバッグモジュールに実装されたプロセッサ CTI0 および CoreSight 共通 CTI をサポートしています。CTIIRQ を使用する場合、ICU 設定が必要です。

2.10 CoreSight ATB ファネル

本 MCU には CoreSight ATB ファネルが 1 つあります。ファネルには 2 つの ATB スレーブと 1 つの ATB マスタがあり、ETM および ITM から ETB までのデバッグトレースソースの選択に使用します。図 2.3 に MCU 内の CoreSight ATB 接続を示します。




図 2.3 MCU 内の CoreSight ATB 接続

表 2.24 にファネル ATB スレーブ接続を示します。

表 2.24 ファネル ATB スレーブ接続

ATB スレーブ番号	接続されたトレースソース
#0	CPU-ITM
#1	CPU-ETM

ATB とファネルの詳細は、「2.14. 参考資料」の[5]を参照してください。

2.11 SysTick システムタイマ

本 MCU は、セキュア SysTick と非セキュア SysTick という 2 つの SysTick システムタイマを内蔵しています。

SysTick 要因は CPUCLK または SYSTICKCLK (MOCO/8) です。SysTick 要因が SYSTICKCLK (MOCO/8) の場合、CPUCLK 周波数は 2 MHz 以上である必要があります。

図 2.4 に SysTick タイマのブロック図を示します。




図 2.4 SysTick タイマのブロック図

2.12 CoreSight タイムスタンプ発生器

MCU には、TM と ETM にタイムスタンプを供給する CoreSight タイムスタンプ発生器があります。

タイムスタンプは、ICLK/2 で動作する 64 ビットカウンタにより生成されます。

詳細については、「[2.14. 参考資料](#)」の[5]を参照してください。

2.13 OCD エミュレータ接続

この製品では、MCU は OCDREG に格納された現在の認証レベルをチェックすることによって MCU リソースのアクセス権を確認します。

認証レベルの制御方法は 2 つあります。

- JTAG/SWD を使用。図 2.5 を参照してください。
- ソフトウェアを使用。図 2.6 を参照してください。




図 2.5 JTAG/SWD による認証レベルの制御




図 2.6 ソフトウェアを使用した認証レベルの制御

2.13.1 SYOCDCCR.DBGEN

詳細は「2.7.3.1. 低消費電力モード」を参照してください。

2.13.2 OCD エミュレータ接続での制限

エミュレータアクセスに関するいくつかの制限があります。本項では、これらの制限について説明します。

2.13.3 低消費電力モードでの接続開始

OCD エミュレータから JTAG/SWD 接続を開始するとき、MCU は通常モード、CPU スリープモード、または CPU ディープスリープモードでなければなりません。MCU がソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードであると、OCD エミュレータは MCU をハングさせる場合があります。

2.13.4 デバッグ中の低消費電力モードへの切り替え

本 MCU が OCD モードであるとき、低消費電力モードへの切り替えが可能です。ただし、AHB-AP からのシステムバスアクセスは、ディープスリープモード、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモードでは禁止されます。これらのモードでは、SWJ-DP、APB-AP、および OCDREG に対してのみ、OCD エミュレータからのアクセスが可能です。表 2.25 に制限事項を示します。

表 2.25 デバッグ中の低消費電力モードへの切り替え (1/2)

現在のモード	OCD エミュレータ接続開始	低消費電力モードへの変更	AHB-AP とシステムバスへのアクセス	APB-AP と OCDREG へのアクセス
通常	可能	可能	可能	可能
スリープ	可能	可能	可能	可能
ディープスリープ	可能	可能	N/A	可能
ソフトウェアスタンバイ	該当なし	可能	該当なし	可能

表 2.25 デバッグ中の低消費電力モードへの切り替え (2/2)

現在のモード	OCD エミュレータ接続 開始	低消費電力モード への変更	AHB-AP とシステムバス へのアクセス	APB-AP と OCDREG へ のアクセス
ディープソフトウェアスタンバイ	該当なし	可能	該当なし	可能

2.13.5 接続シーケンスと JTAG/SWD 認証

この節では、MCU の認証方法を説明します。最初に、この節では、MCU の認証にどの機構を使用するのかを説明します。次に、上記で説明した機構を使用して、この説では JTAG/SWD を使った接続シーケンスと MCU の認証手順を説明します。JTAG/SWD 認証を制御するレジスタの詳細については、「2.8.5. DBGREG」と「2.8.6. OCDREG」を参照してください。

2.13.5.1 JTAG/SWD 認証機構

本 MCU の共通プラットフォームはチャレンジ&レスポンス認証をサポートしています。チャレンジ&レスポンス認証の場合は、ブート FW が認証を行います。

2.13.5.2 接続シーケンスと JTAG/SWD 認証

チャレンジ&レスポンス認証の場合：

1. JTAG または SWD インタフェースを介して OCD デバッガを本 MCU に接続します。
2. DAP バスにアクセスするよう SWJ-DP を設定します。
この設定において、OCD エミュレータは SWJDP コントロールステータスレジスタの CDBGPWRUPREQ をアサートした後、同レジスタの CDBGPWRUPACK がアサートされるまで待つ必要があります。
3. OCDREG にアクセスするよう APB-AP を設定します。この APB-AP は DAP バスのポート 1 に接続されません。
4. ブートモード要求を設定します。
5. RES をネゲートします。
6. MCUSTAT.AL を確認します。
MCUSTAT.AL が要求 AL 以上の場合は、認証の必要はありません。
7. 認証データを設定します。
8. MCUSTAT.AL を確認します。
(a) MCUSTAT.AL が AL を要求しない場合、要求は失敗です。
(b) 認証をリトライする場合は手順 7 に進みます。
9. RES をアサートしてシングルチップモードに遷移します。
10. システムアドレス空間にアクセスするよう AHB-AP を設定します。AHB-AP は DAP バスのポート 0 に接続されます。
11. AHB-AP を使用して、CPU デバッグリソースへのアクセスを開始します。

2.14 参考資料

- [1] Arm Limited., *Arm[®]v8-M Architecture Reference Manual* (ARM DDI 0553B)
- [2] Arm Limited., *Arm[®] Cortex[®]-M85 Processor Technical Reference Manual* (ARM 101924)
- [3] Arm Limited., *Arm[®] Cortex[®]-M85 Processor Integration and Implementation Manual* (ARM 101925)
- [4] Arm Limited., *Arm[®] Cortex[®]-M85 Processor Devices Generic User Guide* (ARM 101928)
- [5] Arm Limited., *Arm[®] CoreSight[™] SoC-400 Technical Reference Manual* (ARM DDI 0480G)
- [6] Arm Limited., *Arm[®] CoreSight[™] ETM-M85 Technical Reference Manual* (ARM 101926)
- [7] Arm Limited., *Arm[®] CoreSight[™] Architecture Specification* (ARM IHI 0029F)
- [8] Arm Limited., *Arm[®] Embedded Trace Macrocell Architecture Specification* (ARM IHI 0064H.a)

[9] Arm Limited., *Arm[®] CoreSight SoC-400 User Guide* (ARM 100490)

3. 動作モード

3.1 概要

表 3.1 は、モード設定端子 (MD 端子) と JTAG アクセス可能コマンドによる動作モードの選択を示しています。詳細は、「3.3. 動作モードの説明」を参照してください。

表 3.1 モード設定端子による動作モードの選択

モード設定端子 (MD)	動作モード	内蔵フラッシュ	外部バス
1	シングルチップモード/ JTAG ブートモード	有効	無効
0	SCI/USB ブートモード	有効	無効

3.2 動作モードの種類と選択

表 3.1 に、リセット状態解除時のモード設定端子 (MD) のレベルとそのときに選択される動作モードの対応関係を示します。各動作モードの詳細については、「3.3. 動作モードの説明」を参照してください。どの動作モードで起動しても、内蔵フラッシュメモリが有効、かつ外部バスが無効な状態で動作を開始します。

3.3 動作モードの説明

3.3.1 シングルチップモード

シングルチップモードでは、すべての入出力端子が、入出力ポート、周辺機能入出力、または割り込み入力として使用可能です。MD 端子が High になっているときにリセットが解除されると、MCU はシングルチップモードで起動し、内蔵フラッシュメモリが有効になります。

3.3.2 JTAG ブートモード

このモードでは、MCU 内部のブート領域に格納された、内蔵フラッシュメモリ書き込みルーチン (JTAG ブートプログラム) が使用されます。JTAG および SWD インタフェースを使用して、MCU 外部から内蔵フラッシュメモリ (コードフラッシュメモリとデータフラッシュメモリ) を書き換えることができます。このモードでは、APB-AP コントロール/ステータスワードレジスタの CSW.DbgSwEnable ビットを 1 にしてください。

このモードに遷移するには、RES 端子リセット中に JTAG-I/F と SWD-IF から要求を入力する必要があります。

3.3.3 SCI ブートモード

このモードでは、MCU 内部の専用領域に格納された、内蔵フラッシュメモリ書き込みルーチン (SCI ブートプログラム) が用いられます。調歩同期式シリアル通信インタフェース (UART) SCI を使用して、MCU 外部から内蔵フラッシュメモリ (コードフラッシュメモリ、データフラッシュメモリ) を書き換えることができます。詳細は、「46. フラッシュメモリ」を参照してください。MD 端子を Low に保持してリセットを解除すると、SCI ブートモードで起動します。

3.3.4 USB ブートモード

このモードでは、MCU 内部のブート領域に格納された、内蔵フラッシュメモリ書き込みルーチン (USB ブートプログラム) が用いられます。USB を使用して、MCU 外部から内蔵フラッシュメモリ (コードフラッシュメモリ、データフラッシュメモリ) を書き換えることができます。詳細は、「46. フラッシュメモリ」を参照してください。MD 端子を Low に保持してリセットを解除すると、USB ブートモードで起動します。

3.4 動作モード遷移

3.4.1 動作モードとモード遷移の関係

図 3.1 に動作モードとモード遷移の関係を示します。動作モードは、図の矢印の向きに遷移できます。

POR を使用した JTAG ブートモードは、選択できません。




図 3.1 動作モードとモード遷移の関係

4. アドレス空間

4.1 アドレス空間

本 MCU は、プログラムとデータの両方を格納できる 4 GB のリニアアドレス空間 (0x0000_0000~0xFFFF_FFFF) をサポートしています。0x0000_0000~0x5FFF_FFFF のアドレスにおいて、アドレスのビット 28 を使用してセキュア領域と非セキュア領域が分離されます。セキュリティ属性の詳細については、「[37.2. Arm セキュリティ機能](#)」を参照してください。図 4.1 に 2 MB のフラッシュ製品のメモリマップの例を示します。




図 4.1 2 MB のフラッシュ製品のメモリマップの例

表 4.1 セキュアエイリアスでのコードフラッシュメモリ、データフラッシュメモリ、SRAM0 の容量

コードフラッシュメモリ			データフラッシュメモリ		内蔵 SRAM	
容量	アドレス		容量	アドレス	容量	アドレス
	リニアモード	デュアルモード (BANKSEL.BANKSWP[2:0] = 111b)				
2 MB	0x0200_0000~ 0x021F_7FFF	上側バンク : 0x0220_0000~ 0x022F_7FFF	12 KB	0x2700_0000~ 0x2700_2FFF	896 KB	0x2200_0000~ 0x220D_FFFF
		下側バンク : 0x0200_0000~ 0x020F_7FFF				
1 MB	0x0200_0000~ 0x020F_FFFF	上側バンク : 0x0220_0000~ 0x0227_FFFF				
		下側バンク : 0x0200_0000~ 0x0207_FFFF				

表 4.2 非セキュアエイリアスでのコードフラッシュメモリ、データフラッシュメモリ、内蔵 SRAM の容量

コードフラッシュメモリ			データフラッシュメモリ		内蔵 SRAM	
容量	アドレス		容量	アドレス	容量	アドレス
	リニアモード	デュアルモード (BANKSEL.BANKSWP[2:0] = 111b)				
2 MB	0x1200_0000~ 0x121F_7FFF	上側バンク : 0x1220_0000~ 0x122F_7FFF	12 KB	0x3700_0000~ 0x3700_2FFF	896 KB	0x3200_0000~ 0x320D_FFFF
		下側バンク : 0x1200_0000~ 0x120F_7FFF				
1 MB	0x1200_0000~ 0x120F_FFFF	上側バンク : 0x1220_0000~ 0x1227_FFFF				
		下側バンク : 0x1200_0000~ 0x1207_FFFF				

4.2 外部アドレス空間

外部アドレス空間は、CS 領域 (CS0~CS7)、および SDRAM 領域 (SDCS) に分割されます。8 つの CS 領域 (CS0~CS7) はそれぞれ、CS_n (n = 0~7) 端子からの CS_n 信号出力に対応しています。

図 4.2 に、個々の CS 領域 (CS0~CS7)、SDRAM 領域 (SDCS) に関連するアドレス範囲を示します。




図 4.2 CS 領域のアドレスマップの詳細

5. リセット

5.1 概要

本 MCU は以下の 12 種類のリセットをサポートしています。

また、セキュアプログラムアクセスのみで、リセット発生を制御する機能も有します。

システムリセットは、CPU コアを初期化できる全要因です。本製品では、すべてのリセット要因はシステムリセットです。

一方で CPU には、自身を個別に初期化するリセットがあります。そのリセットは、システムリセットではありません。詳細は、「2. CPU」を参照してください。

表 5.1 にリセットの名称と要因を示します。

表 5.1 リセットの名称と要因

リセット名	要因	
システムリセット	RES 端子リセット	RES 端子への入力電圧が Low
	パワーオンリセット (POR)	VCC 端子電圧の下降 (電圧検出: V_{POR}) (注1)
	電圧監視 0 リセット	VCC 端子電圧の下降 (電圧検出: V_{det0}) (注1)
	電圧監視 1 リセット	VCC 端子電圧の下降 (電圧検出: V_{det1}) (注1)
	電圧監視 2 リセット	VCC 端子電圧の下降 (電圧検出: V_{det2}) (注1)
	独立ウォッチドッグタイマリセット	IWDT のアンダーフローまたはリフレッシュエラー
	ウォッチドッグタイマリセット	WDT のアンダーフローまたはリフレッシュエラー (CPU)
	CPU ロックアップリセット	CPU ロックアップ時に発生
	バスエラーリセット	バスエラー (MSAU エラー、MMPU エラー、不正アドレスエラー、STZF エラー、スレーブバスエラー、バッファ書き込みエラー)
	共通メモリエラーリセット	RAM エラー (ECC エラーまたは SRAM とスタンバイ SRAM のパリティエラー)
	ディープソフトウェアスタンバイリセット	割り込みによるディープソフトウェアスタンバイモードの解除
	ソフトウェアリセット	レジスタ設定 (ソフトウェアリセットビット: AIRCR.SYSRESETREQ を使用)

注 1. 監視電圧 (V_{POR} , V_{det0} , V_{det1} , V_{det2}) の詳細については、「7. プログラマブル電圧検出 (PVD)」および「48. 電気的特性」を参照してください。

リセットによって内部状態は初期化され、端子は初期状態になります。表 5.2 と表 5.3 に、リセット種別ごとの初期化対象を示します。

これらのレジスタのいくつかは、ソフトウェアスタンバイモードからの復帰時に初期化されます。「10. 低消費電力モード」を参照してください。

この表では、ソフトウェアスタンバイモードで「不定」と記載されているモジュールのレジスタが初期化されません。

表 5.2 リセット種類別の初期化対象 (リセット検出フラグ) (1/3)

初期化対象フラグ	リセット要因						
	RES 端子リセット	パワーオンリセット	電圧監視 0 リセット	独立ウォッチドッグタイマリセット	ウォッチドッグタイマリセット	CPU ロックアップリセット	電圧監視 1 リセット
パワーオンリセット検出フラグ (RSTSR0.PORF)	✓	—	—	—	—	—	—
電圧監視 0 リセット検出フラグ (RSTSR0.PVD0RF)	✓	✓	—	—	—	—	—
独立ウォッチドッグタイマリセット検出フラグ (RSTSR1.IWDTRF)	✓	✓	✓	—	—	—	—
ウォッチドッグタイマリセット検出フラグ (RSTSR1.WDT0RF)	✓	✓	✓	—	—	—	—

表 5.2 リセット種類別の初期化対象（リセット検出フラグ）（2/3）

初期化対象フラグ	リセット要因						
	RES 端子 リセット	パワー オンリ セット	電圧監 視 0 リ セット	独立ウオ ッチドッ グタイマ リセット	ウォッチ ドッグタ イマリセ ット	CPU ロッ クアップ リセッ ト	電圧監 視 1 リ セット
CPU ロックアップリセット検出フラグ (RSTSR1.CLU0RF)	✓	✓	✓	—	—	—	—
電圧監視 1 リセット検出フラグ (RSTSR0.PVD1RF)	✓	✓	✓	—	—	—	—
電圧監視 2 リセット検出フラグ (RSTSR0.PVD2RF)	✓	✓	✓	—	—	—	—
ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	✓	✓	✓	—	—	—	—
バスエラーリセット検出フラグ (RSTSR1.BUSRF)	✓	✓	✓	—	—	—	—
共通メモリエラーリセット検出フラグ (RSTSR1.CMRF)	✓	✓	✓	—	—	—	—
ディープソフトウェアスタンバイリセット検出フラグ (RSTSR0.DPSRSTF)	✓	✓	✓	—	—	—	—
コールドスタート/ウォームスタート判別フラグ (RSTSR2.CWSF)	—	✓	—	—	—	—	—

表 5.2 リセット種類別の初期化対象（リセット検出フラグ）（3/3）

初期化対象フラグ	リセット要因						
	電圧監 視 2 リ セット	ソフトウ ェアリセ ット	バスエ ラーリセ ット	共通メモ リエラー リセット	ディープソフトウェアスタンバイリ セット		
					ディープソ フトウェア スタンバイ モード 1	ディープソ フトウェア スタンバイ モード 2	ディープソ フトウェア スタンバイ モード 3
パワーオンリセット検出フラグ (RSTSR0.PORF)	—	—	—	—	—	—	—
電圧監視 0 リセット検出フラグ (RSTSR0.PVD0RF)	—	—	—	—	—	—	—
独立ウォッチドッグタイマリセット検出フラグ (RSTSR1.IWDTRF)	—	—	—	—	—	✓	✓
ウォッチドッグタイマリセット検出フラグ (RSTSR1.WDT0RF)	—	—	—	—	—	✓	✓
CPU ロックアップリセット検出フラグ (RSTSR1.CLU0RF)	—	—	—	—	—	✓	✓
電圧監視 1 リセット検出フラグ (RSTSR0.PVD1RF)	—	—	—	—	—	—	—
電圧監視 2 リセット検出フラグ (RSTSR0.PVD2RF)	—	—	—	—	—	—	—
ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	—	—	—	—	—	✓	✓
バスエラーリセット検出フラグ (RSTSR1.BUSRF)	—	—	—	—	—	✓	✓
共通メモリエラーリセット検出フラグ (RSTSR1.CMRF)	—	—	—	—	—	✓	✓
ディープソフトウェアスタンバイリセット検出フラグ (RSTSR0.DPSRSTF)	—	—	—	—	—	—	—
コールドスタート/ウォームスタート判別フラグ (RSTSR2.CWSF)	—	—	—	—	—	—	—

注. ✓ : 0 に初期化される
— : 初期化されない

表 5.3 リセット種類別の初期化対象（各モジュールの関連レジスタ）（1/4）

初期化対象レジスタ		リセット要因						
		RES#端子 リセット	パワー オンリ セット	電圧監 視 0 リ セット	独立ウ ォッチ ドッグ タイマ リセッ ト	ウォッ チドッ グタイ マリセ ット	CPU ロッ クアッ プリセ ット	電圧監 視 1 リ セット
電圧監視機能 1 のレジスタ	PVD1CR0, PVD1CMPCR, PVD1FCR	✓	✓	✓	✓	✓	—	—
	PVD1CR1, PVD1SR	✓	✓	✓	✓	✓	—	—
電圧監視機能 2 のレジスタ	PVD2CR0, PVD2CMPCR, PVD2FCR	✓	✓	✓	✓	✓	—	—
	PVD2CR1, PVD2SR	✓	✓	✓	✓	✓	—	—
SOSC レジスタ	SOSCCR, SOMCR	—	—	—	—	—	—	—
LOCO レジスタ	LOCOUTCR	—	✓	✓	—	—	—	—
MOSC レジスタ	MOMCR	✓	✓	✓	✓	✓	✓	✓
端子状態（XCIN/XCOUT 端子以外）		✓	✓	✓	✓	✓	✓	✓
端子状態（XCIN/XCOUT 端子）		—	—	—	—	—	—	—
VBAT などの IO キャプチャおよび改ざん検出	VBTICTLR	—	—	—	—	—	—	—
VBATT バッテリ電源スイッチコントロールレジスタ 1	VBTBPCR1	✓	✓	✓	✓	✓	✓	✓
VBATT バッテリ電源スイッチコントロールレジスタ 2	VBTBPCR2	—	—	—	—	—	—	—
VBATT バックアップイネーブルレジスタ	VBTBER	—	✓	—	—	—	—	—
独立ウォッチドッグタイマのレジスタ	IWDTRR, IWDTCR, IWDTSR, IWDTRCR, IWDTCSR	✓	✓	✓	✓	✓	✓	✓
リアルタイムクロックのレジスタ		—	—	—	—	—	—	—
超低消費電力タイマのレジスタ	ULPTCNT, ULPTCMA, ULPTCMB, ULPTCR, ULPTMR1, ULPTMR2, ULPTMR3, ULPTIOC, ULPTISR, ULPTCMSR	✓	✓	✓	✓	✓	✓	✓
USBFS レジスタ	DPUSR0R, DPUSR1R	✓	✓	✓	✓	✓	✓	✓
リセットフラグ	BUSnERRADD (n = 4, 5), BUSnERRRW (n = 4, 5), BMSAnERRADD (n = 4, 5), BMSAnERRRW (n = 4, 5), BUSnERRSTAT (n = 1~5), MBWERRSTAT, SBWERRSTAT, SRAMESR, SRAMEARn (n = 0~ 2), STBRAMEAR	✓	✓	✓	✓	✓	✓	✓
リセットフラグ	表 5.2 を参照してください。							
低消費電力機能のレジスタ	DPSBYCR, DPSWCR, DPSIER0 ~DPSIER3, DPSIFR0~ DPSIFR3, DPSIEGR0~ DPSIEGR2, LPSCR, FWEPROR, SSCR1, LVOCR	✓	✓	✓	✓	✓	✓	✓
低消費電力機能のレジスタ	SYOCDRCR	—	✓	✓	—	—	—	—
システムリセットマスクコントロールレジスタ	SYRSTMSK0, SYRSTMSK2	✓	✓	✓	—	—	—	—

表 5.3 リセット種類別の初期化対象（各モジュールの関連レジスタ）(2/4)

初期化対象レジスタ		リセット要因						
		RES#端子 リセット	パワー オンリ セット	電圧監 視 0 リ セット	独立ウ ォッチ ドッグ タイマ リセッ ト	ウォッ チドッ グタイ マリセ ット	CPU ロッ クアッ プリセ ット	電圧監 視 1 リ セット
ARM デバッグ機能	MCUSTAT, MCUCTRL, JBMADR, FSBLSTATM, DBGSTR, DBGSTOPCR, DBGAUTH0, DBGAUTH1, CACHEDBGCR, TRPORTCR	—	✓	✓	—	—	—	—
TRCLK コントロールレジスタ	TRCKCR	—	✓	✓	—	—	—	—
パワーゲートコントロールレジスタ	PDRAMSCR0, PDRAMSCR1	—	✓	✓	—	—	—	—
指定以外		✓	✓	✓	✓	✓	✓	✓

表 5.3 リセット種類別の初期化対象（各モジュールの関連レジスタ）(3/4)

初期化対象レジスタ		リセット要因						
		電圧監 視 2 リ セット	ソフト ウェア リセッ ト	バスエ ラーリ セット	共通メ モリエ ラリセ ット	ディープソフトウェアスタンバイリセット	ディープソフトウェアスタンバイモード1リセット	ディープソフトウェアスタンバイモード2リセット
電圧監視機能 1 のレジスタ	PVD1CR0, PVD1CMPCR, PVD1FCR	—	—	—	—	—	—	—
	PVD1CR1, PVD1SR	—	—	—	—	✓	✓	✓
電圧監視機能 2 のレジスタ	PVD2CR0, PVD2CMPCR, PVD2FCR	—	—	—	—	—	—	—
	PVD2CR1, PVD2SR	—	—	—	—	✓	✓	✓
SOSC レジスタ	SOSCCR, SOMCR	—	—	—	—	—	—	—
LOCO レジスタ	LOCOUTCR	—	—	—	—	—	✓	✓
MOSC レジスタ	MOMCR	✓	✓	✓	✓	—	—	—
端子状態（XCIN/XCOUT 端子以外）		✓	✓	✓	✓	✓(注1)	✓(注1)	✓(注1)
端子状態（XCIN/XCOUT 端子）		—	—	—	—	—	—	—
VBAT などの IO キャプチャおよび改ざん検出	VBTICTLR	—	—	—	—	—	—	—
VBATT バッテリー電源スイッチコントロールレジスタ 1	VBTBPCR1	✓	✓	✓	✓	—	—	—
VBATT バッテリー電源スイッチコントロールレジスタ 2	VBTBPCR2	—	—	—	—	—	—	—
VBATT バックアップイネーブルレジスタ	VBTBEP	—	—	—	—	—	—	—
独立ウォッチドッグタイマのレジスタ	IWDTRR, IWDTCR, IWDTSR, IWDTRCR, IWDTCSTPR	✓	✓	✓	✓	—	✓	✓
リアルタイムクロックのレジスタ		—	—	—	—	—	—	—
超低消費電力タイマのレジスタ	ULPTCNT, ULPTCMA, ULPTCMB, ULPTCR, ULPTMR1, ULPTMR2, ULPTMR3, ULPTIOC, ULPTISR, ULPTCMSR	✓	✓	✓	✓	—	✓	✓

表 5.3 リセット種類別の初期化対象（各モジュールの関連レジスタ）（4/4）

初期化対象レジスタ		リセット要因						
		電圧監視 2 リセット	ソフトウェアリセット	バスエラーリセット	共通メモリエラーリセット	ディープソフトウェアスタンバイリセット		
						ディープソフトウェアスタンバイモード1リセット	ディープソフトウェアスタンバイモード2リセット	ディープソフトウェアスタンバイモード3リセット
USBFS レジスタ	DPUSR0R, DPUSR1R	✓	✓	✓	✓	—	✓	✓
リセットフラグ	BUSnERRADD (n = 4, 5) BUSnERRRW (n = 4, 5) BMSAnERRADD (n = 4, 5) BMSAnERRRW (n = 4, 5) BUSnERRSTAT (n = 1~5), MBWERRSTAT, SBWERRSTAT, SRAMESR, SRAMEARn (n = 0~2) STBRAMEAR	✓	✓	—	—	✓	✓	✓
リセットフラグ	表 5.2 を参照してください。							
低消費電力機能のレジスタ	DPSBYCR, DPSWCR, DPSIER0~DPSIER3, DPSIFR0~DPSIFR3, DPSIEGR0~DPSIEGR2, LPSCR, FWEPROR, SSCR1, LVOOCR	✓	✓	✓	✓	—	—	—
低消費電力機能のレジスタ	SYOCDRCR	—	—	—	—	—	—	—
システムリセットマスクコントロールレジスタ	SYRSTMSK0, SYRSTMSK2	—	—	—	—	—	—	—
ARM デバッグ機能	MCUSTAT, MCUCTRL, JBMDR, FSBLSTATM, DBGSTR, DBGSTOPCR, DBGAUTH0, DBGAUTH1, CACHEDBGCR, TRPORTCR	—	—	—	—	✓(注2)	✓(注2)	✓(注2)
TRCLK コントロールレジスタ	TRCKCR	—	—	—	—	✓(注2)	✓(注2)	✓(注2)
パワーゲートコントロールレジスタ	PDRAMSCR0, PDRAMSCR1	—	—	—	—	✓	✓	✓
指定以外		✓	✓	✓	✓	✓	✓	✓

注. ✓：初期化される
—：初期化されない

注 1. DPSBYCR.IOKEEP の設定値に依存します。

注 2. デバッグ認証を通過後、SYOCDRCR.DBGEN を 1 に設定しても、このレジスタまたはその機能は初期化されません。詳細は、「2. CPU」を参照してください。

表 5.4 と表 5.5 にリセット発生時の SOSC と LOCO の状態を示します。

表 5.4 リセット発生時の SOSC の状態

		リセット要因
		任意のリセット
SOSC	有効/無効	リセット発生前に選択されていた状態を継続
	駆動能力	

表 5.5 リセット発生時の LOCO の状態

		リセット要因	
		パワーオンリセット、電圧監視 0 リセット、ディープソフトウェアスタンバイ 2、3 リセット	その他
LOCO	有効/無効	初期化 (有効)	
	発振精度	初期化 (LOCOUTCR による調整前の精度 (精度: ± 15%))	LOCOUTCR レジスタにより調整された精度を継続

リセットが解除されると、リセット例外処理を開始します。リセット例外処理の詳細については、「5.4.12. リセット発生要因の判定」を参照してください。

表 5.6 にリセット機能に関連する端子を示します。

リセット例外処理の詳細については、「5.4.12. リセット発生要因の判定」を参照してください。

表 5.6 リセット関連端子

端子名	入出力	機能
RES	入力	リセット端子

5.2 レジスタの説明

5.2.1 RSTSAR: リセットセキュリティ属性レジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x3C4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	NONS EC2	NONS EC1	NONS EC0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	NONSEC0	非セキュア属性ビット 0 対象レジスタ: リセットステータスレジスタ 0 0: セキュア 1: 非セキュア	R/W
1	NONSEC1	非セキュア属性ビット 1 対象レジスタ: リセットステータスレジスタ 1 0: セキュア 1: 非セキュア	R/W
2	NONSEC2	非セキュア属性ビット 2 対象レジスタ: リセットステータスレジスタ 2 0: セキュア 1: 非セキュア	R/W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-1, P-TYPE-1

NONSEC0 ビット (非セキュア属性ビット 0)

本ビットは RSTSAR0 のセキュリティ属性を制御します。

NONSEC1 ビット (非セキュア属性ビット 1)

本ビットは RSTSR1 のセキュリティ属性を制御します。

NONSEC2 ビット (非セキュア属性ビット 2)

本ビットは RSTSR2 のセキュリティ属性を制御します。

5.2.2 RSTSR0 : リセットステータスレジスタ 0

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA40

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DPSR STF	—	—	—	PVD2 RF	PVD1 RF	PVD0 RF	PORF
Value after reset:	x ^(注1)	0	0	0	x ^(注1)	x ^(注1)	x ^(注1)	x ^(注1)

ビット	シンボル	機能	R/W
0	PORF	パワーオンリセット検出フラグ 0: パワーオンリセット未検出 1: パワーオンリセット検出	R/W ^(注2)
1	PVD0RF	電圧監視 0 リセット検出フラグ 0: 電圧監視 0 リセット未検出 1: 電圧監視 0 リセット検出	R/W ^(注2)
2	PVD1RF	電圧監視 1 リセット検出フラグ 0: 電圧監視 1 リセット未検出 1: 電圧監視 1 リセット検出	R/W ^(注2)
3	PVD2RF	電圧監視 2 リセット検出フラグ 0: 電圧監視 2 リセット未検出 1: 電圧監視 2 リセット検出	R/W ^(注2)
6:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	DPSRSTF	ディープソフトウェアスタンバイリセット検出フラグ 0: 割り込みノリセットによるディープソフトウェアスタンバイモード解除要求の発生なし ^(注3) 1: 割り込みノリセットによるディープソフトウェアスタンバイモード解除要求の発生あり ^(注3)	R/W ^(注2)

注. S-TYPE-3, P-TYPE-2

注 1. リセット後の値は、リセット要因で異なります。

注 2. フラグをクリアするための 0 の書き込みのみ可能です。フラグは、1 を読んだ後に 0 を書くことによりクリアしてください。

注 3. 独立ウォッチドッグタイマリセット、電圧監視 1 リセット、電圧監視 2 リセット

PORF フラグ (パワーオンリセット検出フラグ)

PORF フラグはパワーオンリセットが発生したことを示します。

[1 になる条件]

- パワーオンリセットが発生したとき

[0 になる条件]

- 表 5.2 に示すリセットが発生したとき
- PORF フラグから 1 を読んだ後に 0 を書いたとき

PVD0RF フラグ (電圧監視 0 リセット検出フラグ)

PVD0RF フラグは電圧監視 0 リセットが発生したことを示します。

[1 になる条件]

- 電圧監視 0 リセットが発生したとき

[0 になる条件]

- 表 5.2 に示すリセットが発生したとき
- PVD0RF フラグから 1 を読んだ後に 0 を書いたとき

PVD1RF フラグ（電圧監視 1 リセット検出フラグ）

PVD1RF フラグは電圧監視 1 リセットが発生したことを示します。

[1 になる条件]

- 電圧監視 1 リセットが発生したとき

[0 になる条件]

- 表 5.2 に示すリセットが発生したとき
- PVD1RF フラグから 1 を読んだ後に 0 を書いたとき

PVD2RF フラグ（電圧監視 2 リセット検出フラグ）

PVD2RF フラグは電圧監視 2 リセットが発生したことを示します。

[1 になる条件]

- 電圧監視 2 リセットが発生したとき

[0 になる条件]

- 表 5.2 に示すリセットが発生したとき
- PVD2RF フラグから 1 を読んだ後に 0 を書いたとき

DPSRSTF フラグ（ディープソフトウェアスタンバイリセット検出フラグ）

DPSRSTF フラグは、外部または内部割り込みによってディープソフトウェアスタンバイモードが解除されたこと、およびディープソフトウェアスタンバイモードからの例外発生時に内部リセット（ディープソフトウェアスタンバイリセット）が発生したことを示します。

[1 になる条件]

- 外部または内部割り込みによってディープソフトウェアスタンバイモードが解除されたとき。詳細は、「10. 低消費電力モード」を参照してください。

[0 になる条件]

- 表 5.2 に示すリセットが発生したとき
- DPSRSTF フラグから 1 を読んだ後に 0 を書いたとき

5.2.3 RSTSR1：リセットステータスレジスタ 1

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x0C0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	CMRF	—	—	—	BUSR F	—	—	—	—	—	CLU0 RF	—	SWRF	WDT0 RF	IWDT RF
Value after reset:	0	x ^(注1)	0	0	0	x ^(注1)	0	0	0	0	0	x ^(注1)	0	x ^(注1)	x ^(注1)	x ^(注1)

ビット	シンボル	機能	R/W
0	IWDTRF	独立ウォッチドッグタイマリセット検出フラグ 0: 独立ウォッチドッグタイマリセット未検出 1: 独立ウォッチドッグタイマリセット検出	R/W(注2)
1	WDTORF	ウォッチドッグタイマリセット検出フラグ 0: ウォッチドッグタイマリセット未検出 1: ウォッチドッグタイマリセット検出	R/W(注2)
2	SWRF	ソフトウェアリセット検出フラグ 0: ソフトウェアリセット未検出 1: ソフトウェアリセット検出	R/W(注2)
3	—	読むと0が読めます。書く場合、0としてください。	
4	CLU0RF	CPU ロックアップリセット検出フラグ 0: CPU ロックアップリセット未検出 1: CPU ロックアップリセット検出	R/W(注2)
9:5	—	読むと0が読めます。書く場合、0としてください。	R/W
10	BUSRF	バスエラーリセット検出フラグ 0: バスエラーリセット未検出 1: バスエラーリセット検出	R/W(注2)
13:11	—	読むと0が読めます。書く場合、0としてください。	R/W
14	CMRF	共通メモリエラーリセット検出フラグ 0: 共通メモリエラーリセット未検出 1: 共通メモリエラーリセット検出	R/W(注2)
31:15	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注1. リセット後の値は、リセット要因によって異なります。

注2. フラグをクリアするための0書き込みのみ可能です。フラグは、1を読んだ後に0を書く必要があります。

IWDTRF フラグ (独立ウォッチドッグタイマリセット検出フラグ)

IWDTRF フラグは独立ウォッチドッグタイマリセットが発生したことを示します。

[1になる条件]

- 独立ウォッチドッグタイマリセットが発生したとき

[0になる条件]

- 表 5.2 に示すリセットが発生したとき
- IWDTRF フラグから1を読んだ後、0を書いたとき

WDTORF フラグ (ウォッチドッグタイマリセット検出フラグ)

WDTORF フラグはウォッチドッグタイマリセットが発生したことを示します。

[1になる条件]

- ウォッチドッグタイマリセットが発生したとき

[0になる条件]

- 表 5.2 に示すリセットが発生したとき
- WDTORF フラグから1を読んだ後、0を書いたとき

SWRF フラグ (ソフトウェアリセット検出フラグ)

SWRF フラグはソフトウェアリセットが発生したことを示します。

[1になる条件]

- ソフトウェアリセットが発生したとき

[0になる条件]

- 表 5.2 に示すリセットが発生したとき

- SWRF フラグから 1 を読んだ後、0 を書いたとき

CLU0RF フラグ (CPU ロックアップリセット検出フラグ)

CLU0RF フラグは CPU ロックアップリセットが発生したことを示します。

[1 になる条件]

- CPU ロックアップリセットが発生したとき

[0 になる条件]

- 表 5.2 に示すリセットが発生したとき
- CLU0RF フラグから 1 を読んだ後、0 を書いたとき

BUSRF フラグ (バスエラーリセット検出フラグ)

BUSRF フラグはバスエラーリセット (MSAU エラー、MMPU エラー、不正アドレスエラー、スレーブ TrustZone フィルタエラー、スレーブバスエラー、バッファ書き込みエラー) が発生したことを示します。

[1 になる条件]

- バスエラーリセットが発生したとき

[0 になる条件]

- 表 5.2 に示すリセットが発生したとき
- BUSRF フラグから 1 を読んだ後、0 を書いたとき

CMRF フラグ (共通メモリエラーリセット検出フラグ)

CMRF フラグは共通メモリエラーリセット (ECC エラーまたは SRAM とスタンバイ SRAM のパリティエラー) が発生したことを示します。

[1 になる条件]

- 共通メモリエラーリセットが発生したとき

[0 になる条件]

- 表 5.2 に示すリセットが発生したとき
- CMRF フラグから 1 を読んだ後、0 を書いたとき

このリセットフラグの設定に対して、いくつかの要因があります。

リセット要因を確認したい場合は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

5.2.4 RSTSR2: リセットステータスレジスタ 2

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA44

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CWSF

Value after reset: 0 0 0 0 0 0 0 0 x^(注1)

ビット	シンボル	機能	R/W
0	CWSF	コールドスタート/ウォームスタート判別フラグ 0: コールドスタート 1: ウォームスタート	R/W ^(注2)
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注 1. リセット後の値は、リセット要因で異なります。

注 2. フラグをセットするための 1 書き込みのみ可能です。

RSTSR2 レジスタは、電源が投入されたときのリセット処理（コールドスタート）なのか、動作中にリセット信号が入力されたときのリセット処理（ウォームスタート）なのかを判定するレジスタです。

CWSF フラグ（コールドスタート／ウォームスタート判別フラグ）

CWSF フラグはリセット処理の種類（コールドスタートまたはウォームスタート）を示します。CWSF フラグは、パワーオンリセットで初期化されます。RES 端子により発生したリセット信号では初期化されません。

[1 になる条件]

- ソフトウェアで 1 を書いたとき。CWSF フラグへの 0 の書き込みは、このフラグを 0 にセットしません。

[0 になる条件]

- 表 5.2 に示すリセットが発生したとき

5.2.5 SYRSTMSK0：システムリセットマスクコントロールレジスタ 0

Base address: SYSC = 0x4001_E000

Offset address: 0xAD0

Bit position:	7	6	5	4	3	2	1	0
Bit field:	BUSM ASK	CMMA SK	—	CLU0 MASK	—	SWMA SK	WDT0 MASK	IWDT MASK
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	IWDTMASK	独立ウォッチドッグタイマリセットマスク 0: リセットの発生を許可 1: リセットの発生を禁止	R/W
1	WDT0MASK	ウォッチドッグタイマリセットマスク 0: リセットの発生を許可 1: リセットの発生を禁止	R/W
2	SWMASK	ソフトウェアリセットマスク 0: リセットの発生を許可 1: リセットの発生を禁止	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	CLU0MASK	CPU ロックアップリセットマスク 0: リセットの発生を許可 1: リセットの発生を禁止	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	CMMASK	共通メモリエラーリセットマスク 0: リセットの発生を許可 1: リセットの発生を禁止	R/W
7	BUSMASK	バスエラーリセットマスク 0: リセットの発生を許可 1: リセットの発生を禁止	R/W

注. S-TYPE-6, P-TYPE-2

注. PRCR.PRC5 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

SYRSTMSK0 レジスタは、リセットの発生を制御するレジスタです。

IWDTMASK ビットは、独立ウォッチドッグタイマの動作中に書き換えできません。WDT0MASK ビットは、ウォッチドッグタイマの動作中に書き換えできません。

5.2.6 SYRSTMSK2 : システムリセットマスクコントロールレジスタ 2

Base address: SYSC = 0x4001_E000

Offset address: 0xAD8

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PVD2 MASK	PVD1 MASK
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PVD1MASK	電圧監視 1 リセットマスク 0: リセットの発生を許可 1: リセットの発生を禁止	R/W
1	PVD2MASK	電圧監視 2 リセットマスク 0: リセットの発生を許可 1: リセットの発生を禁止	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-6, P-TYPE-2

注. PRCR.PRC5 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

SYRSTMSK2 レジスタは、リセットの発生を制御するレジスタです。

5.2.7 RCR1 : RTC コントロールレジスタ 1

Base address: RTC = 0x4020_2000
RTC_NS = 0x5020_2000

Offset address: 0x22

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	PIE	CIE	AIE
Value after reset:	x	x	x	x	0	x	0	x

ビット	シンボル	機能	R/W
0	AIE	アラーム割り込み許可 0: アラーム割り込み要求を禁止 1: 設定禁止	R/W
1	CIE	桁上げ割り込み許可 0: 桁上げ割り込み要求を禁止 1: 設定禁止	R/W
2	PIE	周期割り込み許可 0: 周期割り込み要求を禁止 1: 設定禁止	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7:4	—	読み出し値は不定です。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

RCR1 レジスタは初期化中に設定する必要があります。詳細は、「5.3. パワーオンリセット後に必要な初期化手順」を参照してください。

5.2.8 RCR2 : RTC コントロールレジスタ 2 (カレンダーカウントモード時)

Base address: RTC = 0x4020_2000
RTC_NS = 0x5020_2000

Offset address: 0x24

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	RTCO E	—	RESE T	—

Value after reset: x x x x 0 0 0 x

ビット	シンボル	機能	R/W
0	—	読み出し値は不定です。書く場合、0としてください。	R/W
1	RESET	RTC ソフトウェアリセット 0: [書き込み時] 書き込みは無効 [読み出し時] 通常の時計動作中または RTC ソフトウェアリセット完了 1: [書き込み時] RTC ソフトウェアリセットに対してプリスケアラと対象レジスタを初期化 [読み出し時] RTC ソフトウェアリセット処理中	R/W
2	—	読むと 0 が読めます。書く場合、0としてください。	R/W
3	RTCOE	RTCOUT 出力許可 0: RTCOUT 出力禁止 1: 設定禁止	R/W
7:4	—	読み出し値は不定です。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

RCR2 レジスタは初期化中に設定する必要があります。詳細は、「[5.3. パワーオンリセット後に必要な初期化手順](#)」を参照してください。

5.2.9 RCR4 : RTC コントロールレジスタ 4

Base address: RTC = 0x4020_2000
RTC_NS = 0x5020_2000

Offset address: 0x28

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	RCKS EL

Value after reset: 0 0 0 0 0 0 0 0 x

ビット	シンボル	機能	R/W
0	RCKSEL	カウントソース選択 0: SOSC クロックを選択 1: LOCO クロックを選択	R/W
7:1	—	読むと 0 が読めます。書く場合、0としてください。	R/W

注. S-TYPE3, P-TYPE3

RCR4 レジスタは初期化中に設定する必要があります。詳細は、「[5.3. パワーオンリセット後に必要な初期化手順](#)」を参照してください。

5.2.10 BBFSAR : バッテリバックアップ機能セキュリティ属性レジスタ

Base address: SYSC = 0x4001_E000
 SYSC_NS = 0x5001_E000

Offset address: 0x3D0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	NONS EC3	NONS EC2	NONS EC1	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと0が読めます。書く場合、0としてください。	R/W
1	NONSEC1	非セキュア属性1 対象レジスタ：VBTBER 0: セキュア 1: 非セキュア	R/W
2	NONSEC2	非セキュア属性2 対象レジスタ：VBTICTLR 0: セキュア 1: 非セキュア	R/W
3	NONSEC3	非セキュア属性3 対象レジスタ：VBTBPCR1, VBTBPCR2 0: セキュア 1: 非セキュア	R/W
31:4	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-1, P-TYPE-1

注. このレジスタはPRCRレジスタによって書き込み保護されています。

5.2.11 VBTBER : VBATT バックアップイネーブルレジスタ

Base address: SYSC = 0x4001_E000
 SYSC_NS = 0x5001_E000

Offset address: 0xC40

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	VBAE	—	—	—
Value after reset:	0	0	0	0	1	0	0	0

ビット	シンボル	機能	R/W
2:0	—	読むと0が読めます。書く場合、0としてください。	R/W
3	VBAE	VBATT バックアップレジスタアクセス許可 0: 禁止 1: 設定禁止	R/W
7:4	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC1ビットを1(書き込み許可)にしてから、このレジスタを書き換えてください。

VBTBERレジスタは初期化中に設定する必要があります。詳細は、「[5.3. パワーオンリセット後に必要な初期化手順](#)」を参照してください。

5.2.12 VBTICTLR : VBATT 入力コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xC4C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	VCH2 NEN	VCH1 NEN	VCH0 NEN

Value after reset: 0 0 0 0 0 x x x

ビット	シンボル	機能	R/W
0	VCH0INEN	VBATT CH0 入力許可 0: 禁止 1: 設定禁止	R/W
1	VCH1INEN	VBATT CH1 入力許可 0: 禁止 1: 設定禁止	R/W
2	VCH2INEN	VBATT CH2 入力許可 0: 禁止 1: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

VBTICTLR レジスタは初期化中に設定する必要があります。詳細は、「[5.3. パワーオンリセット後に必要な初期化手順](#)」を参照してください。

5.2.13 VBTBPCR1 : VBATT バッテリ電源コントロールレジスタ 1

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA88

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	BPWS WSTP

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	BPWSWSTP	バッテリー電源スイッチ停止 0: バッテリ電源スイッチ許可 1: バッテリ電源スイッチ停止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

VBTBPCR1 レジスタは初期化中に設定する必要があります。詳細は、「[5.3. パワーオンリセット後に必要な初期化手順](#)」を参照してください。

5.2.14 VBTBPCR2 : VBATT バッテリ電源コントロールレジスタ 2

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xC45

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	—	—	VDETE	—	VDETLVL[2:0]	
------------	---	---	---	-------	---	--------------	--

Value after reset: 0 0 0 x 0 x x x

ビット	シンボル	機能	R/W
2:0	VDETLVL[2:0]	読み出し値は不定です。書く場合、0x6 としてください。	R/W
3	—	読み出し値は不定です。書く場合、0 としてください。	R/W
4	VDETE	電圧降下検出有効 0: VCC 電圧降下検出無効 1: 設定禁止	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2


注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

VBTBPCR2 レジスタは初期化中に設定する必要があります。詳細は、「[5.3. パワーオンリセット後に必要な初期化手順](#)」を参照してください。

5.3 パワーオンリセット後に必要な初期化手順

MCU には、パワーオンリセット後に初期化されないレジスタがあります。意図しない割り込み要求などの要因により、消費電力が増加したり誤動作が発生したりする場合があります。そのため、パワーオンリセット後、[図 5.1](#) と [図 5.2](#) で説明する手順のいずれかに従ってこれらのレジスタを初期化してください。

あらゆる場合に対応できる初期化手順を [図 5.1](#) に、サブクロック発振器を使用しない場合に適用できる初期化手順を [図 5.2](#) に示します。



注 1. VBTBPCR1 レジスタもパワーオンリセット以外のリセットによって初期化されます。対象のリセットが発生後に再度、0 を書き込んでください。どのリセットがレジスタの初期化を引き起こすかを確認するためには、表 5.3 を参照してください。

注 2. 初期値が不定のため、一度 SOSC 停止の設定をしてください。SOSC を使用する場合、この初期シーケンス後に SOSCCR を 0x00 に設定してください。

注3. サブクロック発振器を使用する場合、SOSCCR レジスタと SOMCR レジスタを設定する前に、これらのレジスタを設定してください。

図 5.1 パワーオンリセット後の初期化手順




図 5.2 サブクロック発振器を使用しない場合のパワーオンリセット後の初期化手順

5.4 動作説明

5.4.1 RES 端子リセット

RES 端子によるリセットです。RES 端子が Low になると実行中の処理はすべて打ち切られ、本 MCU はリセット状態になります。適切にリセットするには、電源投入時の規定の電源安定時間だけ RES 端子は Low を保持していなければいけません。

RES 端子が Low から High になったとき、RES 解除後待機時間 (t_{RESWT}) 経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。

詳細は、「48. 電氣的特性」を参照してください。

5.4.2 パワーオンリセット

パワーオンリセット回路がこの内部リセットを発生させます。RES 端子を High にした状態で、電源を投入した場合、パワーオンリセットが発生します。

VCC が V_{POR} を超えた後、指定された時間（パワーオンリセット時間）経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。パワーオンリセット時間は、外部電源と MCU 回路が安定して動作するための時間です。

パワーオンリセットが発生すると、RSTSR0.PORF フラグが 1 になります。PORF フラグは、RES 端子リセットによって初期化されます。

図 5.3 にパワーオンリセット時および電圧監視 0 リセット時の動作例を示します。




図 5.3 パワーオンリセット時および電圧監視 0 リセット時の動作例

5.4.3 電圧監視リセット

電圧監視 0 リセットは、電圧監視回路による内部リセットです。オプション機能選択レジスタ 1 (OFS1) の電圧検出 0 回路起動ビット (PVDAS) が 0 (リセット後、電圧監視 0 リセット有効) の状態で、VCC が V_{det0} 未満になると、RSTSR0.PVD0RF フラグが 1 になり、電圧検出回路は電圧監視 0 リセットを発生させます。電圧監視 0 リセットを使用する場合は、OFS1(_SEC).PVDAS ビットを 0 にクリアしてください。VCC が V_{det0} を超えると、電圧監視 0 リセット時間 (t_{PVD0}) 経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。オプション機能選択レジスタ 1 (OFS1) の VDSEL[1:0] ビットを設定することにより、 V_{det0} 電圧検出レベルを変更できます。

- PVDmFCR.RHSEL = 0 の場合

電圧監視 1 回路コントロールレジスタ 0 (PVD1CR0) の電圧監視 1 割り込み/リセット許可ビット (RIE) が 1 (電圧検出回路によるリセット/割り込み発生許可) で、かつ電圧監視 1 回路モード選択ビット (RI) が 1 (低電圧検出時、リセット発生を選択) の状態にあるとき、VCC 電圧が V_{det1} 以下になると、RSTSR0.PVD1RF フラグが 1 になり、電圧検出回路は電圧監視 1 リセットを発生させます。

同様に、電圧監視 1 リセット状態の解除タイミングは、PVD1CR0 レジスタの電圧監視 1 リセットネゲート選択ビット (RN) で選択可能です。RN ビットが 0 で、かつ VCC 電圧が Vdet1 以下になっている場合、VCC 電圧が Vdet1 を超えてから PVD1 リセット時間 (tpVD1) が経過すると、内部リセット状態が解除され、CPU がリセット例外処理を開始します。また、PVD1CR0.RN ビットが 1 で、かつ VCC 電圧が Vdet1 以下になっている場合、PVD1 リセット時間 (tpVD1) が経過すると、内部リセット状態は解除され、CPU がリセット例外処理を開始します。

電圧監視 2 回路コントロールレジスタ 0 (PVD2CR0) の電圧監視 2 割り込み/リセット許可ビット (RIE) が 1 (電圧検出回路によるリセット/割り込み発生許可) で、かつ電圧監視 2 回路モード選択ビット (RI) が 1 (低電圧検出時、リセット発生を選択) の状態にあるとき、VCC 電圧が Vdet2 以下になると、RSTSR0.PVD2RF フラグが 1 になり、電圧検出回路は電圧監視 2 リセットを発生させます。

同様に、電圧監視 2 リセット状態の解除タイミングは、PVD2CR0 レジスタの電圧監視 2 リセットネゲート選択ビット (RN) で選択可能です。RN ビットが 0 で、かつ VCC 電圧が Vdet2 以下になっている場合、VCC 電圧が Vdet2 を超えてから PVD2 リセット時間 (tpVD2) が経過すると、内部リセット状態が解除され、CPU がリセット例外処理を開始します。また、PVD2CR0.RN ビットが 1 で、かつ VCC 電圧が Vdet2 以下になっている場合、PVD2 リセット時間 (tpVD2) が経過すると、内部リセット状態は解除され、CPU がリセット例外処理を開始します。

- PVDmFCR.RHSEL = 1 の場合

電圧監視 1 回路コントロールレジスタ 0 (PVD1CR0) の電圧監視 1 割り込み/リセット許可ビット (RIE) が 1 (電圧検出回路によるリセット/割り込み発生許可) で、かつ電圧監視 1 回路モード選択ビット (RI) が 1 (低電圧検出時、リセット発生を選択) の状態にあるとき、VCC 電圧が Vdet1 より大きくなると、RSTSR0.PVD1RF フラグが 1 になり、電圧検出回路は電圧監視 1 リセットを発生させます。

VCC 電圧が Vdet1 以下になってから PVD1 リセット時間 (tpVD1) が経過すると、内部リセット状態が解除され、CPU がリセット例外処理を開始します。

電圧監視 2 回路コントロールレジスタ 0 (PVD2CR0) の電圧監視 2 割り込み/リセット許可ビット (RIE) が 1 (電圧検出回路によるリセット/割り込み発生許可) で、かつ電圧監視 2 回路モード選択ビット (RI) が 1 (低電圧検出時、リセット発生を選択) の状態にあるとき、VCC 電圧が Vdet2 より大きくなると、RSTSR0.PVD2RF フラグが 1 になり、電圧検出回路は電圧監視 2 リセットを発生させます。

VCC 電圧が Vdet2 以下になってから PVD2 リセット時間 (tpVD2) が経過すると、内部リセット状態が解除され、CPU がリセット例外処理を開始します。

図 5.4 に PVDmFCR.RHSEL = 0 の場合の電圧監視 1 リセットおよび電圧監視 2 リセット時の動作例を示します。

図 5.5 に PVDmFCR.RHSEL = 1 の場合の電圧監視 1 リセットおよび電圧監視 2 リセット時の動作例を示します。




図 5.4 PVDmFCR.RHSEL = 0 の場合の電圧監視 m (m = 1, 2) リセット時の動作例




図 5.5 PVDmFCR.RHSEL = 1 の場合の電圧監視 m (m = 1, 2) リセット時の動作例

5.4.4 ディープソフトウェアスタンバイリセット

ディープソフトウェアスタンバイリセット（内部リセット）は、ディープソフトウェアスタンバイモードのいずれかが対応する割り込みによって解除されたときに発生します。

t_{DSBY} （ディープソフトウェアスタンバイモード解除後の復帰時間）が経過した後に、ディープソフトウェアスタンバイリセットは解除されます。同時に、ディープソフトウェアスタンバイモードも解除されます。

ディープソフトウェアスタンバイモードの解除後に、 t_{DSBYWT} （ディープソフトウェアスタンバイモード解除後の待機時間）が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

ディープソフトウェアスタンバイリセットの詳細は、「10. 低消費電力モード」を参照してください。

5.4.5 独立ウォッチドッグタイマリセット

独立ウォッチドッグタイマリセットは、独立ウォッチドッグタイマによる内部リセットです。オプション機能選択レジスタ 0 (OFS0) の設定により、独立ウォッチドッグタイマから独立ウォッチドッグタイマリセットを出力するかどうかを選択できます。

独立ウォッチドッグタイマリセットの出力を選択した場合、独立ウォッチドッグタイマがアンダーフローしたとき、あるいはリフレッシュ許可期間以外で書き込みを行ったときに、独立ウォッチドッグタイマリセットが発生します。独立ウォッチドッグタイマリセットの発生後に、内部リセット時間 (t_{RESW2}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

独立ウォッチドッグタイマリセットの詳細は、「24. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

5.4.6 ウォッチドッグタイマリセット

ウォッチドッグタイマリセットは、ウォッチドッグタイマによる内部リセットです。WDT リセットコントロールレジスタ (WDTRCR)、あるいはオプション機能選択レジスタ 0 (OFS0) の設定により、ウォッチドッグタイマからウォッチドッグタイマリセットを出力するかどうかを選択できます。

ウォッチドッグタイマリセットの出力を選択した場合、ウォッチドッグタイマがアンダーフローしたとき、またはリフレッシュ動作が禁止されている期間に書き込みを行ったときに、ウォッチドッグタイマリセットが発生します。ウォッチドッグタイマリセットの発生後に、内部リセット時間 (t_{RESW2}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

ウォッチドッグタイマリセットの詳細は、「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

5.4.7 CPU ロックアップリセット

CPU ロックアップリセットは、Arm コアにより発生する内部リセットです。Arm コアからのリセット出力は、CPULCKUPCR.OAD によって選択できます。

CPU ロックアップリセット出力が選択されると、Arm コアがロックアップ状態にある場合に CPU ロックアップリセットが発生します。CPU ロックアップリセットの発生後に、内部リセット時間 (t_{RESW2}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

CPU ロックアップリセットの詳細は、「[2. CPU](#)」を参照してください。

5.4.8 ソフトウェアリセット

ソフトウェアリセット (内部リセット) は、ARM コア内部の AIRCR レジスタの SYSRESETREQ ビットに対するソフトウェア設定によって発生します。SYSRESETREQ ビットを 1 にすると、ソフトウェアリセットが発生します。ソフトウェアリセットの発生後に、内部リセット時間 (t_{RESW2}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

5.4.9 バスエラーリセット

バスエラーリセットは、バスにより発生する内部リセットです。

このリセットは、バスにより発生する統合されたリセットであり、以下のリセットで構成されます。

- バスエラーリセット (MSAU エラー、MMPU エラー、不正アドレスエラー、スレーブ TrustZone フィルタエラー、スレーブバスエラー、バッファ書き込みエラー)

バスエラーリセットの出力は、OADCFG.OAD によって選択できます。

バスエラーリセットの発生後に、内部リセット時間 (t_{RESW2}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

バスエラーリセットの詳細は、「[13. バス](#)」を参照してください。バスエラーリセットのリセット発生要因の判定は、割り込み発生要因の判定に類似しています。「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

5.4.10 共通メモリエラーリセット

共通メモリエラーリセットは、SRAM により発生する内部リセットです。

このリセットは、SRAM により発生する統合されたリセットであり、以下のリセットで構成されます。

- SRAM エラーリセット (ECC エラー、パリティエラー)
- スタンバイ SRAM エラーリセット (パリティエラー)

SRAM エラーリセットの出力は、SRAMCR0.OAD または SRAMCR1.OAD によって選択できます。スタンバイ SRAM エラーリセットの出力は、STBRAMCR.OAD によって選択できます。

共通メモリエラーリセットの発生後に、内部リセット時間 (t_{RESW2}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

共通メモリエラーリセットの詳細は、「13. バス」を参照してください。共通メモリエラーリセットのリセット発生要因の判定は、割り込み発生要因の判定に類似しています。「12. 割り込みコントローラユニット (ICU)」を参照してください。

5.4.11 コールドスタート／ウォームスタート判定機能

RSTSR2.CWSF フラグの読み出しによって、リセット処理の原因、すなわち、電源が投入されたときのリセット処理（コールドスタート）なのか、動作中にリセット信号が入力されたときのリセット処理（ウォームスタート）なのかを判定できます。

RSTSR2.CWSF フラグは、パワーオンリセットが発生すると 0（コールドスタート）になります。その他のリセットを行っても 0 になりません。また、プログラムで 1 を書くと 1 になります。0 を書いても 0 になりません。

図 5.6 にコールドスタート／ウォームスタート判定機能の動作例を示します。




図 5.6 コールドスタート／ウォームスタート判定機能の動作例

5.4.12 リセット発生要因の判定

RSTSR0 レジスタと RSTSR1 レジスタを読むことで、いずれのリセット発生によってリセット例外処理が実行されたかを確認できます。

図 5.7 にリセット発生要因の判定フロー例を示します。リセットフラグは、1 を読み出し後に 0 を書いてください。




図 5.7 リセット発生要因の判定フロー例

5.5 非セキュアプログラムからのリセット保護

リセットの発生は制御可能です。セキュアプログラムからのみアクセス可能な SYRSTMSK0 と SYRSTMSK2 の設定に従って、リセットが発生します。

リセット要因は発生しますが、MCU には伝播しません。RSTSRSR0 ビットと RSTSRSR1 ビットのリセットフラグは設定されません。

制御可能なリセットは以下の通りです。

- 独立ウォッチドッグタイマリセット
- ウォッチドッグタイマリセット
- CPU ロックアップリセット
- 共通メモリエラーリセット
- バスエラーリセット
- 電圧監視 1 リセット
- 電圧監視 2 リセット
- ソフトウェアリセット

6. オプション設定メモリ

6.1 概要

オプション設定メモリは、MCUのリセット後の状態を決定します。オプション設定メモリは、フラッシュメモリのコンフィグレーション設定領域に割り当てられています。

図 6.1 にオプション設定メモリの領域を示します。オプション設定メモリの領域には、セキュア領域と非セキュア領域があります。表 6.1 にオプション設定メモリ領域のプログラミング条件を示します。




図 6.1 オプション設定メモリの領域

表 6.1 オプション設定メモリ領域のプログラミング条件

	セルフプログラミング	シリアルプログラミング	オンチップデバッガによるプログラミング
セキュア領域	セキュアエイリアスアクセスにより発行されたプログラミングコマンド	認証レベルが AL2 のとき発行されたプログラミングコマンド	認証レベルが AL2 のとき発行されたプログラミングコマンド
非セキュア領域	非セキュアエイリアスアクセスにより発行されたプログラミングコマンド	認証レベルが AL2 または AL1 のとき発行されたプログラミングコマンド	認証レベルが AL2 または AL1 のとき発行されたプログラミングコマンド

6.2 レジスタの説明

6.2.1 OFS0 : オプション機能選択レジスタ 0

Address: 0x0300_A100

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	WDT0 STPC TL	—	WDT0 RSTIR QS	WDT0RPSS[1:0]]	WDT0RPES[1:0]]	WDT0CKS[3:0]			WDT0TOPS[1:0]]	WDT0 STRT	—				

Value after reset: ユーザー設定値(注1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	IWDT STPC TL	—	IWDT RSTIR QS	IWDRPSS[1:0]	IWDRPES[1:0]	IWDTCKS[3:0]			IWDTTOPS[1:0]	IWDT STRT	—				

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
0	—	読むとプログラム値が本ビットから読み出されます。(注2)	R
1	IWDTSTRT	IWDT スタートモード選択 0: リセット後、IWDT は自動的に起動 (オートスタートモード) 1: リセット後、IWDT は停止状態 (レジスタスタートモード)	R
3:2	IWDTTOPS[1:0]	IWDT タイムアウト期間選択 0 0: 128 サイクル (0x007F) 0 1: 512 サイクル (0x01FF) 1 0: 1024 サイクル (0x03FF) 1 1: 2048 サイクル (0x07FF)	R
7:4	IWDTCKS[3:0]	IWDT 専用クロック分周比選択 0x0: 分周なし 0x2: 16 分周 0x3: 32 分周 0x4: 64 分周 0xF: 128 分周 0x5: 256 分周 その他: 予約	R
9:8	IWDRPES[1:0]	IWDT ウィンドウ終了位置選択 0 0: 75% 0 1: 50% 1 0: 25% 1 1: 0% (ウィンドウの終了位置設定なし)	R
11:10	IWDRPSS[1:0]	IWDT ウィンドウ開始位置選択 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100% (ウィンドウの開始位置設定なし)	R
12	IWDRSTIRQS	IWDT リセット割り込み要求選択 0: 割り込み 1: リセット	R
13	—	読むとプログラム値が本ビットから読み出されます。(注2)	R
14	IWDTSTPCTL	IWDT 停止制御 0: カウント継続 1: CPU スリープモード、CPU ディープスリープモード、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモード 1 のとき、カウント停止	R
16:15	—	読むとプログラム値が本ビットから読み出されます。(注2)	R
17	WDT0STRT	WDT スタートモード選択 0: リセット後、WDT は自動的に起動 (オートスタートモード) 1: リセット後、WDT は停止状態 (レジスタスタートモード)	R

ビット	シンボル	機能	R/W
19:18	WDT0TOPS[1:0]	WDT タイムアウト期間選択 0 0: 1024 サイクル (0x03FF) 0 1: 4096 サイクル (0x0FFF) 1 0: 8192 サイクル (0x1FFF) 1 1: 16384 サイクル (0x3FFF)	R
23:20	WDT0CKS[3:0]	WDT クロック分周比選択 0x1: PCLKB/4 0x4: PCLKB/64 0xF: PCLKB/128 0x6: PCLKB/512 0x7: PCLKB/2048 0x8: PCLKB/8192 その他: 予約	R
25:24	WDT0RPES[1:0]	WDT ウィンドウ終了位置選択 0 0: 75% 0 1: 50% 1 0: 25% 1 1: 0% (ウィンドウの終了位置設定なし)	R
27:26	WDT0RPSS[1:0]	WDT ウィンドウ開始位置選択 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100% (ウィンドウの開始位置設定なし)	R
28	WDT0RSTIRQS	WDT リセット割り込み要求選択 0: 割り込み 1: リセット	R
29	—	読むとプログラム値が本ビットから読み出されます。(注2)	R
30	WDT0STPCTL	WDT 停止制御 0: カウント継続 1: CPU スリープモードまたは CPU ディープスリープモードに遷移時、カウント停止	R
31	—	読むとプログラム値が本ビットから読み出されます。(注2)	R

注 1. 未書き込み状態では、0xFFFFFFFF です。ユーザーがプログラムした値になります。

注 2. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 1 です。

IWDTSTRT ビット (IWDT スタートモード選択)

IWDTSTRT ビットは、リセット後の IWDT の起動モード (停止状態または起動状態) を選択します。IWDT がオートスタートモードで起動する場合、IWDT に対する OFS0 レジスタの設定は有効です。

IWDTTOPS[1:0] ビット (IWDT タイムアウト期間選択)

IWDTTOPS[1:0] ビットは、ダウンカウンタがアンダーフローするまでの時間、すなわちタイムアウト期間を、IWDTCKS[3:0] ビットで設定した分周クロックを 1 サイクルとして、128、512、1024、または 2048 の各サイクル数で指定します。リフレッシュ動作後、カウンタがアンダーフローするまでの時間は、IWDTCKS[3:0] ビットと IWDTTOPS[1:0] ビットの組み合わせにより決定されます。

詳細は「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

IWDTCKS[3:0] ビット (IWDT 専用クロック分周比選択)

IWDTCKS[3:0] ビットは、IWDT 用のクロックを分周するプリスケアラの分周比設定を、1 分周、16 分周、32 分周、64 分周、128 分周、256 分周から選択します。この設定を IWDTTOPS[1:0] ビットの設定と組み合わせて、IWDT のカウント期間を 128~524288 の IWDT クロックサイクルの間で設定できます。

詳細は「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

IWDRPES[1:0] ビット (IWDT ウィンドウ終了位置選択)

IWDRPES[1:0] ビットは、ダウンカウンタのウィンドウ終了位置を、カウント値の 75%、50%、25%、0% から選択します。選択するウィンドウ終了位置は、ウィンドウ開始位置より小さい値を選択します (ウィンドウ開始位

置>ウィンドウ終了位置)。ウィンドウ終了位置をウィンドウ開始位置よりも大きい値に設定した場合、ウィンドウ開始位置の設定のみが有効となります。

IWDTRPSS[1:0]、IWDTRPES[1:0]ビットで設定したウィンドウ開始/終了位置のカウント値は、IWDTTOPS[1:0]ビットの設定により変わります。

詳細は「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

IWDTRPSS[1:0]ビット (IWDT ウィンドウ開始位置選択)

IWDTRPSS[1:0]ビットは、ダウンカウンタのウィンドウ開始位置を、カウント期間 (カウント開始を 100%、アンダーフロー発生時を 0%) の 100%、75%、50%、25%から選択します。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となり、それ以外はリフレッシュ禁止期間となります。

詳細は、「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

IWDRSTIRQS ビット (IWDT リセット割り込み要求選択)

IWDRSTIRQS ビットは、ダウンカウンタのアンダーフロー、またはリフレッシュエラー発生時の動作を選択します。独立ウォッチドッグタイマリセット、ノンマスクابل割り込み要求、または割り込み要求のいずれかを選択できます。

詳細は、「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

IWDTSTPCTL ビット (IWDT 停止制御)

IWDTSTPCTL ビットは、CPU スリープモード、CPU ディープスリープモード、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモード 1 に遷移時、カウントを停止するかどうかを指定します。

詳細は「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

WDT0STRT ビット (WDT スタートモード選択)

WDT0STRT ビットは、リセット後の WDT の起動モード (停止状態、またはオートスタートモードでの起動) を選択できます。オートスタートモードでの起動の場合、WDT の設定は、OFS0 レジスタの設定が有効となります。

WDT0TOPS[1:0]ビット (WDT タイムアウト期間選択)

WDT0TOPS[1:0]ビットは、ダウンカウンタがアンダーフローするまでのタイムアウト期間を、WDT0CKS[3:0]ビットで設定した分周クロックを 1 サイクルとして、1024、4096、8192、または 16384 の各サイクル数で指定します。リフレッシュ動作後、アンダーフローするまでの PCLKB サイクル数は、WDT0CKS[3:0]ビットと WDT0TOPS[1:0]ビットの組み合わせで決定されます。

詳細は「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

WDT0CKS[3:0]ビット (WDT クロック分周比選択)

WDT0CKS[3:0]ビットは、PCLKB を分周するプリスケアラの分周比設定を、4、64、128、512、2048、8192 の各分周から選択します。この設定を WDT0TOPS[1:0]ビットの設定と組み合わせることで、WDT のカウント期間は 4096 から 134217728 までの PCLKB サイクル数に設定できます。

詳細は「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

WDT0RPES[1:0]ビット (WDT ウィンドウ終了位置選択)

WDT0RPES[1:0]ビットは、ダウンカウンタのウィンドウ終了位置を、カウント期間の 75%、50%、25%、0%から選択します。選択するウィンドウ終了位置は、ウィンドウ開始位置より小さい値を選択します (ウィンドウ開始位置>ウィンドウ終了位置)。ウィンドウ終了位置をウィンドウ開始位置より大きい値に設定した場合、ウィンドウ開始位置の設定のみが有効となります。

WDT0RPSS[1:0]、WDT0RPES[1:0]ビットで設定したウィンドウ開始/終了位置のカウント値は、WDT0TOPS[1:0]ビットの設定により変わります。

詳細は「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

WDT0RPSS[1:0]ビット (WDT ウィンドウ開始位置選択)

WDT0RPSS[1:0]ビットは、ダウンカウンタのウィンドウ開始位置を、カウント期間 (カウント開始を 100%、アンダーフロー発生時を 0%) の 100%、75%、50%、25%から選択します。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となり、

それ以外はリフレッシュ禁止期間となります。

詳細は、「23. ウォッチドッグタイマ (WDT)」を参照してください。

WDT0RSTIRQS ビット (WDT リセット割り込み要求選択)

WDT0RSTIRQS ビットは、ダウンカウンタのアンダーフロー、またはリフレッシュエラー発生時の動作を選択します。ウォッチドッグタイマリセット、ノンマスクابل割り込み要求、または割り込み要求のいずれかを選択できます。

詳細は、「23. ウォッチドッグタイマ (WDT)」を参照してください。

WDT0STPCTL ビット (WDT 停止制御)

WDT0STPCTL ビットは、CPU スリープモードまたは CPU ディープスリープモードに遷移時、カウントを停止するかどうかを指定します。

詳細は「23. ウォッチドッグタイマ (WDT)」を参照してください。

6.2.2 OFS2 : オプション機能選択レジスタ 2

address: 0x0300_A104

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

Value after reset: ユーザー設定値(注1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DCDC EN

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
0	DCDCEN	DCDC 有効 0: DCDC 無効 1: DCDC 有効	R
31:1	—	読むとプログラム値が本ビットから読み出されます。(注2)	R

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

注 2. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 1 です。

DCDCEN ビット (DCDC 有効)

DCDCEN ビットは、DCDC の有効または無効を選択します。

6.2.3 DUALSEL : デュアルモード選択レジスタ

address: 0x0300_A110

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

Value after reset: ユーザー設定値(注1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	BANKMD[2:0]		

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
2:0	BANKMD[2:0]	バンクモード選択 000: デュアルモード 111: リニアモード その他: 予約	R
31:3	—	読むとプログラム値が本ビットから読み出されます。(注2)	R

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

注 2. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 1 です。

BANKMD[2:0]ビット (バンクモード選択)

BANKMD[2:0]ビットは、コードフラッシュメモリのデュアルバンク機能のバンクモードを選択します。

6.2.4 SAS : スタートアップ領域設定レジスタ

Address: 0x0300_A134

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	BTFLG	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

Value after reset: ユーザー設定値(注1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FSPR	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
14:0	—	読むとプログラム値が本ビットから読み出されます。(注2)	R
15	FSPR	スタートアップ領域選択機能の保護 スタートアップ領域選択フラグ (SAS.BTFLG)、およびテンポラリブートスワップ制御に対する書き込み/イレース保護の書き換えを制御します。本ビットは一度 0 にすると、1 に変更できません。 0: スタートアップ領域選択フラグ (SAS.BTFLG) 書き換え用のコンフィギュレーション設定コマンドの実行は無効です。 1: スタートアップ領域選択フラグ (SAS.BTFLG) 書き換え用のコンフィギュレーション設定コマンドの実行は有効です。	R
30:16	—	読むとプログラム値が本ビットから読み出されます。(注2)	R
31	BTFLG	スタートアップ領域選択フラグ スタートアップ領域のアドレスをブートスワップ機能用に入れ替えるか否かを指定します。デュアルモード (DUALSEL.BANKMD[2:0]ビットは 000b) では、本ビットを 1 にしてください。 0: 最初の 8 KB 領域 (0x0200_0000~0x0200_1FFF) と 2 番目の 8 KB 領域 (0x0200_2000~0x0200_3FFF) が入れ替わる 1: 最初の 8 KB 領域 (0x0200_0000~0x0200_1FFF) と 2 番目の 8 KB 領域 (0x0200_2000~0x0200_3FFF) が入れ替わらない	R

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

注 2. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 1 です。

6.2.5 OFS1, OFS1_SEC : 非セキュアおよびセキュア用オプション機能選択レジスタ 1

Address: OFS1: 0x1300_A180 (非セキュア)
 OFS1_SEC: 0x0300_A200 (セキュア)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	INITECCEN	SWDBG	—	—	—	—	—	—	—	—

Value after reset: ユーザー設定値(注1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	HOCOFREQ[2:0]			HOCOEN	—	—	PVDLPSEL	—	PVDAS	VDSEL[2:0]		

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
2:0	VDSEL[2:0]	電圧検出 0 レベル選択 0 0 0: 2.85 V を選択 0 0 1: 2.58 V を選択 0 1 0: 2.15 V を選択 0 1 1: 2.00 V を選択 1 0 0: 1.90 V を選択 1 0 1: 1.80 V を選択 1 1 0: 1.70 V を選択 1 1 1: 1.60 V を選択	R
3	PVDAS	電圧検出 0 回路起動 0: リセット後、電圧監視 0 リセット有効 1: リセット後、電圧監視 0 リセット無効	R
4	—	読むとプログラム値が本ビットから読み出されます。(注2)	R
5	PVDLPSEL	ディープソフトウェアスタンバイモード PVD0 低消費電力機能選択 0: DSTBY1 と DSTBY2 中の PVD0 の低消費電力機能有効 1: DSTBY1 と DSTBY2 中の PVD0 の低消費電力機能無効	R
7:6	—	読むとプログラム値が本ビットから読み出されます。(注2)	R
8	HOCOEN	HOCO 発振有効 0: リセット後、HOCO 発振が有効 1: リセット後、HOCO 発振が無効	R
11:9	HOCOFREQ[2:0]	HOCO 周波数設定 0 0 0 0: 16 MHz 0 0 1: 18 MHz 0 1 0: 20 MHz 1 0 0: 32 MHz 1 1 1: 48 MHz その他: 予約	R
23:12	—	読むとプログラム値が本ビットから読み出されます。(注2)	R
24	SWDBG	ソフトウェアデバッグ制御 0: ソフトウェアデバッグ制御は有効です。 MCU は DBGAUTH0 と DBGAUTH1 の設定に従って動作し、CPU がデバッグ状態のとき、IWDT と WDT は自動停止します。 1: ソフトウェアデバッグ制御は無効です。 MCU は DBGAUTH0 と DBGAUTH1 の設定を無視し、CPU がデバッグ状態のときでも、IWDT と WDT は動作を継続します。しかし、CDBGPWRUPREQ が 1 で、かつ AL が AL0 ではない場合は、CPU がデバッグ状態のとき、IWDT と WDT は自動停止します。	R
25	INITECCEN	初期 ECC 機能有効 0: TCM と CACHE の ECC 機能無効 1: TCM と CACHE の ECC 機能有効	R
31:26	—	読むとプログラム値が本ビットから読み出されます。(注2)	R

注 1. ブランク品の OFS1 と OFS1_SEC の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

注2. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 1 です。

OFS1 レジスタは、非セキュア開発者用で、OFS1_SEC レジスタはセキュア開発者用です。

VDSEL[2:0]ビット（電圧検出 0 レベル選択）

VDSEL[2:0]ビットは、電圧検出 0 回路の電圧検出レベルを選択します。

PVDAS ビット（電圧検出 0 回路起動）

PVDAS ビットは、リセット後、電圧監視 0 リセットを有効にするか無効にするかを選択します。

PVDLPSEL ビット（ディープソフトウェアスタンバイモード PVD0 低消費電力機能選択）

PVDLPSEL ビットは、DSTBY1 モードと DSTBY2 モード中での PVD0 の低消費電力機能の有効または無効を選択します。

この機能を無効にすると、電流消費が増加し、応答時間が速くなります。この機能を有効にすると、応答時間が遅延し、電流消費が小さくなります。

「48. 電気的特性」を参照してください。

HOCOEN ビット（HOCO 発振有効）

HOCOEN ビットは、リセット後、HOCO 発振を有効にするか無効にするかを選択します。本ビットを 0 にすることにより、CPU が動作する前に HOCO の発振を開始でき、発振安定の待ち時間を減らすことができます。

注. HOCOEN ビットを 0 にしても、システムクロックソースは HOCO に切り替わりません。クロックソース選択ビット (SCKSCR.CKSEL[2:0]) を設定することによってのみ、システムクロックソースは HOCO に切り替わります。HOCO クロックを使用する場合は、OFS1(_SEC).HOCOFRQ0 ビットを最適な値に設定してください。

HOCOFRQ0[2:0]ビット（HOCO 周波数設定 0）

HOCOFRQ0[2:0]ビットは、リセット後の HOCO 周波数を、16~48 MHz から選択します。

SWDBG ビット（ソフトウェアデバッグ制御）

SWDBG ビットは、ソフトウェアデバッグ制御の有効または無効を選択します。

INITECCEN ビット（初期 ECC 機能有効）

INITECCEN ビットは、TCM と CACHE の ECC 機能の有効または無効を選択します。

INITECCEN ビットを 1 から 0 に書き換える際は、あらかじめ TEBR0 および TEBR1 レジスタの VALID ビットが 0 であることを確認してください。また、このビットを書き換えてから MCU のリセットを行うまでは、ITCM および DTCM にアクセスしないでください。

あるいは、INITECCEN ビットを 1 から 0 に書き換えた後は、パワーオンリセットを行ってください。

TEBR0 および TEBR1 レジスタの詳細は、「6.5. 参考資料」の[1]を参照してください。

6.2.6 OFS1_SEL : セキュリティ属性用オプション機能選択レジスタ 1

Address: OFS1_SEL: 0x0300_A280

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	INITECCEN	SWDBG	—	—	—	—	—	—	—	—

Value after reset: ユーザー設定値(注1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	HOCOFRQ0[2:0]			HOCOEN	—	—	PVDLPSEL	—	PVDAS	VDSEL[2:0]		

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
2:0	VDSEL[2:0]	電圧検出 0 レベル選択のセキュリティ属性 0 0 0: OFS1_SEC.VDSEL[2:0]を選択 1 1 1: OFS1.VDSEL[2:0]を選択 その他: 予約	R
3	PVDAS	電圧検出 0 回路起動のセキュリティ属性 0: OFS1_SEC.PVDAS を選択 1: OFS1.PVDAS を選択	R
4	—	読むとプログラム値が本ビットから読み出されます。	R
5	PVDLPSEL	ディープソフトウェアスタンバイモード PVD0 低消費電力機能選択のセキュリティ属性 0: OFS1_SEC.PVDLPSEL を選択 1: OFS1.PVDLPSEL を選択	R
7:6	—	読むとプログラム値が本ビットから読み出されます。	R
8	HOCOEN	HOCO 発振有効のセキュリティ属性 0: OFS1_SEC.HOCOEN を選択 1: OFS1.HOCOEN を選択	R
11:9	HOCOFRQ0[2:0]	HOCO 周波数設定 0 のセキュリティ属性 0 0 0: OFS1_SEC.HOCOFRQ0[2:0]を選択 1 1 1: OFS1.HOCOFRQ0[2:0]を選択 その他: 予約	R
23:12	—	読むとプログラム値が本ビットから読み出されます。	R
24	SWDBG	ソフトウェアデバッグ制御のセキュリティ属性 0: OFS1_SEC.SWDBG を選択 1: OFS1.SWDBG を選択	R
25	INITECCEN	初期 ECC 機能有効のセキュリティ属性 0: OFS1_SEC.INITECCEN を選択 1: OFS1.INITECCEN を選択	R
31:26	—	読むとプログラム値が本ビットから読み出されます。	R

注 1. ブランク品の OFS1_SEL の値は、0x00000000 です。ユーザーがプログラムした値になります。

OFS1_SEL レジスタは、セキュリティ属性を選択します。OFS または OFS_SEC のどちらのセキュリティ属性が適用されるかは、OFS1_SEL レジスタの対応するビットの設定値によって決まります。詳細は、「6.3.3. コードフッシュオプション設定メモリのセキュリティ属性」を参照してください。

6.2.7 BANKSEL, BANKSEL_SEC : 非セキュアおよびセキュア用バンク選択レジスタ

Address: BANKSEL: 0x1300_A190 (非セキュア)
BANKSEL_SEC: 0x0300_A210 (セキュア)

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:	—	—	—	—	—	—	—	—	—	BLCKSWP[6:0]					
------------	---	---	---	---	---	---	---	---	---	--------------	--	--	--	--	--

Value after reset: ユーザー設定値(注1)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	BANKSWP[2:0]	
------------	---	---	---	---	---	---	---	---	---	---	---	---	---	--------------	--

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
2:0	BANKSWP[2:0]	スタートアップバンク切り替え 本設定はデュアルモードで有効です。 0 0 0: デュアルモードでは、Bank0 の開始アドレスはコードフラッシュベースアドレス +0x0020_0000、Bank の開始アドレスはコードフラッシュベースアドレス +0x0000_0000 1 1 1: デュアルモードでは、Bank0 の開始アドレスはコードフラッシュベースアドレス +0x0000_0000、Bank の開始アドレスはコードフラッシュベースアドレス +0x0020_0000 その他: 予約	R
15:3	—	読むとプログラム値が本ビットから読み出されます。(注1)	R
22:16	BLCKSWP[6:0]	ブロックスワップ選択 全ビットとも 1 の場合ブロックスワップは無効です。1 つでも 0 に設定されているビットがあると、ブロックスワップは有効で、コードフラッシュメモリの対応ブロックがスワップされます。	R
31:23	—	読むとプログラム値が本ビットから読み出されます。(注1)	R

注 1. ブランク品の BANKSEL と BANKSEL_SEC の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。
BANKSEL レジスタは、非セキュア開発者用で、BANKSEL_SEC レジスタはセキュア開発者用です。

BANKSWP[2:0]ビット (スタートアップバンク切り替え)


BANKSWP[2:0]ビットは、デュアルモードにおいてコードフラッシュメモリの bank0 と bank1 の開始アドレスを選択します。スタートアップバンク選択の詳細は、「46. フラッシュメモリ」を参照してください。

BLCKSWP[6:0]ビット (ブロックスワップ選択)

BLCKSWP[6:0]ビットは、リニアモードにおいてブロックスワップを有効にし、コードフラッシュメモリの有効ブロックを選択します。図 6.2 にリニアモード時のフラッシュメモリのマッピングを示します。表 6.2 に各製品の BLCKSWP ビットの指定内容を示します。使用されていないビットは予約ビットで、1 に設定します。ブロックスワップの詳細については、「46. フラッシュメモリ」を参照してください。


コードフラッシュのベースアドレスはセキュアエアリアスに対して0x0200_0000、非セキュアエアリアスに対して0x1200_0000です。

アドレスオフセット




2 MB製品
リニアモード
ブロックスワップ無効

アドレスオフセット




2 MB製品
リニアモード
ブロックスワップ有効

アドレスオフセット



1 MB製品
リニアモード
ブロックスワップ無効

アドレスオフセット



1 MB製品
リニアモード
ブロックスワップ有効

図 6.2 フラッシュメモリのマッピング

表 6.2 各製品の BLCKSWP ビットの指定内容

	BLCKSWP ビット	0/1 選択 : 各ブロックの開始アドレスオフセット
2 MB 製品	BLCKSWP[0]	1: ブロック 54 の開始アドレスは、0x0018_0000。ブロック 62 の開始アドレスは、0x001C_0000 0: ブロック 54 の開始アドレスは、0x001C_0000。ブロック 62 の開始アドレスは、0x0018_0000
	BLCKSWP[1]	1: ブロック 55 の開始アドレスは、0x0018_8000。ブロック 63 の開始アドレスは、0x001C_8000 0: ブロック 55 の開始アドレスは、0x001C_8000。ブロック 63 の開始アドレスは、0x0018_8000
	BLCKSWP[2]	1: ブロック 56 の開始アドレスは、0x0019_0000。ブロック 64 の開始アドレスは、0x001D_0000 0: ブロック 56 の開始アドレスは、0x001D_0000。ブロック 64 の開始アドレスは、0x0019_0000
	BLCKSWP[3]	1: ブロック 57 の開始アドレスは、0x0019_8000。ブロック 65 の開始アドレスは、0x001D_8000 0: ブロック 57 の開始アドレスは、0x001D_8000。ブロック 65 の開始アドレスは、0x0019_8000
	BLCKSWP[4]	1: ブロック 58 の開始アドレスは、0x001A_0000。ブロック 66 の開始アドレスは、0x001E_0000 0: ブロック 58 の開始アドレスは、0x001E_0000。ブロック 66 の開始アドレスは、0x001A_0000
	BLCKSWP[5]	1: ブロック 59 の開始アドレスは、0x001A_8000。ブロック 67 の開始アドレスは、0x001E_8000 0: ブロック 59 の開始アドレスは、0x001E_8000。ブロック 67 の開始アドレスは、0x001A_8000
	BLCKSWP[6]	1: ブロック 60 の開始アドレスは、0x001B_0000。ブロック 68 の開始アドレスは、0x001F_0000 0: ブロック 60 の開始アドレスは、0x001F_0000。ブロック 68 の開始アドレスは、0x001B_0000
1 MB 製品	BLCKSWP[0]	1: ブロック 30 の開始アドレスは、0x000C_0000。ブロック 34 の開始アドレスは、0x000E_0000 0: ブロック 30 の開始アドレスは、0x000E_0000。ブロック 34 の開始アドレスは、0x000C_0000
	BLCKSWP[1]	1: ブロック 31 の開始アドレスは、0x000C_8000。ブロック 35 の開始アドレスは、0x000E_8000 0: ブロック 31 の開始アドレスは、0x000E_8000。ブロック 35 の開始アドレスは、0x000C_8000
	BLCKSWP[2]	1: ブロック 32 の開始アドレスは、0x000D_0000。ブロック 36 の開始アドレスは、0x000F_0000 0: ブロック 32 の開始アドレスは、0x000F_0000。ブロック 36 の開始アドレスは、0x000D_0000
	BLCKSWP[3]	1: ブロック 33 の開始アドレスは、0x000D_8000。ブロック 37 の開始アドレスは、0x000F_8000 0: ブロック 33 の開始アドレスは、0x000F_8000。ブロック 37 の開始アドレスは、0x000D_8000

6.2.8 BANKSEL_SEL : セキュリティ属性用バンク選択レジスタ

Address: BANKSEL_SEL: 0x0300_A290

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	BLCKSWP[6:0]						
Value after reset:	ユーザー設定値(注1)															
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	BANKSWP[2:0]		
Value after reset:	ユーザー設定値(注1)															

ビット	シンボル	機能	R/W
2:0	BANKSWP[2:0]	スタートアップバンク切り替えのセキュリティ属性 0 0 0: BANKSEL_SEC.BANKSWP[2:0]を選択 1 1 1: BANKSEL.BANKSWP[2:0]を選択 その他: 予約	R
15:3	—	読むとプログラム値が本ビットから読み出されます。(注1)	R
22:16	BLCKSWP[6:0]	ブロックスワップ選択のセキュリティ属性 BANKSEL_SEL.BLCKSWP[6:0]ビットは、各ビットに対してセキュアアクセスまたは非セキュアアクセスを選択できます。 BANKSEL_SEL レジスタの BLCKSWP[6:0]ビットのビット配置と BANKSEL および BANKSEL_SEC レジスタの BLCKSWP[6:0]ビットのビット配置は、同じブロックを示すように対応しています。 たとえば、BANKSEL_SEL.BLCKSWP[0] = 0 および BANKSEL_SEL.BLCKSWP[6] = 1 のとき、BANKSEL_SEC.BLCKSWP[0]と BANKSEL.BLCKSWP[6]が選択されます。	R
31:23	—	読むとプログラム値が本ビットから読み出されます。(注1)	R

注 1. ブランク品の BANKSEL_SEL の値は、0x00000000 です。ユーザーがプログラムした値になります。

注 2. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 0 です。

BANKSEL_SEL レジスタは、セキュリティ属性を選択します。BANKSEL または BANKSEL_SEC のどちらのセキュリティ属性が適用されるかは、BANKSEL_SEL レジスタの対応するビットの設定値によって決まります。詳細は、

「[6.3.3. コードフラッシュオプション設定メモリのセキュリティ属性](#)」

を参照してください。

6.2.9 BPS, BPS_SEC, BPS_SEL : ブロック保護設定レジスタ

address:

BPS: 0x1300_A1C0, 0x1300_A1C4, 0x1300_A1C8, 0x1300_A1CC (非セキュア)
BPS_SEC: 0x0300_A240, 0x0300_A244, 0x0300_A248, 0x0300_A24C (セキュア)
BPS_SEL: 0x0300_A2C0, 0x0300_A2C4, 0x0300_A2C8, 0x0300_A2CC (セキュア)

Bit position: 31 0

Bit field:

Value after reset: ユーザー設定値(注1)

注 1. BPS と BPS_SEC のブランク品の値は 0xFFFFFFFF です。BPS_SEL の工場出荷品の値は 0x00000000 です。ユーザーがプログラムした値になります。

BPS_SEC レジスタおよび BPS_SEL レジスタは、セキュア開発者用で、BPS レジスタは非セキュア開発者用です。

BPS レジスタおよび BPS_SEC レジスタは、コードフラッシュメモリへのプログラミングおよびイレースを無効にします。本レジスタのビットが 0 の場合、対応するブロックへのプログラミングおよびイレー스는無効です。[図 6.3](#) に、各製品のコードフラッシュのブロック構成を示します。[図 6.4](#) に、レジスタのビットとブロック番号

の関係を示します。BPS レジスタと BPS_SEC レジスタの使用されていないビットは予約ビットで、1 に設定します。

BPS_SEL レジスタは、セキュリティ属性を選択します。BPS または BPS_SEC、PBPS または PBPS_SEC のどちらのセキュリティ属性が適用されるかは、BPS_SEL レジスタの対応するビットの設定値によって決まります。詳細は、「6.3.3. コードフラッシュオプション設定メモリのセキュリティ属性」を参照してください。




図 6.3 コードフラッシュのブロック構成

Register	Address	f31	f30	f29	f28	f27	f26	f25	f24	f23	f22	f21	f20	f19	f18	f17	f16	f15	f14	f13	f12	f11	f10	f9	f8	f7	f6	f5	f4	f3	f2	f1	f0	
BPS_SEL	0x0300_A2CC	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	106	105	104	103	102	101	100	99	98	97	96
	0x0300_A2C8	95	94	93	92	91	90	89	88	87	86	85	84	83	82	81	80	79	78	77	76	75	74	73	72	71	70	69	68	67	66	65	64	
	0x0300_A2C4	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32	
	0x0300_A2C0	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	↑																																	
BPS_SEC	0x0300_A24C	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	106	105	104	103	102	101	100	99	98	97	96
	0x0300_A248	95	94	93	92	91	90	89	88	87	86	85	84	83	82	81	80	79	78	77	76	75	74	73	72	71	70	69	68	67	66	65	64	
	0x0300_A244	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32	
	0x0300_A240	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	↑																																	
BPS	0x1300_A1CC	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	106	105	104	103	102	101	100	99	98	97	96
	0x1300_A1C8	95	94	93	92	91	90	89	88	87	86	85	84	83	82	81	80	79	78	77	76	75	74	73	72	71	70	69	68	67	66	65	64	
	0x1300_A1C4	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32	
	0x1300_A1C0	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	

図 6.4 レジスタのビットとブロック番号の関係

6.2.10 PBPS, PBPS_SEC : 永久ブロック保護設定レジスタ

Address: PBPS: 0x1300_A1E0, 0x1300_A1E4, 0x1300_A1E8 (非セキュア)
 PBPS_SEC: 0x0300_A260, 0x0300_A264, 0x0300_A268 (セキュア)

Bit position: 31 0

Bit field:

Value after reset: ユーザー設定値(注1)

注 1. ブランク品の PBPS と PBPS_SEC の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

PBPS_SEC レジスタはセキュア開発者用で、PBPS レジスタは非セキュア開発者用です。適用される設定値は、BPS_SEL レジスタの対応ビットの設定値により決まります。詳細は、「6.3.3. コードフラッシュオプション設定メモリのセキュリティ属性」を参照してください。セキュリティ属性レジスタは、ブロック保護および永久ブロック保護の両方で同じ BPS_SEL レジスタになります。

PBPS レジスタおよび PBPS_SEC レジスタは、BPS レジスタおよび BPS_SEC レジスタのビットへの書き込みを無効にします。本レジスタのビットを 0 にできるのは、BPS レジスタおよび BPS_SEC レジスタの対応するビットが 0 の場合です。本レジスタのビットが 0 の場合、BPS レジスタおよび BPS_SEC レジスタの対応するビットへの書き込みは無効です。本レジスタのビットはいったん 0 にすると、1 に変更できません。表 6.3 に、適用される PBPS レジスタのビットと BPS レジスタのビットとの関係を示します。

BPS_SEL レジスタにより選択された、本レジスタに適用される設定値が 0 の場合、BPS_SEL レジスタの対応するビットは変更できません。

本レジスタのビットとブロック番号との関係は、BPS レジスタおよび BPS_SEC レジスタ (図 6.4) と同じです。使用されていないビットは予約ビットで、1 に設定します。

表 6.3 PBPS、PBPS_SEC レジスタのビットと BPS、BPS_SEC レジスタのビットとの関係

適用される PBPS と PBPS_SEC のビット	適用される BPS と BPS_SEC のビット	内容
1	1	対応するブロックへのプログラミングおよびイレースは有効。
1	0	対応するブロックへのプログラミングおよびイレースは無効。FBPROT0 または FBPROT1 レジスタにより保護をキャンセル可能。
0	1	本条件の設定不可。
0	0	対応するブロックへのプログラミングおよびイレースは永久に無効。

注. BPS_SEL = 0 のとき、BPS と PBPS が対応します。BPS_SEL = 1 のとき、BPS_SEC と PBPS_SEC が対応します。

6.2.11 FSBLCTRL0 : FSBL コントロールレジスタ 0

Address: 0x2703_0080

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:

—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

Value after reset: ユーザー設定値(注1)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

—	—	—	—	FSBLCLK[2:0]		FSBLSKIPDS[2:0]		FSBLSKIPSW[2:0]		FSBLEN[2:0]		—	—	—	—
---	---	---	---	--------------	--	-----------------	--	-----------------	--	-------------	--	---	---	---	---

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
2:0	FSBLEN[2:0]	FSBL 有効 0 0 0: FSBL 有効 1 1 1: FSBL 無効 その他: 予約	R
5:3	FSBLSKIPSW[2:0]	ソフトウェアリセット用 FSBL スキップ有効 0 0 0: スキップ有効 1 1 1: スキップ無効 その他: 予約	R
8:6	FSBLSKIPDS[2:0]	ディープソフトウェアスタンバイリセット用 FSBL スキップ有効 0 0 0: スキップ有効 1 1 1: スキップ無効 その他: 予約	R
11:9	FSBLCLK[2:0]	FSBL 実行中クロック周波数選択 0 0 0: CPUCLK = 120 MHz ICLK = 120 MHz 1 1 1: CPUCLK = 240 MHz ICLK = 240 MHz その他: 予約	R
31:12	—	読むとプログラム値が本ビットから読み出されます。(注2)	R

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

注 2. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 1 です。

6.2.12 FSBLCTRL1 : FSBL コントロールレジスタ 1

Address: 0x2703_0084

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:

—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

Value after reset: ユーザー設定値(注1)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	FSBLEXMD[1:0]
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---------------

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
1:0	FSBLEXMD[1:0]	FSBL 実行モード 0 0: CRC ブート、測定報告なし 0 1: CRC ブート、測定報告あり 1 0: セキュアブート、測定報告なし 1 1: セキュアブート、測定報告あり	R
31:2	—	読むとプログラム値が本ビットから読み出されます。(注2)	R

- 注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。
 注 2. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 1 です。

6.2.13 FSBLCTRL2 : FSBL コントロールレジスタ 2

Address: 0x2703_0088

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

Value after reset: ユーザー設定値(注1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	PORTGN[4:0]				PORTPN[3:0]				

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
3:0	PORTPN[3:0]	FSBL エラー通知ポート端子番号(注2) 0 0 0 0: PORTn00 0 0 0 1: PORTn01 ⋮ 1 1 1 1: PORTn15 (n = 0~9, A, B)	R
8:4	PORTGN[4:0]	FSBL エラー通知ポートグループ名(注2) 0 0 0 0 0: PORT0m 0 0 0 0 1: PORT1m ⋮ 0 1 0 1 1: PORTBm その他: 予約 (m = 0~15)	R
31:9	—	読むとプログラム値が本ビットから読み出されます。(注3)	R

- 注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。
 注 2. 存在しない端子を選択した場合、FSBL エラー通知は出力されません。
 注 3. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 1 です。

FSBLCTRL2 レジスタは、FSBL 実行中にエラーが発生したときの出力ポートを選択します。PORTGN ビットはポートのグループを選択し、PORTPN ビットはそのグループの端子を選択します。それによって、1つのポートを決めます。

6.2.14 SACC0 : コード認証 0 の開始アドレスレジスタ

Address: 0x2703_008C

Bit position:	31	0
Bit field:		

Value after reset: ユーザー設定値(注1)

- 注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

6.2.15 SACC1 : コード認証 1 の開始アドレスレジスタ

Address: 0x2703_0090

Bit position:	31	0
Bit field:		

Value after reset: ユーザー設定値(注1)

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

6.2.16 SAMR : 測定報告の開始アドレスレジスタ

Address: 0x2703_0094

Bit position: 31 0

Bit field:

Value after reset: ユーザー設定値(注1)

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

6.2.17 HOEMRTPK : OEM_ROOT_PK のハッシュレジスタ

Base address: FDFS = 0x2703_0000

Offset address: 0x360

Bit position: 31 0

Bit field:

Value after reset: ユーザー設定値(注1)

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

本レジスタは、ブートファームウェアによってのみプログラム可能です。

本レジスタはハッシュ値を含みませんが、ハッシュ値を処理します。

6.2.18 CFGD0LOCK : コンフィグレーションデータ 0 ロックビットレジスタ

Base address: 0x2703_0380

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:

CD0L K31	CD0L K30	CD0L K29	CD0L K28	CD0L K27	CD0L K26	CD0L K25	CD0L K24	CD0L K23	CD0L K22	CD0L K21	CD0L K20	CD0L K19	CD0L K18	CD0L K17	CD0L K16
-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------

Value after reset: ユーザー設定値(注1)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

CD0L K15	CD0L K14	CD0L K13	CD0L K12	CD0L K11	CD0L K10	CD0L K9	CD0L K8	CD0L K7	CD0L K6	CD0L K5	CD0L K4	CD0L K3	CD0L K2	CD0L K1	CD0L K0
-------------	-------------	-------------	-------------	-------------	-------------	------------	------------	------------	------------	------------	------------	------------	------------	------------	------------

Value after reset: ユーザー設定値(注1)

Base address: 0x2703_0384

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:

CD0L K63	CD0L K62	CD0L K61	CD0L K60	CD0L K59	CD0L K58	CD0L K57	CD0L K56	CD0L K55	CD0L K54	CD0L K53	CD0L K52	CD0L K51	CD0L K50	CD0L K49	CD0L K48
-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------

Value after reset: ユーザー設定値(注1)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

CD0L K47	CD0L K46	CD0L K45	CD0L K44	CD0L K43	CD0L K42	CD0L K41	CD0L K40	CD0L K39	CD0L K38	CD0L K37	CD0L K36	CD0L K35	CD0L K34	CD0L K33	CD0L K32
-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------	-------------

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
31:0	CD0LK31~CD0LK0	コンフィグレーションデータ 0 ロック 0: LK_CD_A0 保護有効 1: LK_CD_A0 保護無効	R

ビット	シンボル	機能	R/W
31:0	CD0LK63~ CD0LK32	コンフィグレーションデータ 0 ロック 0: LK_CD_A0 保護有効 1: LK_CD_A0 保護無効	R

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

CD0LK_n ビット (コンフィグレーションデータ 0 ロック)

本ビットは、データフラッシュのコンフィグレーション領域におけるロック可能コンフィグレーションデータ領域 0 (LK_CD_A0) に対する書き込み保護を指定します。CD0_LK (n) は、LK_CD_A0 の 4 バイトデータを保護します。

CD0_LK ビットは、コンフィグレーションセットコマンドにより 0 に設定できます。その値を 0 から 1 には変更できません。

6.2.19 CFGD1LOCK : コンフィグレーションデータ 1 ロックビットレジスタ

Base address: 0x2703_0388

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CD1L K31	CD1L K30	CD1L K29	CD1L K28	CD1L K27	CD1L K26	CD1L K25	CD1L K24	CD1L K23	CD1L K22	CD1L K21	CD1L K20	CD1L K19	CD1L K18	CD1L K17	CD1L K16

Value after reset: ユーザー設定値(注1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CD1L K15	CD1L K14	CD1L K13	CD1L K12	CD1L K11	CD1L K10	CD1L K9	CD1L K8	CD1L K7	CD1L K6	CD1L K5	CD1L K4	CD1L K3	CD1L K2	CD1L K1	CD1L K0

Value after reset: ユーザー設定値(注1)

Base address: 0x2703_038C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CD1L K63	CD1L K62	CD1L K61	CD1L K60	CD1L K59	CD1L K58	CD1L K57	CD1L K56	CD1L K55	CD1L K54	CD1L K53	CD1L K52	CD1L K51	CD1L K50	CD1L K49	CD1L K48

Value after reset: ユーザー設定値(注1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CD1L K47	CD1L K46	CD1L K45	CD1L K44	CD1L K43	CD1L K42	CD1L K41	CD1L K40	CD1L K39	CD1L K38	CD1L K37	CD1L K36	CD1L K35	CD1L K34	CD1L K33	CD1L K32

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
31:0	CD1LK31~CD1LK0	コンフィグレーションデータ 1 ロック 0: LK_CD_A1 保護有効 1: LK_CD_A1 保護無効	R
31:0	CD1LK63~ CD1LK32	コンフィグレーションデータ 1 ロック 0: LK_CD_A1 保護有効 1: LK_CD_A1 保護無効	R

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

CD1LK_n ビット (コンフィグレーションデータ 1 ロック)

本ビットは、データフラッシュのコンフィグレーション領域におけるロック可能コンフィグレーションデータ領域 1 (LK_CD_A1) に対する書き込み保護を指定します。CD1_LK (n) は、LK_CD_A1 の 4 バイトデータを保護します。

CD1_LK ビットは、コンフィグレーションセットコマンドにより 0 に設定できます。その値を 0 から 1 には変更できません。

6.2.20 CFGD2LOCK : コンフィグレーションデータ 2 ロックビットレジスタ

Base address: 0x2703_0390

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CD2L K15	CD2L K14	CD2L K13	CD2L K12	CD2L K11	CD2L K10	CD2L K9	CD2L K8	CD2L K7	CD2L K6	CD2L K5	CD2L K4	CD2L K3	CD2L K2	CD2L K1	CD2L K0

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
15:0	CD2LK15~CD2LK0	コンフィグレーションデータ 2 ロック 0: LK_CD_A2 保護有効 1: LK_CD_A2 保護無効	R

注 1. ブランク品の値は、0xFFFF_FFFF です。ユーザーがプログラムした値になります。

CD2LK_n ビット (コンフィグレーションデータ 2 ロック)

本ビットは、データフラッシュのコンフィグレーション領域におけるロック可能コンフィグレーションデータ領域 2 (LK_CD_A2) に対する書き込み保護を指定します。CD2_LK (n) は、LK_CD_A2 の 4 バイトデータを保護します。CD2_LK ビットは、コンフィグレーションセットコマンドにより 0 に設定できます。その値を 0 から 1 には変更できません。

表 6.4 にコンフィグレーションデータロックビット (CD_n_LK) (n = 0~2) の設定を示します。

表 6.4 ロックビットとロック可能アドレスの間の対応関係

領域	ビット	アドレス
ロック可能領域 0	CD0_LK0	0x2703_0080~0x2703_0083
	CD0_LK1	0x2703_0084~0x2703_0087

	CD0_LK _n (n = 0~63)	0x2703_0080 + 0x04 × n~0x2703_0083 + 0x04 × n

	CD0_LK63	0x2703_017C~0x2703_017F
ロック可能領域 1	CD1_LK0	0x2703_0180~0x2703_0183
	CD1_LK1	0x2703_0184~0x2703_0187

	CD1_LK _n (n = 0~63)	0x2703_0180 + 0x04 × n~0x2703_0183 + 0x04 × n

	CD1_LK63	0x2703_00x27C~0x2703_027F
ロック可能領域 2	CD2_LK0	0x2703_0280~0x2703_028F
	CD2_LK1	0x2703_0290~0x2703_029F

	CD2_LK _n (n = 0~15)	0x2703_0280 + 0x10 × n~0x2703_028F + 0x10 × n

	CD2_LK15	0x2703_0370~0x2703_037F

6.2.21 ARCLS : アンチロールバックカウンタロック設定レジスタ

Base address: 0x2703_03C0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	ARCB_L_LK	ARCNS_LK[3:0]			ARCS_LK	

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
0	ARCS_LK	ARC_SEC ロック 0: ARC_SEC 保護有効 1: ARC_SEC 保護無効	R/W
4:1	ARCNS_LK[3:0]	ARC_NSEC ロック 64 ビット × 4 カウンタ設定の場合 x x x 0: ARC_NSEC[63:0]保護有効 x x 0 x: ARC_NSEC[127:64]保護有効 x 0 x x: ARC_NSEC[191:128]保護有効 0 x x x: ARC_NSEC[255:192]保護有効 1 1 1 1: ARC_NSEC[255:0]保護無効 その他: 予約 256 ビットカウンタ設定の場合 0 0 0 0: ARC_NSEC[255:0]保護有効 1 1 1 1: ARC_NSEC[255:0]保護無効 その他: 予約	R/W
5	ARCBL_LK	ARC_OEMBL ロック 0: ARC_OEMBL 保護有効 1: ARC_OEMBL 保護無効	R/W
15:6	—	読むとプログラム値が本ビットから読み出されます。(注2)	R/W

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

注 2. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 1 です。

アンチロールバックカウンタロックビットの設定は、データフラッシュのコンフィグレーション領域に位置しています。アンチロールバックカウンタロックビットは、プログラムコマンドにより 0 に設定できます。その値を 0 から 1 には変更できません。アンチロールバックカウンタロックビットが 0 の場合、各ビットに対応するアンチロールバックカウンタは、インクリメントカウンタコマンドにより更新できません。

6.2.22 ARCCS : 非セキュアアプリケーション用アンチロールバックカウンタコンフィグレーション設定レジスタ

Base address: 0x2703_03C2

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	CNF_ARCNS[1:0]	

Value after reset: ユーザー設定値(注1)

ビット	シンボル	機能	R/W
1:0	CNF_ARCNS[1:0]	ARC_NSEC コンフィグレーション設定 0 0: ARC_NSEC コンフィグレーションは 4 × 64 ビット 0 1: ARC_NSEC コンフィグレーションは 1 × 256 ビット その他: ARC_NSEC コンフィグレーションは無効	R/W
15:2	—	読むとプログラム値が本ビットから読み出されます。(注2)	R/W

注 1. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

注 2. 本レジスタは FACL コマンドによってのみプログラム可能です。プログラム時、設定値は 1 です。

ARC_NSEC コンフィグレーション設定は、データフラッシュのコンフィグレーション領域に位置しています。本ビットは、2 種類の ARC_NSEC コンフィグレーションを指定します。それは 4 × 64 ビットまたは 1 × 256 ビット

です。インクリメントカウンタコマンドまたはリードカウンタコマンドは、カウンタコンフィグレーション設定が無効な場合、ARC_NSECに発行できません。

6.2.23 ARC_SECN : セキュアアプリケーション用アンチロールバックカウンタレジスタ n (n = 0, 1)

Base address: 0x2703_0000

Offset address: 0x850 + 0x004 × n (n = 0, 1)

Bit position: 31

0

Bit field:

ARC_SEC[32 × n + 31 : 32 × n]

Value after reset:

ユーザー設定値^(注1)

ビット	シンボル	機能	R/W
31:0	ARC_SEC[32 × n + 31 : 32 × n]	セキュアアプリケーションアンチロールバックカウンタ カウンタ値は、上位レジスタ (n = 1) から下位レジスタ (n = 0) へ読み出し値を配置することによって得られます。 詳細は、「 46.12.5. アンチロールバックカウンタ 」を参照してください。	R/W

注 1. ブランク品の値は、0x0 です。ユーザーがプログラムした値になります。

6.2.24 ARC_NSECn : 非セキュアアプリケーション用アンチロールバックカウンタレジスタ n (n = 0~7)

Base address: 0x2703_0000

Offset address: 0x858 + 0x004 × n (n = 0~7)

Bit position: 31

0

Bit field:

ARC_NSECn[32 × n + 31 : 32 × n]

Value after reset:

ユーザー設定値^(注1)

ビット	シンボル	機能	R/W
31:0	ARC_NSECn[32 × n + 31 : 32 × n]	非セキュアアプリケーションアンチロールバックカウンタ カウンタ値は、上位レジスタ (n = 7) から下位レジスタ (n = 0) へ読み出し値を配置することによって得られます。 詳細は、「 46.12.5. アンチロールバックカウンタ 」を参照してください。	R/W

注 1. ブランク品の値は、0x0 です。ユーザーがプログラムした値になります。

6.2.25 ARC_OEMBLn : OEMBL 用アンチロールバックカウンタレジスタ n (n = 0, 1)

Base address: 0x2703_0000

Offset address: 0x878 + 0x004 × n (n = 0, 1)

Bit position: 31

0

Bit field:

ARC_OEMBL[32 × n + 31 : 32 × n]

Value after reset:

ユーザー設定値^(注1)

ビット	シンボル	機能	R/W
31:0	ARC_OEMBL[32 × n + 31 : 32 × n]	OEM_BL アプリケーションアンチロールバックカウンタ カウンタ値は、上位レジスタ (n = 1) から下位レジスタ (n = 0) へ読み出し値を配置することによって得られます。 詳細は、「 46.12.5. アンチロールバックカウンタ 」を参照してください。	R/W

注 1. ブランク品の値は、0x0 です。ユーザーがプログラムした値になります。

6.3 オプション設定メモリの設定方法

6.3.1 オプション設定メモリへのデータの配置方法

オプション設定メモリにプログラムするデータは、[図 6.1](#) に示すアドレスに配置してください。配置したデータは、フラッシュメモリプログラミングソフトウェアやオンチップデバッグなどの FSBL またはツールで使用されます。

注. プログラミング形式はコンパイラによって異なります。詳細については、コンパイラのマニュアルを参照してください。

6.3.2 オプション設定メモリにプログラムするデータの設定方法

「[6.3.1. オプション設定メモリへのデータの配置方法](#)」に記載した方法でデータを配置するだけでは、オプション設定メモリにデータを書き込むことにはなりません。合わせて、本項に記載されている下記のいずれかを実施してください。

(1) セルフプログラミングでオプション設定メモリを変更する場合

また、コンフィグレーション設定領域のオプション設定メモリへデータを書き込むには、コンフィグレーション設定コマンドを使用してください。

コードフラッシュオプション設定メモリは、バックグラウンドオペレーション (BGO) に対応していません。オプション設定メモリに書き込むと、書き込みソフトウェアを SRAM にコピー後、SRAM にジャンプします。

コンフィグレーション設定コマンドの詳細は、「[46. フラッシュメモリ](#)」を参照してください。

(2) OCD によるデバッグ時またはフラッシュライターによってプログラムする場合

この手順は使用するツールによって異なるため、詳細についてはツールのマニュアルを参照してください。

本 MCU には、以下の 2 つの設定手順があります。

- 「[6.3.1. オプション設定メモリへのデータの配置方法](#)」に記述されているように配置されたデータを、コンパイラが生成するオブジェクトファイルやモトローラ S 形式ファイルから読み取り、本 MCU へプログラムします
- ツールの GUI インタフェースを使用して、「[6.3.1. オプション設定メモリへのデータの配置方法](#)」に記述されているように配置されたデータをプログラムします

6.3.3 コードフラッシュオプション設定メモリのセキュリティ属性

非セキュア (FUNC NAME)、セキュア (FUNC NAME_SEC)、セキュリティ属性 (FUNC NAME_SEL) 用に 3 つのレジスタを備えた機能があります。セキュアおよびセキュリティ属性用のレジスタを設定できるのはセキュア開発者のみです。[図 6.5](#) に示すように、セキュリティ属性レジスタのビットが 0 になると、セキュアレジスタの対応ビットが適用されます。セキュリティ属性レジスタのビットが 1 になると、非セキュアレジスタの対応ビットが適用されます。

たとえば、OFS1 レジスタの PVD をセキュアに、OFS1 レジスタの HOCO を非セキュアに設定したい場合、セキュア開発者は OFS1_SEL レジスタを以下のように設定する必要があります。

```
OFS1_SEL = 0xFFFF_FFF0
```

このように設定すると、OFS1_SEC レジスタの PVDAS および VDSEL[2:0] ビット値と OFS1 レジスタの HOCOFRQ0[2:0] および HOCOEN ビット値が MCU に適用されます。セキュリティ属性レジスタ (FUNC NAME_SEL) の予約ビットは 0 に設定してください。




図 6.5 適用される値の選択

6.3.4 設定値のタイミング

SAS、BPS、BPS_SEC、PBPS、PBPS_SEC、BPS_SEL レジスタにおいて、関連するスタートアップ領域とブロック保護の設定値は、書き込みの直後に適用されます。その他のレジスタについては、設定値は MCU のリセット後に適用されます。

6.4 使用上の注意事項

6.4.1 オプション設定メモリの予約領域および予約ビットにプログラムするデータ

- セキュリティ属性領域 (0x0300 A280~0x0300 A2FF)
 オプション設定メモリの予約領域および予約ビットがプログラム範囲内にある場合、予約領域の全ビットおよび全予約ビットには 0 を書き込んでください。本ビットに 1 を書き込んだ場合、動作は保証しません。
- その他の領域
 オプション設定メモリの予約領域および予約ビットがプログラム範囲内にある場合、予約領域の全ビットおよび全予約ビットには 1 を書き込んでください。これらのビットに 0 を書き込んだ場合、正常動作は保証されません。

6.4.2 システムリセット後の FSBL 実行

FSBLCTRL0.FSBLLEN ビットが 000b のとき、FSBL は常にシステムリセットの解除後に実行されます。しかし、FSBLCTRL0.FSBLSKIPSW ビットまたは FSBLCTRL0.FSBLSKIPDS ビットの設定は、FSBL スキップ条件を付加します。表 6.5 を参照してください。

表 6.5 FSBL 実行条件

FSBLLEN	FSBLSKIPSW	FSBLSKIPDS	システムリセット後の FSBL 実行
111b	*	*	不実行
000b	111b	111b	実行
000b	111b	000b	ディープソフトウェアスタンバイリセット：不実行 上記以外のリセット：実行
000b	000b	111b	ソフトウェアリセット：不実行 上記以外のリセット：実行
000b	000b	000b	ソフトウェアリセット：不実行 ディープソフトウェアスタンバイリセット：不実行 上記以外のリセット：実行

FSBL スキップ機能を使用する場合、リセットステータスレジスタ (RSTSR0, RSTSR1) を、システムリセットの解除前にクリアしてください。

注. FSBL 実行を許可するリセットフラグの少なくとも 1 つが設定されている場合、FSBL は常に実行されます。

6.4.3 FSBL スキップ機能

ソフトウェアリセットの解除後に FSBL 実行をスキップするためには、RSTSR0 と RSTSR1 をソフトウェアリセットの実行前にクリアしてください。RSTSR1.SWRF 以外のフラグが設定された場合、FSBL が実行される可能性があります。

ディープソフトウェアスタンバイリセットの解除後に FSBL 実行をスキップするためには、RSTSR0 と RSTSR1 をディープソフトウェアスタンバイモードに遷移する前にクリアしてください。RSTSR0.DPSRSTF 以外のフラグが設定された場合、FSBL が実行される可能性があります。

6.5 参考資料

[1] Arm Limited., *Arm[®] Cortex[®]-M85 Processor Technical Reference Manual* (ARM 101924)

7. プログラマブル電圧検出 (PVD)

7.1 概要

プログラマブル電圧検出 (PVD) モジュールは、VCC 端子への入力電圧レベルを監視します。検出レベルはソフトウェアプログラムを使用して選択できます。PVD モジュールは、VCC 端子への入力電圧レベルを測定する、いくつかの独立した電圧レベル検出器で構成されます。PVD のレジスタにより、さまざまな電圧しきい値で、VCC 端子への入力電圧変動の検出を設定できます。

各電圧レベル検出器には、それに対応した電圧監視があります。電圧監視レジスタを用いることで、電圧しきい値を通過したときに、PVD を設定して、割り込み、イベントリンク出力、またはリセットを発生させることができます。

表 7.1 に PVD の仕様を示します。図 7.1 に電圧監視 0 リセット発生回路のブロック図を示します。図 7.2 に電圧監視 m 割り込み/リセット発生回路のブロック図 (m = 1, 2) を示します。

表 7.1 PVD の仕様

項目		電圧監視 0	電圧監視 m (m = 1, 2)
電圧監視	モニター端子	VCC	VCC
	検出イベント	下降して V_{det0} を通過	上昇または下降して V_{detm} を通過
	検出電圧	V_{det0} として OFS1(_SEC).VDSEL[2:0] ビットで 8 個の異なるレベルから選択可能	V_{detm} として PVDmCMPCR.PVDLVL[4:0] ビットで 13 個の異なるレベルから選択可能
	モニターフラグ	なし	PVDmSR.MON フラグ：電圧が V_{detm} より高いか低いかを監視 PVDmSR.DET フラグ： V_{detm} 通過検出
電圧検出時の処理	リセット	電圧監視 0 リセット $V_{det0} > VCC$ でリセット。 $VCC > V_{det0}$ の一定時間後に CPU 動作再開	電圧監視 m リセット $V_{detm} > VCC$ または $V_{detm} < VCC$ の場合に、リセット条件としてリセットを選択可能 CPU 動作再開タイミングとして、 $VCC > V_{detm}$ の一定時間後、または $V_{detm} > VCC$ の一定時間後を選択可能
	割り込み	なし	電圧監視 m 割り込み ノンマスクابل割り込み、またはマスクابل割り込みを選択可能 $V_{detm} > VCC$ および $VCC > V_{detm}$ の片方または両方に応じて、割り込み要求を発行
デジタルフィルタ	有効/無効の切り替え	デジタルフィルタ機能なし	あり
	サンプリング時間	—	LOCO クロックの n 分周 × 2 (n: 2, 4, 8, 16)
イベントリンク機能		なし	あり/ V_{detm} 通過検出時にイベント信号出力




図 7.1 電圧監視 0 リセット発生回路のブロック図




図 7.2 電圧監視 m 割り込み/リセット発生回路のブロック図 (m = 1, 2)

7.2 レジスタの説明

7.2.1 PVDSAR : プログラマブル電圧検出セキュリティ属性レジスタ

Base address: SYSC = 0x4001_E000
 SYSC_NS = 0x5001_E000

Offset address: 0x3CC

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	NONSEC1	NONSEC0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	NONSEC0	ノンセキュリティ属性ビット 0 対象レジスタ : PVD1 用レジスタ 0: セキュア 1: 非セキュア	R/W
1	NONSEC1	ノンセキュリティ属性ビット 1 対象レジスタ : PVD2 用レジスタ 0: セキュア 1: 非セキュア	R/W
31:2	—	読むと 1 が読めます。書き込み可能な場合、1 としてください。	R/W

注: S-TYPE-3, P-TYPE-2

注: このレジスタは PRCR レジスタによって書き込み保護されています。

PVDSAR レジスタは PVD レジスタのセキュリティ属性を制御します。

NONSEC0 ビット (ノンセキュリティ属性ビット 0)

本ビットは PVD1CMPCR、PVD1CR0、PVD1CR1、PVD1SR、および PVD1FCR のセキュリティ属性を制御します。

NONSEC1 ビット (ノンセキュリティ属性ビット 1)

本ビットは PVD2CMPCR、PVD2CR0、PVD2CR1、PVD2SR、および PVD2FCR のセキュリティ属性を制御します。

7.2.2 PVDmCMPCR : 電圧監視 m コンパレータコントロールレジスタ (m = 1, 2)

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA58 + 0x4 × (m - 1)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	PVDE	—	—	PVDLVL[4:0]				

Value after reset: 0 0 0 0 1 1 1 1

ビット	シンボル	機能	R/W
4:0	PVDLVL[4:0]	検出電圧 m レベル選択 下記以外は設定しないでください。これらは電圧下降時の標準電圧レベルです。 電圧上昇時の標準電圧レベルの詳細は、「48. 電気的特性」を参照してください。 0x03: 3.86 V (Vdetm_3) 0x04: 3.14 V (Vdetm_4) 0x05: 3.10 V (Vdetm_5) 0x06: 3.08 V (Vdetm_6) 0x07: 2.85 V (Vdetm_7) 0x08: 2.83 V (Vdetm_8) 0x09: 2.80 V (Vdetm_9) 0x0A: 2.62V (Vdetm_10) 0x0B: 2.33V (Vdetm_11) 0x0C: 1.90V (Vdetm_12) 0x0D: 1.86V (Vdetm_13) 0x0E: 1.74V (Vdetm_14) 0x0F: 1.71V (Vdetm_15) その他: 設定禁止	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	PVDE	電圧検出 m 有効 0: 電圧検出 m 回路無効 1: 電圧検出 m 回路有効	R/W

注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

PVDLVL[4:0] ビット (検出電圧 m レベル選択)

PVDmCMPCR.PVDLVL ビットは、PVDmCMPCR.PVDE ビットが両方 0 のときのみ、書き換えることができます。すべての電圧検出回路は、同じ電圧検出レベルに設定しないでください。

PVDmCMPCR.PVDLVL ビットと PVDmCMPCR.PVDE ビットを同時に書き換えしないでください。

PVDmCR0.CMPE が 0 のときのみ、PVDmCMPCR.PVDE を変更できます。

PVDE ビット (電圧検出 m 有効)

電圧検出 m の割り込み/リセットまたは PVDmSR.MON ビットを使用する場合、PVDmCMPCR.PVDE ビットを 1 にしてください。PVDmCMPCR.PVDE ビットの値を 0 から 1 に変更した後、td(E-A) 経過すると、電圧検出 m 回路が起動します。ディープソフトウェアスタンバイモードで電圧検出 m 回路を使用する場合は、ディープソフトウェアスタンバイモード 3 へ遷移しないでください。

7.2.3 PVDmCR0 : 電圧監視 m 回路コントロールレジスタ 0 (m = 1, 2)

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA70 + 0x4 × (m - 1)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	RN	RI	FSAMP[1:0]	—	CMPE	DFDIS	RIE	
Value after reset:	1	0	0	0	x	0	1	0

ビット	シンボル	機能	R/W
0	RIE	電圧監視 m 割り込み／リセット許可 0: 禁止 1: 許可	R/W
1	DFDIS	電圧監視 m デジタルフィルタ無効モード選択 0: デジタルフィルタ有効 1: デジタルフィルタ無効	R/W
2	CMPE	電圧監視 m 回路比較結果出力許可 0: 電圧監視 m 回路比較結果出力禁止 1: 電圧監視 m 回路比較結果出力許可	R/W
3	—	読み出し値は不定です。書く場合、1としてください。	R/W
5:4	FSAMP[1:0]	サンプリングクロック選択 0 0: LOCO クロックの 2 分周 0 1: LOCO クロックの 4 分周 1 0: LOCO クロックの 8 分周 1 1: LOCO クロックの 16 分周	R/W
6	RI	電圧監視 m 回路モード選択 (1) PVDmFCR.RHSEL = 0 の場合 0: V _{detm} 通過時に電圧監視 m 割り込み発生 1: 電圧が下降して V _{detm} 通過時に電圧監視 m リセット許可 (2) PVDmFCR.RHSEL = 1 の場合 0: 禁止 1: 電圧が上昇して V _{detm} 通過時に電圧監視 m リセット許可	R/W
7	RN	電圧監視 m リセットネゲート選択 (1) PVDmFCR.RHSEL = 0 の場合 0: VCC > V _{detm} 検出時、安定時間 (t _{PVDm}) 経過後にネゲート 1: PVDm リセットのアサート時、安定時間 (t _{PVDm}) 経過後にネゲート (2) PVDmFCR.RHSEL = 1 の場合 0: VCC < V _{detm} 検出時、安定時間 (t _{PVDm}) 経過後にネゲート 1: 禁止	R/W

注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

RIE ビット (電圧監視 m 割り込み／リセット許可)

RIE ビットは電圧監視 m 割り込みと電圧監視 m リセットを許可または禁止にします。フラッシュメモリのプログラム／イレース中は、電圧監視 m 割り込みも電圧監視 m リセットも発生しないように、0 に設定してください。

DFDIS ビット (電圧監視 m デジタルフィルタ無効モード選択)

DFDIS ビットはデジタルフィルタの有効または無効を設定します。DFDIS ビットが 0 (デジタルフィルタ有効) の場合、LOCOCR.LCSTP ビットを 0 (LOCO 動作) にしてください。電圧監視 m 回路をソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードで使用する場合、DFDIS ビットを 1 (デジタルフィルタ無効) にしてください。

CMPE ビット (電圧監視 m 回路比較結果出力許可)

CMPE ビットは、電圧監視 m 回路比較結果出力を許可または禁止します。電圧検出 m 回路を有効にして安定時間 ($t_{d(E-A)}$) 経過後に、CMPE ビットを 1 に設定してください。電圧検出 m 回路を停止するときは、CMPE ビットを 0 に設定してから電圧検出 m 回路を無効にしてください。

FSAMP[1:0] ビット (サンプリングクロック選択)

FSAMP[1:0] ビットは、PVDmCR0.DFDIS ビットが 1 (デジタルフィルタ無効) の場合のみ、書き換え可能です。PVDmCR0.DFDIS ビットが 0 (デジタルフィルタ有効) の場合は、FSAMP[1:0] ビットを書き換えしないでください。

RI ビット (電圧監視 m 回路モード選択)

PVDmCR0.RI ビットが 1 (電圧監視 m リセット選択) の場合、ディープソフトウェアスタンバイモード 2、3 へ遷移できません。この場合、ディープソフトウェアスタンバイモード 1 へ遷移します。ディープソフトウェアスタンバイモード 2、3 へ遷移するには、PVDmCR0.RI ビットを 0 (電圧監視 m 割り込み選択) にしてください。

RN ビット (電圧監視 m リセットネゲート選択)

PVDmFCR.RHSEL = 0 の場合

- RN ビットを 1 (PVDm リセット信号のアサート後、安定時間経過後にネゲート) にする場合は、LOCOCR.LCSTP ビットは 0 (LOCO 動作) にしてください。さらに、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードに遷移すると、RN ビットは 0 ($V_{CC} > V_{detm}$ 検出後、安定時間経過後にネゲート) のみが可能です。この場合、RN ビットを 1 (PVDm リセット信号のアサート後、安定時間経過後にネゲート) にしないでください。

PVDmFCR.RHSEL = 1 の場合

- RN ビットを 1 にしないでください。

7.2.4 PVDmCR1 : 電圧監視 m 回路コントロールレジスタ 1 (m = 1, 2)

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x0E0 + 0x2 × (m-1)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	IRQSEL	IDTSEL[1:0]	

Value after reset: 0 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
1:0	IDTSEL[1:0]	電圧監視 m 割り込み発生条件選択 (1) PVDmFCR.RHSEL = 0 の場合 0 0: $V_{CC} \geq V_{detm}$ (上昇) 検出時に発生 0 1: $V_{CC} < V_{detm}$ (下降) 検出時に発生 1 0: 下降および上昇検出時に発生 1 1: 設定禁止 (2) PVDmFCR.RHSEL = 1 の場合 本ビットには適用不可	R/W
2	IRQSEL	電圧監視 m 割り込み種類選択 0: ノンマスクابل割り込み 1: マスクابل割り込み ^(注1)	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. マスクابل割り込みを許可する場合、ICU にある NMIER.PVDmEN ビットの値をリセット状態から変更しないでください。

7.2.5 PVDmSR : 電圧監視 m 回路ステータスレジスタ (m = 1, 2)

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x0E1 + 0x2 × (m - 1)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	MON	DET
Value after reset:	0	0	0	0	0	0	1	0

ビット	シンボル	機能	R/W
0	DET	電圧監視 m 電圧変化検出フラグ(注1) (1) PVDmFCR.RHSEL = 0 の場合 0: 未検出 1: V_{detm} 通過検出 (2) PVDmFCR.RHSEL = 1 の場合 本ビットには適用不可	R/W
1	MON	電圧監視 1 信号モニタフラグ (1) PVDmFCR.RHSEL = 0 の場合 0: $VCC \leq V_{detm}$ 1: $VCC > V_{detm}$ または MON 無効 (2) PVDmFCR.RHSEL = 1 の場合 本ビットには適用不可	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. このビットは 0 のみ書けます。本ビットに 0 を書いた後、本ビットで 0 が読み出されるまでにシステムクロック (ICLK) で 2 サイクルの時間が必要です。

DET フラグ (電圧監視 m 電圧変化検出フラグ)

DET フラグは、PVDmCMPCR.PVDE ビットが 1 (電圧検出 m 回路有効) であり、かつ PVDmCR0.CMPE ビットが 1 (電圧監視 m 回路比較結果出力許可) のときに有効になります。

PVDmCR0.RIE ビットを 0 (禁止) にした後、DET フラグを 0 にしてください。PCLKB の 2 サイクル以上の期間が経過した後、PVDmCR0.RIE ビットを 1 (許可) に設定できます。

I/O レジスタの読み出しアクセス用に規定された PCLKB のサイクル数に依存して、PCLKB の 2 サイクル以上の期間を待機時間として確保しなければならない場合があります。

MON フラグ (電圧監視 1 信号モニタフラグ)

MON フラグは、PVDmCMPCR.PVDE ビットが 1 (電圧検出 m 回路有効) であり、かつ PVDmCR0.CMPE ビットが 1 (電圧監視 m 回路比較結果出力許可) のときに有効になります。

7.2.6 PVDmFCR : 電圧監視 m 機能コントロールレジスタ (m = 1, 2)

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xB20 + 0x4 × (m - 1)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	RHSEL
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RHSEL	上昇ヒステリシス選択 0: VCC 降下検出用ヒステリシスレベルを選択 1: VCC 上昇検出用ヒステリシスレベルを選択	R/W

ビット	シンボル	機能	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

すべての PVDmCMPCR.PVDE ビットが 0 のときのみ、PVDmFCR.RHSEL フラグを変更できます。

RHSEL フラグ (上昇ヒステリシス選択)

VCC 降下検出に対して RHSEL = 0 の場合、ヒステリシスレベルは PVDLVL[4:0]により設定された電圧検出レベルより上に設定されます。VCC 上昇検出に対して RHSEL = 1 の場合、ヒステリシスレベルは PVDLVL[4:0]により設定された電圧検出レベルより下に設定されます。PVDm のヒステリシスレベルの詳細については、電気的特性の章を参照してください。

VCC 降下検出により発生する PVDm リセットが要求された場合、RHSEL を 0 にしてください。

VCC 上昇検出により発生する PVDm リセットが要求された場合、RHSEL を 1 にしてください。

PVDmCR0.RI = 0 のとき、RHSEL を 1 にしないでください。

PVDmCR0.RN = 1 のとき、RHSEL を 1 にしないでください。

7.3 VCC 入力電圧のモニタ

7.3.1 V_{det0} のモニタ

電圧監視 0 の比較結果は、読み出すことができません。

7.3.2 V_{detm} のモニタ

設定が完了すると、PVDmSR.MON フラグで電圧監視 m の比較結果をモニタできます。

表 7.2 V_{detm} のモニタの設定手順

手順	電圧監視 1 による比較結果モニタ
電圧検出 m 回路の設定	1 PVDmCMPCR.PVDLVL[4:0] ビットへ書き込む前に、PVDmCMPCR.PVDE = 0 にして、電圧検出 m 回路を無効にする
	2 PVDmCMPCR.PVDLVL[4:0] ビットで検出電圧を選択する
	3 PVDmCMPCR.PVDE = 1 にして、電圧検出 m 回路を有効にする
	4 $t_d(E-A)$ 以上待機する(注1)
デジタルフィルタの設定(注2)	5 PVDmCR0.FSAMP[1:0] ビットでデジタルフィルタのサンプリングクロックを選択する
	6 PVDmCR0.DFDIS = 0 にして、デジタルフィルタを有効にする
	7 LOCO クロックの $2n+3$ サイクル以上待機する(ここで、 $n = 2, 4, 8, 16$ であり、デジタルフィルタのサンプリングクロックは LOCO クロックの n 分周である)
出力許可の設定	8 PVDmCR0.CMPE = 1 にして、電圧監視 m の比較結果の出力を許可する

注 1. 手順 4 の待機時間中に手順 5~7 を行うことができます。

注 2. デジタルフィルタを使用しない場合、手順 5~7 は不要です。

上記の表の手順に従って PVDm を設定後、再度 PVDm の設定を変更する場合は、まず PVDmCR0.CMPE を 0 にしてから、上記の表の手順に従って再度 PVDm を設定してください。

PVDmCMPCR.PVDLVL を変更する場合、「7.2.2. PVDmCMPCR : 電圧監視 m コンパレータコントロールレジスタ (m = 1, 2)」の記載に従ってください。

7.4 電圧監視 0 リセット

電圧監視 0 リセットを使用する場合は、OFS1(_SEC).PVDAS ビットを 0 にクリアしてください。(リセット後、電圧監視 0 リセットを有効にします。)

図 7.3 に電圧監視 0 リセットの動作例を示します。




図 7.3 電圧監視 0 リセットの動作例

7.5 電圧監視 m 割り込み、電圧監視 m リセット (m = 1, 2)

電圧検出 m 回路での比較結果により、割り込みまたはリセットを発生させることができます。

表 7.3 に電圧監視動作時の電圧監視 m 割り込みと電圧監視 m リセットに関連するビットの設定手順を示します。表 7.4 に電圧監視停止時の電圧監視 m 割り込みと電圧監視 m リセットに関連するビットの設定手順を示します。図 7.4 に電圧監視 m 割り込みの動作例を示します。電圧監視 m リセットの動作については、「5. リセット」の図 5.4 を参照してください。

さらに、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードで電圧監視 m 回路を使用する場合は、以下の手順に従って、電圧監視 m 回路を設定してください。

(1) ソフトウェアスタンバイモード時の設定

- デジタルフィルタを無効 (PVDmCR0.DFDIS = 1) にしてください。
- PVDmFCR.RHSEL = 0 の場合
- V_{CC} > V_{detm} 検出後、動作安定時間経過後に電圧監視 m リセット信号をネゲート (PVDmCR0.RN = 0) してください。

(2) ディープソフトウェアスタンバイモード時の設定

- デジタルフィルタを無効 (PVDmCR0.DFDIS = 1) にしてください。
- 電圧監視 m 割り込みを許可 (PVDmCR0.RI = 0) にしてください。電圧監視 m リセットが許可 (PVDmCR0.RI = 1) になっている場合、ディープソフトウェアスタンバイモード 2、3 へ遷移せず、ディープソフトウェアスタンバイモード 1 へ遷移します。
- ディープソフトウェアスタンバイモード 3 の間は、電圧監視 m 回路は停止します。ディープソフトウェアスタンバイモードで電圧監視 m 回路を使用する場合は、ディープソフトウェアスタンバイモード 3 へ遷移しないでください。

(3) オンチップデバッグモードにおける無効

- オンチップデバッグモードで DBGSTOPCR.DBGSTOP_PVD を設定することにより、電圧監視 m 回路の機能は無効になります。

表 7.3 電圧監視動作時の電圧監視 m 割り込みと電圧監視 m リセットに関連するビットの設定手順 (m = 1, 2)

手順	電圧監視 m 割り込み (電圧監視 m の ELC イベント出力)	電圧監視 m リセット	
電圧検出 m 回路の設定	1	PVDmCMPCR.PVDE = 0 にして、PVDmCMPCR.PVDLVL レジスタと PVDmFCR.RHSEL レジスタに書き込む前に電圧検出 m 回路を無効にしてください	
	2	PVDmCMPCR.PVDLVL ビットを設定して、検出電圧を選択してください	
	3	—	PVDmFCR.RHSEL ビットを設定して、リセット条件の種類を選択してください
	4	PVDmCMPCR.PVDE = 1 にして、電圧検出 m 回路を有効にしてください	
	5	$t_d(E-A)$ 以上待機してください(注1)	
デジタルフィルタの設定 (注2)	6	PVDmCR0.FSAMP[1:0] ビットを設定して、デジタルフィルタのサンプリングクロックを選択してください	
	7	PVDmCR0.DFDIS = 0 にして、デジタルフィルタを有効にしてください	
	8	LOCO クロックの 2n+3 サイクル以上待機してください (ここで、n = 2, 4, 8, 16 であり、デジタルフィルタのサンプリングクロックは LOCO クロックの n 分周です) (注4)	
電圧監視 m 割り込み / リセットの設定	9	PVDmCR0.RI = 0 にして、電圧監視 m 割り込みを選択してください	<ul style="list-style-type: none"> PVDmCR0.RI = 1 にして、電圧監視 m リセットを選択してください PVDmCR0.RN ビットを設定して、リセットネゲートの種類を選択してください
	10	<ul style="list-style-type: none"> PVDmCR1.IDTSEL[1:0] ビットを設定して、割り込み要求のタイミングを選択してください PVDmCR1.IRQSEL ビットを設定して、割り込みの種類を選択してください 	—
出力許可の設定	11	PVDmSR.DET = 0 にしてください	
	12	PVDmCR0.RIE = 1 にして、電圧監視 m 割り込み / リセットを許可してください(注3)	
	13	PVDmCR0.CMPE = 1 にして、電圧監視 m の比較結果出力を許可してください	

注 1. 手順 4 の待機時間中に手順 6~12 を行うことができます。

注 2. デジタルフィルタを使用しない場合、手順 6~8 は不要です。

注 3. ELC イベント信号のみを出力させる場合、手順 12 は不要です。

注 4. 手順 8 の待機時間中に手順 9~12 を行うことができます。

表 7.3 の手順に従って PVDm を設定後、再度 PVDm の設定を変更する場合は、表 7.4 の手順に従って PVDm を停止してから、表 7.3 の手順に従って再度 PVDm を設定してください。

PVDmCMPCR.PVDLVL を変更する場合、「7.2.2. PVDmCMPCR: 電圧監視 m コンパレータコントロールレジスタ (m = 1, 2)」の記載に従ってください。

表 7.4 電圧監視停止時の電圧監視 m 割り込みと電圧監視 m リセットに関連するビットの設定手順 (m = 1, 2) (1/2)

手順	電圧監視 m 割り込み (電圧監視 m の ELC イベント出力)、電圧監視 m リセット	
出力許可停止の設定	1	PVDmCR0.CMPE = 0 にして、電圧監視 m の比較結果出力を禁止してください
	2	LOCO クロックの 2n+3 サイクル以上待機してください (ここで、n = 2, 4, 8, 16 であり、デジタルフィルタのサンプリングクロックは LOCO クロックの n 分周です) (注1)

表 7.4 電圧監視停止時の電圧監視 m 割り込みと電圧監視 m リセットに関連するビットの設定手順 (m = 1, 2) (2/2)

手順	電圧監視 m 割り込み (電圧監視 m の ELC イベント出力)、電圧監視 m リセット	
	3	PVDmCR0.RIE = 0 にして、電圧監視 m 割り込み/リセットを禁止してください(注3)
デジタルフィルタ停止の設定	4	PVDmCMPCR.DFDIS = 1 にして、デジタルフィルタを無効にしてください(注1), (注2)
電圧検出 m 回路停止の設定	5	PVDmCMPCR.PVDE = 0 にして、電圧検出 m 回路を無効にしてください

注 1. デジタルフィルタを使用しない場合、手順 2 と手順 4 は不要です。

注 2. デジタルフィルタを有効状態から無効にした後に再度有効にする場合、無効にしてから再度有効にするまで、LOCO クロックの 2 サイクル以上待機する必要があります。

注 3. ELC イベント信号のみを出力させる場合、手順 3 は不要です。

電圧監視 m 割り込みまたは電圧監視 m リセットを使用した後にいったん停止してから、再度設定する場合は、条件に従って停止手順と再設定手順を次のように省略することができます。

- 電圧検出 m 回路の設定を変更しない場合、電圧検出 m 回路に対する再設定または停止は不要
- デジタルフィルタの設定を変更しない場合、デジタルフィルタに対する再設定または停止は不要
- 電圧監視 m 割り込みまたは電圧監視 m リセットの設定を変更しない場合、電圧監視 m 割り込みまたは電圧監視 m リセットに対する再設定は不要




図 7.4 電圧監視 m 割り込みの動作例 (m = 1, 2)

7.6 ELC によるリンク動作

PVDm (m = 1, 2) は、イベントリンクコントローラ (ELC) に対してイベント信号の出力が可能です。

(1) V_{detm} 通過検出イベント

PVDm は、電圧検出 m 回路有効かつ電圧監視 m 回路比較結果出力許可の状態において、 V_{detm} 通過を検出した場合にイベント信号を出力します。

PVDm のイベントリンク出力機能を有効にする場合、PVDm を有効にしてから、ELC 側の PVDm イベントリンク機能を有効にする必要があります。PVDm のイベントリンク出力機能を停止する場合は、PVDm を停止してから、ELC 側の PVDm イベントリンク機能を無効にする必要があります。

7.6.1 割り込み処理とイベントリンクの関係

各 PVD には、電圧監視 m 割り込みを個別に許可または禁止するビットがあります。割り込み要因が発生し、割り込み許可ビットで割り込みが許可される場合は、割り込み信号が CPU へ出力されます。

これに対してイベントリンク信号は、割り込み許可ビットの状態とは無関係に、割り込み要因が発生するとただちに、ELC を介して他のモジュールにイベント信号として出力されます。

ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード1、およびディープソフトウェアスタンバイモード2では、電圧監視 m 割り込み信号を出力することができます。ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード1、およびディープソフトウェアスタンバイモード2では、ELC 用のイベント信号は以下のように出力されます。

- ソフトウェアスタンバイモード期間中に V_{detm} 通過イベントを検出した場合、ソフトウェアスタンバイモードではクロックが供給されていないため ELC 用のイベント信号は発生しません。 V_{detm} 通過検出フラグは保持されているため、ソフトウェアスタンバイモードから復帰してクロック供給が再開されると、 V_{detm} 通過検出フラグの状態に従って ELC 用のイベント信号が出力されます。
- ディープソフトウェアスタンバイモード期間中に V_{detm} 通過イベントを検出した場合、ELC 用のイベント信号は発生しません。

8. クロック発生回路

8.1 概要

本 MCU はクロック発生回路を内蔵しています。表 8.1 および表 8.2 に、クロック発生回路の仕様を示します。図 8.1 にブロック図、表 8.3 に入出力端子を示します。

表 8.1 クロック発生回路の仕様 (クロックソース)

クロックソース	項目	内容
メインクロック発振器 (MOSC)	発振子周波数	8 MHz~48 MHz
	外部クロック入力周波数	最高 48 MHz
	接続可能発振子または付加回路：セラミック発振子、水晶振動子 接続端子：EXTAL、XTAL	あり
	駆動能力切り替え	あり
	自動ゲイン制御機能	あり
	発振停止検出機能	あり
サブクロック発振器 (SOSC)	発振子周波数	32.768 kHz
	接続可能発振子または付加回路：水晶振動子 接続端子：XCIN、XCOUT	あり
	外部クロック入力	あり
	駆動能力切り替え	あり
PLL1 回路 PLL2 回路	入力クロックソース	MOSC、HOCO
	入力分周比	1、2、3、4 分周から選択可能
	入力クロック周波数	8 MHz~48 MHz
	入力クロック周波数 (入力周波数分周後)	6 MHz~12 MHz
	通倍比	26~180 から選択可能 (小数点以下：0/0.33/0.50/0.66)
	VCO 周波数	640 MHz~1440 MHz
	出力クロック数	3 つの異なるクロックを出力
	PLL 出力クロック P	40 MHz~480 MHz (出力分周比：2/4/6/8/16)
	PLL 出力クロック Q	71 MHz~480 MHz (出力分周比：2/3/4/5/6/8/9)
高速オンチップオシレータ (HOCO)	発振周波数	16/18/20/32/48 MHz
	FLL 機能	あり
	ユーザートリミング	あり
中速オンチップオシレータ (MOCO)	発振周波数	8 MHz
	ユーザートリミング	あり
低速オンチップオシレータ (LOCO)	発振周波数	32.768 kHz
	ユーザートリミング	あり
JTAG 用外部クロック入力 (TCK)	入力クロック周波数	最高 25 MHz
SWD 用外部クロック入力 (SWCLK)	入力クロック周波数	最高 25 MHz

表 8.2 クロック発生回路の仕様 (内部クロック) (1/2)

項目	クロックソース	クロック供給	内容
CPU クロック (CPUCLK)	MOSC/SOSC/HOCO/MOCO/ PLL1P	CPU, TCM	最高 480 MHz、分周比： 1/2/3/4/6/8/12/16/32/64
システムクロック (ICLK)	MOSC/SOSC/HOCO/MOCO/ PLL1P	DMAC、DTC、フラッシュ (コード フラッシュから読み出し)、SRAM、 スタンバイ SRAM、システムバス、 I/O ポート、ICU	最高 240 MHz、分周比： 1/2/3/4/6/8/12/16/32/64
デバッグクロック (DCLK)	ICLK の 2 分周	デバッグサブシステム	最高 120 MHz
周辺モジュールクロック A (PCLKA)	MOSC/SOSC/HOCO/MOCO/ PLL1P	高速周辺バス (ETHERC、EDMAC、 SCI、I3C、CANFD、CNECC、SPI、 CRC、DOC、ADC12、DAC12、RSIP- E51A、GPT)	最高 120 MHz、分周比： 1/2/3/4/6/8/12/16/32/64
周辺モジュールクロック B (PCLKB)	MOSC/SOSC/HOCO/MOCO/ PLL1P	低速周辺バス (CAC、ELC、POEG、 WDT、IWDT、AGT、ULPT、IIC、 USBFS、SDHI、TSN、ACMPHS)	最高 60 MHz、分周比： 1/2/3/4/6/8/12/16/32/64
周辺モジュールクロック C (PCLKC)	MOSC/SOSC/HOCO/MOCO/ PLL1P	周辺モジュール (ADC12 変換クロッ ク)	最高 60 MHz、分周比： 1/2/3/4/6/8/12/16/32/64
周辺モジュールクロック D (PCLKD)	MOSC/SOSC/HOCO/MOCO/ PLL1P	周辺モジュール (GPT カウントクロ ック)	最高 120 MHz、分周比： 1/2/3/4/6/8/12/16/32/64
周辺モジュールクロック E (PCLKE)	MOSC/SOSC/HOCO/MOCO/ PLL1P	周辺モジュールクロック (CNECC)	最高 240 MHz、分周比： 1/2/3/4/6/8/12/16/32/64
FlashIF クロック (FCLK)	MOSC/SOSC/HOCO/MOCO/ PLL1P	FlashIF	4 MHz~60 MHz (P/E)、最高 60 MHz (読み出し)、分周比： 1/2/3/4/6/8/12/16/32/64
外部バスクロック (BCLK)	MOSC/SOSC/HOCO/MOCO/ PLL1P	外部バス	最高 120 MHz、分周比： 1/2/3/4/6/8/12/16/32/64
EBCLK 端子出力 (EBCLK)	BCLK、または BCLK の 2 分周	EBCLK 端子	最高 60 MHz、分周比：1 または 2
SDCLK 端子出力 (SDCLK)	BCLK	SDCLK 端子	最高 120 MHz
トレースクロック (TRCLK)	MOSC/SOSC/HOCO/MOCO/ PLL1P	CPU- OCD	最高 120 MHz、分周比： 1/2/3/4/6/8/12/16/32/64/128/256
SCI クロック (SCICLK)	MOSC/SOSC/HOCO/MOCO/ LOCO/PLL1P/PLL1Q/PLL1R/ PLL2P/PLL2Q/PLL2R	SCI	最高 120 MHz 分周比：1/2/3/4/5/6/8
SPI クロック (SPICLK)	MOSC/SOSC/HOCO/MOCO/ LOCO/PLL1P/PLL1Q/PLL1R/ PLL2P/PLL2Q/PLL2R	SPI	最高 120 MHz 分周比：1/2/3/4/5/6/8
CANFD コアクロック (CANFDCLK)	MOSC/SOSC/HOCO/MOCO/ LOCO/PLL1P/PLL1Q/PLL1R/ PLL2P/PLL2Q/PLL2R	CANFD	最高 80 MHz 分周比：1/2/3/4/5/6/8
USB クロック (USBCLK)	MOSC/HOCO/MOCO/PLL1P/ PLL1Q/PLL1R/PLL2P/PLL2Q/ PLL2R	USBFS	48 MHz 分周比：1/2/3/4/5/6/8
I3C クロック (I3CCLK)	MOCO/PLL1P/PLL1Q/PLL1R/ PLL2P/PLL2Q/PLL2R	I3C	最高 200 MHz 分周比：1/2/3/4/5/6/8
クロックノブザー出力 (CLKOUT)	MOSC/SOSC/HOCO/MOCO/ LOCO	CLKOUT 端子	最高 60 MHz 分周比：1/2/4/8/16/32/64/128
CAN クロック (CANMCLK)	MOSC	CANFD	8 MHz~48 MHz 分周なしクロック
ULPT LOCO クロック (ULPTLCLK)	LOCO	ULPT	32.768 kHz 分周なしクロック
ULPT サブクロック (ULPTSCLK)	SOSC	ULPT	32.768 kHz 分周なしクロック
AGT LOCO クロック (AGTLCLK)	LOCO	AGT	32.768 kHz 分周なしクロック

表 8.2 クロック発生回路の仕様（内部クロック）(2/2)

項目	クロックソース	クロック供給	内容
AGT サブクロック (AGTSCLK)	SOSC	AGT	32.768 kHz 分周なしクロック
CAC メインクロック (CACMCLK)	MOSC	CAC	最高 48 MHz 分周なしクロック
CAC サブクロック (CACSCCLK)	SOSC	CAC	32.768 kHz 分周なしクロック
CAC HOCO クロック (CACHCLK)	HOCO	CAC	16/18/20/32/48 MHz 分周なしクロック
CAC MOCO クロック (CACMOCLK)	MOCO	CAC	8 MHz 分周なしクロック
CAC LOCO クロック (CACLCLK)	LOCO	CAC	32.768 kHz 分周なしクロック
IWDT クロック (IWDTCLK)	LOCO の 2 分周	IWDT	16.384 kHz 分周なしクロック
SysTick タイマクロック (SYSTICKCLK)	MOCO の 8 分周	SysTick タイマ	1 MHz 分周なしクロック
JTAG クロック (JTAGTCK)	TCK	JTAG	最高 25 MHz 分周なしクロック
シリアルワイヤクロック (SWCLK)	TCK	OCD	最高 25 MHz 分周なしクロック
TCLK 端子出力 (TCLK)	TRCLK の 2 分周	TCLK 端子	最高 60 MHz

- 注. クロックソースとして PLL を選択した場合、PLL 出力周波数は 480 MHz 以下に設定してください。
- 注. PLL 基準クロックソースとして HOCO を使用する場合、PLL 乗算設定は、HOCO 周波数（最高/最低）を考慮して、PLL の出力周波数範囲内としてください。
- 注. クロック周波数の設定に関する制限：CPUCLK \geq ICLK、ICLK \geq PCLKA \geq PCLKB、ICLK \geq FCLK、ICLK \geq BCLK、PCLKD \geq PCLKA \geq PCLKB
 クロック周波数比に関する制限：(N は最大 64 の整数)
 CPUCLK:ICLK = N:1、ICLK:FCLK = N:1、ICLK:BCLK = N:1、ICLK:PCLKA = N:1、ICLK:PCLKB = N:1、ICLK:PCLKC = N:1 または 1:N、ICLK:PCLKD = N:1 または 1:N、ICLK:PCLKE = N:1 または 1:N
 1 クロックで 3、6、12 分周を選択しているときに、SCKDIVCR レジスタと SCKDIVCR2 レジスタで設定されたそれ以外のクロックで 2、4、8、16、32、64 分周を選択しないでください。
 A/D コンバータが有効な場合のクロック周波数比に関する制限：
 PCLKA:PCLKC = 1:1, 2:1, 4:1, 8:1, 1:2, または 1:4
 CAN-FD を用いる場合、クロック周波数比は、PCLKA:PCLKE = 1:2 に制限されます。
- 注. P/E の場合の、最小 FCLK 周波数 4 MHz における制限
- 注. FLL 機能を使用しない場合 HOCO 周波数を考慮し、PLL1 と PLL2 の通倍は PLL1、PLL2 の出力周波数範囲内としてください。
- 注. クロックには、許容周波数範囲があります（表 8.2 を参照してください）。
 フラッシュメモリと SRAM にも、各ウェイトサイクルの設定値に許容動作周波数範囲があります。（「44. SRAM」および「46. フラッシュメモリ」を参照してください）。
- 注. FLL 機能を使用しない場合、これらのクロック周波数範囲は HOCO 自身に最高または最低周波数があったとしても、必ず満たす必要があります（「48. 電気的特性」を参照してください）。
- 注. ETHERC を使用した場合の PCLKA 周波数は以下の通りです。
 12.5 MHz \leq PCLKA \leq 120 MHz
- 注. CPUCLK が 360 MHz 超に設定される場合、PLLCCR.PLSRCSEL ビットを 0 に設定してください。




図 8.1 クロック発生回路のブロック図

表 8.3 にクロック発生回路の入出力端子を示します。

表 8.3 クロック発生回路の入出力端子

端子名	入出力	機能
XTAL	出力	セラミック発振子、水晶振動子用の接続端子。EXTAL 端子は外部クロックを入力することもできます。詳細は、「 8.3.2. 外部クロックを入力する方法 」を参照してください。
EXTAL	入力	
XCIN	入力	32.768 kHz の水晶振動子を接続します。
XCOU	出力	
EXCIN	入力	外部サブクロック入力
TCK/SWCLK	入力	JTAG/SWD 用のクロック入力端子
EBCLK	出力	外部デバイス用の外部バスクロック (EBCLK) 供給端子
SDCLK	出力	外部デバイス用の SDRAM クロック (SDCLK) 供給端子
CLKOUT	出力	この端子は CLKOUT クロックを出力します。
TRCLK	出力	トレースクロック出力

8.2 レジスタの説明

8.2.1 CGFSAR : クロック発生機能セキュリティ属性レジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x3C0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	NONS EC22	NONS EC21	NONS EC20	—	NONS EC18	—	NONS EC16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	NONS EC13	NONS EC12	NONS EC11	—	NONS EC09	NONS EC08	NONS EC07	NONS EC06	NONS EC05	NONS EC04	NONS EC03	NONS EC02	—	NONS EC00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	NONSEC00	非セキュア属性ビット 00 対象レジスタ : SCKDIVGR, SCKDIVCR2, SCKSCR 対象要素 : システムクロックコントロール 0: セキュア 1: 非セキュア	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	NONSEC02	非セキュア属性ビット 02 対象レジスタ : HOCOGR, FLLCR1, FLLCR2, HOCOUTCR, HOCOSCR 対象要素 : HOCO 0: セキュア 1: 非セキュア	R/W
3	NONSEC03	非セキュア属性ビット 03 対象レジスタ : MOCOGR, MOCOUTCR 対象要素 : MOCO 0: セキュア 1: 非セキュア	R/W
4	NONSEC04	非セキュア属性ビット 04 対象レジスタ : LOCOGR, LOCOUTCR 対象要素 : LOCO 0: セキュア 1: 非セキュア	R/W

ビット	シンボル	機能	R/W
5	NONSEC05	非セキュア属性ビット 05 対象レジスタ：MOSCCR, MOSCWTCR, MOMCR, MOSCSCR 対象要素：MOSC 0: セキュア 1: 非セキュア	R/W
6	NONSEC06	非セキュア属性ビット 06 対象レジスタ：OSTDCR, OSTDSR 対象要素：発振停止検出コントロール 0: セキュア 1: 非セキュア	R/W
7	NONSEC07	非セキュア属性ビット 07 対象レジスタ：SOSCCR, SOMCR 対象要素：SOSC 0: セキュア 1: 非セキュア	R/W
8	NONSEC08	非セキュア属性ビット 08 対象レジスタ：PLLCCR, PLLCCR2, PLLCR 対象要素：PLL 0: セキュア 1: 非セキュア	R/W
9	NONSEC09	非セキュア属性ビット 09 対象レジスタ：PLL2CCR, PLL2CCR2, PLL2CR 対象要素：PLL2 0: セキュア 1: 非セキュア	R/W
10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11	NONSEC11	非セキュア属性ビット 11 対象レジスタ：CKOCR 対象要素：CLKOUT 制御 0: セキュア 1: 非セキュア	R/W
12	NONSEC12	非セキュア属性ビット 12 対象レジスタ：BCKCR, EBCKOCR 対象要素：EBCLK 0: セキュア 1: 非セキュア	R/W
13	NONSEC13	非セキュア属性ビット 13 対象レジスタ：SDCKOCR 対象要素：SDCLK 0: セキュア 1: 非セキュア	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	NONSEC16	非セキュア属性ビット 16 対象レジスタ：USBCKDIVCR, USBCKCR 対象要素：USBCLK 0: セキュア 1: 非セキュア	R/W
17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
18	NONSEC18	非セキュア属性ビット 18 対象レジスタ：CANFDCKDIVCR, CANFDCKCR 対象要素：CANFDCLK 0: セキュア 1: 非セキュア	R/W
19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	NONSEC20	非セキュア属性ビット 20 対象レジスタ：I3CCKDIVCR, I3CCKCR 対象要素：I3CCLK 0: セキュア 1: 非セキュア	R/W

ビット	シンボル	機能	R/W
21	NONSEC21	非セキュア属性ビット 21 対象レジスタ：SCICKDIVCR、SCICKCR 対象要素：SCICLK 0: セキュア 1: 非セキュア	R/W
22	NONSEC22	非セキュア属性ビット 22 対象レジスタ：SPICKDIVCR、SPICKCR 対象要素：SPICLK 0: セキュア 1: 非セキュア	R/W
25:23	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
26	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1, P-TYPE-1

注. PRCR.PRC4 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

CGFSAR レジスタは、クロック発生機能レジスタのセキュリティ属性を制御します。

NONSEC00 ビット (非セキュア属性ビット 00)

本ビットは SCKDIVCR、SCKDIVCR2、SCKSCR レジスタのセキュリティ属性を制御します。

NONSEC02 ビット (非セキュア属性ビット 02)

本ビットは HOCOCR、FLLCR1、FLLCR2、HOCOUTCR、HOCOSCR レジスタのセキュリティ属性を制御します。

NONSEC03 ビット (非セキュア属性ビット 03)

本ビットは MOCOCR、MOCOUTCR レジスタのセキュリティ属性を制御します。

NONSEC04 ビット (非セキュア属性ビット 04)

本ビットは LOCOCR、LOCOUTCR レジスタのセキュリティ属性を制御します。

NONSEC05 ビット (非セキュア属性ビット 05)

本ビットは MOSCCR、MOSCWTCR、MOMCR、MOSCSCR レジスタのセキュリティ属性を制御します。

NONSEC06 ビット (非セキュア属性ビット 06)

本ビットは OSTDCR、OSTDSR レジスタのセキュリティ属性を制御します。

NONSEC07 ビット (非セキュア属性ビット 07)

本ビットは SOSCCR、SOMCR レジスタのセキュリティ属性を制御します。

NONSEC08 ビット (非セキュア属性ビット 08)

本ビットは PLLCCR、PLLCCR2、PLLCCR レジスタのセキュリティ属性を制御します。

NONSEC09 ビット (非セキュア属性ビット 09)

本ビットは PLL2CCR、PLL2CCR2、PLL2CCR レジスタのセキュリティ属性を制御します。

NONSEC11 ビット (非セキュア属性ビット 11)

本ビットは CKOCR レジスタのセキュリティ属性を制御します。

NONSEC12 ビット (非セキュア属性ビット 12)

本ビットは BCKCR、EBCKOCR レジスタのセキュリティ属性を制御します。

NONSEC13 ビット (非セキュア属性ビット 11)

本ビットは SDCKOCR レジスタのセキュリティ属性を制御します。

NONSEC16 ビット (非セキュア属性ビット 16)

本ビットは USBCKDIVCR、USBCKCR レジスタのセキュリティ属性を制御します。

NONSEC18 ビット (非セキュア属性ビット 18)

本ビットは CANFDCKDIVCR、CANFDCKCR レジスタのセキュリティ属性を制御します。

NONSEC20 ビット (非セキュア属性ビット 20)

本ビットは I3CCKDIVCR、I3CCKCR の各レジスタのセキュリティ属性を制御します。

NONSEC21 ビット (非セキュア属性ビット 21)

本ビットは SCICKDIVCR、SCICKCR レジスタのセキュリティ属性を制御します。

NONSEC22 ビット (非セキュア属性ビット 22)

本ビットは SPICKDIVCR、SPICKCR レジスタのセキュリティ属性を制御します。

8.2.2 SCKDIVCR : システムクロック分周コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x020

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	FCK[3:0]				ICK[3:0]				PCKE[3:0]				BCK[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PCKA[3:0]				PCKB[3:0]				PCKC[3:0]				PCKD[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	PCKD[3:0] ^(注4)	周辺モジュールクロック D (PCLKD) 選択 0000: × 1/1 0001: × 1/2 0010: × 1/4 0011: × 1/8 0100: × 1/16 0101: × 1/32 0110: × 1/64 1000: × 1/3 1001: × 1/6 1010: × 1/12 その他: 設定禁止	R/W
7:4	PCKC[3:0] ^(注4)	周辺モジュールクロック C (PCLKC) 選択 0000: × 1/1 0001: × 1/2 0010: × 1/4 0011: × 1/8 0100: × 1/16 0101: × 1/32 0110: × 1/64 1000: × 1/3 1001: × 1/6 1010: × 1/12 その他: 設定禁止	R/W

ビット	シンボル	機能	R/W
11:8	PCKB[3:0] ^(注3)	周辺モジュールクロック B (PCLKB) 選択 0 0 0 0: × 1/1 0 0 0 1: × 1/2 0 0 1 0: × 1/4 0 0 1 1: × 1/8 0 1 0 0: × 1/16 0 1 0 1: × 1/32 0 1 1 0: × 1/64 1 0 0 0: × 1/3 1 0 0 1: × 1/6 1 0 1 0: × 1/12 その他: 設定禁止	R/W
15:12	PCKA[3:0] ^(注3)	周辺モジュールクロック A (PCKA) 選択 0 0 0 0: × 1/1 0 0 0 1: × 1/2 0 0 1 0: × 1/4 0 0 1 1: × 1/8 0 1 0 0: × 1/16 0 1 0 1: × 1/32 0 1 1 0: × 1/64 1 0 0 0: × 1/3 1 0 0 1: × 1/6 1 0 1 0: × 1/12 その他: 設定禁止	R/W
19:16	BCK[3:0] ^(注2)	外部バスクロック (BCLK) 選択 0 0 0 0: × 1/1 0 0 0 1: × 1/2 0 0 1 0: × 1/4 0 0 1 1: × 1/8 0 1 0 0: × 1/16 0 1 0 1: × 1/32 0 1 1 0: × 1/64 1 0 0 0: × 1/3 1 0 0 1: × 1/6 1 0 1 0: × 1/12 その他: 設定禁止	R/W
23:20	PCKE[3:0] ^(注4)	周辺モジュールクロック E (PCKE) 選択 0 0 0 0: × 1/1 0 0 0 1: × 1/2 0 0 1 0: × 1/4 0 0 1 1: × 1/8 0 1 0 0: × 1/16 0 1 0 1: × 1/32 0 1 1 0: × 1/64 1 0 0 0: × 1/3 1 0 0 1: × 1/6 1 0 1 0: × 1/12 その他: 設定禁止	R/W
27:24	ICK[3:0] ^{(注1)(注2)(注3)(注4)(注5)}	システムクロック (ICLK) 選択 0 0 0 0: × 1/1 0 0 0 1: × 1/2 0 0 1 0: × 1/4 0 0 1 1: × 1/8 0 1 0 0: × 1/16 0 1 0 1: × 1/32 0 1 1 0: × 1/64 1 0 0 0: × 1/3 1 0 0 1: × 1/6 1 0 1 0: × 1/12 その他: 設定禁止	R/W

ビット	シンボル	機能	R/W
31:28	FCK[3:0] ^(注1)	FlashIF クロック (FCLK) 選択 0 0 0 0: × 1/1 0 0 0 1: × 1/2 0 0 1 0: × 1/4 0 0 1 1: × 1/8 0 1 0 0: × 1/16 0 1 0 1: × 1/32 0 1 1 0: × 1/64 1 0 0 0: × 1/3 1 0 0 1: × 1/6 1 0 1 0: × 1/12 その他: 設定禁止	R/W

- 注. S-TYPE-3, P-TYPE-2
- 注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。
- 注. 1 クロックで 3、6、12 分周を選択しているときに、SCKDIVCR レジスタと SCKDIVCR2 レジスタで設定されたそれ以外のクロックで 2、4、8、16、32、64 分周を選択しないでください。
- 注 1. システムクロック (ICLK) と FlashIF クロック (FCLK) との間には以下の周波数関係が必要です。
ICLK:FCLK = N:1 (N : 整数)
- 注 2. システムクロック (ICLK) と外部バスクロック (BCLK) との間には以下の周波数関係が必要です。
ICLK:BCLK = N:1 (N : 整数)
- 注 3. システムクロック (ICLK) と周辺モジュールクロック (PCLKA, PCLKB) との間には以下の周波数関係が必要です。
ICLK:PCLKA = N:1, ICLK:PCLKB = N:1 (N : 整数)
- 注 4. システムクロック (ICLK) と周辺モジュールクロック (PCLKC, PCLKD, PCLK E) との間には以下の周波数関係が必要です。
ICLK:PCLKC または PCLKD PCLK E = N:1 または 1:N (N : 整数)
- 注 5. CPU クロック (CPUCLK) とシステムクロック (ICLK) との間には以下の周波数関係が必要です。
CPUCLK:ICLK = N:1 (N : 整数)

SCKDIVCR レジスタは、システムクロック (ICLK)、周辺モジュールクロック (PCLKA, PCLKB, PCLKC, PCLKD, PCLK E)、FlashIF クロック (FCLK)、および外部バスクロック (BCLK) の周波数を選択します。

8.2.3 SCKDIVCR2 : システムクロック分周コントロールレジスタ 2

Base address: SYSC = 0x4001_E000
 SYSC_NS = 0x5001_E000

Offset address: 0x24



ビット	シンボル	機能	R/W
3:0	CPUCK[3:0] ^(注1)	CPU クロック (CPUCLK) 選択 0 0 0 0: 1 分周 0 0 0 1: 2 分周 0 0 1 0: 4 分周 0 0 1 1: 8 分周 0 1 0 0: 16 分周 0 1 0 1: 32 分周 0 1 1 0: 64 分周 1 0 0 0: 3 分周 1 0 0 1: 6 分周 1 0 1 0: 12 分周 その他: 設定禁止	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

- 注. S-TYPE-3, P-TYPE-2
- 注. 1 クロックで 3、6、12 分周を選択しているときに、SCKDIVCR レジスタと SCKDIVCR2 レジスタで設定されたそれ以外のクロックで 2、4、8、16、32、64 分周を選択しないでください。
- 注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。
- 注 1. CPU クロック (CPUCLK) とシステムクロック (ICLK) との間には以下の周波数関係が必要です。
CPUCLK:ICLK = N:1 (N : 整数)

SCKDIVCR2 は、CPU クロック (CPUCLK) の周波数を選択します。

8.2.4 SYRACCR : システムレジスタアクセスコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xCC

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	BUSY
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BUSY	アクセス可能状態モニタ 0: 読み出し/書き込みアクセス可能状態 1: 書き込み中	R
7:1	—	読むと0が読めます。書く場合、0としてください。	R

注. S-TYPE-5、P-TYPE-5

注. PRCR.PRC0 ビットを1（書き込み許可）にしてから、このレジスタを書き換えてください。

SYRACCR レジスタは、対象レジスタがアクセス可能であるように監視します。

対象レジスタは、LOCOCR および LOCOUTCR です。

BUSY ビット（アクセス可能状態モニタ）

SYRACCR.BUSY ビットが0の場合、対象レジスタはアクセス可能です。

SYRACCR.BUSY ビットが0であることを確認してから、対象レジスタにアクセスしてください。

SYRACCR.BUSY ビットが1の場合、対象レジスタのうちの1つへ書き込みアクセス中です。SYRACCR.BUSY ビットが1の場合、対象レジスタのうちの1つへさらに書き込みしても無視されます。また、対象レジスタからの読み出し値は保証されません。

8.2.5 SCKSCR : システムクロックソースコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x026

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	CKSEL[2:0]		
Value after reset:	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
2:0	CKSEL[2:0]	クロックソース選択ビット 0 0 0: HOCO 0 0 1: MOCO（リセット後の値） 0 1 0: 設定禁止 0 1 1: メインクロック発振器 (MOSC) 1 0 0: サブクロック発振器 (SOSC) 1 0 1: PLL1 出力クロック (PLL1P) 1 1 0: 設定禁止 1 1 1: 設定禁止	R/W
7:3	—	読むと0が読めます。書く場合、0としてください。	R/W

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに1を設定してから書き込んでください。

注. S-TYPE-3、P-TYPE-2

SCKSCR レジスタはシステムクロックソースを選択します。

CKSEL[2:0]ビット (クロックソース選択ビット)

CKSEL[2:0]ビットは、下記のモジュールに対してソースを選択します。

- CPU クロック (CPUCLK)
- システムクロック (ICLK)
- 周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD、および PCLKE)
- FlashIF クロック (FCLK)
- 外部バスクロック (BCLK)
- SDRAM クロック (SDCLK)

本ビットは下記のソースから1つを選択します。

- 中速オンチップオシレータ (MOCO)
- 高速オンチップオシレータ (HOCO)
- メインクロック発振器 (MOSC)
- サブクロック発振器 (SOSC)
- PLL1 出力クロック (PLL1P)

各クロックソースの動作状態は、クロック発振器の有効設定だけでなく、製品動作モードによっても制御されます。使用する製品動作モードによっては、強制停止となるクロックソースがあります。

各製品の動作モードにおけるクロックソースの動作状態を確認し、停止するクロックソースを SCKSCR で選択しないようにしてください。なお、クロックソースの切り替えは、WDT/IWDT からの割り込みが発生していないタイミングで実施してください。

8.2.6 PLLCCR : PLL クロックコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x028

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	PLLMUL[7:0]				PLLMULNF[1:0]		—	PLSRCSEL	—	—	PLIDIV[1:0]	
------------	-------------	--	--	--	---------------	--	---	----------	---	---	-------------	--

Value after reset: 0 0 0 1 1 0 0 1 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	PLIDIV[1:0] ^(注1)	PLL1 入力周波数分周比選択 0 0: 1/1 0 1: 1/2 1 0: 1/3 1 1: 1/4	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	PLSRCSEL	PLL1 クロックソース選択 0: メインクロック発振器 ^(注3) 1: HOCO ^(注4)	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7:6	PLLMULNF[1:0] ^(注2)	PLL1 周波数小数通倍率選択 0 0: 0.00 分周 (リセット後の値) 0 1: 0.33 (1/3) 1 0: 0.66 (2/3) 1 1: 0.50 (1/2)	R/W

ビット	シンボル	機能	R/W
15:8	PLLMUL[7:0] ^(注2)	PLL1 周波数逡倍率選択 0x19: 26 倍 (リセット後の値) 0x1A: 27 倍 0x1B: 28 倍 ⋮ 0x58: 89 倍 0x59: 90 倍 0x5A: 91 倍 ⋮ 0xB2: 179 倍 0xB3: 180 倍 その他: 設定禁止	R/W

- 注. S-TYPE-3、P-TYPE-2
- 注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。
- 注 1. PLIDIV[1:0] ビットは、PLL1 入力信号の周波数が「8.1. 概要」の範囲に入るように設定してください。
- 注 2. PLLMUL[7:0] ビットと PLLMULNF[1:0] ビットは、PLL1 出力信号の周波数が「8.1. 概要」の範囲に入るように設定してください。
- 注 3. CPUCLK が 360 MHz 超に設定される場合、PLSRCSEL を 0 に設定してください。
- 注 4. USBCLK 使用時、必ず FLL 機能を有効にしてください。

PLLCCR レジスタは、PLL1 回路の動作を設定します。

PLLCCR.PLLSTP ビットが 0 (PLL1 動作) のとき、PLLCCR レジスタへの書き込みは禁止です。

PLIDIV[1:0] ビット (PLL1 入力周波数分周比選択)

PLL1 のクロックソースの分周比を選択します。

PLSRCSEL ビット (PLL1 クロックソース選択)

PLL1 のクロックソースを選択します。

PLLMULNF[1:0] ビット (PLL1 周波数小数逡倍率選択)

PLL1 回路の周波数逡倍率の小数部を選択します。

PLLMUL[7:0] ビット (PLL1 周波数逡倍率選択)

PLL1 回路の周波数逡倍率を選択します。

8.2.7 PLLCCR2 : PLL クロックコントロールレジスタ 2

Base address: SYSC = 0x4001_E000
 SYSC_NS = 0x5001_E000

Offset address: 0x4C

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	PLODIVR[3:0]	PLODIVQ[3:0]	PLODIVP[3:0]
------------	---	--------------	--------------	--------------

Value after reset: 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1

ビット	シンボル	機能	R/W
3:0	PLODIVP[3:0] ^(注1)	PLL1 出力周波数分周比選択 (出カクロック P 用) 0001: 2 分周 0011: 4 分周 0101: 6 分周 (リセット後の値) 0111: 8 分周 1111: 16 分周 その他: 設定禁止	R/W

ビット	シンボル	機能	R/W
7:4	PLODIVQ[3:0] ^(注1)	PLL1 出力周波数分周比選択 (出カクロック Q 用) 0001: 2 分周 0010: 3 分周 0011: 4 分周 0100: 5 分周 0101: 6 分周 (リセット後の値) 0111: 8 分周 1000: 9 分周 その他: 設定禁止	R/W
11:8	PLODIVR[3:0] ^(注1)	PLL1 出力周波数分周比選択 (出カクロック R 用) 0001: 2 分周 0010: 3 分周 0011: 4 分周 0100: 5 分周 0101: 6 分周 (リセット後の値) 0111: 8 分周 1000: 9 分周 その他: 設定禁止	R/W
15:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. PLL1 出力信号の周波数が表 8.1 の範囲に入るように設定してください。

PLLCCR2 レジスタは、PLL1 回路の動作を設定します。PLLCCR.PLLSTP ビットが 0 (PLL1 動作) のとき、PLLCCR2 レジスタへの書き込みは禁止です。

PLL1 出カクロック P、PLL1 出カクロック Q、または PLL1 出カクロック R のいずれか 1 つだけ使用している場合でも、PLLCCR2 は、PLL1 出力信号の周波数が表 8.1 の範囲に入るように設定してください。

PLODIVP[3:0]ビット (PLL1 出力周波数分周比選択 (出カクロック P 用))

これらのビットは、PLL1 出カクロック P (PLL1P) の出力周波数分周比を選択します。

PLODIVQ[3:0]ビット (PLL1 出力周波数分周比選択 (出カクロック Q 用))

これらのビットは、PLL1 出カクロック Q (PLL1Q) の出力周波数分周比を選択します。

PLODIVR[3:0]ビット (PLL1 出力周波数分周比選択 (出カクロック R 用))

これらのビットは、PLL1 出カクロック R (PLL1R) の出力周波数分周比を選択します。

8.2.8 PLLCR : PLL コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x02A

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	PLLSTP

Value after reset: 0 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
0	PLLSTP	PLL1 停止制御 0: PLL1 動作中 1: PLL1 停止中	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

PLLCCR レジスタは、PLL1 回路の動作を制御します。

PLLSTP ビット (PLL1 停止制御)

本ビットは PLL1 回路を動作または停止させます。

PLLCCR.PLSRCSEL ビットで、メインクロック発振器を PLL1 のクロックソースとして選択する場合、メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定が必要です。

PLL1 を動作させるように PLLSTP ビットの設定を変更した場合は、OSCSF.PLLSF ビットが 1 になっていることを確認してから、PLL1 クロックを使用してください。PLL1 は、動作開始後発振が安定するまでに一定の時間を要します。また、PLL1 動作が停止した後も、発振が停止するまでに一定の時間を要します。さらに、PLLSTP ビットで PLL1 動作を開始および停止させる場合、以下の制限があります。

- PLL1 の停止後、PLL1 動作を再開させる前に OSCSF.PLLSF ビットが 0 であることを確認してください。
- PLL1 を停止させる前に、PLL1 が動作していること、および OSCSF.PLLSF ビットが 1 であることを確認してください。
- PLL1 クロックをシステムクロックソースとして選択しているかどうかに関わらず、PLL1 を動作させた後、MCU をソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移させる場合は、OSCSF.PLLSF が 1 になっていることを確認してから WFI 命令を実行してください。
- PLL1 を停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.PLLSF ビットが 0 になっていることを確認してから WFI 命令を実行してください。

SCKSCR.CKSEL[2:0]ビットが 101 (システムクロックソース = PLL) のとき、PLLSTP ビットへ 1 を書き込むことは禁止です。

PLLSTP に 0 を書き込む前に、以下の条件が満たされていることを確認してください。

- PLL1 ソースクロック = MOSC の場合 : MOSCCR.MOSTP = 0 (MOSC 動作)
- PLL1 ソースクロック = HOCO の場合 : HOCOCR.HCSTP = 0 (HOCO 動作)

8.2.9 PLL2CCR : PLL2 クロックコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x048

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PLL2MUL[7:0]							PLL2MULNF[1:0]	—	PL2SRCSEL	—	—	PL2IDIV[1:0]			
Value after reset:	0	0	0	1	1	0	0	1	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	PL2IDIV[1:0] ^(注1)	PLL2 入力分周比選択 0 0: 1/1 (リセット後の値) 0 1: 1/2 1 0: 1/3 1 1: 1/4	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	PL2SRCSEL	PLL2 クロックソース選択 0: メインクロック発振器 1: HOCO ^(注3)	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7:6	PLL2MULNF[1:0] ^(注2)	PLL2 周波数小数逡倍率選択 00: 0.00 分周 (リセット後の値) 01: 0.33 (1/3) 10: 0.66 (2/3) 11: 0.50 (1/2)	R/W

ビット	シンボル	機能	R/W
15:8	PLL2MUL[7:0] ^(注2)	PLL2 周波数通倍率選択 0x19: 26 倍 (リセット後の値) 0x1A: 27 倍 0x1B: 28 倍 : 0x58: 89 倍 0x59: 90 倍 0x5A: 91 倍 : 0xD2: 179 倍 0xD3: 180 倍 その他: 設定禁止	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. PL2IDIV[1:0] ビットは、PLL2 の入力周波数が「8.1. 概要」の範囲に入るように設定してください。

注 2. PLL2MUL[7:0] ビットと PLL2MULNF[1:0] ビットは、PLL2 出力信号の周波数が「8.1. 概要」の範囲に入るように設定してください。

注 3. USBCLK 使用時、必ず FLL 機能を有効にしてください。

PLL2CCR レジスタは、PLL2 回路の動作を設定するレジスタです。

PLL2CR.PLL2STP ビットが 0 (PLL2 動作) のとき、PLL2CCR レジスタへの書き込みは禁止です。

PL2IDIV[1:0] ビット (PLL2 入力分周比選択)

PLL2 のクロックソースの分周比を選択します。

PL2SRCSEL ビット (PLL2 クロックソース選択)

PLL2 のクロックソース源を選択します。

PLL2MULNF[1:0] ビット (PLL2 周波数小数通倍率選択)

PLL2 回路の周波数通倍率の小数部を選択します。

PLL2MUL[7:0] ビット (PLL2 周波数通倍率選択)

PLL2 回路の周波数通倍率を選択します。

8.2.10 PLL2CCR2 : PLL2 クロックコントロールレジスタ 2

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x4E

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

—	PL2ODIVR[3:0]	PL2ODIVQ[3:0]	PL2ODIVP[3:0]
---	---------------	---------------	---------------

Value after reset: 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1

ビット	シンボル	機能	R/W
3:0	PL2ODIVP[3:0] ^(注1)	PLL2 出力周波数分周比選択 (出力クロック P 用) 0001: 2 分周 0011: 4 分周 0101: 6 分周 (リセット後の値) 0111: 8 分周 1111: 16 分周 その他: 設定禁止	R/W

ビット	シンボル	機能	R/W
7:4	PL2ODIVQ[3:0] ^(注1)	PLL2 出力周波数分周比選択 (出カクロック Q 用) 0001: 2 分周 0010: 3 分周 0011: 4 分周 0100: 5 分周 0101: 6 分周 (リセット後の値) 0111: 8 分周 1000: 9 分周 その他: 設定禁止	R/W
11:8	PL2ODIVR[3:0] ^(注1)	PLL2 出力周波数分周比選択 (出カクロック R 用) 0001: 2 分周 0010: 3 分周 0011: 4 分周 0100: 5 分周 0101: 6 分周 (リセット後の値) 0111: 8 分周 1000: 9 分周 その他: 設定禁止	R/W
15:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. PLL2 出力信号の周波数が表 8.1 の範囲に入るように設定してください。

PLL2CCR2 レジスタは、PLL2 回路の動作を設定します。PLL2CR.PLL2STP ビットが 0 (PLL2 動作) のとき、PLL2CCR2 レジスタへの書き込みは禁止です。

PLL2 出カクロック P、PLL2 出カクロック Q、または PLL2 出カクロック R のいずれか 1 つだけ使用している場合でも、PLL2CCR2 は、PLL2 出力信号の周波数が表 8.1 の範囲に入るように設定してください。

PL2ODIVP[3:0]ビット (PLL2 出力周波数分周比選択 (出カクロック P 用))

これらのビットは、PLL2 出カクロック P (PLL2P) の出力周波数分周比を選択します。

PL2ODIVQ[3:0]ビット (PLL2 出力周波数分周比選択 (出カクロック Q 用))

これらのビットは、PLL2 出カクロック Q (PLL2Q) の出力周波数分周比を選択します。

PL2ODIVR[3:0]ビット (PLL2 出力周波数分周比選択 (出カクロック R 用))

これらのビットは、PLL2 出カクロック R (PLL2R) の出力周波数分周比を選択します。

8.2.11 PLL2CR : PLL2 コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x04A

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	PLL2S TP

Value after reset: 0 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
0	PLL2STP	PLL2 停止制御: 0: PLL2 動作 1: PLL2 停止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

PLL2CR レジスタは、PLL2 回路の動作を制御するレジスタです。

PLL2STP ビット (PLL2 停止制御)

本ビットは PLL2 回路を動作または停止させます。

PLL2CCR.PL2SRCSEL ビットで、メインクロック発振器を PLL2 のクロックソースとして選択する場合、メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定が必要です。

PLL2 を動作させるように PLL2STP ビットの設定を変更した場合は、OSCSF.PLL2SF ビットが 1 になっていることを確認してから、PLL2 クロックを使用してください。PLL2 は、動作開始後発振が安定するまでに一定の時間を要します。また、PLL2 動作が停止した後も、発振が停止するまでに一定の時間を要します。さらに、PLL2STP ビットで PLL2 動作を開始および停止させる場合、以下の制限があります。

- PLL2 の停止後、動作を再開させる前に OSCSF.PLL2SF ビットが 0 であることを確認してください。
- PLL2 を停止させる前に、PLL2 が動作していること、および OSCSF.PLL2SF ビットが 1 であることを確認してください。
- PLL2 を動作させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.PLL2SF ビットが 1 になっていることを確認した上で WFI 命令を実行してください。
- PLL2 を停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.PLL2SF ビットが 0 になっていることを確認した上で WFI 命令を実行してください。

PLL2STP に 0 を書き込む前に、以下の条件が満たされていることを確認してください。

- PLL2 ソースクロック = MOSC の場合 : MOSCCR.MOSTP = 0 (MOSC 動作)
- PLL2 ソースクロック = HOCO の場合 : HOCOCR.HCSTP = 0 (HOCO 動作)

8.2.12 BCKCR : 外部バスクロックコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x030

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	BCLK DIV
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BCLKDIV	BCLK 端子出力選択 0: BCLK 1: BCLK/2	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

BCKCR レジスタは、外部バスクロック端子を制御するレジスタです。

BCLKDIV ビット (BCLK 端子出力選択)

BCLK 端子から出力するクロックを選択します。

SCKDIVCR.BCK[2:0]ビットで選択した周波数の BCLK、または BCLK の 2 分周を選択できます。

8.2.13 MOSCCR : メインクロック発振器コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x032

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MOSTP
Value after reset:	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	MOSTP	メインクロック発振器停止 0: メインクロック発振器動作(注1) 1: メインクロック発振器停止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

注. S-TYPE-3, P-TYPE-2

注 1. MOSTP を 0 にする前に、MOMCR レジスタを設定する必要があります。

MOSCCR レジスタは、メインクロック発振器を制御するレジスタです。

MOSTP ビット (メインクロック発振器停止)

MOSTP ビットは、メインクロック発振器を動作または停止させます。

MOSTP ビット値を変更した場合、必ずそのビット値を読み出して、値が更新されていることを確認してから、次の命令を実行してください。

メインクロックを使用する場合は、MOSTP ビットを 0 にする前に、メインクロック発振器モード発振コントロールレジスタ (MOMCR) およびメインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) を設定する必要があります。MOSTP ビットを 0 にした後、OSCSF.MOSCSF ビットが 1 になっていることを確認してから、メインクロック発振器を使用してください。

メインクロック発振器を動作するように設定してから、発振が安定するまでに一定の待ち時間を要します。また、メインクロック発振器が停止した後も、発振が停止するまでに一定の時間を要します。

動作の開始および停止に関しては、以下の制限があります。

- メインクロック発振器の停止後、動作を再開させる前に OSCSF.MOSCSF ビットが 0 であることを確認してください。
- メインクロック発振器を停止させる前に、メインクロック発振器が動作していること、および OSCSF.MOSCSF ビットが 1 であることを確認してください。
- メインクロック発振器をシステムクロックソースとして選択しているかどうかにかかわらず、メインクロック発振器またはディープソフトウェアスタンバイモードの動作後に、MCU をソフトウェアスタンバイモードへ遷移させる場合は、OSCSF.MOSCSF ビットが 1 になっていることを確認してから WFI 命令を実行してください。
- メインクロック発振器を停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.MOSCSF ビットが 0 になっていることを確認した上で WFI 命令を実行してください。

以下の条件下で MOSTP に 1 を書き込むことは禁止されています。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC)
- PLLCCR.PLSRCSEL = 0 (PLL1 ソースクロック = MOSC) かつ SCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL1P)
- PLLCCR.PLSRCSEL = 0 (PLL1 ソースクロック = MOSC) かつ PLLCR.PLLSTP = 0 (PLL1 動作)
- PLL2CCR.PL2SRCSEL = 0 (PLL2 ソースクロック = MOSC) かつ PLL2CR.PLL2STP = 0 (PLL2 動作)

8.2.14 SOSCCR : サブクロック発振器コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xC00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	SOSTP
Value after reset:	0	0	0	0	0	0	0	x

ビット	シンボル	機能	R/W
0	SOSTP	サブクロック発振器停止 0: サブクロック発振器動作(注1) 1: サブクロック発振器停止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

注 1. SOSTP を 0 にする前に、SOMCR レジスタを設定する必要があります。

SOSCCR レジスタは、サブクロック発振器を制御するレジスタです。

SOSTP ビット (サブクロック発振器停止)

SOSTP ビットは、サブクロック発振器を動作または停止させます。SOSTP ビットの値を変更した場合、必ずビット値を読み出して、値が更新されたことを確認してから、次の命令を実行してください。周辺モジュールのソースとしてサブクロック発振器を使用する場合、SOSTP ビットを使用します。サブクロック発振器を使用する場合は、SOSTP ビットを 0 にする前に、サブクロック発振器モードコントロールレジスタ (SOMCR) を設定してください。

SOMCR.SOSEL によって外部クロック入力を選択する場合、SOMCR.SOSEL を 1 にして 50 μ s 待ってから、SOSTP を 0 にしてください。

動作の開始および停止に関しては、以下の制限があります。

- サブクロック発振器の停止後、動作を再開させる前に SOSC クロックで少なくとも 5 サイクルに相当する停止期間が必要です。
- SOSTP ビットを 0 にした後、サブクロック発振安定時間 ($t_{SUBOSCWT}$) が経過してからサブクロックを使用してください。
- サブクロック発振器をシステムクロックソースとして選択しているかどうかにかかわらず、MCU をソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードに遷移させる場合は、サブクロックの発振が安定していることを確認してから WFI 命令を実行してください。
- サブクロック発振器を停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、SOSC クロックで 3 サイクル以上待ってから WFI 命令を実行してください。

以下の条件下で SOSTP に 1 を書き込むことは禁止されています。

- SCKSCR.CKSEL[2:0] = 100b (システムクロックソース = SOSC)

8.2.15 LOCOCR : 低速オンチップオシレータコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x400

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	LCSTP
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	LCSTP	LOCO 停止 0: LOCO 動作 1: LOCO 停止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

注. SYRACCR.BUSY ビットが 0 であることを確認してから、LOCOCR にアクセスしてください。SYRACCR.BUSY ビットが 1 の場合、書き込みは無視されます。また、読み出し値は保証されません。

LOCOCR レジスタは、LOCO を制御するレジスタです。

LCSTP ビット (LOCO 停止)

LCSTP ビットは、LOCO を動作または停止させます。

ビットの値を変更した場合、必ずビット値を読み出して、値が更新されたことを確認してから、次の命令を実行してください。

8.2.16 HOCOER : 高速オンチップオシレータコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x036

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	HCSTP

Value after reset: 0 0 0 0 0 0 0 0 0/1 (注1)

ビット	シンボル	機能	R/W
0	HCSTP	HOCO 停止 0: HOCO 動作 (注2) 1: HOCO 停止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

注 1. OFS1(_SEC).HOCOEN ビットが 0 のとき、HCSTP ビットのリセット後の値は 0 です。OFS1(_SEC).HOCOEN ビットが 1 のとき、このビットのリセット後の値は 1 です。

注 2. HOCO を使用している場合 (HCSTP = 0)、OFS1(_SEC).HOCOFREQ[2:0] ビットを最適な値に設定してください。

HOCOER レジスタは、HOCO を制御するレジスタです。

HCSTP ビット (HOCO 停止)

HCSTP ビットは、HOCO を動作または停止させます。

HCSTP ビットを 0 にして HOCO を動作させた後、OSCSF.HOCOSF ビットが 1 になっていることを確認してから、HOCO クロックを使用してください。OFS1(_SEC).HOCOEN ビットが 0 になっている場合、OSCSF.HOCOSF フラグも 1 になっていることを確認してから、HOCO クロックを使用してください。HOCO クロックが動作を開始するように設定してから、発振が安定するまでに一定の待機時間を必要とします。また、HOCO クロックを停止するように設定した後も、発振が停止するまでに一定の待機時間を必要とします。

動作の開始および停止に関しては、以下の制限があります。

- HOCO クロックを停止後に、HOCO 停止幅時間以上待機し、OSCSF.HOCOSF が 0 であることを確認してから HOCO クロックを再開してください。HOCO 停止幅時間については、「48. 電気的特性」を参照してください。
- HOCO を停止させる前に、HOCO クロックが動作していること、および OSCSF.HOCOSF が 1 であることを確認してください。
- HOCO クロックをシステムクロックソースとして選択しているかどうかにかかわらず、HCSTP ビットで HOCO 動作を設定後に MCU をソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.HOCOSF が 1 になっていることを確認してから WFI 命令を実行してください。

- HOCO を停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.HOCOSF が 0 になっていることを確認した上で WFI 命令を実行してください。

以下の条件で HCSTP ビットに 1 を書き込むことは禁止されています。

- SCKSCR.CKSEL[2:0] = 000b (システムクロックソース = HOCO)
- PLLCCR.PLSRCSEL = 1 (PLL1 ソースクロック = HOCO) および SCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL1P)
- PLLCCR.PLSRCSEL = 1 (PLL1 ソースクロック = HOCO) および PLLCR.PLLSTP = 0 (PLL1 動作)
- PLL2CCR.PL2SRCSEL = 1 (PLL2 ソースクロック = HOCO) および PLL2CR.PLL2STP = 0 (PLL2 動作)

8.2.17 MOCOCR : 中速オンチップオシレータコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x038

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MCSTP P
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MCSTP	MOCO 停止 0: MOCO 動作 1: MOCO 停止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-2

注: 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

MOCOCR レジスタは、MOCO を制御するレジスタです。

MCSTP ビット (MOCO 停止)

このビットは、MOCO を動作または停止させます。

ビットの値を変更した場合、必ずビット値を読み出して、値が更新されたことを確認してから、次の命令を実行してください。

MOCO の動作条件と停止条件、および MCSTP ビットの設定には制限があります。詳細は、「8.6. 中速オンチップオシレータ (MOCO)」を参照してください。

8.2.18 FLLCR1 : FLL コントロールレジスタ 1

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x039

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	FLLCN
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	FLLCN	FLL 機能有効 0: FLL 機能は無効 1: FLL 機能は有効	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-2

- 注. HOCO を停止 (HOCO.CR.HCSTP = 1) にしてから、FLLCR1.FLLEN ビットを変更する必要があります。
- 注. FLL が有効 (FLLCR1.FLLEN = 1) であるとき、SOSC は安定して動作中でなければいけません。
- 注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

FLLCR1 レジスタは、HOCO の周波数補正機能を制御するレジスタです。

FLLEN ビット (FLL 機能有効)

HOCO の FLL 機能を有効または無効にします。

FLL が有効である場合、その周波数精度が保証されるのは FLL が安定した後です。FLL 機能が安定していることは、HOCO の安定後にクロック周波数精度測定回路 (CAC) で周波数を測定することにより確認できます。

また、ソフトウェアスタンバイモードへ遷移する前に FLL 機能を無効にする必要があります。FLLEN ビットを 0 にしてからソフトウェアスタンバイモードへ遷移してください。

表 8.4 に、各状況に応じた FLL の設定フロー例を示します。

表 8.4 FLL 設定フロー

手順	動作
リセット解除後／ディープソフトウェアスタンバイモード解除後	1 開始 (リセット解除後／ディープソフトウェアスタンバイモード解除後)
	2 FLL 設定 (FLLCR2.FLLCNTL)
	3 FLL を許可 (FLLCR1.FLLEN = 1) 注. SOSC は、発振が安定している状態で動作させてください。
	4 HOCO を許可 (HOCO.CR.HCSTP = 0)
	5 FLL が安定するまで待機 (t _{FLLWT})
	6 HOCO の安定を確認 (OSCSF.HOCOSF = 1)
	7 終了 (HOCO 使用可能)
ソフトウェアスタンバイモードへの遷移／解除	1 開始 (FLL 使用中)
	2 HOCO を停止 (HOCO.CR.HCSTP = 1) 注. システムクロックソースまたは PLL 基準クロックとして HOCO を使用する場合、これらのクロックソースは、HOCO が停止する前に別のクロックへ変更してください。
	3 FLL を禁止 (FLLCR1.FLLEN = 0)
	4 WFI 命令
	5 ソフトウェアスタンバイモード
	6 ソフトウェアスタンバイモードの解除
	7 FLL を許可 (FLLCR1.FLLEN = 1)
	8 HOCO を許可 (HOCO.CR.HCSTP = 0)
	9 FLL が安定するまで待機 (t _{FLLWT})
	10 HOCO の安定を確認 (OSCSF.HOCOSF = 1)
	11 終了 (HOCO 使用可能)

8.2.19 FLLCR2 : FLL コントロールレジスタ 2

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x03A

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	FLLCNTL[10:0]									
------------	---	---	---	---	---	---------------	--	--	--	--	--	--	--	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
10:0	FLLCNTL[10:0]	FLL 通倍制御 OFS1(_SEC).HOCOFRQ0[2:0]ビットが 000b (16 MHz) または 100b (32 MHz) の場合、これらのビットは 0x1E9 にする必要があります。 OFS1(_SEC).HOCOFRQ0[2:0]ビットが 001b (18 MHz) の場合、これらのビットは 0x226 にする必要があります。 OFS1(_SEC).HOCOFRQ0[2:0]ビットが 010b (20 MHz) の場合、これらのビットは 0x263 にする必要があります。 OFS1(_SEC).HOCOFRQ0[2:0]ビットが 111b (48 MHz) の場合、これらのビットは 0x1E9 にする必要があります。 上記以外は設定しないでください。	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

FLLCR2 レジスタは、HOCO の FLL 機能を制御するレジスタです。

FLLCNTL[10:0]ビット (FLL 通倍制御)

FLL 基準クロックの通倍比を選択します。

FLL を有効 (FLLCR1.FLLEN = 1) にする前に、これらのビットを設定する必要があります。

8.2.20 OSCSF : 発振安定フラグレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x03C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	PLL2SF	PLLSF	—	MOSCSF	—	—	HOCOSF

Value after reset: 0 0 0 0 0 0 0 0 0/1 (注1)

ビット	シンボル	機能	R/W
0	HOCOSF	HOCO クロック発振安定フラグ 0: HOCO クロックは停止、または発振安定待機中 1: HOCO クロックは安定、システムクロックソースとして使用可能	R
2:1	—	読むと 0 が読めます。	R
3	MOSCSF	メインクロック発振安定フラグ 0: メインクロック発振器は停止または発振安定待機中(注2) 1: メインクロック発振器は安定、システムクロックソースとして使用可能	R
4	—	読むと 0 が読めます。	R
5	PLLSF	PLL1 クロック発振安定フラグ 0: PLL1 クロックは停止または発振安定待機中 1: PLL1 クロックは安定、システムクロックソースとして使用可能	R
6	PLL2SF	PLL2 クロック発振安定フラグ 0: PLL2 クロックは停止または発振安定待機中 1: PLL2 クロックは安定	R
7	—	読むと 0 が読めます。	R

注. S-TYPE-5、P-TYPE-5

注 1. リセット後の値は、OFS1(_SEC).HOCOEN の設定値で決まります。

OFS1(_SEC).HOCOEN = 1 (HOCO 停止) の場合、HOCOSF のリセット後の値は 0 です。

OFS1(_SEC).HOCOEN = 0 (HOCO 動作) の場合、リセット解除直後に HOCOSF は 0 ですが、HOCO 発振安定待機時間経過後に HOCOSF は 1 になります。

注 2. メインクロック発振器のウェイトコントロールレジスタに適切な値が設定されている場合に当てはまります。値 (待機時間) が不十分な場合、発振が安定する前に発振安定フラグが 1 になり、内部回路へのクロック信号の供給が開始します。

このレジスタは、CGFSAR レジスタにより制御されません。

OCSF レジスタは、各発振器の発振安定待機回路の動作状態を示すフラグからなるレジスタです。これらの回路は、発振開始後、各発振器の出力クロックが安定するまでの待機時間を生成します。各発振安定待機フラグが1になっている状態は、クロック供給が安定しており、対応する回路で利用可能なことを示します。

HOCOSF フラグ (HOCO クロック発振安定フラグ)

HOCOSF フラグは高速クロック発振器 (HOCO) の待機時間を計測するカウンタの動作状態を示します。

OFS1(_SEC).HOCOEN が 0 のとき、HOCO クロックを使用する前に OCSF.HOCOSF フラグが 1 であることを確認してください。

[1 になる条件]

- HOCO クロックが停止し、HOCOCR.HCSTP ビットが 0 になった後、HOCO クロックの変動が 10% の範囲内となり安定してから HOCOSF は 1 になります。HOCO クロックの変動が 1.5% で使用している場合、電気的特性で規定された待機時間が経過するまで待ちます。(詳細は、「48. 電気的特性」を参照してください。) HOCOCR.HCSTP ビットが 0 の場合、HOCOSF の状態にかかわらず HOCO クロックが供給されます。

[0 になる条件]

- HOCO の動作時に、HOCOCR.HCSTP ビットを 1 にした結果、HOCO が発振停止になったとき

注. OFS1(_SEC).HOCOEN が 0 になっていた場合でも、OCSF.HOCOSF フラグが 1 になっていることを確認してから、HOCO クロックの使用を開始してください。

注. デバッグモードでは、HOCO が発振している間でも、以下のすべての条件を満たす場合は、ユーザープログラムのデバッグの目的で本フラグは 0 にマスクされます。

- ・ TRCKCR.TRCKEN ビットを 1 にすることで、トレースクロックが有効化され動作中
- ・ TRCKCR.TRCKSEL ビットを 1 にすることで、トレースクロックソースとして選択された HOCO がデバッグモードで発振
- ・ HOCOCR.HCSTP ビットを 1 に設定

MOSCSF フラグ (メインクロック発振安定フラグ)

MOSCSF フラグは、メインクロック発振器の待機時間を計測するカウンタの動作状態を示します。

[1 になる条件]

- メインクロック発振器停止時、MOSCCR.MOSTP ビットが 0 になった後、MOSCWTCR レジスタの設定値に応じた LOCO サイクル数をカウントし、MCU 内部へメインクロック供給を開始したとき

[0 になる条件]

- メインクロック発振器の動作時に、MOSCCR.MOSTP ビットを 1 にした結果、メインクロック発振器が発振停止になったとき

PLLSF フラグ (PLL1 クロック発振安定フラグ)

PLLSF フラグは、PLL1 の発振安定待機状態を示します。

[1 になる条件]

- PLL1 が停止し PLLCR.PLLSTP ビットが 0 になった後、PLL1 クロックが安定してから PLL1 クロックの供給が開始します。
PLLSTP ビットが 0 になったときに、PLLCCR.PLSRCSEL ビットで選択した PLL1 クロックソースの発振が安定していなければ、PLL1 クロックソースの発振が安定した後に PLL1 の発振が安定するのを待ちます。

[0 になる条件]

- PLL1 の動作時に、PLLCR.PLLSTP ビットを 1 にした結果、PLL が発振停止になったとき

PLL2SF フラグ (PLL2 クロック発振安定フラグ)

本フラグは、PLL2 の発振安定待機状態を示します。

[1 になる条件]

- PLL2 が停止し PLL2CR.PLL2STP ビットが 0 になった後、PLL2 クロックが安定してから PLL2 クロックの供給が開始します。

PLL2STP ビットが 0 になったときに、PLLCCR.PLSRCSEL ビットで選択した PLL2 クロックソースの発振が安定していなければ、PLL2 クロックソースの発振が安定した後に PLL2 の発振が安定するのを待ちます。

[0 になる条件]

- PLL2 の動作時に、PLL2CR.PLL2STP ビットを 1 にした結果、PLL2 が発振停止になったとき

8.2.21 OSCMONR : オシレータモニタレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x43

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	LOCO MON	MOCO MON	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
1	MOCOMON	MOCO 動作モニタ 0: MOCO 動作設定 1: MOCO 停止設定	R
2	LOCOMON	LOCO 動作モニタ 0: LOCO 動作設定 1: LOCO 停止設定	R
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-5、P-TYPE-5

このレジスタは、CGFSAR レジスタにより制御されません。

MOCOMON ビット (MOCO 動作モニタ)

MOCOMON は、MOCO の動作/停止設定状態を示します。

[0 になる条件]

- MOCO 動作条件を満たしている場合。詳細は、「[8.6.1. MOCO 動作条件](#)」を参照してください。

[1 になる条件]

- MOCO 停止条件を満たしている場合。詳細は、「[8.6.2. MOCO 停止条件](#)」を参照してください。

LOCOMON ビット (LOCO 動作モニタ)

LOCOMON は、LOCO の動作/停止設定状態を示します。

[0 になる条件]

- LOCO 動作条件を満たしている場合。詳細は、「[8.5.1. LOCO 動作条件](#)」を参照してください。

[1 になる条件]

- LOCO 停止条件を満たしている場合。詳細は、「[8.5.2. LOCO 停止条件](#)」を参照してください。

8.2.22 OSTDCR : 発振停止検出コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x040

Bit position:	7	6	5	4	3	2	1	0
Bit field:	OSTD E	—	—	—	—	—	—	OSTDI E

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	OSTDIE	発振停止検出割り込み許可 0: 発振停止検出割り込みを禁止 (POEG への通知なし) 1: 発振停止検出割り込みを許可 (POEG への通知あり)	R/W
6:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	OSTDE	発振停止検出機能有効 0: 発振停止検出機能は無効 1: 発振停止検出機能は有効	R/W

注. S-TYPE-3, P-TYPE-2

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

OSTDCR レジスタは、発振停止検出機能を制御するレジスタです。

OSTDIE ビット (発振停止検出割り込み許可)

OSTDIE ビットは、発振停止検出機能割り込みを許可します。また、発振停止検出を POEG に通知するかどうかを制御します。

発振停止検出ステータスレジスタの発振停止検出フラグ (OSTDSR.OSTDF) をクリアする必要がある場合、OSTDIE ビットを 0 にしてから OSTDF をクリアしてください。OSTDIE ビットを 1 にする場合は、PCLKB で 2 サイクル以上待ってから行ってください。アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことで、PCLKB の 2 サイクル以上の待ち時間を確保できます。

OSTDE ビット (発振停止検出機能有効)

OSTDE ビットは、発振停止検出機能を有効にします。

OSTDE ビットを 1 (有効) にすると、MOCO 停止ビット (MOCOCR.MCSTP) が 0 となり、MOCO が起動します。発振停止検出機能が有効の間は、MOCO クロックは停止できません。MOCOCR.MCSTP ビットへの 1 の書き込み (MOCO 停止) は無効です。

発振停止検出ステータスレジスタの発振停止検出フラグ (OSTDSR.OSTDF) が 1 (メインクロック発振停止検出) のとき、OSTDE ビットへの 0 の書き込みは無効です。

発振停止検出機能を使用する場合、以下の制限があります。

Low-speed モードでは、ICLK、FCLK、BCLK、PCLKA、PCLKB、PCLKC、PCLKD、PCLKE に対する 1 分周、2 分周、4 分周、8 分周の選択は禁止

8.2.23 OSTDSR : 発振停止検出ステータスレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x041

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	OSTD F

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	OSTDF	発振停止検出フラグ 0: メインクロックの発振停止を未検出 1: メインクロックの発振停止を検出	R/W(注1)
7:1	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに1を設定してから書き込んでください。

注1. 0のみ書けます。本フラグをクリアするには1を読んだ後に0を書く必要があります。

OSTDSR レジスタは、メインクロック発振器の発振停止の検出状態を示すレジスタです。

OSTDF フラグ（発振停止検出フラグ）

OSTDF フラグは、メインクロック発振器の状態を示します。本フラグが1のとき、メインクロックの発振停止が検出されたことを示します。発振停止が検出された後、メインクロックの発振が再開しても OSTDF フラグは0になりません。OSTDF フラグをクリアするには1を読んだ後に0を書く必要があります。

OSTDF に0を書き込んでから、0を読み出せるようになるまで、ICKL で3サイクル以上待つ必要があります。メインクロックの発振が停止しているとき、OSTDF フラグを0にすると、OSTDF フラグはいったん0になった後、再度1に戻ります。

以下の条件下では、OSTDF フラグは0にできません。

- SCKSCR.CKSEL[2:0] = 011b（システムクロックソース = MOSC）
- PLLCCR.PLSRCSEL = 0（PLL1 ソースクロック = MOSC）かつ SCKSCR.CKSEL[2:0] = 101b（システムクロックソース = PLL1P）

クロックソースをメインクロック発振器と PLL1P 以外に切り替えた後、OSTDF フラグを0にする必要があります。

[1になる条件]

- OSTDCR.OSTDE ビットが1（発振停止検出機能有効）の状態、メインクロックの発振が停止したとき

[0になる条件]

- 1を読み出して0を書いたとき。SCKSCR.CKSEL[2:0]ビットが011b（システムクロックソースがMOSC）、101b（システムクロックソースがPLL1P）以外の場合かつPLLCCR.PLSRCSEL ビットが0以外の場合（PLL1 ソースクロックがMOSC）

8.2.24 MOSCWTCR：メインクロック発振器ウェイトコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x0A2

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	MSTS[3:0]			
Value after reset:	0	0	0	0	0	1	0	1

ビット	シンボル	機能	R/W
3:0	MSTS[3:0]	メインクロック発振安定待機時間設定 0x0: 待機時間 = 3 サイクル (11.4 μ s) 0x1: 待機時間 = 35 サイクル (133.5 μ s) 0x2: 待機時間 = 67 サイクル (255.6 μ s) 0x3: 待機時間 = 131 サイクル (499.7 μ s) 0x4: 待機時間 = 259 サイクル (988.0 μ s) 0x5: 待機時間 = 547 サイクル (2086.6 μ s) 0x6: 待機時間 = 1059 サイクル (4039.8 μ s) 0x7: 待機時間 = 2147 サイクル (8190.2 μ s) 0x8: 待機時間 = 4291 サイクル (16368.9 μ s) 0x9: 待機時間 = 8163 サイクル (31139.4 μ s) その他: 設定禁止	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-2

注: 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

MSTS[3:0]ビット (メインクロック発振安定待機時間設定)

MSTS[3:0]ビットは、メインクロック発振器の発振安定待機時間を指定します。

発振器メーカーが推奨する長さ以上の時間をメインクロック発振安定時間に設定してください。メインクロックが外部から入力される場合、発振安定時間は必要ないので 0x0 に設定してください。

これらのビットに設定した待機時間は、次式を用いてカウントされます。1 サイクル (μ s) = $1/(f_{Loco}[\text{MHz}] \times 8) = 1/(0.032768 \times 8) = 3.81 (\mu\text{s})$ (最小) LOCO クロックは、必要であれば、LOCO.LCSTP ビットの値にかかわらず、自動的に発振を開始します。設定した待機時間が経過すると、MCU 内部へメインクロック発振器の供給が開始され、OSCSF.MOSCSF フラグは 1 になります。設定した待機時間が短いと、クロックの発振が安定になる前に、メインクロック発振器の供給が開始されます。

MOSCWTCR レジスタの書き換えは、MOSCCR.MOSTP ビットが 1 で、かつ OSCSF.MOSCSF フラグが 0 の場合にのみ行ってください。他の状態ではレジスタの書き換えを行わないでください。

8.2.25 MOMCR: メインクロック発振器モード発振コントロールレジスタ

Base address: SYSC = 0x4001_E000
 SYSC_NS = 0x5001_E000

Offset address: 0xA50

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	MOSEL	—	—	MODRV0[2:0]		—	—

Value after reset: 0 0 0 1 1 0 1 0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3:1	MODRV0[2:0]	メインクロック発振器駆動能力 0 切り替え 0 0 0: 8 MHz 0 1 1: 8 MHz~24 MHz 1 0 1: 8 MHz~48 MHz その他: 設定禁止	R/W
4	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	MOSEL	メインクロック発振器切り替え 0: 発振子 1: 外部クロック入力	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-2

注: EXTAL/XTAL 端子はポートとしても使用されます。初期状態では、この端子がポートとして設定されます。

注: このレジスタを変更する前に、MOSCCR.MOSTP ビットを 1 (MOSC 停止) にする必要があります。

注: PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

MODRV0[2:0]ビット（メインクロック発振器駆動能力0切り替え）

MODRV0[2:0]ビットは、メインクロック発振器の駆動能力を切り替えます。メインクロック発振器の駆動能力は、周波数に応じた適切な駆動能力を選択する必要があります。

MOSEL ビット（メインクロック発振器切り替え）

MOSEL ビットは、メインクロック発振器のソースを切り替えます。

8.2.26 SOMCR : サブクロック発振器モードコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xC01

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	SOSEL	—	—	—	—	SODRV[1:0]	
Value after reset:	0	x	0	0	0	0	x	x

ビット	シンボル	機能	R/W
1:0	SODRV[1:0]	サブクロック発振器駆動能力切り替え 0 0: 標準 (12.5 pf) 0 1: 低消費電力モード 1 (9 pf) 1 0: 低消費電力モード 2 (7 pf) 1 1: 低消費電力モード 3 (4 pf)	R/W
5:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	SOSEL	サブクロック発振器切り替え 0: 発振子 1: 外部クロック入力	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC0 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

SOMCR レジスタの変更は、SOSCCR.SOSTP が 1（SOSC 停止）のときに行う必要があります。

SODRV[1:0]ビット（サブクロック発振器駆動能力切り替え）

SODRV[1:0]ビットは、サブクロック発振器の駆動能力を切り替えます。

SOSEL ビット（サブクロック発振器切り替え）

SOSEL ビットは、サブクロック発振器の発振源を切り替えます。

詳細は、「[8.4. サブクロック発振器](#)」を参照してください。

MCU の VCC 電圧が 1.8 V よりも低い場合、このビットを 1 にすると、RTC レジスタはこのビットを設定してから 20 μs 後にアクセスできます。

8.2.27 CKOCR : クロック出力コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x03E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CKOEN	CKODIV[2:0]		—	CKOSEL[2:0]			
Value after reset:	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
2:0	CKOSEL[2:0]	クロック出力ソース選択 0 0 0: HOCO 0 0 1: MOCO (リセット後の値) 0 1 0: LOCO 0 1 1: MOSC 1 0 0: SOSC その他: 設定禁止	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6:4	CKODIV[2:0]	クロック出力周波数分周比 0 0 0: ×1/1 0 0 1: ×1/2 0 1 0: ×1/4 0 1 1: ×1/8 1 0 0: ×1/16 1 0 1: ×1/32 1 1 0: ×1/64 1 1 1: ×1/128	R/W
7	CKOEN	クロック出力許可 0: クロック出力禁止 1: クロック出力許可	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、本レジスタを書き換えてください。

CKOSEL[2:0]ビット (クロック出力ソース選択)

CKOSEL[2:0]ビットは、CLKOUT 端子から出力するクロックのソースを選択します。クロックソースを変更する場合、CKOEN ビットを 0 にしてください。

CKODIV[2:0]ビット (クロック出力周波数分周比)

CKODIV[2:0]ビットは、クロック分周比を設定します。分周比を変更する場合、CKOEN ビットを 0 にしてください。

CKOEN ビット (クロック出力許可)

CKOEN ビットは、CLKOUT 端子からの出力を許可します。

本ビットを 1 にすると、選択されたクロックが出力されます。本ビットを 0 にすると、Low が出力されます。本ビットを変更する場合は、CKOSEL[2:0]ビットで選択したクロック出力のソースクロックが安定していることを確認してください。ソースクロックが安定していないと、出力にグリッチを生じることがあります。

ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する際は、これらのモードで選択中のクロック出力ソースを停止させる場合、事前にこのビットをクリアしてください。

8.2.28 EBCKOCR : 外部バスクロック出力コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x052

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	—	—	EBCK OEN
------------	---	---	---	---	---	---	---	-------------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	EBCKOEN	EBCLK 端子出力制御 0: EBCLK 端子出力を禁止 (High 固定) 1: EBCLK 端子出力を許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

8.2.29 SDCKOCR : SDRAM クロック出力コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x053

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	SDCKOEN
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SDCKOEN	SDCLK 端子出力制御 0: SDCLK 端子出力を禁止 (High 固定) 1: SDCLK 端子出力を許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

SDCKOEN ビット (SDCLK 端子出力制御)

このビットは、SDCLK 端子の出力を制御します。

8.2.30 LOCOUTCR : LOCO ユーザトリミングコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x402

Bit position:	7	6	5	4	3	2	1	0
Bit field:	LOCOUTRM[7:0]							
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	LOCOUTRM[7:0]	LOCO ユーザトリミング 0x80: -128 0x81: -127 ⋮ 0xFF: -1 0x00: センターコード 0x01: +1 ⋮ 0x7E: +126 0x7F: +127	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

注. SYRACCR.BUSY ビットが 0 であることを確認してから、LOCOUTCR にアクセスしてください。SYRACCR.BUSY ビットが 1 の場合、書き込みは無視されます。また、読み出し値は保証されません。

注. LOCOUTCR に LOCO 周波数を仕様範囲外にする値を設定する場合、MCU の動作は保証されません。

注. LOCOUTCR を変更後、周波数が安定するまで一定の時間を要します。動作開始時の発振安定時間と同じだけの時間がかかります。

LOCOUTCR レジスタは元の LOCO トリミングデータに追加されます。

LOCO 周波数と他の発振周波数の比が整数値の場合、LOCOUTCR の値を変更しないでください。

8.2.31 MOCOUTCR : MOCO ユーザートリミングコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x061

Bit position: 7 6 5 4 3 2 1 0

Bit field: MOCOUTRM[7:0]

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
7:0	MOCOUTRM[7:0]	MOCO ユーザートリミング 0x80: -128 0x81: -127 ⋮ 0xFF: -1 0x00: センターコード 0x01: +1 ⋮ 0x7E: +126 0x7F: +127	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

注. MOCOUTCR に MOCO 周波数を仕様範囲外にする値を設定する場合、MCU の動作は保証されません。

注. MOCOUTCR を変更後、周波数が安定するまで一定の時間を要します。動作開始時の発振安定時間と同じだけの時間がかかります。

MOCOUTCR レジスタは元の MOCO トリミングデータに追加されます。

MOCO 周波数と他の発振周波数の比が整数値の場合、MOCOUTCR の値を変更しないでください。

8.2.32 HOCOUTCR : HOCO ユーザートリミングコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x062

Bit position: 7 6 5 4 3 2 1 0

Bit field: HOCOUTRM[7:0]

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
7:0	HOCOUTRM[7:0]	HOCO ユーザートリミング 0x80: -128 0x81: -127 ⋮ 0xFF: -1 0x00: センターコード 0x01: +1 ⋮ 0x7E: +126 0x7F: +127	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1（書き込み許可）にしてから、本レジスタを書き換えてください。

注. HOCOUTCR に HOCO 周波数を仕様範囲外にする値を設定する場合、MCU の動作は保証されません。

注. HOCOUTCR を変更後、周波数が安定するまで一定の時間を要します。動作開始時の発振安定時間と同じだけの時間がかかります。

注. FLL が有効 (FLLCR1.FLLEN = 1) の場合、これらのビットを 0x00 にしてください。

HOCOUTCR レジスタは元の HOCO トリミングデータに追加されます。

8.2.33 MOSCSCR : メインクロック発振器スタンバイコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x07C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MOSC SOKP

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	MOSCSOKP	メインクロック発振器スタンバイ発振保持選択 0: 禁止 1: 許可	R/W
7:1	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを1（書き込み許可）にしてから、このレジスタを書き換えてください。

MOSCSCR は、MOSCCR.MOSTP が1（MOSC 停止）のときに変更してください。

MOSCSOKP ビット（メインクロック発振器スタンバイ発振保持選択）

このビットは、メインクロック発振器がソフトウェアスタンバイモードで発振を継続するように制御します。

このビットが無効で MOSCCR.MOSTP ビットが0（MOSC 動作）の場合、メインクロック発振器はソフトウェアスタンバイモードで停止します。

このビットが有効で MOSCCR.MOSTP ビットが0（MOSC 動作）の場合、メインクロック発振器はソフトウェアスタンバイモードで発振を継続します。

MOSCCR.MOSTP ビットが1（MOSC 停止）の場合、このビットの設定にかかわらず、メインクロック発振器はソフトウェアスタンバイモードで停止します。

8.2.34 HOCOSCR : 高速オンチップオシレータスタンバイコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x07D

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	HOCO SOKP

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	HOCOSOKP	HOCO スタンバイ発振保持選択 0: 禁止 1: 許可	R/W
7:1	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを1（書き込み許可）にしてから、このレジスタを書き換えてください。

HOCOSOKP ビット（HOCO スタンバイ発振保持選択）

このビットは、HOCO がソフトウェアスタンバイモードで発振を継続するように制御します。

このビットが無効で HOCOCR.HCSTP ビットが0（HOCO 動作）の場合、HOCO はソフトウェアスタンバイモードで停止します。

このビットが有効で HOCOCR.HCSTP ビットが0（HOCO 動作）の場合、HOCO はソフトウェアスタンバイモードで発振を継続します。

HOCO.CR.HCSTP ビットが 1 (HOCO 停止) の場合、このビットの設定にかかわらず、HOCO はソフトウェアスタンバイモードで停止します。

8.2.35 USBCKDIVCR : USB クロック分周コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x06C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	USBCKDIV[2:0]		
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	USBCKDIV[2:0]	USB クロック (USBCLK) 分周比選択 0 0 0: 1/1 0 0 1: 1/2 0 1 0: 1/4 0 1 1: 1/6 1 0 0: 1/8 1 0 1: 1/3 1 1 0: 1/5 その他: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

USBCKDIVCR レジスタは、USB クロックを制御するレジスタです。

USBCKDIV[2:0]ビット (USB クロック (USBCLK) 分周比選択)

本ビットは、USB クロック (USBCLK) の周波数を選択します。書き換えは、USBCKCR.USBCKSRDY が 1 の時に行ってください。

8.2.36 CANFDCKDIVCR : CANFD コアクロック分周コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x06E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	CANFDCKDIV[2:0]		
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CANFDCKDIV[2:0]	CANFD コアクロック (CANFDCLK) 分周比選択 0 0 0: 1/1 (リセット後の値) 0 0 1: 1/2 0 1 0: 1/4 0 1 1: 1/6 1 0 0: 1/8 1 0 1: 1/3 1 1 0: 1/5 その他: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

CANFDCKDIVCR レジスタは、CANFD コアクロックを制御します。

CANFDCKDIV[2:0]ビット (CANFD コアクロック (CANFDCLK) 分周比選択)

これらのビットは、CANFD コアクロック (CANFDCLK) の周波数を選択します。書き換えは、CANFDCKCR.CANFDCKSRDY が 1 の時に行ってください。

8.2.37 I3CCKDIVCR : I3C クロック分周コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x070

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	I3CCKDIV[2:0]		

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	I3CCKDIV[2:0]	I3C クロック (I3CCLK) 分周比選択 0 0 0: 1/1 (リセット後の値) 0 0 1: 1/2 0 1 0: 1/4 0 1 1: 1/6 1 0 0: 1/8 1 0 1: 1/3 1 1 0: 1/5 その他: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

I3CCKDIVCR は、I3C クロックを制御します。

I3CCKDIV[2:0]ビット (I3C クロック (I3CCLK) 分周比選択)

これらのビットは、I3C クロック (I3CCLK) の周波数を選択します。書き換えは、I3CCKCR.I3CCKSRDY が 1 の時に行ってください。

8.2.38 USBCKCR : USB クロックコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x074

Bit position:	7	6	5	4	3	2	1	0
Bit field:	USBC KSRD Y	USBC KSRE Q	—	—	USBCKSEL[3:0]			

Value after reset: 0 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
3:0	USBCKSEL[3:0]	USB クロック (USBCLK) ソース選択 0000: HOCO 0001: MOCO (リセット後の値) 0011: メインクロック発振器 0101: PLL1P 0110: PLL2P 0111: PLL1Q 1000: PLL1R 1001: PLL2Q 1010: PLL2R その他: 設定禁止	R/W

ビット	シンボル	機能	R/W
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	USBCKSREQ	USB クロック (USBCLK) 切り替え要求 0: 要求なし 1: 切り替えを要求	R/W
7	USBCKSRDY	USB クロック (USBCLK) 切り替え可能状態フラグ 0: 切り替え不可能 1: 切り替え可能	R

注: S-TYPE-3、P-TYPE-2

注: PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

USBCKCR レジスタは、USB クロックを制御するレジスタです。

クロックソース切り替え時、切り替え前と切り替え後にクロックが安定して出力されるようにしなければなりません。USBCKDIVCR.USBCKDIV[2:0]ビットと USBCKSEL[3:0]ビットの設定値を書き換えるには、以下の手順に従ってください。

1. USBCKSREQ に 1 を書き込み
2. USBCKSRDY フラグが 1 になるまでポーリングする USBCKSRDY が 1 である間、USBCLK にクロックが出力されない
3. USBCKDIVCR.USBCKDIV[2:0]ビットと USBCKSEL[3:0]ビットに書き込み
4. USBCKSREQ に 0 を書き込み
5. USBCKSRDY フラグが 0 になるまでポーリングする
6. USBCKSRDY フラグが 0 になると、USBCLK 出力を開始するクロック切り替えが完了する

ソフトウェアスタンバイモードやディープソフトウェアスタンバイモードに遷移する場合は、クロック切り替えを実施している間に WFI 命令を実行しないでください。すなわち、USBCKSREQ = 1 かつ USBCKSRDY = 0、または、USBCKSREQ = 0 かつ USBCKSRDY = 1 であるときに WFI 命令を実行しないでください。

USBCKSEL[3:0]ビット (USB クロック (USBCLK) ソース選択)

これらのビットは、USB クロック (USBCLK) のクロックソースを選択します。書き換えは、USBCKCR.USBCKSRDY が 1 の時に行ってください。

MOCO が選択されていない場合、これらのビットによって選択された発振器を停止しないでください。

USBCKSREQ ビット (USB クロック (USBCLK) 切り替え要求)

本ビットは、USBCLK の切り替え要求を選択します。

USBCKSRDY フラグ (USB クロック (USBCLK) 切り替え可能状態フラグ)

本フラグは、USBCLK の切り替え可能状態を示します。USBCKSRDY が 1 である時は、USBCLK にクロックが出力されません。

8.2.39 CANFDCKCR : CANFD コアクロックコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x076

Bit position: 7 6 5 4 3 2 1 0

Bit field:	CANFDCKSRDY	CANFDCKSREQ	—	—	CANFDCKSEL[3:0]		
------------	-------------	-------------	---	---	-----------------	--	--

Value after reset: 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
3:0	CANFDCKSEL[3:0]	CANFD コアクロック (CANFDCLK) ソース選択 0000: HOCO 0001: MOCO (リセット後の値) 0010: LOCO 0011: メインクロック発振器 0100: サブクロック発振器 0101: PLL1P 0110: PLL2P 0111: PLL1Q 1000: PLL1R 1001: PLL2Q 1010: PLL2R その他: 設定禁止	R/W
5:3	—	読むと0が読めます。書く場合、0としてください。	R/W
6	CANFDCKSREQ	CANFD コアクロック (CANFDCLK) 切り替え要求 0: 要求なし 1: 切り替えを要求	R/W
7	CANFDCKSRDY	CANFD コアクロック (CANFDCLK) 切り替え可能状態フラグ 0: 切り替え不可能 1: 切り替え可能	R

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC0 ビットを1 (書き込み許可) にしてから、このレジスタを書き換えてください。

CANFDCKCR レジスタは、CANFD コアクロック (CANFDCLK) を制御します。

クロックソース切り替え時、切り替え前と切り替え後にクロックが安定して出力されるようにしなければなりません。CANFDCKDIVCR.CANFDCKDIV[2:0]ビットと CANFDCKSEL[3:0]ビットの設定値を書き換えるには、以下の手順に従ってください。

1. CANFDCKSREQ に1を書き込み
2. CANFDCKSRDY フラグが1になるまでポーリングする CANFDCKSRDY が1である間、CANFDCLK にクロックが出力されない
3. CANFDCKDIVCR.CANFDCKDIV[2:0]ビットと CANFDCKSEL[3:0]ビットに書き込み
4. CANFDCKSREQ に0を書き込み
5. CANFDCKSRDY フラグが0になるまでポーリングする
6. CANFDCKSRDY フラグが0になると、CANFDCLK 出力を開始するクロック切り替えが完了する

ソフトウェアスタンバイモードやディープソフトウェアスタンバイモードに遷移する場合は、クロック切り替えを実施している間に WFI 命令を実行しないでください。すなわち、CANFDCKSREQ=1 かつ CANFDCKSRDY=0、または、CANFDCKSREQ=0 かつ CANFDCKSRDY=1 であるときに WFI 命令を実行しないでください。

CANFDCKSEL[3:0]ビット (CANFD コアクロック (CANFDCLK) ソース選択)

これらのビットは、CANFD コアクロック (CANFDCLK) のクロックソースを選択します。書き換えは、CANFDCKCR.CANFDCKSRDY が1の時に行ってください。

MOCO が選択されていない場合、これらのビットによって選択された発振器を停止しないでください。

CANFDCKSREQ ビット (CANFD コアクロック (CANFDCLK) 切り替え要求)

本ビットは、CANFDCLK の切り替え要求を選択します。

CANFDCKSRDY フラグ (CANFD コアクロック (CANFDCLK) 切り替え可能状態フラグ)

本フラグは、CANFDCLK の切り替え可能状態を示します。CANFDCKSRDY が1である間、CANFDCLK にクロックが出力されません。

8.2.40 I3CCKCR : I3C クロックコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x078

Bit position: 7 6 5 4 3 2 1 0

Bit field:	I3CCK SRDY	I3CCK SREQ	—	—	I3CCKSEL[3:0]		
------------	---------------	---------------	---	---	---------------	--	--

Value after reset: 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
3:0	I3CCKSEL[3:0]	I3C クロック (I3CCLK) ソース選択 0001: MOCO (リセット後の値) 0101: PLL1P 0110: PLL2P 0111: PLL1Q 1000: PLL1R 1001: PLL2Q 1010: PLL2R その他: 設定禁止	R/W
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	I3CCKSREQ	I3C クロック (I3CCLK) 切り替え要求 0: 要求なし 1: 切り替えを要求	R/W
7	I3CCKSRDY	I3C クロック (I3CCLK) 切り替え可能状態フラグ 0: 切り替え不可能 1: 切り替え可能	R

注: S-TYPE-3、P-TYPE-2

I3CCKCR は、I3C クロックを制御します。

I3CCKDIVCR.I3CCKDIV[2:0]ビットと I3CCKSEL[3:0]ビットの設定値を書き換えるには、以下の手順に従ってください。

クロックソース切り替え時、切り替え前と切り替え後にクロックが安定して出力されるようにする必要があります。

クロック選択の切り替え手順:

1. I3CCKSREQ に 1 を書き込み
2. I3CCKSRDY が 1 になるまでポーリングする。I3CCKSRDY が 1 である間、I3CCLK にクロックが出力されない
3. 設定値を I3CCKDIVCR.I3CCKDIV[2:0]と I3CCKSEL[3:0]に書き込み
4. I3CCKSREQ に 0 を書き込み
5. I3CCKSRDY が 0 になるまでポーリングする。
6. I3CCKSRDY が 0 になると、I3CCLK 出力を開始する。クロック切り替えが完了する

ソフトウェアスタンバイモードやディープソフトウェアスタンバイモードに遷移する場合は、クロック選択切り替えを実施している間に WFI 命令を実行しないでください。つまり、I3CCKSREQ = 1 かつ I3CCKSRDY = 0、または I3CCKSREQ = 0 かつ I3CCKSRDY = 1 の状態で WFI 命令を実行しないでください。

I3CCKSEL[3:0]ビット (I3C クロック (I3CCLK) ソース選択)

このビットは、I3C クロック (I3CCLK) のクロックソースを選択します。書き換えは、I3CCKCR.I3CCKSRDY = 1 の時に行ってください。

MOCO が選択されていない場合、これらのビットによって選択された発振器を停止しないでください。

I3CCKSREQ ビット (I3C クロック (I3CCLK) 切り替え要求)

このビットは、I3CCLK の切り替え要求を選択します。

I3CCKSRDY ビット (I3C クロック (I3CCLK) 切り替え可能状態フラグ)

本フラグは、I3CCLK の切り替え可能状態を示します。

I3CCKSRDY が 1 である間、I3CCLK にクロックが出力されません。

8.2.41 SCICKDIVCR : SCI クロック分周コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x054

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	SCICKDIV[2:0]	
------------	---	---	---	---	---	---------------	--

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	SCICKDIV[2:0]	SCI クロック (SCICLK) 分周比選択 0 0 0: 1/1 (リセット後の値) 0 0 1: 1/2 0 1 0: 1/4 0 1 1: 1/6 1 0 0: 1/8 1 0 1: 1/3 1 1 0: 1/5 その他: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-2

注: PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

SCICKDIVCR は、SCI クロックを制御します。

SCICKDIV[2:0] ビット (SCI クロック (SCICLK) 分周比選択)

これらのビットは、SCI クロック (SCICLK) の周波数を選択します。書き換えは、SCICKCR.CKSRDY が 1 の時に行ってください。

8.2.42 SPICKDIVCR : SPI クロック分周コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x056

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	SPICKDIV[2:0]	
------------	---	---	---	---	---	---------------	--

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	SPICKDIV[2:0]	SPI クロック (SPICLK) 分周比選択 0 0 0: 1/1 (リセット後の値) 0 0 1: 1/2 0 1 0: 1/4 0 1 1: 1/6 1 0 0: 1/8 1 0 1: 1/3 1 1 0: 1/5 その他: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-2

注: PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

SPICKDIVCR は、SPI クロックを制御します。

SPICKDIV[2:0]ビット (SPI クロック (SPICLK) 分周比選択)

これらのビットは、SPI クロック (SPICLK) の周波数を選択します。書き換えは、SPICKCR.CKSRDY が 1 の時に行ってください。

8.2.43 SCICKCR : SCI クロックコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x055

Bit position: 7 6 5 4 3 2 1 0

Bit field:	SCICKSRDY	SCICKSREQ	—	—	SCICKSEL[3:0]		
------------	-----------	-----------	---	---	---------------	--	--

Value after reset: 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
3:0	SCICKSEL[3:0]0	SCI クロック (SCICLK) ソース選択 0000: HOCO 0001: MOCO (リセット後の値) 0010: LOCO 0011: メインクロック発振器 0100: サブクロック発振器 0101: PLL1P 0110: PLL2P 0111: PLL1Q 1000: PLL1R 1001: PLL2Q 1010: PLL2R その他: 設定禁止	R/W
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	SCICKSREQ	SCI クロック (SCICLK) 切り替え要求 0: 要求なし 1: 切り替えを要求	R/W
7	SCICKSRDY	SCI クロック (SCICLK) 切り替え可能状態フラグ 0: 切り替え不可能 1: 切り替え可能	R

注. S-TYPE-3、P-TYPE-2

SCICKCR は SCI クロックを制御します。

SCICKDIVCR.SCICKDIV[2:0]ビットと SCICKSEL[3:0]ビットの設定値を書き換えるには、以下の手順に従ってください。

クロックソース切り替え時、切り替え前と切り替え後にクロックが安定して出力されるようにする必要があります。

クロック選択の切り替え手順：

1. SCICKSREQ に 1 を書き込み
2. SCICKSRDY が 1 になるまでポーリングする。SCICKSRDY が 1 である間、SCICLK にクロックが出力されない
3. 設定値を SCICKDIVCR.SCICKDIV[2:0]と SCICKSEL[3:0]に書き込み
4. SCICKSREQ に 0 を書き込み
5. SCICKSRDY が 0 になるまでポーリングする
6. SCICKSRDY が 0 になると、SCICLK 出力を開始する。クロック切り替えが完了する

ソフトウェアスタンバイモードやディープソフトウェアスタンバイモードに遷移する場合は、クロック選択切り替えを実施している間に WFI 命令を実行しないでください。つまり、SCICKSREQ=1 かつ SCICKSRDY=0、または SCICKSREQ=0 かつ SCICKSRDY=1 の状態で WFI 命令を実行しないでください。

SPICKSEL[3:0]ビット (SPI クロック (SPICLK) ソース選択)

これらのビットは、SPI クロック (SPICLK) のクロックソースを選択します。書き換えは、SCICKCR.SPICKSRDY=1 の時に行ってください。

MOCO が選択されていない場合、これらのビットによって選択された発振器を停止しないでください。

SPICKSREQ ビット (SPI クロック (SPICLK) 切り替え要求)

このビットは、SPICLK の切り替え要求を選択します。

SPICKSRDY ビット (SPI クロック (SPICLK) 切り替え可能状態フラグ)

本フラグは、SPICLK の切り替え可能状態を示します。

SPICKSRDY が 1 である間、SPICLK にクロックが出力されません。

8.2.44 SPICKCR : SPI クロックコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x057

Bit position: 7 6 5 4 3 2 1 0

Bit field:	SPICK SRDY	SPICK SREQ	—	—	SPICKSEL[3:0]		
------------	------------	------------	---	---	---------------	--	--

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	SPICKSEL[3:0]	SPI クロック (SPICLK) ソース選択 0000: HOCO 0001: MOCO (リセット後の値) 0010: LOCO 0011: メインクロック発振器 0100: サブクロック発振器 0101: PLL1P 0110: PLL2P 0111: PLL1Q 1000: PLL1R 1001: PLL2Q 1010: PLL2R その他: 設定禁止	R/W
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	SPICKSREQ	SPI クロック (SPICLK) 切り替え要求 0: 要求なし 1: 切り替えを要求	R/W
7	SPICKSRDY	SPI クロック (SPICLK) 切り替え可能状態フラグ 0: 切り替え不可能 1: 切り替え可能	R

注. S-TYPE-3、P-TYPE-2

SPICKCR は SPI クロックを制御します。

SPICKDIVCR.SPICKDIV[2:0]ビットと SPICKSEL[3:0]ビットの設定値を書き換えるには、以下の手順に従ってください。

クロックソース切り替え時、切り替え前と切り替え後にクロックが安定して出力されるようにする必要があります。

クロック選択の切り替え手順：

1. SPICKSREQ に 1 を書き込み

2. SPICKSRDY が 1 になるまでポーリングする。SPICKSRDY が 1 である間、SPICLK にクロックが出力されない
3. 設定値を SPICKDIVCR.SPICKDIV[2:0]と SPICKSEL[3:0]に書き込み
4. SPICKSREQ に 0 を書き込み
5. SPICKSRDY が 0 になるまでポーリングする
6. SPICKSRDY が 0 になると、SPICLK 出力を開始する。クロック切り替えが完了する

ソフトウェアスタンバイモードやディープソフトウェアスタンバイモードに遷移する場合は、クロック選択切り替えを実施している間に WFI 命令を実行しないでください。つまり、SPICKSREQ = 1 かつ SPICKSRDY = 0、または SPICKSREQ = 0 かつ SPICKSRDY = 1 の状態で WFI 命令を実行しないでください。

SPICKSEL[3:0]ビット (SPI クロック (SPICLK) ソース選択)

これらのビットは、SPI クロック (SPICLK) のクロックソースを選択します。書き換えは、SPICKCR.SPICKSRDY = 1 の時に行ってください。

MOCO が選択されていない場合、これらのビットによって選択された発振器を停止しないでください。

SPICKSREQ ビット (SPI クロック (SPICLK) 切り替え要求)

このビットは、SPICLK の切り替え要求を選択します。

SPICKSRDY ビット (SPI クロック (SPICLK) 切り替え可能状態フラグ)

本フラグは、SPICLK の切り替え可能状態を示します。

SPICKSRDY が 1 である間、SPICLK にクロックが出力されません。

8.2.45 TRCKCR : トレースクロックコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x03F

Bit position: 7 6 5 4 3 2 1 0

Bit field:	TRCK EN	—	—	TRCK SEL	TRCK[3:0]		
------------	---------	---	---	----------	-----------	--	--

Value after reset: 0 0 0 0 0 0 1 0

ビット	シンボル	機能	R/W
3:0	TRCK[3:0]	トレースクロック動作周波数選択 0000: 1分周 0001: 2分周 0010: 4分周 (リセット後の値) 0011: 8分周 0100: 16分周 0101: 32分周 0110: 64分周 0111: 128分周 1000: 256分周 1001: 3分周 1010: 6分周 1011: 12分周 その他: 設定禁止	R/W
4	TRCKSEL	トレースクロックソース選択 0: システムクロックソース (リセット後の値) 1: HOCO (デバッグモードの発振)	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	TRCKEN	トレースクロック動作許可 0: 停止 1: 動作許可	R/W

注: S-TYPE5、P-TYPE-2
注: PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

トレースクロックコントロールレジスタは、トレースクロックの切り替えを制御します。

このレジスタは、CGFSAR レジスタにより制御されません。

トレースクロックの周波数を変更する場合、トレースクロックは停止している必要があります (TRCKCR.TRCKEN = 0)。

TRCK[3:0]ビット (トレースクロック動作周波数選択)

これらのビットは、トレースクロックの周波数を選択します。

このビットは、必ず TRCKCR.TRCKEN = 0 のときに書き換えてください。

TRCKSEL ビット (トレースクロックソース選択)

このビットは、トレースクロックのクロックソースを選択します。トレースクロックは、このビットの設定により以下となります。

[このビットが 0 の場合]

- システムクロックソースは、トレースクロックのクロックソースとして選択されます。システムクロックソースは、SCKSCR.CKSEL[2:0]ビットによって選択されます。
- トレースクロックへのクロックの供給は、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードのときに、MOCO の 1 分周で選択されます。

[このビットが 1 の場合]

- HOCO は、トレースクロックのクロックソースとして選択されます。
- TRCKSEL を 1 にすると、HOCO.HCSTP の状態にかかわらず HOCO が動作します。ただし、OSCSF は、振幅が安定していることを確認しません。そのため、ユーザーが安定待機する間、待ちします。
- HOCO は、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードであっても、発振とトレースクロックへの供給を継続します。

このビットは、必ず TRCKCR.TRCKEN = 0 のときに書き換えてください。

TRCKEN ビット (トレースクロック動作許可)

このビットは、トレースクロックへのクロック供給を許可または禁止します。

TRCK[3:0]ビットおよび TRCKSEL ビットを設定してから、このビットを 0 (停止) から 1 (許可) にしてください。

このビットを 1 (許可) から 0 (停止) にする場合、トレース機能は無効にする必要があります。

トレースクロックは、このビットが 1 のときに以下の条件下で出力されます。

$CDBGPWRUPREQ = 1 \ \& \ AL \neq AL0 \mid DBGAUTH0.DBGEN0 = 1 \ \& \ OFS1_SEC.SWDBG = 0$

8.3 メインクロック発振器

メインクロック発振器にクロック信号を供給するには、以下のいずれかの方法を使用します。

- 発振子を接続
- 外部クロック信号の入力を接続

8.3.1 発振子を接続する方法

図 8.2 に発振子の接続例を示します。必要に応じてダンピング抵抗 (Rd) を挿入してください。

この抵抗値は、振動子と発振駆動能力によって異なるので、振動子メーカーの推奨する値を使用してください。また、振動子メーカーから外部に帰還抵抗 (Rf) を追加するよう指示があった場合は、その指示に従って EXTAL と XTAL の間に Rf を挿入してください。

振動子を接続してクロックを供給する場合、その振動子の周波数は、表 8.1 に記載されているように、メインクロック発振器の発振子周波数の範囲内としてください。




図 8.2 発振子の接続例

図 8.3 に発振子の等価回路を示します。




図 8.3 発振子の等価回路

8.3.2 外部クロックを入力する方法

図 8.4 に、外部クロック入力の接続例を示します。外部クロックで発振器を動作させるには、MOMCR.MOSEL ビットを 1 にしてください。XTAL 端子はハイインピーダンスになります。




図 8.4 外部クロックの等価回路

8.3.3 外部クロック入力に関する注意事項

- 外部クロック入力周波数の変更は、メインクロック発振器が動作を停止しているときのみ可能です。メインクロック発振器停止ビット (MOSCCR.MOSTP) が 0 の場合、外部クロック入力の周波数を変更しないでください。
- ソフトウェアスタンバイモード中の消費電流を低減するためには、外部クロックを停止させ、プルアップまたはプルダウンを維持することを推奨します。ただし、外部クロックをシステムクロックソースとして使用する場合、ソフトウェアスタンバイモードへの遷移中およびソフトウェアスタンバイモードからの復帰中にも供給してください。

これを安全に行うためには、ソフトウェアスタンバイモードへ遷移する前にシステムクロックソースを別のクロックソースに変更することを推奨します。そうしなければ、消費電流の増加にもかかわらず、外部クロックを使用し続けることになります。

8.3.4 ソフトウェアスタンバイモードでの発振保持の注意事項

ソフトウェアスタンバイモードでのメインクロック発振器の発振保持機能を使用することにより、ソフトウェアスタンバイモード解除後のメインクロック発振器の発振安定待機時間を短縮できます。

MOSCSCR.MOSCSOKP ビットが有効 (MOSCSCR.MOSCSOKP ビットが 1)、かつメインクロック発振器が動作している状態でソフトウェアスタンバイモードに遷移すると、メインクロック発振器はソフトウェアスタンバイモードで発振を継続します。この状態でソフトウェアスタンバイモードを解除する場合、発振安定待機時間を生じさせずにメインクロックを使用することが可能です。

発振保持機能を使用するときは、設定値がレジスタに書き込まれていることを確認してからソフトウェアスタンバイモードに遷移してください。

ただし、発振保持機能が許可されていても、ソフトウェアスタンバイモード中は、システムおよび周辺モジュールへのクロック供給は停止します。

8.4 サブクロック発振器

サブクロック発振器にクロック信号を供給するには、以下のいずれかの方法を使用します。

- 発振子を接続
- 外部クロック信号の入力を接続

8.4.1 32.768 kHz 水晶振動子を接続する方法

サブクロック発振器へクロックを供給するには、[図 8.5](#) に示すように 32.768 kHz 水晶振動子を接続します。必要に応じてダンピング抵抗 (R_d) を挿入してください。この抵抗値は、振動子と発振駆動能力によって異なるので、振動子メーカーの推奨する値を使用してください。また、振動子メーカーが外部帰還抵抗 (R_f) の使用を推奨している場合は、その指示に従って XCIN と XCOUT の間に R_f を挿入してください。振動子を接続してクロックを供給する場合、その振動子の周波数は、[表 8.1](#) に記載されているように、サブクロック発振器の発振子周波数の範囲内としてください。




図 8.5 32.768 kHz 水晶振動子の接続例

[図 8.6](#) に 32.768 kHz 水晶振動子の等価回路を示します。




図 8.6 32.768 kHz 水晶振動子の等価回路

8.4.2 サブクロック発振器を使用しない場合の端子処理

サブクロック発振器を使用しない場合、[図 8.7](#) に示すように、XCIN 端子は抵抗を介して VSS に接続（プルダウン）し、XCOU 端子をオープンとしてください。さらに、発振器が接続されていない場合、サブクロック発振器停止ビット (SOSCCR.SOSTP) を 1 にして発振器を停止してください。




図 8.7 サブクロック発振器を使用しない場合の端子処理

8.4.3 外部クロックを入力する方法

外部クロック入力モードでは、クロックは EXCIN 端子から入力されます。この場合、[図 8.7](#) に示すように、XCIN、XCOU 端子を設定してください。

8.5 低速オンチップオシレータ (LOCO)

低速オンチップオシレータ (LOCO) は、低速クロックを供給する内蔵オシレータです。

8.5.1 LOCO 動作条件

LOCO の動作設定には制約があります。詳細は、「[8.5.3. LOCO の動作および停止に関する制限](#)」を参照してください。

LOCO は、以下のいずれかの条件が満たされたときに発振します。(注1)

[LOCO 動作条件]

- LOCOCR レジスタで、LOCO が動作するように設定されている (LOCOCR.LCSTP ビットが 0)
- IWDT が自動起動モードに設定されている (OFS0.IWDTSTRT ビットが 0) (注2)
- IWDT がレジスタスタートモード (OFS0.IWDTSTRT ビットが 1) に設定されており、かつカウントが開始している(注3)
- メインクロック発振器の発振安定を待機中である (MOCOCCR.MCSTP ビットが 0、かつ OSCSF.MOSCSF ビットが 0) (注4)

注 1. LOCO は、ディープソフトウェアスタンバイモード 2 またはディープソフトウェアスタンバイモード 3 で停止しません。

- 注 2. IWDT が自動起動モードに設定されている場合、OFS0 レジスタの IWDTSTPCTL ビットの設定にかかわらず、LOCO は発振を継続します。
- 注 3. IWDT がレジスタスタートモードに設定されている場合、IWDTCSSTPR レジスタの SLCSTP ビットの設定にかかわらず、IWDT のカウントが開始すると LOCO は発振を継続します。
- 注 4. メインクロック発振器が外部クロック入力モードに設定されている場合でも、メインクロック発振器が動作を開始する際、発振安定待機回路が動作するため、LOCO は動作します。

8.5.2 LOCO 停止条件

LOCO の停止設定には制約があります。詳細は、「[8.5.3. LOCO の動作および停止に関する制限](#)」を参照してください。

LOCO を停止するには、次の 2 つの方法があります。1 つは低消費電力モードへの遷移により停止する方法、もう 1 つは LOCOCR レジスタにより停止する方法です。

(1) 低消費電力モードによる LOCO 停止条件

LOCO は、以下の低消費電力モードへ遷移するときに停止します。

- ディープソフトウェアスタンバイモード 2
- ディープソフトウェアスタンバイモード 3

(2) LOCOCR レジスタによる LOCO 停止条件

LOCOCR レジスタを使用して LOCO を停止する場合、LCSTP ビットが停止設定 (LOCOCR.LCSTP ビットが 1) になっていても、IWDT および発振器の動作状態によっては LOCO は停止しない可能性があります。

LOCO は、下記条件がすべて満たされたときに停止できます。

- LOCOCR レジスタを使用して LOCO が停止するように設定されている (LOCOCR.LCSTP ビットが 1)
- IWDT が停止中 (OFS0.IWDTSTPCT ビットまたは IWDTCSSTPR.SLCSTP ビットを設定することによる、CPU スリープモード、CPU ディープスリープモード、ソフトウェアスタンバイモード、およびディープソフトウェアスタンバイモード 1 での停止の場合を含む)
- メインクロック発振器が停止中、またはメインクロックの発振が安定している (MOCOCR.MCSTP ビットが 1、または OSCSF.MOSCSF ビットが 1)

8.5.3 LOCO の動作および停止に関する制限

LOCOCR.LCSTP ビットを 0 にして LOCO クロックを動作させた後、LOCO クロック発振安定待機時間 (tMOCOWT) が経過してから、LOCO クロックを使用してください。LOCO が動作するように設定してから、発振が安定するまでに一定の時間を要します。発振が停止するまでにも一定の時間が必要です。

動作の開始および停止に関しては、以下の制限があります。

- LOCO クロックが停止した後に、OSCMONR.MOCOMON を読み出し LOCO が停止していることを確認したうえで動作を設定すること
- LOCO を停止させる前に、LOCO クロックの発振が安定していることを確認すること
- ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、LOCO クロックの発振が安定していることを確認したうえで WFI 命令を実行すること
- LOCO を停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCMONR.LOCOMON を読み出し LOCO が停止していることを確認したうえで WFI 命令を実行すること

LOCO クロックを使用して、メインクロック発振器の発振安定待機時間を測定します。メインクロック発振器の安定待機中、LOCO クロックは、LCSTP ビットの設定にかかわらず発振します。この場合、LOCOCR.LCSTP ビットによる LOCO 停止 (または動作) と、メインクロック発振器の発振安定待機時間中の LOCO クロックの発振 (または、メインクロックの発振安定後の LOCO クロックの停止) との競合を防ぐ必要があります。そのため、OSCSF レジスタの発振安定フラグによりメインクロック発振器の安定が確認できるまでは、LOCO クロックでの 3 サイクルからメインクロック発振器の動作開始設定までの間、LOCOCR.LCSTP ビットを変更しないでください。

レジスタスタートモード (OFS0.IWDTSTRT ビットが 1) で IWDT を使用する場合、IWDT のカウント動作の開始前に LOCO が動作するよう設定 (LOCOCR.LCSTP = 0) し、LOCO が安定してから IWDT を使用してください。

レジスタスタートモードで IWDТ を使用する場合、IWDТ カウント動作が確認できるまでは、LOCO クロックでの 3 サイクルから IWDТ カウント動作開始までの間、LOCOCR.LCSTP ビットを変更しないでください。

プログラマブル電圧検出 (PVDm) の電圧監視 m (m = 1~2) リセットネゲート選択またはデジタルフィルタを使用している場合、LOCO が動作するよう設定 (LOCOCR.LCSTP = 0) してから PVDm を有効にし、LOCO が安定した後 PVDm を使用してください。

8.6 中速オンチップオシレータ (MOCO)

中速オンチップオシレータ (MOCO) は、中速クロックを供給する内蔵オシレータです。

8.6.1 MOCO 動作条件

MOCO の動作設定には制約があります。詳細は、「[8.6.3. MOCO の動作および停止に関する制限](#)」を参照してください。

MOCO は、以下のいずれかの条件が満たされたときに発振します。

[MOCO 動作条件]

- LOCOCR レジスタで、MOCO が動作するように設定されている (MOCOCR.MCSTP = 0)
- HOCO 発振安定待機中 (OFS1(_SEC).HOCOEN ビットが 0 または HOCOCR.HCSTP ビットが 0、かつ OSCSF.HOCOSF ビットが 0)
- PLL1 発振安定待機中 (PLLCR.PLLSTP ビットが 0、かつ OSCSF.PLLSF ビットが 0)
- PLL2 発振安定待機中 (PLL2CR.PLL2STP ビットが 0、かつ OSCSF.PLL2SF ビットが 0)

注. MOCO は、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードで停止します。

8.6.2 MOCO 停止条件

MOCO の停止設定には制約があります。詳細は、「[8.6.3. MOCO の動作および停止に関する制限](#)」を参照してください。

MOCO を停止するには、次の 2 つの方法があります。1 つは低消費電力モードへの遷移により停止する方法、もう 1 つは MOCOCR レジスタにより停止する方法です。

(1) 低消費電力モードによる MOCO 停止条件

MOCO は、以下の低消費電力モードへ遷移するときに停止します。

- ソフトウェアスタンバイモード
- ディープソフトウェアスタンバイモード

注. オンチップデバッグ機能が有効になっていると、上記いずれのスタンバイモードへ遷移する際にも MOCO は停止しません。

(2) MOCOCR レジスタによる MOCO 停止条件

MOCOCR レジスタを使用して MOCO を停止する場合、MCSTP ビットが停止設定 (MOCOCR.MCSTP ビットが 1) になっていても、システムの動作状態によっては MOCO は停止しない可能性があります。

MOCO は、下記条件がすべて満たされたときに停止できます。

[MOCO 停止条件]

- MOCOCR レジスタを使用して MOCO が停止するように設定されている (MOCOCR.MCSTP ビットが 1)
- HOCO が停止、あるいは HOCO 発振が安定している (OFS1(_SEC).HOCOEN ビットが 1 かつ HOCOCR.HCSTP ビットが 1、または OSCSF.HOCOSF ビットが 1)
- PLL1 回路が停止、あるいは PLL1 発振が安定している (PLLCR.PLSTP ビットが 1、または OSCSF.PLLSF ビットが 1)
- PLL2 回路が停止、あるいは PLL2 発振が安定している (PLL2CR.PL2STP ビットが 1、または OSCSF.PLL2SF ビットが 1)

8.6.3 MOCO の動作および停止に関する制限

MCSTP ビットを 0 にして MOCO クロックを動作させた後、MOCO クロック発振安定時間 (tMOCOWT) が経過してから、MOCO クロックを使用してください。MOCO クロックが動作するように設定してから、発振が安定するまでに一定の時間を要します。発振が停止するまでにも一定の時間が必要です。

動作の開始および停止に関しては、以下の制限があります。

- MOCO クロックが停止した後に、OSCMONR.MOCOMON を読み出し、MOCO が停止していることを確認してから動作を設定してください。
- MOCO クロックを停止させる前に、MOCO クロックの発振が安定していることを確認してください。
- MOCO クロックをシステムクロックソースとして選択しているかどうかにかかわらず、MCU をソフトウェアスタンバイモードまたは CPU ディープソフトウェアスタンバイモードへ遷移する場合は、MOCO の発振が安定していることを確認してから WFI 命令を実行してください。MOCO が停止している場合、MOCO を動作させてください。
- MOCO クロックをシステムクロックソースとして選択しているかどうかにかかわらず、CPU を CPU ディープスリープモードへ遷移させる場合は、MOCO の発振が安定していることを確認してから待機命令を実行してください。MOCO が停止している場合、MOCO を動作させてください。
- MOCO 発振が安定していることを確認してから、フラッシュメモリをプログラミングまたは消去してください。MOCO が停止している場合、MOCO を動作させてください。

以下の条件下で MCSTP ビットに 1 を書き込むことは禁止されています。

- SCKSCR.CKSEL[2:0] = 001b (システムクロックソース = MOCO)
- 発振停止検出が有効 (OSTDCR.OSTDE ビットが 1)
- HOCO 発振安定待機中 (OFS1(_SEC).HOCOEN ビットが 0 または HOCOEN.HCSTP ビットが 0、かつ OSCSF.HOCOSF ビットが 0)
- PLL1 発振安定待機中 (PLL2CR.PLL2STP ビットが 0、かつ OSCSF.PLL2SF ビットが 0)
- PLL2PLL2CR.PLL2STP 発振安定待機中 (PLL2CR.PLL2STP ビットが 0、かつ OSCSF.PLL2SF ビットが 0)
- フラッシュメモリの動作安定待機時間の測定中
- フラッシュメモリをプログラミングまたは消去中

MOCO クロックを使用して、HOCO、PLL1、または PLL2 クロックの発振安定待機時間を測定します。HOCO、PLL1、または PLL2 クロックの安定待機の間、MOCO クロックは、MOCOEN.MCSTP ビットの設定にかかわらず発振します。この場合、MOCOEN.MCSTP ビットによる MOCO 停止 (または動作) と、HOCO、PLL1、または PLL2 クロックの発振安定待機時間中の MOCO クロックの発振 (または、HOCO、PLL1、または PLL2 クロックの発振安定後の MOCO クロックの停止) との競合を防ぐ必要があります。そのため、OSCSF レジスタの HOCOSF、PLL2SF、または PLL2SF フラグにより HOCO、PLL1、または PLL2 クロックの発振の安定が確認できるまでは、MOCO クロックでの 3 サイクルから HOCO、PLL1、または PLL2 クロックの動作開始設定までの間、MOCOEN.MCSTP ビットを変更しないでください。

8.7 高速オンチップオシレータ (HOCO)

高速オンチップオシレータ (HOCO) は、高速クロックを供給する内蔵オシレータです。

8.7.1 周波数ロックループ機能

HOCO は、周波数ロックループ機能 (FLL) をサポートします。FLL 機能は、サブクロック発振器を使用して HOCO クロックの周波数精度を補正します。FLL 機能を有効にすると、FLL 機能が無効の場合よりも HOCO クロックの周波数精度が向上します。

FLL 機能を使用する場合は、サブクロック発振器の発振は安定していなければなりません。また、サブクロック発振器は、電気的特性で規定された周波数精度を満たしている必要があります。(詳細は、「48. 電気的特性」電気的特性の項を参照してください。)

FLL 機能を有効にして HOCO を使用する場合、あらかじめ FLL 機能を有効にし、SOSC が安定してから HOCO (HOCOEN.HCTSP = 0) を有効にしてください。

各 HOCO 周波数設定で、FLLCR2.FLLCNTL[10:0]を以下のように設定してください。HOCO クロックの周波数は、HOCO を有効化してから tFLLWT が経過した後、期待値となります。

表 8.5 各 HOCO 周波数の設定に応じた FLLCNTL 設定

FLLCR2.FLLCNTL[10:0]	OFS1(_SEC).HOCOFRQ0[2:0]	対象となる周波数 (FHOCO)
0x1E9	000b	16 MHz
0x226	001b	18 MHz
0x263	010b	20 MHz
0x1E9	100b	32 MHz
0x1E9	111b	48 MHz

8.7.2 ソフトウェアスタンバイモードでの発振保持の注意事項

ソフトウェアスタンバイモードで HOCO の発振保持機能を使用することにより、ソフトウェアスタンバイモード解除後の HOCO の発振安定待機時間を短縮できます。

ソフトウェアスタンバイモードで HOCO の発振を保持するには、以下の設定を行います。

- HOCOSCR レジスタの HOCO スタンバイ発振保持機能を許可 (HOCOSCR.HOCOSOKP ビットを 1 に設定)
- HOCOLDOCR で HOCO の電力制御を設定

上記の設定かつ HOCO が動作中にソフトウェアスタンバイモードに遷じた場合、HOCO はソフトウェアスタンバイモードで発振を継続します。この状態でソフトウェアスタンバイモードを解除する場合、発振安定待機時間を生じさせずに HOCO クロックを使用することが可能です。

発振保持機能を使用するときは、設定値がレジスタに書き込まれていることを確認してからソフトウェアスタンバイモードに遷移してください。

ただし、発振保持機能が許可されていても、ソフトウェアスタンバイモード中は、システムおよび周辺モジュールへのクロック供給は停止します。

8.7.3 TRACE クロックソースの注意事項

TRCKCR レジスタの TRCKCRSE ビットでトレースクロックとして HOCO を選択し、トレースクロック機能を有効にした場合 (TRCKCR.TRCKEN = 1)、HOCO レジスタの HCSTP ビットの値にかかわらず HOCO は発振します。この場合、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード、またはリセット (POR と PVD0 以外) の状態であっても、HOCO は発振を継続し、TRACE モジュールへクロックを供給し続けます。

トレースクロックソースとして HOCO を使用する場合、HOCO の停止中 (OFS1(_SEC).HOCOEN = 1 かつ HOCO.HCSTP = 1)、または HOCO の安定した発振中 (OSCSF.HOCOSF = 1)、TRCKCR レジスタの TRCKEN ビットでトレースクロックを有効にする必要があります。

8.8 PLL 回路

PLL 回路には発振器からの周波数を逡倍する機能があります。

図 8.8 に PLL1 回路のブロック図を、図 8.9 に PLL2 回路のブロック図を示します。PLL1 回路と PLL2 回路の構成は同じです。以下の例では PLL1 回路について説明します。

入力クロックソース選択回路では、PLL へのクロックソース入力を選択します。

入力クロック分周回路は、入力クロックを分周し、PLL 基準クロックを生成します。

周波数制御回路は、周波数逡倍器の設定に従って、PLL 基準クロックから生成された VCO クロックを制御します。逡倍比は、PLLMUL ビットと PLLMULNF ビットの組み合わせによって決まります。逡倍比の整数部は PLLMUL ビット、逡倍比の小数部は PLLMULNF ビットによって決まります。たとえば、PLLMUL ビットの設定値が 26 かつ PLLMULNF ビットの設定値が 0.33 の場合、逡倍比は 26.33 となります。

PLL 回路には 3 つの出力クロックがあります。出力クロック分周回路は、VCO クロックを分周して各 PLL クロック出力を生成します。各出力クロックを生成する分周比は、PLODIVP ビット、PLODIVQ ビット、および PLODIVR ビットを使用して個別に設定できます。

PLL 入力クロック周波数、PLL 基準クロック周波数、VCO クロック周波数、および各出力クロック周波数は、「48. 電気的特性」に記載された範囲内である必要があります。

PLL 周波数の設定は、PLL 回路が停止しているときのみ変更が可能です。PLL 停止制御ビット (PLLSTP) が 0 の場合、PLL 周波数設定を変更しないでください。




図 8.8 PLL1 のブロック図




図 8.9 PLL2 のブロック図

8.9 発振停止検出機能

8.9.1 発振停止検出と検出後の動作

発振停止検出機能は、メインクロック発振器の発振停止を検出します。発振停止が検出されると、システムクロックソースは以下のように切り替わります。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC) で発振停止が検出された場合、システムクロックソースは MOCO クロックに切り替わる

- PLLCCR.PLSRCSEL = 0 (PLL1 ソースクロック = MOSC) および SCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL1P) で発振停止が検出されると、PLL1 クロックはシステムクロックソースのままとなる。周波数はフリーランニング動作となり、SCKSCR.CKSEL[2:0]ビットの設定は変わらない。

発振停止検出時には発振停止検出割り込み要求を発生させることができます。さらに、検出時の汎用 PWM タイマ (GPT) 出力を停止状態にすることができます。

メインクロック発振器に異常が発生した場合など、入力クロックが一定期間 0 または 1 のままとなった場合、メインクロックの発振停止が検出されます。「48. 電気的特性」を参照してください。

メインクロック発振器と MOCO クロックの切り替え、または PLL1 クロックと PLL1 フリーランニングクロックの切り替えは、発振停止検出フラグ (OSTDSR.OSTDF) によって制御されます。

OSTDF は切り替えたクロックを以下のように制御します。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC) の場合：
 - OSTDF が 0 から 1 になると、クロックソースは MOCO クロックに切り替わる
 - OSTDF が 1 から 0 になると、クロックソースは MOSC に戻る
- PLLCCR.PLSRCSEL = 0 (PLL1 ソースクロック = MOSC) かつ SCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL1P) の場合：
 - OSTDF が 0 から 1 になると、クロックソースは PLL1 フリーランニング発振クロックに切り替わる
 - OSTDF が 1 から 0 になると、クロックソースは PLL1 に戻る

発振停止検出後にクロックソースをメインクロックまたは PLL1 クロックに再度切り替える場合、CKSEL[2:0]ビットをメインクロックまたは PLL1 クロック以外のクロックソースに設定し、OSTDF フラグを 0 にしてください。さらに、OSTDF フラグが 1 になっていないことを確認した後、所定の発振安定時間が経過してから、CKSEL[2:0]ビットの設定をメインクロックまたは PLL1 クロックに変更してください。


リセット解除後、メインクロック発振器は停止して、発振停止検出機能は無効になります。発振停止検出機能を有効にするには、メインクロック発振器を動作させた後、所定の発振安定時間が経過してから、発振停止検出機能有効ビット (OSTDCR.OSTDE) に 1 を書き込んでください。

発振停止検出機能は、外部要因によってメインクロックが停止したことを検出します。

発振停止検出機能は、以下のクロックを MOCO クロック (システムクロックソースが MOSC の場合) または PLL1 フリーランニングクロック (システムクロックソースが PLL1P の場合) に切り替えます。

- MOSC クロックまたは PLL1 として選択可能なすべてのクロック (CLKOUT、および CACMCLK 以外)
- MOCO 動作中 (システムクロックソースが MOSC の場合) または PLL1 フリーランニング動作中 (システムクロックソースが PLL1P の場合) のシステムクロック (ICLK) 周波数は、MOCO 発振周波数と、システムクロック選択ビット (SCKDIVCR.ICK[3:0]) で設定された分周比に指定される。

発振停止検出後にCKSEL[2:0] = 011b（メインクロック発振器を選択）の場合の復帰例



注. 発振停止状態から復帰する際は、発振を再開できるように、メインクロック発振回路の停止要因をシステムから取り除く必要があります。

図 8.10 発振停止検出時の復帰フロー

8.9.2 発振停止検出割り込み

発振停止検出フラグ (OSTDSR.OSTDF) が 1 で、かつ発振停止検出コントロールレジスタの発振停止検出割り込み許可ビット (OSTDCR.OSTDIE) が 1 (許可) のとき、発振停止検出割り込み (MOSC_STOP) が発生します。このときポートアウトプットイネーブル (POEG) に対して、メインクロック発振器の停止が通知されます。POEG はこの通知を受けて、POEG グループ n 設定レジスタ (POEGGn.OSTPF) (n = A, B, C, D) の発振停止検出フラグを 1 にします。

発振停止を検出後、POEGGn.OSTPF フラグに書き込みする場合は、PCLKB で 10 クロックサイクル以上待つてから行ってください。OSTDSR.OSTDF フラグのクリアは、発振停止検出コントロールレジスタの発振停止検出割り込み許可ビット (OSTDCR.OSTDIE) を 0 にした後に行ってください。OSTDCR.OSTDIE ビットを 1 にする場合は、PCLKB で 2 クロックサイクル以上待つてから行ってください。I/O レジスタの読み出しに要するサイクル数によっては、これ以上の PCLKB 待ち時間が必要になる場合があります。

発振停止検出割り込みはノンマスカブル割り込みです。リセット解除後の初期状態ではノンマスカブル割り込みは禁止されているため、発振停止検出割り込みを使用する前にソフトウェアでノンマスカブル割り込みを許可してください。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

8.10 内部クロック

内部クロック用のクロックソースには以下のものがあります。

- メインクロック発振器
- サブクロック発振器
- HOCO クロック
- MOCO クロック
- LOCO クロック
- PLL1 クロック (PLL1P、PLL1Q、および PLL1R)
- PLL2 クロック (PLL2P、PLL2Q、および PLL2R)
- JTAG 用外部クロック入力
- SWD 用外部クロック入力

これらのクロックソースから、以下の内部クロックが生成されます。

- CPU の動作クロック：CPU クロック (CPUCLK)
- DMAC、DTC、フラッシュ、SRAM、システムバス、I/O ポート、および ICU の動作クロック：システムクロック (ICLK)
- デバッグサブシステムの動作クロック：デバッグクロック (DCLK)
- 周辺モジュールの動作クロック：周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD、および PCLKE)
- FlashIF の動作クロック：FlashIF クロック (FCLK)
- 外部バスコントローラおよび外部端子出力のクロック：外部バスクロック (BCLK、EBCLK)
- SDRAM 用外部バスコントローラおよび外部端子出力のクロック：SDRAM クロック (SDCLK)
- トレース機能および外部端子出力のクロック：トレースクロック (TRCLK)
- SCI の動作クロック：SCI クロック (SCICLK)
- SPI の動作クロック：SPI クロック (SPICLK)
- CANFD コアの動作クロック：CANFD コアクロック (CANFDCLK)
- USBFS の動作クロック：USB クロック (USBCLK)
- I3C の動作クロック：I3C クロック (I3CCLK)
- 外部端子出力のクロック：クロック／ブザー出力 (CLKOUT)
- CAN の動作クロック：CAN クロック (CANMCLK)
- ULPT の動作クロック：ULPT LOCO クロック (ULPTLCLK) および ULPT サブクロック (ULPTSCLK)
- AGT の動作クロック：AGT LOCO クロック (AGTLCLK) および AGT サブクロック (AGTSCLK)
- CAC の動作クロック：CAC クロック (CACCLK)
- IWDT の動作クロック：IWDT クロック (IWDTCLK)
- SysTick タイマの動作クロック：SysTick タイマクロック (SYSTICKCLK)
- JTAG の動作クロック：JTAG クロック (JTAGTCK)

内部クロックの周波数設定に使用するレジスタの詳細については、「[8.10.2. システムクロック \(ICLK\)](#)」～「[8.10.21. JTAG クロック](#)」を参照してください。

いずれかのビットの値を変更した場合、以降は変更後の値に応じた周波数で動作します。

8.10.1 CPU クロック (CPUCLK)

CPU クロック (CPUCLK) は、CPU の動作クロックです。周波数は下記のビットで指定します。

- SCKDIVCR2.CPUCK[3:0]ビット
- SCKSCR.CKSEL[2:0]ビット
- PLLCCR.PLLMUL[7:0]、PLLCCR.PLLMULNF[1:0]、PLLCCR.PLIDIV[1:0]、PLLCCR.PLODIVP[3:0]、PLLCCR2.PLLMUL[7:0]、PLLCCR2.PLLMULNF[1:0]、PLLCCR2.PLIDIV[1:0]、および PLLCCR2.PLODIVP[3:0]ビット
- OFS1(_SEC).HOCOFRQ0[2:0]ビット

8.10.2 システムクロック (ICLK)

システムクロック (ICLK) は、DMAC、DTC、フラッシュ、SRAM、システムバス、I/O ポート、および ICU の動作クロックです。周波数は下記のビットで指定します。

- SCKDIVCR.ICK[3:0]ビット
- SCKSCR.CKSEL[2:0]ビット
- PLLCCR と PLLCCR2 の PLLMUL[7:0]、PLLMULNF[1:0]、PLIDIV[1:0]、PLODIVP[3:0]、PLODIVQ[3:0]、PLODIVR[3:0]ビット
- OSF1(_SEC).HOCOFRQ0[2:0]ビット

ICLK クロックソース切り替え時、クロックソース移行期間中は、ICLK クロック周期が長くなります。図 8.11 と図 8.12 を参照してください。




図 8.11 クロックソースセレクタのブロック図




図 8.12 クロックソース切り替えのタイミング

8.10.3 デバッグクロック (DCLK)

デバッグクロック (DCLK) は、デバッグサブシステムの動作クロックです。周波数は ICLK の 2 分周です。

8.10.4 周辺モジュールクロック (PCLKA, PCLKB, PCLKC, PCLKD, PCLK E)

周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD、および PCLK E) は、周辺モジュールが使用する動作クロックです。

各クロックの周波数は、それぞれ以下のビットで設定します。

- SCKDIVCR.PCKA[3:0]、SCKDIVCR.PCKB[3:0]、SCKDIVCR.PCKC[3:0]、SCKDIVCR.PCKD[3:0]、および SCKDIVCR.PCKE[3:0] ビット
- SCKSCR.CKSEL[2:0] ビット
- PLLCCR と PLLCCR2 の PLLMUL[7:0]、PLLMULNF[1:0]、PLIDIV[1:0]、PLODIVP[3:0]、PLODIVQ[3:0]、PLODIVR[3:0] ビット
- OSF1(_SEC).HOCOFREQ0[2:0] ビット

周辺モジュールクロックのクロックソースの切り替え時、クロックソース切り替えを行う間、周辺モジュールクロックのクロックサイクルが長くなります。図 8.11 と図 8.12 を参照してください。

8.10.5 FlashIF クロック (FCLK)

フラッシュインタフェースクロック (FCLK) は、フラッシュメモリアンタフェースの動作クロックです。データフラッシュからの読み出しに加え、コードフラッシュとデータフラッシュのプログラム/イレースに使用されます。

FCLK の周波数は、以下のビットで設定します。

- SCKDIVCR.FCK[3:0] ビット
- SCKSCR.CKSEL[2:0] ビット
- PLLCCR と PLLCCR2 の PLLMUL[7:0]、PLLMULNF[1:0]、PLIDIV[1:0]、PLODIVP[3:0]、PLODIVQ[3:0]、PLODIVR[3:0] ビット
- OSF1(_SEC).HOCOFREQ0[2:0] ビット

8.10.6 外部バスクロック (BCLK、EBCLK)

外部バスクロック (BCLK) は、外部バスコントローラの動作クロックです。また、外部接続バスの EBCLK 端子からも外部に出力されます。

EBCKOCR.EBCKOEN ビットを 1 にして、PmnPFS.PSEL[4:0] ビットを 01011b にすることによって、EBCLK 端子から BCLK を出力できます。PmnPFS.PSEL[4:0] ビットの 01011b への変更は、EBCKOCR.EBCKOEN ビットが 0 の時だけに行ってください。

また、BCKCR.BCLKDIV ビットを 1 にすると、EBCLK 端子から BCLK の 2 分周クロックを出力できます。周波数は下記のビットで指定します。

- SCKDIVCR.BCK[3:0] ビット
- SCKSCR.CKSEL[2:0] ビット
- PLLCCR と PLLCCR2 の PLLMUL[7:0], PLLMULNF[1:0], PLIDIV[1:0], PLODIVP[3:0], PLODIVQ[3:0], PLODIVR[3:0] ビット
- OSF1(_SEC).HOCOFREQ0[2:0] ビット

BCLK は、システムクロック (ICLK) より高い周波数に設定することはできません。

8.10.7 SDRAM クロック (SDCLK)

SDRAM クロック (SDCLK) は、外部バスコントローラの動作クロックです。SDCLK は、外部バスに接続された SDRAM の SDCLK 端子から外部に出力されます。SDCLK 端子に SDCLK を出力する場合、SDCKOCR.SDCKOEN ビットを 1 にして、PmnPFS.PSEL[4:0] ビットを 01011b (SDCLK 出力有効) にしてください。PmnPFS.PSEL[4:0] の値を変更できるのは、SDCKOCR.SDCKOEN ビットが 0 の場合だけです。周波数は下記のビットで指定します。

- SCKDIVCR.BCK[3:0] ビット
- SCKSCR.CKSEL[2:0] ビット
- PLLCCR と PLLCCR2 の PLLMUL[7:0], PLLMULNF[1:0], PLIDIV[1:0], PLODIVP[3:0], PLODIVQ[3:0], PLODIVR[3:0] ビット
- OSF1(_SEC).HOCOFREQ0[2:0] ビット

SDCLK はシステムクロック (ICLK) より高い周波数に設定するのは禁止です。

8.10.8 トレースクロック (TRCLK)

トレースクロック (TRCLK) は、オンチップデバッグ機能の CPU トレースクロックです。

TRCLK 周波数は、TRCKCR.TRCK[3:0] ビットおよび TRCKCR.TRCKSEL ビット (トレースクロック周波数分周比およびトレースクロックソース選択) で指定します。トレースクロックの周波数を変更する場合、トレースクロックは停止している必要があります (TRCKCR.TRCKEN = 0)。

8.10.9 SCI クロック (SCICLK)

SCI クロック (SCICLK) は、SCI モジュールの動作クロックです。

周波数は下記のビットで指定します。

- SCICKDIVCR.SCICKDIV[2:0] ビット
- SCICKCR.SCICKSEL[3:0] ビット
- PLLCCR.PLLMUL[7:0], PLLCCR.PLLMULNF[1:0], PLLCCR.PLIDIV[1:0], PLLCCR.PLODIVP[3:0], PLLCCR.PLODIVQ[3:0], PLLCCR.PLODIVR[3:0], PLLCCR2.PLLMUL[7:0], PLLCCR2.PLLMULNF[1:0], PLLCCR2.PLIDIV[1:0], PLLCCR2.PLODIVP[3:0], PLLCCR2.PLODIVQ[3:0], および PLLCCR2.PLODIVR[3:0] ビット
- PLL2CCR.PLL2MUL[7:0], PLL2CCR.PLL2MULNF[1:0], PLL2CCR.PL2IDIV[1:0], PLL2CCR.PL2ODIVP[3:0], PLL2CCR.PL2ODIVQ[3:0], PLL2CCR.PL2ODIVR[3:0], PLL2CCR2.PLL2MUL[7:0],

PLL2CCR2.PLL2MULNF[1:0]、PLL2CCR2.PL2IDIV[1:0]、PLL2CCR2.PL2ODIVP[3:0]、PLL2CCR2.PL2ODIVQ[3:0]、および PLL2CCR2.PL2ODIVR[3:0]ビット

- OSF1(_SEC).HOCOFRQ0[2:0]ビット

8.10.10 SPI クロック (SPICLK)

SPI クロック (SPICLK) は、SPI モジュールの動作クロックです。

周波数は下記のビットで指定します。

- SPICKDIVCR.SPICKDIV[2:0]ビット
- SPICKCR.SPICKSEL[3:0]ビット
- PLLCCR.PLLMUL[7:0]、PLLCCR.PLLMULNF[1:0]、PLLCCR.PLIDIV[1:0]、PLLCCR.PLODIVP[3:0]、PLLCCR.PLODIVQ[3:0]、PLLCCR.PLODIVR[3:0]、PLLCCR2.PLLMUL[7:0]、PLLCCR2.PLLMULNF[1:0]、PLLCCR2.PLIDIV[1:0]、PLLCCR2.PLODIVP[3:0]、PLLCCR2.PLODIVQ[3:0]、および PLLCCR2.PLODIVR[3:0]ビット
- PLL2CCR.PLL2MUL[7:0]、PLL2CCR.PLL2MULNF[1:0]、PLL2CCR.PL2IDIV[1:0]、PLL2CCR.PL2ODIVP[3:0]、PLL2CCR.PL2ODIVQ[3:0]、PLL2CCR.PL2ODIVR[3:0]、PLL2CCR2.PLL2MUL[7:0]、PLL2CCR2.PLL2MULNF[1:0]、PLL2CCR2.PL2IDIV[1:0]、PLL2CCR2.PL2ODIVP[3:0]、PLL2CCR2.PL2ODIVQ[3:0]、および PLL2CCR2.PL2ODIVR[3:0]ビット
- OSF1(_SEC).HOCOFRQ0[2:0]ビット

8.10.11 CANFD コアクロック (CANFDCLK)

CANFD コアクロック (CANFDCLK) は、CANFD モジュールの動作クロックです。

周波数は下記のビットで指定します。

- CANFDCKDIVCR.CANFDCKDIV[2:0]ビット
- CANFDCKCR.CANFDCKSEL[3:0]ビット
- PLLCCR.PLLMUL[7:0]、PLLCCR.PLLMULNF[1:0]、PLLCCR.PLIDIV[1:0]、PLLCCR.PLODIVP[3:0]、PLLCCR.PLODIVQ[3:0]、PLLCCR.PLODIVR[3:0]、PLLCCR2.PLLMUL[7:0]、PLLCCR2.PLLMULNF[1:0]、PLLCCR2.PLIDIV[1:0]、PLLCCR2.PLODIVP[3:0]、PLLCCR2.PLODIVQ[3:0]、および PLLCCR2.PLODIVR[3:0]ビット
- PLL2CCR.PLL2MUL[7:0]、PLL2CCR.PLL2MULNF[1:0]、PLL2CCR.PL2IDIV[1:0]、PLL2CCR.PL2ODIVP[3:0]、PLL2CCR.PL2ODIVQ[3:0]、PLL2CCR.PL2ODIVR[3:0]、PLL2CCR2.PLL2MUL[7:0]、PLL2CCR2.PLL2MULNF[1:0]、PLL2CCR2.PL2IDIV[1:0]、PLL2CCR2.PL2ODIVP[3:0]、PLL2CCR2.PL2ODIVQ[3:0]、および PLL2CCR2.PL2ODIVR[3:0]ビット
- OSF1(_SEC).HOCOFRQ0[2:0]ビット

8.10.12 USB クロック (USBCLK)

USB クロック (USBCLK) は、USBFS モジュールの動作クロックです。

USBFS モジュールを使用する場合、48 MHz クロックを供給する必要があります。

USBCLK の周波数は、以下のビットで設定します。

- USBCKDIVCR.USBCKDIV[2:0]ビット
- USBCKCR.USBCKSEL[3:0]ビット
- PLLCCR と PLLCCR2 の PLLMUL[7:0]、PLL2MULNF[1:0]、PLIDIV[1:0]、PLODIVP[3:0]、PLODIVQ[3:0]、PLODIVR[3:0]ビット
- PLL2CCR.PLL2MUL[7:0]、PLL2CCR.PLL2MULNF[1:0]、PLL2CCR.PL2IDIV[1:0]、PLL2CCR.PL2ODIVP[3:0]、PLL2CCR.PL2ODIVQ[3:0]、PLL2CCR.PL2ODIVR[3:0]、PLL2CCR2.PLL2MUL[7:0]、PLL2CCR2.PLL2MULNF[1:0]、PLL2CCR2.PL2IDIV[1:0]、PLL2CCR2.PL2ODIVP[3:0]、PLL2CCR2.PL2ODIVQ[3:0]、および PLL2CCR2.PL2ODIVR[3:0]ビット
- OSF1(_SEC).HOCOFRQ0[2:0]ビット

8.10.13 I3C クロック (I3CCLK)

I3C クロック (I3CCLK) は、I3C モジュールの動作クロックです。

周波数は下記のビットで指定します。

- I3CCKDIVCR.I3CCKDIV[2:0]ビット
- I3CCKCR.I3CCKSEL[3:0]ビット
- PLLCCR.PLLMUL[7:0]、PLLCCR.PLLMULNF[1:0]、PLLCCR.PLIDIV[1:0]、PLLCCR.PLODIVP[3:0]、PLLCCR.PLODIVQ[3:0]、PLLCCR.PLODIVR[3:0]、PLLCCR2.PLLMUL[7:0]、PLLCCR2.PLLMULNF[1:0]、PLLCCR2.PLIDIV[1:0]、PLLCCR2.PLODIVP[3:0]、PLLCCR2.PLODIVQ[3:0]、および PLLCCR2.PLODIVR[3:0]ビット
- PLL2CCR.PLL2MUL[7:0]、PLL2CCR.PLL2MULNF[1:0]、PLL2CCR.PL2IDIV[1:0]、PLL2CCR.PL2ODIVP[3:0]、PLL2CCR.PL2ODIVQ[3:0]、PLL2CCR.PL2ODIVR[3:0]、PLL2CCR2.PLL2MUL[7:0]、PLL2CCR2.PLL2MULNF[1:0]、PLL2CCR2.PL2IDIV[1:0]、PLL2CCR2.PL2ODIVP[3:0]、PLL2CCR2.PL2ODIVQ[3:0]、および PLL2CCR2.PL2ODIVR[3:0]ビット
- OSF1(_SEC).HOCOFRQ0[2:0]ビット

8.10.14 CAN クロック (CANMCLK)

CAN クロック (CANMCLK) は、CAN モジュールの動作クロックです。CANMCLK は、メインクロック発振器で生成されます。

8.10.15 ULPT クロック (ULPTLCLK、ULPTSCLK)

ULPT クロック (ULPTLCLK および ULPTSCLK) は、ULPT モジュールの動作クロックです。ULPTLCLK は LOCO クロックで生成され、ULPTSCLK はサブクロック発振器で生成されます。

8.10.16 CAC クロック (CACCLK)

CAC クロック (CACCLK) は、CAC の動作クロックです。CACCLK に含まれるクロックは、以下のとおりです。

- メインクロック発振器によって生成される CAC メインクロック (CACMCLK)
- サブクロック発振器によって生成される CAC サブ発振器クロック (CACSCLK)
- HOCO クロックによって生成される CAC HOCO クロック (CACHCLK)
- MOCO クロックによって生成される CAC MOCO クロック (CACMOCLK)
- LOCO クロックによって生成される CAC LOCO クロック (CACLCLK)

8.10.17 IWDT クロック (IWDTCLK)

IWDT クロック (IWDTCLK) は、IWDT の動作クロックです。

IWDTCLK は、LOCO クロック (常に 2 分周) によって内部生成されます。

8.10.18 AGT 用クロック (AGTSCLK、AGTLCLK)

AGT クロック (AGTSCLK および AGTLCLK) は、AGT の動作クロックです。AGTSCLK はサブクロック発振器で生成され、AGTLCLK は LOCO クロックで生成されます。

8.10.19 SysTick タイマクロック (SYSTICKCLK)

SysTick タイマクロック (SYSTICKCLK) は、SysTick タイマの動作クロックです。SYSTICKCLK は、MOCO クロック (常に 8 分周) によって生成されます。

8.10.20 外部端子出力クロック (CLKOUT)

CLKOUT は、クロック出力またはブザー出力として、CLKOUT 端子から外部に出力されます。CKOCR.CKOEN ビットを 1 にすると、CLKOUT は CLKOUT 端子に出力されます。CKOCR.CKODIV[2:0]ビットまたは CKOCR.CKOSEL[2:0]ビットの値を変更できるのは、CKOCR.CKOEN ビットが 0 の場合だけです。

CLKOUT クロックの周波数はそれぞれ、次のようなビットで指定されます。

- CKOCR.CKODIV[2:0]ビットまたは CKOCR.CKOSEL[2:0]ビット
- OSF1(_SEC).HOCOFREQ[2:0]ビット

8.10.21 JTAG クロック

JTAG クロック (JTAGTCK) は、JTAG のクロックです。

JTAGTCK は、JTAG 外部クロック (TCK) から生成されたクロックです。

8.11 クロックの設定

8.11.1 システムクロックの設定

8.11.1.1 システムクロックの初期設定

表 8.6 に、システムクロックの初期設定手順の例を示します。

表 8.6 システムクロック初期設定手順の例 (リセット解除後/ディープソフトウェアスタンバイ解除後)

番号	手順	説明
1	説明	リセット解除後/ディープソフトウェアスタンバイモード解除後 (システムクロックソースとして MOCO を選択)
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1 ^{(注1)(注2)} ビットを 1 にします。
3	動作電力制御モードを High-speed モードへ変更 ^(注1)	OPCCR レジスタで、High-speed モードへ変更します。 ^(注1) 詳細は、「10. 低消費電力モード」を参照してください。
4	クロックソース発振設定	システムクロックソースへ切り替えるクロックソースの発振を設定します。
5	フラッシュウェイトサイクル設定	システムクロック (ICLK) を設定後、動作周波数に応じてフラッシュメモリの適切なアクセスウェイト数を設定します。 詳細は、「46. フラッシュメモリ」を参照してください。
6	内部クロック分周比設定	SCKDIVCR レジスタで、内部クロック分周比を設定します。
7	外部バスクロック出力/SDRAM クロック出力 ^(注3)	BCKCR で、EBCLK 端子出力を設定します。 SDCKOCR で、SDCLK 端子出力を設定します。
8	システムクロックソース切り替え	SCKSCR レジスタで、システムクロックソースを切り替えます。 クロックソースの発振が安定していることを確認してからシステムクロックソースを切り替えてください。
9	動作電力制御モード変更	OPCCR レジスタで、動作電力制御モードを変更します。 ^(注2)
10	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ^{(注1)(注2)} ビットを 0 にします。
11	終了	システムクロック設定は完了です。

注 1. 動作電力制御モードとして High-speed モードがすでに使用されている場合、設定は必要ありません。

注 2. 動作電力制御モードを変更しない場合、設定は必要ありません。

注 3. 外部バスまたは SDRAM を使用しない場合、設定は必要ありません。

システムクロックソースとして PLL1 を選択した場合、手順 8 で、さらに手順を行う必要があります。この追加手順については、[図 8.13](#) に示します。ソフトウェアを使用して待機時間を測定することを推奨します。ワーストケースの使用条件を考慮して、待機時間が確実に経過したことを確認してください。待機中、やむを得ず割り込みが発生した場合、割り込みが終わってから再度測定してください。




図 8.13 システムクロック初期設定の追加フロー（システムクロックソースとして PLL を使用する場合）（モジュールストップビットは、すべて初期値である想定）

8.11.1.2 システムクロック設定による周波数高速化

表 8.7 に、現在使用中のシステムクロック周波数を高速化する際の設定手順例を示します。

表 8.7 使用中のシステムクロック周波数を高速化する際の設定手順例 (1/2)

No.	手順	説明
1	開始	
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1(注1)(注2)ビットを 1 にします。
3	動作電力制御モードを High-speed モードへ変更(注1)	OPCCR レジスタで、High-speed モードへ変更します。(注1) 詳細は、「10. 低消費電力モード」を参照してください。
4	クロックソース発振設定(注3)	システムクロックソースへ切り替えるクロックソースの発振を設定します。(注4)
5	フラッシュウェイトサイクル設定	システムクロック (ICLK) を設定後、動作周波数に応じてフラッシュメモリの適切なアクセスウェイト数を設定します。詳細は、「46. フラッシュメモリ」を参照してください。
6	内部クロック分周比設定	SCKDIVCR レジスタで、内部クロック分周比を設定します。

表 8.7 使用中のシステムクロック周波数を高速化する際の設定手順例 (2/2)

No.	手順	説明
7	システムクロックソース切り替え ^(注3)	SCKSCR レジスタで、システムクロックソースを切り替えます。クロックソースの発振が安定していることを確認してからシステムクロックソースを切り替えてください。
8	動作電力制御モード変更	OPCCR レジスタで、動作電力制御モードを変更します。 ^(注2)
10	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ^{(注1)(注2)} ビットを 0 にします。
11	終了	システムクロックの周波数は速くなります。

注 1. 動作電力制御モードとして High-speed モードがすでに使用されている場合、設定は必要ありません。

注 2. 動作電力制御モードを変更しない場合、設定は必要ありません。

注 3. システムクロックソースを変更しない場合、設定は必要ありません。

注 4. システムクロックソースとして選択された PLL の周波数を変更する場合、システムクロックソースを別のクロックソースに変更し、PLL を停止したうえで PLL の設定を変更する必要があります。

システムクロックソースとして PLL1 を選択した場合、手順 7 で、さらに手順を行う必要があります。この追加手順については、[図 8.14](#) に示します。ソフトウェアを使用して待機時間を測定することを推奨します。ワーストケースの使用条件を考慮して、待機時間が確実に経過したことを確認してください。待機時間中にやむを得ず割り込みが発生した場合、割り込みから復帰後に再度測定してください。




図 8.14 システムクロック設定の追加フロー (システムクロックソースおよび CPUCLK として PLL を使用し周波数を高速化する場合)

8.11.1.3 システムクロック設定による周波数低速化

表 8.8 に、現在使用中のシステムクロック周波数を低速化する際の設定手順例を示します。

表 8.8 使用中のシステムクロック周波数を低速化する際の設定手順例

No.	手順	説明
1	開始	
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1 ^{(注1)(注2)} ビットを 1 にします。
3	動作電力制御モードを High-speed モードへ変更 ^(注1)	OPCCR レジスタで、High-speed モードへ変更します。 ^(注1) 詳細は、「10. 低消費電力モード」を参照してください。
4	クロックソース発振設定 ^(注3)	システムクロックソースへ切り替えるクロックソースの発振を設定します。 ^(注4)
5	内部クロック分周比設定	次の手順でシステムクロックソースを切り替えた際、周波数が電氣的特性の範囲を超えないように、以下の設定をします。 <ul style="list-style-type: none"> 内部クロック分周比を、現在の分周比よりも大きく設定します。 システムクロックソースを切り替えた後に周波数が現在より遅くなるよう、内部クロック分周比を設定します。^(注3)
6	システムクロックソース切り替え ^(注3)	SCKSCR レジスタで、システムクロックソースを切り替えます。 クロックソースの発振が安定していることを確認してからシステムクロックソースを切り替えてください。
7	内部クロック分周比再設定	システムクロックソース切り替え後の周波数に応じて、SCKDIVCR レジスタで内部クロック分周比を再設定します。
8	フラッシュウェイトサイクル設定	システムクロック (ICLK) を設定後、動作周波数に応じてフラッシュメモリの適切なアクセスウェイト数を設定します。 詳細は、「46. フラッシュメモリ」を参照してください。
9	動作電力制御モード変更	OPCCR レジスタで、動作電力制御モードを変更します。 ^(注2)
10	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ^{(注1)(注2)} ビットを 0 にします。
11	終了	システムクロックの周波数は低くなります。

注 1. 動作電力制御モードとして High-speed モードがすでに使用されている場合、設定は必要ありません。

注 2. 動作電力制御モードを変更しない場合、設定は必要ありません。

注 3. システムクロックソースを変更しない場合、設定は必要ありません。

注 4. システムクロックソースとして選択された PLL の周波数を変更する場合、システムクロックソースを別のクロックソースに変更し、PLL を停止したうえで PLL の設定を変更する必要があります。

システムクロックソースとして PLL1 を選択した場合、手順 5 で、さらに手順を行う必要があります。この追加手順については、[図 8.15](#) に示します。ソフトウェアを使用して待機時間を測定することを推奨します。ワーストケースの使用条件を考慮して、待機時間が確実に経過したことを確認してください。待機時間中にやむを得ず割り込みが発生した場合、割り込みから復帰後に再度測定してください。




図 8.15 システムクロック設定の追加フロー（システムクロックソースおよび CPUCLK として PLL を使用し周波数を低速化する場合）

8.11.2 周辺モジュール専用クロックの設定

ここでは、周辺モジュールで使用する動作クロックの設定手順について説明します。対象のクロックを以下に示します。SCICLK、SPICLK、CANFDCLK、USBCLK、および I3CCLK

8.11.2.1 周辺モジュール専用クロックの初期設定

表 8.9 に周辺モジュールの初期クロック設定手順の例を示します。

表 8.9 周辺モジュールの動作クロック設定手順例（リセット解除後／ディープソフトウェアスタンバイ解除後）(1/2)

番号	手順	説明
1	開始	リセット解除後／ディープソフトウェアスタンバイモード解除後（システムクロックソースとして MOCO を選択）

表 8.9 周辺モジュールの動作クロック設定手順例（リセット解除後/ディープソフトウェアスタンバイ解除後）(2/2)

番号	手順	説明
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1 ^{(注1)(注2)} ビットを 1 にします。
3	動作電力制御モードを High-speed モードへ変更 ^(注1)	OPCCR レジスタで、High-speed モードへ変更します。 ^(注1) 詳細は、「10. 低消費電力モード」を参照してください。
4	CKSREQ 設定と CKSRDY 設定待機	各 CKCR レジスタの CKSREQ ビットに 1 を書き込みます。 各 CKCR レジスタの CKSRDY ビットが 1 になるまでポーリングを行います。 CKSRDY が 1 になると、クロック供給は停止します。
5	クロックソース発振設定	周辺モジュール専用クロックソースへ切り替えるクロックソースの発振を設定します。
6	クロック分周比設定とクロックソース切り替え	各 CKDIVCR レジスタの CKDIV[2:0] に設定値を書き込みます。 各 CKCR レジスタの CKSEL[3:0] に設定値を書き込みます。
7	CKSREQ クリアと CKSRDY クリア待機	各 CKCR レジスタの CKSREQ ビットに 0 を書き込みます。 各 CKCR レジスタの CKSRDY ビットが 0 になるまでポーリングを行います。 CKSRDY が 0 になると、クロック供給が開始します。
8	モジュールストップコントロールの解除	MSTPCRn レジスタ (n = A~E) でモジュールストップコントロールを解除し、周辺モジュールにクロックを供給します。
9	動作電力制御モード変更	OPCCR レジスタで、動作電力制御モードを変更します。 ^(注2)
10	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 0 にします。
11	終了	クロック設定は完了です。 その後、周辺モジュールを設定します。

注 1. 動作電力制御モードとして High-speed モードがすでに使用されている場合、設定は必要ありません。

注 2. 動作電力制御モードを変更しない場合、設定は必要ありません。

8.11.2.2 周辺モジュール専用クロックソースの変更

表 8.10 に、使用している周辺モジュールについて動作クロックのクロックソースを切り替える際の設定変更手順例を示します。

表 8.10 使用中周辺モジュールの動作クロックのクロックソース切り替え設定変更手順例 (1/2)

番号	手順	説明
1	開始	周辺モジュールの動作クロックを使用中です。
2	周辺モジュール停止	動作クロック変更対象の周辺モジュールの動作を停止します。
3	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1 ^{(注1)(注2)} ビットを 1 にします。
4	動作電力制御モードを High-speed モードへ変更 ^(注1)	OPCCR レジスタで、High-speed モードへ変更します。 ^(注1) 詳細は、「10. 低消費電力モード」を参照してください。
5	CKSREQ 設定と CKSRDY 設定待機	各 CKCR レジスタの CKSREQ ビットに 1 を書き込みます。 各 CKCR レジスタの CKSRDY ビットが 1 になるまでポーリングを行います。 CKSRDY が 1 になると、クロック供給は停止します。
6	クロックソース発振設定	周辺モジュール専用クロックソースへ切り替えるクロックソースの発振を設定します。
7	クロック分周比設定とクロックソース切り替え	各 CKDIVCR レジスタの CKDIV[2:0] に設定値を書き込みます。 各 CKCR レジスタの CKSEL[3:0] に設定値を書き込みます。
8	CKSREQ クリアと CKSRDY クリア待機	各 CKCR レジスタの CKSREQ ビットに 0 を書き込みます。 各 CKCR レジスタの CKSRDY ビットが 0 になるまでポーリングを行います。 CKSRDY が 0 になってから、クロック供給が開始します。
9	動作電力制御モード変更	OPCCR レジスタで、動作電力制御モードを変更します。 ^(注2)
10	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 0 にします。
11	周辺モジュール再開	動作クロックの設定変更後、その設定に従って周辺モジュールの設定を変更します。その後、周辺モジュールの動作を再開します。

表 8.10 使用中周辺モジュールの動作クロックのクロックソース切り替え設定変更手順例 (2/2)

番号	手順	説明
12	終了	クロック設定は完了です。

注 1. 動作電力制御モードとして High-speed モードがすでに使用されている場合、設定は必要ありません。

注 2. 動作電力制御モードを変更しない場合、設定は必要ありません。

8.11.2.3 周辺モジュール専用クロック分周比の変更

表 8.11 に、使用している周辺モジュールについて、動作クロックの分周比を切り替える際の設定変更手順例を示します。

表 8.11 使用中周辺モジュールの動作クロックの分周比切り替え設定変更手順例 (クロックソースの変更なし)

番号	手順	説明
1	開始	周辺モジュールの動作クロックを使用中です。
2	周辺モジュール停止	動作クロック変更対象の周辺モジュールの動作を停止します。
3	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1 ^(注1) (注2)ビットを 1 にします。
4	動作電力制御モードを High-speed モードへ変更 ^(注1)	OPCCR レジスタで、High-speed モードへ変更します。 ^(注1) 詳細は、「10. 低消費電力モード」を参照してください。
5	クロック分周比設定	各 CKDIVCR レジスタの CKDIV[2:0]に設定値を書き込みます。
6	動作電力制御モード変更	OPCCR レジスタで、動作電力制御モードを変更します。 ^(注2)
7	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 0 にします。
8	周辺モジュール再開	動作クロックの設定変更後、その設定に従って周辺モジュールの設定を変更します。その後、周辺モジュールの動作を再開します。
9	終了	クロック設定は完了です。

注 1. 動作電力制御モードとして High-speed モードがすでに使用されている場合、設定は必要ありません。

注 2. 動作電力制御モードを変更しない場合、設定は必要ありません。

8.11.3 メインクロック発振器設定

表 8.12 に、メインクロック発振器の初期設定手順の例を示します。

表 8.12 メインクロック発振器の初期設定手順例 (リセット解除後/ディープソフトウェアスタンバイ解除後)

番号	手順	説明
1	開始	メインクロック発振器は、リセット解除後またはディープソフトウェアスタンバイ解除後、停止します。
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットを 1 にします。
3	メインクロック発振器のモード設定	MOMCR レジスタで、次のメインクロック発振器モードを設定します。 <ul style="list-style-type: none"> ● 発振子またはクロック入力 ● 自動ゲイン制御機能 ● 駆動能力
4	発振安定待機時間の設定	MOSCWTCR レジスタで、メインクロック発振器待機時間を設定します。
5	ソフトウェアスタンバイモードの発振保持設定	ソフトウェアスタンバイモードでメインクロック発振器が発振を保持する場合、MOSCSCR を設定します。
6	メインクロック発振器の動作設定	MOSCCR レジスタで、メインクロック発振器の発振開始を設定します。
7	メインクロック発振の安定待ち	OSCSF レジスタの MOSCSF ビットが 1 になるまで (発振が安定) ポーリングを行います。
8	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットを 0 にします。
9	終了	メインクロック発振器の設定を完了します。メインクロックは使用可能です。

8.11.4 サブクロック発振器設定

表 8.13 に、サブクロック発振器の初期設定手順の例を示します。

表 8.13 サブクロック発振器の初期設定手順例

番号	手順	説明
1	開始	
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットを 1 にします。
3	サブクロック発振器のモード設定	SOMCR レジスタで、次のサブクロック発振器モードを設定します。 <ul style="list-style-type: none"> 発振子またはクロック入力 駆動能力
4	サブクロック発振器の動作設定	SOSCCR レジスタで、サブクロック発振器の発振開始を設定します。
5	サブクロック発振の安定待ち	サブクロック発振安定時間 (tSUBOSCWT) が経過するまで待ちます。 サブクロック発振安定時間については、「48. 電気的特性」を参照してください。
6	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットを 0 にします。
7	終了	サブクロック発振器の設定を完了します。 サブクロックは使用可能です。

8.11.5 高速オンチップオシレータの設定

8.11.5.1 HOCO クロック初期設定

表 8.14 に、HOCO の初期設定手順の例を示します。

表 8.14 HOCO 初期設定手順の例（リセット解除後／ディープソフトウェアスタンバイ解除後）(OFS1(_SEC).HOCOEN = 1、FLL なし)

No.	手順	説明
1	開始	OFS1(_SEC).HOCOEN が 1 の場合、HOCO は、リセット解除後またはディープソフトウェアスタンバイ解除後、停止します。
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 1 にします。
3	HOCO 電源確認 ^(注1)	HOCOLDOCR レジスタのビットが以下になっていることを確認します。 <ul style="list-style-type: none"> LDOSTP ビットは 0 (LDO が有効)
4	ソフトウェアスタンバイモードの発振保持設定	HOCO がソフトウェアスタンバイモードで発振を保持する場合、以下を設定します。 <ul style="list-style-type: none"> HOCOSCR レジスタの HOCOSOKP ビット HOCOLDOCR レジスタの SKEEP ビット
5	HOCO 動作設定	HOCOER レジスタで、HOCO の発振開始を設定します。
6	HOCO クロック発振安定待機	OSCSF レジスタの HOCOSF ビットが 1 (発振が安定) になるまででポーリングを行います。
7	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 0 にします。
8	終了	HOCO クロックの設定は完了です。HOCO クロックは使用可能です。

注 1. HOCOLDOCR.LDOSTP ビットが 1 の場合、HOCO を動作させないでください。HOCOLDOCR.LDOSTP ビットを 1 から 0 に切り替えた場合、HOCO の電源が安定するまで待つ必要があります。HOCO 電源が安定するまでの待機時間については、「48. 電気的特性」を参照してください。

8.11.5.2 FLL 機能を使用した HOCO 設定

表 8.15 に、FLL 機能を使用した HOCO の初期設定手順の例を示します。

表 8.16 に、ソフトウェアスタンバイモード遷移と解除の際の、FLL 機能の設定フローを示します。

表 8.15 FLL 機能を使用した HOCO 設定手順例（リセット解除後／ディープソフトウェアスタンバイ解除後）(OFS1(_SEC).HOCOEN = 1) (1/2)

No.	手順	説明
1	開始	OFS1(_SEC).HOCOEN が 1 の場合、HOCO は、リセット解除後またはディープソフトウェアスタンバイ解除後、停止します。

表 8.15 FLL 機能を使用した HOCO 設定手順例 (リセット解除後/ディープソフトウェアスタンバイ解除後)
(OFS1(_SEC).HOCOEN = 1) (2/2)

No.	手順	説明
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 1 にします。
3	HOCO 電源確認 ^(注1)	HOCOLDOCR レジスタのビットが以下になっていることを確認します。 • LDOSTP ビットは 0 (LDO が有効)
4	FLL 機能有効設定 ^(注2)	FLLCR2 レジスタで、FLL 通倍制御を設定します。 FLLCR1 レジスタで、FLL 機能を有効に設定します。
5	HOCO 動作設定	HOCOER レジスタで、HOCO の発振開始を設定します。
6	HOCO クロック発振安定待機	OSCSF レジスタの HOCOSF ビットが 1 (発振が安定) になるまででポーリングを行います。
7	FLL 安定待機	FLL 安定待機時間 (t_{FLLWT}) が経過するまで待機します。あるいは、HOCO クロックの測定により周波数精度が安定していることを確認できるまで待機します。
8	HOCO 安定確認	OSCSF レジスタの HOCOSF ビットが 1 になることを確認します。
9	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 0 にします。
10	終了	クロック設定は完了です。HOCO クロックは使用可能です。

注 1. HOCOLDOCR.LDOSTP ビットが 1 の場合、HOCO を動作させないでください。
HOCOLDOCR.LDOSTP ビットを 1 から 0 に切り替えた場合、HOCO の電源が安定するまで待機する必要があります。HOCO 電源が安定するまでの待機時間については、「48. 電気的特性」を参照してください。

注 2. サブクロック発振器は、安定して発振していなければなりません。

表 8.16 ソフトウェアスタンバイモード遷移と解除の際の FLL 機能設定フロー

No.	手順	説明
1	開始	FLL が有効で HOCO は動作中です。
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 1 にします。
3	HOCO 停止 ^(注1)	HOCOER レジスタで、HOCO を停止します。
4	FLL 無効	FLLCR1 レジスタで、FLL 機能を無効にします。
5	WFI 命令 ^(注2)	WFI 命令によりソフトウェアスタンバイモードへ遷移します。
6	ソフトウェアスタンバイモード ^(注2)	MCU は、ソフトウェアスタンバイモードです。
7	ソフトウェアスタンバイモードの解除 ^(注2)	ソフトウェアスタンバイモードを解除します。
8	FLL 機能有効設定 ^(注3)	FLLCR2 レジスタで、FLL 通倍制御を設定します。 FLLCR1 レジスタで、FLL 機能を有効に設定します。
9	HOCO 動作設定	HOCOER レジスタで、HOCO の発振開始を設定します。
10	FLL 安定待機	FLL 安定待機時間 (t_{FLLWT}) が経過するまで待機します。あるいは、HOCO クロックの測定により周波数精度が安定していることを確認できるまで待機します。
11	HOCO 安定確認	OSCSF レジスタの HOCOSF ビットが 1 になることを確認します。
12	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 0 にします。
13	終了	HOCO クロックは使用可能です。

注 1. システムクロックソースまたは PLL のクロックソースとして HOCO を使用する場合、これらのクロックソースは、HOCO が停止する前に別のクロックへ変更してください。

注 2. ソフトウェアスタンバイモードの詳細は、「10. 低消費電力モード」を参照してください。

注 3. サブクロック発振器は、安定して発振していなければなりません。

8.11.6 PLL の設定

8.11.6.1 PLL クロック初期設定

表 8.17 に、PLL の初期設定手順の例を示します。

表 8.17 PLL 初期設定手順の例（リセット解除後／ディープソフトウェアスタンバイ解除後）（PLL1 または PLL2）

番号	手順	説明
1	開始	PLL1 は、リセット解除後またはディープソフトウェアスタンバイ解除後、停止します。 PLL2 は、リセット解除後またはディープソフトウェアスタンバイ解除後、停止します。
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 1 にします。
3	動作電力制御モードを High-speed モードへ変更(注1)	OPCCR レジスタで、High-speed モードへ変更します。 詳細は、「10. 低消費電力モード」を参照してください。
4	PLL 電源確認(注2)	[PLL1] PLL1LDOCR レジスタのビットが以下に設定されていることを確認します。 ● LDOSTP ビットは 0 (LDO が有効) [PLL2] PLL2LDOCR レジスタのビットが以下に設定されていることを確認します。 ● LDOSTP ビットは 0 (LDO が有効)
5	PLL 設定	[PLL1] PLLCCR レジスタおよび PLLCCR2 レジスタで、以下の PLL1 設定を行います。 [PLL2] PLL2CCR レジスタおよび PLL2CCR2 レジスタで、以下の PLL2 設定を行います。 [設定項目] ● PLL 入力周波数分周比 ● PLL クロックソース ● 周波数通倍率 ● 周波数小数通倍率 ● PLL 出力周波数分周比 (P/Q/R)
6	PLL 動作設定	[PLL1] PLLCCR レジスタで、PLL1 の発振開始を設定します。 [PLL2] PLL2CCR レジスタで、PLL2 発振開始を設定します。
7	PLL クロック発振安定待ち	[PLL1] OSCSF レジスタの PLLSF ビットが 1 になるまで（発振が安定）ポーリングを行います。 [PLL2] OSCSF レジスタの PLL2SF ビットが 1 になるまで（発振が安定）ポーリングを行います。
8	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 0 にします。
9	終了	PLL1 または PLL2 クロックの設定は完了です。 [PLL1] PLL1P、PLL1Q、または PLL1R クロックは使用可能です。 [PLL2] PLL2P、PLL2Q、または PLL2R クロックは使用可能です。

注 1. 動作電力制御モードとして High-speed モードがすでに使用されている場合、設定は必要ありません。

注 2. PLL1LDOCR.LDOSTP ビットが 1 の場合、PLL1 を動作させないでください。
PLL1LDOCR.LDOSTP ビットを 1 から 0 に切り替えた場合、PLL1 の電源が安定するまで待つ必要があります。PLL1 電源が安定するまでの待機時間については、「48. 電気的特性」を参照してください。
PLL2LDOCR.LDOSTP ビットが 1 の場合、PLL2 を動作させないでください。
PLL2LDOCR.LDOSTP ビットを 1 から 0 に切り替えた場合、PLL2 の電源が安定するまで待つ必要があります。PLL2 電源が安定するまでの待機時間については、「48. 電気的特性」を参照してください。

8.11.6.2 PLL クロックの設定変更

表 8.18 に、PLL の初期設定手順の例を示します。

表 8.18 PLL 設定変更手順の例 (PLL1 または PLL2)

No.	手順	説明
1	開始	PLL1 は発振中かつ PLL1 クロック (PLL1P、PLL1Q、および PLL1R) を使用中です。 PLL2 は発振中かつ PLL2 クロック (PLL2P、PLL2Q、および PLL2R) を使用中です。
2	レジスタライトプロテクション解除	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 1 にします。
3	PLL 停止 ^(注1)	[PLL1] PLLCCR レジスタで、PLL1 停止にします。 [PLL2] PLL2CCR レジスタで、PLL2 停止にします。
4	PLL 設定変更	[PLL1] PLLCCR レジスタおよび PLLCCR2 レジスタで、以下の PLL1 設定を行います。 [PLL2] PLL2CCR レジスタおよび PLL2CCR2 レジスタで、以下の PLL2 設定を行います。 [設定項目] <ul style="list-style-type: none"> ● PLL 入力周波数分周比 ● PLL クロックソース ● 周波数通倍率 ● 周波数小数通倍率 ● PLL 出力周波数分周比 (P/Q/R)
5	PLL 動作設定	[PLL1] PLLCCR レジスタで、PLL1 の発振開始を設定します。 [PLL2] PLL2CCR レジスタで、PLL2 発振開始を設定します。
6	PLL クロック発振安定待機	[PLL1] OSCSF レジスタの PLLSF ビットが 1 になるまで (発振が安定) ポーリングを行います。 [PLL2] OSCSF レジスタの PLL2SF ビットが 1 になるまで (発振が安定) ポーリングを行います。
7	レジスタライトプロテクション適用	PRCR レジスタの PRC0 ビットおよび PRC1 ビットを 0 にします。
8	終了	PLL1 または PLL2 クロックの設定は完了です。 [PLL1] PLL1P、PLL1Q、または PLL1R クロックは使用可能です。 [PLL2] PLL2P、PLL2Q、または PLL2R クロックは使用可能です。

注 1. システムクロックソースとして PLL1P クロックを使用する場合、PLL1 が停止する前に、システムクロックソースを別のクロックソースに変更する必要があります。

8.12 使用上の注意

8.12.1 クロック発生回路に関する注意事項

各モジュールへ供給される以下のクロックの周波数は、SCKDIVCR および SCKDIVCR2 レジスタの設定に応じて変わります。

- CPU クロック (CPUCLK)
- システムクロック (ICLK)
- 周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD、および PCLKE)
- FlashIF クロック (FCLK)
- 外部バスクロック (BCLK)

各周波数は、以下の条件を満たす必要があります。

- 各周波数は、AC 電気的特性で規定される動作周波数 (f) の動作保証範囲内に収まるように選択すること。「48. 電気的特性」を参照してください。
- 各クロックは、表 8.2 に従って設定してください。

- 外部バスアクセス中は、クロック周波数を変更しないでください。またクロック周波数の変更後に外部バスアクセスを開始する場合は、周波数変更が完了したことを確認してから外部バスアクセスを開始するようにしてください。

クロック周波数変更後の処理を確実に実行するには、最初に該当のクロックコントロールレジスタに書き込んで周波数を変更してからレジスタ値を読み出して確認し、最後にその後の処理を実行してください。

8.12.2 発振子に関する制限

発振子の特性はユーザーのボード設計に密接に関係するので、使用する前に十分な評価が必要です。発振子の接続例については図 8.5 を参照してください。発振子の回路定数は、使用する発振子および実装回路の浮動容量によって異なります。回路定数を決定する際は、常に発振子メーカーと相談してください。発振端子に印加される電圧が最大定格を超えないようにしてください。

8.12.3 ボード設計に関する注意事項

水晶振動子を使用する場合は、振動子およびコンデンサはできるだけ XTAL/EXTAL 端子の近くに配置してください。図 8.16 に示すように、発振回路の近くには信号線を通させないでください。電磁誘導によって正常に発振しなくなることがあります。図 8.16 はメインクロック発振器を使用した場合です。サブクロック発振器を使用した場合も図 8.16 と同様です。




図 8.16 発振回路部のボード設計に関する信号のルーティング

8.12.4 発振子接続端子に関する注意事項

メインクロックを使用しない場合、EXTAL 端子と XTAL 端子は、汎用ポートとして使用可能です。これらの端子を汎用ポートとして使用する場合は、メインクロックを停止させる（MOSCCR.MOSTP ビットを 1 にする）必要があります。

8.12.5 サブクロック発振器使用時の注意事項

P212 (EXTAL)、P213 (XTAL)、および P706 端子の出力は、サブクロック発振器の発振に影響を及ぼす可能性があります。

サブクロック発振器を使用する場合、発振に影響しないようボードを設計してください。P212 (EXTAL)、P213 (XTAL)、および P706 端子を出力端子として使用し、かつサブクロック発振器を使用する場合は、PmnPFS.DSCR[1:0] ビットを 00b または 01b に設定することを強く推奨します。

さらに、P212 (EXTAL)、P213 (XTAL)、および P706 端子を出力端子として使用し、かつサブクロック発振器を低消費電力モード駆動能力 (SOMCR.SODRV[1:0] = 01b、10b、および 11b) で使用する場合は、PmnPFS.DSCR[1:0] ビットを 00b に設定することを推奨します。

9. クロック周波数精度測定回路 (CAC)

9.1 概要

クロック周波数精度測定回路 (CAC) は、測定の対象となるクロック（測定対象クロック）に対して、測定基準となるクロック（測定基準クロック）で生成した時間内のクロックのパルスを数え、それが許容範囲内にあるかどうかで精度を判定します。測定終了時、または測定基準クロックで生成した時間内のパルス数が許容範囲内がない時、割り込み要求を発生します。

表 9.1 に CAC の仕様を、図 9.1 に CAC のブロック図を、表 9.2 に CAC の入出力端子を示します。

表 9.1 CAC の仕様

項目	内容
測定対象クロック	以下のクロックの周波数を測定可能 <ul style="list-style-type: none"> ● メインクロック発振器 (CACMCLK) ● サブクロック発振器 (CACSCCLK) ● HOCO クロック (CACHCLK) ● MOCO クロック (CACMOCLK) ● LOCO クロック (CACLCLK) ● 周辺モジュールクロック B (PCLKB)
測定基準クロック	以下のクロックの周波数を測定基準とすることが可能 <ul style="list-style-type: none"> ● CACREF 端子への外部クロック入力 ● メインクロック発振器 (CACMCLK) ● サブクロック発振器 (CACSCCLK) ● HOCO クロック (CACHCLK) ● MOCO クロック (CACMOCLK) ● LOCO クロック (CACLCLK) ● 周辺モジュールクロック B (PCLKB)
選択機能	デジタルフィルタ機能
割り込み要因	<ul style="list-style-type: none"> ● 測定終了割り込み ● 周波数エラー割り込み ● オーバーフロー割り込み
消費電力低減機能	モジュールストップ状態への設定が可能
TrustZone フィルタ	セキュリティ属性とプリビレッジ属性の設定が可能




図 9.1 CAC のブロック図

表 9.2 CAC の入出力端子

機能	端子名	入出力	内容
CAC	CACREF	入力	測定基準クロックの入力端子

9.2 レジスタの説明

9.2.1 CACR0 : CAC コントロールレジスタ 0

Base address: CAC = 0x4020_2400
CAC_NS = 0x5020_2400

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CFME

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	CFME	クロック周波数測定有効 0: クロック周波数測定無効 1: クロック周波数測定有効	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

CFME ビット (クロック周波数測定有効)

CFME ビットはクロック周波数の測定機能が有効か無効かを設定します。このビットを書き換えても内部回路に反映されるまでは時間がかかります。書き換えが反映されたかはビットの読み出しで確認できます。

9.2.2 CACR1 : CAC コントロールレジスタ 1

Base address: CAC = 0x4020_2400
CAC_NS = 0x5020_2400

Offset address: 0x01

Bit position: 7 6 5 4 3 2 1 0

Bit field:	EDGES[1:0]	TCSS[1:0]	FMCS[2:0]	CACR EFE
------------	------------	-----------	-----------	-------------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	CACREFE	CACREF 端子入力有効 0: CACREF 端子入力無効 1: CACREF 端子入力有効	R/W
3:1	FMCS[2:0]	測定対象クロック選択 0 0 0: メインクロック発振器 (CACMCLK) 0 0 1: サブクロック発振器 (CACCLK) 0 1 0: HOCO クロック (CACHCLK) 0 1 1: MOCO クロック (CACMOCLK) 1 0 0: LOCO クロック (CACLCLK) 1 0 1: 周辺モジュールクロック B (PCLKB) 1 1 0: 設定禁止 1 1 1: 設定禁止	R/W
5:4	TCSS[1:0]	タイマカウントクロックソース選択 0 0: 分周なしクロック 0 1: ×4 分周クロック 1 0: ×8 分周クロック 1 1: ×32 分周クロック	R/W
7:6	EDGES[1:0]	有効エッジ選択 0 0: 立ち上がりエッジ 0 1: 立ち下がりエッジ 1 0: 立ち上がり/立ち下がり両エッジ 1 1: 設定禁止	R/W

注. S-TYPE3, P-TYPE3

注. CACR1 レジスタは、CACR0.CFME ビットが 0 のときに設定してください。

CACREFE ビット (CACREF 端子入力有効)

CACREFE ビットは、CACREF 端子からの入力が有効か無効かを設定します。

FMCS[2:0] ビット (測定対象クロック選択)

FMCS[2:0] ビットは、周波数を測定する測定対象クロックを選択します。

TCSS[1:0] ビット (タイマカウントクロックソース選択)

TCSS[1:0] ビットは、測定対象クロックの分周比を選択します。

EDGES[1:0] ビット (有効エッジ選択)

EDGES[1:0] ビットは、測定基準クロックの有効エッジを選択します。

9.2.3 CACR2 : CAC コントロールレジスタ 2

Base address: CAC = 0x4020_2400
CAC_NS = 0x5020_2400

Offset address: 0x02

Bit position: 7 6 5 4 3 2 1 0

Bit field:	DFS[1:0]	RCDS[1:0]	RSCS[2:0]	RPS
------------	----------	-----------	-----------	-----

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	RPS	基準信号選択 0: CACREF 端子入力 1: 内部クロック (内部生成信号)	R/W
3:1	RSCS[2:0]	測定基準クロック選択 0 0 0: メインクロック発振器 (CACMCLK) 0 0 1: サブクロック発振器 (CACSCCLK) 0 1 0: HOCO クロック (CACHCLK) 0 1 1: MOCO クロック (CACMOCLK) 1 0 0: LOCO クロック (CACLCLK) 1 0 1: 周辺モジュールクロック B (PCLKB) 1 1 0: 設定禁止 1 1 1: 設定禁止	R/W
5:4	RCDS[1:0]	測定基準クロック分周比選択 0 0: × 32 分周クロック 0 1: × 128 分周クロック 1 0: × 1024 分周クロック 1 1: × 8192 分周クロック	R/W
7:6	DFS[1:0]	デジタルフィルタ機能選択 0 0: デジタルフィルタ機能無効 0 1: 測定対象クロックでサンプリング 1 0: 測定対象クロックの 4 分周でサンプリング 1 1: 測定対象クロックの 16 分周でサンプリング	R/W

注: S-TYPE3, P-TYPE3

注: CACR2 レジスタは、CACR0.CFME ビットが 0 のときに設定してください。

RPS ビット (基準信号選択)

RPS ビットは、エッジ検出回路への入力として CACREF 端子入力か内部クロックから生成した内部生成信号のどちらを使用するか選択します。

RSCS[2:0] ビット (測定基準クロック選択)

RSCS[2:0] ビットは、測定基準クロックを選択します。

RCDS[1:0] ビット (測定基準クロック分周比選択)

RCDS[1:0] ビットは、測定基準クロックとして内部クロックが選択されている場合、測定基準クロックの分周比を選択します。RPS = 0 (CACREF 端子入力が測定基準クロックとして使用) の場合、測定基準クロックは分周されません。

DFS[1:0] ビット (デジタルフィルタ機能選択)

DFS[1:0] ビットは、デジタルフィルタのサンプリングクロックを選択します。

9.2.4 CAICR : CAC 割り込み要求許可レジスタ

Base address: CAC = 0x4020_2400
CAC_NS = 0x5020_2400

Offset address: 0x03

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	OVFF CL	MEND FCL	FERR FCL	—	OVFIE	MEND IE	FERRI E
------------	---	------------	-------------	-------------	---	-------	------------	------------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	FERRIE	周波数エラー割り込み要求許可 0: 周波数エラー割り込み要求禁止 1: 周波数エラー割り込み要求許可	R/W
1	MENDIE	測定終了割り込み要求許可 0: 測定終了割り込み要求禁止 1: 測定終了割り込み要求許可	R/W
2	OVFIE	オーバーフロー割り込み要求許可 0: オーバーフロー割り込み要求禁止 1: オーバーフロー割り込み要求許可	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	FERRFCL	FERRF フラグクリア 0: 影響なし 1: CASTR.FERRF フラグをクリアします。	W
5	MENDFCL	MENDF フラグクリア 0: 影響なし 1: CASTR.MENDF フラグをクリアします。	W
6	OVFFCL	OVFF フラグクリア 0: 影響なし 1: CASTR.OVFF フラグをクリアします。	W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

FERRIE ビット (周波数エラー割り込み要求許可)

FERRIE ビットは、周波数エラー割り込み要求の許可または禁止を設定します。

MENDIE ビット (測定終了割り込み要求許可)

MENDIE ビットは、測定終了割り込み要求の許可または禁止を設定します。

OVFIE ビット (オーバーフロー割り込み要求許可)

OVFIE ビットは、オーバーフロー割り込み要求の許可または禁止を設定します。

FERRFCL ビット (FERRF フラグクリア)

FERRFCL ビットは、1 を書くと CASTR.FERRF フラグをクリアします。

MENDFCL ビット (MENDF フラグクリア)

MENDFCL ビットは、1 を書くと CASTR.MENDF フラグをクリアします。

OVFFCL ビット (OVFF フラグクリア)

OVFFCL ビットは、1 を書くと CASTR.OVFF フラグをクリアします。

9.2.5 CASTR : CAC ステータスレジスタ

Base address: CAC = 0x4020_2400
CAC_NS = 0x5020_2400

Offset address: 0x04

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	OVFF	MEND F	FERR F

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	FERRF	周波数エラーフラグ 0: クロックの周波数が設定値内 1: クロックの周波数が設定値を外れた (周波数エラー)	R
1	MENDF	測定終了フラグ 0: 測定中 1: 測定が終了	R
2	OVFF	オーバーフローフラグ 0: カウンタがオーバーフローしていない 1: カウンタがオーバーフローしている	R
7:3	—	読むと 0 が読めます。	R

注. S-TYPE3, P-TYPE3

FERRF フラグ (周波数エラーフラグ)

FERRF フラグは測定クロックのカウント値が設定値を外れた (周波数エラー) ことを示します。

[1 になる条件]

- 測定クロックのカウント値が設定値を外れたとき

[0 になる条件]

- CAICR.FERRFCL ビットに 1 を書き込んだとき

MENDF フラグ (測定終了フラグ)

MENDF フラグは測定が終了したことを示します。

[1 になる条件]

- 測定終了したとき

[0 になる条件]

- CAICR.MENDFCL ビットに 1 を書き込んだとき

OVFF フラグ (オーバーフローフラグ)

OVFF フラグはカウンタがオーバーフローしたことを示します。

[1 になる条件]

- カウンタがオーバーフローしたとき

[0 になる条件]

- CAICR.OVFFCL ビットに 1 を書き込んだとき

9.2.6 CAULVR : CAC 上限値設定レジスタ

Base address: CAC = 0x4020_2400
CAC_NS = 0x5020_2400

Offset address: 0x06

Bit position: 15 0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	n/a	許容範囲の上限値 CAULVR レジスタは、周波数の測定に用いるカウンタの上限値を指定する 16 ビットの読み書き可能なレジスタです。このレジスタに指定された値を上回った場合、周波数の異常を検出します。CACR0.CFME ビットが 0 のときに設定してください。 デジタルフィルタ、エッジ検出回路と CACREF 端子入力信号の位相差により、CACNTBR レジスタに保持されるカウンタ値がずれることがありますので、余裕をもった値を設定してください。	R/W

注: S-TYPE3, P-TYPE3

9.2.7 CALLVR : CAC 下限値設定レジスタ

Base address: CAC = 0x4020_2400
CAC_NS = 0x5020_2400

Offset address: 0x08

Bit position: 15 0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	n/a	許容範囲の下限値 CALLVR レジスタは、周波数の測定に用いるカウンタの下限値を指定する 16 ビットの読み書き可能なレジスタです。このレジスタに指定された値を下回った場合、周波数の異常を検出します。CACR0.CFME ビットが 0 のときに設定してください。 デジタルフィルタ、エッジ検出回路と CACREF 端子入力信号の位相差により、CACNTBR レジスタに保持されるカウンタ値がずれることがありますので、余裕をもった値を設定してください。	R/W

注: S-TYPE3, P-TYPE3

9.2.8 CACNTBR : CAC カウンタバッファレジスタ

Base address: CAC = 0x4020_2400
CAC_NS = 0x5020_2400

Offset address: 0x0A

Bit position: 15 0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	n/a	測定結果 CACNTBR レジスタは測定基準クロックの有効エッジが入力されたときのカウンタ値を保持する 16 ビットの読み出し専用レジスタです。	R

注: S-TYPE3, P-TYPE3

9.3 動作説明

9.3.1 クロック周波数測定

CAC は、CACREF 端子入力または内部クロックを基準にクロック周波数を測定します。図 9.2 に CAC の動作例を示します。CAC は、クロック周波数測定時、以下のように動作します。




図 9.2 CAC の動作例

図 9.2 におけるイベントは以下の通りです。

1. CACREF 端子入力を基準とした場合 (CACR1.CACREFE = 1) は、CACR2.RPS ビットを 0、CACR1.CACREFE ビットを 1 に設定した状態で、CACR0.CFME ビットに 1 を書き込むとクロック周波数測定が有効になります。一方、内部クロックを基準とした場合 (CACR1.CACREFE = 0) は、CACR2.RPS ビットを 1 に設定した状態で、CACR0.CFME ビットに 1 を書き込むとクロック周波数測定が有効になります。
2. CACREF 端子入力を基準とした場合は、CFME ビットに 1 を書き込み後、CACREF 端子から CACR1.EDGES[1:0] ビットで選択した有効エッジ (図 9.2 では立ち上がりエッジ (CACR1.EDGES[1:0] = 00b)) が入力されるとタイマのカウンタアップが開始します。内部クロックを基準とした場合は、CFME ビットに 1 を書き込み後、CACR2.RSCS[2:0] ビットで選択したクロックソースを元に CACR1.EDGES[1:0] ビットで選択した有効エッジ (図 9.2 では立ち上がりエッジ (CACR1.EDGES[1:0] = 00b)) が入力されるとタイマのカウンタアップが開始します。
3. 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタの値および CALLVR レジスタの値と比較をします。CACNTBR レジスタの値 \leq CAULVR レジスタの値かつ CACNTBR レジスタの値 \geq CALLVR レジスタの値のときはクロック周波数が正常なので CASTR.MENDF フラグだけが 1 にセットされます。また、CAICR.MENDIE ビットを 1 に設定している場合は、測定終了割り込みが発生します。
4. 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタの値および CALLVR レジスタの値と比較をします。CACNTBR レジスタの値 $>$ CAULVR レジスタの値のときはクロック周波数が異常なので CASTR.FERRF フラグが 1 にセットされます。また、CAICR.FERRIE ビットを 1 に設

定している場合は、周波数エラー割り込みが発生します。さらに CASTR.MENDF フラグも 1 にセットされます。また、CAICR.MENDIE ビットを 1 に設定している場合は、測定終了割り込みが発生します。

5. 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタの値および CALLVR レジスタの値と比較をします。CACNTBR レジスタの値 < CALLVR レジスタの値のときはクロック周波数が異常なので CASTR.FERRF フラグが 1 にセットされます。また、CAICR.FERRIE ビットを 1 に設定している場合は、周波数エラー割り込みが発生します。さらに CASTR.MENDF フラグも 1 にセットされます。また、CAICR.MENDIE ビットを 1 に設定している場合は、測定終了割り込みが発生します。
6. CACR0.CFME ビットが 1 の間は、有効エッジが入力されるたびにカウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタの値および CALLVR レジスタの値と比較をします。CACR0.CFME ビットに 0 を書き込むと、カウンタをクリアしカウントアップが停止します。

9.3.2 CACREF 端子のデジタルフィルタ機能

CACREF 端子はデジタルフィルタ機能を持っています。デジタルフィルタ機能は、設定したサンプリング周期に応じてサンプリングした端子のレベルが 3 回連続で一致した場合、内部に一致したレベルを伝達し、再度サンプリングした端子のレベルが 3 回連続で一致するまで内部へは同じレベルを伝達し続けます。デジタルフィルタ機能はデジタルフィルタ機能の有効/無効とサンプリングクロックが設定できます。

デジタルフィルタと CACREF 端子入力信号の位相差により CACNTBR レジスタに転送されるカウンタ値は、最大サンプリングクロック 1 周期分の誤差があります。カウントソースクロックに分周クロックを選択している場合は、以下の計算式でカウンタ値誤差を表すことができます。

カウンタ値誤差 = (カウントソースクロック1周期) / (サンプリングクロック1周期)

9.4 割り込み要求

CAC が要求する割り込み要因には次の 3 種類があります。

- 周波数エラー割り込み
- 測定終了割り込み
- オーバーフロー割り込み

各割り込み要因が発生すると各ステータスフラグが 1 にセットされます。表 9.3 に CAC 割り込み要求を示します。

表 9.3 CAC 割り込み要求

割り込み要求	割り込み許可ビット	ステータスフラグ	割り込み要因
周波数エラー割り込み	CAICR.FERRIE	CASTR.FERRF	CACNTBR レジスタ値を CAULVR レジスタ値および CALLVR レジスタ値と比較をした結果が、CACNTBR レジスタ値 > CAULVR レジスタ値または CACNTBR レジスタ値 < CALLVR レジスタ値のとき
測定終了割り込み	CAICR.MENDIE	CASTR.MENDF	<ul style="list-style-type: none"> ● 測定基準クロックの有効エッジが入力されたとき ● ただし、CACR0.CFME ビットを 1 に書き込み後、1 回目の有効エッジでは測定終了割り込みは発生しない。
オーバーフロー割り込み	CAICR.OVFIE	CASTR.OVFF	カウンタがオーバーフローしたとき

9.5 使用上の注意事項

9.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、CAC の動作禁止/許可を設定することが可能です。リセット後の値では、CAC は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

10. 低消費電力モード

10.1 概要

本 MCU には、クロック分周器の設定、EBCLK 出力制御、SDCLK 出力制御、モジュールストップ設定、パワーゲーティング制御、通常モード時の動作電力制御モード選択、低消費電力モードへの遷移など、さまざまな消費電力低減機能があります。

表 10.1 に、低消費電力モード機能の仕様を示します。表 10.2～表 10.4 に、低消費電力モードへの遷移条件、CPU と周辺モジュールの状態、および各モードの解除方法を示します。リセット後、MCU はプログラム実行状態に遷移しますが、DMAC、DTC と SRAM のみが動作しています。

表 10.1 低消費電力モード機能の仕様

項目	仕様
クロックの切り替えによる消費電力の低減	CPU クロック (CPUCLK)、システムクロック (ICLK)、周辺モジュールクロック (PCLKA, PCLKB, PCLKC, PCLKD, PCLKE)、外部バスクロック (BCLK)、およびフラッシュインタフェースクロック (FCLK) に対して、個別に分周比を選択可能 ^(注1)
EBCLK 出力制御	BCLK 出力または High 出力を選択可能 ^(注1)
SDCLK 出力制御	SDCLK 出力または High 出力を選択可能
モジュールストップ	各周辺モジュールに対して、個別に機能停止が可能
パワーゲーティング制御	この機能は電源ドメインの電源状態を制御できます。 <ul style="list-style-type: none"> 電源ドメインの ON/OFF を制御 パワーゲーティング時の特定回路の保持を制御
プロセッサ低消費電力モード	<ul style="list-style-type: none"> CPU スリープモード CPU ディープスリープモード
低消費電力モード	<ul style="list-style-type: none"> ソフトウェアスタンバイモード^(注2) ディープソフトウェアスタンバイモード 1、2、3^(注2)
動作電力制御モード	<ul style="list-style-type: none"> 動作周波数に応じて適切な動作電力制御モードを選択することにより、通常モード時および低消費電力モード時の消費電力を削減することができます。 以下の 2 つの動作電力制御モードが利用可能 High-speed モード Low-speed モード^(注2)
TrustZone フィルタ	セキュリティ属性とプリビレッジ属性を設定可能

注 1. 詳細は、「8. クロック発生回路」を参照してください。

注 2. このモードは外部 VDD モードではサポートされていません。

表 10.2 プロセッサ低消費電力モードの動作状態

項目	CPU スリープモード	CPU ディープスリープモード
遷移条件	CPU0.SCR.SLEEPDEEP = 0 設定後の WFI 命令	CPU0.SCR.SLEEPDEEP = 1 設定後の WFI 命令
解除方法	すべての割り込み。 このモードで利用可能なすべてのリセット	表 10.4 に示す割り込み このモードで利用可能なすべてのリセット
割り込みによる解除後の状態	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)
リセットによる解除後の状態	リセット状態	リセット状態
CPU	停止 (保持)	停止 (保持)
DMA コントローラ (DMAC)	選択可能	選択可能
データトランスファコントローラ (DTC)	選択可能	選択可能
ウォッチドッグタイマ (WDT)	選択可能 ^(注1)	選択可能 ^(注1)
独立ウォッチドッグタイマ (IWDT)	選択可能 ^(注1)	選択可能 ^(注1)
ARM デバッグ機能	停止 ^(注2)	停止 ^(注2)
トレース機能	停止 ^(注3)	停止 ^(注3)
その他の周辺モジュール	—	—

注. 「選択可能」とは、プロセッサ低消費電力モードへの遷移前に動作/停止がコントロールレジスタの設定によって選択できることを意味します。

「停止 (保持)」とは、内部レジスタの内容は保持されるが、動作は中断されることを意味します。

「停止（不定）」とは、内部レジスタの内容が不定で、内部回路への通電が遮断されることを意味します。「—」は動作に影響がないことを意味します。

- 注 1. IWDT の場合、IWDT オートスタートモード時、オプション機能選択レジスタ 0 の IWDT 停止制御ビット (OFS0.IWDTSTPCTL) の設定により、動作／停止を選択することができます。WDT の場合、WDT オートスタートモード時、オプション機能選択レジスタ 0 の WDT 停止制御ビット (OFS0.WDTSTPCTL) の設定により、動作／停止を選択することができます。また、WDT レジスタスタートモード時、WDT.WDTCSTPR.SLCSTP ビットの設定により動作／停止を選択することができます。
- 注 2. このモードに遷移する前にデバuggが接続中 (DBGSTR.CDBGPWRUPREQ = 1 かつ SYOCDRCR.DBGEN = 1) の場合、この機能は動作中です。
- 注 3. このモードに遷移する前にデバuggが接続中 (DBGSTR.CDBGPWRUPREQ = 1 かつ SYOCDRCR.DBGEN = 1) で、かつ TRCKCR.TRCKEN = 1 の場合、この機能は動作中です。

表 10.3 各低消費電力モードの動作状態 (1/2)

項目	ソフトウェアスタンバイモード (SSTBY)		ディープソフトウェアスタンバイモード (DSTBY)		
	SSTBY		DSTBY1	DSTBY2	DSTBY3
遷移条件	LPSCR および CPU0.SCR.SLEEPDEEP = 1 設定後の WFI 命令		LPSCR および CPU0.SCR.SLEEPDEEP = 1 設定後の WFI 命令		
解除方法	表 10.4 に示す割り込み このモードで利用可能なすべてのリセット		表 10.4 に示す割り込み このモードで利用可能なすべてのリセット		
割り込みによる解除後の状態	プログラム実行状態 (割り込み処理)		リセット状態		
リセットによる解除後の状態	リセット状態		リセット状態		
メインクロック発振器	選択可能 ^(注9)		停止		
サブクロック発振器	選択可能		選択可能		
高速オンチップオシレータ	選択可能 ^(注10)		停止		
中速オンチップオシレータ	停止 ^(注18)		停止		
低速オンチップオシレータ	選択可能 ^(注2)		選択可能 ^(注2)	停止	
PLL1	停止		停止		
PLL2	停止		停止		
発振停止検出機能	選択可能 ^(注11)		停止		
クロック／ブザー出力機能	選択可能 ^(注3)		停止 (不定)		
外部バス (EBCLK)	停止 (保持)		停止 (保持)		
CPU	停止 (保持)		停止 (不定)		
TCM (SRAM)	停止 (保持) ^(注14)		停止 (不定)		
ユーザー SRAM	停止 (保持) ^(注12)		停止 (不定)		
スタンバイ SRAM	停止 (保持) ^(注13)		停止 (保持) ^(注13)	停止 (不定)	
フラッシュメモリ	停止 (保持)		停止 (保持)		
メモリプロテクションユニット (MPU)	停止 (保持)		停止 (不定)		
DMA コントローラ (DMAC)	停止 (保持)		停止 (不定)		
データトランスファコントローラ (DTC)	停止 (保持)		停止 (不定)		
ウォッチドッグタイマ (WDT)	停止 (保持)		停止 (不定)		
独立ウォッチドッグタイマ (IWDT)	選択可能 ^(注1)		選択可能 ^(注1)	停止 (不定)	
ARM デバッグ機能	停止 ^(注15)		停止 ^(注15)		
トレース機能	停止 ^(注16)		停止 ^(注16)		
クロック周波数精度測定回路 (CAC)	停止 (不定)		停止 (不定)		
イーサネット MAC コントローラ (ETHERC)	停止 (不定)		停止 (不定)		
イーサネット DMA コントローラ (EDMAC)	停止 (不定)		停止 (不定)		
USB 2.0 フルスピードモジュール (USBFS)	停止 (保持) USB レジューム検出は可能		停止 (保持) USB レジューム検出は可能	停止 (不定)	
CAN-FD	停止 (不定)		停止 (不定)		
CANFD ECC (CNECC)	停止 (不定)		停止 (不定)		
シリアルペリフェラルインタフェース (SPI0)	停止 (保持)		停止 (不定)		

表 10.3 各低消費電力モードの動作状態 (2/2)

項目	ソフトウェアスタンバイモード (SSTBY)	ディープソフトウェアスタンバイモード (DSTBY)		
	SSTBY	DSTBY1	DSTBY2	DSTBY3
シリアルペリフェラルインタフェース (SPI1)	停止 (不定)	停止 (不定)		
SD/MMC ホストインタフェース (SDHI0)	停止 (保持)	停止 (不定)		
SD/MMC ホストインタフェース (SDHI1)	停止 (不定)	停止 (不定)		
巡回冗長検査 (CRC) 演算器	停止 (不定)	停止 (不定)		
GPT 用のポートアウトプットイネーブル (POEG)	停止 (不定)	停止 (不定)		
汎用 PWM タイマ (GPT)	停止 (不定)	停止 (不定)		
超低消費電力タイマ (ULPTn, n = 0, 1)	選択可能	選択可能	停止 (不定)	
非同期汎用タイマ (AGTn, n = 0, 1)	選択可能 ^(注4)	停止 (不定)		
12 ビット A/D コンバータ (ADC12)	停止 (不定)	停止 (不定)		
12 ビット D/A コンバータ (DAC12)	停止 (保持)	停止 (不定)		
データ演算回路 (DOC)	停止 (不定)	停止 (不定)		
シリアルコミュニケーションインタフェース (SCI0)	停止 (保持)	停止 (不定)		
シリアルコミュニケーションインタフェース (SCIn, n = 1~4, 9)	停止 (不定)	停止 (不定)		
I2C バスインタフェース (IIC0)	選択可能 ^(注5)	停止 (不定)		
I2C バスインタフェース (IIC1)	停止 (不定)	停止 (不定)		
I3C バスインタフェース (I3C)	選択可能 ^(注20)	停止 (不定)		
イベントリンクコントローラ (ELC)	停止 (不定)	停止 (不定)		
Renesas セキュア IP (RSIP-E51A)	停止 (保持)	停止 (不定)		
温度センサ (TSN)	停止 (不定)	停止 (不定)		
高速アナログコンパレータ 0 (ACMPHS0)	選択可能	停止 (不定)		
高速アナログコンパレータ 1 (ACMPHS1)	選択可能 ^(注19)	停止 (不定)		
IRQn (n = 0~15) 端子割り込み	選択可能	停止 (不定)		
NMI、IRQn-DS (n = 0~15) 端子割り込み	選択可能	選択可能		
プログラム可能電圧検出 (PVD)	選択可能	選択可能 ^(注17)	選択可能 ^(注17)	停止 (不定) ^(注6)
パワーオンリセット回路	動作	動作	動作	動作 ^(注7)
I/O ポート	保持 ^(注8)	保持 ^(注8)		

注. 「選択可能」とは、低消費電力モードへの移行前に動作/停止がコントロールレジスタの設定によって選択できることを意味します。「停止 (保持)」とは、内部レジスタの内容は保持されるが、動作は中断されることを意味します。

「停止 (不定)」とは、内部レジスタの内容が不定で、内部回路への通電が遮断されることを意味します。各低消費電力モードの解除前に、内部レジスタが初期化されます。

注 1. IWDT の場合、IWDT オートスタートモード時、オプション機能選択レジスタ 0 の IWDT 停止制御ビット (OFS0.IWDTSTPCTL) の設定により、動作/停止を選択することができます。また、IWDT レジスタスタートモード時、IWDT.IWDTCSSTPR.SLCSTP ビットの設定により動作/停止を選択することができます。

注 2. IWDT を使用せず、LOCOCR.LCSTP = 0 の場合、LOCO はソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 では停止しません。

IWDT を使用し、IWDT 停止制御ビットが 0 (OFS.IWDTSTPCTL = 0 または IWDT.IWDTCSSTPR.SLCSTP = 0) の場合、LOCOCR.LCSTP の値にかかわらず、LOCO はソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 では停止しません。

IWDT を使用し、IWDT 停止制御ビットが 1 (OFS.IWDTSTPCTL = 1 または IWDT.IWDTCSSTPR.SLCSTP = 1) の場合、LOCOCR.LCSTP = 0 の状態では、LOCO はソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 では停止しません。

その他の場合、LOCO はソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 で停止します。

注 3. クロックアウトプットソース選択ビット (CKOCR.CKOSEL[2:0]) が 010b (LOCO) および 100b (SOSC) 以外の値に設定されている場合は停止します。

注 4. AGT0.AGTMR1.TCK[2:0] ビットで 100b (AGTLCLK) または 110b (AGTSCLK) が選択されている場合、AGT0 は動作可能です。AGT1.AGTMR1.TCK[2:0] ビットで 100b (AGTLCLK)、110b (AGTSCLK)、または 101b (AGT0 からのアンダーフローイベント信号) が選択されている場合、AGT1 は動作可能です。

注 5. IIC0 ウェイクアップ機能のみが利用可能です。

注 6. ディープソフトウェアスタンバイモードで PVD を使用する場合、ディープソフトウェアスタンバイモードへ移行する前に LPSCR を DSTBY1 または DSTBY2 にする必要があります。

- 注 7. MCU がディープソフトウェアスタンバイモード 3 へ遷移した場合、PVD 回路は停止し、パワーオンリセット回路の低消費電力機能が有効になります。
- 注 8. SRAM: [A00~A23, CS0~CS7, RD, WR0~WR3, WR, BC0~BC3, ALE], SDRAM: [A00~A16, DQM0~DQM3, SDCS, RAS, CAS, WE, CKE]
- 注 9. MOSC の発振中に MOSCSCR.MOSCSOKP = 1 となった場合、MOSC はソフトウェアスタンバイモードで発振を継続します。
- 注 10. HOCO の発振中に HOCOSCR.HOCOSOKP = 1 となった場合、HOCO はソフトウェアスタンバイモードで発振を継続します。
- 注 11. 本機能は MOSCSCR.MOSCSOKP ビットの設定値に従います。
- 注 12. PDRAMSCR0.RKEEPn ビットを 0 にすると、対象ユーザー SRAM の内容は保持されません。
- 注 13. DPSBYCR.SRKEEP ビットを 0 にすると、スタンバイ RAM の内容は保持されません。
- 注 14. PDRAMSCR1.RKEEPn ビットを 0 にすると、対象 TCM の内容は保持されません。
- 注 15. このモードに遷移する前にデバッグが接続中の場合、この機能は動作中です。
- 注 16. このモードに遷移する前にデバッグが接続中、かつ TRCKCR.TRCKEN = 1 の場合、この機能は動作中です。
- 注 17. OFS1(_SEC).PVDAS = 0 かつ OFS1(_SEC).PVDLPSEL = 0 の場合、PVD0 の低消費電力機能は DSTBY1 および DSTBY2 中は有効です。OFS1(_SEC).PVDAS = 0 かつ OFS1(_SEC).PVDLPSEL = 1 の場合、PVD0 の低消費電力機能は DSTBY1 および DSTBY2 中は無効です。「48. 電気的特性」を参照してください。
- 注 18. オンチップデバッグ機能が有効の場合、MOCO はこのモードでは停止しません。
- 注 19. VCOUT 機能のみが許可されます。ACMPHS がデジタルフィルタを使用していない場合に、VCOUT 端子は動作します。デジタルフィルタの詳細については、「42. 高速アナログコンパレータ (ACMPHS)」を参照してください。
- 注 20. I3C ウェイクアップ機能のみが利用可能です。

表 10.4 CPU ディープスリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモードを解除するための割り込み要因

割り込み要因	名称	CPU ディープスリープモード	ソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード		
				DSTBY1	DSTBY2	DSTBY3
NMI		可能	可能	可能	可能	可能
ポート	PORT_IRQn (n = 0~15)	可能	可能	不可能	不可能	不可能
	PORT_IRQn-DS (n = 0~15)	可能	可能	可能	可能	可能
PVD	PVD_PVDm (m = 1, 2)	可能	可能	可能	可能	不可能
IWDT	IWDT_NMIUNDF	可能	可能	可能	不可能	不可能
USBFS	USBFS_USBR	可能	可能	可能	不可能	不可能
ULPT0	ULPT0_ULPTI	可能	可能	可能	不可能	不可能
	ULPT0_ULPTCMAI	可能	可能	不可能	不可能	不可能
	ULPT0_ULPTCMBI	可能	可能	不可能	不可能	不可能
ULPT1	ULPT1_ULPTI	可能	可能	可能	不可能	不可能
	ULPT1_ULPTCMAI	可能	可能	不可能	不可能	不可能
	ULPT1_ULPTCMBI	可能	可能	不可能	不可能	不可能
AGT1	AGT1_AGTI	可能	可能	不可能	不可能	不可能
	AGT1_AGTCMAI	可能	可能	不可能	不可能	不可能
	AGT1_AGTCMBI	可能	可能	不可能	不可能	不可能
ACMPHS0	ACMP_HS0	可能	可能	不可能	不可能	不可能
IIC0	IIC0_WUI	可能	可能	不可能	不可能	不可能
I3C	I3C_WU	可能	可能	不可能	不可能	不可能




図 10.1 モード遷移

10.2 レジスタの説明

10.2.1 LPMSAR : 低消費電力モードセキュリティ属性レジスタ

Base address: SYSC = 0x4001_E000
 SYSC_NS = 0x5001_E000

Offset address: 0x3C8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	NONS EC21	—	NONS EC19	NONS EC18	NONS EC17	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	NONS EC8	—	—	—	—	—	NONS EC2	NONS EC1	NONS EC0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	NONSEC0	非セキュア属性ビット 0 対象レジスタ: OPCCR 0: セキュア 1: 非セキュア	R/W
1	NONSEC1	非セキュア属性ビット 1 対象レジスタ: LPSCR、DPSWCR 0: セキュア 1: 非セキュア	R/W
2	NONSEC2	非セキュア属性ビット 2 対象レジスタ: SBYCR、SSCR1 0: セキュア 1: 非セキュア	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	NONSEC8	非セキュア属性ビット 8 対象レジスタ: DPSBYCR 0: セキュア 1: 非セキュア	R/W
16:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
17	NONSEC17	非セキュア属性ビット 17 対象レジスタ: HOCOLDOCR 0: セキュア 1: 非セキュア	R/W
18	NONSEC18	非セキュア属性ビット 18 対象レジスタ: PLL1LDOCR 0: セキュア 1: 非セキュア	R/W
19	NONSEC19	非セキュア属性ビット 19 対象レジスタ: PLL2LDOCR 0: セキュア 1: 非セキュア	R/W
20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
21	NONSEC21	非セキュア属性ビット 21 対象レジスタ: LVOCR 0: セキュア 1: 非セキュア	R/W
31:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1、P-TYPE-1

注. PRCR.PRC4 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

LPMSAR レジスタは、低消費電力モードレジスタのセキュリティ属性を制御します。

NONSEC0 ビット (非セキュア属性ビット 0)

OPCCR レジスタのセキュリティ属性を制御します。

NONSEC1 ビット (非セキュア属性ビット 1)

LPSCR レジスタ、DPSECR レジスタのセキュリティ属性を制御します。

NONSEC2 ビット (非セキュア属性ビット 2)

SBYCR レジスタ、SSCR11 レジスタのセキュリティ属性を制御します。

NONSEC8 ビット (非セキュア属性ビット 8)

DPSBYCR レジスタのセキュリティ属性を制御します。

NONSEC17 ビット (非セキュア属性ビット 17)

HOCOLDOCR レジスタのセキュリティ属性を制御します。

NONSEC18 ビット (非セキュア属性ビット 18)

PLL1LDOCR レジスタのセキュリティ属性を制御します。

NONSEC19 ビット (非セキュア属性ビット 19)

PLL2LDOCR レジスタのセキュリティ属性を制御します。

NONSEC21 ビット (非セキュア属性ビット 21)

LVOCR レジスタのセキュリティ属性を制御します。

10.2.2 DPFSAR : ディープソフトウェアスタンバイ割り込み要因セキュリティ属性レジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x3E0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	DPFS A29	—	DPFS A27	DPFS A26	—	DPFS A24	—	—	—	DPFS A20	—	—	DPFS A17	DPFS A16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DPFS A15	DPFS A14	DPFS A13	DPFS A12	DPFS A11	DPFS A10	DPFS A9	DPFS A8	DPFS A7	DPFS A6	DPFS A5	DPFS A4	DPFS A3	DPFS A2	DPFS A1	DPFS A0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	DPFSA7~0DPFSA	ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット n (n = 0~7) 対象レジスタ: DPSIER0.bn, DPSIFR0.bn, DPSIEGR0.bn (n = 0~7) 対象要因: IRQn-DS 端子 (n = 0~7) 0: セキュア 1: 非セキュア	R/W
15:8	DPFSA15~DPFSA8	ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット n (n = 8~15) 対象レジスタ: DPSIER1.bn, DPSIFR1.bn, DPSIEGR1.bn (n = 0~7) 対象要因: IRQn-DS 端子 (n = 8~15) 0: セキュア 1: 非セキュア	R/W
16	DPFSA16	ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 16 対象レジスタ: DPSIER2.b0, DPSIFR2.b0, DPSIEGR2.b0 対象要因: PVD1 0: セキュア 1: 非セキュア	R/W

ビット	シンボル	機能	R/W
17	DPFSA17	ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 17 対象レジスタ: DPSIER2.b1, DPSIFR2.b1, DPSIEGR2.b1 対象要因: PVD2 0: セキュア 1: 非セキュア	R/W
19:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	DPFSA20	ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 20 対象レジスタ: DPSIER2.b4, DPSIFR2.b4, DPSIEGR2.b4 対象要因: NMI 端子 0: セキュア 1: 非セキュア	R/W
23:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	DPFSA24	ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 24 対象レジスタ: DPSIER3.b0, DPSIFR3.b0 対象要因: USBFS サスペンド/レジャーム 0: セキュア 1: 非セキュア	R/W
25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
26	DPFSA26	ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 26 対象レジスタ: DPSIER3.b2, DPSIFR3.b2 対象要因: ULPT0 0: セキュア 1: 非セキュア	R/W
27	DPFSA27	ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 27 対象レジスタ: DPSIER3.b3, DPSIFR3.b3 対象要因: ULPT1 0: セキュア 1: 非セキュア	R/W
28	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29	DPFSA29	ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 29 対象レジスタ: DPSIER3.b5, DPSIFR3.b5 対象要因: IWDT アンダーフロー 0: セキュア 1: 非セキュア	R/W
31:30	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1、P-TYPE-1

注. PRCR.PRC4 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

DPFSAR レジスタは、ディープソフトウェアスタンバイ割り込み要因コントロールレジスタのセキュリティ属性を制御します。

DPFSA ビット (ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット n (n = 0~7))

DPSIER0.bn, DPSIFR0.bn, DPSIEGR0.bn (n = 0~7) の各レジスタのセキュリティ属性を制御します。

対象要因は、IRQn-DS 端子 (n = 0~7) です。

DPFSA ビット (ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット n (n = 8~15))

DPSIER1.bn, DPSIFR1.bn, DPSIEGR1.bn (n = 0~7) の各レジスタのセキュリティ属性を制御します。

対象要因は、IRQn-DS 端子 (n = 8~15) です。

DPFSA16 ビット (ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 16)

DPSIER2.b0, DPSIFR2.b0, DPSIEGR2.b0 の各レジスタのセキュリティ属性を制御します。

対象要因は、PVD1 です。

DPFSA17 ビット (ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 17)

DPSIER2.b1, DPSIFR2.b1, DPSIEGR2.b1 の各レジスタのセキュリティ属性を制御します。

対象要因は、PVD2 です。

DPFSA20 ビット (ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 20)

DPSIER2.b4, DPSIFR2.b4, DPSIEGR2.b4 の各レジスタのセキュリティ属性を制御します。

対象要因は、NMI 端子です。

DPFSA24 ビット (ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 24)

DPSIER3.b0、DPSIFR3.b0 の各レジスタのセキュリティ属性を制御します。

対象要因は、USBFS サスペンド/レゾームです。

DPFSA26 ビット (ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 26)

DPSIER3.b2、DPSIFR3.b2 の各レジスタのセキュリティ属性を制御します。

対象要因は、ULPT0 です。

DPFSA27 ビット (ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 27)

DPSIER3.b3、DPSIFR3.b3 の各レジスタのセキュリティ属性を制御します。

対象要因は、ULPT1 です。

DPFSA29 ビット (ディープソフトウェアスタンバイ割り込み要因セキュリティ属性ビット 29)

DPSIER3.b5、DPSIFR3.b5 の各レジスタのセキュリティ属性を制御します。

対象要因は、IWDT アンダーフローです。

10.2.3 RSCSAR : RAM スタンバイコントロールセキュリティ属性レジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x3E4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RSCS A17	RSCS A16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	RSCS A14	RSCS A13	RSCS A12	RSCS A11	RSCS A10	RSCS A9	RSCS A8	RSCS A7	RSCS A6	RSCS A5	RSCS A4	RSCS A3	RSCS A2	RSCS A1	RSCS A0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
14:0	RSCSA14~ RSCSA0	RAM スタンバイコントロールセキュリティ属性ビット n (n = 0~14) 対象レジスタ: PDRAMSCR0.bn (n = 0~14) 0: セキュア 1: 非セキュア	R/W
15	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
17:16	RSCSA17~ RSCSA16	RAM スタンバイコントロールセキュリティ属性ビット n (n = 16, 17) 対象レジスタ: PDRAMSCR1.bn (n = 0, 1) 0: セキュア 1: 非セキュア	R/W
31:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1、P-TYPE-1

注. PRCR.PRC4 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

RSCSAR レジスタは RAM スタンバイコントロールレジスタのセキュリティ属性を制御します。

RSCSAn (n = 0~14) ビット (RAM スタンバイコントロールセキュリティ属性ビット n)

PDRAMSCR0.bn (n = 0~14) のセキュリティ属性を制御します。

RSCSAn (n = 16, 17) ビット (RAM スタンバイコントロールセキュリティ属性ビット n)

PDRAMSCR1.bn (n = 0, 1) のセキュリティ属性を制御します。

10.2.4 MSTPCRA : モジュールストップコントロールレジスタ ABase address: MSTP = 0x4020_3000
MSTP_NS = 0x5020_3000

Offset address: 0x000

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	MSTP A22	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	MSTP A15	—	—	—	—	—	—	—	—	—	—	—	—	—	MSTP A1	MSTP A0
Value after reset:	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0

ビット	シンボル	機能	R/W
0	MSTPA0	SRAM0 モジュールストップ設定 ^(注2) 対象モジュール: SRAM0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
1	MSTPA1	SRAM1 モジュールストップ設定 ^(注2) 対象モジュール: SRAM1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
14:2	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
15	MSTPA15	スタンバイ SRAM モジュールストップ設定 対象モジュール: スタンバイ SRAM 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
21:16	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
22	MSTPA22	DMA コントローラおよびデータトランスファコントローラモジュールストップ設定 ^(注1) 対象モジュール:DMAC, DTC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
31:23	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注. S-TYPE-4、P-TYPE-2

注 1. MSTPA22 ビットを 0 から 1 に書き換える場合、DMAC および DTC を無効にしてから MSTPA22 ビットを設定してください。

注 2. このビットの値を変更した場合、必ずビット値を読み出して、値が更新されたことを確認してから、次の命令を実行してください。

10.2.5 MSTPCRB : モジュールストップコントロールレジスタ B

Base address: MSTP = 0x4020_3000
MSTP_NS = 0x5020_3000

Offset address: 0x004

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	MSTP B31	MSTP B30	MSTP B29	MSTP B28	MSTP B27	—	—	—	—	MSTP B22	—	—	MSTP B19	MSTP B18	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	MSTP B15	—	—	—	MSTP B11	—	MSTP B9	MSTP B8	—	—	—	MSTP B4	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
3:0	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
4	MSTPB4	I3C バスインタフェースモジュールストップ設定(注1) 対象モジュール: I3C 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
7:5	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
8	MSTPB8	I2C バスインタフェース 1 モジュールストップ設定 対象モジュール: IIC1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
9	MSTPB9	I2C バスインタフェース 0 モジュールストップ設定 対象モジュール: IIC0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
10	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
11	MSTPB11	ユニバーサルシリアルバス 2.0 FS インタフェースモジュールストップ設定(注2) 対象モジュール: USBFS 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
14:12	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
15	MSTPB15	ETHERC0 および EDMAC0 コントローラモジュールストップ設定 対象モジュール: ETHERC0 および EDMAC0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
17:16	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
18	MSTPB18	シリアルペリフェラルインタフェース 1 モジュールストップ設定(注3) 対象モジュール: SPI1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
19	MSTPB19	シリアルペリフェラルインタフェース 0 モジュールストップ設定(注3) 対象モジュール: SPI0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
21:20	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
22	MSTPB22	シリアルコミュニケーションインタフェース 9 モジュールストップ設定(注4) 対象モジュール: SCI9 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
26:23	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

ビット	シンボル	機能	R/W
27	MSTPB27	シリアルコミュニケーションインタフェース 4 モジュールストップ設定(注4) 対象モジュール: SCI4 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
28	MSTPB28	シリアルコミュニケーションインタフェース 3 モジュールストップ設定(注4) 対象モジュール: SCI3 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
29	MSTPB29	シリアルコミュニケーションインタフェース 2 モジュールストップ設定(注4) 対象モジュール: SCI2 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
30	MSTPB30	シリアルコミュニケーションインタフェース 1 モジュールストップ設定(注4) 対象モジュール: SCI1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
31	MSTPB31	シリアルコミュニケーションインタフェース 0 モジュールストップ設定(注4) 対象モジュール: SCIO 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W

注. S-TYPE-4, P-TYPE-4

- 注 1. MSTPBi ビットの書き換えは、このビットによって制御されるクロックの発振が安定しているときに行う必要があります。MSTPBi ビットを書き換えた後、ソフトウェアスタンバイモードへ遷移する場合は、書き換え後 I3C クロック (I3CCLK) が 2 サイクル経過してから WFI 命令を実行してください (i = 4)。
- 注 2. MSTPBi ビットの書き換えは、このビットによって制御されるクロックの発振が安定しているときに行う必要があります。MSTPBi ビットを書き換えた後、ソフトウェアスタンバイモードへ遷移する場合は、書き換え後 USB クロック (USBCLK) が 2 サイクル経過してから WFI 命令を実行してください (i = 11~12)。
- 注 3. MSTPBi ビットの書き換えは、このビットによって制御されるクロックの発振が安定しているときに行う必要があります。MSTPBi ビットを書き換えた後、ソフトウェアスタンバイモードへ遷移する場合は、書き換え後 SPI クロック (SPICLK) が 2 サイクル経過してから WFI 命令を実行してください (i = 18~19)。
- 注 4. MSTPBi ビットの書き換えは、このビットによって制御されるクロックの発振が安定しているときに行う必要があります。MSTPBi ビットを書き換えた後、ソフトウェアスタンバイモードへ遷移する場合は、書き換え後 SCI クロック (SCICLK) が 2 サイクル経過してから WFI 命令を実行してください (i = 22, 27~31)。

10.2.6 MSTPCRC : モジュールストップコントロールレジスタ C

Base address: MSTP = 0x4020_3000
MSTP_NS = 0x5020_3000

Offset address: 0x008

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	MSTP C31	—	—	—	MSTP C27	MSTP C26	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	MSTP C14	MSTP C13	MSTP C12	MSTP C11	—	—	—	—	—	—	—	—	—	MSTP C1	MSTP C0
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
0	MSTPC0	クロック周波数精度測定回路モジュールストップ設定(注1) 対象モジュール: CAC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W

ビット	シンボル	機能	R/W
1	MSTPC1	巡回冗長検査演算器モジュールストップ設定 対象モジュール: CRC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
10:2	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
11	MSTPC11	セキュアデジタルホスト IF / マルチメディアカード 1 モジュールストップ設定 対象モジュール: SDHI/MMC1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
12	MSTPC12	セキュアデジタルホスト IF / マルチメディアカード 0 モジュールストップ設定 対象モジュール: SDHI/MMC0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
13	MSTPC13	データ演算回路モジュールストップ設定 対象モジュール: DOC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
14	MSTPC14	イベントリンクコントローラモジュールストップ設定 対象モジュール: ELC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
25:15	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
26	MSTPC26	Controller Area Network with Flexible Data-Rate 1 モジュールストップ設定(注2) 対象モジュール: CANFD1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
27	MSTPC27	Controller Area Network with Flexible Data-Rate 0 モジュールストップ設定(注2) 対象モジュール: CANFD0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
30:28	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
31	MSTPC31	Renesas セキュア IP モジュールストップ設定 対象モジュール: RSIP-E51A 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W

注. S-TYPE-4、P-TYPE-4

注 1. MSTPC0 ビットの書き換えは、このビットによって制御されるクロックの発振が安定しているときに行う必要があります。このビットを書き換えた後、ソフトウェアスタンバイモードへ遷移する場合は、発振器が出力するクロックのうちで最も遅いクロックが 2 サイクル経過してから WFI 命令を実行してください。

注 2. MSTPCi ビットの書き換えは、このビットによって制御されるクロックの発振が安定しているときに行う必要があります。MSTPCi ビットを書き換えた後、ソフトウェアスタンバイモードへ遷移する場合は、書き換え後 CANFD クロック (CANFDCLK) が 2 サイクル経過してから WFI 命令を実行してください (i = 26~27)。

10.2.7 MSTPCRD : モジュールストップコントロールレジスタ D

Base address: MSTP = 0x4020_3000
MSTP_NS = 0x5020_3000

Offset address: 0x00C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	MSTP D28	MSTP D27	—	—	—	—	MSTP D22	—	MSTP D20	—	—	—	MSTP D16
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	MSTP D15	MSTP D14	MSTP D13	MSTP D12	MSTP D11	—	—	—	—	—	MSTP D5	MSTP D4	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
3:0	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
4	MSTPD4	低消費電力非同期汎用タイマ 1 モジュールストップ設定(注1) 対象モジュール: AGT1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
5	MSTPD5	低消費電力非同期汎用タイマ 0 モジュールストップ設定(注1) 対象モジュール: AGT0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
10:6	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
11	MSTPD11	GPT 用ポートアウトプットイネーブルグループ D モジュールストップ設定 対象モジュール: POEG グループ D 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
12	MSTPD12	GPT 用ポートアウトプットイネーブルグループ C モジュールストップ設定 対象モジュール: POEG グループ C 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
13	MSTPD13	GPT 用ポートアウトプットイネーブルグループ B モジュールストップ設定 対象モジュール: POEG グループ B 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
14	MSTPD14	GPT 用ポートアウトプットイネーブルグループ A モジュールストップ設定 対象モジュール: POEG グループ A 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
15	MSTPD15	12 ビット A/D コンバータ 1 モジュールストップ設定 対象モジュール: ADC12_1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
16	MSTPD16	12 ビット A/D コンバータ 0 モジュールストップ設定 対象モジュール: ADC12_0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
19:17	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
20	MSTPD20	12 ビット D/A コンバータモジュールストップ設定 対象モジュール: DAC12 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
21	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
22	MSTPD22	温度センサモジュールストップ設定 対象モジュール: TSN 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
26:23	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
27	MSTPD27	高速アナログコンパレータ 1 モジュールストップ設定 対象モジュール: ACMPHS1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
28	MSTPD28	高速アナログコンパレータ 0 モジュールストップ設定 対象モジュール: ACMPHS0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
31:29	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注: S-TYPE-4、P-TYPE-4

注 1. カウントソースがサブクロック発振器または LOCO の場合、MSTPDi ビットを 1 にしても、AGTn のカウントは停止しません。カウントソースがサブクロック発振器または LOCO の場合、AGTn レジスタにアクセスするときを除いて、このビットを 1 にする必要があります。(n = 0, 1) (i = 4, 5)

10.2.8 MSTPCRE : モジュールストップコントロールレジスタ E

Base address: MSTP = 0x4020_3000
MSTP_NS = 0x5020_3000

Offset address: 0x010

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	MSTP E31	MSTP E30	MSTP E29	MSTP E28	MSTP E27	MSTP E26	MSTP E25	MSTP E24	MSTP E23	MSTP E22	MSTP E21	MSTP E20	MSTP E19	MSTP E18	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	MSTP E8	MSTP E8	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
7:0	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
8	MSTPE8	超低消費電力タイマ 1 モジュールストップ設定(注1) 対象モジュール: ULPT1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
9	MSTPE9	超低消費電力タイマ 0 モジュールストップ設定(注1) 対象モジュール: ULPT0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
17:10	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
18	MSTPE18	汎用 PWM タイマ 13 モジュール(注2) 対象モジュール: GPT13 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
19	MSTPE19	汎用 PWM タイマ 12 モジュール(注2) 対象モジュール: GPT12 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
20	MSTPE20	汎用 PWM タイマ 11 モジュール(注2) 対象モジュール: GPT11 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
21	MSTPE21	汎用 PWM タイマ 10 モジュール(注2) 対象モジュール: GPT10 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
22	MSTPE22	汎用 PWM タイマ 9 モジュール(注2) 対象モジュール: GPT9 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
23	MSTPE23	汎用 PWM タイマ 8 モジュール(注2) 対象モジュール: GPT8 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W

ビット	シンボル	機能	R/W
24	MSTPE24	汎用 PWM タイマ 7 モジュール ^(注2) 対象モジュール: GPT7 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
25	MSTPE25	汎用 PWM タイマ 6 モジュール ^(注2) 対象モジュール: GPT6 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
26	MSTPE26	汎用 PWM タイマ 5 モジュール ^(注2) 対象モジュール: GPT5 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
27	MSTPE27	汎用 PWM タイマ 4 モジュール ^(注2) 対象モジュール: GPT4 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
28	MSTPE28	汎用 PWM タイマ 3 モジュール ^(注2) 対象モジュール: GPT3 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
29	MSTPE29	汎用 PWM タイマ 2 モジュール ^(注2) 対象モジュール: GPT2 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
30	MSTPE30	汎用 PWM タイマ 1 モジュール ^(注2) 対象モジュール: GPT1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
31	MSTPE31	汎用 PWM タイマ 0 モジュール ^(注2) 対象モジュール: GPT0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W

注. S-TYPE-4、P-TYPE-4

注 1. カウントソースがサブクロック発振器または LOCO の場合、MSTPE_i ビットを 1 にしても、ULPT_n のカウントは停止しません。カウントソースがサブクロック発振器または LOCO の場合、ULPT_n レジスタにアクセスするときを除いて、このビットを 1 にする必要があります。(n = 1, 0) (i = 8, 9)

注 2. MSTPE_i ビットの書き換えは、このビットによって制御されるクロックの発振が安定しているときに行う必要があります。MSTPE_i ビットを書き換えた後、ソフトウェアスタンバイモードへ遷移する場合は、書き換え後 GPT クロック (GPTCLK) が 2 サイクル経過してから WFI 命令を実行してください (i = 18~31)。

10.2.9 SBYCR : スタンバイコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x00C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	OPE	—	—	—	—	—	—

Value after reset: 0 1 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
6	OPE	出力ポート許可 0: ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード時、アドレスバスとその他のバス制御信号をハイインピーダンス状態に設定 1: ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード時、アドレスバスとその他のバス制御信号は出力状態を保持	R/W
7	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC1ビットを1（書き込み許可）にしてから、このレジスタを書き換えてください。

SBYCR レジスタはソフトウェアスタンバイモードとディープソフトウェアスタンバイモード時のバス信号出力を制御します。

OPE ビット（出力ポート許可）

OPE ビットは、アドレスバスとバス制御信号がハイインピーダンス状態となるか、出力を保持するかを指定します。ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードでは、SRAM: A00～A23, CS0～CS7, RD, WR0～WR3, WR, BC0～BC3, ALE であり、SDRAM: A00～A16, DQM0～DQM3, SDCA, RAS, CAS, WE, CKE です。

10.2.10 OPCCR : 動作電力コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x0A0

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	OPCM TSF	—	—	OPCM[1:0]	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	OPCM[1:0]	動作電力制御モード選択 0 0: High-speed モード 0 1: 設定禁止 1 0: 設定禁止 1 1: Low-Speed モード	R/W
3:2	—	読むと0が読めます。書く場合、0としてください。	R/W
4	OPCMTSF	動作電力制御モード遷移状態フラグ 0: 遷移完了 1: 遷移中	R
7:5	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC1ビットを1（書き込み許可）にしてから、このレジスタを書き換えてください。

OPCCR レジスタは、低い動作周波数を指定することによって、通常モードと低消費電力モード時の消費電力を低減させるためのレジスタです。動作電力制御モードの変更手順については、「10.5. 動作電力低減機能」を参照してください。

ソフトウェアスタンバイモードから通常モードへ遷移する場合は、ソフトウェアスタンバイモードへの遷移前の設定値にかかわらず、OPCCR.OPCM[1:0] ビットの設定値は以下のとおりです。

- OPCCR.OPCM[1:0] = 00b（High-speed モード）

ソフトウェアスタンバイモードへの遷移が完了する前に割り込みによってソフトウェアスタンバイモードが解除された場合、OPCCR.OPCM[1:0] ビットは、WFI 命令実行前の設定値を保持します。これによって問題が生じる場合は、ソフトウェアスタンバイモードを解除する際の例外処理手順において MCU を High-speed モードに設定してください。

OPCM[1:0]ビット（動作電力制御モード選択）

OPCM[1:0] ビットは、通常モードと低消費電力モード時の動作電力制御モードを選択します。表 10.5 は、各動作電力制御モードと、OPCM[1:0] ビットの設定値との関係を示しています。

OPCMTSF フラグ（動作電力制御モード遷移状態フラグ）

OPCMTSF フラグは、動作電力制御モード切り替え時の切り替え制御状態を表します。本フラグは、OPCM ビットが書き換えられると 1、モード遷移が完了すると 0 になります。本フラグを読み取って 0 であることを確認してから次の処理を行ってください。

表 10.5 動作電力制御モード

動作電力制御モード	OPCM[1:0] ビット	消費電力
High-speed モード	00b	High
Low-speed モード	11b	Low

動作周波数範囲と電圧範囲は電気的特性に示しています。

各動作電力制御モードについて以下に説明します。

- High-speed モード
リセット解除後、MCU はこのモードで動作します。
- Low-speed モード
Low-speed モードには下記の制限事項があります。
 - フラッシュメモリの P/E 動作は禁止です。
 - PLL1 および PLL2 は使用禁止です。「10.7.1. レジスタアクセス」を参照してください。
 - PLL1LDOCR、PLL2LDOCR、および HOCOLDOCR への書き込みは禁止です。

このモードでは、同じ条件（動作周波数、動作電圧）で同じ動作をさせる場合、High-speed モードよりも消費電力を低減できます。

10.2.11 PDRAMSCR0 : SRAM 電源ドメインスタンバイコントロールレジスタ 0

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x140

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	—	—	—	—	—	—	—	—	—	RKEE P6	RKEE P5	RKEE P4	RKEE P3	RKEE P2	RKEE P1	RKEE P0

Value after reset: 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
6:0	RKEEP6~RKEEP0	RAM 保持 0: ソフトウェアスタンバイモードへの遷移時に対象 RAM の内容を保持しない 1: ソフトウェアスタンバイモードへの遷移時に対象 RAM の内容を保持する	R/W
14:7	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
15	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-4、P-TYPE-2

注. PRCR.PRC1 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

PDRAMSCR0 レジスタは、ソフトウェアスタンバイモード時の対象メモリを制御します。

RKEEPn ビット（RAM 保持）（n = 0~6）

RKEEPn (n = 0~6) ビットはソフトウェアスタンバイモード時に対象メモリの内容を保持するかどうかを制御します。

表 10.6 に、各ビットと対象メモリの関係を示します。

表 10.6 各ビットと対象メモリの関係

PDRAMSCR0 レジスタのビット	対象メモリ
PDRAM.b0	SRAM0: 0x2200_0000~0x2201_FFFF (セキュアエイリアス) 0x3200_0000~0x3201_FFFF (非セキュアエイリアス)
PDRAM.b1	SRAM0: 0x2202_0000~0x2203_FFFF (セキュアエイリアス) 0x3202_0000~0x3203_FFFF (非セキュアエイリアス)
PDRAM.b2	SRAM0: 0x2204_0000~0x2205_FFFF (セキュアエイリアス) 0x3204_0000~0x3205_FFFF (非セキュアエイリアス)
PDRAM.b3	SRAM1: 0x2206_0000~0x2207_FFFF (セキュアエイリアス) 0x3206_0000~0x3207_FFFF (非セキュアエイリアス)
PDRAM.b4	SRAM1: 0x2208_0000~0x2209_FFFF (セキュアエイリアス) 0x3208_0000~0x3209_FFFF (非セキュアエイリアス)
PDRAM.b5	SRAM1: 0x220A_0000~0x220B_FFFF (セキュアエイリアス) 0x320A_0000~0x320B_FFFF (非セキュアエイリアス)
PDRAM.b6	SRAM1: 0x220C_0000~0x220D_FFFF (セキュアエイリアス) 0x320C_0000~0x320D_FFFF (非セキュアエイリアス)

10.2.12 PDRAMSCR1 : SRAM 電源ドメインスタンバイコントロールレジスタ 1

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0x142

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	RKEEP0
Value after reset:	0	0	0	0	0	0	1	1

ビット	シンボル	機能	R/W
0	RKEEP0	RAM 保持 0: CPU ディープスリープおよびソフトウェアスタンバイモードへの遷移時に対象 RAM の内容を保持しない 1: CPU ディープスリープおよびソフトウェアスタンバイモードへの遷移時に対象 RAM の内容を保持する	R/W
1	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-4、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

PDRAMSCR1 レジスタは、CPU ディープスリープおよびソフトウェアスタンバイモード時の対象メモリを制御します。

RKEEP0 ビット (RAM 保持)

RKEEP0 ビットは、CPU ディープスリープおよびソフトウェアスタンバイモード時に対象メモリの内容を保持するかどうかを制御します。

表 10.7 に、各ビットと対象メモリの関係を示します。

表 10.7 各ビットと対象メモリの関係

PDRAM レジスタビット	対象メモリ
PDRAM.b0	ITCM と DTCM

10.2.13 SSCR1 : ソフトウェアスタンバイコントロールレジスタ 1

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA98

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	SS1F R

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	SS1FR	ソフトウェアスタンバイ高速復帰 0: ソフトウェアスタンバイモードからの復帰時、高速復帰機能は無効 1: ソフトウェアスタンバイモードからの復帰時、高速復帰機能は有効	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

SS1FR ビット (ソフトウェアスタンバイ高速復帰)

SS1FR ビットが 1 の場合、ソフトウェアスタンバイモードからの復帰時間が短縮されます。

復帰時間の詳細については、電気的特性の章を参照してください。

注. 本ビットを 1 に設定することを推奨します。そのように設定しない場合、復帰時間が長くなります。

10.2.14 LPSCR : 低消費電力状態コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA90

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	LPMD[3:0]			

Value after reset: 0 0 0 0 0 1 0 0 0

ビット	シンボル	機能	R/W
3:0	LPMD[3:0]	低消費電力モード設定ビット 0x0: システムアクティブ 0x4: ソフトウェアスタンバイモード 0x8: ディープソフトウェアスタンバイモード 1 0x9: ディープソフトウェアスタンバイモード 2 0xA: ディープソフトウェアスタンバイモード 3 その他: 設定禁止	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

LPSCR レジスタは低消費電力モードの遷移先を制御します。

LPSCR レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号 (ディープソフトウェアスタンバイリセット信号) では初期化されません。詳細は、「5. リセット」を参照してください。

LPMD[3:0]ビット（低消費電力モード設定ビット）

LPMD[3:0]ビットは低消費電力モードの遷移先を示します。実際の低消費電力モード遷移は CPU 内の WFI 命令で実行されます。

各 CPU の WFI 命令が実行されるまで、ソフトウェアスタンバイモードとディープソフトウェアスタンバイモードの遷移は発生しません。

割り込みにより低消費電力モードが解除された場合、LPMD[3:0]ビットは遷移前の値のままになります。0 を書き込むことにより、ビット自身をクリアできます。

FENTRYR.FENTRYi (i=0~3) が 1、または FENTRYR.FENTRYD ビットが 1 の場合、ソフトウェアスタンバイモードとディープソフトウェアスタンバイモードの設定は無効となります。LPMD が 0x4、0x8~0xA のいずれかであっても、MCU は WFI 命令実行時にシステムアクティブ状態を保持します。詳細は、表 10.9 を参照してください。

OFS0.IWDTSTPCTL ビットが 0（カウント継続）の場合、ディープソフトウェアスタンバイ 2 モードと 3 モードの設定は無効となります。LPMD が 0x9 または 0xA であっても、MCU は WFI 命令実行時にディープソフトウェアスタンバイ 1 モードへ遷移します。

IWDTSTPR.SLCSTP が 0（カウント継続）の場合、ディープソフトウェアスタンバイ 2 モードと 3 モードの設定は無効となります。LPMD が 0x9 または 0xA であっても、MCU は WFI 命令実行時にディープソフトウェアスタンバイ 1 モードへ遷移します。

詳細は表 10.9 を参照してください。

電圧監視 n (n=1, 2) リセット許可 (PVDnCR0.RI = 1) の場合、ディープソフトウェアスタンバイモード 2、3 の設定は無効となります。LPMD が 0x9 または 0xA であっても、MCU は WFI 命令実行時にディープソフトウェアスタンバイモード 1 へ遷移します。詳細は、表 10.9 を参照してください。

10.2.15 DPSBYCR：ディープソフトウェアスタンバイコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	IOKEEP P	—	SRKE EP	—	DCSS MODE	—	—

Value after reset: 0 0 0 1 0 0 0 0

ビット	シンボル	機能	R/W
1:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	DCSSMODE	DCDC ソフトスタートモード 0: ディープソフトウェアスタンバイモード解除時、標準時間で復帰する 1: ディープソフトウェアスタンバイモード解除時、短縮した時間で復帰する	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	SRKEEP	スタンバイ SRAM 保持 0: ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 への遷移時にスタンバイ SRAM の内容を保持しない 1: ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 への遷移時にスタンバイ SRAM の内容を保持する	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	IOKEEP	I/O ポート保持 0: ディープソフトウェアスタンバイモード解除時に、I/O ポートはリセット状態 1: ディープソフトウェアスタンバイモード解除時に、I/O ポートはディープソフトウェアスタンバイモード時と同じ状態	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-2

注: PRCR.PRC1 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

DPSBYCR レジスタは、ディープソフトウェアスタンバイモードを制御します。

DPSBYCR レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号（ディープソフトウェアスタンバイリセット信号）では初期化されません。詳細は、「5. リセット」を参照してください。

DCSSMODE ビット (DCDC ソフトスタートモード)

DCSSMODE ビットは、ディープソフトウェアスタンバイモードからの復帰に必要な時間を短縮するかどうかを指定します。詳細は、「48. 電気的特性」を参照してください。

SRKEEP ビット (スタンバイ SRAM 保持)

SRKEEP ビットは、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 への遷移時にスタンバイ SRAM の内容を保持するかどうかを指定します。

IOKEEP ビット (I/O ポート保持)

ディープソフトウェアスタンバイモード時に、I/O ポートはソフトウェアスタンバイモード時と同じ状態を維持します。IOKEEP ビットは、ディープソフトウェアスタンバイモードの解除後、I/O ポートの状態をリセットするか否かを指定します。

10.2.16 DPSWCR : ディープソフトウェアスタンバイウェイトコントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA04

Bit position:	7	6	5	4	3	2	1	0
Bit field:	WTSTS[7:0]							
Value after reset:	0	0	0	0	1	0	1	1

ビット	シンボル	機能	R/W
7:0	WTSTS[7:0]	ディープソフトウェアウェイトスタンバイ時間設定 0x0B: 高速復帰用のウェイトサイクル数 0x9A: 低速復帰用のウェイトサイクル数(注1) その他: 設定禁止	R/W

注. S-TYPE-3、P-TYPE-2

注. PRCR.PRC1 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

注 1. ディープソフトウェアスタンバイモード 2 のみがサポートされます。

DPSWCR レジスタは、外部端子割り込みの要因である端子または周辺割り込みによってディープソフトウェアスタンバイモードが解除されたときの安定待機時間を指定するレジスタです。

本レジスタに指定される安定待機時間中、ディープソフトウェアスタンバイリセットが発生し、MCU は初期化されます。

DPSWCR レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号（ディープソフトウェアスタンバイリセット信号）では初期化されません。詳細は、「5. リセット」を参照してください。

WTSTS[7:0]ビット (ディープソフトウェアウェイトスタンバイ時間設定)

WTSTS ビットには以下の 2 つの値のみが設定できます。

1. WTSTS = 0x0B:

DSTBY 復帰時間を高速に設定します。この場合、ディープソフトウェアスタンバイモード 2 から復帰後、次のソフトウェアスタンバイモードまたは次のディープソフトウェアスタンバイモードへの遷移前にプログラム中に 700 μs を確保する必要があります。

この高速復帰時間の詳細については、「48. 電気的特性」を参照してください。

2. WTSTS = 0x9A:

ディープソフトウェアスタンバイモード 2 用の DSTBY 復帰時間を低速に設定します。この場合、WTSTS = 0x0B の場合のような時間制約はありません。

この低速復帰時間の詳細については、「48. 電気的特性」を参照してください。

注. ディープソフトウェアスタンバイモード 1 またはディープソフトウェアスタンバイモード 3 を使用する場合、余分な待機時間を避けるために WTSTS に 0x0B を設定してください。

10.2.17 DPSIER0 : ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 0

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DIRQ7 E	DIRQ6 E	DIRQ5 E	DIRQ4 E	DIRQ3 E	DIRQ2 E	DIRQ1 E	DIRQ0 E

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DIRQ0E	IRQ0-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
1	DIRQ1E	IRQ1-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
2	DIRQ2E	IRQ2-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
3	DIRQ3E	IRQ3-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
4	DIRQ4E	IRQ4-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
5	DIRQ5E	IRQ5-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
6	DIRQ6E	IRQ6-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
7	DIRQ7E	IRQ7-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W

注. S-TYPE-4、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

DPSIER0 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。詳細は、「5. リセット」を参照してください。

なお、DPSIER0 レジスタの設定を変更すると、端子の状態によっては内部的にエッジが発生し、DPSIFR0 レジスタが 1 になる場合があります。そのため、ディープソフトウェアスタンバイモードに遷移する前に、DPSIFR0 レジスタを 0 にしてください。

本レジスタとディープソフトウェアスタンバイモードを解除する割り込み要因との関係については、表 10.4 を参照してください。

10.2.18 DPSIER1 : ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 1

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA0C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DIRQ1 5E	DIRQ1 4E	DIRQ1 3E	DIRQ1 2E	DIRQ1 1E	DIRQ1 0E	DIRQ9 E	DIRQ8 E

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DIRQ8E	IRQ8-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
1	DIRQ9E	IRQ9-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
2	DIRQ10E	IRQ10-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
3	DIRQ11E	IRQ11-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
4	DIRQ12E	IRQ12-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
5	DIRQ13E	IRQ13-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
6	DIRQ14E	IRQ14-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
7	DIRQ15E	IRQ15-DS 端子許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W

注. S-TYPE-4、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

DPSIER1 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。詳細は、「[5. リセット](#)」を参照してください。

なお、DPSIER1 レジスタの設定を変更すると、端子の状態によっては内部的にエッジが発生し、DPSIFR1 レジスタが 1 になる場合があります。そのため、ディープソフトウェアスタンバイモードに遷移する前に、DPSIFR1 レジスタを 0 にしてください。

本レジスタとディープソフトウェアスタンバイモードを解除する割り込み要因との関係については、[表 10.4](#) を参照してください。

10.2.19 DPSIER2 : ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 2

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	DNMI E	—	—	DPVD 2IE	DPVD 1IE

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DPVD1IE	PVD1 ディープソフトウェアスタンバイ解除信号許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
1	DPVD2IE	PVD2 ディープソフトウェアスタンバイ解除信号許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
4	DNMIE	NMI 端子ディープソフトウェアスタンバイ解除信号許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W(注1)
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-4, P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. 一度だけ 1 を書くことができます。以後のライトアクセスは無効です。

DPSIER2 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。詳細は、「5. リセット」を参照してください。

なお、DPSIER2 レジスタの設定を変更すると、端子の状態によっては内部的にエッジが発生し、DPSIFR2 レジスタが 1 になる場合があります。そのため、ディープソフトウェアスタンバイモードに遷移する前に、DPSIFR2 レジスタを 0 にしてください。

本レジスタとディープソフトウェアスタンバイモードを解除する割り込み要因との関係については、表 10.4 を参照してください。

10.2.20 DPSIER3 : ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 3

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA14

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	DIWD TIE	—	DULP T1IE	DULP T0IE	—	DUSB FSIE

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DUSBFSIE	USBFS サスペンド/レジュームディープソフトウェアスタンバイ解除信号許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	DULPT0IE	ULPT0 オーバーフローディープソフトウェアスタンバイ解除信号許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
3	DULPT1IE	ULPT1 オーバーフローディープソフトウェアスタンバイ解除信号許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	DIWDTIE	IWDT アンダーフローディープソフトウェアスタンバイ解除信号許可 0: ディープソフトウェアスタンバイモード解除を禁止 1: ディープソフトウェアスタンバイモード解除を許可	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-4, P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

DPSIER3 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。詳細は、「5. リセット」を参照してください。

なお、DPSIER3 レジスタの設定を変更すると、端子の状態によっては内部的にエッジが発生し、DPSIFR3 レジスタが 1 になる場合があります。そのため、ディープソフトウェアスタンバイモードに遷移する前に、DPSIFR3 レジスタを 0 にしてください。

本レジスタとディープソフトウェアスタンバイモードを解除する割り込み要因との関係については、表 10.4 を参照してください。

10.2.21 DPSIFR0 : ディープソフトウェアスタンバイ割り込みフラグレジスタ 0

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA18

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DIRQ7 F	DIRQ6 F	DIRQ5 F	DIRQ4 F	DIRQ3 F	DIRQ2 F	DIRQ1 F	DIRQ0 F

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DIRQ0F	IRQ0-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
1	DIRQ1F	IRQ1-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
2	DIRQ2F	IRQ2-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
3	DIRQ3F	IRQ3-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
4	DIRQ4F	IRQ4-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
5	DIRQ5F	IRQ5-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
6	DIRQ6F	IRQ6-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
7	DIRQ7F	IRQ7-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)

注. S-TYPE-4、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. フラグをクリアするための 0 の書き込みのみ可能です。フラグは、1 を読んだ後に 0 を書く必要があります。

それぞれのフラグは、DPSIEGR0 レジスタで設定した解除要求が発生したときに 1 になります。

ディープソフトウェアスタンバイモードではない状態であっても、解除要求が発生すれば 1 になる場合があります。また、DPSIER0 レジスタの設定変更によっても 1 になる場合があります。そのため、DPSIFR0 レジスタを 0x00 にした後、ディープソフトウェアスタンバイモードへ遷移してください。

DPSIER0 レジスタの設定変更後に DPSIFR0 レジスタを 0x00 にする場合は、PCLKB が 6 サイクル以上経過してから、DPSIFR0 レジスタを読んだ後、0 を書いてください。たとえば、DPSIER0 レジスタを読むことによって、PCLKB の 6 サイクル以上が確保されます。

DPSIFR0 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。

詳細は、「5. リセット」を参照してください。

DIRQnF フラグ (IRQn-DS 端子ディープソフトウェアスタンバイ解除フラグ) (n = 0~7)

DIRQnF フラグは IRQn-DS 端子による解除要求が発生したことを示します。

[1 になる条件]

DPSIEGR0 レジスタで選択した IRQn-DS 端子による解除要求が発生したとき

[0 になる条件]

各フラグから 1 を読んだ後、0 を書いたとき

10.2.22 DPSIFR1 : ディープソフトウェアスタンバイ割り込みフラグレジスタ 1

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA1C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DIRQ1 5F	DIRQ1 4F	DIRQ1 3F	DIRQ1 2F	DIRQ1 1F	DIRQ1 0F	DIRQ9 F	DIRQ8 F

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DIRQ8F	IRQ8-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
1	DIRQ9F	IRQ9-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
2	DIRQ10F	IRQ10-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
3	DIRQ11F	IRQ11-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
4	DIRQ12F	IRQ12-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
5	DIRQ13F	IRQ13-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
6	DIRQ14F	IRQ14-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
7	DIRQ15F	IRQ15-DS 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)

注. S-TYPE-4、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. フラグをクリアするための 0 の書き込みのみ可能です。フラグは、1 を読んだ後に 0 を書く必要があります。

それぞれのフラグは、DPSIEGR1 レジスタで設定した解除要求が発生したときに 1 になります。

ディープソフトウェアスタンバイモードではない状態であっても、解除要求が発生すれば 1 になる場合があります。また、DPSIER1 レジスタの設定変更によっても 1 になる場合があります。そのため、DPSIFR1 レジスタを 0x00 にした後、ディープソフトウェアスタンバイモードへ遷移してください。

DPSIER1 レジスタの設定変更後に DPSIFR1 レジスタを 0x00 にする場合は、PCLKB が 6 サイクル以上経過してから、DPSIFR1 レジスタを読んだ後、0 を書いてください。たとえば、DPSIER1 レジスタを読むことによって、PCLKB の 6 サイクル以上が確保されます。

DPSIFR1 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。詳細は、「5. リセット」を参照してください。

DIRQnF フラグ (IRQn-DS 端子ディープソフトウェアスタンバイ解除フラグ) (n = 8~15)

DIRQnF フラグは IRQn-DS 端子による解除要求が発生したことを示します。

[1 になる条件]

DPSIEGR1 レジスタで選択した IRQn-DS 端子による解除要求が発生したとき

[0 になる条件]

各フラグから 1 を読んだ後、0 を書いたとき

10.2.23 DPSIFR2 : ディープソフトウェアスタンバイ割り込みフラグレジスタ 2

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA20

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	DNMIF	—	—	DPVD 2IF	DPVD 1IF
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DPVD1IF	PVD1 ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
1	DPVD2IF	PVD2 ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	DNMIF	NMI 端子ディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-4、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. フラグをクリアするための 0 の書き込みのみ可能です。フラグは、1 を読んだ後に 0 を書く必要があります。

それぞれのフラグは、DPSIEGR2 レジスタで設定した解除要求が発生したときに 1 になります。

ディープソフトウェアスタンバイモードではない状態であっても、解除要求が発生すれば 1 になる場合があります。また、DPSIER2 レジスタの設定変更によっても 1 になる場合があります。そのため、DPSIFR2 レジスタを 0x00 にした後、ディープソフトウェアスタンバイモードへ遷移してください。

DPSIER2 レジスタの設定変更後に DPSIFR2 レジスタを 0x00 にする場合は、PCLKB が 6 サイクル以上経過してから、DPSIFR2 レジスタを読んだ後、0 を書いてください。たとえば、DPSIER2 レジスタを読むことによって、PCLKB の 6 サイクル以上が確保されます。

DPSIFR2 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。詳細は、「5. リセット」を参照してください。

DPVDmIF フラグ (PVDm ディープソフトウェアスタンバイ解除フラグ) (m = 1, 2)

DPVDmIF フラグは電圧監視 m 信号による解除要求が発生したことを示します。

[1 になる条件]

DPSIEGR2 レジスタで選択した電圧監視 m 信号による解除要求が発生したとき

[0 になる条件]

各フラグから 1 を読んだ後、0 を書いたとき

DNMIF フラグ (NMI 端子ディープソフトウェアスタンバイ解除フラグ)

NMI 端子による解除要求が発生したことを示します。

[1 になる条件]

DPSIEGR2 レジスタで設定した NMI 端子による解除要求が発生したとき

[0 になる条件]

各フラグから 1 を読んだ後、0 を書いたとき

10.2.24 DPSIFR3 : ディープソフトウェアスタンバイ割り込みフラグレジスタ 3

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA24

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	DIWD TIF	—	DULP T1IF	DULP T0IF	—	DUSB FSIF

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DUSBFSIF	USBFS サスペンド/レジュームディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	DULPT0IF	ULPT0 オーバーフローディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
3	DULPT1IF	ULPT1 オーバーフローディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	DIWDTIF	IWDT アンダーフローディープソフトウェアスタンバイ解除フラグ 0: 解除要求の発生なし 1: 解除要求の発生あり	R/W(注1)
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-4、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. フラグをクリアするための 0 の書き込みのみ可能です。本フラグは、1 を読んだ後に 0 を書く必要があります。

それぞれのフラグは、対応する解除要求が発生したときに 1 になります。

ディープソフトウェアスタンバイモードではない状態であっても、解除要求が発生すれば 1 になる場合があります。また、DPSIER3 レジスタの設定変更によっても 1 になる場合があります。そのため、DPSIFR3 レジスタを 0x00 にした後、ディープソフトウェアスタンバイモードへ遷移してください。

DPSIER3 レジスタの設定変更後に DPSIFR3 レジスタを 0x00 にする場合は、PCLKB が 6 サイクル以上経過してから、DPSIFR3 レジスタを読んだ後、0 を書いてください。たとえば、DPSIER3 レジスタを読むことによって、PCLKB の 6 サイクル以上が確保されます。

DPSIFR3 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。詳細は、「5. リセット」を参照してください。

DUSBFSIF フラグ (USBFS サスペンド/レジュームディープソフトウェアスタンバイ解除フラグ)

USBFS のサスペンド/レジュームによる解除要求が発生したことを示します。

DUSBFSIF フラグは USBFS 用のフラグです。

[1 になる条件]

USBFS のサスペンド/レジュームによる解除要求が発生したとき

[0 になる条件]

1 を読んだ後、0 を書いたとき

DULPT0IF フラグ (ULPT0 オーバーフローディープソフトウェアスタンバイ解除フラグ)

ULPT0 オーバーフローによる解除要求が発生したことを示します。

[1 になる条件]

ULPT0 による解除要求の発生あり

[0 になる条件]

1 を読んだ後、0 を書いたとき

DULPT1IF フラグ (ULPT1 オーバーフローディープソフトウェアスタンバイ解除フラグ)

ULPT1 オーバーフローによる解除要求が発生したことを示します。

[1 になる条件]

ULPT1 による解除要求が発生したとき

[0 になる条件]

1 を読んだ後、0 を書いたとき

DIWDTIF ビット (IWDT アンダーフローディープソフトウェアスタンバイ解除フラグ)

IWDT アンダーフローによる解除要求が発生したことを示します。

[1 になる条件]

IWDT による解除要求が発生したとき

[0 になる条件]

1 を読んだ後、0 を書いたとき

10.2.25 DPSIEGR0 : ディープソフトウェアスタンバイ割り込みエッジレジスタ 0

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA28

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DIRQ7 EG	DIRQ6 EG	DIRQ5 EG	DIRQ4 EG	DIRQ3 EG	DIRQ2 EG	DIRQ1 EG	DIRQ0 EG

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DIRQ0EG	IRQ0-DS 端子エッジ選択 0: 立ち下がりエッジで解除要求が発生 1: 立ち上がりエッジで解除要求が発生	R/W
1	DIRQ1EG	IRQ1-DS 端子エッジ選択 0: 立ち下がりエッジで解除要求が発生 1: 立ち上がりエッジで解除要求が発生	R/W
2	DIRQ2EG	IRQ2-DS 端子エッジ選択 0: 立ち下がりエッジで解除要求が発生 1: 立ち上がりエッジで解除要求が発生	R/W
3	DIRQ3EG	IRQ3-DS 端子エッジ選択 0: 立ち下がりエッジで解除要求が発生 1: 立ち上がりエッジで解除要求が発生	R/W
4	DIRQ4EG	IRQ4-DS 端子エッジ選択 0: 立ち下がりエッジで解除要求が発生 1: 立ち上がりエッジで解除要求が発生	R/W
5	DIRQ5EG	IRQ5-DS 端子エッジ選択 0: 立ち下がりエッジで解除要求が発生 1: 立ち上がりエッジで解除要求が発生	R/W
6	DIRQ6EG	IRQ6-DS 端子エッジ選択 0: 立ち下がりエッジで解除要求が発生 1: 立ち上がりエッジで解除要求が発生	R/W
7	DIRQ7EG	IRQ7-DS 端子エッジ選択 0: 立ち下がりエッジで解除要求が発生 1: 立ち上がりエッジで解除要求が発生	R/W

注. S-TYPE-4、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

DPSIEGR0 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。詳細は、「5. リセット」を参照してください。

10.2.26 DPSIEGR1 : ディープソフトウェアスタンバイ割り込みエッジレジスタ 1

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA2C

Bit position: 7 6 5 4 3 2 1 0

Bit field:	DIRQ1 5EG	DIRQ1 4EG	DIRQ1 3EG	DIRQ1 2EG	DIRQ1 1EG	DIRQ1 0EG	DIRQ9 EG	DIRQ8 EG
------------	--------------	--------------	--------------	--------------	--------------	--------------	-------------	-------------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DIRQ8EG	IRQ8-DS 端子エッジ選択 0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
1	DIRQ9EG	IRQ9-DS 端子エッジ選択 0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
2	DIRQ10EG	IRQ10-DS 端子エッジ選択 0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
3	DIRQ11EG	IRQ11-DS 端子エッジ選択 0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
4	DIRQ12EG	IRQ12-DS 端子エッジ選択 0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
5	DIRQ13EG	IRQ13-DS 端子エッジ選択 0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
6	DIRQ14EG	IRQ14-DS 端子エッジ選択 0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
7	DIRQ15EG	IRQ15-DS 端子エッジ選択 0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W

注. S-TYPE-4、P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

DPSIEGR1 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。詳細は、「5. リセット」を参照してください。

10.2.27 DPSIEGR2 : ディープソフトウェアスタンバイ割り込みエッジレジスタ 2

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA30

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	—	—	DNMI EG	—	—	DPVD 2EG	DPVD 1EG
------------	---	---	---	------------	---	---	-------------	-------------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DPVD1EG	PVD1 エッジ選択 0: $V_{CC} < V_{det1}$ (下降) 検出時に解除要求を発生 1: $V_{CC} \geq V_{det1}$ (上昇) 検出時に解除要求を発生	R/W
1	DPVD2EG	PVD2 エッジ選択 0: $V_{CC} < V_{det2}$ (下降) 検出時に解除要求を発生 1: $V_{CC} \geq V_{det2}$ (上昇) 検出時に解除要求を発生	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	DNMIEG	NMI 端子エッジ選択 0: 立ち下がりエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-4, P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

DPSIEGR2 レジスタは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号では初期化されません。詳細は、「5. リセット」を参照してください。

10.2.28 SYOCDCCR : システムコントロール OCD コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA38

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DBGEN	—	—	—	—	—	—	—
Value after reset:	1	0	0	0	0	0	0	x

ビット	シンボル	機能	R/W
0	—	読み出し値は不定です。書く場合、0 としてください。	R/W
6:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	DBGEN	デバッグ有効 0: オンチップデバッグは無効 1: オンチップデバッグは有効(注1)	R/W

注. S-TYPE-5, P-TYPE-2

注 1. DBGEN の値はソフトウェアで設定できます。ただし、デバッグ認証に成功するまではオンチップデバッグ機能は有効になりません。つまり、DBGEN が 1 でも、デバッグ認証に成功するまではオンチップデバッグ機能は無効です。詳細は、「2. CPU」を参照してください。

本レジスタはどのセキュリティ属性レジスタ (例: LPMSAR、DPFSAR) によっても制御されません。

DBGEN ビット (デバッグ有効)

DBGEN ビットは、オンチップデバッグ機能を有効にします。

[1 になる条件]

- パワーオンリセットが発生したとき
- 電圧監視 0 リセットが発生したとき
- 1 を書いたとき

[0 になる条件]

- 0 を書いたとき

注. DBGEN ビットが 1 に設定可能な MCU 状態に関して、特定の制約が適用されます。詳細は、「2.13.2. OCD エミュレータ接続での制限」を参照してください。

10.2.29 PLL1LDOCR : PLL1-LDO コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xB04

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	SKEE P	LDOS TP
Value after reset:	0	0	0	0	0	x	0	0

ビット	シンボル	機能	R/W
0	LDOSTP	LDO 停止 0: PLL1-LDO 有効 1: PLL1-LDO 停止	R/W
1	SKEEP	STBY 保持 0: PLL1-LDO はソフトウェアスタンバイモード時に停止します。 1: ソフトウェアスタンバイモード中は、ソフトウェアスタンバイモード前の PLL1-LDO 状態を保持します。	R/W
2	—	読み出し値は不定です。	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-2

注: PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

このレジスタを使って、PLL1 専用の LDO (PLL1-LDO) の動作を制御できます。

Low-speed モード時は、このレジスタの書き込みは禁止されています。

LDOSTP ビット (LDO 停止)

通常モード時の PLL1-LDO 状態は、本ビットで制御されます。本ビットを 1 にした後、少なくとも 1 μ s 間は 0 にしないでください。本ビットは 1 にしてから 1 μ s 経過したときのみ、0 にできます。

本ビットを 1 から 0 に変更した場合、電源が安定するまで 25 μ s かかります。

電源が安定してから PLL1 を操作してください。

SKEEP ビット (STBY 保持)

ソフトウェアスタンバイモード時の PLL1-LDO 状態を制御します。ソフトウェアスタンバイモード時に PLL1-LDO 動作が停止した場合に、ソフトウェアスタンバイモード時の電力消費を低減できます。

10.2.30 PLL2LDOCR : PLL2-LDO コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xB08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	SKEE P	LDOS TP
Value after reset:	0	0	0	0	0	x	0	0

ビット	シンボル	機能	R/W
0	LDOSTP	LDO 停止 0: PLL2-LDO 有効 1: PLL2-LDO 停止	R/W
1	SKEEP	STBY 保持 0: PLL2-LDO はソフトウェアスタンバイモード時に停止します。 1: ソフトウェアスタンバイモード中は、ソフトウェアスタンバイモード前の PLL2-LDO 状態を保持します。	R/W

ビット	シンボル	機能	R/W
2	—	読み出し値は不定です。	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

このレジスタを使って、PLL2 専用の LDO (PLL2-LDO) の動作を制御できます。

Low-speed モード時は、このレジスタの書き込みは禁止されています。

LDOSTP ビット (LDO 停止)

通常モード時の PLL2-LDO 状態は、本ビットで制御されます。本ビットを 1 にした後、少なくとも 1 μ s 間は 0 にしないでください。本ビットは 1 にしてから 1 μ s 経過したときのみ、0 にできます。

本ビットを 1 から 0 に変更した場合、電源が安定するまで 25 μ s かかります。

電源が安定してから PLL2 を操作してください。

SKEEP ビット (STBY 保持)

ソフトウェアスタンバイモード時の PLL2-LDO 状態を制御します。ソフトウェアスタンバイモード時に PLL2-LDO 動作が停止した場合に、ソフトウェアスタンバイモード時の電力消費を低減できます。

10.2.31 HOCOLDOCR : HOCO-LDO コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xB0C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	SKEEP P	LDOS TP

Value after reset: 0 0 0 0 0 0 x 0 0

ビット	シンボル	機能	R/W
0	LDOSTP	LDO 停止 0: HOCO-LDO 有効 1: HOCO-LDO 停止	R/W
1	SKEEP	STBY 保持 0: HOCO-LDO はソフトウェアスタンバイモード時に停止します。 1: ソフトウェアスタンバイモード中は、ソフトウェアスタンバイモード前の HOCO-LDO 状態を保持します。	R/W
2	—	読み出し値は不定です。	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

このレジスタを使って、HOCO 専用の LDO (HOCO-LDO) の動作を制御できます。

Low-speed モード時は、このレジスタの書き込みは禁止されています。

LDOSTP ビット (LDO 停止)

通常モード時の HOCO-LDO 状態を制御します。本ビットを 1 にした後、少なくとも 2 μ s 間は 0 にしないでください。本ビットは 1 にしてから 2 μ s 経過したときのみ、0 にできます。

本ビットを 1 から 0 に変更した場合、電源が安定するまで 5 μ s かかります。

電源が安定してから HOCO を操作してください。

SKEEP ビット (STBY 保持)

ソフトウェアスタンバイモード時の HOCO-LDO 状態を制御します。ソフトウェアスタンバイモード時に HOCO-LDO 動作が停止した場合に、ソフトウェアスタンバイモード時の電力消費を低減できます。

10.3 クロックの切り替えによる消費電力の低減

SCKDIVCR レジスタと SCKDIVCR2 レジスタを設定すると、クロック周波数が切り替わります。

モジュールとクロックの対応関係は、「[8.2.2. SCKDIVCR : システムクロック分周コントロールレジスタ](#)」と「[8.2.3. SCKDIVCR2 : システムクロック分周コントロールレジスタ 2](#)」を参照してください。

10.4 モジュールストップ機能

モジュールストップ機能は、各内蔵周辺モジュールへのクロック供給を停止することが可能です。

MSTPCRn (n = A~E) レジスタの MSTPmi ビット (m = A~E, i = 31~0) を 1 にすると、指定したモジュールは動作を停止してモジュールストップ状態へ遷移します。このとき CPU は動作を継続します。MSTPmi ビットを 0 にすることによって、モジュールストップ状態は解除され、バスサイクルの終了時点でモジュールは動作を再開します。

リセット解除後は、DMAC, DTC, SRAMn (n = 0, 1) 以外の全モジュールがモジュールストップ状態になります。MSTPmi ビットが 1 であるときは、対応するモジュールにアクセスしないでください。また、対応するモジュールにアクセス中であるときは、MSTPmi ビットを 1 にしないでください。

CPU クロックが 120 MHz より速い場合、MSTPmi ビット変更後に、[図 10.2](#) のフローに従って待機時間を設定してください。ソフトウェアを使用して待機時間を測定することを推奨します。ワーストケースの使用条件を考慮して、待機時間が確実に経過したことを確認してください。待機中にやむを得ず割り込みが発生した場合、割り込みから復帰後に、再度測定してください。




図 10.2 CPUCLK が 120 MHz より高い場合のモジュールストップコントロールレジスタの設定フロー

10.5 動作電力低減機能

動作周波数に応じて適切な動作電力制御モードを選択することにより、通常モード時およびプロセッサ低消費電力モード時の消費電力を削減できます。

10.5.1 動作電力制御モードの設定方法

動作電力制御モードを切り替える場合は、その前後において、周波数範囲などの動作条件が仕様範囲内に収まっていることを確認してください。

外部 VDD モード時は、必ず OPCCR.OPCM を 00b にしてください。

動作電力制御モードの切り替え手順例を以下に示します。

表 10.8 各モードで利用可能な発振器

モード	発振器					
	PLL1, PLL2	高速オンチップオシレータ	中速オンチップオシレータ	低速オンチップオシレータ	メインクロック発振器	サブクロック発振器
High-speed	可能	可能	可能	可能	可能	可能
Low-speed	使用不可	可能	可能	可能	可能	可能

(1) 消費電力が大きいモードから小さいモードへ切り替える場合

例：High-speed モードから Low-speed モードへの切り替え

(最初は High-Speed モードで動作しています)

1. 発振器を Low-speed モードで使用するものに変更する。各クロックの周波数を、Low-speed モードにおける最高動作周波数以下にする。
2. Low-speed モードで不要な発振器を OFF にする。
3. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。
4. OPCCR.OPCM[1:0]ビットを 11b (Low-speed モード) にする。
5. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。

(2) 消費電力が小さいモードから大きいモードへ切り替える場合

例：Low-speed モードから High-speed モードへの切り替え

(最初は Low-speed モードで動作しています)

1. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。
2. OPCCR.OPCM[1:0]ビットを 00b (High-speed モード) にする。
3. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。
4. High-speed モードで必要な発振器を ON にする。
5. 各クロックの周波数を、High-speed モードにおける最高動作周波数以下とする。

(動作は High-speed モードになります)

10.6 低消費電力モード

10.6.1 CPU スリープモード

10.6.1.1 CPU スリープモードへの遷移

SCR.SLEEPDEEP ビットが 0 の状態で WFI 命令を実行すると、MCU は CPU スリープモードへ遷移します。このモードでは、CPU は動作を停止しますが、CPU の内部レジスタの値は保持されます。CPU 以外の周辺機能は停止しません。CPU スリープモードで利用可能なリセットまたは割り込みが発生すると、CPU スリープモードが解除されます。すべての割り込み要因が利用可能です。割り込みを使用して CPU スリープモードを解除する場

合、WFI 命令の実行前に、対応する IELSRn レジスタを設定する必要があります。詳細は、「12. 割り込みコントロールユニット (ICU)」を参照してください。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 1 (CPU スリープモードまたは CPU ディープスリープモード時に IWDT カウント停止) の場合、MCU が CPU スリープモードへ遷移すると IWDT はカウントを停止します。同様に、IWDT がレジスタスタートモードであり、かつ IWDTCSSTPR の SLCSTP ビットが 1 (CPU スリープモードまたは CPU ディープスリープモード時に IWDT カウント停止) の場合、MCU が CPU スリープモードへ遷移すると IWDT はカウントを停止します。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 0 (CPU スリープモードまたは CPU ディープスリープモード時に IWDT カウント継続) の場合、MCU が CPU スリープモードへ遷移しても IWDT はカウントを継続します。同様に、IWDT がレジスタスタートモードであり、かつ IWDTCSSTPR の SLCSTP ビットが 0 (CPU スリープモードまたは CPU ディープスリープモード時に IWDT カウント継続) の場合、MCU が CPU スリープモードへ遷移しても IWDT はカウントを継続します。

WDT がオートスタートモードであり、かつ OFS0.WDTSTPCTL ビットが 1 (CPU スリープモードまたは CPU ディープスリープモード時に WDT カウント停止) の場合、MCU が CPU スリープモードへ遷移すると WDT はカウントを停止します。同様に、WDT がレジスタスタートモードであり、かつ WDTCSSTPR の SLCSTP ビットが 1 (CPU スリープモードまたは CPU ディープスリープモード時に WDT カウント停止) の場合、MCU が CPU スリープモードへ遷移すると WDT はカウントを停止します。

WDT がオートスタートモードであり、かつ OFS0.WDTSTPCTL ビットが 0 (CPU スリープモードまたは CPU ディープスリープモード時に WDT カウント継続) の場合、MCU が CPU スリープモードへ遷移しても WDT はカウントを継続します。同様に、WDT がレジスタスタートモードであり、かつ WDTCSSTPR の SLCSTP ビットが 0 (CPU スリープモードまたは CPU ディープスリープモード時に WDT カウント継続) の場合、MCU が CPU スリープモードへ遷移しても WDT はカウントを継続します。

WFI 命令とスリープオンイグジットは、CPU スリープモードに遷移するために機能します。

CPU スリープモードへの遷移の場合は、CPUCLK 周波数に応じた手順があります。詳細は、「10.7.10. 低消費電力状態への遷移および解除時の注意事項」を参照してください。

10.6.1.2 CPU スリープモードの解除

CPU スリープモードは以下の方法で解除されます。

- 割り込み
- リセット
 - RES 端子リセット
 - パワーオンリセット
 - 電圧監視 0 リセット
 - 独立ウォッチドッグタイマリセット
 - ウォッチドッグタイマリセット
 - 電圧監視 m リセット (m = 1, 2)
 - 共通メモリエラーリセット
 - バスエラーリセット

動作は以下のとおりです。

1. 割り込みによる解除
利用可能な割り込み要求が発生すると、CPU スリープモードが解除されて、MCU は割り込み処理を開始します。
2. RES 端子リセットによる解除
RES 端子を Low にすると、MCU はリセット状態になります。「48. 電気的特性」50. 電気的特性に示す規定の期間に従って、RES 端子を Low に保つようにしてください。規定の期間が経過した後、RES 端子を High にすると、CPU はリセット例外処理を開始します。
3. IWDT リセットによる解除

IWDT アンダーフローによる内部リセットが発生すると、CPU スリープモードが解除されて、MCU はリセット例外処理を開始します。ただし、下記の条件下では、CPU スリープモード時に IWDT が停止して、CPU スリープモードを解除するための内部リセットが発生しません。

- OFS0.IWDTSTRT = 0 (オートスタートモード) かつ OFS0.IWDTSTPCTL = 1
- OFS0.IWDTSTRT = 1 (レジスタスタートモード) かつ OFS0.IWDTSTPCTL = 1

4. WDT リセットによる解除

WDT アンダーフローによる内部リセットが発生すると、CPU スリープモードが解除されて、MCU はリセット例外処理を開始します。ただし、下記の条件下では、WDT が通常モードでカウント中でも CPU スリープモードで停止して、CPU スリープモードを解除するための内部リセットが発生しません。

- OFS0.WDTSTRT = 0 (オートスタートモード) かつ OFS0.WDTSTPCTL = 1
- OFS0.WDTSTRT = 1 (レジスタスタートモード) かつ WDTCSSTPR.SLCSTP = 1

5. CPU スリープモードで利用可能な他のリセットによる解除

その他のリセットによって CPU スリープモードは解除され、MCU はリセット例外処理を開始します。

注. 割り込みの正しい設定方法については、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

10.6.2 CPU ディープスリープモード

10.6.2.1 CPU ディープスリープモードへの遷移

SCR.SLEEPDEEP ビットが 1 の状態で WFI 命令を実行すると、MCU は CPU ディープスリープモードへ遷移します。このモードでは、CPU は動作を停止しますが、CPU の内部レジスタの値は保持されます。CPU 以外の周辺機能は停止しません。ただし、このモードでは TCM にアクセスできず、SysTick も停止します。CPU ディープスリープモードで利用可能なリセットまたはウェイクアップ許可割り込みが発生すると、CPU ディープスリープモードが解除されます。すべての割り込み要因が利用可能というわけではなく、CPU ディープスリープモードからのウェイクアップを許可するには、ユーザーは ICU 内の WUPEN0 レジスタと WUPEN1 レジスタも設定する必要があります。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

CPU ディープスリープモード時の IWDT と WDT の動作は、CPU スリープモード時と同じです。

CPU ディープスリープモードへの遷移の場合は、CPUCLK 周波数に応じた手順があります。詳細は、「[10.7.10. 低消費電力状態への遷移および解除時の注意事項](#)」を参照してください。

10.6.2.2 CPU ディープスリープモードの解除

CPU ディープスリープモードは以下の方法で解除されます。

- [表 10.4](#) に示す利用可能な割り込み
- リセット
 - RES 端子リセット
 - パワーオンリセット
 - 電圧監視 0 リセット
 - 独立ウォッチドッグタイマリセット
 - ウォッチドッグタイマリセット
 - 電圧監視 m リセット (m = 1, 2)
 - 共通メモリエラーリセット
 - バスエラーリセット

動作は以下のとおりです。

1. 割り込みによる解除

利用可能な割り込み要求 (利用可能な割り込みについては、[表 10.4](#) を参照) が発生すると、CPU ディープスリープモードへ遷移する前に動作していた各発振器が動作を再開します。これらすべての発振器が安定してから、MCU は CPU ディープスリープモードから通常モードに戻り、割り込み処理を開始します。割り込み

によって CPU ディープスリープモードを解除すると、各電源ドメインはディープスリープ状態に遷移する前と同じ電源状態に戻ります。

(利用可能な割り込みについては、表 10.4 参照)

2. RES 端子リセットによる解除

RES 端子を Low にすると、MCU はリセット状態になります。「48. 電気的特性」に示す規定の期間に従って、RES 端子を Low に保つようしてください。規定の期間が経過した後、RES 端子を High にすると、CPU はリセット例外処理を開始します。

3. IWDT リセットによる解除

IWDT アンダーフローによる内部リセットが発生すると、CPU ディープスリープモードが解除されて、MCU はリセット例外処理を開始します。ただし、下記の条件下では、CPU ディープスリープモード時に IWDT が停止して、CPU ディープスリープモードを解除するための内部リセットが発生しません。

- OFS0.IWDTSTRT = 0 (オートスタートモード) かつ OFS0.IWDTSTPCTL = 1
- OFS0.IWDTSTRT = 1 (レジスタスタートモード) かつ IWDTCSTPR.SLCSTP = 1

4. WDT リセットによる解除

WDT アンダーフローによる内部リセットが発生すると、CPU ディープスリープモードが解除されて、MCU はリセット例外処理を開始します。ただし、下記の条件下では、WDT が通常モードでカウント中でも CPU ディープスリープモードで停止して、CPU ディープスリープモードを解除するための内部リセットが発生しません。

- OFS0.WDTSTRT = 0 (オートスタートモード) かつ OFS0.WDTSTPCTL = 1
- OFS0.WDTSTRT = 1 (レジスタスタートモード) かつ WDTTCSTPR.SLCSTP = 1

5. CPU ディープスリープモードで利用可能な他のリセットによる解除

その他のリセットによって CPU ディープスリープモードは解除され、MCU はリセット例外処理を開始します。

注. 割り込みの正しい設定方法については、「12. 割り込みコントローラユニット (ICU)」を参照してください。

CPU ディープスリープモード解除の場合は、CPUCLK 周波数に応じた手順があります。詳細は、「10.7.10. 低消費電力状態への遷移および解除時の注意事項」を参照してください。

10.6.3 ソフトウェアスタンバイモード

10.6.3.1 ソフトウェアスタンバイモードへの遷移

LPSCR.LPMD ビットが 0x4 で、かつ CPU0.SCR.SLEEPDEEP ビットが 1 の状態で WFI 命令を実行すると、MCU は LPSCR.LPMD 設定に従ってソフトウェアスタンバイモードへ遷移します。必ず MOCOCR.MCSTP を 0 (MOCO 動作) にしてから、WFI 命令を実行して本モードに遷移してください。

このモードでは、CPU、ほとんどの内蔵周辺機能、およびほとんどの発振器が停止します(注1)。ただし、CPU の内部レジスタの値と SRAM データ、内蔵周辺機能と I/O ポートの状態は保持されます。ソフトウェアスタンバイモードでは、ほとんどの発振器が停止するため(注1)、消費電力が大幅に削減されます。表 10.3 に、各内蔵周辺機能と発振器の状態を示します。ソフトウェアスタンバイモードで利用可能なリセットまたは割り込みが発生すると、通常モードに復帰します。各モードで利用可能な割り込み要因については、表 10.4 を参照してください。割り込みを使用して通常モードに復帰する場合は、WFI 命令を実行する前に、対応する IELSRn レジスタを設定する必要があります。詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

注 1. 発振器の状態は、各発振器のコントロールレジスタの設定に依存します。詳細は、クロック生成回路の章を参照してください。

ソフトウェアスタンバイモード時のアドレスバスとバス制御信号の状態は、SBYCR.OPE ビットで選択可能です。SBYCR.OPE ビットは、ソフトウェアスタンバイモード時にアドレスバスとバス制御信号がハイインピーダンス状態となるか、出力を保持するかを指定します。

DMAST.DMST ビットと DTCST.DTCST ビットを 0 にしてから WFI 命令を実行してください。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 1 (ソフトウェアスタンバイモード時に IWDT カウント停止) の場合、MCU がソフトウェアスタンバイモードへ遷移すると IWDT はカウントを停止します。同様に、IWDT がレジスタスタートモードであり、かつ IWDTCSTPR の SLCSTP ビットが 1 (ソフトウ

ェアスタンバイモード時に IWDT カウント停止) の場合、MCU がソフトウェアスタンバイモードへ遷移すると IWDT はカウントを停止します。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 0 (ソフトウェアスタンバイモード時に IWDT カウント継続) の場合、MCU がソフトウェアスタンバイモードへ遷移しても IWDT はカウントを継続します。同様に、IWDT がレジスタスタートモードであり、かつ IWDTCSTPR の SLCSTP ビットが 0 (ソフトウェアスタンバイモード時に IWDT カウント継続) の場合、MCU がソフトウェアスタンバイモードに遷移しても IWDT はカウントを継続します。

ソフトウェアスタンバイモードへ遷移すると、PCLK が停止するため WDT はカウントを停止します。

フラッシュメモリのプログラム/イレース処理中は、ソフトウェアスタンバイモードへ遷移しないでください。ソフトウェアスタンバイモードへ遷移するには、プログラム/イレース処理が完了してから WFI 命令を実行してください。

外部 VDD モード時は、ソフトウェアスタンバイモードに遷移しないでください。

表 10.9 に、関連する制御ビットの設定値と、WFI 命令実行後に遷移するモードを示します。

表 10.9 WFI 命令実行後にモードに影響するビットの設定

	LPSCR.LPMD ビットと CPU.SCR.SLEEPDEEP ビットのモード設定				
	ソフトウェアスタンバイ	ディープソフトウェアスタンバイ 1	ディープソフトウェアスタンバイ 2	ディープソフトウェアスタンバイ 3	
	(LPSCR.LPMD = 0x4, CPU0.SCR.SLEEPDEEP = 1)	(LPSCR.LPMD = 0x8, CPU0.SCR.SLEEPDEEP = 1)	(LPSCR.LPMD = 0x9, CPU0.SCR.SLEEPDEEP = 1)	(LPSCR.LPMD = 0xA, CPU0.SCR.SLEEPDEEP = 1)	
FENTRYR.FENTRYC FENTRYR.FENTRYD	0	ソフトウェアスタンバイ	ディープソフトウェアスタンバイ 1	ディープソフトウェアスタンバイ 2	ディープソフトウェアスタンバイ 3
	1	CPU ディープスリープモードかつシステムアクティブ保持	CPU ディープスリープモードかつシステムアクティブ保持	CPU ディープスリープモードかつシステムアクティブ保持	CPU ディープスリープモードかつシステムアクティブ保持
OFS0.IWDTSTPCTL (オートスタートモード) または IWDTCSTPR.SLCSTP (レジスタスタートモード)	0	ソフトウェアスタンバイ	ディープソフトウェアスタンバイ 1	ディープソフトウェアスタンバイ 1	ディープソフトウェアスタンバイ 1
	1			ディープソフトウェアスタンバイ 2	ディープソフトウェアスタンバイ 3
PVD1CR0.RI PVD2CR0.RI	0	ソフトウェアスタンバイ	ディープソフトウェアスタンバイ 1	ディープソフトウェアスタンバイ 2	ディープソフトウェアスタンバイ 3
	1			ディープソフトウェアスタンバイ 1	ディープソフトウェアスタンバイ 1

注: 複数のモード遷移条件が競合している場合は、以下の優先順位でモード遷移が実行されます。
CPU ディープスリープモードかつシステムアクティブ保持>ソフトウェアスタンバイ>ディープソフトウェアスタンバイ 1>ディープソフトウェアスタンバイ 2>ディープソフトウェアスタンバイ 3

ソフトウェアスタンバイモードへの遷移の場合は、CPUCLK 周波数に応じた手順があります。詳細は、「10.7.10. 低消費電力状態への遷移および解除時の注意事項」を参照してください。

10.6.3.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードは以下の方法で解除されます。

- 表 10.4 に示す利用可能な割り込み
- リセット
 - RES 端子リセット
 - パワーオンリセット
 - 電圧監視リセット
 - IWDT アンダーフローに起因したリセット

ソフトウェアスタンバイモードが解除されると、ソフトウェアスタンバイモードへ遷移する前に動作していた発振器が動作を再開します。すべての発振器が安定してから、MCU はソフトウェアスタンバイモードから通常モードへ復帰します。ソフトウェアスタンバイモードから復帰させる方法については、「12.2.15. WUPEN0: ウェイ

クアック割り込みイネーブルレジスタ 0」, 「12.2.16. WUPEN1 : ウェイクアップ割り込みイネーブルレジスタ 1」を参照してください。

以下の方法のいずれかによって、ソフトウェアスタンバイモードを解除できます。

1. 割り込みによる解除
利用可能な割り込み要求 (表 10.4 を参照) が発生すると、ソフトウェアスタンバイモードへ遷移する前に動作していた発振器が動作を再開します。すべての発振器が安定してから、MCU はソフトウェアスタンバイモードから通常モードへ復帰し、割り込み処理を開始します。
割り込みによってソフトウェアスタンバイモードを解除すると、各電源ドメインはソフトウェアスタンバイ状態に遷移する前と同じ電源状態に戻ります。
2. RES 端子リセットによる解除
RES 端子を Low にすると、MCU はリセット状態に遷移し、デフォルトで動作状態にあった発振器が発振を開始します。「48. 電気的特性」に示す規定の期間に従って、RES 端子を Low に保つようしてください。規定の期間が経過した後、RES 端子を High にすると、CPU はリセット例外処理を開始します。
3. パワーオンリセットによる解除
パワーオンリセットによってソフトウェアスタンバイモードが解除され、MCU はリセット例外処理を開始します。
4. 電圧監視リセットによる解除
電圧検出回路による電圧監視リセットによってソフトウェアスタンバイモードが解除され、MCU はリセット例外処理を開始します。
5. IWDT リセットによる解除
IWDT アンダーフローによる内部リセットが発生すると、ソフトウェアスタンバイモードが解除され、MCU はリセット例外処理を開始します。ただし、下記の条件下では、ソフトウェアスタンバイモード時に IWDT が停止して、ソフトウェアスタンバイモードを解除するための内部リセットが発生しません。
 - OFS0.IWDTSTRT = 0 (オートスタートモード) かつ OFS0.IWDTSTPCTL = 1
 - OFS0.IWDTSTRT = 1 (レジスタスタートモード) かつ IWDTCSTPR.SLCSTP = 1

ソフトウェアスタンバイモード解除の場合は、CPUCLK 周波数に応じた手順があります。詳細は、「10.7.10. 低消費電力状態への遷移および解除時の注意事項」を参照してください。

10.6.3.3 ソフトウェアスタンバイモードの応用例

IRQn 端子の立ち下がりエッジ検出時のソフトウェアスタンバイモードへの遷移と、IRQn 端子の立ち上がりエッジによるソフトウェアスタンバイモードの解除の例を図 10.3 に示します。

この例では、通常モードにおいて、ICU の IRQCRi.IRQMD[1:0] (i = 0~15) ビットが 00b (立ち下がりエッジ) の状態で IRQn 端子の割り込みを受け付けた後、IRQCRi.IRQMD[1:0] ビットを 01b (立ち上がりエッジ) にしています。さらに、MOCO が動作していない場合、MOCOCR.MCSTP を 0 (MOCO 動作) にする必要があります。続いて、LPSCR.LPMD ビットを 0x4 に、CPU.SCR.SLEEPDEEP ビットを 1 にした後、WFI 命令を実行しています。その結果、ソフトウェアスタンバイモードへの遷移が完了し、その後、IRQn 端子の立ち上がりエッジによってソフトウェアスタンバイモードが解除されます。

ソフトウェアスタンバイモードからの復帰には、ICU の設定も必要になります。詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。図 10.3 の発振安定時間については、「48. 電気的特性」に示されています。




図 10.3 ソフトウェアスタンバイモードの応用例

10.6.4 ディープソフトウェアスタンバイモード

10.6.4.1 ディープソフトウェアスタンバイモードへの遷移

LPSCR.LPMD ビットが 0x8、0x9、0xA で、かつ CPU.SCR.SLEEPDEEP ビットが 1 の状態で WFI 命令を実行すると、MCU は LPSCR.LPMD 設定に従ってディープソフトウェアスタンバイモード 1、2、3 のいずれかへ遷移します。WFI 命令を実行して本モードに遷移する前に、MOCOCR.MCSTP を 0 (MOCO 動作) にする必要があります。関連する制御ビットの設定値については、表 10.9 を参照してください。

これらのモードでは、表 10.3 に示すように CPU、オンチップ周辺機能、SRAM、および発振器がほぼすべて停止します。さらに、これらの非アクティブモジュールに対する内部電源の供給が停止するので、消費電力が著しく低減されます。CPU レジスタと特定の内部周辺モジュールの内容はすべて不定となります。表 10.3 に、各内蔵周辺機能と発振器の状態を示します。

スタンバイ SRAM のデータはディープソフトウェアスタンバイモード 1 の時に保持されます。

OFS1(_SEC).PVDAS = 0 かつ OFS1(_SEC).PVDLPSEL = 0 の場合、PVD0 の低消費電力機能が有効になるので、消費電力がさらに削減されます。ディープソフトウェアスタンバイモード 2 では、スタンバイ SRAM、USB レジューム検出部、および IWDT への内部電源の供給も停止しますので、消費電力が削減されます。このとき、スタンバイ SRAM のデータは不定となります。OFS1(_SEC).PVDAS = 0 かつ OFS1(_SEC).PVDLPSEL = 0 の場合、PVD0 の低消費電力機能が有効になるので、消費電力がさらに削減されます。ディープソフトウェアスタンバイモード 3 では、PVD も停止します。詳細は、「48. 電気的特性」を参照してください。

DMAST.DMST ビットと DTCST.DTCST ビットを 0 にしてから WFI 命令を実行してください。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 1 の状態で MCU がディープソフトウェアスタンバイモード 2 または 3 へ遷移すると、LOCO と IWDT への電源供給が停止します。また、IWDT もカウンタを停止します。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 0 の場合、LPSCR.LPMD の設定にかかわらず、MCU はディープソフトウェアスタンバイモード 2 または 3 ではなくディープソフトウェアスタンバイモード 1 に遷移します。

IWDT がレジスタスタートモードであり、かつ IWDTCSSTPR.SLCSTP ビットが 0 の場合、LPSCR.LPMD の設定にかかわらず、MCU はディープソフトウェアスタンバイモード 2 または 3 ではなくディープソフトウェアスタンバイモード 1 に遷移します。

フラッシュメモリのプログラム/イレース処理中は、ディープソフトウェアスタンバイモードへ遷移しないでください。ディープソフトウェアスタンバイモードへ遷移するには、プログラム/イレース処理が完了してから WFI 命令を実行してください。

外部 VDD モード時は、ディープソフトウェアスタンバイモードに遷移しないでください。

PVDnCR0.RI (n = 1, 2) が 1 (電圧監視 n リセット選択) の場合、LPSCR.LPMD の設定にかかわらず、MCU はディープソフトウェアスタンバイモード 2 または 3 ではなくディープソフトウェアスタンバイモード 1 に遷移します。I/O ポートの端子状態はソフトウェアスタンバイモード時と同じです。

ディープソフトウェアスタンバイモードへの遷移の場合は、CPUCLK 周波数に応じた手順があります。詳細は「10.7.10. 低消費電力状態への遷移および解除時の注意事項」を参照してください。

10.6.4.2 ディープソフトウェアスタンバイモードの解除

ディープソフトウェアスタンバイモードは、以下の場合に解除されます。

- 表 10.4 に示す利用可能な割り込み
- リセット：
 - RES 端子リセット
 - パワーオンリセット
 - 電圧監視リセット
 - IWDT アンダーフローに起因したリセット

1. 割り込みによる解除

割り込みによる解除は、DPSIERn (n = 0~3) レジスタと DPSIFRn (n = 0~3) レジスタで制御されます。ディープソフトウェアスタンバイモードの解除可能な割り込み要求が発生すると、DPSIFRn レジスタの当該フラグが 1 になります。DPSIERn レジスタで割り込みが許可されていると、ディープソフトウェアスタンバイモードが解除されます。また、立ち上がりエッジと立ち下がりエッジの選択は、DPSIEGRn (n = 0~2) にて設定可能です。エッジ選択が可能な割り込みは、NMI 割り込み、IRQ0-DD~IRQ15-DS 割り込み、電圧監視 n (n = 1, 2) 割り込みです。ディープソフトウェアスタンバイモードの解除要求が発生すると、内部電源が供給され、MOCO クロックが発振を開始し、MCU 全体に対して内部リセット (ディープソフトウェアスタンバイリセット) が発生します。

安定した MOCO クロックが MCU 全体に供給され、ディープソフトウェアスタンバイリセットが解除されます。そして MCU はリセット例外処理を開始します。

外部割り込み端子または内部割り込み信号によってディープソフトウェアスタンバイモードが解除されると、RSTSR0.DPSRSTF フラグが 1 になります。

2. RES 端子リセットによる解除

RES 端子を Low にすると、本 MCU はディープソフトウェアスタンバイモードを解除して、リセット状態になります。電氣的仕様の章に示す規定の期間の間、RES 端子を Low に保つようにしてください。規定の期間が経過した後、RES 端子を High にすると、CPU はリセット例外処理を開始します。

3. パワーオンリセットによる解除

パワーオンリセットによってディープソフトウェアスタンバイモードが解除され、MCU はリセット例外処理を開始します。

4. 電圧監視 0 リセットによる解除

電圧検出回路による電圧監視 0 リセットによってディープソフトウェアスタンバイモードが解除され、MCU はリセット例外処理を開始します。

5. 電圧監視 n リセット (n = 1, 2) による解除

電圧検出回路による電圧監視 n リセット (n = 1, 2) によってディープソフトウェアスタンバイモード 1 が解除され、MCU はリセット例外処理を開始します。

6. IWDT リセットによる解除

IWDT リセット (IWDT アンダーフローにより発生する内部リセット) によってディープソフトウェアスタンバイモード 1 が解除され、MCU はリセット例外処理を開始します。

ただし、下記の条件下では、ディープソフトウェアスタンバイモード1の時にIWDTが停止して、ディープソフトウェアスタンバイモード1を解除するためのIWDTリセットが発生しません。

- OFS0.IWDTSTRT = 0 (オートスタートモード) かつ OFS0.IWDTSTPCTL = 1
- OFS0.IWDTSTRT = 1 (レジスタスタートモード) かつ IWDTCSLTPR.SLCSTP = 1

10.6.4.3 ディープソフトウェアスタンバイモード解除時の端子状態

ディープソフトウェアスタンバイモード時、I/Oポートはディープソフトウェアスタンバイモードへの遷移前と同じ状態を保持しています。本MCUはディープソフトウェアスタンバイモードの解除に伴う内部リセットによって初期化されます。ディープソフトウェアスタンバイモードを解除すると、リセット例外処理がただちに開始されます。

I/Oポートを初期化するか、ディープソフトウェアスタンバイモード遷移前の状態を保持するかはDPSBYCR.IOKEEPビットで選択可能です。

- DPSBYCR.IOKEEPビットが0の場合
ディープソフトウェアスタンバイモードの解除に伴う内部リセットによって、I/Oポートは初期化されます。
- DPSBYCR.IOKEEPビットが1の場合
ディープソフトウェアスタンバイモードの解除に伴う内部リセットによって、MCUが初期化されますが、I/OポートはMCUの内部状態にかかわらずディープソフトウェアスタンバイモード遷移前の状態を保持します。このとき、I/Oポートまたは周辺モジュールが設定されていても、I/Oポート状態はディープソフトウェアスタンバイモード遷移前の状態から変化しません。さらに、DPSBYCR.IOKEEPビットを0にすることによって、保持されていたI/Oポート状態が解放され、MCUは内部状態に従って動作します。

DPSBYCR.IOKEEPビットは、ディープソフトウェアスタンバイモードの解除要因となる内部リセット信号（ディープソフトウェアスタンバイリセット信号）では初期化されません。

10.6.4.4 ディープソフトウェアスタンバイモードの応用例

(1) ディープソフトウェアスタンバイモードの遷移と解除

IRQn-DS端子の立ち下がりエッジでディープソフトウェアスタンバイモードに遷移し、IRQn-DS端子の立ち上がりエッジでディープソフトウェアスタンバイモードを解除する例を図10.4に示します。この例では、ICUのIRQCRI.IRQMD[1:0]ビットを00b（立ち下がりエッジ）にした状態で、IRQn端子の割り込みを受け付けています。MOCOが動作していない場合、MOCOCR.MCSTPを0（MOCO動作）にする必要があります。

その後、DPSIEGRy.DIRQnEG (y=0, 1, n=0~15) ビットを1（立ち上がりエッジ）に、LPSCR.LPMDビットを0x8、0x9、または0xAに、かつCPU.SCR.SLEEPDEEPビットを1にすると、WFI命令が実行されます。ディープソフトウェアスタンバイモードへの遷移はこのようにして実行されます。その後、IRQn-DS端子の立ち上がりエッジでディープソフトウェアスタンバイモードが解除されます。




図 10.4 ディープソフトウェアスタンバイモードの応用例

10.6.4.5 ディープソフトウェアスタンバイモード使用時のフローチャート

図 10.5 に、ディープソフトウェアスタンバイモード使用時のフローチャート例を示します。

この例では、リセット例外処理の後、リセット機能の RSTSR0.DPSRSTF フラグを読み出して、RES 端子によるリセットか、ディープソフトウェアスタンバイモード解除によるリセットかを判定しています。

RES 端子によるリセットの場合は、必要なレジスタの設定を行った後、ディープソフトウェアスタンバイモードへ遷移しています。

ディープソフトウェアスタンバイモード解除によるリセットの場合は、I/O ポートの設定をした上で、DPSBYCR.IOKEEP ビットを 0 にクリアしています。




図 10.5 ディープソフトウェアスタンバイモード使用時のフローチャート例

10.7 使用上の注意

10.7.1 レジスタアクセス

(1) 特定モードの期間中または遷移中の無効なレジスタへのライトアクセス

下記のいかなる条件においても、レジスタ書き込みを行わないでください。

[レジスタ]

- “SYSTEM”という周辺名をもつ全レジスタ

[条件]

- OPCCR.OPCMTSF = 1 (動作電力制御モード遷移中)
- FENTRYR.FENTRYi = 1 (i = 0~3) または FENTRYR.FENTRYD = 1 (フラッシュ P/E モード、データフラッシュ P/E モード)
- WFI 命令の実行から通常モードへ復帰するまでの期間中

(2) クロック関連レジスタに対する有効な設定値

表 10.10 と表 10.11 に、各動作電力制御モードにおけるクロック関連レジスタの有効な設定値を示します。有効な設定値以外の値を書き込まないようにしてください。また、各レジスタには、動作電力制御モード以外の特定の条件下で禁止される設定値もあります。各レジスタに対する他の条件については、「8. クロック発生回路」を参照してください。

表 10.10 クロック関連レジスタに対する有効な設定値 (1)

モード	設定有効値		
	SCKSCR.CKSEL[2:0] CKOCR.CKOSEL[2:0]	PLLCR.PLLSTP	PLL2CR.PLL2STP
High-speed	000b (HOCO) 001b (MOCO) 010b (LOCO) ^(注2) 011b (MOSC) 100b (SOSC) 101b (PLL1P) ^(注1)	0 (動作) 1 (停止)	0 (動作) 1 (停止)
Low-speed	000b (HOCO) 001b (MOCO) 010b (LOCO) ^(注2) 011b (MOSC) 100b (SOSC)	1 (停止)	1 (停止)

注 1. SCKSCR.CKSEL[2:0]のみ

注 2. CKOCR.CKOSEL[2:0]のみ

表 10.11 クロック関連レジスタに対する有効な設定値 (2)

動作発振器	設定有効値
	OPCCR.OPCM[1:0]
PLL1、PLL2	00b
高速オンチップオシレータ	00b、11b
中速オンチップオシレータ	
メインクロック発振器	
低速オンチップオシレータ	
サブクロック発振器	

(3) DTC または DMAC による無効なレジスタへのライトアクセス

DTC または DMAC によって、下記のレジスタに書き込まないでください。

[レジスタ]

- MSTPCRA
- MSTPCRB
- MSTPCRC
- MSTPCRD
- MSTPCRE

(4) PRCR.PRC1 ビットが 0 の場合の無効なライトアクセス

PRCR.PRC1 ビットが 0 の場合、下記のレジスタに対する書き込みは無効です。

[レジスタ]

- OPCCR
- PDRAMSCR_n
- SBYCR
- SSCR1
- LPSCR

- DPSBYCR
- DPSIERn
- DPSIFRn
- DPSIEGRn
- PLL1LDOSCR
- PLL2LDOSCR
- HOCOLDOSCR
- LVOCR

(5) PRCR.PRC4 ビットが 0 の場合の無効なライトアクセス

PRCR.PRC4 ビットが 0 の場合、下記のレジスタに対する書き込みは無効です。

[レジスタ]

- LPMSAR
- PGCSAR
- DPFSAR
- RSCSAR

10.7.2 I/O ポートの状態

ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモードでの I/O ポートの状態は、当該モードに遷移する前の状態と同じです。したがって、High を出力している間、供給電流は低減されません。

10.7.3 DMAC と DTC のモジュールストップ状態

MSTPCRA.MSTPA22 ビットを 1 にする前に、DMAC の DMAST.DMST ビットと DTC の DTCST.DTCST ビットを 0 にしてください。詳細は、「[15. DMA コントローラ \(DMAC\)](#)」および「[16. データトランスファコントローラ \(DTC\)](#)」を参照してください。

10.7.4 内部割り込み要因

モジュールストップ状態では、割り込みの動作ができません。割り込み要求が発生しているときに、モジュールストップビットを設定すると、CPU の割り込み要因や、DMAC や DTC の起動要因をクリアできません。そのため、対応する割り込みを事前に禁止してから、モジュールストップビットを設定してください。

10.7.5 DIRQnE ビットによる入力バッファ制御

DPSIERy.DIRQnE ($y = 0, 1, n = 0 \sim 15$) ビットを 1 にすることで、IRQ0-DS~IRQ15-DS 端子の入力バッファを有効にできます。これにより、当該端子の入力は、DPSIFRy.DIRQnF ($y = 0, 1, n = 0 \sim 15$) ビットに送られますが、割り込みコントローラや周辺モジュール、I/O ポートには送られませんので注意してください。

10.7.6 低消費電力モードへの遷移

本 MCU はイベントによるウェイクアップをサポートしていないため、WFE 命令の実行によって低消費電力モード (CPU スリープモード、CPU ディープスリープモード、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモード) へ遷移させないでください。

10.7.7 WFI 命令のタイミング

WFI 命令は、I/O レジスタおよび CS/SDRAM 領域の書き込みが完了する前に実行されることがあり、その場合、意図しない動作を起こす恐れがあります。これは、I/O レジスタおよび CS/SDRAM 領域への書き込み直後に WFI 命令が実行された場合に生じます。この問題を避けるには、書き込まれたレジスタおよび CSCR/SDRAM 領域を読み戻して、書き込みの完了を確認することをお勧めします。

10.7.8 DMAC または DTC による WDT/IWDT レジスタ書き込み

プロセッサ低消費電力モードへの遷移によって WDT または IWDT が停止している間は、DMAC または DTC で WDT または IWDT 内のレジスタに書き込みをしないでください。

10.7.9 モジュールストップビット書き込みタイミング

対応するモジュールストップビットの書き込みが完了する前に I/O レジスタへのアクセスを実行することは可能です。この場合、I/O レジスタへのアクセスは意図しない動作を起こす恐れがあります。この問題を避けるには、I/O レジスタにアクセスする前に、モジュールストップビットを読み戻して、書き込みの完了を確認してください。

10.7.10 低消費電力状態への遷移および解除時の注意事項

低消費電力状態への遷移と低消費電力状態からの解除は、CPUCLK 周波数に応じた手順で行う必要があります。これらのフローを [図 10.6](#)、[図 10.7](#)、[図 10.8](#) に示します。待機時間の測定にはソフトウェアの使用を推奨します。ワーストケースの使用条件を考慮して、待機時間が確実に経過したことを確認してください。待機時間中にやむを得ず割り込みが発生した場合、割り込みからの復帰後に再測定してください。




図 10.6 CLK 周波数に応じて CPU スリープモード、CPU ディープスリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード 1/2/3 に遷移する場合の追加フロー




図 10.7 CLK 周波数に応じて CPU ディープスリープモードから復帰する場合の追加フロー




図 10.8 ソフトウェアスタンバイモード解除時の追加フロー

11. レジスタライトプロテクション

11.1 概要

レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。保護されるレジスタは、プロテクトレジスタ (PRCR_S と PRCR_NS) で設定します。

2種類のプロテクトレジスタは、一方はセキュアセットレジスタ/ビットとして、他方は非セキュアセットレジスタ/ビットとして機能します。これらをまとめて PRCR レジスタと呼びます。

表 11.1 に PRCR レジスタのビットと保護されるレジスタの対応関係を示します。

PRCR ビットに適用されるレジスタの情報は、各レジスタの説明の中に与えられています。

表 11.1 PRCR レジスタのビットと保護されるレジスタの対応関係

PRCR レジスタ	保護されるレジスタ
PRC0	<ul style="list-style-type: none"> クロック発生回路に関連するレジスタ : SCKDIVCR, SCKDIVCR2, SCKSCR, PLLCCR, PLLCR, BCKGR, MOSCCR, HOCOCCR, MOCOCCR, FLLCR1, FLLCR2, CKOCR, OSTDCR, OSTDSR, PLL2CCR, PLL2CR, PLLCCR2, PLL2CCR2, EBCKOCR, SDCKOCR, SCICKDIVCR, SCICKCR, SPICKDIVCR, SPICKCR, MOCOUTCR, HOCOUTCR, USBCKDIVCR, CANFDCKDIVCR, I3CCKDIVCR, USBCKCR, CANFDCKCR, I3CCKCR, MOSCSCR, HOCOSCR, MOSCWTCR, MOMCR, SOSCCR, SOMCR, LOCOCCR, LOCOUTCR, SYRACCR
PRC1	<ul style="list-style-type: none"> 低消費電力モードに関連するレジスタ : SBYCR, OPCCR, PDRAMSCR0, PDRAMSCR1, SSCR1, LPSCR, DPSBYCR, DPSWCR, DPSIER0-3, DPSIFR0-3, DPSIEGR0-2, PLL1LDOCR, PLL2LDOCR, HOCOLDOCR, LVOCR, VBTBER, VBTICTLR, VBTBPCR1, VBTBPCR2
PRC3	<ul style="list-style-type: none"> PVDに関連するレジスタ : PVD1CR1, PVD1SR, PVD2CR1, PVD2SR, PVD1CMPCR, PVD2CMPCR, PVD1CR0, PVD2CR0, PVD1FCR, PVD2FCR
PRC4	<ul style="list-style-type: none"> セキュリティ/プリビレッジ設定レジスタに関連するレジスタ : ELCSARx (x = A, B)^(注1), ELCPARx (x = A, B), PSARx (x = A~E), MSSAR, PPARx (x = A~E), MSPAR, PmSAR (m = 0~9, A~G), CPUSAR, DEBUGSAR, ICUSARx (x = A, B, E~I), SRAMSAR, BUSSARx (x = A~C), BUSPARC, MMPUSARx (x = A, B), DTCSAR, DMACSAR, DMACCHSAR, DMACCHPAR, TEVTRCR, SRAMSABAR0-1, STBRAMSABAR, STBRAMPABAR_NS, STBRAMPABAR_S, FSAR, CGFSAR, RSTSAR, LPMSAR, PVD SAR, BBFSAR, DPFSAR, RSCSAR, PGCSAR
PRC5 ^(注1)	<ul style="list-style-type: none"> リセット制御に関連するレジスタ : SYRSTMSK0, SYRSTMSK2

注 1. PRCR_S のみサポートされています。

11.2 レジスタの説明

11.2.1 PRCR_S : セキュア用プロテクトレジスタ (PRCR_S)

Base address: SYSC = 0x4001_E000

Offset address: 0x3FA

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PRKEY[7:0]							—	—	PRC5	PRC4	PRC3	—	PRC1	PRC0	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PRC0	クロック発生回路関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
1	PRC1	低消費電力モード関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
3	PRC3	PVD 関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
4	PRC4	セキュリティ/プリビレッジ設定レジスタに関連するレジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
5	PRC5	リセット制御関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	PRKEY[7:0]	0xA5 : PRCR_S レジスタへの書き込みを許可 上記以外 : PRCR_S レジスタへの書き込みを禁止 本ビットを読むと 0x00 が読めます。	W

注. S-TYPE6, P-TYPE2

PRCR_S レジスタは、常にセキュアまたはセキュアに設定されているレジスタを保護するために使用されます。

PRCn ビット (プロテクトビット n) (n = 0, 1, 3, 4, 5)

PRCn ビットによって、表 11.1 に記載されている保護されるレジスタへの書き込みを許可または禁止します。PRCn ビットを 1 にすると書き込み許可、0 にすると書き込み禁止になります。

PRCR_S と PRCR_S に制御されるレジスタが連続的に書き込みアクセスされる場合、PRC4 により制御されるレジスタは PRC4 の変更を反映しない可能性があります。連続的な書き込みアクセスを避けるか、または PRC4 の変更後に PRCR_S を読み出してから、PRC4 で制御されるレジスタに書き込んでください。

PRKEY[7:0] ビット (レジスタライトプロテクションキービット)

本ビットは、PRCR_S レジスタへの書き込みの許可または禁止を制御します。PRCR_S レジスタの PRCn ビットに書き込むためには、PRKEY[7:0] に 0xA5 を書き込んでください。PRKEY[7:0] に 0xA5 以外の値を書き込んだ場合、PRCR_S レジスタに書き込んでも PRCn ビットは変更されません。

11.2.2 PRCR_NS : 非セキュア用プロテクトレジスタ (PRCR_NS)

Base address: SYSC_NS = 0x5001_E000

Offset address: 0x3FE

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PRKEY[7:0]							—	—	—	PRC4	PRC3	—	PRC1	PRC0	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PRC0	クロック発生回路関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
1	PRC1	低消費電力モード関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	PRC3	PVD 関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
4	PRC4	セキュリティ/プリビレッジ設定レジスタに関連するレジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W

ビット	シンボル	機能	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	PRKEY[7:0]	0xA5 : PRCR_NS レジスタへの書き込みを許可 上記以外 : PRCR_NS レジスタへの書き込みを禁止 本ビットを読むと 0x00 が読めます。	W

注. S-TYPE7, P-TYPE2

PRCR_NS レジスタは、非セキュアに設定されているレジスタを保護するために使用されます。

PRCn ビット (プロテクトビット n) (n = 0, 1, 3, 4)

PRCn ビットによって、表 11.1 に記載されている保護されるレジスタへの書き込みを許可または禁止します。PRCn ビットを 1 にすると書き込み許可、0 にすると書き込み禁止になります。

PRCR_NS とそれに制御されるレジスタが連続的に書き込みアクセスされる場合、PRC4 により制御されるレジスタは PRC4 の変更を反映しない可能性があります。そのレジスタへの連続的な書き込みを避けるか、または PRC4 の変更後に PRCR_NS を読み出してから、PRC4 で制御されるレジスタに書き込んでください。

PRKEY ビット (レジスタライトプロテクションキービット)

本ビットは、PRCR_NS レジスタへの書き込みの許可または禁止を制御します。PRCR_NS レジスタの PRCn ビットに書き込むためには、PRKEY[7:0]に 0xA5 を書き込んでください。PRKEY[7:0]に 0xA5 以外の値を書き込んだ場合、PRCR_NS レジスタに書き込んでも PRCn ビットは変更されません。

12. 割り込みコントローラユニット (ICU)

12.1 概要

割り込みコントローラユニット (ICU) は、ネスト型ベクタ割り込みコントローラ (NVIC)、DMA コントローラ (DMAC)、およびデータトランスファコントローラ (DTC) モジュールにリンクされるイベント信号を制御します。ICU はノンマスクابل割り込みも制御します。

表 12.1 に ICU の仕様、図 12.1 に ICU のブロック図、表 12.2 に ICU の入出力端子を示します。

表 12.1 ICU の仕様

項目		内容
マスクابل割り込み	周辺機能割り込み	<ul style="list-style-type: none"> 周辺モジュールからの割り込み 要因数：281 (イベントリスト番号 17~511 内の要因から選択)
	外部端子割り込み	<ul style="list-style-type: none"> 割り込み検出：Low レベル^(注4)、立ち下がりエッジ、立ち上がりエッジ、両エッジ。要因ごとに設定可能 デジタルフィルタ機能 16 要因 (IRQi (i = 0~15) 端子からの割り込み)
	CPU (NVIC) への割り込み要求	<ul style="list-style-type: none"> 96 本の割り込み要求を NVIC に対して出力^(注5)
	DMAC 制御	<ul style="list-style-type: none"> 割り込み要因によって DMAC の起動が可能^(注1) DMAC の全チャネル個別に対象の割り込み要因を選択可能
	DTC 制御	<ul style="list-style-type: none"> 割り込み要因によって DTC の起動が可能^(注1) 割り込み要因の選択方式は、NVIC への割り込み要求と同一
ノンマスクابل割り込み ^(注2)	NMI 端子割り込み	<ul style="list-style-type: none"> NMI 端子からの割り込み 割り込み検出：立ち下がりエッジまたは立ち上がりエッジ デジタルフィルタ機能
	発振停止検出割り込み ^(注3)	メイン発振器の停止を検出したときの割り込み
	WDT アンダーフロー/リフレッシュエラー ^(注3)	ダウンカウンタのアンダーフローまたはリフレッシュエラー発生時の割り込み
	IWDT アンダーフロー/リフレッシュエラー ^(注3)	ダウンカウンタのアンダーフローまたはリフレッシュエラー発生時の割り込み
	電圧監視 1 割り込み ^(注3)	電圧監視 1 回路の電圧監視 1 割り込み (PVD_PVD1)
	電圧監視 2 割り込み ^(注3)	電圧監視 2 回路の電圧監視 2 割り込み (PVD_PVD2)
	共通メモリエラー割り込み	共通メモリエラー：SRAM ECC エラー、SRAM パリティエラー、スタンバイ SRAM パリティエラー
	バスエラー割り込み	バスエラー：MPU エラー、TZF エラー
	CPU ロックアップエラー割り込み	CPU ロックアップエラー
セキュリティ	セキュア	いくつかのレジスタが有するセキュリティ属性
	プリビレッジ	ICU の各レジスタはプリビレッジアクセスでのみアクセス可能
低消費電力モード		<ul style="list-style-type: none"> CPU スリープモード：ノンマスクابل割り込みまたはその他の割り込み要因によって復帰 CPU ディープスリープモード/ソフトウェアスタンバイモード：ノンマスクابل割り込みによって復帰。WUPEN レジスタで割り込みの選択が可能。 「12.2.15. WUPEN0：ウェイクアップ割り込みイネーブルレジスタ 0」と「12.2.16. WUPEN1：ウェイクアップ割り込みイネーブルレジスタ 1」を参照してください。
TrustZone フィルタ		使用可能

注 1. DMAC と DTC の起動要因については、「12.3.2. イベント番号」を参照してください。

注 2. リセット解除後に 1 回だけノンマスクابل割り込みを許可することができます。

注 3. これらのノンマスクابل割り込みは、マスクابل割り込みとしても使用可能です。マスクابل割り込みとして使用する場合、NMICR レジスタの値をリセット状態から変更しないでください。電圧監視 1 と電圧監視 2 の割り込みを許可するには、PVD1CR1.IRQSEL ビットと PVD2CR1.IRQSEL ビットを 1 にしてください。

注 4. Low レベルが一度検出されると、IELSRn の IR フラグがリセットされ続けるので、IR フラグをクリアしなければ、割り込み要求はクリアされません。

注 5. 使用する割り込みの回数に応じて、ベクタテーブルの適正なアラインメントが必要です。例えば、本製品で利用可能な最大数の割り込みを使用する場合、128 ワード以上のアラインメントを設定する必要があります。

図 12.1 に ICU のブロック図を示します。




図 12.1 ICU のブロック図

表 12.2 に ICU の入出力端子を示します。

表 12.2 ICU の入出力端子

端子名	入出力	内容
NMI	入力	ノンマスクابل割り込み要求端子
IRQi (i = 0~15)	入力	外部割り込み要求端子

12.2 レジスタの説明

本章では、ARM® NVIC の内部レジスタについては説明していません。これらのレジスタについては、Arm Limited., Arm® Cortex®-M85 Processor Technical Reference Manual (101924_0002_05_en)を参照してください。

12.2.1 ICUSARA : 割り込みコントローラセキュリティ属性レジスタ A

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x40

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SAIRQ CR15	SAIRQ CR14	SAIRQ CR13	SAIRQ CR12	SAIRQ CR11	SAIRQ CR10	SAIRQ CR9	SAIRQ CR8	SAIRQ CR7	SAIRQ CR6	SAIRQ CR5	SAIRQ CR4	SAIRQ CR3	SAIRQ CR2	SAIRQ CR1	SAIRQ CR0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	SAIRQCR15~ SAIRQCR0	IRQCRn レジスタのためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE1, P-TYPE1

注. 本レジスタは PRCR_S.PRC4 レジスタによって書き込み保護されています。

SAIRQCRn ビット (IRQCRn レジスタのためのレジスタのセキュリティ属性)

対象レジスタは以下です。

- IRQCR0~IRQCR15 レジスタ
- WUPEN0.IRQWUPEN[15:0]ビット

12.2.2 ICUSARB : 割り込みコントローラセキュリティ属性レジスタ B

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x44

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SANMI
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SANMI	ノンマスクابل割り込みのためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE1, P-TYPE1

注. 本レジスタは PRCR_S.PRC4 レジスタによって書き込み保護されています。

SANMI ビット (ノンマスクابل割り込みのためのレジスタのセキュリティ属性)

SANMI ビットはノンマスクابل割り込みのためのレジスタのセキュリティ属性を指定します。対象レジスタは以下です。

- NMISR
- NMIER
- NMICLR
- NMICR

Arm CPU のアプリケーション割り込みおよびリセットコントロールレジスタの AIRCR.BFHFNMINs ビット[13] の値は、セキュリティ属性の値と同じである必要があります。AIRCR.BFHFNMINs ビットと SANMI ビットの初期値は異なります。AIRCR.BFHFNMINs ビットはセキュア、SANMI ビットは非セキュアです。極性は同じ意味を持ちます。それらが合致するようにプログラミングしてください。

注. ノンマスクابل割り込み関連のレジスタのセキュリティ属性には、セキュアか非セキュアのいずれか一方のみ設定できます。セキュア属性をセキュアとしてプログラムすると、常にセキュア割り込みハンドラにジャンプします。いずれかのノンマスクابل割り込み要因を非セキュアユーザーに解放する必要がある場合は、セキュア用割り込みハンドラから非セキュアプログラムを実行する関数を準備してください。

12.2.3 ICUSARE : 割り込みコントローラセキュリティ属性レジスタ E

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x50

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	SAIIC0 WUP	SAAG T1CB WUP	SAAG T1CA WUP	SAAG T1UD WUP	SAUS BFS0 WUP	—	—	—	—	—	—	—	SAPV D2WU P	SAPV D1WU P	—	SAIW DTWU P
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	SAIWDTWUP	WUPEN0.b16 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
18	SAPVD1WUP	WUPEN0.b18 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
19	SAPVD2WUP	WUPEN0.b19 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
26:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
27	SAUSBFS0WUP	WUPEN0.b27 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
28	SAAGT1UDWUP	WUPEN0.b28 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
29	SAAGT1CAWUP	WUPEN0.b29 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
30	SAAGT1CBWUP	WUPEN0.b30 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
31	SAIIC0WUP	WUPEN0.b31 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W

注. S-TYPE1, P-TYPE1

注. 本レジスタは PRCR_S.PRC4 レジスタによって書き込み保護されています。

12.2.4 ICUSARF : 割り込みコントローラセキュリティ属性レジスタ F

Base address: CPSCU = 0x4000_8000
 CPSCU_NS = 0x5000_8000

Offset address: 0x54

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	SAUL P1BW UP	SAUL P1AW UP	SAUL P1UW UP	SAI3C WUP	SAUL P0BW UP	SAUL P0AW UP	SAUL P0UW UP	—	—	—	—	SACO MPHS 0WUP	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	SACOMPMS0WUP	WUPEN1.b3 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	SAULP0UWUP	WUPEN1.b8 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
9	SAULP0AWUP	WUPEN1.b9 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
10	SAULP0BWUP	WUPEN1.b10 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
11	SAI3CWUP	WUPEN1.b11 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
12	SAULP1UWUP	WUPEN1.b12 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
13	SAULP1AWUP	WUPEN1.b13 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
14	SAULP1BWUP	WUPEN1.b14 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
31:15	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE1, P-TYPE1

注. 本レジスタは PRCR_S.PRC4 レジスタによって書き込み保護されています。

12.2.5 ICUSARG : 割り込みコントローラセキュリティ属性レジスタ G

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x70

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	SAIEL SR31	SAIEL SR30	SAIEL SR29	SAIEL SR28	SAIEL SR27	SAIEL SR26	SAIEL SR25	SAIEL SR24	SAIEL SR23	SAIEL SR22	SAIEL SR21	SAIEL SR20	SAIEL SR19	SAIEL SR18	SAIEL SR17	SAIEL SR16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SAIEL SR15	SAIEL SR14	SAIEL SR13	SAIEL SR12	SAIEL SR11	SAIEL SR10	SAIEL SR9	SAIEL SR8	SAIEL SR7	SAIEL SR6	SAIEL SR5	SAIEL SR4	SAIEL SR3	SAIEL SR2	SAIEL SR1	SAIEL SR0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	SAIELSR31~ SAIELSR0	IELSR31~IELSR0 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W

注. S-TYPE1, P-TYPE1

注. 本レジスタは PRCR_S.PRC4 レジスタによって書き込み保護されています。

SAIELSRn ビット (IELSR31~IELSR0 のためのレジスタのセキュリティ属性)

Arm CPU NVIC で管理するセキュリティ属性は、IELSEn (n=0~31) のセキュリティ属性と一致している必要があります。NVIC の内部レジスタは、NVIC_ITNS0[31:0]にあります。極性は同じ意味を持ちます。それらが合致するようにプログラミングしてください。

12.2.6 ICUSARH : 割り込みコントローラセキュリティ属性レジスタ H

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x74

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	SAIEL SR63	SAIEL SR62	SAIEL SR61	SAIEL SR60	SAIEL SR59	SAIEL SR58	SAIEL SR57	SAIEL SR56	SAIEL SR55	SAIEL SR54	SAIEL SR53	SAIEL SR52	SAIEL SR51	SAIEL SR50	SAIEL SR49	SAIEL SR48
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SAIEL SR47	SAIEL SR46	SAIEL SR45	SAIEL SR44	SAIEL SR43	SAIEL SR42	SAIEL SR41	SAIEL SR40	SAIEL SR39	SAIEL SR38	SAIEL SR37	SAIEL SR36	SAIEL SR35	SAIEL SR34	SAIEL SR33	SAIEL SR32
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	SAIELSR63~ SAIELSR32	IELSR63~IELSR32 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W

注. S-TYPE1, P-TYPE1

注. 本レジスタは PRCR_S.PRC4 レジスタによって書き込み保護されています。

SAIELSRn ビット (IELSR63~IELSR32 のためのレジスタのセキュリティ属性)

Arm CPU NVIC で管理するセキュリティ属性は、IELSEn (n=32~63) のセキュリティ属性と一致している必要があります。NVIC の内部レジスタは、NVIC_ITNS1[31:0]にあります。極性は同じ意味を持ちます。それらが合致するようにプログラミングしてください。

12.2.7 ICUSARI : 割り込みコントローラセキュリティ属性レジスタ I

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x78

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	SAIEL SR95	SAIEL SR94	SAIEL SR93	SAIEL SR92	SAIEL SR91	SAIEL SR90	SAIEL SR89	SAIEL SR88	SAIEL SR87	SAIEL SR86	SAIEL SR85	SAIEL SR84	SAIEL SR83	SAIEL SR82	SAIEL SR81	SAIEL SR80
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SAIEL SR79	SAIEL SR78	SAIEL SR77	SAIEL SR76	SAIEL SR75	SAIEL SR74	SAIEL SR73	SAIEL SR72	SAIEL SR71	SAIEL SR70	SAIEL SR69	SAIEL SR68	SAIEL SR67	SAIEL SR66	SAIEL SR65	SAIEL SR64
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	SAIELSR95~ SAIELSR64	IELSR95~IELSR64 のためのレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W

注. S-TYPE1, P-TYPE1

注. 本レジスタは PRCR_S.PRC4 レジスタによって書き込み保護されています。

SAIELSRn ビット (IELSR95~IELSR64 のためのレジスタのセキュリティ属性)

Arm CPU NVIC で管理するセキュリティ属性は、IELSEn (n = 64~95) のセキュリティ属性と一致している必要があります。NVIC の内部レジスタは、NVIC_ITNS2[31:0]にあります。極性は同じ意味を持ちます。それらが合致するようにプログラミングしてください。

12.2.8 TEVTRCR : トラストイベントルートコントロールレジスタ

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x600

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	TEVTE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TEVTE	IELSRn、DELSRn、ELCSRn 用トラストイベントルートコントロールレジスタ 0: 禁止 1: 許可	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE1, P-TYPE1

注. 本レジスタは PRCR_S.PRC4 レジスタによって書き込み保護されています。

TEVTE ビット (IELSRn、DELSRn、ELCSRn 用トラストイベントルートコントロールレジスタ)

TEVTE = 1 の場合、IELSRn (n = 0~95) の IELS[8:0]ビット、DMAC.DELSRn (n = 0~7) の全 DELS[8:0]ビット、ELC.ELSRn (n = 0~18) の全 ELS[8:0]ビットは、セキュアライトアクセスが許可されます。非セキュアライトアクセスからは保護されます。さらに、TEVTE = 1 の場合、対象レジスタ (IELSRn (n = 0~95) の IELS[31:16]ビット) のセキュリティ属性が非セキュアるとき、セキュアアクセスは許可されません。このとき、上位レベルの[31:16]ビットは読み出しおよび書き込みできませんが、応答は可能であり、エラーは発生しません。

- IELSRn.IELS[8:0] (n = 0~95)
- DMAC.DELSRn.DELS[7:0] (n = 0~7)
- ELC.ELSRn.IELS[8:0] (n = 0~18)

12.2.9 IRQCRi : IRQ コントロールレジスタ i (i = 0~15)

Base address: ICU_COMMON = 0x4000_6000
ICU_COMMON_NS = 0x5000_6000

Offset address: 0x000 + 0x1 × i

Bit position:	7	6	5	4	3	2	1	0
Bit field:	FLTEN	—	FCLKSEL[1:0]	—	—	—	IRQMD[1:0]	

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	IRQMD[1:0]	IRQi 検出センス選択 0 0: 立ち下がリエッジ 0 1: 立ち上がりエッジ 1 0: 両エッジ 1 1: Low レベル	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5:4	FCLKSEL[1:0]	IRQi デジタルフィルタサンプリングクロック選択 0 0: PCLKB 0 1: PCLKB/8 1 0: PCLKB/32 1 1: PCLKB/64	R/W
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	FLTEN	IRQi デジタルフィルタ有効 0: 無効 1: 有効	R/W

注: S-TYPE3, P-TYPE2

IRQCRi レジスタの変更には、以下の条件があります。

- CPU 割り込みまたは DTC 起動要因の場合：
IRQCRi レジスタの設定を変更してから、対象の IELSRn レジスタ (n = 0~95) を設定する必要があります。
対象の IELSRn レジスタが 0x0000 の場合にのみ、レジスタ値の変更が可能です。
- DMAC 起動要因の場合：
IRQCRi レジスタの設定を変更してから、対象の DMAC.DELSRn レジスタ (n = 0~7) を設定する必要があります。
対象の DELSRn レジスタが 0x0000 の場合にのみ、レジスタ値の変更が可能です。
- ウェイクアップ許可信号の場合：
IRQCRi レジスタの設定を変更してから、対象の WUPEN0.IRQWUPEN[n] (n = 0~15) ビットを設定する必要があります。
対象の WUPEN0.IRQWUPEN[n] ビットが 0 の場合に、レジスタ値の変更が可能です。

IRQMD[1:0]ビット (IRQi 検出センス選択)

IRQMD[1:0]ビットは IRQi 外部端子割り込み要因の検出センシング方法を設定します。外部端子割り込み使用時の設定方法については、「12.5.7. 外部端子割り込みの設定手順」を参照してください。

FCLKSEL[1:0]ビット (IRQi デジタルフィルタサンプリングクロック選択)

FCLKSEL[1:0]ビットは IRQi 外部端子割り込み要求端子用のデジタルフィルタサンプリングクロックを選択します。以下から選択可能です。

- PCLKB (1 サイクルごと)
- PCLKB/8 (8 サイクルごと)

- PCLKB/32 (32 サイクルごと)
- PCLKB/64 (64 サイクルごと)

デジタルフィルタの詳細は、「[12.5.6. デジタルフィルタ](#)」を参照してください。

FLTEN ビット (IRQi デジタルフィルタ有効)

FLTEN ビットは IRQi 外部端子割り込み要因に使用されるデジタルフィルタを有効にします。デジタルフィルタは IRQCRi.FLTEN ビットが 1 の場合に有効で、IRQCRi.FLTEN ビットが 0 の場合に無効です。IRQi の端子レベルは IRQCRi.FCLKSEL[1:0] ビットで指定されるクロックサイクルでサンプリングされます。サンプリングレベルが 3 回一致すると、デジタルフィルタからの出力レベルが変化します。デジタルフィルタの詳細は、「[12.5.6. デジタルフィルタ](#)」を参照してください。

12.2.10 NMISR : ノンマスカブル割り込みステータスレジスタ

Base address: ICU = 0x4000_C000
ICU_NS = 0x5000_C000

Offset address: 0x120

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	LUST	—	CMST	BUSST	—	—	—	—	NMIST	OSTST	—	—	PVD2ST	PVD1ST	WDTST	IWDTST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	IWDTST	IWDT アンダーフロー/リフレッシュエラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
1	WDTST	WDT アンダーフロー/リフレッシュエラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
2	PVD1ST	電圧監視 1 割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
3	PVD2ST	電圧監視 2 割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
5:4	—	読むと 0 が読めます。	R
6	OSTST	メインクロック発振停止検出割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
7	NMIST	NMI 端子割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
11:8	—	読むと 0 が読めます。	R
12	BUSST	バスエラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
13	CMST	共通メモリエラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
14	—	読むと 0 が読めます。	R
15	LUST	CPU ロックアップエラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R

注: S-TYPE3, P-TYPE2

NMISR レジスタは、ノンマスクابل割り込み要因のステータスを監視します。NMISR レジスタへの書き込みは無視されます。ノンマスクابل割り込みイネーブルレジスタ (NMIER) の設定は、このレジスタには影響しません。ノンマスクابل割り込みの処理ルーチンでは、このレジスタの全ビットが 0 になっていることをチェックして、他の NMI 要求が発生していないことを確認してから、処理を終了してください。

IWDTST フラグ (IWDT アンダーフロー/リフレッシュエラー割り込みステータスフラグ)

IWDTST フラグは IWDT アンダーフロー/リフレッシュエラー割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.IWDTCLR ビットでクリアされます。

[1 になる条件]

IWDT アンダーフロー/リフレッシュエラー割り込みが発生したとき

[0 になる条件]

NMICLR.IWDTCLR ビットに 1 を書いたとき

WDTST フラグ (WDT アンダーフロー/リフレッシュエラー割り込みステータスフラグ)

WDTST フラグは WDT アンダーフロー/リフレッシュエラー割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.WDTCLR ビットでクリアされます。

[1 になる条件]

WDT アンダーフロー/リフレッシュエラー割り込みが発生したとき

[0 になる条件]

NMICLR.WDTCLR ビットに 1 を書いたとき

PVD1ST フラグ (電圧監視 1 割り込みステータスフラグ)

PVD1ST フラグは電圧監視 1 割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.PVD1CLR ビットでクリアされます。

[1 になる条件]

電圧監視 1 割り込みが発生したとき

[0 になる条件]

NMICLR.PVD1CLR ビットに 1 を書いたとき

PVD2ST フラグ (電圧監視 2 割り込みステータスフラグ)

PVD2ST フラグは電圧監視 2 割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.PVD2CLR ビットでクリアされます。

[1 になる条件]

電圧監視 2 割り込みが発生したとき

[0 になる条件]

NMICLR.PVD2CLR ビットに 1 を書いたとき

OSTST フラグ (メインクロック発振停止検出割り込みステータスフラグ)

OSTST フラグはメインクロック発振停止検出割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.OSTCLR ビットでクリアされます。

[1 になる条件]

メインクロック発振停止検出割り込みが発生したとき

[0 になる条件]

NMICLR.OSTCLR ビットに 1 を書いたとき

NMIST フラグ (NMI 端子割り込みステータスフラグ)

NMIST フラグは NMI 端子割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.NMISTCLR ビットでクリアされます。

[1 になる条件]

NMICR.NMIMD ビットで指定したエッジが NMI 端子に入力されたとき

[0 になる条件]

NMICLR.NMICLR ビットに 1 を書いたとき

BUSST フラグ (バスエラー割り込みステータスフラグ)

BUSST フラグはバスエラー割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.BUSCLR ビットでクリアされます。

バスエラーには、MPU エラーと TZF エラーがあります。

[1 になる条件]

バスエラー検出割り込みが発生したとき

[0 になる条件]

NMICLR.SPECLR ビットに 1 を書いたとき

クリアする前に、割り込み要求要因のエラーステータスを必ずクリアしてください。CPU が割り込み要求要因のエラーステータスをクリアしない場合は、NMI ステータスがクリアされても、再度設定され、NMI 要求が CPU に発行されます。CPU が NMI ハンドラから復帰しても、CPU はまた NMI ハンドラへジャンプします。

レベル検出の場合は、ステータスフラグをクリアするために、以下の手順を使用してください。

- (1) 入力要因のレベルをネゲートします。
- (2) 周辺読み出しアクセスを 1 回実行し、割り込みがクリアされるレベルを確認します。
- (3) NMICLR.BUSCLR により、ステータスフラグをクリアします。

CMST フラグ (共通メモリエラー割り込みステータスフラグ)

CMST フラグは共通メモリエラー割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.CMCLR ビットでクリアされます。

共通メモリエラーには、SRAM ECC エラー、SRAM パリティエラー、スタンバイ SRAM パリティエラーがあります。

[1 になる条件]

共通メモリエラー検出割り込みが発生したとき

[0 になる条件]

NMICLR.CMCLR ビットに 1 を書いたとき

クリアする前に、割り込み要求要因のエラーステータスを必ずクリアしてください。CPU が割り込み要求要因のエラーステータスをクリアしない場合は、NMI ステータスがクリアされても、再度設定され、NMI 要求が CPU に発行されます。CPU が NMI ハンドラから復帰しても、CPU はまた NMI ハンドラへジャンプします。

レベル検出の場合は、ステータスフラグをクリアするために、以下の手順を使用してください。

- (1) 入力要因のレベルをネゲートします。
- (2) 周辺読み出しアクセスを 1 回実行し、割り込みがクリアされるレベルを確認します。
- (3) NMICLR.CMCLR により、ステータスフラグをクリアします。

LUST フラグ (CPU ロックアップエラー割り込みステータスフラグ)

LUST フラグは CPU ロックアップエラー割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.LUCLR ビットでクリアされます。

[1 になる条件]

CPU ロックアップエラー割り込みが発生したとき

[0 になる条件]

クリアする前に、割り込み要求要因のエラーステータスを必ずクリアしてください。CPU が割り込み要求要因のエラーステータスをクリアしない場合は、NMI ステータスがクリアされても、再度設定され、NMI 要求が CPU に発行されます。CPU が NMI ハンドラから復帰しても、CPU はまた NMI ハンドラへジャンプします。

レベル検出の場合は、ステータスフラグをクリアするために、以下の手順を使用してください。

- (1) 入力要因のレベルをネゲートします。
- (2) 周辺読み出しアクセスを 1 回実行し、割り込みがクリアされるレベルを確認します。
- (3) NMICLR.LUSTCLR により、ステータスフラグをクリアします。

12.2.11 NMIER : ノンマスカブル割り込みイネーブルレジスタ

Base address: ICU = 0x4000_C000
ICU_NS = 0x5000_C000

Offset address: 0x100

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	LUEN	—	CMEN	BUSEN	—	—	—	—	NMIEN	OSTEN	—	—	PVD2EN	PVD1EN	WDTEN	IWDTEN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	IWDTEN	IWDT アンダーフロー／リフレッシュエラー割り込み許可 0: 禁止 1: 許可	R/W(注1) (注2)
1	WDTEN	WDT アンダーフロー／リフレッシュエラー割り込み許可 0: 禁止 1: 許可	R/W(注1) (注2)
2	PVD1EN	電圧監視 1 割り込み許可 0: 禁止 1: 許可	R/W(注1) (注2)
3	PVD2EN	電圧監視 2 割り込み許可 0: 禁止 1: 許可	R/W(注1) (注2)
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	OSTEN	メインクロック発振停止検出割り込み許可 0: 禁止 1: 許可	R/W(注1) (注2)
7	NMIEN	NMI 端子割り込み許可 0: 禁止 1: 許可	R/W(注1)
11:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	BUSEN	バスエラー割り込み許可 0: 禁止 1: 許可	R/W(注1)
13	CMEN	共通メモリエラー割り込み割り込み許可 0: 禁止 1: 許可	R/W(注1)
14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	LUEN	CPU ロックアップエラー割り込み許可 0: 禁止 1: 許可	R/W(注1)

注. S-TYPE3, P-TYPE2

注 1. リセット後、本ビットに 1 回だけ 1 を書き込むことが可能です。以後のライトアクセスは無効です。0 の書き込みは無効です。

注 2. 割り込み信号として使用する場合、1 にしないでください。

IWDTEN ビット (IWDT アンダーフロー／リフレッシュエラー割り込み許可)

IWDTEN ビットは、NMI の起動要因となる IWDT アンダーフロー／リフレッシュエラー割り込みを許可します。

WDTEN ビット (WDT アンダーフロー／リフレッシュエラー割り込み許可)

WDTEN ビットは、NMI の起動要因となる WDT アンダーフロー／リフレッシュエラー割り込みを許可します。

PVD1EN ビット (電圧監視 1 割り込み許可)

PVD1EN ビットは、NMI の起動要因となる電圧監視 1 割り込みを許可します。

PVD2EN ビット (電圧監視 2 割り込み許可)

PVD2EN ビットは、NMI の起動要因となる電圧監視 2 割り込みを許可します。

OSTEN ビット (メインクロック発振停止検出割り込み許可)

OSTEN ビットは、NMI の起動要因となるメインクロック発振停止検出割り込みを許可します。

NMIEN ビット (NMI 端子割り込み許可)

NMIEN ビットは、NMI の起動要因となる NMI 端子割り込みを許可します。

BUSEN ビット (バスエラー割り込み許可)

BUSEN ビットは、NMI の起動要因となるバスエラー割り込みを許可します。バスエラーには、MPU エラーと TZF エラーがあります。

CMEN ビット (共通メモリエラー割り込み割り込み許可)

CMEN ビットは、NMI の起動要因となる共通メモリエラー割り込みを許可します。共通メモリエラーには、SRAM ECC エラー、SRAM パリティエラー、またはスタンバイ RAM パリティエラーがあります。

LUEN ビット (CPU ロックアップエラー割り込み許可)

LUEN ビットは、NMI の起動要因となる CPU ロックアップエラー割り込みを許可します。

12.2.12 NMICLR : ノンマスカブル割り込みステータスクリアレジスタ

Base address: ICU = 0x4000_C000
ICU_NS = 0x5000_C000

Offset address: 0x110

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	LUCL R	—	CMCL R	BUSC LR	—	—	—	—	NMICL R	OSTC LR	—	—	PVD2 CLR	PVD1 CLR	WDTC LR	IWDT CLR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	IWDTCLR	IWDT アンダーフロー/リフレッシュエラー割り込みステータスフラグクリア 0: 影響なし 1: NMISR.IWDTST フラグをクリア	R/W(注1)
1	WDTCCLR	WDT アンダーフロー/リフレッシュエラー割り込みステータスフラグクリア 0: 影響なし 1: NMISR.WDTST フラグをクリア	R/W(注1)
2	PVD1CLR	電圧監視 1 割り込みステータスフラグクリア 0: 影響なし 1: NMISR.PVD1ST フラグをクリア	R/W(注1)
3	PVD2CLR	電圧監視 2 割り込みステータスフラグクリア 0: 影響なし 1: NMISR.PVD2ST フラグをクリア	R/W(注1)
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	OSTCLR	発振停止検出割り込みステータスフラグクリア 0: 影響なし 1: NMISR.OSTST フラグをクリア	R/W(注1)
7	NMICLR	NMI 端子割り込みステータスフラグクリア 0: 影響なし 1: NMISR.NMIST フラグをクリア	R/W(注1)
11:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
12	BUSCLR	バスエラー割り込みステータスフラグクリア 0: 影響なし 1: NMISR.BUSST フラグをクリア	R/W(注1)
13	CMCLR	共通メモリエラー割り込みステータスフラグクリア 0: 影響なし 1: NMISR.CMST フラグをクリア	R/W(注1)
14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	LUCLR	CPU ロックアップエラー割り込みステータスフラグクリア 0: 影響なし 1: NMISR.LUST フラグをクリア	R/W(注1)

注. S-TYPE3, P-TYPE2

注. CPU と ICU の処理速度は異なる場合があります。CPU は NMISR をクリアする前に、割り込みハンドラを終了させる可能性があります。その後、CPU は再度、NMI ハンドラに偶発的にジャンプするかもしれません。これを回避するために、NMI ハンドラを終了させる前に必ず NMISR を読み出し、NMISR がクリアされていることを確認してください。

注 1. このビットには 1 のみ書けます。

IWDTCLR ビット (IWDT アンダーフロー/リフレッシュエラー割り込みステータスフラグクリア)

IWDTCLR ビットに 1 を書き込むことにより、NMISR.IWDTST フラグをクリアします。読むと 0 が読めます。

WDTCLR ビット (WDT アンダーフロー/リフレッシュエラー割り込みステータスフラグクリア)

WDTCLR ビットに 1 を書き込むことにより、NMISR.WDTST フラグをクリアします。読むと 0 が読めます。

PVD1CLR ビット (電圧監視 1 割り込みステータスフラグクリア)

PVD1CLR ビットに 1 を書き込むことにより、NMISR.PVD1ST フラグをクリアします。読むと 0 が読めます。

PVD2CLR ビット (電圧監視 2 割り込みステータスフラグクリア)

PVD2CLR ビットに 1 を書き込むことにより、NMISR.PVD2ST フラグをクリアします。読むと 0 が読めます。

OSTCLR ビット (発振停止検出割り込みステータスフラグクリア)

OSTCLR ビットに 1 を書き込むことにより、NMISR.OSTST フラグをクリアします。読むと 0 が読めます。

NMICLR ビット (NMI 端子割り込みステータスフラグクリア)

NMICLR ビットに 1 を書き込むことにより、NMISR.NMIST フラグをクリアします。読むと 0 が読めます。

BUSCLR ビット (バスエラー割り込みステータスフラグクリア)

BUSCLR ビットに 1 を書き込むことにより、NMISR.BUSST フラグをクリアします。読むと 0 が読めます。

CMCLR ビット (共通メモリエラー割り込みステータスフラグクリア)

CMCLR ビットに 1 を書き込むことにより、NMISR.CMST フラグをクリアします。読むと 0 が読めます。

LUCLR ビット (CPU ロックアップエラー割り込みステータスフラグクリア)

LUCLR ビットに 1 を書き込むことにより、NMISR.LUST フラグをクリアします。読むと 0 が読めます。

12.2.13 NMICR : NMI 端子割り込みコントロールレジスタ

Base address: ICU_COMMON = 0x4000_6000
ICU_COMMON_NS = 0x5000_6000

Offset address: 0x10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	NFLTE N	—	NFCLKSEL[1:0]	—	—	—	—	NMIM D
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	NMIMD	NMI 検出設定 0: 立ち下がりエッジ 1: 立ち上がりエッジ	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5:4	NFCLKSEL[1:0]	NMI デジタルフィルタサンプリングクロック選択 0 0: PCLKB 0 1: PCLKB/8 1 0: PCLKB/32 1 1: PCLKB/64	R/W
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	NFLTEN	NMI デジタルフィルタ有効 0: 無効 1: 有効	R/W

注. S-TYPE3, P-TYPE2

NMICR レジスタの設定を変更してから、NMI 端子割り込みを許可 (NMIER.NMIEN ビットを 1) にしてください。

NMIMD ビット (NMI 検出設定)

NMIMD ビットは NMI 端子割り込みの検出イベントを選択します。

NFCLKSEL[1:0] ビット (NMI デジタルフィルタサンプリングクロック選択)

NFCLKSEL[1:0] ビットは NMI 端子割り込み用のデジタルフィルタサンプリングクロックを選択します。以下から選択可能です。

- PCLKB (1 サイクルごと)
- PCLKB/8 (8 サイクルごと)
- PCLKB/32 (32 サイクルごと)
- PCLKB/64 (64 サイクルごと)

デジタルフィルタの詳細は、「12.5.6. デジタルフィルタ」を参照してください。

NFLTEN ビット (NMI デジタルフィルタ有効)

NFLTEN ビットは、NMI 端子割り込みのデジタルフィルタを有効にします。デジタルフィルタは、NFLTEN ビットが 1 の場合に有効になり、NFLTEN ビットが 0 の場合に無効になります。NMI 端子レベルは、NFCLKSEL[1:0] ビットで指定されたサイクルでサンプリングされます。サンプリングされたレベルが 3 回一致すると、デジタルフィルタからの出力レベルが変化します。デジタルフィルタの詳細については、「12.5.6. デジタルフィルタ」を参照してください。

12.2.14 IELSRn : ICU イベントリンク設定レジスタ n (n = 0~95)

Base address: ICU = 0x4000_C000
ICU_NS = 0x5000_C000

Offset address: 0x300 + 0x4 × n

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	DTCE	—	—	—	—	—	—	—	IR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	IELS[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	IELS[8:0]	ICU イベントリンク選択 0x00: 対応する NVIC または DTC モジュールへの割り込みは禁止 その他: リンクするイベント信号の番号詳細は、「 12.3.2. イベント番号 」を参照してください。	R/W(注1)
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	IR	割り込みステータスフラグ 0: 割り込み要求の発生なし 1: 割り込み要求の発生あり	R/W(注2)
23:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	DTCE	DTC 起動許可 0: 禁止 1: 許可	R/W
31:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注 1. 本レジスタの[15:0]ビットは、ハーフワードアクセスまたはワードアクセスでのみアクセス可能です。バイトアクセスは無視されます。

注 2. IR フラグに 1 を書き込まないでください。
本レジスタには、トラストイベントルートコントロールレジスタ (TEVTRCR) の設定によって、異なるセキュアアクセス許可があります。セキュリティ属性がセキュアに設定されている場合、

- セキュアアクセスが許可されています。
- 非セキュアライトアクセスは無視されます。非セキュアリードアクセスは 0 が読めます。TrustZone アクセスエラーが発生します。

セキュリティ属性が非セキュアに設定されていて、トラストイベントルートが禁止されている場合、

- セキュアライトアクセスは無視されます。セキュアリードアクセスは 0 が読めます。TrustZone アクセスエラーが発生します。
- 非セキュアアクセスが許可されています。

セキュリティ属性が非セキュアに設定されていて、トラストイベントルートが許可されている場合、

- IELS ビットへのセキュアアクセスが許可されています。
- 非セキュアライトアクセスは無視されます。非セキュアリードアクセスは許可されています。
- 他のビットへのセキュアライトアクセスは無視されます。他のビットへのセキュアリードアクセスは 0 が読めます。
- 他のビットへの非セキュアアクセスが許可されています。
- TrustZone アクセスエラーは発生しません。

P-TYPE-2

IELSRn レジスタは NVIC により使用される割り込み要因を選択します。詳細は、[表 12.3](#) を参照してください。
IELSRn は NVIC 割り込み入力要因番号 (n = 0~95) に対応します。

IELS[8:0]ビット (ICU イベントリンク選択)

IELS[8:0]ビットは、対応する NVIC または DTC モジュールにリンクするイベント信号を指定します。イベント選択肢の組み合わせは、8 グループ (グループ 0~7) に分類されています。詳細は、「[12.3. ベクターテーブル](#)」を参照してください。すべての IELS[8:0]ビットは同時に書き込む必要があります。

IR フラグ (割り込みステータスフラグ)

IR フラグは IELS[8:0]ビットで指定されたイベントからの割り込み要求の有無を示します。

[1 になる条件]

対応する周辺モジュールまたは IRQi 端子から割り込み要求を受信したとき

[0 になる条件]

- 0 を書くことにより、IR フラグは 0 にクリアされます。
- DTC.DISEL = 0 の場合、DTCE = 1 のとき、DTC 転送で最終転送終了時以外は、IR フラグはハードウェアにより設定およびクリアされます。
- DTC.DISEL = 1 の場合、DTCE = 1 のとき、DTC 転送でハードウェアは IR フラグをクリアしません。CPU で 0 を書き込むことにより、クリアしてください。

最終転送以外の DTC 転送が終了する場合 (DTCE ビットは 1 から 0 になる)

DTCE = 1 のとき、IR レジスタに 0 を書き込まないでください。

レベル検出の場合、IR フラグのクリアは以下の手順に従ってください。

1. 入力割り込み信号をネゲートする。
2. 周辺リードアクセスを 1 回実行し、対象モジュールクロックの 2 クロックサイクル分待機する。
3. 0 を書くことにより IR フラグをクリアする。

注. CPU と ICU の処理速度は異なる場合があります。CPU は IR フラグをクリアする前に、割り込みハンドラを終了させる可能性があります。その後、CPU は再度、割り込みハンドラに偶発的にジャンプするかもしれません。これを回避するために、割り込みハンドラを終了させる前に必ず本レジスタを読み出し、IR フラグがクリアされていることを確認してください。

DTCE ビット (DTC 起動許可)

DTCE ビットを 1 にすると、対応するイベントが DTC 起動要因として選択されます。

[1 になる条件]

- DTCE ビットに 1 を書いたとき

[0 になる条件]

- 設定の転送数が終了したとき。チェーン転送の場合は、指定された最後のチェーン転送の転送数が終了したとき
- DTCE ビットに 0 を書いたとき

注. Arm CPU NVIC で管理するセキュリティ属性は、IELSEn (n = 0~95) のセキュリティ属性と一致している必要があります。

注. DTC 転送中のエラー

DTC 転送中にエラー応答が発生すると、DTC はエラーが発生した ICU を通知します。ICU は対象の IELSRn (n = 0~95) のすべてのビットをクリアします。対象外の IELSRn (n = 0~95) はクリアされません。

12.2.15 WUPEN0 : ウェイクアップ割り込みイネーブルレジスタ 0

Base address: ICU = 0x4000_C000
ICU_NS = 0x5000_C000

Offset address: 0x1A0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	IIC0WUPEN	AGT1CBWUPEN	AGT1CAWUPEN	AGT1UDWUPEN	USBF0WUPEN	—	—	—	—	—	—	—	PVD2WUPE N	PVD1WUPE N	—	IWDTWUPE N
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	IRQWUPEN[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	IRQWUPEN[15:0]	IRQn 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 (n = 0~15) 0: IRQn 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: IRQn 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可 ^(注1)	R/W

ビット	シンボル	機能	R/W
16	IWDTWUPEN	IWDT 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: IWDT 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: IWDT 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
18	PVD1WUPEN	PVD1 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: PVD1 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: PVD1 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
19	PVD2WUPEN	PVD2 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: PVD2 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: PVD2 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
26:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
27	USBFS0WUPEN	USBFS 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: USBFS 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: USBFS 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
28	AGT1UDWUPEN	AGT1 アンダーフロー割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: AGT1 アンダーフロー割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: AGT1 アンダーフロー割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
29	AGT1CAWUPEN	AGT1 コンペアマッチ A 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: AGT1 コンペアマッチ A 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: AGT1 コンペアマッチ A 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
30	AGT1CBWUPEN	AGT1 コンペアマッチ B 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: AGT1 コンペアマッチ B 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: AGT1 コンペアマッチ B 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
31	IIC0WUPEN	IIC0 アドレスマッチ割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: IIC0 アドレスマッチ A 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: IIC0 アドレスマッチ A 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W

注. S-TYPE4, P-TYPE2

注 1. 説明は各ビットについて示します。

IRQWUPEN[15:0]ビット (IRQn 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 (n = 0~15))

IRQWUPEN[15:0]ビットは、IRQn 端子 (n = 0~15) をディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

IWDTWUPEN ビット (IWDT 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

IWDTWUPEN ビットは、IWDT 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

PVD1WUPEN ビット (PVD1 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

PVD1WUPEN ビットは、PVD1 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

PVD2WUPEN ビット (PVD2 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

PVD2WUPEN ビットは、PVD2 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

USBFS0WUPEN ビット (USBFS 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

USBFS0WUPEN ビットは、USBFS 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

AGT1UDWUPEN ビット (AGT1 アンダーフロー割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

AGT1UDWUPEN ビットは、AGT1 アンダーフロー割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

AGT1CAWUPEN ビット (AGT1 コンペアマッチ A 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

AGT1CAWUPEN ビットは、AGT1 コンペアマッチ A 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

AGT1CBWUPEN ビット (AGT1 コンペアマッチ B 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

AGT1CBWUPEN ビットは、AGT1 コンペアマッチ B 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

IIC0WUPEN ビット (IIC0 アドレスマッチ割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

IIC0WUPEN ビットは、IIC0 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

注. 本レジスタのセキュリティ属性は、ウェイクアップイベントごとに設定されます。

セキュリティホールの発生を避けるため、ウェイクアップの対象イベントと、本ビットに追加されるセキュリティ属性が一致していなければなりません。

12.2.16 WUPEN1 : ウェイクアップ割り込みイネーブルレジスタ 1

Base address: ICU = 0x4000_C000
ICU_NS = 0x5000_C000

Offset address: 0x1A4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	ULP1B WUPE N	ULP1A WUPE N	ULP1 UWUP EN	I3CW UPEN	ULP0B WUPE N	ULP0A WUPE N	ULP0 UWUP EN	—	—	—	—	COMP HS0W UPEN	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
3	COMPHS0WUPEN	高速アナログコンパレータ 0 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: 高速アナログコンパレータ 0 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: 高速アナログコンパレータ 0 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	ULP0UWUPEN	ULPT0 アンダーフロー割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: ULPT0 アンダーフロー割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: ULPT0 アンダーフロー割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
9	ULP0AWUPEN	ULPT0 コンペアマッチ A 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: ULPT0 コンペアマッチ A 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: ULPT0 コンペアマッチ A 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
10	ULP0BWUPEN	ULPT0 コンペアマッチ B 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: ULPT0 コンペアマッチ B 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: ULPT0 コンペアマッチ B 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
11	I3CWUPEN	I3C ウェイクアップ条件検出割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: I3C ウェイクアップ条件検出割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: I3C ウェイクアップ条件検出割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
12	ULP1UWUPEN	ULPT1 アンダーフロー割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: ULPT1 アンダーフロー割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: ULPT1 アンダーフロー割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
13	ULP1AWUPEN	ULPT1 コンペアマッチ A 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: ULPT1 コンペアマッチ A 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: ULPT1 コンペアマッチ A 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
14	ULP1BWUPEN	ULPT1 コンペアマッチ B 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可 0: ULPT1 コンペアマッチ B 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰禁止 1: ULPT1 コンペアマッチ B 割り込みによるディープスリープモード/ソフトウェアスタンバイモード復帰許可	R/W
31:15	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE4, P-TYPE2

COMPHS0WUPEN ビット (高速アナログコンパレータ 0 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

本ビットは、高速アナログコンパレータ 0 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

ULP0UWUPEN ビット (ULPT0 アンダーフロー割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

本ビットは、ULPT0 アンダーフロー割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

ULP0AWUPEN ビット (ULPT0 コンペアマッチ A 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

本ビットは、ULPT0 コンペアマッチ A 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

ULP0BWUPEN ビット (ULPT0 コンペアマッチ B 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

本ビットは、ULPT0 コンペアマッチ B 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

I3CWUPEN ビット (I3C ウェイクアップ条件検出割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

本ビットは、I3C ウェイクアップ条件検出割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

ULP1UWUPEN ビット (ULPT1 アンダーフロー割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

本ビットは、ULPT1 アンダーフロー割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

ULP1AWUPEN ビット (ULPT1 コンペアマッチ A 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

本ビットは、ULPT1 コンペアマッチ A 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

ULP1BWUPEN ビット (ULPT1 コンペアマッチ B 割り込みディープスリープモード/ソフトウェアスタンバイモード復帰許可)

本ビットは、ULPT1 コンペアマッチ B 割り込みをディープスリープモード/ソフトウェアスタンバイモードの復帰要因として使用するかどうかを制御するための許可ビットです。

注. 本レジスタのセキュリティ属性は、ウェイクアップイベントごとに設定されます。

セキュリティホールの発生を避けるため、ウェイクアップの対象イベントと、本ビットに追加されるセキュリティ属性が一致していなければなりません。

12.3 ベクタテーブル

ICU は、マスカブル割り込みとノンマスカブル割り込みの 2 種類の割り込みを検出します。割り込み優先順位は Arm NVIC で設定されます。これらのレジスタについての情報は、「[12.10. 参考資料](#)」を参照してください。

12.3.1 割り込みベクタテーブル

表 12.3 に割り込みベクタテーブルの内容を示します。割り込みベクタアドレスは、NVIC の仕様に従います。

表 12.3 割り込みベクタテーブル (1/4)

例外番号	IRQ 番号	ベクタオフセット	要因	内容
0	—	0x000	Arm	初期スタックポインタ
1	—	0x004	Arm	初期プログラムカウンタ (リセットベクタ)
2	—	0x008	Arm	ノンマスカブル割り込み (NMI)
3	—	0x00C	Arm	HardFault

表 12.3 割り込みベクタテーブル (2/4)

例外番号	IRQ 番号	ベクタオフセット	要因	内容
4	—	0x010	Arm	MemManage 障害
5	—	0x014	Arm	BusFault
6	—	0x018	Arm	UsageFault
7	—	0x01C	Arm	SecureFault
8	—	0x020	Arm	予約
9	—	0x024	Arm	予約
10	—	0x028	Arm	予約
11	—	0x02C	Arm	スーパーバイザコール (SVCall)
12	—	0x030	Arm	DebugMonitor
13	—	0x034	Arm	予約
14	—	0x038	Arm	システムサービスに対する保留可能な要求 (PendableSrvReq)
15	—	0x03C	Arm	システムティックタイム (SysTick)
16	0	0x040	ICU.IELSR0	ICU.IELSR0 レジスタで選択されたイベント
17	1	0x044	ICU.IELSR1	ICU.IELSR1 レジスタで選択されたイベント
18	2	0x048	ICU.IELSR2	ICU.IELSR2 レジスタで選択されたイベント
19	3	0x04C	ICU.IELSR3	ICU.IELSR3 レジスタで選択されたイベント
20	4	0x050	ICU.IELSR4	ICU.IELSR4 レジスタで選択されたイベント
21	5	0x054	ICU.IELSR5	ICU.IELSR5 レジスタで選択されたイベント
22	6	0x058	ICU.IELSR6	ICU.IELSR6 レジスタで選択されたイベント
23	7	0x05C	ICU.IELSR7	ICU.IELSR7 レジスタで選択されたイベント
24	8	0x060	ICU.IELSR8	ICU.IELSR8 レジスタで選択されたイベント
25	9	0x064	ICU.IELSR9	ICU.IELSR9 レジスタで選択されたイベント
26	10	0x068	ICU.IELSR10	ICU.IELSR10 レジスタで選択されたイベント
27	11	0x06C	ICU.IELSR11	ICU.IELSR11 レジスタで選択されたイベント
28	12	0x070	ICU.IELSR12	ICU.IELSR12 レジスタで選択されたイベント
29	13	0x074	ICU.IELSR13	ICU.IELSR13 レジスタで選択されたイベント
30	14	0x078	ICU.IELSR14	ICU.IELSR14 レジスタで選択されたイベント
31	15	0x07C	ICU.IELSR15	ICU.IELSR15 レジスタで選択されたイベント
32	16	0x080	ICU.IELSR16	ICU.IELSR16 レジスタで選択されたイベント
33	17	0x084	ICU.IELSR17	ICU.IELSR17 レジスタで選択されたイベント
34	18	0x088	ICU.IELSR18	ICU.IELSR18 レジスタで選択されたイベント
35	19	0x08C	ICU.IELSR19	ICU.IELSR19 レジスタで選択されたイベント
36	20	0x090	ICU.IELSR20	ICU.IELSR20 レジスタで選択されたイベント
37	21	0x094	ICU.IELSR21	ICU.IELSR21 レジスタで選択されたイベント
38	22	0x098	ICU.IELSR22	ICU.IELSR22 レジスタで選択されたイベント
39	23	0x09C	ICU.IELSR23	ICU.IELSR23 レジスタで選択されたイベント
40	24	0x0A0	ICU.IELSR24	ICU.IELSR24 レジスタで選択されたイベント
41	25	0x0A4	ICU.IELSR25	ICU.IELSR25 レジスタで選択されたイベント
42	26	0x0A8	ICU.IELSR26	ICU.IELSR26 レジスタで選択されたイベント
43	27	0x0AC	ICU.IELSR27	ICU.IELSR27 レジスタで選択されたイベント
44	28	0x0B0	ICU.IELSR28	ICU.IELSR28 レジスタで選択されたイベント

表 12.3 割り込みベクタテーブル (3/4)

例外番号	IRQ 番号	ベクタオフセット	要因	内容
45	29	0x0B4	ICU.IELSR29	ICU.IELSR29 レジスタで選択されたイベント
46	30	0x0B8	ICU.IELSR30	ICU.IELSR30 レジスタで選択されたイベント
47	31	0x0BC	ICU.IELSR31	ICU.IELSR31 レジスタで選択されたイベント
48	32	0x0C0	ICU.IELSR32	ICU.IELSR32 レジスタで選択されたイベント
49	33	0x0C4	ICU.IELSR33	ICU.IELSR33 レジスタで選択されたイベント
50	34	0x0C8	ICU.IELSR34	ICU.IELSR34 レジスタで選択されたイベント
51	35	0x0CC	ICU.IELSR35	ICU.IELSR35 レジスタで選択されたイベント
52	36	0x0D0	ICU.IELSR36	ICU.IELSR36 レジスタで選択されたイベント
53	37	0x0D4	ICU.IELSR37	ICU.IELSR37 レジスタで選択されたイベント
54	38	0x0D8	ICU.IELSR38	ICU.IELSR38 レジスタで選択されたイベント
55	39	0x0DC	ICU.IELSR39	ICU.IELSR39 レジスタで選択されたイベント
56	40	0x0E0	ICU.IELSR40	ICU.IELSR40 レジスタで選択されたイベント
57	41	0x0E4	ICU.IELSR41	ICU.IELSR41 レジスタで選択されたイベント
58	42	0x0E8	ICU.IELSR42	ICU.IELSR42 レジスタで選択されたイベント
59	43	0x0EC	ICU.IELSR43	ICU.IELSR43 レジスタで選択されたイベント
60	44	0x0F0	ICU.IELSR44	ICU.IELSR44 レジスタで選択されたイベント
61	45	0x0F4	ICU.IELSR45	ICU.IELSR45 レジスタで選択されたイベント
62	46	0x0F8	ICU.IELSR46	ICU.IELSR46 レジスタで選択されたイベント
63	47	0x0FC	ICU.IELSR47	ICU.IELSR47 レジスタで選択されたイベント
64	48	0x100	ICU.IELSR48	ICU.IELSR48 レジスタで選択されたイベント
65	49	0x104	ICU.IELSR49	ICU.IELSR49 レジスタで選択されたイベント
66	50	0x108	ICU.IELSR50	ICU.IELSR50 レジスタで選択されたイベント
67	51	0x10C	ICU.IELSR51	ICU.IELSR51 レジスタで選択されたイベント
68	52	0x110	ICU.IELSR52	ICU.IELSR52 レジスタで選択されたイベント
69	53	0x114	ICU.IELSR53	ICU.IELSR53 レジスタで選択されたイベント
70	54	0x118	ICU.IELSR54	ICU.IELSR54 レジスタで選択されたイベント
71	55	0x11C	ICU.IELSR55	ICU.IELSR55 レジスタで選択されたイベント
72	56	0x120	ICU.IELSR56	ICU.IELSR56 レジスタで選択されたイベント
73	57	0x124	ICU.IELSR57	ICU.IELSR57 レジスタで選択されたイベント
74	58	0x128	ICU.IELSR58	ICU.IELSR58 レジスタで選択されたイベント
75	59	0x12C	ICU.IELSR59	ICU.IELSR59 レジスタで選択されたイベント
76	60	0x130	ICU.IELSR60	ICU.IELSR60 レジスタで選択されたイベント
77	61	0x134	ICU.IELSR61	ICU.IELSR61 レジスタで選択されたイベント
78	62	0x138	ICU.IELSR62	ICU.IELSR62 レジスタで選択されたイベント
79	63	0x13C	ICU.IELSR63	ICU.IELSR63 レジスタで選択されたイベント
80	64	0x140	ICU.IELSR64	ICU.IELSR64 レジスタで選択されたイベント
81	65	0x144	ICU.IELSR65	ICU.IELSR65 レジスタで選択されたイベント
82	66	0x148	ICU.IELSR66	ICU.IELSR66 レジスタで選択されたイベント
83	67	0x14C	ICU.IELSR67	ICU.IELSR67 レジスタで選択されたイベント
84	68	0x150	ICU.IELSR68	ICU.IELSR68 レジスタで選択されたイベント
85	69	0x154	ICU.IELSR69	ICU.IELSR69 レジスタで選択されたイベント

表 12.3 割り込みベクタテーブル (4/4)

例外番号	IRQ 番号	ベクタオフセット	要因	内容
86	70	0x158	ICU.IELSR70	ICU.IELSR70 レジスタで選択されたイベント
87	71	0x15C	ICU.IELSR71	ICU.IELSR71 レジスタで選択されたイベント
88	72	0x160	ICU.IELSR72	ICU.IELSR72 レジスタで選択されたイベント
89	73	0x164	ICU.IELSR73	ICU.IELSR73 レジスタで選択されたイベント
90	74	0x168	ICU.IELSR74	ICU.IELSR74 レジスタで選択されたイベント
91	75	0x16C	ICU.IELSR75	ICU.IELSR75 レジスタで選択されたイベント
92	76	0x170	ICU.IELSR76	ICU.IELSR76 レジスタで選択されたイベント
93	77	0x174	ICU.IELSR77	ICU.IELSR77 レジスタで選択されたイベント
94	78	0x178	ICU.IELSR78	ICU.IELSR78 レジスタで選択されたイベント
95	79	0x17C	ICU.IELSR79	ICU.IELSR79 レジスタで選択されたイベント
96	80	0x180	ICU.IELSR80	ICU.IELSR80 レジスタで選択されたイベント
97	81	0x184	ICU.IELSR81	ICU.IELSR81 レジスタで選択されたイベント
98	82	0x188	ICU.IELSR82	ICU.IELSR82 レジスタで選択されたイベント
99	83	0x18C	ICU.IELSR83	ICU.IELSR83 レジスタで選択されたイベント
100	84	0x190	ICU.IELSR84	ICU.IELSR84 レジスタで選択されたイベント
101	85	0x194	ICU.IELSR85	ICU.IELSR85 レジスタで選択されたイベント
102	86	0x198	ICU.IELSR86	ICU.IELSR86 レジスタで選択されたイベント
103	87	0x19C	ICU.IELSR87	ICU.IELSR87 レジスタで選択されたイベント
104	88	0x1A0	ICU.IELSR88	ICU.IELSR88 レジスタで選択されたイベント
105	89	0x1A4	ICU.IELSR89	ICU.IELSR89 レジスタで選択されたイベント
106	90	0x1A8	ICU.IELSR90	ICU.IELSR90 レジスタで選択されたイベント
107	91	0x1AC	ICU.IELSR91	ICU.IELSR91 レジスタで選択されたイベント
108	92	0x1B0	ICU.IELSR92	ICU.IELSR92 レジスタで選択されたイベント
109	93	0x1B4	ICU.IELSR93	ICU.IELSR93 レジスタで選択されたイベント
110	94	0x1B8	ICU.IELSR94	ICU.IELSR94 レジスタで選択されたイベント
111	95	0x1BC	ICU.IELSR95	ICU.IELSR95 レジスタで選択されたイベント

12.3.2 イベント番号

下表は、イベント番号を記した表 12.4 の各項目の説明です。

項目	内容
割り込み要求発生元	割り込み要求の発生元の名称
名称	割り込みの名称
NVIC への接続	CPU 割り込みとして使用可能な割り込みが✓印で示されています。
DTC の起動	DTC の起動要求に使用可能な割り込みが✓印で示されています。
DMAC の起動	DMAC の起動要求に使用可能な割り込みが✓印で示されています。
CPU ディープスリープモードの解除	CPU ディープスリープモードからの復帰要求に使用可能な割り込みが✓印で示されています。
ソフトウェアスタンバイモードの解除	ソフトウェアスタンバイモードからの復帰要求に使用可能な割り込みが✓印で示されています。
ディープソフトウェアスタンバイモードの解除	ディープソフトウェアスタンバイモードからの復帰要求に使用可能な割り込みが✓印で示されています。

表 12.4 イベントテーブル (1/9)

イベント番号	割り込み要求発生元	名称	IELSRn		DELSRn	CPU ディープスリープモードの解除	ソフトウェアスタンバイモードの解除	ディープソフトウェアスタンバイモードの解除
			NVIC への接続	DTC の起動	DMAC の起動			
0x001	ポート	PORT_IRQ0	✓	✓	✓	✓	✓	✓
0x002		PORT_IRQ1	✓	✓	✓	✓	✓	✓
0x003		PORT_IRQ2	✓	✓	✓	✓	✓	✓
0x004		PORT_IRQ3	✓	✓	✓	✓	✓	✓
0x005		PORT_IRQ4	✓	✓	✓	✓	✓	✓
0x006		PORT_IRQ5	✓	✓	✓	✓	✓	✓
0x007		PORT_IRQ6	✓	✓	✓	✓	✓	✓
0x008		PORT_IRQ7	✓	✓	✓	✓	✓	✓
0x009		PORT_IRQ8	✓	✓	✓	✓	✓	✓
0x00A		PORT_IRQ9	✓	✓	✓	✓	✓	✓
0x00B		PORT_IRQ10	✓	✓	✓	✓	✓	✓
0x00C		PORT_IRQ11	✓	✓	✓	✓	✓	✓
0x00D		PORT_IRQ12	✓	✓	✓	✓	✓	✓
0x00E		PORT_IRQ13	✓	✓	✓	✓	✓	✓
0x00F		PORT_IRQ14	✓	✓	✓	✓	✓	✓
0x010		PORT_IRQ15	✓	✓	✓	✓	✓	✓
0x011	DMAC00	DMAC00_INT	✓	✓	—	—	—	—
0x012	DMAC01	DMAC01_INT	✓	✓	—	—	—	—
0x013	DMAC02	DMAC02_INT	✓	✓	—	—	—	—
0x014	DMAC03	DMAC03_INT	✓	✓	—	—	—	—
0x015	DMAC04	DMAC04_INT	✓	✓	—	—	—	—
0x016	DMAC05	DMAC05_INT	✓	✓	—	—	—	—
0x017	DMAC06	DMAC06_INT	✓	✓	—	—	—	—
0x018	DMAC07	DMAC07_INT	✓	✓	—	—	—	—
0x022	DTC0	DTC0_COMPLETE	✓	—	—	—	—	—
0x027	DMAC/DTC	DMA0_TRANSERR	✓	—	—	—	—	—
0x029	DBG	DBG_CTIIRQ0	✓	—	—	—	—	—
0x02A		DBG_CTIIRQ1	✓	—	—	—	—	—
0x02B		DBG_JBRXI	✓	—	—	—	—	—
0x030	FCU	FCU_FIFERR	✓	—	—	—	—	—
0x031		FCU_FRDYI	✓	—	—	—	—	—
0x038	PVD1	PVD_PVD1	✓	—	—	✓	✓	✓(注4)
0x039	PVD2	PVD_PVD2	✓	—	—	✓	✓	✓(注4)
0x03E	MOSC	MOSC_STOP	✓	—	—	—	—	—
0x040	ULPT0	ULPT0_ULPTI	✓	✓	✓	✓	✓	✓(注5)
0x041		ULPT0_ULPTCMAI	✓	✓	✓	✓	✓	—
0x042		ULPT0_ULPTCMBI	✓	✓	✓	✓	✓	—

表 12.4 イベントテーブル (2/9)

イベント番号	割り込み要求発生元	名称	IELSRn		DELSRn	CPU ディープスリープモードの解除	ソフトウェアスタンバイモードの解除	ディープソフトウェアスタンバイモードの解除
			NVIC への接続	DTC の起動	DMAC の起動			
0x043	ULPT1	ULPT1_ULPTI	✓	✓	✓	✓	✓	✓(注5)
0x044		ULPT1_ULPTCMAI	✓	✓	✓	✓	✓	—
0x045		ULPT1_ULPTCMBI	✓	✓	✓	✓	✓	—
0x046	AGT0	AGT0_AGTI	✓	✓	✓	—	—	—
0x047		AGT0_AGTCMAI	✓	✓	✓	—	—	—
0x048		AGT0_AGTCMBI	✓	✓	✓	—	—	—
0x049	AGT1	AGT1_AGTI	✓	✓	✓	✓	✓	—
0x04A		AGT1_AGTCMAI	✓	✓	✓	✓	✓	—
0x04B		AGT1_AGTCMBI	✓	✓	✓	✓	✓	—
0x052	IWDT	IWDT_NMIUNDF	✓	—	—	✓	✓	✓(注5)
0x053	WDT	WDT0_NMIUNDF	✓	—	—	—	—	—
0x058	USBFS	USBFS_D0FIFO	✓	✓	✓	—	—	—
0x059		USBFS_D1FIFO	✓	✓	✓	—	—	—
0x05A		USBFS_USBI	✓	—	—	—	—	—
0x05B		USBFS_USBR	✓	—	—	✓	✓	✓(注5)
0x05C	IIC0	IIC0_RXI	✓	✓	✓	—	—	—
0x05D		IIC0_TXI	✓	✓	✓	—	—	—
0x05E		IIC0_TEI	✓	—	—	—	—	—
0x05F		IIC0_EEI	✓	—	—	—	—	—
0x060		IIC0_WUI	✓	—	—	✓	✓	—
0x061	IIC1	IIC1_RXI	✓	✓	✓	—	—	—
0x062		IIC1_TXI	✓	✓	✓	—	—	—
0x063		IIC1_TEI	✓	—	—	—	—	—
0x064		IIC1_EEI	✓	—	—	—	—	—
0x06B	SDHI/MMC0	SDHI_MMC0_ACCS	✓	—	—	—	—	—
0x06C		SDHI_MMC0_SDIO	✓	—	—	—	—	—
0x06D		SDHI_MMC0_CARD	✓	—	—	—	—	—
0x06E		SDHI_MMC0_ODMSDBREQ	—	✓	✓	—	—	—
0x06F	SDHI/MMC1	SDHI_MMC1_ACCS	✓	—	—	—	—	—
0x070		SDHI_MMC1_SDIO	✓	—	—	—	—	—
0x071		SDHI_MMC1_CARD	✓	—	—	—	—	—
0x072		SDHI_MMC1_ODMSDBREQ	—	✓	✓	—	—	—
0x07B	ACMPHS	ACMP_HS0	✓	—	—	✓(注1)	✓(注1)	—
0x07C		ACMP_HS1	✓	—	—	—	—	—
0x083	ELC	ELC_SWEVT0	✓(注3)	✓	—	—	—	—
0x084		ELC_SWEVT1	✓(注3)	✓	—	—	—	—

表 12.4 イベントテーブル (3/9)

イベント番号	割り込み要求発生元	名称	IELSRn		DELSRn	CPU ディープスリープモードの解除	ソフトウェアスタンバイモードの解除	ディープソフトウェアスタンバイモードの解除
			NVIC への接続	DTC の起動	DMAC の起動			
0x088	ポート	IOPORT_GROUP1	✓	✓(注2)	✓(注2)	—	—	—
0x089		IOPORT_GROUP2	✓	✓(注2)	✓(注2)	—	—	—
0x08A		IOPORT_GROUP3	✓	✓(注2)	✓(注2)	—	—	—
0x08B		IOPORT_GROUP4	✓	✓(注2)	✓(注2)	—	—	—
0x08C	CAC	CAC_FEERI	✓	—	—	—	—	—
0x08D		CAC_MENDI	✓	—	—	—	—	—
0x08E		CAC_OVFI	✓	—	—	—	—	—
0x08F	POEG	POEG_GROUPA	✓	—	—	—	—	—
0x090		POEG_GROUPB	✓	—	—	—	—	—
0x091		POEG_GROUPC	✓	—	—	—	—	—
0x092		POEG_GROUPD	✓	—	—	—	—	—
0x0A0	GPT	GPT_UVWEDGE	✓	—	—	—	—	—
0x0A1	GPT0	GPT0_CCMPA	✓	✓	✓	—	—	—
0x0A2		GPT0_CCMPB	✓	✓	✓	—	—	—
0x0A3		GPT0_CMPC	✓	✓	✓	—	—	—
0x0A4		GPT0_CMPD	✓	✓	✓	—	—	—
0x0A5		GPT0_CMPE	✓	✓	✓	—	—	—
0x0A6		GPT0_CMPF	✓	✓	✓	—	—	—
0x0A7		GPT0_OVF	✓	✓	✓	—	—	—
0x0A8		GPT0_UDF	✓	✓	✓	—	—	—
0x0A9		GPT0_PC	✓	✓	✓	—	—	—
0x0AA		GPT1	GPT1_CCMPA	✓	✓	✓	—	—
0x0AB	GPT1_CCMPB		✓	✓	✓	—	—	—
0x0AC	GPT1_CMPC		✓	✓	✓	—	—	—
0x0AD	GPT1_CMPD		✓	✓	✓	—	—	—
0x0AE	GPT1_CMPE		✓	✓	✓	—	—	—
0x0AF	GPT1_CMPF		✓	✓	✓	—	—	—
0x0B0	GPT1_OVF		✓	✓	✓	—	—	—
0x0B1	GPT1_UDF		✓	✓	✓	—	—	—
0x0B2	GPT1_PC	✓	✓	✓	—	—	—	
0x0B3	GPT2	GPT2_CCMPA	✓	✓	✓	—	—	—
0x0B4		GPT2_CCMPB	✓	✓	✓	—	—	—
0x0B5		GPT2_CMPC	✓	✓	✓	—	—	—
0x0B6		GPT2_CMPD	✓	✓	✓	—	—	—
0x0B7		GPT2_CMPE	✓	✓	✓	—	—	—
0x0B8		GPT2_CMPF	✓	✓	✓	—	—	—
0x0B9		GPT2_OVF	✓	✓	✓	—	—	—
0x0BA		GPT2_UDF	✓	✓	✓	—	—	—
0x0BB		GPT2_PC	✓	✓	✓	—	—	—

表 12.4 イベントテーブル (4/9)

イベント 番号	割り込み要求発 生元	名称	IELSRn		DELSRn	CPU ディ ープスリー プモードの 解除	ソフトウェ アスタンバ イモードの 解除	ディープソ フトウェア スタンバ イモードの解 除
			NVIC へ の接続	DTC の起 動	DMAC の起 動			
0x0BC	GPT3	GPT3_CCMPA	✓	✓	✓	—	—	—
0x0BD		GPT3_CCMPB	✓	✓	✓	—	—	—
0x0BE		GPT3_CMPC	✓	✓	✓	—	—	—
0x0BF		GPT3_CMPD	✓	✓	✓	—	—	—
0x0C0		GPT3_CMPE	✓	✓	✓	—	—	—
0x0C1		GPT3_CMPF	✓	✓	✓	—	—	—
0x0C2		GPT3_OVF	✓	✓	✓	—	—	—
0x0C3		GPT3_UDF	✓	✓	✓	—	—	—
0x0C4		GPT3_PC	✓	✓	✓	—	—	—
0x0C5		GPT4	GPT4_CCMPA	✓	✓	✓	—	—
0x0C6	GPT4_CCMPB		✓	✓	✓	—	—	—
0x0C7	GPT4_CMPC		✓	✓	✓	—	—	—
0x0C8	GPT4_CMPD		✓	✓	✓	—	—	—
0x0C9	GPT4_CMPE		✓	✓	✓	—	—	—
0x0CA	GPT4_CMPF		✓	✓	✓	—	—	—
0x0CB	GPT4_OVF		✓	✓	✓	—	—	—
0x0CC	GPT4_UDF		✓	✓	✓	—	—	—
0x0CE	GPT5	GPT5_CCMPA	✓	✓	✓	—	—	—
0x0CF		GPT5_CCMPB	✓	✓	✓	—	—	—
0x0D0		GPT5_CMPC	✓	✓	✓	—	—	—
0x0D1		GPT5_CMPD	✓	✓	✓	—	—	—
0x0D2		GPT5_CMPE	✓	✓	✓	—	—	—
0x0D3		GPT5_CMPF	✓	✓	✓	—	—	—
0x0D4		GPT5_OVF	✓	✓	✓	—	—	—
0x0D5		GPT5_UDF	✓	✓	✓	—	—	—
0x0D7	GPT6	GPT6_CCMPA	✓	✓	✓	—	—	—
0x0D8		GPT6_CCMPB	✓	✓	✓	—	—	—
0x0D9		GPT6_CMPC	✓	✓	✓	—	—	—
0x0DA		GPT6_CMPD	✓	✓	✓	—	—	—
0x0DB		GPT6_CMPE	✓	✓	✓	—	—	—
0x0DC		GPT6_CMPF	✓	✓	✓	—	—	—
0x0DD		GPT6_OVF	✓	✓	✓	—	—	—
0x0DE		GPT6_UDF	✓	✓	✓	—	—	—

表 12.4 イベントテーブル (5/9)

イベント番号	割り込み要求発生元	名称	IELSRn		DELSRn	CPU ディープスリープモードの解除	ソフトウェアスタンバイモードの解除	ディープソフトウェアスタンバイモードの解除
			NVIC への接続	DTC の起動	DMAC の起動			
0x0E0	GPT7	GPT7_CCMPA	✓	✓	✓	—	—	—
0x0E1		GPT7_CCMPB	✓	✓	✓	—	—	—
0x0E2		GPT7_CMPC	✓	✓	✓	—	—	—
0x0E3		GPT7_CMPD	✓	✓	✓	—	—	—
0x0E4		GPT7_CMPE	✓	✓	✓	—	—	—
0x0E5		GPT7_CMPF	✓	✓	✓	—	—	—
0x0E6		GPT7_OVF	✓	✓	✓	—	—	—
0x0E7		GPT7_UDF	✓	✓	✓	—	—	—
0x0E9	GPT8	GPT8_CCMPA	✓	✓	✓	—	—	—
0x0EA		GPT8_CCMPB	✓	✓	✓	—	—	—
0x0EB		GPT8_CMPC	✓	✓	✓	—	—	—
0x0EC		GPT8_CMPD	✓	✓	✓	—	—	—
0x0ED		GPT8_CMPE	✓	✓	✓	—	—	—
0x0EE		GPT8_CMPF	✓	✓	✓	—	—	—
0x0EF		GPT8_OVF	✓	✓	✓	—	—	—
0x0F0		GPT8_UDF	✓	✓	✓	—	—	—
0x0F1	GPT8_PC	✓	✓	✓	—	—	—	
0x0F2	GPT9	GPT9_CCMPA	✓	✓	✓	—	—	—
0x0F3		GPT9_CCMPB	✓	✓	✓	—	—	—
0x0F4		GPT9_CMPC	✓	✓	✓	—	—	—
0x0F5		GPT9_CMPD	✓	✓	✓	—	—	—
0x0F6		GPT9_CMPE	✓	✓	✓	—	—	—
0x0F7		GPT9_CMPF	✓	✓	✓	—	—	—
0x0F8		GPT9_OVF	✓	✓	✓	—	—	—
0x0F9		GPT9_UDF	✓	✓	✓	—	—	—
0x0FA	GPT9_PC	✓	✓	✓	—	—	—	
0x0FB	GPT10	GPT10_CCMPA	✓	✓	✓	—	—	—
0x0FC		GPT10_CCMPB	✓	✓	✓	—	—	—
0x0FD		GPT10_CMPC	✓	✓	✓	—	—	—
0x0FE		GPT10_CMPD	✓	✓	✓	—	—	—
0x0FF		GPT10_CMPE	✓	✓	✓	—	—	—
0x100		GPT10_CMPF	✓	✓	✓	—	—	—
0x101		GPT10_OVF	✓	✓	✓	—	—	—
0x102		GPT10_UDF	✓	✓	✓	—	—	—
0x103	GPT10_PC	✓	✓	✓	—	—	—	

表 12.4 イベントテーブル (6/9)

イベント番号	割り込み要求発生元	名称	IELSRn		DELSRn	CPU ディープスリープモードの解除	ソフトウェアスタンバイモードの解除	ディープソフトウェアスタンバイモードの解除
			NVIC への接続	DTC の起動	DMAC の起動			
0x104	GPT11	GPT11_CCMPA	✓	✓	✓	—	—	—
0x105		GPT11_CCMPB	✓	✓	✓	—	—	—
0x106		GPT11_CMPC	✓	✓	✓	—	—	—
0x107		GPT11_CMPD	✓	✓	✓	—	—	—
0x108		GPT11_CMPE	✓	✓	✓	—	—	—
0x109		GPT11_CMPF	✓	✓	✓	—	—	—
0x10A		GPT11_OVF	✓	✓	✓	—	—	—
0x10B		GPT11_UDF	✓	✓	✓	—	—	—
0x10D	GPT12	GPT12_CCMPA	✓	✓	✓	—	—	—
0x10E		GPT12_CCMPB	✓	✓	✓	—	—	—
0x10F		GPT12_CMPC	✓	✓	✓	—	—	—
0x110		GPT12_CMPD	✓	✓	✓	—	—	—
0x111		GPT12_CMPE	✓	✓	✓	—	—	—
0x112		GPT12_CMPF	✓	✓	✓	—	—	—
0x113		GPT12_OVF	✓	✓	✓	—	—	—
0x114		GPT12_UDF	✓	✓	✓	—	—	—
0x116	GPT13	GPT13_CCMPA	✓	✓	✓	—	—	—
0x117		GPT13_CCMPB	✓	✓	✓	—	—	—
0x118		GPT13_CMPC	✓	✓	✓	—	—	—
0x119		GPT13_CMPD	✓	✓	✓	—	—	—
0x11A		GPT13_CMPE	✓	✓	✓	—	—	—
0x11B		GPT13_CMPF	✓	✓	✓	—	—	—
0x11C		GPT13_OVF	✓	✓	✓	—	—	—
0x11D		GPT13_UDF	✓	✓	✓	—	—	—
0x120	Ether	ETHER_EINT0	✓	—	—	—	—	—
0x124	SCI0	SCI0_RXI	✓	✓	✓	—	—	—
0x125		SCI0_TXI	✓	✓	✓	—	—	—
0x126		SCI0_TEI	✓	—	—	—	—	—
0x127		SCI0_ERI	✓	—	—	—	—	—
0x128		SCI0_AED	✓	—	—	—	—	—
0x129		SCI0_BFD	✓	—	—	—	—	—
0x12A		SCI0_AM	✓	—	—	—	—	—
0x12B		SCI1	SCI1_RXI	✓	✓	✓	—	—
0x12C	SCI1_TXI		✓	✓	✓	—	—	—
0x12D	SCI1_TEI		✓	—	—	—	—	—
0x12E	SCI1_ERI		✓	—	—	—	—	—
0x12F	SCI1_AED		✓	—	—	—	—	—
0x130	SCI1_BFD		✓	—	—	—	—	—
0x131	SCI1_AM		✓	—	—	—	—	—

表 12.4 イベントテーブル (7/9)

イベント 番号	割り込み要求発 生元	名称	IELSRn		DELSRn	CPU ディ ープスリー プモードの 解除	ソフトウェ アスタンバ イモードの 解除	ディープソ フトウェア スタンバイ モードの解 除
			NVIC へ の接続	DTC の起 動	DMAC の起 動			
0x132	SCI2	SCI2_RXI	✓	✓	✓	—	—	—
0x133		SCI2_TXI	✓	✓	✓	—	—	—
0x134		SCI2_TEI	✓	—	—	—	—	—
0x135		SCI2_ERI	✓	—	—	—	—	—
0x138		SCI2_AM	✓	—	—	—	—	—
0x139	SCI3	SCI3_RXI	✓	✓	✓	—	—	—
0x13A		SCI3_TXI	✓	✓	✓	—	—	—
0x13B		SCI3_TEI	✓	—	—	—	—	—
0x13C		SCI3_ERI	✓	—	—	—	—	—
0x13F		SCI3_AM	✓	—	—	—	—	—
0x140	SCI4	SCI4_RXI	✓	✓	✓	—	—	—
0x141		SCI4_TXI	✓	✓	✓	—	—	—
0x142		SCI4_TEI	✓	—	—	—	—	—
0x143		SCI4_ERI	✓	—	—	—	—	—
0x146		SCI4_AM	✓	—	—	—	—	—
0x163	SCI9	SCI9_RXI	✓	✓	✓	—	—	—
0x164		SCI9_TXI	✓	✓	✓	—	—	—
0x165		SCI9_TEI	✓	—	—	—	—	—
0x166		SCI9_ERI	✓	—	—	—	—	—
0x169		SCI9_AM	✓	—	—	—	—	—
0x178	SPI0	SPI0_SPRI	✓	✓	✓	—	—	—
0x179		SPI0_SPTI	✓	✓	✓	—	—	—
0x17A		SPI0_SPII	✓	—	—	—	—	—
0x17B		SPI0_SPEI	✓	—	—	—	—	—
0x17C		SPI0_SPCEND	✓	—	—	—	—	—
0x17D	SPI1	SPI1_SPRI	✓	✓	✓	—	—	—
0x17E		SPI1_SPTI	✓	✓	✓	—	—	—
0x17F		SPI1_SPII	✓	—	—	—	—	—
0x180		SPI1_SPEI	✓	—	—	—	—	—
0x181		SPI1_SPCEND	✓	—	—	—	—	—

表 12.4 イベントテーブル (8/9)

イベント番号	割り込み要求発生元	名称	IELSRn		DELSRn	CPU ディープスリープモードの解除	ソフトウェアスタンバイモードの解除	ディープソフトウェアスタンバイモードの解除	
			NVIC への接続	DTC の起動	DMAC の起動				
0x185	CANFD	CAN_RXF	✓	—	—	—	—	—	
0x186		CAN_GLERR	✓	—	—	—	—	—	
0x187		CAN0_RF_DMAREQ0	✓	✓	✓	—	—	—	
0x188		CAN0_RF_DMAREQ1	✓	✓	✓	—	—	—	
0x18B		CAN1_RF_DMAREQ0	✓	✓	✓	—	—	—	
0x18C		CAN1_RF_DMAREQ1	✓	✓	✓	—	—	—	
0x18F		CAN0_TX	✓	—	—	—	—	—	
0x190		CAN0_CHERR	✓	—	—	—	—	—	
0x191		CAN0_COMFRX	✓	—	—	—	—	—	
0x192		CAN0_CF_DMAREQ	✓	✓	✓	—	—	—	
0x193		CAN0_RXMB	✓	—	—	—	—	—	
0x194		CAN1_TX	✓	—	—	—	—	—	
0x195		CAN1_CHERR	✓	—	—	—	—	—	
0x196		CAN1_COMFRX	✓	—	—	—	—	—	
0x197		CAN1_CF_DMAREQ	✓	✓	✓	—	—	—	
0x198		CAN1_RXMB	✓	—	—	—	—	—	
0x19B		CAN0_MRAM_ERI	✓	—	—	—	—	—	
0x19C		CAN1_MRAM_ERI	✓	—	—	—	—	—	
0x19D		I3C	I3C_RESP	✓	✓	✓	—	—	—
0x19E			I3C_CMD	✓	✓	✓	—	—	—
0x19F	I3C_IBI		✓	✓	✓	—	—	—	
0x1A0	I3C_RX		✓	✓	✓	—	—	—	
0x1A1	I3C_TX		✓	✓	✓	—	—	—	
0x1A2	I3C_RCV		✓	✓	✓	—	—	—	
0x1A3	I3C_HRESP		✓	✓	✓	—	—	—	
0x1A4	I3C_HCND		✓	✓	✓	—	—	—	
0x1A5	I3C_HRX		✓	✓	✓	—	—	—	
0x1A6	I3C_HTX		✓	✓	✓	—	—	—	
0x1A7	I3C_TEND		✓	—	—	—	—	—	
0x1A8	I3C_EEI		✓	—	—	—	—	—	
0x1A9	I3C_STEV		✓	—	—	—	—	—	
0x1AA	I3C_MREFOVF		✓	—	—	—	—	—	
0x1AB	I3C_MREFCPT		✓	—	—	—	—	—	
0x1AC	I3C_AMEV		✓	—	—	—	—	—	
0x1AD	I3C_WU	✓	—	—	✓	✓	—		

表 12.4 イベントテーブル (9/9)

イベント番号	割り込み要求発生元	名称	IELSRn		DELSRn	CPU ディープスリープモードの解除	ソフトウェアスタンバイモードの解除	ディープソフトウェアスタンバイモードの解除
			NVIC への接続	DTC の起動	DMAC の起動			
0x1AE	ADC120	ADC120_ADI	✓	✓	✓	—	—	—
0x1AF		ADC120_GBADI	✓	✓	✓	—	—	—
0x1B0		ADC120_CMPAI	✓	—	—	—	—	—
0x1B1		ADC120_CMPBI	✓	—	—	—	—	—
0x1B2		ADC120_WCMPPM	—	✓	✓	—	—	—
0x1B3		ADC120_WCMPUM	—	✓	✓	—	—	—
0x1B4		ADC121	ADC121_ADI	✓	✓	✓	—	—
0x1B5	ADC121_GBADI		✓	✓	✓	—	—	—
0x1B6	ADC121_CMPAI		✓	—	—	—	—	—
0x1B7	ADC121_CMPBI		✓	—	—	—	—	—
0x1B8	ADC121_WCMPPM		—	✓	✓	—	—	—
0x1B9	ADC121_WCMPUM		—	✓	✓	—	—	—
0x1BA	DOC	DOC_DOPCI	✓	—	—	—	—	—
0x1BC	RSIP-E51A	RSIP_TADI	✓	—	—	—	—	—

注 1. CMPCTL0.CSTEN = 1 の場合のみサポートしています。

注 2. 最初のエッジ検出のみが有効です。

注 3. DTC 転送後の割り込みのみサポートしています。

注 4. ディープソフトウェアスタンバイモード 1、2 のみサポートしています。

注 5. ディープソフトウェアスタンバイモード 1 のみサポートしています。

12.4 マスカブル割り込みの動作

ICU は下記の機能を実行します。

- 割り込みの検出
- 割り込みの許可／禁止
- 割り込み要求先の選択 (CPU 割り込み、DTC 起動など)

12.4.1 割り込みの検出

ICU は、周辺機能割り込みまたは外部端子割り込みから入力されるイベント要因を、IELSRn.IELS[8:0]で選択します。

受け付けた割り込み要因は、IELSRn.IR フラグを 1 にして、NVIC へ割り込み要求を伝えます。

外部端子割り込み要求は下記のいずれかにより検出されます。

- エッジ (立ち下がりエッジ、立ち上がりエッジ、または立ち上がり／立ち下がりエッジ)
- 割り込み信号のレベル (Low レベル)

IRQi 端子用の検出モードを選択するために、IRQCRi.IRQMD[1:0]ビットを設定してください。周辺モジュールに対応する割り込み要因については、表 12.3 および表 12.4 を参照してください。イベントは割り込みが発生し、CPU で受け入れられる前に、NVIC で受け入れられなければなりません。




図 12.2 ICU および CPU の割り込み経路 (NVIC)

12.5 マスカブル割り込みの設定手順

12.5.1 割り込み中の動作

-割り込みが発生した場合 (ソフトウェア割り込み以外)

IELSRn.IR ($n = 0 \sim 95$) フラグと割り込みセット保留レジスタ (NVIC_ISPRn) が設定されます。

-割り込みが発生した場合 (ソフトウェア割り込み)

割り込みセット保留レジスタ (NVIC_ISPRn) が設定されます。

-割り込みが完了した場合

ソフトウェアで IELSRn.IR ($n = 0 \sim 95$) フラグをクリアしてください。割り込みセット保留レジスタ (NVIC_ISPRn) が自動的にクリアされます。

注. CPU と ICU の処理速度は異なる場合があります。CPU は IR フラグをクリアする前に、割り込みハンドラを終了させる可能性があります。その後、CPU は再度、割り込みハンドラに偶発的にジャンプするかもしれません。これを回避するために、割り込みハンドラを終了させる前に必ず IELSRn ($n = 0 \sim 95$) レジスタを読み出し、IR フラグがクリアされていることを確認してください。

12.5.2 割り込み要求の許可

割り込み要求を許可するための手順を以下に示します。

1. 割り込みセット許可レジスタ (NVIC_ISER) を設定してください。
2. 割り込み要因として、IELSRn.IELS[8:0]ビットを設定してください。
3. ディープスリープモード/ソフトウェアスタンバイモードの解除 (WUPEN レジスタの設定) など、イベント要因に対する動作の設定をしてください。

12.5.3 割り込み要求の禁止

割り込み要求を禁止する手順を以下に示します。

1. ディープスリープモード/ソフトウェアスタンバイモードの解除 (WUPEN レジスタの設定) など、イベント要因に対する動作の設定を解除してください。
2. 割り込み要因の設定をクリアしてください (IELSRn.IELS[8:0] = 0x00)。
3. 割り込みステータスフラグをクリアしてください (IELSRn.IR = 0)。

4. 割り込みクリア許可レジスタ (NVIC_ICER) と割り込みクリア保留レジスタ (NVIC_ICPR) をクリアしてください。

12.5.4 割り込みのポーリング

割り込み要求のポーリングをする手順を以下に示します。

1. 割り込みクリア許可レジスタ (NVIC_ICER) を設定してください。
2. 割り込み要因として、IELSRn.IELS[8:0]ビットを設定してください。
3. DMAC の起動 (DELSRn.DELS[8:0]ビットの設定) やディープスリープモード/ソフトウェアスタンバイモードの解除 (WUPEN レジスタの設定) など、イベント要因に対する動作設定をしてください。
4. 割り込みセット保留レジスタ (NVIC_ISPR) をポーリングしてください。

12.5.5 割り込み要求先の選択

選択可能な要求先は、表 12.3、表 12.4 に示されているように、割り込みごとに固定されています。

割り込み出力要求先 (CPU と DTC) は、割り込み要因ごとに個別に選択できます。

イベントリスト (「12.3.2. イベント番号」参照) に✓印の記載がある割り込み要求先の設定を使用してください。

注. IELSRn レジスタと DELSRn レジスタで、同じ割り込み要因は設定しないでください。

DMAC または DTC が IRQi 端子からの割り込み要求先として選択された場合、その割り込み要求に対して IRQCRi.IRQMD[1:0]ビットをエッジ検出を選択するために設定してください。

12.5.5.1 CPU への割り込み要求

IELSRn.DTCE = 0 のとき、IELSRn レジスタで指定されたイベントが NVIC に出力されます。

12.5.5.2 DTC の起動

IELSRn.DTCE = 1 のとき、IELSRn レジスタで指定されたイベントが DTC に出力されます。以下の手順に従ってください。

1. 対象のイベントに対して IELSRn.IELS[8:0]ビットを設定し、かつ IELSRn.DTCE ビットを 1 に設定してください。
2. DTC モジュール起動ビット (DTCST.DTCST) を 1 に設定してください。

表 12.5 に DTC が割り込み要求先となる場合の動作を示します。

表 12.5 DTC が割り込み要求先となる場合の動作

割り込み要求先	DISEL (注1)	残り転送数	割り込み要求 1 回あたりの動作	IR(注2)	転送後の割り込み要求先
DTC(注3)	1	≠ 0	DTC 転送→CPU に割り込み	CPU による割り込み受け付け時にクリアされる。	DTC
		= 0	DTC 転送→CPU に割り込み	CPU による割り込み受け付け時にクリアされる。	CPU (IELSRn.DTCE ビットが自動的にクリアされる)
	0	≠ 0	DTC 転送	DTC 転送データの読み出し後、DTC データ転送の開始時にクリアされる。	DTC
		= 0	DTC 転送→CPU に割り込み	CPU による割り込み受け付け時にクリアされる。	CPU (IELSRn.DTCE ビットが自動的にクリアされる)

注 1. DTC.MRB.DISEL ビットで DTC から CPU への割り込み要求の発生の仕方を設定します。

注 2. IELSRn.IR フラグが 1 のとき、再度発生した割り込み要求 (DTC 起動要求) は無視されます。

注 3. チェーン転送の場合は、最後のチェーン転送が終了するまで DTC 転送が継続します。DISEL ビットの状態と残りの転送数によって、転送後の CPU 割り込み発生の有無、IELSRn.IR フラグクリアのタイミング、および割り込み要求先が決まります。「16. データトランスファクトローラ (DTC)」の表 16.2 を参照してください。

注. DTC 転送中のエラー

DTC 転送中にエラー応答が生じると、DTC はエラーが発生したことを ICU に通知します。ICU は対象の IELSRn ($n = 0 \sim 95$) のすべてのビットをクリアします。対象外の IELSRn はクリアされません。

12.5.6 デジタルフィルタ

デジタルフィルタ機能は、外部割り込み要求端子 (IRQi, $i = 0 \sim 15$) と NMI 端子割り込みに用いられます。デジタルフィルタ機能は、フィルタ PCLKB サンプリングクロックの入力信号をサンプリングし、3 サンプリングサイクル以下のパルス幅の信号を除去します。

IRQi 端子に対してデジタルフィルタを用いるには、以下のようしてください。

1. IRQCRI.FCLKSEL[1:0]ビット ($i = 0 \sim 15$) でサンプリングクロックサイクルを PCLKB、PCLKB/8、PCLKB/32、または PCLKB/64 に設定してください。
2. IRQCRI.FLTEN ビット ($i = 0 \sim 15$) を 1 (デジタルフィルタ有効) に設定してください。

NMI 端子に対してデジタルフィルタを用いるには、以下のようしてください。

1. NMICR.NFCLKSEL[1:0]ビットでサンプリングクロックサイクルを PCLKB、PCLKB/8、PCLKB/32、または PCLKB/64 に設定してください。
2. NMICR.NFLTEN ビットを 1 (デジタルフィルタ有効) に設定してください。

図 12.3 にデジタルフィルタの動作例を示します。




図 12.3 デジタルフィルタの動作例

ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードの間は、デジタルフィルタはハードウェアにより強制的に OFF になります。ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードから通常モードに復帰した後は、IRQCRI.FLTEN ($i = 0 \sim 15$) と NMICR.NFLTEN の値に従ってください。デジタルフィルタがいったん無効になると、その時点までサンプリングされたイベント情報は失われます。

12.5.7 外部端子割り込みの設定手順

外部端子割り込みを使用する時の手順を以下に示します。I/O ポートの設定をしてください。

1. IRQCRI.FLTEN ビット ($i = 0 \sim 15$) を 0 (デジタルフィルタ無効) にしてください。
2. I/O ポートの設定を指定または確認してください。
3. IRQCRI ($i = 0 \sim 15$) レジスタの IRQMD[1:0]ビット、FCLKSEL[1:0]ビット、および FLTEN ビットを設定してください。
4. IRQ 端子を以下のように選択してください。
 - IRQ 端子を CPU への割り込み要求に使用する場合は、IELSRn.IELS[8:0] ($n = 0 \sim 95$) ビットと IELSRn.DTCE ($n = 0 \sim 95$) ビットを 0 にしてください。

- IRQ 端子を DTC の起動に使用する場合は、IELSRn.IELS[8:0] (n = 0~95) ビットと IELSRn.DTCE (n = 0~95) ビットを 1 にしてください。
- IRQ 端子を DMAC の起動に使用する場合は、DMAC.DELSRn.DELS[8:0] (n = 0~7) ビットを設定してください。

12.6 ノンマスクابل割り込みの設定手順

ノンマスクابل割り込みをトリガできるのは、以下の要因です。

- NMI 端子割り込み
- 発振停止検出割り込み
- WDT アンダーフロー／リフレッシュエラー割り込み
- IWDT アンダーフロー／リフレッシュエラー割り込み
- 電圧監視 1 割り込み
- 電圧監視 2 割り込み
- 共通メモリエラー割り込み
- バスエラー割り込み
- CPU ロックアップエラー割り込み

ノンマスクابل割り込みは CPU でのみ使用可能です。DTC の起動には使用できません。ノンマスクابل割り込みは他のすべての割り込みよりも優先します。ノンマスクابل割り込みの状態は、ノンマスクابل割り込みステータスレジスタ (NMISR) で確認できます。NMI ハンドラから復帰する前に、NMISR のビットがすべて 0 であることを確認してください。

CPU と ICU の処理速度は異なる場合があります。CPU は NMISR をクリアする前に、割り込みハンドラを終了させる可能性があります。その後、CPU は再度、NMI ハンドラに偶発的にジャンプするかもしれません。これを回避するために、NMI ハンドラを終了させる前に必ず NMISR を読み出し、NMISR がクリアされていることを確認してください。

ノンマスクابل割り込みは初期設定では禁止になっています。ノンマスクابل割り込みを使用するには、以下の手順で設定してください。

1. NMICR.NFLTEN ビットを 0 にしてください (デジタルフィルタ無効)。
2. NMICR レジスタの NMIMD ビット、NFCLKSEL[1:0] ビット、および NFLTEN ビットを設定してください。
3. NMICLR.NMICLR ビットを 1 にして NMISR.NMIST フラグを 0 にしてください。
4. ノンマスクابل割り込みイネーブルレジスタ (NMIER) の NMIEN ビットを 1 にしてノンマスクابل割り込みを許可にしてください。

NMIER レジスタに 1 が書き込まれた後、NMIER.NMIEN ビットへの書き込みは無視されます。NMI は許可されると、リセットの場合を除き、禁止にすることはできません。

12.6.1 NMI による TrustZone-M との対応関係

NMI のセキュリティは、AIRC.BFHFNMINS で設定します。

CPU としては 1 つの NMI しかありませんが、複数の要因を設定可能です。本節では、NMI のセキュアプログラムと非セキュアプログラムを組み合わせる手順を説明します。その際、ICU の NMI 関連レジスタはセキュアに設定する必要があります。

ノンマスクابل割り込みに関連するレジスタは以下です。

- NMISR
- NMIER
- NMICLR
- NMICR

フローを [図 12.4](#) に示します。




図 12.4 NMI による TrustZone-M との対応関係

12.7 セキュリティ

12.7.1 CPU 割り込み入力関連セキュリティ

ノンマスクابل割り込み

Arm CPU NMI セキュアは AIRCR.BFHFNMINS によって修正され、セキュアを管理するソフトウェア開発者によって管理されます。

以下のレジスタは、AIRCR.BFHFNMINS で設定されたセキュリティ属性に従わなければなりません。

- ICU.NMISR
- ICU.NMIER
- ICU.NMICLR

したがって、ICUSARB で設定されたセキュリティ属性は、AIRCR.BFHFNMINS で設定されたセキュリティ属性と一致しなければなりません。

マスクブル割り込み

マスクブル割り込みのセキュアは、Arm CPU NVIC 内部レジスタ (NVIC_ITNS0~NVIC_ITNS15) で設定されます。

どのマスクブル割り込みがセキュアかは、セキュアを管理するソフトウェア開発者によって制御されます。

以下のレジスタは、NVIC_ITNS0~NVIC_ITNS15 で設定されたセキュリティ属性に従わなければなりません。

- ICU.IELSRn (n = 0~95)

したがって、ICUSARG、ICUSARH、ICUSARI で設定されたセキュリティ属性は、NVIC_ITNS0~NVIC_ITNS15 で設定されたセキュリティ属性と一致しなければなりません。

12.7.2 トラスト割り込み管理

セキュア割り込みは、非セキュア動作に対して可視にしないでください。重要情報がアタッカーに漏洩するリスクがあるので、内蔵割り込みネットワークが、セキュアまたは非セキュアワールドへの任意の割り込みのルートを決めることができます。ただし、セキュアワールドからのみ設定できるように、セキュア割り込みのルートを抑制してください。

TEVTRCR.TEVTE = 1 を設定したとき、セキュアプログラムが割り込み要因の選択を管理します。許可のないセキュア割り込み要因の使用と監視から、非セキュアプログラムを保護します。特に、TEVTRCR.TEVTE = 1 の場合、IELSR.IELS [8:0] の書き込み許可はセキュア属性により制限され、非セキュア属性による書き込みは無視されます。TEVTRCR.TEVTE は IELS [8:0] のみ保護します。IR と DTCE のセキュリティ属性は、ICUSARG、ICUSARH、ICUSARI の設定に従います。TEVTRCR.TEVTE = 1 の場合、セキュアプログラムで非セキュア割り込みを含む全 IELS を設定するか、あるいは非セキュアプログラムからの要求に応じて IELS を設定するためのセキュア API を準備する必要があります。

12.7.3 トラスト IELSR の設定手順

12.7.3.1 セキュアプログラムが全 IELSR を設定する場合

すべての設定がセキュア初期シーケンスで実行される場合を以下に示します。

システムリセット解除後の IELSR 初期設定手順

1. セキュアプログラムが TEVTE = 1 を設定します。
2. セキュアプログラムが全割り込みのセキュリティ属性を設定します (NVIC_ITNS、ICU.IELSRn.IELS のセキュリティ属性)。
3. セキュアプログラムが全割り込み要因を選択します (ICU.IELSRn.IELS)。
4. セキュアプログラムがセキュア割り込みを許可します (セキュア割り込み用 NVIC_ISER)。
5. セキュアプログラムが非セキュアプログラムへジャンプします。
6. 非セキュアプログラムが非セキュア割り込みを許可します (非セキュア割り込み用 NVIC_ISER)。

12.7.3.2 セキュア API で非セキュアプログラムが IELSRn を設定する場合

非セキュアプログラムからの要求を受信する設定を以下に示します。

システムリセット解除後の IELSR 初期設定手順

1. セキュアプログラムが TEVTE = 1 を設定します。
2. セキュアプログラムが全割り込みのセキュリティ属性を設定します (NVIC_ITNS、ICU.IELSRn.IELS のセキュリティ属性)。
3. セキュアプログラムがセキュア割り込み要因を選択します (ICU.IELSRn.IELS)。
4. セキュアプログラムがセキュア割り込みを許可します (セキュア割り込み用 NVIC_ISER)。
5. セキュアプログラムが非セキュアプログラムへジャンプします。
6. 非セキュアプログラムがセキュアプログラムを呼び出します (API コール)。
7. セキュアプログラムが非セキュア割り込み要因を選択します (ICU.IELSRn.IELS)。

8. セキュアプログラムが非セキュアプログラムへ復帰します。
9. 非セキュアプログラムが非セキュア割り込みを許可します (非セキュア割り込み用 NVIC_ISER)。

12.7.3.3 TEVTE = 1 の場合の IELSR 解除手順

<セキュアプログラムによるセキュア属性の割り込み設定をクリアする場合>

1. 割り込み要因の設定をクリアしてください (IELSRn.IELS = 0x00)。
2. 割り込みステータスフラグをクリアしてください (ICU.IELSRn.IR = 0)。
3. 割り込みクリア許可レジスタ (NVIC_ICPR) をクリアしてください。

<セキュアプログラムによる非セキュア属性の割り込み設定をクリアする場合>

1. 割り込み要因の設定をクリアしてください (IELSRn.IELS = 0x00)。
2. 非セキュアエイリアスアドレスを使用することにより、割り込みステータスフラグをクリアしてください (IELSRn.IR = 0)。
3. 割り込みクリア許可レジスタ (NVIC_ICPR) をクリアしてください。

セキュアも NVIC_ICPRn_NS を書き換えることができます。

<非セキュアプログラムによるセキュア属性の割り込み設定をクリアする場合>

これは解除できません。

<非セキュアプログラムによる非セキュア属性の割り込み設定をクリアする場合>

1. 非セキュアプログラムがセキュアプログラムを呼び出します (API コール)。
2. 割り込み要因の設定をクリアしてください (IELSRn.IELS = 0x00)。
3. セキュアプログラムから非セキュアプログラムに復帰してください。
4. 割り込みステータスフラグをクリアしてください (IELSRn.IR = 0)。
5. 割り込みクリア許可レジスタ (NVIC_ICPR) をクリアしてください。

12.8 低消費電力モードからの復帰

「12.3.2. イベント番号」にスリープモード、ディープスリープモード、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモードを終了させるために使用可能な割り込み要因を示します。詳細は、「10. 低消費電力モード」を参照してください。

注. 低消費電力モードからの復帰要因は、CPU が許容可能な優先権を持たなければなりません。

12.8.1 CPU スリープモードからの復帰

割り込みに応じて CPU スリープモードから復帰するためには、以下を実施してください。

ノンマスクابل割り込み

- NMIER レジスタによって該当する割り込み要求を許可してください。

マスクابل割り込み

- 割り込み要求先を CPU にしてください。
- NVIC のレジスタを設定して割り込みを許可してください。

12.8.2 CPU ディープスリープモードからの復帰

ICU は、ノンマスクابل割り込みまたはマスクابل割り込みを使用して CPU ディープスリープモードから復帰します。解除要因のマスクابل割り込みについては、表 12.4 を参照してください。

CPU ディープスリープモードから復帰するためには、以下を実施してください。

ノンマスクابل割り込み

NMIER レジスタによって該当する割り込み要求を許可してください。

マスクابل割り込み

1. CPU ディープスリープモードからの復帰可能な割り込み要因を選択してください。
2. WUPEN レジスタによって該当する割り込み要求を許可してください。
3. 割り込み要求先として CPU を選択してください。
4. NVIC で割り込みを許可してください。

これらの条件を満たさない IRQ_i (i = 0~15) 端子による割り込み要求は、CPU ディープスリープモードでクロックが停止している間は検出されません。同様に、CPU ディープスリープモードでクロックが停止している要求元からのノンマスクابل割り込みの要求は、検出できません。よって、それらのイベントは復帰要因として使用できません。たとえば、以下の NMI イベントが発生しないため、CPU はソフトウェアスタンバイモードから復帰できません。

- CPU ロックアップエラー割り込み

12.8.3 ソフトウェアスタンバイモードからの復帰

MCU は CPU ディープスリープ状態を介してソフトウェアスタンバイモードへ遷移します。

ICU は、ノンマスクابل割り込みまたはマスクابل割り込みによりソフトウェアスタンバイモードから復帰できます。解除要因のマスクابل割り込みについては、「[12.3.2. イベント番号](#)」を参照してください。

ソフトウェアスタンバイモードからの復帰は、CPU ディープスリープモードと同じイベントによってトリガされます。ソフトウェアスタンバイモードで停止する機能からは、イベントは発生しません。よって、それらのイベントは復帰要因として使用できません。たとえば、以下の NMI イベントが発生しないため、CPU はソフトウェアスタンバイモードから復帰できません。

- WDT アンダーフロー/リフレッシュエラー
- 共通メモリエラー割り込み
- バスエラー割り込み
- CPU ロックアップエラー割り込み

12.9 ノンマスクابل割り込みとともに WFI 命令を使用する場合

WFI 命令を実行するときは、常に NMISR レジスタのステータスフラグがすべて 0 であることを確認してください。

12.10 参考資料

- Arm Limited., Arm[®] Cortex[®]-M85 Processor Technical Reference Manual (101924_0002_05_en)

13. バス

13.1 概要

表 13.1 にバスマスタおよびバススレーブを、図 13.1 にシステムバスの構成図を、表 13.3 にバス種類別アドレス対応表を示します。

表 13.1 バスの仕様

分類	バスマスタ/スレーブ名	同期クロック	内容
バスマスタ	CPUMAXIBI (Arm® Cortex®-M85)	CPUCLK	CPU マスタ AXI (M-AXI) インタフェースに接続
	CPUPAHBI (Arm® Cortex®-M85)	CPUCLK	CPU 周辺 AHB (P-AHB) インタフェースに接続
	DMAC/DTCBI	ICLK	DMAC/DTC インタフェースに接続
	EDMACBI	PCLKA	Ether DMAC インタフェースに接続
バススレーブ	FHBI	ICLK	コードフラッシュメモリおよびコンフィグレーション領域に接続
	FLBI	FCLK	データフラッシュメモリおよび FACL に接続
	CPUSAHBI	CPUCLK	CPU S-AHB に接続
	S0BI	ICLK	SRAM0 に接続
	S1BI	ICLK	SRAM1 に接続
	STBYSBI	ICLK	スタンバイ SRAM に接続
	ECBI	BCLK	外部デバイス (外部メモリインタフェース) に接続
	PBBI	PCLKB	PCLKB に同期した周辺モジュールに接続
	PABI	PCLKA	PCLKA に同期した周辺モジュールに接続
	PIBI	ICLK	ICLK に同期した周辺モジュールに接続
	ICUBI	ICLK	ICU コントローラに接続
	PSBI	ICLK	周辺システムモジュールに接続 (MPU、CSC/SDRAM、SRAM、デバッグ部品、フラッシュコントローラ、バスコントローラ、共通 ICU コントローラ、DMAC/DTC、CPU コントローラおよびセキュリティ属性コントローラ)
		PCLKB	周辺システムモジュールに接続 (システムコントローラ)
DCLK		周辺システムモジュールに接続 (デバッグコントローラ)	

注. BCLK (外部バスクロック) : 最大 120 MHz のクロックです。CSC (CS 領域コントローラ) は BCLK に同期して動作します。BCLK 端子出力 : 周波数は BCLK の初期設定と同じです。外部バスクロックコントロールレジスタの EBCLK 端子出力選択ビット (BCKCR.BCLKDIV) により、BCLK の 2 分周が可能です。詳細は、「8. クロック発生回路」を参照してください。

CPUMAXIBI : CPU M-AXI バスインタフェース

CPUPAHBI : CPU P-AHB バスインタフェース

DMAC/DTCBI : DMAC/DTC バスインタフェース

EDMACBI : EDMAC (イーサ) バスインタフェース

FHBI : フラッシュ高速バスインタフェース

FLBI : フラッシュ低速バスインタフェース

CPUSAHBI : CPU S-AHB インタフェース

S0BI : SRAM0 バスインタフェース

S1BI : SRAM1 バスインタフェース

STBYSBI : スタンバイ SRAM バスインタフェース

ECBI : 外部メモリ CSC および SDRAM バスインタフェース

PBBI : PCLKB と同期した周辺バスインタフェース

PABI : PCLKA と同期した周辺バスインタフェース

PIBI : ICLK と同期した周辺バスインタフェース

ICUBI : ICU コントローラバスインタフェース

PSBI : 周辺システムバスインタフェース




図 13.1 システムバスの接続

表 13.2 システムバスのアクセスバス

	名称	マスタ			
		CPUMAXIBI	CPUPAHBI	DMAC/DTCBBI	EDMACBBI
スレーブ	PSBI	F	T	T	F
	ICUBI	F	T	F	F
	CPUSAHBI	F	F	T	F
	PIBI	F	T	T	F
	PABI	F	T	T	F
	PBBI	F	T	T	F
	FHBI	T	F	T	F
	FLBI	T	T	T	F
	STBYRAMBI	T	F	T	T
	S0BI	T	F	T	T
	S1BI	T	F	T	T
	ECBI	T	F	T	T

注. TZF: メモリリソース用の Trust Zone フィルタ。CPUMAXIBI は、FLBI を経由してデータフラッシュメモリおよびコンフィギュレーション領域にアクセスします。CPUPAHBI は、FLBI を経由して FACL (周辺領域) にアクセスします。

T: マスタはスレーブにアクセス可能。

F: マスタはスレーブにアクセス不可。

表 13.3 各スレーブに割り当てられたアドレス (1/2)

領域	アドレス	バスインタフェース	領域
コード	0x0000_0000~0x0000_FFFF (非セキュアコーラブルまたはセキュア) 0x1000_0000~0x1000_FFFF (非セキュア)	CPUSAHBI	ITCM
	0x0200_0000~0x022F_7FFF (非セキュアコーラブルまたはセキュア) 0x1200_0000~0x122F_7FFF (非セキュア)	FHBI	コードフラッシュメモリ
	0x0300_8000~0x0300_A2FF (非セキュアコーラブルまたはセキュア) 0x1300_8000~0x1300_A2FF (非セキュア)	FHBI	ファクトリフラッシュおよびオプション設定メモリ

表 13.3 各スレーブに割り当てられたアドレス (2/2)

領域	アドレス	バスインタフェース	領域	
データ	0x2000_0000~0x2000_FFFF (非セキュアコーラブルまたはセキュア) 0x3000_0000~0x3000_FFFF (非セキュア)	CPUSAHBI	DTCM	
	0x2200_0000~0x2205_FFFF (非セキュアコーラブルまたはセキュア) 0x3200_0000~0x3205_FFFF (非セキュア)	SOBI	SRAM0	
	0x2206_0000~0x220D_FFFF (非セキュアコーラブルまたはセキュア) 0x3206_0000~0x320D_FFFF (非セキュア)	S1BI	SRAM1	
	0x2600_0000~0x2600_03FF (非セキュアコーラブルまたはセキュア) 0x3600_0000~0x3600_03FF (非セキュア)	STBYSBI	スタンバイ SRAM	
	0x2700_0000~0x2700_2FFF (非セキュアコーラブルまたはセキュア) 0x3700_0000~0x3700_2FFF (非セキュア)	FLBI	データフラッシュメモリ	
	0x2703_0050~0x2703_03FF (非セキュアコーラブルまたはセキュア) 0x3703_0050~0x3703_03FF (非セキュア)	FLBI	オプション設定メモリ	
周辺	0x4000_0000~0x4000_0FFF (セキュア) 0x5000_0000~0x5000_0FFF (非セキュア)	PSBI	MPU コントローラ	
	0x4000_2000~0x4000_2FFF (セキュア) 0x5000_2000~0x5000_2FFF (非セキュア)		SRAM コントローラ	
	0x4000_3000~0x4000_3FFF (セキュア) 0x5000_3000~0x5000_3FFF (非セキュア)		CSC/SDRAM コントローラ	
	0x4000_4000~0x4000_4FFF (セキュア) 0x5000_4000~0x5000_4FFF (非セキュア)		BUS コントローラ	
	0x4000_6000~0x4000_6FFF (セキュア) 0x5000_6000~0x5000_6FFF (非セキュア)		共通 ICU コントローラ	
	0x4000_8000~0x4000_8FFF (セキュア) 0x5000_8000~0x5000_8FFF (非セキュア)		CPU システムセキュリティコントローラ	
	0x4000_A000~0x4000_AFFF (セキュア) 0x5000_A000~0x5000_AFFF (非セキュア)		DMAC/DTC	
	0x4000_C000~0x4000_CFFF (セキュア) 0x5000_C000~0x5000_CFFF (非セキュア)	ICUBI	ICU コントローラ	
	0x4000_F000~0x4000_FFFF (セキュア) 0x5000_F000~0x5000_FFFF (非セキュア)	PSBI	CPU コントローラ	
	0x4001_0000~0x4001_AFFF (セキュア) 0x5001_0000~0x5001_AFFF (非セキュア)		デバッグコンポーネント	
	0x4001_B000~0x4001_BFFF (セキュア) 0x5001_B000~0x5001_BFFF (非セキュア)		デバッグコントローラ	
	0x4001_C000~0x4001_CFFF (セキュア) 0x5001_C000~0x5001_CFFF (非セキュア)		フラッシュコントローラ	
	0x4001_E000~0x4001_EFFF (セキュア) 0x5001_E000~0x5001_EFFF (非セキュア)		システムコントローラ	
	0x4010_0000~0x401F_FFFF (セキュア) 0x5010_0000~0x501F_FFFF (非セキュア)		FLBI	フラッシュレジスタ
	0x4020_0000~0x402F_FFFF (セキュア) 0x5020_0000~0x502F_FFFF (非セキュア)	PBBI	PCLKB 同期ペリフェラル	
	0x4030_0000~0x403F_FFFF (セキュア) 0x5030_0000~0x503F_FFFF (非セキュア)	PABI	PCLKA 同期ペリフェラル	
	0x4040_0000~0x404F_FFFF (セキュア) 0x5040_0000~0x504F_FFFF (非セキュア)	PIBI	ICLK 同期ペリフェラル	
	外部 RAM	0x6000_0000~0x6FFF_FFFF	ECBI	CSC/SDRAM (外部バス)

13.2 バスの説明

13.2.1 アービトレーション

各スレーブにおけるマスタ間アービトレーションについては、優先順位固定とラウンドロビン方式を選択可能です。詳細は、BUSMABT: バスマスタアービトレーションコントロールレジスタ、「13.3.24. BUSSABT0<slave>: バススレーブアービトレーションコントロールレジスタ 0 (<slave> = FLBI, STBYSBI, ECBI, PBBI, PABI, PIBI, PSBI)」および「13.3.25. BUSSABT1<slave>: バススレーブアービトレーションコントロールレジスタ 1 (<slave> = FHBI, S0BI, S1BI)」を参照してください。

13.2.2 外部バス

外部バスコントローラは、CPU M-AXI バス、DMAC/DTC バス、EDMAC (イーサ) バス、からの外部アドレス空間におけるバスアクセス要求を調停します。優先順位および各マスタの外部バスへの調停方法については「13.2.1. アービトレーション」を参照してください。

表 13.4 に外部バスの仕様を、表 13.5 に入出力端子を示します。

表 13.4 外部バスの仕様

項目	内容
外部アドレス空間	<ul style="list-style-type: none"> 外部アドレス空間を 8 つの CS 領域 (CS0~CS7) と SDRAM 領域 (SDCS) に分割して管理 領域ごとにチップセレクト信号の出力が可能 領域ごとにバス幅を選択可能 <ul style="list-style-type: none"> セパレートバス: 8 ビットバス空間/16 ビットバス空間/32 ビットバス空間を選択可能 アドレス/データマルチプレクスバス: 8 ビットバス空間/16 ビットバス空間を選択可能 領域ごとにエンディアン形式を設定可能
CS 領域コントローラ	<ul style="list-style-type: none"> リカバリサイクル挿入可能 <ul style="list-style-type: none"> リードリカバリ: 最大 15 サイクル ライトリカバリ: 最大 15 サイクル サイクルウェイト機能: 最大 31 サイクルウェイト (ページアクセスの場合最大 7 サイクルウェイト) ウェイト制御の設定: <ul style="list-style-type: none"> チップセレクト信号 (CS0~CS7) のアサート/ネゲートタイミング リード信号 (RD) とライト信号 (WR0/WR および WR1~WR3) のアサートタイミング データ出力の開始/終了タイミング ライトアクセスモード: <ul style="list-style-type: none"> 1 ライトストローブモード/バイトストローブモード セパレートバス、アドレス/データマルチプレクスバスを領域ごとに設定可能
SDRAM 領域コントローラ	<ul style="list-style-type: none"> ロウアドレス/カラムアドレスのマルチプレクス出力 (8、9、10、または 11 ビット) セルフリフレッシュとオートリフレッシュを選択可能 CAS レイテンシを 1 サイクル~3 サイクルに設定可能
ライトバッファ機能	バスマスタからのライトデータをライトバッファに書き込んだ時点で、バスマスタ側のライトアクセスを終了
周波数	<ul style="list-style-type: none"> CS 領域コントローラ (CSC) は外部バスクロック (BCLK) に同期して動作(注1) EBCLK 端子出力の周波数は、デフォルトで BCLK と同じ。外部バスクロックコントロールレジスタの EBCLK 端子出力選択ビット (BCKCR.BCLKDIV) により、BCLK サイクルの 2 分周が可能。詳細は、「8. クロック発生回路」を参照してください。 SDRAM 領域コントローラ (SDRAMC) は、SDRAM クロック (SDCLK) に同期して動作

注 1. SDRAM 使用時は、BCLK と SDCLK は同じ周波数で動作させる必要があります。

表 13.5 外部バスの入出力端子 (1/3)

端子名	入出力	関連機能	説明
EBCLK、SDCLK(注1)	出力	CSC、SDRAMC	クロック出力端子
A23~A00(注2)	出力	CSC、SDRAMC	アドレス出力端子
D31~D00 DQ31~DQ00	入出力	CSC、SDRAMC	D31~D00 は CSC データの入出力端子 DQ31~DQ00 は SDRAMC データの入出力端子 <ul style="list-style-type: none"> 32 ビットバス空間を設定した場合、D31~D00、DQ31~DQ00 端子が有効 16 ビットバス空間を設定した場合、D15~D00、DQ15~DQ00 端子が有効 8 ビットバス空間を設定した場合、D07~D00、DQ07~DQ00 端子が有効

表 13.5 外部バスの入出力端子 (2/3)

端子名	入出力	関連機能	説明
BC0	出力	CSC	<ul style="list-style-type: none"> 1 ライトストローブモード時、外部アドレス空間へのアクセス中に D07～D00 が有効であることを示すストローブ信号 (Low の場合)、アクティブ Low 8 ビットバス空間を設定した場合、ライトアクセスモードに関係なく常に Low 出力となります。
BC1	出力	CSC	<ul style="list-style-type: none"> 1 ライトストローブモード時、外部アドレス空間へのアクセス中に D15～D08 が有効であることを示すストローブ信号 (Low の場合)、アクティブ Low 8 ビットバス空間を設定した場合、使用しません。
BC2	出力	CSC	<ul style="list-style-type: none"> 1 ライトストローブモード時、外部アドレス空間へのアクセス中に D23～D16 が有効であることを示すストローブ信号 (Low の場合)、アクティブ Low 8 ビットバス空間、16 ビットバス空間を設定した場合、使用しません。
BC3	出力	CSC	<ul style="list-style-type: none"> 1 ライトストローブモード時、外部アドレス空間へのアクセス中に D31～D24 が有効であることを示すストローブ信号 (Low の場合)、アクティブ Low 8 ビットバス空間、16 ビットバス空間を設定した場合、使用しません。
CS0 ^(注3)	出力	CSC	領域 0 (CS0) のチップセレクト信号、アクティブ Low
CS1 ^(注3)	出力	CSC	領域 1 (CS1) のチップセレクト信号、アクティブ Low
CS2 ^(注3)	出力	CSC	領域 2 (CS2) のチップセレクト信号、アクティブ Low
CS3 ^(注3)	出力	CSC	領域 3 (CS3) のチップセレクト信号、アクティブ Low
CS4	出力	CSC	領域 4 (CS4) のチップセレクト信号、アクティブ Low
CS5	出力	CSC	領域 5 (CS5) のチップセレクト信号、アクティブ Low
CS6	出力	CSC	領域 6 (CS6) のチップセレクト信号、アクティブ Low
CS7	出力	CSC	領域 7 (CS7) のチップセレクト信号、アクティブ Low
RD	出力	CSC	外部アドレス空間 (CS0～CS7) から読み出し中であることを示すストローブ信号、アクティブ Low
WR0/WR ^(注4)	出力	CSC	<ul style="list-style-type: none"> WR0 信号は、バイトストローブモード時、外部アドレス空間へ書き込み中であることを示すストローブ信号、アクティブ Low WR 信号は、1 ライトストローブモード時、外部アドレス空間へ書き込み中であることを示すストローブ信号、アクティブ Low 8 ビットバス空間を設定した場合、ライトアクセスモードに関係なくライトアクセス中は常に Low 出力となります。
WR1	出力	CSC	<ul style="list-style-type: none"> バイトストローブモード時、外部アドレス空間への書き込み中に D15～D08 が有効であることを示すストローブ信号、アクティブ Low 1 ライトストローブモード時、この信号は無効です。 8 ビットバス空間を設定した場合、使用しません。
WR2	出力	CSC	<ul style="list-style-type: none"> バイトストローブモード時、外部アドレス空間への書き込み中に D23～D16 が有効であることを示すストローブ信号、アクティブ Low 1 ライトストローブモード時、この信号は無効です。 8 ビットバス空間、16 ビットバス空間を設定した場合、使用しません。
WR3	出力	CSC	<ul style="list-style-type: none"> バイトストローブモード時、外部アドレス空間への書き込み中に D31～D24 が有効であることを示すストローブ信号、アクティブ Low 1 ライトストローブモード時、この信号は無効です。 8 ビットバス空間、16 ビットバス空間を設定した場合、使用しません。
ALE	出力	CSC	アドレス/データマルチプレクスバス選択時のアドレスラッチ信号
WAIT	入力	CSC	外部アドレス空間 (CS0～CS7) へのアクセス時に用いられるウェイト要求信号、アクティブ Low
CKE	出力	SDRAMC	クロックイネーブル信号
SDCS	出力	SDRAMC	チップセレクト信号、アクティブ Low
RAS	出力	SDRAMC	ロウアドレスストローブ信号、アクティブ Low
CAS	出力	SDRAMC	コラムアドレスストローブ信号、アクティブ Low
WE	出力	SDRAMC	ライトイネーブル信号、アクティブ Low
DQM0	出力	SDRAMC	入出力データマスクイネーブル信号 (DQ07～DQ00 を制御)
DQM1	出力	SDRAMC	入出力データマスクイネーブル信号 (DQ15～DQ08 を制御)

表 13.5 外部バスの入出力端子 (3/3)

端子名	入出力	関連機能	説明
DQM2	出力	SDRAMC	入出力データマスクイネーブル信号 (DQ23~DQ16 を制御)
DQM3	出力	SDRAMC	入出力データマスクイネーブル信号 (DQ31~DQ24 を制御)

- 注 1. EBCLK 端子機能と SDCLK 端子機能は、CS 領域コントローラ (CSC) と SDRAM 領域コントローラ (SDRAMC) によって共有されません。
CSC と SDRAMC を同時に使用する場合、SDCLK 端子機能が有効です。
- 注 2. A23~A00 端子機能は、CSC と SDRAMC によって共有されます。
CSC のみを使用する場合：
A00 端子機能と BC0 端子機能は同じ端子を共有しており、領域に応じてバイトストロブモード時は A00 端子、1 ライトストロブモード時は BC0 端子が有効になります。1 ライトストロブモード時は、8 ビット外部バス幅の設定は禁止です。
SDRAMC のみを使用する場合：
A16~A00 端子機能が有効です。
A00 端子機能と DQM1 端子機能、A01 端子機能と DQM3 端子機能は同じ端子を共有しており、外部バス幅に応じてどちらか一方の端子機能が有効になります。
8 ビットバス幅を選択した場合、A00 端子機能と A01 端子機能になります。16 ビットバス幅を選択した場合、A0 端子機能と DQM1 端子機能になります。
32 ビットバス幅を選択した場合、DQM1 端子機能と DQM3 端子機能になります。
CSC と SDRAMC を同時に使用する場合：
A23~A17 端子機能は、CSC に対して有効です。A16~A00 端子機能は、CSC と SDRAMC によって共有されます。SDRAMC 機能での A00 および DQM1 端子機能は上記のとおりです。
CSC での A00 および BC0 端子機能は上記のとおりです。
- 注 3. CS0~CS3 (CSC) 端子機能と SDRAMC 端子機能は同じ端子を共有しています。CSC と SDRAMC を同時に使用する場合、CS0~CS3 端子機能は無効です。
- 注 4. WR0 信号と WR 信号は同じ信号です。1 ライトストロブモード時、WR0 信号は WR 端子のことを示します。

13.2.3 並列動作

それぞれのバスマスタモジュールが異なるスレーブインタフェースへのアクセスを要求している場合、並列に動作可能です。たとえば、CPU がコードフラッシュから命令をフェッチし、SRAM0 からオペランドをフェッチ中に、DMAC は周辺モジュールと外部メモリアンタフェース間の転送を同時に行うことができます。

並列動作の例を図 13.2 に示します。この例では、CPU は CPUMAXIBI を使って FHBI にアクセスします。また、CPU が FHBI と S0BI にアクセスする間、DMAC/DTC または EDMAC は周辺バスまたは外部バスに同時にアクセスします。




図 13.2 並列動作の例

13.2.4 バスの設定

外部バスの設定には、以下のレジスタを使用します。

- モード設定：
 - CSn モードレジスタ (CSnMOD)
 - CSn ウェイトコントロールレジスタ 1 (CSnWCR1)
 - CSn ウェイトコントロールレジスタ 2 (CSnWCR2)
 - CSn コントロールレジスタ (CSnCR)
 - CSn リカバリサイクル設定レジスタ (CSnREC)
 - CS リカバリサイクル挿入許可レジスタ (CSRECEN)
 - バスマスタアービトラクションコントロールレジスタ (BUSMABT)
 - バススレーブアービトラクションコントロールレジスタ 2 (BUSSABT2)
- I/O ポートの割り当て：
 - PmnPFS.PMR = 1 および PmnPFS.PSEL[4:0] = 0x0B
- 外部バスクロック (BCLK) と SDRAM クロック (SDCLK) の周波数：

SCKDIVCR レジスタ

PmnPFS については「[18. I/O ポート](#)」を、SCKDIVCR についてはクロック発生機能の章を参照してください。

13.2.5 制約事項

13.2.5.1 エンディアンに関する制限事項

Arm[®] Cortex[®]-M85 コアのコードを実行する場合、メモリ空間はリトルエンディアンでなければいけません。

13.2.5.2 バッファラブル書き込み

バッファラブル書き込みによりアクセス違反が発生した場合、バスマスタにエラー応答は返されませんが、BUSOAD レジスタの設定に応じて NMI または RESET 要求が発行されます。詳細は、「[13.7.2. バスエラー発生時の動作](#)」を参照してください。

13.2.5.3 FLBI の予約領域へのアクセス

FLBI の予約領域へのアクセスは禁止です。アクセスした場合動作は保証されません。

13.3 レジスタの説明

13.3.1 BUSSARA : バスセキュリティ属性レジスタ A

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x100

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	BUSS A0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BUSSA0	バスセキュリティ属性 A0 0: セキュア 1: 非セキュア	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1、P-TYPE-1

BUSSA0 ビット (バスセキュリティ属性 A0)

スレーブバスコントロールレジスタ用各レジスタのセキュリティ属性を設定します。対象のレジスタを以下に示します。

- BUSMABT
- BUSSABT0<slave>
<slave> = FLBI/STBYSBI/ECBI/PBBI/PABI/PIBI/PSBI
- BUSSABT1<slave>
<slave> = FHBI/S0BI/S1BI
- BUSDIVBYP

13.3.2 BUSSARB : バスセキュリティ属性レジスタ B

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x104

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	BUSS B0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BUSSB0	バスセキュリティ属性 B0 0: セキュア 1: 非セキュア	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-1、P-TYPE-1

BUSSB0 ビット (バスセキュリティ属性 B0)

バスエラーに関するレジスタのセキュリティ属性を設定します。対象のレジスタを以下に示します。

- BUSnERRCLR
- MBWERRCLR
- SBWERRCLR
- BUSOAD
- BUSOADPT

13.3.3 BUSSARC : バスセキュリティ属性レジスタ C

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x110

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	BUSS C0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BUSSC0	バスセキュリティ属性 C0 0: セキュア 1: 非セキュア	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-1、P-TYPE-1

BUSSEC0 ビット (バスセキュリティ属性 C0)

このビットはバス (SDRAMC/CSC) コントロールレジスタのセキュリティ属性を設定します。対象のレジスタを以下に示します。

- BUS.CSnCR (n = 0~7)
- BUS.CSnREC (n = 0~7)
- BUS.CSRECEN
- BUS.CSnMOD (n = 0~7)
- BUS.CSnWCR1 (n = 0~7)
- BUS.CSnWCR2 (n = 0~7)
- BUS.SDCCR
- BUS.SDCMOD
- BUS.SDAMOD
- BUS.SDSELF
- BUS.SDRFCR
- BUS.SDRFEN
- BUS.SDICR
- BUS.SDIR
- BUS.SDADR
- BUS.SDTR
- BUS.SDMOD
- BUS.SDSR
- BUS.BUSPARC

13.3.4 BUSPARC : バス特権属性レジスタ C

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x114

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	BUSPA0
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
0	BUSPA0	外部バスコントローラ特権属性 0: 特権あり 1: 特権なし	R/W
31:1	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注: S-TYPE-2、P-TYPE-1

BUSPA0 ビット (外部バスコントローラ特権属性)

このビットはバス (SDRAMC/CSC) コントロールレジスタの特権属性を設定します。対象のレジスタを以下に示します。

- BUS.CSnCR (n = 0~7)
- BUS.CSnREC (n = 0~7)
- BUS.CSRECEN
- BUS.CSnMOD (n = 0~7)
- BUS.CSnWCR1 (n = 0~7)
- BUS.CSnWCR2 (n = 0~7)
- BUS.SDCCR
- BUS.SDCMOD
- BUS.SDAMOD
- BUS.SDSELF
- BUS.SDRFCR
- BUS.SDRFEN
- BUS.SDICR
- BUS.SDIR
- BUS.SDADR
- BUS.SDTR
- BUS.SDMOD
- BUS.SDSR

13.3.5 CSnCR : CSn コントロールレジスタ (n = 0~7)

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x802 + 0x10 × n

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	MPXEN	—	—	—	EMODE	—	—	BSIZE[1:0]	—	—	—	EXENB	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	EXENB	動作許可 0: 動作禁止 1: 動作許可	R/W
3:1	—	読むと0が読めます。書く場合、0としてください。	R/W
5:4	BSIZE[1:0]	外部バス幅選択 00: 16ビットバス空間 01: 32ビットバス空間 10: 8ビットバス空間 その他: 設定禁止	R/W
7:6	—	読むと0が読めます。書く場合、0としてください。	R/W
8	EMODE	エンディアンモード 0: リトルエンディアン 1: ビッグエンディアン	R/W
11:9	—	読むと0が読めます。書く場合、0としてください。	R/W
12	MPXEN	アドレス/データマルチプレクス I/O インタフェース選択 0: 領域 n はセパレートバスインタフェース 1: 領域 n はアドレス/データマルチプレクス I/O インタフェース	R/W
15:13	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-3

外部バスへのアクセス中は、CSnCR レジスタに書き込まないでください。

EXENB ビット (動作許可)

EXENB ビットは、対応する CS 領域の動作を許可します。MCU のリセット時は、領域 0 のみ動作許可 (EXENB = 1) になります。それ以外の領域は動作禁止 (EXENB = 0) になります。禁止領域へアクセスしても何も影響されません。

CSC と SDRAMC を同時使用する場合、EBCLK と SDCLK は同じ周波数で動作させる必要があります。

BSIZE[1:0] ビット (外部バス幅選択)

BSIZE[1:0] ビットは、対応する領域のデータバス幅を指定します。

EMODE ビット (エンディアンモード)

EMODE ビットは、対応する領域のエンディアン形式を指定します。Arm® Cortex®-M85 コアはリトルエンディアンで固定されています。そのため、リトルエンディアンが指定された場合にのみ命令コードが外部空間に配置されます。領域にビッグエンディアンが指定された場合、命令コードは配置されません。CPU、DMAC、および DTC のみがビッグエンディアン領域にアクセスできます。ビッグエンディアン領域のメモリアイプはデバイスメモリである必要があります。メモリアイプの変更については、「13.8. 参考資料」 [1] を参照してください。M プロファイルベクタ拡張 (MVE) を使用しているとき、CPU はビッグエンディアン領域にアクセスできません。

MPXEN ビット (アドレス/データマルチプレクス I/O インタフェース選択)

MPXEN ビットは、各領域のセパレートバスインタフェースまたはアドレス/データマルチプレクス I/O インタフェースを指定します。

13.3.6 CSnREC : CSn リカバリサイクル設定レジスタ (n = 0 ~ 7)

Base address: BUS = 0x4000_3000
 BUS_NS = 0x5000_3000

Offset address: 0x80A + 0x10 × n

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	WRCV[3:0]				—	—	—	—	RRCV[3:0]			
------------	---	---	---	---	-----------	--	--	--	---	---	---	---	-----------	--	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	RRCV[3:0]	リードリカバリ設定 0000: リカバリサイクルの挿入なし 0001: リカバリサイクルを 1 サイクル挿入 0010: リカバリサイクルを 2 サイクル挿入 0011: リカバリサイクルを 3 サイクル挿入 0100: リカバリサイクルを 4 サイクル挿入 0101: リカバリサイクルを 5 サイクル挿入 0110: リカバリサイクルを 6 サイクル挿入 0111: リカバリサイクルを 7 サイクル挿入 1000: リカバリサイクルを 8 サイクル挿入 1001: リカバリサイクルを 9 サイクル挿入 1010: リカバリサイクルを 10 サイクル挿入 1011: リカバリサイクルを 11 サイクル挿入 1100: リカバリサイクルを 12 サイクル挿入 1101: リカバリサイクルを 13 サイクル挿入 1110: リカバリサイクルを 14 サイクル挿入 1111: リカバリサイクルを 15 サイクル挿入	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
11:8	WRCV[3:0]	ライトリカバリ設定 0000: リカバリサイクルの挿入なし 0001: リカバリサイクルを1サイクル挿入 0010: リカバリサイクルを2サイクル挿入 0011: リカバリサイクルを3サイクル挿入 0100: リカバリサイクルを4サイクル挿入 0101: リカバリサイクルを5サイクル挿入 0110: リカバリサイクルを6サイクル挿入 0111: リカバリサイクルを7サイクル挿入 1000: リカバリサイクルを8サイクル挿入 1001: リカバリサイクルを9サイクル挿入 1010: リカバリサイクルを10サイクル挿入 1011: リカバリサイクルを11サイクル挿入 1100: リカバリサイクルを12サイクル挿入 1101: リカバリサイクルを13サイクル挿入 1110: リカバリサイクルを14サイクル挿入 1111: リカバリサイクルを15サイクル挿入	R/W
15:12	—	読むと0が読めます。書く場合、0としてください。	R/W

注: S-TYPE-3、P-TYPE-3

外部バスへのアクセス中は、CSnREC レジスタに書き込まないでください。

前バスアクセスがセパレートバスからの場合、CSRECEN レジスタのセパレートバス用リカバリサイクル挿入許可ビット (RCVEN_i) ($i = 0 \sim 7$) でリカバリサイクルの挿入が許可されているとき、CSnREC レジスタが有効になります。前バスアクセスがアドレス/データマルチプレクスバスアクセスの場合は、CSRECEN レジスタのマルチプレクスバス用リカバリサイクル挿入許可ビット (RCVENM_j) ($j = 0 \sim 7$) でリカバリサイクルの挿入が許可されているとき、CSnREC レジスタが有効になります。詳細は、「13.5.4. リカバリサイクルの挿入」を参照してください。

RRCV[3:0]ビット (リードリカバリ設定)

RRCV[3:0]ビットは、CSn ($n = 0 \sim 7$) の外部バスに対するリードアクセス後に挿入するリカバリサイクル数を指定します。リカバリサイクルの挿入を許可し、これらのビットを0000以外にすると、以下の場合に1~15のリカバリサイクルが挿入されます。

- 外部バスにリードアクセス後、同じ領域の外部バスにリードアクセスする場合
- 外部バスにリードアクセス後、異なる領域の外部バスにリードアクセスする場合
- 外部バスにリードアクセス後、同じ領域の外部バスにライトアクセスする場合
- 外部バスにリードアクセス後、異なる領域の外部バスにライトアクセスする場合

WRCV[3:0]ビット (ライトリカバリ設定)

WRCV[3:0]ビットは、CSn ($n = 0 \sim 7$) の外部バスに対するライトアクセス後に挿入するリカバリサイクル数を指定します。リカバリサイクルの挿入を許可し、これらのビットを0000以外にすると、以下の場合に1~15のリカバリサイクルが挿入されます。

- 外部バスにライトアクセス後、同じ領域の外部バスにリードアクセスする場合
- 外部バスにライトアクセス後、異なる領域の外部バスにリードアクセスする場合
- 外部バスにライトアクセス後、同じ領域の外部バスにライトアクセスする場合
- 外部バスにライトアクセス後、異なる領域の外部バスにライトアクセスする場合

13.3.7 CSRECEN : CS リカバリサイクル挿入イネーブル レジスタ

Base address: BUS = 0x4000_3000
 BUS_NS = 0x5000_3000

Offset address: 0x880

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	RCVE NM7	RCVE NM6	RCVE NM5	RCVE NM4	RCVE NM3	RCVE NM2	RCVE NM1	RCVE NM0	RCVE N7	RCVE N6	RCVE N5	RCVE N4	RCVE N3	RCVE N2	RCVE N1	RCVE N0
------------	----------	----------	----------	----------	----------	----------	----------	----------	---------	---------	---------	---------	---------	---------	---------	---------

Value after reset: 0 0 1 1 1 1 1 0 0 0 1 1 1 1 1 0

ビット	シンボル	機能	R/W
0	RCVEN0	セパレートバス用リカバリサイクル挿入許可 0 0: 無効 1: 有効	R/W
1	RCVEN1	セパレートバス用リカバリサイクル挿入許可 1 0: 無効 1: 有効	R/W
2	RCVEN2	セパレートバス用リカバリサイクル挿入許可 2 0: 無効 1: 有効	R/W
3	RCVEN3	セパレートバス用リカバリサイクル挿入許可 3 0: 無効 1: 有効	R/W
4	RCVEN4	セパレートバス用リカバリサイクル挿入許可 4 0: 無効 1: 有効	R/W
5	RCVEN5	セパレートバス用リカバリサイクル挿入許可 5 0: 無効 1: 有効	R/W
6	RCVEN6	セパレートバス用リカバリサイクル挿入許可 6 0: 無効 1: 有効	R/W
7	RCVEN7	セパレートバス用リカバリサイクル挿入許可 7 0: 無効 1: 有効	R/W
8	RCVENM0	マルチプレクスバス用リカバリサイクル挿入許可 0 0: 無効 1: 有効	R/W
9	RCVENM1	マルチプレクスバス用リカバリサイクル挿入許可 1 0: 無効 1: 有効	R/W
10	RCVENM2	マルチプレクスバス用リカバリサイクル挿入許可 2 0: 無効 1: 有効	R/W
11	RCVENM3	マルチプレクスバス用リカバリサイクル挿入許可 3 0: 無効 1: 有効	R/W
12	RCVENM4	マルチプレクスバス用リカバリサイクル挿入許可 4 0: 無効 1: 有効	R/W
13	RCVENM5	マルチプレクスバス用リカバリサイクル挿入許可 5 0: 無効 1: 有効	R/W
14	RCVENM6	マルチプレクスバス用リカバリサイクル挿入許可 6 0: 無効 1: 有効	R/W

ビット	シンボル	機能	R/W
15	RCVENM7	マルチプレクスバス用リカバリサイクル挿入許可 7 0: 無効 1: 有効	R/W

注. S-TYPE-3、P-TYPE-3

外部バスへのアクセス中は、CSRECEN レジスタに書き込まないでください。リカバリサイクルの挿入については、「13.5.4. リカバリサイクルの挿入」を参照してください。

RCVEN_i ビット (セパレートバス用リカバリサイクル挿入許可 *i*) (*i* = 0~7)

外部バスにリード/ライトアクセスした後、同じまたは異なる領域の外部バスにリード/ライトアクセスする場合、リードリカバリサイクルまたはライトリカバリサイクルの挿入を許可します。

RCVENM_j ビット (マルチプレクスバス用リカバリサイクル挿入許可 *j*) (*j* = 0~7)

外部バスにリード/ライトアクセスした後、同じまたは異なる領域の外部バスにリード/ライトアクセスする場合、リードリカバリサイクルまたはライトリカバリサイクルの挿入を許可します。

表 13.6 RCVEN_n ビットとアクセスの種類の対応関係

アクセスの種類	外部アドレス空間	リカバリサイクルの挿入	対応ビット (セパレート/マルチプレクス)
リードアクセス後のリードアクセス	同じ領域	RRCV[3:0] ビットで設定されたリカバリサイクル数が、優先アクセス領域に対して挿入されます。	RCVEN0/RCVENM0
	異なる領域	RRCV[3:0] ビットで設定されたリカバリサイクル数が、優先アクセス領域に対して挿入されます。	RCVEN1/RCVENM1
リードアクセス後のライトアクセス	同じ領域	RRCV[3:0] ビットで設定されたリカバリサイクル数が、優先アクセス領域に対して挿入されます。	RCVEN2/RCVENM2
	異なる領域	RRCV[3:0] ビットで設定されたリカバリサイクル数が、優先アクセス領域に対して挿入されます。	RCVEN3/RCVENM3
ライトアクセス後のリードアクセス	同じ領域	WRCV[3:0] ビットで設定されたリカバリサイクル数が、優先アクセス領域に対して挿入されます。	RCVEN4/RCVENM4
	異なる領域	WRCV[3:0] ビットで設定されたリカバリサイクル数が、優先アクセス領域に対して挿入されます。	RCVEN5/RCVENM5
ライトアクセス後のライトアクセス	同じ領域	WRCV[3:0] ビットで設定されたリカバリサイクル数が、優先アクセス領域に対して挿入されます。	RCVEN6/RCVENM6
	異なる領域	WRCV[3:0] ビットで設定されたリカバリサイクル数が、優先アクセス領域に対して挿入されます。	RCVEN7/RCVENM7

13.3.8 CS_nMOD : CS_n モードレジスタ (*n* = 0~7)

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x002 + 0x10 × *n*

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PRM D	—	—	—	—	—	PWEN B	PREN B	—	—	—	—	EWEN B	—	—	WRM OD

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	WRMOD	ライトアクセスモード選択 0: バイトストローブモード 1: 1ライトストローブモード	R/W
2:1	—	読むと0が読めます。書く場合、0としてください。	R/W
3	EWENB	外部ウェイト許可 0: 無効 1: 有効	R/W
7:4	—	読むと0が読めます。書く場合、0としてください。	R/W
8	PRENB	ページリードアクセス許可 0: 無効 1: 有効	R/W
9	PWENB	ページライトアクセス許可 0: 無効 1: 有効	R/W
14:10	—	読むと0が読めます。書く場合、0としてください。	R/W
15	PRMOD	ページリードアクセスモード選択 0: ノーマルアクセス互換モード 1: 外部データリード連続アサートモード	R/W

注. S-TYPE-3、P-TYPE-3

CSn 領域へのアクセス中は、CSnMOD レジスタに書き込まないでください。

WRMOD ビット (ライトアクセスモード選択)

WRMOD ビットは、ライトアクセス時の動作モードを選択します。このビットを0にすると、バイトストローブモードになります。このとき、それぞれのバイト位置に対応した WRn 信号 (n = 0~1) によってデータライトが制御されます。このビットを1にすると、1ライトストローブモードになります。このとき、それぞれのバイト位置に対応した BCn 信号 (n = 0~1) と WR 信号によってデータライトが制御されます。

注. 1ライトストローブモード時は、8ビット外部バス幅の設定は禁止です。

表 13.7 ライトアクセスモードの制御信号

モード	端子名							
	WR3	WR2	WR1	WR0/WR	BC3	BC2	BC1	BC0
バイトストローブモード	✓	✓	✓	✓ (WR0)	—	—	—	—
1ライトストローブモード	—	—	—	✓ (WR)	✓	✓	✓	✓

✓ : 有効、— : 禁止

EWENB ビット (外部ウェイト許可)

EWENB ビットは、外部ウェイトを許可します。このビットを0にすると、WAIT 信号は禁止されます。1にすると、外部ウェイトが許可され、WAIT 信号によってサイクルあたりのウェイト数の制御が可能になります。この場合、WAIT 信号が Low のとき、ウェイトサイクルが挿入されます。

PRENB ビット (ページリードアクセス許可)

PRENB ビットは、ページリードアクセスを許可します。

注. CSnCR.MPXEN ビットでアドレス/データマルチプレクス I/O インタフェースを選択している場合、PRENB ビットによりページリードアクセスを許可しないでください。アドレス/データマルチプレクス I/O インタフェースでは、ページリードアクセスには対応していません。

PWENB ビット (ページライトアクセス許可)

PWENB ビットは、ページライトアクセスを許可します。

注. CSnCR.MPXEN ビットでアドレス/データマルチプレクス I/O インタフェースを選択している場合、PWENB ビットによりページライトアクセスを許可しないでください。アドレス/データマルチプレクス I/O インタフェースでは、ページライトアクセスには対応していません。

PRMOD ビット (ページリードアクセスモード選択)

PRMOD ビットは、ページリードアクセスの動作モードを選択します。このビットを 0 にすると、ノーマルアクセス互換モードになります。このとき、1 つのデータを読み出すごとに RD 信号がネゲートされ、RD アサートウェイトが挿入されます。RD アサートウェイトがない場合、外部バスアクセスの最後の転送以外、RD 信号はネゲートされません。

このビットを 1 にすると、外部データリード連続アサートモードになります。このとき、RD アサートウェイトが挿入され、ウェイト中に RD 信号がアサートされ続けます。

13.3.9 CSnWCR1 : CSn ウェイトコントロールレジスタ 1 (n = 0~7)

Base address: BUS = 0x4000_3000
 BUS_NS = 0x5000_3000

Offset address: 0x004 + 0x10 × n

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	CSRWAIT[4:0]				—	—	—	CSWWAIT[4:0]					
Value after reset:	0	0	0	0	0	1	1	1	0	0	0	0	0	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	CSPRWAIT[2:0]			—	—	—	—	—	CSPWWAIT[2:0]		
Value after reset:	0	0	0	0	0	1	1	1	0	0	0	0	0	1	1	1

ビット	シンボル	機能	R/W
2:0	CSPWWAIT[2:0]	ページライトサイクルウェイト選択(注1) 000: ウェイトの挿入なし 001: ウェイトを1クロックサイクル挿入 010: ウェイトを2クロックサイクル挿入 011: ウェイトを3クロックサイクル挿入 100: ウェイトを4クロックサイクル挿入 101: ウェイトを5クロックサイクル挿入 110: ウェイトを6クロックサイクル挿入 111: ウェイトを7クロックサイクル挿入	R/W
7:3	—	読むと0が読めます。書く場合、0としてください。	R/W
10:8	CSPRWAIT[2:0]	ページリードサイクルウェイト選択(注2) 000: ウェイトの挿入なし 001: ウェイトを1クロックサイクル挿入 010: ウェイトを2クロックサイクル挿入 011: ウェイトを3クロックサイクル挿入 100: ウェイトを4クロックサイクル挿入 101: ウェイトを5クロックサイクル挿入 110: ウェイトを6クロックサイクル挿入 111: ウェイトを7クロックサイクル挿入	R/W
15:11	—	読むと0が読めます。書く場合、0としてください。	R/W
20:16	CSWWAIT[4:0]	ノーマルライトサイクルウェイト選択 00000: ウェイトの挿入なし 00001: ウェイトを1クロックサイクル挿入 00010: ウェイトを2クロックサイクル挿入 00011: ウェイトを3クロックサイクル挿入 ⋮ 11101: ウェイトを29クロックサイクル挿入 11110: ウェイトを30クロックサイクル挿入 11111: ウェイトを31クロックサイクル挿入	R/W
23:21	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
28:24	CSRWAIT[4:0]	ノーマルリードサイクルウェイト選択 00000: ウェイトの挿入なし 00001: ウェイトを1クロックサイクル挿入 00010: ウェイトを2クロックサイクル挿入 00011: ウェイトを3クロックサイクル挿入 ⋮ 11101: ウェイトを29クロックサイクル挿入 11110: ウェイトを30クロックサイクル挿入 11111: ウェイトを31クロックサイクル挿入	R/W
31:29	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-3

注1. CSPWAIT[2:0] ビットの設定値は、CSnMOD.PWENB ビットが1の場合のみ有効となります。

注2. CSPRWAIT[2:0] ビットの設定値は、CSnMOD.PRENB ビットが1の場合のみ有効となります。

外部バスへのアクセス中は、CSnWCR1 レジスタに書き込まないでください。各ビットは、バスインタフェースにあわせて、(1)セパレートバスインタフェース使用時の制限事項または(2)アドレス/データマルチプレクスバスインタフェース使用時の制限事項に示す制限の範囲内で設定してください。

CSPWAIT[2:0]ビット（ページライトサイクルウェイト選択）

CSPWAIT[2:0]ビットは、ページライトサイクル時の2サイクル目以降のアクセスに挿入するウェイトサイクル数を設定します。設定値は、CSnMOD.PWENB ビットが1のとき有効になります。

注. $1 \leq \text{CSnWCR2.WDON}[2:0] \text{ ビット} \leq \text{CSnWCR2.WRON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSPWAIT}[2:0] \text{ ビット}$ 、および $\text{CSnWCR2.CSON}[2:0] \text{ ビット} \leq \text{CSnWCR2.WRON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSPWAIT}[2:0] \text{ ビット}$ となるように設定してください。

CSPRWAIT[2:0]ビット（ページリードサイクルウェイト選択）

CSPRWAIT[2:0]ビットは、ページリードサイクル時の2サイクル目以降のアクセスに挿入するウェイトサイクル数を設定します。設定値は、CSnMOD.PRENB ビットが1のとき有効になります。

注. $\text{CSnWCR2.CSON}[2:0] \text{ ビット} \leq \text{CSnWCR2.RDON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSPRWAIT}[2:0] \text{ ビット}$ となるように設定してください。

CSWAIT[4:0]ビット（ノーマルライトサイクルウェイト選択）

CSWAIT[4:0]ビットは、ノーマルライトサイクルまたはページライトサイクル時の最初のアクセスに挿入するウェイトサイクル数を設定します。

注. $1 \leq \text{CSnWCR2.WDON}[2:0] \text{ ビット} \leq \text{CSnWCR2.WRON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSWAIT}[4:0] \text{ ビット}$ 、および $\text{CSnWCR2.CSON}[2:0] \text{ ビット} \leq \text{CSnWCR2.WRON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSWAIT}[4:0] \text{ ビット}$ となるように設定してください。

CSRWAIT[4:0]ビット（ノーマルリードサイクルウェイト選択）

CSRWAIT[4:0]ビットは、ノーマルリードサイクルまたはページリードサイクル時の最初のアクセスに挿入するウェイトサイクル数を設定します。

注. $\text{CSnWCR2.CSON}[2:0] \text{ ビット} \leq \text{CSnWCR2.RDON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSRWAIT}[4:0] \text{ ビット}$ となるように設定してください。

13.3.10 CSnWCR2 : CSn ウェイトコントロールレジスタ 2 (n = 0~ 7)

Base address: BUS = 0x4000_3000
 BUS_NS = 0x5000_3000

Offset address: 0x008 + 0x10 × n

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	CSON[2:0]			—	WDON[2:0]			—	WRON[2:0]			—	RDON[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	AWAIT[1:0]		—	WDOFF[2:0]			—	CSWOFF[2:0]			—	CSROFF[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1

ビット	シンボル	機能	R/W
2:0	CSROFF[2:0]	リードアクセス時 CS 延長サイクル選択 000: ウェイトの挿入なし 001: ウェイトを1クロックサイクル挿入 010: ウェイトを2クロックサイクル挿入 011: ウェイトを3クロックサイクル挿入 100: ウェイトを4クロックサイクル挿入 101: ウェイトを5クロックサイクル挿入 110: ウェイトを6クロックサイクル挿入 111: ウェイトを7クロックサイクル挿入	R/W
3	—	読むと0が読めます。書く場合、0としてください。	R/W
6:4	CSWOFF[2:0]	ライトアクセス時 CS 延長サイクル選択 000: ウェイトの挿入なし 001: ウェイトを1クロックサイクル挿入 010: ウェイトを2クロックサイクル挿入 011: ウェイトを3クロックサイクル挿入 100: ウェイトを4クロックサイクル挿入 101: ウェイトを5クロックサイクル挿入 110: ウェイトを6クロックサイクル挿入 111: ウェイトを7クロックサイクル挿入	R/W
7	—	読むと0が読めます。書く場合、0としてください。	R/W
10:8	WDOFF[2:0]	ライトデータ出力延長サイクル選択 000: ウェイトの挿入なし 001: ウェイトを1クロックサイクル挿入 010: ウェイトを2クロックサイクル挿入 011: ウェイトを3クロックサイクル挿入 100: ウェイトを4クロックサイクル挿入 101: ウェイトを5クロックサイクル挿入 110: ウェイトを6クロックサイクル挿入 111: ウェイトを7クロックサイクル挿入	R/W
11	—	読むと0が読めます。書く場合、0としてください。	R/W
13:12	AWAIT[1:0]	アドレスサイクルウェイト選択 00: ウェイトの挿入なし 01: ウェイトを1クロックサイクル挿入 10: ウェイトを2クロックサイクル挿入 11: ウェイトを3クロックサイクル挿入	R/W
15:14	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
18:16	RDON[2:0]	RD アサートウェイト選択 000: ウェイトの挿入なし 001: ウェイトを1クロックサイクル挿入 010: ウェイトを2クロックサイクル挿入 011: ウェイトを3クロックサイクル挿入 100: ウェイトを4クロックサイクル挿入 101: ウェイトを5クロックサイクル挿入 110: ウェイトを6クロックサイクル挿入 111: ウェイトを7クロックサイクル挿入	R/W
19	—	読むと0が読めます。書く場合、0としてください。	R/W
22:20	WRON[2:0]	WR アサートウェイト選択 000: ウェイトの挿入なし 001: ウェイトを1クロックサイクル挿入 010: ウェイトを2クロックサイクル挿入 011: ウェイトを3クロックサイクル挿入 100: ウェイトを4クロックサイクル挿入 101: ウェイトを5クロックサイクル挿入 110: ウェイトを6クロックサイクル挿入 111: ウェイトを7クロックサイクル挿入	R/W
23	—	読むと0が読めます。書く場合、0としてください。	R/W
26:24	WDON[2:0]	ライトデータ出力ウェイト選択 000: ウェイトの挿入なし 001: ウェイトを1クロックサイクル挿入 010: ウェイトを2クロックサイクル挿入 011: ウェイトを3クロックサイクル挿入 100: ウェイトを4クロックサイクル挿入 101: ウェイトを5クロックサイクル挿入 110: ウェイトを6クロックサイクル挿入 111: ウェイトを7クロックサイクル挿入	R/W
27	—	読むと0が読めます。書く場合、0としてください。	R/W
30:28	CSON[2:0]	CS アサートウェイト選択 000: ウェイトの挿入なし 001: ウェイトを1クロックサイクル挿入 010: ウェイトを2クロックサイクル挿入 011: ウェイトを3クロックサイクル挿入 100: ウェイトを4クロックサイクル挿入 101: ウェイトを5クロックサイクル挿入 110: ウェイトを6クロックサイクル挿入 111: ウェイトを7クロックサイクル挿入	R/W
31	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-3

外部バスへのアクセス中は、CSnWCR2 レジスタに書き込まないでください。各ビットは、バスインタフェースにあわせて、(1)セパレートバスインタフェース使用時の制限事項または(2)アドレス/データマルチプレクスバスインタフェース使用時の制限事項に示す制限の範囲内で設定してください。

CSROFF[2:0]ビット (リードアクセス時 CS 延長サイクル選択)

CSROFF[2:0]ビットは、リードアクセスモード時に、ウェイトサイクルの終了 (RD 信号のネゲート) から CSn 信号 (n=0~7) がネゲートされるまでの間に挿入するウェイトサイクル数を設定します。

CSWOFF[2:0]ビット (ライトアクセス時 CS 延長サイクル選択)

CSWOFF[2:0]ビットは、ライトアクセスモード時に、ウェイトサイクルの終了 (WRn 信号 (n=0~1) のネゲート) から CSn 信号 (n=0~7) がネゲートされるまでの間に挿入するウェイトサイクル数を設定します。

注. CSnWCR2.WDOFF[2:0] ビット ≤ CSnWCR2.CSWOFF[2:0] ビットとなるように設定してください。

WDOFF[2:0]ビット (ライトデータ出力延長サイクル選択)

WDOFF[2:0]ビットは、ライトアクセスモード時に、ウェイトサイクルの終了 (WRn 信号 (n=0~1) のネゲート) からライトデータ出力が終了するまでの間に挿入するウェイトサイクル数を設定します。

注. CSnWCR2.WDOFF[2:0] ビット \leq CSnWCR2.CSWOFF[2:0] ビットとなるように設定してください。

AWAIT[1:0]ビット (アドレスサイクルウェイト選択)

AWAIT[1:0]ビットは、アドレス/データマルチプレクス I/O インタフェースのアドレス出力サイクルに挿入するウェイトサイクル数を設定します。

注. CSnWCR2.CSON[2:0] ビット \leq CSnWCR2.AWAIT[1:0] ビット

リードアクセス時、CSnWCR2.AWAIT[1:0] ビット + 2 \leq CSnWCR2.RDON[2:0] ビット \leq CSnWCR1.CSRWAIT[4:0] となるように設定してください。

ライトアクセス時、CSnWCR2.AWAIT[1:0] ビット + 2 \leq CSnWCR2.WRON[2:0] ビット \leq CSnWCR1.CSWWAIT[4:0] ビット、および CSnWCR2.AWAIT[1:0] ビット + 2 \leq CSnWCR2.WDON[2:0] ビット \leq CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。

RDON[2:0]ビット (RD アサートウェイト選択)

RDON[2:0]ビットは、RD 信号のアサート前に挿入するウェイトサイクル数を設定します。

注. ノーマルリードアクセス時、CSnWCR2.CSON[2:0] ビット \leq CSnWCR2.RDON[2:0] ビット \leq CSnWCR1.CSRWAIT[4:0] ビットとなるように設定してください。

ページリードアクセス時、CSnWCR2.CSON[2:0] ビット \leq CSnWCR2.RDON[2:0] ビット \leq CSnWCR1.CSPWAIT[2:0] ビットとなるように設定してください。

アドレス/データマルチプレクス I/O インタフェースの場合、CSnWCR2.AWAIT[1:0] ビット + 2 \leq CSnWCR2.RDON[2:0] ビット \leq CSnWCR1.CSRWAIT[4:0] ビットとなるように設定してください。

WRON[2:0]ビット (WR アサートウェイト選択)

WRON[2:0]ビットは、WR_n 信号 (n=0~1) のアサート前に挿入するウェイトサイクル数を設定します。

注. ノーマルライトアクセス時、1 \leq CSnWCR2.WDON[2:0] ビット \leq CSnWCR2.WRON[2:0] ビット \leq CSnWCR1.CSWWAIT[4:0] ビット、および CSnWCR2.CSON[2:0] ビット \leq CSnWCR2.WRON[2:0] ビット \leq CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。

ページライトアクセス時、1 \leq CSnWCR2.WDON[2:0] ビット \leq CSnWCR2.WRON[2:0] ビット \leq CSnWCR1.CSPWAIT[2:0] ビット、および CSnWCR2.CSON[2:0] ビット \leq CSnWCR2.WRON[2:0] ビット \leq CSnWCR1.CSPWAIT[2:0] ビットとなるように設定してください。

アドレス/データマルチプレクス I/O インタフェースの場合、CSnWCR2.AWAIT[1:0] ビット + 2 \leq CSnWCR2.WRON[2:0] ビット \leq CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。

WDON[2:0]ビット (ライトデータ出力ウェイト選択)

WDON[2:0]ビットは、ライトデータの出力前に挿入するウェイトサイクル数を設定します。

注. ノーマルライトアクセス時、1 \leq CSnWCR2.WDON[2:0] ビット \leq CSnWCR2.WRON[2:0] ビット \leq CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。

ページライトアクセス時、1 \leq CSnWCR2.WDON[2:0] ビット \leq CSnWCR2.WRON[2:0] ビット \leq CSnWCR1.CSPWAIT[2:0] ビットとなるように設定してください。

アドレス/データマルチプレクス I/O インタフェースの場合、CSnWCR2.AWAIT[1:0] ビット + 2 \leq CSnWCR2.WDON[2:0] ビット \leq CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。

CSON[2:0]ビット (CS アサートウェイト選択)

CSON[2:0]ビットは、CS_n 信号 (n=0~7) のアサート前に挿入するウェイトサイクル数を設定します。

注. ノーマルリードアクセス時、CSnWCR2.CSON[2:0] ビット \leq CSnWCR2.RDON[2:0] ビット \leq CSnWCR1.CSRWAIT[4:0] ビットとなるように設定してください。

ページリードアクセス時、CSnWCR2.CSON[2:0] ビット \leq CSnWCR2.RDON[2:0] ビット \leq CSnWCR1.CSPWAIT[2:0] ビットとなるように設定してください。

ノーマルライトアクセス時、CSnWCR2.CSON[2:0] ビット \leq CSnWCR2.WRON[2:0] ビット \leq CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。

ページライトアクセス時、CSnWCR2.CSON[2:0] ビット \leq CSnWCR2.WRON[2:0] ビット \leq CSnWCR1.CSPWAIT[2:0] ビットとなるように設定してください。

アドレス/データマルチプレクス I/O インタフェースの場合、CSnWCR2.CSON[2:0] ビット \leq CSnWCR2.AWAIT[1:0] ビットとなるように設定してください。

13.3.11 SDCCR : SDC コントロールレジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	BSIZE[1:0]	—	—	—	—	EXENB
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	EXENB	動作許可 0: 禁止 1: 許可	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5:4	BSIZE[1:0]	SDRAM バス幅選択 0 0: 16 ビットバス空間 0 1: 32 ビットバス空間 1 0: 8 ビットバス空間 その他: 設定禁止	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

EXENB ビット (動作許可)

EXENB ビットは、SDRAM アドレス空間の動作を許可します。リセット時、動作は禁止 (EXENB = 0) になります。禁止領域へアクセスしても何も影響されません。

CSC と SDRAMC を同時使用する場合、EBCLK と SDCLK は同じ周波数で動作させる必要があります。

BSIZE[1:0] ビット (SDRAM バス幅選択)

BSIZE[1:0] ビットは、対応する領域のデータバス幅を指定します。

13.3.12 SDCMOD : SDC モードレジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC01

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	EMODE
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	EMODE	エンディアンモード 0: SDRAM アドレス空間のエンディアンは動作モードのエンディアンと同じ 1: SDRAM アドレス空間のエンディアンは動作モードのエンディアンと異なる	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

このレジスタは、リセット解除後、一度だけ書き込みが可能です。このレジスタへの 2 回目以降の書き込みは禁止されています。2 回以上ライトアクセスを行った場合の SDRAM アクセス動作は保証されません。

EMODE ビット (エンディアンモード)

EMODE ビットは、SDRAM アドレス空間のエンディアン形式を設定します。Arm[®] Cortex[®]-M85 コアはリトルエンディアンで固定されています。そのため、リトルエンディアンが指定された場合にのみ命令コードが外部空間に配置されます。領域にビッグエンディアンが指定された場合、命令コードは配置されません。

13.3.13 SDAMOD : SDRAM アクセスモードレジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC02

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	BE

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	BE	連続アクセス許可 0: 連続アクセス禁止 1: 連続アクセス許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

SDAMOD レジスタの設定は、表 13.32 の条件が満たされている場合に行ってください。条件が満たされない状態で設定を行った場合の動作は保証されません。

BE ビット (連続アクセス許可)

SDRAM アクセス空間の連続アクセスの許可/禁止を設定します。

13.3.14 SDSELF : SDRAM セルフリフレッシュコントロール レジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	SFEN

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	SFEN	SDRAM セルフリフレッシュ動作許可 0: 禁止 1: 許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

SDSELF レジスタは、表 13.32 の条件が満たされている場合にのみ設定してください。それ以外の場合の SDRAM I/F 機能の動作は保証されません。

SFEN ビット (SDRAM セルフリフレッシュ動作許可)

SFEN ビットは、セルフリフレッシュ動作を制御します。このビットを 1 にすると、オートリフレッシュサイクルを行い、その後セルフリフレッシュを開始します。0 にクリアすると、セルフリフレッシュを終了し、オートリフレッシュが再開されます。このビットを 1 にした場合、書き込み値はセルフリフレッシュの開始時点で有効になります。0 にクリアすると、セルフリフレッシュ動作がすでに終了している場合、オートリフレッシュ開始前に書き込み値が有効になります。セルフリフレッシュ動作中であれば、セルフリフレッシュ終了後、オートリフレッシュ開始前に書き込み値が有効になります。

13.3.15 SDRFCR : SDRAM リフレッシュコントロールレジスタ

Base address: BUS = 0x4000_3000
 BUS_NS = 0x5000_3000

Offset address: 0xC14

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
11:0	RFC[11:0]	オートリフレッシュ要求間隔設定 000000000000: 設定禁止 000000000001: 2 サイクル 000000000010: 3 サイクル ⋮ 111111111111: 4096 サイクル	R/W
15:12	REFW[3:0]	オートリフレッシュサイクル数/セルフリフレッシュ解除サイクル数設定 0000: 1 サイクル 0001: 2 サイクル 0010: 3 サイクル 0011: 4 サイクル 0100: 5 サイクル 0101: 6 サイクル 0110: 7 サイクル 0111: 8 サイクル 1000: 9 サイクル 1001: 10 サイクル 1010: 11 サイクル 1011: 12 サイクル 1100: 13 サイクル 1101: 14 サイクル 1110: 15 サイクル 1111: 16 サイクル	R/W

注. S-TYPE-3、P-TYPE-3

RFC[11:0]ビット (オートリフレッシュ要求間隔設定)

RFC[11:0]ビットは、オートリフレッシュ要求間隔を設定します。SDRFEN レジスタのオートリフレッシュ動作許可ビット (RFEN) の状態にかかわらず、いつでも書き込みが可能です。オートリフレッシュが許可の場合、書き込み値はオートリフレッシュサイクルの終了後に有効になります。リフレッシュカウンタは SDCLK を使用します。

REFW[3:0]ビット (オートリフレッシュサイクル数/セルフリフレッシュ解除サイクル数設定)

REFW[3:0]ビットは、オートリフレッシュサイクル数、セルフリフレッシュ解除サイクル数を設定します。SDRFEN レジスタのオートリフレッシュ動作許可ビット (RFEN) の状態にかかわらず、いつでも書き込みが可能です。オートリフレッシュが許可の場合、オートリフレッシュサイクル中であれば、書き込み値はオートリフレッシュサイクル終了後に有効になります。

注. SDRAM のアクセス中はオートリフレッシュ要求は受け付けられません。すなわち、アクセス終了まで待たされるので、オートリフレッシュ間隔が広がる場合があります。RFC[11:0]ビットには、使用する SDRAM の仕様を満たすオートリフレッシュ要求間隔を設定してください。このとき、オートリフレッシュ要求間隔はオートリフレッシュサイクルより長くなるように設定してください。また、動作中に周波数を変更したときのオートリフレッシュ間隔の自動追従はできません。その場合、セルフリフレッシュを行い、周波数に対応したオートリフレッシュ間隔を設定し直すようにしてください。

13.3.15.1 オートリフレッシュ要求間隔と RFC ビット設定値の関係

SDRAMC (SDRAM 領域コントローラ) は 12 ビットのリフレッシュカウンタを内蔵しており、定期的にオートリフレッシュ要求を発生させます。オートリフレッシュ要求間隔から RFC[11:0] ビットの設定値を計算する場合、次式を使用してください。

RFC = (オートリフレッシュ要求間隔 / SDCLK 周期) - 1

注. SDRAM のアクセス中はオートリフレッシュ要求は受け付けられません。アクセスが終了するまで待たされます。ただし、要求が受け付けられたか否かにかかわらず、カウンタ値は更新されます。SDRAM のアクセス中に 2 回以上オートリフレッシュ要求が発生した場合、2 回目以降の要求は無視されます。

13.3.16 SDRFEN : SDRAM オートリフレッシュコントロール レジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC16

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	RFEN

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	RFEN	オートリフレッシュ動作許可 0: 禁止 1: 許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

RFEN ビット (オートリフレッシュ動作許可)

RFEN ビットは、オートリフレッシュ動作を許可します。オートリフレッシュを要求する場合、SDRAM アクセスの前に RFEN ビットを 1 にしてください。

オートリフレッシュが許可されている状態で RFEN ビットを 0 にすると、オートリフレッシュサイクル終了後に 0 になり、オートリフレッシュ動作が停止します。リフレッシュ要求の発生間隔は、SDRAM リフレッシュコントロールレジスタ (SDRFCR) のオートリフレッシュ要求間隔設定ビット (RFC[11:0]) の値に従います。

13.3.17 SDICR : SDRAM 初期化シーケンスコントロール レジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC20

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	INIRQ

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	INIRQ	初期化シーケンス開始 0: 無効 1: 初期化シーケンスを開始	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

このレジスタは、リセット解除後、一度だけ書き込みが可能です。2 回以上ライトアクセスを行った場合の動作は保証されません。

INIRQ ビット (初期化シーケンス開始)

INIRQ ビットを 1 にすると SDRAM 初期化シーケンスが開始され、自動的に SDRAM ステータスレジスタ (SDSR) の初期化ステータスビット (INIST) が 1 になります。初期化シーケンス終了後、INIST ビットは自動的に 0 になります。INIRQ ビットへ書いた値は保持されません。

注. SDRAM 初期化シーケンス開始ビット (INIRQ) は、表 13.32 の条件が満たされる場合にのみ設定してください。条件に違反した場合の動作は保証されません。

13.3.18 SDIR : SDRAM 初期化レジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC24

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	PRC[2:0]			ARFC[3:0]			ARFI[3:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0

ビット	シンボル	機能	R/W
3:0	ARFI[3:0]	初期化オートリフレッシュ間隔 0000: 3 サイクル 0001: 4 サイクル 0010: 5 サイクル 0011: 6 サイクル 0100: 7 サイクル 0101: 8 サイクル 0110: 9 サイクル 0111: 10 サイクル 1000: 11 サイクル 1001: 12 サイクル 1010: 13 サイクル 1011: 14 サイクル 1100: 15 サイクル 1101: 16 サイクル 1110: 17 サイクル 1111: 18 サイクル	R/W
7:4	ARFC[3:0]	初期化オートリフレッシュ回数 0000: 設定禁止 0001: 1 回 0010: 2 回 0011: 3 回 0100: 4 回 0101: 5 回 0110: 6 回 0111: 7 回 1000: 8 回 1001: 9 回 1010: 10 回 1011: 11 回 1100: 12 回 1101: 13 回 1110: 14 回 1111: 15 回	R/W
10:8	PRC[2:0]	初期化プリチャージサイクル数 000: 3 サイクル 001: 4 サイクル 010: 5 サイクル 011: 6 サイクル 100: 7 サイクル 101: 8 サイクル 110: 9 サイクル 111: 10 サイクル	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

このレジスタは、リセット解除後、一度だけ書き込みが可能です。2 回以上ライトアクセスを行った場合の動作は保証されません。

ARFI[3:0]ビット（初期化オートリフレッシュ間隔）

ARFI[3:0]ビットは、SDRAM の初期化シーケンスにおけるオートリフレッシュコマンドの発行間隔を設定します。

ARFC[3:0]ビット（初期化オートリフレッシュ回数）

ARFC[3:0]ビットは、SDRAM の初期化シーケンスにおけるオートリフレッシュ回数を設定します。

PRC[2:0]ビット（初期化プリチャージサイクル数）

PRC[2:0]ビットは、SDRAM の初期化シーケンスにおけるプリチャージサイクル数を設定します。

注. 初期化シーケンスを開始する前に、接続する SDRAM の仕様を満たすように設定してください。

13.3.19 SDADR : SDRAM アドレスレジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC40

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	—	MXC[1:0]
------------	---	---	---	---	---	---	----------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	MXC[1:0]	アドレスマルチプレクス選択 00: 8ビットシフト 01: 9ビットシフト 10: 10ビットシフト 11: 11ビットシフト	R/W
7:2	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-3

SDADR レジスタは、表 13.32 の条件が満たされる場合にのみ設定してください。条件に違反した場合の動作は保証されません。

MXC[1:0]ビット（アドレスマルチプレクス選択）

MXC[1:0]ビットは、ロウアドレス/カラムアドレスのマルチプレクスに対するロウアドレスの下位側へのシフト量を選択します。詳細は、表 13.37 を参照してください。

13.3.20 SDTR : SDRAM タイミングレジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC44

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RAI[2:0]
------------	---	---	---	---	---	---	---	---	---	---	---	---	---	---	----------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	—	RCD[1:0]	RP[2:0]	WR	—	—	—	—	—	—	—	—	—	CL[2:0]
------------	---	---	----------	---------	----	---	---	---	---	---	---	---	---	---	---------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0

ビット	シンボル	機能	R/W
2:0	CL[2:0]	SDRAMC カラムレイテンシ設定 000: 設定禁止 001: 1 サイクル 010: 2 サイクル 011: 3 サイクル 100: 設定禁止 101: 設定禁止 110: 設定禁止 111: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	WR	ライトリカバリ期間設定 0: 1 サイクル 1: 2 サイクル	R/W
11:9	RP[2:0]	ロウプリチャージ期間設定 000: 1 サイクル 001: 2 サイクル 010: 3 サイクル 011: 4 サイクル 100: 5 サイクル 101: 6 サイクル 110: 7 サイクル 111: 8 サイクル	R/W
13:12	RCD[1:0]	ロウカラムレイテンシ設定 00: 1 サイクル 01: 2 サイクル 10: 3 サイクル 11: 4 サイクル	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
18:16	RAI[2:0]	ロウアクティブ期間設定 000: 1 サイクル 001: 2 サイクル 010: 3 サイクル 011: 4 サイクル 100: 5 サイクル 101: 6 サイクル 110: 7 サイクル 111: 設定禁止	R/W
31:19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-3

SDTR レジスタは、SDRAM のリード/ライトアクセスのタイミングを設定するレジスタです。詳細は、「13.6.12.3. タイミングレジスタ設定値とアクセスタイミング」を参照してください。

SDTR レジスタは、表 13.32 の条件が満たされる場合にのみ設定してください。条件に違反した場合の動作は保証されません。

このレジスタは、リセット解除後、一度だけ書き込みが可能です。2 回以上ライトアクセスを行った場合の動作は保証されません。

CL[2:0]ビット (SDRAMC カラムレイテンシ設定)

CL[2:0]ビットは、SDRAM コントローラのカラムレイテンシを設定します。この設定は、SDRAM コントローラ側のレイテンシ設定のみに影響します。外部接続の SDRAM にカラムレイテンシを設定するには、SDRAM モードレジスタ (SDMOD) を使用してください。

WR ビット (ライトリカバリ期間設定)

WR ビットは、SDRAM のライト (WRIT) コマンドから非活性化 (PALL) までの期間を設定します。

RP[2:0]ビット (ロウプリチャージ期間設定)

RP[2:0]ビットは、SDRAM の非活性化 (PALL) コマンドから次の有効なコマンドまでの最短サイクル数を設定します。

RAI[2:0]ビット（ロウアクティブ期間設定）

RAI[2:0]ビットは、SDRAM のロウの活性化 (ACTV) コマンドから非活性化 (PALL) までの最短期間を設定します。これらのビットの値は、ロウカラムレイテンシ (RCD[1:0]) とカラムレイテンシ (CL[2:0]) の合計以下でなければいけません。

13.3.21 SDMOD : SDRAM モードレジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC48

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	MR[14:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
14:0	MR[14:0]	モードレジスタ設定 これらのビットを書き込むと、モードレジスタ設定コマンドがトリガされます。	R/W
15	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

SDMOD レジスタは、SDRAM のモードレジスタに書く値を設定するレジスタです。SDMOD レジスタに書き込むことによって、自動的に SDRAM に対しモードレジスタ設定コマンドが発行されます。SDMOD レジスタは、表 13.32 の条件が満たされる場合にのみ設定してください。条件に違反した場合の動作は保証されません。

このレジスタは、リセット解除後、一度だけ書き込みが可能です。2 回以上ライトアクセスを行った場合の動作は保証されません。

MR[14:0]ビット（モードレジスタ設定）

MR[14:0]ビットに書き込むことによって、SDRAM に対しモードレジスタ設定コマンドが発行され、アドレスの下位側に MR[14:0]ビットの設定値が出力されます。詳細は、「13.6.11. モードレジスタの設定」を参照してください。

- 注.
1. SDRAM に対してバースト長 1 を設定してください。これ以外のバースト長を設定した場合、動作は保証されません。
 2. SDRAM のカラムレイテンシは、SDRAM タイミングレジスタ (SDTR) の SDRAMC カラムレイテンシ設定ビット (CL[2:0]) の値と一致していなければいけません。両者が一致していないと、動作は保証されません。
 3. SDRAM ステータスレジスタ (SDSR) のステータスビット (SRFST, INIST, MRSST) がすべて 0 になっていることを確認してください。

13.3.22 SDSR : SDRAM 状態レジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0xC50

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	SRFS T	INIST	—	—	MRSS T
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MRSST	モードレジスタセットステータス 0: モードレジスタセット動作中ではない 1: モードレジスタセット動作中	R
2:1	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
3	INIST	初期化ステータス 0: 初期化シーケンス中ではない 1: 初期化シーケンス中	R
4	SRFST	セルフリフレッシュ遷移/復帰ステータス 0: 遷移/復帰動作中ではない 1: 遷移/復帰動作中	R
7:5	—	読むと0が読めます。	R

注: S-TYPE-3、P-TYPE-3

MRSST ビット (モードレジスタセットステータス)

1 になっているときは、MRSST ビットは、SDRAM がモードレジスタセット動作中であることを示します。

INIST ビット (初期化ステータス)

1 になっているときは、SDRAM が SDRAM 初期化シーケンス実行中であることを示します。

SRFST ビット (セルフリフレッシュ遷移/復帰ステータス)

1 になっているときは、SRFST ビットは、SDRAM がセルフリフレッシュの遷移/復帰動作中であることを示します。動作中の期間は、表 13.8 に示すビットに書き込まれた時点から始まり、対応するコマンドが発行されるまで続きます。

注: セルフリフレッシュ、初期化シーケンス、およびモードレジスタ設定の実行は、すべてのステータスビットが0の場合にのみ可能です。ステータスビット (SRFST, INIST, MRSST) のいずれかが1の場合、表 13.8 に示すレジスタおよびビットを書き換えしないでください。

表 13.8 ステータスビット確認が必要なレジスタとビット

機能	レジスタ	ビット
セルフリフレッシュ	SDSELF	SFEN
初期化シーケンス	SDICR	INIRQ
モードレジスタ設定	SDMOD	MR[14:0]

13.3.23 BUSDIVBYP : バス分周器バイパスレジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1300

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	CPU0 SBPE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	EDMA BPE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	EDMABPE	EDMACBI 用分周器のバイパス許可 0: 禁止 1: 許可	R/W
15:1	—	読むと0が読めます。書く場合、0としてください。	R/W
16	CPU0SBPE	CPUSAHBI 用分周器のバイパス許可 0: 禁止 1: 許可	R/W

ビット	シンボル	機能	R/W
31:17	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-2

EDMABPE ビット (EDMACBI 用分周器のバイパス許可)

このビットは、EDMACBI 用に実装された周波数分周器をバイパスして、マスタとスレーブの間のスルー転送を可能にします。PCLKA の 1 サイクルの待ち時間を短縮することができます。ICLK の周波数が PCLKA の周波数と同じである場合にのみ、このビットを 1 に設定することができます。EDMACBI 動作中は、このビットを切り替えることはできません。

CPU0SBPE ビット (CPUSAHBI 用分周器のバイパス許可)

このビットは、CPUSAHBI 用に実装された周波数分周器をバイパスして、マスタとスレーブの間のスルー転送を可能にします。ICLK の 1 サイクルの待ち時間を短縮することができます。CPUCLK の周波数が ICLK の周波数と同じである場合にのみ、このビットを 1 に設定することができます。CPUSAHBI 動作中は、このビットを切り替えることはできません。

13.3.24 BUSSABT0<slave> : バススレーブアービトレーションコントロールレジスタ 0 (<slave> = FLBI, STBYSBI, ECBI, PBTBI, PABI, PIBI, PSBI)

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1210 (BUSSABT0FLBI)
0x1248 (BUSSABT0STBYSBI)
0x1250 (BUSSABT0ECBI)
0x1260 (BUSSABT0PBTBI)
0x1268 (BUSSABT0PABI)
0x1270 (BUSSABT0PIBI)
0x1278 (BUSSABT0PSBI)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	ARBS
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ARBS	<slave>のアービトレーション選択 0: 優先順位固定 1: ラウンドロビン	R/W
31:1	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-2

<slave>は、スレーブのバスインタフェースユニット名です。

このレジスタは、<slave>バスのアービトレーション方式を指定します。

(<slave> = FLBI/STBYSBI/PBTBI/PABI/PIBI/PSBI)

ARBS ビット (<slave>のアービトレーション選択)

ARBS ビットは、<slave>に接続されているバスマスタ間の優先順位を指定します。優先順位固定については、表 13.9 を参照してください。ラウンドロビンについては、表 13.10 を参照してください。

表 13.9 優先順位固定 (ARBS = 0) によるバス優先順位

バススレーブアービトレーションコントロールレジスタ	スレーブインタフェース	優先順位(注1)
BUSSABT0FLBI	FLBI	DMAC/DTC > CPU M-AXI > CPU P-AHB
BUSSABT0STBYSBI	STBYSBI	EDMAC > DMAC/DTC > CPU M-AXI
BUSSABT0PBBBI	PBBBI	DMAC/DTC > CPU P-AHB
BUSSABT0PABI	PABI	DMAC/DTC > CPU P-AHB
BUSSABT0PIBI	PIBI	DMAC/DTC > CPU P-AHB
BUSSABT0PSBI	PSBI	DMAC/DTC > CPU P-AHB

注 1. 「>」は、左側が優先であることを示します。

表 13.10 ラウンドロビン (ARBS = 1) によるバス優先順位

バススレーブアービトレーションコントロールレジスタ	スレーブインタフェース	優先順位(注1)
BUSSABT0FLBI	FLBI	DMAC/DTC <-> CPU M-AXI <-> CPU P-AHB
BUSSABT0STBYSBI	STBYSBI	EDMAC <-> DMAC/DTC <-> CPU M-AXI
BUSSABT0PBBBI	PBBBI	DMAC/DTC <-> CPU P-AHB
BUSSABT0PABI	PABI	DMAC/DTC <-> CPU P-AHB
BUSSABT0PIBI	PIBI	DMAC/DTC <-> CPU P-AHB
BUSSABT0PSBI	PSBI	DMAC/DTC <-> CPU P-AHB

注 1. 「<->」は、ラウンドロビンを示します。

13.3.25 BUSSABT1<slave> : バススレーブアービトレーションコントロールレジスタ 1 (<slave> = FHBI, S0BI, S1BI)

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1200 (BUSSABT1FHBI)
0x1218 (BUSSABT1S0BI)
0x1220 (BUSSABT1S1BI)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	ARBS[1:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	ARBS[1:0]	<slave>のアービトレーション選択 0 0: 優先順位固定 0 1: 設定禁止 1 0: ラウンドロビンと固定優先順位の組み合わせ 1 1: ラウンドロビン	R/W
31:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

<slave>は、スレーブのバスインタフェースユニット名です。

このレジスタは、<slave>バスのアービトレーション方式を指定します。

(<slave> = FHBI/S0BI/S1BI)

ARBS[1:0]ビット (<slave>のアービトレーション選択)

ARBS ビットは、<slave>に接続されているバスマスタ間の優先順位を指定します。各設定の優先順位については、表 13.11、表 13.12 および表 13.13 を参照してください。

表 13.11 優先順位固定 (ARBS[1:0] = 00) によるバス優先順位

バススレーブアービトレーションコントロールレジスタ	スレーブインタフェース	優先順位(注1)
BUSSABT1FHBI	FHBI	DMAC/DTC > CPU M-AXI
BUSSABT1S0BI	S0BI	EDMAC > DMAC/DTC > CPU M-AXI
BUSSABT1S1BI	S1BI	EDMAC > DMAC/DTC > CPU M-AXI

注 1. 「>」は、左側が優先であることを示します。

表 13.12 ラウンドロビンと固定優先順位の組み合わせ (ARBS[1:0] = 10) によるバス優先順位

バススレーブアービトレーションコントロールレジスタ	スレーブインタフェース	優先順位(注1)
BUSSABT1FHBI	FHBI	DMAC/DTC > CPU M-AXI
BUSSABT1S0BI	S0BI	EDMAC > DMAC/DTC > CPU M-AXI
BUSSABT1S1BI	S1BI	EDMAC > DMAC/DTC > CPU M-AXI

注 1. 「<->」は、ラウンドロビンを示します。「>」は、左側が優先であることを示します。

表 13.13 ラウンドロビン (ARBS[1:0] = 11) によるバス優先順位

バススレーブアービトレーションコントロールレジスタ	スレーブインタフェース	優先順位(注1)
BUSSABT1FHBI	FHBI	DMAC/DTC <-> CPU M-AXI
BUSSABT1S0BI	S0BI	EDMAC) <-> DMAC/DTC <-> CPU M-AXI
BUSSABT1S1BI	S1BI	EDMAC) <-> DMAC/DTC <-> CPU M-AXI

注 1. 「<->」は、ラウンドロビンを示します。

13.3.26 BUSnERRADD : バスエラーアドレスレジスタ (n = 4, 5)

Base address: BUS = 0x4000_3000
 BUS_NS = 0x5000_3000

Offset address: 0x1800 + 0x10 × (n-1)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	BERAD[31:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BERAD[31:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	BERAD[31:0]	バスエラーアドレス バスエラーが発生した場合、エラーアドレスを格納	R

注. S-TYPE-5、P-TYPE-2

表 13.14 に、バスの種類に対応したレジスタ番号を示します。

このレジスタは、BUSnERRCLR.ILERRCLR、BUSnERRCLR.MMERRCLR、または BUSnERRCLR.SLERRCLR ビットをセットするか、バスエラーリセットおよび共通メモリエラーリセット以外のリセットでクリアされます。

BERAD[31:0]ビット (バスエラーアドレス)

BERAD[31:0]ビットは、関連するバスでエラーが起こった場合アドレスを示します。バスで発生するエラーの詳細については、「[13.3.30. BUSnERRSTAT : バスエラーステータスレジスタ \(n = 1~5\)](#)」および「[13.7. バスエラー監視部](#)」を参照してください。

バス上でエラーが発生すると、BUSnERRSTAT (n = 1~5) レジスタの ILERRSTAT、MMERRSTAT、SLERRSTAT の対応ビットが 1 になり、同時に、バスエラーアクセスのアドレスが BERAD[31:0]ビットに格納されます。

エラーアドレスはいったん設定されると、BUSnERRCLR レジスタで値がクリアされるまで、更新されません。

BUSnERRSTAT (n = 1~5) レジスタの ILERRSTAT、MMERRSTAT、SLERRSTAT、MSERRSTAT の各ビットが 0 になると BERAD[31:0]ビットは不定値になります。

表 13.14 バス種類とレジスタの対応

バスの種類	バスエラーステータスレジスタ	バスエラークリアレジスタ	バスエラーアドレスレジスタ	バスエラー RW レジスタ
CPUMAXIBI_R チャンネル	BUS1ERRSTAT	BUS1ERRCLR	—	—
CPUMAXIBI_W チャンネル	BUS2ERRSTAT	BUS2ERRCLR	—	—
CPUPAHBI	BUS3ERRSTAT	BUS3ERRCLR	—	—
DMAC/DTCBI	BUS4ERRSTAT	BUS4ERRCLR	BUS4ERRADD BMSA4ERRADD	BUS4ERRRW BMSA4ERRRW
EDMACBI	BUS5ERRSTAT	BUS5ERRCLR	BUS5ERRADD BMSA5ERRADD	BUS5ERRRW BMSA5ERRRW

13.3.27 BUSnERRRW : バスエラーリードライト (n = 4, 5)

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1804 + 0x10 × (n-1)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	RWSTAT
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RWSTAT	エラーアクセスリード/ライト状態 エラー発生時の状態 0: リードアクセス 1: ライトアクセス	R
7:1	—	読むと 0 が読めます。	R

注: S-TYPE-5、P-TYPE-2

このレジスタは、バスエラーリセットおよび共通メモリエラーリセット以外のリセット、および BUSnERRCLR.ILERRCLR、BUSnERRCLR.MMERRCLR、および BUSnERRCLR.SLERRCLR でクリアされます。

表 13.14 に、バスの種類に対応したレジスタ番号を示します。

RWSTAT ビット (エラーアクセスリード/ライト状態)

対応するバスにエラーが発生した場合、RWSTAT ビットは、そのアクセス状態 (ライトアクセスまたはリードアクセス) を示します。

バスに発生するエラーの詳細については、「[13.3.30. BUSnERRSTAT : バスエラーステータスレジスタ \(n = 1~5\)](#)」および「[13.7. バスエラー監視部](#)」を参照してください。

バス上でエラーが発生すると、BUSnERRSTAT (n = 1~5) レジスタの ILERRSTAT、MMERRSTAT、SLERRSTAT の対応ビットが 1 になり、同時に、バスエラーアクセスのリード/ライト状態が RWSTAT ビットに格納されます。

BUSnERRSTAT (n = 1~5) レジスタの ILERRSTAT、MMERRSTAT、SLERRSTAT の各ビットが 0 になると RWSTAT ビットは不定値になります。

RWSTAT ビットはいったん設定されると、BUSnERRCLR レジスタで値がクリアされるまで、更新されません。

13.3.28 BMSAnERRADD : バスマスタセキュリティ属性ユニットエラーアドレス (n = 4, 5)

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1900 + 0x10 × (n-1)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	MSERAD[31:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	MSERAD[31:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	MSERAD[31:0]	バスマスタセキュリティ属性ユニットエラーアドレス マスタセキュリティ属性ユニットエラーが発生した場合、エラーアドレスを格納	R

注: S-TYPE-5、P-TYPE-2

注: このレジスタは、BUSnERRCLR.MSERRCLR ビットをセットするか、バスエラーリセットおよび共通メモリエラーリセット以外のリセットでクリアされます。

表 13.14 に、バスの種類とレジスタの対応を示します。

MSERAD[31:0]ビット (バスマスタセキュリティ属性ユニットエラーアドレス)

対応するバスにエラーが発生した場合、MSERAD[31:0]ビットは、そのアドレスを示します。

バスに発生するエラーの詳細については、「13.3.30. BUSnERRSTAT : バスエラーステータスレジスタ (n = 1~5)」および「13.7. バスエラー監視部」を参照してください。

バス上でエラーが発生すると、BUSnERRSTAT (n = 1~5) レジスタの MSERRSTAT の対応ビットが 1 になり、同時に、バスエラーアクセスのアドレスが MSERAD[31:0]ビットに格納されます。

エラーアドレスはいったん設定されると、BUSnERRCLR (n=1~5)で値がクリアされるまで、更新されません。

BUSnERRSTAT (n = 1~5) レジスタの MSERRSTAT ビットが 0 になると MSERAD[31:0]ビットは不定値になります。

13.3.29 BMSAnERRRW : バスマスタセキュリティ属性ユニットエラーリードライト (n = 4, 5)

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1904 + 0x10 × (n-1)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MSAR WSTA T
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MSARWSTAT	マスタセキュリティ属性ユニットエラーアクセスリード/ライト状態 エラー発生時の状態 0: リードアクセス 1: ライトアクセス	R
7:1	—	読むと 0 が読めます。	R

注: S-TYPE-5、P-TYPE-2

注: このレジスタは、BUSnERRCLR.MSERRCLR ビットをセットするか、バスエラーリセットおよび共通メモリエラーリセット以外のリセットでクリアされます。

表 13.14 に、バスの種類に対応したレジスタ番号を示します。

MSARWSTAT ビット (マスタセキュリティ属性ユニットエラーアクセスリード/ライト状態)

対応するバスにエラーが発生した場合、MSARWSTAT ビットは、そのアクセス状態 (ライトアクセスまたはリードアクセス) を示します。

バスに発生するエラーの詳細については、「13.3.30. BUSnERRSTAT : バスエラーステータスレジスタ (n = 1~5)」および「13.7. バスエラー監視部」を参照してください。

バス上でエラーが発生すると、BUSnERRSTAT (n = 1~5) レジスタの MSERRSTAT の対応ビットが 1 になり、同時に、バスエラーアクセスのリードライト状態が MSARWSTAT ビットに格納されます。

MSARWSTAT ビットはいったん設定されると、BUSnERRCLR (n = 1~5) で値がクリアされるまで、更新されません。

BUSnERRSTAT (n = 1~5) レジスタの MSERRSTAT ビットが 0 になると MSARWSTAT ビットは不定値になります。

13.3.30 BUSnERRSTAT : バスエラーステータスレジスタ (n = 1~5)

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1A00 + 0x10 × (n - 1)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	MSERRSTAT	ILERRSTAT	MMERRSTAT	—	—	SLERRSTAT

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	SLERRSTAT	スレーブバスエラー状態 0: エラーなし 1: エラー発生	R
2:1	—	読むと 0 が読めます。	R
3	MMERRSTAT	マスタ MPU エラー状態 0: エラーなし 1: エラー発生	R
4	ILERRSTAT	不正アドレスアクセスエラー状態 0: エラーなし 1: エラー発生	R
5	MSERRSTAT	マスタセキュリティ属性ユニットエラー状態 0: エラーなし 1: エラー発生	R
7:6	—	読むと 0 が読めます。	R

注: S-TYPE-5、P-TYPE-2

このレジスタは、バスエラーリセットおよび共通メモリエラーリセット以外のリセットでクリアされます。

表 13.14 に、バスの種類に対応したレジスタ番号を示します。

バスエラーが同時に複数発生した場合、STAT ビットは以下の優先順位でのみ有効 (1) となります。左側が優先順位が高くなります。

マスタセキュリティ属性ユニット > マスタ MPU エラー > 不正アクセスエラー、スレーブ TrustZone フィルタ、スレーブバスエラー

不正アクセスエラー、スレーブ TrustZone フィルタエラーおよびスレーブバスエラーは同時には発生しません。

いったん MSERRSTAT、ILERRSTAT、MMERRSTAT、SLERRSTAT のいずれかが設定されると、MSERRSTAT、ILERRSTAT、MMERRSTAT、および SLERRSTAT は更新されません。

SLERRSTAT ビット (スレーブバスエラー状態)

バスによってスレーブエラーまたは TrustZone フィルタエラーが発生すると、BUSnERRSTAT.SLERRSTAT (n = 1 ~ 5) が 1 になります。

クリア条件は以下のとおりです。

- BUSnERRCLR.SLERRCLR を 1 に設定

スレーブエラーとは、タイムアウトのようなスレーブに発生するエラーです。

SLERRSTAT ビットは、デバッグ使用時に違反した場合は設定されません。

バスに発生するスレーブエラーの詳細については、「[13.7. バスエラー監視部](#)」を参照してください。

MMERRSTAT ビット (マスタ MPU エラー状態)

バスにマスタ MPU エラーが発生すると、BUSnERRSTAT.MMERRSTAT (n = 1 ~ 5) が 1 になります。

クリア条件は以下のとおりです。

- BUSnERRCLR.MMERRCLR を 1 に設定

バスに発生するマスタ MPU エラーの詳細については、「[14. メモリプロテクションユニット \(MPU\)](#)」を参照してください。

ILERRSTAT ビット (不正アドレスアクセスエラー状態)

バスに不正アドレスアクセスエラーが発生し、FHBI にライトアクセスが発生すると、BUSnERRSTAT.ILERRSTAT (n = 1 ~ 5) が 1 になります。

クリア条件は以下のとおりです。

- BUSnERRCLR.ILLERRCLR を 1 に設定

ILERRSTAT ビットは、デバッグ使用時に違反した場合は設定されません。

バスに発生する不正アドレスアクセスエラーの詳細については、「[13.7. バスエラー監視部](#)」を参照してください。

MSERRSTAT ビット (マスタセキュリティ属性ユニットエラー状態)

バスに MSAU エラーが発生すると、BUSnERRSTAT.MSERRSTAT (n = 1 ~ 5) が 1 になります。

クリア条件は以下のとおりです。

- BUSnERRCLR.MSERRCLR を 1 に設定

バスに発生する MSAU エラーの詳細については、「[13.7. バスエラー監視部](#)」を参照してください。

13.3.31 BUSnERRCLR : バスエラークリアレジスタ (n = 1 ~ 5)

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1A08 + 0x10 × (n - 1)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	MSER RCLR	ILERR CLR	MMER RCLR	—	—	SLER RCLR

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	SLERRCLR	スレーブバスエラークリア 1 を書き込むことにより、BUSnERRSTAT.SLERRSTAT、BUSnERRADD.BERAD および BUSnERRRW.RWSTAT ビットをクリアできます。	R/W ^(注1)
2:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
3	MMERRCLR	マスタ MPU エラークリア 1 を書き込むことにより、BUSnERRSTAT.MMERRSTAT、BUSnERRADD.BERAD および BUSnERRRW.RWSTAT ビットをクリアできます。	R/W(注1)
4	ILERRCLR	不正アドレスアクセスエラークリア 1 を書き込むことにより、BUSnERRSTAT.ILERRSTAT、BUSnERRADD.BERAD および BUSnERRRW.RWSTAT ビットをクリアできます。	R/W(注1)
5	MSERRCLR	マスタセキュリティ属性ユニットエラークリア 1 を書き込むことにより、BUSnERRSTAT.MSERRSTAT、BUSnERRADD.BERAD および BUSnERRRW.RWSTAT ビットをクリアできます。	R/W(注1)
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注 1. このビットには、1 のみ書き込みできます。読むと 0 が読めます。0 の書き込みは影響しません。

表 13.14 に、バスの種類に対応したレジスタ番号を示します。

BUSnERRCLR (n = 1~5) に 1 を書き込む場合、バスアクセスを停止してください。対応するバスマスタでのエラーの原因になります。

SLERRCLR ビット (スレーブバスエラークリア)

SLERRCLR ビットに 1 を書き込むことにより、BUSnERRSTAT.SLERRSTAT、BMSAnERRADD.MSERAD および BMSAnERRRW.MSARWSTAT (n=1~5) ビットをクリアできます。

このビットを読むと 0 が読めます。

MMERRCLR ビット (マスタ MPU エラークリア)

MMERRCLR ビットに 1 を書き込むことにより、BUSnERRSTAT.MMERRSTAT、BUSnERRADD.BERAD および BUSnERRRW.RWSTAT (n=1~5) ビットをクリアできます。

このビットを読むと 0 が読めます。

ILERRCLR ビット (不正アドレスアクセスエラークリア)

ILERRCLR ビットに 1 を書き込むことにより、BUSnERRSTAT.ILERRSTAT、BUSnERRADD.BERAD および BUSnERRRW.RWSTAT (n=1~5) ビットをクリアできます。

このビットを読むと 0 が読めます。

MSERRCLR ビット (マスタセキュリティ属性ユニットエラークリア)

MSERRCLR ビットに 1 を書き込むことにより、BUSnERRSTAT.MSERRSTAT、BUSnERRADD.BERAD および BUSnERRRW.RWSTAT (n=1~5) ビットをクリアできます。

このビットを読むと 0 が読めます。

13.3.32 BUSOAD : 検出後のバス動作レジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1000

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	BWER ROAD	SLER ROAD	ILERR OAD

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	ILERROAD	不正なアドレスアクセスエラー検出後の動作 CPU 0: エラー応答のみが返されます。 1: リセット その他のマスタ 0: NMI 1: リセット	R/W
1	SLERROAD	スレーブバスエラー検出後の動作 CPU 0: エラー応答のみが返されます。 1: リセット その他のマスタ 0: NMI 1: リセット	R/W
2	BWERROAD	バッファラブル書き込みエラー検出後の動作 すべてのバスマスタ 0: NMI 1: リセット	R/W
15:3	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. OAD ビットが1の状態ではCPUにより発行された投機的アクセスにおいてエラーが発生したとき、システムリセット要求が発生することがあります。そのような場合、Arm MPU を使用することで回避可能です。詳細は、「13.8. 参考資料」 [3]を参照してください。

ILERROAD ビット (不正なアドレスアクセスエラー検出後の動作)

OAD ビットは、不正なアドレスアクセスエラー検出時の動作を指定します。OAD ビットが0の場合、バスマスタによって動作が異なります。CPU がアクセス違反を起こした場合は、エラー応答のみを返し、NMI は発生しません。CPU 以外のマスタがアクセス違反を起こした場合、エラー応答を返し、NMI が発生します。

このとき、OAD ビットが1になっていると、リセット要求が発生します。

SLERROAD ビット (スレーブバスエラー検出後の動作)

OAD ビットは、スレーブバスエラー検出時の動作を指定します。OAD ビットが0の場合、バスマスタによって動作が異なります。CPU がアクセス違反を起こした場合は、エラー応答のみを返し、NMI は発生しません。CPU 以外のマスタがアクセス違反を起こした場合、エラー応答を返し、NMI が発生します。

このとき、OAD ビットが1になっていると、リセット要求が発生します。

BWERROAD ビット (バッファラブル書き込みエラー検出後の動作)

OAD ビットは、バッファラブル書き込みエラー検出時の動作を指定します。

OAD ビットが0の場合、エラー応答を返し、NMI が発生します。

このとき、OAD ビットが1になっていると、リセット要求が発生します。

13.3.33 BUSOADPT : 検出後のバス動作プロテクトレジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1004

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]							—	—	—	—	—	—	—	—	PROTECT
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: BUSOAD レジスタの書き込みは可能 1: BUSOAD レジスタの書き込みは禁止。読み出しは可能	R/W

ビット	シンボル	機能	R/W
7:1	—	読むと0が読めます。書く場合、0としてください。	R/W
15:8	KEY[7:0]	キーコード PROTECT ビットへの書き込みを許可または禁止します。	W

注. S-TYPE-3、P-TYPE-2

PROTECT ビット (レジスタの保護)

PROTECT ビットは、保護する関連レジスタへの書き込みを許可または禁止します。

BUSOADPT.PROTECT ビットは下記のレジスタを制御します。

- BUSOAD

同時に PROTECT ビットを設定する際は、ハーフワードアクセスによって KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、PROTECT ビットへの書き込みを許可または禁止します。同時に PROTECT ビットに書き込む場合は、KEY[7:0] ビットに 0xA5 を書き込んでください。これ以外の値を KEY[7:0] ビットに書き込むと、PROTECT ビットは更新されません。KEY[7:0] ビットは、読むと常に 0x00 が読み出されます。

13.3.34 MBWERRSTAT : マスタバッファラブル書き込みエラーステータス レジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1B00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MBWE RR16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MBWE RR8	—	—	—	—	—	—	MBWE RR1	MBWE RR0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MBWERR0	マスタバッファラブル書き込みエラー 0: マスタ#0 にバッファラブル書き込みエラーなし 1: マスタ#0 にバッファラブル書き込みエラー発生	R
1	MBWERR1	マスタバッファラブル書き込みエラー 0: マスタ#1 にバッファラブル書き込みエラーなし 1: マスタ#1 にバッファラブル書き込みエラー発生	R
7:2	—	読むと0が読めます。	R
8	MBWERR8	マスタバッファラブル書き込みエラー 0: マスタ#8 にバッファラブル書き込みエラーなし 1: マスタ#8 にバッファラブル書き込みエラー発生	R
15:9	—	読むと0が読めます。	R
16	MBWERR16	マスタバッファラブル書き込みエラー 0: マスタ#16 にバッファラブル書き込みエラーなし 1: マスタ#16 にバッファラブル書き込みエラー発生	R
31:17	—	読むと0が読めます。	R

注. S-TYPE-5、P-TYPE-2

注. このレジスタは、バスエラーリセットおよび共通メモリリセット以外のリセットでクリアされます。

MBWERRn ビット (マスタバッファラブル書き込みエラークリア n)

マスタバッファラブル書き込みアクセスエラーが発生した場合、MBWERRSTAT.MBWERRn が 1 になります。クリア条件は以下のとおりです。

- MBWERRCLR.MBWERRCn を 1 に設定

表 13.15 に、バスマスタの種類とレジスタの対応を示します。

表 13.15 バスマスタ種類とビットの対応

バスマスタ種類	マスタバッファラブル書き込みエラーステータスビット	マスタバッファラブル書き込みエラークリアビット
CPUMAXIBI_W チャンネル	MBWERR0	MBWECLR0
CPUPAHBI	MBWERR1	MBWECLR1
DMAC/DTCBI	MBWERR8	MBWECLR8
EDMACBI	MBWERR16	MBWECLR16

13.3.35 MBWERRCLR : マスタバッファラブル書き込みエラークリア レジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1B08

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MBWE CLR16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MBWE CLR8	—	—	—	—	—	—	MBWE CLR1	MBWE CLR0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MBWECLR0	マスタバッファラブル書き込みエラークリア 1 を書き込むことにより、MBWERRSTAT.MBWERR0 フラグをクリアできます。	R/W(注1)
1	MBWECLR1	マスタバッファラブル書き込みエラークリア 1 を書き込むことにより、MBWERRSTAT.MBWERR1 フラグをクリアできます。	R/W(注1)
7:2	—	読むと 0 が読めます。	R/W(注1)
8	MBWECLR8	マスタバッファラブル書き込みエラークリア 1 を書き込むことにより、MBWERRSTAT.MBWERR8 フラグをクリアできます。	R/W(注1)
15:9	—	読むと 0 が読めます。	R/W(注1)
16	MBWECLR16	マスタバッファラブル書き込みエラークリア 1 を書き込むことにより、MBWERRSTAT.MBWERR16 フラグをクリアできます。	R/W(注1)
31:17	—	読むと 0 が読めます。	R/W(注1)

注. S-TYPE-3, P-TYPE-2

注 1. このビットには、1 のみ書き込みできます。

MBWECLRn ビット (マスタバッファラブル書き込みエラークリア n)

1 を書き込むことにより、MBWERRSTAT.MBWERRn フラグをクリアできます。

このビットを読むと 0 が読めます。

13.3.36 SBWERRSTAT : スレーブバッファラブル書き込みエラーステータス レジスタ

Base address: BUS = 0x4000_3000
 BUS_NS = 0x5000_3000

Offset address: 0x1B20

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	SBWE RR12	SBWE RR11	SBWE RR10	SBWE RR9	SBWE RR8	—	SBWE RR6	SBWE RR5	SBWE RR4	SBWE RR3	SBWE RR2	SBWE RR1	SBWE RR0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SBWERR0	スレーブバッファラブル書き込みエラー 0: スレーブ#0 にバッファラブル書き込みエラーなし 1: スレーブ#0 にバッファラブル書き込みエラー発生	R
1	SBWERR1	スレーブバッファラブル書き込みエラー 0: スレーブ#1 にバッファラブル書き込みエラーなし 1: スレーブ#1 にバッファラブル書き込みエラー発生	R
2	SBWERR2	スレーブバッファラブル書き込みエラー 0: スレーブ#2 にバッファラブル書き込みエラーなし 1: スレーブ#2 にバッファラブル書き込みエラー発生	R
3	SBWERR3	スレーブバッファラブル書き込みエラー 0: スレーブ#3 にバッファラブル書き込みエラーなし 1: スレーブ#3 にバッファラブル書き込みエラー発生	R
4	SBWERR4	スレーブバッファラブル書き込みエラー 0: スレーブ#4 にバッファラブル書き込みエラーなし 1: スレーブ#4 にバッファラブル書き込みエラー発生	R
5	SBWERR5	スレーブバッファラブル書き込みエラー 0: スレーブ#5 にバッファラブル書き込みエラーなし 1: スレーブ#5 にバッファラブル書き込みエラー発生	R
6	SBWERR6	スレーブバッファラブル書き込みエラー 0: スレーブ#6 にバッファラブル書き込みエラーなし 1: スレーブ#6 にバッファラブル書き込みエラー発生	R
7	—	読むと 0 が読めます。	R
8	SBWERR8	スレーブバッファラブル書き込みエラー 0: スレーブ#8 にバッファラブル書き込みエラーなし 1: スレーブ#8 にバッファラブル書き込みエラー発生	R
9	SBWERR9	スレーブバッファラブル書き込みエラー 0: スレーブ#9 にバッファラブル書き込みエラーなし 1: スレーブ#9 にバッファラブル書き込みエラー発生	R
10	SBWERR10	スレーブバッファラブル書き込みエラー 0: スレーブ#10 にバッファラブル書き込みエラーなし 1: スレーブ#10 にバッファラブル書き込みエラー発生	R
11	SBWERR11	スレーブバッファラブル書き込みエラー 0: スレーブ#11 にバッファラブル書き込みエラーなし 1: スレーブ#11 にバッファラブル書き込みエラー発生	R
12	SBWERR12	スレーブバッファラブル書き込みエラー 0: スレーブ#12 にバッファラブル書き込みエラーなし 1: スレーブ#12 にバッファラブル書き込みエラー発生	R
31:13	—	読むと 0 が読めます。	R

注. S-TYPE-5、P-TYPE-2

注. このレジスタは、バスエラーリセットおよび共通メモリエラーリセット以外のリセットでクリアされます。

SBWERRn ビット (スレーブバッファラブル書き込みエラー n)

スレーブバッファラブル書き込みアクセスエラーが発生した場合、SBWERRSTAT.SBWERRn が 1 になります。クリア条件は以下のとおりです。

- SBWERRCLR.SBWECLRn を 1 に設定

表 13.16 に、バススレーブの種類とレジスタの対応を示します。

表 13.16 バススレーブ種類とビットの対応

バススレーブ種類	スレーブバッファラブル書き込みエラーステータスビット	スレーブバッファラブル書き込みエラークリアビット
FHBI	SBWERR0	SBWECLR0
FLBI	SBWERR1	SBWECLR1
CPUSAHBI	SBWERR2	SBWECLR2
S0BI	SBWERR3	SBWECLR3
S1BI	SBWERR4	SBWECLR4
STBYSBI	SBWERR5	SBWECLR5
ECBI	SBWERR6	SBWECLR6
PBBI	SBWERR8	SBWECLR8
PABI	SBWERR9	SBWECLR9
PIBI	SBWERR10	SBWECLR10
ICUBI	SBWERR11	SBWECLR11
PSBI	SBWERR12	SBWECLR12

13.3.37 SBWERRCLR : スレーブバッファラブル書き込みエラークリア レジスタ

Base address: BUS = 0x4000_3000
BUS_NS = 0x5000_3000

Offset address: 0x1B28

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	SBWE CLR12	SBWE CLR11	SBWE CLR10	SBWE CLR9	SBWE CLR8	—	SBWE CLR6	SBWE CLR5	SBWE CLR4	SBWE CLR3	SBWE CLR2	SBWE CLR1	SBWE CLR0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SBWECLR0	スレーブバッファラブル書き込みエラークリア 1 を書き込むことにより、SBWERRSTAT.SBWERR0 フラグをクリアできます。	R/W(注1)
1	SBWECLR1	スレーブバッファラブル書き込みエラークリア 1 を書き込むことにより、SBWERRSTAT.SBWERR1 フラグをクリアできます。	R/W(注1)
2	SBWECLR2	スレーブバッファラブル書き込みエラークリア 1 を書き込むことにより、SBWERRSTAT.SBWERR2 フラグをクリアできます。	R/W(注1)
3	SBWECLR3	スレーブバッファラブル書き込みエラークリア 1 を書き込むことにより、SBWERRSTAT.SBWERR3 フラグをクリアできます。	R/W(注1)
4	SBWECLR4	スレーブバッファラブル書き込みエラークリア 1 を書き込むことにより、SBWERRSTAT.SBWERR4 フラグをクリアできます。	R/W(注1)
5	SBWECLR5	スレーブバッファラブル書き込みエラークリア 1 を書き込むことにより、SBWERRSTAT.SBWERR5 フラグをクリアできます。	R/W(注1)

ビット	シンボル	機能	R/W
6	SBWECLR6	スレーブバッファラブル書き込みエラークリア 1を書き込むことにより、SBWERRSTAT.SBWERR6 フラグをクリアできます。	R/W(注1)
7	—	読むと 0 が読めます。	R/W(注1)
8	SBWECLR8	スレーブバッファラブル書き込みエラークリア 1を書き込むことにより、SBWERRSTAT.SBWERR8 フラグをクリアできます。	R/W(注1)
9	SBWECLR9	スレーブバッファラブル書き込みエラークリア 1を書き込むことにより、SBWERRSTAT.SBWERR9 フラグをクリアできます。	R/W(注1)
10	SBWECLR10	スレーブバッファラブル書き込みエラークリア 1を書き込むことにより、SBWERRSTAT.SBWERR10 フラグをクリアできます。	R/W(注1)
11	SBWECLR11	スレーブバッファラブル書き込みエラークリア 1を書き込むことにより、SBWERRSTAT.SBWERR11 フラグをクリアできます。	R/W(注1)
12	SBWECLR12	スレーブバッファラブル書き込みエラークリア 1を書き込むことにより、SBWERRSTAT.SBWERR12 フラグをクリアできます。	R/W(注1)
31:13	—	読むと 0 が読めます。	R/W(注1)

注. S-TYPE-3、P-TYPE-2

注 1. このビットには、1 のみ書き込みできます。

SBWECLRn ビット (スレーブバッファラブル書き込みエラークリア n)

1 を書き込むことにより、SBWERRSTAT.SBWERRn フラグをクリアできます。

このビットを読むと 0 が読めます。

13.4 エンディアンとデータアライメント

外部バスはデータアライメント機能を持っており、外部アドレス空間 (CS および SDRAM 領域) をアクセスするとき、データバスのどちらのバイト (D31~D24, D23~D16, D15~D08, D07~D00) を使用するか制御します。データアライメントは、アクセスする領域のバス仕様 (8 ビット、16 ビット、または 32 ビットバス空間)、データサイズ、およびエンディアン形式に基づいています。

13.4.1 CS 領域のデータアライメント制御

13.4.1.1 32 ビットバス空間

CSnCR の BSIZE[1:0] ビットで 32 ビットバス空間を選択すると、アドレスバス (A23~A2) が 32 ビット単位のアドレス出力信号として有効になり、アドレスバス (A1, A0) は無効 (Low 固定) になります。

バイトストローブモード (CSnMOD の WRMOD ビット = 0) を選択した場合、WR0~WR3 端子が有効になります。BC0~BC3 端子は使用しません。

1 ライトストローブモード (CSnMOD の WRMOD ビット = 1) を選択した場合、WR0 端子のみが有効となり、データサイズに関係なくライトアクセス時には WR0 端子より Low が出力されます。WR1~WR3 端子は無効 (High 固定) になります。有効なバイト位置は、BC0~BC3 端子により表します。

32 ビットバス空間では、ビッグエンディアンとリトルエンディアンで MCU 外部のデータ、制御信号の有効位置は異なります。

表 13.17 32 ビットバス空間におけるデータアライメント (リトルエンディアン)

データ サイズ	アクセ スアド レス	アクセ ス数	バスサ イクル	データ 単位	データ アドレス	WR3/BC3	WR2/BC2	WR1/BC1	WR0/BC0				
						RD							
						データバス							
D31	D24	D23	D16	D15	D8	D7	D0						
8 ビット	4n	1	1 番目	8 ビット	4n				7	0			
	4n + 1	1			4n			7	0				
	4n + 2	1	1 番目	8 ビット	4n		7	0					
	4n + 3	1			4n	7	0						
16 ビット	4n	1	1 番目	16 ビット	4n			15	8	7	0		
	4n + 2	1	1 番目	16 ビット	4n	15	8	7	0				
32 ビット	4n	1	1 番目	32 ビット	4n	31	24	23	16	15	8	7	0

表 13.18 32 ビットバス空間のデータアライメント (ビッグエンディアン)

データ サイズ	アクセ スアド レス	アクセ ス数	バスサ イクル	データ 単位	データ アドレス	WR3/BC3	WR2/BC2	WR1/BC1	WR0/BC0				
						RD							
						データバス							
D31	D24	D23	D16	D15	D8	D7	D0						
8 ビット	4n	1	1 番目	8 ビット	4n	7	0						
	4n + 1	1			4n		7	0					
	4n + 2	1	1 番目	8 ビット	4n			7	0				
	4n + 3	1			4n				7	0			
16 ビット	4n	1	1 番目	16 ビット	4n	15	8	7	0				
	4n + 2	1	1 番目	16 ビット	4n			15	8	7	0		
32 ビット	4n	1	1 番目	32 ビット	4n	31	24	23	16	15	8	7	0

13.4.1.2 16 ビットバス空間

CSnCR の BSIZE[1:0] ビットで 16 ビットバス空間を選択すると、アドレスバス (A23~A01) が 16 ビット単位のアドレス出力信号として有効になり、アドレスバス (A00) は無効 (Low 固定) になります。

バイトストローブモード (CSnMOD の WRMOD ビット = 0) を選択した場合、WR0、WR1 端子が有効になり、WR2、WR3 端子は無効 (High 固定) となります。BC0~BC3 端子は使用しません。

1 ライトストローブモード (CSnMOD の WRMOD ビット = 1) を選択した場合、WR0 端子のみが有効となり、データサイズに関係なくライトアクセス時には WR0 端子から常に Low が出力されます。WR1~WR3 端子は無効 (High 固定) になります。有効なバイト位置は、BC0 端子と BC1 端子により表します。

制御信号と MCU 外部データの有効位置は、エンディアン形式によって異なります。表 13.19 と表 13.20 を参照してください。

32 ビット単位のデータアクセスに対して、ページアクセスが発生する場合があります。アクセスが 32 ビット境界を越えず、かつ BC0 および BC1 信号に変化が生じない場合に限り、ページアクセスが発生します。ページアクセスが発生する条件を表 13.19 と表 13.20 に (p) で示します。

表 13.19 16 ビットバス空間におけるデータアライメント (リトルエンディアン)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	WR1/BC1		WR0/BC0		
						RD				
						データバス				
						D15	D08	D07	D00	
8 ビット	4n	1	1 番目	8 ビット	4n			7	0	
	4n + 1	1	1 番目	8 ビット	4n	7		0		
	4n + 2	1	1 番目	8 ビット	4n + 2			7	0	
	4n + 3	1	1 番目	8 ビット	4n + 2	7		0		
16 ビット	4n	1	1 番目	16 ビット	4n	15		8	7	0
	4n+2	1	1 番目	16 ビット	4n + 2	15		8	7	0
32 ビット	4n	2	1 番目	16 ビット	4n	15		8	7	0
			2 番目	16 ビット	4n + 2	(p)	31		24	23

(p) : ページアクセス (CSnMOD レジスタの PRENB ビットと PWENB ビットでページアクセス許可の場合のみ)

表 13.20 16 ビットバス空間のデータアライメント (ビッグエンディアン)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	WR1/BC1		WR0/BC0	
						RD			
						データバス			
						D15	D08	D07	D00
8 ビット	4n	1	1 番目	8 ビット	4n	7		0	
	4n + 1	1	1 番目	8 ビット	4n			7 0	
	4n + 2	1	1 番目	8 ビット	4n + 2	7		0	
	4n + 3	1	1 番目	8 ビット	4n + 2			7 0	
16 ビット	4n	1	1 番目	16 ビット	4n	15		8	7 0
	4n+2	1	1 番目	16 ビット	4n + 2	15		8	7 0
32 ビット	4n	2	1 番目	16 ビット	4n	31		24	23 16
			2 番目	16 ビット	4n + 2	(p)	15		8

(p) : ページアクセス (CSnMOD レジスタの PRENB ビットと PWENB ビットでページアクセス許可の場合のみ)

13.4.1.3 8 ビットバス空間

CSnCR の BSIZE[1:0] ビットで 8 ビットバス空間を選択すると、アドレスバス (A23~A0) がバイト単位のアドレス信号として有効になります。

8 ビットバス空間ではライトアクセスモードの設定にかかわらず、WR0#端子のみが有効になります。WR0#端子にはライトアクセス時に常に Low が出力されます。WR1#~WR3#、BC0#~BC3#端子は使用しません。

8 ビットバス空間では、16 ビット、32 ビットのデータサイズアクセスに対してページアクセスが発生することがあります。具体的には、アクセスが 32 ビット境界を越えない転送がページアクセスの対象となります。ページアクセスが発生する条件を表 13.21 と表 13.22 に (p) で示します。

8 ビットバス空間では、エンディアン形式にかかわらず、MCU 外部データの有効位置は D7~D0 であり、WR0#端子は制御信号として使用されます。

CSnCR の BSIZE[1:0] ビットで 8 ビットバス空間を選択すると、アドレスバス (A23~A00) がバイト単位のアドレス出力信号として有効になります。

8 ビットバス空間では、ライトアクセスモードの設定にかかわらず、WR0 端子のみが有効になります。WR0 端子にはライトアクセス時に常に Low が出力されます。WR1~WR3、BC0~BC3 端子は使用しません。

エンディアン形式にかかわらず、MCU 外部データの有効位置は D07~D00 であり、WR0 端子は制御信号として使用されます。表 13.21 と表 13.22 を参照してください。

16 ビットまたは 32 ビット単位のデータアクセスに対して、ページアクセスが発生する場合があります。アクセスが 32 ビット境界を越えない場合に限り、ページアクセスが発生します。ページアクセスが発生する条件を表 13.21 と表 13.22 に (p) で示します。

表 13.21 8 ビットバス空間におけるデータアライメント (リトルエンディアン)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	WR1/BC1	WR0/BC0		
						RD			
						データバス			
						D15	D08	D07	D00
8 ビット	4n	1	1 番目	8 ビット	4n			7	0
	4n + 1	1	1 番目	8 ビット	4n + 1			7	0
	4n + 2	1	1 番目	8 ビット	4n + 2			7	0
	4n + 3	1	1 番目	8 ビット	4n + 3			7	0
16 ビット	4n	2	1 番目	8 ビット	4n			7	0
			2 番目	8 ビット	4n + 1	(p)	15	8	
	4n + 2	2	1 番目	8 ビット	4n + 2			7	0
			2 番目	8 ビット	4n + 3	(p)	15	8	
32 ビット	4n	4	1 番目	8 ビット	4n			7	0
			2 番目	8 ビット	4n + 1	(p)	15	8	
			3 番目	8 ビット	4n + 2	(p)	23	16	
			4 番目	8 ビット	4n + 3	(p)	31	24	

(p) : ページアクセス (CSnMOD レジスタの PRENB ビットと PWENB ビットでページアクセス許可の場合のみ)

表 13.22 8 ビットバス空間のデータアライメント (ビッグエンディアン) (1/2)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	WR1/BC1	WR0/BC0		
						RD			
						データバス			
						D15	D08	D07	D00
8 ビット	4n	1	1 番目	8 ビット	4n			7	0
	4n + 1	1	1 番目	8 ビット	4n + 1			7	0
	4n + 2	1	1 番目	8 ビット	4n + 2			7	0
	4n + 3	1	1 番目	8 ビット	4n + 3			7	0

表 13.22 8 ビットバス空間のデータアライメント (ビッグエンディアン) (2/2)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	WR1/BC1	WR0/BC0		
						RD			
						データバス			
						D15	D08	D07	D00
16 ビット	4n	2	1 番目	8 ビット	4n			15	8
			2 番目	8 ビット	4n + 1	(p)	7	0	
	4n + 2	2	1 番目	8 ビット	4n + 2			15	8
			2 番目	8 ビット	4n + 3	(p)	7	0	
32 ビット	4n	4	1 番目	8 ビット	4n			31	24
			2 番目	8 ビット	4n + 1	(p)	23	16	
			3 番目	8 ビット	4n + 2	(p)	15	8	
			4 番目	8 ビット	4n + 3	(p)	7	0	

(p) : ページアクセス (CSnMOD レジスタの PRENB ビットと PWENB ビットでページアクセス許可の場合のみ)

13.4.2 SDRAM 領域のデータアライメント制御

13.4.2.1 32 ビットバス空間

SDCCR の BSIZE[1:0] ビットで 32 ビットバス空間を選択すると、アドレスバス (A26~A02) が 32 ビット単位のアドレス出力信号として有効になり、アドレスバス (A01, A00) は無効 (Low 固定) になります。有効なバイト位置は、DQM0~DQM3 信号により表します。

外部データは、D31~D24、D23~D16、D15~D8、および D7~D0 を使ってアクセスを行います。1 回にアクセスできるデータサイズは、8 ビット、16 ビット、または 32 ビットです。

32 ビットバス空間では、ビッグエンディアンとリトルエンディアンでチップ外部のデータ、SDRAM 制御信号 (DQM0~DQM3) の有効位置は異なります。表 13.23 にデータのエンディアンモードをリトルエンディアンにした場合のデータアライメント制御を、表 13.24 にデータのエンディアンモードをビッグエンディアンにした場合のデータアライメント制御を示します。

表 13.23 32 ビットバス空間におけるデータアライメント (リトルエンディアン)

データ サイズ	アクセ スアド レス	アクセ ス数	バスサ イクル	データ 単位	アドレ ス	DQM3		DQM2		DQM1		DQM0	
						WE							
						データバス							
						D31	D24	D23	D16	D15	D8	D7	D0
8 ビッ ト	4n	1	1 番目	8 ビッ ト	4n							7	0
	4n + 1	1			4n					7		0	
	4n + 2	1	1 番目	8 ビッ ト	4n			7		0			
	4n + 3	1			4n	7		0					
16 ビッ ト	4n	1	1 番目	16 ビッ ト	4n					15	8	7	0
	4n + 2	1	1 番目	16 ビッ ト	4n	15	8	7		0			
32 ビッ ト	4n	1	1 番目	32 ビッ ト	4n	31	24	23	16	15	8	7	0

表 13.24 32 ビットバス空間のデータアライメント (ビッグエンディアン)

データ サイズ	アクセ スアド レス	アクセ ス数	バスサ イクル	データ 単位	アドレ ス	DQM3		DQM2		DQM1		DQM0	
						WE							
						データバス							
						D31	D24	D23	D16	D15	D8	D7	D0
8 ビッ ト	4n	1	1 番目	8 ビッ ト	4n	7		0					
	4n + 1	1			4n			7		0			
	4n + 2	1	1 番目	8 ビッ ト	4n				7		0		
	4n + 3	1			4n						7		0
16 ビッ ト	4n	1	1 番目	16 ビッ ト	4n	15	8	7		0			
	4n + 2	1	1 番目	16 ビッ ト	4n				15	8	7		0
32 ビッ ト	4n	1	1 番目	32 ビッ ト	4n	31	24	23	16	15	8	7	0

13.4.2.2 16 ビットバス空間

SDCCR の BSIZE[1:0] ビットで 16 ビットバス空間を選択すると、アドレスバス (A26~A01) が 16 ビット単位のアドレス出力信号として有効になり、アドレスバス (A00) は無効 (Low 固定) になります。有効なバイト位置は、DQM0 信号と DQM1 信号により表します。

外部データは、DQ15~DQ08 および DQ07~DQ00 端子と、DQM0 および DQM1 制御信号を用いてアクセスされます。1 回にアクセスできるデータサイズは、8 ビットまたは 16 ビットです。

制御信号と MCU 外部データの有効位置は、エンディアン形式によって異なります。表 13.25 と表 13.26 を参照してください。

分割アクセスにおいて、SDAMOD.BE = 1 に設定することにより連続アクセスが可能です。

表 13.25 SDRAM 領域の 16 ビットバス空間におけるデータアライメント (リトルエンディアン)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	DQM1		DQM0	
						WE			
						データバス			
					DQ15	DQ08	DQ07	DQ00	
8 ビット	4n	1	1 番目	8 ビット	4n			7	0
	4n + 1	1	1 番目	8 ビット	4n	7	0		
	4n + 2	1	1 番目	8 ビット	4n + 2			7	0
	4n + 3	1	1 番目	8 ビット	4n + 2	7	0		
16 ビット	4n	1	1 番目	16 ビット	4n	15	8	7	0
	4n+2	1	1 番目	16 ビット	4n + 2	15	8	7	0
32 ビット	4n	2	1 番目	16 ビット	4n	15	8	7	0
			2 番目	16 ビット	4n + 2	31	24	23	16

表 13.26 SDRAM 領域の 16 ビットバス空間におけるデータアライメント (ビッグエンディアン) (1/2)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	DQM1		DQM0	
						WE			
						データバス			
					DQ15	DQ08	DQ07	DQ00	
8 ビット	4n	1	1 番目	8 ビット	4n	7	0		
	4n + 1	1	1 番目	8 ビット	4n			7	0
	4n + 2	1	1 番目	8 ビット	4n + 2	7	0		
	4n + 3	1	1 番目	8 ビット	4n + 2			7	0

表 13.26 SDRAM 領域の 16 ビットバス空間におけるデータアライメント (ビッグエンディアン) (2/2)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	DQM1		DQM0	
						WE			
						データバス			
						DQ15	DQ08	DQ07	DQ00
16 ビット	4n	1	1 番目	16 ビット	4n	15	8	7	0
	4n+2	1	1 番目	16 ビット	4n+2	15	8	7	0
32 ビット	4n	2	1 番目	16 ビット	4n	31	24	23	16
			2 番目	16 ビット	4n+2	15	8	7	0

13.4.2.3 8 ビットバス空間

SDCCR の BSIZE[1:0] ビットで 8 ビットバス空間を選択すると、アドレスバス (A26~A00) が 8 ビット単位のアドレス出力信号として有効になります。

外部データは、DQ07~DQ00 端子と、DQM0 制御信号を用いてアクセスされます。8 ビットデータでは 1 回、16 ビットデータでは 2 回、32 ビットデータでは 4 回の 8 ビットアクセスを実行します。

制御信号と MCU 外部データの有効位置は、エンディアン形式によって異なります。表 13.27 と表 13.28 を参照してください。

分割アクセスにおいて、SDAMOD.BE = 1 に設定することにより連続アクセスが可能です。

表 13.27 SDRAM 領域の 8 ビットバス空間におけるデータアライメント (リトルエンディアン) (1/2)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	DQM1		DQM0	
						WE			
						データバス			
						DQ15	DQ08	DQ07	DQ00
8 ビット	4n	1	1 番目	8 ビット	4n			7	0
	4n+1	1	1 番目	8 ビット	4n+1			7	0
	4n+2	1	1 番目	8 ビット	4n+2			7	0
	4n+3	1	1 番目	8 ビット	4n+3			7	0
16 ビット	4n	2	1 番目	8 ビット	4n			7	0
			2 番目	8 ビット	4n+1			15	8
	4n+2	2	1 番目	8 ビット	4n+2			7	0
			2 番目	8 ビット	4n+3			15	8

表 13.27 SDRAM 領域の 8 ビットバス空間におけるデータアライメント (リトルエンディアン) (2/2)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	DQM1		DQM0		
						WE				
						データバス				
						DQ15	DQ08	DQ07	DQ00	
32 ビット	4n	4	1 番目	8 ビット	4n			7		0
			2 番目	8 ビット	4n + 1			15		8
			3 番目	8 ビット	4n + 2			23		16
			4 番目	8 ビット	4n + 3			31		24

表 13.28 SDRAM 領域の 8 ビットバス空間におけるデータアライメント (ビッグエンディアン)

データサイズ	アクセスアドレス	アクセス数	バスサイクル	データ単位	アドレス	DQM1		DQM0		
						WE				
						データバス				
						DQ15	DQ08	DQ07	DQ00	
8 ビット	4n	1	1 番目	8 ビット	4n			7		0
	4n + 1	1	1 番目	8 ビット	4n + 1			7		0
	4n + 2	1	1 番目	8 ビット	4n + 2			7		0
	4n + 3	1	1 番目	8 ビット	4n + 3			7		0
16 ビット	4n	2	1 番目	8 ビット	4n			15		8
			2 番目	8 ビット	4n + 1			7		0
	4n + 2	2	1 番目	8 ビット	4n + 2			15		8
			2 番目	8 ビット	4n + 3			7		0
32 ビット	4n	4	1 番目	8 ビット	4n			31		24
			2 番目	8 ビット	4n + 1			23		16
			3 番目	8 ビット	4n + 2			15		8
			4 番目	8 ビット	4n + 3			7		0

13.5 CS 領域コントローラの動作説明

13.5.1 セパレートバス

本項では、タイミング図に記載のサイクルについて説明します。CS 領域コントローラ (CSC) は外部バスクロック (BCLK) に同期して動作します。CSC のレジスタで設定されるウェイトサイクルなどの動作サイクルは、BCLK でカウントされます。以下では、特に断りのない限り、外部バスクロック (BCLK) と EBCLK 端子出力は、同一周波数であるものとします。外部バスを経由したアクセス開始の基点は、EBCLK 端子出力の立ち上がり時点になります。ただし、外部バスクロック (BCLK) と EBCLK 端子出力が異なる周波数の場合、2 回目以降の外部バスアクセスの開始は、ウェイト設定によっては EBCLK 端子出力の立ち下がり時点になる可能性があります。図 13.10～図 13.14 を参照してください。また、バスアクセスに対してリカバリサイクルが挿入されている場合にも、リカバリサイクル数の設定によっては EBCLK 端子出力の立ち下がり時点になる可能性があります。図 13.32 を参照してください。

Tw1～Twn (ノーマルリードサイクルウェイト、ノーマルライトサイクルウェイトのクロックサイクル)

Tw1 から Twn までの期間は、外部バスアクセス開始からストロブ信号有効サイクルの 1 サイクル前までのサイクル数です。サイクル数は 0～31 サイクルを選択できます。この期間内に、CSn、RD、WRn 信号アサクション (信号を Low にする) のタイミングは、それぞれのウェイト設定によって決定されます。ウェイト期間は、CSn ウェイトコントロールレジスタ 2 (CSnWCR2) の以下のビットで制御されます。

- CS アサートウェイト選択ビット (CSON)
- RD アサートウェイト選択ビット (RDON)
- WR アサートウェイト選択ビット (WRON)
- ライトデータ出力ウェイト選択ビット (WDON)

各ウェイトのサイクル数は、外部バスアクセス開始のサイクルを起点にして、0～7 サイクルから選択できます。選択可能なサイクル数は、リード/ライトサイクルウェイトに必要な全サイクル数の範囲内です。

Tend (ストロブ信号有効サイクル)

Tend は、ノーマルリード/ライトサイクルウェイト期間、あるいはページリード/ライトサイクルウェイト期間が終了した次のサイクルです。これらのサイクルウェイト選択ビットが 0 の場合、バスアクセス開始のサイクルがストロブ信号有効サイクルとなります。その次のサイクルで、RD 信号と WRn 信号がネゲートされます。リードアクセスの場合、ストロブ信号が有効なサイクルが、リードデータがサンプリングされるサイクルです。外部ウェイトが許可の場合、ストロブ信号が有効なサイクルでウェイト信号がサンプリングされます。ウェイト信号が Low の場合、バスサイクルを延長します。ウェイト信号が High になると、次のサイクルでバスサイクルを終了します。Tend は、ウェイト信号のサンプリングを開始するサイクルを示します。

ページアクセス中にストロブ信号が有効な最初のサイクルが終了した後、ライトアクセス時にライトデータ出力延長サイクルが 0 以外の値に設定されている場合 (Tdw1～TdwN (ライトデータ出力延長クロックサイクル) を参照) を除いて、次のサイクルでは 2 回目以降のページアクセス (Tpw1～Tpwn (ページリードサイクルウェイト、ページライトサイクルウェイト) を参照) が開始されます。RD アサートウェイトまたは WR アサートウェイトの設定が 0 以外の場合、次のサイクルで RD 信号と WRn 信号がネゲートされます。0 の場合、アサートが継続されます。また、CSn 信号はネゲートされずにアサートされ続けます。

Tn1～Tnm (CS 延長クロックサイクル)

ノーマルアクセスの場合、Tn1～Tnm は、ストロブ信号有効サイクル (Tend) の次のサイクルから CSn 信号をネゲートするまでのサイクル期間です。ネゲートするタイミングは、リードアクセス時は、CSn ウェイトコントロールレジスタ 2 (CSnWCR2) のリードアクセス時 CS 延長サイクル選択ビット (CSROFF)、ライトアクセス時は、ライトアクセス時 CS 延長サイクル選択ビット (CSWOFF) によって制御可能です。サイクル数は、ストロブ信号有効サイクルの次のサイクルを起点に数えます。

ページアクセスの場合、Tn1～Tnm は、ストロブ信号が有効な最後のサイクルから CSn 信号をネゲートするまでの期間のクロックサイクルを表します。

ライトアクセス時は、ライトデータ出力延長サイクル選択ビット (WDOFF) により、アドレスおよび出力データが有効な期間の延長が制御されます。

Tdw1~Tdown (ライトデータ出力延長クロックサイクル)

ライトアクセス時、ライトデータ出力延長ウェイトの設定が 0 以外の場合、指定されたクロックサイクル数がストロブ信号が有効なサイクル (Tend) の次のサイクルから挿入されます。

ノーマルアクセスの場合、CS 延長サイクル期間 (Tn1~Tnm) 内に挿入されます。

ページアクセスの場合、ストロブ信号有効サイクルと後続のページアクセスの期間内、または CS 延長サイクル期間 (Tn1~Tnm) 内に挿入されます。この期間にわたって、アドレスと出力データが延長され、WRn 信号がネゲートされます。

Tpw1~Tpwn (ページリードサイクルウェイト、ページライトサイクルウェイト)

ページアクセス中の 2 回目以降のバスサイクルについては、ノーマルリード/ライトサイクルウェイトの代わりに、ページリードサイクルウェイトまたはページライトサイクルウェイトの値が使用されます。WR アサートウェイト選択ビットの設定は、1 回目のアクセスと同様に有効となります。RD アサート制御は、下記に示すように、ページリードアクセスモード (CSnMOD の PRMOD ビット) の設定によって動作が異なります。

- CSnMOD.PRMOD ビット = 0 の場合 : 1 回目と同様に RD アサートウェイトが挿入され、RD 信号がネゲートされる
- CSnMOD.PRMOD ビット = 1 の場合 : ノーマルアクセス互換モードと同様に、RD アサートウェイトが挿入されるが、その間、RD 信号がアサートされ続ける

Tr1~Trn (リカバリサイクル)

バスサイクルの終了時点 (CSn 信号のネゲート時点) からリカバリサイクルの挿入が可能です。リカバリサイクル数は、CSn リカバリサイクル設定レジスタ (CSnREC) のリードリカバリ設定ビット (RRCV)、ライトリカバリ設定ビット (WRCV) によって制御することができます。各リカバリサイクル数は、バスサイクルの終了時点 (CSn 信号のネゲート時点) を起点に数え、0~15 サイクルの選択が可能です。詳細は、「13.5.4. リカバリサイクルの挿入」を参照してください。

(1) ノーマルアクセス

CSnMOD レジスタの PRENB ビットと PWENB ビットを 0 (ページリードアクセスおよびページライトアクセスを禁止) にした場合、すべてのバスアクセスはノーマルアクセスを行います。これらのビットを 1 (ページリードアクセスおよびページライトアクセスを許可) にした場合でも、ページアクセスに該当しないバスアクセスは、ノーマルアクセスとなります。図 13.3~図 13.5 にノーマルアクセスの動作例を示します。




図 13.3 ノーマルリードアクセスのバスタイミング (n = 0~7, m = 0~3)




図 13.4 ノーマルライトアクセスのバスタイミング (1 ライトストロブモード) (n = 0~7, m = 0~3)




図 13.5 ノーマルアクセスの動作例（リード/ライト）(n = 0~7, m = 0~3)

バスマスタからの 1 転送要求に対して 2 回以上の外部バスアクセスが必要となる場合は、ノーマルアクセス動作を繰り返します。Tw1~Twn（ノーマルリードサイクルウェイト、ノーマルライトサイクルウェイトのクロックサイクル）~Tdw1~TdwN（ライトデータ出力延長クロックサイクル）を参照してください。図 13.6 と図 13.7 に、1 転送要求に対して 2 回バスアクセスが発生する場合の動作例を示します。ただし、リカバリサイクル挿入条件が成り立つ場合は、2 回目以降の外部バスアクセスにもリカバリサイクル (Tr1~Tm (リカバリサイクル)) が挿入されます。図 13.30 を参照してください。

図に示す各ウェイトコントロールレジスタの値は設定例です。アプリケーションにおいては、接続するデバイスの仕様に合わせて適切にレジスタを設定してください。




図 13.6 ノーマルリードアクセスの動作例 (1 転送要求に対して 2 回バスアクセスが発生する場合) (n = 0~7, m = 0~3)




図 13.7 ノーマルライトアクセスの動作例 (1 転送要求に対して 2 回バスアクセスが発生する場合、1 ライトストローブモード時) (n = 0~7, m = 0~3)

図 13.8 と図 13.9 に、32 ビットバス空間に対して 16 ビットアクセスした場合のノーマルリード、ノーマルライトアクセスの動作例を示します。




図 13.8 ノーマルリードアクセスの動作例 (32 ビットバス空間に対する 16 ビットアクセスの場合) (n = 0~7)




図 13.9 ノーマルライトアクセスの動作例 (32 ビットバス空間に対する 16 ビットアクセスの場合、バイトストローブモード時) (n = 0~7)

図 13.10~図 13.14 に、EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合の動作例を示します。




図 13.10 ノーマルアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合) (n = 0 ~7, m = 0~3)




図 13.11 ノーマルリードアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合) (n = 0~7, m = 0~3)




図 13.12 ノーマルライトアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合) (n = 0~7, m = 0~3)




図 13.13 ノーマルリードアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合、および 1 転送要求に対して 2 回バスアクセスが発生する場合) (n = 0~7, m = 0~3)




図 13.14 ノーマルライトアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合、および 1 転送要求に対して 2 回バスアクセスが発生する場合) (n = 0~7, m = 0~3)

(2) ページアクセス

CSnMOD の PRENB ビットを 1 (ページリードアクセス許可)、CSnMOD の PWENB ビットを 1 (ページライトアクセス許可) に設定した場合、ページアクセスに該当するバスアクセスはページリードおよびページライトとなります。バスマスタからの 1 転送要求に対して、2 回以上の外部バスアクセスが必要となる場合に限り、ページアクセスが発生します。ただし、分割されたアクセスが非ラインアクセスになる場合、または 32 ビット境界を越えるアクセスになる場合は、ページアクセスの対象とはならずノーマルアクセスとなります。ページアクセスが発生する条件については、表 13.19~表 13.22 を参照してください。

図 13.15 と 図 13.16 にページアクセスの動作例を示します。




図 13.15 ページリードアクセスのタイミング (n = 0~7, m = 0~3)




図 13.16 ページライトアクセスのタイミング (n = 0~7, m = 0~3)

図 13.17 と 図 13.18 に、16 ビットバス空間に対する 32 ビットアクセスの動作例を示します。図に示す各ウエイトコントロールレジスタの値は設定例です。アプリケーションにおいては、接続するデバイスの仕様に合わせて適切にレジスタを設定してください。




図 13.17 ページリードアクセスの動作例 (16 ビットバス空間に対する 32 ビットアクセスの場合) (n = 0~7)




図 13.18 ページライトアクセスの動作例 (16 ビットバス空間に対する 32 ビットアクセスの場合、1 ライトストロブモード時) (n = 0~7)

図 13.19 と 図 13.20 に、EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合のページアクセスの動作例を示します。




図 13.19 ページリードアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合、および 1 転送要求に対して 2 回バスアクセスが発生する場合) ($n = 0 \sim 7$)




図 13.20 ページライトアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合、および 1 転送要求に対して 2 回バスアクセスが発生する場合、1 ライトストローブモード時) (n = 0~7)

13.5.2 アドレス/データマルチプレクスバス

CSnCR レジスタのアドレス/データマルチプレクス I/O インタフェース選択ビット (MPXEN) を 1 にした場合、対応する領域で D15~D00 端子にアドレスとデータをマルチプレクスして入出力することが可能です。これにより、アドレス/データマルチプレクスが必要な MCU の周辺デバイスを本 MCU に直結できます。CSnCR の BSIZE[1:0] ビットで 8 ビット幅を選択した領域では、D7~D00 が A07~A00 とマルチプレクスされます。CSnCR の BSIZE[1:0] ビットで 16 ビット幅を選択した領域では、D15~D00 が A15~A00 とマルチプレクスされます。アドレス/データマルチプレクス I/O 空間では、ALE、RD、WRn、および BCn 信号でアクセスが制御されます。

セパレートバスと同様、バイトストローブモードまたは 1 ライトストローブモードを選択可能です。ただし、アドレスサイクル中の BCn 信号については、読み出し中データまたは書き込み中データに対するバイトコントロール信号が出力されます。

アドレス/データマルチプレクス I/O 空間のアクセスでは、アドレス出力サイクルに CSnWCR2 のアドレスサイクルウェイト選択ビット (AWAIT[1:0]) で指定されたウェイトサイクル数の後に、データのアクセスが行われず。

Ta1~Tan (アドレスサイクルウェイト)

Ta1~Tan 期間はアドレス/データマルチプレクス I/O 空間設定時のみ有効です。この期間は、外部バスアクセスの開始からアドレスラッチ (ALE) 信号がネゲートされる 1 サイクル前までのクロックサイクル数です。サイクル数は 0~3 サイクルの範囲内で選択可能です。ALE 信号がネゲートされた次のサイクルまでアドレスが出力されます (アドレスサイクル)。ALE 信号のアサートタイミングは CS 信号と同じです。アドレスサイクル後はデータサイクルが開始します。アドレスサイクルとデータサイクルが重ならないように、CSnWCR1 と CSnWCR2 レジスタの値を設定してください。

アドレス/データマルチプレクス I/O 空間へのページアクセスは無効です。ページリードまたはページライトアクセスを許可するため、CSnMOD の PRENB ビットまたは PWENB ビットを 1 に設定した場合、これらの設定は無視されノーマルリードまたはノーマルライト動作が実行されます。

図 13.21～図 13.23 に、アドレス/データマルチプレクス I/O インタフェース時の動作例を示します。




図 13.21 アドレス/データマルチプレクス I/O インタフェース時のリードアクセスの動作例 (n = 0~7)




図 13.22 アドレス/データマルチプレクス I/O インタフェース時のライトアクセスの動作例 (n = 0~7, m = 0~3)




図 13.23 アドレス/データマルチプレクス I/O インタフェース時のバスタイミング例 (n = 0~7, m = 0~3)

13.5.3 外部ウェイト機能

WAIT 信号により、CSn ウェイトコントロールレジスタ 1 (CSnWCR1) で設定したノーマルアクセスサイクルウェイト長 (CSRWAIT[4:0] ビットおよび CSWAIT[4:0] ビット) や、ページアクセスサイクルウェイト長 (CSPRWAIT[2:0] ビットおよび CSPWAIT[2:0] ビット) を超えて、ウェイトサイクルを延長することができます。

外部ウェイト許可 (CSnMOD の EWENB ビット = 1) にすると、WAIT 信号が Low の間、ウェイトサイクルが挿入されます。外部ウェイト禁止 (CSnMOD の EWENB ビット = 0) であれば WAIT 信号は無効です。なお、CSnWCR1 レジスタで設定した各サイクルウェイトは、WAIT 信号にかかわらず挿入されます。

(1) ノーマルアクセス

CSnWCR1 レジスタで設定したウェイトサイクル数が完了した時点 (Tend) から WAIT 信号がサンプリングされます。WAIT 信号が Low の間、バスサイクルが延長されます。WAIT 信号が High になった次のサイクルがウェイトサイクルの終了 (Tend) となります。

(2) ページアクセス

最初のアクセスは、ノーマルアクセスと同じです。CSnWCR1 レジスタで設定したウェイトサイクル数が完了した時点 (Tend) から WAIT 信号がサンプリングされます。WAIT 信号が Low の間、バスサイクルが延長されます。WAIT 信号が High になった次のサイクルがウェイトサイクルの終了 (Tend) となります。

2 番目以降のアクセスに対しては、ページアクセスのウェイトサイクルが完了した時点 (Tend) から WAIT 信号がサンプリングされます。WAIT 信号が Low の間、ページアクセスのウェイトサイクルが延長され、WAIT 信号が High になった次のサイクルがウェイトサイクルの終了 (Tend) となります。

図 13.24～図 13.27 に、セパレートバスインタフェース時の外部ウェイトの挿入タイミング例を示します。




図 13.24 外部ウェイトタイミング例 (16 ビットバス空間に対するページリードアクセス、BCLK 端子出力選択ビットで BCLK の 1 分周を選択した場合) (n = 0～7, m = 0, 1)




図 13.25 外部ウェイトタイミング例 (16 ビットバス空間に対するページリードアクセス、EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合) (n = 0~7, m = 0, 1)




図 13.26 外部ウェイトタイミング例 (バイトストローブモード時の 16 ビットバス空間に対するページライトアクセス、BCLK 端子出力選択ビットで BCLK の 1 分周を選択した場合) (n = 0~7, m = 0, 1)




図 13.27 外部ウェイトタイミング例 (バイトストローブモード時の 16 ビットバス空間に対するページライトアクセス、EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合) (n = 0~7, m = 0, 1)

(3) アドレス/データマルチプレクス I/O インタフェース

アドレス/データマルチプレクス I/O インタフェースのデータサイクルには、セパレートバスインタフェースと同様にプログラムウェイトの挿入、WAIT 端子による端子ウェイトの挿入が可能です。

ウェイト制御の設定は、アドレスサイクルに影響を与えません。図 13.28 に、アドレス/データマルチプレクス I/O インタフェース時の外部ウェイト挿入のタイミング例を示します。




図 13.28 アドレス/データマルチプレクス I/O インタフェース時の外部ウェイト挿入のタイミング例 (n = 0~7, m = 0, 1)

13.5.4 リカバリサイクルの挿入

CSRECEN レジスタのリカバリサイクル挿入許可ビットを 1 にすることにより、連続する外部バスアクセスの間にリカバリサイクルを挿入できます。

リードサイクル後とライトサイクル後に挿入するリカバリサイクル数は、CSn リカバリサイクル設定レジスタ (CSnREC) で各領域に対し個別に設定可能です。前バスサイクルがライトアクセスの場合、対応する領域のライトリカバリサイクル設定ビット (WRCV[3:0]) で、ライトリカバリサイクル数を設定する必要があります。前バスサイクルがリードアクセスの場合、対応する領域のリードリカバリサイクル設定ビット (RRCV[3:0]) で、リードリカバリサイクル数を設定する必要があります。たとえば、CS0 リードアクセス後に CS1 リードアクセスがある場合、この間に挿入するリカバリサイクル数は、CS0REC の RRCV[3:0] ビットで設定されます。

リカバリサイクル挿入の可否は、前バスアクセスがセパレートバスアクセスの場合は CSRECEN の RCVENi ビット (i = 0~7) で設定し、前バスアクセスがアドレス/データマルチプレクスバスアクセスの場合は RCVENMj ビット (j = 0~7) で設定できます。

リカバリサイクルの挿入可能な条件は、以下のいずれかです。

- 外部バスにリードアクセス後、同じ領域の外部バスにリードアクセスする場合
- 外部バスにリードアクセス後、異なる領域の外部バスにリードアクセスする場合
- 外部バスにリードアクセス後、同じ領域の外部バスにライトアクセスする場合
- 外部バスにリードアクセス後、異なる領域の外部バスにライトアクセスする場合
- 外部バスにライトアクセス後、同じ領域の外部バスにリードアクセスする場合
- 外部バスにライトアクセス後、異なる領域の外部バスにリードアクセスする場合
- 外部バスにライトアクセス後、同じ領域の外部バスにライトアクセスする場合
- 外部バスにライトアクセス後、異なる領域の外部バスにライトアクセスする場合

リカバリサイクルの起点は、前バスサイクルの終了時点 (たとえば、CSn 信号 (n = 0~7) のネゲート時点) です。この時点から始まって、設定したリカバリサイクル期間に CSn 信号の High 期間が挿入されます。

最短では、リカバリサイクルの終了直後に、次のバスアクセスの CSn 信号がアサートされます。リカバリサイクル中に次の外部アドレス領域へのアクセス要求が発生した場合も、リカバリサイクル終了直後に次の外部バスアクセスを開始します。

バスマスタからの 1 転送要求に対して、2 回以上の外部バスアクセスが必要となる場合で、リカバリサイクル挿入条件が成り立つ場合、途中のバスアクセスにもリカバリサイクルが挿入されます。ただし、ページリードアクセス許可 (CSnMOD.PRENB = 1)、あるいは、ページライトアクセス許可 (CSnMOD.PWENB = 1) に設定された場合、リカバリサイクル挿入条件が成り立つ場合でも途中のバスアクセスにはリカバリサイクルは挿入されず、最後の転送のバスアクセスに対してのみ、リカバリサイクルが挿入されます。図 13.32 を参照してください。

同様に、ページアクセス許可設定時にノーマルアクセスとなる場合も、途中のバスアクセスにリカバリサイクルは挿入されず、最後の転送のバスアクセスに対してのみ、リカバリサイクルが挿入されます。アドレス/データマルチプレクス I/O インタフェース時は、ページアクセス許可設定にかかわらず、リカバリサイクル挿入条件が成り立つ場合、途中のバスアクセスにもリカバリサイクルが挿入されます。

図 13.29~図 13.32 に、セパレートバスインタフェース時のリカバリサイクルの挿入例を示します。




図 13.29 セパレートバスインタフェース時のリカバリサイクルの挿入例 (m = 0~3)




図 13.30 バスアクセスが分割された場合のリカバリサイクルの挿入例 (セパレートバスインタフェースによるノーマルアクセスの場合) (m = 0~3)




図 13.31 バスアクセスが分割された場合のリカバリサイクルの挿入例（セパレートバスインターフェースによるページアクセスの場合）（ $m = 0 \sim 3$ ）

図 13.32 に、EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合の動作例を示します。




図 13.32 EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合のリカバリサイクルの動作例（セパレートバスインターフェースによるノーマルアクセスの場合）（ $m = 0 \sim 3$ ）

アドレス/データマルチプレクス I/O インターフェースのリカバリサイクルの挿入もセパレートバスインターフェースと同様に行われます。図 13.33 および図 13.34 に、アドレス/データマルチプレクス I/O インターフェース時のリカバリサイクルの挿入例を示します。




図 13.33 リカバリサイクルの動作例（アドレス／データマルチプレクス I/O インタフェースの場合）(m = 0, 1)




図 13.34 バスアクセスが分割された場合のリカバリサイクルの動作例（アドレス／データマルチプレクス I/O インタフェースの場合）(m = 0, 1)

13.5.5 非アクセス時の状態

外部アドレス空間に対して処理を行っていない場合、CSn 信号、BCn 信号、WRn 信号、RDn 信号は High に、ALE 信号は Low に、D31～D00 はハイインピーダンス状態になります。

13.5.6 ライトバッファ機能（外部バス）

ライトアクセスの場合、データをライトバッファに書くことにより、動作の終了を待たずにメインバスが開放されます。そのため、次のバスアクセスを開始できます。ただし、次のアクセスが外部アドレス空間、あるいは外部バスコントローラのレジスタに対するものであれば、前の外部バス動作が終了するまで待たされます。

図 13.35 に、ライトバッファ機能を使用した場合の動作例を示します。この機能を使用したとき、外部書き込みの次に内部アクセスがある場合は、外部書き込みの終了を待たずに内部アクセスが並行して実行されます。




図 13.35 ライトバッファ機能使用時の動作例

13.5.7 制約事項

(1) セパレートバスインタフェース使用時の制限事項

表 13.29 に、ノーマルアクセス時とページアクセス時の CSn ウェイトコントロールレジスタ 1 (CSnWCR1) と CSn ウェイトコントロールレジスタ 2 (CSnWCR2) の各ビットに適用される制限事項を示します。

CSn モードレジスタのページリードアクセス許可ビットまたはページライトアクセス許可ビットが許可 (CSnMOD.PRENB = 1 または CSnMOD.PWENB = 1) になっていても、ページアクセスの 1 回目のアクセス、あるいはページアクセスの対象とならないアクセス時はノーマルアクセス動作となります。そのため、ノーマルアクセスの制限事項を満たす必要があります。

表 13.29 ノーマルアクセス時とページアクセス時の制限事項

ノーマルアクセス時の制限事項		ページアクセス時の制限事項	
読み出し	書き込み	読み出し	書き込み
CSON[2:0] ≤ CSRWAIT RDON[2:0] ≤ CSRWAIT CSON[2:0] ≤ RDON	1 ≤ WDON[2:0] CSON[2:0] ≤ CSWWAIT WRON[2:0] ≤ CSWWAIT WDON[2:0] ≤ CSWWAIT WDOFF[2:0] ≤ CSWOFF WDON[2:0] ≤ WRON CSON[2:0] ≤ WRON	CSON[2:0] ≤ CSPRWAIT RDON[2:0] ≤ CSPRWAIT CSON[2:0] ≤ RDON	1 ≤ WDON[2:0] CSON[2:0] ≤ CSPWWAIT WRON[2:0] ≤ CSPWWAIT WDON[2:0] ≤ CSPWWAIT WDOFF[2:0] ≤ CSWOFF WDON[2:0] ≤ WRON CSON[2:0] ≤ WRON

注. バスマスタからの 1 転送要求に対して 2 回以上の外部バスアクセスが必要となる場合で、リカバリサイクル挿入条件が成り立つ場合、ページリードアクセス許可 (CSnMOD.PRENB = 1) またはページライトアクセス許可 (CSnMOD.PWENB = 1) に設定されていれば、途中のバスアクセスにはリカバリサイクルは挿入されず、最後の転送のバスアクセスに対してのみリカバリサイクルが挿入されます。

(2) アドレス/データマルチプレクスバスインタフェース使用時の制限事項

アドレス/データマルチプレクス I/O 空間では、ページアクセスは無効です。ページアクセス設定を指定しても設定は無視され、ノーマルリードまたはノーマルライト動作が実行されます。アドレス/データマルチプレクス I/O インタフェースを設定した場合、CSnCR レジスタの BSIZE[1:0] ビットで、32 ビットバス空間に設定することは禁止しています。設定した場合、動作は保証されません。

表 13.30 ノーマルアクセス時の制限事項

読み出し	書き込み
CSON[2:0] ≤ CSRWAIT RDON[2:0] ≤ CSRWAIT CSON[2:0] ≤ RDON AWAIT[1:0] + 2 ≤ RDON CSON[2:0] ≤ AWAIT	CSON[2:0] ≤ CSWWAIT WRON[2:0] ≤ CSWWAIT WDON[2:0] ≤ CSWWAIT WDOFF[2:0] ≤ CSWOFF WDON[2:0] ≤ WRON CSON[2:0] ≤ WRON AWAIT[1:0] + 2 ≤ WRON AWAIT[1:0] + 2 ≤ WDON CSON[2:0] ≤ AWAIT

(3) A00 および BC0 機能の兼用端子に対する制限事項

8 ビットバス空間では 1 ライトストローブモードの設定は禁止されています。

(4) EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合の制限事項

EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合、外部バスアクセス開始の起点は、EBCLK 端子出力の立ち上がり時点になります。ただし、バスマスタからの 1 転送要求に対して、2 回以上の外部バスアクセスが発生する場合、2 回目以降の外部バスアクセスの開始は、ウェイト数の設定によっては、EBCLK 端子出力の立ち下がり時点になる可能性があります。接続するデバイスの仕様に合わせて適切にレジスタを設定してください。

(5) 命令コードの制限事項

命令コードはリトルエンディアンに固定する必要があります。

13.6 SDRAM 領域コントローラの動作説明

本節では、SDRAM 領域コントローラ (SDRAMC) の動作許可、SDRAM バス幅の設定、および SDRAMC に対して行う各種動作 (読み出し、書き込み、オートリフレッシュ、セルフリフレッシュ、初期化シーケンス、モードレジスタ設定) について説明します。

13.6.1 SDRAM アクセスの許可/禁止、SDRAM バス幅の設定

SDRAM アクセスは、SDC コントロールレジスタ (SDCCR) を用いて許可または禁止することが可能です。また、SDRAM バス幅の設定も SDCCR レジスタで行います。SDRAM アドレス空間の動作を禁止しても、セルフリフレッシュまたはオートリフレッシュ動作が許可されている限り、リフレッシュ動作は行われます。

13.6.2 非アクセス時の状態

外部アドレス空間に対して処理を行っていない場合、SDCS 信号、WE 信号、RAS 信号、CAS 信号は High になります。

13.6.3 リカバリサイクルの挿入

CS 領域へのアクセスに続いて SDRAM 領域へのアクセスが行われる場合、CS 領域コントローラ (CSC) に対してデータリカバリサイクルが挿入されます。CSC に対するリカバリサイクル数がない場合は、最短で、CSn 信号のネゲート直後に、次の SDRAM アクセスのための ACT コマンドが発行されます。リカバリサイクルが 0 以外の場合は、最短で、CSn 信号のネゲートから指定したリカバリサイクル数経過後の 2 サイクル後に、ACT コマンドが発行されます。SDRAM 領域へのアクセス中にデータ衝突が発生することはありえないため、SDRAM に対するデータリカバリサイクルの設定は不要です (0 サイクルに固定されます)。




図 13.36 リカバリタイミングの例 (SDRAM アクセス時)

13.6.4 ライトバッファ機能

ライトアクセスの場合、データをライトバッファに書くことにより、動作の終了を待たずにメインバスが解放されます。そのため、次のバスアクセスを開始できます。ただし、次のアクセスが外部アドレス空間、あるいは外部バスコントローラのレジスタに対するものであれば、前の外部バス動作が終了するまで待たされます。

13.6.5 SDRAM コマンド

SDRAM を制御するため、SDRAMC はバスサイクルごとにコマンドを発行します。コマンドは、SDCS、RAS、CAS、WE、CKE 信号などの組み合わせによって定義されます。表 13.31 に SDRAMC が発行するコマンドを示します。

表 13.31 SDRAMC コマンド

名称	略称	コマンド	SDCS	RAS	CAS	WE	CKE		BA1	BA0
							n-1	n		
DESL	DSL	デバイス非選択	H	x	x	x	H	x	x	x
ACTV	ACT	バンクアクティブ	L	L	H	H	H	x	V	V
READ	RD	読み出し	L	H	L	H	H	x	V	V
WRIT	WRI	書き込み	L	H	L	L	H	x	V	V
PALL	PRA	オールバンクプリチャージ	L	L	H	L	H	x	x	x
REF	RFA	オートリフレッシュ	L	L	L	H	H	x	x	x
MRS	MRS	モードレジスタ設定	L	L	L	L	H	x	L	L
SELF	RFS	セルフリフレッシュエントリ	L	L	L	H	H	L	x	x
SELFX	RFX	セルフリフレッシュ終了	H	x	x	x	L	H	x	x

注. H : High、L : Low、V : 有効、x : Don't Care
n = コマンド発行サイクル、n-1 = コマンド発行の 1 サイクル前

13.6.6 SDRAMC レジスタの設定条件

SDRAMC のレジスタを書き換える場合、必ず表 13.32 に示す全条件を満たす必要があります。

表 13.32 レジスタの書き換え条件 (1/2)

機能または動作	レジスタ	条件
セルフリフレッシュ	SDSELF ^(注1)	<ul style="list-style-type: none"> SDRAM アクセス禁止 (SDCCR.EXENB = 0^(注2)) オートリフレッシュ動作許可 (SDRFEN.RFEN = 1)
オートリフレッシュ	SDRFCR	セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)
	SDRFEN	<ul style="list-style-type: none"> SDRAM アクセス禁止 (SDCCR.EXENB = 0^(注2)) セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)
初期化シーケンス	SDIR ^(注1)	SDICR 設定前、かつ SDICR の書き換えと同じ条件
	SDICR ^(注1)	<ul style="list-style-type: none"> SDRAM アクセス禁止 (SDCCR.EXENB = 0^(注2)) オートリフレッシュ動作禁止 (SDRFEN.RFEN = 0) セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)
アドレスレジスタ	SDADR	<ul style="list-style-type: none"> SDRAM アクセス禁止 (SDCCR.EXENB = 0^(注2)) オートリフレッシュ動作禁止 (SDRFEN.RFEN = 0) セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)
タイミングレジスタ	SDTR	<ul style="list-style-type: none"> セルフリフレッシュ動作中 (SDSELF.SFEN = 1) または <ul style="list-style-type: none"> SDRAM アクセス禁止 (SDCCR.EXENB = 0^(注2)) オートリフレッシュ動作禁止 (SDRFEN.RFEN = 0) セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)

表 13.32 レジスタの書き換え条件 (2/2)

機能または動作	レジスタ	条件
モードレジスタ	SDMOD(注1)	<ul style="list-style-type: none"> SDRAM アクセス禁止 (SDCCR.EXENB = 0(注2)) セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)

注 1. このレジスタを書き換える前に、SDSR レジスタのステータスビットがすべて 0 になっていることを確認してください。

注 2. EXENB ビットに 0 を書いた後、同ビットが 0 になっていることを確認してください。

13.6.7 セルフリフレッシュ

SDRAM セルフリフレッシュコントロールレジスタ (SDSELF) で、セルフリフレッシュモードへの遷移や同モードからの復帰を制御できます。セルフリフレッシュモードへの遷移直前に、オートリフレッシュ動作が実行されます。セルフリフレッシュモードでは、CKE 信号が Low になります。セルフリフレッシュモードからの復帰直後には、オートリフレッシュサイクルが起動されます。

図 13.37 にセルフリフレッシュモードへの遷移タイミング例を、図 13.38 に復帰タイミング例を示します。




図 13.37 セルフリフレッシュモードへの遷移タイミング例 (SDRFCR.REFW[3:0] ビット = 0010 : 3 サイクルの場合)




図 13.38 セルフリフレッシュモードからの復帰タイミング例

(1) ソフトウェアスタンバイモードでのセルフリフレッシュ

ソフトウェアスタンバイモードでセルフリフレッシュを起動する場合は、最初に、「13.6.12.2. セルフリフレッシュモード遷移／復帰手順」に示す手順に従ってください。その後、ソフトウェアスタンバイモードへの遷移を設定してください。このモードでは、スタンバイコントロールレジスタ (SBYCR) の出力ポートイネーブルビット (OPE) を 1 にして、アドレスバスとバス制御信号の出力状態を保持してください。

ソフトウェアスタンバイモードの解除後は、「13.6.12.2. セルフリフレッシュモード遷移／復帰手順」に示す手順に従ってください。ソフトウェアスタンバイモードの遷移と解除については、「10. 低消費電力モード」を参照してください。

(2) ディープソフトウェアスタンバイモードでのセルフリフレッシュ

ディープソフトウェアスタンバイモードは、ソフトウェアスタンバイモード内から起動されます。この遷移において、端子状態は不変です。したがって、ディープソフトウェアスタンバイモードでのセルフリフレッシュの起

動は、ソフトウェアスタンバイモードの場合と同様ですが、追加の設定が1つ必要です。すなわち、ディープソフトウェアスタンバイコントロールレジスタ (DPSBYCR) の I/O ポート保持ビット (IOKEEP) を 1 にする必要があります。

ディープソフトウェアスタンバイモードの解除時に、SDRAMC の内部状態がリセットされるので、SDRAM 関連のコントロールレジスタの再設定が必要になります。ディープソフトウェアスタンバイモードの解除後は、セルフリフレッシュを解除するために以下の手順に従ってください。

図 13.39 に、ディープソフトウェアスタンバイモードにおけるセルフリフレッシュサイクルのタイミング例を示します。ディープソフトウェアスタンバイモードの遷移と解除については、「10. 低消費電力モード」を参照してください。

セルフリフレッシュモードの解除方法は以下の通りです。

- 1. DPSBYCR.IOKEEP ビットを 1 にして、ディープソフトウェアスタンバイモードにおいて CKE 信号出力を Low に保持します。
- 2. SDRAMC へのクロック供給を開始します。
- 3. SDRAM 関連のコントロールレジスタ (SDCMOD、SDADR および SDTR) を再設定します。これらのレジスタは、ディープソフトウェアスタンバイモード遷移時に内部リセットで初期化されています。
- 4. SDRFEN.RFEN ビットを 1 にして、オートリフレッシュ動作を許可します。
- 5. SDSR レジスタのすべてのステータスビットが 0 であることを確認し、SDSELF.SFEN ビットを 1 にして、セルフリフレッシュモードを再度選択します。
- 6. SDRAM インタフェース用のポート設定を変更します。
- 7. SDCKOCR.SDCKOEN ビットを 1 にして、SDCLK 端子から SDRAM へクロック供給を開始します。
- 8. SDSR レジスタのすべてのステータスビットが 0 であることを確認し、SDSELF.SFEN ビットを 0 にして、セルフリフレッシュモードを解除します。




図 13.39 ディープソフトウェアスタンバイモードにおけるセルフリフレッシュサイクルのタイミング例

13.6.8 オートリフレッシュ

オートリフレッシュサイクルは、SDRAM オートリフレッシュコントロールレジスタ (SDRFEN) のオートリフレッシュ動作許可ビット (RFEN) を 1 にすると開始されます。以後は、リフレッシュカウンタにより定期的にリフ

レッシュ要求が発生します。ただし、リフレッシュ要求はリード/ライトアクセス中には受け付けられないため、オートリフレッシュサイクルの起動が待たされることがあります。

SDRAM アクセスとリフレッシュ要求が同時に発生した場合は、リフレッシュ要求が優先されます。また、CS 領域アクセスとリフレッシュ要求は同時に行うことができます。ただし、リフレッシュコマンドの発行に必要な SDCS、RAS、CAS、WE、および CKE 信号は、SDRAM アクセス専用の信号でなければなりません。

リフレッシュカウンタは、セルフリフレッシュ中は停止します。セルフリフレッシュモードからの復帰後は、オートリフレッシュサイクルが開始され、カウンタ値がリセットされてカウント動作が再開されます。

図 13.40 に、オートリフレッシュサイクルのタイミング例を示します。




図 13.40 オートリフレッシュサイクルのタイミング例 (1)

図 13.41 に、シングルアクセス中にオートリフレッシュ要求が発生した場合の動作例を示します。




図 13.41 オートリフレッシュサイクルのタイミング例 (2) (シングルアクセス中にオートリフレッシュ要求が発生した場合)

13.6.9 初期化シーケンサ

SDRAMC は、SDRAM を初期化するためのコマンドを発行するシーケンサを備えています。リセット後は、必ず初期化シーケンサを起動してください。SDRAM を初期化しなかった場合の動作は保証されません。

SDRAM の初期化シーケンサは、オールバンクプリチャージコマンドを発行した後、オートリフレッシュコマンドを n 回 ($n = 1 \sim 15$) 発行します。SDRAM 初期化シーケンサのタイミングは、SDRAM 初期化レジスタ (SDIR) で設定可能です。SDRAM 初期化シーケンサは、SDRAM 初期化シーケンサコントロールレジスタ (SDICR) で起動できます。これらのレジスタを設定する場合、必ず表 13.32 に示す条件を満たす必要があります。

図 13.42 に、SDRAM 初期化シーケンサのタイミング例を示します。オートリフレッシュ動作が 2 回以上実行されるように SDIR の ARFC[3:0] ビットが設定されている場合、初期化シーケンサではオートリフレッシュサイクルが繰り返されます。




図 13.42 SDRAM 初期化シーケンスのタイミング例

13.6.10 リード／ライトアクセス

SDRAMC は、以下の 2 つのモードでリード／ライトアクセスを制御します。

- シングルアクセスモード：データがアクセスされるたびにロウアドレスが出力されます。
- 連続アクセスモード：同じロウアドレスが連続してアクセスされるときに、ロウアドレスが出力された後にカラムアドレスのみが変化することで、速いデータアクセスを可能にします。

SDRAM アクセスモードレジスタ (SDAMOD) の連続アクセス許可ビット (BE) を 1 に設定することにより、連続 SDRAM アクセスを可能にします。連続 SDRAM アクセスは、バスマスタからのバースト転送と、データサイズと SDRAM バス幅の関係によって分割された転送を目的としています。

さらに、連続アクセスモードで SDTR の SDRAMC カラムレイテンシ設定ビット (CL[2:0]) を 1 (CL = 1) に設定することは禁止されており、この設定をした場合の動作は保証されません。

SDAMOD の BE ビットが 0 のとき、すべての転送でシングルアクセスが使用されます。

注 CPU の WRAP (ラッピングバースト) は、連続 SDRAM アクセスになりません。

13.6.10.1 シングルアクセス

図 13.43 と図 13.44 はシングルリードのタイミング例を、また、図 13.45 はシングルライトのタイミング例をそれぞれ示します。個別のアクセスタイミングは、SDRAM タイミングレジスタ (SDTR) の設定に依存します。詳細は、「13.6.12.3. タイミングレジスタ設定値とアクセスタイミング」を参照してください。




図 13.43 シングルリードのタイミング例 (SDTR.CL[2:0] = 010b : 2 サイクル)




図 13.44 シングルリードのタイミング例 (SDAMOD.BE = 0 かつ SDTR.CL[2:0] = 010b : 2 サイクルでのバスマスタからのバースト転送)




図 13.45 シングルライトのタイミング例 (最短のタイミングを設定したとき)

13.6.10.2 連続アクセス

図 13.46 と図 13.47 に 4 つのデータでの連続リードと連続ライトのタイミング例をそれぞれ示します。

個別のアクセスタイミングは、SDRAM タイミングレジスタ (SDTR) の設定に依存します。詳細は、「13.6.12.3. タイミングレジスタ設定値とアクセスタイミング」を参照してください。




図 13.46 連続リードのタイミング例 (SDAMOD.BE = 1 かつ SDTR.CL[2:0] = 010b : 2 サイクル)




図 13.47 連続ライトのタイミング例 (SDAMOD.BE = 1、最も早いタイミングを設定したとき)

13.6.11 モードレジスタの設定

SDRAM モードレジスタ (SDMOD) を設定することにより、SDRAM に対しモードレジスタ設定コマンドを発行し、アドレスの下位側に SDMOD の MR[14:0] ビットに設定した値が出力されます。データバス幅が 8 ビットの場合は A14~A00 に、16 ビットの場合は A15~A01 に、32 ビットの場合は A16~A2 に出力されます。モードレジスタの設定前に、SDC コントロールレジスタの SDRAM バス幅選択ビット (SDCCR.BSIZE[1:0]) を設定し、SDRAM のデータバス幅を確定しておく必要があります。

図 13.48 にモードレジスタ設定動作タイミングを示します。




図 13.48 モードレジスタ設定動作タイミング

13.6.12 SDRAMC の設定例

本項では以下の内容を説明します。

- SDRAMC の設定手順
- タイミングレジスタの設定例
- セルフリフレッシュモード遷移/復帰手順

13.6.12.1 SDRAMC のアクセス手順

図 13.49 に SDRAMC の設定手順を示します。




図 13.49 SDRAMC の設定手順

13.6.12.2 セルフリフレッシュモード遷移／復帰手順

図 13.50 に、セルフリフレッシュモード遷移／復帰手順を示します。




図 13.50 セルフリフレッシュモード遷移／復帰手順

注. SDRAM のアクセス中は、セルフリフレッシュモードを起動できません。セルフリフレッシュモードの遷移および復帰中は、SDRAM アクセスを禁止する必要があります。図 13.51 に示すプログラミング指示に従ってください。

セルフリフレッシュモードへ遷移する前に、SDRAM 領域へのアクセスを禁止してください。

セルフリフレッシュモード遷移時、セルフリフレッシュ動作中、およびセルフリフレッシュモード復帰時に実行するプログラムは、SDRAM 領域へのオペランドアクセス、命令フェッチ（プリフェッチを含む）が生じないようにしてください。

図 13.51 に、ディープソフトウェアスタンバイモードでのセルフリフレッシュモード遷移／復帰手順を示します。




図 13.51 ディープソフトウェアスタンバイモードでのセルフリフレッシュモード遷移/復帰手順

13.6.12.3 タイミングレジスタ設定値とアクセスタイミング

ここでは、リードアクセス/ライトアクセスのタイミングと、SDRAM タイミングレジスタ (SDTR) 設定値との関係について説明します。

(1) シングルリードタイミング設定例

図 13.52～図 13.56 に、シングルリードタイミングと SDRAM タイミングレジスタ (SDTR) 設定値との関係を示します。表 13.33 に、それぞれの図と SDTR レジスタ設定値との対応を示します。

リードアクセスの場合は、最短でリードデータが有効になった 2 サイクル後に次のバスアクセスが可能となります。ただし、1 転送要求に対して 2 回以上のバスアクセスが発生する場合は、図 13.56 に示すように、最短でリードデータが有効になった 1 サイクル後に次のバスアクセスが可能となります。

表 13.33 タイミング図と STDR レジスタ設定値の対応表 (シングルリードタイミング)

図番号	RAI[2:0] 設定値	サイクル数	RCD[1:0] 設定値	サイクル数	RP[2:0] 設定値	サイクル数	CL[2:0] 設定値	サイクル数
図 13.52	010	3	00	1	001	2	010	2
図 13.53	000	1	01	2	001	2	010	2
図 13.54	000	1	01	2	001	2	011	3
図 13.55 図 13.56	010	3	00	1	000	1	010	2




図 13.52 シングルリードタイミング例 (1)




図 13.53 シングルリードタイミング例 (2)




図 13.54 シングルリードタイミング例 (3)




図 13.55 シングルリードタイミング例 (4)




図 13.56 シングルリードタイミング例 (5) (1 転送要求に対して 2 回バスアクセスが発生する場合)

(2) シングルライトタイミング設定例

図 13.57～図 13.61 に、シングルライトタイミングと SDRAM タイミングレジスタ (SDTR) 設定値との関係を示します。表 13.34 に、それぞれの図と SDTR レジスタ設定値との対応関係を示します。ライトアクセスの場合は、最短でオールバンクプリチャージコマンド (PRA) が発行された 2 サイクル後に次のバスアクセスが可能となります。ただし、1 転送要求に対して 2 回以上のバスアクセスが発生する場合は、図 13.61 に示すように、最短で PRA が発行された 1 サイクル後に次のバスアクセスが可能となります。

表 13.34 タイミング図と STDR レジスタ設定値の対応表 (シングルライトタイミング)

図番号	RAI[2:0] 設定値	サイクル数	RCD[1:0] 設定値	サイクル数	RP[2:0] 設定値	サイクル数	WR 設定値	サイクル数
図 13.57	010	3	00	1	001	2	0	1
図 13.58	000	1	01	2	001	2	0	1
図 13.59	000	1	01	2	001	2	1	2
図 13.60 図 13.61	010	3	00	0	000	2	0	1




図 13.57 シングルライトタイミング例 (1)




図 13.58 シングルライトタイミング例 (2)




図 13.59 シングルライトタイミング例 (3)




図 13.60 シングルライトタイミング例 (4)




図 13.61 シングルライトタイミング例 (5) (1 転送要求に対して 2 回バスアクセスが発生する場合)

(3) 連続リードタイミング設定例

図 13.62～図 13.64 に、4 回連続のデータリード時のタイミングと、SDRAM タイミングレジスタ (SDTR) 設定値との関係を示します。表 13.35 に、それぞれの図と SDTR レジスタ設定値との対応を示します。

表 13.35 図と STDR 設定値の対応表 (連続リードタイミング)

図番号	RAI[2:0]	サイクル数	RCD[1:0]	サイクル数	RP[2:0]	サイクル数	CL[2:0]	サイクル数
	設定値		設定値		設定値		設定値	
図 13.62	010	3	00	1	001	2	010	2
図 13.63	000	1	01	2	001	2	010	2
図 13.64	000	1	01	2	001	2	011	3




図 13.62 連続リードタイミング例 (1)




図 13.63 連続リードタイミング例 (2)




図 13.64 連続リードタイミング例 (3)

(4) 連続ライトタイミング設定例

図 13.65～図 13.67 に、4 回連続のデータライト時のタイミングと、SDRAM タイミングレジスタ (SDTR) 設定値との関係を示します。表 13.36 に、それぞれの図と SDTR レジスタ設定値との対応を示します。

表 13.36 図と STDR 設定値の対応表 (連続ライトタイミング)

図番号	RAI[2:0]	サイクル数	RCD[1:0]	サイクル数	RP[2:0]	サイクル数	WR	サイクル数
	設定値		設定値		設定値		設定値	
図 13.65	010	3	00	1	001	2	0	1
図 13.66	000	1	01	2	001	2	0	1
図 13.67	000	1	01	2	001	2	1	2




図 13.65 連続ライトタイミング例 (1)




図 13.66 連続ライトタイミング例 (2)




図 13.67 連続ライトタイミング例 (3)

13.6.13 アドレスマルチプレクス

SDRAM 空間では、ロウアドレスとカラムアドレスがマルチプレクスされています。SDRAM アドレスレジスタ (SDADR) のアドレスマルチプレクス選択ビット (SDADR.MXC[1:0]) でロウアドレスのシフト量を選択する必要があります。また、SDRAM 空間では、カラムアドレスの上位側にアドレスプリチャージ選択コマンド (Precharge-sel) が出力されます。表 13.37 に、SDADR.MXC[1:0] ビットの設定値とシフト量の関係を示します。

表 13.37 アドレスマルチプレクス (1/2)

MXC [1:0]	シフト量	データバス幅	アドレス	MCU 外部アドレス端子																
				A16	A15	A14	A13	A12	A11	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
00	8 ビット	8 ビット	ロウ	A24	A23	A22	A21	A20	A19	A18(注1)	A17	A16	A15	A14	A13	A12	A11	A10	A09	A08
			カラム	A24	A23	A22	A21	A20	A19	P	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		16 ビット	ロウ	A24	A23	A22	A21	A20	A19(注1)	A18	A17	A16	A15	A14	A13	A12	A11	A10	A09	A08
			カラム	A24	A23	A22	A21	A20	P	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		32 ビット	ロウ	A24	A23	A22	A21	A20(注1)	A19	A18	A17	A16	A15	A14	A13	A12	A11	A10	A09	A08
			カラム	A24	A23	A22	A21	P	A11	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
01	9 ビット	8 ビット	ロウ	A25	A24	A23	A22	A21	A20	A19(注1)	A18	A17	A16	A15	A14	A13	A12	A11	A10	A09
			カラム	A25	A24	A23	A22	A21	A20	P	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		16 ビット	ロウ	A25	A24	A23	A22	A21	A20(注1)	A19	A18	A17	A16	A15	A14	A13	A12	A11	A10	A09
			カラム	A25	A24	A23	A22	A21	P	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		32 ビット	ロウ	A25	A24	A23	A22	A21(注1)	A20	A19	A18	A17	A16	A15	A14	A13	A12	A11	A10	A09
			カラム	A25	A24	A23	A22	P	A11	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
10	10 ビット	8 ビット	ロウ	A26	A25	A24	A23	A22	A21	A20(注1)	A19	A18	A17	A16	A15	A14	A13	A12	A11	A10
			カラム	A26	A25	A24	A23	A22	A21	P	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		16 ビット	ロウ	A26	A25	A24	A23	A22	A21(注1)	A20	A19	A18	A17	A16	A15	A14	A13	A12	A11	A10
			カラム	A26	A25	A24	A23	A22	P	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		32 ビット	ロウ	A26	A25	A24	A23	A22(注1)	A21	A20	A19	A18	A17	A16	A15	A14	A13	A12	A11	A10
			カラム	A26	A25	A24	A23	P	A11	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00

表 13.37 アドレスマルチプレクス (2/2)

MXC [1:0]	シフト量	データバス幅	アドレス	MCU 外部アドレス端子																
				A16	A15	A14	A13	A12	A11	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
11	11 ビット	8 ビット	ロウ	—	A26	A25	A24	A23	A22	A21(注1)	A20	A19	A18	A17	A16	A15	A14	A13	A12	A11
			コラム	—	A26	A25	A24	A23	A10	P	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		16 ビット	ロウ	—	A26	A25	A24	A23	A22(注1)	A21	A20	A19	A18	A17	A16	A15	A14	A13	A12	A11
			コラム	—	A26	A25	A24	A11	P	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		32 ビット	ロウ	—	A26	A25	A24	A23(注1)	A22	A21	A20	A19	A18	A17	A16	A15	A14	A13	A12	A11
			コラム	—	A26	A25	A24	P	A11	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00

注. P: プリチャージ選択コマンド (Precharge-sel) を出力します。
 注 1. PALL コマンド発行時は Precharge-sel = 1 (High) を出力します。Active コマンド発行時は対応するアドレスを出力します。

13.6.14 SDRAM 接続例

13.6.14.1 32 ビットバス空間

表 13.38 に、ロウアドレス 13 ビット、コラムアドレス 10 ビット、および 16 ビットバスの 512 M ビット SDRAM を 2 個接続する場合の例を示します。

表 13.38 SDRAM 接続例 (512 M ビット品×2 個、16 ビットバス) (1/2)

本 MCU (シフト量: 10 ビット)				SDRAM (512 M ビット、16 ビットバス)			
No.	端子名	ロウ	コラム	端子名	BA/AP	ロウ	コラム
1	RAS			→ RAS#			
2	CAS			→ CAS#			
3	WE			→ WE#			
4	CKE			→ CKE			
5	SDCS			→ CS#			
6	SDCLK			→ CLK			
7	DQM1			→ UDQM			
8	DQM0			→ LDQM			
9	A16	A26	A26	→ BA1 (A14)	BA1	—	—
10	A15	A25	A25	→ BA0 (A13)	BA0	—	—
11	A14	A24	A24	→ A12		A12	—
12	A13	A23	A23	→ A11		A11	—
13	A12	A22	P	→ A10	AP	A10	—
14	A11	A21	A11	→ A9		A9	A9
15	A10	A20	A10	→ A8		A8	A8
16	A09	A19	A9	→ A7		A7	A7
17	A08	A18	A8	→ A6		A6	A6
18	A07	A17	A7	→ A5		A5	A5

表 13.38 SDRAM 接続例 (512 M ビット品×2 個、16 ビットバス) (2/2)

本 MCU (シフト量 : 10 ビット)				SDRAM (512 M ビット、16 ビットバス)				
No.	端子名	ロウ	カラム		端子名	BA/AP	ロウ	カラム
19	A06	A16	A6	→	A4		A4	A4
20	A05	A15	A5	→	A3		A3	A3
21	A04	A14	A4	→	A2		A2	A2
22	A03	A13	A3	→	A1		A1	A1
23	A02	A12	A2	→	A0		A0	A0
24	DQ15~DQ8			↔	DQ[15:8]			
25	DQ07~DQ00			↔	DQ[7:0]			
No.					SDRAM (512 M ビット、16 ビットバス)			
(1)	RAS			→	RAS#			
(2)	CAS			→	CAS#			
(3)	WE			→	WE#			
(4)	CKE			→	CKE			
(5)	SDCS			→	CS#			
(6)	SDCLK			→	CLK			
26	DQM3			→	UDQM			
27	DQM2			→	LDQM			
(9)	A16	A26	A26	→	BA1 (A14)	BA1	—	—
(10)	A15	A25	A25	→	BA0 (A13)	BA0	—	—
(11)	A14	A24	A24	→	A12		A12	—
(12)	A13	A23	A23	→	A11		A11	—
(13)	A12	A22	P	→	A10	AP	A10	—
(14)	A11	A21	A11	→	A9		A9	A9
(15)	A10	A20	A10	→	A8		A8	A8
(16)	A09	A19	A9	→	A7		A7	A7
(17)	A08	A18	A8	→	A6		A6	A6
(18)	A07	A17	A7	→	A5		A5	A5
(19)	A06	A16	A6	→	A4		A4	A4
(20)	A05	A15	A5	→	A3		A3	A3
(21)	A04	A14	A4	→	A2		A2	A2
(22)	A03	A13	A3	→	A1		A1	A1
(23)	A02	A12	A2	→	A0		A0	A0
28	DQ31~DQ24			↔	DQ[15:8]			
29	DQ23~DQ16			↔	DQ[7:0]			

表 13.39 に、ロウアドレス 12 ビット、カラムアドレス 9 ビット、および 32 ビットバスの 256 M ビット SDRAM を 1 個接続する場合の例を示します。

表 13.39 SDRAM 接続例 (256 M ビット品×1 個、32 ビットバス) (1/2)

本 MCU (シフト量 : 9 ビット)				SDRAM (256 M ビット、32 ビットバス)				
No.	端子名	ロウ	カラム		端子名	BA/AP	ロウ	カラム
1	RAS			→	RAS#			
2	CAS			→	CAS#			

表 13.39 SDRAM 接続例 (256 M ビット品×1 個、32 ビットバス) (2/2)

本 MCU (シフト量 : 9 ビット)				SDRAM (256 M ビット、32 ビットバス)				
No.	端子名	ロウ	カラム		端子名	BA/AP	ロウ	カラム
3	WE			→	WE#			
4	CKE			→	CKE			
5	SDCS			→	CS#			
6	SDCLK			→	CLK			
7	DQM3			→	DQM3			
8	DQM2			→	DQM2			
9	DQM1			→	DQM1			
10	DQM0			→	DQM0			
11	A15	A24	A24	→	BA1 (A13)	BA1	—	—
12	A14	A23	A23	→	BA0 (A12)	BA0	—	—
13	A13	A22	A22	→	A11		A11	—
14	A12	A21	P	→	A10	AP	A10	—
15	A11	A20	A11	→	A9		A9	—
16	A10	A19	A10	→	A8		A8	A8
17	A09	A18	A9	→	A7		A7	A7
18	A08	A17	A8	→	A6		A6	A6
19	A07	A16	A7	→	A5		A5	A5
20	A06	A15	A6	→	A4		A4	A4
21	A05	A14	A5	→	A3		A3	A3
22	A04	A13	A4	→	A2		A2	A2
23	A03	A12	A3	→	A1		A1	A1
24	A02	A11	A2	→	A0		A0	A0
25	DQ31~DQ24			↔	DQ[31:24]			
26	DQ23~DQ16			↔	DQ[23:16]			
27	DQ15~DQ08			↔	DQ[15:8]			
28	DQ07~DQ00			↔	DQ[7:0]			

表 13.40 に、ロウアドレス 12 ビット、カラムアドレス 9 ビット、および 16 ビットバスの 128 M ビット SDRAM を 2 個接続する場合の例を示します。

表 13.40 SDRAM 接続例 (128 M ビット品×2 個、16 ビットバス) (1/2)

本 MCU (シフト量 : 9 ビット)				SDRAM (128 M ビット、16 ビットバス)				
No.	端子名	ロウ	カラム		端子名	BA/AP	ロウ	カラム
1	RAS			→	RAS#			
2	CAS			→	CAS#			
3	WE			→	WE#			
4	CKE			→	CKE			
5	SDCS			→	CS#			
6	SDCLK			→	CLK			
7	DQM1			→	UDQM			
8	DQM0			→	LDQM			
9	A15	A24	A24	→	BA1 (A13)	BA1	—	—

表 13.40 SDRAM 接続例 (128 M ビット品×2 個、16 ビットバス) (2/2)

本 MCU (シフト量 : 9 ビット)				SDRAM (128 M ビット、16 ビットバス)				
No.	端子名	ロウ	カラム		端子名	BA/AP	ロウ	カラム
10	A14	A23	A23	→	BA0 (A12)	BA0	—	—
11	A13	A22	A22	→	A11		A11	—
12	A12	A21	P	→	A10	AP	A10	—
13	A11	A20	A11	→	A9		A9	—
14	A10	A19	A10	→	A8		A8	A8
15	A09	A18	A9	→	A7		A7	A7
16	A08	A17	A8	→	A6		A6	A6
17	A07	A16	A7	→	A5		A5	A5
18	A06	A15	A6	→	A4		A4	A4
19	A05	A14	A5	→	A3		A3	A3
20	A04	A13	A4	→	A2		A2	A2
21	A03	A12	A3	→	A1		A1	A1
22	A02	A11	A2	→	A0		A0	A0
23	DQ15~DQ8			↔	DQ[15:8]			
24	DQ07~DQ00			↔	DQ[7:0]			
No.					SDRAM (128 M ビット、16 ビットバス)			
(1)	RAS			→	RAS#			
(2)	CAS			→	CAS#			
(3)	WE			→	WE#			
(4)	CKE			→	CKE			
(5)	SDCS			→	CS#			
(6)	SDCLK			→	CLK			
25	DQM3			→	UDQM			
26	DQM2			→	LDQM			
(9)	A15	A24	A24	→	BA1 (A13)	BA1	—	—
(10)	A14	A23	A23	→	BA0 (A12)	BA0	—	—
(11)	A13	A22	A22	→	A11		A11	—
(12)	A12	A21	P	→	A10	AP	A10	—
(13)	A11	A20	A11	→	A9		A9	—
(14)	A10	A19	A10	→	A8		A8	A8
(15)	A09	A18	A9	→	A7		A7	A7
(16)	A08	A17	A8	→	A6		A6	A6
(17)	A07	A16	A7	→	A5		A5	A5
(18)	A06	A15	A6	→	A4		A4	A4
(19)	A05	A14	A5	→	A3		A3	A3
(20)	A04	A13	A4	→	A2		A2	A2
(21)	A03	A12	A3	→	A1		A1	A1
(22)	A02	A11	A2	→	A0		A0	A0
27	DQ31~DQ24			↔	DQ[15:8]			
28	DQ23~DQ16			↔	DQ[7:0]			

13.6.14.2 16 ビットバス空間

表 13.41 に、ロウアドレス 13 ビット、カラムアドレス 11 ビット、および 8 ビットバスの 512 M ビット SDRAM を 2 個接続する場合の例を示します。

表 13.41 SDRAM 接続例 (512 M ビット品×2 個、8 ビットバス) (1/2)

本 MCU (シフト量 : 11 ビット)				SDRAM (512 M ビット、8 ビットバス)			
No.	端子名	ロウ	カラム	端子名	BA/AP	ロウ	カラム
1	RAS			→	RAS#		
2	CAS			→	CAS#		
3	WE			→	WE#		
4	CKE			→	CKE		
5	SDCS			→	CS#		
6	SDCLK			→	CLK		
7	DQM0			→	LDQM		
8	A15	A26	A26	→	BA1 (A14)	BA1	—
9	A14	A25	A25	→	BA0 (A13)	BA0	—
10	A13	A24	A24	→	A12		A12
11	A12	A23	A11	→	A11		A11
12	A11	A22	P	→	A10	AP	A10
13	A10	A21	A10	→	A9		A9
14	A09	A20	A9	→	A8		A8
15	A08	A19	A8	→	A7		A7
16	A07	A18	A7	→	A6		A6
17	A06	A17	A6	→	A5		A5
18	A05	A16	A5	→	A4		A4
19	A04	A15	A4	→	A3		A3
20	A03	A14	A3	→	A2		A2
21	A02	A13	A2	→	A1		A1
22	A01	A12	A1	→	A0		A0
23	DQ07~DQ00			↔	DQ[7:0]		
No.					SDRAM (512 M ビット、8 ビットバス)		
(1)	RAS			→	RAS#		
(2)	CAS			→	CAS#		
(3)	WE			→	WE#		
(4)	CKE			→	CKE		
(5)	SDCS			→	CS#		
(6)	SDCLK			→	CLK		
24	DQM1			→	LDQM		
(8)	A15	A26	A26	→	BA1 (A14)	BA1	—
(9)	A14	A25	A25	→	BA0 (A13)	BA0	—
(10)	A13	A24	A24	→	A12		A12
(11)	A12	A23	A11	→	A11		A11
(12)	A11	A22	P	→	A10	AP	A10
(13)	A10	A21	A10	→	A9		A9

表 13.41 SDRAM 接続例 (512 M ビット品×2 個、8 ビットバス) (2/2)

本 MCU (シフト量 : 11 ビット)				SDRAM (512 M ビット、8 ビットバス)				
No.	端子名	ロウ	カラム		端子名	BA/AP	ロウ	カラム
(14)	A09	A20	A9	→	A8		A8	A8
(15)	A08	A19	A8	→	A7		A7	A7
(16)	A07	A18	A7	→	A6		A6	A6
(17)	A06	A17	A6	→	A5		A5	A5
(18)	A05	A16	A5	→	A4		A4	A4
(19)	A04	A15	A4	→	A3		A3	A3
(20)	A03	A14	A3	→	A2		A2	A2
(21)	A02	A13	A2	→	A1		A1	A1
(22)	A01	A12	A1	→	A0		A0	A0
25	DQ15~DQ08			↔	DQ[7:0]			

表 13.42 に、ロウアドレス 13 ビット、カラムアドレス 10 ビット、および 16 ビットバスの 512 M ビット SDRAM を 1 個接続する場合の例を示します。

表 13.42 SDRAM 接続例 (512 M ビット品×1 個、16 ビットバス)

本 MCU (シフト量 : 10 ビット)				SDRAM (512 M ビット、16 ビットバス)				
No.	端子名	ロウ	カラム		端子名	BA/AP	ロウ	カラム
1	RAS			→	RAS#			
2	CAS			→	CAS#			
3	WE			→	WE#			
4	CKE			→	CKE			
5	SDCS			→	CS#			
6	SDCLK			→	CLK			
7	DQM1			→	UDQM			
8	DQM0			→	LDQM			
9	A15	A25	A25	→	BA1 (A14)	BA1	—	—
10	A14	A24	A24	→	BA0 (A13)	BA0	—	—
11	A13	A23	A23	→	A12		A12	—
12	A12	A22	A22	→	A11		A11	—
13	A11	A21	P	→	A10	AP	A10	—
14	A10	A20	A10	→	A9		A9	A9
15	A09	A19	A9	→	A8		A8	A8
16	A08	A18	A8	→	A7		A7	A7
17	A07	A17	A7	→	A6		A6	A6
18	A06	A16	A6	→	A5		A5	A5
19	A05	A15	A5	→	A4		A4	A4
20	A04	A14	A4	→	A3		A3	A3
21	A03	A13	A3	→	A2		A2	A2
22	A02	A12	A2	→	A1		A1	A1
23	A01	A11	A1	→	A0		A0	A0
24	DQ15~DQ08			↔	DQ[15:8]			
25	DQ07~DQ00			↔	DQ[7:0]			

表 13.43 に、ロウアドレス 13 ビット、カラムアドレス 9 ビット、および 16 ビットバスの 256 M ビット SDRAM を 1 個接続する場合の例を示します。

表 13.43 SDRAM 接続例 (256 M ビット品×1 個、16 ビットバス)

本 MCU (シフト量: 9 ビット)				SDRAM (256 M ビット、16 ビットバス)				
No.	端子名	ロウ	カラム		端子名	BA/AP	ロウ	カラム
1	RAS			→	RAS#			
2	CAS			→	CAS#			
3	WE			→	WE#			
4	CKE			→	CKE			
5	SDCS			→	CS#			
6	SDCLK			→	CLK			
7	DQM1			→	UDQM			
8	DQM0			→	LDQM			
9	A15	A24	A24	→	BA1 (A14)	BA1	—	—
10	A14	A23	A23	→	BA0 (A13)	BA0	—	—
11	A13	A22	A22	→	A12		A12	—
12	A12	A21	A21	→	A11		A11	—
13	A11	A20	P	→	A10	AP	A10	—
14	A10	A19	A10	→	A9		A9	—
15	A09	A18	A9	→	A8		A8	A8
16	A08	A17	A8	→	A7		A7	A7
17	A07	A16	A7	→	A6		A6	A6
18	A06	A15	A6	→	A5		A5	A5
19	A05	A14	A5	→	A4		A4	A4
20	A04	A13	A4	→	A3		A3	A3
21	A03	A12	A3	→	A2		A2	A2
22	A02	A11	A2	→	A1		A1	A1
23	A01	A10	A1	→	A0		A0	A0
24	DQ15~DQ08			↔	DQ[15:8]			
25	DQ07~DQ00			↔	DQ[7:0]			

13.6.15 制限事項

(1) セパレートバスインタフェース使用時の制限事項

ソフトウェアスタンバイモードとディープソフトウェアスタンバイモードでは、SDRAMC へのクロック供給が停止するため、オートリフレッシュ動作は利用できません。外部に SDRAM を接続し、SDRAM のデータを保持したい場合には、セルフリフレッシュ機能を使用してください。セルフリフレッシュモードの遷移/復帰手順については、「13.6.7. セルフリフレッシュ」を参照してください。

(2) SDRAM タイミングレジスタの設定

SDRAM タイミングレジスタ (SDTR) の RAI[2:0] ビット値は、ロウカラムレイテンシ (SDTR.RCD[1:0]) とカラムレイテンシ (SDTR.CL[2:0]) の合計以下に設定してください。この条件が満たされない場合の動作は保証されません。

(3) 命令コードの制限事項

命令コードはリトルエンディアンに固定する必要があります。

(4) 連続アクセスモード

連続アクセスモードで、CL=1 に設定することは禁止されています。設定した場合の動作は保証されません。

13.7 バスエラー監視部

この監視システムは、個々の領域を監視して、エラーを検出すると AHB-Lite エラー応答プロトコルを用いてそのエラーを要求マスタに返します。

13.7.1 バスエラーの種類

それぞれのバスでは、下記のエラーが生じる可能性があります。

- マスタセキュリティ属性ユニットエラー
- バスマスタ MPU エラー
- 不正アドレスアクセス
- スレーブ TrustZone フィルタエラー
- 各スレーブモジュールから送信されるバスエラー

表 13.47 に、アクセスによって不正アドレスアクセスエラーが引き起こされるアドレスレンジを示します。スレーブの予約領域は、不正アドレスアクセスエラーを引き起こしません。バスマスタ MPU については、「14. メモリプロテクションユニット (MPU)」を参照してください。

13.7.2 バスエラー発生時の動作

以下のバッファラブル書き込みにおいて、以下の場合には途中からの書き込み応答が可能です。

1. CPU M-AXI が、ECBI、FLBI、ROMBI、および STBYRAMBI にアクセス。
2. CPU P-AHB が、アクセスできる領域にアクセス。
3. CPU P-AHB が、不正アドレスにアクセス。
4. DMA が、ECBI、FLBI、PABI、PBBI、SRAM0BI、SRAM1BI、DBGCB I、および SYSCBI にアクセス。

これらのバッファラブル書き込みによりアクセス違反が発生した場合、バスマスタにエラー応答が返らない場合があります。

エラー応答を返さないバッファラブル書き込みエラーが検出された場合、アクセスがブロックされ、MBWERRSTAT または SBWERRSTAT のエラー発生位置に対応するビットが 1 になります。さらに、BUSOAD.BWERROAD の設定に従って NMI 要求またはリセット要求が発生します。MBWERRSTAT または SBWERRSTAT は、バスエラーリセットおよびメモリエラーリセット以外のリセットまたは MBWERRCLR または SBWERRCLR によりクリアされるまで保持されるので、BusFault ハンドラまたは割り込みハンドラで確認することができます。バッファラブル書き込みでは、エラーアドレス情報およびエラー R/W 情報は残りません。エラー情報が必要な場合は、バスマスタを非バッファラブルアクセスに設定してください。

バッファラブル書き込みエラーは、次のような場合に発生することがあります。この場合、BUSnERRSTAT は設定されず、BUSOAD.ILERRROAD または BUSOAD.SLERROAD の設定に従って NMI 要求またはリセット要求は発生しません。

1. CPU M-AXI が ECBI、FLBI、ROMBI、および STBYRAMBI にアクセスし、スレーブエラーまたはスレーブ TrustZone フィルタエラーが発生。
2. CPU P-AHB がアクセスできる領域にアクセスし、スレーブエラーまたはスレーブ TrustZone フィルタエラーが発生。
3. CPU P-AHB が不正なアドレスにアクセスし、不正アドレスアクセスエラーが発生。
4. DMA が ECBI、FLBI、PABI、PBBI、SRAM0BI、SRAM1BI、DBGCB I、および SYSCBI にアクセスし、スレーブエラーまたはスレーブ TrustZone フィルタエラーが発生。

表 13.44 バッファラブル書き込み時のバスエラー通知方法

	DAP	CPU	DMAC/DTC	EDMAC
BUSOAD.BWERRO AD = 0	BUSERR.NMI	BUSERR.NMI	BUSERR.NMI	BUSERR.NMI
BUSOAD.BWERRO AD = 1	リセット	リセット	リセット	リセット

バッファラブル書き込み以外のアクセスでバスエラーが発生した場合、エラーアクセスをブロックし、OAD 設定とバスマスタで決定したエラー動作を行います。表 13.45 に、各エラーに対応する OAD 設定を示します。表 13.46 に、バスエラー発生時の通知方法を示します。

OAD 設定が NMI の場合

CPU がバスマスタの場合は、バスマスタにエラー応答を返すだけです。CPU はエラー応答を受信すると BusFault が発生します。CPU 以外のマスタがバスマスタの場合、マスタにエラー応答を返し、NMI が発生します。

OAD 設定がリセットの場合

エラー応答がバスマスタに返され、リセット要求が発生します。

表 13.45 各エラーに対応する OAD 設定

エラー種別	OAD ビット
MSAU エラー	MSAOAD.OAD
MPU エラー	MMPUOAD.OAD
不正アクセスエラー	BUSOAD.ILERRROAD
スレーブバスエラー	BUSOAD.SLERRROAD
スレーブ TrustZone フィルタエラー	BUSOAD.SLERRROAD

表 13.46 非バッファラブル書き込み時のバスエラー通知方法

OAD 設定	DAP(注2)	CPU(注1)	DMAC/DTC	EDMAC
NMI	エラー応答のみ	CPU.BusFault	DMA0_TRANSERR(注1) BUSERR.NMI	ETHER_EINT(注1) BUSERR.NMI
リセット	エラー応答のみ	リセット	リセット	リセット

注 1. DMAC/DTC および EDMAC は、エラー応答を受信したときに割り込みを発行することができます。この NMI は ICU に出力され、ICU から CPU に送信されます。

注 2. バスマスタが DAP の場合のみ、BUSOAD.ILERRROAD の設定または BUSOAD.SLERRROAD の設定に関わらずエラー応答のみが返され、NMI や RESET 要求は発生しません。

図 13.68 に、リセット後の OAD 設定フローを示します。本レジスタ設定中は、バスマスタを停止してください。




図 13.68 リセット後の OAD 設定フロー

「14.3.1.17. MMPUOADPT : MMPU 検出後の動作保護レジスタ」と「14.3.1.16. MMPUOAD : MMPU 検出後の動作レジスタ」の詳細は、を参照してください。

「37.8.15. MSAPT : マスタセキュリティ属性保護レジスタ」と「37.8.14. MSAOAD : マスタセキュリティ属性検出後動作レジスタ」の詳細については、を参照してください。

(1) マスタセキュリティ属性ユニットエラー

CPU と DAP 以外のバスマスタは、非セキュアマスタからのセキュアエイリアスアドレスへのアクセスをブロックする MSAU を持っています。CPU には IDAU および SAU があるので、MSAU はありません。MSAU エラーが検出されると、マスタにエラー応答が返されます。同時に、MSAU エラー発生時のアドレスを BMSAnERRADD (n = 4, 5) に格納し、MSAU エラー発生時の RW 情報を BMSAnERRRW (n = 4, 5) に格納し、BUSnERRSTAT (n = 1 ~ 5) レジスタの MSERRSTAT ビットを 1 に設定します。さらに、MSAOAD.OAD の設定に従って NMI 要求またはリセット要求が発生します。BMSAnERRADD (n = 4, 5)、BMSAnERRRW (n = 4, 5)、BUSnERRSTAT (n = 1 ~ 5) は、バスエラーリセットおよび共通メモリアリセット以外のリセットまたは BUSnERRCLR (n = 1 ~ 5) でクリアされるまで保持されるので、NMI ハンドラで、またはリセット後に確認することができます。NMI 要求は、リセットまたは BUSnERRCLR (n = 1 ~ 5) による BUSnERRSTAT (n = 1 ~ 5).MSERRSTAT ビットのクリア後の最初の MSAU エラー時にのみ発生します。

(2) バスマスタ MPU エラー

CPU と DAP 以外のバスマスタには、設定されたアドレス領域のアクセス制御のためにマスタ MPU がありますが、CPU は Arm MPU があるのでマスタ MPU がありません。マスタ MPU エラーが検出されると、マスタにエラー応答が返されます。同時に、マスタ MPU エラーが発生時のアドレスを BUSnERRADD (n = 4, 5) に格納し、マスタ MPU エラー発生時の RW 情報を BUSnERRRW (n = 4, 5) に格納し、BUSnERRSTAT (n = 1 ~ 5) レジスタの MMERRSTAT ビットを 1 に設定します。さらに、MMPUOAD.OAD の設定に従って NMI 要求またはリセット要求が発生します。BUSnERRADD (n = 4, 5)、BUSnERRRW (n = 4, 5)、BUSnERRSTAT (n = 1 ~ 5) は、バスエラーリセットおよび共通メモリアリセット以外のリセットまたは BUSnERRCLR (n = 1 ~ 5) でクリアされるまで保持されるので、NMI ハンドラで、またはリセット後に確認することができます。NMI 要求は、リセットまたは BUSnERRCLR (n = 1 ~ 5) による BUSnERRSTAT (n = 1 ~ 5).MMERRSTAT ビットのクリア後の最初のマスタ MPU エラー時にのみ発生します。

(3) 不正アクセスエラー

「13.7.3. 不正アドレスアクセスエラーを引き起こす条件」に従って、不正アクセスエラーが発生します。不正アクセスエラーが検出されると、マスタにエラー応答が返されます。DAP 以外のマスタが不正アドレスアクセスエラーを起こした場合、BUSnERRADD (n = 4, 5) に不正アクセスエラー発生アドレスを格納し、BUSnERRRW (n = 4, 5) に不正アクセスエラー発生 RW 情報を格納して、BUSnERRSTAT (n = 1 ~ 5) レジスタの ILERRSTAT ビットを 1 に設定します。さらに、BUSOAD.ILERROAD の設定に従って NMI 要求またはリセット要求が発生します。BUSnERRADD (n = 4, 5)、BUSnERRRW (n = 4, 5)、BUSnERRSTAT (n = 1 ~ 5) は、バスエラーリセットおよび共通

メモリリセット以外のリセットまたは BUSnERRCLR (n = 1~5) でクリアされるまで保持されるので、BusFault ハンドラまたは NMI ハンドラで確認することができます。NMI 要求は、リセットまたは BUSnERRCLR (n = 1~5) による BUSnERRSTAT (n = 1~5).ILERRSTAT ビットのクリア後の最初の不正エラー時にのみ発生します。

(4) スレーブ TrustZone フィルタエラー

スレーブ TrustZone フィルタエラーが検出されると、マスタにエラー応答が返されます。DAP 以外のマスタがスレーブ TrustZone フィルタエラーを起こした場合、BMSAnERRADD (n = 4, 5) にスレーブ TrustZone フィルタエラー発生アドレスを格納し、BMSAnERRRW (n = 4, 5) にスレーブ TrustZone フィルタエラー発生 RW 情報を格納して、BUSnERRSTAT (n = 1~5) レジスタの SLERRSTAT ビットを 1 に設定します。さらに、BUSOAD.SLERROAD の設定に従って NMI 要求またはリセット要求が発生します。BMSAnERRADD (n = 4, 5)、BMSAnERRRW (n = 4, 5)、BUSnERRSTAT (n = 1~5) は、バスエラーリセットおよび共通メモリリセット以外のリセットまたは BUSnERRCLR (n = 1~5) でクリアされるまで保持されるので、NMI ハンドラで、またはリセット後に確認することができます。NMI 要求は、リセットまたは BUSnERRCLR (n = 1~5) による BUSnERRSTAT (n = 1~5).SLERRSTAT ビットのクリア後の最初のスレーブ TrustZone フィルタエラー時にのみ発生します。

(5) スレーブバスエラー

スレーブバスエラーはスレーブで発生します。スレーブバスエラーが検出されると、マスタにエラー応答が返されます。DAP 以外のマスタがスレーブバスエラーを起こした場合、スレーブバスエラー発生アドレスを BUSnERRADD (n = 4, 5) に格納し、スレーブバスエラー発生 RW 情報を BUSnERRRW (n = 4, 5) に格納して、BUSnERRSTAT (n = 1~5) レジスタの SLERRSTAT ビットを 1 に設定します。さらに、BUSOAD.SLERROAD の設定に従って NMI 要求またはリセット要求が発生します。BUSnERRADD (n = 4, 5)、BUSnERRRW (n = 4, 5)、BUSnERRSTAT (n = 1~5) は、バスエラーリセットおよび共通メモリエラーリセット以外のリセットまたは BUSnERRCLR (n = 1~5) でクリアされるまで保持されるので、BusFault ハンドラまたは NMI ハンドラで確認することができます。NMI 要求は、リセットまたは BUSnERRCLR (n = 1~5) による BUSnERRSTAT (n = 1~5).SLERRSTAT ビットのクリア後の最初のスレーブバスエラー時にのみ発生します。

13.7.3 不正アドレスアクセスエラーを引き起こす条件

バスアクセスによる不正アドレスアクセスエラーは、表 13.47 に示すアドレス空間で発生します。

表 13.47 不正アドレスアクセスエラーを引き起こす条件 (1/3)

アドレス		スレーブバス	マスタバス			
開始	終了		CPU MAXI	CPU PAHB	DMAC/DTC	EDMAC
0x0000_0000	0x00FF_FFFF	CPU SAHBI	E	N/A	—	E
0x0100_0000	0x01FF_FFFF	予約	E	N/A	E	E
0x0200_0000	0x03FF_FFFF	FHBI	—	N/A	—	E
0x0400_0000	0x0FFF_FFFF	予約	E	N/A	E	E
0x1000_0000	0x10FF_FFFF	CPU SAHBI	E	N/A	—	E
0x1100_0000	0x11FF_FFFF	予約	E	N/A	E	E
0x1200_0000	0x13FF_FFFF	FHBI	—	N/A	—	E
0x1400_0000	0x1FFF_FFFF	予約	E	N/A	E	E
0x2000_0000	0x20FF_FFFF	CPU SAHBI	E	N/A	—	E
0x2100_0000	0x21FF_FFFF	予約	E	N/A	E	E
0x2200_0000	0x2205_FFFF	S0BI	—	N/A	—	—
0x2206_0000	0x220D_FFFF	S1BI	—	N/A	—	—
0x220E_0000	0x25FF_FFFF	予約	E	N/A	E	E
0x2600_0000	0x2600_03FF	STBY RAMBI	—	N/A	—	—
0x2600_0400	0x26FF_FFFF	予約	E	N/A	E	E
0x2700_0000	0x2703_FFFF	FLBI	—	N/A	—	E
0x2704_0000	0x2FFF_FFFF	予約	E	N/A	E	E
0x3000_0000	0x30FF_FFFF	CPU SAHBI	E	N/A	—	E

表 13.47 不正アドレスアクセスエラーを引き起こす条件 (2/3)

アドレス		スレーブバス	マスタバス			
開始	終了		CPU MAXI	CPU PAHB	DMAC/DTC	EDMAC
0x3100_0000	0x31FF_FFFF	予約	E	N/A	E	E
0x3200_0000	0x3205_FFFF	S0BI	—	N/A	—	—
0x3206_0000	0x320D_FFFF	S1BI	—	N/A	—	—
0x320E_0000	0x35FF_FFFF	予約	E	N/A	E	E
0x3600_0000	0x3600_03FF	STBY RAMBI	—	N/A	—	—
0x3600_0400	0x36FF_FFFF	予約	E	N/A	E	E
0x3700_0000	0x3703_FFFF	FLBI	—	N/A	—	E
0x3704_0000	0x3FFF_FFFF	予約	E	N/A	E	E
0x4000_0000	0x4000_0FFF	PSBI	N/A	—	—	E
0x4000_1000	0x4000_1FFF	予約	N/A	E(注1)	E	E
0x4000_2000	0x4000_4FFF	PSBI	N/A	—	—	E
0x4000_5000	0x4000_5FFF	予約	N/A	E(注1)	E	E
0x4000_6000	0x4000_6FFF	PSBI	N/A	—	—	E
0x4000_7000	0x4000_7FFF	予約	N/A	E(注1)	E	E
0x4000_8000	0x4000_8FFF	PSBI	N/A	—	—	E
0x4000_9000	0x4000_9FFF	予約	N/A	E(注1)	E	E
0x4000_A000	0x4000_AFFF	PSBI	N/A	—	—	E
0x4000_B000	0x4000_BFFF	予約	N/A	E(注1)	E	E
0x4000_C000	0x4000_CFFF	PSBI	N/A	—	E	E
0x4000_D000	0x4000_EFFF	予約	N/A	E(注1)	E	E
0x4000_F000	0x4001_CFFF	PSBI	N/A	—	—	E
0x4001_D000	0x4001_DFFF	予約	N/A	E(注1)	E	E
0x4001_E000	0x4001_EFFF	PSBI	N/A	—	—	E
0x4001_F000	0x400F_FFFF	予約	N/A	E(注1)	E	E
0x4010_0000	0x4011_FFFF	FLBI	N/A	—	—	E
0x4012_0000	0x401F_FFFF	予約	N/A	E(注1)	E	E
0x4020_0000	0x402F_FFFF	PBBI	N/A	—	—	E
0x4030_0000	0x403F_FFFF	PABI	N/A	—	—	E
0x4040_0000	0x404F_FFFF	PIBI	N/A	—	—	E
0x4050_0000	0x4FFF_FFFF	予約	N/A	E(注1)	E	E
0x5000_0000	0x5000_0FFF	PSBI	N/A	—	—	E
0x5000_1000	0x5000_1FFF	予約	N/A	E(注1)	E	E
0x5000_2000	0x5000_4FFF	PSBI	N/A	—	—	E
0x5000_5000	0x5000_5FFF	予約	N/A	E(注1)	E	E
0x5000_6000	0x5000_6FFF	PSBI	N/A	—	—	E
0x5000_7000	0x5000_7FFF	予約	N/A	E(注1)	E	E
0x5000_8000	0x5000_8FFF	PSBI	N/A	—	—	E
0x5000_9000	0x5000_9FFF	予約	N/A	E(注1)	E	E
0x5000_A000	0x5000_AFFF	PSBI	N/A	—	—	E
0x5000_B000	0x5000_BFFF	予約	N/A	E(注1)	E	E

表 13.47 不正アドレスアクセスエラーを引き起こす条件 (3/3)

アドレス		スレーブバス	マスタバス			
開始	終了		CPU MAXI	CPU PAHB	DMAC/DTC	EDMAC
0x5000_C000	0x5000_CFFF	PSBI	N/A	—	E	E
0x5000_D000	0x5000_EFFF	予約	N/A	E(注1)	E	E
0x5000_F000	0x5000_FFFF	PSBI	N/A	—	—	E
0x5001_0000	0x5001_CFFF	PSBI	N/A	—	—	E
0x5001_D000	0x5001_DFFF	予約	N/A	E(注1)	E	E
0x5001_E000	0x5001_EFFF	PSBI	N/A	—	—	E
0x5001_F000	0x500F_FFFF	予約	N/A	E(注1)	E	E
0x5010_0000	0x5011_FFFF	FLBI	N/A	—	—	E
0x5012_0000	0x501F_FFFF	予約	N/A	E(注1)	E	E
0x5020_0000	0x502F_FFFF	PBBI	N/A	—	—	E
0x5030_0000	0x503F_FFFF	PABI	N/A	—	—	E
0x5040_0000	0x504F_FFFF	PIBI	N/A	—	—	E
0x5050_0000	0x5FFF_FFFF	予約	N/A	E(注1)	E	E
0x6000_0000	0x6FFF_FFFF	ECBI	—	N/A	—	—
0x7000_0000	0x7FFF_FFFF	予約	E	N/A	E	E
0x8000_0000	0x9FFF_FFFF	予約	N/A	E	E	E
0xA000_0000	0xFFFF_FFFF	予約	E	N/A	E	E

注. E : バスエラー発生あり

N/A : 転送発生なし

— : バスエラーの発生なし。予約領域がある場合でも、バスエラーは発生していません。

FLB、S0B および S1B の予約領域にはアクセスしないでください。アクセスした場合、スレーブ TZF エラーが発生する可能性があります。

注 1. CPU がバッファラブル書き込みを発行する場合、不正なアドレスアクセスエラーではなく、バッファラブル書き込みエラーが発生します。

13.7.4 タイムアウト

一部の周辺モジュールでは、モジュールストップ機能によってタイムアウトエラーが発生することがあります。

一定期間スレーブから応答がないと、タイムアウトエラーが検出されます。

タイムアウトエラーは、AHB-Lite プロトコルのエラー応答により要求元マスタに返されます。

13.8 参考資料

1. ARM Limited, *Arm v8-M Architecture Reference Manual*(ARM DDI0553B.g)
2. ARM Limited, *Arm[®] Cortex[®]-M85 Processor Integration and Implementation Manual Revision:r0p2* (ARM 101925_0002_05_en)
3. ARM Limited, *Arm[®] Cortex[®]-M85 Processor Technical Reference Manual Revision:r0p2* (ARM 101924_0002_05_en)
4. ARM Limited, *Arm[®] Cortex[®]-M85 Processor User Guide Reference Material Revision:r0p2* (ARM 101927_0002_05_en)
5. ARM Limited, *ARM AMBA 5 AHB Protocol Specification AHB5, AHB-Lite* (ARM IHI 0033B.b)
6. ARM Limited, *ARM AMBA AXI and ACE Protocol Specification AXI3, AXI4, and AXI4-Lite, ACE and ACE-Lite* (ARM IHI 0022H.c)
7. ARM Limited, *ARM AMBA APB Protocol Specification Version: 2.0* (ARM IHI 0024D)

14. メモリプロテクションユニット (MPU)

14.1 概要

すべてのバスマスタはメモリプロテクションユニット (MPU) を備えています。

表 14.1 に MPU の仕様を示します。また、表 14.2 に各 MPU エラーの検出動作を示します。

表 14.1 MPU の仕様

項目	モジュール/機能	内容
メモリプロテクション	Arm MPU	CPU 用のメモリプロテクション機能 : <ul style="list-style-type: none"> CPU: セキュア MPU の 8 領域と非セキュア MPU の 8 領域
	バスマスタ MPU	CPU を除く各バスマスタ用のメモリプロテクション機能 : <ul style="list-style-type: none"> DMAC (DMAC/DTC): 8 領域 EDMAC (Ether-DMAC): 4 領域

表 14.2 MPU エラー検出動作

MPU の種類	アクセス許可設定	バウンダリアドレス設定の最小単位	MPU のエラー通知に対するエラー応答	エラー検出時のバスアクセス	エラーアクセス情報の保持
Arm MPU	読み出しアクセス 書き込みアクセス 実行	32 バイト	サポートあり(注1)	<ul style="list-style-type: none"> 不正書き込みアクセス 不正読み出しアクセス 	CPU で保持
バスマスタ MPU	読み出しアクセス 書き込みアクセス プリビレッジアクセス (DMAC/DTC 専用)	DMAC: 32 バイト EDMAC: 32 バイト	サポートあり	<ul style="list-style-type: none"> 書き込みアクセスは無視 読み出しアクセスは 0 が読める 	保持

注 1. アンプリビレッジデバッグ拡張メカニズムによりプリビレッジ DAP 要求がアンプリビレッジアクセスに降格し、MPU の確認を受ける必要があります。プリビレッジ要求とアンプリビレッジ要求は、MPU の確認を受ける必要があります。

Arm MPU に対するエラーアクセス情報については、「[14.4. 参考資料](#)」を参照してください。他の MPU に対するエラーアクセス情報については、「[14.3.1. レジスタの説明](#)」および「[13.7. バスエラー監視部](#)」を参照してください。

14.2 Arm MPU

Arm MPU は次の機能を全面的にサポートしています。

- CPU: 8 つのセキュア領域と 8 つの非セキュア領域
- アクセス許可
- メモリ属性のシステムへのエクスポート

Arm MPU の不一致およびアクセス違反によって、プログラマブルプライオリティ MemManage フォールト (ハードフォールト) ハンドラが呼び出されます。詳細は、「[14.4. 参考資料](#)」を参照してください。

14.3 バスマスタ MPU

バスマスタ MPU は、全アドレス空間 (0x0000_0000~0xFFFF_FFFF) を対象にバスマスタがアクセスするアドレスを監視しています。アクセス制御情報は、最大で以下の領域まで設定可能です。

- 8 領域 (DMAC/DTC)
- 4 領域 (EDMAC)

バスマスタ MPU は、本設定に従って各領域へのアクセスを監視します。

アクセスがバスマスタ MPU に設定されたアクセス許可に違反すると、バスマスタ MPU はエラー応答を返します。エラーアクセス情報については、「[14.3.1. レジスタの説明](#)」および「[13.7.2. バスエラー発生時の動作](#)」を参照してください。

表 14.3 にバスマスタ MPU の仕様を示します。

表 14.3 バスマスタ MPU の仕様

項目	内容
マスタグループ	(グループ名 : 対応するバスマスタ) <ul style="list-style-type: none"> DMAC: DMAC/DTC EDMAC: Ether-DMAC
保護領域	0x0000_0000~0xFFFF_FFFF
領域数	<ul style="list-style-type: none"> DMAC: 8 領域 EDMAC: 4 領域
各領域のアドレス仕様	<ul style="list-style-type: none"> 領域の開始アドレスと終了アドレスを設定
各領域のメモリプロテクション有効または無効設定	<ul style="list-style-type: none"> 対応する領域に対して有効または無効を設定
各領域のアクセス制御設定	<ul style="list-style-type: none"> 読み出しおよび書き込み許可 アンプリビレッジアクセス許可
エラー検出時の動作	<ul style="list-style-type: none"> リセットまたはエラー応答
レジスタの保護	<ul style="list-style-type: none"> 不正書き込みからレジスタを保護可能

14.3.1 レジスタの説明

レジスタの書き込み処理は、対応するマスタグループのバスアクセス停止後に行われます。

各レジスタには SA (セキュリティ属性) が設定されます。SA は、対象レジスタがセキュアレジスタか非セキュアレジスタかを定めるのに使用されます。

14.3.1.1 MMPUSARA : マスタメモリプロテクションユニットセキュリティ属性レジスタ A

Base address: CPSCU = 0x4000_8000
 CPSCU_NS = 0x5000_8000

Offset address: 0x130

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	MMPUASAn[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	MMPUASAn[7:0]	MMPUA セキュリティ属性 n (n = 0~7) 0: セキュア 1: 非セキュア	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-1
 P-TYPE-1

MMPUASAn[7:0] ビット (MMPUA セキュリティ属性 n (n = 0~7))

本ビットは、バスマスタ MPU 領域設定レジスタのセキュリティ属性を指定します。対象レジスタは以下です。

- MMPUSDMAcN (n = 0~7)
- MMPUEDMAcN (n = 0~7)
- MMPUACDMAcN (n = 0~7)

14.3.1.2 MMPUSARB : マスタメモリプロテクションユニットセキュリティ属性レジスタ B

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x134

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MMPU BSA8	—	—	—	—	—	—	—	MMPU BSA0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MMPUBSA0	MMPUB セキュリティ属性 0 0: セキュア 1: 非セキュア	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	MMPUBSA8	MMPUB セキュリティ属性 8 0: セキュア 1: 非セキュア	R/W
31:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1
P-TYPE-1

MMPUBSA0 ビット (MMPUB セキュリティ属性 0)

本ビットは、DMAC MPU 許可設定レジスタのセキュリティ属性を指定します。対象レジスタは以下です。

- MMPUENDMAC
- MMPUENPTDMAC

MMPUBSA8 ビット (MMPUB セキュリティ属性 8)

本ビットは、MPU 検出後の動作設定レジスタのセキュリティ属性を指定します。対象レジスタは以下です。

- MMPUOAD
- MMPUOADPT

14.3.1.3 MMPUSDMACn : DMAC 用 MPU スタートアドレスレジスタ (n = 0~7)

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0204 + 0x010 × n

Bit position:	31														0																																
Bit field:	[Empty Box]																																														
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	n/a	領域スタートアドレスレジスタ 領域スタートアドレス (領域決定に使用) MPU 領域スタートアドレスは 0x0000_0000~0xFFFF_FFE0 の範囲で設定してください。 ビット0~ビット4への書き込みは無視されます。読むと0が読めます。 書く場合、0としてください。	R/W

注: S-TYPE-3
P-TYPE-2

MMPUSDMACn (n = 0~7) レジスタは、領域開始位置のスタートアドレスを指定します。

本レジスタは、ワードアクセスをする必要があります。バイトアクセスとハーフワードアクセスは禁止されています。バイトアクセスとハーフワードアクセスを実行した場合には、その動作は保証されません。

MMPUSDMACn (n = 0~7)、MMPUEDMACn (n = 0~7)、および MMPUACDMACn (n = 0~7) レジスタで設定される領域を、MMPUSARA レジスタでセキュアアクセスまたは非セキュアアクセスに設定可能です。対応する MMPUSARA.MMPUASAn (n = 0~7) ビットが1に設定されると、その領域には非セキュアアクセスのみが許可されます。一方、対応する MMPUSARA.MMPUASAn (n = 0~7) ビットが0に設定されると、その領域にはセキュアアクセスのみが許可されます。

14.3.1.4 MMPUSEDMACn : EDMAC 用 MPU スタートアドレスレジスタ (n = 0~3)

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0604+ 0x010 × n

Bit position: 31 0

Bit field:

Value after reset: x 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	EDMAC 用領域スタートアドレスレジスタ 領域スタートアドレス (領域決定に使用) MPU 領域スタートアドレスは 0x0000_0000~0xFFFF_FFE0 の範囲で設定してください。 ビット0~ビット4への書き込みは無視されます。読むと0が読めます。 書く場合、0としてください。	R/W

注: S-TYPE-3
P-TYPE-2

MMPUSEDMACn (n = 0~3) レジスタは、領域開始位置のスタートアドレスを指定します。

本レジスタは、ワードアクセスをする必要があります。バイトアクセスとハーフワードアクセスは禁止されています。バイトアクセスとハーフワードアクセスを実行した場合には、その動作は保証されません。

14.3.1.5 MMPUEDMACn : DMAC 用 MPU エンドアドレスレジスタ (n = 0~7)

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0208+ 0x010 × n

Bit position: 31 0

Bit field:

Value after reset: x 1 1 1 1 1

ビット	シンボル	機能	R/W
31:0	n/a	領域エンドアドレスレジスタ 領域エンドアドレス (領域決定に使用) MPU 領域エンドアドレスは 0x0000_001F~0xFFFF_FFFF の範囲で設定してください。 ビット0~ビット4への書き込みは無視されます。読むと1が読めます。書く場合、1としてください。	R/W

注. S-TYPE-3
P-TYPE-2

MMPUEDMACn (n=0~7) レジスタは、領域終了位置のエンドアドレスを指定します。

本レジスタは、ワードアクセスをする必要があります。バイトアクセスとハーフワードアクセスは禁止されています。バイトアクセスとハーフワードアクセスを実行した場合には、その動作は保証されません。

14.3.1.6 MMPUEEDMACn : EDMAC 用 MMPU エンドアドレスレジスタ (n = 0~3)

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0608+ 0x010 × n



Value after reset: x 1 1 1 1

ビット	シンボル	機能	R/W
31:0	n/a	EDMAC 用領域エンドアドレスレジスタ 領域エンドアドレス（領域決定に使用） MPU 領域エンドアドレスは 0x0000_001F~0xFFFF_FFFF の範囲で設定してください。 ビット 0~ビット 4 への書き込みは無視されます。読むと 1 が読めます。書く場合、1 としてください。	R/W

注. S-TYPE-3
P-TYPE-2


MMPUEEDMACn (n=0~3) レジスタは、領域終了位置のエンドアドレスを指定します。

本レジスタは、ワードアクセスをする必要があります。バイトアクセスとハーフワードアクセスは禁止されています。バイトアクセスとハーフワードアクセスを実行した場合には、その動作は保証されません。

14.3.1.7 MMPUACDMACn : DMAC 用 MMPU アクセスコントロールレジスタ (n = 0~7)

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0200+ 0x010 × n



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	ENABLE	領域有効 0: DMAC 領域 n ユニット無効 1: DMAC 領域 n ユニット有効	R/W
1	RP	読み出し保護 0: 読み出し許可 1: 読み出し保護	R/W
2	WP	書き込み保護 0: 書き込み許可 1: 書き込み保護	R/W
3	PP	プリビレッジ保護 0: アンプリビレッジアクセス許可 1: アンプリビレッジアクセス保護	R/W
15:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3
P-TYPE-2

ENABLE ビット (領域有効)

ENABLE ビットは、DMAC 領域 n ($n = 0 \sim 7$) ユニットの有効または無効にします。

ENABLE ビットを 1 に設定すると、MMPUSDMAC n ($n = 0 \sim 7$) と MMPUEDMAC n ($n = 0 \sim 7$) の範囲へのアクセスの許可または保護に対して、RP ビット、WP ビット、および PP ビットが有効になります。

ENABLE ビットを 0 に設定すると、DMAC 領域 n ($n = 0 \sim 7$) へのアクセスは領域外となります。

RP ビット (読み出し保護)

RP ビットは、DMAC 領域 n ($n = 0 \sim 7$) の読み出し保護を有効または無効にします。

ENABLE ビットを 1 に設定すると、RP ビットは使用可能になります。

WP ビット (書き込み保護)

WP ビットは、DMAC 領域 n ($n = 0 \sim 7$) の書き込み保護を有効または無効にします。

ENABLE ビットを 1 に設定すると、WP ビットは使用可能になります。

PP ビット (プリビレッジ保護)

PP ビットは、DMAC 領域 n ($n = 0 \sim 7$) のアンプリビレッジアクセスを有効または無効にします。

ENABLE ビットを 1 に設定すると、PP ビットは使用可能になります。

14.3.1.8 MMPUACEDMAC n : EDMAC 用 MPU アクセスコントロールレジスタ ($n = 0 \sim 3$)

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0600+ 0x010 × n

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	WP	RP	ENAB LE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ENABLE	領域有効 0: EDMAC 領域 n ユニット無効 1: EDMAC 領域 n ユニット有効	R/W
1	RP	読み出し保護 0: 読み出し許可 1: 読み出し保護	R/W
2	WP	書き込み保護 0: 書き込み許可 1: 書き込み保護	R/W
15:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3
P-TYPE-2

ENABLE ビット (領域有効)

ENABLE ビットは、EDMAC 領域 n ($n = 0 \sim 3$) ユニットの有効または無効にします。

ENABLE ビットを 1 に設定すると、MMPUSEDMAC n ($n = 0 \sim 3$) と MMPUEEDMAC n ($n = 0 \sim 3$) の範囲へのアクセスの許可または保護に対して、RP ビットおよび WP ビットが有効になります。

ENABLE ビットを 0 に設定すると、EDMAC 領域 n ($n = 0 \sim 3$) へのアクセスは領域外となります。

RP ビット (読み出し保護)

RP ビットは、EDMAC 領域 n ($n = 0 \sim 3$) の読み出し保護を有効または無効にします。

ENABLE ビットを 1 に設定すると、RP ビットは使用可能になります。

WP ビット (書き込み保護)

WP ビットは、EDMAC 領域 n ($n = 0 \sim 3$) の書き込み保護を有効または無効にします。

ENABLE ビットを 1 に設定すると、WP ビットは使用可能になります。

14.3.1.9 MMPUENDMAC : DMAC 用 MPU イネーブルレジスタ

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0100

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0							
Bit field:	KEY[7:0]														—	—	—	—	—	—	—	—	ENAB LE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0						

ビット	シンボル	機能	R/W
0	ENABLE	DMAC のバスマスタ MPU 有効 0: DMAC のバスマスタ MPU 無効 1: DMAC のバスマスタ MPU 有効	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード ENABLE ビットへの書き込みを許可または禁止します。	W

注. S-TYPE-3
P-TYPE-2

注. ハーフワードアクセスで書き込みを行ってください。バイトライトアクセスは禁止です。
バイトライトアクセスを実行した場合、動作は保証されません。

ENABLE ビット (DMAC のバスマスタ MPU 有効)

ENABLE ビットは、DMAC のバスマスタ MPU 機能を有効または無効にします。

ENABLE ビットを 1 に設定すると、MMPUACDMAC n ($n = 0 \sim 7$) レジスタは使用可能になります。

ENABLE ビットを 0 に設定すると、MMPUACDMAC n ($n = 0 \sim 7$) レジスタはすべての領域に対して使用できなくなります。

各マスタグループのバスマスタ MPU 機能は、ENABLE ビットを設定します。

ENABLE ビットを設定する際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、ENABLE ビットへの書き込みを許可または禁止します。

ENABLE ビットに書き込む際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

0xA5 以外の値を KEY[7:0] ビットに書き込むと、ENABLE ビットは更新されません。KEY[7:0] ビットは読むと常に 0x00 が読み出されます。

14.3.1.10 MMPUENEDMAC : EDMAC 用 MPU イネーブルレジスタ

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0500

Bit position:	15															8															0
Bit field:	KEY[7:0]														—	—	—	—	—	—	—	—	ENAB LE								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0														

ビット	シンボル	機能	R/W
0	ENABLE	EDMAC のバスマスタ MPU 有効 0: EDMAC のバスマスタ MPU 無効 1: EDMAC のバスマスタ MPU 有効	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード ENABLE ビットへの書き込みを許可または禁止します。	W

注. S-TYPE-3
P-TYPE-2

注. ハーフワードアクセスで書き込みを行ってください。
バイトライトアクセスは禁止です。バイトライトアクセスを実行した場合、動作は保証されません。

ENABLE ビット (EDMAC のバスマスタ MPU 有効)

ENABLE ビットは、各マスタグループのバスマスタ MPU 機能を有効または無効にします。

ENABLE ビットを 1 に設定すると、MMPUACEDMACn (n = 0~3) レジスタは使用可能になります。

ENABLE ビットを 0 に設定すると、MMPUACEDMACn (n = 0~3) レジスタはすべての領域に対して使用できなくなります。

各マスタグループのバスマスタ MPU 機能は、ENABLE ビットを設定します。

ENABLE ビットを設定する際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、ENABLE ビットへの書き込みを禁止/許可します。

ENABLE ビットに書き込む際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

0xA5 以外の値を KEY[7:0] ビットに書き込むと、ENABLE ビットは更新されません。KEY[7:0] ビットは読むと常に 0x00 が読み出されます。

14.3.1.11 MMPUENPTDMAC : DMAC 用 MPU イネーブル保護レジスタ

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0104

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	KEY[7:0]														—	—	—	—	—	—	—	PROTECT
------------	----------	--	--	--	--	--	--	--	--	--	--	--	--	--	---	---	---	---	---	---	---	---------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: MMPUENDMAC レジスタの書き込みは可能 1: MMPUENDMAC レジスタの書き込みから保護。読み出しは可能	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード PROTECT ビットへの書き込みを許可または禁止します。	W

注. S-TYPE-3
P-TYPE-2

注. ハーフワードアクセスで書き込みを行ってください。
バイトライトアクセスは禁止です。バイトライトアクセスを実行した場合、動作は保証されません。

PROTECT ビット (レジスタの保護)

PROTECT ビットは、MMPUENDMAC レジスタの保護を制御します。

PROTECT ビットを設定する際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0]ビット (キーコード)

KEY[7:0]ビットは、PROTECT ビットへの書き込みを許可または禁止します。

PROTECT ビットに書き込む際は、同時に KEY[7:0]ビットに 0xA5 を書き込んでください。

0xA5 以外の値を KEY[7:0]ビットに書き込むと、ENABLE ビットは更新されません。KEY[7:0]ビットは読むと常に 0x00 が読み出されます。

14.3.1.12 MMPUENPTEDMAC : EDMAC 用 MMPU イネーブル保護レジスタ

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0504

Bit position:	15																	0						
Bit field:	KEY[7:0]															—	—	—	—	—	—	—	—	PROTECT
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: MMPUENEDMAC レジスタの書き込みは可能 1: MMPUENEDMAC レジスタの書き込みから保護。読み出しは可能	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード PROTECT ビットへの書き込みを許可または禁止します。	W

注. S-TYPE-3
P-TYPE-2

注. ハーフワードアクセスで書き込みを行ってください。
バイトライトアクセスは禁止です。バイトライトアクセスを実行した場合、動作は保証されません。

PROTECT ビット (レジスタの保護)

PROTECT ビットは、MMPUENEDMAC レジスタの保護を制御します。

PROTECT ビットを設定する際は、同時に KEY[7:0]ビットに 0xA5 を書き込んでください。

KEY[7:0]ビット (キーコード)

KEY[7:0]ビットは、PROTECT ビットへの書き込みを禁止/許可します。

PROTECT ビットに書き込む際は、同時に KEY[7:0]ビットに 0xA5 を書き込んでください。

0xA5 以外の値を KEY[7:0]ビットに書き込むと、ENABLE ビットは更新されません。KEY[7:0]ビットは読むと常に 0x00 が読み出されます。

14.3.1.13 MMPURPTDMAC : DMAC 非セキュア用 MMPU 領域保護レジスタ

Base address: RMPU_NS = 0x5000_0000

Offset address: 0x0108

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0								
Bit field:	KEY[7:0]															—	—	—	—	—	—	—	—	PROTECT
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0						

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: DMAC 用バスマスタ MPU レジスタの書き込みは可能 1: DMAC 用バスマスタ MPU レジスタの書き込みから保護。読み出しは可能	R/W

ビット	シンボル	機能	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード PROTECT ビットへの書き込みを許可または禁止します。	W

注. S-TYPE-7
P-TYPE-2

注. ハーフワードアクセスで書き込みを行ってください。
バイトライトアクセスは禁止です。バイトライトアクセスを実行した場合、動作は保証されません。

PROTECT ビット (レジスタの保護)

PROTECT ビットは、保護する関連レジスタへの書き込みを許可または禁止します。

MMPURPTDMAC.PROTECT ビットは以下のレジスタを制御します。

- 非セキュア MMPUSDMACn (n = 0~7) レジスタ
- 非セキュア MMPUEDMACn (n = 0~7) レジスタ
- 非セキュア MMPUACDMACn (n = 0~7) レジスタ

PROTECT ビットに書き込む際は、ハーフワードアクセスを使用して同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、PROTECT ビットへの書き込みを許可または禁止します。PROTECT ビットに書き込む際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。0xA5 以外の値を KEY[7:0] ビットに書き込むと、PROTECT ビットは更新されません。KEY[7:0] ビットは読むと常に 0x00 が読み出されます。

14.3.1.14 MMPURPTDMAC_SEC : DMAC セキュア用 MMPU 領域保護レジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0x010C

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	KEY[7:0]														—	—	—	—	—	—	—	—	PROTECT
------------	----------	--	--	--	--	--	--	--	--	--	--	--	--	--	---	---	---	---	---	---	---	---	---------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: DMAC セキュア用バスマスタ MPU レジスタの書き込みは可能 1: DMAC セキュア用バスマスタ MPU レジスタの書き込みから保護。読み出しは可能	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード PROTECT ビットへの書き込みを許可または禁止します。	W

注. S-TYPE-6
P-TYPE-2

注. ハーフワードアクセスで書き込みを行ってください。
バイトライトアクセスは禁止です。バイトライトアクセスを実行した場合、動作は保証されません。

PROTECT ビット (レジスタの保護)

PROTECT ビットは、保護する関連レジスタへの書き込みを許可または禁止します。

MMPURPTDMAC_SEC.PROTECT ビットは以下のレジスタを制御します。

- セキュア MMPUSDMACn (n = 0~7) レジスタ
- セキュア MMPUEDMACn (n = 0~7) レジスタ

- セキュア MMPUACDMACn (n = 0~7) レジスタ

PROTECT ビットに書き込む際は、ハーフワードアクセスを使用して同時に KEY[7:0]ビットに 0xA5 を書き込んでください。

KEY[7:0]ビット (キーコード)

KEY[7:0]ビットは、PROTECT ビットへの書き込みを許可または禁止します。PROTECT ビットに書き込む際は、同時に KEY[7:0]ビットに 0xA5 を書き込んでください。0xA5 以外の値を KEY[7:0]ビットに書き込むと、PROTECT ビットは更新されません。KEY[7:0]ビットは読むと常に 0x00 が読み出されます。

14.3.1.15 MMPURPTEDMAC : EDMAC 用 MPU 領域保護レジスタ

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0508

Bit position:	15								8								0
Bit field:	KEY[7:0]							—	—	—	—	—	—	—	PROTECT		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: EDMAC 用バスマスタ MPU レジスタの書き込みは可能 1: EDMAC 用バスマスタ MPU レジスタの書き込みから保護。読み出しは可能	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード PROTECT ビットへの書き込みを許可または禁止します。	W

注. S-TYPE-3
P-TYPE-2

注. ハーフワードアクセスで書き込みを行ってください。
バイトライトアクセスは禁止です。バイトライトアクセスを実行した場合、動作は保証されません。

PROTECT ビット (レジスタの保護)

PROTECT ビットは、保護する関連レジスタへの書き込みを許可または禁止します。

MMPURPTEDMAC.PROTECT ビットは以下のレジスタを制御します。

- MMPUSEDMACn (n = 0~3) レジスタ
- MMPUEEDMACn (n = 0~3) レジスタ
- MMPUACEDMACn (n = 0~3) レジスタ

PROTECT ビットに書き込む際は、ハーフワードアクセスを使用して同時に KEY[7:0]ビットに 0xA5 を書き込んでください。

KEY[7:0]ビット (キーコード)

KEY[7:0]ビットは、PROTECT ビットへの書き込みを許可または禁止します。PROTECT ビットに書き込む際は、同時に KEY[7:0]ビットに 0xA5 を書き込んでください。0xA5 以外の値を KEY[7:0]ビットに書き込むと、PROTECT ビットは更新されません。KEY[7:0]ビットは読むと常に 0x00 が読み出されます。

14.3.1.16 MMPUOAD : MMPU 検出後の動作レジスタ

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0000

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]							—	—	—	—	—	—	—	—	OAD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	OAD	検出後の動作 0: ノンマスカブル割り込み 1: リセット	R/W
7:1	—	読むと0が読めます。書く場合、0としてください。	R/W
15:8	KEY[7:0]	キーコード OAD ビットへの書き込みを許可または禁止します。	R/W

注. S-TYPE-3
P-TYPE-2

注. ハーフワードアクセスで書き込みを行ってください。
バイトライトアクセスは禁止です。バイトライトアクセスを実行した場合、動作は保証されません。

OAD ビット (検出後の動作)

OAD ビットは、アクセス違反が検出された場合の動作を指定します。

OAD ビットが0のとき、エラー応答が返され、ノンマスカブル割り込みが発生します。

OAD ビットが1のとき、リセット要求が発生します。

OAD ビットに書き込む際は、ハーフワードアクセスを使用して同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、OAD ビットへの書き込みを許可または禁止します。OAD ビットに書き込む際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。他の値を書き込むと、OAD ビットは更新されません。

KEY[7:0] ビットは読むと常に 0x00 が読み出されます。

14.3.1.17 MMPUOADPT : MMPU 検出後の動作保護レジスタ

Base address: RMPU = 0x4000_0000
RMPU_NS = 0x5000_0000

Offset address: 0x0004

Bit position:	15								8								0
Bit field:	KEY[7:0]							—	—	—	—	—	—	—	—	PROTECT	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: MMPUOAD レジスタの書き込みは可能 1: MMPUOAD レジスタの書き込みから保護。読み出しは可能	R/W
7:1	—	読むと0が読めます。書く場合、0としてください。	R/W
15:8	KEY[7:0]	キーコード PROTECT ビットへの書き込みを許可または禁止します。	W

注. S-TYPE-3

P-TYPE-2

注. ハーフワードアクセスで書き込みを行ってください。
バイトライトアクセスは禁止です。バイトライトアクセスを実行した場合、動作は保証されません。

PROTECT ビット (レジスタの保護)

PROTECT ビットは、保護する関連レジスタへの書き込みを許可または禁止します。
MMPUOAD.PROTECT ビットは以下のレジスタを制御します。

- MMPUOAD レジスタ

PROTECT ビットに書き込む際は、ハーフワードアクセスを使用して同時に KEY[7:0]ビットに 0xA5 を書き込んでください。

KEY[7:0]ビット (キーコード)

KEY[7:0]ビットは、PROTECT ビットへの書き込みを許可または禁止します。PROTECT ビットに書き込む際は、同時に KEY[7:0]ビットに 0xA5 を書き込んでください。これ以外の値を KEY[7:0]ビットに書き込むと、PROTECT ビットは更新されません。KEY[7:0]ビットは読むと常に 0x00 が読み出されます。

14.3.2 動作説明

14.3.2.1 メモリプロテクション

バスマスタ MPU は、各アクセス制御領域に設定されたアクセス制御情報を用いてメモリアccessを監視します。アクセスがバスマスタ MPU に設定されたアクセス許可に違反すると、バスマスタ MPU はメモリプロテクションエラーを発生させます。

バスマスタ MPU には、DMAC、EDMAC のマスタグループがあります。メモリプロテクション機能は、統合したマスタグループに対してバスのアドレスをチェックし、バスマスタ MPU により保護領域へのマスタグループの不正アクセスをブロックします。

DMAC 用バスマスタ MPU の領域設定レジスタは、MMPUSARA レジスタを使用したセキュアマスタおよび非セキュアマスタに対して設定可能です。MMPUSARA.MMPUASAn=0 における MPU 領域設定は、セキュアマスタからのアクセスのみに適用されます。MMPUSARA.MMPUASAn=1 における MPU 領域設定は、非セキュアマスタからのアクセスのみに適用されます。図 14.1 に MPU のセキュア領域と非セキュア領域設定時のセキュアマスタと非セキュアマスタに対するアクセス権限の例を示します。

セキュアDMAC用 メモリ属性		非セキュアDMAC用 メモリ属性		セキュアDMAC アクセス権限	非セキュアDMAC アクセス権限
非セキュア エイリアス 領域	保護領域		保護領域	全アクセスブロック	全アクセスブロック
	領域1 (MMPUASA1 = セキュア) 読み出し/書き込み許可 アンプリビレッジ許可		領域2 (MMPUASA2 = 非セキュア) 読み出し専用 (書き込み保護) アンプリビレッジ保護	全アクセス許可 (領域2の影響なし)	アンプリビレッジ読み出しアクセスブロック アンプリビレッジ書き込みアクセスブロック アンプリビレッジ読み出しアクセス許可 プリビレッジ書き込みアクセスブロック (領域1の影響なし)
				全アクセスブロック	全アクセスブロック
セキュア エイリアス 領域	保護領域		保護領域	全アクセスブロック	全アクセス保護 (セキュリティ違反)
	領域0 (MMPUASA0 = セキュア) 読み出し/書き込み許可 アンプリビレッジ保護			アンプリビレッジ読み出し/書き込み アクセスブロック プリビレッジ読み出し/書き込み アクセス許可	全アクセスブロック (セキュリティ違反) (領域0の影響なし)

図 14.1 MPU のセキュア領域と非セキュア領域設定時のアクセス権限の例

バスマスタ MPU は、リセット後、全領域が許可領域です。MMPUENXXXX.ENABLE が 1 で、対応するバスマスタに MPU の領域設定がない場合、全領域が保護領域です。(XXXX = マスタグループ名)

図 14.2 にバスマスタ MPU 領域のオーバーラップによるアクセスの許可または保護について示します。

オーバーラップ領域へのアクセス制御は以下のとおりです。

- 1 つ以上の領域の出力が保護領域の場合、領域は保護領域として処理されます。
- 全領域の出力が領域外の場合、領域は保護領域として処理されます。
- 他の場合は許可領域として処理されます。




図 14.2 バスマスタ MPU 領域のオーバーラップによるアクセスの許可または保護

図 14.3 にリセット後のレジスタの設定フローを示します。本レジスタ設定中は、CPU 以外のバスマスタを停止してください。




図 14.3 リセット後のレジスタの設定フロー

図 14.4 に領域追加のレジスタの設定フローを示します。本レジスタ設定中は、CPU 以外のマスタを停止してください。




図 14.4 領域追加のレジスタの設定フロー

14.3.2.2 レジスタの保護

バスマスタ MPU 関連のレジスタは、表 14.4 に示した PROTECT ビットで保護できます。

表 14.4 PROTECT ビットと保護対象レジスタ

PROTECT ビット	保護対象レジスタ
MMPUENPTDMAC.PROTECT	MMPUENDMAC
MMPUENPTEDMAC.PROTECT	MMPUENEDMAC
MMPURPTDMAC.PROTECT	以下のレジスタは、MMPUSARA.MMPUASAn (n = 0~7) により、非セキュアに設定されます。 MMPUSDMACn (n = 0~7) MMPUEDMACn (n = 0~7) MMPUACDMACn (n = 0~7)
MMPURPTDMAC_SEC.PROTECT	以下のレジスタは、MMPUSARA.MMPUASAn (n = 0~7) により、セキュアに設定されます。 MMPUSDMACn (n = 0~7) MMPUEDMACn (n = 0~7) MMPUACDMACn (n = 0~7)
MMPURPTEDMAC.PROTECT	MMPUSEDMACn (n = 0~3) MMPUEEDMACn (n = 0~3) MMPUACEDMACn (n = 0~3)
MMPUOADPT.PROTECT	MMPUOAD.OAD

14.3.2.3 メモリプロテクションエラー

保護領域に対するアクセスが検出されると、バスマスタ MPU はエラーを発生させます。メモリプロテクションエラーは、MMPUOAD ビットによってノンマスカブル割り込みまたはリセットのいずれかを選択できます。

バスマスタ MPU エラーの詳細は、「13. バス」を参照してください。

ノンマスカブル割り込みの状態は ICU.NMISR.BUSST フラグに示されます。詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。リセットの状態は SYSC.RSTSR1.BUSRF フラグに示されます。詳細は、「5. リセット」を参照してください。

14.4 参考資料

1. *ARM® v8-M Architecture Reference Manual* (ARM DDI0553B.g)
2. *ARM® Cortex®-M85 Processor Technical Reference Manual*, *ARM® Cortex®-M33 Processor Technical Reference Manual* (ARM 101924_0002_05_en, ARM 100230_0004_00_en)
3. *ARM® Cortex®-M85 Processor User Guide Reference Material*, *ARM® Cortex®-M33 Processor User Guide Reference Material* (ARM 101927_0002_05_en, ARM 100234_0002_00_en)
4. *ARM® Cortex®-M85 Processor Integration and Implementation Manual*, *ARM® Cortex®-M33 Processor Integration and Implementation Manual* (ARM 101925_0002_05_en, ARM 100323_0002_00_en)

15. DMA コントローラ (DMAC)

15.1 概要

本 MCU は、8 チャンネルの DMA コントローラ (DMAC) を内蔵しており、CPU を介さずにデータ転送が可能です。DMA 転送要求が発生すると、DMAC は転送元アドレスに格納されているデータを転送先アドレスへ転送します。

表 15.1 に DMAC の仕様を、図 15.1 に DMAC のブロック図を示します。

表 15.1 DMAC の仕様

項目	内容	
チャンネル数	8 チャンネル (DMACn (n = 0~7))	
転送空間	4 GB (0x0000_0000~0xFFFF_FFFF のうち、予約領域を除く領域)	
最大転送データ数	64M データ (ブロック転送モードにおける最大転送数 : 1,024 データ × 65,536 ブロック)	
DMAC 起動要因	チャンネルごとに個別に選択可能 <ul style="list-style-type: none"> ソフトウェアトリガ 周辺モジュールからの割り込み要求/外部割り込み入力端子からのトリガ(注1) 	
チャンネル優先順位	チャンネル0 > チャンネル1 > チャンネル2 > チャンネル3... > チャンネル7 (チャンネル0 : 最高)	
転送データ	1 データ	ビット長 : 8 ビット、16 ビット、32 ビット
	ブロックサイズ	データ数 : 1~1024
転送モード	ノーマル転送モード	<ul style="list-style-type: none"> 1 回の DMA 転送要求で 1 データを転送 設定可能なフリーランニング機能 (データ転送の全回数での指定なし)
	リピート転送モード	<ul style="list-style-type: none"> 1 回の DMA 転送要求で 1 データを転送 転送元または転送先に指定したリピートサイズ分のデータを転送すると、転送開始時のアドレスに復帰 設定可能な最大リピートサイズ : 1024 選択可能なフリーランニング機能
	リピートブロック転送モード	<ul style="list-style-type: none"> 1 回の DMA 転送要求で 1 ブロックを転送 設定可能な最大ブロックサイズ : 1024 ブロック転送はリピート可能 設定可能な最大リピートサイズ : 64K 選択可能なフリーランニング機能
	ブロック転送モード	<ul style="list-style-type: none"> 1 回の DMA 転送要求で 1 ブロックを転送 設定可能な最大ブロックサイズ : 1024 選択可能なフリーランニング機能
選択機能	拡張リピート領域機能	<ul style="list-style-type: none"> 転送アドレスレジスタの上位ビット値を固定したまま、特定範囲のアドレス値を繰り返すことでデータ転送が可能 拡張リピート領域は 2 バイトから 128 MB まで転送元、転送先に設定可能
DMA 転送エラーの処理		<ul style="list-style-type: none"> DMAC 転送エラー発生時に、エラーを発生させたチャンネルの転送を停止 ICU に対して DMAC エラーチャンネルの起動要求用レジスタのクリアを要求
割り込み (DMAC0n_INT)	転送終了割り込み	転送カウンタで設定したデータ数の転送終了時に発生
	転送エスケープ終了割り込み	<ul style="list-style-type: none"> リピートサイズ分のデータ転送の終了時に発生 拡張リピート領域の転送元アドレスがオーバーフローした時に発生 拡張リピート領域の転送先アドレスがオーバーフローした時に発生
割り込み (DMA0_TRANS_ERR)	エラー応答検出割り込み	<ul style="list-style-type: none"> DMAC 転送エラーが生じた時に発生
イベントリンク機能 (DMAC0n_INT)		各データ転送後 (ブロックの場合は各ブロック転送後)、イベントリンク要求を発生
モジュールストップ機能		モジュールストップ状態に設定して消費電力を削減
TrustZone フィルタ		各チャンネルに対してセキュリティ属性とプリビレッジ属性を設定可能

注. DMAC チャンネルのセキュリティ属性レジスタは ICU.ICUSARC で説明されます。

注 1. DMAC の起動要因については、「12. 割り込みコントローラユニット (ICU)」の表 12.4 を参照してください。




図 15.1 DMAC のブロック図

15.2 レジスタの説明

15.2.1 DMACCHSAR : DMA チャンネルセキュリティ属性レジスタ

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x1A0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	SADM AC7	SADM AC6	SADM AC5	SADM AC4	SADM AC3	SADM AC2	SADM AC1	SADM AC0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	SADMAC7~ SADMAC0	DMAC チャンネルの出力とレジスタのセキュリティ属性 0: セキュア 1: 非セキュア	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1, P-TYPE-1

SADMACn (n = 0~7)

本ビットは DMAC チャンネルのレジスタのセキュリティ属性を指定します。

本ビットは各 DMAC チャンネルのマスタ出力のセキュリティ属性を決めます。

DMAC レジスタの制御チャンネルを以下に示します。

- CPSCU.DMACCHPAR.PADMACn
- DMAC.DELSR チャンネル n
- DMAC.DMSAR チャンネル n
- DMAC.DMSRR チャンネル n
- DMAC.DMDAR チャンネル n
- DMAC.DMDRR チャンネル n
- DMAC.DMCRA チャンネル n
- DMAC.DMCRB チャンネル n
- DMAC.DMTMD チャンネル n
- DMAC.DMINT チャンネル n
- DMAC.DMAMD チャンネル n
- DMAC.DMOFR チャンネル n
- DMAC.DMCNT チャンネル n
- DMAC.DMREQ チャンネル n
- DMAC.DMSTS チャンネル n
- DMAC.DMSBS チャンネル n
- DMAC.DMDBS チャンネル n
- DMAC.DMBWR チャンネル n

15.2.2 DMACCHPAR : DMA チャンネルプリビレッジ属性レジスタ

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x1F0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	PADM AC7	PADM AC6	PADM AC5	PADM AC4	PADM AC3	PADM AC2	PADM AC1	PADM AC0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	PADMAC7~ PADMAC0	DMAC チャンネルの出力とレジスタのプリビレッジ属性 0: プリビレッジ 1: アンプリビレッジ	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-2, P-TYPE-1

PADMACn (n = 0~7)

本ビットは DMAC チャンネルの出力とレジスタのプリビレッジ属性を指定します。

本ビットは各 DMAC チャンネルのマスタ出力のプリビレッジ属性を決めます。本ビットは各チャンネルの DMAC レジスタのプリビレッジ属性も決めます。〔15.3.14. チャンネルプリビレッジ〕を参照してください。)

DMAC レジスタの制御チャンネルを以下に示します。

- DMAC.DMSAR チャンネル n
- DMAC.DMSRR チャンネル n
- DMAC.DMDAR チャンネル n
- DMAC.DMDRR チャンネル n
- DMAC.DMCRA チャンネル n
- DMAC.DMCRB チャンネル n
- DMAC.DMTMD チャンネル n
- DMAC.DMINT チャンネル n
- DMAC.DMAMD チャンネル n
- DMAC.DMOFR チャンネル n
- DMAC.DMCNT チャンネル n
- DMAC.DMREQ チャンネル n
- DMAC.DMSTS チャンネル n
- DMAC.DMSBS チャンネル n
- DMAC.DMDBS チャンネル n
- DMAC.DMBWR チャンネル n

15.2.3 DMACSAR : DMAC コントローラセキュリティ属性レジスタ

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x34

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DMAS TSA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DMASTSA	DMAST セキュリティ属性 0: セキュア 1: 非セキュア	R/W

ビット	シンボル	機能	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1, P-TYPE-1

注. セキュアアクセスのみが本レジスタに書き込み可能です。セキュアアクセスと非セキュアリードアクセスの両方が許可されていますが、非セキュアライトアクセスは許可されていません。TrustZone アクセスメッセージは発生しません。

注. このレジスタは PRCR レジスタによって書き込み保護されています。

DMAC ではセキュリティ属性は各チャンネルに設定されます。ただし、本レジスタは DMAST レジスタのセキュリティ属性のみを設定します。

DMASTSA ビット (DMAST セキュリティ属性)

DMASTSA ビットは DMAST 用レジスタのセキュリティ属性を指定します。DMA 転送が有効またはバスマスタが DMA レジスタに書き込んでいる間は、DMASTSA ビットに書き込まないでください。

15.2.4 DELSRn : DMAC イベントリンク設定レジスタ n (n = 0~7)

Base address: DMA0 = 0x4000_A800
DMA0_NS = 0x5000_A800

Offset address: 0x080 + 0x04 × n (n = 0~7)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16		
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	IR		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Bit field:	—	—	—	—	—	—	—	DELS[8:0]									—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

ビット	シンボル	機能	R/W
8:0	DELS[8:0]	DMAC イベントリンク選択 0x00: 対応する DMAC モジュールへの割り込みは禁止 その他: リンクするイベント信号の番号詳細は、表 12.4 を参照してください。	R/W(注1)
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	IR	DMAC 起動要求ステータスフラグ 0: DMAC 起動要求なし 1: DMAC 起動要求あり	R/W(注2)
31:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W(注1)

注. P-TYPE-2. セキュリティ属性によるアクセスについては下記を参照してください。

注 1. 本レジスタはハーフワードアクセスまたはワードアクセスをしてください。

注 2. IR フラグに 1 を書き込まないでください。

本レジスタには、トラストイベントルートコントロールレジスタ (TEVTRCR) の設定によって、異なるセキュアアクセス許可があります。

セキュリティ属性がセキュアに設定されている場合、

- セキュアアクセスが許可されています。
- 非セキュアライトアクセスは無視されます。非セキュアリードアクセスは 0 が読めます。TrustZone アクセスメッセージが発生します。

セキュリティ属性が非セキュアに設定されていて、トラストイベントルートが禁止されている場合、

- セキュアライトアクセスは無視されます。セキュアリードアクセスは 0 が読めます。TrustZone アクセスメッセージが発生します。
- 非セキュアアクセスが許可されています。

セキュリティ属性が非セキュアに設定されていて、トラストイベントルートが許可されている場合、

- DELS ビットへのセキュアアクセスが許可されています。
- DELS ビットへの非セキュアライトアクセスは無視されます。DELS ビットへの非セキュアリードアクセスは許可されています。
- 他のビットへのセキュアライトアクセスは無視されます。他のビットへのセキュアリードアクセスは 0 が読めます。
- 他のビットへの非セキュアアクセスが許可されています。
- TrustZone アクセスエラーは発生しません。

DELS[8:0]ビット (DMAC イベントリンク選択)

DELS[8:0]ビットは対応する DMAC モジュールへのイベント信号にリンクします。すべての DELS[8:0]ビットを同時に書き込んでください。複数の DELSRn レジスタに同じイベント番号を設定しないでください。

[1 になる条件]

- 本ビットに値を書いたとき

[0 になる条件]

- 本ビットに 0 を書いたとき
- アクセスエラーの発生により、DMA 転送が停止したとき「15.5. DMA 転送エラーの処理」を参照してください。

IR フラグ (DMAC 起動要求ステータスフラグ)

本フラグは DMAC 起動要求のステータスフラグです。

本フラグは本レジスタの DELS[8:0]ビットに対応します。

[1 になる条件]

- 対応する周辺モジュールまたは IRQi 端子から DMAC の起動要求が発生したとき

[0 になる条件]

- 本フラグに 0 を書いたとき
- DMAC 起動要求発生後に DMA 転送を開始したとき
- アクセスエラーの発生により DMA 転送が停止したとき「15.5. DMA 転送エラーの処理」を参照してください。

注. IR フラグは DMA 転送終了後に自動的にクリアされますので、アポート発生時などの緊急時以外は 0 を書き込まないでください。DMA 転送中に 0 を書いた場合、DMA 転送動作は保証できません。

15.2.5 DMSAR : DMA 転送元アドレスレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x00

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	転送元の開始アドレスを設定 設定範囲 : 0x00000000~0xFFFFFFFF (4 GB)	R/W

注. S-TYPE-3, P-TYPE-3

DMSAR レジスタは、DMAC 起動が無効 (DMAST.DMST = 0) または DMA 転送が無効 (DMCNT.DTE = 0) のときに設定してください。

注. このレジスタのアドレスアライメントは、DMTMD.SZ ビットで選択した転送データサイズ値と一致している必要があります。

15.2.6 DMSRR : DMA 転送元リロードアドレスレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x20

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	転送元リロードアドレス指定 0x0000_0000~0xFFFF_FFFF (4 GB)	R/W

注. S-TYPE-3, P-TYPE-3

DMSRR レジスタは、DMAC 起動が無効 (DMAST.DMST = 0) または対応するチャンネルの DMA 転送が無効 (DMCNT.DTE = 0) のときに設定してください。

DMSRR は、リピートブロック転送モードで DMSBS に設定されたバッファサイズの開始アドレスを格納するために使用されます。リピートブロック転送モードにおいて、DMSAR は転送終了後に DMSRR の値をリロードします。

ノーマル転送モード、リピート転送モード、およびブロック転送モードでは、DMSRR は使用されません。その設定は無効です。

注. このレジスタのアドレスアライメントは、DMTMD.SZ ビットで選択した転送データサイズ値と一致している必要があります。

15.2.7 DMDAR : DMA 転送先アドレスレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x04

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	転送先の開始アドレスを設定 設定範囲 : 0x0000_0000~0xFFFF_FFFF (4 GB)	R/W

注. S-TYPE-3, P-TYPE-3

DMDAR レジスタは、DMAC 起動が無効 (DMAST.DMST = 0) または対応するチャンネルの DMA 転送が無効 (DMCNT.DTE = 0) のときに設定してください。

注. このレジスタのアドレスアライメントは、DMTMD.SZ ビットで選択した転送データサイズ値と一致している必要があります。

15.2.8 DMDRR : DMA 転送先リロードアドレスレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x24

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	転送先リロードアドレス指定 設定範囲 : 0x0000_0000~0xFFFF_FFFF (4 GB)	R/W

注. S-TYPE-3, P-TYPE-3

DMDRR レジスタは、DMAC 起動が無効 (DMAST.DMST = 0) または対応するチャンネルの DMA 転送が無効 (DMCNT.DTE = 0) のときに設定してください。

DMDRR は、リピート/ブロック転送モードで DMDBS に設定されたバッファサイズの開始アドレスを格納するために使用されます。リピート/ブロック転送モードにおいて、DMDAR は転送終了後に DMDRR の値をリロードします。

ノーマル転送モード、リピート転送モード、およびブロック転送モードでは、DMDRR は使用されず、その設定は無効です。

注. このレジスタのアドレスアライメントは、DMTMD.SZ ビットで選択した転送データサイズ値と一致している必要があります。

15.2.9 DMCRA : DMA 転送カウントレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x08

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:

—	—	—	—	—	—	DMCRAH[9:0]									
---	---	---	---	---	---	-------------	--	--	--	--	--	--	--	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

DMCRL[15:0]															
-------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	DMCRL[15:0]	転送カウント下位ビット 転送回数を設定	R/W
25:16	DMCRAH[9:0]	転送カウント上位ビット 転送回数を設定	R/W
31:26	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

リピート転送モード、ブロック転送モードおよびリピートブロック転送モードでは、DMCRAH ビットと DMCRL ビットに同じ値を設定してください。リピート転送モード、ブロック転送モードおよびリピートブロック転送モードではビット 15~ビット 10 は 0 に固定です。

(1) ノーマル転送モード (DMTMD.MD[1:0] = 00b) の場合

ノーマル転送モードでは、DMCRL ビットは 16 ビットの転送カウンタとして機能します。

転送回数は、設定値が 0x0001 のときは 1 回、0xFFFF のときは 65535 回となります。1 回のデータ転送を行うたびにデクリメント (-1) されます。

設定値が 0x0000 のときは転送回数の指定なしとなり、転送カウンタが停止した状態でデータ転送を行います (フリーランニング機能)。

ノーマル転送モードでは、フリーランニング機能は DMTMD.TKP ビットにより選択されません。

ノーマル転送モードでは、DMCRAH ビットを使用しないでください。DMCRAH ビットへは 0x0000 を書いてください。

(2) リpeat転送モード (DMTMD.MD[1:0] = 01b) の場合

リpeat転送モードでは、DMCRAH ビットはリpeatサイズを指定し、DMCRAL ビットは 10 ビットの転送カウンタとして機能します。

転送回数は、設定値が 0x001 のときは 1 回、0x3FF のときは 1023 回、0x000 のときは 1024 回となります。リpeat転送モードでは、0x000~0x3FF (1~1024 回) の範囲の値を DMCRAH ビットと DMCRAL ビットに設定可能です。

DMCRAL[15:10]ビットの設定は無効です。これらのビットには 0 を書いてください。

DMCRAL ビットは 1 回のデータ転送を行うたびにデクリメント (-1) され、0x000 になると DMCRAH ビットの値が DMCRAL ビットにロードされます。

(3) ブロック転送モード (DMTMD.MD[1:0] = 10b) の場合

ブロック転送モードでは、DMCRAH ビットはブロックサイズを指定し、DMCRAL ビットは 10 ビットのブロックサイズカウンタとして機能します。

設定値が 0x001 のときはブロックサイズ 1、0x3FF のときはブロックサイズ 1023、0x000 のときはブロックサイズ 1024 となります。ブロック転送モードでは、0x000~0x3FF の範囲の値を DMCRAH ビットと DMCRAL ビットに設定可能です。

DMCRAL[15:10]ビットの設定は無効です。これらのビットには 0 を書いてください。

DMCRAL ビットは 1 回のデータ転送を行うたびにデクリメント (-1) され、0x000 になると DMCRAH ビットの値が DMCRAL ビットにロードされます。

(4) リpeatブロック転送モード (DMTMD.MD[1:0] = 11b) の場合

リpeatブロック転送モードでは、DMCRAH ビットはブロックサイズを指定し、DMCRAL ビットは 10 ビットのブロックサイズカウンタとして機能します。

設定値が 0x001 のときはブロックサイズ 1、0x3FF のときはブロックサイズ 1023、0x000 のときはブロックサイズ 1024 となります。このモードでは、DMCRAH ビットと DMCRAL ビットの設定可能範囲は、0x000~0x3FF です。

DMCRAL[15:10]ビットの設定は無効です。これらのビットには 0 を書いてください。

DMCRAL ビットは 1 回のデータ転送を行うたびにデクリメント (-1) され、0x000 になると DMCRAH ビットの値が DMCRAL ビットにロードされます。

15.2.10 DMCRB : DMA ブロック転送カウントレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x0C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	DMCRBH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DMCRBL[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	DMCRBL[15:0]	ブロック転送回数、リピート転送回数またはリピートブロック転送回数をカウント 0x0001~0xFFFF (1~65535) 0x0000 (65536)	R/W
31:16	DMCRBH[15:0]	ブロック転送回数、リピート転送回数またはリピートブロック転送回数を設定 0x0001~0xFFFF (1~65535) 0x0000 (65536)	R/W

注: S-TYPE-3, P-TYPE-3

リピート転送モード、ブロック転送モード、およびリピートブロック転送モードでは、DMCRBH ビットと DMCRBL ビットに同じ値を設定してください。

DMCRBH ビットは、ブロック転送モード時、リピート転送モード時、およびリピートブロック転送モード時の転送回数を指定します。また、DMCRBL ビットは、ブロック転送モード時、リピート転送モード時、およびリピートブロック転送モード時に 16 ビットの転送回数カウンタとして機能します。

転送回数は、設定値が 0x0001 のときは 1 回、0xFFFF のときは 65535 回、0x0000 のときは 65536 回となります。

リピート転送モードの場合、1 リピートサイズの最終データ転送時にデクリメント (-1) されます。

ブロック転送モードおよびリピートブロック転送モードの場合、最終ブロックのデータ転送時にデクリメント (-1) されます。

ノーマル転送モードでは、設定は無効ですので、DMCRB レジスタは使用しないでください。

DMTMD.TKP = 1 で 1 リピートサイズまたは 1 ブロックサイズの最終データ転送時に、DMCRBL ビットは自動的に DMCRBH ビットの値をリロードします。

15.2.11 DMTMD : DMA 転送モードレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x10

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	MD[1:0]	DTS[1:0]	—	TKP	SZ[1:0]	—	—	—	—	—	—	—	—	—	DCTG[1:0]	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	DCTG[1:0]	転送要求元選択 0 0: ソフトウェア 0 1: 周辺モジュールまたは外部割り込み入力端子からの割り込み(注1) 1 0: 設定禁止 1 1: 設定禁止	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
9:8	SZ[1:0]	転送データサイズ選択 0 0: 8 ビット 0 1: 16 ビット 1 0: 32 ビット 1 1: 設定禁止	R/W
10	TKP	転送継続 0: 設定した総転送回数完了により転送が終了する 1: 設定した総転送回数完了により転送が終了しない (フリーランニング)	R/W
11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:12	DTS[1:0]	リピート領域選択 0 0: 転送先をリピート領域またはブロック領域に設定 0 1: 転送元をリピート領域またはブロック領域に設定 1 0: リピート領域、ブロック領域の設定なし 1 1: 設定禁止	R/W
15:14	MD[1:0]	転送モード選択 0 0: ノーマル転送 0 1: リピート転送 1 0: ブロック転送 1 1: リピートブロック転送	R/W

注. S-TYPE-3, P-TYPE-3

注 1. DMAC の起動要因を選択するには、DELSRn レジスタを使用してください。DMAC の起動要因の詳細については、「12. 割り込みコントローラユニット (ICU)」の表 12.4 を参照してください。

DTIS[1:0]ビット (リピート領域選択)

DTIS[1:0]ビットは、リピート転送またはブロック転送モードにおいて、リピート領域としての転送元または転送先を選択します。ノーマル転送モードまたはリピートブロック転送モードでは、これらのビットの設定値は無効です。

TKP ビット (転送継続)

TKP ビットは、リピート転送、ブロック転送、またはリピートブロック転送モードにおいて、設定した総転送回数完了により転送が終了するか、継続するかを選択します。ノーマル転送モードでは、このビットの設定値は無効です。

15.2.12 DMINT : DMA 割り込み設定レジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x13

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	DTIE	ESIE	RPTIE	SARIE	DARIE

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DARIE	転送先アドレス拡張リピート領域オーバーフロー割り込み許可 0: 転送先アドレス拡張リピート領域オーバーフロー割り込み要求を禁止 1: 転送先アドレス拡張リピート領域オーバーフロー割り込み要求を許可	R/W
1	SARIE	転送元アドレス拡張リピート領域オーバーフロー割り込み許可 0: 転送元アドレス拡張リピート領域オーバーフロー割り込み要求を禁止 1: 転送元アドレス拡張リピート領域オーバーフロー割り込み要求を許可	R/W
2	RPTIE	リピートサイズ終了割り込み許可 0: リピートサイズ終了割り込み要求を禁止 1: リピートサイズ終了割り込み要求を許可	R/W
3	ESIE	転送エスケープ終了割り込み許可 0: 転送エスケープ終了割り込み要求を禁止 1: 転送エスケープ終了割り込み要求を許可	R/W

ビット	シンボル	機能	R/W
4	DTIE	転送終了割り込み許可 0: 転送終了割り込み要求を禁止 1: 転送終了割り込み要求を許可	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

DARIE ビット (転送先アドレス拡張リポート領域オーバーフロー割り込み許可)

DARIE ビットが 1 のときに、転送先アドレスの拡張リポート領域オーバーフローが発生すると、DMCNT.DTE ビットが 0 になります。同時に DMSTS.ESIF フラグが 1 になり、転送先アドレスの拡張リポート領域オーバーフローによって割り込みが要求されることを示します。

拡張リポート領域機能をブロック転送モードと併用する場合は、1 ブロック分のデータ転送終了後に割り込み要求が発生します。転送を終了したチャンネルの DMCNT.DTE ビットを 1 にすると、転送終了時の状態から再び転送を開始することができます。

転送先アドレスに拡張リポート領域を設定していない場合、このビットは無視されます。

リポートブロック転送モードへ設定する場合、本ビットを使用しないでください。

SARIE ビット (転送元アドレス拡張リポート領域オーバーフロー割り込み許可)

SARIE ビットが 1 のときに、転送元アドレスの拡張リポート領域オーバーフローが発生すると、DMCNT.DTE ビットが 0 になります。同時に DMSTS.ESIF フラグが 1 になり、転送元アドレスの拡張リポート領域オーバーフローによって割り込みが要求されることを示します。

拡張リポート領域機能をブロック転送モードと併用する場合は、1 ブロック分のデータ転送終了後に割り込み要求が発生します。転送を終了したチャンネルの DMCNT.DTE ビットを 1 にすると、転送終了時の状態から再び転送を開始することができます。

転送元アドレスに拡張リポート領域を設定していない場合は、このビットは無視されます。

リポートブロック転送モードへ設定する場合、本ビットを使用しないでください。

RPTIE ビット (リポートサイズ終了割り込み許可)

リポート転送モードにおいて RPTIE ビットを 1 にすると、1 リポートサイズ分のデータ転送終了後に DMCNT.DTE ビットが 0 になります。同時に DMSTS.ESIF フラグが 1 になり、リポートサイズ終了割り込み要求が発生したことを示します。DMTMD.DTS[1:0] ビットを 10b (リポート領域、ブロック領域の指定なし) にしたときも、リポートサイズ終了割り込み要求を発生させることができます。

このビットをブロック転送モードで 1 にしたときも、リポート転送モードの場合と同様に 1 ブロックのデータ転送終了後に DMCNT.DTE ビットが 0 になります。同時に DMSTS.ESIF フラグが 1 になり、リポートサイズ終了割り込み要求が発生したことを示します。DMTMD.DTS[1:0] ビットを 10b (リポート領域、ブロック領域の指定なし) にしたときも、リポートサイズ終了割り込み要求を発生させることができます。

リポートブロック転送モードへ設定する場合、本ビットを使用しないでください。

ESIE ビット (転送エスケープ終了割り込み許可)

ESIE ビットは DMA 転送中に発生した転送エスケープ終了割り込み要求 (リポートサイズ終了割り込み要求、拡張リポート領域オーバーフロー割り込み要求) を許可します。

このビットが 1 のとき割り込みが発生して、DMSTS.ESIF フラグが 1 になります。転送エスケープ終了割り込みを解除するには、このビットまたは DMSTS.ESIF フラグを 0 にします。

DTIE ビット (転送終了割り込み許可)

DTIE ビットは指定した回数のデータ転送が終了したときに発生する転送終了割り込み要求を許可します。

このビットが 1 のとき、DMSTS.DTIF フラグが 1 になると、転送終了割り込みが発生します。転送終了割り込みを解除するには、このビットまたは DMSTS.DTIF フラグを 0 にします。

15.2.13 DMAMD : DMA アドレスモードレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x14

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	SM[1:0]	SADR	SARA[4:0]	DM[1:0]	DADR	DARA[4:0]
------------	---------	------	-----------	---------	------	-----------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
4:0	DARA[4:0]	転送先アドレス拡張リピート領域設定 転送先アドレスに拡張リピート領域を設定します。設定についての詳細は、表 15.2 を参照してください。	R/W
5	DADR	リロード後の転送先アドレス更新選択 0: リロードのみ 1: リロード後にインデックス追加	R/W
7:6	DM[1:0]	転送先アドレス更新モード設定 00: 転送先アドレス固定 01: オフセット加算 10: 転送先アドレスインクリメント 11: 転送先アドレスデクリメント	R/W
12:8	SARA[4:0]	転送元アドレス拡張リピート領域設定 転送元アドレスに拡張リピート領域を設定します。設定値についての詳細は、表 15.2 を参照してください。	R/W
13	SADR	リロード後の転送元アドレス更新選択 0: リロードのみ 1: リロード後にインデックス追加	R/W
15:14	SM[1:0]	転送元アドレス更新モード設定 00: 転送元アドレス固定 01: オフセット加算 10: 転送元アドレスインクリメント 11: 転送元アドレスデクリメント	R/W

注. S-TYPE-3, P-TYPE-3

DARA[4:0]ビット (転送先アドレス拡張リピート領域設定)

DARA[4:0]ビットは転送先アドレスに拡張リピート領域を設定します。拡張リピート領域機能は、指定した下位アドレスビットを更新し、残りの上位アドレスビットを固定することで実現されます。拡張リピート領域のサイズは、2 バイトから 128 MB まで設定可能です。設定間隔は 2 のべき乗バイト単位です。

アドレスのインクリメントにより下位アドレスが拡張リピート領域をオーバーフローすると、拡張リピート領域の開始アドレスが設定されます。同様にアドレスのデクリメントにより下位アドレスが拡張リピート領域をアンダーフローすると、拡張リピート領域の終了アドレスが設定されます。

転送先にリピート領域またはブロック領域を設定している場合、転送先アドレスに拡張リピート領域を設定しないでください。リピート転送またはブロック転送を選択した場合、DMTMD.DTS[1:0] = 00b (転送先にリピート領域またはブロック領域を設定) であれば、DARA[4:0]ビットには 00000b を書いてください。

リピートブロック転送モードでは、DARA[4:0]ビットには 00000b を書いてください。

拡張リピート領域でオーバーフローまたはアンダーフローが発生したとき、割り込みを要求するには、DMINT.DARIE ビットを 1 にしてください。表 15.2 には、各設定値に対応した拡張リピート領域が示されています。

DADR ビット (リロード後の転送先アドレス更新選択)

リピートブロック転送モードでは、本ビットは DMDRR リロード後の DMDAR の動作を指定します。

本ビットに 1 を設定すると、DMDRR リロード後の DMDAR にインデックス値 ((DMDBSH-DMDBSL) × データサイズ) が付加されます。

本ビットに 0 を設定すると、DMDAR は DMDRR はリロードするだけです。本動作を表 15.13 に示します。

通常のリピートブロック転送モードでは、本ビットは無視されます。

DM[1:0]ビット（転送先アドレス更新モード設定）

DM[1:0]ビットは転送先アドレスの更新モードを選択します。

インクリメントを選択し、DMTMD.SZ[1:0]ビットに 00b、01b、または 10b を設定した場合、転送先アドレスはそれぞれ 1、2、または 4 ごとにインクリメントされます。

デクリメントを選択し、DMTMD.SZ[1:0]ビットに 00b、01b、または 10b を設定した場合、転送先アドレスはそれぞれ 1、2、または 4 ごとにデクリメントされます。

オフセット加算を選択した場合、DMOFR レジスタで設定したオフセット値がアドレスに加算されます。

SARA[4:0]ビット（転送元アドレス拡張リピート領域設定）

SARA[4:0]ビットは転送元アドレスに拡張リピート領域を設定します。拡張リピート領域機能は、指定した下位アドレスビットを更新し、残りの上位アドレスビットを固定することで実現されます。拡張リピート領域のサイズは、2 バイトから 128 MB まで設定可能です。設定間隔は 2 のべき乗バイト単位です。

アドレスのインクリメントにより下位アドレスが拡張リピート領域をオーバーフローすると、拡張リピート領域の開始アドレスが設定されます。同様にアドレスのデクリメントにより下位アドレスが拡張リピート領域をアンダーフローすると、拡張リピート領域の終了アドレスが設定されます。

転送元にリピート領域またはブロック領域を設定している場合、転送元アドレスに拡張リピート領域を設定しないでください。リピート転送またはブロック転送を選択した場合、DMTMD.DTS[1:0] = 01b（転送元にリピート領域またはブロック領域を設定）であれば、SARA[4:0]ビットには 00000b を書いてください。

リピートブロック転送モードでは、SARA[4:0]ビットには 00000b を書いてください。

拡張リピート領域でオーバーフローまたはアンダーフローが発生したとき、割り込みを要求するには、DMINT.SARIE ビットを 1 にしてください。表 15.2 には、各設定値に対応した拡張リピート領域が示されています。

SADR ビット（リロード後の転送元アドレス更新選択）

リピートブロック転送モードでは、本ビットは DMSRR リロード後の DMSAR の動作を指定します。

本ビットに 1 を設定すると、DMSRR リロード後の DMSAR にインデックス値 $((DMSBSH - DMSBSL) \times \text{データサイズ})$ が付加されます。

本ビットに 0 を設定すると、DMSAR は DMSRR はリロードするだけです。本動作を表 15.12 に示します。

通常のリピートブロック転送モードでは、本ビットは無視されます。

SM[1:0]ビット（転送元アドレス更新モード設定）

SM[1:0]ビットは転送元アドレスの更新モードを選択します。

インクリメントを選択し、DMTMD.SZ[1:0]ビットに 00b、01b、または 10b を設定した場合、転送元アドレスはそれぞれ 1、2、または 4 ごとにインクリメントされます。

デクリメントを選択し、DMTMD.SZ[1:0]ビットに 00b、01b、または 10b を設定した場合、転送元アドレスはそれぞれ 1、2、または 4 ごとにデクリメントされます。

オフセット加算を選択した場合、DMOFR レジスタで設定したオフセット値がアドレスに加算されます。

表 15.2 SARA[4:0]ビットまたは DARA[4:0]ビットの設定値と対応するリピート領域 (1/2)

SARA[4:0]ビットまたは DARA[4:0]ビットの設定値	拡張リピート領域
00000b	拡張リピート領域を設定しない
00001b	当該アドレスの下位 1 ビット (2 バイト) を拡張リピート領域に設定
00010b	当該アドレスの下位 2 ビット (4 バイト) を拡張リピート領域に設定
00011b	当該アドレスの下位 3 ビット (8 バイト) を拡張リピート領域に設定
00100b	当該アドレスの下位 4 ビット (16 バイト) を拡張リピート領域に設定
00101b	当該アドレスの下位 5 ビット (32 バイト) を拡張リピート領域に設定

表 15.2 SARA[4:0]ビットまたは DARA[4:0]ビットの設定値と対応するリピート領域 (2/2)

SARA[4:0]ビットまたは DARA[4:0]ビットの設定値	拡張リピート領域
00110b	当該アドレスの下位 6 ビット (64 バイト) を拡張リピート領域に設定
00111b	当該アドレスの下位 7 ビット (128 バイト) を拡張リピート領域に設定
01000b	当該アドレスの下位 8 ビット (256 バイト) を拡張リピート領域に設定
01001b	当該アドレスの下位 9 ビット (512 バイト) を拡張リピート領域に設定
01010b	当該アドレスの下位 10 ビット (1 KB) を拡張リピート領域に設定
01011b	当該アドレスの下位 11 ビット (2 KB) を拡張リピート領域に設定
01100b	当該アドレスの下位 12 ビット (4 KB) を拡張リピート領域に設定
01101b	当該アドレスの下位 13 ビット (8 KB) を拡張リピート領域に設定
01110b	当該アドレスの下位 14 ビット (16 KB) を拡張リピート領域に設定
01111b	当該アドレスの下位 15 ビット (32 KB) を拡張リピート領域に設定
10000b	当該アドレスの下位 16 ビット (64 KB) を拡張リピート領域に設定
10001b	当該アドレスの下位 17 ビット (128 KB) を拡張リピート領域に設定
10010b	当該アドレスの下位 18 ビット (256 KB) を拡張リピート領域に設定
10011b	当該アドレスの下位 19 ビット (512 KB) を拡張リピート領域に設定
10100b	当該アドレスの下位 20 ビット (1 MB) を拡張リピート領域に設定
10101b	当該アドレスの下位 21 ビット (2 MB) を拡張リピート領域に設定
10110b	当該アドレスの下位 22 ビット (4 MB) を拡張リピート領域に設定
10111b	当該アドレスの下位 23 ビット (8 MB) を拡張リピート領域に設定
11000b	当該アドレスの下位 24 ビット (16 MB) を拡張リピート領域に設定
11001b	当該アドレスの下位 25 ビット (32 MB) を拡張リピート領域に設定
11010b	当該アドレスの下位 26 ビット (64 MB) を拡張リピート領域に設定
11011b	当該アドレスの下位 27 ビット (128 MB) を拡張リピート領域に設定
11100b~11111b	設定禁止

15.2.14 DMOFR : DMA オフセットレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x18

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	転送元または転送先のアドレス更新モードとしてオフセット加算が選択されている場合、そのオフセット値を設定 0x00000000~0x00FFFFFF (0 バイト~(16M-1) バイト) 0xFF000000~0xFFFFFFFF (-16 MB~-1 バイト)	R/W

注. S-TYPE-3, P-TYPE-3

このレジスタへの書き込みは、データ転送中ではなく、DMAC 動作停止中または DMA 転送が禁止されているときに行ってください。

b31~b25 の設定は無効です。b24 の値が b31~b25 へ拡張されます。DMOFR レジスタを読み出した場合、ビット拡張された値が読み出されます。

リピートブロック転送モードでは、オフセット加算が選択された場合、オフセットは DMOFR レジスタにより指定されません。DMOFR レジスタに 0 を書き込んでください。

15.2.15 DMCNT : DMA 転送イネーブルレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x1C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	DTE
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DTE	DMA 転送許可 0: DMA 転送禁止 1: DMA 転送許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-3

DTE ビット (DMA 転送許可)

DMA 転送は、DMAST.DMST ビットが 1 (DMAC 動作許可) のとき、対応するチャンネルの DTE ビットを 1 にすることで、開始することができます。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 0 を書いたとき
- 設定された総転送データ数の転送が終了したとき
- リピートサイズ終了割り込みによって DMA 転送が停止したとき
- 拡張リピート領域オーバーフロー割り込みによって DMA 転送が停止したとき
- アクセスエラー発生により、DMA 転送が停止したとき。「15.5. DMA 転送エラーの処理」を参照してください。

DMA 転送中に対応するチャンネルの DTE が 0 になった場合、転送終了後に新たな転送要求を受け付けません。

15.2.16 DMREQ : DMA ソフトウェア起動レジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x1D

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	CLRS	—	—	—	SWREQ
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SWREQ	DMA ソフトウェア起動 0: DMA 転送を要求しない 1: DMA 転送を要求する	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
4	CLRS	DMA ソフトウェア起動ビット自動クリア選択 0: ソフトウェアによる DMA 転送開始後に SWREQ ビットをクリアする 1: ソフトウェアによる DMA 転送開始後に SWREQ ビットをクリアしない	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

SWREQ ビット (DMA ソフトウェア起動)

SWREQ ビットを 1 にすると DMA 転送要求が発生します。その要求に対して転送が開始されると、CLRS ビットが 0 の場合、SWREQ ビットが 0 になります。CLRS ビットが 1 の場合はクリアされません。DMA 転送要求は、転送終了後に再発行できます。

DMTMD.DCTG[1:0]ビットが 00b (DMAC 起動要因がソフトウェア) になっている場合のみ、このビットの設定が有効となり、ソフトウェアによる DMA 転送が可能となります。

DMTMD.DCTG[1:0]ビットが 00b 以外になっている場合、このビットの設定は無効です。

CLRS ビットが 0 の状態でソフトウェアによる DMA 転送を行う場合、SWREQ ビットが 0 であることを確認してから SWREQ ビットに 1 を書いてください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- CLRS ビットが 0 (ソフトウェアによる DMA 転送開始後に SWREQ ビットをクリアする) の場合に、ソフトウェアによる DMA 転送要求が受け付けられて DMA 転送が開始したとき
- 0 を書いたとき

アクセスエラー発生により、DMA 転送が停止したとき「[15.5. DMA 転送エラーの処理](#)」を参照してください。

CLRS ビット (DMA ソフトウェア起動ビット自動クリア選択)

CLRS ビットは SWREQ ビットを 1 にして転送要求が発生させた場合、その要求に対して DMA 転送が開始した後、SWREQ ビットを 0 にするか否かを設定します。CLRS ビットを 0 にすると、DMA 転送の開始後、SWREQ ビットは 0 になります。1 にすると、SWREQ ビットは 0 にクリアされません。DMA 転送要求は、転送終了後に再発行できます。

15.2.17 DMSTS : DMA ステータスレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x1E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ACT	—	—	DTIF	—	—	—	ESIF
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ESIF	転送エスケープ終了割り込みフラグ 0: 転送エスケープ終了割り込み発生なし 1: 転送エスケープ終了割り込み発生あり	R/W(注1)
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	DTIF	転送終了割り込みフラグ 0: 転送終了割り込み発生なし 1: 転送終了割り込み発生あり	R/W(注1)
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
7	ACT	DMA アクティブフラグ 0: DMAC がアイドル状態 1: DMAC が動作中	R

注. S-TYPE-3, P-TYPE-3

注 1. フラグをクリアするための 0 の書き込みのみ可能です。

ESIF フラグ (転送エスケープ終了割り込みフラグ)

転送エスケープ終了割り込みが発生したことを示します。

[1 になる条件]

- リピート転送モードにおいて、DMINT.RPTIE ビットが 1 の状態で 1 リピートサイズ分のデータ転送が終了したとき
- ブロック転送モードにおいて、DMINT.RPTIE ビットが 1 の状態で 1 ブロック分のデータ転送が終了したとき
- DMINT.SARIE ビットが 1 で、かつ DMAMD.SARA[4:0] ビットが 00000b 以外 (転送元アドレスに拡張リピート領域を設定) の状態で、転送元アドレスに拡張リピート領域オーバーフローが発生したとき
- DMINT.DARIE ビットが 1 で、かつ DMAMD.DARA[4:0] ビットが 00000b 以外 (転送先アドレスに拡張リピート領域を設定) の状態で、転送先アドレスに拡張リピート領域オーバーフローが発生したとき

[0 になる条件]

- 0 を書いたとき
- DMCNT.DTE ビットに 1 を書いたとき

DTIF フラグ (転送終了割り込みフラグ)

転送終了割り込みが発生したことを示します。

[1 になる条件]

- ノーマル転送モードにおいて、指定した回数のデータ転送が終了したとき (DMCRAL ビットの値が 0 になり転送が終了したとき)
- リピート転送モードにおいて、指定した回数のリピート転送が終了したとき (DMCRBL ビットの値が 0 になり転送が終了したとき (DMTMD.TKP = 0) または DMCRBH をリロードした DMCRBL の値 (DMTMD.TKP = 1))
- ブロック転送モードおよびリピートブロック転送モードにおいて、指定したブロック数の転送が終了したとき (DMCRBL ビットの値が 0 になり転送が終了したとき (DMTMD.TKP = 0) または DMCRBH をリロードした DMCRBL の値 (DMTMD.TKP = 1))

[0 になる条件]

- 0 を書いたとき
- DMCNT.DTE ビットに 1 を書いたとき

ACT フラグ (DMA アクティブフラグ)

DMAC が停止状態であるか、または動作中であることを示します。

[1 になる条件]

- DMAC がデータ転送を開始したとき

[0 になる条件]

- 1 転送要求に対するデータ転送が終了したとき

15.2.18 DMSBS : DMA 転送元バッファサイズレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x28

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	DMSBSH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DMSBSL[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	DMSBSL[15:0]	リピートブロック転送モードでのデータ転送カウンタ 利用可能な設定は、表 15.3 を参照してください。	R/W
31:16	DMSBSH[15:0]	リピートブロック転送モードでのリピート領域サイズ指定 利用可能な設定は、表 15.3 を参照してください。	R/W

注. S-TYPE-3, P-TYPE-3

リピートブロック転送モードでは、DMSBSH と DMSBSL に対して、同じ値を設定してください。ノーマル転送モード、リピート転送モード、ブロック転送モードでは、DMSBS に 0x00000000 を書き込んでください。

リピートブロック転送モードでは、DMSBSH はバッファサイズを指定し、DMSBSL は 16 ビットのバッファサイズカウンタとして機能します。リピートブロック転送モードでは、転送元リピート領域を DMSBSH で指定します。

アドレス更新モードがインクリメントアドレスかデクリメントアドレスのいずれかの場合、このレジスタはバッファ全体のデータの数を示します。アドレス更新モードがオフセット加算の場合、このレジスタはそれぞれのバッファのデータの数を示します。オフセット加算の場合、DMSBSH と DMSBSL に 0x0000 を設定することは禁止です。バッファサイズの最終データが転送されたとき、DMSBSL は DMSBSH の値をリロードします。アドレス更新モードがアドレス固定の場合、このレジスタは無視されます。表 15.3 に、転送元アドレス更新モードでの転送データサイズに対応した DMA 転送元バッファサイズレジスタの設定値を示します。

表 15.3 リピートブロック転送モードにおいて DMSBS レジスタで利用可能な設定

転送元アドレス更新モード (DMAMD.SM)	転送データサイズ (DMTMD.SZ)	DMSBSH ビットと DMSBSL ビットで利用可能な設定
転送元アドレス固定 (SM = 00b)	Don't care	0x0000 (DMSBS 未使用時)
オフセット加算 (SM = 01b)	8 ビット (SZ = 00b)	0x0001~0xFFFF (1~65535)
	16 ビット (SZ = 01b)	0x0001~0x7FFF (1~32767)
	32 ビット (SZ = 10b)	0x0001~0x3FFF (1~16383)
転送元アドレスがインクリメントアドレスかデクリメントアドレス (SM = 1xb)	Don't care	0x0000 (無限) 0x0001~0xFFFF (1~65535)

ノーマル転送モード、リピート転送モード、およびブロック転送モードでは、DMSBS は使用されず、その設定は無効です。

15.2.19 DMDBS : DMA 転送先バッファサイズレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x2C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	DMDBSH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DMDBSL[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	DMDBSL[15:0]	リピートブロック転送モードでのデータ転送カウンタ 利用可能な設定は、表 15.4 を参照してください。	R/W
31:16	DMDBSH[15:0]	リピートブロック転送モードでのリピート領域サイズ指定 利用可能な設定は、表 15.4 を参照してください。	R/W

注. S-TYPE-3, P-TYPE-3

リピートブロック転送モードでは、DMDBSH と DMDBSL に対して、同じ値を設定してください。ノーマル転送モード、リピート転送モード、ブロック転送モードでは、DMDBS に 0x00000000 を書き込んでください。

リピートブロック転送モードにおいて、DMDBSH はバッファサイズを指定し、DMDBSL は 16 ビットバッファサイズカウンタとして機能します。リピートブロック転送モードでは、転送先のリピート領域は DMDBSH により指定されます。

アドレス更新モードがインクリメントアドレスかデクリメントアドレスのいずれかの場合、このレジスタはバッファ全体のデータの数を示します。アドレス更新モードがオフセット加算の場合、このレジスタはそれぞれのバッファのデータの数を示します。オフセット加算の場合、DMDBSH と DMDBSL に 0x0000 を設定することは禁止です。バッファサイズの最終データが転送されたとき、DMDBSL は DMDBSH の値をリロードします。アドレス更新モードがアドレス固定の場合、このレジスタは無視されます。表 15.4 に、転送先アドレス更新モードでの転送データサイズに対応した転送先バッファサイズレジスタの設定値を示します。

表 15.4 リピートブロック転送モードにおいて DMDBS レジスタで利用可能な設定

転送先アドレス更新モード (DMAMD.DM)	転送データサイズ (DMTMD.SZ)	DMDBSH ビットと DMDBSL ビットで利用可能な設定
転送先アドレス固定 (DM = 00b)	Don't care	0x0000 (DMDBS 未使用時)
オフセット加算 (DM = 01b)	8 ビット (SZ = 00b)	0x0001~0xFFFF (1~65535)
	16 ビット (SZ = 01b)	0x0001~0x7FFF (1~32767)
	32 ビット (SZ = 10b)	0x0001~0x3FFF (1~16383)
転送先アドレスはインクリメントまたはデクリメント (DM = 1xb)	Don't care	0x0000 (無限) 0x0001~0xFFFF (1~65535)

ノーマル転送モード、リピート転送モード、およびブロック転送モードでは、DMDBS は使用されず、その設定は無効です。

15.2.20 DMBWR : DMA バッファラブル書き込みイネーブルレジスタ

Base address: DMAC0n = 0x4000_A000 + 0x0040 × n (n = 0~7)
 DMAC0n_NS = 0x5000_A000 + 0x0040 × n (n = 0~7)

Offset address: 0x30

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	BWE
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BWE	バッファラブル書き込みイネーブル 0: バッファラブル書き込み禁止 1: バッファラブル書き込み許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

BWE ビット (バッファラブル書き込みイネーブル)

BWE ビットはバッファラブル書き込みの許可または禁止を指定します。

このビットが 1 の場合、DMAC としての書き込みアクセスが完了しても、実際のスレーブ書き込みは終了していない可能性があります。

このビットが 1 のとき、スレーブに対して可能であればテンポラリバッファに書き込みデータを書き込むことによって、早期応答を要求します。そのため、DMAC としての書き込みアクセスが完了しても、実際のスレーブ書き込みが終了していない場合があります。対象のスレーブへの書き込みアクセスの最中にエラーが発生した場合、エラーが検出されず転送が自動的に停止しない場合があります。そのような場合、エラー応答検出割り込み (DMA_TRANSERR) は発生しません。

バッファラブル書き込みに対応したスレーブグループとエラー応答検出割り込みを発生できないスレーブグループについては、「[13.7.2. バスエラー発生時の動作](#)」を参照してください。

一部の個別のスレーブモジュールはバッファラブル書き込みにも対応するので、それぞれのモジュールの章を参照してください。

[1 になる条件]

- 本ビットに 1 が書き込まれたとき

[0 になる条件]

- 本ビットに 0 が書き込まれたとき

15.2.21 DMAST : DMAC モジュール起動レジスタ

Base address: DMA0 = 0x4000_A800
 DMA0_NS = 0x5000_A800

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	DMST
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DMST	DMAC 動作許可 0: DMAC 起動禁止 1: DMAC 起動許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE2

DMST ビット (DMAC 動作許可)

DMAST.DMST ビットを 1 にすると、DMAC 全チャネルの起動が許可されます。DMST ビットを 1 (DMAC 起動許可) にした場合、複数チャネルの DMCNT.DTE ビットを 1 (DMA 転送許可) にすることで、対応する全チャネルが同時に転送要求受け付け可能状態になります。

DMA 転送中に DMST ビットを 0 にすると、実行中の 1 転送要求に対するデータ転送が終了した後、DMA 転送が一時停止します。DMA 転送を再開するには、再度 DMST ビットを 1 にしてください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 0 を書いたとき

15.2.22 DMECHR : DMAC エラーチャネルレジスタ

Base address: DMA0 = 0x4000_A800
DMA0_NS = 0x5000_A800

Offset address: 0x40

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DMES TA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	DMEC HSAM	—	—	—	—	—	DMECH		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	DMECH	DMAC エラーチャネル エラーが発生したチャネル番号を示します。 0 0 0: チャネル 0 でエラー発生 0 0 1: チャネル 1 でエラー発生 0 1 0: チャネル 2 でエラー発生 ⋮ 1 1 1: チャネル 7 でエラー発生	R
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R
8	DMECHSAM	DMAC エラーチャネルセキュリティ属性監視 エラーが発生したチャネルのセキュリティ属性を示します。 0: セキュアチャネル 1: 非セキュアチャネル	R
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R
16	DMESTA	DMAC エラーステータス 0: DMA 転送エラー発生なし 1: DMA 転送エラー発生あり	R/W ^(注1)
31:17	—	読むと 0 が読めます。書く場合、0 としてください。	R

注. P-TYPE-2. セキュリティ属性によるアクセスについては下記を参照してください。

注 1. DMESTA への書き込みは DMECHSAM の値に依存します。

本レジスタを読み出す場合、セキュアアクセスと非セキュアアクセスの両方でアクセス可能です。

本レジスタに書き込む場合、DMECHR.DMESA に依存します。

- DMESA = 1 の場合、セキュアアクセスと非セキュアアクセスでアクセス可能
- DMESA = 0 の場合、セキュアアクセスでアクセス可能非セキュアアクセスでライトアクセスをすると、エラーから復帰します。

本レジスタは、転送エラーによって生じるリセットでクリアされます。プログラムをデバッグする場合は、BUS.OADCFG.OAD で割り込み (DMA0_TRANSERR) を選択してください。

DMECH[2:0]ビット (DMAC エラーチャンネル)

DMA 転送起因の転送エラーが発生した場合、本ビットは違反した DMAC のチャンネルを格納します。

MMPUOAD.OAD と MSAOAD.OAD でリセットが選択されたとき、本レジスタもリセットされます。プログラムをデバッグする場合は、ノンマスカブル割り込みを選択してください。

[1 になる条件]

- DMAC 転送エラーが発生し、かつ DMESTA = 0 の場合

[0 になる条件]

- DMESTA に 1 を書く場合

DMECHSAM ビット (DMAC エラーチャンネルセキュリティ属性監視)

DMA 転送起因の転送エラーが発生した場合、本ビットは違反した DMAC チャンネルのセキュリティ属性を示します。

MMPUOAD.OAD と MSAOAD.OAD でリセットが選択されたとき、本レジスタもリセットされます。プログラムをデバッグする場合は、ノンマスカブル割り込みを選択してください。

[1 になる条件]

- DMAC 転送エラーが発生し、かつ DMESTA = 0 の場合

[0 になる条件]

- DMESTA に 1 を書く場合

DMESTA ビット (DMAC エラーステータス)

本ビットは DMA 転送エラーの発生の有無を示します。

DMESTA に 1 を書くことにより、DMECH、DMECHSAM、DMESTA はクリアされます。DMESTA への 0 の書き込みは無視されます。

MMPUOAD.OAD と MSAOAD.OAD でリセットが選択されたとき、本レジスタもリセットされます。プログラムをデバッグする場合は、ノンマスカブル割り込みを選択してください。

[1 になる条件]

- DMAC 転送エラーが発生した場合

[0 になる条件]

- DMESTA に 1 を書く場合

注. DMECHSAM = 1 の場合、セキュア状態および非セキュア状態でクリア可能です。DMECHSAM = 0 の場合、非セキュア状態ではクリアできません。

15.3 動作説明

15.3.1 転送モード

15.3.1.1 ノーマル転送モード

ノーマル転送モードでは、1 転送要求に対して 1 データの転送を行います。DMCRAL ビットで転送回数を最大 65535 回まで設定できます。また、これらのビットを 0x0000 にすると、転送回数は指定なしとなり、転送カウンタが停止した状態でデータ転送を行います (フリーランニング機能)。ノーマル転送モードでは、DMCRB レジスタの設定は無効です。フリーランニング機能を除き、指定した転送回数の終了後に転送終了割り込み要求を発生させることができます。

表 15.5 にノーマル転送モードにおけるレジスタ更新動作を、図 15.2 にノーマル転送モードにおける転送動作を示します。

表 15.5 ノーマル転送モードでのレジスタ更新動作

レジスタ	機能	1 転送要求に対する転送終了後の更新動作
DMSAR	転送元アドレス	インクリメント/デクリメント/固定/オフセット加算
DMDAR	転送先アドレス	インクリメント/デクリメント/固定/オフセット加算
DMCRAL	転送カウント	1 減算/更新なし (フリーランニング機能時)
DMCRAH	—	更新なし (ノーマル転送モードでは使用しない)
DMCRB	—	更新なし (ノーマル転送モードでは使用しない)




図 15.2 ノーマル転送モードにおける動作

15.3.1.2 リピート転送モード

リピート転送モードは1回の転送要求について1データの転送を行います。

DMCRA レジスタで最大 1K データのリピート転送サイズを設定できます。

また、DMCRB レジスタで最大 64K 回の指定リピート回数を設定できます。総データ転送数は最大 1K データ × 64K リピート回数 = 64M データの指定が可能です。

転送元または転送先のいずれか一方をリピート領域に指定することができます。リピート領域に指定された方のアドレスレジスタ (DMSAR または DMDAR) は、リピートサイズ分のデータ転送が終了すると、転送開始時のアドレスに復帰します。リピート転送モードでは、指定されたリピートサイズ分のデータの転送がすべて終了した時に、DMA 転送を停止させ、リピートサイズ終了割り込み要求を発生させることができます。リピートサイズ終了割り込み処理で、DMCNT.DTE ビットに 1 を書くと DMA 転送を再開することができます。

また、指定したリピート転送回数の終了後に、転送終了割り込み要求を発生させることができます。

リピート転送モードにおけるレジスタ更新動作を表 15.6 に、リピート転送モードにおける転送動作を図 15.3 に示します。

表 15.6 リピート転送モードでのレジスタ更新動作

レジスタ	機能	1 転送要求に対する転送終了後の更新動作	
		DMCRAL ビットが1 以外のとき	DMCRAL ビットが1 のとき (リピートサイズの最終データ転送)
DMSAR	転送元アドレス	インクリメント/デクリメント/固定/オフセット加算	<ul style="list-style-type: none"> DMTMD.DTS[1:0] = 00b インクリメント/デクリメント/固定/オフセット加算 DMTMD.DTS[1:0] = 01b DMSAR の初期値 DMTMD.DTS[1:0] = 10b インクリメント/デクリメント/固定/オフセット加算
DMDAR	転送先アドレス	インクリメント/デクリメント/固定/オフセット加算	<ul style="list-style-type: none"> DMTMD.DTS[1:0] = 00b DMDAR の初期値 DMTMD.DTS[1:0] = 01b インクリメント/デクリメント/固定/オフセット加算 DMTMD.DTS[1:0] = 10b インクリメント/デクリメント/固定/オフセット加算
DMCRAH	リピートサイズ	更新なし	更新なし
DMCRAL	転送カウント	1 減算	DMCRAH
DMCRBH	リピート転送回数	更新なし	更新なし
DMCRBL	リピート転送回数のカウント	更新なし	1 減算




図 15.3 リピート転送モードの動作

15.3.1.3 ブロック転送モード

ブロック転送モードは、1 回の転送要求について 1 ブロックのデータ転送を行います。

DMCRA レジスタで最大 1K データのブロック転送サイズを設定できます。

また、DMCRB レジスタで最大 64K 回の指定ブロック転送回数を設定できます。総データ転送数は最大 1K データ × 64K ブロック転送回数 = 64M データの指定が可能です。

転送元または転送先のいずれか一方をブロック領域に指定することができます。ブロック領域に指定された方のアドレスレジスタ (DMSAR または DMDAR) は、1 ブロック分のデータ転送が終了すると、転送開始時のアドレスに復帰します。ブロック転送モードでは、1 ブロックのデータ転送がすべて終了した時に、DMA 転送を停止し、リピートサイズ終了割り込み要求を発生させることができます。リピートサイズ終了割り込み処理で、DMCNT.DTE ビットに 1 を書くと DMA 転送を再開することができます。

また、指定したブロック転送回数の終了後に、転送終了割り込み要求を発生させることができます。

ブロック転送モードにおけるレジスタ更新動作を表 15.7 に、ブロック転送モードにおける転送動作を図 15.4 に示します。

表 15.7 ブロック転送モードでのレジスタ更新動作

レジスタ	機能	1 転送要求に対する 1 ブロック転送終了後の更新動作
DMSAR	転送元アドレス	<ul style="list-style-type: none"> DMTMD.DTS[1:0] = 00b インクリメント/デクリメント/固定/オフセット加算 DMTMD.DTS[1:0] = 01b DMSAR の初期値 DMTMD.DTS[1:0] = 10b インクリメント/デクリメント/固定/オフセット加算
DMDAR	転送先アドレス	<ul style="list-style-type: none"> DMTMD.DTS[1:0] = 00b DMDAR の初期値 DMTMD.DTS[1:0] = 01b インクリメント/デクリメント/固定/オフセット加算 DMTMD.DTS[1:0] = 10b インクリメント/デクリメント/固定/オフセット加算
DMCRAH	ブロックサイズ	更新なし
DMCRAL	転送カウント	DMCRAH
DMCRBH	ブロック転送回数	更新なし
DMCRBL	ブロック転送回数のカウン ト	1 減算




図 15.4 ブロック転送モードの動作

15.3.1.4 リピートブロック転送モード

リピートブロック転送はブロック転送機能に追加された以下の機能をもつ動作モードです。

リピート機能：特定のアドレス領域をリピートする追加機能（リングバッファ）

オフセット機能：オフセットのある複数の領域を 1 ブロック転送内で指定可能

リピート機能とオフセット機能は、リピートブロック転送の転送元と転送先に対して使用可能です。

図 15.5 に転送先へリピート機能を追加する例を示します。

図 15.6 に転送先へオフセット加算するリピートブロック転送の例を示します。

リピートブロック転送モードでは、1 つの転送要求で 1 つのブロックデータが転送されます。

DMACn の DMCRA を使用して、最大 1 K のデータを合計ブロック転送サイズとして設定可能です。

DMACn の DMCRB を使用して、最大 64 K をブロック転送回数として設定可能です。したがって、最大 64 M のデータ (1 K データ × 64 K ブロック転送回数) を合計データ転送サイズとして設定可能です。




図 15.5 リピートブロック転送モードの動作




図 15.6 リピートブロック転送モードの動作 (オフセット加算)

表 15.8～表 15.13 にリピートブロック転送モードのレジスタ更新動作をまとめます。

リピートブロック転送モードにおけるアドレス更新機能についての詳細は、「15.3.5. リピートブロック転送モードにおけるアドレス更新機能」を参照してください。

表 15.8 リピートブロック転送モードにおける転送元領域に対応するレジスタ更新動作 (固定アドレス DMAMD.SM[1:0] = 00b) (1/2)

レジスタ	機能	シングルデータ転送後の更新動作			
		DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1 ブロックの転送)	DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1
DMSRR	転送元リロードアドレス	更新なし	更新なし	更新なし	更新なし
DMSAR	転送元アドレス	更新なし	更新なし	更新なし	更新なし

表 15.8 リピートブロック転送モードにおける転送元領域に対応するレジスタ更新動作 (固定アドレス DMAMD.SM[1:0] = 00b) (2/2)

レジスタ	機能	シングルデータ転送後の更新動作		
		DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1ブロックの転送)	
			DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1
DMCRAH[9:0]	ブロックサイズ	更新なし	更新なし	更新なし
DMCRAL[15:0]	ブロックサイズカウンタ	1 減算	DMCRAH[9:0]	DMCRAH[9:0]
DMCRBH[15:0]	ブロック転送回数	更新なし	更新なし	更新なし
DMCRBL[15:0]	DMTMD.TKP = 0 の場合のブロック転送動作のカウント	更新なし	1 減算	0
	DMTMD.TKP = 1 の場合のブロック転送動作のカウント			DMCRBH[15:0]

表 15.9 リピートブロック転送モードにおける転送先領域に対応するレジスタ更新動作 (固定アドレス DMAMD.DM[1:0] = 00b)

レジスタ	機能	シングルデータ転送後の更新動作		
		DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1ブロックの転送)	
			DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1
DMDRR	転送先リロードアドレス	更新なし	更新なし	更新なし
DMDAR	転送先アドレス	更新なし	更新なし	更新なし
DMCRAH[9:0]	ブロックサイズ	更新なし	更新なし	更新なし
DMCRAL[15:0]	ブロックサイズカウンタ	1 減算	DMCRAH[9:0]	DMCRAH[9:0]
DMCRBH[15:0]	ブロック転送回数	更新なし	更新なし	更新なし
DMCRBL[15:0]	DMTMD.TKP = 0 の場合のブロック転送動作のカウント	更新なし	1 減算	0
	DMTMD.TKP = 1 の場合のブロック転送動作のカウント			DMCRBH[15:0]

表 15.10 リピートブロック転送モードにおける転送元領域に対応するレジスタ更新動作 (インクリメントアドレスまたはデクリメントアドレス DMAMD.SM[1:0] = 10b または 11b) (1/2)

レジスタ	機能	シングルデータ転送後の更新動作					
		DMSBSL[15:0]が1ではない			DMSBSL[15:0]が1		
		DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1ブロックの転送)		DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1ブロックの転送)	
DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1		DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1			
DMSRR	転送元リロードアドレス	更新なし	更新なし	更新なし	更新なし	更新なし	更新なし
DMSAR	DMTMD.SM[1:0] = 10b の場合の転送元アドレス	データサイズによるインクリメント			DMSRR		
	DMTMD.SM[1:0] = 11b の場合の転送元アドレス	データサイズによるデクリメント			DMSRR		

表 15.10 リピートブロック転送モードにおける転送元領域に対応するレジスタ更新動作 (インクリメントアドレスまたはデクリメントアドレス DMAMD.SM[1:0] = 10b または 11b) (2/2)

レジスタ	機能	シングルデータ転送後の更新動作					
		DMSBSL[15:0]が1ではない			DMSBSL[15:0]が1		
		DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1ブロックの転送)		DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1ブロックの転送)	
DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1		DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1			
DMCRAH[9:0]	ブロックサイズ	更新なし	更新なし	更新なし	更新なし	更新なし	更新なし
DMCRAL[15:0]	ブロックサイズカウンタ	1 減算	DMCRAH[9:0]	DMCRAH[9:0]	1 減算	DMCRAH[9:0]	DMCRAH[9:0]
DMSBSH[15:0]	転送元バッファサイズ (リピートサイズ)	更新なし	更新なし	更新なし	更新なし	更新なし	更新なし
DMSBSL[15:0]	転送元バッファの転送データカウンタ	1 減算	1 減算	1 減算	DMSBSH	DMSBSH	DMSBSH
DMCRBH[15:0]	ブロック転送回数	更新なし	更新なし	更新なし	更新なし	更新なし	更新なし
DMCRBL[15:0]	DMTMD.TKP = 0 の場合のブロック転送動作のカウンタ	更新なし	1 減算	0	更新なし	1 減算	0
	DMTMD.TKP = 1 の場合のブロック転送動作のカウンタ			DMCRBH[15:0]			DMCRBH[15:0]

表 15.11 リピートブロック転送モードにおける転送先領域に対応するレジスタ更新動作 (インクリメントアドレスまたはデクリメントアドレス DMAMD.DM[1:0] = 10b または 11b) (1/2)

レジスタ	機能	シングルデータ転送後の更新動作					
		DMDBSL[15:0]が1ではない			DMDBSL[15:0]が1		
		DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1ブロックの転送)		DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1ブロックの転送)	
DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1		DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1			
DMDRR	転送先リロードアドレス	更新なし	更新なし	更新なし	更新なし	更新なし	更新なし
DMDAR	DMTMD.DM[1:0] = 10b の場合の転送先アドレス	データサイズによるインクリメント			DMDRR		
	DMTMD.DM[1:0] = 11b の場合の転送先アドレス	データサイズによるデクリメント			DMDRR		
DMCRAH[9:0]	ブロックサイズ	更新なし	更新なし	更新なし	更新なし	更新なし	更新なし
DMCRAL[15:0]	ブロックサイズカウンタ	1 減算	DMCRAH[9:0]	DMCRAH[9:0]	1 減算	DMCRAH[9:0]	DMCRAH[9:0]

表 15.11 リピートブロック転送モードにおける転送先領域に対応するレジスタ更新動作 (インクリメントアドレスまたはデクリメントアドレス DMAMD.DM[1:0] = 10b または 11b) (2/2)

レジスタ	機能	シングルデータ転送後の更新動作					
		DMDBSL[15:0]が 1 ではない			DMDBSL[15:0]が 1		
		DMCRAL[15:0]が 1 ではない	DMCRAL[15:0]が 1 (1 ブロックの転送)		DMCRAL[15:0]が 1 ではない	DMCRAL[15:0]が 1 (1 ブロックの転送)	
DMCRBL[15:0]が 1 ではない	DMCRBL[15:0]が 1		DMCRBL[15:0]が 1 ではない	DMCRBL[15:0]が 1			
DMDBSH[15:0]	転送先バッファサイズ (リピートサイズ)	更新なし	更新なし	更新なし	更新なし	更新なし	更新なし
DMDBSL[15:0]	転送先バッファの転送データカウント	1 減算	1 減算	1 減算	DMDBSH	DMDBSH	DMDBSH
DMCRBH[15:0]	ブロック転送回数	更新なし	更新なし	更新なし	更新なし	更新なし	更新なし
DMCRBL[15:0]	DMTMD.TKP = 0 の場合のブロック転送動作のカウント	更新なし	1 減算	0	更新なし	1 減算	0
	DMTMD.TKP = 1 の場合のブロック転送動作のカウント			DMCRBH[15:0]			

表 15.12 リピートブロック転送モードにおける転送元領域に対応するレジスタ更新動作 (オフセット加算 DMAMD.SM[1:0] = 01b) (1/2)

レジスタ	機能	DMCRAL[15:0]が 1 ではない	DMCRAL[15:0]が 1 (1 ブロックの転送)			
			DMSBSL[15:0]が 1 ではない		DMSBSL[15:0]が 1	
			DMCRBL[15:0]が 1 ではない	DMCRBL[15:0]が 1	DMCRBL[15:0]が 1 ではない	DMCRBL[15:0]が 1
DMSRR	転送元リロードアドレス	更新なし	更新なし	更新なし	更新なし	更新なし
DMSAR	DMAMD.SADR = 0 の場合の転送元アドレス	DMSBSH によるオフセット加算	DMSRR		DMSRR	
	DMAMD.SADR = 1 の場合の転送元アドレス		DMSRR + (DMS-BSH - DMSBSL) × (データサイズ)			
DMCRAH[9:0]	ブロックサイズ	更新なし	更新なし	更新なし	更新なし	更新なし
DMCRAL[15:0]	ブロックサイズカウント	1 減算	DMCRAH[9:0]	DMCRAH[9:0]	DMCRAH[9:0]	DMCRAH[9:0]
DMSBSH[15:0]	転送元バッファサイズ (リピートサイズ)	更新なし	更新なし	更新なし	更新なし	更新なし
DMSBSL[15:0]	転送元バッファの転送データカウント	更新なし	1 減算	1 減算	DMSBSH	DMSBSH
DMCRBH[15:0]	ブロック転送回数	更新なし	更新なし	更新なし	更新なし	更新なし

表 15.12 リピートブロック転送モードにおける転送元領域に対応するレジスタ更新動作 (オフセット加算 DMAMD.SM[1:0] = 01b) (2/2)

レジスタ	機能	DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1 ブロックの転送)			
			DMSBSL[15:0]が1ではない		DMSBSL[15:0]が1	
			DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1	DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1
DMCRBL[15:0]	DMTMD.TKP = 0 の場合のブロック転送動作のカウント	更新なし	1 減算	0	1 減算	0
	DMTMD.TKP = 1 の場合のブロック転送動作のカウント			DMCRBH[15:0]		

表 15.13 リピートブロック転送モードにおける転送先領域に対応するレジスタ更新動作 (オフセット加算 DMAMD.DM[1:0] = 01b)

レジスタ	機能	DMCRAL[15:0]が1ではない	DMCRAL[15:0]が1 (1 ブロックの転送)			
			DMDBSL[15:0]が1ではない		DMDBSL[15:0]が1	
			DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1	DMCRBL[15:0]が1ではない	DMCRBL[15:0]が1
DMDRR	転送先リロードアドレス	更新なし	更新なし	更新なし	更新なし	更新なし
DMDAR	DMAMD.DADR = 0 の場合の転送先アドレス	DMDBSH によるオフセット加算	DMDRR		DMDRR	
	DMAMD.DADR = 1 の場合の転送先アドレス		DMDRR + (DMDBSH - DMDBSL) × (データサイズ)			
DMCRAH[9:0]	ブロックサイズ	更新なし	更新なし	更新なし	更新なし	更新なし
DMCRAL[15:0]	ブロックサイズカウンタ	1 減算	DMCRAH[9:0]	DMCRAH[9:0]	DMCRAH[9:0]	DMCRAH[9:0]
DMDBSH[15:0]	転送先バッファサイズ (リピートサイズ)	更新なし	更新なし	更新なし	更新なし	更新なし
DMDBSL[15:0]	転送先バッファの転送データカウンタ	更新なし	1 減算	1 減算	DMDBSH	DMDBSH
DMCRBH[15:0]	ブロック転送回数	更新なし	更新なし	更新なし	更新なし	更新なし
DMCRBL[15:0]	DMTMD.TKP = 0 の場合のブロック転送動作のカウント	更新なし	1 減算	0	1 減算	0
	DMTMD.TKP = 1 の場合のブロック転送動作のカウント			DMCRBH[15:0]		

15.3.2 拡張リピート領域機能

DMAC には、転送元アドレスと転送先アドレスに拡張リピート領域を設定する機能があります。拡張リピート領域を設定すると、アドレスレジスタは拡張リピート領域に指定した範囲のアドレス値を繰り返します。

この機能を設定すると、アドレスレジスタは拡張リピート領域に指定した範囲のアドレス値を繰り返します。

転送元アドレスの拡張リピート領域は、DMAMD.SARA[4:0]ビットで設定します。転送先アドレスの拡張リピート領域は、DMAMD.DARA[4:0]ビットで設定します。転送元と転送先に異なるサイズの設定が可能です。

ただし、リピート領域またはブロック領域として設定した転送元または転送先に、拡張リピート領域を設定することはできません。

アドレスレジスタの値が拡張リピート領域の終了アドレスに到達し、拡張リピート領域がオーバーフローすると、DMA 転送を停止させて、拡張リピート領域オーバーフロー割り込み要求を発生させることができます。DMINT.SARIE ビットが 1 のとき、転送元の拡張リピート領域がオーバーフローすると、DMSTS.ESIF フラグが 1 になり、DMCNT.DTE ビットを 0 にして DMA 転送を終了させます。このとき、DMINT.ESIE ビットが 1 になっていると、拡張リピート領域オーバーフロー割り込み要求が発生します。DMINT.DARIE ビットが 1 の場合、この機能は転送先アドレスレジスタが対象になります。DMA 転送を再開させるには、割り込み処理で DMCNT.DTE ビットに 1 を書き込んでください。

図 15.7 に、拡張リピート領域の動作例を示します。




図 15.7 拡張リピート領域の動作例

ブロック転送モードで拡張リピート領域オーバーフロー割り込みを使用する場合は、以下の点に注意してください。

拡張リピート領域オーバーフロー割り込みで転送を終了させる場合、ブロックサイズを 2 のべき乗になるように設定するか、またはブロックサイズの境界と拡張リピート領域の範囲の境界が一致するようにアドレスレジスタの値を設定する必要があります。また、1 ブロックの転送中に拡張リピート領域にオーバーフローが発生した場合、そのブロックの転送が終了するまで拡張リピート領域オーバーフロー割り込みは保留され、転送はオーバーランします。

図 15.8 に、ブロック転送モードにおける拡張リピート領域機能の使用例を示します。

DMSAR の下位 3 ビット (8 バイト) を拡張リピート領域に設定し (DMAMD.SARA[4:0] = 00011b)、ブロック転送モードでブロックサイズを 5 に設定し (DMCRA = 0x00050005)、転送元アドレスをブロック領域に指定しない。データサイズが 8 ビット (DMTMD.SZ[1:0] = 00b) の場合




図 15.8 ブロック転送モードにおける拡張リピート領域機能の使用例

15.3.3 フリーランニング機能

DMAC はフリーランニング機能をサポートしています。この機能は割り込みハンドラを再設定することなく、リピート転送を許可します。

15.3.3.1 ノーマル転送モード

ノーマル転送モードで、DMCRA.DMCRA1 ビットが 0x0000 の場合、転送動作の回数は設定されません。データ転送は、転送カウンタ停止で実行されます。

詳細については、「[15.3.1.1. ノーマル転送モード](#)」を参照してください。

15.3.3.2 他の転送モード

リピート転送モード、ブロック転送モード、およびリピートブロック転送モードでは、DMAC は DMTMD.TKP ビットを使用したフリーランニング機能をサポートしています。DMTMD.TKP ビットが 1 に設定される場合、転送動作の指定された全回数の終了により転送は停止せず、繰り返し DMCRA をリロードします。

図 15.9 にフリーランニング機能がない場合のブロック転送例を示します。




図 15.9 DMTMD.TKP ビットが 0 の場合のブロック転送モードの動作

図 15.10 にフリーランニング機能がある場合のブロック転送例を示します。




図 15.10 DMTMD.TKP ビットが 1 の場合のブロック転送モードの動作

15.3.4 オフセットを使用したアドレス更新機能

転送元アドレスと転送先アドレスの更新方法には、固定、インクリメント、デクリメントの他にオフセット加算があります。ノーマル、リピート、ブロック転送モードにおいて、オフセット加算では DMAC が 1 データの転送を実行するたびに、DMA オフセットレジスタ (DMOFR) で設定したオフセット値がアドレスに加算されます。この機能によって、分散した領域にアドレスが割り付けられた状態でデータ転送を実施できます。

また、DMOFR に負の値を設定すると、オフセットによる減算も可能です。負の値は 2 の補数で設定する必要があります。

リピートブロック転送モードでは、DMOFR の代わりに DMSBS または DMDBS が使用されます。詳細については、「15.3.1.4. リピートブロック転送モード」を参照してください。

表 15.14 に各アドレス更新モードにおけるアドレス更新方法を示します。

表 15.14 各アドレス更新モードにおけるアドレス更新方法

アドレス更新モード	アドレス更新モードに対する DMAMD.SM[1:0]および DMAMD.DM[1:0]の設定値	アドレス更新方法 (DMTMD.SZ[1:0]設定値別)		
		SZ[1:0] = 00b	SZ[1:0] = 01b	SZ[1:0] = 10b
アドレス固定	00b	固定		
オフセット加算	01b	+DMOFR(注1)		
インクリメント	10b	+1	+2	+4
デクリメント	11b	-1	-2	-4

注 1. DMA オフセットレジスタに負の値を設定する場合、その値は次式で計算される 2 の補数でなければいけません。
負のオフセット値の 2 の補数表現 = \sim (オフセット値) + 1 (\sim : ビット反転)

15.3.4.1 オフセット加算を使用した基本的な転送

図 15.11 にオフセット加算によるアドレス更新機能の動作例を示します。




図 15.11 オフセット加算によるアドレス更新機能の動作例

図 15.11 では、以下のように設定しています。

- 転送データサイズは 32 ビット
- 転送元アドレスの更新モードはオフセット加算
- 転送先アドレスの更新モードはインクリメント

2 回目以降のデータは、前回のアドレスにオフセット値を加算することで得られる転送元アドレスから読み出されます。指定された間隔で読み出されたデータは、転送先では連続した領域に書き込まれます。

15.3.4.2 オフセット加算を使用した XY 変換例

図 15.12 に、リピート転送モードとオフセット加算を組み合わせる XY 変換を行うときの動作を示します。設定方法は以下のとおりです。

- DMAMD.SM — 転送元アドレス更新モード：オフセット加算
- DMAMD.DM — 転送先アドレス更新モード：転送先アドレスがインクリメントされる
- DMTMD.SZ — 転送データサイズ選択：32 ビット
- DMTMD.MD — 転送モード選択：リピート転送
- DMTMD.DTS — リピート領域選択：転送元をリピート領域に設定
- DMOFR — オフセットアドレス：0x10
- DMCRA—リピートサイズ：0x4
- DMINT.RPTIE — リピートサイズ終了割り込みを許可




図 15.12 リピート転送モードにおけるオフセット加算による XY 変換動作

転送が開始されると、毎回、転送元アドレスにオフセット値を加算してデータ転送が行われます。転送データは、連続した転送先アドレスに書き込まれます。“データ 4”まで転送されたときの動作は以下のとおりです。

- リピートサイズ分のデータ転送が終了する
- 転送元アドレスは転送開始時のアドレス（転送元の“データ 1”のアドレス）に復帰する

- リpeatサイズ終了割り込み要求が発生する

この割り込みによって転送が一時停止している間、以下の処理を行います。

- DMSAR—DMA 転送元アドレスをデータ 5 のアドレスに書き換える
(この例では“データ 1”のアドレスに 4 を加算)
- DMCNT—DTE ビットを 1 にする

DMA 転送が中断したときの状態から DMA 転送が再開されます。以降、同じ処理を繰り返すと、転送元のデータが転送先で配置を入れ替えられます (XY 変換)。

図 15.13 に XY 変換の処理フローを示します。




図 15.13 リpeat転送モードにおけるオフセット加算による XY 変換フロー

15.3.5 リpeatブロック転送モードにおけるアドレス更新機能

リpeatブロック転送モードは、リpeat転送モードとブロック転送モードの拡張です。ただし、アドレス更新の詳細な動作は、これらの2つのモードでは異なります。ここでは、リpeatブロック転送モードにおけるアドレス更新機能の詳細を説明します。

15.3.5.1 固定アドレスモード

DMAMD.SM[1:0]ビットが 00b の場合、転送元のアドレス更新モードは固定アドレスモードです。
DMAMD.DM[1:0]ビットが 00b の場合、転送先のアドレス更新モードは固定アドレスモードです。

固定アドレスモードでは、アドレスは DMSAR と DMDAR の初期値から更新されません。ブロックサイズ (DMCRA) が 1 より大きい場合、1 つの要求に対して同じデータが複数回転送されます。

図 15.14 に固定アドレスモードにおけるアドレス更新を示します。




図 15.14 固定アドレスモードにおけるアドレス更新

15.3.5.2 インクリメントアドレスモードとデクリメントアドレスモード

DMAMD.SM[1:0]ビットが 10b の場合、転送元のアドレス更新モードはインクリメントアドレスモードです。
DMAMD.DM[1:0]ビットが 10b の場合、転送先のアドレス更新モードはインクリメントアドレスモードです。
DMAMD.SM[1:0]ビットが 11b の場合、転送元のアドレス更新モードはデクリメントアドレスモードです。
DMAMD.DM[1:0]ビットが 11b の場合、転送先のアドレス更新モードはデクリメントアドレスモードです。

これらの更新モードでは、DMTMD.SZ[1:0]ビットの設定に従って、アドレスはインクリメントまたはデクリメントされます。

これらの更新モードでは、DMSBS と DMDBS はリロード領域を示します。DMSBS と DMDBS の単位はデータ数です。転送開始時に DMSBSL と DMDBSL (DMSBS と DMDBS の下位 16 ビット) はダウンカウンタとして動作し、1 つのデータが転送されるごとにデクリメントします。値が 1 になると、DMSAR と DMDAR は、DMSRR と DMDRR の値をリロードします。

図 15.15 にインクリメントアドレスモードにおけるアドレス更新を示します。




図 15.15 インクリメントアドレスモードにおけるアドレス更新

15.3.5.3 オフセット加算モード

DMAMD.SM[1:0]ビットが 01b の場合、転送元のアドレス更新モードはオフセット加算モードです。
DMAMD.DM[1:0]ビットが 01b の場合、転送先のアドレス更新モードはオフセット加算モードです。

オフセット加算モードでは、DMSBS と DMDBS はリロード領域を示し、アクセスオフセット値としても機能します。他の転送モードとは異なり、DMOFR レジスタはリピートブロック転送モードでは、使用されません。オフセット加算モードでは、DMSBS と DMDBS の単位はブロック数です。転送開始時に DMCRAL はダウンカウンタとして動作し、1つのブロックが転送されるごとに DMSAR と DMDAR は、DMSRR と DMDRR の値をリロードします。さらに、DMSBSL と DMDBSL (DMSBS と DMDBS の下位 16 ビット) はダウンカウンタとしても動作し、1つのブロックが転送されるごとにデクリメントします。DMSBS と DMDBS の値が 1 になると、DMSAR と DMDAR は、DMSRR と DMDRR の値をリロードします。

DMAMD.SADR と DMAMD.DADR が 0 の場合、同じ領域のオフセット加算動作が繰り返されます。DMDAR は DMDRR をリロードするだけです。図 15.16 にオフセット加算モードにおけるアドレス更新 (DMAMD.SADR = 0 かつ DMAMD.DADR = 0 の場合) を示します。




図 15.16 オフセット加算モードにおけるアドレス更新 (DMAMD.SADR = 0 かつ DMAMD.DADR = 0 の場合)

DMAMD.SADR ビットと DMAMD.DADR ビットが 1 の場合、DMSRR と DMDRR が DMCRA = 1 によりリロードされた後に、アドレスは 1 データ単位でインクリメントされます。言い換えると、DMDRR のリロード後にインデックス値 ((DMDBSH-DMDBSL) × データサイズ) が DMDAR に加算されます。この動作はマルチリングバッファを実装するのに使用されます。図 15.17 にオフセット加算モードにおけるアドレス更新 (DMAMD.SADR = 1 かつ DMAMD.DADR = 1 の場合) を示します。




図 15.17 オフセット加算モードにおけるアドレス更新 (DMAMD.SADR = 1 かつ DMAMD.DADR = 1 の場合)

15.3.6 リポートブロック転送モードの使用例

リポートブロック転送モードでは、前述のアドレス更新モードを組み合わせることにより、インターバルデータやシングルリングバッファまたはマルチリングバッファへのリポートアクセスが可能です。以下の節では、いくつかの使用例を示します。

15.3.6.1 インターバルアドレスからシングルリングバッファへ

図 15.18 に ADC12 モジュールのインターバル ADDRn レジスタ (データレジスタ) の読み出しおよびシングルリングバッファへの格納の例を示します。1 要求につき、4 ハーフワードごとに 2 データの転送を行います。DMSAR は 1 要求ごとに 1 データ、インクリメントされます。転送要因をオフセット加算および DMAMD.SADR = 1 に、ブロックサイズ (DMCRA) を 2 に、転送元オフセット (DMSBS) を 4 に設定することで、これが可能になります。表 15.15 にこの設定例を示します。

表 15.15 インターバルアドレスからシングルリングバッファへの設定

レジスタ	値	説明
DMSAR, DMSRR	0x4033_2020	初期転送元アドレス
DMDAR, DMDRR	0x2000_0000	初期転送先アドレス
DMTMD.SZ[1:0]	01b	データサイズ : ハーフワード
DMAMD.SADR	1	リロード後のインクリメンタル転送元アドレス
DMAMD.SM[1:0]	01b	転送元の更新モード : オフセット加算
DMAMD.DM[1:0]	10b	転送先の更新モード : インクリメンタルアドレス
DMCRAH, DMCRAL	2	転送ブロックサイズ
DMSBSH, DMSBSL	4	転送元の全バッファサイズ (単位はブロック) および転送元のアクセスオフセット (単位はデータ)
DMDBSH, DMDBSL	N × 2 (DMCRA)	転送先のバッファサイズ (単位はデータ)




図 15.18 インターバルアドレスからシングルリングバッファへの使用例

15.3.6.2 アラインされていないリングバッファからシングルリングバッファへ

図 15.19 は ADC12 モジュール (変換結果ストレージリングバッファ) の ADBUFn レジスタのインクリメンタルな読み出しおよびシングルリングバッファへの格納の例を示します。この例では、ADBUFn レジスタが 4 番目のスキャンでオーバーフローすることによりラッピングが発生しますが、DMAC の転送元アドレスもそれに応じて更新されます。これは転送元をインクリメンタルアドレスに設定し、DMSBS レジスタのビット長を ADBUFn レジスタと同じ 16 ビットに設定することにより、実現可能です。これにより、割り込みを使用した CPU 処理を実行せずに、転送を継続することが可能です。表 15.16 に設定例を示します。

表 15.16 設定例 : アラインされていないリングバッファからシングルリングバッファへ (1/2)

レジスタ	値	内容
DMSAR, DMSRR	0x4033_20B0	初期転送元アドレス
DMDAR, DMDRR	0x2000_0000	初期転送先アドレス
DMTMD.SZ[1:0]	01b	データサイズ : ハーフワード

表 15.16 設定例：アラインされていないリングバッファからシングルリングバッファへ (2/2)

レジスタ	値	内容
DMAMD.SM[1:0]	10b	転送元更新モード：インクリメントアドレス
DMAMD.DM[1:0]	10b	転送先更新モード：インクリメントアドレス
DMCRAH, DMCRAL	5	転送ブロックサイズ
DMSBSH, DMSBSL	16	転送元バッファサイズ (単位は"データ")
DMDBSH, DMDBSL	N × 5 (DMCRA)	転送先バッファサイズ (単位は"データ")




図 15.19 使用例：アラインされていないリングバッファからシングルリングバッファへ

15.3.6.3 シングルブロックからマルチリングバッファへ

図 15.20 に ADC12 モジュールの連続 ADDRn レジスタ (データレジスタ) の値をマルチリングバッファに個々に格納する例を示します。この例では、シングルブロックの最初の要素 (ADDR0) のみが転送順序に従い配置されるリングバッファが転送先で生成されます。また、次の領域では、2 番目の要素 (ADDR1) のみが転送順序に従い配置されるリングバッファが転送先で生成されます。以下の場合では、長さ N のリングバッファが生成され、DMDBS により定義されます。ブロック内のデータ要素数が 3 の場合、DMCRA により定義されます。表 15.17 に設定例を示します。

表 15.17 設定例：シングルブロックからマルチリングバッファへ

レジスタ	値	内容
DMSAR, DMSRR	0x4033_2020	初期転送元アドレス
DMDAR, DMDRR	0x2000_0000	初期転送先アドレス
DMTMD.SZ[1:0]	01b	データサイズ：ハーフワード
DMAMD.DADR	1	リロード後のインクリメント転送先アドレス
DMAMD.SM[1:0]	10b	転送元更新モード：インクリメントアドレス
DMAMD.DM[1:0]	01b	転送先更新モード：インクリメントアドレス
DMCRAH, DMCRAL	3	転送ブロックサイズ
DMSBSH, DMSBSL	3	転送元バッファサイズ (単位は"データ")
DMDBSH, DMDBSL	N	転送先全バッファサイズ (単位は"ブロック") および転送先アクセスオフセット (単位は"データ")




図 15.20 シングルブロックからマルチリングバッファへの使用例

15.3.7 起動要因

ソフトウェア、周辺モジュールからの割り込み要求、および外部割り込み要求は、すべて DMAC 起動要因として指定可能です。起動要因を選択するには、DMTMD.DCTG[1:0]ビットを設定します。

15.3.7.1 ソフトウェアによる DMAC 起動

ソフトウェアによって DMA 転送を開始する場合、以下の手順に従ってください。

1. DMTMD.DCTG[1:0]ビットを 00b にする。
2. DMCNT.DTE ビットを 1 (DMA 転送許可) にする。
3. DMAST.DMST ビットを 1 (DMAC 起動許可) にする。
4. DMREQ.SWREQ ビットを 1 (DMA 転送要求あり) にする。

DMREQ.CLRS ビットが 0 の状態でソフトウェアによる DMAC 起動を行った場合、DMA 転送要求に対する転送が開始されると DMREQ.SWREQ ビットが 0 になります。

DMREQ.CLRS ビットが 1 の状態でソフトウェアによる DMAC 起動を行った場合は、転送を開始しても DMREQ.SWREQ ビットは 0 になりません。要求に対する転送終了後、再び DMA 転送要求が発生します。

15.3.7.2 内蔵周辺モジュール／外部割り込み要求による DMAC 起動

内蔵周辺モジュールからの割り込み要求と外部割り込み要求を、DMAC 起動要因に指定することができます。起動要因は、DELSRn.DELS[8:0]ビット (n = 0~7) でチャンネルごとに個別に選択できます。

内蔵周辺モジュールからの割り込み要求または外部割り込み要求によって DMA 転送を開始する場合、以下の手順に従います。

1. DELSR.DELS[8:0]ビットにイベント番号を設定する (DMAC イベントリンクを選択する)。
2. DMTMD.DCTG[1:0]ビットを 01b (周辺モジュールまたは外部割り込み端子からの割り込み) にする。
3. DMCNT.DTE ビットを 1 (DMA 転送許可) にする。
4. DMAST.DMST ビットを 1 (DMAC 起動許可) にする。

DMAC の起動要因となる割り込み要求については、「12. 割り込みコントローラユニット (ICU)」の表 12.3 を参照してください。

15.3.8 動作タイミング

以下に示すタイミング図は、最小実行サイクル数を示しています。

図 15.21 と図 15.22 に動作タイミングを示します。




図 15.21 DMAC 動作タイミング例 (1) (周辺モジュール/外部割り込み入力端子からの割り込みによる DMAC 起動、ノーマル転送モード、リピート転送モードの場合)




図 15.22 DMAC 動作タイミング例 (2) (周辺モジュール/外部割り込み入力端子からの割り込みによる DMAC 起動、ブロック転送モード、ブロックサイズ = 4 の場合)

15.3.9 DMAC の起動

表 15.18 にノーマルモード、リピートモード、ブロック転送モードにおけるレジスタの設定手順を示します。また、表 15.19 にリピートブロック転送モードにおけるレジスタの設定手順を示します。

表 15.18 ノーマル転送モード、リピート転送モード、ブロック転送モードにおけるレジスタの設定手順 (1/2)

No.	手順名	説明
1	DMAC 要求要因となる周辺機能を禁止に設定する	DMAC 起動要因として周辺機能割り込みを使用する場合 周辺機能のコントロールレジスタを禁止に設定する
2	DMAC 要求要因となる IRQn 端子を禁止に設定する	DMAC 起動要因として外部端子割り込みを使用する場合
3	DELSR.DELS[8:0]ビットを 0x00 に設定する	DMAC 要求を禁止に設定する
4	DMCNT.DTE ビットを 0 にクリアする	DMA 転送を禁止に設定する

表 15.18 ノーマル転送モード、リピート転送モード、ブロック転送モードにおけるレジスタの設定手順 (2/2)

No.	手順名	説明
5	DELSR レジスタに DMAC 要求要因となる割り込み要求を設定する	DMAC 起動要因として周辺モジュール割り込みまたは外部端子割り込みを使用する場合 起動要因の割り込みビットを許可する DMAC の起動要因を設定する
6	DMAC 要求要因となる周辺モジュールを設定する	DMAC 起動要因として周辺モジュール割り込みを使用する場合 周辺機能の制御レジスタを設定するが、開始させない
7	割り込みコントローラユニット (ICU) にて IRQn 端子機能を設定する	DMAC 起動要因として外部端子割り込みを使用する場合 割り込みコントローラユニット (ICU) にて IRQn 端子機能を設定する
8	DMAMD.DM[1:0]ビットを設定する DMAMD.SM[1:0]ビットを設定する DMAMD.DARA[4:0]ビットを設定する DMAMD.SARA[4:0]ビットを設定する	転送先アドレス更新モードビットを設定する 転送元アドレス更新モードビットを設定する 転送先アドレス拡張リピート領域ビットを設定する 転送元アドレス拡張リピート領域ビットを設定する
9	DMTMD.DCTG[1:0]ビットを設定する DMTMD.SZ[1:0]ビットを設定する DMTMD.DTS[1:0]ビットを設定する DMTMD.MD[1:0]ビットを設定する DMTMD.TKP ビットを設定する	転送要求選択ビットを設定する データ転送サイズビットを設定する リピート領域選択ビットを設定する 転送モード選択ビットを設定する 転送保持選択ビットを設定する
10	DMSAR レジスタを設定する DMDAR レジスタを設定する DMCRA レジスタを設定する	転送元の開始アドレスを設定する 転送先の開始アドレスを設定する 転送回数を設定する
11	DMCRB レジスタを設定する	ブロック転送モードまたはリピート転送モードの場合 ブロック転送回数を設定する
12	DMOFR レジスタを設定する	オフセットを使ったアドレス更新機能を使用する場合 オフセット値を設定する
13	DMINT.DTIE ビットを 1 に設定する	DMA 転送終了割り込みを使用する場合 DMAC 転送終了割り込みを許可する
14	DMINT.RPTIE ビットを設定する DMINT.SARIE ビットを設定する DMINT.DARIE ビットを設定する DMINT.ESIE ビットを 1 に設定する	DMA 転送エスケープ割り込みを使用する場合 リピートサイズ終了割り込み許可設定をする 転送元アドレス拡張リピート領域オーバーフロー割り込み許可設定をする 転送先アドレス拡張リピート領域オーバーフロー割り込み許可設定をする DMA 転送エスケープ終了割り込みを許可する
15	DMCNT.DTE ビットを 1 に設定する	DMA 転送を許可する
16	DMAST.DMST ビットを 1 に設定する	DMAC 動作を許可する(注1) DMAC 共通設定
17	DMAC 要求要因となる周辺機能を開始する	DMAC 起動要因として周辺機能割り込みを使用する場合
18	DMAC 要求要因となる IRQn 端子を許可する	DMAC 起動要因として外部端子割り込みを使用する場合
19	初期設定終了	ソフトウェアでの起動 初期設定完了後、DMA ソフトウェア起動ビット (DMREQ.SWREQ) に 1 を書き込むと DMA 転送が開始する

注 1. DMAST.DMST ビットの設定は、各起動要因に対する必要な設定の後である必要はありません。

表 15.19 リピートブロック転送モードにおけるレジスタの設定手順 (1/2)

No.	手順名	説明
1	DMAC 要求要因となる周辺機能を禁止に設定する	DMAC 起動要因として周辺機能割り込みを使用する場合 周辺機能のコントロールレジスタを禁止に設定する
2	DMAC 要求要因となる IRQ 端子を禁止に設定する	DMAC 起動要因として外部端子割り込みを使用する場合
3	DELSR.DELS[8:0]ビットを 0x00 に設定する	DMAC 要求を禁止に設定する
4	DMCNT.DTE ビットを 0 にクリアする	DMAC 転送を禁止に設定する

表 15.19 リピートブロック転送モードにおけるレジスタの設定手順 (2/2)

No.	手順名	説明
5	DELSR レジスタに DMAC 要求要因となる割り込み要求を設定する	DMAC 起動要因として周辺モジュール割り込みまたは外部端子割り込みを使用する場合 起動要因の割り込みビットを許可する DMAC の起動要因を設定する
6	DMAC 要求要因となる周辺モジュールを設定する	DMAC 起動要因として周辺モジュール割り込みを使用する場合 周辺機能の制御レジスタを設定するが、開始させない
7	割り込みコントローラユニット (ICU) にて IRQn 端子機能を設定する	DMAC 起動要因として外部端子割り込みを使用する場合 割り込みコントローラユニット (ICU) にて IRQn 端子機能を設定する
8	DMAMD.DM[1:0]ビットを設定する DMAMD.SM[1:0]ビットを設定する DMAMD.DADR ビットを設定する DMAMD.SADR ビットを設定する	転送先アドレス更新モードビットを設定する 転送元アドレス更新モードビットを設定する リロード後転送先アドレス更新選択ビットを設定する リロード後転送元アドレス更新選択ビットを設定する
9	DMTMD.DCTG[1:0]ビットを設定する DMTMD.SZ[1:0]ビットを設定する DMTMD.MD[1:0]ビットを設定する DMTMD.TKP ビットを設定する	転送要求選択ビットを設定する データ転送サイズビットを設定する 転送モードをリピートブロック転送モードに設定する 転送保持選択ビットを設定する
10	DMSAR レジスタを設定する DMDAR レジスタを設定する DMSRR レジスタを設定する DMDRR レジスタを設定する DMCRA レジスタを設定する DMCRB レジスタを設定する	転送元の開始アドレスを設定する 転送先の開始アドレスを設定する 転送元の開始アドレスの初期値を設定する 転送先の開始アドレスの初期値を設定する 転送回数を設定する ブロック転送回数を設定する
11	DMSBS レジスタを設定する DMDBS レジスタを設定する	インクリメント、デクリメント、またはオフセットを用いたアドレス更新機能を使用する場合 転送元バッファサイズとアクセスオフセットを設定する 転送先バッファサイズとアクセスオフセットを設定する
12	DMINT.DTIE ビットを 1 に設定する	DMA 転送終了割り込みを使用する場合 DMAC 転送終了割り込みを許可する
13	DMCNT.DTE ビットを 1 に設定する	DMAC 転送を許可する
14	DMAST.DMST ビットを 1 に設定する	DMAC 動作を許可する(注1)
15	DMAC 要求要因となる周辺機能を開始する	DMA 起動要因として周辺機能割り込みを使用する場合
16	DMAC 要求要因となる IRQ 端子を許可する	DMA 起動要因として外部端子割り込みを使用する場合
17	初期設定終了	ソフトウェアでの起動 初期設定完了後、DMA ソフトウェア起動ビット (DMREQ.SWREQ) に 1 を書き込むと DMA 転送が開始する

注 1. DMAST.DMST ビットの設定は、各起動要因に対する必要な設定の後である必要はありません。

15.3.10 DMA 転送の開始

チャンネル n の DMA 転送を有効にするには、DMCNT.DTE ビットを 1 (DMA 転送許可) にして、DMAST.DMST ビットを 1 (DMAC 起動許可) にします。

他の DMAC チャンネルや DTC の転送中は、新たな起動要求は受け付けられません。先行する転送が終了した時点で最も優先順位の高いチャンネルの DMA 転送要求が選択され、そのチャンネルの DMA 転送が開始されます。DMA 転送が始まると、DMSTS.ACT フラグが 1 (DMAC 動作中) になります。

15.3.11 DMA 転送中のレジスタ

DMAC のレジスタは、DMA 転送処理によって値が更新されます。更新される値は、各種設定や転送の状態によって異なります。更新されるレジスタは、DMSAR、DMDAR、DMCRA、DMCRB、DMSBS、DMDBS、DMCNT、および DMSTS です。これらの説明を下記に示します。

DMA 転送元アドレスレジスタ (DMSAR)

1 転送要求に対するデータ転送が終了すると、DMSAR レジスタの内容は、次の転送要求でアクセスするアドレスに更新されます。

各転送モードにおけるレジスタの更新動作の詳細については、表 15.5～表 15.13 を参照してください。

DMA 転送先アドレスレジスタ (DMDAR)

1 転送要求に対するデータ転送が終了すると、DMDAR レジスタの内容は、次の転送要求でアクセスするアドレスに更新されます。

各転送モードにおけるレジスタの更新動作の詳細については、表 15.5～表 15.13 を参照してください。

DMA 転送カウントレジスタ (DMCRA)

1 転送要求に対するデータ転送が終了すると、カウント値が更新されます。更新動作は、選択した転送モードによって異なります。

各転送モードにおけるレジスタの更新動作の詳細については、表 15.5～表 15.13 を参照してください。

DMA ブロック転送カウントレジスタ (DMCRB)

1 転送要求に対するデータ転送が終了すると、カウント値が更新されます。更新動作は、選択した転送モードによって異なります。

各転送モードにおけるレジスタの更新動作の詳細については、表 15.5～表 15.13 を参照してください。

DMA 転送元バッファサイズレジスタ (DMSBS)

1 転送要求に対するデータ転送が終了すると、カウント値が更新されます。更新動作は、選択した転送モードによって異なります。

各転送モードにおけるレジスタの更新動作の詳細については、表 15.8～表 15.13 を参照してください。

DMA 転送先バッファサイズレジスタ (DMDBS)

1 転送要求に対するデータ転送が終了すると、カウント値が更新されます。更新動作は、選択した転送モードによって異なります。

各転送モードにおけるレジスタの更新動作の詳細については、表 15.8～表 15.13 を参照してください。

DMA 転送許可ビット (DMCNT.DTE)

DMCNT.DTE ビットは、レジスタを書くことによってデータ転送の許可/禁止を制御します。DMA 転送の状態に応じて自動的に DMAC によって 0 にクリアされます。

DMAC がこのビットをクリアする条件は、以下のとおりです。

- 設定された総転送データ数の転送が終了したとき
- リピートサイズ終了割り込みによって DMA 転送が停止したとき
- 拡張リピート領域オーバーフロー割り込みによって DMA 転送が停止したとき
- DMA 転送エラーが発生したとき

対応する DMCNT.DTE ビットが 1 になっているチャンネルのレジスタへは書き込まないでください (DMCNT レジスタを除く)。DTE ビットを 0 にした後のみ、書き込みが可能になります。

DMA アクティブフラグ (DMSTS.ACT)

DMSTS.ACT フラグは、DMACn がアイドル状態であるか、または動作中であることを示します。

このフラグは DMAC がデータ転送を開始すると 1 になり、1 転送要求に対するデータ転送が終了すると 0 になります。

DMA 転送中に DMCNT.DTE ビットに 0 を書いて DMA 転送を停止させた場合でも、このフラグは DMA 転送が終了するまで 1 を保持します。

転送終了割り込みフラグ (DMSTS.DTIF)

総転送サイズ分の DMA 転送が終了すると、DMSTS.DTIF フラグは 1 になります。

このフラグと DMINT.DTIE ビットがともに 1 の場合、転送終了割り込み要求が発生します。

このフラグが 1 になるタイミングは、DMA 転送のバスサイクルが終了し、DMSTS.ACT フラグが 0 になって DMA 転送終了を示したときです。

割り込み処理中に DMCNT.DTE ビットを 1 にした場合、このフラグは自動的に 0 にクリアされます。

転送エスケープ終了割り込みフラグ (DMSTS.ESIF)

リピートサイズ終了割り込み要求、または拡張リピート領域オーバーフロー割り込み要求が発生したとき、DMSTS.ESIF フラグは 1 になります。このフラグと DMINT.ESIE ビットがともに 1 の場合、転送エスケープ終了割り込み要求が発生します。

このフラグが 1 になるタイミングは、割り込み要求を発生させる要因になった DMA 転送のバスサイクルが終了し、DMSTS.ACT フラグが 0 になって DMA 転送終了を示したときです。

割り込み処理中に DMCNT.DTE ビットを 1 にした場合、このフラグは自動的に 0 にクリアされます。

DMAC からの割り込み要求を CPU または DTC へ送信する前に、割り込みコントロールレジスタを設定する必要があります。

詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

15.3.12 チャンネル優先順位

DMAC は、複数の DMA 転送要求が発生したとき、DMA 転送要求のあるチャンネルの優先順位を判断します。

- チャンネル優先順位は、以下の順で固定です。チャンネル 0 > チャンネル 1 > チャンネル 2 > チャンネル 3... > チャンネル 7 (チャンネル 0 : 最高)

データ転送中に DMA 転送要求が発生した場合は、最終データの転送後にチャンネルアービトレーションを行い、最も優先順位の高いチャンネルの転送が開始されます。

15.3.13 チャンネルセキュリティ

各 DMAC チャンネルに CPSCU.DMASARA.DMASARAn でセキュア属性を設定できます。

CPSCU.DMASARA.DMASARAn ビットが 0 の場合

- 対応するチャンネルの転送時、セキュアマスタとして機能
- 対応するチャンネルのレジスタはセキュア属性

CPSCU.DMACCHSAR.SADMACn ビットが 1 の場合

- 対応するチャンネルの転送時、非セキュアマスタとして機能
- 対応するチャンネルのレジスタは非セキュア属性

セキュアマスタと非セキュアマスタにアクセス可能な領域については、セキュリティ機能章とバス章を参照してください。

DMA 転送中に CPSCU.DMACSAR を変更しないでください。

15.3.14 チャンネルプリビレッジ

各 DMAC チャンネル n に CPSCU.DMACCHPAR.DMACCHPARn でプリビレッジ属性を設定できます。

CPSCU.DMACCHPAR.DMACCHPARn ビットが 0 の場合

- 対応するチャンネルの転送時、プリビレッジマスタとして機能
- チャンネルのレジスタはアンプリビレッジアクセスから保護

CPSCU.DMACCHPAR.DMACCHPARn ビットが 1 の場合

- DMAC チャンネルの転送は読み出しと書き込みに対してアンプリビレッジアクセス
- チャンネルのレジスタはアンプリビレッジ属性

DMA 転送中に CPSCU.DMACCHPAR を変更しないでください。

15.4 DMA 転送の終了

DMA 転送の終了は、転送終了条件によって動作が異なります。DMA 転送が終了すると、DMCNT.DTE ビットと DMSTS.ACT フラグが 1 から 0 になります。

15.4.1 設定した総転送回数完了による転送終了

(1) ノーマル転送モード (DMTMD.MD[1:0] = 00b) の場合

DMCRAL ビットの値が 1 から 0 になると、対応するチャンネルの DMA 転送が終了し、DMCNT.DTE ビットが 0 になり、同時に DMSTS.DTIF フラグが 1 になります。このとき DMINT.DTIE ビットが 1 であると、CPU または DTC へ転送終了割り込み要求が送信されます。

(2) リピート転送モード (DMTMD.MD[1:0] = 01b) の場合

DMCRBL ビットの値が 1 から 0 になると、対応するチャンネルの DMA 転送が終了し、DMCNT.DTE ビットが 0 になり、DMSTS.DTIF フラグが 1 になります。このとき DMINT.DTIE ビットが 1 であると、CPU または DTC へ割り込み要求が送信されます。

DMTMD.TKP ビットが 1 (フリーランニング機能) であると、DMSTS.DTIF ビットは 1 になりますが、DMCNT.DTE ビットは 0 になりません。

(3) ブロック転送モード (DMTMD.MD[1:0] = 10b) の場合

DMCRBL ビットの値が 1 から 0 になると、対応するチャンネルの DMA 転送が終了し、DMCNT.DTE ビットが 0 になり、DMSTS.DTIF フラグが 1 になります。このとき DMINT.DTIE ビットが 1 であると、CPU または DTC へ割り込み要求が送信されます。

DMAC からの割り込み要求を CPU または DTC へ送信する前に、割り込みコントロールレジスタを設定する必要があります。

詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

DMTMD.TKP ビットが 1 (フリーランニング機能) であると、DMSTS.DTIF ビットは 1 になりますが、DMCNT.DTE ビットは 0 になりません。

(4) リピートブロック転送モード (DMTMD.MD[1:0] = 11b) の場合

DMCRBL ビットの値が 1 から 0 になると、対応するチャンネルの DMA 転送が終了し、DMCNT.DTE ビットが 0 になり、DMSTS.DTIF フラグが 1 になります。このとき DMINT.DTIE ビットが 1 であると、CPU または DTC へ割り込み要求が送信されます。

DMAC からの割り込み要求を CPU または DTC へ送信する前に、割り込みコントロールレジスタを設定する必要があります。詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

DMTMD.TKP ビットが 1 (フリーランニング機能) であると、DMSTS.DTIF ビットは 1 になりますが、DMCNT.DTE ビットは 0 になりません。

15.4.2 リピートサイズ終了割り込みによる転送終了

リピート転送モードにおいて、DMINT.RPTIE ビットが 1 であれば、1 リピートサイズ分の転送終了時にリピートサイズ終了割り込み要求が発生します。DMTMD.TKP ビットが 1 の場合でも (フリーランニング機能)、DMCNT.DTE ビットが 0 になり、DMSTS.ESIF フラグが 1 になります。このとき DMINT.ESIE ビットが 1 であると、CPU または DTC へ割り込み要求が送信されます。転送を再開させるには、DMCNT.DTE ビットに 1 を書き込んでください。

ブロック転送モードにおいても、リピートサイズ終了割り込み要求を発生させることができます。1 ブロックサイズ分の転送終了時に、リピート転送モードと同様に割り込み要求が発生します。

リピートブロック転送モードにおいては、リピートサイズ終了割り込み要求を発生させることができません。

DMAC からの割り込み要求を CPU または DTC へ送信する前に、割り込みコントロールレジスタを設定する必要があります。詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

15.4.3 拡張リピート領域オーバーフロー割り込みによる転送終了

拡張リピート領域が指定され、かつ DMINT.SARIE ビットまたは DMINT.DARIE ビットが 1 の場合に、DMTMD.TKP ビットが 1 の場合でも（フリーランニング機能）、拡張リピート領域がオーバーフローすると、拡張リピート領域オーバーフロー割り込み要求が発生します。DMA 転送が停止して、DMCNT.DTE ビットが 0 になり、DMSTS.ESIF フラグが 1 になります。このとき DMINT.ESIE ビットが 1 であると、CPU または DTC へ割り込み要求が送信されます。

この割り込み要求がリードサイクル中に発生しても、以降のライトサイクルは実行されます。

ブロック転送モードでは、割り込み要求が 1 ブロックの転送中に発生しても、そのブロックの残りのデータが転送されるまで、転送は終了しません。

リピートブロック転送モードでは、拡張リピート領域オーバーフロー割り込み要求はできません。

DMAC からの割り込み要求を CPU または DTC へ送信する前に、割り込みコントロールレジスタを設定する必要があります。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

15.5 DMA 転送エラーの処理

DMA 転送エラーは、MSAU エラー、スレーブ TrustZone フィルタエラー、マスタ MPU エラー、スレーブバスエラー、または不正アクセスエラーによって発生します。DMA 転送中にアクセスエラーが発生すると、DMAC はエラーの発生したチャンネルの転送をただちに停止します。この時、対応するチャンネルの ICU 設定もクリアされます。エラーを引き起こしたチャンネル以外のチャンネルからの要求があれば、そのまま再調停となります。

転送エラー発生時、エラー発生チャンネルの DMCNT.DTE は 0 になります。また、エラー応答は対応するチャンネルの DELSRn に伝えられます。各レジスタへのライトバックは実行されません。エラー発生チャンネルの情報は DMECHR に設定されます。

15.6 割り込み

15.6.1 転送終了割り込み

各 DMAC チャンネルは、1 要求分の転送終了後、CPU または DTC へ割り込み要求 (DMAC0n_INT) を出力することができます。

転送先が外部バスするとき、実際の転送先ではない、ライトバッファへのデータ書き込み終了時に割り込み要求が発生します。

リピートブロック転送モードでは、エスケープ転送終了割り込みを許可しないでください。

表 15.20 に、各割り込み要因とそれらに対応するステータスフラグおよび許可ビットを示します。図 15.23 に、割り込み出力 (DMACn (n = 0~7)) の概略論理図を示します。図 15.24 に DMAC 割り込み処理ルーチンで DMA 転送を再開/終了する手順を示します。

表 15.20 割り込み要因、割り込みステータスフラグ、割り込み許可ビットの対応関係

割り込み要因		割り込み許可ビット	割り込みステータスフラグ	要求出力許可ビット
転送終了		—	DMSTS.DTIF	DMINT.DTIE
エスケープ転送終了	リピートサイズ終了	DMINT.RPTIE	DMSTS.ESIF	DMINT.ESIE
	転送元アドレス拡張リピート領域オーバーフロー	DMINT.SARIE		
	転送先アドレス拡張リピート領域オーバーフロー	DMINT.DARIE		




図 15.23 割り込み出力要因 (DMACn) の概略論理図

割り込みを解除して DMA 転送を再開する方法は、以下のケースで異なります。

- DMA 転送を終了した場合
- DMA 転送を継続した場合

15.6.1.1 DMA 転送を中断または終了した場合

転送終了割り込みの場合は、DMSTS.DTIF フラグに 0 を書いてください。また、リピートサイズ割り込みと拡張リピート領域オーバーフロー割り込みの場合は、DMSTS.ESIF フラグに 0 を書いてください。対応する DMACn チャンネルは停止状態を保ちます。その後、新たな DMA 転送を開始する場合は、必要なレジスタを設定して、DMCNT.DTE ビットを 1 (DMA 転送許可) にしてください。

15.6.1.2 DMA 転送を継続した場合

DMCNT.DTE ビットに 1 を書いてください。自動的に DMSTS.ESIF フラグが 0 にクリア (割り込み要因がクリア) され、DMA 転送が再開します。




図 15.24 DMAC 割り込み処理ルーチンで DMA 転送を再開/終了する手順

15.6.2 転送エラー割り込み

DMAC 転送中に転送エラーが検出されると、DMAC/DTC からエラー応答検出割り込み要求 (DMA0_TRANSERR) が発生します。

表 15.21 に DMAC 転送エラー発生時に生じる割り込みの種類を示します。表 15.21 には転送エラー発生時に格納されるエラー情報も示されています。

表 15.21 DMAC 転送エラー起因の割り込みとエラー情報 (1/2)

転送エラー要因	NMI/RESET ^(注1) 要求	割り込み要求	バスエラー状態	エラーアドレス エラー R/W	エラーチャネル 情報
MSAU エラー	ICU.NMISR.BUSST	DMA0_TRANSERR ^(注1)	BUS.BUS4ERRSTAT. MSERRSTAT	BUS.BMSA4ERRADD BUS.BMSA4ERRRW	DMAC. DMECHR
マスタ MPU エラー	ICU.NMISR.BUSST	DMA0_TRANSERR ^(注1)	BUS.BUS4ERRSTAT.MMERRSTAT	BUS.BUS4ERRADD BUS.BUS4ERRRW	DMAC.DMECHR
不正アクセスエラー	ICU.NMISR.BUSST	DMA0_TRANSERR ^(注1)	BUS.BUS4ERRSTAT.ILERRSTAT	BUS.BUS4ERRADD BUS.BUS4ERRRW	DMAC.DMECHR
スレーブバスエラー	ICU.NMISR.BUSST	DMA0_TRANSERR ^(注1)	BUS.BUS4ERRSTAT.SLERRSTAT	BUS.BUS4ERRADD BUS.BUS4ERRRW	DMAC.DMECHR

表 15.21 DMAC 転送エラー起因の割り込みとエラー情報 (2/2)

転送エラー要因	NMI/RESET(注1)要求	割り込み要求	バスエラー状態	エラーアドレス エラー R/W	エラーチャンネル 情報
TrustZone フィルタ エラー	ICU.NMISR.BUSST	DMA0_TRANSERR(注1)	BUS.BUS4ERRSTAT.STERRSTAT	BUS.BUS4ERRADD BUS.BUS4ERRRW	DMAC.DMECHR

注 1. ICU.NMIER.BUSEN が ICU.IELSR で設定された DMA0_TRANSERR で許可されると、DMA で生じた転送エラーが原因でノンマスクابل割り込みや割り込みが発生します。ICU.IELSR に DMA_TRANSERR を設定しないことにより、NMI のみを発生させることができます。

15.7 イベントリンク

各 DMAC チャンネルは、1 回のデータ転送（ブロック転送モードの場合は 1 ブロックの転送）が終了するたびに、イベントリンク要求信号 (DMAC0n_INT) を出力します。

転送先が外部バスするとき、ライトバッファへの書き込みが許可されるとイベントリンク要求信号が発生します。

詳細は、「17. イベントリンクコントローラ (ELC)」を参照してください。

15.8 低消費電力機能

モジュールストップ状態、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する前に、最初に DMAST.DMST ビットを 0 (DMAC モジュールサスペンド) にして、以下のように設定してください。

(1) モジュールストップ機能

MSTPCRA.MSTPA22 ビットに 1 を書くことによって、DMAC のモジュールストップ機能が有効になります。MSTPCRA.MSTPA22 ビットに 1 を書いたとき、DMA 転送が動作中の場合は、DMA 転送終了後にモジュールストップ状態へ遷移します。MSTPCRA.MSTPA22 ビットが 1 のとき、DMAC のレジスタにはアクセスしないでください。MSTPCRA.MSTPA22 ビットに 0 を書くことで、DMAC のモジュールストップ状態は解除されます。

(2) ソフトウェアスタンバイモードおよびディープソフトウェアスタンバイモード

「10.6.3.1. ソフトウェアスタンバイモードへの遷移」またはディープソフトウェアスタンバイモードへの遷移の手順に従って設定してください。

WFI 命令実行時に DMA 転送が動作中の場合、DMA 転送が完了してからソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移します。

(3) 低消費電力機能に関する注意事項

WFI 命令とレジスタの設定については、「10.7.7. WFI 命令のタイミング」を参照してください。

低消費電力モードから復帰後、DMA 転送を行うには、再度 DMAST.DMST ビットを 1 にしてください。ソフトウェアスタンバイモード時に発生した要求を、DMAC 起動要求ではなく CPU への割り込み要求として使用する場合は、「12.5.5. 割り込み要求先の選択」に示すように、割り込み要求先を CPU に切り替えてから WFI 命令を実行してください。

15.9 使用上の注意事項

15.9.1 外部デバイスへの DMA 転送について

外部デバイスへの DMA 転送では、最後のデータライトが開始されてから外部バスアクセスが終了する前に、DMSTS.ACT フラグが 0 (DMAC 停止中) になる場合があります。

15.9.2 DMA 転送中のレジスタアクセスについて

同じチャンネルの DMSTS.ACT フラグが 1 (DMAC 動作中)、または同じチャンネルの DMCNT.DTE ビットが 1 (DMA 転送許可) の状態で、下記のレジスタに書き込まないでください。

- DELSR
- DMSAR

- DMDAR
- DMCRA
- DMCRB
- DMTMD
- DMINT
- DMAMD
- DMOFR
- DMSBS
- DMDBS
- DMSRR
- DMDRR
- DMBWR
- ICUSARC
- DMAC SAR

15.9.3 予約領域への DMA 転送について

予約領域への DMA 転送は行わないでください。予約領域へアクセスが発生した場合の転送結果は保証されません。予約領域の詳細は、「[4. アドレス空間](#)」を参照してください。

15.9.4 割り込みコントローラユニットの DMAC イベントリンク設定レジスタ (DELSRn) の設定

DMA 転送許可ビット (DMCNT.DTE) が 0 (DMA 転送禁止) にクリアされている間に、DMAC イベントリンク設定レジスタ (DELSRn) を設定してください。さらに、DELSRn レジスタにより設定されている同じイベント番号に対応する DTC 起動許可レジスタ (ICU.IELSRn.DTCE (n = 0~95)) は 1 にしないでください。ICU.IELSRn.DTCE の詳細については、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

15.9.5 DMAC 起動の保留／再開に関する注意事項

DMAC 起動要求を一時停止するために、DMAC イベントリンク選択ビット (DELSRn.DELS[8:0]) に 0x00 を書き込んでください。DMA 転送を再開するには、「[15.3.9. DMAC の起動](#)」に記載された設定に従い、DELSRn.DELS[8:0]ビットにイベント番号を書き込んでください。

15.9.6 DMA 転送再開時の注意事項

DMA 転送終了後、次の要求時に DMAC 起動要求が発生する場合があります。このような状況が生じた場合、DMA 転送が開始され、DMAC 起動要求は DMAC 内に保持されます。これを避けるには、DELSRn.DELS[8:0]ビットを 0 にして、DMAC 起動要求を停止してください。

最後の DMA 転送後に DMAC 起動要求が発生した場合は、以下のいずれかの方法で DMAC 起動要求をクリアしてください。

- ダミーの DMA 転送を用いて DMAC 起動要求をクリアする。
- DMCNT.DTE ビットを 0 に設定した後、DELSRn.IR フラグを 0 にしてください。

[図 15.25](#) を参照してください。




図 15.25 DMAC 起動割り込みをクリアするためのレジスタ設定手順例

16. データトランスファコントローラ (DTC)

16.1 概要

データトランスファコントローラ (DTC) は、割り込み要求によって起動するとデータ転送を行います。

表 16.1 に DTC の仕様を、図 16.1 に DTC のブロック図を示します。

表 16.1 DTC の仕様

項目	内容
転送モード	<ul style="list-style-type: none"> ノーマル転送モード 1回の起動で1データを転送 リピート転送モード 1回の起動で1データを転送 リピートサイズ分のデータを転送すると転送開始時のアドレスに復帰 リピート回数は最大256回設定可能で、最大256×32ビット(1024バイト)転送可能 ブロック転送モード 1回の起動で1ブロックを転送 ブロックサイズは、最大256×32ビット=1024バイト設定可能
転送チャンネル	<ul style="list-style-type: none"> 割り込み要因に対応するチャンネルの転送が可能 (ICUからのDTC起動要求で転送) 1つの起動要因に対して複数データの転送が可能 (チェーン転送) チェーン転送は「カウンタが0のとき実施」または「毎回実施」のいずれかを選択可能
転送空間	<ul style="list-style-type: none"> 0x0000_0000~0xFFFF_FFFFのうち予約領域を除く4GBの領域
データ転送単位	<ul style="list-style-type: none"> 1データ: 1バイト(8ビット)、1ハーフワード(16ビット)、1ワード(32ビット) 1ブロックサイズ: 1~256データ
CPU 割り込み要因	<ul style="list-style-type: none"> DTCを起動した割り込み、またはDTC_COMPLETEでCPUへの割り込み要求を発生可能 1回のデータ転送後にCPUへの割り込み要求を発生可能 指定したデータ数のデータ転送終了後にCPUへの割り込み要求を発生可能
DTC 転送エラーの処理	<ul style="list-style-type: none"> DTC転送エラーが発生すると、エラーを引き起こした転送が停止 ICUへのDTCエラー番号の起動要求に対して、レジスタのクリアを要求
エラー応答検出割り込み	DTC転送エラーが生じると発生
イベントリンク機能	1回のデータ転送後(ブロックの場合は1ブロック転送後)、イベントリンク要求を発生
リードスキップ	転送情報のリードスキップを実行可能
ライトバックスキップ	転送元アドレスまたは転送先アドレスが固定の場合、ライトバックスキップを実行可能
モジュールストップ機能	モジュールストップ状態の設定が可能
TrustZone フィルタ	起動要因ごとにセキュリティ属性とプリビレッジ属性の設定が可能

注: DTCのセキュリティ属性レジスタは、ICU.ICUSARG、ICU.ICUSARH、ICU.ICUSARIで説明します。




図 16.1 DTC のブロック図

DTC と NVIC (CPU 内) の接続関係については、「12. 割り込みコントローラユニット (ICU)」の「12.1. 概要」を参照してください。

16.2 レジスタの説明

MRA、MRB、SAR、DAR、CRA、CRB は、すべて DTC の内部レジスタであり、CPU から直接アクセスすることはできません。これら DTC 内部レジスタの設定値は、SRAM 領域に転送情報として配置されます。起動要求が発生すると、DTC は SRAM 領域から転送情報を読み出して、それを DTC の内部レジスタに設定します。データ転送の終了後、内部レジスタの内容は転送情報として SRAM 領域にライトバックされます。

16.2.1 DTCSAR : DTC コントローラセキュリティ属性レジスタ

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x30

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DTCS TSA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DTCS TSA	DTC セキュリティ属性 0: セキュア 1: 非セキュア	R/W

ビット	シンボル	機能	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-1, P-TYPE-1

本レジスタは DTCST セキュリティ属性のみを設定します。

DTCSTSA ビット (DTC セキュリティ属性)

本ビットは、DTCST レジスタと DTCSTS レジスタのセキュリティ属性を指定します。

DTC 転送が有効またはバスマスタが DTC レジスタに書き込み中は、DTCSTSA ビットに書き込まないでください。

16.2.2 MRA : DTC モードレジスタ A

Base address: DTCVBR_SEC
DTCVBR

Offset address: 0x03 + 0x4 × ベクタ番号
(CPU から直接アクセス不可。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	MD[1:0]		SZ[1:0]		SM[1:0]		—	—

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
1:0	—	読み出し値は不定です。書く場合、0 としてください。リセット後の値は不定値です。	—
3:2	SM[1:0]	転送元アドレスアドレッシングモード 0 0: SAR レジスタはアドレス固定 (SAR レジスタへのライトバックをスキップ) 0 1: SAR レジスタはアドレス固定 (SAR レジスタへのライトバックをスキップ) 1 0: 転送後 SAR レジスタをインクリメント: SZ[1:0]ビットが 00b のとき+1 SZ[1:0]ビットが 01b のとき+2 SZ[1:0]ビットが 10b のとき+4 1 1: 転送後 SAR レジスタをデクリメント: SZ[1:0]ビットが 00b のとき-1 SZ[1:0]ビットが 01b のとき-2 SZ[1:0]ビットが 10b のとき-4	—
5:4	SZ[1:0]	DTC データトランスファサイズ 0 0: バイト (8 ビット) 転送 0 1: ハーフワード (16 ビット) 転送 1 0: ワード (32 ビット) 転送 1 1: 設定禁止	—
7:6	MD[1:0]	DTC 転送モード選択 0 0: ノーマル転送モード 0 1: リピート転送モード 1 0: ブロック転送モード 1 1: 設定禁止	—

MRA レジスタは、CPU から直接アクセスすることはできません。CPU は SRAM 領域 (転送情報 (n) の開始アドレス+0x03) に MRA レジスタ設定値を設定します。DTC は、SRAM 領域 (転送情報 (n) の開始アドレス+0x03) から、MRA レジスタへ設定値を転送します。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。

16.2.3 MRB : DTC モードレジスタ B

Base address: DTCVBR_SEC
DTCVBR

Offset address: $0x02 + 0x4 \times$ ベクタ番号
(CPU から直接アクセス不可。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CHNE	CHNS	DISEL	DTS	DM[1:0]	—	—	
Value after reset:	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
1:0	—	読み出し値は不定です。書く場合、0としてください。リセット後の値は不定値です。	—
3:2	DM[1:0]	転送先アドレスアドレッシングモード 0 0: DAR レジスタはアドレス固定 (DAR レジスタへのライトバックをスキップ) 0 1: DAR レジスタはアドレス固定 (DAR レジスタへのライトバックをスキップ) 1 0: 転送後 DAR レジスタをインクリメント : MRA.SZ[1:0]ビットが 00b のとき+1 MRA.SZ[1:0]ビットが 10b のとき+4MRA.SZ[1:0]ビットが 01b のとき+2 1 1: 転送後 DAR レジスタをデクリメント : MRA.SZ[1:0]ビットが 00b のとき-1 MRA.SZ[1:0]ビットが 01b のとき-2 MRA.SZ[1:0]ビットが 10b のとき-4	—
4	DTS	DTC 転送モード選択 0: 転送先にリピータ領域またはブロック領域を選択 1: 転送元にリピータ領域またはブロック領域を選択	—
5	DISEL	DTC 割り込み選択 0: 指定されたデータ転送の終了時、CPU への割り込み要求が発生 1: DTC データ転送のたびに、CPU への割り込み要求が発生	—
6	CHNS	DTC チェーン転送選択 0: 連続してチェーン転送を行う 1: 転送カウンタが 1→0、または 1→CRAH となったときのみチェーン転送を行う	—
7	CHNE	DTC チェーン転送許可 0: チェーン転送禁止 1: チェーン転送許可	—

MRB レジスタは、CPU から直接アクセスすることはできません。CPU は SRAM 領域 (転送情報 (n) の開始アドレス+0x02) に MRB レジスタ設定値を設定します。DTC は、SRAM 領域 (転送情報 (n) の開始アドレス+0x02) から、MRB レジスタへ設定値を転送します。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。

DM[1:0]ビット (転送先アドレスアドレッシングモード)

DM[1:0]ビットは DAR レジスタのアドレスを固定または転送後の DAR レジスタのインクリメント/デクリメントを指定します。

DTS ビット (DTC 転送モード選択)

DTS ビットはリピータ転送モードあるいはブロック転送モードにおいて、転送元または転送先をリピータ領域またはブロック領域に指定します。

DISEL ビット (DTC 割り込み選択)

DISEL ビットは CPU への割り込み要求を発生する条件を指定します。

CHNS ビット (DTC チェーン転送選択)

CHNS ビットはチェーン転送の条件を選択します。CHNE ビットが 0 のとき、CHNS ビットの設定は無視されます。チェーン転送の条件については、表 16.3 を参照してください。

次の転送がチェーン転送の場合、指定した転送回数の終了判定も、起動要因フラグのクリアも行われず、CPU への割り込み要求は発生しません。


CHNE ビット (DTC チェーン転送許可)

CHNE ビットはチェーン転送を許可します。チェーン転送条件は、CHNS ビットで選択されます。チェーン転送の詳細については、「16.4.6. チェーン転送」を参照してください。チェーン転送の設定が CHNE = 1 かつ CHNS = 0 であるとき、転送設定に基づく転送回数は、各転送要求に対して-1 になります。そのため、各転送情報に対する転送回数は一致する必要があります。

16.2.4 SAR : DTC 転送元レジスタ

Base address: DTCVBR_SEC
DTCVBR

Offset address: 0x04 + 0x4 × ベクタ番号
(CPU から直接アクセス不可。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。)




SAR レジスタは、転送元の開始アドレスを設定するレジスタです。CPU は SRAM 領域 (転送情報 (n) の開始アドレス+0x04) に SAR レジスタ設定値を設定します。DTC は、SRAM 領域 (転送情報 (n) の開始アドレス+0x04) から、SAR レジスタへ設定値を転送します。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。

DTC 転送では、アドレスの不整合は禁止です。MRA.SZ[1:0] = 01b の場合、ビット 0 は 0 を設定してください。また、MRA.SZ[1:0] = 10b の場合、ビット 1 およびビット 0 はともに 0 を設定してください。

16.2.5 DAR : DTC 転送先レジスタ

Base address: DTCVBR_SEC
DTCVBR

Offset address: 0x08 + 0x4 × ベクタ番号
(CPU から直接アクセス不可。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。)




DAR レジスタは、転送先の開始アドレスを設定するレジスタです。CPU は SRAM 領域 (転送情報 (n) の開始アドレス 0x08) に DAR レジスタ設定値を設定します。DTC は、SRAM 領域 (転送情報 (n) の開始アドレス 0x08) から、DAR レジスタへ設定値を転送します。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。

DTC 転送では、アドレスの不整合は禁止です。MRA.SZ[1:0] = 01b の場合、ビット[0]を 0 に設定する必要があります。また、MRA.SZ[1:0] = 10b の場合、ビット[1]およびビット[0]をともに 0 に設定する必要があります。

16.2.6 CRA : DTC 転送カウントレジスタ A

Base address: DTCVBR_SEC
DTCVBR

Offset address: 0x0E + 0x4 × ベクタ番号
(CPU から直接アクセス不可。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。)



ビット	シンボル	機能	R/W
7:0	CRAL	転送カウンタ A 下位 転送回数を設定	—
15:8	CRAH	転送カウンタ A 上位 転送回数を設定	—

注. 転送モードによって機能が異なります。

注. リピート転送モードとブロック転送モードでは、CRAH および CRAL レジスタには同じ値を設定してください。

CRA レジスタは 16 ビットです。CRAL は下位 8 ビット、CRAH は上位 8 ビットです。CRA はノーマル転送モードで使用されます。

CRAL と CRAH はリピート転送モードとブロック転送モードで使用されます。

CRA レジスタは、CPU から直接アクセスすることはできません。CPU は SRAM 領域（転送情報 (n) の開始アドレス+0x0E）に CRA レジスタ設定値を設定します。DTC は、SRAM 領域（転送情報 (n) の開始アドレス+0x0E）から、CRA レジスタへ設定値を転送します。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。

(1) ノーマル転送モード (MRA.MD[1:0] = 00b) の場合

ノーマル転送モードでは、CRA レジスタは 16 ビットの転送カウンタとして機能します。転送回数は、設定値が 0x0001 のときは 1 回、0xFFFF のときは 65535 回、0x0000 のときは 65536 回となります。CRA レジスタの値は、データ転送を 1 回行うたびにデクリメント (-1) されます。

(2) リピート転送モード (MRA.MD[1:0] = 01b) の場合

リピート転送モードでは、CRAH レジスタは転送回数を保持し、CRAL レジスタは 8 ビットの転送カウンタとして機能します。転送回数は、設定値が 0x01 のときは 1 回、0xFF のときは 255 回、0x00 のときは 256 回となります。CRAL レジスタの値は、データ転送を 1 回行うたびにデクリメント (-1) されます。0x00 に達すると、CRAH レジスタの値が CRAL レジスタへ転送されます。

(3) ブロック転送モード (MRA.MD[1:0] = 10b) の場合

ブロック転送モードでは、CRAH レジスタはブロックサイズを保持し、CRAL レジスタは 8 ビットのブロックサイズカウンタとして機能します。転送回数は、設定値が 0x01 のときは 1 回、0xFF のときは 255 回、0x00 のときは 256 回となります。CRAL レジスタの値は、データ転送を 1 回行うたびにデクリメント (-1) されます。0x00 に達すると、CRAH レジスタの値が CRAL レジスタへ転送されます。

16.2.7 CRB : DTC 転送カウントレジスタ B

Base address: DTCVBR_SEC
DTCVBR

Offset address: 0x0C + 0x4 × ベクタ番号
(CPU から直接アクセス不可。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

Value after reset: x x x x x x x x x x x x x x x x

CRB レジスタは、ブロック転送モードのブロック転送回数を指定するレジスタです。転送回数は、設定値が 0x0001 のときは 1 回、0xFFFF のときは 65535 回、0x0000 のときは 65536 回となります。CRB レジスタの値は、1 ブロックサイズの最終データ転送時にデクリメント (-1) されます。ノーマル転送モードまたはリピート転送モードを選択した場合、本レジスタは使用されず、設定値は無視されます。

CRB レジスタは CPU から直接アクセスすることはできません。CPU は SRAM 領域（転送情報 (n) の開始アドレス+0x0C）に CRB レジスタ設定値を設定します。DTC は、SRAM 領域（転送情報 (n) の開始アドレス+0x0C）から、CRB レジスタへ設定値を転送します。「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。

16.2.8 DTCCR : DTC コントロールレジスタ

Base address: DTC0_NS = 0x5000_AC00

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	RRS	—	—	—	—
Value after reset:	0	0	0	0	1	0	0	0

ビット	シンボル	機能	R/W
2:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
4	RRS	DTC 転送情報リードスキップ許可 (非セキュア領域) 0: 転送情報のリードスキップを行わない 1: ベクタ番号が一致したとき、転送情報のリードスキップを行う	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE7, P-TYPE2

RRS ビット (DTC 転送情報リードスキップ許可 (非セキュア領域))

RRS ビットはベクタ番号が一致したとき、転送情報のリードスキップを許可します。DTC ベクタ番号は、前回起動時のベクタ番号と比較されます。ベクタ番号が一致し、かつ RRS ビットが 1 になっていると、転送情報の読み出しを行わずに DTC のデータ転送が行われます。ただし、前回の転送がチェーン転送のときは、RRS ビットの値にかかわらず転送情報の読み出しが行われます。

前回の転送がノーマル転送で転送カウンタ (CRA レジスタ) が 0 になっている場合と、ブロック転送で転送カウンタ (CRB レジスタ) が 0 になっている場合も、RRS ビットの値にかかわらず転送情報の読み出しが行われます。

16.2.9 DTCCR_SEC : DTC コントロールレジスタ (セキュア領域)

Base address: DTC0 = 0x4000_AC00

Offset address: 0x10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	RRSS	—	—	—	—
Value after reset:	0	0	0	0	1	0	0	0

ビット	シンボル	機能	R/W
2:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
4	RRSS	DTC 転送情報リードスキップ許可 (セキュア領域) 0: 転送情報のリードスキップを行わない 1: ベクタ番号が一致したとき、転送情報のリードスキップを行う	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE6, P-TYPE2

RRSS ビット (DTC 転送情報リードスキップ許可 (セキュア領域))

RRSS ビットはベクタ番号が一致したとき、転送情報のリードスキップを許可します。DTC ベクタ番号は、前回起動時のベクタ番号と比較されます。これらのベクタ番号が一致し、かつ RRSS ビットが 1 になっていると、転送情報を読み出さずに DTC のデータ転送が行われます。ただし、前回の転送がチェーン転送のときは、RRSS ビットの値にかかわらず転送情報が読み出されます。

前回のノーマル転送中に転送カウンタ (CRA レジスタ) が 0 になっている場合と、前回のブロック転送中に転送カウンタ (CRB レジスタ) が 0 になっている場合は、RRSS ビットの値にかかわらず転送情報が読み出されません。

16.2.10 DTCVBR : DTC ベクタベースアドレス

Base address: DTC0_NS = 0x5000_AC00

Offset address: 0x04

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	DTC ベクタベースアドレス (非セキュア領域) DTC ベクタベースアドレスを設定 (下位 10 ビットは 0 にしてください)	R/W

注: S-TYPE7, P-TYPE2

DTCVBR レジスタは、DTC ベクタテーブルのアドレス計算に用いられるベースアドレスを設定します。0x0000_0000~0xFFFF_FFFF (4 GB) の範囲内で 1 KB 単位の設定が可能です。

16.2.11 DTCVBR_SEC : DTC ベクタベースレジスタ (セキュア領域)

Base address: DTC0 = 0x4000_AC00

Offset address: 0x14

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	DTC ベクタベースアドレス (セキュア領域) DTC ベクタベースアドレス (セキュア領域) を設定 (下位 10 ビットは 0 にしてください)	R/W

注: S-TYPE6, P-TYPE2

DTCVBR_SEC レジスタは、DTC ベクタテーブルのアドレス計算に用いられるベースアドレスを設定します。0x0000_0000~0xFFFF_FFFF (4 GB) の範囲内で 1 KB 単位の設定が可能です。

16.2.12 DTCST : DTC モジュール起動レジスタ

Base address: DTC0 = 0x4000_AC00
DTC0_NS = 0x5000_AC00

Offset address: 0x0C

Bit position: 7 6 5 4 3 2 1 0

Bit field:

—	—	—	—	—	—	—	DTCS T
---	---	---	---	---	---	---	-----------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DTCST	DTC モジュール起動 0: DTC モジュール停止 1: DTC モジュール起動	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE3, P-TYPE2

DTCST ビット (DTC モジュール起動)

DTC が転送要求を受け付けられるようにするには、DTCST ビットを 1 にしてください。DTCST ビットを 0 にすると、新たな転送要求を受け付けません。データ転送中に 0 に書き換えた場合、受け付け済みの転送要求は処理が終了するまで有効です。

下記の状態へ遷移する際は、事前に DTCST ビットを 0 にする必要があります。

- モジュールストップ状態
- ソフトウェアスタンバイモード
- ディープソフトウェアスタンバイモード

これらの遷移については、「16.10. 低消費電力機能」と「10. 低消費電力モード」を参照してください。

16.2.13 DTCSTS : DTC ステータスレジスタ

Base address: DTC0 = 0x4000_AC00
DTC0_NS = 0x5000_AC00

Offset address: 0x0E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ACT	—	—	—	—	—	—	—	VECN[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	VECN[7:0]	DTC アクティブベクタ番号モニタ DTC 転送動作中にその起動要因をベクタ番号で示します。 この値は、DTC 転送動作中 (ACT フラグが 1 の場合) にのみ有効です。	R
14:8	—	読むと 0 が読めます。	R
15	ACT	DTC アクティブフラグ 0: DTC 転送動作なし 1: DTC 転送動作中	R

注: S-TYPE3, P-TYPE2

VECN[7:0] ビット (DTC アクティブベクタ番号モニタ)

VECN[7:0] ビットは DTC 転送動作中に、その転送の起動要因をベクタ番号で示します。ACT フラグが 1 (DTC 転送動作中) であれば、読み出された VECN[7:0] ビットの値は有効であり、ACT フラグが 0 (DTC 転送動作なし) であれば、読み出された VECN[7:0] ビットの値は無効です。

ACT フラグ (DTC アクティブフラグ)

ACT フラグは DTC の転送動作状態を示します。

[1 になる条件]

- 転送要求によって DTC が起動したとき

[0 になる条件]

- 転送要求に対する DTC の転送が完了したとき

16.2.14 DTEVR : DTC エラーベクタレジスタ

Base address: DTC0 = 0x4000_AC00
DTC0_NS = 0x5000_AC00

Offset address: 0x20

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DTESTA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	DTEVSAM	DTEV[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	DTEV[7:0]	DTC エラーベクタ番号 DTC のエラーベクタを表します。	R
8	DTEVSAM	DTC エラーベクタ番号 SA モニタ エラーを引き起こすベクタ番号の SA を示します。 0: セキュアベクタ番号 1: 非セキュアベクタ番号	R
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R
16	DTESTA	DTC エラーステータスフラグ 0: DTC 転送エラー発生なし 1: DTC 転送エラー発生あり	R/W
31:17	—	読むと 0 が読めます。書く場合、0 としてください。	R

注: P-TYPE2. セキュリティ属性によるアクセスについては下記を参照してください。

注: DTESTA への書き込みは DTEVSAM の値に依存します。

本レジスタを読み出すとき、セキュアアクセスと非セキュアアクセスの両方でアクセス可能です。

本レジスタに書き込むとき、DTEVR.DTESTA に依存します。

- DMESA = 1 のとき、セキュアアクセスと非セキュアアクセスでアクセス可能です。
- DMESA = 0 のとき、セキュアアクセスでアクセス可能です。書き込みアクセスが非セキュアアクセスで行われると、エラーが発生します。

本レジスタは、転送エラーで生じたリセットによりクリアされます。プログラムをデバッグする場合は、BUS.OADCFG.OAD で割り込み (DMA0_TRANSERR) を選択してください。

DTEV[7:0]ビット (DTC エラーベクタ番号)

DTC 転送起因の転送エラーが発生した場合、本ビットは違反した DTC のチャンネルを格納します。

MMPUOAD.OAD と MSAOAD.OAD でリセットが選択されたとき、本レジスタもリセットされます。プログラムをデバッグする場合は、ノンマスカブル割り込みを選択してください。

[1 になる条件]

- DTC 転送エラーが発生し、DTESTA = 0 の場合

[0 になる条件]

- DTEVR.DTESTA に 1 を書き込む場合

DTEVSAM ビット (DTC エラーベクタ番号 SA モニタ)

DTC 転送起因の転送エラーが発生した場合、本ビットは違反した DTC ベクタ番号の SA を示します。

MMPUOAD.OAD と MSAOAD.OAD でリセットが選択されたとき、本レジスタもリセットされます。プログラムをデバッグする場合は、ノンマスカブル割り込みを選択してください。

[1 になる条件]

- DTC 転送エラーが発生し、DTESTA = 0 の場合

[0 になる条件]

- DTEVR.DTESTA に 1 を書き込む場合

DTESTA ビット (DTC エラーステータスフラグ)

本ビットは DTC 転送エラーの発生の有無を示します。

DTEV、DTEVSAM、DTESTA は DTESTA に 1 を書き込むことによりクリアされます。

DTESTA への 0 の書き込みは無視されます。

MMPUOAD.OAD と MSAOAD.OAD でリセットが選択されたとき、本レジスタもリセットされます。プログラムをデバッグする場合は、ノンマスカブル割り込みを選択してください。

[1 になる条件]

- DTC 転送エラーが発生した場合

[0 になる条件]

- DTEVR.DTESTA に 1 を書き込む場合

注. DTEVSAM = 1 の場合、セキュア状態と非セキュア状態で本ビットをクリアできます。DTEVSAM = 0 の場合、非セキュア状態では本ビットをクリアできません。

16.3 起動要因

DTC は割り込み要求によって起動します。ICU.IELSRn.DTCE ビットを 1 にすると、対応する割り込みによって DTC が起動します。ICU.IELSRn レジスタで設定されたセクタ出力番号 n ($n = 0 \sim 95$) は、割り込みベクタ番号として定義されます。許可された割り込みに対して、各割り込みベクタ番号 n に対応した特定の DTC 割り込み要因が、ICU.IELSRn.IELS[8:0] ($n = 0 \sim 95$) ビットによって選択されます。このビットの設定方法については、「12. 割り込みコントローラユニット (ICU)」の表 12.4 を参照してください。ソフトウェアによる起動については、「17.2.2. ELSEGRn: イベントリンクソフトウェアイベント発生レジスタ $n(n = 0, 1)$ 」を参照してください。

割り込みベクタ番号は DTC ベクタテーブル番号と同等です。DTC が起動要求を受け付けると、その要求に対する転送が終了するまで、新たな起動要求は優先順位にかかわらず受け付けません。DTC 転送中に複数の起動要求が発生した場合、転送の終了時点で最も優先順位の高い要求が受け付けられます。DTC モジュール起動ビット (DTCST.DTCST) が 0 の状態で、複数の起動要求が発生した場合、DTC は、その後このビットが 1 になったときに最も優先順位の高い要求を受け付けます。割り込みベクタ番号が小さいほど優先順位は高くなります。

1 回のデータ転送開始時 (チェーン転送の場合、連続した最後の転送時)、DTC は以下のように動作します。

- 指定した回数のデータ転送が終了すると、ICU.IELSRn.DTCE ビットが 0 になり、CPU に対して割り込み要求が発生する
- MRB.DISEL ビットが 1 の場合、データ転送完了時に CPU に対して割り込み要求が発生する
- 上記のいずれでもない場合、起動要因となった ICU.IELSRn.IR フラグはデータ転送開始時に 0 になる

16.3.1 転送情報の配置と DTC ベクタテーブル

DTC は、起動要因ごとにベクタテーブルから転送情報の開始アドレスを読み出して、このアドレスから始まる転送情報を読み出します。

DTC には、非セキュア側とセキュア側の 2 つのベクタテーブルがあります。それは、DTC に対するトリガとして働く割り込みベクタ番号が非セキュア側とセキュア側に分割されるためです。SA = 1 である割り込みベクタ番号のベクタテーブルを非セキュア側の DTCVBR に配置してください。SA = 0 である割り込みベクタ番号のベクタテーブルをセキュア側の DTCVBR_SEC に配置してください。

ベクタテーブルのベースアドレス (開始アドレス) は、下位 10 ビットが 0 になるように配置する必要があります。DTC ベクタベースレジスタ (DTCVBR) を用いて、DTC ベクタテーブルのベースアドレスを設定してください。転送情報は SRAM 領域に配置します。SRAM 領域では、ベクタ番号 n を持つ転送情報 n の開始アドレスは、ベクタテーブルのベースアドレス + $4n$ 番地でなければいけません。

プリビレッジアクセスまたは非プリビレッジアクセスの DTC 転送属性の設定をする場合、以下のようにベクタテーブルと転送情報を配置してください。ベクタテーブルはプリビレッジ領域に配置してください。プリビレッジ属性の転送情報は、プリビレッジ領域に配置されます。非プリビレッジ属性の転送情報は、非プリビレッジ領域に配置されます。プリビレッジ領域は MPMU で設定されます (「14. メモリプロテクションユニット (MPU)」を参照)。プリビレッジアクセスと非プリビレッジアクセスの設定は、ベクタテーブルの各ベクタ番号に対応するアドレスのビット 0 に位置しています。

図 16.2 に DTC ベクタテーブルと転送情報の対応関係を示します。

図 16.3 にベクタテーブルのビット配置を示します。

図 16.4 に SRAM 領域上の転送情報の配置を示します。




図 16.2 DTC ベクタテーブルと転送情報の対応関係




図 16.3 ベクタテーブルのビット配置




図 16.4 SRAM 領域上の転送情報の配置

16.4 動作説明

DTC は、転送情報に従ってデータを転送します。DTC を動作させるには、あらかじめ転送情報を SRAM 領域に格納しておく必要があります。DTC が起動すると、DTC はベクタ番号に対応する DTC ベクタを読み出します。次に DTC は、DTC ベクタが示す転送情報格納アドレスから転送情報を読み出して、データ転送を行います。データ転送後に、DTC は転送情報のライトバックを行います。転送情報を SRAM 領域に格納することで、任意のチャンネル数のデータ転送が可能になります。

転送モードには、下記の 3 種類があります。

- ノーマル転送モード
- リピート転送モード
- ブロック転送モード

DTC は転送元アドレスを SAR レジスタ、転送先アドレスを DAR レジスタで指定します。これらのレジスタ値は、データの転送後、それぞれ個別にインクリメント、デクリメント、あるいはアドレス固定されます。

表 16.2 に DTC の転送モードを示します。

表 16.2 DTC の転送モード

転送モード	1 回の転送要求で転送可能なデータサイズ	メモリアドレスの増減	指定可能な転送回数
ノーマル転送モード	1 バイト (8 ビット) / 1 ハーフワード (16 ビット) / 1 ワード (32 ビット)	1、2、4 ずつインクリメントまたはデクリメント、あるいはアドレス固定	1~65536 回
リピート転送モード (注1)	1 バイト (8 ビット) / 1 ハーフワード (16 ビット) / 1 ワード (32 ビット)	1、2、4 ずつインクリメントまたはデクリメント、あるいはアドレス固定	1~256 回(注3)
ブロック転送モード (注2)	CRAH レジスタで指定したブロックサイズ (1~256 バイト / 1~256 ハーフワード (2~512 バイト) / 1~256 ワード (4~1024 バイト))	1、2、4 ずつインクリメントまたはデクリメント、あるいはアドレス固定	1~65536 回

注 1. 転送元または転送先のいずれかをリピート領域に設定します。

注 2. 転送元または転送先のいずれかをブロック領域に設定します。

注 3. 指定回数の転送終了後は、初期状態に戻り、動作を再開します。

MRB.CHNE ビットを 1 にすると、1 つの起動要因で複数転送またはチェーン転送が可能です。指定されたデータ転送終了時にチェーン転送を行う設定も可能です。

図 16.5 に DTC の動作フローチャートを示します。表 16.3 にチェーン転送の条件を示します。この表では、2 回目以降の転送に対する制御情報の組み合わせは省略されています。




図 16.5 DTC 動作フローチャート

表 16.3 チェーン転送の条件 (1/2)

第 1 転送				第 2 転送 ^(注3)				DTC 転送
CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ ^{(注1) (注2)}	CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ ^{(注1) (注2)}	
0	—	0	(1→0) 以外	—	—	—	—	第 1 転送で終了
0	—	0	(1→0)	—	—	—	—	第 1 転送で終了し CPU へ割り込み要求
0	—	1	—	—	—	—	—	

表 16.3 チェーン転送の条件 (2/2)

第 1 転送				第 2 転送 ^(注3)				DTC 転送
CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ ^(注1) (注2)	CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ ^(注1) (注2)	
1	0	—	—	0	—	0	(1→0) 以外	第 2 転送で終了
				0	—	0	(1→0)	第 2 転送で終了し CPU へ割り込み要求
				0	—	1	—	
1	1	0	(1→*) 以外	—	—	—	—	第 1 転送で終了
1	1	—	(1→*)	0	—	0	(1→0) 以外	第 2 転送で終了
				0	—	0	(1→0)	第 2 転送で終了し CPU へ割り込み要求
				0	—	1	—	
1	1	1	(1→*) 以外	—	—	—	—	第 1 転送で終了し CPU へ割り込み要求

注 1. 使用する転送カウンタは、以下のように、各転送モードで異なります。

- ノーマル転送モード：CRA レジスタ
- リピート転送モード：CRAL レジスタ
- ブロック転送モード：CRB レジスタ

注 2. 転送終了時のカウンタ動作は以下の通りです。

- ノーマル転送モードとブロック転送モードでは (1→0)
- リピート転送モードでは (1→CRAH)

表中の (1→*) は、これら両方の動作を表します。

注 3. 2 番目以降の転送に対してチェーン転送の選択が可能です。第 2 転送と CHNE ビットが 1 の組み合わせに対する条件は省略しています。

16.4.1 転送情報のリードスキップ機能

DTCCR.RRS ビットを設定することにより、ベクタアドレスと転送情報の読み出しをスキップできます。DTC 起動要求発生時に、今回の DTC ベクタ番号と前回起動時の DTC ベクタ番号が比較されます。ベクタ番号が一致し、かつ DTCCR.RRS ビットが 1 になっているときは、ベクタアドレスと転送情報の読み出しを行わずに DTC のデータ転送が行われます。ただし、前回の転送がチェーン転送の場合は、ベクタアドレスと転送情報が読み出されます。さらに、前回のノーマル転送中に転送カウンタ (CRA レジスタ) が 0 になっている場合と、前回のブロック転送中に転送カウンタ (CRB レジスタ) が 0 になっている場合も、DTCCR.RRS ビットの値にかかわらず転送情報の読み出しが行われます。図 16.13 に転送情報の読み出しがスキップされる場合の例を示します。

DTC ベクタテーブルと転送情報を更新する場合は、DTCCR.RRS ビットを 0 にして、DTC ベクタテーブルと転送情報を更新した後、DTCCR.RRS ビットを 1 に戻してください。DTCCR.RRS ビットをいったん 0 にすることによって、格納されていたベクタ番号が破棄されます。次の起動時には、更新された DTC ベクタテーブルと転送情報が読み出されます。

16.4.2 転送情報のライトバックスキップ機能

MRA.SM[1:0]ビットまたは MRB.DM[1:0]ビットを「アドレス固定」に設定すると、転送情報の一部はライトバックされません。表 16.4 に転送情報のライトバックスキップ条件と対応するレジスタを示します。CRA レジスタと CRB レジスタはライトバックされますが、MRA レジスタと MRB レジスタのライトバックはスキップされます。

表 16.4 転送情報ライトバックスキップ条件とライトバックスキップされるレジスタ (1/2)

MRA.SM[1:0]ビット		MRB.DM[1:0]ビット		SAR レジスタ	DAR レジスタ
b3	b2	b3	b2		
0	0	0	0	スキップ	スキップ
0	0	0	1		
0	1	0	0		
0	1	0	1		

表 16.4 転送情報ライトバックスキップ条件とライトバックスキップされるレジスタ (2/2)

MRA.SM[1:0]ビット		MRB.DM[1:0]ビット		SAR レジスタ	DAR レジスタ
b3	b2	b3	b2		
0	0	1	0	スキップ	ライトバック
0	0	1	1		
0	1	1	0		
0	1	1	1		
1	0	0	0	ライトバック	スキップ
1	0	0	1		
1	1	0	0		
1	1	0	1		
1	0	1	0	ライトバック	ライトバック
1	0	1	1		
1	1	1	0		
1	1	1	1		

16.4.3 ノーマル転送モード

ノーマル転送モードでは、1つの起動要因で、1バイト（8ビット）、1ハーフワード（16ビット）、1ワード（32ビット）のデータ転送が可能です。転送回数は1～65536回まで設定できます。転送元アドレスと転送先アドレスは、それぞれ個別に、インクリメント、デクリメント、または固定に設定できます。このモードでは指定回数の転送が終了すると、CPUへの割り込み要求を発生させることができます。

表 16.5 にノーマル転送モードのレジスタ機能を、図 16.6 にノーマル転送モードのメモリマップを示します。

表 16.5 ノーマル転送モードのレジスタ機能

レジスタ	機能	転送情報のライトバックによって書き戻される値
SAR	転送元アドレス	インクリメント/デクリメント/固定(注1)
DAR	転送先アドレス	インクリメント/デクリメント/固定(注1)
CRA	転送カウンタ A	CRA - 1
CRB	転送カウンタ B	更新なし

注 1. アドレス固定のとき、ライトバックはスキップされます。




図 16.6 ノーマル転送モードのメモリマップ (MRA.SM[1:0] = 10b, MRB.DM[1:0] = 10b, CRA = 0x0006)

16.4.4 リピート転送モード

このモードでは、1つの起動要因で、1バイト (8ビット)、1ハーフワード (16ビット)、または1ワード (32ビット) のデータ転送が可能です。MRB.DTS ビットで、転送元と転送先のいずれかをリピート領域に指定する必要があります。転送回数は1~256回まで設定できます。指定回数の転送が終了すると、リピート領域に設定された方のアドレスレジスタは初期値に戻り、転送カウンタも初期値に戻ります。そして転送が繰り返されます。他方のアドレスレジスタは、連続してインクリメントまたはデクリメントされるか、あるいはアドレス固定になります。

リピート転送モードでは、転送カウンタ (CRAL レジスタ) が 0x00 になると、CRAL レジスタの値は CRAH レジスタで設定した値に更新されます。このため、転送カウンタが 0x00 にならないので、MRB.DISEL ビットが 0 になっていると、CPU への割り込み要求は発生しません。指定されたデータ転送が終了したとき、CPU への割り込みが発生します。

表 16.6 にリピート転送モードのレジスタ機能を、図 16.7 にリピート転送モードのメモリマップを示します。

表 16.6 リピート転送モードのレジスタ機能

レジスタ	機能	転送情報のライトバックによって書き戻される値	
		CRAL が 1 以外のとき	CRAL が 1 のとき
SAR	転送元アドレス	インクリメント/デクリメント/固定(注1)	<ul style="list-style-type: none"> (MRB.DTS = 0 のとき) インクリメント/デクリメント/固定(注1) (MRB.DTS = 1 のとき) SAR レジスタの初期値
DAR	転送先アドレス	インクリメント/デクリメント/固定(注1)	<ul style="list-style-type: none"> (MRB.DTS = 0 のとき) DAR レジスタの初期値 (MRB.DTS = 1 のとき) インクリメント/デクリメント/固定(注1)
CRAH	転送カウンタ保持	CRAH	CRAH
CRAL	転送カウンタ A	CRAL - 1	CRAH
CRB	転送カウンタ B	更新なし	更新なし

注 1. アドレス固定のとき、ライトバックはスキップされます。




図 16.7 リピート転送モードのメモリマップ (転送元をリピート領域に設定した場合) (MRA.SM[1:0] = 10b, MRB.DM[1:0] = 10b, CRAH = 0x04)

16.4.5 ブロック転送モード

このモードでは、1つの起動要因で1ブロックのデータ転送が可能です。MRB.DTS ビットで、転送元と転送先のいずれかをブロック領域に指定する必要があります。ブロックサイズは、1~256 バイト、1~256 ハーフワード (2~512 バイト)、または 1~256 ワード (4~1024 バイト) に設定できます。指定された1ブロックの転送が終了すると、ブロックサイズカウンタ (CRAL レジスタ) と、ブロック領域に指定したアドレスレジスタ (MRB.DTS ビットが1のときは SAR レジスタ、MRB.DTS ビットが0のときは DAR レジスタ) は初期値に戻ります。他方のアドレスレジスタは、連続してインクリメントまたはデクリメントされるか、あるいはアドレス固定になります。

転送回数 (ブロック数) は、1~65536 まで指定可能です。指定回数のブロック転送が終了すると、CPU への割り込み要求を発生させることができます。

表 16.7 にブロック転送モードのレジスタ機能を、図 16.8 にブロック転送モードのメモリマップを示します。

表 16.7 ブロック転送モードのレジスタ機能

レジスタ	機能	転送情報のライトバックによって書き戻される値
SAR	転送元アドレス	<ul style="list-style-type: none"> • (MRB.DTS = 0 のとき) インクリメント/デクリメント/固定(注1) • (MRB.DTS = 1 のとき) SAR レジスタの初期値
DAR	転送先アドレス	<ul style="list-style-type: none"> • (MRB.DTS = 0 のとき) DAR レジスタの初期値 • (MRB.DTS = 1 のとき) インクリメント/デクリメント/固定(注1)
CRAH	ブロックサイズ保持	CRAH
CRAL	ブロックサイズカウンタ	CRAH
CRB	ブロック転送回数カウンタ	CRB - 1

注 1. アドレス固定のとき、ライトバックはスキップされます。




図 16.8 ブロック転送モードのメモリマップ

16.4.6 チェーン転送

MRB.CHNE ビットを 1 にすると、1 つの起動要因で複数のデータ転送を連続して行うチェーン転送が可能になります。MRB.CHNE ビットを 1 にして、MRB.CHNS ビットを 0 にした場合は、指定した転送回数の終了による CPU への割り込み要求も、MRB.DISEL = 1 による CPU への割り込み要求も発生しません。割り込み要求は、DTC データ転送のたびに CPU に送信されます。データ転送が、起動要因の ICU.IELSRn.IR フラグに影響を与えることはありません。

データ転送を定義するための SAR、DAR、CRA、CRB、MRA、および MRB レジスタは、それぞれ個別に設定可能です。図 16.9 にチェーン転送の動作を示します。




図 16.9 チェーン転送の動作

MRB.CHNE ビットと MRB.CHNS ビットを 1 にした場合、指定されたデータ転送終了時にのみチェーン転送を行います。リピート転送モードでも、指定されたデータ転送の終了時にチェーン転送が実行されます。チェーン転送の条件については、表 16.3 を参照してください。

16.4.7 動作タイミング

図 16.10～図 16.13 に示すタイミング図は、最小実行サイクル数を示しています。




図 16.10 動作タイミング例 (1) (ノーマル転送モード、リピート転送モードの場合)




図 16.11 動作タイミング例 (2) (ブロック転送モード、ブロックサイズ = 4 の場合)




図 16.12 動作タイミング例 (3) (チェーン転送の場合)




図 16.13 転送情報リードスキップ実行時の動作例 (ベクタ、転送情報、転送先データが SRAM にあり、転送元データが周辺モジュールにある場合)

16.4.8 ベクタセキュリティ

DTC ベクタ n の転送アクセスのセキュリティ属性と ICU の IELSRn (n = 0~95) レジスタへのアクセスのセキュリティ属性は、CPSCU の ICUSARx (x = G, H, I) レジスタの SAIELSRn ビットで制御されます。CPSCU.ICUSARx レジスタの詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

CPSCU.ICUSARx.IELSRnSA ビットが 0 の場合

- IELSRn レジスタには、セキュリティ属性があります。
- IELS に設定された割り込み要求により起動した DTC のベクタ番号は、セキュアマスタとしてふるまいます。

CPSCU.ICUSARx.IELSRnSA ビットが 1 の場合

- IELSRn レジスタには、非セキュリティ属性があります。
- IELS に設定された割り込み要求により起動した DTC のベクタ番号は、非セキュアマスタとしてふるまいます。

セキュアマスタまたは非セキュアマスタにアクセス可能な領域については、「13. バス」と「37. セキュリティ機能」を参照してください。

16.4.9 ベクタプリビレッジ

DTC ベクタ n の転送アクセスのプリビレッジ属性は、ベクタテーブルのビット 0 で制御されます。

ベクタテーブルの各ベクタ番号に対応するビット 0 が 0 に設定された場合、DTC 転送はプリビレッジアクセスです。

ビット 0 が 1 に設定された場合、DTC 転送はアンプリビレッジアクセスです。

ベクタテーブルと転送情報の対応関係については、以下を参照してください。(ベクタテーブルと転送情報の対応関係へのリンクを追加予定)

16.5 DTC の設定手順

DTC を使用する前に、DTC ベクタベースレジスタ (DTCVBR) を設定してください。ICU.IELSRn.IELS[8:0] ビットを 0 にして NVIC の割り込みを禁止してから、表 16.8 の手順に従い DTC の設定を行ってください。

表 16.8 DTC の設定手順

No.	手順	内容
1	DTCCR ^(注1) .RRS ビットを 0 にします。	DTCCR ^(注1) .RRS ビットを 0 にして、転送情報読み出しスキップフラグをリセットします。その後、DTC を起動したとき、転送情報読み出しはスキップされません。転送情報を更新したときは、この設定を行ってください。
2	転送情報 (MRA, MRB, SAR, DAR, CRA, CRB) を設定します。	転送情報 (MRA, MRB, SAR, DAR, CRA, CRB) を SRAM 領域に配置してください。転送情報の設定は、「16.2. レジスタの説明」を参照してください。転送情報の配置方法は、「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。
3	転送情報の先頭アドレスを DTC ベクタテーブルに設定します。	転送情報の先頭アドレスを DTC ベクタテーブルに設定してください。DTC ベクタテーブルの設定方法は、「16.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。
4	DTCCR ^(注1) .RRS ビットを 1 にします。	DTCCR ^(注1) .RRS ビットを 1 にすることで、同一の割り込み要因による連続した DTC 起動を行う場合の 2 回目以降の転送情報読み出しサイクルをスキップできます。RRS ビットは 1 に設定できますが、DTC 転送中の設定は、次の転送から有効になります。
5	ICU.IELSRn.DTCE ビットを 1 にします。ICU.IELSRn.IELS[8:0] ビットを割り込み要因として設定します。この割り込みは NVIC で許可に設定する必要があります。	ICU.IELSRn.DTCE ビットを 1 にしてください。DTC をトリガする割り込み要因として、ICU.IELSRn.IELS[8:0] を設定してください。この割り込みは NVIC で許可に設定する必要があります。「12. 割り込みコントローラユニット (ICU)」の表 12.4 を参照してください。
6	起動要因となる割り込みの許可ビットを 1 に設定します。	起動要因となる割り込みの許可ビットを 1 に設定してください。要因となる割り込みが発生すると、DTC が起動されます。割り込み要因許可ビットの設定については、起動要因となるモジュールの設定方法を参照してください。
7	DTCST.DTCST ビットを 1 にします。	DTC モジュール起動ビット (DTCST.DTCST) を 1 に設定してください。

注. DTCCR.DTCST ビットの設定は、各起動要因の設定の後でなくても構いません。

注. DTCSAR.DTCSTSA = 0 に設定するとき、非セキュア状態で DTC を使用するために、セキュア状態で DTCST.DTCST = 1 を設定してください。

注 1. セキュア状態で使用する場合、DTCCR ではなく DTCCR_SEC にアクセスしてください。

16.6 DTC の使用例

16.6.1 ノーマル転送

ここでは、DTC の使用例として、SCI から 128 バイトのデータ受信を行う場合を示します。

(1) 転送情報の設定

MRA レジスタに、転送元アドレス固定 (MRA.SM[1:0] = 00b)、ノーマル転送モード (MRA.MD[1:0] = 00b)、およびバイト転送 (MRA.SZ[1:0] = 00b) を設定します。MRB レジスタには、転送先アドレスのインクリメント (MRB.DM[1:0] = 10b) と、1 回の割り込みで 1 回のデータ転送 (MRB.CHNE = 0、MRB.DISEL = 0) を設定します。MRB.DTS ビットは任意の値を設定できます。SAR レジスタには SCI の RDR レジスタのアドレス、DAR レジスタにはデータを格納する SRAM 領域の開始アドレス、CRA レジスタには 128 回 (0x0080) を設定します。CRB レジスタは任意の値を設定できます。

(2) DTC ベクタテーブルの設定

RXI 割り込み用の転送情報の開始アドレスを、DTC のベクタテーブルに設定します。

(3) ICU の設定と DTC モジュールの起動

ICU.IELSRn.DTCE ビットを 1 にします。また、SCI 割り込みとして ICU.IELSRn.IELS[8:0] ビットを設定します。この割り込みは NVIC で許可に設定する必要があります。DTCST.DTCST ビットを 1 にします。

(4) SCI の設定

SCI の SCR.RIE ビットを 1 にして SCIn_RXI (n = 0~4, 9) 割り込みを許可します。SCI の受信動作中に受信エラーが発生すると、受信が停止します。これに対処するため、CPU が受信エラー割り込みを受け付けられるような設定を使用してください。

(5) DTC 転送

SCI が 1 バイトのデータ受信を完了するごとに SCIn_RXI 割り込みが発生し、DTC が起動します。DTC によって、受信データが SCI の RDR レジスタから SRAM へ転送され、DAR レジスタのインクリメント、CRA レジスタのデクリメントが行われます。

(6) 割り込み処理

128 回のデータ転送が終了して CRA レジスタが 0 になると、CPU に対する SCIn_RXI 割り込み要求が発生します。割り込み処理ルーチンで終了処理を行ってください。

16.6.2 チェーン転送

ここでは、DTC のチェーン転送の例として、汎用 PWM タイマ (GPT) によってパルスを出力する場合を示します。チェーン転送を利用して、PWM タイマのコンペア値を転送し、GPT 用 PWM タイマの周期を変更することができます。

チェーン転送の最初の転送には、GPT32n.GTCCRC レジスタ (n = 0~7) または GPT16m.GTCCRC レジスタ (m = 8~13) への転送用にノーマル転送モードを指定します。チェーン転送の 2 番目の転送には、GPT32n.GTCCRE レジスタ (n = 0~7) または GPT16m.GTCCRE レジスタ (m = 8~13) への転送用にノーマル転送モードを指定します。チェーン転送の 3 番目の転送には、GPT32n.GTPBR レジスタ (n = 0~7) または GPT16m.GTPBR レジスタ (m = 8~13) への転送用にノーマル転送モードを指定します。これは、起動要因のクリアや指定回数の転送終了時の割り込み発生が、チェーン転送の 3 番目の転送、すなわち MRB.CHNE = 0 のときの転送にのみ行われるからです。

以下の例では、DTC の起動要因として、GPT320.GTPR レジスタによるカウンタオーバーフロー割り込みの使用方法を説明します。

(1) 第 1 転送情報の設定

GPT320.GTCCRC レジスタへの転送を設定します。

1. MRA レジスタで、転送元アドレスのインクリメント (MRA.SM[1:0] = 10b) を選択します。
2. ノーマル転送モード (MRA.MD[1:0] = 00b) と、ワード転送 (MRA.SZ[1:0] = 10b) を設定します。

- MRB レジスタで、転送先アドレスの固定 (MRB.DM[1:0] = 00b) を選択し、チェーン転送 (MRB.CHNE = 1, MRB.CHNS = 0) を設定します。
- SAR レジスタにデータテーブルの先頭アドレスを設定します。
- DAR レジスタに GPT320.GTCCRC レジスタのアドレスを設定します。
- CRAH および CRAL レジスタにデータテーブルのサイズを設定します。CRB レジスタは任意の値を設定できます。

(2) 第 2 転送情報の設定

GPT320.GTCCRE レジスタへの転送を設定します。

- MRA レジスタで、転送元アドレスのインクリメント (MRA.SM[1:0] = 10b) を選択します。
- ノーマル転送モード (MRA.MD[1:0] = 00b) と、ワード転送 (MRA.SZ[1:0] = 10b) を設定します。
- MRB レジスタで、転送先アドレスの固定 (MRB.DM[1:0] = 00b) を選択し、チェーン転送 (MRB.CHNE = 1, MRB.CHNS = 0) を設定します。
- SAR レジスタにデータテーブルの先頭アドレスを設定します。
- DAR レジスタに GPT320.GTCCRE レジスタのアドレスを設定します。
- CRAH および CRAL レジスタにデータテーブルのサイズを設定します。CRB レジスタは任意の値を設定できます。

(3) 第 3 転送情報の設定

GPT320.GTPBR レジスタへの転送を設定します。

- MRA レジスタで、転送元アドレスのインクリメント (MRA.SM[1:0] = 10b) を選択します。
- ノーマル転送モード (MRA.MD[1:0] = 00b) と、ワード転送 (MRA.SZ[1:0] = 10b) を設定します。
- MRB レジスタで、転送先アドレスの固定 (MRB.DM[1:0] = 00b) を選択し、1 回の割り込みで 1 回のデータ転送 (MRB.CHNE = 0, MRB.DISEL = 0) を設定します。MRB.DTS ビットは任意の値を設定できます。
- SAR レジスタにデータテーブルの先頭アドレスを設定します。
- DAR レジスタに GPT320.GTPBR レジスタのアドレスを設定します。
- CRA レジスタにデータテーブルのサイズを設定します。CRB レジスタは任意の値を設定できます。

(4) 転送情報の配置

GPT320.GTPBR レジスタへの転送で使用する転送情報は、GPT320.GTCCRC レジスタと GPT320.GTCCRE レジスタで使用する転送制御情報のすぐ後に配置します。

(5) DTC ベクタテーブルの設定

DTC ベクタテーブルで、GPT320.GTCCRC レジスタと GPT320.GTCCRE レジスタへの転送で使用する転送制御情報の開始アドレスを設定します。

(6) ICU の設定と DTC モジュールの起動

- GPT320 カウンタオーバーフロー割り込みに対応する ICU.IELSRn.DTCE ビットを設定します。
- ICU.IELSRn.IELS[8:0] ビットを設定して、GPT320 カウンタオーバーフローを指定します。
- DTCST.DTCST ビットを 1 にします。

(7) GPT の設定

- GTCCRA および GTCCRB レジスタがアウトプットコンペアレジスタとして動作できるように、GPT320.GTIOR レジスタを設定します。
- GPT320.GTCCRA レジスタと GPT320.GTCCRB レジスタには、デフォルトの PWM タイマコンペア値を設定し、GPT320.GTCCRC レジスタと GPT320.GTCCRE レジスタには、次の PWM タイマコンペア値を設定します。

- GPT320.GTPR レジスタには、デフォルトの PWM タイマ周期を設定し、GPT320.GTPBR レジスタには、次の PWM タイマ周期を設定します。
- PmnPFS.PDR ビットを 1 にして、PmnPFS.PSEL[4:0] ビットを 00011b にします。

(8) GPT の起動

GPT320.GTSTR.CSTRT ビットを 1 にして、GPT320.GTCNT カウンタのカウンタ動作を開始します。

(9) DTC 転送

GPT320.GTPR レジスタで GPT320 カウンタオーバーフローが発生するたびに、次の PWM タイマコンペア値が GPT320.GTCCRC レジスタと GPT320.GTCCRE レジスタへ転送されます。また、次の PWM タイマ周期の設定値が GPT320.GTPBR レジスタへ転送されます。

(10) 割り込み処理

指定した回数の転送終了後（たとえば、GPT 転送用 CRA レジスタの値が 0 になると）、CPU に対して GPT320 カウンタオーバーフロー割り込みが要求されます。割り込み処理ルーチンで終了処理を行ってください。

16.6.3 転送カウンタ = 0 のときのチェーン転送

第 2 転送は第 1 転送の転送カウンタが 0 になったときにだけ実行されます。第 1 転送情報は第 2 転送が実行されるたびに繰り返し変更されます。チェーン転送によって、256 回以上のリピータ転送が可能になります。

以下に、1 KB の入力バッファを構成する例を示します。入力バッファは下位アドレスが 0x00 から始まるように設定されています。図 16.14 に転送カウンタ = 0 のときのチェーン転送を示します。

- 第 1 転送のデータ入力用にノーマル転送モードを設定します。以下のように設定してください。
 - 転送元アドレス = 固定
 - CRA = 0x0200 (512 回)
 - MRB.CHNE = 1 (チェーン転送許可)
 - MRB.CHNS = 1 (転送カウンタが 0 の場合のみチェーン転送を行う)
 - MRB.DISEL = 0 (指定されたデータ転送の終了時、CPU への割り込み要求が発生)
- 第 1 転送の転送先アドレスの 512 回ごとに、開始アドレスの上位 8 ビットアドレスを別の領域（コードフラッシュメモリなど）に用意してください。たとえば、入力バッファを 0x8000~0x83FF にする場合は、0x82 と 0x80 を用意します。
- 第 2 転送は以下のように設定してください。
 - 第 1 転送の転送カウンタをリセットするため、リピータ転送モード（転送元および転送先アドレスは固定）に設定
 - 転送先として、第 1 転送情報領域の CAR レジスタを指定
 - MRB.CHNE = 1 (チェーン転送許可)
 - MRB.CHNS = 0 (連続チェーン転送を選択)
 - MRB.DISEL = 0 (指定されたデータ転送の終了時、CPU への割り込み要求が発生)
 - CRA = 0x0101 (転送回数は 1 回)
- 第 3 転送は以下のように設定してください。
 - 第 1 転送の転送先アドレスをリセットするため、リピータ転送モード（転送元をリピータ領域）に設定
 - 転送先として、第 1 転送情報領域の DAR レジスタの上位 8 ビットを指定
 - MRB.CHNE = 0 (チェーン転送禁止)
 - MRB.DISEL = 0 (指定されたデータ転送の終了時、CPU への割り込み要求が発生)
 - 入力バッファを 0x8000~0x83FF にした場合は、転送カウンタ = 2
- 1 回の割り込みで、第 1 転送が 512 回実行されます。第 1 転送の転送カウンタが 0 になると、第 2 転送がスタートします。第 1 転送の転送カウンタを 0x0200 にしてください。第 1 転送の転送先アドレスの下位 8 ビット（転送カウンタ）は 0x0200 になっています。

6. 1回の割り込みで、第2転送が1回実行されます。第1転送の転送カウンタが0になると、第3転送がスタートします。第1転送の転送先アドレスの上位8ビットを0x82にしてください。転送先アドレスの下位8ビットは0x00、第1転送の転送カウンタは0x0200になっています。
7. 引き続き1回の割り込みで、第1転送用に指定された512回だけ、第1転送が実行されます。第1転送の転送カウンタが0になると、第2転送がスタートします。第1転送の転送カウンタを0x0200にしてください。第1転送の転送先アドレスの下位8ビット（転送カウンタ）は0x0200になっています。
8. 1回の割り込みで、第2転送が1回実行されます。第1転送の転送カウンタが0になると、第3転送がスタートします。第1転送の転送先アドレスの上位8ビットを0x80にしてください。転送先アドレスの下位8ビットは0x00、第1転送の転送カウンタは0x0200になっています。
9. 手順5と8が無限に繰り返されます。第2転送はリピート転送モードのため、CPUへの割り込み要求は発生しません。




図 16.14 転送カウンタ = 0 のときのチェーン転送

16.7 DTC 転送エラーにおける処理

DTC 転送中にアクセスエラーが発生すると、DTC は即座にアクセスを停止します。DTC はエラーを引き起こしたベクタ番号のみを停止させます。よって、ICU にエラーを引き起こしたベクタ番号を伝え、対応する ICU の設定 (IELSR) をクリアしてください。その後、エラーを引き起こしたベクタ番号以外の要求があれば、そのまま再調停となります。

転送エラーが発生すると、エラー応答が ICU に伝わります。ICU は、転送エラーを引き起こした対応するベクタ番号の ICU.IELSRn をクリアします。SRAM への書き込みは実行されません。

16.8 割り込み

16.8.1 転送終了割り込み要求

DTC が指定された回数のデータ転送を完了したとき、または MRB.DISEL ビットが 1 の状態でデータ転送が完了したとき、DTC の起動要因によって CPU に対する割り込みが発生します。DTC の起動に起因する割り込み（チャンネルごと）と、イベント信号 DTC0_COMPLETE に起因する割り込み（全チャンネル共通）の 2 種類の割り込みが使用可能です。CPU に対する割り込みは、NVIC および ICU.IELSRn.IELSR[8:0] ビットの設定に従って制御されます。「12. 割り込みコントローラユニット (ICU)」を参照してください。DTC により決定される起動要因の優先順位は、割り込みベクタ番号が小さいほど高くなります。CPU への割り込みの優先順位は、NVIC の優先順位で決定されます。

16.8.2 転送エラーの割り込み要求

DTC 転送中に転送エラーが検出されると、エラー応答検出割り込み要求 (DMA0_TRANSERR) が DMAC または DTC から発生します。

表 16.9 に DTC 転送エラー発生時の割り込みの種類を示します。表 16.9 には転送エラー発生時に格納されるエラー情報も示されています。

表 16.9 DTC 転送エラーに起因する割り込みとエラー情報

転送エラー要因	NMI/RESET 要求 (注1)	割り込み要求	バスエラー状態	エラーアドレス エラー R/W	エラーチャンネル情報
MSAU エラー	ICU.NMISR.BUSST	DMA0_TRANSERR(注1)	BUS.BUS4ERRSTAT.MSERRSTAT	BUS.BMSA4ERRADD BUS.BMSA4ERRRW	DTC.DTEVR
マスタ MPU エラー	ICU.NMISR.BUSST	DMA0_TRANSERR(注1)	BUS.BUS4ERRSTAT.MMERRSTAT	BUS.BUS4ERRADD BUS.BUS4ERRRW	DTC.DTEVR
不正アクセスエラー	ICU.NMISR.BUSST	DMA0_TRANSERR(注1)	BUS.BUS4ERRSTAT.ILERRSTAT	BUS.BUS4ERRADD BUS.BUS4ERRRW	DTC.DTEVR
スレーブバスエラー	ICU.NMISR.BUSST	DMA0_TRANSERR(注1)	BUS.BUS4ERRSTAT.SLERRSTAT	BUS.BUS4ERRADD BUS.BUS4ERRRW	DTC.DTEVR
TrustZone フィルタエラー	ICU.NMISR.BUSST	DMA0_TRANSERR(注1)	BUS.BUS4ERRSTAT.STERRSTAT	BUS.BUS4ERRADD BUS.BUS4ERRRW	DTC.DTEVR

注 1. ICU.NMIER.BUSEN が ICU.IELSR で設定された DMA0_TRANSERR で許可されると、DMA で生じた転送エラーが原因でノンマスカブル割り込みや割り込みが発生します。DMA0_TRANSERR を ICU.IELSR に設定しないことにより、ノンマスカブル割り込みのみを発生させることができます。

16.9 イベントリンク

1 転送要求分の転送完了時に、DTC はイベントリンク要求を出力できます。しかし、転送先が外部バスの場合、イベントリンク要求は実際の転送先への書き込み完了後ではなく、ライトバッファへの書き込み完了後に発行されます。

16.10 低消費電力機能

モジュールストップ状態、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモードへ遷移する前に、DTCST.DTCST ビットを 0 にしてください。その後、本節に示す動作を実行してください。

(1) モジュールストップ機能

MSTPCRA.MSTPA22 ビットに 1 を書き込むと、DTC のモジュールストップ機能が有効になります。MSTPCRA.MSTPA22 ビットに 1 を書き込むと、DTC 転送が動作中の場合は DTC 転送終了後にモジュールストップ状態へ遷移します。MSTPCRA.MSTPA22 ビットが 1 のときは、DTC のレジスタにアクセスしないでください。MSTPCRA.MSTPA22 ビットに 0 を書き込むと、DTC のモジュールストップ状態が解除されます。

(2) ソフトウェアスタンバイモードおよびディープソフトウェアスタンバイモード

「10.6.3.1. ソフトウェアスタンバイモードへの遷移」またはディープソフトウェアスタンバイモードへの遷移に記載された設定を使用してください。

WFI 命令実行時点で DTC 転送が動作中の場合、DTC 転送が終了してからソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移します。

(3) 低消費電力機能に関する注意事項

WFI 命令とレジスタの設定手順については、「[10. 低消費電力モード](#)」を参照してください。

低消費電力モードから復帰後、DTC 転送を行ってください。

ソフトウェアスタンバイモード時に発生した要求を、DTC 起動要求ではなく CPU への割り込み要求として使用する場合は、「[12.5.5. 割り込み要求先の選択](#)」に示すように、割り込み要求先を CPU に切り替えてから WFI 命令を実行してください。

16.11 使用上の注意

16.11.1 転送情報の開始アドレス

ベクタテーブルに指定する転送情報の開始アドレスは 4n 番地でなければいけません。4n 番地以外を指定すると、アドレスの最下位 2 ビットは 00b としてアクセスされます。

17. イベントリンクコントローラ (ELC)

17.1 概要

イベントリンクコントローラ (ELC) は、各周辺モジュールで発生するイベント要求をソース信号として使用し、それらのモジュールを別のモジュールと接続することによって、CPU を介さずにモジュール間の直接リンクを実現します。

表 17.1 に ELC の仕様を、図 17.1 にブロック図を示します。

表 17.1 ELC の仕様

項目	内容
イベントリンク機能	245 種類のイベント信号を、モジュールに直接接続可能。ELC イベント信号と DTC 起動用のイベントの発生
モジュールストップ機能	モジュールストップ状態に設定して消費電力の削減が可能
TrustZone フィルタ	各レジスタに対してセキュリティ属性とプリビレッジ属性の設定が可能




図 17.1 ELC のブロック図

17.2 レジスタの説明

17.2.1 ELCR : イベントリンクコントローラレジスタ

Base address: ELC = 0x4020_1000
ELC_NS = 0x5020_1000

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ELCON	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	ELCON	全イベントリンク許可 0: ELC 機能は無効 1: ELC 機能は有効	R/W

注. S-TYPE-3, P-TYPE-3

ELCR レジスタは、ELC の動作を制御するレジスタです。

17.2.2 ELSEGRn : イベントリンクソフトウェアイベント発生レジスタ n(n = 0, 1)

Base address: ELC = 0x4020_1000
ELC_NS = 0x5020_1000

Offset address: 0x04 + 0x04 × n

Bit position:	7	6	5	4	3	2	1	0
Bit field:	WI	WE	—	—	—	—	—	SEG
Value after reset:	1	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SEG	ソフトウェアイベント発生 0: 通常動作 1: ソフトウェアイベント発生	W
5:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	WE	SEG ビット書き込み許可 0: SEG ビットへの書き込み禁止 1: SEG ビットへの書き込み許可	R/W
7	WI	ELSEGR レジスタ書き込み禁止 0: ELSEGR レジスタへの書き込み許可 1: ELSEGR レジスタへの書き込み禁止	W

注. S-TYPE-3, P-TYPE-3

SEG ビット (ソフトウェアイベント発生)

WE ビットが 1 の状態で、SEG ビットに 1 を書くとソフトウェアイベントが発生します。読むと 0 が読めます。1 を書いてもデータは格納されません。WE ビットを 1 にしてから、本ビットを書く必要があります。

ソフトウェアイベントは、DTC に対してイベントリンクをトリガすることができます。

WE ビット (SEG ビット書き込み許可)

WE ビットが 1 の場合にのみ、SEG ビットへの書き込みが可能になります。WI ビットを 0 にクリアしてから、本ビットを書く必要があります。

[1 になる条件]

- WI ビットが 0 の状態で、1 を書いたとき

[0 になる条件]

- WI ビットが 0 の状態で、0 を書いたとき

WI ビット (ELSEGR レジスタ書き込み禁止)

WI ビットへの書き込み値が 0 の場合にのみ、ELSEGR レジスタに対する書き込みが可能になります。読むと 1 が読めます。WI ビットを 0 にしてから、WE または SEG ビットを設定する必要があります。

17.2.3 ELSRn : イベントリンク設定レジスタ n (n = 0~17, 30)

Base address: ELC = 0x4020_1000
ELC_NS = 0x5020_1000

Offset address: 0x20 + 0x04 × n

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	ELS[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	ELS[8:0]	イベントリンク選択 0x000: 対応する周辺モジュールへのイベント出力は禁止 0x001: リンクするイベント信号の番号を設定 ⋮ 0x1BA: リンクするイベント信号の番号を設定 その他: 設定禁止	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. P-TYPE-3

注. 本レジスタには、トラストイベントルートコントロールレジスタ (TEVTRCR) の設定によって、異なるセキュアアクセス許可があります。

セキュリティ属性がセキュアに設定されている場合

- セキュアアクセスが許可されます。
- 非セキュアライトアクセスは無視されます。非セキュアリードアクセスは 0 が読めます。TrustZone アクセスエラーが発生します。

セキュリティ属性が非セキュアに設定されていて、かつトラストイベントルートが禁止されている場合

- セキュアライトアクセスは無視されます。セキュアリードアクセスは 0 が読めます。TrustZone アクセスエラーが発生します。
- 非セキュアアクセスが許可されます。

セキュリティ属性が非セキュアに設定されていて、かつトラストイベントルートが許可されている場合

- セキュアアクセスが許可されます。
- 非セキュアライトアクセスは無視されます。非セキュアリードアクセスは許可されます。
- TrustZone アクセスエラーは発生しません。

レジスタは、周辺モジュールごとに、リンクするイベント信号を指定します。表 17.2 に、レジスタと周辺モジュールの対応を示します。表 17.3 に、レジスタに設定するイベント信号名と信号番号の対応関係を示します。

表 17.2 レジスタと周辺機能の対応 (1/2)

レジスタ名	周辺機能 (モジュール)	イベント名
ELSR0	GPT (A)	ELC_GPTA
ELSR1	GPT (B)	ELC_GPTB
ELSR2	GPT (C)	ELC_GPTC
ELSR3	GPT (D)	ELC_GPTD
ELSR4	GPT (E)	ELC_GPTE
ELSR5	GPT (F)	ELC_GPTF
ELSR6	GPT (G)	ELC_GPTG

表 17.2 レジスタと周辺機能の対応 (2/2)

レジスタ名	周辺機能 (モジュール)	イベント名
ELSR7	GPT (H)	ELC_GPTH
ELSR8	ADC12A0	ELC_AD00
ELSR9	ADC12B0	ELC_AD01
ELSR10	ADC12A1	ELC_AD10
ELSR11	ADC12B1	ELC_AD11
ELSR12	DAC12 チャンネル 0	ELC_DA0
ELSR13	DAC12 チャンネル 1	ELC_DA1
ELSR14	PORT1	ELC_PORT1
ELSR15	PORT2	ELC_PORT2
ELSR16	PORT3	ELC_PORT3
ELSR17	PORT4	ELC_PORT4
ELSR30	I3C	ELC_I3C

表 17.3 .ELS[8:0]ビットに設定するイベント信号名と信号番号の対応 (1/7)

イベント番号	割り込み要求の発生元	名称	内容
0x001	ポート	PORT_IRQ0(注1)	外部端子割り込み 0
0x002		PORT_IRQ1(注1)	外部端子割り込み 1
0x003		PORT_IRQ2(注1)	外部端子割り込み 2
0x004		PORT_IRQ3(注1)	外部端子割り込み 3
0x005		PORT_IRQ4(注1)	外部端子割り込み 4
0x006		PORT_IRQ5(注1)	外部端子割り込み 5
0x007		PORT_IRQ6(注1)	外部端子割り込み 6
0x008		PORT_IRQ7(注1)	外部端子割り込み 7
0x009		PORT_IRQ8(注1)	外部端子割り込み 8
0x00A		PORT_IRQ9(注1)	外部端子割り込み 9
0x00B		PORT_IRQ10(注1)	外部端子割り込み 10
0x00C		PORT_IRQ11(注1)	外部端子割り込み 11
0x00D		PORT_IRQ12(注1)	外部端子割り込み 12
0x00E		PORT_IRQ13(注1)	外部端子割り込み 13
0x00F		PORT_IRQ14(注1)	外部端子割り込み 14
0x010		PORT_IRQ15(注1)	外部端子割り込み 15
0x011	DMAC0	DMAC00_INT	DMAC0 転送終了 0
0x012		DMAC01_INT	DMAC0 転送終了 1
0x013		DMAC02_INT	DMAC0 転送終了 2
0x014		DMAC03_INT	DMAC0 転送終了 3
0x015		DMAC04_INT	DMAC0 転送終了 4
0x016		DMAC05_INT	DMAC0 転送終了 5
0x017		DMAC06_INT	DMAC0 転送終了 6
0x018		DMAC07_INT	DMAC0 転送終了 7
0x021	DTC0	DTC0_DTCEND	DTC0 転送終了

表 17.3 .ELS[8:0]ビットに設定するイベント信号名と信号番号の対応 (2/7)

イベント番号	割り込み要求の発生元	名称	内容
0x038	PVD	PVD_PVD1	電圧監視 1 割り込み
0x039		PVD_PVD2	電圧監視 2 割り込み
0x03E	MOSC	MOSC_STOP	メインクロック発振停止
0x040	ULPT0	ULPT0_ULPTI	アンダーフロー
0x041		ULPT0_ULPTCMAI	コンペアマッチ A
0x042		ULPT0_ULPTCMBI	コンペアマッチ B
0x043	ULPT1	ULPT1_ULPTI	アンダーフロー
0x044		ULPT1_ULPTCMAI	コンペアマッチ A
0x045		ULPT1_ULPTCMBI	コンペアマッチ B
0x046	AGT0	AGT0_AGTI	AGT 割り込み
0x047		AGT0_AGTCMAI	コンペアマッチ A
0x048		AGT0_AGTCMBI	コンペアマッチ B
0x049	AGT1	AGT1_AGTI	AGT 割り込み
0x04A		AGT1_AGTCMAI	コンペアマッチ A
0x04B		AGT1_AGTCMBI	コンペアマッチ B
0x052	IWDT	IWDT_NMIUNDF	IWDT アンダーフロー
0x053	WDT	WDT0_NMIUNDF	WDT アンダーフロー
0x05C	IIC0	IIC0_RXI	受信データフル
0x05D		IIC0_TXI	送信データエンプティ
0x05E		IIC0_TEI	送信終了
0x05F		IIC0_EEI	転送エラー
0x061	IIC1	IIC1_RXI	受信データフル
0x062		IIC1_TXI	送信データエンプティ
0x063		IIC1_TEI	送信終了
0x064		IIC1_EEI	転送エラー
0x07B	ACMPHS	ACMP_HS0 ^(注1)	コンパレータ割り込み 0
0x07C		ACMP_HS1 ^(注1)	コンパレータ割り込み 1
0x083	ELC	ELC_SWEVT0	ソフトウェアイベント 0
0x084		ELC_SWEVT1	ソフトウェアイベント 1
0x088	I/O ポート	IOPORT_GROUP1	ポート 1 イベント
0x089		IOPORT_GROUP2	ポート 2 イベント
0x08A		IOPORT_GROUP3	ポート 3 イベント
0x08B		IOPORT_GROUP4	ポート 4 イベント
0x0A0	GPT	GPT_UVWEDGE	UVW のエッジイベント

表 17.3 .ELS[8:0]ビットに設定するイベント信号名と信号番号の対応 (3/7)

イベント番号	割り込み要求の発生元	名称	内容
0x0A1	GPT0	GPT0_CCMPA	コンペアマッチ A
0x0A2		GPT0_CCMPB	コンペアマッチ B
0x0A3		GPT0_CMPC	コンペアマッチ C
0x0A4		GPT0_CMPD	コンペアマッチ D
0x0A5		GPT0_CMPE	コンペアマッチ E
0x0A6		GPT0_CMPF	コンペアマッチ F
0x0A7		GPT0_OVF	オーバーフロー
0x0A8		GPT0_UDF	アンダーフロー
0x0A9		GPT0_PC	周期計数機能終了
0x0AA	GPT1	GPT1_CCMPA	コンペアマッチ A
0x0AB		GPT1_CCMPB	コンペアマッチ B
0x0AC		GPT1_CMPC	コンペアマッチ C
0x0AD		GPT1_CMPD	コンペアマッチ D
0x0AE		GPT1_CMPE	コンペアマッチ E
0x0AF		GPT1_CMPF	コンペアマッチ F
0x0B0		GPT1_OVF	オーバーフロー
0x0B1		GPT1_UDF	アンダーフロー
0x0B2		GPT1_PC	周期計数機能終了
0x0B3	GPT2	GPT2_CCMPA	コンペアマッチ A
0x0B4		GPT2_CCMPB	コンペアマッチ B
0x0B5		GPT2_CMPC	コンペアマッチ C
0x0B6		GPT2_CMPD	コンペアマッチ D
0x0B7		GPT2_CMPE	コンペアマッチ E
0x0B8		GPT2_CMPF	コンペアマッチ F
0x0B9		GPT2_OVF	オーバーフロー
0x0BA		GPT2_UDF	アンダーフロー
0x0BB		GPT2_PC	周期計数機能終了
0x0BC	GPT3	GPT3_CCMPA	コンペアマッチ A
0x0BD		GPT3_CCMPB	コンペアマッチ B
0x0BE		GPT3_CMPC	コンペアマッチ C
0x0BF		GPT3_CMPD	コンペアマッチ D
0x0C0		GPT3_CMPE	コンペアマッチ E
0x0C1		GPT3_CMPF	コンペアマッチ F
0x0C2		GPT3_OVF	オーバーフロー
0x0C3		GPT3_UDF	アンダーフロー
0x0C4		GPT3_PC	周期計数機能終了

表 17.3 .ELS[8:0]ビットに設定するイベント信号名と信号番号の対応 (4/7)

イベント番号	割り込み要求の発生元	名称	内容
0x0C5	GPT4	GPT4_CCMPA	コンペアマッチ A
0x0C6		GPT4_CCMPB	コンペアマッチ B
0x0C7		GPT4_CMPC	コンペアマッチ C
0x0C8		GPT4_CMPD	コンペアマッチ D
0x0C9		GPT4_CMPE	コンペアマッチ E
0x0CA		GPT4_CMPF	コンペアマッチ F
0x0CB		GPT4_OVF	オーバーフロー
0x0CC		GPT4_UDF	アンダーフロー
0x0CE		GPT5	GPT5_CCMPA
0x0CF	GPT5_CCMPB		コンペアマッチ B
0x0D0	GPT5_CMPC		コンペアマッチ C
0x0D1	GPT5_CMPD		コンペアマッチ D
0x0D2	GPT5_CMPE		コンペアマッチ E
0x0D3	GPT5_CMPF		コンペアマッチ F
0x0D4	GPT5_OVF		オーバーフロー
0x0D5	GPT5_UDF		アンダーフロー
0x0D7	GPT6		GPT6_CCMPA
0x0D8		GPT6_CCMPB	コンペアマッチ B
0x0D9		GPT6_CMPC	コンペアマッチ C
0x0DA		GPT6_CMPD	コンペアマッチ D
0x0DB		GPT6_CMPE	コンペアマッチ E
0x0DC		GPT6_CMPF	コンペアマッチ F
0x0DD		GPT6_OVF	オーバーフロー
0x0DE		GPT6_UDF	アンダーフロー
0x0E0		GPT7	GPT7_CCMPA
0x0E1	GPT7_CCMPB		コンペアマッチ B
0x0E2	GPT7_CMPC		コンペアマッチ C
0x0E3	GPT7_CMPD		コンペアマッチ D
0x0E4	GPT7_CMPE		コンペアマッチ E
0x0E5	GPT7_CMPF		コンペアマッチ F
0x0E6	GPT7_OVF		オーバーフロー
0x0E7	GPT7_UDF		アンダーフロー
0x0E9	GPT8		GPT8_CCMPA
0x0EA		GPT8_CCMPB	コンペアマッチ B
0x0EB		GPT8_CMPC	コンペアマッチ C
0x0EC		GPT8_CMPD	コンペアマッチ D
0x0ED		GPT8_CMPE	コンペアマッチ E
0x0EE		GPT8_CMPF	コンペアマッチ F
0x0EF		GPT8_OVF	オーバーフロー
0x0F0		GPT8_UDF	アンダーフロー
0x0F1		GPT8_PC	周期計数機能終了

表 17.3 .ELS[8:0]ビットに設定するイベント信号名と信号番号の対応 (5/7)

イベント番号	割り込み要求の発生元	名称	内容
0x0F2	GPT9	GPT9_CCMPA	コンペアマッチ A
0x0F3		GPT9_CCMPB	コンペアマッチ B
0x0F4		GPT9_CMPC	コンペアマッチ C
0x0F5		GPT9_CMPD	コンペアマッチ D
0x0F6		GPT9_CMPE	コンペアマッチ E
0x0F7		GPT9_CMPF	コンペアマッチ F
0x0F8		GPT9_OVF	オーバーフロー
0x0F9		GPT9_UDF	アンダーフロー
0x0FA		GPT9_PC	周期計数機能終了
0x0FB		GPT10	GPT10_CCMPA
0x0FC	GPT10_CCMPB		コンペアマッチ B
0x0FD	GPT10_CMPC		コンペアマッチ C
0x0FE	GPT10_CMPD		コンペアマッチ D
0x0FF	GPT10_CMPE		コンペアマッチ E
0x100	GPT10_CMPF		コンペアマッチ F
0x101	GPT10_OVF		オーバーフロー
0x102	GPT10_UDF		アンダーフロー
0x103	GPT10_PC		周期計数機能終了
0x104	GPT11		GPT11_CCMPA
0x105		GPT11_CCMPB	コンペアマッチ B
0x106		GPT11_CMPC	コンペアマッチ C
0x107		GPT11_CMPD	コンペアマッチ D
0x108		GPT11_CMPE	コンペアマッチ E
0x109		GPT11_CMPF	コンペアマッチ F
0x10A		GPT11_OVF	オーバーフロー
0x10B		GPT11_UDF	アンダーフロー
0x10D	GPT12	GPT12_CCMPA	コンペアマッチ A
0x10E		GPT12_CCMPB	コンペアマッチ B
0x10F		GPT12_CMPC	コンペアマッチ C
0x110		GPT12_CMPD	コンペアマッチ D
0x111		GPT12_CMPE	コンペアマッチ E
0x112		GPT12_CMPF	コンペアマッチ F
0x113		GPT12_OVF	オーバーフロー
0x114		GPT12_UDF	アンダーフロー
0x116	GPT13	GPT13_CCMPA	コンペアマッチ A
0x117		GPT13_CCMPB	コンペアマッチ B
0x118		GPT13_CMPC	コンペアマッチ C
0x119		GPT13_CMPD	コンペアマッチ D
0x11A		GPT13_CMPE	コンペアマッチ E
0x11B		GPT13_CMPF	コンペアマッチ F
0x11C		GPT13_OVF	オーバーフロー
0x11D		GPT13_UDF	アンダーフロー

表 17.3 .ELS[8:0]ビットに設定するイベント信号名と信号番号の対応 (6/7)

イベント番号	割り込み要求の発生元	名称	内容
0x124	SCI0	SCI0_RXI(注2)	受信データフル
0x125		SCI0_TXI(注2)	送信データエンプティ
0x126		SCI0_TEI(注2)	送信終了
0x127		SCI0_ERI	受信エラー
0x128		SCI0_AED	有効エッジ検出
0x12A		SCI0_AM	アドレス一致イベント
0x12B		SCI1	SCI1_RXI(注2)
0x12C	SCI1_TXI(注2)		送信データエンプティ
0x12D	SCI1_TEI(注2)		送信終了
0x12E	SCI1_ERI		受信エラー
0x12F	SCI1_AED		有効エッジ検出
0x131	SCI1_AM		アドレス一致イベント
0x132	SCI2		SCI2_RXI(注2)
0x133		SCI2_TXI(注2)	送信データエンプティ
0x134		SCI2_TEI(注2)	送信終了
0x135		SCI2_ERI	受信エラー
0x138		SCI2_AM	アドレス一致イベント
0x139		SCI3	SCI3_RXI(注2)
0x13A	SCI3_TXI(注2)		送信データエンプティ
0x13B	SCI3_TEI(注2)		送信終了
0x13C	SCI3_ERI		受信エラー
0x13F	SCI3_AM		アドレス一致イベント
0x140	SCI4		SCI4_RXI(注2)
0x141		SCI4_TXI(注2)	送信データエンプティ
0x142		SCI4_TEI(注2)	送信終了
0x143		SCI4_ERI	受信エラー
0x146		SCI4_AM	アドレス一致イベント
0x163		SCI9	SCI9_RXI(注2)
0x164	SCI9_TXI(注2)		送信データエンプティ
0x165	SCI9_TEI(注2)		送信終了
0x166	SCI9_ERI		受信エラー
0x169	SCI9_AM		アドレス一致イベント
0x178	SPI0		SPI0_SPRI
0x179		SPI0_SPTI	送信バッファエンプティ
0x17A		SPI0_SPII	アイドル
0x17B		SPI0_SPEI	エラー
0x17C		SPI0_SPCEND	通信完了イベント

表 17.3 .ELS[8:0]ビットに設定するイベント信号名と信号番号の対応 (7/7)

イベント番号	割り込み要求の発生元	名称	内容
0x17D	SPI1	SPI1_SPRI	受信バッファフル
0x17E		SPI1_SPTI	送信バッファエンプティ
0x17F		SPI1_SPII	アイドル
0x180		SPI1_SPEI	エラー
0x181		SPI1_SPCEND	送信完了イベント
0x19D	I3C	I3C_RESP	通常レスポンスキューフル
0x19E		I3C_CMD	通常コマンドキューエンプティ
0x19F		I3C_IBI	通常 IBI キューエンプティ/フル
0x1A0		I3C_RX	通常 Rx データバッファフル
0x1A1		I3C_TX	通常 Tx データバッファエンプティ
0x1A2		I3C_RCV	通常受信ステータスキューフル
0x1A3		I3C_HRESP	優先レスポンスキューフル
0x1A4		I3C_HCMD	優先コマンドキューエンプティ
0x1A5		I3C_HRX	優先 Rx データバッファフル
0x1A6		I3C_HTX	優先 Tx データバッファエンプティ
0x1A7		I3C_TEND	送信終了
0x1A8		I3C_EEI	通信エラーまたはイベント発生
0x1A9		I3C_STEV	同期タイミング
0x1AA		I3C_MREFOVF	MREF カウンタオーバーフロー
0x1AB		I3C_MREFCPT	MREF キャプチャ
0x1AC		I3C_AMEV	追加マスタによるバスイベント
0x1AE		ADC12	ADC120_ADI
0x1AF	ADC120_GBADI		グループ B の A/D スキャン終了割り込み
0x1B2	ADC120_WCMPPM		コンペアマッチ
0x1B3	ADC120_WCMPUM		コンペア不一致
0x1B4	ADC121_ADI		A/D スキャン終了割り込み
0x1B5	ADC121_GBADI		グループ B の A/D スキャン終了割り込み
0x1B8	ADC121_WCMPPM		コンペアマッチ
0x1B9	ADC121_WCMPUM		コンペア不一致
0x1BA	DOC	DOC_DOPCI	データ演算回路割り込み

注 1. パルス（エッジ検出）のみサポートされています。

注 2. このイベントは FIFO モードではサポートされていません。

17.2.4 ELCSARA : イベントリンクコントローラセキュリティ属性レジスタ A

Base ELC = 0x4020_1000
address: ELC_NS = 0x5020_1000

Offset address: 0xE0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	ELSE GR1	ELSE GR0	ELCR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ELCR	イベントリンクコントローラレジスタセキュリティ属性 対象レジスタ: ELCR 0: セキュア 1: 非セキュア	R/W
1	ELSEGR0	イベントリンクソフトウェアイベント発生レジスタ 0 セキュリティ属性 0: セキュア 1: 非セキュア	R/W
2	ELSEGR1	イベントリンクソフトウェアイベント発生レジスタ 1 セキュリティ属性 0: セキュア 1: 非セキュア	R/W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-1, P-TYPE-1

注: 本レジスタは、PRCR_S レジスタによって書き込み保護されています。

本レジスタは、ELCR、ELSEGR0、ELSEGR1 レジスタのセキュリティ属性を指定します。

17.2.5 ELCSARB : イベントリンクコントローラセキュリティ属性レジスタ B

Base address: ELC = 0x4020_1000
ELC_NS = 0x5020_1000

Offset address: 0xE4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	ELSR3 0	—	—	—	—	—	—	—	—	—	—	—	—	—	ELSR[17:16]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ELSR[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
17:0	ELSR[17:0]	イベントリンク設定レジスタ n セキュリティ属性 対象レジスタ: ELSRn (n = 0~17) 0: セキュア 1: 非セキュア	R/W
29:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
30	ELSR30	イベントリンク設定レジスタ 30 セキュリティ属性 対象レジスタ: ELSR30 0: セキュア 1: 非セキュア	R/W
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1, P-TYPE-1

注. 本レジスタは、PRCR_S レジスタによって書き込み保護されています。

本レジスタは、ELSRn (n = 0~17, 30) レジスタのセキュリティ属性を指定します。

17.2.6 ELCPARA : イベントリンクコントローラプリビレッジ属性レジスタ A

Base address: ELC = 0x4020_1000
ELC_NS = 0x5020_1000

Offset address: 0xF0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	ELSE GR1	ELSE GR0	ELCR
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
0	ELCR	イベントリンクコントローラレジスタプリビレッジ属性 対象レジスタ: ELCR 0: プリビレッジ 1: アンプリビレッジ	R/W
1	ELSEGR0	イベントリンクソフトウェアイベント発生レジスタ 0 プリビレッジ属性 対象レジスタ: ELSEGR0 0: プリビレッジ 1: アンプリビレッジ	R/W
2	ELSEGR1	イベントリンクソフトウェアイベント発生レジスタ 1 プリビレッジ属性 対象レジスタ: ELSEGR1 0: プリビレッジ 1: アンプリビレッジ	R/W
31:3	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注. S-TYPE-2, P-TYPE-1

注. 本レジスタは、PRCR_S レジスタと PRCR_NS レジスタによって書き込み保護されています。

本レジスタは、ELCR、ELSEGR0、ELSEGR1 レジスタのプリビレッジ属性を指定します。

17.2.7 ELCPARB : イベントリンクコントローラプリビレッジ属性レジスタ B

Base address: ELC = 0x4020_1000
ELC_NS = 0x5020_1000

Offset address: 0xF4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	ELSR30	—	—	—	—	—	—	—	—	—	—	—	—	—	ELSR[17:16]
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ELSR[15:0]															
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
17:0	ELSR[17:0]	イベントリンク設定レジスタ n プリビレッジ属性 (n = 0~17) 対象レジスタ: ELSR[17:0] 0: プリビレッジ 1: アンプリビレッジ	R/W
29:18	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
30	ELSR30	イベントリンク設定レジスタ 30 プリビレッジ属性 対象レジスタ: ELSR30 0: プリビレッジ 1: アンプリビレッジ	R/W
31	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注. S-TYPE-2, P-TYPE-1

注. 本レジスタは、PRCR_S レジスタと PRCR_NS レジスタによって書き込み保護されています。

本レジスタは、ELSRn (n = 0~17, 30) レジスタのプリビレッジ属性を指定します。

17.3 動作説明

17.3.1 割り込み処理とイベントリンクの関係

イベントリンクのイベント番号は、対応する割り込み要因のイベント番号と同一です。イベント信号の発生方法については、各イベント出力元モジュールの章を参照してください。

17.3.2 イベントのリンク

イベントリンク設定レジスタ (ELSRn) に設定しておいたイベントが発生すると、対応するモジュールが起動します。起動するモジュールの動作設定は、前もって完了しておく必要があります。表 17.4 に、イベントが発生したときのモジュール別動作一覧を示します。

表 17.4 イベント発生時のモジュール動作 (1/2)

モジュール	イベント入力時の動作
GPT	<ul style="list-style-type: none"> ● カウント開始 ● カウント停止 ● カウントクリア ● アップカウント ● ダウンカウント ● 入力キャプチャ
DAC12	D/A 変換開始

表 17.4 イベント発生時のモジュール動作 (2/2)

モジュール	イベント入力時の動作
I/O ポート	<ul style="list-style-type: none"> EORR (リセット) または EOSR (セット) に基づく端子出力の変更 EIDR に端子状態をラッチ 以下のポートを ELC に使用可能 : <ul style="list-style-type: none"> PORT 1 PORT 2 PORT 3 PORT 4
I3C	動作開始
ADC12	A/D 変換開始
DTC	DTC データ転送開始

17.3.3 イベントリンクの動作設定手順例

イベントのリンク方法は以下の通りです。

1. イベントをリンクするモジュールの動作設定を行います。
2. イベントをリンクするモジュールに対して、ELSRn.ELS[8:0]ビットを設定します。
3. ELCR.ELCON ビットを 1 にして、すべてのイベントリンクを有効にします。
4. イベント出力元モジュールの設定を行い、起動させます。これによって、2つのモジュール間のリンクがアクティブになります。
5. モジュール単位でイベントリンク動作を停止させるには、そのモジュールに対応する ELSRn.ELS[8:0]ビットを 0 にします。また、ELCR.ELCON ビットを 0 にすることにより、全モジュールのイベントリンク動作が停止します。

PVD のイベントリンク出力機能を使用する場合は、PVD の設定を行った後、ELC を設定してください。PVD を無効にするには、対応する ELSRn レジスタを 0x00 にしてから実施してください。

17.4 使用上の注意事項

17.4.1 DMAC/DTC 転送終了のイベントリンクを使用する場合

DMAC/DTC 転送終了のイベントリンクを使用する場合、DMAC/DTC 転送先とイベントのリンク先を同一周辺モジュールに設定しないでください。設定すると周辺モジュールへの DMAC/DTC 転送が完了する前に、周辺モジュールが起動する可能性があります。

17.4.2 クロックの設定について

イベントリンクを使用するには、ELC と関連モジュールが動作可能な状態でなければなりません。関連モジュールがモジュールストップ状態の場合、または関連モジュールが停止するような低消費電力モード (CPU ディープスリープモード、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモード) の場合、そのモジュールは動作できません。詳細は、表 17.3 と「10. 低消費電力モード」を参照してください。

17.4.3 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) によって、ELC の動作を禁止または許可することが可能です。リセット後の初期状態では、ELC の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。モジュールストップコントロールレジスタを用いて ELC の動作を禁止する場合は、事前に ELCON ビットを 0 にする必要があります。詳細については、表 17.3 および「10. 低消費電力モード」を参照してください。

17.4.4 ELC 遅延時間

図 17.2 に示すように、モジュール A は ELC を介してモジュール B にアクセスします。モジュール A とモジュール B の間には、ELC モジュールでの遅延時間が存在します。表 17.5 に ELC 遅延時間を示します。

表 17.6 に各モジュール A のクロックドメインを示します。表 17.7 に各モジュール B のクロックドメインを示します。




図 17.2 ELC 遅延時間

表 17.5 ELC 遅延時間

クロックドメイン(注1)	クロック周波数	ELC 遅延時間
clock_A = clock_B	clock_A = clock_B	0 サイクル
clock_A ≠ clock_B	clock_A = clock_B	1~2 サイクル
	clock_A > clock_B	clock_B 1~2 サイクル
	clock_A < clock_B	clock_A 1~2 サイクル

注 1. イベント要因モジュールとして、PORT_IRQ, PVD, MOSC, DMAC, DTC, I/O ポートが選択されると、ELC 遅延時間は PCLKB の 2~4 サイクルになります。

表 17.6 各モジュール A のクロックドメイン

モジュール A	clock_A のクロックドメイン
PORT_IRQ, PVD, MOSC	ASYNC
DMAC, DTC, I/O ポート	ICLK
ULPT, AGT, IWDT, CWDT, IIC, ACMPHS, ELC	PCLKB
GPT	PCLKD
SCI, SPI, I3C, ADC12, DOC	PCLKA

表 17.7 各モジュール B のクロックドメイン

モジュール B	clock_B のクロックドメイン
ADC12, DAC12, I3C	PCLKA
DTC, I/O ポート	ICLK
GPT	PCLKD

18. I/O ポート

18.1 概要

I/O ポート端子は、汎用入出力ポート端子、周辺モジュールの入出力端子、割り込み入力端子、アナログ入出力、ELC のポートグループ機能、またはバス制御端子として動作します。

(JTAG ポートの TDO としての) P209 を除くすべての端子は、リセット直後は入力端子として動作しますが、レジスタの設定によって機能を切り替えることができます。各端子の I/O ポートと周辺モジュールは、関連するレジスタで指定されます。

図 18.1 に I/O ポートレジスタの接続図を示します。パッケージによって、I/O ポートの構成は異なります。表 18.1 にパッケージ別の I/O ポートの仕様を、表 18.2 に I/O ポートの機能を示します。




図 18.1 I/O ポートレジスタの接続図

表 18.1 I/O ポートの仕様 (1/3)

ポート	パッケージ		パッケージ	
	224 ピン	本数	176 ピン	本数
PORT0	P000~P011、P014、P015	14	P000~P010、P014、P015	13
PORT1	P100~P107、P112~P115	12	P100~P107、P112~P115	12
PORT2	P200~P213	14	P200~P206、P208~P213	13

表 18.1 I/O ポートの仕様 (2/3)

ポート	パッケージ		パッケージ	
	224 ピン	本数	176 ピン	本数
PORT3	P300~P315	16	P300~P315	16
PORT4	P400~P415	16	P400~P415	16
PORT5	P500~P515	16	P500~P502、P511~P513	6
PORT6	P600~P607、P609~P615	15	P600~P607、P609~P615	15
PORT7	P700~P715	16	P700~P710	11
PORT8	P800~P815	16	P800~P806、P808~P812P814、P815	14
PORT9	P900~P915	16	P900、P901、P905~P909	7
PORTA	PA00~PA15	16	PA00、PA01、PA08~PA10	5
PORTB	PB00~PB07	8	PB00、PB01	2

表 18.1 I/O ポートの仕様 (3/3)

ポート	パッケージ		パッケージ	
	144 ピン	本数	100 ピン	本数
PORT0	P000~P010、P014、P015	13	P000~P010、P014、P015	11
PORT1	P100~P107、P112~P115	12	P100~P107、P112~P115	12
PORT2	P200~P213	13	P200、P201、P205、P206、P208~P213	10
PORT3	P300~P313	16	P300~P308	9
PORT4	P400~P415	16	P400~P415	16
PORT5	P511~P513	3	—	0
PORT6	P600~P605、P609~P614	12	P600、P609、P610	3
PORT7	P700~P705、P708~P713	12	P708	1
PORT8	P800~P806、P808、P809、P814、P815	11	P808、P809、P814、P815	9
PORT9	P905	1	—	0
PORTA	—	0	—	0
PORTB	—	0	—	0

表 18.2 I/O ポートの機能 (1/2)

ポート	ポート名	入力プルアップ	オープンドレイン出力	駆動能力切り替え	5Vトレラント	入出力	電源
PORT0	P000~P011、P014、P015	✓	✓	低	—	入出力	AVCC0
PORT1	P100~P103	✓	✓	低、中、高、高速高駆動	—	入出力	VCC2
	P104~P107	✓	✓	低、中、高	—	入出力	VCC2
	P112~P115	✓	✓	低、中、高	—	入出力	VCC
PORT2	P200	✓	—	—	—	入力	VCC
	P201	✓	✓	低	—	入出力	VCC
	P202~P204、P207~P213	✓	✓	低、中、高	—	入出力	VCC
	P205、P206	✓	✓	低、中、高	✓	入出力	VCC

表 18.2 I/O ポートの機能 (2/2)

ポート	ポート名	入力プルアップ	オープンドレイン出力	駆動能力切り替え	5Vトレラント	入出力	電源
PORT3	P300~P303、P309~P315	✓	✓	低、中、高	—	入出力	VCC
	P304~P308	✓	✓	低、中、高、高速高駆動	—	入出力	VCC
PORT4	P400、P401、P405	✓	✓	低、中、高	—	入出力	VCC
	P402~P404、P406~P415	✓	✓	低、中、高	✓	入出力	VCC
PORT5	P500~P502	✓	✓	低、中、高	—	入出力	VCC2
	P503~P510、P513~P515	✓	✓	低、中、高	—	入出力	VCC
	P511、P512	✓	✓	低、中、高	✓	入出力	VCC
PORT6	P600	✓	✓	低、中、高	—	入出力	VCC2
	P601~P607、P609~P615	✓	✓	低、中、高	—	入出力	VCC
PORT7	P700~P708	✓	✓	低、中、高	—	入出力	VCC
	P709~P715	✓	✓	低、中、高	✓	入出力	VCC
PORT8	P800~P804、P808~P810	✓	✓	低、中、高、高速高駆動	—	入出力	VCC2
	P805~P807、P813~P815	✓	✓	低、中、高	—	入出力	VCC
	P811、P812	✓	✓	低、中、高	—	入出力	VCC2
PORT9	P900~P915	✓	✓	低、中、高	—	入出力	VCC
PORTA	PA00~PA08、PA10~PA15	✓	✓	低、中、高	—	入出力	VCC
	PA09	✓	✓	低、中、高、高速高駆動	—	入出力	VCC
PORTB	PB00、PB02~PB07	✓	✓	低、中、高	—	入出力	VCC
	PB01	✓	✓	低、中、高	✓	入出力	VCC

注. ✓ : 使用可能
— : 設定禁止

18.2 レジスタの説明

18.2.1 PCNTR1/PODR/PDR : ポートコントロールレジスタ 1

Base address: PORTm = 0x4040_0000 + 0x0020 × m (m = 0~9, A, B)
PORTm_NS = 0x5040_0000 + 0x0020 × m (m = 0~9, A, B)

Offset address: 0x000 (PCNTR1/PDR)
0x002 (PODR)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PODR 15	PODR 14	PODR 13	PODR 12	PODR 11	PODR 10	PODR 09	PODR 08	PODR 07	PODR 06	PODR 05	PODR 04	PODR 03	PODR 02	PODR 01	PODR 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PDR1 5	PDR1 4	PDR1 3	PDR1 2	PDR11	PDR1 0	PDR0 9	PDR0 8	PDR0 7	PDR0 6	PDR0 5	PDR0 4	PDR0 3	PDR0 2	PDR0 1	PDR0 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	PDR15~PDR00	Pmn 方向 0: 入力 (入力端子として機能) 1: 出力 (出力端子として機能)	R/W
31:16	PODR15~PODR00	Pmn 出力データ 0: Low 出力 1: High 出力	R/W

注. S-TYPE-4, P-TYPE-5

注. m = 0~9, A, B, n = 00~15

ポートコントロールレジスタ 1 (PCNTR1/PODR/PDR) は、32 ビットおよび 16 ビットの読み出し/書き込みレジスタで、ポート方向およびポート出力データを制御します。PCNTR1 はポート方向とポート出力データを指定し、32 ビット単位でアクセスされます。PDRn (PCNTR1 のビット[15:0]) および PODRn (PCNTR1 のビット[31:16]) はそれぞれ 16 ビット単位でアクセスされます。

PDRn ビット (Pmn 方向)

PDRn ビットは、汎用入出力端子として設定されている個々のポート端子の入力/出力方向を選択します。ポート m の各端子はそれぞれ PORTm.PCNTR1.PDRn ビットに対応しています。入出力方向は 1 ビット単位で指定できます。存在しない端子に対応するビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。入力専用ポートの場合、PDRn ビットは予約ビットです。「18.1. 概要」を参照してください。PORTm.PCNTR1 レジスタの PDRn ビットは、PFS.PmnPFS レジスタの PDR ビットと同じ機能です。

PODRn ビット (Pmn 出力データ)

PODRn ビットは、汎用入出力端子から出力されるデータを格納します。存在しないポート m のビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。入力専用のポートでは、PODRn ビットは予約ビットになります。「18.1. 概要」を参照してください。PORTm.PCNTR1 レジスタの PODRn ビットは、PFS.PmnPFS レジスタの PODR ビットと同じ機能です。

18.2.2 PCNTR2/EIDR/PIDR : ポートコントロールレジスタ 2

Base address: PORTm = 0x4040_0000 + 0x0020 × m (m = 0~9, A, B)
 PORTm_NS = 0x5040_0000 + 0x0020 × m (m = 0~9, A, B)

Offset address: 0x004 (PCNTR2/PIDR)
 0x006 (EIDR)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	EIDR1 5	EIDR1 4	EIDR1 3	EIDR1 2	EIDR1 1	EIDR1 0	EIDR0 9	EIDR0 8	EIDR0 7	EIDR0 6	EIDR0 5	EIDR0 4	EIDR0 3	EIDR0 2	EIDR0 1	EIDR0 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PIDR1 5	PIDR1 4	PIDR1 3	PIDR1 2	PIDR1 1	PIDR1 0	PIDR0 9	PIDR0 8	PIDR0 7	PIDR0 6	PIDR0 5	PIDR0 4	PIDR0 3	PIDR0 2	PIDR0 1	PIDR0 0
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
15:0	PIDR15~PIDR00	Pmn 状態 0: Low レベル 1: High レベル	R
31:16	EIDR15~EIDR00(注2)	ポートイベント入力データ(注1) ELC_PORTx 信号の発生時 0: Low 入力 1: High 入力	R

注. S-TYPE-4, P-TYPE-5

注. m = 0~9, A, B, n = 00~15

注 1. x = 1, 2, 3, または 4 (EIDR のみ)

注 2. ポート 1, 2, 3, または 4 に対応しています。

ポートコントロールレジスタ 2 (PCNTR2/EIDR/PIDR) は、32 ビットまたは 16 ビット単位での、Pmn 状態およびポートイベント入力データへのリードアクセスを可能にします。

PCNTR2 は Pmn 状態とポートイベント入力データを指定し、32 ビット単位でアクセスされます。

PIDRn (PCNTR2 のビット[15:0]) および EIDRn (PCNTR2 のビット[31:16]) はそれぞれ 16 ビット単位でアクセスされます。存在しない端子に対応するビットは予約ビットです。予約ビットは、読むと不定値が読めます。

PIDRn ビット (Pmn 状態)

PIDRn ビットは、PmnPFS.PMR ビットと PORTm.PCNTR1.PDRn ビットの設定値にかかわらず、個々のポートの端子状態を反映します。PORTm.PCNTR2 レジスタの PIDRn ビットは、PFS.PmnPFS レジスタの PIDR ビットと同じ機能です。

次の機能のいずれかが有効の場合、端子状態は PIDRn に反映できません。

- CS 領域コントローラ (CSC)
- アナログ機能 (ASEL = 1)
- トレースインタフェース (TCLK, TDATA_n (n = 0~3), SWO)

EIDRn ビット (ポートイベント入力データ)

EIDRn ビットは、ELC_PORTx 信号の発生時に端子状態をラッチします。PmnPFS.PMR = 0 かつ PORTm.PCNTR1.PDRn = 0 の場合にのみ、EIDRn ビットに端子状態を入力できます。PmnPFS.ASEL ビットを 1 にすると、関連する端子状態は EIDRn に反映されません。

18.2.3 PCNTR3/PORR/POSR : ポートコントロールレジスタ 3

Base address: PORTm = 0x4040_0000 + 0x0020 × m (m = 0~9, A, B)
PORTm_NS = 0x5040_0000 + 0x0020 × m (m = 0~9, A, B)

Offset address: 0x008 (PCNTR3/POSR)
0x00A (PORR)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PORR 15	PORR 14	PORR 13	PORR 12	PORR 11	PORR 10	PORR 09	PORR 08	PORR 07	PORR 06	PORR 05	PORR 04	PORR 03	PORR 02	PORR 01	PORR 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	POSR 15	POSR 14	POSR 13	POSR 12	POSR 11	POSR 10	POSR 09	POSR 08	POSR 07	POSR 06	POSR 05	POSR 04	POSR 03	POSR 02	POSR 01	POSR 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	POSR15~POSR00	Pmn 出力設定 0: 出力に影響なし 1: High 出力	W
31:16	PORR15~PORR00	Pmn 出力リセット 0: 出力に影響なし 1: Low 出力	W

注: S-TYPE-4, P-TYPE-5

注: m = 0~9, A, B, n = 00~15

ポートコントロールレジスタ 3 (PCNTR3/PORR/POSR) は、32 ビットおよび 16 ビットの書き込み可能なレジスタで、ポート出力データの設定またはリセットを制御します。

PCNTR3 はポート出力データの設定またはリセットを制御し、32 ビット単位でアクセスされます。

POSR_n (PCNTR3 のビット[15:0]) および PORR_n (PCNTR3 のビット[31:16]) はそれぞれ 16 ビット単位でアクセスされます。

POSRn ビット (Pmn 出力設定)

POSR がソフトウェア書き込みによって設定されると、PODR が変更されます。たとえば、P100 の場合、PORT1.PCNTR3.POSR00 = 1 であると、PORT1.PCNTR1.PODR00 は 1 を出力します。存在しない端子に対応するビットは予約ビットです。書く場合、常に 0 としてください。入力専用のポートでは、POSR_n ビットは予約ビットになります。「18.1. 概要」を参照してください。

PORRn ビット (Pmn 出力リセット)

PORR がソフトウェア書き込みによってリセットされると、PODR が変更されます。たとえば、P100 の場合、PORT1.PCNTR3.PORR00 = 1 であると、PORT1.PCNTR1.PODR00 は 0 を出力します。存在しない端子に対応する

ビットは予約ビットです。書く場合、常に 0 としてください。入力専用のポートでは、PORRn ビットは予約ビットになります。「18.1. 概要」を参照してください。

- 注. EORRn または EOSRn を設定した場合、PODRn、PORRn、および POSRn への書き込みは禁止されます。
- 注. PORRn ビットと POSRn ビットは、どちらか一方のみ設定してください。

18.2.4 PCNTR4/EORR/EOSR : ポートコントロールレジスタ 4

Base address: PORTm = 0x4040_0000 + 0x0020 × m (m = 1~4)
 PORTm_NS = 0x5040_0000 + 0x0020 × m (m = 1~4)

Offset address: 0x00C (PCNTR4/EOSR)
 0x00E (EORR)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	EORR 15	EORR 14	EORR 13	EORR 12	EORR 11	EORR 10	EORR 09	EORR 08	EORR 07	EORR 06	EORR 05	EORR 04	EORR 03	EORR 02	EORR 01	EORR 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	EOSR 15	EOSR 14	EOSR 13	EOSR 12	EOSR 11	EOSR 10	EOSR 09	EOSR 08	EOSR 07	EOSR 06	EOSR 05	EOSR 04	EOSR 03	EOSR 02	EOSR 01	EOSR 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	EOSR15~EOSR00	Pmn イベント出力設定 ELC_PORTx 信号の発生時 0: 出力に影響なし 1: High 出力	R/W
31:16	EORR15~EORR00	Pmn イベント出力リセット ELC_PORTx 信号の発生時 0: 出力に影響なし 1: Low 出力	R/W

- 注. S-TYPE-4, P-TYPE-5
- 注. m = 1~4, n = 00~15, x = 1~4

ポートコントロールレジスタ 4 (PCNTR4/EORR/EOSR) は、32 ビットおよび 16 ビットの読み出し／書き込みレジスタで、ELC からのイベント入力によりポート出力データの設定またはリセットを制御します。

PCNTR4 は、ELC からのイベント入力によりポート出力データの設定またはリセットを制御し、32 ビット単位でアクセスされます。

EOSRn (PCNTR4 のビット[15:0]) および EORRn (PCNTR4 のビット[31:16]) はそれぞれ 16 ビット単位でアクセスされます。

EOSRn ビット (Pmn イベント出力設定)

EOSR が ELC_PORTx 信号の発生によって設定されると、PODR が変更されます。たとえば、P100 の場合、ELC_PORTx 信号の発生時に PORT1.PCNTR4.EOSR00 = 1 になると、PORT1.PCNTR1.PODR00 は 1 を出力します。存在しない端子に対応するビットは予約ビットです。書く場合、常に 0 としてください。入力専用のポートでは、EOSRn ビットは予約ビットになります。「18.1. 概要」を参照してください。

EORRn ビット (Pmn イベント出力リセット)

EORR が ELC_PORTx 信号の発生によってリセットされると、PODR が変更されます。たとえば、P100 の場合、ELC_PORTx 信号の発生時に PORT1.PCNTR4.EORR00 = 1 になると、PORT1.PCNTR1.PODR00 は 0 を出力します。存在しない端子に対応するビットは予約ビットです。書く場合、常に 0 としてください。入力専用のポートでは、EOSRn ビットは予約ビットになります。「18.1. 概要」を参照してください。

- 注. EORRn または EOSRn を設定した場合、PODRn、PORRn、および POSRn への書き込みは禁止されます。
- 注. EORRn ビットと EOSRn ビットは、どちらか一方のみ設定してください。

18.2.5 PmnPFS/PmnPFS_HA/PmnPFS_BY : ポート mn 端子機能選択レジスタ (m = 0~9, A, B, n = 00~15)

Base address: PFS = 0x4040_0800
PFS_NS = 0x5040_0800

Offset address: 0x000 + 0x040 × m + 0x004 × n (PmnPFS/PmnPFS_HA/PmnPFS_BY)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Bit field:	—	—	—	PSEL[4:0]				—	—	—	—	—	—	—	—	—	PMR
Value after reset:	0	0	0	0(注1)	0	0	0(注1)	0(注1)	0	0	0	0	0	0	0	0(注1)	
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	ASEL	ISEL	EOFR[1:0]	DSCR[1:0]	—	—	—	NCODR	—	PCR	—	PDR	PIDR	PODR			
Value after reset:	0	0	0	0	0	0(注1)	0	0	0	0	0	0(注1)	0	0	x	0	

ビット	シンボル	機能	R/W
0	PODR	ポート出力データ 0: Low 出力 1: High 出力	R/W
1	PIDR	Pmn 状態 0: Low レベル 1: High レベル	R
2	PDR	ポート方向 0: 入力 (入力端子として機能) 1: 出力 (出力端子として機能)	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	PCR	プルアップ制御 0: 入力プルアップ無効 1: 入力プルアップ有効	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	NCODR	N チャネルオープンドレイン制御 0: CMOS 出力 1: NMOS オープンドレイン出力	R/W
9:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11:10	DSCR[1:0]	ポート駆動能力 0 0: 低駆動 0 1: 中駆動 1 0: 高速高駆動 1 1: 高駆動	R/W
13:12	EOFR[1:0]	立ち下がり時イベント/立ち上がり時イベント(注2) 0 0: Don't care 0 1: 立ち上がりエッジを検出 1 0: 立ち下がりエッジを検出 1 1: 両エッジを検出	R/W
14	ISEL	IRQ 入力許可 0: IRQn 入力端子として使用しない 1: IRQn 入力端子として使用する	R/W
15	ASEL	アナログ入力許可 0: アナログ端子として使用しない 1: アナログ端子として使用する	R/W
16	PMR	ポートモード制御 0: 汎用入出力端子として使用する 1: 周辺機能用の入出力ポートとして使用する	R/W
23:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
28:24	PSEL[4:0]	周辺機能選択 周辺機能を選択します。各端子の機能については、この章の関連する表を参照してください。	R/W
31:29	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

注 1. P201, P208, P209 の初期値 P210, P211, P814, P815 は 0x0000_0000 ではありません。P201 は 0x0000_0010、P208 は 0x0001_0010、P209 は 0x0001_0400、P210 は 0x0001_0410、P211 は 0x0001_0010、P814 は 0x1301_0000、P815 は 0x1301_0000 です。

注 2. PORTn (n = 1~4) でサポートされています。

ポート mn 端子機能選択レジスタ (PmnPFS/PmnPFS_HA/PmnPFS_BY) は、32 ビット、16 ビット、および 8 ビットの読み出し/書き込みコントロールレジスタで、ポート mn 端子機能を選択し、32 ビット単位でアクセスされます。PmnPFS_HA (PmnPFS[15:0]ビット) は 16 ビット単位でアクセスされます。PmnPFS_BY (PmnPFS[7:0]ビット) は 8 ビット単位でアクセスされます。

使用可能なポート mn 端子は製品により異なります。詳細は、表 18.1 を参照してください。

PODR ビット (ポート出力データ)、PIDR ビット (ポート状態)、PDR ビット (ポート方向)

PDR ビット、PIDR ビット、PODR ビットは、PCNTR レジスタと同じ機能を果たします。これらのビットを読むと、PCNTR レジスタ値が読めます。

PCR ビット (プルアップ制御)

PCR ビットは、ポートの各端子に対して入力プルアップ抵抗を有効または無効にします。端子が入力状態にあって、PmnPFS.PCR に関連するビットが 1 になっている場合、その端子に接続されたプルアップ抵抗が有効になります。汎用ポート出力端子、または周辺機能出力端子に設定されている場合は、PCR の設定値にかかわらず、プルアップ抵抗は無効になります。リセット状態でもプルアップ抵抗は無効になります。存在しない端子に対応するビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。

NCODR ビット (N チャネルオープンドレイン制御)

NCODR ビットは、ポート端子の出力タイプを設定します。存在しない端子に対応するビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。

DSCR[1:0]ビット (ポート駆動能力)

DSCR[1:0]ビットは、ポートの能力を切り替えます。端子の能力が固定されている場合、対応するビットは読み出し/書き込み可能ですが、能力は変更できません。存在しない端子に対応するビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。

EOFR[1:0]ビット (立ち下がり時イベント/立ち上がり時イベント)

EOFR[1:0]ビットは、ポートグループ入力信号のエッジ検出方法を選択します。立ち上がりエッジ検出、立ち下がりエッジ検出、または両エッジ検出を選択できます。EOFR[1:0]ビットを 01b、10b、または 11b にすると、入出力セルの入力許可がアサートされます。それに続いて、外部端子からイベントパルスが入力され、GPIO が ELC にイベントパルスを出力します。存在しない端子に対応するビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。

ISEL ビット (IRQ 入力許可)

ISEL ビットは、IRQ 入力端子を指定します。周辺機能と組み合わせて使用することも可能です。ただし、同じ番号の IRQn (外部端子割り込み) を 2 つ以上の端子で許可することは禁止です。未指定の IRQn に対する ISEL ビットは予約ビットです。

ASEL ビット (アナログ入力許可)

ASEL ビットは、アナログ端子を設定します。本ビットでアナログ端子に設定する場合、以下のように指定します。

1. ポートモード制御ビット (PmnPFS.PMR) で、その端子を汎用入出力ポートに指定します。
2. プルアップ制御ビット (PmnPFS.PCR) で、プルアップ抵抗を無効にします。

3. ポート方向ビット (PmnPFS.PDR) で、入力を指定します。このとき、端子状態を読むことはできません。PmnPFS レジスタは、非セキュア用ライトプロテクトレジスタ (PWPR_NS) によって保護されています。書き込み禁止を解除してから、レジスタを書き換えてください。

未指定のアナログ入出力端子に対する ASEL ビットは予約ビットです。

PMR ビット (ポートモード制御)

PMR ビットは、ポートの端子機能を設定します。存在しない端子に対応するビットは予約ビットです。書く場合、0 としてください。

PSEL[4:0] ビット (周辺機能選択)

PSEL[4:0] ビットは、周辺機能を割り当てます。

18.2.6 PWPR_NS : 非セキュア用ライトプロテクトレジスタ

Base address: PFS_NS = 0x5040_0800

Offset address: 0x50C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	BOWI	PFSWE	—	—	—	—	—	—

Value after reset: 1 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
5:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	PFSWE	PmnPFS レジスタ書き込み許可 0: PmnPFS レジスタへの書き込みを禁止 1: PmnPFS レジスタへの書き込みを許可	R/W
7	BOWI	PFSWE ビット書き込み禁止 0: PFSWE ビットへの書き込みを許可 1: PFSWE ビットへの書き込みを禁止	R/W

注: S-TYPE-7, P-TYPE-2

注: 本レジスタへのアクセスは、いずれのセキュリティ属性レジスタによっても制御されません。

PFSWE ビット (PmnPFS レジスタ書き込み許可)

PFSWE ビットを 1 にしたときのみ、PmnPFS レジスタに対する書き込みが許可されます。最初に BOWI ビットに 0 を書いてから、PFSWE ビットを 1 にする必要があります。

BOWI ビット (PFSWE ビット書き込み禁止)

BOWI ビットを 0 にしたときのみ、PFSWE ビットに対する書き込みが許可されます。

18.2.7 PFENET : イーサネットコントロールレジスタ

Base address: PFS = 0x4040_0800
PFS_NS = 0x5040_0800

Offset address: 0x500

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	PHYM ODE0	—	—	—	—

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
4	PHYMODE0	イーサネットモード設定チャンネル0 0: RMII モード (ETHERC チャンネル0) 1: MII モード (ETHERC チャンネル0)	R/W
7:5	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注. PHYMODE0 ビットへのアクセスは、PSARB.PSARB15 ビットと PPARB.PPARB15 ビットにより制御されます。

PHYMODE0 ビット (イーサネットモード設定チャンネル0)

PHYMODE0 ビットは、ETHERC チャンネル0 の PHY モードを設定します。端子機能選択ビット (PmnPFS.PSEL[4:0]) で設定したモードと同じモードに設定してください。PmnPFS.PSEL[4:0] ビットで RMII モードの信号を指定した場合、PHYMODE ビットを0 (RMII モード) にしてください。PmnPFS.PSEL[4:0] ビットで MII モードの信号を指定した場合、PHYMODE ビットを1 (MII モード) にしてください。

18.2.8 PWPR_S : セキュア用ライトプロテクトレジスタ

Base address: PFS = 0x4040_0800

Offset address: 0x514

Bit position:	7	6	5	4	3	2	1	0
Bit field:	BOWI	PFSWE	—	—	—	—	—	—

Value after reset: 1 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
5:0	—	読むと0が読めます。書く場合、0としてください。	R/W
6	PFSWE	PmnPFS レジスタ書き込み許可 0: PmnPFS レジスタへの書き込みを禁止 1: PmnPFS レジスタへの書き込みを許可	R/W
7	BOWI	PFSWE ビット書き込み禁止 0: PFSWE ビットへの書き込みを許可 1: PFSWE ビットへの書き込みを禁止	R/W

注. S-TYPE-6, P-TYPE-2

PFSWE ビット (PmnPFS レジスタ書き込み許可)

PFSWE ビットを1にしたときのみ、PmSAR レジスタによって「セキュア」に設定された I/O ポート端子の PmnPFS レジスタに対する書き込みが許可されます。最初に BOWI ビットに0を書きしてから、PFSWE ビットを1にする必要があります。

BOWI ビット (PFSWE ビット書き込み禁止)

BOWI ビットを0にしたときのみ、PFSWE ビットに対する書き込みが許可されます。

18.2.9 PmSAR : ポートセキュリティ属性レジスタ (m = 0~9, A, B)

Base address: PFS = 0x4040_0800
PFS_NS = 0x5040_0800

Offset address: 0x530 + 0x004 × m

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PMNSA[15:0]															

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	PMNSA[15:0]	Pmn のセキュリティ属性 対象の I/O ポート端子 : Pmn 0: セキュア 1: 非セキュア	R/W

注. S-TYPE-1, P-TYPE-1

注. このレジスタは PRCR レジスタによって書き込み保護されています。

注. m = 0~9, A, B, n = 00~15

ポートセキュリティ属性レジスタは、各ポートのセキュリティ属性を設定する 16 ビットレジスタです。16 ビット単位のみでアクセスされます。

PMNSA[15:0]ビット (Pmn のセキュリティ属性)

PMNSA ビットは Pmn のセキュリティ属性を指定します。

18.2.10 LVOCR : 低電圧動作コントロールレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xAB0

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	LVO1E	LVO0E
Value after reset:	0	0	0	0	0	0	1	1

ビット	シンボル	機能	R/W
0	LVO0E	低電圧動作 0 許可 0: 禁止 1: 許可	R/W
1	LVO1E	低電圧動作 1 許可 0: 禁止 1: 許可	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-2

低電圧動作コントロールレジスタは、VCC/VCC2 が 2.7 V より低い場合の入出力を制御します。

LVO0E ビット (低電圧動作 0 許可)

VCC が 2.7 V より低い場合、LVO0E ビットを 1 にしてください。

LVO1E ビット (低電圧動作 1 許可)

VCC2 が 2.7 V より低い場合、LVO1E ビットを 1 にしてください。

18.3 動作

18.3.1 汎用入出力ポート

P208~P211, P814, P815 以外のすべての端子は、リセット後は汎用入力ポートとして動作します。汎用入出力ポートは各ポート 16 ビットで構成され、ポートコントロールレジスタ (PCNTRn; n = 1~4) によるポート単位のアクセス、またはポート mn 端子機能選択レジスタによる端子単位のアクセスが可能です。これらのレジスタの詳細は、「18.2. レジスタの説明」を参照してください。

各ポートには以下のビットがあります。

- ポートセキュリティ属性レジスタ (PmSAR) (m = 0~9, A, B) はセキュリティ属性を示します。
- ポート方向ビット (PDRn) : 入力/出力の方向を選択する
- ポート出力データビット (PODRn) : 出力用データを格納する

- ポート入力データビット (PIDRn) : 端子状態を示す
- イベント入力データビット (EIDRn) : ELC_PORTn (n = 1、2、3、または 4) 信号発生時の端子状態を示す
- ポート出力設定ビット (POSRn) : ソフトウェア書き込み発生時の出力値を示す
- ポート出力リセットビット (PORRn) : ソフトウェア書き込み発生時の出力値を示す
- イベント出力設定ビット (EOSRn) : ELC_PORTn (n = 1、2、3、または 4) 信号発生時の出力値を示す
- イベント出力リセットビット (EORRn) : ELC_PORTn (n = 1、2、3、または 4) 信号発生時の出力値を示す

18.3.2 ポート機能選択

各端子の設定時、以下のポート機能を利用できます。

- セキュリティ機能 : 各端子のセキュリティ属性
- 入出力設定 : CMOS 出力または NMOS オープンドレイン出力、プルアップ制御、および駆動能力制御
- 汎用入出力ポート : ポート方向、出力データ設定、および読み出し入力データ
- 代替機能 : 端子への機能の割り当て

各端子は、ポート mn 端子機能選択レジスタ (PmnPFS) に関連付けられます。このレジスタには、対応するビット PODR、PIDR、および PDR があります。さらに、PmnPFS レジスタは以下のビットを持ちます。

- PCR : 入力プルアップ MOS のオン/オフを切り替えるためのプルアップ抵抗制御ビット
- NCODR : 各端子の出力タイプを選択するための N チャネルオープンドレイン制御ビット
- DSCR[1:0] : 駆動能力を選択するための駆動能力制御ビット
- EOFR[1:0] : ポートグループから入力されるイベントのエッジを選択
- ISEL : IRQ 入力端子を設定するための IRQ 入力許可ビット
- ASEL : アナログ端子を設定するためのアナログ入力許可ビット
- PMR : 各ポートの端子機能を設定するためのポートモードビット
- PSEL[4:0] : 対応する周辺機能を選択するためのポート機能選択ビット

これらは、ポート mn 端子機能選択レジスタへのシングルレジスタアクセスで設定することができます。詳細は、「18.2.5. PmnPFS/PmnPFS_HA/PmnPFS_BY : ポート mn 端子機能選択レジスタ (m = 0~9, A, B, n = 00~15)」を参照してください。

18.3.3 ELC のポートグループ機能

本 MCU では、ポート 1 が ELC ポートグループ機能に割り当てられています。

18.3.3.1 ELC から ELC_PORTn (n = 1、2、3、または 4) が入力された場合の動作

ELC から ELC_PORTn (n = 1、2、3、または 4) 信号が入力されたとき、本 MCU は、以下に示す 2 つの機能をサポートしています。

(1) EIDR への入力

GPI 機能 (PmnPFS レジスタの PDR = 0 および PMR = 0) では、ELC から ELC_PORTn (n = 1、2、3、または 4) 信号が入力されると、入出力セルの入力許可がアサートされ、外部端子からのデータが EIDR ビットに読み込まれます。図 18.2 を参照してください。

GPO 機能 (PDR = 1) または周辺モード (PMR = 1) では、外部端子から EIDR ビットに 0 が入力されます。




図 18.2 イベントポート入力データ

(2) EOSR および EORR による PODR からの出力

ELC_PORTn (n = 1, 2, 3, または 4) 信号の発生時に、EOSR および EORR レジスタの設定値に基づいて、PODR から外部端子へデータが出力されます。

- EOSR を 1 にすると、ELC_PORTn (n = 1, 2, 3, または 4) 信号の発生時に PODR レジスタは外部端子へ 1 を出力します。EOSR = 0 の場合、PODR の値が保持されます。
- EORR を 1 にすると、ELC_PORTn (n = 1, 2, 3, または 4) 信号の発生時に PODR レジスタは外部端子へ 0 を出力します。EORR = 0 の場合、PODR の値が保持されます。




図 18.3 イベントポート出力データ

18.3.3.2 イベントパルスが ELC に出力された場合の動作

外部端子から ELC にイベントパルスを出力するには、PmnPFS レジスタの EOFR[1:0] ビットを設定します。詳細は、「[18.2.5. PmnPFS/PmnPFS_HA/PmnPFS_BY : ポート mn 端子機能選択レジスタ \(m = 0~9, A, B, n = 00~15\)](#)」を参照してください。EOPR[1:0] ビットを設定すると、入出力セルの入力許可がアサートされます。

外部端子からのデータが入力となります。たとえばポート 1 に対して、P100 から P115 ヘデータが入力されると、これら 16 端子のデータは OR 論理で構成されます。このデータは、ワンショットパルスとして形成され、ELC に入力されます。ポート n (n = 2~4) の動作もポート 1 と同様です。[図 18.4](#) を参照してください。




図 18.4 イベントパルスの発生

18.4 未使用端子の処理

表 18.3 に、未使用端子の処理方法を示します。

表 18.3 未使用端子の処理

端子名	未使用時の処理
MD	モード選択端子として使用
RES	抵抗を介して VCC に接続
USB_DP、USB_DM	P814PFS.PMR ビットと P815PFS.PMR ビットが両方とも 1 の場合、これらの端子を開放してください。P814PFS.PMR ビットまたは P815PFS.PMR ビットが 0 の場合、他のポートと同様に設定してください。
P200/NMI	抵抗を介して VCC に接続
EXTAL	メインクロック発振器を使用しない場合、MOSCCR.MOSTP ビットを 1 (汎用ポート P212) に設定してください。この端子をポート P212 として使用しない場合、ポート 1~B と同様に設定してください。
XTAL	メインクロック発振器を使用しない場合、MOSCCR.MOSTP ビットを 1 (汎用ポート P213) に設定してください。外部クロックが EXTAL 端子に入力される場合、XTAL 端子は P213 として機能します。この端子をポート P213 として使用しない場合、ポート 1~B と同様に設定してください。
XCIN	抵抗を介して VSS に接続してください。
XCOUT	端子を開放
P000~P015	<ul style="list-style-type: none"> 方向を入力 (PCNTR1.PDRn = 0) に設定した場合、対応する端子を抵抗を介して AVCC0 に接続、または抵抗を介して AVSS0 に接続(注1) 方向を出力 (PCNTR1.PDRn = 1) に設定した場合、端子を開放(注1)
P100~P107、P500~P502、AN200~P600、P800~P804、P808~P812	<ul style="list-style-type: none"> 方向を入力 (PCNTR1.PDRn = 0) に設定した場合、対応する端子を抵抗を介して VCC2 に接続、または抵抗を介して VSS に接続(注1) 方向を出力 (PCNTR1.PDRn = 1) に設定した場合、端子を開放(注1)
その他のポート	<ul style="list-style-type: none"> 方向を入力 (PCNTR1.PDRn = 0) に設定した場合、対応する端子を抵抗を介して VCC に接続、または抵抗を介して VSS に接続(注1)(注2) 方向を出力 (PCNTR1.PDRn = 1) に設定した場合、端子を開放(注1)(注3)
VREFH0、VREFH	AVCC0 に接続
VREFL0、VREFL	AVSS0 に接続
VLO	端子を開放(注4)

注 1. PmnPFS.PMR ビット、PmnPFS.ISEL ビット、PmnPFS.PCR ビット、および PmnPFS.ASEL ビットを 0 にクリアしてください。
 注 2. P208、P210、および P211 は初期値 (PmnPFS.PCR = 1) から入力プルアップが有効なので、抵抗を介しての VCC プルアップが推奨されます。

注 3. P209 は初期値から出力なので、方向を出力 (PCNTR1.PDRn = 1) に設定することを推奨します。

注 4. 詳細は、「47. 内部電圧レギュレータ」を参照してください。

18.5 使用上の注意

18.5.1 端子機能の設定手順

入出力端子機能を設定するには、下記の手順に従ってください。

1. PWPR_NS.B0WI ビットをクリアします。PWPR_NS.PFSWE ビットへの書き込みが許可されます。(注1)
2. PWPR_NS.PFSWE ビットを 1 にします。PmnPFS レジスタへの書き込みが許可されます。(注1)
3. 当該端子の PMR のポートモード制御ビットを 0 にして、汎用入出力ポートに設定します。
4. PmnPFS.PSEL[4:0] ビットによって、この端子の入出力機能を設定します。
5. 必要に応じて PMR ビットを 1 にして、選択した入出力機能に切り替えます。
6. PWPR_NS.PFSWE ビットをクリアします。PmnPFS レジスタへの書き込みが禁止されます。(注1)
7. PWPR_NS.B0WI ビットを 1 にします。PWPR_NS.PFSWE ビットへの書き込みが禁止されます。(注1)

注 1. Pmn のセキュリティ属性が 0 のとき、PmnPFS レジスタへの書き込みをするには PWPR_S レジスタを設定してください。

18.5.2 ポートグループ入力の使用手順

ポートグループ入力 (ポート n (n = 1~4)) を使用するには、下記の手順に従ってください。

1. ELSRx.ELSS[8:0] ビットをすべて 0 にして、意図しないパルスを無視します。詳細は、「17. イベントリンクコントロール (ELC)」を参照してください。
2. PmnPFS レジスタの EOFR[1:0] ビットを設定して、立ち上がりエッジ検出、立ち下がりエッジ検出、または両エッジ検出を指定します。
3. ダミーリードを実行するか、少しの間 (たとえば 100 ns) 待ちます。意図しないパルスが無視するかどうかは、外部端子の初期値によって異なります。
4. ELSRx.ELSS[8:0] ビットを設定して、イベント信号を許可します。

18.5.3 ポート出力データレジスタ (PODR) の概要

本レジスタは下記のようにデータを出力します。

1. ELC_PORTn (n = 1, 2, 3, または 4) 信号発生時に PCNTR4.EORR ビットを 1 にすると、0 を出力します。
2. ELC_PORTn (n = 1, 2, 3, または 4) 信号発生時に PCNTR4.EOSR ビットを 1 にすると、1 を出力します。
3. PCNTR3.PORR ビットを 1 にすると、0 を出力します。
4. PCNTR3.POSR ビットを 1 にすると、1 を出力します。
5. PCNTR1.PODRn ビットが設定されると、0 または 1 を出力します。
6. PmnPFS.PODRn ビットが設定されると、0 または 1 を出力します。

上記の番号は、PODRn への書き込み優先順位に相当しています。たとえば、上記の 1. と 3. が同時に発生した場合、優先順位の高い 1. が実行されます。

18.5.4 アナログ機能使用時の注意事項

アナログ機能を使用するには、ポートモード制御ビット (PMR) とポート方向ビット (PDRn) を両方とも 0 にして、端子が汎用入力ポートとして動作できるようにしてください。その後、ポート mn 端子機能選択レジスタ (PmnPFS.ASEL) のアナログ入力許可ビット (ASEL) を 1 にしてください。

18.5.5 USB_DP 端子と USB_DM 端子の選択

USB_DP 端子と USB_DM 端子はそれぞれ P814 端子と P815 端子で共有されます。USB_DP 端子と P814 端子は、PFS.P814PFS.PMR ビットで設定できます。USB_DM 端子と P815 端子は、PFS.P815PFS.PMR ビットで設定できます。表 18.4 に、各選択端子における PFS.P814PFS.PMR ビットと PFS.P815PFS.PMR ビットの設定値を示します。

表 18.4 USB/PORT 端子の選択

PMR ビットの設定		端子選択	
P814PFS.PMR ビット	P815PFS.PMR ビット	P814/USB_DP 端子	P815/USB_DM 端子
0	0	P814	P815
0	1	P814	P815
1	0	P814	P815
1	1	USB_DP	USB_DM

- 注. P814/USB_DP 端子と P815/USB_DM 端子を GPIO 端子 (P814, P815) として使用する場合、USB 関連レジスタを初期値で使用してください。
- 注. P814/USB_DP 端子と P815/USB_DM 端子を USB 端子 (USB_DP, USB_DM) として使用する場合、P814 と P815 の GPIO 関連レジスタを初期値で使用してください。
- 注. P814/USB_DP 端子と P815/USB_DM 端子を GPIO 端子または USB 端子として使用する場合、リセット後にこれらの端子を 1 回だけ設定してください。

18.5.6 USBFS/GPIO 機能における P814 と P815 のプルアップ/プルダウン設定

P814 と P815 の GPIO 機能を使用する場合、USBFS レジスタのプルアップ/プルダウン機能が P814 と P815 に影響を及ぼします。したがって、GPIO 機能を使用する前に、USBFS のプルアップ/プルダウン制御は禁止する必要があります。コントロールレジスタは、SYSCFG.DPRPU ビットと SYSCFG.DRPD ビットです。

18.6 製品ごとの周辺選択設定

本節では、PmnPFS レジスタを用いた端子機能選択設定について説明します。いくつかの端子名には、接尾語として A、B、または C が付加されています。IIC、SPI、ETHERC、および SDHI 機能を割り当てる場合、同じ接尾語の機能端子を選択してください。その他の端子は、接尾語に関係なく選択可能です。ただし、同じ機能を 2 つ以上の端子に同時に割り当てることはしないでください。

- Pmn 端子機能選択レジスタ (PmnPFS) では、対象端子の PMR ビットが 0 のときに、PSEL ビットを設定する必要があります。PMR ビットが 1 のときに PSEL ビットを設定すると、入力機能の場合は意図しないエッジが入力され、出力機能の場合は意図しないパルスが外部端子に出力される場合があります。
- PmnPFS レジスタの PSEL ビットでは、許可された値 (機能) 以外に設定しないでください。このレジスタに許可されていない値を設定した場合、正しい動作は保証されません。
- PmnPFS レジスタでは、1 つの機能を複数の端子に割り付けしないでください。GPT1、GPT5、SCI3、IIC0、SPI0 がセキュアに設定され、かつ PmSAR レジスタによってセキュリティ属性が「セキュア」に設定されている端子にこれらの端子機能が割り付けられているとき、セキュリティ属性が「非セキュア」に設定されている他の端子にセキュアな端子に割り付けられているのと同じ機能を設定するための PSEL ビットへの書き込みは無視されます。たとえば、PSARE.PSARE30 ビットが 0 (GPT1 がセキュア)、P209PFS.PSEL ビットが 00011b (端子機能は GTIOC1A) で P2SAR.109SA ビットが 0 (P209 はセキュア) の場合、P4SAR.405SA ビットが 1 (P405 は非セキュア) のときの P405PFS.PSEL ビットへの 00011b の書き込みは無視されます。
- PORT0、PORT5、および PORT8 は、A/D コンバータなどのアナログ機能を持っています。これらの端子をアナログ機能として使用する場合、変換精度の低下を防止するため、PMR ビットと PDR ビットは 0 にしてください。その後、ASEL ビットを 1 にしてください。

表 18.5 入出力端子機能のレジスタ設定 (PORT0) (1/2)

PSEL[4:0]設定	機能	端子													
		P000	P001	P002	P003	P004	P005	P006	P007	P008	P009	P010	P011	P014	P015
00000b (リセット後の値)	Hi-Z/ JTAG/SWD	Hi-Z													
ASEL ビット		AN100/ IVCMP2	AN101/ IVREF0	AN102/ IVCMP3	AN104/ IVREF1	AN000/ IVCMP2	AN001	AN002/ IVCMP3	AN004	AN008	AN006	AN005/ IVCMP0	AN106	AN007/D A0	AN105/D A1

表 18.5 入出力端子機能のレジスタ設定 (PORT0) (2/2)

PSEL[4:0]設定	機能	端子													
		P000	P001	P002	P003	P004	P005	P006	P007	P008	P009	P010	P011	P014	P015
ISEL ビット		IRQ6-DS	IRQ7-DS	IRQ8-DS	—	IRQ9-DS	IRQ10-DS	IRQ11-DS	—	IRQ12-DS	IRQ13-DS	IRQ14	—	—	IRQ13
DSCR[1:0]ビット	駆動能力制御(注1)	L	L	L	L	L	L	L	L	L	L	L	L	L	L
NCODR ビット	N チャネルオープンドライヴレイン	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
PCR ビット	ブルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
176 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	—	✓	✓
144 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	—	✓	✓
100 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	—	—	—	✓	✓

✓: 使用可能
—: 設定禁止

注 1. このポートの駆動強度は、PmnPFS.DSCR[1:0]ビットで制御することはできません。

表 18.6 入出力端子機能のレジスタ設定 (PORT1)

PSEL[4:0]設定値	機能	端子													
		P100	P101	P102	P103	P104	P105	P106	P107	P112	P113	P114	P115		
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z													
00001b	AGT	AGTIO0	AGTEE0	AGTO0	—	—	—	AGTOB0	AGTOA0	—	—	—	—	—	
00010b	GPT(注2)	GTETRGA	GTETRGB	GTOWLO	GTOWUP	GTETRGA	—	GTOWLO	GTOWUP	—	—	—	—	—	
00011b	GPT(注2)	GTIOC8B	GTIOC8A	GTIOC2B	GTIOC2A	GTIOC1B	GTIOC1A	GTIOC8B	GTIOC8A	GTIOC3B	GTIOC2A	GTIOC2B	GTIOC5A	—	
00100b	SCI(注1)	—	—	—	—	—	—	—	—	TXD0_A/ MOSI0_A/ SDA0_A	RXD0_A/ MISO0_A/ SCL0_A	CTS_RTS0_A/ SS0_A	CTS0_A	—	
00101b	SCI(注1)	SCK9_A	RXD9_A/ MISO9_A/ SCL9_A	TXD9_A/ MOSI9_A/ SDA9_A	CTS_RT S9_A/ SS9_A	CTS9_A	—	—	—	—	—	—	—	—	
00110b	SP(注1)	MISOB_A	MOSIB_A	RSPCKB_A	SSLB0_A	SSLB1_A	SSLB2_A	SSLB3_A	—	SSLA2_B	SSLA1_B	SSLA0_B	MOSIA_B	—	
01010b	CAC/ADC12	—	—	ADTRG0	—	—	—	—	—	—	—	—	—	—	
01011b	BUS	—	—	—	—	—	—	—	—	A00/BC0/ DQM1	CS1/CKE	CS0/WE	SDCS	—	
01101b	SCI	—	—	—	—	—	—	—	—	—	—	—	DE0	—	
01110b	SCI	DE9	—	—	DE9	—	—	—	—	—	—	—	—	—	
10000b	CANFD	—	—	CRX0	CTX0	—	—	—	—	—	—	—	—	—	
10110b	ETHERC (MII)	—	—	—	—	—	—	—	—	—	—	ET0_CR S	ET0_EXO UT	ET0_LINK STA	ET0_WOL
10111b	ETHERC (RMII)	—	—	—	—	—	—	—	—	—	—	RMII0_C R S_DV_A	ET0_EXO UT	ET0_LINK STA	ET0_WOL
11110b	ULPT	—	—	—	—	—	—	ULPT0- DS	ULPTEE1- DS	—	ULPT0B0- DS	ULPT0A0- DS	—	—	
ASEL ビット		—	—	—	—	—	—	—	—	—	—	—	—	—	
ISEL ビット		IRQ2	IRQ1	—	—	IRQ1	IRQ0	—	—	—	—	—	—	—	
DSCR[1:0]ビット	駆動能力制御	L/M/H/HH	L/M/H/HH	L/M/H/HH	L/M/H/HH	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	
NCODR ビット	N チャネルオープンドライヴレイン	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
PCR ビット	ブルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
176 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
144 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
100 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	

✓: 使用可能
—: 設定禁止

注 1. 所属グループを示すため、端子名の末尾に "_A"、"_B"、"_C"などの文字を付加した端子の使用を推奨します。インターフェースについては、電気的特性の AC タイミングを各グループで測定しています。

注 2. 中駆動と高駆動の 2 種類の出カバッファが存在します。出カスキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファの使用を推奨します。

表 18.7 入出力端子機能のレジスタ設定 (PORT2)

PSEL[4:0]設定値	機能	端子														
		P200(注4)	P201	P202	P203	P204	P205	P206	P207	P208	P209	P210	P211	P212	P213	
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z									TDI	TDO	TMS/SWDIO	TCK/SWCLK	Hi-z	
00001b	AGT	—	—	—	—	AGTIO1	AGTO1	—	—	—	—	—	—	AGTEE1	—	
00010b	GPT(注2)	—	—	—	—	GTIW	GTIV	GTIU	—	GTOVLO	GTOVUP	GTOULO	GTOULP	GTETRGD	GTETRGC	
00011b	GPT(注2)	—	—	GTIOC5B	GTIOC5A	GTIOC4B	GTIOC4A	—	—	GTIOC1B	GTIOC1A	GTIOC0B	GTIOC0A	GTIOC0B	GTIOC0A	
00100b	SCI(注1)	—	—	—	—	SCK4_A	TXD4_A/ MOSI4_A/ SDA4_A	RXD4_A/ MISO4_A/ SCL4_A	—	—	—	—	—	—	—	
00101b	SCI(注1)	—	—	—	—	—	—	—	—	RXD9_B/ MISO9_B/ SCL9_B	TXD9_B/ MOSI9_B/ SDA9_B	CTS_RT S9_B/ SS9_B	SCK9_B	RXD1_C/ MISO1_C/ SCL1_C	TXD1_C/ MOSI1_C/ SDA1_C	
00110b	SPI(注1)	—	—	MOSIA_A	RSPCKA_A	SSLA0_A	SSLA1_A	SSLA2_A	—	—	—	—	—	—	—	
00111b	IIC/I3C(注1)	—	—	—	—	—	SCL1_B	SDA1_B	—	—	—	—	—	—	—	
01001b	CLKOUT/ACMPHS	—	—	—	—	—	CLKOUT	—	—	VCOUT	CLKOUT	—	—	—	—	
01010b	CAC/ADC12	—	—	—	—	CACREF	—	—	—	—	—	—	—	—	ADTRG1	
01011b	BUS	—	—	—	—	—	—	CS7	—	—	—	—	—	—	—	
01101b	SCI	—	—	—	—	DE4	—	—	—	—	—	—	—	—	—	
01110b	SCI	—	—	—	—	—	—	—	—	—	—	DE9	DE9	—	—	
10000b	CANFD	—	—	CRX0	CTX0	—	—	—	—	CRX1	CTX1	—	—	—	—	
10011b	USBFS	—	—	—	—	USB_OV RCURB	USB_OV RCURA	USB_VB USEN	—	—	—	—	—	—	—	
10101b	SDHI(注1)	—	—	SD0DAT 6_A	SD0DAT 5_A	SD0DAT 4_A	SD0DAT 3_A	SD0DAT 2_A	—	—	—	—	—	—	—	
11110b	ULPT	—	—	ULPTO B1	ULPTO A1	—	—	—	—	—	—	—	—	—	ULPTEE0	
Don't care	トレース (デバッグ) ノックロック	—	—	—	—	—	—	—	—	—	SWO	—	—	EXTAL	XTAL	
ASEL ビット		—	—	—	—	—	—	—	—	—	—	—	—	—	—	
ISEL ビット		—	—	IRQ3-DS	IRQ2-DS	—	IRQ1-DS	IRQ0-DS	—	IRQ3	—	—	—	IRQ3	IRQ2	
DSCR[1:0] ビット	駆動能力制御	—	L(注3)	L/MH	L/MH	L/MH	L/MH	L/MH	L/MH	L/MH	L/MH	L/MH	L/MH	L/MH	L/MH	
NCODR ビット	N チャネルオープンブンドレイン	—	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
PCR ビット	プルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
176 ピン製品		✓	✓	✓	✓	✓	✓	✓	—	✓	✓	✓	✓	✓	✓	
144 ピン製品		✓	✓	✓	✓	✓	✓	✓	—	✓	✓	✓	✓	✓	✓	
100 ピン製品		✓	✓	—	—	—	✓	✓	—	✓	✓	✓	✓	✓	✓	

✓: 使用可能
—: 設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に "A"、"B"、"C" などの文字を付加した端子の使用を推奨します。インターフェースについては、電気的特性の AC タイミングを各グループで測定しています。
- 注 2. 中駆動と高駆動の 2 種類の出カバッファが存在します。出カスキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファの使用を推奨します。
- 注 3. このポートの駆動強度は、PmnPFS.DSCR[1:0] ビットで制御することはできません。
- 注 4. NMI 端子割り込みを使用する場合、ポートに関連するレジスタの設定は不要です。

表 18.8 入出力端子機能のレジスタ設定 (PORT3)

PSEL[4:0] 設定値	機能	端子															
		P300	P301	P302	P303	P304	P305	P306	P307	P308	P309	P310	P311	P312	P313	P314	P315
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-z															
00001b	AGT	—	AGTIO0	—	—	—	—	—	—	—	—	AGTEE1	AGTOB1	AGTOA1	—	—	—
00010b	GPT(注2)	—	GTOULO	GTOULP	—	GTOULO	GTOUVP	GTIW	GTV	GTV	—	—	GTADSM1	GTADSM0	—	—	—
00011b	GPT(注2)	GTIOC3A	GTIOC4B	GTIOC4A	GTIOC7B	GTIOC7A	—	—	—	—	—	—	—	—	—	—	—
00100b	SCI(注1)	SCK0_A	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
00101b	SCI(注1)	—	—	—	—	—	—	—	—	CTS9_B	RXD3_B/ MISO3_B/ SCL3_B	TXD3_B/ MOSI3_B/ SDA3_B	SCK3_B	CTS_RTS3_B/ SS3_B	CTS3_C	CTS_RTS3_C/ SS3_C	SCK3_C
00110b	SPI(注1)	SSLA3_B	—	—	—	—	—	—	—	—	—	—	—	—	MISOA_A	—	—
01010b	CAC/ADC12	—	—	—	—	—	—	—	—	—	—	—	—	—	—	ADTRG0	—
01011b	BUS	A01/DQM3	A02	A03	A04	A05	A06	A07	A08	A09	A10	A11	A12	A13	—	—	—
01101b	SCI	DE0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
01110b	SCI	—	—	—	—	—	—	—	—	—	—	—	DE3	DE3	—	DE3	DE3
10000b	CANFD	—	—	—	—	—	—	—	—	—	—	—	CRX0	CTX0	—	—	—
10101b	SDHI(注1)	—	SD0DAT3_B	SD0DAT2_B	SD0DAT1_B	SD0DAT0_B	SD0WVP	SD0CD	SD0CMD_B	SD0CLK_B	—	—	—	—	SD0DAT7_A	—	—
10110b	ETHERC (MII)	ET0_RX_CLK	ET0_RXD0	ET0_RXD1	ET0_TXD0	ET0_TXD1	ET0_RX_ER	ET0_TX_EN	ET0_M_DIO	ET0_M_DC	ET0_TXD3	ET0_TXD2	ET0_TX_ER	ET0_TX_CLK	—	—	—
10111b	ETHERC (RMII)	RMII0_RX_ER_A	RMII0_RXD1_A	RMII0_RXD0_A	REF50_CK0_A	RMII0_TXD0_A	RMII0_TXD1_A	RMII0_TXD0_EN_A	ET0_M_DIO	ET0_M_DC	—	—	—	—	—	—	—
11110b	ULPT	ULPTE_VI0-DS	ULPTE_E0-DS	ULPT0_0-DS	—	ULPT0_1	ULPTE_E1	ULPTE_VI1	ULPT0_A1	ULPT0_B1	—	—	—	—	—	—	—
Don't care	トレース (デバッグ)	—	—	—	—	TDATA3	TDATA2	TDATA1	TDATA0	TCLK	—	—	—	—	—	—	—
ASEL ビット	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
ISEL ビット	—	IRQ4	IRQ6	IRQ5	—	IRQ9	IRQ8	—	—	—	—	—	—	—	—	—	—
DSCR[1:0] ビット	駆動能力制御	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H/HH	L/M/H/HH	L/M/H/HH	L/M/H/HH	L/M/H/HH	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H
NCODR ビット	N チャネルオープンドライバ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
PCR ビット	プルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
224 ピン製品	—	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
176 ピン製品	—	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
144 ピン製品	—	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	—	—
100 ピン製品	—	✓	✓	✓	✓	✓	✓	✓	✓	✓	—	—	—	—	—	—	—

✓: 使用可能
—: 設定禁止

注 1. 所属グループを示すため、端子名の末尾に "A"、"B"、"C" などの文字を付加した端子の使用を推奨します。インターフェースについては、電気的特性の AC タイミングを各グループで測定しています。

注 2. 中駆動と高駆動の 2 種類の出力バッファが存在します。出力スキューの仕様 (tGTISK) に合わせて、同じ駆動バッファの使用を推奨します。

表 18.9 入出力端子機能のレジスタ設定 (PORT4) (1/2)

PSEL[4:0] 設定値	機能	端子														
		P400	P401	P402	P403	P404	P405	P406	P407	P408	P409	P410	P411	P412	P413	P414
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z														

表 18.9 入出力端子機能のレジスタ設定 (PORT4) (2/2)

PSEL[4:0] 設定値	機能	端子																
		P400	P401	P402	P403	P404	P405	P406	P407	P408	P409	P410	P411	P412	P413	P414	P415	
00001b	AGT	AGTIO1	—	—	—	—	AGTIO1	—	AGTIO0	—	—	AGTOB1	AGTOA1	AGTEE1	—	—	—	
00010b	GPT(注2)	—	GTETPGA	—	—	—	—	—	—	GTOWLO	GTOWUP	GTOVLO	GTOVUP	GTOULO	GTOUUP	GTADSM1	GTADSM0	
00011b	GPT(注2)	GTIOC6A	GTIOC6B	—	GTIOC3A	GTIOC3B	GTIOC1A	GTIOC1B	GTIOC10B	GTIOC10A	—	GTIOC9B	GTIOC9A	—	—	GTIOC0B	GTIOC0A	
00100b	SCI(注1)	—	—	—	—	—	SCK2B	TXD2B/MOSI2B/SDA2B	CTS_RTS4A/SS4A	CTS4A	—	—	—	—	—	—	RXD4B/MISO4B/SCL4B	TXD4B/MOSI4B/SDA4B
00101b	SCI(注1)	TXD1A/MOSI1A/SDA1A	RXD1A/MISO1A/SCL1A	SCK1A	CTS_RTS4A/SS4A	CTS1A	—	—	—	RXD3A/MISO3A/SCL3A	TXD3A/MOSI3A/SDA3A	SCK3A	CTS_RTS3A/SS3A	CTS3A	—	—	—	
00110b	SPI(注1)	—	—	—	—	—	—	SSLA3C	SSLA3A	—	—	MISOB_B	MOSIB_B	RSPCK_B_B	SSLB0_B	SSLB1_B	SSLB2_B	
00111b	IIC/I3C(注1)	I3C_SCL	I3C_SDA	—	—	—	—	—	SDA0B	SCL0B	SDA0A	SCL0A	—	—	—	—	—	
01010b	CAC/ADC12	ADTRG1	—	CACRF	—	—	—	—	ADTRG0	—	—	—	—	—	—	—	—	
01011b	BUS	—	—	—	—	—	—	—	CS6	A17	A18	A19	A20	A21	A22	A23	WAIT	
01101b	SCI	—	—	—	—	—	DE2	—	DE4	—	—	—	—	—	—	—	—	
01110b	SCI	—	—	DE1	DE1	—	—	—	—	—	—	DE3	DE3	—	—	—	—	
10000b	CANFD	—	CTX0	CRX0	—	—	—	—	—	—	—	—	—	—	—	—	CRX1	CTX1
10011b	USBFS	—	—	—	—	—	—	—	USB_VBUS	USB_VBUSEN	USB_OVRCUR A-DS	USB_OVRCUR B-DS	USB_ID	USB_EXICEN	—	—	—	
10101b	SDHI(注1)	SD1CLK_B	SD1CMD_B	SD1DAT0_B	SD1DAT1_B	SD1DAT2_B	SD1DAT3_B	SD1CD	—	—	—	SD0DAT1_A	SD0DAT0_A	SD0CMD_A	SD0CLK_A	SD0WP	SD0CD	
10110b	ETHERC (MI)	ET0_WOL	ET0_MDC	ET0_MDIO	ET0_LI NKSTA	ET0_EXOUT	ET0_TX_EN	ET0_RX_ER	—	—	—	—	—	—	—	—	—	
10111b	ETHERC (RMII)	ET0_WOL	ET0_MDC	ET0_MDIO	ET0_LI NKSTA	ET0_EXOUT	RMII0_TXD1B	RMII0_TXD1B	—	—	—	—	—	—	—	—	—	
11110b	ULPT	—	—	—	—	—	—	—	ULPT0B0	ULPT0A0	—	—	—	—	ULPTE1	—	—	
Don't care	クロック	—	—	—	—	—	—	EXCIN	—	—	—	—	—	—	—	—	—	
ASEL ビット		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
ISEL ビット		IRQ0	IRQ5-DS	IRQ4-DS	IRQ14-DS	IRQ15-DS	—	—	—	IRQ7	IRQ6	IRQ5	IRQ4	—	—	IRQ9	IRQ8	
DSCR[1:0] ビット	駆動能力制御	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	
NCODR ビット	Nチャンネルオープンドレイン	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
PCR ビット	プルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
176 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
144 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	
100 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	

✓: 使用可能
—: 設定禁止

- 注 1. この端子機能を使用する場合は、該当端子を汎用入力 (PmnPFS.PDR ビットと PmnPFS.PMR ビットを 0) に設定してください。
- 注 2. 所属グループを示すため、端子名の末尾に "_A"、"_B"、"_C" などの文字を付加した端子の使用を推奨します。インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。
- 注 3. 中駆動と高駆動の 2 種類の出力バッファが存在します。出力スキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファの使用を推奨します。

表 18.10 入出力端子機能のレジスタ設定 (PORT5)

PSEL[4:0] 設定値	機能	端子															
		P500	P501	P502	P503	P504	P505	P506	P507	P508	P509	P510	P511	P512	P513	P514	P515
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z															
00011b	GPT(注2)	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
00111b	IIC/I3C	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
01010b	CAC/ADC12	CACRE F	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
01011b	BUS	—	—	—	—	—	—	D27/DQ27	D28/DQ28	D29/DQ29	D30/DQ30	D31/DQ31	WR3/BC3	—	—	—	—
10000b	CANFD	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
10011b	USBFS	USB_V BUSEN	USB_O VRCUR A	USB_O VRCUR B	—	—	—	—	—	—	—	—	—	—	—	—	—
10101b	SDH(注1)	SD1DA T1_A	SD1DA T2_A	SD1DA T3_A	SD1CD	SD1WP	SD1DA T4_A	SD1DA T5_A	SD1DA T6_A	SD1DA T7_A	—	—	—	—	—	—	—
11110b	ULPT	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
ASEL ビット		AN121	AN120	AN019/AN119	—	—	—	—	—	—	—	—	—	—	—	—	—
ISEL ビット		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
DSCR[1:0] ビット	駆動能力制御	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H
NCODR ビット	N チャンネルオープンドレイン	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
PCR ビット	プルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
176 ピン製品		✓	✓	✓	—	—	—	—	—	—	—	—	—	—	—	—	—
144 ピン製品		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
100 ピン製品		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

✓: 使用可能
—: 設定禁止

注 1. 所属グループを示すため、端子名の末尾に "A"、"B"、"C" などの文字を付加した端子の使用を推奨します。インターフェースについては、電気的特性の AC タイミングを各グループで測定しています。

注 2. 中駆動と高駆動の 2 種類の出力バッファが存在します。出力スキューの仕様 (tGTISK) に合わせて、同じ駆動バッファの使用を推奨します。

表 18.11 入出力端子機能のレジスタ設定 (PORT6) (1/2)

PSEL[4:0] 設定値	機能	端子																
		P600	P601	P602	P603	P604	P605	P606	P607	P609	P610	P611	P612	P613	P614	P615		
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z																
00001b	AGT	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
00010b	GPT(注2)	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
00011b	GPT(注2)	GTIOC6 B	GTIOC6 A	GTIOC7 B	GTIOC7 A	GTIOC8 B	GTIOC8 A	—	—	—	—	GTIOC5 B	GTIOC4 A	GTIOC4 B	—	—	—	
00100b	SCI(注1)	—	SCK0_B	RXD0_B / MISO0_B / SCL0_B	TXD0_B / MOSI0_B / SDA0_B	CTS_RT S0_B / SS0_B	CTS0_B	—	—	—	—	TXD0_C / MISO0_C / SDA0_C	RXD0_C / MISO0_C / SCL0_C	SCK0_C	CTS_RT S0_C / SS0_C	CTS0_C	—	—
00110b	SP(注1)	—	—	—	—	—	—	—	—	—	—	MISOA_B	RSPCK A_B	MOSIA_B	SSLA0_B	—	—	—
01001b	CLKOUT/ACMPHS	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
01010b	CAC/ADC12	CACRE F	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

表 18.11 入出力端子機能のレジスタ設定 (PORT6) (2/2)

PSEL[4:0] 設定値	機能	端子														
		P600	P601	P602	P603	P604	P605	P606	P607	P609	P610	P611	P612	P613	P614	P615
01011b	BUS	—	D00[A00/D00]/DQ00	D01[A01/D01]/DQ01	D02[A02/D02]/DQ02	D03[A03/D03]/DQ03	D04[A04/D04]/DQ04	D05[A05/D05]/DQ05	D06[A06/D06]/DQ06	D08[A08/D08]/DQ08	D09[A09/D09]/DQ09	D10[A10/D10]/DQ10	D11[A11/D11]/DQ11	D12[A12/D12]/DQ12	D13[A13/D13]/DQ13	D14[A14/D14]/DQ14
01101b	SCI	—	DE0	—	—	DE0	—	—	—	—	—	DE0	DE0	—	—	—
10000b	CANFD	—	—	—	—	—	—	—	—	—	CTX1	CRX1	—	—	—	—
10011b	USBFS	—	—	—	—	—	—	—	—	—	—	—	—	—	—	USB_V BUSEN
10110b	ETHERC (MII)	—	—	—	—	—	—	—	—	—	ET0_RX_DV	ET0_CO L	ET0_ER XD2	ET0_ER XD3	—	—
11110b	ULPT	ULPTEV I1-DS	ULPTEV I0	ULPTEE 0	ULPT00	—	—	—	—	—	ULPT0 A1-DS	ULPT0 B1-DS	—	—	—	—
ASEL ビット		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
ISEL ビット		—	—	—	—	—	—	—	—	—	—	—	—	—	—	IRQ7
DSCR[1:0] ビット	駆動能力制御	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H
NCODR ビット	N チャネル オープンドレイン	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
PCR ビット	プルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
176 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
144 ピン製品		✓	✓	✓	✓	✓	✓	—	—	✓	✓	✓	✓	✓	✓	—
100 ピン製品		✓	—	—	—	—	—	—	—	✓	✓	—	—	—	—	—

✓ : 使用可能
— : 設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に "A"、"B"、"C" などの文字を付加した端子の使用を推奨します。インターフェースについては、電気的特性の AC タイミングを各グループで測定しています。
- 注 2. 中駆動と高駆動の 2 種類の出力バッファが存在します。出力スキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファの使用を推奨します。

表 18.12 入出力端子機能のレジスタ設定 (PORT7) (1/2)

PSEL[4:0] 設定値	機能	端子															
		P700	P701	P702	P703	P704	P705	P706	P707	P708	P709	P710	P711	P712	P713	P714	P715
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z															
00001b	AGT	—	—	—	AGTO1	AGTO0	AGTIO0	AGTIO0	—	—	—	—	AGTEE0	AGTOB0	AGTOA0	—	—
00010b	GPT(注2)	—	—	—	—	GTADM0	GTADM1	—	—	—	—	—	—	—	—	—	—
00011b	GPT(注2)	GTIOC5A	GTIOC5B	GTIOC6A	GTIOC6B	—	—	—	—	—	—	—	GTIOC2B	GTIOC2A	—	—	
00100b	SCI(注1)	RXD2_B/ MISO2_B/ SCL2_B	CTS_R TS2_B/ SS2_B	CTS2_B	—	—	—	—	—	SCK4_B	CTS_R TS4_B/ SS4_B	CTS4_B	—	—	—	TXD4_C/ MOSI4_C/ SDA4_C	RXD4_C/ MISO4_C/ SCL4_C
00101b	SCI(注1)	—	—	—	—	—	CTS1_B	RXD1_B/ MISO1_B/ SCL1_B	TXD1_B	—	—	—	—	—	—	—	—
00110b	SPI(注1)	MISOA_C	MOSIA_C	RSPCKA_C	SSLA0_C	SSLA1_C	SSLA2_C	—	—	SSLB3_B	—	—	—	—	—	—	—
01001b	CLKOUT/ACMPHS	—	—	—	VCOUT	—	—	—	—	—	—	—	—	—	—	—	—
01010b	CAC/ADC12	—	—	—	—	—	—	—	—	CACRE F	—	—	—	—	—	—	—
01011b	BUS	—	—	—	—	—	—	—	—	WR1/B C1	CS4	CS5	—	—	—	—	—
01101b	SCI	—	DE2	—	—	—	—	—	—	DE4	DE4	—	—	—	—	—	—
10000b	CANFD	—	—	—	—	CTX0	CRX0	—	—	—	—	—	—	—	—	—	—

表 18.12 入出力端子機能のレジスタ設定 (PORT7) (2/2)

PSEL[4:0] 設定値	機能	端子															
		P700	P701	P702	P703	P704	P705	P706	P707	P708	P709	P710	P711	P712	P713	P714	P715
10101b	SDH(注1)	SD1WP	SD1DA T4_B	SD1DA T5_B	SD1DA T6_B	SD1DA T7_B	—	—	—	—	—	—	—	—	—	—	—
10110b	ETHERC (MII)	ET0_E TXD1	ET0_E TXD0	ET0_E RXD1	ET0_E RXD0	ET0_R X_CLK	ET0_C RS	—	—	—	—	—	—	—	—	—	—
10111b	ETHERC (RMII)	RMII0_TXD0_B	REF50 CK0_B	RMII0_RXD0_B	RMII0_RXD1_B	RMII0_RX_ER_B	RMII0_CRS_DV_B	—	—	—	—	—	—	—	—	—	—
11110b	ULPT	—	ULPT0 1	ULPT0 0	—	—	—	—	—	—	—	—	—	—	—	—	—
ASEL ビット		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
ISEL ビット		—	—	—	—	—	—	—	IRQ7	IRQ8	IRQ11	IRQ10	—	—	—	—	—
DSCR[1:0] ビット		駆動能力制御	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H
NCODR ビット		N チャンネル オープンドレイン	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
PCR ビット		ブルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
176 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	—	—	—	—	—
144 ピン製品		✓	✓	✓	✓	✓	✓	✓	—	—	✓	✓	✓	✓	✓	—	—
100 ピン製品		—	—	—	—	—	—	—	—	—	✓	—	—	—	—	—	—

✓: 使用可能
—: 設定禁止

注 1. 所屬グループを示すため、端子名の末尾に "A"、"B"、"C" などの文字を付加した端子の使用を推奨します。インターフェースについては、電気的特性の AC タイミングを各グループで測定しています。

注 2. 中駆動と高駆動の 2 種類の出力バッファが存在します。出力スキューの仕様 (tGTISK) に合わせて、同じ駆動バッファの使用を推奨します。

表 18.13 入出力端子機能のレジスタ設定 (PORT8) (1/2)

PSEL[4:0] 設定値	機能	端子																				
		P800	P801	P802	P803	P804	P805	P806	P807	P808	P809	P810	P811	P812	P813	P814	P815					
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z																				
00001b	AGT	AGTOA 0	AGTOB 0	—	—	—	—	—	—	—	—	—	—	—	—	—	—					
00010b	GPT(注2)	GTIU	GTIV	GTIW	GTETR GC	GTETRD GD	—	—	—	—	—	—	—	—	—	—	—					
00011b	GPT(注2)	GTIOC 11A	GTIOC 11B	GTIOC 12A	GTIOC 12B	GTIOC 13A	—	—	—	GTIOC 13B	—	—	—	—	—	GTIOC 8B	GTIOC 8A					
00100b	SCI(注1)	CTS2_A	TXD2_A/ MOSI2_A/ SDA2_A	RXD2_A/ MISO2_A/ SCL2_A	SCK2_A	CTS_R TS2_A/ SS2_A	—	—	—	—	—	—	—	—	—	—	—					
01011b	BUS	—	—	—	—	—	—	—	—	—	—	—	—	—	—	D20/ DQ20	—	—				
01101b	SCI	—	—	—	DE2	DE2	—	—	—	—	—	—	—	—	—	—	—					
10000b	CANFD	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	CRX0	CTX0				
10011b	USBFS	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	USB_ID	USB_E XICEN				
10101b	SDH(注1)	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SD1CL K_A	SD1CM D_A	SD1DA T0_A			
11110b	ULPT	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	ULPT0 A0	ULPT0 B0	—			
Don't care	USBFS	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	UBS_D P	UBS_D M		
ASEL ビット		—	—	—	—	—	—	—	AN017/ AN117	AN018/ AN118	—	—	—	—	—	—	—	—	—	AN122	—	—
ISEL ビット		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
DSCR[1:0] ビット		駆動能力制御	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH	L/M/H/ HH

表 18.13 入出力端子機能のレジスタ設定 (PORT8) (2/2)

PSEL[4:0] 設定値	機能	端子															
		P800	P801	P802	P803	P804	P805	P806	P807	P808	P809	P810	P811	P812	P813	P814	P815
NCODR ビット	N チャンネル オープンド レイン	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
PCR ビット	ブルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
176 ピン製品		✓	✓	✓	✓	✓	✓	✓	—	✓	✓	✓	✓	✓	—	✓	✓
144 ピン製品		✓	✓	✓	✓	✓	✓	✓	—	✓	✓	—	—	—	—	✓	✓
100 ピン製品		✓	✓	✓	✓	✓	—	—	—	✓	✓	—	—	—	—	✓	✓

✓: 使用可能
—: 設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に "_A"、"_B"、"_C"などの文字を付加した端子の使用を推奨します。インターフェースについては、電気的特性の AC タイミングを各グループで測定しています。
- 注 2. 中駆動と高駆動の 2 種類の出力バッファが存在します。出力スキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファの使用を推奨します。

表 18.14 入出力端子機能のレジスタ設定 (PORT9)

PSEL[4:0] 設定値	機能	端子															
		P900	P901	P902	P903	P904	P905	P906	P907	P908	P909	P910	P911	P912	P913	P914	P915
00000b (リセット後の値)	Hi-Z/ JTAG/SWD	Hi-Z															
00001b	AGT	—	AGTIO1	—	—	—	—	—	—	—	—	—	—	—	—	—	—
00011b	GPT(注2)	—	—	—	GTIOC11A	GTIOC11B	—	GTIOC13B	GTIOC13A	GTIOC12B	GTIOC12A	—	GTIOC3B	GTIOC3A	—	GTIOC5B	GTIOC5A
00100b	SCI(注1)	TXD3_C/ MOSI3_C/ SDA3_C	RXD3_C/ MISO3_C/ SCL3_C	—	—	—	CTS3_B	—	—	—	—	—	—	—	—	—	—
01001b	CLKOUT/ACMPHS	—	—	—	—	—	—	—	—	—	—	—	—	—	CLKOUT	—	—
01011b	BUS	—	—	—	—	—	A14	A15	A16	CS2/RAS	CS3/CAS	—	—	—	—	—	—
10011b	USBFS	—	—	—	—	—	—	USB_ID	USB_EXICEN	—	—	—	—	—	—	—	—
ASEL ビット		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
ISEL ビット		—	—	—	—	—	IRQ8	IRQ9	IRQ10	IRQ11	—	—	—	—	—	—	—
DSCR[1:0] ビット	駆動能力制御	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H
NCODR ビット	N チャンネル オープンド レイン	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
PCR ビット	ブルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
176 ピン製品		✓	✓	—	—	—	✓	✓	✓	✓	✓	—	—	—	—	—	—
144 ピン製品		—	—	—	—	—	✓	—	—	—	—	—	—	—	—	—	—
100 ピン製品		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

✓: 使用可能
—: 設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に "_A"、"_B"、"_C"などの文字を付加した端子の使用を推奨します。インターフェースについては、電気的特性の AC タイミングを各グループで測定しています。
- 注 2. 中駆動と高駆動の 2 種類の出力バッファが存在します。出力スキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファの使用を推奨します。

表 18.15 入出力端子機能のレジスタ設定 (PORTA)

PSEL[4:0] 設定値	機能	端子															
		PA00	PA01	PA02	PA03	PA04	PA05	PA06	PA07	PA08	PA09	PA10	PA11	PA12	PA13	PA14	PA15
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z															
00010b	GPT(注1)	—	—	—	—	—	—	—	—	—	GTETRGD	—	—	—	—	—	—
00011b	GPT(注1)	—	—	—	—	—	—	—	GTIOC7B	GTIOC7A	—	—	—	GTIOC6A	GTIOC6B	—	—
00100b	SCI(注1)	—	—	RXD2_C/ MISO2_C/ SCL2_C	TXD2_C/ MOSI2_C/ SDA2_C	SCK2_C	CTS_RTS2_C/ SS2_C	CTS2_C	—	—	—	—	—	—	—	—	—
00101b	SCI(注1)	—	—	—	—	—	—	—	—	—	—	—	—	—	—	TXD9_C/ MOSI9_C/ SDA9_C	RXD9_C/ MISO9_C/ SCL9_C
01011b	BUS	D07[A07/D07]/ DQ07	RD	D26/ DQ26	D25/ DQ25	D24/ DQ24	D23/ DQ23	D22/ DQ22	D21/ DQ21	D15[A15/D15]/ DQ15	EBCLK/ SDCLK	WR/WR0/ DQM0	WR2/ BC2/ DQM2	D16/ DQ16	D17/ DQ17	D18/ DQ18	D19/ DQ19
01101b	SCI	—	—	—	—	DE2	DE2	—	—	—	—	—	—	—	—	—	—
ASEL ビット		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
ISEL ビット		—	—	—	—	—	—	—	—	IRQ6	IRQ5	IRQ4	—	—	—	—	—
DSCR[1:0] ビット	駆動能力制御	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H/HH	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H
NCODR ビット	N チャネルオープンドレイン	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
PCR ビット	プルアップ	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
176 ピン製品		✓	✓	—	—	—	—	—	—	✓	✓	✓	—	—	—	—	—
144 ピン製品		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
100 ピン製品		—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

✓: 使用可能
—: 設定禁止

注 1. 中駆動と高駆動の 2 種類の出力バッファが存在します。出力スキューの仕様 (tGTISK) に合わせて、同じ駆動バッファの使用を推奨します。

表 18.16 入出力端子機能のレジスタ設定 (PORTB)

PSEL[4:0] 設定値	機能	端子								
		PB00	PB01	PB02	PB03	PB04	PB05	PB06	PB07	
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z								
00011b	GPT(注1)	—	—	—	—	—	—	—	GTIOC9A	GTIOC9B
00101b	SCI(注1)	SCK1_B		CTS_RTS1_B/ SS1_B		—	—	—	—	
01011b	BUS	—	ALE	—	—	—	—	—	—	
01101b	SCI	DE1	DE1	—	—	—	—	—	—	
ASEL ビット		—	—	—	—	—	—	—	—	
ISEL ビット		—	—	—	—	—	—	—	—	
DSCR[1:0] ビット	駆動能力制御	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	L/M/H	
NCODR ビット	N チャネルオープンドレイン	✓	✓	✓	✓	✓	✓	✓	✓	
PCR ビット	プルアップ	✓	✓	✓	✓	✓	✓	✓	✓	
224 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	
176 ピン製品		✓	✓	—	—	—	—	—	—	
144 ピン製品		—	—	—	—	—	—	—	—	
100 ピン製品		—	—	—	—	—	—	—	—	

✓: 使用可能
—: 設定禁止

注 1. 所属グループを示すため、端子名の末尾に"_A"、"_B"、"_C"などの文字を付加した端子の使用を推奨します。インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

19. GPT 用のポートアウトプットイネーブル (POEG)

19.1 概要

ポートアウトプットイネーブル (POEG) は、以下の方法のいずれかにより、汎用 PWM タイマ (GPT) の出力端子を出力禁止状態にすることが可能です。

- GTETR_{Gn} (n = A~D) 端子の入力レベル検出
- GPT からの出力禁止要求
- コンパレータ割り込み要求検出
- クロック発生回路の発振停止検出
- レジスタ設定値

GTETR_{Gn} (n = A~D) 端子は、GPT への外部トリガ入力端子として利用可能です。

表 19.1 に POEG の仕様を、図 19.1 にブロック図を、表 19.2 に入力端子を示します。

表 19.1 POEG の仕様

項目	内容
入力レベル検出による出力禁止制御	極性とフィルタの選択後、GTETR _{Gn} 端子の立ち上がりエッジまたは High レベルをサンプリングした場合に、GPT 出力端子を出力禁止に設定可能
GPT からの出力禁止要求	GTIOCxA 端子と GTIOCxB 端子が同時にアクティブレベルとなる場合、GPT は POEG に対して出力禁止要求を発生させる。POEG は、これらの出力禁止要求を受信して、GTIOCxA 端子と GTIOCxB 端子を出力禁止にするか否かの制御が可能
コンパレータ (ACMPHS) 割り込み要求検出による出力禁止制御	割り込み要求がどのコンパレータ出力結果の変化によって発生した場合でも、GPT 出力端子を出力禁止に設定可能
発振停止検出による出力禁止制御	クロック発生回路の発振が停止した場合に、GPT 出力端子を出力禁止に設定可能
ソフトウェア (レジスタ) による出力禁止制御	レジスタの設定値を書き換えることにより、GPT 出力端子を出力禁止に設定可能
割り込み	外部トリガ入力端子 (GTETR _{Gn} 端子) の入力レベル検出により、割り込みを発生させることが可能 すべての GPT 出力端子または ACMPHS 出力端子の出力レベルが同時にアクティブレベルとなる場合に、割り込みを発生させることが可能
GPT に対する外部トリガ出力機能	極性とフィルタの選択後、GTETR _{Gn} 信号を GPT へ出力可能 (カウント開始/カウント停止/カウントクリア/アップカウント/ダウンカウント/インプットキャプチャ機能)
ノイズフィルタリング	GTETR _{Gn} 端子からの入力に対して、ノイズフィルタクロックを、PCLKB/1、PCLKB/8、PCLKB/32、PCLKB/128 クロックからそれぞれ選択可能 (選択クロックを用いて、入力信号を 3 回サンプリングすることでフィルタリング) どの GTETR _{Gn} 入力端子からの入力に対しても、正極性、負極性をそれぞれ選択可能 極性およびフィルタ選択後の信号状態のモニタが可能
モジュールストップ機能	グループごとにモジュールストップ状態に設定して消費電力の削減が可能
TrustZone フィルタ	グループごとにセキュリティ属性とプリビレッジ属性の設定が可能

注. n = A~D, x = 0~13




図 19.1 POEG のブロック図

表 19.2 POEG の入力端子

端子名称	入出力	機能
GTETRGA	入力	GPT 出力端子の出力禁止要求信号および GPT 外部トリガ入力端子 A
GTETRGB	入力	GPT 出力端子の出力禁止要求信号および GPT 外部トリガ入力端子 B
GTETRGC	入力	GPT 出力端子の出力禁止要求信号または GPT 外部トリガ入力端子 C
GTETRGD	入力	GPT 出力端子の出力禁止要求信号または GPT 外部トリガ入力端子 D

19.2 レジスタの説明

19.2.1 POEGn : POEG グループ n 設定レジスタ (n = A~D)

Base address: POEG = 0x4021_2000
 POEG_NS = 0x5021_2000

Offset address: 0x000(POEGGA)
 0x100(POEGGB)
 0x200 (POEGGC)
 0x300 (POEGGD)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	NFCS[1:0]	NFEN	INV	—	—	—	—	—	—	—	—	—	—	—	—	ST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CDRE 1	CDRE 0	—	OSTP E	IOCE	PIDE	SSF	OSTP F	IOCF	PIDF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIDF	ポート入力検出フラグ 0: GTETRn 端子からの出力禁止要求なし 1: GTETRn 端子からの出力禁止要求あり	R/W(注1)
1	IOCF	GPT/ACMPHS 出力禁止要求検出フラグ 0: GPT またはコンパレータ割り込みからの出力禁止要求なし 1: GPT またはコンパレータ割り込みからの出力禁止要求あり	R/W(注1)
2	OSTPF	発振停止検出フラグ 0: 発振停止検出による出力禁止要求なし 1: 発振停止検出による出力禁止要求あり	R/W(注1)
3	SSF	ソフトウェア停止フラグ 0: ソフトウェアからの出力禁止要求なし 1: ソフトウェアからの出力禁止要求あり	R/W
4	PIDE	ポート入力検出許可 0: GTETRn 端子からの出力禁止要求を禁止 1: GTETRn 端子からの出力禁止要求を許可	R/W(注2)
5	IOCE	GPT 出力禁止要求許可 0: GPT による出力禁止要求を禁止 1: GPT による出力禁止要求を許可	R/W(注2)
6	OSTPE	発振停止検出許可 0: 発振停止検出による出力禁止要求を禁止 1: 発振停止検出による出力禁止要求を許可	R/W(注2)
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	CDRE0	ACMP_HS0 許可 0: ACMPHS0 からの出力禁止要求を禁止 1: ACMPHS0 からの出力禁止要求を許可	R/W(注2)
9	CDRE1	ACMP_HS1 許可 0: ACMPHS1 からの出力禁止要求を禁止 1: ACMPHS1 からの出力禁止要求を許可	R/W(注2)
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	ST	GTETRn 入カステータスフラグ 0: フィルタリング後の GTETRn 入力は 0 1: フィルタリング後の GTETRn 入力は 1	R
27:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28	INV	GTETRn 入力反転 0: GTETRn をそのまま入力 1: GTETRn を反転して入力	R/W
29	NFEN	ノイズフィルタ有効 0: ノイズフィルタリングを禁止 1: ノイズフィルタリングを許可	R/W
31:30	NFCS[1:0]	ノイズフィルタクロック選択 00: GTETRn 端子の入カレベルを PCLKB/1 クロックごとに 3 回サンプリング 01: GTETRn 端子の入カレベルを PCLKB/8 クロックごとに 3 回サンプリング 10: GTETRn 端子の入カレベルを PCLKB/32 クロックごとに 3 回サンプリング 11: GTETRn 端子の入カレベルを PCLKB/128 クロックごとに 3 回サンプリング	R/W

注. S-TYPE3, P-TYPE3

注 1. フラグをクリアするための 0 の書き込みのみ可能です。

注 2. リセット後、1 回のみ書き込み可能です。

POEGn (n = A~D) レジスタは、GPT 端子の出力禁止状態、割り込み、および GPT への外部トリガ入力を制御します。

以下の説明で POEGn とは、POEGn (n = A~D) レジスタを表しています。

19.3 出力禁止制御の動作

以下のいずれかの条件が成立したとき、GTIOCxA、GTIOCxB、および BLDC モーター制御用 3 相 PWM 出力端子を出力禁止に設定できます。

- GTETR_{Gn} 端子の入力レベルまたはエッジ検出
POEG_{Gn}.PIDE ビットが 1 の状態で、POEG_{Gn}.PIDF フラグが 1 になったとき。
- GPT からの出力禁止要求
GTINTAD レジスタで禁止要求が許可されている場合に POEG_{Gn}.IOCE ビットが 1 の状態で、POEG_{Gn}.IOCF フラグが 1 になったとき。GTINTAD.GRPABH ビットおよび GTINTAD.GRPABL ビットの設定値が、GPT レジスタの GTINTAD.GRP[1:0] ビットまたは OPSCR.GRP[1:0] ビットで選択されたグループに適用されます。
注. GPT と POEG のセキュリティ属性が同じ場合のみ禁止要求は有効です。POEG のセキュリティ属性と異なるセキュリティ属性をもつ GPT からの禁止要求は、セキュリティ属性の判定により無効になります。
- コンパレータ (ACMPHS) 割り込み要求検出
コンパレータ割り込みの検出は、POEG_{Gn}.CDRE_i (i = 0, 1) のいずれかが 1 の場合に有効になります。対応するコンパレータ割り込みが発生すると、GPT 出力端子は出力禁止状態になります。POEG_{Gn}.IOCF フラグが検出状態を示します。
- クロック発生回路の発振停止検出
POEG_{Gn}.OSTPE ビットが 1 の状態で、メインクロック発振器の停止が検出され、POEG_{Gn}.OSTPF フラグが 1 になったとき
- SSF ビットの設定
POEG_{Gn}.SSF を 1 に設定すると、GPT と PWM の出力が無効になります。

出力禁止の状態は、GPT モジュールで制御します。GTIOC_xA 端子と GTIOC_xB 端子の出力禁止は、GPT_x の GTINTAD.GRP[1:0] ビット、GTIOR.OADF[1:0] ビットおよび GTIOR.OBDF[1:0] ビットで設定されます。BLDC モーター制御用 3 相 PWM 出力端子の出力禁止は、GPT_OPS の OPSCR.GRP[1:0] ビットおよび OPSCR.GODF ビットで設定されます。

19.3.1 端子入力レベル検出時の動作

POEG_{Gn}.PIDE ビット、POEG_{Gn}.NFCS[1:0] ビット、POEG_{Gn}.NFEN ビット、および POEG_{Gn}.INV ビットに設定された入力条件が、GTETR_{Gn} 端子で発生すると、GPT 出力端子は出力禁止状態になります。

19.3.1.1 デジタルフィルタ

図 19.2 にデジタルフィルタによる High 検出時の動作を示します。POEG_{Gn}.INV ビットの極性の設定に対応した High 状態が、POEG_{Gn}.NFCS[1:0] ビットで選択したサンプリングクロックにおいて 3 回連続して検出されたとき、High 検出とみなされて、GPT 出力端子は出力禁止状態になります。このとき、一度でも Low を検出した場合は、High 検出とみなされません。さらに、サンプリングクロックが出力されていない期間は、GTETR_{Gn} 端子のレベル変化が無視されます。




図 19.2 デジタルフィルタの動作例

19.3.2 GPT からの出力禁止要求

動作の詳細については、「20. 汎用 PWM タイマ (GPT)」の GTIOC 端子出力の出力禁止制御の説明を参照してください。

19.3.3 コンパレータ割り込みの検出

POEGGn.CDREi (i=0, 1) ビットが 1 の場合、対応するコンパレータ割り込み要求が発生すると、GPT 出力端子はグループごとに出力禁止状態になります。ステータスフラグは POEGGn.IOCF であり、これは GPT の出力禁止検出と共通です。

19.3.4 発振停止検出による出力禁止制御

POEGGn.OSTPE ビットが 1 の場合、クロック発生回路の発振停止検出機能が発振停止を検出すると、GPT 出力端子はグループごとに出力禁止になります。

19.3.5 レジスタによる出力禁止制御

GPT 出力端子は、ソフトウェア停止フラグ (POEGGn.SSF) に 1 を書き込むことで直接制御が可能です。

19.3.6 出力禁止状態の解除

出力禁止状態になっている GPT 出力端子を解放するには、リセットによって初期状態に復帰させるか、または下記のフラグをすべてクリアします。

- POEGGn.PIDF
- POEGGn.IOCF
- POEGGn.OSTPF
- POEGGn.SSF

外部入力端子 GTETR_{Gn} が無効ではなく、かつ POEGGn.ST ビットが 0 になっていなければ、POEGGn.PIDF フラグに 0 を書いても無視されます (フラグはクリアされません)。

GPT の GTST.OABHF フラグおよび GTST.OABLF フラグがすべて 0 になっている場合にのみ、POEGGn.IOCF フラグに 0 を書くこと (フラグをクリアすること) ができます。

クロック発生回路の OSTDSR.OSTDF フラグが 0 になっていない場合、POEGGn.OSTPF フラグに 0 を書いても無視されます (フラグはクリアされません)。また、フラグのセットとクリアが同時に発生した場合、セットが優先されます。

図 19.3 に、出力禁止状態の解除タイミングを示します。フラグがクリアされた後、次の GPT カウント周期の開始時に、出力禁止状態が解除されます。




図 19.3 GPT 端子出力の出力禁止状態の解除タイミング

19.4 割り込み要因

POEG は、以下の要因に対して割り込み要求を発生させます。

- 入力レベル検出による出力禁止制御
- GPT またはコンパレータ (ACMPHS) 割り込み要求検出からの出力禁止要求

表 19.3 に、割り込み要求の条件を示します。

表 19.3 POE の入力端子

割り込み要因	シンボル	対応するフラグ	トリガ条件
POEG グループ A 割り込み	POEG_GROUPA	POEGGA.IOCF	GPT からの出力禁止要求の発生 ACMPHS 割り込みからの出力禁止要求の発生
		POEGGA.PIDF	GTETRGA 端子からの出力禁止要求の発生
POEG グループ B 割り込み	POEG_GROUPB	POEGGB.IOCF	GPT からの出力禁止要求の発生 ACMPHS 割り込みからの出力禁止要求の発生
		POEGGB.PIDF	GTETRGB 端子からの出力禁止要求の発生
POEG グループ C 割り込み	POEG_GROUPC	POEGGC.IOCF	GPT 禁止要求からの出力禁止要求の発生 ACMPHS 割り込みからの出力禁止要求の発生
		POEGGC.PIDF	GTETRGC 端子からの出力禁止要求の発生
POEG グループ D 割り込み	POEG_GROUPD	POEGGD.IOCF	GPT 禁止要求からの出力禁止要求の発生 ACMPHS 割り込みからの出力禁止要求の発生
		POEGGD.PIDF	GTETRGD 端子からの出力禁止要求の発生

19.5 GPT に対する外部トリガ出力

POEG は、下記の GPT 動作のトリガ信号として、GTETR_{Gn} 端子入力をフィルタリング、レベル検出して、出力します。

- カウント開始
- カウント停止

- カウントクリア
- アップカウント
- ダウンカウント
- インพุットキャプチャ

POEGn.INV ビットで設定した極性信号に対し、POEGn.NFCS[1:0]ビットで選択したサンプリングクロックで同じレベルが 3 回連続して入力されたとき、その値が出力されます。「19.3.1. 端子入力レベル検出時の動作」の入力レベル検出動作と同様にコントロールレジスタを設定してください。フィルタリング後の状態は POEGn.ST フラグでモニタできます。

図 19.4 に、GPT に対する外部トリガ出力のタイミングを示します。




図 19.4 GPT に対する外部トリガ出力のタイミング

19.6 使用上の注意

19.6.1 ソフトウェアスタンバイモードへの遷移

POEG を使用する場合は、ソフトウェアスタンバイモードへ遷移させないでください。このモードでは POEG が停止するため、端子の出力禁止を制御することができません。

19.6.2 GPT 対応端子の指定

POEG は、PmnPFS.PMR および PmnPFS.PSEL ビットによって、GPT 対応端子として指定された場合にのみ出力禁止制御を行います。端子が汎用入出力端子として指定されている場合、POEG は出力禁止制御を行いません。

20. 汎用 PWM タイマ (GPT)

20.1 概要

汎用 PWM タイマ (GPT) は、GPT32 × 8 チャンネルの 32 ビットタイマおよび GPT16 × 6 チャンネルの 16 ビットタイマにより構成されます。PWM 波形はアップカウンタ、ダウンカウンタ、またはその両方を制御することにより生成が可能です。本 GPT は A/D 変換開始要求機能を提供します。GPT は、汎用タイマとしても使用できます。

表 20.1 に GPT の仕様を、表 20.2 に GPT の機能一覧を示します。また、図 20.1 に GPT のブロック図を示します。

表 20.1 GPT の仕様

項目	内容
機能	<ul style="list-style-type: none"> ● 32 ビット × 8 チャンネル (GPT32n (n = 0~7)) ● 16 ビット × 6 チャンネル (GPT16m (m = 8~13)) ● 各カウンタは、アップカウントもしくはダウンカウント (のこぎり波)、またはアップダウンカウント (三角波) を選択可能 ● チャンネルごとに独立したクロックソースを選択可能 ● チャンネルごとに 2 本の入出力端子 ● チャンネルごとにアウトプットコンペア/インプットキャプチャ用レジスタが 2 本 ● 各チャンネル 2 本のアウトプットコンペア/インプットキャプチャレジスタに対し、4 本のバッファレジスタがあり、バッファ動作しないときにはコンペアレジスタとしても動作可能 ● アウトプットコンペア動作時に山/谷それぞれバッファ動作可能で左右非対称な PWM 波形を生成 ● チャンネルごとにフレーム周期設定用レジスタを搭載 (オーバーフロー/アンダーフローで割り込み可能) ● PWM 動作の際にデッドタイム生成が可能 ● 任意チャンネルのカウンタの同期スタート/ストップ/クリア可能 ● 最大 8 つの ELC イベントによるカウントスタート/ストップ/クリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能 ● 2 本の入力端子の状態を検出し、カウントスタート/ストップ/クリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能 ● 最大 4 本の外部トリガによるカウントスタート/ストップ/クリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能 ● POEG からの出力禁止要求を制御 ● A/D 変換開始要求生成機能 ● ブラシレス DC モーター制御用の PWM 波形生成が可能 ● コンペアマッチ A~F イベント、およびオーバーフローイベント/アンダーフローイベントを ELC に出力可能 ● インプットキャプチャ用のノイズフィルタが有効 ● 周期計数機能 ● チャンネル出力間の論理演算 ● バスクロック : PCLKA、コアクロック : PCLKD ● 周波数比 : PCLKA:PCLKD = 1:N (N = 1/2/4/8/16/32/64)

表 20.2 GPT の機能一覧 (1/2)

項目	内容
カウントクロック	PCLKD PCLKD/2 PCLKD/4 PCLKD/8 PCLKD/16 PCLKD/32 PCLKD/64 PCLKD/256 PCLKD/1024 GTETRGA、GTETRGB、GTETRGC、GTETRGD
アウトプットコンペア/インプットキャプチャレジスタ (GTCCR)	GTCCRA GTCCRB
コンペア/バッファレジスタ	GTCCRC GTCCRD GTCCRE GTCCRF

表 20.2 GPT の機能一覧 (2/2)

項目	内容	
周期設定バッファレジスタ	GTPBRR	
入出力端子	GTIOCnA GTIOCnB (n = 0~13)	
外部トリガ入力端子(注1)	GTETRGA GTETRGB GTETRGC GTETRGD	
カウンタクリア要因	GTPR レジスタコンペアマッチ インプットキャプチャ 入力端子の状態 ELC イベント入力 GTETR Gn (n = A~D) 端子入力	
周期計数機能	可能 (GPT32n (n = 0~3), GPT16m (m = 8~10))	
コンペアマッチ出力	Low 出力	使用可能
	High 出力	使用可能
	トグル出力	使用可能
インプットキャプチャ機能	使用可能	
デッドタイム自動付加機能	使用可能 (デッドタイムバッファなし)	
PWM モード	使用可能	
位相計数機能	可能	
バッファ動作	複数チャネルへの同時動作無効制御	
ワンショット動作	使用可能	
DMAC/DTC の起動	すべての割り込み要因	
A/D 変換開始要求	GTADTRA レジスタまたは GTADTRB レジスタのコンペアマッチ	
割り込み要因	9 要因 <ul style="list-style-type: none"> ● GTCCRA コンペアマッチ/インプットキャプチャ (GPTn_CCMPA) ● GTCCRB コンペアマッチ/インプットキャプチャ (GPTn_CCMPB) ● GTCCRC コンペアマッチ (GPTn_CMPC) ● GTCCRD コンペアマッチ (GPTn_CMPD) ● GTCCRE コンペアマッチ (GPTn_CMPE) ● GTCCRF コンペアマッチ (GPTn_CMPF) ● GTCNT オーバーフロー (GTPR コンペアマッチ) (GPTn_OVF) ● GTCNT アンダーフロー (GPTn_UDF) ● GTPC カウント停止 (GPTx_PC) (x = 0~3, 8~10) 	
イベントリンク (ELC) 機能	使用可能(注2)	
ノイズフィルタ機能	使用可能	
チャネル出力間の論理演算	使用可能	
モジュールストップ機能	各チャネルに対してモジュールストップ状態を設定して消費電力の削減が可能	
TrustZone フィルタ	各レジスタに対してセキュリティ属性とプリビレッジ属性の設定が可能	

注 1. GTETR Gn は、POEG モジュールを経由して GPT に接続します。そのため、GPT 機能を使用するには、MSTPCRD.MSTPDn (n = 11~14)ビットをクリアして POEG にクロックを供給する必要があります。

注 2. 「20.6. ELC によるリンク動作」を参照してください。




図 20.1 GPT のブロック図 (のこぎり波 PWM モード、のこぎり波ワンショットパルスモード、三角波 PWM モード 1、2、3)

図 20.2 にチャンネルとモジュール名の関係を示します。




図 20.2 GPT チャンネルとモジュール名の関係

表 20.3 に入出力端子の一覧を示します。

表 20.3 GPT の入出力端子 (1/2)

チャンネル	端子名	入出力	機能
共通	GTETRGx	入力	外部トリガ入力端子 x (POEG 経由の入力)
	GTADSM0	出力	A/D 変換開始要求モニタ 0 出力端子
	GTADSM1	出力	A/D 変換開始要求モニタ 1 出力端子
GPT32n	GTIOCnA	入出力	GTCCRA レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM 出力端子
	GTIOCnB	入出力	GTCCRB レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM 出力端子

表 20.3 GPT の入出力端子 (2/2)

チャネル	端子名	入出力	機能
GPT16m	GTIOCMa	入出力	GTCCRA レジスタのインプットキャプチャ入力/アウトプットコンペア出力 / PWM 出力端子
	GTIOCMb	入出力	GTCCRB レジスタのインプットキャプチャ入力/アウトプットコンペア出力 / PWM 出力端子
GPT OPS	GTIU	入力	ホールセンサ入力端子 U
	GTIV	入力	ホールセンサ入力端子 V
	GTIW	入力	ホールセンサ入力端子 W
	GTOUUP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 U 相)
	GTOULO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 U 相)
	GTOVUP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 V 相)
	GTOVLO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 V 相)
	GTOWUP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 W 相)
GTOWLO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 W 相)	

注: x: A~D
 n: 0~7
 m: 8~13

20.2 レジスタの説明

20.2.1 GTWP : 汎用 PWM タイマ書き込み保護レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PRKEY[7:0]							—	—	—	CMN WP	CLRWP	STPWP	STRWP	WP	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	WP	レジスタ書き込み禁止 0: レジスタへの書き込みを許可 1: レジスタへの書き込みを禁止	R/W
1	STRWP	GTSTR.CSTRT ビット書き込み禁止 0: ビットへの書き込みを許可 1: ビットへの書き込みを禁止	R/W
2	STPWP	GTSTP.CSTOP ビット書き込み禁止 0: ビットへの書き込みを許可 1: ビットへの書き込みを禁止	R/W
3	CLRWP	GTCLR.CCLR ビット書き込み禁止 0: ビットへの書き込みを許可 1: ビットへの書き込みを禁止	R/W

ビット	シンボル	機能	R/W
4	CMNWP	共通レジスタ書き込み禁止 0: レジスタへの書き込みを許可 1: レジスタへの書き込みを禁止	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	PRKEY[7:0]	GTWP キーコード これらのビットに 0xA5 を書き込むと、WP、STRWP、STPWP、CLRWP、および CMNWP ビットへの書き込みが許可されます。読むと 0 が読めます。	W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

GTWP レジスタは、誤書き込み防止のためレジスタへの書き込みを許可または禁止するレジスタです。GTWP レジスタによる保護は、CPU による書き込み動作のみを対象としています。CPU 書き込みに連動して発生するレジスタの更新は、保護の対象外です。

WP ビット (レジスタ書き込み禁止)

書き込みが許可または禁止されるレジスタは以下のとおりです。

GTSSR、GTPSR、GTCSSR、GTUPSR、GTDNSR、GTICASR、GTICBSR、GTCR、GTUDDTYC、GTIOR、GTINTAD、GTST、GTBER、GTCNT、GTCCRA、GTCCRB、GTCCRC、GTCCRD、GTCCRE、GTCCRF、GTPR、GTPBR、GTADTRA、GTADTBRA、GTADTDBRA、GTADTRB、GTADTBRB、GTADTDBRB、GDTDCR、GTDVU、GTADSMR、GTICLF、GTPC。

STRWP ビット (GTSTR.CSTRT ビット書き込み禁止)

STRWP ビットは、GTSTR レジスタのチャンネル番号に対応する CSTRTn ビット (n=0~13) に書き込むことによるカウンタ値の更新開始を許可または禁止します。

GTSTR レジスタの各 CSTRTn ビットは、ビット位置をチャンネル番号として各チャンネルに割り当てられており、任意のチャンネルの GTSTR レジスタへの書き込みは全チャンネルのレジスタへの書き込みとなります。各チャンネルの STRWP ビットは書き込みを制御するのではなく、すべてのチャンネルに同時に書き込みを行う場合に、そのチャンネルに対応する CSTRT ビットの更新のみを制御します。

したがって、STRWP ビットが 1 (書き込み禁止) に設定されたチャンネルの CSTRT ビットへの書き込みの場合、そのチャンネルの CSTRT ビットは更新されませんが、STRWP ビットが 0 (書き込み許可) に設定されているチャンネルに対応する CSTRT ビットは更新されます。例えば、GPT320.GTWP.STRWP ビットが 0 (書き込み許可) であるとき、GPT321.GTSTR.CSTRT0 ビットが 0 であるときこれに 1 を書き込むと、値が更新され、GPT320.GTCNT カウンタがカウント開始します。GPT320.GTWP.STRWP ビットが 1 (書き込み禁止) であるとき、GPT321.GTSTR.CSTRT0 ビットが 0 であるときこれに 1 を書き込んでも、この値は 0 のままとなり、GPT320.GTCNT カウンタは動作しません。

GTSTR レジスタの全ビットの更新を保護したい場合は、全チャンネルの STRWP ビットを 1 に設定してください。

STPWP ビット (GTSTP.CSTOP ビット書き込み禁止)

STPWP ビットは、GTSTP レジスタのチャンネル番号に対応する CSTOPn ビット (n=0~13) に書き込むことによるカウンタ値の更新開始を許可または禁止します。

GTSTP レジスタの各 CSTOPn ビットは、ビット位置をチャンネル番号として各チャンネルに割り当てられており、任意のチャンネルの GTSTP レジスタへの書き込みは全チャンネルのレジスタへの書き込みとなります。各チャンネルの STPWP ビットは書き込みを制御するのではなく、すべてのチャンネルに同時に書き込みを行う場合に、そのチャンネルに対応する CSTOP ビットの更新のみを制御します。

したがって、STPWP ビットが 1 (書き込み禁止) に設定されたチャンネルの CSTOP ビットへの書き込みの場合、そのチャンネルの CSTOP ビットは更新されませんが、STPWP ビットが 0 (書き込み許可) に設定されているチャンネルに対応する CSTOP ビットは更新されます。例えば、GPT320.GTWP.STPWP ビットが 0 (書き込み許可) であるとき、GPT321.GTSTP.CSTOP0 ビットが 0 であるときこれに 1 を書き込むと、値が更新され、GPT320.GTCNT カウンタが停止します。GPT320.GTWP.STPWP ビットが 1 (書き込み禁止) であるとき、GPT321.GTSTP.CSTOP0 ビットが 0 であるときこれに 1 を書き込んでも、この値は 0 のままとなり、GPT320.GTCNT カウンタは停止しません。

GTSTP レジスタの全ビットの更新を保護したい場合は、全チャンネルの STPWP ビットを 1 に設定してください。

CLRWP ビット (GTCLR.CCLR ビット書き込み禁止)

CLRWP ビットは、GTCLR レジスタのチャンネル番号に対応する CCLRn ビット (n = 0~13) に書き込むことによるカウンタ値の更新開始を許可または禁止します。

GTCLR レジスタの各 CCLRn ビットは、ビット位置をチャンネル番号として各チャンネルに割り当てられており、任意のチャンネルの GTCLR レジスタへの書き込みは全チャンネルのレジスタへの書き込みとなります。各チャンネルの CLRWP ビットは書き込みを制御するのではなく、すべてのチャンネルに同時に書き込みを行う場合に、そのチャンネルに対応する CCLR ビットの更新のみを制御します。

したがって、CLRWP ビットが 1 (書き込み禁止) に設定されたチャンネルの CCLR ビットへの書き込みの場合、そのチャンネルの CCLR ビットは更新されませんが、CLRWP ビットが 0 (書き込み許可) に設定されているチャンネルに対応する CCLR ビットは更新されます。例えば、GPT320.GTWP.CLRWP ビットが 0 (書き込み許可) であるとき、GPT321.GTCLR.CCLR0 ビットが 0 であるときこれに 1 を書き込むと、値が更新され、GPT320.GTCNT カウンタがクリアされます。GPT320.GTWP.CLRWP ビットが 1 (書き込み禁止) であるとき、GPT321.GTCLR.CCLR0 ビットが 0 であるときこれに 1 を書き込んでも、この値は 0 のままとなり、GPT320.GTCNT カウンタはクリアされません。

GTCLR レジスタの全ビットの更新を保護したい場合は、全チャンネルの CLRWP ビットを 1 に設定してください。

CMNWP ビット (共通レジスタ書き込み禁止)

CMNWP ビットは、GTSECSR レジスタまたは GTSECR レジスタのチャンネル番号に対応する SECSELn ビット (n = 0~13) に書き込むことによるカウンタ値の更新開始を許可または禁止します。

GTSECSR レジスタの各 SECSEL ビットは、ビット位置をチャンネル番号として各チャンネルに割り当てられており、任意のチャンネルの GTSECSR レジスタへの書き込みは全チャンネルのレジスタへの書き込みとなります。いずれかのチャンネルの GTSECR レジスタに書き込むと、すべてのチャンネルのレジスタに書き込まれます。各チャンネルの CMNWP ビットは書き込みを制御するのではなく、すべてのチャンネルに同時に書き込みを行う場合に、そのチャンネルに対応する SECSEL ビットと GTSECR レジスタ値の更新のみを制御します。

したがって、CMNWP ビットが 1 (書き込み禁止) に設定されたチャンネルの SECSEL ビットと GTSECR レジスタ値を書き込む場合、そのチャンネルの SECSEL ビットと GTSECR レジスタ値は更新されませんが、CMNWP ビットが 0 (書き込み許可) に設定されているチャンネルに対応する SECSEL ビットと GTSECR レジスタ値は更新されます。

例えば、GPT320.GTWP.CMNWP ビットが 0 (書き込み許可) であるとき、GPT321.GTSECSR.SECSEL0 ビットに値を書き込むと、GPT320.GTSECSR.SECSEL0 ビットの値が更新されます。同様に、GPT321.GTSECR レジスタへの書き込みをすると、GPT320.GTSECR レジスタの値を更新します。GPT320.GTWP.CMNWP ビットが 1 (書き込み禁止) であるとき、GPT321.GTSECSR.SECSEL0 ビットに値を書き込んでも GPT320.GTSECSR.SECSEL0 ビットの値は更新されません。同様に、GPT321.GTSECR レジスタに値を書き込んでも、GPT320.GTSECR レジスタの値は更新されません。

GTSECSR レジスタと GTSECR レジスタの全ビットの更新を保護したい場合は、全チャンネルの CMNWP ビットを 1 に設定してください。

PRKEY[7:0]ビット (GTWP キーコード)

このビットは WP、STRWP、STPWP、CLRWP、および CMNWP ビットへの書き込みを制御します。

20.2.2 GTSTR : 汎用 PWM タイマソフトウェアスタートレジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x04

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	CSTR T13	CSTR T12	CSTR T11	CSTR T10	CSTR T9	CSTR T8	CSTR T7	CSTR T6	CSTR T5	CSTR T4	CSTR T3	CSTR T2	CSTR T1	CSTR T0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
13:0	CSTR0~CSTR13	チャンネル n GTCNT カウントスタート (n : ビット位置の値と同一) 0: GTCNT カウンタ動作を開始しない 1: GTCNT カウンタ動作を開始する	R/W
31:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTSTR レジスタは、各チャンネル n (n = 0~13) の GTCNT カウンタ動作を開始します。

GTSTR レジスタのビット番号はチャンネル番号に相当します。GTSTR レジスタは各チャンネル共通です。1 が書き込まれた GTSTR レジスタのビット番号に対応するチャンネルの GTCNT カウンタが動作を開始します。0 を書き込んでも、GTCNT カウンタの状態と GTSTR レジスタの値には影響しません。

モジュール名とチャンネル番号の関係については、[図 20.2](#) を参照してください。

書き込みまたは読み出しアクセスの属性に反して、各チャンネルに設定したセキュリティと特権属性にセキュリティ違反または特権違反があった場合、セキュリティに違反したチャンネル番号のビットは読み書き不可となり、当該ビットの読み出し値は 0 です。

CSTRn ビット (チャンネル n GTCNT カウントスタート (n = 0~13))

CSTRn ビットはチャンネル n の GTCNT カウンタ動作を開始します。GTSSR.CSTRn ビットを 1 にしないかぎり、GTSTR.CSTRn ビット (n = 0~13) への書き込みは無効です。

リードデータは各チャンネルのカウンタ状態 (GTCR.CST ビット値) を示します。0 はカウンタ停止中を、1 はカウンタ動作中を意味します。

20.2.3 GTSTP : 汎用 PWM タイマソフトウェアストップレジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x08

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	CSTO P13	CSTO P12	CSTO P11	CSTO P10	CSTO P9	CSTO P8	CSTO P7	CSTO P6	CSTO P5	CSTO P4	CSTO P3	CSTO P2	CSTO P1	CSTO P0
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
13:0	CSTOP0~ CSTOP13	チャンネル n GTCNT カウントストップ (n: ビット位置の値と同一) 0: GTCNT カウンタ動作を停止しない 1: GTCNT カウンタ動作を停止する	R/W
31:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTSTP レジスタは、各チャンネル n (n=0~13) の GTCNT カウンタ動作を停止します。

GTSTP レジスタのビット番号はチャンネル番号に相当します。GTSTP レジスタは各チャンネル共通です。1 が書き込まれた GTSTP レジスタのビット番号に対応するチャンネルの GTCNT カウンタが停止します。0 を書き込んでも、GTCNT カウンタの状態と GTSTP レジスタの値には影響しません。

モジュール名とチャンネル番号の関係については、[図 20.2](#) を参照してください。

書き込みまたは読み出しアクセスの属性に反して、各チャンネルに設定したセキュリティと特権属性にセキュリティ違反または特権違反があった場合、セキュリティに違反したチャンネル番号のビットは読み書き不可となり、当該ビットの読み出し値は 0 です。

CSTOPn ビット (チャンネル n GTCNT カウントストップ (n = 0~13))

CSTOPn ビットはチャンネル n の GTCNT カウンタ動作を停止します。GTPSR.CSTOP ビットを 1 にしないかぎり、GTSTP.CSTOPn ビット (n=0~13) への書き込みは無効です。リードデータは各チャンネルのカウンタ状態 (GTCR.CST ビットの反転値) を示します。0 はカウンタ動作中を、1 はカウンタ停止中を意味します。

20.2.4 GTCLR : 汎用 PWM タイマソフトウェアクリアレジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x0C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	CCLR 13	CCLR 12	CCLR 11	CCLR 10	CCLR 9	CCLR 8	CCLR 7	CCLR 6	CCLR 5	CCLR 4	CCLR 3	CCLR 2	CCLR 1	CCLR 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
13:0	CCLR0~CCLR13	チャンネル n GTCNT カウントクリア (n: ビット値と同一) 0: GTCNT カウンタ値がクリアされない 1: GTCNT カウンタ値がクリアされる	W
31:14	—	読むと 0 が読めます。書く場合、0 としてください。	W

GTCLR レジスタは書き込み専用レジスタで、各チャンネル n (n=0~13) の GTCNT カウンタをクリアします。

GTCLR レジスタのビット番号はチャンネル番号に相当します。GTCLR レジスタは各チャンネル共通です。1 が書き込まれた GTCLR レジスタのビット番号に対応するチャンネルの GTCNT カウンタがクリアされます。0 を書き込んでも GTCNT カウンタ値の状態には影響しません。

モジュール名とチャンネル番号の関係については、[図 20.2](#) を参照してください。

書き込みまたは読み出しアクセスの属性に反して、各チャンネルに設定したセキュリティと特権属性にセキュリティ違反または特権違反があった場合、セキュリティに違反したチャンネル番号のビットは読み書き不可となり、当該ビットの読み出し値は 0 です。

CCLRn ビット (チャンネル n GTCNT カウントクリア (n = 0~13))

GTCR.MD[2:0]ビットで選択されたのこぎり波モードでカウント方向フラグがデクリメント (GTST.TUCF = 0) に設定される場合、GTCNT カウンタ値は CCLRn ビットへの 1 書き込みに対応する GTPR レジスタの値になります。カウンタ値は他の設定で 0x00000000 になります。読むと 0 が読めます。

20.2.5 GTSSR : 汎用 PWM タイマスタート要因選択レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CSTR T	—	—	—	—	—	—	—	SSEL CH	SSEL CG	SSEL CF	SSEL CE	SSEL CD	SSEL CC	SSEL CB	SSEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SSCB FAH	SSCB FAL	SSCB RAH	SSCB RAL	SSCA FBH	SSCA FBL	SSCA RBH	SSCA RBL	SSGT RGDF	SSGT RGDR	SSGT RGCF	SSGT RGCR	SSGT RGBF	SSGT RGBR	SSGT RGAF	SSGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SSGTRGAR	GTETRGA 立ち上がり要因カウントスタート許可 0: GTETRGA 入力の立ち上がりによるカウントスタートを禁止 1: GTETRGA 入力の立ち上がりによるカウントスタートを許可	R/W
1	SSGTRGAF	GTETRGA 立ち下がり要因カウントスタート許可 0: GTETRGA 入力の立ち下がりによるカウントスタートを禁止 1: GTETRGA 入力の立ち下がりによるカウントスタートを許可	R/W
2	SSGTRGBR	GTETRGB 立ち上がり要因カウントスタート許可 0: GTETRGB 入力の立ち上がりによるカウントスタートを禁止 1: GTETRGB 入力の立ち上がりによるカウントスタートを許可	R/W
3	SSGTRGBF	GTETRGB 立ち下がり要因カウントスタート許可 0: GTETRGB 入力の立ち下がりによるカウントスタートを禁止 1: GTETRGB 入力の立ち下がりによるカウントスタートを許可	R/W
4	SSGTRGCR	GTETRGC 立ち上がり要因カウントスタート許可 0: GTETRGC 入力の立ち上がりによるカウントスタートを禁止 1: GTETRGC 入力の立ち上がりによるカウントスタートを許可	R/W
5	SSGTRGCF	GTETRGC 立ち下がり要因カウントスタート許可 0: GTETRGC 入力の立ち下がりによるカウントスタートを禁止 1: GTETRGC 入力の立ち下がりによるカウントスタートを許可	R/W
6	SSGTRGDR	GTETRGD 立ち上がり要因カウントスタート許可 0: GTETRGD 入力の立ち上がりによるカウントスタートを禁止 1: GTETRGD 入力の立ち上がりによるカウントスタートを許可	R/W
7	SSGTRGDF	GTETRGD 立ち下がり要因カウントスタート許可 0: GTETRGD 入力の立ち下がりによるカウントスタートを禁止 1: GTETRGD 入力の立ち下がりによるカウントスタートを許可	R/W
8	SSCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウントスタート許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウントスタートを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウントスタートを許可	R/W
9	SSCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウントスタート許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウントスタートを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウントスタートを許可	R/W

ビット	シンボル	機能	R/W
10	SSCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウントスタート許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウントスタートを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウントスタートを許可	R/W
11	SSCAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウントスタート許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるカウントスタートを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるカウントスタートを許可	R/W
12	SSCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウントスタート許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるカウントスタートを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるカウントスタートを許可	R/W
13	SSCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウントスタート許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるカウントスタートを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるカウントスタートを許可	R/W
14	SSCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウントスタート許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるカウントスタートを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるカウントスタートを許可	R/W
15	SSCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウントスタート許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるカウントスタートを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるカウントスタートを許可	R/W
16	SSELCA	ELC_GPTA イベント要因カウントスタート許可 0: ELC_GPTA イベント入力によるカウントスタートを禁止 1: ELC_GPTA イベント入力によるカウントスタートを許可	R/W
17	SSELCB	ELC_GPTB イベント要因カウントスタート許可 0: ELC_GPTB イベント入力によるカウントスタートを禁止 1: ELC_GPTB イベント入力によるカウントスタートを許可	R/W
18	SSELCC	ELC_GPTC イベント要因カウントスタート許可 0: ELC_GPTC イベント入力によるカウントスタートを禁止 1: ELC_GPTC イベント入力によるカウントスタートを許可	R/W
19	SSELCD	ELC_GPTD イベント要因カウントスタート許可 0: ELC_GPTD イベント入力によるカウントスタートを禁止 1: ELC_GPTD イベント入力によるカウントスタートを許可	R/W
20	SSELCE	ELC_GPTE イベント要因カウントスタート許可 0: ELC_GPTE イベント入力によるカウントスタートを禁止 1: ELC_GPTE イベント入力によるカウントスタートを許可	R/W
21	SSELCF	ELC_GPTF イベント要因カウントスタート許可 0: ELC_GPTF イベント入力によるカウントスタートを禁止 1: ELC_GPTF イベント入力によるカウントスタートを許可	R/W
22	SSELCG	ELC_GPTG イベント要因カウントスタート許可 0: ELC_GPTG イベント入力によるカウントスタートを禁止 1: ELC_GPTG イベント入力によるカウントスタートを許可	R/W
23	SSELCH	ELC_GPTH イベント要因カウントスタート許可 0: ELC_GPTH イベント入力によるカウントスタートを禁止 1: ELC_GPTH イベント入力によるカウントスタートを許可	R/W
30:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
31	CSTRT	ソフトウェア要因カウントスタート許可 0: GTSTR レジスタによるカウントスタートを禁止 1: GTSTR レジスタによるカウントスタートを許可	R/W

注. n = 0~13

GTSSR レジスタは、GTCNT カウンタのカウントスタートの要因を設定するレジスタです。

GTETR_{Gn} (n = A~D) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

SSGTRGAR ビット (GTETRGA 立ち上がり要因カウントスタート許可)

SSGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSGTRGAF ビット (GTETRGA 立ち下がり要因カウントスタート許可)

SSGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSGTRGBR ビット (GTETRGB 立ち上がり要因カウントスタート許可)

SSGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSGTRGBF ビット (GTETRGB 立ち下がり要因カウントスタート許可)

SSGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSGTRGCR ビット (GTETRGC 立ち上がり要因カウントスタート許可)

SSGTRGCR ビットは GTETRGC 入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSGTRGCF ビット (GTETRGC 立ち下がり要因カウントスタート許可)

SSGTRGCF ビットは GTETRGC 入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSGTRGDR ビット (GTETRGD 立ち上がり要因カウントスタート許可)

SSGTRGDR ビットは GTETRGD 入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSGTRGDF ビット (GTETRGD 立ち下がり要因カウントスタート許可)

SSGTRGDF ビットは GTETRGD 入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウントスタート許可)

SSCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウントスタート許可)

SSCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウントスタート許可)

SSCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウントスタート許可)

SSCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウントスタート許可)

SSCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウントスタート許可)

SSCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウントスタート許可)

SSCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウントスタート許可)

SSCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

SSELCm ビット (ELC_GPTm イベント要因カウントスタート許可) (m = A~H)

SSELCm ビットは ELC_GPTm からのイベント入力による GTCNT カウンタのカウントスタートの許可/禁止を選択します。

CSTRT ビット (ソフトウェア要因カウントスタート許可)

CSTRT ビットは GTSTR レジスタによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

20.2.6 GTPSR : 汎用 PWM タイマストップ要因選択レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x14

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CSTO P	—	—	—	—	—	—	—	PSEL CH	PSEL CG	PSEL CF	PSEL CE	PSEL CD	PSEL CC	PSEL CB	PSEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PSCB FAH	PSCB FAL	PSCB RAH	PSCB RAL	PSCA FBH	PSCA FBL	PSCA RBH	PSCA RBL	PSGT RGDF	PSGT RGDR	PSGT RGCF	PSGT RGCR	PSGT RGBF	PSGT RGBR	PSGT RGAF	PSGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PSGTRGAR	GTETRGA 立ち上がり要因カウントストップ許可 0: GTETRGA 入力の立ち上がりによるカウントストップを禁止 1: GTETRGA 入力の立ち上がりによるカウントストップを許可	R/W
1	PSGTRGAF	GTETRGA 立ち下がり要因カウントストップ許可 0: GTETRGA 入力の立ち下がりによるカウントストップを禁止 1: GTETRGA 入力の立ち下がりによるカウントストップを許可	R/W
2	PSGTRGBR	GTETRGB 立ち上がり要因カウントストップ許可 0: GTETRGB 入力の立ち上がりによるカウントストップを禁止 1: GTETRGB 入力の立ち上がりによるカウントストップを許可	R/W

ビット	シンボル	機能	R/W
3	PSGTRGBF	GTETRGB 立ち下がり要因カウントストップ許可 0: GTETRGB 入力の立ち下がりによるカウントストップを禁止 1: GTETRGB 入力の立ち下がりによるカウントストップを許可	R/W
4	PSGTRGCR	GTETRGC 立ち上がり要因カウントストップ許可 0: GTETRGC 入力の立ち上がりによるカウントストップを禁止 1: GTETRGC 入力の立ち上がりによるカウントストップを許可	R/W
5	PSGTRGCF	GTETRGC 立ち下がり要因カウントストップ許可 0: GTETRGC 入力の立ち下がりによるカウントストップを禁止 1: GTETRGC 入力の立ち下がりによるカウントストップを許可	R/W
6	PSGTRGDR	GTETRGD 立ち上がり要因カウントストップ許可 0: GTETRGD 入力の立ち上がりによるカウントストップを禁止 1: GTETRGD 入力の立ち上がりによるカウントストップを許可	R/W
7	PSGTRGDF	GTETRGD 立ち下がり要因カウントストップ許可 0: GTETRGD 入力の立ち下がりによるカウントストップを禁止 1: GTETRGD 入力の立ち下がりによるカウントストップを許可	R/W
8	PSCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウントストップ許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウントストップを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウントストップを許可	R/W
9	PSCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウントストップ許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウントストップを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウントストップを許可	R/W
10	PSCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウントストップ許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウントストップを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウントストップを許可	R/W
11	PSCAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウントストップ許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるカウントストップを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるカウントストップを許可	R/W
12	PSCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウントストップ許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるカウントストップを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるカウントストップを許可	R/W
13	PSCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウントストップ許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるカウントストップを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるカウントストップを許可	R/W
14	PSCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウントストップ許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるカウントストップを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるカウントストップを許可	R/W
15	PSCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウントストップ許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるカウントストップを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるカウントストップを許可	R/W
16	PSELCA	ELC_GPTA イベント要因カウントストップ許可 0: ELC_GPTA イベント入力によるカウントストップを禁止 1: ELC_GPTA イベント入力によるカウントストップを許可	R/W

ビット	シンボル	機能	R/W
17	PSELCB	ELC_GPTB イベント要因カウンタストップ許可 0: ELC_GPTB イベント入力によるカウンタストップを禁止 1: ELC_GPTB イベント入力によるカウンタストップを許可	R/W
18	PSELCC	ELC_GPTC イベント要因カウンタストップ許可 0: ELC_GPTC イベント入力によるカウンタストップを禁止 1: ELC_GPTC イベント入力によるカウンタストップを許可	R/W
19	PSELCD	ELC_GPTD イベント要因カウンタストップ許可 0: ELC_GPTD イベント入力によるカウンタストップを禁止 1: ELC_GPTD イベント入力によるカウンタストップを許可	R/W
20	PSELCE	ELC_GPTE イベント要因カウンタストップ許可 0: ELC_GPTE イベント入力によるカウンタストップを禁止 1: ELC_GPTE イベント入力によるカウンタストップを許可	R/W
21	PSELCF	ELC_GPTF イベント要因カウンタストップ許可 0: ELC_GPTF イベント入力によるカウンタストップを禁止 1: ELC_GPTF イベント入力によるカウンタストップを許可	R/W
22	PSELCG	ELC_GPTG イベント要因カウンタストップ許可 0: ELC_GPTG イベント入力によるカウンタストップを禁止 1: ELC_GPTG イベント入力によるカウンタストップを許可	R/W
23	PSELCH	ELC_GPTH イベント要因カウンタストップ許可 0: ELC_GPTH イベント入力によるカウンタストップを禁止 1: ELC_GPTH イベント入力によるカウンタストップを許可	R/W
30:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	CSTOP	ソフトウェア要因カウンタストップ許可 0: GTSTP レジスタによるカウンタストップを禁止 1: GTSTP レジスタによるカウンタストップを許可	R/W

注. n = 0~13

GTPSR レジスタは、GTCNT カウンタのカウンタストップの要因を設定するレジスタです。

GTETR_{Gn} (n = A~D) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

PSGTRGAR ビット (GTETRGA 立ち上がり要因カウンタストップ許可)

PSGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCNT カウンタのカウンタストップの許可/禁止を選択します。

PSGTRGAF ビット (GTETRGA 立ち下がり要因カウンタストップ許可)

PSGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCNT カウンタのカウンタストップの許可/禁止を選択します。

PSGTRGBR ビット (GTETRGB 立ち上がり要因カウンタストップ許可)

PSGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCNT カウンタのカウンタストップの許可/禁止を選択します。

PSGTRGBF ビット (GTETRGB 立ち下がり要因カウンタストップ許可)

PSGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCNT カウンタのカウンタストップの許可/禁止を選択します。

PSGTRGCR ビット (GTETRGC 立ち上がり要因カウンタストップ許可)

PSGTRGCR ビットは GTETRGC 入力の立ち上がりによる GTCNT カウンタのカウンタストップの許可/禁止を選択します。

PSGTRGCF ビット (GTETRGC 立ち下がり要因カウンタストップ許可)

PSGTRGCF ビットは GTETRGC 入力の立ち下がりによる GTCNT カウンタのカウンタストップの許可/禁止を選択します。

PSGTRGDR ビット (GTETRGD 立ち上がり要因カウントストップ許可)

PSGTRGDR ビットは GTETRGD 入力の立ち上がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSGTRGDF ビット (GTETRGD 立ち下がり要因カウントストップ許可)

PSGTRGDF ビットは GTETRGD 入力の立ち下がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウントストップ許可)

PSCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウントストップ許可)

PSCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウントストップ許可)

PSCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウントストップ許可)

PSCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウントストップ許可)

PSCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウントストップ許可)

PSCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウントストップ許可)

PSCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウントストップ許可)

PSCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSELCm ビット (ELCm イベント要因カウントストップ許可) (m = A~H)

PSELCm ビットは ELC_GPTm からのイベント入力による GTCNT カウンタのカウントストップの許可/禁止を選択します。

CSTOP ビット (ソフトウェア要因カウントストップ許可)

CSTOP ビットは GTSTP レジスタによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

20.2.7 GTCSR : 汎用 PWM タイマクリア要因選択レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x18

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CCLR	—	—	—	—	—	—	—	CSEL CH	CSEL CG	CSEL CF	CSEL CE	CSEL CD	CSEL CC	CSEL CB	CSEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CSCB FAH	CSCB FAL	CSCB RAH	CSCB RAL	CSCA FBH	CSCA FBL	CSCA RBH	CSCA RBL	CSGT RGDF	CSGT RGDR	CSGT RGCF	CSGT RGCR	CSGT RGBF	CSGT RGBR	CSGT RGAF	CSGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CSGTRGAR	GTETRGA 立ち上がり要因カウンタクリア許可 0: GTETRGA 入力の立ち上がりによるカウンタクリアを禁止 1: GTETRGA 入力の立ち上がりによるカウンタクリアを許可	R/W
1	CSGTRGAF	GTETRGA 立ち下がり要因カウンタクリア許可 0: GTETRGA 入力の立ち下がりによるカウンタクリアを禁止 1: GTETRGA 入力の立ち下がりによるカウンタクリアを許可	R/W
2	CSGTRGBR	GTETRGB 立ち上がり要因カウンタクリア許可 0: GTETRGB 入力の立ち上がりによるカウンタクリアを禁止 1: GTETRGB 入力の立ち上がりによるカウンタクリアを許可	R/W
3	CSGTRGBF	GTETRGB 立ち下がり要因カウンタクリア許可 0: GTETRGB 入力の立ち下がりによるカウンタクリアを禁止 1: GTETRGB 入力の立ち下がりによるカウンタクリアを許可	R/W
4	CSGTRGCR	GTETRGC 立ち上がり要因カウンタクリア許可 0: GTETRGC 入力の立ち上がりによるカウンタクリアを禁止 1: GTETRGC 入力の立ち上がりによるカウンタクリアを許可	R/W
5	CSGTRGCF	GTETRGC 立ち下がり要因カウンタクリア許可 0: GTETRGC 入力の立ち下がりによるカウンタクリアを禁止 1: GTETRGC 入力の立ち下がりによるカウンタクリアを許可	R/W
6	CSGTRGDR	GTETRGD 立ち上がり要因カウンタクリア許可 0: GTETRGD 入力の立ち上がりによるカウンタクリアを禁止 1: GTETRGD 入力の立ち上がりによるカウンタクリアを許可	R/W
7	CSGTRGDF	GTETRGD 立ち下がり要因カウンタクリア許可 0: GTETRGD 入力の立ち下がりによるカウンタクリアを禁止 1: GTETRGD 入力の立ち下がりによるカウンタクリアを許可	R/W
8	CSCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウンタクリア許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウンタクリアを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウンタクリアを許可	R/W
9	CSCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウンタクリア許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウンタクリアを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウンタクリアを許可	R/W
10	CSCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウンタクリア許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウンタクリアを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウンタクリアを許可	R/W

ビット	シンボル	機能	R/W
11	CSCAFBH	GTIOcNB 端子 High レベルでの GTIOcNA 端子立ち下がり入力要因カウンタクリア許可 0: GTIOcNB 端子入力が 1 状態での GTIOcNA 端子入力の立ち下がりによるカウンタクリアを禁止 1: GTIOcNB 端子入力が 1 状態での GTIOcNA 端子入力の立ち下がりによるカウンタクリアを許可	R/W
12	CSCBRAL	GTIOcNA 端子 Low レベルでの GTIOcNB 端子立ち上がり入力要因カウンタクリア許可 0: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち上がりによるカウンタクリアを禁止 1: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち上がりによるカウンタクリアを許可	R/W
13	CSCBRAH	GTIOcNA 端子 High レベルでの GTIOcNB 端子立ち上がり入力要因カウンタクリア許可 0: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち上がりによるカウンタクリアを禁止 1: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち上がりによるカウンタクリアを許可	R/W
14	CSCBFAL	GTIOcNA 端子 Low レベルでの GTIOcNB 端子立ち下がり入力要因カウンタクリア許可 0: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち下がりによるカウンタクリアを禁止 1: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち下がりによるカウンタクリアを許可	R/W
15	CSCBFAH	GTIOcNA 端子 High レベルでの GTIOcNB 端子立ち下がり入力要因カウンタクリア許可 0: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち下がりによるカウンタクリアを禁止 1: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち下がりによるカウンタクリアを許可	R/W
16	CSELCA	ELC_GPTA イベント要因カウンタクリア許可 0: ELC_GPTA イベント入力によるカウンタクリアを禁止 1: ELC_GPTA イベント入力によるカウンタクリアを許可	R/W
17	CSELCB	ELC_GPTB イベント要因カウンタクリア許可 0: ELC_GPTB イベント入力によるカウンタクリアを禁止 1: ELC_GPTB イベント入力によるカウンタクリアを許可	R/W
18	CSELCC	ELC_GPTC イベント要因カウンタクリア許可 0: ELC_GPTC イベント入力によるカウンタクリアを禁止 1: ELC_GPTC イベント入力によるカウンタクリアを許可	R/W
19	CSELCD	ELC_GPTD イベント要因カウンタクリア許可 0: ELC_GPTD イベント入力によるカウンタクリアを禁止 1: ELC_GPTD イベント入力によるカウンタクリアを許可	R/W
20	CSELCE	ELC_GPTE イベント要因カウンタクリア許可 0: ELC_GPTE イベント入力によるカウンタクリアを禁止 1: ELC_GPTE イベント入力によるカウンタクリアを許可	R/W
21	CSELCF	ELC_GPTF イベント要因カウンタクリア許可 0: ELC_GPTF イベント入力によるカウンタクリアを禁止 1: ELC_GPTF イベント入力によるカウンタクリアを許可	R/W
22	CSELCG	ELC_GPTG イベント要因カウンタクリア許可 0: ELC_GPTG イベント入力によるカウンタクリアを禁止 1: ELC_GPTG イベント入力によるカウンタクリアを許可	R/W
23	CSELCH	ELC_GPTH イベント要因カウンタクリア許可 0: ELC_GPTH イベント入力によるカウンタクリアを禁止 1: ELC_GPTH イベント入力によるカウンタクリアを許可	R/W
30:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	CCLR	ソフトウェア要因カウンタクリア許可 0: GTCLR レジスタによるカウンタクリアを禁止 1: GTCLR レジスタによるカウンタクリアを許可	R/W

注. n = 0~13

GTCSR レジスタは、GTCNT カウンタのカウンタクリアの要因を設定するレジスタです。

カウンタクリアは、カウンタが動作中 (GTCR.CST = 1) の場合でも、停止 (GTCR.CST = 0) の場合でも実行可能です。

GTETR G_n ($n = A \sim D$) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

CSGTRGAR ビット (GTETRGA 立ち上がり要因カウンタクリア許可)

CSGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSGTRGAF ビット (GTETRGA 立ち下がり要因カウンタクリア許可)

CSGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSGTRGBR ビット (GTETRGB 立ち上がり要因カウンタクリア許可)

CSGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSGTRGBF ビット (GTETRGB 立ち下がり要因カウンタクリア許可)

CSGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSGTRGCR ビット (GTETRGC 立ち上がり要因カウンタクリア許可)

CSGTRGCR ビットは GTETRGC 入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSGTRGCF ビット (GTETRGC 立ち下がり要因カウンタクリア許可)

CSGTRGCF ビットは GTETRGC 入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSGTRGDR ビット (GTETRGD 立ち上がり要因カウンタクリア許可)

CSGTRGDR ビットは GTETRGD 入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSGTRGDF ビット (GTETRGD 立ち下がり要因カウンタクリア許可)

CSGTRGDF ビットは GTETRGD 入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウンタクリア許可)

CSCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウンタクリア許可)

CSCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウンタクリア許可)

CSCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウンタクリア許可)

CSCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウンタクリア許可)

CSCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウンタクリア許可)

CSCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウンタクリア許可)

CSCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウンタクリア許可)

CSCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSELCm ビット (ELCm イベント要因カウンタクリア許可) (m = A~H)

CSELCm ビットは ELC_GPTm からのイベント入力による GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CCLR ビット (ソフトウェア要因カウンタクリア許可)

CCLR ビットは GTCLR レジスタによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

20.2.8 GTUPSR : 汎用 PWM タイマアップカウント要因選択レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x1C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	USEL CH	USEL CG	USEL CF	USEL CE	USEL CD	USEL CC	USEL CB	USEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	USCB FAH	USCB FAL	USCB RAH	USCB RAL	USCA FBH	USCA FBL	USCA RBH	USCA RBL	USGT RGDF	USGT RGDR	USGT RGCF	USGT RGCR	USGT RGBF	USGT RGBR	USGT RGAF	USGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	USGTRGAR	GTETRGA 立ち上がり要因アップカウント許可 0: GTETRGA 入力の立ち上がりによるアップカウントを禁止 1: GTETRGA 入力の立ち上がりによるアップカウントを許可	R/W
1	USGTRGAF	GTETRGA 立ち下がり要因アップカウント許可 0: GTETRGA 入力の立ち下がりによるアップカウントを禁止 1: GTETRGA 入力の立ち下がりによるアップカウントを許可	R/W
2	USGTRGBR	GTETRGB 立ち上がり要因アップカウント許可 0: GTETRGB 入力の立ち上がりによるアップカウントを禁止 1: GTETRGB 入力の立ち上がりによるアップカウントを許可	R/W
3	USGTRGBF	GTETRGB 立ち下がり要因アップカウント許可 0: GTETRGB 入力の立ち下がりによるアップカウントを禁止 1: GTETRGB 入力の立ち下がりによるアップカウントを許可	R/W
4	USGTRGCR	GTETRGC 立ち上がり要因アップカウント許可 0: GTETRGC 入力の立ち上がりによるアップカウントを禁止 1: GTETRGC 入力の立ち上がりによるアップカウントを許可	R/W
5	USGTRGCF	GTETRGC 立ち下がり要因アップカウント許可 0: GTETRGC 入力の立ち下がりによるアップカウントを禁止 1: GTETRGC 入力の立ち下がりによるアップカウントを許可	R/W

ビット	シンボル	機能	R/W
6	USGTRGDR	GTETRGD 立ち上がり要因アップカウント許可 0: GTETRGD 入力の立ち上がりによるアップカウントを禁止 1: GTETRGD 入力の立ち上がりによるアップカウントを許可	R/W
7	USGTRGDF	GTETRGD 立ち下がり要因アップカウント許可 0: GTETRGD 入力の立ち下がりによるアップカウントを禁止 1: GTETRGD 入力の立ち下がりによるアップカウントを許可	R/W
8	USCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因アップカウント許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるアップカウントを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるアップカウントを許可	R/W
9	USCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因アップカウント許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるアップカウントを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるアップカウントを許可	R/W
10	USCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因アップカウント許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるアップカウントを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるアップカウントを許可	R/W
11	USAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因アップカウント許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるアップカウントを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるアップカウントを許可	R/W
12	USCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因アップカウント許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるアップカウントを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるアップカウントを許可	R/W
13	USCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因アップカウント許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるアップカウントを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるアップカウントを許可	R/W
14	USCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因アップカウント許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるアップカウントを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるアップカウントを許可	R/W
15	USCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因アップカウント許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるアップカウントを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるアップカウントを許可	R/W
16	USELCA	ELC_GPTA イベント要因アップカウント許可 0: ELC_GPTA イベント入力によるアップカウントを禁止 1: ELC_GPTA イベント入力によるアップカウントを許可	R/W
17	USELCB	ELC_GPTB イベント要因アップカウント許可 0: ELC_GPTB イベント入力によるアップカウントを禁止 1: ELC_GPTB イベント入力によるアップカウントを許可	R/W
18	USELCC	ELC_GPTC イベント要因アップカウント許可 0: ELC_GPTC イベント入力によるアップカウントを禁止 1: ELC_GPTC イベント入力によるアップカウントを許可	R/W
19	USELCD	ELC_GPTD イベント要因アップカウント許可 0: ELC_GPTD イベント入力によるアップカウントを禁止 1: ELC_GPTD イベント入力によるアップカウントを許可	R/W

ビット	シンボル	機能	R/W
20	USELGE	ELC_GPTE イベント要因アップカウント許可 0: ELC_GPTE イベント入力によるアップカウントを禁止 1: ELC_GPTE イベント入力によるアップカウントを許可	R/W
21	USELCF	ELC_GPTF イベント要因アップカウント許可 0: ELC_GPTF イベント入力によるアップカウントを禁止 1: ELC_GPTF イベント入力によるアップカウントを許可	R/W
22	USELCG	ELC_GPTG イベント要因アップカウント許可 0: ELC_GPTG イベント入力によるアップカウントを禁止 1: ELC_GPTG イベント入力によるアップカウントを許可	R/W
23	USELCH	ELC_GPTH イベント要因アップカウント許可 0: ELC_GPTH イベント入力によるアップカウントを禁止 1: ELC_GPTH イベント入力によるアップカウントを許可	R/W
31:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. n = 0~13

GTUPSR レジスタは、GTCNT カウンタのアップカウントの要因を設定するレジスタです。

GTUPSR レジスタの各ビットのうち、少なくともひとつのビットが 1 の状態の場合、GTCR.TPCS ビットによって設定されたカウントクロックによる GTCNT カウンタのカウントは無効となり、本レジスタで 1 となっている要因によるアップカウントを行います。

複数の要因が同時に発生した場合でも、カウント時のインクリメント数は 1 です。

GTETR_{Gn} (n = A~D) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

USGTRGAR ビット (GTETRGA 立ち上がり要因アップカウント許可)

USGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USGTRGAF ビット (GTETRGA 立ち下がり要因アップカウント許可)

USGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USGTRGBR ビット (GTETRGB 立ち上がり要因アップカウント許可)

USGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USGTRGBF ビット (GTETRGB 立ち下がり要因アップカウント許可)

USGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USGTRGCR ビット (GTETRGC 立ち上がり要因アップカウント許可)

USGTRGCR ビットは GTETRGC 入力の立ち上がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USGTRGCF ビット (GTETRGC 立ち下がり要因アップカウント許可)

USGTRGCF ビットは GTETRGC 入力の立ち下がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USGTRGDR ビット (GTETRGD 立ち上がり要因アップカウント許可)

USGTRGDR ビットは GTETRGD 入力の立ち上がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USGTRGDF ビット (GTETRGD 立ち下がり要因アップカウント許可)

USGTRGDF ビットは GTETRGD 入力の立ち下がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因アップカウント許可)

USCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因アップカウント許可)

USCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因アップカウント許可)

USCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USCAFBL ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因アップカウント許可)

USCAFBL ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因アップカウント許可)

USCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因アップカウント許可)

USCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因アップカウント許可)

USCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因アップカウント許可)

USCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのアップカウントの許可/禁止を選択します。

USELCm ビット (ELC_GPTm イベント要因アップカウント許可) (m = A~H)

USELCm ビットは ELC_GPTm からのイベント入力による GTCNT カウンタのアップカウントの許可/禁止を選択します。

20.2.9 GTDNSR : 汎用 PWM タイマダウンカウント要因選択レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x20

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	DSEL CH	DSEL CG	DSEL CF	DSEL CE	DSEL CD	DSEL CC	DSEL CB	DSEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DSCB FAH	DSCB FAL	DSCB RAH	DSCB RAL	DSCA FBH	DSCA FBL	DSCA RBH	DSCA RBL	DSGT RGDF	DSGT RGDR	DSGT RGCF	DSGT RGCR	DSGT RBF	DSGT RBR	DSGT RGAF	DSGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DSGTRGAR	GTETRGA 立ち上がり要因ダウンカウント許可 0: GTETRGA 入力の立ち上がりによるダウンカウントを禁止 1: GTETRGA 入力の立ち上がりによるダウンカウントを許可	R/W
1	DSGTRGAF	GTETRGA 立ち下がり要因ダウンカウント許可 0: GTETRGA 入力の立ち下がりによるダウンカウントを禁止 1: GTETRGA 入力の立ち下がりによるダウンカウントを許可	R/W
2	DSGTRGBR	GTETRGB 立ち上がり要因ダウンカウント許可 0: GTETRGB 入力の立ち上がりによるダウンカウントを禁止 1: GTETRGB 入力の立ち上がりによるダウンカウントを許可	R/W
3	DSGTRGBF	GTETRGB 立ち下がり要因ダウンカウント許可 0: GTETRGB 入力の立ち下がりによるダウンカウントを禁止 1: GTETRGB 入力の立ち下がりによるダウンカウントを許可	R/W
4	DSGTRGCR	GTETRGC 立ち上がり要因ダウンカウント許可 0: GTETRGC 入力の立ち上がりによるダウンカウントを禁止 1: GTETRGC 入力の立ち上がりによるダウンカウントを許可	R/W
5	DSGTRGCF	GTETRGC 立ち下がり要因ダウンカウント許可 0: GTETRGC 入力の立ち下がりによるダウンカウントを禁止 1: GTETRGC 入力の立ち下がりによるダウンカウントを許可	R/W
6	DSGTRGDR	GTETRGD 立ち上がり要因ダウンカウント許可 0: GTETRGD 入力の立ち上がりによるダウンカウントを禁止 1: GTETRGD 入力の立ち上がりによるダウンカウントを許可	R/W
7	DSGTRGDF	GTETRGD 立ち下がり要因ダウンカウント許可 0: GTETRGD 入力の立ち下がりによるダウンカウントを禁止 1: GTETRGD 入力の立ち下がりによるダウンカウントを許可	R/W
8	DSCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因ダウンカウント許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるダウンカウントを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるダウンカウントを許可	R/W
9	DSCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因ダウンカウント許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるダウンカウントを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるダウンカウントを許可	R/W
10	DSCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因ダウンカウント許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるダウンカウントを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるダウンカウントを許可	R/W
11	DSCAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因ダウンカウント許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるダウンカウントを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるダウンカウントを許可	R/W
12	DSCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因ダウンカウント許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるダウンカウントを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるダウンカウントを許可	R/W
13	DSCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因ダウンカウント許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるダウンカウントを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるダウンカウントを許可	R/W
14	DSCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因ダウンカウント許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるダウンカウントを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるダウンカウントを許可	R/W

ビット	シンボル	機能	R/W
15	DSCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因ダウンカウント許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるダウンカウントを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるダウンカウントを許可	R/W
16	DSELCA	ELC_GPTA イベント要因ダウンカウント許可 0: ELC_GPTA イベント入力によるダウンカウントを禁止 1: ELC_GPTA イベント入力によるダウンカウントを許可	R/W
17	DSELCB	ELC_GPTB イベント要因ダウンカウント許可 0: ELC_GPTB イベント入力によるダウンカウントを禁止 1: ELC_GPTB イベント入力によるダウンカウントを許可	R/W
18	DSELCC	ELC_GPTC イベント要因ダウンカウント許可 0: ELC_GPTC イベント入力によるダウンカウントを禁止 1: ELC_GPTC イベント入力によるダウンカウントを許可	R/W
19	DSELCD	ELC_GPTD イベント要因ダウンカウント許可 0: ELC_GPTD イベント入力によるダウンカウントを禁止 1: ELC_GPTD イベント入力によるダウンカウントを許可	R/W
20	DSELCE	ELC_GPTE イベント要因ダウンカウント許可 0: ELC_GPTE イベント入力によるダウンカウントを禁止 1: ELC_GPTE イベント入力によるダウンカウントを許可	R/W
21	DSELCF	ELC_GPTF イベント要因ダウンカウント許可 0: ELC_GPTF イベント入力によるダウンカウントを禁止 1: ELC_GPTF イベント入力によるダウンカウントを許可	R/W
22	DSELCG	ELC_GPTG イベント要因ダウンカウント許可 0: ELC_GPTG イベント入力によるダウンカウントを禁止 1: ELC_GPTG イベント入力によるダウンカウントを許可	R/W
23	DSELCH	ELC_GPTF イベント要因ダウンカウント許可 0: ELC_GPTF イベント入力によるダウンカウントを禁止 1: ELC_GPTF イベント入力によるダウンカウントを許可	R/W
31:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. n = 0~13

GTDNSR レジスタは、GTCNT カウンタのダウンカウントの要因を設定するレジスタです。

GTDNSR レジスタの各ビットのうち、少なくともひとつのビットが 1 の状態の場合、GTCR.TPCS ビットによって設定されたカウントクロックによる GTCNT カウンタのカウントは無効となり、本レジスタで 1 となっている要因によるダウンカウントを行います。

複数の要因が同時に発生した場合でも、カウント時のデクリメント数は 1 です。

GTETR_{Gn} (n = A~D) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

DSGTRGAR ビット (GTETRGA 立ち上がり要因ダウンカウント許可)

DSGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSGTRGAF ビット (GTETRGA 立ち下がり要因ダウンカウント許可)

DSGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSGTRGBR ビット (GTETRGB 立ち上がり要因ダウンカウント許可)

DSGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSGTRGBF ビット (GTETRGB 立ち下がり要因ダウンカウント許可)

DSGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSGTRGCR ビット (GTETRGC 立ち上がり要因ダウンカウント許可)

DSGTRGCR ビットは GTETRGC 入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSGTRGCF ビット (GTETRGC 立ち下がり要因ダウンカウント許可)

DSGTRGCF ビットは GTETRGC 入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSGTRGDR ビット (GTETRGD 立ち上がり要因ダウンカウント許可)

DSGTRGDR ビットは GTETRGD 入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSGTRGDF ビット (GTETRGD 立ち下がり要因ダウンカウント許可)

DSGTRGDF ビットは GTETRGD 入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因ダウンカウント許可)

DSCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因ダウンカウント許可)

DSCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因ダウンカウント許可)

DSCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因ダウンカウント許可)

DSCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因ダウンカウント許可)

DSCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因ダウンカウント許可)

DSCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因ダウンカウント許可)

DSCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因ダウンカウント許可)

DSCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSELCm ビット (ELC_GPTm イベント要因ダウンカウント許可) (m = A~H)

DSELCm ビットは ELC_GPTm からのイベント入力による GTCNT カウンタのダウンカウントの許可/禁止を選択します。

20.2.10 GTICASR : 汎用 PWM タイマインพุットキャプチャ要因選択レジスタ A

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x24

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	ASEL CH	ASEL CG	ASEL CF	ASEL CE	ASEL CD	ASEL CC	ASEL CB	ASEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ASCB FAH	ASCB FAL	ASCB RAH	ASCB RAL	ASCA FBH	ASCA FBL	ASCA RBH	ASCA RBL	ASGT RGDF	ASGT RGDR	ASGT RGCF	ASGT RGCR	ASGT RGBF	ASGT RGBR	ASGT RGAF	ASGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ASGTRGAR	GTETRGA 立ち上がり要因 GTCCRA インพุットキャプチャ許可 0: GTETRGA 入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTETRGA 入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
1	ASGTRGAF	GTETRGA 立ち下がり要因 GTCCRA インพุットキャプチャ許可 0: GTETRGA 入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTETRGA 入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
2	ASGTRGBR	GTETRGB 立ち上がり要因 GTCCRA インพุットキャプチャ許可 0: GTETRGB 入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTETRGB 入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
3	ASGTRGBF	GTETRGB 立ち下がり要因 GTCCRA インพุットキャプチャ許可 0: GTETRGB 入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTETRGB 入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
4	ASGTRGCR	GTETRGC 立ち上がり要因 GTCCRA インพุットキャプチャ許可 0: GTETRGC 入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTETRGC 入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
5	ASGTRGCF	GTETRGC 立ち下がり要因 GTCCRA インพุットキャプチャ許可 0: GTETRGC 入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTETRGC 入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
6	ASGTRGDR	GTETRGD 立ち上がり要因 GTCCRA インพุットキャプチャ許可 0: GTETRGD 入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTETRGD 入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
7	ASGTRGDF	GTETRGD 立ち下がり要因 GTCCRA インพุットキャプチャ許可 0: GTETRGD 入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTETRGD 入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
8	ASCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
9	ASCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W

ビット	シンボル	機能	R/W
10	ASCAFBL	GTIOcNB 端子 Low レベルでの GTIOcNA 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOcNB 端子入力が 0 状態での GTIOcNA 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOcNB 端子入力が 0 状態での GTIOcNA 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
11	ASCFBH	GTIOcNB 端子 High レベルでの GTIOcNA 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOcNB 端子入力が 1 状態での GTIOcNA 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOcNB 端子入力が 1 状態での GTIOcNA 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
12	ASCBRAL	GTIOcNA 端子 Low レベルでの GTIOcNB 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
13	ASCBRAH	GTIOcNA 端子 High レベルでの GTIOcNB 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
14	ASCBFAL	GTIOcNA 端子 Low レベルでの GTIOcNB 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
15	ASCBFAH	GTIOcNA 端子 High レベルでの GTIOcNB 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
16	ASELCA	ELC_GPTA イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTA イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTA イベント入力による GTCCRA インพุットキャプチャを許可	R/W
17	ASELCB	ELC_GPTB イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTB イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTB イベント入力による GTCCRA インพุットキャプチャを許可	R/W
18	ASELCC	ELC_GPTC イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTC イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTC イベント入力による GTCCRA インพุットキャプチャを許可	R/W
19	ASELCD	ELC_GPTD イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTD イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTD イベント入力による GTCCRA インพุットキャプチャを許可	R/W
20	ASELCE	ELC_GPTE イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTE イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTE イベント入力による GTCCRA インพุットキャプチャを許可	R/W
21	ASELCF	ELC_GPTF イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTF イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTF イベント入力による GTCCRA インพุットキャプチャを許可	R/W
22	ASELCG	ELC_GPTG イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTG イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTG イベント入力による GTCCRA インพุットキャプチャを許可	R/W

ビット	シンボル	機能	R/W
23	ASELCH	ELC_GPTH イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTH イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTH イベント入力による GTCCRA インพุットキャプチャを許可	R/W
31:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. n = 0~13

GTICASR レジスタは、GTCCRA レジスタへのインพุットキャプチャ要因を設定するレジスタです。

GTICASR レジスタの各ビットのうち、少なくともひとつのビットが 1 の状態の場合、GTCCRA レジスタをインพุットキャプチャレジスタとするインพุットキャプチャ動作を行います。

GTETR_{Gn} (n = A~D) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

ASGTRGAR ビット (GTETRGA 立ち上がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCCRA レジスタへのインพุットキャプチャの許可/禁止を選択します。

ASGTRGAF ビット (GTETRGA 立ち下がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCCRA レジスタへのインพุットキャプチャの許可/禁止を選択します。

ASGTRGBR ビット (GTETRGB 立ち上がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCCRA レジスタへのインพุットキャプチャの許可/禁止を選択します。

ASGTRGBF ビット (GTETRGB 立ち下がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCCRA レジスタへのインพุットキャプチャの許可/禁止を選択します。

ASGTRGCR ビット (GTETRGC 立ち上がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGCR ビットは GTETRGC 入力の立ち上がりによる GTCCRA レジスタへのインพุットキャプチャの許可/禁止を選択します。

ASGTRGCF ビット (GTETRGC 立ち下がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGCF ビットは GTETRGC 入力の立ち下がりによる GTCCRA レジスタへのインพุットキャプチャの許可/禁止を選択します。

ASGTRGDR ビット (GTETRGD 立ち上がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGDR ビットは GTETRGD 入力の立ち上がりによる GTCCRA レジスタへのインพุットキャプチャの許可/禁止を選択します。

ASGTRGDF ビット (GTETRGD 立ち下がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGDF ビットは GTETRGD 入力の立ち下がりによる GTCCRA レジスタへのインพุットキャプチャの許可/禁止を選択します。

ASCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

ASCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA レジスタへのインพุットキャプチャの許可/禁止を選択します。

ASCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

ASCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA レジスタへのインพุットキャプチャの許可/禁止を選択します。

ASCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRA インプットキャプチャ許可)

ASCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

ASCFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRA インプットキャプチャ許可)

ASCFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

ASCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRA インプットキャプチャ許可)

ASCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

ASCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRA インプットキャプチャ許可)

ASCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

ASCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRA インプットキャプチャ許可)

ASCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

ASCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRA インプットキャプチャ許可)

ASCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

ASELCm ビット (ELC_GPTm イベント要因 GTCCRA インプットキャプチャ許可) (m = A~H)

ASELCm ビットは ELC_GPTm からのイベント入力による GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

20.2.11 GTICBSR : 汎用 PWM タイマインプットキャプチャ要因選択レジスタ B

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x28

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	BSEL CH	BSEL CG	BSEL CF	BSEL CE	BSEL CD	BSEL CC	BSEL CB	BSEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BSCB FAH	BSCB FAL	BSCB RAH	BSCB RAL	BSCA FBH	BSCA FBL	BSCA RBH	BSCA RBL	BSGT RGDF	BSGT RGDR	BSGT RGCF	BSGT RGCR	BSGT RGBF	BSGT RGBR	BSGT RGAF	BSGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BSGTRGAR	GTETRGA 立ち上がり要因 GTCCRB インプットキャプチャ許可 0: GTETRGA 入力の立ち上がりによる GTCCRB インプットキャプチャを禁止 1: GTETRGA 入力の立ち上がりによる GTCCRB インプットキャプチャを許可	R/W

ビット	シンボル	機能	R/W
1	BSGTRGAF	GTETRGA 立ち下がり要因 GTCCRB インพุットキャプチャ許可 0: GTETRGA 入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTETRGA 入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
2	BSGTRGBR	GTETRGB 立ち上がり要因 GTCCRB インพุットキャプチャ許可 0: GTETRGB 入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTETRGB 入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W
3	BSGTRGBF	GTETRGB 立ち下がり要因 GTCCRB インพุットキャプチャ許可 0: GTETRGB 入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTETRGB 入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
4	BSGTRGCR	GTETRGC 立ち上がり要因 GTCCRB インพุットキャプチャ許可 0: GTETRGC 入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTETRGC 入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W
5	BSGTRGCF	GTETRGC 立ち下がり要因 GTCCRB インพุットキャプチャ許可 0: GTETRGC 入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTETRGC 入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
6	BSGTRGDR	GTETRGD 立ち上がり要因 GTCCRB インพุットキャプチャ許可 0: GTETRGD 入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTETRGD 入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W
7	BSGTRGDF	GTETRGD 立ち下がり要因 GTCCRB インพุットキャプチャ許可 0: GTETRGD 入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTETRGD 入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
8	BSCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W
9	BSCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W
10	BSCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
11	BSCAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
12	BSCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W
13	BSCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W

ビット	シンボル	機能	R/W
14	BSCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
15	BSCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
16	BSELCA	ELC_GPTA イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTA イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTA イベント入力による GTCCRB インพุットキャプチャを許可	R/W
17	BSELCB	ELC_GPTB イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTB イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTB イベント入力による GTCCRB インพุットキャプチャを許可	R/W
18	BSELCC	ELC_GPTC イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTC イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTC イベント入力による GTCCRB インพุットキャプチャを許可	R/W
19	BSELCD	ELC_GPTD イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTD イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTD イベント入力による GTCCRB インพุットキャプチャを許可	R/W
20	BSELCE	ELC_GPTE イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTE イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTE イベント入力による GTCCRB インพุットキャプチャを許可	R/W
21	BSELCF	ELC_GPTF イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTF イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTF イベント入力による GTCCRB インพุットキャプチャを許可	R/W
22	BSELCG	ELC_GPTG イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTG イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTG イベント入力による GTCCRB インพุットキャプチャを許可	R/W
23	BSELCH	ELC_GPTH イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTH イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTH イベント入力による GTCCRB インพุットキャプチャを許可	R/W
31:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. n = 0~13

GTICBSR レジスタは、GTCCRB レジスタへのインพุットキャプチャ要因を設定するレジスタです。

GTICBSR レジスタの各ビットのうち、少なくともひとつのビットが 1 の状態の場合、GTCCRB レジスタをインพุットキャプチャレジスタとするインพุットキャプチャ動作を行います。

GTETR_{Gn} (n = A~D) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

BSGTRGAR ビット (GTETRGA 立ち上がり要因 GTCCRB インพุットキャプチャ許可)

BSGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCCRB レジスタへのインพุットキャプチャの許可／禁止を選択します。

BSGTRGAF ビット (GTETRGA 立ち下がり要因 GTCCRB インพุットキャプチャ許可)

BSGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCCRB レジスタへのインพุットキャプチャの許可／禁止を選択します。

BSGTRGBR ビット (GTETRGB 立ち上がり要因 GTCCRB インพุットキャプチャ許可)

BSGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCCRB レジスタへのインพุットキャプチャの許可／禁止を選択します。

BSGTRGBF ビット (GTETRGB 立ち下がり要因 GTCCRB インพุットキャプチャ許可)

BSGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSGTRGCR ビット (GTETRGC 立ち上がり要因 GTCCRB インพุットキャプチャ許可)

BSGTRGCR ビットは GTETRGC 入力の立ち上がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSGTRGCF ビット (GTETRGC 立ち下がり要因 GTCCRB インพุットキャプチャ許可)

BSGTRGCF ビットは GTETRGC 入力の立ち下がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSGTRGDR ビット (GTETRGD 立ち上がり要因 GTCCRB インพุットキャプチャ許可)

BSGTRGDR ビットは GTETRGD 入力の立ち上がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSGTRGDF ビット (GTETRGD 立ち下がり要因 GTCCRB インพุットキャプチャ許可)

BSGTRGDF ビットは GTETRGD 入力の立ち下がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

BSCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

BSCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)

BSCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)

BSCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

BSCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

BSCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)

BSCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRB レジスタへのインพุットキャプチャの許可/禁止を選択します。

BSCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRB インプットキャプチャ許可)

BSCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRB レジスタへのインプットキャプチャの許可/禁止を選択します。

BSELCm ビット (ELC_GPTm イベント要因 GTCCRB インプットキャプチャ許可) (m = A~H)

BSELCm ビットは ELC_GPTm からのイベント入力による GTCCRB レジスタへのインプットキャプチャの許可/禁止を選択します。

20.2.12 GTCR : 汎用 PWM タイマコントロールレジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x2C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Bit field:	—	—	—	—	—	TPCS[3:0]					—	—	—	—	MD[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	CST	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	機能	R/W
0	CST	カウントスタート 0: カウント動作を停止 1: カウント動作を実行	R/W
15:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
18:16	MD[2:0]	モード選択 000: のこぎり波 PWM モード (シングル/ダブルバッファ可) 001: のこぎり波ワンショットパルスモード (バッファ動作固定) 010: 設定禁止 011: 設定禁止 100: 三角波 PWM モード 1 (谷 32 ビット転送) (シングル/ダブルバッファ可) 101: 三角波 PWM モード 2 (山/谷 32 ビット転送) (シングル/ダブルバッファ可) 110: 三角波 PWM モード 3 (谷 64 ビット転送) (バッファ動作固定) 111: 設定禁止	R/W
22:19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
26:23	TPCS[3:0]	タイマプリスケラ選択 0000: PCLKD/1 0001: PCLKD/2 0010: PCLKD/4 0011: PCLKD/8 0100: PCLKD/16 0101: PCLKD/32 0110: PCLKD/64 0111: 設定禁止 1000: PCLKD/256 1001: 設定禁止 1010: PCLKD/1024 1011: 設定禁止 1100: GTETRGA (POEG 経由) 1101: GTETRGB (POEG 経由) 1110: GTETRGC (POEG 経由) 1111: GTETRGD (POEG 経由)	R/W

ビット	シンボル	機能	R/W
31:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTCR レジスタは、GTCNT カウンタを制御するレジスタです。

CST ビット (カウントスタート)

CST ビットは GTCNT カウンタのスタート/ストップを制御します。

[1 になる条件]

- GTSSR.CSTRT ビットが 1 の状態で、GTSTR レジスタの値 (チャンネル番号はビット番号に対応) を 1 にしたとき
- GTSSR レジスタでカウントスタート要因として許可された ELC イベント入力、外部トリガもしくは GTIOcNA 入力端子/GTIOcNB 入力端子条件が発生したとき (n = 0~13)
- ソフトウェアで直接 1 を書き込んだとき

[0 になる条件]

- GTPSR.CSTOP ビットが 1 の状態で、GTSTP レジスタの値 (チャンネル番号はビット番号に対応) を 1 にしたとき
- GTPSR レジスタでカウントストップ要因として許可された ELC イベント入力、外部トリガもしくは GTIOcNA 入力端子/GTIOcNB 入力端子条件が発生したとき (n = 0~13)
- ソフトウェアで直接 0 を書き込んだとき
- GTPC.ASTP ビットが 1 のとき、周期カウント機能が終了する場合

MD[2:0] ビット (モード選択)

MD[2:0] ビットは GPT の動作モードを選択します。

インプットキャプチャ時は、MD[2] ビットだけが有効です。のこぎり波モードのカウントは MD[2] ビットが 0 の状態で行い、三角波モードのカウントは MD[2] ビットが 1 の状態で行います。MD ビットの設定は、GTCNT カウンタの動作が停止しているときに行ってください。イベントカウント動作中 (GTUPSR レジスタと GTDNSR レジスタビットの少なくとも 1 つが 1 に設定されているとき)、MD ビットの設定は無視され、のこぎり波モードまたは三角波モードのカウントは実行されません。代わりに、GTUPSR レジスタと GTDNSR レジスタによって設定されたソースによるアップカウントまたはダウンカウントが実行されます。

TPCS[3:0] ビット (タイマプリスケラ選択)

TPCS[3:0] ビットは GTCNT カウンタのクロックを選択します。チャンネルごとに個別にクロックプリスケラの選択が可能です。TPCS[3:0] ビットの設定は、GTCNT カウンタの動作が停止しているときに行ってください。GTETRGA、GTETRGB、GTETRGC、または GTETRGD が選択された場合、エッジ立ち上がり時の POEG への出力はクロックソースになります。これらの信号の極性を POEG で設定してください。

20.2.13 GTUDDTYC : 汎用 PWM タイマカウンタ方向、デューティ設定レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x30

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	OBDT YR	OBDT YF	OBDTY[1:0]	—	—	—	—	OADT YR	OADT YF	OADTY[1:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	UDF	UD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	UD	カウンタ方向設定 0: GTCNT カウンタはダウンカウンタ 1: GTCNT カウンタはアップカウンタ	R/W
1	UDF	カウンタ方向強制設定 0: 強制設定しない 1: 強制設定する	R/W
15:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
17:16	OADTY[1:0]	GTIOCnA 出力デューティ設定 0 0: GTIOCnA 端子のデューティはコンペアマッチに依存 0 1: GTIOCnA 端子のデューティはコンペアマッチに依存 1 0: GTIOCnA 端子のデューティは 0% 1 1: GTIOCnA 端子のデューティは 100%	R/W
18	OADTYF	GTIOCnA 出力デューティ強制設定 0: 強制設定しない 1: 強制設定する	R/W
19	OADTYR	0%/100%デューティ設定解除後の GTIOCnA 出力値選択 0: 0%/100%デューティ比設定解除後にデューティ比が設定された場合、GTIOA[3:2]ビットで選択された機能が出力値に適用 1: 0%または 100%デューティ比設定解除後に GTIOA[3:2]ビットで選択された機能がマスクされたコンペアマッチ出力値に適用されます。	R/W
23:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25:24	OBDTY[1:0]	GTIOCnB 出力デューティ設定 0 0: GTIOCnB 端子のデューティはコンペアマッチに依存 0 1: GTIOCnB 端子のデューティはコンペアマッチに依存 1 0: GTIOCnB 端子のデューティは 0% 1 1: GTIOCnB 端子のデューティは 100%	R/W
26	OBDTYF	GTIOCnB 出力デューティ強制設定 0: 強制設定しない 1: 強制設定する	R/W
27	OBDTYR	0%/100%デューティ設定解除後の GTIOCnB 出力値選択 0: 0%/100%デューティ比設定解除後にデューティ比が設定された場合、GTIOB[3:2]ビットで選択された機能が出力値に適用 1: 0%/100%デューティ比設定解除後に GTIOB[3:2]ビットで選択された機能がマスクされたコンペアマッチ出力値に適用	R/W
31:28	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. n = 0~13

GTUDDTYC レジスタは、GTCNT カウンタのカウント方向（アップ/ダウン）および GTIOCnA/GTIOCnB 端子出力のデューティを設定するレジスタです。

イベントカウンタ動作中では、本設定は無効です。

【カウント方向】

- のこぎり波モードの場合
アップカウント中に UD 値を 0 にした場合、オーバーフロー時に (GTCNT カウンタ値が GTPR 値になった後、カウントクロックに同期したタイミングで) カウント方向が切り替わります。ダウンカウント中に UD 値を 1 にした場合、アンダーフロー時に (GTCNT カウンタ値が 0 になった後、カウントクロックに同期したタイミングで) カウント方向が切り替わります。
カウント停止中に UDF ビットが 0 の状態で UD 値を 1 から 0 に変更した場合、カウント動作はアップカウントとなり、オーバーフロー時に (GTCNT カウンタ値が GTPR 値になった後、カウントクロックに同期したタイミングで) カウント方向が切り替わります。カウント停止中に UDF ビットが 0 の状態で UD 値を 0 から 1 に変更した場合、カウント動作はダウンカウントとなり、アンダーフロー時に (GTCNT カウンタ値が 0 になった後、カウントクロックに同期したタイミングで) カウント方向が切り替わります。
カウント停止中に UDF ビットを 1 にすると、UD ビット値がカウントスタート時のカウント方向に反映されます。
- 三角波モードの場合
カウント中に UD 値を変更しても、カウント方向は切り替わりません。カウントストップ中に UDF ビットが 0 の状態で UD 値を変更しても、カウントスタート時のカウント方向には反映されません。
カウント停止中に UDF ビットを 1 にすると、そのときの UD 値がカウントスタート時のカウント方向に反映されます。

UD ビット (カウント方向設定)

UD ビットは GTCNT カウンタのカウント方向 (アップ/ダウン) を設定します。

UDF ビット (カウント方向強制設定)

UDF ビットは GTCNT カウンタスタート時のカウント方向を強制的に UD 値に設定します。カウンタが動作している間は、このビットに 0 以外を書き込まないでください。カウントストップ中に 1 を書いた場合、カウントがスタートする前に 0 に戻してください。

【出力デューティ】

- のこぎり波モードの場合
アップカウント中に OADTY/OBDTY 値を変更すると、オーバーフロー時 (GTCNT = GTPR) にデューティが反映されます。ダウンカウント中に OADTY/OBDTY 値を変更すると、アンダーフロー時 (GTCNT = 0) にデューティが反映されます。
カウント停止中に、OADTYF/OBDTYF ビットが 0 の状態で OADTY/OBDTY 値を変更すると、カウンタ動作スタート時に出力デューティは反映されません。カウント方向がアップカウントの場合、オーバーフロー時 (GTCNT = GTPR) に出力デューティが反映されます。カウント方向がダウンカウントの場合、アンダーフロー時 (GTCNT = 0) に出力デューティが反映されます。
カウント停止中に、OADTYF/OBDTYF ビットが 1 の状態で OADTY/OBDTY 値を変更すると、カウンタ動作スタート時に出力デューティが反映されます。
- 三角波モードの場合
カウント中に OADTY/OBDTY 値を変更すると、アンダーフロー時にデューティが反映されます。
カウント停止中に、OADTYF/OBDTYF ビットが 0 の状態で OADTY/OBDTY 値を変更すると、カウンタ動作スタート時に出力デューティは反映されません。ただし、アンダーフロー時に出力デューティが反映されます。
カウント停止中に、OADTYF/OBDTYF ビットが 1 の状態で OADTY/OBDTY 値を変更すると、カウンタ動作スタート時に出力デューティが反映されます。

のこぎり波モードと三角波モードで、OADTYF/OBDTYF ビットが 0 に戻った場合、および OADTYF/OBDTYF ビットを 1 にして、カウント動作停止中に最初の周期のデューティに対して OADTY[1:0]/OBDTY[1:0] ビットを設定した後に OADTY[1:0]/OBDTY[1:0] ビットを設定した場合、カウント動作停止中に設定されたこれらのデューティ周期は、カウント動作開始後の最初の周期と 2 番目の周期に反映されます。

OmDTY[1:0] ビット (GTIOCnm 出力デューティ設定) (m = A、B)

OmDTY[1:0] ビットは GTIOCnm 端子の出力デューティ (0%、100%、またはコンペアマッチ制御) を設定します。

OmDTYF ビット (GTIOCnm 出力デューティ強制設定) (m = A、B)

OmDTYF ビットは出力デューティ比を OmDTY の設定値に強制的に設定します。カウンタの動作中は、このビットを 0 にしてください。

OmDTYR ビット (0%/100%デューティ設定解除後の GTIOCnm 出力値選択) (m = A、B)

制御が 0%/100%デューティ設定から GTIOCnm 端子のコンペアマッチに変更され、かつ GTIOR.GTIOm[3:2] ビットが 00b (周期の終わりで出力保持) または 11b (周期の終わりでトグル出力) に設定された場合、OmDTYR ビットは周期の終わりで出力保持/トグル出力の対象となる値を選択します。

デューティ比 0%/100%動作中に、GPT は内部でコンペアマッチ動作を継続します。OmDTYR ビットを 1 にすると、周期の終わりででのコンペアマッチの値が GTIOm[3:2] ビットに適用されます。

20.2.14 GTIOR : 汎用 PWM タイマ I/O コントロールレジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x34

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	NFCSB[1:0]		NFBEN	—	—	OBDF[1:0]		OBE	OBHLD	OBDFLT	—	GTIOB[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	NFCSA[1:0]		NFAEN	—	—	OADF[1:0]		OAE	OAHLDT	OADFLT	—	GTIOA[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	GTIOA[4:0]	GTIOCnA 端子機能選択 表 20.4 を参照してください。	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	OADF LT	カウントストップ時の GTIOCnA 端子出力値設定 0: カウントストップ時に GTIOCnA 端子は Low を出力 1: カウントストップ時に GTIOCnA 端子は High を出力	R/W
7	OAHLDT	カウントスタート/ストップ時の GTIOCnA 端子出力設定 0: カウントスタート/ストップ時の GTIOCnA 端子出力レベルはレジスタ設定値に従う 1: カウントスタート/ストップ時の GTIOCnA 端子出力レベルは保持される	R/W
8	OAE	GTIOCnA 端子出力許可 0: 出力を禁止 1: 出力を許可	R/W
10:9	OADF[1:0]	GTIOCnA 端子禁止値設定 0 0: 以下のいずれも設定しない 0 1: 出力ネゲート制御に対応して GTIOCnA 端子は Hi-Z に設定される 1 0: 出力ネゲート制御に対応して GTIOCnA 端子は 0 に設定される 1 1: 出力ネゲート制御に対応して GTIOCnA 端子は 1 に設定される	R/W
12:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13	NFAEN	GTIOCnA 端子入力ノイズフィルタ有効 0: GTIOCnA 端子のノイズフィルタは無効 1: GTIOCnA 端子のノイズフィルタは有効	R/W

ビット	シンボル	機能	R/W
15:14	NFCSA[1:0]	GTIOcNA 端子入力ノイズフィルタサンプリングクロック選択 0 0: PCLKD/1 0 1: PCLKD/4 1 0: PCLKD/16 1 1: PCLKD/64	R/W
20:16	GTIOB[4:0]	GTIOcNB 端子機能選択 表 20.4 を参照してください。	R/W
21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
22	OBDFLT	カウントストップ時の GTIOcNB 端子出力値設定 0: カウントストップ時に GTIOcNB 端子は Low を出力 1: カウントストップ時に GTIOcNB 端子は High を出力	R/W
23	OBHLD	カウントスタート/ストップ時の GTIOcNB 端子出力設定 0: カウントスタート/ストップ時の GTIOcNB 端子出力レベルはレジスタ設定値に従う 1: カウントスタート/ストップ時の GTIOcNB 端子出力レベルは保持される	R/W
24	OBE	GTIOcNB 端子出力許可 0: 出力を禁止 1: 出力を許可	R/W
26:25	OBDF[1:0]	GTIOcNB 端子禁止値設定 0 0: 以下のいずれも設定しない 0 1: 出力ネゲート制御に対応して GTIOcNB 端子は Hi-Z に設定される 1 0: 出力ネゲート制御に対応して GTIOcNB 端子は 0 に設定される 1 1: 出力ネゲート制御に対応して GTIOcNB 端子は 1 に設定される	R/W
28:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29	NFBEN	ノイズフィルタ B 有効 0: GTIOcNB 端子のノイズフィルタは無効 1: GTIOcNB 端子のノイズフィルタは有効	R/W
31:30	NFCSB[1:0]	ノイズフィルタ B サンプリングクロック選択 0 0: PCLKD/1 0 1: PCLKD/4 1 0: PCLKD/16 1 1: PCLKD/64	R/W

注. n = 0~13

GTIOR レジスタは GTIOcNA 端子と GTIOcNB 端子の機能を設定するレジスタです (n = 0~13)。

GTIOA[4:0]ビット (GTIOcNA 端子機能選択)

GTIOA[4:0]ビットは GTIOcNA 端子の機能を選択します。詳細は、表 20.4 を参照してください。

OADFLT ビット (カウントストップ時の GTIOcNA 端子出力値設定)

OADFLT ビットはカウントストップ時に、GTIOcNA 端子が High または Low のいずれを出力するかを設定します。

OAHL D ビット (カウントスタート/ストップ時の GTIOcNA 端子出力設定)

OAHL D ビットはカウントスタート/ストップ時に、GTIOcNA 端子の出力レベルが保持されるか、レジスタ設定値に従うかを指定します。

[OAHL D ビットを 0 にした場合]

- カウントスタート時に、GTIOA[4]ビットで指定した値を出力
- カウントストップ時に、OADFLT ビットで指定した値を出力
- カウントストップ中に、OADFLT ビットを書き換えた場合、ただちに出力に反映される

[OAHL D ビットを 1 にした場合]

- カウントスタート/ストップ時に出力が保持される

OAE ビット (GTIOCnA 端子出力許可)

OAE ビットは GTIOCnA 端子出力する/しないを選択します。

GTCCRA レジスタをインプットキャプチャレジスタとして使用する場合 (GTICASR レジスタの少なくともひとつのビットが 1 の状態の場合) は、OAE ビットの設定にかかわらず GTIOCnA 端子出力を行いません。

OADF[1:0]ビット (GTIOCnA 端子禁止値設定)

OADF[1:0]ビットは POEG からの出力禁止要求に対応して GTIOCnA 端子の出力値を選択します。

NFAEN ビット (GTIOCnA 端子入力ノイズフィルタ有効)

NFAEN ビットは GTIOCnA 端子からの入力に対してノイズフィルタを有効または無効にします。このビット値を変更すると予想外のエッジが内部で発生する恐れがあるため、GTIOR レジスタの該当端子に対しアウトプットコンペア機能を選択してから、このビットを変更してください。

NFCSA[1:0]ビット (GTIOCnA 端子入力ノイズフィルタサンプリングクロック選択)

NFCSA[1:0]ビットは GTIOCnA 端子のノイズフィルタのサンプリング周期を設定します。これらのビットを設定する場合、選択したサンプリング周期の 2 周期分待った後、インプットキャプチャ機能を設定してください。

GTIOB[4:0]ビット (GTIOCnB 端子機能選択)

GTIOB[4:0]ビットは GTIOCnB 端子の機能を選択します。詳細は、表 20.4 を参照してください。

OBDFLT ビット (カウントストップ時の GTIOCnB 端子出力値設定)

OBDFLT ビットはカウントストップ時に、GTIOCnB 端子が High または Low のいずれを出力するかを設定します。

OBHLD ビット (カウントスタート/ストップ時の GTIOCnB 端子出力設定)

OBHLD ビットはカウントスタート/ストップ時に、GTIOCnB 端子の出力レベルが保持されるか、レジスタ設定値に従うか指定します。

[OBHLD ビットを 0 にした場合]

- カウントスタート時に、GTIOB[4]ビットで指定した値を出力
- カウントストップ時に、OBDFLT ビットで指定した値を出力
- カウントストップ中に、OBDFLT ビットを書き換えた場合、ただちに出力に反映される

[OBHLD ビットを 1 にした場合]

- カウントスタート/ストップ時に出力が保持される

OBE ビット (GTIOCnB 端子出力許可)

OBE ビットは GTIOCnB 端子出力する/しないを選択します。

GTCCRB レジスタをインプットキャプチャレジスタとして使用する場合 (GTICBSR レジスタの少なくともひとつのビットが 1 の状態の場合) は、OBE ビットの設定にかかわらず GTIOCnB 端子出力を行いません。

OBDF[1:0]ビット (GTIOCnB 端子禁止値設定)

OBDF[1:0]ビットは POEG からの出力禁止要求に対応して GTIOCnB 端子の出力値を選択します。

NFBEN ビット (ノイズフィルタ B 有効)

NFBEN ビットは GTIOCnB 端子からの入力に対してノイズフィルタを有効または無効にします。このビット値を変更すると予想外のエッジが内部で発生する恐れがあるため、GTIOR レジスタの該当端子に対しアウトプットコンペア機能を選択してから、このビットを変更してください。

NFCSB[1:0]ビット (ノイズフィルタ B サンプリングクロック選択)

NFCSB[1:0]ビットは GTIOCnB 端子のノイズフィルタのサンプリング周期を設定します。これらのビットを設定する場合、選択したサンプリング周期の 2 周期分待った後、インプットキャプチャ機能を設定してください。

表 20.4 GTIOA[4:0]および GTIOB[4:0]ビットの設定

GTIOA/GTIOB[4:0]ビット					機能		
b4	b3	b2	b1	b0	b4	b3, b2(注1) (注2) (注3)	b1, b0(注2)
0	0	0	0	0	初期出力は Low	周期の終わりで出力保持	GTCCRA/GTCCRB コンペアマッチで出力保持
0	0	0	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
0	0	0	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
0	0	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
0	0	1	0	0		周期の終わりで Low 出力	GTCCRA/GTCCRB コンペアマッチで出力保持
0	0	1	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
0	0	1	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
0	0	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
0	1	0	0	0		周期の終わりで High 出力	GTCCRA/GTCCRB コンペアマッチで出力保持
0	1	0	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
0	1	0	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
0	1	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
0	1	1	0	0		周期の終わりでトグル出力	GTCCRA/GTCCRB コンペアマッチで出力保持
0	1	1	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
0	1	1	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
0	1	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	0	0	0	0	初期出力は High	周期の終わりで出力保持	GTCCRA/GTCCRB コンペアマッチで出力保持
1	0	0	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
1	0	0	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
1	0	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	0	1	0	0		周期の終わりで Low 出力	GTCCRA/GTCCRB コンペアマッチで出力保持
1	0	1	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
1	0	1	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
1	0	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	1	0	0	0		周期の終わりで High 出力	GTCCRA/GTCCRB コンペアマッチで出力保持
1	1	0	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
1	1	0	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
1	1	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	1	1	0	0		周期の終わりでトグル出力	GTCCRA/GTCCRB コンペアマッチで出力保持
1	1	1	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
1	1	1	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
1	1	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力

- 注 1. 周期の終わりとは、のこぎり波モードのときはオーバーフロー（アップカウント動作時に GTCNT が GTPR から 0 になる）、アンダーフロー（ダウンカウント動作時に GTCNT が 0 から GTPR になる）、カウンタクリア、三角波モードのときは谷（GTCNT が 0 から 1 になる）を示します。
- 注 2. コンペアマッチ動作時に、周期の終わり と GTCCRA/GTCCRB コンペアマッチのタイミングが一致すると、のこぎり波 PWM モードでは b3 と b2 の設定値が優先され、それ以外のモードでは b1 と b0 の設定値が優先されます。
- 注 3. イベントカウント動作時（GTUPSR レジスタまたは GTDNSR レジスタの各ビットのうち、少なくともひとつのビットが 1 の状態の場合）、b3 と b2 の設定は無効です。

20.2.15 GTINTAD : 汎用 PWM タイマ割り込み出力設定レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x38

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	GRPA BL	GRPA BH	—	—	—	GRP[1:0]	—	—	—	—	ADTR BDEN	ADTR BUEN	ADTR ADEN	ADTR AUEN	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
23:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	ADTRAUEN	GTADTRA レジスタコンペアマッチ (アップカウント) A/D 変換開始要求許可 0: A/D 変換開始要求を禁止 1: A/D 変換開始要求を許可	R/W
17	ADTRADEN	GTADTRA レジスタコンペアマッチ (ダウンカウント) A/D 変換開始要求許可 0: A/D 変換開始要求を禁止 1: A/D 変換開始要求を許可	R/W
18	ADTRBUEN	GTADTRB レジスタコンペアマッチ (アップカウント) A/D 変換開始要求許可 0: A/D 変換開始要求を禁止 1: A/D 変換開始要求を許可	R/W
19	ADTRBDEN	GTADTRB レジスタコンペアマッチ (ダウンカウント) A/D 変換開始要求許可 0: A/D 変換開始要求を禁止 1: A/D 変換開始要求を許可	R/W
23:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25:24	GRP[1:0]	出力禁止要因選択 0 0: グループ A 出力禁止要因選択 0 1: グループ B 出力禁止要因選択 1 0: グループ C 出力禁止要因を選択 1 1: グループ D 出力禁止要因を選択	R/W
28:26	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29	GRPABH	同時出力レベル High 禁止要求許可 0: 同時出力レベル High 禁止要求を禁止 1: 同時出力レベル High 禁止要求を許可	R/W
30	GRPABL	同時出力レベル Low 禁止要求許可 0: 同時出力レベル Low 禁止要求を禁止 1: 同時出力レベル Low 禁止要求を許可	R/W
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTINTAD レジスタは、割り込み要求、A/D 変換開始要求、および出力禁止要求を許可または禁止します。

ADTRAUEN ビット (GTADTRA レジスタコンペアマッチ (アップカウント) A/D 変換開始要求許可)

GTCNT カウンタのアップカウント時の GTADTRA レジスタとのコンペアマッチによる A/D 変換開始要求を許可または禁止します。

イベントカウント動作中、および A/D 変換開始要求が発生していない場合、本設定は無効です。

ADTRADEN ビット (GTADTRA レジスタコンペアマッチ (ダウンカウント) A/D 変換開始要求許可)

GTCNT カウンタのダウンカウント時の GTADTRA レジスタとのコンペアマッチによる A/D 変換開始要求を許可または禁止します。

イベントカウント動作中、および A/D 変換開始要求が発生していない場合、本設定は無効です。

ADTRBUEN ビット (GTADTRB レジスタコンペアマッチ (アップカウント) A/D 変換開始要求許可)

GTCNT カウンタのアップカウント時の GTADTRB レジスタとのコンペアマッチによる A/D 変換開始要求を許可または禁止します。

イベントカウント動作中、および A/D 変換開始要求が発生していない場合、本設定は無効です。

ADTRBDEN ビット (GTADTRB レジスタコンペアマッチ (ダウンカウント) A/D 変換開始要求許可)

GTCNT カウンタのダウンカウント時の GTADTRB レジスタとのコンペアマッチによる A/D 変換開始要求を許可または禁止します。

イベントカウント動作中、および A/D 変換開始要求が発生していない場合、本設定は無効です。

GRP[1:0]ビット (出力禁止要因選択)

GPT から POEG への出力禁止要求のグループと、POEG から GPT への GTIOCnA 端子と GTIOCnB 端子の出力禁止のグループを選択します。

POEG への出力禁止要求は、それぞれの禁止要求許可ビットに続くデッドタイムエラー、同時 High 出力、同時 Low 出力要因とともに、GRP[1:0]ビットで選択されたグループへ出力されます。

GTST.ODF は GRP[1:0]ビットで選択した出力禁止要因グループの要求を示します。GTIOR.OAE ビットと GTIOR.OBE ビットがともに 0 の場合に GRP[1:0]ビットを設定してください。

GPT に接続されたグループ以外の POEG を GRP[1:0]ビットで選択した場合、ODF フラグは常に 0 となり、ステータスが出力禁止状態に変わることはありません。

GRPABH ビット (同時出力レベル High 禁止要求許可)

GRPABH ビットは GTIOCnA 端子と GTIOCnB 端子が同時に 1 を出力する場合に、出力禁止要求を許可または禁止します。

GRPABL ビット (同時出力レベル Low 禁止要求許可)

GRPABL ビットは GTIOCnA 端子と GTIOCnB 端子が同時に 0 を出力する場合に、出力禁止要求を許可または禁止します。

20.2.16 GTST : 汎用 PWM タイマステータスレジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x3C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PCF	OABLF	OABHF	—	—	—	—	ODF	—	—	—	—	ADTRBDF	ADTRBUF	ADTRADF	ADTRAUF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TUCF	—	—	—	—	—	—	TCFPU	TCFPO	TCFF	TCFE	TCFD	TCFC	TCFB	TCFA	
Value after reset:	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TCFA	インプットキャプチャ/コンペアマッチフラグ A 0: GTCCRA インプットキャプチャ/コンペアマッチの発生なし 1: GTCCRA インプットキャプチャ/コンペアマッチの発生あり	R/W(注1)
1	TCFB	インプットキャプチャ/コンペアマッチフラグ B 0: GTCCRB インプットキャプチャ/コンペアマッチの発生なし 1: GTCCRB インプットキャプチャ/コンペアマッチの発生あり	R/W(注1)

ビット	シンボル	機能	R/W
2	TCFC	インプットコンペアマッチフラグ C 0: GTCCRC コンペアマッチの発生なし 1: GTCCRC コンペアマッチの発生あり	R/W(注1)
3	TCFD	インプットコンペアマッチフラグ D 0: GTCCRD コンペアマッチの発生なし 1: GTCCRD コンペアマッチの発生あり	R/W(注1)
4	TCFE	インプットコンペアマッチフラグ E 0: GTCCRE コンペアマッチの発生なし 1: GTCCRE コンペアマッチの発生あり	R/W(注1)
5	TCFF	インプットコンペアマッチフラグ F 0: GTCCRF コンペアマッチの発生なし 1: GTCCRF コンペアマッチの発生あり	R/W(注1)
6	TCFPO	オーバーフローフラグ 0: オーバーフロー (山) の発生なし 1: オーバーフロー (山) の発生あり	R/W(注1)
7	TCFPU	アンダーフローフラグ 0: アンダーフロー (谷) の発生なし 1: アンダーフロー (谷) の発生あり	R/W(注1)
14:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	TUCF	カウント方向フラグ 0: GTCNT カウンタはダウンカウント 1: GTCNT カウンタはアップカウント	R
16	ADTRAUF	GTADTRA レジスタコンペアマッチ (アップカウント) A/D 変換開始要求フラグ 0: アップカウント中、GTADTRA レジスタコンペアマッチの発生なし 1: アップカウント中、GTADTRA レジスタコンペアマッチの発生あり	R/W(注1)
17	ADTRADF	GTADTRA レジスタコンペアマッチ (ダウンカウント) A/D 変換開始要求フラグ 0: ダウンカウント中、GTADTRA レジスタコンペアマッチの発生なし 1: ダウンカウント中、GTADTRA レジスタコンペアマッチの発生あり	R/W(注1)
18	ADTRBUF	GTADTRB レジスタコンペアマッチ (アップカウント) A/D 変換開始要求フラグ 0: アップカウント中、GTADTRB レジスタコンペアマッチの発生なし 1: アップカウント中、GTADTRB レジスタコンペアマッチの発生あり	R/W(注1)
19	ADTRBDF	GTADTRB レジスタコンペアマッチ (ダウンカウント) A/D 変換開始要求フラグ 0: ダウンカウント中、GTADTRB レジスタコンペアマッチの発生なし 1: ダウンカウント中、GTADTRB レジスタコンペアマッチの発生あり	R/W(注1)
23:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	ODF	出力禁止フラグ 0: 出力禁止要求の発生なし 1: 出力禁止要求の発生あり	R
28:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29	OABHF	同時出力レベル High フラグ 0: GTIOCA 端子と GTIOCB 端子の両方で 1 出力の同時発生なし 1: GTIOCA 端子と GTIOCB 端子の両方で 1 出力の同時発生あり	R
30	OABLF	同時出力レベル Low フラグ 0: GTIOCA 端子と GTIOCB 端子の両方で 0 出力の同時発生なし 1: GTIOCA 端子と GTIOCB 端子の両方で 0 出力の同時発生あり	R
31	PCF(注2)	周期計数機能終了フラグ 0: 周期計数機能終了の発生なし 1: 周期計数機能終了の発生あり	R/W(注1)

注 1. このビットは 0 のみ書けます。1 を書かないでください。

ADTRAUF、ADTRADF、ADTRBUF、または ADTRBDF フラグをクリアする場合は、クリアしたいフラグにのみ 0 を、クリアしたくないフラグには 1 を書き込んでください。

注 2. このビットは GPT320~GPT323、GPT168~GPT1610 でのみ使用可能です。GPT324~GPT327、GPT1611~GPT1613 では、このビットは 0 が読めます。書く場合、0 としてください。

GTST レジスタは、GPT の状態を示します。

TCFA フラグ (インプットキャプチャ/コンペアマッチフラグ A)

TCFA フラグは GTCCRA のインプットキャプチャまたはコンペアマッチのステータスを示します。

[1 になる条件]

- GTCCRA レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ値 = GTCCRA レジスタ値になったとき
- GTCCRA レジスタがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によって GTCNT カウンタ値が GTCCRA レジスタに転送されたとき

[0 になる条件]

- このフラグに 0 を書いたとき

TCFB フラグ (インプットキャプチャ/コンペアマッチフラグ B)

TCFB フラグは GTCCRB のインプットキャプチャまたはコンペアマッチのステータスを示します。

[1 になる条件]

- GTCCRB レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ値 = GTCCRB レジスタ値になったとき
- GTCCRB レジスタがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によって GTCNT カウンタの値が GTCCRB レジスタに転送されたとき

[0 になる条件]

- このフラグに 0 を書いたとき

TCFC フラグ (インプットコンペアマッチフラグ C)

TCFC フラグは GTCCRC のコンペアマッチのステータスを示します。

GTCCRC がバッファ動作を実行するとき、GTCCRC はコンペアマッチを実行しません。

[1 になる条件]

- GTCNT カウンタ値 = GTCCRC レジスタ値になったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] = 01b、10b、11b (GTCCRC レジスタがバッファ動作)

TCFD フラグ (インプットコンペアマッチフラグ D)

TCFD フラグは GTCCRD のコンペアマッチのステータスを示します。

GTCCRD がバッファ動作を実行するとき、GTCCRD はコンペアマッチを実行しません。

[1 になる条件]

- GTCNT カウンタ値 = GTCCRD レジスタ値になったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] = 10b、11b (GTCCRD レジスタがバッファ動作)

TCFE フラグ (インプットコンペアマッチフラグ E)

TCFE フラグは GTCCRE のコンペアマッチのステータスを示します。

GTCCRE がバッファ動作を実行するとき、GTCCRE はコンペアマッチを実行しません。

[1 になる条件]

- GTCNT カウンタ値 = GTCCRE レジスタ値になったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRB[1:0] = 01b、10b、11b (GTCCRE レジスタがバッファ動作)

TCFF フラグ (インプットコンペアマッチフラグ F)

TCFF フラグは GTCCRF のコンペアマッチのステータスを示します。

GTCCRF がバッファ動作を実行するとき、GTCCRF はコンペアマッチを実行しません。

[1 になる条件]

- GTCNT カウンタ値 = GTCCRF レジスタ値になったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRB[1:0] = 10b、11b (GTCCRF レジスタがバッファ動作)

TCFPO フラグ (オーバーフローフラグ)

TCFPO フラグはオーバーフローまたは山が発生したことを示します。

[1 になる条件]

- のこぎり波モードにおいて、オーバーフロー (アップカウント時に GTCNT カウンタが GTPR 値から 0 に変化) が発生したとき
- 三角波モードにおいて、山 (GTCNT カウンタが GTPR 値から GTPR 値-1 に変化) が発生したとき
- ハードウェア要因によるカウントで、オーバーフロー (アップカウント時に GTCNT カウンタ値が GTPR 値から 0 に変化) が発生したとき

[0 になる条件]

- このフラグに 0 を書いたとき

TCFPU フラグ (アンダーフローフラグ)

TCFPU フラグはアンダーフローまたは谷が発生したことを示します。

[1 になる条件]

- のこぎり波モードにおいて、アンダーフロー (ダウンカウント時に GTCNT カウンタが 0 から GTPR 値に変化) が発生したとき
- 三角波モードにおいて、谷 (GTCNT カウンタが 0 から 1 に変化) が発生したとき
- ハードウェア要因によるカウントで、アンダーフロー (ダウンカウント時に GTCNT カウンタが 0 から GTPR 値に変化) が発生したとき

[0 になる条件]

- このフラグに 0 を書いたとき

TUCF フラグ (カウント方向フラグ)

TUCF フラグは GTCNT カウンタのカウント方向を示します。イベントカウント動作で、このフラグはアップカウント時に 1、ダウンカウント時に 0 になります。

ADTRAUF フラグ (GTADTRA レジスタコンペアマッチ (アップカウント) A/D 変換開始要求フラグ)

このステータスフラグは、アップカウント中の GTADTRA レジスタコンペアマッチの発生を示します。

[1 になる条件]

- アップカウントで GTCNT カウンタ値が GTADTRA レジスタ値と一致したとき

[0 になる条件]

- ADTRAUF フラグに 0 を書いたとき

ADTRADF フラグ (GTADTRA レジスタコンペアマッチ (ダウンカウント) A/D 変換開始要求フラグ)

このステータスフラグは、ダウンカウント中の GTADTRA レジスタコンペアマッチの発生を示します。

[1 になる条件]

- ダウンカウントで GTCNT カウンタ値が GTADTRA レジスタ値と一致したとき

[0 になる条件]

- ADTRADF フラグに 0 を書いたとき

ADTRBUF フラグ (GTADTRB レジスタコンペアマッチ (アップカウント) A/D 変換開始要求フラグ)

このステータスフラグは、アップカウント中の GTADTRB レジスタコンペアマッチの発生を示します。

[1 になる条件]

- アップカウントで GTCNT カウンタ値が GTADTRB レジスタ値と一致したとき

[0 になる条件]

- ADTRBUF フラグに 0 を書いたとき

ADTRBDF フラグ (GTADTRB レジスタコンペアマッチ (ダウンカウント) A/D 変換開始要求フラグ)

このステータスフラグは、ダウンカウント中の GTADTRB レジスタコンペアマッチの発生を示します。

[1 になる条件]

- ダウンカウントで GTCNT カウンタ値が GTADTRB レジスタ値と一致したとき

[0 になる条件]

- ADTRBDF フラグに 0 を書いたとき

ODF フラグ (出力禁止フラグ)

ODF フラグは GRP[1:0] ビットで選択する出力禁止要因グループの要求を示します。

出力が禁止された場合、出力禁止要求がネゲートされる周期内では、出力禁止制御は解除されません。次の周期に解除されます。

OABHF フラグ (同時出力レベル High フラグ)

OABHF フラグは GTIOCnA 端子と GTIOCnB 端子が同時に 1 を出力したことを示します。

GTIOCnA 端子または GTIOCnB 端子が 0 を出力した場合、このフラグは 0 に戻ります。このフラグは読み出し専用です。このフラグをクリアするための 0 の書き込みはしないでください。

OABHF フラグによる出力禁止要求が許可 (GTINTAD.GRPABH ビット = 1) されている場合、OABHF フラグが出力禁止要求として POEG に出力されます。GPT には出力が同時に High に駆動されていることを示す割り込みがありません。割り込みが必要な場合、POEG の割り込み機能を使用します。

[1 になる条件]

- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子が同時に 1 を出力したとき

[0 になる条件]

- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子の出力値が異なるとき
- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子が同時に 0 を出力したとき
- OAE ビットと OBE ビットのどちらかが 0 になったとき

OABLF フラグ (同時出力レベル Low フラグ)

OABLF フラグは GTIOCnA 端子と GTIOCnB 端子が同時に 0 を出力したことを示します。

GTIOCnA 端子または GTIOCnB 端子が 1 を出力した場合、このフラグは 0 に戻ります。このフラグは読み出し専用です。このフラグをクリアするための 0 の書き込みはしないでください。

OABLF フラグによる出力禁止要求が許可 (GTINTAD.GRPABL ビット = 1) されている場合、OABLF フラグが出力禁止要求として POEG に出力されます。GPT には出力が同時に Low に駆動されていることを示す割り込みがありません。割り込みが必要な場合、POEG の割り込み機能を使用します。

[1 になる条件]

- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子が同時に 0 を出力したとき

[0 になる条件]

- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子の出力値が異なるとき
- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子が同時に 1 を出力したとき
- OAE ビットと OBE ビットのどちらかが 0 になったとき

OABHF/OABLF フラグを生成する比較対象信号は、出力禁止機能でマスクされる前のコンペアマッチ出力 (PWM 出力) 信号です。出力禁止条件下においても、内部ではコンペアマッチ動作が継続します。OABHF フラグまたは OABLF フラグが動作結果に基づいて更新されます。

PCF フラグ (周期計数機能終了フラグ)

周期計数機能終了のステータスフラグです。

[1 になる条件]

- GTPC.PCEN ビットが 1、かつ周期の終わりの GTPC.PCNT カウンタが 1 のとき
- GTPC.PCEN ビットが 1、かつカウントクロックの GTPC.PCNT カウンタが 0 のとき

[0 になる条件]

- このビットに 0 を書いたとき

20.2.17 GTBER : 汎用 PWM タイマバッファイネーブルレジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x40

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	ADTD B	ADTTB[1:0]	—	ADTD A	ADTTA[1:0]	—	CCRS WT	PR[1:0]	CCRB[1:0]	CCRA[1:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	BD2	BD1	BD0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BD0	GTCCR バッファ動作禁止 0: バッファ動作を許可 1: バッファ動作を禁止	R/W
1	BD1	GTPR バッファ動作禁止 0: バッファ動作を許可 1: バッファ動作を禁止	R/W
2	BD2	GTADTRA/GTADTRB レジスタバッファ動作禁止 0: バッファ動作を許可 1: バッファ動作を禁止	R/W
15:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
17:16	CCRA[1:0]	GTCCRA バッファ動作 0 0: バッファ動作しない 0 1: シングルバッファ動作 (GTCCRA ↔ GTCCRC) その他: ダブルバッファ動作 (GTCCRA ↔ GTCCRC ↔ GTCCRD)	R/W
19:18	CCRB[1:0]	GTCCRB バッファ動作 0 0: バッファ動作しない 0 1: シングルバッファ動作 (GTCCRB ↔ GTCCRE) その他: ダブルバッファ動作 (GTCCRB ↔ GTCCRE ↔ GTCCRF)	R/W
21:20	PR[1:0]	GTPR バッファ動作 0 0: バッファ動作しない 0 1: シングルバッファ動作 (GTPBR → GTPR) その他: 設定禁止	R/W
22	CCRSWT	GTCCRA・GTCCRB 強制バッファ動作 1 を書くと GTCCRA および GTCCRB レジスタのバッファ転送を強制的に行います。このビットは 1 を書いた後、自動的に 0 に戻ります。読むと 0 が読めます。	W
23	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25:24	ADTTA[1:0]	GTADTRA レジスタバッファ転送タイミング選択 0 0: 三角波モードの場合、転送なし のこぎり波モードの場合、転送なし 0 1: 三角波モードの場合、山で転送 のこぎり波モードの場合、アンダーフロー (ダウンカウント時)、オーバーフロー (アップカウント時)、またはカウンタクリアで転送 1 0: 三角波モードの場合、谷で転送 のこぎり波モードの場合、アンダーフロー (ダウンカウント時)、オーバーフロー (アップカウント時)、またはカウンタクリアで転送 1 1: 三角波モードの場合、山と谷の両方で転送 のこぎり波モードの場合、アンダーフロー (ダウンカウント時)、オーバーフロー (アップカウント時)、またはカウンタクリアで転送	R/W

ビット	シンボル	機能	R/W
26	ADTDA	GTADTRA レジスタダブルバッファ動作 0: シングルバッファ動作 (GTADTBRA → GTADTRA) 1: ダブルバッファ動作 (GTADTDBRA → GTADTBRA → GTADTRA)	R/W
27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29:28	ADTTB[1:0]	GTADTRB レジスタバッファ転送タイミング選択 0 0: 三角波モードの場合、転送なし のこぎり波モードの場合、転送なし 0 1: 三角波モードの場合、山で転送 のこぎり波モードの場合、アンダーフロー (ダウンカウント時)、オーバーフロー (アップカウント時)、またはカウンタクリアで転送 1 0: 三角波モードの場合、谷で転送 のこぎり波モードの場合、アンダーフロー (ダウンカウント時)、オーバーフロー (アップカウント時)、またはカウンタクリアで転送 1 1: 三角波モードの場合、山と谷の両方で転送 のこぎり波モードの場合、アンダーフロー (ダウンカウント時)、オーバーフロー (アップカウント時)、またはカウンタクリアで転送	R/W
30	ADTDB	GTADTRB レジスタダブルバッファ動作 0: シングルバッファ動作 (GTADTBRB → GTADTRB) 1: ダブルバッファ動作 (GTADTDBRB → GTADTBRB → GTADTRB)	R/W
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTBER レジスタは、バッファ動作を設定します。GTBER レジスタは、GTCNT カウンタが停止しているときに設定する必要があります。

BD0 ビット (GTCCR バッファ動作禁止)

BD0 ビットは GTCCRA、GTCCRB、GTCCRC、GTCCRD、GTCCRE、および GTCCRF レジスタを組み合わせたバッファ動作を禁止します。

GTDTCR.TDE ビットが 1 のとき、BD0 ビットを 0 にしても、GTCCRB レジスタはバッファ動作を行いません。GTCCRB レジスタは、デッドタイム付き逆相波形のコンペアマッチ値に自動的に設定されます。

GTSECSR レジスタにより 1 を書き込まれたビットの配置に対応するチャンネルの BD0 ビット値は、GTSECR.SBDCE または GTSECR.SBDCE に 1 が書き込まれた場合に設定可能です。

BD1 ビット (GTPR バッファ動作禁止)

BD1 ビットは GTPR、および GTPBR レジスタを組み合わせたバッファ動作を禁止します。

GTSECSR レジスタにより 1 を書き込まれたビットの配置に対応するチャンネルの BD1 ビット値は、GTSECR.SBDPE または GTSECR.SBDPE に 1 が書き込まれた場合に設定可能です。

BD2 ビット (GTADTRA/GTADTRB レジスタバッファ動作禁止)

BD2 ビットは GTADTRA、GTADTBRA、GTADTDBRA レジスタを共に使用したバッファ動作、および GTADTRB、GTADTBRB、GTADTDBRB レジスタを共に使用したバッファ動作を禁止します。

本設定はイベントカウント動作中は無効であり、GTADTRA、GTADTRB レジスタを使用したバッファ動作は実行されません。

GTSECSR レジスタにより 1 を書き込まれたビットの位置に関連するチャンネルの BD2 ビット値は、GTSECR レジスタの SBDCE または SBDCE ビットに 1 が書き込まれたときに設定可能です。

CCRA[1:0] ビット (GTCCRA バッファ動作)

CCRA[1:0] ビットは GTCCRA、GTCCRC、および GTCCRD レジスタを組み合わせたバッファ動作を設定します。GTCCRA レジスタで設定した動作モードによってバッファ動作が制限される場合は、GTCCRA レジスタの設定が優先されます。

のこぎり波ワンショットパルスモードまたは三角波 PWM モード 3 (谷での 64 ビット転送) では、バッファ動作モードは固定されます。

CCRB[1:0]ビット (GTCCRB バッファ動作)

CCRB[1:0]ビットは GTCCRB、GTCCRE、および GTCCRF レジスタを組み合わせたバッファ動作を設定します。GTCR レジスタで設定した動作モードによってバッファ動作が制限される場合は、GTCR レジスタの設定が優先されます。

のこぎり波ワンショットパルスモードまたは三角波 PWM モード 3 (谷での 64 ビット転送) では、バッファ動作モードは固定されます。

PR[1:0]ビット (GTPR バッファ動作)

PR[1:0]ビットは GTPR、および GTPBR レジスタを組み合わせたバッファ動作を設定します。

CCRSWT ビット (GTCCRA・GTCCRB 強制バッファ動作)

CCRSWT ビットに 1 を書くと GTCCRA および GTCCRB レジスタのバッファ転送を強制的に行います。このビットは 1 を書いた後、自動的に 0 に戻ります。このビットは 0 が読み出され、カウントストップ時にコンパマッチ動作が設定されている場合にのみ有効です。

ADTTA[1:0]ビット (GTADTRA レジスタバッファ転送タイミング選択)

ADTTA[1:0]ビットは GTADTRA、GTADTBRA、GTADTDBRA レジスタのバッファ動作の転送タイミングを設定します。

イベントカウント動作中は、本設定は無効です。

ADTDA ビット (GTADTRA レジスタダブルバッファ動作)

ADTDA ビットは GTADTRA、GTADTBRA、GTADTDBRA レジスタを組み合わせたバッファ動作を設定します。

イベントカウント動作中は、本設定は無効です。

ADTTB[1:0]ビット (GTADTRB レジスタバッファ転送タイミング選択)

ADTTB[1:0]ビットは GTADTRB、GTADTBRB、GTADTDBRB レジスタのバッファ動作の転送タイミングを設定します。

イベントカウント動作中は、本設定は無効です。

ADTDB ビット (GTADTRB レジスタダブルバッファ動作)

ADTDB ビットは GTADTRB、GTADTBRB、GTADTDBRB レジスタを組み合わせたバッファ動作を設定します。

イベントカウント動作中は、本設定は無効です。

20.2.18 GTCNT : 汎用 PWM タイマカウンタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x48

Bit position: 31

0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	GTCNT は GPT32n (n = 0~7) 用の 32 ビットの読み出し/書き込みカウンタです。GPT16m (m = 8~13) の場合、GTCNT は 16 ビットレジスタになります。GTCNT はカウント停止後に書き込みのみ可能です。GPT16m (m = 8~13) の場合、32 ビット単位アクセス時の上位 16 ビットは、読むと常に 0x0000 が読み出され、書き込みは無視されます。GTCNT カウンタは、 $0 \leq \text{GTCNT} \leq \text{GTPR}$ の範囲に収まるように設定してください。	R/W

20.2.19 GTCCRk : 汎用 PWM タイマコンペアキャプチャレジスタ k (k = A~F)

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x4C(GTCCRA)
 0x50(GTCCRB)
 0x54(GTCCRC)
 0x58(GTCCRE)
 0x5C(GTCCRD)
 0x60(GTCCRF)

Bit position: 31 0

Bit field:

Value after reset: (注1) 1

ビット	シンボル	機能	R/W
31:0	n/a	GTCCRk レジスタは読み出し/書き込みレジスタです。GTCCRk レジスタの有効ビット幅は、GTCNT カウンタの有効ビット幅と同じ (16 ビットまたは 32 ビット) です。GTCCRk レジスタの有効ビット幅が 16 ビットの場合、32 ビットアクセスした場合の上位 16 ビットの読み出し値は常に 0x0000 で、書き込みは無効です。 GTCCRA レジスタと GTCCRB レジスタは、アウトプットコンペア/インプットキャプチャ兼用のレジスタです。GTCCRC レジスタと GTCCRE レジスタはコンペアマッチレジスタであり、GTCCRA レジスタと GTCCRB レジスタ用のバッファレジスタとしても機能します。 GTCCRD レジスタと GTCCRF レジスタはコンペアマッチレジスタであり、GTCCRC レジスタと GTCCRE レジスタ用のバッファレジスタ (GTCCRA レジスタと GTCCRB レジスタ用のダブルバッファレジスタ) としても機能します。	R/W

注 1. GPT16m (m = 8~13) の場合、上位 16 ビット部分のリセット後の値は 0x0000 です。

20.2.20 GTPR : 汎用 PWM タイマ周期設定レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x64

Bit position: 31 0

Bit field:

Value after reset: (注1) 1

ビット	シンボル	機能	R/W
31:0	n/a	GTPR レジスタは、読み出し/書き込みレジスタで、GTCNT カウンタのカウンタ最大値を設定します。GTPR レジスタの有効ビット幅は、GTCNT カウンタの有効ビット幅と同じ (16 ビットまたは 32 ビット) です。GTPR レジスタの有効ビット幅が 16 ビットの場合、32 ビットアクセスした場合の上位 16 ビットの読み出し値は常に 0x0000 で、書き込みは無効です。 のこぎり波の場合は、(GTPR + 1) の値が周期になります。三角波の場合は、(GTPR × 2) の値が周期になります。	R/W

注 1. GPT16m (m = 8~13) の場合、上位 16 ビット部分のリセット後の値は 0x0000 です。

20.2.21 GTPBR : 汎用 PWM タイマ周期設定バッファレジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x68

Bit position: 31 0

Bit field:

Value after reset: (注1) 1

ビット	シンボル	機能	R/W
31:0	n/a	GTPBR レジスタは、GTPR レジスタ用のバッファレジスタとして機能する読み出し/書き込みレジスタです。GTPBR レジスタの有効ビット幅は、GTCNT カウンタの有効ビット幅と同じ (16 ビットまたは 32 ビット) です。GTPBR レジスタの有効ビット幅が 16 ビットの場合、32 ビットアクセスした場合の上位 16 ビットの読み出し値は常に 0x0000 で、書き込みは無効です。	R/W

注 1. GPT16m (m = 8~13) の場合、上位 16 ビット部分のリセット後の値は 0x0000 です。

20.2.22 GTADTRk : A/D 変換開始要求タイミングレジスタ k (k = A, B)

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x70 (GTADTRA)
 0x7C (GTADTRB)

Bit position: 31 0

Bit field:

Value after reset: 1

ビット	シンボル	機能	R/W
31:0	n/a	A/D 変換開始要求発生 タイミングを設定 GTADTRk レジスタへの 8 ビットまたは 16 ビットアクセスは禁止されています。32 ビットアクセスをしてください。 GTADTRk レジスタの値が GTCNT カウンタ値と一致したとき、A/D 変換開始要求が発生します。	R/W

20.2.23 GTADTBk : A/D 変換開始要求タイミングバッファレジスタ k (k = A, B)

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x74 (GTADTBRA)
 0x80 (GTADTB RB)

Bit position: 31 0

Bit field:

Value after reset: 1

ビット	シンボル	機能	R/W
31:0	n/a	GTADTRk レジスタ用のバッファレジスタ GTADTBRk レジスタへの 8 ビットまたは 16 ビットアクセスは禁止されています。32 ビットアクセスをしてください。	R/W

20.2.24 GTADTDBRk : A/D 変換開始要求タイミングダブルバッファレジスタ k (k = A, B)

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x78 (GTADTDBRA)
 0x84 (GTADTDBRB)

Bit position: 31 _____ 0

Bit field:

Value after reset: 1

ビット	シンボル	機能	R/W
31:0	n/a	GTADTBRk レジスタ用のバッファレジスタ (すなわち、GTADTRk レジスタ用のダブルバッファレジスタ) GTADTDBRk レジスタへの 8 ビットまたは 16 ビットアクセスは禁止されています。32 ビットアクセスをしてください。	R/W

20.2.25 GTDTCR : 汎用 PWM タイマデッドタイムコントロールレジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0x88

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field: — — — — — — — — — — — — — — —

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: — — — — — — — — — — — — — — — TDE

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TDE	逆相波形設定 0: GTDVU レジスタを使用しないで、GTCCRB レジスタを設定する 1: GTDVU レジスタを使用して、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定する	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTDTCR レジスタは、デッドタイム付き逆相波形のコンペアマッチ値の自動設定を許可します。

イベントカウント動作中は、本設定は無効です。

TDE ビット (逆相波形設定)

TDE ビットは GTDVU レジスタを使用するか否かを指定します。GTDVU レジスタを使用する場合、正相波形のコンペアマッチ値 (GTCCRA 値) とデッドタイム値 (GTDVU 値) から算出されたデッドタイム付き逆相波形のコンペアマッチ値が、GTCCRB レジスタに自動設定されます。

TDE ビットの設定値は、のこぎり波 PWM モードでは無視され、GTCCRB レジスタで自動設定は行われません。

ビット	シンボル	機能	R/W
1:0	ADSMS0[1:0]	A/D 変換開始要求信号監視 0 の選択 0 0: アップカウント時の、GTADTRA レジスタによる A/D 変換開始要求信号発生 0 1: ダウンカウント時の、GTADTRA レジスタによる A/D 変換開始要求信号発生 1 0: アップカウント時の、GTADTRB レジスタによる A/D 変換開始要求信号発生 1 1: ダウンカウント時の、GTADTRB レジスタによる A/D 変換開始要求信号発生	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	ADSMEN0	A/D 変換開始要求信号監視 0 の出力許可 0: A/D 変換開始要求信号監視 0 の出力を禁止 1: A/D 変換開始要求信号監視 0 の出力を許可	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
17:16	ADSMS1[1:0]	A/D 変換開始要求信号監視 1 の選択 0 0: アップカウント時に GTADTRA レジスタによる A/D 変換開始要求信号発生 0 1: ダウンカウント時に GTADTRA レジスタによる A/D 変換開始要求信号発生 1 0: アップカウント時に GTADTRB レジスタによる A/D 変換開始要求信号発生 1 1: ダウンカウント時に GTADTRB レジスタによる A/D 変換開始要求信号発生	R/W
23:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	ADSMEN1	A/D 変換開始要求信号監視 1 の出力許可 0: A/D 変換開始要求信号監視 1 の出力を禁止 1: A/D 変換開始要求信号監視 1 の出力を許可	R/W
31:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTADSMR レジスタは、フレーム期間と同期した A/D 変換開始要求信号の監視を制御するために使用します。

ADSMSk[1:0] ビット (A/D 変換開始要求信号監視 k の選択) (k = 0, 1)

GTASMSk 端子で監視するフレーム期間と同期した A/D 変換開始要求信号を選択するビットです。

三角波 PWM モードでは、以下の設定は禁止されています。

- GTADTRA = 0 のときに ADSMSk[1:0] ビットを 00b (アップカウント時の A/D 変換開始要求) に設定
- GTADTRB = 0 のときに ADSMSk[1:0] ビットを 10b (アップカウント時の A/D 変換開始要求) に設定
- GTADTRA = GTPR のときに ADSMSk[1:0] ビットを 01b (ダウンカウント時の A/D 変換開始要求) に設定
- GTADTRB = GTPR のときに ADSMSk[1:0] ビットを 11b (ダウンカウント時の A/D 変換開始要求) に設定

ADSMENk ビット (A/D 変換開始要求信号監視 k の出力許可) (k = 0, 1)

GTADSMk 端子への監視出力許可/禁止を選択します。

出力を禁止すると、GTADSMk 端子が Low になります。

このビットが 1 の場合、GTADSMk 端子の信号は、ADSMSk[1:0] ビットで選択した A/D 変換開始要求信号のアサート時に High になり、A/D 変換開始を要求する任意の信号を発生させるチャンネルの現在のタイマ周期の終わりに Low に戻ります。カウンタが停止すると、カウンタ停止時の値が出力用に保持されます。ADSMENk ビットを 0 にして Low レベルを出力してください。

A/D 変換開始要求信号がタイマ周期の終わりに発生した場合、出力監視に関してはこの信号の発生が優先され、出力は次の周期の終わりまで High のままです。

複数チャンネルに対して同じ A/D 変換開始要求信号監視の出力を許可した場合、信号の論理和が GPT から出力されます。

20.2.28 GTICLF : 汎用 PWM タイマチャンネル間論理演算機能設定レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0xB8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	ICLFSELD[5:0]					—	ICLFB[2:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	ICLFSELC[5:0]					—	ICLFA[2:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	ICLFA[2:0]	GTIOCnA 出力論理演算機能選択 0 0 0: A (遅延なし) 0 0 1: NOT A (遅延なし) 0 1 0: C (1PCLKD サイクル遅延) 0 1 1: NOT C (1PCLKD サイクル遅延) 1 0 0: A AND C (1PCLKD サイクル遅延) (注2) 1 0 1: A OR C (1PCLKD サイクル遅延) (注2) 1 1 0: A EXOR C (1PCLKD サイクル遅延) (注2) 1 1 1: A NOR C (1PCLKD サイクル遅延) (注2)	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:4	ICLFSELC[5:0]	チャンネル間信号 C 選択(注1)(注2) 0x00: GTIOC0A 0x01: GTIOC0B 0x02: GTIOC1A 0x03: GTIOC1B : 0x1A: GTIOC13A 0x1B: GTIOC13B その他: 設定禁止	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
18:16	ICLFB[2:0]	GTIOCnB 出力論理演算機能選択 0 0 0: B (遅延なし) 0 0 1: NOT B (遅延なし) 0 1 0: D (1PCLKD サイクル遅延) 0 1 1: NOT D (1PCLKD サイクル遅延) 1 0 0: B AND D (1PCLKD サイクル遅延) (注3) 1 0 1: B OR D (1PCLKD サイクル遅延) (注3) 1 1 0: B EXOR D (1PCLKD サイクル遅延) (注3) 1 1 1: B NOR D (1PCLKD サイクル遅延) (注3)	R/W
19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
25:20	ICLFSELD[5:0]	チャンネル間信号 D 選択(注1)(注3) 0x00: GTIOC0A 0x01: GTIOC0B 0x02: GTIOC1A 0x03: GTIOC1B 0x04: GTIOC2A 0x05: GTIOC2B 0x06: GTIOC3A 0x07: GTIOC3B : : 0x3E: GTIOC31A 0x3F: GTIOC31B	R/W
31:26	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. n = 0~13

注 1. 出力禁止制御を実行する前に、信号が選択されます。

注 2. チャンネル自身の GTIOCnA が選択されると、C は 1 として扱われます。

注 3. チャンネル自身の GTIOCnB が選択されると、D は 1 として扱われます。

GTICLF レジスタはコンペアマッチ出力間の論理演算機能を設定します。コンペアマッチ制御後にデューティー 0%/100%処理を行った信号に対して、論理演算が実行されます。(出力禁止制御は論理演算後の信号に対して実行されます。)

GTICLF への 8 ビット単位でのアクセスはしないでください。

ICLm[2:0]ビット (GTIOCnm 出力論理演算機能選択) (m = A, B)

これらのビットにより、GTIOCnm の出力禁止制御をする前の信号間の論理演算機能を選択します。GPT 出力のハザードを防ぐため、論理演算後の信号は、PCLKD でデータが取り込まれます。データが取り込まれたら、出力禁止制御を実行します。1 PCLKD サイクルの遅延を生じる論理演算機能を選択したとき、出力許可信号も同様に 1 PCLKD サイクル遅延して出力禁止制御に入力されます。

論理演算機能 AND、OR、EXOR、および NOR に対して同じ信号が選択されると、1 つの信号は 1 として扱われます。

ICLFSELk[5:0]ビット (チャンネル間信号 k 選択) (k = C, D)

本ビットは、GTIOCnm に対する出力禁止制御を実行する前に、論理演算が実行される信号 k を選択します。

20.2.29 GTPC : 汎用 PWM タイマ周期カウントレジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~3)
GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~3)
GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~10)
GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~10)

Offset address: 0xBC

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	PCNT[11:0]											
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	ASTP	—	—	—	—	—	—	—	PCEN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PCEN	周期計数機能許可 0: 周期計数機能は禁止 1: 周期計数機能は許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
8	ASTP	自動停止機能許可 0: 自動停止機能は禁止 1: 自動停止機能は許可	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
27:16	PCNT[11:0]	周期カウンタ 周期計数のカウンタ	R/W
31:28	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTPC レジスタは周期回数をカウントします。

PCEN ビット (周期計数機能許可)

周期計数機能を許可/禁止します。

計数が進行中、停止中いずれにおいても書き込み可能です。

GTSECR.SPCE ビットまたは GTSECR.SPCD ビットのどちらかに 1 が書き込まれたとき、GTSECSR レジスタにより 1 が設定されたチャンネルの PCEN ビットに値が同時に設定されます。

ASTP ビット (自動停止機能許可)

周期計数終了後の GTCNT カウンタ自動停止を許可/禁止します。

PCEN ビットが 0 のとき、書き込み可能です。

PCEN ビットが 1 のとき、書き込み禁止です。

PCEN ビットが 1 のとき、ASTP ビットが 1 でありかつ PCNT カウンタが PCNT = 0 で停止すると、GTCNT カウンタも停止します。ASTP ビットが 0 のときは、GTCNT はカウント動作を継続します。

PCNT[11:0] ビット (周期カウンタ)

周期回数をカウントするカウンタです。

PCEN ビットが 0 のとき、周期回数を書き込み可能です。

PCEN ビットが 1 のとき、書き込みは無効であり、周期の終わりでダウンカウントが実行されます。のこぎり波モードの場合、周期の終わりがオーバーフロー、アンダーフロー、またはカウンタクリアを表します。三角波モードの場合は、それは谷を表します。

周期の終わりに PCNT カウンタが 1 であるとき、カウンタは 0 になり、計数を停止します。

周期計数機能が許可された状態で、GTCNT カウンタが停止したとき、PCNT カウンタはその値を保持します。GTCNT カウンタがカウントを再開して PCEN ビットが 1 のとき、PCNT カウンタは保持していた値からダウンカウントを再開します。

PCNT カウンタが 0 かつ ASTP ビットが 1 の間に PCEN ビットが 0 から 1 に変化するとき、GTCNT カウンタがその直後にカウントクロックで停止します。

20.2.30 GTSECSR : 汎用 PWM タイマ動作許可ビット同時制御チャンネル選択レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0xD0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	SECS EL13	SECS EL12	SECS EL11	SECS EL10	SECS EL9	SECS EL8	SECS EL7	SECS EL6	SECS EL5	SECS EL4	SECS EL3	SECS EL2	SECS EL1	SECS EL0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SECSEL0	チャンネル 0 動作許可ビット同時制御チャンネル選択 0: 同時制御禁止 1: 同時制御許可	R/W
1	SECSEL1	チャンネル 1 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W
2	SECSEL2	チャンネル 2 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W
3	SECSEL3	チャンネル 3 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W
4	SECSEL4	チャンネル 4 動作許可ビット同時制御チャンネル選択 0: 同時制御禁止 1: 同時制御許可	R/W
5	SECSEL5	チャンネル 5 動作許可ビット同時制御チャンネル選択 0: 同時制御禁止 1: 同時制御許可	R/W
6	SECSEL6	チャンネル 6 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W
7	SECSEL7	チャンネル 7 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W
8	SECSEL8	チャンネル 8 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W
9	SECSEL9	チャンネル 9 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W
10	SECSEL10	チャンネル 10 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W
11	SECSEL11	チャンネル 11 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W

ビット	シンボル	機能	R/W
12	SECSEL12	チャンネル 12 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W
13	SECSEL13	チャンネル 13 動作許可ビット同時制御チャンネル選択 0: 同時制御を禁止する 1: 同時制御を許可する	R/W
31:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTSECR レジスタにより動作許可ビットを更新するチャンネル n (n=0~13) を、GTSECSR レジスタで選択します。GTSECSR レジスタのビット位置はチャンネル番号を示します。各チャンネルの GTSECSR レジスタは共通レジスタで、任意のチャンネルの GTSECSR レジスタのビットに 1 を書き込み更新すると、GTSECSR レジスタにより 1 が書き込まれたビット位置に対応するチャンネルを GTSECR レジスタによる動作許可ビットで同時制御できるようにします。

書き込みまたは読み出しアクセスの属性に反して、各チャンネルに設定したセキュリティと特権属性にセキュリティ違反または特権違反があった場合、セキュリティに違反したチャンネル番号のビットは読み書き不可となり、当該ビットの読み出し値は 0 です。

GTSECSR のビット番号とチャンネル番号の関係については、[図 20.2](#) を参照してください。

GTSECSR へ 8 ビット単位、16 ビット単位でのアクセスはしないでください。32 ビット単位でアクセスしてください。

SECSELn ビット (動作許可ビット同時制御チャンネル選択) (n = 0~13)

本ビットはチャンネル n の動作許可の同時制御を許可または禁止します。

本ビットを 1 にすると、同時制御が許可されます。本ビットを 0 にすると、同時制御が禁止されます。

20.2.31 GTSECR : 汎用 PWM タイマ動作許可ビット同時制御レジスタ

Base address: GPT32n = 0x4032_2000 + 0x0100 × n (n = 0~7)
 GPT32n_NS = 0x5032_2000 + 0x0100 × n (n = 0~7)
 GPT16m = 0x4032_2000 + 0x0100 × m (m = 8~13)
 GPT16m_NS = 0x5032_2000 + 0x0100 × m (m = 8~13)

Offset address: 0xD4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	SPCD	—	—	—	—	—	—	—	SPCE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	SBDA D	SBDP D	SBDC D	—	—	—	—	—	SBDA E	SBDP E	SBDC E
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SBDCE	GTCCR レジスタバッファ動作同時許可 0: GTCCR レジスタバッファ動作を同時許可しない 1: GTCCR レジスタバッファ動作を同時許可する	R/W
1	SBDPE	GTPR レジスタバッファ動作同時許可 0: GTPR レジスタバッファ動作の同時許可を禁止 1: GTPR レジスタバッファ動作を同時許可	R/W
2	SBDAE	GTADTR レジスタバッファ動作同時許可 0: GTADTR レジスタバッファ動作の同時許可を禁止 1: GTADTR レジスタバッファ動作を同時許可	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
8	SBDCD	GTCCR レジスタバッファ動作同時禁止 0: GTCCR レジスタバッファ動作を同時禁止しない 1: GTCCR レジスタバッファ動作を同時禁止する	R/W
9	SBDPD	GTPR レジスタバッファ動作同時禁止 0: GTPR レジスタバッファ動作の同時禁止を禁止 1: GTPR レジスタバッファ動作を同時禁止	R/W
10	SBDAD	GTADTR レジスタバッファ動作同時禁止 0: GTADTR レジスタバッファ動作の同時禁止を禁止 1: GTADTR レジスタバッファ動作を同時禁止	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	SPCE	周期計数機能の同時許可 ^(注1) 0: 周期計数機能を同時許可しない 1: 周期計数機能を同時許可する	R/W
23:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	SPCD	周期計数機能の同時禁止 ^(注1) 0: 周期計数機能を同時禁止しない 1: 周期計数機能を同時禁止する	R/W
31:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. このビットは GPT320~GPT323、GPT168~GPT1610 でのみ使用可能です。
GPT324~GPT327、GPT1611~GPT1613 では、このビットは 0 が読めます。書く場合、0 としてください。

GTSECR レジスタは、GTSECSR レジスタで設定されたチャンネルの動作許可ビットの値を同時に更新します。

任意のチャンネルの GTSECR レジスタのビットに 1 を書き込み更新すると、全ての GTSECSR レジスタで 1 が書かれたビット位置に関連する全チャンネルの動作許可ビットが更新されます。

GTSECR レジスタの同じ動作許可ビットの許可/禁止ビットを 1 に設定することは禁止です。

書き込みまたは読み出しアクセスの属性に反して、各チャンネルに設定したセキュリティと特権属性にセキュリティ違反または特権違反があった場合、セキュリティに違反したチャンネル番号のビットは読み書き不可となり、当該ビットの読み出し値は 0 です。

1 を書き込んだビットは自動的にクリアされます。GTSECR は読むと 0 が読めます。

GTSECR レジスタは、8 ビットまたは 16 ビット単位でのアクセスは禁止です。32 ビット単位でアクセスしてください。

SBDCD ビット (GTCCR レジスタバッファ動作同時許可)

本ビットに 1 を書いたとき、GTSECSR レジスタで 1 が設定されたチャンネルの GTBER.BD[0] ビットに同時に 0 が設定され、GTCCRA、GTCCRC、GTCCRD レジスタと GTCCRB、GTCCRE、GTCCRF レジスタを使ったバッファ動作が許可されます。

SBDCD ビットと SBDCD ビットを同時に 1 に設定することは禁止です。

SBDPE ビット (GTPR レジスタバッファ動作同時許可)

このビットに 1 を書いたとき、GTSECSR レジスタにより 1 が設定されたチャンネルの GTBER.BD[1] ビットに同時に 0 が設定され、GTPR、GTPBR レジスタによるバッファ動作が許可されます。

SBDPE ビットと SBDPD ビットを同時に 1 に設定することは禁止です。

SBDAD ビット (GTADTR レジスタバッファ動作同時許可)

本ビットに 1 を書いたとき、GTSECSR レジスタにより 1 が設定されたチャンネルの GTBER.BD[2] ビットに同時に 0 が設定され、GTADTRA、GTADTBRA、GTADTBRA レジスタおよび GTADTRB、GTADTB RB、GTADTB RB レジスタによるバッファ動作が許可されます。

SBDAD ビットと SBDAD ビットを同時に 1 に設定しないでください。

SBDCE ビット (GTCCR レジスタバッファ動作同時禁止)

本ビットに 1 を書いたとき、GTSECSR レジスタで 1 が設定されたチャンネルの GTBER.BD[0] ビットに同時に 1 が設定され、GTCCRA、GTCCRC、GTCCRD レジスタと GTCCRB、GTCCRE、GTCCRF レジスタを使ったバッファ動作が禁止されます。

SBDCE ビットと SBDCE ビットを同時に 1 に設定することは禁止です。

SBDPE ビット (GTPR レジスタバッファ動作同時禁止)

このビットに 1 を書いたとき、GTSECSR レジスタにより 1 が設定されたチャンネルの GTBER.BD[1] ビットに同時に 1 が設定され、GTPR、GTPBR レジスタによるバッファ動作が禁止されます。

SBDPE ビットと SBDPE ビットを同時に 1 に設定することは禁止です。

SBDAD ビット (GTADTR レジスタバッファ動作同時禁止)

本ビットに 1 を書いたとき、GTSECSR レジスタにより 1 が設定されたチャンネルの GTBER.BD[2] ビットに同時に 1 が設定され、GTADTRA、GTADTBRA、GTADTDBRA レジスタおよび GTADTRB、GTADTBRB、GTADTDBRB レジスタによるバッファ動作が禁止されます。

SBDAD ビットと SBDAD ビットを同時に 1 に設定しないでください。

SPCE ビット (周期計数機能の同時許可)

本ビットに 1 を書いたとき、GTSECSR レジスタで 1 が設定されたチャンネルの GTPC.PCEN ビットに同時に 1 が設定され、周期計数機能が許可されます。

SPCE ビットと SPCD ビットを同時に 1 に設定することは禁止です。

SPCD ビット (周期計数機能の同時禁止)

本ビットに 1 を書いたとき、GTSECSR レジスタで 1 が設定されたチャンネルの GTPC.PCEN ビットに同時に 0 が設定され、周期計数機能が禁止されます。

SPCE ビットと SPCD ビットを同時に 1 に設定することは禁止です。

20.2.32 OPSCR : 出力相切り替えコントロールレジスタ

Base address: GPT_OPS = 0x4032_3F00
GPT_OPS_NS = 0x5032_3F00

Offset address: 0x00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	NFCS[1:0]		NFEN	—	—	GODF	GRP[1:0]		—	—	ALIGN	RV	INV	N	P	FB
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	EN	—	W	V	U	—	WF	VF	UF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	UF	入力相ソフト設定	R/W
1	VF	ソフトウェア設定により入力相を設定します。	R/W
2	WF	OPSCR.FB ビットが 1 のとき、これらのビットの設定が有効になります。	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	U	入力 U 相監視 入力相の状態を監視します。 OPSCR.FB= 0: PCLKD と同期した外部入力 OPSCR.FB= 1: ソフトウェア設定 (UF ビット)	R

ビット	シンボル	機能	R/W
5	V	入力 V 相監視 入力相の状態を監視します。 OPSCR.FB= 0: PCLKD と同期した外部入力 OPSCR.FB= 1: ソフトウェア設定 (VF ビット)	R
6	W	入力 W 相監視 入力相の状態を監視します。 OPSCR.FB= 0: PCLKD と同期した外部入力 OPSCR.FB= 1: ソフトウェア設定 (WF ビット)	R
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	EN	出力相許可 0: 出力しない (外部端子は Hi-Z) 1: 出力する(注1)	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	FB	外部フィードバック信号許可 入力相をソフトウェア設定値と外部入力から選択します。 0: 外部入力を選択 1: ソフトウェア設定 (OPSCR.UF、VF、WF ビット) を選択	R/W
17	P	正相出力 (P) 制御 0: レベル信号出力 1: PWM 信号出力	R/W
18	N	逆相出力 (N) 制御 0: レベル信号出力 1: PWM 信号出力	R/W
19	INV	出力相反転制御 0: 正論理 (アクティブ High) を出力 1: 負論理 (アクティブ Low) を出力	R/W
20	RV	出力相回転方向反転 0: 正回転 1: 逆回転	R/W
21	ALIGN	入力相アライメント 0: 入力相を PCLKD に調整 1: 入力相を PWM の立ち下がりエッジに調整	R/W
23:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25:24	GRP[1:0]	出力禁止要因選択 00: グループ A 出力禁止要因を選択 01: グループ B 出力禁止要因を選択 10: グループ C 出力禁止要因を選択 11: グループ D 出力禁止要因を選択	R/W
26	GODF	グループ出力禁止機能 0: このビット機能を無視 1: グループ禁止で OPSCR.EN ビットをクリア(注1)	R/W
28:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29	NFEN	外部入力ノイズフィルタ有効 0: 外部入力にノイズフィルタを使用しない 1: 外部入力にノイズフィルタを使用する	R/W
31:30	NFCS[1:0]	外部入力ノイズフィルタクロック選択 外部入力のノイズフィルタサンプリングクロック設定 00: PCLKD/1 01: PCLKD/4 10: PCLKD/16 11: PCLKD/64	R/W

注 1. OPSCR.GODF ビット= 1 の場合、OPSCR.GRP[1:0] ビットで選択した信号値が High であると、OPSCR.EN ビットは 0 になります。OPSCR レジスタは、ブラシレス DC モーター制御に必要な信号波形の出力を設定するレジスタです。

UF, VF, WF ビット (入力相ソフト設定)

UF、VF、WF ビットはソフトウェア設定からの入力相を設定します。OPSCR.FB ビットが 1 の場合に、これらのビットが有効になります。UF/VF/WF ビットの設定値が U/V/W 外部入力の代わりになります。

U, V, W ビット (入力相監視)

OPSCR.FB ビットが 0 の場合、PCLKD と同期した外部入力をこれらのビットで監視します。OPSCR.FB ビットが 1 の場合、OPSCR.U、OPSCR.V、OPSCR.W ビットは、OPSCR.UF、OPSCR.VF、および OPSCR.WF ビットを読み出し可能です。

EN ビット (出力相許可)

EN ビットは出力相 (正相/逆相) の出力許可信号を制御します。

OPSCR.EN ビットが 1 の時に出力します。

OPSCR.EN ビットが 0 のとき、まず OPSCR.FB、OPSCR.UF/VF/WF (ソフトウェア設定選択)、OPSCR.P/N、OPSCR.INV、OPSCR.RV、OPSCR.ALIGN、OPSCR.GRP[1:0]、OPSCR.GODF、OPSCR.NFEN、OPSCR.NFCS を設定してください。それから、EN ビットを 1 に設定してください。EN ビットは POEG から出力禁止要求が発生していない場合に設定してください。また、OPSCR.GODF ビットが 1 かつ OPSCR.GRP[1:0] ビットで選択した信号値が High になると、OPSCR.EN ビットは 0 になります。ソフトウェアで 1 が書かれても、EN ビットは 0 のままです。

復帰の場合は、ソフトウェアで出力禁止要求をクリア後に EN ビットを 1 に設定してください。

EN ビットの優先順位は以下のとおりです (競合発生時)。

EN ビットでソフトウェアによる 1 書き込みと出力禁止要求による 0 クリアが競合している場合は、出力禁止要求による 0 クリアが有効です。

FB ビット (外部フィードバック信号許可)

FB ビットは入力相にソフトウェアで設定した値 (OPSCR.UF, VF, WF) を用いるか、ホールエレメントのような外部入力を用いるかを選択します。

P ビット (正相出力 (P) 制御)

P ビットは正相出力 (GTOUUP 端子、GTOVUP 端子、GTOWUP 端子) に対して、レベル信号出力または PWM 信号出力のどちらかを選択します。

N ビット (逆相出力 (N) 制御)

N ビットは逆相出力 (GTOULO 端子、GTOVLO 端子、GTOWLO 端子) に対して、レベル信号出力または PWM 信号出力のどちらかを選択します。

INV ビット (出力相反転制御)

INV ビットは出力相として、正論理 (アクティブ High) 出力、または負論理 (アクティブ Low) 出力のどちらかを選択します。

RV ビット (出力相回転方向反転)

RV ビットは V 相/W 相を入れ替えることにより、モーターの回転方向を反転させます。

ALIGN ビット (入力相アライメント)

ALIGN ビットは入力相のサンプリングとして、PCLKD または PWM を選択します (入力相は OPSCR.FB で指定)。

OPSCR.ALIGN ビットが 0 のとき、入力相は PCLKD に調整されます。

注. チョッピングが実行される場合、出力 PWM パルス幅は出力相切り替えの前後において、チョップに使用された PWM パルス幅よりも短パルスになる場合があります。これは、パルス出力切り替えタイミングと PWM 相の差分により発生します。

OPSCR.ALIGN ビットが 1 のとき、入力相は PWM の立ち下がりエッジに調整されます。

GRP[1:0] ビット (出力禁止要因選択)

GRP[1:0] ビットは出力禁止要因を選択します。

GODF ビットが 0 のときに GRP ビットを設定してください。GRP ビットが接続グループ以外の POEG を選択するとき、出力端子のステータスは禁止に変わりません。

GODF ビット (グループ出力禁止機能)

OPSCR.GODF=1 かつ OPSCR.GRP[1:0] ビットで選択した要因の信号値が High になると、OPSCR.EN ビットを 0 クリアします。

OPSCR.GODF=0 の時は、本ビットは無視されます。

GODF ビットは POEG から出力禁止要求が発生していない場合に設定してください。

NFEN ビット (外部入力ノイズフィルタ有効)

NFEN ビットは外部入力用のノイズフィルタを選択します。OPSCR.NFEN ビットが 0 の場合、外部入力にノイズフィルタは使用されません。

注. 本ビットの切り替えにより生じる、意図しない内部エッジの発生を避けるために、EN ビットが 0 の間に本ビットを設定してください。

NFCS[1:0] ビット (外部入力ノイズフィルタクロック選択)

NFCS[1:0] ビットは外部入力用のノイズフィルタのクロックを選択します。OPSCR.NFEN ビットが 1 の場合、外部入力のノイズフィルタサンプリングクロック設定が有効になります。

1. NFCS[1:0] ビットを設定します。
2. クロックの 2 周期分待ちます。
3. OPSCR.EN ビットを 1 にします。

20.3 動作説明

20.3.1 基本動作

各チャンネルには 32 ビットタイマおよび 16 ビットタイマがあり、各タイマは、カウントクロックとハードウェア要因を用いて周期的なカウント動作を実行します。カウント機能にはアップカウントとダウンカウントの両方があります。GTPR レジスタがカウント周期を制御します。

GTCNT カウンタ値が GTCCRA または GTCCRB レジスタの値に一致すると、対応する GTIOCnA 端子または GTIOCnB 端子からの出力を変更できます ($n=0\sim 13$)。GTCCRA または GTCCRB レジスタは、ハードウェア要因によるインプットキャプチャレジスタとして使用できます。

GTCCRC および GTCCRD レジスタは、GTCCRA レジスタ用のバッファレジスタとしても機能します。また、GTCCRE および GTCCRF レジスタは、GTCCRB レジスタ用のバッファレジスタとしても機能します。

20.3.1.1 カウンタの動作

(1) カウンタスタート/ストップ

各チャンネルのカウンタは、GTCR.CST ビットを 1 にするとカウント動作を開始し、GTCR.CST ビットを 0 にするとカウント動作を停止します。GTCR.CST ビット値は以下の要因によって変化します。

- GTCR レジスタへの書き込み
- GTSSR.CSTRT ビットが 1 になっている場合、GTSTR レジスタの GPT チャンネル番号に対応したビットへの 1 の書き込み
- GTPSR.CSTOP ビットが 1 になっている場合、GTSTP レジスタの GPT チャンネル番号に対応したビットへの 1 の書き込み
- GTSSR レジスタで選択したハードウェア要因
- GTPSR レジスタで選択したハードウェア要因
- GTPC.ASTP ビットが 1 の状態での周期計数機能の終了

(2) カウントクロックによるアップカウント時の周期カウント動作

各チャンネルの GTCNT カウンタは、GTUPSR および GTDNSR レジスタを 0x00000000 にした状態で、対応する GTCR.CST ビットを 1 にすると、アップカウントを開始します。GTCNT カウンタ値が GTPR 値から 0 に変化 (オーバーフロー) すると、GTST.TCFPO フラグが 1 になり、オーバーフロー割り込み (GPTn_OVF) も発生します。GTCNT カウンタはオーバーフロー後、0x00000000 からアップカウントを再開します。

図 20.3 にカウントクロックによるアップカウント時の周期カウント動作例を示します。




図 20.3 カウントクロックによるアップカウント時の周期カウント動作例

表 20.5 にカウントクロックによるアップカウント時の周期カウント動作の設定例を示します。

表 20.5 カウントクロックによるアップカウント時の周期カウント動作の設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.3 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.3 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。(図 20.3 では 0x00000000 を設定)
6	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

(3) カウントクロックによるダウンカウント時の周期カウント動作

各チャンネルの GTCNT カウンタは、GTUPSR および GTDNSR レジスタを 0x00000000 にした状態で、GTUDDTYC.UD ビットを設定することにより、ダウンカウントを実行できます。GTCNT カウンタ値が 0 から GTPR 値に変化 (アンダーフロー) すると、GTST.TCFPU フラグが 1 になり、アンダーフロー割り込み (GPTn_UDF) も発生します。GTCNT カウンタはアンダーフロー後、GTPR 値からダウンカウントを再開します。

図 20.4 にカウントクロックによるダウンカウント時の周期カウント動作例を示します。




図 20.4 カウントクロックによるダウンカウント時の周期カウント動作例

表 20.6 にカウントクロックによるダウンカウント時の周期カウント動作の設定例を示します。

表 20.6 カウントクロックによるダウンカウント時の周期カウント動作の設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.4 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向を設定します。 図 20.4 では GTUDDTYC[1:0]ビットに 10b を設定してから GTUDDTYC[1:0]ビットに 00b を設定します (ダウンカウント)。
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.4 では GTPR 値を設定します。
6	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。 図 20.4 では、CST ビットに 1 を設定します。

(4) ハードウェア要因によるアップカウント時のイベントカウント動作

各チャンネルの GTCNT カウンタは、GTUPSR レジスタで設定したハードウェア要因を使用して、アップカウントを行うことができます。

GTUPSR レジスタが設定されている場合、GTCR.TPCS[3:0]ビットで選択したカウントクロック、および GTUDDTYC.UD ビットで設定したカウント方向は無効です。アップカウントのハードウェア要因とダウンカウントのハードウェア要因が同時に発生した場合、GTCNT カウンタ値は変化しません。ハードウェア要因によるアップカウント時のオーバーフロー動作は、カウントクロックによるアップカウント動作と同様です。

ハードウェア要因を使用してアップカウントを行う場合、カウント動作を有効にするために、GTCR.CST ビットを 1 にしてください。カウント動作の開始は GTCR.TPCS[3:0]ビットで選択されたカウントクロックに同期しているため、GTCR.CST ビットを 1 にした後、GTCR.TPCS[3:0]ビットにより、1 カウントクロック期間は、アップカウント動作を行うことはできません。GTCR.CST ビットを 1 にした 1PCLKD 後からアップカウントを行うためには、GTCR.TPCS[3:0]ビットを 000b にしてください。

図 20.5 にハードウェア要因 (GTETRGA 端子入力の立ち上がりエッジ) によるアップカウント時のイベントカウント動作例を示します。




図 20.5 ハードウェア要因によるアップカウント時のイベントカウント動作例

表 20.7 にハードウェア要因によるアップカウント時のイベントカウント動作の設定例を示します。

表 20.7 ハードウェア要因によるアップカウント時のイベントカウント動作の設定例

No.	手順名	説明
1	カウント要因設定	GTUPSR レジスタでアップカウントのハードウェア要因を選択します。
2	周期設定	GTPR レジスタに周期を設定します。
3	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
4	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

(5) ハードウェア要因によるダウンカウント時のイベントカウント動作

各チャンネルの GTCNT カウンタは、GTDNSR レジスタで設定したハードウェア要因を使用して、ダウンカウントを行うことができます。

GTDNSR レジスタが設定されている場合、GTCR.TPCS[3:0] ビットで選択したカウントクロック、および GTUDDTYC.UD ビットで設定したカウント方向は無効です。アップカウントのハードウェア要因とダウンカウントのハードウェア要因が同時に発生した場合、GTCNT カウンタ値は変化しません。ハードウェア要因によるダウンカウント時のアンダーフロー動作は、カウントクロックによるダウンカウント時のアンダーフロー動作と同じです。

ハードウェア要因を使用してダウンカウントを行うために、GTCR.CST ビットを 1 にすると、カウント動作が有効になります。カウント動作は、GTCR.TPCS[3:0] ビットで選択されたカウントクロックに同期しているため、GTCR.CST ビットを 1 にした後、GTCR.TPCS[3:0] ビットで指定された 1 クロックサイクルの間、ダウンカウント動作を行うことはできません。GTCR.CST ビットを 1 にした 1PCLKD 後からダウンカウントを行うためには、GTCR.TPCS[3:0] ビットを 000b にしてください。

図 20.6 にハードウェア要因 (GTETRGA の立ち上がりエッジ) によるダウンカウント時のイベントカウント動作例を示します。




図 20.6 ハードウェア要因によるダウンカウント時のイベントカウント動作例

表 20.8 にハードウェア要因によるダウンカウント時のイベントカウント動作の設定例を示します。

表 20.8 ハードウェア要因によるダウンカウント時のイベントカウント動作の設定例

No.	手順名	説明
1	カウント要因設定	GTDNSR レジスタでダウンカウントのハードウェア要因を選択します。
2	周期設定	GTPR レジスタに周期を設定します。
3	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
4	カウント動作開始	GTCSR.CST ビットを 1 にしてカウント動作を開始します。

(6) カウンタクリア動作

各チャンネルのカウンタは、下記の要因でクリアすることが可能です。

- GTCNT レジスタへの 0 の書き込み
- GTCSR.CCLR ビットが 1 の状態での GTCLR レジスタのチャンネル番号に対応するビットへの 1 書き込み
- GTCSR レジスタで選択したハードウェア要因

カウント動作中は、GTCNT レジスタに書き込むことはできません。GTCLR レジスタへの 1 の書き込みおよびハードウェア要因によるクリア要求により、GTCNT カウンタが動作中 (GTCSR.CST = 1) の場合でも、停止中 (GTCSR.CST = 0) の場合でも GTCNT カウンタをクリアすることができます。

GTCSR.MD[2:0] ビットでのこぎり波モードを選択し、カウント方向フラグがデクリメント (GTST.TUCF フラグ = 0) の場合、GTCLR レジスタへ 1 を書き込みかつハードウェア要因によりクリアするとき、GTCNT レジスタは GTPR レジスタの値になります。

のこぎり波モードやダウンカウントではない場合、GTCLR レジスタへ 1 を書き込みかつハードウェア要因によりクリアするとき、GTCNT レジスタは 0 になります。

GTUPSR または GTDNSR レジスタの少なくとも 1 つのビットが 1 になっている場合のイベントカウント動作では、クリア要因の発生後、GTCLR レジスタへの書き込みとハードウェア要因によるクリアの両方が直ちに実行

され、PCLKD と同期が取られます。その他の設定を使用すると、GTCR.TPCS[3:0]ビットで選択したカウンタクロックと同期してクリアが実行されます。

20.3.1.2 コンペアマッチによる波形出力機能

コンペアマッチとは、GTCNT カウンタ値が GTCCRA または GTCCRB レジスタ値と一致することを意味します。コンペアマッチが発生すると、イベントカウントを含むカウンタクロックと同期して、コンペアマッチフラグが発生します。同時に、GPT は、対応する GTIOCnA または GTIOCnB 出力端子から Low 出力/High 出力/トグル出力を行うことができます (n = 0~13)。また、GTPR レジスタで決定される周期の終わりにおいても、GTIOCnA または GTIOCnB 端子出力を Low 出力/High 出力/トグル出力とすることができます。

“周期の終わり”とは、以下の場合です。

- アップカウント時ののこぎり波の場合：GTCNT カウンタが GTPR 値から 0 に変化したとき（オーバーフロー）
- ダウンカウント時ののこぎり波の場合：GTCNT カウンタが 0 から GTPR 値に変化したとき（アンダーフロー）
- のこぎり波の場合：GTCNT カウンタがクリアされたとき
- 三角波の場合：GTCNT カウンタが 0 から 1 に変化したとき（谷）

(1) Low 出力/High 出力

図 20.7 に GTCCRA および GTCCRB レジスタのコンペアマッチによる Low 出力/High 出力の動作例を示します。

この例では、GTCNT カウンタがアップカウント動作を行い、GTCCRA レジスタのコンペアマッチによって GTIOCnA 端子から High が出力され、GTCCRB レジスタのコンペアマッチによって GTIOCnB 端子から Low が出力されるように設定しています。設定したレベルと端子レベルが一致した場合は、端子レベルは変化しません。




図 20.7 Low 出力/High 出力動作例

表 20.9 に Low 出力/High 出力動作の設定例を示します。

表 20.9 Low 出力/High 出力動作の設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.7 では 000b (のこぎり波 PWM モード) を設定します。

表 20.9 Low 出力/High 出力動作の設定例 (2/2)

No.	手順名	説明
2	カウント方向設定	GTUDDTYC レジスタでカウント方向（アップ/ダウン）を設定します。 図 20.7 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します（アップカウント）。
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT レジスタに初期値を設定します。
6	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.7 では、GTIOA[4:0] = 00010b、GTIOB[4:0] = 10001b
7	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCNm 端子出力の許可を設定します。
8	コンペアマッチ値設定	GTCCRA レジスタ、GTCCRB レジスタにコンペアマッチ値を設定します。
9	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

注. n: 0~13
m: A, B

(2) トグル出力

図 20.8 および図 20.9 に GTCCRA および GTCCRB レジスタのコンペアマッチによるトグル出力動作例を示します。

図 20.8 は、GTCNT カウンタがアップカウント動作を行い、GTCCRA レジスタのコンペアマッチと、GTCCRB レジスタのコンペアマッチによって、それぞれ GTIOCN_A 端子と GTIOCN_B 端子がトグル出力となるように設定した例です。

図 20.9 は、GTCNT カウンタがアップカウント動作を行い、GTCCRA レジスタのコンペアマッチによって GTIOCN_A 端子がトグル出力となり、周期の終わりで GTIOCN_B 端子がトグル出力となるように設定した例です。




図 20.8 トグル出力動作例 (1)




図 20.9 トグル出力動作例 (2)

表 20.10 にトグル出力動作の設定例を示します。

表 20.10 トグル出力動作の設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.8 と図 20.9 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。図 20.8 と図 20.9 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT レジスタに初期値を設定します。
6	GTIOcNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOcNm 端子の機能を設定します。 図 20.8 では GTIOA[4:0] = 10011b、GTIOB[4:0] = 00011b、図 20.9 では GTIOA[4:0] = 10011b、GTIOB[4:0] = 01100b
7	GTIOcNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOcNm 端子出力の許可を設定します。
8	コンペアマッチ値設定	GTCCRA レジスタ、GTCCRB レジスタにコンペアマッチ値を設定します。
9	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

注. n: 0~13
m: A, B

20.3.1.3 インพุットキャプチャ機能

GTICASR および GTICBSR レジスタに設定されたハードウェア要因の検出時に、GTCCRA レジスタまたは GTCCRB レジスタのいずれか一方に GTCNT カウンタ値を転送できます。

インพุットキャプチャ機能の動作例を図 20.10 に示します。

この例では、カウントクロックで GTCNT カウンタがアップカウント動作を行い、GTIOcNA 入力端子の両エッジで GTCCRA レジスタにインพุットキャプチャを実行し、GTIOcNB 入力端子の立ち上がりエッジで GTCCRB レジスタにインพุットキャプチャを実行するように設定しています。




図 20.10 インプットキャプチャ動作例

カウントクロックによるカウント動作でのインプットキャプチャ動作の設定例を表 20.11 と表 20.14 に示します。

表 20.11 インプットキャプチャ動作設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.10 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.10 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
6	インプットキャプチャ要因の選択	GTICASR レジスタおよび GTICBSR レジスタでインプットキャプチャ要因を選択します。 図 20.10 では、GTICASR = 0x00000F00、GTICBSR = 0x00003000
7	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

20.3.2 バッファ動作

GTBER レジスタによって、以下のバッファ動作の設定が可能です。

- GTPR レジスタ、GTPBR レジスタ
- GTCCRA レジスタ、GTCCRC レジスタ、GTCCRD レジスタ
- GTCCRB レジスタ、GTCCRE レジスタ、GTCCRF レジスタ
- GTADTRA レジスタ、GTADTBRA レジスタ、GTADTDBRA レジスタ
- GTADTRB レジスタ、GTADTBRB レジスタ、GTADTDBRB レジスタ

20.3.2.1 GTPR レジスタのバッファ動作

GTPBR レジスタは、GTPR レジスタ用のバッファレジスタとして機能します。

バッファ転送は、のこぎり波モードまたはイベントカウントでは、オーバーフロー時（アップカウント中）またはアンダーフロー時（ダウンカウント中）に実行されます。また、三角波モードでは谷で実行されます。

のこぎり波モードまたはイベントカウントでは、カウント中に以下のカウンタクリア動作が発生すると、バッファ転送が実行されます。

- ハードウェア要因によるクリア（クリア要因は GTCSR レジスタで選択）
- ソフトウェアによるクリア（GTCSR.CCLR ビットが 1、GTCLR.CCLRn ビットが 1、n=0~13）

GTPR レジスタをバッファとして機能するように設定する場合は、GTBER.PR ビットを 1 にしてください。GTPR レジスタをバッファとして機能しないように設定する場合は、GTBER.PR ビットを 0 にしてください。

GTPR レジスタのバッファ動作例を図 20.11～「20.3.2.1. GTPR レジスタのバッファ動作」に、GTPR レジスタのバッファ動作の設定例を表 20.12 に示します。




図 20.11 GTPR レジスタのバッファ動作例（のこぎり波でアップカウントの場合）




図 20.12 GTPR レジスタのバッファ動作例 (のこぎり波でダウンカウントの場合)

表 20.12 GTPR レジスタのバッファ動作設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 (図 20.11 と図 20.12 では 000b (のこぎり波 PWM モード) を設定)
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップまたはダウン) を設定します。 図 20.11 では GTUDDTYC[1:0]に 11b を設定してから GTUDDTYC[1:0]レジスタに 01b を設定します (アップカウント)。図 20.12 では GTUDDTYC[1:0]に 10b を設定してから GTUDDTYC[1:0]レジスタに 00b を設定します。(ダウンカウント)
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
6	バッファ動作の設定	GTBER.PR[1:0]ビットでバッファ動作を設定します。図 20.11、図 20.12、および「20.3.2.1. GTPR レジスタのバッファ動作」では PR[1:0]ビット = 01b
7	バッファ値設定	バッファ動作時は、1 周期後の周期を GTPBR レジスタに設定します。
8	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
9	周期ごとのバッファ値設定	バッファ動作時は、1 周期後の周期を GTPBR レジスタに設定します。

20.3.2.2 GTCCRA、GTCCRB レジスタのバッファ動作

GTCCRC レジスタは GTCCRA レジスタ用のバッファレジスタとして、GTCCRD レジスタは GTCCRC レジスタ用のバッファレジスタ (すなわち、GTCCRA レジスタ用のダブルバッファレジスタ) として機能します。同様に、GTCCRE レジスタは GTCCRB レジスタ用のバッファレジスタとして、GTCCRF レジスタは GTCCRE レジスタ用のバッファレジスタ (すなわち、GTCCRB レジスタ用のダブルバッファレジスタ) として機能します。

GTCCRA または GTCCRB レジスタをダブルバッファ動作させるには、GTBER.CCRA[1:0]または GTBER.CCRB[1:0]ビットを 10b または 11b に設定します。シングルバッファ動作の場合は、01b とします。GTCCRA または GTCCRB レジスタをバッファ動作させない場合は、00b にしてください。

のこぎり波ワンショットパルスモード、三角波 PWM モード 3 では、各 PWM 出力動作モードに固有のバッファ動作は、GTBER.CCRA[1:0]ビットと GTBER.CCRB[1:0]ビットの設定値に関係なく実行されます。

(1) GTCCRA または GTCCRB レジスタがアウトプットコンペアレジスタとして機能する場合

のこぎり波ワンショットパルスモード、三角波 PWM モード 3 では、各 PWM 出力動作モードに固有のバッファ動作は、GTBER.CCRA[1:0]ビットと GTBER.CCRB[1:0]ビットの設定値に関係なく実行されます。詳細は「20.3.3. PWM 出力動作モード」を参照してください。上記の PWM 出力動作モード以外では、バッファ転送は次の場合に実行されます。

バッファ転送は次の場合に実行されます。

- オーバーフロー／アンダーフローによるバッファ転送
のこぎり波モードまたはイベントカウント動作では、オーバーフロー時（アップカウント中）またはアンダーフロー時（ダウンカウント中）に、バッファ転送が実行されます。三角波モードでは、谷（三角波 PWM モード 1）または山および谷（三角波 PWM モード 2）で、バッファ転送が実行されます。
- カウンタクリアによるバッファ転送
のこぎり波モードまたはイベントカウント動作では、カウント中に「20.3.2.1. GTPR レジスタのバッファ動作」に示される場合と類似したカウンタクリア要因によって、バッファ転送が（同じく、アップカウント中のオーバーフロー時またはダウンカウント中のアンダーフロー時に）実行されます。
三角波モードでは、カウンタクリアによるバッファ転送は実行されません。
- バッファ強制転送
のこぎり波でも三角波でもイベントカウント動作でも、カウント停止中に GTBER.CCRSWT ビットに 1 を書くと、GTCCRA レジスタ、GTCCRB レジスタのバッファ転送を強制的に行います。
さらに、のこぎり波ワンショットパルスモードまたは三角波 PWM モード 3 では、GTCCRD レジスタからテンポラリレジスタ A へのバッファ転送、および GTCCRF レジスタからテンポラリレジスタ B へのバッファ転送が実行されます。

図 20.13～図 20.15 に GTCCRA および GTCCRB レジスタのバッファ動作例を、表 20.13 に GTCCRA および GTCCRB レジスタのバッファ動作の設定例を示します。




図 20.13 GTCCRA および GTCCRB レジスタのバッファ動作例（アウトプットコンペア、アップカウント時ののこぎり波、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力の場合）




図 20.14 GTCCRA および GTCCRB レジスタのダブルバッファ動作例 (アウトプットコンペア、三角波、谷でバッファ動作、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力保持の場合)




図 20.15 GTCCRA および GTCCRB レジスタのダブルバッファ動作例 (アウトプットコンペア、三角波、山と谷でバッファ動作、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力保持の場合)

表 20.13 GTCCRA、GTCCRB レジスタのバッファ動作設定例 (アウトプットコンペア時)

No.	手順名	説明
1	動作モード設定	GTCCR.MD[2:0]ビットで動作モードを設定します。 (図 20.13 の例では 000b (のこぎり波 PWM モード)、 図 20.14 の例では 100b (三角波 PWM モード 1)、 図 20.15 の例では 101b (三角波 PWM モード 2))
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.13 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTCCR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCCR.CNT カウンタに初期値を設定します。
6	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.13 では、GTIOA[4:0] = 00110b、 図 20.14 では、GTIOA[4:0] = 00011b、 図 20.15 では、GTIOB[4:0] = 00011b
7	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCNm 端子出力の許可を設定します。
8	バッファ動作の設定	GTCCR.CCRA[1:0]ビット、GTCCRB[1:0]ビットで、バッファ動作を設定します。 図 20.13 では、CCRA[1:0] = 01b、 図 20.14 では、CCRA[1:0] = 1xb、 図 20.15 では、CCRB[1:0] = 1xb
9	コンペアマッチ値設定	GTIOCNa 端子の切り替わりポイントを GTCCRA レジスタに設定します。GTIOCNb 端子の切り替わりポイントを GTCCRB レジスタに設定します。
10	バッファ値設定	バッファ動作時は、1 周期後 (のこぎり波モードまたは三角波モードで、山または谷でバッファ転送の場合) もしくは半周期後 (三角波モードで谷と山の両方でバッファ転送の場合) の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、2 周期後 (のこぎり波モードまたは三角波モードで、山または谷でバッファ転送の場合) もしくは 1 周期後 (三角波モードで谷と山の両方でバッファ転送の場合) の GTIOCNa 端子の切り替わりポイントを GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRF レジスタに設定します。
11	カウント動作開始	GTCCR.CST ビットを 1 にしてカウント動作を開始します。
12	周期ごとのバッファ値設定	バッファ動作時は、1 周期後 (のこぎり波モードまたは三角波モードで、山または谷でバッファ転送の場合) もしくは半周期後 (三角波モードで谷と山の両方でバッファ転送の場合) の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、2 周期後 (のこぎり波モードまたは三角波モードで、山または谷でバッファ転送の場合) もしくは 1 周期後 (三角波モードで谷と山の両方でバッファ転送の場合) の GTIOCNa 端子の切り替わりポイントを GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRF レジスタに設定します。

注. n: 0~13
m: A, B

(2) GTCCRA または GTCCRB レジスタがインプットキャプチャレジスタとして機能する場合

インプットキャプチャが発生すると、GTCCR.CNT カウンタ値が GTCCRA および GTCCRB レジスタに転送されると同時に、それまで格納されていた GTCCRA および GTCCRB レジスタ値がバッファレジスタに転送されます。インプットキャプチャ動作では、カウンタクリアによるバッファ転送は実行されません。

[図 20.16](#) と [図 20.17](#) に GTCCRA および GTCCRB レジスタのバッファ動作例を、[表 20.14](#) に GTCCRA および GTCCRB レジスタのバッファ動作の設定例を示します。




図 20.16 GTCCRA および GTCCRB レジスタのバッファ動作例 (GTIOcNA 端子入力の両エッジでインプットキャプチャ、のこぎり波でアップカウント、GTIOcNA 端子入力の両エッジで GTCNT カウンタクリアの場合)




図 20.17 GTCCRA および GTCCRB レジスタのダブルバッファ動作例 (GTIOcNB 端子入力の両エッジでインプットキャプチャ、のこぎり波でアップカウント、GTIOcNB 端子入力の両エッジで GTCNT カウンタクリアの場合)

表 20.14 GTCCRA、GTCCRB レジスタのバッファ動作設定例 (インプットキャプチャ時)

No.	手順名	説明
1	動作モードとカウンタクリア要因の設定	GTCCR.MD[2:0]ビットで動作モードを設定し、GTCSR レジスタでカウンタクリア要因を設定します。 図 20.16 では、MD[2:0] = 000b (のこぎり波 PWM モード) および GTCSR = 0x0000F00、図 20.17 では、MD[2:0] = 000b (のこぎり波 PWM モード) および GTCSR = 0x0000F00
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.16 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
6	インプットキャプチャ要因の選択	GTICASR レジスタおよび GTICBSR レジスタでインプットキャプチャ要因を選択します。 図 20.16 では GTICASR = 0x00000F00、図 20.17 では GTICBSR = 0x0000F000
7	バッファ動作の設定	GTBER レジスタの CCRA ビット、CCRB ビットで、バッファ動作を設定します。 図 20.16 では CCRA[1:0] = 01b、図 20.17 では CCRB[1:0] = 1xb
8	カウント動作開始	GTCCR.CST ビットを 1 にしてカウント動作を開始します。

20.3.2.3 GTADTRA、GTADTRB レジスタのバッファ動作

GTADTBRA レジスタは GTADTRA レジスタのバッファレジスタ、GTADTDBRA レジスタは GTADTBRA レジスタのバッファレジスタ (GTADTRA レジスタのダブルバッファレジスタ) として動作します。同様に、GTADTBRB レジスタは GTADTRB レジスタのバッファレジスタ、GTADTDBRB レジスタは GTADTBRB レジスタのバッファレジスタ (GTADTRB レジスタのダブルバッファレジスタ) として動作します。

GTADTRA または GTADTRB レジスタをダブルバッファ動作させるには、GTBER.ADTDA または ADTDB ビットを 1 にします。シングルバッファ動作の場合は、0 にします。GTADTRA と GTADTRB レジスタをバッファ動作させない場合には、それぞれ GTBER.ADTTA[1:0] または ADTTB[1:0] ビットを 00b にします。

バッファ転送タイミングは、のこぎり波モードでは ADTTA[1:0]ビットと ADTTB[1:0]ビットを使用してオーバーフロー (アップカウントの場合) またはアンダーフロー (ダウンカウントの場合) に設定でき、三角波モードでは ADTTA[1:0]ビットと ADTTB[1:0]ビットを 01b にすると山、10b にすると谷、11b にすると山/谷両方に設定できます。

のこぎり波モードでは、ADTTA[1:0] ビットと ADTTB[1:0] ビットを 00b 以外の値に設定したカウント動作時、「20.3.2.1. GTPR レジスタのバッファ動作」と同様のカウンタクリア要因により、オーバーフロー時 (アップカウント時) またはアンダーフロー時 (ダウンカウント時) と同じ方法でバッファ転送が実行されます。

図 20.18 ~ 「20.3.2.3. GTADTRA、GTADTRB レジスタのバッファ動作」に GTADTRA レジスタと GTADTRB レジスタのバッファ動作例を、表 20.15 に GTADTRA レジスタと GTADTRB レジスタのバッファ動作設定例を示します。




図 20.18 GTADTRA および GTADTRB レジスタのバッファ動作例 (のこぎり波でアップカウント、アップカウントで A/D 変換開始要求発生の場合)




図 20.19 GTADTRA および GTADTRB レジスタのダブルバッファ動作例 (三角波、谷でバッファ転送、ダウンカウントで A/D 変換開始要求発生の場合)




図 20.20 GTADTRA および GTADTRB レジスタのダブルバッファ動作例（三角波、谷と山の両方でバッファ転送、アップカウントとダウンカウントの両方で A/D 変換開始要求発生の場合）

表 20.15 GTADTRA および GTADTRB レジスタのバッファ動作設定例 (1/2)

No.	ステップ名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 (図 20.18 では、000b (のこぎり波 PWM モード) を設定し、図 20.19 および図 20.20 では、100b、101b、110b、(三角波 PWM モード) を設定します。)
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 (図 20.18 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。)
3	カウントクロックの選択	GTCR.TPCS[3:0] ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
6	バッファ動作の設定	GTBER レジスタの ADTTA[1:0]、ADTTB[1:0]、ADTDA、ADTDB ビットでバッファ動作を設定します。 (図 20.18 では、ADTTA[1:0]ビット = 01b、10b、または 11b で、ADTDA ビット = 0 です。図 20.19 では、ADTTA[1:0]ビット = 10b で、ADTDA ビット = 1 です。図 20.20 では、ADTTB[1:0]ビット = 11b で、ADTDB ビット = 1 です。)
7	コンペアマッチ値設定	A/D 変換開始要求ポイントを GTADTRA、GTADTRB レジスタに設定します。
8	バッファ値設定	バッファ動作時は、1 周期後 (のこぎり波モードまたは三角波モードで谷または山でバッファ転送の場合) もしくは半周期後 (三角波モードで谷と山の両方でバッファ転送の場合) の A/D 変換開始要求ポイントを GTADTBRA レジスタと GTADTBRB レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後 (のこぎり波モードまたは三角波モードで谷または山でバッファ転送の場合) もしくは 1 周期後 (三角波モードで谷と山の両方でバッファ転送の場合) の A/D 変換開始要求ポイントを GTADTDBRA レジスタと GTADTDBRB レジスタに設定します。
9	A/D 変換開始要求を許可	GTINTAD レジスタの ADTRAUEN、ADTRADEN、ADTRBUEN、ADTRBDEN ビットで A/D 変換開始要求の許可を設定します。 (図 20.18 では ADTRAUEN ビット = 1 で、図 20.19 では ADTRADEN ビット = 1 で、図 20.20 では ADTRBUEN ビット = 1 かつ ADTRBDEN ビット = 1 です。)
10	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

表 20.15 GTADTRA および GTADTRB レジスタのバッファ動作設定例 (2/2)

No.	ステップ名	説明
11	周期ごとのバッファ値設定	バッファ動作時は、1 周期後（のこぎり波モードまたは三角波モードで谷または山でバッファ転送の場合）もしくは半周期後（三角波モードで谷と山の両方でバッファ転送の場合）の A/D 変換開始要求ポイントを GTADTBRA レジスタと GTADTBRB レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後（のこぎり波モード、または三角波モードで谷または山でバッファ転送の場合）もしくは 1 周期後（三角波モードで谷と山の両方でバッファ転送の場合）の A/D 変換開始要求ポイントを GTADTBRA レジスタと GTADTBRB レジスタに設定します。

20.3.3 PWM 出力動作モード

GPT は、GTCNT カウンタと GTCCRA または GTCCRB レジスタとのコンペアマッチに基づいて、GTIOCnA 端子または GTIOCnB 端子へ PWM 波形を出力することができます (n=0~13)。

また、GTDTCR レジスタおよび GTDVU レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定することが可能です。

20.3.3.1 のこぎり波 PWM モード

のこぎり波 PWM モードでは、GTPR レジスタに周期を設定することにより、GTCNT カウンタにのこぎり波（半波）動作を実行させ、GTCCRA レジスタまたは GTCCRB レジスタのコンペアマッチ発生時に、GTIOCnA 端子または GTIOCnB 端子 (n=0~13) に PWM 波形を出力させます。端子の出力値は GTIOR レジスタの設定により、コンペアマッチおよび周期の終わり、Low 出力、High 出力、トグル出力を選択することができます。

周期の終わり、GTCCRx レジスタのコンペアマッチのタイミングが同じ場合、出力端子は GTIOR.GTIOx[3:2] ビット (x=A, B) で設定された周期の終わりに対する PWM 出力設定に従います。

図 20.21 にのこぎり波 PWM モードの動作例を、表 20.16 にのこぎり波 PWM モードの設定例を示します。




図 20.21 のこぎり波 PWM モードの動作例 (アップカウント、バッファ動作、GTCCRA/GTCCRB レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力の場合)

表 20.16 のこぎり波 PWM モードの設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。(図 20.21 の例では 000b (のこぎり波 PWM モード) を設定)
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.21 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT レジスタに初期値を設定します。
6	GTIOcNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOcNm 端子の機能を設定します。 図 20.21 では GTIOA[4:0] = 00110b、GTIOB[4:0] = 00110b
7	GTIOcNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOcNm 端子出力の許可を設定します。
8	バッファ動作設定	GTBER レジスタの CCRA[1:0]ビット、CCRB[1:0]ビットで、バッファ動作を設定します。図 20.21 では、CCRA[1:0] = 01b、CCRB[1:0] = 01b
9	コンペアマッチ値設定	GTIOcNA 端子の切り替わりポイントを GTCCRA レジスタに設定します。GTIOcNB 端子の切り替わりポイントを GTCCRB レジスタに設定します。

表 20.16 のこぎり波 PWM モードの設定例 (2/2)

No.	手順名	説明
10	バッファ値設定	バッファ動作時は、1 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRF レジスタに設定します。
11	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
12	周期ごとのバッファ値設定	バッファ動作時は、1 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRF レジスタに設定します。

注. n: 0~13
m: A, B

20.3.3.2 のこぎり波ワンショットパルスモード

のこぎり波ワンショットパルスモードは、GTPR レジスタに周期を設定して GTCNT カウンタをのこぎり波（半波）動作させ、バッファ動作固定で、GTCCRA レジスタまたは GTCCRB レジスタのコンペアマッチにより、GTIOcNA 端子または GTIOcNB 端子に PWM 波形を出力するモードです (n = 0~13)。

のこぎり波ワンショットパルスモードのバッファ動作は通常のバッファ動作と異なります。バッファ転送は、下記のとおりです。

- 周期の終わりで、GTCCRC レジスタから GTCCRA レジスタ
- 周期の終わりで、GTCCRE レジスタから GTCCRB レジスタ
- 周期の終わりで、GTCCRD レジスタからテンポラリレジスタ A
- 周期の終わりで、GTCCRF レジスタからテンポラリレジスタ B
- GTCCRA レジスタのコンペアマッチで、テンポラリレジスタ A から GTCCRA レジスタ
- GTCCRB レジスタのコンペアマッチで、テンポラリレジスタ B から GTCCRB レジスタ

端子の出力値は GTIOR レジスタにより、コンペアマッチで Low 出力/High 出力/トグル出力、周期の終わりで Low 出力/High 出力/トグル出力を選択することができます。カウントストップ中に GTBER.CCRSWT ビットを 1 にすると、GTCCRD レジスタから一時レジスタ A へ、および GTCCRF レジスタから一時レジスタ B へ、バッファ転送が強制的に実行されます。また、GTDTCR、GTDVU レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値は GTCCRB レジスタに自動設定されます。

図 20.22 に、のこぎり波ワンショットパルスモードの動作例を、表 20.17 に、のこぎり波ワンショットパルスモードの設定例を示します。




図 20.22 のこぎり波ワンショットパルスモードの動作例 (アップカウント、カウントスタート時に GTIOCnA 端子 = Low 出力/GTIOCnB 端子 = High 出力、GTCRA/GTCRB レジスタのコンペアマッチ時にトグル出力、周期の終わりで出力保持の場合)

表 20.17 のこぎり波ワンショットパルスモード設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.22 では 001b (のこぎり波ワンショットパルスモード) を設定します。

表 20.17 のこぎり波ワンショットパルスモード設定例 (2/2)

No.	手順名	説明
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.22 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT レジスタに初期値を設定します。
6	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.22 では GTIOA[4:0] = 00011b、GTIOB[4:0] = 10011b
7	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCNm 端子出力の許可を設定します。
8	コンペアマッチ値設定	カウント開始直後の周期の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。
9	バッファ強制転送設定	GTBER.CCRSWT ビットを 1 にし、バッファレジスタの強制転送を行います。
10	バッファ値設定	1 周期後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。
11	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
12	周期ごとのバッファ値設定	1 周期後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。

注. n: 0~13
m: A, B

20.3.3.3 三角波 PWM モード 1 (谷 32 ビット転送)

三角波 PWM モード 1 は、GTPR レジスタに周期を設定するモードです。GTCNT カウンタに三角波 (全波) 動作を実行させ、GTCCRA レジスタまたは GTCCRB レジスタのコンペアマッチ発生時に GTIOCNa 端子または GTIOCNb 端子 (n = 0~13) に PWM 波形を出力させます。バッファ転送は谷で行われます。端子の出力値は GTIOR レジスタにより、コンペアマッチで Low 出力/High 出力/トグル出力、周期の終わりで Low 出力/High 出力/トグル出力を選択することができます。

また、GTDTCR レジスタ、GTDVU レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定することが可能です。

図 20.23 に三角波 PWM モード 1 の動作例を、表 20.18 に三角波 PWM モード 1 の設定例を示します。




図 20.23 三角波 PWM モード 1 の動作例 (バッファ動作、カウントスタート時に GTIOCnA 端子= Low 出力 / GTIOCnB 端子= High 出力、GTCCRA/GTCCRB レジスタのコンペアマッチ時にトグル出力、周期の終わりで出力保持の場合)

表 20.18 三角波 PWM モード 1 設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.23 では、100b (三角波 PWM モード 1) を設定します。
2	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
3	周期設定	GTPR レジスタに周期を設定します。
4	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
5	GTIOCnm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCnm 端子の機能を設定します。 図 20.23 では、GTIOA[4:0] = 00011b、GTIOB[4:0] = 10011b
6	GTIOCnm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCnm 端子出力の許可を設定します。
7	バッファ動作の設定	GTBER レジスタの CCRA[1:0]ビット、CCRB[1:0]ビットで、バッファ動作を設定します。 図 20.23 では、CCRA[1:0] = 01b、CCRB[1:0] = 01b
8	コンペアマッチ値設定	GTIOCnA 端子の切り替わりポイントを GTCCRA レジスタに設定します。GTIOCnB 端子の切り替わりポイントを GTCCRB レジスタに設定します。

表 20.18 三角波 PWM モード 1 設定例 (2/2)

No.	手順名	説明
9	バッファ値設定	バッファ動作時は、1 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRF レジスタに設定します。
10	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
11	周期ごとのバッファ値設定	バッファ動作時は、1 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRF レジスタに設定します。

注. n: 0~13
m: A, B

20.3.3.4 三角波 PWM モード 2 (山/谷 32 ビット転送)

三角波 PWM モード 1 と同様に、三角波 PWM モード 2 でも GTPR レジスタに周期を設定します。GTCNT カウンタに三角波 (全波) 動作を実行させ、GTCCRA レジスタまたは GTCCRB レジスタのコンペアマッチ発生時に GTIOcNA 端子または GTIOcNB 端子 (n = 0~13) に PWM 波形を出力させます。山および谷の両方でバッファ転送が行われます。端子の出力値は GTIOR レジスタにより、コンペアマッチで Low 出力/High 出力/トグル出力、周期の終わりで Low 出力/High 出力/トグル出力を選択することができます。

また、GTDTCR レジスタ、GTDVU レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定することが可能です。

図 20.24 に三角波 PWM モード 2 の動作例を、表 20.19 に三角波 PWM モード 2 の設定例を示します。




図 20.24 三角波 PWM モード 2 の動作例 (バッファ動作、カウントスタート時に GTIOCnA 端子= Low 出力 / GTIOCnB 端子= High 出力、GTCCRA/GTCCRB レジスタのコンペアマッチ時にトグル出力、周期の終わりで出力保持の場合)

表 20.19 三角波 PWM モード 2 設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.24 では、101b (三角波 PWM モード 2) を設定します。
2	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
3	周期設定	GTPR レジスタに周期を設定します。
4	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
5	GTIOCnm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCnm 端子の機能を設定します。 図 20.24 では、GTIOA[4:0] = 00011b、GTIOB[4:0] = 10011b
6	GTIOCnm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCnm 端子出力の許可を設定します。
7	バッファ動作の設定	GTBER レジスタの CCRA[1:0]ビット、CCRB[1:0]ビットで、バッファ動作を設定します。 図 20.24 では、CCRA[1:0] = 01b、CCRB[1:0] = 01b
8	コンペアマッチ値設定	GTIOCnA 端子の切り替わりポイントを GTCCRA レジスタに設定します。GTIOCnB 端子の切り替わりポイントを GTCCRB レジスタに設定します。

表 20.19 三角波 PWM モード 2 設定例 (2/2)

No.	手順名	説明
9	バッファ値設定	バッファ動作時は、半周期後の GTIOcNA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、1 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRF レジスタに設定します。
10	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
11	半周期ごとのバッファ値設定	バッファ動作時は、半周期後の GTIOcNA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、1 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRF レジスタに設定します。

注. n: 0~13
m: A, B

20.3.3.5 三角波 PWM モード 3 (谷 64 ビット転送)

三角波 PWM モード 3 は、GTPR レジスタに周期を設定するモードです。GTCNT カウンタを三角波 (全波) 動作させ、バッファ動作固定で、GTCCRA レジスタ、GTCCRB レジスタのコンペアマッチにより、GTIOcNA 端子、GTIOcNB 端子に PWM 波形を出力するモードです (n = 0~13)。三角波 PWM モード 3 のバッファ動作は通常のバッファ動作と異なります。バッファ転送は、下記のとおりです。

- 谷で、GTCCRC レジスタから GTCCRA レジスタ
- 谷で、GTCCRE レジスタから GTCCRB レジスタ
- 谷で、GTCCRD レジスタからテンポラリレジスタ A
- 谷で、GTCCRF レジスタからテンポラリレジスタ B
- 山で、テンポラリレジスタ A から GTCCRA レジスタ
- 山で、テンポラリレジスタ B から GTCCRB レジスタ

端子の出力値は GTIOR レジスタにより、コンペアマッチで Low 出力/High 出力/トグル出力、周期の終わりで Low 出力/High 出力/トグル出力、を設定することができます。

また、GTDTCR レジスタ、GTDVU レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定することが可能です。

図 20.25 に三角波 PWM モード 3 の動作例を、表 20.20 に三角波 PWM モード 3 の設定例を示します。




図 20.25 三角波 PWM モード 3 の動作例 (カウントスタート時に GTIOcNA 端子 = Low 出力/GTIOcNB 端子 = High 出力、GTCRA/GTCRB レジスタのコンペアマッチ時にトグル出力、周期の終わりで出力保持の場合)

表 20.20 三角波 PWM モード 3 設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.25 では 110b (三角波 PWM モード 3) を設定します。

表 20.20 三角波 PWM モード 3 設定例 (2/2)

No.	手順名	説明
2	カウントクロックの選択	GTCCR.TPCS[3:0]ビットでカウントクロックを選択します。
3	周期設定	GTPR レジスタに周期を設定します。
4	カウンタ初期値設定	GTCNT レジスタに初期値を設定します。
5	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.25 では GTIOA[4:0] = 00011b、GTIOB[4:0] = 10011b
6	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCNm 端子出力の許可を設定します。
7	コンペアマッチ値設定	カウント開始直後の周期の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。
8	バッファ強制転送設定	GTBER.CCRSWT ビットを 1 にし、バッファレジスタの強制転送を行います。
9	バッファ値設定	1 周期後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。
10	カウント動作開始	GTCCR.CST ビットを 1 にしてカウント動作を開始します。
11	周期ごとのバッファ値設定	1 周期後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。

注. n: 0~13
m: A, B

20.3.4 デッドタイム自動設定機能

GTDTCR レジスタの設定により、正相波形用のコンペアマッチ値 (GTCCRA レジスタ値) とデッドタイム値 (GTDVU レジスタ値) からデッドタイム付き逆相波形用のコンペアマッチ値を生成し、GTCCRB レジスタに自動設定することができます。

デッドタイム自動設定機能は、のこぎり波ワンショットパルスモードとすべての三角波 PWM モードで使用できます。

逆相波形の変化点のデッドタイムは GTDVU レジスタに設定します。

GTCCRB レジスタを読み出すと、自動計算される逆相波形の変化点を取得できます。デッドタイム自動設定機能を使用する時は、GTCCRB レジスタへの書き込みは禁止です。

波形の変化点がカウント周期を超過するようなデッドタイムを設定してはなりません。デッドタイムエラーが発生するデッドタイム設定が行われたときは、正相および逆相波形の変化点を調整して、表 20.21 に示すようにデッドタイムが確保された波形を生成するようにしてください。調整後の逆相波形の変化点は、GTCCRB レジスタに自動的に設定されます。内部信号は正相波形の変化点の判定のために使用されるため、GTCCRA レジスタの値は調整された値によって更新されることはありません。

のこぎり波ワンショットパルスモードにおいて、デッドタイムエラーが発生して波形の変化点を調整したことによって変化点の順序に不整合が生じた場合や、調整後も変化点がカウント周期を超過している場合、正相と逆相間の相補関係は保証されません。

GTCCRB レジスタへのデッドタイム値の自動設定は、自動設定値計算用レジスタ値が更新された後、次のカウントクロックで行われます。三角波モードでは、現在の山の次のカウントクロックで行うこともできます。

表 20.21 デッドタイムエラー発生時の波形変化点の調整 (1/2)

モード	カウント方向	期間	デッドタイムエラー条件	調整後の正相波形の変化点	調整後の逆相波形の変化点
のこぎり波ワンショットパルスモード	アップカウント	前半	$GTCCRA - GTDVU < 0$	GTDVU	0
		後半	$GTCCRA + GTDVU > GTPR$	$GTPR - GTDVU$	GTPR
	ダウンカウント	前半	$GTCCRA + GTDVU > GTPR$	$GTPR - GTDVU$	GTPR
		後半	$GTCCRA - GTDVU < 0$	GTDVU	0

表 20.21 デッドタイムエラー発生時の波形変化点の調整 (2/2)

モード	カウント方向	期間	デッドタイムエラー条件	調整後の正相波形の変化点	調整後の逆相波形の変化点
三角波 PWM モード 1/2/3	アップカウン ト	(前半)	$GTCCRA - GTDVU \leq 0$	$GTDVU + 1$	1
	ダウンカウン ト	(後半)	$GTCCRA - GTDVU < 0$	$GTDVU$	0

図 20.26～図 20.29 にデッドタイム自動設定機能の動作例を示します。表 20.22 と表 20.23 に設定例を示します。




図 20.26 デッドタイム自動設定機能の動作例（のこぎり波ワンショットパルスモード、アップカウント、アクティブ High の場合）




図 20.27 デッドタイム自動設定機能の動作例（のこぎり波ワンショットパルスモード、ダウンカウント、アクティブ High の場合）




図 20.28 デッドタイム付きコンペアマッチ値の自動設定機能の動作例 (三角波 PWM モード 1、アクティブ High の場合)




図 20.29 デッドタイム付きコンペアマッチ値の自動設定機能の動作例 (三角波 PWM モード 2 または 3、アクティブ High の場合)

表 20.22 デッドタイム自動設定機能の設定例 (のこぎり波ワンショットパルスモード、三角波 PWM モード 3 の場合) (1/2)

No.	ステップ名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。図 20.26 と図 20.27 では、001b (のこぎり波ワンショットパルスモード) を設定します。図 20.29 では、110b (三角波 PWM モード 3) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップまたはダウン) を選択します。図 20.26 では、GTUDDTYC[1:0]ビットに 11b を設定してから 01b を設定します (アップカウント)。図 20.27 では、GTUDDTYC[1:0]ビットに 10b を設定してから 00b を設定します (ダウンカウント)。

表 20.22 デッドタイム自動設定機能の設定例 (のこぎり波ワンショットパルスモード、三角波 PWM モード 3 の場合)
(2/2)

No.	ステップ名	説明
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
6	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビットと GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.26、図 20.27、図 20.29 では GTIOA[4:0] = 00011b、GTIOB[4:0] = 10011b
7	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビットと OBE ビットで GTIOCNm 端子出力の許可を設定します。
8	コンペアマッチ用バッファ値設定	カウント開始直後の周期の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに設定します。
9	コンペアマッチ用バッファ強制転送設定	GTBER.CCRSWT ビットを 1 にし、バッファレジスタデータを GTCCRA レジスタへ強制転送します。
10	コンペアマッチ用バッファ値設定	現在の周期から 1 周期後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに設定します。
11	デッドタイム自動設定機能の設定	GTDTCR.TDE ビットを 1 にして、デッドタイム自動設定機能を有効にします。
12	デッドタイム値設定	前半部のデッドタイム値を GTDVU レジスタに設定します。
13	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
14	周期ごとのバッファ値設定	1 周期後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに設定します。

注. n: 0~13
m: A, B

表 20.23 デッドタイム自動設定機能の設定例 (三角波 PWM モード 1 または 2 の場合)

No.	ステップ名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。図 20.28 では、100b (三角波 PWM モード 1) を設定します。図 20.29 では、101b (三角波 PWM モード 2) を設定します。
2	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
3	周期設定	GTPR レジスタに周期を設定します。
4	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
5	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビットと GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.28 と図 20.29 では、GTIOA[4:0] = 00011b、GTIOB[4:0] = 10011b
6	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビットと OBE ビットで GTIOCNm 端子出力の許可を設定します。
7	コンペアマッチ用バッファ動作設定	GTBER レジスタの CCRA[1:0]ビットで、バッファ動作を設定します。
8	コンペアマッチ値設定	GTIOCNa 端子の切り替わりポイントを GTCCRA レジスタに設定します。
9	コンペアマッチ用バッファ値設定	バッファ動作時は、現在の周期から 1 周期後 (三角波 PWM モード 1 の場合)、あるいは現在の周期から半周期後 (三角波 PWM モード 2 の場合) の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタに設定します。ダブルバッファ動作時は、現在の周期から 2 周期後 (三角波 PWM モード 1 の場合)、あるいは現在の周期から 1 周期後 (三角波 PWM モード 2 の場合) の GTIOCNa 端子の切り替わりポイントを GTCCRD レジスタに設定します。
10	デッドタイム自動設定機能の設定	GTDTCR.TDE ビットを 1 にして、デッドタイム自動設定機能を有効にします。
11	デッドタイム値設定	前半部のデッドタイム値を GTDVU レジスタに設定します。
12	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
13	周期ごとのバッファ値設定	コンペアマッチレジスタをバッファ動作に使用するときは、現在の周期から 1 周期後 (三角波 PWM モード 1 の場合)、あるいは現在の周期から半周期後 (三角波 PWM モード 2 の場合) の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタに設定します。コンペアマッチレジスタのダブルバッファ動作時は、現在の周期の 2 周期後 (三角波 PWM モード 1)、あるいは現在の周期の 1 周期後 (三角波 PWM モード 2) の GTIOCNa 端子の変化ポイントを GTCCRD に設定します。

注. n: 0~13

m: A, B

20.3.5 カウント方向切り替え機能

GTUDDTYC.UD ビットの値を書き換えることにより、GTCNT カウンタのカウント方向を切り替えることが可能です。

のこぎり波モードの場合、カウント動作中に GTUDDTYC.UD ビット値を変更すると、オーバーフロー（アップカウント中に変更した場合）またはアンダーフロー（ダウンカウント中に変更した場合）発生時に、カウント方向が切り替わります。カウントストップ中に GTUDDTYC.UDF ビットが 0 の状態で GTUDDTYC.UD ビット値を変更しても、その変更値はカウントスタート時に反映されず、オーバーフローまたはアンダーフロー発生時にカウント方向が切り替わります。カウントストップ中に GTUDDTYC.UDF ビットを 1 にすると、そのときの GTUDDTYC.UD ビット値がカウントスタート時に反映されます。

三角波モードの場合、カウント動作中に GTUDDTYC.UD ビット値を変更しても、カウント方向は切り替わりません。同様に、カウントストップ中に GTUDDTYC.UDF ビットが 0 の状態で GTUDDTYC.UD ビット値を変更しても、その値はカウント動作に反映されません。カウントストップ中に GTUDDTYC.UDF ビットを 1 にすると、そのときの GTUDDTYC.UD ビット値がカウントスタート時に反映されます。

のこぎり波のカウント動作中にカウント方向を変更すると、アップカウント中はアップカウントスタート後の GTPR 値がカウント周期に反映され、ダウンカウント中はダウンカウントスタート後の GTPR 値がカウント周期に反映されます。

図 20.30 にカウント方向切り替え機能の動作例を示します。




図 20.30 カウント方向切り替え機能の動作例（バッファ動作時）

20.3.6 出力デューティ 0%および出力デューティ 100%機能

GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更することにより、GTIOCnA 端子と GTIOCnB 端子の出力デューティが 0%または 100%に設定されます (n=0~13)。

のこぎり波モードの場合、カウント動作中に GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更すると、オーバーフロー（アップカウント中に変更した場合）またはアンダーフロー（ダウンカウント中に変更した場合）発生時に、出力デューティの設定値が反映されます。カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 0 の状態で GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更しても、出力デューティの変更値はカウントスタート時に反映されません。出力デューティはオーバーフローまたはアンダーフロー発生時に変更されます。カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 1 の状態で GTUDDTYC.OADTY ビット

または GTUDDTYC.OBDTY ビットを変更すると、その時の GTUDDTYC.OADTY ビット値または GTUDDTYC.OBDTY ビット値はカウントスタート時に反映されます。

三角波モードの場合、カウント動作中に GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更すると、アンダーフロー発生時に出力デューティの設定値が反映されます。

カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 0 の状態で GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更しても、出力デューティの変更値はカウントスタート時に反映されません。アンダーフロー時に出力デューティが変更されます。カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 1 の状態で GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更すると、出力デューティの変更値はカウントスタート時に反映されます。

0%または 100%デューティ動作の実行時、GPT は内部で以下の動作を継続します。

- コンペアマッチ動作の実行
- コンペアマッチフラグの設定
- 割り込み出力
- バッファ動作の実行

0%または 100%デューティ設定からコンペアマッチに制御が変更されると、周期の終わりでの GTIOCnA 端子の出力値は、GTIOR.GTIOA[3:2]ビットと GTUDDTYC.OADTYR ビットで決定されます。周期の終わりでの GTIOCnB 端子の出力値は、GTIOR.GTIOB[3:2]ビットと GTUDDTYC.OBDTYR ビットで決定されます。

GTIOR.GTIOA[3:2]ビットと GTIOR.GTIOB[3:2]ビットを 01b にすると、出力端子は周期の終わりで Low 出力となります。GTIOR.GTIOA[3:2]ビットと GTIOR.GTIOB[3:2]ビットを 10b にすると、出力端子は周期の終わりで High 出力となります。

GTIOR.GTIOm[3:2]ビットが 00b (周期の終わりで出力保持) または 11b (周期の終わりでトグル出力) になっている場合、GTUDDTYC.OADTYR ビットでは、周期の終わりで出力保持/トグル出力の対象となる値を選択します。表 20.24 に周期の終わりでの GTIOCnA/GTIOCnB 端子の出力値を示します。

表 20.24 0%または 100%デューティ設定解除後の出力値 (m = A、B)

GTIOR.GTIOm[3:2]	0%/100%デューティ設定でマスクされた周期の終わりでのコンペアマッチ値	GTUDDTYC.OADTYR (デューティ 0%設定時)		GTUDDTYC.OADTYR (デューティ 100%設定時)	
		0	1	0	1
00 (周期の終わりで出力保持)	0	0	0	1	0
	1	0	1	1	1
01 (周期の終わりで Low 出力)	—	0	0	0	0
10 (周期の終わりで High 出力)	—	1	1	1	1
11 (周期の終わりでトグル出力)	0	1	1	0	1
	1	1	0	0	0

図 20.31 に出力デューティ 0%、100%機能の動作例を示します。




図 20.31 出力デューティー 0%、100%機能動作例

20.3.7 ハードウェアカウントスタート／カウントストップ、カウントクリア動作

下記のハードウェア要因によって、GTCNT カウンタのカウントスタート、カウントストップ、またはカウントクリアが可能です。

- 外部トリガ入力
- ELC イベント入力
- GTIOcNA/GTIOcNB 端子入力 (n = 0~13)

20.3.7.1 ハードウェアスタート動作

GTSSR レジスタでハードウェア要因を選択することにより、GTCNT カウンタのカウントスタートが可能です。

図 20.32 にハードウェア要因によるカウントスタートの動作例を示します。表 20.25 に設定例を示します。




図 20.32 ハードウェア要因によるカウントスタート動作例 (ELCA イベントからの信号入力時のスタート)

表 20.25 ハードウェア要因によるカウントスタート動作設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.32 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.32 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.32 では 0x00000000 を設定します。
6	ハードウェアカウントスタート設定	GTSSR レジスタでカウントをスタートさせるハードウェア要因を選択します。 図 20.32 では GTSSR.SSELCA = 1
7	ハードウェア要因の動作設定	GTSSR レジスタで選択したハードウェア要因の動作を設定して、カウントをスタートさせます。 図 20.32 では ELCA イベント入力の動作を設定します。

20.3.7.2 ハードウェアストップ動作

GTPSR レジスタでハードウェア要因を選択することにより、GTCNT カウンタのカウントストップが可能です。

図 20.33 にハードウェア要因によるカウントストップの動作例を示します。表 20.26 に設定例を示します。この例では、カウント動作が ELCA イベント入力ですトップし、ELCB イベント入力です再スタートしています。




図 20.33 ハードウェア要因によるカウントストップ動作例 (ソフトウェアによるスタート、ELCA 入力でのストップ、ELCB 入力での再スタートの場合)

表 20.26 ハードウェア要因によるカウントストップ動作設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.33 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.33 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.33 では 0x00000000 を設定します。
6	ハードウェアカウントスタート設定	GTSSR レジスタでカウントをスタートさせるハードウェア要因を選択し、ハードウェア要因によるカウントスタート待ち状態にします。図 20.33 では GTSSR.SSELCB = 1
7	ハードウェアカウントストップ設定	GTPSR レジスタでカウントをストップさせるハードウェア要因を選択し、ハードウェア要因によるカウントストップ待ち状態にします。図 20.33 では GTPSR.PSELCA = 1
8	ハードウェア要因の動作設定	GTSSR レジスタ、GTPSR レジスタで選択したハードウェア要因の動作を設定して、カウントをスタート/ストップさせます。図 20.33 では ELCA 入力、ELCB 入力の動作を設定します。

図 20.34 にハードウェア要因によるカウントスタート/ストップ動作例を示します。表 20.27 に設定例を示します。この例では、外部トリガ入力 GTETRGA 端子が High の期間に、カウンタが動作しています。




図 20.34 ハードウェア要因によるカウントスタート/ストップ動作例 (GTETRGA 端子入力の立ち上がりエッジでスタート、GTETRGA 端子入力の立ち下がりエッジでストップの場合)

表 20.27 ハードウェア要因によるカウントスタート/ストップ動作設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.34 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.34 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.34 では 0x00000000 を設定します。
6	ハードウェアカウントスタート設定	GTSSR レジスタでカウントをスタートさせるハードウェア要因を選択し、ハードウェア要因によるカウントスタート待ち状態にします。 図 20.34 では GTSSR.SSGTRGAR = 1
7	ハードウェアカウントストップ設定	GTPSR レジスタでカウントをストップさせるハードウェア要因を選択し、ハードウェア要因によるカウントストップ待ち状態にします。 図 20.34 では GTPSR.PSGTRGAF = 1

表 20.27 ハードウェア要因によるカウントスタート/ストップ動作設定例 (2/2)

No.	手順名	説明
8	ハードウェア要因の動作設定	GTSSR レジスタ、GTPSR レジスタで選択したハードウェア要因の動作を設定して、カウントをスタート/ストップさせます。 図 20.34 では GTETRGA 端子の動作を設定します。

20.3.7.3 ハードウェアクリア動作

GTCSR レジスタでハードウェア要因を選択することにより、GTCNT カウンタのカウントクリアが可能です。なお、ハードウェア要因またはソフトウェアによって GTCNT カウンタがクリアされても、GPTn_OVF/GPTn_UDF (n = 0~13) 割り込み (オーバーフロー/アンダーフロー割り込み) は発生しません。

図 20.35 および図 20.36 に、ハードウェア要因による GTCNT カウンタのクリア動作例を示します。表 20.28 に設定例を示します。この例では、GTCNT カウンタは ELCA 入力でスタートし、ELCB 入力でストップおよびクリアされています。




図 20.35 ハードウェア要因によるカウントクリア動作例 (のこぎり波アップカウント、ELCA 入力でスタート、ELCB 入力でストップ/クリアの場合)




図 20.36 ハードウェア要因によるカウントクリア動作例 (のこぎり波ダウンカウント、ELCA 入力でスタート、ELCB 入力でストップ/クリアの場合)

表 20.28 ハードウェア要因によるカウントクリア動作設定例

No.	手順名	説明
1	動作モード設定	GTCCR.MD[2:0]ビットで動作モードを設定します。 図 20.35 と図 20.36 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.35 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。 図 20.36 では GTUDDTYC[1:0]ビットに 10b を設定してから GTUDDTYC[1:0]ビットに 00b を設定します (ダウンカウント)。
3	カウントクロックの選択	GTCCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.35 では 0x00000000 を設定します。図 20.36 では GTPR 値を設定します。
6	ハードウェアカウントスタート設定	GTSSR レジスタでカウントをスタートさせるハードウェア要因を選択し、ハードウェア要因によるカウントスタート待ち状態にします。図 20.35、図 20.36 では GTSSR.SSELCA = 1
7	ハードウェアカウントストップ設定	GTPSR レジスタでカウントをストップさせるハードウェア要因を選択し、ハードウェア要因によるカウントストップ待ち状態にします。図 20.35、図 20.36 では GTPSR.PSELCB = 1
8	ハードウェアカウントクリア設定	GTCSR レジスタでカウントをクリアさせるハードウェア要因を選択し、ハードウェア要因によるカウントクリア待ち状態にします。図 20.35、図 20.36 では GTCSR.CSELCB = 1
9	ハードウェア要因の動作設定	GTSSR レジスタ、GTPSR レジスタ、GTCSR レジスタで選択したハードウェア要因の動作を設定して、カウントをスタート/ストップ/クリアさせます。 図 20.35、図 20.36 では ELCA 入力、ELCB 入力を設定します。

ハードウェア要因またはソフトウェアによってカウンタがクリアされても、GPTn_OVF/GPTn_UDF (n = 0~13) 割り込み (オーバーフロー/アンダーフロー割り込み) は発生しません。

図 20.37 にハードウェア要因によるカウンタクリアと GPTn_OVF (n = 0~13) 割り込みの関係を示します。




図 20.37 ハードウェア要因によるカウンタクリアと GPTn_OVF (n = 0~13) 割り込みの関係

20.3.8 同期動作

同期スタート/ストップ/クリア動作など、チャンネル間の同期動作を実行できます。

20.3.8.1 ソフトウェアによる同期動作

GTCNT カウンタは、対応する GTSTR ビット、GTSTP ビット、または GTCLR ビットを同時に 1 にすることにより、複数のチャンネル上でスタート/ストップ/クリアできます。

また、GTCNT カウンタの初期値を設定し、対応する GTSTR ビットを同時に 1 にすることにより、位相の異なるカウントスタートが可能です。

カウント動作のクロックが各チャンネルの GTCR.TPCS[3:0] ビットにより選択されるので、同期動作（カウントスタート/ストップ/クリア）を実行する各チャンネルのクロック周期が他と異なる場合、チャンネルごとの同期動作タイミングは全く同一ではありません。

図 20.38 にソフトウェアによる同時スタート/ストップ/クリアの動作例を示します。図 20.39 にソフトウェアによる位相スタートの動作例を示します。図 20.40、図 20.41、図 20.42 に異なるカウント周期の同時スタート/ストップ/クリアの動作例を示します。




図 20.38 ソフトウェアによる同時スタート/ストップ/クリアの動作例 (カウント周期 (GTPR レジスタ値) が同一のとき)




図 20.39 ソフトウェアによる位相スタート動作例 (カウント周期 (GTPR レジスタ値) が同一のとき)




図 20.40 ソフトウェアによる同時スタートの動作例 (異なるカウント周期)




図 20.41 ソフトウェアによる同時ストップの動作例 (異なるカウント周期)




図 20.42 ソフトウェアによる同時クリアの動作例 (異なるカウント周期)

20.3.8.2 ハードウェアによる同期動作

ELC イベント入力により、複数のチャンネルのカウンタを同時にスタート、ストップ、クリアすることができます。

図 20.43 にハードウェア要因による同時スタート/ストップ/クリアの動作例を示します。表 20.29 に設定例を示します。




図 20.43 ハードウェア要因による同時スタート/ストップ/クリア動作例 (カウント周期 (GTPR レジスタ値) が同一のとき)

表 20.29 ハードウェア要因による同時スタート設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCCR.MD[2:0]ビットで動作モードを設定します。 図 20.43 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.43 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCCR.TPCS[3:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.43 では 0x00000000 を設定します。
6	ハードウェアカウントスタート設定	GTSSR レジスタでカウントをスタートさせるハードウェア要因を選択し、ハードウェア要因によるカウントスタート待ち状態にします。 図 20.43 では GTSSR.SSELCA = 1
7	ハードウェアカウントストップ設定	GTPSR レジスタでカウントをストップさせるハードウェア要因を選択し、ハードウェア要因によるカウントストップ待ち状態にします。 図 20.43 では GTPSR.PSELCB = 1

表 20.29 ハードウェア要因による同時スタート設定例 (2/2)

No.	手順名	説明
8	ハードウェアカウンタクリア設定	GTCSR レジスタでカウントをクリアさせるハードウェア要因を選択し、ハードウェア要因によるカウンタクリア待ち状態にします。 図 20.43 では GTCSR.CSELCB = 1
9	ハードウェア要因の動作設定	GTSSR レジスタ、GTPSR レジスタ、GTCSR レジスタで選択したハードウェア要因の動作を設定して、カウントをスタート/ストップ/クリアさせます。 図 20.43 では ELCA イベント入力、ELCB イベント入力の設定をします。

20.3.9 PWM 出力動作例

(1) 同期 PWM 出力

最大 14 チャンネル 14 × 2 相の連動した PWM 波形を出力します。

図 20.44 に、4 チャンネルをのこぎり波 PWM モードで同期動作させて、8 相の PWM 波形を出力させる例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力するように設定されています。GTIOCnB 端子は、初期値として Low 出力、GTCCRB レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力するように設定されています。




図 20.44 同期 PWM 出力例

(2) のこぎり波 3 相相補 PWM 出力

図 20.45 に、3 チャンネルをのこぎり波 PWM モードで同期動作させて、3 相の相補 PWM 波形を出力させた例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力するように設定されています。GTIOCnB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチで Low 出力、周期の終わりで High 出力するように設定されています。




図 20.45 のこぎり波 3 相相補 PWM 出力例

(3) のこぎり波 3 相相補 PWM 出力 (デッドタイム自動設定)

図 20.46 に、デッドタイム自動設定機能を使用して、3 チャンネルをのこぎり波ワンショットパルスモードで同期動作させ、3 相の相補 PWM 波形を出力させた例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCnB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 20.46 のこぎり波 3 相相補 PWM 出力例 (デッドタイム自動設定)

(4) 三角波 3 相相補 PWM 出力

図 20.47 に、3 チャンネルを三角波 PWM モード 1 で同期動作させて、3 相の相補 PWM 波形を出力させた例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCnB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 20.47 三角波 3 相相補 PWM 出力例

(5) 三角波 3 相相補 PWM 出力 (デッドタイム自動設定)

図 20.48 に、デッドタイム自動設定機能を使用して、3 チャネルを三角波 PWM モード 1 で同期動作させ、3 相の相補 PWM 波形を出力させた例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCnB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 20.48 三角波 3 相相補 PWM 出力例 (デッドタイム自動設定)

(6) 非対称三角波 3 相相補 PWM 出力 (デッドタイム自動設定)

図 20.49 に、デッドタイム自動設定機能を使用して、3 チャネルを三角波 PWM モード 3 で同期動作させ、3 相の相補 PWM 波形を出力させた例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCnB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 20.49 非対称三角波 3 相相補 PWM 出力例 (デッドタイム自動設定)

20.3.10 周期計数機能

GTPC レジスタを設定すると、周期の終了を計数できます。

GTPC.PCEN ビットが 0 の場合、計数する周期の数は GTPC.PCNT カウンタに設定します。PCEN ビットが 1 のとき、PCNT カウンタを読み出せますが、書き込みはできません。PCEN ビットが 1 のとき、周期の終わりでダウンカウントが実行されます。周期の終わりに PCNT カウンタが 1 であるとき、カウンタは 0 になり、計数を停止し周期計数機能を終了します。その時、GTST.PCF フラグが設定され、周期計数機能終了割り込み要求 $GPTn_PC$ が発生します。GTPC.ASTP ビットが 1 の場合、周期計数機能が終了したときに GTCNT カウンタも同時に停止します。

周期計数機能が許可された状態で、GTCNT カウンタが停止したとき、PCNT カウンタはその値を保持します。GTCNT カウンタがカウントを再開して PCEN ビットが 1 のとき、PCNT カウンタは保持していた値からダウンカウントを再開します。

PCNT カウンタが 0 で ASTP ビットが 1 の状態で PCEN ビットを 0 から 1 に変更した場合、GTCNT カウンタはその直後にカウントクロックで停止します。

GTSECR.SPCE ビットまたは GTSECR.SPCD ビットいずれかが 1 に設定されたとき、GTSECSR レジスタによって 1 に設定されたチャンネルの PCEN ビットが、複数のチャンネルの周期計数機能を許可/禁止する値に同時に設定されます。

PWM 周期計数機能の例を図 20.50 と図 20.51 に示します。




図 20.50 PWM 周期計数機能の例 (のこぎり波ワンショットパルスモード)




図 20.51 PWM 周期計数機能の動作タイミング例 (のこぎり波ワンショットパルスモード、アップカウント)

20.3.11 位相計数機能

GTIOcNA 端子入力と GTIOcNB 端子入力の間で位相差が検出されると、対応する GTCNT カウンタがアップカウントまたはダウンカウントを実行します ($n = 0 \sim 13$)。GTUPSR および GTDNSR レジスタに設定されている GTIOcNA 端子入力と GTIOcNB 端子入力のレベルとエッジの関係が、どのような組み合わせであっても位相差を検出できます。カウント動作については、「20.3.1.1. カウンタの動作」を参照してください。

図 20.52～図 20.61 に GTIOcNA 端子、GTIOcNB 端子を使用する場合の位相計数モード 1～5 の動作例を示します。表 20.30～表 20.39 にアップカウント/ダウンカウントの条件を、図 20.52～図 20.61 に対応する GTUPSR レジスタおよび GTDNSR レジスタの設定値を示します。














図 20.52 位相計数モード 1 の動作例

表 20.30 位相計数モード 1 でのアップカウント/ダウンカウントの条件

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOcNA 端子入力	GTIOcNB 端子入力	動作	レジスタ設定値
High		アップカウント	GTUPSR = 0x00006900 GTDNSR = 0x00009600
Low			
	Low		
	High		
High		ダウンカウント	
Low			
	High		
	Low		














図 20.53 位相計数モード 2 の動作例 (A)

表 20.31 位相計数モード 2 でのアップカウント/ダウンカウントの条件 (A)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x00000800 GTDNSR = 0x00000400
Low			
	Low		
	High	アップカウント	
High		カウントしない	
Low			
	High		
	Low	ダウンカウント	














図 20.54 位相計数モード 2 の動作例 (B)

表 20.32 位相計数モード 2 でのアップカウント/ダウンカウントの条件 (B)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x00000200 GTDNSR = 0x00000100
Low			
	Low	ダウンカウント	
	High	カウントしない	
High			
Low			
	High	アップカウント	
	Low	カウントしない	














図 20.55 位相計数モード 2 の動作例 (C)

表 20.33 位相計数モード 2 でのアップカウント/ダウンカウントの条件 (C)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x00000A00 GTDNSR = 0x00000500
Low			
	Low	ダウンカウント	
	High	アップカウント	
High		カウントしない	
Low			
	High	アップカウント	
	Low	ダウンカウント	














図 20.56 位相計数モード 3 の動作例 (A)

表 20.34 位相計数モード 3 でのアップカウント/ダウンカウントの条件 (A)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x00000800 GTDNSR = 0x00000800
Low			
	Low		
	High	アップカウント	
High		ダウンカウント	
Low		カウントしない	
	High		
	Low		














図 20.57 位相計数モード 3 の動作例 (B)

表 20.35 位相計数モード 3 でのアップカウント/ダウンカウントの条件 (B)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		ダウンカウント	GTUPSR = 0x00000200 GTDNSR = 0x00002000
Low		カウントしない	
	Low	カウントしない	
	High	カウントしない	
High		カウントしない	
Low		カウントしない	
	High	アップカウント	
	Low	カウントしない	














図 20.58 位相計数モード 3 の動作例 (C)

表 20.36 位相計数モード 3 でのアップカウント/ダウンカウントの条件 (C)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		ダウンカウント	GTUPSR = 0x00000A00 GTDNSR = 0x0000A000
Low		カウントしない	
	Low	カウントしない	
	High	アップカウント	
High		ダウンカウント	
Low		カウントしない	
	High	アップカウント	
	Low	カウントしない	














図 20.59 位相計数モード 4 の動作例

表 20.37 位相計数モード 4 でのアップカウント/ダウンカウントの条件

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		アップカウント	GTUPSR = 0x00006000 GTDNSR = 0x00009000
Low			
	Low	カウントしない	
	High		
High		ダウンカウント	
Low			
	High	カウントしない	
	Low		














図 20.60 位相計数モード 5 の動作例 (A)

表 20.38 位相計数モード 5 でのアップカウント/ダウンカウントの条件 (A)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x00000C00 GTDNSR = 0x00000000
Low			
	Low		
	High	アップカウント	
High		カウントしない	
Low			
	High		
	Low	アップカウント	














図 20.61 位相計数モード 5 の動作例 (B)

表 20.39 位相計数モード 5 でのアップカウント/ダウンカウントの条件 (B)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x0000C000 GTDNSR = 0x00000000
Low		アップカウント	
	Low	カウントしない	
	High		
High		アップカウント	
Low		カウントしない	
	High		
	Low		

20.3.12 出力相切り替え (GPT_OPS)

GPT_OPS は、出力位相スイッチコントロールレジスタ (OPSCR) を使ってブラシレス DC モーターを簡単に制御することができます。

GPT_OPS は、6 相モーター制御 (U 正相/逆相、V 正相/逆相、W 正相/逆相) のチョップ制御またはレベル信号に使用される PWM 信号を出力します。本機能には、ソフトウェアで設定したソフトウェア設定値 (OPSCR.UF, VF, WF) またはホール素子で検出した外部信号と GPT320.GTIOC0A の PWM 波形を使います。

図 20.62 に GPT_OPS 制御フローの概念図を示します。




図 20.62 GPT OPS 制御フロー概念図

図 20.63 と図 20.64 に GPT OPS 動作の 6 相レベル信号出力例を示します。

図 20.63 中の GPT_UVWEDGE 信号は、ELC へ出力するホールセンサ入力エッジになります。




図 20.63 GPT OPS レベル出力動作例 (正転)




図 20.64 GPT_OPS レベル出力動作例 (逆転)

図 20.65 と図 20.66 に GPT_OPS 動作の 6 相 PWM 出力例 (チョッパ制御) を示します。




図 20.65 GPT_OPS チョッピング出力動作例 (正相 120 度)




図 20.66 GPT_OPS チョッピング出力動作例 (逆相 120 度)

図 20.67 に出力禁止制御の例 (6 相 PWM 出力動作) を示します。




図 20.67 グループ出力禁止制御動作例

20.3.12.1 入力選択と外部入力信号の同期化

図 20.62 に示す GPT_OPS 制御フロー概念図の (1) は、OPSCR.FB ビットによって”ホールセンサ入力”と”ソフトウェア設定値”から”入力相”の選択をします。

OPSCR.FB ビット = 0 の時、ホールセンサ入力を GPT_OPS の入力相に選択します。ホールセンサ入力は、PCLKD の同期化、ノイズフィルタ (任意選択) の処理を実施後、OPSCR.ALIGN = 1 によって PWM (GPT320.GTIOC0A 端子の PWM) の立ち下がり (↓) エッジサンプリングを行い入力相となります。

OPSCR.FB ビット = 1 の時、ソフトウェア設定値 (OPSCR.UF、VF、WF) を選択し、OPSCR.ALIGN = 1 によって PWM (GPT320.GTIOC0A 端子の PWM) の立ち下がり (↓) エッジサンプリング実施後、入力相となります。

OPSCR.ALIGN ビット = 0 の時は、OPSCR.FB = 0/1 のいずれの場合も PCLKD 同期の入力相となりますが、PWM 出力を選択 (OPSCR.P/N = 1) すると出力相 U/V/W 切り替え (U => V => W => U) タイミング直前/直後の PWM パルス幅が短くなることがあります。

表 20.40 に、入力選択処理と対応する OPSCR レジスタのビット設定を示します。

表 20.40 入力選択処理方法

OPSCR レジスタ		入力相サンプリング方法の選択 (U/V/W 相)	同期入出力選択処理 (GPT_OPS 内部ノード名)
FB ビット	ALIGN ビット		
0	1	PWM 立ち下がりエッジサンプリングでの外部入力 (PCLKD 同期 + 立ち下がりエッジサンプル)	入力相 入力 U 相 (gtu_sync) 入力 V 相 (gtv_sync) 入力 W 相 (gtw_sync)
	0	PCLKD 同期出力での外部入力 (PCLKD 同期 + スルーモード)	
1	1	PWM 立ち下がりエッジサンプリングでのソフトウェア設定 (立ち下がりエッジサンプルの OPSCR.UF、VF、WF ビット)	
	0	ソフトウェア設定値選択 (= OPSCR.UF/VF/WF ビット値) (= PCLKD 同期)	

20.3.12.2 入力サンプリング

OPSCR.U、V、Wは、OPSCR.FB ビットで選択した入力のパCLKD サンプリング結果を示します。

OPSCR.FB = 0 の時、ホールセンサ入力の PCLKD 同期化、ノイズフィルタ（任意選択）処理後の結果をサンプリングして、OPSCR レジスタの U、V、W ビットに示します。OPSCR.FB = 1 の時、ソフトウェア設定値 (OPSCR.UF, VF, WF) が OPSCR レジスタの U、V、W ビットの値になります。

20.3.12.3 入力相デコード

図 20.62 に示す GPT_OPS 制御フロー概念図の (3) は、OPSCR.FB ビットによって選択した入力相をデコードして、GPT_OPS の内部信号処理を行う 6 相許可信号を生成します。

表 20.41 に入力相のデコード表を示します。

表 20.41 入力相デコード表 (OPSCR.RV = 0)

入力相 (U/V/W) (GPT_OPS 内部ノード名)			入力相のデコードによる 6 相許可信号 [U/V/W (Up/Lo)] (GPT_OPS 内部ノード名)					
入力 U 相	入力 V 相	入力 W 相	U 相 (Up)	U 相 (Lo)	V 相 (Up)	V 相 (Lo)	W 相 (Up)	W 相 (Lo)
(gtu_sync)	(gtv_sync)	(gtw_sync)	(gtuup_en)	(gtulo_en)	(gtvup_en)	(gtvlo_en)	(gtwup_en)	(gtwlo_en)
1	0	1	1	0	0	1	0	0
1	0	0	1	0	0	0	0	1
1	1	0	0	0	1	0	0	1
0	1	0	0	1	1	0	0	0
0	1	1	0	1	0	0	1	0
0	0	1	0	0	0	1	1	0
0	0	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0

表 20.42 入力相デコード表 (OPSCR.RV = 1)

入力相 (U/V/W) (GPT_OPS 内部ノード名)			入力相のデコードによる 6 相許可信号 [U/V/W (Up/Lo)] (GPT_OPS 内部ノード名)					
入力 U 相	入力 V 相	入力 W 相	U 相 (Up)	U 相 (Lo)	V 相 (Up)	V 相 (Lo)	W 相 (Up)	W 相 (Lo)
(gtu_sync)	(gtv_sync)	(gtw_sync)	(gtuup_en)	(gtulo_en)	(gtvup_en)	(gtvlo_en)	(gtwup_en)	(gtwlo_en)
1	0	1	0	1	1	0	0	0
1	0	0	0	1	0	0	1	0
1	1	0	0	0	0	1	1	0
0	1	0	1	0	0	1	0	0
0	1	1	1	0	0	0	0	1
0	0	1	0	0	1	0	0	1
0	0	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0

20.3.12.4 回転方向制御

図 20.62 に示す GPT_OPS 制御フロー概念図の (3) では、OPSCR.RV ビットを使用して 3 相モーターの回転方向を制御します。

OPSCR.RV ビットが 1 の場合、V 相と W 相を入れ替えることにより、OPSCR.RV ビット設定 0 の回転方向を反転させます。

表 20.43 に、OPSCR.RV ビットへの出力相の割り当て（回転方向制御の実施前後）を示します。

表 20.43 回転方向制御方法

OPSCR レジスタ出力 相回転方向反転	回転方向制御の出力 [U/V/W (正/逆)]					
	(制御後の GPT_OPS 内部ノード名)					
OPSCR.RV ビット	(gtuup_ren)	(gtulo_ren)	(gtvup_ren)	(gtvlo_ren)	(gtwup_ren)	(gtwlo_ren)
0	U 相 (Up) (gtuup_en)	U 相 (Lo) (gtulo_en)	V 相 (Up) (gtvup_en)	V 相 (Lo) (gtvlo_en)	W 相 (Up) (gtwup_en)	W 相 (Lo) (gtwlo_en)
1	U 相 (Up) (gtuup_en)	U 相 (Lo) (gtulo_en)	W 相 (Up) (gtwup_en)	W 相 (Lo) (gtwlo_en)	V 相 (Up) (gtvup_en)	V 相 (Lo) (gtvlo_en)

20.3.12.5 出力選択制御

図 20.62 に示す GPT_OPS 制御フロー概念図の (4) は、OPSCR レジスタのビットを設定することによって出力波形を選択します。

出力選択に関連するビットを以下に示します。

- OPSCR.EN ビット：6 相出力の出力/停止を制御
- OPSCR.P ビットおよび OPSCR.N ビット：出力相に対してレベル信号/PWM 信号（チョップ出力）を選択可能
- 出力相の極性は、OPSCR.INV ビットで正論理/負論理に設定可能

表 20.44 および表 20.45 に、OPSCR レジスタのビットを使用した出力選択制御方法を示します。

表 20.44 出力選択制御方法（正相）

出力許可相制御	正相出力 (P) 制御	反転相出力制御	出力ポート名（正相 = Up） （出力選択内部ノード割り当て）	
OPSCR.EN	OPSCR.P	OPSCR.INV	GTOUUP GTOVUP GTOWUP	モード
0	x	x	0	出力停止 （外部端子 Hi-Z） GPT_OPS → 0 出力
1	0	0	レベル信号 (gtuup_ren) (gtvup_ren) (gtwup_ren)	レベル出力モード （正相） （正論理）
1	0	1	レベル信号 (~gtuup_ren) (~gtvup_ren) (~gtwup_ren)	レベル出力モード （正相） （負論理）
1	1	0	PWM 信号 (PWM & gtuup_ren) (PWM & gtvup_ren) (PWM & gtwup_ren)	PWM 出力モード （正相） （正論理）
1	1	1	PWM 信号 (~(PWM & gtuup_ren)) (~(PWM & gtvup_ren)) (~(PWM & gtwup_ren))	PWM 出力モード （正相） （負論理）

表 20.45 出力選択制御方法（逆相）（1/2）

出力許可相制御	逆相出力 (N) 制御	反転相出力制御	出力ポート名（逆相 = Lo） （出力選択内部ノード割り当て）	
OPSCR.EN	OPSCR.N	OPSCR.INV	GTOULO GTOVLO GTOWLO	モード
0	x	x	0	出力停止 （外部端子 Hi-Z） GPT_OPS → 0 出力

表 20.45 出力選択制御方法 (逆相) (2/2)

出力許可相制御	逆相出力 (N) 制御	反転相出力制御	出力ポート名 (逆相 = Lo) (出力選択内部ノード割り当て)	
OPSCR.EN	OPSCR.N	OPSCR.INV	GTOULO GTOVLO GTOWLO	モード
1	0	0	レベル信号 (gtulo_ren) (gtvlo_ren) (gtwlo_ren)	レベル出力モード (逆相) (正論理)
1	0	1	レベル信号 (~gtulo_ren) (~gtvlo_ren) (~gtwlo_ren)	レベル出力モード (逆相) (負論理)
1	1	0	PWM 信号 (PWM & gtulo_ren) (PWM & gtvlo_ren) (PWM & gtwlo_ren)	PWM 出力モード (逆相) (正論理)
1	1	1	PWM 信号 (~(PWM & gtulo_ren)) (~(PWM & gtvlo_ren)) (~(PWM & gtwlo_ren))	PWM 出力モード (逆相) (負論理)

20.3.12.6 出力選択制御 (グループ出力禁止機能)

グループ出力禁止機能は、OPSCR.GODF = 1 かつ OPSCR.GRP[0] ビットで選択した要因の信号値が High になると (出力禁止要求)、非同期で出力を Hi-Z にします。出力禁止要求の発生により OPSCR.EN ビットは 0 にクリアされます。復帰は、ソフトウェアで出力禁止要求をクリア後、OPSCR.EN = 1 を設定してください。

出力禁止制御を確実にを行うためには、POE のフラグクリアは POEG_GROUPn (n = A~D) 割り込みを使用するか、OPSCR.EN = 0 であることを確認してからフラグをクリアしてください。グループ出力禁止制御の動作例については、[図 20.67](#) を参照してください。

20.3.12.7 イベントリンクコントローラ (ELC) 出力

[図 20.62](#) に示す GPT_OPS 制御フロー概念図の (5) は、ホールセンサ入力エッジ信号をイベントリンクコントローラ (ELC) へ出力します。

ホールセンサ入力エッジ信号は、入力相の U 相、V 相、W 相それぞれの立ち上がりエッジと立ち下がりエッジを PCLKD で検出したパルスの論理和です。よって入力相の U 相、V 相、W 相それぞれの High 期間が短い場合、ホールセンサ入力エッジ信号が出力されない場合があります。

OPSCR.FB = 0 の時、外部入力相のエッジを PCLKD で検出したパルスの論理和となります。

OPSCR.FB = 1 の時、ソフトウェア設定値 (OPSCR.UF/VF/WF) のエッジを PCLKD で検出したパルスの論理和となります。

ELC への出力信号の例については、[図 20.63](#)~[図 20.67](#) を参照してください。

20.3.12.8 GPT_OPS スタート動作設定フロー

表 20.46 GPT_OPS スタート動作設定例 (1/2)

No.	手順名	説明
1	GPT32n 動作モード設定	GPT320.GTIOC0A 出力に、のこぎり波または三角波の PWM 出力動作モードを設定します。詳細は、「 20.3.3. PWM 出力動作モード 」を参照してください。
2	GPT32n のカウント動作	GPT32n のカウント動作を開始して、PWM 波形を出力します。
3	OPS 入力データ設定 (ソフトウェア設定選択時のみ)	OPSCR.UF、VF、WF ビットにソフトウェア設定値の設定をします。
4	OPS 外部入力ノイズフィルタ設定 (外部入力選択時のみ)	ノイズフィルタを使用する場合、OPSCR.NFCS[1:0] ビットにて外部ノイズフィルタのサンプリングクロックを設定してください。次に OPSCR.NFEN ビットを 1 に設定すればノイズフィルタが有効になります。

表 20.46 GPT_OPS スタート動作設定例 (2/2)

No.	手順名	説明
5	OPS 入力相選択設定／アライメント選択設定	OPSCR.FB でソフトウェア設定または外部入力から入力相の選択をしてください。OPSCR.ALIGN で入力相のアライメントを選択してください。
6	OPS 出力相の設定	OPSCR.P、N ビットで出力する正相、逆相のレベル出力／PWM 出力を設定してください。OPSCR.INV ビットで出力相の正論理／負論理を設定してください。OPSCR.RV ビットで回転方向を設定してください。
7	OPS エラーグループ出力イネーブル設定	OPSCR.GRP[0]でエラーグループの選択を設定してください。OPSCR.GODF で出力停止機能の ON/OFF の設定してください。
8	OPS 動作	OPSCR.EN ビットを 1 に設定して OPS からブラシレス DC モーターを駆動する出力相を出力します。

20.3.13 チャネル間論理演算機能

コンペアマッチ出力間の論理演算機能が可能です。

図 20.68 に、チャネル間論理演算のブロック図を示します。

GPT 出力のハザードを防ぐため、論理演算後の信号は、PCLKD でデータが取り込まれます。データが取り込まれたら、出力禁止制御を実行します。

1PCLKD サイクルの遅延を生じる論理演算式を選択したとき、出力許可信号も同様に 1PCLKD サイクル遅延して出力禁止制御に入力されます。

論理関数 AND、OR、EXOR、NOR で演算するために同じ信号 (C = A または D = B) が選択されている場合、C または D が 1 として取り扱われます。GTIOCnA 端子出力の場合、A の同じチャンネルを C でも選択したとき、AND 演算の結果は A、OR 演算の結果は 1、EXOR 演算の結果は NOT A、NOR 演算の結果は 0 です。




図 20.68 チャネル間論理演算のブロック図

図 20.69 に、チャンネル間論理演算の例を示します。




図 20.69 チャンネル間論理演算の例

20.4 割り込み要因

20.4.1 割り込み要因と優先順位

GPT には以下の割り込み要因があります。

- GTCCR の入力キャプチャ/コンペアマッチ
- GTCNT カウンタのオーバーフロー (GTPR のコンペアマッチ) /アンダーフロー
- 周期計数機能終了

各割り込み要因には、それぞれ専用のステータスフラグがあります。割り込み要因信号が発生すると、GTST レジスタの対応するステータスフラグが 1 になります。そして、割り込み要求が発生します。GTST レジスタの対応するステータスフラグは、0 を書き込むことでクリアできます。フラグのセットとクリアが同時に発生した場合、フラグのクリアが優先されます。これらのフラグは、内部状態により自動更新されます。割り込みコントローラユニットでは、チャンネル間の優先順位を変更できます。ただし、1 つのチャンネル内での優先順位は固定されています。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

表 20.47 は、GPT の割り込み要因の一覧です。

表 20.47 割り込み要因

チャネル	名称	割り込み要因	割り込みフラグ	DTC の起動
n = 0~7	GPTn_CCMPA	GPT32n.GTCCRA のインプットキャプチャ/コンペアマッチ	GTST[0] (TCFA)	可能
	GPTn_CCMPB	GPT32n.GTCCRB のインプットキャプチャ/コンペアマッチ	GTST[1] (TCFB)	可能
	GPTn_CMPC	GPT32n.GTCCRC コンペアマッチ	GTST[2] (TCFC)	可能
	GPTn_CMPD	GPT32n.GTCCRD コンペアマッチ	GTST[3] (TCFD)	可能
	GPTn_CMPE	GPT32n.GTCCRE コンペアマッチ	GTST[4] (TCFE)	可能
	GPTn_CMPF	GPT32n.GTCCRF コンペアマッチ	GTST[5] (TCFF)	可能
	GPTn_OVF	GPT32n.GTCNT カウンタのオーバーフロー (GPT32n.GTPR レジスタのコンペアマッチ)	GTST[6] (TCFPO)	可能
	GPTn_UDF	GPT32n.GTCNT アンダーフロー	GTST[7] (TCFPU)	可能
	GPTn_PC	周期計数機能終了 (n = 0~3)	GTST[31] (PCF)	可能
n = 8~13	GPTn_CCMPA	GPT16n.GTCCRA のインプットキャプチャ/コンペアマッチ	GTST[0] (TCFA)	可能
	GPTn_CCMPB	GPT16n.GTCCRB のインプットキャプチャ/コンペアマッチ	GTST[1] (TCFB)	可能
	GPTn_CMPC	GPT16n.GTCCRC コンペアマッチ	GTST[2] (TCFC)	可能
	GPTn_CMPD	GPT16n.GTCCRD コンペアマッチ	GTST[3] (TCFD)	可能
	GPTn_CMPE	GPT16n.GTCCRE コンペアマッチ	GTST[4] (TCFE)	可能
	GPTn_CMPF	GPT16n.GTCCRF コンペアマッチ	GTST[5] (TCFF)	可能
	GPTn_OVF	GPT16n.GTCNT オーバーフロー (GPT32n.GTPR コンペアマッチ)	GTST[6] (TCFPO)	可能
	GPTn_UDF	GPT16n.GTCNT アンダーフロー	GTST[7] (TCFPU)	可能
	GPTn_PC	周期計数機能終了 (n = 8~10)	GTST[31] (PCF)	可能

(1) GPTn_CCMPA 割り込み (n = 0~13)

割り込み要求は以下の条件で発生します。

- GTCCRA レジスタがコンペアマッチレジスタとして機能している場合に、GTCNT カウンタ値が GTCCRA レジスタ値と一致したとき
- GTCCRA レジスタがインプットキャプチャレジスタとして機能している場合に、インプットキャプチャ信号によって GTCNT カウンタ値が GTCCRA レジスタに転送されたとき

(2) GPTn_CCMPB 割り込み (n = 0~13)

割り込み要求は以下の条件で発生します。

- GTCCRB レジスタがコンペアマッチレジスタとして機能している場合に、GTCNT カウンタ値が GTCCRB レジスタ値と一致したとき
- GTCCRB レジスタがインプットキャプチャレジスタとして機能している場合に、インプットキャプチャ信号によって GTCNT カウンタ値が GTCCRB レジスタに転送されたとき

(3) GPTn_CMPC 割り込み (n = 0~13)

割り込み要求は以下の条件で発生します。

- GTCCRC レジスタがコンペアマッチレジスタとして機能している場合に、GTCNT カウンタ値が GTCCRC レジスタ値と一致したとき

以下の条件ではコンペアマッチが行われなため、割り込み要求は発生しません。

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)

- GTBER.CCRA[1:0] = 01b、10b、11b (GTCCRC レジスタがバッファ動作)

(4) GPTn_CCMPD 割り込み (n = 0~13)

割り込み要求は以下の条件で発生します。

- GTCCRD レジスタがコンペアマッチレジスタとして機能している場合に、GTCNT カウンタ値が GTCCRD レジスタ値と一致したとき

以下の条件ではコンペアマッチが行われなため、割り込み要求は発生しません。

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] = 10b、11b (GTCCRD レジスタがバッファ動作)

(5) GPTn_CCMPE 割り込み (n = 0~13)

割り込み要求は以下の条件で発生します。

- GTCCRE レジスタがコンペアマッチレジスタとして機能している場合に、GTCNT カウンタ値が GTCCRE レジスタ値と一致したとき

以下の条件ではコンペアマッチが行われなため、割り込み要求は発生しません。

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRB[1:0] = 01b、10b、11b (GTCCRE レジスタがバッファ動作)

(6) GPTn_CCMPF 割り込み (n = 0~13)

割り込み要求は以下の条件で発生します。

- GTCCRF レジスタがコンペアマッチレジスタとして機能している場合に、GTCNT カウンタ値が GTCCRF レジスタ値と一致したとき

以下の条件ではコンペアマッチが行われなため、割り込み要求は発生しません。

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRB[1:0] = 10b、11b (GTCCRF レジスタがバッファ動作)

(7) GPTn_OVF 割り込み (n = 0~13)

割り込み要求は以下の条件で発生します。

- のこぎり波モードの場合に、オーバーフロー (アップカウント動作中に GTCNT カウンタ値が GTPR から 0 に変化する) で割り込み要求が許可されたとき
- 三角波の場合、山 (GTCNT が GTPR から GTPR-1 になる) が発生したとき
- ハードウェア要因によるカウント動作の場合に、オーバーフロー (アップカウント動作時に GTCNT カウンタ値が GTPR から 0 に変化する) が発生したとき

(8) GPTn_UDF 割り込み (n = 0~13)

割り込み要求は以下の条件で発生します。

- のこぎり波モードの場合に、アンダーフロー (ダウンカウント動作中に GTCNT カウンタ値が 0 から GTPR に変化する) で割り込み要求が許可されたとき
- 三角波の場合、谷 (GTCNT が 0 から 1 になる) が発生したとき
- ハードウェア要因によるカウント動作の場合に、アンダーフロー (ダウンカウント動作時に GTCNT カウンタ値が 0 から GTPR に変化する) が発生したとき

割り込み信号と割り込みステータスフラグについては、「[20.2.16. GTST : 汎用 PWM タイマステータスレジスタ](#)」を参照してください。

(9) GPTn_PC 割り込み (n = 0~3, 8~10)

GTCNT カウンタ値が GTADTRA と一致する場合に、割り込み要求が以下の条件で発生します。

- アップカウント動作時に割り込み許可ビット (GTINTAD.ADTRAUEN) が 1 のとき
- ダウンカウント動作時に割り込み許可ビット (GTINTAD.ADTRADEN) が 1 のときイベントカウント動作実行時には、この割り込み要求は発生しません。

20.4.2 DMAC/DTC の起動

各チャンネルの割り込みによって、DMAC および DTC を起動することができます。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」、「[15. DMA コントローラ \(DMAC\)](#)」、および「[16. データトランスファコントローラ \(DTC\)](#)」を参照してください。

20.5 A/D 変換開始要求

A/D 変換開始要求は GTCNT カウンタと GTADTRA レジスタまたは GTADTRB レジスタとのコンペアマッチで発行できます。また GTINTAD レジスタの設定で、アップカウント時のみ、ダウンカウント時のみ、またはアップカウントとダウンカウントの両方が指定できます。

イベントカウント動作時は、A/D 変換開始要求は発生できません。

A/D 変換開始要求は、ADC12 に直接出力されます。

GTADTRA レジスタおよび GTADTRB レジスタは、それぞれ 2 つのバッファレジスタを持ちます。GTADTRA レジスタを GTADTBRA レジスタや GTADTDBRA レジスタと一緒に使用してバッファ動作を実行したり、GTADTRB レジスタを GTADTBRB レジスタや GTADTDBRB レジスタと一緒に使用してバッファ動作を実行したりできます。

A/D 変換開始要求の発生タイミングを外部端子で監視できます。監視対象の A/D 変換開始要求信号を GTADSMR.ADSMSk ビット (k = 0, 1) で選択し、ADSMENk ビットで出力を許可すると、A/D 変換開始要求信号の発生に使用されたタイマのサイクルフレームに同期した信号が出力されます。この出力は、GTADSMk 端子による A/D 変換開始要求信号発生時、または出力が Low の周期の終わりに High になります。A/D 変換開始要求信号が周期の終わりに発生した場合、この信号の発生がモニタ出力として優先され、次の周期の終わりまで出力は High のままとなります。A/D 変換開始要求信号の発生元であるレジスタ (GTADTRA および GTADTRB) と、そのカウント方向は、GTST レジスタの A/D 変換開始要求フラグ (ADTRAUF, ADTRAUF, ADTRBUF, ADTRBDF) で確認できます。複数のチャンネルに対して同一の A/D 変換開始要求信号監視出力の出力を許可している場合、それらの論理和を取った信号が GPT32 から出力されます。

と [図 20.70](#) に A/D 変換開始要求動作例を、と [表 20.48](#) に A/D 変換開始要求動作設定例を示します。




図 20.70 A/D 変換開始要求タイミング動作例 (三角波、ダブルバッファ動作、谷と山の両方でバッファ転送、GTADTRA レジスタはアップカウントとダウンカウントの両方で A/D 変換開始要求を発生、GTADTRB レジスタはダウンカウントで A/D 変換開始要求を発生、)

表 20.48 A/D 変換開始要求タイミング動作設定例

No.	ステップ名	説明
1	動作モード設定	GTCR.MD[2:0] ビットで動作モードを設定します。 図 20.70 では、100b、101b、110b のいずれか（三角波 PWM モード）を設定します。
2	カウントクロックの選択	GTCR.TPCS[3:0] ビットでカウントクロックを選択します。
3	周期設定	GTPR レジスタに周期を設定します。
4	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
5	バッファ動作の設定	GTBER レジスタの ADTTA[1:0]、ADTTB[1:0]、ADTDA、ADTDB ビットでバッファ動作を設定します。 図 20.70 では、ADTTA[1:0] = 11b、ADTTB[1:0] = 11b、ADTDA = 1、ADTDB = 1 です。
6	コンペアマッチ値設定	A/D 変換開始要求ポイントを GTADTRA、GTADTRB レジスタに設定します。
7	バッファ値設定	バッファ動作時は、1 周期後（のこぎり波モードまたは三角波モードで谷または山でバッファ転送の場合）もしくは半周期後（三角波モードで谷と山の両方でバッファ転送の場合）の A/D 変換開始要求ポイントを GTADTBRA レジスタと GTADTBRB レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後（のこぎり波モードまたは三角波モードで谷または山でバッファ転送の場合）もしくは 1 周期後（三角波モードで谷と山の両方でバッファ転送の場合）の A/D 変換開始要求ポイントを GTADTDBRA レジスタと GTADTDBRB レジスタに設定します。
8	A/D 変換開始要求を許可	GTINTAD レジスタの ADTRAUEN、ADTRADEN、ADTRBUEN、ADTRBDEN ビットで A/D 変換開始要求の許可を設定します。 図 20.70 では、ADTRAUEN ビット = 1、ADTRADEN ビット = 1、ADTRBUEN ビット = 0、ADTRBDEN ビット = 1 です。
9	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
10	周期ごとのバッファ値設定	バッファ動作時は、1 周期後（のこぎり波モードまたは三角波モードで谷または山でバッファ転送の場合）もしくは半周期後（三角波モードで谷と山の両方でバッファ転送の場合）の A/D 変換開始要求ポイントを GTADTBRA レジスタと GTADTBRB レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後（のこぎり波モードまたは三角波モードで谷または山でバッファ転送の場合）もしくは 1 周期後（三角波モードで谷と山の両方でバッファ転送の場合）の A/D 変換開始要求ポイントを GTADTDBRA レジスタと GTADTDBRB レジスタに設定します。

図 20.71、に A/D 変換開始要求タイミング動作例を示します。

これは、A/D コンバータの A/D 変換開始要求 A の出力例を示します。A/D 変換開始要求 A 信号は、GTADTRA レジスタとのコンペアマッチ成立により出力されます。

GPT が PCLKD で動作しており、ADC が PCLKA で動作している場合、A/D 変換開始要求 A は PCLKA の次の立ち上がりエッジでシンクロナイザーに渡されます。

A/D 変換開始要求 A は同期され、ADC に渡されます。




図 20.71 A/D 変換開始要求タイミング動作例

20.6 ELC によるリンク動作

20.6.1 ELC へのイベント信号出力

GPT では、その割り込み要求信号がイベントリンクコントローラ (ELC) でイベント信号として使用された場合、あらかじめ設定しておいたモジュールとのリンク動作が可能です。

アップカウント/ダウンカウント中の A/D 変換開始要求は、ELC へイベントを出力するために、A/D 変換開始要求許可ビットで個別に許可または禁止することができます。

GPT には以下の ELC イベント信号があります。

- コンペアマッチ A 割り込み発生 (GPTn_CCMPA)
- コンペアマッチ B 割り込み発生 (GPTn_CCMPB)
- コンペアマッチ C 割り込み発生 (GPTn_CMPC)
- コンペアマッチ D 割り込み発生 (GPTn_CMPD)
- コンペアマッチ E 割り込み発生 (GPTn_CMPE)
- コンペアマッチ F 割り込み発生 (GPTn_CMPF)
- オーバーフロー割り込み発生 (GPTn_OVF)
- アンダーフロー割り込み発生 (GPTn_UDF)
- 周期計数機能の終了 (GPTm_PC)

注. n = 0~13
m = 0~3, 8~10

20.6.2 ELC からのイベント信号入力

GPT は、イベントリンクコントローラ (ELC) からの最大 8 個のイベントに対して、以下の動作の実行が可能です。


- カウントスタート/ストップ/クリア
- アップカウント/ダウンカウント
- インพุットキャプチャ

ELC とイベント信号入力の接続関係は、「[17. イベントリンクコントローラ \(ELC\)](#)」を参照してください。

20.7 ノイズフィルタ機能

GPT のインพุットキャプチャ入力端子とホールセンサ入力端子には、ノイズフィルタが装備されています。ノイズフィルタは、入力信号をサンプリングクロックでサンプリングし、3 サンプリング周期に満たない長さのパルスを除去します。

ノイズフィルタ機能では、端子ごとにノイズフィルタ機能を有効/無効にすることや、チャンネルごとにサンプリングクロックを設定することが可能です。

 [図 20.72](#) にノイズフィルタのタイミングを示します。




図 20.72 ノイズフィルタのタイミング

ノイズフィルタ機能を有効にすると、(サンプリング周期×2+PCLKD)の最短の遅延の後、ノイズフィルタ対象信号のエッジでインプットキャプチャ動作またはホールセンサ入力動作が実行されます。この遅延は、インプットキャプチャ入力またはホールセンサ入力に対するノイズフィルタリングに起因するものです。

20.8 保護機能

20.8.1 レジスタの書き込み保護

レジスタへの誤書き込みを防止するため、GTWP.WP ビットを設定することで、チャンネル単位でレジスタへの書き込みを禁止できます。下記のレジスタに対して、書き込み保護の設定が可能です。

GTSSR、GTPSR、GTCSSR、GTUPSR、GTDNSR、GTICASR、GTICBSR、GTCR、GTUDDTYC、GTIOR、GTINTAD、GTST、GTBER、GTCNT、GTCCRA、GTCCRB、GTCCRC、GTCCRD、GTCCRE、GTCCRF、GTPR、GTPBR、GTADTRA、GTADTBRA、GTADTDBRA、GTADTRB、GTADTBRB、GTADTDBRB、GDTDCR、GTDVU、GTADSMR、GTICLF、GTPC。

GTSTR、GTSTP、および GTCLR レジスタ（他のチャンネルの対応するレジスタを更新することができ、反対に他のチャンネルの対応するレジスタによって更新されることができ）のすべてのビットは、チャンネルごとにそれぞれ GTWP の STRWP、STPWP、および CLRWP ビットを設定することによって保護できます。

同様に、GTSECSR レジスタや GTSECR レジスタ（既定のチャンネルの GTSECSR レジスタや GTSECR レジスタへの書き込みにより、全チャンネルを制御可能）への書き込みは、GTWP.CMNWP ビットの設定により、許可または禁止することができます。

GTWP レジスタによる保護は、CPU による書き込み動作のみを対象としています。CPU 書き込みに連動して発生するレジスタの更新は、保護の対象外です。

20.8.2 バッファ動作の禁止

バッファレジスタへの書き込みのタイミングがバッファ転送より遅延している場合、GTBER.BD[2]、BD[1]、および BD[0] ビットの設定でバッファ動作の中断が可能です。具体的には、バッファレジスタへの書き込み前に BD[2]、BD[1]、および BD[0] ビットを 1（バッファ動作禁止）にしておき、すべてのバッファレジスタへの書き込み終了後に 0（バッファ動作許可）にすることで、バッファレジスタへの書き込み中にバッファ転送条件が発生しても、バッファ転送を一時的に禁止することができます。

BD[2]、BD[1]、および BD[0] ビットは GTBER レジスタへ直接書き込むことにより、チャンネル上に設定できます。あるいは、GTSECSR レジスタで設定された複数のチャンネルに対して、GTSECR レジスタを設定することにより、同時に 0 を設定することができます。

図 20.73 に GTBER レジスタへの書き込みによりバッファ動作を禁止するための動作例を示します。




図 20.73 バッファ動作禁止の動作例 (三角波、ダブルバッファ動作、谷および山の両方でバッファ転送の場合)

20.8.2.1 複数チャンネルのバッファ動作の同時制御

GTBER.BD ビットは、チャンネル毎の GTBER レジスタに直接書き込むか、GTSECSR にすでに設定された複数チャンネルの GTSECR レジスタ内に設定を作成することにより設定できます。

複数チャンネルの GTBER.BD ビットを同時に設定するには、以下の手順に従ってください。

1. GTSECSR レジスタによる同時設定用チャンネルを選択します。
同時設定する GTBER.BD ビットのチャンネルに対応するビット位置の値が 1 になるように、GTSECSR レジスタを設定してください。いずれかのチャンネルの GTSECSR レジスタに書き込むと、全ての GTSECSR レジスタを更新できます。
2. GTSECR レジスタを更新することで、同時に GTBER.BD ビットを設定します。
同時に設定される GTBER.BD ビットの動作 (バッファ動作を許可/禁止) を、GTSECR レジスタで設定します。いずれかのチャンネルの GTSECR レジスタに書き込むと、GTSECR レジスタの値に応じて GTSECSR レジスタに 1 が設定されているビットに対応する全てのチャンネルの GTBER.BD ビットを更新します。

図 20.74 に複数チャンネルのバッファ動作の許可または禁止の同時制御の例を示します。




図 20.74 バッファ動作禁止の複数チャンネルの動作例 (のこぎり波、シングルバッファ動作)

20.8.3 GTIOCnm 端子出力の出力禁止制御 (n = 0~13, m = A, B)

システム異常時の保護のため、POEG からの出力禁止要求によって、GTIOCnm 端子出力値を強制的に変更する出力禁止制御を、GTIOCnm 端子出力に対して行うことができます。同じ出力レベルが GTIOCnA 端子と GTIOCnB 端子に検出されるとき、出力保護が要求されます。GTINTAD.GRPABH、GTINTAD.GRPABL などの出力禁止要求許可ビットの設定に従って、GPT はこの条件を検出し、POEG に出力禁止要求を発生させます。POEG が各チャンネルからの出力禁止要求と外部入力からの出力禁止要求の論理和をとった後で、POEG は GPTT に対して出力禁止要求を発生させます。

GTINTAD.GRP[1:0]ビットを設定することで、GTIOCnA 端子と GTIOCnB 端子共通の出力禁止要求信号として、POEG から入力される 4 本の出力禁止要求から 1 本を選択することができます。選択された出力禁止要求は、GTST.ODF フラグを読むことにより確認することができます。出力禁止時の端子状態は、GTIOCnA 端子は GTIOR.OADF[1:0]ビット、GTIOCnB 端子は GTIOR.OBDF[1:0]ビットで設定することができます。

出力禁止状態への変更は、POEG から出力禁止要求を発生させることで非同期に実行されます。出力禁止状態の解除は、出力禁止要求を停止させることで周期の終わりに実行されます。出力禁止要求の条件が満たされなくなり出力禁止要求が解除されるのは、最短で 3PCLKD 目以降です。出力禁止を確実に制御するには、4 サイクルの PCLKD を経過して出力禁止要求の条件が満たされなくなってから、出力を禁止するための POEG のフラグをクリアしてください。

イベントカウント動作時または周期の終わりを待たずにすぐに出力禁止状態を解除したい場合は、GTIOCnA 端子は GTIOR.OADF[1:0]ビットを 00b に、GTIOCnB 端子は GTIOR.OBDF[1:0]ビットを 00b にしてください。

図 20.75 に GTIOCnm 端子出力禁止制御の動作例を示します。(n = 0~13, m = A, B)




図 20.75 GTIOcNm 端子出力禁止制御動作例 (のこぎり波でアップカウント、バッファ動作、アクティブレベル 1、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力、出力禁止で Low 出力の場合) ($n = 0 \sim 13$, $m = A, B$)

20.9 出力端子の初期化方法

20.9.1 リセット後の端子設定

GPT のレジスタはリセット時に初期化されます。ポートのモード選択設定、GTIOR.OAE ビット、GTIOR.OBE ビットの設定を行い、GPT 機能を外部端子出力にした後、カウント動作を開始してください。




図 20.76 リセット後の端子設定例

20.9.2 動作中の異常による端子の初期化

GPT の動作中に異常が発生した場合、端子を初期化する前に、下記の 4 種類の端子コントロールを実行できます。

- GTIOR レジスタの OAHLD および OBHLD ビットを 1 にして、カウントストップ時の出力を保持する
- GTIOR レジスタの OAHLD および OBHLD ビットを 0 にするとともに、GTIOR レジスタの OADFLT および OBDFLT ビットに任意の出力値を設定して、カウントストップ時に任意の値を出力させる
- あらかじめ I/O ポートの PDR、PODR、PMR ビットを設定することにより、端子が汎用出力ポートとして任意の値を出力するように設定する。GTIOR レジスタの OAE および OBE ビットを 0 にするとともに、端子に対応した PMR ビットの制御ビットを 0 にして、エラー発生時に、汎用出力ポートとして設定した端子から任意の値が出力されるように設定する
- POEG 機能を使用して、出力をハイインピーダンス状態にする

デッドタイムの自動設定を行ったときは、カウントストップ後に GTDTCR.TDE ビットを 0 にしてください。カウントストップ時は、GPT の外部要因によって変更されたレジスタ値のみが変化します。カウントが再開すると、停止していた状態から動作が継続します。カウントを停止させた場合は、各レジスタを初期化してからカウントを開始してください。

20.10 使用上の注意事項

20.10.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ D (MSTPCRD) により、GPT の動作禁止/許可を設定することができます。リセット後の値では、GPT の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

20.10.2 コンペアマッチ動作時の GTCCRn レジスタの設定 (n = A~F)

(1) 三角波 PWM モードでデッドタイムの自動設定を行う場合

GTCCRA レジスタは次のすべての条件を満たす必要があります。

- $GTDVU < GTCCRA$
- $0 < GTCCRA < GTPR$

(2) 三角波 PWM モードでデッドタイムの自動設定を行わない場合

GTCCRA レジスタは、 $0 < GTCCRA < GTPR$ の範囲内に設定してください。GTCCRA = 0 もしくは GTCCRA = GTPR が設定されると、周期内で発生するコンペアマッチは、GTCCRA = 0 もしくは GTCCRA = GTPR が成立したときのみとなります。また、GTCCRA > GTPR が設定されると、コンペアマッチは発生しません。

同様に、GTCCRB レジスタは、 $0 < GTCCRB < GTPR$ の範囲内に設定してください。GTCCRB = 0 もしくは GTCCRB = GTPR が設定されると、周期内で発生するコンペアマッチは、GTCCRB = 0 もしくは GTCCRB = GTPR が成立したときのみとなります。また、GTCCRB > GTPR が設定されると、コンペアマッチは発生しません。

(3) のこぎり波ワンショットパルスモードでデッドタイムの自動設定を行う場合

GTCCRC および GTCCRD レジスタは、以下の制限を満たすように設定する必要があります。この制限を満たさない場合、デッドタイムを確保した正常な出力波形が得られない場合があります。

- アップカウント時：GTCCRC < GTCCRD、GTCCRC > GTDVU、GTCCRD < GTPR - GTDVU
- ダウンカウント時：GTCCRC > GTCCRD、GTCCRC < GTPR - GTDVU、GTCCRD > GTDVU

(4) のこぎり波ワンショットパルスモードでデッドタイムの自動設定を行わない場合

GTCCRC および GTCCRD レジスタは、以下の制限を満たすように設定する必要があります。この制限を満たさない場合、コンペアマッチが 2 回発生せず、パルス出力が得られません。

- アップカウント時： $0 < GTCCRC < GTCCRD < GTPR$
- ダウンカウント時：GTTPR > GTCCRC > GTCCRD > 0

同様に、GTCCRE および GTCCRF レジスタは、以下の制限を満たすように設定する必要があります。この制限を満たさない場合、コンペアマッチが 2 回発生せず、パルス出力が得られません。

- アップカウント時： $0 < GTCCRE < GTCCRF < GTPR$
- ダウンカウント時：GTTPR > GTCCRE > GTCCRF > 0

(5) のこぎり波 PWM モードの場合

GTCCRA レジスタは、 $0 < GTCCRA < GTPR$ の範囲に収まるように設定してください。GTCCRA = 0 または GTCCRA = GTPR に設定すると、GTCCRA = 0 または GTCCRA = GTPR が成立した場合にのみ、コンペアマッチが周期内で発生します。GTCCRA > GTPR に設定すると、コンペアマッチは発生しません。

同様に、GTCCRB レジスタは、 $0 < GTCCRB < GTPR$ の範囲に収まるように設定してください。GTCCRB = 0 または GTCCRB = GTPR に設定すると、GTCCRB = 0 または GTCCRB = GTPR が成立した場合にのみ、コンペアマッチが周期内で発生します。GTCCRB > GTPR に設定すると、コンペアマッチは発生しません。

20.10.3 GTCNT カウンタの範囲設定

GTCNT カウンタレジスタは、 $0 \leq GTCNT \leq GTPR$ の範囲に収まるように設定してください。

20.10.4 GTCNT カウンタのスタート/ストップ

GTCR.CST ビットによる GTCNT カウンタのスタート/ストップ制御タイミングは、GTCR.TPCS[3:0] ビットで選択したカウントクロックと同期しています。GTCR.CST ビットを更新すると、GTCR.TPCS[3:0] ビットで選択したカウントクロックに従って、GTCNT カウンタがスタート/ストップします。このため、GTCNT カウンタが実際にスタートする前に発生したイベントは無視され、結果として GTCR.CST ビットが 0 になってからイベントが受け付けられたり、割り込みが発生したりします。

20.10.5 イベントごとの優先順位

(1) GTCNT レジスタ

表 20.49 に、GTCNT レジスタを更新するイベントの優先順位を示します。

表 20.49 GTCNT を更新する要因の優先順位

GTCNT を更新する要因	優先順位
CPU による書き込み (GTCNT/GTCLR レジスタへの書き込み)	高
GTCSR レジスタで設定したハードウェア要因によるクリア	↑
GTUPSR/GTDNSR レジスタで設定したハードウェア要因によるアップ/ダウンカウント	↑
カウント動作	低

ハードウェア要因によるアップカウントとダウンカウントが同時に発生した場合、GTCNT カウンタ値は変化しません。GTCNT レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されず。

(2) GTCR.CST ビット

GTSSR/GTPSR レジスタで設定したハードウェア要因によるスタート/ストップと CPU による書き込み (GTCR/GTSTR/GTSTP レジスタへの書き込み) の間で競合があると、CPU による書き込みが優先されます。

周期計数機能によるストップと CPU 書き込み (GTCR/GTSTR レジスタへの書き込み) によるスタートが競合した場合、周期計数機能は GTST.PCF フラグをセットして動作を終了します。CST ビットの状態は変わらず、カウントを継続します。

GTSSR レジスタで設定したハードウェア要因によるスタートと GTPSR レジスタに設定したハードウェア要因によるストップの間で競合があると、GTCR.CST ビット値は変化しません。GTCR.CST ビットの更新と CPU による読み出し (GTCR/GTSTR/GTSTP レジスタからの読み出し) の間で競合があると、更新前のデータが読み出されます。

(3) GTCCRm レジスタ (m = A~F)

インプットキャプチャ/バッファ転送動作と GTCCRm レジスタへの書き込みの間で競合があると、GTCCRm レジスタへの書き込みが優先されます。インプットキャプチャと CPU によるカウンタレジスタへの書き込みおよびハードウェア要因によるカウンタレジスタの更新の間で競合があると、更新前のカウンタ値がキャプチャされます。GTCCRm レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(4) GTPR レジスタ

バッファ転送動作と GTPR レジスタへの書き込みの間で競合があると、GTPR レジスタへの書き込みが優先されます。GTPR レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(5) GTADTRm レジスタ (m = A, B)

バッファ転送動作と GTADTRm レジスタへの書き込みの間で競合があると、GTADTRm レジスタへの書き込みが優先されます。

GTADTRm レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(6) GTDVU レジスタ

バッファ転送動作と GTDVU レジスタへの書き込みの間で競合があると、GTDVU レジスタへの書き込みが優先されます。

GTDVU レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(7) GTIOR.GTIOm レジスタ (m = A, B)

バッファ転送動作と GTIOR.GTIOm レジスタへの書き込みの間で競合があると、GTIOR.GTIOm レジスタへの書き込みが優先されます。

GTIOR.GTIOm レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

20.10.6 無効なレジスタ設定の禁止

「本設定はイベントカウント動作中は無効」などの無効と指示されたレジスタ設定は保証されません。このような設定は禁止されています。

21. 低消費電力非同期汎用タイマ (AGT)

21.1 概要

低消費電力非同期汎用タイマ (AGT) は、パルス出力、外部パルスの幅または周期の測定、および外部イベントのカウントに利用可能な 16 ビットのタイマです。このタイマは、リロードレジスタとダウンカウンタで構成されています。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、AGT レジスタでアクセス可能です。

表 21.1 に AGT の仕様、図 21.1 にブロック図、表 21.2 に入出力端子、を示します。

表 21.1 AGT の仕様

項目	内容	
動作モード	タイマモード	カウントソースをカウント
	パルス出力モード	カウントソースをカウントし、アンダーフローするごとに出力を反転
	イベントカウントモード	外部イベントをカウント
	パルス幅測定モード	外部パルス幅を測定
	パルス周期測定モード	外部パルス周期を測定
構成	16 ビット × 2 チャンネル (AGTn (n = 0, 1))	
カウントソース (動作クロック) (注2)	タイマモード	PCLKB, PCLKB/2, PCLKB/8, AGTLCLK/d, AGTSCLK/d (d = 1, 2, 4, 8, 16, 32, 64, 128)、または AGT0 のアンダーフロー信号を選択可能(注1)
	パルス出力モード	
	パルス幅測定モード	
	パルス周期測定モード	
	イベントカウントモード	外部イベント入力
割り込みとイベントリンク機能	<ul style="list-style-type: none"> アンダーフローイベント信号または測定完了イベント信号 <ul style="list-style-type: none"> カウンタがアンダーフローしたとき パルス幅測定モードで、外部入力端子 (AGTIO_n) のアクティブ幅の測定が終了したとき パルス周期測定モードで外部入力端子 (AGTIO_n) の設定エッジが入力されたとき コンペアマッチ A イベント信号 <ul style="list-style-type: none"> AGT レジスタと AGTCMA レジスタの値が一致したとき (コンペアマッチ A 機能が有効) コンペアマッチ B イベント信号 <ul style="list-style-type: none"> AGT レジスタと AGTCMB レジスタの値が一致したとき (コンペアマッチ B 機能が有効) ソフトウェアスタンバイモードからの復帰は AGT1_AGTI, AGT1_AGTCMAI, AGT1_AGTCMBI で実行可能(注3) 	
選択可能な機能	<ul style="list-style-type: none"> コンペアマッチ機能 コンペアマッチ A レジスタとコンペアマッチ B レジスタの両方または一方を選択可能 	
モジュールストップ機能	各チャンネルに対して消費電力削減のためにモジュールストップ状態を設定可能	
TrustZone フィルタ	各チャンネルに対してセキュリティ属性とプリビレッジ属性を設定可能	

注 1. AGT0 はアンダーフロー信号を使用できません。AGT1 は、AGT0 タイマからのアンダーフローイベント信号に直接接続します。

注 2. 周辺モジュールクロック B (PCLKB) 周波数 \geq カウントソースクロック周波数となるように設定してください。

注 3. 詳細は、「10. 低消費電力モード」を参照してください。




図 21.1 AGT のブロック図

表 21.2 AGT の入出力端子

端子名	入出力	機能
AGTEEn	入力	AGT の外部イベント入力許可
AGTIOAn	入出力	AGT の外部イベント入力およびパルス出力
AGTOAn	出力	AGT のパルス出力
AGTOAn	出力	AGT のコンペアマッチ A 出力
AGTOBn	出力	AGT のコンペアマッチ B 出力

注. チャネル番号 : n = 0, 1

21.2 レジスタの説明

21.2.1 AGT : AGT カウンタレジスタ

Base address: AGTn = 0x4022_1000 + 0x0100 × n (n = 0, 1)
 AGTn_NS = 0x5022_1000 + 0x0100 × n (n = 0, 1)

Offset address: 0x00

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

Value after reset: 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
15:0	n/a	16 ビットのカウンタおよびリロードレジスタ 設定範囲 : 0x0000~0xFFFF	R/W

注. S-TYPE-3, P-TYPE-3

AGTn.AGT は 16 ビットのレジスタです。書き込み値はリロードレジスタに書き込まれ、読み出し値はカウンタから読み出されます。

リロードレジスタとカウンタの状態は、AGTCR レジスタの TSTART ビットと AGTCMSR レジスタの TCMEA/TCMEB ビットに応じて変化します。詳細は「21.3.1. リロードレジスタおよびカウンタの書き換え動作」を参照してください。

AGTCR レジスタの TSTOP ビットに 1 を書き込むと、AGT カウンタは強制的に停止して、0xFFFF になります。

AGTMR1 レジスタの TCK[2:0] ビットの設定値が 001b (PCLKB/8) または 011b (PCLKB/2) 以外の場合、AGT レジスタが 0x0000 になると、ICU、DTC、DMAC および ELC への要求信号が、カウント開始直後に一度発生します。AGTOn、AGTIO_n 端子はトグル出力となります。

イベントカウントモードで AGT レジスタが 0x0000 になると、TCK[2:0] ビットの値にかかわらず、ICU、DTC、DMAC および ELC への要求信号が、カウント開始直後に一度発生します。

また、指定したカウント期間以外の期間も AGTOn 端子出力はトグル出力となります。AGT レジスタが 0x0001 以上になると、AGT がアンダーフローするたびに要求信号が発生します。

21.2.2 AGTCMA : AGT コンペアマッチ A レジスタ

Base address: AGTn = 0x4022_1000 + 0x0100 × n (n = 0, 1)
AGTn_NS = 0x5022_1000 + 0x0100 × n (n = 0, 1)

Offset address: 0x02

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	[Empty box for bit field]															
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
15:0	n/a	16 ビットのコンペアマッチ A データを格納(注1) 設定範囲 : 0x0000~0xFFFF	R/W

注. S-TYPE-3, P-TYPE-3

注 1. コンペアマッチ A を使用しない場合、AGTCMA レジスタは 0xFFFF にしてください。

AGTCMA レジスタは、AGT カウンタとのコンペアマッチ値を設定するための、読み出し/書き込みレジスタです。リロードレジスタとコンペアレジスタ A の状態は、AGTCR レジスタの TSTART ビットに応じて変化します。詳細は、「21.3.2. リロードレジスタおよび AGT コンペアマッチ A/B レジスタの書き換え動作」を参照してください。

21.2.3 AGTCMB : AGT コンペアマッチ B レジスタ

Base address: AGTn = 0x4022_1000 + 0x0100 × n (n = 0, 1)
AGTn_NS = 0x5022_1000 + 0x0100 × n (n = 0, 1)

Offset address: 0x04

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	[Empty box for bit field]															
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
15:0	n/a	16 ビットのコンペアマッチ B データを格納(注1) 設定範囲 : 0x0000~0xFFFF	R/W

注. S-TYPE-3, P-TYPE-3

注 1. コンペアマッチ B を使用しない場合、AGTCMB レジスタは 0xFFFF にしてください。

AGTCMB レジスタは、AGT カウンタとのコンペアマッチ値を設定するための、読み出し/書き込みレジスタです。リロードレジスタとコンペアレジスタ B の状態は、AGTCR レジスタの TSTART ビットに応じて変化します。詳細は、「21.3.2. リロードレジスタおよび AGT コンペアマッチ A/B レジスタの書き換え動作」を参照してください。

21.2.4 AGTCR : AGT コントロールレジスタ

Base address: AGTn = 0x4022_1000 + 0x0100 × n (n = 0, 1)
AGTn_NS = 0x5022_1000 + 0x0100 × n (n = 0, 1)

Offset address: 0x08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TCMB F	TCMA F	TUNDF F	TEDGF F	—	TSTOP P	TCSTF F	TSTART RT
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TSTART	AGT カウント開始 ^(注2) 0: カウント停止 1: カウント開始	R/W
1	TCSTF	AGT カウント状態フラグ ^(注2) 0: カウント停止 1: カウント中	R
2	TSTOP	AGT カウント強制停止 ^(注1) 0: 書き込みは無効 1: 強制的にカウント停止	W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	TEDGF	アクティブエッジ判定フラグ 0: アクティブエッジ未受信 1: アクティブエッジ受信	R/(W) (注3)
5	TUNDF	アンダーフローフラグ 0: アンダーフローなし 1: アンダーフローあり	R/(W) (注3)
6	TCMAF	コンペアマッチ A フラグ 0: 不一致 1: 一致	R/(W) (注3)
7	TCMBF	コンペアマッチ B フラグ 0: 不一致 1: 一致	R/(W) (注3)

注. S-TYPE-3, P-TYPE-3

注 1. TSTOP ビットに 1 (強制的にカウント停止) を書き込むと、TSTART ビットおよび TCSTF フラグが同時に初期化されます。パルス出力レベルも初期化されます。読むと 0 が読めます。

注 2. TSTART ビットおよび TCSTF フラグの使用方法については、「21.4.1. カウント動作の開始および停止制御」を参照してください。

注 3. フラグをクリアするための 0 の書き込みのみ可能です。

TSTART ビット (AGT カウント開始)

TSTART ビットに 1 を書き込むとカウント動作が開始し、0 を書き込むとカウント動作が停止します。TSTART ビットを 1 にすると、カウントソースと同期して、TCSTF フラグが 1 (カウント実行中) になります。また、TSTART ビットに 0 を書き込むと、カウントソースと同期して、TCSTF フラグが 0 (カウント停止) になります。詳細は「21.4.1. カウント動作の開始および停止制御」を参照してください。

TCSTF フラグ (AGT カウント状態フラグ)

TCSTF フラグは AGT のカウント状態を示します。

[1 になる条件]

- TSTART ビットに 1 を書いたとき (カウントソースと同期して、TCSTF フラグが 1 になる)

[0 になる条件]

- TSTART ビットに 0 を書いたとき (カウントソースと同期して、TCSTF フラグが 0 になる)
- TSTOP ビットに 1 を書いたとき

TSTOP ビット (AGT カウント強制停止)

TSTOP ビットに 1 を書くと、強制的にカウントが停止します。読むと 0 が読めます。

TEDGF フラグ (アクティブエッジ判定フラグ)

TEDGF フラグはアクティブエッジが検出されたことを示します。

[1 になる条件]

- パルス幅測定モードで外部入力端子 (AGTIO_n 端子) のアクティブ幅の測定が終了したとき
- パルス周期測定モードで外部入力端子 (AGTIO_n 端子) の設定エッジが入力されたとき

[0 になる条件]

- 本ビットに 0 を書いたとき

TUNDF フラグ (アンダーフローフラグ)

TUNDF フラグはカウンタがアンダーフローしたことを示します。

[1 になる条件]

- カウンタがアンダーフローしたとき

[0 になる条件]

- 本ビットに 0 を書いたとき

TCMAF フラグ (コンペアマッチ A フラグ)

TCMAF フラグはコンペアマッチ A が検出されたことを示します。

[1 になる条件]

- AGT レジスタ値が AGTCMA レジスタ値と一致したとき

[0 になる条件]

- 本ビットに 0 を書いたとき

TCMBF フラグ (コンペアマッチ B フラグ)

TCMBF フラグはコンペアマッチ B が検出されたことを示します。

[1 になる条件]

- AGT レジスタ値が AGTCMB レジスタ値と一致したとき

[0 になる条件]

- 本ビットに 0 を書いたとき

21.2.5 AGTMR1 : AGT モードレジスタ 1

Base address: AGT_n = 0x4022_1000 + 0x0100 × n (n = 0, 1)
AGT_n_NS = 0x5022_1000 + 0x0100 × n (n = 0, 1)

Offset address: 0x09

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	TCK[2:0]		TEDG PL	TMOD[2:0]			

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	TMOD[2:0]	動作モード(注3) 000: タイマモード 001: パルス出力モード 010: イベントカウントモード 011: パルス幅測定モード 100: パルス周期測定モード その他: 設定禁止	R/W
3	TEDGPL	エッジ極性(注4) 0: 片エッジ 1: 両エッジ	R/W
6:4	TCK[2:0]	カウントソース(注1)(注2)(注5)(注7) 000: PCLKB 001: PCLKB/8 011: PCLKB/2 100: AGTMR2 レジスタの CKS[2:0]ビットで設定した分周クロック (AGTLCLK) 101: AGT0(注6)からのアンダーフローイベント信号 110: AGTMR2 レジスタの CKS[2:0]ビットで設定した分周クロック (AGTSCLK) その他: 設定禁止	R/W
7	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注. AGTMR1 レジスタに書き込みを行うと、AGTOn, AGTIOOn, AGTOAn, AGTOBn 端子からの出力が初期化されます。初期化時の出力レベルの詳細は、「21.2.7. AGTIOC : AGT I/O コントロールレジスタ」を参照してください。

注 1. イベントカウントモードを選択した場合、TCK[2:0]ビットの設定にかかわらず、カウントソースとして外部入力端子 (AGTIOOn) が選択されます。

注 2. カウント動作中は、カウントソースを切り替えしないでください。カウントソースは、AGTCR レジスタの TSTART ビットおよび TCSTF フラグが、どちらも0 (カウント停止) の場合にのみ切り替えてください。

注 3. AGTCR レジスタの TSTART ビットおよび TCSTF フラグが、どちらも0 (カウント停止) の状態で、カウントが停止している場合にのみ、動作モードを変更できます。カウント動作中は、動作モードを変更しないでください。

注 4. TEDGPL ビットは、イベントカウントモード時に限り有効です。

注 5. ソフトウェアスタンバイモードで AGT を動作させるには、AGTLCLK または AGTSCLK (TCK[2:0] = 100b, 110b) を選択してください。

注 6. AGT0 では AGT0 のアンダーフローは使用できません (設定禁止)。AGT1 が AGT0 のアンダーフローを使用します。

注 7. AGTMR2 レジスタの CKS[2:0]ビットが 000b 以外の場合は、TCK[2:0]ビットを切り替えしないでください。AGTMR2 レジスタの CKS[2:0]ビットを 000b にした後、TCK[2:0]ビットを切り替えて、カウントソースの1サイクル分待機してください。

21.2.6 AGTMR2 : AGT モードレジスタ 2

Base address: AGTn = 0x4022_1000 + 0x0100 × n (n = 0, 1)
AGTn_NS = 0x5022_1000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0A

Bit position: 7 6 5 4 3 2 1 0

Bit field:	LPM	—	—	—	—	—	CKS[2:0]
------------	-----	---	---	---	---	---	----------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	CKS[2:0]	AGTLCLK /AGTSCLK カウントソースクロック分周比(注1)(注2)(注3) 000: 1/1 001: 1/2 010: 1/4 011: 1/8 100: 1/16 101: 1/32 110: 1/64 111: 1/128	R/W
6:3	—	読むと0が読めます。書く場合、0としてください。	R/W
7	LPM	低消費電力モード 0: ノーマルモード 1: 低消費電力モード	R/W

注. S-TYPE-3, P-TYPE-3

注 1. カウント動作中は、CKS[2:0]ビットを書き換えしないでください。AGTCR レジスタの TSTART ビットと TCSTF フラグがどちらも 0 (カウント停止) の場合にのみ、CKS[2:0]ビットを書き換えてください。

注 2. カウントソースが AGTLCLK または AGTSCLK の場合、CKS[2:0]ビットの切り替えが有効となります。

注 3. CKS[2:0]ビットが 000b 以外の場合は、AGTMR1 レジスタの TCK[2:0]ビットを切り替えしないでください。CKS[2:0]ビットを 000b にした後、AGTMR1 レジスタの TCK[2:0]ビットを切り替えて、カウントソースの 1 サイクル分待機してください。

CKS[2:0]ビット (AGTLCLK /AGTSCLK カウントソースクロック分周比)

CKS[2:0]ビットで AGTLCLK/AGTSCLK カウントソースクロック分周比を選択します。

LPM ビット (低消費電力モード)

LPM ビットは低消費電力動作を設定します。これによって、特定の AGT レジスタへのアクセスに影響があります。低消費電力で動作させるには本ビットを 1 にしてください。

本ビットが 1 の場合、下記のレジスタへはアクセスしないでください。

- AGT/AGTCMA/AGTCMB/AGTCR

本ビットを 1 から 0 に切り替えた後は、最初のレジスタアクセスが以下のように制限されます。

- AGT レジスタから読み出す場合、AGT レジスタを 2 回読み出します。2 回目の読み出しデータのみが有効です。
- AGT、AGTCMA、AGTCMB、および AGTCR レジスタに書き込む場合、カウントソースクロックで 2 サイクル以上の余裕が必要です。
- AGT、AGTCMA、AGTCMB、および AGTCR レジスタに書き込まれた値を確認する場合
 - カウント動作の停止時：データ書き込み後、次のサイクルで読み出し可能です。
 - カウント動作の実行中：データ書き込み後、カウントソースクロックの 4 サイクル後に読み出し可能です。

図 21.2 に LPM ビットに書き込む方法のフローチャートを示します。




図 21.2 LPM ビットに書き込む方法のフローチャート

21.2.7 AGTIOC : AGT I/O コントロールレジスタ

Base address: AGTn = 0x4022_1000 + 0x0100 × n (n = 0, 1)
AGTn_NS = 0x5022_1000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TIOGT[1:0]		TIPF[1:0]		—	TOE	—	TEDGSEL

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TEDGSEL	I/O 極性切り替え 動作モードによって機能が異なります。表 21.3 と表 21.4 を参照してください。	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	TOE	AGTOn 端子出力許可 0: AGTOn 端子出力を禁止 1: AGTOn 端子出力を許可	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5:4	TIPF[1:0]	入力フィルタ ^(注3) これらのビットは、AGTIOOn 端子入力用フィルタのサンプリング周波数を指定します。 AGTIOOn 端子への入力がサンプリングされ、3 回連続して値が一致すると、その値が入力値とみなされます。 0 0: フィルタなし 0 1: PCLKB でのフィルタサンプリング 1 0: PCLKB/8 でのフィルタサンプリング 1 1: PCLKB/32 でのフィルタサンプリング	R/W
7:6	TIOGT[1:0]	カウント制御 ^(注1) ^(注2) 0 0: 常にイベントをカウントする 0 1: AGTEEn 端子に指定された極性の期間に、イベントをカウントする その他: 設定禁止	R/W

注. S-TYPE-3, P-TYPE-3

注 1. AGTEEn 端子を使用する場合、イベントをカウントするための極性は AGTISR レジスタの EEPS ビットで選択できます。

注 2. TIOGT[1:0]ビットは、イベントカウントモード時に限り有効です。

注 3. ソフトウェアスタンバイモード中にイベントカウントモード動作が実行される場合、デジタルフィルタ機能は使用できません。

TEDGSEL ビット (I/O 極性切り替え)

TEDGSEL ビットは AGTOn 端子の出力極性および AGTIOOn 端子の入出力エッジと極性を切り替えます。

パルス出力モードでは、AGTOn 端子の出力極性と AGTIOOn 端子の出力極性のみが制御されます。AGTOn 端子出力と AGTIOOn 端子出力は、AGTMR1 レジスタに書き込みを行ったとき、または AGTCR レジスタの TSTOP ビットに 1 を書いたときに初期化されます。

TOE ビット (AGTOn 端子出力許可)

TOE ビットは AGTOn 端子出力の禁止または許可を選択します。

TIPF[1:0]ビット (入力フィルタ)

TIPF[1:0]ビットは AGTIOOn 端子入力用フィルタのサンプリング周波数を指定します。AGTIOOn 端子への入力がサンプリングされ、3 回連続して値が一致すると、その値が入力値とみなされます。

TIOGT[1:0]ビット (カウント制御)

TIOGT[1:0]ビットはイベントカウントを制御します。

表 21.3 AGTIOOn 端子の入出力エッジおよび極性切り替え (1/2)

動作モード	機能
タイマモード	使用しない

表 21.3 AGTIO_n 端子の入出力エッジおよび極性切り替え (2/2)

動作モード	機能
パルス出力モード	0: High で出力開始 (初期レベル: High) : 反転出力 1: Low で出力開始 (初期レベル: Low) : 通常出力
イベントカウントモード	0: 立ち上がりエッジでカウント 1: 立ち下がりエッジでカウント
パルス幅測定モード	0: Low レベル幅を測定 1: High レベル幅を測定
パルス周期測定モード	0: ある立ち上がりエッジから次の立ち上がりエッジまで測定 1: ある立ち下がりエッジから次の立ち下がりエッジまで測定

表 21.4 AGTIO_n 端子の出力極性切り替え

動作モード	機能
全モード	0: Low で出力開始 (初期レベル: Low) : 通常出力 1: High で出力開始 (初期レベル: High) : 反転出力

21.2.8 AGTISR : AGT イベント端子選択レジスタ

Base address: AGT_n = 0x4022_1000 + 0x0100 × n (n = 0, 1)
AGT_n_NS = 0x5022_1000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0D

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	EEPS	—	—

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	EEPS	AGTE _n 極性選択 0: Low の期間、イベントをカウントする 1: High の期間、イベントをカウントする	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-3

EEPS ビット (AGTE_n 極性選択)

EEPS ビットはカウントされるイベントの極性を選択します。

21.2.9 AGTCMSR : AGT コンペアマッチ機能選択レジスタ

Base address: AGT_n = 0x4022_1000 + 0x0100 × n (n = 0, 1)
AGT_n_NS = 0x5022_1000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	TOPO LB	TOEB	TCME B	—	TOPO LA	TOEA	TCME A

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TCMEA	AGT コンペアマッチ A レジスタ有効 ^(注1) (^{注2}) 0: AGT コンペアマッチ A レジスタを無効 1: AGT コンペアマッチ A レジスタを有効	R/W

ビット	シンボル	機能	R/W
1	TOEA	AGTOAn 端子出力許可 ^(注1) (注2) 0: AGTOAn 端子出力を禁止 1: AGTOAn 端子出力を許可	R/W
2	TOPOLA	AGTOAn 端子極性選択 ^(注1) (注2) 0: AGTOAn 端子出力を Low で開始: 通常出力 1: AGTOAn 端子出力を High で開始: 反転出力	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	TCMEB	AGT コンペアマッチ B レジスタ有効 ^(注1) (注2) 0: AGT コンペアマッチ B レジスタを無効 1: AGT コンペアマッチ B レジスタを有効	R/W
5	TOEB	AGTOBn 端子出力許可 ^(注1) (注2) 0: AGTOBn 端子出力を禁止 1: AGTOBn 端子出力を許可	R/W
6	TOPOLB	AGTOBn 端子極性選択 ^(注1) (注2) 0: AGTOBn 端子出力を Low で開始: 通常出力 1: AGTOBn 端子出力を High で開始: 反転出力	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. カウント動作中は、AGTCMSR レジスタを書き換えしないでください。AGTCMSR レジスタは、AGTCR レジスタの TSTART ビットおよび TCSTF フラグが、どちらも 0 (カウント停止) の場合にのみ書き換えてください。

注 2. パルス幅測定モードまたはパルス周期測定モード中は、1 にしないでください。

21.2.10 AGTIOSEL : AGT 端子選択レジスタ

Base address: AGTn = 0x4022_1000 + 0x0100 × n (n = 0, 1)
AGTn_NS = 0x5022_1000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0F

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	TIES	—	—	—	—

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	TIES	AGTIOAn 端子入力許可 0: ソフトウェアスタンバイモード中、外部イベント入力を禁止 1: ソフトウェアスタンバイモード中、外部イベント入力を許可	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

ソフトウェアスタンバイモード時に AGTIOAn 端子を使用する場合、AGTIOSEL レジスタで AGTIOAn 端子の設定を行います。

TIES ビット (AGTIOAn 端子入力許可)

TIES ビットは外部イベント入力を許可または禁止します。

21.3 動作説明

21.3.1 リロードレジスタおよびカウンタの書き換え動作

動作モードにかかわらず、リロードレジスタとカウンタへの書き換え動作のタイミングは、AGTCR レジスタの TSTART ビット値、および AGTCMSR レジスタの TCMEA または TCMEB ビット値によって異なります。TSTART ビットが 0 (カウント停止) の場合、カウンタ値がリロードレジスタとカウンタに直接書き込まれます。TSTART ビットが 1 (カウント開始) で、かつ TCMEA および TCMEB ビットが 0 (AGT コンペアマッチ A/B レ

レジスタが無効) の場合、値がカウントソースと同期してリロードレジスタに書き込まれた後、次のカウントソースと同期してカウンタに書き込まれます。TSTART ビットが 1 (カウント開始) で、かつ TCMEA または TCMEB ビットが 1 (AGT コンペアマッチ A/B レジスタが有効) の場合、値がカウントソースと同期してリロードレジスタに書き込まれた後、カウンタのアンダーフローと同期してカウンタに書き込まれます。

TSTART ビット値および TCMEA/TCMEB ビット値による書き換え動作のタイミングを図 21.3 および図 21.4 に示します。




図 21.3 TSTART、TCMEA、TCMEB ビット値による書き換え動作のタイミング (AGT コンペアマッチ A レジスタと AGT コンペアマッチ B レジスタが無効の場合)




図 21.4 TSTART ビット値と TCMEA または TCMEB ビット値による書き換え動作のタイミング (AGT コンペアマッチ A レジスタまたは AGT コンペアマッチ B レジスタが有効の場合)

21.3.2 リロードレジスタおよび AGT コンペアマッチ A/B レジスタの書き換え動作

動作モードにかかわらず、リロードレジスタと AGT コンペアレジスタ A/B への書き換え動作のタイミングは、AGTCR レジスタの TSTART ビットの値によって異なります。TSTART ビットが 0 (カウント停止) の場合、カウント値がリロードレジスタと AGT コンペアレジスタ A/B に直接書き込まれます。TSTART ビットが 1 (カウント開始) の場合、値がカウントソースと同期してリロードレジスタに書き込まれた後、カウンタのアンダーフローと同期してコンペアレジスタに書き込まれます。

TSTART ビット値によるコンペアレジスタ A への書き換え動作のタイミングを図 21.5 に示します。AGT コンペアレジスタ B の場合も AGT コンペアレジスタ A と同じです。




図 21.5 AGT コンペアレジスタ A の TSTART ビット値による書き換え動作のタイミング

21.3.3 タイマモード

タイマモードでは、AGT カウンタは AGTMR1 レジスタの TCK[2:0]ビットで選択したカウントソースによってデクリメントします。タイマモードでは、カウント値がカウントソースの立ち上がりエッジごとに 1 ずつデクリメントします。AGT レジスタのカウント値が 0x0000 に達して、次のカウントソースが入力されると、アンダーフローが発生して割り込み要求が生成されます。

図 21.6 にタイマモードでの動作例を示します。




図 21.6 タイマモードでの動作例

21.3.4 パルス出力モード

パルス出力モードでは、カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントし、アンダーフローが発生するたびに AGTIO_n および AGTO_n 端子の出力レベルは反転します。

パルス出力モードでは、カウント値がカウントソースの立ち上がりエッジごとに 1 ずつデクリメントします。カウント値が 0x0000 に達して、次のカウントソースが入力されると、アンダーフローが発生して割り込み要求が生成されます。さらに、AGTIO_n および AGTO_n 端子からパルスを出力できます。その出力レベルは、アンダーフローが発生するたびに反転します。AGTO_n 端子からのパルス出力は、AGTIOC レジスタの TOE ビットで停止できます。出力レベルは、AGTIOC レジスタの TEDGSEL ビットで選択できます。

パルス出力モードでの動作例を図 21.7 に示します。




図 21.7 パルス出力モードでの動作例

21.3.5 イベントカウンタモード

イベントカウンタモードでは、カウンタは AGTIO_n 端子への外部イベント信号 (カウンタソース) 入力によってデクリメントします。イベントをカウントする期間は、AGTIOC レジスタの TIOGT[1:0]ビットと AGTISR レジスタによってさまざまな設定が可能です。さらに、AGTIOC レジスタの TIPF[1:0]ビットによって、AGTIO_n 端子入力用のフィルタ機能を指定できます。イベントカウンタモードでも、AGTOn 端子からトグル出力が可能です。

イベントカウンタモードでの動作例を [図 21.8](#) に示します。




図 21.8 イベントカウンタモードでの動作例 1

イベントカウンタモード時に、指定された期間にイベントがカウントされるように (AGTIOC レジスタの TIOGT[1:0] ビットを 01b に設定) した場合の動作例を図 21.9 に示します。




図 21.9 イベントカウンタモードでの動作例 2

21.3.6 パルス幅測定モード

パルス幅測定モードでは、AGTIOOn 端子に入力される外部信号のパルス幅を測定します。AGTIOC レジスタの TEDGSEL ビットで指定したレベルが AGTIOOn 端子に入力されると、カウンタは AGTMR1 レジスタの TCK[2:0]

ビットで選択したカウントソースによってデクリメントします。指定した AGTIO_n 端子レベルが終了すると、カウンタは停止して、AGTCR レジスタの TEDGF フラグが 1 (アクティブエッジ受信) になり、割り込み要求が発生します。カウンタの停止中にカウント値を読み出すことで、パルス幅データが測定されます。また、測定中にカウンタがアンダーフローすると、AGTCR レジスタの TUNDF フラグが 1 になり、割り込み要求が発生します。

図 21.10 にパルス幅測定モードでの動作例を示します。




図 21.10 パルス幅測定モードでの動作例

21.3.7 パルス周期測定モード

パルス周期測定モードでは、AGTIO_n 端子に入力される外部信号のパルス周期を測定します。カウンタは AGTMR1 レジスタの TCK[2:0]ビットで選択したカウントソースによってデクリメントします。AGTIOC レジスタの TEDGSEL ビットで指定した周期のパルスが AGTIO_n 端子に入力されると、カウント値が、カウントソースの立ち上がりエッジで読み出しバッファに転送されます。リロードレジスタの値は、次の立ち上がりエッジでカウンタにロードされます。同時に、AGTCR レジスタの TEDGF フラグが 1 (アクティブエッジ受信) になり、割り込み要求が発生します。この時点で読み出しバッファ (AGT レジスタ) が読み出され、リロード値 (「21.4.6. イベント番号、パルス幅およびパルス周期の計算方法」を参照) との差が入力パルスの周期データとなります。この周期データは、読み出しバッファが読み出されるまで保持されます。カウンタがアンダーフローすると、AGTCR レジスタの TUNDF フラグが 1 (アンダーフロー) になり、割り込み要求が発生します。

パルス周期測定モードでの動作例を図 21.11 に示します。

カウントソース周期の2倍よりも長い周期を持つ入力パルスのみが測定されます。また、Low幅とHigh幅は、両方ともカウントソースの周期より長くなければいけません。これらの条件よりも短いパルス周期が入力されると、その入力は無視される場合があります。




図 21.11 パルス周期測定モードでの動作例

21.3.8 コンペアマッチ機能

コンペアマッチ機能は、AGTCMA/AGTCMB レジスタの内容と AGT レジスタの内容の一致（コンペアマッチ）を検出します。この機能は、AGTCMSR レジスタの TCMEA または TCMEB ビットが1（コンペアマッチ A/B レジスタが有効）の場合に有効となります。カウンタは AGTMR1 レジスタの TCK[2:0]ビットで選択したカウントソースによってデクリメントします。AGT の値と AGTCMA/AGTCMB の値が一致した場合、AGTCR レジスタの TCMAF/TCMBF フラグが1（一致）になり、割り込み要求が発生します。

コンペアマッチ機能が有効の場合、リロードレジスタとカウンタでは、書き換え動作のタイミングが異なります。詳細は、「21.3.1. リロードレジスタおよびカウンタの書き換え動作」を参照してください。また、AGTOAn および AGTOBn 端子の出力レベルは、一致およびアンダーフローによって反転します。出力レベルは、AGTCMSR レジスタの TOPOLA または TOPOLB ビットで選択できます。

図 21.12 にコンペアマッチ機能の動作例を示します。




図 21.12 コンペアマッチ機能の動作例 (TOPOLA = 0, TOPOLB = 0)

21.3.9 各モードの出力設定

表 21.5～表 21.8 に各モードでの AGTO_n、AGTIO_n、AGTOA_n および AGTOB_n 端子の状態を示します。

表 21.5 AGTO_n 端子の設定

動作モード	AGTIOC レジスタ		AGTO _n 端子出力
	TOE ビット	TEDGSEL ビット	
全モード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止

表 21.6 AGTIO_n 端子の設定

動作モード	AGTIOC レジスタ		AGTIO _n 端子入出力
	TEDGSEL ビット		
タイマモード	0 または 1		入力 (使用しない)
パルス出力モード	1		通常出力
	0		反転出力
イベントカウントモード	0 または 1		入力
パルス幅測定モード			
パルス周期測定モード			

表 21.7 AGTOA_n 端子の設定

動作モード	AGTCMSR レジスタ		AGTOA _n 端子出力	
	TOEA ビット	TOPOLA ビット		
タイマモード	1	1	反転出力	
		0	通常出力	
	0	0 または 1		出力禁止 (使用しない)
パルス出力モード	1	1	反転出力	
		0	通常出力	
	0	0 または 1		出力禁止 (使用しない)
イベントカウントモード	1	1	反転出力	
		0	通常出力	
	0	0 または 1		出力禁止 (使用しない)
パルス幅測定モード	0	0	禁止	
パルス周期測定モード				

表 21.8 AGTOB_n 端子の設定

動作モード	AGTCMSR レジスタ		AGTOB _n 端子出力	
	TOEB ビット	TOPOLB ビット		
タイマモード	1	1	反転出力	
		0	通常出力	
	0	0 または 1		出力禁止 (使用しない)
パルス出力モード	1	1	反転出力	
		0	通常出力	
	0	0 または 1		出力禁止 (使用しない)
イベントカウントモード	1	1	反転出力	
		0	通常出力	
	0	0 または 1		出力禁止 (使用しない)
パルス幅測定モード	0	0	禁止	
パルス周期測定モード				

21.3.10 スタンバイモード

AGT はソフトウェアスタンバイモードで動作可能です。カウント動作開始 (TSTART = 1 および TCSTF = 1) の状態で、ソフトウェアスタンバイモードに設定してください。

表 21.9 と表 21.10 にソフトウェアスタンバイモードで使用可能な設定を示します。

表 21.9 ソフトウェアスタンバイモードで使用可能な AGT0 の設定

動作モード	AGTMR1.TCK[2:0]	動作クロック	CPU 復帰要因
タイマモード	100b または 110b	AGTLCLK または AGTSCLK	–
パルス出力モード	100b または 110b	AGTLCLK または AGTSCLK	–
イベントカウントモード(注2)	–	AGTIO0(注1)	–
パルス幅測定モード	100b または 110b	AGTLCLK または AGTSCLK	–
パルス周期測定モード	100b または 110b	AGTLCLK または AGTSCLK	–

注. – (無効)

注 1. ソフトウェアスタンバイモードで外部イベント入力に対して AGTIO0 端子を使用する場合、AGTIOSEL.TIES = 1 に設定してください。

注 2. ソフトウェアスタンバイモードで AGTEE 端子は使用不可です。外部イベントは常に許可されています。

表 21.10 ソフトウェアスタンバイモードで使用可能な AGT1 の設定

動作モード	AGTMR1.TCK[2:0]	動作クロック	CPU 復帰要因
タイマモード	100b、110b または 101b(注1)	AGTLCLK、AGTSCLK または AGT0 アンダーフロー	<ul style="list-style-type: none"> アンダーフロー コンペアマッチ A/B
パルス出力モード	100b、110b または 101b(注1)	AGTLCLK、AGTSCLK または AGT0 アンダーフロー	<ul style="list-style-type: none"> アンダーフロー コンペアマッチ A/B
イベントカウントモード(注3)	–	AGTIO1(注2)	<ul style="list-style-type: none"> アンダーフロー コンペアマッチ A/B
パルス幅測定モード	100b、110b または 101b(注1)	AGTLCLK、AGTSCLK または AGT0 アンダーフロー	<ul style="list-style-type: none"> アンダーフロー アクティブエッジ
パルス周期測定モード	100b、110b または 101b(注1)	AGTLCLK、AGTSCLK または AGT0 アンダーフロー	<ul style="list-style-type: none"> アンダーフロー アクティブエッジ

注. – (無効)

注. ソフトウェアスタンバイモードの解除ができるのは AGT1 のみです。

注. コンペアマッチ A/B はソフトウェアスタンバイモードからの CPU 復帰要因です。

注 1. AGT0 が表 21.9 の状態で動作している場合のみです。

注 2. ソフトウェアスタンバイモードで外部イベント入力に対して AGTIO1 端子を使用する場合、AGTIOSEL.TIES = 1 に設定してください。

注 3. ソフトウェアスタンバイモードで AGTEE 端子は使用不可です。外部イベントは常に許可されています。

21.3.11 割り込み要因

AGTn には、表 21.11 に示されるように、3 つの割り込み要因があります。

表 21.11 AGT の割り込み要因

名称	割り込み要因	DMAC/DTC の起動
AGTn_AGTI	<ul style="list-style-type: none"> カウンタがアンダーフローしたとき パルス幅測定モードで外部入力端子 (AGTIO_n 端子) のアクティブ幅の測定が終了したとき パルス周期測定モードで外部入力端子 (AGTIO_n 端子) の設定エッジが入力されたとき 	可能
AGTn_AGTCMAI	<ul style="list-style-type: none"> AGT レジスタと AGTCMA レジスタの値が一致したとき 	可能
AGTn_AGTCMBI	<ul style="list-style-type: none"> AGT レジスタと AGTCMB レジスタの値が一致したとき 	可能

注. チャネル番号 (n = 0, 1)

21.3.12 イベントリンクコントローラ (ELC) へのイベント信号出力

AGT はイベントリンクコントローラ (ELC) により、割り込み要求をイベント信号として使用して、あらかじめ設定したモジュールに対してリンク動作が可能です。AGT は、コンペアマッチ A、コンペアマッチ B、およびアンダーフロー/測定完了信号をイベント信号として出力します。詳細は「17. イベントリンクコントローラ (ELC)」を参照してください。

21.4 使用上の注意事項

21.4.1 カウント動作の開始および停止制御

- 動作モード (表 21.1 を参照) がイベントカウントモードまたはカウントソースが AGTn アンダーフローイベント信号 (TCK[2:0] = 101b) 以外に設定されている場合
 - カウント停止中に AGTCR レジスタの TSTART ビットに 1 (カウント開始) を書き込んでも、AGTCR レジスタの TCSTF フラグは、カウントソースの 3 サイクル間、0 (カウント停止) のままです。TCSTF フラグが 1 (カウント動作中) になるまで、TCSTF フラグ以外の AGT 関連レジスタにはアクセスしないでください。
 - カウント動作中に TSTART ビットに 0 (カウント停止) を書き込んでも、カウントソースの 3 サイクル中は、TCSTF フラグは 1 のままです。TCSTF フラグが 0 になったとき、カウントが停止します。TCSTF フラグが 0 になるまで、TCSTF フラグ以外の AGT 関連レジスタにはアクセスしないでください。
- 動作モード (表 21.1 を参照) がイベントカウントモードまたはカウントソースが AGT1 アンダーフローイベント信号 (TCK[2:0] = 101b) に設定されている場合
 - カウント停止中に AGTCR レジスタの TSTART ビットに 1 (カウント開始) を書き込んでも、AGTCR レジスタの TCSTF フラグは、PCLKB の 2 サイクル間、0 (カウント停止) のままです。TCSTF フラグが 1 (カウント動作中) になるまで、TCSTF フラグ以外の AGT 関連レジスタにはアクセスしないでください。
 - カウント動作中に TSTART ビットに 0 (カウント停止) を書き込んでも、PCLKB の 2 サイクル中は、TCSTF フラグは 1 のままです。TCSTF フラグが 0 になったとき、カウントが停止します。TCSTF フラグが 0 になるまで、TCSTF フラグ以外の AGT 関連レジスタにはアクセスしないでください。

21.4.2 カウンタレジスタへのアクセス

AGTCR レジスタの TSTART ビットおよび TCSTF フラグがともに 1 (カウント動作中) のときに、AGT レジスタへ連続してライトアクセスする場合には、カウントソースクロックの 3 サイクル以上待ってください。

21.4.3 モード変更時

AGT の動作モードに関連するレジスタ (AGTMR1、AGTMR2、AGTIOC、AGTISR、および AGTCMSR) は、TSTART ビットおよび TCSTF フラグがともに 0 (カウント停止) になって、カウントが停止した場合にのみ変更可能です。カウント動作中は、これらのレジスタを変更しないでください。

AGT の動作モードに関連するレジスタが変更されると、TEDGF、TUNDF、TCMAF、および TCMBF フラグの値は不定となります。カウントを開始する前に、以下のフラグに 0 を書き込んでください。

- TEDGF (アクティブエッジ未受信)
- TUNDF (アンダーフローなし)
- TCMAF (不一致)
- TCMBF (不一致)

21.4.4 出力端子の設定

AGTOn、AGTIOOn、AGTOAn または AGTOBn 端子を出力端子として使用する場合には、動作を設定し、初期出力値が決まった後に、PmnPFS.PMR ビットを 1 に設定してください。

パルス幅測定モードとパルス周期幅測定モードで AGTIOOn 端子を入力端子として使用する場合には、AGT を設定し、カウント動作開始後に、AGTIOOn 端子から外部イベントを入力してください。また、最初の測定は無効とし、2 回目以降の測定完了処理を有効としてください。

21.4.5 デジタルフィルタ

デジタルフィルタの使用時に、TIPF[1:0] ビットを設定した後、および AGTIOC レジスタの TEDGSEL ビットを変更した場合は、デジタルフィルタクロックの 5 サイクル内はタイマ動作を開始しないでください。

21.4.6 イベント番号、パルス幅およびパルス周期の計算方法

- イベントカウントモードでは、イベント番号が以下の式で求められます。

イベント番号 = カウンタ[AGT レジスタ]の初期値 - アクティブイベント終了のカウンタ値

- パルス幅測定モードでは、パルス幅が以下の式で求められます。
パルス幅 = 測定停止のカウンタ値 - 次の測定停止のカウンタ値
- パルス周期測定モードでは、入力パルス周期が以下の式で求められます。
入力パルス周期 = (カウンタ[AGT レジスタ]の初期値 - 読み出しバッファの読み出し値) + 1

21.4.7 TSTOP ビットで強制的にカウントを停止した場合

AGTCR レジスタの TSTOP ビットでカウンタを強制的に停止した後、カウントソースの 1 サイクル間、下記のレジスタにアクセスしないでください。

- AGT
- AGTCMA
- AGTCMB
- AGTCR
- AGTMR1
- AGTMR2

21.4.8 カウントソースとして AGT0 のアンダーフローイベント信号を選択した場合

カウントソースにアンダーフローイベント信号を選択する場合、以下の手順に従って動作させてください。

(1) 動作開始手順

1. AGT を設定します。
2. AGT1 のカウント動作を開始します (TSTART = 1 を書き込む)。
3. AGT0 のカウント動作を開始します (TSTART = 1 を書き込む)。

(2) 動作停止手順

1. AGT0 のカウント動作を停止します (TSTART = 0 を書き込む)。
2. AGT1 のカウント動作を停止します (TSTART = 0 を書き込む)。
3. AGT1 のクロック供給を停止します (TCK[2:0] = 000b を書き込む)。

21.4.9 モジュールストップ機能

モジュールストップコントロールレジスタ D (MSTPCRD) によって、AGT の動作を許可または禁止することが可能です。AGT モジュールは、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は「10. 低消費電力モード」を参照してください。

21.4.10 ソースクロックの切り替え時

SCKSCR.CKSEL[2:0]を書き換えてクロックソースの切り替えを行う際に、セレクトタからのクロック出力を切り替え後のクロック 4 サイクル分停止します。そのため、AGTIO_n、AGTEE_n の一方または両方の入力を外部イベント入力として使う際は、クロックソースを切り替えしないでください。外部イベント入力を使いながらクロックソースを切り替えるときは、入力パルス幅を切り替え後のクロックで 4 サイクル分延長してください。

22. 超低消費電力タイマ (ULPT)

22.1 概要

この超低消費電力タイマ (ULPT) は、パルスの出力や外部イベントのカウントが可能な 32 ビットタイマです。この 32 ビットタイマはリロードレジスタ群と一つのダウンカウンタで構成されています。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、ULPTCNT レジスタでアクセス可能です。

ULPT の仕様を表 22.1 に示します。

表 22.1 ULPT の仕様

項目		説明
動作モード	タイマモード	内部クロックをカウント
	イベントカウンタモード	外部イベントをカウント
チャンネル数		32 ビット×2 チャンネル (ULPTn (n = 0, 1))
カウントソース (動作クロック) (注1)		以下の信号が選択可能 <ul style="list-style-type: none"> 内部クロック : ULPTLCLK/d または ULPTSCLK/d (d = 1, 2, 4, 8, 16, 32, 64, 128) 外部イベント : ULPTEVIn 端子
カウント動作		以下の機能が選択可能 <ul style="list-style-type: none"> 連続モードとワンショットモードの選択 カウント許可モード、カウント開始モード、カウント再開モードの選択
割り込み/イベントリンク機能 (出力)		<ul style="list-style-type: none"> アンダーフロー信号 <ul style="list-style-type: none"> カウンタがアンダーフローしたとき コンペアマッチ A 信号 <ul style="list-style-type: none"> ULPTCNT 値が ULPTCMA に一致したとき (コンペアマッチ A 機能が有効。) コンペアマッチ B 信号 <ul style="list-style-type: none"> ULPTCNT 値が ULPTCMB に一致したとき (コンペアマッチ B 機能が有効。)
選択可能な機能		<ul style="list-style-type: none"> パルス出力機能 <ul style="list-style-type: none"> カウンタのアンダーフローが発生するたびに出力を反転 コンペアマッチ機能 <ul style="list-style-type: none"> コンペアマッチ A レジスタとコンペアマッチ B レジスタのいずれかまたは両方が選択可能 ULPTn_ULPTI、ULPTn_ULPTCMAI、または ULPTn_ULPTCMBI (n = 0, 1) でソフトウェアスタンバイモードからの復帰を実行可能(注2) ULPTn_ULPTI (n = 0, 1) でディープソフトウェアスタンバイモード 1 からの復帰を実行可能(注2)
モジュールストップ機能		各チャンネルに対してモジュールストップ状態を設定して、消費電力の削減が可能
TrustZone フィルタ		各チャンネルに対してセキュリティ属性とプリビレッジ属性を設定可能

注 1. 周辺モジュールクロック (PCLKB) の周波数がカウントソースクロックの周波数以上であることを確認してください。

注 2. 詳細は、「10. 低消費電力モード」を参照してください。

22.2 設定

図 22.1 に ULPT のブロック図を示します。表 22.2 に ULPT の入出力端子の一覧を示します。

ビット	シンボル	機能	R/W
31:0	ULPTCNT	32 ビットカウンタおよびリロードレジスタ(注1)(注2) 設定範囲: 0x00000000~0xFFFFFFFF	R/W

注. S-TYPE-3、P-TYPE-3

注 1. ULPTCR.TSTOP ビットに 1 を書くと、カウンタは強制停止され、0xFFFFFFFF になります。リロードレジスタは 0xFFFFFFFF になります。

注 2. ULPTCNT レジスタに 0x00000000 を設定すると、カウント動作の開始直後に ICU、DTC、ELC への要求信号が 1 回だけ発生します (ULPTCR.TSTART ビットが 1 の場合)。ただし、ULPTOn 端子のパルス出力のトグルは継続します。

ULPTOn 端子からのパルス出力は ULPTIOC.TOE ビットで許可または禁止できます。

ULPTCNT レジスタ値が 0x00000001 以上になると、カウンタがアンダーフローするたびに要求信号が発生します。

ULPTCNT は 32 ビットのレジスタです。レジスタ値はリロードレジスタに書き込まれ、カウンタから読み出されます。

カウンタとリロードレジスタの状態は、ULPTCR レジスタの TSTART/TCSTF ビットと ULPTCMSR レジスタの TCMEA/TCMEB ビットに応じて変化します。詳細は「22.4.2. カウンタとリロードレジスタの書き換え」を参照してください。

ULPTCNT レジスタは 32 ビットの読み出し/書き込みアクセスでのみ使用可能です。

22.3.2 ULPTCMA : ULPT コンペアマッチ A レジスタ

Base address: ULPTn = 0x4022_0000 + 0x0100 × n (n = 0, 1)
ULPTn_NS = 0x5022_0000 + 0x0100 × n (n = 0, 1)

Offset address: 0x04

Bit position: 31 0

Bit field:

ULPTCMA

Value after reset: 1

ビット	シンボル	機能	R/W
31:0	ULPTCMA	32 ビットのコンペアマッチ A データ(注1)(注2) 設定範囲: 0x00000000~0xFFFFFFFF	R/W

注. S-TYPE-3、P-TYPE-3

注 1. ULPTCR.TSTOP ビットに 1 を書くと、ULPTCMA レジスタに 0xFFFFFFFF が設定されます。

注 2. コンペアマッチ A を使用しない場合 (ULPTCMSR.TCMEA ビット = 0)、ULPTCMA レジスタは 0xFFFFFFFF にしてください。

ULPTCMA レジスタは、カウンタとのコンペアマッチ値を設定するための、読み出し/書き込み可能なレジスタです。

コンペア回路 A とリロードレジスタの状態は、ULPTCR レジスタの TSTART ビットと TCSTF ビットに応じて変化します。詳細は「22.4.3. コンペアマッチ A/B のコンペア回路とリロードレジスタの書き換え」を参照してください。

ULPTCMA レジスタは 32 ビットの読み出し/書き込みアクセスでのみ使用可能です。

22.3.3 ULPTCMB : ULPT コンペアマッチ B レジスタ

Base address: ULPTn = 0x4022_0000 + 0x0100 × n (n = 0, 1)
ULPTn_NS = 0x5022_0000 + 0x0100 × n (n = 0, 1)

Offset address: 0x08

Bit position: 31 0

Bit field:

ULPTCMB

Value after reset: 1

ビット	シンボル	機能	R/W
31:0	ULPTCMB	32 ビットのコンペアマッチ B データ(注1)(注2) 設定範囲: 0x00000000~0xFFFFFFFF	R/W

注. S-TYPE-3、P-TYPE-3

注 1. ULPTCR.TSTOP ビットに 1 を書くと、ULPTCMB レジスタに 0xFFFFFFFF が設定されます。

注 2. コンペアマッチ B を使用しない場合 (ULPTCMSR.TCMEB ビット = 0)、ULPTCMB レジスタは 0xFFFFFFFF にしてください。

ULPTCMB レジスタは、カウンタとのコンペアマッチ値を設定するための、読み出し／書き込み可能なレジスタです。

コンペア回路 B とリロードレジスタの状態は、ULPTCR レジスタの TSTART ビットと TCSTF ビットに応じて変化します。詳細は「22.4.3. コンペアマッチ A/B のコンペア回路とリロードレジスタの書き換え」を参照してください。

ULPTCMB レジスタは 32 ビットの読み出し／書き込みアクセスでのみ使用可能です。

22.3.4 ULPTCR : ULPT コントロールレジスタ

Base address: ULPTn = 0x4022_0000 + 0x0100 × n (n = 0, 1)
ULPTn_NS = 0x5022_0000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TCMB F	TCMA F	TUNDF F	—	—	TSTO P	TCST F	TSTA RT

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TSTART	カウンタ開始 0: カウンタを停止 1: カウンタを開始	R/W
1	TCSTF	カウンタ状態フラグ(注2) 0: カウンタ停止中 1: カウンタ動作中	R
2	TSTOP	カウンタ強制停止(注1) 0: 書き込みは無効 1: カウンタを強制停止	W
4:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	TUNDF	アンダーフローフラグ 0: アンダーフロー発生なし (カウンタ ≠ 0x00000000) 1: アンダーフロー発生あり (カウンタ = 0x00000000)	R/W(注3)
6	TCMAF	コンペアマッチ A フラグ 0: 不一致 (カウンタ ≠ ULPTCMA[31:0]) 1: 一致 (カウンタ = ULPTCMA[31:0])	R/W(注3)
7	TCMBF	コンペアマッチ B フラグ 0: 不一致 (カウンタ ≠ ULPTCMB[31:0]) 1: 一致 (カウンタ = ULPTCMB[31:0])	R/W(注3)

注. S-TYPE-3、P-TYPE-3

注 1. TSTOP ビットに 1 (カウンタ強制停止) を書くと、TSTOP ビット、TSTART ビット、および TCSTF ビットが初期化されます。パルス出力、コンペアマッチ A 出力、およびコンペアマッチ B 出力も初期化されます。このビットを読むと 0 が読めます。

注 2. TCSTF ビットを使用する際の注意事項については、「22.5.1. カウンタ制御の開始と停止」を参照してください。

注 3. フラグをクリアするための 0 の書き込みのみ可能です。

ULPTCR レジスタはカウンタの開始と停止を制御し、ULPT の状態を表示します。

ULPTCR レジスタは 8 ビットの読み出し／書き込みアクセスでのみ使用可能です。

TSTART ビットまたは TSTOP ビットの変更時は、誤って TUNDF、TCMAF、TCMBF ビットをクリアしないように、TUNDF、TCMAF、および TCMBF ビットを 1 にすることをお勧めします。このとき、TUNDF、TCMAF、および TCMBF ビットを 1 にしても無視されます。

TSTART ビット (カウンタ開始)

いつどのようにカウンタを開始するかは ULPTMR3.TEECTL[1:0] ビットの設定で決まります。

カウンタの停止方法はどのモードでも同じです。

詳細は「[22.4.1. カウント動作](#)」を参照してください。

[カウンタの開始]

- カウント許可モード (ULPTMR3.TEECTL[1:0]ビット = 00) の場合
TSTART ビットに 1 を書いたとき
- カウント開始モードまたはカウント再開モード (ULPTMR3.TEECTL[1:0]ビット = 10 または 11) の場合
TSTART ビットに 1 を書いてから、ULPTEEn 端子でエッジが入力されたとき

[カウンタの停止]

- TSTART ビットに 0 を書いたとき
- TSTOP ビットに 1 を書いたとき

TCSTF ビット (カウンタ状態フラグ)

このビットの動作は ULPTMR3 レジスタの TCNTCTL ビットと TEECTL[1:0]ビットの設定に依存します。

詳細は「[22.4.1. カウント動作](#)」を参照してください。

[1 になる条件]

- タイマモード (ULPTMR1.TMOD1 = 0) および
カウント許可モード (ULPTMR3.TEECTL[1:0]ビット = 00) の場合
TSTART ビットに 1 を書いたとき (TCSTF ビットはカウントソースと同期して 1)
- イベントカウンタモード (ULPTMR1.TMOD1 = 1) および
カウント許可モード (ULPTMR3.TEECTL[1:0]ビット = 00) の場合
TSTART ビットに 1 を書いたとき (TCSTF ビットはカウントソースと同期して 1)
- カウント開始モードまたはカウント再開モード (ULPTMR3.TEECTL[1:0]ビット = 10 または 11) の場合
TSTART ビットに 1 を書いてから、ULPTEEn 端子でエッジが入力されたとき
(TCSTF ビットはカウントソースと同期して 1)

[0 になる条件]

- TSTART ビットに 0 を書いたとき (TCSTF ビットはカウントソースと同期して 0)
- TSTOP ビットに 1 を書いたとき
- ワンショットモード (ULPTMR3.TCNTCTL = 1) でカウンタがアンダーフローしたとき
この条件下でのみ、TSTART ビットは 1 から変わりません。

TSTOP ビット (カウンタ強制停止)

このビットに 1 を書くと、強制的にカウンタが停止します。このビットを読むと 0 が読めます。

TUNDF ビット (アンダーフローフラグ)

[1 になる条件]

- カウンタがアンダーフローしたとき (カウンタ = 0x00000000)

[0 になる条件]

- 0 を書いたとき

TCMAF ビット (コンペアマッチ A フラグ)

[1 になる条件]

- ULPTCNT レジスタ値が ULPTCMA レジスタ値に一致するとき (カウンタ = ULPTCMA[31:0])

[0 になる条件]

- 0 を書いたとき

TCMBF ビット (コンペアマッチ B フラグ)

[1 になる条件]

- ULPTCNT レジスタ値が ULPTCMB レジスタ値に一致するとき (カウンタ = ULPTCMB[31:0])

[0 になる条件]

- 0 を書いたとき

22.3.5 ULPTMR1 : ULPT モードレジスタ 1

Base address: ULPTn = 0x4022_0000 + 0x0100 × n (n = 0, 1)
ULPTn_NS = 0x5022_0000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0D

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	TCK1	—	TEDG PL	—	TMOD 1	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
1	TMOD1	動作モード(注1) 0: タイマモード 1: イベントカウンタモード	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	TEDGPL	ULPTEVIn エッジ極性 0: 片方のエッジ (立ち上がり) 1: 両エッジ このビットはイベントカウンタモード (TMOD1 = 1) でのみ有効です。	R/W
4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	TCK1	カウントソース(注2) 0: ULPTMR2.CKS[2:0]ビットで指定した分周クロック (ULPTLCLK) 1: ULPTMR2.CKS[2:0]ビットで指定した分周クロック (ULPTSCLK) このビットはタイマモード (TMOD1 = 0) でのみ有効です。	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

注. カウンタが動作中のときはこのレジスタを書き換えないでください。このレジスタは、カウンタが停止中 (ULPTCR レジスタの TSTART ビットと TCSTF ビットが両方も 0) の場合のみ書き換えてください。

注. このレジスタへの書き込みアクセスで、ULPTOn 端子、ULPTOAn 端子、および ULPTOBn 端子からの出力が初期化されます。初期化時の出力レベルの詳細は、「22.3.7. ULPTMR3 : ULPT モードレジスタ 3」と「22.3.8. ULPTIOC : ULPT I/O コントロールレジスタ」を参照してください。

注 1. タイマモード: 内部クロック (ULPTLCLK または ULPTSCLK) をカウントソースとして使用します。カウントソースの立ち上がりエッジごとにカウンタが 1 ずつデクリメントします。
イベントカウンタモード: 外部イベント入力 (ULPTEVIn 端子) をカウントソースとして使用します。カウントソースのエッジごとにカウンタがデクリメントします。エッジ極性は TEDGPL ビットと ULPTMR3.TEVPOL ビットで選択できます。詳細は「22.4.1. カウント動作」を参照してください。

注 2. TCK1 ビットは、ULPTMR2.CKS[2:0]ビットが 000 の場合のみ変更可能です。それ以外の場合は、このビットを変更しないでください。ULPTMR2.CKS[2:0]ビットを 000 にしてから、カウントソースの 1 サイクル後に TCK1 ビットを変更してください。

ULPTMR1 レジスタは ULPT の動作モードを設定します。

ULPTMR1 レジスタは 8 ビットの読み出し/書き込みアクセスでのみ使用可能です。

22.3.6 ULPTMR2 : ULPT モードレジスタ 2

Base address: ULPTn = 0x4022_0000 + 0x0100 × n (n = 0, 1)
 ULPTn_NS = 0x5022_0000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0E

Bit position: 7 6 5 4 3 2 1 0

Bit field:	LPM	—	—	—	—	CKS[2:0]	
------------	-----	---	---	---	---	----------	--

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	CKS[2:0]	ULPTLCLK/ULPTSCLK カウントソースのクロック分周比(注1)(注2) 0 0 0: 1/1 0 0 1: 1/2 0 1 0: 1/4 0 1 1: 1/8 1 0 0: 1/16 1 0 1: 1/32 1 1 0: 1/64 1 1 1: 1/128 このビットはタイマモード (ULPTMR1.TMOD1 = 0) でのみ有効です。	R/W
6:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	LPM	低消費電力モード 0: 通常モード 1: 低消費電力モード	R/W

注. S-TYPE-3、P-TYPE-3

注. カウンタが動作中のときはこのレジスタを書き換えしないでください。このレジスタは、カウンタが停止中 (ULPTCR レジスタの TSTART ビットと TCSTF ビットが両方も 0) の場合のみ書き換えてください。

注 1. CKS[2:0] ビットはタイマモード (ULPTMR1.TMOD1 = 0) でのみ変更可能です。
 イベントカウンタモード (ULPTMR1.TMOD1 = 1) では CKS[2:0] ビットを 000 にしてください。

注 2. ULPTMR1.TCK1 ビットは、CKS[2:0] ビットが 000 の場合のみ変更可能です。CKS[2:0] ビットを 000 にしてから、カウントソースの 1 サイクル後に ULPTMR1.TCK1 ビットを変更してください。

ULPTMR2 レジスタは、ULPT の動作モードを設定します。

ULPTMR2 レジスタは 8 ビットの読み出し/書き込みアクセスでのみ使用可能です。

LPM ビット (低消費電力モード)

このビットは、レジスタアクセスを制限することにより低消費電力を実現します。このビットを 1 にすると、低消費電力モードで動作します。

このビットが 1 の場合、下記のレジスタへはアクセスしないでください。

- ULPTCNT、ULPTCMA、ULPTCMB、および ULPTCR

このビットを 1 から 0 に切り替えた後は、アクセス禁止レジスタへの最初のアクセスが以下のように制限されます。

- ULPTCNT : レジスタを 2 回読み出す必要があります。2 回目の読み出しデータのみが有効です。
- ULPTCNT、ULPTCMA、ULPTCMB、ULPTCR : 書き込みアクセスでは、カウントソースの 2 サイクル空けてください。

22.3.7 ULPTMR3 : ULPT モードレジスタ 3

Base address: ULPTn = 0x4022_0000 + 0x0100 × n (n = 0, 1)
 ULPTn_NS = 0x5022_0000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0F

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TEEPOL[1:0]		TEECTL[1:0]		—	TOPOL	TEV OL	TCNT CTL
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TCNTCTL	カウント機能選択(注1)(注2) 0: 連続モード 1: ワンショットモード	R/W
1	TEVPOL	ULPTEVIn 極性切り替え 0: 外部イベント入力 (ULPTEVIn 端子) 1: 外部イベント入力 (ULPTEVIn 端子) 反転 このビットはイベントカウンタモード (ULPTMR1.TMOD1 = 1) でのみ有効です。	R/W
2	TOPOL	ULPTOn 極性選択(注3) 0: Low レベルで ULPTOn 出力を開始 1: High レベルで ULPTOn 出力を開始	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5:4	TEECTL[1:0]	ULPTEEn 機能選択(注1) 00: カウント許可モード 10: カウント開始モード 11: カウント再開モード 上記以外の設定は禁止されています。 カウント許可モードはイベントカウンタモード (ULPTMR1.TMOD1 = 1) でのみ有効です。	R/W
7:6	TEEPOL[1:0]	ULPTEEn エッジ極性選択 00: 立ち上がりエッジ 01: 立ち下がりエッジ 10: 両エッジ 上記以外の設定は禁止されています。 このビットはカウント開始モードまたはカウント再開モードでのみ有効です。 (TEECTL[1:0] = 10 または 11)	R/W

注. S-TYPE-3、P-TYPE-3

注. カウンタが動作中のときはこのレジスタを書き換えしないでください。このレジスタは、カウンタが停止中 (ULPTCR レジスタの TSTART ビットと TCSTF ビットが両方とも 0) の場合のみ書き換えてください。

注 1. 詳細は「22.4.1. カウント動作」を参照してください。

注 2. 連続モード: カウント開始後、カウンタはカウンタが停止するまでダウンカウント (アンダーフロー時に値をリロード) を繰り返し続けます。

ワンショットモード: カウント開始後、カウンタは 1 回だけダウンカウント (アンダーフロー時に値をリロード) を実行します。

注 3. ULPTMR1 レジスタにデータを設定するか、あるいは ULPTCR.TSTOP ビットを 1 にすると、ULPTOn 出力が初期化されます。

ULPTMR3 レジスタは、ULPT の動作モードを設定します。

ULPTMR3 レジスタは 8 ビットの読み出し/書き込みアクセスでのみ使用可能です。

TEECTL[1:0]ビット (ULPTEEn 機能選択)

ULPTEEn 端子の機能はモードにより異なります。詳細は「22.4.1. カウント動作」を参照してください。

カウント許可モードでは、外部イベントは ULPTEEn 端子が有効な間にカウントされます。(この期間は ULPTIOC.TIOGT0 ビットで選択でき、極性は ULPTISR.RCCPSEL2 ビットで選択できます。)

カウント開始モードでは、カウンタは ULPTEEn 端子のエッジトリガでカウントを開始します。ULPTEEn 端子の動作は ULPTCR レジスタの TSTART ビットと TCSTF ビットにより異なります。

カウント再開モードでは、カウンタは ULPTEEn 端子の最初のエッジトリガでカウントを開始し、2 番目以降のエッジトリガでカウントをリセットします。ULPTEEn 端子の動作は ULPTCR レジスタの TSTART ビットと TCSTF ビットにより異なります。

カウント開始モードまたはカウント再開モードでの ULPTEEn 端子の動作を表 22.3 に示します。

表 22.3 カウント開始モードまたはカウント再開モードでの ULPTEEn 端子の動作

TEECTL[1:0]	ULPTCR.TSTART	ULPTCR.TCSTF	ULPTEEn 端子の機能とカウンタ動作
10 (カウント開始モード)	0 (カウンタを停止)	—	ULPTEEn 端子でのエッジ入力は無効。カウンタは停止したままです。
	1 (カウンタを開始)	0 (カウンタ停止中)	カウンタは、ULPTEEn 端子のエッジ入力のリロード値からカウント開始します。
	1 (カウンタを開始)	1 (カウンタ動作中)	ULPTEEn 端子でのエッジ入力は無効。カウンタはカウントを継続します。
11 (カウント再開モード)	0 (カウンタを停止)	—	ULPTEEn 端子でのエッジ入力は無効。カウンタは停止したままです。
	1 (カウンタを開始)	0 (カウンタ停止中)	カウンタは、ULPTEEn 端子のエッジ入力のリロード値からカウント開始します。
	1 (カウンタを開始)	1 (カウンタ動作中)	カウンタは ULPTEEn 端子のエッジ入力でリセットされ、リロード値からカウントを再開します。

注: ULPTEEn 端子のエッジ極性は、TEEPOL[1:0]ビットで選択可能です。

22.3.8 ULPTIOC : ULPT I/O コントロールレジスタ

Base address: ULPTn = 0x4022_0000 + 0x0100 × n (n = 0, 1)
ULPTn_NS = 0x5022_0000 + 0x0100 × n (n = 0, 1)

Offset address: 0x10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	TIOGT 0	TIPF[1:0]	—	TOE	—	—	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	TOE	ULPTOn 出力許可 0: ULPTOn 出力を禁止 1: ULPTOn 出力を許可	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5:4	TIPF[1:0]	ULPTEVIn 入力フィルタ(注2) 00: フィルタなし 01: PCLKB でのフィルタサンプリング 10: PCLKB/8 でのフィルタサンプリング 11: PCLKB/32 でのフィルタサンプリング このビットはイベントカウンタモード (ULPTMR1.TMOD1 = 1) でのみ有効です。	R/W
6	TIOGT0	ULPTEVIn カウント制御 I(注1) 0: 常に外部イベントをカウント 1: ULPTEVIn 端子が有効な間に外部イベントをカウント このビットはイベントカウンタモード (ULPTMR1.TMOD1 = 1) およびカウント許可モード (ULPTMR3.TEECTL[1:0] = 00) でのみ有効です。	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-3

注: カウンタが動作中のときはこのレジスタを書き換えしないでください。このレジスタは、カウンタが停止中 (ULPTCR レジスタの TSTART ビットと TCSTF ビットが両方とも 0) の場合のみ書き換えてください。

注 1: 外部イベントカウンタ用の極性は、ULPTISR.RCCPSEL2 ビットで選択できます。

注 2: ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 へ遷移する前に、TIPF[1:0]ビットを 00 にしてください。

ULPTIOC レジスタは、ULPT の入出力を制御します。

ULPTIOC レジスタは 8 ビットの読み出し/書き込みアクセスでのみ使用可能です。

TIPF[1:0]ビット (ULPTEVIn 入力フィルタ)

本ビットは、ULPTEVIn 入力フィルタのサンプリング周波数を指定するのに使用されます。ULPTEVIn 端子への入力がサンプリングされます。値が 3 回連続で一致すると、その値は入力値とみなされます。

22.3.9 ULPTISR : ULPT イベント端子選択レジスタ

Base address: ULPTn = 0x4022_0000 + 0x0100 × n (n = 0, 1)
 ULPTn_NS = 0x5022_0000 + 0x0100 × n (n = 0, 1)

Offset address: 0x11

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	RCCP SEL2	—	—

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	RCCPSEL2	ULPTEEn 極性選択 0: Low レベルのときに外部イベントをカウント 1: High レベルのときに外部イベントをカウント このビットはイベントカウンタモード (ULPTMR1.TMOD1 = 1)、カウント許可モード (ULPTMR3.TEECTL[1:0] = 00)、および ULPTIOC.TIOGT0 = 1 の場合のみ有効です。	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-3

注: カウンタが動作中のときはこのレジスタを書き換えないでください。このレジスタは、カウンタが停止中 (ULPTCR レジスタの TSTART ビットと TCSTF ビットが両方とも 0) の場合のみ書き換えてください。

ULPTISR レジスタは、ULPTEEn 端子の極性を設定します。

ULPTISR レジスタは 8 ビットの読み出し/書き込みアクセスでのみ使用可能です。

22.3.10 ULPTCMSR : ULPT コンペアマッチ機能選択レジスタ

Base address: ULPTn = 0x4022_0000 + 0x0100 × n (n = 0, 1)
 ULPTn_NS = 0x5022_0000 + 0x0100 × n (n = 0, 1)

Offset address: 0x12

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	TOPO LB	TOEB	TCME B	—	TOPO LA	TOEA	TCME A

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TCMEA	コンペアマッチ A レジスタ有効(注1) 0: コンペアマッチ A レジスタは無効 1: コンペアマッチ A レジスタは有効	R/W
1	TOEA	ULPTOAn 出力許可 0: ULPTOAn 出力を禁止 1: ULPTOAn 出力を許可	R/W
2	TOPOLA	ULPTOAn 極性選択(注2) 0: Low レベルで ULPTOAn 出力を開始 1: High レベルで ULPTOAn 出力を開始	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	TCMEB	コンペアマッチ B レジスタ有効(注1) 0: コンペアマッチ B レジスタは無効 1: コンペアマッチ B レジスタは有効	R/W

ビット	シンボル	機能	R/W
5	TOEB	ULPTOBn 出力許可 0: ULPTOBn 出力を禁止 1: ULPTOBn 出力を許可	R/W
6	TOPOLB	ULPTOBn 極性選択 ^(注2) 0: Low レベルで ULPTOBn 出力を開始 1: High レベルで ULPTOBn 出力を開始	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

注. カウンタが動作中のときはこのレジスタを書き換えしないでください。このレジスタは、カウンタが停止中 (ULPTCR レジスタの TSTART ビットと TCSTF ビットが両方とも 0) の場合のみ書き換えてください。

注 1. ULPTCR.TSTOP ビットを 1 (カウンタ強制停止) にすると、TCMEA ビットと TCMEB ビットが 0 になります。

注 2. ULPTMR1 レジスタにデータを設定するか、あるいは ULPTCR.TSTOP ビットを 1 にすると、ULPTOAn および ULPTOBn 出力が初期化されます。

ULPTCMSR レジスタは、コンペアマッチ A とコンペアマッチ B の割り込み要求信号と入出力を制御します。

ULPTCMSR レジスタは 8 ビットの読み出し/書き込みアクセスでのみ使用可能です。

22.4 動作

22.4.1 カウント動作

カウントソースのエッジごとにカウンタが 1 ずつデクリメントします。カウント値が 0x00000000 に達して、カウントソースの次のエッジが入力されると、アンダーフローの割り込み要求が発生します。カウント動作は ULPTMR1 レジスタと ULPTMR3 レジスタで設定します。表 22.4 にカウント動作の一覧を示します。

表 22.4 カウント動作

セクション番号	カウント動作			カウントソース	ULPTMR1 レジスタ		ULPTMR3 レジスタ				
	モード 1	モード 2	モード 3		TMOD1	TCK1	TCNTCTL	TEECTL[1:0]			
「22.4.1.1. タイマ&連続モード」	タイマ	連続	—	ULPTLCLK/ ULPTSCLK	0	0: ULPTLCLK 1: ULPTSCLK	0	00			
「22.4.1.5. 共通&連続&カウント開始モード」			カウント開始					10			
「22.4.1.6. 共通&連続&カウント再開モード」			カウント再開					11			
「22.4.1.2. タイマ&ワンショットモード」		ワンショット	—				—	1	Don't care	1	00
「22.4.1.7. 共通&ワンショット&カウント開始モード」							カウント開始				10
「22.4.1.8. 共通&ワンショット&カウント再開モード」							カウント再開				11
「22.4.1.3. イベントカウンタ&連続&カウント許可モード」	イベントカウンタ	連続	カウント許可	ULPTEVIn 端子	1	Don't care	0			00	
「22.4.1.5. 共通&連続&カウント開始モード」			カウント開始							10	
「22.4.1.6. 共通&連続&カウント再開モード」			カウント再開							11	
「22.4.1.4. イベントカウンタ&ワンショット&カウント許可モード」		ワンショット	—				カウント許可	1	Don't care	1	00
「22.4.1.7. 共通&ワンショット&カウント開始モード」							カウント開始				10
「22.4.1.8. 共通&ワンショット&カウント再開モード」							カウント再開				11

注. レジスタ設定の詳細については、「22.3.5. ULPTMR1 : ULPT モードレジスタ 1」と「22.3.7. ULPTMR3 : ULPT モードレジスタ 3」を参照してください。

[モード 1]

カウントソースとして使用するクロックは ULPTMR1 レジスタの TMOD1 ビットと TCK1 ビットで選択します。

タイマモード : 内部クロック (ULPTLCLK または ULPTSCLK) をカウントソースとして使用します。

カウントソースの立ち上がりエッジごとにカウンタがデクリメントします。

イベントカウンタモード : 外部イベント入力 (ULPTEVIn 端子) をカウントソースとして使用します。

カウントソースのエッジごとにカウンタがデクリメントします。

エッジ極性は ULPTMR1.TEDGPL ビットと ULPTMR3.TEVPOL ビットで選択できます。

[モード 2]

カウンタ動作は ULPTMR3 レジスタの TCNTCTL ビットで選択します。

連続モード : カウント開始後、カウンタはカウンタが停止するまでダウンカウント (アンダーフロー時に値をリロード) を繰り返し続けます。

ワンショットモード : カウント開始後、カウンタは 1 回だけダウンカウント (アンダーフロー時に値をリロード) を実行します。

[モード 3]

ULPTEEn 端子の機能は ULPTMR3 レジスタの TEECTL[1:0] ビットで選択します。

カウント許可モード : 外部イベントは ULPTEEn 端子が有効な間にカウントされます。

(このビットはイベントカウンタモードでのみ有効です。)

注. ULPTEEn 端子はカウントソースと同期しているため、外部イベントはカウントソースの 3 サイクル後にカウントされます。

カウント開始モード : カウンタは ULPTEEn 端子のエッジトリガでカウントを開始します。

ULPTEEn 端子のエッジ極性は、ULPTMR3.TEEPOL[1:0] ビットで選択可能です。

注. ULPTEEn 端子はカウントソースと同期して固定されているため、外部イベントはカウントソースの 4 サイクル後にカウントされます。

カウント再開モード : カウンタは ULPTEEn 端子の最初のエッジトリガでカウントを開始します。

カウンタはエッジトリガの 2 番目以降のエッジトリガでカウントをリセットします。

ULPTEEn 端子のエッジ極性は、ULPTMR3.TEEPOL[1:0] ビットで選択可能です。

注. ULPTEEn 端子はカウントソースと同期して固定されているため、外部イベントはカウントソースの 4 サイクル後にカウントされます。

22.4.1.1 タイマ&連続モード

このモードはタイマモードでのみ動作します。

カウンタはカウントソースと同期して、ダウンカウント (アンダーフロー時に値をリロード) を繰り返し続けます。

ULPTCR.TSTART ビットを 1 にすると、カウンタが開始されます (ULPTCR.TCSTF ビットは 1)。

アンダーフローが発生すると、カウンタはリロード値から再度ダウンカウントします。

ULPTCR.TSTART ビットを 0 にすると、カウンタが停止します (ULPTCR.TCSTF ビットは 0)。

図 22.2 に動作例を示します。




図 22.2 タイマ&連続モードでの動作例

22.4.1.2 タイマ&ワンショットモード

このモードはタイマモードでのみ動作します。

カウンタはカウントソースと同期して1回ダウンカウント（アンダーフロー時に値をリロード）を実行します。

ULPTCR.TSTART ビットを1にすると、カウンタが開始されます（ULPTCR.TCSTF ビットは1）。

アンダーフローが発生すると、カウンタは停止します（ULPTCR.TSTART ビットは1、かつ ULPTCR.TCSTF ビットは0）。

カウンタ停止後にカウンタを再開する場合は、以下の手順で行います。

1. ULPTCR.TUNDF ビットを読み出して、1（アンダーフロー発生）であることを確認します。
これは、ダウンカウントが完了していることを確認するためです。
2. ULPTCR.TSTART ビットに0を書き、カウンタを停止します。
3. ULPTCR.TSTART ビットに1を書き、カウンタを開始します。

ULPTCR.TSTART ビットを0にすると、カウンタが停止します（ULPTCR.TCSTF ビットが0の場合）。

図 22.3 に動作例を示します。




図 22.3 タイマ&ワンショットモードでの動作例

22.4.1.3 イベントカウンタ&連続&カウント許可モード

このモードはイベントカウンタモードでのみ動作します。

カウンタはカウントソースと同期して、ダウンカウント (アンダーフロー時に値をリロード) を繰り返し続けます。カウントソースをカウントする期間は ULPTIOC.TIOGT0 ビットと ULPTISR.RCCPSEL2 ビットで指定できます。

ULPTCR.TSTART ビットを 1 にすると、カウンタが開始されます (ULPTCR.TCSTF ビットは 1)。

アンダーフローが発生すると、カウンタはリロード値から再度ダウンカウントします。

ULPTCR.TSTART ビットを 0 にすると、カウンタが停止します (ULPTCR.TCSTF ビットは 0)。

ULPTIOC.TIOGT0 ビットが 0 のときの動作例を [図 22.4](#) に、ULPTIOC.TIOGT0 ビットが 1 のときの動作例を [図 22.5](#) と [図 22.6](#) に示します。




図 22.4 イベントカウンタ&連続&カウント許可モードの動作例 (ULPTIOC.TIOGT0 ビットが 0 の場合)




図 22.5 イベントカウンタ&連続&カウント許可モードの動作例 1 (ULPTIOC.TIOGT0 ビットが 1 の場合)




図 22.6 イベントカウンタ&連続&カウント許可モードの動作例 2 (ULPTIOC.TIOGT0 ビットが 1 の場合)

- 注 1. 同期を制御している場合、外部イベントを実際にカウントするまでにカウントソースで 2 サイクル分の遅延があります。また、ULPTEEn 端子とサンプリングクロックの位相差によって、カウント開始のタイミングが 1 サイクル分ずれることがあります。
- 注 2. カウンタ停止前の状態によっては、カウンタ開始直後のカウントソースの 2 サイクル中にカウントが実行される場合があります。

カウンタ開始直後のカウントソースの 2 サイクル中のカウント動作を禁止するには、ULPTCR.TSTOP ビットを 1 にして内部回路を初期化してから、カウンタ開始前に動作設定を完了してください。

22.4.1.4 イベントカウンタ&ワンショット&カウント許可モード

このモードはイベントカウンタモードでのみ動作します。

カウンタはカウントソースと同期して 1 回ダウンカウント (アンダーフロー時に値をリロード) を実行します。カウントソースをカウントする期間は ULPTIOC.TIOGT0 ビットと ULPTISR.RCCPSEL2 ビットで指定できます。

ULPTCR.TSTART ビットを 1 にすると、カウンタが開始されます (ULPTCR.TCSTF ビットは 1)。

アンダーフローが発生すると、カウンタは停止します (ULPTCR.TSTART ビットは 1、かつ ULPTCR.TCSTF ビットは 0)。

カウンタ停止後にカウンタを再開する場合は、以下の手順で行います。

1. ULPTCR.TUNDF ビットを読み出して、1 (アンダーフロー発生) であることを確認します。
これは、ダウンカウントが完了していることを確認するためです。
2. ULPTCR.TSTART ビットに 0 を書き、カウンタを停止します。
3. ULPTCR.TSTART ビットに 1 を書き、カウンタを開始します。

ULPTCR.TSTART ビットを 0 にすると、カウンタが停止します (ULPTCR.TCSTF ビットが 0 の場合)。

ULPTIOC.TIOGT0 ビットが 00 のときの動作例を [図 22.7](#) に、ULPTIOC.TIOGT0 ビットが 01 のときの動作例を [図 22.8](#) に示します。




図 22.7 イベントカウンタ&ワンショット&カウント許可モードの動作例 (ULPTIOC.TIOGT0 ビットが0の場合)




図 22.8 イベントカウンタ&ワンショット&カウント許可モードの動作例 (ULPTIOC.TIOGT0 ビットが1の場合)

22.4.1.5 共通&連続&カウント開始モード

このモードはタイマモードどイベントカウンタモードの両方で動作します。

カウンタはカウントソースと同期して、ダウンカウント（アンダーフロー時に値をリロード）を繰り返し続けます。

ULPTCR.TSTART ビットを 1 にした後、ULPTEEn 端子のエッジトリガでカウンタが開始されます (ULPTCR.TCSTF ビットは 1)。

アンダーフローが発生すると、カウンタはリロード値から再度ダウンカウントします。

ULPTCR.TSTART ビットを 0 にすると、カウンタが停止します (ULPTCR.TCSTF ビットは 0)。

図 22.9 に動作例を示します。




図 22.9 共通&連続&カウント開始モードでの動作例

22.4.1.6 共通&連続&カウント再開モード

このモードはタイマモードどイベントカウンタモードの両方で動作します。

カウンタはカウントソースと同期して、ダウンカウント（アンダーフロー時に値をリロード）を繰り返し続けます。

ULPTCR.TSTART ビットを 1 にした後、ULPTEEn 端子のエッジトリガでカウンタが開始されます (ULPTCR.TCSTF ビットは 1)。

カウンタが動作中 (ULPTCR.TCSTF ビットが 1) の場合、カウンタは ULPTEEn 端子のエッジトリガ入力でリセットされ、リロード値からカウントを再開します。

ULPTEEn 端子からのエッジトリガ入力がなく、オーバーフローが発生すると、カウンタはリロード値からカウントを再開します。

ULPTCR.TSTART ビットを 0 にすると、カウンタが停止します (ULPTCR.TCSTF ビットは 0)。

図 22.10 に動作例を示します。




図 22.10 共通&連続&カウント再開モードの動作例

22.4.1.7 共通&ワンショット&カウント開始モード

このモードはタイマモードどイベントカウンタモードの両方で動作します。

カウンタはカウントソースと同期して1回ダウンカウント（アンダーフロー時に値をリロード）を実行します。

ULPTCR.TSTART ビットを1にした後、ULPTEEn 端子のエッジトリガでカウンタが開始されます (ULPTCR.TCSTF ビットは1)。

アンダーフローが発生すると、カウンタは停止します (ULPTCR.TSTART ビットは1、かつ ULPTCR.TCSTF ビットは0)。

カウンタが動作中 (ULPTCR.TSTART ビットが1、かつ ULPTCR.TCSTF ビットが0) の場合、ULPTEEn 端子のエッジトリガ入力で、カウンタはリロード値からダウンカウントを再開します。

ULPTCR.TSTART ビットを0にすると、カウンタが停止します (ULPTCR.TCSTF ビットは0)。

図 22.11 に動作例を示します。




図 22.11 共通&ワンショット&カウント開始モードでの動作例

22.4.1.8 共通&ワンショット&カウント再開モード

このモードはタイマモード/イベントカウンタモードの両方で動作します。

カウンタはカウントソースと同期して1回ダウンカウント（アンダーフロー時に値をリロード）を実行します。

ULPTCR.TSTART ビットを1にした後、ULPTEEn 端子のエッジトリガでカウンタが開始されます (ULPTCR.TCSTF ビットは1)。

カウンタが動作中 (ULPTCR.TCSTF ビットが1) の場合、カウンタはULPTEEn 端子のエッジトリガ入力でリセットされ、リロード値からカウントを再開します。

ULPTEEn 端子でエッジトリガの入力がなく、アンダーフローが発生すると、カウンタは停止します (ULPTCR.TSTART ビットは1、かつULPTCR.TCSTF ビットは0)。

カウンタが動作中 (ULPTCR.TSTART ビットが1、かつULPTCR.TCSTF ビットが0) の場合、ULPTEEn 端子のエッジトリガ入力、カウンタはリロード値からダウンカウントを再開します。

ULPTCR.TSTART ビットを0にすると、カウンタが停止します (ULPTCR.TCSTF ビットは0)。

図 22.12 に動作例を示します。




図 22.12 共通&ワンショット&カウント再開モードでの動作例

22.4.2 カウンタとリロードレジスタの書き換え

動作モードにかかわらず、カウンタとリロードレジスタの書き換えタイミングは ULPTCR レジスタの TSTART ビットと TCSTF ビット、ULPTCMSR レジスタの TCMEA ビットと TCMEB ビット、および ULPTMR3 レジスタの TEECTL[1:0] ビットによって変わります。

条件 A：カウンタが停止中 (ULPTCR レジスタの TSTART ビットと TCSTF ビットが両方とも 0) の場合

リロード値はカウンタとリロードレジスタに直接書き込まれます。

条件 B：カウンタが動作中 (ULPTCR.TCSTF ビットが 1) でコンペアマッチ A/B レジスタが無効 (ULPTCR レジスタの TCMEA ビットと TCMEB ビットが両方とも 0) の場合

リロード値が ULPTCNT レジスタに書き込まれた後、そのリロード値はカウントソースと同期して最初にリロードレジスタに設定され、次にカウンタに設定されます。

条件 C：カウンタが動作中 (ULPTCR.TCSTF ビットが 1) でコンペアマッチ A/B レジスタが有効 (ULPTCR レジスタの TCMEA ビットと TCMEB ビットのいずれかが 1) の場合

リロード値が ULPTCNT レジスタに書き込まれた後、そのリロード値はカウントソースと同期してリロードレジスタに書き込まれます。次に、リロード値はアンダーフローと同期してカウンタに設定されます。

条件 D：カウンタが動作中 (ULPTCR.TCSTF ビットが 1) でカウント再開モードが有効 (ULPTMR3.TEECTL[1:0] ビットが 11) の場合

ULPTEEn 端子からのエッジトリガ入力後、リロードレジスタに設定したリロード値がカウントソースと同期してカウンタに設定されます。この条件では、リロードレジスタの書き換えは行いません。

図 22.13～図 22.15 にカウンタとレジスタの書き換えタイミングを示します。




図 22.13 カウンタとリロードの書き換えタイミング (条件 A または B の場合)




図 22.14 カウンタとリロードの書き換えタイミング (条件 A または C の場合)




図 22.15 カウンタとリロードの書き換えタイミング (条件 D の場合)

22.4.3 コンペアマッチ A/B のコンペア回路とリロードレジスタの書き換え

動作モードにかかわらず、コンペアマッチ A/B のコンペア回路とリロードレジスタの書き換えタイミングは ULPTCR レジスタの TSTART ビットと TCSTF ビットによって変わります。

条件 A: カウンタが停止中 (ULPTCR レジスタの TSTART ビットと TCSTF ビットが両方とも 0) の場合
 コンペアマッチ A/B 値はコンペア回路とリロードレジスタに直接書き込まれます。

条件 B: カウンタが動作中 (ULPTCR.TCSTF ビットが 1) の場合

コンペアマッチ A/B 値が ULPTCMA レジスタと ULPTCMB レジスタに書き込まれた後、そのコンペアマッチ A/B 値はカウントソースと同期してリロードレジスタに書き込まれます。次に、コンペアマッチ A/B 値はアンダーフローと同期してコンペア回路に書き込まれます。

図 22.16 にコンペアマッチ A のコンペア回路とリロードレジスタの書き換えタイミングを示します。

コンペアマッチ B のタイミングはコンペアマッチ A のタイミングと同様です。




図 22.16 コンペアマッチ A のコンペア回路とリロードレジスタの書き換えタイミング

22.4.4 パルス出力

ULPTOn 端子は動作モードに関係なくパルスを出力できます。その出力レベルは、カウンタがアンダーフローするたびに反転します。ULPTOn 端子からのパルス出力は ULPTIOC.TOE ビットで停止できます。出力レベルの初期値は ULPTMR3.TOPOL ビットで選択できます。

図 22.17 にパルス出力の動作例を示します。




図 22.17 パルス出力の動作例

22.4.5 コンペアマッチ機能

この機能は ULPTCMA/ULPTCMB レジスタの内容と ULPTCNT レジスタの内容との一致 (コンペアマッチ) を検出します。この機能は、ULPTCMSR レジスタの TCMEA または TCMEB ビットが 1 (コンペアマッチ A/B レジスタが有効) の場合に有効となります。

カウンタは ULPTMR1 レジスタの TMOD1/TCK1 ビットで選択したカウントソースと同期してデクリメントします。ULPTCNT レジスタ値が ULPTCMA または ULPTCMB レジスタ値と一致した場合、ULPTCR レジスタの TCMAF または TCMBF ビットが 1 になり、割り込み要求が発生します。

カウンタとリロードレジスタの書き換えタイミングはコンペアマッチ機能が有効かどうかによって異なります。詳細は「22.4.2. カウンタとリロードレジスタの書き換え」を参照してください。

ULPTOAn/ULPTOBn 端子の出力レベルは一致またはアンダーフロー時に反転します。出力レベルは、ULPTCMSR レジスタの ULPTOAn/ULPTOBn ビットで選択できます。

コンペアマッチ機能の動作例を図 22.18 に示します。




図 22.18 コンペアマッチ機能の動作例 (ULPTCMSR レジスタの TOPOLA ビットと TOPOLB ビットが両方も 0 の場合)

22.4.6 各モードの入出力設定

表 22.5～表 22.9 に各モードでの入力端子 (ULPTEEn および ULPTEVIn) および出力端子 (ULPTOn、ULPTOAn、および ULPTOBn) の状態を示します。

表 22.5 ULPTEEn 端子の設定

動作モード		ULPTMR1 レジスタ	ULPTMR3 レジスタ	ULPTEEn 端子入力
		TMOD1 ビット	TEECTL[1:0]ビット	
タイマモード	-	0	00	通常入力
	カウント開始		10	
	カウント再開		11	
イベントカウンタモード	カウント許可	1	00	通常入力
	カウント開始		10	
	カウント再開		11	

表 22.6 ULPTEVIn 端子の設定

動作モード	ULPTMR1 レジスタ	ULPTMR3 レジスタ	ULPTEVIn 端子入力
	TMOD1 ビット	TEVPOL ビット	
タイマモード	0	0 または 1	入力禁止
イベントカウンタモード	1	0	通常入力
		1	反転入力

表 22.7 ULPTOn 端子の設定

動作モード	ULPTIOC レジスタ	ULPTMR3 レジスタ	ULPTOn 端子出力
	TOE ビット	TOPOL ビット	
全モード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止

表 22.8 ULPTOAn 端子の設定

動作モード	ULPTCMSR レジスタ		ULPTOAn 端子出力
	TOEA ビット	TOPOLA ビット	
全モード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止

表 22.9 ULPTOBn 端子の設定

動作モード	ULPTCMSR レジスタ		ULPTOBn 端子出力
	TOEB ビット	TOPOLB ビット	
全モード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止

22.4.7 スタンバイモード

ULPT はソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 で動作可能です。カウント動作開始 (ULPTCR.TSTART = 1, ULPTCR.TCSTF = 1) の状態で ULPT を各スタンバイモードに設定してください。

表 22.10 にソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 で使用可能な設定の一覧を示します。

表 22.10 ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード1で使用可能な設定

セクション番号	カウント動作			カウントソース	CPU 復帰要因
	モード1	モード2	モード3		
「22.4.1.1. タイマ&連続モード」	タイマ	連続	—	ULPTLCLK、 ULPTSCLK	<ul style="list-style-type: none"> アンダーフロー コンペアマッチ A/B
「22.4.1.5. 共通&連続&カウント開始モード」			カウント開始		
「22.4.1.6. 共通&連続&カウント再開モード」			カウント再開		
「22.4.1.2. タイマ&ワンショットモード」		ワンショット	—		
「22.4.1.7. 共通&ワンショット&カウント開始モード」			カウント開始		
「22.4.1.8. 共通&ワンショット&カウント再開モード」			カウント再開		
「22.4.1.3. イベントカウンタ&連続&カウント許可モード」	イベントカウンタ	連続	カウント許可	ULPTEVIn 端子 (注1)	<ul style="list-style-type: none"> アンダーフロー コンペアマッチ A/B
「22.4.1.5. 共通&連続&カウント開始モード」			カウント開始		
「22.4.1.6. 共通&連続&カウント再開モード」			カウント再開		
「22.4.1.4. イベントカウンタ&ワンショット&カウント許可モード」		ワンショット	カウント許可		
「22.4.1.7. 共通&ワンショット&カウント開始モード」			カウント開始		
「22.4.1.8. 共通&ワンショット&カウント再開モード」			カウント再開		

注. ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード1の場合でも、ULPT は全モードで動作可能です。カウント動作とレジスタ設定の詳細については、「22.4.1. カウント動作」を参照してください。

注1. ディープソフトウェアスタンバイモード1では、ULPTEVIn 端子のみ使用できます。

イベントカウンタモード (ULPTMR1.TMOD1 = 1) の場合のみ、スタンバイモードへ遷移する前に ULPTIOC.TIPF[1:0] ビットを 00 (フィルタなし) にしてください。

ソフトウェアスタンバイモードやディープソフトウェアスタンバイモード1では、デジタルフィルタクロック (PCLKB) は停止します (デジタルフィルタは機能しません)。

各スタンバイモードの設定直前は、ULPT レジスタ、ULPTCMA レジスタ、ULPTCMB レジスタの書き換えは禁止です。

カウンタの実行中に ULPT レジスタ、ULPTCMA レジスタ、および ULPTCMB レジスタを書き換えた場合、カウントソースの4サイクル以上後に各スタンバイモードを設定してください。

22.4.8 割り込み要因

ULPT の割り込み要因には、次の3種類があります。ULPTI、ULPTCMAI、および ULPTCMBI

表 22.11 に、割り込み要因の一覧を示します。

表 22.11 ULPT 割り込み要因

名称	割り込み要因	DMAC/DTC の起動
ULPTn_ULPTI	カウンタがアンダーフローしたとき	可能
ULPTn_ULPTCMAI	ULPTCNT 値が ULPTCMA に一致したとき	可能
ULPTn_ULPTCMBI	ULPTCNT 値が ULPTCMB に一致したとき	可能

22.4.9 ELC へのイベント出力

ULPT は割り込み要求信号をイベント信号として使用して、指定したモジュールに対してイベントリンクコントローラ (ELC) によるリンク動作を行うことができます。

ULPT はコンペアマッチ A、コンペアマッチ B、またはアンダーフローの発生時にイベント信号を出力します。詳細は、「[17. イベントリンクコントローラ \(ELC\)](#)」を参照してください。

22.5 使用上の注意事項

22.5.1 カウンタ制御の開始と停止

条件 A : タイマモード (ULPTMR1.TMOD1 = 0)、連続モード (ULPTMR3.TCNTCTL = 0)、およびカウント許可モード (ULPTMR3.TEECTL[1:0] = 00) の場合

カウンタが停止中 (ULPTCR レジスタの TCSTF ビットが 0) の場合、ULPTCR レジスタの TSTART ビットを 1 (カウンタを開始) にしても、TCSTF ビットはカウントソースの 5 サイクルの間、0 (カウンタ停止中) のままです。

TCSTF ビットが 1 (カウンタ動作中) になるまで、TCSTF ビット以外の ULPT 関連レジスタ^(注1)にはアクセスしないでください。

カウンタが動作中 (TCSTF ビットが 1) の場合、TSTART ビットを 0 (カウンタを停止) にしても、TCSTF ビットはカウントソースの 5 サイクルの間、1 (カウンタ動作中) のままです。

TCSTF ビットが 0 (カウンタ停止中) になるまで、TCSTF ビット以外の ULPT 関連レジスタ^(注1)にアクセスしないでください。

TSTART ビットを 0 から 1 に変更する前に、割り込みレジスタをクリアしてください。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

注 1. ULPT 関連レジスタ : ULPTCNT、ULPTCMA、ULPTCMB、ULPTCR、ULPTMR1、ULPTMR2、ULPTMR3、ULPTIOC、ULPTISR、および ULPTCMSR

条件 B : イベントカウンタモード (ULPTMR1.TMOD1 = 1)、連続モード (ULPTMR3.TCNTCTL = 0)、およびカウント許可モード (ULPTMR3.TEECTL[1:0] = 00) の場合

カウンタが停止中 (ULPTCR レジスタの TCSTF ビットが 0) の場合、ULPTCR レジスタの TSTART ビットを 1 (カウンタを開始) にしても、TCSTF ビットはカウントソースの 2 サイクルの間、0 (カウンタ停止中) のままです。

TCSTF ビットが 1 (カウンタ動作中) になるまで、TCSTF ビット以外の ULPT 関連レジスタ^(注1)にはアクセスしないでください。

カウンタが動作中 (TCSTF ビットが 1) の場合、TSTART ビットを 0 (カウンタを停止) にしても、TCSTF ビットはカウントソースの 2 サイクルの間、1 (カウンタ動作中) のままです。

TCSTF ビットが 0 (カウンタ停止中) になるまで、TCSTF ビット以外の ULPT 関連レジスタ^(注1)にアクセスしないでください。

TSTART ビットを 0 から 1 に変更する前に、割り込みレジスタをクリアしてください。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

注 1. ULPT 関連レジスタ : ULPTCNT、ULPTCMA、ULPTCMB、ULPTCR、ULPTMR1、ULPTMR2、ULPTMR3、ULPTIOC、ULPTISR、および ULPTCMSR

条件 C : カウント開始モードまたはカウント再開モード (ULPTMR3.TEECTL[1:0] ビット = 10 または 11) の場合

カウンタが停止中 (ULPTCR レジスタの TCSTF ビットが 0) の場合、ULPTCR レジスタの TSTART ビットを 1 にしてから ULPTEEn 端子のエッジトリガでカウンタを開始しても、TCSTF ビットはカウントソースの 5 サイクルの間、0 (カウンタ停止中) のままです。

TCSTF ビットが 1 (カウンタ動作中) になるまで、TCSTF ビット以外の ULPT 関連レジスタ^(注1)にはアクセスしないでください。

カウンタが動作中 (TCSTF ビットが 1) の場合、TSTART ビットを 0 (カウンタを停止) にしても、TCSTF ビットはカウントソースの 5 サイクルの間、1 (カウンタ動作中) のままです。

TCSTF ビットが 0 (カウンタ停止中) になるまで、TCSTF ビット以外の ULPT 関連レジスタ^(注1)にアクセスしないでください。

TSTART ビットを 0 から 1 に変更する前に、割り込みレジスタをクリアしてください。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

注 1. ULPT 関連レジスタ : ULPTCNT、ULPTCMA、ULPTCMB、ULPTCR、ULPTMR1、ULPTMR2、ULPTMR3、ULPTIOC、ULPTISR、および ULPTCMSR

22.5.2 フラグへのアクセス (ULPTCR レジスタの TUNDF ビット、TCMAF ビット、および TCMBF ビット)

TSTART ビットまたは TSTOP ビットの変更時は、誤って TUNDF、TCMAF、TCMBF ビットをクリアしないように、TUNDF、TCMAF、および TCMBF ビットを 1 にすることをお勧めします。このとき、TUNDF、TCMAF、および TCMBF ビットを 1 にしても無視されます。

22.5.3 ULPTCNT レジスタ、ULPTCMA レジスタ、ULPTCMB レジスタへのアクセス

カウンタが動作中 (ULPTCR.TCSTF ビットが 1) の時に同じレジスタに連続して設定を行う場合、書き込み間はカウントソースで 3 サイクル以上あけてください。以下のレジスタが対象です。

- ULPTCNT
- ULPTCMA
- ULPTCMB

22.5.4 モード変更

ULPT の動作モードに関連するレジスタ (ULPTMR1、ULPTMR2、ULPTMR3、ULPTIOC、ULPTISR、および ULPTCMSR) はカウンタ停止中 (ULPTCR レジスタの TSTART ビットと TCSTF ビットが両方とも 0) の場合のみ変更できます。カウンタが動作中のときはこれらのレジスタを変更しないでください。

ULPT の動作モードに関連するレジスタを変更すると、ULPTCR レジスタの TUNDF ビット、TCMAF ビット、および TCMBF ビットの値は不定となります。カウンタ開始前に、TUNDF ビット、TCMAF ビット、および TCMBF ビットに 0 を書き込んでください。

- TUNDF (アンダーフローなし)
- TCMAF (コンペアマッチ A 不一致)
- TCMBF (コンペアマッチ B 不一致)

22.5.5 ULPTOn 端子、ULPTOAn 端子、および ULPTOBn 端子の設定

ULPTOn 端子、ULPTOAn 端子、ULPTOBn 端子を出力端子として使用するには、ULPT をセットアップしてから、初期出力値の決定後に PmnPFS.PMR ビットを 1 に設定します。

22.5.6 イベント数の計算

イベントカウンタモードでは、イベント数は下記の式を用いて計算されます。

イベント数 = カウンタ初期値 (ULPTCNT レジスタの書き込み値) - 有効イベント後のカウンタ値

22.5.7 TSTOP ビットでカウンタを強制停止した場合

ULPTCR.TSTOP ビットでカウンタを強制停止してからカウントソースの 1 サイクルの間は、ULPTCNT、ULPTCMA、ULPTCMB、ULPTCR、ULPTMR1、ULPTMR2、または ULPTMR3 レジスタにアクセスしないでください。

22.5.8 デジタルフィルタ

デジタルフィルタを使用する場合は、ULPTIOC.TIPF[1:0] ビットを設定後、デジタルフィルタクロックの 5 サイクル内はタイマを開始しないでください。

また、デジタルフィルタの使用中に ULPTMR3.TEVPOL ビットを変更した場合は、ビットを設定後、デジタルフィルタクロックの 5 サイクル内はタイマを開始しないでください。

ソフトウェアスタンバイモードやディープソフトウェアスタンバイモード 1 では、デジタルフィルタクロック (PCLKB) は停止し、デジタルフィルタは機能しません。ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 へ遷移する前に、ULPTIOC.TIPF[1:0] ビットを 00 (フィルタなし) にしてください。

22.5.9 ディープソフトウェアスタンバイモード1中のイベントカウントに関する制限

ディープソフトウェアスタンバイモード1中に外部イベントを継続してカウントする場合、ディープソフトウェアスタンバイモード1へ遷移する間に、ULPTEEx-DS 端子と ULPTEVIX-DS 端子を Low に保持する必要があります。

外部イベントを生成するデバイスに対して、汎用入出力ポートを使用してディープソフトウェアスタンバイモード1への遷移を通知する必要があります。

手順の例を以下に示します。(フローの例)

(a) MCU における手順

1. 初期設定において、外部デバイスへの通知用のポートを汎用出力ポートに設定し、Low を出力してください。
2. ディープソフトウェアスタンバイモード1に遷移する前に、上記ポートの PODR ビットを1に設定してください。
3. PODR ビットを読み出し、1に設定されていることを確認してください。
4. 10 μ s 経過した後、WFI 命令を実行してください。

(b) 外部デバイスにおける手順

1. 上記ポートが High になったとき、ULPTEEx-DS 端子と ULPTEVIX-DS 端子を 10 μ s 以内に Low に保持してください。その時間が 10 μ s を超過した場合、上記4の時間に超過時間を加えてください。その時間が 10 μ s より短い場合、減った分の時間を差し引いてください。
2. 1 ms 以上経過した後、イベント出力を再開してください。

22.5.10 モジュールストップ機能

モジュールストップコントロールレジスタ E (MSTPCRE) により、ULPT の動作を無効または有効に設定することができます。リセット後の初期状態で、ULPT モジュールは停止しています。モジュールストップ状態を解除すると、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。

22.5.11 ULPTEEn 端子と ULPTEVIn 端子の設定

ULPTEEn 端子と ULPTEVIn 端子を入力端子として使用するには、ULPT をセットアップしてから、PmnPFS.PMR ビットを1に設定します。

23. ウォッチドッグタイマ (WDT)

23.1 概要

ウォッチドッグタイマ (WDT) は 14 ビットのダウンカウンタです。システムが暴走すると WDT をリフレッシュできなくなるため、カウンタがアンダーフローした際に MCU をリセットすることができます。さらに、ノンマスカブル割り込みやアンダーフロー割り込み、を発生させるためにも使用できます。

表 23.1 に WDT の仕様を、図 23.1 に WDT のブロック図を示します。

表 23.1 WDT の仕様

項目	内容
カウントソース(注1)	周辺クロック (PCLKB)
クロック分周比	4 分周/64 分周/128 分周/512 分周/2048 分周/8192 分周
カウンタ動作	14 ビットのダウンカウンタによるダウンカウント
カウント開始条件	<ul style="list-style-type: none"> オートスタートモード: リセット後、またはアンダーフロー/リフレッシュエラー発生後に自動的にカウント開始 レジスタスタートモード: WDTRR レジスタへの書き込みによるリフレッシュ動作でカウント開始 セキュアデベロッパーのみがオートスタートモードまたはレジスタスタートモードを選択可能
カウント停止条件	<ul style="list-style-type: none"> リセット (ダウンカウンタおよび他のレジスタが初期値に戻る) カウンタのアンダーフローまたはリフレッシュエラー発生時
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能 (リフレッシュ許可/禁止期間)
ウォッチドッグタイマリセット要因	<ul style="list-style-type: none"> ダウンカウンタのアンダーフロー リフレッシュ許可期間外でのリフレッシュ動作 (リフレッシュエラー)
ノンマスカブル割り込み/割り込み要因	<ul style="list-style-type: none"> ダウンカウンタのアンダーフロー リフレッシュ許可期間外でのリフレッシュ動作 (リフレッシュエラー)
カウンタ値の読み出し	WDTSR レジスタを読み出すことで、ダウンカウンタ値の読み出しが可能
イベントリンク機能 (出力)	<ul style="list-style-type: none"> ダウンカウンタアンダーフローイベント出力 リフレッシュエラーイベント出力
出力信号 (内部信号)	<ul style="list-style-type: none"> リセット出力 割り込み要求出力 CPU スリープモードまたは CPU ディープスリープモードカウント停止制御出力
TrustZone フィルタ	セキュリティ属性およびプリビレッジ属性を設定可能

注 1. 周辺モジュールクロック (PCLKB) 周波数 $\geq 4 \times$ (カウントクロックソースの分周後周波数) となるように設定してください。





図 23.1 WDT のブロック図

23.2 レジスタの説明

23.2.1 WDTRR : WDT リフレッシュレジスタ

Base address: WDT0 = 0x4020_2600
WDT0_NS = 0x5020_2600

Offset address: 0x00



Value after reset: 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
7:0	n/a	このレジスタに対して、0x00 の書き込み後、0xFF の書き込みでダウンカウンタがリフレッシュ	R/W

注. S-TYPE-3, P-TYPE-3

WDTRR レジスタは、WDT のダウンカウンタをリフレッシュするためのレジスタです。

リフレッシュ許可期間内に、WDTRR レジスタに 0x00 を書き込んだ後、0xFF を書き込むこと（リフレッシュ動作）により、WDT のダウンカウンタがリフレッシュされます。

オートスタートモードでは WDT タイムアウト期間選択ビット (OFS0.WDTPS[1:0]) で設定した値からダウンカウントがスタートします。レジスタスタートモードでは、WDT コントロールレジスタのタイムアウト期間選択ビット (WDTCSR.TOPS[1:0]) で設定した値からダウンカウントがスタートします。

読み出し値は、0x00 を書き込んだ場合は 0x00 であり、0x00 以外の値を書き込んだ場合は 0xFF となります。リフレッシュ動作の詳細は、「23.3.3. リフレッシュ動作」を参照してください。

23.2.2 WDTCR : WDT コントロールレジスタ

Base address: WDT0 = 0x4020_2600
WDT0_NS = 0x5020_2600

Offset address: 0x02

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	RPSS[1:0]	—	—	RPES[1:0]	CKS[3:0]			—	—	TOPS[1:0]				
Value after reset:	0	0	1	1	0	0	1	1	1	1	1	1	0	0	1	1

ビット	シンボル	機能	R/W
1:0	TOPS[1:0]	タイムアウト期間選択 0 0: 1024 サイクル (0x03FF) 0 1: 4096 サイクル (0x0FFF) 1 0: 8192 サイクル (0x1FFF) 1 1: 16384 サイクル (0x3FFF)	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7:4	CKS[3:0]	クロック分周比選択 0 0 0 1: PCLKB/4 0 1 0 0: PCLKB/64 1 1 1 1: PCLKB/128 0 1 1 0: PCLKB/512 0 1 1 1: PCLKB/2048 1 0 0 0: PCLKB/8192 その他: 設定禁止	R/W
9:8	RPES[1:0]	ウィンドウ終了位置選択 0 0: 75% 0 1: 50% 1 0: 25% 1 1: 0% (ウィンドウ終了位置の設定なし)	R/W
11:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:12	RPSS[1:0]	ウィンドウ開始位置選択 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100% (ウィンドウ開始位置の設定なし)	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-3

WDTCR レジスタは、レジスタスタートモード時のダウンカウンタがアンダーフローするまでのタイムアウト期間、クロック分周比、リフレッシュのウィンドウ開始/終了位置を設定するレジスタです。

WDTCR レジスタへの書き込みには、いくつかの制限があります。詳細は、「[23.3.2. WDTCR、WDTRCR、および WDTCSSTPR レジスタへの書き込み制御](#)」を参照してください。

オートスタートモードの場合、WDTCR レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。OFS0 レジスタの設定は、WDTCR レジスタと同様の設定が可能です。詳細は、「[23.3.8. オプション機能選択レジスタ 0 \(OFS0\) と WDT のレジスタの対応関係](#)」を参照してください。

TOPS[1:0]ビット (タイムアウト期間選択)

TOPS[1:0]ビットはタイムアウト期間 (ダウンカウンタがアンダーフローするまでの期間) を、CKS[3:0]ビットで設定した分周クロックを 1 サイクルとして、1024 サイクル/4096 サイクル/8192 サイクル/16384 サイクルから選択します。ダウンカウンタのリフレッシュ後、アンダーフローするまでの時間 (PCLKB サイクル数) は、CKS[3:0]ビットと TOPS[1:0]ビットの組み合わせで決定されます。

表 23.2 に、CKS[3:0]ビットおよび TOPS[1:0]ビットの設定値、タイムアウト期間、および PCLKB サイクル数の関係を示します。

表 23.2 タイムアウト期間の設定

CKS[3:0]ビット	TOPS[1:0]ビット	クロック分周比	タイムアウト期間 (サイクル数)	PCLKB クロックサイクル数
0x1	00b	PCLKB/4	1024	4096
	01b		4096	16384
	10b		8192	32768
	11b		16384	65536
0x4	00b	PCLKB/64	1024	65536
	01b		4096	262144
	10b		8192	524288
	11b		16384	1048576
0xF	00b	PCLKB/128	1024	131072
	01b		4096	524288
	10b		8192	1048576
	11b		16384	2097152
0x6	00b	PCLKB/512	1024	524288
	01b		4096	2097152
	10b		8192	4194304
	11b		16384	8388608
0x7	00b	PCLKB/2048	1024	2097152
	01b		4096	8388608
	10b		8192	16777216
	11b		16384	33554432
0x8	00b	PCLKB/8192	1024	8388608
	01b		4096	33554432
	10b		8192	67108864
	11b		16384	134217728

CKS[3:0]ビット (クロック分周比選択)

CKS[3:0]ビットはダウンカウンタで使用するクロックの分周比を設定します。分周比は、WDT カウントクロック (PCLKB) の 4 分周/64 分周/128 分周/512 分周/2048 分周/8192 分周から選択できます。TOPS[1:0]ビットの設定と組み合わせて、WDT のカウント期間を PCLKB クロックの 4096~134217728 サイクルから選択できます。

RPES[1:0]ビット (ウィンドウ終了位置選択)

RPES[1:0]ビットはリフレッシュ許可期間を示すウィンドウ終了位置を設定します。ウィンドウ終了位置は、タイムアウト期間の 75%、50%、25%、0%から選択できます。ウィンドウ終了位置には、ウィンドウ開始位置より小さい値を設定してください (ウィンドウ開始位置 > ウィンドウ終了位置)。ウィンドウ開始位置に対してウィンドウ終了位置以下の値を設定した場合、ウィンドウ開始位置の設定は有効であり、ウィンドウ終了位置は 0%になります。

RPSS[1:0]ビット (ウィンドウ開始位置選択)

RPSS[1:0]ビットはリフレッシュ許可期間を示すウィンドウ開始位置を設定します。ウィンドウ開始位置は、タイムアウト期間の 100%、75%、50%、25%から選択できます。ウィンドウ開始位置には、ウィンドウ終了位置より大きい値を設定してください。ウィンドウ開始位置に対してウィンドウ終了位置以下の値を設定した場合、ウィンドウ開始位置の設定は有効であり、ウィンドウ終了位置は 0%になります。

表 23.3 にウィンドウ開始、終了位置のカウント値を、図 23.2 に RPSS[1:0]、RPES[1:0]、TOPS[1:0]ビットで設定されるリフレッシュ許可期間を示します。

表 23.3 タイムアウト期間とウィンドウ開始/終了カウンタ値の対応表

TOPS[1:0] ビット	タイムアウト期間		ウィンドウ開始/終了カウンタ値			
	サイクル数	カウンタ値	100%	75%	50%	25%
00b	1024	0x03FF	0x03FF	0x02FF	0x01FF	0x00FF
01b	4096	0x0FFF	0x0FFF	0x0BFF	0x07FF	0x03FF
10b	8192	0x1FFF	0x1FFF	0x17FF	0x0FFF	0x07FF
11b	16384	0x3FFF	0x3FFF	0x2FFF	0x1FFF	0x0FFF




図 23.2 RPSS[1:0]および RPES[1:0]ビットとリフレッシュ許可期間

23.2.3 WDTSR : WDT ステータスレジスタ

Base address: WDT0 = 0x4020_2600
 WDT0_NS = 0x5020_2600

Offset address: 0x04

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	REFE F	UNDF F	CNTVAL[13:0]												
------------	--------	--------	--------------	--	--	--	--	--	--	--	--	--	--	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
13:0	CNTVAL[13:0]	ダウンカウンタ値 ダウンカウンタのカウンタ値	R

ビット	シンボル	機能	R/W
14	UNDFE	アンダーフローフラグ 0: アンダーフローなし 1: アンダーフロー発生	R/W(注1)
15	REFEF	リフレッシュエラーフラグ 0: リフレッシュエラーなし 1: リフレッシュエラー発生	R/W(注1)

注. S-TYPE-3, P-TYPE-3

注 1. フラグをクリアするための 0 書き込みのみ可能です。

WDTSR レジスタは、ダウンカウンタのカウンタ値表示、およびアンダーフロー、リフレッシュエラーの発生状態を表示するレジスタです。

CNTVAL[13:0]ビット (ダウンカウンタ値)

CNTVAL[13:0]ビットを読み出すことにより、ダウンカウンタの値を確認できます。読み出し値は、実際のカウンタ値から 1 カウントずれる場合があります。

UNDFE フラグ (アンダーフローフラグ)

UNDFE フラグを読み出すことにより、ダウンカウンタのアンダーフロー発生状態を確認できます。読み出し値が 1 のとき、ダウンカウンタがアンダーフローしたことを示します。値を 0 にするには 0 を書き込んでください。1 の書き込みは無効です。

UNDFE フラグのクリアには、(N+1) PCLKB サイクルを要します。さらに、アンダーフローの発生から (N+1) PCLKB サイクルの間は、このフラグをクリアしても無視されます。N は以下のように、WDTCR.CKS[3:0]ビットで指定されます。

- WDTCR.CKS[3:0] = 0x1 の時、N = 4
- WDTCR.CKS[3:0] = 0x4 の時、N = 64
- WDTCR.CKS[3:0] = 0xF の時、N = 128
- WDTCR.CKS[3:0] = 0x6 の時、N = 512
- WDTCR.CKS[3:0] = 0x7 の時、N = 2048
- WDTCR.CKS[3:0] = 0x8 の時、N = 8192

REFEF フラグ (リフレッシュエラーフラグ)

REFEF フラグを読み出すことにより、リフレッシュエラー発生状態を確認できます。読み出し値が 1 のとき、リフレッシュエラーが発生したことを示します。値を 0 にするには、0 を書き込んでください。1 の書き込みは無効です。

REFEF フラグのクリアには、(N+1) PCLKB サイクルを要します。さらに、リフレッシュエラーの発生から (N+1) PCLKB サイクルの間は、このフラグをクリアしても無視されます。N は以下のように、WDTCR.CKS[3:0]ビットで指定されます。

- WDTCR.CKS[3:0] = 0x1 の時、N = 4
- WDTCR.CKS[3:0] = 0x4 の時、N = 64
- WDTCR.CKS[3:0] = 0xF の時、N = 128
- WDTCR.CKS[3:0] = 0x6 の時、N = 512
- WDTCR.CKS[3:0] = 0x7 の時、N = 2048
- WDTCR.CKS[3:0] = 0x8 の時、N = 8192

23.2.4 WDTRCR : WDT リセットコントロールレジスタ

Base address: WDT0 = 0x4020_2600
WDT0_NS = 0x5020_2600

Offset address: 0x06

Bit position:	7	6	5	4	3	2	1	0
Bit field:	RSTIR QS	—	—	—	—	—	—	—
Value after reset:	1	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	RSTIRQS	WDT 動作選択 0: 割り込み 1: リセット	R/W

注. S-TYPE-3, P-TYPE-3

WDTRCR レジスタは、WDT のダウンカウンタのアンダーフローによるリセット出力、または割り込み要求出力の制御を行うレジスタです。

WDTRCR レジスタへの書き込みには、いくつかの制限があります。詳細は、「[23.3.2. WDTCR、WDTRCR、および WDTCSTPR レジスタへの書き込み制御](#)」を参照してください。

オートスタートモードの場合、WDTRCR レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。OFS0 レジスタの設定は、WDTRCR レジスタと同様の設定が可能です。詳細は、「[23.3.8. オプション機能選択レジスタ 0 \(OFS0\) と WDT のレジスタの対応関係](#)」を参照してください。

23.2.5 WDTCSTPR : WDT カウント停止コントロールレジスタ

Base address: WDT0 = 0x4020_2600
WDT0_NS = 0x5020_2600

Offset address: 0x08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SLCS TP	—	—	—	—	—	—	—
Value after reset:	1	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	SLCSTP	CPU スリープモードカウント停止コントロールレジスタ 0: カウント停止を禁止 1: CPU スリープモードまたは CPU ディープスリープモードへ遷移時にカウント停止	R/W

注. S-TYPE-3, P-TYPE-3

WDTCSTPR レジスタは、CPU スリープモードまたは CPU ディープスリープモードで WDT カウンタを停止させるかどうかを制御します。WDTCSTPR レジスタへの書き込みには、いくつかの制限があります。詳細は、「[23.3.2. WDTCR、WDTRCR、および WDTCSTPR レジスタへの書き込み制御](#)」を参照してください。

オートスタートモードの場合、WDTCSTPR レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。OFS0 レジスタの設定は、WDTCSTPR レジスタと同様の設定が可能です。詳細は、「[23.3.8. オプション機能選択レジスタ 0 \(OFS0\) と WDT のレジスタの対応関係](#)」を参照してください。

SLCSTP ビット (CPU スリープモードカウント停止コントロールレジスタ)

SLCSTP ビットは、CPU スリープモードまたは CPU ディープスリープモードへ遷移時にカウントを停止させるかどうかを選択します。

23.2.6 オプション機能選択レジスタ 0 (OFS0)

OFS0 レジスタの詳細は、「[23.3.8. オプション機能選択レジスタ 0 \(OFS0\) と WDT のレジスタの対応関係](#)」を参照してください。

23.3 動作説明

23.3.1 スタートモード別のカウント動作

WDT には、次の 2 つのスタートモードがあります。

- オートスタートモード：リセット状態の解除後、自動的にカウント開始
- レジスタスタートモード：レジスタへの書き込みによるリフレッシュでカウント開始

オートスタートモードでは、リセット状態の解除後、フラッシュメモリ内のオプション機能選択レジスタ 0 (OFS0) の設定に従って自動的にカウントを開始します。

レジスタスタートモードでは、リセット状態の解除後、各レジスタを設定してから WDTRR レジスタへの書き込みによるリフレッシュを行うと、カウントを開始します。

オートスタートモードまたはレジスタスタートモードの選択は、OFS0 レジスタの WDT スタートモード選択ビット (OFS0.WDTSTRT) で行います。

オートスタートモードを選択した場合、WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDCSTPR) の設定値は無効となり、OFS0 レジスタの設定値が有効となります。

レジスタスタートモードを選択した場合、OFS0 レジスタの設定値は無効となり、WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDCSTPR) の設定値が有効となります。

23.3.1.1 レジスタスタートモード

WDT スタートモード選択ビット (OFS0.WDTSTRT) が 1 の場合、レジスタスタートモードが選択されて、OFS0 レジスタが無効となり、WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDCSTPR) が有効となります。

リセット状態の解除後、以下の設定をしてください。

- WDTCR レジスタのクロック分周比
- WDTCR レジスタのウィンドウ開始/終了位置
- WDTCR レジスタにおいて、タイムアウト期間
- WDTRCR レジスタにおいて、リセット出力または割り込み要求出力
- WDCSTPR レジスタで CPU スリープモードまたは CPU ディープスリープモードへ遷移時のカウンタ停止制御

WDT リフレッシュレジスタ (WDTRR) がダウンカウンタをリフレッシュします。結果として、タイムアウト期間選択ビット (WDTCR.TOPS[1:0]) で設定した値からダウンカウントを開始します。

以降、リフレッシュ許可期間内にカウンタがリフレッシュされている場合は、リフレッシュごとにカウンタ値がリセットされて、ダウンカウントを継続します。カウントが継続する間、WDT はリセット信号またはノンマスクابل割り込み要求/割り込み要求を出力しません。ただし、プログラムの暴走によってダウンカウンタのリフレッシュができないためにダウンカウンタがアンダーフローした場合、またはリフレッシュ許可期間外のカウンタのリフレッシュによってリフレッシュエラーが発生した場合、WDT はリセット信号またはノンマスクابل割り込み要求/割り込み要求 (WDT0_NMIUNDF) を出力します。リセット出力または割り込み要求出力は、WDT リセット割り込み要求選択ビット (WDTRCR.RSTIRQS) で選択できます。ノンマスクابل割り込み要求を許可する割り込みは、WDT アンダーフロー/リフレッシュエラー割り込み許可ビット (NMIER.WDTEN) で選択できます。

図 23.3 に、下記の条件下での動作例を示します。

- レジスタスタートモード (OFS0.WDTSTRT = 1)

- WDT リセット割り込み要求選択 (WDTRCR.RSTIRQS = 1)
- ウィンドウ開始位置 75% (WDTCR.RPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (WDTCR.RPES[1:0] = 10b)




図 23.3 レジスタスタートモードでの動作例

23.3.1.2 オートスタートモード

WDT スタートモード選択ビット (OFS0.WDTSTRT) が 0 の場合、オートスタートモードが選択されます。WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDTCSPTPR) の設定値は無効となり、OFS0 レジスタの設定値が有効となります。

リセット状態の間に、オプション機能選択レジスタ 0 (OFS0) の下記の設定値が WDT のレジスタに設定されます。

- クロック分周比
- ウィンドウ開始/終了位置
- タイムアウト期間
- リセット出力または割り込み要求
- CPU スリープモードまたは CPU ディープスリープモードへ遷移時のカウンタ停止制御

リセット状態が解除されると、WDT タイムアウト期間選択ビット (OFS0.WDTPSS[1:0]) で設定された値からダウンカウンタが自動でダウンカウントを開始します。

以降、リフレッシュ許可期間内にカウンタがリフレッシュされている場合は、リフレッシュごとにカウンタ値がリセットされて、ダウンカウントを継続します。カウントが継続する間、WDT はリセット信号またはノンマスカブル割り込み要求/割り込み要求 (WDT0_NMIUNDF) を出力しません。ただし、プログラムの暴走によってダウンカウンタのリフレッシュができないためにダウンカウンタがアンダーフローした場合、またはリフレッシュ許可期間外のカウンタのリフレッシュによってリフレッシュエラーが発生した場合、WDT はリセット信号またはノンマスカブル割り込み要求/割り込み要求 (WDT0_NMIUNDF) を出力します。

リセット信号またはノンマスカブル割り込み要求/割り込み要求が発生してから 1 サイクルカウント後に、カウンタはタイムアウト期間をリロードします。ダウンカウンタにタイムアウト期間の値が設定され、カウントが再開します。

リセット出力または割り込み要求出力は、WDT リセット割り込み要求選択ビット (OFS0.WDTRSTIRQS) を設定することにより選択できます。ノンマスカブル割り込み要求または割り込み要求は、WDT アンダーフロー/リフレッシュエラー割り込み許可ビット (NMIER.WDTEN) で選択できます。

図 23.4 に、下記の条件下での動作（ノンマスカブル割り込み）例を示します。

- オートスタートモード (OFS0.WDTSTRT = 0)
- WDT 動作選択：割り込み (OFS0.WDTRSTIRQS = 0)
- ノンマスカブル割り込み：WDT アンダーフロー/リフレッシュエラー割り込み許可 (NMIER.WDTEN = 1)
- ウィンドウ開始位置 75% (OFS0.WDTRPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (OFS0.WDTRPES[1:0] = 10b)




図 23.4 オートスタートモードでの動作例

23.3.2 WDTCR、WDTRCR、および WDTCSNPR レジスタへの書き込み制御

WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDTCSNPR) への書き込みは、リセット状態の解除から最初のリフレッシュ動作までの間に 1 回可能です。

リフレッシュ (カウントスタート) 後、あるいは WDTCR、WDTRCR、または WDTCSNPR レジスタへ書き込み後に、WDT 内部のプロテクト信号が 1 となり、以後 WDTCR、WDTRCR、および WDTCSNPR レジスタへの書き込みを保護します。この保護動作は、WDT のリセット要因によって解除されます。それ以外のリセット要因では解除されません。

図 23.5 に、WDTCR レジスタへの書き込みに対して生成される制御波形を示します。




図 23.5 WDTCR レジスタへの書き込みに対して生成される制御波形

23.3.3 リフレッシュ動作

ダウンカウンタをリフレッシュしてカウント動作を開始するには、WDT リフレッシュレジスタ (WDTRR) に 0x00 の書き込みに続けて 0xFF を書き込んでください。0x00 の書き込み後に 0xFF 以外の値を書き込むと、ダウンカウンタはリフレッシュされません。無効な値を書き込んだ場合は、WDTRR レジスタに 0x00 の書き込みに続けて 0xFF を書き込むことにより、リフレッシュが正常に行われます。

WDTRR レジスタへの 0x00 書き込みと 0xFF 書き込みの間に、WDTRR のレジスタ以外へのアクセス、または WDTRR レジスタの読み出しを行った場合も正常なリフレッシュを行います。カウンタをリフレッシュするための書き込みは、リフレッシュ許可期間中に行う必要があります、この判定は 0xFF の書き込み時に行われます。そのため、0x00 の書き込みがリフレッシュ許可期間外であっても、リフレッシュは正常に行われます。

【カウンタのリフレッシュに有効な書き込み順序の例】

- 0x00 → 0xFF
- 0x00 (n-1 回目) → 0x00 (n 回目) → 0xFF
- 0x00 → 別レジスタへのアクセスまたは WDTRR レジスタの読み出し → 0xFF

【カウンタのリフレッシュに無効な書き込み順序の例】

- 0x23 (0x00 以外の値) → 0xFF
- 0x00 → 0x54 (0xFF 以外の値)
- 0x00 → 0xAA (0x00 および 0xFF 以外の値) → 0xFF

ダウンカウンタのリフレッシュには、WDT リフレッシュレジスタ (WDTRR) に 0xFF を書き込んでから、カウンタ信号のサイクル数で最大 4 サイクルを要します。この要件を満たすには、ダウンカウンタのアンダーフローが発生する 4 カウントサイクル前までに、WDTRR レジスタへの 0xFF の書き込みを完了する必要があります。

図 23.6 に、クロック分周比が PCLKB/64 である場合の WDT リフレッシュ動作波形を示します。




図 23.3 WDT リフレッシュ動作波形 (WDTCR.CKS[3:0] = 0x4、WDTCR.TOPS[1:0] = 01b の場合)

注. リフレッシュ時間を設定する際は、PCLKB と WDTCLK のクロックソースの発振精度を考慮してください。発振精度による誤差の範囲で周期が変動してもリフレッシュできる値を設定してください。

23.3.4 ステータスフラグ

リフレッシュエラーフラグ (WDTSR.REFEF) とアンダーフローフラグ (WDTSR.UNDF) は、WDT の割り込み要求が発生した場合の割り込み要因を保持します。割り込み要求の発生後に、WDTSR.REFEF フラグと WDTSR.UNDF フラグを読み出すことで、割り込み要因の発生状態を確認できます。各フラグは、0 を書くことによってクリアされます。1 の書き込みは無効です。ステータスフラグをそのままにしても、動作に影響を与えません。次に WDT が割り込み要求を出力したとき、フラグがクリアされていないければ、古い割り込み要因はクリアされて、新しい割り込み要因が書き込まれます。なお、各フラグに 0 を書いてから、その値が反映されるまでの時間は、「23.2.3. WDTSR : WDT ステータスレジスタ」を参照してください。

23.3.5 リセット出力

レジスタスタートモードでリセット割り込み要求選択ビット (WDTCR.RSTIRQS) を 1 にした場合、またはオートスタートモードでオプション機能選択レジスタ 0 (OFS0) の WDT リセット割り込み要求選択ビット (OFS0.WDTRSTIRQS) を 1 にした場合、ダウンカウンタのアンダーフローまたはリフレッシュエラー発生時に、リセット信号を 1 サイクル間出力します。

レジスタスタートモードでは、リセット信号の出力後、ダウンカウンタが初期化され (全ビットが 0 になり)、その状態のまま停止します。リセット状態が解除されて、プログラムが再起動した後は、リフレッシュ動作によってカウンタが設定され、ダウンカウントを再開します。オートスタートモードでは、リセット状態の解除後、自動的にダウンカウントを開始します。

23.3.6 割り込み要因

レジスタスタートモードでリセット割り込み要求選択ビット (WDTCR.RSTIRQS) を 0 にした場合、またはオートスタートモードでオプション機能選択レジスタ 0 (OFS0) の WDT リセット割り込み要求選択ビット (OFS0.WDTRSTIRQS) を 0 にした場合、カウンタのアンダーフローまたはリフレッシュエラー発生時に、割り込み (WDT0_NMIUNDF) 信号が発生します。この割り込みは、ノンマスクابل割り込みまたは割り込みとして使用可能です。詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

表 23.4 WDT の割り込み要因

名称	割り込み要因	CPU への割り込み	DMAC/DTC の起動
WDT0_NMIUNDF	<ul style="list-style-type: none"> ダウんカウンタのアンダーフロー リフレッシュエラー 	可能	不可能

23.3.7 ダウんカウンタ値の読み出し

WDT は、カウンタ値を WDT ステータスレジスタのダウんカウンタ値ビット (WDTSR.CNTVAL[13:0]) に格納します。これらのビットを確認して、カウンタ値を取得してください。ダウんカウンタの読み出し値は、実際のカウンタから 1 カウンタずれる場合があります。

図 23.7 に、クロック分周比が PCLKB/64 である場合の WDT ダウんカウンタ値の読み出し処理を示します。




図 23.7 WDT ダウんカウンタ値の読み出し処理 (WDTCR.CKS[3:0] = 0x4、WDTCR.TOPS[1:0] = 01b の場合)

23.3.8 オプション機能選択レジスタ 0 (OFS0) と WDT のレジスタの対応関係

表 23.5 に、オートスタートモードで使用するオプション機能選択レジスタ 0 (OFS0) と、レジスタスタートモードで使用するレジスタの対応関係を示します。オプション機能選択レジスタ 0 (OFS0) の詳細については、「6.2.1. OFS0 : オプション機能選択レジスタ 0」を参照してください。

表 23.5 オプション機能選択レジスタ 0 (OFS0) と WDT のレジスタの対応関係

制御対象	機能	OFS0 レジスタ (オートスタートモードで有効) OFS0.WDTSTRT = 0	WDT のレジスタ (レジスタスタートモードで有効) OFS0.WDTSTRT = 1
ダウんカウンタ	タイムアウト期間選択	OFS0.WDTPRS[1:0]	WDTCR.TOPS[1:0]
	クロック分周比選択	OFS0.WDTCKS[3:0]	WDTCR.CKS[3:0]
	ウィンドウ開始位置選択	OFS0.WDTRPSS[1:0]	WDTCR.RPSS[1:0]
	ウィンドウ終了位置選択	OFS0.WDTRPES[1:0]	WDTCR.RPES[1:0]
リセット出力/割り込み要求出力	リセット割り込み要求を選択	OFS0.WDTRSTIRQS	WDTCR.RSTIRQS
カウンタ停止	CPU スリープモードまたは CPU ディープスリープモードカウンタ停止制御	OFS0.WDTSTPCTL	WDTCSR.SLCSTP

23.4 イベントリンクコントローラ (ELC) への出力

ELC が割り込み要求信号をイベント信号として使用する場合、WDT は設定したモジュールに対してリンク動作が可能です。イベント信号はカウンタのアンダーフローまたはリフレッシュエラーによって出力されます。イベント信号は、レジスタスタートモードでは WDTRCR.RSTIRQS ビットの設定とは無関係に、オートスタートモードでは OFS0.WDTRSTIRQS ビットの設定とは無関係に出力されます。リフレッシュエラーフラグ (WDTSR.REFEF) またはアンダーフローフラグ (WDTSR.UNDF) が 1 の状態で次の割り込み要因が発生した場合も、イベント信号の出力が可能です。詳細は、「[17. イベントリンクコントローラ \(ELC\)](#)」を参照してください。

23.5 使用上の注意事項

23.5.1 ICU イベントリンク設定レジスタ n (IELSRn) の設定に関する制限

WDT リセット割り込み要求選択をリセット (OFS0.WDTRSTIRQS = 0 または WDTRCR.RSTIRQS = 0) にした場合、またはイベントリンク動作を許可 (ELSRm.ELS[8:0] = 0x53) にした場合、ICU イベントリンク設定レジスタ n (ICU.IELSRn) に 0x53 を設定することは禁止されています。

24. 独立ウォッチドッグタイマ (IWDT)

24.1 概要

独立ウォッチドッグタイマ (IWDT) は 14 ビットのダウンカウンタで、カウンタのアンダーフローを防ぐために定期的に点検する必要があります。IWDT は、MCU をリセットする機能やノンマスカブル割り込みまたはアンダーフロー割り込みを発生させる機能を備えています。タイマは CPU クロック (CPUCLK) やシステムクロック (ICLK) とは独立したクロックで動作するので、システムの暴走時に、MCU をフェイルセーフメカニズムで既知の状態に復帰させる際に特に有用です。IWDT は、リセット、アンダーフロー、リフレッシュエラー、またはレジスタのカウント値のリフレッシュによって、自動的にトリガ可能です。

IWDT の機能は、WDT の機能とは以下の点で異なります。

カウントソースとして IWDT クロック (IWDTCLK) を分周したものを使用 (PCLKB の影響を受けない)

表 24.1 に IWDT の仕様を示します。

表 24.1 IWDT の仕様

項目	内容
カウントソース(注1)	IWDT クロック (IWDTCLK)
クロック分周比	1 分周 / 16 分周 / 32 分周 / 64 分周 / 128 分周 / 256 分周
カウンタ動作	14 ビットのダウンカウンタによるダウンカウント
カウント開始条件	<ul style="list-style-type: none"> オートスタートモード: リセット後またはアンダーフロー / リフレッシュエラー発生後に、自動的にカウント開始 レジスタスタートモード: IWDTRR レジスタへの書き込みによるリフレッシュ動作でカウント開始 セキュアデベロッパーのみがオートスタートモードまたはレジスタスタートモードを選択可能
カウント停止条件	<ul style="list-style-type: none"> リセット (ダウンカウンタと他のレジスタが初期値に戻る) カウンタのアンダーフローまたはリフレッシュエラー発生時
ウィンドウ機能	ウィンドウ開始位置と終了位置を設定可能 (リフレッシュ許可期間と禁止期間)
独立ウォッチドッグタイマリセット要因	<ul style="list-style-type: none"> ダウンカウンタのアンダーフロー リフレッシュ許可期間外でのリフレッシュ動作 (リフレッシュエラー)
ノンマスカブル割り込み / 割り込み要因	<ul style="list-style-type: none"> ダウンカウンタのアンダーフロー リフレッシュ許可期間外でのリフレッシュ動作 (リフレッシュエラー)
カウンタ値の読み出し	IWDTSR レジスタを読み出すことで、ダウンカウンタ値の読み出しが可能
イベントリンク機能 (出力)	<ul style="list-style-type: none"> ダウンカウンタアンダーフローイベント出力 リフレッシュエラーイベント出力
出力信号 (内部信号)	<ul style="list-style-type: none"> リセット出力 割り込み要求出力 CPU スリープモード、CPU ディープスリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモードカウント停止制御出力
TrustZone フィルタ	セキュリティ属性とプリビレッジ属性を設定可能

注 1. 周辺モジュールクロック (PCLKB) 周波数 $\geq 4 \times$ (カウントクロックソースの分周後の周波数) となるように設定してください。バスインタフェース部とレジスタ部は PCLKB で動作し、14 ビットカウンタと制御回路は IWDTCLK で動作します。

24.1.1 ブロック図

周辺クロック (PCLKB) に加えて、周辺クロック (PCLKB) が停止する低消費電力モードでも MCU が動作するように、低消費電力モードでも停止しない IWDT クロック (IWDTCLK) を MCU は必要とします。バスインタフェース部とレジスタ部は周辺クロック (PCLKB) で動作し、14 ビットのダウンカウンタと制御回路は IWDT クロック (IWDTCLK) で動作します。

信号は同期回路を経由して、周辺クロック (PCLKB) のブロック動作と IWDT クロック (IWDTCLK) のブロック動作の間で接続されます。

図 24.1 に IWDT のブロック図を示します。




図 24.1 IWDT のブロック図

24.2 レジスタの説明

24.2.1 IWDTRR : IWDT リフレッシュレジスタ

Base address: IWDT = 0x4020_2200
 IWDT_NS = 0x5020_2200

Offset address: 0x0

Bit position: 7 6 5 4 3 2 1 0

Bit field: REFRESH[7:0]

Value after reset: 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
7:0	REFRESH[7:0]	リフレッシュレジスタ このレジスタに対して、0x00 の書き込み後、0xFF の書き込みでカウンタがリフレッシュ	R/W

注. S-TYPE-3, P-TYPE-3

IWDTRR レジスタは、IWDT のダウンカウンタをリフレッシュするためのレジスタです。

REFRESH[7:0]ビット (リフレッシュレジスタ)

リフレッシュ許可期間内に、IWDTRR レジスタに 0x00 を書き込んだ後、0xFF を書き込むこと (リフレッシュ動作) により、IWDT のダウンカウンタがリフレッシュされます。ダウンカウンタのリフレッシュ後、オートスタートモードでは IWDT タイムアウト期間選択ビット (OFS0.IWDTTOPS[1:0]) で選択した値からダウンカウントが開始します。

レジスタスタートモードでは、IWDT コントロールレジスタ (IWDTCR) の TOPS[1:0] ビットで設定した値からダウンカウントが開始します。

また、レジスタスタートモードでは、リセット状態の解除後に最初のリフレッシュ動作により、IWDTCR.TOPS[1:0]ビットで設定した値からダウンカウントが開始します。

0x00 を書き込んだ場合は、読み出し値は常に 0x00 です。0x00 以外の値を書き込んだ場合は、読み出し値は常に 0xFF です。

リフレッシュ動作の詳細については、「[24.3.3. リフレッシュ動作](#)」を参照してください。

24.2.2 IWDTCR : IWDT コントロールレジスタ

Base address: IWDT = 0x4020_2200
IWDT_NS = 0x5020_2200

Offset address: 0x2

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	—	—	RPSS[1:0]	—	—	RPES[1:0]	CKS[3:0]			—	—	TOPS[1:0]					
Value after reset:	0	0	1	1	0	0	1	1	1	1	1	1	1	0	0	1	1

ビット	シンボル	機能	R/W
1:0	TOPS[1:0]	タイムアウト期間選択 0 0: 128 サイクル (0x007F) 0 1: 512 サイクル (0x01FF) 1 0: 1024 サイクル (0x03FF) 1 1: 2048 サイクル (0x07FF) 括弧内の各値はダウンカウントの開始値を示します。	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7:4	CKS[3:0]	クロック分周比選択 0 0 0 0: IWDTCLK 0 0 1 0: IWDTCLK/16 0 0 1 1: IWDTCLK/32 0 1 0 0: IWDTCLK/64 1 1 1 1: IWDTCLK/128 0 1 0 1: IWDTCLK/256 上記以外の設定は禁止です。	R/W
9:8	RPES[1:0]	ウィンドウ終了位置の選択 0 0: 75% 0 1: 50% 1 0: 25% 1 1: 0% (ウィンドウの終了位置設定なし)	R/W
11:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:12	RPSS[1:0]	ウィンドウ開始位置の選択 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100% (ウィンドウの開始位置設定なし)	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-3

IWDTCR レジスタは、タイムアウト期間 (レジスタスタートモードでダウンカウンタがアンダーフローするまでの期間)、クロック分周比、およびリフレッシュ許可期間のウィンドウ開始位置と終了位置を指定するのに使用されます。本レジスタへの書き込みには、いくつかの制限があります。詳細は、「[24.3.2. IWDTCR、IWDTRCR、IWDTICSTPR レジスタへの書き込み制御](#)」を参照してください。

オートスタートモードの場合、本レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。本レジスタのビットと同じ設定をオプション機能選択レジスタ 0 (OFS0) に行うことができます。詳細は、「[24.3.8. オプション機能選択レジスタ 0 \(OFS0\) と IWDT のレジスタの対応関係](#)」を参照してください。

TOPS[1:0]ビット (タイムアウト期間選択)

TOPS[1:0]ビットはタイムアウト期間 (ダウンカウンタがアンダーフローするまでの期間) を、CKS[3:0]ビットで設定した分周クロックを1サイクルとして、128 サイクル/512 サイクル/1024 サイクル/2048 サイクルから選択します。

ダウンカウンタのリフレッシュ後、カウンタがアンダーフローするまでの時間 (IWDT クロック (IWDTCLK) のサイクル数) は、CKS[3:0]ビットと TOPS[1:0]ビットの組み合わせで決定されます。

「24.2.2. IWDTCR : IWDT コントロールレジスタ」に CKS[3:0]ビットと TOPS[1:0]ビットの設定値、タイムアウト期間、および IWDT クロック (IWDTCLK) のサイクル数の関係を示します。

表 24.2 IWDT タイムアウト期間の設定

CKS[3:0]				TOPS[1:0]		クロック分周比	タイムアウト期間 (サイクル数)	IWDT クロック (IWDTCLK) サイクル数
0	0	0	0	0	0	IWDTCLK	128	128
				0	1		512	512
				1	0		1024	1024
				1	1		2048	2048
0	0	1	0	0	0	IWDTCLK/16	128	2048
				0	1		512	8192
				1	0		1024	16384
				1	1		2048	32768
0	0	1	1	0	0	IWDTCLK/32	128	4096
				0	1		512	16384
				1	0		1024	32768
				1	1		2048	65536
0	1	0	0	0	0	IWDTCLK/64	128	8192
				0	1		512	32768
				1	0		1024	65536
				1	1		2048	131072
1	1	1	1	0	0	IWDTCLK/128	128	16384
				0	1		512	65536
				1	0		1024	131072
				1	1		2048	262144
0	1	0	1	0	0	IWDTCLK/256	128	32768
				0	1		512	131072
				1	0		1024	262144
				1	1		2048	524288

CKS[3:0]ビット (クロック分周比選択)

本ビットは IWDT クロック (IWDTCLK) の分周比を 1、16、32、64、128、256 から選択します。

TOPS[1:0]ビットの設定と組み合わせて、IWDT のカウント期間を IWDT クロック (IWDTCLK) の 128~524288 サイクルから選択できます。

注. ダウンカウンタ値を正常に読み出すために、周辺クロック (PCLKB) 周波数とカウントクロック (IWDTCLK) 周波数の関係を適切に設定してください。設定については、表 24.1 の注 1 を参照してください。

RPES[1:0]ビット (ウィンドウ終了位置の選択)

本ビットは、ダウンカウンタのウィンドウ終了位置のカウント期間を、75%、50%、25%または 0%から選択します。選択するウィンドウ終了位置は、ウィンドウ開始位置より小さい値にしてください (ウィンドウ開始位置 >

ウィンドウ終了位置)。ウィンドウ終了位置の値がウィンドウ開始位置の値より大きい場合、ウィンドウ開始位置の値のみ有効です。

RPES[1:0]ビットと RPSS[1:0]ビットの設定で選択したウィンドウ開始位置と終了位置のカウンタ値は、TOPS[1:0]ビットの設定によって変化します。

表 24.3 に TOPS[1:0]ビット値に対応したウィンドウ開始位置と終了位置のカウンタ値を示します。

表 24.3 タイムアウト期間とウィンドウ開始および終了カウンタ値の対応

TOPS[1:0]		タイムアウト期間		ウィンドウ開始および終了カウンタ値			
		サイクル数	カウンタ値	100%	75%	50%	25%
0	0	128	0x007F	0x007F	0x005F	0x003F	0x001F
0	1	512	0x01FF	0x01FF	0x017F	0x00FF	0x007F
1	0	1024	0x03FF	0x03FF	0x02FF	0x01FF	0x00FF
1	1	2048	0x07FF	0x07FF	0x05FF	0x03FF	0x01FF

RPSS[1:0]ビット (ウィンドウ開始位置の選択)

本ビットはカウンタのウィンドウ開始位置をカウント期間の 100%、75%、50%または 25%から選択します (カウント開始時は 100%、カウンタアンダーフロー時は 0%)。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間であり、それ以外の期間はリフレッシュ禁止期間です。

図 24.2 に RPSS[1:0]ビットおよび RPES[1:0]ビットの設定とリフレッシュ許可期間およびリフレッシュ禁止期間の関係を示します。




図 24.2 RPSS[1:0]ビットおよび RPES[1:0]ビットの設定とリフレッシュ許可期間およびリフレッシュ禁止期間

24.2.3 IWDTSR : IWDT ステータスレジスタ

Base address: IWDT = 0x4020_2200
IWDT_NS = 0x5020_2200

Offset address: 0x4

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	REFE F	UNDF F	CNTVAL[13:0]													
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
13:0	CNTVAL[13:0]	ダウンカウンタ値 ダウンカウンタのカウント値	R
14	UNDF	アンダーフローフラグ 0: アンダーフロー発生なし 1: アンダーフロー発生あり	R/W
15	REFEF	リフレッシュエラーフラグ 0: リフレッシュエラー発生なし 1: リフレッシュエラー発生あり	R/W

注. S-TYPE-3, P-TYPE-3

IWDTSR レジスタは、ダウンカウンタのカウント値、およびアンダーフローまたはリフレッシュエラーの発生有無を示します。

IWDTSR レジスタは IWDT のリセット要因によって初期化されます。IWDTSR レジスタは他のリセット要因では初期化されません。

CNTVAL[13:0]ビット (ダウンカウンタ値)

本ビットを読み出すことにより、ダウンカウンタのカウント値を確認できます。

注. 読み出し値は、実際のカウント値から 1 カウントずれる場合があります。

UNDF フラグ (アンダーフローフラグ)

UNDF フラグを読み出すことにより、ダウンカウンタのアンダーフローの発生有無を確認できます。

読み出し値が 1 のとき、ダウンカウンタがアンダーフローしたことを示します。読み出し値が 0 のとき、ダウンカウンタがアンダーフローしていないことを示します。

値をクリアするには、UNDF フラグに 0 を書き込んでください。1 の書き込みは無効です。

REFEF フラグ (リフレッシュエラーフラグ)

REFEF フラグを読み出すことにより、リフレッシュエラー (リフレッシュ禁止期間中にリフレッシュ動作が実行された場合) の発生有無を確認できます。

読み出し値が 1 のとき、リフレッシュエラーが発生したことを示します。読み出し値が 0 のとき、リフレッシュエラーは発生していないことを示します。

値をクリアするには、REFEF フラグに 0 を書き込んでください。1 の書き込みは無効です。

24.2.4 IWDTRCR : IWDT リセットコントロールレジスタ

Base address: IWDT = 0x4020_2200
IWDT_NS = 0x5020_2200

Offset address: 0x6

Bit position:	7	6	5	4	3	2	1	0
Bit field:	RSTIR QS	—	—	—	—	—	—	—
Value after reset:	1	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	RSTIRQS	リセット割り込み要求選択 0: ノンマスクابل割り込み要求または割り込み要求の出力を許可 1: リセット出力を許可	R/W

注: S-TYPE-3, P-TYPE-3

IWDTSCR レジスタは、IWDT のダウンカウンタのアンダーフロー時、リセット出力または割り込み要求出力を制御します。本レジスタへの書き込みには、いくつかの制限があります。詳細は、「[24.3.2. IWDTSCR、IWDTSCR、IWDTCSSTPR レジスタへの書き込み制御](#)」を参照してください。

オートスタートモードの場合、本レジスタの設定値は無効となり、入力ポート (OFS0) の設定値が有効となります。本レジスタのビットと同じ設定を入力ポート (OFS0) に行うことができます。詳細は、「[24.3.8. オプション機能選択レジスタ 0 \(OFS0\) と IWDT のレジスタの対応関係](#)」を参照してください。

RSTIRQS ビット (リセット割り込み要求選択)

RSTIRQS ビットは、ダウンカウンタがアンダーフローする場合、またはリフレッシュエラーが発生する場合、リセット出力または割り込み要求出力を選択します。

24.2.5 IWDTCSSTPR : IWDT カウント停止コントロールレジスタ

Base address: IWDT = 0x4020_2200
IWDT_NS = 0x5020_2200

Offset address: 0x8

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SLCS TP	—	—	—	—	—	—	—
Value after reset:	1	1	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
7	SLCSTP	CPU スリープモードカウント停止選択 0: カウント停止を禁止 1: CPU スリープモード、CPU ディープスリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード 1 へ CPU 遷移時にカウント停止	R/W

注: S-TYPE-3, P-TYPE-3

IWDTCSSTPR レジスタは、CPU が低消費電力モードに遷移する場合に、IWDT のダウンカウンタを停止させるのに使用されます。本レジスタへの書き込みには、いくつかの制限があります。詳細は、「[24.3.2. IWDTSCR、IWDTSCR、IWDTCSSTPR レジスタへの書き込み制御](#)」を参照してください。

オートスタートモードの場合、本レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。本レジスタのビットと同じ設定をオプション機能選択レジスタ 0 (OFS0) に行うことができます。詳細は、「[24.3.8. オプション機能選択レジスタ 0 \(OFS0\) と IWDT のレジスタの対応関係](#)」を参照してください。

SLCSTP ビット (CPU スリープモードカウント停止選択)

SLCSTP ビットは、CPU スリープモード、CPU ディープスリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード 1 へ CPU 遷移時にカウントを停止するか否かを選択します。

24.3 動作説明

24.3.1 各スタートモードにおけるカウント動作

リセット中に IWDT スタートモード選択ビット (OFS0.IWDTSTRT) の設定により、IWDT のスタートモードが選択されます。

IWDT スタートモード選択ビット (OFS0.IWDTSTRT) が 1 の場合 (レジスタスタートモード)、IWDT コントロールレジスタ (IWDTCR)、IWDT リセットコントロールレジスタ (IWDTRCR)、IWDT カウント停止コントロールレジスタ (IWDTCSPTPR) が有効です。また、カウンタをリフレッシュするために、IWDT リフレッシュレジスタ (IWDTRR) に書き込むことにより、カウンタが開始されます。IWDT スタートモード選択ビット (OFS0.IWDTSTRT) が 0 の場合 (オートスタートモード)、オプション機能選択レジスタ 0 (OFS0) の設定が有効であり、リセット後にカウンタが自動的に開始されます。

(1) レジスタスタートモード

リセット中に IWDT スタートモード選択ビット (OFS0.IWDTSTRT) を 1 にすることにより、レジスタスタートモードを選択した場合、IWDT コントロールレジスタ (IWDTCR)、IWDT リセットコントロールレジスタ (IWDTRCR)、IWDT カウント停止コントロールレジスタ (IWDTCSPTPR) は有効です。

リセット状態の解除後、IWDTCR レジスタにクロック分周比、ウィンドウ開始位置と終了位置、およびタイムアウト期間を設定してください。また、IWDTRCR レジスタにリセット出力または割り込み要求出力、IWDTCSPTPR レジスタに低消費電力モードへ遷移時の IWDT ダウンカウンタの停止制御を設定してください。その後、ダウンカウンタをリフレッシュして、カウンタに IWDTCR.TOPS[1:0] ビットで指定した値を設定すると、ダウンカウンタを開始します。

以降、プログラムが正常に動作し続けて、リフレッシュ許可期間内にカウンタがリフレッシュされている場合は、カウンタのリフレッシュごとにカウンタ値がリセットされて、ダウンカウンタを継続します。カウント継続中は、IWDT はリセット信号を出力しません。

ただし、プログラムの暴走によってダウンカウンタのリフレッシュができないためダウンカウンタがアンダーフローした場合、あるいはリフレッシュ許可期間外にカウンタがリフレッシュされたためリフレッシュエラーが発生した場合は、IWDT はリセット信号またはノンマスクブル割り込み要求 (IWDT_NMIUNDF) を出力します。

リセット出力または割り込み要求出力は、IWDTRCR.RSTIRQS ビットの設定によって選択されます。

図 24.3 に下記の条件下での動作例を示します。

- レジスタスタートモード (OFS0.IWDTSTRT = 1)
- リセット出力を許可 (IWDTRCR.RSTIRQS = 1)
- ウィンドウ開始位置 75% (IWDTCR.RPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (IWDTCR.RPES[1:0] = 10b)




図 24.3 レジスタスタートモードでの動作例

(2) オートスタートモード

リセット中に IWDT スタートモード選択ビット (OFS0.IWDTSTRT) を 0 にすることにより、オートスタートモードを選択した場合、IWDT コントロールレジスタ (IWDCR)、IWDT リセットコントロールレジスタ (IWDCRCR)、IWDT カウンタ停止コントロールレジスタ (IWDCSTPR) は無効です。

リセット中、クロック分周比、ウィンドウ開始位置と終了位置、タイムアウト期間、リセット出力または割り込み要求出力、および低消費電力モードへ遷移時のカウンタの停止制御をオプション機能選択レジスタ 0 (OFS0) で設定してください。その後、リセット状態が解除されると、オプション機能選択レジスタ 0 (OFS0) で設定されたタイムアウト期間がダウンカウンタに設定されます。そして、ダウンカウンタは自動的にダウンカウントを開始します。

以降、プログラムが正常に動作し続けて、リフレッシュ許可期間内にカウンタがリフレッシュされている場合は、カウンタのリフレッシュごとにカウンタ値がリセットされて、ダウンカウントを継続します。カウント継続中は、IWDT はリセット信号を出力しません。

ただし、プログラムの暴走によってダウンカウンタのリフレッシュができないためダウンカウンタがアンダーフローした場合、あるいはリフレッシュ許可期間外にカウンタがリフレッシュされたためリフレッシュエラーが発生した場合は、IWDT はリセット信号またはノンマスカブル割り込み要求 (IWDT_NMIUNDF) を出力します。

リセット出力または割り込み要求出力は、IWDT リセット割り込み要求選択ビット (OFS0.IWDRSTIRQS) の設定によって選択されます。

図 24.4 に下記の条件下での動作例を示します。

- オートスタートモード (OFS0.IWDTSTRT = 0)
- ノンマスカブル割り込み要求出力を許可 (OFS0.IWDRSTIRQS = 0)

- ウィンドウ開始位置 75% (OFS0.IWDTRPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (OFS0.IWDTRPES[1:0] = 10b)




図 24.4 オートスタートモードでの動作例

24.3.2 IWDTCR、IWDTRCR、IWDTCSTPR レジスタへの書き込み制御

IWDT コントロールレジスタ (IWDTCR) への書き込みは、リセット解除後から最初のリフレッシュ動作までの間に 1 回のみ可能です。

リフレッシュ動作 (カウント開始) 後、または IWDTCR レジスタへ書き込みを行うと、IWDT 内部のプロテクト信号が 1 となり、以後 IWDTCR レジスタへの書き込みを保護します。

IWDT リセットコントロールレジスタ (IWDTRCR) と IWDT カウント停止コントロールレジスタ (IWDTCSTPR) も同様に制御されます。

この保護は、IWDT のリセット要因によって解除されます。それ以外のリセット要因では、保護は解除されません。

図 24.5 に IWDTCR レジスタへの書き込みに対して生成される制御波形を示します。




図 24.5 IWDTCR レジスタへの書き込みに対して生成される制御波形

24.3.3 リフレッシュ動作

IWDT リフレッシュレジスタ (IWDTRR) へ 0x00 の書き込みに続けて 0xFF を書き込むことによって、ダウンカウンタはリフレッシュされて、カウント動作を開始します (リフレッシュによりカウント開始)。0x00 の書き込み後に 0xFF 以外の値を書き込むと、ダウンカウンタはリフレッシュされません。そのような無効な書き込みの後は、IWDT リフレッシュレジスタ (IWDTRR) へ再度 0x00 の書き込みに続けて 0xFF を書き込むことにより、正常なリフレッシュが行われます。

0x00 (1 回目) → 0x00 (2 回目) の順で書き込みが行われ、その後、0xFF が書き込まれると、書き込みの順序は 0x00 → 0xFF を満たしています。すなわち、0x00 ((n-1) 回目) → 0x00 (n 回目) → 0xFF という書き込みは有効であり、正常なリフレッシュが行われます。0x00 より前に書き込まれた最初の値が 0x00 以外であっても、動作に 0x00 → 0xFF という書き込みの順序が含まれている限り、正常なリフレッシュが行われます。IWDTRR レジスタへの 0x00 の書き込みと 0xFF の書き込みの間に、IWDTRR レジスタ以外のレジスタにアクセスするか、または IWDTRR レジスタを読み出しても、正常なリフレッシュが行われます。

[カウンタのリフレッシュに有効な書き込み順序の例]

- 0x00 → 0xFF
- 0x00 (n-1 回目) → 0x00 (n 回目) → 0xFF
- 0x00 → 別のレジスタへのアクセスまたは IWDTRR レジスタの読み出し → 0xFF

[カウンタのリフレッシュに無効な書き込み順序の例]

- 0x23 (0x00 以外の値) → 0xFF
- 0x00 → 0x54 (0xFF 以外の値)
- 0x00 → 0xAA (0x00、および 0xFF 以外の値) → 0xFF

リフレッシュ許可期間外に IWDTRR レジスタに 0x00 が書き込まれても、リフレッシュ許可期間に IWDTRR レジスタに 0xFF が書き込まれると、書き込みの順序は有効であり、リフレッシュが行われます。

カウンタのリフレッシュには、IWDTRR レジスタに 0xFF を書き込んでから、カウント信号のサイクル数で最大 4 サイクルを要します (カウント 1 サイクルの IWDT クロック (IWDTCLK) 数は、クロック分周比選択ビット (IWDTCR.CKS[3:0]) の設定値により異なります)。

よって、リフレッシュ許可期間の終了位置またはダウンカウンタのアンダーフローが発生する 4 カウントサイクル前までには、IWDTRR レジスタへの 0xFF の書き込みを完了してください。ダウンカウンタの値はダウンカウンタ値ビット (IWDTSR.CNTVAL[13:0]) で確認できます。

[リフレッシュ動作のタイミング例]

- ウィンドウ開始位置を 0x1FFF とした場合、IWDTRR レジスタへの 0x00 の書き込みが 0x1FFF より前 (たとえば 0x2002) であっても、IWDTSR.CNTVAL[13:0] ビット値が 0x1FFF になってから IWDTRR レジスタへ 0xFF を書き込めば、リフレッシュが発生します。
- ウィンドウ終了位置を 0x1FFF とした場合、IWDTRR レジスタへ 0x00 → 0xFF を書き込んだ直後に IWDTSR.CNTVAL[13:0] ビットから読み出した値が 0x2003 (0x1FFF の 4 カウントサイクル前) 以上であれば、リフレッシュが行われます。
- リフレッシュ許可期間がカウント 0x0000 まで続く場合、アンダーフローの直前でリフレッシュが可能です。この場合、IWDTRR レジスタへ 0x00 → 0xFF を書き込んだ直後に IWDTSR.CNTVAL[13:0] ビットから読み出した値が 0x0003 (アンダーフローの 4 カウントサイクル前) 以上であれば、アンダーフローは発生せずに、リフレッシュが行われます。

図 24.6 に周辺クロック (PCLKB) > IWDT クロック (IWDTCLK) のとき、クロック分周比が IWDTCLK/1 である場合の IWDT リフレッシュ動作波形を示します。図 24.7 に周辺クロック (PCLKB) < IWDT クロック (IWDTCLK) のとき、クロック分周比が IWDTCLK/16 である場合の IWDT リフレッシュ動作波形を示します。

ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード 1 へ遷移する場合、遷移前にリフレッシュ手順を完了してください (IWDTRR レジスタに 0x00 を書き込んだ後に 0xFF を書き込む)。




図 24.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b, IWDTCR.TOPS[1:0] = 11b)




図 24.7 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0010b, IWDTCR.TOPS[1:0] = 01b)

24.3.4 ステータスフラグ

リフレッシュエラーフラグ (IWDTSR.REFEF) とアンダーフローフラグ (IWDTSR.UNDF) は、IWDT のリセット出力要因または IWDT の割り込み要求要因を保持します。

リセット状態の解除後または割り込み要求の発生後に、IWDTSR.REFEF フラグと IWDTSR.UNDF フラグを読み出すことで、リセットまたは割り込み要因を確認できます。

各フラグは、0 を書くことによってクリアされます。1 の書き込みは無効です。

各フラグをそのままにしても、動作に影響を与えません。フラグがクリアされなければ、IWDT が次のリセット信号を出力したときに、最初のリセットまたは割り込み要因がクリアされ、次のリセットまたは割り込み要因が書き込まれます。

24.3.5 リセット出力

レジスタスタートモードでリセット割り込み選択ビット (IWDTCR.RSTIRQS) を 1 にした場合、またはオートスタートモードで IWDT リセット割り込み要求選択ビット (OFS0.IWDTRSTIRQS) を 1 にした場合、ダウンカウンタのアンダーフローまたはリフレッシュエラー発生時に、リセット信号を 1 カウントサイクル間出力します。レジスタスタートモードでは、リセット信号のアサート後、ダウンカウンタが初期化され (全ビットが 0 になり)、その状態のまま維持されます。リセットが解除されて、プログラムが再起動した後は、リフレッシュ動作によってカウンタが再設定され、ダウンカウントを開始します。オートスタートモードでは、リセット出力後、自動的にダウンカウントを開始します。

24.3.6 割り込み要因

レジスタスタートモードでリセット割り込み選択ビット (IWDTCR.RSTIRQS) を 0 にした場合、またはオートスタートモードで IWDT リセット割り込み要求選択ビット (OFS0.IWDTRSTIRQS) を 0 にした場合、ダウンカウンタのオーバーフローまたはリフレッシュエラー発生時に、ノンマスクابل割り込み (IWDT_NMIUNDF) が 1 カウントサイクル間発生します。

24.3.7 ダウンカウンタ値の読み出し

IWDT のダウンカウンタは IWDT クロック (IWDTCLK) で動作しているため、カウンタ値を直接読み出すことはできません。

IWDT はカウンタ値を周辺クロック (PCLKB) に同期させて、IWDT ステータスレジスタ (IWDTSR) のダウンカウンタ値ビット (CNTVAL[13:0]) へ格納します。カウンタ値は、IWDTSR.CNTVAL[13:0] ビットに格納された値を読み出すことにより、間接的に確認できます。

カウンタ値の読み出しには周辺クロック PCLKB で数クロックサイクル (最大 4 クロックサイクル) を要するため、読み出されるカウンタ値は、実際のカウンタ値から 1 カウントずれる場合があります。

図 24.8 に周辺クロック (PCLKB) > IWDT クロック (IWDTCLK) のとき、クロック分周比が IWDTCLK/1 である場合の IWDT カウンタ値の読み出し処理を示します。図 24.9 に周辺クロック (PCLKB) < IWDT クロック (IWDTCLK) のとき、クロック分周比が IWDTCLK/16 である場合の IWDT カウンタ値の読み出し処理を示します。




図 24.8 IWDT カウンタ値の読み出し処理 (IWDTCR.CKS[3:0] = 0000b、IWDTCR.TOPS[1:0] = 11b の場合)




図 24.9 IWDT カウンタ値の読み出し処理 (IWDTCR.CKS[3:0] = 0010b、IWDTCR.TOPS[1:0] = 11b の場合)

24.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT のレジスタの対応関係

表 24.4 に、ダウンカウンタ、リセット／割り込み要求出力、カウント停止機能の制御に関して、オプション機能選択レジスタ 0 (OFS0) と IWDT のレジスタ (IWDT コントロールレジスタ (IWDTCR)、IWDT リセットコントロールレジスタ (IWDTRCR)、IWDT カウント停止コントロールレジスタ (IWDCSTPR)) の対応関係を示します。

IWDT スタートモード選択ビット (OFS0.IWDTSTRT) の設定により、オプション機能選択レジスタ 0 (OFS0) と IWDT のレジスタ (IWDTCR, IWDTRCR, IWDCSTPR) の制御を切り替えることができます。

オプション機能選択レジスタ 0 (OFS0) の設定は、IWDT の動作中、変更されずに維持されることに注意してください。

表 24.4 オプション機能選択レジスタ 0 (OFS0) と IWDT のレジスタの対応関係

制御対象	機能	OFS0 レジスタ (オートスタートモードで有効) OFS0.IWDTSTRT = 0	IWDT のレジスタ (レジスタスタートモードで有効) OFS0.IWDTSTRT = 1
ダウンカウンタ	タイムアウト期間選択	OFS0.IWDTTOPS[1:0]	IWDTCR.TOPS[1:0]
	クロック分周比選択	OFS0.IWDTCKS[3:0]	IWDTCR.CKS[3:0]
	ウィンドウ開始位置選択	OFS0.IWDRPSS[1:0]	IWDTCR.RPSS[1:0]
	ウィンドウ終了位置選択	OFS0.IWDRPES[1:0]	IWDTCR.RPES[1:0]
リセット出力／ 割り込み要求出力	リセット出力／ 割り込み要求出力選択	OFS0.IWDRSTIRQS	IWDTRCR.RSTIRQS
カウンタ停止	CPU スリープモードカウント停止 選択	OFS0.IWDTSLCSTP	IWDCSTPR.SLCSTP

24.4 イベントリンク機能によるリンク動作

割り込み要求信号がイベント信号として使用される場合、IWDT は設定したモジュールに対してリンク動作が可能です。IWDT は、ダウンカウンタのアンダーフロー時またはリフレッシュエラーの発生時のイベント信号を出力します。

レジスタスタートモードでのリセット割り込み要求選択ビット (IWDTRCR.RSTIRQS) またはオートスタートモードでの IWDT リセット割り込み要求選択ビット (OFS0.IWDRSTIRQS) の設定にかかわらず、IWDT はイベント信号を出力します。また、リフレッシュエラーフラグ (IWDTSR.REFEEF) またはアンダーフローフラグ

(IWDTSR.UNDFE) が保持されている状態で、次の割り込み要因が発生した場合も、イベント信号の出力が可能です。

25. イーサネット MAC コントローラ (ETHERC)

25.1 概要

本 MCU は、イーサネットあるいは IEEE802.3 の Media Access Control (MAC) 層規格に準拠したイーサネットコントローラ (ETHERC) を 1 チャンネル内蔵しています。ETHERC チャンネルには、1 チャンネルの MAC 層インタフェースがあります。物理層の LSI (PHY-LSI) と接続することにより、イーサネット/IEEE802.3 に準拠したフレームの送受信を行うことができます。また、ETHERC はイーサネット DMA コントローラ (EDMAC) に接続されているので、CPU を介することなくデータ転送を行うことができます。

表 25.1 に ETHERC の仕様を、図 25.1 に ETHERC の構成を、表 25.2 に入出力端子を示します。

また、図 25.1 と図 25.3 に MCU の外部 PHY-LSI との接続例を示します。

表 25.1 ETHERC の仕様

項目	仕様
チャンネル数	1 チャンネル
プロトコル	IEEE802.3x に準拠したフロー制御
データ送受信	イーサネット/IEEE802.3 規格に準拠したフレームを送受信
ビットレート	10Mbps および 100Mbps に対応
動作モード	全二重モードおよび半二重モードに対応
インタフェース	IEEE802.3u 規格に準拠した Media Independent Interface (MII)、Reduced Media Independent Interface (RMII) に対応
機能	<ul style="list-style-type: none"> • Magic Packet™ の検出 • Wake-on-LAN (WOL) 信号の出力
モジュールストップ機能	モジュールストップ状態に設定して消費電力の削減が可能
TrustZone フィルタ	セキュリティ属性およびプリビレッジ属性を設定可能




図 25.1 ETHERC 構成

表 25.2 ETHERC 入出力端子 (1/2)

動作モード	端子名称	入出力	説明
MII	ET0_TX_CLK (注1)	入力	送信クロック ET0_TX_EN、ET0_ETXD3~ET0_ETXD0、ET0_TX_ER 信号出力時のタイミング基準信号
	ET0_RX_CLK (注1)	入力	受信クロック ET0_RX_DV、ET0_ERXD3~ET0_ERXD0、ET0_RX_ER 信号入力時のタイミング基準信号
	ET0_TX_EN (注1)	出力	送信データ有効 ET0_ETXD3~ET0_ETXD0 上に有効な送信データが出力されたことを示す信号
	ET0_ETXD3~ET0_ETXD0 (注1)	出力	4 ビットの送信データ
	ET0_TX_ER (注1)	出力	送信エラー 送信中のエラーを PHY-LSI に通知するための信号
	ET0_RX_DV (注1)	入力	受信データ有効 ET0_ERXD3~ET0_ERXD0 上に有効な受信データがあることを示す信号
	ET0_ERXD3~ET0_ERXD0 (注1)	入力	4 ビットの受信データ
	ET0_RX_ER (注1)	入力	受信エラー PHY-LSI から ETHERC へ転送中のフレームにエラーがあることを示す信号
	ET0_CRIS (注1)	入力	キャリア感知
	ET0_COL (注1)	入力	衝突検出信号
	ET0_MDC (注1)	出力	マネジメントデータクロック ET0_MDIO 端子上的情報を転送するための基準クロック信号
	ET0_MDIO (注1)	入出力	管理データ入出力 PHY-LSI との間でマネジメントデータを交換するための双方向データ信号
	ET0_LINKSTA	入力	PHY-LSI からのリンクステータス入力
	ET0_EXOUT	出力	汎用出力端子
ET0_WOL	出力	Wake-on-LAN。Magic Packet が受信されたことを示す信号	

表 25.2 ETHERC 入出力端子 (2/2)

動作モード	端子名称	入出力	説明
RMII	REF50CK0 (注2)	入力	基準クロック RMII0_TXD_EN、RMII0_TXD1~RMII0_TXD0、RMII0_CRS_DV、 RMII0_RXD1~RMII0_RXD0、RMII0_RX_ER 端子のタイミング基準信号
	RMII0_TXD_EN (注2)	出力	送信データ有効 有効な送信データが RMII0_TXD1 および RMII0_TXD0 端子に出力されていることを示す信号
	RMII0_TXD1~RMII0_TXD0 (注2)	出力	2 ビットの送信データ
	RMII0_CRS_DV (注2)	入力	キャリア感知/受信データ有効 有効な受信データが RMII0_RXD1 および RMII0_RXD0 端子にあることを示す信号
	RMII0_RXD1~RMII0_RXD0 (注2)	入力	2 ビットの受信データ
	RMII0_RX_ER (注2)	入力	受信エラー PHY-LSI から ETHERC へ転送中のフレームにエラーがあることを示す信号。 「25.5.2. RMII 選択時の RMII0_RX_ER 端子への入力」の注記を参照してください。
	ET0_MDC (注2)	出力	マネジメントデータクロック ET0_MDIO 端子上の情報を送信するための基準クロック信号
	ET0_MDIO (注2)	入出力	マネジメントデータ入出力 PHY-LSI との間でマネジメントデータを交換するための双方向データ信号
	ET0_LINKSTA	入力	PHY-LSI からのリンクステータス入力
	ET0_EXOUT	出力	汎用出力端子
	ET0_WOL	出力	Wake-on-LAN。Magic Packet が受信されたことを示す信号

注 1. IEEE802.3u 準拠の MII 信号
注 2. IEEE802.3u 準拠の RMII 信号




図 25.2 PHY-LSI との接続例 (MII)




図 25.3 PHY-LSI との接続例 (RMII)

25.2 レジスタの説明

25.2.1 ECMR : ETHERC モードレジスタ

Base address: ETHERC0 = 0x4035_4100
 ETHERC0_NS = 0x5035_4100

Offset address: 0x00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	TPC	ZPF	PFR	RXF	TXF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	PRCF	—	—	MPDE	—	—	RE	TE	—	ILB	RTM	DM	PRM
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PRM	プロミスキャスモード 0: プロミスキャスモード禁止 1: プロミスキャスモード許可	R/W
1	DM	二重モード 0: 半二重モード 1: 全二重モード	R/W
2	RTM	ビットレート 0: 10 Mbps 1: 100 Mbps	R/W
3	ILB	内部ループバックモード 0: 通常のデータ送受信を行う 1: 全二重モードが選択されたときに ETHERC 内部でループバックを行う	R/W
4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	TE	送信許可 0: 送信機能許可 1: 送信機能禁止	R/W
6	RE	受信許可 0: 受信機能許可 1: 受信機能禁止	R/W
8:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
9	MPDE	Magic Packet 検出許可 0: Magic Packet 検出禁止 1: Magic Packet 検出許可	R/W
11:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	PRCEF	CRC エラーフレーム受信モード 0: EDMAC に CRC エラーを通知する 1: EDMAC に CRC エラーを通知しない	R/W
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	TXF	送信フロー制御動作モード 0: PAUSE フレームの自動送信禁止 (PAUSE フレームは自動では送信されない) 1: PAUSE フレームの自動送信許可 (PAUSE フレームは必要に応じて自動的に送信される)	R/W
17	RXF	受信フロー制御動作モード 0: PAUSE フレームの検出禁止 1: PAUSE フレームの検出許可	R/W
18	PFR	PAUSE フレーム受信モード 0: EDMAC に PAUSE フレームを転送しない 1: EDMAC に PAUSE フレームを転送する	R/W
19	ZPF	0 Time PAUSE フレーム許可 0: 0 の pause_time パラメータを含む PAUSE フレームを使用しない 1: 0 の pause_time パラメータを含む PAUSE フレームを使用する	R/W
20	TPC	PAUSE フレーム送信 0: PAUSE 期間中でも PAUSE フレームを送信する 1: PAUSE 期間中は PAUSE フレームを送信しない	R/W
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 S-TYPE3, P-TYPE3

ECMR レジスタは ETHERC の動作を制御します。TE および RE ビットを除き、このレジスタへのビットの設定はリセット後の初期化中に行ってください。それ以外のときに書き換える場合は、EDMAC0.EDMR.SWR ビットを 1 にして、EDMAC と ETHERC を初期状態に戻してからこのレジスタを再設定してください。

PRM ビット (プロミスキャスモード)

PRM ビットが 1 のとき、ETHERC はプロミスキャスモードで動作し、すべてのイーサネットフレームを受信します。プロミスキャスモードでは、宛先アドレスやブロードキャストアドレスが一致するかどうか、あるいはマルチキャストビットの設定にかかわらず、ETHERC は受信可能なすべてのフレームを受信します。

RTM ビット (ビットレート)

RTM ビットは RMII 選択時の送受信のビットレートを指定します。

ILB ビット (内部ループバックモード)

ILB ビットが 1 のとき、MCU 内部で送信フレームをループバックさせることができます。ループバックテストを行うときは DM ビットも 1 (全二重モード) にしてください。

TE ビット (送信許可)

TE ビットが 1 のとき、ETHERC の送信機能が有効になります。TE ビットが 0 のとき、処理中のフレームの送信を完了してから送信機能が無効になります。

RE ビット (受信許可)

RE ビットが 1 のとき、ETHERC の受信機能が有効になります。RE ビットが 0 のとき、処理中のフレームの受信を完了してから受信機能が無効になります。

PRCEF ビット (CRC エラーフレーム受信モード)

PRCEF ビットが 1 のとき、受信フレームでエラーを検出したとしても EDMAC に CRC エラーの発生が通知されません。したがって、EDMAC0.EESR.CERF フラグおよび受信ディスクリプタ 0 (RD0) の RFS0 ビットは 1 にはなりません。

ZPF ビット (0 Time PAUSE フレーム許可)


ZPF ビットが 1 のとき、前回送信した PAUSE フレームの PAUSE 時間が経過する前に PAUSE フレーム送信要求が取り消されると、pause_time パラメータが 0 の PAUSE フレームが送信されます。また、pause_time パラメータが 0 の PAUSE フレームを受信すると、ETHERC は送信可能な状態になります。

ZPF ビットが 0 の場合、受信 FIFO からの PAUSE フレーム送信要求が取り消されても、前回送信した PAUSE フレームの PAUSE 時間が経過するまでは、次の PAUSE フレームは送信されません。また、pause_time パラメータが 0 の PAUSE フレームを受信した場合、その PAUSE フレームは破棄されます。

25.2.2 RFLR : 受信フレーム長上限レジスタ

Base address: ETHERC0 = 0x4035_4100
 ETHERC0_NS = 0x5035_4100

Offset address: 0x08



ビット	シンボル	機能	R/W
11:0	RFL[11:0]	受信フレーム長上限 設定した値がそのままフレーム長の上限として使用されます。最小許容値は 1,518 バイト、最大許容値は 2,048 バイトです。1,518 バイトより小さい値は 1,518 バイトとして、2,048 バイトより大きい値は 2,048 バイトとして扱われます。	R/W
31:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

RFLR レジスタは、MCU が受信できる最大フレーム長を指定します。バイト単位で設定してください。ECMR.RE ビットが 1 (受信機能有効) のときは、このレジスタを書き換えしないでください。


RFL[11:0]ビット (受信フレーム長上限)

RFL[11:0]ビットにはチェックするフレーム値を設定します。フレーム長は受信フレームの宛先アドレス部からフレームチェックシーケンス (FCS) 部までのバイト数です。この長さが RFL[11:0]ビット値を超えたとき、EDMAC は「フレーム長超過」エラーの通知を受け、超えた分のデータは破棄されます。

25.2.3 ECSR : ETHERC ステータスレジスタ

Base address: ETHERC0 = 0x4035_4100
 ETHERC0_NS = 0x5035_4100

Offset address: 0x10



ビット	シンボル	機能	R/W
0	ICD	不正キャリア検出フラグ 0: PHY-LSI は、回線上で不正キャリアを検出していない 1: PHY-LSI は、回線上で不正キャリアを検出した	R/W(注1)

ビット	シンボル	機能	R/W
1	MPD	Magic Packet 検出フラグ 0: Magic Packet を検出していない 1: Magic Packet を検出した	R/W(注1)
2	LCHNG	リンク信号変化フラグ 0: ET0_LINKSTA 信号の変化を検出していない 1: ET0_LINKSTA 信号の変化 (High から Low、または Low から High) を検出した	R/W(注1)
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	PSRTO	PAUSE フレーム再送オーバーフラグ 0: PAUSE フレーム再送回数が上限値に達していない 1: PAUSE フレーム再送回数が上限値に達した	R/W(注1)
5	BFR	ブロードキャストフレーム連続受信フラグ 0: ブロードキャストフレームの連続受信を検出していない 1: ブロードキャストフレームの連続受信を検出した	R/W(注1)
31:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注1. フラグをクリアするには 1 を書き込みます。

ECSR レジスタは、ETHERC のステータスを表示するレジスタです。ECSR レジスタのいずれかのビットが 1 になり、ECSIPR レジスタの対応するビットが 1 (割り込み許可) の場合、EDMAC.EESR.ECI フラグは 1 になります。

ICD フラグ (不正キャリア検出フラグ)

ICD フラグは、回線上で PHY-LSI が不正なキャリアを検出したことを表します。PHY-LSI から図 25.11 に示すような受信エラー信号を受け取った場合、このフラグは 1 になります。PHY-LSI から入力される信号の変化が、プログラムが認識するよりも早い場合は、正しい情報が得られないことがあります。PHY-LSI のタイミングを確認してください。

LCHNG フラグ (リンク信号変化フラグ)

LCHNG フラグは、PHY-LSI から入力される ET0_LINKSTA 信号が High から Low、または Low から High に変化したことを表します。現在のリンク状態を確認するには、PSR.LMON フラグを参照してください。詳細については「25.5.1. LCHNG フラグの 1 への誤設定の防止」を参照してください。

PSRTO フラグ (PAUSE フレーム再送オーバーフラグ)

PSRTO フラグは、PAUSE フレームの自動送信を許可したときの PAUSE フレームの再送時、再送信の回数が TPAUSER レジスタに設定された値に到達したことを示します。

25.2.4 ECSIPR : ETHERC 割り込みイネーブルレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0x18

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	BFSIP R	PSRT OIP	—	LCHN GIP	MPDIP	ICDIP
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ICDIP	不正キャリア検出割り込み許可 0: 割り込み通知を禁止 1: 割り込み通知を許可	R/W

ビット	シンボル	機能	R/W
1	MPDIP	Magic Packet 検出割り込み許可 0: 割り込み通知を禁止 1: 割り込み通知を許可	R/W
2	LCHNGIP	リンク信号変化割り込み許可 0: 割り込み通知を禁止 1: 割り込み通知を許可	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	PSRTOIP	PAUSE フレーム再送信オーバー割り込み許可 0: 割り込み通知を禁止 1: 割り込み通知を許可	R/W
5	BFSIPR	ブロードキャストフレーム連続受信割り込み許可 0: 割り込み通知を禁止 1: 割り込み通知を許可	R/W
31:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

ECSIPR レジスタは、ECSR レジスタに表示されるステータスを EDMAC に通知するかどうかを選択します。各ビットは、ECSR レジスタの同じビット番号のフラグに対応しています。

25.2.5 PIR : PHY インタフェースレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0x20

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	MDI	MDO	MMD	MDC
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	x	0	0	0

ビット	シンボル	機能	R/W
0	MDC	MII/RMII マネジメントデータクロック ビットの値を ET0_MDC 端子から出力し、MII/RMII へのマネジメントデータクロックを供給します。	R/W
1	MMD	MII/RMII マネジメントモード 0: 読み出し 1: 書き込み	R/W
2	MDO	MII/RMII マネジメントデータアウト MMD ビットが 1 (書き込み) のとき、この値を ET0_MDIO 端子から出力し、MMD ビットが 0 (読み出し) のときは出力しません。	R/W
3	MDI	MII/RMII マネジメントデータイン ET0_MDIO 端子のレベルを表します。書く場合、0 としてください。	R
31:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

PIR レジスタは、MII または RMII 経由で PHY-LSI のレジスタにアクセスします。マネジメントクロック、マネジメントデータともソフトウェアにて制御します。MII および RMII レジスタへのアクセス方法については、「[25.3.4. MII および RMII レジスタへのアクセス](#)」を参照してください。

25.2.6 PSR : PHY ステータスレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0x28

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	— — — — — — — — — — — — — — — —															
Value after reset:	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0															
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	— — — — — — — — — — — — — — —															LMON
Value after reset:	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0															x

ビット	シンボル	機能	R/W
0	LMON	ET0_LINKSTA 端子ステータスフラグ ET0_LINKSTA 端子に PHY-LSI から出力されるリンク信号を接続することによって、リンク状態を読むことができます。極性の詳細については、接続する PHY-LSI の仕様を参照してください。	R
31:1	—	読むと 0 が読めます。	R

注. S-TYPE3, P-TYPE3

PSR レジスタは、PHY-LSI からのインタフェース信号を監視します。

25.2.7 RDMLR : 乱数生成カウンタ上限設定レジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0x40

Bit position:	31												19								0
Bit field:	— — — — — — — — — — — —												RMD[19:0]								
Value after reset:	0 0 0 0 0 0 0 0 0 0 0 0												0 0 0 0 x								

注. S-TYPE3, P-TYPE3

ビット	シンボル	機能	R/W
19:0	RMD[19:0]	乱数生成カウンタ 0x00000: 正常動作 0x00001~0xFFFFF: 設定禁止	R/W
31:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

RDMLR レジスタは、乱数生成部で使用しているカウンタの上限値を設定します。ECMR.TE ビットが 1 (送信機能有効) または ECMR.RE ビットが 1 (受信機能有効) の間は、このレジスタを書き換えなないでください。

25.2.8 IPGR : Interpacket Gap レジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0x50

Bit position:	31																	4	0
Bit field:	— — — — — — — — — — — — — — — — — — — —																	IPG[4:0]	
Value after reset:	0 0																	1 0 1 0 0	

ビット	シンボル	機能	R/W
4:0	IPG[4:0]	Interpacket Gap 0x00: 16 ビットタイム 0x01: 20 ビットタイム ⋮ 0x14: 96 ビットタイム (初期値) ⋮ 0x1F: 140 ビットタイム	R/W
31:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W


注. S-TYPE3, P-TYPE3

IPGR レジスタは、Interpacket Gap (IPG) の値を設定します。ECMR.TE ビットが 1 (送信機能有効) または ECMR.RE ビットが 1 (受信機能有効) の間は、このレジスタを書き換えしないでください。IPG の詳細については「25.3.6. IPG の変更による伝送効率の調整」を参照してください。

25.2.9 APR : 自動 PAUSE フレームレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0x54



Value after reset: 0

ビット	シンボル	機能	R/W
15:0	AP[15:0]	自動 PAUSE 時間設定 自動送信する PAUSE フレームの pause_time パラメータ値を設定します。設定値の 512 倍のビットタイムが経過するまで送信は行われません。	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W


注. S-TYPE3, P-TYPE3

APR レジスタは、自動送信する PAUSE フレームの PAUSE 時間を設定します。APR レジスタに設定した値が PAUSE フレームの pause_time パラメータとして使用されます。ECMR.TE ビットが 1 (送信機能有効) または ECMR.RE ビットが 1 (受信機能有効) の間は、このレジスタを書き換えしないでください。

25.2.10 MPR : 手動 PAUSE フレームレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0x58



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 x x x x x x x x x x x x x x x x x x

ビット	シンボル	機能	R/W
15:0	MP[15:0]	手動 PAUSE 時間設定 手動送信する PAUSE フレームの pause_time パラメータ値を設定します。設定値の 512 倍のビットタイムが経過するまで送信は行われません。 読み出し値は不定です。	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3


MPR レジスタは、手動送信する PAUSE フレームの PAUSE 時間を設定します。MPR レジスタに設定した値が PAUSE フレームの pause_time パラメータとして使用されます。このレジスタに値を設定すると、PAUSE フレーム

25.2.13 TPAUSECR : PAUSE フレーム再送カウンタ

Base address: ETHERC0 = 0x4035_4100
 ETHERC0_NS = 0x5035_4100

Offset address: 0x68

Bit position: 31 7 0



Value after reset: 0

ビット	シンボル	機能	R/W
7:0	TXP[7:0]	PAUSE フレーム再送回数 PAUSE フレームが再送された回数	R
31:8	—	読むと 0 が読めます。	R

注: S-TYPE3, P-TYPE3


TPAUSECR レジスタは、PAUSE フレームが自動再送された回数を示すカウンタです。レジスタが読み出されると、カウンタはリセットされます。

25.2.14 BCFRR : ブロードキャストフレーム受信回数設定レジスタ

Base address: ETHERC0 = 0x4035_4100
 ETHERC0_NS = 0x5035_4100

Offset address: 0x6C

Bit position: 31 15 0



Value after reset: 0

ビット	シンボル	機能	R/W
15:0	BCF[15:0]	ブロードキャストフレーム連続受信回数設定 0x0000 受信回数は無制限 : 0x0001 受信フレーム数は 1 : : 0xFFFF 受信フレーム数は 65,535 : :	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE3, P-TYPE3


BCFRR レジスタは、ブロードキャストフレームを連続で受信できる回数を設定します。BCF[15:0] ビット値で設定した受信フレーム数を超えた場合、以降のブロードキャストフレームは破棄されます。EMCR.RE ビットが 1 (受信機能有効) のときは、このレジスタを書き換えしないでください。

25.2.15 MAHR : MAC アドレス上位ビットレジスタ

Base address: ETHERC0 = 0x4035_4100
 ETHERC0_NS = 0x5035_4100

Offset address: 0xC0

Bit position: 31 0



Value after reset: 0

ビット	シンボル	機能	R/W
31:0	MAHR[31:0]	MAC アドレス上位ビット 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3


MAHR レジスタは、48 ビットの MAC アドレスの上位 32 ビット ([47:16]) を設定します。たとえば MAC アドレスが 01-23-45-67-89-AB である場合は、レジスタを 0x01234567 に設定します。

MAHR レジスタの設定は、リセット後の初期設定時に行ってください。ECMR.TE ビットが 1 (送信機能有効) または ECMR.RE ビットが 1 (受信機能有効) の間は、このレジスタを書き換えしないでください。書き換える場合は、EDMAC0.EDMR.SWR ビットを 1 にして、EDMAC と ETHERC を初期状態に戻してからこのレジスタを再設定してください。

25.2.16 MALR : MAC アドレス下位ビットレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xC8



Value after reset: 0

ビット	シンボル	機能	R/W
15:0	MALR[15:0]	MAC アドレス下位ビット MAC アドレスの下位 16 ビットを設定します。	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3


MALR レジスタは、48 ビットの MAC アドレスの下位 16 ビットを設定します。たとえば MAC アドレスが 01-23-45-67-89-AB である場合は、レジスタを 0x000089AB に設定します。

MALR レジスタの設定は、リセット後の初期設定時に行ってください。ECMR.TE ビットが 1 (送信機能有効) または ECMR.RE ビットが 1 (受信機能有効) の間は、このレジスタを書き換えしないでください。書き換える場合は、EDMAC0.EDMR.SWR ビットを 1 にして、EDMAC と ETHERC を初期状態に戻してからこのレジスタを再設定してください。

25.2.17 TROCR : 送信リトライオーバーカウンタレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xD0



Value after reset: 0

ビット	シンボル	機能	R/W
31:0	TROCR[31:0]	送信リトライオーバーカウンタ 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3

TROCR レジスタは、送信リトライに失敗したフレーム数を示すカウンタです。フレームの再送が 15 回失敗するたびにレジスタ値が 1 インクリメントされます。レジスタ値が 0xFFFF_FFFF になると、カウンタが停止します。TROCR レジスタに任意の値を書き込むと、カウンタ値は 0 になります。

25.2.18 CDCR : 遅延衝突検出カウンタレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xD4

Bit position: 31 0

Bit field: CDCR[31:0]

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	CDCR[31:0]	遅延衝突検出カウンタ 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3

CDCR レジスタは、送信開始以降に検出した遅延衝突の回数を示すカウンタです。レジスタ値が 0xFFFF_FFFF になると、カウンタが停止します。CDCR レジスタに任意の値を書き込むと、カウンタ値は 0 になります。

25.2.19 LCCR : キャリア消失カウンタレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xD8

Bit position: 31 0

Bit field: LCCR[31:0]

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	LCCR[31:0]	キャリア消失カウンタ 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3

LCCR レジスタは、フレーム送信中に検出したキャリア消失回数を示すカウンタです。

レジスタ値が 0xFFFF_FFFF になると、カウンタが停止します。LCCR レジスタに任意の値を書き込むと、カウンタ値は 0 になります。

25.2.20 CNDCR : キャリア未検出カウンタレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xDC

Bit position: 31 0

Bit field: CNDCR[31:0]

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	CNDCR[31:0]	キャリア未検出カウンタ 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3

CNDCR レジスタは、プリアンプル送信中にキャリアを検出できなかった回数を示すカウンタです。レジスタ値が 0xFFFF_FFFF になると、カウンタが停止します。CNDCR レジスタに任意の値を書き込むと、カウンタ値は 0 になります。

25.2.21 CEFPCR : CRC エラーフレーム受信カウンタレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xE4

Bit position: 31 0

Bit field: CEFPCR[31:0]

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	CEFPCR[31:0]	CRC エラーフレーム受信カウンタ 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3

CEFPCR レジスタは、CRC エラーを検出した受信フレームの回数を示すカウンタです。レジスタ値が 0xFFFF_FFFF になると、カウンタが停止します。CEFPCR レジスタに任意の値を書き込むと、カウンタ値は 0 になります。

25.2.22 FRECR : フレーム受信エラーカウンタレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xE8

Bit position: 31 0

Bit field: FRECR[31:0]

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	FRECR[31:0]	フレーム受信エラーカウンタ 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3

FRECR レジスタは、フレーム受信エラーの回数を示すカウンタです。PHY-LSI は、ET0_RX_ER 端子を使用してフレーム受信エラーを ETHERC に通知します。FRECR レジスタは、ET0_RX_ER 端子が High になるたびにインクリメントします。レジスタ値が 0xFFFF_FFFF になると、カウンタが停止します。FRECR レジスタに任意の値を書き込むと、カウンタ値は 0 になります。

25.2.23 TSFRCCR : ショートフレーム受信カウンタレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xEC

Bit position: 31 0

Bit field: TSFRCCR[31:0]

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	TSFRCCR[31:0]	ショートフレーム受信カウンタ 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3

TSFRCR レジスタは、64 バイトより短いショートフレームの受信回数を示すカウンタです。レジスタ値が 0xFFFF_FFFF になると、カウンタが停止します。TSFRCR レジスタに任意の値を書き込むと、カウンタ値は 0 になります。

25.2.24 TLFRCCR : ロングフレーム受信カウンタレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xF0

Bit position: 31 0

Bit field: TLFRCCR[31:0]

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	TLFRCCR[31:0]	ロングフレーム受信カウンタ 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3

注. TLFRCCR レジスタは、アライメントエラーのあるフレームを受信したときにはインクリメントしません。この場合、RFCR レジスタがインクリメントします。

TLFRCCR レジスタは、RFLR レジスタ値より長いロングフレームの受信回数を示すカウンタです。レジスタ値が 0xFFFF_FFFF になると、カウンタが停止します。TLFRCCR レジスタに任意の値を書き込むと、カウンタ値は 0 になります。

25.2.25 RFCR : 端数ビットフレーム受信カウンタレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xF4

Bit position: 31 0

Bit field: RFCR[31:0]

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	RFCR[31:0]	端数ビットフレーム受信カウンタ 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3

RFCR レジスタは、端数ビットフレーム（8 ビットに満たない端数ビットデータを含むフレーム）が受信された回数を示すカウンタです。レジスタ値が 0xFFFF_FFFF になると、カウンタが停止します。RFCR レジスタに任意の値を書き込むと、カウンタ値は 0 になります。

25.2.26 MAFCR : マルチキャストアドレスフレーム受信カウンタレジスタ

Base address: ETHERC0 = 0x4035_4100
ETHERC0_NS = 0x5035_4100

Offset address: 0xF8

Bit position: 31 0

Bit field: MAFCR[31:0]

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	MAFCR[31:0]	マルチキャストアドレスフレーム受信カウンタ 以下を参照してください。	R/W

注. S-TYPE3, P-TYPE3

MAFCR レジスタは、マルチキャストアドレスが設定されたフレームの受信回数を示すカウンタです。レジスタ値が 0xFFFF_FFFF になると、カウンタが停止します。MAFCR レジスタに任意の値を書き込むと、カウンタ値は 0 になります。

25.3 動作説明

ETHERC の動作概要を以下に示します。ETHERC は、IEEE802.3x に準拠したフロー制御に対応しており、PAUSE フレームの送受信が可能です。

25.3.1 送信

ETHERC 送信部は、EDMAC から送信要求があると、送信データをフレームに組み立てて MII または RMII に出力します。MII または RMII を経由した送信フレームは、PHY-LSI によって回線上に送出されます。

図 25.4 に、ETHERC 送信部の状態遷移を示します。




図 25.4 ETHERC 送信部の状態遷移

ETHERC 送信部の状態遷移は以下のとおりです。

1. ECMR.TE ビットが 1 に設定されると、ETHERC は送信アイドル状態に移行する。
2. EDMAC から送信要求があると、ETHERC はキャリア感知状態に遷移します。ETHERC は、Interpacket Gap 時間を待ってからプリアンブルを MII または RMII に送出します。キャリア感知を必要としない全二重通信モードを選択しているときには、EDMAC から送信要求があると即座にプリアンブルを送出します。
3. ETHERC は、スタートフレームデリミタ (SFD)、送信データ、CRC を順次送信する。送信が正常に完了すると、ETHERC は EDMAC に正常に完了したことを通知し、EDMAC は EDMAC0.EESR.TC フラグを 1 に設定する。データ送信中に遅延衝突またはキャリア消失が検出されると、ETHERC は送信を停止し、EDMAC にエラーを通知する。
4. Interpacket Gap として指定した時間が経過すると、ETHERC はアイドル状態になり、送信データが残っている場合は送信を続行する。

25.3.2 受信

ETHERC 受信部は、MII または RMII より入力された受信フレームをプリアンプル、SFD (スタートフレームデリミタ)、受信データおよび CRC に分解し、受信データ (宛先アドレス、送信元アドレス、タイプ/長さ、データ/LLC) のみを転送します。ETHERC 受信部の状態遷移を図 25.5 に示します。




図 25.5 ETHERC 送信部の状態遷移

ETHERC 受信部の状態遷移は以下のとおりです。

1. ECMR.RE ビットが 1 に設定されると、ETHERC は受信アイドル状態に移行する。
2. 受信パケットのプリアンプルに続く SFD が検出されると、ETHERC は受信を開始する。受信した SFD が無効な場合、ETHERC はフレームを破棄する。
3. ノーマルモードの場合、受信フレームの宛先アドレスが MCU のアドレスであるか、受信フレームがブロードキャストフレームまたはマルチキャストフレームである場合、ETHERC はデータ受信を開始する。プロミスキャストモードの場合、ETHERC は受信フレームタイプにかかわらずデータ受信を開始する。
4. MII または RMII からのデータを受信した後、ETHERC は CRC をチェックする。ETHERC は CRC チェックの結果を EDMAC に通知する。受信バッファに受信データが転送された後、CRC チェックの結果は受信ディスクリプタ内にステータスとしてライトバックされる。また、EDMAC0.EESR.CERF フラグにも反映される。
5. 1 つのフレームの受信完了後、ECMR.RE ビットが 1 の場合、ETHERC は次のフレームの受信に備える。

25.3.3 フレームタイミング

25.3.3.1 MII フレームタイミング

図 25.6 から図 25.11 に、MII フレームタイミングを示します。




図 25.6 MII フレーム送信タイミング（正常送信時）




図 25.7 MII フレーム送信タイミング（衝突発生時）




図 25.8 MII フレーム送信タイミング（送信エラー発生時）




図 25.9 MII フレーム受信タイミング (正常受信時)




図 25.10 MII フレーム受信タイミング (受信エラー通知時)




図 25.11 MII フレーム受信タイミング (不正キャリア通知時)

25.3.3.2 RMII フレームタイミング

図 25.12 から 図 25.14 に、RMII フレームタイミングを示します。




図 25.12 RMII フレーム送信タイミング (正常送信時)




図 25.13 RMII フレーム受信タイミング (正常受信時)




図 25.14 RMII フレーム受信タイミング (不正キャリア検出時)

25.3.4 MII および RMII レジスタへのアクセス

PHY-LSI 内にある MII と RMII レジスタへは、PIR レジスタを使用してアクセスします。MII および RMII 管理フレームフォーマットに従ったシリアルデータを、ET0_MDC、ET0_MDIO 端子をソフトウェアで制御して送受信します。

25.3.4.1 MII および RMII 管理フレームのフォーマット

MII および RMII 管理フレームのフォーマットを表 25.3 に示します。

表 25.3 MII および RMII 管理フレームのフォーマット

アクセスの種類	MII および RMII 管理フレーム								
	項目	PRE	ST	OP	PHYAD	REGAD	TA	DATA	IDLE
	ビット数	32	2	2	5	5	2	16	1
読み出し	1...1	01	10	00001	RRRRR	Z0	DDDDDD DDDDDD DD	Z	
書き込み	1...1	01	01	00001	RRRRR	10	DDDDDD DDDDDD DD	Z	

注. PRE (Preamble) : 32 個の連続する 1 を送信
 ST (Stat of Frame) : 01b を送信
 OP (Operation code) : 読み出し時は 10b、書き込み時は 01b を送信
 PHYAD (PHY Address) : 1 つの MAC に最大 32 個の PHY-LSI を接続可能この 5 ビットで PHY-LSI を選択 PHY-LSI のアドレスが 1 番の場合、0x01 を送信
 REGAD (Register Address) : PHY-LSI にある最大 32 個のレジスタから 1 つを選択レジスタアドレスが 1 番の場合、0x01 を送信
 TA (Turnaround) : 読み出し動作時にレジスタアドレスとデータが衝突しないようにするため 2 ビット分の切り替え時間を使用。書き込み動作時は 10b を送信読み出し動作時は、1 ビット分のバス解放 (Z 出力) を行う

(PHY-LSI からは次のクロックで 0 が出力されるため Z0 と表記)
 DATA (データ) : 16 ビットデータ MSB 側から順次送信あるいは受信
 IDLE (Idle Condition) : 次の MII または RMII 管理フォーマット入力までの待機時間。書き込み時は、バス解放 (Z 出力) を行う。読み出し時は、TA 時にバス解放済みであり制御不要

25.3.4.2 MII および RMII レジスタアクセス手順

MII および RMII レジスタへのアクセスは、1 ビット単位のデータの書き込み、1 ビット単位のデータの読み出し、およびバス解放を含みます。MII および RMII レジスタアクセスタイミングの例を [図 25.15](#) ~ [図 25.18](#) に示します。アクセスタイミングは、PHY-LSI の種類によって異なります。




図 25.15 1 ビットデータの書き込みフロー




図 25.16 バス解放フロー (表 25.3 の読み出し動作時の TA)




図 25.17 1 ビットデータの読み出しフロー




図 25.18 バス解放フロー (表 25.3 の書き込み動作時の IDLE)

25.3.5 Magic Packet の検出

ETHERC は Wake-on-LAN (WOL) に対応しています。WOL は、ホストデバイスなどから送信された Magic Packet を検出し、スリープなどの低消費電力モードから MCU を復帰する機能です。ETHERC が Magic Packet を検出すると、ET0_WOL 端子から High を出力します。ET0_WOL 端子を Low にするには、EDMAC0.EDMR.SWR ビットに 1 を書き込みます。

Magic Packet はブロードキャストモードで送信されるため、フォーマットで選択した宛先 MAC アドレスにかかわらず受信されます。ETHERC は、宛先 MAC アドレスが自身の MAC アドレスと一致する場合にのみ、ET0_WOL 端子から High を出力します。Magic Packet の詳細については、AMD 社の技術資料を参照してください。

MCU で WOL を使用する場合の手順例を以下に示します。

1. ICU を設定して、ETHER_EINT0 割り込み要求を禁止する。
2. ECMR.MPDE ビットを 1 に設定して Magic Packet 検出を許可し、ECMR.RE ビットを 1 に設定して受信を許可する。
3. ECSIPR.MPDIP ビットを 1 に設定して、Magic Packet 検出割り込みの通知を許可する。
4. EDMAC0.EESIPR.ECIIP ビットを 1 に設定して、ETHERC ステータスレジスタ要因割り込みを許可する。
5. ICU を設定して、ETHER_EINT0 割り込み要求を許可する。
6. 要求通り、CPU の動作モードを CPU スリープモードに変更するか、または未使用のペリフェラルをモジュールストップ状態にする。
7. Magic Packet が検出されると、CPU に割り込み要求が送信される。ET0_WOL 端子から High が出力され、Magic Packet が検出されたことを周辺機器に通知する。

25.3.5.1 Magic Packet 検出時の制限事項

ETHERC は、Magic Packet の受信を待っているときも、ブロードキャストパケットを含むパケットを受信します。つまり、Magic Packet が検出されたときに、EDMAC の受信 FIFO に受信データがすでに格納されている場合があります。また、ECSR および EDMAC0.EESR レジスタのフラグも変化している可能性があります。Magic Packet を検出して通常の動作に戻る場合は、EDMAC0.EDMR.SWR ビットを 1 に設定して ETHERC と EDMAC を初期状態に戻してください。

25.3.6 IPG の変更による伝送効率の調整

IPG は、送信フレーム間の非送信期間です。ETHERC は IPG の値を変更することができ、設定された IPGR レジスタの値に従って伝送効率を増減します。一般的な値は、IEEE802.3 規格で指定されています。設定を変更するときは、同じネットワーク内のすべてのデバイスが正常に動作することを確認してください。




図 25.19 IPG の変化による伝送効率の違い

25.3.7 フロー制御

全二重モードの場合、ETHERC は IEEE802.3x に準拠したフロー制御を実行でき、受信側と送信側を個別に設定することができます。PAUSE フレームは自動または手動で送信できます。

25.3.7.1 PAUSE フレームの自動送信

ECMR.TXF ビットを 1 に設定すると、PAUSE フレームの自動送信が有効になります。PAUSE フレームは、EDMAC からの PAUSE フレーム送信要求によって自動的に送信されます。PAUSE フレームの `pause_time` パラメータには、`APR.AP[15:0]` ビット値が使用されます。

PAUSE フレームの送信後、PAUSE 時間の経過後も EDMAC が PAUSE フレームの送信を要求している場合、PAUSE フレームが再送信されます。PAUSE フレームの再送回数の上限は、`TPAUSER.TPAUSE[15:0]` ビットで設定することができます。再送回数が最大値に達すると、以降の PAUSE フレームは送信されません。

図 25.20 に、PAUSE フレーム自動送信を設定する手順を示します。




図 25.20 PAUSE フレーム自動送信の設定手順例

25.3.7.2 PAUSE フレームの手動送信

PAUSE フレームはいつでも手動で送信することができます。プログラムで PAUSE フレームの pause_time パラメータを MPR.MP[15:0]ビットに書き込むと、ETHERC は PAUSE フレームを 1 回送信します。PAUSE フレームを複数回送信するには、送信ごとに MPR.MP[15:0]ビットへの書き込みを実行してください。

25.3.7.3 PAUSE フレーム受信

ECMR.RXF ビットを 1 に設定すると、PAUSE フレームの検出が有効になります。PAUSE フレームを受信すると、ETHERC は現在のフレームの送信を完了し、受信した PAUSE フレームの PAUSE 時間が経過するまで次のフレームを送信しません。ETHERC はまた、RFCF.RPAUSE[7:0] ビット値をインクリメントします。

ただし、ECMR.ZPF ビットが 1 の場合、PAUSE 時間の経過を待っている間に 0 の pause_time パラメータを含む PAUSE フレームを受信すると、ETHERC はただちに送信可能になります。

25.4 割り込み

ECSR レジスタのいずれかのフラグが 1 になり、ECSIPR レジスタの対応するビットが 1 の場合、ETHERC は EDMAC に割り込み要因ステータスを通知します。通知を受信すると、EDMAC は EDMAC0.EESR.ECI フラグを 1 に設定します。EDMAC0.EESIPR.ECIIP ビットが 1 の場合、EDMAC は ETHER_EINT0 割り込み要求を CPU に送ります。

詳細は、「[26. イーサネット DMA コントローラ \(EDMAC\)](#)」を参照してください。

25.5 使用上の注意事項

25.5.1 LCHNG フラグの 1 への誤設定の防止

ET0_LINKSTA 端子の入力レベルに変化がない場合でも、ECSR.LCHNG フラグが 1 に設定される場合があります。このような場合、PFS.PmnPFS レジスタを設定して ET0_LINKSTA 信号をポートに割り当てるときや、EDMAC0.EDMR.SWR ビットを使用して ETHERC および EDMAC ソフトウェアリセットを解除するときに、ET0_LINKSTA 端子には High が入力されます。MPC が ET0_LINKSTA 信号を割り当てない場合、または ETHERC および EDMAC のソフトウェアリセット中、外部端子への入力レベルにかかわらず ECSR の ET0_LINKSTA 信号が Low に固定されるため、ECSR.LCHNG フラグは 1 に設定されます。

リンク信号変更割り込みを誤って生成しないようにするには、ECSR.LCHNG フラグをクリアしてから、ECSIPR.LCHNGIP ビットを 1 に設定してください。

25.5.2 RMII 選択時の RMII0_RX_ER 端子への入力

RMII を選択した状態で、PHY-LSI から受信した受信エラー信号の幅が REF50CK0 クロックの 1 サイクル分 (50 MHz) のみの場合、その信号はエラー信号として認識されません。

25.5.3 半二重モードでの衝突発生

半二重モードでは、受信から 21 クロックサイクル (50 MHz) 以内に送信が開始され、通信が衝突する場合があります。

26. イーサネット DMA コントローラ (EDMAC)

26.1 概要

MCU は、イーサネットコントローラ (ETHERC) 向けのイーサネット DMA コントローラ (EDMAC) を 1 チャンネル内蔵しています。

EDMAC は、通信の送信と受信バッファ管理の大半を制御します。これにより、CPU の負荷を削減し、効率的なデータ送受信が可能になります。データ転送は、メモリ内のディスクリプタと呼ばれる情報に従って制御されます。EDMAC0 は、ETHERC0 のデータ送受信を制御します。

表 26.1 に EDMAC の仕様を、図 26.1 にその構成を示します。図 26.2 に、メモリ内のディスクリプタおよび送受信バッファの構成を示します。

表 26.1 EDMAC の仕様

項目	内容
データの送受信	<ul style="list-style-type: none"> ディスクリプタによる送受信制御 1 バッファ/フレーム (シングルバッファ/フレーム送受信)、複数バッファ/フレーム (マルチバッファ/フレーム送受信) の転送方式に対応
機能	<ul style="list-style-type: none"> ブロック転送 (32 バイト単位) によるシステムバス占有時間を最小化 送信または受信フレームステータスのディスクリプタへのライトバック 受信データへのパディング挿入
モジュールストップ機能	モジュールストップ状態に設定して消費電力を低減
TrustZone フィルタ	セキュリティ属性およびプリビレッジ属性を設定可能




図 26.1 EDMAC の構成




図 26.2 メモリ内のディスクリプタおよび送受信バッファの構成

26.2 レジスタの説明

26.2.1 EDMR : EDMAC モードレジスタ

Base address: EDMAC0 = 0x4035_4000
 EDMAC0_NS = 0x5035_4000

Offset address: 0x00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	DE	DL[1:0]	—	—	—	—	SWR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SWR	ソフトウェアリセット 1が書き込まれると、EDMAC および ETHERC の関連チャンネルがリセットされます。 TDLAR、RDLAR、RMFCR、TFUCR、RFOCR レジスタは、このビットではリセットされません。読むと0が読めます。	R/W
3:1	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
5:4	DL[1:0]	送信/受信ディスクリプタ長指定 0 0: 16 バイト 0 1: 32 バイト 1 0: 64 バイト 1 1: 16 バイト	R/W
6	DE	ビッグエンディアンモード/リトルエンディアンモード(注1) 0: ビッグエンディアンモード 1: リトルエンディアンモード	R/W
31:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注 1. この設定は、送受信バッファ用のデータに適用されます。送受信ディスクリプタおよびレジスタには適用されません。

EDMR レジスタは、EDMAC の動作を制御します。EDMR レジスタの設定は、リセット後の初期化プロセス中に実行してください。初期化プロセス以外にこのレジスタを書き換える場合、SWR ビットを 1 に設定して EDMAC および ETHERC をリセットしてから、このレジスタを再設定してください。データ送受信中に ETHERC および EDMAC がリセットされると、異常なデータが回線に送信される可能性があります。ETHERC の送受信機能が有効のときは、このレジスタを書き換えしないでください。ETHERC および EDMAC を初期化するには、周辺モジュールクロック (PCLKA) 64 サイクル分の時間がかかります。ETHERC および EDMAC のレジスタにアクセスする前に、初期化を完了してください。

26.2.2 EDTRR : EDMAC 送信要求レジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x08

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	TR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TR	送信要求 1 が書き込まれると、EDMAC は関連するディスクリプタを読み出し、TD0.TACT ビットが 1 のフレームを送信します。TR ビットは、すべての有効フレームが送信されてから 0 にクリアされます。0 の書き込みは無効です。	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

EDTRR レジスタは、EDMAC の送信を制御します。EDMAC は、1 つのフレームを送信すると次のディスクリプタを読み出します。ディスクリプタ内の TD0.TACT ビットが 1 のとき、EDMAC は送信を継続します。TD0.TACT ビットが 0 のとき、EDMAC は TR ビットに 0 を設定し、送信を停止します。

26.2.3 EDRRR : EDMAC 受信要求レジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RR	受信要求 0: 受信機能を無効にする(注1) 1: 受信ディスクリプタを読み出し、受信機能を有効にする	R/W
31:1	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3, P-TYPE3

注 1. フレームの受信中に受信機能が無効になっていると、受信ディスクリプタのライトバックは正常に行われません。以降、受信ディスクリプタを読み出すためのポインタが異常となり、EDMAC は正常に動作することができません。この場合、EDMAC の受信機能を再度有効にするには、EDMR.SWR ビットを 1 に設定することで、ソフトウェアリセットを実行します。EDMAC をリセットせずに EDMAC の受信機能を無効にするには、ETHERC0.ECMR.RE ビットを 0 に設定します。EDMAC の受信が完了し、受信ディスクリプタのライトバックが確認できた後、RR ビットを 0 にしてください。

EDRRR レジスタは、EDMAC の受信を制御します。RR ビットが 1 に設定されているとき、EDMAC は受信ディスクリプタを読み出します。

RD0.RACT ビットが 1 であれば、ETHERC からの受信要求を待ちます。受信バッファサイズ of データを受信すると、EDMAC は次のディスクリプタを読み出し、フレームの受信を待ちます。RD0.RACT ビットが 0 のとき、EDMAC は RR ビットに 0 を設定し、受信を停止します。

26.2.4 TDLAR : 送信ディスクリプタリスト開始アドレスレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x18

Bit position:	31																0
Bit field:																	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	—	これらのビットは、送信ディスクリプタリストの開始アドレスを指定します。EDMR.DL[1:0]ビットで選択したディスクリプタ長に合わせて開始アドレスを設定してください。 <ul style="list-style-type: none"> ● 16 バイトバウンダリ：下位 4 ビット = 0000b ● 32 バイトバウンダリ：下位 5 ビット = 00000b ● 64 バイトバウンダリ：下位 6 ビット = 000000b 	R/W

注. S-TYPE3, P-TYPE3

TDLAR レジスタは、送信ディスクリプタリストの開始アドレスを指定します。EDMR.DL[1:0]ビットで選択されたディスクリプタ長に従って、各ディスクリプタを、対応する境界に配置します。送信中は、TDLAR レジスタを書き換えしないでください。TDLAR の書き換えは、EDTRR.TR ビットが 0 の間に行います。

26.2.5 RDLAR : 受信ディスクリプタリスト開始アドレスレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x20

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	—	受信ディスクリプタリストの開始アドレスを設定します。EDMR.DL[1:0]ビットで選択されたディスクリプタ長に従って、開始アドレスを設定します。 ● 16 バイト境界：下位 4 ビット=0000b ● 32 バイト境界：下位 5 ビット=00000b ● 64 バイト境界：下位 6 ビット=000000b	R/W

注. S-TYPE3, P-TYPE3

RDLAR レジスタは、受信ディスクリプタリストの開始アドレスを指定します。EDMR.DL[1:0]ビットで選択されたディスクリプタ長に従って、各ディスクリプタを、対応する境界に配置します。受信中は、RDLAR レジスタを書き換えしないでください。RDLAR の書き換えは、EDRRR.RR ビットが 0 の間に行います。

26.2.6 EESR : ETHERC/EDMAC ステータスレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x28

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:	—	TWB	—	—	—	TABT	RABT	RFCO F	ADE	ECI	TC	TDE	TFUF	FR	RDE	RFOF
------------	---	-----	---	---	---	------	------	-----------	-----	-----	----	-----	------	----	-----	------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	CND	DLC	CD	TRO	RMAF	—	—	RRF	RTLF	RTSF	PRE	CERF
------------	---	---	---	---	-----	-----	----	-----	------	---	---	-----	------	------	-----	------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	CERF	CRC エラーフラグ 0: CRC エラーの発生なし 1: CRC エラー検出	R/W
1	PRE	PHY-LSI 受信エラーフラグ 0: PHY-LSI 受信エラー未検出 1: PHY-LSI 受信エラー検出	R/W
2	RTSF	ショートフレーム受信エラーフラグ 0: ショートフレーム受信エラー未検出 1: ショートフレーム受信エラー検出	R/W
3	RTLF	ロングフレーム受信エラーフラグ 0: ロングフレーム受信エラー未検出 1: ロングフレーム受信エラー検出	R/W
4	RRF	端数ビットフレーム受信フラグ 0: 端数ビットフレーム受信エラー未検出 1: 端数ビットフレーム受信エラー検出	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
7	RMAF	マルチキャストアドレスフレーム受信フラグ 0: マルチキャストアドレスフレーム未受信 1: マルチキャストアドレスフレーム受信	R/W
8	TRO	送信リトライオーバーフラグ 0: 送信リトライオーバー未検出 1: 送信リトライオーバー検出	R/W
9	CD	遅延衝突検出フラグ 0: 遅延衝突未検出 1: フレーム送信中に遅延衝突を検出	R/W
10	DLC	キャリア消失検出フラグ 0: キャリア消失未検出 1: フレーム送信中にキャリア消失を検出	R/W
11	CND	キャリア未検出フラグ 0: 送信開始時にキャリア検出 1: プリアンブル送信中にキャリア未検出	R/W
15:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	RFOF	受信 FIFO オーバーフローフラグ 0: オーバーフロー発生なし 1: オーバーフロー発生	R/W
17	RDE	受信ディスクリプタ枯渇フラグ 0: 受信ディスクリプタ有効ビット RD0.RACT = 1 を検出 1: 受信ディスクリプタ有効ビット RD0.RACT = 0 を検出	R/W
18	FR	フレーム受信フラグ 0: フレーム未受信 1: フレーム受信と受信ディスクリプタ更新完了	R/W
19	TFUF	送信 FIFO アンダーフローフラグ 0: アンダーフロー発生なし 1: アンダーフロー発生	R/W
20	TDE	送信ディスクリプタ枯渇フラグ 0: 送信ディスクリプタ有効ビット TD0.TACT = 1 を検出 1: 送信ディスクリプタ有効ビット TD0.TACT = 0 を検出	R/W
21	TC	フレーム転送完了フラグ 0: 転送未完了または転送要求なし 1: 送信ディスクリプタで指示された全フレームの送信 FIFO への転送が完了した	R/W
22	ECI	ETHERC ステータスレジスタ要因フラグ 0: ETHERC ステータス割り込み要因未検出 1: ETHERC ステータス割り込み要因検出	R(注1)
23	ADE	アドレスエラーフラグ 0: 不正なメモリアドレスは検出していない (正常動作) 1: 不正なメモリアドレスを検出した(注2)	R/W
24	RFCOF	受信フレームカウンタオーバーフローフラグ 0: 受信フレームカウンタのオーバーフローなし 1: 受信フレームカウンタのオーバーフロー発生	R/W
25	RABT	受信中断検出フラグ 0: フレーム受信中断未発生または受信未指示 1: フレーム受信中断	R/W
26	TABT	送信中断検出フラグ 0: フレーム送信中断未発生または送信未指示 1: フレーム送信中断	R/W
29:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
30	TWB	ライトバック完了フラグ 0: ライトバック未完了または送信要求なし 1: 送信ディスクリプタのライトバック完了	R/W
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

- 注 1. ECI フラグは読み出し専用です。ECSR レジスタ内のエラー要因がクリアされると、ECI フラグもクリアされます。
注 2. アドレスエラーを検出すると、EDMAC は処理を停止します。動作を再開するには、EDMR.SWR ビットを 1 (EDMAC および ETHERC のリセット) に設定してから、EDMAC および ETHERC を再設定してください。

EESR レジスタは、ETHERC および EDMAC の通信ステータスを示すレジスタです。EESR レジスタ内の各フラグは、EDMAC からの割り込み要求信号 (ETHER_EINT0) として出力することが可能です。1 を書き込むと、ECI 以外の全フラグを 0 になります。0 を書いてもフラグの値は変化しません。割り込み要因を有効にするには、EESIPR レジスタの関連するビットを設定します。

CERF フラグ (CRC エラーフラグ)

受信フレームのフレームチェックシーケンス (FCS) フィールドのチェック中にエラーが検出されると、CERF フラグが 1 に設定されます。

PRE フラグ (PHY-LSI 受信エラーフラグ)

PRE フラグは、PHY-LSI からの RX_ER 信号出力がハイであることを示します。

RTSF フラグ (ショートフレーム受信エラーフラグ)

RTSF フラグは、受信したフレームが 64 バイト未満であることを示します。

RTLFL フラグ (ロングフレーム受信エラーフラグ)

RTLFL フラグは、受信したフレームが ETHERC0.RFLR レジスタで設定されている受信フレーム長の上限を超えていることを示します。余剰データは破棄されます。

RRF フラグ (端数ビットフレーム受信フラグ)

RRF フラグは、フレームが 8 ビットの倍数でないことを示します。8 ビットの倍数でない最後のワードは送信されません。

RMAF フラグ (マルチキャストアドレスフレーム受信フラグ)

RMAF フラグは、マルチキャストフレームが受信されたことを意味します。

TRO フラグ (送信リトライオーバーフラグ)

TRO フラグはフレーム送信の 15 回目のリトライ中に、再度衝突が発生したことを示します。

CD フラグ (遅延衝突検出フラグ)

CD フラグは、フレーム送信中に遅延衝突が検出されたことを示します。

DLC フラグ (キャリア消失検出フラグ)

DLC フラグは、フレーム送信中にキャリア消失が検出されたことを示します。

CND フラグ (キャリア未検出フラグ)

CND フラグは、プリアンプル送信中にキャリアが検出されない場合に 1 に設定されます。

RFOF フラグ (受信 FIFO オーバーフローフラグ)

RFOF フラグは、フレーム受信中に受信 FIFO オーバーフローが発生したことを示します。

RDE フラグ (受信ディスクリプタ枯渇フラグ)

RDE フラグは、読み出した受信ディスクリプタが無効であることを示します。このフラグが 1 に設定されたときに受信を再開するには、受信ディスクリプタの RD0.RACT ビットを 1 に、かつ EDRRR.RR ビットを 1 に設定します。

FR フラグ (フレーム受信フラグ)

FR フラグは、フレームが受信され、受信ディスクリプタがアップデートされたことを示します。FR フラグは、フレームを受信するたびに 1 に設定されます。

TFUF フラグ (送信 FIFO アンダーフローフラグ)

TFUF フラグは、フレーム送信中に送信 FIFO 内にデータが残っていないことを示します。回線には不完全なデータが送信されます。

TDE フラグ (送信ディスクリプタ枯渇フラグ)

TDE フラグは、マルチバッファフレーム送信において、前の送信ディスクリプタがフレーム未完了 (TD0.TFP[1:0] ビットが 10b または 00b) で、今回の送信ディスクリプタの TD0.TACT ビットが 0 であることを示します。その結果、不完全なフレームが送信される可能性があります。

このフラグが 1 に設定されたときに送信を再開するには、ソフトウェアリセットを実施してから、EDTRR.TR ビットを 1 に設定します。送信は、TDLAR レジスタに格納されているアドレスから始まります。

TC フラグ (フレーム転送完了フラグ)

TC フラグは、送信ディスクリプタで指定した全データが ETHERC から送信済みであることを示します。シングルバッファフレーム送信では 1 つのフレームが送信されたとき、マルチバッファフレーム送信ではフレームの最後のデータが送信され、次の送信ディスクリプタの TD0.TACT ビットが 0 のとき、このフラグが 1 に設定されます。フレーム送信完了後、EDMAC は転送ステータスを当該ディスクリプタにライトバックします。

ECI フラグ (ETHERC ステータスレジスタ要因フラグ)

ECI フラグは、ECSR レジスタによって割り込み要求が発生すると、1 に設定されます。

ADE フラグ (アドレスエラーフラグ)

ADE フラグは、EDMAC が転送に使用しようとしたメモリアドレスが無効であることを示します。

RFCOF フラグ (受信フレームカウンタオーバーフローフラグ)

RFCOF フラグは、受信 FIFO 内に格納されたフレーム数が上限 (16 フレーム) に達しているときに次のフレーム受信が開始したことを示します。RFCOF フラグが 1 の間に受信したフレームは破棄されます。

RABT フラグ (受信中断検出フラグ)

RABT フラグは、CRC エラー、PHY-LSI 受信エラー、ショートフレームエラー、ロングフレームエラー、またはその他のエラーにより、ETHERC がフレーム受信を中断したことを示します。

TABT フラグ (送信中断検出フラグ)

TABT フラグはフレーム送信時、送信リトライオーバー、キャリア消失、キャリア未検出などによって ETHERC がフレーム送信を中断したことを示します。

TWB フラグ (ライトバック完了フラグ)

TWB フラグはフレーム送信完了後の EDMAC による当該ディスクリプタへのライトバックが完了したことを示します。このフラグは、TRIMD.TIM ビットが 0 のとき、各フレーム送信後に 1 に設定されます。TRIMD.TIS ビットが 1 のときのみ、このフラグは 1 になります。

26.2.7 EESIPR : ETHERC/EDMAC ステータス割り込みイネーブルレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x30

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	TWBIP	—	—	—	TABT P	RABT P	RFCO FIP	ADEIP	ECIIP	TCIP	TDEIP	TFUFI P	FRIP	RDEIP	RFOFI P
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	CNDIP	DLCIP	CDIP	TROIP	RMAFI P	—	—	RRFIP	RTLFI P	RTSFI P	PREIP	CERFI P
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CERFIP	CRC エラー割り込み要求許可 0: CRC エラー割り込み要求禁止 1: CRC エラー割り込み要求許可	R/W

ビット	シンボル	機能	R/W
1	PREIP	PHY-LSI 受信エラー割り込み要求許可 0: PHY-LSI 受信エラー割り込み要求禁止 1: PHY-LSI 受信エラー割り込み要求許可	R/W
2	RTSFIP	ショートフレームエラー割り込み要求許可 0: ショートフレームエラー割り込み要求禁止 1: ショートフレームエラー割り込み要求許可	R/W
3	RTLFIIP	ロングフレームエラー割り込み要求許可 0: ロングフレームエラー割り込み要求禁止 1: ロングフレームエラー割り込み要求許可	R/W
4	RRFIIP	端数ビットフレーム受信割り込み要求許可 0: 端数ビットフレーム受信割り込み要求禁止 1: 端数ビットフレーム受信割り込み要求許可	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	RMAFIIP	マルチキャストアドレスフレーム受信割り込み要求許可 0: マルチキャストアドレスフレーム受信割り込み要求禁止 1: マルチキャストアドレスフレーム受信割り込み要求許可	R/W
8	TROIIP	送信リトライオーバー割り込み要求許可 0: 送信リトライオーバー割り込み要求禁止 1: 送信リトライオーバー割り込み要求許可	R/W
9	CDIIP	遅延衝突検出割り込み要求許可 0: 遅延衝突検出割り込み要求禁止 1: 遅延衝突検出割り込み要求許可	R/W
10	DLCIIP	キャリア消失検出割り込み要求許可 0: キャリア消失検出割り込み要求禁止 1: キャリア消失検出割り込み要求許可	R/W
11	CNDIIP	キャリア未検出割り込み要求許可 0: キャリア未検出割り込み要求禁止 1: キャリア未検出割り込み要求許可	R/W
15:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	RFOFIIP	受信 FIFO オーバーフロー割り込み要求許可 0: オーバーフロー割り込み要求禁止 1: オーバーフロー割り込み要求許可	R/W
17	RDEIIP	受信ディスクリプタ枯渇割り込み要求許可 0: 受信ディスクリプタ枯渇割り込み要求禁止 1: 受信ディスクリプタ枯渇割り込み要求許可	R/W
18	FRIIP	フレーム受信割り込み要求許可 0: フレーム受信割り込み要求禁止 1: フレーム受信割り込み要求許可	R/W
19	TFUFIIP	送信 FIFO アンダーフロー割り込み要求許可 0: アンダーフロー割り込み要求禁止 1: アンダーフロー割り込み要求許可	R/W
20	TDEIIP	送信ディスクリプタ枯渇割り込み要求許可 0: 送信ディスクリプタ枯渇割り込み要求禁止 1: 送信ディスクリプタ枯渇割り込み要求許可	R/W
21	TCIIP	フレーム転送完了割り込み要求許可 0: フレーム転送完了割り込み要求禁止 1: フレーム転送完了割り込み要求許可	R/W
22	ECIIP	ETHERC ステータスレジスタ要因割り込み要求許可 0: ETHERC ステータス割り込み要求禁止 1: ETHERC ステータス割り込み要求許可	R/W
23	ADEIIP	アドレスエラー割り込み要求許可 0: アドレスエラー割り込み要求禁止 1: アドレスエラー割り込み要求許可	R/W

ビット	シンボル	機能	R/W
24	RFCOFIP	受信フレームカウンタオーバーフロー割り込み要求許可 0: 受信フレームカウンタオーバーフロー割り込み要求禁止 1: 受信フレームカウンタオーバーフロー割り込み要求許可	R/W
25	RABTIP	受信中断検出割り込み要求許可 0: 受信中断検出割り込み要求禁止 1: 受信中断検出割り込み要求許可	R/W
26	TABTIP	送信中断検出割り込み要求許可 0: 送信中断検出割り込み要求禁止 1: 送信中断検出割り込み要求許可	R/W
29:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
30	TWBIP	ライトバック完了割り込み要求許可 0: ライトバック完了割り込み要求禁止 1: ライトバック完了割り込み要求許可	R/W
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

EESIPR レジスタは、EESR レジスタ内のビットに関連する割り込み要求を許可します。このレジスタのビットが 1 のとき、関連する割り込み要求が許可されます。

26.2.8 TRSCER : ETHERC/EDMAC 送受信ステータスコピーイネーブルレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x38

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	RMAF CE	—	—	RRFC E	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	RRFCE	RRF フラグコピー許可 0: 受信ディスクリプタの RD0.RFE ビットに EESR.RRF フラグステータスを反映する 1: 受信ディスクリプタの RD0.RFE ビットに EESR.RRF フラグステータスを反映しない	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	RMAFCE	RMAF フラグコピー許可 0: 受信ディスクリプタの RD0.RFE ビットに EESR.RMAF フラグステータスを反映する 1: 受信ディスクリプタの RD0.RFE ビットに EESR.RMAF フラグステータスを反映しない	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3


TRSCER レジスタは、EESR.RMAF および RRF フラグで示された受信ステータスを、受信ディスクリプタの RFE ビットにサマリとして反映させるかどうかを選択します。このレジスタのビットは、EESR レジスタの同じ番号を持つビットに対応しています。RMAFCE または RRFCE ビットが 0 に設定されているとき、対応する受信ステータスが RFE ビットに反映されます。RMAFCE または RRFCE ビットが 1 に設定されているとき、対応する受信ステータスは反映されません。

26.2.9 RMFCR : 紛失フレームカウンタレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x40

Bit position: 31 15 0



Value after reset: 0

ビット	シンボル	機能	R/W
15:0	MFC[15:0]	紛失フレームカウンタ これらのビットは、受信中に受信バッファに転送されずに破棄されたフレームの数を示します。	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

RMFCR レジスタは、受信中に受信 FIFO に格納できずに破棄されたフレームの数を示します。受信 FIFO がオーバーフローになると、データ受信を停止し、フレームの残りは破棄されます。同時に、RMFCR レジスタの値をインクリメントします。RMFCR レジスタの値が 0xFFFF に達すると、カウントアップが中止されます。RMFCR レジスタに任意の値を書き込むと、カウンタ値が 0 にクリアされます。

受信が完了しなかったフレームについては、受信 FIFO 内のデータが受信バッファに転送されたあと、受信ディスクリプタ 0 (RD0) 内の RACT ビットが 0 にクリアされ (ディスクリプタ無効)、RFS9 ビットが 1 に (受信 FIFO オーバーフロー発生)、EESR.RFOF フラグが 1 に (オーバーフロー検出) 設定されます。

26.2.10 TFTR : 送信 FIFO しきい値レジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x48

Bit position: 31 10 0



Value after reset: 0

ビット	シンボル	機能	R/W
10:0	TFT[10:0]	送信 FIFO しきい値 0x000: ストアアンドフォワードモード 0x001~0x00C: 設定禁止 0x00D~0x200: 設定した値の 4 倍の値がしきい値になります 0x201~0x7FF: 設定禁止 例 : TFT[10:0] = 0x00D: 52 バイト TFT[10:0] = 0x040: 256 バイト TFT[10:0] = 0x100: 1024 バイト TFT[10:0] = 0x200: 2048 バイト	R/W
31:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. 1 フレームのデータ書き込み完了前に送信を開始する場合、アンダーフローを発生させないよう注意してください。送信アンダーフローを防止するため、初期値 (ストアアンドフォワードモード) の使用を推奨します。

TFTR レジスタは、最初の送信を開始するまでの送信 FIFO しきい値を指定します。実際のしきい値は、設定した値の 4 倍となります。

ETHERC は、送信 FIFO 内のデータ量がこのレジスタで設定されるバイト数を超えたときか、送信 FIFO がフルのとき、または 1 フレームのデータ書き込みが完了したときに送信を開始します。TFTR レジスタの設定は、EDTRR.TR ビットが 0 の間に行ってください。

26.2.11 FDR : FIFO 容量レジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x50

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	TFD[4:0]				—	—	—	RFD[4:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	RFD[4:0]	受信 FIFO 容量 0x0F: 4096 バイト その他: 設定禁止	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12:8	TFD[4:0]	送信 FIFO 容量 0x07: 2048 バイト その他: 設定禁止	R/W
31:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

FDR レジスタは、送信および受信 FIFO の容量を指定します。送受信開始前に、このレジスタを 0x0000_070F に設定してください。

26.2.12 RMCR : 受信手法コントロールレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x58

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RNR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RNR	受信要求リセット 0: EDRRR.RR ビット (受信要求ビット) は、1 フレーム受信時に 0 にクリアされま す。 1: EDRRR.RR ビット (受信要求ビット) は、1 フレーム受信時に 0 にクリアされま せん。	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3


RMCR レジスタは、フレーム受信時に EDRRR.RR ビットを制御する方法を指定します。RNR ビットが 0 のとき、EDRRR.RR ビットは 1 フレーム受信時に 0 にクリアされます。つまり、その後のフレームを受信するには、ソフトウェアによって RNR ビットが 1 に設定されていなければなりません。RNR ビットが 1 のとき、EDRRR.RR ビ

ットは 1 フレーム受信時に 0 にクリアされず、EDMAC は次の受信ディスクリプタを読み出し、フレーム受信を続けます。データを継続受信するときは、RNR ビットを 1 に設定しておくことを推奨します。RMCR レジスタの設定は、EDRRR.RR ビットが 0 の間に行ってください。

26.2.13 TFUCR : 送信 FIFO アンダーフローカウンタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x64



Value after reset: 0

Table with 4 columns: ビット, シンボル, 機能, R/W. Row 1: 15:0, UNDER[15:0], 送信 FIFO アンダーフローカウンタ. Row 2: 31:16, —, 読むと 0 が読めます。


注. S-TYPE3, P-TYPE3

TFUCR レジスタは、送信 FIFO アンダーフローの回数を示します。TFUCR レジスタに任意の値を書き込むと、カウンタ値が 0 にクリアされます。

26.2.14 RFOCR : 受信 FIFO オーバーフローカウンタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x68



Value after reset: 0

Table with 4 columns: ビット, シンボル, 機能, R/W. Row 1: 15:0, OVER[15:0], 受信 FIFO オーバーフローカウンタ. Row 2: 31:16, —, 読むと 0 が読めます。

注. S-TYPE3, P-TYPE3

RFOCR レジスタは、受信 FIFO オーバーフローの回数を示します。RFOCR レジスタに任意の値を書き込むと、カウンタ値が 0 にクリアされます。


FCFTR レジスタは、ETHERC のフローコントロールを指定します。自動的に PAUSE フレームを送信するようにしきい値を設定します。

しきい値は、受信 FIFO に格納されたデータサイズ (RFDO[2:0]ビット) およびフレーム数 (RFFO[2:0]ビット) を用いて設定することができます。格納されたデータサイズまたは保存済みフレーム数がしきい値に達すると、フローコントロールを開始します。

26.2.17 RPADIR : 受信データパディング挿入レジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x78



ビット	シンボル	機能	R/W
5:0	PADR[5:0]	パディングスロット 0x00: 受信データの頭にパディングを挿入 0x01: 受信データの1バイト目と2バイト目の間にパディングを挿入 ⋮ 0x3E: 受信データの62バイト目と63バイト目の間にパディングを挿入 0x3F: 受信データの63バイト目と64バイト目の間にパディングを挿入	R/W
15:6	—	読むと0が読めます。書く場合、0としてください。	R/W
17:16	PADS[1:0]	パディングサイズ 00: パディング挿入なし その他: 設定禁止	R/W
31:18	—	読むと0が読めます。書く場合、0としてください。	R/W


注. S-TYPE3, P-TYPE3

RPADIR レジスタは、受信データに関するパディングの挿入を指定します。パディング値は0x00です。PRADIR レジスタを書き換える前に、EDMR.SWR ビットを1に設定してリセットしてください。

26.2.18 TRIMD : 送信割り込み設定レジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0x7C



ビット	シンボル	機能	R/W
0	TIS	送信割り込み許可 0: 送信割り込み禁止 1: 送信割り込み許可 割り込みを報告するには、TIM ビットで選択したモードで EESR.TWB フラグを1に設定します。	R/W
3:1	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
4	TIM	送信割り込みモード 0: 送信完了割り込みモードを選択します。このモードでは、フレームが送信されたときに割り込みが発生します。 1: ライトバック完了割り込みモードを選択します。TWBI ビットが1になっている送信ディスクリプタへのライトバックが完了したときに、割り込みが発生します。	R/W
31:5	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3, P-TYPE3

TRIMD レジスタは、送信割り込みモードを指定し、送信割り込みを許可または禁止します。このレジスタで選択した条件を満たすと、ESSR.TWB フラグが1に設定され、EESIPR.TWBIP ビットが1のときに割り込み要求が出力されます。

26.2.19 RBWAR : 受信バッファ書き込みアドレスレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0xC8

Bit position: 31

0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	該当なし	RBWAR レジスタは、受信バッファへの書き込み中に EDMAC がデータを書き込んだ最後のアドレスを示します。	R

注. S-TYPE3, P-TYPE3

RBWAR レジスタは、受信バッファへの書き込み中に EDMAC がデータを書き込んだ最後のアドレスを示します。EDMAC がデータを書き込んでいる受信バッファ内のアドレスを特定するには、このレジスタの中身を確認してください。EDMAC が受信バッファに出力しているアドレスは、データ受信中の RBWAR レジスタの読み値と一致しない可能性があります。RBWAR レジスタは読み出し専用です。このレジスタに書き込まないでください。

26.2.20 RDFAR : 受信ディスクリプタ取り出しアドレスレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0xCC

Bit position: 31

0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	該当なし	RDFAR レジスタは、EDMAC が受信ディスクリプタからディスクリプタ情報を取り出しているときに最後に取り出した受信ディスクリプタの開始アドレスを示します。	R

注. S-TYPE3, P-TYPE3

RDFAR レジスタは、EDMAC が受信ディスクリプタからディスクリプタ情報を取り出しているときに最後に取り出した受信ディスクリプタの開始アドレスを示します。EDMAC がアクティブ処理のために使用している受信ディスクリプタ情報を特定するには、このレジスタの中身を確認してください。EDMAC が取り出している受信ディスクリプタのアドレスは、データ受信中の RDFAR レジスタの読み値と一致しない可能性があります。RDFAR レジスタは読み出し専用です。

このレジスタに書き込まないでください。

26.2.21 TBRAR : 送信バッファ読み出しアドレスレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0xD4

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	該当なし	TBRAR レジスタは、送信バッファからデータを読み出す際に、EDMAC がデータを読み出した最後のアドレスを示します。	R

注. S-TYPE3, P-TYPE3

TBRAR レジスタは、送信バッファからデータを読み込む際に、EDMAC がデータを読み込んだ最後のアドレスを示します。EDMAC がデータを読み出している送信バッファ内のアドレスを特定するには、このレジスタの中身を確認してください。

EDMAC が送信バッファに出力しているアドレスは、TBRAR レジスタの読み値と一致しない可能性があります。

TBRAR レジスタは読み出し専用です。このレジスタに書き込まないでください。

26.2.22 TDFAR : 送信ディスクリプタ取り出しアドレスレジスタ

Base address: EDMAC0 = 0x4035_4000
EDMAC0_NS = 0x5035_4000

Offset address: 0xD8

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	該当なし	TDFAR レジスタは、EDMAC が送信ディスクリプタからディスクリプタ情報を取り出しているときに最後に取り出した送信ディスクリプタの開始アドレスを示します。	R

注. S-TYPE3, P-TYPE3

TDFAR レジスタは、EDMAC が送信ディスクリプタからディスクリプタ情報を取り出しているときに最後に取り出した送信ディスクリプタの開始アドレスを示します。EDMAC がアクティブ処理のために使用している送信ディスクリプタ情報を特定するには、このレジスタの中身を確認してください。EDMAC が取り出す送信ディスクリプタのアドレスは、TDFAR レジスタの読み値と一致しない可能性があります。TDFAR は読み出し専用です。このレジスタに書き込まないでください。

26.3 動作説明

EDMAC は、ディスクリプタに書き込まれた情報に従ってデータを転送します。送信と受信の、2つのディスクリプタが用意されています。ディスクリプタには、バッファサイズ、アドレス、送信または受信ステータスが含まれます。EDMAC は連続して配置されたディスクリプタを使うことで、データを継続的に送信または受信します。

26.3.1 ディスクリプタリストおよびデータバッファ

EDMAC を使用してデータを転送するには、メモリ内に送信および受信のディスクリプタリストを作成し、送信ディスクリプタの開始アドレスを TDLAR レジスタに設定し、受信ディスクリプタリストの開始アドレスを RDLAR レジスタに設定します。さらに、各ディスクリプタに対応する送信および受信バッファが必要となります。

ディスクリプタリストを、EDMR.DL[1:0]ビットで設定されたディスクリプタ長に従って適切なアドレス境界に配置します。送信バッファは、ワード境界、ハーフワード境界、バイト境界のいずれに配置しても構いません。ただし、送信バッファの有効バイト長が 16 バイト以下になる場合は、32 バイト境界に配置してください。送信バッファの有効バイト長が 16 バイトより大きい場合は、送信バッファを 32 バイト境界以外に配置してください。ただし、EDMAC0 は 32 バイト境界に配置された送信バッファを読み出す可能性があります。よって、送信バッファが設定される 32 バイト境界の始まりで送信バッファ領域を初期化してください。また、受信バッファを 32 バイト境界に配置してください。EDMAC0 の送信および受信のディスクリプタおよびバッファには、異なるアドレスを設定してください。

26.3.1.1 送信ディスクリプタ

図 26.3 に、送信ディスクリプタと送信バッファの関係を示します。送信ディスクリプタは、TD0～TD2 で構成されます。送信フレームおよび送信バッファの構成は、送信ディスクリプタを設定することで、1 フレームあたり 1 バッファ（シングルバッファフレーム送信）または 1 フレームあたり複数バッファ（マルチバッファフレーム送信）として指定可能です。




図 26.3 送信ディスクリプタと送信バッファの関係

(1) 送信ディスクリプタ 0 (TD0)

注. ライトバックされるビットを下線で示しています。

ビット	シンボル	機能	R/W
<u>25:0</u>	<u>TFS</u>	送信フレームステータス ディスクリプタ作成時は全ビットを 0 にしてください。ライトバックされた後の各ビットの意味は以下のとおりです。 TFS25～TFS9: 予約済み TFS8: 送信中断を検出 (EESR.TABT フラグに相当) TFS7～TFS4: 予約済み TFS3: キャリア未検出 (EESR.CND フラグに相当) TFS2: キャリア未検出 (EESR.DLC フラグに相当) TFS1: 送信中に遅延衝突を検出 (EESR.CD フラグに相当) TFS0: 送信リトライオーバー (EESR.TRO フラグに相当) ビットが 1 に設定されているときは、フレーム送信中に該当するエラーが発生したことを意味します。TFS ビットのいずれかが 1 に設定されているときは、TFE ビットも 1 に設定されます。TFS3 から TFS0 のいずれかのビットが 1 に設定されているときは、TFS8 も 1 に設定されます。	R/W
26	TWBI	ライトバック完了割り込み許可 0: このディスクリプタへのライトバック完了時に割り込みを発生させない 1: このディスクリプタへのライトバック完了時に割り込みを発生させる	R/W
<u>27</u>	<u>TFE</u>	送信フレームエラー 0: フレーム送信は正常に完了 1: フレーム送信中にエラー発生 (送信中断)	R/W

注. ライトバックされるビットを下線で示しています。

ビット	シンボル	機能	R/W
29:28	TFP[1:0]	送信フレームポジション 00: このディスクリプタが示す送信バッファは送信フレームの中間部分（フレームを完結しない） 01: このディスクリプタが示す送信バッファは送信フレームの最終部分（フレームを完結する） 10: このディスクリプタが示す送信バッファは送信フレームの先頭部分（フレームを完結しない） 11: このディスクリプタが示す送信バッファは、送信フレームのすべて（1 バッファ / フレーム）	R/W
30	TDLE	送信ディスクリプタリスト最終ビットが1であると、当該ディスクリプタが受信ディスクリプタリストの最終であることを示します。	R/W
<u>31</u>	<u>TACT</u>	送信ディスクリプタ有効 当該ディスクリプタが有効であることを示します。	R/W

TD0 は送信フレームの設定を指定し、送信後のステータスを示します。

TFE ビット (送信フレームエラー)

TFE ビットが1のとき、TFS ビットのいずれかが1であることを示します。

TFP[1:0]ビット (送信フレームポジション)

TFP[1:0]ビットは送信バッファと送信フレームの関連付けを行います。

前後のディスクリプタにおいて、TFP[1:0]ビットおよび TD1.TBL ビットの設定は、論理的に矛盾しない関係を維持してください。

TACT ビット (送信ディスクリプタ有効)

TACT ビットは、このディスクリプタが有効であることを示します。TACT ビットは、ソフトウェアによって1に設定されます。このビットが0になるのは、

送信フレームが転送されたとき、または送信が中断されたときです。

(2) 送信ディスクリプタ 1 (TD1)

ビット	シンボル	機能	R/W
15:0	—	読むと0が読めます。書く場合、0としてください。	R/W
31:16	TBL	送信バッファ長 関連する送信バッファの有効バイト長を指定します。1以上の値を設定してください。	R/W

TD1 は、送信バッファの有効バイト長を指定します。

(3) 送信ディスクリプタ 2 (TD2)

ビット	シンボル	機能	R/W
31:0	TBA	送信バッファアドレス 送信バッファの開始アドレスを指定します。TD1.TBL ビットの値が1~16バイトの場合は、32バイト境界に配置してください。	R/W

TD2 は、送信バッファの開始アドレスを指定します。

26.3.1.2 受信ディスクリプタ

図 26.4 に、受信ディスクリプタと受信バッファの関係を示します。受信フレームおよび受信バッファの構成は、受信ディスクリプタを設定することで、1 フレームあたり 1 バッファ（シングルバッファフレーム送信）または 1 フレームあたり複数バッファ（マルチバッファフレーム送信）として指定可能です。受信バッファ長 (RBL) が 0 に設定された場合、ディスクリプタに示された動作は保証されません。




図 26.4 受信ディスクリプタと受信バッファの関係

(1) 受信ディスクリプタ 0 (RD0)

注. ライトバックされるビットを下線で示しています。

ビット	シンボル	機能	R/W
<u>26:0</u>	<u>RFS</u>	受信フレームステータス ディスクリプタ作成時は全ビットを 0 にしてください。ライトバックされた後の各ビットの意味は以下のとおりです。 RFS26~RFS10: 予約済み RFS9: 受信 FIFO オーバーフロー (EESR.RFOF フラグに相当) RFS8: 受信中断を検出 (EESR.RABT フラグに相当) RFS7: マルチキャストアドレスフレームを受信 (EESR.RMAF フラグに相当) RFS6、RFS5: 予約済み RFS4: 端数ビットフレーム受信エラー (EESR.RRF フラグに相当) RFS3: ロングフレームエラー (EESR.RTLF フラグに相当) RFS2: フォートフレームエラー (EESR.RTSF フラグに相当) RFS1: PHY-LSI 受信エラー (EESR.PRE フラグに相当) RFS0: CRC エラー (EESR.CERF フラグに相当) ビットが 1 に設定されているときは、フレーム受信中に関連するエラーが発生したことを意味します。RFS ビットのいずれかが 1 に設定されているときは、RFE ビットも 1 に設定されます。RFS7 および RFS4 が RFE ビットに反映されるかどうかを選択するには、TRSCER レジスタを設定します。RFS3 から RFS0 のいずれかのビットが 1 に設定されているときは、RFS8 も 1 に設定されます。	R/W
<u>27</u>	<u>RFE</u>	受信フレームエラー 0: 受信フレームでエラー発生なし 1: 受信フレームでエラー発生	R/W
<u>29:28</u>	<u>RFP[1:0]</u>	受信フレームポジション 00: このディスクリプタが示す受信バッファは、受信フレームの中間部分 (フレームを完結しない) 01: このディスクリプタが示す受信バッファは、受信フレームの最終部分 (フレームを完結する) 10: このディスクリプタが示す受信バッファは、受信フレームの先頭部分 (フレームを完結しない) 11: このディスクリプタが示す受信バッファは、受信フレームのすべて (1 バッファ / フレーム)	R/W
<u>30</u>	<u>RDLE</u>	受信ディスクリプタリスト最終 ビットが 1 であると、当該ディスクリプタが受信ディスクリプタリストの最終であることを示します。	R/W
<u>31</u>	<u>RACT</u>	受信ディスクリプタ有効 当該ディスクリプタが有効であることを示します。	R/W

RD0 は、受信フレームの状態を示します。

RFE ビット (受信フレームエラー)

RFE ビットが 1 のとき、RFS ビットのいずれかが 1 であることを示します。EDMAC0 の RFS7 ビットおよび RFS4 ビットが RFE ビットに反映されるかどうかを選択するには、TRSCER レジスタを設定します。

RFP[1:0]ビット (受信フレームポジション)

RFP[1:0]ビットは、受信フレームのどの部分がこの記述子で示される受信バッファに対応するのかを示します。

RACT ビット (受信ディスクリプタ有効)

RACT ビットは、このディスクリプタが有効であることを示します。RACT ビットは、ソフトウェアによって 1 に設定されます。このビットは、RD2 で示された受信バッファに全データが転送されたとき、または受信バッファがフルになったときに 0 にクリアされます。

(2) 受信記述子 1 (RD1)

ビット	シンボル	機能	R/W
15:0	RFL	受信フレーム長 バッファに保存される受信フレームの長さ (バイト数) を指定します。これには、RPAIDR レジスタで設定されるパディングのためのバイト数を含みません。これらのビットは、フレームの終わり部分に関連するディスクリプタに書き戻されます。	R/W
31:16	RBL	受信バッファ長 関連する受信バッファの有効バイト長を指定します。バッファ長には 32 の倍数を設定します。	R/W

注. ライトバックされるビットを下線で示しています。

RD1 は受信バッファ長を指定します。受信が完了すると、受信フレーム長が書き戻されます。

(3) 受信ディスクリプタ 2 (RD2)

ビット	シンボル	機能	R/W
31:0	RBA	受信バッファアドレス 受信バッファの開始アドレスを指定します。32 バイト境界にバッファアドレスを配置してください。	R/W

RD2 は、受信バッファの開始アドレスを指定します。

26.3.2 送信

ETHERC0.ECMR.TE ビットが 1 のとき、EDTRR.TR ビットを 1 にすると、EDMAC は送信ディスクリプタリストから前回使用したディスクリプタの次のディスクリプタ (リセット後は TDLAR レジスタが示すディスクリプタ) を読み出します。送信ディスクリプタ (TD0) で TACT ビットが 1 の場合、EDMAC は送信ディスクリプタ 2 (TD2) で指定される送信バッファ開始アドレスから順次送信データを読み出して、送信 FIFO 経由で ETHERC に転送します。ETHERC は送信フレームを作成し MII または RMII に向けて送信を開始します。TD1.TBL ビットで指定されたすべてのデータの転送が終わると、TD0.TFP[1:0]ビットの値に基づいて以下のビットにライトバックを行います。

- TD0.TFP[1:0]ビットが 00b または 10b (フレームが不完全) のときは、TD0.TACT ビットが書き戻されます。
- TD0.TFP[1:0]ビットが 01b または 11b (フレームが完全) のときは、TD0.TACT、TD0.TFS、TD0.TFE ビットが書き戻されます。

読み込んだディスクリプタ内の TD0.TACT ビットが 1 のとき、EDMAC はディスクリプタおよび送信フレームの読み出しを継続します。読み出したディスクリプタの TD0.TACT ビットが 0 のとき、EDMAC は EDTRR.TR ビットに 0 を設定し、送信を停止します。




図 26.5 送信フローの例

26.3.3 受信

ETHERC0.ECMR.RE ビットが 1 の間に EDRRR.RR ビットが 1 に設定されると、EDMAC は前回使用したディスクリプタの次の受信ディスクリプタ（リセット後は RDLAR レジスタで示されたディスクリプタ）を読み出し、受信を待ちます。RD0.RACT ビットが 1 のとき、受信 FIFO に格納されたデータが 32 バイト以上になると、または、フレームの最終バイトが受信バッファに保存されると、EDMAC は受信 FIFO から受信ディスクリプタ 2 (RD2) で示された受信バッファへとデータを転送します。

受信したフレームのデータ長が受信ディスクリプタ 1 (RD1) の RBL ビットで設定されたバッファ長より長い場合、受信バッファがフルになった時点で、EDMAC は RD0.RFP[1:0] に 10b または 00b を、RD0.RACT ビットに 0 をライトバックしたあと、次のデータを読み出します。その後 EDMAC は、他の受信バッファにデータを転送します。

フレーム受信が完了したとき、またはフレーム受信がエラーで中断されたとき、EDMAC は RD0.RFP[1:0] ビットに 11b または 01b を、RD0.RACT ビットに 0 を、RD1.RFL ビットに受信フレーム長をライトバックします。RMCR.RNR ビットが 1 のとき、EDMAC は次のディスクリプタを読み出し、受信を待ちます。RNR ビットが 0 のとき、EDMAC は EDRRR.RR ビットに 0 を設定し、受信を停止します。




図 26.6 受信フローの例

26.3.4 マルチバッファフレーム送信

26.3.4.1 マルチバッファフレーム送信中のエラー処理

マルチバッファフレーム送信中にエラーが発生した場合、EDMAC は図 26.7 に示す処理を行います。この図において、送信ディスクリプタ 0 (TD0) の TACT ビットが 0 のとき、このディスクリプタはバッファ内の全データが正常に送信されたことを示します。TACT ビットが 1 のとき、このディスクリプタはバッファ内のデータがまだ送信されていないことを示します。TD0.TACT ビットが 1 の間にフレーム送信エラー(注1)がフレームの頭または途中で発生した場合、EDMAC は送信 FIFO からのデータ送信および EDMAC データ転送を中止し、TD0.TACT ビットに 0 を設定します。

その後 EDMAC は、このディスクリプタがフレームの中間 (TD0.TFP[1:0] ビットが 00b) を示しているのかフレームの終わり (TD0.TFP[1:0] ビットが 01b) を示しているのかを知るために、次のディスクリプタを読み出します。ディスクリプタがフレームの中間を示している場合、EDMAC は TD0.TACT ビットを 0 に設定し、次のディスクリプタを読み出します。ディスクリプタがフレームの終わりを示している場合、EDMAC は TD0.TACT ビットを 0 に設定するだけでなく、TD0.TFE および TD0.TFS ビットへのライトバックも行います。

エラー発生後、フレーム最後のディスクリプタへのライトバックまで、バッファ内のデータは送信されません。EESIPR レジスタで関連する送信エラー割り込みが許可されている場合、フレームの終わりのディスクリプタへのライトバック後、ただちに割り込み要求が生成されます。

注 1. 送信リトライオーバー、遅延衝突、キャリア消失検出、またはキャリア未検出。




図 26.7 送信エラー発生後の EDMAC 動作

26.3.4.2 マルチバッファフレーム受信中のエラー処理

マルチバッファフレーム受信中にエラーが発生した場合、EDMAC は図 26.8 に示す処理を行います。この図において、受信ディスクリプタ 0 (RD0) の RACT ビットが 0 のとき、このディスクリプタはデータが正常にバッファに受信されたことを示します。RACT ビットが 1 のとき、このディスクリプタはデータがまだバッファに受信されていないことを示します。フレーム受信エラー(注1)が発生すると EDMAC は新しいデータの受信を中断しますが、すでに受信 FIFO に格納されたデータは受信バッファに転送されます。

転送中に受信バッファがフルになると、EDMAC は RACT ビットを 0 に、RFP[1:0] ビットを 10b または 00b に設定し、次のディスクリプタを読み出します。受信 FIFO の全データが転送されると、EDMAC はステータスをディスクリプタにライトバックします。

EESIPR レジスタで関連する受信エラー割り込みが許可されている場合、ディスクリプタへのライトバック後、ただちに割り込み要求が生成されます。新しいフレームの受信要求がある場合、EDMAC はエラーが発生したディスクリプタの次のディスクリプタを用いて受信を継続します。

注 1. CCRC エラー、PHY-LSI 受信エラー、ショートフレーム受信エラー、ロングフレーム受信エラー、または端数ビットフレーム受信を検出。




図 26.8 受信エラー発生後の EDMAC 動作

26.3.5 バス転送エラー

バス転送エラーは、スレーブ TrustZone フィルタエラー、マスタ MPU エラー、スレーブバスエラーまたは不正アドレスアクセスエラーと同時に発生します。バス転送エラーが検出されると、EDMAC は処理を中断し、EESR.ADE ビットは 1 に設定されます。

バス転送エラーは、割り込み要求信号 (ETHER_EINT0) として出力可能です。スレーブ TrustZone エラーおよびマスタ MPU エラーは、NMI として出力可能です。ETHER_EINT0 および NMI が生成されると、必ず NMI が最初に応答します。図 26.9 および図 26.10 は、NMI ハンドラおよび ETHER_EINT0 ハンドラにおけるバスエラーの処理を示しています。




図 26.9 NMI ハンドラにおけるバス転送エラーの処理




図 26.10 ETHER_EINT0 ハンドラにおけるバス転送エラーの処理

26.4 割り込み

EESR レジスタ内のいずれかのステータスフラグが 1 に設定され、EESIPR レジスタ内の関連する割り込み要求許可ビットが 1 の場合、EDMAC0 は ETHER_EINT0 割り込み要求を発行します。

26.5 使用上の注意事項

26.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) の以下のビットは、EDMAC モジュールの動作を許可または禁止します。

- MSTPB15 ビットは、ETHERC0 および EDMAC0 の動作を許可または禁止します

リセット後のモジュールは、初期状態では停止しています。モジュールストップ状態を解除すると、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

26.5.2 動作中の EDMAC 停止

EDMAC 動作中に、ソフトウェアスタンバイモード、またはモジュールストップ機能により動作を停止する場合、EDTRR.TR ビットが 0、EDRRR.RR ビットが 0 であることを確認してください。EDTRR.TR ビットが 1、または EDRRR.RR ビットが 1 のときに EDMAC を停止した場合、送信中または受信中のフレームのデータは不完全である可能性があり、ソフトウェアスタンバイモードまたはモジュールストップ状態から復帰後の EDMAC の動作は保証されません。

27. USB2.0 フルスピードモジュール (USBFS)

27.1 概要

USB 2.0 フルスピードモジュール (USBFS) は、USB (Universal Serial Bus) 2.0 規格に準拠したホストコントローラまたはデバイスコントローラとして動作します。ホストコントローラは USB 2.0 フルスピード転送とロースピード転送に対応し、デバイスコントローラは USB 2.0 フルスピード転送に対応しています。また、USBFS は USB トランシーバを内蔵し、USB 2.0 規格で定義されている全転送タイプに対応しています。

USBFS はデータ転送用に FIFO バッファを内蔵し、最大 10 本のパイプを使用できます。また、パイプ 1~9 に対しては、周辺デバイスやユーザーシステムの通信要件に合わせた任意のエンドポイント番号の割り付けが可能です。

表 27.1 に USBFS の仕様を、図 27.1 にそのブロック図を、表 27.2 に入出力端子を示します。

表 27.1 USBFS の仕様

パラメータ	仕様
機能	<ul style="list-style-type: none"> ホストコントローラ、デバイスコントローラ、OTG (On-The-Go) 機能に対応した UDC (USB Device Controller) および USB2.0 トランシーバ ホストコントローラとデバイスコントローラはソフトウェアで切り替え可能 セルフパワーモードまたはバスパワーモードの選択が可能
	ホストコントローラの特長 <ul style="list-style-type: none"> フルスピード転送 (12 Mbps) およびロースピード転送 (1.5 Mbps) SOF およびパケット送信のスケジュールを自動化 アイソクロナス転送およびインタラプト転送の転送インターバル設定機能 1 段のハブを経由して、複数の周辺デバイスと接続した通信が可能
	デバイスコントローラの特長 <ul style="list-style-type: none"> フルスピード転送 (12 Mbps) (注1) コントロール転送ステージ管理機能 デバイスステート管理機能 SET_ADDRESS リクエストに対する自動応答機能 SOF 補完
対応する転送タイプ	<ul style="list-style-type: none"> コントロール転送 バルク転送 インタラプト転送 アイソクロナス転送
パイプコンフィグレーション	<ul style="list-style-type: none"> USB 通信用の FIFO バッファ 最大 10 本のパイプを選択可能 (デフォルトコントロールパイプ (DCP) を含む) パイプ 1~9 は任意のエンドポイント番号を割り付け可能
	パイプごとに指定可能な転送条件 <ul style="list-style-type: none"> パイプ 0: 64 バイトシングルバッファによるコントロール転送 パイプ 1 と 2: 64 バイトダブルバッファのバルク転送または 256 バイトダブルバッファのアイソクロナス転送から選択可能 パイプ 3~5: 64 バイトダブルバッファによるバルク転送 パイプ 6~9: 64 バイトシングルバッファによるインタラプト転送
その他の機能	<ul style="list-style-type: none"> トランザクションカウントによる受信終了機能 BRDY 割り込みイベント通知タイミング変更機能 (BFRE) DnFIFO ポート (n = 0, 1) で指定したパイプのデータを読み出した後に自動で FIFO バッファをクリアする機能 (DCLRM) 転送終了による応答 PID の NAK 設定機能 (SHTNAK) D+/D-ラインのプルアップ抵抗、プルダウン抵抗をチップに内蔵
モジュールストップ機能	消費電力低減のためにモジュールストップ状態を設定可能
TrustZone フィルタ	セキュリティ属性およびプリビレッジ属性を設定可能

注 1. ロースピード転送 (1.5 Mbps) は未対応です。




図 27.1 USBFS のブロック図

表 27.2 USBFS の端子構成

機能	端子名	入出力	機能
USBFS	USB_DP	入出力	USB 内蔵トランシーバ D+ 入出力端子。この端子は USB バスの D+ 端子に接続してください。
	USB_DM	入出力	USB 内蔵トランシーバ D- 入出力端子。この端子は USB バスの D- 端子に接続してください。
	USB_VBUS	入力	USB ケーブル接続モニタ端子。USB バスの VBUS に接続してください。ファンクションコントローラ機能選択時の VBUS の接続/切断を検出することができます。
	USB_EXICEN	出力	外部電源 (OTG) チップ用のローパワー制御信号
	USB_VBUSEN	出力	外部電源チップへの VBUS (5 V) 供給許可信号
	USB_OVRCURA、 USB_OVRCURB、 USB_OVRCURA-DS、 USB_OVRCURB-DS	入力	外部オーバーカレント検出信号を接続してください。OTG 電源チップとの接続時には VBUS コンパレータ信号を接続してください。USB_OVRCURA 端子または USB_OVRCURB 端子は、ソフトウェアスタンバイモードまたは通常モードで使用可能です。USB_OVRCURA-DS 端子と USB_OVRCURB-DS 端子は、ディープソフトウェアスタンバイモード 1 の解除と同様に、ソフトウェアスタンバイモードまたは通常モードで割り込み発生可能な専用端子です。
	USB_ID	入力	OTG モードでの動作中、MicroAB コネクタ ID 入力信号は、この端子に接続されなければなりません。
	VCC_USB	入力	電源端子
	VSS_USB	入力	グランド端子

27.2 レジスタの説明

27.2.1 SYSCFG : システムコンフィグレーションコントロールレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x000

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	SCKE	—	—	—	DCFM	DRPD	DPRP U	—	—	—	USBE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	USBE	USBFS 動作許可 0: 無効 1: 有効	R/W
2:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	DPRPU	D+ライン抵抗制御 0: ラインのプルアップは禁止 1: ラインのプルアップは許可	R/W
5	DRPD	D+/D-ライン抵抗制御 0: ラインのプルダウンは禁止 1: ラインのプルダウンは許可	R/W
6	DCFM	コントローラ機能選択 0: デバイスコントローラを選択 1: ホストコントローラを選択	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	SCKE	USB クロック許可 0: USBFS へのクロック供給を停止 1: USBFS へのクロック供給を許可	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注. SCKE ビットに 1 を書き込んだ後、このビットを読み出して 1 になっていることを確認してください。

USBE ビット (USBFS 動作許可)

USBE ビットは USBFS の動作を許可または禁止します。

USBE ビットを 1 から 0 に変更したときに初期化されるビットを表 27.3 に示します。本ビットは、SCKE ビットが 1 のときにのみ変更してください。ホストコントローラモード時は、DRPD ビットを 1 にした後、SYSSTS0.LNST[1:0]フラグのチャタリング除去を行い、USB バスステートが安定したことを確認した後で、本ビットを 1 にしてください。

表 27.3 SYSCFG.USBE ビットへの 0 の書き込みにより初期化されるレジスタ

選択した機能	レジスタ	ビット	備考
デバイスコントローラ	SYSSTS0	LNST[1:0]	ホストコントローラモード時、値を保持
	DVSTCTR0	RHST[2:0]	—
	INTSTS0	DVSQ[2:0]	ホストコントローラモード時、値を保持
	USBADDR	USBADDR[6:0]	ホストコントローラモード時、値を保持
	USBREQ	BREQUEST[7:0]、 BMREQUESTTYPE[7:0]	ホストコントローラモード時、値を保持
	USBVAL	WVALUE[15:0]	ホストコントローラモード時、値を保持
	USBINDX	WINDEX[15:0]	ホストコントローラモード時、値を保持
	USBLENG	WLENTUH[15:0]	ホストコントローラモード時、値を保持
ホストコントローラ	DVSTCTR0	RHST[2:0]	—
	FRMNUM	FRNM[10:0]	デバイスコントローラモード時、値を保持

DPRPU ビット (D+ライン抵抗制御)

DPRPU ビットはデバイスコントローラモードで、D+ラインのプルアップを許可または禁止します。

デバイスコントローラモードで、DPRPU ビットを 1 にすると、USBFS は D+ラインをプルアップし、USB ホストに対してアタッチされたことを通知します。DPRPU ビットを 1 から 0 に変更するとプルアップが解除され、USB ホストに対してデタッチされたことを通知します。

本ビットは、デバイスコントローラモードでは 1、ホストコントローラモードでは 0 にしてください。

DRPD ビット (D+/D-ライン抵抗制御)

DRPD ビットはホストコントローラモードで、D+/D-ラインのプルダウンを許可または禁止します。

本ビットは、ホストコントローラモードでは 1、デバイスコントローラモードでは 0 にしてください。

DCFM ビット (コントローラ機能選択)

DCFM ビットは USBFS の機能をホスト機能にするかデバイス機能にするかを選択します。

本ビットは、DPRPU ビットおよび DRPD ビットの両方が 0 のときにのみ変更してください。

SCKE ビット (USB クロック許可)

SCKE ビットは USBFS への 48MHz クロック供給の停止/許可を指定します。

本ビットが 0 の場合、SYSCFG のみ読み出し/書き込みが可能です。他の USB 関連レジスタの読み出し/書き込みはしないでください。

27.2.2 SYSTS0 : システムコンフィギュレーションステータスレジスタ 0

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x004

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	OVCMON[1:0]	—	—	—	—	—	—	—	—	HTACT	SOFEA	—	—	IDMON	LNST[1:0]	

Value after reset: x x 0 0 0 0 0 0 0 0 0 0 0 0 x 0 0

ビット	シンボル	機能	R/W
1:0	LNST[1:0]	USB データラインステータスマニタ USB データラインのステータスを示します。表 27.4 を参照してください。	R
2	IDMON	外部 ID0 入力端子モニタ 0: USB_ID 端子が Low 1: USB_ID 端子が High	R

ビット	シンボル	機能	R/W
4:3	—	読むと 0 が読めます。	R
5	SOFEA	ホストコントローラモード選択時のアクティブモニタ 0: SOF 出力停止 1: SOF 出力動作	R
6	HTACT	USB ホストシーケンサステータスマニタ 0: ホストシーケンサが完全に停止している 1: ホストシーケンサが完全に停止していない	R
13:7	—	読むと 0 が読めます。	R
15:14	OVCMON[1:0]	外部 USB_OVRCURA、USB_OVRCURA-DS、USB_OVRCURB、USB_OVRCURB-DS 入力端子モニタ OVCMON[1]は、USB_OVRCURA 端子または USB_OVRCURA-DS 端子のステータスを示します。OVCMON[0]は、USB_OVRCURB 端子または USB_OVRCURB-DS 端子のステータスを示します。	R

注. S-TYPE-3, P-TYPE-3

注. OVCMON[1:0]ビットおよび IDMON ビットの値は、USB_OVRCURA 端子、USB_OVRCURA-DS 端子、USB_OVRCURB 端子、USB_OVRCURB-DS 端子、および USB_ID 端子のステータスに依存します。

LNST[1:0]ビット (USB データラインステータスマニタ)

LNST[1:0]ビットは USB データライン (D+および D-) のステータスを示します。詳細は、表 27.4 を参照してください。

デバイスコントローラモード時は、接続処理 (SYSCFG.DPRPU = 1) 以降に LNST[1:0]ビットを読み出してください。ホストコントローラモード時は、ラインのプルダウンの許可 (SYSCFG.DRPD = 1) 以降に本ビットを読み出してください。

表 27.4 USB データバスライン (D+および D-) のステータス

LNST[1:0]ビット	フルスピード動作時	ロースピード動作時
00b	SE0	SE0
01b	J-State	K-State
10b	K-State	J-State
11b	SE1	SE1

SOFEA ビット (ホストコントローラモード選択時のアクティブモニタ)

SOFEA ビットはホストコントローラモードで、DVSTCTR0.UACT ビットが 0 のために USBFS がサスペンド状態になった場合、最後の SOF 出力が完了したかどうかを確認するために使用します。

ホストコントローラモードで、SYSCFG.USBE ビットを 0 にして USBFS を停止する場合、または SYSCFG.SCKE ビットを 0 にして通信時のクロック信号供給を停止する場合は、事前に HTACT ビットと SOFEA ビットがどちらも 0 であることを確認してください。

HTACT ビット (USB ホストシーケンサステータスマニタ)

USBFS のホストシーケンサが完全に停止しているとき、HTACT ビットは 0 になります。

ホストコントローラモードで、DVSTCTR0.UACT ビットを 0 にして USBFS をサスペンド状態にする場合、または SYSCFG.SCKE ビットを 0 にして通信時のクロック信号供給を停止する場合は、事前に HTACT ビットが 0 であることを確認してください。

OVCMON[1:0]ビット (外部 USB_OVRCURA、USB_OVRCURA-DS、USB_OVRCURB、USB_OVRCURB-DS 入力端子モニタ)

OVCMON[1:0]ビットは外部電源 IC からのオーバーカレント信号のステータスを示します。

27.2.3 DVSTCTR0 : デバイスステートコントロールレジスタ 0

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x008

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	HNPB TOA	EXICE N	VBUS EN	WKUP	RWUP E	USBR ST	RESU ME	UACT	—	RHST[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	RHST[2:0]	USB バスリセットステータス 0 0 0: ホストコントローラモード時：通信速度は不確定（パワードステート時または非接続時） デバイスコントローラモード時：通信速度は不確定 0 0 1: ホストコントローラモード時：ロースピード接続時 デバイスコントローラモード時：USB バスリセット処理中 0 1 0: ホストコントローラモード時：フルスピード接続時 デバイスコントローラモード時：USB バスリセット処理中またはフルスピード接続時 0 1 1: 設定禁止 その他: ホストコントローラモード時：USB バスリセット処理中 デバイスコントローラモード時：設定禁止	R
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	UACT	USB バス許可 0: ダウンストリームポート禁止（SOF 送出禁止） 1: ダウンストリームポート許可（SOF 送出許可）	R/W
5	RESUME	レジューム出力 0: レジューム信号を出力しない 1: レジューム信号を出力する	R/W
6	USBRST	USB バスリセット出力 0: USB バスリセット信号を出力しない 1: USB バスリセット信号を出力する	R/W
7	RWUPE	ウェイクアップ検出許可 0: ダウンストリームポートリモートウェイクアップ禁止 1: ダウンストリームポートリモートウェイクアップ許可	R/W
8	WKUP	ウェイクアップ出力 0: リモートウェイクアップ信号を出力しない 1: リモートウェイクアップ信号を出力する	R/W
9	VBUSEN	USB_VBUSEN 出力端子制御 0: 外部 USB_VBUSEN 端子は Low を出力 1: 外部 USB_VBUSEN 端子は High を出力	R/W
10	EXICEN	USB_EXICEN 出力端子制御 0: 外部 USB_EXICEN 端子は Low を出力 1: 外部 USB_EXICEN 端子は High を出力	R/W
11	HNPBTOA	ホストネゴシエーションプロトコル (HNP) 制御 OTG モードで、デバイス B からデバイス A に切り替えるときに使用します。HNPBTOA ビットが 1 であれば、内部機能制御は SYSCFG.DPRPU = 0 または SYSCFG.DCFM = 1 にしても、HNP 処理が終了するまでサスペンド状態を保ちます。	R/W
15:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

デバイスコントローラモード時、USBFS コントローラはロースピード接続に対応しません。この値を読み出したときは、上位のアプリケーションソフトウェアで異常接続処理を実行する必要があります。

RHST[2:0]ビット (USB バスリセットステータス)

RHST[2:0]ビットは USB バスリセットのステータスを示します。

ホストコントローラモードでは、USBRST ビットを 1 にすると RHST[2:0] ビットが 100b になります。USBRST ビットを 0 にして USBFS が SE0 ステートを終了すると、RHST[2:0] ビットが新しい値に更新されます。

デバイスコントローラモードでは、USBFS が USB バスリセットを検出すると、DPRPU ビットが 1 の場合に RHST[2:0] ビットが 010b を表示し、DVST 割り込みが発生します。

UACT ビット (USB バス許可)

ホストコントローラモードで本ビットを 1 にすると、UACT ビットは USB バスへの SOF パケットの送信 (データと受信を含む) を制御することで、USB バス動作を許可します。UACT ビットを 1 にすると、USBFS は 1 フレーム周期内に SOF パケット出力を開始します。UACT ビットを 0 にすると、USBFS は SOF パケット出力後にアイドル状態に移ります。

以下のいずれかの場合に、USBFS は UACT ビットを 0 にします。

- 通信中 (UACT = 1 のとき) に DTCH 割り込みを検出したとき
- 通信中 (UACT = 1 のとき) に EOFERR 割り込みを検出したとき

UACT ビットへの 1 の書き込みは、必ず、USB バスリセット処理終了時 (USBRST ビットへの 0 書き込み)、またはサスペンド状態からのレジューム処理終了時 (RESUME ビットへの 0 書き込み) のいずれかのタイミングで行ってください。

デバイスコントローラモード時は、常に本ビットを 0 にしてください。

RESUME ビット (レジューム出力)

RESUME ビットはホストコントローラモードで、レジューム信号の出力制御を行います。

本ビットを 1 にすると、USBFS は USB ポートを K-State にし、レジューム信号を出力します。RWUPE ビットが 1 で USB がサスペンド状態のとき、USBFS がリモートウェイクアップ信号を検出すると、本ビットを 1 にします。

RESUME ビットが 1 のとき、ソフトウェアが RESUME ビットをクリアして 0 にするまで、USBFS は K-State 出力を継続します。RESUME ビットを 1 にする場合、USB2.0 規格で定められた期間、1 (レジューム期間) にする必要があります。インタフェースがサスペンド状態のときのみ、RESUME ビットを 1 にしてください。レジューム処理の終了 (RESUME ビットへの 0 書き込み) と同時に UACT ビットに 1 を書き込んでください。

デバイスコントローラモード時は、常に本ビットを 0 にしてください。

USBRST ビット (USB バスリセット出力)

USBRST ビットはホストコントローラモード時に、USB バス信号の出力制御を行います。本ビットを 1 にすると、USBFS は USB ポートを SE0 ステートにして USB バスをリセットします。USBFS は USBRST ビットが 1 の状態の間は、本ビットがソフトウェアにより 0 にクリアされるまで、SE0 出力を継続します。USBRST ビットを 1 にする場合、USB2.0 規格で定められた期間、1 (USB バスリセット期間) にする必要があります。通信中 (UACT = 1) またはレジューム処理中 (RESUME = 1) に、USBRST ビットに 1 を書き込むと、UACT ビットと RESUME ビットの両方が 0 になるまで、USBFS は USB バスリセット処理を開始できません。USB バスリセット処理の終了 (USBRST ビットへの 0 書き込み) と同時に UACT ビットに 1 を書き込んでください。

デバイスコントローラモード時は、常に本ビットを 0 にしてください。

RWUPE ビット (ウェイクアップ検出許可)

RWUPE ビットはホストコントローラモードで、下流の周辺デバイスからのリモートウェイクアップ信号 (レジューム信号) の受け付けを許可または禁止します。本ビットを 1 にすると、USBFS は下流の周辺デバイスからのリモートウェイクアップ信号 (2.5 μ s 間の K-State) を検出し、レジューム処理を実行して K-State にします。RWUPE ビットを 0 にした場合、USBFS は、USB ポートに接続された周辺デバイスからのリモートウェイクアップ信号 (K-State) を無視します。

RWUPE ビットが 1 のときは、サスペンド状態であっても内部クロックを停止しないでください (SYSCFG.SCKE ビットは 1 にしてください)。

デバイスコントローラモード時は、常に本ビットを 0 にしてください。

WKUP ビット (ウェイクアップ出力)

WKUP ビットはデバイスコントローラモードで、USB バスへのリモートウェイクアップ信号 (レジューム信号) の受け付けを許可または禁止します。

USBFS は、リモートウェイクアップ信号の出力タイミングを制御します。WKUP ビットを 1 にすると、USBFS は 10 ms 間 K-State を出力した後、WKUP ビットをクリアして 0 にします。USB2.0 規格では、リモートウェイクアップ信号の送信までに、5 ms 以上 USB バスアイドル状態を保持する必要があります。そのため、USBFS は、サスペンド状態を検出した直後に WKUP ビットに 1 を書き込んだ場合、2 ms 後に K-State を出力します。

WKUP ビットへの 1 の書き込みは、デバイスがサスペンド状態 (INTSTS0.DVSQ[2:0]=1xxb) であり、かつ USB ホストがリモートウェイクアップ信号を許可している場合のみ行ってください。本ビットが 1 のときは、サスペンド状態であっても、内部クロックを停止しないでください (SYSCFG.SCKE ビットは 1 にする必要があります)。ホストコントローラモード時は、常に本ビットを 0 にしてください。

HNPBTOA ビット (ホストネゴシエーションプロトコル (HNP) 制御)

HNPBTOA ビットは OTG モードにおいて、デバイス B からデバイス A に切り替えるときに使用します。

HNPBTOA ビットが 1 の場合、SYSCFG.DPRPU ビットを 0 または SYSCFG.DCFM ビットを 1 にしても、内部機能制御は HNP 処理が終了するまでサスペンド状態を維持します。D+ の立ち下がりエッジを検出しても、レジューム割り込み (RESM) は発生しません。

本ビットを 1 にした後、発信側のプルアップによりホストアタッチイベントを検出するか、または HNP 処理のタイムアウトによりソフトウェアが HNPBTOA ビットを 0 にすると、HNP 処理は終了します。

27.2.4 CFIFO/CFIFOL : CFIFO ポートレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x014

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FIFOPORT[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	FIFOPORT[15:0] ^(注1)	FIFO ポート これらのビットにアクセスして、FIFO バッファから受信データを読み出すか、または FIFO バッファへ送信データを書き込みます。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. 有効ビットは、関連するポート選択レジスタにおける MBW の設定値 (CFIFOSEL.MBW) および BIGEND の設定値 (CFIFOSEL.BIGEND) により異なります。表 27.5 および表 27.6 を参照してください。

3 つの FIFO ポートが有効です。

- CFIFO
- D0FIFO
- D1FIFO

各 FIFO ポートは下記のレジスタで構成されます。

- FIFO バッファからのデータリードと、FIFO バッファへのデータライトを処理するポートレジスタ (CFIFO、D0FIFO、または D1FIFO)
- FIFO ポートに割り当てられたパイプを選択するためのポート選択レジスタ (CFIFOSEL、D0FIFOSEL、または D1FIFOSEL)
- ポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、または D1FIFOCTR)

各 FIFO ポートには、下記の制限事項があります。

- DCP コントロール転送用 FIFO バッファへのアクセスは CFIFO ポートを通して行います。
- DMA/DTC 転送用 FIFO バッファへのアクセスは D0FIFO または D1FIFO ポートを通して行います。
- CPU による D0FIFO および D1FIFO ポートアクセスも可能です。

- DMA/DTC 転送機能などの FIFO ポート固有の機能を使用している場合、ポート選択レジスタの CURPIPE[3:0]ビットで選択したパイプ番号は変更できません。
- FIFO ポートを設定するレジスタ群が他の FIFO ポートに影響を与えることはありません。
- 同一パイプを複数の FIFO ポートに割り当てないでください。
- FIFO バッファの状態には、アクセス権が CPU にある場合と Serial Interface Engine (SIE) にある場合の 2 種類があります。SIE にアクセス権がある場合は、CPU から FIFO バッファにアクセスできません。

FIFOPORT[15:0]ビット (FIFO ポート)

FIFOPORT[15:0]ビットへのアクセス時に、USBFS は FIFO バッファから受信データを読み出すか、または FIFO バッファへ送信データを書き込みます。FIFO ポートレジスタへのアクセスは、関連するポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、または D1FIFOCTR) の FRDY ビットが 1 のときに限り可能です。

FIFO ポートレジスタの有効ビットは、ポート選択レジスタ (CFIFOSEL、D0FIFOSEL、または D1FIFOSEL) の MBW ビットおよび BIGEND ビットの設定値により異なります。表 27.5 と表 27.6 を参照してください。

表 27.5 16 ビットアクセス時のエンディアン動作

CFIFOSEL.BIGEND ビット	ビット[15:8]	ビット[7:0]
0	N + 1 データ	N + 0 データ
1	N + 0 データ	N + 1 データ

表 27.6 8 ビットアクセス時のエンディアン動作

CFIFOSEL.BIGEND ビット	ビット[15:8]	ビット[7:0]
0	アクセス禁止(注1)	N + 0 データ
1	アクセス禁止(注1)	N + 0 データ

注 1. アクセス禁止領域に対する書き込みや読み出しはしないでください。

27.2.5 DnFIFO/DnFIFOL : D0FIFO ポートレジスタ (n = 0, 1)

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x018 + 0x4 × n

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: FIFOPORT[15:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	FIFOPORT[15:0](注1)	FIFO ポート これらのビットにアクセスして、FIFO バッファから受信データを読み出すか、または FIFO バッファへ送信データを書き込みます。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. 有効ビットは、関連するポート選択レジスタにおける MBW の設定値 (CFIFOSEL.MBW、D0FIFOSEL.MBW、および D1FIFOSEL.MBW) および BIGEND の設定値 (CFIFOSEL.BIGEND、D0FIFOSEL.BIGEND、および D1FIFOSEL.BIGEND) により異なります。表 27.7 および表 27.8 を参照してください。

3 つの FIFO ポートが有効です。

- CFIFO
- D0FIFO
- D1FIFO

各 FIFO ポートは下記のレジスタで構成されます。

- FIFO バッファからのデータリードと、FIFO バッファへのデータライトを処理するポートレジスタ (CFIFO、D0FIFO、または D1FIFO)

- FIFO ポートに割り当てられたパイプを選択するためのポート選択レジスタ (CFIFOSEL、D0FIFOSEL、または D1FIFOSEL)
- ポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、または D1FIFOCTR)

各 FIFO ポートには、下記の制限事項があります。

- DCP コントロール転送用 FIFO バッファへのアクセスは CFIFO ポートを通して行います
- DMA/DTC 転送用 FIFO バッファへのアクセスは D0FIFO または D1FIFO ポートを通して行う。
- CPU による D0FIFO あるいは D1FIFO ポートアクセスも可能。
- DMA/DTC 転送機能などの FIFO ポート固有の機能を使用している場合、ポート選択レジスタの CURPIPE[3:0]ビットで選択したパイプ番号は変更できない。
- FIFO ポートを設定するレジスタ群が他の FIFO ポートに影響を与えることはない。
- 同一パイプを複数の FIFO ポートに割り当てない。
- FIFO バッファの状態には、アクセス権が CPU にある場合と Serial Interface Engine (SIE) にある場合の 2 種類がある。SIE にアクセス権がある場合は、CPU から FIFO バッファにアクセスできない。

FIFOPORT[15:0]ビット (FIFO ポート)

FIFOPORT ビットへのアクセス時に、USBFS は FIFO バッファから受信データを読み出すか、または FIFO バッファへ送信データを書き込みます。FIFO ポートレジスタへのアクセスは、関連するポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、または D1FIFOCTR) の FRDY ビットが 1 のときに限り可能です。

FIFO ポートレジスタの有効ビットは、ポート選択レジスタ (CFIFOSEL、D0FIFOSEL、または D1FIFOSEL) の MBW ビットおよび BIGEND ビットの設定値により異なります。表 27.7 および表 27.8 を参照してください。

表 27.7 16 ビットアクセス時のエンディアン動作

CFIFOSEL.BIGEND ビット D0FIFOSEL.BIGEND ビット D1FIFOSEL.BIGEND ビット	ビット[15:8]	ビット[7:0]
0	N+1 データ	N+0 データ
1	N+0 データ	N+1 データ

表 27.8 8 ビットアクセス時のエンディアン動作

CFIFOSEL.BIGEND ビット D0FIFOSEL.BIGEND ビット D1FIFOSEL.BIGEND ビット	ビット[15:8]	ビット[7:0]
0	アクセス禁止 ^(注1)	N+0 データ
1	アクセス禁止 ^(注1)	N+0 データ

注 1. アクセス禁止領域に対する書き込みや読み出しはしないでください。

27.2.6 CFIFOSEL : CFIFO ポート選択レジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x020

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	RCNT	REW	—	—	—	MBW	—	BIGEN D	—	—	ISEL	—	CURPIPE[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	CURPIPE[3:0]	CFIFO ポートアクセスパイプ指定 0x0: デフォルトコントロールパイプ 0x1: パイプ 1 0x2: パイプ 2 0x3: パイプ 3 0x4: パイプ 4 0x5: パイプ 5 0x6: パイプ 6 0x7: パイプ 7 0x8: パイプ 8 0x9: パイプ 9 その他: 設定禁止	R/W
4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	ISEL	DCP 選択時 CFIFO ポートアクセス方向 0: FIFO バッファ読み出し選択 1: FIFO バッファ書き込み選択	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	BIGEND	CFIFO ポートエンディアン制御 0: リトルエンディアン 1: ビッグエンディアン	R/W
9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	MBW	CFIFO ポートアクセスビット幅 0: 8 ビット幅 1: 16 ビット幅	R/W
13:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	REW	バッファポインタリワインド 0: バッファポインタのリワインドをしない 1: バッファポインタのリワインドをする	W(注1)
15	RCNT	リードカウントモード 0: CFIFO からすべての受信データを読み出したときに、DTLN[8:0]ビット (CFIFOCTR.DTLN[8:0], D0FIFOCTR.DTLN[8:0], D1FIFOCTR.DTLN[8:0]) をクリア。ダブルバッファモードの場合、一面のみ読み出し終了時に DTLN[8:0]の値をクリア。 1: CFIFO から受信データを読み出すごとに DTLN[8:0]ビットをダウンカウント。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. 読むと 0 が読み出されます。

CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0]ビットに同じパイプ番号を設定しないでください。D0FIFOSEL レジスタおよび D1FIFOSEL レジスタの CURPIPE[3:0]ビットの設定が 0000b の場合には、パイプ指定なしとなります。

なお、DMA または DTC 転送が許可されている状態でパイプ番号の変更は行わないでください。

CURPIPE[3:0]ビット (CFIFO ポートアクセスパイプ指定)

CURPIPE[3:0]ビットは CFIFO ポート経由のデータの読み出し/書き込みに使用するパイプ番号を指定します。これらのビットに書き込む際は、書き込み後に読み出して、書き込み値と読み出し値が一致していることを確認してから、次の処理に進んでください。CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0]ビットに同じパイプ番号を設定しないでください。

FIFO バッファへのアクセス中は、ソフトウェアが CURPIPE[3:0]ビットの設定値を変更しようとしても、アクセスが完了するまで現在のアクセス設定が維持されます。

ISEL ビット (DCP 選択時 CFIFO ポートアクセス方向)

選択パイプが DCP のときに ISEL ビットへの新しい値の書き込みを行ったときは、その後に ISEL ビットの読み出しを行い、書き込み値と読み出し値が一致することを確認してから次の処理に進んでください。ISEL ビットと CURPIPE[3:0]ビットの設定は同時に行ってください。

MBW ビット (CFIFO ポートアクセスビット幅)

MBW ビットは CFIFO ポートへのアクセスビット幅を指定します。

選択パイプが受信方向の場合、CURPIPE[3:0]ビットと MBW ビットを同時に設定してください。これらのビットへの書き込みで FIFO バッファからのデータ読み出しが開始したら、すべてのデータが読み出されるまで MBW ビットの変更を行わないでください。

選択パイプが送信方向の場合、FIFO バッファへのデータ書き込み実行中に 8 ビットから 16 ビットへのビット幅の変更はできません。

16 ビット幅が選択されていても、バイトアクセス制御により、奇数バイトの書き込みも可能です。

REW ビット (バッファポインタリワインド)

REW ビットはバッファポインタのリワインドを行うか否かを指定します。

選択パイプが受信方向の場合、FIFO バッファの読み出し中に本ビットを 1 にすると、FIFO バッファの最初のデータから再読み出しが可能になります。ダブルバッファの場合は、この設定により現在読み出し中の FIFO バッファの面の最初のデータから再読み出しすることが可能になります。

REW ビットを 1 にするとき、CURPIPE[3:0]ビットの設定変更を同時に行わないでください。REW ビットを 1 にする前に、必ず FRDY ビットが 1 であることを確認してください。

送信方向のパイプに対して FIFO バッファの最初のデータから書き込みをやり直す場合は、BCLR ビットを使用してください。

27.2.7 DnFIFOSEL : D0FIFO ポート選択レジスタ (n = 0, 1)

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x028 + 0x4 × n

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	RCNT	REW	DCLRM	DREQE	—	MBW	—	BIGEND	—	—	—	—	CURPIPE[3:0]		
------------	------	-----	-------	-------	---	-----	---	--------	---	---	---	---	--------------	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	CURPIPE[3:0]	FIFO ポートアクセスパイプ指定 0x0: デフォルトコントロールパイプ 0x1: パイプ 1 0x2: パイプ 2 0x3: パイプ 3 0x4: パイプ 4 0x5: パイプ 5 0x6: パイプ 6 0x7: パイプ 7 0x8: パイプ 8 0x9: パイプ 9 その他: 設定禁止	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	BIGEND	FIFO ポートエンディアン制御 0: リトルエンディアン 1: ビッグエンディアン	R/W
9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	MBW	FIFO ポートアクセスビット幅 0: 8 ビット幅 1: 16 ビット幅	R/W
11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	DREQE	DMA/DTC 転送要求許可 0: DMA/DTC 転送要求禁止 1: DMA/DTC 転送要求許可	R/W
13	DCLRM	指定パイプデータ読み出し後自動バッファメモリクリアモードアクセス 0: 自動バッファクリアモード禁止 1: 自動バッファクリアモード許可	R/W

ビット	シンボル	機能	R/W
14	REW	バッファポインタリワインド 0: バッファポインタのリワインドをしない 1: バッファポインタのリワインドをする	W
15	RCNT	リードカウントモード 0: DnFIFO の全受信データ読み出し終了時(ダブルバッファモードの場合は一面のみ読み出し終了後)に DTLN[8:0]ビット (CFIFOCTR.DTLN[8:0]、D0FIFOCTR.DTLN[8:0]、D1FIFOCTR.DTLN[8:0]) をクリア 1: DnFIFO から受信データ読み出しごとに DTLN[8:0]ビットをダウンカウント	R/W

注. S-TYPE-3, P-TYPE-3

CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0]ビットで同一のパイプを指定しないでください。D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0]ビットの設定が 0000b の場合には、パイプ指定なしとなります。DMA または DTC 転送が許可されている状態でパイプ番号の変更は行わないでください。

CURPIPE[3:0]ビット (FIFO ポートアクセスパイプ指定)

CURPIPE[3:0]ビットは DnFIFO ポート経由のデータの読み出しまたは書き込みに使用するパイプ番号を指定します。これらのビットに書き込む際は、書き込み後に読み出して、書き込み値と読み出し値が一致していることを確認してから、次の処理に進んでください。CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0]ビットに同じパイプ番号を設定しないでください。

FIFO バッファへのアクセス中は、ソフトウェアが CURPIPE[3:0]ビットの設定値を変更しようとしても、アクセスが完了するまで現在のアクセス設定が維持されます。

MBW ビット (FIFO ポートアクセスビット幅)

MBW ビットは DnFIFO ポートへのアクセスビット幅を指定します。

選択パイプが受信方向の場合、これらのビットへの書き込みで FIFO バッファからのデータ読み出しが開始したら、すべてのデータが読み出されるまで MBW ビットの変更を行わないでください。CURPIPE[3:0]ビットと MBW ビットの設定は同時に行ってください。

選択パイプが送信方向の場合、FIFO バッファへのデータ書き込み実行中に 8 ビットから 16 ビットへのビット幅の変更はできません。

16 ビット幅が選択されていても、バイトアクセス制御により、奇数バイトの書き込みも可能です。

DREQE ビット (DMA/DTC 転送要求許可)

DREQE ビットは DMA または DTC 転送要求発行の許可/禁止を指定します。DMA または DTC 転送要求を許可する場合、CURPIPE[3:0]ビットを設定後に DREQE ビットを 1 にしてください。CURPIPE[3:0]ビットを書き換える場合、まず DREQE ビットを 0 にしてから書き換えてください。

DCLRM ビット (指定パイプデータ読み出し後自動バッファメモリクリアモードアクセス)

DCLRM ビットは選択パイプのデータを読み出した後の自動 FIFO バッファクリアを許可または禁止します。

本ビットを 1 にすると、指定パイプに割り当てられた FIFO バッファが空のときに Zero-Length パケットを受信した場合、または PIPECFG.BFRE ビットが 1 で受信したショートパケットの読み出しが完了した場合、USBFS は FIFO ポートコントロールレジスタの BCLR ビットを 1 にします。

SOFCFG.BRDYM ビットを 1 にして USBFS を使用する場合、本ビットを 0 にしてください。

REW ビット (バッファポインタリワインド)

REW ビットはバッファポインタのリワインドを行うか否かを指定します。

選択パイプが受信方向の場合、FIFO バッファの読み出し中に本ビットを 1 にすると、FIFO バッファの最初のデータから再読み出しが可能になります。ダブルバッファの場合は、この設定により現在読み出し中の FIFO バッファの面の最初のデータから再読み出しすることが可能になります。

REW ビットを 1 にするとき、CURPIPE[3:0]ビットの設定変更を同時に行わないでください。本ビットを 1 にする前に、必ず FRDY ビットが 1 であることを確認してください。

送信方向のパイプに対して FIFO バッファの最初のデータから書き込みをやり直す場合は、BCLR ビットを使用してください。

RCNT ビット (リードカウントモード)

RCNT ビットは、D0FIFOCTL.DTLN ビットおよびD1FIFOCTL.DTLN ビットの読み出しモードを指定します。PIPECFG.BFRE ビットを 1 にして DnFIFO にアクセスを行う場合は、RCNT ビットを 0 にしてください。

27.2.8 CFIFOCTR : CFIFO ポートコントロールレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x022

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BVAL	BCLR	FRDY	—	—	—	—	DTLN[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	DTLN[8:0]	受信データ長 受信データ長を示します。 ポート選択レジスタの RCNT ビットの設定により、表示される内容が異なります。詳細は、DTLN[8:0]ビットの説明を参照してください。	R
12:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13	FRDY	FIFO ポートレディ 0: FIFO ポートアクセス不可能 1: FIFO ポートアクセス許可	R
14	BCLR	CPU バッファクリア 0: 動作なし 1: CPU 側 FIFO バッファクリア	W
15	BVAL	バッファメモリ有効フラグ 0: 無効 (0 の書き込みは影響なし) 1: 書き込み終了	R/W

注: S-TYPE-3, P-TYPE-3

CFIFOCTR レジスタ、D0FIFOCTR レジスタ、およびD1FIFOCTR レジスタは、それぞれ CFIFO、D0FIFO、およびD1FIFO バッファに対応しています。

DTLN[8:0]ビット (受信データ長)

DTLN[8:0]ビットは受信データ長を示します。

FIFO バッファ読み出し中の DTLN[8:0]ビットの値は、DnFIFOSEL.RCNT ビット (n=0, 1) により、以下のように異なります。

- RCNT = 0 のとき

CPU または DMA/DTC が FIFO バッファ 1 面分の全受信データの読み出しを完了するまで、USBFS は DTLN[8:0]ビットを設定して、受信データ長を示します。

PIPECFG.BFRE ビットが 1 の場合、全データの読み出しが完了しても、BCLR ビットが 1 になるまで USBFS は受信データ長を保持します。

- RCNT = 1 のとき

FIFO バッファからデータを読み出すごとに、USBFS は DTLN[8:0]ビットの示す値をデクリメントします。MBW = 0 のときは-1 ずつ、MBW = 1 のときは-2 ずつ値がデクリメントされます。

FIFO バッファ 1 面分の全データの読み出し完了時に、USBFS は本ビットを 0 にします。ダブルバッファモード時、かつ FIFO バッファ 1 面分の全データの読み出しを完了する前にもう 1 面分の FIFO バッファにデータを受信した場合、USBFS は本ビットを設定して、後の 1 面分の全データの読み出し完了時に先の 1 面分の受信データ長を示します。

FRDY ビット (FIFO ポートレディ)

FRDY ビットは CPU または DMA/DTC から FIFO ポートにアクセス可能かどうかを示します。

以下の場合、USBFS は FRDY ビットを 1 にしますが、読み出すべきデータがないため、FIFO ポート経由のデータ読み出しはできません。

- 選択パイプに割り当てられている FIFO バッファが空の状態 Zero-Length パケットを受信した場合
- PIPECFG.BFRE ビットが 1 のときに、ショートパケットを受信し、データ読み出しを完了した場合

これらの場合では、BCLR ビットを 1 にして FIFO バッファのクリアを行い、次のデータ送受信を許可してください。

BCLR ビット (CPU バッファクリア)

選択パイプの CPU 側の FIFO バッファをクリアする場合は BCLR ビットを 1 にします。

選択パイプに割り当てられている FIFO バッファにダブルバッファモードが設定されている場合、FIFO バッファの両面ともに読み出し可能な場合でも、USBFS は片面の FIFO バッファのみをクリアします。

選択パイプが DCP のときに BCLR ビットを 1 にすると、FIFO バッファへのアクセス権を持つのが CPU 側か SIE 側かにかかわらず、USBFS は FIFO バッファをクリアします。SIE 側にアクセス権があるときに FIFO バッファをクリアする場合、DCPCTR.PID[1:0] ビットを 00b (NAK 応答) にしてから BCLR ビットを 1 にしてください。

選択パイプが送信方向の場合、同時に BVAL フラグと BCLR ビットの両方に 1 を書き込むと、USBFS はすでに書き込まれたデータをクリアし、Zero-Length パケットの送信を可能にします。

選択パイプが DCP 以外の場合、BCLR ビットへの 1 の書き込みは、FIFO ポートコントロールレジスタの FRDY ビットの (USBFS による) 設定値が 1 のときにのみ行ってください。

BVAL フラグ (バッファメモリ有効フラグ)

CURPIPE[3:0] ビットで選択したパイプの CPU 側の FIFO バッファの書き込み終了時に BVAL フラグを 1 にします。

選択パイプが送信方向のとき、以下の場合に BVAL フラグを 1 にしてください。

- ショートパケットを送信する場合は、データ書き込み後に本フラグを 1 にする
- Zero-Length パケットの送信を行いたいとき、FIFO バッファへデータを書き込む前に本フラグを 1 にする

これを行うと、USBFS は CPU の FIFO バッファを SIE に切り替え、送信可能状態にします。

連続転送モード時にパイプに対して最大パケットサイズ分のデータを書き込むと、USBFS は BVAL フラグを 1 にし、FIFO バッファを CPU から SIE に切り替え、送信可能状態にします。

BVAL フラグへの 1 の書き込みは、USBFS が FRDY ビットを 1 にしているときにのみ行ってください。選択パイプが受信方向の場合、BVAL フラグは 1 にしないでください。

27.2.9 DnFIFOCTR : D0FIFO ポートコントロールレジスタ (n = 0, 1)

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x02A + 0x4 × n

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	BVAL	BCLR	FRDY	—	—	—	—	DTLN[8:0]							
------------	------	------	------	---	---	---	---	-----------	--	--	--	--	--	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
8:0	DTLN[8:0]	受信データ長 受信データ長を示します。 ポート選択レジスタの RCNT ビットの設定により、表示される内容が異なります。詳細は、DTLN[8:0] ビットの説明を参照してください。	R
12:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13	FRDY	FIFO ポートレディ 0: FIFO ポートアクセス不可能 1: FIFO ポートアクセス許可	R

ビット	シンボル	機能	R/W
14	BCLR	CPU バッファクリア 0: 動作なし 1: CPU 側 FIFO バッファクリア	R/W(注1)
15	BVAL	バッファメモリ有効フラグ 0: 無効 (0 の書き込みは影響なし) 1: 書き込み終了	R/W

注. S-TYPE-3, P-TYPE-3

注 1. 読むと 0 が読み出されます。

CFIFOCTR レジスタ、D0FIFOCTR レジスタ、および D1FIFOCTR レジスタは、それぞれ CFIFO、D0FIFO、および D1FIFO バッファに対応しています。

DTLN[8:0]ビット (受信データ長)

DTLN[8:0]ビットは受信データ長を示します。

FIFO バッファ読み出し中の DTLN[8:0]ビットの値は、DnFIFOSEL.RCNT ビット (n=0, 1) により、以下のように異なります。

- RCNT ビットが 0 のとき

CPU または DMA/DTC が FIFO バッファ 1 面分の全受信データの読み出しを完了するまで、USBFS は受信データ長を DTLN[8:0]ビットに表示します。

PIPECFG.BFRE ビットが 1 の場合、読み出しが完了しても、BCLR ビットが 1 になるまで USBFS は受信データ長を保持します。

- RCNT ビットが 1 のとき

FIFO バッファからデータを読み出すごとに、USBFS は DTLN[8:0]ビットの表示値をダウンカウントします。MBW=0 のときは -1 ずつ、MBW=1 のときは -2 ずつ値がダウンカウントされます。

1 面分の FIFO バッファ読み出し完了時に、USBFS は DTLN[8:0]ビットを 0 にします。ダブルバッファモード時、かつ FIFO バッファ 1 面分の受信データの読み出しを完了する前にもう 1 面分の FIFO バッファにデータを受信した場合、USBFS は先の 1 面分の読み出し完了時に後の 1 面の受信データ長を DTLN[8:0]ビットに表示します。

FRDY ビット (FIFO ポートレディ)

FRDY ビットは CPU または DMA/DTC から FIFO ポートにアクセス可能かどうかが表示されます。

以下の場合、USBFS は FRDY ビットを 1 にしますが、読み出すべきデータがないため FIFO ポート経由のデータ読み出しはできません。

- 選択パイプに割り当てられている FIFO バッファが空の状態です。Zero-Length パケットを受信した場合
- PIPECFG.BFRE ビットが 1 のときに、ショートパケットを受信し、データ読み出しを完了した場合

これらのケースでは、BCLR ビットを 1 にして FIFO バッファのクリアを行い、次のデータ送受信を行える状態にしてください。

BCLR ビット (CPU バッファクリア)

選択パイプの CPU 側の FIFO バッファをクリアする場合は BCLR ビットを 1 にします。

選択パイプに割り当てられている FIFO バッファにダブルバッファモードが設定されている場合、FIFO バッファの両面ともに読み出し可能な場合でも、USBFS は片面の FIFO バッファのみをクリアします。

選択パイプが DCP のときに BCLR ビットを 1 にすると、FIFO バッファへのアクセス権を持つのが CPU 側か SIE 側かにかかわらず、USBFS は FIFO バッファをクリアします。SIE 側にアクセス権があるときに FIFO バッファをクリアする場合、DCPCTR.PID[1:0]ビットを 00b (NAK 応答) にしてから BCLR ビットを 1 にしてください。

選択パイプが送信方向の場合、同時に BVAL フラグと BCLR ビットの両方に 1 を書き込むと、USBFS はすでに書き込まれたデータをクリアし、Zero-Length パケットの送信を可能にします。

選択パイプが DCP 以外の場合、BCLR ビットへの 1 の書き込みは、FIFO ポートコントロールレジスタの FRDY ビットの (USBFS による) 設定値が 1 のときにのみ行ってください。

BVAL フラグ (バッファメモリ有効フラグ)

CURPIPE[3:0]ビットで選択したパイプの CPU 側の FIFO バッファの書き込み終了時に BVAL フラグを 1 にします。

選択パイプが送信方向のとき、以下の場合に BVAL フラグを 1 にしてください。

- ショートパケットを送信する場合は、データ書き込み後に本フラグを 1 にする
- Zero-Length パケットの送信を行いたいとき、FIFO バッファヘータを書き込む前に本フラグを 1 にする

これを行うと、USBFS は CPU の FIFO バッファを SIE に切り替え、送信可能状態にします。

連続転送モード時にパイプに対して最大パケットサイズ分のデータを書き込むと、USBFS は BVAL フラグを 1 にし、FIFO バッファを CPU から SIE に切り替え、送信可能状態にします。

BVAL フラグへの 1 の書き込みは、USBFS が FRDY ビットを 1 にしているときにのみ行ってください。選択パイプが受信方向の場合、BVAL フラグは 1 にしないでください。

27.2.10 INTENB0 : 割り込みイネーブルレジスタ 0

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x030

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	VBSE	RSME	SOFE	DVSE	CTRE	BEMPE	NRDYE	BRDYE	—	—	—	—	—	—	—	—

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	BRDYE	バッファレディ割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
9	NRDYE	バッファノットレディ応答割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
10	BEMPE	バッファエンプティ割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
11	CTRE	コントロール転送ステージ遷移割り込み許可(注1) 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
12	DVSE	デバイスステート遷移割り込み許可(注1) 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
13	SOFE	フレーム番号更新割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
14	RSME	レジューム割り込み許可(注1) 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
15	VBSE	VBUS 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W

注. S-TYPE-3, P-TYPE-3

注 1. RSME、DVSE、および CTRE ビットは、デバイスコントローラモード時にのみ 1 にできます。ホストコントローラモードでは、これらのビットを 1 にしないでください。

INTSTS0 レジスタのステータスフラグが 1 で、INTENB0 レジスタの関連する割り込み要求許可ビットが 1 の場合、USBFS は USBFS 割り込み要求を発行します。

INTENB0 レジスタの設定値にかかわらず、関連する条件を満たすステータス切り替えに応じて、INTSTS0 レジスタのステータスフラグは1となります。

INTENB0 レジスタの関連するステータスフラグが1の場合に、INTENB0 レジスタの割り込み要求許可ビットが0から1に切り替えられると、USBFS 割り込み要求が発行されます。

27.2.11 INTENB1 : 割り込みイネーブルレジスタ 1

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x032

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	OVRCRE	BCHGE	—	DTCHE	ATTCHE	—	—	—	—	EOFERRE	SIGNE	SACKE	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	—	読むと0が読めます。書く場合、0としてください。	R/W
4	SACKE	SETUP トランザクション正常応答割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
5	SIGNE	SETUP トランザクションエラー割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
6	EOFERRE	EOF エラー検出割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
10:7	—	読むと0が読めます。書く場合、0としてください。	R/W
11	ATTCHE	接続検出割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
12	DTCHE	切断検出割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
13	—	読むと0が読めます。書く場合、0としてください。	R/W
14	BCHGE	USB バス変化割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
15	OVRCRE	オーバーカレント入力変化割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W

注: S-TYPE-3, P-TYPE-3

注: INTENB1のビットは、ホストコントローラモード時にのみ1にできます。デバイスコントローラモードでは、これらのビットを1にしないでください。

INTENB1 は、ホストコントローラモードおよび SETUP トランザクションでの割り込みマスクを指定します。

INTSTS1 レジスタのステータスフラグが1で、INTENB1 レジスタの関連する割り込み要求許可ビットが1の場合、USBFS は USBFS 割り込み要求を発行します。

INTENB1 レジスタの設定値にかかわらず、関連する条件を満たすステータス切り替えに応じて、INTSTS1 レジスタのステータスフラグは1となります。

INTSTS1 レジスタの関連するステータスフラグが1の場合に、INTENB1 レジスタの割り込み要求許可ビットが0から1に切り替えられると、USBFS 割り込み要求が発行されます。

デバイスコントローラモードでは、割り込みを許可しないでください。

27.2.12 BRDYENB : BRDY 割り込みイネーブルレジスタ

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x036

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PIPE9 BRDY E	PIPE8 BRDY E	PIPE7 BRDY E	PIPE6 BRDY E	PIPE5 BRDY E	PIPE4 BRDY E	PIPE3 BRDY E	PIPE2 BRDY E	PIPE1 BRDY E	PIPE0 BRDY E
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIPE0BRDYE	パイプ 0 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
1	PIPE1BRDYE	パイプ 1 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
2	PIPE2BRDYE	パイプ 2 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
3	PIPE3BRDYE	パイプ 3 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
4	PIPE4BRDYE	パイプ 4 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
5	PIPE5BRDYE	パイプ 5 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
6	PIPE6BRDYE	パイプ 6 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
7	PIPE7BRDYE	パイプ 7 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
8	PIPE8BRDYE	パイプ 8 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
9	PIPE9BRDYE	パイプ 9 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

BRDYENB レジスタは、各パイプの BRDY 割り込み検出時に、INTSTS0.BRDY ビットへの 1 の書き込みの許可／禁止を指定します。

BRDYSTS レジスタのステータスフラグが 1 で、BRDYENB レジスタの関連する PIPE n BRDYE ビット (n = 0~9) が 1 の場合、INTSTS0.BRDY フラグは 1 になります。この場合、INTENB0 レジスタの BRDYE ビットが 1 であれば、USBFS は BRDY 割り込み要求を発生させます。少なくとも 1 つの PIPE n BRDY ビットが 1 の状態で、ソフトウェアで BRDYENB レジスタの関連する割り込み要求許可ビットが 0 から 1 に変更されると、USB は BRDY 割り込み要求を発生させます。

27.2.13 NRDYENB : NRDY 割り込みイネーブルレジスタ

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x038

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PIPE9 NRDY E	PIPE8 NRDY E	PIPE7 NRDY E	PIPE6 NRDY E	PIPE5 NRDY E	PIPE4 NRDY E	PIPE3 NRDY E	PIPE2 NRDY E	PIPE1 NRDY E	PIPE0 NRDY E
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIPE0NRDYE	パイプ 0 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
1	PIPE1NRDYE	パイプ 1 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
2	PIPE2NRDYE	パイプ 2 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
3	PIPE3NRDYE	パイプ 3 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
4	PIPE4NRDYE	パイプ 4 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
5	PIPE5NRDYE	パイプ 5 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
6	PIPE6NRDYE	パイプ 6 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
7	PIPE7NRDYE	パイプ 7 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
8	PIPE8NRDYE	パイプ 8 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
9	PIPE9NRDYE	パイプ 9 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-3

NRDYENB レジスタは、各パイプの NRDY 割り込み検出時に、INTSTS0.NRDY ビットへの 1 の書き込みの許可 / 禁止を指定します。

NRDYSTS レジスタのステータスフラグが 1 で、NRDYENB レジスタの関連する PIPE_nNRDYE ビット (n=0~9) が 1 の場合、INTSTS0.NRDY フラグは 1 になります。この場合、INTENB0 レジスタの NRDYE ビットが 1 であれば、USBFS は NRDY 割り込み要求を発生させます。少なくとも 1 つの PIPE_nNRDYE ビットが 1 の状態で、ソフトウェアで NRDYENB レジスタの関連する割り込み要求許可ビットが 0 から 1 に変更されると、USBFS は NRDY 割り込み要求を発生させます。

27.2.14 BEMPENB : BEMP 割り込みイネーブルレジスタ

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x03A

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PIPE9 BEMP E	PIPE8 BEMP E	PIPE7 BEMP E	PIPE6 BEMP E	PIPE5 BEMP E	PIPE4 BEMP E	PIPE3 BEMP E	PIPE2 BEMP E	PIPE1 BEMP E	PIPE0 BEMP E
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIPE0BEMPE	パイプ 0 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
1	PIPE1BEMPE	パイプ 1 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
2	PIPE2BEMPE	パイプ 2 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
3	PIPE3BEMPE	パイプ 3 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
4	PIPE4BEMPE	パイプ 4 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
5	PIPE5BEMPE	パイプ 5 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
6	PIPE6BEMPE	パイプ 6 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
7	PIPE7BEMPE	パイプ 7 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
8	PIPE8BEMPE	パイプ 8 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
9	PIPE9BEMPE	パイプ 9 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

BEMPENB レジスタは、各パイプの BEMP 割り込み検出時に、INTSTS0.BEMP ビットへの 1 の書き込みの許可/禁止を指定します。

BEMPSTS レジスタのステータスフラグが 1 で、BEMPENB レジスタの関連する PIPE_nBEMPE (n = 0~9) ビットが 1 の場合、INTSTS0.BEMP フラグは 1 になります。この場合、INTENB0 レジスタの BEMPE ビットが 1 であれば、USBFS は BEMP 割り込み要求を発生させます。少なくとも 1 つの PIPE_nBEMP ビットが 1 の状態で、ソフトウェアで BEMPENB レジスタの関連する割り込み要求許可ビットが 0 から 1 に変更されると、USBFS は BEMP 割り込み要求を発生させます。

27.2.15 SOFCFG : SOF 出力コンフィグレーションレジスタ

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x03C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	TRNE NSEL	—	BRDY M	—	EDGE STS	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	EDGESTS	エッジ割り込み出力ステータスマニタ(注1) エッジ割り込み出力信号のエッジ処理中は 1 となります。	R
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	BRDYM	BRDY 割り込みステータスクリアタイミング 0: ソフトウェアによる BRDY フラグのクリア 1: FIFO バッファからのデータ読み出しまたは FIFO バッファへのデータ書き込みにより USBFS が BRDY フラグをクリア	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TRNENSEL	トランザクション有効期間選択(注1) 0: ロースピード通信非対応 1: ロースピード通信対応	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-3

注 1. USBFS へのクロック供給を停止するときは、事前に EDGESTS フラグが 0 であることを確認してください。

EDGESTS ビット (エッジ割り込み出力ステータスマニタ)

EDGESTS ビットはエッジ割り込み出力信号のエッジ処理中は 1 となります。USBFS へのクロック供給を停止するときは、事前に本ビットが 0 であることを確認してください。

BRDYM ビット (BRDY 割り込みステータスクリアタイミング)

BRDYM ビットはパイプの BRDY 割り込みステータスフラグのクリア方法を指定します。

TRNENSEL ビット (トランザクション有効期間選択)

TRNENSEL ビットは、USB ポートでフルスピードまたはロースピード通信を行う場合に、1 フレーム中に USBFS がトークン発行を行うタイミング (トランザクション有効期間) を指定します。

ロースピードデバイスが接続されたときは、本ビットを 1 にしてください。本ビットはホストコントローラモードでのみ有効です。デバイスコントローラモード時は、本ビットを 0 にしてください。

27.2.16 INTSTS0 : 割り込みステータスレジスタ 0

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x040

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	VBINT	RESM	SOFR	DVST	CTRT	BEMP	NRDY	BRDY	VBST S	DVSQ[2:0]		VALID	CTSQ[2:0]			
Value after reset:	0	0	0	x	0	0	0	0	x	0	0	x	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CTSQ[2:0]	コントロール転送ステージ 000: アイドルまたはセットアップステージ 001: コントロールリードデータステージ 010: コントロールリードステータスステージ 011: コントロールライトデータステージ 100: コントロールライトステータスステージ 101: コントロールライト (ノーデータ) ステータスステージ 110: コントロール転送シーケンスエラー	R
3	VALID	USB リクエスト受信 0: Setup パケットを受信していない 1: Setup パケットを受信した	R/W
6:4	DVSQ[2:0]	デバイスステート デバイスステートを示します。 000: Powered ステート 001: Default ステート 010: Address ステート 011: Configured ステート その他: Suspended ステート	R
7	VBSTS	VBUS 入カステータス 0: USB_VBUS 端子が Low 1: USB_VBUS 端子が High	R
8	BRDY	バッファレディ割り込みステータス 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R
9	NRDY	バッファノットレディ割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R
10	BEMP	バッファエンプティ割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R
11	CTRT	コントロール転送ステージ遷移割り込みステータス(注2) 0: コントロール転送ステージ遷移割り込み発生なし 1: コントロール転送ステージ遷移割り込み発生あり	R/W(注1)
12	DVST	デバイスステート遷移割り込みステータス(注2) 0: デバイスステート遷移割り込み発生なし 1: デバイスステート遷移割り込み発生あり	R/W(注1)
13	SOFR	フレーム番号更新割り込みステータス 0: SOF 割り込み発生なし 1: SOF 割り込み発生あり	R/W(注1)
14	RESM	レジューム割り込みステータス(注2)(注3) 0: レジューム割り込み発生なし 1: レジューム割り込み発生あり	R/W(注1)
15	VBINT	VBUS 割り込みステータス(注3) 0: VBUS 割り込み発生なし 1: VBUS 割り込み発生あり	R/W(注1)

注. S-TYPE-3, P-TYPE-3

注. DVST ビットは MCU がリセットされると 0、USB バスリセットのときは 1 になります。

注. VBSTS ビットは USB_VBUS 端子が High のときは 1、Low のときは 0 になります。

注. DVSQ[2:0] ビットは MCU がリセットされると 000b、USB バスリセットのときは 001b になります。

注 1. VBINT ビット、RESM ビット、SOFR ビット、DVST ビット、CTRT ビット、または VALID ビットをクリアする場合は、クリアしたいビットにのみ 0 を書き込んでください。その他のビットには 1 を書き込んでください。0 を示しているステータスビットへの 0 書き込みを行わないでください。

注 2. RESM、DVST、および CTRT ビットのステータスは、デバイスコントローラモードでのみ変化します。ホストコントローラモードでは、関連する割り込み許可ビットを 0 (禁止) にしてください。

注 3. USBFS は、VBINT ビットおよび RESM ビットが示すステータス変化をクロック供給停止中 (SYSCFG.SCKE = 0) でも検出し、対応する割り込み要求ビットが 1 であれば割り込みを要求します。ステータスをソフトウェアでクリアする前に、クロック供給を許可してください。

CTSQ[2:0]ビット (コントロール転送ステージ)

ホストコントローラモード時、CTSQ[2:0]ビットの読み出し値は無効です。

VALID ビット (USB リクエスト受信)

ホストコントローラモード時、VALID ビットの読み出し値は無効です。

DVSQ[2:0]ビット (デバイスステート)

USB バスリセットで DVSQ[2:0]ビットは初期化されます。ホストコントローラモード時、読み出し値は無効です。

BRDY フラグ (バッファレディ割り込みステータス)

BRDY フラグは BRDY 割り込みステータスを示します。

USBFS は、BRDY 割り込みが許可された (BRDYENB.PIPEnBRDYE = 1) パイプのうち少なくとも 1 つに対して BRDY 割り込みステータス (PIPEnBRDY = 1, n = 0~9) を検出したときに、BRDY ビットを 1 にします。

PIPEnBRDY ステータスがアサートされる条件については、「[27.3.3.1. BRDY 割り込み](#)」を参照してください。

1 に設定されている PIPEnBRDYE ビットに関連する PIPEnBRDY ビットのすべてにソフトウェアで 0 を書き込むと、USBFS は BRDY ビットを 0 にします。ソフトウェアで BRDY フラグに 0 を書き込んだ場合でも、本フラグはクリアされません。

NRDY フラグ (バッファノットレディ割り込みステータス)

NRDY フラグは NRDY 割り込みステータスを示します。

USBFS は、NRDY 割り込みが許可された (NRDYENB.PIPEnNRDYE = 1) パイプのうち少なくとも 1 つに対して NRDY 割り込みステータス (PIPEnNRDY = 1, n = 0~9) を検出したときに、NRDY ビットを 1 にします。

PIPEnNRDY ステータスがアサートされる条件については、「[27.3.3.2. NRDY 割り込み](#)」を参照してください。

1 に設定されている PIPEnNRDYE ビットに対応する PIPEnNRDY ビットのすべてにソフトウェアで 0 を書き込むと、USBFS は NRDY ビットを 0 にします。ソフトウェアで NRDY フラグに 0 を書き込んだ場合でも、本フラグはクリアされません。

BEMP フラグ (バッファエンプティ割り込みステータス)

BEMP フラグは BEMP 割り込みステータスを示します。

USBFS は、BEMP 割り込みが許可された (BEMPENB.PIPEnBEMPE = 1) パイプのうち少なくとも 1 つに対して BEMP 割り込みステータス (PIPEnBEMP = 1, n = 0~9) を検出したときに、BEMP ビットを 1 にします。

PIPEnBEMP ステータスがアサートされる条件については、「[27.3.3.3. BEMP 割り込み](#)」を参照してください。

1 に設定されている PIPEnBEMPE ビットに対応する PIPEnBEMP ビットのすべてにソフトウェアで 0 を書き込むと、USBFS は BEMP ビットを 0 にします。ソフトウェアで BEMP フラグに 0 を書き込んだ場合でも、本フラグはクリアされません。

CTRT フラグ (コントロール転送ステージ遷移割り込みステータス)

デバイスコントローラモード時、USBFS がコントロール転送のステージ遷移を検出すると、USBFS は CTSQ[2:0] ビットの値を更新し、CTRT フラグを 1 にします。コントロール転送ステージ遷移割り込みが発生した場合、USBFS が次のコントロール転送のステージ遷移を検出するまでに CTRT フラグをクリアしてください。

ホストコントローラモード時に CTRT フラグから読み出した値は無効です。

DVST フラグ (デバイスステート遷移割り込みステータス)

デバイスコントローラモード時、USBFS がデバイスステートの変化を検出すると、USBFS は DVSQ[2:0]ビットの値を更新し、DVST フラグを 1 にします。デバイスステート遷移割り込みが発生した場合、USBFS が次のデバイスステート遷移を検出するまでに DVST フラグをクリアしてください。

ホストコントローラモード時に DVST フラグから読み出した値は無効です。

SOFR フラグ (フレーム番号更新割り込みステータス)

ホストコントローラモード時に、ソフトウェアで DVSTCTR0.UACT ビットを 1 にしている場合、USBFS はフレーム番号を更新するときに SOFR フラグを 1 にします。SOFR 割り込みの検出間隔は 1 ms です。

デバイスコントローラモード時に、USBFS はフレーム番号を更新するときに SOFR フラグを 1 にします。フレーム番号更新割り込みは、1 ms ごとに検出されます。

USB ホストから受信した SOF パケットが破損していても、内部補完機能により、USBFS は SOFR 割り込みを検出できます。

RESM フラグ (レジューム割り込みステータス)

デバイスコントローラモード時、USBFS は Suspended ステート (DVSQ[2:0] = 1xxb) であり、かつ USB_DP 端子で信号の立ち上がりエッジを検出したときに、RESM フラグを 1 にします。ホストコントローラモード時に RESM フラグから読み出した値は無効です。

VBINT フラグ (VBUS 割り込みステータス)

USBFS は、USB_VBUS 端子入力値のレベル変化 (High から Low、または Low から High) を検出すると、VBINT フラグを 1 にします。USBFS は USB_VBUS 端子の入力値を VBSTS フラグに表示します。VBUS 割り込みが発生した場合は、ソフトウェアで VBSTS フラグを 3 回以上読み出し、値が一致することを確認してトランジェント除去を行ってください。

27.2.17 INTSTS1 : 割り込みステータスレジスタ 1

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x042

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	OVR CR	BCHG	—	DTCH	ATT CH	—	—	—	—	EOF ERR	SIGN	SACK	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	SACK	SETUP トランザクション正常応答割り込みステータス 0: SACK 割り込み発生なし 1: SACK 割り込み発生あり	R/W(注1)
5	SIGN	SETUP トランザクションエラー割り込みステータス 0: SIGN 割り込み発生なし 1: SIGN 割り込み発生あり	R/W(注1)
6	EOFERR	EOF エラー検出割り込みステータス 0: EOFERR 割り込み発生なし 1: EOFERR 割り込み発生あり	R/W(注1)
10:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11	ATTCH	ATTCH 割り込みステータス 0: ATTCH 割り込み発生なし 1: ATTCH 割り込み発生あり	R/W(注1)
12	DTCH	USB 切断検出割り込みステータス 0: DTCH 割り込み発生なし 1: DTCH 割り込み発生あり	R/W(注1)
13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	BCHG	USB バス変化割り込みステータス(注2) 0: BCHG 割り込み発生なし 1: BCHG 割り込み発生あり	R/W(注1)
15	OVRRCR	オーバーカレント入力変化割り込みステータス(注2) 0: OVRRCR 割り込み発生なし 1: OVRRCR 割り込み発生あり	R/W(注1)

注. S-TYPE-3, P-TYPE-3

注 1. INTSTS1 レジスタの各ビットを 0 にする場合は、クリアしたいビットにのみ 0 を書き込んでください。その他のビットには 1 を書き込んでください。

注 2. USBFS は OVRRCR ビットまたは BCHG ビットのステータス変化をクロック停止中 (SYSCFG.SCKE = 0) でも検出し、関連する割り込み要求ビットが 1 であれば割り込みを要求します。ステータスをソフトウェアでクリア (SYSCFG.SCKE = 1) する場合は、クロック供給を許可してから行ってください。その他の割り込みは、クロック停止中 (SYSCFG.SCKE ビット = 0) は検出しません。

INTSTS1 レジスタは、ホストコントローラモードでの各割り込みのステータスを確認するレジスタです。INTSTS1 レジスタの各ビットが示すステータス変化による割り込みは、ホストコントローラモードでのみ許可してください。

SACK フラグ (SETUP トランザクション正常応答割り込みステータス)

SACK フラグはホストコントローラモード時、SETUP トランザクション正常応答割り込みステータスを示します。

USBFS が発行した SETUP トランザクションにおいて周辺デバイスから ACK 応答が返されると、USBFS は SACK 割り込みを検出し、本フラグを 1 にします。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

デバイスコントローラモード時に SACK フラグから読み出した値は無効です。

SIGN フラグ (SETUP トランザクションエラー割り込みステータス)

SIGN フラグは、ホストコントローラモード時、SETUP トランザクションエラー割り込みステータスを示します。

USBFS が発行した SETUP トランザクションにおいて、周辺デバイスが ACK 応答を行わない事態が連続 3 回発生すると、USBFS は SIGN 割り込みを検出し、本フラグを 1 にします。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

USBFS の SIGN 割り込みは、3 回の連続した SETUP トランザクションに対して、以下のいずれかの応答条件が発生したときに検出されます。

- 周辺デバイスが何も応答しない状態で USBFS がタイムアウトを検出したとき
- 破損した ACK パケットを受信したとき
- ACK 以外のハンドシェイク (NAK、NYET、または STALL) を受信したとき

デバイスコントローラモード時に SIGN フラグから読み出した値は無効です。

EOFERR フラグ (EOF エラー検出割り込みステータス)

EOFERR フラグはホストコントローラモード時、EOF エラー検出割り込みステータスを示します。

USBFS は、USB2.0 規格で定められている EOF2 タイミングで通信が終了しないことを検出すると、EOFERR 割り込みを検出して本フラグを 1 にします。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

USBFS は、EOFERR 割り込みを検出後、関連する割り込み許可ビットの設定値にかかわらず、以下のハードウェア制御を行います。

- EOFERR 割り込みを検出したポートの DVSTCTR0.UACT ビットを 0 にする
- EOFERR 割り込みが発生したポートをアイドル状態に遷移させる

ソフトウェアで、通信を行っているすべてのパイプを終了させ、USB ポートへの再エニュメレーションを行ってください。

デバイスコントローラモード時に EOFERR フラグから読み出した値は無効です。

ATTCH フラグ (ATTCH 割り込みステータス)

ATTCH フラグはホストコントローラモード時、USB アタッチ検出割り込みステータスを示します。

USBFS は、フルスピード信号レベルまたはロースピード信号レベルの J-State または K-State を 2.5 μ s 検出すると、ATTCH 割り込みを検出して本フラグを 1 にします。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

USBFS の ATTCH 割り込み検出条件は以下のいずれかです。

- K-State、SE0、または SE1 から J-State に変化し、J-State のまま 2.5 μ s 間継続したとき
- J-State、SE0、または SE1 から K-State に変化し、K-State のまま 2.5 μ s 間継続したとき

デバイスコントローラモード時に ATTCH フラグから読み出した値は無効です。

DTCH フラグ (USB 切断検出割り込みステータス)

DTCH フラグはホストコントローラモード時、USB 切断検出割り込みステータスを示します。

USBFS は、USB バスデタッチイベントを検出すると、DTCH 割り込みを検出して本フラグを 1 にします。ソフトウェアで対応する割り込み許可ビットを 1 にしている場合、USBFS は割り込みを発生させます。

USBFS は、USB2.0 規格に準じてバスデタッチイベントを検出します。

USBFS は、DTCH 割り込みを検出後、対応する割り込み許可ビットの設定値にかかわらず、以下のハードウェア制御を行います。

- DTCH 割り込みを検出したポートの DVSTCTR0.UACT ビットを 0 にする
- DTCH 割り込みが発生したポートをアイドル状態に遷移させる

ソフトウェアで、通信を行っているすべてのパイプを終了させ、USB ポートへの接続待機状態 (ATTCH 割り込み発生待機状態) に遷移させてください。

デバイスコントローラモード時に DTCH フラグから読み出した値は無効です。

BCHG フラグ (USB バス変化割り込みステータス)

BCHG フラグはホストコントローラモード時、USB バス変化割り込みステータスを示します。

USBFS は、USB ポートでフルスピード信号レベルまたはロースピード信号レベルの変化が起こると、BCHG 割り込みを検出して本フラグを 1 にします。対象とする変化は、J-State、K-State、SE0 のいずれかから J-State、K-State、SE0 のいずれかへの変化すべてを含みます。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

USBFS は USB ポートの入力状態を、LNST[1:0] ビットに表示します。BCHG 割り込みが発生した場合は、ソフトウェアで LNST[1:0] ビットの読み出しを同じ値が 3 回以上得られるまで繰り返し、トランジェント除去を行ってください。

USB バス状態の変化は、内部クロック停止状態でも検出します。

デバイスコントローラモード時に BCHG フラグから読み出した値は無効です。

OVRCCR フラグ (オーバーカレント入力変化割り込みステータス)

OVRCCR フラグは、USB_OVRCURA、USB_OVRCURA-DS、USB_OVRCURB、または USB_OVRCURB-DS 入力端子の変化割り込みステータスを示します。

USB_OVRCURA、USB_OVRCURA-DS、USB_OVRCURB、または USB_OVRCURB-DS 端子の入力値の少なくともどちらか一方が変化 (High から Low への変化あるいは Low から High への変化) すると、USBFS は OVRCCR 割り込みを検出して本フラグを 1 にします。ソフトウェアで対応する割り込み許可ビットを 1 にしている場合、USBFS は割り込みを発生させます。

27.2.18 BRDYSTS : BRDY 割り込みステータスレジスタ

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x046

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PIPE9 BRDY	PIPE8 BRDY	PIPE7 BRDY	PIPE6 BRDY	PIPE5 BRDY	PIPE4 BRDY	PIPE3 BRDY	PIPE2 BRDY	PIPE1 BRDY	PIPE0 BRDY
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIPE0BRDY	パイプ 0 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
1	PIPE1BRDY	パイプ 1 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)

ビット	シンボル	機能	R/W
2	PIPE2BRDY	パイプ 2 の BRDY 割り込みステータス(注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
3	PIPE3BRDY	パイプ 3 の BRDY 割り込みステータス(注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
4	PIPE4BRDY	パイプ 4 の BRDY 割り込みステータス(注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
5	PIPE5BRDY	パイプ 5 の BRDY 割り込みステータス(注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
6	PIPE6BRDY	パイプ 6 の BRDY 割り込みステータス(注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
7	PIPE7BRDY	パイプ 7 の BRDY 割り込みステータス(注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
8	PIPE8BRDY	パイプ 8 の BRDY 割り込みステータス(注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
9	PIPE9BRDY	パイプ 9 の BRDY 割り込みステータス(注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. SOFCFG.BRDYM ビットが 0 の場合、BRDYSTS レジスタの各ビットが示すステータスをクリアする場合は、クリアしたいビットにのみ 0 を書き込んでください。その他のビットには 1 を書き込んでください。

注 2. SOFCFG.BRDYM ビットが 0 の場合、BRDY 割り込みのクリアは、FIFO にアクセスする前に行ってください。

27.2.19 NRDYSTS : NRDY 割り込みステータスレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x048

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	—	PIPE9 NRDY	PIPE8 NRDY	PIPE7 NRDY	PIPE6 NRDY	PIPE5 NRDY	PIPE4 NRDY	PIPE3 NRDY	PIPE2 NRDY	PIPE1 NRDY	PIPE0 NRDY
------------	---	---	---	---	---	---	---------------	---------------	---------------	---------------	---------------	---------------	---------------	---------------	---------------	---------------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	PIPE0NRDY	パイプ 0 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
1	PIPE1NRDY	パイプ 1 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
2	PIPE2NRDY	パイプ 2 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
3	PIPE3NRDY	パイプ 3 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)

ビット	シンボル	機能	R/W
4	PIPE4NRDY	パイプ 4 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
5	PIPE5NRDY	パイプ 5 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
6	PIPE6NRDY	パイプ 6 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
7	PIPE7NRDY	パイプ 7 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
8	PIPE8NRDY	パイプ 8 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
9	PIPE9NRDY	パイプ 9 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. NRDYSTS レジスタの各ビットが示すステータスをクリアする場合は、クリアしたいビットにのみ 0 を書き込んでください。その他のビットには 1 を書き込んでください。

27.2.20 BEMPSTS : BEMP 割り込みステータスレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x04A

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	—	PIPE9 BEMP	PIPE8 BEMP	PIPE7 BEMP	PIPE6 BEMP	PIPE5 BEMP	PIPE4 BEMP	PIPE3 BEMP	PIPE2 BEMP	PIPE1 BEMP	PIPE0 BEMP
------------	---	---	---	---	---	---	---------------	---------------	---------------	---------------	---------------	---------------	---------------	---------------	---------------	---------------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	PIPE0BEMP	パイプ 0 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
1	PIPE1BEMP	パイプ 1 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
2	PIPE2BEMP	パイプ 2 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
3	PIPE3BEMP	パイプ 3 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
4	PIPE4BEMP	パイプ 4 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
5	PIPE5BEMP	パイプ 5 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
6	PIPE6BEMP	パイプ 6 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)

ビット	シンボル	機能	R/W
7	PIPE7BEMP	パイプ7のBEMP割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
8	PIPE8BEMP	パイプ8のBEMP割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
9	PIPE9BEMP	パイプ9のBEMP割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
15:10	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注1. BEMPSTS レジスタの各ビットが示すステータスをクリアする場合は、クリアしたいビットにのみ0を書き込んでください。その他のビットには1を書き込んでください。

27.2.21 FRMNUM : フレームナンバレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x04C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	OVRN	CRCE	—	—	—	FRNM[10:0]										

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
10:0	FRNM[10:0]	フレーム番号 最新のフレーム番号	R
13:11	—	読むと0が読めます。書く場合、0としてください。	R/W
14	CRCE	受信データエラー 0: エラー発生なし 1: エラー発生あり	R/W(注1)
15	OVRN	オーバーラン/アンダーラン検出ステータス 0: エラー発生なし 1: エラー発生あり	R/W(注1)

注. S-TYPE-3, P-TYPE-3

注1. ステータスをクリアする場合は、クリアしたいビットにのみ0を書き込んでください。その他のビットには1を書き込んでください。

FRNM[10:0]フラグ (フレーム番号)

SOF パケットの発行時または受信時に、FRNM[10:0]フラグは最新のフレーム番号 (1ms ごとに更新) を示します。

CRCE フラグ (受信データエラー)

アイソクロナス転送中に CRC エラーやビットスタッフィングエラーが発生した場合、CRCE フラグは1になります。ホストコントローラモードで CRC エラーを検出時、USBFS は内部 NRDY 割り込みを発生させます。

CRCE フラグをクリアする場合は、FRMNUM レジスタの他のビットに1を書き込んでいる間に、本フラグに0を書き込んでください。

OVRN フラグ (オーバーラン/アンダーラン検出ステータス)

アイソクロナス転送中にオーバーランエラーまたはアンダーランエラーが発生した場合、OVRN フラグは1になります。本フラグをクリアする場合は、FRMNUM レジスタの他のビットに1を書き込んでいる間に、本フラグに0を書き込んでください。

ホストコントローラモード時、以下のいずれかの条件で、OVRN フラグは1になります。

- 転送タイプがアイソクロナスの送信方向パイプにおいて、FIFO バッファへのすべての送信データの書き込みが完了する前に、OUT トークン発行タイミングに達したとき
- 転送タイプがアイソクロナスの受信方向パイプにおいて、FIFO バッファのすべての面で空きがない状態で、IN トークン発行タイミングに達したとき

デバイスコントローラモード時、以下のいずれかの条件で、OVRN フラグは 1 になります。

- 転送タイプがアイソクロナスの送信方向パイプにおいて、FIFO バッファへのすべての送信データの書き込みが完了する前に、IN トークンを受信したとき
- 転送タイプがアイソクロナスの受信方向パイプにおいて、FIFO バッファのすべての面で空きがない状態で、OUT トークンを受信したとき

27.2.22 DVCHGR : デバイスステート切り替えレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x04E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DVCH G	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
14:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	DVCHG	デバイスステート切り替え 0: USBADDR.STSRECOV[3:0]ビットおよび USBADDR.USBADDR[6:0]ビットへの書き込み無効 1: USBADDR.STSRECOV[3:0]ビットおよび USBADDR.USBADDR[6:0]ビットへの書き込み有効	R/W

注: S-TYPE-3, P-TYPE-3

詳細については、「[27.3.1.5. USB のサスペンド/レジューム割り込みによるディープソフトウェアスタンバイモード 1 の解除](#)」を参照してください。

27.2.23 USBADDR : USB アドレスレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x050

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	STSRECOV[3:0]			—	USBADDR[6:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	USBADDR[6:0]	USB アドレス デバイスコントローラモード時、USBFS が SET_ADDRESS 要求を正常に処理したときに、ホストから割り付けられた USB アドレスを示します。	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
11:8	STSRECOV[3:0]	ステータスリカバリ 0x4: デバイスコントローラモード時の復帰：設定禁止 ホストコントローラモード時の復帰： ロースピード状態に復帰 (DVSTCTR0.RHST[2:0] = 001b) 0x8: デバイスコントローラモード時の復帰：設定禁止 ホストコントローラモード時の復帰： フルスピード状態に復帰 (DVSTCTR0.RHST[2:0] = 010b) 0x9: デバイスコントローラモード時の復帰： フルスピード状態に復帰 (DVSTCTR0.RHST[2:0]ビット = 010b)、 INTSTS0.DVSQ[2:0]ビット = 001b (Default ステート) ホストコントローラモード時の復帰：設定禁止 0xA: デバイスコントローラモード時の復帰： フルスピード状態に復帰 (DVSTCTR0.RHST[2:0]ビット = 010b)、 INTSTS0.DVSQ[2:0]ビット = 010b (address ステート) ホストコントローラモード時の復帰：設定禁止 0xB: デバイスコントローラモード時の復帰： フルスピード状態に復帰 (DVSTCTR0.RHST[2:0]ビット = 010b)、 INTSTS0.DVSQ[2:0]ビット = 011b (configured ステート) ホストコントローラモード時の復帰：設定禁止 その他: 設定禁止	R/W
15:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

USBADDR[6:0]ビット (USB アドレス)

デバイスコントローラモード時、USBFS が SetAddress 要求を正常に処理すると、USBADDR[6:0]フラグは受信した USB アドレスを示します。USBFS は USB バスリセットを検出すると USBADDR[6:0]ビットを 0x00 にします。

DVCHGR.DVCHG ビットが 1 に設定されているときに、本ビットに書き込み可能となります。USB 電源遮断からの復帰時に、ソフトウェアによる遮断の前に設定されていた USB アドレスから動作を再開することができます。

ホストコントローラモード時、USBADDR[6:0]ビットは無効です。

STSRECOV[3:0]ビット (ステータスリカバリ)

STSRECOV[3:0]ビットは USB 電源遮断から復帰するときに、内部シーケンサの状態を遮断前の状態に復帰させるときに使用します。詳細については、「[27.3.1.5. USB のサスペンド/レジューム割り込みによるディープソフトウェアスタンバイモード 1 の解除](#)」を参照してください。

DVCHGR.DVCHG ビットが 1 に設定されているときに STSRECOV[3:0]ビットに書き込み可能となります。

27.2.24 USBREQ : USB リクエストタイプレジスタ

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x054

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
7:0	BMREQUESTTYPE[7:0]	リクエストタイプ USB リクエスト bmRequestType の値	R/W(注1)
15:8	BREQUEST[7:0]	リクエスト USB リクエスト bRequest の値	R/W(注1)

注. S-TYPE-3, P-TYPE-3

注 1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。ホストコントローラモードでは、これらは読み出し、書き込み両方のビットとなります。

USBREQ レジスタは、コントロール転送のセットアップリクエストを格納します。

デバイスコントローラモード時には、USBREQ レジスタは受信した bRequest および bmRequestType の値を格納します。ホストコントローラモード時には、送信する bRequest および bmRequestType の値を設定します。

USBREQ レジスタは、USB バスリセットで初期化されます。

BMREQUESTTYPE[7:0]ビット (リクエストタイプ)

BMREQUESTTYPE[7:0]ビットは USB リクエスト bmRequestType の値を保持します。

- ホストコントローラモード時：

本ビットに送信する SETUP トランザクションの USB リクエストデータの値を設定してください。DCPCTR.SUREQ ビットが 1 のときは、本ビットの値を変更しないでください。
- デバイスコントローラモード時：

本ビットは SETUP トランザクションで受信した USB リクエストデータの値を示します。本ビットへの書き込みは無効です。

BREQUEST[7:0]ビット (リクエスト)

BREQUEST[7:0]ビットは USB リクエスト bRequest の値を格納します。

- ホストコントローラモード時：

本ビットに送信する SETUP トランザクションの USB リクエストデータの値を設定してください。DCPCTR.SUREQ ビットが 1 のときは、本ビットの値を変更しないでください。
- デバイスコントローラモード時：

本ビットは SETUP トランザクションで受信した USB リクエストデータの値を示します。本ビットへの書き込みは無効です。

27.2.25 USBVAL : USB リクエストバリュールレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x056

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: WVALUE[15:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	WVALUE[15:0]	バリュール USB リクエスト wValue の値	R/W(注1)

注. S-TYPE-3, P-TYPE-3

注 1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。ホストコントローラモードでは、これらは読み出し、書き込み両方のビットとなります。

デバイスコントローラモードでは、USBVAL レジスタは受信した wValue の値を格納します。ホストコントローラモードでは、送信する wValue の値を設定します。

USBVAL レジスタは、USB バスリセットで初期化されます。

WVALUE[15:0]ビット (バリュール)

WVALUE[15:0]ビットは USB リクエスト wValue の値を格納します。

- ホストコントローラモード時：

本ビットに送信する SETUP トランザクションの USB リクエスト wValue の値を設定してください。DCPCTR.SUREQ ビットが 1 のときは、本ビットの値を変更しないでください。
- デバイスコントローラモード時：

本ビットは SETUP トランザクションで受信した USB リクエスト wValue の値を示します。本ビットへの書き込みは無効です。

27.2.26 USBINDEX : USB リクエストインデックスレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x058

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	WINDEX[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	WINDEX[15:0]	インデックス USB リクエスト wIndex の値	R/W(注1)

注. S-TYPE-3, P-TYPE-3

注 1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。ホストコントローラモードでは、これらは読み出し、書き込み両方のビットとなります。

USBINDEX レジスタは、コントロール転送のセットアップリクエストを格納します。

デバイスコントローラモードでは、USBINDEX レジスタは受信した wIndex の値を格納します。ホストコントローラモードでは、送信する wIndex の値を設定します。

USBINDEX レジスタは、USB バスリセットで初期化されます。

WINDEX[15:0]ビット (インデックス)

WINDEX[15:0]ビットは USB リクエスト wIndex の値を保持します。

- ホストコントローラモード時：

本ビットに送信する SETUP トランザクションの USB リクエスト wIndex の値を設定してください。DCPCTR.SUREQ ビットが 1 のときは、本ビットの値を変更しないでください。

- デバイスコントローラモード時：

本ビットは SETUP トランザクションで受信した USB リクエスト wIndex の値を示します。本ビットへの書き込みは無効です。

27.2.27 USBLENG : USB リクエストレングスレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x05A

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	WLENTUH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	WLENTUH[15:0]	レングス USB リクエスト wLength の値	R/W(注1)

注. S-TYPE-3, P-TYPE-3

注 1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。ホストコントローラモードでは、これらは読み出し、書き込み両方のビットとなります。

USBLENG レジスタは、コントロール転送のセットアップリクエストを格納します。

デバイスコントローラモードでは、受信した wLength の値を格納します。ホストコントローラモードでは、送信する wLength の値を設定します。

USBLENG レジスタは、USB バスリセットで初期化されます。

WLENTUH[15:0]ビット (レングス)

WLENTUH[15:0]ビットは USB リクエスト wLength の値を保持します。

- ホストコントローラモード時：

本ビットに送信する SETUP トランザクションの USB リクエスト wLength の値を設定してください。DCPCTR.SUREQ ビットが 1 のときは、本ビットの値を変更しないでください。

- デバイスコントローラモード時：

本ビットは SETUP トランザクションで受信した USB リクエスト wLength の値を示します。本ビットへの書き込みは無効です。

27.2.28 DCPCFG : DCP コンフィグレーションレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x05C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	SHTN AK	—	—	DIR	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	DIR	転送方向(注1) 0: データ受信方向 1: データ送信方向	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	SHTNAK	転送終了時のパイプ禁止(注1) 0: 転送終了後パイプがオープンの状態を維持 1: 転送終了後にパイプを禁止	R/W
15:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. このビットの設定は、PID = NAK の状態のときのみ実施してください。このビットを設定する場合には、DCPCTR.PBUSY ビットが 0 であることを確認し、DCP の DCPCTR.PID[1:0] ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

DIR ビット (転送方向)

ホストコントローラモードでは、DIR ビットは、コントロール転送のデータステージおよびステータスステージの転送方向を設定します。デバイスコントローラモードでは、DIR ビットは 0 にしてください。

SHTNAK ビット (転送終了時のパイプ禁止)

SHTNAK ビットは選択パイプが受信方向の場合に、転送終了時に PID を NAK に変更するかどうかを指定します。SHTNAK ビットは、選択パイプが受信方向の場合のみ有効なビットです。

SHTNAK ビットが 1 の場合、USBFS は、転送の終了を判定したときに DCP の DCPCTR.PID[1:0] ビットを NAK に変更します。USBFS は、以下の条件が満たされると転送終了を判定します。

- ショートパケット (Zero-Length パケットを含む) を正常に受信したとき。

27.2.29 DCPMAXP : DCP マックスパケットサイズレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x05E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DEVSEL[3:0]					—	—	—	—	—	MXPS[6:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	MXPS[6:0]	最大パケットサイズ(注1) DCP の最大データペイロード (最大パケットサイズ) を指定します。	R/W
11:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:12	DEVSEL[3:0]	デバイス選択(注2) 0x0: アドレス 0000b 0x1: アドレス 0001b 0x2: アドレス 0010b 0x3: アドレス 0011b 0x4: アドレス 0100b 0x5: アドレス 0101b その他: 設定禁止	R/W

注. S-TYPE-3, P-TYPE-3

注 1. MXPS[6:0]ビットの設定は、PID = NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、DCPCTR.PBUSY ビットが 0 であることを確認し、DCP の DCPCTR.PID[1:0]ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0]ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。MXPS[6:0]ビットを設定し、ポート選択レジスタの CURPIPE[3:0]ビットに DCP を設定した後に、ポートコントロールレジスタの BCLR ビットを 1 にしてバッファをクリアしてください。

注 2. DEVSEL[3:0]ビットの設定は、PID = NAK の状態および DCPCTR.SUREQ ビットが 0 の期間にのみ実施してください。これらのビットを設定する場合には、DCPCTR.PBUSY ビットが 0 であることを確認し、DCP の DCPCTR.PID[1:0]ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0]ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

MXPS[6:0]ビット (最大パケットサイズ)

MXPS[6:0]ビットは DCP の最大データペイロード (最大パケットサイズ) を指定します。初期値は 0x40 (64 バイト) です。このビットには USB2.0 規格に準じた値を設定してください。MXPS[6:0]ビットが 0 の状態で FIFO バッファへの書き込み、あるいは PID = BUF の設定を行わないでください。

DEVSEL[3:0] ビット (デバイス選択)

ホストコントローラモードでは、DEVSEL[3:0]ビットは、コントロール転送の対象の周辺デバイスのアドレスを指定します。対応する DEVADDn (n = 0~5) レジスタで設定した後で、本ビットを対応する値に設定してください。たとえば、DEVSEL[3:0]ビットを 0010b にするには、まず、DEVADD2 レジスタでアドレスを設定してください。

デバイスコントローラモードでは、本ビットを 0000b にしてください。

27.2.30 DCPCTR : DCP コントロールレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x060

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BSTS	SUREQ	—	—	SUREQCLR	—	—	SQCLR	SQSET	SQMON	PBUSY	—	—	CCPL	PID[1:0]	
Value after reset:	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	PID[1:0]	応答 PID 0 0: NAK 応答 0 1: BUF 応答 (バッファ状態に従う) 1 0: STALL 応答 1 1: STALL 応答	R/W
2	CCPL	コントロール転送終了許可 0: コントロール転送終了を許可しない 1: コントロール転送終了を許可する	R/W
4:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	PBUSY	パイプビジョ 0: DCP を USB バスにて未使用 1: DCP を USB バスにて使用中	R
6	SQMON	シーケンストグルビットモニタ 0: DATA0 1: ATA1	R
7	SQSET	シーケンストグルビットセット(注2) DCP 転送においてシーケンストグルビットを設定します。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA1 にする	R/W(注1)
8	SQCLR	シーケンストグルビットクリア(注2) DCP 転送におけるシーケンストグルビットをクリアします。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA0 にクリアします。	R/W(注1)
10:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11	SUREQCLR	SUREQ ビットクリア ホストコントローラモード時に SUREQ ビットをクリアします。 0: 無効 (0 の書き込みは影響なし) 1: SUREQ を 0 にクリアする	R/W(注1)
13:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	SUREQ	SETUP トークン送出 ホストコントローラモード時のトークン送出を設定します。 0: 無効 (0 の書き込みは影響なし) 1: Setup パケット送出	R/W
15	BSTS	バッファステータス 0: バッファアクセス不可能 1: バッファアクセス可能	R

注. S-TYPE-3, P-TYPE-3

注 1. 読むと 0 が読めます。

注 2. SQSET ビットおよび SQCLR ビットの設定は、PID が NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが 0 であることを確認し、DCP の PID[1:0] ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PID[1:0]ビット (応答 PID)

PID[1:0]ビットは、コントロール転送における USB 応答の種類を制御します。

ホストコントローラモードでは、以下のように PID[1:0]ビットの設定を NAK から BUF に変更します。

- 送信方向設定時：
 - a. DVSTCTR0.UACT ビットが 1 かつ PID が NAK の状態で、FIFO バッファにすべての送信データを書き込む。
 - b. PID[1:0]ビットを 01b (BUF) にする。
これにより、USBFS が OUT トランザクションを実行する。
- 受信方向設定時：
 - a. DVSTCTR0.UACT ビットが 1 かつ PID が NAK の状態で、FIFO バッファが空の状態であることを確認する (または空の状態にする)。

- b. PID[1:0]ビットを 01b (BUF) にする。

これにより、USBFS が IN トランザクションを実行する。

USBFS は PID[1:0]の設定値変更を以下のように行います。

- ソフトウェアが PID[1:0]ビットを BUF (01b) にし、USBFS が MaxPacketSize を超えるデータを受信すると、USBFS は PID[1:0]を STALL (11b) にする。
- CRC エラーなどの受信エラーを 3 回連続で検出した場合、USBFS は PID[1:0]ビットを NAK (00b) にする。
- STALL ハンドシェイクを受信すると、USBFS は PID[1:0]を STALL (11b) にする。

デバイスコントローラモードでは、USBFS は PID[1:0]の設定値変更を以下のように行います。

- Setup パケットを受信すると、USBFS は PID[1:0]ビットを NAK (00b) にする。このとき、USBFS は INTSTS0.VALID フラグを 1 にし、ソフトウェアで VALID フラグが 0 にクリアされるまで、PID[1:0]の設定値変更は不可となる。
- ソフトウェアが PID[1:0]ビットを BUF (01b) にし、USBFS が MaxPacketSize を超えるデータを受信すると、USBFS は PID[1:0]を STALL (11b) にする。
- コントロール転送シーケンスエラーを検出すると、USBFS は PID[1:0]を STALL (1xb) にする。
- USB バスリセットを検出したとき、USBFS は PID[1:0]を NAK にする。

SET_ADDRESS リクエスト処理時には、USBFS は PID[1:0]の設定値を確認しません。

USB バスリセットで PID[1:0]ビットは初期化されます。

CCPL ビット (コントロール転送終了許可)

デバイスコントローラモードでは、CCPL ビットを 1 にすることによりコントロール転送のステータスステージの終了を許可します。対応する PID[1:0]ビットが BUF のとき、ソフトウェアで CCPL ビットを 1 にすると、USBFS はコントロール転送のステータスステージを完了させます。

コントロールリード転送では、USBFS は USB ホストからの OUT トランザクションに対して、ACK ハンドシェイクを送信します。コントロールライト転送またはノーデータコントロール転送では、USBFS は USB ホストからの IN トランザクションに対して、Zero-Length パケットを送信します。SET_ADDRESS リクエスト検出時は、CCPL ビットの設定値に関係なく、USBFS はセットアップステージからステータスステージ完了まで自動応答モードで動作します。

新しい Setup パケットを受信したときに、USBFS は CCPL ビットを 1 から 0 に変更します。INTSTS0.VALID ビットが 1 のとき、ソフトウェアは CCPL ビットを 1 にできません。CCPL ビットは USB バスリセットで初期化されます。

ホストコントローラモードでは、常に CCPL ビットを 0 にしてください。

PBUSY ビット (パイプビジー)

PBUSY ビットは USBFS が PID[1:0]ビットを BUF から NAK に変更した場合に、DCP がトランザクションに使用されるかどうかを示します。USBFS は、選択パイプに対する USB トランザクションの開始時に、PBUSY ビットを 0 から 1 へ変更します。1 つのトランザクションの完了時に、USBFS は PBUSY ビットを 1 から 0 に変更します。

ソフトウェアが PID を NAK にすると、PBUSY ビットの値はパイプ設定の変更が可能かどうかを示します。

詳細については、「[27.3.4.1. パイプコントロールレジスタの切り替え手順](#)」を参照してください。

SQMON ビット (シーケンストグルビットモニタ)

SQMON ビットは DCP 転送において、次のトランザクションのシーケンストグルビットの期待値を示します。

トランザクションが正常に終了すると、USBFS は SQMON ビットをトグルします。ただし、受信方向転送時に DATA-PID 不一致が発生すると、USBFS は SQMON ビットをトグルしません。

デバイスコントローラモードでは、Setup パケット正常受信時に、USBFS は SQMON ビットを 1 (期待値を DATA1 に設定) にします。

デバイスコントローラモード時、USBFS はステータスステージの IN または OUT トランザクションでは SQMON ビットを参照しません。また、正常に終了しても SQMON ビットをトグルしません。

SQSET ビット (シーケンストグルビットセット)

SQSET ビットは DCP 転送において、次のトランザクションのシーケンストグルビットの期待値を DATA1 に指定します。

SQCLR ビットと SQSET ビットを同時に 1 にしないでください。

SQCLR ビット (シーケンストグルビットクリア)

SQCLR ビットは DCP 転送において、次のトランザクションのシーケンストグルビットの期待値を DATA0 に指定します。読むと 0 が読めます。

SQCLR ビットと SQSET ビットを同時に 1 にしないでください。

SUREQCLR ビット (SUREQ ビットクリア)

ホストコントローラモードでは、SUREQCLR ビットを 1 にすると SUREQ ビットが 0 になります。読むと 0 が読めます。

SETUP トランザクションにおいて SUREQ ビットが 1 のときに転送が停止した場合、ソフトウェアで SUREQCLR ビットを 1 にしてください。正常な SETUP トランザクションでは、その終了時に USBFS が自動的に SUREQ ビットを 0 にするため、ソフトウェアによるクリア処理は必要ありません。

SUREQCLR ビットによる SUREQ ビットの制御は、DVSTCTRO.UACT ビットが 0 のときにのみ行ってください。UACT が 0 のときは、通信が停止しているか、バス切断検出により転送が行われていない状態となっています。

デバイスコントローラモードでは、常に本ビットを 0 にしてください。

SUREQ ビット (SETUP トークン送出)

ホストコントローラモードでは、SUREQ ビットを 1 にすると、USBFS による Setup パケット送信がトリガされます。SETUP トランザクション処理終了後、USBFS は SACK 割り込み、または SIGN 割り込みのどちらかを発生させ、SUREQ ビットを 0 にします。また、SUREQCLR ビットをソフトウェアで 1 にすると、USBFS は SUREQ ビットも 0 にします。

DCPMAXP.DEVSEL[3:0] ビット、USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタおよび USBLENG レジスタに SETUP トランザクションで送信したい USB リクエストを設定した後で、SUREQ ビットを 1 にしてください。また、DCP の PID[1:0] ビットを NAK にしていることを確認してください。SUREQ ビットを 1 にした後、SETUP トランザクションが終了するまで (SUREQ = 1) の期間は DCPMAXP.DEVSEL[3:0] ビット、USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタ、または USBLENG レジスタの値を変更しないでください。SETUP トークンを送信するときのみ SUREQ ビットを 1 にしてください。それ以外の場合は 0 にしてください。

デバイスコントローラモードでは、常に本ビットを 0 にしてください。

BSTS フラグ (バッファステータス)

BSTS フラグは DCP FIFO バッファへのアクセスステータスを示します。本フラグが示す内容は、CFIFOSEL.ISEL ビットの設定に応じて以下のように異なります。

- ISEL ビットが 0 のとき、本ビットはバッファから受信データの読み出しが可能かどうかを示す。
- ISEL ビットが 1 のとき、本ビットはバッファから送信データの書き込みが可能かどうかを示す。

27.2.31 PIPESEL : パイプウィンドウ選択レジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x064

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	PIPESEL[3:0]		
------------	---	---	---	---	---	---	---	---	---	---	---	---	--------------	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	PIPESEL[3:0]	パイプウィンドウ選択 0x0: パイプ選択なし 0x1: パイプ 1 0x2: パイプ 2 0x3: パイプ 3 0x4: パイプ 4 0x5: パイプ 5 0x6: パイプ 6 0x7: パイプ 7 0x8: パイプ 8 0x9: パイプ 9 その他: 設定禁止	R/W
15:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

PIPESEL レジスタ、PIPECFG レジスタ、PIPEMAXP レジスタ、PIPEPERI レジスタ、PIPEnCTR レジスタ、PIPEnTRE レジスタ、および PIPEnTRN レジスタ (n = 0~9) を使用して、パイプ 1~9 を設定します。

PIPESEL レジスタでパイプを選択した後、対応する PIPECFG、PIPEMAXP、および PIPEPERI レジスタでパイプ機能設定を行います。PIPEnCTR、PIPEnTRE、および PIPEnTRN レジスタは、PIPESEL レジスタにおけるパイプ選択とは無関係に設定可能です。

PIPESEL[3:0]ビット (パイプウィンドウ選択)

PIPESEL[3:0]ビットは、書き込みおよび読み出しに使用する PIPECFG、PIPEMAXP、および PIPEPERI レジスタに対応するパイプ番号を選択します。PIPESEL[3:0]ビットでパイプ番号を選択することで、選択したパイプ番号に対応する PIPECFG、PIPEMAXP、および PIPEPERI レジスタへの書き込みおよび各レジスタからの読み出しができます。

PIPESEL[3:0] = 0000b のときは、PIPECFG、PIPEMAXP、および PIPEPERI レジスタのすべてのビットから 0 が読めます。本ビットへの書き込みは無効です。

27.2.32 PIPECFG : パイプコンフィグレーションレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x068

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	TYPE[1:0]	—	—	—	BFRE	DBLB	—	SHTN AK	—	—	DIR	EPNUM[3:0]			
------------	-----------	---	---	---	------	------	---	------------	---	---	-----	------------	--	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	EPNUM[3:0]	エンドポイント番号(注1) 選択したパイプのエンドポイント番号を指定します。0000b の設定は、未使用パイプを意味します。	R/W
4	DIR	転送方向(注2) (注3) 0: 受信方向 1: 送信方向	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	SHTNAK	転送終了時のパイプ禁止(注1) 0: 転送終了後にパイプ動作を継続 1: 転送終了後にパイプを禁止	R/W
8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	DBLB	ダブルバッファモード(注2) (注3) 0: シングルバッファ 1: ダブルバッファ	R/W

ビット	シンボル	機能	R/W
10	BFRE	BRDY 割り込み動作指定(注2) (注3) 0: データ送受信で BRDY 割り込み生成 1: データ読み出し完了時に BRDY 割り込み生成	R/W
13:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:14	TYPE[1:0]	転送タイプ(注1) 0 0: パイプ不使用 0 1: パイプ 1 と 2 : バルク転送 パイプ 3~5 : バルク転送 パイプ 6~9 : 設定禁止 1 0: パイプ 1 と 2 : 設定禁止 パイプ 3~5 : 設定禁止 パイプ 6~9 : インタラプト転送 1 1: パイプ 1 と 2 : アイソクロナス転送 パイプ 3~5 : 設定禁止 パイプ 6~9 : 設定禁止	R/W

注. S-TYPE-3, P-TYPE-3

注 1. TYPE[1:0]ビット、SHTNAK ビットおよび EPNUM[3:0]ビットの設定は、PID が NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0]ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0]ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

注 2. BFRE ビット、DBLB ビット、および DIR ビットの設定は、PID が NAK かポート選択レジスタの CURPIPE[3:0]ビットにパイプ未設定の状態のときにのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0]ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0]ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

注 3. 選択したパイプを使用した USB 通信の終了後に BFRE ビット、DBLB ビットまたは DIR ビットを変更する場合には、注 2 記載の制限事項に加え、ソフトウェアで PIPEnCTR.ACLRM ビットに 1 と 0 を連続して書き込み、選択したパイプに割り当てられた FIFO バッファのクリアを実行してください。

PIPECFG レジスタは、パイプ 1~9 に対して、各パイプの転送タイプ、FIFO バッファのアクセス方向、およびエンドポイント番号を指定します。また、本レジスタはシングルバッファモードまたはダブルバッファモードを選択し、さらに転送終了時のパイプ動作を継続するか、禁止するかの選択をします。

EPNUM[3:0]ビット (エンドポイント番号)

EPNUM[3:0]ビットは選択したパイプのエンドポイント番号を指定します。0000b の設定は、未使用パイプを意味します。

DIR ビットと EPNUM[3:0]ビットの設定の組み合わせが、他のパイプの設定と重複しないように EPNUM[3:0]ビットを設定してください。すべてのパイプに対して EPNUM[3:0]ビットの設定を 0000b とすることは可能です。

DIR ビット (転送方向)

DIR ビットは選択したパイプの転送方向を指定します。

ソフトウェアで DIR ビットを 0 にすると、USBFS は選択したパイプを受信方向に使用します。ソフトウェアで DIR ビットを 1 にすると、USBFS は選択したパイプを送信方向に使用します。

SHTNAK ビット (転送終了時のパイプ禁止)

SHTNAK ビットは選択したパイプの転送方向が受信の場合、転送終了時に PIPEnCTR.PID[1:0]ビットを 00b (NAK) に変更するかどうかを指定します。SHTNAK ビットは、受信方向のパイプ 1~5 の場合に有効なビットです。

受信方向パイプに対してソフトウェアで SHTNAK ビットを 1 にすると、USBFS は転送終了を判定したときに、対応する PIPEnCTR.PID[1:0]ビットを 00b (NAK) に変更します。USBFS は、以下の条件が満たされると転送終了を判定します。

- ショートパケットデータ (Zero-Length パケットを含む) を正常に受信したとき
- トランザクションカウンタを使用し、トランザクションカウンタ分のパケットを正常受信したとき

DBLB ビット (ダブルバッファモード)

DBLB ビットは、選択したパイプが使用する FIFO バッファがシングルバッファモードかダブルバッファモードかを選択します。本ビットはパイプ 1~5 の場合に有効です。

BFRE ビット (BRDY 割り込み動作指定)

BFRE ビットは USBFS から CPU への選択したパイプに関する BRDY 割り込みの発行タイミングを指定します。ソフトウェアで BFRE ビットを 1 にし、かつ選択したパイプを受信方向で使用している場合、USBFS は転送終了を検出し、パケットの読み出し時に BRDY 割り込みを発行します。

この設定で BRDY 割り込みが発生した場合、ソフトウェアによりポートコントロールレジスタの BCLR ビットに 1 を書き込む必要があります。BCLR ビットに 1 を書き込むまでは選択したパイプに割り付けられた FIFO バッファは受信可能状態になりません。

ソフトウェアで BFRE ビットを 1 にし、かつ選択したパイプを送信方向で使用している場合、USBFS は BRDY 割り込みを発生させません。詳細については、「27.3.3.1. BRDY 割り込み」を参照してください。

TYPE[1:0]ビット (転送タイプ)

TYPE[1:0]ビットは PIPESEL.PIPESEL[3:0]ビットに指定したパイプの転送タイプを指定します。PID を BUF にして選択したパイプで USB 通信を開始する前に、TYPE[1:0]ビットを 00b 以外の値にしてください。

27.2.33 PIPEMAXP : パイプマックスパケットサイズレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x06C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DEVSEL[3:0]			—	—	—	MXPS[8:0]									
Value after reset:	0	0	0	0	0	0	0	0	0	x	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	MXPS[8:0]	最大パケットサイズ(注1) <ul style="list-style-type: none"> パイプ 1~2 <ul style="list-style-type: none"> 1 バイト (0x001)~256 バイト (0x100) (ビット[9]はサポートされていません。) パイプ 3~5 <ul style="list-style-type: none"> 8 バイト (0x008)、16 バイト (0x010)、32 バイト (0x020)、64 バイト (0x040) (ビット [9:7]および[2:0]はサポートされていません。) パイプ 6~9 <ul style="list-style-type: none"> 1 バイト (0x001) ~64 バイト (0x040) (ビット[9:7]はサポートされていません。) 	R/W
11:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:12	DEVSEL[3:0]	デバイス選択(注2) <ul style="list-style-type: none"> 0x0: アドレス 0000b 0x1: アドレス 0001b 0x2: アドレス 0010b 0x3: アドレス 0011b 0x4: アドレス 0100b 0x5: アドレス 0101b その他: 設定禁止 	R/W

注. S-TYPE-3, P-TYPE-3

注. MXPS[8:0]ビットの値は、PIPESEL.PIPESEL[3:0]ビットでパイプを選択していないときは 0x000、選択しているときは 0x040 です。

注 1. MXPS[8:0]ビットの設定は、PID が NAK かつポート選択レジスタの CURPIPE[3:0]ビットでパイプ未設定の状態のときのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0]ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0]ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

注 2. DEVSEL[3:0]ビットの設定は、PID が NAK の状態のときのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0]ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0]ビットを 00b (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PIPEMAXP レジスタは、パイプ 1~9 に対して、最大パケットサイズを指定します。

MXPS[8:0]ビット (最大パケットサイズ)

MXPS[8:0]ビットは選択したパイプの最大データペイロード (最大パケットサイズ) を指定します。

MXPS[8:0]ビットの設定は、転送タイプごとに USB2.0 規格に準拠した値を設定してください。MXPS[8:0]ビット = 0 のとき、FIFO バッファへの書き込み、または PID = BUF の設定は行わないでください。これらの書き込みは無効です。

DEVSEL[3:0]ビット (デバイス選択)

ホストコントローラモードでは、DEVSEL[3:0]ビットは USB 通信対象デバイスのアドレスを指定します。対応する DEVADDn (n = 0~5) レジスタでデバイスアドレスを設定した後で、DEVSEL[3:0]ビットを対応する値に設定してください。たとえば、DEVSEL[3:0]ビットを 0x2 にするには、まず DEVADD2 レジスタでアドレスを設定してください。

デバイスコントローラモードでは、本ビットを 0x0 にしてください。

27.2.34 PIPEPERI : パイプ周期コントロールレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x06E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	IFIS	—	—	—	—	—	—	—	—	—	IITV[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	IITV[2:0] ^(注1)	インターバルエラー検出間隔 選択したパイプのインターバルエラー検出タイミングを、フレームタイミングの 2 の n 乗で指定してください。	R/W
11:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	IFIS	アイソクロナス IN バッファフラッシュ 0: バッファフラッシュしない 1: バッファフラッシュする	R/W
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. IITV[2:0]ビットの設定は、PID が NAK の状態のときのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが 0 であることを確認し、PID[1:0]ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0]ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PIPEPERI レジスタは、パイプ 1~9 に対して、アイソクロナス IN 転送時にインターバルエラーが発生した場合にバッファフラッシュ機能を動作させるかどうかの選択、およびインターバルエラーの検出間隔の設定をするレジスタです。

IITV[2:0]ビット (インターバルエラー検出間隔)

IITV[2:0]ビットを設定し、USB 通信を行った後で IITV[2:0]ビットを別の値に変更する場合は、PIPEnCTR.PID[1:0]ビットを 00b (NAK) にしてから PIPEnCTR.ACLRM ビットを 1 にして、インターバルタイマの初期化を行ってください。

パイプ 3~5 に対しては、IITV[2:0]ビットは存在しません。パイプ 3~5 に関連する IITV[2:0]ビットの位置には、000b を書き込んでください。

IFIS ビット (アイソクロナス IN バッファフラッシュ)

IFIS ビットは PIPESEL.PIPESEL[3:0]ビットで選択したパイプがアイソクロナス IN 転送で使用される場合に、バッファフラッシュの有無を指定します。

デバイスコントローラモードでは、選択したパイプの転送タイプがアイソクロナス、かつ転送方向が IN 転送の場合において、IITV[2:0]ビットに設定したインターバルごとのフレーム中に、USB ホストから IN トークンを USBFS が受信しなかった場合は、USBFS が自動的に FIFO バッファをクリアします。

ダブルバッファ設定時 (PIPECFG.DBLLB ビット = 1) は、USBFS は前回使用した 1 面分のデータのみクリアします。

USBFS が FIFO バッファをクリアするタイミングは、USBFS が IN トークンを受信するはずのフレーム直後の SOF パケット受信時です。SOF パケットが破損した場合でも、内部補完機能により SOF パケットの受信が見込まれるタイミングで FIFO バッファをクリアします。

ホストコントローラモードでは、IITV[2:0]ビットを 000b にしてください。

選択したパイプの転送タイプがアイソクロナス以外の場合は、IITV[2:0]ビットを 000b にしてください。

27.2.35 PIPEnCTR : PIPEn コントロールレジスタ (n = 1~5)

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x070 + 0x2 × (n - 1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BSTS	INBUF M	—	—	—	ATRE PM	ACLR M	SQCL R	SQSE T	SQMO N	PBUS Y	—	—	—	PID[1:0]	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	PID[1:0]	応答 PID 0 0: NAK 応答 0 1: BUF 応答 (バッファ状態に従う) 1 0: STALL 応答 1 1: STALL 応答	R/W
4:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	PBUSY	パイプビジー 0: パイプ n をトランザクションで未使用 1: パイプ n をトランザクションで使用	R
6	SQMON	シーケンストグルビット確認 0: DATA0 1: DATA1	R
7	SQSET	シーケンストグルビットセット(注2) パイプ n にシーケンストグルビットを設定します。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA1 にする	R/W(注1)
8	SQCLR	シーケンストグルビットクリア(注2) パイプ n のシーケンストグルビットをクリアします。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA0 にクリアする	R/W(注1)
9	ACLRM	自動バッファクリアモード(注3) 0: 無効 1: 許可 (全バッファ初期化)	R/W
10	ATREPM	自動応答モード(注2) 0: 自動応答モード禁止 1: 自動応答モード許可	R/W
13:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	INBUFM	送信バッファモニタ 0: FIFO バッファに送信可能データなし 1: FIFO バッファに送信可能データあり	R
15	BSTS	バッファステータス 0: CPU からのバッファアクセス不可能 1: CPU からのバッファアクセス可能	R

注. S-TYPE-3, P-TYPE-3

注 1. 読むと 0 が読めます。

注 2. ATREPM ビットの設定および SQCLR ビットまたは SQSET ビットへの 1 の書き込みは、PID が NAK の状態のときのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが 0 であることを確認し、PID[1:0]ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0]ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

注 3. ACLRM ビットの設定は、PID が NAK かつポート選択レジスタの CURPIPE[3:0] ビットにパイプ未設定の状態のときにのみ実施してください。このビットを設定する場合には、PBUSY ビットが 0 であることを確認し、PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PIPEnCTR レジスタは、PIPESEL レジスタで選択されたどのパイプに対しても設定可能です。

PID[1:0] ビット (応答 PID)

PID[1:0] ビットは選択したパイプの次のトランザクションにおける応答の種類を指定します。

PID[1:0] ビットの初期値は NAK です。対応するパイプで USB 転送を行う場合には、PID[1:0] ビットの設定値を BUF に変更してください。PID[1:0] ビットの設定値に基づく USBFS の基本動作 (通信パケットにエラーがない場合) を、表 27.9 と表 27.10 に示します。

選択したパイプが USB 通信中であるときにソフトウェアで PID[1:0] の設定を BUF から NAK に変更した場合は、実際にそのパイプの USB 転送が NAK 状態に移ったかを確認するために、PBUSY ビットが 1 であることを確認してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

以下の場合には、USBFS が PIPEnCTR.PID[1:0] 設定値を変更します。

- 選択したパイプが受信方向で、かつソフトウェアで選択したパイプの PIPECFG.SHTNAK ビットを 1 にしている場合、USBFS は転送終了を認識したときに PID を NAK にする
- 選択したパイプに対し、最大パケットサイズを超えるペイロードのデータパケットを受信した場合、USBFS は PID を STALL (11b) にする
- デバイスコントローラモード時に USB バスリセットを検出した場合、USBFS は PID を NAK にする
- ホストコントローラモード時に CRC エラーなどの受信エラーを 3 回連続で検出した場合、USBFS は PID を NAK にする
- ホストコントローラモード時に STALL ハンドシェイクを受信した場合、USBFS は PID を STALL (11b) にする

応答の種類を指定するための PID[1:0] ビットの設定は以下の手順で行ってください。

- NAK (00b) 状態から STALL 状態にする場合には、10b を設定
- BUF (01b) 状態から STALL 状態にする場合には、11b を設定
- STALL (11b) 状態から NAK 状態にする場合には、一度 10b を設定してから 00b を設定
- STALL 状態から BUF 状態にする場合には、一度 00b (NAK) を設定してから 01b (BUF) を設定

表 27.9 PID[1:0] の設定値に基づく USBFS の動作 (ホストコントローラモード時)

PID[1:0] 値	転送タイプ	転送方向 (DIR ビット)	USBFS 動作
00b (NAK)	設定値に依存しない	設定値に依存しない	トークンを発行しません。
01b (BUF)	バルクまたは割り込み	設定値に依存しない	DVSTCTR0.UACT ビットが 1、かつ選択したパイプに対応する FIFO バッファが送受信可能な状態にある場合、トークンを発行します。DVSTCTR0.UACT ビットが 0、または選択したパイプに対応する FIFO バッファが送受信可能な状態にない場合、トークンを発行しません。
	アイソクロナス	設定値に依存しない	選択したパイプに対応する FIFO バッファの状態にかかわらずトークンを発行します。
10b (STALL) または 11b (STALL)	設定値に依存しない	設定値に依存しない	トークンを発行しません。

表 27.10 PID[1:0] の設定値に基づく USBFS の動作 (デバイスコントローラモード時) (1/2)

PID[1:0] 値	転送タイプ	転送方向 (DIR ビット)	USBFS 動作
00b (NAK)	バルクまたは割り込み	設定値に依存しない	USB ホストからのトークンに NAK 応答を行います。
	アイソクロナス	設定値に依存しない	USB ホストからのトークンに応答を行いません。

表 27.10 PID[1:0]の設定値に基づく USBFS の動作 (デバイスコントローラモード時) (2/2)

PID[1:0]値	転送タイプ	転送方向 (DIR ビット)	USBFS 動作
01b (BUF)	バルク	受信方向 (DIR = 0)	USB ホストからの OUT トークンに対し、選択したパイプに対応する FIFO バッファが受信可能な状態であればデータを受信し、ACK 応答を行います。
	割り込み	受信方向 (DIR = 0)	USB ホストからの OUT トークンに対し、選択したパイプに対応する FIFO バッファが受信可能な状態であればデータを受信し、ACK 応答を行います。
	バルクまたは割り込み	送信方向 (DIR = 1)	USB ホストからのトークンに対して、選択したパイプに対応する FIFO バッファが送信可能な状態であれば、データを送信します。送信可能な状態でなければ、NAK 応答を行います。
	アイソクロナス	受信方向 (DIR = 0)	USB ホストからの OUT トークンに対し、選択したパイプに対応する FIFO バッファが受信可能な状態であれば、データを受信します。受信可能な状態でなければ、データを破棄します。
	アイソクロナス	送信方向 (DIR = 1)	USB ホストからのトークンに対して、対応する FIFO バッファが送信可能な状態であれば、データを送信します。送信可能な状態でなければ、Zero-Length パケットを送信します。
10b (STALL) または 11b (STALL)	バルクまたは割り込み	設定値に依存しない	USB ホストからのトークンに STALL 応答を行います。
	アイソクロナス	設定値に依存しない	USB ホストからのトークンに応答を行いません。

PBUSY ビット (パイプビジー)

PBUSY ビットは選択したパイプを現在のトランザクションで使用かどうかを示します。

USBFS は、選択したパイプの USB トランザクション開始時に PBUSY ビットを 0 から 1 に変更し、1 つのトランザクションが終了すると PBUSY ビットを 1 から 0 に変更します。

PID を NAK に設定した後、ソフトウェアで PBUSY ビットを読み出すことにより、パイプ設定変更が可能になったかどうかを確認することが可能です。詳細については、「[27.3.4.1. パイプコントロールレジスタの切り替え手順](#)」を参照してください。

SQMON ビット (シーケンスストールビット確認)

SQMON ビットは選択したパイプの次のトランザクションにおけるシーケンスストールビットの期待値を示します。

選択したパイプの転送タイプがアイソクロナス以外の場合、トランザクションが正常に終了すると、USBFS は SQMON フラグをトグルします。ただし、受信方向転送時に DATA-PID 不一致が発生すると、USBFS は SQMON フラグをトグルしません。

SQSET ビット (シーケンスストールビットセット)

ソフトウェアで SQSET ビットを 1 にすると、USBFS は選択したパイプにおける次回トランザクションのシーケンスストールビットの期待値を DATA1 に設定します。USBFS は、SQSET ビットを 0 にクリアします。

SQCLR ビット (シーケンスストールビットクリア)

ソフトウェアで SQCLR ビットを 1 にすると、USBFS は選択したパイプにおける次回トランザクションのシーケンスストールビットの期待値を DATA0 に設定します。USBFS は、SQCLR ビットを 0 にクリアします。

ACLRM ビット (自動バッファクリアモード)

ACLRM ビットは選択したパイプの自動バッファクリアモードの許可または禁止を指定します。選択したパイプに割り当てられた FIFO バッファのデータを完全にクリアする場合、ACLRM ビットに 1 と 0 を連続して書き込んでください。

ACLRM ビットに 1 と 0 を連続して書き込んだ場合にクリアされるデータと、この処理が必要な状況を [表 27.11](#) に示しています。

表 27.11 ACLRM = 1 のときに USBFS がクリアするデータ (1/2)

番号	ACLRM ビットの設定によりクリアされるデータ	データのクリアが必要な状況
1	選択したパイプに割り当てられた FIFO バッファの全データ (ダブルバッファモードでは 2 つの FIFO バッファ)	選択したパイプを初期化する場合

表 27.11 ACLRM = 1 のときに USBFS がクリアするデータ (2/2)

番号	ACLRM ビットの設定によりクリアされるデータ	データのクリアが必要な状況
2	選択したパイプがアイソクロナス転送タイプの場合はインターバルカウンタ値	インターバルカウンタ値をリセットする場合
3	PIPECFG.BFRE ビットに関する内部フラグ	PIPECFG.BFRE ビットの設定値を変更する場合
4	FIFO バッファトグル制御	PIPECFG.DBLB ビットの設定値を変更する場合
5	トランザクションカウントに関する内部フラグ	トランザクションカウント機能を強制終了する場合

ATREPM ビット (自動応答モード)

ATREPM ビットは選択したパイプの自動応答モードを許可または禁止します。

デバイスコントローラモードで、選択したパイプの転送タイプがバルク転送のとき、本ビットを 1 にすることができます。本ビットを 1 にした場合、USBFS は USB ホストからのトークンに対し以下のように応答します。

- 選択したパイプの設定がバルク IN 転送 (PIPECFG.TYPE[1:0] = 01b かつ PIPECFG.DIR = 1) のとき：
 - a. ATREPM = 1 かつ PID = BUF の状態の場合、IN トークンに対して USBFS は Zero-Length パケットを送信する。
 - b. USB は、USB ホストから ACK を受信するごとに、シーケンストグルビット (DATA-PID) を更新する。1 トランザクションでは、IN トークン受信、Zero-Length パケット送信、ACK 受信の順序で発生する。USBFS は BRDY 割り込みや BEMP 割り込みを発生させない。
- 選択したパイプの設定がバルク OUT 転送 (PIPECFG.TYPE[1:0] = 01b かつ PIPECFG.DIR = 0) のとき：

ATREPM = 1 かつ PID = BUF の状態の場合、OUT トークンに対して USBFS は NAK 応答を行い、NRDY 割り込みを発生させる。

自動応答モードで USB 通信を行う場合、FIFO バッファが空の状態では ATREPM ビットを 1 にしてください。自動応答モードで USB 通信を行っている期間は、FIFO バッファへの書き込みを行わないでください。選択したパイプの転送タイプがアイソクロナス転送の場合は、常に本ビットを 0 にしてください。

ホストコントローラモードでは、ATREPM ビットを常に 0 にしてください。

INBUFM ビット (送信バッファモニタ)

INBUFM ビットは選択したパイプが送信方向の場合に、選択したパイプの FIFO バッファステータスを示します。

選択したパイプを送信方向 (PIPECFG.DIR ビットが 1) に設定している場合、CPU または DMA/DTC が少なくとも 1 面分のデータを FIFO バッファに書き込みを完了したときに、USBFS は本ビットを 1 にします。

書き込みが完了している面の FIFO バッファ上のデータを USBFS がすべて送信完了したときに、USBFS は本ビットを 0 にします。ダブルバッファモード時 (PIPECFG.DBLB = 1) には、USBFS が FIFO バッファの 2 面分のデータを送信完了し、かつ CPU または DMA/DTC が FIFO バッファの 1 面分のデータ書き込みを完了していないときに、USBFS は INBUFM ビットを 0 にします。

選択したパイプを受信方向 (PIPECFG.DIR = 0) に設定している場合には、INBUFM ビットは BSTS ビットと同じ値を示します。

BSTS ビット (バッファステータス)

BSTS ビットは選択したパイプの FIFO バッファステータスを示します。

BSTS ビットの機能は、PIPECFG.DIR ビット、PIPECFG.BFRE ビット、および DnFIFOSEL.DCLRM ビットの設定値により、表 27.12 に示すように異なります。

表 27.12 BSTS ビットの動作

DIR 値	BFRE 値	DCLRM 値	BSTS ビットの機能
0	0	0	FIFO バッファからの受信データの読み出しが可能な場合は 1、データ読み出し完了時には 0
		1	設定禁止
	1	0	FIFO バッファからの受信データの読み出しが可能な場合は 1、データ読み出し完了後にソフトウェアがポートコントロールレジスタの BCLR ビットを 1 にする場合は 0
		1	FIFO バッファからの受信データの読み出しが可能な場合は 1、データ読み出し完了時には 0
1	0	0	FIFO バッファへの送信データの書き込みが可能な場合は 1、データ書き込み完了時には 0
		1	設定禁止
	1	0	設定禁止
		1	設定禁止

27.2.36 PIPEnCTR : PIPEn コントロールレジスタ (n = 6~9)

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x07A + 0x2 × (n - 6)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	BSTS	—	—	—	—	—	ACL M	SQCL R	SQSE T	SQM ON	PBUS Y	—	—	—	PID[1:0]
------------	------	---	---	---	---	---	----------	-----------	-----------	-----------	-----------	---	---	---	----------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	PID[1:0]	応答 PID 0 0: NAK 応答 0 1: BUF 応答 (バッファ状態に従う) 1 0: STALL 応答 1 1: STALL 応答	R/W
4:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	PBUSY	パイプビジー 0: パイプ n をトランザクションで未使用 1: パイプ n をトランザクションで使用中	R
6	SQMON	シーケンストグルビット確認 0: DATA0 1: DATA1	R
7	SQSET	シーケンストグルビットセット(注1) パイプ n にシーケンストグルビットを設定します。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA0 にする	W
8	SQCLR	シーケンストグルビットクリア(注1) パイプ n のシーケンストグルビットをクリアします。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA0 にクリアします。	W
9	ACLRM	自動バッファクリアモード(注2) 0: 無効 1: 許可 (全バッファ初期化)	R/W
14:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	BSTS	バッファステータス 0: バッファアクセス不可能 1: バッファアクセス可能	R

注. S-TYPE-3, P-TYPE-3

- 注 1. SQCLR ビットまたは SQSET ビットへの 1 の書き込みは、PID が NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが 0 であることを確認し、PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00b (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。
- 注 2. ACLRM ビットの設定は、PID が NAK かつポート選択レジスタの CURPIPE[3:0] ビットにパイプ未設定の状態のときにのみ実施してください。本ビットを設定する場合は、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00b (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PID[1:0] ビット (応答 PID)

PID[1:0] ビットは選択したパイプの次のトランザクションにおける応答の種類を指定します。

PID[1:0] ビットの初期値は NAK です。対応するパイプで USB 転送を行う場合には、PID[1:0] ビットの設定値を BUF に変更してください。PID[1:0] ビット設定値ごとの USBFS の基本動作 (送受信パケットにエラーがない場合) は、表 27.9 および表 27.10 のとおりです。

選択したパイプが USB 通信中であるときにソフトウェアで PID[1:0] の設定を BUF から NAK に変更した場合は、実際にその選択したパイプの USB 転送が NAK 状態に遷移したかを確認するために、PBUSY ビットが 1 であることを確認してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

以下の場合には、USBFS が PIPEnCTR.PID[1:0] 設定値を変更します。

- 選択したパイプに対し、最大パケットサイズを超えるペイロードのデータパケットを受信した場合、USBFS は PID を STALL (11b) にする
- デバイスコントローラモード時に USB バスリセットを検出した場合、USBFS は PID を NAK にする
- ホストコントローラモード時に CRC エラーなどの受信エラーを 3 回連続で検出した場合、USBFS は PID を NAK にする
- ホストコントローラモード時に STALL ハンドシェイクを受信した場合、USBFS は PID を STALL (11b) にする

各応答の種類を指定するための PID[1:0] ビットの設定は以下の手順で行ってください。

- NAK (00b) 状態から STALL 状態にする場合には、10b を設定
- BUF (01b) 状態から STALL 状態にする場合には、11b を設定
- STALL (11b) 状態から NAK 状態にする場合には、一度 10b を設定してから 00b を設定
- STALL 状態から BUF 状態にする場合には、一度 00b (NAK) を設定してから 01b (BUF) を設定

PBUSY ビット (パイプビジー)

PBUSY ビットは選択したパイプを現在のトランザクションで使用しているかが表示されます。

USBFS は、選択したパイプの USB トランザクション開始時に PBUSY ビットを 0 から 1 に変更し、1 つのトランザクションが終了すると PBUSY ビットを 1 から 0 に変更します。

PID を NAK にした後、ソフトウェアで PBUSY ビットを読み出すことにより、パイプ設定変更が可能になったかどうかを確認することが可能です。

SQMON ビット (シーケンストグルビット確認)

SQMON ビットは選択したパイプの次回トランザクションにおけるシーケンストグルビットの期待値を示します。

トランザクションが正常終了すると、USBFS は SQMON ビットをトグルします。ただし、受信方向転送時に DATA-PID 不一致が発生すると、USBFS は SQMON ビットをトグルしません。

SQSET ビット (シーケンストグルビットセット)

ソフトウェアで SQSET ビットを 1 にすると、USBFS は選択したパイプにおける次回トランザクションのシーケンストグルビットの期待値を DATA1 に設定します。USBFS は、SQSET ビットを 0 にします。

SQCLR ビット (シーケンストグルビットクリア)

ソフトウェアで SQCLR ビットを 1 にすると、USBFS は選択したパイプにおける次回トランザクションのシーケンストグルビットの期待値を DATA0 に設定します。USBFS は、SQCLR ビットを 0 にします。

ACLRM ビット (自動バッファクリアモード)

ACLRM ビットは選択したパイプの自動バッファクリアモードの許可または禁止を指定します。選択したパイプに割り当てられた FIFO バッファのデータを完全にクリアする場合、ACLRM ビットに 1 と 0 を連続して書き込んでください。

表 27.13 は、ACLRM ビットに 1 と 0 を連続して書き込んだ場合にクリアされるデータと、この処理が必要な状況を示しています。

表 27.13 ACLRM = 1 のときに USBFS がクリアするデータ

番号	ACLRM ビットの設定によりクリアされるデータ	データのクリアが必要な状況
1	選択したパイプに割り当てられた FIFO バッファの全データ	選択したパイプを初期化する場合
2	選択したパイプがアイソクロナス転送タイプの場合はインターバルカウンタ値	インターバルカウンタ値をリセットする場合
3	PIPECFG.BFRE ビットに関する内部フラグ	PIPECFG.BFRE ビットの設定値を変更する場合
4	トランザクションカウンタに関する内部フラグ	トランザクションカウンタ機能を強制終了する場合

BSTS ビット (バッファステータス)

BSTS ビットは選択したパイプの FIFO バッファステータスを示します。

BSTS ビットの機能は、PIPECFG.DIR ビット、PIPECFG.BFRE ビット、および DnFIFOSEL.DCLRM ビットの設定値により、表 27.12 に示すように異なります。

27.2.37 PIPEnTRE : PIPEn トランザクションカウンタ許可レジスタ (n = 1~5)

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x090 + 0x4 × (n - 1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TREN B	TRCL R	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TRCLR	トランザクションカウンタクリア 0: 無効 (0 の書き込みは影響なし) 1: カウンタ値をクリア	R/W
9	TRENB	トランザクションカウンタ許可 0: トランザクションカウンタ禁止 1: トランザクションカウンタ許可	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注. PIPEnTRE レジスタの各ビットの設定は、PID が NAK の状態のときに実施してください。選択したパイプの PIPEnCTR.PID[1:0] ビットを BUF から NAK へ変更した後で各ビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認してください。ただし、USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

TRCLR ビット (トランザクションカウンタクリア)

TRCLR ビットが 1 の場合、USBFS は選択したパイプに関連付けられているトランザクションカウンタの値をクリアし、その後 TRCLR ビットを 0 にします。

TRENB ビット (トランザクションカウンタ許可)

TRENB ビットは、トランザクションカウンタの許可または禁止を指定します。

受信パイプに対して、ソフトウェアで PIPEnTRN.TRNCNT[15:0] ビットに総受信パケット数を設定した後で TRENB ビットを 1 にすると、USBFS は TRNCNT[15:0] ビットの設定値と同数のパケット受信を終了したときに以下のハードウェア制御を行います。

- PIPECFG.SHTNAK ビットが 1 のとき、TRNCNT[15:0]ビットの設定値と同数のパケットの受信を終了した時点で USBFS は関連するパイプの PID ビットを NAK に変更する
- PIPECFG.BFRE ビットが 1 のとき、TRNCNT[15:0]ビットの設定値と同数のパケットを受信しその最後の受信データを読み出し終えたときに、USBFS は BRDY 割り込みをアサートする

送信パイプについては、TRENB ビットを 0 にしてください。

トランザクションカウンタを使用しない場合は、本ビットを 0 にしてください。トランザクションカウンタを使用する場合、TRENB ビットを 1 にする前に TRNCNT[15:0]ビットの設定を行ってください。トランザクションカウンタのカウント対象となる最初のパケットを受信する前に、本ビットを 1 にしてください。

27.2.38 PIPEnTRN : PIPEn トランザクションカウンタレジスタ (n = 1~5)

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x092 + 0x4 × (n - 1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TRNCNT[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	TRNCNT[15:0]	トランザクションカウンタ レジスタ書き込み時、選択したパイプが受信すべき総パケット数（トランザクション回数）を指定します。 レジスタ読み出し時、PIPEnTRE.TRENB ビットが 0 の場合は、指定したトランザクション回数を示します。 PIPEnTRE.TRENB ビットが 1 の場合は、現在のトランザクションカウントを示します。	R/W

注. S-TYPE-3, P-TYPE-3

PIPEnTRN レジスタは、USB バスリセット時にもその設定値を保持します。

TRNCNT[15:0]ビット（トランザクションカウンタ）

USBFS は、パケット受信時の状態が以下の条件をすべて満たしたときに、TRNCNT[15:0]ビットの値を 1 増加させます。

- PIPEnTRE.TRENB = 1
- パケット受信時に「TRNCNT[15:0]設定値 ≠ 現在のカウンタ値+1」である
- 受信したパケットのペイロードが PIPEMAXP.MXPS[9:0]ビットの設定値と一致する

USBFS は、以下のいずれかの条件を満たしたとき、TRNCNT[15:0]ビットの値を 0 にします。

以下の条件がすべて満たされたとき：

- PIPEnTRE.TRENB = 1
- パケット受信時に「TRNCNT[15:0]設定値 = 現在のカウンタ値+1」である
- 受信したパケットのペイロードが PIPEMAXP.MXPS[9:0]ビットの設定値と一致する

以下条件がどちらも満たされたとき：

- PIPEnTRE.TRENB = 1
- USBFS がショートパケットを受信した

以下条件がどちらも満たされたとき：

- PIPEnTRE.TRENB = 1
- PIPEnTRE.TRCLR ビットがソフトウェアによって 1 にされた

送信パイプについては、TRNCNT[15:0]ビットを0にしてください。トランザクションカウンタを使用しない場合は、TRNCNT[15:0]ビットを0にしてください。

TRNCNT[15:0]ビットに転送されるトランザクション数の設定は、PIPE_nTRE.TRENB ビットが0のときのみ可能です。転送されるトランザクション数を設定するには、PIPE_nTRE.TRENB ビットを1にする前に、TRCLR ビットを1にして現在のカウンタ値をクリアしてください。

27.2.39 DEVADD_n : デバイスアドレス n コンフィグレーションレジスタ (n = 0~5)

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x0D0 + 0x2 × n

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	USBSPD[1:0]	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	—	読むと0が読めます。書く場合、0としてください。	R/W
7:6	USBSPD[1:0]	通信対象デバイス転送速度 0 0: DEVADD _n レジスタ未使用 0 1: ロースピード 1 0: フルスピード 1 1: 設定禁止	R/W
15:8	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

DEVADD_n レジスタは、パイプ0~9に対して、通信対象の周辺デバイスの転送速度を指定するレジスタです。

ホストコントローラモードでは、パイプへの通信を開始する前に、DEVADD_n レジスタのビットをすべて設定してください。DEVADD_n レジスタの各ビットの変更は、各ビットの設定を使用している有効なパイプが存在しないときにのみ行ってください。有効なパイプとは、以下の両方の条件を満たしているパイプです。

- DEVADD_n レジスタの対象デバイスが DEVSEL[3:0]ビットで選択されている
- 選択パイプのPID[1:0]ビットに BUF を設定しているか、または選択パイプが DCP であり DCPCTR.SUREQ ビットが1になっている

デバイスコントローラモードでは、本レジスタのビットはすべて0にしてください。

USBSPD[1:0]ビット (通信対象デバイス転送速度)

USBSPD[1:0]ビットは対象の周辺デバイスの USB 転送速度を設定します。HUB 経由でフルスピードデバイスが接続されたときには、USBSPD[1:0]ビットを 10b にしてください。ホストコントローラモード時、USBFS は USBSPD[1:0]の設定に応じてパケットを生成します。デバイスコントローラモードでは、USBSPD[1:0]ビットを 00b にしてください。

27.2.40 DPUSR0R : ディープソフトウェアスタンバイ USB トランシーバコントロール／端子モニタレジスタ

Base address: USBFS = 0x4025_0000
USBFS_NS = 0x5025_0000

Offset address: 0x400

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	DVBS TS0	—	DOVC B0	DOVC A0	—	—	DM0	DP0
Value after reset:	0	0	0	0	0	0	0	0	x	0	x	x	0	0	x	x
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	FIXPH Y0	DRPD 0	—	RPUE 0	SRPC 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SRPC0 ^(注1)	USB シングルエンドレシーバ制御 0: DP/DM の入力を禁止 1: DP/DM の入力を許可	R/W
1	RPUE0 ^(注1)	DP プルアップ抵抗制御 0: DP プルアップ抵抗を禁止 1: DP プルアップ抵抗を許可	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	DRPD0 ^(注1)	D+/D−プルダウン抵抗制御 0: DP/DP プルダウン抵抗を禁止 1: DP/DP プルダウン抵抗を許可	R/W
4	FIXPHY0	USB トランシーバ出力固定 0: 通常モード時およびディープソフトウェアスタンバイモード 1 からの復帰時に出力を固定 1: ディープソフトウェアスタンバイモード 1 への遷移時に出力固定	R/W
15:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	DP0	USB D+入力 USBFS 側の D+入力信号を示します。	R
17	DM0	USB D−入力 USBFS 側の D−入力信号を示します。	R
19:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	DOVCA0	USB OVRCURA-DS 入力 ^(注2) USBFS 側の OVRCURA-DS 入力信号を示します。	R
21	DOVCB0	USB OVRCURB-DS 入力 ^(注2) USBFS 側の OVRCURB-DS 入力信号を示します。	R
22	—	読み出し値は不定です。書く場合、0 としてください。	R/W
23	DVBST0	USB VBUS 入力 USBFS 側の VBUS 入力信号を示します。	R
31:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注. 本レジスタは、ディープソフトウェアスタンバイモード 1 で消費電流低減のために、PCLKB/64 のクロックによりアクセスされません。

注 1. 本ビットは、ディープソフトウェアスタンバイモード 1 での動作時に使用してください。詳細は、「[27.3.1.5. USB のサスペンド/レジューム割り込みによるディープソフトウェアスタンバイモード 1 の解除](#)」を参照してください。

注 2. OVRCURA または OVRCURB は使用できません。ディープソフトウェアスタンバイモード 1 では、OVRCURA-DS または OVRCURB-DS のみ使用できます。

SRPC0 ビット (USB シングルエンドレシーバ制御)

SRPC0 ビットは、USB トランシーバの D+/D-入力制御を行います。ホストコントローラモードでは、本ビットを 1 にしてください。デバイスコントローラモードで、切断状態では本ビットを 0 に、サスペンド状態では 1 に設定してください。FIXPHY0 ビットが 1 のときのみ、本ビットは有効です。

FIXPHY0 ビット (USB トランシーバ出力固定)

FIXPHY0 ビットは、USB トランシーバの出力を不可に固定します。

27.2.41 DPUSR1R : ディープソフトウェアスタンバイ USB サスペンド/レジューム割り込みレジスタ

Base address: USBFS = 0x4025_0000
 USBFS_NS = 0x5025_0000

Offset address: 0x404

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	DVBIN T0	—	DOVR CRB0	DOVR CRA0	—	—	DMINT 0	DPINT 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	DVBS E0	—	DOVR CRBE 0	DOVR CRAE 0	—	—	DMINT E0	DPINT E0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DPINTE0	USB DP 割り込み許可/クリア 0: DP 入力によるディープソフトウェアスタンバイモード 1 からの復帰を禁止 1: DP 入力によるディープソフトウェアスタンバイモード 1 からの復帰を許可	R/W
1	DMINTE0	USB DM 割り込み許可/クリア 0: DM 入力によるディープソフトウェアスタンバイモード 1 からの復帰を禁止 1: DM 入力によるディープソフトウェアスタンバイモードからの復帰を許可	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	DOVRCRAE0	USB OVRCURA-DS 割り込み許可/クリア(注1) 0: OVRCURA-DS 入力によるディープソフトウェアスタンバイモード 1 からの復帰を禁止 1: OVRCURA-DS 入力によるディープソフトウェアスタンバイモード 1 からの復帰を許可	R/W
5	DOVRCRBE0	USB OVRCURB-DS 割り込み許可/クリア(注1) 0: OVRCURB-DS 入力によるディープソフトウェアスタンバイモード 1 からの復帰を禁止 1: OVRCURB-DS 入力によるディープソフトウェアスタンバイモード 1 からの復帰を許可	R/W
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	DVBSE0	USB VBUS 割り込み許可/クリア 0: VBUS 入力によるディープソフトウェアスタンバイモード 1 からの復帰を禁止 1: VBUS 入力によるディープソフトウェアスタンバイモード 1 からの復帰を許可	R/W
15:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	DPINT0	USB DP 割り込み要因による復帰 0: ディープソフトウェアスタンバイモード 1 からの復帰なし 1: DP 入力によるディープソフトウェアスタンバイモード 1 からの復帰あり	R
17	DMINT0	USB DM 割り込み要因による復帰 0: ディープソフトウェアスタンバイモード 1 からの復帰なし 1: DM 入力によるディープソフトウェアスタンバイモード 1 からの復帰あり	R
19:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
20	DOVRCRA0	USB OVRCURA-DS 割り込み要因による復帰(注1) 0: ディープソフトウェアスタンバイモード1からの復帰なし 1: OVRCURA-DS 入力によるディープソフトウェアスタンバイモード1からの復帰あり	R
21	DOVRCRB0	USB OVRCURB-DS 割り込み要因による復帰(注1) 0: ディープソフトウェアスタンバイモード1からの復帰なし 1: OVRCURB-DS 入力によるディープソフトウェアスタンバイモード1からの復帰あり	R
22	—	読むと0が読めます。書く場合、0としてください。	R/W
23	DVBINT0	USB VBUS 割り込み要因による復帰 0: ディープソフトウェアスタンバイモード1からの復帰なし 1: VBUS 入力によるディープソフトウェアスタンバイモード1からの復帰あり	R
31:24	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注. 本レジスタは、ディープソフトウェアスタンバイモード1で消費電流低減のために、PCLKB/64のクロックによりアクセスされません。

注1. OVRCURA または OVRCURB は使用できません。ディープソフトウェアスタンバイモード1では、OVRCURA-DS または OVRCURB-DS のみ使用できます。

DPINTE0 ビット (USB DP 割り込み許可/クリア)

DPINTE0 ビットは USBFS の DP 入力によるディープソフトウェアスタンバイモード1からの復帰を許可または禁止します。DPINT0 ビットが1のときに本ビットに0を書き込むことにより、DPINT0 ビットが0になります。

DMINTE0 ビット (USB DM 割り込み許可/クリア)

DMINTE0 ビットは USBFS の DM 入力によるディープソフトウェアスタンバイモード1からの復帰を許可または禁止します。DMINT0 ビットが1のときに本ビットに0を書くことにより、DMINT0 ビットが0にクリアされます。

DOVRCRAE0 ビット (USB OVRCURA-DS 割り込み許可/クリア)

DOVRCRAE0 ビットは USBFS の OVRCURA-DS 入力によるディープソフトウェアスタンバイモード1からの復帰を許可または禁止します。DOVRCRA0 ビットが1のときに本ビットに0を書くことにより、DOVRCRA0 ビットが0にクリアされます。

DOVRCRBE0 ビット (USB OVRCURB-DS 割り込み許可/クリア)

DOVRCRBE0 ビットは USBFS の OVRCURB-DS 入力によるディープソフトウェアスタンバイモード1からの復帰を許可または禁止します。DOVRCRB0 ビットが1のときに本ビットに0を書くことにより、DOVRCRB0 ビットが0にクリアされます。

DVBSE0 ビット (USB VBUS 割り込み許可/クリア)

DVBSE0 ビットは USBFS の VBUS 入力によるディープソフトウェアスタンバイモード1からの復帰を許可または禁止します。DVBINT0 ビットが1のときに本ビットに0を書くことにより、DVBINT0 ビットが0にクリアされます。

DPINT0 ビット (USB DP 割り込み要因による復帰)

DPINT0 ビットは、USBFS の DP 入力が必要でディープソフトウェアスタンバイモード1から復帰したことを示します。この復帰は、DPINTE0 ビットが1のときのみ許可されます。本ビットが1のときに DPINTE0 ビットに0を書くことにより、本ビットは0にクリアされます。

DMINT0 ビット (USB DM 割り込み要因による復帰)

DMINT0 ビットは、USBFS の DM 入力が必要でディープソフトウェアスタンバイモード1から復帰したことを示します。この復帰は、DMINTE0 ビットが1のときのみ許可されます。本ビットが1のときに DMINTE0 ビットに0を書くことにより、本ビットは0にクリアされます。

DOVRCRA0 ビット (USB OVRCURA-DS 割り込み要因による復帰)

DOVRCRA0 ビットは、USBFS の OVRCURA-DS 入力が必要でディープソフトウェアスタンバイモード1から復帰したことを示します。この復帰は、DOVRCRAE0 ビットが1のときのみ許可されます。本ビットが1のときに DOVRCRAE0 ビットに0を書くことにより、本ビットは0にクリアされます。

DOVRCRB0 ビット (USB OVRCURB-DS 割り込み要因による復帰)

DOVRCRB0 ビットは、USBFS の OVRCURB-DS 入力が必要でディープソフトウェアスタンバイモード1から復帰したことを示します。この復帰は、DOVRCRBE0 ビットが1のときのみ許可されます。本ビットが1のときに DOVRCRBE0 ビットに0を書くことにより、本ビットは0にクリアされます。

DVBINT0 ビット (USB VBUS 割り込み要因による復帰)

DVBINT0 ビットは、USBFS の VBUS 入力が必要でディープソフトウェアスタンバイモード1から復帰したことを示します。この復帰は、DVBSE0 ビットが1のときのみ許可されます。本ビットが1のときに DVBSE0 ビットに0を書くことにより、本ビットは0にクリアされます。

27.3 動作説明**27.3.1 システムコントロール**

USBFS の初期化および消費電力の制御に必要なレジスタの設定について説明します。

27.3.1.1 USBFS レジスタのデータ設定

クロック供給が開始された状態 (SYSCFG.SCKE ビット=1) で、SYSCFG.USBE ビットを1にすることにより、USBFS は動作が許可され、動作を開始します。

27.3.1.2 コントローラ機能の選択

USBFS の動作は、ホストコントローラとデバイスコントローラの2種類の機能から選択できます。

どちらの機能にするかは、SYSCFG.DCFM ビットで選択できます。DCFM ビットの変更は、リセット直後の初期設定時、またはD+プルアップ禁止 (SYSCFG.DPRPU ビット=0) かつD+/D-プルダウン禁止 (SYSCFG.DRPD ビット=0) のときに行ってください。

27.3.1.3 抵抗による USB データバス制御

USBFS は、D+/D-ラインのプルアップ抵抗およびプルダウン抵抗を内蔵しています。SYSCFG.DPRPU ビットおよび SYSCFG.DRPD ビットの設定により、ラインのプルアップ、プルダウンを設定してください。

デバイスコントローラモードでは、USB ホストへの接続を確認した後で、SYSCFG.DPRPU ビットを1にし、D+ライン (フルスピード通信時) をプルアップしてください。

PC と通信中に SYSCFG.DPRPU ビットに0を設定した場合は、USBFS は USB データラインのプルアップ抵抗を無効にするので、USB ホストにデバイス切断を通知することが可能です。

ホストコントローラモード時は、SYSCFG.DRPD ビットを1に設定し、D+/D-ラインをプルダウンしてください。

表 27.14 USB データバス抵抗制御

SYSCFG レジスタ設定		USB データバス制御		機能
DRPD ビット	DPRPU ビット	D-	D+	
0	0	オープン	オープン	抵抗未使用時
0	1	オープン	プルアップ	デバイスコントローラとしてフルスピードで動作させる場合
1	0	プルダウン	プルダウン	ホストコントローラとして動作させる場合
1	1	—	—	設定禁止

27.3.1.4 外部接続回路例

図 27.2 にセルフパワーシステムでの OTG 接続例を示します。USBFS は、D+ラインのプルアップ抵抗と、D+およびD-ラインのプルダウン抵抗を制御します。SYSCFG.DPRPU ビットと SYSCFG.DRPD ビットで、ライ

ンのプルアップとプルダウンを選択してください。デバイスコントローラモードでは、USB ホストとの通信中に SYSCFG.DPRPU ビットを 0 にすると、USB データラインのプルアップ抵抗が無効になります。USBFS はこれを利用して、USB ホストに対してデバイスの切断を知らせることができます。




図 27.2 セルフパワードシステムでの OTG 接続例

図 27.3 に、セルフパワードシステムでのデバイス接続例を示します。




図 27.3 セルフパワーシステムでのデバイス接続例

図 27.4 にホスト接続例を示します。




図 27.4 ホスト接続例

図 27.5 に、バスパワーシステムでのデバイス接続例を示します。




図 27.5 バスパワー状態でのデバイス接続例

本項に記載した各外部回路例は、概略回路であり、すべてのシステムにおいて動作保証するものではありません。

27.3.1.5 USB のサスペンド/レジューム割り込みによるディープソフトウェアスタンバイモード 1 の解除

USB のサスペンド/レジューム割り込みによって、ディープソフトウェアスタンバイモード 1 は解除できます。USB のサスペンド/レジューム割り込みの検出は、USB レジューム検出部が行います。USB レジューム検出部は、USB 用の入出力端子の制御およびモニタを行い、割り込みを検出します。

図 27.6 に、USB レジューム検出部と USB 用の入出力端子の接続回路図を示します。




図 27.6 USB レジューム検出部と USB 用の入出力端子の接続

表 27.15 に、USB のサスペンド/レジューム割り込みの要因およびそれらに関連する入出力端子を示します。

表 27.15 USB のサスペンド/レジューム割り込みの要因およびそれらに関連する入出力端子

USB 動作モード	要因	端子名
デバイス、OTG	レジューム	USB_DP
ホスト、OTG	アタッチまたはデタッチ	USB_DP、USB_DM
デバイス	アタッチまたはデタッチ	USB_VBUS
ホスト	過電流検出	USB_OVRCURA-DS
OTG	過電流検出	USB_OVRCURA-DS、USB_OVRCURB-DS

図 27.7 に、ホストコントローラモードまたはデバイスコントローラモードからディープソフトウェアスタンバイモード 1 に遷移するときの USBFS 設定フローを示します。図 27.8 に、ホストコントローラモードからディープソフトウェアスタンバイモード 1 を解除するときの USBFS 設定フローを示します。図 27.9 に、デバイスコントローラモードからディープソフトウェアスタンバイモード 1 を解除するときの USBFS 設定フローを示します。




図 27.7 ホストコントローラ機能またはデバイスコントローラ機能選択時におけるディープソフトウェアスタンバイモード1 遷移時の USBFS 設定フロー




図 27.8 ホストコントローラ機能選択時におけるディープソフトウェアスタンバイモード1解除時のUSBFS設定フロー




図 27.9 デバイスコントローラ機能選択時におけるディープソフトウェアスタンバイモード1解除時のUSBFS設定フロー

27.3.2 割り込み

表 27.16 に、USBFS の割り込み要因一覧を示します。これらの割り込み発生条件が成立し、関連する割り込み許可レジスタにて割り込み出力許可に設定されているとき、USBFS は割り込みコントローラユニット (ICU) に対して USBFS 割り込み要求を発行し、USBFS 割り込みが発生します。

表 27.16 割り込み要因 (1/2)

1にするビット	名称	割り込み要因	対象となるコントローラ機能	ステータスフラグ
VBINT	VBUS 割り込み	<ul style="list-style-type: none"> USB_VBUS 入力端子の状態変化を検出したとき (Low から High、または High から Low) 	ホストまたはデバイス(注1)	INTSTS0.VBSTS
RESM	レジューム割り込み	<ul style="list-style-type: none"> Suspended ステートにおいて USB バスの状態変化を検出したとき (J-State から K-State または J-State から SE0) 	デバイス	—
SOFR	フレーム番号更新割り込み	ホストコントローラモード時： <ul style="list-style-type: none"> フレーム番号の異なる SOF パケットを送信したとき デバイスコントローラモード時： <ul style="list-style-type: none"> フレーム番号の異なる SOF パケットを受信したとき 	ホストまたはデバイス	—
DVST	デバイスステート遷移割り込み	<ul style="list-style-type: none"> 以下のいずれかのデバイスステート遷移を検出したとき： <ul style="list-style-type: none"> USB バスリセットを検出 Suspended ステートを検出 SET_ADDRESS リクエストを受信 SET_CONFIGURATION リクエストを受信 	デバイス	INTSTS0.DVSQ[2:0]
CTRT	コントロール転送ステージ遷移割り込み	<ul style="list-style-type: none"> コントロール転送ステージ遷移を、以下のいずれかの状態の発生により検出したとき： <ul style="list-style-type: none"> セットアップステージの完了 コントロールライト転送ステータスステージ遷移発生 コントロールリード転送ステータスステージ遷移発生 コントロール転送終了 コントロール転送シーケンスエラー発生 	デバイス	INTSTS0.CTSQ[2:0]
BEMP	バッファエンプティ割り込み	<ul style="list-style-type: none"> FIFO バッファ中の全データを送信しバッファが空になったとき 最大パケットサイズを超えたパケットを受信したとき 	ホストまたはデバイス	BEMPSTS.PIPEnBEMP
NRDY	バッファノットレディ割り込み	ホストコントローラモード時 <ul style="list-style-type: none"> 発行したトークンに対して周辺デバイス側からの STALL 応答を受信したとき 発行したトークンに対して、周辺デバイス側から応答が正しく受信できなかったとき (無応答が 3 回連続、またはパケット受信エラーが 3 回連続) アイソクロナス転送時にオーバーランエラーまたはアンダーランエラーが発生したとき デバイスコントローラモード時 <ul style="list-style-type: none"> PID[1:0]ビットが 01b (BUF) のときに、IN トークンまたは OUT トークンに対して NAK を応答したとき アイソクロナス転送でデータ受信時に CRC エラーまたはビットスタッフィングエラーが発生したとき アイソクロナス転送でデータ受信時にオーバーランまたはアンダーランが発生したとき 	ホストまたはデバイス	NRDYSTS.PIPEnNRDY
BRDY	バッファレディ割り込み	<ul style="list-style-type: none"> バッファがレディ (読み出しもしくは書き込み可能状態) になったとき 	ホストまたはデバイス	BRDYSTS.PIPEnBRDY
OVRRCR	過電流入力変化割り込み	<ul style="list-style-type: none"> USB_OVRCURA、USB_OVRCURA-DS、USB_OVRCURB、または USB_OVRCURB-DS 入力端子の状態変化 (Low→High または High→Low) を検出したとき 	ホスト	INTSTS1.OVRRCR
BCHG	バス変化割り込み	<ul style="list-style-type: none"> USB バスステートの変化を検出したとき 	ホストまたはデバイス	SYSSTS0.LNST[1:0]
DTCH	フルスピード動作時切断検出	フルスピード動作時に周辺デバイスの切断を検出したとき	ホスト	DVSTCTR0.RHST[2:0]
ATTCH	デバイス接続検出割り込み	<ul style="list-style-type: none"> USB バスで J-State または K-State を 2.5 μs 間、継続的に検出したとき この割り込みを使って、周辺デバイスが接続されているかどうかを確認できる。	ホスト	—

表 27.16 割り込み要因 (2/2)

1にするビット	名称	割り込み要因	対象となるコントローラ機能	ステータスフラグ
EOFERR	EOF エラー検出割り込み	<ul style="list-style-type: none"> 周辺デバイスの EOF エラーを検出したとき 	ホスト	—
SACK	SETUP 正常割り込み	<ul style="list-style-type: none"> SETUP トランザクションの正常応答 (ACK) を受信したとき 	ホスト	—
SIGN	SETUP エラー割り込み	<ul style="list-style-type: none"> SETUP トランザクションのエラー (無応答または ACK パケット破損) を 3 回連続で検出したとき 	ホスト	—

注 1. この割り込みは、ホストコントローラモードでも発生しますが、通常はホストコントローラモードでは使用しません。

図 27.10 に、USBFS 割り込みに関連する回路を示します。




図 27.10 USBFS 割り込みに関連する回路

表 27.17 に、USBFS が発生させる割り込みの一覧を示します。

表 27.17 USBFS の割り込み

割り込み名	割り込みステータスフラグ	DTC の起動	DMAC の起動	優先度
USBFS_D0FIFO	DMA 転送要求 0	可能	可能	高
USBFS_D1FIFO	DMA 転送要求 1	可能	可能	↑
USBFS_USBI	VBUS 割り込み、レジューム割り込み、フレーム番号更新割り込み、デバイスステート遷移割り込み、コントロール転送ステージ遷移割り込み、バッファエンプティ割り込み、バッファノットレディ割り込み、バッファレディ割り込み、オーバーカレント入力変化割り込み、バス変化割り込み、フルスピード動作時切断検出割り込み、デバイス接続検出割り込み、EOF エラー検出割り込み、SETUP 正常動作割り込み、SETUP エラー割り込み	不可能	不可能	低
USBFS_USBR (注1)	VBUS 割り込み、レジューム割り込み、オーバーカレント入力変化割り込み、SETUP エラー割り込み	不可能	不可能	—

注 1. ソフトウェアスタンバイモードを解除可能。ディープソフトウェアスタンバイモード 1 も解除可能。ただし、専用端子 (OVRCURA-DS, OVRCURB-DS) のみオーバーカレント端子用に使用可能。

27.3.3 割り込みの説明

27.3.3.1 BRDY 割り込み

BRDY 割り込みは、ホストコントローラモードとデバイスコントローラモードのどちらを選択しても発生します。ここでは、USBFS が BRDYSTS の関連するビットを 1 にする条件について説明します。これらの条件の下では、ソフトウェアが、該当するパイプに関連付けられている BRDYENB レジスタのビットを 1 にし、かつ、INTENB0.BRDYE ビットを 1 にしていれば、USBFS は BRDY 割り込みを発生させます。

BRDY 割り込みは、各パイプの SOFCFG.BRDYM ビットおよび PIPECFG.BFRE ビットの設定により、発生条件およびクリア条件が異なります。

(1) SOFCFG.BRDYM ビット = 0 かつ PIPECFG.BFRE ビット = 0 のとき

この設定の場合、BRDY 割り込みは FIFO ポートにアクセス可能になったことを示す割り込みになります。

USBFS は、以下のいずれかの条件のときに、内部 BRDY 割り込み要求トリガを発生させ、選択パイプに関連付けられている BRDYSTS.PIPEnBRDY ビットを 1 にします。

送信パイプの場合

- ソフトウェアで DIR ビットを 0 から 1 に変更したとき
- パイプに割り付けた FIFO バッファへの CPU からの書き込みが不可能な状態のとき (BSTS ビットの読み出し値が 0 のとき) に、パイプの packets 送信が完了したとき
- FIFO バッファをダブルバッファモードに設定しているときで、片方の FIFO バッファ書き込み完了時にもう一方の FIFO バッファが空であったとき
- FIFO バッファへの書き込み中にもう一方の FIFO バッファへの送信が完了しても、現在書き込み中の面が書き込み完了になるまでは要求トリガは発生しません。
- 転送タイプがアイソクロナスのパイプにおいて、ハードウェアによるバッファフラッシュが発生したとき
- PIPEnCTR.ACLRM ビットに 1 を書き込むことより、FIFO バッファが書き込み不可能な状態から書き込み可能な状態になったとき

DCP に対しては (すなわち、コントロール転送でのデータ送信においては) 要求トリガは発生しません。

受信パイプの場合

- 該当するパイプに割り付けた FIFO バッファへの CPU からの読み出しが不可能な状態のとき (BSTS ビットの読み出し値が 0 のとき) に、packet 受信が正常に完了し、FIFO バッファが読み出し可能状態になったとき。DATA-PID 不一致のトランザクションに対し、要求トリガは発生しない。

- FIFO バッファをダブルバッファモードに設定しているときで、片方の FIFO バッファ読み出し完了時にもう一方の FIFO バッファも読み出し可能であったとき。FIFO バッファへの読み出し中にもう一方の FIFO バッファへの受信が完了しても、現在読み出し中の面が読み出し完了になるまでは要求トリガは発生しない。

デバイスコントローラモードでは、コントロール転送のステータスステージでは BRDY 割り込みは発生しません。選択パイプの PIPEBRDY 割り込みステータスは、関連する PIPE_nBRDY ビットにソフトウェアで 0 を書き込むことにより 0 にすることが可能です。この場合、他の PIPEBRDY ビットは 1 にしてください。

BRDY ステータスのクリアは、FIFO バッファへのアクセスを行う前に実施してください。

(2) SOFCFG.BRDYM ビット = 0 かつ PIPECFG.BFRE ビット = 1 のとき

この設定の場合、USBFS は、受信パイプにおいて 1 転送分の全データ読み出し完了時に BRDY 割り込みを発生させ、BRDYSTS レジスタの該当するパイプに関連付けられているビットを 1 にします。

下記条件のいずれかに該当する場合、USBFS は 1 転送分の最後のデータが受信されたと判定します。

- ショートパケット (Zero-Length パケットを含む) を受信したとき
- パイプ *n* トランザクションカウンタレジスタ (PIPE_nTRN) を使用し、PIPE_nTRN.TRNCNT[15:0] ビットで設定したパケット数をすべて受信したとき

上記判定条件を満たした後、そのデータの読み出しが完了したときに、USBFS は 1 転送分の全データ読み出し完了と判断します。

FIFO バッファが空の状態 Zero-Length パケットを受信した場合は、FIFO ポートコントロールレジスタの FRDY ビットが 1、DTLN[8:0] ビットが 0 の状態になった時点で、USBFS は 1 転送分の全データ読み出し完了と判断します。この場合、次の転送を開始するためには、関連するポートコントロールレジスタの BCLR ビットにソフトウェアで 1 を書き込んでください。この設定の場合には、USBFS は送信パイプに対して BRDY 割り込みを検出しません。

パイプの PIPEBRDY 割り込みステータスは、関連する BRDYSTS.PIPE_nBRDY ビットにソフトウェアで 0 を書き込むことにより 0 にすることが可能です。この場合、他の PIPEBRDY ビットは 1s にしてください。

このモードを使用するときには、1 転送分のすべてのデータの処理を終了するまで PIPECFG.BFRE ビットの設定値を変更しないでください。途中で PIPECFG.BFRE ビットを変更する必要がある場合には、PIPE_nCTR.ACLRM ビットによりパイプの FIFO バッファをすべてクリアしてください。

(3) SOFCFG.BRDYM ビット = 1 かつ PIPECFG.BFRE ビット = 0 のとき

この設定の場合、BRDYSTS.PIPE_nBRDY ビットの値は各パイプの BSTS ビット設定値に連動します。すなわち、USB は FIFO バッファステータスに基づいて BRDY 割り込みステータスビット (PIPEBRDY) を 1 または 0 にします。

送信パイプの場合

BRDY 割り込みステータスビットは、FIFO バッファにデータが書き込み可能な状態であれば 1 になり、書き込み不可能な状態になれば 0 になります。送信方向の DCP が書き込み可能であっても、BRDY 割り込みは発生しません。

受信パイプの場合

BRDY 割り込みステータスビットは、FIFO バッファからデータが読み出し可能であれば 1 になり、すべてのデータを読み出したら (読み出しが不可能になったら) 0 になります。

FIFO バッファが空の状態 Zero-Length パケットを受信した場合、ソフトウェアで BCLR に 1 を書き込むまで、関連するビットには 1 が表示され BRDY 割り込みは発生し続けます。この設定の場合、ソフトウェアで PIPE_nBRDY ビットを 0 にすることはできません。

SOFCFG.BRDYM ビットが 1 のときは、全パイプの PIPECFG.BFRE ビットは 0 にしてください。

図 27.11 に、BRDY 割り込み発生タイミングを示します。




図 27.11 BRDY 割り込み発生タイミング

INTSTS0.BRDY ビットがクリアされる条件は、表 27.18 に示すように、SOFCFG.BRDYM ビットの設定値によって異なります。

表 27.18 BRDY ビットクリア条件

BRDYM ビット	BRDY ビットのクリア条件
0	ソフトウェアで BRDYSTS レジスタの全ビットを 0 にすると、USBFS は BRDY ビットを 0 にクリアします。
1	全パイプの BSTS ビットが 0 になったとき、USBFS は BRDY ビットを 0 にクリアします。

27.3.3.2 NRDY 割り込み

ソフトウェアで PID を BUF に設定したパイプに対して、USBFS が内部 NRDY 割り込み要求を発生させた場合に、USBFS は関連する NRDYSTS.PIPEnNRDY ビットを 1 にします。ソフトウェアによって NRDYENB レジスタの関連するビットを 1 にしている場合、USBFS は INTSTS0.NRDY ビットを 1 にし、USBFS 割り込みを発生させます。

ここでは、USBFS が、あるパイプに対して内部 NRDY 割り込み要求を発生させる条件を説明します。

ホストコントローラモードでの SETUP トランザクション実行時は、内部 NRDY 割り込み要求を発生させません。ホストコントローラモード時の SETUP トランザクションでは、SACK 割り込みまたは SIGN 割り込みを検出しません。

デバイスコントローラモードでのコントロール転送ステータスステージ実行時は、内部 NRDY 割り込み要求を発生させません。

(1) ホストコントローラモード時

送信パイプの場合

USBFS は、以下のいずれかの条件を満たした場合に、NRDY 割り込みを検出します。

- 転送タイプがアイソクロナスのパイプにおいて、FIFO バッファに送信データがない状態で OUT トークン発行タイミングに達したとき。このとき USBFS は、OUT トークンに続けて Zero-Length パケットを送信し、関連する NRDYSTS.PIPEnNRDY ビットおよび FRMNUM.OVRN ビットを 1 にする。
- 転送タイプがアイソクロナス以外のパイプ、かつ SETUP トランザクション以外の通信において、以下の 2 つのケースが任意の組み合わせで 3 回連続で発生したとき。
 - 周辺デバイスからの応答がないとき（周辺デバイスからのハンドシェイクパケットを検出する前にタイムアウトが検出される時）。
 - 周辺デバイスからのパケットにエラーが検出される時。このとき USBFS は、関連する PIPEnNRDY ビットを 1 にし、該当するパイプの関連する PID[1:0]ビットの設定値を NAK に変更する。
- SETUP トランザクション以外の通信において、周辺デバイスから STALL ハンドシェイクを受信したとき。このとき USBFS は、関連する PIPEnNRDY ビットを 1 にし、関連するパイプの PID[1:0]ビットの設定値を STALL (11b) に変更する。

受信パイプの場合

- 転送タイプがアイソクロナスのパイプにおいて、IN トークン発行タイミングに達したが、FIFO バッファに空きがないとき。このとき USBFS は、IN トークンに対する受信データを破棄し、該当するパイプの関連する PIPEnNRDY ビットおよび OVRN ビットを 1 にする。さらに、IN トークンに対する受信データにパケットエラーを検出した場合には、USBFS は FRMNUM.CRCE ビットも 1 にします。
- 転送タイプがアイソクロナス以外のパイプにおいて、以下の 2 つのケースが任意の組み合わせで 3 回連続で発生したとき。
 - USBFS が発行した IN トークンに対して周辺デバイスから応答がないとき（周辺デバイスからの DATA パケットを検出する前にタイムアウトが検出される時）。
 - 周辺デバイスからのパケットにエラーが検出された時。このとき USBFS は、関連する PIPEnNRDY ビットを 1 にし、該当するパイプの関連する PID[1:0]ビットの設定値を NAK に変更する。
- 転送タイプがアイソクロナスのパイプにおいて、IN トークンに対して周辺デバイスから応答がない（周辺デバイスからの DATA パケットを検出する前にタイムアウトが検出される時）、または周辺デバイスからのパケットにエラーが検出される時。このとき USBFS は、該当するパイプの関連する PIPEnNRDY ビットを 1 にする。該当するパイプの PID[1:0]ビットの設定値変更は行わない。
- 転送タイプがアイソクロナスのパイプにおいて、受信したデータパケットに CRC エラーまたはビットスタッフィングエラーが検出される時。このとき USBFS は、該当するパイプの関連する PIPEnNRDY ビットおよび CRCE ビットを 1 にする。
- STALL ハンドシェイクを受信したとき。このとき USBFS は、該当するパイプに関連する PIPEnNRDY ビットを 1 にし、関連するパイプの PID[1:0]ビットの設定値を STALL に変更する。

(2) デバイスコントローラモード時

送信パイプの場合

- FIFO バッファに送信データがない状態で IN トークンを受信したとき。このとき USBFS は、IN トークン受信時に NRDY 割り込み要求を発生させ、NRDYSTS.PIPEnNRDY ビットを 1 にする。割り込み発生パイプの転送タイプがアイソクロナスの場合、USBFS は Zero-Length パケットを送信し、FRMNUM.OVRN ビットを 1 にする。

受信パイプの場合

- OUT トークンを受信したが、FIFO バッファに空きがないとき。割り込み発生パイプの転送タイプがアイソクロナスの場合、OUT トークン受信時に USBFS は NRDY 割り込み要求を発生させ、PIPE_nNRDY ビットを 1 にし、OVRN ビットを 1 にする。割り込み発生パイプの転送タイプがアイソクロナス以外の場合、OUT トークンに続くデータ受信後 NAK ハンドシェイクが送信されるときに、USBFS は NRDY 割り込み要求を発生させ、PIPE_nNRDY ビットを 1 にする。DATA-PID 不一致の発生による再送時には、NRDY 割り込み要求を発生させない。また、DATA パケットにエラーがある場合にも、NRDY 割り込み要求を発生させない。
- 転送タイプがアイソクロナスのパイプにおいて、インターバルフレーム内にトークンが正常受信されなかったとき。このとき USBFS は、SOF 受信のタイミングで NRDY 割り込み要求を発生させ、PIPE_nNRDY ビットを 1 にする。

図 27.12 に、デバイスコントローラモード時の NRDY 割り込み発生タイミングを示します。




図 27.12 デバイスコントローラモード時の NRDY 割り込み発生タイミング

27.3.3.3 BEMP 割り込み

ソフトウェアで PID を BUF に設定したパイプに対して BEMP 割り込みを検出すると、USBFS は関連する BEMPSTS.PIPE_nBEMP ビットを 1 にします。ソフトウェアによって BEMPENB レジスタの関連するビットを 1 にしている場合、USBFS は INTSTS0.BEMP ビットを 1 にし、USBFS 割り込みを発生させます。ここでは、USBFS が内部 BEMP 割り込み要求を発生させる条件を説明します。

(1) 送信パイプの場合

送信完了時（Zero-Length パケットの送信時を含む）に関連するパイプの FIFO バッファが空のとき、およびシングルバッファモード時は、DCP 以外のパイプに対しての BRDY 割り込みと同時に内部 BEMP 割り込み要求を発生させます。以下のいずれかの条件では、内部 BEMP 割り込み要求は発生しません。

- ダブルバッファモードで、片方の FIFO バッファからのデータ送信完了時に、CPU または DMA/DTC が CPU 側の FIFO バッファに対する書き込みを開始しているとき
- PIPEnCTR.ACLRM ビットまたはポートコントロールレジスタの BCLR ビットを 1 にしてバッファをクリア（空に）したとき
- デバイスコントローラモードでのコントロール転送ステータスステージの IN 転送（Zero-Length パケット送信）を実行したとき

(2) 受信パイプの場合

正常受信したデータパケットサイズが指定された最大パケットサイズを超えたとき。このとき、USBFS は、BEMP 割り込み要求を発生させ、関連する BEMPSTS.PIPEnBEMP ビットを 1 にし、受信データを破棄し、該当するパイプの関連する PID[1:0] ビットの設定を STALL (11b) に変更します。USBFS は、ホストコントローラモードでは応答を返さず、デバイスコントローラモードでは STALL 応答を行います。

以下のいずれかの条件では、内部 BEMP 割り込み要求は発生しません。

- 受信したデータパケットに CRC エラーまたはビットスタッフィングエラーが検出される時。
- SETUP トランザクションが実行時
 - BEMPSTS.PIPEnBEMP ビットに 0 を書き込むことにより、ステータスをクリアすることが可能。
 - BEMPSTS.PIPEnBEMP ビットに 1 を書き込んでも、動作に影響はない。

図 27.13 に、デバイスコントローラモード時の BEMP 割り込み発生タイミングを示します。




図 27.13 デバイスコントローラモード時の BEMP 割り込み発生タイミング

27.3.3.4 デバイスステート遷移割り込み（デバイスコントローラモード時）

図 27.14 に、USBFS のデバイスステート遷移図を示します。USBFS はデバイスステートを制御し、デバイスステート遷移割り込みを発生させます。ただし、Suspended ステートからの復帰（レジューム信号検出）は、レジューム割り込みで検出します。デバイスステート遷移割り込みの許可/禁止は、INTENB0 レジスタで個別に指定できます。状態が変化したデバイスは、INTSTS0.DVSQ[2:0] ビットで確認できます。

Default ステートに遷移する場合には、USB バスリセット検出後に、デバイスステート遷移割り込みが発生します。

デバイスステートはUSBFSが制御し、デバイスステート遷移割り込みはデバイスコントローラモードでのみ発生させることが可能です。




図 27.14 デバイスステートの遷移

27.3.3.5 コントロール転送ステージ遷移割り込み（デバイスコントローラモード時）

図 27.15 に、USBFS のコントロール転送ステージ遷移図を示します。USBFS はコントロール転送のシーケンスを制御し、コントロール転送ステージ遷移割り込みを発生させます。コントロール転送ステージ遷移割り込みは、INTENB0 レジスタで個別に許可または禁止できます。遷移が発生した転送ステージは、INTSTS0.CTSQ[2:0]ビットで確認できます。

コントロール転送ステージ遷移割り込みは、デバイスコントローラモードでのみ発生します。ここではコントロール転送のシーケンスエラーについて説明します。エラーが発生した場合は、DCPCTR.PID[1:0]ビットが 1xb (STALL 応答) になります。

(1) コントロールリード転送エラー

- データステージの IN トークンに対して一度もデータ転送していない状態で OUT トークンを受信
- ステータスステージで IN トークンを受信
- ステータスステージで DATAPID = DATA0 のデータパケットを受信

(2) コントロールライト転送エラー

- データステージの OUT トークンに対して一度も ACK 応答していない状態で IN トークンを受信
- データステージで最初のデータパケットとして DATAPID = DATA0 のデータパケットを受信
- ステータスステージで OUT トークンを受信

(3) コントロールライトノーデータ転送エラー

- ステータスステージで OUT トークンを受信

コントロールライト転送データステージで、受信データ長が USB リクエストの wLength 値を超えた場合は、コントロール転送シーケンスエラーと認識されません。コントロールリード転送ステータスステージで、Zero-Length パケット以外のパケット受信には、ACK 応答を行い転送は正常終了します。

シーケンスエラーによる CTRT 割り込み発生時 (INTSTS0.CTRT = 1) は、CTRT ビットを 0 にして割り込みステータスクリアが行われるまで、CTS_Q[2:0] = 110b の値が保持されます。CTS_Q[2:0] = 110b が保持されている状態では、新しい USB リクエストを受信しても、セットアップステージ完了の CTRT 割り込みは発生しません。セットアップステージ完了ステータスは USBFS が保持しており、ソフトウェアによる割り込みステータスクリア後に、USBFS が CTRT 割り込みを発生させます。




図 27.15 コントロール転送ステージの遷移

27.3.3.6 フレーム番号更新割り込み

ホストコントローラモードでは、フレーム番号が更新されると割り込みが発生します。

デバイスコントローラモードでは、フレーム番号が更新されると SOFR 割り込みが発生します。USBFS は、フルスピード動作中に新しい SOF パケットを検出すると、フレーム番号を更新して SOFR 割り込みを発生させます。

27.3.3.7 VBUS 割り込み

USB_VBUS 端子レベルに変化があった場合に VBUS 割り込みが発生します。INTSTS0.VBSTS ビットで USB_VBUS 端子のレベルを確認できます。VBUS 割り込みによって、ホストコントローラの接続および切断の確認ができます。ホストコントローラが接続された状態でシステムが起動された場合は、USB_VBUS 端子レベルが変化しないため、最初の VBUS 割り込みは発生しません。

27.3.3.8 レジューム割り込み

デバイスコントローラモードでは、デバイスステートが Suspended ステートで、USB バスステートが変化 (J-State から K-State、または J-State から SE0) したときにレジューム割り込みが発生します。レジューム割り込みによって Suspended ステートからの復帰を検出します。

ホストコントローラモードでは、レジューム割り込みは発生しません。USB バスステートの変化は BCHG 割り込みを用いて検出してください。

27.3.3.9 OVRCCR 割り込み

USB_OVRCURA 端子、USB_OVRCURA-DS 端子、USB_OVRCURB 端子または USB_OVRCURB-DS 端子レベルに変化があった場合に、OVRCCR 割り込みが発生します。SYSSTS0.OVCMON[1:0] フラグで、USB_OVRCURA 端子、USB_OVRCURA-DS 端子、USB_OVRCURB 端子および USB_OVRCURB-DS 端子のレベルを確認できます。OVRCCR 割り込みによって、外部電源 IC からオーバーカレント検出の確認ができます。

OTG 接続時には、OVRCCR 割り込みで VBUS コンパレータ変化検出の確認ができます。

27.3.3.10 BCHG 割り込み

USB バスステートに変化があった場合に、BCHG 割り込みが発生します。BCHG 割り込みは、ホストコントローラモードでの周辺デバイスの接続、およびリモートウェイクアップの検出に使用します。ホストコントローラモードとデバイスコントローラモードの両方で発生します。

27.3.3.11 DTCH 割り込み

ホストコントローラモード時に USB バス切断を検出した場合、DTCH 割り込みが発生します。USBFS は、USB2.0 規格に準じてバス切断を検出します。

割り込みが検出されたら、該当するポートに対して通信を行っているパイプをすべてソフトウェアで終了させてください。通信を終了したパイプは、該当するポートへのバス接続 (ATTCH 割り込み発生) 待ちの状態に遷移します。関連する割り込み許可ビットの設定値にかかわらず、USBFS ハードウェアは以下の処理を行います。

- DTCH 割り込みを検出したポートの DVSTCTR0.UACT ビットを 0 にする
- DTCH 割り込みが発生したポートをアイドル状態に遷移させる

27.3.3.12 SACK 割り込み

ホストコントローラモード時に、送信した Setup パケットに対して周辺デバイスから ACK 応答を受信した場合に、SACK 割り込みが発生します。SACK 割り込みにより、SETUP トランザクションが正常に終了したことを確認できます。

27.3.3.13 SIGN 割り込み

ホストコントローラモード時に、送信した Setup パケットに対して周辺デバイスからの ACK 応答を 3 回連続で正常に受信できなかった場合、SIGN 割り込みが発生します。SIGN 割り込みを使用して、周辺デバイスが ACK 応答を送信しなかったことや、ACK パケットの破損を検出することが可能です。

27.3.3.14 ATTCH 割り込み

ホストコントローラモード時、USB ポートにフルスピード信号レベルの J-State または K-State を 2.5 μ s 間検出した場合、ATTCH 割り込みが発生します。ATTCH 割り込み検出条件は、具体的には以下のとおりです。

- K-State、SE0、または SE1 から J-State に変化し、J-State のまま 2.5 μ s 間継続したとき
- J-State、SE0、または SE1 から K-State に変化し、K-State のまま 2.5 μ s 間継続したとき

27.3.3.15 EOFERR 割り込み

USB2.0 規格で定められている EOF2 タイミング時点で通信が終了しないことを USBFS が検出した場合、EOFERR 割り込みが発生します。

割り込み検出時には、該当するポートに対して通信を行っているパイプをすべてソフトウェアで終了させ、該当するポートへの再エニュメレーションを行ってください。関連する割り込み許可ビットの設定値にかかわらず、USBFS ハードウェアは以下の処理を行います。

- EOFERR 割り込みを検出したポートの DVSTCTR0.UACT ビットを 0 にする
- EOFERR 割り込みが発生したポートをアイドル状態に遷移させる

27.3.4 パイプコントロール

表 27.19 に、USBFS のパイプ設定項目一覧を示します。USB データ転送は、ソフトウェアがエンドポイントと関連付けた論理パイプにて行います。USBFS にはデータ転送用に 10 本のパイプがあります。各パイプは、ユーザシステムの仕様に合わせて設定を行ってください。

表 27.19 パイプ設定項目

レジスタ名	ビット名	設定内容	備考
DCPCFG PIPECFG	TYPE	転送タイプ	パイプ 1~9 : 設定可能
	BFRE	BRDY 割り込みモード	パイプ 1~5 : 設定可能
	DBLB	ダブルバッファ選択	パイプ 1~5 : 設定可能
	DIR	転送方向選択	IN または OUT 設定可能
	EPNUM	エンドポイント番号	パイプ 1~9 : 設定可能 パイプ使用時は 0000b 以外に設定
	SHTNAK	転送終了時のパイプ選択禁止	パイプ 1~2 : バルク転送時のみ設定可能 パイプ 3~5 : 設定可能
DCPMAXP PIPEMAXP	DEVSEL	デバイス選択	ホストコントローラモード時のみ参照
	MXPS	最大パケットサイズ	USB2.0 規格準拠
PIPEPERI	IFIS	バッファフラッシュ	パイプ 1~2 : アイソクロナス転送時のみ設定可能 パイプ 3~9 : 設定不可能
	IITV	インターバルカウンタ	パイプ 1~2 : アイソクロナス転送時のみ設定可能 パイプ 3~5 : 設定不可能 パイプ 6~9 : ホストコントローラモード時のみ設定可能
DCPCTR PIPEnCTR	BSTS	バッファステータス	DCP は ISEL ビットにより受信/送信バッファ状態を切り替え
	INBUFM	IN バッファモニタ	パイプ 1~5 のみ搭載
	SUREQ	SETUP リクエスト	DCP のみ設定可能、ホストコントローラモード時のみ制御
	SUREQCLR	SUREQ クリア	DCP のみ設定可能、ホストコントローラモード時のみ制御
	ATREPM	自動応答モード	パイプ 1~5 : デバイスコントローラモード時のみ設定可能
	ACLRM	自動バッファクリア	パイプ 1~9 : 設定可能
	SQCLR	シーケンスクリア	データトグルビットのクリア
	SQSET	シーケンスセット	データトグルビットの設定
	SQMON	シーケンスモニタ	データトグルビットの監視
	PBUSY	パイプビジーステータス	—
	PID	応答 PID	「27.3.4.6. 応答 PID」を参照してください。
PIPEnTRE	TRENB	トランザクションカウンタ許可	パイプ 1~5 : 設定可能
	TRCLR	トランザクションカウンタのクリア	パイプ 1~5 : 設定可能
PIPEnTRN	TRNCNT	トランザクションカウンタ	パイプ 1~5 : 設定可能

27.3.4.1 パイプコントロールレジスタの切り替え手順

パイプコントロールレジスタの以下のビットは、USB 通信が禁止 (PID = NAK) されているときのみ書き換えが可能です。

USB 通信が許可 (PID = BUF) されている状態で、以下のレジスタおよびビットを変更しないでください。

- DCPCFG レジスタ、および DCPMAXP レジスタの各ビット
- DCPCTR.SQCLR、および SQSET ビット
- PIPECFG レジスタ、PIPEMAXP レジスタ、および PIPEPERI レジスタの各ビット
- PIPEnCTR.ATREPM、ACLRM、SQCLR、および SQSET ビット
- PIPEnTRE レジスタ、および PIPEnTRN レジスタの各ビット

USB 通信が許可 (PID = BUF) されている状態で、上記の各ビットを設定する場合は、以下の手順で行ってください。

1. パイプコントロールレジスタのビット変更要求が発生する。
2. 関連するパイプの PID[1:0] ビットを NAK にする。
3. 関連するパイプの PBUSY ビットが 0 になるまで待つ。
4. パイプコントロールレジスタのビット設定を開始する。

パイプコントロールレジスタの以下のビットは、CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0] ビットに選択パイプ情報が設定されていない場合のみ書き換えが可能です。

CURPIPE[3:0] ビット設定中には以下のレジスタを設定しないでください。

- DCPCFG レジスタ、および DCPMAXP レジスタの各ビット
- PIPECFG レジスタ、PIPEMAXP レジスタ、および PIPEPERI レジスタの各ビット

パイプ情報を変更する場合には、ポート選択レジスタの CURPIPE[3:0] ビットの設定を変更パイプ以外に指定してください。DCP についてはパイプ情報修正後、ポートコントロールレジスタの BCLR ビットにてバッファのクリア処理をしてください。

27.3.4.2 転送タイプ

PIPECFG.TYPE[1:0] ビットで各パイプに以下の転送タイプを設定します。

- DCP : 設定不要 (コントロール転送固定)
- パイプ 1~2 : バルク転送またはアイソクロナス転送を設定
- パイプ 3~5 : バルク転送を設定
- パイプ 6~9 : インタラプト転送を設定

27.3.4.3 エンドポイント番号

PIPECFG.EPNUM[3:0] ビットにて、各パイプのエンドポイント番号を設定します。DCP は、エンドポイント 0 に固定されています。他のパイプは、エンドポイント 1 からエンドポイント 15 までの設定が可能です。

- DCP : 設定不要 (エンドポイント 0 固定)
- パイプ 1~9 : PIPECFG.DIR ビットと EPNUM[3:0] ビットの組み合わせが重複しないように、エンドポイント番号 1 から 15 までを選択して設定します。

27.3.4.4 最大パケットサイズ設定

DCPMAXP.MXPS[6:0] ビットおよび PIPEMAXP.MXPS[9:0] ビットにて各パイプの最大パケットサイズを設定します。DCP およびパイプ 1~5 は USB2.0 規格で定義されているすべての最大パイプサイズに設定が可能です。パイプ 6~9 では、64 バイトが最大パケットサイズです。最大パケットサイズは、転送を開始 (PID = BUF) する前に、以下のように設定してください。

- DCP : 8、16、32、または 64 から選択して設定

- パイプ 1～5 : バルク転送時は 8、16、32、または 64 から選択して設定
- パイプ 1～2 : アイソクロナス転送時は 1 から 256 の値を設定
- パイプ 6～9 : 1 から 64 の値を設定

27.3.4.5 トランザクションカウンタ（受信方向パイプ 1～5）

USBFS は、データパケット受信方向で、指定回数のトランザクションが終了した場合に、転送終了と認識します。トランザクションカウンタには、実行トランザクション回数を指定する PIPEnTRN レジスタと、実行されたトランザクションを内部でカウントするカレントカウンタがあります。PIPECFG.SHTNAK ビットが 1 の状態でカレントカウンタの値がトランザクションの指定回数と一致すると、関連する PIPEnCTR.PID[1:0] ビットが NAK に設定され、次の転送を禁止状態にします。PIPEnTRE.TRCLR ビットにて、トランザクションカウンタ機能のカレントカウンタを初期化し、トランザクションを最初からカウントし直すことができます。PIPEnTRE.TRENB ビットの設定により、PIPEnTRN レジスタ読み出し時のデータは以下のように異なります。

- TRENB ビットが 0 : トランザクションカウンタの設定値を読み出し可能
- TRENB ビットが 1 : 内部でカウントした実行済みトランザクション数を示すカレントカウンタ値を読み出し可能

TRCLR ビットの操作には、以下の制限事項があります。

- トランザクションカウント中かつ PID = BUF の場合、カレントカウンタはクリア不可
- バッファ内にデータが残っている場合、カレントカウンタはクリア不可

27.3.4.6 応答 PID

DCPCTR レジスタおよび PIPEnCTR レジスタの PID[1:0] ビットで、各パイプの応答 PID を設定します。ここでは、各応答 PID 設定における USBFS の動作について説明します。

(1) ソフトウェアの応答 PID 設定（ホストコントローラモード時）

応答 PID を選択して、以下のようにトランザクションの実行について指定します。

- NAK 設定 : パイプ使用禁止状態かつトランザクション実行なし
- BUF 設定 : FIFO バッファの状態に応じて下記のトランザクションを実行
 - OUT 方向の場合 : FIFO バッファに送信データがある場合、OUT トークンを発行
 - IN 方向の場合 : FIFO バッファに空きがあり受信可能な場合に、IN トークンを発行
- STALL 設定 : パイプ使用禁止状態かつトランザクション実行なし

注. DCP の SETUP トランザクションを実行するには、DCPCTR.SUREQ ビットを使用してください。

(2) ソフトウェアの応答 PID 設定（デバイスコントローラモード時）

応答 PID を選択して、以下のようにホストからのトランザクションに応答します。

- NAK 設定 : 発生したすべてのトランザクションに対して NAK 応答を返答
- BUF 設定 : FIFO バッファの状態に応じてトランザクションに応答
- STALL 設定 : 発生したすべてのトランザクションに対して STALL 応答を返答

注. SETUP トランザクションに対しては、PID[1:0] ビットの設定にかかわらず、常に ACK 応答し、レジスタに USB リクエストを格納します。

以下の(3)および(4)では、特定のトランザクションの結果に従って USBFS が PID[1:0] ビットに書き込みを行う状況について説明します。

(3) ハードウェアの応答 PID 設定（ホストコントローラモード時）

- NAK 設定 : 以下の場合に PID = NAK となり、トークンの発行が自動的に停止
 - アイソクロナス以外の転送で、NRDY 割り込みが発生したとき
(詳細については、「27.3.3.2. NRDY 割り込み」を参照してください。)

- バルク転送において PIPECFG.SHTNAK ビットが 1 の場合に、ショートパケットを受信したとき
- バルク転送で SHTNAK ビットが 1 の場合にトランザクションカウンタが終了したとき
- BUF 設定：USBFS によるこの設定の書き込みはなし
- STALL 設定：以下の場合に PID = STALL となり、トークンの発行が自動的に停止
 - 送信したトークンに対して STALL を受信したとき
 - 最大パケットサイズより大きなデータパケットを受信したとき

(4) ハードウェアの応答 PID 設定 (デバイスコントローラモード時)

- NAK 設定：以下の場合に PID = NAK となり、トランザクションに対して NAK 応答を返す
 - SETUP トークンを正常に受信したとき (DCP のみ)
 - バルク転送で PIPECFG.SHTNAK ビットが 1 の場合に、トランザクションカウンタが終了したとき、またはショートパケットを受信したとき
- BUF 設定：USBFS による BUF 書き込みはなし
- STALL 設定：以下の場合に PID = STALL となり、トランザクションに対して STALL 応答を返す
 - 受信したデータの packet サイズが、最大パケットサイズを超えたとき
 - コントロール転送シーケンスエラーを検出したとき (DCP のみ)

27.3.4.7 データ PID シーケンスビット

コントロール転送のデータステージ、バルク転送、およびインタラプト転送において正常なデータ転送が行われると、USBFS がデータ PID のシーケンスビットを自動的にトグルします。次に送出されるデータ PID のシーケンスビットは、DCPCTR レジスタおよび PIPEnCTR レジスタの SQMON ビットにて確認できます。データ送信時は、ACK ハンドシェイク受信のタイミングでシーケンスビットが切り替わります。データ受信時は、ACK ハンドシェイク送信のタイミングでシーケンスビットが切り替わります。DCPCTR レジスタの SQCLR ビット、および PIPEnCTR レジスタの SQSET ビットによって、データ PID シーケンスビットの変更が可能です。

デバイスコントローラモードでのコントロール転送では、ステージ遷移時に USBFS が自動的にシーケンスビットを設定します。セットアップステージ終了時は DATA1 が返されます。ステータスステージではシーケンスビットは参照せず、PID = DATA1 が返されます。このため、ソフトウェアによる設定は必要ありません。ただし、ホストコントローラモードでのコントロール転送では、ステージ遷移時にシーケンスビットをソフトウェアで設定する必要があります。

ホストコントローラモードとデバイスコントローラモードのどちらの場合でも、ClearFeature リクエストの送信または受信時には、ソフトウェアでデータ PID シーケンスビットを設定する必要があります。

27.3.4.8 応答 PID = NAK 機能

USBFS には、トランザクションの最後のデータパケットの受信タイミングで、パイプ動作を禁止 (PID 応答 = NAK) する機能があります。USBFS は、ショートパケット受信またはトランザクションカウンタでトランザクションの終了を自動識別します。PIPECFG.SHTNAK ビットが 1 の場合、この機能が有効です。

この機能を使用することで、FIFO バッファをダブルバッファモードで使用している場合に、転送単位でのデータパケットの受信が可能です。パイプ動作が禁止された場合は、ソフトウェアで再度パイプを許可 (PID 応答 = BUF) する必要があります。

応答 PID = NAK 機能はバルク転送時のみ動作することが可能です。

27.3.4.9 自動応答モード

バルク転送のパイプ (1~5) において、PIPEnCTR.ATREPM ビットを 1 にすると、自動応答モードとなります。OUT 転送時 (PIPECFG.DIR ビット = 0) には OUT-NAK モードとなり、IN 転送時 (DIR ビット = 1) には Null 自動応答モードとなります。

27.3.4.10 OUT-NAK モード

バルク OUT 転送のパイプにおいて、PIPEEnCTR.ATREPM ビットを 1 にすると、OUT トークンに対して NAK 応答し、NRDY 割り込みを出力します。ノーマルモードから OUT-NAK モードへ遷移させる場合には、パイプ動作禁止状態 (PID[1:0]ビット = 00b (NAK 応答)) で、OUT-NAK モードを指定してください。次に、パイプ動作を許可 (PID[1:0]ビット = 01b (BUF 応答)) します。これにより、OUT-NAK モードが有効になります。パイプ動作禁止にする直前で OUT トークンを受信した場合は、その OUT トークンのデータは正常に受信され、ホストへ ACK 応答されます。

OUT-NAK モードからノーマルモードへ遷移させる場合には、パイプ動作禁止状態 (NAK) で、OUT-NAK モードを解除してください。次に、パイプ動作を許可 (BUF) します。ノーマルモードでは、OUT データ受信が可能となります。

27.3.4.11 Null 自動応答モード

バルク IN 転送のパイプにおいて、PIPEEnCTR.ATREPM ビットを 1 にすると、Zero-Length パケットを送信し続けます。

ノーマルモードから Null 自動応答モードへ遷移させるためには、パイプ動作禁止状態 (応答 PID = NAK) で、Null 自動応答モードを指定してください。次に、パイプ動作を許可 (応答 PID = BUF) します。Null 自動応答モードが有効になります。Null 自動応答モードを設定する場合は、バッファ内は空である必要があるため、PIPEEnCTR.INBUFM ビットが 0 であることを確認してください。INBUFM ビットが 1 の場合には、PIPEEnCTR.ACLRM ビットによりバッファを空にしてください。Null 自動応答モードへの遷移中は、FIFO ポートからのデータ書き込みは行わないでください。

Null 自動応答モードからノーマルモードへ遷移させる場合には、Zero-Length パケット送信の期間 (約 10 μs) をパイプ動作禁止状態 (応答 PID = NAK) にした後、Null 自動応答モードを解除してください。ノーマルモードでは、FIFO ポートからの書き込みが可能となり、パイプ動作許可 (応答 PID = BUF) を行うことにより、ホストへのパケット送信が可能となります。

27.3.5 FIFO バッファ

USBFS はデータ転送用の FIFO バッファを備えており、これによって各パイプに使用されるメモリ領域を管理します。FIFO バッファの状態には、アクセス権がシステム (CPU 側) にある場合と USBFS (SIE 側) にある場合があります。

(1) バッファステータス

表 27.20 および表 27.21 に、USBFS のバッファステータスを示します。FIFO バッファステータスは、DCPCTR.BSTS ビットおよび PIPEEnCTR.INBUFM ビットを使用して確認できます。FIFO バッファの転送方向は、PIPECFG.DIR ビットまたは CFIFOSEL.ISEL ビット (DCP 選択時) で指定します。

INBUFM ビットは送信方向のパイプ 0~5 で有効です。

送信側の転送パイプがダブルバッファモードを使用している場合、ソフトウェアは BSTS ビットを読み出して CPU 側の FIFO バッファステータスを監視し、INBUFM ビットを読み出して SIE 側の FIFO バッファステータスを監視します。CPU または DMA/DTC による FIFO ポートへの書き込みが遅く、BEMP 割り込みではバッファの空き状態が判別できない場合に、ソフトウェアは INBUFM ビットで送信完了を確認できます。

表 27.20 BSTS ビットが示すバッファステータス

ISEL または DIR	BSTS	FIFO バッファステータス
0 (受信方向)	0	受信データなし、または受信中。 FIFO ポートからの読み出し不可能。
0 (受信方向)	1	受信データあり、または Zero-Length パケット受信。 FIFO ポートからの読み出し可能。 zero-Length パケット受信時は読み出し不可能のためバッファクリアが必要。
1 (送信方向)	0	送信未完了。 FIFO ポートへの書き込み不可能。
1 (送信方向)	1	送信完了。 CPU は書き込み可能。

表 27.21 INBUFM ビットが示すバッファステータス

DIR	INBUFM	FIFO バッファステータス
0 (受信方向)	無効	無効。
1 (送信方向)	0	送信完了。 送信可能データなし。
1 (送信方向)	1	データが FIFO ポートからバッファへ書き込まれた。 送信可能データあり。

27.3.6 FIFO バッファクリア

表 27.22 に、FIFO バッファのクリア方式一覧を示します。FIFO バッファは、ポートコントロールレジスタの BCLR ビット、DnFIFOSEL.DCLRM ビット、または PIPEnCTR.ACLRM ビットでクリアできます。

パイプ 1~5 は、PIPECFG.DBLB ビットにてシングルバッファまたはダブルバッファを選択できます。

表 27.22 バッファクリア方式一覧

FIFO バッファクリアモード	CPU 側 FIFO バッファクリア	指定パイプのデータ読み出し後に FIFO バッファを自動でクリアするモード	受信パケットをすべて破棄するための自動バッファクリアモード
使用するレジスタ	CFIFOCTR DnFIFOCTR	DnFIFOSEL	PIPEnCTR
使用するビット	BCLR	DCLRM	ACLRM
0 になる条件	1 書き込みでクリア	1: モード有効 0: モード無効	1: モード有効 0: モード無効

(1) 自動バッファクリアモード機能

PIPEnCTR.ACLRM ビットが 1 の場合、USBFS は受信したすべてのデータパケットを破棄します。正常なデータパケットを受信した場合は、ホストコントローラに対して ACK 応答を行います。自動バッファクリアモード機能は、FIFO バッファ読み出し方向にのみ設定可能です。

ACLRM ビットを 1 にし、続けて 0 にすると、アクセス方向に関係なく、選択パイプの FIFO バッファがクリアされます。ハードウェアの内部シーケンス実行時間として、ACLRM ビットへの 1 書き込みと 0 書き込みの間隔は 100ns 以上あけてください。

27.3.7 FIFO ポートの機能

表 27.23 に、FIFO ポート機能設定を示します。データ書き込み時は、最大パケットサイズまで書き込みを行うと、自動的にデータが送信可能状態となります。最大パケットサイズ未満のデータを送信可能状態にするには、ポートコントロールレジスタの BVAL フラグを書き込み終了に設定してください。Zero-Length パケットを送信するには、BCLR ビットでバッファをクリアし、BVAL フラグを書き込み終了に設定してください。

読み出し時は、すべてのデータを読み出すと、自動的に新しいパケットを受信可能な状態になります。Zero-Length パケット受信時 (DTLN[8:0]ビット=0) は、データは読み出せませんので、BCLR ビットによるバッファクリアが必要です。受信データ長は、ポートコントロールレジスタの DTLN[8:0]ビットにて確認します。

表 27.23 FIFO ポート機能設定 (1/2)

レジスタ名	ビット名	説明
CFIFOSEL、 DnFIFOSEL (n = 0, 1)	RCNT	DTLN[11:0]読み出しモード選択
	REW	FIFO バッファリワインド (再読み出し、再書き込み)
	DCLRM	指定パイプの受信データ読み出し後、受信データの自動クリア (DnFIFO 専用)
	DREQE	DMA/DTC 転送許可 (DnFIFO 専用)
	MBW	FIFO ポートアクセスビット幅
	BIGEND	FIFO ポートエンディアン選択
	ISEL	FIFO ポートアクセス方向 (DCP 専用)
	CURPIPE	カレントパイプ選択

表 27.23 FIFO ポート機能設定 (2/2)

レジスタ名	ビット名	説明
CFIFOCTR、 DnFIFOCTR (n = 0, 1)	BVAL	FIFO バッファ書き込み終了
	BCLR	CPU 側 FIFO バッファクリア
	DTLN	受信データ長確認

(1) FIFO ポート選択

表 27.24 に、各 FIFO ポートで選択可能なパイプを示します。ポート選択レジスタの CURPIPE[3:0] ビットにて、アクセスするパイプを選択します。パイプ選択後、書き込んだ CURPIPE[3:0] ビット値が正しく読み出せたかどうかをソフトウェアで確認する必要があります。前回のパイプ番号が読み出された場合には、USBFS がパイプ変更処理中であることを示します。次に、ポートコントロールレジスタの FRDY ビットが 1 であることをソフトウェアで確認します。

また、ポート選択レジスタの MBW ビットでアクセスするバス幅をソフトウェアで指定する必要があります。FIFO バッファアクセス方向は、PIPECFG.DIR ビットの設定値に従います。DCP のみ、ポート選択レジスタの ISEL ビットにより方向を決定します。

表 27.24 パイプ別 FIFO ポートアクセス

パイプ	アクセス方法	使用可能なポート
DCP	CPU アクセス	CFIFO ポートレジスタ
パイプ 1~9	CPU アクセス	<ul style="list-style-type: none"> CFIFO ポートレジスタ D0FIFO/D1FIFO ポートレジスタ
	DMA/DTC アクセス	D0FIFO/D1FIFO ポートレジスタ

(2) REW ビット

実行中のパイプアクセスを一時的に中断し、別のパイプに対するアクセスを行ってから、再度最初のパイプの処理を続行することが可能です。このような処理には、ポート選択レジスタの REW ビットを使用します。

ポート選択レジスタの CURPIPE[3:0] ビットでパイプ選択を行うのと同時に REW ビットを 1 にすると、FIFO バッファからの読み出しまたは FIFO バッファへの書き込みポインタをリセットし、最初のバイトから読み出しまたは書き込みを行うことができます。REW ビットを 0 にしてパイプ選択を行うと、バッファの読み出しまたは書き込みポインタをリセットせずに、前回選択時の続きから継続してデータの読み出しおよび書き込みができます。

FIFO ポートにアクセスするには、パイプ選択後、ポートコントロールレジスタの FRDY ビットが 1 であることをソフトウェアで確認する必要があります。

27.3.8 DMA 転送 (D0FIFO/D1FIFO ポート)

(1) DMA 転送概要

パイプ 1~9 に対して、DMAC による FIFO ポートアクセスが可能です。DMA 転送用のパイプのバッファがアクセス可能になったとき、DMA 転送要求を出力します。

DnFIFOSEL.MBW ビットにて FIFO ポートへの転送単位を、DnFIFOSEL.CURPIPE[3:0] ビットにて DMA 転送するパイプを選択してください。なお、DMA 転送中は選択しているパイプを変更しないでください。

(2) DnFIFO 自動クリアモード (D0FIFO/D1FIFO ポート読み出し方向)

USBFS は、DnFIFOSEL.DCLRM ビットを 1 にすることで、FIFO バッファからのデータ読み出しを完了したとき、選択パイプの FIFO バッファを自動的にクリアします。

表 27.25 に、各設定での、パケット受信とソフトウェアによる FIFO バッファクリア処理を示します。表に示すように、PIPECFG.BFRE ビットの設定値によりバッファクリア条件が異なります。バッファクリアが必要ななどのような状態においても、DnFIFOSEL.DCLRM ビットを使用することでソフトウェアによるバッファクリアが不要になります。これにより、ソフトウェアを介在させない DMA 転送が可能となります。

DnFIFO 自動クリアモードは、FIFO バッファ読み出し方向のみ設定できます。

表 27.25 パケット受信とソフトウェアによる FIFO バッファクリア処理

パケット受信時のバッファステータス	レジスタ設定			
	DCLRM = 0		DCLRM = 1	
	BFRE = 0	BFRE = 1	BFRE = 0	BFRE = 1
バッファフル	クリア不要	クリア不要	クリア不要	クリア不要
Zero-Length パケット受信	クリア必要	クリア必要	クリア不要	クリア不要
通常のショートパケット受信	クリア不要	クリア必要	クリア不要	クリア不要
トランザクションカウント終了	クリア不要	クリア必要	クリア不要	クリア不要

27.3.9 DCP を使用したコントロール転送

コントロール転送データステージのデータ転送には、DCP を使用します。DCP の FIFO バッファは、コントロールリードおよびコントロールライト共用の固定領域を持つ 64 バイトシングルバッファです。FIFO バッファへのアクセスは、CFIFO ポートのみ可能です。

27.3.9.1 ホストコントローラモードでのコントロール転送

(1) セットアップステージ

USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタ、および USBLENG レジスタは、SETUP トランザクションの USB リクエスト送信用のレジスタです。Setup パケットのデータをレジスタに書き込み、DCPCTR.SUREQ ビットに 1 を書き込むことで、設定されているデータが SETUP トランザクションとして送出されます。SUREQ ビットは、トランザクションが終了すると 0 にクリアされます。SUREQ ビットが 1 のとき、上記 USB リクエストレジスタを変更しないでください。

アタッチされたファンクションデバイスが検出された場合、ソフトウェアで DCPMAXP.DEVSEL[3:0] ビットを 0 にクリアし、DEVADD0.USBSPPD[1:0] ビットを適切に設定し、前述のシーケンスに従って、該当するデバイスの最初の SETUP トランザクションを発行してください。

アタッチされたファンクションデバイスが Address ステートに遷移したとき、ソフトウェアによって、DEVSEL[3:0] ビットに割り付けた USB アドレス値を設定し、指定 USB アドレスに対応する DEVADD_n レジスタの各ビットを適切に設定し、前述のシーケンスに従って SETUP トランザクションを発行してください。たとえば、PIPEMAXP.DEVSEL[3:0] = 0010_b のときは、DEVADD2 レジスタを適切に設定してください。また、PIPEMAXP.DEVSEL[3:0] = 0101_b のときは、DEVADD5 レジスタを適切に設定してください。

SETUP トランザクションデータを送信すると、周辺デバイスからの応答 (INTSTS1 レジスタの SIGN ビットまたは SACK ビット) に基づき割り込み要求が発生します。この割り込み要求によりソフトウェアで SETUP トランザクション結果を確認できます。

SETUP トランザクションの DATA0 データパケット (USB リクエスト) は、DCPCTR.SQMON ビットのステータスにかかわらず常に送信されます。

(2) データステージ

DCP の FIFO バッファを使用してデータの転送を行うためにデータステージを使用します。

DCP の FIFO バッファにアクセスする前に、CFIFOSEL.ISEL ビットでアクセス方向を指定してください。DCPCFG.DIR ビットで転送方向を指定してください。

データステージの第 1 データパケットは、データ PID を DATA1 として転送する必要があります。DCPCTR.SQSET ビットでデータ PIDs = DATA1 に設定し、PID ビット = BUF に設定します。データ転送の完了は、BRDY 割り込みまたは BEMP 割り込みによって検出します。

コントロールライト転送の場合、送信データバイト数が最大パケットサイズの整数倍の場合は、ソフトウェアで最後に Zero-Length パケットを送出してください。

(3) ステータスステージ

データステージと逆方向の Zero-Length パケットのデータ転送を行うためにステータスステージを使用します。データステージ同様に、DCP の FIFO バッファを使用したデータ転送になります。データステージと同様の手順でトランザクションを実行します。

ステータスステージのデータパケットは、DCPCTR.SQSET ビットを使用してデータ PID を DATA1 として送受信する必要があります。

Zero-Length パケットを受信した場合、BRDY 割り込み発生後に CFIFOCTR.DTLN[8:0]ビットで受信データ長を確認してから、BCLR ビットで FIFO バッファをクリアしてください。

27.3.9.2 デバイスコントローラモードでのコントロール転送

(1) セットアップステージ

USBFS は、USBFS に対する正常な Setup パケットに対して ACK 応答します。セットアップステージの USBFS 動作を以下に示します。

新しい Setup パケットを受信すると、USBFS は以下のビットを設定します。

- INTSTS0.VALID ビットを 1 にする
- DCPCTR.PID[1:0]ビットを NAK にする
- DCPCTR.CCPL ビットを 0 にする

Setup パケットの後にデータパケットを受信すると、USBFS は、USB リクエストのパラメータを、USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタ、および USBLENG レジスタに格納します。

コントロール転送に対する応答処理は、VALID フラグを 0 にしてから実行してください。VALID ビットが 1 の状態では PID = BUF 設定が行えず、データステージを終了することができません。

VALID ビットの機能により、USBFS は、コントロール転送中に新しい USB リクエストを受信すると、実行中のリクエスト処理を中断し、最新のリクエストに対する応答を行うことができます。

また、USBFS は、受信した USB リクエストの方向ビット (bmRequestType のビット 8) と、リクエストデータ長 (wLength) を自動検出します。USBFS は他にも、コントロールリード転送、コントロールライト転送、およびノーデータコントロール転送を判別し、ステージ遷移を管理します。誤ったシーケンスに対しては、コントロール転送ステージ遷移割り込み中にシーケンスエラーが発生し、ソフトウェアに割り込みが報告されます。USBFS のステージ管理を示す図については、[図 27.15](#) を参照してください。

(2) データステージ

受信した USB リクエストに対応したデータ転送を DCP にて行ってください。DCP の FIFO バッファにアクセスする前に、CFIFOSEL.ISEL ビットでアクセス方向を指定してください。

転送データが DCP の FIFO バッファのサイズより大きい場合には、コントロールライト転送では BRDY 割り込みを、コントロールリード転送では BEMP 割り込みを使用してデータ転送を行ってください。

(3) ステータスステージ

DCPCTR.PID[1:0]ビットが BUF に設定された状態で、DCPCTR.CCPL ビットを 1 にすることによりコントロール転送を終了します。

上記設定後、セットアップステージで確定したデータ転送方向に従い、USBFS が自動的にステータスステージを実行します。手順は以下のとおりです。

- コントロールリード転送の場合
USBFS は、USB ホストから Zero-Length パケットを受信し、ACK 応答を送信します。
- コントロールライト転送、ノーデータコントロール転送の場合
USBFS は、Zero-Length パケットを送信し、USB ホストから ACK 応答を受信します。

(4) コントロール転送自動応答機能

USBFS は、正常な SET_ADDRESS リクエストに自動応答します。SET_ADDRESS リクエストに下記のエラーのいずれかが発生した場合は、ソフトウェアによる応答が必要です。

- bmRequestType が 0x00 でない場合：コントロールライト転送以外
- wIndex が 0x00 でない場合：リクエストエラー
- wLength が 0x00 でない場合：ノーデータコントロール転送以外

- wValue が 0x7F より大きい場合：リクエストエラー
- INTSTS0.DVSQ[2:0]ビットが 011b (Configured ステート) の場合：デバイスステートエラーのコントロール転送

SET_ADDRESS リクエスト以外のすべてのリクエストには、対応するソフトウェアによる応答が必要です。

27.3.10 バルク転送 (パイプ 1~5)

バルク転送は、FIFO バッファ使用方法 (シングル/ダブルバッファ設定) の設定ができます。USBFS は、バルク転送専用として下記の機能を備えています。

- BRDY 割り込み機能 (PIPECFG.BFRE ビット)：「27.3.3.1. BRDY 割り込み」参照
- トランザクションカウント機能 (PIPEnTRE.TRENB ビット、TRCLR ビット、PIPEnTRN.TRNCNT[15:0]ビット)：「27.3.4.5. トランザクションカウンタ (受信方向パイプ 1~5)」参照
- 応答 PID = NAK 機能 (PIPECFG.SHTNAK ビット)：「27.3.4.8. 応答 PID = NAK 機能」参照
- 自動応答モード (PIPEnCTR.ATREPM ビット)：「27.3.4.9. 自動応答モード」参照

27.3.11 インタラプト転送 (パイプ 6~9)

デバイスコントローラモード時、USBFS は、ホストコントローラが指示しているタイミングに基づいてインタラプト転送を行います。

ホストコントローラモード時、インターバルカウンタを使用してソフトウェアでトークン発行タイミングを設定できます。

27.3.11.1 ホストコントローラモードでのインタラプト転送時のインターバルカウンタ

インタラプト転送を行う場合、PIPEPERI.IITV[2:0]ビットにトランザクションのインターバルを指定します。USBFS は、指定されたインターバルに従ってインタラプト転送のトークンを発行します。

(1) カウンタの初期化

USBFS は、以下の条件でインターバルカウンタを初期化します。

- パワーオンリセット
IITV[2:0]ビットが初期化されます。
- PIPEnCTR.ACLRM ビットを使用した FIFO バッファの初期化
IITV[2:0]ビットは初期化されませんが、カウント値は初期化されます。PIPEnCTR.ACLRM ビットを 0 にすると、IITV[2:0]ビット設定値からカウントが開始します。

なお、下記の場合にはインターバルカウンタは初期化されません。

- USB バスリセット、または USB Suspended ステート
IITV[2:0]ビットは初期化されません。DVSTCTR0.UACT ビットを 1 にすることにより、USB バスリセット状態または USB サスペンド状態となる前に保存された値からカウントが開始します。

(2) トークン発生タイミングであってもトークンの送受信ができない場合の動作

以下の場合、トークンの発生タイミングであってもトークンは発生しません。このような場合、USBFS は次のインターバルにトランザクションの実行を試みます。

- PID を NAK または STALL に設定した場合
- 受信 (IN) 方向の転送でトークンの送信タイミングに FIFO バッファに空き領域がない場合
- 送信 (OUT) 方向の転送でトークンの送信タイミングに FIFO バッファに送信データがない場合

27.3.12 アイソクロナス転送 (パイプ 1~2)

USBFS は、アイソクロナス転送専用として下記の機能を備えています。

- アイソクロナス転送のエラー通知

- PIPEPERL.IITV[2:0]ビットで指定されたインターバルカウンタ
- アイソクロナス IN 転送データセットアップコントロール (IDLY 機能)
- PIPEPERL.IFIS ビットで指定されたアイソクロナス IN 転送バッファフラッシュ機能

27.3.12.1 アイソクロナス転送のエラー検出

USBFS は、アイソクロナス転送時に発生したエラーをソフトウェアで管理できるようにするために、下記のエラー検出機能を備えています。表 27.26 および表 27.27 に、USBFS によるエラー検出の優先順位、および関連する割り込みを示します。

PID エラー

- 受信パケットの PID 値が不正な場合

CRC エラー、ビットスタッフィングエラー

- 受信パケットに CRC エラーがあった場合、またはビットスタッフィングが不正な場合

最大パケットサイズオーバー

- 受信パケットのデータサイズが、最大パケットサイズの設定値を越える場合

オーバーラン、アンダーランエラー

ホストコントローラモード時：

- IN (受信) 方向の転送時にトークンの送信タイミングに FIFO バッファに空き領域がない場合
- OUT (送信) 方向の転送時にトークンの送信タイミングに FIFO バッファに送信データがない場合

デバイスコントローラモード時：

- IN (送信) 方向の転送時にトークンの受信タイミングに FIFO バッファに送信データがない場合
- OUT (受信) 方向の転送時にトークンの受信タイミングに FIFO バッファに空き領域がない場合

インターバルエラー

デバイスコントローラモード時は、以下の場合にインターバルエラーとして処理されます。

- アイソクロナス IN 転送時に、インターバルフレーム内に IN トークンを受信できなかった場合
- アイソクロナス OUT 転送時に、インターバルフレーム内に OUT トークンを受信できなかった場合

表 27.26 トークン送受信エラー検出

検出の優先順位	エラー	発生する割り込みとステータス
1	PID エラー	ホストコントローラモードとデバイスコントローラモードのどちらの場合でも割り込みを発生させません (破損パケットとして無視)。
2	CRC エラー、ビットスタッフィングエラー	ホストコントローラモードとデバイスコントローラモードのどちらの場合でも割り込みを発生させません (破損パケットとして無視)。
3	オーバーランエラー、アンダーランエラー	ホストコントローラモードとデバイスコントローラモードのどちらの場合でも、NRDY 割り込みを発生させ、FRMNUM.OVRN ビットを 1 にします。 デバイスコントローラモード時は、IN トークンに対して、Zero-Length パケットを送信します。OUT トークンに対してはデータパケットを受信しません。
4	インターバルエラー	デバイスコントローラモード時は NRDY 割り込みを発生させます。ホストコントローラモード時は割り込みを発生させません。

表 27.27 データパケット受信エラー検出 (1/2)

検出の優先順位	エラー	発生する割り込みとステータス
1	PID エラー	割り込みを発生させません (破損パケットとして無視)。

表 27.27 データパケット受信エラー検出 (2/2)

検出の優先順位	エラー	発生する割り込みとステータス
2	CRC エラー、ビットスタッフィングエラー	ホストコントローラモードとデバイスコントローラモードのどちらの場合でも、NRDY 割り込みを発生させ、FRMNUM.CRCE ビットを 1 にします。
3	最大パケットサイズオーバーエラー	ホストコントローラモードとデバイスコントローラモードのどちらの場合でも、BEMP 割り込みを発生させ、PID[1:0] ビットを STALL にします。

27.3.12.2 DATA-PID

デバイスコントローラモード時、受信 PID に対する USBFS の対応を以下に示します。

(1) IN 方向の場合

- DATA0 : データパケットの PID として送信
- DATA1 : 送信しない
- DATA2 : 送信しない
- mData : 送信しない

(2) OUT 方向の場合

- DATA0 : データパケットの PID として正常受信
- DATA1 : データパケットの PID として正常受信
- DATA2 : パケットを無視
- mData : パケットを無視

27.3.12.3 インターバルカウンタ

アイソクロナス転送のインターバルは、PIPEPERL.IITV[2:0] ビットで設定できます。デバイスコントローラモードでは、インターバルカウンタにより、表 27.28 に示す機能を可能にします。ホストコントローラモードでは、USBFS はトークン発行タイミングを生成し、インターバルカウンタはインタラプト転送と同じように動作します。

表 27.28 デバイスコントローラモード時のインターバルカウンタ機能

転送方向	機能	検出条件
IN	送信バッファフラッシュ	アイソクロナス IN 転送でインターバルフレーム内に IN トークンを正常受信できない。
OUT	トークン未受信の通知	アイソクロナス OUT 転送でインターバルフレーム内に OUT トークンを正常受信できない。

インターバルのカウンタは、SOF の受信時または補完された SOF で行うので、SOF が破損しても等時性を保つことができます。設定できるフレーム間隔は 2^{IITV} フレームです。

(1) デバイスコントローラモード時のカウンタの初期化

USBFS は、以下の条件でインターバルカウンタを初期化します。

- パワーオンリセット
PIPEPERL.IITV[2:0] ビットが初期化されます。
- ACLRM ビットを使用した FIFO バッファの初期化
IITV[2:0] ビットは初期化されませんが、カウンタ値は初期化されます。

インターバルカウンタが初期化されると、パケットを正常転送したときに、以下のいずれかの条件でインターバルのカウンタを開始します。

- PID = BUF のときに IN トークンに対してデータを送信後 SOF を受信
- PID = BUF のときに OUT トークンに対してデータを受信後 SOF を受信

下記の条件ではインターバルカウンタは初期化されません。

- PID[1:0]ビットを NAK または STALL に設定した場合
インターバルタイマは停止しません。USBFS は次のインターバルにトランザクションの実行を試みます。
- USB バスリセット状態または USBFS が Suspended ステートの場合
IITV[2:0]ビットは初期化されません。SOF を受信すると、SOF 受信前に設定された値からインターバルカウンタのカウントを開始します。

(2) ホストコントローラモード時のインターバルカウントと転送制御

USBFS は、PIPEPERL.IITV[2:0]ビットの設定値に従い、トークン発行間隔を制御します。具体的には、USBFS は 2^{IITV} 回のフレームに 1 回の間隔で、選択パイプに対するトークンを発行します。

USBFS は、ソフトウェアで PID[1:0]ビットを BUF に設定したフレームの次のフレームからトークン発行間隔のカウントを開始します。




図 27.16 IITV = 0 の場合のトークン発行の有無




図 27.17 IITV = 1 の場合のトークン発行の有無

選択パイプの転送タイプがアイソクロナスの場合、USBFS はトークン発行間隔の制御に付随して以下の動作を行います。NRDY 割り込み発生条件を満たした場合でも、USBFS はトークンを発行します。

選択パイプがアイソクロナス IN 転送パイプの場合

USBFS は、IN トークンを発行しても周辺デバイスからパケットを正常受信しなかった場合（無応答やパケットエラーの場合）、NRDY 割り込みを発生させます。

CPU または DMAC/DTC が FIFO バッファからデータを読み出すのが遅いなどの原因で FIFO バッファがフルのために、USBFS がデータを受信できない状態で IN トークン発行タイミングになった場合、USBFS は FRMNUM.OVRN ビットを 1 にし、NRDY 割り込みを発生させます。

選択パイプがアイソクロナス OUT 転送パイプの場合

CPU または DMAC/DTC が FIFO バッファにデータを書き込むのが遅いなどの原因で、送信可能なデータが FIFO バッファにない状態で OUT トークン発行タイミングに至ったとき、USBFS は OVRN ビットを 1 にし、NRDY 割り込みを発生させ、Zero-Length パケットを送信します。

以下の条件を満たす場合、トークン発行間隔はリセットされます。

- USBFS がリセット端子でリセットされた場合
IITV[2:0]ビットが初期化されます。
- ソフトウェアが PIPEEnCTR.ACLRM ビットを 1 にした場合

(3) デバイスコントローラモード時のインターバルカウントと転送制御

選択パイプがアイソクロナス OUT 転送パイプの場合

PIPEPERI.IITV[2:0]ビットに設定したインターバル中にデータパケットを受信しなかったとき、USBFS は NRDY 割り込みを発生させます。

データパケットに CRC エラーなどのエラーが発生したため、または FIFO バッファがフルのために USBFS がデータを受信できなかったときにも USBFS は NRDY 割り込みを発生させます。

NRDY 割り込みの発生のタイミングは、SOF パケット受信時です。SOF パケットが破損した場合でも内部補完機能により SOF パケットを受信したタイミングに割り込みを発生させます。ただし、IITV ビットが 0 以外の場合には、インターバルカウント開始後のインターバルごとに、USBFS は SOF パケット受信のタイミングで NRDY 割り込みを発生させます。

インターバルタイム起動後、ソフトウェアで PID[1:0]ビットに NAK を設定した場合、USBFS は SOF パケットを受信しても NRDY 割り込みを発生させません。

インターバルのカウント開始タイミングは、IITV[2:0]ビットの設定値により下記のように異なります。

- IITV[2:0]ビットが 0 の場合
ソフトウェアが選択パイプの PID[1:0]ビットを BUF に変更したフレームの次のフレームで、インターバルのカウントを開始します。
- IITV[2:0]ビットが 0 ではない場合
選択パイプの PID[1:0]ビットを BUF に変更した後、最初のデータパケットの正常受信完了時にインターバルのカウントを開始します。




図 27.18 IITV[2:0] = 0 の場合のフレームとトークン受信期待の関係




図 27.19 IITV[2:0] ≠ 0 の場合のフレームとトークン受信期待の関係

選択パイプがアイソクロナス IN 転送パイプの場合

この場合、PIPEPERL.IFIS ビットを 1 にする必要があります。IFIS ビットが 0 の場合、PIPEPERL.IITV[2:0] ビットの設定に関係なく、USBFS は IN トークン受信時にデータパケットを送信します。

IFIS ビットが 1 で、FIFO バッファに送信可能なデータがある場合、IITV[2:0] ビットに設定したインターバルごとのフレーム中に IN トークンを受信できなければ、USBFS は FIFO バッファをクリアします。

USBFS は、IN トークンに CRC エラーなどのバスエラーが発生したために正常受信できなかった場合も、FIFO バッファをクリアします。

FIFO バッファクリアのタイミングは、SOF パケット受信時です。SOF パケットが破損した場合でも、内部補完機能により、SOF パケットを受信したタイミングで FIFO バッファをクリアします。

インターバルのカウント開始タイミングは、OUT 転送と同様に、IITV[2:0] ビットの設定値により異なります。

デバイスコントローラモード時は、以下のいずれかの条件でインターバルカウントを行います。

- USBFS がハードウェアリセットされた場合 (IITV[2:0] ビットの設定値も 000b になります)
- ソフトウェアが PIPEnCTR.ACLRM ビットを 1 にした場合
- USBFS が USB バスリセットを検出した場合

(4) デバイスコントローラモード時のアイソクロナス転送用送信データセットアップ

デバイスコントローラモードでの USBFS アイソクロナスデータ送信では、FIFO バッファへのデータ書き込み後、SOF パケットを検出した後の最初のフレームでデータパケットの送出が可能になります。このアイソクロナス転送送信データセットアップ機能により、送信を開始したフレームを特定することが可能です。

バッファをダブルバッファモードで使用している場合で、両方のバッファの書き込みが終了している場合でも、送信可能状態になるバッファは先に書き込みを終了した 1 面だけとなります。このため、複数の IN トークンを受信しても、送出される FIFO バッファデータは 1 パケット分のみとなります。

IN トークン受信時に FIFO バッファがデータ送信可能であれば、データを転送し正常応答が返されます。ただし、FIFO バッファがデータ送信不能であれば、Zero-Length パケットを送出しアンダーランエラーとなります。

図 27.20 に、IITV = 0 (毎フレーム) にした場合のアイソクロナス転送送信データセットアップ機能による送信例を示します。




図 27.20 データセットアップ動作例

(5) デバイスコントローラモード時のアイソクロナス転送用送信バッファフラッシュ

デバイスコントローラモードでのアイソクロナスデータ転送時に、USBFS がインターバルフレーム内に IN トークンを受信しないまま、次フレームの SOF パケットを受信した場合は、USBFS はそれを IN トークン破損として扱い、送信可能状態となっているバッファをクリアし、そのバッファを書き込み可能状態とします。

このときにバッファをダブルバッファモードで使用しており、両方のバッファの書き込みが終了している場合は、クリアされた FIFO バッファ内のデータが上記の同インターバルフレーム内に送信されたものとみなされ、SOF パケット受信でクリアされていない FIFO バッファを送信可能状態とします。

バッファフラッシュ機能は、以下のように PIPEPERI.IITV[2:0]ビットの設定値により動作開始タイミングが異なります。

- IITV = 0 の場合：
パイプが有効となった後の最初のフレームからバッファフラッシュ動作を開始します。
- IITV ≠ 0 の場合：

最初の正常なトランザクション以降にバッファフラッシュ動作を開始します。

図 27.21 に、バッファフラッシュの例を示します。インターバルフレーム前に予期しないトークンを受信した場合、データセットアップ状態に応じ、USBFS は書き込みデータを送出またはアンダーランエラーとして Zero-Length パケットを送出します。




図 27.21 バッファフラッシュ動作例

図 27.22 に、インターバルエラー発生例を示します。図に示すとおり、インターバルエラーは 5 種類あります。図中の (A) のタイミングでインターバルエラーが発生し、バッファフラッシュ機能が動作します。

IN 転送時にインターバルエラーが発生した場合は、バッファフラッシュ機能が動作します。OUT 転送時にインターバルエラーが発生した場合は、NRDY 割り込みが発生します。この NRDY 割り込みと受信パケットエラーおよびオーバーランエラーによる NRDY 割り込みとの区別は、FRMNUM.OVRN ビットで判定してください。

図中に網掛けで示したトークンに対しては、FIFO バッファの状態に応じて応答が返されます。

- IN 方向の場合：
 - バッファがデータを転送できる状態であれば、データが転送されて正常応答が返される
 - バッファがデータ転送不能であれば、Zero-Length パケットを送信してアンダーランエラー
- OUT 方向の場合：
 - バッファがデータを受信できる状態であれば、データを受信されて正常応答が返される
 - バッファがデータ受信不能であれば、受信データを破棄してオーバーランエラー




図 27.22 IITV = 1 のときのインターバルエラー発生例

27.3.13 SOF 補完機能

デバイスコントローラモードでは、SOF パケットの破損または欠落のために、1 ms 間隔でパケットを受信できなかった場合に、USBFS は SOF を補完します。SOF 補完の開始は、SYSCFG.USBE ビットと SYSCFG.SCKE ビットがともに 1 であること、および SOF パケットの受信が条件となります。

下記の条件で補完機能が初期化されます。

- MCU のリセット
- USB バスリセット
- Suspended ステート検出

SOF 補完は次の仕様で動作します。

- SOF パケット受信までは補完機能は動作しない
- 最初の SOF パケットを受信すると、48 MHz の内部クロックで 1 ms をカウントし補完する
- 2 回目以降の SOF パケットを受信したときは前回の受信間隔を用いて補完する
- Suspended ステート時および USB バスリセット受信時は補完しない

USBFS は、SOF パケットの受信で制御される下記の機能を動作させます。SOF パケットが欠落した場合は、これらの機能により SOF 補完を行うため、正常動作を継続させることができます。

- フレーム番号の更新
- SOFR 割り込みタイミング
- アイソクロナス転送インターバルカウント

フルスピード動作時に SOF パケットが欠落した場合には、FRMNUM.FRNM[10:0] ビットは更新されません。

27.3.14 パイプスケジュール

27.3.14.1 トランザクション発行条件

ホストコントローラモード時、DVSTCTR0.UACT ビットを 1 にすると、USBFS は表 27.29 に示す条件でトランザクションを発行します。

表 27.29 トランザクション発行条件

トランザクション	発行条件				
	DIR	PID	IITV0	バッファステート	SUREQ
SETUP	_(注1)	_(注1)	_(注1)	_(注1)	1 設定
コントロール転送のデータステージ、ステータスステージ、バルク転送	IN	BUF	無効	受信領域あり	_(注1)
	OUT	BUF	無効	送信データあり	_(注1)
インタラプト転送	IN	BUF	有効	受信領域あり	_(注1)
	OUT	BUF	有効	送信データあり	_(注1)
アイソクロナス転送	IN	BUF	有効	(注2)	_(注1)
	OUT	BUF	有効	(注3)	_(注1)

注 1. 表中の「_」は、トークンの発行に関係のない条件であることを示します。「有効」はインタラプト転送とアイソクロナス転送において、インターバルカウンタによる転送フレームでのみトランザクションが発行されることを示します。「無効」はインターバルカウンタにかかわらずトランザクションが発行されることを示します。

注 2. 受信領域の有無にかかわらずトランザクションを発行します。ただし受信領域がなかった場合は、受信データを破棄します。

注 3. 送信データの有無にかかわらずトランザクションを発行します。ただし送信データがなかった場合は、Zero-Length パケットを送信します。

27.3.14.2 転送スケジュール

USBFS のフレーム内の転送スケジューリング方法について説明します。USBFS は、SOF を送信後、以下の順番で転送を行います。

1. 周期的転送の実行：

パイプ 1→パイプ 2→パイプ 6→パイプ 7→パイプ 8→パイプ 9 の順にパイプを検索し、アイソクロナス転送またはインタラプト転送のトランザクションの発行が可能なパイプがあれば、トランザクションを発行します。

2. コントロール転送の SETUP トランザクション：

DCP を確認して、SETUP トランザクションが可能であれば送信します。

3. バルク転送、コントロール転送データステージ、およびコントロール転送ステータスステージの実行：

DCP→パイプ 1→パイプ 2→パイプ 3→パイプ 4→パイプ 5 の順にパイプを検索し、バルク転送、コントロール転送データステージ、コントロール転送ステータスステージのトランザクションの発行が可能なパイプがあれば、トランザクションを発行します。

トランザクションを発行したとき、周辺デバイスからの応答が ACK であっても NAK であっても、処理は次のパイプのトランザクションに移ります。また、フレーム内に転送を行う時間があれば、ステップ 3 を繰り返します。

27.3.14.3 USB 通信許可

DVSTCTR0.UACT ビットを 1 にすると、SOF の送信が開始され、トランザクションの発行が可能となります。UACT ビットを 0 にすると、SOF の送信を停止し Suspended ステートとなります。UACT ビットを 1 から 0 にする場合、次の SOF を送信してから処理を停止します。

27.4 使用上の注意事項

27.4.1 モジュールストップ状態の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、USBFS の動作を禁止/許可することが可能です。USBFS は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除すると、レジスタへのアクセスが可能になります。詳細については、「[10. 低消費電力モード](#)」を参照してください。

27.4.2 ソフトウェアスタンバイモード解除時の割り込みステータスレジスタのクリア

ソフトウェアスタンバイモードでは入力バッファが常に有効となるため、下記条件下では、予期せぬ割り込みが発生する場合があります。

- 通常モードで割り込みを許可する場合
- ソフトウェアスタンバイモードで割り込みを禁止する場合
- ソフトウェアスタンバイモードを解除する端子の入力レベルがソフトウェアスタンバイモードで変更されている場合

これらの条件を満たすと、割り込みステータスレジスタの関連する割り込みフラグが予期せず設定されることがあります。MCU がソフトウェアスタンバイモードを解除した後に、予期せぬ割り込みが割り込みコントローラに送信される場合があります。この問題を避けるために、解除シーケンスで INTSTS0 および INTSTS1 レジスタを常にクリアしてください。

27.4.3 ポート機能設定後の割り込みステータスレジスタのクリア

入力バッファは PmnPFS.PSEL および PmnPFS.PMR ポートを設定する前に無効にされるため、内部信号はハイまたはローに固定されます。入力バッファはポート設定後に有効にされるので、外部端子の状態が MCU に伝播します。このとき、予期せぬ割り込みが発生する場合があります。INTSTS0 と INTSTS1 レジスタの VBINT と OVRCCR ビット、またはその他の割り込みステータスフラグが 1 になります。誤作動を避けるために、ポート設定後は INTSTS0 および INTSTS1 レジスタを必ずクリアしてください。

27.4.4 USB 機能設定前のポート機能の設定

USB_DP 端子、USB_DM 端子は、I/O ポートの P814、P815 と互換性があります。よって、USBFS 機能を有効にする USBFS レジスタを設定する前に、P814PFS.PMR ビットと P815PFS.PMR ビットを 1 にしてください。

28. シリアルコミュニケーションインタフェース (SCI)

SCI モジュールの SCI_B バージョンです。

この章では、SCI_B を SCI と表記します。

28.1 概要

シリアルコミュニケーションインタフェース (SCI) × 6 チャンネルには調歩同期式および同期式のシリアルインタフェースがあります。

- 調歩同期式インタフェース (UART および調歩同期式通信インタフェースアダプタ (ACIA))
- 8 ビットクロック同期式インタフェース
- 簡易 IIC (マスタのみ)
- 簡易 SPI
- 簡易 LIN
- スマートカードインタフェース
- マンチェスタインタフェース

スマートカードインタフェースは、電子信号と伝送プロトコルに関して ISO/IEC 7816-3 規格に準拠しています。SCI_n (n = 0~4, 9) は FIFO バッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のボーレートジェネレータを用いて、データ転送速度の個別設定が可能です。

本章に記載している PCLK とは PCLKA を指します。

SCI の仕様を表 28.1 に示します。各 SCI チャンネルの機能を表 28.2 に示します。SCI のブロック図を図 28.1 に示します。クロックソースセレクトアのブロック図を図 28.2 に示します。入出力端子を表 28.3 に示します。

表 28.1 SCI の仕様 (1/3)

項目	内容
モジュール数	6 (SCI _n (n = 0~4, 9))
シリアル通信方式	<ul style="list-style-type: none"> ● 調歩同期式 ● クロック同期式 ● 簡易 IIC ● 簡易 SPI ● 簡易 LIN (SCI_n (n = 0, 1)) ● スマートカードインタフェース ● マンチェスタインタフェース (SCI_n (n = 0))
動作クロック (TCLK)	同期クロック (PCLK) と独立クロック (SCICLK) のどちらかを選択できます。
転送速度	内蔵のボーレートジェネレータにより任意のビットレートを設定可能
全二重通信	<ul style="list-style-type: none"> ● 送信部：ダブルバッファによる連続送信が可能 ● 受信部：ダブルバッファによる連続受信が可能
半二重通信	TXD _n 端子のみを使用した半二重通信が可能です。
データ転送	LSB ファースト/MSB ファーストの選択が可能
通信端子 (RXD _n , TXD _n) のためのインバータ	各端子 (RXD _n , TXD _n) に選択できるインバータ
割り込み要因	送信終了、送信データエンpty、受信データフル、受信エラー、受信データレディ、アドレス一致 Break Field 検出/出力機能あり、バス衝突検出機能あり、アクティブエッジ検出機能あり (SCI _n (n = 0, 1))。 開始条件、再開条件、停止条件の生成完了 (簡易 IIC モード用)
ループバック機能	SCI 内部の送受信による通信機能の自己診断が可能
同期回路バイパス機能	バスクロック (PCLK) と動作クロック (TCLK) の間の同期回路のバイパスが可能
モジュールストップ機能	チャンネルごとにモジュールストップ状態に設定して消費電力の削減が可能
ソフトウェアスタンバイモードでの受信	SCI0 のみ対応しています。

表 28.1 SCI の仕様 (2/3)


項目	内容	
クロック同期式モード	データ長	8 ビット
	受信サンプリングタイミングの調整	内部クロック使用時のみ、マスタモードで受信サンプリングのタイミングをデフォルトのタイミングの後方向に調整可能
	受信エラー検出機能	オーバーランエラー
	クロックソース	内部クロック (マスタモード) または外部クロック (スレーブモード) の選択が可能
	倍速モード	ポーレートジェネレータ倍速モードを選択可能
	ハードウェアフロー制御	CTSn_RTSn 端子を用いた送受信制御が可能
	送信/受信	1 段レジスタまたは 16 段 FIFO のいずれかを選択可能
調歩同期式モード	データ長	7 ビット/8 ビット/9 ビット
	送信ストップビット	1 または 2 ビット
	受信サンプリングタイミングの調節	デフォルトタイミングから前または後に調節可能な受信サンプリングタイミング
	送信タイミングの調節	レジスタの設定値によって制御される送信波形の調節可能エッジタイミング
	パリティ	偶数パリティ/奇数パリティ/パリティなし
	受信エラー検出機能	<ul style="list-style-type: none"> パリティエラー オーバーランエラー フレーミングエラー
	ハードウェアフロー制御	CTSn_RTSn 端子と CTSn 端子を用いた送受信制御が可能
	送信/受信	1 段レジスタまたは 16 段 FIFO のいずれかを選択可能
	アドレス一致	受信データとコンペアマッチレジスタの値が一致したとき、割り込み要求/イベント出力の発行が可能
	スタートビットの検出	Low 検出/立ち下がりエッジ検出を選択可能
	ブレークの検出	CSR レジスタを読み出すことで、フレーミングエラーからのブレークの検出が可能
	クロックソース	内部クロックまたは外部クロックの選択が可能。 GPT からの転送レートクロック入力が可能 (SCIn (n = 1, 2))
	倍速モード	ポーレートジェネレータ倍速モードを選択可能
	マルチプロセッサ通信機能	複数プロセッサ間でシリアル通信が可能
	RS-485 ドライバコントロール機能	外部トランシーバ送信モードを有効にする出力 DEn 信号
ノイズ除去	RXDn 端子入力経路にデジタルノイズフィルタを内蔵	
スマートカードインタフェースモード	エラー処理	受信中にパリティエラーを検出するとエラーシグナルを自動送出 送信中にエラーシグナルを受信するとデータを自動再送信
	データタイプ	ダイレクトコンベンション/インパースコンベンションをサポート
マンチェスタモード	通信フォーマット	プレフィスとスタートビットが付加されたマンチェスタコード
	データ長	7 ビット/8 ビット/9 ビット
	送信ストップビット	1 または 2 ビット
	パリティ機能	偶数パリティ/奇数パリティ/パリティなし
	受信エラー検出機能	パリティエラー、オーバーランエラー、フレーミングエラー、マンチェスタエラー
	ハードウェアフロー制御	CTSn_RTSn 端子と CTSn 端子を用いた送受信制御が可能
	クロックソース	内部クロックのみが使用可能
倍速モード	ポーレートジェネレータ倍速モードを選択可能	

表 28.1 SCI の仕様 (3/3)

項目	内容	
	マルチプロセッサ通信機能	複数プロセッサ間のシリアル通信機能
	マンチェスタエンコード／デコード機能	送受信データのマンチェスタエンコード／デコードを行い、マンチェスタコードで通信する機能
	ノイズ除去	RXDn 端子入力経路にデジタルノイズフィルタを内蔵
	プレフィスを設定/検出する機能	設定されたプレフィスパターンを出力し検出する
	スタートビットを設定/検出する機能	設定されたスタートビットパターンを出力し検出する
	受信再タイミング機能	受信信号の各ビットに対してタイミングを補正
簡易 IIC モード	通信フォーマット	I ² C バスフォーマット (MSB ファーストのみ)
	動作モード	マスタ (シングルマスタ動作のみ)
	転送速度	最大 400 kbps
	ノイズ除去	SCLn 端子と SDA _n 端子の入力経路にデジタルノイズフィルタを内蔵し、ノイズ除去幅の調整が可能
簡易 SPI モード	データ長	8 ビット
	エラー検出	オーバーランエラー
	クロックソース	内部クロック (マスタモード) または外部クロック (スレーブモード) の選択が可能
	倍速モード	ポーレートジェネレータ倍速モードを選択可能
	送受信	1 段レジスタまたは 16 段 FIFO の選択が可能
	受信サンプリングタイミングの調整	内部クロック使用時のみ、マスタモードで受信サンプリングのタイミングをデフォルトのタイミングの後方向に調整可能
	SSn 入力端子機能	SSn 端子を High にすることで、出力端子をハイインピーダンスにすることが可能
	クロック設定	クロック位相、クロック極性の設定を 4 種類から選択可能
簡易 LIN モード	Start Frame 送信	<ul style="list-style-type: none"> Break Field の出力が可能／Break Field 出力完了割り込み出力が可能 バス衝突検出が可能、バス衝突検出割り込み出力が可能
	Start Frame 受信	<ul style="list-style-type: none"> Break Field の検出が可能／Break Field 検出割り込み出力が可能 Control Field 0/1 データ比較機能あり Control Field 1 にはプライマリ／セカンダリの 2 種類の比較データを設定可能 Control Field 1 にプライオリティインタラプトビットを設定可能 Break Field がない Start Frame にも対応可能 Control Field 0 がない Start Frame にも対応可能 ビットレート測定機能あり
	入出力制御機能	<ul style="list-style-type: none"> TXDn 信号と RXDn 信号の極性選択が可能 RXDn 信号にデジタルフィルタ機能選択が可能 同じ端子で RXDn 信号と TXDn 信号を兼用した半二重通信が可能 RXDn 端子受信データサンプリングタイミング選択可能
ビットレートモジュレーション機能	内蔵ポーレートジェネレータの出力補正により誤差の低減が可能	
イベントリンク機能	受信エラーまたはエラーシグナル検出におけるエラーイベント出力 (SCI _n _ERI) (n = 0~4, 9)	
	受信データフルイベント出力 (SCI _n _RXI) (n = 0~4, 9)	
	送信データエンプティイベント出力 (SCI _n _TXI) (n = 0~4, 9)	
	アドレス一致イベント出力 (SCI _n _AM) (n = 0~4, 9)	
	アクティブエッジ検出イベント出力 (SCI _n _AED) (n = 0, 1)	
	送信終了イベント出力 (SCI _n _TEI) (n = 0~4, 9)	
TrustZone フィルタ	各チャネルに対してセキュリティ属性と特権属性を設定可能	

表 28.2 各 SCI チャンネルの機能

項目	SCI0	SCI1	SCI2	SCI3	SCI4	SCI9
調歩同期式モード	可能					
クロック同期式モード	使用可能					
スマートカードインタフェースモード	使用可能					
簡易 IIC モード	使用可能					
簡易 SPI モード	使用可能					
FIFO モード	使用可能 (16 段)					
アドレス一致	使用可能					
マンチェスタモード	使用可能	使用不可能	使用不可能	使用不可能	使用不可能	使用不可能
簡易 LIN モード	使用可能	使用可能	使用不可能	使用不可能	使用不可能	使用不可能
GPT クロック入力	使用不可能	GTIOC3A GTIOC4A	GTIOC6A GTIOC7A	使用不可能	使用不可能	使用不可能



注. n = 0~4、9
 注. 簡易LINに対応するのはSCI0とSCI1のみで、マンチェスタに対応するのはSCI0のみです。
 注1. n = 0、1
 注2. m = 3、4、6、7

図 28.1 SCIのブロック図




図 28.2 クロックソースセレクタのブロック図

表 28.3 SCI の入出力端子

機能	端子名	入出力	説明
SCIn (n = 0~4, 9)	RXDn/SCLn/MISO _n	入出力	SCIn の受信データ入力 SCIn の I ² C クロック入出力 SCIn のスレーブ送信データ入出力
	TXDn/SDAn/MOS _{In}	入出力	SCIn の送信データ出力 SCIn の I ² C データ入出力 SCIn のマスタ送信データ入出力
	SSn/CTS _n _RTS _n	入出力	SCIn のチップセレクト入力、アクティブ Low SCIn の送受信開始制御用入出力、アクティブ Low
	CTS _n	入力	SCIn の送受信開始制御用入力、アクティブ Low
	DE _n	出力	ドライバインープル信号出力
	SCK _n	入出力	SCIn のクロック入出力

28.2 レジスタの説明

28.2.1 RSR : 受信シフトレジスタ

RSR レジスタは、RXD_n 端子から入力されたシリアルデータをパラレルデータに変換するための受信用シフトレジスタです。1 フレーム分のデータを受信すると、データは自動的に RDR レジスタへ転送されます。CPU から RSR レジスタに直接アクセスすることはできません。

28.2.2 RDR/RDR_BY : 受信データレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	FER	PER	—	—	ORER	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	FFER	FPER	DR	MPB	RDAT[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	RDAT[8:0]	シリアル受信データ RDAT レジスタは、受信データを格納するための 9 ビットのレジスタです。 受信データは、7 ビットデータを選択した場合は[6:0] に、8 ビットデータを選択した場合は [7:0] に、9 ビットデータを選択した場合は[8:0] に格納されます。0 は未使用ビットに格納されます。 RDR[7:0]へのアクセスには、RDR_BY を使用します。	R
9	MPB	マルチプロセッサフラグ 0: データ送信サイクル 1: ID 送信サイクル	R
10	DR	受信データレディフラグ FRSR.DR の読み出しが可能です。	R
11	FPER	FIFO パリティエラーフラグ 調歩同期式モードでのみ有効 0: 受信 FIFO からの読み出しデータにパリティエラーが存在しません。 1: 受信 FIFO からの読み出しデータにパリティエラーが存在します。	R
12	FFER	FIFO フレーミングエラーフラグ 調歩同期式モードでのみ有効 0: 受信 FIFO からの読み出しデータにフレーミングエラーが存在しません。 1: 受信 FIFO からの読み出しデータにフレーミングエラーが存在します。	R
23:13	—	読むと 0 が読めます。	R
24	ORER	オーバーランエラーフラグ CSR.ORER の読み出しが可能です。	R
26:25	—	読むと 0 が読めます。	R
27	PER	パリティエラーフラグ CSR.PER の読み出しが可能です。	R
28	FER	フレーミングエラーフラグ CSR.FER の読み出しが可能です。	R
31:29	—	読むと 0 が読めます。	R

注. S-TYPE-3、P-TYPE-3

FIFO モード (CCR3.FM = 1) では、RDR/RDR_BY は 16 段 FIFO バッファ構成になります。

FIFO モードを使用する場合は、32 ビットアクセスに RDR を使用します。

RDAT[8:0]ビット (シリアル受信データ)

1 フレーム分のデータを受信すると、受信データは RSR レジスタからこのレジスタへ転送されるため、RSR レジスタは次のデータを受信できるようになります。

RSR レジスタと RDR レジスタはダブルバッファとして機能するため、連続受信動作が可能になります。

非 FIFO モードでは、RDR の読み出しは、受信データフル割り込み (SCIn_RXI) 要求が発生した場合に 1 回だけ行ってください。RDR から受信データの読み出しを行わずに、次の 1 フレームを受信すると、オーバーランエラーが発生します。

FIFO モードでは、16 段が格納されるまで連続受信が実行されます。受信 FIFO (RDR) に受信データが存在しない場合、データを読み出すと、その値は不定となります。受信 FIFO (RDR) が受信データでいっぱいになると、それ以降のシリアル受信データは失われます。

CPU から RDR に書き込むことはできません。

調歩同期式モードおよびマンチェスタモードの 7 ビット通信時または 8 ビット通信時に受信されないビット位置 (RDR.bit8 または RDR.bit7) に、0 が格納されます。

MPB ビット (マルチプロセッサフラグ)

調歩同期式モードおよびマンチェスタモードで、マルチプロセッサ通信 (CCR3.MP = 1) 中に、受信データ (RDAT[8:0]) に対応するマルチプロセッサビットの値を読み出すことができます。

FPER ビット (FIFO パリティエラーフラグ)

受信 FIFO からの読み出しデータにパリティエラーが存在するかどうかを示します。

0 は非 FIFO モードの場合に格納されます。

FFER ビット (FIFO フレーミングエラーフラグ)

受信 FIFO からの読み出しデータにフレーミングエラーが存在するかどうかを示します。

0 は非 FIFO モードの場合に格納されます。

28.2.3 TDR/TDRLL/TDRLH : 送信データレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x04(TDR/TDRLL)
 0x05(TDRLH)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	TSYNC	—	—	MPBT	TDAT[8:0]								
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
8:0	TDAT[8:0]	シリアル送信データ TDAT レジスタは、送信データを設定するための 9 ビットのレジスタです。 送信データは、7 ビットデータを選択した場合は[6:0] に、8 ビットデータを選択した場合は [7:0] に、9 ビットデータを選択した場合は[8:0] に設定されます。 バイトアクセスの場合は、TDR [15:8] を書き込んでから TDR [7:0] を書き込みます。 TDR[7:0]へのバイトアクセスには TDRLL を使用し、TDR[15:8]へのバイトアクセスには TDRLH を使用します。	R/W
9	MPBT	マルチプロセッサ送信ビットフラグ 送信フレーム内のマルチプロセッサビットの値このビットは調歩同期式モードおよびマンチェスタモードで使用されます。このビットが使用されていない場合に書き込むときは、初期値を書き込みます。 0: データ送信サイクル 1: ID 送信サイクル	R/W
11:10	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
12	TSYNC	送信 SYNC データ マンチェスタモードで MCR.SBSEL = 1 かつ MCR.SYNSEL = 1 であるときに有効です。このビットが使用されていない場合は、初期値を書き込みます。 0: スタートビットは DATA SYNC として送信されます。 1: スタートビットは COMMAND SYNC として送信されます。	R/W
31:13	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注 S-TYPE-3、P-TYPE-3

FIFO モード (CCR3.FM = 1) では、TDR/TDRLL/TDR LH は 16 段 FIFO バッファ構成になります。

FIFO モードを使用する場合は、32 ビットアクセスに TDR を使用します。

TDAT[8:0]ビット (シリアル送信データ)

レジスタは、送信データを格納するための 9 ビットのレジスタです。

TSR レジスタに空きが検出されると、TDR/TDRLL/TDR LH レジスタに格納されている送信データが TSR レジスタに転送されて、送信が開始されます。

TSR レジスタと TDR/TDRLL/TDR LH レジスタはダブルバッファ構造となっているため、連続送信動作を実現します。1 フレーム分のデータの送信完了後、TDR/TDRLL/TDR LH レジスタに次の送信データが格納されている場合は、TSR レジスタに転送されて、送信動作が継続します。

SCI は、送信シフトレジスタ (TSR) に空きを検出すると、送信 FIFO (TDR/TDRLL/TDR LH) 内のデータを TSR レジスタに送信し、シリアル送信を開始します。送信 FIFO (TDR/TDRLL/TDR LH) に送信データが残っていない状態になるまで、連続シリアル送信が実行されます。

非 FIFO モードでは、送信データエンプティ割り込み (SCIn_TXI) 要求が発生しており、かつ CCR0.TE が 1 の場合、送信データを TDR に 1 回だけ書き込みます。

FIFO モードでは、送信 FIFO が送信データの 16 フレームでいっぱいになると、次のデータを書き込むことはできません。新たに書き込みを試みても、そのデータは無視されます。

TDR/TDRLL/TDR LH レジスタは常に CPU からの読み出し/書き込みが可能です。またバイトアクセス時は、TDR/TDRLL/TDR LH[15:8]レジスタ、TDR/TDRLL/TDR LH[7:0]レジスタの順に書き込みます。

MPBT ビット (マルチプロセッサ送信ビットフラグ)

送信フレームのマルチプロセッサビットを選択します。

TSYNC ビット (送信 SYNC データ)

マンチェスターモードで、MCR.SBSEL = 1 かつ MCR.SYNSSEL = 1 のとき、TSYNC ビットに従って選択した SYNC のタイプが、送信フレームのスタートビットになります。

28.2.4 TSR : 送信シフトレジスタ

TSR レジスタは、シリアルデータを送信するためのシフトレジスタです。シリアルデータ送信を行う場合、SCI は最初、TDR から TSR レジスタへ送信データを自動転送し、その後、そのデータを TXDn 端子に送出します。CPU から TSR レジスタに直接アクセスすることはできません。

28.2.5 CCR0 : 共通コントロールレジスタ 0

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x08

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	SSE	—	—	TEIE	TIE	—	—	—	RIE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	IDSEL	DCME	MPIE	—	—	—	TE	—	—	—	RE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RE	受信許可 0: シリアル受信を禁止 1: シリアル受信を許可	R/W(注1) (注3)
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
4	TE	送信許可 0: シリアル送信を禁止 1: シリアル送信を許可	R/W(注1)
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	MPIE	マルチプロセッサ割り込み許可 CCR3.MP が 1 のときに、調歩同期式モードおよびマンチェスタモードで有効です。 スマートカードインタフェースモードでは、このビットを 0 にしてください。 0: 非マルチプロセッサ受信 1: マルチプロセッサ受信 マルチプロセッサビットが 0 のデータを受信すると、そのデータは読み出されず、本ステータスフラグを 1 にすることはできません。マルチプロセッサビットが 1 のデータを受信すると、MPIE ビットが自動的に 0 にクリアされ、非マルチプロセッサの受信動作が再開されます。マルチプロセッサ機能を使用して受信動作を継続したい場合は、次の受信フレームの STOP ビットを受信するよりも十分に早く、このビットを 1 にしてください (同期遅延時間を考慮してください)。	R/W(注2)
9	DCME	データコンペアマッチ有効 調歩同期式モードでのみ有効 0: アドレスマッチ機能は無効 1: アドレスマッチ機能は有効	R/W(注2)
10	IDSEL	ID フレーム選択 マルチプロセッサを使用する調歩同期式モードでのみ有効 0: MPB ビットの値に関係なくデータ比較を行う 1: MPB ビットが 1 (ID フレーム) のときのみデータ比較を行う	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	RIE	受信割り込み許可 0: SCIn_RXI 割り込み要求と SCIn_ERI 割り込み要求を禁止 1: SCIn_RXI 割り込み要求と SCIn_ERI 割り込み要求を許可	R/W
19:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	TIE	送信割り込み許可 0: SCIn_TXI 割り込み要求を禁止 1: SCIn_TXI 割り込み要求を許可	R/W
21	TEIE	送信終了割り込み許可 スマートカードインタフェースモードでは、このビットを 0 にしてください。 0: SCIn_TEI 割り込み要求を禁止 1: SCIn_TEI 割り込み要求を許可	R/W
23:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	SSE	SSn 端子機能有効 簡易 SPI モードで有効 スレーブモード (CCR3.CKE[1:0] は 1x) では、このビットを 1 にしてください。 0: SSn 端子機能が無効 1: SSn 端子機能が有効	R/W
31:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

注 1. クロック同期式モード (CCR3.MOD[2:0] = 010b)、簡易 SPI モード (CCR3.MOD[2:0] = 011b)、および簡易 IIC モード (CCR3.MOD[2:0] = 100b) では、TE = 0 かつ RE = 0 のときのみ 1 を書き込むことができます。TE または RE を 1 にした後、TE と RE に 0 のみ書き込み可能です。他のモードでは、どの条件でも書き込みが許可されます。

注 2. このビットは、ハードウェアによってクリアされるビットです。ビット操作命令を使用してこのビット以外のビットに書き込むと、リードモディファイライト命令によってこのビットが意図せず 1 になる可能性があります。

注 3. クロック同期式モードまたは簡易 SPI モードでは、内部クロック (マスターモード) において受信専用設定 (TE = 0 かつ RE = 1 の設定) は禁止されています。

RE ビット (受信許可)

シリアル受信動作を有効または無効にします。

RE ビットが 1 のとき、調歩同期式モードでは同期遅延時間の経過後、クロック同期式モードでは同期クロック入力 of 検出後、スマートカードインタフェースモードではスタートビットの検出後に、マンチェスタモードでは RXDn のネガティブエッジの検出後に、シリアル受信動作が可能になります。

受信フォーマットを指定するには、RE ビットを 1 にする前に CCR3 を設定する必要があります。

スマートカードインタフェースモード以外では、RE ビットを 0 にして受信動作を停止しても、CSR.RDRF、CSR.FER、CSR.PER、CSR.ORER、MSR.MER、MSR.SBER、MSR.SYER、MSR.PFER、FRSR.DR の各フラグは影響を受けず、前回の値が保持されます。スマートカードインタフェースモードでは、RE ビットを 0 にして受信動作を停止しても、CSR.FER、CSR.PER、CSR.ORER の各フラグは影響を受けず、前回の値が保持されます。また、受信動作を停止する場合は、RE ビットを 0 にしてから受信動作が停止するまでの同期遅延時間が必要になります。

TE ビット (送信許可)

シリアル送信を有効または無能にします。

TE ビットを 1 にすると、同期遅延時間の経過後にシリアル送信動作が可能になります。同期遅延時間の経過後、送信データを TDR レジスタに書き込むことにより、送信が開始されます。なお、TE ビットを 1 にする前に CCR3 レジスタの設定を行い、送信フォーマットを決定してください。また、TE ビットを 0 にした後は、送信制御回路が停止するまでの同期遅延時間が必要です。

MPIE ビット (マルチプロセッサ割り込み許可)

MPIE ビットを 1 にすると、マルチプロセッサビットが 0 のデータを受信した場合、そのデータは読み出されず、各ステータスフラグ (CSR.RDRF、CSR.ORER、CSR.FER、CSR.FRSR、CSR.DR、MSR.MER、MSR.SYER、MSR.PFER、MSR.SBER) を 1 にすることはできません。

マルチプロセッサビットが 1 のデータを受信すると、MPIE ビットは自動的に 0 にクリアされ、通常の実受信動作に戻ります。詳細は、「[28.4. マルチプロセッサ通信機能](#)」を参照してください。マルチプロセッサ機能を使用して受信動作を継続したい場合は、次の受信フレームの STOP ビットを受信するよりも十分に早く、このビットを 1 にしてください。

受信データに 0 の MPB ビットが含まれている場合、RSR から RDR へ受信データは転送されず、受信エラーも検出されません。また、ORER、FER、MER、SYER、PFER、および SBER の各フラグを 1 にすることはできません。

受信データに含まれている MPB ビットが 1 の場合、MPIE ビットが自動的に 0 にクリアされ、SCI_{IN}_RXI 割り込み要求と SCI_{IN}_ERI 割り込み要求が許可されます (CCR0.RIE ビットが 1 の場合)。さらに、ORER、FER、MER、SYER、PFER、SBER の各フラグを 1 に設定することも可能になります。

マルチプロセッサ通信機能を使用しない場合は、MPIE を 0 にしてください。

DCME ビット (データコンペアマッチ有効)

DCME ビットはアドレス一致検出機能 (データコンペアマッチ機能) を許可するか否かを選択します。

DCME ビットが 1 のとき、SCI によって受信データと比較データ (CCR4.CMPD) の一致が検出された場合、DCME ビットは自動的にクリアされ、その後、SCI の動作モードはデータコンペアマッチ機能のない受信モードになります。

「[28.3.6. アドレス一致 \(受信データ一致\) 検出機能](#)」を参照してください。

調歩同期式モード以外では、書き込み値は 0 にしてください。

IDSEL ビット (ID フレーム選択)

IDSEL ビットは、アドレス一致検出機能が有効な場合、MPB ビットの値とは無関係に比較を行うか、または MPB ビットが 1 (ID フレーム) の場合のみ比較を行うかを選択します。DCME と同時に設定してください。

RIE ビット (受信割り込み許可)

SCI_{IN}_RXI 割り込み要求および SCI_{IN}_ERI 割り込み要求を許可または禁止します。

RIE ビットを 0 にすると、SCI_{IN}_RXI 割り込み要求および SCI_{IN}_ERI 割り込み要求が禁止されます。

SCI_{IN}_ERI 割り込み要求を解除するには、CSR.ORER、FER、または PER から 1 を読み出してからフラグを 0 にするか、RIE ビットを 0 にします。

マンチェスタモードでは、MER、SYER、PFER、SBER の各フラグも SCI_{IN}_ERI の要因になるため、同様の処理が必要です。これらのフラグの詳細については、「[28.2.12. MCR : マンチェスタコントロールレジスタ](#)」と「[28.2.21. MSR : マンチェスタステータスレジスタ](#)」を参照してください。

TIE ビット (送信割り込み許可)

SCI_{IN}_TXI 割り込み要求を許可または禁止します。

TIE ビットを 0 にすると、SCIn_TXI 割り込み要求が禁止されます。送信開始時に、CCR0.TE ビットと CCR0.TIE ビットを同時に 1 に設定してください。その後、SCIn_TXI 割り込み要求が発生します。

TEIE ビット (送信終了割り込み許可)

SCIn_TEI 割り込み要求を許可または禁止します。TEIE ビットを 0 にすると、SCIn_TEI 割り込み要求が禁止されます。

簡易 IIC モードでは、開始/再開/停止条件の発行完了時の割り込み (STIn 割り込み) に SCIn_TEI が割り当てられます。この場合、TEIE ビットによって STIn 割り込み要求を許可または禁止することが可能です。

SSE ビット (SSn 端子機能有効)

SSn 端子を用いて送受信制御を行う場合 (簡易 SPI モード)、SSE ビットを 1 にしてください。

それ以外の通信モードでは SSE ビットを 0 にしてください。SSE ビットと CTSE ビットの両方を有効にしないでください (設定した場合、両ビットともに 0 にしたときと同じ動作となります)。

スレーブモード (CCR3.CKE[1:0] が 10 または 11) では、SSE を 1 にしてください。

マスターモード (CCR3.CKE[1:0] が 00 または 01) およびシングルマスタでは、マスタ側の SSn 端子は送受信の制御に不要なため、SSE を 0 にしてください。

28.2.6 CCR1 : 共通コントロールレジスタ 1

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x0C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	NFM	NFEN	—	NFCS[2:0]		—	—	—	SHARPS	—	—	—	SPLP	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	RINV	TINV	—	—	PM	PE	—	—	SPB2IO	SPB2DT	—	—	CTSPEN	CTSE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0

ビット	シンボル	機能	R/W
0	CTSE	CTS 有効 0: CTS 機能は無効 (RTS 出力機能は有効) 1: CTS 機能は有効	R/W
1	CTSPEN	CTS 外部端子許可 0: 1つの端子で CTS 機能と RTS 機能を使い分けるための設定 1: CTS 機能および RTS 機能をそれぞれ別の端子で専用を使用するための設定	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	SPB2DT	シリアルポートブ레이크データ選択 CCR0.TE = 0 かつ SPB2IO = 1 のときに、TXDn 端子の出力レベルを選択します。(注1) 0: TINV が 0 のとき、TXDn 端子は Low を出力する TINV が 1 のとき、TXDn 端子は High を出力する 1: TINV が 0 のとき、TXDn 端子は High を出力する TINV が 1 のとき、TXDn 端子は Low を出力する	R/W
5	SPB2IO	シリアルポートブ레이크入出力 このビットは、CCR0.TE = 0 のときに、TXDn 端子が SPB2DT の値を出力するかどうかを選択します。(注1) 0: TXDn 端子は SPB2DT ビットの値を出力しない 1: TXDn 端子は SPB2DT ビットの値を出力する	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
8	PE	パリティ許可 調歩同期式モードおよびマンチェスタモードでのみ有効です。スマートカードインタフェースモードでは、このビットを1にしてください。 0: 送信時: パリティビットを付加しない 受信時: パリティビットをチェックしない 1: 送信時: パリティビットを付加する 受信時: パリティビットをチェックする	R/W
9	PM	パリティモード PE ビット = 1 の場合にのみ有効です。 0: 偶数パリティを選択する 1: 奇数パリティを選択する	R/W
11:10	—	読むと0が読めます。書く場合、0としてください。	R/W
12	TINV	TXD 反転 0: 送信データを反転せずに TXDn 端子に出力する(注2) 1: 送信データを反転し TXDn 端子に出力する	R/W
13	RINV	RXD 反転 0: RXDn 端子からの受信データを反転せずに入力する(注2) 1: RXDn 端子からの受信データを反転して入力する	R/W
15:14	—	読むと0が読めます。書く場合、0としてください。	R/W
16	SPLP	ループバックコントロール このビットは、調歩同期式モードの内部クロック動作、マンチェスタモードの内部クロック動作、およびクロック同期式モードの内部クロック動作に使用できます。 0: ノーマルモード 1: ループバックモード	R/W
19:17	—	読むと0が読めます。書く場合、0としてください。	R/W
20	SHARPS	半二重通信選択 簡易 IIC モード、スマートカードインタフェースモード、または簡易 SPI モードでは、このビットを0に設定してください。 0: TXDn 端子、RXDn 端子は独立 1: TXDn 端子と RXDn 端子を兼用 (TXDn 端子による半二重通信)	R/W
23:21	—	読むと0が読めます。書く場合、0としてください。	R/W
26:24	NFCS[2:0]	ノイズフィルタクロック選択 調歩同期式モード、マンチェスタモード、簡易 LIN モード、および簡易 IIC モードで有効 簡易 IIC モードでは、000 の設定はしないでください。 内蔵ポーレートジェネレータソースクロックは、CCR2.CKS [1:0] で選択されるクロックのことです。 ノイズフィルタのクロックソースは次の設定により選択します。 000: 基本クロック信号の1分周 001: 内蔵ポーレートジェネレータソースクロックの1分周 010: 内蔵ポーレートジェネレータソースクロックの2分周 011: 内蔵ポーレートジェネレータソースクロックの4分周 100: 内蔵ポーレートジェネレータソースクロックの8分周 その他: 設定禁止	R/W
27	—	読むと0が読めます。書く場合、0としてください。	R/W
28	NFEN	デジタルノイズフィルタ機能有効 調歩同期式モード、マンチェスタモード、簡易 LIN モード、および簡易 IIC モードで有効です。 0: 調歩同期式モード、マンチェスタモード、簡易 LIN モードの場合 RXDn 入力信号のノイズ除去機能は無効 簡易 IIC モードの場合: SCLn 入力信号および SDA n 入力信号のノイズ除去機能は無効 1: 調歩同期式モード、マンチェスタモード、簡易 LIN モードの場合 RXDn 入力信号のノイズ除去機能は有効 簡易 IIC モードの場合: SCLn 入力信号および SDA n 入力信号のノイズ除去機能は有効	R/W
29	NFM	ノイズフィルタモード 調歩同期式モードで ABCSE2 = 1 のとき有効です。 0: 3点マッチングモード 1: 多数決モード	R/W

ビット	シンボル	機能	R/W
31:30	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

注 1. このビットを調歩同期式モードおよびマンチェスタモードでのみ使用してください。他のモードでの動作は保証されません。

注 2. スマートカードインタフェースモードおよび簡易 IIC モードでは、RINV/TINV を 0 に設定してください。

CTSE ビット (CTS 有効)

SSn 端子を CTSn 制御信号入力として用いて送受信制御を行う場合は CTSE ビットを 1 に設定します。このビットを 0 にした場合は RTSn 信号が出力されます。スマートカードインタフェースモード、簡易 SPI モード、簡易 LIN モード、および簡易 IIC モードでは、このビットを 0 にしてください。CTSE ビットと SSE ビットの両方を有効にしないでください (設定した場合、両ビットともに 0 にしたときと同じ動作となります)。

CTSPEN ビット (CTS 外部端子許可)

CTSE が 1 の場合に、このビットは CTS 機能と RTS 機能に対する端子の割り当てを選択します。2 つの端子に CTS 機能と RTS 機能を適用して、同時に使用する場合は、このビットを 1 にしてください。調歩同期式モードおよびマンチェスタモード以外では、このビットを 0 にしてください。

CTSE ビットと CTSPEN ビットの設定と、CTS_n_RTS_n 端子機能と CTS_n 端子機能の関係を表 28.4 に示します。

表 28.4 CTSE ビットおよび CTSPEN ビットの設定および端子の機能

CTSE ビット	CTSPEN ビット	CTS _n _RTS _n 端子	CTS _n 端子
0	0	RTS _n 信号出力	使用しない
1	0	CTS _n 信号入力	使用しない
1	1	RTS _n 信号出力	CTS _n 信号入力
0	1	禁止	禁止

SPB2DT ビット (シリアルポートブ레이크データ選択)、SPB2IO ビット (シリアルポートブ레이크入出力)

CCR0.TE ビット、CCR1.SPB2IO ビット、および CCR1.SPB2DT ビットの組み合わせで決定される TXD_n 端子状態を表 28.5 に示します。

表 28.5 TXD_n 端子の状態

CCR0.TE の値	CCR1.SPB2IO の値	CCR1.SPB2DT の値	TXD _n 端子の状態 (TINV が 0 のとき)
0	0	—	Hi-Z (初期値)
0	1	0	Low を出力
0	1	1	High を出力
1	—	—	シリアル送信データを出力

注. —: Don't care

PE ビット (パリティ許可)

PE ビットが 1 のとき、送信時にパリティビットを付加し、受信時にパリティチェックを行います。

マルチプロセッサフォーマットでは、PE ビットの設定にかかわらず、パリティビットの付加もパリティチェックも行いません。

PM ビット (パリティモード)

PM ビットは、送受信時のパリティモード (偶数パリティ/奇数パリティ) を選択します。マルチプロセッサモードでは、PM ビットは無効です。

スマートカードインタフェースモードにおけるこのビットの使用方法の詳細については、「28.7.2. データフォーマット (ブロック転送モード時を除く)」を参照してください。

TINV ビット (TXD 反転)、RINV ビット (RXD 反転)

RDR のデータは RINV と CCR3.SINV によって制御されます。また、TXD_n 端子からのデータは TINV と CCR3.SINV によって制御されます。RINV/TINV による制御は通信端子 (RXD_n/TXD_n) に対して実施されます。

したがって、データビットだけでなく他のビット（スタートビット、ストップビット、パリティビット）も制御可能です。詳細は、[図 28.3](#) を参照してください。

簡易 SPI モードで半二重通信およびスレーブ動作の間は、受信に TXDn 端子を使用し、TINV ビットで受信データの反転制御の設定をしてください。

注. TINV = 0 かつ RINV = 0 のとき (TINV の値と RINV の値が指定されていないとき) の SCI 動作の説明とタイミングチャートを示します。




図 28.3 受信/送信データ制御の例

SPLP ビット (ループバックコントロール)

SPLP ビットが 1 のとき、SCI は RXDn からの入力経路を遮断し、TXDn への出力経路を受信データレジスタに接続します。

TINV ビットと組み合わせると、送信データを反転して受信することが可能です。

スレーブとして動作するクロック同期式モード、外部クロックを使用する調歩同期式モード、および簡易 LIN モードでは、このビットを 0 にします。

SHARPS ビット (半二重通信選択)

SHARPS ビットを 1 にすると、TXDn 端子を使用した半二重通信が許可されます。ただし、SHARPS ビットは、簡易 SPI モード、簡易 IIC モード、およびスマートカードインタフェースモードでは使用できません。

SHARPS ビットを 1 にして CCR0.TE = 1 かつ CCR0.RE = 0 を設定すると、TXDn 端子は通信出力端子となります。このビットを 1 にして CCR0.TE = 0 かつ CCR0.RE = 1 を設定すると、TXDn 端子は通信入力端子となります。詳細は、「28.17. 半二重通信機能」を参照してください。

NFCS[2:0] ビット (ノイズフィルタクロック選択)

NFCS[2:0] ビットは、デジタルノイズフィルタのサンプリングクロックを選択します。

調歩同期式モード、マンチェスタモード、および簡易 LIN モードでノイズフィルタを使用する場合、NFCS[2:0] ビットを 000b~100b の範囲で設定してください。簡易 IIC モードでは、これらのビットを 001b~100b の範囲で設定してください。特に調歩同期式モードで ABCSE ビットまたは ABCSE2 ビットを 1 にするときは、000b か 001b に設定してください。

NFEN ビット (デジタルノイズフィルタ機能有効)

NFEN ビットは、デジタルノイズフィルタ機能を有効または無効にします。デジタルノイズフィルタ機能を有効にすると、調歩同期式モード、マンチェスタモード、簡易 LIN モードの場合は RXDn 入力信号のノイズを除去し、簡易 IIC モードの場合は SDAn および SCLn 入力信号のノイズを除去します。上記以外のモードでは NFEN ビットを 0 にし、デジタルノイズフィルタ機能を無効にしてください。デジタルノイズフィルタ機能を無効にすると、入力信号がそのまま内部信号として転送されます。

NFM ビット (ノイズフィルタモード)

NFM ビットはデジタルノイズフィルタ機能の動作モードを選択します。詳細は、「28.14. ノイズ除去機能」を参照してください。

28.2.7 CCR2 : 共通コントロールレジスタ 2

Base address: SCLn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCLn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	MDDR[7:0]							—	—	CKS[1:0]	—	—	—	BRME		
Value after reset:	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BRR[7:0]							ABCS E2	ABCS E	ABCS	BGDM	—	BCP[2:0]			
Value after reset:	1	1	1	1	1	1	1	1	0	0	0	0	0	1	0	0

ビット	シンボル	機能	R/W
2:0	BCP[2:0]	基本クロックパルス スマートカードインタフェースモードにおける基本クロックサイクル数を選択します。 0 0 0: 93 クロックサイクル (S = 93)(注1) 0 0 1: 128 クロックサイクル (S = 128)(注1) 0 1 0: 186 クロックサイクル (S = 186)(注1) 0 1 1: 512 クロックサイクル (S = 512)(注1) 1 0 0: 32 クロックサイクル (S = 32)(注1) (初期値) 1 0 1: 64 クロックサイクル (S = 64)(注1) 1 1 0: 372 クロックサイクル (S = 372)(注1) 1 1 1: 256 クロックサイクル (S = 256)(注1)	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
4	BGDM	ポーレートジェネレータ倍速モード選択 調歩同期式/マンチェスタ/クロック同期式/簡易 SPI モードにおいて、CCR3.CKE[1] = 0 の場合に有効です。 0: ポーレートジェネレータから 1 倍の周波数のクロックを出力 1: ポーレートジェネレータから 2 倍の周波数のクロックを出力	R/W
5	ABCS	調歩同期基本クロック選択 調歩同期式モード、マンチェスタモード、および簡易 LIN モードでのみ有効です。 0: 1 ビット期間に対して基本クロックの 16 サイクルを選択 1: 1 ビット期間に対して基本クロックの 8 サイクルを選択	R/W
6	ABCSE	調歩同期拡張基本クロック選択 調歩同期式モードにおいて、CCR3.CKE[1] = 0 の場合にのみ有効です。 0: 1 ビット期間のクロック周期は CCR2.BGDM ビットと CCR2.ABCS ビットの組み合わせにより決定 1: ポーレートは 1 ビット期間に対して基本クロックの 6 サイクルであり、ポーレートジェネレータから 2 倍の周波数のクロックを出力	R/W
7	ABCSE2	調歩同期拡張基本クロック選択 2 調歩同期式モードにおいて、CCR3.CKE[1] = 0 の場合にのみ有効です。 0: 1 ビット期間のクロックサイクル数は CCR2.BGDM ビットと CCR2.ABCS ビットの組み合わせにより決定 1: 1 ビット期間の基本クロックサイクル数は 4 で、ポーレートジェネレータから 2 倍の周波数のクロックを出力	R/W
15:8	BRR[7:0]	ビットレート設定 BRR は、ビットレートを調整する 8 ビットのレジスタです。	R/W
16	BRME	ビットレート変調有効 0: ビットレート変調機能が無効 1: ビットレート変調機能が有効	R/W
19:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
21:20	CKS[1:0]	クロック選択 0 0: TCLK クロック (n = 0) ^(注2) 0 1: TCLK/4 クロック (n = 1) ^(注2) 1 0: TCLK/16 クロック (n = 2) ^(注2) 1 1: TCLK/64 クロック (n = 3) ^(注2)	R/W
23:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31:24	MDDR[7:0]	変調デューティ設定 MDDR は、BRR[7:0] ビットで調節されたビットレートを補正します。	R/W

注. S-TYPE-3、P-TYPE-3

注 1. S は、BRR[7:0] ビットの説明に記載されている S の値のことです。

注 2. n は、BRR[7:0] ビットの説明に記載されている n の値の 10 進表記のことです。

BCP[2:0] ビット (基本クロックパルス)

BCP[2:0] ビットは、スマートカードインタフェースモードにおける、1 ビット転送時間中の基本クロックのサイクル数を選択します。

詳細は、「[28.7.4. 受信データサンプリングタイミングと受信マージン](#)」を参照してください。

BGDM ビット (ポーレートジェネレータ倍速モード選択)

BGDM ビットは、調歩同期式モード、マンチェスタモード、クロック同期式モード、簡易 SPI モードにおいて、クロックソースにポーレートジェネレータ (CCR3.CKE[1] = 0) を選択したときに有効です。外部クロックの選択時 (CCR3.CKE[1] = 1) は、0 にしてください。ポーレートジェネレータから 1 倍の周波数のクロックを出力するか、2 倍の周波数のクロックを出力するかを選択できます。ポーレートジェネレータから出力されるクロックは基本クロックの生成に使用されます。BGDM ビットを 1 にすると、基本クロックの周期が 1/2 倍になり、ビットレートが 2 倍になります。

調歩同期式モード、マンチェスタモード、クロック同期式モード、簡易 SPI モード以外では 0 にしてください。

ABCS ビット (調歩同期基本クロック選択)

1 ビット期間に対してクロックサイクルを選択します。

調歩同期式モード、マンチェスタモード、簡易 LIN モード以外では ABCS ビットを 0 にしてください。

ABCSE ビット (調歩同期拡張基本クロック選択)

1 ビット期間での基本クロックのパルス数は 6 であり、ポーレートジェネレータから 2 倍の周波数のクロックが出力されます。バスクロック周波数を分周してビットレートを 6 にする場合にのみ、このビットを使用して CCR2.CKS[1:0] = 00b および BRR[7:0] = 0x00 に設定できます。

このビットは、調歩同期式モード以外では 0 にしてください。調歩同期式モードにおいても、外部クロックを使っている場合はこのビットを 0 にしてください。

ABCSE2 ビット (調歩同期拡張基本クロック選択 2)

1 ビット期間における基本クロックのパルス数は 4 であり、ポーレートジェネレータから 2 倍の周波数のクロックが出力されます。バスクロック周波数を分周してビットレートを 4 にする場合にのみ、このビットを使用し、かつ CCR2.CKS[1:0] = 00 および BRR[7:0] = 0 に設定してください。

調歩同期式モード以外では 0 にしてください。調歩同期式モードにおいても、外部クロックの使用時は 0 にしてください。

表 28.6 1 ビットごとの基本クロックサイクル数

ABCSE2	ABCSE	ABCS	BGDM	1 ビットごとの基本クロックサイクル数	ポーレートジェネレータの周波数
0	0	0	0	16	×1
0	0	0	1	16	×2
0	0	1	0	8	×1
0	0	1	1	8	×2
0	1	— (Don't care)	— (Don't care)	6	2 倍
1	0	— (Don't care)	— (Don't care)	4	2 倍

BRR[7:0] ビット (ビットレート設定)

BRR は、ビットレートを調整する 8 ビットのレジスタです。

SCI はポーレートジェネレータが独立しているため、それぞれ異なるビットレートの設定が可能です。調歩同期式モード、マルチプロセッサ転送、マンチェスタモード、クロック同期式モード、スマートカードインタフェースモード、簡易 SPI モード、および簡易 IIC モードにおける、BRR レジスタの設定値 N とビットレート B の関係を表 28.7 に示します。

表 28.7 BRR の設定値 N とビットレート B の関係 (1/2)

モード	CCR2 の設定				BRR[7:0] の設定	誤差 (注4)
	BGDM ビット	ABCS ビット	ABCSE ビット	ABCSE 2 ビット		
調歩同期式、マルチプロセッサ、マンチェスタ (注2)、簡易 LIN (注3)	0	0	0	0	$N = \frac{TCLK \times 10^6}{64 \times 2^{2n-1} \times B} - 1$	$誤差 (\%) = \left\{ \frac{TCLK \times 10^6}{B \times 64 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
	1	0	0	0	$N = \frac{TCLK \times 10^6}{32 \times 2^{2n-1} \times B} - 1$	$誤差 (\%) = \left\{ \frac{TCLK \times 10^6}{B \times 32 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
	0	1	0	0		
	1	1	0	0	$N = \frac{TCLK \times 10^6}{16 \times 2^{2n-1} \times B} - 1$	$誤差 (\%) = \left\{ \frac{TCLK \times 10^6}{B \times 16 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
	Don't care	Don't care	1	0	$N = \frac{TCLK \times 10^6}{12 \times 2^{2n-1} \times B} - 1$	$誤差 (\%) = \left\{ \frac{TCLK \times 10^6}{B \times 12 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
	Don't care	Don't care	0	1	$N = \frac{TCLK \times 10^6}{8 \times 2^{2n-1} \times B} - 1$	$誤差 (\%) = \left\{ \frac{TCLK \times 10^6}{B \times 8 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$

表 28.7 BRR の設定値 N とビットレート B の関係 (2/2)

モード	CCR2 の設定				BRR[7:0] の設定	誤差(注4)
	BGDM ビット	ABCS ビット	ABCSE ビット	ABCSE 2 ビット		
クロック同期式、簡易 SPI	0	0 (初期値)	0 (初期値)	0 (初期値)	$N = \frac{TCLK \times 10^6}{8 \times 2^{2n-1} \times B} - 1$	—
	1	0 (初期値)	0 (初期値)	0 (初期値)	$N = \frac{TCLK \times 10^6}{4 \times 2^{2n-1} \times B} - 1$	—
スマートカードインタフェース					$N = \frac{TCLK \times 10^6}{S \times 2^{2n+1} \times B} - 1$	誤差 (%) = $\left\{ \frac{TCLK \times 10^6}{B \times S \times 2^{2n+1} \times (N+1)} - 1 \right\} \times 100$
簡易 IIC(注1)					$N = \frac{TCLK \times 10^6}{64 \times 2^{2n-1} \times B} - 1$	—

- 注. B : ビットレート (bps)
 N : 内蔵ボーレートジェネレータの BRR 設定値 (0 ≤ N ≤ 255)
 TCLK : 動作周波数 (MHz)
 n および S : 表 28.9 と表 28.10 に示される CCR2 レジスタの設定により決定スマートカードインタフェースモードでは 2⁽²ⁿ⁺¹⁾ が使用され、他のモードでは 2⁽²ⁿ⁻¹⁾ が使用されることに注意してください。
- 注 1. 簡易 IIC モードでは、SCL 出力の High/Low 幅が IIC 規格を満たすように、ビットレートを調整してください。
 注 2. マンチェスタモードでは、ABCSE = 0 および ABCSE2 = 0 のみ選択可能です。
 注 3. 簡易 LIN モードでは、BGDM = 0、ABCSE = 0、および ABCSE2 = 0 のみ選択可能です。
 注 4. 上記計算式より得られる N 値が設定するボーレート値 B の整数と異なる場合、BRR には近似値の整数値が設定されますが、このときボーレート値と B との間に誤差が生じます。ここでの誤差とはこれを意味します。

表 28.8 SCL の High/Low 幅の算出式

モード	SCLn	算出式 (結果は秒単位)
IIC	High 幅 (最小値)	$(N + 1) \times 4 \times 2^{2n-1} \times 7 \times \frac{1}{TCLK \times 10^6}$
	Low 幅 (最小値)	$(N + 1) \times 4 \times 2^{2n-1} \times 8 \times \frac{1}{TCLK \times 10^6}$

表 28.9 クロックソースの設定

CCR2 の設定	クロックソース	n
CKS[1:0] ビット		
00	TCLK クロック	0
01	TCLK/4 クロック	1
10	TCLK/16 クロック	2
11	TCLK/64 クロック	3

表 28.10 スマートカードインタフェースモード時の基本クロックの設定

CCR2 の設定	1 ビット期間中の基本クロックサイクル	S
BCP[2:0] の設定		
0 0 0	93 クロックサイクル	93
0 0 1	128 クロックサイクル	128
0 1 0	186 クロックサイクル	186
0 1 1	512 クロックサイクル	512
1 0 0	32 クロックサイクル	32
1 0 1	64 クロックサイクル	64
1 1 0	372 クロックサイクル	372
1 1 1	256 クロックサイクル	256

調歩同期式モードとマンチェスタモードにおける BRR レジスタの設定値 N の設定例を表 28.11 と表 28.12 に示します。各動作周波数において設定可能な最大ビットレートを表 28.13 に示します。クロック同期式モードと簡易 SPI モードにおける、BRR レジスタ値 N の設定例を表 28.16 に示します。また、スマートカードインタフェースモードにおける、BRR レジスタ値 N の設定例を表 28.18 に示します。簡易 IIC モードにおける、BRR レジスタ値 N の設定例を表 28.20 に示します。スマートカードインタフェースモードでは、1 ビットデータ転送時間における基本クロックのサイクル数 S を選択できます。詳細は、「28.7.4. 受信データサンプリングタイミングと受信マージン」を参照してください。また、表 28.14 と表 28.17 に外部クロック入力時の最大ビットレートを示します。表 28.15 に GPT クロック入力時の最大ビットレートを示します。

調歩同期式モードおよびマンチェスタモードにおいて、調歩同期基本クロック選択ビット (ABCS) またはボーレートジェネレータ倍速モード選択ビット (BGDM) のいずれか一方を 1 にした場合、ビットレートは表 28.11 および表 28.12 に記載された値の 2 倍になります。両ビットとも 1 にした場合、ビットレートは記載値の 4 倍になります。

表 28.11 各ビットレートに対する BRR の設定例 (調歩同期式モードおよびマンチェスタモード) (1) (1/2)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	8			9.8304			10			12			12.288		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	141	0.03	2	174	-0.26	2	177	-0.25	2	212	0.03	2	217	0.08
150	2	103	0.16	2	127	0	2	129	0.16	2	155	0.16	2	159	0
300	1	207	0.16	1	255	0	2	64	0.16	2	77	0.16	2	79	0
600	1	103	0.16	1	127	0	1	129	0.16	1	155	0.16	1	159	0
1200	0	207	0.16	0	255	0	1	64	0.16	1	77	0.16	1	79	0
2400	0	103	0.16	0	127	0	0	129	0.16	0	155	0.16	0	159	0
4800	0	51	0.16	0	63	0	0	64	0.16	0	77	0.16	0	79	0
9600	0	25	0.16	0	31	0	0	32	-1.36	0	38	0.16	0	39	0
19200	0	12	0.16	0	15	0	0	15	1.73	0	19	-2.34	0	19	0
31250	0	7	0	0	9	-1.7	0	9	0	0	11	0	0	11	2.4
38400	—	—	—	0	7	0	0	7	1.73	0	9	-2.34	0	9	0

表 28.11 各ビットレートに対する BRR の設定例 (調歩同期式モードおよびマンチェスタモード) (1) (2/2)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	14			16			17.2032			18			19.6608		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	248	-0.17	3	70	0.03	3	75	0.48	3	79	-0.12	3	86	0.31
150	2	181	0.16	2	207	0.16	2	223	0	2	233	0.16	2	255	0
300	2	90	0.16	2	103	0.16	2	111	0	2	116	0.16	2	127	0
600	1	181	0.16	1	207	0.16	1	223	0	1	233	0.16	1	255	0
1200	1	90	0.16	1	103	0.16	1	111	0	1	116	0.16	1	127	0
2400	0	181	0.16	0	207	0.16	0	223	0	0	233	0.16	0	255	0
4800	0	90	0.16	0	103	0.16	0	111	0	0	116	0.16	0	127	0
9600	0	45	-0.93	0	51	0.16	0	55	0	0	58	-0.69	0	63	0
19200	0	22	-0.93	0	25	0.16	0	27	0	0	28	1.02	0	31	0
31250	0	13	0	0	15	0	0	16	1.2	0	17	0	0	19	-1.7
38400	—	—	—	0	12	0.16	0	13	0	0	14	-2.34	0	15	0

注. これは、CCR2.ABCS が 0、CCR2.BGDM が 0、かつ CCR2.ABCSE が 0 の場合の例です。
 ABCS ビットまたは BGDM ビットのいずれか一方を 1 にした場合は、ビットレートが 2 倍になります。
 ABCS を 1 かつ BGDM1 にした場合は、ビットレートが 4 倍になります。

表 28.12 各ビットレートに対する BRR の設定例 (調歩同期式モードおよびマンチェスタモード) (2) (1/2)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	20			25			30			33			40		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	3	88	-0.25	3	110	-0.02	3	132	0.13	3	145	0.33	3	177	-0.25
150	3	64	0.16	3	80	0.47	3	97	-0.35	3	106	0.39	3	129	0.16
300	2	129	0.16	2	162	-0.15	2	194	0.16	2	214	-0.07	3	64	0.16
600	2	64	0.16	2	80	0.47	2	97	-0.35	2	106	0.39	2	129	0.16
1200	1	129	0.16	1	162	-0.15	1	194	0.16	1	214	-0.07	2	64	0.16
2400	1	64	0.16	1	80	0.47	1	97	-0.35	1	106	0.39	1	129	0.16
4800	0	129	0.16	0	162	-0.15	0	194	0.16	0	214	-0.07	1	64	0.16
9600	0	64	0.16	0	80	0.47	0	97	-0.35	0	106	0.39	0	129	0.16
19200	0	32	-1.36	0	40	-0.76	0	48	-0.35	0	53	-0.54	0	64	0.16
31250	0	19	0	0	24	0	0	29	0	0	32	0	0	39	0
38400	0	15	1.73	0	19	1.73	0	23	1.73	0	26	-0.54	0	32	-1.36

表 28.12 各ビットレートに対する BRR の設定例 (調歩同期式モードおよびマンチェスタモード) (2) (2/2)

ビットレート (bps)	動作周波数 TCLK (MHz)											
	50			60			100			120		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	3	221	-0.02	—	—	—	—	—	—	—	—	—
150	3	162	-0.15	3	194	0.16	—	—	—	—	—	—
300	3	80	0.47	3	97	-0.35	3	162	-0.15	3	194	0.16
600	2	162	-0.15	2	194	0.16	3	80	0.47	3	97	-0.35
1200	2	80	0.47	2	97	-0.35	2	162	-0.15	2	194	0.16
2400	1	162	-0.15	1	194	0.16	2	80	0.47	2	97	-0.35
4800	1	80	0.47	1	97	-0.35	1	162	-0.15	1	194	0.16
9600	0	162	-0.15	0	194	0.16	1	80	0.47	1	97	-0.35
19200	0	80	0.47	0	97	-0.35	0	162	-0.15	0	194	0.16
31250	0	49	0	0	59	0	1	24	0	0	119	0
38400	0	40	-0.76	0	48	-0.35	0	80	0.47	0	97	-0.35

注. これは、CCR2.ABCS = 0、CCR2.BGDM = 0、CCR2.ABCSE = 0、および CCR2.ABCSE2 = 0 のときの例です。
 ABCS ビットまたは BGDM ビットのいずれか一方を 1 にした場合は、ビットレートが 2 倍になります。
 ABCS を 1 かつ BGDM1 にした場合は、ビットレートが 4 倍になります。

表 28.13 動作周波数ごとの最大ビットレート (調歩同期式モードおよびマンチェスタモード) (1/3)

TCLK (MHz)	CCR2 の設定				最大ビットレート (bps)	TCLK (MHz)	CCR2 の設定				最大ビットレート (bps)
	BGDM	ABCS	ABCSE	ABCSE2			BGDM	ABCS	ABCSE	ABCSE2	
8	0	0	0	0	250000	16	0	0	0	0	500000
		1	0	0				0	1000000		
	1	0	0	0	1000000		1	0	0	0	2000000
		1	0	0				0	2666666		
	Don't care	Don't care	1	0	1333333		Don't care	Don't care	1	0	2666666
	Don't care	Don't care	0	1	2000000		Don't care	Don't care	0	1	4000000

表 28.13 動作周波数ごとの最大ビットレート (調歩同期式モードおよびマンチェスタモード) (2/3)

TCLK (MHz)	CCR2 の設定				最大ビットレート (bps)	TCLK (MHz)	CCR2 の設定				最大ビットレート (bps)
	BGDM	ABCS	ABCSE	ABCSE2			BGDM	ABCS	ABCSE	ABCSE2	
9.8304	0	0	0	0	307200	17.2032	0	0	0	0	537600
		1	0	0	614400			1	0	0	1075200
	1	0	0	0	1228800		1	0	0	0	2150400
		1	0	0				1	0	0	
	Don't care	Don't care	1	0	1638400		Don't care	Don't care	1	0	2867200
	Don't care	Don't care	0	1	2457600		Don't care	Don't care	0	1	4300800
10	0	0	0	0	312500	18	0	0	0	0	562500
		1	0	0	625000			1	0	0	1125000
	1	0	0	0	1250000		1	0	0	0	2250000
		1	0	0				1	0	0	
	Don't care	Don't care	1	0	1666666		Don't care	Don't care	1	0	3000000
	Don't care	Don't care	0	1	2500000		Don't care	Don't care	0	1	4500000
12	0	0	0	0	375000	19.6608	0	0	0	0	614400
		1	0	0	750000			1	0	0	1228800
	1	0	0	0	1500000		1	0	0	0	2457600
		1	0	0				1	0	0	
	Don't care	Don't care	1	0	2000000		Don't care	Don't care	1	0	3276800
	Don't care	Don't care	0	1	3000000		Don't care	Don't care	0	1	4915200
12.288	0	0	0	0	384000	20	0	0	0	0	625000
		1	0	0	768000			1	0	0	1250000
	1	0	0	0	1536000		1	0	0	0	2500000
		1	0	0				1	0	0	
	Don't care	Don't care	1	0	2048000		Don't care	Don't care	1	0	3333333
	Don't care	Don't care	0	1	3072000		Don't care	Don't care	0	1	5000000
14	0	0	0	0	437500	25	0	0	0	0	781250
		1	0	0	875000			1	0	0	1562500
	1	0	0	0	1750000		1	0	0	0	3125000
		1	0	0				1	0	0	
	Don't care	Don't care	1	0	2333333		Don't care	Don't care	1	0	4166666
	Don't care	Don't care	0	1	3500000		Don't care	Don't care	0	1	6250000

表 28.13 動作周波数ごとの最大ビットレート (調歩同期式モードおよびマンチェスタモード) (3/3)

TCLK (MHz)	CCR2 の設定				最大ビットレート (bps)	TCLK (MHz)	CCR2 の設定				最大ビットレート (bps)
	BGDM	ABCS	ABCSE	ABCSE2			BGDM	ABCS	ABCSE	ABCSE2	
30	0	0	0	0	937500	50	0	0	0	0	1562500
		1	0	0	1875000			1	0	0	3125000
	1	0	0	0	3750000		1	0	0	0	6250000
		1	0	0				1	0	0	
	Don't care	Don't care	1	0	5000000		Don't care	Don't care	1	0	8333333
	Don't care	Don't care	0	1	7500000		Don't care	Don't care	0	1	12500000
33	0	0	0	0	1031250	60	0	0	0	0	1875000
		1	0	0	2062500			1	0	0	3750000
	1	0	0	0	4125000		1	0	0	0	7500000
		1	0	0				1	0	0	
	Don't care	Don't care	1	0	5500000		Don't care	Don't care	1	0	10000000
	Don't care	Don't care	0	1	8250000		Don't care	Don't care	0	1	15000000
40	0	0	0	0	1250000	120	0	0	0	0	3750000
		1	0	0	2500000			1	0	0	7500000
	1	0	0	0	5000000		1	0	0	0	15000000
		1	0	0				1	0	0	
	Don't care	Don't care	1	0	6666666		Don't care	Don't care	1	0	20000000
	Don't care	Don't care	0	1	10000000		Don't care	Don't care	0	1	30000000

注. 最大ビットレートを得るには、CKS レジスタと BRR レジスタの値をそれぞれ n=0、N=0 とする必要があります。マンチェスタモードでは、ABCSE = ABCSE2 = 0 を使用してください。

表 28.14 外部クロック入力時の最大ビットレート (調歩同期式モード)

TCLK (MHz)	外部クロック (MHz)	最大ビットレート (bps)		TCLK (MHz)	外部クロック (MHz)	最大ビットレート (bps)	
		CCR2.ABCS = 0	CCR2.ABCS = 1			CCR2.ABCS = 0	CCR2.ABCS = 1
8	2	125000	250000	25	6.25	390625	781250
9.8304	2.4576	153600	307200	30	7.5	468750	937500
10	2.5	156250	312500	33	8.25	515625	1031250
12	3	187500	375000	40	10	625000	1250000
12.288	3.072	192000	384000	50	12.5	781250	1562500
14	3.5	218750	437500	60	15	937500	1875000
16	4	250000	500000	120	30	1875000	3750000
17.2032	4.3008	268800	537600				
18	4.5	281250	562500				
19.6608	4.9152	307200	614400				
20	5	312500	625000				

表 28.15 GPT クロック入力時の最大ビットレート (調歩同期式モード)

TCLK (MHz)	GPT クロック (MHz)	最大ビットレート (bps)		TCLK (MHz)	GPT クロック (MHz)	最大ビットレート (bps)	
		CCR2.ABCS = 0	CCR2.ABCS = 1			CCR2.ABCS = 0	CCR2.ABCS = 1
8	4	250000	500000	25	12.5	781250	1562500
9.8304	4.9152	307200	614400	30	15	937500	1875000
10	5.0	312500	625000	33	16.5	1031250	2062500
12	6	375000	750000	40	20	1250000	2500000
12.288	6.144	384000	768000	50	25	1562500	3125000
14	7.0	437500	875000	60	30	1875000	3750000
16	8	500000	1000000	120	60	3750000	7500000
17.2032	8.6016	537600	1075200				
18	9.0	562500	1125000				
19.6608	9.8304	614400	1228800				
20	10	625000	1250000				

表 28.16 各ビットレートに対する BRR の設定 (クロック同期式モード、簡易 SPI モード)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	8			10			30			60			120		
	BGDM	n	N	BGDM	n	N	BGDM	n	N	BGDM	n	N	BGDM	n	N
250	0	3	124	0	3	155	—	—	—	—	—	—	—	—	—
500	0	2	249	0	3	77	0	3	233	—	—	—	—	—	—
1k	0	2	124	0	3	38	0	3	116	0	3	233	—	—	—
2.5k	0	2	49	0	1	249	0	3	46	0	3	93	0	3	187
5k	0	2	24	0	1	124	0	2	93	0	3	46	0	3	93
10k	0	1	49	0	0	249	0	2	46	0	2	93	0	3	46
25k	0	2	4	0	1	24	0	1	74	0	1	149	0	2	74
50k	0	1	9	0	0	49	0	0	149	0	1	74	0	1	149
100k	0	1	4	0	0	24	0	0	74	0	0	149	0	1	74
250k	0	1	1	0	0	9	0	0	29	0	1	14	0	1	29
500k	0	1	0	0	0	4	0	0	14	0	0	29	0	1	14
1M	0	0	1	1	0	4	1	0	14	0	0	14	0	0	29
2.5M	—	—	—	0	0	0	0	0	2	0	0	5	0	1	2
5M	—	—	—	1	0	0	1	0	2	0	0	2	0	0	5
7.5M	—	—	—	—	—	—	0	0	0	0	0	1	0	1	0
60M	—	—	—	—	—	—	—	—	—	—	—	—	1	0	0

注. —: 設定可能ですが、10%を超える誤差が生じます。

表 28.17 外部クロック入力時の最大ビットレート (クロック同期式モード、簡易 SPI モード) (1/2)

TCLK (MHz)	外部クロック (MHz)	最大ビットレート (Mbps)	TCLK (MHz)	外部クロック (MHz)	最大ビットレート (Mbps)
8	4	4	25	12.5	12.5
10	5	5	30	15	15
12	6	6	33	16.5	16.5
14	7	7	40	20	20

表 28.17 外部クロック入力時の最大ビットレート (クロック同期式モード、簡易 SPI モード) (2/2)

TCLK (MHz)	外部クロック (MHz)	最大ビットレート (Mbps)	TCLK (MHz)	外部クロック (MHz)	最大ビットレート (Mbps)
16	8	8	50	25	25
18	9	9	60	30	30
20	10	10	120	60	60

表 28.18 各ビットレートに対する BRR の設定例 (スマートカードインタフェースモード、n = 0、S = 372 の場合) (1/4)

ビットレート (bps)	動作周波数 TCLK (MHz)											
	7.1424			10.00			10.7136			13.00		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
9600	0	0	0.00	0	1	-30	0	1	-25	0	1	-8.99

表 28.18 各ビットレートに対する BRR の設定例 (スマートカードインタフェースモード、n = 0、S = 372 の場合) (2/4)

ビットレート (bps)	動作周波数 TCLK (MHz)											
	14.2848			16.00			18.00			20.00		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
9600	0	1	0.00	0	1	12.01	0	2	-15.99	0	2	-6.66

表 28.18 各ビットレートに対する BRR の設定例 (スマートカードインタフェースモード、n = 0、S = 372 の場合) (3/4)

ビットレート (bps)	動作周波数 TCLK (MHz)											
	25.00			30.00			33.00			40.00		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
9600	0	3	-12.49	0	3	5.01	0	4	-7.59	0	5	-6.66

表 28.18 各ビットレートに対する BRR の設定例 (スマートカードインタフェースモード、n = 0、S = 372 の場合) (4/4)

ビットレート (bps)	動作周波数 TCLK (MHz)											
	50.00			60.00			120.00					
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)			
9600	0	6	0.01	0	7	5.01	0	16	-1.17			

表 28.19 各動作周波数における最大ビットレート (スマートカードインタフェースモード、S = 32 の場合)

TCLK (MHz)	最大ビットレート (bps)	n	N	TCLK (MHz)	最大ビットレート (bps)	n	N
10	156250	0	0	30	468750	0	0
10.7136	167400	0	0	33	515625	0	0
13	203125	0	0	40	625000	0	0
16	250000	0	0	50	781250	0	0
18	281250	0	0	60	937500	0	0
20	312500	0	0	120	1875000	0	0
25	390625	0	0				

表 28.20 各ビットレートに対する BRR の設定例 (簡易 IIC モードの場合) (1/3)

ビットレート (bps)	動作周波数 TCLK (MHz)											
	8			10			16			20		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
10k	0	24	0	0	30	0.8	0	49	0	0	62	-0.8
25k	0	9	0	0	12	-3.8	1	4	0	0	24	0
50k	0	4	0	0	5	4.2	0	9	0	0	12	-3.8
100k	0	2	-16.7	0	2	4.2	0	4	0	0	5	4.2
250k	0	0	0	0	0	25	0	1	0	0	2	-16.7
350k										0	1	-10.7
400k										0	1	-21.9

表 28.20 各ビットレートに対する BRR の設定例 (簡易 IIC モードの場合) (2/3)

ビットレート (bps)	動作周波数 TCLK (MHz)											
	25			30			33			40		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
10k	0	77	0.2	0	93	-0.3	0	102	0.1	0	124	0
25k	0	30	0.8	0	37	-1.3	0	40	0.6	0	49	0
50k	2	0	-2.3	0	18	-1.3	0	20	-1.8	0	24	0
100k	1	1	-2.3	0	8	4.2	0	9	3.1	0	12	-3.8
250k	0	2	4.2	1	0	-6.3	1	0	3.1	0	4	0
350k	0	2	-25.6	0	2	-10.7	0	2	-1.8	1	0	-10.7
400k	0	2	-34.9	0	2	-21.9	0	2	-14.1	1	0	-21.9

表 28.20 各ビットレートに対する BRR の設定例 (簡易 IIC モードの場合) (3/3)

ビットレート (bps)	動作周波数 TCLK (MHz)								
	50			60			120		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
10k	1	38	-0.2	1	46	-0.3	1	93	-0.3
25k	0	62	-0.8	0	74	0	0	149	0
50k	0	30	0.8	0	37	-1.3	0	74	0
100k	2	0	-2.3	0	18	-1.3	0	37	-1.3
250k	0	5	4.2	1	1	-6.3	0	14	0
350k	0	4	-10.7	0	4	7.1	0	10	-2.6
400k	0	4	-21.9	0	4	-6.3	0	9	-6.3

表 28.21 各ビットレートでの SCL High/Low 幅最小値 (簡易 IIC モードの場合) (1/4)

ビットレート (bps)	動作周波数 TCLK (MHz)											
	8			10			16			20		
	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)
10k	0	24	43.75 / 50.00	0	30	43.40 / 49.60	0	49	43.75 / 50.00	0	62	44.10 / 50.40
25k	0	9	17.50 / 20.00	0	12	18.20 / 20.80	1	4	17.50 / 20.00	0	24	17.50 / 20.00
50k	0	4	8.75 / 10.00	0	5	8.40 / 9.60	0	9	8.75 / 10.00	0	12	9.10 / 10.40
100k	0	2	5.25 / 6.00	0	2	4.20 / 4.80	0	4	4.37 / 5.00	0	5	4.20 / 4.80

表 28.21 各ビットレートでの SCL High/Low 幅最小値 (簡易 IIC モードの場合) (2/4)

ビットレート (bps)	動作周波数 TCLK (MHz)											
	8			10			16			20		
	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)
250k	0	0	1.75 / 2.00	0	1	1.40 / 1.60	0	1	1.75 / 2.00	0	2	2.10 / 2.40
350k										0	1	1.40 / 1.60
400k										0	1	1.40 / 1.60

表 28.21 各ビットレートでの SCL High/Low 幅最小値 (簡易 IIC モードの場合) (3/4)

ビットレート (bps)	動作周波数 TCLK (MHz)											
	25			30			33			40		
	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)
10k	0	77	43.68 / 49.92	0	93	43.87 / 50.13	0	102	43.70 / 49.94	0	124	43.75 / 50.00
25k	0	30	17.36 / 19.84	0	37	17.73 / 20.27	0	40	17.39 / 19.88	0	49	17.50 / 20.00
50k	2	0	8.96 / 10.24	1	4	8.87 / 10.13	0	20	8.91 / 10.18	0	24	8.75 / 10.00
100k	1	1	4.48 / 5.12	0	8	4.20 / 4.80	0	9	4.24 / 4.85	0	12	4.55 / 5.20
250k	0	2	1.68 / 1.92	1	0	1.87 / 2.13	1	0	1.70 / 1.94	0	4	1.75 / 2.00
350k	0	2	1.68 / 1.92	0	2	1.40 / 1.60	0	2	1.27 / 1.45	1	0	1.40 / 1.60
400k	0	2	1.68 / 1.92	0	2	1.40 / 1.60	0	2	1.27 / 1.45	1	0	1.40 / 1.60

表 28.21 各ビットレートでの SCL High/Low 幅最小値 (簡易 IIC モードの場合) (4/4)

ビットレート (bps)	動作周波数 TCLK (MHz)								
	50			60			120		
	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)	n	N	High/Low 幅最小値 (μs)
10k	1	38	43.68 / 49.92	1	46	43.87 / 50.03	1	93	43.87 / 50.13
25k	0	62	17.64 / 20.16	0	74	17.50 / 20.00	0	149	17.50 / 20.00
50k	0	30	8.68 / 9.92	0	37	8.87 / 10.13	0	74	8.75 / 10.00
100k	2	0	4.48 / 5.12	0	18	4.43 / 5.07	0	37	4.43 / 5.07
250k	0	5	1.68 / 1.92	1	1	1.87 / 2.13	0	14	1.75 / 2.00
350k	0	4	1.40 / 1.60	0	4	1.17 / 1.33	0	10	1.28 / 1.47
400k	0	4	1.40 / 1.60	0	4	1.17 / 1.33	0	9	1.17 / 1.33

BRME ビット (ビットレート変調有効)

ビットレート変調機能を有効または無効にします。有効にすると、内蔵ボーレートジェネレータにより生成されるビットレートが均一に補正されます。

クロック同期式モード、簡易 SPI モード、スマートカードインタフェースモード、マンチェスタモードおよび簡易 LIN モードでは、0 にしてください。

調歩同期式モードでも、ABCSE2=1 のとき、本ビットを 0 にしてください。

CKS[1:0] ビット (クロック選択)

CKS[1:0] ビットは内蔵ボーレートジェネレータのクロックソースを選択します。

CKS[1:0] ビットの設定値とボーレートの関係については、BRR[7:0] ビットの説明を参照してください。

MDDR[7:0]ビット (変調デューティ設定)

BRME ビットが 1 のとき、内蔵ポーレートジェネレータにより生成されるビットレートは、MDDR の設定値 (M/256) に応じて均一に補正されます。MDDR の設定値 M とビットレート B の関係を表 28.22 に示します。

MDDR の初期値は 0xFF です。CCR2 のビット 7 は 1 に固定されています。

表 28.22 ビットレート変調機能使用時の MDDR の設定値 M とビットレート B の関係

モード(注1)	CCR2 の設定			BRR 設定値	誤差
	BG DM ビット	AB CS ビット	AB CS E ビット		
調歩同期式マルチプロセッサ転送	0	0	0	$N = \frac{TCLK \times 10^6}{64 \times 2^{2n-1} \times (256/M) \times B} - 1$	誤差 (%) = $\left\{ \frac{TCLK \times 10^6}{B \times 64 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	1	0	0	$N = \frac{TCLK \times 10^6}{32 \times 2^{2n-1} \times (256/M) \times B} - 1$	誤差 (%) = $\left\{ \frac{TCLK \times 10^6}{B \times 32 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	0	1	0	$N = \frac{TCLK \times 10^6}{32 \times 2^{2n-1} \times (256/M) \times B} - 1$	誤差 (%) = $\left\{ \frac{TCLK \times 10^6}{B \times 32 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	1	1	0	$N = \frac{TCLK \times 10^6}{16 \times 2^{2n-1} \times (256/M) \times B} - 1$	誤差 (%) = $\left\{ \frac{TCLK \times 10^6}{B \times 16 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	x (任意)	x (任意)	1 (注2)	$N = \frac{TCLK \times 10^6}{12 \times 2^{2n-1} \times (256/M) \times B} - 1$	誤差 (%) = $\left\{ \frac{TCLK \times 10^6}{B \times 12 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
簡易 IIC(注2)				$N = \frac{TCLK \times 10^6}{64 \times 2^{2n-1} \times (256/M) \times B} - 1$	

注. B: ビットレート (bps)
 M: MDDR の設定値 (128 ≤ M ≤ 255)
 N: ポーレートジェネレータの BRR の設定値 (0 ≤ N ≤ 255)
 TCLK: 動作周波数 (MHz)
 n: 表 28.9 に記載されているように、CKS[1:0] の設定値によって決定。

注 1. クロック同期式モード、簡易 SPI モード、スマートカードインタフェースモード、マンチェスタモード、および簡易 LIN モードでは、この機能を使用しないでください。

注 2. 簡易 IIC モードでは、SCL 出力の High/Low 幅が I2C 規格を満たすように、ビットレートを調整してください。

表 28.23 および表 28.24 に、調歩同期式モードにおける BRR の N と MDDR の M の設定例を示します。

表 28.23 各ビットレートに対する BRR と MDDR の設定例 (調歩同期式モード) (1) (1/4)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	8					9.8304					10				
	n	N	M	BGD M ビット	誤差 (%)	n	N	M	BGD M ビット	誤差 (%)	n	N	M	BGD M ビット	誤差 (%)
38400	0	5	236	0	0.03	0	7	(256) (注1)	0	0	0	10	173	1	-0.01
57600	0	3	236	0	0.03	0	4	240	0	0	0	4	236	0	0.03
115200	0	1	236	0	0.03	0	1	192	0	0	0	4	236	1	0.03
230400	0	0	236	0	0.03	0	0	192	0	0	0	1	189	1	0.14
460800	0	0	236	1	0.03	0	0	192	1	0	0	0	189	1	0.14

表 28.23 各ビットレートに対する BRR と MDDR の設定例 (調歩同期式モード) (1) (2/4)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	12					12.288					14				
	n	N	M	BGD M ビット	誤差 (%)	n	N	M	BGD M ビット	誤差 (%)	n	N	M	BGD M ビット	誤差 (%)
38400	0	8	236	0	0.03	0	9	(256) (注1)	0	0	0	16	191	1	0

表 28.23 各ビットレートに対する BRR と MDDR の設定例 (調歩同期式モード) (1) (3/4)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	12					12.288					14				
	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)
57600	0	5	236	0	0.03	0	4	192	0	0	0	13	236	1	0.03
115200	0	2	236	0	0.03	0	4	192	1	0	0	6	236	1	0.03
230400	0	2	236	1	0.03	0	2	230	1	-0.17	0	2	202	1	-0.11
460800	0	0	157	1	-0.18	0	0	154	1	0.26	0	0	135	1	0.14

表 28.23 各ビットレートに対する BRR と MDDR の設定例 (調歩同期式モード) (1) (4/4)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	16					17.2032					18				
	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)
38400	0	11	236	0	0.03	0	13	(256) (注1)	0	0	0	18	166	1	-0.01
57600	0	7	236	0	0.03	0	6	192	0	0	0	18	249	1	-0.01
115200	0	3	236	0	0.03	0	6	192	1	0	0	8	236	1	0.03
230400	0	1	236	0	0.03	0	3	219	1	-0.2	0	1	210	0	0.14
460800	0	1	236	1	0.03	0	1	219	1	-0.2	0	0	210	0	0.14

注. これは、CCR2.ABCS が 0、かつ CCR2.ABCSE が 0 の場合の例です。

注 1. ビットレート変調機能は無効です。(CCR2.BRME = 0, M = 256)

表 28.24 各ビットレートに対する BRR と MDDR の設定例 (調歩同期式モード) (2) (1/4)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	19.6608					20					25				
	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)
38400	0	15	(256) (注1)	0	0	0	10	173	0	-0.01	0	11	151	0	0
57600	0	9	240	0	0	0	9	236	0	0.03	0	7	151	0	0
115200	0	4	240	0	0	0	4	236	0	0.03	0	3	151	0	0
230400	0	1	192	0	0	0	4	236	1	0.03	0	1	151	0	0
460800	0	0	192	0	0	0	0	189	0	0.14	0	0	151	0	0

表 28.24 各ビットレートに対する BRR と MDDR の設定例 (調歩同期式モード) (2) (2/4)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	30					33					40				
	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)
38400	0	36	194	1	0.01	0	14	143	0	0.01	0	21	173	0	-0.01
57600	0	10	173	0	-0.01	0	9	143	0	0.01	0	38	230	1	-0.01
115200	0	10	173	1	-0.01	0	4	143	0	0.01	0	9	236	0	0.03
230400	0	6	220	1	-0.09	0	4	143	1	0.01	0	4	236	0	0.03

表 28.24 各ビットレートに対する BRR と MDDR の設定例 (調歩同期式モード) (2) (3/4)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	30					33					40				
	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)
460800	0	3	252	1	0.14	0	1	229	0	0.1	0	4	236	1	0.03

表 28.24 各ビットレートに対する BRR と MDDR の設定例 (調歩同期式モード) (2) (4/4)

ビットレート (bps)	動作周波数 TCLK (MHz)														
	50					60					120				
	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)	n	N	M	BGD Mビット	誤差 (%)
38400	0	23	151	0	0	0	36	194	0	0.01	0	73	194	0	0.01
57600	0	15	151	0	0	0	21	173	0	-0.01	0	58	232	0	0
115200	0	7	151	0	0	0	10	173	0	-0.01	0	21	173	0	-0.01
230400	0	3	151	0	0	0	10	173	1	-0.01	0	10	173	0	-0.01
460800	0	1	151	0	0	0	6	220	1	-0.09	0	10	173	1	-0.01

注. これは、CCR2.ABCS が 0、かつ CCR2.ABCSE が 0 の場合の例です。

注 1. ビットレート変調機能は無効です。(CCR2.BRME = 0, M = 256)

28.2.8 CCR3 : 共通コントロールレジスタ 3

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x14

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	BLK	GM	—	ACS0	CKE[1:0]	—	—	DEN	FM	MP	MOD[2:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RXDE SEL	STP	SINV	LSBF	—	—	CHR[1:0]	BPEN	—	—	—	—	—	—	CPOL	CPHA
Value after reset:	0	0	0	1	0	0	1	0	0	0	0	0	0	0	1	1

ビット	シンボル	機能	R/W
0	CPHA	クロック位相選択 クロック同期式モードと簡易 SPI モードで有効です。CCR0 レジスタの TE ビットと RE ビットがどちらも 0 のときにだけこのビットを設定してください。 0: データが奇数エッジでサンプリングされ、偶数エッジで変更される (クロック遅れあり) 1: データが奇数エッジで変更され、偶数エッジでサンプリングされる (クロック遅れなし)	R/W
1	CPOL	クロック極性選択 クロック同期式モードと簡易 SPI モードで有効です。CCR0 レジスタの TE ビットと RE ビットがどちらも 0 のときにだけこのビットを設定してください。 0: アイドル状態の SCKn が 0 1: アイドル状態の SCKn が 1	R/W
6:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
7	BPEN	同期回路バイパス許可 このビットは、バスクロックと動作クロックの間でシンクロナイザ回路をバイパスするかどうかを制御します。 0: 同期回路をバイパスしない 1: 同期回路をバイパスする	R/W
9:8	CHR[1:0]	キャラクタ長 調歩同期式モードおよびマンチェスタモードで有効です。(注1) 送受信用のデータ長を選択します。 00: データ長 9 ビットで送受信 01: データ長 9 ビットで送受信 10: データ長 8 ビットで送受信 (初期値) 11: データ長 7 ビットで送受信(注2)	R/W
11:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	LSBF	LSB ファースト選択 簡易 IIC モードでは、このビットを 0 にしてください。 簡易 LIN モードでは、このビットを 1 にしてください。 0: MSB ファースト 1: LSB ファースト	R/W
13	SINV	送受信データ反転 簡易 IIC モードでは、本ビットを 0 にしてください。 通信端子 (RXDn/TXDn) のレベルは、本ビットと CCR1.TINV/RINV ビットの組み合わせにより制御されます。詳細は、 図 28.3 を参照してください。 0: TDR レジスタの内容をそのまま TSR レジスタに送信 RSR レジスタの内容をそのまま RDR レジスタに格納 1: TSR レジスタへの送信前に TDR レジスタの内容を反転。 RSR レジスタの内容を反転して RDR レジスタに格納。	R/W
14	STP	ストップビット長 調歩同期式モード、マンチェスタモード、および簡易 LIN モードで有効です。 0: ストップビット長/ブレークデリミタ長は 1 ビットです。 1: ストップビット長/ブレークデリミタ長は 2 ビットです。	R/W
15	RXDESEL	調歩同期化スタートビットエッジ検出選択 調歩同期式モードでのみ有効です。 簡易 LIN モードでは、このビットを 1 にしてください。 0: RXDn 端子入力の Low レベルでスタートビットを検出 1: RXDn 端子入力の立ち下がりエッジでスタートビットを検出	R/W
18:16	MOD[2:0]	通信モード選択 SCI 通信モードの設定を選択します。 000: 調歩同期式モード (マルチプロセッサモード) 001: スマートカードインタフェースモード 010: クロック同期式モード 011: 簡易 SPI モード 100: 簡易 IIC モード 101: マンチェスタモード 110: 簡易 LIN モード 111: 設定禁止	R/W
19	MP	マルチプロセッサモード 調歩同期式モードとマンチェスタモードで有効です。 0: マルチプロセッサ通信機能が無効 1: マルチプロセッサ通信機能が有効	R/W
20	FM	FIFO モード選択 調歩同期式モード (マルチプロセッサモードを含む)、クロック同期式モード、および簡易 SPI モードで有効です。 0: TDR レジスタと RDR レジスタを非 FIFO バッファ構成とする 1: TDR レジスタと RDR レジスタを FIFO バッファ構成とする	R/W
21	DEN	ドライバインエーブル 0: RS-485 ドライバコントロール機能は無効 1: RS-485 ドライバコントロール機能は有効	R/W
23:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25:24	CKE[1:0]	クロック許可 詳細は 表 28.26 を参照してください。	R/W

ビット	シンボル	機能	R/W
26	ACS0	調歩同期クロックソース選択 調歩同期式モードでのみ有効です。 SCIn (n = 1, 2) を除く SCI チャンネルでは、これらのビットは予約ビットです。 0: 外部クロック入力 1: 内部 GPT からのコンペアマッチ出力の論理積	R/W
27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28	GM	GSM モード スマートカードインタフェースモードでのみ有効です。 0: 非 GSM モードで動作 1: GSM モードで動作	R/W
29	BLK	ブロック転送モード スマートカードインタフェースモードでのみ有効です。 0: 非ブロック転送モードで動作 1: ブロック転送モードで動作	R/W
31:30	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

注 1. 調歩同期式モードおよびマンチェスタモード以外では、このビットの設定に関わらずデータ長は 8 ビットになります。簡易 LIN モードでは 8 ビットのデータ長しか利用できないため、8 ビットが初期値となっています。

注 2. LSB ファースト固定となり、送信時に TDR の MSB (ビット 7) は送信されません。

注 3. SCI1 と SCI2 では、GPT クロックを選択することができます。

CPHA ビット (クロック位相選択)

CPHA ビットは、SCKn 端子からのクロック信号出力の位相を選択します。詳細は、[図 28.99](#) を参照してください。

簡易 SPI モードおよびクロック同期式モード以外では 1 としてください。

CPOL ビット (クロック極性選択)

CPOL ビットは、SCKn 端子からのクロック信号出力の極性を選択します。詳細は、[図 28.99](#) を参照してください。

簡易 SPI モードおよびクロック同期式モード以外では 1 としてください。

BPEN ビット (同期回路バイパス許可)

BPEN ビットは、同期回路バイパス機能を有効にするかどうかを選択します。バスクロック (PCLK) を動作クロック (TCLK) としても使用する場合はこのビットを 1 にしてください。詳細は、[図 28.2](#) および「[28.18. シンクロナイザーバイパス機能](#)」を参照してください。

注. このビット設定の詳細については、「[28.19.17. CCR3.BPEN ビットの設定に関する注意事項](#)」を参照してください。

CHR[1:0]ビット (キャラクタ長)

送受信のデータ長を選択します。

調歩同期式モードとマンチェスタモード以外では、データ長は 8 ビット固定です。

LSBF ビット (LSB ファースト選択)

MSB ファーストと LSB ファーストのどちらでデータの送受信を行うかを選択します。

SINV ビット (送受信データ反転)

SINV ビットでは、TDR レジスタから TSR レジスタへの送信データビットの反転、および RSR レジスタから RDR レジスタへの受信データの反転が可能です。SINV ビットは、パリティビットのロジックレベルには影響を与えません。パリティビットを反転させる場合は、CCR1.PM ビットを反転してください。

STP ビット (ストップビット長)

送信のストップビット長を選択します。

受信時には、STP ビットの設定にかかわらず、受信したストップビットの 1 ビット目のみがチェックされます。2 ビット目が 0 の場合は、次の送信フレームのスタートビットと見なされます。

また、スタートフレームを簡易 LIN モードで送出するときは、これをブレークデリミタ長として使用します。

RXDESEL ビット (調歩同期化スタートビットエッジ検出選択)

調歩同期式モードで受信する場合のスタートビットの検出方法を選択します。RXDESEL ビットの設定により、ブレイク時のデータ受信動作が異なります。ブレイク中に受信動作を停止させたい場合、またはブレイク終了後に RXDn 端子入力を 1 フレーム期間以上 High レベルに保持せずに受信を開始したい場合、このビットを 1 にしてください。

簡易 LIN モードでは、このビットを 1 にしてください。調歩同期式モードと簡易 LIN モード以外では、このビットを 0 にしてください。

MOD[2:0]ビット (通信モード選択)

SCI 通信モードを選択します。

表 28.25 通信モード選択ビット (MOD[2:0]) と他の動作モード設定ビットの関係

通信モード	調歩同期式	スマートカードインタフェース	クロック同期式	簡易 SPI	簡易 IIC	マンチェスタ	簡易 LIN	
CCR3.MOD[2:0]	000b		001b	010b	011b	100b	101b	110b
CCR3.MP	0	1	—	—	—	0	1	—
CCR3.FM	0	1	0	1	—	0	1	—
CCR3.DEN	0	1	0	1	0	1	—	—
CCR0.SSE	—		—	—	0	1	0	1

注: 「—」は設定禁止を示します。

MP ビット (マルチプロセッサモード)

マルチプロセッサ通信機能の有効/無効を設定します。マルチプロセッサモードでは、PE ビットと PM ビットの設定は無効です。

FM ビット (FIFO モード選択)

FM ビットを 1 にすると、TDR レジスタ/RDR レジスタは FIFO 構成となり、送信 FIFO (TDR レジスタ) /受信 FIFO (RDR レジスタ) をシリアル送信/受信に使用できるようになります。

DEN ビット (ドライバインエーブル)

RS-485 ドライバコントロール機能の有効/無効を選択します。

CKE[1:0]ビット (クロック許可)

表 28.26 クロック許可ビット (CKE[1:0]) と動作モードの関係 (1/2)

CKE[1:0]	機能
00b	調歩同期式モードの場合 内蔵ポーレートジェネレータ I/O ポートの設定に従って、SCKn 端子は入出力ポートとして使用できます。 マンチェスタモードと簡易 LIN モードの場合 内蔵ポーレートジェネレータ SCKn 端子は入出力ポートとして使用できます。 クロック同期式モードと簡易 SPI モードの場合 内部クロック (マスタ動作) SCKn 端子はクロック出力端子となります。 スマートカードインタフェースモードの場合 (CCR3.GM が 0 のとき) 出力禁止 (I/O ポートの設定に従って、SCKn 端子は入出力ポートとして使用できます。) スマートカードインタフェースモードの場合 (CCR3.GM が 1 のとき) Low 出力固定

表 28.26 クロック許可ビット (CKE[1:0]) と動作モードの関係 (2/2)

CKE[1:0]	機能
01b	<p>調歩同期式モードの場合 内蔵ポーレートジェネレータ SCKn 端子からビットレートと同じ周波数のクロックを出力します。</p> <p>マンチェスタモードと簡易 LIN モードの場合 禁止</p> <p>クロック同期式モードと簡易 SPI モードの場合 内部クロック (マスタ動作) SCKn 端子はクロック出力端子となります。</p> <p>スマートカードインタフェースモードの場合 (CCR3.GM が 0 のとき) クロック出力</p> <p>スマートカードインタフェースモードの場合 (CCR3.GM が 1 のとき) クロック出力</p>
10b	<p>調歩同期式モードの場合 外部クロックまたは GPT クロック</p> <ul style="list-style-type: none"> 外部クロックを使用する場合 CCR2.ABCS ビットが 0 のとき、SCKn 端子からビットレートの 16 倍の周波数のクロックを入力してください。CCR2.ABCS ビットが 1 のとき、ビットレートの 8 倍の周波数のクロックを入力してください。 GPT クロックを使用する場合^(注3) GPT クロック使用時は、I/O ポートの設定に従って、SCKn 端子を入出力ポートとして使用できます。 <p>マンチェスタモードと簡易 LIN モードの場合 禁止</p> <p>クロック同期式モードと簡易 SPI モードの場合 外部クロック (スレーブ動作) SCKn 端子はクロック入力端子となります。</p> <p>スマートカードインタフェースモードの場合 (CCR3.GM が 0 のとき) 禁止</p> <p>スマートカードインタフェースモードの場合 (CCR3.GM が 1 のとき) High 出力固定</p>
11b	<p>調歩同期式モードの場合 外部クロックまたは GPT クロック</p> <ul style="list-style-type: none"> 外部クロックを使用する場合 CCR2.ABCS ビットが 0 のとき、SCKn 端子からビットレートの 16 倍の周波数のクロックを入力してください。CCR2.ABCS ビットが 1 のとき、ビットレートの 8 倍の周波数のクロックを入力してください。 GPT クロックを使用する場合^(注3) GPT クロック使用時は、I/O ポートの設定に従って、SCKn 端子を入出力ポートとして使用できます。 <p>マンチェスタモードと簡易 LIN モードの場合 禁止</p> <p>クロック同期式モードと簡易 SPI モードの場合 外部クロック (スレーブ動作) SCKn 端子はクロック入力端子となります。</p> <p>スマートカードインタフェースモードの場合 (CCR3.GM が 0 のとき) 禁止</p> <p>スマートカードインタフェースモードの場合 (CCR3.GM が 1 のとき) クロック出力</p>

CKE[1:0]ビットは、クロックソースと SCKn 端子機能を選択します。

これらのビットと CCR3.ACS0 ビットの設定の組み合わせによって内部 GPT クロックを設定します。

スマートカードインタフェースモードでは、SCKn 端子からのクロック出力を制御します。

GSM モードでは、クロック出力を動的に切り替えることが可能です。詳細は、「[28.7.8. クロック出力制御](#)」を参照してください。

GM ビット (GSM モード)

GM ビットを 1 にすると、GSM モードで動作します。

GSM モードでは、CSR.TEND フラグのセットタイミングが、先頭から 11.0 etu (etu : elementary time unit = 1 ビット転送時間) に繰り上げられ、クロック出力制御機能が追加されます。詳細は、「[28.7.6. シリアルデータの送信 \(ブロック転送モードを除く\)](#)」、「[28.7.8. クロック出力制御](#)」を参照してください。

ACS0 ビット (調歩同期クロックソース選択)

調歩同期式モードにおける、クロックソースを選択します。

ACS0 ビットは、調歩同期式モード (CCR3.MOD[2:0] = 000b) で、外部クロック入力 (CCR3.CKE[1:0] = 10b または 11b) のときに有効です。このビットは、外部クロック入力か、内部 GPT からのコンペアマッチ出力の論理積を選択するのに使用します。

調歩同期式モード以外では、ACS0 ビットを 0 にしてください。

SCI1 と SCI2 では、GPT の GTIOCmA 出力 (m = 3, 4, 6, 7) をシリアル転送基本クロックにできます。詳細は表 28.27 を参照してください。

SCI1 と SCI2 を除く SCI チャンネルでは、これらのビットは予約ビットです。SCI1、SCI2 以外のビットでは書き込みは 0 にしてください。

表 28.27 SCI チャンネルとコンペアマッチ出力の関係

SCI	GPT	コンペアマッチ出力
SCI1	GPT3	GTIOC3A
	GPT4	GTIOC4A
SCI2	GPT6	GTIOC6A
	GPT7	GTIOC7A

GTIOC3A および GTIOC4A が出力に選択されている場合の設定例を図 28.4 および図 28.5 に示します。この図は、GPT クロックが SCI1 に入力される場合の例を示します。

PCLKD = 32 MHz で GPT 平均転送レートが 187.5 kbps の場合：

- 基本クロックとして GTIOC3A を使って 4 MHz の周波数を生成する。
- 基本クロックの 3/4 クロックイネーブルを生成し、GTIOC4A を使って 3 MHz/16 = 187.5 kbps の平均転送レートを設定する。

GPT および SCI の設定例

- GPT3.GTSSR = 0x80000000、GPT4.GTSSR = 0x80000000 (ソフトウェアカウンタ開始許可)
- GPT3.GTPR = 0x00000007、GPT4.GTPR = 0x0000001F (GTCNT の最大カウント値)
- GPT3.GTCRA = 0x00000003、GPT4.GTCRA = 0x00000007 (コンペアマッチ値)
- GPT3.GTCR = 0x00000000、GPT4.GTCR = 0x00000000 (のこぎり波 PWM モード、タイマプリスケラは PCLKD)
- GPT3.GTIOR = 0x00000306、GPT4.GTIOR = 0x00000306 (初期出力 Low、GTCRA コンペアマッチで High 出力、周期の終わりで Low 出力)
- CCR3.CKE[1:0] = 10b (外部クロック入力または GPT クロック入力を選択)
- CCR3.ACS0 = 1、CCR2.ABCSE = 1、CCR2.ABCS = 0 (1 ビット期間中の基本クロックパルス数で GPT クロック入力を選択)
- GPT3.GTSTR = 0x00000018 (ソフトウェア起動 GTCNT カウンタ)




図 28.4 GPT と SCI の接続例




図 28.5 GPT クロック入力時の平均転送レート設定例

BLK ビット (ブロック転送モード)

BLK ビットを 1 にすると、ブロック転送モードで動作します。

詳細は、「28.7.3. ブロック転送モード」を参照してください。

28.2.9 CCR4 : 共通コントロールレジスタ 4

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x18

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	AET	ATT[2:0]			AJD	AST[2:0]			—	—	—	—	SCKSEL	—	ATEN	ASEN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CMPD[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	CMPD[8:0]	コンペアマッチデータ 調歩同期式モードでのみ有効です。	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	ASEN	受信サンプリングタイミング調整有効 内部クロックを使用した調歩同期式モード、内部クロックを使用した簡易 LIN モード、マスタとして動作するクロック同期式モード、マスタとして動作する簡易 SPI モードで有効です。 0: サンプリングタイミング調整無効 1: サンプリングタイミング調整有効	R/W
17	ATEN	送信タイミング調整有効 内部クロックを使用した調歩同期式モードでのみ有効です。 0: 送信タイミング調整無効 1: 送信タイミング調整有効	R/W
18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
19	SCKSEL	マスタ受信クロック選択 クロック同期式モードと簡易 SPI モードでのみ有効です。 0: マスタ受信クロック無効 1: マスタ受信クロック有効	R/W
23:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
26:24	AST[2:0]	受信サンプリングタイミングの調整値 このビットは ASEN = 1 の場合にのみ有効です。 内部クロックを使用した調歩同期式モードと簡易 LIN モードの場合 RXDn 端子のサンプリングタイミングは、次の式によってビットの中間から調整されます。 調整サンプリングタイミング = 基本クロック × AST[2:0] の設定値 内部クロックを使用したクロック同期式モードと簡易 SPI モードの場合 1 ~ 4 TCLK 遅延させることにより、RXDn サンプリングタイミングを調整できます。 0 0 0: TCLK 1 サイクルの遅延 0 0 1: TCLK 2 サイクルの遅延 0 1 0: TCLK 3 サイクルの遅延 0 1 1: TCLK 4 サイクルの遅延 その他: 設定禁止	R/W
27	AJD	受信サンプリングタイミングの調整方向 内部クロックを使用した調歩同期式モードと内部クロックを使用した簡易 LIN モードで有効です。 このビットは ASEN = 1 の場合にのみ有効です。 RXDn の受信サンプリングタイミングの調整方向はこのビットで決まります。詳細は、「 28.3.10. 受信サンプリングタイミング調節機能 (調歩同期式モード) 」を参照してください。 0: サンプリングタイミングはビットの中間に向かって後ろ方向に調整される 1: サンプリングタイミングはビットの中間に向かって前方向に調整される	R/W
30:28	ATT[2:0]	送信タイミングの調整値 内部クロックを使用した調歩同期式モードと内部クロックを使用した簡易 LIN モードで有効です。 このビットは ATEN = 1 の場合にのみ有効です。 TXDn のエッジ選択タイミングは次の式によって調整されます。 調整エッジタイミング = 基本クロック × ATT[2:0] の設定値 この設定タイミングは基本クロックサイクルの設定によって制限されます。詳細は、「 28.3.11. 送信タイミング調節機能 (調歩同期式モード) 」を参照してください。	R/W
31	AET	送信タイミングの調整エッジ 内部クロックを使用した調歩同期式モードと内部クロックを使用した簡易 LIN モードで有効です。 調整可能エッジはこのビットによって設定されます。ATEN = 1 のときのみ、本ビットは有効です。詳細は、「 28.3.11. 送信タイミング調節機能 (調歩同期式モード) 」を参照してください。 0: CCR1.TINV が 0 のとき、立ち上がりエッジタイミングを調整 CCR1.TINV が 1 のとき、立ち下がりエッジタイミングを調整 1: CCR1.TINV が 0 のとき、立ち下がりエッジタイミングを調整 CCR1.TINV が 1 のとき、立ち上がりエッジタイミングを調整	R/W

注. S-TYPE-3、P-TYPE-3

CMPD[8:0]ビット (コンペアマッチデータ)

アドレス一致検出機能が有効 (CCR0.DCME ビット = 1) のとき、受信データ用の比較データを設定します。CCR4.CMPD[8:0]は、CCR0.DCME ビットが 0 のときに書き込んでください。

比較データでは、3 種類のビット長 (7 ビット長の CMPD[6:0]、8 ビット長の CMPD[7:0]、および 9 ビット長の CMPD[8:0]) から選択できます。

注. 本書の説明とタイミングチャートで ASEN/ATEN の設定値が示されていない場合は、受信サンプリング調整機能/送信タイミング調整機能がオフ (CCR4.ASEN = 0、CCR4.ATEN = 0) になっていることを意味します。

ASEN ビット (受信サンプリングタイミング調整有効)

ASEN ビットが 1 のときは、受信サンプリングタイミング調整機能が有効になっています。その制御は、調歩同期式モード、簡易 LIN モード、クロック同期式モード、簡易 SPI モードで異なります。

内部クロックを使用する調歩同期式モードの詳細は、「[28.6.7. 内部クロックを使用したクロック同期式モードでの受信サンプリングタイミング調整機能](#)」を参照してください。簡易 LIN モードで内部クロックを選択した場合の動作は、調歩同期式モードで内部クロックを選択した場合の動作と同じです。

マスタとして動作するクロック同期式モードおよびマスタとして動作する簡易 SPI モードの詳細は、「[28.6.6. シリアルデータの同時送受信 \(クロック同期式モード\)](#)」を参照してください。このビットで制御できるのは、マスタモードの受信サンプリングクロックのデジタル遅延のみです。

ATEN ビット (送信タイミング調整有効)

ATEN ビットが 1 のとき、送信タイミング調整機能が有効になります。送信タイミング調整機能で、TXDn 端子からの波形出力のエッジタイミングを調整できます。詳細は、「[28.3.11. 送信タイミング調節機能 \(調歩同期式モード\)](#)」を参照してください。

SCKSEL ビット (マスタ受信クロック選択)

クロック同期式モードまたは簡易 SPI モードにおいて、SCKSEL ビットはマスタ受信の内部クロックの有効または無効を選択します。

AST[2:0]ビット (受信サンプリングタイミングの調整値)

ASEN ビットが 1 のとき、このビット設定値に従って受信サンプリングタイミングを調整できます。

内部クロックを使用した調歩同期式モードおよび簡易 LIN モードの場合

RXDn 端子のサンプリングタイミングは、次の式によってビットの中間から調整されます。この設定値は基本クロックサイクルの設定によって制限されます。詳細は、「[28.3.10. 受信サンプリングタイミング調節機能 \(調歩同期式モード\)](#)」を参照してください。

調整サンプリングタイミング = 基本クロック × AST[2:0]の設定値

クロック同期式モードおよび内部クロックを使用した簡易 SPI モードの場合

RXDn 端子のサンプリングタイミングは、1 TCLK~4 TCLK の範囲の遅延で調整できます。詳細は、「[28.6.7. 内部クロックを使用したクロック同期式モードでの受信サンプリングタイミング調整機能](#)」を参照してください。

000: TCLK 1 サイクルの遅延

001: TCLK 2 サイクルの遅延

010: TCLK 3 サイクルの遅延

011: TCLK 4 サイクルの遅延

1xx: 設定禁止

注. クロック同期式モードと簡易 SPI モードにおいて、SCK クロックサイクルの半周期以内で遅延時間を設定することが推奨されます。

AJD ビット (受信サンプリングタイミングの調整方向)

RXDn 端子サンプリングタイミングの調整方向をビット中間から後ろ方向または前方向に設定します。詳細は、「[28.3.10. 受信サンプリングタイミング調節機能 \(調歩同期式モード\)](#)」を参照してください。

ATT[2:0]ビット (送信タイミングの調整値)

AET ビットで指定される TXDn 端子のエッジタイミングは、基本クロック × ATT[2:0]の設定値で調整されます。設定可能な調整時間の上限は、基本クロックサイクルの数によって制限されます。詳細は、「[28.3.11. 送信タイミング調節機能 \(調歩同期式モード\)](#)」を参照してください。

AET ビット (送信タイミングの調整エッジ)

タイミング調整用の TXDn 端子エッジを設定します。詳細は、「[28.3.11. 送信タイミング調節機能 \(調歩同期式モード\)](#)」を参照してください。

28.2.10 ICR : 簡易 IIC コントロールレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x20

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	IICSCLS[1:0]	IICSDAS[1:0]	—	IICST PREQ	IICRS TARE Q	IICSTA REQ		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	IICAC KT	—	—	—	IICCS C	IICINT M	—	—	—	IICDL[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	IICDL[4:0]	SDA 遅延出力選択 以下のサイクル数は、内蔵ポーレートジェネレータからのクロック信号のサイクル数です。 0x00: 出力遅延なし 0x01: 0~1 サイクル 0x02: 1~2 サイクル 0x03: 2~3 サイクル 0x04: 3~4 サイクル 0x05: 4~5 サイクル ⋮ 0x1E: 29~30 サイクル 0x1F: 30~31 サイクル	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	IICINTM	IIC 割り込みモード選択 0: ACK 割り込み、NACK 割り込みを使用 1: 受信割り込みおよび送信割り込みを使用	R/W
9	IICCS C	クロック同期化 0: クロック信号と同期しない 1: クロック信号と同期する	R/W
12:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13	IICACKT	ACK 送信データ 0: ACK 送信 1: NACK 送信または ACK/NACK 受信	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	IICSTAREQ	開始条件生成 0: スタートコンディションを生成しない 1: スタートコンディションを生成する(注1)(注3)(注4)(注5)	R/W
17	IICRSTAREQ	再開条件生成 0: リスタートコンディションを生成しない 1: リスタートコンディションを生成する(注2)(注3)(注4)(注5)	R/W
18	IICSTPREQ	停止条件生成 0: ストップコンディションを生成しない。 1: ストップコンディションを生成する(注2)(注3)(注4)(注5)	R/W
19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
21:20	IICSDAS[1:0]	SDA 出力選択 0 0: シリアルデータ出力 0 1: スタートコンディション、リスタートコンディション、またはストップコンディションの生成 1 0: SDA _n 端子は Low を出力 1 1: SDA _n 端子はハイインピーダンス状態	R/W

ビット	シンボル	機能	R/W
23:22	IICSCLS[1:0]	SCL 出力選択 0 0: シリアルクロック出力 0 1: スタートコンディション、リスタートコンディション、またはストップコンディションの生成 1 0: SCLn 端子は Low を出力 1 1: SCLn 端子はハイインピーダンス状態	R/W
31:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

注 1. バスフリー状態で、スタートコンディションの生成を行ってください。

注 2. バスフリー状態で、[図 28.86](#) と [図 28.87](#) に記載されているアクノリッジ後の SCLn 端子が Low のときにリスタートコンディションまたはストップコンディションの生成を行ってください。

注 3. IICSTAREQ ビット、IICRSTAREQ ビット、IICSTPREQ ビットは、2 つ以上を 1 にしないでください。

注 4. IICSTIF フラグの値を 0 にしてから、条件生成を行ってください。

注 5. このビットが 1 の状態にあるとき、0 を書き込まないでください。このビットが 1 の状態にあるときに 0 を書き込むと、条件生成が中断します。

IICDL[4:0] ビット (SDA 遅延出力選択)

IICDL[4:0] ビットは、SCLn 端子出力の立ち下がりエッジに対する SDA_n 端子出力の遅延を設定するために使用します。内蔵ポーレートジェネレータからのクロック信号を基準として、「遅延なし」から 31 サイクルまでの範囲で設定が可能です。CCR2.CKS[1:0] ビットの設定によって分周された TCLK クロックが、内蔵ポーレートジェネレータからのクロック信号として供給されます。

簡易 IIC モード以外では、これらのビットを 00000b にしてください。簡易 IIC モードでは、これらのビットを 00001b～11111b の範囲で設定してください。

IICINTM ビット (IIC 割り込みモード選択)

IICINTM ビットは、簡易 IIC モードにおいて、割り込み要求の要因を選択します。

IICCSO ビット (クロック同期化)

他のデバイスがウェイトを挿入するなどの目的で SCLn 端子を Low にしたときや、内部で生成する SCLn クロック信号を同期化するときは、IICCSO ビットを 1 にします。

IICCSO ビットを 0 にすると、SCLn クロック信号の同期化は行われません。SCLn 端子の入力レベルにかかわらず、BRR レジスタで選択したビットレートに従って SCLn クロック信号が生成されます。

デバッグ時を除いて、IICCSO ビットは 1 にしてください。

IICACKT ビット (ACK 送信データ)

送信データは ACK ビットを含みます。ACK ビットおよび NACK ビット受信時は、このビットを 1 にしてください。

IICSTAREQ ビット (開始条件生成)

開始条件の生成を行うときは、IICSTAREQ ビットを 1 にするとともに、IICSDAS[1:0] ビットと IICSCLS[1:0] ビットをそれぞれ 01b にしてください。

ストップコンディションの生成後にスタートコンディションを生成する場合は、ストップコンディション生成割り込み (STI) 要求出力からのビットレートの半周期でスタートコンディションの生成を開始してください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 開始条件の生成終了

IICRSTAREQ ビット (再開条件生成)

再開条件の生成を行うときは、IICRSTAREQ ビットを 1 にするとともに、IICSDAS[1:0] ビットと IICSCLS[1:0] ビットをそれぞれ 01b にしてください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 再開始条件の生成終了

IICSTPREQ ビット (停止条件生成)

停止条件の生成を行うときは、IICSTPREQ ビットを 1 にするとともに、IICSDAS[1:0]ビットと IICSCLS[1:0]ビットをそれぞれ 01b にしてください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 停止条件の生成終了

IICSDAS[1:0]ビット (SDA 出力選択)

IICSDAS[1:0]ビットは、SDAn 端子からの出力を制御します。

IICSCLS[1:0]ビット (SCL 出力選択)

IICSCLS[1:0]ビットは、SCLn 端子からの出力を制御します。

28.2.11 FCR : FIFO コントロールレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x24

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	RSTRG[4:0]				RFRS T	—	—	RTRG[4:0]					
Value after reset:	0	0	0	1	1	1	1	1	0	0	0	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TFRS T	—	—	TTRG[4:0]				—	—	—	—	—	—	—	—	DRES
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DRES	受信データレディエラー選択ビット 調歩同期式モードで有効です。 このビットは受信データレディエラー検出用の割り込み要求を選択します。 0: 受信データフル割り込み (SCIn_RXI) 1: 受信エラー割り込み (SCIn_ERI)	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12:8	TTRG[4:0]	送信 FIFO データトリガ数 調歩同期式モード (マルチプロセッサモードを含む)、クロック同期式モード、および簡易 SPI モードで有効です。 トリガ数は 15 以下にする必要があります。 0x00: トリガ数 0 ⋮ 0x1F: トリガ数 31	R/W
14:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	TFRST	送信 FIFO データレジスタリセット このビットは CCR3.FM が 1 の場合にのみ有効です。 読むと常に 0 が読めます。 0: このビットは無効になるが動作に影響はない 1: 送信 FIFO (TDR レジスタ) に格納されたデータの数を 0 にする	W

ビット	シンボル	機能	R/W
20:16	RTRG[4:0]	受信 FIFO データトリガ数 調歩同期式モード（マルチプロセッサモードを含む）、クロック同期式モード、および簡易 SPI モードで有効です。 トリガ数は 15 以下にする必要があります。 0x00: トリガ数 0 ⋮ 0x1F: トリガ数 31	R/W
22:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
23	RFRST	受信 FIFO データレジスタリセット このビットは CCR3.FM が 1 の場合にのみ有効です。 読むと常に 0 が読めます。 0: このビットは無効になるが動作に影響はない 1: 受信 FIFO (RDR レジスタ) に格納されたデータの数を 0 にする	W
28:24	RSTRG[4:0]	RTS 出力アクティブトリガ数選択 調歩同期式モード（マルチプロセッサモードを含む）およびクロック同期式モードで有効です。 このビットは、CCR3.FM = 1、CCR1.CTSE = 0、CCR0.SSE = 0 の場合にのみ有効です。 トリガ数は 15 以下にする必要があります。 0x00: トリガ数 0 ⋮ 0x1F: トリガ数 31	R/W
31:29	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

DRES ビット（受信データレディエラー選択ビット）

受信データレディ (FRSR.DR flag = 1) の検出により、SCIn_RXI 割り込み要求が発生するのかわ SCIn_ERI 要求が発生するのかわを選択します。

TTRG[4:0]ビット（送信 FIFO データトリガ数）

送信 FIFO (TDR レジスタ) 内の送信データの数が指定された送信トリガ数以下であると、TDFE フラグが 1 になります。CCR0.TIE = 1 の場合は、SCIn_TXI 割り込み要求が発生します。

注. トリガ数は 15 にする必要があります。トリガ数を 16 以上にした場合は、予期しない SCIn_TXI 割り込みが発生しません。

TFRST ビット（送信 FIFO データレジスタリセット）

TFRST ビットを 1 にすると、送信 FIFO (TDR レジスタ) に格納された送信データの数が 0 になります。

RTRG[4:0]ビット（受信 FIFO データトリガ数）

受信 FIFO (RDR レジスタ) 内の受信データの数が指定された受信トリガ数以上になると、CSR.RDRF フラグが 1 になります。CCR0.RIE = 1 の場合は、SCIn_RXI 割り込み要求が発生します。FCR.RTRG ビットを 0 にした場合は、受信 FIFO 内のデータの数が 1 以上になると、RDRF フラグが 1 になります。

注. トリガ数は 15 にする必要があります。トリガ数を 16 以上にした場合は、予期しない SCIn_RXI 割り込みが発生しません。

RFRST ビット（受信 FIFO データレジスタリセット）

RFRST ビットを 1 にすると、受信 FIFO (RDR レジスタ) に格納された受信データの数が 0 になります。

RSTRG[4:0]ビット（RTS 出力アクティブトリガ数選択）

受信 FIFO (RDR レジスタ) に格納された受信データの数がこの数値以上になると、RTSn 信号が High 状態になります。FCR.RSTRG ビットを 0 にした場合は、受信 FIFO 内のデータの数が 1 以上になると、RTSn が High 状態になります。

注. トリガ数は 15 にする必要があります。トリガ数を 16 以上にした場合は、予期しないタイミングで RTSn が High 状態になります。

28.2.12 MCR : マンチェスタコントロールレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0)

Offset address: 0x2C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	SBER EN	SYER EN	PFER EN	—	—	RPPAT[1:0]	RPLEN[3:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	TPPAT[1:0]	TPLEN[3:0]				—	SBSEL	SYNSEL	SYNVAL	—	ERTEN	TMPOL	RMPOL	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RMPOP	受信マンチェスタコードの極性 受信マンチェスタコードの極性を設定します。 0: 論理0をマンチェスタコードの0から1への遷移によってコード化 論理1をマンチェスタコードの1から0への遷移によってコード化 1: 論理0をマンチェスタコードの1から0への遷移によってコード化 論理1をマンチェスタコードの0から1への遷移によってコード化	R/W
1	TMPOP	送信マンチェスタコードの極性 送信マンチェスタコードの極性を設定します 0: 論理0をマンチェスタコードの0から1への遷移によってコード化 論理1をマンチェスタコードの1から0への遷移によってコード化 1: 論理0をマンチェスタコードの1から0への遷移によってコード化 論理1をマンチェスタコードの0から1への遷移によってコード化	R/W
2	ERTEN	マンチェスタエッジ再タイミング許可 受信再タイミング機能を設定します。 0: 受信再タイミング機能が無効 1: 受信再タイミング機能が有効	R/W
3	—	読むと0が読めます。書く場合、0としてください。	R/W
4	SYNVAL	SYNC 値設定 マンチェスタコードのスタートビットの SYNC タイプを設定します。 スタートビット領域が1ビットの場合 (SBSEL = 0) <ul style="list-style-type: none"> 送信時 0: 0から1への遷移するスタートビットが追加されます。 1: 1から0への遷移するスタートビットが追加されます。 受信時 0: スタートビットが0から1に遷移した場合のみにデータが受信されます。他のケースはエラーと判定されます。 1: スタートビットが1から0に遷移した場合のみにデータが受信されます。他のケースはエラーと判定されます。 スタートビット領域が3ビットの場合 (SBSEL = 1) <ul style="list-style-type: none"> 送信時 0: 0から1への遷移するスタートビットが追加されます (DATA SYNC)。 1: 1から0への遷移するようにスタートビットがコーディングされます (COMMAND SYNC)。 受信時 スタートビット領域が3ビットで構成される場合、このビットとは関係なしにデータが受信されます。	R/W
5	SYNSEL	SYNC 選択 0: スタートビットパターンを SYNVAL ビットで設定 1: スタートビットパターンが TSYNC ビットで設定されます。	R/W
6	SBSEL	スタートビット選択 0: スタートビット領域が1ビットで構成されます。 1: スタートビット領域を3ビットで構成 (COMMAND SYNC または DATA SYNC)	R/W
7	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
11:8	TPLEN[3:0]	送信プレフィス長 マンチェスタモードの送信データのプレフィス長を設定します。 0x0: 送信プレフィスの生成が無効 その他: 送信プレフィス長 (ビット長)	R/W
13:12	TPPAT[1:0]	送信プレフィスパターン 送信データのプレフィスパターンを設定します。 00: すべて0 01: 0と1 10: 1と0 11: すべて1	R/W
15:14	—	読むと0が読めます。書く場合、0としてください。	R/W
19:16	RPLEN[3:0]	受信プレフィス長 マンチェスタモードが有効時に、プレフィス長を設定します。 0x0: 受信プレフィスの生成は無効 その他: 受信プレフィス長 (ビット長)	R/W
21:20	RPPAT[1:0]	受信プレフィスパターン 受信フレームのプレフィスパターンを設定します 00: すべて0 01: 0と1 10: 1と0 11: すべて1	R/W
23:22	—	読むと0が読めます。書く場合、0としてください。	R/W
24	PFEREN	プレフィスエラー許可 プレフィスエラーを割り込み要因として扱うかどうかを指定します。 0: プレフィスエラーを割り込み要因として扱わない 1: プレフィスエラーを割り込み要因として扱う	R/W
25	SYEREN	受信 SYNC エラー許可 受信 SYNC エラーを割り込み要因として扱うかどうかを指定します。 0: 受信 SYNC エラーを割り込み要因として扱わない 1: 受信 SYNC エラーを割り込み要因として扱う	R/W
26	SBEREN	スタートビットエラー許可 スタートビットエラーを割り込み要因として扱うかどうかを指定します。 0: スタートビットエラーを割り込み要因として扱わない 1: スタートビットエラーを割り込み要因として扱う	R/W
31:27	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-3

RMPOL ビット (受信マンチェスタコードの極性)

RMPOL ビットは受信マンチェスタコードの極性を設定します。詳細は、「[28.5.7. シリアルデータの受信 \(マンチェスタモード\)](#)」を参照してください。

TMPOL ビット (送信マンチェスタコードの極性)

TMPOL ビットは送信マンチェスタコードの極性を設定します。詳細は、「[28.5.6. シリアルデータの送信 \(マンチェスタモード\)](#)」を参照してください。

ERTEN ビット (マンチェスタエッジ再タイミング許可)

ERTEN ビットはマンチェスタコードの受信再タイミング機能を設定します。

受信再タイミング機能については、「[28.5.9. 受信再タイミング](#)」を参照してください。

SYNVAL ビット (SYNC 値設定)

SYNVAL ビットは、MCR レジスタの SYNSEL ビットが0に設定されている場合に有効です。

SYNC タイプは、このビットと SBSEL ビットを組み合わせることによって設定できます。

このビットと SBSEL ビットを組み合わせることによって決まるスタートビット領域については、[図 28.54](#) と [図 28.55](#) を参照してください。

SYNSEL ビット (SYNC 選択)

SYNSEL ビットは、MCR レジスタの SBSEL ビットが 1 に設定されている場合に有効です。このビットは、マンチェスタフレームに追加されるスタートビット領域の SYNC タイプを設定する際の、参照先を指定します。

このビットが 0 のとき、MCR レジスタの SYNVAL ビットが参照されます。

このビットが 1 のとき、TDR レジスタの TSYNC ビットが参照されます。

SBSEL ビット (スタートビット選択)

SBSEL ビットはマンチェスタフレームのスタートビット領域を設定します。

このビットが 1 のときは、各フレームに追加されるスタートビット領域は 3 ビットで構成され、このレジスタの SYNSEL ビットと SYNVAL ビットが有効です。

このビットが 0 のときは、各フレームに追加されるスタートビット領域は 1 ビットで構成されます。

TPLEN[3:0] ビット (送信プレフィス長)

TPLEN[3:0] ビットは、マンチェスタモードにおける送信データのプレフィスビット長を設定します。

設定範囲は 0x0~0xF (0d~15d) です。0x0 を設定した場合、送信プレフィスが無効になり、付加されなくなります。

TPPAT[1:0] ビット (送信プレフィスパターン)

TPPAT[1:0] ビットはマンチェスタモードの 4 つのプレフィスパターンのうちのいずれかに設定されます。

TPPAT[1:0] ビットが設定されている場合の送信データについては、[図 28.53](#) を参照してください。

これらビットが 00b に設定されている場合、プレフィス領域はすべて 0 に設定されます。

これらビットが 01b のとき、プレフィス領域は 0-1-0-1 のパターンに設定されます。

これらビットが 10b のとき、プレフィス領域は 1-0-1-0 のパターンに設定されます。

これらビットが 11b に設定されている場合、プレフィス領域はすべて 1 に設定されます。

RPLEN[3:0] ビット (受信プレフィス長)

RPLEN[3:0] ビットは、マンチェスタモードにおける受信フレームのプレフィスビット長を設定します。

設定範囲は 0x0~0xF (0d~15d) です。0x0 を設定した場合、受信プレフィスが無効になり、付加されなくなります。0x1~0xF が設定された場合は、設定値が受信プレフィスビット長として扱われます。

RPPAT[1:0] ビット (受信プレフィスパターン)

RPPAT[1:0] ビットはマンチェスタモードの 4 つのプレフィスパターンのうちのいずれかに設定されます。

RPPAT[1:0] ビットが設定されている場合の送信データと受信データについては、[図 28.53](#) を参照してください。

これらビットが 00b に設定されている場合は、プレフィス領域はすべて 0 として扱われます。

これらビットが 01b のとき、プレフィス領域は 0-1-0-1 のパターンとして扱われます。

これらビットが 10b のとき、プレフィス領域は 1-0-1-0 のパターンとして扱われます。

これらビットが 11b に設定されている場合は、プレフィス領域はすべて 1 として扱われます。

PFEREN ビット (プレフィスエラー許可)

PFEREN ビットはプレフィスエラーを割り込み要因として扱うかどうかを指定します。

0 にすると、プレフィスエラーが割り込み要因として扱われません。1 にすると、プレフィスエラーが割り込み要因として扱われます。

SYEREN ビット (受信 SYNC エラー許可)

SYEREN ビットは受信 SYNC エラーを割り込み要因として扱うかどうかを指定します。

0 にすると、受信 SYNC エラーが割り込み要因として扱われません。1 にすると、受信 SYNC エラーが割り込み要因として扱われます。

SBEREN ビット (スタートビットエラー許可)

SBEREN ビットはスタートビットエラーを割り込み要因として扱うかどうかを指定します。

0 にすると、スタートビットエラーが割り込み要因として扱われません。1 にすると、スタートビットエラーが割り込み要因として扱われます。

28.2.13 DCR : ドライバコントロールレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x30

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	DENG T[4:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	—	—	—	DEAST[4:0]				—	—	—	—	—	—	—	—	—	DEPOL
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	機能	R/W
0	DEPOL	ドライバの有効極性選択 調歩同期式モードでのみ有効です。 0: DEn 信号がアクティブ High 1: DEn 信号がアクティブ Low	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12:8	DEAST[4:0]	ドライバアサート時間 調歩同期式モードでのみ有効です。 ドライバアサート時間を設定します。DEN = 1 のとき、通常の送信待機時間に加えてドライバアサート時間が挿入されます。 ビット DEAST[4:0] = 0x00 の設定は禁止です。	R/W
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20:16	DENG T[4:0]	ドライバネゲート時間 調歩同期式モードでのみ有効です。 ドライバネゲート時間を設定します。DEN = 1 のとき、ストップビット送信終了の後にドライバネゲート時間が挿入されます。 ビット DENG T[4:0] = 0x00 の設定は禁止です。	R/W
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-3

DEPOL ビット (ドライバの有効極性選択)

DEn 信号のアクティブレベルを選択します。

DEAST[4:0] ビット (ドライバアサート時間)

ドライバアサート時間 (DEn (ドライバ有効) 信号の起動からスタートビットの開始までの時間) を設定します。これは、基本クロック期間で表されます。

ドライバアサート時間

= DEAST[4:0] 設定値 × 基本クロック期間 + 送信待機時間

DENG T[4:0] ビット (ドライバネゲート時間)

ドライバネゲート時間 (送信メッセージの最後のストップビットの終了から DEn (ドライバ有効) 信号が無効になるまでの時間) を設定します。これは、基本クロック期間で表されます。

ドライバネゲート時間

= DENG T[4:0] 設定値 × 基本クロック期間

ドライバネゲート時間中に送信データが書き込まれた場合は、書き込みのタイミングによって送信開始動作が変わります。DEn 信号は有効なまま、送信待機時間の経過後、スタートビットの送信が開始されることがあります。

す。また、DEn 信号は 1 回無効になる可能性があり、スタートビットの送信はドライバアサート時間が経過した後で開始される可能性があります。

28.2.14 XCR0 : 簡易 LIN コントロールレジスタ 0

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0, 1)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0, 1)

Offset address: 0x34

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	BCCS[1:0]	—	AEDIE	COFIE	BFDIE	—	—	BCDIE	BFOIE	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PIBS[2:0]			PIBE	CF1DS[1:0]	CF0RE	BFE	—	—	—	—	—	—	—	TCSS[1:0]	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	TCSS[1:0]	タイマカウントクロックソース選択 簡易 LIN モードで有効です。 簡易 LIN モジュールにおけるタイマのクロックソースを選択します。 0 0: TCLK/4 0 1: TCLK/16 1 0: TCLK/64 1 1: TCLK/64	R/W ^(注1)
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	BFE	ブレークフィールド許可 スタートフレームの Break Field の有無を設定します。 0: Break Field なし 1: Break Field あり	R/W ^(注3)
9	CF0RE	コントロールフィールド 0 許可 スタートフレームの Control Field 0 の有無を設定します。 0: Control Field 0 なし 1: Control Field 0 あり	R/W ^(注3)
11:10	CF1DS[1:0]	コントロールフィールド 1 コンペアデータ選択 コントロールフィールド 1 のコンペアデータを選択します。 0 0: XCR1.PCF1D[7:0] を比較データとして選択 0 1: XCR1.SCF1D[7:0] を比較データとして選択 1 0: XCR1.PCF1D[7:0] と XCR1.SCF1D[7:0] の両方を比較データとして選択 1 1: 設定禁止	R/W ^(注3)
12	PIBE	優先割り込みビット許可 0: 優先割り込みビットは無効 1: 優先割り込みビットは有効	R/W ^(注3)
15:13	PIBS[2:0]	優先割り込みビット選択 Control Field 1 のビット 1~7 のいずれかを優先割り込みビットとして指定します。 0 0 0: コントロールフィールド 1 のビット 0 0 0 1: コントロールフィールド 1 のビット 1 0 1 0: コントロールフィールド 1 のビット 2 0 1 1: コントロールフィールド 1 のビット 3 1 0 0: コントロールフィールド 1 のビット 4 1 0 1: コントロールフィールド 1 のビット 5 1 1 0: コントロールフィールド 1 のビット 6 1 1 1: コントロールフィールド 1 のビット 7	R/W ^(注3)
16	BFOIE	ブレークフィールド出力完了割り込み許可 Break Field 出力完了を SCIn_TXI 割り込み要因として含めるかどうかを選択します。 0: Break Field 出力完了は、SCIn_TXI 割り込み要因には含まれていません。 1: Break field 出力完了を SCIn_TXI 割り込み要因に含める	R/W

ビット	シンボル	機能	R/W
17	BCDIE	バス衝突検出割り込み許可 バス衝突が検出されたとき、SCIn_ERI 割り込みを出力するかどうかを選択します。 0: バス競合検出を SCIn_ERI 割り込み要因に含めない 1: バス競合検出を SCIn_ERI 割り込み要因に含める	R/W
19:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	BFDIE	ブレークフィールド検出割り込み許可 Break Field が検出されたとき、SCIn_BFD 割り込みを出力するかどうかを選択します。 0: ブレークフィールド検出割り込みは無効 1: ブレークフィールド検出割り込みは有効	R/W
21	COFIE	カウンタオーバーフロー割り込み許可 カウンタオーバーフローを SCIn_ERI 割り込み要因として含めるかどうかを選択します。 0: カウンタオーバーフローを SCIn_ERI 割り込み要因に含めない 1: カウンタオーバーフローを SCIn_ERI 割り込み要因に含める	R/W
22	AEDIE	有効エッジ検出割り込み許可 有効エッジが検出されたときに SCIn_AED 割り込みを出力するかどうかを選択します。 0: 有効エッジ検出割り込みは無効 1: 有効エッジ検出割り込みは有効	R/W
23	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25:24	BCCS[1:0]	バス衝突検出クロック選択 バス競合検出回路のサンプリングクロックを選択します。 CCR2.ABCS = 1 のとき、BCCS[1] = 1 の設定は禁止です。 0 0: 基本クロック(注2) 0 1: 基本クロック/2 1 0: 基本クロック/4 1 1: 設定禁止	R/W
31:26	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

注 1. TCSS[1:0]を書き換えできるのは、タイマが停止している場合 (TCST = 0、SDST = 0、および BMEN = 0) だけです。

注 2. 基本クロック : CCR2.ABCS が 0 のとき、1 ビットの 1/16 の期間。CCR2.ABCS が 1 のとき、1 ビットの 1/8 の期間。

注 3. このビットは、スタートフレーム受信動作に必要な設定ビットです。このビットの書き換えは、スタートフレームの受信も送信も実行中ではない時 (XCR1.SDST = 0 および XCR1.TCST = 0) に行います。

TCSS[1:0]ビット (タイマカウントクロックソース選択)

簡易 LIN モードのタイマのクロックソースを選択します。

BFE ビット (ブレークフィールド許可)

スタートフレームの Break Field の有無を設定します。

CF0RE ビット (コントロールフィールド 0 許可)

スタートフレームの Break Field 0 の有無を設定します。

CF1DS[1:0]ビット (コントロールフィールド 1 コンペアデータ選択)

Control Field 1 の比較データを選択します。

PIBE ビット (優先割り込みビット許可)

コントロールフィールド 1 の優先割り込みビット比較を許可するかどうかを選択します。PIBE ビットが 1 のときは、XCR1.CF1CE[7:0]の設定値に関係なく、PIBS[2:0]に指定したビットがコントロールフィールド 1 の一次比較データ (XCR1.PCF1D[7:0]) と比較されます。

PIBS[2:0]ビット (優先割り込みビット選択)

Control Field 1 の N ビット (N = 0~7) を優先割り込みビットとして指定します。

BFOIE ビット (ブレークフィールド出力完了割り込み許可)

Break Field 出力完了を SCIn_TXI 割り込み要因として含めるかどうかを選択します。CCR0.TIE を 1 に、CCR3.MOD [1: 0] を 110b にすると、Break Field 出力の完了時に SCIn_TXI を出力します。

BCDIE ビット (バス衝突検出割り込み許可)

バス衝突が検出されたとき、SCIn_ERI 割り込みを出力するかどうかなを選択します。簡易 LIN モード (CCR3.MOD[1:0] = 110b) では、BCDIE ビットで SCIn_ERI 出力制御が行われます。CCR3.MOD[1:0] = 110b かつ BCDIE = 1 の場合は、CCR0.RIE = 0 であっても、バス衝突が検出されると SCIn_ERI 割り込みが発行されます。

COFIE ビット (カウンタオーバーフロー割り込み許可)

カウンタオーバーフローを SCIn_ERI 割り込み要因として含めるかどうかなを選択します。カウンタオーバーフローが発生したら SCIn_ERI を出力するには、CCR0.RIE を 1 かつ CCR3.MOD [1:0] を 110b にする必要があります。

AEDIE ビット (有効エッジ検出割り込み許可)

有効エッジが検出されたときに SCIn_AED 割り込みを出力するかどうかなを選択します。有効エッジが検出されたら SCIn_AED を出力するには、XCR1.BMEN を 1 かつ CCR3.MOD [1:0] を 110b にする必要があります。

BCCS[1:0]ビット (バス衝突検出クロック選択)

バス競合検出回路のサンプリングクロックを選択します。

28.2.15 XCR1 : 簡易 LIN コントロールレジスタ 1

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0, 1)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0, 1)

Offset address: 0x38

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CF1CE[7:0]								SCF1D[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PCF1D[7:0]							—	—	BMEN	SDST	—	—	—	TCST	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TCST	ブレークフィールド出力タイマカウンタ開始トリガ 0: Break Field 出力タイマカウンタが停止 1: Break Field 出力タイマカウンタが開始	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	SDST	スタートフレーム検出許可 0: スタートフレーム/Break Field 検出が無効 1: スタートフレーム/Break Field 検出が有効 このビットと TCST ビットを同時に 1 に設定しないでください。	R/W
5	BMEN	ビットレート測定許可 このビットと SDST ビットを同時に 1 にします。このビットはいつでも 0 にすることができます。 0: ビットレート測定が無効 1: ビットレート測定が有効	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	PCF1D[7:0]	コントロールフィールド 1 の優先コンペアデータ コントロールフィールド 1 の優先コンペアデータ	R/W
23:16	SCF1D[7:0]	コントロールフィールド 1 の二次コンペアデータ コントロールフィールド 1 の二次コンペアデータ	R/W
31:24	CF1CE[7:0]	コントロールフィールド 1 コンペアビット許可 Control Field 1 の N ビットを比較するかどうかなを選択します。(N = 0~7) 0: Control Field 1 N ビットの比較が無効 1: Control Field 1 N ビットの比較が有効	R/W

注: S-TYPE-3、P-TYPE-3

TCST ビット (ブレイクフィールド出力タイマカウント開始トリガ)

[0 になる条件]

- TCST に 0 を書き込んだとき。Break Field 出力タイマカウントが停止し、TXDn 出力がアイドルレベルになります。
- XCR2.BFLW [15: 0] に設定された期間の Break Field 出力が完了したとき。

[1 になる条件]

- TCST に 1 を書き込んだとき。TXDn から Break Field 出力を開始します。Break Field 出力時に 1 を保持します。

SDST ビット (スタートフレーム検出許可)

SDST ビットに 1 を書き込むとスタートフレーム検出が開始します。XCR0.BFE = 1 を設定すると、スタートフレームの検出中と検出後にブレイクフィールドの検出が可能です。XCR0.BFE = 0 を設定すると、ブレイクフィールドを検出できません。

SDST ビットに 0 を書き込むと、スタートフレームの検出とブレイクフィールドの検出は停止します。ただし、停止時に XSR0.RXDSF = 0 であると、SCI コアはこのビットによってデータ受信を停止することはできません。受信完了後に、受信動作の停止または受信完了処理の実行 (CSR の RDRF をクリアまたは RDR を読み出し) を行うには、CCR0.RE に 0 を書き込みます。

BMEN ビット (ビットレート測定許可)

このビットと SDST ビットを同時に 1 にします。BMEN ビットを 1 にすると、コントロールフィールド 0 とコントロールフィールド 1 の有効エッジ間隔が測定されます。

PCF1D[7:0] ビット (コントロールフィールド 1 の優先コンペアデータ)

Control Field 1 の優先比較データを設定します。

SCF1D[7:0] ビット (コントロールフィールド 1 の二次コンペアデータ)

Control Field 1 の二次比較データを設定します。

CF1CE[7:0] ビット (コントロールフィールド 1 コンペアビット許可)

Control Field 1 の N ビットを比較するかどうかを選択します。(N = 0~7)

CF1CE[7:0] の各ビットがすべて 0 の場合 (CF1CE[7:0] = 0x00)、受信が完了して XSR0.CF1MF が設定されたときは常にコントロールフィールド 0 が一致したと判定されます。このビットは、PCF1D[7:0] ビットまたは SCF1D[7:0] ビットとともに使用する、比較許可ビットです。優先割り込みビット比較許可ビットではありません。

28.2.16 XCR2 : 簡易 LIN コントロールレジスタ 2

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0, 1)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0, 1)

Offset address: 0x3C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	BFLW[15:0]															
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CF0CE[7:0]							CF0D[7:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	CF0D[7:0]	コントロールフィールド 0 コンペアデータ コントロールフィールド 0 のコンペアデータ	R/W

ビット	シンボル	機能	R/W
15:8	CF0CE[7:0]	コントロールフィールド 0 コンペアビット許可 Control Field 0 の N ビットを比較するかどうかを選択します。(N = 0~7) 0: Control Field 0 N ビットの比較が無効 1: Control Field 0 N ビットの比較が有効	R/W
31:16	BFLW[15:0]	ブレイクフィールド長設定 このレジスタは Break Field 長を設定します。 Break Field 長は、(BFLW [15:0]設定値 + 1) * タイマのクロック このレジスタ設定の上限は 0xFFFFE です。 0xFFFFF に設定することは禁止されています。	R/W

注: S-TYPE-3、P-TYPE-3

CF0D[7:0]ビット (コントロールフィールド 0 コンペアデータ)

Control Field 0 の比較データ。

CF0CE[7:0]ビット (コントロールフィールド 0 コンペアビット許可)

Control Field 0 の N ビットを比較するかどうかを選択します。(N = 0~7)

CF0CE[7:0]の各ビットがすべて 0 の場合 (CF0CE[7:0] = 0x00)、受信が完了して XSR0.CF0MF が設定されたときは常にコントロールフィールド 0 が一致したと判定されます。

BFLW[15:0]ビット (ブレイクフィールド長設定)

BFLW[15:0]は 16 ビットの Break Field 長設定ビットであり、初期値は 0xFFFFE です。

Break Field 長を 1 フレーム以上に設定します。LIN 規格は、Break Field 長を 13 ビット以上と規定しています。

ブレイクフィールド送信時、TCST に 1 を書き込むと、SCI は TXDn にブレイクフィールドを出力します。XCR0.TCSS[1:0]で選択したタイマのクロックで、カウントアップを実施します。カウント値がこのレジスタに設定した値と一致したとき、カウントアップが停止し、TXDn からの Break Field 出力もまた停止します。

ブレイクフィールド受信時、SDST に 1 を書き込むと、スタートフレーム検出が有効になります。SCI は RXDn のネガティブエッジからカウントを開始します。タイマのクロックは XCR0.TCSS[1:0]で選択します。

カウンタの値が XCR2 に設定した値と一致した時は、ブレイクフィールドが検出されています。カウントアップは、次の有効なエッジまたはカウンタのオーバーフローまで続きます。

28.2.17 CSR : 共通ステータスレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 * n (n = 0~4, 9)
SCIn_B_NS = 0x5035_8000 + 0x0100 * n (n = 0~4, 9)

Offset address: 0x48

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	RDRF	TEND	TDRE	FER	PER	MFF	—	ORER	—	—	—	—	—	DFER	DPER	DCMF
Value after reset:	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RXDM ON	—	—	—	—	—	—	—	—	—	—	ERS	—	—	—	—
Value after reset:	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	—	読むと 0 が読めます。	R
4	ERS	エラーシグナルステータスフラグ スマートカードインタフェースモードでのみ有効です。 0: エラー信号 Low の応答なし 1: エラー信号 Low の応答あり	R
14:5	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
15	RXDMON	シリアル入力データモニタビット バスクロックによる同期化なしの RXDn 端子の状態が表示されます。 0: RINV が 0 のとき、RXDn 端子は Low になる RINV が 1 のとき、RXDn 端子は High になる 1: RINV が 0 のとき、RXDn 端子は High になる RINV が 1 のとき、RXDn 端子は Low になる	R
16	DCMF	データコンペアマッチフラグ 調歩同期式モードでのみ有効です。 0: 不一致 1: 一致	R
17	DPER	データコンペアマッチパリティエラーフラグ 調歩同期式モードでのみ有効です。 0: アドレス一致検出時にパリティエラーの発生なし 1: アドレス一致検出時にパリティエラーの発生あり	R
18	DFER	データコンペアマッチフレーミングエラーフラグ 調歩同期式モードでのみ有効です。 0: アドレス一致検出時にフレーミングエラーの発生なし 1: アドレス一致検出時にフレーミングエラーの発生あり	R
23:19	—	読むと 0 が読めます。	R
24	ORER	オーバーランエラーフラグ 0: オーバーランエラーの発生なし 1: オーバーランエラーの発生あり	R
25	—	読むと 0 が読めます。	R
26	MFF	モードフォルトエラーフラグ 簡易 SPI モードでのみ有効 0: モードフォルトエラーなし 1: モードフォルトエラーあり	R
27	PER	パリティエラーフラグ 0: 非 FIFO 選択時 (CCR3.FM = 0): パリティエラーの発生なし FIFO 選択時 (CCR3.FM = 1): 受信 FIFO 内のすべての受信データにパリティエラーなし 1: 非 FIFO 選択時 (CCR3.FM = 0): パリティエラーの発生あり FIFO 選択時 (CCR3.FM = 1): 受信 FIFO 内の受信データに 1 つまたは複数のパリティエラーの発生あり	R
28	FER	フレーミングエラーフラグ 0: 非 FIFO 選択時 (CCR3.FM = 0): フレーミングエラーの発生なし FIFO 選択時 (CCR3.FM = 1): 受信 FIFO 内のすべての受信データにフレーミングエラーなし 1: 非 FIFO 選択時 (CCR3.FM = 0): フレーミングエラーの発生あり FIFO 選択時 (CCR3.FM = 1): 受信 FIFO 内の受信データに 1 つまたは複数のフレーミングエラーの発生あり	R
29	TDRE	送信データエンプティフラグ 0: 非 FIFO 選択時 (CCR3.FM = 0): TDR レジスタに送信データあり FIFO 選択時 (CCR3.FM = 1): 送信 FIFO に書き込まれた送信データの数が、指定された送信トリガ数を超えている 1: 非 FIFO 選択時 (CCR3.FM = 0): TDR レジスタに送信データなし FIFO 選択時 (CCR3.FM = 1): 送信 FIFO に書き込まれた送信データの数が、指定された送信トリガ数以下である	R
30	TEND	送信終了フラグ 0: キャラクタが送信中または送信スタンバイ中 1: キャラクタの送信が完了、または Break Field を送信中	R
31	RDRF	受信データフルフラグ 0: 非 FIFO 選択時 (CCR3.FM = 0): RDR レジスタに受信データなし FIFO 選択時 (CCR3.FM = 1): 受信 FIFO に書き込まれた受信データの数が、指定された受信トリガ数より少ない 1: 非 FIFO 選択時 (CCR3.FM = 0): RDR レジスタに受信データあり FIFO 選択時 (CCR3.FM = 1): 受信 FIFO に書き込まれた受信データの数が、指定された受信トリガ数以上である	R

注. S-TYPE-3、P-TYPE-3

ERS ビット (エラーシグナルステータスフラグ)

[1 になる条件]

- エラー信号 Low がサンプリングされたとき

[0 になる条件]

- CFCLR.ERSC に 1 を書き込んだとき

DCMF ビット (データコンペアマッチフラグ)

DCMF ビットは、SCI が比較データ (CCR4.CMPD) と受信データの一致を検出することを示します。

CCR0.RE ビットを 0 にしても、DCMF フラグは影響を受けず、以前の値を保持します。

[1 になる条件]

- CCR0.DCME = 1 の状態で比較データ (CCR4.CMPD) と受信データが一致

[0 になる条件]

- CFCLR.DCMFC に 1 を書き込んだとき

DPER ビット (データコンペアマッチパリティエラーフラグ)

DPER ビットは、アドレス一致検出 (受信データの一致検出) 時に、パリティエラーが発生したことを示します。

CCR0.RE ビットを 0 にしても、DPER フラグは影響を受けず、以前の値を保持します。

[1 になる条件]

- アドレス一致が検出されたフレームでパリティエラーが検出されたとき

[0 になる条件]

- CFCLR.DPERC ビットに 1 を書き込んだとき

DFER ビット (データコンペアマッチフレーミングエラーフラグ)

DFER ビットは、アドレス一致検出 (受信データの一致検出) 時に、フレーミングエラーが発生したことを示します。

CCR0.RE ビットを 0 にしても、DFER フラグは影響を受けず、以前の値を保持します。

[1 になる条件]

- アドレス一致が検出されたフレームのストップビットが 0 のとき
2 ストップビットモードの場合、ストップビットの 1 ビット目のみが 1 であるか判定され、ストップビットの 2 ビット目はチェックされません。

[0 になる条件]

- CFCLR.DFERC ビットに 1 を書き込んだとき

ORER ビット (オーバーランエラーフラグ)

ORER ビットは、受信時にオーバーランエラーが発生して受信が異常終了したことを示します。

CCR0.RE ビットを 0 にしても、ORER フラグは影響を受けず、以前の状態を保持します。簡易 IIC モードでは、ORER ビットは使用されません。

[非 FIFO モード (CCR3.FM = 0) 時の 1 になる条件]

- RDR に格納されたエラーなしの受信データを RDR から読み出す前に、次のデータを受信した場合。
RDR レジスタは、オーバーランエラーが発生する前の受信データを保持しますが、後から受信したデータは失われます。ORER フラグが 1 の状態では、受信データは RDR レジスタに転送されません。

注. クロック同期式モードと簡易 SPI モードでは、シリアル受信は停止します。

[FIFO モード (CCR3.FM = 1) のときの 1 になる条件]

- 受信 FIFO が 16 個の受信データでフルになった状態で、次のシリアル受信が完了したとき

[0 になる条件]

- CFCLR.ORERC に 1 を書き込んだとき

MFF ビット (モードフォルトエラーフラグ)

MFF ビットは、モードフォルトエラーが発生したことを示します。マルチマスタ構成では、MFF フラグを読み出すとモードフォルトエラーの発生を判別できます。

[1 になる条件]

- 簡易 SPI モードでのマスタ動作 (CCR3.CKE[1:0]ビット = 00 または 01) 時に、SSn 端子入力が Low になったとき

[0 になる条件]

- CFCLR.MFFC ビットに 1 を書き込んだとき

PER ビット (パリティエラーフラグ)

PER ビットは、受信時にパリティエラーが発生して受信が異常終了したことを示します。

CCR0.RE ビットを 0 にしても、PER フラグは影響を受けず、以前の値を保持します。

クロック同期式モード、簡易 SPI モード、および簡易 IIC モードでは、PER ビットは使用されません。

[1 になる条件]

- 受信中にパリティエラーが検出されたとき。FIFO 選択モードでは、受信 FIFO データに 1 つ以上のパリティエラーが検出されたとき。
非 FIFO モードでは、パリティエラーが発生したときの受信データは RDR レジスタに転送されますが、SCI_{In} RXI 割り込み要求は発生しません。なお、PER フラグを 1 にすると、以降の受信データは RDR レジスタへ転送されません。

[0 になる条件]

- CFCLR.PERC ビットに 1 を書き込んだとき

FER ビット (フレーミングエラーフラグ)

FER ビットは、受信時にフレーミングエラーが発生して受信が異常終了したことを示します。

CCR0.RE ビットを 0 にしても、FER フラグは影響を受けず、以前の値を保持します。

クロック同期式モード、簡易 SPI モード、および簡易 IIC モードでは、FER ビットは使用されません。

[1 になる条件]

- 受信中にストップビットとして 0 がサンプリングされたとき FIFO 選択モードでは、受信 FIFO データにフレーミングエラーが 1 つ以上検出されたときマンチェスタモードでは、二つのサンプリング結果 (1/4 と 3/4 のサンプリングポイント) に関して 1 ストップビットがともに 1 ではないとき簡易 LIN モードでは、XCR1.SDST = 1 のとき、このビットが 1 に変わる条件が発生しても、それがブレイクフィールドである可能性があるため、(最長でブレイクフィールド評価タイミングまで) FER の設定タイミングに遅れが生じます。ブレイクフィールド評価タイミングの前に RXD_n 信号でエッジが検出された場合は、FER が検出されます。ブレイクフィールド評価タイミングの前に RXD_n 信号でエッジが検出されない場合は、ブレイクフィールドが検出されます。
2 ストップビットモードでは、ストップビットの 1 ビット目のみが 1 であるかチェックされ、2 ビット目はチェックされません。非 FIFO モードでは、フレーミングエラーが発生したときの受信データは RDR へ転送されますが、SCI_{In} RXI 割り込み要求は発生しません。さらに、FER フラグが 1 の状態では、以降の受信データは RDR へ転送されません。

[0 になる条件]

- CFCLR.FERC ビットに 1 を書き込んだとき

TDR ビット (送信データエンプティフラグ)

[非 FIFO 選択時 (CCR3.FM = 0)]

TDR ビットは TDR レジスタ内の送信データの有無を示します。

条件 CCR0.TE = 0 は条件 0 よりも優先されます。

その他の 1 になる条件と 0 になる条件が同時に満たされた場合、TDRE フラグは 0 になります。

[1 になる条件]

- CCR0.TE が 0 のとき
- TDR レジスタから TSR レジスタへデータが転送されたとき

[0 になる条件]

- CFCLR.TDREC ビットに 1 を書き込んだとき
- CCR0.TE が 1 の状態で、TDR レジスタに送信データを書き込んだとき

[FIFO 選択時 (CCR3.FM = 1)]

TDRE ビットは、データが送信 FIFO (TDR) から送信シフトレジスタ (TSR) へ転送されており、送信 FIFO 内のデータの数が指定された送信トリガ数以下であることを示します。

1 になる条件と 0 になる条件が同時に成立したとき、TDRE フラグは 0 になります。その後、送信 FIFO に格納されたデータ数が評価され、TTRG ビット値以下であると、PCLK 1 サイクル後にフラグは 1 になります。

[1 になる条件]

- 送信 FIFO に書き込まれた送信データの数が、指定された送信トリガ数以下である(注1)

注 1. 送信 FIFO は 16 段の FIFO レジスタであり、TDRE フラグが 1 のときに書き込み可能な最大データ数は「0x10 - FTSR.T[5:0]」になります。さらにデータを書き込んでも、そのデータは破棄されます。

[0 になる条件]

- CFCLR.TDREC ビットに 1 を書き込んだとき
- DTC または DMAC によって送信データが送信 FIFO に書き込まれたとき (ブロック転送の最終ブロックの転送)

TEND ビット (送信終了フラグ)

[非 FIFO 選択時 (CCR3.FM = 0)、かつ非スマートカードインタフェースモード (CCR3.MOD[2:0]≠001)]

TEND ビットは、送信が終了したことを示します。

[1 になる条件]

- CCR0.TE が 0 のとき
- CCR0.TE ビットを 0 から 1 に変更しても、TEND フラグは影響を受けず、値 1 を保持します。
- 送信キャラクタの最後尾ビットの送信時、TDR レジスタが更新されていないとき
- DE 制御機能が有効 (CCR3.DEN = 1) な状態で、DE ネグート時間の終了時に TDR レジスタが更新されていないとき
- Break Field が送信されるとき

[0 になる条件]

- CCR0.TE = 1 の状態で送信データが TDR レジスタに書き込まれた後で、同期遅延時間が経過したとき
- CCR0.TE ビット = 1 の状態で、CFCLR.TDREC ビットに 1 を書き込んだとき

[非 FIFO 選択時 (CCR3.FM = 0)、スマートカードインタフェースモード (CCR3.MOD [2:0] = 001) の場合]

受信側からのエラー信号がなく、さらなる送信データが TDR レジスタに転送可能となったとき、このビットが 1 になります。

[1 になる条件]

- CCR0.TE が 0 のとき
- CCR0.TE ビットを 0 から 1 に変更しても、TEND フラグは影響を受けず、値 1 を保持します。

- 1 バイトのデータを送信してから指定した期間が経過した後、ERS フラグが 0 で、TDR レジスタが更新されないとき。1 になるタイミングは、以下のようにレジスタの設定値によって決まります。
 - GM = 0、BLK = 0 のとき、送信開始から 12.5ETU 経過後
 - GM = 0、BLK = 1 のとき、送信開始から 11.5ETU 経過後
 - GM = 1、BLK = 0 のとき、送信開始から 11.0ETU 経過後
 - GM = 1、BLK = 1 のとき、送信開始から 11.0ETU 経過後

[0 になる条件]

- CCR0.TE = 1 の状態で送信データが TDR レジスタに書き込まれた後で、同期遅延時間が経過したとき
- CCR0.TE ビット = 1 の状態で、CFCLR.TDREC ビットに 1 を書き込んだとき

[FIFO 選択時 (CCR3.FM = 1)]

TEND ビットは、シリアルキャラクタの最後尾ビットの送信時に、送信 FIFO に有効なデータがなく、送信が停止したことを示します。

[1 になる条件]

- 1 バイトのシリアルキャラクタの最後尾ビット送信時に、送信 FIFO に送信データがないときに、TEND は 1 になる
- DE 制御機能が有効 (CCR3.DEN = 1) な状態で、DE ネゲート時間の終了時に TDR レジスタが更新されていないとき

[0 になる条件]

- CCR0.TE = 1 の状態で送信データが TDR レジスタに書き込まれた後で、同期遅延時間が経過したとき

RDRF ビット (受信データフルフラグ)

[非 FIFO 選択時 (CCR3.FM = 0)]

RDRF ビットは、RDR レジスタ内の受信データの有無を示します。

[1 になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタへ受信データが転送されたとき

[0 になる条件]

- CFCLR.RDRFC ビットに 1 を書き込んだとき
- RDR レジスタからデータが読み出されたとき

[FIFO 選択時 (CCR3.FM = 1)]

RDRF ビットは、受信データが FIFO データレジスタ (RDR) へ転送されて、受信 FIFO 内のデータの数が指定された受信トリガ数以上であることを示します。FCR.RTRG が 1 であり、受信 FIFO 内のデータの数が 1 以上のときに、RDRF が設定されます。

[1 になる条件]

- 受信 FIFO 内の受信データの数が、指定された受信トリガ数以上である場合、RDRF は 1 になる(注1)

注 1. 受信 FIFO は 16 段の FIFO レジスタであるため、RDRF が 1 のときに読み出し可能な最大のデータ数は、指定された受信データカウント数 (FDR.R[5:0]) と同等です。受信 FIFO 内のデータをすべて読み出した後に、さらに読み出しを実行すると、不定値が読み出されます。

[0 になる条件]

- CFCLR.RDRFC ビットに 1 を書き込んだとき
- DTC または DMAC によって受信データが受信 FIFO から読み出されたとき (ブロック転送の最終ブロックの転送)

1 になる条件と 0 になる条件が同時に成立したとき、RDRF フラグは 0 になります。その後、受信 FIFO に格納されたデータ数が評価され、RTRG ビット値以上であると、PCLK 1 サイクル後に RDRF フラグは 1 になります。

注. 割り込み通信時以外で非 FIFO が選択された場合、RDRF と TDRE を CFCLR レジスタでクリアしないでください。

28.2.18 ISR : 簡易 IIC ステータスレジスタ

Base address: SCLn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCLn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x4C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	IICSTIF	—	—	IICACKR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	IICACKR	ACK 受信データフラグ 0: ACK 受信 1: NACK 受信	R
1	—	読むと 0 が読めます。	R
2	—	読み出し値は不定です。	R
3	IICSTIF	開始/再開/停止条件生成完了フラグ 0: 各条件の生成要求がない状態、または条件が生成中の状態 1: 開始条件、再開条件、または停止条件の生成が完了した状態	R
5:4	—	読み出し値は不定です。	R
31:6	—	読むと 0 が読めます。	R

注. S-TYPE-3、P-TYPE-3

IICACKR ビット (ACK 受信データフラグ)

受信した ACK ビットおよび NACK ビットを、このビットから読み出すことができます。

IICACKR フラグは、ACK/NACK ビット受信時の SCLn クロックの立ち上がりのタイミングで更新されます。

IICSTIF ビット (開始/再開/停止条件生成完了フラグ)

このビットは、各条件の生成後に、生成が完了したことを示します。IICSTAREQ ビット、IICRSTAREQ ビット、または IICSTPREQ ビットを用いて各条件の生成を行うときは、IICSTIF フラグを 0 にしてから生成を実行してください。

CCR0.TEIE ビットで割り込み要求が許可されているとき、IICSTIF フラグが 1 の場合に STIn 要求が出力されません。

[1 になる条件]

- 開始条件、再開条件、または停止条件の生成完了 (ただし、1 になる条件が、以下に示す 0 になるフラグ条件と競合した場合は、0 になる条件が優先となります)。

[0 になる条件]

- ICFCLR.IICSTIFC ビットに 1 を書き込んだとき
- 簡易 IIC モードの動作ではないとき
- CCR0.TE ビットに 0 を書いたとき

28.2.19 FRSR : FIFO 受信ステータスレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x50

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	FNUM[5:0]						—	—	PNUM[5:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	R[5:0]						—	—	—	—	—	—	—	DR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0

ビット	シンボル	機能	R/W
0	DR	受信データレディフラグ 0: 受信中であるか、または正常受信後の FIFO に受信データが残っていない (受信 FIFO が空である) 1: しきい値以下のデータを受信 FIFO に格納後、一定期間次の受信データが受信されない	R
1	—	読み出し値は不定です。	R
7:2	—	読むと 0 が読めます。	R
13:8	R[5:0]	受信 FIFO データ数 CCR3.FM ビットが 1 のときに、調歩同期式モード (マルチプロセッサモードを含む)、クロック同期式モード、および簡易 SPI モードで有効です。 受信 FIFO に格納された受信データの数を示します。	R
15:14	—	読むと 0 が読めます。	R
21:16	PNUM[5:0]	パリティエラー数 調歩同期式モードでのみ有効 受信 FIFO データレジスタに格納された受信データのうち、パリティエラーのあるデータの数量を示します。	R
23:22	—	読むと 0 が読めます。	R
29:24	FNUM[5:0]	フレーミングエラー数 調歩同期式モードでのみ有効です。 受信 FIFO データレジスタに格納された受信データのうち、フレーミングエラーのあるデータの数量を示します。	R
31:30	—	読むと 0 が読めます。	R

注. S-TYPE-3、P-TYPE-3

DR ビット (受信データレディフラグ)

DR ビットは、受信 FIFO データレジスタに格納されたデータの数が指定された受信トリガ数を下回っていることと、調歩同期式モードにおいて最後のストップビットから 15 ETU 経過しても次のデータが受信されていないことを示します。このビットは、調歩同期式モード (マルチプロセッサモードを含む) において、FIFO 選択時のみ有効です。他のモードでは、このビットは 1 になりません。

[1 になる条件]

- 以下の条件が満たされたときに、DR ビットが 1 になります。
 - 指定された受信トリガ数より少ないデータが受信 FIFO データレジスタ (RDR) に受信された後、最後のストップビットから 15 ETU^(注1)経過しても次のデータが受信されないとき
 - CSR.FER フラグと CSR.PER フラグが 0 のとき

注 1. これは、8 ビットフォーマットで 1 ストップビットが選択されている場合の 1.5 フレーム分に相当します (ETU: Elementary Time Unit)。

[0 になる条件]

- 受信 FIFO データレジスタ (RDR レジスタ) 内の受信データをすべて読み出し、FFCLR.DRC ビットに 1 を書き込んだとき
- CCR3.FM ビットが 0 の場合。

R[5:0]ビット (受信 FIFO データ数)

R[5:0]ビットは、受信 FIFO データレジスタに格納された受信データの数量を示します。

0x00 は受信データがないことを意味します。0x10 は受信 FIFO がいっぱいであることを意味します。

PNUM[5:0]ビット (パリティエラー数)

この値は、受信 FIFO データレジスタに格納されたデータのうち、パリティエラーのあるものの数量を示します。

FNUM[5:0]ビット (フレーミングエラー数)

この値は、受信 FIFO データレジスタに格納されたデータのうち、フレーミングエラーのあるものの数量を示します。

28.2.20 FTSR : FIFO 送信ステータスレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x54

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	T[5:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	T[5:0]	送信 FIFO データ数 CCR3.FM ビットが 1 のときに、調歩同期式モード (マルチプロセッサモードを含む)、クロック同期式モード、および簡易 SPI モードで有効です。 送信 FIFO に格納された未送信データの数を示します。	R
31:6	—	読むと 0 が読めます。	R

注. S-TYPE-3、P-TYPE-3

T[5:0]ビット (送信 FIFO データ数)

T[5:0]ビットは、送信 FIFO に格納された未送信データの数を示します。

0x00 は、非送信データがないことを意味します。0x10 は、送信 FIFO がフルであることを意味します。

28.2.21 MSR : マンチェスタステータスレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0)

Offset address: 0x58

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	RSYN C	—	MER	—	SBER	SYER	PFER
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PFER	プレフィスエラーフラグ このビットはプレフィスエラー（パターン不一致）が検出されたときに設定されます。 0: プレフィスエラーの検出なし 1: プレフィスエラーの検出あり	R
1	SYER	SYNC エラーフラグ このビットは受信再タイミング時の調節可能範囲でエッジが検出されなかったときに設定されます。 0: 受信 SYNC エラーの検出なし 1: 受信 SYNC エラーの検出あり	R
2	SBER	スタートビットエラーフラグ このビットはスタートビット領域でパターン不一致が検出されたときに設定されます。 0: スタートビットエラーの検出なし 1: スタートビットエラーの検出あり	R
3	—	読むと 0 が読めます。	R
4	MER	マンチェスタエラーフラグ マンチェスタモードでのみ有効 0: マンチェスタエラーの発生なし 1: マンチェスタエラーの発生あり	R
5	—	読むと 0 が読めます。	R
6	RSYNC	受信 SYNC データビット マンチェスタモードで MCR.SBSEL = 1 であるときに有効です。それ以外の場合 0 が読み出されます。 0: 受信したスタートビットは DATA SYNC です。 1: 受信したスタートビットは COMMAND SYNC です。	R
31:7	—	読むと 0 が読めます。	R

注. S-TYPE-3、P-TYPE-3

PFER ビット（プレフィスエラーフラグ）

PFER ビットはマンチェスタモードでのフレーム受信時にプレフィスエラーを検出したことを示します。

CCR0 の RE ビットを 0（シリアル受信動作を禁止）にしても、PFER フラグは影響を受けず、以前の値を保持します。

[1 になる条件]

- マンチェスタモードでのフレーム受信時にプレフィスエラーが検出されたとき
プレフィスエラーが発生したときに以下の動作が行われます。
 - MCR.PFEREN = 1 の場合
受信データは RDR レジスタに転送されず、SCIn_RXI 割り込み要求も発生しません。代わりに SCIn_ERI 割り込み要求が発生します。なお、PFER フラグを 1 にすると、以降の受信データは RDR レジスタへ転送されません。
 - MCR.PFEREN = 0 の場合

受信データが RDR レジスタに転送され、SCIn_RXI 割り込み要求が発生します。SCIn_ERI 割り込み要求は発生しません。PFER フラグが 1 になっていても以降の受信動作には影響しません。

[0 になる条件]

- MFCLR.PFERC に 1 を書き込む。

SYER ビット (SYNC エラーフラグ)

SYER ビットはマンチェスタモードで MCR.ERTEN=1 (マンチェスタエッジ再タイミング許可) の場合のフレーム受信時に受信 SYNC エラーを検出したことを示します。

CCR0 の RE ビットを 0 (シリアル受信動作を禁止) にしても、SYER フラグは影響を受けず、以前の値を保持します。

[1 になる条件]

- マンチェスタモードでのフレーム受信時に受信 SYNC エラーが検出されたとき受信 SYNC エラーが発生したときに以下の動作が行われます。
 - MCR.SYEREN = 1 の場合
受信データが RDR レジスタに転送されますが、SCIn_RXI 割り込み要求は発生しません。代わりに SCIn_ERI 割り込み要求が発生します。なお、SYER フラグを 1 にすると、以降の受信データは RDR レジスタへ転送されません。
 - MCR.SYEREN = 0 の場合
受信データが RDR レジスタに転送され、SCIn_RXI 割り込み要求が発生します。SCIn_ERI 割り込み要求は発生しません。SYER フラグが 1 になっていても以降の受信動作には影響しません。

[0 になる条件]

- MFCLR.SYERC に 1 を書き込む。

SBER ビット (スタートビットエラーフラグ)

SBER ビットはマンチェスタモードでのフレーム受信時にスタートビットエラーを検出したことを示します。

CCR0 の RE ビットを 0 (シリアル受信動作を禁止) にしても、SBER フラグは影響を受けず、以前の値を保持します。

[1 になる条件]

- マンチェスタモードでのフレーム受信時にスタートビットエラーが検出されたときスタートビットエラーが発生したときに以下の動作が行われます。
 - MCR.SBEREN = 1 の場合
受信データは RDR レジスタに転送されず、SCIn_RXI 割り込み要求も発生しません。代わりに SCIn_ERI 割り込み要求が発生します。なお、SBER フラグを 1 にすると、以降の受信データは RDR レジスタへ転送されません。
 - MCR.SBEREN = 0 の場合
受信データが RDR レジスタに転送され、SCIn_RXI 割り込み要求が発生します。SCIn_ERI 割り込み要求は発生しません。SBER フラグが 1 になっていても以降の受信動作には影響しません。

[0 になる条件]

- MFCLR.SBERC に 1 を書き込む。

MER ビット (マンチェスタエラーフラグ)

マンチェスタモードでデータを受信すると、マンチェスタエラーが検出され表示されます。CCR0 の RE ビットを 0 (シリアル受信動作を禁止) にしても、MER フラグは影響を受けず、以前の値を保持します。

[1 になる条件]

- マンチェスタモードでの受信中に、受信フレームのデータ領域でマンチェスタコードエラーを検出したとき。エラー発生時は受信データが RDR レジスタに転送されますが、SCIn_RXI 割り込み要求は発生せず、SCIn_ERI 割り込み要求が発生します。マンチェスタエラーフラグが 1 の状態では、以降の受信データは RDR レジスタへ転送されません。マンチェスタエラーの詳細については、「[28.5.11. マンチェスタモードにおけるエラー](#)」を参照してください。

[0 になる条件]

- MFCLR.MERC に 1 を書き込む。

RSYNC ビット (受信 SYNC データビット)

このビットは、マンチェスターモード (CCR3.MOD[2:0] = 101b) で MCR.SBSEL = 1 であるとき、受信したスタートビットの SYNC のタイプを示します。そのほかの設定では、0 に固定されています。

28.2.22 XSR0 : 簡易 LIN ステータスレジスタ 0

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0, 1)
SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0, 1)

Offset address: 0x5C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CF1RD[7:0]								CF0RD[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	AEDF	COF	PIBDF	CF1MF	CF0MF	BDFD	BCDF	BFOF	—	—	—	—	—	—	RXDSF	SFSF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SFSF	スタートフレームステータスフラグ 0: スタートフレーム検出が無効またはスタートフレーム検出が完了 1: スタートフレーム検出前またはスタートフレーム検出中	R(注1)
1	RXDSF	RXDn 入力ステータスフラグ 0: SCI への RXDn 入力は有効 1: SCI への RXDn 入力は無効	R(注1)
7:2	—	読むと 0 が読めます。	R
8	BFOF	ブレークフィールド出力完了フラグ 0: ブレークフィールドは出力中であるか出力中ではない 1: ブレークフィールドの出力が完了している	R
9	BCDF	バス衝突検出フラグ 0: バス衝突が検出されなかった 1: バス衝突が検出された	R
10	BDFD	ブレークフィールド検出フラグ 0: ブレークフィールドが検出されなかった 1: ブレークフィールドが検出された	R
11	CF0MF	コントロールフィールド 0 コンペアマッチフラグ 0: コントロールフィールド 0 の受信データが設定データと不一致 1: コントロールフィールド 0 の受信データが設定データと一致	R
12	CF1MF	コントロールフィールド 1 コンペアマッチフラグ 0: コントロールフィールド 1 の受信データが設定データと不一致 1: コントロールフィールド 1 の受信データが設定データと一致	R
13	PIBDF	優先割り込みビット検出フラグ 0: 優先割り込みビットが検出されなかった 1: 優先割り込みビットが検出された	R
14	COF	カウンタオーバーフローフラグ 0: ブレークフィールド検出カウンタがオーバーフローしていない 1: ブレークフィールド検出カウンタがオーバーフローした	R
15	AEDF	有効エッジ検出フラグ 0: 有効エッジが検出されなかった 1: 有効エッジが検出された	R

ビット	シンボル	機能	R/W
23:16	CF0RD[7:0]	Control Field 0 受信データ Control Field 0 の受信データ。	R
31:24	CF1RD[7:0]	Control Field 1 受信データ Control Field 1 の受信データ。	R

注. S-TYPE-3、P-TYPE-3

注 1. PCLK が TCLK より速い場合、フラグが 1 になるタイミングは受信データフル割り込み (SCIn_RXI) 出力から遅延します。この条件下でこのフラグを参照するには、受信データフル割り込み (SCIn_RXI) 後に TCLK を 1 サイクル以上待ってから、このレジスタを読み出してください。

SFSF ビット (スタートフレームステータスフラグ)

スタートフレームを検出するかどうかを示します。

[1 になる条件]

- XCR1.SDST レジスタに 1 が書き込まれたとき
- コントロールフィールド 0 / コントロールフィールド 1 / インフォメーションフィールドのフェーズでブレークフィールドが検出され、コントロールフィールド 0 またはコントロールフィールド 1 の受信状態への遷移が発生したとき

[0 になる条件]

- XCR1.SDST が 0 のとき
- スタートフレーム検出が完了したとき

RXDSF ビット (RXDn 入力ステータスフラグ)

SCI コアへの RXDn 入力状態を示します。RXDSF ビットが 1 の場合、簡易 LIN モジュールのみが RXDn 入力を受信し、ブレークフィールドが検出され、SCI コアへ入力されません。

BFOF ビット (ブレークフィールド出力完了フラグ)

Break Field 出力の完了を示します。

XFCLR.BFOC に 1 を書き込むことで BFOF ビットを 0 にクリアすることができます。

BCDF ビット (バス衝突検出フラグ)

簡易 LIN 送信動作におけるバス競合の検出を示します。

XFCLR.BCDC に 1 を書き込むことで BCDF ビットを 0 にクリアすることができます。

BFDF ビット (ブレークフィールド検出フラグ)

Break Field 検出を示します。

XFCLR.BFDC に 1 を書き込むことで BFDF ビットを 0 にクリアすることができます。

CF0MF ビット (コントロールフィールド 0 コンペアマッチフラグ)

Control Field 0 と比較データのコンペアマッチを示します。

XFCLR.CF0MC に 1 を書き込むことで CF0MF ビットを 0 にクリアすることができます。

CF1MF ビット (コントロールフィールド 1 コンペアマッチフラグ)

Control Field 1 と比較データのコンペアマッチ検出を示します。

XFCLR.CF1MC に 1 を書き込むことで CF1MF ビットを 0 にクリアすることができます。

PIBDF ビット (優先割り込みビット検出フラグ)

Control Field 1 と優先割り込みビットのコンペアマッチ検出を示します。

XFCLR.PIBDC に 1 を書き込むことで PIBDF ビットを 0 にクリアすることができます。

COF ビット (カウンタオーバーフローフラグ)

簡易 LIN モードで 16 ビットカウンタがオーバーフローしたことを示します。

XFCLR.COFC に 1 を書き込むことで COF ビットを 0 にクリアすることができます。

AEDF ビット (有効エッジ検出フラグ)

アクティブエッジ検出を示します。

XFCLR.AEDC に 1 を書き込むことで AEDF ビットを 0 にクリアすることができます。また、XSR1.TCNT[15:0] を読み出したときにも 0 にクリアすることができます。

CF0RD[7:0] ビット (Control Field 0 受信データ)

Control Field 0 一致が検出された受信データを格納します。

CF1RD[7:0] ビット (Control Field 1 受信データ)

Control Field 1 一致が検出された受信データを格納します。

28.2.23 XSR1 : 簡易 LIN ステータスレジスタ 1

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0, 1)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0, 1)

Offset address: 0x60

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TCNT[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	TCNT[15:0]	タイマカウントキャプチャ値 16 ビットカウンタのキャプチャ値を格納します。初期値は 0000 です。	R
31:16	—	読むと 0 が読めます。	R

注. S-TYPE-3、P-TYPE-3

TCNT[15:0] ビット (タイマカウントキャプチャ値)

簡易 LIN モジュールの 16 ビットカウンタのキャプチャ値を格納します。

- スタートフレーム送信時
XSR1 は前回の値を保持します。
- ビットレート測定機能を無効にしてスタートフレームを受信する場合
Break Field 検出状態 (図 28.81 を参照) で Break Field が検出された場合、Break Field 長がキャプチャされ保持されます。(カウンタ値は RXDn の立ち上がりエッジでキャプチャされます。) Break Field が Break Field 検出状態以外の状態で検出された場合は、前の値を保持します。
カウンタがオーバーフローした場合はキャプチャされません。
- ビットレート測定機能を有効にしてスタートフレームを受信する場合
カウンタ値はキャプチャされ、有効エッジ (RXDn の両エッジ) で保持されます。ただし、ブレークフィールド検出状態では、有効エッジが発生してもカウンタ値はキャプチャされません。保持されたカウンタキャプチャ値は、XSR1 を読み出した時に解放されます。読み出し前に有効エッジが発生しても、カウンタ値はキャプチャされません。

28.2.24 CFCLR : 共通フラグクリアレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x68

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	RDRF C	—	TDRE C	FERC	PERC	MFFC	—	ORER C	—	—	—	—	—	DFER C	DPER C	DCMF C
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	ERSC	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	—	書く場合、0としてください。	W
4	ERSC	ERS クリアビット このビットを1にすると CSR.ERS ビットをクリアします。読むと常に0が読めます。	W
15:5	—	書く場合、0としてください。	W
16	DCMFC	DCMF クリアビット このビットを1にすると CSR.DCMF ビットをクリアします。読むと常に0が読めます。	W
17	DPERC	DPER クリアビット このビットを1にすると CSR.DPER ビットをクリアします。読むと常に0が読めます。	W
18	DFERC	DFER クリアビット このビットを1にすると CSR.DFER ビットをクリアします。読むと常に0が読めます。	W
23:19	—	書く場合、0としてください。	W
24	ORERC	ORER クリアビット このビットを1にすると CSR.ORER ビットをクリアします。読むと常に0が読めます。	W
25	—	書く場合、0としてください。	W
26	MFFC	MFF クリアビット このビットを1にすると CSR.MFF ビットをクリアします。読むと常に0が読めます。	W
27	PERC	PER クリアビット このビットを1にすると CSR.PER ビットをクリアします。読むと常に0が読めます。	W
28	FERC	FER クリアビット 本ビットを1にすると CSR.FER ビットをクリアします。読むと常に	W
29	TDREC	TDRE クリアビット このビットを1にすると CSR.TDRE ビットをクリアします。読むと常に0が読めます。	W
30	—	書く場合、0としてください。	W
31	RDRFC	RDRF クリアビット このビットを1にすると CSR.RDRF ビットをクリアします。読むと常に0が読めます。	W

注. S-TYPE-3、P-TYPE-3

28.2.25 ICFLR : 簡易 IIC フラグクリアレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x6C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	IICSTI FC	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	—	書く場合、0としてください。	W
3	IICSTIFC	IICSTIF クリアビット IICSTIF クリアビットを 1 にすると ISR.IICSTIF ビットをクリアします。読むと常に 0 が読めます。	W
31:4	—	書く場合、0としてください。	W

注. S-TYPE-3、P-TYPE-3

28.2.26 FFCLR : FIFO フラグクリアレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x70

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DRC
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DRC	DR クリアビット このビットを 1 にすると FRCSR.DR ビットをクリアします。読むと常に 0 が読めます。	W
31:1	—	書く場合、0としてください。	W

注. S-TYPE-3、P-TYPE-3

28.2.27 MFCLR : マンチェスタフラグクリアレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0)

Offset address: 0x74

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	MERC	—	SBER C	SYER C	PFER C
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PFERC	PFER クリアビット このビットを 1 にすると MSR.PFER ビットをクリアします。読むと常に 0 が読めます。	W
1	SYERC	SYER クリアビット このビットを 1 にすると MSR.SYER ビットをクリアします。読むと常に 0 が読めます。	W
2	SBERC	SBER クリアビット このビットを 1 にすると MSR.SBER ビットをクリアします。読むと常に 0 が読めます。	W
3	—	書く場合、0 としてください。	W
4	MERC	MER クリアビット このビットを 1 にすると MSR.MER ビットをクリアします。読むと常に 0 が読めます。	W
31:5	—	書く場合、0 としてください。	W

注: S-TYPE-3、P-TYPE-3

28.2.28 XFCLR : 簡易 LIN フラグクリアレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0, 1)
 SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0, 1)

Offset address: 0x78

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	AEDC	COFC	PIBDC	CF1M C	CF0M C	BFDC	BCDC	BFOC	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	—	書く場合、0 としてください。	W
8	BFOC	BFOF クリアビット このビットを 1 にすると XSR0.BFOF ビットをクリアします。読むと常に 0 が読めます。	W
9	BCDC	BCDF クリアビット 本ビットを 1 にすると XSR0.BCDF ビットをクリアします。読むと常に 0 が読めます。	W
10	BFDC	BFDF クリアビット 本ビットを 1 にすると XSR0.BFDF ビットをクリアします。読むと常に 0 が読めます。	W
11	CF0MC	CF0MF クリアビット このビットを 1 にすると XSR0.CF0MF ビットをクリアします。読むと常に 0 が読めます。	W

ビット	シンボル	機能	R/W
12	CF1MC	CF1MF クリアビット このビットを 1 にすると XSR0.CF1MF ビットをクリアします。読むと常に 0 が読めます。	W
13	PIBDC	PIBDF クリアビット 本ビットを 1 にすると XSR0.PIBDF ビットをクリアします。読むと常に 0 が読めます。	W
14	COFC	COFF クリアビット 本ビットを 1 にすると XSR0.COF ビットをクリアします。読むと常に 0 が読めます。	W
15	AEDC	AEDF クリアビット このビットを 1 にすると XSR0.AEDF ビットをクリアし、XSR1 レジスタの保持を解除します。読むと常に 0 が読めます。	W
31:16	—	書く場合、0 としてください。	W

注: S-TYPE-3、P-TYPE-3

28.2.29 CCSR : 通信許可ステータスレジスタ

Base address: SCIn_B = 0x4035_8000 + 0x0100 × n (n = 0~4, 9)
SCIn_B_NS = 0x5035_8000 + 0x0100 × n (n = 0~4, 9)

Offset address: 0x1C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	TIST	—	—	—	RIST

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	RIST	RE 内部ステータス 0: RE 信号内部ステート値 0 1: RE 信号内部ステート値 1	R
3:1	—	読むと 0 が読めます。	R
4	TIST	TE 内部ステータス 0: TE 信号内部ステート値 0 1: TE 信号内部ステート値 1	R
7:5	—	読むと 0 が読めます。	R

注: S-TYPE-3、P-TYPE-3

通信モジュールの動作クロックとコントロールレジスタの動作クロックは非同期で使うことができます。これらが非同期であっても、いくつかのコントロールレジスタ値が正常動作のために同期回路を通じて内部的に送信されるので、コントロールレジスタへの書き込み後にステートが内部的に反映されるまでにはある程度時間を要します。

通信は本レジスタに対応させるために CCR0 レジスタの TE ビットと RE ビットを許可します。次の通信のための制御ビットを書き換えるためにこれらの制御ビットが 1 から 0 に変わる時、TE ビットと RE ビットの信号は、内部ステートが 0 になった後に、次の制御ビットが書き換えられることを必要とします。通信モジュールのクロックが非常に遅い場合、TE ビットと RE ビットのステートは内部的に反映されません。この場合は、本レジスタを使用して内部ステートを確認することができます。

28.3 調歩同期式モードの動作

調歩同期式シリアル通信の一般的なデータフォーマットを図 28.6 に示します。1 フレームは、スタートビット (Low) で始まり、送受信データ、パリティビット、ストップビット (High) の順に構成されます。調歩同期式シリアル通信では、通信回線は通常、マーク状態 (High) に保たれています。

SCI は通信回線を監視しています。スタートビットを検出すると、シリアル通信を開始します。スタートビットの検出条件は、CCR3.RXDESEL ビットの設定に従います。CCR3.RXDESEL ビットが 0 であるとき、SCI はスペース (Low レベル) をスタートビットとみなします。RXDESEL ビットが 1 であるとき、SCI は立ち下がりエッジをスタートビットとみなします。

SCI 内部では送信部と受信部は独立しており、全二重通信が可能です。また、送信部と受信部はどちらも FIFO モードに加えてダブルバッファ構成になっているため、送受信中でもデータの読み出し/書き込みが可能であり、連続送受信動作が実現されます。




図 28.6 調歩同期式シリアル通信のデータフォーマット (8 ビットデータ/パリティあり/2 ストップビットの場合)

28.3.1 シリアル転送フォーマット

表 28.28 に、調歩同期式モードで設定できるシリアル転送フォーマットを示します。フォーマットは 18 種類あり、CCR1 レジスタおよび CCR3 レジスタの設定で選択できます。マルチプロセッサ機能の詳細については「[28.4. マルチプロセッサ通信機能](#)」を参照してください。

表 28.28 シリアル転送フォーマット (調歩同期式モード) (1/2)

CCR3		CCR1		CCR3	シリアル転送のフォーマットとフレーム長														
CHR[1:0]		PE	MP	STP	1	2	3	4	5	6	7	8	9	10	11	12	13		
0	0	0	0	0	ST	9 ビットデータ									SP				
0	0	0	0	1	ST	9 ビットデータ									SP	SP			
0	0	1	0	0	ST	9 ビットデータ									P	SP			
0	0	1	0	1	ST	9 ビットデータ									P	SP	SP		
1	0	0	0	0	ST	8 ビットデータ								SP					
1	0	0	0	1	ST	8 ビットデータ								SP	SP				
1	0	1	0	0	ST	8 ビットデータ								P	SP				
1	0	1	0	1	ST	8 ビットデータ								P	SP	SP			
1	1	0	0	0	ST	7 ビットデータ							SP						
1	1	0	0	1	ST	7 ビットデータ							SP	SP					

表 28.28 シリアル転送フォーマット (調歩同期式モード) (2/2)

CCR3		CCR1		CCR3	シリアル転送のフォーマットとフレーム長															
CHR[1:0]		PE	MP	STP	1	2	3	4	5	6	7	8	9	10	11	12	13			
1	1	1	0	0	ST	7ビットデータ							P	SP						
1	1	1	0	1	ST	7ビットデータ							P	SP	SP					
0	0	—	1	0	ST	9ビットデータ									MPB	SP				
0	0	—	1	1	ST	9ビットデータ									MPB	SP	SP			
1	0	—	1	0	ST	8ビットデータ								MPB	SP					
1	0	—	1	1	ST	8ビットデータ								MPB	SP	SP				
1	1	—	1	0	ST	7ビットデータ							MPB	SP						
1	1	—	1	1	ST	7ビットデータ							MPB	SP	SP					

ST: スタートビット
 SP: ストップビット
 P: パリティビット
 MPB: マルチプロセスビット

28.3.2 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCIはビットレートの16倍(注1)の周波数の基本クロックで動作します。

受信時はスタートビットの立ち下がりエッジを基本クロックでサンプリングして内部を同期化します。(注2)

また、図 28.7 に示すように、受信データは基本クロックの8パルス目(注1)の立ち上がりエッジでサンプリングされるため、各ビット(サンプリング時間を調整しない場合(CCR4.ASEN=0またはCCR4.ASEN=1かつCCR4.AST[2:0]=000b))の途中でデータが取り込まれます。調歩同期式モードでの受信マージンは以下の式(1)決定されます。

$$M = \left| \left(0.5 - \frac{1}{N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100 [\%] \quad \dots \quad \text{式 (1)}$$

注. M: 受信マージン

N: クロックに対するビットレートの比

基本クロックに対するビットレートの比率については、表 28.6 を参照してください。

D: クロックのデューティサイクル (D = 0.5~1.0)

L: フレーム長 (L = 9~13)

F: クロック周波数の偏差の絶対値

式 (1) で、F = 0、D = 0.5 とすると、受信マージンは下記の式で算出されます。

$$M = \{ 0.5 - 1 / (2 \times 16) \} \times 100 (\%) = 46.875 \%$$

これは計算上の値を表しています。システム設計の際には20~30%の余裕を持たせることが推奨されます。

注 1. これは、CCR2 レジスタの ABCS ビット、ABCSE ビット、および ABCSE2 ビットがいずれも 0 の場合の例です。CCR2 レジスタの ABCS ビットが 1 で ABCSE ビットと ABCSE2 ビットが 0 の場合は、ビットレートの 8 倍の周波数が基本クロックとなり、受信データは基本クロックの 4 パルス目の立ち上がりエッジでサンプリングされます。CCR2 レジスタの ABCSE ビットが 1 で ABCSE2 ビットが 0 の場合は、ビットレートの 6 倍の周波数が基本クロックとなり、受信データは基本クロックの 3 パルス目の立ち上がりエッジでサンプリングされます。CCR2 レジスタの ABCSE ビットが 0 で ABCSE2 ビットが 1 の場合は、ビットレートの 4 倍の周波数が基本クロックとなり、受信データは基本クロックの 2 パルス目の立ち上がりエッジでサンプリングされます。

注2. スタートビットの決定条件は以下の通りです。

サンプリングタイミング調整機能がオフ (ASEN = 0) :

スタートビットの決定条件は、Low 状態がビットの中間点より後ろまで続くことです。サンプリングタイミングと同様です。図 28.7 では、スタートビットを検出するためには Low 状態が 8 サイクルより長く続く必要があります。Low 状態が 8 サイクルより長く続かなかった場合は、SCI はこれをノイズと判断します。したがって SCI は受信を開始せず、スタートビットを待ちます。

サンプリングタイミング調整機能がオン (ASEN = 1) :

スタートビットの決定条件は、Low 状態がサンプリングタイミングまで継続することです。サンプリングタイミングを前に調整 (AJD = 1) すると、ノイズをスタートビットと誤って判断する可能性が増します。




図 28.7 調歩同期式モードでの受信データサンプリングタイミング

28.3.3 クロック

SCI の送受信クロックは、CCR3.CKE[1:0] ビットの設定により、内蔵ボーレートジェネレータが生成する内部クロック、または SCKn 端子に入力される外部クロックのいずれかを選択できます。

外部クロックを使用する場合は、SCKn 端子にビットレートの 16 倍 (CCR2.ABCS ビット = 0 のとき)、または 8 倍 (CCR2.ABCS ビット = 1 のとき) の周波数のクロックを入力する必要があります。

また、外部クロックを指定したときは、GPTn (n = 3, 4, 6, 7) の基本クロックを CCR2.ACS0 で選択することができます。

内部クロックで動作させるときは、SCKn 端子からクロックを出力させることができます。このとき出力されるクロックの周波数はビットレートと等しく、位相は図 28.8 に示すように、送信データの中間にクロックの立ち上がりエッジが来るように設定されます。

内部クロックを選択したときは、CCR0.TE ビットまたは CCR0.RE ビットを 1 に設定した後に SCKn 端子出力が行われます。




図 28.8 調歩同期式モードにおける出力クロックと送信データの位相関係 (CCR1.PE = 1、CCR3.CHR[1:0] = 10b、MP = 0、および STP = 1 の場合)

28.3.4 倍速動作とビットレートの6倍または4倍の周波数

CCR2.ABCS ビットを1にした場合、ABCS ビットが0の場合に比べて、SCIは2倍のビットレートで動作します。CCR2.BGDM ビットが1になっていると、基本クロックの周期は1/2倍になり、ビットレートはBGDM ビットが0の場合の2倍になります。CCR3.CKE[1] ビットを0にして、内蔵ボーレートジェネレータを選択した場合、ABCS ビットとBGDM ビットを1にすることにより、ABCS ビットとBGDM ビットが0の場合に比べて、SCIは4倍のビットレートで動作できるようになります。

CCR2のABCSE ビットを1にしてABCSE2 ビットを0にすると、基本クロックのパルス数は1ビット期間中6、基本クロックの周波数は半分になります。このとき、CCR2.ABCS ビット=0、CCR2.BGDM ビット=0、CCR2.ABCSE ビット=0、およびCCR2.ABCSE2 ビット=0の場合に比べて、RSCIは16/3倍のビットレートで動作します。

CCR2のABCSE ビットを1にしてABCSE2 ビットを1にすると、基本クロックのパルス数は1ビット期間中4、基本クロックの周波数は半分になります。このとき、CCR2.ABCS ビット=0、CCR2.BGDM ビット=0、CCR2.ABCSE ビット=0、およびCCR2.ABCSE2 ビット=0の場合に比べて、RSCIは8倍のビットレートで動作します。

「28.3.2. 調歩同期式モードの受信データサンプリングタイミングと受信マージン」の式(1)に示すとおり、CCR2のABCS ビット、ABCSE ビット、またはABCSE2 ビットが1の場合、受信マージンは減少します。そのため、目的のビットレートを達成できる場合は、CCR2のABCS ビット、ABCSE ビット、およびABCSE2 ビットを1にしてRSCIを使用することを推奨します。

28.3.5 CTS、RTS 機能

CTS 機能はCTS_n 端子入力を使用して送信を制御します。CCR1.CTSE ビットを1にすると、CTS 機能が有効になります。CTS、RTS 機能に対して、CTS_n RTS_n 端子を多重端子として設定することで、1端子で片方の機能を使用する設定または2端子 (CTS_n 信号に対してはCTS_n 端子、RTS_n 信号に対してはCTS_n RTS_n 端子) で各機能を独立に使用する専用設定を選択できます。これはCCR1.CTSPEN ビットにより設定されます。

CTS 機能が有効な場合、CTS_n RTS_n 端子入力がLowになると送信が開始されます。

FIFOが使用され、送信前にCTS_n RTS_n 信号がHighで保持されていても、送信は開始されません。よって、TDRレジスタへの書き込み回数とデータ格納回数は同じです (クロック同期式FIFOを使用する場合は異なります)。

送信中にCTS_n RTS_n 端子入力をHighにしても、送信中のフレームは影響を受けません。

RTS 機能は、CTS_n RTS_n 端子出力を使用して受信要求を行う機能で、受信可能な状態になるとLowを出力します。LowおよびHighを出力する条件は以下のとおりです。

[Lowになる条件]

下記条件をすべて満たす場合

非FIFO選択時

- CCR0.RE ビットが1
- 次の受信が可能な場合
 - 読み出し前の受信データがなく、受信しない
 - CSR.ORER、FER、PER フラグがすべて0

FIFO 選択時

- CCR0.RE ビットが 1
- 次の受信が可能な場合
 - 受信 FIFO (RDR) に書き込まれた受信データ数が FCR.RSTRG[4:0] の設定値より少ない
 - CSR.ORER (RDR.ORER) フラグが 0

[High になる条件]

- Low になる条件を満たさない場合

28.3.6 アドレス一致（受信データ一致）検出機能

アドレス一致検出機能は、調歩同期式モードでのみ使用可能です。

CCR0.DCME ビットを 1 にした場合^(注2)、1 フレーム分のデータを受信すると、SCI は受信データと CCR4.CMPD ビットの値を比較します。SCI によって受信データと比較データ (CCR4.CMPD^(注1)) の一致が検出された場合、SCI_{In}_RXI 割り込み要求を発生させることができます。

CCR3.MP ビットが 0 の場合は、受信フォーマットの有効データのみが比較対象になります。マルチプロセッサモード (CCR3.MP ビット=1) では、CCR0.IDSEL ビットが 1 の場合、MPB ビット=1 の受信データがアドレス一致の比較対象となり、MPB ビット=0 の受信データは、常に不一致として処理されます。

CCR0.IDSEL ビットが 0 の場合、受信データの MPB ビットの値にかかわらず、SCI はアドレス一致検出を実行します。

受信データと比較データ (CCR4.CMPD^(注1)) の一致が検出されるまで、受信データが読み飛ばされる（廃棄される）ので、SCI はパリティエラーもフレーミングエラーも検出することができません。

SCI が一致を検出すると、CCR0.DCME ビットは自動的にクリアされ、CSR.DCMF フラグは 1 になります。CCR0.IDSEL ビットが 1 の場合は、CCR0.MPIE ビットが自動的にクリアされます。また、CCR0.IDSEL ビットが 0 であれば、CCR0.MPIE ビットの値が保持されます。CCR0.RIE ビットが 1 になっていると、SCI は SCI_{In}_RXI 割り込み要求を発行します。

一致が検出された受信データに対して、SCI がフレーミングエラーを検出すると、CSR.DFER フラグが 1 になります。また、そのフレームにパリティエラーを検出すると、CSR.DPER フラグが 1 になります。比較された受信データおよび MPB ビットは RDR レジスタに格納されません。また、CSR.RDRF フラグは 0 を保持します。

SCI が一致を検出すると、CCR0.DCME ビットは自動的にクリアされ、SCI は現在のレジスタ設定に基づいて次のデータを連続して受信します。

CSR.DFER フラグまたは CSR.DPER フラグが 1 の状態では、アドレス一致検出は実行されません。アドレス一致検出機能を有効にする場合は、事前に DCCR.DFER フラグと DCCR.DPER フラグを 0 にしてください。

アドレス一致検出機能の例を図 28.9 と図 28.10 に示します。

注 1. 比較対象は、以下の 3 種類のビット長から選択できます。7 ビット長の CMPD[6:0]、8 ビット長の CMPD[7:0]、および 9 ビット長の CMPD[8:0]

注 2. アドレス一致検出を実行する受信フレームのスタートビットを受信する前に、CCR0.DCME ビットを 1 にしてください。




図 28.9 アドレス一致検出の例 (1) (通常モードとマルチプロセッサモード)




図 28.10 アドレス一致検出の例 (2) (マルチプロセッサモード)

28.3.7 SCI の初期化 (調歩同期式モード)

データを送受信する前に、最初に初期値 0 を CCR0.TE ビットおよび CCR0.RE ビット (または CCR0 レジスタ) に書き込み、次に SCI の初期設定 (非 FIFO 選択時または FIFO 選択時) を表 28.29 と表 28.30 のフローチャートに従って続けてください。動作モードまたは通信フォーマットを変更する場合も、CCR0.TE ビットおよび CCR0.RE ビットを初期値にしてから変更してください。

調歩同期式モードで外部クロックを使用する場合は、初期化の期間も含めてクロックを供給してください。

注. CCR0.RE ビットを 0 にしても、CSR レジスタと RDR レジスタは初期化されません。FIFO 選択時に TE ビットが 0 の場合、選択した FIFO バッファに対する TEND フラグは初期化されません。

動作モードの変更時にも注意してください。

注. CCR0.TIE ビットが 1 の状態で、CCR0.TE ビットを 0 から 1 に変更すると、SCIn_TXI 割り込み要求が発生します。

表 28.29 調歩同期式モードにおける SCI の初期化フローチャート例（非 FIFO 選択時）

番号	ステップ名	説明
1	初期化を開始	—
2	CCR0 を設定	CCR0.TEIE、TIE、RIE、TE、RE の各ビットを 0 に設定。初期設定から変更していない場合は、この手順を省略できます。
3	CCR3 を設定	以下の機能と通信モードを設定します。 RS-485 のドライバ制御機能、FIFO 未使用、マルチプロセッサモード、通信モード (MOD[2:0] = 000b) 送信/受信フォーマット クロック許可 (クロック出力時の初期値を残します) 未使用ビットを初期値のままにします。
4	CCR2 を設定	ビットレート変調機能の設定(注1)(注2)、クロック選択、ビットレート設定(注2)を行います。
5	CCR1 を設定	ノイズフィルタ機能、ループバック機能、通信端子ステータス、パリティチェック機能、CTS _n _RTS _n 機能を設定します。
6	CCR4 を設定	サンプリングタイミング調整機能と送信タイミング調整機能の設定をします。
7	I/O ポート機能の設定	I/O ポートを設定して、TXD _n 、RXD _n 、および SCK _n 端子に必要な入出力機能を有効にします。
8	CCR3 を設定	クロックの出力時に、この段階でクロックイネーブルビット (CKE[1:0]) を設定します。このレジスタ設定の後、ただちにクロック端子が出力状態になります。
9	CFCLR を設定	以下のビットに 1 を書き込むことにより、対応するフラグを 0 にクリアします。CFCLR.RDRFC、FERC、PERC、MFRC、ORERC、DFERC、DPERC、DCMFC、ERSC リセットの後の初期化のフローで行う場合は、この段階を省略できます。
10	CCR0 を設定	TE ビットまたは RE ビットを 1 にします。割り込みを有効にするためには、TE ビット、TIE ビット、RE ビット、RIE ビットを 1 つの命令で同時に 1 にします。TE ビットおよび RE ビットを設定することで、TXD _n および RXD _n が使用可能となります。
11	初期化の完了	—

注 1. ビットレート変調機能を使用しない場合、この設定は不要です。

注 2. 外部クロックを使用する場合、この設定は不要です。

表 28.30 調歩同期式モードにおける SCI の初期化フローチャート例（FIFO 選択時） (1/2)

番号	ステップ名	説明
1	初期化を開始	—
2	CCR0 を設定	CCR0.TEIE、TIE、RIE、TE、RE の各ビットを 0 に設定。初期設定から変更していない場合は、この手順を省略できます。
3	CCR3 を設定	以下の機能と通信モードを設定します。 RS-485 のドライバ制御機能、FIFO 使用、マルチプロセッサモード、通信モード (MOD[2:0] = 000b) 送信/受信フォーマット クロック許可 (クロック出力時の初期値を残します) 未使用ビットを初期値のままにします。
4	CCR2 を設定	ビットレート変調機能の設定(注1)(注2)、クロック選択、ビットレート設定(注2)を行います。
5	CCR1 を設定	ノイズフィルタ機能、ループバック機能、通信端子ステータス、パリティチェック機能、CTS _n _RTS _n 機能を設定します。
6	CCR4 を設定	サンプリングタイミング調整機能と送信タイミング調整機能の設定をします。
7	FCR を設定	TFRST ビットおよび RFRST ビットを 1 にして、FIFO をエンプティにします。DRES ビット、TTRG[4:0] ビット、RTRG[4:0] ビット、および RSTRG[4:0] ビットを設定します。
8	I/O ポート機能の設定	I/O ポートを設定して、TXD _n 、RXD _n 、および SCK _n 端子に必要な入出力機能を有効にします。
9	CCR3 を設定	非同同期モードでクロック出力を選択する場合、CKE[1:0] ビットを設定してください。このレジスタ設定の後、ただちにクロック端子が出力状態になります。ただし、クロックは TE ビットまたは RE ビットを 1 にした後に動作します。

表 28.30 調歩同期式モードにおける SCI の初期化フローチャート例 (FIFO 選択時) (2/2)

番号	ステップ名	説明
10	CFCLR を設定	以下のビットに 1 を書き込むことにより、対応するフラグを 0 にクリアします。CFCLR.RDRFC、FERC、PERC、MFFC、ORERC、DFERC、DPERC、DCMFC、ERSC リセット後の初期化のフローで行う場合は、この段階を省略できます。
11	FFCLR を設定	FFCLR.BRKC ビット、DRC ビットに 1 を書き込むことにより、対応するフラグを 0 にクリアします。リセットの後の初期化のフローで行う場合は、この段階を省略できます。
12	CCR0 を設定	TE ビットまたは RE ビットを 1 にします。割り込みを有効にするためには、TE ビット、TIE ビット、RE ビット、RIE ビットを 1 つの命令で同時に 1 にします。TE ビットおよび RE ビットを設定することで、TXDn および RXDn が使用可能となります。
13	初期化の完了	—

注 1. ビットレート変調機能を使用しない場合、この設定は不要です。

注 2. 外部クロックを使用する場合、この設定は不要です。

図 28.11 に、リセット解除後にデータを転送し、表 28.29 または表 28.30 に従って SCI を調歩同期式モードに設定する際のタイミング例を示します。図に示す通り、TXDn 端子に端子機能を設定したとき、CCR0.TE ビットが 0 なので、端子はハイインピーダンスとなります。CCR0.TE を 1 に設定した後、送信データを書き込むと、データ送信を開始されます。TDR 書き込みからデータ送信開始までの送信ウェイト時間があります。調歩同期モードでは、この間 TXDn は High となります。




図 28.11 調歩同期モードでのデータ送信タイミング例

28.3.8 シリアルデータの送信 (調歩同期式モード)

(1) 非 FIFO 選択時

図 28.12、図 28.13、図 28.14 および図 28.15 に、調歩同期式モードにおけるシリアル送信の動作例を示します。

本項では、シリアル送信時の SCI の動作について説明します。

- SCI_n_TXI 割り込み処理ルーチンで TDR レジスタにデータが書き込まれると、SCI は TDR レジスタから TSR レジスタへデータを転送します。
なお、送信開始時の SCI_n_TXI 割り込み要求は、CCR0.TE ビットと CCR0.TIE ビットを 1 命令で同時に 1 にすることで発生します。
- CCR1.CTSE ビットが 0 (CTS 機能は無効) であるか、または CTS_n_RTS_n 端子の入力が Low であると、TDR レジスタから TSR レジスタへデータが転送され、送信が開始されます。CCR0.TIE ビットが 1 であれば、SCI_n_TXI 割り込み要求が発生します。この SCI_n_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が完了する前に、TDR レジスタに次の送信データを書き込むことで連続送信が可能になります。SCI_n_TEI 割り込み要求を使用する場合、SCI_n_TXI 割り込み要求に対応する処理ルーチン内で最終送信データを TDR レジスタに書き込んだ後、CCR0.TIE ビットを 0 (SCI_n_TXI 割り込み要求を禁止) にして、CCR0.TEIE ビットを 1 (SCI_n_TEI 割り込み要求を許可) にします。
- データは、以下の順に TXDn 端子から送り出されます。
 - スタートビット
 - 送信データ
 - パリティビットまたはマルチプロセッサビット (フォーマットによっては、ない場合もある)
 - ストップビット

4. ストップビットを送り出すタイミングで、SCI は TDR レジスタの更新をチェックします。
5. TDR レジスタが更新されていると、CCR1.CTSE ビットが 0 (CTS 機能は無効)、または CTSn_RTSn 端子の入力が Low に設定されていれば、次の送信データが TDR レジスタから TSR レジスタへ転送され、ストップビット送出後、次のフレームのシリアル送信が開始されます。
6. TDR レジスタが更新されていない場合は、CSR.TEND フラグが 1 になり、ストップビットを送り出した後、1 を出力するマーク状態になります。このとき、CCR0.TEIE ビットが 1 になっていると、CSR.TEND フラグが 1 になり、SCIn_TEI 割り込み要求が発生します。

図 28.12、図 28.13 図 28.14、および図 28.15 に、調歩同期式モードにおけるシリアル送信の動作例を示します。




図 28.12 調歩同期式モードにおけるシリアル送信の動作例 (1) (8 ビットデータ/パリティあり/1 ストップビット/CTS 機能不使用/送信開始時)




図 28.13 調歩同期式モードにおけるシリアル送信の動作例 (2) (8 ビットデータ/パリティあり/1ストップビット/CTS 機能使用/送信開始時)




図 28.14 調歩同期式モードにおけるシリアル送信の動作例 (3) (8 ビットデータ/パリティあり/1ストップビット/CTS 機能不使用/送信途中~送信完了時)




図 28.15 調歩同期式モードにおけるシリアル送信の動作例 (4)
 (8ビットデータ/パリティあり/1ストップビット/CTS 機能使用しない/送信途中~送信完了時)




図 28.16 調歩同期式モードにおけるシリアル送信のフローチャート例 (非 FIFO 選択時)

(2) FIFO 選択時

図 28.17 に、調歩同期式モード (FIFO 選択時) において TDR レジスタに書き込まれるデータフォーマットの例を示します。

データ長に対応したデータが FTDRH レジスタと FTDRL レジスタ TDR[8:0]に設定されます。使用しないビットには 0 を書いてください。TDR[15:8]→TDR[7:0]の順に書いてください。

データ長	レジスタ設定		TDR[15:0]内の送信データ														
	CCR3. CHR[1:0]		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1
7ビット	1	1	-	-	-	-	-	-	-	MPB T	-	-	TDR[6:0]				
8ビット	1	0	-	-	-	-	-	-	-	MPB T	-	TDR[7:0]					
9ビット	0	Don't care	-	-	-	-	-	-	-	MPB T	TDR[8:0]						

注. —: 無効書く場合、0としてください。

図 28.17 送信 FIFO (TDR) に書き込まれるデータフォーマット (FIFO 選択時)

本項では、シリアル送信時の SCI の動作について説明します。

- SCI_{In}_TXI 割り込み処理ルーチンで TDR レジスタにデータが書き込まれると、SCI は TDR レジスタから TSR レジスタへデータを転送します。TDR レジスタに書き込み可能なデータのバイト数は“16 - FTSR.T[5:0]”です。なお、送信開始時の SCI_{In}_TXI 割り込み要求は、CCR0.TE ビットと CCR0.TIE ビットを 1 命令で同時に 1 にすることで発生します。
- CCR1.CTSE ビットが 0 (CTS 機能は無効) であるか、または CTS_n_RTS_n 端子の入力が Low であると、TDR レジスタから TSR レジスタへデータが転送され、送信が開始されます。TDR レジスタに書き込まれた送信データ数が、指定された送信トリガ数以下るとき、CSR.TDFE ビットが 1 になります。CCR0.TIE ビットが 1 であれば、SCI_{In}_TXI 割り込み要求が発生します。この SCI_{In}_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が完了する前に、TDR レジスタに次の送信データを書き込むことで連続送信が可能になります。SCI_{In}_TEI 割り込み要求を使用する場合、SCI_{In}_TXI 割り込み要求に対応する処理ルーチン内で最終送信データを TDR レジスタ「28.3.8. シリアルデータの送信 (調歩同期式モード)」に書き込んだ後、CCR0.TIE ビットを 0 (SCI_{In}_TXI 割り込み要求を禁止) にして、CCR0.TEIE ビットを 1 (SCI_{In}_TEI 割り込み要求を許可) にします。
- データは、以下の順に TXD_n 端子から送り出されます。
 - スタートビット
 - 送信データ
 - パリティビットまたはマルチプロセッサビット (フォーマットによっては、ない場合もある)
 - ストップビット
- ストップビットを送り出すタイミングで、SCI は TDR レジスタに未送信データが残っていないかチェックします。
- 送信 FIFO (TDR) レジスタにデータがある場合、CCR1.CTSE ビットが 0 (CTS 機能は無効) であるか、または CTS_n_RTS_n 端子の入力が Low であると、次の送信データが TDR レジスタから TSR レジスタへ転送され、ストップビット送出後、次のフレームのシリアル送信が開始されます。
- 送信 FIFO (TDR) レジスタにデータがない場合、CSR レジスタの TEND フラグが 1 になり、ストップビットを送り出した後、1 を出力するマーク状態になります。CCR0.TEIE ビットが 1 であれば、SCI_{In}_TEI 割り込み要求が発生します。

図 28.18 に、調歩同期式モードにおける FIFO 選択時のシリアル送信のフローチャート例を示します。




図 28.18 調歩同期式モードにおけるシリアル送信のフローチャート例 (FIFO 選択時)

28.3.9 シリアルデータの受信 (調歩同期式モード)

(1) 非 FIFO 選択時

図 28.19 と図 28.20 に、調歩同期式モードにおけるシリアルデータ受信の動作例を示します。

シリアルデータの受信時、SCI は以下のように動作します。

1. CCR0.RE ビットが 1 になると、CTS_n_RTS_n 端子出力が Low になります。
2. SCI が通信回線を監視し、スタートビットを検出すると、内部を同期化して受信データを RSR レジスタに取り込み、パリティビットとストップビットをチェックします。
3. オーバーランエラーが発生した場合、CSR.ORER フラグが 1 になります。CCR0.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。受信データは RDR レジスタへ転送されません。
4. パリティエラーが検出された場合は、CSR.PER フラグが 1 になり、受信データが RDR レジスタへ転送されます。SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。

5. フレーミングエラーが検出された場合は、CSR.FER フラグが 1 になり、受信データが RDR レジスタへ転送されます。CCR0.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。
6. 正常に受信したときは、受信データが RDR レジスタへ転送されます。CCR0.RIE ビットが 1 であれば、SCIn_RXI 割り込み要求が発生します。この SCIn_RXI 割り込み処理ルーチンにおいて、次のデータ受信が終了する前に、RDR レジスタへ転送された受信データを読み出すことで連続受信が可能になります。RDR レジスタへ転送された受信データを読み出されると、CTSn_RTSn 端子出力が Low になります。




図 28.19 調歩同期式モードにおけるシリアル受信の動作例 (1) (RTS 機能を使用しない場合) (8 ビットデータ / パリティあり / 1 ストップビットの場合)




図 28.20 調歩同期式モードにおけるシリアル受信の動作例 (2) (RTS 機能を使用する場合) (8 ビットデータ / パリティあり / 1 ストップビットの場合)

受信エラーを検出した場合の CSR ステータスレジスタの各フラグの状態と受信データの処理を表 28.31 に示します。

受信エラーが検出されると、SCIn_ERI 割り込み要求は発生しますが、SCIn_RXI 割り込み要求は発生しません。受信エラーフラグが 1 の状態では受信動作を再開できません。したがって、ORER、FER、および PER フラグを 0 にしてから受信を再開してください。また、オーバーランエラー処理では、必ず RDR レジスタを読み出してください。受信動作中に CCR0.RE ビットを 0 にして受信動作を強制終了させた場合、RDR レジスタに読み出し前の受信データが残っている可能性があるため、RDR レジスタを読み出す必要があります。

図 28.21 と図 28.22 に、シリアル受信のフローチャート例を示します。

表 28.31 CSR ステータスレジスタのフラグの状態と受信データの処理

CSR ステータスレジスタのフラグ			受信データ	受信エラーの種類
ORER	FER	PER		
1	0	0	消失	オーバーランエラー
0	1	0	RDR へ転送	フレーミングエラー
0	0	1	RDR へ転送	パリティエラー
1	1	0	消失	オーバーランエラー+フレーミングエラー
1	0	1	消失	オーバーランエラー+パリティエラー
0	1	1	RDR へ転送	フレーミングエラー+パリティエラー
1	1	1	消失	オーバーランエラー+フレーミングエラー+パリティエラー




図 28.21 調歩同期式モードにおけるシリアル受信のフローチャート例 (非 FIFO 選択、アドレス一致検出無効時) (1)




図 28.22 調歩同期式モードにおけるシリアル受信のフローチャート例（非 FIFO 選択、アドレス一致検出無効時）(2)

(2) FIFO 選択時

図 28.23 に、調歩同期式モードにおいて受信 FIFO (RDR) レジスタに書き込まれるデータフォーマットの例を示します。

調歩同期式モードでは、RDR レジスタの MPB ビットに 0 が書き込まれます。データ長に対応したデータが RDR レジスタに書き込まれます。使用されないビットには、0 が書き込まれます。ソフトウェアが RDR レジスタを読み出すと、SCI は FER、PER、および RDR レジスタの受信データ (RDAT[8:0]) を次のデータで更新します。RDR レジスタの RDF、ORER、および DR フラグは、常に CSR レジスタの対応するフラグを反映しています。

データ長	レジスタ設定		RDR[31:0]、MPB、RDAT[8:0]の受信フラグ															
	CCR3.CHR[1:0]		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
7ビット	1	1	-	-	-	FFER	FPER	DR	MPB	0	0	RDAT[6:0]						
8ビット	1	0	-	-	-	FFER	FPER	DR	MPB	0	RDAT[7:0]							
9ビット	0	Don't care	-	-	-	FFER	FPER	DR	MPB	RDAT[8:0]								
	CCR3.CHR[1:0]		b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
7ビット	1	1	-	-	-	FER	PER	-	-	ORER	-	-	-	-	-	-	-	-
8ビット	1	0	-	-	-	FER	PER	-	-	ORER	-	-	-	-	-	-	-	-
9ビット	0	Don't care	-	-	-	FER	PER	-	-	ORER	-	-	-	-	-	-	-	-

注. MPB フラグ (RDR[9]) では常に 0 が読み出されます。
 データ長 7 ビット選択時、RDAT[8:7] ビットから 0 が読み出されます。
 データ長 8 ビット選択時、RDAT[8] ビットから 0 が読み出されます。

図 28.23 受信 FIFO (RDR) に格納されるデータフォーマット (FIFO 選択時)

FIFO 選択時、受信エラーを検出した場合の CSR レジスタの各ステータスフラグの状態と受信データの処理を表 28.32 に示します。図 28.24 と図 28.25 に、FIFO 選択時のシリアルデータ受信のフローチャートの例を示します。シリアルデータの受信時、SCI は以下のように動作します。

1. CCR0.RE ビットが 1 になると、CTS_n_RTS_n 端子出力が Low になります。
2. SCI が通信回線を監視し、スタートビットを検出すると、内部を同期化して受信データを RSR レジスタに取り込みます。
3. 通常の通信でオーバーランエラーが発生した場合、CSR.ORER フラグが 1 になります。CCR0.RIE ビットが 1 であれば、SCI_{In}_ERI 割り込み要求が発生します。受信データは RDR レジスタへ転送されません。
4. パリティエラーが検出された場合は、PER フラグと受信データが RDR レジスタへ転送されます。CCR0.RIE ビットが 1 であれば、SCI_{In}_ERI 割り込み要求が発生します。
5. フレーミングエラーが検出された場合は、FER フラグと受信データが RDR レジスタへ転送されます。CCR0.RIE ビットが 1 であれば、SCI_{In}_ERI 割り込み要求が発生します。
6. フレーミングエラーが検出された後、SCI によって連続受信データが 1 フレーム分 0 であることが検出された場合、受信動作が停止します。
7. RDR レジスタに格納されたデータ数が、指定された受信トリガ数より少なく、かつ、調歩同期式モードにおいて最後のストップビットから 15 ETU 経過しても次のデータが受信されていない場合は、FRSR.DR フラグが 1 になります。CCR0.RIE ビットが 1 で、FCR.DRES ビットが 0 の場合、SCI は SCI_{In}_RXI 割り込み要求を発生させます。FCR.DRES ビットが 1 の場合、SCI は SCI_{In}_ERI 割り込み要求を発生させます。
8. 正常に受信終了したときは、受信データが RDR レジスタへ転送されます。RDR に書き込まれた受信データ数が、指定された受信トリガ数以上であると、RDRF ビットが 1 になります。CCR0.RIE ビットが 1 であれば、SCI_{In}_RXI 割り込み要求が発生します。この SCI_{In}_RXI 割り込み処理ルーチンにおいて、オーバーランエラーが発生する前に、RDR レジスタへ転送された受信データを読み出すことで連続受信が可能になります。RDR レジスタへ転送された受信データ数が RTS トリガ数未満であると、CTS_n_RTS_n 端子出力が Low になります。

表 28.32 CSR ステータスレジスタのフラグの状態と受信データの処理 (FIFO 選択時) (1/2)

CSR 値			受信 FIFO (RDR)	受信エラーの種類
ORER	FER(注1)	PER(注1)	RDAT[8:0]	
1	0	0	消失	オーバーランエラー

表 28.32 CSR ステータスレジスタのフラグの状態と受信データの処理 (FIFO 選択時) (2/2)

CSR 値			受信 FIFO (RDR)	受信エラーの種類
ORER	FER(注1)	PER(注1)	RDAT[8:0]	
0	1	0	RDR へ転送	フレーミングエラー
0	0	1	RDR へ転送	パリティエラー
1	1	0	消失	オーバーランエラー+フレーミングエラー
1	0	1	消失	オーバーランエラー+パリティエラー
0	1	1	RDR へ転送	フレーミングエラー+パリティエラー
1	1	1	消失	オーバーランエラー+フレーミングエラー+パリティエラー

注 1. 本フラグは、受信完了時に受信データのエラー有無を示します。




図 28.24 調歩同期式モードにおけるシリアル受信のフローチャート例 (FIFO 選択、アドレス一致検出有効時) (1)




図 28.25 調歩同期式モードにおけるシリアル受信のフローチャート例 (FIFO 選択、アドレス一致検出無効時) (2)

28.3.10 受信サンプリングタイミング調節機能（調歩同期式モード）

フォトカプラ通過後の波形で立ち上がり転送時間と立ち下がり転送時間の差がある場合、ビットの中間部分での受信サンプリングタイミングが受信マージンに影響します。この場合、この機能を利用することで受信サンプリングタイミングをビットの中間部分から最適なタイミングに調整できます。

受信サンプリングタイミングは、下記の式によりビットの中間部分から調整します。また、調整方向は CCR4.AJD により設定されます。後ろ方向に調整 (CCR4.AJD = 0) の場合は AJD = +1 とし、前方向に調整 (CCR4.AJD = 1) の場合は AJD = -1 とします。

サンプリングタイミング調整 = ビットの間 + AJD × (基本クロック × CCR4.AST[2:0]設定値)

設定タイミングは、1 ビットごとの基本クロックサイクル数により制限されます。詳細は、表 28.33 を参照してください。

この機能を使用した場合の、フォトカプラを通過する通信の受信動作の概要を図 28.26、図 28.27 と図 28.28 に、本機能の動作の説明を図 28.29 に示します。

立ち上がり転送時間と立ち下がり転送時間に差がない場合はこの機能を使用しないでください。受信マージンに悪影響を及ぼす可能性があります。

表 28.33 設定レジスタの許容値（内部クロックを使用した調歩同期式モード）

CCR2.ABCSE2	CCR2.ABCSE	CCR2.ABCS	1ビットごとの基本クロックサイクル数	許容値	
				CCR4.AJD	CCR4.AST(注1)
1	0	x	4	0	000~011
				1	(注1)
0	1	x	6	0	000~010
				1	(注1)
0	0	1	8	0	000~011
				1	(注1)
0	0	0	16	0	000~111
				1	

注. x: Don't care

注 1. CCR4.AST の値が許容値を超えている場合、サンプリングはデフォルトのタイミングで行われます。(サンプリングの調整は行われません。)





図 28.26 フォトカプラを通過する受信のブロック図イメージ


(a) 「立ち下がり転送時間 >> 立ち上がり転送時間」の場合

受信波形の立ち下がりエッジは下図に示すように鈍くなります。この場合、受信サンプリングタイミングを前方向に調整すると (AJD = 1)、ビットの中間でサンプリング可能です。



(b) 「立ち下がり転送時間 << 立ち上がり転送時間」の場合

受信波形の立ち上がりエッジは下図に示すように鈍くなります。したがって、受信相手の受信マージンは悪化します。この場合、受信サンプリングタイミングを後方向に調整することにより受信マージンを改善できます。



↑ 未調整時の受信サンプリングタイミング
(ビットの中間部分)

↑ 調整後の受信サンプリングタイミング

注. この波形は受信サンプリングタイミング調整の動作イメージを示します。

注1. フォトカプラの不感時間設定

注2. 通信レートでのビット中央タイミング

注3. CCR4.AJD が 1 の場合、受信サンプリングタイミングを、CCR4.AST[2:0]ビットの設定値により前方向にシフトします。

注4. CCR4.AJD が 0 の場合、受信サンプリングタイミングを、ACTR.AST[2:0]ビットの設定値により後ろ方向にシフトします。

図 28.27 フォトカプラを通過する通信の受信動作の概要




図 28.28 受信サンプリングタイミング調整機能による受信マージン向上の例




図 28.29 受信サンプリングタイミングの調整動作の概要 (内部クロックを使用した調歩同期式モード)

28.3.11 送信タイミング調節機能（調歩同期式モード）

フォトカプラなどを経由した通信では、TXDn 出力信号の立ち上がりまたは立ち下がりの遷移時間が長い場合に、通信先で受信する波形が鈍くなります。この場合、受信マージンに影響する可能性があります。

このような場合は、通信先で送信タイミング調節機能を使用してビットの中間部分でサンプリングするようにします。

CCR4.ATEN が 1 の場合に、この機能により、CCR4.AET により設定されたエッジに対してエッジタイミングを次の式で算出されるタイミングに調節できます。

$$\text{調節エッジタイミング} = \text{基本クロック} \times \text{CCR4.ATT}[2:0]$$

さらに、調節エッジタイミングの上限は基本クロックの設定によって制限されます。詳細は、表 28.34 を参照してください。

この機能を使用した場合の、フォトカプラを通過する通信の送信動作イメージ図を図 28.30、図 28.31 と図 28.32 に、本機能の動作の概要を図 28.33 と図 28.34 に示します。

立ち上がり転送時間と立ち下がり転送時間に差がない場合はこの機能を使用しないでください。通信相手の受信マージンに悪影響を及ぼす可能性があります。

表 28.34 CCR4.AET と CCR4.ATT の許容値（内部クロックを使用した調歩同期式モード）

ABCSE2	ABCSE	ABCS	1ビットごとの基本クロックサイクル数	許容値	
				AET	ATT[2:0]
1	0	x	4	0	000~011
				1	
0	1	x	6	0	000~101
				1	
0	0	1	8	0	000~111
				1	
0	0	0	16	0	000~111
				1	

注. x: Don't care

注. ACTR.AET または ATT の値が許容範囲内でない場合、この SCI モジュールは送信タイミングの調節を行いません。





図 28.30 フォトカプラを通過する送信のブロック図イメージ

(a) 「立ち下がり転送時間 >> 立ち上がり転送時間」の場合

(a-1) 送信波形調整機能OFF (ATEN = 0) 時




送信波形の立ち下がりエッジは左図に示すように鈍くなります。

通信相手の受信波形では、ビットn-1のHigh期間が長くなり、ビットnのLow期間が短くなります。

この種のように通信波形が崩れると、通信相手のサンプリングタイミングによってはLow値がサンプリングできない恐れがあります。

(a-2) 送信波形調整機能ON (ATEN = 1) かつ立ち上がりエッジ調整時 (AET = 0)



そのため、TXDn波形の立ち上がりエッジタイミングを調整します。


SCIは、立ち下がりエッジを相対的に前にシフトできます。

立ち下がりエッジを相対的に前にシフトする

これにより通信相手は理想的な波形を受信できます。通信相手はデータを確実にサンプリングでき、受信マージンを確保できます。

(b) 「立ち下がり転送時間 << 立ち上がり転送時間」の場合

(b-1) 送信波形調整機能OFF (ATEN = 0) 時




送信波形の立ち上がりエッジは左図に示すように鈍くなります。

通信相手の受信波形では、ビットnのLow期間が長くなり、ビットn-1のHigh期間が短くなります。

この種のように通信波形が崩れると、通信相手のサンプリングタイミングによってはHigh値がサンプリングできない恐れがあります。

(b-2) 送信波形調整機能ON (ATEN = 1) かつ立ち下がりエッジ調整時 (AET = 1)



そのため、TXDn波形の立ち下がりエッジタイミングを調整します。

SCIは、立ち上がりエッジを相対的に前にシフトできます。

立ち上がりエッジを相対的に前にシフトする

これにより通信相手は理想的な波形を受信できます。通信相手はデータを確実にサンプリングでき、受信マージンを確保できます。

注. この波形は送信タイミング調節の動作イメージを示します。

注1. フォトカプラの不感時間

注2. CCR4.AET が 0 の場合、送信波形タイミングの立ち上がりエッジが、CCR4.ATT[2:0]の設定値により後ろにシフトされます。この MCU 送信波形は、立ち下がりエッジを相対的に前にシフトします。

注3. CCR4.AET が 1 の場合、送信波形タイミングの立ち下がりエッジが、CCR4.ATT[2:0]の設定値により後ろにシフトされます。この MCU 送信波形は、立ち上がりエッジを相対的に前にシフトします。


図 28.31 フォトカプラを通過する通信の送信動作の概要

送信タイミング調整機能使用時のフォトカブラを経由した通信の送信波形の説明


送信タイミング調整機能の使用時は、送信波形のエッジタイミングを調整し、通信相手の受信波形を補正してください。次の例は、8ビット長のデータの場合です。

(a) 「立ち下がりエッジ転送時間 >> 立ち上がり転送時間」の場合

送信タイミング調整機能不使用時




送信タイミング調整機能使用時




(b) 「立ち下がりエッジ転送時間 << 立ち上がり転送時間」の場合

送信タイミング調整機能不使用時



送信タイミング調整機能使用時



→ : この機能を使用したエッジタイミングの調整 ↑ : 通信相手のサンプリングタイミング


図 28.32 フォトカブラを経由する送信波形の説明

送信タイミング調整動作の説明

(a) 「立ち下がり転送時間 >> 立ち上がり転送時間」の場合

この場合、通信相手の受信波形のHigh期間が長くなり、Low期間が短くなります。そのため、本MCUは立ち下がりエッジのタイミングを調整することでエッジを相対的に前にシフトして波形を転送します。通信相手にとって1ビットあたりのLow期間と1ビットあたりのHigh期間が等しくなるように調整値 (ATT[2:0]) を設定してください。

この機能の動作を、6サイクル/1ビットの事例で説明します。



注 1. 送信タイミング立ち上がりエッジを、CCR4.ATT[2:0]ビットの設定値により後ろにシフトします。

図 28.33 AET が 0 の場合の送信タイミング調節動作の説明




図 28.34 AET が 1 の場合の送信タイミング調節動作の説明

28.4 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信の回線を共有することにより、複数のプロセッサ間でデータの送受信が可能になります。マルチプロセッサ通信では、各受信局にそれぞれ固有の ID コードが割り付けられます。シリアル通信サイクルは、受信局を指定する ID 送信サイクルと、指定された受信局にデータを送信するためのデータ送信サイクルで構成されます。

ID 送信サイクルとデータ送信サイクルの区別はマルチプロセッサビットで行います。

- マルチプロセッサビットが 1 のとき、送信サイクルは ID 送信サイクル
- マルチプロセッサビットが 0 のとき、送信サイクルはデータ送信サイクル

図 28.35 に、マルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。送信局は、まず受信局の ID コードに 1 を設定したマルチプロセッサビットを付加した通信データを送信します。続いて、送信データに 0 を設定したマルチプロセッサビットを付加した通信データを送信します。受信局は、マルチプロセッサビットが 1 の通信データを受信すると、受信した ID を自局の ID と比較します。2 つが一致した場合、受信局は、続いて送信される通信データを受信します。一致しなかった場合、マルチプロセッサビットが 1 の通信データを受信するまで、受信局は通信データを読み飛ばします。

1 対多通信に対応する機能であるため、RTS 制御はマルチプロセッサ通信機能では使用できません。




図 28.35 マルチプロセッサフォーマットを使用した通信例（データ 0xAA を受信局 A に送信する場合）

(1) 非 FIFO 選択時

この機能をサポートするため、SCI は CCR0.MPIE ビットを用意しています。MPIE ビットを 1 にすると、マルチプロセッサビットが 1 のデータを受信するまで、下記の動作が禁止されます。

- RSR レジスタから RDR レジスタへの受信データの転送
- 受信エラーの検出
- CSR レジスタの RDRF、ORER、FER の各ステータスフラグの設定

マルチプロセッサビットが 1 のキャラクタを SCI が受信すると、RDR.MPB ビットが 1 になるとともに、CCR0.MPIE ビットが自動的にクリアされ、SCI は非マルチプロセッサ受信動作に戻ります。CCR0.RIE ビットが 1 であれば、SCI_{In}_RXI 割り込みが発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビット機能は無効です。それ以外は、非マルチプロセッサの調歩同期式モードの動作と変わりません。マルチプロセッサ通信に使用されるクロックは、非マルチプロセッサの調歩同期式モードで使用するクロックと同一です。

(2) FIFO 選択時

データ送信では、ソフトウェアにおいて、TDR.TDAT 内の送信データに対応する TDR.MPBT (マルチプロセッサビット転送) ビットにデータを書き込む必要があります。データ受信では、受信データの一部であるマルチプロセッサビットが RDR.MPB ビットに書き込まれ、受信データは RDR.RDAT レジスタに書き込まれます。

MPIE ビットを 1 にすると、マルチプロセッサビットが 1 のデータを受信するまで、下記の動作が禁止されます。

- RSR レジスタから RDR.RDAT レジスタへの受信データの転送
- 受信エラーの検出
- DR の検出
- CSR レジスタの RDRF、ORER、FER の各ステータスフラグの設定

マルチプロセッサビットが 1 のキャラクタを SCI が受信すると、RDR.MPB ビットが 1 になるとともに、受信データが受信 FIFO (RDR.RDAT) に書き込まれます。CCR0.MPIE ビットが自動的にクリアされ、SCI は通常の受信動作に戻ります。CCR0.RIE ビットが 1 であれば、SCI_{In}_RXI 割り込みが発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビット機能は無効です。それ以外は通常の調歩同期式モードの FIFO 選択時と変わりません。

28.4.1 マルチプロセッサシリアルデータ送信

(1) 非 FIFO 選択時

図 28.36 に、マルチプロセッサデータ送信のフロー例を示します。ID 送信サイクルでは、TDR.MPBT ビットを 1 にして ID を送信してください。データ送信サイクルでは、MPBT ビットを 0 にしてデータを送信してください。その他の動作は、調歩同期式モードの動作と同じです。




図 28.36 マルチプロセッサシリアル送信のフローチャート例 (非 FIFO 選択時)

(2) FIFO 選択時

図 28.37 に、マルチプロセッサモードにおいて送信 FIFO (TDR) レジスタに書き込まれるデータフォーマットの例を示します。TDR.MPBT ビットは 1 になります。適切なデータ長のデータが送信 FIFO (TDR) レジスタに書き込まれます。使用しないビットには 0 を書いてください。

データ長	レジスタ設定		TDR[15:0]内の送信データ														
	CCR3.CHR[1:0]		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1
7ビット	1	1	-	-	-	-	-	-	MPBT	-	-	TDAT[6:0]					
8ビット	1	0	-	-	-	-	-	-	MPBT	-	TDAT[7:0]						
9ビット	0	Don't Care	-	-	-	-	-	-	MPBT	TDAT[8:0]							

注. — : 無効。書く場合、0 としてください。

図 28.37 マルチプロセッサモードにおいて送信 FIFO (TDR) に書き込まれるデータフォーマット (FIFO 選択時)

図 28.38 に、FIFO 選択時のマルチプロセッサシリアル送信のフローチャート例を示します。ID 送信サイクルでは、TDR.MPBT ビットを 1 にして ID を送信してください。データ送信サイクルでは、MPBT ビットを 0 にしてデータを送信してください。その他の動作は、調歩同期式モードにおける FIFO 選択時の動作と同じです。




図 28.38 マルチプロセッサモードにおけるシリアル送信のフローチャート例 (FIFO 選択時)

28.4.2 マルチプロセッサシリアルデータ受信

(1) 非 FIFO 選択時

図 28.40 と 図 28.41 に、マルチプロセッサシリアル受信のフローチャート例を示します。CCR0.MPIE ビットを 1 にすると、マルチプロセッサビットが 1 の通信データを受信するまで、通信データは読み飛ばされます。マルチプロセッサビットが 1 の通信データを受信すると、その受信データは RDR レジスタへ転送され、SCIn_RXI 割り込み要求が発生します。その他の動作は、調歩同期式モードの動作と同じです。

図 28.39 に、データ受信時の動作例を示します。




図 28.39 SCI の受信時の動作例 (8 ビットデータ/マルチプロセッサビットあり/1 ストップビットの場合)




図 28.40 マルチプロセッサシリアル受信のフローチャート例 (非 FIFO 選択時) (1)

- [1] 受信処理開始
- [2] ID受信サイクル：
CCR0.MPIEビットを1に設定して、IDの受信を待ちます。
初期化 [1] の時にこのビットを設定する場合は、この段階を省略できます。
- [3] SCIステータス確認およびIDの受信と比較：
最初のSCIn_RXI割り込みでRDRレジスタのデータを読み出して、それを自局のIDと比較します。自局のIDと一致しなかった場合、再びMPIEビットを1にして、次のSCIn_RXI割り込み要求を待ちます。
- [4] SCIn_RXI割り込みでのデータ受信：
SCIn_RXI割り込みルーチンで、RDRのデータを1回読み出します。
- [5] 受信エラー処理とブレークの検出：
受信エラーが発生した場合、CSRのORERフラグとFERフラグを読み出すことでエラーを判定します。所定のエラー処理を行った後、必ずORERフラグとFERフラグをクリアしてください。これらのフラグのいずれかが1の状態では受信を再開できません。フレーミングエラーの発生時、CSR.RXDMONビットを読み出すことでブレークの検出が可能です。




図 28.41 マルチプロセッサシリアル受信のフローチャート例 (非 FIFO 選択時) (2)

(2) FIFO 選択時

図 28.42 に、マルチプロセッサモードにおいて受信 FIFO (RDR) レジスタに書き込まれるデータフォーマットの例を示します。

マルチプロセッサモードでは、受信データの一部である MPB の値が RDR.MPB ビットに書き込まれます。RDR.FPER フラグおよび PER フラグに 0 が書き込まれます。適切なデータ長のデータが受信 FIFO (RDR) レジスタに書き込まれます。使用されないビットには、0 が書き込まれます。ソフトウェアが受信 FIFO (RDR) レジスタを読み出すと、SCI は RDR.FFER、FPER、MPB フラグ、および受信 FIFO (RDR) レジスタの受信データ (RDAT[8:0]) を次のデータで更新します。受信 FIFO (RDR) レジスタの FER、PER、ORER フラグは、常に CSR、FRSR レジスタの対応するフラグを反映しています。


データ長	レジスタ設定		RDR[31:0]内の受信データ															
	CCR3.CHR[1:0]		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
7ビット	1	1	0	0	0	FFER	FPER	DR	MPB	0	0	RDAT[6:0]						
8ビット	1	0	0	0	0	FFER	FPER	DR	MPB	0	RDAT[7:0]							
9ビット	0	Don't Care	0	0	0	FFER	FPER	DR	MPB	RDAT[8:0]								
データ長	CCR3.CHR[1:0]		b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
7ビット	1	1	0	0	0	FER	PER	0	0	ORER	0	0	0	0	0	0	0	0
8ビット	1	0	0	0	0	FER	PER	0	0	ORER	0	0	0	0	0	0	0	0
9ビット	0	Don't Care	0	0	0	FER	PER	0	0	ORER	0	0	0	0	0	0	0	0

注. データ長が7ビットの場合、RDAT[8:7]は常に0が読み出されます。
 データ長が8ビットの場合、RDAT[8]は常に0が読み出されます。

図 28.42 マルチプロセッサモードにおいて受信 FIFO (RDR) に格納されるデータフォーマット (FIFO 選択時)

図 28.43 に、FIFO 選択時のマルチプロセッサデータ受信のフローチャート例を示します。CCR0.MPIE ビットを 1 にすると、マルチプロセッサビットが 1 の通信データを受信するまで、通信データは読み飛ばされます。マルチプロセッサビットが 1 の通信データを受信すると、その受信データ、MPB、および関連のエラーが受信 FIFO (RDR) レジスタへ転送されます。CCR0.MPIE ビットは自動的にクリアされ、通常の実受信動作が継続します。

フレーミングエラーが発生して CSR.FER フラグが 1 になると、SCI はデータ受信を継続します。その他の動作は、調歩同期式モードにおける FIFO 選択時の動作と同じです。



- [1] 受信処理開始
MPの検出でSCIn_RXI割り込み要求を発生させるには、FCR.RTRGビットに1を、FCR.DRESビットに0を設定してください。
- [2] ID受信サイクル：
CCR0.MPIEビットを1にして、IDの受信を待ちます。このビット設定を初期化 [1] 時に行う場合、このステップは省略できます。
- [3] SCIステータス確認およびIDの受信と比較：
MPBビットが1の通信データを受信するまで、通信データを読み飛ばします。このとき、MPBビットが1のデータを受信すると、SCIn_RXI割り込み要求が発生します。SCIn_RXI割り込み要求を受信したとき、受信したFIFO (RDRレジスタ) のデータを読み出し、自局IDと比較します。それが自局IDでない場合、再びMPIEビットを1にして、次のSCIn_RXI割り込み要求を待ちます。自局IDであれば、受信FIFOしきい値を必要な値に設定します。
- [4] SCIn_RXI割り込みでのデータ受信：
FIFOのしきい値を超える数の受信データが受信FIFO (RDRレジスタ) に格納されると、CSR.RDRFビットが1になり、SCIn_RXI割り込み要求が発生します。また、受信FIFO (RDRレジスタ) に格納された受信データの数が1以上でありかつFIFOのしきい値より小さい場合、15 etu 経過後にFRSR.DRビットが1になり、SCIn_RXI割り込み要求が発生します。SCIn_RXI割り込みルーチンが、受信FIFO (RDRレジスタ) からデータを読み出します。
- [5] 受信エラー処理とブレークの検出：
受信エラーが発生した場合、CSRのORERフラグとFERフラグを読み出すことでエラーを判定します。所定のエラー処理を行った後、必ずORERフラグとFERフラグをクリアしてください。フレーミングエラーの場合、RXDn端子の値を読み出すことでブレークを検出できます。

図 28.43 マルチプロセッサモードにおけるシリアル受信のフローチャート例 (FIFO 選択時)




図 28.44 マルチプロセッサモードにおけるシリアル受信のフローチャート例 (2) (FIFO 選択時)

28.5 マンチェスタモードの動作

マンチェスタモードにおいては、受信または送信されるシリアルデータはマンチェスタエンコードによってコード化されます。

図 28.45 にマンチェスタエンコードのイメージを示します。




図 28.45 マンチェスタエンコードの例

マンチェスタモードでは、プレフィスとスタートビット領域がレジスタ内の送信データに追加され、送信フレームが構成されます。送信時に、データはマンチェスタエンコードでコード化されます。データが受信される時に、送信フレームと同じフォーマットのフレームが検出され、マンチェスタデコードが行われます。

フレームフォーマットの詳細については、「28.5.1. フレームフォーマット」を参照してください。

28.5.1 フレームフォーマット

図 28.46 にマンチェスタモードでのフレームフォーマットを示します。

図の上半分に関する設定レジスタを示します。

プレフィス領域とデータ領域はマンチェスタエンコーディングでコーディングされます。




図 28.46 マンチェスタモードでのフレームフォーマット

(1) プレフィス領域

この領域は固定パターンであり、各フレームの先頭に位置しています。

プレフィス領域の送信と受信の設定のためにいくつかのレジスタが使用されます。送信時のプレフィス長は MCR.TPLEN[3:0] の設定で決まります。受信については MCR.RPLEN[3:0] の設定で決まります。

0 に設定されると、送信プレフィスは無効になり付加されません。

1d~15d に設定されると、この設定で決まる長さのプレフィスが付加されます。

(例えば 1d に設定されると 1 ビット長のプレフィスが付加されます。15d に設定されると 15 ビット長のプレフィスが付加されます。)

送信時と受信時のプレフィスパターンは、それぞれ MCR.TPPAT[1:0] と MCR.RPPAT[1:0] により 4 パターンから選択されます。

図 28.47 にプレフィスがどのように設定されるかを示します。プレフィス領域とスタートビット領域が各通信フレームに付加されます。




図 28.47 プレフィスパターンの設定例

(2) スタートビット領域

フレーム内の有効データの開始を示します。この領域はプレフィス領域の後に追加されます。

スタートビット長は MCR.SBSEL の設定によって決まります。MCR.SBSEL = 0 の場合はスタートビット長が 1 ビットです。

MCR.SBSEL = 1 の場合はスタートビット長が 3 ビットです。

MCR.SBSEL = 1 の場合は SYNC タイプをコマンド SYNC とデータ SYNC から選択できます。

コマンド SYNC は 3 ビットが 1 から 0 への遷移として付加されることを意味します。

データ SYNC は 3 ビットが 0 から 1 への遷移として付加されることを意味します。

SYNC タイプは MCR.SYNSEL、MCR.SYNVAL、および TDR.TSYNC の設定で決まります。

(受信時は、MSR.RSYNC に受信結果が適用されます。)

MCR.SBSEL = 0 の場合は、スタートビットが 0 から 1 または 1 から 0 への遷移として付加されます。

どちらにするかは MCR.SYNVAL の設定によって選択されます。

MCR.SYNSEL ビットは送信設定時の参照先を示します。

MCR.SYNSEL ビットが 1 のときは MCR.SYNVAL の設定が参照されます。MCR.SYNSEL ビットが 0 のときは TDR.TSYNC の設定が参照されます。

図 28.48 に MCR.SYNSEL レジスタ、MCR.SYNVAL レジスタ、および TDR.TSYNC レジスタの設定によって決まる送信時のスタートビット領域の状態を示します。図 28.49 に受信の場合を示します。

スタートビットは MCR.TMPOL または MCR.RMPOL の設定の影響を受けません。




図 28.48 送信時のスタートビット領域に関する設定とフォーマット

d.c. = don't care、Preface = プレフィス領域、START = スタートビット領域、Data = データ領域
 P = パリティビット、MP = マルチプロセスビット、STOP = ストップビット

レジスタ設定				入力信号	スタートビット 検出結果 (注1)	レジスタ表示
MCR			TDR	RXDn入力波形		MSR.RSYNC
SBSEL	SYNSEL	SYNVAL	TSYNC			
0	d.c.	0	d.c.		スタートビット正常 (1ビット:0→1 遷移)	0
					スタートビット エラー	0
					スタートビット エラー	0
					スタートビット エラー	0
0	d.c.	1	d.c.		スタートビット エラー	0
					スタートビット正常 (1ビット:1→0 遷移)	0
					スタートビット エラー	0
					スタートビット エラー	0
1	d.c.	d.c.	d.c.		スタートビット エラー	0
					スタートビット エラー	0
					データ同期	0
					コマンド同期	1

注1. スタートビット以外のデータは正常であると仮定します。

図 28.49 受信時のスタートビット領域に関する設定と判定

(3) DATA

データ領域のフォーマットについては、調歩同期式モードと同様ですので「28.3.1. シリアル転送フォーマット」を参照してください。

図 28.45 マンチェスタモードでのフレームフォーマットに示される通り、ストップビットはマンチェスタエンコーディングの範囲に含まれません。

28.5.2 クロック

CCR2.CKS[1:0]を設定することによって、マンチェスタモードでの送受信クロックとして内蔵ボーレートジェネレータから生成されるクロックが使用されます。

また、CCR2.ABCS ビットによってオーバーサンプリング（1 ビット時間の転送速度）を設定することも可能です。

CCR2.ABCS ビットが 0 に設定されると、1 ビット時間を基本クロックの 16 サイクルとして、オーバーサンプリング x16 が選択されます。CCR2.ABCS ビットが 1 に設定されると、1 ビット時間を基本クロックの 8 サイクルとして、オーバーサンプリング x8 が選択されます。

28.5.3 マンチェスタモードにおける SCI の初期化

データの送受信前に、CCR0.TE ビットと CCR0.RE ビットに 0 を書き込み（または CCR0 レジスタに初期値を書き込み）、図 28.50 のフローチャート例に従って、SCI を初期化してください。

動作モードまたは通信フォーマットを変更する場合も、CCR0 レジスタを初期値にしてから変更してください。

CCR0.RE ビットを 0 にしても、CSR レジスタの ORER、FER、PER、RDRF、RDF フラグ、MSR レジスタの SYER、PFER、MER、SBER フラグ、ならびに RDR レジスタは初期化されません。

また、CCR0.TIE が 1 のときに CCR0.TE の値を 0 から 1 に変化させると、SCI_n_TXI 割り込み要求が生成されません。




図 28.50 SCI の初期化フロー（マンチェスタモード）

28.5.4 倍速動作

CCR2.ABCS ビットを 1 にして、1 ビット期間として基本クロックの 8 パルスを選択した場合、ABCS ビットが 0 の場合に比べて、SCI は 2 倍のビットレートで動作します。

CCR2.BGDM ビットが 1 になっていると、基本クロックの周期は 1/2 倍に減少し、SCI のビットレートは ABCS ビットが 0 の場合の 2 倍になります。

CCR2 レジスタの ABCS、BGDM ビットが 1 に設定されているときは、CCR2 レジスタの ABCS、BGDM ビットが 0 に設定されているときと比べて、SCI は 4 倍のビットレートで動作します。

28.5.5 CTS、RTS 機能

CTS 機能は、CTS_n 端子入力を使用して送信制御を行う機能です。CCR1.CTSE ビットを 1 にすると、CTS 機能が有効になります。CTS_n、RTS_n 端子は、1 つの端子が CTS または RTS いずれの機能にも使用できる兼用端子としても設定できますし、各端子を CTS_n 端子は CTS 機能に、CTS_n、RTS_n 端子は RTS 機能に対応する専用端子としても設定できます。この設定を行うには、CCR1.CTSPEN ビットを使ってください。

CTS 機能有効時、CTS_n 端子が Low の場合のみ受信開始します。

送信開始後に CTS_n 端子入力を High にしても、送信中のフレームは影響を受けず、送信を継続します。

RTS 機能は、CTS_n、RTS_n 端子出力を使用して送信要求を行います。SCI は受信可能になると、CTS_n、RTS_n 端子に Low を出力します。Low および High を出力する条件は以下のとおりです。

[Low になる条件]

以下の条件がすべて満たされる場合：

- CCR0.RE ビットが 1
- SCI が次の受信が可能である
 - 読み出す受信データがまだなく、受信もしていない
 - 以下のすべてのフラグが 0 になっている：CSR レジスタの ORER、FER、PER フラグ、MSR レジスタの MER、SYER フラグ (SYEREN = 1 の場合)、PFR フラグ (PFRREN = 1 の場合)、SBER フラグ (SBEREN = 1 の場合)

[High になる条件]

- Low になる条件を満たさない場合

28.5.6 シリアルデータの送信 (マンチェスタモード)

SCI はマンチェスタエンコーディングによりデータをコード化し、その結果をマンチェスタモードで送信します。

極性設定 (MCR.TMPOL) が 0 の場合、論理 0 はマンチェスタコード内での 0 から 1 への遷移、論理 1 はマンチェスタコード内での 1 から 0 への遷移としてエンコーディングされます。

極性設定 (MCR.TMPOL) が 1 の場合、論理 0 はマンチェスタコード内での 1 から 0 への遷移、論理 1 はマンチェスタコード内での 0 から 1 への遷移としてエンコーディングされます。

そのため、マンチェスタエンコードされたデータのレベル遷移が各論理データの中間で発生します。(図 28.45 を参照してください。)

送信部はデータにプレフィスを付加し極性設定に従ってスタートビットを設定したうえで、特定のフォーマットで送信フレームを作成します。そして作成されたシリアルデータを送信します。

フレームフォーマットの詳細については、「28.5.1. フレームフォーマット」を参照してください。

図 28.51 に送信のフローチャートを示します。送信開始時に 1 命令で同時に CCR0.TIE ビットおよび CCR0.TE ビットを 1 にしてください。その後、SCI_n TXI 割り込み要求が発生します。図 28.52、図 28.53、および図 28.54 にマンチェスタモードのシリアル送信の動作例を示します。




図 28.51 マンチェスタモードのシリアル送信のフローチャート例




図 28.52 マンチェスタモードにおけるシリアル送信の送信開始動作の例 (プレフィスあり、CTS 機能なし)




図 28.53 マンチェスタモードにおけるシリアル送信の送信開始動作の例 (プレフィスなし、CTS 機能あり)




図 28.54 マンチェスタモードにおけるシリアル送信の終了動作の例 (プレフィスあり、CTS 機能なし)

28.5.7 シリアルデータの受信 (マンチェスタモード)

マンチェスタモードでは、SCIはビットレートの16倍^(注1)の周波数の基本クロックで動作します。受信は、基本クロックでの受信データの立ち下がりエッジのサンプリングによって開始します。図 28.55 に示す通り、受信は受信データの立ち下がりエッジで開始し、受信データが1/4ビットの間 Low 状態を維持すると受信が継続します。受信データが1/4ビットの間で High になると、SCIはエラーと判断し、次の立ち下がりエッジを待機します。

受信データの前半において High レベルであることが予想されると、SCIは1基本クロックサイクルの Low レベルをエラーと判断し、Low レベルへの変化を無視します。

注 1. これは CCR2.ABCS = 0 の場合です。CCR2.ABCS = 1 の場合、SCIはビットレートの8倍の周波数の基本クロックで動作します。




図 28.55 マンチェスタモードでのデータ受信サンプリングタイミング

マンチェスタモードでは、データ受信はプレフィスとスタートビット領域の検出で開始します。

SCIはRXDn端子からの入力をチェックし、MCR.RPLENの値に基づいてプレフィスが追加されているかどうかを判断します。

プレフィスが無効の場合 (MCR.RPLEN = 0)、プレフィス検出は行わずスタートビット領域の検出動作に移ります。

プレフィスが有効の場合、MCR.RPPATの設定値に基づいてプレフィスパターン設定を特定し、それをRXDn入力と比較してプレフィスパターンの検出を行います。

プレフィスパターンの一致を検出すると、それを正常プレフィスと判断し、スタートビット領域の検出動作に移ります。

プレフィス領域においてプレフィスパターンの不一致またはマンチェスタコードエラーを検出すると、プレフィスエラーと判断してプレフィスエラー (PFER) をアサートします。

スタートビットの検出のために、SCIはレジスタ設定 (MCR.SBSELとSYNVAL) に基づいて期待値を選択し、これとRXDnとのパターンマッチングによってスタートビット領域を検出します。スタートビットのパターン一致を検出すると、これを正常なスタートビット領域と判断してデータ処理動作に移行します。

プレフィスとスタートビット領域を正常に検出した場合のみ、データ受信の次のフェーズに移行します。

スタートビットのパターン不一致を検出すると、スタートビットエラーフラグ (SBER) をアサートします。

データ処理において、SCIはレジスタ設定 (CCR3.CHR[1:0]) に基づいて、RSRレジスタによって期待受信データ長だけデータをシフトします。受信データの1ビット内の2つのサンプル点が一致すると、SCIはこれをマンチェスタコードエラーと判断します。

詳細については、「[28.5.11. マンチェスタモードにおけるエラー](#)」 (4) を参照してください。

パリティ機能が無効の場合 (CCR1.PE = 0) は、SCIはストップビット検出の次のフェーズに移行します。パリティ機能が有効の場合 (CCR1.PE = 1) は、SCIはパリティチェックを行います。パリティエラーを検出すると、パリティエラーフラグ (PER) をアサートしてストップビット検出動作に移行します。

ストップビットの検出においては、SCIは受信フレームのストップビット領域内で以下をチェックします。

ビット内に2つのサンプリング点があります。両方のサンプリング点がHighレベルの場合、そのビットは正常なストップビットとみなされ、データがRDRレジスタに保存されます。Lowレベル点が少なくとも1つあると異常ストップビットと判断され、フレームエラーフラグ (FER) が設定されます。エラーが検出された場合でも、受信データは異常データとしてRDRレジスタに保存されます。

図 28.56 にマンチェスタモードにおけるシリアル受信の動作例を示します。




図 28.56 マンチェスタモードにおけるシリアルデータ受信の動作例（プレフィスあり）

受信エラーが検出された場合の CCR0 レジスタの各ステータスフラグの状態と RXDn 入力処理については、「28.5.11. マンチェスタモードにおけるエラー」を参照してください。

受信エラーが検出されると、SCI_n_ERI 割り込み要求は発生しますが、SCI_n_RXI 割り込み要求は発生しません。

受信エラーフラグが 1 の状態では受信動作を再開できません。したがって、ORER、FER、PER、MER、SYER(注1)、PFER(注1)、および SBER(注1)フラグを 0 にしてから受信を再開してください。また、オーバーランエラー処理では、必ず RDR レジスタを読み出してください。受信動作中に CCR0.RE ビットを 0 にして受信動作を強制終了させた場合、RDR レジスタに読み出し前の受信データが残っている可能性があるため、RDR レジスタを読み出す必要があります。

図 28.57 と図 28.58 に、マンチェスタモードにおけるシリアルデータ受信フローチャートの例を示します。

注 1. 対応するビットが有効のときに有効になります。




図 28.57 マンチェスタモードにおけるシリアルデータ受信フローチャートの例（正常受信）




図 28.58 マンチェスタモードにおけるシリアル受信フローチャートの例 (エラー処理)

28.5.8 マルチプロセッサが使用されている場合の動作

マルチプロセッサが使用されている場合のマンチェスタモードにおける動作については、「[28.4. マルチプロセッサ通信機能](#)」(1) の場合と同じなのでこれを参照してください。

マンチェスタモードではフレームフォーマットにプレフィスとスタートビット領域が追加されます。受信フローチャートのマンチェスタモードにおけるエラー処理については、[図 28.58](#) を参照してください ([図 28.41](#))。各種エラーを検出した際の動作状態については、[表 28.37](#) を参照してください。

28.5.9 受信再タイミング

この機能は、マンチェスタコードにおいてビットのエッジが中央にあることを利用して、各ビットの中央エッジのタイミングを補正します。

受信再タイミング機能は MCR レジスタの ERTEN ビットの設定によってオンまたはオフにできます。

受信再タイミング機能がオフのとき (MCR.ERTEN = 0) は再タイミングが実施されません。その結果内部クロックと RXDn 入力のずれが蓄積し受信マージンが減少します。

受信再タイミング機能がオンのとき (MCR.ERTEN = 1) は、再タイミングがプレフィス領域、スタートビット領域 (注1)、データ領域 (ストップビットを除く) に対して実施されます。

注 1. プレフィス長が 0 でスタートビット長が 3 のときは、スタートビット領域の再タイミングが実施されません。

例として、オーバーサンプリング x16 が選択されているときの受信再タイミングを以下に示します。

RXDn 入力エッジを期待位置よりも 2~4 サイクル前で検出したときは、1 サンプル CLK サイクルだけ受信処理が短くなります。

RXDn 入力エッジを期待位置よりも 2~3 サイクル後ろで検出したときは、1 サンプル CLK サイクルだけ受信処理が長くなります。

(クロックとデータのずれが 2 サイクルより大きくても、各ビットで 1 サイクルだけ補正されます。)

[図 28.59](#) に受信再タイミング範囲の概念図を示します。

エッジを図の許容領域で検出したときは、補正なしでデータをそのまま受信します。

エッジを図の SyncJump 領域で検出したときは、補正してデータを受信します。

エッジを図の SyncError 領域で検出したときは、補正を行わず異常データとして受信します。

マンチェスタコードエラー (1/4 相と 3/4 相のサンプリングポイントでデータが一致したとき) に対しては、SCI がコードエラーを報告します。




図 28.59 受信再タイミング範囲の概念図

28.5.10 マンチェスタコードの極性設定

マンチェスタコードの極性はマンチェスタコントロールレジスタ (MCR) で設定できます。

極性は送信と受信に対して個別に設定できます。送信の極性は MCR.TMPOL ビット、受信の極性は MCR.RMPOL ビットを使用して設定します。

マンチェスタコードの極性設定は、プレフィス領域、データ領域、およびパリティまたはマルチプロセッサ領域で有効です。

マンチェスタコードの極性に初期設定値 (TMPOL/RMPOL = 0) が使用される場合、論理 0 はマンチェスタコード内での 0 から 1 への遷移、論理 1 はマンチェスタコード内での 1 から 0 への遷移としてエンコーディングされます。設定が TMPOL/RMPOL = 1 に変更されると、論理 0 はマンチェスタコード内での 1 から 0 への遷移、論理 1 はマンチェスタコード内での 0 から 1 への遷移としてエンコーディングされます。図 28.60 に設定と動作の概念図を示します。

上記の機能とは別に、データ領域内の送信データと受信データは受信/送信データ反転機能 (CCR3.SINV) によって反転できます。マンチェスタコードの極性 (MCR.TMPOL/RMPOL) は送信/受信データ反転機能 (CCR3.SINV) とは別に設定できるので、これら両方を反転に設定すると (MCR.TMPOL/RMPOL = 1 かつ CCR3.SINV = 1)、送信データと受信データが初期状態 (反転 + 反転 = 正常) になります。

スタートビット領域の極性は上記のレジスタとは別のレジスタにより設定されます。

別のレジスタが使用されるので、スタートビット領域の極性は上記のマンチェスタコード極性設定の影響を受けません。

スタートビット領域の設定については、「28.5.1. フレームフォーマット」の (2) を参照してください。




図 28.60 マンチェスタコード極性設定の有効範囲

28.5.11 マンチェスタモードにおけるエラー

マンチェスタモードには以下のエラーがあります。

1. パリティエラー
2. オーバーランエラー
3. フレーミングエラー
4. マンチェスタエラー
5. プレフィスエラー
6. スタートビットエラー
7. 受信 SYNC エラー

項番 1~3 のエラーについては調歩同期式モードと同様ですので「[28.3.9. シリアルデータの受信 \(調歩同期式モード\)](#)」の (1) を参照してください。

各エラーは個別の領域で判定されますが、フラグと動作への反映はストップビット領域の 3/4 ビットサンプリングのタイミングで実施されます。プレフィスエラーまたはスタートビットエラーが検出されると、後続データは受信されません。したがって他のエラーは検出されず、エラーフラグは前の情報を保持します。

表 28.35 にエラーを検出した時のシリアルステータスレジスタの状態と RDR へのデータ保存の判断について示します。

表 28.36 にマンチェスタフレームの各領域で検出される可能性のあるエラーを示します。

プレフィスエラーまたはスタートビットエラーが検出されると、後続データは受信されません。したがって他のエラーは検出されず、エラーフラグは前のフレームを受信した結果を保持します。また、前のフレームでエラーが検出されると、データ受信は行われませんがプレフィス領域とスタートビット領域のエラーによるフラグの更新は行われます。表 28.37 にそれぞれの場合におけるフラグと動作について示します。

(4) マンチェスタエラー

マンチェスタエラーはマンチェスタコードにエラーが検出されたときに生成されます。

マンチェスタコードでは、ビットの中心にエッジ（遷移）が存在する必要があります。

受信フレームのデータ領域（パリティ/マルチプロセッサコードを含む）において、1/4-ビットと 3/4-ビットのサンプリングポイント値が各受信ビットでチェックされ、これら 2 つの値が一致するとマンチェスタコードエラーと判定されます。

マンチェスタコードエラーが検出されると、マンチェスタエラーフラグ (MSR.MER) がアサートされます。

マンチェスタエラーが発生すると、割り込み要因およびイベント要因として扱われます。マンチェスタエラーが検出されると、対応するエラーフラグがクリアされるまで次の受信処理は実施されません。

(5) プレフィスエラー

プレフィスエラーは、プレフィスパターンと一致しない場合またはプレフィス領域でマンチェスタコードエラーが検出された場合に生成されます。プレフィスエラーが検出されると、プレフィスエラーフラグ (MSR.PFER) がアサートされます。

MCR レジスタの設定によって、このエラーフラグを割り込み要因として使用するかどうかを指定できます。

MCR.PFEREN = 1 の場合は、プレフィスエラーが割り込み要因またはイベント要因として扱われます。プレフィスエラーが検出されると、対応するエラーフラグがクリアされるまで次の受信処理は実施されません。

MCR.PFEREN = 0 の場合はプレフィスエラーが割り込み要因またはイベント要因として扱われず、受信処理が継続します。ただし、プレフィスエラーは MSR.PFER に通知されます。

(6) スタートビットエラー

スタートビットエラーは、受信フレームのスタートビット領域が事前設定されたスタートビットパターンに一致しない場合に生成されます。スタートビットエラーが検出されると、スタートビットエラーフラグ (MSR.SBER) がアサートされます。

MCR レジスタの設定によって、スタートビットエラーを割り込み要因として使用するかどうかを指定できます。

MCR.SBEREN = 1 の場合は、スタートビットエラーが割り込み要因またはイベント要因として扱われます。スタートビットエラーが検出されると、対応するエラーフラグがクリアされるまで次の受信処理は実施されません。

MCR.SBEREN = 0 の場合はスタートビットエラーが割り込み要因またはイベント要因として扱われず、受信処理が継続します。ただし、スタートビットエラーは MSR.SBER に通知されます。

(7) 受信 SYNC エラー

「[28.5.9. 受信再タイミング](#)」で説明されている受信再タイミング機能が有効化されている場合に、受信再タイミング動作が実行されます。

受信タイミング動作中に受信再タイミング範囲（[図 28.59](#) の Sync エラー領域）でエッジが検出されない場合に、受信 SYNC エラーが生成されます。受信 SYNC エラーが検出されると、受信 SYNC エラーフラグ (MSR.SYER) がアサートされます。再タイミングの対象でない領域については、受信 SYNC エラーが検出されません。

受信再タイミング動作が実行されるプレフィス領域^(注1)、スタートビット領域^(注1)、^(注2)、およびデータ領域（ストップビットを除く）がチェックされます。

MCR レジスタの設定によって、受信 SYNC エラーを割り込み要因として使用するかどうかを指定できます。

MCR.SYEREN = 1 の場合は、受信 SYNC エラーが割り込み要因またはイベント要因として扱われます。受信 SYNC エラーが検出されると、対応するエラーフラグがクリアされるまで次の受信処理は実施されません。

MCR.SYEREN = 0 の場合は受信 SYNC エラーが割り込み要因またはイベント要因として扱われず、受信処理が継続します。ただし、受信 SYNC エラーは MSR.SYER に通知されます。

注 1. 最初のビットが High であると期待されるパターンで開始するフレームの場合は再タイミングの対象外です。

注 2. スタートビット領域にプレフィス長と 3 ビットのスタートビットが存在しない場合は再タイミングの対象外です。

また、3 ビットのスタートビットが設定されている場合は、第 1 ビットと第 2 ビットは再タイミングの対象外です。

表 28.35 マンチェスタモードにおける CSR レジスタのフラグと受信データ処理

CSR レジスタのフラグ			MRS レジスタのフラグ				受信データ	受信エラーの状態 (SCI _{in} _ERI 割り込み/イベントの生成)
ORER	FER	PER	MER	SBER ^(注1)	PFER ^(注1)	SYER		
0	0	0	0	0	0	0	RDR へ転送	エラーなし
0	1	0	0	0	0	0	RDR へ転送	フレーミングエラー
0	0	1	0	0	0	0	RDR へ転送	パリティエラー
0	1	1	0	0	0	0	RDR へ転送	フレーミングエラー+パリティエラー
0	0	0	1	0	0	0	RDR へ転送	マンチェスタエラー
0	1	0	1	0	0	0	RDR へ転送	フレーミングエラー+マンチェスタエラー
0	0	1	1	0	0	0	RDR へ転送	パリティエラー+マンチェスタエラー
0	1	1	1	0	0	0	RDR へ転送	フレーミングエラー+パリティエラー+マンチェスタエラー
1	0	0	0	0	0	0	消失	オーバーランエラー
1	1	0	0	0	0	0	消失	オーバーランエラー+フレーミングエラー
1	0	1	0	0	0	0	消失	オーバーランエラー+パリティエラー
1	1	1	0	0	0	0	消失	オーバーランエラー+フレーミングエラー+パリティエラー
1	0	0	1	0	0	0	消失	オーバーランエラー+マンチェスタエラー
1	1	0	1	0	0	0	消失	オーバーランエラー+フレーミングエラー+マンチェスタエラー
1	0	1	1	0	0	0	消失	オーバーランエラー+パリティエラー+マンチェスタエラー
1	1	1	1	0	0	0	消失	オーバーランエラー+フレーミングエラー+パリティエラー+マンチェスタエラー
0	上記の組み合わせ			0	0	1	RDR へ転送	上記のエラー+受信 SYNC エラー ^(注2)
1				0	0	1	消失	上記のエラー+受信 SYNC エラー ^(注2)
保持	保持	保持	保持	0	1	0	消失	プレフィスエラー ^(注3)
保持	保持	保持	保持	1	0	0	消失	スタートビットエラー ^(注3)
保持	保持	保持	保持	0	1	1	消失	プレフィスエラー ^(注3) +受信 SYNC エラー ^(注2)
保持	保持	保持	保持	1	0	1	消失	スタートビットエラー ^(注3) +受信 SYNC エラー ^(注2)

注 1. スタートビットエラーとプレフィスエラーが同時に 1 になることはありません。

注 2. MCR.SYEREN = 1 の場合、SCI_{in}_ERI 割り込み/イベントが SYER ファクタによって生成されます。

注 3. MCR.PFEREN = 1 または MCR.SBEREN = 1 の場合、対応するフラグが設定されているときに SCI_{in}_ERI 割り込み/イベントが生成されます。

表 28.36 各領域で検出されるエラー

	プレフィスエラー (PFER)	スタートビットエラー (SBER)	マンチェスタエラー (MER)	受信 SYNC エラー (SYER)	パリティエラー (PER)	フレーミングエラー (FER)
プレフィス領域	✓	—	— ^(注1)	✓ ^(注2)	—	—
スタートビット領域	—	✓	—	✓ ^(注2)	—	—
データ領域	—	—	✓	✓	—	—
パリティ領域	—	—	✓	✓	✓	—
マルチプロセッサ領域	—	—	✓	✓	—	—
ストップビット領域	—	—	—	—	—	✓

注. ✓ : 検出、— : 検出せず

- 注 1. プレフィス領域でマンチェスタコードエラーが発生すると、プレフィスエラーとして扱われます。
 注 2. 受信 SYNC エラーの検出対象ではありません。詳細については「28.5.11. マンチェスタモードにおけるエラー」(7) の説明を参照してください。

表 28.37 前のフレームのエラーの有無による動作状態およびマルチプロセッサモードにおける動作状態のリスト (1/2)

前のフレーム	フレームの各領域					PFER N	SBERE N	SYERE N	受信データ	エラーフラグ	割り込み要求	イベント信号
	プレフィス	スタートビット	データ	パリティ	ストップ							
エラーなし	PFER	エラーなし	Don't care	Don't care	Don't care	0	Don't care	Don't care	消失	PFER を設定(注1)	出力なし	出力なし
	SYER なし(注1)					1					出力	出力
エラーなし	SBER	Don't care	Don't care	Don't care	Don't care	0	Don't care	Don't care	消失	SBER を設定(注1)	出力なし	出力なし
						1					出力	出力
SYER	エラーなし	Don't care	Don't care	Don't care	Don't care	Don't care	Don't care	0	RDR へ転送	SYER を設定	出力なし	出力なし
								1			消失	出力
エラーなし	SYER	Don't care	Don't care	Don't care	Don't care	Don't care	Don't care	0	RDR へ転送	SYER を設定	出力なし	出力なし
								1			消失	出力
エラーなし	エラーなし	SYER		エラーなし	Don't care	Don't care	Don't care	0	RDR へ転送	SYER を設定	出力なし	出力なし
								1				出力
エラーなし	エラーなし	MER		エラーなし	Don't care	Don't care	Don't care	RDR へ転送	MER を設定	出力	出力	
エラーなし	エラーなし	Don't care	PER	エラーなし	Don't care	Don't care	Don't care	RDR へ転送	PER を設定	出力	出力	
エラーなし	エラーなし	Don't care	Don't care	FER	Don't care	Don't care	Don't care	RDR へ転送	FER を設定	出力	出力	
エラーあり ORER					Don't care	Don't care	Don't care	消失	フラグを設定(注2)	出力	出力	
エラーなし	エラーなし	エラーなし	エラーなし	エラーなし ORER	Don't care	Don't care	Don't care	消失	ORER を設定	出力	出力	

表 28.37 前のフレームのエラーの有無による動作状態およびマルチプロセッサモードにおける動作状態のリスト (2/2)

前のフレーム	フレームの各領域					PFERE N	SBERE N	SYERE N	受信データ	エラーフラグ	割り込み要求	イベント信号
	プレフィクス	スタートビット	データ	パリティ	ストップ							
エラーあり(注3) (注6)	PFER SYER なし(注1)	エラーなし	Don't care	Don't care	Don't care	0 1	Don't care	Don't care	消失	PFER を設定(注1)	出力(注4)	出力なし(注5)
	エラーなし	SBER SYER なし(注1)	Don't care	Don't care	Don't care	Don't care	0 1	Don't care				
	SYER PFER なし	エラーなし	Don't care	Don't care	Don't care	Don't care	Don't care	0 1	SYER を設定			
	エラーなし	SYER SBER なし	Don't care	Don't care	Don't care	Don't care	Don't care	0 1	SYER を設定			
	エラーなし	エラーなし	SYER		エラーなし	Don't care	Don't care	0 1	フラグを設定しない			
	エラーなし	エラーなし	MER		エラーなし	Don't care	Don't care	Don't care				
	エラーなし	エラーなし	Don't care	PER	エラーなし	Don't care	Don't care	Don't care				
	エラーなし	エラーなし	Don't care	Don't care	FER	Don't care	Don't care	Don't care				
	エラーあり ORER					Don't care	Don't care	Don't care				
	エラーなし	エラーなし	エラーなし	エラーなし	エラーなし ORER	Don't care	Don't care	Don't care				

- 注 1. SYER が検出されると SYER フラグも設定されます。他の動作についてはこの表に示す通りです。
- 注 2. 検出された他のエラーフラグ (ORER など) も設定されます。
- 注 3. ストップビット判定の前にすべてのエラーフラグがクリアされると、この表に示される、前のフレームにエラーがなかった場合の動作と同様になります。
- 注 4. SCIn_ERI 割り込み要求はレベル出力であるため、対象フレームにおけるエラーの有無にかかわらず前のフレームのエラーによってアクティブの状態が継続します。
- 注 5. エラー要因の検出は継続的に実施されるため、対象フレームにおけるエラーの有無にかかわらず、SCIn_ERI イベントが新たに出力されることはありません。
- 注 6. PFER、SBER、および SYER は、それぞれの許可ビットが禁止に設定されているとエラーなしとして扱われます。

表 28.38 マルチプロセッサモード (MPIE = 0) で MPIE = 1 の場合の動作

MPB (注1)	フレームの各領域					PFERE N	SBERE N	SYERE N	受信データ	エラーフラグ	割り込み要求	イベント信号
	プレフィクス	スタートビット	データ	パリティ	ストップ							
1	エラーなし	エラーなし	Don't care	Don't care	Don't care	Don't care	Don't care	Don't care	RDR へ転送	フラグを設定	出力(注2)	出力(注2)
	PFER なし	SBER なし	Don't care	Don't care	Don't care	Don't care	Don't care	0				
	SYER (注3)	SYER (注3)						1	消失	フラグを設定しない	出力なし	出力なし
	PFER	エラーなし	Don't care	Don't care	Don't care	Don't care	Don't care	Don't care	Don't care			
	エラーなし	SBER	Don't care	Don't care	Don't care	Don't care	Don't care	Don't care				

- 注 1. 受信 MPB ビットが 0 の場合はフレームを受信しておらず、動作はこの表における受信データの消失の場合と同様になります。

- 注 2. エラーが検出されない場合は SCIn_RXI の割り込み要求またはイベントが出力されます。それが検出されると、SCIn_ERI の割り込み要求またはイベントが出力されます。
- 注 3. プレフィス領域またはスタートビット領域で SYER が検出された場合は、エラーとしての処理の動作は SYEREN ビットの変化に依存します。

28.6 クロック同期式モードの動作

図 28.61 にクロック同期式シリアル通信のデータフォーマットを示します。

クロック同期式モードでは、クロックパルスに同期してデータを送受信します。通信データの 1 キャラクタは 8 ビットデータで構成されます。クロック同期式モードでは、パリティビットの付加はできません。

SCI は、CPHA = 1 および CPOL = 1 でのデータ送信時に同期クロックの立ち下がりエッジから次の立ち下がりエッジまでデータ出力します。データ受信時は、同期クロックの立ち上がりエッジに同期して SCI はデータを受信します。8 ビット出力後の送信ラインは最終ビット出力状態を保ちます。スレーブモードにおいて CPHA ビットが 0 の場合、送信ラインは第 1 ビットの出力状態を保ちます。

SCI 内部では送信部と受信部は独立しており、送信部と受信部の通信クロックを共有することで全二重通信が可能です。さらに、送信部と受信部はどちらもダブルバッファ構成になっているため、送信中に次の送信データの書き込み、受信中に前の受信データの読み出しが可能であり、連続データ転送が可能です。




図 28.61 クロック同期式シリアル通信のデータフォーマット (LSB ファーストの並び順の場合)

28.6.1 クロック

クロック同期式モードおよび簡易 SPI モードで、SCK の最大スピードを 1/2 TCLK にしている場合、PCLK を TCLK のスピードの半分未満にしないでください。PCLK が TCLK のスピードの半分未満になると、誤動作が発生する可能性があります。

1. 内部クロックが選択されている場合

SCI が内部クロックで動作する (CCR3.CKE[1:0] ビットを 00b または 01b (マスタモード) にしている) 場合、SCKn 端子から同期クロックが出力されます。1 キャラクタの送受信で 8 パルスの同期クロックが出力されます。データの送受信を行わないとき、クロックは High に固定されます。(注1)送信のみまたは送受信のときは、送信データが準備されている場合を除き、同期クロックは出力されません。

内部クロックが選択されている場合、SCKn 信号からの遅延のあるクロックが、マスタ受信サンプリングクロックに使用されます。これにより、高速通信でのデータセットアップ時間とデータ保持時間が確保されます。

注 1. (CCR3.CPHA = 0 かつ CCR3.CPOL = 1) または (CCR3.CPHA = 1 かつ CCR3.CPOL = 1) の状態にあるとき、信号は High に固定されます。(CCR3.CPHA = 0 かつ CCR3.CPOL = 0) または (CCR3.CPHA = 1 かつ CCR3.CPOL = 0) の状態にあるとき、信号は Low に固定されます。

2. 外部クロックが選択されている場合

CCR3.CKE[1:0] ビットを 10b または 11b (スレーブモード) にしている場合、SCKn 端子から入力された外部クロックを使用してデータ送受信が行われます。

28.6.2 CTS、RTS 機能

CTS 機能では、クロックソースが内部クロックの場合に、CTSn_RTSn 端子入力を使用してデータ送受信の開始制御を行います。CCR1.CTSE ビットを 1 にすると、CTS 機能が有効になります。クロック同期式モードの通信では、内部クロックに CTS 機能を使用でき、外部クロックに RTS 機能を使用できます。このため、CTS 機能と

RTS 機能を同時に使用することはできません。CTS 機能が有効な場合、CTS_n_RTS_n 端子入力が Low になると、データの送受信が開始されます。

データ送信またはデータ受信の実行中に CTS_n_RTS_n 端子入力を High にしても、処理中のフレームの送受信は影響を受けません。

RTS 機能では、クロックソースが外部同期クロックの場合に、CTS_n_RTS_n 端子出力を使用してデータ送受信の開始要求を行います。シリアル通信が可能な状態になると、CTS_n_RTS_n 出力が Low になります。CTS_n_RTS_n が Low を出力する条件と High を出力する条件は以下のとおりです。

[Low になる条件]

以下の条件がすべて満たされる場合：

非 FIFO 選択時に、下記条件がすべて満たされたとき

- CCR0.RE ビットまたは CCR0.TE ビットが 1
- 次のシリアル通信が許可されている
 - 読み出し前の受信データがなく、受信しない (CCR0.RE ビットが 1 のとき)
 - TDR レジスタに書き込まれた送信データが送信レディの場合^(注1) (CCR0.TE ビットが 1 のとき)
- CSR.ORER フラグが 0

注 1. 送信開始後に CTS_n_RTS_n 端子が High になります。

FIFO 選択時に、下記条件がすべて満たされたとき

- CCR0.RE ビットまたは CCR0.TE ビットが 1
- 次のシリアル通信が許可されている
 - 受信 FIFO (RDR レジスタ) に格納された受信データ数が、FCR.RSTRG[4:0] の設定値より少ない (CCR0.RE = 1 の場合)
 - 送信 FIFO (TDR レジスタ) に書き込まれた送信データが送信レディの場合^(注1) (CCR0.TE ビットが 1 のとき)
- CSR.ORER フラグが 0

注 1. 最終データの送信開始後に CTS_n_RTS_n 端子が High になります。

[High になる条件]

- Low になる条件を満たさない場合

28.6.3 SCI の初期化 (クロック同期式モード)

データを送受信する前に、最初に CCR0 レジスタに初期値 0x00 を書き込み、次に「28.6.2. CTS、RTS 機能」の説明に従って SCI の初期設定 (非 FIFO 選択時または FIFO 選択時) を続けてください。動作モードまたは通信フォーマットを変更する場合も必ず、CCR0.TE ビットと CCR0.RE ビットに 0 を書き込んでから変更してください。

注. CCR0.RE ビットを 0 にしても、レジスタの ORER、FER、PER、RDRF の各フラグ、CSR レジスタならびに RDR レジスタは初期化されません。TE ビットが 0 の場合、選択した FIFO バッファに対する TEND フラグは初期化されません。

注. CCR0.TIE ビットが 1 の状態で、CCR0.TE ビットを 1 から 0 に変更すると、SCI_n_TXI 割り込み要求が発生します。

表 28.39 クロック同期式モードにおける SCI の初期化フローチャート例 (非 FIFO 選択時) (1/2)

番号	ステップ名	説明
1	初期化を開始	—
2	CCR0 を設定	CCR0.TEIE、TIE、RIE、TE、RE の各ビットを 0 に設定します ^(注1) 。 初期設定から変更していない場合は、この手順を省略できます。
3	FCR を設定	TFRST ビットおよび RFRST ビットを 1 にして、FIFO をエンプティにします。 TTRG[4:0] ビット、RTRG[4:0] ビット、および RSTRG[4:0] ビットを設定します。

表 28.39 クロック同期式モードにおける SCI の初期化フローチャート例（非 FIFO 選択時）（2/2）

番号	ステップ名	説明
4	CCR3 を設定（MOD[2:0]を除く）	CCR3 を設定します（通信モードを除く）。 <ul style="list-style-type: none"> • FIFO の使用／不使用 • 送信／受信フォーマット • クロックの設定 • 使用しないビット（CHR[1:0], STP, RXDSEL, MP, DE, ACS0, GM, BLK）は初期値のままにします。
5	CCR3.MOD[2:0]を設定	通信モードを設定します（MOD[2:0] = 010b） ^(注2) 。
6	CCR2 を設定	クロック選択、ビットレート設定を行います ^(注3) 。 使用しないビット（BCP[2:0], ABCS, ABCSE, BRME, MDDR[7:0]）は初期値のままにします。
7	CCR1 を設定	ループバック機能、通信端子ステータス、および CTS/RTS 機能を設定します。
8	CCR4 を設定	サンプリングタイミング調整機能の設定を行います。使用しないビット（CMPD[8:0]）は初期値のままにします。
9	I/O ポート機能の設定	I/O ポートを設定して、TXDn、RXDn、および SCKn 端子に必要な入出力機能を有効にします。
10	CFCLR、FFCLR を設定	以下のビットに 1 を書き込むことにより、対応するフラグを 0 にクリアします。 CFCLR の RDRFC、FERC、PERC、MFFC、ORERC、DFERC、DPERC、DCMFC、ERSC FFCLR の BRKC、DRC
11	CCR0 を設定	TE ビットまたは RE ビットを 1 にします。 ^{(注1)(注4)} 割り込みを有効にするためには、TE ビット、TIE ビット、RE ビット、RIE ビットを 1 つの命令で同時に 1 にします。 TE ビットおよび RE ビットを設定することで、TXDn および RXDn が使用可能となります。
12	初期化を完了	—

注 1. 同時送受信動作では、CCR0 の TE ビットと RE ビットの両方を同時に 0 または 1 にしてください。

注 2. 通信モードを設定する前に、CPOL と CPHA の設定を行ってください。

注 3. 外部クロックを使用する場合、この設定は不要です。

注 4. 内部クロック（マスタ）を使用する場合、受信のみの設定は禁止されています。

28.6.4 シリアルデータの送信（クロック同期式モード）

(1) 非 FIFO 選択時

図 28.62、図 28.63、および図 28.64 に、クロック同期式モードにおけるシリアル送信の動作例を示します。

シリアルデータの送信時、SCI は以下のように動作します。

- SCI_{In}_TXI 割り込み処理ルーチンで TDR レジスタにデータが書き込まれると、SCI は TDR レジスタから TSR レジスタへデータを転送します。データ送信開始時に、CCR0.TIE ビットと CCR0.TE ビットを 1 命令で同時に 1 にしてください。その後、SCI_{In}_TXI 割り込み要求が発生します。
- SCI は、TDR レジスタから TSR レジスタへデータを転送した後、送信を開始します。CCR0.TIE ビットが 1 であれば、SCI_{In}_TXI 割り込み要求が発生します。この SCI_{In}_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が終了する前に、TDR レジスタに次の送信データを書き込むことで連続送信が可能になります。SCI_{In}_TEI 割り込み要求を使用する場合、SCI_{In}_TXI 割り込み要求に対応する処理ルーチン内で最終送信データを TDR レジスタに書き込んだ後、CCR0.TIE ビットを 0 にして、CCR0.TEIE ビットを 1 にします。
- クロック出力モードを指定したときは出力クロックに同期して、外部クロックを指定したときは入力クロックに同期して、TXDn 端子から 8 ビットのデータが送信されます。クロック信号出力は、CCR1.CTSE ビットが 1 のとき、CTS 信号入力 Low になるまで待機します（CTS 機能有効）。
- 最終ビットを送り出すタイミングで、SCI は TDR レジスタの更新をチェックします。
- TDR レジスタが更新されていれば、TDR レジスタから TSR レジスタに次の送信データを転送し、次のフレームのシリアル送信を開始します。
- TDR レジスタが更新されていなければ、CSR.TEND フラグを 1 にします。TXDn 端子は最終ビットの出力状態を保持します。このとき、CCR0.TEIE ビットが 1 になっていると、SCI_{In}_TEI 割り込み要求が発生し、SCKn 端子は High に固定されます。

図 28.62、図 28.63、および図 28.64 に、シリアルデータ送信の例を示します。




図 28.62 クロック同期式モードにおけるシリアル送信の動作例 (送信開始時に CTS 機能を使用しない場合)




図 28.63 クロック同期式モードにおけるシリアル送信の動作例 (送信開始時に CTS 機能を使用する場合)




図 28.64 クロック同期式モードにおけるシリアル送信の動作例 (送信中～送信終了時)




図 28.65 クロック同期式モードにおけるシリアル送信のフローチャート例 (非 FIFO 選択時)

(2) FIFO 選択時

図 28.66 に、クロック同期式モードにおける FIFO 選択時のシリアル送信のフローチャート例を示します。

シリアルデータの送信時、SCI は以下のように動作します。

- SCIn_TXI 割り込み処理ルーチンで送信 FIFO (TDR レジスタ) にデータが書き込まれると、SCI は送信 FIFO (TDR レジスタ) から TSR レジスタへデータを転送します。送信 FIFO (TDR レジスタ) に書き込み可能なデータのバイト数は 16 - FTSR.T[5:0] です。さらに、データ送信開始時に、CCR0.TIE ビットと CCR0.TE ビットを 1 命令で同時に 1 にしてください。その後、SCIn_TXI 割り込み要求が発生します。
- SCI は、送信 FIFO (TDR レジスタ) から TSR レジスタへデータを転送した後、送信を開始します。送信 FIFO (TDR レジスタ) に書き込まれた送信データ数が、指定された送信トリガ数以下のとき、CSR.TDRE ビットが 1 になります。CCR0.TIE ビットが 1 であれば、SCIn_TXI 割り込み要求が発生します。この SCIn_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が終了する前に、送信 FIFO (TDR レジスタ) に次の送信データを書き込むことで連続送信が可能になります。SCIn_TEI 割り込み要求を使用する場合、SCIn_TXI 割り込み要求に対応する処理ルーチン内で最終送信データを送信 FIFO (TDR レジスタ) に書き込んだ後、CCR0.TIE ビットを 0 にして、CCR0.TEIE ビットを 1 にします。
- クロック出力モードを指定したときは出力クロックに同期して、外部クロックを指定したときは入力クロックに同期して、TXDn 端子から 8 ビットのデータが送信されます。クロック信号出力は、CCR1.CTSE ビットが 1 のとき、CTS 信号入力 Low になるまで待機します (CTS 機能有効)。
- ストップビットの出力タイミングで、SCI は送信 FIFO (TDR レジスタ) (注¹) に未送信データが残っていないかをチェックします。

5. 送信 FIFO (TDR レジスタ) にデータが残っていれば、送信 FIFO (TDR レジスタ) から TSR レジスタにデータを転送し、次のフレームのシリアル送信を開始します。
6. 送信 FIFO (TDR レジスタ) にデータが残っていなければ、CSR.TEND フラグを 1 にします。TXDn 端子は最終ビットの出力状態を保持します。このとき、CCR0.TEIE ビットが 1 になっていると、SCIn_TEI 割り込み要求が発生し、SCKn 端子は High に固定されます。

注 1. 送信 FIFO (TDR レジスタ) に格納された未送信の送信データ数は、FTSR.T[5:0]ビットを読むことで確認できます。




図 28.66 クロック同期式モードにおけるシリアル送信のフローチャート例 (FIFO 選択時)

28.6.5 シリアルデータの受信 (クロック同期式モード)

(1) 非 FIFO 選択時

図 28.67 と図 28.68 に、クロック同期式モードにおけるシリアル受信の SCI 動作例を示します。

シリアルデータの受信時、SCI は以下のように動作します。スレーブモード時のみ受信専用動作が可能です。(マスターモード時では、受信専用動作は禁止されています。)

1. CCR0.RE ビットが 1 になると、CTS_n_RTS_n 端子出力が Low になります (RTS 機能使用時)。
2. SCI は内部を初期化し、同期クロックの入力または出力に同期して受信を開始して、受信データを RSR レジスタに取り込みます。
3. オーバーランエラーが発生した場合、CSR.ORER フラグが 1 になります。CCR0.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。受信データは RDR レジスタへ転送されません。
4. 正常に受信したときは、受信データが RDR レジスタへ転送されます。CCR0.RIE ビットが 1 であれば、SCIn_RXI 割り込み要求が発生します。この SCIn_RXI 割り込み処理ルーチンにおいて、次のデータ受信が終

了する前に、RDR レジスタへ転送された受信データを読み出すことで連続受信が可能になります。RDR レジスタに転送された受信データが読み出されると、CTS_n_RTS_n 端子出力が Low になります (RTS 機能使用時)。

最終データ受信後に、CTS_n_RTS_n 端子から Low を出力させないためには、CCR0.RE ビットを 0 に設定してから RDR レジスタを読み出してください。




図 28.67 クロック同期式モードにおけるシリアル受信の動作例 (1) (RTS 機能を使用しない場合)




図 28.68 クロック同期式モードにおけるシリアル受信の動作例 (2) (RTS 機能を使用する場合)

受信エラーフラグが 1 の状態では、送受信動作を再開できません。したがって、CSR レジスタの ORER、FER、および PER フラグを 0 にしてから受信を再開してください。また、オーバーランエラー処理では、必ず RDR レジスタを読み出してください。受信動作中に CCR0.RE ビットに 0 を書いてデータ受信動作を強制終了させた場合、RDR レジスタに読み出し前の受信データが残っている可能性があるため、RDR レジスタを読み出す必要があります。

図 28.69 に、シリアル受信のフローチャート例を示します。




図 28.69 クロック同期式モードにおけるシリアル受信のフローチャート例（非 FIFO 選択時）

(2) FIFO 選択時

図 28.70 に、クロック同期式モードにおける FIFO 選択時のシリアル受信のフローチャート例を示します。

シリアルデータの受信時、SCI は以下のように動作します。スレーブモード時のみ受信専用動作が可能です。（マスターモード時では、受信専用動作は禁止されています。）

1. CCR0.RE ビットが 1 になると、CTS_n_RTS_n 端子出力が Low になります（RTS 機能使用時）。
2. SCI は内部を初期化し、同期クロックの入力または出力に同期してデータ受信を開始して、受信データを受信 FIFO（RDR レジスタ）に転送します。

3. オーバーランエラーが発生した場合、CSR.ORER フラグが 1 になります。CCR0.RIE ビットが 1 であれば、SCI_{In}_ERI 割り込み要求が発生します。受信データは受信 FIFO (RDR レジスタ) (注1)へ転送されません。
4. 正常に受信したときは、受信データが受信 FIFO (RDR レジスタ) (注1)へ転送されます。受信 FIFO (RDR レジスタ) に格納された受信データ数が、指定された受信トリガ数以上であると、CSR.RDRF フラグが 1 になります。CCR0.RIE ビットが 1 であれば、SCI_{In}_RXI 割り込み要求が発生します。この SCI_{In}_RXI 割り込み処理ルーチンにおいて、オーバーランエラーが発生する前に、受信 FIFO (RDR レジスタ) (注1)へ転送された受信データを読み出すことで連続受信が可能になります。受信 FIFO (RDR レジスタ) へ転送された受信データ数が指定の受信トリガ数未満であると、CTS_n_RTS_n 端子出力が Low になります (RTS 機能使用時)。

注 1. クロック同期式モードでは、RDR.RDAT[8]レジスタを使用しません。




図 28.70 クロック同期式モードにおけるシリアル受信のフローチャート例 (FIFO 選択時)

28.6.6 シリアルデータの同時送受信（クロック同期式モード）

(1) 非 FIFO 選択時

図 28.71 に、クロック同期式モードにおけるシリアル同時送受信動作のフローチャート例を示します。シリアル同時送受信動作は、SCI の初期化後、以下の手順に従ってください。

送信モードから同時送受信モードへ切り替えるとき、

1. SCI が送信完了状態であることを CSR.TEND フラグが 1 になっていることで確認してください。
2. その後、CCR0 レジスタを初期化してから、CCR0 レジスタの TIE、RIE、TE、および RE の各ビットを 1 命令で同時に 1 にしてください。

受信モードから同時送受信モードへ切り替えるとき、

1. SCI がデータ受信完了状態であることを確認してください。
2. CCR0.TE ビットと RE ビットを 0 にした後、受信エラーフラグ（CSR.ORER、FER、PER）が 0 になっていることを確認します。
3. その後、CCR0 レジスタの TIE、RIE、TE、RE の各ビットを 1 命令で同時に 1 にしてください。

RTS 機能を同時送受信動作で使用する場合、最終データ受信後の受信動作において、CTS_n_RTS_n 端子から Low を出力させないためには、CCR0.RE ビットと TE ビットを同時に 0 に設定してから RDR レジスタを読み出してください。




図 28.71 クロック同期式モードにおけるシリアル同時送受信動作のフローチャート例（非 FIFO 選択時）

(2) FIFO 選択時

図 28.72 に、クロック同期式モードにおける FIFO 選択時のシリアル同時送受信動作のフローチャート例を示します。

SCI の初期化後、シリアルデータ同時送受信動作は以下の手順に従ってください。

送信モードから同時送受信モードへ切り替えるとき、

1. SCI が送信完了状態であることを CSR.TEND フラグが 1 になっていることで確認してください。
2. その後、CCR0 レジスタを初期化してから、CCR0 レジスタの TIE、RIE、TE、および RE の各ビットを 1 命令で同時に 1 にしてください。

受信モードから同時送受信モードへ切り替えるとき、

1. SCI が受信完了状態であることを確認してください。
2. CCR0.TE ビットと RE ビットを 0 にします。
3. 受信エラーフラグ（CSR.ORER、FER、PER）が 0 になっていることを確認した後、CCR0.TIE、RIE、TE、RE の各ビットを 1 命令で同時に 1 にしてください。

クロック同期式通信では送信と受信を同時に行うため、送信データ数と受信データ数を必ず同じ数にしてください。




図 28.72 クロック同期式モードにおけるシリアル同時送受信動作のフローチャート例 (FIFO 選択時)

28.6.7 内部クロックを使用したクロック同期式モードでの受信サンプリングタイミング調整機能

クロック同期式の内部クロックを使用する場合 (マスタモード)、CCR4.SCKSEL ビットに許可されたクロックが受信サンプリングクロックとして使用されます。

この機能では、クロックを 1~4TCLK サイクル遅延させ、デジタル遅延を追加して、受信サンプリングタイミングを調整します。

CCR4.ASEN ビットを 1 にすると、この機能が有効になります。遅延値は CCR4.AST[1:0] に設定されます。




図 28.73 クロック同期式モード（マスタ）での受信サンプリングタイミング調整動作

28.7 スマートカードインタフェースモードの動作

SCIは拡張機能として、ISO/IEC 7816-3（Identification Card 規格）に対応したスマートカード（ICカード）インタフェースをサポートしています。

スマートカードインタフェースモードへの切り替えはレジスタにより行います。

28.7.1 接続例

図 28.74 に、スマートカード（ICカード）と本 MCU の接続例を示します。図 28.74 に示すように、MCU と IC カードは 1 本のデータ伝送線で通信を行うため、TXDn 端子と RXDn 端子を結線し、データ伝送線を抵抗で電源 VCC 側にプルアップしてください。

IC カードを接続しない状態で CCR0.TE ビットと CCR0.RE ビットを 1 にすると、閉ループの送受信が実現され、自己診断が可能になります。SCI で生成するクロックを IC カードに供給する場合は、SCKn 端子出力を IC カードの CLK 端子に入力してください。

リセット信号の出力には、MCU の出力ポートを使用できます。




図 28.74 スマートカード (IC カード) との接続例

28.7.2 データフォーマット (ブロック転送モード時を除く)

図 28.75 にスマートカードインタフェースモードでの送受信フォーマットを示します。

- 調歩同期式モードでは、1 フレームは 8 ビットデータとパリティビットで構成
- 送信中は、パリティビットの終了から次のフレーム開始まで、2 etu (Elementary Time Unit = 1 ビット転送時間) 以上のガードタイムが必要
- 受信中にパリティエラーを検出した場合、スタートビットから 10.5 etu 経過後、エラー信号 (Low) を 1 etu 期間出力
- 送信時にエラー信号をサンプリングすると、2 etu 以上経過後、自動的に同じデータを再送信




図 28.75 スマートカードインタフェースモードにおけるデータフォーマット

本節では、ダイレクトコンベンションタイプと、インバースコンベンションタイプの 2 種類の IC カードと送受信する場合について説明します。

(1) ダイレクトコンベンションタイプ

ダイレクトコンベンションタイプでは、[図 28.76](#) に示すように、ロジックレベル 1 は状態 Z を、ロジックレベル 0 は状態 A をそれぞれ表し、開始キャラクタに対して LSB ファーストでデータが転送されます。したがって、この図の開始キャラクタでは、データは 0x3B となります。

ダイレクトコンベンションタイプを使用する場合、CCR3.LSBF ビットに 1 を、CCR3.SINV ビットに 0 を書き込んでください。また、スマートカードの規格により、偶数パリティとなるように CCR1.PM ビットは 0 にしてください。




図 28.76 **ダイレクトコンベンション (CCR3.LSBF = 1、CCR3.SINV = 0、CCR1.PM = 0)**

(2) インバースコンベンションタイプ

インバースコンベンションタイプでは、[図 28.77](#) に示すように、ロジックレベル 1 は状態 A を、ロジックレベル 0 は状態 Z をそれぞれ表し、開始キャラクタに対して MSB ファーストでデータが転送されます。したがって、この図の開始キャラクタでは、データは 0x3F となります。

インバースコンベンションタイプを使用する場合、CCR3.LSBF ビットに 0 を、CCR3.SINV ビットに 1 を書き込んでください。また、スマートカードの規格に従って偶数パリティとするために、パリティビットは状態 Z に対応するロジックレベル 0 になります。本 MCU では、SINV ビットはデータビット D7~D0 のみを反転させます。そのため、送信時と受信時の両方において、CCR1.PM ビットに 1 を書いてパリティビットを反転させてください。




図 28.77 **インバースコンベンション (CCR3.LSBF = 0、CCR3.SINV = 1、CCR1.PM = 1)**

28.7.3 ブロック転送モード

ブロック転送モードは、通常のスマートカードインタフェースモードと比較して以下の点が異なります。

- 受信中にパリティエラーが検出されても、エラーシグナルは出力されません。エラー検出時に CSR.PER フラグがセットされるので、次のフレームのパリティビットを受信する前にクリアしてください。
- 送信中は、パリティビットの終了から次のフレーム開始までのガードタイムとして 1 etu 以上が必要です。
- 同じデータの再送信を行わないため、送信開始から 11.5 etu 経過後に、CSR レジスタの TEND フラグがセットされます。
- ブロック転送モードでは、CSR レジスタの ERS フラグは通常のスマートカードインタフェースモードと同じエラーシグナル状態を示します。ただし、エラーシグナルの送受信を行わないため、読むと 0 が読めます。

28.7.4 受信データサンプリングタイミングと受信マージン

スマートカードインタフェースモードで転送クロックとして使用できるのは、内蔵ボーレートジェネレータが生成する内部クロックだけです。

スマートカードインタフェースモードでは、CCR2.BCP[2:0]ビットの設定により、ビットレートの 32 倍、64 倍、372 倍、256 倍、93 倍、128 倍、186 倍、または 512 倍の周波数の基本クロックで動作します。通常の調歩同期式モードでは、周波数はビットレートの 16 倍に固定されています。

受信時は、スタートビットの立ち下がり基本クロックでサンプリングして内部を同期化します。

また、図 28.78 に示すように、受信データは基本クロックのそれぞれ 16 番目、32 番目、186 番目、128 番目、46 番目、64 番目、93 番目、256 番目の立ち上がりエッジでサンプリングされるため、各ビットの途中でデータが取り込まれます。受信マージンは次式で決定されます。

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N}(1 + F) \right| \times 100 [\%]$$

M: 受信マージン (%)

N: クロックに対するビットレートの比 (N = 32, 64, 372, 256)

D: クロックのデューティ比 (D = 0~1.0)

L: フレーム長 (L = 10)

F: クロック周波数の偏差の絶対値

上の式で、F = 0、D = 0.5、および N = 372 とすると、受信マージンは次式を用いて決定されます。

$$M = 0.5 - 1 / (2 \times 372) \times 100 [\%] = 49.866 \%$$




図 28.78 スマートカードインタフェースモードにおける受信データのサンプリングタイミング（ビットレートの 372 倍のクロック周波数の場合）

28.7.5 SCI の初期化（スマートカードインタフェースモード）

データの送受信前に、CCR0 レジスタに初期値 0x00 を書き込み、表 28.40 に示すフローチャートの例に従って、SCI を初期化してください。

送信モードから受信モードへ（またはその逆へ）切り替える場合、必ず事前に CCR0 レジスタの TIE、RIE、TE、RE、および TEIE ビットに初期値を設定してください。なお、CCR0.RE ビットを 0 にしても RDR レジスタは初期化されません。

送信モードでは、CCR0.TE ビットと CCR0.TIE ビットを同時に 1 にすると、SCI_{In}_TXI 割り込み要求が発生します。

受信モードから送信モードへ切り替える場合、受信動作が完了していることを確認してから、SCI を初期化してください。初期化の最後では、CCR0.TE ビット = 1、CCR0.RE ビット = 0 にしてください。受信動作の完了は、SCI_{In}_RXI 割り込み要求、CSR レジスタの ORER フラグ、あるいは PER フラグで確認できます。

送信モードから受信モードへ切り替える場合、送信動作が完了していることを確認してから、SCI を初期化してください。初期化の最後では、CCR0.TE ビット = 0、CCR0.RE ビット = 1 にしてください。送信動作の完了は CSR.TEND フラグで確認できます。

表 28.40 スマートカードインタフェースモードにおける SCI 初期化の手順例

番号	ステップ名	説明
1	初期化を開始	—
2	CCR0 を設定	CCR0.TEIE、TIE、RIE、TE、RE の各ビットを 0 に設定。初期設定から変更していない場合は、この手順を省略できます。
3	CCR3 を設定	通信モード (MOD[2:0] = 001b)、BLK、GM、および SINV を設定します。他のビットは、初期値のままにします。
4	CCR2 を設定	クロック選択とビットレートを設定します。BRME を 0 に設定します。
5	CCR1 を設定	ノイズフィルタ機能、通信ターミナルステータスを設定します。NFEN ビット、PE ビットおよび CTSE ビットを 0 にしてから、PE ビットを 1 にします。
6	I/O ポート機能の設定	I/O ポートを設定して、TXDn、RXDn、および SCKn 端子に必要な入出力機能を有効にします。
7	CCR3 を設定	CKE[1:0]を設定 GM ビットの設定値により、CKE[0]ビットを 1 にした場合は、SCKn 端子からクロックが出力されます。
8	CFCLR を設定	以下のビットに 1 を書き込むことにより、対応するフラグを 0 にクリアします。CFCLR.RDRFC、FERC、PERC、MFFC、ORERC、DFERC、DPERC、DCMFC、ERSC
9	CCR0 を設定	TE ビットまたは RE ビットを 1 にします。次に TIE ビットおよび RIE ビットを設定します。自己診断以外は TE ビットと RE ビットを同時に 1 にしないでください。
10	初期化の完了	—

図 28.79 に上記のフローに従ってスマートカードインタフェースモードに遷移することでデータ送信が行われるときのタイミングチャートを示します。この図は、CCR3.GM ビットが 0 の場合を示します。図に示す通り、SCKn 端子に端子機能を設定したとき、CCR3.CKE[0]ビットが 0 なので SCKn 端子はハイインピーダンスとなります。TXDn 端子を設定したとき、CCR0.TE ビットが 0 なので TXDn 端子はハイインピーダンスとなります。クロック出力設定の CCR3.CKE[0]ビットを 1 にすることによって SCK 端子へのクロック出力を開始します。そして、CCR0.TE ビットを 1 にした後、送信データを書き込むことでデータ送信を開始します。

スマートカードインタフェースモードでは、クロック出力設定を使用すると、CCR0.TE = 0、および CCR0.RE = 0 で通信しなくても、クロック出力は継続されます。




図 28.79 スマートカードインタフェースモードにおけるデータ送信のタイミング図の例

28.7.6 シリアルデータの送信（ブロック転送モードを除く）

スマートカードインタフェースモードにおけるシリアル送信（ブロック転送モード時を除く）では、エラー信号のサンプリングと再送信処理があるため、非スマートカードインタフェースモードと動作が異なります。送信中の再転送動作を図 28.80 に示します。

- 1 フレーム分の送信を完了した後、受信側からのエラーシグナルがサンプリングされると、CSR.ERS フラグが 1 になります。CCR0.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。次のパリティビットがサンプリングされる前に、ERS フラグを 0 にクリアしてください。

2. エラー信号を受信したフレームでは、CSR.TEND フラグはセットされません。TDR レジスタから TSR レジスタへ再度データが転送され、自動的に再送信が行われます。
3. 受信側からエラー信号が返ってこない場合、ERS フラグは 1 になりません。
4. この場合、SCI は再転送を含む 1 フレーム分の送信が完了したと判断し、TEND フラグがセットされます。CCR0.TIE ビットが 1 であれば、SCI_{In}_TXI 割り込み要求が発生します。送信データを TDR レジスタに書き込むことにより次のデータが送信されます。

図 28.82 に、シリアル送信のフロー例を示します。これら一連の処理は、SCI_{In}_TXI 割り込み要求で DTC または DMAC を起動することによって、自動的に行うことができます。

送信動作では、CSR.TEND フラグが 1 になっていると、CCR0.TIE ビットが 1 の場合、SCI_{In}_TXI 割り込み要求が発生します。

あらかじめ DTC または DMAC の起動要因として SCI_{In}_TXI 割り込み要求を設定しておけば、SCI_{In}_TXI 割り込み要求によって DTC または DMAC が起動され、送信データの転送が可能になります。TEND フラグは、DTC または DMAC によるデータ転送時に自動的に 0 になります。

エラーが発生した場合は、SCI が自動的に同じデータを再送信します。再送信中、TEND フラグは 0 のまま保持され、DTC または DMAC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DTC または DMAC が、指定されたバイト数を自動的に送信します。ただし、ERS フラグは自動的にクリアされないため、RIE ビットを 1 にしておくことで、エラー発生時に SCI_{In}_ERI 割り込み要求が発生させて、ERS フラグをクリアしてください。

なお、DTC または DMAC を使用して送受信を行う場合は、必ず DTC または DMAC を有効にしてから SCI の設定を行ってください。

DTC または DMAC の設定方法については、「16. データトランスファコントローラ (DTC)」、「15. DMA コントローラ (DMAC)」を参照してください。




図 28.80 スマートカードインタフェース送信モードでのデータ再送信動作

CCR3.GM ビットの設定によっては、CSR.TEND フラグのセットタイミングが異なります。図 28.81 に、TEND フラグの発生タイミングを示します。




図 28.81 送信中の CSR.TEND フラグの発生タイミング




図 28.82 スマートカードインタフェース送信のフローチャート例

28.7.7 シリアルデータの受信（ブロック転送モード時を除く）

スマートカードインタフェースモードにおけるシリアル受信は、非スマートカードインタフェースモードと同様の処理手順になります。受信モードでの再転送動作を [図 28.83](#) に示します。

1. 受信データにパリティエラーが検出されると、CSR.PER フラグが 1 になります。CCR0.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。次のパリティビットがサンプリングされる前に、PER フラグを 0 にクリアしてください。
2. パリティエラーが検出されたフレームに対しては、SCIn_RXI 割り込みは発生しません。
3. パリティエラーが検出されない場合、CSR.PER フラグは 1 になりません。
4. この場合、正常に受信が完了したと判断されます。CCR0.RIE ビットが 1 であれば、SCIn_RXI 割り込み要求が発生します。

[図 28.84](#) に、シリアル受信のフローチャート例を示します。これら一連の処理は、SCIn_RXI 割り込み要求で DTC または DMAC を起動することによって、自動的に行うことができます。

受信動作では、RIE ビットを 1 にしておくと、SCIn_RXI 割り込み要求が発生します。あらかじめ DTC または DMAC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DTC または DMAC が起動され、受信データの転送が可能になります。

また、受信時にエラーが発生して CSR レジスタの ORER フラグまたは PER フラグのいずれかが 1 になると、受信エラー割り込み (SCIn_ERI) 要求が発生します。エラー発生後に、エラーフラグをクリアしてください。エラーが発生した場合、DTC または DMAC は起動されず、受信データはスキップされます。そのため、DTC または DMAC に指定されたバイト数だけ受信データが転送されます。

なお、受信中にパリティエラーが発生して PER フラグが 1 になった場合でも、受信したデータは RDR レジスタへ転送されるので、このデータを読み出すことは可能です。

また、受信動作中に CCR0.RE ビットを 0 にして受信動作を強制終了させた場合、RDR レジスタに読み出し前の受信データが残っている可能性があるため、RDR レジスタを読み出す必要があります。

注. ブロック転送モードの場合は、「28.3.9. シリアルデータの受信 (調歩同期式モード)」を参照してください。




図 28.83 スマートカードインタフェース受信モードでの再転送動作




図 28.84 スマートカードインタフェース受信のフローチャート例

28.7.8 クロック出力制御

CCR3 の GM ビットを 1 にすると、CCR3 の CKE[1:0] ビットでクロック出力を制御できます。CKE[1:0] ビットの詳細については、「[28.2.8. CCR3 : 共通コントロールレジスタ 3](#)」を参照してください。「[28.7.4. 受信データサンプリングタイミングと受信マージン](#)」に記載されている基本クロックであるクロック出力を設定する場合、ビットレートは CCR2.CKS、CCR2.BCP[2:0]、および BRR[7:0] で設定されます。

図 28.85 に、CCR3 レジスタの CKE[1] ビットを 0 にして CCR3 レジスタの CKE[0] ビットを制御する場合のクロック出力制御のタイミング例を示します。

CCR3 レジスタの GM ビットが 0 の場合、CCR3 レジスタの CKE[0] ビットで制御される出力は、SCKn 端子にただちに反映されます。したがって、意図しない幅のパルスが SCKn 端子から出力される可能性があります。

CCR3 レジスタの GM ビットが 1 のとき、CCR3.CKE[0] の出力パルス制御により、基本クロックの状態に従って、パルス幅が制御されます。




図 28.85 クロック出力タイミング

28.8 簡易 IIC モードの動作

簡易 IIC モードフォーマットは、8 ビットのデータと 1 ビットのアクノリッジから構成されます。開始条件および再開始条件に続くフレームはスレーブアドレスのフレームであり、マスタデバイスは、通信先であるスレーブデバイスを指定するために使用します。指定されたスレーブデバイスは、新たにスレーブデバイスが指定されるか、または停止条件が満たされるまで有効です。各フレーム内の 8 ビットのデータは、MSB から順に送信されます。

図 28.86 に、I²C バスフォーマットを、図 28.87 に、I²C バスタイミングを示します。




図 28.86 I²C バスフォーマット




図 28.87 I²C バスタイミング (SLA = 7 ビットの場合)

- S : 開始条件を示します。マスタデバイスは、SCLn ラインが High 状態にあるとき、SDAn ラインのレベルを High から Low へ変化させます。
- SLA : スレーブアドレスを示します。これによってマスタデバイスがスレーブデバイスを選択します。
- R/W# : 転送方向 (送信/受信) を示します。値 1 のときはスレーブデバイスからマスタデバイスへ、値 0 のときはマスタデバイスからスレーブデバイスへデータを送信します。
- A/A# : アクノリッジを示します。マスタ送信モードでは、スレーブデバイスがアクノリッジを返します。マスタ受信モードでは、マスタデバイスがアクノリッジを返します。Low を返すことで ACK を、High を返すことで NACK を示します。
- Sr : 再開始条件を示します。マスタデバイスは、SCLn ラインが High 状態にあるとき、セットアップ時間経過後に SDA n ラインのレベルを High から Low へ変化させます
- DATA : 送受信データを示します。
- P : 停止条件を示します。マスタデバイスは、SCLn ラインが High 状態にあるとき、SDAn ラインのレベルを Low から High へ変化させます。

28.8.1 開始条件、再開始条件、停止条件の生成

ICR.IICSTAREQ ビットに 1 を書き込むことにより、開始条件の生成を行います。開始条件の生成では、以下の動作が行われます。

- SDA n ラインを立ち下げ (High から Low へ変化)、SCLn ラインは開放状態を保持
- CCR2.BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、開始条件のホールド時間に設定
- SCLn ラインを立ち下げ (High から Low へ変化)、ICR.IICSTAREQ ビットを 0 にして、開始条件生成割り込み要求を出力

ICR.IICRSTAREQ ビットに 1 を書き込むことにより、再開始条件の生成を行います。再開始条件の生成では、以下の動作が行われます。

- SDA n ラインを開放、SCLn ラインは Low を保持
- CCR2.BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、SCLn ラインの Low 期間に設定
- SCLn ラインを開放 (Low から High へ変化)
- SCLn ラインの High を検出後、CCR2.BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、再開始条件のセットアップ時間に設定
- SDA n ラインを立ち下げ (High から Low へ変化)
- CCR2.BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、再開始条件のホールド時間に設定
- SCLn ラインを立ち下げ (High から Low へ変化)、ICR.IICRSTAREQ ビットを 0 にして、再開始条件生成割り込み要求を出力

ICR.IICSTPREQ ビットに 1 を書き込むことにより、停止条件の生成を行います。停止条件の生成では、以下の動作が行われます。

- SDA n ラインを立ち下げ (High から Low へ変化)、SCLn ラインは Low を保持
- CCR2.BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、SCLn ラインの Low 期間に設定

- SCLn ラインを開放 (Low から High へ変化)
- SCLn ラインの High を検出後、CCR2.BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、停止条件のセットアップ時間に設定
- SDAn ラインを開放 (Low から High へ変化)、ICR.IICSTPREQ ビットを 0 にして、停止条件生成割り込み要求を出力

図 28.88 に開始条件、再開条件、停止条件生成の動作タイミングを示します。




図 28.88 開始条件、再開条件、停止条件生成の動作タイミング

28.8.2 クロック同期化

通信先のスレーブデバイスがウェイトを挿入する目的で、SCLn ラインを Low にする場合があります。ICR.IICSCS ビットを 1 にすると、内部 SCLn クロック信号が SCLn 端子入力のレベルと異なる場合に、同期を取るための制御を行います。

ICR.IICSCS ビットを 1 にすると、内部 SCLn クロック信号が Low から High へ変化します。SCLn 端子入力が Low の間は High 期間のカウントを停止し、SCLn 端子入力が High へ変化すると、High 期間のカウントを開始します。

このとき、SCLn 端子が High へ変化して High 期間のカウントを開始するまでの間隔は、SCLn 端子入力遅延、SCLn 端子入力のノイズフィルタ遅延 (ノイズフィルタのサンプリングクロックで 2~3 サイクル)、内部処理遅延 (PCLK で 1~2 サイクル) の合計になります。この間、他のデバイスが SCLn ラインを Low にしていなくても、内部 SCLn クロックの High 期間が延長されます。

ICR.IICSCS ビットが 1 の場合、データの送受信は、SCLn 端子入力と内部 SCLn クロックの論理積に同期して行われます。ICR.IICSCS ビットが 0 の場合は、データの送受信は、内部 SCLn クロックに同期して行われます。

開始条件、再開条件、または停止条件の生成要求発行後、内部 SCLn クロックが Low から High へ変化するまでの間にスレーブデバイスからウェイトが挿入された場合、その期間分、生成までの時間が延長されます。

内部 SCLn クロックが Low から High へ変化した後、スレーブデバイスがウェイトを挿入した場合は、そのウェイト期間も停止はせず、生成完了割り込み要求を発行しますが、条件生成自体は保証されません。

図 28.89 に、クロック同期化の動作例を示します。




図 28.89 クロック同期化の動作例

28.8.3 SDAn 出力遅延

ICR.IICDL[4:0]ビットを用いて、SCLn 端子出力の立ち下がりに対し、SDAn 端子出力を遅延させることが可能です。遅延時間は0~31 サイクルから選択できます。これは、対応する内蔵ボーレートジェネレータからのクロック信号のサイクル数を表します (CCR2.CKS[1:0]ビットで選択した分周ベースクロック (TCLK) を基準とします)。SDAn 端子出力の遅延は、開始条件/再開条件/停止条件の各信号、8 ビットの送信データ、およびアクノリッジビットに適用されます。

SDAn 出力遅延が SCLn 端子出力の立ち下がり時間より短い場合、SCLn 端子出力の立ち下がり中に SDAn 端子出力が変化を開始して、スレーブデバイスが誤動作する可能性があります。SDAn 端子出力遅延は、SCLn 端子出力の立ち下がり時間の最大値 (IIC の標準モードとファストモードでは 300 ns) より大きくなるように設定してください。

図 28.90 に、SDAn 出力遅延のタイミングを示します。




図 28.90 SDAn 出力遅延のタイミング

28.8.4 SCI の初期化（簡易 IIC モード）

データの送受信前に、CCR0 レジスタに初期値 0x00 を書き込み、表 28.41 のフローチャート例に従って、インタフェースを初期化してください。

動作モードまたは通信フォーマットを変更する前に、必ず CCR0 レジスタを初期値にしてください。また、簡易 IIC モード時の通信ポートのオープンドレイン設定は、ポート側で行ってください。

表 28.41 簡易 IIC モードにおける SCI 初期化の手順例

番号	ステップ名	説明
1	初期化開始	—
2	CCR0 を設定	CCR0.TEIE、TIE、RIE、TE、RE の各ビットを 0 に設定。初期設定から変更していない場合は、この手順を省略できます。
3	ICR を設定	IICSDAS[1:0]ビットと IICSCLS[1:0]ビットを 11b にします。必要に応じて IICDL[4:0]ビットと IICINTM ビットを設定します。IICACKT ビットと IICCSC ビットを 1 にします。
4	CCR3 を設定	通信モードとして送受信フォーマット (MOD[2:0]=100b)、CKE [1:0] = 00b を設定します。
5	CCR2 を設定	ビットレートモジュレーション機能(注1)、クロック選択、ビットレートを設定します。
6	CCR1 を設定	ノイズフィルタ、通信端子ステータス、パリティチェック、および CTSn/RTSn 機能を設定します。
7	I/O ポート機能を設定	SCLn および SDAn 端子機能が (NMOS オープンドレイン出力端子および Hi-Z で) 使用可能となるように I/O ポートを設定します。
8	CFCLR レジスタと ICFCLR レジスタを設定	以下のビットに 1 を書き込むことにより、対応するフラグを 0 にクリアします。CFCLR.RDRFC、FERC、PERC、MFFC、ORERC、DFERC、DPERC、DCMFC、ERSC、ICFCLR.IICSTIFC
9	CCR0 (TE、RE、TIE、RIE) を設定	TE ビットと RE ビットを 1 にしてください。割り込みを許可するために、1 回の指示で同時に TE、TIE、RE、および RIE ビットを 1 に設定します (送信用で IICINTM ビットが 1 の状態の場合は、RIE ビットをクリアします)。TE ビットと RE ビットを 1 にすることで、SCLn 端子および SDAn 端子の機能が有効となります。
10	初期化完了	—

注. CCR0.TE ビットと RE ビットは、同時に設定してください。

注 1. ビットレートモジュレーション機能を使用しない場合、この設定は不要です。

28.8.5 マスタ送信動作（簡易 IIC モード）

図 28.91 と図 28.92 にマスタ送信の動作例を、図 28.93 にデータ送信のフローチャート例を示します。

図 28.91 に、ICR.IICINTM ビットが 1 (受信割り込み、送信割り込みを使用) の場合の動作例を示します。この場合、SCLn_TXI 割り込みにより DMAC または DTC を起動できます。ただし、DMAC または DTC を使用する場

合、ACK/NACK は確認できません。ACK/NACK を確認したい場合は、CPU により送信データを準備してください。

簡易 IIC モードでの SCIn_TXI 割り込みは、1 フレームの通信を完了した時点で発生します。マスタ送信では SCIn_RXI 割り込みは使用されないため、CCR0.RIE は 0 です。

STI 割り込みについては、表 28.46 を参照してください。

図 28.93 に、ICR.IICINTM が 1 の状態で、CPU によるアドレス送信と DTC または DMAC によるデータ送信の場合のフローチャートを示します。10 ビットスレーブアドレス使用時は、[3] と [4] の手順を 2 回繰り返します。

簡易 IIC モードでの送信データエンプティ割り込み (SCIn_TXI) は、クロック同期式送信時の SCIn_TXI 割り込み要求発生タイミングとは異なり、1 フレームの通信を完了した時点で発生します。




図 28.91 簡易 IIC モードにおけるマスタ送信の動作例 1 (7 ビットスレーブアドレス、送信割り込み、受信割り込み使用時) (ICR.IICINTM = 1)

マスタ送信で、ICR.IICINTM ビットを 0 (ACK 割り込み、NACK 割り込みを使用) にした場合、ACK 割り込みをトリガにして DTC または DMAC を起動し、データを必要バイト数送信します。NACK を受信した場合は、NACK 割り込みをトリガにして、送信中止や再送信などのエラー処理を行います。

TDR にデータを書き込んだ後に、なんらかの理由で通信をリスタートさせたい場合は以下の手順に従ってください。

1. CCR0 レジスタの TE、RE ビットを 0 に設定して通信を停止させてください。
2. ICR.IICSCLS[1:0] ビットと ICR.IICSDAS[1:0] ビットに 11b を設定し、I²C バスを解放し、各条件生成をクリアしてください。
3. CSR レジスタの RDRF フラグが 1 に設定されている場合、RDR レジスタをダミーで読み出し、RDRF ビットを 0 に設定してください。
4. CCR0 レジスタの TE、RE ビットに 1 を設定し、次の通信を開始してください。




図 28.92 簡易 IIC モードにおけるマスタ送信の動作例 2 (7 ビットスレーブアドレス、ACK 割り込み、NACK 割り込み使用時) (ICR.IICINTM = 0)




図 28.93 簡易 IIC モードにおけるマスタ送信のフローチャート例 (送信割り込み、受信割り込み使用時)

28.8.6 マスタ受信動作 (簡易 IIC モード)

図 28.94 に簡易 IIC モードにおけるマスタ受信の動作例を、図 28.96 にマスタ受信のフローチャート例を示します。

下図では、ICR.IICINTM ビットが 1 (受信割り込み、送信割り込みを使用) および 0 (ACK 割り込み、NACK 割り込みを使用) の場合を想定しています。

簡易 IIC モードでの送信データエンpty割り込み (SCIn_TXI) は、クロック同期式送信時の SCIn_TXI 割り込み要求発生タイミングとは異なり、1 フレームの通信を完了した時点で発生します。




図 28.94 簡易 IIC モードにおけるマスタ受信の動作例 (7 ビットスレーブアドレス、送信割り込み、受信割り込み使用時) (ICR.IICINTM = 1)




図 28.95 簡易 IIC モードにおけるマスタ受信の動作例 (7 ビットスレーブアドレス、ACK 割り込み、NACK 割り込み使用時) (ICR.IICINTM = 0)




図 28.96 簡易 IIC モードにおけるマスタ受信のフロー例 (送信割り込み、受信割り込み使用時 (ICR.IICINTM = 1))




図 28.97 簡易 IIC モードにおけるマスタ受信のフロー例 (ACK 割り込み、NACK 割り込み使用時 (ICR.IICINTM = 0))

28.9 簡易 SPI モードの動作

SCI は拡張機能として、1 つまたは複数のマスタと複数のスレーブとの間で通信が可能な、簡易 SPI モードをサポートしています。

簡易 SPI モードの設定 (CCR3.MOD[2:0] = 011b) を使用するとともに、CCR0.SSE ビットを 1 にすることによって、SCI は簡易 SPI モードになります。なお、構成がシングルマスタのみの場合は、簡易 SPI モードでマスタとして使用されるデバイスの接続に、マスタ側の SS_n 端子機能は不要です。よって、そのような場合は、CCR0.SSE ビットを 0 にしてください。

図 28.98 に、簡易 SPI モードの接続例を示します。マスタからの SS_n 信号出力については、汎用ポートで制御してください。

簡易 SPI モードでは、クロック同期式モードと同様に、クロックパルスに同期してデータを送受信します。通信データの 1 キャラクタは 8 ビットデータで構成され、パリティビットの付加はできません。CCR3.SINV ビットを 1 にすることで、送受信データを反転できます。

SCI 内部では送信部と受信部は独立しており、クロックを共有することで全二重通信が可能です。また、送信部と受信部はどちらもバッファ構成になっているため、送信中に次の送信データを書き込むことや、受信中に前の受信データを読み込むことが可能です。これにより、連続転送が可能となります。




図 28.98 簡易 SPI モードでの接続例 (シングルマスタ時、CCR0.SSE ビット = 0)

28.9.1 マスタモード、スレーブモードと各端子の状態

簡易 SPI モードでは、マスタモード (CCR3.CKE[1:0] = 00b または 01b) と、スレーブモード (CCR3.CKE[1:0] = 10b または 11b) で、各端子の入出力方向が異なります。

表 28.42 に、端子状態、モード、および SSn 端子入力レベルの関係を示します。

表 28.42 モードおよび SSn 端子入力と各端子状態の関係

モード	SSn 端子入力	MOSIn 端子状態	MISOn 端子状態	SCKn 端子状態
マスタモード(注1)	High (通信可能)	送信データ出力(注2)	受信データ入力	クロック出力(注3)
	Low (通信不可)	ハイインピーダンス	受信データ入力 (無効)	ハイインピーダンス
スレーブモード	High レベル (通信不可)	受信データ入力 (無効)	ハイインピーダンス	クロック入力 (無効)
	Low レベル (通信可能)	受信データ入力	送信データ出力	クロック入力

注 1. シングルマスタ構成 (CCR0.SSE = 0) のみの場合、SSn 端子の入力レベルにかかわらず、転送可能となります。これは、SSn 端子入力が High のときと等価です。SSn 端子は使用されず、他の目的では使用可能です。
 注 2. シリアル送信禁止 (CCR0.TE ビット = 0) の場合、MOSIn 端子出力はハイインピーダンスです。
 注 3. マルチマスタ構成 (CCR0.SSE = 1) では、シリアル送受信禁止 (CCR0.TE = 0 および CCR0.RE = 0) の場合、SCKn 端子出力はハイインピーダンスです。

28.9.2 マスタモード時の SS 機能

CCR3.CKE[1:0] ビットを 00b または 01b にすると、マスタモードになります。シングルマスタ構成 (CCR0.SSE ビット = 0) では SSn 端子が使用されないため、SSn 端子の値にかかわらず送受信動作が可能です。

マルチマスタ構成 (CCR0.SSE ビット=1) において SSn 端子入力が High の場合、他にマスタが存在しないこと、あるいは別のマスタが送受信動作を行っていることを示すために、マスタデバイスは SCKn 端子からクロックを出力した後、送受信動作を開始します。

マルチマスタ構成 (CCR0.SSE ビット=1) において SSn 端子入力が Low の場合は、別のマスタが存在し、送受信動作中です。MOSIn 端子出力と SCKn 端子出力はハイインピーダンスになり、送受信動作を開始することができません。また、モードフォルトエラーとして CSR.MFF ビットが 1 になります。マルチマスタ構成では、CSR.MFF フラグを読むことでエラー処理を開始してください。なお、送受信動作中にモードフォルトが発生しても、送受信動作は停止しませんが、送受信動作完了後の MOSIn 出力と SCKn 出力はハイインピーダンス状態です。

SSn 端子入力が High のとき、SCKn 端子はクロック信号を出力し、MOSIn 端子はデータを出力します。SCKn 端子と MOSIn 端子がハイインピーダンス状態であっても、内部の送受信動作は継続しますが、1 キャラクタの送信または受信が完了すると停止します。この場合、SCIn_TXI、SCIn_RXI、SCIn_TEI 割り込みのいずれかが発生します。

汎用ポート端子を使用して、マスタからの SS 出力信号を生成してください。

28.9.3 スレーブモード時の SS 機能

CCR3.CKE[1:0] ビットを 10b または 11b にすると、スレーブモードになります。SSn 端子入力が High のとき、MISOIn 出力端子の状態はハイインピーダンスになり、SCKn 端子からのクロック入力は無視されます。SSn 端子入力が Low のとき、SCKn 端子からのクロック入力が有効になり、送信または受信動作が可能になります。

送信または受信動作中に SSn 端子入力が Low から High に変化した場合、MISOIn 出力端子の状態をハイインピーダンスにします。送受信動作はただちに停止します。送信の進行中であった場合、CSR.TEND フラグはセットされず、送信完了割り込みは発生せず、異常停止状態が発生します。そのため、スレーブ送信/受信の間は SSn 端子をネゲートしないでください。異常停止が発生したときは、CCR0.RE ビットと CCR0.TE ビットを 0 に設定して、送信/受信を停止してください。送信/受信を再開するためには、TCLK × 3 サイクル + PCLK × 3 サイクル以上経過した後 CCR0.RE ビットと CCR0.TE ビットを 1 に設定します。

28.9.4 クロックと送受信データの関係

CCR3 レジスタの CPOL ビットと CPHA ビットを用いて、送受信に用いるクロックを 4 種類から選択できます。クロック信号と送受信データの間関係を [図 28.99](#) に示します。マスタモードとスレーブモードの両方で、クロックと送受信データの間関係は同一です。これは、SSn 端子入力が High のときと等価です。




図 28.99 簡易 SPI モードにおけるクロックと送受信データの関係

28.9.5 SCI の初期化 (簡易 SPI モード)

簡易 SPI モードでの初期化は、クロック同期式モードの場合と同じです。初期化フローの例は、「[28.6.3. SCI の初期化 \(クロック同期式モード\)](#)」を参照してください。CCR3 レジスタの CPOL ビットと CPHA ビットは、マスターデバイスとスレーブデバイスの両方に適切なクロック信号となるように設定する必要があります。

動作モードや転送フォーマットに変更を加える場合は、必ず CCR0 レジスタを初期化してから行ってください。

注. 0 になるのは RE ビットのみです。CSR.ORER、FER、PER、RDR の各フラグは初期化されません。

CCR0 レジスタの TIE ビットが 1 のときに、TE ビットの値を 1 から 0、または 0 から 1 に変更すると、送信データエンプティ割り込み (SCI_{In}_TXI) が発生します。

28.9.6 シリアルデータの送受信 (簡易 SPI モード)

マスターモードでは、送受信先のスレーブデバイスの SSn 端子を、送受信開始前に Low にして、送受信終了後に High にしてください。マルチマスター動作で CCR0.SSE ビットが 1 の状態では、マスターモードであっても SSn 端子が Low になるとモードフォールトエラーが発生します。そのため、送受信の開始前にモードフォールトエラーが発生していないことを確認してから送受信を開始して、送受信の完了後においてもモードフォールトエラーが発生しなかったことを確認してください。モードフォールトエラーが発生すると、送受信が不完全となることがあり、再送などの対応が必要となります。それ以外の手順はクロック同期式モードと同様です。

スレーブモードでは、SSn 端子の入力に従って動作します。それ以外の手順はクロック同期式モードと同様です。

28.9.7 内部クロックを使用した簡易 SPI モードでの受信サンプリングタイミング調整機能

簡易 SPI モードでの受信サンプリングタイミング調整機能は、クロック同期式モードでの受信サンプリングタイミング調整機能と同じです。動作説明については、「[28.6.7. 内部クロックを使用したクロック同期式モードでの受信サンプリングタイミング調整機能](#)」を参照してください。

28.10 ビットレート変調機能

ビットレート変調機能では、CCR2 レジスタの CKS[1:0] ビットで選択された内部クロックの 256 クロックサイクルの間で、MDDR レジスタで指定した数を用いて、ビットレートを均等に補正することが可能です。

調歩同期式モードにおいて、PCLK が CCR2 レジスタの CKS[1:0] ビットで選択されたとき、BRR と MDDR がそれぞれ 0 と 160 の場合の例を [図 28.100](#) に示します。この例では、基本クロックの周期が均等に 256/160 に補正され、同時にビットレートも 160/256 に補正されています。

注. 内部クロックを有効にするとバイアスが発生し、内部基本クロックのパルス幅に伸縮が生じます。

クロック同期式モード、簡易 SPI モード、スマートカードインタフェースモード、マンチェスタモード、および簡易 LIN モードでは、この機能を使用しないでください。




図 28.100 ビットレート変調機能使用時の内部基本クロックの例

28.11 簡易 LIN モード

SCI は拡張機能として簡易 LIN モードをサポートします。これは、スタートフレームとインフォメーションフレームで構成されるシリアル通信プロトコルです ([図 28.101](#))。簡易 LIN モードは CCR3.MOD[2:0] ビットを 110b に設定すると有効になります。簡易 LIN モードはブレイクフィールド以外の送受信制御に調歩同期式モードと同じ回路を使用します。このため、調歩同期式モードに必要な基本通信設定は簡易 LIN モードにも必要です。

(簡易 LIN を使用する場合の設定値については、「[28.2. レジスタの説明](#)」の説明を参照してください。特に、CCR3.RXDESEL を初期値から変更して 1 にする必要があります。)

スタートフレームは Break Field、Control Field 0、および Control Field 1 で構成されます。情報フレームは Data Field と Checksum Field で構成できます。




図 28.101 簡易 LIN プロトコル例

以下に、簡易 LIN を使用する場合の動作について説明します。ここでは、以下の条件で動作を説明しています。
 通信端子 (RXDn / TXDn) レベル反転機能 : OFF (RINV = TINV = 0)

通信端子 (RXDn / TXDn) レベル反転機能を有効にした状態で簡易 LIN を使用する場合は、RXDn 信号レベルと TXDn 信号レベルをそれぞれ反転したレベルに置き換えてください。

28.11.1 簡易 LIN スタートフレーム送信

図 28.102 に、Break Field、Control Field 0、および Control Filed 1 で構成されたスタートフレームの送信例を示します。(スタートフレームの構成に応じて、Break Field および Control Field 0 を省略します。)

図 28.103 に、スタートフレーム送信のフローチャートを示します。

スタートフレーム送信中、SCI は以下のように動作します。

- SCI 初期化フロー (図 28.68) に従って、調歩同期式モードで SCI の初期設定を行います。簡易 LIN モードでは、ブレイクフィールドの前に SCIn_TXI が出力されないよう、CCR0 の TE と TIE を同時に 1 に設定しません。このため、以下の 2 ステップを順に実行して、SCI 初期化フロー(調歩同期式モード)の手順[9]を設定します。
 - CCR0 レジスタの TIE 以外のビットを設定します。(CCR0.TIE = 0, CCR0.TE = 1, CCR0.RE = 0)
 - CCR0.TIE を 1 に設定します。
- TCST に 1 を書き込むと、Break Field 出力タイマがカウントを開始し、XCR2.BFLW[15:0] に設定された期間、TXDn 端子から Low (Break Field) を出力します。タイマカウントクロックソースを XCR0.TCSS[1:0] で選択できます。
 XCR1.TCST に 0 を書き込むと、Break Field の出力が中断します。中断後、CCR0.TE を 0 にし、送信をオフにします。
- 簡易 LIN モジュールのタイマカウント値が XCR2.BFLW[15:0] の設定値と一致すると、タイマがカウントを停止し、TXDn 端子の出力レベルを反転させて、XSR0.BFOF フラグが 1 になります。(注1)また、このときに XCR0.BFOIE が 1 になっている場合、SCIn_TXI 割り込みが生成されます。
- SCIn_TXI 割り込みが生成されて XSR0.BFOF が 1 であることを確認したら、送信データを書き込みます。その後、SCI を用いて Control Field 0 データが送信されます。(注2)
- Control Field 0 データが送信された後で、TDR に Control Field 1 を書き込みます。その後、送信が実行されず。
- Control Field 1 データが送信された後で、インフォメーションフレームデータが送信されます。

- 注 1. XSR0.BFOF を 1 にした後で、クリアせずに XCR1.TCST に 1 を書き込むと、Break Field の送信終了時に SCIn_TXI 割り込みは出力されません。XCR1.TCST に 1 を書き込む前に、XSR0.BFOF をクリアしてください。
- 注 2. LIN 通信では、次のデータの送信が始まるまで、ブレークフィールドの出力後に 1 ビット以上のブレークデリミタ (アイドル期間) が必要です。このため、ブレークフィールド出力完了時にブレークデリミタ長がカウントされます。ブレークデリミタ長がカウントされている間に送信データが書き込まれると、ブレークデリミタ長のカウントが完了するまで送信は開始しません。ブレークデリミタ長がカウントされた後に送信データが書き込まれると、通常のデータ送信と同じタイミングで送信が開始します。

Break Field 出力後の Break デリミタ長カウント時間 :

1 ビット~2 ビット長 (CCR3.STP = 0)

2 ビット~3 ビット長 (CCR3.STP = 1)




図 28.102 スタートフレーム送信例




図 28.103 スタートフレーム送信のフローチャート例

28.11.2 簡易 LIN スタートフレーム受信

SCI は、図 28.104 に示すようにスタートフレーム構成を検出できます。




図 28.104 スタートフレーム構成

(1) 簡易 LIN でのスタートフレーム通常受信 (PIB は未使用)

図 28.105 に、Break Field、Control Field 0、および Control Field 1 で構成されたスタートフレームの通常受信例を示します。図 28.106 に、Control Field 1 の場合に Break Field を検出する受信例を示します。図 28.107 にスタートフレームの受信フローチャートを、図 28.108 に状態遷移図を示します。

スタートフレームの受信時、SCI は以下のように動作します。スタートフレームの構成に応じて、Break Field および Control Field 0 の処理を省略します。

- XCR1.SDST に 1 を書き込むと、スタートフレームの検出が可能になります。XCR0.BFE = 1 の場合、Break Field が検出されるまで、SCI コアへの RXDn 入力が無効になります (XSR0.RXDSF が 1 になっているため)。Break Field が検出されると、SCI コアで RXDn 入力を受信できるようになります (XSR0.RXDSF = 0)。
- RXDn 端子から Low が入力されると、Break Field 検出カウントが開始します。タイマカウントクロックソースを XCR0.TCSS[1:0] で選択できます。
- XCR2.BFLW[15:0] に設定されている期間以上の Low が RXDn 端子から入力されると、Break Field として判断されます。このとき、XSR0.BFDF が 1 になります。このときに XCR0.BFDIE が 1 になっている場合、SCIn_BFD 割り込みが発生されます。タイマは、RXDn 立ち上がりエッジまたはカウンタオーバーフローまでカウントを継続します。
- Break Field が検出された後で RXDn 端子からの入力レベルが High になった場合、BMEN = 0 のときには、カウント値が XSR1.TCNT[15:0] にキャプチャされます。このとき、XSR0.RXDSF が 0 にクリアされて、SCI コアが RXDn 入力の受信を開始します。
- SCI コアが Control Field 0 の受信を開始します。簡易 LIN はエッジインターバルを継続してカウントするため、簡易 LIN は XCR2.BFLW[15:0] に設定されている期間以上の Low を Break Field の検出として判断します。Break Field が Control Field 0 フェーズで検出されると、SCI コアは Control Field 0 を再度受信するまで待機します(図 28.106)。
- Control Field 0 を受信すると、SCIn_RXI 割り込みが発生して Control Field 0 データが XSR0.CF0RD[7:0] に格納されます。設定されている XCR2.CF0D[7:0] 値と受信データが一致する場合、XSR0.CF0MF が 1 になります。設定されている XCR2.CF0D[7:0] 値と受信データが異なる場合、SCI は Break Field 検出前の状態に遷移します。
- SCI コアが Control Field 1 の受信を開始します。BFE = 1 の場合は、Control Field 0 の場合と同様に、SDST = 1 の間は Break Field 検出機能が継続して有効になります。Break Field が Control Field 1 フェーズで検出されると、SCI コアは Control Field 0 を再度受信するまで待機します。
- Control Field 1 を受信すると、SCIn_RXI 割り込みが発生して Control Field 1 データが XSR0.CF1RD[7:0] に格納されます。設定されている XCR1.PCF1D[7:0] 値または設定されている XCR1.SCF1D[7:0] 値と受信データが一致する場合、XSR0.CF1MF が 1 になります。設定されている XCR1.PCF1D[7:0] 値とも設定されている XCR1.SCF1D[7:0] 値とも受信の Control Field 1 データが一致しない場合、SCI は Break Field 検出前の状態に遷移します。
- SCI コアがインフォメーションフレームの通信を実行します。

10. 通信が完了すると、XCR1.SDST に 0 を、CCR0.RE に 0 を書き込んで受信を停止します。




図 28.105 スタートフレームの通常受信例 (PIB は未使用)




図 28.106 Control Field 1 の場合に Break Field を検出するスタートフレーム受信例 (PIB は未使用)




図 28.107 スタートフレーム受信フローチャート例




図 28.108 スタートフレーム受信の状態遷移図

(2) 簡易 LIN スタートフレーム受信（優先割り込みビットを使用）

図 28.109 に、優先割り込みビットを使用したスタートフレーム受信例を示します。優先割り込みビットは、XCR0.PIBE を 1 にすると有効になります。

SCI は、優先割り込みビットを使用してスタートフレーム受信時に以下のように動作します。

(1)～(7) は、図 28.105 のスタートフレーム受信例の (1)～(7) と同じです。

(8) XCR0.PIBS[2:0] ビットに指定されている値が、設定されている XCR1.PCF1D[7:0] 値と一致する場合、XSR0.PIBDF は 1 になり、SCI がインフォメーションフレームの通信を実行します。もし設定されている XCR1.PCF1D[7:0] 値とも設定されている XCR1.SCF1D[7:0] 値とも受信の Control Field 1 データが一致せず、かつ優先割り込みビットが検出されない場合、SCI は Break Field 検出前の状態に遷移します。

(9) SCI がインフォメーションフレームの通信を行います。




図 28.109 スタートフレーム受信例（優先割り込みビットを使用）

28.11.3 簡易 LIN バス競合検出機能

簡易 LIN モード (CCR3MOD[2:0] = 110) では、TE = 1 の場合、Break Field 出力時およびデータ送信時にバス競合検出機能が動作します。

図 28.110 は、バス競合検出機能の動作例を示しています。TXDn 端子出力および RXDn 端子入力が、XCR0.BCCS[1:0] に設定されたバス競合検出クロックによってサンプリングされます。3 回連続で不一致が発生すると、XSR0.BCDF が 1 になり、このとき XCR0.BCDIE が 1 になっていると、SCIn_ERI 割り込みが発生します。

SCIn_ERI 割り込みが発生すると、図 28.111 に従って送信を停止します。バス状態を確認して、送信を再開するかどうかを判断してください。




図 28.110 バス競合検出機能の動作例




図 28.111 簡易 LIN モードでの送信時の SCI_{IN}_ERI 割り込み処理フロー

28.11.4 簡易 LIN ビットレート測定機能

この機能は、RXDn 端子からの入力信号の有効エッジ間のビットレートを測定します。図 28.112 は、ビットレート測定機能の動作例を示しています。

1. XCR1.SDST および XCR1.BMEN に 1 を書き込むと、ビットレート測定が有効になります。このビットを 1 にすると、Control Field 0 データと Control Field 1 データの有効エッジインターバルが測定されます。ただし、Break Field と Break デリミタの間のビットレートは測定されません。ビットレートを測定する場合だけ、XCR1.BMEN と XCR1.SDST を同時に 1 にします。
2. ビットレートは Break Field では測定されないため、Break Field 終了時の立ち上がりエッジでは有効エッジ検出フラグは 1 にならず、カウンタキャプチャ値は XSR1.TCNT[15:0] に格納されません。
3. カウンタが Control Field 0 のスタートビットの立ち下がりエッジからカウントを開始します。Break デリミタのカウント値は XSR1.TCNT[15:0] にキャプチャされません。
4. スタートビットの立ち上がりエッジが有効エッジとして検出され、その後、XSR0.AEDF フラグが 1 になります。このときに XCR0.AEDIE が 1 になっている場合、SCIn_AED 割り込みが出力されます。スタートビットカウント値が XSR1.TCNT[15:0] に格納されます。XSR1.TCNT[15:0] 値は、有効なキャプチャ値が読み出されるまで保持されます。
5. 有効エッジが RXDn 入力端子から入力された場合でも、XSR1.TCNT[15:0] 値は読み出されておらず、保持は解除されていないため、この有効エッジタイミングのカウント値はキャプチャされません。この場合、SCIn_AED 割り込みは出力されません。
6. XSR1.TCNT[15:0] 値が読み出されます。次に、XSR1.TCNT[15:0] の保持が解除されて、ハードウェアによって XSR0.AEDF フラグがクリアされます。
7. XSR1.TCNT[15:0] の保持が解除されたため、有効エッジでカウント値がキャプチャされて保持されます。それと同時に、XSR0.AEDF フラグが 1 になります。XCR0.AEDIE が 1 になっている場合は、SCIn_AED 割り込みが出力されます。ソフトウェアによって有効エッジ間のカウント値からビットレートを計算し、SCI 設定を変更することにより、ビットレートを調整できます。
8. ビットレート測定を無効にするには、XCR1.BMEN に 0 を書き込みます。
9. ビットレート測定機能が無効になったため、有効エッジタイミングでの XSR0.AEDF 値および XSR1.TCNT[15:0] 値は変化しません。




図 28.112 ビットレート測定機能の動作例

28.12 割り込み要因

28.12.1 SCIn_TXI および SCIn_RXI 割り込みのバッファ動作

ICU の割り込みステータスフラグが 1 のときは、SCIn_TXI 割り込みと SCIn_RXI 割り込みの発生条件が成立していても、ICU は割り込み要求を出力せず、内部で保存します（内部で保存できる容量は、1 要因ごとに 1 要求までです）。

28.12.2 調歩同期式モード、マンチェスタモード、クロック同期式モード、および簡易 SPI モードにおける割り込み

(1) 非 FIFO 選択時

表 28.43 に調歩同期式モード、マンチェスタモード、クロック同期式モードおよび簡易 SPI モードにおける割り込み要因を示します。

各割り込み要因には、異なる割り込みベクタの割り当てが可能です。CCR0 レジスタの許可ビットによって、割り込み要因を個別に許可または禁止することができます。

CCR0.TIE ビットが 1 のとき、送信データが TDR レジスタから TSR レジスタへ転送されると、SCIn_TXI 割り込み要求が発生します。また、SCIn_TXI 割り込み要求は、CCR0.TE ビットと CCR0.TIE ビットを 1 命令で同時に 1 にすることも発生します。SCIn_TXI 割り込み要求を用いて DTC または DMAC を起動し、データ転送を行うことができます。

SCIn_TXI 割り込み要求は、CCR0.TIE ビットが 0 の状態で CCR0.TE ビットを 1 にした場合、または CCR0.TE ビットが 1 の状態で CCR0.TIE ビットを 1 にした場合には発生しません。(注1)

CCR0.TEIE ビットが 1 のとき、送信データの最終ビットを送信するタイミングまでに次のデータが書き込まれていないと、CSR.TEND フラグが 1 になり、SCIn_TEI 割り込み要求が発生します。また、CCR0.TE ビットを 1 にしてから TDR レジスタに送信データを書き込むまでの間は、CSR.TEND フラグは 1 を保持しており、CCR0.TEIE ビットを 1 にすると SCIn_TEI 割り込み要求が発生します。

TDR レジスタにデータを書き込むと、CSR.TEND フラグがクリアされて SCIn_TEI 割り込み要求は取り消されますが、取り消されるまである程度時間がかかります。

CCR0.RIE ビットが 1 のとき、受信データが RDR レジスタに格納されると、SCIn_RXI 割り込み要求が発生します。SCIn_RXI 割り込み要求を用いて DTC または DMAC を起動し、データ転送を行うことができます。

CCR0.RIE ビットが 1 のとき、CSR レジスタの ORER、FER、PER または MSR レジスタの MER(注2)、SYER(注2)、PFR(注2)および SBER(注2)のいずれかのフラグを 1 にすると、SCIn_ERI 割り込み要求が発生します。

このとき、SCIn_RXI 割り込み要求は発生しません。これら全てのフラグ (ORER、FER、PER、MER(注2)、SYER(注2)、PFR(注2)、SBER(注2)) のすべてをクリアすることによって、SCIn_ERI 割り込み要求を取り消すことができます。

注 1. 最終データの送信時に SCIn_TXI 割り込みを一時的に禁止して、送信終了割り込みによる処理を行った後、新たにデータ送信を開始したい場合は、CCR0.TIE ビットではなく、ICU の割り込み要求許可ビットを用いて、割り込みの発行を制御してください。この方法によって、新しいデータの送信時に、SCIn_TXI 割り込み要求の発生が抑止されるのを防ぐことができます。

注 2. MER、SYER、PFR、および SBER は、マンチェスタモードにおいてのみ SCIn_ERI 割り込み要因になります。SYER、PFR、および SBER はまた、その許可ビット (MECR の SYEREN、PFRREN、SBEREN) が 1 の場合のみ機能します。

(2) FIFO 選択時

表 28.44 に、FIFO モード選択時の割り込み要因を示します。

CCR0.TIE ビットが 1 のとき、送信 FIFO (TDR レジスタ) に格納されたデータ数が FCR.TTRG で指示されたしきい値以下になると、SCIn_TXI 割り込み要求が発生します。また、SCIn_TXI 割り込み要求は、CCR0.TIE ビットと CCR0.TE ビットを 1 命令で同時に 1 にすることも発生します。または、CCR0.TE ビットが 1 のときに CCR0.TIE ビットを 1 にしても発生します。

SCIn_TXI 割り込み要求は、CCR0.TIE ビットが 0 の状態で CCR0.TE ビットを 1 にした場合、または CCR0.TE ビットが 1 の状態で CCR0.TIE ビットを 1 にした場合には発生しません。

CCR0.TEIE ビットが 1 のとき、送信データの最終ビットを送信するタイミングまでに次のデータが送信 FIFO (TDR レジスタ) に書き込まれていないと、CSR.TEND フラグが 1 になり、SCIn_TEI 割り込み要求が発生します。

CCR0.RIE ビットが 1 のとき、送信 FIFO (TDR レジスタ) に格納されたデータ数が FCR.RTRG で指示されたしきい値以上になると、SCIn_RXI 割り込み要求が発生します。RTRG が 0 の場合は、受信 FIFO 内のデータ数が 0 であっても、SCIn_RXI 割り込み要求は発生しません。

CCR0.RIE ビットが 1 のとき、CSR.ORER フラグが 1 になるか、あるいは、フレーミングエラーまたはパリティエラーのあるデータが送信 FIFO (TDR レジスタ) に格納されると、SCIn_ERI 割り込み要求が発生します。送信 FIFO (TDR レジスタ) に格納されたデータ数がしきい値以上であると、同時に SCIn_RXI 割り込み要求も発生し

ます。CSR.ORER、FER、および PER フラグをすべてクリアすることで、SCIn_ERI 割り込み要求を取り消すことができます。

表 28.43 SCI の割り込み要因 (非 FIFO 選択時)

名称	割り込み要因	割り込みフラグ	割り込み許可	DTC または DMAC の起動
SCIn_ERI (n = 0~4, 9)	受信エラー	CSR.ORER、CSR.FER、CSR.PER、CSR.DFER、CSR.DPER、(MSR.MER、MSR.SYER、MSR.PFER、MSR.SBER) (注1)	CCR0.RIE	不可
SCIn_RXI (n = 0~4, 9)	受信データフル	CSR.RDRF	CCR0.RIE	可能
	アドレス一致	CSR.DCMF	CCR0.RIE	可能
SCIn_TXI (n = 0~4, 9)	送信データエンプティ	CSR.TDRE	CCR0.TIE	可能
	TE の「0->1」の変更を検出			
SCIn_TEI (n = 0~4, 9)	送信終了	CSR.TEND	CCR0.TEIE	不可

注. マンチェスタモードに対応するのは SCI0 のみです。

注 1. MER、SYER、PFER、および SBER は、マンチェスタモードでのみ SCIn_ERI 割り込みの要因として機能します。SYER、PFER、および SBER も、許可ビット (MCR レジスタの SYEREN、PFEREN、SBEREN) が 1 に設定されているときのみ機能します。

表 28.44 SCI の割り込み要因 (FIFO 選択時)

名称	割り込み要因	割り込みフラグ	割り込み許可	DTC または DMAC の起動
SCIn_ERI (n = 0~4, 9)	受信エラー	CSR.ORER、CSR.FER、CSR.PER、CSR.DFER、CSR.DPER	CCR0.RIE	不可
		FRSR.DR (FCR.DRES = 1 の場合)	CCR0.RIE	不可
SCIn_RXI (n = 0~4, 9)	受信データフル	CSR.RDRF	CCR0.RIE	可能
	受信データレディ	FRSR.DR (FCR.DRES = 0 の場合)	CCR0.RIE	可能
	アドレス一致	CSR.DCMF	CCR0.RIE	可能
SCIn_TXI (n = 0~4, 9)	送信データエンプティ	CSR.TDFE	CCR0.TIE	可能
	TE の「0->1」の変更を検出			
SCIn_TEI (n = 0~4, 9)	送信終了	CSR.TEND	CCR0.TEIE	不可

注. マンチェスタモードに対応するのは SCI0 のみです。

28.12.3 スマートカードインタフェースモードにおける割り込み

スマートカードインタフェースモードでは、表 28.45 の割り込み要因があります。このモードでは、送信終了割り込み (SCIn_TEI) 要求とアドレス一致 (SCIn_AM) 要求は使用できません。

表 28.45 スマートカードインタフェースモードにおける SCI の割り込み要因

名称	割り込み要因	割り込みフラグ	割り込み許可	DTC または DMAC の起動
SCIn_ERI (n = 0~4, 9)	受信エラー、エラーシグナル検出	CSR.ORER、CSR.PER、CSR.ERS	CCR0.RIE	不可
SCIn_RXI (n = 0~4, 9)	受信データフル	CSR.RDRF	CCR0.RIE	可能
SCIn_TXI (n = 0~4, 9)	送信データエンプティ	CSR.TEND	CCR0.TIE	可能
	TE = 0->1 設定時			

スマートカードインタフェースモードの場合も、通常の SCI モードと同様に、DTC または DMAC を使用した送受信が可能です。送信時に CCR0.TEND フラグが 1 であれば、SCIn_TXI 割り込み要求が発生します。あらかじめ DTC または DMAC の起動要因として SCIn_TXI 割り込み要求を設定しておけば、SCIn_TXI 割り込み要求によ

て DTC または DMAC が起動され、送信データの転送が可能になります。TEND フラグは、DTC または DMAC によるデータ転送時に自動的に 0 になります。

エラーが発生した場合は、SCI が自動的に同じデータを再送信します。再送信中は、TEND フラグが 0 のまま保持され、DTC または DMAC は起動されません。したがって、エラー発生後の再送信を含め、SCI と DTC または DMAC が、指定されたバイト数を自動的に送信します。ただし、エラー発生時に CSR.ERS フラグは自動的に 0 になりません。そのため、あらかじめ CCR0.RIE ビットを 1 にしておき、エラー発生時に SCIn_ERI 割り込み要求が発生させることで、ERS フラグをクリアしてください。

なお、DTC または DMAC を使用して送受信を行う場合は、必ず DTC または DMAC を有効にしてから SCI の設定を行ってください。DTC または DMAC の設定方法については、「16. データトランスファコントローラ (DTC)」 「15. DMA コントローラ (DMAC)」を参照してください。

受信動作では、受信データが RDR レジスタに格納されると、SCIn_RXI 割り込み要求が発生します。あらかじめ DTC または DMAC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DTC または DMAC が起動され、送信データの転送が可能になります。エラーが発生した場合は、エラーフラグがセットされます。そのため、DTC または DMAC は起動せず、代わりに CPU に対して SCIn_ERI 割り込み要求が発行されます。エラーフラグをクリアしてください。

28.12.4 簡易 IIC モードにおける割り込み

表 28.46 に、簡易 IIC モードにおける割り込み要因を示します。STI 割り込みは、送信終了割り込み (SCIn_TEI) 要求に割り当てられます。受信エラー割り込み (SCIn_ERI) 要求とアドレス一致 (SCIn_AM) 要求は使用できません。

簡易 IIC モードにおいても、DTC または DMAC を使用した送受信が可能です。

ICR.IICINTM ビットが 1 のとき：

- SCLn 信号の 8th ビット目の立ち下がり、SCIn_RXI 割り込み要求が発生します。あらかじめ DTC または DMAC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DTC または DMAC が起動され、受信データの転送が可能になります。
- また、SCLn 信号の 9th ビット目 (アクノリッジビット) の立ち下がりエッジで、SCIn_TXI 割り込み要求が発生します。あらかじめ DTC または DMAC の起動要因として SCIn_TXI 割り込み要求を設定しておけば、SCIn_TXI 割り込み要求によって DTC または DMAC が起動され、送信データの転送が可能になります。

ICR.IICINTM ビットが 0 のとき：

- SCLn 信号の 9th ビット目 (アクノリッジビット) の立ち上がりで、SDAn 端子入力が Low であると、SCIn_RXI 割り込み要求 (ACK 検出) が発生します。
- SCLn 信号の 9th ビット目 (アクノリッジビット) の立ち上がりで、SDAn 端子入力が High であると、SCIn_TXI 割り込み要求 (NACK 検出) が発生します。
- あらかじめ DTC または DMAC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DTC または DMAC が起動され、受信データの転送が可能になります。

なお、DTC または DMAC を使用して送受信を行う場合は、必ず DTC または DMAC を有効にしてから SCI の設定を行ってください。

ICR.IICSTAREQ、IICRSTAREQ、IICSTPREQ の各ビットを用いて開始条件、再開条件、停止条件を生成した場合、生成が完了すると STI 割り込み要求が発生します。

表 28.46 簡易 IIC モードにおける SCI の割り込み要因 (1/2)

名称	割り込み要因		割り込みフラグ	割り込み許可	DTC または DMAC の起動
	ICR.IICINTM = 1	ICR.IICINTM = 0			
SCIn_RXI (n = 0 ~4, 9)	受信終了	—	—	CCR0.RIE	可能 ^(注1)
	—	ACK 検出	—		可能
SCIn_TXI (n = 0 ~4, 9)	送信終了	—	—	CCR0.TIE	可能 ^(注1)
	—	NACK 検出	—		可能

表 28.46 簡易 IIC モードにおける SCI の割り込み要因 (2/2)

名称	割り込み要因		割り込みフラグ	割り込み許可	DTC または DMAC の起動
	ICR.IICINTM = 1	ICR.IICINTM = 0			
SCIn_TEI (STIn) (n = 0~4, 9)	開始条件、再開条件、停止条件生成終了		ICR.IICSTIF	CCR0.TEIE	不可

注 1. DMAC または DTC を使用していると、ACK または NACK を確認することはできません。

28.12.5 簡易 LIN モードにおける割り込み

表 28.47 に、簡易 LIN モードにおける割り込み要因を示します。

表 28.47 簡易 LIN モードにおける SCI の割り込み要因

名称	割り込み要因	割り込みフラグ	確認が必要なフラグ	割り込み許可	DTC/DMAC の起動
SCIn_ERI (n = 0, 1)	受信エラー	CSR.ORER、 CSR.FER、CSR.PER	—	CCR0.RIE	不可能
		XSR0.BCDF		XCR0.BCDIE	
		XSR0.COF		CCR0.RIE、 XCR0.COFIE	
SCIn_RXI (n = 0, 1)	受信データフルフラグ	CSR.RDRF	XSR0.CF0MF XSR0.CF1MF XSR0.PIBDF	CCR0.RIE	XSR0.SFSF = 0 : 可能 XSR0.SFSF = 1 : 不可能
SCIn_AED (n = 0, 1)	アクティブエッジ検出	XSR0.AEDF	—	XCR0.AEDIE	可能
SCIn_TXI (n = 0, 1)	送信データエンプティ割り込み	CSR.TDRE	—	CCR0.TIE	可能
	TE = 0→1 設定時 Break Field 出力完了	XSR0.BFOF		CCR0.TIE、 XCR0.BFOIE	
SCIn_TEI (n = 0, 1)	送信終了	CSR.TEND	—	CCR0.TEIE	不可能
SCIn_BFD (n = 0, 1)	Break Field 検出	XSR0.BDFD	—	XCR0.BFDIE	不可能 (不要)

簡易 LIN モードでは、送信中にバス競合が検出された場合や簡易 LIN モジュールのカウンタオーバーフローが発生した場合、受信エラー (ORER, FER, PER) に加えて SCIn_ERI 割り込み要求が出力されます。このとき、SCIn_RXI 割り込み要求は出力されません。すべてのフラグをクリアすると、SCIn_ERI 割り込み要求を解除できます。

スタートフレームを送信するときに CCR0.TIE = 1 かつ XCR0.BFOIE = 1 の場合は、Break Field の送信が完了すると、SCIn_TXI 割り込み要求が出力されます。Control Field 0 データが TDR レジスタに書き込まれると、データ送信が開始されます。そのため、DTC または DMAC を使用した送信が可能です。

最後の送信データが TDR レジスタに書き込まれた後で、CCR0.TEIE = 1 を設定すると、送信が開始されます。

スタートフレーム受信 (XSR0.SFSF = 1) 中は、SCIn_RXI 割り込みによる DTC または DMAC を使用した受信は不可能です。CSR レジスタおよび XSR0 レジスタを確認し、受信状態を確認 (図 28.83 を参照) してから、フラグをクリアしてください。また、RDR レジスタの読み出しを行います (受信データの値を確認する必要がない場合は、RDR レジスタの読み出しを行わずに RDRF フラグをクリアしてください)。Control Field 1 の受信が完了すると (XSR0.CF1MF = 1)、スタートフレーム検出が無効になり (XSR0.SFSF = 0)、DTC または DMAC を使用した受信が可能になります。必ず RDR レジスタの読み出しを行ってください。

スタートフレーム/Break Field 検出が有効な場合 (XCR1.SDST = 1)、XCR2.BFLW [15:0] に設定されている期間よりも長い Break Field を受信すると、BDFD フラグが設定されて SCIn_BFD 割り込み要求が出力されます。その後、SCI がスタートフレーム受信状態になります。BDFD フラグをクリアします。

スタートフレーム/Break Field 検出が有効であり (XCR1.SDST = 1)、ビットレート測定機能が有効な場合 (XCR1.BMEN = 1)、アクティブエッジが検出されると、SCIn_AED 割り込み要因が出力されます。タイマカウンタキャプチャ値 (XSR1.TCNT [15:0]) の読み出しを行います。

28.13 イベントリンク機能

SCI_n は、各割り込み要因をイベントとしてイベントリンクコントローラ (ELC) へ出力し、あらかじめ設定しておいたモジュールを動作させることが可能です。

イベントは、対応する割り込みの割り込み要求許可ビットの設定に関係なく出力させることが可能です。

(1) エラーイベント出力 (受信エラーまたはエラーシグナル検出時) (SCI_n_ERI, n = 0~4, 9)

- 調歩同期式モードで、受信中にパリティエラーが発生して異常終了したことを示します。
- 調歩同期式モードで、受信中にフレーミングエラーが発生して異常終了したことを示します。
- 受信中にオーバーランエラーが発生して異常終了したことを示します。
- 受信時にマンチェスタエラーが発生して異常終了したことを示します。(マンチェスタモードのみ)
- 受信時にプレフィスエラーが発生して異常終了したことを示します。(マンチェスタモードで MCR.PFEREN = 1 の場合のみ)
- 受信時にスタートビットエラーが発生して異常終了したことを示します。(マンチェスタモードで MCR.SBEREN = 1 の場合のみ)
- 受信時に受信 SYNC エラーが発生して異常終了したことを示します。(マンチェスタモードで MCR.SYEREN = 1 の場合のみ)
- スマートカードインタフェースモードで、送信時にエラー信号が検出されたことを示します。
- FIFO 選択時かつ FCR.DRES ビットが 1 の場合、CSR レジスタの FER フラグと PER フラグが 0 であり、受信 FIFO データトリガ数より少ない受信データが受信 FIFO バッファに格納され、15 etu 経過したことを示します。
- 簡易 LIN モードで、簡易 LIN モジュールの 16 ビットカウンタがオーバーフローしたことを示します。
- 簡易 LIN モードで、送信時にバス衝突が検出されたことを示します。(CCR0.TE = 1)

(2) 受信データフルイベント出力 (SCI_n_RXI, n = 0~4, 9)

- 簡易 IIC モードで、ICR.IICINTM ビットが 0 のとき、ACK が検出されたことを示します。
- 簡易 IIC モードで、ICR.IICINTM ビットが 1 のとき、信号の 8 ビット目の SCL_n の立ち下がりが検出されたことを示します。
- 簡易 IIC モードでのマスタ送信時に、ICR.IICINTM ビットが 1 のときは、受信データフルイベントを使用しないようにイベントリンクコントローラ (ELC) を設定してください。

非 FIFO 選択時

- 受信データが受信データレジスタ (RDR) に格納されたことを示します。

FIFO 選択時

- このイベント出力は使用しないでください。

(3) 送信データエンプティイベント出力 (SCI_n_TXI, n = 0~4, 9)

- CCR0.TE ビットが 0 から 1 に変化したことを示します。
- スマートカードインタフェースモードで、送信が完了したことを示します。
- 簡易 IIC モードで、ICR.IICINTM ビットが 0 のとき、NACK が検出されたことを示します。
- 簡易 IIC モードで、ICR.IICINTM ビットが 1 のとき、信号の 9 ビット目の SCL_n の立ち下がりが検出されたことを示します。
- 簡易 LIN モードで、ブレークフィールド出力が完了したことを示します。

非 FIFO 選択時

- 送信データが送信データレジスタ (TDR) から送信シフトレジスタ (TSR) へ転送されたことを示します。

FIFO 選択時

- このイベント出力は使用しないでください。

(4) 送信終了イベント出力 (SCIn_TEI, n = 0~4, 9)

- 送信が完了したことを示します。
- 簡易 IIC モードで、開始条件、再開条件、停止条件の生成が完了したことを示します。
- スマートカードモードにおいて、送信終了イベントは出力されません。

注. FIFO が選択されている場合、このイベント出力は使用しないでください。

(5) アドレス一致イベント出力 (SCIn_AM, n = 0~4, 9)

- 調歩同期式モード (マルチプロセッサモードを含む) において、CCR0.DCME ビットが 1 の場合、比較データ (CCR4.CMPD) と受信データの 1 フレームが一致したことを示します。

(6) アクティブエッジ検出イベント出力 (SCIn_AED, n = 0, 1)

- 簡易 LIN モードで、CCR1.BMEN ビットが 1 のとき、RXD 入力信号の有効エッジが検出されたことを示します。

28.14 ノイズ除去機能

図 28.113 に、ノイズ除去機能に用いるノイズフィルタの構成を示します。ノイズフィルタは 2 段のフリップフロップ回路と一致検出回路で構成されます。ノイズフィルタの入力信号と、2 段のフリップフロップ回路の出力信号が完全に一致したとき、一致したレベルが内部信号として伝えられます。一致しない場合は前の値が保持されます。ノイズフィルタのサンプリングクロックで、同じレベルが 3 サイクル以上保持された場合、有効な受信信号とみなされます。3 サイクルに達する前にパルスが変化した場合、それは受信信号ではなく、ノイズとみなされます。(CCR1.NFM = 0 の場合)

調歩同期式モードで CCR2.ABCSE2 = 1 の場合は、1 ビットに基本クロックが 4 つしかないため上記のノイズ除去機能は使用できません。したがって、この場合は、ノイズ除去モードを設定し、3 つのサンプリング値の多数決により、多いほうの値を内部的に送信します (3 連続一致方式は使用しません)。(CCR1.NFM = 1)

調歩同期式モード、マンチェスタモード、および簡易 LIN モードでは、RXDn 端子に入力される受信信号にノイズ除去機能を使用できます。ノイズフィルタのサンプリング期間は、ボーレートジェネレータクロックソースの基本クロック期間と分周クロックから CCR1.NFCS[2:0] ビットで選択できます。

- CCR1.NFCS[2:0] = 000b、CCR2.ABCS = 0 かつ CCR2.ABCSE = 0 の場合、周期は 1 ビット期間の 1/16 となります。
- CCR1.NFCS[2:0] = 000b、CCR2.ABCS = 1 かつ CCR2.ABCSE = 0 の場合、周期は 1 ビット期間の 1/8 となります。
- CCR1.NFCS[2:0] = 000b、CCR2.ABCSE = 1 の場合、周期は 1 ビット期間の 1/6 となります。
- CCR1.NFCS[2:0] = 000b、CCR2.ABCSE2 = 1 の場合、周期は 1 ビット転送期間の 1/4 となります。
- ABCSE = 1 または ABCSE2 = 1 の場合、CCR1.NFCS の値については、“000b”または“001b”を選択します。最低限、ノイズフィルタのサンプリング期間は、CCR2.BRR の設定値による基本クロック以下にしてください。

簡易 IIC モードでは、SDAn 端子と SCLn 端子の各入力信号に、この機能を使用できます。サンプリングクロックは、ボーレートジェネレータの分周クロックの設定から CCR1.NFCS[2:0] で選択されます。

ノイズフィルタが有効な状態で基本クロックをいったん停止させ、その後、基本クロック入力を再開させた場合、ノイズフィルタは、クロック停止時の状態から動作を再開します。基本クロックの入力中に CCR0.TE ビットと CCR0.RE ビットを 0 にすると、ノイズフィルタのフリップフロップ値はすべて 1 に初期化されます。したがって、受信再開時の入力データが 1 の場合は、レベル一致が検出されたと判断され、その結果が内部信号として伝えられます。入力データが 0 の場合、サンプリングした 3 つの端子レベルは 3 つとも一致する (CCR1.NFM = 0 の場合) か、2 つ以上一致する (CCR1.NFM = 1 の場合) までノイズフィルタ出力は初期値を保持します。




図 28.113 デジタルノイズフィルタ回路のブロック図

28.15 RS-485 ドライバコントロール機能

SCI 共通コントロールレジスタ 3 (CCR3) の DEN ビットを 1 にすると、RS-485 ドライバコントロール機能が有効になり、外部トランシーバ送信モードを有効にする DEn (ドライバイネーブル) 信号が生成されます。DEn 信号は、データ送信の前と後にドライバアサート時間とドライバネゲート時間を追加した期間において、有効なレベルを出力します。DEn 信号の有効なレベルは、ドライバコントロールレジスタ (DCR) の DEPOL ビットで設定されます。

ドライバアサート時間は、DEn 信号が有効になってからスタートビットが開始されるまでの時間です。ドライバコントロールレジスタ (DCR) の DEAST [4:0] で設定されます。

ドライバネゲート時間は、送信メッセージの最後のストップビットの終了から DEn 信号が無効になるまでの時間です。ドライバコントロールレジスタ (DCR) の DENG [4:0] で設定されます。

DEAST および DENG は基本クロック期間で表されます (1/4 ビット期間、1/6 ビット期間、1/8 ビット期間、または 1/16 ビット期間。詳細は、表 28.6 を参照してください)。詳細は、「28.2.13. DCR: ドライバコントロールレジスタ」を参照してください。

この機能を使用する場合 (CCR3.DEN = 1)、CSR.TEND が 1 になるタイミングと SCIn_TEI 割り込み出力のタイミングは、ドライバネゲート時間の終了時になります。

送信が完了し、DEn 信号のネゲート前に次の送信データが書き込まれない場合は、いったん DEn 信号はネゲートされます。次の送信データを書き込むのが間に合わない場合は、DEn 信号を再ネゲート後にアサートし、ドライバのアサート時間を挿入してから、次のデータを送信してください。DEn 信号のアサートにより次の送信を実行したい場合は、レジスタの同期遅延時間を考慮して、十分迅速に TDR に次の送信データを書き込んでください。




図 28.114 RS-485 ドライバコントロールの DE 信号出力のイメージ波形

28.16 ループバック機能

ループバック機能は、内部クロックを使用した調歩同期式モード、内部クロックを使用したマンチェスタモード、および内部クロックを使用したクロック同期式モードで使用できます。

CCR1 レジスタの SPLP ビットに 1 を書き込むときに、SCI は外部入力 (RXDn) パスをブロックし、送信データレジスタの出力パスと受信データレジスタの入力パスを接続します。

この機能を TINV ビット = 1 で使用する場合、送信データの反転が受信データになります。ただし、この機能を TINV = 1 で使用できるのは、クロック同期式モード内部クロックで動作している場合だけです。

表 28.48 に、TINV および SPLP のビット設定と受信データの関係を示します。

表 28.48 TINV および SPLP のビット設定と受信データ

CCR1.TINV	CCR1.SPLP	受信データ	通信モード		
			調歩同期式	マンチェスタ	クロック同期式
			内部クロック	内部クロック	内部クロック
—	0	RXDn 端子からの受信データ	可能	可能	可能
0	1	送信データ	可能	可能	可能
1	1	送信データの反転	不可能	不可能	可能

注. —: 関係なし

図 28.115 に、ループバックモードでのシフトレジスタの入出力パスの構成を示します。




図 28.115 ループバックモードでのシフトレジスタの入出力構成イメージ

28.17 半二重通信機能

簡易 IIC モード、簡易 SPI モード、およびスマートカードインタフェースモードでは、半二重通信機能を使用しないでください。

その他の通信モードでは、CCR1.SHARPS ビットが 1 のときは、TXDn 端子を使用した半二重通信が可能です。半二重通信を使用する場合、送受信を排他的に実行する必要があります。送受信設定 (CCR0.TE = 1 および CCR0.RE = 1) は禁止されています。

ただし、クロック同期式モードで半二重通信がマスタ受信として実行される場合は、送信と受信の設定 (CCR0.TE ビット = 1 かつ CCR0.RE ビット = 1) をして、ダミー送信を行います。ダミー送信 (任意の送信データが TDR レジスタに書き込まれる) によって、SCKn が出力され、受信が可能になります。ダミー送信のデータは、SCI 内で破棄され、実際に送信されることはありません。

半二重通信中は、TXDn 端子のみが通信端子として使用されます。CCR0.TE = 1 の場合は出力、CCR0.TE = 0 の場合は入力

28.18 シンクロナイザーバイパス機能

SCI にはバスクロック (PCLK) と動作クロック (TCLK) があります。そして、それぞれのクロックに動作回路があります。そのため、異なるクロック間での信号転送には同期回路が用いられ、異なるクロック間の信号伝播には同期遅延時間が必要です。

ただし、バスクロックと動作クロックに同じクロックが入力されている場合にのみ、CCR3.BPEN ビットで同期回路をバイパスできます。この場合、同期遅延時間がなくなり、応答が向上します。図 28.116 にバイパス機能のイメージ波形を示します。

SCI には、通信クロック (SCKn) と動作クロック (TCLK) の間にも同期回路がありますが、この同期回路をバイパスすることはできません。




図 28.116 シンクロナイザーバイパス機能のイメージ波形

28.19 使用上の注意

28.19.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、SCI の動作禁止/許可を設定できます。SCI は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

28.19.2 低消費電力状態での SCI の動作

(1) 送信

消費電力低減機能を使用して SCI の消費電力を低減する前に、以下を行って送信終了 (CSR.TEND = 1) を確認してください。

- CCR1.SPB2DT、SPB2IO で送信動作を停止した後、出力端子状態を設定する
- 送信を停止します (CCR0.TIE = 0, CCR0.TE = 0, CCR0.TEIE = 0)。

送信中に低消費電力状態に移行すると、送信中のデータは不定になります。

低消費電力状態の解除後に同じ動作モードで送信する場合は、TE ビットを 1 にして、CSR レジスタの読み出しと、TDR レジスタへの書き込みを順に行うことで送信を開始できます。異なる動作モードで送信する場合は、SCI の初期化からやり直してください。

ソフトウェアスタンバイモードの解除後に DMAC または DTC による送信を開始する場合は、CCR0 レジスタの TE ビットと TIE ビットを同時に 1 にしてください。すると SCI_{In}_TXI 割り込みフラグが生成されますが、それによって DMAC または DTC は送信データの書き込みを行います。これにより送信が開始されます。

図 28.117 に、送信時にソフトウェアスタンバイモードに遷移する場合のフローチャート例を示します。図 28.118 と図 28.119 に、ソフトウェアスタンバイモード遷移時のポートの端子状態を示します。

(2) 受信

モジュールストップ状態を設定する場合、またはソフトウェアスタンバイモードに遷移する場合は、事前に受信動作の停止 (CCR0.RE ビット = 0) を行ってください。受信中に遷移すると、受信中のデータは無効になります。

図 28.120 に、受信時にソフトウェアスタンバイモードに遷移する場合のフローチャート例を示します。




図 28.117 送信時にソフトウェアスタンバイモードに遷移する場合のフローチャート例




図 28.118 ソフトウェアスタンバイモード遷移時のポートの端子状態 (内部クロック、調歩同期送信)




図 28.119 ソフトウェアスタンバイモード遷移時のポートの端子状態 (内部クロック、クロック同期送信)




図 28.120 受信時にソフトウェアスタンバイモードへ遷移する場合のフローチャート例

28.19.3 ブレークの検出と処理について

(1) 非 FIFO 選択時

フレーミングエラー検出時に、CSR.RXDMON ビットの値を読み出すことでブレークを検出できます。ブレークでは、RXD_n 端子からの入力がすべて 0 になるため、CSR.FER フラグが 1 (フレーミングエラーの発生あり) になり、さらに CSR.PER フラグも 1 (パリティエラーの発生あり) になる可能性があります。SCI は、ブレークを受信した後も受信動作を続けます。したがって、FER フラグを 0 (フレーミングエラーの発生なし) にしても、再び FER フラグが 1 になります。CCR3.RXDESEL ビットが 1 のとき、SCI は、CSR.FER フラグを 1 にして、次のデータフレームのスタートビットが検出されるまで、受信動作を停止します。このとき、CSR.FER フラグが 0 であれば、ブレーク中は CSR.FER フラグは 0 を保持します。

RXD_n 端子が 1 になってブレークが終了した後、最初の RXD_n 端子の立ち上がりエッジでスタートビットの先頭を検出すれば、受信動作を開始させることが可能です。

(2) FIFO 選択時

フレーミングエラーが検出された後、SCI によって 1 フレーム分の連続する受信データが 0 であることが検出された場合、受信動作が停止します。フレーミングエラー検出時に、CSR.RXDMON フラグの値を読み出すことで

ブレークの検出が可能です。RXDn 信号が High になってブレークが終了した後、受信 FIFO (RDR レジスタ) へのデータ受信が再開されます。

28.19.4 マーク状態とブレークの送出

CCR0.TE ビットが 0 (シリアル送信動作を禁止) のとき、CCR1.SPB2IO ビットと CCR1.SPB2DT ビットを用いて TXDn 端子状態の設定が可能です。この方法により、TXDn 端子をマーク状態にして、ブレークを送出できます。

CCR0.TE ビットを 1 (シリアル送信動作を許可) にする前に、SPB2IO ビットと SPB2DT ビットによって通信回線をマーク状態 (1 の状態) に設定し、I/O ポート機能を用いて TXDn 端子を変更してください。データ送信時にブレークを出力したいときは、SPB2IO ビットと SPB2DT ビットによって TXDn 端子を 0 出力に設定した後、I/O ポート機能を用いて TXDn 端子を変更し、CCR0.TE ビットを 0 にしてください。CCR0.TE ビットを 0 にすると、現在の送信状態とは無関係に送信部は初期化されます。

28.19.5 受信エラーフラグと送信動作 (クロック同期式モードおよび簡易 SPI モード)

CSR.ORER が 1 の場合でも、送信データを TDR に書き込むと、送信を開始できます。ただし、受信は開始できません。また、CCR0.RE が 0 (シリアル受信が無効) の場合でも、受信エラーフラグを 0 にすることはできません。

28.19.6 TDR へのデータ書き込み

(1) 非 FIFO 選択時

CCR0.TE が 1 のときは、いつでもデータを TDR に書き込むことができます。ただし、TDR に送信データが残っている状態で、TDR に新しいデータを書き込むと、TDR に残っているデータは、TSR へまだ転送されていないため失われます。DTC または DMAC を使用する場合、TDR への送信データの書き込みは、必ず SCIn_TXI 割り込み要求の処理ルーチンで行ってください。

(2) FIFO 選択時

CCR0.TE が 1 のとき、データを送信 FIFO (TDR) に書き込むことができます。FDR.T[5:0] ビットで、書き込み可能なデータ数を確認してください。

28.19.7 クロック同期式送信に関する制限事項 (クロック同期式モードおよび簡易 SPI モード)

同期クロックに外部クロックソースを使用する場合、以下の制限事項があります。

(1) 送信開始時

TDR を CPU、DMAC、または DTC で更新し、外部クロック入力の開始まで下記に示す以上の待機時間を確保してください。(図 28.121 を参照してください。)

本製品の MISO 端子の出力 AC 電特とマスタ受信の入力 AC 電特 + 1 PCLK サイクル + 同期遅延の時間を考慮に入れてください。

(2) 連続送信時

送信クロックのビット 7 の立ち下がりエッジ(注1)以前に、TDR に次の送信データを書き込んでください。同期遅延を考慮し、TDR に送信データを書き込んでください。送信データを時間内に書き込むことができない場合は、前のフレームデータが再送信されます。(図 28.121 を参照してください。)

注 1. CCR3.CPOL = 1 かつ CCR3.CPHA = 0、または CCR3.CPOL = 0 かつ CCR3.CPHA = 1 の場合、CCR3.CPOL = 0 かつ CCR3.CPHA = 0、または CCR3.CPOL = 1 かつ CCR3.CPHA = 1 の場合は、立ち上がりエッジです。




図 28.121 クロック同期式送信時の外部クロック使用に関する制約事項

28.19.8 DMAC または DTC 使用時の制限

DMAC または DTC を用いて RDR を読み出すときは、対応する SCI の起動要因として、必ず受信データフル割り込み (SCIn_RXI) を設定してください。

DMAC または DTC を使用した送受信動作中に、DMAC または DTC の転送情報を設定しないでください。

28.19.9 通信の開始に関する注意事項

通信開始時点で ICU の割り込みステータスフラグ (IELSRn.IR フラグ) が 1 のときは、動作許可 (CCR0.TE ビットまたは CCR0.RE ビットを 1) にする前に、以下の手順で割り込み要求をクリアしてください。割り込みステータスフラグの詳細については、「12. 割り込みコントローラユニット (ICU)」を参照してください。

1. 通信が停止していること (CCR0.TE ビットまたは CCR0.RE ビットが 0 になっていること) を確認します。
2. 対応する割り込み許可ビット (CCR0.TIE ビットまたは CCR0.RIE ビット) を 0 にします。
3. 対応する割り込み許可ビット (CCR0.TIE ビットまたは CCR0.RIE ビット) を読み出して、実際に 0 になっていることを確認します。
4. ICU の割り込みステータスフラグ (IELSRn.IR フラグ) を 0 にします。

28.19.10 簡易 SPI モードに関する制限事項

(1) マスタモード

- CCR0.SSE ビットが 1 の場合、CCR3.CPHA ビットと CPOL ビットで設定した送受信クロックの初期値に合わせて、クロック線を抵抗でプルアップまたはプルダウンしてください。
これによって、CCR0.TE ビットを 0 にしたときにクロック線が高インピーダンス状態になったり、CCR0.TE ビットを 0 から 1 に変更したときにクロック線に意図しないエッジが発生したりするのを防止できます。シングルマスタモードで CCR0.SSE ビットが 0 の場合は、SCR.TE ビットを 0 にしてもクロック線は高インピーダンスにならないので、プルアップまたはプルダウンは不要です。
- クロック遅れあり (CCR3.CPHA ビット = 0) では、[図 28.122](#) に示すように、SCKn 端子の最終クロックエッジ手前のクロックエッジで受信データフル割り込み (SCIn_RXI) が発生します。CCR0 レジスタの TE ビットと RE ビットを SCKn 端子の最終クロックエッジより前に 0 にすると、SCKn 端子出力が高インピーダンスとなり、送受信クロックの最後のクロックパルス幅が短くなります。また、SCIn_RXI 割り込みの発生によって、SCKn 端子の最終クロックエッジより前に接続先スレーブの SSn 端子入力信号が High になった場合、スレーブが誤動作する可能性があります。
- マルチマスタ構成では、キャラクタ転送中にモードフォルトエラーが発生すると、SSn 端子入力が Low の間に、SCKn 端子出力が高インピーダンスとなり、接続先スレーブへの送受信クロック供給が停止します。送受信動作再開時のビットずれを回避するために、接続先スレーブの再設定を行ってください。




図 28.122 簡易 SPI モードにおける SCIn_RXI 割り込みの発生タイミング (クロック遅れあり)

(2) スレーブモード

- TDR レジスタへの送受信データの書き込みから RXDn 端子へのデータ出力まで、以下の時間を要します。
1PCLK + 同期遅延時間 + データ出力遅延時間 (AC スペック) 外部クロックの入力を開始するときは、これらを考慮してください。
- マスタからの外部クロックの供給は、転送データ長に合わせてください。
- SSn の Low 入力から外部クロック入力を開始するまで、SSn 入力セットアップ時間 (AC スペック) を確保してください。
- SSn 端子入力は、データ転送開始前と完了後に制御してください。
- キャラクタの転送中に SSn 端子への入力レベルが Low から High に変化した場合は、CCR0 レジスタの TE ビットと RE ビットを 0 にして、設定を回復後に 1 バイト目から転送をやり直してください。

28.19.11 送信許可ビット (CCR0.TE) に関する注意事項

CCR0.TE ビットが 0 のとき、初期レジスタ値において、TXDn 端子の状態が高インピーダンスになります。以下のいずれかの方法により、TXDn ラインが高インピーダンスにならないようにしてください。

1. プルアップ抵抗またはプルダウン抵抗を TXDn ラインに接続する。
2. TE が 0 である間に CCR1 を設定し TXDn 端子レベルを判定する

28.19.12 簡易 LIN モードに関する注意事項

簡易 LIN モード (CCR3.MOD[2:0] = 110) では、以下の機能は使用できません。

- マルチプロセッサ通信機能
- ビットレートモジュレーション機能
- ループバック機能
- FIFO バッファ

28.19.13 RS-485 ドライバ制御機能に関する注意事項

RS-485 ドライバ制御機能は、調歩同期式モードでのみ有効になります。

RS-485 ドライバコントロール機能が有効な場合 (CCR3.DEN = 1)、CSR.TEND 設定タイミグ/SCI_{In}_TEI 出力タイミグは次のように変化します。SCI_{In}_TEI 割り込みを待って、SCI の CCR0.TE ビットを 0 にします。

RS-485 ドライバ制御機能が無効な場合：STOP ビット出力の完了時。

RS-485 ドライバ制御機能が有効な場合：D_{En} ネゲート時間の終了時。

28.19.14 ループバック機能に関する注意事項

ループバック機能は、内部クロックを使用した調歩同期式モード、内部クロックを使用したマンチェスタモード、および内部クロックを使用したクロック同期式モードで有効です。

28.19.15 動作クロック (TCLK) がバスクロック (PCLK) より長い場合のレジスタアクセスに関する注意事項

動作クロック (TCLK) がバスクロック (PCLK) より遅い場合、CCR0.TE レジスタと CCR0.RE レジスタに書き込んだ後この情報が内部で送信されるまでの時間は、バスアクセス時間より遅くなります。特に、0 を書き込んで通信を中断した後に設定レジスタを変更しようとする場合、SCI 内部の信号が通信停止状態になる前に設定レジスタを変更してはなりません。これを防止するために、CCR0.TE レジスタと CCR0.RE レジスタを 0 に設定した後、CESR.TIST ビットと CESR.RIST ビットが 0 であることを確認してから次のレジスタを設定してください。

28.19.16 動作の割り込みに関する注意事項

データ受信中に CCR0.RE に 0 が書き込まれて受信動作に割り込みが発生した場合、無効な状態になっている可能性があるため、受信データ (RDR レジスタ格納値) や各ステータスレジスタのフラグ値を使用しないでください。受信動作に割り込むためには、割り込みまたはイベントリンクの受信側を停止してから、CCR0.RE ビットに 0 を書き込んでください。

28.19.17 CCR3.BPEN ビットの設定に関する注意事項

SCI の初期化フローで CCR3 レジスタを設定するときに、BPEN ビットを 1 回だけ設定します。

初期化後に、このビットを変更することはできません。

このビットの設定を変更する場合は、SCI の初期化フローからもう一度始めてください。

29. I²C バスインタフェース (IIC)

29.1 概要

I²C バスインタフェース (IIC) は 2 チャンネルあります。IIC は、NXP 社の I²C (Inter-Integrated Circuit) バスインタフェース方式に準拠しており、そのサブセット機能を備えています。

表 29.1 に IIC の仕様を、図 29.1 に IIC のブロック図を、図 29.2 に入出力端子の外部回路接続例 (I²C バス構成例) を示します。表 29.2 に IIC の入出力端子を示します。

表 29.1 IIC の仕様 (1/2)

項目	内容
通信フォーマット	<ul style="list-style-type: none"> I²C バスフォーマットまたは SMBus フォーマット マスタ/スレーブモードを選択可能 転送速度に応じたセットアップ時間、ホールド時間、バスフリー時間を自動確保
転送速度	<ul style="list-style-type: none"> ファストモードプラス対応 (~1 Mbps)
SCL クロック	マスタ動作時、SCL クロックのデューティ比を 4%~96%の範囲で設定可能
コンディション発行・コンディション検出	<ul style="list-style-type: none"> スタートコンディション/リスタートコンディション/ストップコンディションの自動生成 スタートコンディション (リスタートコンディション含む) /ストップコンディションの検出が可能
スレーブアドレス	<ul style="list-style-type: none"> 異なるスレーブアドレスを 3 種類まで設定可能 7 ビット/10 ビットアドレスフォーマット対応 (混在可能) ジェネラルコールアドレス検出、デバイス ID アドレス検出、SMBus のホストアドレス検出可能
アクリリッジ応答	<ul style="list-style-type: none"> 送信時、アクリリッジビットの自動ロード ノットアクリリッジビット検出時に次送信データ転送の自動中断が可能 受信時、アクリリッジビットの自動送 8 クロック目と 9 クロック目の間にウェイトありを選択すると、受信値に応じたアクリリッジビット値のソフトウェア制御が可能
ウェイト機能	受信時、SCL クロックの Low ホールドによる下記期間のウェイトが可能： <ul style="list-style-type: none"> 8 クロック目と 9 クロック目の間をウェイト 9 クロック目と次転送の 1 クロック目の間をウェイト
SDA 出力遅延機能	アクリリッジ送信を含むデータ送信の出カタイミングを遅延させることが可能
アービトレーション	<ul style="list-style-type: none"> マルチマスタ対応 <ul style="list-style-type: none"> 他のマスタとの SCL クロック衝突時、SCL クロックの同期が可能 スタートコンディション発行がバスで競合した場合、SDA 内部信号と SDA ラインの状態の不一致によるアービトレーションロストを検出可能 マスタ動作時、SDA 内部信号と SDA ラインの状態の不一致によるアービトレーションロストを検出可能 バスビジー中のスタートコンディション発生によるアービトレーションロストを検出可能 (スタートコンディションの二重発行防止) ノットアクリリッジビット送信時、SDA 内部信号と SDA ラインの状態の不一致によるアービトレーションロストを検出可能 スレーブ送信時、データの SDA 内部信号と SDA ラインの状態の不一致によるアービトレーションロストを検出可能
タイムアウト検出機能	SCL クロックの長時間停止を内部で検出
ノイズ除去	<ul style="list-style-type: none"> SCL および SDA 信号用のデジタルノイズフィルタ フィルタによるノイズ除去幅をプログラマブルに調整可能
割り込み要因	<ul style="list-style-type: none"> 通信エラーまたはイベント発生：アービトレーションロスト検出、NACK、タイムアウト、スタート/リスタートコンディション、またはストップコンディション 受信データフル (スレーブアドレス一致時含む) 送信データエンプティ (スレーブアドレス一致時含む) 送信終了
モジュールストップ機能	各チャンネルに対してモジュールストップ状態に設定して消費電力の削減が可能
IIC の動作モード	<ul style="list-style-type: none"> マスタ送信 マスタ受信 スレーブ送信 スレーブ受信

表 29.1 IIC の仕様 (2/2)

項目	内容
イベントリンク機能 (出力)	<ul style="list-style-type: none"> 通信エラーまたはイベント発生: アービトレーションロスト検出、NACK、タイムアウト、スタート/リスタートコンディション、またはストップコンディション 受信データフル (スレーブアドレス一致時含む) 送信データエンプティ (スレーブアドレス一致時含む) 送信終了
ウェイクアップ機能(注1)	CPU はウェイクアップイベントを使用して、ソフトウェアスタンバイモードから復帰可能
TrustZone フィルタ	各チャンネルに対してセキュリティ属性とプリビレッジ属性を設定可能

注 1. この機能は、IIC0 のみ使用可能です。IIC1 はサポートしていません。




図 29.1 IIC のブロック図




図 29.2 入出力端子の外部回路接続例 (I²C バス構成例)

IIC の各信号の入力レベルは、I²C バス選択時 (ICMR3.SMBS = 0) は CMOS レベルであり、SMBus 選択時 (ICMR3.SMBS = 1) は TTL レベルです。

表 29.2 IIC の入出力端子

チャネル	端子名	入出力	機能
IICn	SCLn	入出力	IICn シリアルクロック入出力端子
	SDAn	入出力	IICn シリアルデータ入出力端子

注. n = 0, 1

29.2 レジスタの説明

29.2.1 ICCR1 : I²C バスコントロールレジスタ 1

Base address: IICn = 0x4025_E00 + 0x0100 × n (n = 0, 1)
 IICn_NS = 0x5025_E00 + 0x0100 × n (n = 0, 1)

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ICE	IICRS T	CLO	SOWP	SCLO	SDAO	SCLI	SDAI

Value after reset: 0 0 0 1 1 1 1 1

ビット	シンボル	機能	R/W
0	SDAI	SDAn ラインモニタフラグ 0: SDAn ラインは Low 1: SDAn ラインは High	R

ビット	シンボル	機能	R/W
1	SCLI	SCLn ラインモニタフラグ 0: SCLn ラインは Low 1: SCLn ラインは High	R
2	SDAO	SDA 出力制御/モニタ 0: 読み出し時、IIC は SDA _n 端子を Low にする 書き込み時、IIC は SDA _n 端子を Low にする 1: 読み出し時、IIC は SDA _n 端子を解放する 書き込み時、IIC は SDA _n 端子を解放する	R/W
3	SCLO	SCL 出力制御/モニタ 外部プルアップ抵抗を使用して信号を High にしてください。 0: 読み出し時、IIC は SCL _n 端子を Low にする 書き込み時、IIC は SCL _n 端子を Low にする 1: 読み出し時、IIC は SCL _n 端子を解放する 書き込み時、IIC は SCL _n 端子を解放する	R/W
4	SOWP	SCLO/SDAO ライトプロテクト 読むと 1 が読めます。 0: SCLO ビットおよび SDAO ビットの書き込みを許可 1: SCLO ビットおよび SDAO ビットの書き込みを禁止	W
5	CLO	SCL クロック追加出力 1 クロック出力後、自動的に 0 になります。 0: SCL クロックを追加で出力しない 1: SCL クロックを追加で出力する	R/W
6	IICRST	I ² C インタフェース内部リセット この設定により、ビットカウンタをクリアし、SCL _n /SDA _n 出力ラッチを解除します。 0: IIC リセットまたは内部リセットを解除する 1: IIC リセットまたは内部リセットを行う	R/W
7	ICE	I ² C インタフェース許可 IICRST ビットとの組み合わせで、IIC リセット、または内部リセットを選択します。 0: 禁止 (SCL _n 端子と SDA _n 端子は非アクティブ状態) 1: 許可 (SCL _n 端子と SDA _n 端子はアクティブ状態)	R/W

注. S-TYPE3, P-TYPE3

SDAO ビット (SDA 出力制御/モニタ)、SCLO ビット (SCL 出力制御/モニタ)

SDAO ビットおよび SCLO ビットは、IIC から出力される SDA_n 信号と SCL_n 信号を直接制御します。これらのビットに書き込む場合は、SOWP ビットにも 0 を書いてください。これらのビットを設定すると、入力バッファを介して IIC に入力されます。スレーブモードに設定していると、ビットの設定によってはスタートコンディションを検出してバスを解放することがあります。

スタートコンディション、ストップコンディション、リスタートコンディションの期間中、または送受信中に、これらのビットを書き換えしないでください。これらの期間に書き換えた場合の動作は保証されません。これらのビットを読んだ場合は、そのとき IIC が出力している信号の状態が読めます。

CLO ビット (SCL クロック追加出力)

CLO ビットは、SCL クロックを 1 クロック単位で追加出力できるようにするもので、デバッグ時またはエラー処理時に使用します。通常は 0 にしてください。通常の通信状態でこのビットを 1 にすると、通信エラーの原因になります。この機能の詳細については、「[29.12.2. SCL クロック追加出力機能](#)」を参照してください。

IICRST ビット (I²C インタフェース内部リセット)

IICRST ビットは、IIC の内部状態をリセットします。このビットを 1 にすると、IIC リセットまたは内部リセットを起動できます。IIC リセットまたは内部リセットのどちらが起動するかは、ICE ビットとの組み合わせにより決定されます。表 29.3 に IIC のリセットの種類を示します。

IIC リセットでは、IIC の ICCR1.ICE ビットと ICCR1.IICRST ビットを除く全レジスタと内部状態が初期化されます。内部リセットでは、IIC の内部状態に加えて、以下を初期化します。

- ビットカウンタ (ICMR1.BC[2:0]ビット)
- I²C バスシフトレジスタ (ICDRS)
- I²C バスステータスレジスタ (ICSR1、ICSR2)

- SDAO、SCLO 出力制御/モニタ (ICCR1.SDAO ビット、ICCR1.SCLO ビット)
- I²C バスコントロールレジスタ 2 (ICCR2.BBSY ビットを除く)

各レジスタのリセット条件については、「[29.15. 各コンディション発行時のリセット、レジスタ、機能の状態](#)」を参照してください。

動作中に (ICE = 1 の状態で) IICRST ビットを 1 にして内部リセットを行うと、ポートの設定と IIC のコントロールレジスタや設定レジスタを初期化することなく、IIC の内部状態がリセットされます。また、IIC が Low を出力したままハングアップした場合、内部状態をリセットすることで、Low 出力状態が解除され、SCLn 端子と SDA_n 端子がハイインピーダンスの状態でのバスが解放されます。

注. スレーブモード時に、マスタデバイスとの通信中に生じたバスのハングアップに対して IICRST ビットで内部リセットを行うと、ビットカウンタ情報の差異が原因で、スレーブデバイスとマスタデバイスが異なる状態になることがあります。そのため、スレーブモード時には内部リセットは行わないでください。復帰処理はマスタデバイスから行うようにしてください。スレーブモード時に SCLn ラインが Low 出力状態のまま IIC がハングアップしたため、内部リセットが必要になった場合は、内部リセット後にマスタデバイスからリスタートコンディションを発行するか、またはストップコンディションを発行して、スタートコンディションから通信をやり直してください。スレーブデバイスでのみ単独でリセットを行い、マスタデバイスからスタートコンディションまたはリスタートコンディションの発行がないまま通信が再開されると、マスタデバイスとスレーブデバイスが非同期で動作するため、同期ずれが発生します。

表 29.3 IIC のリセットの種類

IICRST	ICE	状態	内容
1	0	IIC リセット	IIC の ICCR1.IICRST ビットと ICCR1.ICE ビットを除く全レジスタと内部状態をリセット
	1	内部リセット	以下をリセット <ul style="list-style-type: none"> • ICMR1.BC[2:0]ビット • ICSR1, ICSR2, ICDRS レジスタ • SDAO、SCLO 出力制御/モニタ (ICCR1.SDAO ビット、ICCR1.SCLO ビット) • I²C バスコントロールレジスタ 2 (ICCR2.BBSY ビットを除く) • IIC の内部状態

ICE ビット (I²C インタフェース許可)

ICE ビットは、SCLn 端子と SDA_n 端子のアクティブ状態または非アクティブ状態を選択します。また、IICRST ビットと組み合わせて、2 種類のリセットを起動することもできます。リセットの説明については、[表 29.3](#) を参照してください。

IIC を使用するときには、ICE ビットを 1 にしてください。ICE ビットを 1 にすると、SCLn 端子と SDA_n 端子はアクティブ状態になります。IIC を使用しないときは、ICE ビットを 0 にしてください。ICE ビットを 0 にすると、SCLn 端子と SDA_n 端子は非アクティブ状態になります。端子機能制御を設定するとき、SCLn 端子または SDA_n 端子を IIC に割り当てないでください。これらの端子が IIC に割り当てられると、スレーブアドレスの比較が行われます。

29.2.2 ICCR2 : I²C バスコントロールレジスタ 2

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x01

Bit position:	7	6	5	4	3	2	1	0
Bit field:	BBSY	MST	TRS	—	SP	RS	ST	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
1	ST	スタートコンディション発行要求 0: スタートコンディション要求を発行しない 1: スタートコンディション要求を発行する	R/W
2	RS	リスタートコンディション発行要求 0: リスタートコンディション要求を発行しない 1: リスタートコンディション要求を発行する	R/W
3	SP	ストップコンディション発行要求 0: ストップコンディション要求を発行しない 1: ストップコンディション要求を発行する	R/W
4	—	読むと0が読めます。書く場合、0としてください。	R/W
5	TRS	送信/受信モード 0: 受信モード 1: 送信モード	R/W(注1)
6	MST	マスタ/スレーブモード 0: スレーブモード 1: マスタモード	R/W(注1)
7	BBSY	バスビジー検出フラグ 0: I ² C バスは解放状態 (バスフリー状態) 1: I ² C バスは占有状態 (バスビジー状態)	R

注. S-TYPE3, P-TYPE3

注1. ICMR1.MTWP ビットが1のとき、MST および TRS ビットへの書き込みが可能です。

ST ビット (スタートコンディション発行要求)

ST ビットは、マスタモードへの遷移を要求し、スタートコンディションを発行します。このビットを1にすると、BBSY フラグが0 (バスフリー状態) のときに、スタートコンディションが発行されます。この機能の詳細については、「[29.11. スタートコンディション、リスタートコンディション、ストップコンディション発行機能](#)」を参照してください。

[1 になる条件]

- ST ビットに1を書いたとき

[0 になる条件]

- ST ビットに0を書いたとき
- スタートコンディションが発行されたとき (スタートコンディションが検出されたとき)
- ICSR2.AL (アービトレーションロスト) フラグが1になったとき
- ICCR1.IICRST ビットに1を書いて、IIC リセットまたは内部リセットを行ったとき

注. BBSY フラグが0 (バスフリー状態) のときに、ST ビットを1 (スタートコンディション発行要求) にしてください。BBSY フラグが1 (バスビジー状態) のときに、ST ビットを1 (スタートコンディション要求) にすると、アービトレーションロストが発生する場合があります。

RS ビット (リスタートコンディション発行要求)

RS ビットは、マスタモード時にリスタートコンディションの発行を要求します。このビットを1にしてリスタートコンディションを要求すると、BBSY フラグが1 (バスビジー状態) かつ MST ビットが1 (マスタモード) のときに、リスタートコンディションが発行されます。この機能の詳細については、「[29.11. スタートコンディション、リスタートコンディション、ストップコンディション発行機能](#)」を参照してください。

[1 になる条件]

- ICCR2.BBSY フラグが1の状態、RS ビットに1を書いたとき

[0 になる条件]

- RS ビットに0を書いたとき
- リスタートコンディションが発行されたとき (スタートコンディションが検出されたとき)
- ICSR2.AL (アービトレーションロスト) フラグが1になったとき

- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

注. ストップコンディション発行中に RS ビットを 1 にしないでください。

注. スレーブモードで RS ビットを 1 (リスタートコンディション要求) にすると、リスタートコンディションは発行されず、RS ビットは 1 のままになります。RS ビットがクリアされていない状態で動作モードをマスタモードに変更すると、リスタートコンディションが発行される場合があります。

SP ビット (ストップコンディション発行要求)

SP ビットは、マスタモード時にストップコンディションの発行を要求します。このビットを 1 にすると、BBSY フラグが 1 (バスビジー状態) かつ MST ビットが 1 (マスタモード) のときに、ストップコンディションが発行されます。この機能の詳細については、「[29.11. スタートコンディション、リスタートコンディション、ストップコンディション発行機能](#)」を参照してください。

[1 になる条件]

- ICCR2.BBSY フラグと ICCR2.MST ビットが両方とも 1 の状態で、SP ビットに 1 を書いたとき

[0 になる条件]

- SP ビットに 0 を書いたとき
- ストップコンディションが発行されたとき (ストップコンディションが検出されたとき)
- ICSR2.AL (アービトラージョンロスト) フラグが 1 になったとき
- スタートコンディションおよびリスタートコンディションが検出されたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

注. BBSY フラグが 0 (バスフリー状態) のとき、SP ビットへの書き込みはできません。

注. リスタートコンディション発行中に SP ビットを 1 にしないでください。

TRS ビット (送信/受信モード)

TRS ビットは、送信モードであるか、受信モードであるかを示します。IIC は、TRS ビットが 0 のときは受信モード、1 のときは送信モードになります。このビットと MST ビットの組み合わせで IIC の動作モードを示します。

スタートコンディションの発行または検出時、および R/W# ビットの設定時に、TRS ビット値は自動的に 1 (送信モード) または 0 (受信モード) に変化します。ICMR1.MTWP ビットが 1 のとき、TRS ビットへ書き込むことは可能ですが、通常の使用時は、書き込む必要はありません。

[1 になる条件]

- スタートコンディション要求によってスタートコンディションが正常に発行されたとき (ST ビットが 1 の状態で、スタートコンディションが検出されたとき)
- リスタートコンディション要求によってリスタートコンディションが正常に発行されたとき (RS ビットが 1 の状態で、リスタートコンディションが検出されたとき)
- マスタモード時、スレーブアドレスに付加した R/W# ビットが 0 になったとき
- スレーブモードで受信したアドレスが ICSER レジスタで有効にしたアドレスと一致し、かつ R/W# ビットが 1 になったとき
- ICMR1.MTWP ビットが 1 の状態で、TRS ビットに 1 を書いたとき

[0 になる条件]

- ストップコンディションが検出されたとき
- ICSR2.AL (アービトラージョンロスト) フラグが 1 になったとき
- マスタモード時、スレーブアドレスに付加した R/W# ビットが 1 になったとき
- スレーブモード時、受信したアドレスが ICSER レジスタで有効にしたアドレスと一致し、かつ受信した R/W# ビットの値が 0 のとき (ジェネラルコールアドレスを受信した場合を含む)
- スレーブモード時、リスタートコンディションが検出されたとき (ICCR2.BBSY = 1、ICCR2.MST = 0 の状態でスタートコンディションが検出されたとき)

- ICMR1.MTWP ビットが 1 の状態で、TRS ビットに 0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

MST ビット (マスタ/スレーブモード)

MST ビットは、マスタモードであるか、スレーブモードであるかを示します。IIC は、MST ビットが 0 のときはスレーブモード、1 のときはマスタモードになります。MST ビットと TRS ビットの組み合わせで IIC の動作モードを示します。

スタートコンディションの発行時、あるいはストップコンディションの発行または検出時、MST ビットの値は自動的に 1 (マスタモード) または 0 (スレーブモード) に変化します。ICMR1.MTWP ビットが 1 のとき、MST ビットへ書き込むことは可能ですが、通常の使用時は、書き込む必要はありません。

[1 になる条件]

- スタートコンディション要求によってスタートコンディションが正常に発行されたとき (ST ビットが 1 の状態で、スタートコンディションが検出されたとき)
- ICMR1.MTWP ビットが 1 の状態で、MST ビットに 1 を書いたとき

[0 になる条件]

- ストップコンディションが検出されたとき
- ICSR2.AL (アービトレーションロスト) フラグが 1 になったとき
- ICMR1.MTWP ビットが 1 の状態で、MST ビットに 0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

BBSY フラグ (バスビジー検出フラグ)

BBSY フラグは、I²C バスが占有されているか (バスビジー状態)、解放されているか (バスフリー状態) を示します。SCLn ラインが High のときに SDA_n ラインが High から Low に変化すると、スタートコンディションが発行されたとみなされて、このフラグは 1 になります。バスフリー時間 (ICBRL レジスタの設定) スタートコンディションが検出されないと、ストップコンディションが発行されたとみなされて、このフラグは 0 になります。

[1 になる条件]

- スタートコンディションが検出されたとき

[0 になる条件]

- ストップコンディション検出後、バスフリー時間 (ICBRL レジスタの設定) スタートコンディションが検出されないとき
- ICCR1.ICE ビットが 0 の状態で、ICCR1.IICRST ビットに 1 を書いたとき (IIC リセット)

29.2.3 ICMR1 : I²C バスモードレジスタ 1

Base address: IIC_n = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IIC_n_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x02

Bit position:	7	6	5	4	3	2	1	0
Bit field:	MTWP		CKS[2:0]		BCWP	BC[2:0]		
Value after reset:	0	0	0	0	1	0	0	0

ビット	シンボル	機能	R/W
2:0	BC[2:0]	ビットカウンタ 000: 9ビット 001: 2ビット 010: 3ビット 011: 4ビット 100: 5ビット 101: 6ビット 110: 7ビット 111: 8ビット	R/W(注1)
3	BCWP	BC ライトプロテクト 読むと1が読めます。 0: BC[2:0]ビットの書き込み許可 1: BC[2:0]ビットの書き込み禁止	W(注1)
6:4	CKS[2:0]	内部基準クロック選択 IICの内部基準クロックソース (IICφ) を選択します。 IICφ = (PCLKB / 2 ^{CKS[2:0]}) クロック	R/W
7	MTWP	MST/TRS ライトプロテクト 0: ICCR2.MST、TRS ビットの書き込み禁止 1: ICCR2.MST、TRS ビットの書き込み許可	R/W

注. S-TYPE3, P-TYPE3

注1. BC[2:0]ビットを書き換える場合は、同時にBCWPビットを0にしてください。

BC[2:0]ビット (ビットカウンタ)

BC[2:0]ビットは、SCLn ラインの立ち上がりエッジの検出時に、残りの転送ビット数を示すカウンタです。BC[2:0]ビットは読み出しおよび書き込みは可能ですが、通常はこれらのビットへのアクセスは不要です。

これらのビットへ書き込む場合は、SCLn ラインが Low の状態で、転送するデータのビット数+1 (追加のアクノリッジビット分) を転送フレーム間で指定してください。BC[2:0]ビットの値は、アクノリッジビットを含むデータ転送の終了時、あるいはスタートコンディションまたはリスタートコンディションの検出時に 000b に戻ります。

29.2.4 ICMR2 : I²C バスモードレジスタ 2

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x03

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DLCS	SDDL[2:0]		—	TMOH	TMOL	TMOS	

Value after reset: 0 0 0 0 0 1 1 0

ビット	シンボル	機能	R/W
0	TMOS	タイムアウト検出時間選択 0: ロングモードを選択 1: ショートモードを選択	R/W
1	TMOL	タイムアウト L カウント制御 0: SCLn ラインが Low のときカウントを禁止 1: SCLn ラインが Low のときカウントを許可	R/W
2	TMOH	タイムアウト H カウント制御 0: SCLn ラインが High のときカウントを禁止 1: SCLn ラインが High のときカウントを許可	R/W
3	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
6:4	SDDL[2:0]	SDA 出力遅延カウンタ 000: 出力遅延なし 001: 1IICφ サイクル (ICMR2.DLCS = 0 (IICφ) のとき) 1または2IICφ サイクル (ICMR2.DLCS = 1 (IICφ/2) のとき) 010: 2IICφ サイクル (ICMR2.DLCS = 0 (IICφ) のとき) 3または4IICφ サイクル (ICMR2.DLCS = 1 (IICφ/2) のとき) 011: 3IICφ サイクル (ICMR2.DLCS = 0 (IICφ) のとき) 5または6IICφ サイクル (ICMR2.DLCS = 1 (IICφ/2) のとき) 100: 4IICφ サイクル (ICMR2.DLCS = 0 (IICφ) のとき) 7または8IICφ サイクル (ICMR2.DLCS = 1 (IICφ/2) のとき) 101: 5IICφ サイクル (ICMR2.DLCS = 0 (IICφ) のとき) 9または10IICφ サイクル (ICMR2.DLCS = 1 (IICφ/2) のとき) 110: 6IICφ サイクル (ICMR2.DLCS = 0 (IICφ) のとき) 11または12IICφ サイクル (ICMR2.DLCS = 1 (IICφ/2) のとき) 111: 7IICφ サイクル (ICMR2.DLCS = 0 (IICφ) のとき) 13または14IICφ サイクル (ICMR2.DLCS = 1 (IICφ/2) のとき)	R/W
7	DLCS	SDA 出力遅延クロックソース選択 0: SDA 出力遅延カウンタのクロックソースに内部基準クロック (IICφ) を選択 1: SDA 出力遅延カウンタのクロックソースに内部基準クロックの2分周 (IICφ/2) を選択 ^(注1)	R/W

注. S-TYPE3, P-TYPE3

注1. DLCS=1 (IICφ/2) の設定は、SCL が Low のときのみ有効です。SCL が High のとき、DLCS=1 の設定は無効となり、クロックソースは内部基準クロック (IICφ) となります。

TMOS ビット (タイムアウト検出時間選択)

TMOS ビットは、タイムアウト機能が有効 (ICFER.TMOE = 1) の場合に、タイムアウト検出時間としてロングモードまたはショートモードを選択します。本ビットを 0 にすると、ロングモードが選択されます。本ビットを 1 にすると、ショートモードが選択されます。ロングモードでは、タイムアウト検出用の内部カウンタが 16 ビットカウンタとして機能します。ショートモードでは、このカウンタが 14 ビットカウンタとして機能します。SCLn ラインが、このカウンタを TMOH ビットと TMOL ビットの指定通りに動作させる状態にあるとき、このカウンタは内部基準クロック (IICφ) をカウントソースとして同期してアップカウントを行います。この機能の詳細については、「[29.12.1. タイムアウト検出機能](#)」を参照してください。

TMOL ビット (タイムアウト L カウント制御)

TMOL ビットは、SCLn ラインが Low ホールドであり、かつタイムアウト機能が有効 (ICFER.TMOE = 1) のときに、タイムアウト機能の内部カウンタによるアップカウントを許可または禁止します。

TMOH ビット (タイムアウト H カウント制御)

TMOH ビットは、SCLn ラインが High ホールドであり、かつタイムアウト機能が有効 (ICFER.TMOE = 1) のときに、タイムアウト機能の内部カウンタによるアップカウントを許可または禁止します。

SDDL[2:0]ビット (SDA 出力遅延カウンタ)

SDDL[2:0]ビットを使用して、SDA 出力を遅延させることができます。SDA 出力遅延カウンタは、DLCS ビットで選択したクロックソースで動作します。この機能の設定値は、アクノリッジビット送出を含むすべての種類の SDA 出力に適用されます。

SDA 出力遅延時間は、データ有効時間/アクノリッジ有効時間^(注1)に対する I²C バス規格、または SMBus 規格を満たすように、「データホールド時間 (300 ns 以上+SCL クロックの Low 幅) - データセットアップ時間 (250 ns)」の範囲内で設定してください。規格外に設定すると、デバイス間の通信に誤動作を引き起こすか、バスの状態によってはスタートコンディションまたはストップコンディションを誤って表示することがあります。

この機能の詳細については、「[29.5. SDA 出力遅延機能](#)」を参照してください。

注1. データ有効時間/アクノリッジ有効時間

3,450 ns (~100 kbps) : スタンダードモード (Sm)

900 ns (~400 kbps) : ファストモード (Fm)

450 ns (~1 Mbps) : ファストモードプラス (Fm+)

29.2.5 ICMR3 : I²C バスモードレジスタ 3

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
 IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x04

Bit position: 7 6 5 4 3 2 1 0

Bit field:	SMBS	WAIT	RDRFS	ACKWP	ACKBT	ACKBR	NF[1:0]
------------	------	------	-------	-------	-------	-------	---------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	NF[1:0]	ノイズフィルタ段数選択 0 0: 1IICφ サイクル以下のノイズを除去 (フィルタは 1 段) 0 1: 2IICφ サイクル以下のノイズを除去 (フィルタは 2 段) 1 0: 3IICφ サイクル以下のノイズを除去 (フィルタは 3 段) 1 1: 4IICφ サイクル以下のノイズを除去 (フィルタは 4 段)	R/W
2	ACKBR	受信アクノリッジ 0: アクノリッジビットに 0 を受信 (ACK 受信) 1: アクノリッジビットに 1 を受信 (NACK 受信)	R
3	ACKBT	送信アクノリッジ 0: アクノリッジビットに 0 を送出 (ACK 送信) 1: アクノリッジビットに 1 を送出 (NACK 送信)	R/W(注1)
4	ACKWP	ACKBT ライトプロテクト 0: ACKBT ビットの書き込み禁止 1: ACKBT ビットの書き込み許可	R/W
5	RDRFS	RDRF フラグセットタイミング選択 Low ホールドは ACKBT ビットへの書き込みで解除されます。 0: SCL クロックの 9 クロック目の立ち上がりで RDRF フラグをセット、8 クロック目の立ち下がり SCLn ラインの Low ホールドを行わない 1: SCL クロックの 8 クロック目の立ち上がりで RDRF フラグをセット、8 クロック目の立ち下がり SCLn ラインの Low ホールドを行う	R/W(注2)
6	WAIT	Low ホールドは ICDRR レジスタの読み出しで解除されます。 0: ウェイトなし (9 クロック目と 1 クロック目の間で SCLn の Low ホールドを行わない) 1: ウェイトあり (9 クロック目と 1 クロック目の間で SCLn の Low ホールドを行う)	R/W(注2)
7	SMBS	SMBus/I ² C バス選択 0: I ² C バスを選択 1: SMBus を選択	R/W

注. S-TYPE3, P-TYPE3

注 1. ACKBT ビットに書き込む場合は、ACKWP ビットが 1 の状態であるときにのみ行ってください。ACKWP ビットと ACKBT ビットに同時に 1 を書き込んでも、ACKBT ビットは 1 になりません。

注 2. WAIT ビットと RDRFS ビットは、受信モードでのみ有効 (送信モードでは無効) です。

NF[1:0]ビット (ノイズフィルタ段数選択)

NF[1:0]ビットは、デジタルノイズフィルタの段数を選択します。デジタルノイズフィルタ機能の詳細については、「29.6. デジタルノイズフィルタ回路」を参照してください。

注. ノイズフィルタで除去するノイズ幅は、SCLn ラインの High 幅または Low 幅よりも狭くなるように設定してください。ノイズ幅の設定が [SCL クロックの幅 : High 幅または Low 幅のいずれか短い方] - [1.5 内部基準クロック (IICφ) サイクル+アナログノイズフィルタ : 120 ns (参考値)] の値以上の場合、SCL クロックはノイズとみなされ、IIC が正常に動作しない可能性があります。

ACKBR ビット (受信アクノリッジ)

ACKBR ビットは、送信モード時に受信デバイスから受け取ったアクノリッジビットの内容を格納します。

[1 になる条件]

- ICCR2.TRS ビットが 1 の状態で、アクノリッジビットに 1 を受信したとき

[0 になる条件]

- ICCR2.TRS ビットが 1 の状態で、アクノリッジビットに 0 を受信したとき
- ICCR1.ICE ビットが 0 の状態で、ICCR1.IICRST ビットに 1 を書いたとき (IIC リセット)

ACKBT ビット (送信アクノリッジ)

ACKBT ビットは、受信モード時に送出されるアクノリッジビットを設定します。

[1 になる条件]

- ACKWP ビットが 1 の状態で、このビットに 1 を書いたとき

[0 になる条件]

- ACKWP ビットが 1 の状態で、このビットに 0 を書いたとき
- ストップコンディションの発行が検出されたとき (ICCR2.SP ビットが 1 の状態で、ストップコンディションが検出されたとき)
- ICCR1.ICE ビットが 0 の状態で、ICCR1.IICRST ビットに 1 を書いたとき (IIC リセット)

ACKWP ビット (ACKBT ライトプロテクト)

ACKWP ビットは、ACKBT ビットの書き込みを制御します。

RDRFS ビット (RDRF フラグセットタイミング選択)

RDRFS ビットは、受信モード時の RDRF フラグのセットタイミングと、SCL クロックの 8 クロック目の立ち下がりエッジで SCLn ラインの Low ホールドを行うかどうかを選択します。

RDRFS ビットが 0 のとき、SCL クロックの 8 クロック目の立ち下がりエッジで SCLn ラインの Low ホールドは行わず、SCL クロックの 9 クロック目の立ち上がりエッジで RDRF フラグを 1 にします。

RDRFS ビットが 1 のとき、SCL クロックの 8 クロック目の立ち上がりエッジで RDRF フラグを 1 にし、SCL クロックの 8 クロック目の立ち下がりエッジで SCLn ラインの Low ホールドを行います。この SCLn ラインの Low ホールドは、ACKBT ビットへの書き込みによって解除されます。

この設定でデータを受信した後、アクノリッジビット送出前に、SCLn ラインは自動的に Low ホールドされます。これによって、受信データの内容に応じた ACK (ACKBT = 0) または NACK (ACKBT = 1) の送出処理が可能となります。

WAIT ビット (WAIT)

WAIT ビットは、受信モードにおいて 1 バイト受信ごとに、I²C バス受信データレジスタ (ICDRR) の読み出しが完了するまで、SCL クロックの 9 クロック目と 1 クロック目の間を強制的に Low ホールドするかどうかを制御します。

WAIT ビットが 0 のとき、SCL クロックの 9 クロック目と 1 クロック目の間の Low ホールドは行わず、受信動作をそのまま続けます。RDRFS ビットと WAIT ビットがともに 0 のとき、ダブルバッファによる連続受信動作が可能です。

WAIT ビットが 1 のとき、1 バイト受信ごとに、9 クロック目の立ち下がりエッジ以降、ICDRR レジスタ値が読み出されるまでの間、SCLn ラインを Low にホールドします。これによって、1 バイトごとの受信動作が可能になります。

注. WAIT ビットの値を読み出す場合は、最初に ICDRR レジスタを読み出してください。

SMBS ビット (SMBus/I²C バス選択)

SMBS ビットを 1 にすると、SMBus が選択されて、ICSER.HOAE ビットが有効になります。

29.2.6 ICFER : I²C バスファンクションイネーブルレジスタ

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x05

Bit position:	7	6	5	4	3	2	1	0
Bit field:	FMPE	SCLE	NFE	NACK E	SALE	NALE	MALE	TMOE
Value after reset:	0	1	1	1	0	0	1	0

ビット	シンボル	機能	R/W
0	TMOE	タイムアウト検出機能有効 0: 無効 1: 有効	R/W
1	MALE	マスターアービトレーションロスト検出有効 0: アービトレーションロスト検出機能を無効にして、アービトレーションロスト発生による ICCR2.MST および TRS ビットの自動クリアを禁止します。 1: アービトレーションロスト検出機能を有効にして、アービトレーションロスト発生による ICCR2.MST および TRS ビットの自動クリアを許可します。	R/W
2	NALE	NACK 送信アービトレーションロスト検出有効 0: 無効 1: 有効	R/W
3	SALE	スレーブアービトレーションロスト検出有効 0: 無効 1: 有効	R/W
4	NACK E	NACK 受信転送中断許可 0: NACK 受信時、転送を中断しない (転送中断禁止) 1: NACK 受信時、転送を中断する (転送中断許可)	R/W
5	NFE	デジタルノイズフィルタ回路有効 0: デジタルノイズフィルタ回路を使用しない 1: デジタルノイズフィルタ回路を使用する	R/W
6	SCLE	SCL 同期回路有効 0: SCL 同期回路を使用しない 1: SCL 同期回路を使用する	R/W
7	FMPE ^(注1)	ファストモードプラス有効 0: SCLn 端子と SDA _n 端子に Fm+のスロープ制御回路を使用しない 1: SCLn 端子と SDA _n 端子に Fm+のスロープ制御回路を使用する	R/W

注. S-TYPE3, P-TYPE3

注 1. ファストモードプラス有効ビット (FMPE) は IIC0 (SCL0_A, SDA0_A) および IIC1 (SCL1_A, SDA1_A) に対応しています。ビット [7]はサポートしていないチャンネルの予約ビットです。

TMOE ビット (タイムアウト検出機能有効)

TMOE ビットは、タイムアウト検出機能を有効または無効にします。タイムアウト検出機能の詳細については、「[29.12.1. タイムアウト検出機能](#)」を参照してください。

MALE ビット (マスターアービトレーションロスト検出有効)

MALE ビットは、マスターモード時にアービトレーションロスト検出機能を使用するかどうかを指定します。通常の動作では、このビットを 1 にしてください。

NALE ビット (NACK 送信アービトレーションロスト検出有効)

NALE ビットは、受信モード時で NACK 送出中に ACK が検出された場合 (同じアドレスのスレーブがバス上に存在した場合や、2 つ以上のマスタが同時に同一のスレーブデバイスを選択し、それぞれ受信バイト数が異なる場合など) に、アービトレーションロストを発生させるかどうかを選択します。

SALE ビット (スレーブアービトレーションロスト検出有効)

SALE ビットは、スレーブ送信モード時に、送出中の値と異なる値がバス上で検出された場合 (同じアドレスのスレーブがバス上に存在した場合や、ノイズが原因で送信データとの不一致が生じた場合など)、アービトレーションロストを発生させるかどうかを選択します。

NACKE ビット (NACK 受信転送中断許可)

NACKE ビットは、送信モード時に NACK を受信した場合、転送動作を継続するか中断するかを選択します。通常は、このビットを 1 にしてください。

NACKE ビットが 1 の状態で NACK を受信した場合、次の転送動作が中断されます。NACKE ビットが 0 の場合は、受信したアクノリッジの内容にかかわらず、次の転送動作が継続されます。

NACK 受信転送中断機能の詳細については、「[29.9.2. NACK 受信転送中断機能](#)」を参照してください。

SCLE ビット (SCL 同期回路有効)

SCLE ビットは、SCL クロックを SCL 入力クロックと同期させるか否かを選択します。通常は、このビットを 1 にしてください。

SCLE ビットを 0 (SCL 同期回路を使用しない) にすると、IIC は SCL クロックを SCL 入力クロックと同期させません。この設定の場合、SCLn ラインの状態にかかわらず、IIC は、ICBRH レジスタと ICBRL レジスタで設定した転送速度の SCL クロックを出力します。そのため、I²C バスラインのバス負荷が規格値よりも大幅に大きい場合や、マルチマスタにおいて SCL クロック出力が重なった場合に、規格外の短い SCL クロックが出力される場合があります。また、SCL 同期回路を使用しないと、スタートコンディション、リスタートコンディション、ストップコンディションの発行、および追加の SCL クロックサイクルの連続出力にも影響します。

SCLE ビットは、設定した転送速度が出力されているかどうかを確認する場合を除き、0 にしないでください。

FMPE ビット (ファストモードプラス有効)

FMPE ビットは、ファストモードプラス (Fm+) 用のスローブ制御回路を使用するか否かを指定します。

本ビットを 1 にすると、I²C バスのファストモードプラス (Fm+) 規格 (tof) に準拠したスローブ制御回路が選択されます。本ビットを 0 にすると、I²C バスのスタンダードモード (Sm) およびファストモード (Fm) 規格 (tof) に準拠したスローブ制御回路が選択されます。

通信速度を ~1 Mbps (ファストモードプラス (Fm+) 規格) で使用する場合、本ビットを 1 にしてください。それ以外の通信速度 (~100 kbps (Sm)、~400 kbps (Fm)) または SMBus (10 kbps ~ 100 kbps) で使用する場合は、本ビットを 0 にしてください。

29.2.7 IC SER : I²C バスステータスイネーブルレジスタ

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x06

Bit position:	7	6	5	4	3	2	1	0
Bit field:	HOAE	—	DIDE	—	GCAE	SAR2 E	SAR1 E	SAR0 E
Value after reset:	0	0	0	0	1	0	0	1

ビット	シンボル	機能	R/W
0	SAR0E	スレーブアドレスレジスタ 0 有効 0: SARL0 および SARU0 のスレーブアドレスは無効 1: SARL0 および SARU0 のスレーブアドレスは有効	R/W
1	SAR1E	スレーブアドレスレジスタ 1 有効 0: SARL1 および SARU1 のスレーブアドレスは無効 1: SARL1 および SARU1 のスレーブアドレスは有効	R/W
2	SAR2E	スレーブアドレスレジスタ 2 有効 0: SARL2 および SARU2 のスレーブアドレスは無効 1: SARL2 および SARU2 のスレーブアドレスは有効	R/W

ビット	シンボル	機能	R/W
3	GCAE	ジェネラルコールアドレス有効 0: ジェネラルコールアドレス検出は無効 1: ジェネラルコールアドレス検出は有効	R/W
4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	DIDE	デバイス ID アドレス検出有効 0: デバイス ID アドレス検出は無効 1: デバイス ID アドレス検出は有効	R/W
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	HOAE	ホストアドレス有効 0: ホストアドレス検出は無効 1: ホストアドレス検出は有効	R/W

注. S-TYPE3, P-TYPE3

SARnE ビット (スレーブアドレスレジスタ n 有効) (n = 0~2)

SARnE ビットは、受信したスレーブアドレスと、SARLn および SARUn レジスタで設定したスレーブアドレスを有効または無効にします。

このビットを 1 にすると、SARLn および SARUn レジスタで設定したスレーブアドレスが有効になり、受信したスレーブアドレスと比較されます。SARnE ビットを 0 にすると、SARLn および SARUn レジスタで設定したスレーブアドレスが無効になり、受信したスレーブアドレスと一致しても無視されます。

GCAE ビット (ジェネラルコールアドレス有効)

GCAE ビットは、ジェネラルコールアドレス (0000 000b + 0[W] : すべて 0) を受信した場合、それを無視するかどうかを選択します。

このビットを 1 にした場合、受信したスレーブアドレスがジェネラルコールアドレスと一致すると、IIC は、SARLn および SARUn レジスタ (n = 0~2) で設定したスレーブアドレスとは無関係に、受信したスレーブアドレスをジェネラルコールアドレスと認識し、データ受信動作を行います。このビットを 0 にした場合、受信したスレーブアドレスは、ジェネラルコールアドレスと一致しても無視されます。

DIDE ビット (デバイス ID アドレス検出有効)

DIDE ビットは、スタートコンディションまたはリスタートコンディション検出後の第 1 フレームでデバイス ID (1111 100b) を受信した場合、デバイス ID アドレスと認識して動作させるかどうかを選択します。

DIDE ビットが 1 のときに、受信した第 1 フレームがデバイス ID と一致すると、IIC はデバイス ID アドレスを受信したと認識します。続く R/W#ビットが 0[W] の場合、IIC は第 2 フレーム以降をスレーブアドレスとみなして、受信動作を継続します。DIDE ビットが 0 の場合、IIC は受信した第 1 フレームがデバイス ID アドレスと一致してもそれを無視し、第 1 フレームを通常のスレーブアドレスと認識します。

この機能の詳細については、「[29.7.3. デバイス ID アドレス検出機能](#)」を参照してください。

HOAE ビット (ホストアドレス有効)

HOAE ビットは、ICMR3.SMBS ビットが 1 の場合、受信したホストアドレス (0001 000b) を無視するかどうかを選択します。

このビットが 1 で、かつ ICMR3.SMBS ビットも 1 の場合、受信したスレーブアドレスがホストアドレスと一致すると、IIC は SARLn および SARUn レジスタ (n = 0~2) で設定したスレーブアドレスとは無関係に、受信したスレーブアドレスをホストアドレスとして認識し、受信動作を行います。

ICMR3.SMBS ビットまたは HOAE ビットが 0 の場合、受信したスレーブアドレスがホストアドレスと一致しても無視されます。

29.2.8 ICIER : I²C バス割り込みイネーブルレジスタ

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x07

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TIE	TEIE	RIE	NAKIE	SPIE	STIE	ALIE	TMOIE
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TMOIE	タイムアウト割り込み要求許可 0: タイムアウト割り込み (TMOI) 要求を禁止 1: タイムアウト割り込み (TMOI) 要求を許可	R/W
1	ALIE	アービトレーションロスト割り込み要求許可 0: アービトレーションロスト割り込み (ALI) 要求を禁止 1: アービトレーションロスト割り込み (ALI) 要求を許可	R/W
2	STIE	スタートコンディション検出割り込み要求許可 0: スタートコンディション検出割り込み (STI) 要求を禁止 1: スタートコンディション検出割り込み (STI) 要求を許可	R/W
3	SPIE	ストップコンディション検出割り込み要求許可 0: ストップコンディション検出割り込み (SPI) 要求を禁止 1: ストップコンディション検出割り込み (SPI) 要求を許可	R/W
4	NAKIE	NACK 受信割り込み要求許可 0: NACK 受信割り込み (NAKI) 要求を禁止 1: NACK 受信割り込み (NAKI) 要求を許可	R/W
5	RIE	受信データフル割り込み要求許可 0: 受信データフル割り込み (IICn_RXI) 要求を禁止 1: 受信データフル割り込み (IICn_RXI) 要求を許可	R/W
6	TEIE	送信終了割り込み要求許可 0: 送信終了割り込み (IICn_TEI) 要求を禁止 1: 送信終了割り込み (IICn_TEI) 要求を許可	R/W
7	TIE	送信データエンプティ割り込み要求許可 0: 送信データエンプティ割り込み (IICn_TXI) 要求を禁止 1: 送信データエンプティ割り込み (IICn_TXI) 要求を許可	R/W

注. S-TYPE3, P-TYPE3

TMOIE ビット (タイムアウト割り込み要求許可)

TMOIE ビットは、ICSR2.TMOF フラグが 1 のとき、タイムアウト割り込み (TMOI) 要求を許可または禁止します。TMOI 割り込み要求を解除するには、TMOF フラグまたは TMOIE ビットを 0 にします。

ALIE ビット (アービトレーションロスト割り込み要求許可)

ALIE ビットは、ICSR2.AL フラグが 1 のとき、アービトレーションロスト割り込み (ALI) 要求を許可または禁止します。ALI 割り込み要求を解除するには、AL フラグまたは ALIE ビットを 0 にします。

STIE ビット (スタートコンディション検出割り込み要求許可)

STIE ビットは、ICSR2.START フラグが 1 のとき、スタートコンディション検出割り込み (STI) 要求を許可または禁止します。STI 割り込み要求を解除するには、START フラグまたは STIE ビットを 0 にします。

SPIE ビット (ストップコンディション検出割り込み要求許可)

SPIE ビットは、ICSR2.STOP フラグが 1 のとき、ストップコンディション検出割り込み (SPI) 要求を許可または禁止します。SPI 割り込み要求を解除するには、STOP フラグまたは SPIE ビットを 0 にします。

NAKIE ビット (NACK 受信割り込み要求許可)

NAKIE ビットは、ICSR2.NACKF フラグが 1 のとき、NACK 受信割り込み (NAKI) 要求を許可または禁止します。NAKI 割り込み要求を解除するには、NACKF フラグまたは NAKIE ビットを 0 にします。

RIE ビット (受信データフル割り込み要求許可)

RIE ビットは、ICSR2.RDRF フラグが 1 のとき、受信データフル割り込み (IICn_RXI) 要求を許可または禁止します。

TEIE ビット (送信終了割り込み要求許可)

TEIE ビットは、ICSR2.TEND フラグが 1 のとき、送信終了割り込み (IICn_TEI) 要求を許可または禁止します。IICn_TEI 割り込み要求を解除するには、TEND フラグまたは TEIE ビットを 0 にします。

TIE ビット (送信データエンプティ割り込み要求許可)

TIE ビットは、ICSR2.TDRE フラグが 1 のとき、送信データエンプティ割り込み (IICn_TXI) 要求を許可または禁止します。

29.2.9 ICSR1 : I²C バスステータスレジスタ 1

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	HOA	—	DID	—	GCA	AAS2	AAS1	AAS0
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	AAS0	スレーブアドレス 0 検出フラグ 0: スレーブアドレス 0 未検出 1: スレーブアドレス 0 検出	R/(W) (注1)
1	AAS1	スレーブアドレス 1 検出フラグ 0: スレーブアドレス 1 未検出 1: スレーブアドレス 1 検出	R/(W) (注1)
2	AAS2	スレーブアドレス 2 検出フラグ 0: スレーブアドレス 2 未検出 1: スレーブアドレス 2 検出	R/(W) (注1)
3	GCA	ジェネラルコールアドレス検出フラグ 0: ジェネラルコールアドレス未検出 1: ジェネラルコールアドレス検出	R/(W) (注1)
4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	DID	デバイス ID アドレス検出フラグ スタートコンディション検出直後に受信した第 1 フレームが、[デバイス ID (1111 100b) + 0[W]] の値と一致した場合、1 になります。 0: デバイス ID コマンド未検出 1: デバイス ID コマンド検出	R/(W) (注1)
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	HOA	ホストアドレス検出フラグ 受信したスレーブアドレスが、ホストアドレス (0001 000b) と一致した場合、1 になります。 0: ホストアドレス未検出 1: ホストアドレス検出	R/(W) (注1)

注. S-TYPE3, P-TYPE3

注 1. フラグをクリアするための 0 書き込みのみ可能です。

AASn フラグ (スレーブアドレス n 検出フラグ) (n = 0~2)

AASn フラグは、スレーブアドレス n が検出されたかどうかを示します。

[1 になる条件]

【7 ビットアドレスフォーマット選択時 (SARUn.FS = 0)】

- ICSEr.SARnE ビットが 1 (スレーブアドレス n 検出有効) の状態で、受信したスレーブアドレスが SARLn.SVA[6:0] ビット値と一致したとき。
AASn フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 1 になります。

[10 ビットアドレスフォーマット選択時 (SARUn.FS = 1)]

- ICSEr.SARnE ビットが 1 (スレーブアドレス n 検出有効) の状態で、受信したスレーブアドレスが (11110b + SARUn.SVA[1:0]) の値と一致し、かつ、それに続くアドレスが SARLn レジスタの値と一致したとき
AASn フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 1 になります。

[0 になる条件]

- AASn = 1 を読んだ後、AASn フラグに 0 を書いたとき
- ストップコンディションが検出されたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

[7 ビットアドレスフォーマット選択時 (SARUn.FS = 0)]

- ICSEr.SARnE ビットが 1 (スレーブアドレス n 検出有効) の状態で、受信したスレーブアドレスが SARLn.SVA[6:0] ビット値と不一致のとき
AASn フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。

[10 ビットアドレスフォーマット選択時 (SARUn.FS = 1)]

- ICSEr.SARnE ビットが 1 (スレーブアドレス n 検出有効) の状態で、受信したスレーブアドレスが (11110b + SARUn.SVA[1:0]) の値と不一致のとき
AASn フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
- ICSEr.SARnE ビットが 1 (スレーブアドレス n 検出有効) の状態で、受信したスレーブアドレスが (11110b + SARUn.SVA[1:0]) の値と一致し、かつ、それに続くアドレスが SARLn レジスタの値と不一致のとき
AASn フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。

GCA フラグ (ジェネラルコールアドレス検出フラグ)

GCA フラグは、ジェネラルコールアドレスが検出されたかどうかを示します。

[1 になる条件]

- ICSEr.GCAE ビットが 1 (ジェネラルコールアドレス検出有効) の状態で、受信したスレーブアドレスが ジェネラルコールアドレス (0000 000b + 0[W]) と一致したとき
GCA フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 1 になります。

[0 になる条件]

- GCA = 1 を読んだ後、GCA フラグに 0 を書いたとき
- ストップコンディションが検出されたとき
- ICSEr.GCAE ビットが 1 (ジェネラルコールアドレス検出有効) の状態で、受信したスレーブアドレスが ジェネラルコールアドレス (0000 000b + 0[W]) と不一致のとき
GCA フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

DID フラグ (デバイス ID アドレス検出フラグ)

DID フラグは、デバイス ID アドレスが検出されたかどうかを示します。

[1 になる条件]

- ICSEr.DIDE ビットが 1 (デバイス ID アドレス検出有効) の状態で、スタートコンディションまたはリスタートコンディション検出直後に受信した第 1 フレームが (デバイス ID (1111 100b) + 0[W]) の値と一致したとき
DID フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 1 になります。

[0 になる条件]

- DID = 1 を読んだ後、DID フラグに 0 を書いたとき

- ストップコンディションが検出されたとき
- IC SER.DIDE ビットが 1 (デバイス ID アドレス検出有効) の状態で、スタートコンディションまたはリスタートコンディション検出直後に受信した第 1 フレームがデバイス ID (1111 100b) と不一致のとき DID フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
- IC SER.DIDE ビットが 1 (デバイス ID アドレス検出有効) の状態で、スタートコンディションまたはリスタートコンディション検出直後に受信した第 1 フレームが (デバイス ID (1111 100b) + 0[W]) の値と一致し、かつ、第 2 フレームがスレーブアドレス 0~2 のすべてと不一致のとき DID フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

HOA フラグ (ホストアドレス検出フラグ)

HOA フラグは、ホストアドレスが検出されたかどうかを示します。

[1 になる条件]

- IC SER.HOAE ビットが 1 (ホストアドレス検出有効) の状態で、受信したスレーブアドレスがホストアドレス (0001 000b) と一致したとき HOA フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 1 になります。

[0 になる条件]

- HOA=1 を読んだ後、HOA フラグに 0 を書いたとき
- ストップコンディションが検出されたとき
- IC SER.HOAE ビットが 1 (ホストアドレス検出有効) の状態で、受信したスレーブアドレスがホストアドレス (0001 000b) と不一致のとき HOA フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

29.2.10 ICSR2 : I²C バスステータスレジスタ 2

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x09

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TDRE	TEND	RDRF	NACK F	STOP	START	AL	TMOF
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TMOF	タイムアウト検出フラグ 0: タイムアウト未検出 1: タイムアウト検出	R/(W) (注1)
1	AL	アービトレーションロストフラグ 0: アービトレーションロスト未発生 1: アービトレーションロスト発生	R/(W) (注1)
2	START	スタートコンディション検出フラグ 0: スタートコンディション未検出 1: スタートコンディション検出	R/(W) (注1)
3	STOP	ストップコンディション検出フラグ 0: ストップコンディション未検出 1: ストップコンディション検出	R/(W) (注1)
4	NACKF	NACK 検出フラグ 0: NACK 未検出 1: NACK 検出	R/(W) (注1)

ビット	シンボル	機能	R/W
5	RDRF	受信データフルフラグ 0: ICDRR レジスタに受信データなし 1: ICDRR レジスタに受信データあり	R/(W) (注1)
6	TEND	送信終了フラグ 0: データ送信中 1: データ送信完了	R/(W) (注1)
7	TDRE	送信データエンプティフラグ 0: ICDRT レジスタに送信データあり 1: ICDRT レジスタに送信データなし	R

注. S-TYPE3, P-TYPE3

注 1. フラグをクリアするための 0 の書き込みのみ可能です。

TMOF フラグ (タイムアウト検出フラグ)

TMOF フラグは、SCLn ラインの状態が設定した期間変化しないために、IIC がタイムアウトを検出すると、1 になります。

[1 になる条件]

- マスタモードまたはスレーブモード時に、ICFER.TMOE ビットが 1 (タイムアウト機能有効) かつ受信したスレーブアドレスが一致した状態で、ICMR2.TMOH、TMOL、および TMOS ビットで指定した期間 SCLn ライン状態が変化しなかったとき

[0 になる条件]

- TMOF=1 を読んだ後、TMOF フラグに 0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

AL フラグ (アービトレーションロストフラグ)

AL フラグは、スタートコンディション発行時やアドレスおよびデータ送信時に、バス競合などが原因で、バス占有権がアービトレーションロストしたことを示します。IIC は、送信中に SDA_n ラインのレベルを監視し、そのラインのレベルと出力中のビット値が一致していないと、AL フラグを 1 にすることで、バスが他のデバイスによって占有されていることを示します。

さらに、IIC では設定により、AL フラグをセットすることで、NACK 送信中やデータ送信中に、アービトレーションロストを検出することも可能です。

[1 になる条件]

【マスタアービトレーションロスト検出有効時 (ICFER.MALE = 1)】

- マスタ送信モード時のデータ送信中の ACK 期間を除き、内部の SDA 出力状態が SCL クロックの立ち上がりエッジで、SDA_n ラインレベルと不一致のとき
- ICCR2.ST ビットが 1 (スタートコンディション要求) の状態でスタートコンディションが検出されたとき、または内部の SDA 出力状態が SDA_n ラインレベルと不一致のとき
- ICCR2.BBSY フラグが 1 の状態で、ICCR2.ST ビットを 1 (スタートコンディション要求) にしたとき

【NACK アービトレーションロスト検出有効時 (ICFER.NALE = 1)】

- 受信モードでの NACK 送信中に、ACK 期間において、内部の SDA 出力状態が SCL クロックの立ち上がりで SDA_n ラインレベルと不一致のとき

【スレーブアービトレーションロスト検出有効時 (ICFER.SALE = 1)】

- スレーブ送信モード時のデータ送信中の ACK 期間を除き、内部の SDA 出力状態が SCL クロックの立ち上がりエッジで SDA_n ラインレベルと不一致のとき

[0 になる条件]

- AL=1 を読んだ後、AL フラグに 0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

表 29.4 アービトレーションロスト発生要因と各アービトレーションロスト許可機能との関係

ICFER			ICSR2		エラー内容	アービトレーションロスト発生要因
MALE	NALE	SALE	AL			
1	x	x	1		スタートコンディション発行エラー	ICCR2.ST ビットが 1 の状態でスタートコンディション検出時に、内部の SDA 出力状態が SDA _n ラインレベルと不一致のとき ICCR2.BBSY が 1 の状態で、ICCR2.ST を 1 にしたとき
			1		送信データ不一致	マスタ送信モード時に、送信データ（スレーブアドレス含む）とバス状態が不一致のとき
x	1	x	1		NACK 送信不一致	マスタまたはスレーブ受信モード時に、NACK 送信中に ACK を検出したとき
x	x	1	1		送信データ不一致	スレーブ送信モード時に、送信データとバス状態が不一致のとき

x: Don't care

START フラグ（スタートコンディション検出フラグ）

START フラグは、スタートコンディションが検出されたことを示します。

[1 になる条件]

- スタートコンディション（またはリスタートコンディション）が検出されたとき

[0 になる条件]

- START=1 を読んだ後、START フラグに 0 を書いたとき
- ストップコンディションが検出されたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

STOP フラグ（ストップコンディション検出フラグ）

STOP フラグは、ストップコンディションが検出されたことを示します。

[1 になる条件]

- ストップコンディションが検出されたとき

[0 になる条件]

- STOP=1 を読んだ後、STOP フラグに 0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

NACKF フラグ（NACK 検出フラグ）

NACKF フラグは、NACK が検出されたことを示します。

[1 になる条件]

- ICFER.NACKF ビットが 1（転送中断許可）の状態で、送信モード時に受信デバイスからアクノリッジを受信しなかった（NACK を受信した）とき

[0 になる条件]

- NACKF=1 を読んだ後、NACKF フラグに 0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

注. NACKF フラグが 1 になると、IIC はデータ送受信動作を中断します。NACKF フラグが 1 の状態では、送信モード時に ICDRT レジスタへ書き込みや、受信モード時に ICDRR レジスタから読み出しを行っても、データ送受信動作は許可されません。データ送受信動作を再開するには、NACKF フラグを 0 にしてください。

RDRF フラグ（受信データフルフラグ）

RDRF フラグは、ICDRR レジスタに受信データがあることを示します。

[1 になる条件]

- ICDRS レジスタから ICDRR レジスタへ受信データが転送されたとき
RDRF フラグは、SCL クロックの 8 クロック目または 9 クロック目 (ICMR3 レジスタの RDRFS ビットで選択) の立ち上がりで 1 になる
- ICCR2.TRS ビットが 0 の状態で、スタートコンディションまたはリスタートコンディション検出後、受信したスレーブアドレスが一致したとき

[0 になる条件]

- RDRF=1 を読んだ後、RDRF フラグに 0 を書いたとき
- ICDRR レジスタからデータを読んだとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

TEND フラグ (送信終了フラグ)

TEND フラグは送信が終了したことを示します。

[1 になる条件]

- TDRE フラグが 1 の状態での SCL クロックの 9 クロック目の立ち上がり時

[0 になる条件]

- TEND=1 を読んだ後、TEND フラグに 0 を書いたとき
- ICDRT レジスタヘデータを書いたとき
- ストップコンディションが検出されたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

TDRE フラグ (送信データエンプティフラグ)

TDRE フラグは、ICDRT レジスタに送信データがないことを示します。

[1 になる条件]

- ICDRT レジスタから ICDRS レジスタヘデータが転送され、ICDRT レジスタが空になったとき
- ICCR2.TRS ビットが 1 になったとき
- TRS ビットが 1 の状態で、受信したスレーブアドレスが一致したとき

[0 になる条件]

- ICDRT レジスタヘデータを書いたとき
- ICCR2.TRS ビットが 0 になったとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

注. ICFER.NACK ビットが 1 のとき、NACKF フラグが 1 になると、IIC はデータ送受信動作を中断します。このとき、TDRE フラグが 0 (次の送信データがすでに書き込まれている状態) であれば、9 クロック目の立ち上がりで ICDRS レジスタヘデータが転送され、ICDRT レジスタが空になりますが、TDRE フラグは 1 になりません。

29.2.11 ICWUR : I²C バスウェイクアップユニットレジスタ

Base address: IIC0WU = 0x4025_E014
IIC0WU_NS = 0x5025_E014

Offset address: 0x02

Bit position: 7 6 5 4 3 2 1 0

Bit field:	WUE	WUIE	WUF	WUAC K	—	—	—	WUAF A
------------	-----	------	-----	-----------	---	---	---	-----------

Value after reset: 0 0 0 1 0 0 0 0

ビット	シンボル	機能	R/W
0	WUAFA	ウェイクアップアナログフィルタ追加選択 0: ウェイクアップアナログフィルタを追加しない 1: ウェイクアップアナログフィルタを追加する	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	WUACK	ウェイクアップモード用 ACK ICCR1.IICRST ビットと WUACK ビットの組み合わせで、4 つの応答モードから選択します。表 29.5 を参照してください。	R/W
5	WUF	ウェイクアップイベント発生フラグ 0: ウェイクアップ時にスレーブアドレス不一致 1: ウェイクアップ時にスレーブアドレス一致	R/W
6	WUIE	ウェイクアップ割り込み要求許可 0: ウェイクアップ割り込み要求 (IIC0_WUI) を禁止 1: ウェイクアップ割り込み要求 (IIC0_WUI) を許可	R/W
7	WUE	ウェイクアップ機能有効 0: ウェイクアップ機能無効 1: ウェイクアップ機能有効	R/W

注. S-TYPE3, P-TYPE3

表 29.5 ウェイクアップモード

IICRST	WUACK	動作モード	機能
0	0	ノーマルウェイクアップモード 1	SCL クロックの 9 クロック目で ACK 応答を行い、9 クロック目の後で SCL の Low ホールドを行う。
0	1	ノーマルウェイクアップモード 2	即時 ACK 応答せず、SCL クロックの 8 クロック目と 9 クロック目の間で SCL の Low ホールドを行う。SCL クロックの 9 クロック目で SCL の Low ホールドを解除し、ACK 応答を行う。
1	0	コマンドリカバリモード	SCL クロックの 9 クロック目で ACK 応答を行い、SCL の Low ホールドは行わない。
1	1	EEP 応答モード	SCL クロックの 9 クロック目で NACK 応答を行い、SCL の Low ホールドは行わない。

WUF フラグ (ウェイクアップイベント発生フラグ)

WUF フラグは、ウェイクアップ時にスレーブアドレスが一致しているかどうかを示します。

[1 になる条件]

- I²C バスのスレーブアドレスと ICSE (デバイス ID アドレス以外) の許可ビットが 1 (許可) に設定されたアドレスが一致した後、PCLKB が供給されたとき

[0 になる条件]

- WUF = 1 を読んだ後、WUF フラグに 0 を書いたとき (WUSYF フラグを 1 に設定)
- ICCR1.ICE = 0 かつ IICRST = 1 のとき

29.2.12 ICWUR2 : I²C バスウェイクアップユニットレジスタ 2

Base address: IIC0WU = 0x4025_E014
IIC0WU_NS = 0x5025_E014

Offset address: 0x03

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	WUSY F	WUAS YF	WUSE N

Value after reset: 1 1 1 1 1 1 0 1

ビット	シンボル	機能	R/W
0	WUSEN	ウェイクアップ機能同期有効 0: IIC 非同期回路有効 1: IIC 同期回路有効	R/W
1	WUASYF	ウェイクアップ機能非同期動作ステータスフラグ 0: IIC 同期回路有効条件 1: IIC 非同期回路有効条件	R
2	WUSYF	ウェイクアップ機能同期動作ステータスフラグ 0: IIC 非同期回路有効条件 1: IIC 同期回路有効条件	R
7:3	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注. S-TYPE3, P-TYPE3

WUSEN ビット (ウェイクアップ機能同期有効)

WUSEN ビットは、ウェイクアップ機能が有効な場合 (ICWUR.WUE = 1) に PCLKB の同期動作と非同期動作を切り替えるために、WUASYF フラグ (または WUSYF フラグ) との組み合わせで使用されます。

PCLKB の動作は、以下の場合に同期動作から非同期動作に切り替わります。

ICCR2.BBSY フラグが 0 のとき、WUASYF フラグが 0 の間に WUSEN ビットに 0 を書いた場合、ウェイクアップイベント検出時に、PCLKB の非同期動作へ切り替え後に、PCLKB の動作 (PCLKB 停止) とは独立に受信が発生します。

PCLKB の動作は、以下の場合に非同期動作から同期動作に切り替わります。

- ウェイクアップイベント検出時に、WUASYF フラグが 1 の状態で WUSEN ビットに 1 を書いた場合。1 を書いた直後に、WUASYF フラグは 0 になります。
- ウェイクアップイベント未検出時に、停止条件が検出された場合

[1 になる条件]

- WUSEN ビットに 1 を書いた場合
- ICCR1.ICE = 0 かつ IICRST = 1 (IIC リセット)
- ICWUR.WUE = 0

[0 になる条件]

- WUSEN ビットに 0 を書いた場合

WUASYF フラグ (ウェイクアップ機能非同期動作ステータスフラグ)

WUASYF フラグは、ウェイクアップ機能が有効な場合 (ICWUR.WUE = 1) に IIC を PCLKB の非同期動作にすることができます。

[1 になる条件]

- ICCR2.BBSY フラグが 0 のとき、ICWUR.WUE ビットが 1 の状態で WUSEN ビットに 0 を設定した場合

[0 になる条件]

- ICWUR.WUE ビットが 1 の状態でウェイクアップイベント検出後に、WUSEN ビットに 1 を書いた場合
- WUASY フラグと ICWUR.WUE ビットが 1 の状態でウェイクアップイベント検出前に、WUSEN ビットが 1 の状態で停止条件が検出された場合
- WUASYF フラグが 1 でウェイクアップイベントが ICWUR.WUE = 1 の状態で、WUSEN ビットに 1 を書いた場合
- ICCR1.ICE = 0 かつ ICCRST = 1 (ICC リセット)
- ICWUR.WUE = 0

WUSYF フラグ (ウェイクアップ機能同期動作ステータスフラグ)

WUSYF フラグは、ウェイクアップ機能が有効な場合 (ICWUR.WUE = 1) に IIC を PCLKB の同期動作にすることができます。本フラグは WUASYF フラグが常に予約となるような値になります。

[1 になる条件]

- WUSYF フラグが 0 で ICWUR.WUE ビットが 1 の状態でウェイクアップイベント検出後に、WUSEN ビットに 1 を書いた場合
- WUSYF フラグが 0 で ICWUR.WUE ビットが 1 の状態でウェイクアップイベント検出前に、WUSEN ビットが 1 の状態で停止条件が検出された場合
- ICCR1.ICE = 0 かつ ICCRST = 1 (ICC リセット)
- ICWUR.WUE = 0

[0 になる条件]

- WUSEN ビットに 0 を書いた後に ICWUR.WUE ビットが 1 の状態で、ICCR2.BBSY フラグが 0 の場合

29.2.13 SARLn : スレーブアドレスレジスタ Ln (n = 0~2)

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0A+0x02× n (n = 0~2)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SVA[6:0]							SVA0
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SVA0	10 ビットアドレス最下位 スレーブアドレス設定	R/W
7:1	SVA[6:0]	7 ビットアドレス/10 ビットアドレス下位 スレーブアドレス設定	R/W

注. S-TYPE3, P-TYPE3

SVA0 ビット (10 ビットアドレス最下位)

10 ビットアドレスフォーマット選択時 (SARUn.FS = 1)、SVA0 ビットは 10 ビットアドレスの最下位ビットとして機能します。また、SVA[6:0] ビットと組み合わせて 10 ビットアドレスの下位 8 ビットを形成します。

このビットは、ICSER.SARnE ビットが 1 (SARLn および SARUn レジスタ有効) で、かつ SARUn.FS ビットが 1 の場合に有効です。SARUn.FS ビットまたは SARnE ビットが 0 の場合、このビットの設定値は無視されます。

SVA[6:0] ビット (7 ビットアドレス/10 ビットアドレス下位)

7 ビットアドレスフォーマット選択時 (SARUn.FS = 0)、SVA[6:0] ビットは 7 ビットアドレスとして機能します。10 ビットアドレスフォーマット選択時 (SARUn.FS = 1)、これらのビットは、SVA0 ビットと組み合わせて 10 ビットアドレスの下位 8 ビットを形成します。

ICSER.SARnE ビットが 0 の場合、これらのビットの設定値は無視されます。

29.2.14 SARUn : スレーブアドレスレジスタ Un (n = 0~2)

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0B+0x02× n (n = 0~2)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	SVA[1:0]		FS

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	FS	7ビット/10ビットアドレスフォーマット選択 0: 7ビットアドレスフォーマットを選択 1: 10ビットアドレスフォーマットを選択	R/W
2:1	SVA[1:0]	10ビットアドレス上位 スレーブアドレス設定	R/W
7:3	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3, P-TYPE3

FS ビット (7ビット/10ビットアドレスフォーマット選択)

FS ビットは、スレーブアドレス n (SARLn および SARUn レジスタ) に対して、7ビットアドレスまたは10ビットアドレスを選択します。

ICSER.SARnE ビットが1 (SARLn および SARUn レジスタ有効) で、かつ SARUn.FS ビットが0の場合、スレーブアドレス n には7ビットアドレスフォーマットが選択され、SARLn.SVA[6:0]ビットの設定値が有効になり、SVA[1:0]ビットと SARLn.SVA0 ビットの設定値は無視されます。

ICSER.SARnE ビットが1 (SARLn および SARUn レジスタ有効) で、かつ SARUn.FS ビットが1の場合、スレーブアドレス n には10ビットアドレスフォーマットが選択され、SVA[1:0]ビットおよび SARLn レジスタの設定値が有効になります。

ICSER.SARnE ビットが0 (SARLn および SARUn レジスタ無効) の場合、SARUn.FS ビットの設定値は無効です。

SVA[1:0]ビット (10ビットアドレス上位)

10ビットアドレスフォーマット選択時 (FS=1)、SVA[1:0]ビットは10ビットアドレスの上位2ビットとして機能します。

これらのビットは、ICSER.SARnE ビットが1 (SARLn および SARUn レジスタ有効) で、かつ SARUn.FS ビットが1の場合に有効です。SARUn.FS ビットまたは SARnE ビットが0の場合、これらのビットの設定値は無視されます。

29.2.15 ICBRL : I²C バスビットレート Low レジスタ

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	BRL[4:0]				

Value after reset: 1 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
4:0	BRL[4:0]	ビットレート Low 幅設定 SCL クロックの Low 幅	R/W
7:5	—	読むと1が読めます。書く場合、1としてください。	R/W

注. S-TYPE3, P-TYPE3

BRL[4:0]ビット (ビットレート Low 幅設定)

BRL[4:0]ビットは、SCL クロックの Low 幅を設定するビットです。ICBRL は、ICMR1.CKS[2:0]ビットで指定した内部基準クロックソース (IICφ) で Low 幅をカウントします。ICBRL レジスタは、SCL 自動 Low ホールド機能 (「29.9. SCL の自動 Low ホールド機能」を参照) のデータセットアップ時間を生成します。IIC をスレーブモードのみで使用する場合、BRL[4:0]ビットはデータセットアップ時間 (注1) 以上の値を設定してください。

デジタルノイズフィルタ回路を有効 (ICFER.NFE = 1) にした場合、BRL[4:0]ビットにはノイズフィルタの段数 + 1 以上の値を設定してください。この段数の詳細は、「29.2.5. ICMR3 : I²C バスモードレジスタ 3」の NF[1:0]ビットの説明を参照してください。

注 1. データセットアップ時間 (t_{SU}: DAT)

250 ns (~100 kbps) : スタンダードモード (Sm)

100 ns (~400 kbps) : ファストモード (Fm)

50 ns (~1 Mbps) : ファストモードプラス (Fm+)

29.2.16 ICBRH : I²C バスビットレート High レジスタBase address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x11

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	BRH[4:0]				
Value after reset:	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
4:0	BRH[4:0]	ビットレート High 幅設定 SCL クロックの High 幅	R/W
7:5	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注. S-TYPE3, P-TYPE3

BRH[4:0]ビット (ビットレート High 幅設定)

BRH[4:0]ビットは、SCL クロックの High 幅を設定するビットです。BRH[4:0]ビットはマスタモードで有効になります。IIC をスレーブモードのみで使用する場合、BRH[4:0]ビットの設定は不要です。

ICBRH レジスタは、ICMR1.CKS[2:0]ビットで指定した内部基準クロックソース (IICφ) で High 幅をカウントします。

デジタルノイズフィルタ回路を有効 (ICFER.NFE = 1) にした場合、これらのビットにはノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、「29.2.5. ICMR3 : I²C バスモードレジスタ 3」の NF[1:0]ビットの説明を参照してください。

IIC 転送速度と SCL クロックのデューティ比は、次式で計算されます。

1. ICFER.SCLE = 0 の場合

$$\text{転送速度} = 1 / [\{(BRH + 1) + (BRL + 1)\} / IIC\phi^{(\text{注1})} + t_r^{(\text{注2})} + t_f^{(\text{注2})}]$$

$$\text{デューティ比} = [t_r + \{(BRH + 1) / IIC\phi\}] / [t_r + t_f + \{(BRH + 1) + (BRL + 1)\} / IIC\phi]$$

2. ICFER.SCLE = 1, ICFER.NFE = 0, CKS[2:0] = 000b (IICφ = PCLKB) の場合

$$\text{転送速度} = 1 / [\{(BRH + 3) + (BRL + 3)\} / IIC\phi + t_r + t_f]$$

$$\text{デューティ比} = [t_r + \{(BRH + 3) / IIC\phi\}] / [t_r + t_f + \{(BRH + 3) + (BRL + 3)\} / IIC\phi]$$

3. ICFER.SCLE = 1, ICFER.NFE = 1, CKS[2:0] = 000b (IICφ = PCLKB) の場合

$$\text{転送速度} = 1 / [\{(BRH + 3 + n_f^{(\text{注3})}) + (BRL + 3 + n_f)\} / IIC\phi + t_r + t_f]$$

$$\text{デューティ比} = [t_r + \{(BRH + 3 + n_f) / IIC\phi\}] / [t_r + t_f + \{(BRH + 3 + n_f) + (BRL + 3 + n_f)\} / IIC\phi]$$

4. ICFER.SCLE = 1, ICFER.NFE = 0, CKS[2:0] ≠ 000b の場合

$$\text{転送速度} = 1 / [\{(BRH + 2) + (BRL + 2)\} / IIC\phi + t_r + t_f]$$

$$\text{デューティー比} = [\text{tr} + \{(\text{BRH} + 2)/\text{IIC}\phi\}] / [\text{tr} + \text{tf} + \{(\text{BRH} + 2) + (\text{BRL} + 2)\}/\text{IIC}\phi]$$

5. ICFER.SCLE = 1、ICFER.NFE = 1、CKS[2:0] ≠ 000b の場合

$$\text{転送速度} = 1 / [\{(\text{BRH} + 2 + \text{nf}) + (\text{BRL} + 2 + \text{nf})\}/\text{IIC}\phi + \text{tr} + \text{tf}]$$

$$\text{デューティー比} = [\text{tr} + \{(\text{BRH} + 2 + \text{nf})/\text{IIC}\phi\}] / [\text{tr} + \text{tf} + \{(\text{BRH} + 2 + \text{nf}) + (\text{BRL} + 2 + \text{nf})\}/\text{IIC}\phi]$$

注 1. IICφ = PCLKB × 分周比

注 2. SCLn ライン立ち上がり時間[tr]および SCLn ライン立ち下がり時間[tf]は、バスライン総容量[Cb]とプルアップ抵抗 [Rp]に依存します。詳細については、NXP 社の I²C バス規格書を参照してください。

注 3. nf = ICMR3.NF ビットで選択したデジタルノイズフィルタの段数

表 29.6 SCLE = 0 の場合の転送速度に対する ICBRH/ICBRL レジスタの設定例

転送速度 (kbps)	CKS[2:0] (ICMR1)	BRH[4:0] (ICBRH)	BRL[4:0] (ICBRL)	PCLKB (MHz)	NF[1:0]	計算式
100	100b	14 (0xEE)	17 (0xF1)	60	—	(1)
400	010b	8 (0xE8)	19 (0xF3)	60	—	(1)
1000	000b	15 (0xEF)	29 (0xFD)	60	—	(1)

表 29.7 SCLE = 1 かつ NFE = 0 の場合の転送速度に対する ICBRH/ICBRL レジスタの設定例

転送速度 (kbps)	CKS[2:0] (ICMR1)	BRH[4:0] (ICBRH)	BRL[4:0] (ICBRL)	PCLKB (MHz)	NF[1:0]	計算式
100	100b	13 (0xED)	16 (0xF0)	60	—	(4)
400	010b	7 (0xE7)	18 (0xF2)	60	—	(4)
1000	000b	13 (0xED)	27 (0xFB)	60	—	(2)

表 29.8 SCLE = 1 かつ NFE = 1 の場合の転送速度に対する ICBRH/ICBRL レジスタの設定例

転送速度 (kbps)	CKS[2:0] (ICMR1)	BRH[4:0] (ICBRH)	BRL[4:0] (ICBRL)	PCLKB (MHz)	NF[1:0]	計算式
100	100b	11 (0xEB)	14 (0xEE)	60	01b	(5)
400	010b	5 (0xE5)	16 (0xF0)	60	01b	(5)
1000	000b	11 (0xEB)	25 (0xF9)	60	01b	(3)

29.2.17 ICDRT : I²C バス送信データレジスタ

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x12

Bit position: 7 6 5 4 3 2 1 0

Bit field:

--	--	--	--	--	--	--	--

Value after reset: 1 1 1 1 1 1 1 1

ICDRT レジスタは、I²C バスシフトレジスタ (ICDRS) の空きを検出すると、ICDRT レジスタに書き込まれた送信データを ICDRS レジスタへ転送し、送信モードでデータ送信を開始します。ICDRT レジスタと ICDRS レジスタはダブルバッファ構成になっているため、ICDRS レジスタのデータ送信中に、次に送信するデータを ICDRT レジスタに書けば、連続送信動作が可能になります。

ICDRT レジスタは常に読み出しと書き込みが可能です。ICDRT レジスタへの送信データの書き込みは、送信データエンプティ割り込み (IICn_TXI) 要求が発生したときに 1 回だけ行ってください。

29.2.18 ICDRR : I²C バス受信データレジスタ

Base address: IICn = 0x4025_E000 + 0x0100 × n (n = 0, 1)
IICn_NS = 0x5025_E000 + 0x0100 × n (n = 0, 1)

Offset address: 0x13

Bit position:	7	6	5	4	3	2	1	0
Bit field:	[Empty Box]							
Value after reset:	0	0	0	0	0	0	0	0

1 バイトのデータを受信すると、受信したデータは I²C バスシフトレジスタ (ICDRS) から ICDRR レジスタへ転送され、次のデータを受信可能にします。ICDRS レジスタと ICDRR レジスタはダブルバッファ構成になっているため、ICDRS レジスタのデータ受信中に、すでに受信したデータを ICDRR レジスタから読み出せば、連続受信動作が可能になります。ICDRR レジスタに書き込むことはできません。ICDRR レジスタからのデータの読み出しは、受信データフル割り込み (IICn_RXI) 要求が発生したときに 1 回だけ行ってください。

現在のデータを ICDRR レジスタから読み出す前に (ICSR2.RDRF フラグが 1 の場合に)、ICDRR レジスタが次の受信データを受け取ると、RDRF フラグが次に 1 になるタイミングの 1 つ手前の SCL クロックで、IIC は自動的に Low ホールドを行います。

29.2.19 ICDRS : I²C バスシフトレジスタ

Base address: n/a

Offset address: n/a

Bit position:	7	6	5	4	3	2	1	0
Bit field:	[Empty Box]							
Value after reset:	—	—	—	—	—	—	—	—

ICDRS レジスタは、データを送受信するための 8 ビットのシフトレジスタです。送信時は、送信データが ICDRT レジスタから ICDRS レジスタへ転送されて、SDAn 端子からデータが送信されます。受信時は、1 バイトのデータ受信後に、データが ICDRS レジスタから ICDRR レジスタへ転送されます。ICDRS レジスタは、直接アクセスすることはできません。

29.3 動作説明

29.3.1 通信データフォーマット

I²C バスフォーマットは、8 ビットのデータと 1 ビットのアクノリッジで構成されています。スタートコンディションまたはリスタートコンディションに続くフレームは、マスタデバイスの通信先であるスレーブデバイスを指定するアドレスフレームです。指定されたスレーブは、新たにスレーブが指定されるか、またはストップコンディションが発行されるまで有効です。

図 29.3 に I²C バスフォーマットを、図 29.4 に I²C バスタイミングを示します。




図 29.3 I2C バスフォーマット




図 29.4 I2C バスタイミング (SLA = 7 ビットの場合)

- S: スタートコンディションを表します。SCLn ラインが High のとき、マスタデバイスが SDAn ラインを High から Low に変化させます。
- SLA: スレーブアドレスを表します。これによって、マスタデバイスがスレーブデバイスを選択します。
- R/W#: データ転送の方向を表します。1 のとき、スレーブデバイスからマスタデバイスの方向、0 のとき、マスタデバイスからスレーブデバイスの方向になります。
- A: アクノリッジを表します。受信デバイスが SDAn ラインを Low にします。マスタ送信モードでは、スレーブデバイスがアクノリッジを返します。マスタ受信モードでは、マスタデバイスがアクノリッジを返します。
- A#: ノットアクノリッジを表します。受信デバイスが SDAn ラインを High にします。
- Sr: リスタートコンディションを表します。SCLn ラインが High のときに、セットアップ時間が経過した後、マスタデバイスが SDAn ラインを High から Low に変化させます。
- DATA: 送信データまたは受信データを表します。
- P: ストップコンディションを表します。SCLn ラインが High のときに、マスタデバイスが SDAn ラインを Low から High に変化させます。

29.3.2 初期設定

データの送受信を開始する前に、図 29.5 に示す手順に従って IIC を初期化してください。

1. ICCR1.ICE ビットを 0 に設定して、SCLn および SDAn 端子を非アクティブ状態に設定します。

- ICCR1.IICRST ビットを 1 に設定して、IIC リセットします。
- ICCR1.ICE ビットを 1 に設定して、内部リセットを開始します。
- SARLy、SARUy、ICSER、ICMR1、ICBRH、および ICBRL レジスタ (y = 0~2) を設定し、必要に応じてその他のレジスタを設定します。IIC の初期設定については、[図 29.5](#) を参照してください。
- 必要なレジスタ設定が完了したら、ICCR1.IICRST ビットを 0 に設定して IIC リセットを解除します。

すでに IIC の初期化が完了している場合、この手順は不要です。




図 29.5 IIC の初期化フローチャート例

29.3.3 マスタ送信動作

マスタ送信動作では、マスタデバイスである IIC が SCL クロックと送信データ信号を出力し、スレーブデバイスがアクノリッジを返します。[図 29.6](#) にマスタ送信の例を、[図 29.7](#)~[図 29.9](#) にマスタ送信の動作タイミングを示します。

マスタ送信の設定および実行は以下の手順で行います。

- 初期設定を行います。詳細は、「[29.3.2. 初期設定](#)」を参照してください。
- ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットを 1 (スタートコンディション要求) にします。IIC はスタートコンディション要求を受け付けると、スタートコンディションを発行します。同時に、ICCR2.BBSY フラグと ICSR2.START フラグが自動的に 1 になり、ST ビットが自動的に

0 になります。このとき、ST ビットが 1 の状態でスタートコンディションが検出され、かつ、SDA 出力状態の内部レベルと SDA_n ラインのレベルが一致していれば、IIC は ST ビットによるスタートコンディション発行が正しく行われたと認識し、ICCR2.MST、TRS ビットが自動的に 1 になり、IIC はマスタ送信モードになります。ICSR2.TDRE フラグは、TRS ビットが 1 になることにより自動的に 1 になります。

- ICSR2.TDRE フラグが 1 であることを確認した後、ICDRT レジスタに送信データ（スレーブアドレスと R/W# ビット）を書いてください。ICDRT レジスタに送信データが書き込まれると、TDRE フラグは自動的に 0 になり、ICDRT レジスタから ICDRS レジスタへデータが転送されて、再び TDRE フラグが 1 になります。スレーブアドレスと R/W# ビットを含むバイトの送信後、送信された R/W# ビットの値に応じて TRS ビットの値が自動的に更新され、マスタ送信モードまたはマスタ受信モードが選択されます。R/W# ビットの値が 0 であったなら、IIC はマスタ送信モードの状態を継続します。
このとき ICSR2.NACKF フラグが 1 であると、アドレスを認識したスレーブデバイスが存在しないか、または通信エラーが発生していることを示しているため、ICCR2.SP ビットに 1 を書いて、ストップコンディションを発行してください。
データを 10 ビットフォーマットのアドレスで送信する場合は、最初に、1 回目のアドレス送信処理で ICDRT レジスタに 11110b + スレーブアドレスの上位 2 ビットと W を書きます。次に、2 回目のアドレス送信処理では、ICDRT レジスタにスレーブアドレスの下位 8 ビットを書いてください。
- ICSR2.TDRE フラグが 1 であることを確認した後、送信データを ICDRT レジスタに書いてください。なお、送信データの準備ができるまで、またはストップコンディションが発行されるまで、IIC は自動的に SCL_n ラインを Low にホールドします。
- 送信データの全バイトを ICDRT レジスタに書いた後、ICSR2.TEND フラグが 1 に戻るまで待つてから、ICCR2.SP ビットを 1（ストップコンディション要求）にしてください。IIC は、ストップコンディション要求を受け付けると、ストップコンディションを発行します。ストップコンディション発行の詳細については、「[29.11.3. ストップコンディション発行動作](#)」を参照してください。
- IIC はストップコンディションを検出すると、ICCR2.MST ビットと ICCR2.TRS ビットを自動的に 0 にして、スレーブ受信モードへ遷移します。さらに IIC は、TDRE フラグと TEND フラグを自動的に 0 にして、ICSR2.STOP フラグを 1 にします。
- ICSR2.STOP フラグが 1 であることを確認した後、次の転送動作のために、ICSR2.NACKF フラグと ICSR2.STOP フラグを 0 にしてください。




図 29.6 マスタ送信のフローチャート例




図 29.7 マスタ送信の動作タイミング (1) (7ビットアドレスフォーマット)




図 29.8 マスタ送信の動作タイミング (2) (10ビットアドレスフォーマット)




図 29.9 マスタ送信の動作タイミング (3)

29.3.4 マスタ受信動作

マスタ受信動作では、マスタデバイスである IIC が SCL クロックを出力し、スレーブデバイスからデータを受信して、アクトリッジを返します。最初に、対応するスレーブデバイスにスレーブアドレスを送信するため、手順のこの部分ではマスタ送信モードで実行し、その後の手順ではマスタ受信モードで実行します。

図 29.10 と図 29.11 にマスタ受信の例 (7 ビットアドレスフォーマットの場合) を、図 29.12～図 29.14 にマスタ受信の動作タイミングを示します。

マスタ受信の設定および実行は以下の手順で行います。

1. 初期設定を行います。詳細は、「29.3.2. 初期設定」を参照してください。
2. ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットを 1 (スタートコンディション要求) にします。IIC はスタートコンディション要求を受け付けると、スタートコンディションを発行します。IIC がスタートコンディションを検出すると、ICCR2.BBSY フラグと ICSR2.START フラグが自動的に 1 になり、ST ビットが自動的に 0 になります。このとき、ST ビットが 1 の状態でスタートコンディションが検出され、かつ SDA 出力のレベルと SDA_n ラインのレベルが一致したならば、IIC は ST ビットで要求したスタートコンディション発行が正しく完了したと認識し、ICCR2.MST ビットと ICCR2.TRS ビットが自動的に 1 になって、IIC はマスタ送信モードになります。ICSR2.TDRE フラグは、TRS ビットが 1 になることにより自動的に 1 になります。
3. ICSR2.TDRE フラグが 1 であることを確認した後、ICDRT レジスタに送信データ (1 バイト目はスレーブアドレスと R/W# ビットの値を示す) を書いてください。ICDRT レジスタに送信データが書き込まれると、TDRE フラグは自動的に 0 になり、ICDRT レジスタから ICDRS レジスタへデータが転送されて、再び TDRE フラグが 1 になります。スレーブアドレスと R/W# ビットを含むバイトが送信されると、送信された R/W# ビットの値に応じて ICCR2.TRS ビットの値が自動的に更新され、送信モードまたは受信モードが選択されます。R/W# ビットの値が 1 の場合、SCL クロックの 9 クロック目の立ち上がりで TRS ビットが 0 になり、IIC はマスタ受信モードになります。このとき、TDRE フラグが 0 になり、ICSR2.RDRF フラグが自動的に 1 になります。このとき ICSR2.NACKF フラグが 1 であると、アドレスを認識したスレーブデバイスが存在しないか、または通信エラーが発生していることを示しているため、ICCR2.SP ビットに 1 を書いて、ストップコンディションを発行してください。

なお、10 ビットアドレスフォーマットでマスタ受信を行う場合は、まずマスタ送信で 10 ビットアドレスを送信した後、リスタートコンディションを発行します。その後、11110b+スレーブアドレスの上位 2 ビットと R ビットを送信することで、IIC はマスタ受信モードになります。

4. ICSR2.RDRF フラグが 1 であることを確認した後、ICDRR レジスタをダミーリードします。これにより、IIC は SCL クロックの出力とデータ受信動作を開始します。
5. 1 バイトのデータの受信後、ICMR3.RDRFS ビットで設定した SCL クロックの 8 クロック目または 9 クロック目の立ち上がりで、ICSR2.RDRF フラグが 1 になります。このとき ICDRR レジスタを読むと、受信したデータを読むことができ、同時に RDRF フラグは自動的に 0 になります。また、SCL クロックの 9 クロック目のアクノリッジビットには、ICMR3.ACKBT ビットに設定した値が返信されます。次に受信するバイトが最後から 2 番目のバイトの場合、そのデータ（最後から 2 番目のバイト）を含む ICDRR レジスタを読む前に、ICMR3.WAIT ビットを 1 (WAIT あり) にしてください。これにより、手順 (6) の ICMR3.ACKBT ビットを 1 (NACK) にする処理が割り込みなどの他の処理によって遅れた場合でも、NACK 出力が可能になるとともに、最終バイトの受信時に 9 クロック目の立ち上がりで SCLn ラインを Low に固定して、ストップコンディションの発行が可能になります。
6. ICMR3.RDRFS ビットが 0 で、かつスレーブデバイスに対して、次および最終バイトの転送でデータ受信が終了することを通知する必要がある場合は、ICMR3.ACKBT ビットを 1 (NACK) にしてください。
7. 最後から 2 番目のバイトを ICDRR レジスタから読み出した後、ICSR2.RDRF フラグが 1 であれば、ICCR2.SP ビットを 1 (ストップコンディション要求) にした後、ICDRR レジスタの最終バイトを読み出してください。ICDRR レジスタの読み出し時、IIC は WAIT 状態から解除され、9 クロック目の Low 出力終了後または SCLn ラインの Low ホールド解除後に、ストップコンディションを発行します。
8. IIC はストップコンディションを検出すると、ICCR2.MST ビットと ICCR2.TRS ビットを自動的に 0 にして、スレーブ受信モードへ遷移します。また、ストップコンディションの検出によって、ICSR2.STOP フラグが 1 になります。
9. ICSR2.STOP フラグが 1 であることを確認した後、次の転送動作のために、ICSR2.NACKF フラグと ICSR2.STOP フラグを 0 にしてください。




図 29.10 マスタ受信の例 (7ビットアドレスフォーマットで1または2バイト受信の場合)




図 29.11 マスタ受信の例 (7ビットアドレスフォーマットで3バイト以上受信の場合)






図 29.12 マスタ受信の動作タイミング (1) (7ビットアドレスフォーマットで RDRFS = 0 の場合)



注. n = 0, 1

図 29.13 マスタ受信の動作タイミング (2) (10 ビットアドレスフォーマットで RDRFS = 0 の場合)



注. n = 0, 1

図 29.14 マスタ受信の動作タイミング (3) (RDRFS = 0 の場合)

29.3.5 スレーブ送信動作

スレーブ送信動作では、マスタデバイスが SCL クロックを出力し、スレーブデバイスである IIC がデータを送信し、マスタデバイスがアクノリッジを返します。

図 29.15 にスレーブ送信の例を、図 29.16～図 29.17 にスレーブ送信の動作タイミングを示します。

スレーブ送信の設定および実行は以下の手順で行います。

1. 初期設定を行います。詳細は、「29.3.2. 初期設定」を参照してください。
初期設定完了後、IIC は受信したスレーブアドレスが一致するまで待機状態となります。
2. スレーブアドレスが一致した後、IIC は対応する ICSR1.HOA、GCA、AASn フラグ (n=0~2) のいずれかを SCL クロックの 9 クロック目の立ち上がりで 1 にし、SCL クロックの 9 クロック目のアクノリッジビットに ICMR3.ACKBT ビットの設定値を出力します。このとき、同時に受信した R/W# ビットの値が 1 であれば、IIC は ICCR2.TRS ビットと ICSR2.TDRE フラグの両方を 1 にすることで、自動的にスレーブ送信モードに切り替わります。
3. ICSR2.TDRE フラグが 1 であることを確認した後、送信データを ICDRT レジスタに書いてください。このとき、ICFER.NACKF ビットが 1 の状態でマスタデバイスからアクノリッジを受信しなかった (NACK を受信した) 場合、IIC は次の転送動作を中断します。
4. ICSR2.NACKF フラグが 1 になるか、または最終送信バイトを ICDRT レジスタに書いた後、ICSR2.TDRE フラグが 1 の状態で、ICSR2.TEND フラグが 1 になるまで待ってください。ICSR2.NACKF フラグが 1 または TEND フラグが 1 の場合、IIC は SCL クロックの 9 クロック目の立ち下がりで SCLn ラインを Low にします。
5. ICSR2.NACKF フラグが 1 または ICSR2.TEND フラグが 1 の場合、終了処理のため ICDRR レジスタをダミーリードしてください。これによって SCLn ラインが解放されます。
6. IIC はストップコンディションを検出すると、ICSR1.HOA、GCA、AASn フラグ (n=0~2)、ICSR2.TDRE、TEND フラグ、および ICCR2.TRS ビットを自動的に 0 にして、スレーブ受信モードへ遷移します。
7. ICSR2.STOP フラグが 1 であることを確認した後、次の転送動作のために、ICSR2.NACKF フラグと ICSR2.STOP フラグを 0 にしてください。




図 29.15 スレーブ送信のフローチャート例




図 29.16 スレーブ送信の動作タイミング (1) (7 ビットアドレスフォーマット)




図 29.17 スレーブ送信の動作タイミング (2)

29.3.6 スレーブ受信動作

スレーブ受信動作では、マスタデバイスが SCL クロックと送信データを出力し、スレーブデバイスである IIC がアクノリッジを返します。

図 29.18 にスレーブ受信の例を、図 29.19 と図 29.20 にスレーブ受信の動作タイミングを示します。

スレーブ受信の設定および実行は以下の手順で行います。

1. 初期設定を行います。詳細は、「29.3.2. 初期設定」を参照してください。
初期設定完了後、IIC は受信したスレーブアドレスが一致するまで待機状態となります。
2. スレーブアドレスが一致した後、IIC は対応する ICSR1.HOA、GCA、AASn フラグ (n=0~2) のいずれかを SCL クロックの 9 クロック目の立ち上がりで 1 にし、SCL クロックの 9 クロック目のアクノリッジビットに ICMR3.ACKBT ビットの設定値を出力します。このとき、同時に受信した R/W#ビットの値が 0 であれば、IIC はスレーブ受信モードを継続し、ICSR2.RDRF フラグを 1 にします。
3. ICSR2.STOP フラグが 0 であることと、ICSR2.RDRF フラグが 1 であることを確認し、ICDRR レジスタをダミーで読んでください。ダミーリードした値は、7 ビットアドレスフォーマット選択時はスレーブアドレス + R/W#ビット、10 ビットアドレスフォーマット選択時は下位 8 ビットアドレスです。
4. ICDRR レジスタが読み出されると、IIC は ICSR2.RDRF フラグを自動的に 0 にします。なお、ICDRR レジスタの読み出しが遅れて、RDRF フラグが 1 になった状態で次のバイトを受信すると、IIC は RDRF フラグが設定されるポイントの 1 つ手前の SCL クロックまで SCLn ラインを Low にホールドします。この Low ホールドは ICDRR レジスタを読むことで解除され、IIC は SCLn ラインを解放します。
ICSR2.STOP フラグが 1 で、かつ ICSR2.RDRF フラグが 1 の場合、全データの受信が完了するまで ICDRR レジスタを読み出してください。
5. IIC はストップコンディションを検出すると、ICSR1.HOA、GCA、AASn フラグ (n=0~2) を自動的に 0 にします。
6. ICSR2.STOP フラグが 1 であることを確認した後、次の転送動作のために ICSR2.STOP フラグを 0 にしてください。




図 29.18 スレーブ受信のフローチャート例




図 29.19 スレープ受信の動作タイミング (1) (7ビットアドレスフォーマットでRDRFS = 0の場合)




図 29.20 スレープ受信の動作タイミング (2) (RDRFS = 0の場合)

29.4 SCL 同期回路

SCL クロック生成では、IIC が SCLn ラインの立ち上がりを検出すると、ICBRH レジスタで設定した High 幅のカウントを開始し、カウントが終了すると SCLn ラインを Low にします。また、IIC が SCLn ラインの立ち下がりを検出すると、ICBRL レジスタで設定した Low 幅のカウントを開始し、カウントが終了すると SCLn ラインを解放します。IIC はこのプロセスを繰り返すことによって、SCL クロックを生成します。

I²C バスをマルチマスタで使用する場合、他のマスタデバイスとの競合により SCL 信号同士が衝突する場合があります。SCL クロックが衝突した場合、マスタデバイスは SCL 信号の同期化を行う必要があります。この SCL 信号の同期はビットごとに行う必要があるため、IIC はマスタモード時に SCLn ラインを監視することで、ビットごとに SCL クロック信号の同期を取る SCL 同期回路を備えています。

IIC が SCLn ラインの立ち上がりを検出して、ICBRH レジスタで設定した High 幅のカウントを開始したとき、他のマスタデバイスが生成している SCL 信号によって SCLn ラインが Low にされた場合、IIC は以下のように動作します。

1. IIC は SCLn ラインの立ち下がりを検出すると、High 幅のカウント動作を中断します。
2. SCLn ラインを Low にします。
3. ICBRL レジスタで設定した Low 幅のカウントを開始します。

Low 幅のカウントが終了すると、IIC は SCLn ラインを解放します。このとき、他のマスタデバイスからの SCL クロック信号の Low 幅が、IIC 側で設定した Low 幅よりも長いと、SCL クロックの Low 幅が延長されます。他のマスタデバイスの Low 幅出力が終了すると、SCLn ラインの解放によって SCL クロックが立ち上がります。

IIC が SCL クロックの Low 幅の出力を終了すると、SCLn ラインが解放され、SCL クロックが立ち上がります。すなわち、マルチマスタによる SCL 信号衝突時の SCL 信号の High 幅は、High 幅の短いクロックに同期化され、SCL 信号の Low 幅は、Low 幅の長いクロックに同期化されます。この SCL 同期は、ICFER.SCLE ビットが 1 のときのみ有効です。




図 29.21 IIC の SCL クロック生成および SCL 同期化動作

29.5 SDA 出力遅延機能

IIC は SDA 出力遅延機能を備えています。SDA 出力遅延機能は、すべての SDA 出力タイミング（スタート/リスタート/ストップコンディションの発行、データ出力、ACK/NACK 出力）を遅延させることができます。

この機能は、SCL 信号の立ち下がり検出から SDA 出力を遅延させ、SCL クロックが Low である期間中に確実に SDA 信号が出力されるようにします。この方法により、SMBus 仕様の最小データホールド時間 (300 ns) の要件を満たして、通信デバイスの誤動作を防止できるようになります。この SDA 出力遅延機能は、ICMR2.SDDL[2:0] ビットが 000b 以外のとき有効で、SDDL[2:0] ビットが 000b のとき無効です。

SDA 出力遅延機能が有効 (ICMR2.SDDL[2:0] ビットが 000b 以外) になっているとき、ICMR2.DLCS ビットでは、SDA 出力遅延カウンタが使用するクロックソースを、内部基準クロック (IIC ϕ) またはその 2 分周クロック (IIC ϕ /2) として選択します。カウンタは、ICMR2.SDDL[2:0] ビットに設定されたサイクル数をカウントします。遅延サイクルのカウント終了後、IIC は SDA ライン上で必要な出力（スタート/リスタート/ストップコンディション、データ、ACK/NACK 信号）を行います。




図 29.22 SDA 出力遅延機能

29.6 デジタルノイズフィルタ回路

SCLn 端子および SDAn 端子の状態は、アナログノイズフィルタ回路とデジタルノイズフィルタ回路を経由して内部に取り込まれます。図 29.23 にデジタルノイズフィルタ回路のブロック図を示します。

IIC に内蔵されているデジタルノイズフィルタ回路は、4 段の直列に接続されたフリップフロップ回路と一致検出回路で構成されています。デジタルノイズフィルタの有効段数は ICMR3.NF[1:0] ビットで選択します。ノイズ除去能力は、選択した有効段数に応じて 1IIC ϕ ~4IIC ϕ サイクル分となります。

SCL_n 端子（または SDA_n 端子）への入力信号は、IIC_φ 信号の立ち下がりエッジでサンプリングされます。入力信号レベルが、ICMR3.NF[1:0]ビットで選択した有効なフリップフロップ回路段数の出力レベルと一致したとき、その信号レベルが後続の段数に伝えられます。信号レベルが一致しない場合は、前の値が保持されます。

なお、たとえば PCLKB = 4 MHz 時の 400 kbps 通信のように、内部動作クロック (PCLKB) と通信速度の比が小さい場合、デジタルノイズフィルタは有効信号をノイズとして処理する可能性があります。そのような場合は、ICFER.NFE ビットを 0 にすることでデジタルノイズフィルタ回路を無効にし、アナログノイズフィルタ回路のみを使用することが可能です。




図 29.23 デジタルノイズフィルタ回路のブロック図

29.7 アドレス一致検出機能

IIC は、ジェネラルコールアドレス、ホストアドレスの他に 3 種類の固有のスレーブアドレスの設定が可能です。またスレーブアドレスには、7 ビットアドレスまたは 10 ビットアドレスを設定できます。

29.7.1 スレーブアドレス一致検出機能

IIC は 3 種類の固有のスレーブアドレスの設定が可能であり、それぞれに対してスレーブアドレス検出機能を備えています。ICSER.SAR_nE ビット (n = 0~2) が 1 のとき、SAR_{Un} および SAR_{Ln} レジスタ (n = 0~2) に設定されたスレーブアドレスを検出できます。

IIC が設定されたスレーブアドレス一致を検出すると、対応する ICSR1.AAS_n フラグ (n = 0~2) が SCL クロックの 9 クロック目の立ち上がりで 1 になり、続く R/W# ビットにより ICSR2.RDRF フラグまたは ICSR2.TDRE フラグが 1 になります。これによって、受信データフル割り込み (IIC_n_RXI) または送信データエンpty割り込み (IIC_n_TXI) を発生させることができます。どのスレーブアドレスが指定されたかは AAS_n フラグで識別できます。

図 29.24 ~ 図 29.26 に AAS_n フラグが 1 になるタイミングを 3 つのケースで示します。




図 29.24 AASn フラグが 1 になるタイミング (7 ビットアドレスフォーマット選択時)




図 29.25 AASn フラグが1になるタイミング (10ビットアドレスフォーマット選択時)




図 29.26 AASn フラグが 1 または 0 になるタイミング (7 ビット/10 ビットアドレスフォーマット混在)

29.7.2 ジェネラルコールアドレス検出機能

IIC は、ジェネラルコールアドレス (0000 000b + 0[W]) の検出機能を備えています。この機能は、ICSR.GCAE ビットを 1 にすることで有効になります。

スタートコンディションまたはリスタートコンディション発行後に受信したアドレスが 0000 000b + 1[R] (開始バイト) の場合は、IIC はスレーブアドレスの内容はすべて 0 であるとみなし、ジェネラルコールアドレスは認識しません。

IIC がジェネラルコールアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりで ICSR1.GCA フラグと ICSR2.RDRF フラグが 1 になります。これによって、受信データフル割り込み (IICn_RXI) が発生します。GCA フラグを確認することで、ジェネラルコールアドレスが送信されたことを確認できます。

なお、ジェネラルコールアドレス検出後の動作は、通常のスレーブ受信動作と同じです。




図 29.27 ジェネラルコールアドレス受信時に GCA フラグが 1 になるタイミング

29.7.3 デバイス ID アドレス検出機能

IIC は、I²C バス仕様 (リビジョン 03) に準拠したデバイス ID アドレスの検出機能を備えています。ICSER.DIDE ビットを 1 にした状態で、スタートコンディションまたはリスタートコンディション発行後の 1 バイト目に 1111 100b を受信すると、IIC はこのアドレスをデバイス ID アドレスと認識し、続く R/W#ビットが 0 のとき、SCL クロックの 9 クロック目の立ち上がりで ICSR1.DID フラグを 1 にした後、2 バイト目以降と自スレーブアドレスとの比較動作を行います。この 2 バイト目以降のアドレスがスレーブアドレスレジスタの値と一致した場合、IIC は対応する ICSR1.AASn フラグ (n = 0~2) を 1 にします。

その後、スタートコンディションまたはリスタートコンディション発行後の 1 バイト目が再びデバイス ID アドレス (1111 100b) と一致し、続く R/W#ビットが 1 のとき、IIC は続く 2 バイト目以降はアドレス比較を行わず、ICSR2.TDRE フラグを 1 にします。

デバイス ID アドレス検出機能では、IIC スレーブアドレスと一致しなかった場合、あるいは IIC スレーブアドレスが一致し、リスタートコンディションの検出後のアドレスがデバイス ID アドレスと一致しなかった場合、IIC は DID フラグを 0 にします。スタートコンディションまたはリスタートコンディション検出後の 1 バイト目がデバイス ID アドレス (1111 100b) と一致し、かつ R/W#ビットが 0 の場合は、IIC は DID フラグを 1 にして、続く 2 バイト目以降を IIC のスレーブアドレスと比較します。R/W#ビットが 1 の場合、DID フラグは前値の状態を継続し、IIC は 2 バイト目以降の比較を行いません。このようにして、TDRE = 1 の確認後、DID フラグを読むことで、デバイス ID アドレスを受信したことを確認することができます。

なお、一連のデバイス ID フィールド受信後にホストに送信するデバイス ID フィールドとして必要な情報 (3 バイトデータ: メーカー情報[12 ビット]+部品識別[9 ビット]+リビジョン[3 ビット]) を、通常の送信データとして準備しておいてください。デバイス ID フィールドに含める必要のある情報については、NXP 社にお問い合わせください。




図 29.28 デバイス ID 受信時の AASn、DID フラグのセット/クリアタイミング

29.7.4 ホストアドレス検出機能

IIC は、SMBus 動作時のホストアドレス検出機能を備えています。ICMR3.SMBS ビットが 1 のとき ICSE.HOAE ビットを 1 にすると、スレーブ受信モード (ICCR2.MST, TRS = 00b) 時に、ホストアドレス (0001 000b) の検出が可能です。

IIC がホストアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりで ICSR1.HOA フラグが 1 になり、R/W# ビットが 0 (Wr ビット) のとき、ICSR2.RDRF フラグが 1 になります。これによって、受信データフル割り込み (IICn_RXI) が発生します。HOA フラグは、他のデバイスからホストアドレスが送信されたことを示します。

なお、ホストアドレス (0001 000b) に続くビットが Rd ビット (R/W#=1) の場合にも、ホストアドレスの検出が可能です。ホストアドレス検出後の動作は、通常のスレーブ動作と同じです。




図 29.29 ホストアドレス受信時に HOA フラグが 1 になるタイミング

29.8 ウェイクアップ機能

IIC は、MCU をソフトウェアスタンバイモードから通常動作に遷移させるウェイクアップ機能を備えています。ウェイクアップ機能は、周辺モジュールクロック (PCLKB) 停止時にデータの受信を許可し、受信データのスレーブアドレスが一致した場合にウェイクアップ割り込み信号を生成します。このウェイクアップ割り込み信号が、通常動作への復帰をトリガします。ウェイクアップ割り込み発生後、通信が継続できるように IIC を PCLKB 同期動作に切り替えてください。

ウェイクアップ機能には、以下の 4 つの動作モードがあります。

- ノーマルウェイクアップモード 1
- ノーマルウェイクアップモード 2
- コマンドリカバリモード
- EEP 応答モード

表 29.9 に各モードの動作を示します。

表 29.9 ウェイクアップ動作モード

動作モード	ACK 応答タイミング	PCLKB 同期動作に対するウェイクアップ前の ACK 応答	PCLKB 同期動作に対するウェイクアップ時の SCL 状態
ノーマルウェイクアップモード 1	PCLKB 同期動作に対してウェイクアップ前(注1)	ACK	Low に固定
ノーマルウェイクアップモード 2	PCLKB 同期動作に対してウェイクアップ後(注2)	ウェイクアップ前: 応答なし (NACK レベル保持) ウェイクアップ後: ACK 応答	Low に固定
コマンドリカバリモード	PCLKB 同期動作に対してウェイクアップ前(注1)	ACK	オープン
EEP 応答モード	PCLKB 同期動作に対してリカバリ前(注1)	NACK	オープン

注 1. PCLKB 非同期動作から PCLKB 同期動作へのタイミング切り替えは、9 番目の SCL クロックの立ち下がりエッジで発生します。
 注 2. PCLKB 非同期動作から PCLKB 同期動作へのタイミング切り替えは、8 番目の SCL クロックの立ち下がりエッジで発生します。

ウェイクアップ割り込み要因として以下の要因が選択可能です。

- ホストアドレス検出 (ICSER.HOAE = 1 の場合に有効)
- ジェネラルコールアドレス検出 (ICSER.GCAE = 1 の場合に有効)
- スレーブアドレス 0(注1)検出 (ICSER.SAR0E = 1 の場合に有効)

- スレーブアドレス 1(注1)検出 (ICSER.SAR1E = 1 の場合に有効)
- スレーブアドレス 2(注1)検出 (ICSER.SAR2E = 1 の場合に有効)

注 1. 7 ビットアドレスのみ設定可能 SARUy (y = 0~2) レジスタの FS ビットに 0 を設定してください。

ウェイクアップ機能使用時の注意事項

- ICWUR2 レジスタの WUASYF フラグが 1 (PCLKB 非同期動作時) の間は、ICWUR2 レジスタの WUSEN ビットを除き、IIC レジスタの内容を変更しないでください。
- PCLKB 非同期モードに切り替える前に、ICWUR.WUE ビット、ICWUR.WUIE ビットを 1 に、ICCR2.MST ビット、ICCR2.TRS ビットを 0 (スレーブ受信モード) にしてください。
- デバイス ID および 10 ビットスレーブアドレスはウェイクアップ割り込み要因に選択できません。ICSER レジスタの DIDE ビットおよび SARUy (y = 0~2) レジスタの FS ビットを 0 に設定してください。
- 非同期動作に切り替える前に、ICIER レジスタのビット (TIE、TEIE、RIE、NAKIE、SPIE、STIE、ALIE、TMOIE) を 0 (割り込み禁止) にしてください。
- ウェイクアップ機能を有効にする場合、タイムアウト機能を使用しないでください (ICWUR.WUE = 1)。
- PCLKB 非同期動作時 (ICWUR2.WUASYF = 1 の場合) にウェイクアップ割り込みが発生した場合でも、スレーブアドレスが PCLKB 同期モード (ICWUR2.WUASYF = 0) であれば、ウェイクアップ割り込みは発生せず、WUF フラグは設定されません。
- ICWUR2.WUSEN ビットに 0 を書き込むタイミングと開始条件を検出するタイミングが競合する場合、IIC は PCLKB 同期動作モードで次の受信を開始する可能性があります。この場合、データ通信完了時に ICWUR2.WUASYF フラグは 1 になり (PCLKB 非同期モードへ切り替え)、停止条件が検出され、ウェイクアップイベントの検出を開始します。
- アドレス一致の検出なしに PCLKB 非同期動作から PCLKB 同期動作に切り替えたい場合は、ストップコンディションの検出で切り替わります。バスフリー状態で ICWUR2.WUSEN ビットを 1 にすると、PCLKB 非同期動作 (受信動作: 通信フレームの待機) を継続します。IIC が次の通信フレームのストップコンディションを検出したとき、ICWUR2.WUSYF フラグは 1 になります。そして IIC は、PCLKB 同期動作に切り替わります。
- ICWUR2.WUSEN ビットに 0 を書き込んだ後、モードが PCLKB 同期動作から PCLKB 非同期動作に切り替わるまで (ICWUR2.WUASYF フラグが 1 の間)、IIC 動作モード設定に関連するレジスタ (ICMR3、ICSER、および SARLy レジスタ) を変更しないでください。割り込み処理または他の要因により、この周期の間にレジスタ値が変化する場合、非同期動作へ切り替える前に IIC が誤作動する可能性があります。
- PCLKB 非同期動作中に (ICWUR2.WUSYF = 0 (または WUASYF = 1))、ICSR1、ICSR2 レジスタの各フラグおよび ICCR2.BBSY フラグを参照しないでください。

29.8.1 ノーマルウェイクアップモード 1

以下では、ノーマルウェイクアップモード 1 の動作、タイミング、および動作例について説明します。

スレーブアドレスの一致によってトリガされたウェイクアップ割り込みにより、以下のように通常動作への遷移が行われます。

ウェイクアップ前:	IIC の自スレーブアドレスとともに受信したデータに対して ACK を送信する。
ウェイクアップ中:	SCL の 9 クロック目で ACK 応答を行ってから、SCL の Low ホールドを行う(注1)。
ウェイクアップ後:	通常動作が継続する。

注 1. ウェイクアップ中の 9 クロック目と 1 クロック目の間では、ICMR1.WAIT = 1 は無効です。

スレーブアドレスが不一致の場合、SCL の 9 クロック目の立ち下がり後に SCL ラインの Low ホールドは行われず、スレーブ動作が継続します。図 29.30 に動作例を、図 29.32 に詳細なタイミングを示します。

ウェイクアップ割り込み以外の割り込み (たとえば IRQn など) で、ソフトウェアスタンバイモードからの遷移がトリガされると、WUF フラグは 1 に設定されません。図 29.31 に動作例を示します。




図 29.30 ノーマルウェイクアップモード1の動作例（スレーブアドレス一致時のウェイクアップ割り込みによるウェイクアップの場合）

注. ウェイクアップ機能使用時の注意事項を参照してください。




図 29.31 ノーマルウェイクアップモード 1 および 2 の動作例 (IIC ウェイクアップ割り込み以外の割り込み (たとえば IRQn) によるウェイクアップの場合)

注. IIC 初期設定の詳細は、「29.3.2. 初期設定」を参照してください。




図 29.32 ノーマルウェイクアップモード1のタイミング

29.8.2 ノーマルウェイクアップモード2

以下では、ノーマルウェイクアップモード2の動作、タイミング、および動作例について説明します。スレーブアドレスの一致によってトリガされたウェイクアップ割り込みにより、以下のように通常動作への遷移が行われます。

- ウェイクアップ前： SCL8クロック目の終わりまでは、自スレーブアドレスで受信したデータへの応答はありません。
- ウェイクアップ中： SCLラインは8クロック目と9クロック目の間でLowを保持します。
- ウェイクアップ後： SCL9クロック目でACKを返し、通常動作が継続します。

スレーブアドレスが一致しない場合、SCLラインはSCL8クロック目の後でLowを保持せずに、スレーブ動作が継続します。図 29.33 に動作例を、図 29.34 にタイミングの詳細を示します。

ウェイクアップ割り込み以外の割り込み（たとえばIRQnなど）で、ソフトウェアスタンバイモードからの遷移がトリガされると、WUFフラグは1に設定されません。図 29.31 に動作例を示します。




図 29.33 ノーマルウェイクアップモード2の動作例 (スレーブアドレス一致時のウェイクアップ割り込みによるウェイクアップの場合)

注. ウェイクアップ機能使用時の注意事項を参照してください。




図 29.34 ノーマルウェイクアップモード2のタイミング

29.8.3 コマンドリカバリモードとEEP 応答モード（特殊ウェイクアップモード）

以下では、コマンドリカバリモードとEEP 応答モードの動作、タイミング、および動作例について説明します。コマンドリカバリモードとEEP 応答モードでは、ウェイクアップ期間中（SCLの9クロック目の立ち上がり後）にSCLラインのLowホールドを行いません。よって、他のIICデバイスはこの期間にI²Cバスを利用できます。スレーブアドレスの一致によってトリガされたウェイクアップ割り込みにより、以下のように通常動作への遷移が行われます。

- ウェイクアップ前： 自スレーブアドレスとともに受信したデータに対して、IICはACK（コマンドリカバリモードの場合）またはNACK（EEP 応答モードの場合）を返す。
- ウェイクアップ中： SCLラインのLowホールドを行わない。
- ウェイクアップ後： IICの初期化後、通常動作が継続する。

スレーブアドレスが不一致の場合、スレーブ動作が継続します。

- 注. ウェイクアップ中にSCLラインのLowホールドは行われないので、スレーブアドレスの後続データは送受信できません。
- 注. コマンドリカバリモードとEEP 応答モードは、内部リセット状態（ICE = IICRST = 1）です。したがって、スレーブアドレスが一致しても、ICSR1レジスタのフラグ（HOA、GCA、ASS0、ASS1、ASS2）は設定されません。

図 29.35 にコマンドリカバリモードとEEP 応答モードの動作例を示します。図 29.37 に詳細なタイミングを示します。

ウェイクアップ割り込み以外の割り込み（たとえばIRQnなど）で、ソフトウェアスタンバイモードからの遷移がトリガされると、WUFフラグは1に設定されません。図 29.36 に示す処理に従ってください。




図 29.35 コマンドリカバリモードとEEP 応答モードの動作例 (スレーブアドレス一致時のウェイクアップ割り込みによるウェイクアップの場合)

注. ウェイクアップ機能使用時の注意事項を参照してください。




図 29.36 コマンドリカバリモードと EEP 応答モードの動作例 (IIC ウェイクアップ割り込み以外の割り込み (たとえば IRQn) によるウェイクアップの場合)




図 29.37 コマンドリカバリモードとEEP 応答モードのタイミング

29.9 SCL の自動 Low ホールド機能

29.9.1 送信データの誤送信防止機能

IIC が送信モード (ICCR2.TRS = 1) のとき、I²C バスシフトレジスタ (ICDRS) が空の状態、かつ I²C バス送信データレジスタ (ICDRT) にデータが書かれていないと、以下に示す区間、自動的に SCLn ラインの Low ホールドを行います。この Low ホールドは、送信データの書き込みが行われるまでの期間 Low 区間を延長し、意図しない送信データの誤送信を防止します。

マスタ送信モード

- スタートコンディション/リスタートコンディション発行後の Low 区間
- 9クロック目と1クロック目の間の Low 区間

スレーブ送信モード

- 9クロック目と1クロック目の間の Low 区間




図 29.38 送信モード時の自動 Low ホールド動作

29.9.2 NACK 受信転送中断機能

この機能は、送信モード時 (ICCR2.TRS = 1)、NACK を受信した場合に転送動作を中断します。この機能は、ICFER.NACKC ビットが 1 のとき有効になります。NACK 受信時にすでに次の送信データが書き込まれていた場合 (ICSR2.TDRE = 0)、SCL クロックの 9 クロック目の立ち下がり、次のデータ送信を自動的に中断します。これによって、次送信データの MSB が 0 の場合、SDAn ライン Low 出力固定を防止することができます。

この機能によって転送動作が中断された場合 (ICSR2.NACKF = 1)、以後の送受信動作は行われません。送受信動作を再開するには、リスタートコンディション発行後に NACKF フラグを 0 にし、再試行する必要があります。あるいは、ストップコンディション発行後に NACKF フラグを 0 にしてから、スタートコンディションの発行により送受信動作を再開してください。




図 29.39 NACK 受信時のデータ転送中断動作 (NACK = 1 の場合)

29.9.3 受信データ取りこぼし防止機能

受信モード時 (ICCR2.TRS = 0) に、受信データフル (ICSR2.RDRF = 1) の状態で受信データ (ICDRR レジスタ) の読み出しが 1 転送フレーム以上遅れるなどの応答処理遅延が発生した場合、IIC は次のデータ受信の直前で自動的に SCLn ラインの Low ホールドを行い、受信データの取りこぼしを防止します。

この機能は、最終受信データの読み出し処理が遅れて、その間にストップコンディションが発行され、IIC スレーブアドレスが指定された場合でも有効です。ストップコンディション発行後に自スレーブアドレスとの不一致が発生した場合は、IIC は SCLn ラインの Low ホールドを行わないため、本機能によって他の通信を妨げることはありません。

また、ICMR3 レジスタの WAIT ビットと RDRFS ビットの組み合わせにより、SCLn ラインが Low ホールドされる期間を選択できます。

(1) WAIT ビットによる 1 バイト受信動作 / 自動 Low ホールド機能

ICMR3.WAIT ビットを 1 にすると、IIC は WAIT ビット機能を用いた 1 バイト受信動作を行います。また、ICMR3.RDRFS ビットが 0 の場合、SCL クロックの 8 クロック目の立ち下がりから 9 クロック目の立ち下がりまでの期間、IIC はアクノリッジビットに対し自動的に ICMR3.ACKBT ビットの内容を送出し、9 クロック目の立ち下がりを検出すると、WAIT ビット機能を用いて自動的に SCLn ラインの Low ホールドを行います。この Low ホールドは、ICDRR レジスタからデータを読み出すことで解除されます。そのため 1 バイトごとの受信動作が可能となります。

なお WAIT ビット機能は、マスタ受信モードまたはスレーブ受信モード時に、ジェネラルコールアドレスとホストアドレスを含む IIC スレーブアドレスとの一致があった以降の受信フレームから有効になります。

(2) RDRFS ビットによる 1 バイト受信動作 (ACK/NACK 送出制御) / 自動 Low ホールド機能

ICMR3.RDRFS ビットを 1 にすると、IIC は RDRFS ビット機能を用いた 1 バイト受信動作を行います。RDRFS ビットを 1 にすると、SCL の 8 クロック目の立ち上がりで ICSR2.RDRF フラグが 1 (受信データフル) になり、8 クロック目の立ち下がりで自動的に SCLn ラインの Low ホールドが行われます。この Low ホールドは、ICMR3.ACKBT ビットに値を書き込むことで解除されますが、ICDRR レジスタからデータを読み出しても解除されません。そのため、1 バイトごとに受信したデータの内容に応じて ACK/NACK の送信を制御することにより、受信動作が可能となります。

なお RDRFS ビット機能は、マスタ受信モードまたはスレーブ受信モード時に、ジェネラルコールアドレスとホストアドレスを含む IIC スレーブアドレスとの一致があった以降の受信フレームから有効になります。




図 29.40 受信モード時の自動 Low ホールド動作 (RDRFS および WAIT ビットを使用)

29.10 アービトレーションロスト検出機能

IIC は、I²C バス規格で定められている通常のアービトレーションロスト検出機能の他に、スタートコンディションの二重発行防止機能、NACK 送信時のアービトレーションロスト検出機能、およびスレーブ送信モード時のアービトレーションロスト検出機能を備えています。

29.10.1 マスタアービトレーションロスト検出機能 (MALE ビット)

IIC はスタートコンディション発行の際、SDAn ラインを Low にします。ただし、これよりも早く他のマスタデバイスがスタートコンディションを発行して SDAn ラインを Low にした場合、IIC は自身のスタートコンディションをエラーと判断し、これをアービトレーションロストとみなします。他のマスタデバイスによる転送の方が

優先されます。同様に、バスビジー (ICCR2.BBSY = 1) の状態で ICCR2.ST ビットを 1 にすることでスタートコンディション発行を要求すると、IIC はこれをスタートコンディションの二重発行エラーと判断し、自身がアービトレーションロストを発生させたとみなします。この機能は、転送中のスタートコンディション発行による転送の失敗を防止します。

スタートコンディション発行が正常に行われた場合、アドレスビットを含む送信データ (内部の SDA 出力レベル) と SDA_n ラインのレベルが不一致の場合 (内部 SDA 出力として High 出力、すなわち SDA_n 端子がハイインピーダンス状態で、SDA_n ラインに Low が検出されたとき)、IIC はアービトレーションロストを発生させます。

マスタアービトレーションロストが発生した後、IIC はただちにスレーブ受信モードへ遷移します。このとき、ジェネラルコールアドレスを含むスレーブアドレスが自身のアドレスと一致していれば、IIC はスレーブ動作を継続します。

なお、マスタアービトレーションロストは、ICFER.MALE ビットが 1 (マスタアービトレーションロスト検出有効) の状態で、以下に示す条件が成立したとき検出されます。

[マスタアービトレーションロスト条件]

- ICCR2.BBSY フラグが 0 の状態で ICCR2.ST ビットを 1 にしてスタートコンディションを発行した後、SDA の内部出力レベルと SDA_n ラインのレベルが不一致のとき (スタートコンディション発行エラー)
- ICCR2.BBSY フラグが 1 の状態で ICCR2.ST ビットを 1 にしたとき (スタートコンディション二重発行エラー)
- マスタ送信モード時 (ICCR2.MST, TRS = 11b)、アクノリッジを除く送信データ (内部の SDA 出力レベル) と SDA_n ラインのレベルが不一致のとき




図 29.41 マスタアービトレーションロスト検出動作例 (MALE = 1 の場合)




図 29.42 スタートコンディション発行時のアービトレーションロスト (MALE = 1 の場合)

29.10.2 NACK 送信中のアービトレーションロスト検出機能 (NALE ビット)

この機能は、受信モードで NACK 送信時に、内部の SDA 出力レベルと SDA_n ラインのレベルが不一致 (内部 SDA 出力が High 出力、すなわち SDA_n 端子がハイインピーダンス状態) であれば、SDA_n ラインに Low が検出されたとき、アービトレーションロストを発生させます。マルチマスタのシステムにおいて、2 つ以上のマスタデバイスが同じスレーブデバイスから同時にデータを受信するとき、NACK 送信と ACK 送信の衝突が原因で、アービトレーションロストが発生します。このような衝突は、複数のマスタデバイスが 1 つのスレーブデバイスに対して同じ情報を送受信する際に生じます。図 29.43 に、NACK 送信中のアービトレーションロスト検出の動作例を示します。




図 29.43 NACK 送信中のアービトレーションロスト検出の動作例 (NALE = 1 の場合)

以下では、2つのマスタデバイス（マスタ A、B）と1つのスレーブデバイスがバス上に接続されている場合を例に挙げてアービトレーションロストを説明します。マスタ A はスレーブデバイスから2バイト受信、マスタ B はスレーブデバイスから4バイト分のデータ受信を行うものとします。

マスタ A とマスタ B が同時にスレーブデバイスにアクセスした場合、スレーブアドレスが同じであるため、スレーブデバイスアクセス中にマスタ A にも B にもアービトレーションロストは発生しません。マスタ A とマスタ B は、どちらもバス権を取得したものと認識して動作します。ここでマスタ A は、スレーブデバイスから最終バイトである2バイト分の受信が完了した時点で NACK を送信します。一方マスタ B は、スレーブデバイスからの受信データが必要な4バイト受信に満たないため ACK 送信を行います。このときマスタ A の NACK 送信とマスタ B の ACK 送信の衝突が発生します。一般的に、このような衝突が発生した場合、マスタ A はマスタ B が出した ACK 送信を検出できずにストップコンディションを発行します。このストップコンディションの発行は、マスタ B の SCL クロック出力と競合し、通信を中断させます。

IIC は、NACK 送信時に ACK を受信した場合、他のマスタデバイスと競合負けが発生したことを検知し、アービトレーションロストを発生させることができます。NACK 送信時にアービトレーションロストが発生すると、IIC はただちにスレーブ一致状態を解除して、スレーブ受信モードへ遷移します。この機能は、ストップコンディション発行を未然に防ぎ、バスの通信エラーを防止します。

同様に、SMBus の ARP コマンド処理においても、NACK 送信中のアービトレーションロスト検出機能を用いて、割り付けられたアドレスコマンド後の Get UDID 汎用処理で割り付けられたアドレスの UDID（ユニークデバイス ID）が不一致の場合に、0xFF 送信処理などの追加クロック処理を省くことができます。

ICFER.NALE ビットが1（NACK 送信中アービトレーションロスト検出有効）の状態、以下に示す条件が成立したとき、IIC は NACK 送信中のアービトレーションロストを検出します。

[NACK 送信中アービトレーションロスト条件]

- NACK 送信時 (ICMR3.ACKBT = 1)、内部の SDA 出力レベルと SDA_n ラインの状態（ACK 受信）が不一致のとき

29.10.3 スレーブアービトレーションロスト検出機能（SALE ビット）

この機能は、スレーブ送信モード時に、送信データ（内部の SDA 出力レベル）と SDA_n ラインのレベルが不一致（内部 SDA 出力が High 出力、すなわち SDA_n 端子がハイインピーダンス状態）であれば、SDA_n ラインに Low が検出されたとき、アービトレーションロストを発生させます。このアービトレーションロスト検出機能は、主に SMBus での UDID（ユニークデバイス ID）送信時に使用します。

スレーブアービトレーションロストが発生した場合、IIC はただちにスレーブ一致状態を解除してスレーブ受信モードへ遷移します。この機能によって、SMBus での UDID 送信時のデータ衝突を検出し、以降の余剰な 0xFF 送信処理を省くことができます。

ICFER.SALE ビットが1（スレーブアービトレーションロスト検出有効）の状態、以下に示す条件が成立したとき、IIC はスレーブアービトレーションロストを検出します。

[スレーブアービトレーションロスト条件]

- スレーブ送信モード時 (ICCR2.MST, TRS = 01b)、アクノリッジを除く送信データ（内部 SDA 出力レベル）と SDA_n ラインが不一致のとき




図 29.44 スレーブアービトレーションロスト検出動作例 (SALE = 1 の場合)

29.11 スタートコンディション、リスタートコンディション、ストップコンディション発行機能

29.11.1 スタートコンディション発行動作

IIC は、ICCR2.ST ビットが 1 のときにスタートコンディションを発行します。ST ビットを 1 にすると、スタートコンディション要求が行われ、ICCR2.BBSY フラグが 0 (バスフリー状態) の場合、IIC はスタートコンディションを発行します。スタートコンディションが正常に発行された場合、IIC は自動的にマスタ送信モードへ遷移します。

スタートコンディションの発行方法：

1. SDA_n ラインを立ち下げる (High から Low に遷移)。
2. ICBRH レジスタで設定した時間とスタートコンディションのホールド時間が経過したことを確認する。
3. SCL_n ラインを立ち下げる (High から Low に遷移)。
4. SCL_n ラインの Low を検出後、ICBRL レジスタで設定した SCL_n ラインの Low 幅が経過したことを確認する。

29.11.2 リスタートコンディション発行動作

IIC は、ICCR2.RS ビットが 1 のときリスタートコンディションを発行します。RS ビットを 1 にすると、リスタートコンディション要求が行われ、ICCR2.BBSY フラグが 1 (バスビジー状態) で、かつ ICCR2.MST ビットが 1 (マスタモード) の場合、IIC はリスタートコンディションを発行します。

リスタートコンディションの発行方法：

1. SDA_n ラインを解放する。
2. ICBRL レジスタで設定した SCL_n ラインの Low 幅が経過したことを確認する。
3. SCL_n ラインを解放する (Low から High に遷移)。
4. SCL_n ラインの High を検出後、ICBRL レジスタで設定した時間とリスタートコンディションのセットアップ時間が経過したことを確認する。
5. SDA_n ラインを立ち下げる (High から Low に遷移)。
6. ICBRH レジスタで設定した時間とリスタートコンディションのホールド時間が経過したことを確認する。
7. SCL_n ラインを立ち下げる (High から Low に遷移)。
8. SCL_n ラインの Low を検出後、ICBRL レジスタで設定した SCL_n ラインの Low 幅が経過したことを確認する。

注. リスタートコンディション要求の発行時、ICCR2.RS が 0 であることを確認してから、ICDRT レジスタにスレーブアドレスを書いてください。ICCR2.RS が 1 のときに書き込まれたデータは、以前の再送条件と判断されるため、転送されません。




図 29.45 スタートコンディション/リスタートコンディション発行動作タイミング (ST、RS ビット)

図 29.46 に、マスタ送信後にリスタートコンディションが発行されたときの動作タイミングを示します。

[マスタ送信後のリスタートコンディション発行動作]

1. 初期設定を行います。詳細は、「29.3.2. 初期設定」を参照してください。
2. ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットを 1 (スタートコンディション要求) にします。IIC はスタートコンディション要求を受け付けると、スタートコンディションを発行します。同時に、ICCR2.BBSY フラグと ICSR2.START フラグが自動的に 1 になり、ST ビットが自動的に 0 になります。このとき、ST ビットが 1 の状態でスタートコンディションが検出され、かつ、内部の SDA 出力レベルと SDA n ラインのレベルが一致していれば、IIC は ST ビットによるスタートコンディション発行が正常に行われたと認識し、ICCR2.MST、TRS ビットが自動的に 1 になり、IIC はマスタ送信モードになります。TRS ビットが 1 になるのに応じて、ICSR2.TDRE フラグも自動的に 1 になります。
3. ICSR2.TDRE フラグが 1 であることを確認した後、ICDRT レジスタに送信データ (スレーブアドレスと R/W# ビット) を書いてください。ICDRT レジスタに送信データが書き込まれると、TDRE フラグは自動的に 0 になり、ICDRT レジスタから ICDRS レジスタへデータが転送されて、再び TDRE フラグが 1 になります。スレーブアドレスと R/W# ビットを含むバイトの送信が完了すると、送信された R/W# ビットの値に応じて自動的に TRS ビットの値が更新され、マスタ送信モードまたはマスタ受信モードが選択されます。R/W# ビットの値が 0 であったなら、IIC はマスタ送信モードの状態を継続します。このとき ICSR2.NACKF フラグが 1 であるため、アドレスを認識したスレーブデバイスが存在しないか、または通信エラーが発生していることを示しているため、ICCR2.SP ビットに 1 を書いて、ストップコンディションを発行してください。データを 10 ビットフォーマットのアドレスで送信する場合は、最初に、1 回目のアドレス送信処理で ICDRT レジスタに 1111 0b + スレーブアドレスの上位 2 ビットと W を書きます。次に、2 回目のアドレス送信処理では、ICDRT レジスタにスレーブアドレスの下位 8 ビットを書いてください。
4. ICSR2.TDRE フラグが 1 であることを確認した後、送信データを ICDRT レジスタに書いてください。なお、送信データの準備ができるまで、あるいは、リスタートコンディションまたはストップコンディションが発行されるまでの間、IIC は自動的に SCLn ラインを Low にホールドします。
5. 送信する全バイトを ICDRT レジスタに書いた後、ICSR2.TEND フラグが 1 に戻るのを待ってから、ICSR2.START フラグが 1 であることを確認した後、ICSR2.START フラグを 0 にしてください。
6. ICCR2.RS ビットを 1 (リスタートコンディション要求) にします。IIC はこの要求を受け付けると、リスタートコンディションを発行します。

7. ICSR2.START フラグが 1 であることを確認した後、ICDRT レジスタに送信データ（スレーブアドレスと R/W# ビット）を書いてください。




図 29.46 マスタ送信後のリスタートコンディション発行タイミング

29.11.3 ストップコンディション発行動作

IIC は、ICCR2.SP ビットが 1 のときストップコンディションを発行します。SP ビットを 1 にすると、ストップコンディション要求が行われ、ICCR2.BBSY フラグが 1 (バスビジー状態) で、かつ ICCR2.MST ビットが 1 (マスタモード) の場合、IIC はストップコンディションを発行します。

ストップコンディションの発行方法：

1. SDA_n ラインを立ち下げる (High から Low に遷移)。
2. ICBRL レジスタで設定した SCL_n ラインの Low 幅が経過したことを確認する。
3. SCL_n ラインを解放する (Low から High に遷移)。
4. SCL_n ラインの High 検出後、ICBRH レジスタで設定した時間とストップコンディションのセットアップ時間が経過したことを確認する。
5. SDA_n ラインを解放する (Low から High に遷移)。
6. ICBRL レジスタで設定した時間とバスフリー時間が経過したことを確認する。
7. BBSY フラグをクリアしてバス権を解放する。




図 29.47 ストップコンディション発行タイミング (SP ビットの使用)

29.12 バスハングアップ

I²C バスではノイズなどの影響によりマスタデバイスとスレーブデバイス間で同期ズレが発生すると、SCLn ラインや SDA_n ライン上のレベルが固定されたままバスハングアップを起こす場合があります。

バスハングアップを管理するため、IIC は SCLn ラインを監視してハングアップを検出するためのタイムアウト検出機能と、以下のようなバス状態を解除するための SCL クロック追加出力機能を備えています。

- 同期ズレによるバスハングアップ状態
- IIC リセット機能
- 内部リセット機能

ICCR1.SCLO、SDAO、SCLI、SDAI の各ビットをチェックすることで、IIC 自身と通信相手のどちらが SCLn ラインまたは SDA_n ラインを Low にしているのか確認することが可能です。

29.12.1 タイムアウト検出機能

タイムアウト検出機能では、SCLn ラインに一定時間以上変化が見られない状態を検出できます。IIC は、SCLn ラインが Low または High に固定されたまま一定時間以上経過したことを監視して、バスの異常状態を検出することができます。

タイムアウト検出機能は SCLn ラインの状態を監視し、Low または High の時間を内部カウンタでカウントします。タイムアウト検出機能は、SCLn ラインの変化（立ち上がり／立ち下がり）があった場合、内部カウンタをリセットし、変化がない場合カウント動作を続けます。SCLn ラインに変化がないために内部カウンタがオーバーフローすると、IIC はタイムアウトを検出してバスハングアップ状態を報告します。

タイムアウト検出機能は、ICFER.TMOE ビットが 1 のときのみ有効です。以下の条件で SCLn ラインが Low 固定または High 固定の場合にバスハングアップを検出します。

- マスタモード (ICCR2.MST = 1) で、バスビジー (ICCR2.BBSY = 1)
- スレーブモード (ICCR2.MST = 0) で、IIC スレーブアドレス検出 (ICSR1 ≠ 0x00) かつバスビジー (ICCR2.BBSY = 1)
- スタートコンディション要求中 (ICCR2.ST = 1) で、バスフリー (ICCR2.BBSY = 0)

タイムアウト検出機能の内部カウンタは、ICMR1.CKS[2:0] ビットで設定された内部基準クロック (IICφ) をカウントソースとして使用します。このカウンタは、ロングモード選択時 (ICMR2.TMOS = 0) は 16 ビットカウンタ、ショートモード選択時 (ICMR2.TMOS = 1) は 14 ビットカウンタとして機能します。

また、内部カウンタのカウンタ動作は、SCLn ラインが Low のときカウントさせるか、High のときカウントさせるか、あるいはその両方をカウントさせるかを ICMR2.TMOH、TMOL ビットで選択することが可能です。TMOL ビットと TMOH ビットの両方を 0 にした場合、内部カウンタは動作しません。




図 29.48 タイムアウト検出機能 (TMOE、TMOS、TMOH、TMOL ビットの使用)

29.12.2 SCL クロック追加出力機能

マスタモード時、この機能は SCL クロックを追加出力して、スレーブデバイスとの同期ズレによるスレーブデバイスの SDAn ライン Low 固定状態を解放します。この機能は主にマスタモードで使用され、SCL クロックを IIC から追加出力することによって、スレーブデバイスの SDAn ラインを Low 固定から解放します。この機能は、スレーブデバイスが SDAn ラインを Low 固定しているため、IIC がストップコンディションを発行できない状態のバスエラー発生時に、SCL クロックを 1 クロック単位で使用します。通常はこの機能を使用しないでください。正常な通信動作中に使用すると通信異常の原因になります。

マスタモードで ICCR1.CLO ビットを 1 にすると、ICMR1.CKS[2:0] ビットおよび ICBRH、ICBRL レジスタで設定した周波数で、SCL クロックが 1 クロック分追加クロックとして出力されます。1 クロック分の追加クロック出力が終了すると CLO ビットは自動的に 0 になります。このとき、ICCR2.BBSY = 1 の場合、SCL 端子は Low を出力し、ICCR2.BBSY = 0 の場合、SCL 端子は High になります。また、ソフトウェアで CLO ビットが 0 であることを確認した後、CLO ビットに 1 を書くことにより、追加クロックを連続的に出力することができます。

IIC がマスタモードであるとき、ノイズなどによるスレーブデバイスとの同期ズレが原因で、スレーブデバイスが SDAn ラインを Low に固定したままであると、ストップコンディションを出力できません。この機能を使用して SCL 追加クロックを 1 クロックずつ出力することで、スレーブデバイスの SDAn ラインの Low 固定状態を解放させ、バスを使用できない状態から回復させることができます。スレーブデバイスによる SDAn ラインの解放は、ICCR1.SDAI フラグを読みだすことで確認できます。スレーブデバイスによる SDAn ラインの解放を確認した後、通信を終了させるため再度ストップコンディション発行してください。

[ICCR1.CLO ビット使用時の出力条件]

- バスフリー状態 (ICCR2.BBSY = 0) またはマスタモード (ICCR2.MST = 1、BBSY = 1) のとき
- 通信デバイスが SCLn ラインを Low ホールドにしていない状態のとき

図 29.49 に SCL クロック追加出力機能 (CLO ビット) の動作タイミングを示します。




図 29.49 SCL クロック追加出力機能 (CLO ビット)

29.12.3 IIC リセット、内部リセット

IIC は自身をリセットする機能を備えています。IIC では 2 種類のリセットが用いられます。

- ICCR2.BBSY フラグを含めた全レジスタの初期化を行う IIC リセット
- 各種設定値を保持したまま IIC をスレーブアドレス一致状態から解放し内部カウンタの初期化を行う内部リセット

リセット後は、ICCR1.IICRST ビットを 0 にしてください。いずれのリセットも、SCLn 端子 / SDA n 端子の出力状態を解除してハイインピーダンスに戻すため、バスハングアップ状態の解除に有効です。

なおスレーブ動作時のリセットは、マスタデバイスとの同期ズレを引き起こす原因になるので、使用は極力避けてください。また、IIC リセット (ICCR1.IICE, IICRST = 01b) 中は、スタートコンディションの有無など、バス状態の監視はできません。

IIC リセットと内部リセットの詳細については、「29.15. 各コンディション発行時のリセット、レジスタ、機能の状態」を参照してください。

29.13 SMBus 動作

IIC は、SMBus 仕様 (Ver.2.0) に準拠した通信動作が可能です。SMBus 通信を行うには、ICMR3.SMBS ビットを 1 にしてください。転送速度が SMBus 規格の 10 kbps ~ 100 kbps の範囲に収まるように、ICMR1.CKS[2:0] ビットと ICBRH および ICBRL レジスタを設定してください。また、データホールド時間の規定値 300 ns 以上を満たすように、ICMR2.DLCS ビットおよび ICMR2.SDDL[2:0] ビットの値を指定してください。IIC をスレーブデバイスとしてのみ使用する場合は、転送速度の設定は不要ですが、ICBRL レジスタにはデータセットアップ時間 (250 ns) 以上の値を設定してください。

なお、SMBus デバイスデフォルトアドレス (1100 001b) には、スレーブアドレスレジスタ L0 ~ L2 (SARL0、SARL1、SARL2) のいずれか 1 本を使用し、対応する SARUy.FS ビット (y = 0 ~ 2) (7 ビットまたは 10 ビットアドレスフォーマット選択ビット) を 0 (7 ビットアドレスフォーマット) にしてください。

また、UDID (ユニークデバイス ID) 送信時には、ICFER.SALE ビットを 1 にして、スレーブアービトレーションロスト検出機能を有効にしてください。

29.13.1 SMBus タイムアウト測定

(1) スレーブデバイスのタイムアウト測定

SMBus 通信では、スレーブデバイスは下記に示す区間 (タイムアウト間隔: $T_{\text{LOW:SEXT}}$) を計測する必要があります。

- スタートコンディションからストップコンディションまで

スレーブデバイスでタイムアウト測定を行うには、IIC スタートコンディション検出割り込み (STIn) とストップコンディション検出割り込み (SPIn) を利用して、スタートコンディション検出からストップコンディション検出までの期間を GPT を使用して計測してください。測定したタイムアウト時間は、SMBus 規格のクロック Low 累積時間 (スレーブデバイス) $T_{\text{LOW:SEXT}}$: 25 ms (max) 以内でなければいけません。

GPT で計測した時間が、SMBus 規格のクロック Low 検出のタイムアウト T_{TIMEOUT} : 25 ms (min) を超えた場合、スレーブデバイスは ICCR1.IICRST ビットに 1 を書き込み IIC の内部リセットを発行してバス解放動作を行う必要があります。内部リセットを行うと IIC は SCLn 端子と SDA_n 端子のバス駆動を中止し、両端子の出力をハイインピーダンスにすることができます。これによりバス解放を行うことができます。

(2) マスタデバイスのタイムアウト測定

SMBus 通信では、マスタデバイスは下記に示す区間 (タイムアウト間隔: $T_{\text{LOW:MEXT}}$) を計測する必要があります。

- スタートコンディションからアクノリッジビットまで
- アクノリッジビットから次のアクノリッジビットまで
- アクノリッジビットからストップコンディションまで

マスタデバイスでタイムアウト測定を行うには、IIC スタートコンディション検出割り込み (STIn)、ストップコンディション検出割り込み (SPIn)、送信終了割り込み (IICn_TEI)、または受信データフル割り込み (IICn_RXI) を利用して、GPT を使用して計測してください。測定したタイムアウト時間は、SMBus 規格のクロック Low 累積延長時間 (マスタデバイス) $T_{\text{LOW:MEXT}}$: 10 ms (max) 以内であり、かつスタートコンディションからストップコンディションまでのすべての $T_{\text{LOW:MEXT}}$ の値の合計が $T_{\text{LOW:SEXT}}$: 25 ms (max) 以内でなければいけません。

ACK 受信タイミング (SCL クロックの 9 クロック目の立ち上がり) は、マスタ送信モード時 (マスタトランスミッタ) は ICSR2.TEND フラグ、マスタ受信モード時 (マスタレシーバ) は ICSR2.RDRF フラグで監視します。マスタ送信モード時は 1 バイト送信動作を行い、マスタ受信モード時は最終バイト受信の直前まで ICMR3.RDRFS ビットを 0 に保持してください。RDRFS ビットが 0 のとき、RDRF フラグは SCL クロックの 9 クロック目の立ち上がりで 1 になります。

GPT で計測した時間が、SMBus 規格のクロック Low 累積延長時間 (マスタデバイス) $T_{\text{LOW:MEXT}}$: 10 ms (max) を超えた場合、または各計測時間の合計が、SMBus 規格のクロック Low 検出のタイムアウト T_{TIMEOUT} : 25 ms (min) を超えた場合は、マスタデバイスはストップコンディションを発行してトランザクションを中止する必要があります。マスタ送信モード時には即座に送信動作 (ICDRT レジスタへの書き込み) を中止してください。




図 29.50 SMBus タイムアウト測定

29.13.2 パケットエラーコード (PEC)

本 MCU は CRC 演算器を内蔵しており、この CRC 演算器を利用して、パケットエラーコード (PEC) の送信や IIC の SMBus データ通信時の受信データチェックを行うことができます。CRC 演算器の生成多項式については「[35. 巡回冗長検査 \(CRC\)](#)」を参照してください。

マスタ送信モード時の PEC データは、全送信データを CRC 演算器の CRC データ入力レジスタ (CRC DIR) に書くことで生成することができます。

マスタ受信モード時の PEC データは、全受信データを CRC 演算器の CRC DIR レジスタに書き、取得した CRC データ出力レジスタ (CRC DOR) の値と受信した PEC データを比較することでチェックできます。

PEC コードチェックの結果として最終バイトを受信したとき、結果 (一致/不一致) に応じて ACK/NACK 送出を行う場合は、最終バイト受信時の SCL の 8 クロック目の立ち上がりまでに ICMR3.RDRFS ビットを 1 にし、8 クロック目の立ち下がりまで SCLn ラインを Low にホールドしてください。

29.13.3 SMBus ホスト通知プロトコル (Notify ARP Master コマンド)

SMBus 通信では、スレーブデバイスが一時的にマスタデバイスとなり、SMBus ホスト (または ARP マスタ) に対して自スレーブアドレスを通知したり、SMBus ホストに対して自スレーブアドレスを要求したりできます。

本 MCU を使用する製品を SMBus ホストまたは ARP マスタとして動作させる場合、スレーブデバイスからのホストアドレス (0001 000b) 送信をスレーブアドレスとして検出するため、IIC はホストアドレス検出機能を備えています。ホストアドレスをスレーブアドレスとして検出するには、ICMR3.SMBS ビットを 1、ICSER.HOAE ビットを 1 にしてください。ホストアドレス検出後の動作は、通常のスレーブ動作と同じです。

29.14 割り込み要因

IIC が発行する割り込み要求には、以下の 5 種類があります。

- 通信エラー/イベント発生 (アービトラージンロスト検出、NACK 検出、タイムアウト検出、スタートコンディション検出、ストップコンディション検出)
- 受信データフル
- 送信データエンプティ
- 送信終了

- ウェイクアップ機能中のアドレス一致

表 29.10 に割り込み要因の詳細を示します。受信データフル割り込みおよび送信データエンプティ割り込みにより、DTC または DMAC を起動してデータ転送を行うことができます。

表 29.10 割り込み要因

シンボル	割り込み要因	割り込みフラグ	DTC/DMAC の起動	割り込み発生条件
IICn_EEI(注5)	通信エラー/イベント発生	ICSR2.AL	不可能	AL = 1, ALIE = 1
		ICSR2.NACKF		NACKF = 1, NAKIE = 1
		ICSR2.TMOF		TMOF = 1, TMOIE = 1
		ICSR2.START		START = 1, STIE = 1
		ICSR2.STOP		STOP = 1, SPIE = 1
IICn_RXI(注2) (注5)	受信データフル	ICSR2.RDRF	可能	RDRF = 1, RIE = 1
IICn_TXI(注1) (注5)	送信データエンプティ	ICSR2.RDRF	可能	TDRE = 1, TIE = 1
IICn_TEI(注3) (注5)	送信終了	ICSR2.TEND	不可能	TEND = 1, TEIE = 1
IIC0_WUI(注4)	ウェイクアップ機能中のスレーブアドレス一致	ICSR2.WUF	不可能	スレーブアドレス一致 スレーブ受信完了 RWAK 動作 ASY0 = 1 WUIE = 1

注. CPU による周辺モジュールへの書き込み命令の実行と、実際にモジュールに書き込まれるタイミングとの間には、遅延があります。割り込みフラグをクリアまたはマスクした場合は、関連するフラグを再度読み出し、クリアまたはマスク処理の完了を確認した後、割り込み処理から復帰させてください。そうしないと、同じ割り込み処理が繰り返されることがあります。

注 1. IICn_TXI 割り込みはエッジ検出割り込みであるため、クリアの必要はありません。また IICn_TXI 割り込みの条件となる ICSR2.TDRE フラグは、ICDRT レジスタへの送信データの書き込み、あるいはストップコンディションの検出 (ICSR2.STOP = 1) で自動的に 0 になります。

注 2. IICn_RXI 割り込みはエッジ検出割り込みであるため、クリアの必要はありません。また IICn_RXI 割り込みの条件となる ICSR2.RDRF フラグは、ICDRR レジスタの読み出しで自動的に 0 になります。

注 3. IICn_TEI 割り込みを使用する場合、IICn_TEI 割り込み処理で ICSR2.TEND フラグをクリアしてください。ICSR2.TEND フラグは、ICDRT レジスタへの送信データの書き込み、あるいはストップコンディションの検出 (ICSR2.STOP = 1) で自動的に 0 になります。

注 4. チャンネル 0 のみウェイクアップ機能があり、IIC0_WUI はチャンネル 0 のみです。

注 5. チャンネル番号 (n = 0, 1)

割り込み処理の中でそれぞれのフラグをクリアまたはマスクしてください。

29.14.1 IICn_TXI 割り込みおよび IICn_RXI 割り込みのバッファ動作

対応する ICU.IELSRn.IR フラグが 1 のときに、IICn_TXI 割り込みまたは IICn_RXI 割り込みの発生条件が成立した場合、割り込み要求は ICU へ出力されず、内部に保存されます。1 要因あたり 1 要求を内部に保持できます。

ICU.IELSRn.IR フラグが 0 になると、ICU に保存されていた割り込み要求が出力されます。通常の状態では、内部的に保存されていた割り込み要求が自動的にクリアされます。これらは、対応する周辺モジュール側の割り込み許可ビットを 0 にすることでクリアが可能です。

29.15 各コンディション発行時のリセット、レジスタ、機能の状態

IIC は、リセット、IIC リセット、および内部リセットの機能を備えています。表 29.11 に、各コンディション発行時のリセット、レジスタ、機能の状態間の関係を示します。

表 29.11 各コンディション発行時のリセット、レジスタ、機能の状態 (1/2)

レジスタ	リセット	IIC のリセット (ICE = 0, IICRST = 1)	内部リセット (ICE = 1, IICRST = 1)	スタートコンディション またはリスタート コンディション検出	ストップコンディション 検出
ICCR1	ICE, IICRST	リセット	保持	保持	保持
	SCLO, SDAO	リセット	リセット		
	その他		保持		

表 29.11 各コンディション発行時のリセット、レジスタ、機能の状態 (2/2)

レジスタ		リセット	IIC のリセット (ICE = 0, IICRST = 1)	内部リセット (ICE = 1, IICRST = 1)	スタートコンディション またはリスタートコ ンディション検出	ストップコンディション 検出
ICCR2	BBSY	リセット	リセット	保持	セット	リセット
	ST, RS			リセット	リセット	保持
	SP					リセット
	TRS				セットまたは保持	
	MST					
ICMR1	BC[2:0]	リセット	リセット	リセット	リセット	保持
	その他			保持	保持	
ICMR2		リセット	リセット	保持	保持	保持
ICMR3	ACKBT	リセット	リセット	保持	保持	リセット
	その他					保持
ICFER		リセット	リセット	保持	保持	保持
ICSER		リセット	リセット	保持	保持	保持
ICIER		リセット	リセット	保持	保持	保持
ICSR1		リセット	リセット	リセット	保持	リセット
ICSR2	TEND	リセット	リセット	リセット	保持	リセット
	TDRE				セットまたは保持	
	START				セット	
	STOP				保持	セット
	その他				保持	保持
ICWUR		リセット	リセット	保持	保持	保持
SARL0, SARL1, SARL2 SARU0, SARU1, SARU2		リセット	リセット	保持	保持	保持
ICBRH, ICBRL		リセット	リセット	保持	保持	保持
ICDRT		リセット	リセット	保持	保持	保持
ICDRR		リセット	リセット	保持	保持	保持
ICDRS		リセット	リセット	リセット	保持	保持
タイムアウト検出機能		リセット	リセット	リセット	動作	動作
パスフリー時間計測		リセット	リセット	動作	動作	動作
ICWUR2	WUSEN	リセット	リセット	保持	保持	保持
	その他					保持または動作またはリ セット

29.16 イベントリンク出力機能

IIC0 モジュールは、ELC に対して以下の要因によってイベント出力を行います。

(1) 通信エラーイベント

通信エラーイベントが発生すると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(2) 受信データフル

受信データレジスタが受信データフルになると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(3) 送信データエンプティ

送信データレジスタが送信データエンプティになると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(4) 送信終了

転送が終了すると、対応するイベント信号を ELC によって他のモジュールに出力できます。

29.16.1 割り込み処理とイベントリンクの関係

IIC の各割り込み (表 29.10 参照) には、対応する割り込み信号の許可または禁止を制御する許可ビットがあります。対応する割り込み許可ビットがセットされている場合に割り込み要因の条件が成立すると、CPU に対して割り込み要求信号が出力されます。

割り込み要因が発生すると、割り込み許可ビットの設定にかかわらず、対応するイベントリンク出力信号が ELC によって他のモジュールにイベント信号として出力されます。各割り込み要因については、表 29.10 を参照してください。

29.17 使用上の注意事項

29.17.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、IIC の動作禁止/許可を設定することが可能です。リセット後の値では、IIC の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

29.17.2 転送開始に関する注意事項

転送開始 (ICCR1.ICE = 1) 時点で IIC の割り込みに対応した ICU.IELSRn.IR フラグが 1 であれば、動作を許可する前に下記の手順で割り込み要求をクリアしてください。ICCR1.ICE ビットが 1 の状態で ICU.IELSRn.IR フラグを 1 にして転送を開始すると、転送開始後、割り込み要求が内部で保持されるため、ICU.IELSRn.IR フラグが予期しない動作となることがあります。

転送開始前に割り込みをクリアする方法：

1. ICCR1.ICE ビットが 0 であることを確認する。
2. 周辺機能で対応する割り込み許可ビット (ICIER.TIE など) を 0 にする。
3. 周辺機能で対応する割り込み許可ビット (ICIER.TIE など) を読み出して、それらの値が 0 であることを確認する。
4. ICU.IELSRn.IR フラグを 0 にする。

30. I3C バスインタフェース (I3C)

特定の HDR モードは適合性試験項目群 (CTS) に含まれていません。

HDR モード用の CTS が利用可能な場合、ルネサスは CTS 試験の確認を行います。

30.1 概要

30.1.1 機能概要

I3C バスインタフェース (I3C) には 1 チャネルあります。I3C は、NXP 社の I²C (Inter-Integrated Circuit) および MIPI アライアンスの I3C バスインタフェース方式に準拠しており、それらのサブセット機能を備えています。

本章では、PCLK は PCLKA を指し、TCLK は I3CCLK を指します。

表 30.1 に I²C の仕様を、表 30.2 に I3C の仕様を示します。

表 30.1 I²C の仕様 (1/2)

項目	内容
動作モード	マスタ/スレーブモードを選択可能
データハンドラ	シングルバッファ転送
通信プロトコル	<ul style="list-style-type: none"> I²C バスフォーマット <ul style="list-style-type: none"> スタンダードモード (Sm) : 0~100 kbps ファストモード (Fm) : 0~400 kbps ファストモードプラス (Fm+) : 0~1 Mbps High-speed モード (Hs モード) : 0~3.4 Mbps SMBus フォーマット : 10~100 kbps
アドレスフォーマット	<ul style="list-style-type: none"> 7 ビットアドレス 10 ビットアドレス
アドレス検出	<ul style="list-style-type: none"> スレーブアドレス (スタティックアドレス) (最大 3 アドレス) ジェネラルコールアドレス Hs モードマスタコード デバイス ID ホストアドレス 10 ビットスレーブアドレッシング
クロックストレッチ	クロックストレッチ能力
ノイズフィルタ	<ul style="list-style-type: none"> アナログノイズフィルタ デジタルノイズフィルタ
割り込み要因	<ul style="list-style-type: none"> 通常 Rx データバッファフル 通常 TX データバッファエンプティ スタートコンディション検出 ストップコンディション検出 送信終了 NACK 検出 アービトレーションロスト タイムアウト検出 ウェイクアップ条件検出
エラー検出	<ul style="list-style-type: none"> 回復不能内部エラー NACK 受信 受信オーバーフローエラー/転送アンダーフローエラー アービトレーションロストエラー タイムアウトエラー

表 30.1 I²C の仕様 (2/2)

項目	内容
イベントリンク出力	<ul style="list-style-type: none"> • 通常 Rx データバッファフルイベント • 通常 Tx データバッファエンptyイベント • スタートコンディションイベント • ストップコンディションイベント • 送信終了イベント • NACK イベント • アービトレーションロストイベント • タイムアウトイベント
ウェイクアップ要因	スレーブアドレスのアドレス検出
モジュールストップ機能	モジュールストップ状態に設定して消費電力の削減が可能
TrustZone フィルタ	セキュリティ属性とプリビレッジ属性を設定可能

表 30.2 I3C 仕様 (1/3)

項目	内容
動作モード	マスタ (メインマスタ/セカンダリマスタ) モード/スレーブモードを選択可能
データハンドラ	<ul style="list-style-type: none"> • マスタ : <ul style="list-style-type: none"> - 優先 FIFO バッファ転送 - 通常 FIFO バッファ転送 • スレーブ : <ul style="list-style-type: none"> - 通常 FIFO バッファ転送
通信プロトコル	<ul style="list-style-type: none"> • SDR (I3C シングルデータレート) モード : 最大 12.5 Mbps <ul style="list-style-type: none"> - プライベートメッセージ - ブロードキャストメッセージ (共通コマンドコード) - ダイレクトメッセージ (共通コマンドコード) • HDR (I3C ハイデータレート) モード <ul style="list-style-type: none"> - HDR-DDR (デュアルデータレート) モード : 最大 25 Mbps - HDR-TSL (Ternary Symbol Legacy) モード : 最大 27.5 Mbps - HDR-TSP (Ternary Symbol Pure-bus) モード : 最大 39.5 Mbps • レガシー I²C メッセージ <ul style="list-style-type: none"> - ファストモード (Fm) : 0~400 kbps - ファストモードプラス (Fm+) : 0~1 Mbps
In-band 割り込み	<ul style="list-style-type: none"> • スレーブ割り込み要求 • バス権要求 (セカンダリマスタのみ)
アドレスフォーマット	7 ビットアドレス
アドレス検出	<ul style="list-style-type: none"> • スレーブアドレス (スタティックアドレスまたはダイナミックアドレス) • ブロードキャストアドレス (0x7E)
クロックストール	クロックストール能力
タイミングコントロール	<ul style="list-style-type: none"> • 同期タイミングコントロール <ul style="list-style-type: none"> - 同期モード : 同期基本モード • 非同期タイミングコントロール <ul style="list-style-type: none"> - 非同期モード 0 : 非同期基本モード - 非同期モード 1 : 非同期拡張モード

表 30.2 I3C 仕様 (2/3)

項目	内容
割り込み要因	<ul style="list-style-type: none"> 回復不能内部エラー 通常転送エラー 通常転送中断 通常応答キューフル 通常コマンドキューエンプティ 通常 IBI キューエンプティ/フル 通常 Rx データバッファフル 通常 Tx データバッファエンプティ 通常受信ステータスキューフル 優先応答キューフル 優先コマンドキューエンプティ 優先 Rx データバッファフル 優先 Tx データバッファエンプティ 優先転送エラー 優先転送中断 スタートコンディション検出 ストップコンディション検出 HDR 終了パターン検出 タイムアウト検出 同期タイミング MREF カウンタオーバーフロー MREF キャプチャ 追加マスタによるバスイベント ウェイクアップ条件検出
エラー検出	<ul style="list-style-type: none"> 回復不能内部エラー CRC エラー パリティエラー フレームエラー アドレスヘッダエラー アドレス NACK/ダイナミックアドレス割り当て NACK 受信オーバーフローエラー/転送アンダーフローエラー 中断 I²C 書き込みデータ転送に対し、NACK 受信 タイムアウトエラー
イベントリンク出力	<ul style="list-style-type: none"> 通常応答キューフルイベント 通常コマンドキューエンプティイベント 通常 IBI キューエンプティ/フル 通常 Rx データバッファフルイベント 通常 Tx データバッファエンプティイベント 通常受信ステータスキューフルイベント 優先応答キューフルイベント 優先コマンドキューエンプティイベント 優先 Rx データバッファフルイベント 優先 Tx データバッファエンプティイベント 回復不能内部エラーイベント 通常転送エラーイベント 通常転送中断イベント 優先転送エラーイベント 優先転送中断イベント スタートコンディションイベント ストップコンディションイベント HDR 終了パターンイベント タイムアウトイベント 同期タイミングイベント MREF カウンタオーバーフローイベント MREF キャプチャイベント 追加マスタによるバスイベント
ウェイクアップ要因	<ul style="list-style-type: none"> マスタ: IBI (START 条件検出) による SDA アサート スレーブ: ブロードキャストアドレス (0x7E) とスレーブアドレスのアドレス検出
モジュールストップ機能	モジュールストップ状態に設定して消費電力の削減が可能

表 30.2 I3C 仕様 (3/3)

項目	内容
TrustZone フィルタ	セキュリティ属性とプリビレッジ属性を設定可能

表 30.3 I3C 入出力端子

チャネル	端子名	I/O	機能
I3C	I3C_SCL0	I/O	I3C シリアルクロック入出力端子
	I3C_SDA0	I/O	I3C シリアルデータ入出力端子

注. 本章では、I3C_SCL は I3C_SCL0 を指し、I3C_SDA は I3C_SDA0 を指します。

30.1.2 ブロック図

図 30.1 に、本 I3C の主なコンポーネントを示します。




図 30.1 I3C ブロック図

30.2 レジスタの説明

30.2.1 PRTS : プロトコル選択レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x000

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	PRTMD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	PRTMD	プロトコルモード 0: I3C プロトコルモード 1: I ² C プロトコルモード	R/W
31:1	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3, P-TYPE3

PRTMD ビット (プロトコルモード)

PRTMD = 0 : I3C FIFO バッファ転送 (HCI と同等)

PRTMD = 1 : I²C シングルバッファ転送

30.2.2 BCTL : バスコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x014

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	BUSE	RSM	ABT	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	BMDS	—	—	—	—	—	—	INCBA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	INCBA	I3C ブロードキャストアドレスの包含(注1) 0: プライベート転送で、I3C ブロードキャストアドレスを含めない 1: プライベート転送で、I3C ブロードキャストアドレスを含める	R/W
6:1	—	読むと0が読めます。書く場合、0としてください。	R/W
7	BMDS	バスモード選択(注1) 0: レガシー包含バスモード禁止 1: レガシー包含 (ミックス) バスモード許可	R/W
28:8	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
29	ABT	中断(注1) 0: I3C が実行中 1: I3C が転送を中断する	R/W
30	RSM	レジューム(注2) 読み出し時の値： 0: I3C が実行中 1: I3C がサスペンド中	R/W
31	BUSE	バスイネーブル 0: I3C バス動作を禁止 1: I3C バス動作を許可	R/W

注. S-TYPE3、P-TYPE3

注1. このビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

注2. このビットはすべての I3C モードをサポートします。

INCBA ビット (I3C ブロードキャストアドレスの包含)

本ビットは、I3C ブロードキャストアドレス (0x7E) をプライベート転送に包含するかどうかを制御します。

I3C ブロードキャストアドレスをプライベート転送に包含しない場合、IBI のスレーブからの駆動ではアービトレーションできず、IBI の受信が遅延する可能性があります。

BMDS ビット (バスモード選択)

レガシー I²C デバイスが I3C バスに存在するかどうかを示します。本ビットを設定すると、I3C は常に HDR-TSL プロトコル (Ternary Symbol Legacy Inclusive Bus) を HDR-TS 転送に使用します。

特定の転送モード (SDR, DDR, HDRTS) は、コマンド単位ベースで制御されます。

I3C は、このフィールドを用いて、HDR-TS 転送用に TSL (1) または TSP (0) のどちらかを選択します。

ABT ビット (中断)

本ビットに 1 を設定すると、I3C は今発行している転送を完了する前に、I3C バスの制御を放棄します。

ABORT リクエストに対しては、I3C はデータバイトの転送または受信が完了した後で、I3C バスに STOP コンディションを発行します。

ドライバは、バス動作ができるように ABT ビットをクリアします。

BCTL.ABT を設定して ABORT 処理をしたときは、応答デスクリプターの ERR_STATUS を無視してください。

RSM ビット (レジューム)

本ビットは、Halt ステートに続けて I3C 動作を再開するために使用します。

I3C は、転送時に発生するいずれかの種類のエラーの結果として、PRSTDBG レジスタに示すように Halt ステートに遷移します。

エラーの種類は、NRSPQP、HRSPQP、NRSQP、NIBIQP レジスタの ERR_STATUS フィールドに示します。

I3C が Halt ステートに遷移したら、RSM ビットに値 1 を書き込む必要があります。それにより、I3C 動作を再開します。(次のコマンドによって) 一旦転送を再開すると、I3C は RSM ビットを自動的にクリアします。

BUSE ビット (バスイネーブル)

I3C によって、I3C バスの動作を許可または禁止します。

I3C を使用するときは、BUSE ビットを 1 にしてください。BUSE ビットを 1 にすると、I3C_SCL および I3C_SDA 端子は駆動状態になります。I3C を使用しないときは、BUSE ビットを 0 にしてください。BUSE ビットを 0 にすると、I3C_SCL および I3C_SDA 端子は非駆動状態になります。

ソフトウェアが本ビットを設定すると、初期化が完了したことと、I3C がプログラムされたレジスタ値を使用可能であることを合わせて確認します (例えば、IBI 検出による SCL 生成など)。本ビットが設定されないと、I3C は IBI 受信による SCL 生成を行いません。

I3C バスの動作は、それが動作中でもソフトウェアで禁止にできます。しかし、

- IBI 受信中に禁止要求が発生した場合、IBI 受信が完了するまで実際の禁止処理は発生しません。

- ソフトウェアがこのフィールドから値 0 を読み出したら、I3C バス動作の禁止処理が完了したことを示します。
コマンドがコマンドキューに残っていたら、BUSE を 0 に設定しないでください。

30.2.3 MSDVAD : マスタデバイスアドレスレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x018

Bit position:	31	30	29	28	27	26	25	24	23	22						16
Bit field:	MDYADV	—	—	—	—	—	—	—	—	MDYAD[6:0]						
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
22:16	MDYAD[6:0]	マスタダイナミックアドレス	R/W
30:23	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	MDYADV	マスタダイナミックアドレス有効 0: マスタダイナミックアドレスフィールドが無効である 1: マスタダイナミックアドレスフィールドが有効である	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタは I3C マスタモードをサポートします。

MDYAD[6:0]ビット (マスタダイナミックアドレス)

本フィールドは、I3C マスタダイナミックアドレスをプログラムするために使用します。I3C は、本アドレスを I3C インタフェースモード (スレーブまたはセカンダリマスタの役割) でのマスタトランザクションへの応答に使用します。

I3C メインマスタモードでは、ソフトウェアはそのダイナミックアドレスをセルフアサインするようにダイナミックアドレスをプログラムします。

MDYADV ビット (マスタダイナミックアドレス有効)

本ビットは、MDYAD フィールドが有効であるかどうかを示します。

I3C メインマスタモードでは、ユーザーはダイナミックアドレスをセルフアサインするように本ビットを 1 に設定します。

注. MSDVAD と BCTL の設定後 BUSE = 1 で、デバイスはメインマスタとして動作します。

MSDVAD 設定をしないで、SVDCT.TBCR76[1:0] = 00b (デバイスロールがスレーブ) 設定、および BCTL.BUSE = 1 設定をすると、デバイスはスレーブとして動作します。

MSDVAD 設定をしないで、MSDCTm.RBCR76[1:0] = 01b (デバイスロールがマスタ) 設定、および BCTL.BUSE = 1 設定をすると、デバイスはスレーブとして動作します。

30.2.4 RSTCTL : リセットコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x020

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	INTLRST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	HRDBRST	HTDBRST	HRSPQRST	HCMDQRST	—	—	RSQRST	IBIQRST	RDBRST	TDBRST	RSPQRST	CMDQRST	RI3CRST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RI3CRST	I3C ソフトウェアリセット 0: I3C リセットを解除する 1: I3C リセットを行う	R/W
1	CMDQRST	通常コマンドキューソフトウェアリセット(注1) 0: I3C の通常コマンドキューをフラッシュしない 1: I3C の通常コマンドキューをフラッシュする	R/W
2	RSPQRST	通常応答キューソフトウェアリセット(注1) 0: I3C の通常応答キューをフラッシュしない 1: I3C の通常応答キューをフラッシュする	R/W
3	TDBRST	通常送信データバッファソフトウェアリセット(注1) 0: I3C の通常送信データバッファをフラッシュしない 1: I3C の通常送信データバッファをフラッシュする	R/W
4	RDBRST	通常受信データバッファソフトウェアリセット(注1) 0: I3C の通常受信データバッファをフラッシュしない 1: I3C の通常受信データバッファをフラッシュする	R/W
5	IBIQRST	通常 IBI キューソフトウェアリセット(注1) 0: I3C の通常 IBI キューをフラッシュしない 1: I3C の通常 IBI キューをフラッシュする	R/W
6	RSQRST	通常受信ステータスキューソフトウェアリセット(注2) 0: I3C の通常受信ステータスキューをフラッシュしない 1: I3C の通常受信ステータスキューをフラッシュする	R/W
8:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	HCMDQRST	優先コマンドキューソフトウェアリセット(注3) 0: I3C の優先コマンドキューをフラッシュしない 1: I3C の優先コマンドキューをフラッシュする	R/W
10	HRSPQRST	優先レスポンスキューソフトウェアリセット(注3) 0: I3C の優先レスポンスキューをフラッシュしない 1: I3C の優先レスポンスキューをフラッシュする	R/W
11	HTDBRST	優先送信データバッファソフトウェアリセット(注3) 0: I3C の優先送信データバッファをフラッシュしない 1: I3C の優先送信データバッファをフラッシュする	R/W
12	HRDBRST	優先受信データバッファソフトウェアリセット(注3) 0: I3C の優先受信データバッファをフラッシュしない 1: I3C の優先受信データバッファをフラッシュする	R/W
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	INTLRST	内部ソフトウェアリセット 0: 一部のレジスタおよび内部状態の解放 1: 一部のレジスタおよび内部状態のリセット	R/W

ビット	シンボル	機能	R/W
31:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注 1. このビットはすべての I3C モードをサポートします。

注 2. このビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 3. このビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

各レジスタのリセットについては、「[30.6. リセットの説明](#)」を参照してください。

RI3CRST ビット (I3C ソフトウェアリセット)

ドライバでこのビットを 1 にすると、I3C はリセットし無効になります。

全レジスタはリセット値に復帰し、ソフトウェアは I3C を再度初期化します。

I3C のリセット完了時に、このフィールドは自動的にクリアされます。また、このフィールドは I3C の全てのキューもリセットします。

注. このフィールドに 1 の値を含む書き込みを行うと、不定の動作となることがあります。

CMDQRST ビット (通常コマンドキューソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の通常コマンドキューをフラッシュします。

通常コマンドキューのリセット完了時に、このフィールドは自動的にクリアされます。

RSPQRST ビット (通常応答キューソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の通常応答キューをフラッシュします。

通常応答キューのリセット完了時に、このフィールドは自動的にクリアされます。

TDBRST ビット (通常送信データバッファソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の通常送信データバッファをフラッシュします。

通常送信データバッファのリセット完了時に、このフィールドは自動的にクリアされます。

RDBRST ビット (通常受信データバッファソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の通常受信データバッファをフラッシュします。

通常受信データバッファのリセット完了時に、このフィールドは自動的にクリアされます。

IBIQRST ビット (通常 IBI キューソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の通常 IBI キューをフラッシュします。

通常 IBI キューのリセット完了時に、このフィールドは自動的にクリアされます。

RSQRST ビット (通常受信ステータスキューソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の通常受信ステータスキューをフラッシュします。

通常受信ステータスキューのリセット完了時に、このフィールドは自動的にクリアされます。

HCMDQRST ビット (優先コマンドキューソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の優先コマンドキューをフラッシュします。

優先コマンドキューのリセット完了時に、このフィールドは自動的にクリアされます。

HRSPQRST ビット (優先レスポンスキューソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の優先レスポンスキューをフラッシュします。

優先レスポンスキューのリセット完了時に、このフィールドは自動的にクリアされます。

HTDBRST ビット (優先送信データバッファソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の優先送信データバッファをフラッシュします。

優先送信データバッファのリセット完了時に、このフィールドは自動的にクリアされます。

HRDBRST ビット (優先受信データバッファソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の優先受信データバッファをフラッシュします。

優先受信データバッファのリセット完了時に、このフィールドは自動的にクリアされます。

INTLRST ビット (内部ソフトウェアリセット)

このビットを 1 にすると、一部のレジスタをリセットします。リセットされるレジスタの詳細は、「[30.6. リセットの説明](#)」を参照してください。

注. バス動作許可中に内部ソフトウェアリセットを設定するときは、I3C バスに接続された I3C スレーブからの IBI との競合を防ぐため、あらかじめ DISEC CCC を使用して I3C スレーブへの IBI 送信を禁止しておきます。

30.2.5 PRSST : 現在ステートレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x024

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	PRSS TWP	—	—	TRMD	—	CRMS	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	CRMS	現在のマスタ ^(注2) 0: マスタが現在のマスタではなく、転送を行う前にバスオーナーシップを要求し取得する必要がある 1: マスタが現在のマスタであり、その結果、転送を行うことができる	R/W ^(注1)
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	TRMD	送信/受信モード ^(注3) 0: 受信モード 1: 送信モード	R
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	PRSSTWP	現在ステートライトプロテクト ^(注2) 0: CRMS ビットは保護されます 1: CRMS ビットは書き込み可能である (対象ビットの値と同時に書き込みするとき)	W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注 1. PRSSTWP ビットが 1 のとき、CRMS ビットへの書き込みが可能です。

注 2. このビットは I²C モード、I3C マスタモード、および I3C セカンダリマスタモードをサポートします。

注 3. このビットは I²C モードをサポートします。

CRMS ビット (現在のマスタ)

各動作モードでの設定条件とリセット条件を示します。

動作モード [I²C/I3C 共通]

[0 になる条件]

- ソフトウェアで PRSST.CRMS に 0 を書いたとき

[1 になる条件]

- ソフトウェアで PRSST.CRMS に 1 を書いたとき

動作モード [I²C]

[0 になる条件]

- STOP 発行時
- マスタアービトレーションロスト時

[1 になる条件]

- START 発行時

動作モード [I3C メインマスタ]

[0 になる条件]

- ソフトウェアで MSDVAD.MDYADV に 0 を書いたとき
- セカンダリマスタから受信したバス権要求に ACK を応答した後、STOP を発行することで GETACCMST 送信が正常に終了したとき

[1 になる条件]

- ソフトウェアで MSDVAD.MDYADV に 1 を書いたとき
- セカンダリマスタに送信したバス権要求に ACK が応答された後、STOP を発行することで GETACCMST 受信が正常に終了したとき

動作モード [I3C セカンダリマスタ]

[0 になる条件]

- カレントマスタでないマスタから受信したバス権要求に ACK を応答した後、STOP を発行することで GETACCMST 送信が正常に終了したとき

[1 になる条件]

- カレントマスタに送信したバス権要求に ACK が応答された後、STOP を発行することで GETACCMST 受信が正常に終了したとき

PRSSST レジスタが、I3C の現在の状態を返します。

ステートには 2 つの部分があります。必須のレジスタと、デバッグ目的で追加オプションの PRSSST_DEBUG レジスタ (拡張機能リストのデバッグ機能レジスタを参照) です。

TRMD ビット (送信/受信モード)

送信モードであるか、受信モードであるかを示します。

I3C は、TRMD ビットが 0 のときは受信モード、1 のときは送信モードになります。このビットと CRMS ビットの組み合わせで I3C の動作モードを示します。

スタートコンディションの発行または検出時、および R/W# ビットの設定時に、TRMD ビットの値は自動的に 1 (送信モード) または 0 (受信モード) に変化します。

[1 になる条件]

- スタートコンディション発行要求によるスタートコンディションが正常に発行されたとき (CNDCTL.STCND ビットが 1 の状態で、スタートコンディションを検出したとき)
- 繰り返しのスタートコンディション発行要求による繰り返しのスタートコンディションが正常に発行されたとき (CNDCTL.SRCND ビットが 1 の状態で、繰り返しのスタートコンディションを検出したとき)
- マスタモード時、スレーブアドレスに付加した R/W# ビットが 0 になったとき
- スレーブモードで受信したアドレスが SVCTL レジスタで有効にしたアドレスと一致し、かつ R/W# ビットが 1 になったとき

[0 になる条件]

- ストップコンディションが検出されたとき
- BST.ALF フラグが 1 になったとき (アービトレーションロスト)

- マスタモード時、値が1の R/W#ビットが付加されたスレーブアドレスを受信したとき
- スレーブモード時、受信したスレーブアドレスが SVCTL レジスタで有効にしたアドレスと一致し、かつ受信した R/W#ビットの値が0のとき（ジェネラルコールアドレスを受信した場合を含む）
- スレーブモード時、繰り返しのスタートコンディションが検出されたとき（BCST.BFREF = 0、CRMS = 0の状態状態で繰り返しのスタートコンディションが検出されたとき）

PRSSTWP ビット（現在ステートライトプロテクト）

PRSSTWP は読むと0が読めます。

PRSST に書き込む場合、このビットに1を書き込むと同時に、CRMS ビットに書き込みが可能です。

30.2.6 INST : 内部ステータスレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x030

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	INEF	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	—	読むと0が読めます。書く場合、0としてください。	R/W
10	INEF	内部エラーフラグ 0: I3C 内部エラー未検出 1: I3C 内部エラー検出	R/W(注1)
31:11	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタはすべての I3C モードをサポートします。

注1. 0になる条件：1の状態を読んだ後、0を書き込んだとき

割り込みステータスレジスタは、発生した割り込みの状態を反映します。

ステータスフィールドは、0を書いてクリアするか、もしくはキュー動作に基づいてクリアされます。

INEF ビット（内部エラーフラグ）

本ビットが1のとき、I3C 内部エラーが検出されたことを示します。

本ビットが0のとき、I3C 内部エラーが検出されていないことを示します。

[1になる条件]

- 下記1.が満たされ、かつ下記2.~9.のいずれかが満たされたとき
 1. INSTE.INEE ビットが1であるとき
 2. 完全にフルになっている送信データバッファに送信データを書いたとき
 3. 完全にエンプティになっている受信データバッファから受信データを読んだとき
 4. 完全にフルになっているコマンドキューにコマンドディスクリプタを書いたとき
 5. 完全にエンプティになっている応答キューから応答ディスクリプタを読んだとき
 6. 完全にエンプティになっている受信ステータスキューから受信ステータスディスクリプタを読んだとき
 7. IBI キューが完全にエンプティであり、かつ PRSST.CRMS = 1 の状態で、IBI キューから IBI ステータスディスクリプタを読んだとき

- 8. IBI キューが完全にフルであり、かつ PRSST.CRMS = 0 の状態で、IBI キューに IBI データを書いたとき
- 9. 応答キュー、IBI キュー、または受信ステータスクューがオーバーフローしたとき

[0 になる条件]

- INEF ビット = 1 を読んだ後、INEF ビットに 0 を書いたとき

30.2.7 INSTE : 内部ステータス有効レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x034

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	INEE	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	INEE	内部エラー有効 0: INST.INEF 無効 1: INST.INEF 有効	R/W
31:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタはすべての I3C モードをサポートします。

INEE ビット (内部エラー有効)

本ビットが 1 のとき、I3C 内部エラー検出は有効です。

本ビットが 0 のとき、I3C 内部エラー検出は無効です。

30.2.8 INIE : 内部割り込み許可レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x038

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	INEIE	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	INEIE	内部エラー割り込み許可 0: 回復不能内部エラー割り込み信号を禁止する 1: 回復不能内部エラー割り込み信号を許可する	R/W

ビット	シンボル	機能	R/W
31:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタはすべての I3C モードをサポートします。

INEIE ビット (内部エラー割り込み許可)

本ビットを 1 に設定し、INEF を設定したとき、ハードウェアコントローラはホストに割り込みをアサートします。

30.2.9 INSTFC : 内部ステータス強制レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x03C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	INEFC	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	—	書く場合、0 としてください。	W
10	INEFC	内部エラー強制 0: 特定の割り込みを強制しない 1: 特定の割り込みを強制する	W
31:11	—	書く場合、0 としてください。	W

注. S-TYPE3, P-TYPE3

注. このレジスタはすべての I3C モードをサポートします。

INEFC ビット (内部エラー強制)

デバッグ用に、この割り込みを強制できるようにします。

30.2.10 DVCT : デバイス特性テーブルレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x044

Bit position:	31	30	29	28	27	26	25	24	23			19	18	17	16	
Bit field:	—	—	—	—	—	—	—	—	—	IDX[4:0]			—	—	—	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
18:0	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
23:19	IDX[4:0]	DCT テーブルインデックス I3C ENTDAА CCC のスタートインデックスとして使う、DCT の現在のインデックス	R
31:24	—	読むと 0 が読めます。	R

注. S-TYPE3, P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

IDX[4:0]ビット (DCT テーブルインデックス)

アドレス配置コマンドを用いた ENTDAА の際に、アービトレーションを取得したデバイスのすべての特性が一旦 DCT に書き込まれたら、このインデックスは 1 インクリメントします。

注. 本ビットによる ENTDAА の進捗の確認方法

1. ENTDAА コマンド発行のためのコマンドディスクリプタを設定する前に本ビットの値を読み出します。
2. ENTDAА コマンドを開始してから、本ビットの値が改訂されるまで (すなわち、前もって読み出した値から変化するまで)、それは最初のインデックス値 (コマンドディスクリプタの DEV_INDEX[4:0] に設定された値) で指定されたデバイスに割り当てられたダイナミックアドレスを示します。
3. 本ビットの値が更新された後、それはダイナミックアドレスがコマンドディスクリプタの DEV_INDEX[4:0] と DEV_COUNT[3:0] に設定された値に従って、最初のインデックス値以降のデバイスに割り当てられることを示します。

30.2.11 IBINCTL : IBI 通知コントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x058

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	NRSIR CTL	—	NRMR CTL	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
1	NRMRCTL	拒否されたマスタ要求コントロールの通知 0: 受信したマスタ要求が NACK されて、関連する DAT エントリの DVMRRJ フィールドに基づいて自動的に拒否されたとき、拒否された IBI ステータスを通常 IBI キューにパスしない 1: 受信したマスタ要求が NACK されて、関連する DAT エントリの DVMRRJ フィールドに基づいて自動的に拒否されたとき、拒否された IBI ステータスを通常 IBI キューにパスする	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	NRSIRCTL	拒否されたスレーブ割り込み要求コントロールの通知 0: 受信した SIR が NACK されて、関連する DAT エントリの DVSIRRJ フィールドに基づいて自動的に拒否されたとき、拒否された IBI ステータスを通常 IBI キューにパスしない 1: 受信した SIR が NACK されて、関連する DAT エントリの DVSIRRJ フィールドに基づいて自動的に拒否されたとき、拒否された IBI ステータスを通常 IBI キューにパスする	R/W
31:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

NRMRCTL ビット (拒否されたマスタ要求コントロールの通知)

それぞれのマスタ要求拒否のレポートを有効または無効にします。

NRSIRCTL ビット (拒否されたスレーブ割り込み要求コントロールの通知)

それぞれのスレーブ割り込み要求 (SIR) 拒否のレポートを有効または無効にします。

30.2.12 BFCTL : バス機能コントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x060

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	HSME	FMPE	—	SMBS	—	—	—	SCSY NE	—	—	—	—	—	SALE	NALE	MALE
Value after reset:	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	MALE	マスタアービトレーションロスト検出有効 0: マスタアービトレーションロスト検出は無効 アービトレーションロスト検出機能を無効にし、アービトレーションロスト発生による PRSST.CRMS、TRMD ビットの自動クリアを行わない 1: マスタアービトレーションロスト検出は有効 アービトレーションロスト検出機能を有効にし、アービトレーションロスト発生による PRSST.CRMS、TRMD ビットの自動クリアを行う	R/W
1	NALE	NACK 送信アービトレーションロスト検出有効 0: NACK 送信アービトレーションロスト検出は無効 1: NACK 送信アービトレーションロスト検出は有効	R/W
2	SALE	スレーブアービトレーションロスト検出有効 0: スレーブアービトレーションロスト検出は無効 1: スレーブアービトレーションロスト検出は有効	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	SCSYNE	SCL 同期回路有効 0: SCL 同期回路を使用しない 1: SCL 同期回路を使用する	R/W
11:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	SMBS	SMBus/I ² C バス選択 0: I ² C バスを選択 1: SMBus を選択	R/W
13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	FMPE	ファストモードプラス有効 0: I3C_SCL 端子と I3C_SDA 端子に対して Fm+のスローブ制御回路を使用しない (n = 0) 1: I3C_SCL 端子と I3C_SDA 端子に対して Fm+のスローブ制御回路を使用する (n = 0)	R/W
15	HSME	High-speed モード 0: High-speed モードは無効 1: High-speed モードは有効	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタは I2C モードをサポートします。

MALE ビット (マスタアービトレイションロスト検出有効)

マスタモード時にアービトレイションロスト検出機能を使用するかどうかを指定します。通常は、このビットを 1 にしてください。

NALE ビット (NACK 送信アービトレイションロスト検出有効)

受信モード時、NACK 送出中に ACK が検出された場合 (同じアドレスのスレーブがバス上に存在した場合や、2 つ以上のマスタが同時に同一のスレーブデバイスを選択しそれぞれ受信バイト数が異なる場合など) にアービトレイションロストを発生させるかどうかを選択します。

SALE ビット (スレーブアービトレイションロスト検出有効)

スレーブ送信モード時、送出中の値と異なる値がバス上で検出された場合 (同じアドレスのスレーブがバス上に存在した場合や、ノイズの影響などにより送信データと不一致が生じた場合など) にアービトレイションロストを発生させるかどうかを選択します。

SCSYNE ビット (SCL 同期回路有効)

SCL 入力クロックに対して、SCL クロックの同期化を行うかどうかを選択します。通常は、このビットを 1 にしてください。

SCSYNE ビットを 0 (SCL 同期回路を使用しない) にすると、I3C は SCL クロックを SCL 入力クロックと同期させません。この設定の場合、I3C_SCL ラインの状態にかかわらず、I3C は、STDBR および EXTBR レジスタで設定した転送速度の SCL クロックを出力します。そのため、I²C バスラインのバス負荷が規格値よりも大幅に大きい場合や、複数のマスタにおいて SCL クロック出力が重なった場合に、規格外の短い SCL クロックが出力される場合があります。また SCL 同期回路無効の場合、スタートコンディション・繰り返しのスタートコンディション・ストップコンディションの発行および SCL クロック追加出力の連続出力にも影響します。

本ビットは、設定した転送速度が出力されているかどうかを確認する場合などを除き 0 にしないでください。

FMPE ビット (ファストモードプラス有効)

スロープ制御回路をファストモードプラス[Fm+]用のスロープ制御回路を使用するかどうかを選択します。

FMPE ビットを 1 にすると I3C バスのファストモードプラス[Fm+]のスロープ制御仕様 (tof) に準拠したスロープ制御回路が選択されます。FMPE ビットを 0 にすると、I3C バスのスタンダードモード[Sm]およびファストモード[Fm]のスロープ制御仕様 (tof) に準拠したスロープ制御回路が選択されます。

通信速度を I3C バス仕様の ~1 Mbps (ファストモードプラス[Fm+]) の範囲内で使用する場合は、本ビットを 1 にしてください。それ以外の通信速度 (~100 kbps[Sm]、~400 kbps[Fm]) または SMBus (10 kbps~100 kbps) で使用する場合は、本ビットを 0 にしてください。

注. Hs モードで通信するとき、以下のように設定してください。

- Hs モードマスタコード (0000 1XXXb) をファストモードで送るとき、FMPE を 0 に設定します。
- Hs モードマスタコード (0000 1XXXb) をファストモードプラスで送るとき、FMPE を 1 に設定します。

HSME ビット (High-speed モード)

このビットは Hs モードで通信するために使用します。

このビットが 1 の場合、Hs モードマスタコードを認識し、Hs モード通信が可能です。

スタートコンディションを検出後、Hs モードマスタコード (0000 1XXXb) の送信を認識すると、NACK 応答を受信した後、繰り返しのスタートコンディションから Hs モード通信を開始します。

NACK 応答まで、STDBR に設定されたビットレートで通信します。そして、NACK 応答の受信後繰り返しのスタートコンディション発行から、EXTBR に設定されたビットレートに自動的に切り替わります。

ストップコンディションが検出されるまで Hs モードが継続します。

ストップコンディションを検出したとき、ビットレートは STDBR に設定されたビットレートに自動的に切り替わります。

注. このビットを 1 にした場合、Hs モードマスタコードを送信した後 NACK 応答を受信しても、BST.NACKDF ビットは設定されません。

30.2.13 SVCTL : スレーブコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x064

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	16	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	SVAE[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	HOAE	—	—	—	—	—	—	—	—	DVIDE	HSMC E	—	—	—	—	GCAE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	GCAE	ジェネラルコールアドレス有効(注1) 0: ジェネラルコールアドレス検出は無効 1: ジェネラルコールアドレス検出は有効	R/W
4:1	—	読むと0が読めます。書く場合、0としてください。	R/W
5	HSMCE	Hs モードマスタコード有効(注1) 0: Hs モードマスタコード検出は無効 1: Hs モードマスタコード検出は有効	R/W
6	DVIDE	デバイス ID アドレス有効(注1) 0: デバイス ID アドレス検出は無効 1: デバイス ID アドレス検出は有効	R/W
14:7	—	読むと0が読めます。書く場合、0としてください。	R/W
15	HOAE	ホストアドレス有効(注1) 0: ホストアドレス検出は無効 1: ホストアドレス検出は有効	R/W
18:16	SVAE[2:0]	スレーブアドレス有効 n (n = 0~2)(注2) 0: スレーブ n は無効 1: スレーブ n は有効	R/W
31:19	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3, P-TYPE3

注1. このビットは I²C モードをサポートします。

注2. これらのビットは I²C、I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

GCAE ビット (ジェネラルコールアドレス有効)

ジェネラルコールアドレス (0000 000b + 0 (write): All0) を受信した場合、無視するかどうかを選択します。このビットを1にした場合、受信したスレーブアドレスがジェネラルコールアドレスと一致すると、I3C は、SVDVADn.SVAD[9:0]ビット (n = 0~2) で設定したスレーブアドレスとは無関係に、受信したスレーブアドレスをジェネラルコールアドレスと認識し、データ受信動作を行います。

このビットを0にした場合、受信したスレーブアドレスは、ジェネラルコールアドレスと一致しても無視されません。

HSMCE ビット (Hs モードマスタコード有効)

スタートコンディション検出後の第1バイトに Hs モードマスタコード (00001xxx) を受信したことを認識して動作させるかどうかを選択します。

このビットを1にした場合、受信した最初のバイトが Hs モードマスタコードと一致しても、I3C は Hs モードマスタコードを受信していると認識します。

Hs モードマスタコードへの NACK 応答後の繰り返しのスタート後の1バイト目はスレーブアドレスとして認識し、SVDVADn.SVAD[9:0]ビット (n = 0~2) で設定されるスレーブアドレスと比較します。

アドレスが一致すると、R/W#ビット値に従って送信/受信動作を続けます。

ストップコンディションが検出されるまで Hs モードが継続します。

このビットを 0 にした場合、それが Hs モードマスタコードと一致しても、ストップコンディションを検出するまで I3C はパターンを無視します。

注. このビットを 1 にした場合、必ず SCSTRCTL.LACKTWE ビットを 0、SCSTRCTL.RWE ビットを 1 に設定してください。

DVIDE ビット (デバイス ID アドレス有効)

スタートコンディションまたは繰り返しのスタートコンディション検出後の第 1 バイトにデバイス ID アドレス (1111 100b) を受信した場合、デバイス ID アドレスと認識して動作させるかどうかを選択します。

このビットが 1 の場合、受信した第 1 バイトがデバイス ID アドレスと一致した場合、I3C はデバイス ID アドレスを受信したと認識します。続く R/W#ビットが 0 (write) の場合、I3C は第 2 バイト以降をスレーブアドレスとみなして、受信動作を継続します。

このビットが 0 の場合、I3C は受信した第 1 バイトがデバイス ID アドレスと一致してもそれを無視し、第 1 バイトを通常のスレーブアドレスと認識します。

デバイス ID アドレス検出機能の詳細については、(3) デバイス ID アドレス検出機能 [I²C モード] を参照してください。

HOAE ビット (ホストアドレス有効)

BFCTL.SMBS ビットが 1 の場合、ホストアドレス (0001 000b) を受信したとき、無視するかどうかを選択します。

SMBS ビット = 1 であるときにこのビットを 1 にした場合、受信したスレーブアドレスがホストアドレスと一致すると、I3C は、SVDVADn.SVAD[9:0]ビット (n = 0~2) で設定したスレーブアドレスとは無関係に、受信したスレーブアドレスをホストアドレスと認識し、受信動作を行います。

SMBS ビットまたは HOAE ビットが 0 の場合、受信したスレーブアドレスがホストアドレスと一致しても無視されます。

SVAE[2:0]ビット (スレーブアドレス有効 n (n = 0~2))

SVDVADn.SVAD[9:0]ビットで設定したスレーブアドレスを有効にするかどうかを選択します。

このビットを 1 にすると、SVAD[9:0]ビットで設定したスレーブアドレスが有効になり、受信したスレーブアドレスと比較されます。

このビットを 0 にすると、SVAD[9:0]ビットで設定したスレーブアドレスが無効になり、受信したスレーブアドレスと一致しても無視されます。

30.2.14 REFCKCTL : リファレンスクロックコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x070

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	0	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	IREFCKS[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	IREFCKS[2:0] ^(注1)	内部基準クロック選択 I3C の内部基準クロックソース (I3Cφ) を選択します。 0 0 0: TCLK/1 クロック 0 0 1: TCLK/2 クロック 0 1 0: TCLK/4 クロック 0 1 1: TCLK/8 クロック 1 0 0: TCLK/16 クロック 1 0 1: TCLK/32 クロック 1 1 0: TCLK/64 クロック 1 1 1: TCLK/128 クロック	R/W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注 1. I3C モードでは IREFCKS[2:0] ビットを 000b にしてください。

30.2.15 STDBR : スタンダードビットレートレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x074

Bit position:	31	30	29					24	23	22	21					16	
Bit field:	DSBR PO	—		SBRHP[5:0]				—	—		SBRLP[5:0]						
Value after reset:	0	0	1	1	1	1	1	1	0	0	1	1	1	1	1	1	
Bit position:								8	7							0	
Bit field:				SBRHO[7:0]						SBRLO[7:0]							
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	

ビット	シンボル	機能	R/W
7:0	SBRLO[7:0]	オーブンドレインでのスタンダードビットレート Low 幅 SCL クロックの Low 幅のカウント値 ^(注1)	R/W
15:8	SBRHO[7:0]	オーブンドレインでのスタンダードビットレート High 幅 SCL クロックの High 幅のカウント値 ^(注1)	R/W
21:16	SBRLP[5:0]	プッシュプルでのスタンダードビットレート Low 幅 ^(注2) SCL クロックの Low 幅のカウント値	R/W
23:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29:24	SBRHP[5:0]	プッシュプルでのスタンダードビットレート High 幅 ^(注3) SCL クロックの High 幅のカウント値	R/W
30	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	DSBRPO	オーブンドレインでのスタンダードビットレート幅の 2 倍化 ^(注4) 0: SBRHO[7:0]と SBRLO[7:0]に設定された時間幅の値を 2 倍の値にしない 1: SBRHO[7:0]と SBRLO[7:0]に設定された時間幅の値を 2 倍の値にする	R/W

注. S-TYPE3, P-TYPE3

注 1. これらのビットは I²C モード、I3C マスタモード、および I3C セカンダリマスタモードをサポートします。

注 2. これらのビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

注 3. これらのビットはすべての I3C モードをサポートします。

注 4. このビットは I²C モード、I3C マスタモード、および I3C セカンダリマスタモードをサポートします。

STDBR レジスタは、動作スピードに応じてビットレートを設定します。

- I²C モード : スタンダードモード / ファストモード / ファストモード+で通信するときのビットレート設定
- I3C マスタモード : コマンドディスクリプタの MODE ビットで選択されたビットレート設定
- I3C スレーブモード : I3C ビットレート設定

I²C 転送速度および SCL クロックのデューティ比は以下の式で算定します。

転送速度 = $1 / \{[(\text{High 幅} + \alpha^{(\text{注1})}) + (\text{Low 幅} + \alpha)] / I3C\phi^{(\text{注2})} + I3C_SCL \text{ ライン立ち上がり時間}[tr]^{(\text{注3})} + I3C_SCL \text{ ライン立ち下がり時間}[tf]^{(\text{注3})}\}$

デューティ比 = $\{I3C_SCL \text{ ライン立ち上がり時間}[tr] + (\text{High 幅} + \alpha) / I3C\phi\} / \{I3C_SCL \text{ ライン立ち下がり時間}[tf] + (\text{Low 幅} + \alpha) / I3C\phi\}$

注 1. α は、ノイズフィルタの段数に依存します。

注 2. $I3C\phi = TCLK \times \text{分周比}$

注 3. I3C_SCL ライン立ち上がり時間[tr]および I3C_SCL ライン立ち下がり時間[tf]は、バスライン総容量[Cb]とプルアップ抵抗[Rp]に依存します。詳細については、NXP 社の I²C バス仕様書を参照してください。

I3C 転送速度と SCL クロックのデューティ比は、次式で計算されます。

転送速度 = $1 / [(\text{High 幅} + \text{Low 幅}) / I3C\phi + I3C_SCL \text{ ライン立ち上がり時間}[tr] + I3C_SCL \text{ ライン立ち下がり時間}[tf]]$

デューティ比 = $[I3C_SCL \text{ ライン立ち上がり時間}[tr] + \text{High 幅} / I3C\phi] / [I3C_SCL \text{ ライン立ち下がり時間}[tf] + \text{Low 幅} / I3C\phi]$

SBRLO[7:0]ビット (オープンドレインでのスタンダードビットレート Low 幅)

SBRLO[7:0]ビットは、オープンドレインモードで SCL クロックの Low 幅の設定に使用するビットです。

I3C は、REFCKCTL.IREFCKS[2:0]ビットで指定した内部基準クロックソース (I3C ϕ) で Low 幅をカウントします。またこのビットは、SCL 自動 Low ホールド発生時（「30.3.2.3.6. クロックストレッチ機能 [I²C モード]」参照）のデータセットアップ時間確保に使用します。そのため I3C を I²C スレーブモードで使用する場合には、このビットにデータセットアップ時間(注1)より大きな値を設定してください。

デジタルノイズフィルタ回路を有効 (INCTL.DNFE ビット = 1) にした場合、SBRLO[7:0]ビットにはノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、INCTL.DNFS[3:0]ビットを参照してください。

注 1. データセットアップ時間 (tSU: DAT)

250 ns (~ 100 kbps : スタンダードモード [Sm])

100 ns (~ 400 kbps : ファストモード [Fm])

50 ns (~ 1 Mbps : ファストモードプラス [Fm+])

10 ns (~ 3.4 Mbps : Hs モード [HS])

SBRHO[7:0]ビット (オープンドレインでのスタンダードビットレート High 幅)

SBRHO[7:0]ビットは、オープンドレインモードで SCL クロックの High 幅の設定に使用されます。SBRHO[7:0]ビットはマスタモードで有効になります。I3C を常に I²C スレーブモードで使用する場合には、High 幅を設定する必要はありません。

I3C は、REFCKCTL.IREFCKS[2:0]ビットで指定した内部基準クロックソース (I3C ϕ) で High 幅をカウントします。

デジタルノイズフィルタ回路を有効 (INCTL.DNFE ビット = 1) にした場合、SBRHO[7:0]ビットにはノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、INCTL.DNFS[3:0]ビットを参照してください。

SBRLP[5:0]ビット (プッシュプルでのスタンダードビットレート Low 幅)

SBRLP[5:0]ビットは、プッシュプルモードで SCL クロックの Low 幅の設定に使用するビットです。

I3C は、REFCKCTL.IREFCKS[2:0]ビットで指定した内部基準クロックソース (I3C ϕ) で Low 幅をカウントします。

デジタルノイズフィルタ回路を有効 (INCTL.DNFE ビット = 1) にした場合、SBRLP[5:0]ビットにはノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、INCTL.DNFS[3:0]ビットを参照してください。

SBRHP[5:0]ビット (プッシュプルでのスタンダードビットレート High 幅)

SBRHP[5:0]ビットは、プッシュプルモードで SCL クロックの High 幅の設定に使用するビットです。

SBRHP[5:0]ビットはマスタモードで有効になります。I3C を常に I²C スレーブモードで使用する場合には、High 幅を設定する必要はありません。

I3C は、REFCKCTL.IREFCKS[2:0] ビットで指定した内部基準クロックソース (I3Cφ) で High 幅をカウントします。

デジタルノイズフィルタ回路を有効 (INCTL.DNFE ビット = 1) にした場合、SBRHP[5:0] ビットにはノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、INCTL.DNFS[3:0] ビットを参照してください。

DSBRPO ビット (オープンドレインでのスタンダードビットレート幅の 2 倍化)

DSBRPO = 1 のとき、SBRHO[7:0] に設定された High 幅の値を 2 倍の値にして使用し、SBRLO[7:0] に設定された Low 幅の値を 2 倍の値にして使用してください。

表 30.4 各モードでの設定の要件と使用法

ビット名	デバイスモード				
	I ² C マスタ	I ² C スレーブ	I3C マスタ	I3C セカンダリマスタ	I3C スレーブ
SBRHP[5:0]	使用禁止	使用禁止	設定要 ^(注3)	設定要 ^(注4)	設定要 ^(注6)
SBRLP[5:0]	使用禁止	使用禁止	設定要 ^(注3)	設定要 ^(注5)	使用禁止
SBRHO[7:0]	設定要 ^(注1)	使用禁止	設定要 ^(注3)	設定要 ^(注5)	使用禁止
SBRLO[7:0]	設定要 ^(注1)	設定要 ^(注2)	設定要 ^(注3)	設定要 ^(注5)	使用禁止

注 1. 設定値は、スタンダードモード、ファストモード、およびファストモード+のデータレートに使用されます。

注 2. 設定値は、SCL 自動 Low ホールド動作のデータセットアップ時間に使用されます。

注 3. 設定値は、各通信モードのデータレートに使用されます。

注 4. I3C マスタで動作するとき、設定値は各通信モードのデータレートに使用されます。
I3C スレーブで動作するとき、設定値は HDR-TSP/TSL モードのデータレートに使用されます。

注 5. I3C マスタで動作するとき、設定値は各通信モードのデータレートに使用されます。
I3C スレーブで動作するときは、使用しないでください。

注 6. 設定値は、HDR-TSP/TSL モードのデータレートに使用されます。

30.2.16 EXTBR : 拡張ビットレートレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x078

Bit position: 31 29 24 21 16 15 8 7 0

Bit field:	—	—	EBRHP[5:0]	—	—	EBRLP[5:0]	EBRHO[7:0]	EBRLO[7:0]
------------	---	---	------------	---	---	------------	------------	------------

Value after reset: 0 0 1 1 1 1 1 1 0 0 1

ビット	シンボル	機能	R/W
7:0	EBRLO[7:0]	オープンドレインでの拡張ビットレート Low 幅 ^(注1) SCL クロックの Low 幅のカウント値	R/W
15:8	EBRHO[7:0]	オープンドレインでの拡張ビットレート High 幅 ^(注1) SCL クロックの High 幅のカウント値	R/W
21:16	EBRLP[5:0]	プッシュプルでの拡張ビットレート Low 幅 ^(注2) SCL クロックの Low 幅のカウント値	R/W
23:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29:24	EBRHP[5:0]	プッシュプルでの拡張ビットレート High 幅 ^(注2) SCL クロックの High 幅のカウント値	R/W
31:30	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注 1. これらのビットは I²C モード、I3C マスタモード、および I3C セカンダリマスタモードをサポートします。

注 2. これらのビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

EXTBR レジスタは、動作スピードに応じてビットレートを設定します。

- I²C モード : ハイスピードモードでの通信用ビットレート設定

- I3C マスタモード：コマンドディスクリプタの MODE ビットで選択されたビットレート設定
- I3C スレーブモード：不使用

EBRLO[7:0]ビット（オープンドレインでの拡張ビットレート Low 幅）

詳細は、「30.2.15. STDBR：スタンダードビットレートレジスタ」の SBRLO[7:0]ビットを参照してください。SBRHO と SBRLO は EBRHO[7:0]と EBRLO[7:0]とみなしてください。

EBRHO[7:0]ビット（オープンドレインでの拡張ビットレート High 幅）

詳細は、「30.2.15. STDBR：スタンダードビットレートレジスタ」の SBRHO[7:0]ビットを参照してください。SBRHO と SBRLO は EBRHO[7:0]と EBRLO[7:0]とみなしてください。

EBRLP[5:0]ビット（プッシュプルでの拡張ビットレート Low 幅）

詳細は、「30.2.15. STDBR：スタンダードビットレートレジスタ」の SBRLP[5:0]ビットを参照してください。SBRHP と SBRLP は EBRHP[5:0]と EBRLP[5:0]とみなしてください。

EBRHP[5:0]ビット（プッシュプルでの拡張ビットレート High 幅）

詳細は、「30.2.15. STDBR：スタンダードビットレートレジスタ」の SBRHP[5:0]ビットを参照してください。SBRHP と SBRLP は EBRHP[5:0]と EBRLP[5:0]とみなしてください。

表 30.5 各モードでの設定の要件と使用法

ビット名	デバイスモード				
	I ² C マスタ	I ² C スレーブ	I3C マスタ	I3C セカンダリマスタ	I3C スレーブ
EBRHP[5:0]	使用禁止	使用禁止	設定要(注3)	設定要(注4)	使用禁止
EBRLP[5:0]	使用禁止	使用禁止	設定要(注3)	設定要(注4)	使用禁止
EBRHO[7:0]	設定要(注1)	使用禁止	設定要(注3)	設定要(注4)	使用禁止
EBRLO[7:0]	設定要(注1)	設定要(注2)	設定要(注3)	設定要(注4)	使用禁止


- 注 1. 設定値は、High-Speed モードのデータレートに使用されます。
 注 2. 設定値は、Hs モードでの SCL 自動 Low ホールド動作のデータセットアップ時間に使用されます。
 注 3. 設定値は、各通信モードのデータレートに使用されます。
 注 4. I3C マスタで動作するとき、設定値は各通信モードのデータレートに使用されます。I3C スレーブで動作するときは、使用しないでください。

30.2.17 BFRECDT：バスフリー状態検出時間レジスタ

Base address: I3C = 0x4035_F000
 I3C_NS = 0x5035_F000

Offset address: 0x07C

Bit position: 31 9 8 0



Value after reset: 0

ビット	シンボル	機能	R/W
8:0	FRECYC[8:0]	バスフリー状態検出サイクル カウント値は、バスフリー状態を検出する期間	R/W
31:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

FRECYC[8:0]ビット（バスフリー状態検出サイクル）

I3C は、I3C_φ でバスフリー状態を検出する期間をカウントします。

バスフリー期間を設定します。このバスフリー期間は、REFCKCTL.IREFCKS[2:0]ビットで指定した内部基準クロック (I3C_φ) でカウントします。バスフリー検出の動作については、BCST.BFREF フラグを参照してください。

30.2.18 BAVLCDT : バス利用可能状態検出時間レジスタ


Base address: I3C = 0x4035_F000
 I3C_NS = 0x5035_F000

Offset address: 0x080

Bit position: 31

9 8

0



Value after reset: 0

ビット	シンボル	機能	R/W
8:0	AVLCYC[8:0]	バス利用可能状態検出サイクル カウント値は、バス利用可能状態を検出する期間	R/W
31:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタはすべての I3C モードをサポートします。

AVLCYC[8:0]ビット (バス利用可能状態検出サイクル)

I3C は、I3Cφ でバス利用可能状態を検出する期間をカウントします。

これらのビットは、バス利用可能期間を設定します。このバス利用可能期間は、REFCKCTL.IREFCKS[2:0]ビットで指定した内部基準クロック (I3Cφ) でカウントします。バス利用可能検出の動作については、BCST.BAVLF フラグを参照してください。

30.2.19 BIDLCDT : バスアイドル状態検出時間レジスタ

Base address: I3C = 0x4035_F000
 I3C_NS = 0x5035_F000

Offset address: 0x084

Bit position: 31

18 17

0



Value after reset: 0

ビット	シンボル	機能	R/W
17:0	IDLCYC[17:0]	バスアイドル状態検出サイクル カウント値は、バスアイドル状態を検出する期間	R/W
31:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタはすべての I3C モードをサポートします。

IDLCYC[17:0]ビット (バスアイドル状態検出サイクル)

I3C は、I3Cφ でバスアイドル状態を検出する期間をカウントします。

これらのビットは、バスアイドル期間を設定します。このバスアイドル期間は、REFCKCTL.IREFCKS[2:0]ビットで指定した内部基準クロック (I3Cφ) でカウントします。バスアイドル検出の動作については、BCST.BAVLF フラグを参照してください。

30.2.20 OUTCTL : 出力コントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x088

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	8	7	6	5	4	3	2	1	0	
Bit field:	SDODCS	—	—	—	—	SDOD[2:0]	—	—	—	EXCYC	—	SOCWP	SCOC	SDOC		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	

ビット	シンボル	機能	R/W
0	SDOC	SDA 出力制御(注1) 0: I3C は I3C_SDA 端子を Low にする 1: I3C は I3C_SDA 端子を解放する	R/W
1	SCOC	SCL 出力制御(注1) 外部プルアップ抵抗により High 出力 0: I3C は I3C_SCL 端子を Low にする 1: I3C は I3C_SCL 端子を解放する	R/W
2	SOCWP	SCL/SDA 出力制御ライトプロテクト(注1) 0: SCOC、SDOC ビットを保護 1: ビット SCOC および SDOC は書き込み可能である (対象ビットの値と同時に書き込みするとき) 読むと 0 が読めます。	W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	EXCYC	SCL クロック追加出力(注3) 1 クロック出力後、自動的に 0 になる 0: SCL クロックを追加で出力しない (通常状態) 1: SCL クロックを追加で出力する	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10:8	SDOD[2:0]	SDA 出力遅延(注2) 0 0 0: 出力遅延なし 0 0 1: 1 I3Cφ サイクル (OUTCTL.SDODCS = 0 のとき (I3Cφ)) 1 または 2 I3Cφ サイクル (OUTCTL.SDODCS = 1 のとき (I3Cφ/2)) 0 1 0: 2 I3Cφ サイクル (OUTCTL.SDODCS = 0 のとき (I3Cφ)) 3 または 4 I3Cφ サイクル (OUTCTL.SDODCS = 1 のとき (I3Cφ/2)) 0 1 1: 3 I3Cφ サイクル (OUTCTL.SDODCS = 0 のとき (I3Cφ)) 5 または 6 I3Cφ サイクル (OUTCTL.SDODCS = 1 のとき (I3Cφ/2)) 1 0 0: 4 I3Cφ サイクル (OUTCTL.SDODCS = 0 のとき (I3Cφ)) 7 または 8 I3Cφ サイクル (OUTCTL.SDODCS = 1 のとき (I3Cφ/2)) 1 0 1: 5 I3Cφ サイクル (OUTCTL.SDODCS = 0 のとき (I3Cφ)) 9 または 10 I3Cφ サイクル (OUTCTL.SDODCS = 1 のとき (I3Cφ/2)) 1 1 0: 6 I3Cφ サイクル (OUTCTL.SDODCS = 0 のとき (I3Cφ)) 11 または 12 I3Cφ サイクル (OUTCTL.SDODCS = 1 のとき (I3Cφ/2)) 1 1 1: 7 I3Cφ サイクル (OUTCTL.SDODCS = 0 のとき (I3Cφ)) 13 または 14 I3Cφ サイクル (OUTCTL.SDODCS = 1 のとき (I3Cφ/2))	R/W
14:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	SDODCS	SDA 出力遅延カウンタのクロックソース選択(注3) 0: SDA 出力遅延カウンタのクロックソースに内部基準クロック (I3Cφ) を選択 1: SDA 出力遅延カウンタのクロックソースに内部基準クロックの 2 分周 (I3Cφ/2) を選択(注4)	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注 1. このビットは I²C モード、I3C マスタモード、および I3C セカンダリマスタモードをサポートします。

- 注2. これらのビットは I²C モードをサポートします。
 注3. このビットは I²C モードをサポートします。
 注4. SCL が Low のときのみ SDODCS = 1 (I3Cφ/2) の設定が有効になります。SCL が High のとき SDODCS = 1 の設定は無効となり、クロックソースは内部基準クロック (I3Cφ) となります。

SDOC ビット (SDA 出力制御)、SCOC ビット (SCL 出力制御)

本 I3C が出力する SDA_n 信号、I3C_SDA および I3C_SCL 信号を直接操作するためのビットです。

これらのビットに値を書く場合は、同時に SOCWP ビットにも 1 を書いてください。

これらのビットを設定した結果は、入力バッファを介して I3C に入力されます。スレーブモードに設定していると、ビットの設定によってはスタートコンディションを検出してバスを解放することがあります。

スタートコンディション、ストップコンディション、繰り返しスタートコンディションの期間中、または送受信中に、これらのビットを書き換えしないでください。これらの期間に書き換えた場合の動作は保証されません。

EXCYC ビット (SCL クロック追加出力)

SCL クロックを 1 クロック単位で追加出力をする機能で、デバッグ時またはエラー処理時に使用します。

通常動作では、本ビットを 0 にしてください。通常の通信状態でこのビットを 1 にすると、通信エラーの原因になります。

この機能の詳細については、「30.3.2.3.11. ポートコントロール」、(I) SCL クロック追加出力機能を参照してください。

30.2.21 INCTL : 入力コントロールレジスタ

Base address: I3C = 0x4035_F000
 I3C_NS = 0x5035_F000

Offset address: 0x08C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	0		
Bit field:	—	—	—	—	—	—	—	—	—	—	—	DNFE	DNFS[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	1	1	0	1	0	0	0	0

ビット	シンボル	機能	R/W
3:0	DNFS[3:0]	デジタルノイズフィルタ段数選択 0x0: 1I3Cφ サイクル以下のノイズを除去 (フィルタは 1 段) 0x1: 2 I3Cφ サイクル以下のノイズを除去 (フィルタは 2 段) 0x2: 3 I3Cφ サイクル以下のノイズを除去 (フィルタは 3 段) 0x3: 4 I3Cφ サイクル以下のノイズを除去 (フィルタは 4 段) 0x4: 5 I3Cφ サイクル以下のノイズを除去 (フィルタは 5 段) ⋮ 0xF: 16 I3Cφ サイクル以下のノイズを除去 (フィルタは 16 段)	R/W
4	DNFE	デジタルノイズフィルタ回路イネーブル 0: デジタルノイズフィルタ回路を使用しない 1: デジタルノイズフィルタ回路を使用する	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7:6	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I²C モードをサポートします。

DNFS[3:0] ビット (デジタルノイズフィルタ段数選択)

デジタルノイズフィルタの段数を選択します。

デジタルノイズフィルタ機能の詳細については、「30.3.2.6.3. デジタルノイズフィルタ回路 [I²C モード]」を参照してください。

I²C High-speed モードでは、I3C はノイズフィルタの段数をその 1/4 に自動的に変更します。

- 注.
- ノイズフィルタで除去するノイズ幅は、I3C_SCL ラインの High 幅または Low 幅よりも狭くなるように設定してください。ノイズ幅の設定が [SCL クロックの幅 : High 幅または Low 幅のいずれか短い方] - [1.5 内部基準クロック (I3C ϕ) サイクル] の値以上の場合、SCL クロックは I3C のノイズフィルタ機能によりノイズとみなされ、I3C が正常に動作しない可能性があります。
 - I²C High-speed モードでは、DNFS [3:0] ビットは無視され、フィルタの段数の 1~4 はその上位 2 ビットで選択されます。

30.2.22 TMOCTL : タイムアウトコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x090

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	TOMDS[1:0]	TOHCTL	TOLCTL	—	—	—	—	TODTS[1:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0

ビット	シンボル	機能	R/W
1:0	TODTS[1:0]	タイムアウト検出時間選択 0 0: 16 ビットタイムアウト 0 1: 14 ビットタイムアウト 1 0: 8 ビットタイムアウト 1 1: 6 ビットタイムアウト	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	TOLCTL	タイムアウト L カウント制御 0: I3C_SCL ラインが Low の間カウント無効 1: I3C_SCL ラインが Low の間カウント有効	R/W
5	TOHCTL	タイムアウト H カウント制御 0: I3C_SCL ラインが High の間カウント無効 1: I3C_SCL ラインが High の間カウント有効	R/W
7:6	TOMDS[1:0]	タイムアウト動作モード選択 0 0: タイムアウトを以下の条件で検出します。 <ul style="list-style-type: none"> マスタモードで、バスビジー (BCST.BFREF = 0) スレーブモードで、I3C のスレーブアドレスが検出され、バスビジー スタートコンディション発行要求中 (CNDCTL.STCND = 1) で、バスフリー (BCST.BFREF = 1) 0 1: タイムアウトをバスビジーのときに検出する 1 0: タイムアウトをバスフリーのときに検出する 1 1: 設定禁止	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

TODTS[1:0] ビット (タイムアウト検出時間選択)

タイムアウト検出機能有効時 (BSTE.TODE ビット = 1) に、タイムアウト検出時間を選択するビットです。

これらのビットが 00b に設定されているとき、タイムアウト検出用の内部カウンタは 16 ビットカウンタとして機能します。

これらのビットが 01b に設定されているとき、このカウンタは 14 ビットカウンタとして機能します。

これらのビットが 10b に設定されているとき、このカウンタは 8 ビットカウンタとして機能します。

これらのビットが 11b に設定されているとき、このカウンタは 6 ビットカウンタとして機能します。

I3C_SCL ラインが、このカウンタを TOHCTL ビットと TOLCTL ビットの指定通り動作させる状態にあるとき、このカウンタは内部基準クロック (I3Cφ) をカウントソースとして同期してアップカウントを行います。

タイムアウト検出機能の詳細については、「30.3.2.4.5. タイムアウトエラー検出機能」を参照してください。

TOLCTL ビット (タイムアウト L カウント制御)

このビットはタイムアウト機能有効時 (BSTE.TODE ビット = 1) に、I3C_SCL ラインが Low 期間中にタイムアウト機能の内部カウンタのカウントアップを有効にするか無効にするかを選択するために使用されます。

TOHCTL ビット (タイムアウト H カウント制御)

このビットはタイムアウト機能有効時 (BSTE.TODE ビット = 1) に、I3C_SCL ラインが High 期間中にタイムアウト機能の内部カウンタのカウントアップを有効にするか無効にするかを選択するために使用されます。

TOMDS[1:0] ビット (タイムアウト動作モード選択)

タイムアウト検出機能有効時に、タイムアウト検出条件を選択するビットです。

注. I²C スレーブと動作するとき、10 ビットアドレスフォーマットでの通信時に上位アドレス一致を検出すると、タイムアウトカウントを開始します。

30.2.23 WUCTL : ウェイクアップユニットコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x098

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	WUFE	WUFSYNE	—	WUANFS	—	—	—	WUACKS
Value after reset:	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	WUACKS	ウェイクアップアクノリッジ選択 ^(注1) RSTCTL.INTLRST ビット、WUACKS ビットを組み合わせた 4 つの応答モードを選択します。詳細を、表 30.6 に示します。	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	WUANFS	ウェイクアップアナログノイズフィルタ選択 ^(注1) 0: ウェイクアップアナログフィルタを追加しない 1: ウェイクアップアナログフィルタを追加する	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	WUFSYNE	ウェイクアップ機能 PCLK 同期有効 0: I3C 非同期回路有効 1: I3C 同期回路有効	R/W
7	WUFE	ウェイクアップ機能有効 ウェイクアップ動作中は、WUFE = 0 に設定しないでください。 0: ウェイクアップ機能無効 1: ウェイクアップ機能有効	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注 1. このビットは I²C モードをサポートします。

表 30.6 ウェイクアップモード

INTLRST	WUACKS	動作モード	内容
0	0	ノーマルウェイクアップモード 1	SCL の 9 クロック目で ACK 応答し、9 クロック目の後に SCL の Low ホールドを行う。
0	1	ノーマルウェイクアップモード 2	即時 ACK 応答せず、SCL クロックの 8 クロック目と 9 クロック目の間で SCL の Low ホールドを行う。SCL クロックの 9 クロック目で SCL の Low ホールドを解除し ACK 応答する。
1	0	コマンドリカバリモード	SCL クロックの 9 クロック目で ACK 応答し、SCL の Low ホールドは行わない。
1	1	EEP 応答モード	SCL クロックの 9 クロック目で NACK 応答し、SCL の Low ホールドは行わない。

注. ウェイクアップモード 2 では、HS モードを使用できません。

WUFSYNE ビット (ウェイクアップ機能 PCLK 同期有効)

PCLK 同期動作と PCLK 非同期動作の間の切り替えに使用します。

ウェイクアップ機能有効 (WUCTL.WUFE ビット = 1) のとき、WUASYNF フラグと組み合わせて使用します。

[PCLK 同期動作から PCLK 非同期動作に切り替え時]

WUFSYNE = 0 である間に WUASYNF フラグが 1 に設定されたとき、I3C 動作は BCST.BFREF フラグ = 1 である間に PCLK 非同期動作に変わります。

受信は、PCLK 非同期動作 (ウェイクアップイベント検出動作) に切り替わった後は PCLK の動作状態に関係なく (PCLK 停止状態で) 実行されます。

[PCLK 非同期動作から PCLK 同期動作に切り替え時]

以下の条件で、I3C 動作は PCLK 同期動作に変わります。(同時に WUFSYNE フラグは 0 になります。)

WUFSYNE ビットを 1 にした直後に、ウェイクアップイベントを検出した場合

WUFSYNE ビットを 1 にした後にストップコンディションを検出したときに、ウェイクアップイベントを検出しない場合

[1 になる条件]

- WUFSYNE ビットに 1 を書いたとき
- WUCTL.WUFE = 0 のとき

[0 になる条件]

- WUFSYNE ビットに 0 を書いたとき

30.2.24 ACKCTL : アクノリッジコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x0A0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	ACKT WP	ACKT	ACKR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ACKR	Acknowledge 受信 0: アクノリッジビットに 0 を受信 (ACK 受信) 1: アクノリッジビットに 1 を受信 (NACK 受信)	R
1	ACKT	Acknowledge 送信 0: アクノリッジビットに 0 を送出 (ACK 送信) 1: アクノリッジビットに 1 を送出 (NACK 送信)	R/W
2	ACKTWP	ACKT ライトプロテクト 0: ACKT ビットは保護される 1: ACKT ビットは書き込み可能である (対象ビットの値と同時に書き込みするとき) 読むと 0 が読めます。	W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタは I²C モードをサポートします。

ACKR ビット (Acknowledge 受信)

送信モード時に受信デバイスから受け取ったアクノリッジビットの内容を格納します。

[1 になる条件]

- PRSST.TRMD ビットが 1 の状態で、アクノリッジビットに 1 を受信したとき

[0 になる条件]

- PRSST.TRMD ビットが 1 の状態で、アクノリッジビットに 0 を受信したとき

ACKT ビット (Acknowledge 送信)

[1 になる条件]

- ACKT ビットに 1 を書いて、同時に ACKTWP ビットにも 1 を書いたとき

[0 になる条件]

- ACKT ビットに 0 を書いて、同時に ACKTWP ビットにも 1 を書いたとき
- ストップコンディションが検出されたとき (CNDCTL.SPCND ビットが 1 の状態で、ストップコンディションが検出されたとき)

注. ACKT ビットは I²C スレーブモード時に 0 にしてください。

ACKTWP ビット (ACKT ライトプロテクト)

ACKT ビットへの書き込みを制御します。

ACKT ビットに書き込む場合、このビットに 1 を書き込むと同時に、ACKT ビットに書き込みが可能です。

読むと 0 が読めます。

30.2.25 SCSTRCTL : SCL ストレッチコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x0A4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RWE	ACKT WE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ACKTWE	アクノリッジ送信ウェイト許可 0: SCL クロックの 9 クロック目の立ち上がり時に NTST.RDBFF0 を設定 (8 クロック目の立ち下がり で I3C_SCL ラインの Low ホールドを行わない) 1: SCL クロックの 8 クロック目の立ち上がり時に NTST.RDBFF0 を設定 (8 クロック目の立ち下がり で I3C_SCL ラインの Low ホールドを行う) Low ホールドは ACKCTL.ACKT ビットへの書き込みで解除	R/W
1	RWE	受信ウェイト許可 0: ウェイトなし (9 クロック目と 1 クロック目の間に Low ホールドを行わない) 1: ウェイトあり (9 クロック目と 1 クロック目の間に Low ホールドを行う) Low ホールドは NTDTBP0 レジスタの読み出しで解除	R/W
31:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタは I²C モードをサポートします。

ACKTWE ビット (アクノリッジ送信ウェイト許可)

受信モードにおいて NTST.RDBFF0 フラグのセットタイミングおよび SCL クロックの 8 クロック目の立ち下がり で I3C_SCL ラインの Low ホールドを行うかどうかを選択します。

ACKTWE ビットが 0 のとき、SCL クロックの 8 クロック目の立ち下がり で I3C_SCL ラインの Low ホールドは行わず、SCL クロックの 9 クロック目の立ち上がり で NTST.RDBFF0 フラグを 1 にします。

ACKTWE ビットが 1 のとき、SCL クロックの 8 クロック目の立ち上がり で NTST.RDBFF0 フラグを 1 にし、SCL クロックの 8 クロック目の立ち下がり で I3C_SCL ラインの Low ホールドを行います。この I3C_SCL ラインの Low ホールドは ACKCTL.ACKT ビットへの書き込みにより解除されます。

この設定でデータを受信した後、アクノリッジビット送出前に、I3C_SCL ラインは自動的に Low ホールドされます。これにより、受信データの内容に応じて ACK (ACKCTL.ACKT ビットが 0) または NACK (ACKCTL.ACKT ビットが 1) を送出する処理が可能となります。

RWE ビット (受信ウェイト許可)

受信モードにおいて 1 バイト受信ごとに、受信データバッファ (NTDTBP0 レジスタ) の読み出しが完了するまで、SCL クロックの 9 クロック目と 1 クロック目の間を Low にホールドするかどうかを制御します。

RWE ビットが 0 のとき、SCL クロックの 9 クロック目と 1 クロック目の間の Low ホールドは行わず、受信動作をそのまま続けます。ACKTWE ビットと RWE ビットがともに 0 のとき、ダブルバッファによる連続受信動作が可能です。

RWE ビットが 1 のとき、1 バイト受信ごとに、9 クロック目の立ち下がり以降、NTDTBP0 レジスタ値が読み出されるまでの間、I3C_SCL ラインを Low にホールドします。

これによって、1 バイトごとの受信動作が可能になります。

注. RWE ビットを読み出す場合は、NTDTBP0 レジスタを先に読んでください。

30.2.26 SCSTLCTL : SCL ストールコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x0B0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	ACKP E	PARP E	—	AAPE	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15															0
Bit field:	STLCYC[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	STLCYC[15:0]	ストールサイクル ストール期間のカウンタ設定 (I3Cφ サイクル)。各フェーズ共通。	R/W
27:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28	AAPE	アドレス配置フェーズイネーブル アドレス配置の最初のビットでストール可能なビットを有効にします。 0: アドレス配置フェーズで、SCL クロックをストールしない 1: アドレス配置フェーズで、SCL クロックをストールする	R/W
29	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
30	PARPE	パリティフェーズイネーブル パリティビット期間のストール許可ビット 0: パリティビット期間で、SCL クロックをストールしない 1: パリティビット期間で、SCL クロックをストールする	R/W
31	ACKPE	ACK フェーズイネーブル ACK/NACK フェーズのストール許可ビット 0: ACK/NACK フェーズで、SCL クロックをストールしない 1: ACK/NACK フェーズで、SCL クロックをストールする	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

レジスタの設定は、5.1.2.5 MIPI I3C 仕様 v1.0 のマスタクロックストールに従います。バス性能が低下するため、その使用は必要時のみにしてください。

STLCYC[15:0]ビット (ストールサイクル)

これらのビットは、SCL ストール期間を設定します。この SCL ストール期間は、内部基準クロック (I3Cφ) でカウントします。これは、各フェーズの許可ビットに共通のカウンタです。

AAPE ビット (アドレス配置フェーズイネーブル)

入力ダイナミックアドレス配置 CCC コマンドのアドレス配置フェーズの最初のビットの Low 期間の間、マスタが SCL をストールできます。スレーブの BCR と DCR に基づいてダイナミックアドレスをデバイスに配置することで、時間を稼ぐことができます。ただし、ダイナミックアドレス配置手順は、DATBASm (m=0~7) レジスタに設定されたダイナミックアドレスを順に送信するため、このビットの設定は不要であり禁止されています。

PARPE ビット (パリティフェーズイネーブル)

送信データ FIFO のアンダーランを回避するため、SCL ストールに I3C 書き込み転送の送信データのパリティビットを使用できます。しかし、I3C マスタの送信データ FIFO がエンプティになるとき、このビットの設定にかかわらず SCL ストールを行うため、このビットを設定することは不要であり禁止されています。I3C スレーブが受信データに対する準備時間を必要とするときは、このビットを設定する必要があります。

ACKPE ビット (ACK フェーズイネーブル)

以下の判断基準を基に、ACK/NACK フェーズにおいて SCL ストールの要否を決定してください。


- バスに接続している I3C スレーブと I2C スレーブがデータを送受信するための準備時間を必要とするときは、このビットを設定する必要があります。
- レガシー I²C 通信で、I3C マスタのデータ FIFO がアンダーランもしくはオーバーランする可能性がある場合、このビットの設定にかかわらず FIFO エンプティまたはフルによって SCL ストールが実施されるので、このビットを設定する必要はありません。
- レガシー I²C 通信以外で、I3C マスタのデータ FIFO がアンダーランもしくはオーバーランする可能性があり、ACK フェーズで SCL ストールが必要になる場合、このビットを設定できます。ただし、FIFO スレッシュホルド設定 (NQTHCTL, NTBTHCTL0, NRQTHCTL, HQTHCTL, HTBTHCTL) に従って発生した割り込みによって FIFO がアンダーランやオーバーフローをしないように、ソフトウェアを構成する必要があります。
- I3C マスタが IBI に対して ACK/NACK 応答を行う場合、ACK/NACK 応答は BCTL.HJACK、DATBASm.DVMRRJ、および DATBASm.DVS IRRJ (m=0~7) によって事前に設定できるので、このビットの設定は不要です。

- バスに接続している I3C スレーブがダイレクト GET CCC にデータを送信するための準備時間を必要とするときは、このビットを設定する必要があります。

30.2.27 SVTDLG0 : スレーブ転送データ長レジスタ 0

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x0C0



ビット	シンボル	機能	R/W
15:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31:16	STDLG[15:0]	スレーブ転送データ長 転送するバイト数を表示します。	R/W


注. S-TYPE3, P-TYPE3

注. このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

30.2.28 STCTL : 同期タイミングコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x120



ビット	シンボル	機能	R/W
0	STOE	同期タイミング出力有効 0: 無効 1: 有効	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタはすべての I3C モードをサポートします。

30.2.29 ATCTL : 非同期タイミングコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x124

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CDIV[7:0]							—	—	—	—	—	AMEOE	MREFOE	ATTRGS	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ATTRGS	非同期タイミングトリガ選択(注1) 0: ソフトウェアトリガ 1: ハードウェアトリガ	R/W
1	MREFOE	MREF 出力有効 (キャプチャイベント/カウンタオーバーフロー) (注2) 0: 無効 1: 有効	R/W
2	AMEOE	追加マスタによるバスイベント出力有効(注2) 0: 無効 1: 有効	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	CDIV[7:0]	TCLK カウンタ分周設定(注3)	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注 1. このビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 2. このビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

注 3. これらのビットはすべての I3C モードをサポートします。

30.2.30 ATTRG : 非同期タイミングトリガレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x128

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	ATSTRG
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ATSTRG	非同期タイミングソフトウェアトリガ 0: 何もしない 1: ソフトウェアトリガ (ワンショットパルス) 出力 読むと 0 が読めます。	W
31:1	—	読むと 0 が読めます。	R

注. S-TYPE3, P-TYPE3

注: このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

30.2.31 ATCCNTE : 非同期タイミングコントロールカウンタ有効レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x12C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	ATCE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ATCE	MREF、MC2、SC1、SC2 用非同期タイミングカウンタ有効 0: 無効 1: 有効	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE3, P-TYPE3

注: このレジスタはすべての I3C モードをサポートします。

30.2.32 CNDCTL : 条件コントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x140

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	SPCND	SRCND	STCND
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	STCND	スタート (S) コンディション発行 0: スタートコンディションの発行を要求しない 1: スタートコンディションの発行を要求する	R/W
1	SRCND	繰り返しのスタート (Sr) コンディション発行 0: 繰り返しのスタートコンディションの発行を要求しない 1: 繰り返しのスタートコンディションの発行を要求する	R/W
2	SPCND	ストップ (P) コンディション発行 0: ストップコンディションの発行を要求しない 1: ストップコンディションの発行を要求する	R/W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE3, P-TYPE3

注: このレジスタは I²C モードをサポートします。

STCND ビット (スタート (S) コンディション発行)

マスタモードへの遷移およびスタートコンディションの発行を要求します。

スタートコンディション発行の詳細については、「[30.3.2.3.3. スタートコンディション、繰り返しのスタートコンディション、ストップコンディション発行機能](#)」を参照してください。

[1 になる条件]

- STCND ビットに 1 を書いたとき

[0 になる条件]

- STCND ビットに 0 を書いたとき
- スタートコンディションの発行が完了したとき（スタートコンディションを検出したとき）
- BST.ALF（アービトレーションロスト）フラグが 1 になったとき

注. STCND ビットは、BCST.BFREF フラグが 1（バスフリー）のとき、1（スタートコンディション発行要求）にしてください。

BFREF フラグが 1（バスビジー）のとき、STCND ビットを 1（スタートコンディション発行要求）にすると、スタートコンディション発行エラーとしてアービトレーションロストが発生しますので注意してください。

SRCND ビット（繰り返しのスタート (Sr) コンディション発行)

マスタモードで繰り返しのスタートコンディションの発行を要求します。

本ビットが 1 になると繰り返しのスタートコンディションの発行を要求し、BFREF フラグが 0（バスビジー）でかつ PRSST.CRMS ビットが 1（マスタモード）のとき、繰り返しのスタートコンディションの発行を行います。

繰り返しのスタートコンディション発行の詳細については、「[30.3.2.3.3. スタートコンディション、繰り返しのスタートコンディション、ストップコンディション発行機能](#)」を参照してください。

[1 になる条件]

- BCST.BFREF フラグが 0 の状態で、SRCND ビットに 1 を書いたとき

[0 になる条件]

- SRCND ビットに 0 を書いたとき
- 繰り返しのスタートコンディションの発行が完了したとき（繰り返しのスタートコンディションを検出したとき）
- BST.ALF（アービトレーションロスト）フラグが 1 になったとき

注. ストップコンディション発行中に SRCND ビットを 1 にしないでください。

注. スレーブモードでは SRCND ビットに 1（繰り返しのスタートコンディション発行要求）を書いた場合、繰り返しのスタートコンディションは発行されずに SRCND ビットは 1 のままになります。

このビットをクリアせずにマスタモードに遷移させた場合、繰り返しのスタートコンディションが発行される可能性がありますので注意してください。

SPCND ビット（ストップ (P) コンディション発行)

マスタモードでストップコンディションの発行を要求します。

本ビットが 1 になるとストップコンディションの発行を要求し、BCST.BFREF フラグが 0（バスビジー）でかつ PRSST.CRMS ビットが 1（マスタモード）のとき、ストップコンディションの発行を行います。

ストップコンディション発行の詳細については、「[30.3.2.3.3. スタートコンディション、繰り返しのスタートコンディション、ストップコンディション発行機能](#)」を参照してください。

[1 になる条件]

- BCST.BFREF フラグが 0、PRSST.CRMS ビットが 1 の状態で、SPCND ビットに 1 を書いたとき

[0 になる条件]

- SPCND ビットに 0 を書いたとき
- ストップコンディションの発行が完了したとき（ストップコンディションを検出したとき）
- BST.ALF（アービトレーションロスト）フラグが 1 になったとき

- スタートコンディションおよび繰り返しのスタートコンディションが検出されたとき

注. BCST.BFREF フラグが 1 (バスフリー) のとき、SPCND ビットへの書き込みはできません。

注. 繰り返しのスタートコンディション発行中に SPCND ビットを 1 にしないでください。

30.2.33 NCMDQP : 通常コマンドキューポートレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x150

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	通常コマンドキューポートレジスタ	W

注. S-TYPE3, P-TYPE3

注. このレジスタはすべての I3C モードをサポートします。

32 ビットメールボックスレジスタ NCMDQP には、要求された転送タイプに応じたコマンドディスクリプタ構造を含んでいます。

- アドレス配置コマンド (「[30.3.1.1.1. アドレス配置コマンド](#)」参照)
- 即時データ転送 (「[30.3.1.1.2. 即時データ転送コマンド](#)」参照)
- 通常データ転送 (「[30.3.1.1.3. 通常データ転送コマンド](#)」参照)
- 書き込み+書き込み/読み出しコンボデータ転送 (「[30.3.1.1.4. コンボデータ転送コマンド](#)」参照)
- 内部コントロールコマンド (「[30.3.1.1.5. 内部コントロールコマンド](#)」参照)

コマンドディスクリプタ内で、最下位 DWORD で始まり最上位 DWORD で終わる DWORD が現れます。

30.2.34 NRSPQP : 通常レスポンスキューポートレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x154

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	通常レスポンスキューポート	R

注. S-TYPE3, P-TYPE3

注. このレジスタはすべての I3C モードをサポートします。

32 ビットメールボックスレジスタ NRSPQP には、レスポンス構造 (「[30.3.1.4. 受信ステータスディスクリプタ](#)」参照) を含んでいます。

30.2.35 NTDTBPO/NTDTBPO_BY : 通常転送データバッファポートレジスタ 0

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x158

Bit position: 31

0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	通常転送データバッファポート NTDTBPO レジスタは、32 ビットの読み出し/書き込みレジスタです。 NTDTBPO_BY (NTDTBPO[7:0]) レジスタは、8 ビットの読み出し/書き込みレジスタです。	R/W

注. S-TYPE3、P-TYPE3

注. NTDTBPO レジスタは、I3C モードでは 32 ビットアクセスです。
NTDTBPO_BY レジスタは、I²C モードでは 8 ビットアクセスです。

32 ビットメールボックスレジスタ NTDTBPO は、32 ビットの双方向性データ転送レジスタで、通常受信データバッファからの読み出しと通常送信データバッファへの書き込みの両方に使用します。

言い換えれば、通常受信データバッファと通常送信データバッファは、I3C データを送受信する 1 つの双方向ポートを形成する同一のオフセットを有します。

読み出し動作

[I3C プロトコルモード]

通常受信データバッファからのデータ読み出し。通常キューステータスレベル表示に基づいて読み出す必要があります。受信データは常に 4 バイト境界に揃えられて、通常受信データバッファに格納されます。データ転送の長さが 4 バイト境界に揃っていないと、余分な (使用されない) バイトが転送データの末尾に存在することになります。有効なデータは、応答ディスクリプタの DATA_LENGTH フィールドを使用して識別する必要があります。

[I2C プロトコルモード]

1 バイトのデータの受信が終了すると、受信したデータは内部シフトレジスタから NTDTBPO レジスタへ転送されて、次のデータの受信が可能になります。内部シフトレジスタと NTDTBPO レジスタはダブルバッファ構造になっているため、内部シフトレジスタのデータ受信中に、すでに受信したデータを NTDTBPO レジスタから読んでおくと連続受信動作が可能になります。NTDTBPO レジスタからの読み出しは、通常受信データバッファフル割り込み (I3C_RX) 要求が発生したときに 1 回だけ行ってください。受信データを NTDTBPO レジスタから読み出さないまま (NTST.RDBFF0 フラグが 1 の状態のまま) NTDTBPO レジスタが次の受信データを受け取ると、本モジュールは RDBFF0 フラグが再び 1 になるタイミングの 1 つ手前の SCL クロックで自動的に Low ホールドを行います。読み出された 32 ビットデータの下位 8 ビットは、受信データとして有効です。

書き込み動作

[I3C プロトコルモード]

通常送信データバッファへのデータ書き込み。通常送信データバッファへ書き込まれたデータ DWORD は、DWORD の LSB から順に、I3C バスに一度に 1 バイトずつ置かれます。各バイト内のビットは、I3C バスにビット 7 から始まって、ビッグエンディアンの順で出力されます。送信データは常に 4 バイト境界に先頭揃えされて、NTDTBPO レジスタに書き込まなければなりません。データ転送の長さが 4 バイト境界に揃っていないと、余分な (使用されない) バイトが転送データの末尾に存在することになります。I3C は、コマンドディスクリプタの DATA_LENGTH フィールドに示される有効なバイト数のみを送信します。

[I2C プロトコルモード]

NTDTBPO が内部シフトレジスタの空きを検出すると、NTDTBPO に書き込まれた送信データが内部シフトレジスタへ転送されて、送信モードでデータ送信を開始します。NTDTBPO レジスタと内部シフトレジスタはダブルバッファ構造になっているため、内部シフトレジスタのデータ送信中に、次に送信するデータを NTDTBPO レジスタに書いておくと連続送信動作が可能になります。NTDTBPO レジスタへの送信データの書き込みは、通常送信

データバッファエンブティ割り込み (I3C_TX) 要求が発生したときに 1 だけ行ってください。書き込まれた 32 ビットデータの下位 8 ビットは、送信データとして有効です。

30.2.36 NIBIQP : 通常 IBI キューポートレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x17C

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	通常 IBI キューポート	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタはすべての I3C モードをサポートします。

IBI の受信時、32 ビットメールボックスレジスタ NIBIQP を以下の両方に使用します。

- IBI ステータスディスクリプタの読み出し (「[30.3.1.3. IBI ステータスディスクリプタ](#)」参照)
- IBI データの読み出し (Raw または Opaque のデータ)

IBI ステータスディスクリプタは、I3C バスのスレーブデバイスから受信した IBI イベントを表すリードオンリーの構造をしています。

注. I3C HCI 自動読み出し機能を使用した場合、IBI データは自動生成のプライベートリード動作で受信したデータを含みません。

LAST_STATUS を 0 としても、ドライバソフトウェアは CHUNKS フィールドを確認してデータのペイロード長を評価します。

30.2.37 NRSQP : 通常受信ステータスクューポートレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x180

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	通常受信ステータスクューポート	R

注. S-TYPE3, P-TYPE3

注. このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

32 ビットメールボックスレジスタ NRSQP には、受信ステータス構造 (「[30.3.1.4. 受信ステータスディスクリプタ](#)」参照) を含んでいます。

30.2.38 HCMDQP : 優先コマンドキューポートレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x184

Bit position: 31

0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	優先コマンドキューポート	W

注. S-TYPE3, P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

32 ビットメールボックスレジスタ HCMDQP には、要求された転送タイプに応じたコマンドディスクリプタ構造を含んでいます。

1. アドレス配置コマンド（「[30.3.1.1.1. アドレス配置コマンド](#)」参照）
2. 即時データ転送（「[30.3.1.1.2. 即時データ転送コマンド](#)」参照）
3. 通常データ転送（「[30.3.1.1.3. 通常データ転送コマンド](#)」参照）
4. 書き込み+書き込み／読み出しコンボ転送（「[30.3.1.1.4. コンボデータ転送コマンド](#)」参照）
5. 内部コントロールコマンド（「[30.3.1.1.5. 内部コントロールコマンド](#)」参照）

コマンドディスクリプタ内で、最下位 DWORD で始まり最上位 DWORD で終わる DWORD が現れます。

30.2.39 HRSPQP : 優先レスポンスキューポートレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x188

Bit position: 31

0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	優先レスポンスキューポート	R

注. S-TYPE3, P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

32 ビットメールボックスレジスタ HRSPQP には、レスポンス構造を含んでいます。（「[30.3.1.2. レスポンスディスクリプタ](#)」を参照してください。）

30.2.40 HTDTBP : 優先転送データバッファポートレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x18C

Bit position: 31

0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	優先転送データバッファポート	R/W

注: S-TYPE3、P-TYPE3

注: このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

HTDTBP レジスタは、32 ビットの双方向性データ転送レジスタで、優先受信データバッファからの読み出しと優先送信データバッファへの書き込みの両方に使用します。

読み出し動作

優先受信データバッファからデータを受信するには、HTDTBP レジスタから読み出します。キューステータス表示に基づいて読み出す必要があります。

受信データは常に 4 バイト境界に揃えられて、優先受信データバッファに格納されます。

送信データの長さが 4 バイトバウンダリで整列していない場合、追加の（未使用の）バイトが送信データの末尾に付加されます。

有効なデータは、レスポンスディスクリプタの DATA_LENGTH フィールドを使って表されなければなりません。

書き込み動作

優先送信データバッファにデータを送信するには、HTDTBP レジスタに書き込みます。データポートへ書き込まれたデータ DWORD は、DWORD の LSB から順に、I3C バスに一度に 1 バイトずつ置かれます。各バイト内のビットは、I3C バスにビット 7 から始まるビッグエンディアンの順で出力されます。

優先送信データバッファポートは優先送信データバッファにマッピングされます。

送信データは常に 4 バイト境界に先頭揃えられて、送信データポートレジスタに書き込まれなければなりません。

送信データの長さが 4 バイトバウンダリで整列していない場合、追加の（未使用の）バイトが送信データの末尾に付加されます。

I3C は常に、コマンドディスクリプタの DATA_LENGTH フィールドに示される有効なバイト数で送ります。

30.2.41 NQTHCTL : 通常キュースレッシュホールドコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x190

Bit position: 31 24 23 16 15 8 7 0

Bit field:	IBIQTH[7:0]	IBIDSSZ[7:0]	RSPQTH[7:0]	CMDQTH[7:0]
Value after reset:	0 0 0 0 0 0 0 0	1 0 0 0 0 0 0 0	1 0 0 0 0 0 0 0	1 0 0 0 0 0 0 0

Value after reset: 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
7:0	CMDQTH[7:0]	通常コマンドキュースレッシュホールド(注1) 0x00: 通常コマンドキューが完全にエンプティのとき割り込みを発行する その他: 通常コマンドキューに N 個のエンプティがあるとき割り込みを発行する (N = CMDQTH[7:0])	R/W
15:8	RSPQTH[7:0]	通常レスポンスキュースレッシュホールド(注1) 0x00: 通常応答キューに 1 個のエントリ (DWORD) があるとき割り込みを発行する その他: 通常応答キューに N+1 個のエントリ (DWORD) があるとき割り込みをトリガする (N = CMDQTH[7:0])	R/W
23:16	IBIDSSZ[7:0]	通常 IBI データセグメントサイズ(注2) 使用可能な値 Min: 1 (4 バイト) Max: 63 (252 バイト) ただし、構成した IBI キュー深度が 64 以上である場合 ATCCNTE.ATCE = 1 の場合、スライス数が 2 以上であること	R/W

ビット	シンボル	機能	R/W
31:24	IBIQTH[7:0]	通常 IBI キュースレッシュヨルド(注1) 0x00: I3C プロトコルモード (マスタ) : 発生した IBI ステータス数が 1 以上のとき、割り込みを発行する I3C プロトコルモード (スレーブ) : IBI データバッファが完全にエンプティのとき、割り込みを発行する その他: I3C プロトコルモード (マスタ) : 発生した IBI ステータス数が N + 1 以上のとき、割り込みを発行する(N = CMDQTH[7:0]) I3C プロトコルモード (スレーブ) : データバッファに N 個のエンプティがあるとき割り込みを発行する	R/W

注. S-TYPE3、P-TYPE3

注1. これらのビットはすべての I3C モードをサポートします。

注2. これらのビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

キュースレッシュヨルドコントロールレジスタは、コマンドキュー、レスポンスキュー、IBI キューの割り込みトリガスレッシュヨルドをコントロールします。

特定のリセット値で指示し、ハードウェア実装固有のものにできます。

CMDQTH[7:0]ビット (通常コマンドキュースレッシュヨルド)

I3C_CMD 割り込みをトリガするために必要な最小限の通常コマンドキューエンプティ数を制御します。

このフィールドが (通常コマンドキューのサイズ(注1) - 1) より大きい場合、フルバッファ深度をアドレスするために必要なビット数のみが考慮されます。

RSPQTH[7:0]ビット (通常レスポンスキュースレッシュヨルド)

I3C_RESP 割り込みをトリガするために必要な最小限の通常応答キューエンプティ数を制御します。

このフィールドが (通常応答キューのサイズ(注2) - 1) より大きい場合、フルバッファ深度をアドレスするために必要なビット数のみが考慮されます。

IBIDSSZ[7:0]ビット (通常 IBI データセグメントサイズ)

DWORD (4 バイト) の IBI データセグメントサイズです。

PIO モードでは、このフィールドによって、受信した通常 IBI データを複数のセグメントにスライスして、個別にステータスを生成できるため、長い IBI ペイロードデータのカットスルー読み出しが可能になります。

非同期タイミングコントロールモードを使用するとき、1つのデータセグメントがマスタタイムスタンプ値全体 (例、MREF と MC2 の両方) を含むようにするため、このフィールドは 1 と 3 以外の値に設定します。

IBIQTH[7:0]ビット (通常 IBI キュースレッシュヨルド)

I3C プロトコルモード (マスタ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビット = 1

通常 IBI キューの未処理 IBI ステータス数の値に基づいて、I3C_IBI 割り込みの生成を制御します。

それぞれの IBI ステータスエントリは、IBI ペイロード全体 (IBI ペイロードバイトサイズが 4×IBIDSSZ 以下の場合) または、IBI ペイロードの 1つのセグメント (IBI ペイロードのバイトサイズが 4×IBIDSSZ より大きい場合) のいずれかを表します。

I3C プロトコルモード (スレーブ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビット = 0

I3C_IBI 割り込みをトリガするために必要な最小限の IBI データバッファエンプティ数を制御します。

フィールドが (IBI データバッファサイズ(注3) - 1) より大きい場合、フルバッファ深度をアドレスするのに必要なビット数のみが考慮されます。

注1. 通常コマンドキューのサイズは 4 です。

注2. 通常応答キューのサイズは 4 です。

注3. IBI データバッファのサイズは 8 です。

注. I3C が確実に 1つのコマンドキュー、1つのレスポンスキュー、1つの IBI キューを有することを前提としています。

30.2.42 NTBTHCTL0 : 通常転送データバッファスレッシュヨルドコントロールレジスタ 0

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x194

Bit position:	31	30	29	28	27	26	24	23	22	21	20	19	18	16		
Bit field:	—	—	—	—	—	RXSTTH[2:0]	—	—	—	—	—	—	—	TXSTTH[2:0]		
Value after reset:	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1
Bit position:	15	14	13	12	11	10	8	7	6	5	4	3	2	0		
Bit field:	—	—	—	—	—	RXDBTH[2:0]	—	—	—	—	—	—	—	TXDBTH[2:0]		
Value after reset:	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
2:0	TXDBTH[2:0]	通常送信データバッファスレッシュヨルド(注1) 000: 2個のTxバッファのエンプティ DWORD で割り込みをトリガする 001: 4個のTxバッファのエンプティ DWORD で割り込みをトリガする 010: 8個のTxバッファのエンプティ DWORD で割り込みをトリガする 011: 16個のTxバッファのエンプティ DWORD で割り込みをトリガする その他: 設定禁止	R/W
7:3	—	読むと0が読めます。書く場合、0としてください。	R/W
10:8	RXDBTH[2:0]	通常受信データバッファスレッシュヨルド(注1) 000: 2個のRxバッファのエントリ DWORD で割り込みをトリガする 001: 4個のRxバッファのエントリ DWORD で割り込みをトリガする 010: 8個のRxバッファのエントリ DWORD で割り込みをトリガする 011: 16個のRxバッファのエントリ DWORD で割り込みをトリガする その他: 設定禁止	R/W
15:11	—	読むと0が読めます。書く場合、0としてください。	R/W
18:16	TXSTTH[2:0]	通常Txスタートスレッシュヨルド(注2) 000: 2個のエントリ DWOR を待つ 001: 4個のエントリ DWOR を待つ 010: 8個のエントリ DWOR を待つ 011: 16個のエントリ DWOR を待つ その他: 設定禁止	R/W
23:19	—	読むと0が読めます。書く場合、0としてください。	R/W
26:24	RXSTTH[2:0]	通常Rxスタートスレッシュヨルド(注2) 000: 2個のエンプティ DWORD を待つ 001: 4個のエンプティ DWORD を待つ 010: 8個のエンプティ DWORD を待つ 011: 16個のエンプティ DWORD を待つ その他: 設定禁止	R/W
31:27	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3、P-TYPE3

注1. これらのビットはすべてのI3Cモードをサポートします。

注2. これらのビットはI3CマスタモードとI3Cセカンダリマスタモードをサポートします。

このデータバッファコントロールレジスタは、受信データバッファキューと送信データバッファキューの割り込みトリガスレッシュヨルドを制御します。

TXDBTH[2:0]ビット (通常送信データバッファスレッシュヨルド)

DWORDにおいて、I3C_TX 割り込みをトリガする最小限の送信データバッファエンプティ数。

ソフトウェアは、送信データバッファのサイズより小さい値を本レジスタにプログラムする必要があります。

RXDBTH[2:0]ビット (通常受信データバッファスレッシュヨルド)

DWORDにおいて、I3C_RX 割り込みをトリガする最小限の受信データバッファエントリ数。

ソフトウェアは、受信データバッファのサイズより小さい値を本レジスタにプログラムする必要があります。

TXSTTH[2:0]ビット (通常 Tx スタートスレッシュOLD)

I3C バスで書き込み転送をする準備をするとき、I3C は送信バッファが少なくともロケーションの数より多く使用可能になるまで待つ必要があります。

以下の 2 つの構成可能なモードのオプションがあります。

1. ストアアンドフォワードモード
 TXSTTH[2:0]フィールドが送信バッファサイズに設定されている場合、I3C はライトコマンドの実行を以下のように遅延させることとします。
 - 転送データ長が送信バッファのサイズより大きい場合、本モジュールは送信データバッファが完全にフルになるまで待ちます。
 - 転送データ長が送信バッファのサイズより小さい場合、I3C は転送するデータを格納するのに十分な送信データバッファロケーションが利用可能になるまで待ちます。
2. スレッシュOLDモード
 TXSTTH[2:0]フィールド値が送信バッファのサイズより小さい場合、I3C は表示された数の送信データバッファロケーションがエントリになるとすぐに書き込みコマンドを実行します。

RXSTTH[2:0]ビット (通常 Rx スタートスレッシュOLD)

I3C バスで読み出し転送をする準備をするとき、I3C は DWORD において受信バッファが少なくともエンプティロケーションの数より多くなるまで待つ必要があります。

以下の 2 つの構成可能なモードのオプションがあります。


1. ストアアンドフォワードモード
 RXSTTH[2:0]フィールドが受信バッファのサイズに設定されている場合、I3C は読み出しコマンドの実行を以下のように遅延させます。
 - 転送データ長が受信バッファのサイズより大きい場合、本モジュールは受信データバッファが完全にエンプティになるまで待ちます。
 - 転送データ長が受信バッファのサイズより小さい場合、I3C は転送するデータを格納するのに十分な受信データバッファロケーションが利用可能になるまで待ちます。
2. スレッシュOLDモード
 RXSTTH[2:0]フィールド値が受信バッファのサイズより小さい場合、I3C は表示された数の受信データバッファロケーションがエンプティになるとすぐに読み出しコマンドを実行します。

30.2.43 NRQTHCTL : 通常受信ステータスキュースレッシュOLDコントロールレジスタ

Base address: I3C = 0x4035_F000
 I3C_NS = 0x5035_F000

Offset address: 0x1C0

Bit position: 31 8 7 0



Value after reset: 0 1

ビット	シンボル	機能	R/W
7:0	RSQTH[7:0]	通常受信ステータスキュースレッシュOLD 0x00: 通常受信ステータスキューに 1 個のエントリ (DWORD) があるとき割り込みを発行する その他: 通常受信ステータスキューに N+1 個のエントリ (DWORD) があるとき割り込みをトリガする (N = RSQTH[7:0])	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE3、P-TYPE3
 注: 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

RSQTH[7:0]ビット（通常受信ステータスキュースレッシュリョルド）


I3C_RCV 割り込みをトリガするために必要な最小限の通常受信ステータスキューエントリ数を制御します。
 このフィールドが（通常受信ステータスキューのサイズ^(注1)-1）より大きい場合、フルバッファ深度をアドレスするために必要なビット数のみが考慮されます。

注 1. 通常受信ステータスキューのサイズは 2 です。

30.2.44 HQTHCTL：優先キュースレッシュリョルドコントロールレジスタ

Base address: I3C = 0x4035_F000
 I3C_NS = 0x5035_F000

Offset address: 0x1C4



ビット	シンボル	機能	R/W
7:0	CMDQTH[7:0]	優先コマンドキュースレッシュリョルド 0x00: 優先コマンドキューが完全にエンプティのとき割り込みを発行する その他: 優先コマンドキューに N 個のエントリがあるとき割り込みを発行する (N = CMDQTH[7:0])	R/W
15:8	RSPQTH[7:0]	優先応答キュースレッシュリョルド 0x00: 優先レスポンスキューに 1 個のエントリ (DWORD) があるとき割り込みを発行する その他: 優先レスポンスキューに N+1 個のエントリ (DWORD) があるとき割り込みをトリガする (N = RSPQTH[7:0])	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

- 注. S-TYPE3、P-TYPE3
 注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

優先キュースレッシュリョルドコントロールレジスタは、優先コマンドキュー、優先レスポンスキュー、IBI キューの割り込みトリガスレッシュリョルドをコントロールします。
 特定のリセット値で指示し、ハードウェア実装固有のものにできます。

CMDQTH[7:0]ビット（優先コマンドキュースレッシュリョルド）

I3C_HCMTD 割り込みをトリガするために必要な最小のエンプティ優先コマンドキューエントリ数をコントロールします。
 フィールドが（優先コマンドキューサイズ^(注1)-1）より大きい場合、フルバッファ深度をアドレスするのに必要なビット数のみが考慮されます。

RSPQTH[7:0]ビット（優先応答キュースレッシュリョルド）

I3C_HRESP 割り込みをトリガするために必要な最小の優先レスポンスキューエントリ数をコントロールします。
 このフィールドが（優先応答キューのサイズ^(注2)-1）より大きい場合、フルバッファ深度をアドレスするのに必要なビット数のみが考慮されます。

- 注 1. 優先コマンドキューのサイズは 2 です。
 注 2. 優先応答キューのサイズは 2 です。

注. I3C が確実に 1 つの優先コマンドキュー、1 つの優先レスポンスキュー、1 つの IBI キューを有することを前提としています。

30.2.45 HTBTHCTL : 優先転送データバッファスレッシュヨルドコントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x1C8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	RXSTTH[2:0]			—	—	—	—	—	TXSTTH[2:0]		
Value after reset:	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	RXDBTH[2:0]			—	—	—	—	—	TXDBTH[2:0]		
Value after reset:	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
2:0	TXDBTH[2:0]	優先送信データバッファスレッシュヨルド 000: 2個の優先送信バッファエンプティ DWORD で割り込みをトリガする 001: 予約 その他 設定禁止	R/W
7:3	—	読むと0が読めます。書く場合、0としてください。	R/W
10:8	RXDBTH[2:0]	優先受信データバッファスレッシュヨルド 000: 2個の優先 Rx バッファのエントリ DWORD で割り込みをトリガする 001: 予約 その他 設定禁止	R/W
15:11	—	読むと0が読めます。書く場合、0としてください。	R/W
18:16	TXSTTH[2:0]	優先 Tx スタートスレッシュヨルド 000: 2個のエントリ DWORD を待つ 001: 予約 その他 設定禁止	R/W
23:19	—	読むと0が読めます。書く場合、0としてください。	R/W
26:24	RXSTTH[2:0]	優先 Rx スタートスレッシュヨルド 000: 2個のエンプティ DWORD を待つ 001: 予約 その他 設定禁止	R/W
31:27	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

TXDBTH[2:0]ビット (優先送信データバッファスレッシュヨルド)

DWORD において、I3C_HTX 割り込みをトリガする最小限の優先送信データバッファエンプティ数。ソフトウェアは、優先送信データバッファのサイズより小さい値を本レジスタにプログラムする必要があります。

RXDBTH[2:0]ビット (優先受信データバッファスレッシュヨルド)

DWORD において、I3C_HRX 割り込みをトリガする最小限の優先受信データバッファエントリ数。ソフトウェアは、優先受信データバッファサイズより小さい値を本レジスタにプログラムする必要があります。

TXSTTH[2:0]ビット (優先 Tx スタートスレッシュヨルド)

I3C バスで書き込み転送をする準備をするとき、I3C は優先送信バッファが少なくともロケーションの数より多く使用可能になるまで待つ必要があります。

以下の2つの構成可能なモードのオプションがあります。

1. ストアアンドフォワードモード

TXSTTH[2:0]フィールドが優先送信バッファサイズに設定されている場合、I3C はライトコマンドの実行を以下のように遅延させることとします。

- 転送データ長が優先送信バッファのサイズより大きい場合、I3C は優先送信データバッファが完全にフルになるまで待ちます。
- 転送データ長が優先送信バッファのサイズより小さい場合、I3C は転送するデータを格納するのに十分な優先送信データバッファロケーションが利用可能になるまで待ちます。

2. スレッシュホールドモード

TXSTTH[2:0] フィールド値が優先送信バッファのサイズより小さい場合、I3C は表示された数の優先送信データバッファロケーションがエンプティになるとすぐに書き込みコマンドを実行します。

RXSTTH[2:0]ビット (優先 Rx スタートスレッシュホールド)

I3C バスで読み出し転送をする準備をするとき、I3C は DWORD において優先受信バッファが少なくともエンプティロケーションの数より多くなるまで待つ必要があります。

以下の 2 つの構成可能なモードのオプションがあります。

1. ストアアンドフォワードモード

RXSTTH[2:0] フィールドが優先受信バッファサイズに設定されている場合、I3C はリードコマンドの実行を以下のように遅延させることとします。

- 転送データ長が優先受信バッファのサイズより大きい場合、I3C は優先受信データバッファが完全にエンプティになるまで待ちます。
- 転送データ長が優先受信バッファのサイズより小さい場合、I3C は転送するデータを格納するのに十分な優先受信データバッファロケーションが利用可能になるまで待ちます。

2. スレッシュホールドモード

RXSTTH[2:0] フィールド値が優先受信バッファのサイズより小さい場合、I3C は表示された数の優先受信データバッファロケーションがエンプティになるとすぐに読み出しコマンドを実行します。

30.2.46 BST : バスステータスレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x1D0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	WUCN DDF	—	—	—	TODF	—	—	—	ALF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	TEND F	—	—	—	NACK DF	—	HDRE XDF	SPCN DDF	STCN DDF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	STCNDDF	スタートコンディション検出フラグ 0: スタートコンディション未検出 1: スタートコンディション検出	R/W(注3)
1	SPCNDDF	ストップコンディション検出フラグ 0: ストップコンディション未検出 1: ストップコンディション検出	R/W(注3)
2	HDREXDF	HDR 終了パターン検出フラグ(注1) 0: HDR 終了パターンを検出していない 1: HDR 終了パターンを検出した	R/W(注3)
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	NACKDF	NACK 検出フラグ(注2) 0: NACK 未検出 1: NACK 検出	R/W(注3)
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
8	TENDF	送信終了フラグ(注2) 0: データ送信中 1: データ送信終了	R/W(注3)
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	ALF	アービトレーションロストフラグ(注2) 0: アービトレーションロスト未発生 1: アービトレーションロスト発生	R/W(注3)
19:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	TODF	タイムアウト検出フラグ 0: タイムアウト未検出 1: タイムアウト検出	R/W(注3)
23:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	WUCNDDF	ウェイクアップコンディション検出フラグ 0: ウェイクアップ未検出 1: ウェイクアップ検出	R/W(注3)
31:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注 1. このビットはすべての I3C モードをサポートします。

注 2. このビットは I²C モードをサポートします。

注 3. 0 になる条件：1 を読んだ後、0 を書き込んだとき

STCNDDF ビット (スタートコンディション検出フラグ)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. BSTE.STCNDDF ビットが 1 である
 2. スタートコンディション (または繰り返しのスタートコンディション) が検出された

[0 になる条件]

- STCNDDF フラグ = 1 を読んだ後、STCNDDF フラグに 0 を書いたとき
- ストップコンディションが検出されたとき

SPCNDDF ビット (ストップコンディション検出フラグ)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. BSTE.SPCNDDF ビットが 1 である
 2. ストップコンディションが検出された

[0 になる条件]

- SPCNDDF フラグ = 1 を読んだ後、SPCNDDF フラグに 0 を書いたとき

HDREXDF ビット (HDR 終了パターン検出フラグ)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. BSTE.HDREXDF ビットが 1 である
 2. HDR 終了パターンを検出した

[0 になる条件]

- HDREXDF フラグ = 1 を読んだ後、HDREXDF フラグに 0 を書いたとき

NACKDF ビット (NACK 検出フラグ)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. PRST.PRSTMD ビットが 1 である (I²C プロトコルモード)
 2. BSTE.NACKDE ビットが 1 である (NACK 検出割り込みステータスログが有効)
 3. 送信モード時に受信デバイスからアクノリッジを受信しない (NACK を受信した)

[0 になる条件]

- NACKDF フラグ=1 を読んだ後、NACKDF フラグに 0 を書いたとき

TENDF ビット (送信終了フラグ)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. PRST.PRSTMD ビットが 1 である (I²C プロトコルモード)
 2. BSTE.TENDE ビットが 1 である (送信終了割り込みステータスログが有効)
 3. NTST.TDBEF0 フラグが 1 の状態での SCL クロックの 9 クロック目の立ち上がり時点である (ただし、アドレス送信時を除く)

[0 になる条件]

- TENDF フラグ=1 を読んだ後、TENDF フラグに 0 を書いたとき
- NTDTBP0 レジスタヘータを書いたとき
- ストップコンディションが検出されたとき

ALF ビット (アービトレーションロストフラグ)

[1 になる条件]

マスタアービトレーションロスト検出有効時：BSTE.ALE ビット=1、BFCTL.MALE ビット=1

- マスタ送信モード時のデータ (スレーブアドレスを含む) 送信中に、ACK 期間を除く SCL クロックの立ち上がりエッジで内部の SDA 出力状態が I3C_SDA ラインレベルと不一致のとき (内部 SDA 出力が High 出力 (I3C_SDA 端子がハイインピーダンス) の状態で、I3C_SDA ラインに Low を検出したとき)
- 以下の全てが満たされたとき
 1. CNDCTL.STCND ビットが 1 の状態で、スタートコンディションが検出された
 2. 内部の SDA 出力状態が I3C_SDA ラインレベルと不一致である
- BCST.BFREF フラグが 0 の状態で CNDCTL.STCND ビットが 1 (スタートコンディション発行要求) のとき

NACK アービトレーションロスト検出有効時：BSTE.ALE ビット=1、BFCTL.NALE ビット=1

- 受信モード時の NACK 送信中に、ACK 期間において、内部の SDA 出力状態が SCL クロックの立ち上がりエッジで I3C_SDA ラインレベルと不一致のとき

スレーブアービトレーションロスト検出有効時：BSTE.ALE ビット=1、BFCTL.SALE ビット=1

- スレーブ送信モード時のデータ送信中に、ACK 期間を除いて、内部の SDA 出力状態が SCL クロックの立ち上がりエッジで I3C_SDA ラインレベルと不一致のとき

[0 になる条件]

- ALF フラグ=1 を読んだ後、ALF フラグに 0 を書いたとき

TODF ビット (タイムアウト検出フラグ)

[1 になる条件]

- 以下の全てが満たされたとき

1. BSTE.TODE ビットが 1 である (タイムアウト検出割り込みステータスログを許可)
2. マスタモードであるとき、または、スレーブモードで受信したスレーブアドレスがスレーブアドレス n ($n=0\sim 2$) と一致するとき
3. I3C_SCL ライン状態が TMOCTL レジスタに指定された期間変わらないとき

[0 になる条件]

- TODF フラグ = 1 を読んだ後、TODF フラグに 0 を書いたとき

WUCNDDF ビット (ウェイクアップコンディション検出フラグ)

[1 になる条件]

I²C プロトコルモード : PRS.PRTMD ビット = 1

- 以下がすべて満たされたうえで、PCLK と TCLK が供給されたとき
 1. WUCTL.WUFE ビットが 1 (ウェイクアップ機能が有効) である
 2. BSTE.WUCNDDE ビットが 1 (ウェイクアップ状態検出ステータスログが有効) である
 3. WUST.WUASYNF フラグ = 1
 4. スレーブモードで受信したアドレスが SVCTL.SVAE[2:0] ビットで有効にしたスレーブのアドレスと一致する (デバイス ID アドレスを除く)

I3C プロトコルモード (マスタ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビット = 1

- 以下の全てが満たされたうえで、PCLK と TCLK が供給されたとき
 1. WUCTL.WUFE ビットが 1 である (ウェイクアップ機能が有効)
 2. BSTE.WUCNDDE ビットが 1 である (ウェイクアップ状態検出ステータスログを許可)
 3. WUST.WUASYNF フラグ = 1
 4. I3C_SDA ラインの Low レベルを検出したとき (スタートコンディションを検出したとき)

I3C プロトコルモード (スレーブ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビット = 0

- 以下がすべて満たされたうえで、PCLK と TCLK が供給されたとき
 1. WUCTL.WUFE ビットが 1 (ウェイクアップ機能が有効) である
 2. BSTE.WUCNDDE ビットが 1 (ウェイクアップ状態検出ステータスログが有効) である
 3. WUST.WUASYNF フラグ = 1
 4. スタートコンディション (または繰り返しのスタートコンディション) の後にブロードキャストアドレス (0x7E) が検出され、そのブロードキャストアドレスに続く繰り返しのスタートコンディションの後にそれ自身のダイナミックアドレスが検出されたとき

[0 になる条件]

- WUST.WUASYNF フラグが 0 である状態で、WUCNDDF フラグ = 1 を読んだ後、WUCNDDF フラグに 0 を書いたとき

30.2.47 BSTE : バスステータス許可レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x1D4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	WUCN DDE	—	—	—	TODE	—	—	—	ALE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	TEND E	—	—	—	NACK DE	—	HDRE XDE	SPCN DDE	STCN DDE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	STCNDDE	スタートコンディション検出許可 0: スタートコンディション検出割り込みステータスログを禁止 1: スタートコンディション検出割り込みステータスログを許可	R/W
1	SPCNDDE	ストップコンディション検出許可 0: ストップコンディション検出割り込みステータスログを禁止 1: ストップコンディション検出割り込みステータスログを許可	R/W
2	HDREXDE	HDR 終了パターン検出許可(注1) 0: HDR 終了パターン検出割り込みステータスログを禁止 1: HDR 終了パターン検出割り込みステータスログを許可	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	NACKDE	NACK 検出許可(注2) 0: NACK 検出割り込みステータスログを禁止 1: NACK 検出割り込みステータスログを許可	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TENDE	送信終了許可(注2) 0: 送信終了割り込みステータスログを禁止 1: 送信終了割り込みステータスログを許可	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	ALE	アービトレーションロスト許可(注2) 0: アービトレーションロスト割り込みステータスログを禁止 1: アービトレーションロスト割り込みステータスログを許可	R/W
19:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	TODE	タイムアウト検出許可 0: タイムアウト検出割り込みステータスログを禁止 1: タイムアウト検出割り込みステータスログを許可	R/W
23:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	WUCNDDE	ウェイクアップコンディション検出許可 0: ウェイクアップコンディション検出ステータスログを禁止 1: ウェイクアップコンディション検出ステータスログを許可	R/W
31:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注 1. このビットはすべての I3C モードをサポートします。

注 2. このビットは I²C モードをサポートします。

STCNDDE ビット (スタートコンディション検出許可)

このビットが 1 のとき、BST.STCNDDE の動作が有効になります。BST.STCNDDE フラグの 1 になる条件、0 になる条件については、BST.STCNDDE フラグの詳細を参照してください。

SPCNDDE ビット (ストップコンディション検出許可)

このビットが1のとき、BST.SPCNDDFの動作が有効になります。BST.SPCNDDF フラグの1になる条件、0になる条件については、BST.SPCNDDF フラグの詳細を参照してください。

HDREXDE ビット (HDR 終了パターン検出許可)

このビットが1のとき、BST.HDREXDFの動作が有効になります。BST.HDREXDF フラグの1になる条件、0になる条件については、BST.HDREXDF フラグの詳細を参照してください。

NACKDE ビット (NACK 検出許可)

このビットが1のとき、BST.NACKDFの動作が有効になります。送信モードのスレーブデバイスからNACKを受信した場合、転送動作を継続するか中断するかを指定するために使用されます。通常は、このビットを1にしてください。BST.NACKDF フラグの1になる条件、0になる条件については、BST.NACKDF フラグの詳細を参照してください。

TENDE ビット (送信終了許可)

このビットが1のとき、BST.TENDFの動作が有効になります。BST.TENDF フラグの1になる条件、0になる条件については、BST.TENDF フラグの詳細を参照してください。

ALE ビット (アービトレーションロスト許可)

このビットが1のとき、BST.ALFの動作が有効になります。BST.ALF フラグの1になる条件、0になる条件については、BST.ALF フラグの詳細を参照してください。

TODE ビット (タイムアウト検出許可)

このビットが1のとき、BST.TODFの動作が有効になります。BST.TODF フラグの1になる条件、0になる条件については、BST.TODF フラグの詳細を参照してください。

WUCNDDE ビット (ウェイクアップコンディション検出許可)

このビットが1のとき、BST.WUCNDDFの動作が有効になります。BST.WUCNDDF フラグの1になる条件、0になる条件については、BST.WUCNDDF フラグの詳細を参照してください。

30.2.48 BIE : バス割り込み許可レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x1D8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	WUCN DDIE	—	—	—	TODIE	—	—	—	ALIE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	TENDI E	—	—	—	NACK DIE	—	HDRE XDIE	SPCN DDIE	STCN DDIE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	STCNDDIE	スタートコンディション検出割り込み許可 0: スタートコンディション検出割り込み信号を禁止 1: スタートコンディション検出割り込み信号を許可	R/W
1	SPCNDDIE	ストップコンディション検出割り込み許可 0: ストップコンディション検出割り込み信号を禁止 1: ストップコンディション検出割り込み信号を許可	R/W
2	HDREXDIE	HDR 終了パターン検出割り込み許可 ^(注1) 0: HDR 終了パターン検出割り込み信号を禁止 1: HDR 終了パターン検出割り込み信号を許可	R/W

ビット	シンボル	機能	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	NACKDIE	NACK 検出割り込み許可 ^(注2) 0: NACK 検出割り込み信号を禁止 1: NACK 検出割り込み信号を許可	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TENDIE	送信終了割り込み許可 ^(注2) 0: 送信終了割り込み信号を禁止 1: 送信終了割り込み信号を許可	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	ALIE	アービトレーションロスト割り込み許可 ^(注2) 0: アービトレーションロスト割り込み信号を禁止 1: アービトレーションロスト割り込み信号を許可	R/W
19:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	TODIE	タイムアウト検出割り込み許可 0: タイムアウト検出割り込み信号を禁止 1: タイムアウト検出割り込み信号を許可	R/W
23:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	WUCNDDIE	ウェイクアップコンディション検出割り込み許可 0: ウェイクアップコンディション検出割り込み信号を禁止 1: ウェイクアップコンディション検出割り込み信号を許可	R/W
31:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注 1. このビットはすべての I3C モードをサポートします。

注 2. このビットは I²C モードをサポートします。

BIE は、I3C で受信したバス割り込み発生の信号を許可します。

STCNDDIE ビット (スタートコンディション検出割り込み許可)

BST.STCNDDF フラグが 1 のとき、スタートコンディション検出割り込み要求を許可または禁止します。

SPCNDDIE ビット (ストップコンディション検出割り込み許可)

BST.SPCNDDF フラグが 1 のとき、ストップコンディション検出割り込み要求を許可または禁止します。

HDREXDIE ビット (HDR 終了パターン検出割り込み許可)

BST.HDREXDF フラグが 1 になったとき、HDR 終了パターン検出割り込み要求を許可または禁止します。

NACKDIE ビット (NACK 検出割り込み許可)

BST.NACKDF フラグが 1 のとき、NACK 検出割り込み要求を許可または禁止します。

TENDIE ビット (送信終了割り込み許可)

BST.TENDF フラグが 1 のとき、送信終了割り込み (I3C_TEND) 要求を許可または禁止します。

ALIE ビット (アービトレーションロスト割り込み許可)

BST.ALF フラグが 1 のとき、アービトレーションロスト割り込み要求を許可または禁止します。

TODIE ビット (タイムアウト検出割り込み許可)

BST.TODF フラグが 1 のとき、タイムアウト検出割り込み要求を許可または禁止します。

WUCNDDIE ビット (ウェイクアップコンディション検出割り込み許可)

BST.WUCNDDF フラグが 1 のとき、ウェイクアップコンディション検出割り込み (I3C_WU) 要求を許可または禁止します。

30.2.49 BSTFC : バスステータス強制レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x1DC

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	WUCN DDFC	—	—	—	TODF C	—	—	—	ALFC
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	TEND FC	—	—	—	NACK DFC	—	HDRE XDFC	SPCN DDFC	STCN DDFC
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	STCNDDFC	スタートコンディション検出強制 0: ソフトウェアテスト用にスタートコンディション検出割り込みを強制しない 1: ソフトウェアテスト用にスタートコンディション検出割り込みを強制する	W
1	SPCNDDFC	ストップコンディション検出強制 0: ソフトウェアテスト用にストップコンディション検出割り込みを強制しない 1: ソフトウェアテスト用にストップコンディション検出割り込みを強制する	W
2	HDREXDFC	HDR 終了パターン検出強制 ^(注1) 0: ソフトウェアテスト用に HDR 終了パターン検出割り込みを強制しない 1: ソフトウェアテスト用に HDR 終了パターン検出割り込みを強制する	W
3	—	読むと 0 が読めます。	R
4	NACKDFC	NACK 検出強制 ^(注2) 0: ソフトウェアテスト用に NACK 検出割り込みを強制しない 1: ソフトウェアテスト用に NACK 検出割り込みを強制する	W
7:5	—	読むと 0 が読めます。	R
8	TENDFC ^(注3)	送信終了強制 ^(注2) 0: ソフトウェアテスト用に送信終了割り込みを強制しない 1: ソフトウェアテスト用に送信終了割り込みを強制する	W
15:9	—	読むと 0 が読めます。	R
16	ALFC	アービトレーションロスト強制 ^(注2) 0: ソフトウェアテスト用にアービトレーションロスト割り込みを強制しない 1: ソフトウェアテスト用にアービトレーションロスト割り込みを強制する	W
19:17	—	読むと 0 が読めます。	R
20	TODFC	タイムアウト検出強制 0: ソフトウェアテスト用にタイムアウト検出割り込みを強制しない 1: ソフトウェアテスト用にタイムアウト検出割り込みを強制する	W
23:21	—	読むと 0 が読めます。	R
24	WUCNDDFC	ウェイクアップコンディション検出強制 0: ソフトウェアテスト用にウェイクアップコンディション検出割り込みを強制しない 1: ソフトウェアテスト用にウェイクアップコンディション検出割り込みを強制する	W
31:25	—	読むと 0 が読めます。	R

注. S-TYPE3, P-TYPE3

注 1. このビットはすべての I3C モードをサポートします。

注 2. このビットは I²C モードをサポートします。

注 3. TDBEF0 ビットが 1 でない限り、TENDFC は無効です。

30.2.50 NTST : 通常転送ステータスレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x1E0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	RSQF F	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEF	—	—	—	TABTF	RSPQ FF	CMDQ EF	IBIQE FF	RDBF F0	TDBE F0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEF0	通常送信データバッファエンプティフラグ 0 0: I2C プロトコルモード : PRS.PRTMD ビット = 1 通常送信データバッファに送信データが格納されている I3C プロトコルモード : PRS.PRTMD ビット = 0 通常送信データバッファのエンプティの数が NTBTHCTL0.TXDBTH[2:0]スレッシュ ヨルドより小さい 1: I2C プロトコルモード : PRS.PRTMD ビット = 1 通常送信データバッファに送信データが格納されていない I3C プロトコルモード : PRS.PRTMD ビット = 0 通常送信データバッファのエンプティの数が NTBTHCTL0.TXDBTH[2:0]スレッシュ ヨルドと同じか、より大きい	R/W(注3)
1	RDBFF0	通常受信データバッファフルフラグ 0 0: I2C プロトコルモード : PRS.PRTMD ビット = 1 通常受信データバッファに受信データが格納されていない I3C プロトコルモード : PRS.PRTMD ビット = 0 通常受信データバッファのエントリの数が NTBTHCTL0.RXDBTH[2:0]スレッシュ ヨルドより小さい 1: I2C プロトコルモード : PRS.PRTMD ビット = 1 通常受信データバッファに受信データが格納されている I3C プロトコルモード : PRS.PRTMD ビット = 0 通常受信データバッファのエントリの数が NTBTHCTL0.RXDBTH[2:0]スレッシュ ヨルドと同じか、より大きい	R/W(注3)
2	IBIQEFF	通常 IBI キューエンプティ/フルフラグ(注1) 0: I3C プロトコルモード (マスタ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビッ ト = 1 通常 IBI キューのエントリの数が NQTHCTL.IBIQTH スレッシュヨルドと同じか、よ り小さい I3C プロトコルモード (スレーブ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビ ット = 0 NQTHCTL.IBIQTH ビット = 0 の場合 : IBI データバッファエンプティの数は、IBI データバッファサイズより小さい NQTHCTL.IBIQTH ビットが 0 以外の場合 : IBI データバッファエンプティの数は、NQTHCTL.IBIQTH スレッシュヨルドより小 さい 1: I3C プロトコルモード (マスタ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビッ ト = 1 通常 IBI キューのエントリの数が NQTHCTL.IBIQTH スレッシュヨルドより大きい I3C プロトコルモード (スレーブ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビ ット = 0 NQTHCTL.IBIQTH ビット = 0 の場合 : IBI データバッファエンプティの数は、IBI データバッファサイズと同じである NQTHCTL.IBIQTH ビットが 0 以外の場合 : IBI データバッファエンプティの数は、NQTHCTL.IBIQTH スレッシュヨルドと同じ か、より大きい	R/W(注3)

ビット	シンボル	機能	R/W
3	CMDQEF	通常コマンドキューエンプティフラグ(注1) 0: NQTHCTL.CMDQTH ビット = 0 の場合 : 通常コマンドキューのエンプティの数が通常コマンドキューサイズより小さい NQTHCTL.CMDQTH ビットが 0 以外の場合 : 通常コマンドキューのエンプティの数が NQTHCTL.CMDQTH スレッシュホールドより小さい 1: NQTHCTL.CMDQTH ビット = 0 の場合 : 通常コマンドキューのエンプティの数が通常コマンドキューサイズと同じである NQTHCTL.CMDQTH ビットが 0 以外の場合 : 1: 通常コマンドキューのエンプティの数が NQTHCTL.CMDQTH スレッシュホールドと同じか、より大きい	R/W(注3)
4	RSPQFF	通常レスポンスキューフルフラグ(注1) 0: 通常応答キューのエントリの数が NQTHCTL.RSPQTH スレッシュホールドと同じか、より小さい 1: 通常応答キューのエントリの数が NQTHCTL.RSPQTH スレッシュホールドより大きい	R/W(注3)
5	TABTF	通常転送中断フラグ(注1) 0: 通常転送中断が発生していない 1: 通常転送中断が発生している 本ビットを 0 にするには、1 のステートを読んだ後、0 を書いてください。	R/W(注3)
8:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	TEF	通常転送エラーフラグ(注1) 0: 通常転送エラーが発生していない 1: 通常転送エラーが発生している 本ビットを 0 にするには、1 のステートを読んだ後、0 を書いてください。	R/W(注3)
19:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	RSQFF	通常受信ステータスキューフルフラグ(注2) 0: 通常受信ステータスキューのエントリの数が NRQTHCTL.RSQTH スレッシュホールドと同じか、より小さい 1: 通常受信ステータスキューのエントリの数が NRQTHCTL.RSQTH スレッシュホールドより大きい	R/W(注3)
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注 1. このビットはすべての I3C モードをサポートします。

注 2. このビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 3. 0 になる条件 : 1 の状態を読んだ後、0 を書き込んだとき

TDBEF0 ビット (通常送信データバッファエンプティフラグ 0)

[1 になる条件]

I²C プロトコルモード : PRSTS.PRSTMD ビット = 1

下記の 1. の条件が満たされ、かつ下記 2.~4. のいずれかの条件が満たされたとき

1. NTSTE.TDBEE0 ビットが 1 である (通常送信データバッファエンプティ割り込みステータスログを許可)
2. 通常送信データバッファからシフトレジスタにデータが転送されて、通常送信データバッファがエンプティになったとき(注1)
3. PRSST.TRMD ビットを 1 にしたとき
4. TRMD ビットが 1 の状態で、受信したスレーブアドレスが一致したとき

I3C プロトコルモード : PRSTS.PRSTMD ビット = 0

以下の 1. と 2. の条件を満たしたとき

1. NTSTE.TDBEE0 ビットが 1 である (通常送信データバッファエンプティ割り込みステータスログを許可)
2. 通常送信データバッファのエンプティの数が NTBTHCTL0.TXDBTH[2:0] スレッシュホールド (NTBTHCTL0 レジスタを参照) と同じか、より大きい

[0 になる条件]

I²C プロトコルモード : PRTS.PRTMD ビット = 1

- NTDTBP0 レジスタヘデータが書き込まれたとき
- PRSST.TRMD ビットが 0 になったとき

I3C プロトコルモード : PRTS.PRTMD ビット = 0

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による通常送信データへの直近の書き込みアクセスが完了したとき

注 1. BSTE.NACKDE ビットが 1 のとき、BST.NACKDF フラグが 1 になると、I3C はデータ送受信動作を中断します。TDBEF0 フラグが 0 (次の送信データがすでに書き込まれている状態) の場合、9 クロック目の立ち上がりエッジでシフトレジスタヘデータが転送されて、通常送信データバッファレジスタはエンプティになりますが、TDBEF0 フラグは 1 になりません。

RDBFF0 ビット (通常受信データバッファフルフラグ 0)

[1 になる条件]

I²C プロトコルモード : PRTS.PRTMD ビット = 1

下記の 1. の条件が満たされ、かつ下記 2. または 3. のいずれかの条件が満たされたとき

1. NTSTE.RDBFE0 ビットが 1 である (通常受信データバッファフル割り込みステータスログを許可)
2. シフトレジスタから通常受信データバッファに受信データが転送されたとき
RDBFF0 フラグは、SCL クロックの 8 クロック目または 9 クロック目 (SCSTRCTL レジスタの ACKTWE ビットで選択) の立ち上がりエッジで 1 になる
3. PRSST.TRMD ビットが 0 の状態で、スタートコンディションまたは繰り返しのスタートコンディション検出後、受信したスレーブアドレスが一致したとき

I3C プロトコルモード : PRTS.PRTMD ビット = 0

以下の 1. と 2. の条件を満たしたとき

1. NTSTE.RDBFE0 ビットが 1 である (通常受信データバッファフル割り込みステータスログを許可)
2. 通常受信データバッファのエントリの数が NTBTHCTL0.RXDBTH[2:0] スレッシュホールド (NTBTHCTL0 レジスタを参照) と同じか、より大きいとき

[0 になる条件]

I²C プロトコルモード : PRTS.PRTMD ビット = 1

- NTDTBP0 レジスタからデータを読んだとき

I3C プロトコルモード : PRTS.PRTMD ビット = 0

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による通常受信データへの直近の読み出しアクセスが完了したとき

IBIQEFF ビット (通常 IBI キューエンプティ/フルフラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. NTSTE.IBIQEFE ビットが 1 である (通常 IBI キューエンプティ/フル割り込みステータスログを許可)
2. I3C プロトコルモード (マスタ) : PRTS.PRTMD ビット = 0、PRSST.CRMS ビット = 1
 - 通常 IBI キューのエントリの数が NQTHCTL.IBIQTH スレッシュホールド (NQTHCTL レジスタを参照) より大きいとき

I3C プロトコルモード (スレーブ) : PRTS.PRTMD ビット = 0、PRSST.CRMS ビット = 0
NQTHCTL.IBIQTH ビット = 0 の場合 :

- IBI データバッファが完全にエンプティのとき

NQTHCTL.IBIQTH ビットが 0 以外の場合：

- IBI データバッファエンプティの数が、NQTHCTL.IBIQTH スレッシュホールド (NQTHCTL レジスタを参照) と同じか、より大きいとき

[0 になる条件]

I3C プロトコルモード (マスタ) : PRTS.PRTMD ビット = 0、PRSST.CRMS ビット = 1

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による IBI ステータスへの直近の読み出しアクセスが完了したとき

I3C プロトコルモード (スレーブ) : PRTS.PRTMD ビット = 0、PRSST.CRMS ビット = 0

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による IBI ステータスへの直近の書き込みアクセスが完了したとき

CMDQEF ビット (通常コマンドキューエンプティフラグ)

[1 になる条件]

以下の 2 つの条件を満たしたとき

1. NTSTE.CMDQEE ビットが 1 である (通常コマンドキューエンプティ割り込みステータスログを許可)
2. NQTHCTL.CMDQTH ビット = 0 の場合：
 - 通常コマンドキューが完全にエンプティのとき

NQTHCTL.CMDQTH ビットが 0 以外の場合：

- 通常コマンドキューのエンプティの数が NQTHCTL.CMDQTH スレッシュホールド (NQTHCTL レジスタを参照) と同じか、より大きいとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による通常コマンドへの直近の書き込みアクセスが完了したとき

RSPQFF ビット (通常レスポンスキューフルフラグ)

[1 になる条件]

以下の 2 つの条件を満たしたとき

1. NTSTE.RSPQFE ビットが 1 である (通常応答キューフル割り込みステータスログを許可)
2. 通常応答キューのエントリの数が NQTHCTL.RSPQTH スレッシュホールド (NQTHCTL レジスタを参照) より大きいとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による通常受信ステータスへの直近の読み出しアクセスが完了したとき

TABTF ビット (通常転送中断フラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. NTSTE.TABTE ビットが 1 である (通常転送中断割り込みステータスログを許可)
2. いずれかの転送が中断されたとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

TEF ビット (通常転送エラーフラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. NTSTE.TEE ビットが 1 である (通常転送エラー割り込みステータスログを許可)
2. I3C バスで転送エラーが発生したとき、このエラーのエラータイプは、この送信コマンドに対応するレスポンスまたは受信ステータス構造から得られます。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

RSQFF ビット (通常受信ステータスキューフルフラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. NTSTE.RSQFE ビットが 1 である (通常受信ステータスキューフルを許可)
2. 通常受信ステータスキューのエントリ数が NRQTHCTL.RSQTH スレッショルド (NRQTHCTL レジスタを参照) より大きいとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による通常受信ステータスへの直近の読み出しアクセスが完了したとき

30.2.51 NTSTE : 通常転送ステータス許可レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x1E4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	RSQFE	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEE	—	—	—	TABTE	RSPQFE	CMDQEE	IBIQEFE	RDBFE0	TDBEE0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEE0	通常送信データバッファエンプティ許可 0 0: 通常送信データバッファエンプティ割り込みステータスログを禁止 1: 通常送信データバッファエンプティ割り込みステータスログを許可	R/W
1	RDBFE0	通常受信データバッファフル許可 0 0: 通常受信データバッファフル割り込みステータスログを禁止 1: 通常受信データバッファフル割り込みステータスログを許可	R/W
2	IBIQEFE	通常 IBI キューエンプティ/フル許可 ^(注1) 0: 通常 IBI キューエンプティ/フル割り込みステータスログを禁止 1: 通常 IBI キューエンプティ/フル割り込みステータスログを許可	R/W
3	CMDQEE	通常コマンドキューエンプティ許可 ^(注1) 0: 通常コマンドキューエンプティ割り込みステータスログを禁止 1: 通常コマンドキューエンプティ割り込みステータスログを許可	R/W
4	RSPQFE	通常レスポンスキューフル許可 ^(注1) 0: 通常応答キューフル割り込みステータスログを禁止 1: 通常応答キューフル割り込みステータスログを許可	R/W

ビット	シンボル	機能	R/W
5	TABTE	通常転送中断許可 ^(注1) 0: 通常転送中断割り込みステータスログを禁止 1: 通常転送中断割り込みステータスログを許可	R/W
8:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	TEE	通常転送エラー許可 ^(注1) 0: 通常転送エラー割り込みステータスログを禁止 1: 通常転送エラー割り込みステータスログを許可	R/W
19:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	RSQFE	通常受信ステータスキューフル許可 ^(注2) 0: 通常受信ステータスキューフル割り込みステータスログを禁止 1: 通常受信ステータスキューフル割り込みステータスログを許可	R/W
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注1. このビットはすべての I3C モードをサポートします。

注2. このビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

TDBEE0 ビット (通常送信データバッファエンpty許可 0)

このビットが 1 のとき、NTST.TDBEF0 の動作が有効になります。

NTST.TDBEF0 フラグの 1 になる条件、0 になる条件については、NTST.TDBEF0 フラグの詳細を参照してください。

RDBFE0 ビット (通常受信データバッファフル許可 0)

このビットが 1 のとき、NTST.RDBFF0 の動作が有効になります。

NTST.RDBFF0 フラグの 1 になる条件、0 になる条件については、NTST.RDBFF0 フラグの詳細を参照してください。

IBIQEFE ビット (通常 IBI キューエンpty/フル許可)

このビットが 1 のとき、NTST.IBIQEFF の動作が有効になります。

NTST.IBIQEFF フラグの 1 になる条件、0 になる条件については、NTST.IBIQEFF フラグの詳細を参照してください。

CMDQEE ビット (通常コマンドキューエンpty許可)

このビットが 1 のとき、NTST.CMDQEF の動作が有効になります。

NTST.CMDQEF フラグの 1 になる条件、0 になる条件については、NTST.CMDQEF フラグの詳細を参照してください。

RSPQFE ビット (通常レスポンスキューフル許可)

このビットが 1 のとき、NTST.RSPQFF の動作が有効になります。

NTST.RSPQFF フラグの 1 になる条件、0 になる条件については、NTST.RSPQFF フラグの詳細を参照してください。

TABTE ビット (通常転送中断許可)

このビットが 1 のとき、NTST.TABTF の動作が有効になります。

NTST.TABTF フラグの 1 になる条件、0 になる条件については、NTST.TABTF フラグの詳細を参照してください。

TEE ビット (通常転送エラー許可)

このビットが 1 のとき、NTST.TEF の動作が有効になります。

NTST.TEF フラグの 1 になる条件、0 になる条件については、NTST.TEF フラグの詳細を参照してください。

RSQFE ビット (通常受信ステータスキューフル許可)

このビットが 1 のとき、NTST.RSQFF の動作が有効になります。

NTST.RSQFF フラグの 1 になる条件、0 になる条件については、NTST.RSQFF フラグの詳細を参照してください。

30.2.52 NTIE : 通常転送割り込み許可レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x1E8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	RSQFIE	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEIE	—	—	—	TABTIE	RSPQFIE	CMDQEIE	IBIQEFIE	RDBFIE0	TDBEIE0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEIE0	通常送信データバッファエンプティ割り込み許可 0 0: 通常送信データバッファエンプティ割り込み信号を禁止 1: 通常送信データバッファエンプティ割り込み信号を許可	R/W
1	RDBFIE0	通常受信データバッファフル割り込み許可 0 0: 通常受信データバッファフル割り込み信号を禁止 1: 通常受信データバッファフル割り込み信号を許可	R/W
2	IBIQEFIE	通常 IBI キューエンプティ/フル割り込み許可 ^(注1) 0: 通常 IBI キューエンプティ/フル割り込み信号を禁止 1: 通常 IBI キューエンプティ/フル割り込み信号を許可	R/W
3	CMDQEIE	通常コマンドキューエンプティ割り込み許可 ^(注1) 0: 通常コマンドキューエンプティ割り込み信号を禁止 1: 通常コマンドキューエンプティ割り込み信号を許可	R/W
4	RSPQFIE	通常レスポンスキューフル割り込み許可 ^(注1) 0: 通常応答キューフル割り込み信号を禁止 1: 通常応答キューフル割り込み信号を許可	R/W
5	TABTIE	通常転送中断割り込み許可 ^(注1) 0: 通常転送中断割り込み信号を禁止 1: 通常転送中断割り込み信号を許可	R/W
8:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	TEIE	通常転送エラー割り込み許可 ^(注1) 0: 通常転送エラー割り込み信号を禁止 1: 通常転送エラー割り込み信号を許可	R/W
19:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	RSQFIE	通常受信ステータスキューフル割り込み許可 ^(注2) 0: 通常受信ステータスキューフル割り込み信号を禁止 1: 通常受信ステータスキューフル割り込み信号を許可	R/W
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注 1. このビットはすべての I3C モードをサポートします。

注 2. このビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

PIO 割り込み信号許可レジスタは、I3C で受信した割り込み発生信号を許可します。

TDBEIE0 ビット (通常送信データバッファエンプティ割り込み許可 0)

NTST.TDBEF0 フラグが 1 になったとき、通常送信データバッファエンプティ割り込み (I3C_TX) 要求を許可または禁止するために使用します。

RDBFIE0 ビット (通常受信データバッファフル割り込み許可 0)

NTST.RDBFF0 フラグが 1 になったとき、通常受信データバッファフル割り込み (I3C_RX) 要求を許可または禁止するために使用します。

IBIQEFIE ビット (通常 IBI キューエンpty/フル割り込み許可)

NTST.IBIQEIE フラグが 1 になったとき、通常 IBI キューエンpty/フル割り込み (I3C_IBI) 要求を許可または禁止するために使用します。

CMDQEIE ビット (通常コマンドキューエンpty割り込み許可)

NTST.CMDQEIE フラグが 1 になったとき、通常コマンドキューエンpty割り込み (I3C_CMD) 要求を許可または禁止するために使用します。

RSPQFIE ビット (通常レスポンスキューフル割り込み許可)

NTST.RSPQFIE フラグが 1 になったとき、通常応答キューフル割り込み (I3C_RESP) 要求を許可または禁止するために使用します。

TABTIE ビット (通常転送中断割り込み許可)

NTST.TABTIE フラグが 1 になったとき、通常転送中断割り込み (I3C_EEI) 要求を許可または禁止するのに使用されます。

TEIE ビット (通常転送エラー割り込み許可)

NTST.TEIE フラグが 1 になったとき、通常転送エラー割り込み (I3C_EEI) 要求を許可または禁止するのに使用されます。

RSQFIE ビット (通常受信ステータスキューフル割り込み許可)

NTST.RSQFIE フラグが 1 になったとき、通常受信ステータスキューフル割り込み (I3C_RCV) 要求を許可または禁止するために使用します。

30.2.53 NTSTFC : 通常転送ステータス強制レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x1EC

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	RSQF FC	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEFC	—	—	—	TABTF C	RSPQ FFC	CMDQ EFC	IBIQE FFC	RDBF FC0	TDBE FC0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEFC0	通常送信データバッファエンpty強制 0 0: ソフトウェアテスト用に通常送信データバッファエンpty割り込みを強制しない 1: ソフトウェアテスト用に通常送信データバッファエンpty割り込みを強制する	W
1	RDBFFC0	通常受信データバッファフル強制 0 0: ソフトウェアテスト用に通常受信データバッファフル割り込みを強制しない 1: ソフトウェアテスト用に通常受信データバッファフル割り込みを強制する	W
2	IBIQEFFC	通常 IBI キューエンpty/フル強制 ^(注1) 0: ソフトウェアテスト用に通常 IBI キューエンpty/フル割り込みを強制しない 1: ソフトウェアテスト用に通常 IBI キューエンpty/フル割り込みを強制する	W
3	CMDQEFC	通常コマンドキューエンpty強制 ^(注1) 0: ソフトウェアテスト用に通常コマンドキューエンpty割り込みを強制しない 1: ソフトウェアテスト用に通常コマンドキューエンpty割り込みを強制する	W
4	RSPQFFC	通常レスポンスキューフル強制 ^(注1) 0: ソフトウェアテスト用に通常応答キューフル割り込みを強制しない 1: ソフトウェアテスト用に通常応答キューフル割り込みを強制する	W

ビット	シンボル	機能	R/W
5	TABTFC	通常転送中断強制(注1) 0: ソフトウェアテスト用に通常転送中断割り込みを強制しない 1: ソフトウェアテスト用に通常転送中断割り込みを強制する	W
8:6	—	読むと 0 が読めます。	R
9	TEFC	通常転送エラー強制(注1) 0: ソフトウェアテスト用に通常転送エラー割り込みを強制しない 1: ソフトウェアテスト用に通常転送エラー割り込みを強制する	W
19:10	—	書く場合、0 としてください。	W
20	RSQFFC	通常受信ステータスキューフル強制(注2) 0: ソフトウェアテスト用に通常受信ステータスキューフル割り込みを強制しない 1: ソフトウェアテスト用に通常受信ステータスキューフル割り込みを強制する	W
31:21	—	書く場合、0 としてください。	W

注. S-TYPE3、P-TYPE3

注1. このビットはすべての I3C モードをサポートします。

注2. このビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

PIO 割り込み強制レジスタは、特定の割り込みを強制するのに使用します。デバッグ目的で使用できます。

TDBEFC0 ビット (通常送信データバッファエンpty強制 0)

本ビットが 1 に設定されたとき、TDBEE0 ビットと TDBEIE0 ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

RDBFFC0 ビット (通常受信データバッファフル強制 0)

本ビットが 1 に設定されたとき、RDBFE0 ビットと RDBFIE0 ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

IBIQEFC ビット (通常 IBI キューエンpty/フル強制)

本ビットが 1 に設定されたとき、IBIQEFE ビットと IBIQEFIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

CMDQEFC ビット (通常コマンドキューエンpty強制)

本ビットが 1 に設定されたとき、CMDQEE ビットと CMDQEIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

RSPQFFC ビット (通常レスポンスキューフル強制)

本ビットが 1 に設定されたとき、RSPQFE ビットと RSPQFIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

TABTFC ビット (通常転送中断強制)

TABTE ビットと TABTIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

TEFC ビット (通常転送エラー強制)

本ビットが 1 に設定されたとき、TEE ビットと TEIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

RSQFFC ビット (通常受信ステータスキューフル強制)

本ビットが 1 に設定されたとき、RSQFE ビットと RSQFIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

30.2.54 HTST : 優先転送ステータスレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x200

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEF	—	—	—	TABTF	RSPQ FF	CMDQ EF	—	RDBF F	TDBE F
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEF	優先送信データバッファエンプティフラグ 0: 優先送信データバッファのエンプティの数が HTBTHCTL.TXDBTH[2:0]スレッシュヨルドより小さい 1: 優先送信データバッファのエンプティの数が HTBTHCTL.TXDBTH[2:0]スレッシュヨルドと同じか、より大きい	R/W ^(注1)
1	RDBFF	優先受信データバッファフルフラグ 0: 優先受信データバッファのエントリの数が HTBTHCTL.RXDBTH[2:0]スレッシュヨルドより小さい 1: 優先受信データバッファのエントリの数が HTBTHCTL.RXDBTH[2:0]スレッシュヨルドと同じか、より大きい	R/W ^(注1)
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	CMDQEF	優先コマンドキューエンプティフラグ 0: HQTHCTL.CMDQTH が 0 のとき、優先コマンドキューのエンプティの数がコマンドキューサイズより小さい HQTHCTL.CMDQTH が 0 以外るとき、優先コマンドキューエンプティの数が HQTHCTL.CMDQTH スレッシュヨルドより小さい 1: HQTHCTL.CMDQTH が 0 のとき、優先コマンドキューのエンプティの数がコマンドキューサイズと同じである HQTHCTL.CMDQTH が 0 以外るとき、優先コマンドキューのエンプティの数が HQTHCTL.CMDQTH スレッシュヨルドと同じか、より大きい	R/W ^(注1)
4	RSPQFF	優先レスポンスキューフルフラグ 0: 優先レスポンスキューエントリの数が HQTHCTL.RSPQTH スレッシュヨルドより小さい 1: 優先応答キューのエントリの数が HQTHCTL.RSPQTH スレッシュヨルドと同じか、より大きい	R/W ^(注1)
5	TABTF	優先転送中断フラグ 0: 優先転送中断が発生しない 1: 優先転送中断が発生する 本ビットを 0 にするには、1 を読んだ後、0 を書いてください。	R/W ^(注1)
8:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	TEF	優先転送エラーフラグ 0: 優先転送エラーが発生しない 1: 優先転送エラーが発生する 本ビットを 0 にするには、1 を読んだ後、0 を書いてください。	R/W ^(注1)
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

注 1. 0 になる条件: 1 の状態を読んだ後、0 を書き込んだとき

TDBEF ビット (優先送信データバッファエンプティフラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. HTSTE.TDBEE ビット = 1 (優先送信データバッファエンプティ割り込みステータスログを許可)
2. 優先送信データバッファのエンプティの数が HTBTHCTL.TXDBTH[2:0]スレッシュホールド (レジスタ HTBTHCTL を参照) と同じか、より大きいとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による「優先送信データ」への直近の書き込みアクセスが完了したとき

RDBFF ビット (優先受信データバッファフルフラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. HTSTE.RDBFE ビット = 1 (優先受信データバッファフル割り込みステータスログを許可)
2. 優先受信データバッファのエントリの数が HTBTHCTL.RXDBTH[2:0]スレッシュホールド (レジスタ HTBTHCTL を参照) と同じか、より大きいとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による「優先受信データ」への直近の読み出しアクセスが完了したとき

CMDQEF ビット (優先コマンドキューエンプティフラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. HTSTE.CMDQEE ビット = 1 (優先コマンドキューエンプティ割り込みステータスログを許可)
2. HQTHTCTL.CMDQTH ビット = 0 の場合：
 - 優先コマンドキューが完全にエンプティのとき

HQTHTCTL.CMDQTH ビットが 0 以外の場合：

- 優先コマンドキューのエンプティの数が HQTHTCTL.CMDQTH スレッシュホールド (レジスタ HQTHTCTL を参照) と同じか、より大きいとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による「優先コマンド」への直近の書き込みアクセスが完了したとき

RSPQFF ビット (優先レスポンスキューフルフラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. HTSTE.RSPQFE ビット = 1 (優先応答キューフル割り込みステータスログを許可)
2. 優先応答キューのエントリの数が HQTHTCTL.RSPQTH スレッシュホールド (レジスタ HQTHTCTL を参照) より大きいとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DMAC/DTC による「優先受信ステータス」への直近の読み出しアクセスが完了したとき

使用要素については、RSPQFF ビットの説明を参照してください。

TABTF ビット (優先転送中断フラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. HTSTE.TABTE ビット = 1 (優先転送中断割り込みステータスログを許可)
2. いずれかの転送が中断されたとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

TEF ビット (優先転送エラーフラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. HTSTE.TEE ビット = 1 (優先転送エラー割り込みステータスログを許可)
2. I3C バスで転送エラーが発生したとき。このエラーのエラータイプは、この転送/コマンドに対応するレスポンス構造から得られます。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

30.2.55 HTSTE : 優先転送ステータスイネーブルレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x204

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEE	—	—	—	TABTE	RSPQFE	CMDQEE	—	RDBFE	TDBEE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEE	優先送信データバッファエンプティ許可 0: 優先送信データバッファエンプティ割り込みステータスログを禁止 1: 優先送信データバッファエンプティ割り込みステータスログを許可	R/W
1	RDBFE	優先受信データバッファフル許可 0: 優先受信データバッファフル割り込みステータスログを禁止 1: 優先受信データバッファフル割り込みステータスログを許可	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	CMDQEE	優先コマンドキューエンプティ許可 0: 優先コマンドキューエンプティ割り込みステータスログを禁止 1: 優先コマンドキューエンプティ割り込みステータスログを許可	R/W
4	RSPQFE	優先レスポンスキューフル許可 0: 優先レスポンスキューフル割り込みステータスログを禁止 1: 優先応答キューフル割り込みステータスログを許可	R/W
5	TABTE	優先転送中断許可 0: 優先転送中断割り込みステータスログを禁止 1: 優先転送中断割り込みステータスログを許可	R/W
8:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	TEE	優先転送エラー許可 0: 優先転送エラー割り込みステータスログを禁止 1: 優先転送エラー割り込みステータスログを許可	R/W

ビット	シンボル	機能	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

TDBEE ビット (優先送信データバッファエンプティ許可)

TDBEE ビットが 1 のとき、HTST.TDBEF の動作が有効になります。

HTST.TDBEF フラグの 1 になる条件、0 になる条件については、HTST.TDBEF フラグの詳細を参照してください。

RDBFE ビット (優先受信データバッファフル許可)

RDBFE ビットが 1 のとき、HTST.RDBFF の動作が有効になります。

HTST.RDBFF フラグの 1 になる条件、0 になる条件については、HTST.RDBFF フラグの詳細を参照してください。

CMDQEE ビット (優先コマンドキューエンプティ許可)

CMDQEE ビットが 1 のとき、HTST.CMDQEF の動作が有効になります。

HTST.CMDQEF フラグの 1 になる条件、0 になる条件については、HTST.CMDQEF フラグの詳細を参照してください。

RSPQFE ビット (優先レスポンスキューフル許可)

RSPQFE ビットが 1 のとき、HTST.RSPQFF の動作が有効になります。

HTST.RSPQFF フラグの 1 になる条件、0 になる条件については、HTST.RSPQFF フラグの詳細を参照してください。

TABTE ビット (優先転送中断許可)

TABTE ビットが 1 のとき、HTST.TABTF の動作が有効になります。

HTST.TABTF フラグの 1 になる条件、0 になる条件については、HTST.TABTF フラグの詳細を参照してください。

TEE ビット (優先転送エラー許可)

TEE ビットが 1 のとき、HTST.TEF の動作が有効になります。

HTST.TEF フラグの 1 になる条件、0 になる条件については、HTST.TEF フラグの詳細を参照してください。

30.2.56 HTIE : 優先転送割り込み許可レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x208

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEIE	—	—	—	TABTI E	RSPQ FIE	CMDQ EIE	—	RDBFI E	TDBEI E
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEIE	優先送信データバッファエンプティ割り込み許可 0: 優先送信データバッファエンプティ割り込み信号を禁止 1: 優先送信データバッファエンプティ割り込み信号を許可	R/W

ビット	シンボル	機能	R/W
1	RDBFIE	優先受信データバッファフル割り込み許可 0: 優先受信データバッファフル割り込み信号を禁止 1: 優先受信データバッファフル割り込み信号を許可	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	CMDQEIE	優先コマンドキューエンプティ割り込み許可 0: 優先コマンドキューエンプティ割り込み信号を禁止 1: 優先コマンドキューエンプティ割り込み信号を許可	R/W
4	RSPQFIE	優先レスポンスキューフル割り込み許可 0: 優先応答キューフル割り込み信号を禁止 1: 優先応答キューフル割り込み信号を許可	R/W
5	TABTIE	優先転送中断割り込み許可 0: 優先転送中断割り込み信号を禁止 1: 優先転送中断割り込み信号を許可	R/W
8:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	TEIE	優先転送エラー割り込み許可 0: 優先転送エラー割り込み信号を禁止 1: 優先転送エラー割り込み信号を許可	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

優先割り込み信号許可レジスタは、I3C で受信した優先割り込み発生信号を許可します。

TDBEIE ビット (優先送信データバッファエンプティ割り込み許可)

TDBEIE ビットは、HTST.TDBEF フラグが 1 になったとき、優先送信データバッファエンプティ割り込み (I3C_HTX) 要求を許可または禁止するために使用します。

RDBFIE ビット (優先受信データバッファフル割り込み許可)

RDBFIE ビットは、HTST.RDBFF フラグが 1 になったとき、優先受信データバッファフル割り込み (I3C_HRX) 要求を許可または禁止するために使用します。

CMDQEIE ビット (優先コマンドキューエンプティ割り込み許可)

CMDQEIE ビットは、HTST.CMDQEF フラグが 1 になったとき、優先コマンドキューエンプティ割り込み (I3C_HCMTD) 要求を許可または禁止するために使用します。

RSPQFIE ビット (優先レスポンスキューフル割り込み許可)

RSPQFIE ビットは、HTST.RSPQFF フラグが 1 になったとき、優先応答キューフル割り込み (I3C_HRESP) 要求を許可または禁止するために使用します。

TABTIE ビット (優先転送中断割り込み許可)

TABTIE ビットは、HTST.TABTF フラグが 1 になったとき、優先転送アボート割り込み (I3C_EEI) 要求の許可/禁止を選択します。

TEIE ビット (優先転送エラー割り込み許可)

TEIE ビットは、HTST.TEF フラグが 1 になったとき、優先転送エラー割り込み (I3C_EEI) 要求の許可/禁止を選択します。

30.2.57 HTSTFC : 優先転送ステータス強制レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x20C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEFC	—	—	—	TABTFC	RSPQFFC	CMDQEFC	—	RDBFFC	TDBEFC
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEFC	優先送信データバッファエンプティ強制 0: ソフトウェアテスト用に優先送信データバッファエンプティ割り込みを強制しない 1: ソフトウェアテスト用に優先送信データバッファエンプティ割り込みを強制する	W
1	RDBFFC	優先受信データバッファフル強制 0: ソフトウェアテスト用に優先受信データバッファフル割り込みを強制しない 1: ソフトウェアテスト用に優先受信データバッファフル割り込みを強制する	W
2	—	読むと 0 が読めます。	R
3	CMDQEFC	優先コマンドキューエンプティ強制 0: ソフトウェアテスト用に優先コマンドキューエンプティ割り込みを強制しない 1: ソフトウェアテスト用に優先コマンドキューエンプティ割り込みを強制する	W
4	RSPQFFC	優先レスポンスキューフル強制 0: ソフトウェアテスト用に優先応答キューフル割り込みを強制しない 1: ソフトウェアテスト用に優先応答キューフル割り込みを強制する	W
5	TABTFC	優先転送中断強制 0: ソフトウェアテスト用に優先転送中断割り込みを強制しない 1: ソフトウェアテスト用に優先転送中断割り込みを強制する	W
8:6	—	読むと 0 が読めます。	R
9	TEFC	優先転送エラー強制 0: ソフトウェアテスト用に優先転送エラー割り込みを強制しない 1: ソフトウェアテスト用に優先転送エラー割り込みを強制する	W
31:10	—	読むと 0 が読めます。	R

注: S-TYPE3、P-TYPE3

注: このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

30.2.58 BCST : バス状態ステータスレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x210

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	BIDLF	BAVLF	BFRE F
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BFREF	バスフリー検出フラグ 0: バスフリーを検出していない 1: バスフリーを検出した	R
1	BAVLF	バス使用可能検出フラグ(注1) 0: バス使用可能を検出していない 1: バス使用可能を検出した	R
2	BIDLF	バスアイドル検出フラグ(注1) 0: バスアイドルを検出していない 1: バスアイドルを検出した	R
31:3	—	読むと 0 が読めます。	R

注. S-TYPE3, P-TYPE3

注 1. このビットはすべての I3C モードをサポートします。

BFREF ビット (バスフリー検出フラグ)

バスフリー状態は、STOP の後、START の前に以下の長さで生じる期間です。

- ピュアバス : tCAS 期間以上 (「48. 電気的特性」を参照)
- ミックスバス (I3C バス上に少なくとも 1 つのレガシー I²C が存在する) : tBUF 期間以上 (「48. 電気的特性」を参照)

[1 になる条件]

- STOP コンディション検出後、SCL = SDA = 1 の状態で、BFRECDT.FRECYC[8:0]で設定した数の (I3Cφ) サイクルが経過したとき
- BCTL.BUSE を 1 に設定した後、SCL = SDA = 1 の状態で、BFRECDT.FRECYC[8:0]で設定した数の (I3Cφ) サイクルが経過したとき

[0 になる条件]

- SCL と SDA が High 以外であるとき
- BCTL.BUSE ビットを 0 にしたとき

BAVLF ビット (バス使用可能検出フラグ)

バス使用可能条件は、少なくとも tAVAL 以上の期間、バスフリー条件が連続保持されている期間です (「48. 電気的特性」を参照)。バス使用可能条件の後、スレーブは START 要求 (In-Band 割り込みまたはマスタハンドオフ要求に対して) のみを発行できます。

[1 になる条件]

- STOP コンディション検出後、SCL = SDA = 1 の状態で、BAVLCDT.AVLCYC[8:0]で設定した数の (I3Cφ) サイクルが経過したとき
- BCTL.BUSE を 1 に設定した後、SCL = SDA = 1 の状態で、BAVLCDT.AVLCYC[8:0]で設定した数の (I3Cφ) サイクルが経過したとき

[0 になる条件]

- SCL と SDA が High 以外であるとき
- BCTL.BUSE ビットを 0 にしたとき

BIDLF ビット (バスアイドル検出フラグ)

バスアイドル条件は、少なくとも tIDLE 以上の期間、バス使用可能条件が連続保持されている期間です (「48. 電気的特性」を参照)。

[1 になる条件]

- STOP コンディション検出後、SCL = SDA = 1 の状態で、BIDLCDT.IDLCYC[17:0]で設定した数の (I3Cφ) サイクルが経過したとき

- BCTL.BUSE を 1 に設定した後、SCL = SDA = 1 の状態で、BIDLCDT.IDLCYC[17:0] で設定した数の (I3Cφ) サイクルが経過したとき

[0 になる条件]

- SCL と SDA が High 以外であるとき
- BCTL.BUSE ビットを 0 にしたとき

30.2.59 SVST : スレーブステータスレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x214

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	SVAF[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	HOAF	—	—	—	—	—	—	—	—	DVIDF	HSMC F	—	—	—	—	GCAF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	GCAF	ジェネラルコールアドレス検出フラグ 0: ジェネラルコールアドレス未検出 1: ジェネラルコールアドレス検出	R/W(注1)
4:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	HSMCF	Hs モードマスタコード検出フラグ 0: Hs モードマスタコード未検出 1: Hs モードマスタコード検出	R/W(注1)
6	DVIDF	デバイス ID アドレス検出フラグ 0: デバイス ID コマンド未検出 1: デバイス ID コマンド検出 ● スタートコンディション検出直後に受信した第 1 フレームが、[デバイス ID (1111 100b) + 0[W]] の値と一致した場合、1 になります。	R/W(注1)
14:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	HOAF	ホストアドレス検出フラグ 0: ホストアドレス未検出 1: ホストアドレス検出 ● 受信したスレーブアドレスが、ホストアドレス (0001 000b) と一致した場合、1 になります。	R/W(注1)
18:16	SVAF[2:0]	スレーブアドレス検出フラグ n (n = 0~2) 0: スレーブ n 未検出 1: スレーブ n 検出	R/W(注1)
31:19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I²C モードをサポートします。

注 1. 0 になる条件: 1 の状態を読んだ後、0 を書き込んだとき

GCAF フラグ (ジェネラルコールアドレス検出フラグ)

非同期動作から同期ユニットに移行するときに、I²C 通常ウェイクアップモード 1/2 が GCAF を 1 にします。

[1 になる条件]

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 1 になります。
 1. SVCTL.GCAE ビット = 1 (ジェネラルコールアドレス検出は有効) である

- 受信したスレーブアドレスが、ジェネラルコールアドレス (0000 000b + 0[W]) と一致している

[0 になる条件]

- GCAF フラグ = 1 を読んだ後、GCAF フラグに 0 を書いたとき
- ストップコンディションが検出されたとき
- 繰り返しのスタートコンディションが検出されたとき

HSMCF フラグ (Hs モードマスタコード検出フラグ)

非同期動作から同期ユニットに移行するときに、I²C 通常ウェイクアップモード 1/2 が HSMCF を 1 にします。

[1 になる条件]

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 1 になります。
 1. SVCTL.HSMCE ビット = 1 (Hs モードマスタコード検出は有効) である
 2. スタートコンディション検出直後に受信した第 1 バイトが、Hs モードマスタコード (0000 1XXXb) + 1 (NACK) の値と一致している

[0 になる条件]

- HSMCF フラグ = 1 を読んだ後、HSMCF フラグに 0 を書いたとき
- ストップコンディションが検出されたとき

DVIDF フラグ (デバイス ID アドレス検出フラグ)

[1 になる条件]

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 1 になります。
 1. SVCTL.DVIDE ビット = 1 (デバイス ID アドレス検出は有効) である
 2. スタートコンディション検出直後または繰り返しスタートコンディション検出直後に受信した第 1 バイトが、[デバイス ID (1111 100b) + 0[W]] の値と一致している

[0 になる条件]

- DVIDF フラグ = 1 を読んだ後、DVIDF フラグに 0 を書いたとき
- ストップコンディションが検出されたとき
- 本フラグは、以下の 1. と 2. または 1. と 3. を満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
 1. SVCTL.DVIDE ビット = 1 (デバイス ID アドレス検出は有効) である
 2. スタートコンディション検出直後または繰り返しスタートコンディション検出直後に受信した 1 番目のバイトがデバイス ID (1111 100b) の値と一致しない
 3. スタートコンディション検出直後または繰り返しスタートコンディション検出直後に受信した第 1 バイトが、[デバイス ID (1111 100b) + 0[W]] の値と一致し、第 2 バイトがスレーブアドレス 0~2 のいずれとも一致しない

HOAF フラグ (ホストアドレス検出フラグ)

非同期動作から同期ユニットに移行するときに、I²C 通常ウェイクアップモード 1/2 が HOAF を 1 にします。

[1 になる条件]

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 1 になります。
 1. SVCTL.HOAE ビット = 1 (ホストアドレス検出は有効) である
 2. 受信したスレーブアドレスが、ホストアドレス (0001 000b) と一致している

[0 になる条件]

- HOAF フラグ = 1 を読んだ後、HOAF フラグに 0 を書いたとき
- ストップコンディションが検出されたとき
- 繰り返しのスタートコンディションが検出されたとき

SVAF[2:0]フラグ (スレーブアドレス検出フラグ n (n = 0~2))

非同期動作から同期ユニットへ移行するときに、I²C ノーマルウェイクアップモード 1/2 が SVAF[2:0]に 1 を設定します。

[1 になる条件]

7 ビットアドレスフォーマット選択時 SVDVADn.SADLG ビット = 0

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 1 になります。
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. 受信したスレーブアドレスが、SVDVADn.SVAD[6:0]ビットの値と一致している

10 ビットアドレスフォーマット選択時 SVDVADn.SADLG ビット = 1

- 本フラグは、以下全てを満たすときに、2 番目のバイトの SCL クロックの 9 クロック目の立ち上がりで 1 になります。
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. 受信したスレーブアドレスが、11110b + SVDVADn.SVAD[9:8]ビットの値と一致し、以下のアドレスが SVDVADn.SVAD[7:0]ビットの値と一致している

[0 になる条件]

- SVAF[2:0]フラグ = 1 を読んだ後、SVAF[2:0]フラグに 0 を書いたとき
- ストップコンディションが検出されたとき

7 ビットアドレスフォーマット選択時 SVDVADn.SADLG ビット = 0

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. 受信したスレーブアドレスが、SVDVADn.SVAD[6:0]ビットの値と一致しない

10 ビットアドレスフォーマット選択時 SVDVADn.SADLG ビット = 1

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. 受信したスレーブアドレスが、11110b + SVDVADn.SVAD[9:8]ビットの値と一致しない
- 本フラグは、以下全てを満たすときに、2 番目のバイトの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. 受信したスレーブアドレスが、11110b + SVDVADn.SVAD[9:8]ビットの値と一致し、以下のアドレスが SVDVADn.SVAD[7:0]ビットの値と一致しない

30.2.60 WUST : ウェイクアップユニット動作ステータスレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x218

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	WUAS YNF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	WUASYNF	ウェイクアップ機能非同期動作ステータスフラグ 0: I3C 同期回路有効条件 1: I3C 非同期回路有効条件	R
31:1	—	読むと 0 が読めます。	R

注: S-TYPE3、P-TYPE3

WUASYNF フラグ (ウェイクアップ機能非同期動作ステータスフラグ)

I3C が TCLK 非同期動作 (WUCTL.WUFE ビット = 1) であるかどうかを示します。

[1 になる条件]

- 以下がすべて満たされたとき
 1. WUCTL.WUFE ビットが 1 (ウェイクアップ機能が有効) である
 2. WUCTL.WUFSYNE ビットに 0 を書いた後、BCST.BFREF フラグが 1 である

[0 になる条件 : I²C スレーブ]

- WUCTL.WUFE ビットが 0 (ウェイクアップ機能が無効) であるとき
- 以下がすべて満たされたとき
 1. WUCTL.WUFE ビットが 1 (ウェイクアップ機能が有効) である
 2. ウェイクアップイベントを検出した
 3. WUASYNF フラグ = 1 である状態で、WUCTL.WUFSYNE ビットに 1 を書いた

[0 になる条件 : I3C スレーブ]

- WUCTL.WUFE ビットが 0 (ウェイクアップ機能が無効) であるとき
- 以下がすべて満たされたとき
 1. WUCTL.WUFE ビットが 1 (ウェイクアップ機能が有効) である
 2. ウェイクアップイベントを検出した
 3. WUASYNF フラグ = 1 である状態で、WUCTL.WUFSYNE ビットに 1 を書いた
 4. ストップコンディションが検出された

[0 になる条件 : I²C/I3C スレーブ]

- 以下がすべて満たされたとき
 1. WUCTL.WUFE ビットが 1 (ウェイクアップ機能が有効) である
 2. ウェイクアップイベントを検出した
 3. WUASYNF フラグが 1 である

4. WUCTL.WUFSYNE ビットが 1 である
5. ストップコンディションが検出された

[0 になる条件 : I3C マスタ]

- WUCTL.WUFE ビットが 0 (ウェイクアップ機能が無効) であるとき
- 以下がすべて満たされたとき
 1. WUCTL.WUFE ビットが 1 (ウェイクアップ機能が有効) である
 2. ウェイクアップイベントを検出した
 3. WUASYNF フラグが 1 である
 4. WUCTL.WUFSYNE ビットが 1 である

30.2.61 MRCCPT : MsyncCNT カウンタキャプチャレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x21C

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	MsyncCNT カウンタキャプチャ 非同期モード 1 で使用し、非同期モード 0 では使用しません。	R

注: S-TYPE3, P-TYPE3

注: このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

MRCCPT[31:0]ビット

- 非同期モード 1 (非同期拡張モード)
ATCCNTE.ATCE ビットが有効になると、カウントを開始します。各 aME (START コンディションの SDA 立ち下がりエッジ) で MSyncCNT をキャプチャし、それをキャプチャレジスタに格納します。

30.2.62 DATBASm : デバイスアドレステーブル基本レジスタ m (m = 0~7)

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x224 + 0x08 × m

Bit position: 31 30 29 28 27 26 25 24 23 16

Bit field:

DVTY P	DVNACK[1:0]	—	—	—	—	—	—	DVDYAD[7:0]
--------	-------------	---	---	---	---	---	---	-------------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 0

Bit field:

DVIBI TS	DVMR RJ	DVSIR RJ	DVIBI PL	—	—	—	—	—	DVSTAD[6:0]
----------	---------	----------	----------	---	---	---	---	---	-------------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
6:0	DVSTAD[6:0]	デバイススタティックアドレス I3C/I ² C スタティックアドレス	R/W
11:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
12	DVIBIPL	デバイス IBI ペイロード 0: このデバイスからの IBI はデータペイロードをもたない 1: このデバイスからの IBI はデータペイロードをもつ	R/W
13	DVSIRRJ	デバイスバンド内スレーブ割り込み要求拒否 0: このデバイスは、SIR を ACK する 1: このデバイスは SIR を NACK し、自動拒否 CCC を送信する。	R/W
14	DVMRRJ	デバイスバンド内マスタ要求拒否 0: このデバイスは、マスタ要求を ACK する 1: このデバイスはマスタ要求を NACK し、自動拒否コマンドを送信する。	R/W
15	DVIBITS	デバイス IBI タイムスタンプ 0: マスタはこのデバイスからの IBI をマスタタイムスタンプでタイムスタンプしない 1: マスタはこのデバイスへの IBI をマスタタイムスタンプでタイムスタンプする	R/W
23:16	DVDYAD[7:0]	デバイス I3C ダイナミックアドレス I3C 仕様に従い、ビット 23 はパリティビットで、ソフトウェアドライバにより計算され更新されます。	R/W
28:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
30:29	DVNACK[1:0]	デバイス NACK リトライカウント デバイス固有のリトライカウント	R/W
31	DVTYP	デバイスタイプ 0: I3C デバイス 1: I ² C デバイス	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

DVIBIPL ビット (デバイス IBI ペイロード)

このデバイスからの IBI がデータペイロードをもつかどうかを示します。このフィールドは、デバイスのバス特性レジスタ (BCR) の IBI ペイロードビットを示します。

このデバイスの IBI 処理の際に、マスタはこのフィールドを使って IBI データペイロードの受信を行うかどうかを決定します。データ通信は、T-ビットで示します。

DVSIRRJ ビット (デバイスバンド内スレーブ割り込み要求拒否)

マスタとして動作しているときに、このデバイスが他のデバイスからのスレーブ割り込み要求を受け付けるか拒否するかを制御します。

DVMRRJ ビット (デバイスバンド内マスタ要求拒否)

マスタとして動作しているときに、このデバイスが他のデバイスからのマスタ要求を受け付けるか拒否するかを制御します。

I3C が、カレントマスタでないマスタケイパビリティであることを宣言している場合にのみ有効です。

DVIBITS ビット (デバイス IBI タイムスタンプ)

特定のデバイスの IBI タイムスタンプを有効または無効にします。

注. 各 IBI イベントの IBI ステータスディスクリプタは、各 IBI イベントが実際にタイムスタンプされたかどうかを示します。タイミングコントロールの非同期モード 0 と非同期モード 1 を除き、0 を設定してください。

DVNACK[1:0] ビット (デバイス NACK リトライカウント)

これらのビットは、コマンドディスクリプタに設定されたトランザクションに対して NACK 応答をスレーブから受信したときのリトライの数を設定します。

注. アドレス配置コマンドによって ENTDAA を実行するとき、NACK を一回受信すると本ビットの設定は無視され、トランザクションが終了します。

注. I3C は、ブロードキャストアドレスに対して NACK を受信しても、DVNACK[1:0] ビットの設定に従ってリトライしません。

注. DVNACK[1:0] ビットが 0x0 の場合、ダイレクト CCC の場合でも I3C はリトライしません。

30.2.63 EXDATBAS : 拡張デバイスアドレステーブル基本レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x2A0

Bit position:	31	30	29	28	27	26	25	24	23							16	
Bit field:	EDTY P		EDNACK[1:0]		—	—	—	—	—	EDDYAD[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
Bit position:	15	14	13	12	11	10	9	8	7	6							0
Bit field:	—	—	—	—	—	—	—	—	—	EDSTAD[6:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	機能	R/W
6:0	EDSTAD[6:0]	拡張デバイススタティックアドレス I3C/I ² C スタティックアドレス	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
23:16	EDDYAD[7:0]	拡張デバイス I3C ダイナミックアドレス I3C 仕様に従い、ビット 23 はパリティビットで、ソフトウェアドライバにより計算され更新されます。	R/W
28:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
30:29	EDNACK[1:0]	拡張デバイス NACK リトライカウント デバイス固有のリトライカウント	R/W
31	EDTYP	拡張デバイスタイプ 0: I3C デバイス 1: I ² C デバイス	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

30.2.64 SDATBASn : スレーブデバイスアドレステーブル基本レジスタ n (n = 0~2)

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x2B0

Bit position:	31	30	29	28	27	26	25	24	23	22							16
Bit field:	—	—	—	—	—	—	—	—	—	SDDYAD[6:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
Bit position:	15	14	13	12	11	10	9									0	
Bit field:	—	—	—	SDIBI PL	—	SDAD LS	SDSTAD[9:0]										
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	機能	R/W
9:0	SDSTAD[9:0]	スレーブデバイススタティックアドレス ^(注2) I3C スタティックアドレス	R/W
10	SDADLS	スレーブデバイスアドレス長選択 ^(注3) 0: スレーブデバイスアドレス長 7 ビットを選択 1: スレーブデバイスアドレス長 10 ビットを選択 (I ² C デバイスのみ)	R/W
11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
12	SDIBIPL ^(注1)	スレーブデバイス IBI ペイロード ^(注4) SVDCT.TBCR2 のミラービット 0: このデバイスからの IBI はデータペイロードをもたない 1: このデバイスからの IBI はデータペイロードをもつ	R/W
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
22:16	SDDYAD[6:0] ^(注1)	スレーブデバイス I3C ダイナミックアドレス ^(注5)	R/W
31:23	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. メインマスタの SDATBAS レジスタへの SW 書き込みは禁止です。

注1. このビットは、SDATBAS0 レジスタでのみ有効です。

注2. これらのビットは I²C、I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注3. このビットは I²C モードをサポートします。

注4. このビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注5. これらのビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

SDSTAD[9:0]ビット (スレーブデバイススタティックアドレス)

7 ビットアドレスフォーマット選択時 (SDADLS = 0)、SDSTAD[9:0]ビットの下位 7 ビットは 7 ビットアドレスとして機能します。

10 ビットアドレスフォーマット選択時 (SDADLS = 1)、SDSTAD[9:0]ビットは 10 ビットアドレスとして機能します。SVCTL.SVAEn ビットが 0 の場合、このビットの設定は無視されます。

SDIBIPL ビット (スレーブデバイス IBI ペイロード)

このデバイスからの IBI がデータペイロードをもつかどうかを示します。このフィールドは、デバイスのバス特性レジスタ (BCR) の IBI ペイロードビットを示します。

このデバイスの IBI 処理の際に、マスタはこのフィールドを使って IBI データペイロードの受信を行うかどうかを決定します。データ通信は、T-ビットで示します。

SDDYAD[6:0]ビット (スレーブデバイス I3C ダイナミックアドレス)

[更新する条件]

- ダイナミックアドレス値を書き込んだとき
- スレーブアドレス値が SETDASA CCC (Direct) を受信時のそれ自身のスタティックアドレスであるとき、ダイナミックアドレス値に更新されます。(注1)
- ENTDA A CCC (ブロードキャスト) の受信により始まるダイナミックアドレス割り当て手順が確立したとき (注1)
- RSTDA A CCC (ブロードキャスト) の受信時、全てのビットは 0 にクリアされます。(注1)
- スレーブアドレス値が RSTDA A CCC (Direct) を受信時のそれ自身のダイナミックアドレスであるとき、全てのビットは 0 にクリアされます。(注1)
- スレーブアドレス値が SETNEWDA CCC (Direct) を受信時のそれ自身のダイナミックアドレスであるとき、そのダイナミックアドレス値に更新されます。(注1)
- SETAASA CCC (ブロードキャスト) の受信時、それらのビットは SDSTAD[6:0]ビットの値に更新されます。(注2)

注1. MIPI I3C 仕様 v1.0 を参照してください。

注2. MIPI I3C 基本仕様 v1.0 を参照してください。

30.2.65 MSDCTm : マスタデバイス特性テーブルレジスタ m (m = 0~7)

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x2D0 + 0x04 × m

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RBCR76[1:0]	RBCR5	RBCR4	RBCR3	RBCR2	RBCR1	RBCR0	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	RBCR0	最大データ速度制限 ^(注1) 0: 制限なし 1: 制限あり	R/W
9	RBCR1	IBI 要求可否 0: 不可 1: 可	R/W
10	RBCR2	IBI ペイロード 0: 受信した IBI にデータバイトが続いていない 1: 受信した IBI に 1 バイト以上のデータバイトが必ず続いているデータバイトが続いていることは、T-ビットで示している	R/W
11	RBCR3	オフライン可否 ^(注2) 0: デバイスは I3C コマンドに常に応答する 1: デバイスは I3C コマンドに常に応答するとは限らない	R/W
12	RBCR4	ブリッジ識別 ^(注3) 0: ブリッジデバイス以外 1: ブリッジデバイス	R/W
13	RBCR5	SDR のみ / SDR および HDR 可否 0: SDR のみ 1: HDR 可	R/W
15:14	RBCR76[1:0]	デバイスロール 00: I3C スレーブ 01: I3C マスタ ^(注4) その他: 設定禁止	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

注 1. マスタは、GETMXDS CCC を使い、スレーブの特性上の制限を問い合わせます。

注 2. オフラインの使用可能デバイスは、ダイナミックアドレスを保持します。

注 3. ブリッジデバイスは、MIPI I3C 仕様に従う必要があります。

注 4. I3C メインマスタとして動作する I3C デバイスについては、BCR デバイスロールビットの値が 01b になります。

DCT テーブルは、デバイス特性 (PID、BCR、DCR) およびダイナミックアドレス割り当て (ENTDAA) 手順に準拠する I3C バス上で割り当てられたダイナミックアドレスを取り込みます。

RBCRn ビット (受信バス特性レジスタ)

I3C バスに接続した各 I3C デバイスには、対応するリードオンリーのバス特性レジスタ (BCR) があります。このリードオンリーのレジスタは、I3C 準拠のデバイスロールと、ダイナミックアドレス割り当てと共通コマンドコードを使用できる機能を示します。

注. RBCR2 が 0 である場合に、DATBASm.DVSIRRJ = 0 (m = 0~7) による I3C スレーブからのスレーブ割り込み要求に対して ACK 応答をするとき、ACK 応答の後、ストップコンディションを発行します。RBCR2 が 1 である場合に、

DATBASm.DVSIRRJ = 0 (m = 0~7) による I3C スレーブからのスレーブ割り込み要求に対して ACK 応答をするとき、ACK 応答の後、IBI ペイロードを受信します。IBI ペイロードの終了後、ストップコンディションが発行されません。

[更新する条件]

- ENTDAACCC (ブロードキャスト) 受信で開始するダイナミックアドレス割り当て手順において、デバイスからバス特性レジスタ (BCR) を受信するとき(注1)

注 1. MIPI I3C 仕様 v1.0 を参照してください。

30.2.66 SVDCT : スレーブデバイス特性テーブルレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x320

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	0						
Bit field:	TBCR76[1:0]		TBCR5	TBCR4	TBCR3	TBCR2	TBCR1	TBCR0	TDCR[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	TDCR[7:0]	転送デバイス特性レジスタ センサやデバイスのタイプを示すコードを 255 使用可能 例: 加速度計、ジャイロスコプ、複合デバイス 初期値は 0x0: ジェネリックデバイス	R/W
8	TBCR0	最大データ速度制限(注1) 0: 制限なし 1: 制限あり	R/W
9	TBCR1	IBI 要求可否 0: 不可 1: 可	R/W
10	TBCR2	IBI ペイロード 0: 受信した IBI にデータバイトが続いていない 1: 受信した IBI に 1 バイト以上のデータバイトが必ず続いているデータバイトが続いていることは、T-ビットで示している	R/W
11	TBCR3	オフライン可否(注2) 0: デバイスは I3C コマンドに常に応答する 1: デバイスは I3C コマンドに常に応答するとは限らない	R/W
12	TBCR4	ブリッジ識別(注3) 0: ブリッジデバイス以外 1: ブリッジデバイス	R/W
13	TBCR5	SDR のみ/SDR および HDR 可否 0: SDR のみ 1: HDR 可	R/W
15:14	TBCR76[1:0]	デバイスロール 00: I3C スレーブ 01: I3C マスタ(注4) その他: 設定禁止	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3、P-TYPE3

注. このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 1. マスタは、GETMXDS CCC を使い、スレーブの特性上の制限を問い合わせます。

注 2. オフラインの使用可能デバイスは、ダイナミックアドレスを保持します。

30.2.68 SDCTPIDH : スレーブデバイス特性テーブル暫定 ID High レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x328

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	転送デバイス暫定 ID High デバイスの I3C PID のビット[47:16]です。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

30.2.69 SVDVADn : スレーブデバイスアドレスレジスタ n (n = 0~2)

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x330 + 0x04 × n

Bit position: 31 30 29 28 27 26 25 16

Bit field:

SDYA DV	SSTA DV	—	—	SADL G	—	SVAD[9:0]									
------------	------------	---	---	-----------	---	-----------	--	--	--	--	--	--	--	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	—	読むと 0 が読めます。	R
25:16	SVAD[9:0]	スレーブアドレス(注1) スレーブアドレスを設定します。 SVAD 書き換えの際は、SVAE に 0 を書いてから書き換えてください。	R
26	—	読むと 0 が読めます。	R
27	SADLG	スレーブアドレス長(注2) 0: 7 ビットアドレスフォーマットを選択 1: 10 ビットアドレスフォーマットを選択	R
29:28	—	読むと 0 が読めます。	R
30	SSTADV	スレーブスタティックアドレス有効(注1) 0: スレーブアドレスは無効 1: スレーブアドレスは有効	R
31	SDYADV(注4)	スレーブダイナミックアドレス有効(注3) 0: ダイナミックアドレスは無効 1: ダイナミックアドレスは有効	R

注. S-TYPE3, P-TYPE3

注 1. これらのビットは I²C、I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 2. このビットは I²C モードをサポートします。

注 3. このビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 4. このビットは、SVDVAD0 レジスタでのみ有効です。

SVAD[9:0]ビット (スレーブアドレス)

SVAD[9:0]ビットは、有効なスレーブアドレスを示します。

[SVDVAD0.SDYADV ビット = 1]

注. この条件は、SVDVAD0.SVAD[9:0]だけに対するものです。

- SVAD[9:7]ビット = 0
- SVAD[6:0]ビット = SDATBAS0.SDDYAD[6:0]ビット

[SVDVADn.SSTADV ビット = 1 かつ SVDVADn.SADLG ビット = 0]

- SVAD[9:7]ビット = 0
- SVAD[6:0]ビット = SDATBASn.SDSTAD[6:0]ビット

[SVDVADn.SSTADV ビット = 1 かつ SVDVADn.SADLG ビット = 1]

- SVAD[9:0]ビット = SDATBASn.SDSTAD[9:0]ビット

SADLG ビット (スレーブアドレス長)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. PRTS.PRTMD ビット = 1 (I²C プロトコルモード)
 2. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 3. SDATBASn.SDADLS ビット = 1 (アドレス長が 10 ビット) である

[0 になる条件]

- [1 になる条件] を満たさないとき

SSTADV ビット (スレーブスタティックアドレス有効)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. SVDVAD0.SDYADV ビット = 0 (ダイナミックアドレスが無効) である

注. この条件は、SVDVAD0.SSTADV だけに対するものです。

3. SVDVADn.SADLG ビット = 0 である場合、SDATBASn.SDSTAD[6:0]ビットの全てが 0、ではない
SVDVADn.SADLG ビット = 1 である場合、SDATBASn.SDSTAD[9:0]ビットの全てが 0、ではない

[0 になる条件]

- [1 になる条件] を満たさないとき

SDYADV ビット (スレーブダイナミックアドレス有効)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. PRTS.PRTMD ビット = 0 (I3C プロトコルモード)
 2. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 3. SDATBAS0.SDDYAD[6:0]ビットの全てが 0、ではない

注. この条件は、SVDVAD0.SDYADV だけに対するものです。

[0 になる条件]

- [1 になる条件] を満たさないとき

30.2.70 CSECMD : CCC スレーブイベントコマンドレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x350

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MSRQ E	SVIRQ E
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SVIRQE	スレーブ割り込み要求許可 0: 禁止: スレーブからの割り込みはマスタの制御により禁止 1: 許可: スレーブからの割り込みはマスタの制御により許可	R/W
1	MSRQE	バス権要求許可 0: 禁止: セカンダリマスタからのバス権要求はカレントマスタの制御により禁止 1: 許可: セカンダリマスタからのバス権要求はカレントマスタの制御により許可	R/W
31:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE3, P-TYPE3

注: このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

SVIRQE ビット (スレーブ割り込み要求許可)

本ビットにより、I3C バス上でスレーブからの割り込みを許可されたとき、マスタによる制御が許可されます。

これらの 4 つの Direct (ENEC/DISEC フォーマット 1) またはブロードキャスト (ENEC/DISEC フォーマット 2) CCC は、I3C バス上でスレーブ起動トラフィックに許可または禁止の制御をすることを、マスタに許可します。この制御は、割り込み要求 (ENI) またはバス権要求 (ENMR) に対するスレーブの試行を規定します。

[1 になる条件]

- 1 を書いたとき
- ENINT = 1 の状態で、ENEC CCC (ブロードキャスト) を受信したとき(注1)
- 受信した ENEC CCC ENEC CCC (Direct) 自体のスレーブアドレスで、ENINT = 1 のとき(注1)

[0 になる条件]

- 0 を書いたとき
- DISINT = 1 の状態で、DISEC CCC (ブロードキャスト) を受信したとき(注1)
- 受信した DISEC CCC (Direct) 自体のスレーブアドレスで、DISINT = 1 のとき(注1)

MSRQE ビット (バス権要求許可)

本ビットにより、カレントマスタが I3C バス上でセカンダリマスタからのバス権要求を許可します。

[1 になる条件]

- 1 を書いたとき
- ENMR = 1 の状態で、ENEC CCC (ブロードキャスト) を受信したとき(注1)
- 受信した ENEC CCC (Direct) 自体のスレーブアドレスで、ENMR = 1 のとき(注1)

[0 になる条件]

- 0 を書いたとき

30.2.72 CMWLG : CCC 最大書き込み長レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x358

Bit position: 31 15 0

Bit field:

—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MWLG[15:0]							
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	------------	--	--	--	--	--	--	--

Value after reset: 0

ビット	シンボル	機能	R/W
15:0	MWLG[15:0]	最大書き込み長	R/W
31:16	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタはI3C セカンダリマスターモードとI3C スレーブモードをサポートします。

MWLG[15:0]ビット (最大書き込み長)

これらのビットは、I3C マスタに1つのスレーブデバイスに対してのバイト単位の最大書き込み長を設定するか取得するために使用します。

この最大書き込み長は、ブロードキャスト CCC のデータ書き込み長には影響しません。最大書き込み長設定/取得の値は、MSB ファーストで2バイトで転送されます。最大書き込み長で設定可能な最小の値は8です。

[更新する条件]

- 最大書き込み長を書き込むとき
- SETMWL CCC (ブロードキャスト) を受信しているとき、それらのビットはMWL 値に更新されます。(注1)
- スレーブアドレス値が SETMWL CCC (Direct) を受信時のそれ自身のスレーブアドレスであるとき、それらビットがMWL 値に更新されます。(注1)

注 1. MIPI I3C 仕様 v1.0 を参照してください。

30.2.73 CMRLG : CCC 最大読み出し長レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x35C

Bit position: 31 23 16 15 0

Bit field:

—	—	—	—	—	—	—	—	—	IBIPSZ[7:0]					MRLG[15:0]					
---	---	---	---	---	---	---	---	---	-------------	--	--	--	--	------------	--	--	--	--	--

Value after reset: 0

ビット	シンボル	機能	R/W
15:0	MRLG[15:0]	最大読み出し長	R/W
23:16	IBIPSZ[7:0]	IBI ペイロードサイズ	R/W
31:24	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタはI3C セカンダリマスターモードとI3C スレーブモードをサポートします。

MRLG[15:0]ビット (最大読み出し長)

これらのビットは、I3C マスタに1つのスレーブデバイスに対しての最大読み出し長を設定するか取得するために使用します。

最大読み出し長設定/取得の値は、MSB ファーストで最初の2バイトで転送されます。最大読み出し長で設定可能な最小の値は16です。

TSTMD[7:0]ビット (テストモード)

これらのビットが 0x00 のとき、全ての I3C デバイスはテストモードから脱します。

これらのビットが 0x01 のとき、ダイナミックアドレス割り当て手順の状態、I3C デバイスがランダムな 32 ビット値を暫定 ID で返すことを示します。

ブロードキャスト CCC は全ての I3C デバイスに対し、マスタが製造段階またはデバイステスト時の特定のテストモードにあることを通知します。テストモード遷移コマンドフレームフォーマットは、どのテストモードに遷移するかを示すバイトを含みます。テストモード遷移 CCC 受信時に、I3C デバイスが示されたテストモードに遷移するのをサポートします。

[更新する条件]

- ENTTCM CCC (ブロードキャスト) を受信しているとき、それらのビットはテストモードバイト値に更新されます。(注1)

注 1. MIPI I3C 仕様 v1.0 を参照してください。

30.2.75 CGDVST : CCC デバイスステータス取得レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x364

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
Bit position:	15							8	7	6	5	4	3				0
Bit field:	VDRSV[7:0]							ACTMD[1:0]		PRTE	—	PNDINT[3:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	機能	R/W
3:0	PNDINT[3:0]	保留割り込み 保留割り込みの割り込み番号を保持し、保留中の割り込みがない場合は0になります。最大15の割り込み番号をナンバリングできます。2つ以上の割り込みを設定すると、最も優先度が高い割り込みを返します。	R/W
4	—	読むと0が読めます。書く場合、0としてください。	R/W
5	PRTE	プロトコルエラー 0: スレーブが前回のステータス読み出し以降のプロトコルエラーを検出しなかった 1: スレーブが前回のステータス読み出し以降のプロトコルエラーを検出した	R/W
7:6	ACTMD[1:0]	スレーブデバイスカレントアクティビティモード 00: アクティビティモード0: 01: アクティビティモード1: 10: アクティビティモード2: 11: アクティビティモード3:	R/W
15:8	VDRSV[7:0]	ベンダ予約 ベンダの特定用途目的の予約	R/W
31:16	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

PRTE ビット (プロトコルエラー)

1 に設定すると、スレーブが前回のステータス読み出し以降のプロトコルエラーを検出します。

スレーブは、そのようなエラーを確認します。この値は、スレーブステータスのマスタ読み出しの正常な終了ごとにハードウェアにより自動的にクリアされる点に注意してください。

ダイレクト CCC は、1つの I3C スレーブデバイスに対してそのカレントステータスを返させるための Get リクエストで、2バイトのフォーマットからなります。バイト 0 は LSB、バイト 1 は MSB である点に注意してください。

[1 になる条件]

- スレーブがプロトコルエラーを検出したとき(注1)

[0 になる条件]

- GETSTATUS CCC (Direct) を受信した後、自身のスレーブアドレスによる送信がエラーなく完了したとき(注1)

ACTMD[1:0]ビット (スレーブデバイスカレントアクティビティモード)

スレーブデバイスのカレントアクティビティモードの2ビットのIDを保持します。(センサや関連する情報のデータ読み出しをサポートする準備)

注1. MIPI I3C 仕様 v1.0 を参照してください。

30.2.76 CMDSPW : CCC 最大データ速度 W (書き込み) レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x368

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	0	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	MSWDR[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	MSWDR[2:0]	最大連続書き込みデータレート 0 0 0: fscI 値最大 (初期値) 0 0 1: 8 MHz 0 1 0: 6 MHz 0 1 1: 4 MHz 1 0 0: 2 MHz その他: 設定禁止	R/W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注. このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

30.2.77 CMDSPR : CCC 最大データ速度 R (読み出し) レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x36C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	CDTTIM[2:0]	MSRDR[2:0]	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	MSRDR[2:0]	最大連続読み出しデータレート 0 0 0: fsci 値最大 (初期値) 0 0 1: 8 MHz 0 1 0: 6 MHz 0 1 1: 4 MHz 1 0 0: 2 MHz その他: 設定禁止	R/W
5:3	CDTTIM[2:0]	クロック~データ切り替え時間 (TSCO) 0 0 0: 8 ns 以下 (初期値) 0 0 1: 9 ns 以下 0 1 0: 10 ns 以下 0 1 1: 11 ns 以下 1 0 0: 12 ns 以下 1 1 1: TSCO は 12 ns より大きい (個別の契約に従う) その他: 設定禁止	R/W
31:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE3, P-TYPE3

注: このレジスタは I3C セカンダリマスタモードと I3C スレープモードをサポートします。

30.2.78 CMDSPR : CCC 最大データ速度 T (切り替え) レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x370

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	MRTI	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MRTTIM[23:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
23:0	MRTTIM[23:0]	最大読み出し切り替え時間 0.0 秒から 16 秒の範囲の切り替え時間を、24 ビットフィールドにエンコードできます。 0x000000: 0 μs (最小値) 0x000001: 1 μs (分解能) : 0xF42400: 16 s (最大値) その他: 設定禁止	R/W
30:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
31	MRTE	最大読み出し切り替え時間許可 0: 最大読み出し切り替え時間の転送を禁止します。 (GETMXDS フォーマット 1: 切り替えなし) 1: 最大読み出し切り替え時間の転送を許可します。 (GETMXDS フォーマット 2: 切り替えあり)	R/W

注: S-TYPE3, P-TYPE3

注: このレジスタは I3C セカンダリマスタモードと I3C スレープモードをサポートします。

30.2.79 CETSMM : CCC 交換タイミングサポート情報 M (モード) レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x374

Bit position:	31	30	29	28	27	26	25	24	23	16	15	8	7	6	5	4	3	2	1	0				
Bit field:	—	—	—	—	—	—	—	—	—	INAC[7:0]				FREQ[7:0]				—	—	—	—	S	S	S
																						P	P	P
																						T	T	T
																						A	A	A
																						S	S	S
																						A	A	A
																						S	S	S
																						N	N	N
																						1	0	0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SPTSYN	同期モードサポート 0: 同期モードをサポートしない 1: 同期モードをサポートする	R/W
1	SPTASYN0	非同期モード 0 サポート 0: 非同期モード 0 をサポートしない 1: 非同期モード 0 をサポートする	R/W
2	SPTASYN1	非同期モード 1 サポート 0: 非同期モード 1 をサポートしない 1: 非同期モード 1 をサポートする	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	FREQ[7:0]	周波数バイト スレープの内部発振周波数を 0.5 MHz (500 kHz) 刻み、最高 127.5 MHz までで表します。 0x00: 32.0 KHz 0x01: 0.5 MHz 0x02: 1.0 MHz ⋮ 0xFD: 126.5 MHz 0xFE: 127.0 MHz 0xFF: 127.5 MHz	R/W
23:16	INAC[7:0]	変動量バイト スレープの内部発振周波数の最大変動量を、1/10 パーセント (0.1%) 刻み、最大 25.5% で表します。 0x00: 0.0% 0x01: 0.1% 0x02: 0.2% ⋮ 0xFD: 25.3% 0xFE: 25.4% 0xFF: 25.5%	R/W
31:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE3, P-TYPE3

注: このレジスタは I3C セカンダリマスタモードと I3C スレープモードをサポートします。

SPTSYN ビット (同期モードサポート)

対象のスレーブがサポートするタイミングコントロールモードのサポート同期モードを表すビットマスクです。本ビットが 1 に設定された場合、そのスレーブは対応するタイミングコントロールモードのサポート同期モードをサポートしています。

SPTASYN0 ビット (非同期モード 0 サポート)

対象のスレーブがサポートするタイミングコントロールモードの非同期モード 0 をサポートするビットマスク表示です。

本ビットが 1 に設定された場合、そのスレーブは対応するタイミングコントロールモードのサポート非同期モード 0 をサポートしています。

SPTASYN1 ビット (非同期モード 1 サポート)

対象のスレーブがサポートするタイミングコントロールモードの非同期モード 1 をサポートするビットマスク表示です。

本ビットが 1 に設定された場合、そのスレーブは対応するタイミングコントロールモードのサポート非同期モード 1 をサポートしています。

ダイレクト CCC は、その I3C スレーブがサポートする交換タイミング情報をマスタがスレーブ側に照会するためのフレームワークを提供します。交換タイミングサポート情報取得 CCC の発行により、指定されたスレーブはそのスレーブがサポートするタイミングコントロールモード、カレントステート、内部発振/クロック周波数とその変動量に関するキー情報を含む 4 個のデータバイトを返します。

30.2.80 CETSS : CCC 交換タイミングサポート情報 S (ステート) レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x378

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	ICOVF	—	—	—	—	ASYNE[1:0]	SYNE	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SYNE	同期モード許可 0: 同期モードを禁止する 1: 同期モードを許可する	R/W
2:1	ASYNE[1:0]	非同期モード許可 非同期モード 3、2 はサポートされていないため、0 に設定します。 00: 全モードを禁止する 01: 非同期モード 0 を許可する 10: 非同期モード 1 を許可する その他: 設定禁止	R/W
6:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	ICOVF	内部カウンタオーバーフロー 0: 最新のチェックで、スレーブのカウンタオーバーフローが発生していない 1: 最新のチェックで、スレーブのカウンタオーバーフローが発生している	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE3, P-TYPE3

注: このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

対象のスレーブに対してどのタイミングコントロールモードが現在有効であるか、および、最新のチェックでカウンタオーバーフローが発生していないか、を示すビットマスクです。タイミングコントロールモードビットが1に設定されている場合、そのスレーブは現在対応するタイミングコントロールモードを有効にしています。オーバーフロービットが1に設定された場合、最新のチェックで、スレーブのカウンタオーバーフローが発生していることを示します。

ASYNE[0]ビット（非同期モード0許可）

スレーブタイミングコントロール非同期モード0を許可します。

[1になる条件]

- 1を書いたとき
 - CETSM.SPTASYN[0]ビットが1で、かつ下記1.または2.のどちらかが満たされたとき
1. 定義バイト値が 0xDF の状態で、SETXTIME CCC（ブロードキャスト）を受信したとき
 2. 定義バイト値が 0xDF の状態で、スレーブアドレス値が SETXTIME CCC (Direct) を受信時のそれ自身のスレーブアドレスであるとき

[0になる条件]

- 0を書いたとき
 - CETSM.SPTASYN[0]ビットが1で、かつ下記1.または2.のどちらかが満たされたとき
1. 定義バイト値が 0xEF の状態で、SETXTIME CCC（ブロードキャスト）を受信したとき
 2. 定義バイト値が 0xEF の状態で、スレーブアドレス値が SETXTIME CCC (Direct) を受信時のそれ自身のスレーブアドレスであるとき

ASYNE[1]ビット（非同期モード1許可）

スレーブタイミングコントロール非同期モード1を許可します。

[1になる条件]

- 1を書いたとき
 - CETSM.SPTASYN[1]ビットが1で、かつ下記1.または2.のどちらかが満たされたとき
1. 定義バイト値が 0xEF の状態で、SETXTIME CCC（ブロードキャスト）を受信したとき
 2. 定義バイト値が 0xEF の状態で、スレーブアドレス値が SETXTIME CCC (Direct) を受信時のそれ自身のスレーブアドレスであるとき


[0になる条件]

- 0を書いたとき
 - CETSM.SPTASYN[1]ビットが1で、かつ下記1.または2.のどちらかが満たされたとき
1. 定義バイト値が 0xDF の状態で、SETXTIME CCC（ブロードキャスト）を受信したとき
 2. 定義バイト値が 0xDF の状態で、スレーブアドレス値が SETXTIME CCC (Direct) を受信時のそれ自身のスレーブアドレスであるとき

30.2.81 CGHDRCAP : CCC HDR 機能取得レジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x37C



ビット	シンボル	機能	R/W
0	DDREN	HDR-DDR 動作許可 0: HDR-DDR 動作を禁止 1: HDR-DDR 動作を許可	R/W
1	TSPEN	HDR-TSP 動作許可 0: HDR-TSP 動作を禁止 1: HDR-TSP 動作を許可	R/W
2	TSLEN	HDR-TSL 動作許可 0: HDR-TSL 動作を禁止 1: HDR-TSL 動作を許可	R/W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R

注. S-TYPE3, P-TYPE3
注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードに対応しています。

DDREN ビット (HDR-DDR 動作許可)

I3C スレーブとして使用する際に、このビットで HDR-DDR 通信を許可するかどうかを選択します。
SVDCT.TBCR5 = 1 かつ DDREN = 1 のときのみ、HDR-DDR 通信は許可されます。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 0 を書いたとき

TSPEN ビット (HDR-TSP 動作許可)

I3C スレーブとして使用する際に、このビットで HDR-TSP 通信を許可するかどうかを選択します。
SVDCT.TBCR5 = 1 かつ TSPEN = 1 のときのみ、HDR-TSP 通信は許可されます。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 0 を書いたとき

TSLEN ビット (HDR-TSL 動作許可)

I3C スレーブとして使用する際に、このビットで HDR-TSL 通信を許可するかどうかを選択します。
SVDCT.TBCR5 = 1 かつ TSLEN = 1 のときのみ、HDR-TSL 通信は許可されます。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 0 を書いたとき

注. MIPI I3C 仕様 v1.0 を参照してください。

このレジスタの低位 8 ビットは、GETHDRAMCCC の応答データとして使用します。

30.2.82 BITCNT: ビットカウントレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x380

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 0

Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	BCNT[4:0]
------------	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	-----------

Value after reset: 0

ビット	シンボル	機能	R/W
4:0	BCNT[4:0]	ビットカウンタ 残りの転送ビット数を表示します。 値についての詳細は、表 30.7 および表 30.8 を参照してください。	R
31:5	—	読むと 0 が読めます。	R

注. S-TYPE3、P-TYPE3

BCNT[4:0]ビット (ビットカウンタ)

I3C_SCL ラインのサンプリングエッジの検出時に、残りの転送ビット数を示すカウンタです。

表 30.7 I²C/レガシー I²C 転送

BCNT[4:0]	マスタ		スレーブ	
	アドレスフェーズ	データフェーズ	アドレスフェーズ	データフェーズ
0x00	2~1 ビット	2~1 ビット	3~1 ビット	2~1 ビット
0x01	3 ビット	3 ビット	4 ビット	3 ビット
0x02	4 ビット	4 ビット	5 ビット	4 ビット
0x03	5 ビット	5 ビット	6 ビット	5 ビット
0x04	6 ビット	6 ビット	7 ビット	6 ビット
0x05	7 ビット	7 ビット	8 ビット	7 ビット
0x06	8 ビット	8 ビット	9 ビット	8 ビット
0x07	9 ビット	9 ビット	—	9 ビット

表 30.8 I3C 転送 (1/2)

BCNT[4:0]	SDR(注1)		HDR-DDR		HDR-TS
	送信	受信	コマンド/データ	CRC	
0x00	1 ビット	2~1 ビット	19、1 ビット	11、1 ビット	1 シンボル
0x01	2 ビット	3 ビット	20、2 ビット	12、2 ビット	2 シンボル
0x02	3 ビット	4 ビット	3 ビット	3 ビット	3 シンボル
0x03	4 ビット	5 ビット	4 ビット	4 ビット	4 シンボル
0x04	5 ビット	6 ビット	5 ビット	5 ビット	5 シンボル
0x05	6 ビット	7 ビット	6 ビット	6 ビット	6 シンボル
0x06	7 ビット	8 ビット	7 ビット	7 ビット	7 シンボル
0x07	8 ビット	9 ビット	8 ビット	8 ビット	8 シンボル
0x08	9 ビット	—	9 ビット	9 ビット	9 シンボル

表 30.8 I3C 転送 (2/2)

BCNT[4:0]	SDR(注1)		HDR-DDR		HDR-TS
	送信	受信	コマンド/データ	CRC	
0x09	—	—	10 ビット	10 ビット	10 シンボル
0x0A	—	—	11 ビット	—	11 シンボル
0x0B	—	—	12 ビット	—	12 シンボル
0x0C	—	—	13 ビット	—	—
0x0D	—	—	14 ビット	—	—
0x0E	—	—	15 ビット	—	—
0x0F	—	—	16 ビット	—	—
0x10	—	—	17 ビット	—	—
0x11	—	—	18 ビット	—	—

注 1. アドレスフェーズは表 30.7 の場合と同じです。

30.2.83 NQSTLV: 通常キューステータスレベルレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x394

Bit position:	31	30	29	28	24	23	16	15	8	7	0	
Bit field:	—	—	—	IBISCNT[4:0]				IBIQLV[7:0]			RSPQLV[7:0]	CMDQFLV[7:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	CMDQFLV[7:0]	通常コマンドキューフリーレベル(注1) 通常コマンドキュー内の現在のフリーバッファエントリの数です。 リセット値は通常コマンドキューの深度です。	R
15:8	RSPQLV[7:0]	通常レスポンスキューレベル(注1) 通常応答キュー内の現在のバッファエントリの数です。	R
23:16	IBIQLV[7:0]	通常 IBI キューレベル(注1) 通常 IBI キュー内の現在のバッファエントリの数です。	R
28:24	IBISCNT[4:0]	通常 IBI ステータスカウント(注2) 通常 IBI キュー内の現在の IBI ステータスエントリの数です。	R
31:29	—	読むと 0 が読めます。	R

注. S-TYPE3、P-TYPE3

注 1. これらのビットはすべての I3C モードをサポートします。

注 2. これらのビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

30.2.84 NDBSTLV0: 通常データバッファステータスレベルレジスタ 0

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x398

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	8	7	0	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RDBLV[7:0]			TDBFLV[7:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	TDBFLV[7:0]	通常送信データバッファフリーレベル 送信データキュー内のフリー送信データバッファのエントリ数を示します。 リセット値は送信データキューの深度です。	R
15:8	RDBLV[7:0]	通常受信データバッファレベル 受信データキュー内の受信データバッファのエントリ数を示します。	R
31:16	—	読むと 0 が読めます。	R

注: S-TYPE3, P-TYPE3


注: このレジスタはすべての I3C モードをサポートします。

30.2.85 NRSQSTLV : 通常受信ステータスキューステータスレベルレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x3C0

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 0



Value after reset: 0

ビット	シンボル	機能	R/W
7:0	RSQVL[7:0]	通常受信ステータスキューレベル	R
31:8	—	読むと 0 が読めます。	R

注: S-TYPE3, P-TYPE3

注: このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

30.2.86 HQSTLV : 優先キューステータスレベルレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x3C4

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0

ビット	シンボル	機能	R/W
7:0	CMDQLV[7:0]	優先コマンドキューレベル 優先コマンドキュー内の現在のフリーバッファエントリの数です。 リセット値は、優先コマンドキューの深度です。	R
15:8	RSPQLV[7:0]	優先レスポンスキューレベル 優先レスポンスキュー内の現在のバッファエントリの数です。	R
31:16	—	読むと 0 が読めます。	R

注: S-TYPE3, P-TYPE3

注: このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

30.2.87 HDBSTLV : 優先データバッファステータスレベルレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x3C8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16		
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
Bit position:	15							8							7		0	
Bit field:	RDBLV[7:0]							TDBFLV[7:0]										
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	

ビット	シンボル	機能	R/W
7:0	TDBFLV[7:0]	優先送信データバッファフリーレベル 優先送信データキュー内のフリー優先送信データバッファのエントリ数を示します。 リセット値は優先送信データキューの深度です。	R
15:8	RDBLV[7:0]	優先受信データバッファレベル 優先受信データキュー内の優先受信データバッファのエントリ数を示します。	R
31:16	—	読むと 0 が読めます。	R

注: S-TYPE3、P-TYPE3

注: このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

30.2.88 PRSTDBG : 現在ステートデバッグレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x3CC

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16																		
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—																		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0																		
Bit position:	15		14		13		12		11		10		9		8		7		6		5		4		3		2		1		0			
Bit field:	—		—		—		—		—		—		—		—		—		—		—		—		SDOL V	SCOL V	SDILV	SCLV						
Value after reset:	0		0		0		0		0		0		0		0		0		0		0		0		0		1		1		1		1	

ビット	シンボル	機能	R/W
0	SCLV	I3C_SCL ライン信号レベル エラーからの復帰とデバッグの目的で、I3C_SCL ラインレベルを確認するために使用します。	R
1	SDILV	I3C_SDA ライン信号レベル エラーからの復帰とデバッグの目的で、I3C_SDA ラインレベルを確認するために使用します。	R
2	SCOLV	SCL 出力レベル 0: I3C は I3C_SCL 端子を Low にしている 1: I3C は I3C_SCL 端子を解放している	R
3	SDOLV	SDA 出力レベル 0: I3C は I3C_SDA 端子を Low にしている 1: I3C は I3C_SDA 端子を解放している	R
31:4	—	読むと 0 が読めます。	R

注: S-TYPE3、P-TYPE3

SCILV ビット (I3C_SCL ライン信号レベル)

エラーからの復帰とデバッグの目的で、I3C_SCL ラインレベルを確認するために使用します。

SDILV ビット (I3C_SDA ライン信号レベル)

エラーからの復帰とデバッグの目的で、I3C_SDA ラインレベルを確認するために使用します。

SCOLV ビット (SCL 出力レベル)

I3C_SCL 端子の出力レベルを選択するために使用します。

SDOLV ビット (SDA 出力レベル)


I3C_SDA 端子の出力レベルを選択するために使用します。

30.2.89 MSERRCNT : マスタエラーカウンタレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x3D0

Bit position: 31 7 0



Value after reset: 0

ビット	シンボル	機能	R/W
7:0	M2ECNT[7:0]	M2 エラーカウンタ I3C バス上の I3C タイプ M2 エラーをカウントします。 読み出し時にクリアされます。	R
31:8	—	読むと 0 が読めます。	R

注 S-TYPE3, P-TYPE3

注 このレジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

30.2.90 SC1CPT : SC1 キャプチャモニタレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000


Offset address: 0x3E0

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	SC1C[15:0]	SC1 キャプチャ	R
31:16	—	読むと 0 が読めます。	R

注 S-TYPE3, P-TYPE3

注 このレジスタは I3C セカンダリマスタモードと I3C スリープモードをサポートします。

SC1C[15:0] ビット (SC1 キャプチャ)

- 非同期モード 0 (非同期基本モード)

ATCCNTE.ATCE を有効にした後、SC1C[15:0]カウンタは SC1C[15:0]カウントトリガ(注1)から IBI に対する ACK の次の SCL 立ち上がりエッジまでカウントアップし、それを SC1C[15:0]としてキャプチャします。

- 非同期モード 1 (非同期拡張モード)

ATCCNTE.ATCE を有効にした後、SC1C[15:0]カウンタは、SC1C[15:0]カウントトリガ(注1)から最初の aME までカウントアップし、それを SC1C[15:0]としてキャプチャします。

注. タイミングコントロールの仕様上、SC1C[15:0]カウンタの値は IBI データとして IBI フレームに含まれて I3C マスタに送信されます。そのため、I3C スレーブはこのレジスタを読み出す必要はありません。I3C スレーブがこのレジスタを読み出す必要がある場合、IBI フレーム完了後に読み出します。

注 1. SW または外部トリガは選択ビットで選択可能です。

30.2.91 SC2CPT : SC2 キャプチャモニタレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x3E4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SC2C[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	SC2C[15:0]	SC2 キャプチャ	R
31:16	—	読むと 0 が読めます。	R

注. S-TYPE3, P-TYPE3

注. このレジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

SC2C[15:0]ビット (SC2 キャプチャ)

- 非同期モード 0 (非同期基本モード)

ATCCNTE.ATCE を有効にした後、SC2C[15:0]カウンタは I3C スレーブから送信された IBI に対する ACK の次の SCL 立ち上がりエッジから必須のバイトの後の T ビットの次の SCL 立ち上がりエッジまでカウントアップし、それを SC2C[15:0]としてキャプチャします。

- 非同期モード 1 (非同期拡張モード)

ATCCNTE.ATCE を有効にした後、SC2C[15:0]カウンタは I3C スレーブから送信された IBI に対する ACK の次の SCL 立ち上がりエッジから必須のバイトの後の T ビットの次の SCL 立ち上がりエッジまでカウントアップし、それを SC2C[15:0]としてキャプチャします。

注. タイミングコントロールの仕様上、SC2C[15:0]カウンタの値は IBI データとして IBI フレームに含まれて I3C マスタに送信されます。そのため、I3C スレーブはこのレジスタを読み出す必要はありません。I3C スレーブがこのレジスタを読み出す必要がある場合、IBI フレーム完了後に読み出します。

30.2.92 CECTL : クロック許可コントロールレジスタ

Base address: I3C = 0x4035_F000
I3C_NS = 0x5035_F000

Offset address: 0x010

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	CLKE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CLKE	クロック許可 0: クロックを禁止する 1: クロックを許可する	R/W
31:1	—	読むと0が読めます。書く場合、0としてください。	R/W

注: S-TYPE3, P-TYPE3

CLKE ビット (クロック許可)

- 本ビットは、通信機能のクロック供給の許可/禁止を制御します。

30.3 動作説明

30.3.1 データ構造

30.3.1.1 コマンドディスクリプタ

ライトオンリーのコマンドディスクリプタ構造は、64 ビットのビット長です。コマンドディスクリプタは、コマンドキューポート（優先、または通常）への書き込みにより、コマンドキューに置かれます。

コマンドキューポート（優先、または通常）への書き込みは、以下の順で行います。

1. 最初の書き込み：最下位の DWORD（コマンドディスクリプタ構造 Low）
2. 2 番目の書き込み：最上位の DWORD（コマンドディスクリプタ構造 High）




図 30.2 コマンドディスクリプターデータ構造

I3C は、以下の各コマンドタイプに対するコマンドディスクリプター構造を示します。

- アドレス配置コマンド
- 即時データ転送コマンド
- 通常データ転送コマンド
- コンボデータ転送コマンド
- 内部コントロールコマンド

詳細は、次章以降に説明します。

30.3.1.1.1 アドレス配置コマンド

本コマンドはアドレス配置 (ENTDAA、SETDASA) に使用します。

注. SETAASA CCC の発行時に、即時転送コマンドを使用します。

I3C は、以下のモードに対してアドレス配置コマンドを提供します。

- I3C マスタモード

アドレス配置コマンド構造の詳細を以下に示します。

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TOC	ROC	DEV_COUNT[3:0]				—	—	—	—	EXT_DEVICE	DEV_INDEX[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	CMD[7:0]							TID[3:0]			CMD_ATTR[2:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	コマンド属性 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボデータ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W
6:3	TID[3:0]	トランザクション ID	W
14:7	CMD[7:0]	転送コマンド CCC 値	W
15	—	書く場合、0としてください。	W
20:16	DEV_INDEX[4:0]	デバイスインデックス	W
21	EXT_DEVICE	拡張デバイスインデックス 0: DEV_INDEX[4:0]で示される DATBASm テーブルを使用する 1: EXDATBAS テーブルを使用する	W
25:22	—	書く場合、0としてください。	W
29:26	DEV_COUNT[3:0]	デバイスカウント	W
30	ROC	完了時レスポンス 0: NOT_REQUIRED: レスポンスステータスは不要 1: REQUIRED: レスポンスステータスは必要	W
31	TOC	完了時終了 0: RESTART: 転送完了時に、繰り返しのスタート (Sr) を発行する 1: STOP: 転送完了時に、停止 (P) を発行する	W
63:32	—	書く場合、0としてください。	W

CMD_ATTR[2:0]ビット (コマンド属性)

他のフィールドのフォーマットを定義するコマンドタイプです。

TID[3:0]ビット (トランザクション ID)

本コマンドの ID タグとして使用します。このフィールドは、ソフトウェアドライバで配置され、同じ値がレスポンスディスクリプタに反映されます。

CMD[7:0]ビット (転送コマンド CCC 値)

アドレス配置が ENTDAА コマンドか SETDASA コマンドを使用するかどうかを示す CCC コードを指定します。フィールドは、コマンドコード (ENTDAА または SETDASA) 全体を含みます。

DEV_INDEX[4:0]ビット (デバイスインデックス)

転送時に指定されたスレーブデバイスの DATBASm テーブルインデックスを示します。スタティックアドレッシングとデバイスアドレッシングの関連情報は、DATBASm のこのインデックスに格納されます。

DEV_COUNT[3:0]ビット (デバイスカウント)

ダイナミックアドレスが配置されるデバイスの数を示します。

ROC ビット (完了時レスポンス)

転送コマンドが正常に完了した後で、レスポンスステータスを送るかどうかをコントロールします。正常な完了は、NRSPQP レジスタから読み出されます。異常転送の場合、レスポンスステータスが送られます。

TOC ビット (完了時終了)

転送コマンドの完了後に、どのバスコンディションを発行するかをコントロールします。

ENTDAA の場合、TOC の設定値にかかわらずストップコンディションを発行します。これは、SETDASA 転送に関し、重要なことです。

TOC = 0 (RESTART) により SETDASA CCC を送る場合、次のコマンドはアドレス配置コマンドによって SETDASA CCC に設定されなければなりません。

次のコマンドが、同じ SETDASA CCC フレームでないとき、TOC = 1 (STOP) に設定されなければなりません。

30.3.1.1.2 即時データ転送コマンド

この構造は、転送されるデータ (最大 4 バイト) を直接格納します。そのため、データを書き込む転送/CCC に対してのみ有用です。この構造は、読み出し動作 (例えばデータ受信) には使用できません。

4 バイト以下のデータを送信する場合、通信に即時データ転送コマンドを使用してください。

5 バイト以上のデータを送信する場合、通信に通常データ転送コマンドを使用してください。

通常データ転送コマンドについては、「[30.3.1.1.3. 通常データ転送コマンド](#)」を参照してください。

I3C は、以下の各モードに対して即時データ転送コマンドを提供します。

- I3C マスタモード

各モードの即時データ転送コマンド構造の詳細を以下に示します。

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	DATA_BYTE_4[7:0]								DATA_BYTE_3[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	DATA_BYTE_2[7:0]								DATA_BYTE_1[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TOC	ROC	RNW	MODE[2:0]			BYTE_CNT[2:0]		—	EXT_DEVIC E	DEV_INDEX[4:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CP	CMD[7:0]							TID[3:0]			CMD_ATTR[2:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	即時データ転送コマンド属性 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W

ビット	シンボル	機能	R/W
6:3	TID[3:0]	即時データ転送トランザクション ID	W
14:7	CMD[7:0]	即時データ転送 CCC/HDR コマンドコード値 CCC 用: 8 ビット HDR 用: 7 ビット	W
15	CP	即時データ転送コマンドの有無 0: TRANSFER: この構造は SDR 転送を記述するため、CMD フィールドは無効 1: CCC_HDR: この構造は CCC または HDR 転送を記述するため、CMD フィールドは有効	W
20:16	DEV_INDEX[4:0]	即時データ転送デバイスインデックス	W
21	EXT_DEVICE	即時データ転送拡張デバイスインデックス 0: DEV_INDEX[4:0]で示される DATBASm テーブルを使用する 1: EXDATBAS テーブルを使用する	W
22	—	書く場合、0 としてください。	W
25:23	BYTE_CNT[2:0]	即時データ転送バイトカウント 0x0: ペイロードなし 0x1~ N バイト有効 0x4: その他: 設定禁止	W
28:26	MODE[2:0]	即時データ転送モードおよびスピード値 0x0: I3C SDR0/データレート: STDBR (I3C モード) レガシー I ² C メッセージ 0/データレート: STDBR (I ² C モード) 0x1: I3C SDR1/データレート: EXTBR (I3C モード) レガシー I ² C メッセージ 0/データレート: EXTBR (I ² C モード) 0x2: I3C SDR2/データレート: STDBR × 2 (I3C モード) 予約 (I ² C モード) 0x3: I3C SDR3/データレート: EXTBR × 2 (I3C モード) 予約 (I ² C モード) 0x4: I3C SDR4/データレート: EXTBR × 4 (I3C モード) 予約 (I ² C モード) 0x5: I3C HDR-TS/データレート: STDBR (I3C モード) HDR-Ternary モード。HDR-TSP 対 HDR-TSL の選択は、レジスタ BCTL、フィールド BMDS の値に依存する 予約 (I ² C モード) 0x6: I3C HDR-DDR/データレート: STDBR (I3C モード) 予約 (I ² C モード) その他: 設定禁止	W
29	RNW	即時データ転送 R/W 0: WRITE: 書き込み転送 1: READ: 読み出し転送	W
30	ROC	即時データ転送完了時レスポンス 0: NOT_REQUIRED: レスポンスステータスは不要 1: REQUIRED: レスポンスステータスは必要	W
31	TOC	即時データ転送完了時終了 0: RESTART: データ転送完了時に、繰り返しのスタート (Sr) を発行する 1: STOP: データ転送完了時に、停止 (P) を発行する	W
39:32	DATA_BYTE_1[7:0]	即時データ転送バイト 1 直接指数	W
47:40	DATA_BYTE_2[7:0]	即時データ転送バイト 2 直接指数	W
55:48	DATA_BYTE_3[7:0]	即時データ転送バイト 3 直接指数	W
63:56	DATA_BYTE_4[7:0]	即時データ転送バイト 4 直接指数	W

CMD_ATTR[2:0]ビット (即時データ転送コマンド属性)

他のフィールドのフォーマットを定義するコマンドタイプです。

TID[3:0]ビット (即時データ転送トランザクション ID)

本コマンドの ID タグとして使用します。このフィールドは、ソフトウェアドライバで配置され、同じ値がレスポンスディスクリプタに反映されます。

CP ビット (即時データ転送コマンドの有無)

CMD フィールドが、CCC または HDR 転送に対して有効であるかどうかを示します。

DEV_INDEX[4:0] ビット (即時データ転送デバイスインデックス)

転送時に指定されたスレーブデバイスの DATBASm テーブルインデックスを示します。スタティックアドレッシングとデバイスアドレッシングの関連情報は、DATBASm のこのインデックスに格納されます。

BYTE_CNT[2:0] ビット (即時データ転送バイトカウント)

即時データ転送ディスクリプタで使用する有効なデータバイトの数です。

定義されたペイロードが存在しない CCC の場合を除いて、このフィールドは 0 以外の値に設定される必要があります。

HDR モード (MODE[2:0] が 0x5 または 0x6) を指定する場合、このフィールドは偶数値に設定される必要があります。

MODE[2:0] ビット (即時データ転送モードおよびスピード値)

I3C 転送または I²C 転送のモードと速度を設定します。

このフィールドの解釈は、デバイスが I3C モードであるか I²C モードであるかに依存します。(フィールド DEV_INDEX でインデックス付けされた DATBASm テーブルエントリの DEVICE フィールドを参照)

RNW ビット (即時データ転送 R/W)

転送方向を指定します。

即時データ転送は書き込みトランザクションのみに有効であるため、常に 0 に設定する必要があります。

ROC ビット (即時データ転送完了時レスポンス)

データ転送コマンドが正常に完了した後で、レスポンスステータスが必要かどうかをコントロールします。正常な完了は、NRSPQP レジスタから読み出されます。異常転送の場合、レスポンスステータスは常に送られます。

TOC ビット (即時データ転送完了時終了)

データ転送が完了した後で、どのバスコンディションを発行するかをコントロールします。

TOC = 0 (RESTART) によりダイレクト CCC を送る場合、次のコマンドは同じダイレクト CCC に設定されなければなりません。

次のコマンドが、同じダイレクト CCC でないとき、TOC = 1 (STOP) に設定されなければなりません。

30.3.1.1.3 通常データ転送コマンド

この構造は、転送するデータ自体は含みません。

マスタモードの場合、データバッファは、転送データキューポート (受信データキューポートおよび送信データキューポート) を通じて使用可能です。

5 バイト以上のデータを送信する場合、通信にこの通常データ転送コマンドを使用してください。

4 バイト以下のデータを送信する場合、通信に即時データ転送コマンドを使用してください。

即時データ転送コマンドについては、「[30.3.1.1.2. 即時データ転送コマンド](#)」を参照してください。

I3C スレーブモードの場合、IBI ペイロードバッファは、IBI キューポートを通じて使用可能です。

I3C は、以下の各モードに対して通常データ転送コマンドを提供します。

- I3C マスタモード
- I3C スレーブモード

各モードの通常データ転送コマンド構造の詳細を以下に示します。

(1) I3C マスタモード

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TOC	ROC	RNW	MODE[2:0]			—	—	—	—	EXT_DEVICE	DEV_INDEX[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CP	CMD[7:0]							TID[3:0]			CMD_ATTR[2:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	データ転送コマンド属性 他のフィールドのフォーマットを定義するコマンドタイプです。 値 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W
6:3	TID[3:0]	データ転送トランザクション ID コマンド用確認タグ	W
14:7	CMD[7:0]	データ転送 CCC/HDR コマンドコード値 I3C コマンドコードを指定します。 CCC の場合: 8 ビット HDR の場合: 7 ビット	W
15	CP	データ転送コマンドの有無 0: TRANSFER: この構造は SDR 転送を記述するため、CMD フィールドは無効 1: CCC_HDR: この構造は CCC または HDR 転送を記述するため、CMD フィールドは有効	W
20:16	DEV_INDEX[4:0]	データ転送デバイスインデックス	W
21	EXT_DEVICE	データ転送拡張デバイスインデックス 0: DEV_INDEX[4:0]で示される DATBASm テーブルを使用する 1: EXDATBAS テーブルを使用する	W
25:22	—	書く場合、0としてください。	W

ビット	シンボル	機能	R/W
28:26	MODE[2:0]	データ転送スピードおよびモード 0x0: I3C SDR0/データレート: STDBR (I3C モード) レガシー I ² C メッセージ 0/データレート: STDBR (I ² C モード) 0x1: I3C SDR1/データレート: EXTBR (I3C モード) レガシー I ² C メッセージ 0/データレート: EXTBR (I ² C モード) 0x2: I3C SDR2/データレート: STDBR × 2 (I3C モード) 予約 (I ² C モード) 0x3: I3C SDR3/データレート: EXTBR × 2 (I3C モード) 予約 (I ² C モード) 0x4: I3C SDR4/データレート: EXTBR × 4 (I3C モード) 予約 (I ² C モード) 0x5: I3C HDR-TS/データレート: STDBR × 4 (I3C モード) HDR-Ternary モード HDR-TSP 対 HDR-TSL の選択は、レジスタ BCTL、フィールド BMDS の値に依存する 予約 (I ² C モード) 0x6: I3C HDR-DDR/データレート: STDBR (I3C モード) 予約 (I ² C モード) その他: 設定禁止	W
29	RNW	データ転送 R/W 0: WRITE: 書き込み転送 1: READ: 読み出し転送	W
30	ROC	データ転送完了時レスポンス 0: NOT_REQUIRED: レスポンスステータスは不要 1: REQUIRED: レスポンスステータスは必要	W
31	TOC	データ転送完了時終了 0: RESTART: 転送完了時に、繰り返しのスタート (Sr) を発行する 1: STOP: 転送完了時に、停止 (P) を発行する	W
47:32	—	書く場合、0としてください。	W
63:48	DATA_LENGTH[15:0]	データ転送データ長 転送するバイト数を表示します。 定義されたペイロードが存在しない CCC の場合を除いて、このフィールドは 0 以外の値に設定される必要があります。	W

CMD_ATTR[2:0]ビット (データ転送コマンド属性)

他のフィールドのフォーマットを定義するコマンドタイプです。

TID[3:0]ビット (データ転送トランザクション ID)

本コマンドの ID タグとして使用します。このフィールドは、ソフトウェアドライバで配置され、同じ値がレスポンスディスクリプタに反映されます。

CP ビット (データ転送コマンドの有無)

CMD フィールドの内容が、CCC または HDR 転送に対して有効であるかどうかを示します。

DEV_INDEX[4:0]ビット (データ転送デバイスインデックス)

転送時に指定されたスレーブデバイスの DATBASm テーブルインデックスを示します。スタティックアドレッシングとデバイスアドレッシングの関連情報は、DATBASm のこのインデックスに格納されます。

MODE[2:0]ビット (データ転送スピードおよびモード)

I3C 転送または I²C 転送のモードと速度を設定します。

このフィールドの解釈は、デバイスが I3C モードであるか I²C モードであるかに依存します。(フィールド DEV_INDEX でインデックス付けされた DATBASm テーブルエントリの DEVICE フィールドを参照)

RNW ビット (データ転送 R/W)

転送方向を指定します。

ROC ビット (データ転送完了時レスポンス)

転送コマンドが正常に完了した後で、レスポンスステータスが必要かどうかをコントロールします。正常な完了は、NRSPQP レジスタから読み出されます。異常転送の場合、レスポンスステータスは常に送られます。

TOC ビット (データ転送完了時終了)

転送が完了した後で、どのバスコンディションを発行するかをコントロールします。

TOC = 0 (RESTART) によりダイレクト CCC を送る場合、次のコマンドは同じダイレクト CCC に設定されなければなりません。

次のコマンドが、同じダイレクト CCC でないとき、TOC = 1 (STOP) に設定されなければなりません。

DATA_LENGTH[15:0]ビット (データ転送データ長)

通常データ転送ディスクリプタで使用する有効なデータバイトの数です。

定義されたペイロードが存在しない CCC の場合を除いて、このフィールドは 0 以外の値に設定される必要があります。

HDR モード (MODE[2:0]が 0x5 または 0x6) を指定する場合、このフィールドは偶数値に設定される必要があります。

GETMXDS コマンドの長さ設定は固定値 5 になります。

(2) I3C スレーブモード

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	ROC	RNW	—	—	—	—	—	—	ITS	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	TID[3:0]			CMD_ATTR[2:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	データ転送コマンド属性 他のフィールドのフォーマットを定義するコマンドタイプです。 値 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W
6:3	TID[3:0]	データ転送トランザクション ID コマンド用確認タグ	W

ビット	シンボル	機能	R/W
21:7	—	書く場合、0としてください。	W
22	ITS	非同期モード用のタイムスタンプの有無 0: タイムスタンプなし 1: タイムスタンプあり	W
28:23	—	書く場合、0としてください。	W
29	RNW	データ転送 R/W 0: WRITE: 書き込み転送 (バス権要求) 1: READ: 読み出し転送 (スレーブ割り込み要求)	W
30	ROC	データ転送完了時レスポンス 0: NOT_REQUIRED: レスポンスステータスは不要 1: REQUIRED: レスポンスステータスは必要	W
47:31	—	書く場合、0としてください。	W
63:48	DATA_LENGTH[15:0]	データ転送データ長 転送するバイト数を表示します。 定義されたペイロードが存在しない CCC の場合を除いて、このフィールドは 0 以外の値に設定される必要があります。	W

CMD_ATTR[2:0]ビット (データ転送コマンド属性)

他のフィールドのフォーマットを定義するコマンドタイプです。

TID[3:0]ビット (データ転送トランザクション ID)

本コマンドの ID タグとして使用します。このフィールドは、ソフトウェアドライバで配置され、同じ値がレスポンスディスクリプタに反映されます。

RNW ビット (データ転送 R/W)

転送方向を指定します。

ROC ビット (データ転送完了時レスポンス)

転送コマンドが正常に完了した後で、レスポンスステータスが必要かどうかをコントロールします。正常な完了は、NRSPQP レジスタから読み出されます。異常転送の場合、レスポンスステータスは常に送られます。

30.3.1.1.4 コンボデータ転送コマンド

この構造は、書き込み+書き込み/読み出し動作を組み合わせています。

データバッファは、転送データキューポート (受信データキューポートおよび送信データキューポート) を通じて使用可能です。

I3C は、以下の各モードに対してコンボデータ転送コマンドを提供します。

- I3C マスタモード

各モードのコンボデータ転送コマンド構造の詳細を以下に示します。

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	OFFSET[15:0]/SUBOFFSET[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TOC	ROC	RNW	MODE[2:0]			16_BIT_SUBOFFSET	FIRST_PHASE_MODE	DATA_LENGTH_POSITION[1:0]	EXT_DEVICE	DEV_INDEX[4:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CP	CMD[7:0]							TID[3:0]			CMD_ATTR[2:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	コンボデータ転送コマンド属性 他のフィールドのフォーマットを定義するコマンドタイプです。 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボデータ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W
6:3	TID[3:0]	コンボデータ転送トランザクション ID コマンド用確認タグ	W
14:7	CMD[7:0]	コンボデータ転送 HDR コマンドコード値 I3C コマンドコード (7 ビット) を指定します。	W
15	CP	コンボデータ転送コマンドの有無 CMD フィールドが HDR 転送に対して有効であるかどうかを示します。 0: TRANSFER: この構造は SDR 転送を記述するため、CMD フィールドは無効 1: CCC_HDR: この構造は HDR 転送を記述するため、CMD フィールドは有効	W
20:16	DEV_INDEX[4:0]	コンボデータ転送デバイスインデックス	W
21	EXT_DEVICE	コンボデータ転送拡張デバイスインデックス 0: DEV_INDEX[4:0]で示される DATBASm テーブルを使用する 1: EXDATBAS テーブルを使用する	W
23:22	DATA_LENGTH_POSITION[1:0]	データ長フィールド位置 0 0: NO: 長さフィールドなし 0 1: FIRST: 1 番目のフィールドを長さフィールドとする 1 0: SECOND: 2 番目のフィールドを長さフィールドとする その他: 設定禁止	W
24	FIRST_PHASE_MODE	コンボデータ転送ファーストフェーズモード 0: SDR: ファーストフェーズは SDR モードで実行する 1: MODE: ファーストフェーズは MODE フィールドに示すモードで実行する	W
25	16_BIT_SUBOFFSET	コンボデータ転送サブオフセットサイズ 0: 8_BIT_SUBOFFSET: サブオフセットサイズは 8 ビット長である値は、OFFSET / SUBOFFSET フィールドの下位バイトでエンコードする 1: 16_BIT_SUBOFFSET: サブオフセットサイズは 16 ビット長である	W
28:26	MODE[2:0]	I3C モード用コンボデータ転送速度とモード値 0x0: I3C SDR0/データレート: STDBR 0x1: I3C SDR1: データレート: EXTBR 0x2: I3C SDR2/データレート: STDBR × 2 0x3: I3C SDR3/データレート: EXTBR × 2 0x4: I3C SDR4/データレート: EXTBR × 4 0x5: I3C HDR-TS/データレート: STDBR × 4 HDR-Ternary モード。HDR-TSP 対 HDR-TSL の選択は、レジスタ BCTL、フィールド BMDS の値に依存する 0x6: I3C HDR-DDR/データレート: STDBR その他: 設定禁止	W
29	RNW	コンボデータ転送 R/W は、転送方向を指定します。 0: WRITE: 書き込み転送 1: READ: 読み出し転送	W

ビット	シンボル	機能	R/W
30	ROC	コンボデータ転送完了時レスポンス 0: NOT_REQUIRED: レスポンスステータスは不要 1: REQUIRED: レスポンスステータスは必要	W
31	TOC	コンボデータ転送完了時レスポンス 0: RESTART: 転送完了時に、繰り返しのスタート (Sr) を発行する 1: STOP: 転送完了時に、停止 (P) を発行する	W
47:32	OFFSET[15:0]/ SUBOFFSET[15:0]	対象動作のコンボデータ転送オフセット/サブオフセット、オフセット	W
63:48	DATA_LENGTH[15:0]	コンボデータ転送データ長 転送するバイト数。このフィールドは 0 以外の値に設定される必要があります。	W

CMD_ATTR[2:0]ビット (コンボデータ転送コマンド属性)

他のフィールドのフォーマットを定義するコマンドタイプです。

TID[3:0]ビット (コンボデータ転送トランザクション ID)

本コマンドの ID タグとして使用します。このフィールドは、ソフトウェアドライバで配置され、同じ値がレスポンスディスクリプタに反映されます。

CP ビット (コンボデータ転送コマンドの有無)

CMD フィールドの内容が、HDR 転送に対して有効であるかどうかを示します。

DEV_INDEX[4:0]ビット (コンボデータ転送デバイスインデックス)

転送時に指定されたスレーブデバイスの DATBASm テーブルインデックスを示します。スタティックアドレッシングとデバイスアドレッシングの関連情報は、DATBASm のこのインデックスに格納されます。

DATA_LENGTH_POSITION[1:0]ビット (データ長フィールド位置)

転送のファーストフェーズにおいて、データ長 (DATA_LENGTH) を置くかどうか、どこに置くかを示します。このフィールドは、データ転送のファーストフェーズを HDR モードで実行する場合にのみ適用可能です。

8 ビットと 16 ビットのどちらのデータ長フィールドを使用するかを 16_BIT_SUBOFFSET フィールドで示します。8 ビットのデータ長の場合は、DATA_LENGTH フィールドの下位バイトでエンコードします。

FIRST_PHASE_MODE ビット (コンボデータ転送ファーストフェーズモード)

コンボデータ転送のファーストフェーズを SDR モードで実行するか、MODE フィールドに示すモードで実行するかを示します。

MODE[2:0]ビット (I3C モード用コンボデータ転送速度とモード値)

I3C 転送または I²C 転送のモードと速度を設定します。

このフィールドの解釈は、デバイスが I3C モードであるか I²C モードであるかに依存します。(フィールド DEV_INDEX でインデックス付けされた DATBASm テーブルエントリの DEVICE フィールドを参照)

RNW ビット (コンボデータ転送 R/W は、転送方向を指定します。)

転送方向を指定します。

ROC ビット (コンボデータ転送完了時レスポンス)

データ転送コマンドが正常に完了した後で、レスポンスステータスが必要かどうかをコントロールします。正常な完了は、NRSPQP レジスタから読み出されます。異常転送の場合、レスポンスステータスは常に送られます。

TOC ビット (コンボデータ転送完了時レスポンス)

データ転送が完了した後で、どのバスコンディションを発行するかをコントロールします。

2 番目のフレームを TOC = 0 (RESTART) および HDR モード (MODE[2:0]が 0x5 または 0x6) で送る場合、次のコマンドは 1 番目のフレームが HDR モード (MODE[2:0]が 0x5 または 0x6) と同じであるように設定する必要があります。

次のコマンドが同じ HDR モード (MODE[2:0]が 0x5 または 0x6) でないとき、TOC = 1 (STOP) に設定されなければなりません。

DATA_LENGTH[15:0]ビット (コンボデータ転送データ長)

コンボデータ転送ディスクリプタで使用する有効なデータバイトの数です。

このフィールドは 0 以外の値に設定される必要があります。

HDR モード (MODE[2:0]が 0x5 または 0x6) を指定する場合、このフィールドは偶数値に設定される必要があります。

30.3.1.1.5 内部コントロールコマンド

この構造は、転送コマンドのためではなく I3C 自体をコントロールするために使用します。

I3C は、以下のモードに対して内部コントロールコマンドを提供します。

- I3C マスタモード

内部コントロールコマンド構造の詳細を以下に示します。

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	ON_OFF	MIPI_CMD[3:0]			—	TID[3:0]			CMD_ATTR[2:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	コマンド属性(注2) 他のフィールドのフォーマットを定義するコマンドタイプです。 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボデータ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W
6:3	TID[3:0]	コマンド用トランザクション ID 確認タグ	W
7	—	書く場合、0 としてください。	W
11:8	MIPI_CMD[3:0]	MIPI アライアンスコマンド 0x00: NoOp であり、ON_OFF フィールドは無効 0x02: 7E (IBA) を含むため、ON_OFF フィールドは有効 その他: 設定禁止	W

ビット	シンボル	機能	R/W
12	ON_OFF	バスインスタンス 7E On / Off(注1) この I3C インスタンスにおける全てのスタートコンディションの後の、I3C ブロードキャストヘッダの自動送信を有効/無効にします。 0: IBA_INCLUDE オフ 1: IBA_INCLUDE オン	W
63:13	—	書く場合、0 としてください。	W

注 1. MIP1_CMD[3:0] = 0x2 かつ ON_OFF = 1 により設定される状態の IBA_INCLUDE は、RSTCTL.INTLRST を 1 にすることによりクリアされます。

注 2. 内部コントロールコマンドを実行しているとき、レスポンスディスクリプタは格納されません。

30.3.1.2 レスポンスディスクリプタ

レスポンスディスクリプタは、正しくコマンドが実行されたかどうか、および転送されたデータ量を記述するリードオンリーの構造です。

レスポンスディスクリプタは、レスポンスキューポートからの読み出しによりレスポンスキューから読み出します。




図 30.3 レスポンスディスクリプタデータ構造

I3C は、以下の各モードに対してレスポンスディスクリプタを提供します。

- I3C マスタモード
- I3C スレーブモード

各モードのレスポンスディスクリプタ構造の詳細を以下に示します。

(1) I3C マスタモード

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	ERR_STATUS[3:0]				TID[3:0]				—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	DATA_LENGTH[15:0]	データ長/デバイスカウント このフィールドの意味は、コンテキストに依存します。 書き込み転送時：残りのデータ長 (バイト数) 読み出し転送時：受信データ長 (バイト数) アドレス配置時：残りのデバイスカウント	R
23:16	—	読むと 0 が読めます。	R
27:24	TID[3:0]	コマンド/レスポンストランザクション ID コマンド用確認タグ この値は、バス上で送られたコマンドの 1 つと一致します。 0x0~0x7: 有効なトランザクション ID その他: 予約済み	R
31:28	ERR_STATUS[3:0]	レスポンスエラーステータス 0x0: SUCCESS: 正常転送、エラーなし 0x1: CRC: CRC エラー 0x2: PARITY: パリティエラー 0x3: FRAME: フレームエラー 0x4: ADDR_HEADER: アドレスヘッダエラー 0x5: NACK: アドレス NACK/ダイナミックアドレス割り当て NACK 0x6: OVL: 受信オーバーフローエラー/転送アンダーフローエラー 0x8: ABORTED: 中断 0x9: I2C_WR_DATA_NACK: I ² C 書き込みデータ転送に対し、NACK 受信 0xA: NOT_SUPPORTED: I3C 実装においてサポートされていない特定のパラメータを有するコマンド (例えば、特定の内部コントロールコードはサポートされていないことがある) その他: 予約済み	R

注. I3C マスタモードにおいて、コマンドディスクリプタにサポートされていない特定のパラメータをもつ異常なコマンドが格納されていた場合、それらは ERR_STATUS[3:0] に NOT_SUPPORTED (0xA) と示されます。

(2) I3C スレーブモード

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	ERR_STATUS[3:0]				TID[3:0]				—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	DATA_LENGTH[15:0]	データ長 スレーブ割り込み要求に対し、残りのデータ長 (バイト数)	R
23:16	—	読むと 0 が読めます。	R
27:24	TID[3:0]	コマンド/レスポンストランザクション ID コマンド用確認タグ この値は、バス上で送られたコマンドの 1 つと一致します。 0x0~0x7: 有効なトランザクション ID その他: 予約済み	R

ビット	シンボル	機能	R/W
31:28	ERR_STATUS[3:0]	レスポンスエラーステータス 0x0: SUCCESS: 正常転送、エラーなし 0x3: FRAME: フレームエラー 0x4: ADDR_HEADER: アドレスヘッダエラー 0x5: NACK: アドレス NACK/ダイナミックアドレス割り当て NACK 0x6: OVL: 受信オーバーフローエラー/転送アンダーフローエラー 0x8: ABORTED: 中断 0xA: NOT_SUPPORTED: I3C 実装においてサポートされていない特定のパラメータを有するコマンド（例えば、特定の内部コントロールコードはサポートされていないことがある） その他: 予約済み	R

注: I3C スレーブモードにおいて、以下の場合では ERR_STATUS[3:0] で NOT_SUPPORTED (0xA) と示されます。

- コマンドディスクリプタにサポートされていない、特定のパラメータをもつ異常なコマンドが格納されていた場合
- 送信される IBI が CSECMD レジスタで無効になっていた場合
- コマンドキューで IBI 送信のための通常コマンド準備ができた後で、その IBI が I3C マスタからの DISEC CCC フレームにより CSECMD レジスタで無効になった場合

30.3.1.3 IBI ステータスディスクリプタ

IBI ステータスディスクリプタは、I3C バスのスレーブデバイスから受信した IBI イベントを表すリードオンリーの構造をしています。

IBI ステータスディスクリプタは、IBI キューポートからの読み出しにより IBI キューから読み出されます。




図 30.4 IBI ステータスディスクリプタデータ構造

I3C は、以下の各モードに対して IBI ステータスディスクリプタを提供します。

- I3C マスタモード

IBI ステータスディスクリプタ構造の詳細を以下に示します。

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	IBI_ST	—	—	ERR_STATUS[2:0]			TS	LAST_STATUS	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	IBI_ID[7:0]								DATA_LENGTH[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	DATA_LENGTH[7:0]	IBI データ長 IBI データのバイト数	R
15:8	IBI_ID[7:0]	IBI 受信 ID このフィールドの意味は、コンテキストに依存します。 スレーブ割り込み時、またはマスタ要求時: ビット 15:9 はスレーブのデバイスアドレスを格納し、ビット 8 は R/W ビットを格納	R
23:16	—	読むと 0 が読めます。書く場合、0 としてください。	R
24	LAST_STATUS	最新 IBI ステータス IBI トランザクションの最新 IBI ステータス	R
25	TS	IBI タイムスタンプ有無 IBI にタイムスタンプが利用可能かどうかを示します 0: OFF : IBI にタイムスタンプがない 1: ON : IBI にタイムスタンプがある	R
28:26	ERR_STATUS[2:0]	IBI エラーステータス 0x0: SUCCESS 0x3: ERROR: FRAME (フレームエラー) 0x4: ERROR: ADDR_HEADER (アドレスヘッダエラー) 0x5: NACK: アドレス NACK 0x7: ERROR : ABORT (マスタに対し中断) その他: 予約済み	R
30:29	—	読むと 0 が読めます。	R
31	IBI_ST	IBI 受信ステータス 受信した IBI をどのように処理したかを示します。 0: IBI は ACK で処理した 1: NACK: IBI は NACK で処理し、自動的に無効とした	R

LAST_STATUS ビット (最新 IBI ステータス)

LAST_STATUS を 0 としても、ソフトウェアドライバは DATA_LENGTH フィールドを確認してデータのペイロード長を評価します。

30.3.1.4 受信ステータスディスクリプタ

受信ステータスディスクリプタは、正しくマスタからの読み出し/書き込みの操作が実行されたかどうか、および転送されたデータ量を記述するリードオンリーの構造です。

受信ステータスディスクリプタは、受信ステータスキューポートからの読み出しにより受信ステータスキューから読み出します。




図 30.5 受信ステータスディスクリプタデータ構造

I3C は、以下の各モードに対して受信ステータスディスクリプタを提供します。

- I3C スレーブモード

各モードの受信ステータスディスクリプタ構造の詳細を以下に示します。

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	DEV_INDEX[2:0]			TRANSFER_TY PE[1:0]		ERR_STATUS[2:0]		CMD[7:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	DATA_LENGTH[15:0]	データ長 このフィールドの意味は、コンテキストに依存します。 書き込み転送時：受信データ長 (バイト数) 読み出し転送時：送信データ長 (バイト数)	R
23:16	CMD[7:0]	動作モードによって内容が異なります。以下に詳細を示します。 [SDR プライベートメッセージモード] CMD[7]: R/W タイプ CMD[6:4]: 予約 CMD[3]: I3C I ² C タイプ CMD[2:0]: 予約 [SDR CCC モード] CCC コード[7:0] [HDR DDR モード] HDR CMD[7:0] 0x00~0x7F: ライトコマンド 0x80~0xFF: リードコマンド [HDR-TSL/TSP モード] HDR CMD[7:0]	R

ビット	シンボル	機能	R/W
26:24	ERR_STATUS[2:0]	エラーステータス 0x0: SUCCESS 0x1: ERROR: CRC (CRC エラー) 0x2: ERROR: PARITY (パリティエラー) 0x3: ERROR: FRAME (フレームエラー) 0x4: ERROR: ADDR_HEADER (アドレスヘッダエラー) 0x5: ERROR: NACK (スレーブ NACK) 0x6: ERROR: OVL (FIFO オーバーフロー/アンダーフロー) 0x7: ERROR: ABORT (マスタに対し中断)	R
28:27	TRANSFER_TYPE[1:0]	転送タイプ 0 0: I3C SDR/I ² C メッセージ 0 1: I3C CCC 1 0: I3C HDR-DDR 1 1: I3C HDR-TS	R
31:29	DEV_INDEX[2:0]	デバイスインデックス 転送時に応答された SVDVADn インデックスを示します。	R

30.3.2 機能詳細

30.3.2.1 動作モード

モード選択 (I3C モード/I²C モード) と、I3C バスまたは I²C バス上の動作モード (マスタ/スレーブ) のサポートの対応関係を表 30.9 に示します。

表 30.9 動作モードのサポート

I3C バス/I ² C バス	I3C モード		I ² C モード	
	マスタ	スレーブ	マスタ	スレーブ
I3C バス	✓	✓	—	✓
I ² C バス	—	—	✓	✓

注. ✓: あり
 —: なし

30.3.2.1.1 マスタモード動作

(1) I²C マスタ動作

(a) データ書き込み転送 (シングルバッファ転送)

マスタ送信動作では、マスタデバイスである I3C が SCL クロックと送信データ信号を出力し、スレーブデバイスがアクノリッジを返します。図 30.143 にマスタ送信の使用例を、図 30.6～図 30.8 にマスタ送信の動作タイミングを示します。

以下にマスタ送信の送信手順と動作を示します。

- 初期設定。詳細は、「30.3.3.1. 初期設定フロー」を参照してください。
- BCST.BFREF フラグを読んでバスが解放状態であることを確認した後、CNDCTL.STCND ビットを 1 (スタートコンディション要求) にします。I3C はスタートコンディション発行要求を受け付けると、スタートコンディションを発行します。同時に、BFREF フラグが自動的に 0 になり、BST.STCNDFF フラグが自動的に 1 になり、STCND ビットが自動的に 0 になります。このとき、STCND ビットが 1 の状態でスタートコンディションが検出され、かつ、SDA 出力状態の内部レベルと I3C_SDA インのレベルが一致していれば、I3C は STCND ビットによるスタートコンディション発行が正しく行われたと認識し、PRST.CRMS、TRMD ビットが自動的に 1 になり、I3C はマスタ送信モードになります。NTST.TDBEF0 フラグは、TRMD ビットが 1 になることにより自動的に 1 になります。
- NTST.TDBEF0 フラグが 1 であることを確認した後、NTDTBP0 レジスタに送信データ (スレーブアドレスと R/W#ビット) を書いてください。NTDTBP0 レジスタに送信データが書き込まれると、TDBEF0 フラグは自動的に 0 になり、通常送信データバッファからシフトレジスタへデータが転送されて、再び TDBEF0 フラグが 1 になります。スレーブアドレスと R/W#ビットを含むバイトの送信が完了すると、送信された R/W#ビットの値に応じて自動的に TRMD ビットの値が更新され、マスタ送信モードまたはマスタ受信モードが選択さ

れます。R/W#ビットの値が0であった場合、I3Cはマスタ送信モードの状態を継続します。このときBST.NACKDFフラグが1であると、アドレスを認識したスレーブデバイスが存在しないか、または通信エラーが発生していることを示しているため、CNDCTL.SPCNDビットに1を書いて、ストップコンディションを発行してください。なお、データを10ビットフォーマットのアドレスで送信する場合は、1回目のアドレス送信処理でNTDTBP0レジスタに11110、スレーブアドレスの上位2ビット、およびWを書きます。次に、2回目のアドレス送信処理では、NTDTBP0レジスタにスレーブアドレスの下位8ビットを書き込んでください。

4. NTST.TDBEF0フラグが1であることを確認した後、送信データをNTDTBP0レジスタに書き込んでください。なお、送信データの準備ができるまで、またはストップコンディションを発行するまでの間、I3Cは自動的にI3C_SCLラインをLowにホールドします。
5. 送信する全バイトをNTDTBP0レジスタに書いた後、BST.TENDFフラグが1になるまで待ってからCNDCTL.SPCNDビットに1を書いてください（ストップコンディション発行要求）。I3Cはストップコンディション発行要求を受け付けると、ストップコンディションを発行します。
6. I3Cはストップコンディションを検出すると、PRSS.CRMSビットとPRSS.TRMDビットを自動的に0にして、スレーブ受信モードへ遷移します。さらに、TDBEF0フラグとTENDFフラグを自動的に0にして、BST.SPCNDDFフラグを1にします。
7. BST.SPCNDDFフラグが1であることを確認した後、次の転送動作のために、BST.NACKDFフラグとSPCNDDFフラグを0にしてください。




図 30.6 マスタ送信の動作タイミング (1) (7ビットアドレスフォーマット)




図 30.7 マスタ送信の動作タイミング (2) (10 ビットアドレスフォーマット)




図 30.8 マスタ送信の動作タイミング (3)

(b) データ読み出し転送 (シングルバッファ転送)

マスタ受信動作では、マスタデバイスである I3C が SCL クロックを出力し、スレーブデバイスからデータを受信して、アクトリッジを返します。I3C は、最初に対応するスレーブデバイスにスレーブアドレスを送信する必要があります。手順のこの部分ではマスタ送信モードで実行し、その後の手順ではマスタ受信モードで実行します。

図 30.144、図 30.145 にマスタ受信の使用例 (7 ビットアドレスフォーマットの場合) を、図 30.9～図 30.11 にマスタ受信の動作タイミングを示します。

以下にマスタ受信の受信手順と動作を示します。

1. 初期設定。詳細は、「30.3.3.1. 初期設定フロー」を参照してください。

2. BCST.BFREF フラグを読んでバスが解放状態であることを確認した後、CNDCTL.STCND ビットを 1 (スタートコンディション要求) にします。I3C はスタートコンディション発行要求を受け付けると、スタートコンディションを発行します。I3C がスタートコンディションを検出すると、BFREF フラグが自動的に 0 になり、BST.STCND DF フラグが自動的に 1 になり、STCND ビットが自動的に 0 になります。このとき、STCND ビットが 1 の状態でスタートコンディションが検出され、かつ、SDA 出力のレベルと I3C_SDA ラインのレベルが一致していれば、I3C は STCND ビットによるスタートコンディション発行が正しく行われたと認識し、PRST.CRMS、TRMD ビットが自動的に 1 になり、I3C はマスタ送信モードになります。NTST.TDBEF0 フラグは、TRMD ビットが 1 になることにより自動的に 1 になります。
3. NTST.TDBEF0 フラグが 1 であることを確認した後、NTDTBP0 レジスタに送信データ (1 バイト目はスレーブアドレスと R/W#ビットの値を示す) を書いてください。NTDTBP0 レジスタに送信データが書き込まれると、TDBEF0 フラグは自動的に 0 になり、通常送信データバッファからシフトレジスタへデータが転送されて、再び TDBEF0 フラグが 1 になります。スレーブアドレスと R/W#ビットを含むバイトの送信が完了すると、送信された R/W#ビットの値に応じて自動的に PRST.TRMD ビットの値が更新され、送信モードまたは受信モードが選択されます。R/W#ビットの値が 1 であった場合、SCL クロックの 9 クロック目の立ち上がりエッジで TRMD ビットが 0 になり、I3C はマスタ受信モードになります。このとき TDBEF0 フラグが 0 になります。ACK 応答をスレーブデバイスから受信したとき、NTST.RDBFF0 フラグは自動的に 1 になります。スレーブデバイスが認識されないか、通信障害が発生した場合、BST.NACKDF フラグが 1 になります。このとき CNDCTL.SPCND ビットを 1 にして、ストップコンディションを発行してください。なお、10 ビットアドレスフォーマットでマスタ受信を行う場合は、まずマスタ送信で 10 ビットアドレスを送信した後、繰り返しのスタートコンディションを発行します。その後、1111 0、スレーブアドレスの上位 2 ビット、および R ビットを送信することで、I3C はマスタ受信モードになります。
4. NTST.RDBFF0 フラグが 1 であることを確認した後、ダミーで NTDTBP0 レジスタを読むと、I3C は SCL クロックを出力して受信動作を開始します。
5. 1 バイトのデータ受信が終了し、SCSTRCTL.ACKTWE ビットで設定した SCL クロックの 8 クロック目、あるいは 9 クロック目の立ち上がりで、NTST.RDBFF0 フラグが 1 になります。このとき NTDTBP0 レジスタを読むと、受信したデータを読むことができ、同時に RDBFF0 フラグは自動的に 0 になります。さらに、SCL クロックの 9 クロック目のアクトリッジビットには、ACKCTL.ACKT ビットに設定した値が返信されます。さらに、次の受信バイトが最終バイト-1 の場合、NTDTBP0 レジスタ (最後から 2 番目のバイトを含む) を読む前に SCSTRCTL.RWE ビットを 1 (ウェイトあり) にしてください。これにより、続く 6. の ACKCTL.ACKT ビットを 1 (NACK) にする処理が他の割り込みなどにより遅れた場合でも最終バイトで NACK 出力を可能にするとともに、最終バイトの受信時に 9 クロック目の立ち下がり I3C_SCL ラインを Low に固定して、ストップコンディション発行可能状態にすることができます。
6. SCSTRCTL.ACKTWE ビットが 0 で、かつスレーブデバイスに対して、次の最終バイトの転送でデータ受信が終了することを通知する必要がある場合は、ACKCTL.ACKT ビットを 1 (NACK) にしてください。
7. 最後から 2 番目のバイトを NTDTBP0 レジスタから読み出した後、NTST.RDBFF0 フラグが 1 であることを確認してから、CNDCTL.SPCND ビットを 1 (ストップコンディション発行要求) にした後、NTDTBP0 レジスタから最終バイトを読み出してください。CNDCTL.SPCND ビットに 1 を書くとき、I3C は WAIT 状態から解除され、9 クロック目の Low 出力完了後または I3C_SCL ラインの Low ホールド解除後に、ストップコンディションを発行します。
8. I3C はストップコンディションを検出すると、PRST.CRMS ビットと PRST.TRMD ビットを自動的に 0 にして、スレーブ受信モードへ遷移します。また、ストップコンディションの検出によって、BST.SPCND DF フラグが 1 になります。
9. BST.SPCND DF フラグが 1 であることを確認した後、次の転送動作のために、BST.NACKDF フラグと SPCND DF フラグを 0 にしてください。




図 30.9 マスタ受信の動作タイミング (1) (7 ビットアドレスフォーマットで ACKTWE = 0 の場合)




図 30.10 マスタ受信の動作タイミング (2) (10 ビットアドレスフォーマットで ACKTWE = 0 の場合)




図 30.11 マスタ受信の動作タイミング (3) (ACKTWE = 0 の場合)

(2) I3C マスタ動作

(a) ダイナミックアドレス配置手順

I3C を初期化してから、まず I3C バス上に接続した I3C スレーブに対してダイナミックアドレス配置手順を実行します。以下に手順を示します。

1. 初期設定 (詳細は、「[30.3.3.1.2. I3C 初期設定フロー](#)」を参照してください。)
2. DAT (DATBASm レジスタ) に設定された I3C スレーブに対して、ENTDAA または SETDASA 共通コマンドコード (CCC) によりダイナミックアドレス配置を実行します。
NCMDQP レジスタを介して、コマンドディスクリプタ (アドレス配置コマンド) をコマンドバッファに書き込みます。
3. コマンドバッファにコマンドディスクリプタを書くと、トランザクションが I3C バスに発行されます。
4. アドレス配置コマンドの CMD[7:0] に ENTDAA が指定されたとき：
アドレス配置コマンドの DEV_INDEX[4:0] で指定された DAT で始まる DEV_COUNT[3:0] で指定される DAT の個数分、I3C スレーブに対しダイナミックアドレス配置を実行します。
アドレス配置コマンドの CMD[7:0] に SETDASA が指定されたとき：
アドレス配置コマンドの DEV_INDEX[4:0] で指定される DAT に示される I3C スレーブに対しダイナミックアドレス配置を実行します。
5. ENTDAA の場合、I3C スレーブから転送された暫定 ID、BCR、DCR が受信データバッファに格納されます。(BCR は MSDCTm レジスタにも自動的に格納されます。)
RDBFF0 = 1 による割り込みで、NTDTBPn を介して受信データバッファから暫定 ID、BCR、DCR を読み出します。
6. ダイナミックアドレス配置の実行が完了したら、ストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。
7. NRSPQP レジスタを介してレスポンスディスクリプタを読み出し、ステータスを確認します。
8. レスポンスディスクリプタの DATA_LENGTH[15:0] ビットの値が、アドレス配置コマンドの DEV_COUNT[3:0] の値と一致しているかどうかを確認します。




図 30.12 ダイナミックアドレス配置手順 (ENTDAA CCC) タイミング (1/3)




図 30.13 ダイナミックアドレス配置手順 (ENTDAA CCC) タイミング (2/3)




図 30.14 ダイナミックアドレス配置手順 (ENTDAA CCC) タイミング (3/3)




図 30.15 ダイナミックアドレス配置手順 (SETDASA CCC) タイミング

(b) SDR データ書き込み転送

1. 送信用データを NTDTBPN レジスタを介して送信データバッファに書き込みます。
2. データ転送用のコマンドディスクリプタ (即時データ転送コマンド、通常データ転送コマンド、コンボデータ転送コマンド) を、NCMDQP レジスタを介してコマンドバッファに書き込みます。
3. コマンドバッファにコマンドディスクリプタを書くと、トランザクションが I3C バスに発行されます。アドレスヘッダで NACK を受信したら、DAT の NACK リトライカウント値 (DATBASm.DVNACK) に従って同じコマンドのトランザクションが自動的に発行されます。
4. 送信用データがまだ残っている場合、TDBEF0 = 1 による割り込みで、送信用データを NTDTBPN レジスタを介して送信データバッファに書き込みます。
5. コマンドディスクリプタの DATA_LENGTH[15:0] ビットに指定したデータ長の数のデータ送信が完了したら、繰り返しのスタートコンディションまたはストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。
6. NRSPQP レジスタを介してレスポンスディスクリプタを読み出し、ステータスを確認します。
7. レスポンスディスクリプタの DATA_LENGTH[15:0] ビットの値が 0 であることを確認します。




図 30.16 SDR データ書き込み転送タイミング (1/2)




図 30.17 SDR データ書き込み転送タイミング (2/2)




図 30.18 レガシー I²C メッセージデータ書き込みタイミング (1/2)




図 30.19 レガシー I²C メッセージデータ書き込みタイミング (2/2)

(c) SDR データ読み出し転送

1. データ転送用のコマンドディスクリプタ（即時データ転送コマンド、通常データ転送コマンド、コンボデータ転送コマンド）を、NCMDQP レジスタを介してコマンドバッファに書き込みます。
2. コマンドバッファにコマンドディスクリプタを書くと、トランザクションが I3C バスに発行されます。アドレスヘッダで NACK を受信したら、DAT の NACK リトライカウント値 (DATBASm.DVNACK) に従って同じコマンドのトランザクションが自動的に発行されます。
3. I3C スレーブから受信したデータを、受信データバッファに格納します。
4. RDBFF0 = 1 割り込みで、受信データを受信データバッファから NTDTBPn レジスタを介して読み出します。
5. SDR :
T ビットが Low であることを検出するか、コマンドディスクリプタの DATA_LENGTH[15:0] ビットに指定したデータ長の数のデータ受信が完了したら、繰り返しのスタートコンディションまたはストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。
レガシー I²C メッセージ :
コマンドディスクリプタの DATA_LENGTH[15:0] ビットに指定したデータ長の数のデータ受信が完了したら、NACK を発行します。その後、繰り返しのスタートコンディションまたはストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。
6. NRSPQP レジスタを介してレスポンスディスクリプタを読み出し、ステータスを確認します。

7. レスポンスディスクリプタの DATA_LENGTH[15:0] ビットの値が、コマンドディスクリプタのデータ長設定値と一致しているかどうかを確認します。




図 30.20 SDR データ読み出し転送タイミング (1/2)




図 30.21 SDR データ読み出し転送タイミング (2/2)





図 30.22 レガシー I2C メッセージデータ読み出し転送タイミング (1/2)

図 30.23 レガシー I²C メッセージデータ読み出し転送タイミング (2/2)

(d) HDR データ書き込み転送

- 送信用データを NTDTBP_n レジスタを介して送信データバッファに書き込みます。
- データ転送用のコマンドディスクリプタ (即時データ転送コマンド、通常データ転送コマンド、コンボデータ転送コマンド) を、NCMDQP レジスタを介してコマンドバッファに書き込みます。
- コマンドバッファにコマンドディスクリプタを書くと、トランザクションが I3C バスに発行されます。アドレスヘッダで NACK を受信したら、DAT の NACK リトライカウント値 (DATBASm.DVNACK) に従って同じコマンドのトランザクションが自動的に発行されます。
- 送信用データがまだ残っている場合、TDBEF0 = 1 による割り込みで、送信用データを NTDTBP_n レジスタを介して送信データバッファに書き込みます。
- HDR-DDR :**
コマンドディスクリプタの DATA_LENGTH[15:0] ビットに指定したデータ長の数のデータ送信が完了したら、CRC ワードを送信します。その後、HDR リスタートパターンまたは HDR 終了パターン + ストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。
HDR-Ternary :
コマンドディスクリプタの DATA_LENGTH[15:0] ビットに指定したデータ長の数のデータ送信が完了したら、HDR リスタートパターンまたは HDR 終了パターン + ストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。
- NRSPQP レジスタを介してレスポンスディスクリプタを読み出し、ステータスを確認します。
- レスポンスディスクリプタの DATA_LENGTH[15:0] ビットの値が 0 であることを確認します。




図 30.24 HDR データ書き込み転送 (HDR-DDR) タイミング (1/4)




図 30.25 HDR データ書き込み転送 (HDR-DDR) タイミング (2/4)




図 30.26 HDR データ書き込み転送 (HDR-DDR) タイミング (3/4)




図 30.27 HDR データ書き込み転送 (HDR-DDR) タイミング (4/4)




図 30.28 HDR データ書き込み転送 (HDR-TSP、TSL) タイミング (1/2)



図 30.29 HDR データ書き込み転送 (HDR-TSP、TSL) タイミング (2/2)

(e) HDR データ読み出し転送

1. データ転送用のコマンドディスクリプタ (即時データ転送コマンド、通常データ転送コマンド、コンボデータ転送コマンド) を、NCMDQP レジスタを介してコマンドバッファに書き込みます。
2. コマンドバッファにコマンドディスクリプタを書くと、トランザクションが I3C バスに発行されます。アドレスヘッダで NACK を受信したら、DAT の NACK リトライカウント値 (DATBASm.DVNACK) に従って同じコマンドのトランザクションが自動的に発行されます。
3. I3C スレーブから受信したデータを、受信データバッファに格納します。
4. RDBFF0 = 1 割り込みで、受信データを受信データバッファから NTDTBn レジスタを介して読み出します。
5. HDR-DDR :
 - (a) CRC ワードを受信したら、HDR リスタートパターンまたは HDR 終了パターン + ストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。
 - (b) コマンドディスクリプタの DATA_LENGTH[15:0] ビットに指定したデータ長の数の受信データのプリアンブルがデータワード (11) を示していたら、プリアンブルの 2 番目のビットを Low にドライブ (中断) します。その後、HDR リスタートパターンまたは HDR 終了パターン + ストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。

HDR-Ternary :

I3C スレーブからの HDR リスタートパターンまたは HDR 終了パターンの開始を検出したら、HDR リスタートパターンまたは HDR 終了パターン + ストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。

- NRSPQP レジスタを介してレスポンスディスクリプタを読み出し、ステータスを確認します。
- レスポンスディスクリプタの DATA_LENGTH[15:0] ビットの値が、コマンドディスクリプタのデータ長設定値と一致しているかどうかを確認します。




図 30.30 HDR データ読み出し転送 (HDR-DDR) タイミング (1/2)




図 30.31 HDR データ読み出し転送 (HDR-DDR) タイミング (2/2)




図 30.32 HDR データ読み出し転送 (HDR-TSP、TSL) タイミング (1/2)




図 30.33 HDR データ読み出し転送 (HDR-TSP、TSL) タイミング (2/2)

(f) IBI 転送

1. コマンドディスクリプタをコマンドバッファに書き込み、トランザクションを I3C バスに発行します。スレーブデバイスからスタート要求 (SDA が Low) が発行され場合、I3C は SCL を Low にして、スタートコンディションを完了します。そのため、SCL を供給し、In-band 割り込み要求を受信します。
2. アドレスヘッダの RnW を伴うスレーブアドレスで、I3C スレーブから In-band 割り込みを発行することでアービトレーションロストとなる場合、トランザクションの発行を停止します。
3. 「30.3.2.3.8. In-band 割り込み [I3C モード]」に従い、In-band 割り込みとプロセスを検出します。
4. IBIQEFF = 1 による割り込みにおいて、NIBIQP レジスタを介して IBI キューから IBI ステータスディスクリプタを読み出し、ステータスを確認します。スレーブ割り込み要求を検出し ACK を応答したとき、IBI ステータスディスクリプタの DATA_LENGTH[15:0] ビットに示されるデータ長の IBI データを NIBIQP レジスタを介して IBI データバッファから読み出します。
5. 1. のコマンドのトランザクション発行をリスタートします。

In-band 割り込み検出後の処理手順の例を以下に示します。

バス権要求検出とマスタ権のセカンダリマスタへの転送の処理手順

1. I3C セカンダリマスタがアービトレーションを獲得した場合、DEFSLVS CCC を発行し、スレーブ情報をセカンダリマスタに通知します。
2. GETACCMST CCC を発行し、ストップコンディションにより CCC を完了します。

図 30.36 に、バス権処理のフローを示します。

- 注.
- セカンダリマスタにマスタ権を転送した後、再びマスタ権を得るには、(2) I3C スレーブ動作の (f) IBI 転送に従ってバス権要求を発行します。
 - バス権要求をカレントマスタが受け入れた場合、GETACCMST CCC 受信時にマスタ権を再度得るために、ストップコンディションにより CCC を完了します。




図 30.34 I3C マスタ IBI 転送タイミング (1/2)




図 30.35 I3C マスタ IBI 転送タイミング (2/2)




図 30.36 I3C マスタバス権処理フロー

30.3.2.1.2 スレーブモード動作

(1) I²C スレーブ動作

(a) データ書き込み転送 (シングルバッファ転送)

スレーブ受信動作では、マスタデバイスが SCL クロックと送信データを出力し、スレーブデバイスである I3C がアクノリッジを返します。

図 30.153 にスレーブ受信の使用例を示します。図 30.37 と図 30.38 にスレーブ受信の動作タイミングを示します。

以下にスレーブ受信の受信手順と動作を示します。

1. 初期設定。詳細は、「30.3.3.1. 初期設定フロー」を参照してください。初期設定後、I3C は受信したスレーブアドレスが一致するまで待機状態となります。
2. I3C はスレーブアドレスが一致した場合、SCL クロックの 9 クロック目の立ち上がりで該当する SVST.HOAF、GCAF、および SVAF[n] (n = 0~2) のいずれかを 1 にし、SCL クロックの 9 クロック目でアクノリッジビット (ACK) を出力します。このとき、同時に受信した R/W# ビットの値が 0 であれば、I3C はスレーブ受信モードを継続し、NTST.RDBFF0 フラグを 1 にします。

3. BST.SPCNDDF フラグが 0 であることと、NTST.RDBFF0 フラグが 1 であることを確認した後、NTDTBP0 レジスタをダミーリードしてください (ダミーリードする値は、7 ビットアドレスフォーマット選択時はスレーブアドレス + R/W#ビット、10 ビットアドレスフォーマット選択時は下位 8 ビットアドレスです)。
4. NTDTBP0 レジスタが読み出されると、I3C は NTST.RDBFF0 フラグを自動的に 0 にします。なお、NTDTBP0 レジスタの読み出しが遅れて、RDBFF0 フラグが 1 になった状態で次のバイトを受信すると、I3C は RDBFF0 フラグが設定される必要があるポイントの 1 つ手前の SCL クロックまで I3C_SCL ラインを Low にホールドします。この場合、NTDTBP0 レジスタを読み出すと、I3C_SCL ラインが Low ホールド状態から解放されます。BST.SPCNDDF フラグが 1 で、かつ NTST.RDBFF0 フラグが 1 の場合、全データの受信が完了するまで NTDTBP0 レジスタを読み出してください。
5. I3C はストップコンディションを検出すると、SVST.HOAF、GCAF、および SVAF[n] ビット (n = 0~2) を自動的に 0 にします。
6. BST.SPCNDDF フラグが 1 であることを確認した後、次の転送動作のために、BST.SPCNDDF フラグを 0 にしてください。




図 30.37 スレーブ受信の動作タイミング (1) (7 ビットアドレスフォーマットで ACKTWE = 0 の場合)




図 30.38 スレーブ受信の動作タイミング (2) (ACKTWE = 0 の場合)

(b) データ読み出し転送 (シングルバッファ転送)

スレーブ送信動作では、マスタデバイスが SCL クロックを出力し、スレーブデバイスである I3C がデータを送信し、マスタデバイスがアクリッジを返します。

図 30.152 にスレーブ送信の使用例を示します。図 30.39 と図 30.40 にスレーブ送信の動作タイミングを示します。

以下にスレーブ送信の送信手順と動作を示します。

1. 初期設定。詳細は、「30.3.3.1. 初期設定フロー」を参照してください。
初期設定後、I3C は受信したスレーブアドレスが一致するまで待機状態となります。
2. I3C はスレーブアドレスが一致した場合、SCL クロックの 9 クロック目の立ち上がりで該当する SVST.HOAF、GCAF、および SVAf[n] (n = 0~2) のいずれかを 1 にし、SCL クロックの 9 クロック目でアクリッジビット (ACK) を出力します。このとき、同時に受信した R/W# ビットの値が 1 であれば、I3C は PRSST.TRMD ビットと NTST.TDBEF0 フラグの両方を 1 にすることで、自動的にスレーブ送信モードに切り替わります。
3. NTST.TDBEF0 フラグが 1 であることを確認した後、送信データを NTDTBP0 レジスタに書いてください。このとき、I3C が BSTE.NACKDE ビットが 1 の状態でマスタデバイスからアクリッジを受信しなかった (NACK を受信した) 場合、I3C は次の転送動作を中断します。
4. 以下の (a) または (b) のいずれかの条件が満たされるまで待ちます。
 - (a) BST.NACKDF フラグが 1 になる
 - (b) NTST.TDBEF0 フラグが 1 の状態で、最終送信バイトを NTDTBP0 レジスタに書いた後で、BST.TENDF フラグが 1 になる
5. BST.NACKDF フラグが 1 または BST.TENDF フラグが 1 の場合、完了処理のため NTDTBP0 レジスタをダミーリードしてください。これによって I3C_SCL ラインが解放されます。
6. I3C はストップコンディションを検出すると、SVST.HOAF ビット、GCAF ビット、および SVAf[n] (n = 0~2) ビット、NTST.TDBEF0 フラグ、BST.TENDF フラグ、および PRSST.TRMD ビットを自動的に 0 にして、スレーブ受信モードへ遷移します。
7. BST.SPCNDDF フラグが 1 であることを確認した後、次の転送動作のために、BST.NACKDF フラグと SPCNDDF フラグを 0 にしてください。




図 30.39 スレーブ送信の動作タイミング (1) (7 ビットアドレスフォーマット)




図 30.40 スレーブ送信の動作タイミング (2)

(2) I3C スレーブ動作

(a) ダイナミックアドレス配置手順

I3C を初期化した後、I3C マスタはまずダイナミックアドレス配置手順を行います。

ENTDAA CCC によるダイナミックアドレス配置手順実行中の R-I3 の動作を以下に説明します。

1. 初期設定 (詳細は、「30.3.3.1.2. I3C 初期設定フロー」を参照してください。)

2. ENTDAACCCを受信すると、I3Cはダイナミックアドレスが配置されるまで暫定ID (SDCTPIDH[31:0], SDCTPIDL[15:0]), BCR (SVDCT.TBCRn), DCR (SVDCT.TDCR[7:0])を送信します。(詳細は、(6) CCC検出機能 [I3Cモード] の「ブロードキャストCCC (ENTDAA) の場合」を参照してください。)
3. ENTDAACCCが完了し、ストップコンディションを検出すると、受信ステータスディスクリプタが受信ステータスキューに格納されます。
4. NRSQPレジスタを介して受信ステータスディスクリプタを読み出し、ステータスを確認します。
5. 受信ステータスディスクリプタのDATA_LENGTH[15:0]ビットに示されるデータ長のデータをNTDTBP0レジスタを介して受信データバッファから読み出します。




図 30.41 ダイナミックアドレス配置手順 (ENTDAA CCC) タイミング (1/3)




図 30.42 ダイナミックアドレス配置手順 (ENTDAA CCC) タイミング (2/3)




図 30.43 ダイナミックアドレス配置手順 (ENTDAA CCC) タイミング (3/3)

I3C マスタからダイナミックアドレスを配置されるまで、スタティックアドレスで通信する場合、DAT (SDATBASn レジスタ) の DVSTAD[6:0] ビットを設定することで、SVDVADn レジスタの SSTADV ビットが 1 に設定され、スタティックアドレスが有効になります。

I3C スレーブがスタティックアドレスを有し、I3C マスタがダイナミックアドレス配置手順を実行する場合、ダイナミックアドレスを SETDASA CCC で配置することができます。

SETDASA CCC ダイナミックアドレス配置手順実行中の I3C の動作を以下に説明します。

1. 初期設定 (詳細は、「30.3.3.1.2. I3C 初期設定フロー」を参照してください。)
2. 受信した SETDASA CCC がそれ自身のスタティックアドレスと一致するとき、DAT (SDATBAS0 レジスタ) の SDDYAD[7:0] ビットを更新し、SVDVAD0 レジスタの SDYADV ビットを 1 に設定します。(詳細は、(6) CCC 検出機能 [I3C モード] の「ダイレクトライト CCC の場合」を参照してください。)
3. SETDASA CCC が完了し、ストップコンディションを検出すると、受信ステータスディスクリプタが受信ステータスキューに格納されます。
4. NRSQP レジスタを介して受信ステータスディスクリプタを読み出し、ステータスを確認します。




図 30.44 ダイナミックアドレス配置手順 (SETDASA CCC) タイミング

(b) SDR データ書き込み転送

1. I3C マスタからトランザクションが発行されたとき、アドレスヘッダのスレーブアドレスをそれ自身のスレーブアドレスと比較し、一致した場合、I3C はアクリッジを応答します。
トランザクションを受信したとき、受信データバッファがフルであれば、I3C スレーブはアドレスヘッダで NACK を応答します。
I3C マスタのリトライ準備において、NTDTBPn を介して受信データバッファからデータを読み出し、受信データバッファを空にします。

2. I3C マスタから受信したデータは、受信データバッファに格納します。
3. RDBFF0 = 1 割り込みで、受信データを受信データバッファから NTDTBPN レジスタを介して読み出します。
4. 繰り返しのスタートコンディションまたはストップコンディションを検出すると、受信ステータスディスクリプタが受信ステータスキューに格納されます。
5. NRSQP レジスタを介して受信ステータスディスクリプタを読み出し、ステータスを確認します。




図 30.45 SDR データ書き込み転送タイミング (1/2)




図 30.46 SDR データ書き込み転送タイミング (2/2)




図 30.47 レガシー I²C メッセージデータ書き込み転送タイミング (1/2)




図 30.48 レガシー I²C メッセージデータ書き込み転送タイミング (2/2)

(c) SDR データ読み出し転送

1. I3C マスタから要求されたデータを NTDTBPn レジスタを介して送信データバッファに書き込みます。
2. I3C マスタからトランザクションが発行されたとき、アドレスヘッダのスレーブアドレスをそれ自身のスレーブアドレスと比較し、一致した場合、I3C はアクリッジを応答します。
トランザクションを受信したとき、送信データバッファがエンptyであれば、I3C スレーブはアドレスヘッダで NACK を応答します。
I3C マスタのリトライに備えて、NTDTBPn を介して送信データバッファにデータを書き込みます。
3. 送信データバッファに格納されたデータを送信します。
4. 送信するデータがまだ残っている場合、TDBEF0 = 1 による割り込みで、送信するデータを NTDTBPn レジスタを介して送信データバッファに書き込みます。
5. SDR :
送信データバッファに格納されたデータの送信が完了したとき、データに続けて T ビットに Low が出力され、それが最終のデータであることを I3C マスタに通知します。
レガシー I²C メッセージ :
NACK が検出されたとき、データ送信は終了します。
6. 繰り返しのスタートコンディションまたはストップコンディションを検出すると、受信ステータスディסקリプタが受信ステータスキューに格納されます。

7. NRSQP レジスタを介して受信ステータスディスクリプタを読み出し、ステータスを確認します。




図 30.49 SDR データ読み出し転送タイミング (1/2)




図 30.50 SDR データ読み出し転送タイミング (2/2)




図 30.51 レガシー I²C メッセージデータ読み出し転送タイミング (1/2)




図 30.52 レガシー I²C メッセージデータ読み出し転送タイミング (2/2)

(d) HDR データ書き込み転送

1. I3C マスタからの ENTHDR * CCC 受信時、HDR モードに遷移します。(詳細は、(6) CCC 検出機能 [I3C モード] の「ブロードキャスト CCC (ENTHDR) の場合」を参照してください。)
2. I3C マスタから発行された HDR コマンド Word のスレープアドレスを自身のスレープアドレスと比較し、一致した場合、続くデータ Word を受信します。
3. I3C マスタから受信したデータは、受信データバッファに格納します。
4. RDBFF0 = 1 割り込みで、受信データを受信データバッファから NTDTBp レジスタを介して読み出します。
5. HDR リスタートパターンまたは HDR 終了パターン + ストップコンディションを検出した場合、受信ステータスディスクリプタを受信ステータスキューに格納します。
6. NRSQP レジスタを介して受信ステータスディスクリプタを読み出し、ステータスを確認します。




図 30.53 HDR データ書き込み転送 (HDR-DDR) タイミング (1/3)




図 30.54 HDR データ書き込み転送 (HDR-DDR) タイミング (2/3)




図 30.55 HDR データ書き込み転送 (HDR-DDR) タイミング (3/3)




図 30.56 HDR データ書き込み転送 (HDR-TSP、TSL) タイミング (1/2)




図 30.57 HDR データ書き込み転送 (HDR-TSP、TSL) タイミング (2/2)

(e) HDR データ読み出し転送

1. I3C マスタから要求されたデータを NTDTBPn レジスタを介して送信データバッファに書き込みます。
2. I3C マスタからの ENTHDR * CCC 受信時、HDR モードに遷移します。(詳細は、(6) CCC 検出機能 [I3C モード] の「ブロードキャスト CCC (ENTHDR) の場合」を参照してください。)
3. I3C マスタから発行された HDR コマンドワードのスレーブアドレスを自身のスレーブアドレスと比較し、一致した場合、送信データバッファに格納されたデータが送信されます。
HDR コマンドワードのスレーブアドレスが自身のスレーブアドレスと一致したとき、送信データバッファが EMPTY であれば、NACK 応答を送ります。

NACK 応答：

- HDR-DDR :
11 を送り、続いてコマンドワード、プリアンプルを送ります。
- HDR-Ternary :
HDR リスタートと HDR 終了パターンの開始を送ります。(英訳: "Start of the HDR Restart Pattern and HDR Exit Pattern" in MIPI Spec)

4. 送信するデータがまだ残っている場合、TDBEF0 = 1 による割り込みで、送信するデータを NTDTBPn レジスタを介して送信データバッファに書き込みます。
5. HDR-DDR :
送信データバッファに格納されたデータの送信が完了したとき、連続して CRC ワードが送られ、それが最終のデータであることを I3C マスタに通知します。
HDR-Ternary :
送信データバッファに格納されたデータの送信が完了したとき、連続して HDR リスタートパターンまたは HDR 終了パターンの開始が送られ、それが最終のデータであることを I3C マスタに通知します。
6. HDR リスタートパターンおよび HDR 終了パターン + ストップコンディションを検出した場合、受信ステータスディスクリプタを受信ステータスキューに格納します。
7. NRSQP レジスタを介して受信ステータスディスクリプタを読み出し、ステータスを確認します。




図 30.58 HDR データ読み出し転送 (HDR-DDR) タイミング (1/3)




図 30.59 HDR データ読み出し転送 (HDR-DDR) タイミング (2/3)




図 30.60 HDR データ読み出し転送 (HDR-DDR) タイミング (3/3)




図 30.61 HDR データ読み出し転送 (HDR-TSP、TSL) タイミング (1/2)




図 30.62 HDR データ読み出し転送 (HDR-TSP、TSL) タイミング (2/2)

(f) IBI 転送

- スレーブ割り込み要求を送る場合
IBI データを送信する場合、IBI データを NIBIQP レジスタを介して IBI データバッファに書き込みます。
- データ転送用のコマンドディスクリプタ (即時データ転送コマンド、または通常データ転送コマンド) を、NCMDQP レジスタを介して IBI 転送用のコマンドバッファに書き込みます。
- コマンドバッファにコマンドディスクリプタを書くと、以下の条件で IBI トランザクションが発行されます。
 - スレーブ割り込み要求またはバス権要求でスタートコンディションが検出されたとき (繰り返しのスタートコンディションは対象外)
 - 以下のバスコンディションのなかでスタートが現れない場合、本モジュールは I3C_SDA ラインを Low にしてスタート要求を発行します。
 - (a) スレーブ割り込み要求、バス権要求 : バス利用可能
- アドレスヘッダが RnW であるスレーブアドレスにおいて、I3C マスタからのトランザクション発行によりアービトレーションロストとなったとき、トランザクション発行を停止します。
繰り返しのスタートコンディションまたはストップコンディションを検出したとき、レスポンスディスクリプタをレスポンスバッファに格納します。
- スレーブ割り込み要求を送ったとき :
 - 送信用の IBI データがまだ残っているとき、IBI データを IBIQEFF = 1 による割り込みで NIBIQP レジスタを介して IBI データバッファに書き込みます。
 - コマンドディスクリプタの DATA_LENGTH[15:0] ビットに指定したデータ長の数の IBI データの送信が完了したら、IBI データに続けて T ビットに Low が出力され、それが最終の IBI データであることを I3C マスタに通知します。
- 繰り返しのスタートコンディションまたはストップコンディションを検出したとき、レスポンスディスクリプタをレスポンスバッファに格納します。
- NRSPQP レジスタでレスポンスバッファからレスポンスディスクリプタを読み出し、ステータスを確認します。NACK 応答の場合、手順 1~7 を再度行ってください。
- スレーブ割り込み要求を送ったとき :
レスポンスディスクリプタの DATA_LENGTH[15:0] ビットの値が 0 であることを確認します。

図 30.65 に、バス権処理のフローを示します。




図 30.63 I3C スレーブ IBI 転送タイミング (1/2)




図 30.64 I3C スレーブ IBI 転送タイミング (2/2)




図 30.65 I3C スレーブバス権処理フロー

30.3.2.2 データハンドラ

表 30.10 に転送方法とキューの関係を示します。

表 30.10 転送方法とキュー

プロトコル	転送方法	キュー/バッファ	サイズ	マスタ	スレーブ	セカンダリマスタ	
I2C モード	シングルバッファ転送	通常 Tx データ	1 バイト	✓	✓	—	
		通常 Rx データ	1 バイト	✓	✓	—	
I3C モード	通常 FIFO バッファ転送	通常コマンド	4 キュー	✓	✓	✓	
		通常応答	4 キュー	✓	✓	✓	
		通常 Tx データ	16 DWORD	✓	✓	✓	
		通常 Rx データ	16 DWORD	✓	✓	✓	
		通常受信ステータス	2 キュー	—	✓	✓	
		通常 IBI ステータス	2 キュー	✓	—	✓	
		通常 IBI データ	8 DWORD	✓	✓	✓	
	優先 FIFO バッファ転送 (マスタモードのみ)	優先コマンド	2 キュー	✓	✓	—	✓
		優先応答	2 キュー	✓	✓	—	✓
		優先送信データ	2 DWORD	✓	✓	—	✓
	優先受信データ	2 DWORD	✓	✓	—	✓	

30.3.2.2.1 I2C モードの転送方法

(1) シングルバッファ転送

各プロセス (コンディション発行、データ転送、ACK/NACK 応答) はソフトウェアでコントロールします。




図 30.66 シングルバッファ転送のデータハンドラ

30.3.2.2.2 I3C モードの転送方法

(1) 通常 FIFO バッファ転送

データとコマンドが書き込まれると、I3C は自律的に転送を開始します。




図 30.67 通常 FIFO バッファ転送のデータハンドラ

(2) 優先 FIFO バッファ転送

I3C は優先 FIFO バッファ転送のコマンドを通常 FIFO バッファ転送のコマンドよりも高い優先度で扱います。通常 FIFO バッファ転送の最中に、優先 FIFO バッファにデータとコマンドが書き込まれると、I3C はストップコンディションを待ち、それから優先 FIFO バッファのコマンドを処理します。優先 FIFO バッファのコマンド処理完了の後、通常 FIFO バッファにコマンドが残っていたら、I3C は通常 FIFO バッファのコマンド処理を再開します。




図 30.68 優先 FIFO バッファ転送のデータハンドラ

30.3.2.3 I²C/I3C プロトコル

30.3.2.3.1 通信プロトコル

(1) I²C 通信データフォーマット

I²C バスフォーマットは、8 ビットのデータと 1 ビットのアクノリッジで構成されています。スタートコンディションまたは繰り返しのスタートコンディションに続くフレームは、マスタデバイスの通信先であるスレーブデ

バイスを指定するアドレスフレームです。指定されたスレーブは、新たにスレーブが指定されるか、またはストップコンディションが発行されるまで有効です。

図 30.69 に I²C バスフォーマットを、図 30.70 に I²C バスタイミングを示します。




図 30.69 I²C バスフォーマット




図 30.70 I²C バスタイミング (SLA = 7 ビットの場合)

- S: スタートコンディションを表します。I3C_SCL ラインが High の状態で、マスタデバイスが I3C_SDA ラインを High から Low に変化させます。
- SLA: スレーブアドレスを表します。これによって、マスタデバイスがスレーブデバイスを選択します。
- R/W#: データ転送の方向を表します。1 のとき、スレーブデバイスからマスタデバイスの方向、0 のとき、マスタデバイスからスレーブデバイスの方向になります。
- A: アクノリッジを表します。受信デバイスが I3C_SDA ラインを Low にします。(マスタ送信モードでは、スレーブデバイスがアクノリッジを返します。マスタ受信モードでは、マスタデバイスがアクノリッジを返します。)
- A#: ノットアクノリッジを表します。受信デバイスが I3C_SDA ラインを High にします。
- Sr: 繰り返しのスタートコンディションを表します。I3C_SCL ラインが High の状態でセットアップ時間経過後に、マスタデバイスが I3C_SDA/I3C_SDA ラインを High から Low に変化させます。
- DATA: 送信データまたは受信データを表します。
- P: ストップコンディションを表します。I3C_SCL ラインが High の状態で、マスタデバイスが I3C_SDA ラインを Low から High に変化させます。

(2) I3C 通信データフォーマット

図 30.71 から図 30.77、図 30.74 の各図は 6 種類の I3C プロトコルそれぞれの標準的な通信を説明するものです。これらの図だけでは I3C で実行できる全ての通信を説明できませんが、各 I3C プロトコルで使う信号と送信フォーマットに関する便利な入門編としてご利用いただけます。

図 30.71 に、ブロードキャスト (0x7E) を含む I3C シングルデータレート (SDR) コーディングを使用した通信の例を示します。これは、SDR モードでアドレス 0x2B のスレーブから 1 バイトのデータをマスタが読み出す事例です。バスフリー条件から I3C_SCL ラインを High に保った状態で I3C_SDA ラインを Low にして、マスタはスタートコンディションを発行します。次に、ブロードキャストアドレス (0x7E) とそれに続く RnW (0 : 書き込み方向) を発行します。その結果、マスタはプルアップ抵抗を On にして、オープンドレインになります。

これにより、全てのスレーブが I3C_SDA ラインを Low にすることでアクノリッジを発行できるようになります (図のピンク色の網掛けは、この時点で I3C_SDA ラインがスレーブ側のコントロール下にあることを意味しています)。マスタは繰り返しのスタートコンディションを発行した後、読み出すスレーブのアドレス (0x2B) とそれに続く RnW (1 : 読み出し方向) を発行します。その結果、マスタはプルアップ抵抗を On にして、オープンドレインになります。これにより、スレーブは I3C_SDA ラインを Low にすることでアクノリッジを発行できるようになります。この時点で、マスタは I3C_SCL ラインをトグルし続けて、I3C_SDA ラインを開放します。これにより、スレーブは SDA ラインを駆動して 1 バイト分のデータ (0x4A) とそれに続く T を送ることができるようになります。T=1 は追加のデータがあることを、T=0 は終了したことをマスタに通知します。ここで、追加のデータがある場合、スレーブは SCL が High になって SDA を解放するまで SDA を High にします。マスタには、弱いプルアップで SDA を High に保つオプションがあり、これによりマスタはさらに送信されるデータのバイトを受信できることをスレーブに対して知らせます。もう 1 つのオプションは、(SCL が High、繰り返しのスタートコンディションの状態) SDA を Low にプルして、スレーブに対してマスタが読み出しを終了しコントロールを取り戻したことを知らせます。

SCL パルスの High 時間は常に 50 ns より短く、I2C 50 ns スパイクフィルタにより SCL は常に Low に見えるため、SDR モードはレガシー I2C デバイスに対して下位互換性があります。




図 30.71 ブロードキャスト (0x7E) を含む I3C SDR コーディングを使用した通信の例

図 30.72 に、ブロードキャスト (0x7E) を含まない I3C シングルデータレート (SDR) コーディングを使用した通信の例を示します。これは、SDR モードでアドレス 0x2B のスレーブから 1 バイトのデータをマスタが読み出す事

例です。バスフリー条件から、マスタはスタートコンディションを発行し、そして読み出しをしたいスレーブのアドレス (0x2B)、続けて RnW (1: 読み出し方向) を発行します。

その結果、マスタはプルアップ抵抗を On にして、オープンドレインになります。これにより、スレーブは I3C_SDA ラインを Low にすることでアクノリッジを発行できるようになります。この時点で、マスタは I3C_SCL ラインをトグルし続けて、I3C_SDA ラインを開放します。これにより、スレーブは SDA ラインを駆動して 1 バイト分のデータ (0x4A) とそれに続く T を送ることができるようになります。T=1 は追加のデータがあることを、T=0 は終了したことをマスタに通知します。ここで、追加のデータがある場合、スレーブは SCL が High になって SDA を解放するまで SDA を High にします。マスタには、弱いプルアップで SDA を High に保つオプションがあり、これによりマスタはさらに送信されるデータのバイトを受信できることをスレーブに対して知らせます。もう 1 つのオプションは、(SCL が High、繰り返しのスタートコンディションの状態) SDA を Low にプルして、スレーブに対してマスタが読み出しを終了しコントロールを取り返したことを知らせます。

SCL パルスの High 時間は常に 50 ns より短く、I2C 50 ns スパイクフィルタにより SCL は常に Low に見えるため、SDR モードはレガシー I2C デバイスに対して下位互換性があります。




図 30.72 ブロードキャスト (0x7E) を含まない I3C SDR コーディングを使用した通信の例

図 30.73 に、マスタが CCC ダイレクトコマンドを一つのスレーブに対して発行する例を示します。この特別なコマンド (GETPID) は、スレーブの暫定 ID を読み出します。

バスフリー条件から I3C_SCL ラインを High に保った状態で I3C_SDA ラインを Low にして、マスタはスタートコンディションを発行します。次に、ブロードキャストアドレス (0x7E) とそれに続く RnW (0: 書き込み方向) を発行します。その結果、マスタはプルアップ抵抗を On にして、オープンドレインになります。これにより、全てのスレーブが SDA ラインを Low にすることでアクノリッジを発行できるようになります (図のピンク色の網掛けは、この時点で SDA ラインがスレーブ側のコントロール下にあることを意味しています)。次に、マスタはダイレクト共通コマンドコード GETPID (0x8C) とそれに続くパリティビット T (0x8C の奇数パリティ=0) を発行した後、スレーブの 7 ビットダイナミックアドレス (任意に選択、ここでは 0x2B) と RnW ビット (1: 読み出し方向) を発行します。その結果、マスタはプルアップ抵抗を On にし、オープンドレインになります。これにより、アドレス 0x2B のスレーブは SDA ラインを Low にすることで ACK を発行できるようになり、スレーブがコマンドをアクノリッジして、これに従うことをマスタに通知します。(その代わりに、スレーブは SDA を Low にしないことで NACK を発行できます。これによりスレーブがコマンドに従わないことをマスタに通知します。この場合ではエラーが発生します。) ACK に続いて、スレーブはその 48 ビット PID を一度に 1 バイト出力した後、マスタは繰り返しのスタートコンディションを発行します (この部分の波形シーケンスは図に示されていません)。




図 30.73 CCC ダイレクトアドレッシングを含む I3C SDR コーディングを使用した通信の例

図 30.74 に、CCC ブロードキャストコマンドを含む SDR 通信の例を示します。この例で使用するコマンドは、スレーブの最大読み出し長を 43 バイト (0x002B) に設定します。

バスフリー条件から I3C_SCL ラインを High に保った状態で I3C_SDA ラインを Low にして、マスタはスタートコンディションを発行します。次に、ブロードキャストアドレス (0x7E) とそれに続く RnW (0: 書き込み方向) を発行します。その結果、マスタはプルアップ抵抗を On にして、オープンドレインになります。これにより、全てのスレーブが SDA ラインを Low にすることでアクトリッジを発行できるようになります (図のピンク色の網掛けは、この時点で SDA ラインがスレーブ側のコントロール下にあることを意味しています)。次に、マスタはブロードキャスト共通コマンドコード SETMRL (0x09) とそれに続くパリティビット T (0x09 の奇数パリティ = 1) を発行した後、スレーブから 1 回の読み出しで読み出し可能な最大バイト数を定義するスレーブの 2 つのデータバイト (MSB ファースト) を発行します。各データバイトには、T ビット (パリティビット、奇数パリティ) が続きます。この後、マスタは繰り返しのスタートコンディションを発行します。




図 30.74 CCC ブロードキャストを含む I3C SDR コーディングを使用した通信の例

図 30.75 に、HDR-DDR (デュアルデータレート) モードの使用を示します。マスタがどのようにモードを SDR (シングルデータレート) モードから HDR-DDR モードに移行するか、および HDR-DDR データフォーマットのサンプルを示します。

バスフリー条件から I3C_SCL ラインを High に保った状態で I3C_SDA ラインを Low にして、マスタはスタートコンディションを発行します。次に、マスタはブロードキャストアドレス (0x7E) とそれに続く RnW (0: 書き込み方向) を発行します。その結果、マスタはプルアップ抵抗を On にして、オープンドレインになります。これにより、全てのスレーブが SDA ラインを Low にすることによりアクノリッジを発行できるようになります (図のピンク色の網掛けは、この時点で SDA ラインがスレーブ側のコントロール下にあることを意味しています)。次に、マスタはブロードキャスト共通コマンドコード ENTHDR0 (0x20) とそれに続くパリティビット T (0x20 の奇数パリティ=0) を発行します。この時点で、バスは HDR-DDR モードになります。HDR-DDR プロトコルでは、I3C_SDA ラインは各 SCL エッジ (SCL の Low から High、High から Low 遷移の両方) でサンプリングされます。HDR-DDR ワードは、2 ビットのプリアンブル、それに続く 2 バイトのデータ、さらにそれに続く 2 ビットのパリティビットで構成されています。5 ビットの CRC とそれに続くトラフィックの波形は、図に示されていません。

SCL パルスの High 時間は常に 50 ns より短く、I²C 50 ns スパイクフィルタにより SCL は常に Low に見えるため、その結果 HDR-DDR モードはレガシー I²C デバイスに対して下位互換性があります。




図 30.75 HDR-DDR プロトコルを使用した通信の例

図 30.76 に、レガシー I²C デバイスがバスに存在するときのみ使用する、HDR-TSL (Ternary Symbol Legacy) モードの使用を示します。本図では、マスタがどのようにモードを SDR (シングルデータレート) モードから HDR-TSL モードに移行するか、および HDR-TSL データフォーマットのサンプルを示します。

バスフリー条件から I3C_SCL ラインを High に保った状態で I3C_SDA ラインを Low にして、マスタはスタートコンディションを発行します。次に、ブロードキャストアドレス (0x7E) とそれに続く RnW (0 : 書き込み方向) を発行します。その結果、マスタはプルアップ抵抗を On にして、オープンドレインになります。これにより、全てのスレーブが SDA ラインを Low にすることでアックリッジを発行できるようになります (図のピンク色の網掛けは、この時点で SDA ラインがスレーブ側のコントロール下にあることを意味しています)。次に、マスタはブロードキャスト共通コマンドコード ENTHDR2 (0x22) とそれに続く 0 パリティビット「T」(0x22 の奇数パリティ=1) を発行します。この時点で、バスは HDR-TSL モードになります。このプロトコルで、I3C SCL ラインは単なるクロックではありません。SDA 転送と SCL 転送の両方がデータを転送します。Ternary 変換は、各 8 進の桁が 2 つの Ternary シンボルと等価であることから理解できます。例えば、8 進文字 412255 があるとします。4=3+1、1=0+1、2=0+2、2=0+2、5=3+2、5=3+2SCL 遷移のとき、SDA が遷移するとき、または、両方のラインが遷移するときクロックパルスが発生します。

SCL パルスの High 時間は常に 50 ns より短く、I²C 50 ns スパイクフィルタにより SCL は常に Low に見えるため、その結果 HDR-TSL モードはレガシー I²C デバイスに対して下位互換性があります。図において、濃い青の SCL の High から Low への遷移は SCL パルスが常に 50 ns より確実に短くなるようにするために加えられたダミーエッジであることに注意してください。SDA の遷移と同時でなく生じている SCL の High から Low への遷移は、常にダミー遷移です。




図 30.76 HDR-TSL プロトコルを使用した通信の例

図 30.77 に、HDR-TSP (ハイデータレート-I3C のみの Pure バスにおける Ternary シンボル) モードの使用を示します。本プロトコルは、I²C デバイスがバス上に存在しないときのみを使用します。本図では、マスタがどのようにモードを SDR (シングルデータレート) モードから HDR-TSP モードに遷移するか、および HDR-TSP データフォーマットのサンプルを示します。

バスフリー条件から I3C_SCL ラインを High に保った状態で I3C_SDA ラインを Low にして、マスタはスタートコンディションを発行します。次に、マスタはブロードキャストアドレス (0x7E) とそれに続く RnW (0: 書き込み方向) を発行します。その結果、マスタはプルアップ抵抗を On にして、オープンドレインになります。これにより、全てのスレーブが SDA ラインを Low にすることでアクトリッジを発行できるようになります (図のピンク色の網掛けは、この時点で SDA ラインがスレーブ側のコントロール下にあることを意味しています)。次に、マスタはブロードキャスト共通コマンドコード ENTHDR1 (0x21) とそれに続く 0 パリティビット「T」(0x21 の奇数パリティ=1) を発行します。この時点で、バスは HDR-TSP モードになります。HDR-TSP プロトコルでは、SCL ラインは単なるクロックではありません。SDA 転送と SCL 転送の両方がデータを転送します。Ternary 変換は、各 8 進の桁が 2 つの Ternary シンボルと等価であることから理解できます。例えば、8 進文字 412255 があるとします。(4=3+1、1=0+1、2=0+2、2=0+2、5=3+2、5=3+2) SCL 遷移のとき、SDA が遷移するとき、または、両方のラインが遷移するときにクロックパルスが発生します。

HDR-TSP モードは、最高のデータレートを最小のバイトあたりエネルギーでサポートします。しかし、SCL パルスの High 期間が 50 ns を超えることがあるため、レガシー I²C デバイスとの下位互換性がありません。




図 30.77 HDR-TSP プロトコルを使用した通信の例

30.3.2.3.2 バス状態

I3C は、I3C バスが非アクティブであると考えられる 3 つの識別状態を定義します。バスフリー状態、バス利用可能状態、バスアイドル状態（図 30.78 参照）です。

(1) バスフリー状態

少なくとも `BFRECDT.FRECYC[8:0]` ビットで設定されている期間、`I3C_SCL` ラインと `I3C_SDA` ラインの両方が High であるときの I3C バスの状態です。

(2) バス利用可能状態 [I3C モード]

少なくとも `BAVLCDT.AVLCYC[8:0]` ビットで設定されている期間、`I3C_SCL` ラインと `I3C_SDA` ラインの両方が High であるときの I3C バスの状態です。

スレーブは、バス利用可能状態の後、（例えば、In-band 割り込みまたはマスタ移管要求のため）スタート要求のみを発行できます。

(3) バスアイドル状態 [I3C モード]

少なくとも `BIDLCDT.IDLCYC[17:0]` ビットで設定されている期間、`I3C_SCL` ラインと `I3C_SDA` ラインの両方が High であるときの I3C バスの状態です。

スレーブは、バスアイドル状態の後、スタート要求のみを発行できます。

仕様は以下のとおりです。IDLE が最大である必要があります。

$$\text{BFRECDT.FRECYC}[8:0] < \text{BAVLCDT.AVLCYC}[8:0] < \text{BIDLCDT.IDLCYC}[17:0]$$




図 30.78 バス状態

30.3.2.3.3 スタートコンディション、繰り返しのスタートコンディション、ストップコンディション発行機能

(1) スタートコンディション発行動作

I3C は、CNDCTL.STCND ビットが 1 のときにスタートコンディションを発行します。

STCND ビットは、BCST.BFREF フラグが 1 (バスフリー状態) のとき、1 (スタートコンディション発行要求) にしてください。

I3C は、スタートコンディションを発行します。

スタートコンディションが正常に発行された場合、I3C は自動的にマスタ送信モードへ遷移します。スタートコンディションの発行は、以下のシーケンスに従って行われます。

[スタートコンディション発行動作]

- I3C_SDA ラインを立ち下げる (High から Low に遷移)。
- STDBR.SBRHO[7:0]で設定した時間とスタートコンディションのホールド時間を確保する。
- I3C_SCL ラインを立ち下げる (High から Low に遷移)。
- I3C_SCL ラインの Low を検出し、STDBR.SBRLO[7:0]で設定した I3C_SCL ラインの Low 幅を確保する。

(2) 繰り返しのスタートコンディション発行動作

I3C は、CNDCTL.SRCND ビットが 1 のときに繰り返しのスタートコンディションを発行します。

SRCND ビットを 1 にすると、繰り返しのスタートコンディション発行要求が行われ、BCST.BFREF フラグが 1 (バスビジー状態) で、かつ PRSST.CRMS ビットが 1 (マスタモード) の場合、I3C は繰り返しのスタートコンディションを発行します。

繰り返しのスタートコンディションの発行は、以下のシーケンスに従って行われます。

[繰り返しのスタートコンディション発行動作]

- I3C_SDA ラインを解放する。
- STDBR.SBRLO[7:0]または EXTBR.EBRLO[7:0]で設定した I3C_SCL ラインの Low 幅が経過したことを確認する。
- I3C_SCL ラインを解放する (Low から High に遷移)。
- I3C_SCL ラインの High を検出し、STDBR.SBRLO[7:0]または EXTBR.EBRLO[7:0]で設定した時間と繰り返しのスタートコンディションのセットアップ時間を確保する。
- I3C_SDA ラインを立ち下げる (High から Low に遷移)。

- STDBR.SBRHO[7:0]または EXTBR.EBRHO[7:0]または EXTBR.EBRHO[7:0]で設定した時間と繰り返しのスタートコンディションのホールド時間を確保する。
- I3C_SCL ラインを立ち下げる (High から Low に遷移)。
- I3C_SCL ラインの Low を検出し、STDBR.SBRLO[7:0]または EXTBR.EBRLO[7:0]で設定した I3C_SCL ラインの Low 幅を確保する。

注. 繰り返しのスタートコンディション要求の発行時、CNDCTL.SRCND が 0 であることを確認してから、NTDTBP0 レジスタにスレーブアドレスを書いてください。CNDCTL.SRCND が 1 のときに書き込まれたデータは、以前の再送条件と判断されるため、転送されません。

Hs モードで繰り返しのスタートコンディションを発行するには、次の手順に従ってください。

1. PRSTDBG.SCOLV = 0 を待機します。
2. 繰り返しのスタートコンディションのホールド時間を満たすように、EXTBR.EBRHO[7:0]を設定します。
3. CNDCTL.SRCND ビットを 1 にします。
4. CNDCTL.SRCND = 0 であることを確認してから、PRSTDBG.SCOLV = 0 を待機します。
5. Hs モードの SCL クロックの High 期間に従って、EXTBR.EBRHO[7:0]を設定します。
6. NTDTBP0 にスレーブアドレスを書き込みます。




図 30.79 スタートコンディション/繰り返しのスタートコンディション発行動作タイミング (STCND、SRCND ビット)

図 30.80 に、マスタ送信後に繰り返しのスタートコンディションが発行されたときの動作タイミングを示します。

[マスタ送信後の繰り返しのスタートコンディション発行動作]

- 初期設定。詳細は、「30.3.3.1. 初期設定フロー」を参照してください。
- BCST.BFREF フラグを読んでバスが解放状態であることを確認した後、CNDCTL.STCND ビットに 1 を書きます (スタートコンディション発行要求)。I3C はスタートコンディション発行要求を受け付けると、スタートコンディションを発行します。同時に、BFREF フラグが自動的に 0 になり、BST.STCNDDF フラグが自動的に 1 になり、STCND ビットが自動的に 0 になります。このとき、STCND ビットが 1 の状態でスタートコンディションが検出され、かつ、SDA 出力状態の内部レベルと I3C_SDA ラインのレベルが一致していれば、I3C は STCND ビットによるスタートコンディション発行が正しく行われたと認識し、PRST.CRMS、TRMD ビットが自動的に 1 になり、I3C はマスタ送信モードになります。NTST.TDBEF0 フラグは、TRMD ビットが 1 になることにより自動的に 1 になります。
- NTST.TDBEF0 フラグが 1 であることを確認した後、NTDTBP0 レジスタに送信データ (スレーブアドレスと R/W#ビット) を書いてください。NTDTBP0 レジスタに送信データが書き込まれると、TDBEF0 フラグは自動的に 0 になり、NTDTBP0 レジスタからデータが転送されて、再び TDBEF0 フラグが 1 になります。スレーブアドレスと R/W#ビットを含むバイトの送信が完了すると、送信された R/W#ビットの値に応じて自動的に TRMD ビットの値が更新され、マスタ送信モードまたはマスタ受信モードが選択されます。R/W#ビット

の値が 0 であったなら、I3C はマスタ送信モードの状態を継続します。このとき BST.NACKDF フラグが 1 であると、アドレスを認識したスレーブデバイスが存在しないか、または通信エラーが発生していることを示しているため、CNDCTL.SPCND ビットに 1 を書いて、ストップコンディションを発行してください。なお、データを 10 ビットフォーマットのアドレスで送信する場合は、1 回目のアドレス送信処理で NTDTBP0 レジスタに 1111 0b、スレーブアドレスの上位 2 ビット、および W を書きます。次に、2 回目のアドレス送信処理では、NTDTBP0 レジスタにスレーブアドレスの下位 8 ビットを書いてください。

- NTST.TDBEF0 フラグが 1 であることを確認した後、送信データを NTDTBP0 レジスタに書き込んでください。なお、送信データの準備ができるまで、繰り返しのスタートコンディションを発行するまで、またはストップコンディションを発行するまでの間、I3C は自動的に I3C_SCL ラインを Low にホールドします。
- 送信する全バイトを NTDTBP0 レジスタに書いた後、BST.TENDF フラグが 1 に戻るのを待ってから、BST.STCNDDF フラグが 1 であることを確認した後、BST.STCNDDF フラグを 0 にしてください。
- CNDCTL.SRCND ビットを 1 (繰り返しのスタートコンディション発行要求) にします。I3C は繰り返しのスタートコンディション発行要求を受け付けると、繰り返しのスタートコンディションを発行します。
- BST.STCNDDF フラグが 1 であることを確認した後、NTDTBP0 レジスタに送信データ (スレーブアドレスと R/W#ビット) を書いてください。




図 30.80 マスタ送信後の繰り返しのスタートコンディション発行タイミング

(3) ストップコンディション発行動作

I3C は、CNDCTL.SPCND ビットが 1 のときにストップコンディションを発行します。

SPCND ビットを 1 にすると、ストップコンディション発行要求が行われ、BCST.BFREF フラグが 0 (バスビジー状態) で、かつ PRSST.MST ビットが 1 (マスタモード) の場合、I3C はストップコンディションを発行します。ストップコンディションの発行は、以下のシーケンスに従って行われます。

[ストップコンディション発行動作]

- I3C_SDA ラインを立ち下げる (High から Low に遷移)。
- STDBR.SBRLO[7:0]または EXTBR.EBRLO[7:0]で設定した I3C_SCL ラインの Low 幅が経過したことを確認する。
- I3C_SCL ラインを解放する (Low から High に遷移)。
- I3C_SCL ラインの High を検出し、STDBR.SBRHO[7:0]または EXTBR.EBRHO[7:0]で設定した時間とストップコンディションのセットアップ時間を確保する。

- I3C_SDA ラインを解放する (Low から High に遷移)。
- BFRECDT.FRECYC[8:0]で設定した時間とバスフリー時間を確保する。
- BFREF フラグを 1 にしてバス権を解放する。

注. Hs モードでストップコンディションを発行するには、次の手順に従ってください。

1. PRSTDBG.SCOLV = 0 を待機します。
2. ストップコンディションのセットアップ時間を満たすように EXTBR.EBRHO[7:0]を設定します。
3. CNDCTL.SPCND ビットを 1 にします。
4. CNDCTL.SPCND = 0 を待機します。
5. Hs モードの SCL クロックの High 期間に従って、EXTBR.EBRHO[7:0]を設定します。




図 30.81 ストップコンディション発行タイミング (SPCND ビット)

30.3.2.3.4 アドレス一致検出機能

I3C は、ジェネラルコールアドレス、ホストアドレスの他に 3 種類の固有のスレーブアドレスの設定が可能です。またスレーブアドレスには、7 ビットアドレスまたは 10 ビットアドレスの設定が可能です。

(1) スレーブアドレス一致検出機能 [I²C モード]

I3C は 3 種類の固有のスレーブアドレスの設定が可能であり、それぞれに対してスレーブアドレス検出機能を備えています。

SVCTL.SVAEy ビット (y = 0~2) が 1 のとき、SVDVADy レジスタ (y = 0~2) に設定されたスレーブアドレスを検出できます。

I3C は設定されたスレーブアドレスの一致を検出すると、SCL クロックの 9 クロック目の立ち上がりエッジで該当する SVST.SVAF[y] フラグ (y = 0~2) を 1 にし、続く R/W# ビットにより NTST.RDBFF0 フラグまたは NTST.TDBEF0 フラグを 1 にします。これにより、通常受信データバッファフル割り込み (I3C_RX) または通常送信データバッファエンpty割り込み (I3C_TX) が発生します。SVAF[y] フラグを確認することで、どのスレーブアドレスが指定されたかを識別できます。

図 30.82~図 30.84 に SVAF[y] フラグが 1 になるタイミングを 3 つのケースで示します。




図 30.82 SVAfy フラグが 1 になるタイミング (7 ビットアドレスフォーマット選択時)




図 30.83 SVAfy フラグが 1 になるタイミング (10 ビットアドレスフォーマット選択時)




図 30.84 SVAy フラグが 1 または 0 になるタイミング (7 ビット/10 ビットアドレスフォーマット混在時)

(2) ジェネラルコールアドレス検出機能 [I²C モード]

I3C は、ジェネラルコールアドレス (0000 000b + 0[W]) の検出機能を備えています。この機能は、SVCTL.GCAE ビットを 1 にすることで有効になります。

スタートコンディションまたは繰り返しのスタートコンディション発行後に受信したアドレスが 0000 000b + 1[R] (開始バイト) の場合は、I3C はスレーブアドレスの内容はすべて 0 であるとみなし、ジェネラルコールアドレスは認識しません。

I3C がジェネラルコールアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりエッジで SVST.GCAF フラグと NTST.RDBFF0 フラグの両方が 1 になります。これにより、通常受信データバッファフル割り込み (I3C_RX) が発生します。GCAF フラグの値を確認することで、ジェネラルコールアドレスが送信されたことを識別できます。

なお、ジェネラルコールアドレス検出後の動作は、通常のスレーブ受信動作と同じです。




図 30.85 ジェネラルコールアドレス受信時に GCAF フラグが 1 になるタイミング

(3) デバイス ID アドレス検出機能 [I²C モード]

I3C は I²C バスの仕様 (Rev.03) に準拠したデバイス ID アドレスの検出機能を備えています。I3C が SVCTL.DVIDE ビットを 1 にした状態で、スタートコンディションまたは繰り返しのスタートコンディション後の 1 バイト目に 1111 100b を受信すると、I3C はこのアドレスをデバイス ID アドレスと認識し、続く R/W# ビットが 0 のとき SCL クロックの 9 クロック目の立ち上がりエッジで SVST.DVIDF フラグを 1 にした後、2 バイト目以降と自スレーブアドレスとの比較動作を行います。この 2 バイト目以降のアドレスがスレーブアドレスレジスタの値と一致した場合、I3C は該当する SVST.SVAF[y] フラグ (y = 0~2) を 1 にします。

その後スタートコンディションまたは繰り返しのスタートコンディション後の 1 バイト目が再びデバイス ID アドレス (1111 100b) と一致し、続く R/W# ビットが 1 のとき I3C は続く 2 バイト目以降はアドレス比較動作を行わず、NTST.TDBEF0 フラグを 1 にします。

デバイス ID アドレス検出機能では、I3C のスレーブアドレスと一致しなかった場合、あるいは I3C のスレーブアドレスと一致し、繰り返しのスタートコンディションの検出時にデバイス ID アドレスと一致しなかった場合、I3C は DVIDF フラグを 0 にします。スタートコンディションまたは繰り返しのスタートコンディション検出後の 1 バイト目がデバイス ID アドレス (1111 100b) と一致し、かつ R/W# ビットが 0 の場合は、I3C は DVIDF フラグを 1 にして、続く 2 バイト目以降を I3C のスレーブアドレスと比較します。R/W# ビットが 1 の場合、DVIDF フラグは前値の状態を継続し、I3C は 2 バイト目以降の比較を行いません。このようにして、TDBEF0 = 1 の確認後、DVIDF フラグを読むことで、デバイス ID アドレスを受信したことを確認することができます。

なお、一連のデバイス ID フィールド受信後にホストに送信するデバイス ID フィールドとして、必要な情報 (3 バイトデータ: メーカー情報 [12 ビット] + 部品識別 [9 ビット] + リビジョン [3 ビット]) を、通常を送信データとして準備しておいてください。デバイス ID フィールドに含める必要のある情報については、NXP 社にお問い合わせください。




図 30.86 デバイス ID 受信時に SVAfY/DVIDF フラグが 1 または 0 になるタイミング

(4) ホストアドレス検出機能 [I²C モード]

I3C には SMBus 動作時にホストアドレスを検出する機能を備えています。BFCTL.SMBS ビットが 1 のとき SVCTL.HOAE ビットを 1 にすると、I3C はスレーブ受信モード (PRSS.CRMS、TRMD = 00b) 時に、ホストアドレス (0001 000b) の検出が可能です。

I3C がホストアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりエッジで SVST.HOAF フラグが 1 になると同時に、R/W# ビットが 0 (Wr ビット) のとき、NTST.RDBFF0 フラグが 1 になります。これにより、通常受信データバッファフル割り込み (I3C_RX) が発生します。HOAF フラグを用いて、スマートバッテリーなどのデバイスからホストアドレスが送信されたことを識別できます。

なお I3C は、ホストアドレス (0001 000b) に続くビットが Rd ビット (R/W# ビットが 1) の場合にも、ホストアドレスの検出が可能です。ホストアドレス検出後の I3C 動作は、通常のスレーブ動作と同じです。




図 30.87 ホストアドレス受信時に HOAF フラグが 1 になるタイミング

(5) Hs モードマスタコード検出機能 [I²C モード]

IIC は、Hs モードマスタコード (0000 1XXXb) の検出機能を備えています。SVCTL.HSMCE ビットを 1 にした状態で、IIC がスタートコンディション発行後の 1 バイト目に Hs モードマスタコード (0000 1XXXb) を受信すると、このモジュールはこのアドレスを Hs モードマスタコードと認識し、SCL クロックの 9 クロック目の立ち上がりエッジで SVST.HSMCF フラグを 1 にします。Hs モードマスタコードへの NACK 応答後の繰り返しのスタート後の 1 バイト目はスレーブアドレスとして認識され、SVDVADy.SVAD[9:0] (y = 0~2) で設定されたスレーブアドレスと比較されます。IIC は設定されたスレーブアドレスの一致を検出すると、SCL クロックの 9 クロック目の立ち上がりエッジで該当する SVST.SVAF[y] フラグ (y = 0~2) を 1 にし、続く R/W# ビットにより NTST.RDBFF0 フラグまたは NTST.TDBEF0 フラグを 1 にします。これにより、通常受信データバッファフル割り込み (I3C_RX) または通常送信データバッファエンpty割り込み (I3C_TX) が発生します。SVAF[y] フラグを確認することで、どのスレーブアドレスが指定されたかを識別できます。SVST.HSMCF フラグは、ストップコンディションを検出すると 0 になります。

注. SVCTL.HSMCE ビットが 0 のときに Hs モードマスタコード (0000 1XXXb) を受信する場合、ストップコンディションを検出するまで他のパターンは無視されます。




図 30.88 Hs モードマスターコード受信時に SVAfY/HSMCF フラグが 1 になるタイミング

(6) CCC 検出機能 [I3C モード]

● ブロードキャスト CCC の場合

1. スタートコンディションまたは繰り返しのスタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=0 を受信します。
2. ACK に応答します。
3. 共通コマンドコード (CCC) を受信します。
4. CCC に従い、以下のデータを格納します。(格納先は、表 30.11 を参照。)
5. 受信ステータスディスクリプタを受信ステータスキューに格納します。

● ブロードキャスト CCC (ENTDAA) の場合

1. スタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=0 を受信します。
2. ACK に応答します。
3. ENTDAA を受信します。
4. 繰り返しのスタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=1 を受信した場合。
5. ダイナミックアドレスが配置されない場合、ACK 応答をします。
6. この暫定 ID (SDCTPIDH[31:0], SDCTPIDL[15:0]), BCR (SVDCT.TBCRn), DCR (SVDCT.TDCR[7:0]) を送信します。
7. 上記 6. の送信でアービトラージョンを獲得したら、それに続くダイナミックアドレスを受信します。上記 6. の送信でアービトラージョンをロストしたら、4. から 6. の処理を繰り返します。
8. ダイナミックアドレスのパリティが正しい場合、ACK 応答をします。
9. ダイナミックアドレスのパリティが正しくない場合、NACK 応答をして、4. から 7. の処理を繰り返します。
10. SDATBAS0.SDDYAD[7:0]を更新し、SVDVAD0.SDYADV ビットを 1 にします。

11. ストップコンディションを検出したら、受信ステータスディスクリプタを受信ステータスキューに格納します。
- ブロードキャスト CCC (ENTHDR (注)) の場合
 1. スタートコンディションまたは繰り返しのスタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=0 を受信します。
 2. ACK に応答します。
 3. ENTHDR (注) を受信します。
 4. ENTHDR (注) に従い、HDR テストモードに遷移します。
 5. HDR コマンドワードを受信します。
 6. HDR コマンドワードのダイナミックアドレスを配置されたダイナミックアドレスと比較し、一致した場合、リード/ライトビットに従って送信/受信をします。一致しない場合、HDR リスタートパターンまたは HDR 終了パターン+ストップコンディションを待ちます。
 7. HDR リスタートパターンまたは HDR 終了パターン+ストップコンディションを受信すると、受信ステータスディスクリプタを受信ステータスキューに格納されます。HDR リスタートパターンでは、手順 5~6 を再度行ってください。
 - ダイレクトライト CCC の場合
 1. スタートコンディションまたは繰り返しのスタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=0 を受信します。
 2. ACK に応答します。
 3. 共通コマンドコード (CCC) を受信します。
 4. 繰り返しのスタートコンディションの後、ダイナミックアドレスと R/W#=0 を受信します。
 5. 受信したダイナミックアドレスを配置されたダイナミックアドレスと比較し、一致した場合、I3C はアクリッジを応答します。一致しない場合、NACK を応答し、繰り返しスタートコンディションまたはストップコンディションを待ちます。
 6. CCC に従い、以下のデータを格納します。(格納先は、表 30.11 を参照。)
 7. 受信ステータスディスクリプタを受信ステータスキューに格納します。
 - ダイレクトリード CCC の場合
 1. スタートコンディションまたは繰り返しのスタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=1 を受信します。
 2. ACK に応答します。
 3. 共通コマンドコード (CCC) を受信します。
 4. 繰り返しのスタートコンディションの後、ダイナミックアドレスと R/W#=1 を受信します。
 5. 受信したダイナミックアドレスを配置されたダイナミックアドレスと比較し、一致した場合、I3C はアクリッジを応答します。一致しない場合、NACK を応答し、繰り返しスタートコンディションまたはストップコンディションを待ちます。
 6. CCC に従い、SFR から応答します。(応答 CCC については、表 30.11 を参照。)
 7. 受信ステータスディスクリプタを受信ステータスキューに格納します。

表 30.11 共通コマンドコード動作 (1/2)

コマンドコード	CCC の種類	コマンド名	データの有無	自動応答	格納先
0x00	Broadcast	ENEC	あり	—	SFR
0x01	Broadcast	DISEC	あり	—	SFR
0x02	Broadcast	ENTAS0	なし	—	SFR

表 30.11 共通コマンドコード動作 (2/2)

コマンドコード	CCC の種類	コマンド名	データの有無	自動応答	格納先
0x03	Broadcast	ENTAS1	なし	—	SFR
0x04	Broadcast	ENTAS2	なし	—	SFR
0x05	Broadcast	ENTAS3	なし	—	SFR
0x06	Broadcast	RSTDAA	なし	—	SFR
0x07	Broadcast	ENTDAA	あり	あり	SFR
0x08	Broadcast	DEFSLVS	あり	—	FIFO
0x09	Broadcast	SETMWL	あり	—	SFR
0x0A	Broadcast	SETMRL	あり	—	SFR
0x0B	Broadcast	ENTTM	あり	—	SFR
0x20	Broadcast	ENTHDR0	なし	—	なし
0x21	Broadcast	ENTHDR1	なし	—	なし
0x22	Broadcast	ENTHDR2	なし	—	なし
0x28	Broadcast	SETXTIME	あり	—	FIFO
0x29	Broadcast	SETAASA	なし	—	SFR
0x80	Direct Write	ENEC	あり	—	SFR
0x81	Direct Write	DISEC	あり	—	SFR
0x82	Direct Write	ENTAS0	なし	—	SFR
0x83	Direct Write	ENTAS1	なし	—	SFR
0x84	Direct Write	ENTAS2	なし	—	SFR
0x85	Direct Write	ENTAS3	なし	—	SFR
0x86	Direct Write	RSTDAA	なし	—	SFR
0x87	Direct Write	SETDASA	あり	—	SFR
0x88	Direct Write	SETNEWDA	あり	—	SFR
0x89	Direct Write	SETMWL	あり	—	SFR
0x8A	Direct Write	SETMRL	あり	—	SFR
0x8B	Direct Read	GETMWL	—	あり	SFR
0x8C	Direct Read	GETMRL	—	あり	SFR
0x8D	Direct Read	GETPID	—	あり	SFR
0x8E	Direct Read	GETBCR	—	あり	SFR
0x8F	Direct Read	GETDCR	—	あり	SFR
0x90	Direct Read	GETSTATUS	—	あり	SFR
0x91	Direct Read	GETACCMST	—	あり	SFR
0x94	Direct Read	GETMXDS	—	あり	SFR
0x95	Direct Read	GETHDCAP	—	あり	SFR
0x98	Direct Write	SETXTIME	あり	—	FIFO
0x99	Direct Read	GETXTIME	—	あり	SFR

30.3.2.3.5 アービトレーションロスト検出機能 [I²C モード]

I3C には I²C バス規格で定められている通常のアービトレーションロスト検出機能の他に、スタートコンディションの二重発行防止、NACK 送信時のアービトレーションロスト検出やスレーブ送信時におけるアービトレーションロスト検出機能も備えています。

(1) マスタアービトレーションロスト検出機能 (MALE ビット)

I3C はスタートコンディション発行の際、I3C_SDA ラインを Low にします。しかし、これよりも早く他のマスタデバイスがスタートコンディションを発行して I3C_SDA ラインを Low にした場合、アービトレーションロストを発生させ、他のマスタデバイスの通信を優先します。同様に BCST.BFREF フラグが 0 (バスビジー中) のときに CNDCTL.STCND ビットを 1 にすると、アービトレーションロストが発生し、他のマスタデバイスの通信を優先します。スタートコンディションは生成しません。

スタートコンディション発行が正常に行われた場合、アドレスビットを含む送信データ (内部の SDA 出力レベル) と I3C_SDA ラインのレベルが不一致 (内部 SDA 出力として High 出力、すなわち I3C_SDA 端子がハイインピーダンス状態) であれば、I3C_SDA ラインに Low が検出されたとき、I3C はアービトレーションロストを発生させます。

BSTE.ALE ビットが 1 かつ BFCTL.MALE ビットが 1 (マスタアービトレーションロスト検出有効) の状態で、以下に示す条件が成立したとき、I3C はマスタアービトレーションロストを検出します。

バス権のアービトレーションがロストしたとき、I3C はただちにスレーブ受信モードに遷移します。

このとき、ジェネラルコールアドレスを含むスレーブアドレスが自身のアドレスと一致していれば、I3C はスレーブ動作を継続します。

[マスタアービトレーションロスト条件]

- BCST.BFREF フラグが 1 の状態で CNDCTL.STCND ビットを 1 にしてスタートコンディションを発行した後、SDA の内部出力レベルと I3C_SDA ラインのレベルが不一致のとき (スタートコンディション発行エラー)
- BFREF フラグが 0 の状態で CNDCTL.STCND ビットを 1 にしたとき (スタートコンディション二重発行エラー)

注. I3C がスタートコンディションを発行しないとき

- マスタ送信モード時 (PRSSR レジスタのビット CRMS および TRMD = 11b)、アクノリッジを除く送信データ (内部の SDA 出力レベル) と I3C_SDA ラインのレベルが不一致のとき




図 30.89 マスターアビトラーションロスト検出動作例 (MALE = 1 の場合)




図 30.90 スタートコンディション発行時のアビトラーションロスト検出動作例 (MALE = 1 の場合)

(2) NACK 送信中のアービトレーションロスト検出機能 (NALE ビット)

受信モード時で NACK 送信時に出力した SDA 信号と I3C_SDA ライン上の信号の状態が不一致の場合 (内部 SDA 出力が High 出力 (I3C_SDA 端子はハイインピーダンス) で、I3C_SDA ラインに Low を検出したとき)、I3C はアービトレーションロストを発生させる機能を備えています。マルチマスタのシステムにおいて、2 つ以上のマスタデバイスが同じスレーブデバイスから同時にデータを受信するとき、NACK 送信と ACK 送信の衝突が原因で、アービトレーションロストが発生します。このような衝突は、複数のマスタデバイスが 1 つのスレーブデバイスに対して同じ情報を送受信する際に生じます。




図 30.91 NACK 送信中のアービトレーションロスト検出の動作例 (NALE = 1 の場合)

以下では、2 つのマスタデバイス (マスタ A、B) と 1 つのスレーブデバイスがバス上に接続されている場合を例に挙げてアービトレーションロストを説明します。マスタ A はスレーブデバイスから 2 バイト受信、マスタ B はスレーブデバイスから 4 バイト分のデータ受信を行うものとします。

マスタ A とマスタ B が同時にスレーブデバイスにアクセスした場合、スレーブアドレスが同じであるため、スレーブデバイスアクセス中にマスタ A にも B にもアービトレーションロストは発生しません。そのため、マスタ A とマスタ B は、どちらもバス権を取得したものと認識して動作します。この例でマスタ A は、スレーブデバイスから最終バイトである 2 バイト分の受信が完了した時点で NACK を送信します。一方マスタ B は、スレーブデバイスからの受信データが必要な 4 バイト受信に満たないため ACK 送信を行います。このときマスタ A の NACK 送信とマスタ B の ACK 送信の衝突が発生します。一般的に、このような衝突が発生した場合、マスタ A はマスタ B が出した ACK 送信を検出できずにストップコンディションを発行します。そのため、このストップコンディションの発行は、マスタ B の SCL クロック出力と競合し、通信を中断させます。

本モジュールは、NACK 送信時に ACK を受信した場合、他のマスタデバイスと競合負けが発生したことを検出し、アービトレーションロストを発生させることができます。

NACK 送信時にアービトレーションロストが発生すると、本モジュールはただちにスレーブ一致状態を解除して、スレーブ受信モードへ遷移します。この機能は、ストップコンディション発行を未然に防ぎ、バスの通信エラーを防止します。

同様に、SMBus の ARP コマンド処理においても、NACK 送信中のアービトレーションロスト検出機能を用いて、アサインアドレスコマンド後の Get UDID (汎用) 処理でアサインアドレスの UDID (ユニークデバイス ID) が不一致の場合に、追加クロック処理 (0xFF 送信処理など) を省くことができます。

BSTE.ALE ビットが 1 かつ BFCTL.NALE ビットが 1 (NACK 送信中アービトレーションロスト検出有効) の状態で、以下に示す条件が成立したとき、I3C は NACK 送信中のアービトレーションロストを検出します。

[NACK 送信中アービトレーションロスト条件]

- NACK 送信時 (ACKCTL.ACKT = 1)、内部の SDA 出力レベルと I3C_SDA ラインの状態 (ACK 受信) が不一致のとき

(3) スレーブアービトレーションロスト検出機能 (SALE ビット)

I3C は、スレーブ送信時に送信データ（出力した SDA 信号）と I3C_SDA ライン上の信号の状態に不一致が生じた場合（出力した SDA 信号が High 出力（I3C_SDA 端子はハイインピーダンス）で、I3C_SDA ラインに Low を検出したとき）、アービトレーションロストを発生させる機能を備えています。このアービトレーションロスト検出機能は、主に SMBus での UDID（ユニークデバイス ID）送信時に使用します。

DATA 送信時にアービトレーションロストが発生すると、本モジュールはただちにスレーブ一致状態を解除して、スレーブ受信モードへ遷移します。この機能によって、SMBus での UDID 送信時のデータ衝突を検出し、以降の余剰な 0xFF 送信処理を省くことができます。

BSTE.ALE ビットが 1 かつ BFCTL.SALE ビットが 1（スレーブアービトレーションロスト検出有効）の状態、以下に示す条件が成立したとき、I3C はスレーブアービトレーションロストを検出します。

[スレーブアービトレーションロスト条件]

- スレーブ送信モード時 (PRSS.TRMD のビット CRMS および TRMD = 01b)、アクリッジを除く送信データ（内部の SDA 出力レベル）と I3C_SDA ラインのレベルが不一致のとき




図 30.92 スレーブアービトレーションロスト検出動作例 (SALE = 1 の場合)

30.3.2.3.6 クロックストレッチ機能 [I²C モード]

(1) 送信データの誤送信防止機能

I3C が送信モード (PRSS.TRMD = 1) にあるとき、通常送信データバッファポートレジスタ 0 (NTDTBP0) にデータが書かれていないと、以下に示す区間、自動的に I3C_SCL ラインの Low ホールドが行われます。この Low ホールド期間は、送信データの書き込みが行われるまで延長されて、意図しない送信データの誤送信を防止します。

マスタ送信モード

- スタートコンディション／繰り返しのスタートコンディション発行後の Low 区間
- 9クロック目と次の転送の1クロック目の間の Low 区間

スレーブ送信モード

- 9クロック目と次の転送の1クロック目の間の Low 区間




図 30.93 送信モード時の自動 Low ホールド動作

(2) NACK 受信転送中断機能

I3C は送信モード時 (PRST.TRMD ビット = 1) に NACK を受信した場合、転送動作を中断する機能を備えています。この機能は、BSTE.NACKDE ビットが 1 (転送中断許可) のとき有効になります。NACK 受信時にすでに次の送信データが書き込まれていた場合 (NTST.TDBEF0 フラグ = 0 の状態)、SCL クロックの 9 クロック目の立ち下がりでの次のデータ送信を自動的に中断します。これによって、次送信データの MSB が 0 の場合、I3C_SDA ライン Low 出力固定を防止することができます。

なお NACK 受信転送中断機能で転送動作が中断された場合 (BST.NACKDF フラグ = 1)、以後の送信動作および受信動作は行いません。送受信動作を再開するには NACKDF フラグを 0 にしてください。マスタ送信モードでは、以下のいずれかの方法で動作を再開してください。

- 繰り返しのスタートコンディション発行後に、NACKDF フラグを 0 にする。
- ストップコンディション発行後に、NACKDF フラグを 0 にしてから、スタートコンディションを発行する。




図 30.94 NACK 受信時のデータ転送中断動作 (NACKE = 1 の場合)

(3) 受信データ取りこぼし防止機能

受信モード時 (PR SST.TRMD = 0) に、受信データフル (NTST.RDBFF0 = 1) の状態で受信データ (NTDTBP0 レジスタ) の読み出しが 1 転送フレーム以上遅れるなどの応答処理遅延が発生した場合、I3C は次のデータ受信の直前で自動的に I3C_SCL ラインの Low ホールドを行い、受信データの取りこぼしを防止します。

この自動 Low ホールド機能による取りこぼし防止機能は、最終受信データの読み出し処理が遅れて、その間にストップコンディションが発行された後、I3C 自身のスレーブアドレス、またはそのほかのスレーブアドレスを受信した場合にも有効です。

また、SCSTRCTL レジスタの RWE ビットと ACKTWE ビットの組み合わせにより、I3C_SCL ラインが Low ホールドされる期間を選択できます。

(a) RWE ビットによる 1 バイト受信動作 / 自動 Low ホールド機能

SCSTRCTL.RWE ビットを 1 にすると、I3C は RWE ビット機能を用いた 1 バイト受信動作を行います。

SCSTRCTL.ACKTWE ビットが 0 のとき、I3C は SCL クロックの 8 クロック目の立ち下がりから 9 クロック目の立ち下がり期間のアクノリッジビットには自動的に ACKCTL.ACKT ビットの内容を送出し、9 クロック目の立ち下がりを検出すると RWE ビット機能により自動的に I3C_SCL ラインの Low ホールドを行います。この Low ホールドは、NTDTBP0 レジスタからデータを読み出すことで解除されます。そのため 1 バイトごとの受信動作が可能となります。

なお RWE ビット機能は、マスタ受信モード時またはスレーブ受信モード時に、I3C スレーブアドレス (ジェネラルコールアドレスとホストアドレス含む) との一致があった以降の受信フレームから有効になります。

(b) ACKTWE ビットによる 1 バイト受信動作 (ACK/NACK 送出制御) / 自動 Low ホールド機能

SCSTRCTL.ACKTWE ビットを 1 にすると、I3C は ACKTWE ビット機能を用いた 1 バイト受信動作を行います。

ACKTWE ビットを 1 にすると、SCL クロックの 8 クロック目の立ち上がりエッジで NTST.RDBFF0 フラグ (通常受信データバッファフル) が 1 になり、8 クロック目の立ち下がりエッジで自動的に I3C_SCL ラインの Low ホールドが行われます。この Low ホールドは、ACKCTL.ACKT ビットに値を書き込むことで解除されますが、

NTDTBP0 レジスタからデータを読み出しても解除されません。そのため、1 バイトごとに受信したデータの内容に応じて ACK/NACK の送信を制御することにより、受信動作が可能となります。

なお ACKTWE ビット機能は、マスタ受信モード時またはスレーブ受信モード時に、I3C スレーブアドレス（ジェネラルコールアドレスとホストアドレス含む）との一致があった以降の受信フレームから有効になります。




図 30.95 受信モード時の自動 Low ホールド動作 (ACKTWE および RWE ビットを使用)

30.3.2.3.7 クロックストール [I3C モード]

I3C には、SCL の Low 期間に SCL をストールする機能があります。

SCL ストールコントロールについて、以下の表で説明します。

表 30.12 I3C クロックストール (1/2)

クロックストール条件	クロックストールコントロール	クロックストール期間
I3C 転送、ACK/NACK フェーズ	SCSTLCTL.ACKPE ビットの設定値	SCSTLCTL.STLCYC [15:0]値のカウンタ期間の間
	送信データバッファエンpty	送信データバッファへデータが書き込まれるまで
	受信データバッファフル	受信データバッファからデータが読み出されるまで
I3C 書き込みデータ転送、パリティビット	SCSTLCTL.PARPE ビットの設定値	SCSTLCTL.STLCYC [15:0]値のカウンタ期間の間
	送信データバッファエンpty	送信データバッファへデータが書き込まれるまで
I3C 読み出し転送、遷移ビット	受信データバッファフル	受信データバッファからデータが読み出されるまで

表 30.12 I3C クロックストール (2/2)

クロックストール条件	クロックストールコントロール	クロックストール期間
アドレス配置フェーズ	SCSTLCTL.AAPE ビットの設定値	SCSTLCTL.STLCYC [15:0]値のカウント期間の間

条件ごとのストールタイミングを以下の図に示します。

(1) I3C 転送、ACK/NACK フェーズ




図 30.96 ACK フェーズのマスタクロックストール

(2) I3C 書き込みデータ転送、パリティビット




図 30.97 書き込みパリティビットのマスタクロックストール

(3) I3C 読み出し転送、遷移ビット




図 30.98 次の読み出しデータの前の T ビットでのマスタクロックストール

(4) ダイナミックアドレス配置、配置アドレスの最初のビット




図 30.99 ダイナミックアドレスの最初のビットでのマスタクロックストール

30.3.2.3.8 In-band 割り込み [I3C モード]

I3C は、スタートコンディション（ただし繰り返しのスタートコンディションは除く）に続くアービトレーション獲得済みのアドレスヘッダで、In-band 割り込みを検出します。スレーブデバイスからスタート要求（SDA が Low）が発行され場合、I3C は SCL を Low にして、スタートコンディションを完了します。それから、SCL を供給し、In-band 割り込み要求を受信します。

検出される In-band 割り込みは、以下の 3 種類に分類されます。

- スレーブ割り込み要求
- バス権要求

各 In-band 割り込み検出時の動作について以下に説明します。

(1) スレーブ割り込み要求

1. アドレスヘッダの RnW ビットが High でスレーブアドレスを検出します。
2. 検出したスレーブアドレスを、各 DAT (DATBASm レジスタ) の DVDYAD[7:0] ビットと比較します。
3. DAT.DVDYAD[7:0] ビットの値と一致しない場合 :
NACK を応答し、ストップコンディションを発行します。
DAT.DVDYAD[7:0] ビットの値と一致し、かつ DAT.DVSIRRJ ビットが 1 の場合 :
以下の順で動作します。
 - (a) NACK を応答します。
 - (b) 繰り返しのスタートコンディションを発行した後、検出したスレーブに対してダイレクト DISEC CCC を自動的に発行します。
 - (c) ストップコンディションを発行します。

DAT.DVDYAD[7:0] ビットの値と一致し、かつ DAT.DVSIRRJ ビットが 0 の場合 :
ACK を応答します。

4. DAT.DVIBIPL = 0 のとき :
ストップコンディションを発行します。
DAT.DVIBIPL = 1 のとき :
ACK 応答に続けてスレーブから IBI データを受信するため SCL を駆動し、IBI データを受信します。
受信した IBI データを IBI データキューに格納します。
NQTHCTL.IBIDSSZ[7:0] ビットに設定されたサイズの IBI データを受信するごとに、IBI ステータスディスクリプタが IBI キューに格納されます。
5. IBI データに続いて T ビットの Low を検出した後、ストップコンディションを発行します。
6. ストップコンディションの発行後
NACK 応答 :
 - IBINCTL.NRSIRCTL ビットが 0 の場合、IBI ステータスディスクリプタは IBI キューに格納されません。
 - IBINCTL.NRSIRCTL ビットが 1 の場合、IBI ステータスディスクリプタが IBI キューに格納されます。

ACK 応答 :
IBI ステータスディスクリプタを IBI スキューに格納します。




図 30.100 スレーブ割り込み要求 : ACK かつ DVIBIPL が 1 の場合




図 30.101 スレーブ割り込み要求 : ACK かつ DVIBIPL が 0 の場合




図 30.102 スレーブ割り込み要求 : NACK (DAT.SDDYAD[7:0]ビットが一致しない) かつ NRSIRCTL が 0 の場合




図 30.103 スレーブ割り込み要求 : NACK (DVSIRRJ が 1) かつ NRSIRCTL が 1 の場合 (1/2)




図 30.104 スレーブ割り込み要求 : NACK (DVSIRRJ が 1) かつ NRSIRCTL が 1 の場合 (2/2)

(2) バス権要求

1. アドレスヘッダの RnW ビットが Low でスレーブアドレスを検出します。
2. 検出したスレーブアドレスを、各 DAT (DATBAS レジスタ) の DVDYAD[7:0] ビットと比較します。
3. DAT.DVDYAD[7:0] ビットの値と一致しない場合 :
NACK を応答し、ストップコンディションを発行します。
DAT.DVDYAD[7:0] ビットの値と一致し、かつ RBCR (MSDCTm) レジスタのデバイスロール[1:0] ビットが、I3C マスタ (01b) 以外である場合 :
NACK を応答し、ストップコンディションを発行します。
DAT.DVDYAD[7:0] ビットの値と一致し、かつ RBCR (MSDCTm) レジスタのデバイスロール[1:0] ビットが、I3C マスタ (01b) の場合 :
 - DAT.DVMRRJ = 1 のとき :
以下の順で動作します。
 - (a) NACK を応答します。
 - (b) 繰り返しのスタートコンディションを発行し、検出したスレーブに対してダイレクト DISEC CCC を自動的に発行します。

(c) ストップコンディションを発行します。

- DAT.DVMRRJ = 0 のとき：
ACK を応答し、ストップコンディションを発行します。

4. ストップコンディションの発行後、
NACK 応答：

- IBINCTL.NRMRCTL ビットが 0 の場合、IBI ステータスディスクリプタは IBI キューに格納されません。
- IBINCTL.NRMRCTL ビットが 1 の場合、IBI ステータスディスクリプタが IBI キューに格納されます。

ACK 応答：

IBI ステータスディスクリプタを IBI スキューに格納します。




図 30.105 バス権要求 : ACK




図 30.106 バス権要求 : NACK (DAT.DVDYAD[7:0]ビットが一致しない) かつ NRMRCTL が 1 の場合




図 30.107 バス権要求 : NACK (デバイスロール[1:0]ビットが 01b (I3C マスタ) 以外である) かつ NRMCTL が 0 の場合




図 30.108 バス権要求 : NACK (DVMRRJ が 1) かつ NRMCTL が 1 の場合 (1/2)




図 30.109 バス権要求 : NACK (DVMRRJ が 1) かつ NRMRACTL が 1 の場合 (2/2)

30.3.2.3.9 タイミングコントロール

タイミングコントロールは、スレーブデバイスがセンサ値をサンプリングするタイミングを制御および把握することによって、マスタがスレーブからデータを効率的に読み出せるようにする機能です。

詳細は、「5.1.8 MIPI I3C 仕様 v1.0 のタイミングコントロール」を参照してください。

I3C では、タイミングコントロールは以下の 3 つのモードがあります。

- 同期モード
- 非同期モード 0 (非同期基本モード)
- 非同期モード 1 (非同期拡張モード)

各モードのタイミングコントロールを実現するためのリソースを以下に説明します。

(1) 同期モード

1. I3C マスタ

- STCTL.STOE が 1 のとき、マスタが ST メッセージ (SETXTIME CCC + ST サブコマンド) を送信するとき、ST メッセージのスタートコンディション下で同期タイミングイベントを発行する機能があります。外部タイマで T_{ph} 期間を計測しながら、同期タイミングイベントでカウント値をキャプチャすることで、 T_{ph} の開始と ST メッセージの遅延時間[DT]を計測できます。遅延時間の計測値は、ST メッセージに続けて DT メッセージ (SETXTIME CCC + DT サブコマンド) として送信されます。

2. I3C スレーブ

- STCTL.STOE が 1 のとき、各スタートコンディションに対し同期タイミングイベントを発行する機能があります。ST メッセージを受信すると (ST サブコマンドを使用する SETXTIME CCC)、STCTL.STOE がクリアされます。ST メッセージの受信を受信ステータスディスクリプタで確認し、同期タイミングイベントでキャプチャされたカウント値と DT メッセージから取得した遅延時間に基づいて、外部タイマを使用して T_{ph} 期間を補正します。外部タイマで T_{ph} 期間を計測しながら、同期タイミングイベントでカウント値をキャプチャすることで、 T_{ph} の開始と ST メッセージの遅延時間[DT]を計測できます。サンプリング時間は、正しい T_{ph} を使用して再計算されます。

(2) 非同期モード 0 (非同期基本モード)

非同期モード 0 でタイミングコントロールを行う場合、必要に応じて ATCTL レジスタを設定します。

1. I3C マスタ

I3C には、非同期モード 0 用の MREFMREF (32 ビット) と MC2 (16 ビット) のカウンタがあります。

- MREF カウンタ
ATCCNTE.ATCE ビットが有効になると、カウントを開始します。
このカウンタは、I3C スレーブから送信された IBI に対する ACK に続く SCL 立ち上がりエッジの MREF をキャプチャします。
- MC2 カウンタ
ATCCNTE.ATCE を有効にした後、カウンタは I3C スレーブから送信された IBI に対する ACK の次の SCL 立ち上がりエッジから必須のバイトの後の T ビットの次の SCL 立ち上がりエッジまでカウントアップし、それを MC2 としてキャプチャします。

DATBASm.DVIBITS ビットが 1 の状態で IBI が I3C スレーブから受信されたとき、MREF と MC2 のキャプチャ値は、IBI ステータスディスクリプタの次に格納されます。

I3C に実装されている MREF カウンタは 32 ビットカウンタです。

ただし、システム要件上 32 ビットカウンタでは不十分な場合、I3C には拡張用の MREF カウンタオーバーフローと MREF キャプチャイベントが用意されています。これらのイベントを有効にするには、ATCTL.MREFOE を 1 にします。

MREF カウンタオーバーフローは、内部 MREF カウンタがオーバーフローしたときに出力されます。

MREF カウンタは、外部タイマのカウントイベントとして使用することで拡張できます。MREF キャプチャイベントは、内部 MREF カウンタのキャプチャと同じタイミングで出力されます。これを外部タイマのキャプチャタイミングとして使用することで、IBI データバッファに格納された値と連結された MREF カウンタとして使用できます。




図 30.110 IBI イベント用のマスタタイムスタンプカウンタ

注. MIPI I3C 仕様 v1.0 ドキュメントにある計算式に従って、I3C スレーブのセンサイベントタイムを評価してください。

2. I3C スレーブ

I3Cには、非同期モード0用にSC1（16ビット）とSC2（8ビット）のカウンタがあります。

- SC1 カウンタ

ATCCNTE.ATCE を有効にした後、カウンタはSC1 カウントトリガ(注1)から IBI に対する ACK の次の SCL 立ち上がりエッジまでカウントアップし、それをSC1としてキャプチャします。

注1. SW または外部トリガは選択ビットで選択可能です。

- SC2 カウンタ

ATCCNTE.ATCE を有効にした後、カウンタはI3C スレーブから送信された IBI に対する ACK の次の SCL 立ち上がりエッジから必須のバイトの後の T ビットの次の SCL 立ち上がりエッジまでカウントアップし、それをSC2としてキャプチャします。

CETSS.ASYNE [0]ビットが1かつ IBI 発行のためのコマンドディスクリプタの ITS ビットが1のとき、SC1 とSC2のキャプチャ値は、以下の図に示すように IBI 必須バイトに続いて送信されます。

SC1 カウンタと SC2 カウンタがオーバーフローすると、0xFFFF と 0xFF がキャプチャされ、CETSS.ICOVF が1になります。

コマンドディスクリプタの DATA_LENGTH[15:0]ビット値は、SC1 と SC2 のデータ数と送信データ数を加えて得られた値を設定します。




図 30.111 非同期モード0のタイムスタンプデータ転送動作例

(3) 非同期モード1（非同期拡張モード）

非同期モード1でタイミングコントロールを行う場合、必要に応じてATCTLレジスタを設定します。

1. I3C マスタ

I3Cには、非同期モード1用にMREF（32ビット）、MSyncCNT（32ビット）、およびMC2（16ビット）のカウンタがあります。

- MREF カウンタ

ATCCNTE.ATCE ビットが有効になると、カウントを開始します。

このカウンタは、I3C スレーブから送信された IBI に対する ACK に続く SCL 立ち上がりエッジの MREF をキャプチャします。

- MsyncCNT カウンタ

ATCCNTE.ATCE ビットが有効になると、カウントを開始します。

各 aME（START コンディションの SDA 立ち下がりエッジ）で MSyncCNT をキャプチャし、それをキャプチャレジスタに格納します。

- MC2 カウンタ

ATCCNTE.ATCE を有効にした後、カウンタはI3C スレーブから送信された IBI に対する ACK の次の SCL 立ち上がりエッジから必須のバイトの後の T ビットの次の SCL 立ち上がりエッジまでカウントアップし、それをMC2としてキャプチャします。

DATBASm.DVIBITS ビットが1の状態では IBI が I3C スレーブから受信されたとき、MREF と MC2 のキャプチャ値は、IBI ステータスディスクリプタの次に格納されます。（非同期モード0と同様）

ATCTL.AMEOE が有効のとき、各 aME について aME イベントが発行されます。そのイベントをトリガとして、MRCCPT レジスタから MSyncCNT キャプチャ値を読み出し、外部メモリに保持します。

2. I3C スレーブ

I3Cには、非同期モード1用にSC1（16ビット）、SC2（8ビット）、aME_TICK（8ビット）のカウンタがあります。

- SC1 カウンタ

ATCCNTE.ATCE を有効にした後、カウンタは、SC1 カウントトリガ(注1)から最初の aME までカウントアップし、それをSC1としてキャプチャします。

注 1. SW または外部トリガは選択ビットで選択可能です。

- SC2 カウンタ
ATCCNTE.ATCE を有効にした後、カウンタは I3C スレーブから送信された IBI に対する ACK の次の SCL 立ち上がりエッジから必須のバイトの後の T ビットの次の SCL 立ち上がりエッジまでカウントアップし、それを SC2 としてキャプチャします。
- aME_TICK カウンタ
ATCCNTE.ATCE を有効にした後、カウンタは全ての aME をカウントし、それを IBI 用の ACK の次の SCL 立ち上がりエッジの aME_TICK としてキャプチャします。
aME_TICK カウンタは、SC1 カウントトリガの後の最初の aME でクリアされます。

CETSS.ASYNE [1]ビットが 1 かつ IBI 発行のためのコマンドディスクリプタの ITS ビットが 1 のとき、SC1、SC2、aME_TICK のキャプチャ値は、以下の図に示すように IBI 必須バイトに続いて送信されます。

SC1 カウンタと SC2 カウンタがオーバーフローすると、0xFFFF と 0xFF がキャプチャされ、CETSS.ICOVF が 1 になります。

コマンドディスクリプタの DATA_LENGTH[15:0]ビット値は、SC1、SC2、aME_TICK のデータ数と送信データ数を加えて得られた値を設定します。




図 30.112 非同期モード 1 のタイムスタンプデータ転送動作例

30.3.2.3.10 HDR-DDR CRC5 アルゴリズム

CRC5 の値は、コマンドワードと全てのデータワードを含むメッセージ全体から計算されます。

コマンドワードについては、CRC5 は以下を含む 16 ビットペイロードの値に基づき計算されます。

- 読み出しビットであるか、書き込みビットであるか
- コマンド値
- スレーブアドレス
- 最下位ビット (書き込み予約、および、読み出しパリティ調整)

データワードについては、CRC5 はコマンドに対して送信されたすべてのデータの 16 ビット値に基づいて計算されます。

CRC5 値は、0x1F に初期化されます。CRC5 生成多項式を以下に示します。

$$\text{CRC5} = X^5 + X^2 + X^0$$

30.3.2.3.11 ポートコントロール

(1) SCL クロック追加出力機能

I3C モジュールは、マスタモード時、マスタデバイスとスレーブデバイスとの同期ズレによるスレーブデバイスの I3C_SDA ライン Low 固定状態を開放するための SCL クロック追加出力機能を備えています。

この機能は、I3C から SCL クロックを 1 クロック単位で追加出力させる機能であり、主にマスタモード時に、スレーブデバイスが I3C_SDA ラインを Low 固定しているため、I3C が繰り返しのスタートコンディションまたはストップコンディションを発行できないバスエラー発生時に、スレーブデバイスの I3C_SDA ラインを Low 固定状態から開放するために使用されます。通常はこの機能を使用しないでください。正常な通信動作中に使用すると通信異常の原因になります。

OUTCTL.EXCYC ビットが 1 のとき、REFCKCTL.IREFCK[2:0]ビットと STDBR.SBRHO[7:0]レジスタ、STDBR.SBRLO[7:0]レジスタに設定された周波数の追加のクロックパルスが I3C_SCL 端子から出力されます。このクロックパルスの出力が終了すると、EXCYC ビットは自動的に 0 になります。EXCYC ビットが 0 になったことを確認した後、繰り返しのスタートコンディションまたはストップコンディションのセットアップ時間を待

機します。それから、繰り返しのスタートコンディションまたはストップコンディションの検出を確認します。繰り返しのスタートコンディションまたはストップコンディションを検出しない場合、再び EXCYC ビットに 1 を書き込むことで、続けて追加のクロックパルスを出力できます。

I3C がマスタモードであるとき、ノイズなどによるスレーブデバイスとの同期ズレが原因で、スレーブデバイスが I3C_SDA ラインを Low に固定したままであると、繰り返しのスタートコンディションまたはストップコンディションを出力できません。この SCL 追加サイクルを出力する機能を使用して SCL 追加クロックを 1 クロックずつ出力することで、スレーブデバイスの I3C_SDA ラインの Low 固定状態を解除させ、バスを使用できない状態から回復させることができます。スレーブデバイスによる I3C_SDA ラインの解放は、PRSTDBG.SDILV フラグを読みだすことで確認できます。I3C_SDA ラインがスレーブデバイスにより解放された後、繰り返しのスタートコンディションまたはストップコンディションのプリセットを発行します。

この機能を使用する場合、BFCTL.MALE ビットを 0 (マスタアービトレーションロスト検出無効) にしてください。

[OUTCTL.EXCYC ビット使用時の出力条件]

- バスフリー状態 (BCST.BFREF フラグ = 1) またはマスタモード (PRST.CRMS ビット = 1、BCST.BFREF フラグ = 0) のとき
- 通信デバイスが I3C_SCL ラインを Low ホールドにしていない状態のとき

図 30.113 に SCL クロック追加出力機能 (EXCYC ビット) の動作タイミングを示します。




図 30.113 SCL クロック追加出力機能 (EXCYC ビット)

30.3.2.3.12 SMBus 動作 [I²C モード]

I3C は SMBus (Ver.2.0) に準拠した通信動作が可能です。SMBus 通信を行うには、BFCTL.SMBS ビットを 1 にしてください。転送速度が SMBus 仕様の 10 kbps~100 kbps の範囲に収まるように、REFCKCTL.IREFCK[S2:0] ビット、STDBR.SBRHO[7:0] ビットおよび STDBR.SBRLO[7:0] ビットを設定してください。また、データホールド時間の規定値 300 ns 以上を満たすように、OUTCTL.SDODCS ビットおよび OUTCTL.SDOD[2:0] ビットの値を決定してください。I3C を I²C スレーブデバイスとしてのみ使用する場合は、転送速度の設定は不要ですが、STDBR.SBRLO[7:0] ビットにはデータセットアップ時間 (250 ns) 以上の値を設定してください。

なお、SMBus デバイスデフォルトアドレス (1100 001b) には、スレーブデバイスアドレステーブル基本レジスタ 0~2 (SDATBASn.SDSTAD[6:0] ビット (y = 0~2)) のいずれか 1 つを使用し、対応する SDATBASn.SDADLS ビット (7 ビット/10 ビットアドレスフォーマット選択) (y = 0~2) を 0 (7 ビットアドレスフォーマット) にしてください。

また、UDID (ユニークデバイス ID) 送信時には、BFCTL.SALE ビットを 1 にして、スレーブアービトレーションロスト検出機能を有効にしてください。

(1) SMBus タイムアウト測定

(a) スレーブデバイスのタイムアウト測定

下記に示す区間 (タイムアウト間隔: $T_{\text{LOW:SEXT}}$) を SMBus 通信のスレーブデバイスにおいて計測する必要があります。

- スタートコンディションからストップコンディションまで

スレーブデバイスでタイムアウト測定を行うには、I3C のスタートコンディション検出割り込み (I3C_EEI) とストップコンディション検出割り込み (I3C_EEI) を利用して、スタートコンディション検出からストップコンディション検出までの期間を GPT タイマを使用して計測してください。測定したタイムアウト期間は、SMBus 規格のクロック Low 累積期間 (スレーブデバイス) $T_{LOW:SEXT} : 25 \text{ ms (max.)}$ 以内である必要があります。SMBus 規格の 25 ms (max.) 以内である必要があります。

GPT で計測した時間が、SMBus 規格のクロック Low 検出のタイムアウト $T_{TIMEOUT} : RSTCTL.INTLRST$ ビットに 1 を書き込んで I3C の内部リセットを行うことで、スレーブデバイスのバス解放動作を行う必要があります。内部リセットを行うと I3C は I3C_SCL 端子/I3C_SDA 端子のバス駆動を中止し、I3C_SCL/I3C_SDA 端子をハイインピーダンスにすることができます。これによりバス解放を行うことができます。

(b) マスタデバイスのタイムアウト測定

下記に示す区間 (タイムアウト間隔: $T_{LOW:MEXT}$) を SMBus 通信のマスタデバイスにおいて計測する必要があります。

- スタートコンディションからアクリッジビットまで
- アクリッジビットから次のアクリッジビットまで
- アクリッジビットからストップコンディションまで

マスタデバイスでタイムアウトを測定するには、I3C のスタートコンディション検出割り込み (I3C_EEI)、ストップコンディション検出割り込み (I3C_EEI)、送信終了割り込み (I3C_TEND)、または通常受信データバッファフル割り込み (I3C_RX) を使用して、GPT タイマでそれらの時間を計測してください。測定したタイムアウト期間は、SMBus 仕様の合計クロック Low 拡張期間 (マスタデバイス) $T_{LOW:MEXT}$ 以内 (最大 10 ms) でなければならず、スタートコンディションからストップコンディションまでのすべての $T_{LOW:MEXT}$ の合計は $T_{LOW:SEXT}$ 以内 (最大 25 ms) でなければなりません。

ACK 受信タイミング (SCL クロックの 9 クロック目の立ち上がり) は、マスタ送信モード時 (マスタトランスミッタ) は BST.TENDF フラグ、マスタ受信モード時 (マスタレシーバ) は NTST.RDBFF0 フラグで監視します。そのためマスタ送信時は 1 バイト送信動作を行い、マスタ受信時は最終バイト受信の 1 つ手前までは SCSTRCTL.ACKTWE ビットを 0 で使用してください。ACKTWE ビットが 0 のとき、RDBFF0 フラグは SCL クロックの 9 クロック目の立ち上がりで 1 になります。

GPT で計測した時間が、SMBus 規格のクロック Low 累積延長期間 (マスタデバイス) $T_{LOW:MEXT} : 10 \text{ ms (max)}$ を超えた場合、または各計測時間の合計が、SMBus 規格のクロック Low 検出のタイムアウト $T_{TIMEOUT} : 25 \text{ ms (min)}$ を超えた場合は、マスタデバイスはストップコンディションを発行してトランザクションを中止する必要があります。マスタ送信モード時には即座に送信動作 (NTDTBP0 レジスタへの書き込み) を中止してください。




図 30.114 SMBus タイムアウト測定

(2) パケットエラーコード (PEC)

本 MCU は CRC 演算器を内蔵しています。I3C の通信動作に CRC 演算器を利用することで SMBus のパケットエラーコード (PEC) の送信または受信データチェックを行うことができます。CRC 演算器の CRC 生成多項式については、「35. 巡回冗長検査 (CRC)」を参照してください。

マスタ送信モード時の PEC データは、全送信データを CRC 演算器の CRC データ入力レジスタ (CRCDIR) に書くことで生成することができます。

マスタ受信モード時の PEC データは、全受信データを CRC 演算器の CRCDIR レジスタに書き、取得した CRC データ出力レジスタ (CRCDOR) の値と受信した PEC データを比較することでチェックできます。

PEC コードチェックの結果として、最終バイト受信時の結果（一致または不一致）に応じた ACK/NACK 送出手を行う場合は、最終バイト受信時の SCL の 8 クロック目の立ち上がりまでに SCSTRCTL.ACKTWE ビットを 1 にし、8 クロック目の立ち下がりまで I3C_SCL ラインを Low にホールドしてください。

(3) SMBus ホスト通知プロトコル (Notify ARP Master コマンド)

SMBus 通信では、スレーブデバイスが一時的にマスタデバイスとなり、SMBus ホスト（または ARP マスタ）に対して自スレーブアドレスを通知したり、SMBus ホストに対して自スレーブアドレスを要求したりできます。

本 MCU を SMBus ホスト（または ARP マスタ）として動作させる場合、スレーブデバイスからのホストアドレス (0001 000b) 送信をスレーブアドレスとして検出する必要があり、I3C ではこのホストアドレスの検出機能を備えています。ホストアドレスをスレーブアドレスとして検出するには、BFCTL.SMBS ビットを 1、SVCTL.HOAE ビットを 1 にしてください。ホストアドレス検出後の動作は、通常のスレーブ動作と同じです。

30.3.2.3.13 共通コマンドコード (CCC) [I3C モード]

共通コマンドコード (CCC) については、MIPI I3C 仕様 v1.0 の「5.1.9 共通コマンドコード (CCC)」を参照してください。I3C は、MIPI I3C 仕様 v1.0 の「5.1.9.3 共通コマンド定義」の「表 15 I3C 共通コマンドコード」に基づいています。

コマンドコードの MIPI 予約領域とベンダ拡張領域は、以下のようになります。

I3C マスタモード：

I3C マスタから MIPI 予約領域とベンダ拡張領域の CCC を送信する場合、即時データ転送コマンドを使用してブロードキャスト/ダイレクト SET CCC のみ送信できます。

ダイレクト GET CCC の送信はサポートされていません。

I3C スレーブモード：

MIPI 予約領域およびベンダ拡張領域の CCC について、ブロードキャスト/ダイレクト SET CCC のみ受信できます。

ダイレクト GET CCC の受信はサポートされていません。

30.3.2.4 エラー検出機能

30.3.2.4.1 SDR エラー検出および復帰方法 (I3C スレーブデバイス) [I3C モード]

表 30.13 にまとめた 7 つのエラー種別は、全ての I3C スレーブデバイスに対しサポートされています。各エラー種別はさらに表の下で説明しています。

表 30.13 SDR スレーブエラー種別 (1/2)

エラー種別	内容	エラーの検出方法	エラーの復帰方法
S0	ブロードキャストアドレス/W (= 0x7E/W) またはダイナミックアドレス/RW	以下のいずれかを検出： 0x3E / W 0x5E / W 0x6E / W 0x76 / W 0x7A / W 0x7C / W 0x7F / W 0x7E / R	HDR 終了ディテクタを有効にし、全ての他のパターンを無視する

表 30.13 SDR スレーブエラー種別 (2/2)

エラー種別	内容	エラーの検出方法	エラーの復帰方法
S1	CCC コード	T ビットを使ったパリティチェック	HDR 終了ディテクタを有効にし、他のパターンを無視する
S2	ライトデータ	T ビットを使ったパリティチェック	ストップコンディションディテクタを有効にし、他のパターンを無視する
S3	ダイナミックアドレスアービトレーションで配置されたアドレス	PAR ビットを使ったパリティチェック	PAR の後、NACK を生成し、暫定 ID を再送するため、ほかの繰り返しスタートコンディションと 0x7E/R を待機する
S4	Sr の後、ダイナミックアドレスアービトレーションの間の 0x7E/R	Sr の後、ダイナミックアドレスアービトレーションの間に、0x7E/R 以外の値を検出する	0x7E/R の後、NACK を生成し、それからストップコンディションディテクタを有効にし、ほかのすべてのパターンを無視する
S5	CCC 検出後のトランザクション	不正なフォーマットの CCC を検出する	スレーブアドレスの後、NACK を生成し、それからストップコンディションディテクタを有効にし、ほかのすべてのパターンを無視する
S6 (オプション)	監視エラー	送信されたデータが送ろうとしていたデータと異なることを、スレーブが監視を通じて検出する (ダイナミックアドレスアービトレーションの間は適用しない)	送信を停止し、それからストップコンディションディテクタを有効にし、ほかのすべてのパターンを無視する

30.3.2.4.2 SDR エラー検出および復帰方法 (I3C マスタデバイス) [I3C モード]

表 30.14 にまとめた 2 つのエラー種別は、全ての I3C マスタデバイスに対しサポートされています。各エラー種別はさらに表の下で説明しています。

表 30.14 SDR マスタエラー種別

エラー種別	内容	エラーの検出方法	エラーの復帰方法
M0	CCC 送信後のトランザクション	不正なフォーマットの CCC を検出する	送信を停止する。それからストップコンディションを送信し、送信を再試行する
M1 (オプション)	監視エラー	送信されたデータが送ろうとしていたデータと異なることを、マスタが監視を通じて検出する (ダイナミックアドレスアービトレーションの間は適用しない)	送信を停止する。それからストップコンディションを送信し、送信を再試行する
M2	ブロードキャストアドレス (0x7E) に対して応答しない	マスタは、ブロードキャストアドレス (0x7E) の後の NACK を検出する	NACK の検出時、マスタは HDR 終了パターンに続けて、ストップコンディションを送信する

30.3.2.4.3 HDR-DDR エラー検出機能

HDR-DDR モードには、4 つのエラー種別が定義されています。

表 30.15 HDR-DDR エラー種別 (1/2)

エラー種別	内容	エラーの検出方法	エラーの復帰方法
フレーミング	コマンドとデータの前のプリアンブルの 2 ビット	コマンドとデータの前のプリアンブルの 2 ビットが有効な値でないことをスレーブが検出した (注1)	マスタ : SDA が High の状態で、SCL クロックが 19SCL クロック分 (38 ビット) 出力する。続いて、マスタは Park SCL を Low にして、HDR 終了パターンを SDA を使って発行します。 スレーブ : HDR 終了パターンを待機する。
パリティチェック	パリティエラー	マスタとスレーブがパリティの不整合を検出する。(注2)	
CRC5 チェック	CRC5 エラー	マスタとスレーブが CRC の不整合を検出する。(注3)	

表 30.15 HDR-DDR エラー種別 (2/2)

エラー種別	内容	エラーの検出方法	エラーの復帰方法
NACK 受信	スレーブによる読み出しコマンドへの NACK	マスタがスレーブによる読み出しコマンドへの NACK を検出した(注4)	SDA が High の状態で、SCL クロックが 19SCL クロック分 (38 ビット) 出力する続いて、マスタは Park SCL を Low にして、HDR 終了パターンか、HDR リスタートパターンを SDA を使って発行します。
監視	監視エラー	マスタおよびスレーブの両方は、常にそれぞれが送信するデータを監視します。そして、監視したデータがマスタないしスレーブが送信しようとしたデータと異なる場合を検出します。(注5)	マスタとスレーブの両方が送信を停止でき、次にマスタとスレーブの両方は以下を行う必要があります。 マスタ：SDA が High の状態で、SCL クロックが 19SCL クロック分 (38 ビット) 出力する。続いて、マスタは Park SCL を Low にして、HDR 終了パターンを SDA を使って発行します。マスタが HDR 終了を送信した後、送信を再試行する スレーブ：HDR 終了パターンを待機する。

- 注 1. これは、位置エラー検出機構をサポートします。
- コマンドワードは常に HDR 遷移 CCC および HDR リスタートパターンに続き、ほかのどの位置に存在することはありません。コマンドワードが他の位置に存在することや想定された場所に存在しないことは、エラー条件です。
 - データワードは常にコマンドワードかほかのデータワードに続く必要があります。ほかのどのような位置に存在することもあります。データワードが他の位置に存在することや想定された場所に存在しないことは、エラー条件です。
 - 1つの CRC ワードは常にコマンドの最終のデータワードに続くため、これでメッセージを終了します。その結果、CRC ワードには常に HDR リスタートパターンから HDR 終了パターンが続きます。CRC ワードが他の位置に存在することや想定された場所に存在しないことは、エラー条件です。
 - 有効な CRC のはじめての 1/2 バイト (Nibble : 4 ビット) は、0xC を含まなければなりません。はじめての Nibble がほかの値の値である場合は、フレーミングエラーとみなされます。
- 注 2. パリティエンコード (送信側)、パリティチェック (受信側) を全てのコマンドワードとデータワードに対し行なう必要があります。パリティの不整合は、エラー条件です。
- 注 3. CRC5 エンコード (送信側)、CRC5 チェック (受信側) をコマンドワードとデータワードの全てのペイロードビットに対し行なう必要があります。CRC の不整合は、エラー条件です。
- 注 4. 読み出しコマンドへのスレーブによる NACK は、通常の動作ではありません。(ACK が通常です。) マスタは、読み出しコマンドへの NACK を、フレーミングエラーの可能性ありとして取り扱うことを選択できます。マスタは、読み出しコマンドの NACK をラインエラーの可能性ありとして取り扱うことが選択できます。そのため、同じ手法をスレーブがバスを駆動していないことを確認するために使うこともできます。
- 注 5. マスタないしスレーブがこのような監視を行った場合、また、監視で得られたデータがマスタないしスレーブが送信しようとしたものと異なっている場合 (ダイナミックアドレスアービトラション手順の際に転送されるデータを除く)、これはエラーであると考えられます。

30.3.2.4.4 HDR-TSP/TSL エラー検出機能

HDR-TSP/TSL モードには、2つのエラー種別が定義されています。

表 30.16 HDR-TSP/TSL エラー種別 (1/2)

エラー種別	内容	エラーの検出方法	エラーの復帰方法
シンボル 2 確認	シンボル 2 の連続エラー	2 つ以上連続したシンボル 2 (シンボル 2 で、I3C_SCL ラインは変わりません。I3C_SDA ラインが変わります。)(注1)	マスタ：スレーブにより使用される最大のエッジからエッジまでの期間の 2 倍の時間、スレーブがバスへの送信を停止するまで待機します。そして、マスタは HDR 終了パターンを強制します。
パリティチェック	パリティエラー	スレーブがパリティの不整合を検出したとき(注2)	スレーブ：HDR 終了パターンを待機します。

表 30.16 HDR-TSP/TSL エラー種別 (2/2)

エラー種別	内容	エラーの検出方法	エラーの復帰方法
監視	監視エラー	マスタおよびスレーブの両方は、常にそれぞれが送信するデータを監視します。そして、監視したデータがマスタないしスレーブが送信しようとしたデータと異なる場合を検出します。(注3)	マスタとスレーブの両方が送信を停止でき、次にマスタとスレーブの両方は以下を行う必要があります。 マスタ：スレーブにより使用される最大のエッジからエッジまでの期間の2倍の時間、スレーブがバスへの送信を停止するまで待機します。そして、マスタはHDR 終了パターンを強制します。マスタがHDR 終了を送信した後、送信を再試行する スレーブ：HDR 終了パターンを待機します。

注 1. 例外：HDR リスタートまたはHDR 終了で、2つ以上のシンボル2を連続して利用可能ですが、それは既知のスタート状態（SCL が Low かつ SDA が High）からのみ、および、データワードバウンダリー（1つのシンボルをその状態の設定に使用）においてのみです。従って、シンボルパターン 2,2 は、以下の状況のもとでのみ使用できます。

- そのようなシンボルの組み合わせを3つか4つ使用し、SCL が Low である HDR 終了パターンの一部である場合
- そのようなシンボルの組み合わせを2つ使用し、SCL が Low である HDR リスタートパターンの一部である場合
- 1つの通常シンボルの結果が2で終わり、次のシンボルが2で始まる場合

注 2. スレーブが I3C バスを駆動している場合、HDR スレーブによりまたは、HDR マスタによりエラーが生じることがあります。

- エラーが生じたスレーブでは、シンボルのトラッキングを停止し、HDR 終了および HDR リスタートパターン検出を使用します。このことは、安全な状態になるまで待機することを意味します。スレーブは、いずれかの HDR モードに遷移したときに、HDR 終了パターン検出と HDR リスタートパターン検出を有効にして、常に安全な状態を確保します。
- エラーが生じたマスタは、スレーブにより使用される最大のエッジからエッジまでの期間の2倍の時間、スレーブがバスへの送信を停止するまで待機します。そして、マスタは HDR 終了パターンを強制します。

注 3. マスタないしスレーブがこのような監視を行った場合、また、監視で得られたデータがマスタないしスレーブが送信しようとしたものと異なっている場合（ダイナミックアドレスアビレション手順の際に転送されるデータを除く）、これはエラーであると考えられます。

注. シンボル 2,2 を待機するのが適切ですが、マスタはまだ無活動でいる必要があります。マスタでエラーが生じた場合、シンボル 2,2 であってもそれは疑わしいです。

30.3.2.4.5 タイムアウトエラー検出機能

I3C は I3C_SCL ラインに一定時間以上変化が見られない状態を検出するタイムアウト機能を備えています。I3C は、I3C_SCL ラインが Low または High に固定されたまま一定時間以上経過したことを監視して、バスの異常状態を検出することができます。

タイムアウト機能は I3C_SCL ラインの状態を監視し、Low の時間または High の時間を内部カウンタでカウントします。タイムアウト機能は、I3C_SCL ラインの変化（立ち上がりまたは立ち下がり）があった場合、内部カウンタをリセットし、変化がない場合カウント動作を続けます。I3C_SCL ラインに変化がないために内部カウンタがオーバーフローすると、I3C はタイムアウトを検出してバスハンガアップ状態を報告します。

タイムアウト機能は、BSTE.TODE ビットが1のとき有効です。以下の条件で I3C_SCL ラインが Low 固定または High 固定の場合にバスハンガアップを検出します。（TMOCTL.TOMDS[1:0] = 00b のとき）

- マスタモード (PRSS.TCRMS = 1) で、バスビジー (BCST.BFREF = 0)
- スレーブモード (PRSS.TCRMS = 0) で、I3C 自身のスレーブアドレス検出 (SVST レジスタが 0x0000 でない) かつバスビジー (BCST.BFREF = 0)
- スタートコンディション発行要求中 (CNDCTL.STCND = 1) で、バスフリー (BCST.BFREF = 1)




図 30.115 タイムアウトエラー検出機能 (TODE、TODTS[1:0]、TOHCTL、TOLCTL ビットの使用)

30.3.2.4.6 レジューム動作機能 [I3C モード]

I3C は、転送時に発生するいずれかの種類のエラーの結果として、Halt ステートに遷移します。

エラーの種類は、レスポンスディスクリプタか受信ステータスディスクリプタの ERR_STATUS フィールドに示します。I3C が Halt ステートに遷移したら、ユーザーは RSM ビットに値 1 を書き込む必要があります。それにより、動作を再開します。一旦次のコマンド転送を実行するか、スタートコンディションを検出すると、I3C は RSM ビットを自動的にクリアします。

30.3.2.4.7 中断動作機能 [I3C モード]

BCTL.ABT ビットに 1 を設定すると、I3C は今発行している転送を完了する前に、バスの制御を放棄します。中断リクエストに対しては、I3C はデータバイトの転送または受信が完了した後で、バスに STOP コンディションを発行します。I3C が中断した後、ユーザーはバス動作ができるように BCTL.ABT ビットをクリアします。

注. 読み出しトランザクションでは、BCTL.ABT ビットが 1 に設定されると、その受信データは受信データバッファに格納されます。ただし、HDR-TSP/TSL については、その後受信した受信データは格納されません。

略称

- Pa : パリティ
- Pr : プリアンブル




図 30.116 SDR 書き込み転送の中断動作




図 30.117 SDR 読み出し転送の中断動作




図 30.118 HDR-DDR 書き込み転送の中断動作




図 30.119 HDR-DDR 読み出し転送の中断動作




図 30.120 HDR-TSP/TSL 書き込み転送の中断動作




図 30.121 HDR-TSP/TSL 読み出し転送の中断動作

30.3.2.4.8 エラー復帰動作

(1) エラー復帰動作

エラーが発生すると、INST.INEF、NTST.TEF、NTST.TABTF、HTST.TEF、および HTST.TABTF フラグがエラーの原因に応じて 1 に設定されるか、または各フラグに対応する割り込みがアサートされます（検出と割り込みが許可されている場合）。

通信エラーか内部モジュールエラーが発生する可能性があります。

注. エラーが発生した場合は、I3C がサスペンドされます（BCTL.RSM が 1 になる）。I3C がサスペンドされた後、I3C が動作を再開してサスペンド状態から復帰するには、BCTL.RSM ビットに値 1 を書き込む必要があります。

エラー復帰フローを図 30.122 と図 30.123 に示します。




図 30.122 I3C マスタのエラー復帰動作フローの例




図 30.123 I3C スレーブでのエラー復帰動作フローチャート例

I3C スレーブがエラー復帰フローに従ってエラーから復帰するとき、BCTL.RSM を 1 にして後、I3C バス上でバス利用可能期間に通信が行われていない状態を検出すると、BCTL.RSM が 0 になります。

I3C バス上でバス利用可能期間中に通信が行われた場合、BCTL.RSM は 0 にならず、エラー復帰は完了せず、通信には NACK 応答が返されます。

(2) マスタエラー検出とエスカレーション処理

マスタがスレーブに送信したプライベートメッセージの ACK を受信せず、MIPI I3C 仕様 v1.0 の 5.1.10.2.4 に記載されているステップ 1 と 2 が失敗する場合、ステップ 3 の処理フローを [図 30.124](#) と [図 30.125](#) に示します。




図 30.124 I3C マスタのエスカレーション処理フローチャート




図 30.125 I3C マスタの I3C エスカレーション処理タイミングチャート

30.3.2.5 低消費電力機能

30.3.2.5.1 ウェイクアップ機能 [I²C モード]

I3C は MCU をシステムクロックが停止している低消費電力モード（ソフトウェアスタンバイモードなど）から通常動作に遷移させるウェイクアップ機能を備えています。ウェイクアップ機能は、受信データがウェイクアップ割り込み要因に設定されたアドレスに一致するとき、また、動作クロック（PCLK/TCLK）が停止している（PCLK/TCLK 非同期動作）状態でデータを受信したとき、ウェイクアップ割り込み信号を生成するのに使用します。このウェイクアップ割り込み信号が、MCU を通常動作へ遷移させます。ウェイクアップ割り込みが発生すると、I3C を PCLK/TCLK 同期動作に切り替え、通信動作を継続できるようにします。

ウェイクアップ機能には、ノーマル WU モード 1、ノーマル WU モード 2、コマンドリカバリモード、EEP 応答モードの 4 つのウェイクアップ動作モードがあります。下の表にそれら 4 つのウェイクアップ動作モードの動作について説明します。

表 30.17 ウェイクアップ動作モード

	ACK 応答タイミング	PCLK/TCLK 同期動作へのリカバリ前に応答した ACK の種別	PCLK/TCLK 同期動作へのリカバリ前の SCL 状態
ノーマル WU モード 1	PCLK/TCLK 同期動作へのリカバリ前 ^(注1)	ACK	Low に固定
ノーマル WU モード 2	PCLK/TCLK 同期動作へのリカバリ後 ^(注2)	リカバリ前：応答なし（NACK レベル保持） リカバリ後：ACK 応答	Low に固定
コマンドリカバリモード	PCLK/TCLK 同期動作へのリカバリ前 ^(注1)	ACK	オープン
EEP 応答モード	PCLK/TCLK 同期動作へのリカバリ前 ^(注1)	NACK	オープン

注 1. PCLK/TCLK 非同期動作から PCLK/TCLK 同期動作へのタイミング切り替えは、9 番目の SCL クロックの立ち下がりがエッジで発生します。

注 2. PCLK/TCLK 非同期動作から PCLK/TCLK 同期動作へのタイミング切り替えは、8 番目の SCL クロックの立ち下がりがエッジで発生します。

ウェイクアップ割り込み要因として以下の要因が選択可能です。

- ホストアドレス検出（SVCTL.HOAE = 1 の場合に有効）
- ジェネラルコールアドレス検出（SVCTL.GCAE = 1 の場合に有効）

- スレーブアドレス 0^(注1)検出 (SVCTL.SVAE[0]=1 の場合に有効)
- スレーブアドレス 1^(注1)検出 (SVCTL.SVAE[1]=1 の場合に有効)
- スレーブアドレス 2^(注1)検出 (SVCTL.SVAE[2]=1 の場合に有効)

注 1. 7ビットアドレスのみが設定可能 SDATBASn.SDADLS ビットを 0 にしてください

(1) ノーマル WU モード 1

以下では、ノーマル WU モード 1 の動作、タイミング、および使用例について説明します。

スレーブアドレスの一致によるウェイクアップ割り込みにより、以下のように通常動作への遷移が行われます。
[図 30.128](#) に、詳細なタイミングを示します。

- ウェイクアップリカバリ前: 自スレーブアドレスとともに受信したデータに対して ACK を送信する。
ウェイクアップリカバリ時: SCL の 9 クロック目で ACK 応答を行ってから、SCL の Low ホールドを行う^(注1)。
ウェイクアップリカバリ後: 通常動作が継続する。

注 1. ウェイクアップリカバリ時の 9 クロック目と 1 クロック目の間では、SCSTRCTL.RWE = 1 は無効です。

スレーブアドレスが不一致の場合、SCL の 9 クロック目の立ち下り後に I3C_SCL ラインの Low ホールドを行わず、スレーブ動作を継続します。

使用例について、以下の [図 30.126](#) を参照してください。

スレーブアドレス一致で生成されたウェイクアップ割り込み信号以外の要因（他のリカバリ要因 (IRQ)）で通常動作へ遷移した場合、ウェイクアップ割り込みは発生しません。この場合 BST.WUCNDDF は設定されません。
[図 30.127](#) に従って以下の手順を実施してください。




図 30.126 ノーマル WU モード 1 の使用例 (スレープアドレス一致に起因するウェイクアップ割り込みによるウェイクアップリカバリの場合)




図 30.127 ノーマル WU モード 1 および 2 の使用例 (他のリカバリ要因 (IRQ) によるウェイクアップリカバリの場合)




図 30.128 ノーマル WU モード 1 のタイミング

(2) ノーマル WU モード 2

以下では、ノーマル WU モード 2 の動作、タイミング、および使用例について説明します。

スレーブアドレスの一致によるウェイクアップ割り込みにより、以下のように通常動作への遷移が行われます。

図 30.130 に、詳細なタイミングを示します。

- ウェイクアップリカバリ前： 自スレーブアドレスとともに受信したデータに対して SCL の 8 クロック目の終わりまで応答しない。
- ウェイクアップリカバリ時： 8 クロック目と 9 クロック目の間で I3C_SCL ラインの Low ホールドを行う。
- ウェイクアップリカバリ後： SCL の 9 クロック目で ACK を返し、通常動作が継続する。

スレーブアドレスが不一致の場合、SCL の 8 クロック目の立ち下り後に I3C_SCL ラインの Low ホールドは行われません。スレーブ動作が継続します。

使用例について、以下の図 30.129 を参照してください。

スレーブアドレス一致で生成されたウェイクアップ割り込み信号以外の要因（他のリカバリ要因 (IRQ)）で通常動作へ遷移した場合、ウェイクアップ割り込みは発生しません。この場合 BST.WUCNDDF は設定されません。

図 30.127 に従って以下の手順を実施してください。




図 30.129 ノーマル WU モード 2 の使用例 (スレープアドレス一致に起因するウェイクアップ割り込みによるウェイクアップリカバリの場合)




図 30.130 ノーマル WU モード 2 のタイミング

(3) コマンドリカバリモードと EEP 応答モード (特殊ウェイクアップモード)

コマンドリカバリモードと EEP 応答モードでは、ウェイクアップリカバリ期間中 (SCL の 9 クロック目の立ち上がり後) に I3C_SCL ラインの Low ホールドを行わないので、他の I²C/I3C デバイスはこの期間に I²C バスを利用できます。以下では、コマンドリカバリモードと EEP 応答モードの動作、タイミング、および使用例について説明します。

スレープアドレスの一致によるウェイクアップ割り込みにより、以下のように通常動作への遷移が行われます。

図 30.133 に、詳細なタイミングを示します。

- ウェイクアップリカバリ前： 自スレープアドレスとともに受信したデータに対して ACK (コマンドリカバリモードの場合) または NACK (EEP 応答モードの場合) を返す。
- ウェイクアップリカバリ時： I3C_SCL ラインの Low ホールドを行わない。
- ウェイクアップリカバリ後： I3C の初期設定後、通常動作が継続する。

- 注 ウェイクアップリカバリ中に I3C_SCL ラインの Low ホールドは行われないので、スレープアドレスの後続データは送受信できません。
- 注 コマンドリカバリモードと EEP 応答モードは、内部リセット状態 (RSTCTL.INTLRST = 1) です。そのため、スレープアドレスが一致しても、SVST レジスタのフラグ (HOAF、GCAF、および SVAF[2:0]) は設定されません。

スレープアドレスが不一致の場合、スレープ動作が継続します。

使用例について、以下の図 30.132 を参照してください。

スレープアドレス一致で生成されたウェイクアップ割り込み信号以外の要因 (他のリカバリ要因 (IRQ)) で通常動作へ遷移した場合、ウェイクアップ割り込みは発生しません。この場合 BST.WUCNDDF は設定されません。

図 30.132 に従って以下の手順を実施してください。




図 30.131 コマンドリカバリモードと EEP 応答モードの使用例 (スレーブアドレス一致に起因するウェイクアップ割り込みによるウェイクアップリカバリの場合)




図 30.132 コマンドリカバリモードと EEP 応答モードの使用例 (他のリカバリ要因 (IRQ) によるウェイクアップリカバリの場合)




図 30.133 コマンドリカバリモードとEEP 応答モードのタイミング

(4) ウェイクアップ機能使用時の注意事項

ウェイクアップ機能使用時の注意事項を以下に示します。

- WUST.WUASYNF フラグが 1 (PCLK/TCLK 非同期動作時) の間は、WUCTL.WUFSYNE ビットを除き、I3C のレジスタの内容を変更しないでください。
- PCLK/TCLK 非同期モードに切り替える前に、WUCTL.WUFE ビット、BSTE.WUCNDDE ビット、BIE.WUCNDDIE ビットを 1 に、PRSS.CRMS ビット、PRSS.TRMD ビットを 0 (スレープ受信モード) にしてください。
- デバイス ID および 10 ビットスレープアドレスはウェイクアップ割り込み要因に選択できません。SVCTL レジスタの DVIDE ビット、および SDATBASn (n = 0~2) レジスタの SDADLS ビットを 0 に設定してください。
- 非同期動作に切り替える前に、BIE レジスタの全ビット (TENDIE、NACKDIE、SPCNDIE、STCNDDIE、ALIE、TODIE) および NTIE レジスタの TDBEIE0 ビットと RDBFIE0 ビットを 0 (割り込み禁止) にしてください。
- ウェイクアップ機能有効時 (WUCTL.WUFE = 1) は、タイムアウト機能を使用しないでください。
- ウェイクアップ割り込みは、PCLK/TCLK 非同期動作中 (WUST.WUASYNF が 1 のとき) に生成します。PCLK/TCLK 同期動作モード (WUST.WUASYNF = 0) でスレープアドレスの一致を検出した場合、ウェイクアップ割り込みは発生せず、BST.WUCNDDF フラグも設定されません。
- WUCTL.WUFSYNE ビットに 0 を書き込むタイミングとスタートコンディションを検出するタイミングが競合する場合、I3C は PCLK/TCLK 同期動作モードで次の受信を開始する可能性があります。この場合、データ通信完了時に WUST.WUASYNF フラグは 1 になり (PCLK/TCLK 非同期モードへ切り替え)、データ通信が完了してストップコンディションを検出したとき、ウェイクアップイベントの検出を開始します。
- アドレス一致の検出なしに PCLK/TCLK 非同期動作から PCLK/TCLK 同期動作に遷移したい場合は、ストップコンディションの検出で遷移します。バスフリー状態で WUCTL.WUFSYNE ビットを 1 にすると、PCLK/TCLK 非同期動作 (受信動作: 通信フレームの待機) を継続します。I3C が次の通信フレームのストップコンディションを検出したとき、WUST.WUASYNF フラグは 0 になります。そして I3C は、PCLK/TCLK 同期動作に遷移します。

- WUCTL.WUFSYNE ビットに 0 を書き込んだ後、動作モードが PCLK/TCLK 同期動作から PCLK/TCLK 非同期動作に切り替わるまで (WUST.WUASYNF フラグが 1 の間)、I3C 動作モード設定に関連するレジスタ (BFCTL、SCSTRCTL、ACKCTL、INCTL、SVCTL、SDATBASn (n = 0~2) レジスタ) を変更しないでください。この期間に割り込み処理などでレジスタ値が変わると、I3C は非同期動作の設定に遷移する前に誤動作となることがあります。
- PCLK/TCLK 非同期動作 (WUST.WUASYNF が 1 である) の間、SVST、BST、NTST、HTST レジスタの各フラグと BCST.BFREF フラグを参照しないでください。
- ノーマル WU モード 2 でスレーブアドレス一致によるウェイクアップを行うときに同期ユニットの ACK 応答を生成させるため、ACKCTL.ACKT を 1 に設定しないでください。

30.3.2.5.2 ウェイクアップ機能

(1) I3C マスタウェイクアップ機能

I3C マスタのウェイクアップ割り込み要因を以下に示します。

- SDA Low 検出 (I3C スレーブからの IBI 要求)

SDA Low 検出によりアクティブモード (通常動作) に遷移する場合の動作を以下に示します。

- ウェイクアップリカバリ前: SDA Low 駆動を検出し、I3C_WU 割り込みがアサートされる。
- ウェイクアップリカバリ時: I3C_SCL ラインを High に保つ。
- ウェイクアップリカバリ後: SCL を Low に駆動し、スタートコンディションを完了する。
SCL が I3C バスの供給され、I3C スレーブからの IBI を受信する。

他の要因によりアクティブモード (通常動作) に遷移する場合は、必要に応じてウェイクアップ機能を無効にしてください。

PRSTDBG.SDILV が 1 であることを確認した後、WUCTL.WUFE を 0 にしてください。

ウェイクアップ機能有効時 (WUCTL.WUFE = 1) は、タイムアウト機能を使用しないでください。




図 30.134 I3C マスタウェイクアップ動作

(2) I3C スレーブウェイクアップ機能

I3C スレーブのウェイクアップ割り込み要因を以下に示します。

- ブロードキャストアドレス (0x7E) と自身のスレーブアドレスの一致

ブロードキャストアドレス (0x7E) と、自身のスレーブアドレスとの一致検出によるウェイクアップ割り込みによってアクティブモード (通常動作) に遷移する場合の動作を以下に示します。

- ウェイクアップリカバリ前:
1. I3C がスタートコンディションまたは繰り返しのスタートコンディションに続けて BA (0x7E/W) を検出した場合、I3C は 0x7E/W の後に ACK を生成する。
 2. I3C が、1.に続けて繰り返しのスタートコンディションの後に自身のダイナミックアドレスを検出した場合、I3C は自身のダイナミックアドレスの後に NACK を生成し、I3C_WU 割り込みを生成する。

ウェイクアップリカバリ時: I3C は常に NACK を生成する。

ウェイクアップリカバリ後: 通常動作が継続する。

他の要因によりアクティブモード (通常動作) に遷移する場合は、必要に応じてウェイクアップ機能を無効にしてください。ウェイクアップ機能有効時 (WUCTL.WUFE = 1) は、タイムアウト機能を使用しないでください。




図 30.135 I3C スレーブウェイクアップ動作 (1/2)




図 30.136 I3C スレーブウェイクアップ動作 (2/2)

30.3.2.6 その他の機能

30.3.2.6.1 SCL 同期回路 [I²C モード]

この機能は、PRTS.PRTMD ビットが 1 のとき有効になります。

SCL クロック生成では、I3C が I3C_SCL ラインの立ち上がりを検出すると、STDBR.SBRHO[7:0] ビットで設定した High 幅のカウンタを開始し、カウンタが完了すると I3C_SCL ラインを Low にします。

また、I3C が I3C_SCL ラインの立ち下がりを検出すると、STDBR.SBRLO[7:0] ビットで設定した Low 幅のカウンタを開始し、カウンタが完了すると I3C_SCL ラインを解放します。これにより SCL クロックを生成します。

I²C バスをマルチマスタで使用する場合、他のマスタデバイスとの競合により SCL 信号同士が衝突する場合があります。SCL クロックが衝突した場合、マスタデバイスは SCL 信号の同期化を行う必要があります。この SCL 信号の同期はビットごとに行う必要があるため、I3C はマスタモード時に I3C_SCL ラインを監視することで、ビットごとに SCL クロック信号の同期を取る機能である SCL 同期回路を備えています。

I3C が SCLn ラインの立ち上がりを検出し STDBR.SBRHO[7:0] ビットで設定された High 幅のカウンタ中に他のマスタデバイスの SCL クロック出力により I3C_SCL ラインが立ち下げられた場合、I3C は I3C_SCL ラインの立ち下がりを検出すると High 幅のカウンタアップ動作を中断し、I3C_SCL ラインの Low ドライブを行うのと同時に STDBR.SBRLO[7:0] ビットで設定された Low 幅のカウンタアップを開始します。Low 幅のカウンタが終了すると、I3C は I3C_SCL ラインを解放します。このとき他のマスタデバイスの SCL クロックの Low 幅が本モジュールで設定された Low 幅よりも長い場合、SCL クロックの Low 幅は延長されます。他のマスタデバイスの Low 幅出力が終了すると、I3C_SCL ラインの解放によって SCL クロックが立ち上がります。I3C が SCL クロックの Low 幅の出力を終了すると、I3C_SCL ラインが解放され、SCL クロックが立ち上がります。すなわち、複数のマスタによる SCL 信号衝突時の SCL 信号の High 幅は、High 幅の短いクロックに同期化され、SCL 信号の Low 幅は、Low 幅の長いクロックに同期化されます。この SCL 同期は、BFCTL.SCSYNE ビットが 1 のときのみ有効です。




図 30.137 SCL クロック生成および SCL 同期化動作

30.3.2.6.2 SDA 出力遅延機能 [I²C モード]

I3C モジュールは、I3C_SDA 出力遅延機能を備えています。この出力遅延機能は、I3C_SDA ライン上の全ての出力タイミング（スタート、繰り返しのスタート、ストップの各コンディションの発行、データ出力、および ACK と NACK の出力）を遅延させることができます。

この SDA 出力遅延機能は、SCL 信号の立ち下がり検出から SDA 出力を遅延させ、SCL クロックが Low である期間中に確実に SDA 信号が出力されるようにします。この方法により、SMBus 仕様の最小データホールド時間 (300 ns) の要件を満たして、通信デバイスの誤動作を防止できるようになります。

この SDA 出力遅延機能は、OUTCTL.SDOD[2:0]ビットが 000b 以外のとき有効で、OUTCTL.SDOD[2:0]ビットが 000b のとき無効です。

SDA 出力遅延機能が有効（OUTCTL.SDOD[2:0]ビットが 000b 以外）であるとき、OUTCTL.SDODCS ビットでは、SDA 出力遅延カウンタが使用するクロックソースを、I3C モジュールの内部基準クロック (I3Cφ) またはその 2 分周クロック (I3Cφ/2) として選択します。カウンタは、OUTCTL.SDOD[2:0]ビットに設定されたサイクル数をカウントします。遅延サイクルのカウント終了後、I3C モジュールは I3C_SDA ライン上で必要な出力（スタート、繰り返しのスタート、ストップの各コンディション、データ、ACK または NACK 信号）を行います。




図 30.138 SDA 出力遅延機能

30.3.2.6.3 デジタルノイズフィルタ回路 [I²C モード]

I3C_SCL 端子および I3C_SDA 端子の状態は、デジタルノイズフィルタ回路を経由して内部に取り込まれます。図 30.139 にデジタルノイズフィルタ回路のブロック図を示します。

I3C に内蔵されているデジタルノイズフィルタ回路は、16 段の直列に接続されたフリップフロップ回路と一致検出回路で構成されています。HS モードを選択したときは、最初の 4 段のフリップフロップ回路のみが有効です。デジタルノイズフィルタの有効段数は INCTL.DNFS[3:0] ビットで選択します。ノイズ除去能力は、選択した有効段数に応じて 1~16I3Cφ サイクル分となります。

I3C_SCL 端子入力信号 (または I3C_SDA 端子入力信号) は I3Cφ の立ち上がりでサンプリングされます。入力信号レベルが、INCTL.DNFS[3:0] ビットで選択した有効なフリップフロップ回路段数の出力レベルと一致したとき、その信号レベルが後続の段数に伝えられます。一致しない場合は前のレベルを保持します。

なお、たとえば TCLK = 4 MHz 時の 400 kbps のデータ転送のように、内部動作クロック (TCLK) と転送速度の比が小さい場合、デジタルノイズフィルタは有効信号をノイズとして除去する可能性があります。




図 30.139 デジタルノイズフィルタ回路のブロック図

30.3.3 動作

30.3.3.1 初期設定フロー


30.3.3.1.1 I²C 初期設定フロー（シングルバッファ転送）

I²C プロトコルモードでデータの送受信を開始する前に、I3C モジュールを初期化してください。

まず、CECTL.CLKE ビットを 1 に設定し、BCTL.BUSE ビットを 0 (I3C_SCL、I3C_SDA 端子を駆動しない) に設定します。

次に、RSTCTL.RI3CRST ビットを 1 に設定します。これにより、レジスタおよび I3C モジュールの内部状態を初期化します。それから、RI3CRST が 0 になるまで待機します。この動作後に、初期化されるフラグとレジスタについては、「[30.6. リセットの説明](#)」を参照してください。

その後、動作に必要な各レジスタを設定してください。詳細な手順については、[図 30.140](#) を参照してください。

図 30.140 I²C 初期化フローチャート例 (シングルバッファ転送)

30.3.3.1.2 I3C 初期設定フロー

I3C プロトコルモードでデータの送受信を開始する前に、I3C モジュールを初期化してください。まず、CECTL.CLKE ビットを 1 に設定します。

次に、RSTCTL.RI3CRST ビットを 1 に設定します。これにより、レジスタおよび I3C モジュールの内部状態を初期化します。それから、RI3CRST が 0 になるまで待機します。この動作後に、初期化されるフラグとレジスタについては、「30.6. リセットの説明」を参照してください。

その後、動作に必要な各レジスタを設定してください。マスターモードとスレーブモードのそれぞれの詳細な手順については、図 30.141 を参照してください。




図 30.141 I3C マスターモードとスレーブモードの各初期化フローチャート例

30.3.3.2 I3C 通信フロー

図 30.142 に、I3C 通信のフローを示します。

- 全ての I3C 通信は、フレームの中で行われます。フレームは、スタートコンディションで始まり、1 つ以上の転送があり、ストップコンディションで終わります。
- HDR モードについて：
 - はじめに、専用のブロードキャスト I3C アドレス (0x7E) を I3C バス上の全てのスレーブに対して発行します。
 - それから、マスタが HDR モードに遷移していることを示す HDR 遷移 CCC の 1 つを発行します。各 HDR モードには、それぞれ専用の HDR 遷移 CCC があります。

- これには、1つ以上の HDR 転送が続きます。
- HDR モードは、HDR 終了パターンで終わります。




図 30.142 I3C 通信フロー

I3C は、フレームカプセル化方式に基づきます。フレームにはデータペイロードがあります。データペイロードに対する転送プロトコルは、SDR または HDR のいずれかです。フレームは、I²C の的なバス制御で区切られています。

I3C フレームは、常に少なくともスタートコンディション、ヘッダ、データ、およびストップコンディションを含みます。スタートコンディションに続くヘッダは、バスアービトレーションを行うためのものです。マスタは、ヘッダを用いてスレーブデバイスを指定します。スレーブデバイスは、ヘッダアービトレーションを複数の目的（In-band 割り込み、セカンダリマスタ機能）で使用する場合があります。

共通コマンドコード (CCC) は、HDR（ハイデータレート）モードに遷移するために使用します。HDR メッセージに対する I3C バスの動作が、旧来の I²C フォーマットに準拠しないということを理解することは重要です。

I3C は、その時の I3C バスの制御をただ一つのマスタに対してのみ許容します。マスタの役割を一つのデバイスから他のデバイスに受け渡す機能を備えています。

30.3.3.3 マスタモード通信フロー

30.3.3.3.1 I²C マスタ送信フロー (シングルバッファ転送)




図 30.143 I²C マスタ送信のフローチャート例 (シングルバッファ転送)

30.3.3.3.2 I²C マスタ受信フロー (シングルバッファ転送)




図 30.144 I²C マスタ受信のフローチャート例 (7 ビットアドレスフォーマット、1 または 2 バイト受信時)




図 30.145 I2C マスタ受信のフローチャート例 (7 ビットアドレスフォーマット、3 バイト以上受信時)

30.3.3.3.3 I3C マスタ送信フロー（通常 FIFO バッファ転送）

I3C 通常 FIFO バッファ転送のマスタ送信フローは、レガシー I²C、SDR（プライベート転送、ブロードキャスト CCC、ダイレクト CCC）、HDR-DDR、HDR-TSP/TSL に共通です。




図 30.146 I3C マスタ送信のフローチャート例（通常 FIFO バッファ転送）

30.3.3.3.4 I3C マスタ受信フロー（通常 FIFO バッファ転送）

I3C 通常 FIFO バッファ転送のマスタ受信フローは、レガシー I²C、SDR（プライベート転送、ブロードキャスト CCC、ダイレクト CCC）、HDR-DDR、HDR-TSP/TSL に共通です。




図 30.147 I3C マスタ受信のフローチャート例 (通常 FIFO バッファ転送)

30.3.3.3.5 I3C マスタ送信フロー（優先 FIFO バッファ転送）




図 30.148 I3C マスタ送信のフローチャート例（優先 FIFO バッファ転送）

30.3.3.3.6 I3C マスタ受信フロー (優先 FIFO バッファ転送)




図 30.149 I3C マスタ受信のフローチャート例 (優先 FIFO バッファ転送)

30.3.3.3.7 I3C マスタ IBI 受信フロー




図 30.150 I3C マスタ IBI 受信のフローチャート例

30.3.3.3.8 I3C マスタウェイクアップフロー




図 30.151 I3C マスタウェイクアップの使用例

30.3.3.4 スレーブモード通信フロー

30.3.3.4.1 I²C スレーブ送信フロー (シングルバッファ転送)




図 30.152 I²C スレーブ送信のフローチャート例 (シングルバッファ転送)

30.3.3.4.2 I²C スレーブ受信フロー (シングルバッファ転送)




図 30.153 I²C スレーブ受信のフローチャート例 (シングルバッファ転送)

30.3.3.4.3 I3C スレーブ送信フロー (通常 FIFO バッファ転送)

I3C 通常 FIFO バッファ転送のスレーブ送信フローは、レガシー I²C、SDR (プライベート転送、ブロードキャスト CCC、ダイレクト CCC)、HDR-DDR、HDR-TSP/TSL に共通です。




図 30.154 I3C スレーブ送信のフローチャート例 (通常 FIFO バッファ転送)

30.3.3.4.4 I3C スレーブ受信フロー (通常 FIFO バッファ転送)

I3C 通常 FIFO バッファ転送のスレーブ受信フローは、レガシー I²C、SDR (プライベート転送、ブロードキャスト CCC、ダイレクト CCC)、HDR-DDR、HDR-TSP/TSL に共通です。




図 30.155 I3C スレーブ受信のフローチャート例 (通常 FIFO バッファ転送)

30.3.3.4.5 I3C スレーブ IBI 送信フロー




図 30.156 I3C スレーブ IBI 送信のフローチャート例

30.3.3.4.6 I3C スレーブウェイクアップフロー




図 30.157 I3C スレーブウェイクアップの使用例 (スレーブアドレス一致に起因するウェイクアップ割り込みによるウェイクアップリカバリの場合)

30.4 割り込み要因

I3C が発行する割り込み要求を、以下に示します。

30.4.1 概要

I3C には、表 30.18 に示す割り込み要因があります。

表 30.18 割り込み発生 (1/2)

シンボル	割り込み要因	対応			
		I2C	I3CM	I3C2M	I3CS
I3C_RESP	通常応答キューフル	—	✓	✓	✓

表 30.18 割り込み発生 (2/2)

シンボル	割り込み要因	対応			
		I2C	I3CM	I3C2M	I3CS
I3C_CMD	通常コマンドキューエンプティ	—	✓	✓	✓
I3C_IBI	通常 IBI キューエンプティ/フル	—	✓	✓	✓
I3C_RX	通常受信データバッファフル	✓	✓	✓	✓
I3C_TX	通常送信データバッファエンプティ	✓	✓	✓	✓
I3C_RCV	通常受信ステータスキューフル	—	—	✓	✓
I3C_HRESP	優先応答キューフル	—	✓	✓	—
I3C_HCMTD	優先コマンドキューエンプティ	—	✓	✓	—
I3C_HRX	優先受信データバッファフル	—	✓	✓	—
I3C_HTX	優先送信データバッファフル	—	✓	✓	—
I3C_TEND	送信終了	✓	—	—	—
I3C_EEI	回復不能内部エラー	—	✓	✓	✓
	通常転送エラー	—	✓	✓	✓
	通常転送中断	—	✓	✓	✓
	優先転送エラー	—	✓	✓	—
	優先転送中断	—	✓	✓	—
	スタートコンディション検出	✓	✓	✓	✓
	ストップコンディション検出	✓	✓	✓	✓
	HDR 終了パターン検出	—	✓	✓	✓
	NACK 検出	✓	—	—	—
	アービトレーションロスト	✓	—	—	—
I3C_STEV	同期タイミング	—	✓	✓	✓
I3C_MREFOVF	MREF カウンタオーバーフロー	—	✓	✓	—
I3C_MREFCPT	MREF キャプチャ	—	✓	✓	—
I3C_AMEV	追加マスタによるバスイベント	—	✓	✓	—
I3C_WU	ウェイクアップコンディション検出	✓	✓	✓	✓

注. ✓: 対応
—: 非対応

注. I²C: I²C マスタ/スレーブ (シングルバッファ)
I3CM: I3C マスタ
I3C2M: I3C セカンダリマスタ
I3CS: I3C スレーブ

注. CPU による周辺モジュールへの書き込み命令の実行と、実際にモジュールに書き込まれるタイミングとの間には、遅延時間があります。割り込みフラグをクリアした場合は、関連するフラグを再度読み出し、クリア処理の完了を確認した後、割り込み処理から復帰させてください。モジュールへの書き込み完了を確認せずに割り込み処理から復帰させた場合、再度同一の割り込みが発生する可能性があります。

I2C プロトコルモード:

- I3C_TX はエッジ検出割り込みであるため、クリアの必要はありません。また、NTST.TDBEF0 フラグ (I3C_TX の条件) は、NTDTBP0 への送信データの書き込み、あるいはストップコンディションの検出 (BST.SPCNDDF フラグ = 1) で自動的に 0 になります。

- I3C_RX はエッジ検出割り込みであるため、クリアの必要はありません。また、NTST.RDBFF0 フラグ (I3C_RX の条件) は、NTDTBP0 レジスタからのデータの読み出しで自動的に 0 になります。

I3C プロトコルモード:

詳細については、各フラグ、各ビットの詳細説明を参照してください。

- I3C_CMD、I3C_TX、I3C_HCMTD、I3C_HTX、I3C_IBI (I3C スレーブ) 割り込みは、次の条件でクリアされます。
DMAC/DTC による直近の書き込みアクセスが完了したとき
CPU により 1 のステータスを読み込んだ後、本ビットに 0 を書いたとき
- I3C_RESP、I3C_IBI (I3C マスタ)、I3C_RX、I3C_RCV、I3C_HRESP、I3C_HRX 割り込みは、次の条件でクリアされます。
DMAC/DTC による直近の読み出しアクセスが完了したとき
CPU により 1 のステータスを読み込んだ後、本ビットに 0 を書いたとき

30.4.2 バッファフル割り込み／エンプティ割り込みのバッファ動作

対応する IR フラグが 1 のときに、バッファフル割り込み／エンプティ割り込みの発生条件が成立した場合、割り込み要求は ICU へ出力されず、内部に保存されます (1 要因あたり 1 要求を内部に保持できます)。

IELSRn.IR フラグが 0 になると、ICU に対して保持していた割り込み要求を出力します。通常の使用状態では、内部的に保存されていた割り込み要求が自動的にクリアされます。内部的に保持されていた割り込み要求は、対応する周辺側の割り込み許可ビットを 0 にすることでもクリアが可能です。

30.5 イベントリンク出力機能

I3C は、ELC に対して以下の要因によってイベント出力を行います。

(1) 通信イベント

通信イベント (アービトレーションロスト検出、NACK 検出、タイムアウト検出、スタートコンディション検出、ストップコンディション検出) が発生すると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(2) 受信データバッファフル

受信データレジスタが受信データフルになると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(3) 送信データバッファエンプティ

送信データレジスタが送信データエンプティになると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(4) 送信終了

転送が終了すると、対応するイベント信号を ELC によって他のモジュールに出力できます。

その他のイベントも使用可能です。詳細については、「[17. イベントリンクコントローラ \(ELC\)](#)」の「[18.2.3 ELSRn: イベントリンク設定レジスタ n](#)」を参照してください。

30.5.1 割り込み処理とイベントリンクの関係

I3C モジュールは、4 種類の割り込み、すなわち通信イベント割り込み (アービトレーションロスト検出、NACK 検出、タイムアウト検出、スタートコンディション検出、またはストップコンディション検出)、受信データバッファフル割り込み、送信データバッファエンプティ割り込み、および送信終了割り込みを生成します。これらの各割り込みには、割り込み信号の許可または禁止を制御する許可ビットがあります。対応する許可ビットが許可に設定されている場合に割り込み要因の条件が成立すると、CPU に対して割り込み要求信号が出力されます。

割り込み要因が発生すると、割り込み許可ビットの設定にかかわらず、対応するイベントリンク出力信号が ELC によって他のモジュールにイベント信号として出力されます。各割り込み要因については、「[30.4.1. 概要](#)」を参照してください。

30.6 リセットの説明

表 30.19 各コンディション発行時のリセット、レジスタ、機能の状態 (1) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			RI3CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
PRTS	PRTMD	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
BCTL	BUSE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSM	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	ABT	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	BMDS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	INCBA	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
MSDVAD	MDYADV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	MDYAD[6:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
RSTCTL	INTRLST	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HRDBRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HTDBRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HRSPQRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HCMDQRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSQRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	IBIQRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RDBRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TDBRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSPQRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CMDQRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RI3CRST	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
PRSST	PRSSTWP	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TRMD	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CRMS ^(注1)	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

表 30.19 各コンディション発行時のリセット、レジスタ、機能の状態 (1) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
INST	INEF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
INSTE	INEE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
INIE	INEIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
INSTFC	INEFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
DVCT	IDX[4:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
IBINCTL	NRSIRCTL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	NRMRACTL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
BFCTL	HSME	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	FMPE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SMBS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SCSYNE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SALE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	NALE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	MALE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

注 1. I3C モードでは、CRMS は INTRST によってリセットされません。I2C モードでは、CRMS は INTRST によってリセットされません。

表 30.20 各コンディション発行時のリセット、レジスタ、機能の状態 (2) (1/3)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMQQRST	HRSPQRST	HTDBRST	HRDBRST
SVCTL	SVAE[2]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SVAE[1]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SVAE[0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HOAE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DVIDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HSMCE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	GCAE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
REFCKCTL	IREFCKS[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
STDBR	DSBRPO	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SBRHP[5:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SBRLP[5:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SBRHO[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SBRLO[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
EXTBR	EBRHP[5:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	EBRLP[5:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	EBRHO[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	EBRLO[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
BFRECDT	FRECYC[8:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
BAVLCDT	AVLCYC[8:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
BIDLCDT	IDLCYC[17:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

表 30.20 各コンディション発行時のリセット、レジスタ、機能の状態 (2) (2/3)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
OUTCTL	SDODCS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SDOD[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	EXCYC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SOCWP	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SCOC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SDOC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
INCTL	SDID[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DNFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DNFS[3:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
TMOCTL	TOMDS[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TOHCTL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TOLCTL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TODTS[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
WUCTL	WUFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	WUFSYNE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	WUANFS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	WUACKS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
ACKCTL	ACKTWP	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	ACKT	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	ACKR	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
SCSTRCTL	RWE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	ACKTWE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

表 30.20 各コンディション発行時のリセット、レジスタ、機能の状態 (2) (3/3)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
SCSTLCTL	ACKPE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	PARPE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	AAPE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	STLCYC[15:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
SVTDLG0	STDLG[15:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 30.21 各コンディション発行時のリセット、レジスタ、機能の状態 (3) (1/3)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
STCTL	STOE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
ATCTL	CDIV[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	AMEOE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	MREFOE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	ATTRGS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
ATTRG	ATSTRG	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
ATCCNTE	ATCE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
CNDCTL	SPCND	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SRCND	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	STCND	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
NCMDQP	NCMDQP[31:0]	リセット	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持
NRSPQP	NRSPQP[31:0]	リセット	リセット	リセット	保持	リセット	保持	保持	保持	保持	保持	保持	保持	保持
NTDTBP0	NTDTBP0[31:0]	リセット	リセット	リセット	保持	保持	リセット	リセット	保持	保持	保持	保持	保持	保持

表 30.21 各コンディション発行時のリセット、レジスタ、機能の状態 (3) (2/3)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
NIBIQP	NIBIQP[31:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	リセット	保持	保持	保持	保持
NRSQP	NRSQP[31:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	リセット	保持	保持	保持	保持
HCMDQP	HCMDQP[31:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	リセット	保持	保持	保持
HRSPQP	HRSPQP[31:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	リセット	保持	保持
HTDTBP	HTDTBP[31:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	リセット	リセット
NQTHCTL	IBIQTH[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	IBIDSSZ[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSPQTH[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CMDQTH[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
NTBTHCTL0	RXSTTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TXSTTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RXDBTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TXDBTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
NRQTHCTL	RSQTH[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
HQTHCTL	RSPQTH[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CMDQTH[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
HTBTHCTL	RXSTTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TXSTTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RXDBTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TXDBTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

表 30.21 各コンディション発行時のリセット、レジスタ、機能の状態 (3) (3/3)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
BST	WUCNDDF	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TODF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	ALF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TENDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	NACKDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HDREXDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SPCNDDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	STCNDDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
BSTE	WUCNDDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TODE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	ALE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TENDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	NACKDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HDREXDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SPCNDDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	STCNDDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 30.22 各コンディション発行時のリセット、レジスタ、機能の状態 (4) (1/3)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
BIE	WUCNDDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TODIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	ALIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TENDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	NACKDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HDREXDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SPCNDDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	STCNDDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
BSTFC	WUCNDDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TODFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	ALFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TENDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	NACKDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HDREXDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SPCNDDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	STCNDDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

表 30.22 各コンディション発行時のリセット、レジスタ、機能の状態 (4) (2/3)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ												
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST	
NTST	RSQFF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	リセット	保持	保持	保持	保持
	TEF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TABTF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSPQFF	リセット	リセット	リセット	保持	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CMDQEF	リセット	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	IBIQEFF	リセット	リセット	リセット	保持	保持	保持	保持	保持	リセット	保持	保持	保持	保持	保持
	RDBFF0	リセット	リセット	リセット	保持	保持	保持	リセット	保持	保持	保持	保持	保持	保持	保持
	TDBEF0	リセット	リセット	リセット	保持	保持	リセット	保持	保持	保持	保持	保持	保持	保持	保持
NTSTE	RSQFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TEE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TABTE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSPQFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CMDQEE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	IBIQEFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RDBFE0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TDBEE0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

表 30.22 各コンディション発行時のリセット、レジスタ、機能の状態 (4) (3/3)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
NTIE	RSQFIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TEIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TABTIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSPQFIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CMDQEIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	IBIQEFIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RDBFIE0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TDBEIE0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 30.23 各コンディション発行時のリセット、レジスタ、機能の状態 (5) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
NTSTFC	RSQFFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TEFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TABTFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSPQFFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CMDQEFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	IBIQEFFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RDBFFC0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TDBEFC0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

表 30.23 各コンディション発行時のリセット、レジスタ、機能の状態 (5) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
HTST	TEF	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TABTF	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSPQFF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	リセット	保持	保持
	CMDQEF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	リセット	保持	保持	保持
	RDBFF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	リセット
	TDBEF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	リセット	保持
HTSTE	TEE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TABTE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSPQFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CMDQEE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RDBFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TDBEE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
HTIE	TEIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TABTIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSPQFIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CMDQEIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RDBFIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TDBEIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 30.24 各コンディション発行時のリセット、レジスタ、機能の状態 (6) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ											
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST
HTSTFC	TEFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TABTFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RSPQFFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	CMDQEFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	RDBFFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TDBEFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
BCST	BIDLF	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	BAVLF	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	BFREF	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
SVST	SVAF[2]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SVAF[1]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SVAF[0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HOAF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DVIDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	HSMCF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	GCAF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
WUST	WUASYNF	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
MRCCT	MRCCT[31:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

表 30.24 各コンディション発行時のリセット、レジスタ、機能の状態 (6) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ												
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST	
DATBASm (m = 0~7)	DVTYP	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DVNACK[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DVDYAD[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DVIBITS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DVMRRJ	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DVSIRRJ	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DVIBIPL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DVADLS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	DVSTAD[9:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 30.25 各コンディション発行時のリセット、レジスタ、機能の状態 (7) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ												
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST	
EXDATBAS	EDTYP	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	EDNACK[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	EDDYAD[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	EDADLS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	EDSTAD[9:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
SDATBASn (n = 0~2)	SDDYAD[6:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SDIBIPL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SDADLS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SDSTAD[9:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

表 30.25 各コンディション発行時のリセット、レジスタ、機能の状態 (7) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ												
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST	
MSDCTm (m = 0~7)	RBCRn	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
SVDCT	JTBCRn	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	TDCR[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

注. リセット: リセットする (本レジスタに対応する FIFO をクリアする)

表 30.26 各コンディション発行時のリセット、レジスタ、機能の状態 (8) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ												
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST	
SDCTPIDL	SDCTPIDL[31:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
SDCTPIDH	SDCTPIDH[31:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
SVDVADn (n = 0~2)	SDYADV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SSTADV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SADLG	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SVAD[9:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
CSECMD	MSRQE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	SVIRQE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
CEACTST	ACTST[3:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
CMWLG	MWLG[15:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
CMRLG	IBIPSZ[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
	MRLG[15:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持
CETSTMD	TSTMD[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持

表 30.26 各コンディション発行時のリセット、レジスタ、機能の状態 (8) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ												
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST	
CGDVST	VDRSV[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	ACTMD[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	PRTE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	PNDINT[3:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
CMDSPW	MSWDR[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
CMDSPR	CDTTIM[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	MSRDR[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
CMDSPT	MRTE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	MRTTIM[23:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 30.27 各コンディション発行時のリセット、レジスタ、機能の状態 (9) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ												
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST	
CETSM	INAC[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	FREQ[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	SPTASYN[3:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	SPTSYN	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
CGHDCAP	TSLEN	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	TSPEN	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	DDREN	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	

表 30.27 各コンディション発行時のリセット、レジスタ、機能の状態 (9) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ												
			R13CRST	INTRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST	HCMDQRST	HRSPQRST	HTDBRST	HRDBRST	
CETSS	ICOVF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	ASYNE[3:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	SYNE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
BITCNT	BCNT[4:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
NQSTLV	IBISCNT[4:0]	リセット	リセット	リセット	保持	保持	保持	保持	リセット	保持	保持	保持	保持	保持	
	IBIQLV[7:0]	リセット	リセット	リセット	保持	保持	保持	保持	リセット	保持	保持	保持	保持	保持	
	RSPQLV[7:0]	リセット	リセット	リセット	保持	リセット	保持	保持	保持	保持	保持	保持	保持	保持	
	CMDQFLV[7:0]	リセット	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	
NDBSTLV0	RDBLV[7:0]	リセット	リセット	リセット	保持	保持	保持	リセット	保持	保持	保持	保持	保持	保持	
	TDBFLV[7:0]	リセット	リセット	リセット	保持	保持	リセット	保持	保持	保持	保持	保持	保持	保持	
NRSQSTLV	RSQLV[7:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	リセット	保持	保持	保持	保持	
HQSTLV	RSPQLV[7:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	リセット	保持	保持	
	CMDQLV[7:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	リセット	保持	保持	保持	
HDBSTLV	RDBLV[7:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	リセット	
	TDBFLV[7:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	リセット	保持	
PRSTDBG	SDOLV	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	SCOLV	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	SDILV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
	SCILV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
MSERRCNT	M2ECNT[7:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
SC1CPT	SC1C[15:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
SC2CPT	SC2C[15:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	
CECTL	CLKE	リセット	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	保持	

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

30.7 使用上の注意事項

30.7.1 動作クロックの設定

バスクロック (PCLK) と転送クロック (TCLK) との間には以下の周波数関係が必要です。

$$TCLK/2 \leq PCLK \leq TCLK$$

30.7.2 SCL 周波数クロックの設定

MIPI I3C 仕様 v1.0 の 5.1.2.4 章に説明されているように、バス構成に応じた SCL 周波数設定が必要になります。

I3C デバイスとレガシー I2C デバイスが混在したミックスバスでは、レガシー I2C デバイスが 50ns スパイクフィルタを備えていれば、I3C マスタは、SCL の High 期間を 50ns (tDIG_H_MIXED) 未満に設定することにより周波数を変更できます。

30.7.3 モジュールストップ機能

モジュールストップコントロールレジスタ B (MSTPCRB) により、I3C の動作を無効または有効にすることが可能です。リセット後の初期状態で、I3C モジュールは停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。

31. CAN フレキシブルデータレート (CANFD)

31.1 概要

フレキシブルデータレート付き CAN (CANFD) は以下の機能をサポートします。

- CAN フレキシブルデータレート(注1)

注 1. この機能は、クラシカル CAN 機能では使用できません。

CANFD モジュールは、各種アプリケーションの要件を満たすフレキシブルなメッセージバッファおよび FIFO 構造を持っています。本モジュールは、モジュールの高試験性能を実現する各種テストモードも提供し、パワーオンテストに使用可能です。

本仕様書は、CANFD モジュールについて説明します。

CANFD モードは CANFD をサポートする製品に限り利用可能です。

31.1.1 CANFD モジュール

表 31.1 CANFD モジュールの仕様 (1/2)

項目	仕様	
通信	CANFD ISO 11898-1 (2015) に準拠した CAN 機能	
プロトコルエンジンのバージョン	RS-CANFD_PE V3.0	
データ転送レート	CANFD(注1)	CAN チャネルごとにアービトレーションフェーズに最大 1 Mbps、データフェーズに最大 8 Mbps
	クラシカル CAN	最大 1 Mbps
周辺モジュールクロックの動作周波数	120 MHz (PCLKA) RAM クロック : 240 MHz (PCLKE)	
データリンクレイヤ (DLL) クロック	8 MHz~80MHz 以下のクロックを選択可能 <ul style="list-style-type: none"> ● CANMCLK : 外部発振器クロック ● CANFDCLK : CANFD コアクロック 	
入出力端子	CRXn/CTXn (n = 0, 1)	
CAN チャネル	2 チャネル	
選択可能な ID タイプ	11 ビットの標準 ID	
	11 ビットの標準 ID + 18 ビットの拡張 ID	
選択可能なフレームタイプ	データフレーム (RTR = 0) (CAN フレームと CANFD フレーム)	
	リモートフレーム (RTR = 1) (CAN フレームのみ)	
データフレームの変長データバイト数	DLC 範囲 : 0~F	
メッセージバッファ	最大 16 個の受信メッセージバッファ	
	チャンネルあたり 4 個の送信メッセージバッファ	
	チャンネルあたり 1 個の送信キュー 送信キューへの自動メッセージ転送をサポート	
FIFO 番号	2 個の受信 FIFO バッファ 1 個の COMMON FIFO を個々に下記のように設定可能 <ul style="list-style-type: none"> ● 受信 FIFO ● 送信 FIFO 	
送信用自動遅延インターバルタイム	遅延タイムは下記に適用可能 <ul style="list-style-type: none"> ● 送信 FIFO 	

表 31.1 CANFD モジュールの仕様 (2/2)

項目	仕様
拡張受信フィルタ	11 ビットおよび 29 ビットの CAN ID をサポート
	各エントリに、プログラム可能 29 ビット CAN ID アクセプタンスフィルタマスク
	各 FIFO および受信メッセージバッファに、プログラム可能ルーティング機能 (最大 2 つのルーティング先)
	RTR および IDE マスキング
	データ長コード (DLC) フィルタ
	メッセージバッファペイロードのオーバーロード保護
	ペイロードフィルタ
	通信中のアクセプタンスフィルタリスト (AFL) エントリ更新
一般ソフトウェアサポート	受信メッセージに自動ラベル情報付加 (上位ソフトウェアレイヤサポート用)
タイマ	TX および RX タイムスタンプ機能
パワーダウン機能	各 CAN ノードにモジュールスタートストップ機能 (チャンネルモードおよびグローバルスリープモード)
RAM	RAM ECC 保護 (2 ビットエラー検出および 1 ビットエラー訂正)
モジュールストップ機能	各チャンネルをモジュールストップ状態に設定して消費電力の削減が可能
TrustZone フィルタ	各チャンネルに対してセキュリティ属性とプリビレッジ属性の設定が可能

注 1. CANFD モードは CANFD をサポートする製品に限り利用可能です。




図 31.1 CANFD モジュールの概要

- CRXn/CTXn : CANFD モジュールの入出力端子
- プロトコルコントローラ :

バスアービトラクションや送受信時のビットタイミング、スタンプ処理、エラー処理などの CAN プロトコル処理を行います。

- **メッセージバッファ RAM (MBRAM) :**
本 RAM は、受信後のメッセージを格納するため、および通常のメッセージバッファまたは FIFO を使って送信するために使用されます。各メッセージエントリは、上位レイヤアプリケーション用およびタイムスタンプ用に個別の ID、データ長コード、データフィールド、メッセージポインタを持っています。
本 RAM は、メッセージアクセプタンスフィルタエントリを格納するのに使用されます。各アクセプタンスフィルタエントリは、上位レイヤアプリケーション用およびメッセージ方向ポインタ用に個別の ID、データ長コード、データフィールド、メッセージポインタを持っています。
- **アクセプタンスフィルタリスト RAM (AFLRAM) :**
受信メッセージのフィルタ処理を行います。アクセプタンスフィルタリスト RAM のエントリは、フィルタ処理に使用されます。
- **2つのタイマ :**
 - 受信タイムスタンプ機能
 - FIFO バッファ用送信セパレーション時間
- **割り込み発生回路 :**
各種グローバル割り込みおよびチャネル割り込みを発生します。
- **CAN 特殊機能レジスタ (SFR) :**
CAN 関連レジスタ : 「[31.2. レジスタの説明](#)」を参照してください。

31.1.2 クロックの制限事項

CAN 通信において、以下のクロックの制限事項を満たす必要があります。

- $PCLK/2 = PCLKA \geq CANFDCLK$
- $PCLK/2 = PCLKA \geq CANMCLK$

イベントの消失を避けるため、CAN エンジンのクロック (CANFDCLK または CANMCLK) の周波数は PCLKA クロック周波数より低くしなければなりません。

CAN メッセージの損失を避けるため、PCLKA は CAN 通信ボーレートに従った周波数のクロックに設定する必要があります。このボーレートと PCLKA クロックの間の制限を、[表 31.2](#) に示します。

表 31.2 クロックの制限事項

	ボーレート	PCLKA
CANFD	1 Mbps ノミナル 8 Mbps データ	PCLKA \geq 40 MHz
	500 Kbps ノミナル 5 Mbps データ	PCLKA \geq 32 MHz
クラシカル CAN	1 Mbps データ	PCLKA \geq 32 MHz

CANFDCLK と CANMCLK の周波数は、必要なボーレートに依存します。ボーレートの設定方法については、「[31.4.1.3. ボーレート](#)」を参照してください。

31.2 レジスタの説明

31.2.1 レジスタ表

RAM 領域 (CFDGAFLIDr, CFDGAFLMr, CFDGAFLP0r, CFDGAFLP1r, CFDRMBBCPb, CFDRFMBBCPb, CFDCFMBCP0, CFDTMBCPb, CFDTHLACC0, CFDTHLACC1, CFDRPGACCK) について示されるリセット値は、ハードウェアリセットの初期化後有効です。初期化処理の詳細は、「[31.4.2. ハードウェアリセット後の CAN モジュールの構成](#)」を参照してください。

8 ビットまたは 16 ビットサイズで RAM 領域に書き込みを行うと、RAM は ECC モジュールを介した 32 ビットアクセスが必要なため、CANFD モジュールはその RAM 位置にリードモディファイライトを実行します。

1 ビットエラーの場合は、正しいデータがライトバックされます。複数ビットエラーの場合は、不定データがライトバックされます。


レジスタが割り当てられていないアドレス空間のアクセスは禁止です。

レジスタが割り当てられていないアドレス空間からの読み出しデータは不定です。

31.2.2 CFDC0NCFG : ノミナルビットレートコンフィグレーションレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0000



ビット	シンボル	機能	R/W
9:0	NBRP[9:0]	チャンネル公称ポーレートプリスケアラ 公称ポーレートプリスケアラ分周比	R/W
16:10	NSJW[6:0]	再同期ジャンプ幅 0x00: 1 Tq 0x01: 2 Tq ⋮ 0x7E: 127 Tq 0x7F: 128 Tq	R/W
24:17	NTSEG1[7:0]	タイミングセグメント 1 0x00: 予約 0x01: 2 Tq 0x02: 3 Tq 0x03: 4 Tq ⋮ 0xFE: 255 Tq 0xFF: 256 Tq	R/W
31:25	NTSEG2[6:0]	タイミングセグメント 2 0x00: 予約 0x01: 2 Tq ⋮ 0x7E: 127 Tq 0x7F: 128 Tq	R/W

注: S-TYPE-3, P-TYPE-3

注: Tq はタイムクオンタム (time quantum) を表します。

本レジスタは、チャンネルの送受信公称ポーレートパラメータを設定します。

NBRP[9:0]ビット (チャンネル公称ポーレートプリスケアラ)

NBRP[9:0]ビットは、Tq (Time Quantum) に含まれる周辺バスクロック期間を定義するのに使用されます。

CH_OPERATION モードまたは CH_SLEEP モードのとき、これらのビットに書き込まないでください。

CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

NSJW[6:0]ビット (再同期ジャンプ幅)

NSJW[6:0]ビットは同期ジャンプ幅を指定します。1~128Tq の値が設定可能です。

CH_OPERATION モードまたは CH_SLEEP モードのとき、これらのビットに書き込まないでください。

CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

NTSEG1[7:0]ビット (タイミングセグメント 1)

NTSEG1[7:0]ビットは、正相エラーが起きた CAN バス上でエッジを補償するためにセグメント TSEG1 を設定します。これらのビットには、伝播時間セグメントが含まれます。

CH_OPERATION モードまたは CH_SLEEP モードのとき、これらのビットに書き込まないでください。

CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

また、Tq 値は 2~256 (2 と 256 を含む) の範囲で設定してください。詳細は、「[31.4.1.2. CAN のビットタイミング](#)」を参照してください。

NTSEG2[6:0]ビット (タイミングセグメント 2)

NTSEG2[6:0]ビットは、逆相エラーが起きた CAN バス上でエッジを補償するためにセグメント TSEG2 を設定します。

CH_OPERATION モードまたは CH_SLEEP モードのとき、これらのビットに書き込まないでください。

CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

また、Tq 値は 2~128 (2 と 128 を含む) の範囲で設定してください。

31.2.3 CFDC0CTR : コントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0004

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	ROM	BFT	—	—	—	CTMS[1:0]	CTME	ERRD	BOM[1:0]	—	TDCV FIE	SOCO IE	EOCO IE	TAIE		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ALIE	BLIE	OLIE	BORIE	BOEIE	EPIE	EWIE	BEIE	—	—	—	—	RTBO	CSLPR	CHMDC[1:0]	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1

ビット	シンボル	機能	R/W
1:0	CHMDC[1:0]	チャンネルモード制御 0 0: チャンネルオペレーションモード要求 0 1: チャンネルリセット要求 1 0: チャンネル halt 要求 1 1: 現在値を維持	R/W
2	CSLPR	チャンネルスリープ要求 0: チャンネルスリープ要求禁止 1: チャンネルスリープ要求許可	R/W
3	RTBO	バスオフからの復帰 0: チャンネルはバスオフからの復帰を強制されていない 1: チャンネルはバスオフからの復帰を強制されている	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	BEIE	バスエラー割り込み許可 0: バスエラー割り込み禁止 1: バスエラー割り込み許可	R/W
9	EWIE	エラーワーニング割り込み許可 0: エラーワーニング割り込み禁止 1: エラーワーニング割り込み許可	R/W
10	EPIE	エラーパッシブ割り込み許可 0: エラーパッシブ割り込み禁止 1: エラーパッシブ割り込み許可	R/W

ビット	シンボル	機能	R/W
11	BOEIE	バスオフ開始割り込み許可 0: バスオフ開始割り込み禁止 1: バスオフ開始割り込み許可	R/W
12	BORIE	バスオフ復帰割り込み許可 0: バスオフ復帰割り込み禁止 1: バスオフ復帰割り込み許可	R/W
13	OLIE	オーバーロード割り込み許可 0: オーバーロード割り込み禁止 1: オーバーロード割り込み許可	R/W
14	BLIE	バスロック割り込み許可 0: バスロック割り込み禁止 1: バスロック割り込み許可	R/W
15	ALIE	アービトレーションロスト割り込み許可 0: アービトレーションロスト割り込み禁止 1: アービトレーションロスト割り込み許可	R/W
16	TAIE	送信アボート割り込み許可 0: TX アボート割り込み禁止 1: TX アボート割り込み許可	R/W
17	EOCOIE	エラー発生カウンタオーバーフロー割り込み許可 0: エラー発生カウンタオーバーフロー割り込み禁止 1: エラー発生カウンタオーバーフロー割り込み許可	R/W
18	SOCOIE	成功発生カウンタオーバーフロー割り込み許可 0: 成功発生カウンタオーバーフロー割り込み禁止 1: 成功発生カウンタオーバーフロー割り込み許可	R/W
19	TDCVFIE ^(注1)	トランシーバ遅延補償違反割り込み許可 0: トランシーバ遅延補償違反割り込み禁止 1: トランシーバ遅延補償違反割り込み許可	R/W
20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
22:21	BOM[1:0]	チャンネルバスオフモード 0 0: 通常モード (ISO 11898-1 に準拠) 0 1: バスオフ開始で自動的に halt モードへ遷移 1 0: バスオフ終了で自動的に halt モードへ遷移 1 1: ソフトウェア要求により (バスオフ復帰期間中に) halt モードへ遷移	R/W
23	ERRD	チャンネルエラー表示 0: エラーコードの最初のセットのみ表示 1: 蓄積したエラーコードを表示	R/W
24	CTME	チャンネルテストモード許可 0: チャンネルテストモード禁止 1: チャンネルテストモード許可	R/W
26:25	CTMS[1:0]	チャンネルテストモード選択 0 0: 基本テストモード 0 1: リッスンオンリーモード 1 0: セルフテストモード 0 (外部ループバックモード) 1 1: セルフテストモード 1 (内部ループバックモード)	R/W
29:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
30	BFT	ビットフリップテスト 0: 受信ストリームの最初のデータビットを反転しない 1: 受信ストリームの最初のデータビットを反転する	R/W
31	ROM ^(注1)	制限付きオペレーションモード 0: 制限オペレーションモード禁止 1: 制限オペレーションモード許可	R/W

注. S-TYPE-3, P-TYPE-3

注 1. これらのビットは、クラシカル CAN 機能では使用できません。

チャンネルコントロールレジスタは、関連するチャンネルのモードを制御します。本チャンネルに接続された CAN バスでエラーが発生した場合、割り込みの発生を許可するのに使用されます。チャンネルをテストモードに設定するのにも使用されます。

CHMDC[1:0]ビット (チャンネルモード制御)

CHMDC[1:0]ビットを使用して、CAN チャンネルのモードを設定することができます。

CAN モードの遷移については「[31.3.3. チャンネルモード](#)」に詳述しています。

CHMDC[1:0]ビットの 11b への設定は無効です。CANFD モジュールが GL_HALT モードの場合、これらのビットは 10b か 01b にしか設定できません。これらのビットは CH_SLEEP モードでは設定できません。

これらのビットは、CFDC0CTR.BOM を設定することにより halt モードに遷移すると自動的に変更されます。

(CFDC0CTR.BOM = 01b でバスオフの開始時または CFDC0CTR.BOM = 10b でバスオフの終了時) CAN チャンネルが halt モードに入ったと同時に CPU が CFDC0CTR.CHMDC に書き込みを行うと、CPU の書き込みが最優先されます。

CFDC0CTR.CHMDC 値が 00b (オペレーションモード) の場合のみ、CAN チャンネルは、指定されたケースでチャンネルコントロールレジスタの CFDC0CTR.CHMDC の値を変更します。

CSLPR ビット (チャンネルスリープ要求)

CSLPR ビットが 1 のとき、対応する CAN チャンネルに対してスリープモード要求が発生します。

本ビットが 0 のとき、関連する CANFD チャンネルに対してスリープモードからの復帰要求が発生します。

関連する CANFD チャンネルが CH_RESET モードまたは CH_SLEEP モードの場合のみ本ビットへの書き込みを行ってください。

RTBO ビット (バスオフからの復帰)

CAN チャンネルのプロトコルコントローラがバスオフ状態になると、チャンネルコントロールレジスタの RTBO ビットを 1 にすることによりバスオフ状態からの復帰を強制できます。

最大 1 CAN ビット時間を統合するために、バスオフ状態からエラー状態に変わります。

RTBO ビットが 1 のとき、REC レジスタおよび TEC レジスタは初期化され、バスオフステータスビット (チャンネルバスオフ状態、CFDC0STS.BOSTS) が 0 になります。

REC レジスタおよび TEC レジスタ以外のレジスタは、本コマンドにより初期化されません。CFDC0CTR.BORIE が 1 の場合でも、このバスオフ状態からの復帰によって、バスオフ復帰割り込み要求は発生しません。

RTBO ビットは CH_SLEEP モードでは設定できません。バスオフ状態以外の状態で本ビットを 1 にしても無効で、ビットはただちにクリアされます。読むと常に 0 が読めます。

バスオフ復帰コマンドは、CFDC0CTR.BOM が 00b に設定されている場合のみ使用してください。

関連する CANFD チャンネルが CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。本ビットは、ソフトウェアにより自動的にクリアされます。

BEIE ビット (バスエラー割り込み許可)

BEIE ビットも CFDC0ERFL.BEF ビットも両方とも 1 の場合、エラー割り込み要求が発生します。

このビットは CH_SLEEP モードでは設定できません。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

EWIE ビット (エラーワーニング割り込み許可)

EWIE ビットも CFDC0ERFL.EWF ビットも両方とも 1 の場合、エラー割り込み要求が発生します。

EWIE ビットは CH_SLEEP モードでは設定できません。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

EPIE ビット (エラーパッシブ割り込み許可)

EPIE ビットも CFDC0ERFL.EPF ビットも両方とも 1 の場合、エラー割り込み要求が発生します。

EPIE ビットは CH_SLEEP モードでは設定できません。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

BOEIE ビット (バスオフ開始割り込み許可)

BOEIE ビットも CFDC0ERFL.BOEF ビットも両方とも 1 の場合、エラー割り込み要求が発生します。

BOEIE ビットは CH_SLEEP モードでは設定できません。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

BORIE ビット (バスオフ復帰割り込み許可)

BORIE ビットも CFDC0ERFL.BORF ビットも両方とも 1 の場合、エラー割り込み要求が発生します。

BORIE ビットは CH_SLEEP モードでは設定できません。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

OLIE ビット (オーバーロード割り込み許可)

OLIE ビットも CFDC0ERFL.OVLF ビットも両方とも 1 の場合、エラー割り込み要求が発生します。

CH_SLEEP モードのとき、本ビットに書き込まないでください。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

BLIE ビット (バスロック割り込み許可)

BLIE ビットも CFDC0ERFL.BLF ビットも両方とも 1 の場合、エラー割り込み要求が発生します。

CH_SLEEP モードのとき、本ビットに書き込まないでください。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

ALIE ビット (アービトレーションロスト割り込み許可)

ALIE ビットも CFDC0ERFL.ALF ビットも両方とも 1 の場合、エラー割り込み要求が発生します。

CH_SLEEP モードのとき、本ビットに書き込まないでください。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

TAIE ビット (送信アボート割り込み許可)

TAIE ビットが 1 で、対応する CAN チャンネルに属する TX MB からの送信アボートに成功した場合、割り込み要求が発生します。

CH_SLEEP モードのとき、本ビットに書き込まないでください。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

EOCOIE ビット (エラー発生カウンタオーバーフロー割り込み許可)

EOCOIE ビットが 1 で、対応する CAN チャンネルに属する CFDC0FDSTS.EOCO ビットが 1 の場合、エラー割り込み要求が発生します。

EOCOIE ビットは CH_SLEEP モードでは設定できません。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

SOCOIE ビット (成功発生カウンタオーバーフロー割り込み許可)

SOCOIE ビットが 1 で、対応する CAN チャンネルに属する CFDC0FDSTS.SOCO ビットが 1 の場合、エラー割り込み要求が発生します。

SOCOIE ビットは CH_SLEEP モードでは設定できません。関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。

TDCVFIE ビット (トランシーバ遅延補償違反割り込み許可)

TDCVFIE ビットが 1 で、対応する CAN チャンネルに属する CFDC0FDSTS.TDCVF ビットが 1 の場合、エラー割り込み要求が発生します。

TDCVFIE ビットは CH_SLEEP モードでは設定できません。

関連する CANFD チャンネルが CH_RESET モードの場合のみ本ビットへの書き込みを行ってください。クラシカル CAN モードのとき本ビットを設定しないでください。

注. このビットは、クラシカル CAN 機能では使用できません。

BOM[1:0]ビット (チャンネルバスオフモード)

BOM[1:0]ビットは、CANFD チャンネルのバスオフモードからの復帰のタイミングを制御します。

CH_SLEEP モードのとき、これらのビットに書き込まないでください。関連する CANFD チャンネルが CH_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

関連する CANFD チャンネルが CH_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

ERRD ビット (チャンネルエラー表示)

ERRD ビットは、チャンネルエラーフラグレジスタ (CFDC0ERFL) のエラーフラグビット[14:8]の表示モードを制御します。

ERRD ビットが 0 で、同時に 2 つ以上のエラーが起きると、エラーフラグビットが、同時に発生したエラーすべてに対して設定されます。CFDC0ERFL[14:8]がクリアされるまでこれ以上エラーフラグは立ちません。

CH_SLEEP モードのとき、ERRD ビットに書き込まないでください。関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。

CTME ビット (チャンネルテストモード許可)

CTME ビットは、チャンネルテストモードを有効にします。

CH_SLEEP モードのとき、本ビットに書き込まないでください。関連する CANFD チャンネルが CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。

CTMS[1:0]ビット (チャンネルテストモード選択)

CTMS[1:0]ビットは、必要なテストモードを選択するのに使用されます。

CH_SLEEP モードまたは CH_RESET モードのとき、これらのビットに書き込まないでください。関連する CANFD チャンネルが CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

これらのビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

BFT ビット (ビットフリップテスト)

BFT ビットは、プロトコルコントローラの内部 CRC 生成器ロジックをチェックします。

受信中の CAN メッセージデータストリームの第 1 ビット (ID ビット) を反転するので、内部で生成した CRC 結果がフレームの受信した CRC 値と一致しくなくなります。本機能を使用する場合、(反転のため) CRC エラーではなくスタッフエラーを受信する可能性があるため、ビットスタッフィングルールを参照してください。

内部で生成した CRC 値は、常に下記のレジスタで確認できます。

- CFDC0ERFL.CRCREG (クラシカル CAN フレーム)
- CFDC0FDCRC.CRCREG (CANFD フレーム) (注1)

注 1. この機能は、クラシカル CAN 機能では使用できません。

本ビットを使用する上ではいくつかの制限があります。

他の CAN ノードが基準メッセージを送信し、受信ノードは着信ビットストリームの 1 つのビットを反転可能です。

注. 送信部と受信部のモードでは同じ CRC 生成器が共有されるため、テストするときにモードを別々に検討する必要はありません。

BFT ビット (ビットストリームの第 1 ビットを反転する新規の制御信号) および CTME ビットが 1 でありかつ CFDC0CTR.CTMS が 0x00 のとき、ビットフリップテストモードが有効です。

この機能を送信ノードで使用すると、ビットエラーまたはアービトラクションロストが発生します。

CH_SLEEP モードのとき、BFT ビットに書き込まないでください。セルフテストモード 1 (内部ループバックモード) のときは、この機能を使わないでください。関連する CANFD チャンネルが CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

ROM ビット (制限付きオペレーションモード)

ROM ビットおよび CTME ビットが両方とも 1 の場合、制限付きのオペレーションモードが有効になります。本モードは、基本テストモード (CFDC0CTR.CTMS[1:0] = 00b) でのみ使用してください。

ROM ビットは CH_SLEEP モードでは設定できません。関連する CANFD チャンネルが CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。クラシカル CAN モードのとき本ビットを設定しないでください。

注. このビットは、クラシカル CAN 機能では使用できません。

31.2.4 CFDC0STS : ステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0008

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TEC[7:0]							REC[7:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	ESIF	COMSTS	RECSTS	TRMSTS	BOSTS	EPSTS	CSLPSTS	CHLTSTS	CRSTSTS
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1

ビット	シンボル	機能	R/W
0	CRSTSTS	チャンネルリセットステータス 0: チャンネルはリセットモード中ではない 1: チャンネルはリセットモード中	R
1	CHLTSTS	チャンネル halt ステータス 0: チャンネルは halt モード中ではない 1: チャンネルは halt モード中	R
2	CSLPSTS	チャンネルスリープステータス 0: チャンネルはスリープモード中ではない 1: チャンネルはスリープモード中	R
3	EPSTS	チャンネルエラーパッシブステータス 0: チャンネルはエラーパッシブ状態ではない 1: チャンネルはエラーパッシブ状態	R
4	BOSTS	チャンネルバスオフステータス 0: チャンネルはバスオフ状態ではない 1: チャンネルはバスオフ状態	R
5	TRMSTS	チャンネル送信ステータス 0: チャンネルは送信中ではない 1: チャンネルは送信中	R
6	RECSTS	チャンネル受信ステータス 0: チャンネルは受信中ではない 1: チャンネルは受信中	R
7	COMSTS	チャンネル通信ステータス 0: チャンネルは通信可状態ではない 1: チャンネルは通信可状態	R
8	ESIF(注1)	エラー状態表示フラグ 0: ESI フラグが設定されているときに CANFD メッセージは 1 つも受信されていない 1: ESI フラグが設定されているときに少なくとも 1 つの CANFD メッセージが受信された	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
23:16	REC[7:0]	受信エラー数 これらのビットは、受信中の CAN チャンネルのエラー状態によってカウンタ値を増減させます。	R

ビット	シンボル	機能	R/W
31:24	TEC[7:0]	送信エラー数 これらのビットは、送信中の CAN チャンネルのエラー状態によってカウンタ値を増減させます。	R

注. S-TYPE-3, P-TYPE-3

注 1. このビットは、クラシカル CAN 機能では使用できません。

チャンネルステータスレジスタは、関連するチャンネルのモード、エラー状態および送受信状態を、送受信エラー数の値とともに示します。

CRSTSTS ビット (チャンネルリセットステータス)

CRSTSTS ビットは、関連する CAN チャンネルがリセットモードかどうかを示します。

本ビットは、関連する CAN チャンネルがチャンネルリセットモードになると自動的に 1 になります。モードがリセットモードからスリープモードに遷移しても、CRSTSTS ビットは 1 のままです。

本ビットは、スリープモードへの遷移の場合を除いて、関連する CAN チャンネルがチャンネルリセットモードを抜けると自動的にクリアされます。

CHLTSTS ビット (チャンネル halt ステータス)

CRSTSTS ビットは、関連する CAN チャンネルが halt モードかどうかを示します。

本ビットは、関連する CAN モジュールが halt モードになると自動的に 1 になり、halt モードを抜けると自動的にクリアされます。

CSLPSTS ビット (チャンネルスリープステータス)

CSLPSTS ビットは、関連する CAN チャンネルがスリープモードかどうかを示します。

本ビットは、関連する CANFD チャンネルがスリープモードになると自動的に 1 になり、スリープモードを抜けると自動的にクリアされます。

EPSTS ビット (チャンネルエラーパッシブステータス)

EPSTS ビットは、関連する CANFD チャンネルがエラーパッシブ状態になったかどうかを示します。

本ビットは、CAN 送受信カウンタレジスタの値が 0x7F を超えた場合自動的に 1 になります。

本ビットは、関連する CANFD チャンネルがエラーパッシブ状態を抜けるかリセットモードになると自動的にクリアされます。

BOSTS ビット (チャンネルバスオフステータス)

BOSTS ビットは、関連する CANFD チャンネルがエラーバスオフ状態になったかどうかを示します。

本ビットは、関連する CAN 送信エラー数レジスタの値が 0xFF を超え、関連する CANFD チャンネルがバスオフ状態になる (CAN 送信エラー数レジスタ > 0xFF) と自動的に 1 になります。

本ビットは、関連する CANFD チャンネルがバスオフ状態を抜けると自動的にクリアされます。

TRMSTS ビット (チャンネル送信ステータス)

TRMSTS ビットは、関連する CANFD チャンネルがメッセージを送信中かどうかを示します。

本ビットは、関連する CANFD チャンネルが送信ノードとして動作するかバスオフ状態になると自動的に 1 になります。

本ビットは、関連する CANFD チャンネルがバスアイドル状態になるか受信ノードとして動作開始すると自動的にクリアされます。

RECSTS ビット (チャンネル受信ステータス)

RECSTS ビットは、関連する CANFD チャンネルがメッセージを受信中かどうかを示します。

本ビットは、関連する CANFD チャンネルが受信ノードとして動作中の場合、自動的に 1 になります。

本ビットは、関連する CANFD チャンネルがバスアイドル状態になるか送信ノードとして動作開始すると自動的にクリアされます。

COMSTS ビット (チャネル通信ステータス)

COMSTS ビットは、関連する CANFD チャネルが通信可能状態かどうかを示します。

本ビットは、リセットモードか halt モードを抜けて、11 個の連続レセシブビットの検出後、関連する CANFD チャネルが通信可能状態であると、自動的に 1 になります。

本ビットは、関連する CANFD チャネルが CH_RESET モードまたは CD_HALT になると自動的にクリアされます。

注. 本ビットはバスオフ状態中 1 です。

ESIF ビット (エラー状態表示フラグ)

ESIF ビットは、ESI ビットがエラーのない受信 CAN メッセージに対してレセシブとしてサンプリングされると 1 になります。ループバックモードまたはミラーモード時、自分で送信したメッセージが受信メッセージと見なされます。

CANFD チャネルからの設定と書き込みによるクリアが同時に起きた場合は、ビットは 1 になります。

また、0 を書くことによってクリアされます。本ビットは、関連する CANFD チャネルが CH_RESET モードになると自動的にクリアされます。

関連する CANFD チャネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

注. このビットは、クラシカル CAN 機能では使用できません。

REC[7:0] ビット (受信エラー数)

REC[7:0] ビットは、受信中の CANFD チャネルのエラー状態によってカウンタ値を増減させ、REC エラーカウンタの値を表示します。

バスオフ状態時の値は不定になります。

これらのビットは、CANFD モジュールが GL_RESET モードになるか、CANFD チャネルが CH_RESET モードになると自動的にクリアされます。

TEC[7:0] ビット (送信エラー数)

TEC[7:0] ビットは、送信中の CANFD チャネルのエラー状態によってカウンタ値を増減させ、TEC エラーカウンタの値を表示します。

テストモード時でかつ CANFD チャネルが CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

これらのビットは、CANFD モジュールが GL_RESET モードになるか、CANFD チャネルが CH_RESET モードになると自動的にクリアされます。

31.2.5 CFDC0ERFL : エラーフラグレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x000C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CRCREG[14:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	ADER R	B0ER R	B1ER R	CERR	AERR	FERR	SERR	ALF	BLF	OVLf	BORf	BOEF	EPF	EWf	BEF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BEF	バスエラーフラグ 0: チャンネルバスエラー未検出 1: チャンネルバスエラー検出	R/W
1	EWf	エラーワーニングフラグ 0: チャンネルエラーワーニング未検出 1: チャンネルエラーワーニング検出	R/W
2	EPF	エラーパッシブフラグ 0: チャンネルエラーパッシブ未検出 1: チャンネルエラーパッシブ検出	R/W
3	BOEF	バスオフ開始フラグ 0: チャンネルバスオフ開始未検出 1: チャンネルバスオフ開始検出	R/W
4	BORF	バスオフ復帰フラグ 0: チャンネルバスオフ復帰未検出 1: チャンネルバスオフ復帰検出	R/W
5	OVLf	オーバーロードフラグ 0: チャンネルオーバーロード未検出 1: チャンネルオーバーロード検出	R/W
6	BLF	バスロックフラグ 0: チャンネルバスロック未検出 1: チャンネルバスロック検出	R/W
7	ALF	アービトレーションロストフラグ 0: チャンネルアービトレーションロスト未検出 1: チャンネルアービトレーションロスト検出	R/W
8	SERR	スタッフエラー 0: チャンネルスタッフエラー未検出 1: チャンネルスタッフエラー検出	R/W
9	FERR	フォームエラー 0: チャンネルフォームエラー未検出 1: チャンネルフォームエラー検出	R/W
10	AERR	ACK エラー 0: チャンネル ACK エラー未検出 1: チャンネル ACK エラー検出	R/W
11	CERR	CRC エラー 0: チャンネル CRC エラー未検出 1: チャンネル CRC エラー検出	R/W
12	B1ERR	ビット 1 エラー 0: チャンネルビット 1 エラー未検出 1: チャンネルビット 1 エラー検出	R/W
13	B0ERR	ビット 0 エラー 0: チャンネルビット 0 エラー未検出 1: チャンネルビット 0 エラー検出	R/W
14	ADERR	ACK デリミタエラー 0: チャンネル ACK デリミタエラー未検出 1: チャンネル ACK デリミタエラー検出	R/W
15	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
30:16	CRCREG[14:0]	CRC レジスタ値 これらのビットは、CAN2.0 CAN フレームに対して計算された CRC 値を示します。	R
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

チャンネルエラーフラグレジスタは、関連する CAN チャンネルエラー割り込み許可レジスタの設定にかかわらず検出可能な各種エラー条件の状態を示します。それらのレジスタは、CAN チャンネルにより検出可能な各種バスエラーの状態も示します。各エラー条件がいつ発生するかを確認するには CAN 仕様 (ISO 11898-1) を参照してください。

本レジスタについては、ソフトウェアによりクリア可能なのは1ビットのみです。ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは1のままです。

アセンブリ言語で CFDC0ERFL.BEF ビットをクリアする例：

```
mov.b #0x0FE, CFDC0ERFL ;
```

BEF ビット (バスエラーフラグ)

BEF ビットは、本レジスタのビット[14:8]により示される CAN チャネルバスエラー状態が検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットは、バスエラー検出時自動的に設定され、また関連する CANFD チャネルが CH_RESET モードになると自動的にクリアされます。

CAN チャネルからの設定と書き込みによるクリアが同時に起きた場合は、ビットは 1 に設定されます。

関連する CANFD チャネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

EWF ビット (エラーワーニングフラグ)

EWF ビットは、CAN チャネルに対してエラーワーニング条件が検出されたかどうかを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットは、TEC または REC が 0x5F を超えると自動的に 1 になります。

本ビットが 1 になるのは、TEC または REC が初めて 0x5F を超えた場合のみです。したがって、TEC または REC が > 0x5F のままで EWF ビットがソフトウェアによりクリアされた場合、TEC と REC の両方が 0x60 以下になるか、または TEC または REC が再び 0x5F から > 0x5F になるまで、本ビットは再び 1 になりません。

1 になる条件と 0 になる条件が同時に発生した場合、ビットは 1 になります。本ビットは、関連する CANFD チャネルが CH_RESET モードになると自動的にクリアされます。

関連する CANFD チャネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

EPF ビット (エラーパッシブフラグ)

EPF ビットは、CAN チャネルのエラーパッシブ状態が検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットは、CAN エラー状態がパッシブ状態になると自動的に 1 になります。

本ビットが 1 になるのは、TEC または REC が初めて 0x7F を超えた場合のみです。したがって、TEC または REC が > 0x7F のままで本ビットがソフトウェアによりクリアされた場合、TEC と REC の両方が 0x80 以下になるか、または TEC または REC が再び ≤ 0x7F から > 0x7F になるまで、本ビットは再び 1 になりません。

1 になる条件と 0 になる条件が同時に発生した場合、ビットは 1 になります。本ビットは、関連する CANFD チャネルが CH_RESET モードになると自動的にクリアされます。

関連する CANFD チャネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

BOEF ビット (バスオフ開始フラグ)

BOEF ビットは、CAN チャネルのバスオフ開始状態が検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットは、CAN エラー状態がバスオフ状態になると自動的に 1 になります。

本ビットは、関連する CANFD チャネルが CH_RESET モードになると自動的にクリアされます。1 になる条件と 0 になる条件が同時に発生した場合、ビットは 1 になります。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

BORF ビット (バスオフ復帰フラグ)

BORF ビットは、CAN チャンネルのバスオフ復帰状態が検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

CAN チャンネルが、下記の条件下で、バスオフ状態から復帰した場合、本ビットは自動的に 1 になります。

- CFDC0CTR.BOM が 00b で、通常復帰 (11 個の連続レセシブビット x128 回検出) が発生したとき
- CFDC0CTR.BOM が 10b で、通常復帰 (11 個の連続レセシブビット x128 回検出) が発生したとき
- CFDC0CTR.BOM が 11b で、通常復帰 (11 個の連続レセシブビット x128 回検出) が発生したとき

CAN チャンネルが、下記の条件下で、バスオフ状態から復帰した場合、本ビットは 1 になりません。

- CAN リセットモードが要求されたとき
- CFDC0CTR.RTBO が 1 に設定されたとき (CAN チャンネルはエラーアクティブに戻る)
- CFDC0CTR.BOM が 01b のとき
- CFDC0CTR.BOM が 11b で、CAN チャンネルがバスオフ状態終了に達する前に Halt 要求がアサートされたとき

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。1 になる条件と 0 になる条件が同時に発生した場合、フラグは 1 になります。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

OVLf ビット (オーバーロードフラグ)

OVLf ビットは、CAN チャンネルのオーバーロード状態が検出されたことを示します。

OVLf ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットは、オーバーロード状態が検出されると自動的に 1 になります。1 になる条件と 0 になる条件が同時に発生した場合、ビットは 1 になります。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ、本ビットへの書き込みを行ってください。

BLF ビット (バスロックフラグ)

BLF ビットは、CAN チャンネルのバスロック状態が検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

CAN チャンネルがオペレーションモードのとき、CAN バス上に 32 個の連続するドミナントビットが検出されると、本ビットは自動的に 1 になります。

1 になる条件と 0 になる条件が同時に発生した場合、ビットは 1 になります。本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

ALF ビット (アービトレーションロストフラグ)

ALF ビットは、CAN チャンネルのバスアービトレーションロスト状態が検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

CAN チャンネルがオペレーションモードのとき、CAN バス上にアービトレーションロスト状態が検出されると、本ビットは自動的に 1 になります。

1 になる条件と 0 になる条件が同時に発生した場合、ビットは 1 になります。本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

SERR ビット (スタッフエラー)

SERR ビットは、CAN スタッフエラーが検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットをクリアするには、下記のシーケンスを実行してください。

1. 対応するフラグビットをクリアする
2. フラグビットがクリアされたかどうかを読み出す
3. クリアされている場合、継続する。クリアされていない場合は、ステップ 1 に戻る

本ビットは、スタッフエラーが検出されると自動的に 1 になります。CFDC0CTR.ERRD が 1 で、このビットの 1 になる条件と 0 になる条件が同時に発生した場合、本ビットは 1 に設定されます。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。CFDC0CTR.ERRD が 0 で、本ビットの 1 になる条件と 0 になる条件が同時に発生した場合、CFDC0ERFL[14:8]のうち一つでもビットがすでに 1 の場合本ビットはクリアされます。CFDC0ERFL[14:8]が 0000000b の場合は、本ビットは 1 になります。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

FERR ビット (フォームエラー)

FERR ビットは、CAN フォームエラーが検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットをクリアするには、下記のシーケンスを実行してください。

1. 対応するフラグビットをクリアする
2. フラグビットがクリアされたかどうかを読み出す
3. クリアされている場合、継続する。クリアされていない場合は、ステップ 1 に戻る

フォームエラーを検出すると、本ビットは自動的に 1 になります。CFDC0CTR.ERRD が 1 で、このビットの 1 になる条件と 0 になる条件が同時に発生した場合、本ビットは 1 に設定されます。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。CFDC0CTR.ERRD が 0 で、本ビットの 1 になる条件と 0 になる条件が同時に発生した場合、CFDC0ERFL[14:8]のうち一つでもビットがすでに 1 の場合本ビットはクリアされます。CFDC0ERFL[14:8]が 0000000b の場合は、本ビットは 1 になります。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

AERR ビット (ACK エラー)

AERR ビットは、CAN ACK エラーが検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットをクリアするには、下記のシーケンスを実行してください。

1. 対応するフラグビットをクリアする
2. フラグビットがクリアされたかどうかを読み出す

3. クリアされている場合、継続する。クリアされていない場合は、ステップ 1 に戻る

ACK エラーを検出すると、本ビットは 1 になります。CFDC0CTR.ERRD が 1 で、このビットの 1 になる条件と 0 になる条件が同時に発生した場合、本ビットは 1 に設定されます。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。CFDC0CTR.ERRD が 0 で、本ビットの 1 になる条件と 0 になる条件が同時に発生した場合、CFDC0ERFL[14:8]のうち一つでもビットがすでに 1 の場合本ビットはクリアされます。CFDC0ERFL[14:8]が 0000000b の場合は、本ビットは 1 になります。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

CERR ビット (CRC エラー)

CERR ビットは、CAN CRC エラーが検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットをクリアするには、下記のシーケンスを実行してください。

1. 対応するフラグビットをクリアする
2. フラグビットがクリアされたかどうかを読み出す
3. クリアされている場合、継続する。クリアされていない場合は、ステップ 1 に戻る

CRC エラーを検出すると、本ビットは自動的に 1 になります。CFDC0CTR.ERRD が 1 で、このビットの 1 になる条件と 0 になる条件が同時に発生した場合、本ビットは 1 に設定されます。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。CFDC0CTR.ERRD が 0 で、本ビットの 1 になる条件と 0 になる条件が同時に発生した場合、CFDC0ERFL[14:8]のうち一つでもビットがすでに 1 の場合本ビットはクリアされます。CFDC0ERFL[14:8]が 0000000b の場合は、本ビットは 1 になります。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

B1ERR ビット (ビット 1 エラー)

B1ERR ビットは、レセンプビットエラーが検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットをクリアするには、下記のシーケンスを実行してください。

1. 対応するフラグビットをクリアする
2. フラグビットがクリアされたかどうかを読み出す
3. クリアされている場合、継続する。クリアされていない場合は、ステップ 1 に戻る

本ビットは、レセンプビットエラー (期待されたレセンプビットがドミナントビットとしてサンプリングされた) が検出されると自動的に 1 になります。CFDC0CTR.ERRD が 1 で、このビットの 1 になる条件と 0 になる条件が同時に発生した場合、本ビットは 1 に設定されます。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。CFDC0CTR.ERRD が 0 で、本ビットの 1 になる条件と 0 になる条件が同時に発生した場合、CFDC0ERFL[14:8]のうち一つでもビットがすでに 1 の場合本ビットはクリアされます。CFDC0ERFL[14:8]が 0000000b の場合は、本ビットは 1 になります。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

B0ERR ビット (ビット 0 エラー)

B0ERR ビットは、ドミナントビットエラーが検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットをクリアするには、下記のシーケンスを実行してください。

1. 対応するフラグビットをクリアする
2. フラグビットがクリアされたかどうかを読み出す
3. クリアされている場合、継続する。クリアされていない場合は、ステップ 1 に戻る

本ビットは、ドミナントビットエラー（期待されたドミナントビットがレセプティブビットとしてサンプリングされた）が検出されると自動的に 1 になります。CFDC0CTR.ERRD が 1 で、このビットの 1 になる条件と 0 になる条件が同時に発生した場合、本ビットは 1 に設定されます。

本ビットは、関連する CANFD チャネルが CH_RESET モードになると自動的にクリアされます。CFDC0CTR.ERRD が 0 で、本ビットの 1 になる条件と 0 になる条件が同時に発生した場合、CFDC0ERFL[14:8]のうち一つでもビットがすでに 1 の場合本ビットはクリアされます。CFDC0ERFL[14:8]が 0000000b の場合は、本ビットは 1 になります。

関連する CANFD チャネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

ADERR ビット (ACK デリミタエラー)

ADERR ビットは、ACK デリミタビットエラーが検出されたことを示します。

本ビットは、0 を書き込むことによりクリアされ、CANFD モジュールロジックによってのみ 1 に設定可能です。1 の書き込みは無効です。

本ビットをクリアするには、下記のシーケンスを実行してください。

1. 対応するフラグビットをクリアする
2. フラグビットがクリアされたかどうかを読み出す
3. クリアされている場合、継続する。クリアされていない場合は、ステップ 1 に戻る

フレーム送信の ACK デリミタ状態中にフォームエラーを検出すると、本ビットは自動的に 1 になります。CFDC0CTR.ERRD が 1 で、このビットの 1 になる条件と 0 になる条件が同時に発生した場合、本ビットは 1 に設定されます。

本ビットは、関連する CANFD チャネルが CH_RESET モードになると自動的にクリアされます。CFDC0CTR.ERRD が 0 で、本ビットの 1 になる条件と 0 になる条件が同時に発生した場合、CFDC0ERFL[14:8]のうち一つでもビットがすでに 1 の場合本ビットはクリアされます。CFDC0ERFL[14:8]が 0000000b の場合は、本ビットは 1 になります。

関連する CANFD チャネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

CRCREG[14:0]ビット (CRC レジスタ値)

CRCREG[14:0]ビットは、該当チャネルに対して CFDC0CTR.CTME ビットが 1 のとき、計算された CRC 値を読み出します。

CFDC0CTR.CTME ビットが 0 の場合、これらのビットは読むと常に 0 が読み出されます。

これらのビットは、CTME ビットが有効のとき、CANFD チャネルロジックにより計算された CAN2.0 CRC 値を示します。

CFDC0ERFL.CRCREG 値は、CAN フレーム（送受信）の CRC フィールドの第一ビットにおいて更新されます。


これらのビットは、関連する CANFD チャネルが CH_RESET モードになると自動的にクリアされます。

31.2.6 CFDC0DCFG : データビットレートコンフィグレーションレジスタ

このレジスタは、クラシカル CAN 機能では使用できません。

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0100



ビット	シンボル	機能	R/W
7:0	DBRP[7:0]	チャンネルデータボーレートプリスケアラ データボーレートプリスケアラ分周比	R/W
12:8	DTSEG1[4:0]	タイミングセグメント 1 0x00: 予約 0x01: 2Tq 0x02: 3Tq 0x03: 4Tq ⋮ 0x1E: 31Tq 0x1F: 32Tq	R/W
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
19:16	DTSEG2[3:0]	タイミングセグメント 2 0x0: 予約 0x1: 2Tq ⋮ 0xE: 15Tq 0xF: 16Tq	R/W
23:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
27:24	DSJW[3:0]	再同期ジャンプ幅 0x0: 1Tq 0x1: 2Tq ⋮ 0xF: 16Tq	R/W
31:28	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 S-TYPE-3, P-TYPE-3

注 Tq はタイムクオンタム (time quantum) を表します。

データビットレートコンフィグレーションレジスタは、そのチャンネルの送受信データのボーレートパラメータを設定します。

クラシカル CAN モードのチャンネルは、本レジスタの設定を行いません。

DBRP[7:0]ビット (チャンネルデータボーレートプリスケアラ)

DBRP[7:0]ビットは、Tq (Time Quantum) に含まれる周辺バスクロック期間を定義します。

CH_OPERATION モードまたは CH_SLEEP モードのとき、これらのビットに書き込まないでください。

関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

DTSEG1[4:0]ビット (タイミングセグメント 1)

DTSEG1[4:0]ビットは、正相エラーが起きた CAN バス上でエッジを補償するためにセグメント TSEG1 を設定します。2~32Tq の値が設定可能です。

DTSEG1[4:0]ビットは、伝播時間セグメントを設定するのにも使用されます。

CH_OPERATION モードまたは CH_SLEEP モードのとき、これらのビットに書き込まないでください。

関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。これらのビットに上記以外の値を書き込まないでください。詳細は、「31.4.1.2. CAN のビットタイミング」を参照してください。

DTSEG2[3:0]ビット (タイミングセグメント 2)

DTSEG2[3:0]ビットは、逆相エラーが起きた CAN バス上でエッジを補償するためにセグメント TSEG2 を設定します。2~16Tq の値が設定可能です。

CH_OPERATION モードまたは CH_SLEEP モードのとき、これらのビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。これらのビットに上記以外の値を書き込まないでください。

DSJW[3:0]ビット (再同期ジャンプ幅)

DSJW[3:0]ビットは、同期ジャンプ幅を設定します。1~16Tq の値が設定可能です。

CH_OPERATION モードまたは CH_SLEEP モードのとき、これらのビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

31.2.7 CFDC0FDCFG : CANFD コンフィグレーションレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0104

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	CLOE	REFE	FDOE	—	—	—	—	TDCO[7:0]							
Value after reset:	0	0/1 (注1)	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	ESIC	TDCE	TDCO C	—	—	—	—	—	EOCCFG[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	EOCCFG[2:0]	エラー発生カウンタ構成 0 0 0: すべての送受信 CAN フレーム 0 0 1: すべての送信 CAN フレーム 0 1 0: すべての受信 CAN フレーム 0 1 1: 予約 1 0 0: 送受信 CANFD データ相 (ファストビット) のみ 1 0 1: 送信 CANFD データ相 (ファストビット) のみ 1 1 0: 受信 CANFD データ相 (ファストビット) のみ 1 1 1: 予約	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TDCOC(注2)	トランシーバ遅延補償オフセット構成 0: 測定値 + オフセット 1: オフセットのみ	R/W
9	TDCE(注2)	トランシーバ遅延補償許可 0: トランシーバ遅延補償禁止 1: トランシーバ遅延補償許可	R/W
10	ESIC(注2)	エラー状態表示構成 0: フレーム内に ESI ビットがあると、ノード自体がエラー状態であることを示します。 1: フレーム内に ESI ビットがあると、ノード自体がエラーパッシブ状態である場合、メッセージバッファがエラー状態であることを示します。ノードがエラーパッシブ状態であると、ESI ビットはノード自体により駆動されます。	R/W
11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
23:16	TDCO[7:0](注2)	トランシーバ遅延補償オフセット	R/W

ビット	シンボル	機能	R/W
27:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28	FDOE(注2)	FD only 許可 0: FD only モード禁止 1: FD only モード許可	R/W
29	REFE	RX エッジフィルタ有効 0: RX エッジフィルタ無効 1: RX エッジフィルタ有効	R/W
30	CLOE(注2) (注3)	クラシカル CAN 許可 0: クラシカル CAN モード禁止 1: クラシカル CAN モード許可	R/W
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. リセット後の値は CAN-FD プロトコル対応製品では 0、クラシカル CAN プロトコルにのみ対応している製品では 1 です。

注 2. これらのビットは、クラシカル CAN 機能では使用できません。

注 3. このビットは CAN-FD プロトコル対応製品のみ書き込み可能なビットです。クラシカル CAN プロトコルにのみ対応している製品の場合、このビットは 1 に固定された予約ビットです。

CANFD コンフィグレーションレジスタは、どの通信方向（送信／受信）のエラーがカウントされるかを設定します。

EOCCFG[2:0]ビット（エラー発生カウンタ構成）

EOCCFG[2:0]ビットは、プロトコルエラーを含めて、どの種類の CAN フレーム設定と方向をカウントするかを選択します。

CH_OPERATION モードまたは CH_SLEEP モードのとき、これらのビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

TDCOC ビット（トランシーバ遅延補償オフセット構成）(注1)

TDCOC ビットは、CANFD チャネルの第二サンプルポイント (SSP) の位置を定義する場合にどのオフセットを使用するかを選択します。本ビットが 0 に設定されると、SSP の位置は測定されたトランシーバ遅延+固定オフセットです。本ビットが 1 に設定されている場合、SSP の位置はオフセットのみで決まります。

CH_OPERATION モードまたは CH_SLEEP モードのとき、本ビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。クラシカル CAN モードのとき本ビットを設定しないでください。

TDCE ビット（トランシーバ遅延補償許可）(注1)

TDCE ビットは、CANFD チャネルのトランシーバ遅延補償を有効にします。

CH_OPERATION モードまたは CH_SLEEP モードのとき、本ビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。クラシカル CAN モードのとき本ビットを設定しないでください。

ESIC ビット（エラー状態表示構成）(注1)

ESIC ビットは、ESI フラグ情報または ESI フラグ情報のメッセージ (CFDCFFDCSTS.CFESI ないし CFDTMFDCTRb.TMESI) のどちらを送信するかを選択します。

CH_OPERATION モードまたは CH_SLEEP モードのとき、本ビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。クラシカル CAN モードのとき本ビットを設定しないでください。

TDCO[7:0]ビット（トランシーバ遅延補償オフセット）(注1)

TDCO[7:0]ビットは、二次サンプルポイントのオフセットを設定します。この値がどのように使用されるかは CFDC0FDCFG.TDCOC の設定によります。

CFDC0FDCFG.TDCOC = 0 の場合、トランシーバ遅延補償結果は、Trv_Delay（測定された遅延） + CFDC0FDCFG.TDCO の値 (Tq の最も近い整数に切り捨て) です。CFDC0FDCFG.TDCOC = 0 でない場合、結果

は CFDC0FDCFG.TDCO の値と等しくなります。CFDC0FDCFG.TDCO がどのように使用されるかは、「31.4.1.5. トランスミッタ遅延補償」を参照してください。

実際のオフセット値は、TDCO + 1 と判断されます。たとえば、TDCO に 4 が設定されている場合、オフセットは 5 クロックサイクルです。クロックサイクルは、CAN チャネル DLL クロックの 1 サイクルです。

CH_OPERATION モードまたは CH_SLEEP モードのとき、TDCO[7:0] ビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。クラシカル CAN モードのとき本ビットを設定しないでください。

FDOE ビット (FD only 許可) (注1)

FDOE ビットは、CANFD only フレームの送受信を有効にします。有効時、クラシカル CAN フレームフォーマットでの通信はできません。メッセージバッファの FDF ビットが Don't care ビット (CFDCFFDCSTS.CFFDF/CFDTMFDCTRb.TMFDF) なので、クラシカル CAN フレームは送信できません。

クラシカル CAN フレームフォーマットのメッセージを受信した場合、プロトコルコントローラは、このようなメッセージを無効フレームとして取り扱い、エラーフレームで応答します。クラシカル CAN フレームが送信に設定されている場合、FDF ビットはレセプティブとして送信され、その結果 FD フレームが送信されます。データ長コード (DLC) が 9 バイト以上に設定されている場合、残りのデータバイトは 0xCC でパディングされます。

FDOE ビットは CH_OPERATION モード、CH_HALT モードまたは CH_SLEEP モードでは書き込みできません。CFDC0FDCFG.FDOE と CFDC0FDCFG.CLOE を同時に 1 にしないでください。

REFE ビット (RX エッジフィルタ有効)

REFE ビットは、IDLE 検出 (バス統合) 中、RX エッジフィルタを有効にします。ビット有効時、同期エッジを検出するには、ドミナント Tq が 2 つ連続することが必要です。

REFE ビットは CH_OPERATION モード、CH_HALT モードおよび CH_SLEEP モードでは書き込みできません。クラシカル CAN モードのとき本ビットを設定しないでください。

CLOE ビット (クラシカル CAN 許可) (注1)

CLOE ビットは、クラシカル CAN モードを許可にします。本ビットが 1 のとき、プロトコルコントローラは、クラシカルフレームのみを送信可能で、FD フレームのフォームエラーまたは CRC エラーで応答します。

CFDC0FDCFG.CLOE と CFDC0FDCFG.FDOE を同時に 1 にしないでください。

CFDC0FDCFG.CLOE	CFDC0FDCFG.FDOE	チャネルモード
0	0	CANFD モード
0	1	FD only モード
1	0	クラシカル CAN モード
1	1	予約

CANFD モードは CANFD をサポートする製品に限り利用可能です。

CH_OPERATION モード、CH_HALT モードまたは CH_SLEEP モードのとき、本ビットに書き込まないでください。

CANFD チャネルが CH_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

注 1. これらのビットは、クラシカル CAN 機能では使用できません。

31.2.8 CFDC0FDCTR : CANFD コントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0108

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SOCC LR	EOCC LR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	EOCCLR	エラー発生カウンタクリア 0: エラー発生カウンタをクリアしない 1: エラー発生カウンタをクリア	R/W
1	SOCCLR	成功発生カウンタクリア 0: 成功発生カウンタをクリアしない 1: 成功発生カウンタをクリア	R/W
31:2	—	読むと0が読めます。書く場合、0としてください。	R/W

注: S-TYPE-3, P-TYPE-3

CANFD コントロールレジスタは、エラー発生と成功発生のカウントを制御します。

EOCCLR ビット (エラー発生カウンタクリア)

EOCCLR ビットは、エラー発生カウンタのクリアに使用されます。

CH_SLEEP モードまたは CH_RESET モードのとき、本ビットに書き込まないでください。読むと常に0が読めます。

本ビットは、CANFD モジュールロジックによって、かつ関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

SOCCLR ビット (成功発生カウンタクリア)

SOCCLR ビットは、成功発生カウンタのクリアに使用されます。

CH_SLEEP モードまたは CH_RESET モードのとき、本ビットに書き込まないでください。読むと常に0が読めます。

本ビットは、CANFD モジュールロジックによって、かつ関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

31.2.9 CFDC0FDSTS : CANFD ステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x010C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	SOC[7:0]								EOC[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TDCV F	—	—	—	—	—	SOCO	EOCO	TDCR[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	TDCR[7:0] ^(注1)	トランシーバ遅延補償結果	R
8	EOCO	エラー発生カウンタオーバーフロー 0: エラー発生カウンタがオーバーフローしていない 1: エラー発生カウンタがオーバーフローした	R/W
9	SOCO	成功発生カウンタオーバーフロー 0: 成功発生カウンタがオーバーフローしていない 1: 成功発生カウンタがオーバーフローした	R/W
14:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	TDCVF ^(注1)	トランシーバ遅延補償違反フラグ 0: トランシーバ遅延補償違反は発生していない 1: トランシーバ遅延補償違反が発生した	R/W
23:16	EOC[7:0]	エラー発生カウンタ これらのビットは、エラー発生カウンタ値を示します。	R
31:24	SOC[7:0]	成功発生カウンタ これらのビットは、成功発生カウンタ値を示します。	R

注. S-TYPE-3, P-TYPE-3

注 1. これらのビットは、クラシカル CAN 機能では使用できません。

CANFD ステータスレジスタは、トランシーバ遅延補償結果および関連する FIFO メッセージロスステータスを示します。

TDCR[7:0]ビット (トランシーバ遅延補償結果)

TDCR[7:0]ビットは、トランシーバ遅延の測定が完了したときに設定されます。

測定された遅延は、CAN チャネル DLL クロックの倍数です。結果は CFDC0FDCFG.TDCOC の設定と CFDC0FDCFG.TDCO のオフセット値によって異なります。この値がどのように導出されるかについては、「31.4.1.5. トランスミッタ遅延補償」を参照してください。

TDCR[7:0]ビットは、CFDC0FDCFG.TDCOC = 0 でトランシーバ遅延補償が許可されているとき (CFDC0FDCFG.TDCE = 1)、FDF ビットと RES ビット間の立ち下がりエッジで更新されます。

これらのビットは関連する CANFD チャネルが CH_RESET モードになると自動的にクリアされます。

注. これらのビットは、クラシカル CAN 機能では使用できません。

EOCO ビット (エラー発生カウンタオーバーフロー)

EOCO ビットは、関連する CAN チャネルのエラー発生カウンタがオーバーフローしたかどうかを示します。このビットは 0 を書き込むことによってクリアされます。1 の書き込みは無効です。

本ビットは、CFDC0FDSTS.EOC が 0xFF の状態で、CFDC0FDCFG.EOCCFG で定義されている設定に基づき CAN バスエラーが検出されると自動的に 1 になります。

CAN チャネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合は、本ビットがセットされます。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

SOCO ビット (成功発生カウンタオーバーフロー)

SOCO ビットは、関連する CAN チャンネルの成功発生カウンタがオーバーフローしたかどうかを示します。このビットは 0 を書き込むことによってクリアされます。1 の書き込みは無効です。

本ビットは、CFDC0FDSTS.SOC が 0xFF で、メッセージ受信成功またはメッセージ送信成功が発生すると自動的に 1 になります。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合は、本ビットがセットされます。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

TDCVF ビット (トランシーバ遅延補償違反フラグ)

CANFD モジュールは、送信データをビット単位で内部でキャプチャします。本データは次に、トランシーバ遅延分だけ遅延している受信 CAN バスレベルと比較されます。

トランシーバ遅延は、温度のような物理パラメータにより多少変動します。結果ビット CFDC0FDSTS.TDCR は、各メッセージによって更新されます。しかしながら、一時的な最大遅延違反は見逃される場合があります。したがって、TDCVF ビットは本違反をキャプチャします。

このビットは 0 を書き込むことによってクリアされます。1 の書き込みは無効です。

本ビットは、トランシーバ遅延補償が最大遅延補償より大きく (6 データビット時間 - 2 clk_dlc)、内部ビットがオーバーランした場合に自動的に 1 になります。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合は、本ビットがセットされます。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

注. このビットは、クラシカル CAN 機能では使用できません。

EOC[7:0]ビット (エラー発生カウンタ)

EOC[7:0]ビットは、SOC[7:0]ビットと一緒に使用され、縮小ペイロードビット長を利用するメッセージが他のメッセージと比べてエラー率が著しく高くなっている場合、ホスト制御により、アービトレーションビットレートと等しいペイロードビットレートまでフォールバックするオプションをサポートします。

高くなったエラー率は、CFDC0FDCFG.EOCCFG ビットの設定により検出可能です。

EOC[7:0]ビットは、CANFD モジュールロジックによってのみ設定されます。これらのビットは、CFDC0FDCTR.EOCCLR に 1 を書くことによってクリアされます。他の値の書き込みは無効です。

これらのビットは、CFDC0FDCFG.EOCCFG ビットの設定により、エラー発生時に更新されます。カウンタ値が 0xFF に達すると、更新は停止します。

これらのビットは関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

31.2.11 CFDGCFG : グローバルコンフィグレーションレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0014

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	ITRCP[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	TSSS	TSP[3:0]			—	—	CMPOC	DCS	MME	DRE	DCE	TPRI	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TPRI	送信優先順位 0: ID 優先 1: メッセージバッファ番号優先	R/W
1	DCE	DLC チェック有効 0: DLC チェック無効 1: DLC チェック有効	R/W
2	DRE	DLC 置換有効 0: DLC 置換無効 1: DLC 置換有効	R/W
3	MME	ミラーモード有効 0: ミラーモード無効 1: ミラーモード有効	R/W
4	DCS	データリンクコントローラクロック選択 0: CANFD コアクロック (CANFDCLK) 1: 外部発振器クロック (CANMCLK)	R/W
5	CMPOC ^(注1)	CANFD メッセージペイロードオーバーフロー設定 0: メッセージを拒否 1: メッセージペイロードを設定メッセージサイズにカット	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11:8	TSP[3:0]	タイムスタンププリスケアラ 0x0: タイムスタンププリスケアラ = 1 0x1: タイムスタンププリスケアラ = 2 0x2: タイムスタンププリスケアラ = 4 0x3 : タイムスタンププリスケアラ = 8 ⋮ 0xD: タイムスタンププリスケアラ = 8192 0xE: タイムスタンププリスケアラ = 16384 0xF: タイムスタンププリスケアラ = 32768	R/W
12	TSSS	タイムスタンプソース選択 0: タイムスタンプカウンタのソースクロックは周辺クロック 1: タイムスタンプカウンタのソースクロックはビットタイムクロック	R/W
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31:16	ITRCP[15:0]	インターバルタイマ基準クロックプリスケアラ FIFO インターバルタイマプリスケアラ値	R/W

注. S-TYPE-3, P-TYPE-3

注 1. このビットは、クラシカル CAN 機能では使用できません。

グローバルコンフィグレーションレジスタは、全 TX メッセージバッファで使用される送信優先および CAN チャネルの CAN プロトコルエンジンのクロックソースを選択するのに使用されます。CFDGCFG レジスタは、タイムスタンプクロックのソースを選択したり、タイムスタンプクロックおよびインターバルタイマ基準クロックの周波数を設定するのに使用されます。

TPRI ビット (送信優先順位)

TPRI ビットは、CAN チャンネルの送信優先を選択します。

GL_SLEEP モードのとき、本ビットに書き込まないでください。CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

メッセージバッファ番号優先は、TX キュー送信と一緒に使用しないでください。

DCE ビット (DLC チェック有効)

DCE ビットは、CAN チャンネルのデータ長コード (DLC) チェックを有効にします。

GL_SLEEP モードのとき、本ビットに書き込まないでください。CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

DRE ビット (DLC 置換有効)

DRE ビットも DCE ビットも 1 のとき、CANFD は、DLC チェックにパスした場合、DLC の設定値 (CFDGAFLP0r.GAFLDLC) を RX メッセージの宛先バッファまたは FIFO バッファに格納します。その他の場合は、RX メッセージの宛先バッファまたは FIFO バッファの DLC 値は変化しません。

GL_SLEEP モードのとき、本ビットに書き込まないでください。CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

MME ビット (ミラーモード有効)

MME ビットは、CAN チャンネルのミラーモードを有効にします。

GL_SLEEP モードのとき、本ビットに書き込まないでください。CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

DCS ビット (データリンクコントローラクロック選択)

DCS ビットは、CAN 通信のクロックソースとして CANFDCLK または CANMCLK を選択します。

GL_SLEEP モードまたは GL_OPERATION モードのとき、本ビットに書き込まないでください。CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

CMPOC ビット (CANFD メッセージペイロードオーバーフロー設定)

CMPOC ビットは、受信したペイロードがメッセージバッファペイロードサイズ (CFDRMNB.RMPLS, CFDRFCCa.RFPLS, CFDCFCC.CFPLS) より大きい場合、メッセージペイロードアクセプタンスメカニズムを制御します。受信したメッセージのペイロードは、常にメッセージバッファの使用可能なメッセージペイロードサイズと比較されます。

GL_SLEEP モードまたは GL_OPERATION モードのとき、本ビットに書き込まないでください。CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

本ビットが 1 のときにペイロードオーバーフローが起こると、DLC 値は変更されずに RX メッセージバッファまたは FIFO バッファに格納されます。

注. このビットは、クラシカル CAN 機能では使用できません。

TSP[3:0]ビット (タイムスタンププリスケアラ)

TSP[3:0]ビットに設定された値は、タイムスタンプカウンタで使用されるクロックソースの期間を定義します。

GL_SLEEP モードのとき、本ビットに書き込まないでください。CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

TSSS ビット (タイムスタンプソース選択)

TSSS ビットでは、タイムスタンプカウンタのクロックソースを選択できます。

GL_SLEEP モードのとき、本ビットに書き込まないでください。CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。さらに、CANFD 通信使用中は本ビットを 1 にしないでください。

(注1)

注. ビットタイムクロックは、公称およびデータレートビット設定に応じて変わります。

注 1. この機能は、クラシカル CAN 機能では使用できません。

ITRCP[15:0]ビット (インターバルタイマ基準クロックプリスケアラ)

ITRCP[15:0]ビットでは、FIFO インターバルタイマソースクロックの基準クロックを定義できます。

これらのビットが 0x0000 のとき、タイマは無効です。

GL_SLEEP モードのとき、本ビットに書き込まないでください。CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

31.2.12 CFGDCTR : グローバルコントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0018

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	TSRST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	CMPOFIE	THLEIE	MEIE	DEIE	—	—	—	—	—	GSLPR	GMDC[1:0]	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1

ビット	シンボル	機能	R/W
1:0	GMDC[1:0]	グローバルモード制御 0 0: グローバルオペレーションモード要求 0 1: グローバルリセットモード要求 1 0: グローバル halt モード要求 1 1: 現在値を維持	R/W
2	GSLPR	グローバルスリープ要求 0: グローバルスリープ要求禁止 1: グローバルスリープ要求許可	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	DEIE	DLC チェック割り込み許可 0: DLC チェック割り込み禁止 1: DLC チェック割り込み許可	R/W
9	MEIE	メッセージロストエラー割り込み許可 0: メッセージロストエラー割り込み禁止 1: メッセージロストエラー割り込み許可	R/W
10	THLEIE	TX 履歴リストエントリロスト割り込み許可 0: TX 履歴リストエントリロスト割り込み禁止 1: TX 履歴リストエントリロスト割り込み許可	R/W
11	CMPOFIE ^(注1)	CANFD メッセージペイロードオーバーフローフラグ割り込み許可 0: CANFD メッセージペイロードオーバーフローフラグ割り込み禁止 1: CANFD メッセージペイロードオーバーフローフラグ割り込み許可	R/W
15:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	TSRST	タイムスタンプリセット 0: タイムスタンプはリセットされない 1: タイムスタンプはリセットされる	R/W
31:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. このビットは、クラシカル CAN 機能では使用できません。

グローバルコントロールレジスタは、CANFD モジュールのグローバルモードおよびタイムスタンプ機能を制御します。本レジスタは、グローバルエラー割り込みの許可および禁止も行います。

GMDC ビット (グローバルモード制御)

GMDC ビットを使用して、CANFD モジュールのモードを設定することができます。さらに、CANFD モジュールがリセットモードのとき CFDGCTR.GSLPR ビットが 1 であれば、CANFD モジュールはグローバルスリープモードに遷移します。

GMDC ビットの 11b への設定は無効です。モードの遷移については「[31.3.2. グローバルモード](#)」に詳述しています。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。

GSLPR ビット (グローバルスリープ要求)

GSLPR ビットは、CAN チャンネルを含めて、CANFD モジュールへのスリープ要求をグローバルに選択します。チャンネルスリープ要求は自動でチャンネルに設定されます。

CANFD モジュールが GL_RESET モードまたは GL_SLEEP モードの場合のみ本ビットへの書き込みを行ってください。

DEIE ビット (DLC チェック割り込み許可)

DEIE ビットが 1 のとき、受信フレームに DLC エラーが検出された場合割り込みが発生します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。

MEIE ビット (メッセージロストエラー割り込み許可)

MEIE ビットが 1 のとき、メッセージロスト状態が起きると割り込みが発生します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。

THLEIE ビット (TX 履歴リストエントリロスト割り込み許可)

THLEIE ビットが 1 のとき、TX 履歴リストエントリロスト状態が起きると割り込みが発生します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。

CMPOFIE ビット (CANFD メッセージペイロードオーバーフローフラグ割り込み許可)

CMPOFIE ビットが 1 のとき、CANFD メッセージペイロードオーバーフロー状態が起きると割り込みが発生します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。

注. このビットは、クラシカル CAN 機能では使用できません。

TSRST ビット (タイムスタンプリセット)

TSRST ビットが 1 のとき、グローバルタイムスタンプレジスタは 0x0000 にリセットされます。

CANFD モジュールが GL_SLEEP モードまたは GL_RESET モードの場合本ビットへの書き込みは行わないでください。

読むと常に 0 が読めます。

本ビットは、CANFD モジュールロジックにより自動的にクリアされます。

31.2.13 CFDGSTS : グローバルステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x001C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	GRAM INIT	GSLP STS	GHLT STS	GRST STS	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	1

ビット	シンボル	機能	R/W
0	GRSTSTS	グローバルリセットステータス 0: リセットモードではない 1: リセットモードである	R
1	GHLTSTS	グローバル halt ステータス 0: halt モードではない 1: halt モードである	R
2	GSLPSTS	グローバルスリープステータス 0: スリープモードではない 1: スリープモードである	R
3	GRAMINIT	グローバル RAM 初期化 0: RAM 初期化完了 1: RAM 初期化実行中	R
31:4	—	読むと 0 が読めます。	R

注: S-TYPE-3, P-TYPE-3

グローバルステータスレジスタは CANFD モジュールのグローバルステータスを表示するレジスタです。

GRSTSTS ビット (グローバルリセットステータス)

GRSTSTS ビットは、グローバル CANFD モジュールリセットモードの状態を表示します。

本ビットは、CANFD モジュールが GL_RESET モードになると自動的に 1 になります。モードが GL_RESET から GL_SLEEP に遷移しても、本ビットは 1 のままです。

本ビットは、CANFD モジュールが GL_RESET モードから抜けると自動的にクリアされます。

GHLTSTS ビット (グローバル halt ステータス)

GHLTSTS ビットは、グローバル CANFD モジュール halt モードの状態を表示します。

本ビットは、CANFD モジュールが GL_HALT モードになると自動的に 1 になります。

本ビットは、CANFD モジュールが GL_HALT モードから抜けると自動的にクリアされます。

GSLPSTS ビット (グローバルスリープステータス)

GSLPSTS ビットは、グローバル CANFD モジュールスリープモードの状態を表示します。

本ビットは、CANFD モジュールが GL_SLEEP モードになると自動的に 1 になります。

本ビットは、CANFD モジュールが GL_SLEEP モードから抜けると自動的にクリアされます。

GRAMINIT ビット (グローバル RAM 初期化)

GRAMINIT ビットは、グローバル CANFD モジュール RAM 初期化の状態を表示します。

本ビットは、CANFD モジュールがハードウェアリセット後 GL_SLEEP モードになると自動的に 1 になります。

本ビットは、CANFD モジュールが RAM 初期化を完了すると自動的にクリアされます。

本ビットは、test_mode 入力ポートが 1 に設定されるとクリアされます。

31.2.14 CFDGERFL : グローバルエラーフラグレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0020

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—		EEF0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	CMPO F	THLE S	MES	DEF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DEF	DLC エラーフラグ 0: DLC エラー未検出 1: DLC エラー検出	R/W
1	MES	メッセージロストエラーステータス 0: メッセージロストエラー未検出 1: メッセージロストエラー検出	R
2	THLES	TX 履歴リストエントリロストエラーステータス 0: TX 履歴リストエントリロストエラー未検出 1: TX 履歴リストエントリロストエラー検出	R
3	CMPOF ^(注1)	CANFD メッセージペイロードオーバーフローフラグ 0: CANFD メッセージペイロードオーバーフロー未検出 1: CANFD メッセージペイロードオーバーフロー検出	R/W
15:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	EEF0	ECC エラーフラグ 0: TX-SCAN 中 ECC エラー未検出 1: TX-SCAN 中 ECC エラー検出	R/W
31:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. このビットは、クラシカル CAN 機能では使用できません。

グローバルエラーフラグレジスタは、グローバルエラーが検出されたことを示します。

DEF ビット (DLC エラーフラグ)

DEF ビットは、DLC のエラー状態を示します。

CANFD モジュールが GL_SLEEP モードまたは GL_RESET モードの場合は本ビットへの書き込みは行わないでください。1 の書き込みは無効です。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

受信フレームに DLC エラーを検出すると、本ビットは自動的に 1 になります。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合、本ビットは 1 が設定されます。

また、0 を書くことによって 0 になります。

このビットは GL_RESET モードで自動的にクリアされます。

MES ビット (メッセージロストエラーステータス)

MES ビットは、メッセージロストエラーの状態を示します。

FIFO メッセージロストエラーを検出すると、本ビットは自動的に 1 になります。

本ビットは以下の場合自動的にクリアされます。

- FIFO メッセージロストフラグがすべてクリアされたとき
- CANFD モジュールが GL_RESET モードであるとき

THLES ビット (TX 履歴リストエントリロストエラーステータス)

THLES ビットは、TX 履歴リストエントリロストエラーの状態を示します。

TX 履歴リストエントリロストエラーを検出すると、本ビットは自動的に 1 になります。

本ビットは以下の場合自動的にクリアされます。

- TX 履歴リストエントリロストフラグがすべてクリアされたとき
- CANFD モジュールが GL_RESET モードであるとき

CMPOF ビット (CANFD メッセージペイロードオーバーフローフラグ)

CMPOF ビットは、少なくとも 1 つのチャンネルで CANFD メッセージペイロードオーバーフローを検出されると自動的に 1 になります。

CANFD モジュールが GL_SLEEP モードまたは GL_RESET モードの場合は本ビットへの書き込みは行わないでください。

また、0 を書くことによって 0 になります。1 の書き込みは無効です。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合、本ビットは 1 が設定されます。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

このビットは GL_RESET モードで自動的にクリアされます。

注. このビットは、クラシカル CAN 機能では使用できません。

EEF0 ビット (ECC エラーフラグ)

EEF0 ビットは、ECC エラーが発生したかどうかを指定します。

CANFD モジュールが GL_SLEEP モードまたは GL_RESET モードの場合は本ビットへの書き込みは行わないでください。1 の書き込みは無効です。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合、本ビットは 1 が設定されます。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

また、0 を書くことによって 0 になります。このビットは GL_RESET モードで自動的にクリアされます。

31.2.15 CFDGINTSTS : グローバル TX 割り込みステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x00A4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	THIF0	CFTIF 0	TQIF0	TAI0	TSIF0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TSIF0	TX 成功割り込みフラグ 0: チャンネル n の TX 成功割り込みフラグ未設定 1: チャンネル n の TX 成功割り込みフラグ設定	R
1	TAI0	TX アボート割り込みフラグ 0: チャンネル n の TX アボート割り込みフラグ未設定 1: チャンネル n の TX アボート割り込みフラグ設定	R
2	TQIF0	TX キュー割り込みフラグ 0: チャンネル n の TX キュー割り込みフラグ未設定 1: チャンネル n の TX キュー割り込みフラグ設定	R
3	CFTIF0	COM FIFO TX モード割り込みフラグ 0: チャンネル n の COM FIFO TX モード割り込みフラグ未設定 1: チャンネル n の COM FIFO TX モード割り込みフラグ設定	R
4	THIF0	TX 履歴リスト割り込み 0: チャンネル n の TX 履歴リスト割り込みフラグ未設定 1: チャンネル n の TX 履歴リスト割り込みフラグ設定	R
31:5	—	読むと 0 が読めます。	R

注: S-TYPE-3, P-TYPE-3

グローバル TX 割り込みステータスレジスタは、送信固有の割り込みの検出を示します。

TSIF0 ビット (TX 成功割り込みフラグ)

TSIF0 ビットは、(割り込みが許可されているとき) 関連するチャンネルの TX 成功割り込みフラグが設定されると 1 になります。

本ビットは以下の場合に自動的にクリアされます。

- (割り込み許可が無効な場合) 関連する TX MB 結果ステータスビットがクリアされたとき
- GL_RESET モードまたは CH_RESET モードのとき

TAI0 ビット (TX アボート割り込みフラグ)

TAI0 ビットは、(割り込みが許可されているとき) 関連するチャンネルの TX アボート割り込みフラグが設定されると 1 になります。

本ビットは以下の場合に自動的にクリアされます。

- (割り込み許可が無効な場合) 関連する TX MB 結果ステータスビットがクリアされたとき
- GL_RESET モードまたは CH_RESET モードのとき

TQIF0 ビット (TX キュー割り込みフラグ)

TQIF0 ビットは、(割り込みが許可されているとき) 関連するチャンネルの TX キュー割り込みフラグが設定されると 1 になります。

本ビットは以下の場合に自動的にクリアされます。

- (割り込み許可が無効な場合) 関連する TX キュー割り込みフラグがクリアされたとき
- GL_RESET モードまたは CH_RESET モードのとき

CFTIF0 ビット (COM FIFO TX モード割り込みフラグ)

CFTIFn ビットは、(割り込みが許可されているとき) 関連する COM TX FIFO モード割り込みフラグ (CFDCFSTS.CFTXIF) が設定されると 1 になります。

本ビットは以下の場合に自動的にクリアされます。

- (割り込み許可が無効な場合) 関連する COM TX FIFO モード割り込みフラグ (CFDCFSTS.CFTXIF) がクリアされたとき
- GL_RESET モードまたは CH_RESET モードのとき

THIF0 ビット (TX 履歴リスト割り込み)

THIF0 ビットは、(割り込みが許可されているとき) 関連する TX 履歴リスト割り込みフラグ (CFDTHLSTS.THLIF) が設定されると 1 になります。


本ビットは以下の場合に自動的にクリアされます。

- (割り込み許可が無効な場合) 関連する TX 履歴リスト割り込みフラグ (CFDTHLSTS.THLIF) がクリアされたとき
- GL_RESET モードまたは CH_RESET モードのとき

31.2.16 CFDGTSC : グローバルタイムスタンプカウンタレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0024



ビット	シンボル	機能	R/W
15:0	TS[15:0]	タイムスタンプ値	R
31:16	—	読むと 0 が読めます。	R

注 S-TYPE-3, P-TYPE-3

グローバルタイムスタンプカウンタレジスタは、選択された設定に基づきタイムスタンプを格納します。

TS[15:0]ビット (タイムスタンプ値)

タイムスタンプ値は、TSSS、TSBTCS および TSP の設定に基づきグローバルタイムスタンプカウンタレジスタに格納されます。halt 状態に遷移中はタイムスタンプカウンタの精度は保証されません。

タイムスタンプ値は、TSSS、TSBTCS および TSP の設定に基づき本レジスタに格納されます。


CANFD モジュールが GL_RESET モードまたは GL_SLEEP モードの場合は TS[15:0]ビットへの書き込みは行わないでください。

TS[15:0]ビットは、GL_RESET モードのとき自動的にクリアされます。

31.2.17 CFDGAFLECTR : グローバルアクセプタンスフィルタリストエントリコントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0028



ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
8	AFLDAE	アクセプタンスフィルタリストデータアクセス許可 0: アクセプタンスフィルタリストデータアクセス禁止 1: アクセプタンスフィルタリストデータアクセス許可	R/W
31:9	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

グローバルアクセプタンスフィルタリストエントリコントロールレジスタは、グローバルアクセプタンスフィルタリストからエントリを読み出ししたり書き込んだりするグローバルアクセプタンスフィルタリストページを選択するのに使用されます。

AFLDAE ビット (アクセプタンスフィルタリストデータアクセス許可)

AFLDAE ビットは、アクセプタンスフィルタリストの設定後クリアされた場合、アクセプタンスフィルタリストへの書き込みを防止します。


本ビットの状態に関係なくアクセプタンスフィルタリストからデータを読み出し可能です。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。アクセプタンスフィルタリストへの書き込みを許可するには本ビットを1にしてください。

31.2.18 CFDGAFLCFG: グローバルアクセプタンスフィルタリストコンフィギュレーションレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x002C



ビット	シンボル	機能	R/W
15:0	—	読むと0が読めます。書く場合、0としてください。	R/W
20:16	RNC0[4:0]	ルール番号 専用ルールの数	R/W
31:21	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

グローバルアクセプタンスフィルタリストコンフィギュレーションレジスタは、アクセプタンスフィルタリスト内のエントリ用ルール数を定義するのに使用されます。

アクセプタンスフィルタリスト内で使用可能なエントリの総数は16です。

RNC0[4:0]ビット (ルール番号)

RNC0[4:0]ビットは、アクセプタンスフィルタリスト内のルール数を定義します。

CANFD モジュールが GL_RESET モードの場合のみ、これらのビットへの書き込みを行ってください。16ルールの場合、これらのビットは5ビットに設定できます。

31.2.19 CFDGAFIDr : グローバルアクセプタンスフィルタリスト ID レジスタ (r = 1~16)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0120 + 0x0010 × (r - 1)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	GAFLI DE			GAFL RTR	GAFL B	GAFLID[28:16]										
Value after reset:	0			0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	GAFLID[15:0]															
Value after reset:	0															

ビット	シンボル	機能	R/W
28:0	GAFLID[28:0]	グローバルアクセプタンスフィルタリストエントリ ID フィールド グローバルアクセプタンスフィルタリストエントリの ID 部分	R/W
29	GAFLLB	グローバルアクセプタンスフィルタリストエントリループバック設定 0: 属性 RX によるアクセプタンスフィルタ処理用グローバルアクセプタンスフィルタリストエントリ ID 1: 属性 TX によるアクセプタンスフィルタ処理用グローバルアクセプタンスフィルタリストエントリ ID	R/W
30	GAFLRTR	グローバルアクセプタンスフィルタリストエントリ RTR フィールド 0: データフレーム 1: リモートフレーム	R/W
31	GAFLIDE	グローバルアクセプタンスフィルタリストエントリ IDE フィールド 0: ルールエントリ ID の標準 ID がアクセプタンスフィルタ処理に有効 1: ルールエントリ ID の拡張 ID がアクセプタンスフィルタ処理に有効	R/W

注 S-TYPE-3, P-TYPE-3

グローバルアクセプタンスフィルタリスト ID レジスタは、グローバルアクセプタンスフィルタリストにおけるエントリループ用 ID フィールドを設定するのに使用されます。

GAFLID[28:0]ビット (グローバルアクセプタンスフィルタリストエントリ ID フィールド)

GAFLID[28:0]ビットは、グローバルアクセプタンスフィルタリスト内の各エントリの CAN ID フィールドを表します。

CFDGAFLECTR.AFLDAE ビットが 0 のとき、これらのビットに書き込まないでください。

関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

GAFLLB ビット (グローバルアクセプタンスフィルタリストエントリループバック設定)

GAFLLB ビットは、グローバルアクセプタンスフィルタリスト内のエントリの属性が RX なのか TX なのかを選択します。

本属性は、ミラーモード、ループバックモード、および標準 (非ループバック) 受信の際、エントリが有効かどうかを決定します。送受信、ループバックモードのタイプ、および RX/TX 属性別の、グローバルアクセプタンスフィルタリストエントリの有効性についての詳しい説明は「[31.5.5. ループバックモード](#)」を参照してください。

CFDGAFLECTR.AFLDAE ビットが 0 のとき、このビットに書き込まないでください。

関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。

GAFLRTR ビット (グローバルアクセプタンスフィルタリストエントリ RTR フィールド)

GAFLRTR ビットにより、グローバルアクセプタンスフィルタリストの各エントリについて、指定されたフレームフォーマット (データフレームまたはリモートフレーム) が設定できます。CAN チャンネルの各ルールエントリについて、アクセプタンスフィルタ処理は、受信した CAN メッセージの RTR ビットと本ビットを比較します。

CFDGAFLECTR.AFLDAE ビットが 0 のとき、このビットに書き込まないでください。

関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。

GAFLIDE ビット (グローバルアクセプタンスフィルタリストエントリ IDE フィールド)

GAFLIDE ビットにより、グローバルアクセプタンスフィルタリストの各エントリについて、ID フォーマット (標準 ID または拡張 ID) が設定できます。CAN チャンネルの各ルールエントリについて、アクセプタンスフィルタ処理は、受信した CAN メッセージの IDE ビットと本ビットを比較します。

CFDGAFLECTR.AFLDAE ビットが 0 のとき、このビットに書き込まないでください。

関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。

31.2.20 CFDGAFLMr: グローバルアクセプタンスフィルタリストマスクレジスタ (r = 1 ~16)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0124 + 0x0010 × (r - 1)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	GAFLI DEM	GAFL RTRM	GAFLI FL1	GAFLIDM[28:16]												
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	GAFLIDM[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
28:0	GAFLIDM[28:0]	グローバルアクセプタンスフィルタリスト ID マスクフィールド ID フィールド用グローバルアクセプタンスフィルタリストマスクフィールドビット	R/W
29	GAFLIFL1	グローバルアクセプタンスフィルタリスト情報ラベル 1 グローバルアクセプタンスフィルタリスト情報ラベルビット 1	R/W
30	GAFLRTRM	グローバルアクセプタンスフィルタリストエントリ RTR マスク 0: RTR ビットは ID 一致に使用されない 1: RTR ビットは ID 一致に使用される	R/W
31	GAFLIDEM	グローバルアクセプタンスフィルタリスト IDE マスク 0: IDE ビットは ID 一致に使用されない 1: IDE ビットは ID 一致に使用される	R/W

注. S-TYPE-3, P-TYPE-3

グローバルアクセプタンスフィルタリストマスクレジスタは、グローバルアクセプタンスフィルタリストにおける各エントリルールのマスクフィールドを設定するのに使用されます。

GAFLIDM[28:0]ビット (グローバルアクセプタンスフィルタリスト ID マスクフィールド)

GAFLIDM[28:0]ビットは、各グローバルアクセプタンスフィルタリストエントリの CAN ID フィールド内の関連ビットのフィルタマスクビットです。

0	対応する STD-ID/EXT-ID ビットは ID 一致に使用されない
1	対応する STD-ID/EXT-ID ビットは ID 一致に使用される

CFDGAFLECTR.AFLLDAE ビットが 0 のとき、これらのビットに書き込まないでください。

関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

GAFLIFL1 ビット (グローバルアクセプタンスフィルタリスト情報ラベル 1)

GAFLIFL1 ビットにより、グローバルアクセプタンスフィルタリスト内の関連エントリにより受け付けられた受信メッセージに付けられる 2 ビットの情報ラベルが設定できます。本ビットは、情報ラベルの MSB ビットです。

CFDGAFLECTR.AFLLDAE ビットが 0 のとき、本ビットに書き込まないでください。

関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。

本ビットは、着信メッセージの格納位置の情報ラベルフィールド[1] (CFDRMFDSTSb.RMIFL [1]、CFDRFFDSTSb.RFIFL [1]、CFDCFFDCSTS.CFIFL [1]) に格納されます。

GAFLRTRM ビット (グローバルアクセプタンスフィルタリストエントリ RTR マスク)

GAFLRTRM ビットにより、グローバルアクセプタンスフィルタリストの各エントリについて、RTR マスクビットが設定できます。

CFDGAFLECTR.AFLLDAE ビットが 0 のとき、本ビットに書き込まないでください。

関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。

GAFLIDEM ビット (グローバルアクセプタンスフィルタリスト IDE マスク)

GAFLIDEM ビットにより、グローバルアクセプタンスフィルタリストの各エントリについて、IDE マスクビットが設定できます。

IDE マスクビットが 0 のとき、ID 比較は受信した IDE ビットによります。

受信した IDE ビットが 0 の場合、STD-ID 比較が行われます。

受信した IDE ビットが 1 の場合、EXT-ID 比較が行われます。

CFDGAFLECTR.AFLLDAE ビットが 0 のとき、本ビットに書き込まないでください。

関連する CANFD チャンネルが CH_RESET モードまたは CH_HALT モードの場合のみ本ビットへの書き込みを行ってください。

31.2.21 CFDGAFLP0r : グローバルアクセプタンスフィルタリストポインタ 0 レジスタ (r = 1~16)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0128 + 0x0010 × (r - 1)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	GAFLPTR[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	GAFLRMV	—	—	GAFLRMDP[4:0]				GAFLFLO	—	—	—	GAFLDLC[3:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	GAFLDLC[3:0]	グローバルアクセプタンスフィルタリスト DLC フィールド 受け付けに必要なデータフレーム内の最小データバイト数	R/W
6:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	GAFLIFL0	グローバルアクセプタンスフィルタリスト情報ラベル 0	R/W

ビット	シンボル	機能	R/W
12:8	GAFLRMDP[4:0]	グローバルアクセプタンスフィルタリスト RX メッセージバッファ方向ポインタ 受信メッセージ格納用 RX メッセージバッファ番号	R/W
14:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	GAFLRMV	グローバルアクセプタンスフィルタリスト RX メッセージバッファ有効 0: 単一のメッセージバッファ方向ポインタは無効 1: 単一のメッセージバッファ方向ポインタは有効	R/W
31:16	GAFLPTR[15:0]	グローバルアクセプタンスフィルタリストポインタ	R/W

注. S-TYPE-3, P-TYPE-3

グローバルアクセプタンスフィルタリストポインタ 0 レジスタは、グローバルアクセプタンスフィルタリスト内の各ルールエントリについて、データ長コード (DLC)、ソフトウェアポインタ、単一メッセージバッファ選択、およびメッセージバッファ方向ポインタを設定するのに使用されます。

GAFLDLC[3:0]ビット (グローバルアクセプタンスフィルタリスト DLC フィールド)

GAFLDLC[3:0]ビットにより、グローバルアクセプタンスフィルタリスト (自動 DLC フィルタ機能) 内の関連エントリにより受け付けられるメッセージについて、最小データ長コード (DLC) 値が設定できます。

グローバルアクセプタンスフィルタリスト内のエントリにより受け付けられたメッセージの DLC 値が、本関連グローバルアクセプタンスフィルタリストエントリに設定された DLC 値以上の場合のみ、DLC フィルタ処理は合格となります。本フィールドが 0 の場合、対応するルールエントリについて自動 DLC フィルタ機能は無効です。

表 31.3 に、設定可能な DLC 値を示します。

表 31.3 DLC 値の設定

フォーマット	DLC[3]	DLC[2]	DLC[1]	DLC[0]	説明
CAN および CANFD	0	0	0	0	受信メッセージの DLC = 0 以上 (DLC フィルタチェックは無効)
CAN および CANFD	0	0	0	1	受信メッセージの DLC = 1 以上
CAN および CANFD	0	0	1	0	受信メッセージの DLC = 2 以上
CAN および CANFD	0	0	1	1	受信メッセージの DLC = 3 以上
CAN および CANFD	0	1	0	0	受信メッセージの DLC = 4 以上
CAN および CANFD	0	1	0	1	受信メッセージの DLC = 5 以上
CAN および CANFD	0	1	1	0	受信メッセージの DLC = 6 以上
CAN および CANFD	0	1	1	1	受信メッセージの DLC = 7 以上
CAN	1	x	x	x	受信メッセージの DLC = 8 以上
CANFD	1	0	0	0	受信メッセージの DLC = 8 以上(注1)
CANFD	1	0	0	1	受信メッセージの DLC = 12 以上(注1)
CANFD	1	0	1	0	受信メッセージの DLC = 16 以上(注1)
CANFD	1	0	1	1	受信メッセージの DLC = 20 以上(注1)
CANFD	1	1	0	0	受信メッセージの DLC = 24 以上(注1)
CANFD	1	1	0	1	受信メッセージの DLC = 32 以上(注1)
CANFD	1	1	1	0	受信メッセージの DLC = 48 以上(注1)
CANFD	1	1	1	1	受信メッセージの DLC = 64(注1)

注 1. この設定は、クラシカル CAN 機能では使用できません。

CFDGAFLECTR.AFLLDAE ビットが 0 のとき、これらのビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

GAFLIFL0 ビット (グローバルアクセプタンスフィルタリスト情報ラベル 0)

GAFLIFL0 ビットにより、関連するグローバルアクセプタンスフィルタリストエントリにより受け付けられた受信メッセージに付けられる 2 ビットの情報ラベルが設定できます。本ビットは、情報ラベルの LSB ビットです。

CFDGAFLECTR.AFLLDAE ビットが 0 のとき、本ビットへは書き込みできません。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみこのビットへの書き込みを行ってください。

本ビットは、着信メッセージの格納位置の情報ラベルフィールド[0] (CFDRMFDSTSb.RMIFL[0], CFDRFFDSTSb.RFIFL[0], CFDCFFDCSTS.CFIFL[0]) に格納されます。

GAFLRMDP[4:0] ビット (グローバルアクセプタンスフィルタリスト RX メッセージバッファ方向ポインタ)

GAFLRMDP[4:0] ビットにより、関連するグローバルアクセプタンスフィルタリストエントリのアクセプタンスチェックを合格した受信メッセージに対して、単一の受信メッセージバッファを宛先に設定できます。入力される値は、単一の宛先メッセージバッファ番号です。

CFDGAFLECTR.AFLLDAE ビットが 0 のとき、これらのビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

CFDRMNB.NRXMB[4:0] は、RX メッセージバッファ数を設定するために RX メッセージバッファ数レジスタで入力された値です。CFDGAFLP0r.GAFLRMDP[4:0] ビットで入力できる値は、0x00 と CFDMNB.NMB[4:0] ~1 間の値のみです。

CFDRMNB.NRXMB[4:0] = 0x00 の場合、GAFLRMV ビットは 0 に設定してください。

GAFLRMV ビット (グローバルアクセプタンスフィルタリスト RX メッセージバッファ有効)

GAFLRMV ビットにより、関連するグローバルアクセプタンスフィルタリストエントリのアクセプタンスチェックを合格した受信メッセージに対して、宛先としての単一の受信メッセージバッファを有効または無効にできます。

CFDGAFLECTR.AFLLDAE ビットが 0 のとき、これらのビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

GAFLPTR[15:0] ビット (グローバルアクセプタンスフィルタリストポインタ)

GAFLPTR[15:0] ビットにより、関連するグローバルアクセプタンスフィルタリストエントリにより受け付けられた受信メッセージに付けられる 16 ビットのポインタが設定できます。ポインタは、メッセージバッファ領域へのメッセージ格納中に追加され、アプリケーションによりサポート機能として使用可能です。ポインタ情報は、たとえば、AUTOSAR システムにおける受信メッセージの PDU ID 割り当てをサポートするのに使用可能です。

CFDGAFLECTR.AFLLDAE ビットが 0 のとき、これらのビットに書き込まないでください。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

31.2.22 CFDGAF1P1r : グローバルアクセプタンスフィルタリストポインタ 1 レジスタ (r = 1~16)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x012C + 0x0010 × (r - 1)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	GAFL FDP8	—	—	—	—	—	—	GAFL FDP1	GAFL FDP0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	GAFLFDP0	グローバルアクセプタンスフィルタリスト FIFO 方向ポインタ 受信メッセージ格納用の FIFO 方向ポインタビット 0: RX FIFO 0 を受信宛先として無効にする 1: RX FIFO 0 を受信宛先として有効にする	R/W
1	GAFLFDP1	グローバルアクセプタンスフィルタリスト FIFO 方向ポインタ 受信メッセージ格納用の FIFO 方向ポインタビット 0: RX FIFO 1 を受信宛先として無効にする 1: RX FIFO 1 を受信宛先として有効にする	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	GAFLFDP8	グローバルアクセプタンスフィルタリスト FIFO 方向ポインタ 受信メッセージ格納用の FIFO 方向ポインタビット 0: 共通 FIFO を受信宛先として無効にする 1: 共通 FIFO を受信宛先として有効にする	R/W
31:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

グローバルアクセプタンスフィルタリストポインタ 1 レジスタは、グローバルアクセプタンスフィルタリストにおける各ルールエントリの FIFO 方向ポインタフィールドを設定するのに使用されます。

GAFLFDP8、GAFLFDP1、GAFLFDP0 ビット (グローバルアクセプタンスフィルタリスト FIFO 方向ポインタ)

これらのビットにより、関連するグローバルアクセプタンスフィルタリストエントリのアクセプタンスチェックを合格した受信メッセージに対して、FIFO バッファを宛先に設定できます。GAFLFDP8、GAFLFDP1、GAFLFDP0 の各ビットは、専用 FIFO として設定されます。

CFDGAFLECTR.AF1DAE ビットが 0 のとき、これらのビットに書き込みできません。

共通 FIFO での格納については、受信先は、RX FIFO として設定された共通 FIFO バッファのみが可能です。

関連する CANFD チャネルが CH_RESET モードまたは CH_HALT モードの場合のみこれらのビットへの書き込みを行ってください。


最大 2 個の宛先 FIFO バッファ、または 1 個の宛先 FIFO バッファ+RX メッセージバッファ 1 個のみ構成する必要があります。

31.2.23 CFDRMNB : RX メッセージバッファ数レジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0030

Bit position: 31 10 8 4 0



Value after reset: 0

ビット	シンボル	機能	R/W
4:0	NRXMB[4:0]	RX メッセージバッファ数	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10:8	RMPLS[2:0]	受信メッセージバッファペイロードデータサイズ 0 0 0: 8 バイト 0 0 1: 12 バイト 0 1 0: 16 バイト 0 1 1: 20 バイト 1 0 0: 24 バイト 1 0 1: 32 バイト 1 1 0: 48 バイト 1 1 1: 64 バイト	R/W
31:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-3

RX メッセージバッファ数レジスタは、チャンネルに割り当てられた RX メッセージバッファの総数を設定するのに使用されます。

NRXMB[4:0]ビット (RX メッセージバッファ数)

NRXMB[4:0]ビットは、RX メッセージバッファ数を設定するのに使用されます。

CANFD モジュールが GL_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

0~16 (0 と 16 を含む) の範囲でのみ値を設定してください。ここで、0x00 は、RX メッセージバッファは割り当てられないことを示します。

RMPLS[2:0]ビット (受信メッセージバッファペイロードデータサイズ)

RMPLS[2:0]ビットは、メッセージバッファペイロードデータサイズを設定するのに使用されます。

CANFD モジュールが GL_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

31.2.24 CFDRMND : RX メッセージバッファ新規データレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0034

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	RMNS[15:0]	RX メッセージバッファ新規データステータス 0: 新規データは対応する RX メッセージバッファに格納されない 1: 新規データは対応する RX メッセージバッファに格納される	R/W

注: S-TYPE-3, P-TYPE-3

RX メッセージバッファ新規データステータスレジスタは、RX メッセージバッファの新規データ格納状態を指定します。

RMNS[15:0]ビット (RX メッセージバッファ新規データステータス)

RMNS[15:0]ビットは、対応する RX メッセージバッファの新規データの状態を示します。RMNS ビット[0]は、RX メッセージバッファ[0]に対応し、順次同様に対応します。

CFDRMND のビット位置は、RXMB のバッファ番号に対応します。

CANFD モジュールが GL_RESET モードまたは GL_SLEEP モードの場合は、これらのビットへの書き込みは行わないでください。1 の書き込みは無効です。

これらのビットは、対応する RX メッセージバッファへのメッセージ格納が実行中の場合はクリアできません。これらのビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

これらのビットは、新規メッセージの格納が対応する RX メッセージバッファに行われる場合に自動的に 1 になります。これらのビットは、0 を書くことによってクリアされます。これらのビットは、CANFD モジュールが GL_RESET モードのとき自動的にクリアされます。

CFDRMNB.RMPLS = 000b (最大 8 バイトのペイロード) の場合、メッセージ格納期間は PCLKA で 6 サイクルです。

CFDRMNB.RMPLS > 000b の場合、メッセージ格納期間は、PCLKA で 6 サイクル + 4 バイトごとに 1 (64 バイトの場合、PCLKA で最大 20 サイクル)

注. この機能は、クラシカル CAN 機能では使用できません。

31.2.25 CFDRFCCa : RX FIFO コンフィグレーション/コントロールレジスタ a (a = 0, 1)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x003C + 0x04 × a

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RFIGCV[2:0]		RFIM	—	RFDC[2:0]		—	RFPLS[2:0]		—	—	RFIE	RFE			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RFE	RX FIFO 許可 0: FIFO 禁止 1: FIFO 許可	R/W
1	RFIE	RX FIFO 割り込み許可 0: FIFO 割り込み発生禁止 1: FIFO 割り込み発生許可	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
6:4	RFPLS[2:0] ^(注1)	Rx FIFO ペイロードデータサイズコンフィグレーション 000: 8 バイト 001: 12 バイト 010: 16 バイト 011: 20 バイト 100: 24 バイト 101: 32 バイト 110: 48 バイト 111: 64 バイト	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10:8	RFDC[2:0]	RX FIFO 容量構成 000: FIFO 容量 = 0 メッセージ 001: FIFO 容量 = 4 メッセージ 010: FIFO 容量 = 8 メッセージ 011: FIFO 容量 = 16 メッセージ 100: FIFO 容量 = 32 メッセージ 101: FIFO 容量 = 48 メッセージ 110: 予約 111: 予約	R/W
11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	RFIM	RX FIFO 割り込みモード 0: RX FIFO カウンタが、RFIGCV より小さい値から RFIGCV に達したとき割り込み発生 1: 各受信メッセージの格納終了時に割り込み発生	R/W
15:13	RFIGCV[2:0]	RX FIFO 割り込み発生カウンタ値 000: FIFO が 1/8 フルになると割り込み発生 001: FIFO が 1/4 フルになると割り込み発生 010: FIFO が 3/8 フルになると割り込み発生 011: FIFO が 1/2 フルになると割り込み発生 100: FIFO が 5/8 フルになると割り込み発生 101: FIFO が 3/4 フルになると割り込み発生 110: FIFO が 7/8 フルになると割り込み発生 111: FIFO がフルになると割り込み発生	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. これらのビットは、クラシカル CAN 機能では使用できません。

RX FIFO コンフィグレーション/コントロールレジスタは、2 つの RX FIFO を設定および制御するのに使用されます。

RFE ビット (RX FIFO 許可)

RFE ビットは、FIFO を有効にします。本ビットを 0 にすると、RX FIFO がクリアされエンプティになります。CANFD モジュールが GL_HALT モードまたは GL_OPERATION の場合のみ本ビットへの書き込みを行ってください。

本ビットは、設定された FIFO 容量が 0x000 より大きい (CFDRFCCa.RFDC > 0x000)、かつ 0x110 より小さい場合のみ 1 に設定できます。

RFE ビットは、CFDRFCCa レジスタの他のビットが全部 1 に設定された後、CFDRFCCa レジスタに個別に書き込んで 1 に設定してください。

本ビットは、CANFD モジュールが GL_RESET モードのとき自動的にクリアされます。

RFIE ビット (RX FIFO 割り込み許可)

RFIE ビットは、FIFO 割り込みの発生を許可します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。

RFPLS[2:0] ビット (Rx FIFO ペイロードデータサイズコンフィグレーション)

RFPLS[2:0] ビットは、RAM 内のメッセージデータペイロード割り当てを定義します。

これは、本 FIFO が受信できる最大バイト数です。

CANFD モジュールが GL_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

注. これらのビットは、クラシカル CAN 機能では使用できません。

RFDC[2:0]ビット (RX FIFO 容量構成)

RFDC[2:0]ビットは、FIFO の容量をメッセージ数で選択します。FIFO 容量が 0 メッセージに設定されている場合、FIFO は使用できません。

CANFD モジュールが GL_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

RFIM ビット (RX FIFO 割り込みモード)

RFIM ビットは、FIFO の割り込み発生条件を選択します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。

CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

RFIGCV[2:0]ビット (RX FIFO 割り込み発生カウンタ値)

RFIGCV[2:0]ビットは、FIFO 割り込みを発生させる FIFO のカウンタ値を選択します。これらの値は、割り込みが発生する FIFO 容量の分数を表します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。

RFIGCV[2:0]ビットの設定は、RFDC[2:0]ビットと同期している必要があります。

CANFD モジュールが GL_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

31.2.26 CFDRFSTSa : RX FIFO ステータスレジスタ a (a = 0, 1)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0044 + 0x04 × a

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	RFMC[5:0]					—	—	—	—	RFIF	RFMLT	RFFLL	RFEMP	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	RFEMP	RX FIFO エンプティ 0: FIFO はエンプティではない 1: FIFO はエンプティ	R
1	RFFLL	RX FIFO フル 0: FIFO はフルではない 1: FIFO はフル	R
2	RFMLT	RX FIFO メッセージロスト 0: FIFO メッセージロスト発生なし 1: FIFO メッセージロスト発生あり	R/W
3	RFIF	RX FIFO 割り込みフラグ 0: FIFO 割り込み条件は成立していない 1: FIFO 割り込み条件は成立している	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:8	RFMC[5:0]	RX FIFO メッセージ数 FIFO に格納されているメッセージ数	R

ビット	シンボル	機能	R/W
31:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

RX FIFO ステータスレジスタは、対応する FIFO バッファに格納されているメッセージの状態を示します。

RFEMP ビット (RX FIFO エンプティ)

RFEMP ビットは、以下の場合自動的に 1 になります。

- RFMC ビットが 0 のとき
- CFDRFCCa.RFE ビットを 0 に設定することにより RX FIFO が禁止されたとき
- CANFD モジュールが GL_RESET モードであるとき

RFEMP ビットは、最初のメッセージが RX FIFO バッファに格納されると自動的にクリアされます。

RFFLL ビット (RX FIFO フル)

RFFLL ビットは、FIFO バッファに格納されている CAN メッセージ数が設定されている FIFO 容量と一致すると自動的に 1 になります。

RFFLL ビットは以下の場合自動的にクリアされます。

- FIFO バッファに格納されている CAN メッセージ数が設定されている FIFO 容量以下になったとき
- CFDRFCCa.RFE ビットを 0 に設定することにより RX FIFO が禁止されたとき
- CANFD モジュールが GL_RESET モードであるとき

RFMLT ビット (RX FIFO メッセージロスト)

CANFD モジュールが GL_HALT モードまたは GL_OPERATION の場合のみ RFMLT ビットへの書き込みを行ってください。1 の書き込みは無効です。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

本ビットは、FIFO がすでに満杯のときに格納しようとしたことにより、メッセージが失われた場合、自動的に 1 になります。CAN チャネルからの設定と書き込みによるクリアが同時に起きた場合は、ビットは 1 に設定されます。

本ビットは以下の場合クリアされます。

- 0 を書いたとき
- CANFD モジュールが GL_RESET モードであるとき

RFIF ビット (RX FIFO 割り込みフラグ)

RFIF ビットは、設定されている割り込み条件が成立すると自動的に 1 になります。本ビットは、RX FIFO バッファが禁止されると自動的にクリアされます。

CANFD モジュールが GL_HALT モードまたは GL_OPERATION の場合のみ本ビットへの書き込みを行ってください。1 の書き込みは無効です。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

CAN チャネルからの設定と書き込みによるクリアが同時に起きた場合は、本ビットは 1 に設定されます。

本ビットは、0 を書き込むことによってクリアされます。本ビットは、CANFD モジュールが GL_RESET モードのときも自動的にクリアされます。

RFMC[5:0] ビット (RX FIFO メッセージ数)


RFMC[5:0] ビットは、CPU が読み出し可能な RX FIFO バッファに格納されている CAN メッセージ数を示します。これらのビットは、FIFO が禁止され、CANFD モジュールが GL_RESET モードのとき自動的にクリアされます。

31.2.27 CFDRFPCTRa : RX FIFO ポインタコントロールレジスタ a (a = 0, 1)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x004C + 0x04 × a

Bit position: 31 7 0



Value after reset: 0

ビット	シンボル	機能	R/W
7:0	RFPC[7:0]	RX FIFO ポインタ制御 対応する RX FIFO バッファの読み出しポインタをインクリメントします。	W
31:8	—	書く場合、0としてください。	W

注: S-TYPE-3, P-TYPE-3

RX FIFO ポインタコントロールレジスタを使って、対応する RX FIFO バッファの読み出しポインタをインクリメントできます。

RFPC ビット (RX FIFO ポインタ制御)

値 0xFF が RFPC ビットに書き込まれると、対応する RX FIFO バッファのポインタが次の FIFO エントリに移されます。対応する RX FIFO バッファが許可されておりエンプティでない場合のみ、これらのレジスタには 0xFF を書き込んでください。

読み取り値は常に 0x00 です。

CANFD モジュールが GL_HALT モードまたは GL_OPERATION モードの場合のみこれらのビットへの書き込みを行ってください。

DMA 有効時、RX FIFO ポインタコントロールレジスタに書き込まないでください。

31.2.28 CFDCFCC : 共通 FIFO コンフィグレーション/コントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)


Offset address: 0x0054

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	CFE	共通 FIFO 許可 0: FIFO 禁止 1: FIFO 許可	R/W
1	CFRXIE	共通 FIFO RX 割り込み許可 0: フレーム RX に対して FIFO 割り込み発生を禁止 1: フレーム RX に対して FIFO 割り込み発生を許可	R/W
2	CFTXIE	共通 FIFO TX 割り込み許可 0: フレーム TX に対して FIFO 割り込み発生を禁止 1: フレーム TX に対して FIFO 割り込み発生を許可	R/W
3	—	読むと 0 が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
6:4	CFPLS[2:0] ^(注1)	共通 FIFO ペイロードデータサイズコンフィグレーション 000: 8 バイト 001: 12 バイト 010: 16 バイト 011: 20 バイト 100: 24 バイト 101: 32 バイト 110: 48 バイト 111: 64 バイト	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	CFM	共通 FIFO モード 0: RX FIFO モード 1: TX FIFO モード	R/W
9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	CFITSS	共通 FIFO インターバルタイムソース選択 0: 基準クロック (×1/×10 期間) 1: 関連チャンネルのビットタイムクロック (FIFO は固定チャンネルにリンク付け)	R/W
11	CFITR	共通 FIFO インターバルタイム分解能 0: 基準クロック期間 × 1 1: 基準クロック期間 × 10	R/W
12	CFIM	共通 FIFO 割り込みモード 0: RX FIFO モード: 共通 FIFO カウンタが下位の値から CFGICV 値に達したときに RX 割り込み発生 TX FIFO モード: 共通 FIFO が最後のメッセージ送信に成功したとき TX 割り込み発生 1: RX FIFO モード: 各受信メッセージの格納終了時に RX 割り込み発生 TX FIFO モード: メッセージ送信成功ごとに割り込み発生	R/W
15:13	CFGICV[2:0]	共通 FIFO 割り込み発生カウンタ値 000: FIFO が 1/8 フルになると割り込み発生 001: FIFO が 1/4 フルになると割り込み発生 010: FIFO が 3/8 フルになると割り込み発生 011: FIFO が 1/2 フルになると割り込み発生 100: FIFO が 5/8 フルになると割り込み発生 101: FIFO が 3/4 フルになると割り込み発生 110: FIFO が 7/8 フルになると割り込み発生 111: FIFO がフルになると割り込み発生	R/W
17:16	CFTML[1:0]	共通 FIFO TX メッセージバッファリンク 対応するチャンネルの送信スキャンリンク位置	R/W
20:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
23:21	CFDC[2:0]	共通 FIFO 容量構成 000: FIFO 容量 = 0 メッセージ 001: FIFO 容量 = 4 メッセージ 010: FIFO 容量 = 8 メッセージ 011: FIFO 容量 = 16 メッセージ 100: FIFO 容量 = 32 メッセージ 101: FIFO 容量 = 48 メッセージ 110: FIFO 容量 = 予約 111: FIFO 容量 = 予約	R/W
31:24	CFITT[7:0]	共通 FIFO インターバル送信時間 TX モードに設定時 FIFO からの送信開始を遅らせます。遅延は、基本インターバルタイムクロックソース単位の倍数です。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. これらのビットは、クラシカル CAN 機能では使用できません。

CFE ビット (共通 FIFO 許可)

CFE ビットを 1 にすると、FIFO が許可されます。CFE ビットを 0 にクリアすると、FIFO が禁止されます。

本ビットを 0 にクリアすることにより、TX モードに設定時共通 FIFO からの送信をアボートしたり、RX モードに設定時共通 FIFO への受信を停止するのにも使用されます。

本ビットへの書き込みは、CANFD モジュールが GL_HALT モードか GL_OPERATION モードで、かつ関連する CANFD チャンネルが TX FIFO として設定されている FIFO に対して CH_RESET モードでない場合のみ行ってください。

本ビットは、設定された FIFO 容量が 0x000 より大きい (CFDFCC.CFDC > 0x000)、かつ 0x110 より小さい (0x110 > CFDFCC.CFDC > 0x000) 場合のみ 1 に設定できます。

CFE ビットは、本レジスタの他のビットが全部 1 に設定された後、CFDFCC レジスタに個別に書き込んで 1 に設定してください。

本ビットは、CANFD モジュールが GL_RESET モードのとき自動的にクリアされます。

本ビットは、FIFO が TX モードに設定されている場合、関連するチャンネルが CH_RESET モードのときも自動的にクリアされます。

CFRXIE ビット (共通 FIFO RX 割り込み許可)

CFRXIE ビットは、対応する FIFO バッファでフレームを受信後に割り込みフラグが設定されると FIFO 割り込み発生を許可します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。

CFTXIE ビット (共通 FIFO TX 割り込み許可)

CFTXIE ビットは、対応する FIFO バッファからフレームを送信後に割り込みフラグが設定されると共通 FIFO 割り込み発生を許可します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。

CFPLS[2:0] ビット (共通 FIFO ペイロードデータサイズコンフィグレーション)

CFPLS[2:0] ビットは、RAM 内のメッセージデータペイロード割り当てを定義します。これは、FIFO バッファが送受信できる最大バイト数です。

詳細は、「31.6. FIFO バッファと通常のメッセージバッファの構成」を参照してください。

CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

注. これらのビットは、クラシカル CAN 機能では使用できません。

CFM ビット (共通 FIFO モード)

CFM ビットは、FIFO のモードを選択します。ハードウェアリセットが適用されると、共通 FIFO バッファはすべて RX FIFO モードに設定されます。

GL_OPERATION モードまたは GL_SLEEP モードのとき、これらのビットに書き込まないでください。

CANFD モジュールが GL_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

CFITSS ビット (共通 FIFO インターバルタイマソース選択)

CFITSS ビットは、インターバル送信タイマの基本クロックソースを選択します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。また、CFE ビットが 1 の場合も本ビットに書き込まないでください。

CANFD 通信使用時に本ビットに 1 を書き込まないでください。(注1)

注. ビットタイムクロックは、公称およびデータレートビット設定に応じて変わります。

注 1. この機能は、クラシカル CAN 機能では使用できません。

CFITR ビット (共通 FIFO インターバルタイマ分解能)

CFITR ビットは、インターバル送信タイマの基準クロックの分解能を選択します (周辺クロックが基準クロックのソースです)。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへの書き込みは行わないでください。また、CFE ビットが 1 の場合も本ビットに書き込まないでください。

CFIM ビット (共通 FIFO 割り込みモード)

CFIM ビットは、FIFO バッファの割り込み発生条件を選択します。

GL_SLEEP モードのとき、本ビットに書き込まないでください。

CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

CFIGCV[2:0]ビット (共通 FIFO 割り込み発生カウンタ値)

CFIGCV[2:0]ビットは、FIFO 割り込み発生メッセージカウンタ値を選択します。これらの値は、割り込み発生対象の FIFO 容量の分数を表します。

CANFD モジュールが GL_SLEEP モードの場合本ビットへの書き込みは行わないでください。

これらのビットの設定は、CFDC[2:0]ビットと同期している必要があります。

CANFD モジュールが GL_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

CFTML[1:0]ビット (共通 FIFO TX メッセージバッファリンク)

CFTML[1:0]ビットは、送信スキャン用に、TX FIFO のリンク先である通常の送信メッセージバッファ位置を選択します。

GL_OPERATION モードまたは GL_SLEEP モードのとき、これらのビットに書き込まないでください。

CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

CFDC[2:0]ビット (共通 FIFO 容量構成)

CFDC[2:0]ビットは、共通 FIFO の容量をメッセージ数で選択します。FIFO 容量が 0 メッセージに設定されている場合、FIFO は使用できません。

CANFD モジュールが GL_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

CFITT[7:0]ビット (共通 FIFO インターバル送信時間)

CFITT[7:0]ビットは、TX モードに設定時、本 FIFO バッファから送信される全メッセージの送信開始遅延を選択します。遅延は、基本インターバルタイマクロックソース期間の倍数です (基準クロック × 1、基準クロック × 10、または関連 CAN チャンネルのビットタイムクロック)。

CANFD モジュールが GL_SLEEP モードの場合本ビットへの書き込みは行わないでください。

CFE ビットが 1 のとき、これらのビットに書き込まないでください。

CFDGCFG.ITRCP[15:0] = 0x0000 のとき、CFITT[7:0]ビットは 0x0000 に設定してください。

31.2.29 CFDCFSTS : 共通 FIFO ステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0058

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	CFMC[5:0]					—	—	—	CFTXI F	CFRXI F	CFML T	CFLL	CFEM P	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	CFEMP	共通 FIFO エンプティ 0: FIFO はエンプティではない 1: FIFO はエンプティ	R
1	CFLL	共通 FIFO フル 0: FIFO はフルではない 1: FIFO はフル	R

ビット	シンボル	機能	R/W
2	CFMLT	共通 FIFO メッセージロスト 0: FIFO で失われたメッセージ数 1: FIFO メッセージロスト発生あり	R/W
3	CFRXIF	共通 RX FIFO 割り込みフラグ 0: フレーム受信後 FIFO 割り込み条件が不成立 1: フレーム受信後 FIFO 割り込み条件が成立	R/W
4	CFTXIF	共通 TX FIFO 割り込みフラグ 0: フレーム送信後 FIFO 割り込み条件が不成立 1: フレーム送信後 FIFO 割り込み条件が成立	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:8	CFMC[5:0]	共通 FIFO メッセージ数 FIFO に格納されているメッセージ数	R
31:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

CFEMP ビット (共通 FIFO エンプティ)

CFEMP ビットは、以下の場合自動的に 1 になります。

- CPU が RX モードに設定されている FIFO からのメッセージをすべて読み出したとき
- すべてのメッセージが TX モードに設定されている FIFO から送信されたとき
- CFE ビットを 0 に設定することにより FIFO が禁止されているとき
- CANFD モジュールが GL_RESET モードであるとき
- FIFO が TX モードに設定されているときに、関連する CANFD チャンネルが CH_RESET モードであるとき

CFEMP ビットは、以下の場合自動的にクリアされます。

- RX モードに設定時最初の受信メッセージが FIFO バッファに格納されたとき
- TX モードに設定時最初の送信メッセージが FIFO バッファに格納されたとき

CFLL ビット (共通 FIFO フル)

CFLL ビットは、FIFO に格納されている CAN メッセージ数が設定されている FIFO 容量と一致すると自動的に 1 になります。

CFLL ビットは、以下の場合自動的にクリアされます。

- FIFO に格納されている CAN メッセージ数が設定されている FIFO 容量以下になったとき
- CFE ビットを 0 に設定することにより FIFO が禁止されているとき
- CANFD モジュールが GL_RESET モードであるとき
- FIFO バッファが TX モードに設定されているときに、関連する CANFD チャンネルが CH_RESET モードであるとき

CFMLT ビット (共通 FIFO メッセージロスト)

CFMLT ビットは、RX モードで FIFO がすでに満杯のときに新しいメッセージを格納しようとしたことにより、メッセージが失われた場合、自動的に 1 になります。

CAN チャンネルからの設定と書き込みによるクリアが同時に起きた場合は、本ビットは 1 に設定されます。

本ビットへの書き込みは、CANFD モジュールが GL_HALT モードか GL_OPERATION モードで、かつ関連する CANFD チャンネルが TX FIFO として設定されている FIFO に対して CH_RESET モードでない場合のみ行ってください。1 の書き込みは無効です。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

CFMLT ビットは以下の場合クリアされます。

- 0 を書いたとき

- CANFD モジュールが GL_RESET モードであるとき
- FIFO バッファが TX モードに設定されている場合に、関連する CANFD チャンネルが CH_RESET モードであるとき

CFRXIF ビット (共通 RX FIFO 割り込みフラグ)

CFRXIF ビットは、共通 FIFO バッファが禁止されても自動的にクリアされません。

本ビットへの書き込みは、CANFD モジュールが GL_STOP モードか GL_OPERATION モードで、かつ関連する CANFD チャンネルが TX FIFO として設定されている FIFO に対して CH_RESET モードでない場合のみ行ってください。1 の書き込みは無効です。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

本ビットは、RX モードに設定されているときに、共通 FIFO バッファに設定されている割り込み条件が成立したとき自動的に 1 になります。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合は、本ビットがセットされます。

CFRXIF ビットは以下の場合クリアされます。

- 0 を書いたとき
- CANFD モジュールが GL_RESET モードであるとき

CFTXIF ビット (共通 TX FIFO 割り込みフラグ)

CFTXIF ビットは、共通 FIFO バッファが禁止されても自動的にクリアされません。

本ビットへの書き込みは、CANFD モジュールが GL_STOP モードか GL_OPERATION モードで、かつ関連する CANFD チャンネルが TX FIFO として設定されている FIFO バッファに対して CH_RESET モードでない場合のみ行ってください。1 の書き込みは無効です。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

本ビットは、TX モードに設定されている共通 FIFO バッファに対して設定されている割り込み条件が成立したとき自動的に 1 になります。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合は、本ビットがセットされます。

CFTXIF ビットは以下の場合クリアされます。

- 0 を書いたとき
- CANFD モジュールが GL_RESET モードであるとき
- FIFO バッファが TX モードに設定されている場合に、関連する CANFD チャンネルが CH_RESET モードであるとき

CFMC[5:0] ビット (共通 FIFO メッセージ数)

CFMC[5:0] ビットは以下を示します。

- TX モードに設定されている FIFO バッファ内で送信を待っている、CPU により格納された CAN メッセージ数
- RX モードに設定されている FIFO バッファ内で CPU 読み出しを待っている、CANFD モジュールにより格納された CAN メッセージ数

CFMC[5:0] ビットは、以下の場合自動的にクリアされます。


- FIFO が禁止されているとき
- CANFD モジュールが GL_RESET モードであるとき
- FIFO バッファが TX モードに設定されている場合に、関連する CANFD チャンネルが CH_RESET モードであるとき

31.2.30 CFDCFPCTR : 共通 FIFO ポインタコントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x005C

Bit position: 31 7 0



Value after reset: 0

ビット	シンボル	機能	R/W
7:0	CFPC[7:0]	共通 FIFO ポインタ制御 モード設定により、対応する共通 FIFO バッファの読み出し/書き込みポインタをインクリメントします。	W
31:8	—	書く場合、0としてください。	W

注. S-TYPE-3, P-TYPE-3

共通 FIFO ポインタコントロールレジスタを使って、対応する共通 FIFO バッファの読み出し/書き込みポインタをインクリメントできます。

CFPC[7:0]ビット (共通 FIFO ポインタ制御)

値 0xFF が CFPC[7:0]ビットに書き込まれると、(RX モードに設定時) 対応する共通 FIFO バッファの読み出しポインタ、または (TX モードに設定時) 対応する FIFO バッファの書き込みポインタが次の FIFO エントリに移動します。

読み取り値は常に 0x00 です。

CANFD モジュールが GL_HALT モードまたは GL_OPERATION モードの場合のみこれらのビットへの書き込みを行ってください。

以下の場合のみ本レジスタに 0xFF を書き込んでください。

- RX モードに設定されている場合、共通 FIFO バッファが許可されており、エンプティではないとき
- TX モードに設定されている場合、共通 FIFO バッファが許可されており、満杯ではないとき

DMA 有効時、共通 FIFO ポインタコントロールレジスタに書き込まないでください。

31.2.31 CFDFESTS : FIFO エンプティステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)


Offset address: 0x0060

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



Value after reset: 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1

ビット	シンボル	機能	R/W
1:0	RFXEMP[1:0]	RX FIFO 空ステータス 0: 対応 FIFO はエンプティではない 1: 対応 FIFO はエンプティ	R
7:2	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
8	CFEMP	共通 FIFO 空ステータス 0: 対応 FIFO はエンプティではない 1: 対応 FIFO はエンプティ	R
31:9	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

FIFO エンプティステータスレジスタは、FIFO バッファのエンプティビットの状態を示します。

RFXEMP[1:0]ビット (RX FIFO 空ステータス)

RFXEMP[1:0]ビットは、CANFD モジュールが GL_RESET モードのときにセットされます。

各ビットは、RX FIFO ステータスレジスタの対応するビットを 1 にすると自動的に 1 になります。

各ビットは、RX FIFO ステータスレジスタの対応するビットがクリアされると自動的にクリアされます。

CFEMP ビット (共通 FIFO 空ステータス)

CFEMP ビットは、CANFD モジュールが GL_RESET モードのときにセットされます。

各ビットは、共通 FIFO ステータスレジスタの対応するビットを 1 にすると自動的に 1 になります。

各ビットは、共通 FIFO ステータスレジスタの対応するビットがクリアされると自動的にクリアされます。

31.2.32 CFDFSTSTS : FIFO フルステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0064

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CFLL	—	—	—	—	—	—	—	RFXFLL[1:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	RFXFLL[1:0]	RX FIFO フルステータス 0: 対応 FIFO はフルではない 1: 対応 FIFO はフル	R
7:2	—	読むと 0 が読めます。	R
8	CFLL	共通 FIFO フルステータス 0: 対応 FIFO はフルではない 1: 対応 FIFO はフル	R
31:9	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

FIFO フルステータスレジスタは、FIFO バッファのフルビットの状態を示します。

RFXFLL[1:0]ビット (RX FIFO フルステータス)

RFXFLL[1:0]ビットは、CANFD モジュールが GL_RESET モードのときにクリアされます。

各ビットは、RX FIFO ステータスレジスタの対応するビットを 1 にすると自動的に 1 になります。

各ビットは、RX FIFO ステータスレジスタの対応するビットがクリアされると自動的にクリアされます。

CFLL ビット (共通 FIFO フルステータス)

CFLL ビットは、CANFD モジュールが GL_RESET モードのときにクリアされます。

各ビットは、共通 FIFO ステータスレジスタの対応するビットを 1 にすると自動的に 1 になります。

各ビットは、共通 FIFO ステータスレジスタの対応するビットがクリアされると自動的にクリアされます。

31.2.33 CFDFMSTS : FIFO メッセージロストステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0068

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CFMLT	—	—	—	—	—	—	—	RFXMLT[1:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	RFXMLT[1:0]	RX FIFO メッセージロストステータス 0: 対応する FIFO メッセージロストフラグが設定されていない 1: 対応する FIFO メッセージロストフラグが設定されている	R
7:2	—	読むと 0 が読めます。	R
8	CFMLT	共通 FIFO メッセージロストステータス 0: 対応する FIFO メッセージロストフラグが設定されていない 1: 対応する FIFO メッセージロストフラグが設定されている	R
31:9	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

FIFO メッセージロストステータスレジスタは、FIFO バッファのメッセージロストビットの状態を示します。

RFXMLT[1:0]ビット (RX FIFO メッセージロストステータス)

RFXMLT[1:0]ビットは、CANFD モジュールが GL_RESET モードのときクリアされます。

各ビットは、RX FIFO ステータスレジスタの対応するビットを 1 にすると自動的に 1 になります。

各ビットは、RX FIFO ステータスレジスタの対応するビットがクリアされると自動的にクリアされます。

CFMLT ビット (共通 FIFO メッセージロストステータス)

CFMLT ビットは、CANFD モジュールが GL_RESET モードのときクリアされます。

各ビットは、共通 FIFO ステータスレジスタの対応するビットを 1 にすると自動的に 1 になります。

各ビットは、共通 FIFO ステータスレジスタの対応するビットがクリアされると自動的にクリアされます。

31.2.34 CFDRFISTS : RX FIFO 割り込みフラグステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x006C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RFXIF[1:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	RFXIF[1:0]	RX FIFO[x]割り込みフラグステータス 0: 対応する RX FIFO 割り込みフラグが設定されていない 1: 対応する RX FIFO 割り込みフラグが設定されている	R
31:2	—	読むと 0 が読めます。	R

注: S-TYPE-3, P-TYPE-3

FIFO 割り込みフラグステータスレジスタは、RX FIFO バッファの割り込みフラグビットの状態を示します。

RFXIF[1:0]ビット (RX FIFO[x]割り込みフラグステータス)

各ビットは、RX FIFO ステータスレジスタの対応する割り込みフラグビットを 1 にすると自動的に 1 になります。

RFXIF[1:0]ビットは、CANFD モジュールが GL_RESET モードのときクリアされます。

各ビットは、RX FIFO ステータスレジスタの対応する割り込みフラグビットがクリアされると自動的にクリアされます。

31.2.35 CFDCDTCT : DMA 転送コントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x00C8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CFDM AE	—	—	—	—	—	—	RFDMAE1	RFDMAE0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RFDMAE0	RXFIFO 0 の DMA 転送許可 0: DMA 転送要求を禁止 1: DMA 転送要求を許可	R/W
1	RFDMAE1	RXFIFO 1 の DMA 転送許可 0: DMA 転送要求を禁止 1: DMA 転送要求を許可	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
8	CFDMAE	共通 FIFO 0 の DMA 転送許可 0: DMA 転送要求を禁止 1: DMA 転送要求を許可	R/W
31:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

DMA 転送コントロールレジスタは、DMA 転送動作の開始と停止を制御します。

RFDMAEe (e = 0, 1) ビット (RXFIFOe の DMA 転送許可)

RFDMAEe ビットは GL_SLEEP モードまたは GL_RESET モードでは設定できません。

本ビットは、CANFD モジュールが GL_RESET モードのときクリアされます。

CFDMAE ビット (共通 FIFO の DMA 転送許可)

CFDMAE ビットは、共通 FIFO に対して DMA 転送要求を許可または禁止します。

CFDMAE ビットは GL_SLEEP モードまたは GL_RESET モードでは設定できません。

TX FIFO として設定されている共通 FIFO に対して DMA 転送を許可しないでください。

本ビットは、CANFD モジュールが GL_RESET モードのときクリアされます。

31.2.36 CFDCDTSTS : DMA 転送ステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x00CC

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CFDM ASTS	—	—	—	—	—	—	RFDMA ASTS1	RFDMA ASTS0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RFDMASTS0	RX FIFO 0 の DMA 転送ステータス 0: DMA 転送停止 1: DMA 転送実行中	R
1	RFDMASTS1	RX FIFO 1 の DMA 転送ステータス 0: DMA 転送停止 1: DMA 転送実行中	R
7:2	—	読むと 0 が読めます。	R
8	CFDMASTS	共通 FIFO のみの DMA 転送ステータス 0: DMA 転送停止 1: DMA 転送実行中	R
31:9	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

DMA 転送ステータスレジスタは、DMA 転送の状態を示します。

RFDMASTSe (e = 0, 1) ビット (RX FIFO e の DMA 転送ステータス)

各ビットは、対応する DMA 許可ビットが設定され、対応する DMA FIFO がエンプティでない場合自動的に 1 になります。

各ビットは、DMA が禁止されるか DMA FIFO がエンプティになったため DMA 転送が停止すると自動的にクリアされます。

対応する FIFO に対して DMA 転送実行中に CFDCDTCT.RFDMAEe (「31.2.35. CFDCDTCT : DMA 転送コントロールレジスタ」の CFDCDTCT.RFDMAEe ビット参照) が 0 に設定されると、DMA 転送完了時 RFDMASTSe ビットは 0 になります。

本ビットは、CANFD モジュールが GL_RESET モードのときにクリアされます。

CFDMASTS ビット (共通 FIFO のみの DMA 転送ステータス)

各ビットは、対応する DMA 許可ビットが設定され、対応する DMA FIFO がエンプティでない場合自動的に 1 になります。

各ビットは、DMA が禁止されるか DMA FIFO がエンプティになったため DMA 転送が停止すると自動的にクリアされます。

対応する FIFO に対して DMA 転送実行中に CFDCDTCT.CFDMAE (「31.2.35. CFDCDTCT : DMA 転送コントロールレジスタ」の CFDCDTCT.CFDMAE ビット参照) が 0 に設定されると、DMA 転送完了時 CFDMASTS ビットは 0 になります。

本ビットは、CANFD モジュールが GL_RESET モードのときにクリアされます。

31.2.37 CFDTMCI : TX メッセージバッファコントロールレジスタ i (i = 0~3)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0070 + 0x01 × i

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	TMOM	TMTAR	TMTR

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TMTR	TX メッセージバッファ送信要求 0: TX メッセージバッファ送信の要求なし 1: TX メッセージバッファ送信の要求あり	R/W
1	TMTAR	TX メッセージバッファ送信アボート要求 0: TX メッセージバッファ送信要求アボートの要求なし 1: TX メッセージバッファ送信要求アボートの要求あり	R/W
2	TMOM	TX メッセージバッファワンショットモード 0: TX メッセージバッファはワンショットモードに設定されていない 1: TX メッセージバッファはワンショットモードに設定されている	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

TX メッセージバッファコントロールレジスタは、TX メッセージバッファ機能を設定します。

TMTR ビット (TX メッセージバッファ送信要求)

TMTR ビットを 1 にすると、CANFD モジュールロジックは、対応するメッセージバッファに格納されているメッセージの送信を試みます。

関連する CANFD モジュールが CH_HALT モードまたは CH_OPERATION モードの場合のみ、本ビットへの書き込みを行ってください。

対応する TX メッセージバッファが TX モードの COM FIFO にリンクされている、または TX キューの一部である場合、本ビットを 1 にしないでください。

本ビットは、CPU 書き込みによる直接クリアはできません。

本ビットは、メッセージバッファに対応する CFDTMSTSj レジスタの送信結果フラグビット (CFDTMSTSj.TMTRF) が 00b にクリアされた場合のみ 1 にできます。

TMTR ビットは、以下により自動的にクリアされます。

- 送信成功後の CANFD モジュールロジック
- 対応する CFDTMCI.TMTAR ビットにより要求された、送信アボート完了後の CANFD モジュールロジック
- メッセージバッファに対して CFDTMCI.TMOM ビットが設定されている場合、CAN バスエラーまたはアービトレーションロスト検出時の CANFD モジュールロジック
- CANFD モジュールが GL_RESET モードまたは関連するチャンネルが CH_RESET モードの場合の CANFD モジュールロジック

TMTAR ビット (TX メッセージバッファ送信アボート要求)

TMTAR ビットを 1 にすると、CANFD モジュールロジックは、対応するメッセージバッファに格納されているフレーム送信のアボートを試みます。

多くの場合、送信のための内部スキャンが完了し、メッセージバッファがすでに送信用に選択済みの場合、送信はアボートできません。この場合、フレームはメッセージバッファからの送信に成功する可能性があります。メッセージバッファの選択は、CH_HALT モードになると解除されます。

しかしながら、CAN ノードが、選択されたメッセージバッファから送信を開始する前にバス (RX 端子) 上に新しいメッセージを検出した場合、送信用に選択されたメッセージバッファはアボート要求によりアボート可能です。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ、TMTAR ビットへの書き込みを行ってください。本ビットは、関連する送信要求 TMTR ビットが 1 の場合のみ、1 にすることができます。

TMTAR ビットは、CPU 書き込みによるクリアはできません。CANFD による本ビットのクリアは、CPU 書き込みによる設定に優先されます。

TMTAR ビットは、以下により自動的にクリアされます。

- 送信成功後の CANFD モジュールロジック
- 送信アボート後の CANFD モジュールロジック
- CAN バスエラーまたはアービトレーションロスト検出時の CANFD モジュールロジック
- CANFD モジュールが GL_RESET モードまたは関連するチャンネルが CH_RESET モードに遷移した場合の CANFD モジュールロジック

TMOM ビット (TX メッセージバッファワンショットモード)

TMOM ビットを 1 にすると、CANFD モジュールロジックはメッセージの送信を 1 回だけ試みます。

送信に成功すると、CFDTMSTSj.TMTRF ビットは 10b または 11b に設定されます。バスエラーまたはバスアービトレーションロストにより送信に失敗した場合、送信は自動的にアボートされ、CFDTMSTSj.TMTRF ビットは 01b に設定されます。

送信成功時またはエラーやアービトレーションロストによりアボートされた場合、TMOM ビットは 1 のままです。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ、本ビットへの書き込みを行ってください。

本ビットは、TMTR ビットと同時に設定してください。また、本ビットのクリアは書き込みで行ってください。あるメッセージの送信がすでに要求されている場合、そのメッセージ送信が成功するかアボートされるまで本ビットに書き込みを行わないでください。

TMOM ビットは、CANFD モジュールが GL_RESET モードまたは関連するチャンネルが CH_RESET モードの場合、CANFD モジュールロジックにより自動的にクリアされます。

31.2.38 CFDTMSTS_j: TX メッセージバッファステータスレジスタ j (j = 0~3)

Base address: CANFD_n = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFD_n_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0074 + 0x01 × j

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	TMTA RM	TMTR M	TMTRF[1:0]	TMTS TS	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TMTSTS	TX メッセージバッファ送信ステータス 0: 実行中の送信なし 1: 送信実行中	R
2:1	TMTRF[1:0]	TX メッセージバッファ送信結果フラグ 00: 結果なし 01: TX メッセージバッファからの送信アボート 10: TX メッセージバッファからの送信成功かつ送信アボートの要求なし 11: TX メッセージバッファからの送信成功かつ送信アボートの要求あり	R/W
3	TMTRM	TX メッセージバッファ送信要求のミラー 0: TX メッセージバッファ送信の要求なし 1: TX メッセージバッファ送信の要求あり	R
4	TMTARM	TX メッセージバッファ送信アボート要求のミラー 0: TX メッセージバッファ送信要求アボートの要求なし 1: TX メッセージバッファ送信要求アボートの要求あり	R
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 S-TYPE-3, P-TYPE-3

TX メッセージバッファステータスレジスタは、対応するメッセージバッファの送信状態および送信アボートの状態を示します。

TMTSTS ビット (TX メッセージバッファ送信ステータス)

TMTSTS ビットは、対応する TX メッセージバッファからの送信開始で自動的に 1 になります。

本ビットは以下の場合に自動的にクリアされます。

- 送信が停止したとき
- CANFD モジュールが GL_RESET モードであるとき
- 関連する CANFD チャンネルが CH_RESET モードであるとき

TMTRF[1:0] ビット (TX メッセージバッファ送信結果フラグ)

TMTRF[1:0] ビットは、対応する TX メッセージバッファの結果を示します。状態は以下のとおりです。

- 00: 送信実行中または要求されていない
- 01: 対応する TX メッセージバッファからの送信アボート
- 10: 対応する TX メッセージバッファからの送信が成功し、本 TX メッセージバッファに対して CFDTMC_i.TMTAR ビットが 1 ではない
- 11: 対応する TX メッセージバッファからの送信が成功したが、本 TX メッセージバッファに対して CFDTMC_i.TMTAR ビットが 1 である

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ、これらのビットへの書き込みを行ってください。

CANFD モジュールが GL_RESET モードになるか、関連するチャンネルが CH_RESET モードになると TMTRF[1:0] ビットは自動的にクリアされます。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合、本ビットは 1 が設定されます。

g = [0...3]

TMIEg[3:0]ビット (TX メッセージバッファ割り込み許可)

TMIEg[3:0]ビットを 1 にすると、対応するメッセージバッファからの送信完了時割り込みが発生します。TX メッセージバッファ割り込みの仕様については、「31.7. 割り込みと DMA」を参照してください。以下のとき、TMIEg[7:0]ビットに書き込まないでください。

- CANFD モジュールが GL_SLEEP モードであるとき
- 関連する CANFD チャネルが CH_SLEEP モードであるとき
- 対応する TX メッセージバッファが CFDCFCC.CFTML ビットで共通 FIFO にリンクされているとき

31.2.44 CFDTXQCC : TX キューコンフィグレーション/コントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x008C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TXQDC[1:0]	TXQIM	—	TXQT XIE	—	—	—	—	—	TXQE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TXQE	TX キュー許可 0: TX キュー禁止 1: TX キュー許可	R/W
4:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	TXQTXIE	TX キュー TX 割り込み許可 0: TX キュー TX 割り込み禁止 1: TX キュー TX 割り込み許可	R/W
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	TXQIM	TX キュー割り込みモード 0: 最後のメッセージの送信に成功したとき 1: 各送信成功時	R/W
9:8	TXQDC[1:0]	TX キュー深さ構成 0x00: 0 メッセージ 0x01: 予約 0x10: 3 メッセージ 0x11: 4 メッセージ	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

TX キューコンフィグレーション/コントロールレジスタは、TX キュー送信を設定するのに使用されます。TXQE が許可に設定されているとき、TXQ は、TXMB0~TXMB3 (最大) から構成されています。

TXQE ビット (TX キュー許可)

TXQE ビットは、設定されている TX キュー容量が 0x00 (CFDTXQCC.TXQDC == 0x00) の場合 1 に設定できません。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへは書き込みできません。

関連する CANFD チャネルが CH_RESET モードまたは CH_SLEEP モードの場合、本ビットへ書き込みを行わないでください。

TXQE ビットは、関連する CANFD チャネルが CH_RESET モードになると自動的にクリアされます。

TXQTXIE ビット (TX キュー TX 割り込み許可)

TXQTXIE ビットを 1 にすると、TXQIM ビットの設定に基づき割り込みが発生します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへは書き込みできません。

関連する CANFD チャネルが CH_SLEEP モードの場合、本ビットへ書き込みを行わないでください。

TXQIM ビット (TX キュー割り込みモード)

TXQIM ビットは、TX キューの割り込み発生条件を選択します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへは書き込みできません。

関連する CANFD チャネルが下記のモードのいずれかの場合、本ビットへ書き込みを行わないでください。

- CH_SLEEP
- CH_HALT
- CH_OPERATION

TXQDC[1:0] ビット (TX キュー深さ構成)

TXQDC[1:0] ビットは、送信キューの容量を指定します。メッセージバッファ選択は、設定容量に従って MB[0] から開始し、最高 MB[3] までです。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへは書き込みできません。

関連する CANFD チャネルが下記のモードのいずれかの場合、本ビットへ書き込みを行わないでください。

- CH_SLEEP
- CH_HALT
- CH_OPERATION

31.2.45 CFDTXQSTS : TX キューステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0090

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	TXQMC[2:0]		—	—	—	—	—	TXQT XIF	TXQF LL	TXQE MP	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	TXQEMP	TX キューエンプティ 0: TX キューはエンプティではない 1: TX キューはエンプティ	R
1	TXQFLL	TX キューフル 0: TX キューはフルではない 1: TX キューはフル	R
2	TXQTXIF	TX キュー TX 割り込みフラグ 0: フレーム送信後 TX キュー割り込み条件が不成立 1: フレーム送信後 TX キュー割り込み条件が成立	R/W

ビット	シンボル	機能	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10:8	TXQMC[2:0]	TX キューメッセージ数 TX キュー内のメッセージ数	R
31:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

TX キューステータスレジスタは、対応する CAN チャンネルの TX キューの状態を示します。

TXQEMP ビット (TX キューエンプティ)

TXQEMP ビットは、TX キューが禁止されている、または TX キューにメッセージが格納されていない場合、自動的に 1 になります。

本ビットは以下の場合自動的に 1 になります。

- TX キューから最後のメッセージが送信されたとき
- 関連する CANFD チャンネルが CH_RESET モードであるとき

本ビットは、送信対象の最初のメッセージが TX キューに格納されると自動的にクリアされます。

TXQFLL ビット (TX キューフル)

TXQFLL ビットは、TX キューに格納されている CAN メッセージ数が設定されている TX キュー容量と一致すると自動的に 1 になります。

本ビットは以下の場合自動的にクリアされます。

- TX キューに格納されている CAN メッセージ数が設定されている TX キュー容量以下になったとき
- 関連する CANFD チャンネルが CH_RESET モードであるとき

TXQTXIF ビット (TX キュー TX 割り込みフラグ)

TXQTXIF ビットは、TX キューが禁止されても自動的にクリアされません。

TX キューを停止する場合、TXQE を禁止し、TX キューがエンプティであることを確認後、本ビットをクリアしてください。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。1 の書き込みは無効です。

本ビットは、TX キューに対して設定されている割り込み条件が成立すると自動的に 1 になります。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合は、本ビットがセットされます。

関連する CANFD チャンネルが CH_SLEEP モードまたは CH_RESET モードの場合、本ビットへは書き込みできません。

本ビットは以下の場合クリアされます。

- 0 を書いたとき
- 関連する CANFD チャンネルが CH_RESET モードであるとき

TXQMC[2:0][13:8] ビット (TX キューメッセージ数)

TXQMC[2:0] ビットは、TX キュー内の CAN メッセージの数を示します。


これらのビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

31.2.46 CFDTXQPCTR : TX キューポインタコントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0094

Bit position: 31 7 0



Value after reset: 0

ビット	シンボル	機能	R/W
7:0	TXQPC[7:0]	TX キューポインタコントロール 対応するチャンネルの TX キューバッファへの書き込みポインタをインクリメントします。	W
31:8	—	書く場合、0としてください。	W

注: S-TYPE-3, P-TYPE-3

TX キューポインタコントロールレジスタは、対応する TX キューバッファに 1つのメッセージ全体が格納されたことを確認するのに使用されます。

TXQPC[7:0]ビット (TX キューポインタコントロール)

値 0xFF が TXQPC[7:0]ビットに書き込まれると、対応する TX キューバッファの書き込みポインタが更新され、本メッセージに対して送信要求が起動します。

読み取り値は常に 0x00 です。DMA 有効時、FIFO コントロールレジスタに書き込まないでください。

関連する CANFD チャンネルが CH_SLEEP モードまたは CH_RESET モードの場合、これらのビットへは書き込みできません。

以下の場合のみ本レジスタに 0xFF を書き込んでください。


- 対応する TX キューが許可されており、フルではないとき
- 共通 FIFO が許可されているとき

31.2.47 CFDTHLCC : TX 履歴リストコンフィグレーション/コントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0098

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	THLE	TX 履歴リスト許可 0: TX 履歴リスト禁止 1: TX 履歴リスト許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0としてください。	R/W
8	THLIE	TX 履歴リスト割り込み許可 0: TX 履歴リスト割り込み禁止 1: TX 履歴リスト割り込み許可	R/W

ビット	シンボル	機能	R/W
9	THLIM	TX 履歴リスト割り込みモード 0: TX 履歴リストレベルが TX 履歴リスト容量の%になると割り込み発生 1: エントリ格納に成功するたびに割り込み発生	R/W
10	THLDTE	TX 履歴リスト専用 TX 許可 0: TX FIFO + TX キュー 1: フラット TX MB + TX FIFO + TX キュー	R/W
31:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-3

TX 履歴リストコンフィグレーション/コントロールレジスタは、TX 履歴リスト機能を設定します。

THLE ビット (TX 履歴リスト許可)

THLE ビットを 1 にすると、TX 履歴リストバッファが許可されます。

関連する CANFD チャンネルが CH_RESET モードまたは CH_SLEEP モードの場合、本ビットへは書き込みできません。

本ビットは、関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

THLIE ビット (TX 履歴リスト割り込み許可)

THLIE ビットを 1 にすると、TX 履歴リスト割り込み発生が許可されます。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへは書き込みできません。

THLIM ビット (TX 履歴リスト割り込みモード)

THLIM ビットは、FIFO の割り込み発生条件を選択します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへは書き込みできません。

CANFD モジュールが GL_HALT モードまたは GL_OPERATION モードの場合は本ビットへの書き込みは行わないでください。

THLDTE ビット (TX 履歴リスト専用 TX 許可)

THLDTE ビットは、送信成功後 TX 履歴リストにエントリを格納する条件を選択します。

CANFD モジュールが GL_SLEEP モードの場合は本ビットへは書き込みできません。

CANFD モジュールが GL_HALT モードまたは GL_OPERATION モードの場合は本ビットへの書き込みは行わないでください。

31.2.48 CFDTHLSTS : TX 履歴リストステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x009C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	THLMC[3:0]				—	—	—	—	THLIF	THLEL T	THLFL L	THLE MP
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	THLEMP	TX 履歴リストがエンプティ 0: TX 履歴リストがエンプティではない 1: TX 履歴リストがエンプティ	R

ビット	シンボル	機能	R/W
1	THLFLL	TX 履歴リストがフル 0: TX 履歴リストがフルではない 1: TX 履歴リストがフル	R
2	THLELT	TX 履歴リストのエントリロスト 0: TX 履歴リストにエントリロストなし 1: TX 履歴リストにエントリロストあり	R/W
3	THLIF	TX 履歴リスト割り込みフラグ 0: TX 履歴リスト割り込み条件が不成立 1: TX 履歴リスト割り込み条件が成立	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11:8	THLMC[3:0]	TX 履歴リストメッセージ数 TX 履歴リストに格納されているメッセージ数	R
31:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

TX 履歴リストステータスレジスタは、TX 履歴リストバッファに格納されているデータの状態を示します。

THLEMP ビット (TX 履歴リストがエンプティ)

THLEMP ビットは、CPU が TX 履歴リストバッファから全エントリの読み出しを完了すると自動的に 1 になります。

本ビットは、最初のエントリが TX 履歴リストに格納されると自動的にクリアされます。

本ビットは以下の場合、自動的に 1 になります。

- TX 履歴リストが禁止されているとき
- 関連する CANFD チャンネルが CH_RESET モードであるとき

THLFLL ビット (TX 履歴リストがフル)

THLFLL ビットは、TX 履歴リストバッファに格納されているエントリ数が設定されている TX 履歴リスト容量と一致すると自動的に 1 になります。

各 TX 履歴リストには最大 8 個のエントリを格納できます。

本ビットは以下の場合、自動的にクリアされます。

- TX 履歴リストバッファ内のエントリ数が TX 履歴リスト容量より小さいとき
- TX 履歴リストが禁止されているとき
- 関連する CANFD チャンネルが CH_RESET モードであるとき

THLELT ビット (TX 履歴リストのエントリロスト)

THLELT ビットは、関連する TX 履歴リストバッファがすでに満杯のため新規エントリが保存できない場合 1 になります。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。1 の書き込みは無効です。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合は、本ビットがセットされます。

本ビットは以下の場合、クリアされます。

- 0 を書いたとき
- 関連する CANFD チャンネルが CH_RESET モードであるとき

THLIF ビット (TX 履歴リスト割り込みフラグ)

THLIF ビットは、設定されている割り込み条件が成立すると 1 になります。

関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみ本ビットへの書き込みを行ってください。1 の書き込みは無効です。

本ビットをクリアするのにビットクリア命令を使用しないでください。指定したビットのみがクリアされるように MOV 命令を使用してください。その他のビットは 1 のままです。

CAN チャンネルからの 1 の設定動作と書き込みアクセスによる 0 のクリア動作が同時に生じた場合は、本ビットがセットされます。

本ビットは以下の場合、クリアされます。

- 0 を書いたとき
- 関連する CANFD チャンネルが CH_RESET モードであるとき

このビットは、0 を書き込むことによってクリアされます。

本ビットは CH_RESET モードでは自動的にクリアされます。

THLMC[3:0]ビット (TX 履歴リストメッセージ数)

THLMC[3:0]ビットは、TX 履歴リストに格納された送信済みメッセージの数を示します。

これらのビットは関連する CANFD チャンネルが CH_RESET モードになると自動的にクリアされます。

31.2.49 CFDTHLACC0 : TX 履歴リストアクセスレジスタ 0

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0740

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TMTS[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	BN[1:0]	BT[2:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	BT[2:0]	バッファタイプ 0 0 1: フラット TX メッセージバッファ 0 1 0: TX FIFO メッセージバッファ番号 1 0 0: TX キューメッセージバッファ番号	R
4:3	BN[1:0]	バッファ番号 メッセージバッファ番号	R
15:5	—	読むと 0 が読めます。	R
31:16	TMTS[15:0]	送信タイムスタンプ ソフトウェアドライバの送信タイムスタンプ値	R

注. S-TYPE-3, P-TYPE-3

TX 履歴リストアクセスレジスタ 0 は、読み出したタイムスタンプ値に基づき、TX 履歴リスト内エン트리へのアクセスを提供します。

BT[2:0]ビット (バッファタイプ)

BT[2:0]ビットは、FIFO バッファ、TX キューまたは TX メッセージバッファからの送信に引き続き、データが格納されたかどうかを示します。

BN[1:0]ビット (バッファ番号)

BN[1:0]ビットは、送信が成功したメッセージバッファを示します。共通 FIFO からメッセージが送信された場合、これらのビットは、送信のために共通 FIFO にリンクされているメッセージバッファを示します。

TMTS[15:0]ビット (送信タイムスタンプ)

TMTS[15:0]ビットは、ソフトウェアドライバで使用するタイムスタンプを示します。

31.2.50 CFDTHLACC1 : TX 履歴リストアクセスレジスタ 1

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0744

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	TIFL[1:0]	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TID[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	TID[15:0]	送信 ID これらのビットは、メッセージバッファリファレンス ID、TX FIFO リファレンス ID、または AFL ポインタフィールドがソフトウェアドライバ用に格納されたことを示します。	R
17:16	TIFL[1:0]	送信情報ラベル これらのビットは、メッセージバッファ情報ラベル、TX FIFO 情報ラベル、または AFL 情報ラベルがソフトウェアドライバ用に格納されたことを示します。	R
31:18	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

TX 履歴リストアクセスレジスタ 1 は、読み出したポインタ値に基づき、TX 履歴リスト内エン트리へのアクセスを提供します。

TID[15:0]ビット (送信 ID)

TID[15:0]ビットは、ソフトウェアドライバがメッセージバッファリファレンス ID (CFDTMFDCTRb.TMPTR) または TX FIFO リファレンス ID (CFDCFFDCSTS.CFPTR) を使用可能かどうかを示します。

TIFL[1:0]ビット (送信情報ラベル)

TIFL[1:0]ビットは、ソフトウェアドライバがメッセージバッファ情報ラベル (CFDTMFDCTRb.TMIFL) または TX FIFO 情報ラベル (CFDCFFDCSTS.CFIFL) を使用可能かどうかを示します。

31.2.51 CFDTHLPCTR : TX 履歴リストポインタコントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x00A0

Bit position:	31														7							0								
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	THLPC[7:0]													
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	THLPC[7:0]	TX 履歴リストポインタコントロール 対応するチャンネルの TX 履歴リストへの書き込みポインタをインクリメントします。	W
31:8	—	書く場合、0 としてください。	W

注. S-TYPE-3, P-TYPE-3

TX 履歴リストポインタコントロールレジスタを使って、対応する TX 履歴リストの読み出しポインタをインクリメントします。

THLPC[7:0]ビット (TX 履歴リストポインタコントロール)

THLPC[7:0]ビットに 0xFF が書き込まれると、TX 履歴リストの読み出しポインタが次の TX 履歴リストエントリアドレスに移動します。

これらのビットの読み出し値は常に 0x00 です。関連する CANFD チャンネルが CH_HALT モードまたは CH_OPERATION モードの場合のみこれらのビットへの書き込みを行ってください。

対応する TX 履歴リストが有効でエンプティでない場合のみ、これらのレジスタには 0xFF を書き込んでください。

31.2.52 CFDGRSTC : グローバル SW リセットレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x00D8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]								—	—	—	—	—	—	—	SRST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SRST	SW リセット 0: 通常状態 1: SW リセット状態	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード これらのビットは SRST ビット書き換えの有効性を制御します。	W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

SRST ビット (SW リセット)

SRST ビットを 1 にすると、CANFD モジュールはハードウェアリセットと同じ状態になります。リセットが必要な場合は、本ビットに 1 を書いた後 0 を書きます。

本ビットは、CANFD モジュールが GL_SLEEP モードのときクリアされます。

本ビットがクリアされると、RAM 初期化シーケンスは動作しません。RAM の設定はソフトウェアが行います。

RAM 初期化中にソフトウェアリセットが実行されると、RAM は初期化されません。ソフトウェアは、RAM の初期化を実行する必要があります。

KEY[7:0]ビット (キーコード)

0xC4 が KEY[15:8]ビットに書き込まれると、SRST ビットへの書き込みが有効になります。

読み取り値は常に 0x00 です。

CFDGRSTC.SRST ビットと CFDGRSTC.KEY ビットは同時に書いてください。

31.2.53 CFDGTSTCFG : グローバルテストコンフィグレーションレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x00A8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	RTMPS[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	—	読むと0が読めます。書く場合、0としてください。	R/W
19:16	RTMPS[3:0]	RAM テストモードページ選択 RAM テストモードページを選択します。	R/W
31:20	—	読むと0が読めます。書く場合、0としてください。	R/W

注: S-TYPE-3, P-TYPE-3

グローバルテストコンフィグレーションレジスタは、RAM テストモードページを設定するのに使用されます。

RTMPS[3:0]ビット (RAM テストモードページ選択)

RTMPS[3:0]ビットは、CANFD モジュールが RAM テストモードに設定されているとき、CPU 読み出し/書き込みアクセスの RAM ページモードを選択します。

RAM のテストモード仕様については、「[31.9.2.1. RAM テストモード](#)」を参照してください。

CANFD モジュールが GL_RESET モードまたは GL_SLEEP モードの場合はこれらのビットへの書き込みは行わないでください。

メッセージバッファ RAM に対して、0~8 (0x008) 間の値のみを入力してください。

CANFD モジュールが GL_HALT モードの場合のみこれらのビットへの書き込みを行ってください。

これらのビットは、関連する CANFD チャンネルが GL_RESET モードになると自動的にクリアされます。

31.2.54 CFDGTSTCTR : グローバルテストコントロールレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x00AC

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	RTME	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
2	RTME	RAM テストモード許可 0: RAM テストモード禁止 1: RAM テストモード許可	R/W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

グローバルテストコントロールレジスタは、CANFD モジュールのグローバルテストモードを制御するのに使用されます。

RTME ビット (RAM テストモード許可)

RTME ビットを 1 にすると、CANFD モジュールは RAM テストモードに設定されます。RAM のテストモード仕様については、「[31.9.2.1. RAM テストモード](#)」を参照してください。

CANFD モジュールが GL_HALT モードの場合のみ本ビットへの書き込みを行ってください。

CANFD モジュールが GL_HALT モードの場合、本ビットをクリアしてください。

本ビットは、CANFD モジュールが GL_RESET モードのときに自動的にクリアされます。

31.2.55 CFDFGFCFG : グローバル FD コンフィグレーションレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x00B0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TSCCFG[1:0]	—	—	—	—	—	—	—	—	RPED
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RPED	RES ビットプロトコル例外禁止 0: プロトコル例外事象検出許可 1: プロトコル例外事象検出禁止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:8	TSCCFG[1:0]	タイムスタンプキャプチャ設定 0 0: SOF (フレーム先頭) のサンプルポイントでタイムスタンプキャプチャ 0 1: フレーム有効表示時タイムスタンプキャプチャ 1 0: RES ビットのサンプルポイントでタイムスタンプキャプチャ 1 1: 予約ビット	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

RPED ビット (RES ビットプロトコル例外禁止)

RPED ビットは、ISO 11898-1 に従って、プロトコル例外事象処理を設定します。

本ビットが有効に設定されていると、プロトコル例外事象検出時 (RES ビットはレセシブとしてサンプリングされる)、プロトコル例外事象検出は禁止され、プロトコルコントローラはエラーフレームを送信します。

CANFD モジュールが GL_RESET モードの場合のみ本ビットへの書き込みを行ってください。

TSCCFG[1:0] ビット (タイムスタンプキャプチャ設定)

TSCCFG[1:0] ビットは、送受信に対して異なるタイムスタンプキャプチャポイントを設定します。


CFDGFDCFG.TSCCFG[1:0]が 10b のとき、RES ビットで CANFD フレームのタイムスタンプキャプチャを、そしてフレーム先頭でクラシカルフレームのタイムスタンプキャプチャを実行します。

CANFD モジュールが GL_RESET モードの場合のみこれらのビットへの書き込みを行ってください。

31.2.56 CFDGLCKK : グローバルロックキーレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x00B8



Value after reset: 0

ビット	シンボル	機能	R/W
15:0	LOCK[15:0]	ロックキー テストモード保護をロック解除するためのキービット	W
31:16	—	書く場合、0としてください。	W

注. S-TYPE-3, P-TYPE-3

グローバルロックキーレジスタは、特殊なテストビットの保護をロック解除するのに使用される書き込み専用のレジスタです。

ロックキー仕様については、「[31.9.2. グローバルテストモード](#)」を参照してください。

LOCK[15:0]ビット (ロックキー)

キーロック解除シーケンスを LOCK[15:0]ビットに書き込み、CANFD モジュールを FIFO OTB 禁止および RAM テストモードに設定する必要があります。

読み取り値は常に 0x0000 です。

CANFD モジュールが GL_SLEEP モードまたは GL_RESET モードの場合はこれらのビットへ書き込みできません。

CANFD モジュールが GL_OPERATION モードの場合はこれらのビットへの書き込みは行わないでください。

31.2.57 CFDRPGACCK: RAM テストページアクセスレジスタ k (k = 0~63)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0280 + 0x0004 × k



Value after reset: 0

ビット	シンボル	機能	R/W
31:0	RDTA[31:0]	RAM データテストアクセス RAM データバイト	R/W

注. S-TYPE-3, P-TYPE-3

RDTA[31:0]ビット (RAM データテストアクセス)

CANFD モジュールが RAM テストモードに設定されている場合、RDTA[31:0]ビットからのデータの読み出しまたは書き込みが可能です。

CANFD モジュールが GL_HALT モードで RAM テストモードが許可されている場合のみ本ビットへの書き込みを行ってください。

KEY[7:0]ビット (キーコード)

0xC4 が KEY[7:0]ビットに書き込まれると、IREN ビットへの書き込みが有効になります。


読み取り値は常に 0x00 です。

CFDGAFLIGNCTR.IREN ビットと CFDGAFLIGNCTR.KEY ビットは同時に書いてください。

31.2.60 CFDRMIEC : RX メッセージバッファ割り込み許可コンフィグレーションレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0038



ビット	シンボル	機能	R/W
15:0	RMIE[15:0]	RX メッセージバッファ割り込み許可 0: 対応する RX メッセージバッファに対して RX メッセージバッファ割り込みを禁止 1: 対応する RX メッセージバッファに対して RX メッセージバッファ割り込みを許可	R/W

注: S-TYPE-3, P-TYPE-3

これらのビットは、対応する RX メッセージバッファに対して RX メッセージバッファ割り込みを許可するかどうかを示します。CFDRMIEC ビット 0 は、RX メッセージバッファ 0 に対応し、順次同様に対応します。

CFDRMIEC のビット位置は、RXMB のバッファ番号に対応します。

RMIE[15:0]ビット (RX メッセージバッファ割り込み許可)

本ビットを 1 にすると、対応するメッセージバッファからの受信完了時割り込みが発生します。

詳細は、「31.7.1. 割り込み」を参照してください。

CANFD モジュールが GL_SLEEP モードの場合は、本ビットへは書き込みできません。

31.2.61 メッセージバッファコンポーネントの構造

31.2.61.1 開始アドレス

各メッセージバッファコンポーネントの開始アドレスは、関連するメッセージバッファコンポーネント数を使って計算されます。

メッセージバッファコンポーネント内の各レジスタの開始アドレスを表 31.4 に示します。

表 31.4 メッセージバッファコンポーネントレジスタの開始アドレス (1/2)

b = メッセージバッファコンポーネントインデックス	MBCP	p	レジスタ	開始アドレス
[0...15] b = [0...7]	RMBCPb[0]	x	RMID	0x0920 + b × 0x004C
		x	RMPTR	0x0924 + b × 0x004C
		x	RMFDSTS b	0x0928 + b × 0x004C
		[1...15]	RMDfbp	0x092C + b × 0x004C + p × 0x0004

表 31.4 メッセージバッファコンポーネントレジスタの開始アドレス (2/2)

b = メッセージバッファコンポーネントインデックス	MBCP	p	レジスタ	開始アドレス
[0...15] b = [8...15]	RMBCPb[0]	x	RMIDb	0x0D20 + (b-8) × 0x004C
		x	RMPTRb	0x0D24 + (b-8) × 0x004C
		x	RMFDSTsb	0x0D28 + (b-8) × 0x004C
		[1...15]	RMDFBp	0x0D2C + (b-8) × 0x004C + p × 0x0004
[0...1]	RFMBCPb[0]	x	RFIDb	0x0520 + b × 0x004C
		x	RFPTRb	0x0524 + b × 0x004C
		x	RFFDSTsb	0x0528 + b × 0x004C
		[1...15]	RFDFbp	0x052C + b × 0x004C + p × 0x0004
[0]	CFMBCPb[0]	x	CFID	0x05B8
		x	CFPTR0	0x05BC
		x	CFFDCST S0	0x05C0
		[1...15]	CFDFp0	0x05C4 + p × 0x0004
[0...3]	TMBCPb[0]	x	TMIDb	0x0604 + b × 0x004C
		x	TMPTRb	0x0608 + b × 0x004C
		x	TMFDCTrb	0x060C + b × 0x004C
		[1...15]	TMDFBp	0x0610 + b × 0x004C + p × 0x0004

メッセージバッファの構成は、4 種類のメッセージバッファコンポーネントで構成されます。

- RX メッセージバッファコンポーネント (CFDRMBCPb[0])
- RX FIFO アクセスメッセージバッファコンポーネント (CFDRFMBCPb[0])
- 共通 FIFO アクセスメッセージバッファコンポーネント (CFDCFMBCPb[0])
- TX メッセージバッファコンポーネント (CFDTMBCPb[0])

ここで、b はメッセージバッファコンポーネントの種類により範囲が変わるメッセージバッファコンポーネントインデックスです。

本構成の概要については、図 31.28 を参照してください。メッセージバッファ数および種類についての詳細な説明については、「31.6. FIFO バッファと通常のメッセージバッファの構成」を参照してください。

「31.2. レジスタの説明」に示すように、各メッセージバッファコンポーネントは下記のレジスタから構成されます。

- 識別子 (ID)
- ポインタ (PTR)
- データフィールド (DFp)

ここで、p はメッセージバッファコンポーネントの種類により範囲が変わるデータフィールドレジスタインデックスです。

Rc はメッセージバッファコンポーネントレジスタですが、ここで c はメッセージバッファコンポーネントの種類により範囲が変わるメッセージバッファコンポーネントレジスタインデックスです。


レジスタおよび関連するビットとそのアクセスの説明を、下記の概要と各コンポーネントの詳細図に示します。

各図において、‘-‘を含むセルは予約で、「31.2.61. メッセージバッファコンポーネントの構造」のレジスタの予約ビットと同じ動作をします。

31.2.61.2 CFDRMBCPb[0] : RX メッセージバッファコンポーネント b (b = 0~15)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: See 表 31.4



ビット	シンボル	機能	R/W
15:0	Rc[15:0]	RX メッセージバッファコンポーネント c 本メッセージバッファコンポーネント内に含まれる各レジスタとその関連するビットの詳細については、表 31.5、表 31.6 および以下の説明を参照してください。	R/W

注: S-TYPE-3, P-TYPE-3

図 31.28 に示す CFDRMBCPb = 16 の総数です (c = RX メッセージバッファコンポーネントレジスタインデックス = [0...18])。

Rc[15:0]ビット (RX メッセージバッファコンポーネント c)

RX メッセージバッファコンポーネントは下記のレジスタより構成されます。CFDRMIDb、CFDRMPTRb、CFDRMFDSTsb、CFDRMDFbp。本バッファコンポーネントの構造の解釈方法およびそれぞれのレジスタへのアクセス方法の詳細については、表 31.6 を参照してください。

表 31.5 RX メッセージバッファコンポーネントの概要

RX メッセージバッファコンポーネント (RMBCP)	
Rc	CANFD モード (CAN_FD_MODE = 1'b1)
R0	RX メッセージバッファ (b) ID レジスタ
R1	RX メッセージバッファ (b) ポインタレジスタ
R2	RX メッセージバッファ (b) CANFD ステータスレジスタ
R3	RX メッセージバッファ (b) データフィールド 0 レジスタ
R4	RX メッセージバッファ (b) データフィールド 1 レジスタ
R5	RX メッセージバッファ (b) データフィールド 2 レジスタ
R6	RX メッセージバッファ (b) データフィールド 3 レジスタ
R7	RX メッセージバッファ (b) データフィールド 4 レジスタ
R8	RX メッセージバッファ (b) データフィールド 5 レジスタ
R9	RX メッセージバッファ (b) データフィールド 6 レジスタ
R10	RX メッセージバッファ (b) データフィールド 7 レジスタ
R11	RX メッセージバッファ (b) データフィールド 8 レジスタ
R12	RX メッセージバッファ (b) データフィールド 9 レジスタ
R13	RX メッセージバッファ (b) データフィールド 10 レジスタ
R14	RX メッセージバッファ (b) データフィールド 11 レジスタ
R15	RX メッセージバッファ (b) データフィールド 12 レジスタ
R16	RX メッセージバッファ (b) データフィールド 13 レジスタ
R17	RX メッセージバッファ (b) データフィールド 14 レジスタ
R18	RX メッセージバッファ (b) データフィールド 15 レジスタ
R[19...31]	—


表 31.6 RX メッセージバッファコンポーネント (RMBCP) の詳細

Rc	p	シンボル	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0				
R0	x	CFDRMI Db	RMIDE	RMRTR	—	RMID																																
R1	x	CFDRM PTRb	RMDLC			—	—	—	—	—	—	—	—	—	—	—	—	—	RMTS																			
R2	x	CFDRM FDSTSb	RMPTR															—	—	—	—	—	—	—	RMIFL	—	—	—	—	—	—	—	—	—	—	RMFDF	RMBS	RMES
R3	0	CFDRM DFbp	RMDB_HH					RMDB_HL					RMDB_LH					RMDB_LL																				
R[4...18]	[1...15]	CFDRM DFbp	RMDB_HH					RMDB_HL					RMDB_LH					RMDB_LL																				

31.2.61.3 CFDRMIDb : RX メッセージバッファ ID レジスタ (b = 0~15)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)
 Offset address: 0x0920 + 0x004C × b (b = 0~7)
 0x0D20 + 0x004C × (b - 8) (b = 8~15)

Bit position: 31 30 29 0



Value after reset: 0

ビット	シンボル	機能	R/W
28:0	RMID[28:0]	RX メッセージバッファ ID フィールド STD-ID/EXT-ID フィールド	R
29	—	読むと0が読めます。	R
30	RMRTR	RX メッセージバッファ RTR 0: データフレーム 1: リモートフレーム	R
31	RMIDE	RX メッセージバッファ IDE 0: STD-ID が格納される 1: EXT-ID が格納される	R

注. S-TYPE-3, P-TYPE-3

RX メッセージバッファ ID レジスタ b (b = 0~15) は、受信メッセージの ID フィールド、IDE ビット、および RTR ビットを格納します。

RMID[28:0]ビット (RX メッセージバッファ ID フィールド)

RMID[28:0]ビットは、RX メッセージバッファに格納されているメッセージの STD-ID/EXT-ID フィールドのビットです。

本バッファコンポーネントの構造の解釈方法の詳細については、「[31.2.61.1. 開始アドレス](#)」を参照してください。

RMRTR ビット (RX メッセージバッファ RTR)

RMRTR ビットは、データフレームまたはリモートフレームのいずれかが RX メッセージバッファに格納されたかを示します。

注. CANFD フォーマットにはリモートフレームはありません。CANFD フレームを受信すると、レジスタは受信値 (FD フレームフォーマットの RRS ビット) の状態を反映します。

ビット	シンボル	機能	R/W
0	RMESI(注1)	エラー状態表示 0: エラーアクティブノードから受信した CANFD フレーム 1: エラーパッシブノードから受信した CANFD フレーム	R
1	RMBRS(注1)	ビットレートスイッチ 0: ビットレートスイッチなしで受信した CANFD フレーム 1: ビットレートスイッチ付きで受信した CANFD フレーム	R
2	RMFDF(注1)	CAN-FD フォーマット 0: 非 CANFD フレーム受信 1: CANFD フレーム受信	R
7:3	—	読むと 0 が読めます。	R
9:8	RMIFL[1:0]	RX メッセージバッファ情報ラベルフィールド	R
15:10	—	読むと 0 が読めます。	R
31:16	RMPTR[15:0]	RX メッセージバッファポインタフィールド	R

注. S-TYPE-3, P-TYPE-3

注 1. このビットは、クラシカル CAN 機能では使用できません。

RX メッセージバッファ CANFD ステータスレジスタ b (b = 0~15) は、受信した CANFD フレームの FDF ビット、BRS ビット、および ESI ビットの状態とポインタを示します。

RMESI ビット (エラー状態表示)

RMESI ビットは受信した CANFD フレームの ESI ビットと同じ値になります。

受信した FDF ビットが 0 のとき、CAN2.0 フレームが受信されたことを意味し、本ビットに 0 が格納されます。

注. このビットは、クラシカル CAN 機能では使用できません。

RMBRS ビット (ビットレートスイッチ)

RMBRS ビットは受信した CANFD フレームの BRS ビットと同じ値になります。

受信した FDF ビットが 0 のとき、CAN2.0 フレームが受信されたことを意味し、本ビットに 0 が格納されます。

注. このビットは、クラシカル CAN 機能では使用できません。

RMFDF ビット (CAN-FD フォーマット)

RMFDF ビットは受信した CANFD フレームの FDF ビットと同じ値になります。

注. このビットは、クラシカル CAN 機能では使用できません。

RMIFL[1:0] ビット (RX メッセージバッファ情報ラベルフィールド)

RMIFL[1:0] ビットは、関連するグローバルアクセプタンスフィルタリストエントリの情報ラベル値を格納します。

RMPTR[15:0] ビット (RX メッセージバッファポインタフィールド)

RMPTR[15:0] ビットは、関連するグローバルアクセプタンスフィルタリストエントリのポインタ値を格納します。

31.2.61.6 CFDRMDFb_p : RX メッセージバッファデータフィールド p レジスタ (p = 0~15, b = 0~15)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x092C + 0x004C × b + 0x0004 × p (b = 0~7, p = 0~15)
0x0D2C + 0x004C × (b - 8) + 0x0004 × p (b = 8~15, p = 0~15)

Bit position: 31 24 23 16 15 8 7 0

Bit field:	RMDB_HH[7:0]	RMDB_HL[7:0]	RMDB_LH[7:0]	RMDB_LL[7:0]
------------	--------------	--------------	--------------	--------------

Value after reset: 0

- CFDRFDFbp

本バッファコンポーネントの構造の解釈方法およびそれぞれのレジスタへのアクセス方法の詳細については、表 31.8 を参照してください。

表 31.7 RX FIFO アクセスメッセージバッファコンポーネントの概要

Rc	
R0	RX FIFO アクセス ID レジスタ
R1	RX FIFO アクセスポインタレジスタ
R2	RX FIFO アクセス CANFD ステータスレジスタ
R3	RX FIFO アクセスデータフィールド 0 レジスタ
R4	RX FIFO アクセスデータフィールド 1 レジスタ
R5	RX FIFO アクセスデータフィールド 2 レジスタ
R6	RX FIFO アクセスデータフィールド 3 レジスタ
R7	RX FIFO アクセスデータフィールド 4 レジスタ
R8	RX FIFO アクセスデータフィールド 5 レジスタ
R9	RX FIFO アクセスデータフィールド 6 レジスタ
R10	RX FIFO アクセスデータフィールド 7 レジスタ
R11	RX FIFO アクセスデータフィールド 8 レジスタ
R12	RX FIFO アクセスデータフィールド 9 レジスタ
R13	RX FIFO アクセスデータフィールド 10 レジスタ
R14	RX FIFO アクセスデータフィールド 11 レジスタ
R15	RX FIFO アクセスデータフィールド 12 レジスタ
R16	RX FIFO アクセスデータフィールド 13 レジスタ
R17	RX FIFO アクセスデータフィールド 14 レジスタ
R18	RX FIFO アクセスデータフィールド 15 レジスタ
R[19...31]	—

表 31.8 RX メッセージバッファコンポーネント (RMBCP) の詳細

Rc	p	シンボル	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0								
R0	x	CFDRMI Db	RMIDE	RMRTTR	—	RMID																																				
R1	x	CFDRM PTRb	RMDLC			—	—	—	—	—	—	—	—	—	—	—	—	—	RMTS																							
R2	x	CFDRM FDSTsb	RMPTR															—	—	—	—	—	—	RMIFL	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
R3	0	CFDRM DFbp	RMDB_HH					RMDB_HL					RMDB_LH					RMDB_LL																								
R[4...18]	[1...15]	CFDRM DFbp	RMDB_HH					RMDB_HL					RMDB_LH					RMDB_LL																								

31.2.61.8 CFDRFIDb : RX FIFO アクセス ID レジスタ b (b = 0, 1)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0520 + 0x004C × b

Bit position: 31 30 29 0



Value after reset: 0

ビット	シンボル	機能	R/W
28:0	RFID[28:0]	RX FIFO バッファ ID フィールド STD-ID/EXT-ID フィールド	R
29	—	読むと 0 が読めます。	R
30	RFRTR	RX FIFO バッファ RTR ビット 0: データフレーム 1: リモートフレーム	R
31	RFIDE	RX FIFO バッファ IDE ビット 0: STD-ID が受信された 1: EXT-ID が受信された	R

注. S-TYPE-3, P-TYPE-3

RX FIFO アクセス ID レジスタ b (b = 0, 1) は、メッセージの ID フィールド、IDE ビットおよび RTR ビットを格納します。

RFID[28:0]ビット (RX FIFO バッファ ID フィールド)

RFID[28:0]ビットは、FIFO バッファにあるメッセージの STD-ID/EXT-ID フィールドのビットです。

標準フレームフォーマットおよび拡張フレームフォーマットにおけるビットアライメントについては、ID ビットアライメントを参照してください。

RFRTR ビット (RX FIFO バッファ RTR ビット)

RFRTR ビットは、データフレームまたはリモートフレームのいずれが FIFO バッファに格納されたかを示します。

注. CANFD フォーマットにはリモートフレームはありません。CANFD フレームを受信すると、レジスタは、受信値 (FD フレームフォーマットの RRS ビット) の状態を反映します。

RFIDE ビット (RX FIFO バッファ IDE ビット)


RFIDE ビットは、標準 ID または拡張 ID のメッセージのいずれが FIFO バッファに受信されたかを示します。

31.2.61.9 CFDRFPTRb : RX FIFO アクセスポインタレジスタ b (b = 0, 1)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0524 + 0x004C × b

Bit position: 31 28 15 0



Value after reset: 0

ビット	シンボル	機能	R/W
15:0	RFTS[15:0]	RX FIFO タイムスタンプ値 受信した CAN フレームのタイムスタンプ値	R
27:16	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
31:28	RFDL[3:0]	RX FIFO バッファ DLC フィールド CAN フレームで受信されたデータバイト数	R

注. S-TYPE-3, P-TYPE-3

FIFO アクセスポインタレジスタ b (b=0, 1) は、受信メッセージの DLC およびタイムスタンプフィールドを格納します。

RFTS[15:0]ビット (RX FIFO タイムスタンプ値)

RFTS[15:0]ビットは、受信メッセージの CFDFDCFG.TSCCFG ビットにより設定されたキャプチャポイントで取得されたタイムスタンプ値を格納します。

RFDL[3:0]ビット (RX FIFO バッファ DLC フィールド)

RFDL[3:0]ビットは、RX FIFO バッファで受信されたデータバイト数を格納します。

受信データバイト数の定義の詳細については、ISO 11898-1 (2015) 仕様の表 5 を参照してください。

31.2.61.10 CFDRFFDSTSb : RX FIFO アクセス CANFD ステータスレジスタ b (b = 0, 1)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0528 + 0x004C × b

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CFDRFPTR[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	RFIFL[1:0]	—	—	—	—	—	RFFDF	RFBR S	RFESI	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RFESI(注1)	エラー状態表示 0: エラーアクティブノードから受信した CANFD フレーム 1: エラーパッシブノードから受信した CANFD フレーム	R
1	RFBR S(注1)	ビットレートスイッチ 0: ビットレートスイッチなしで受信した CANFD フレーム 1: ビットレートスイッチ付きで受信した CANFD フレーム	R
2	RFFDF(注1)	CAN FD フォーマット 0: 非 CANFD フレーム受信 1: CANFD フレーム受信	R
7:3	—	読むと 0 が読めます。	R
9:8	RFIFL[1:0]	RX FIFO バッファ情報ラベルフィールド	R
15:10	—	読むと 0 が読めます。	R
31:16	CFDRFPTR[15:0]	RX FIFO バッファポインタフィールド	R

注. S-TYPE-3, P-TYPE-3

注 1. このビットは、クラシカル CAN 機能では使用できません。

RX FIFO アクセス CANFD ステータスレジスタ b (b=0, 1) は、受信した CANFD フレームのポインタを含めて、FDF ビット、BRS ビット、ESI ビットの状態を示します。

RFESI ビット (エラー状態表示)

RFESI ビットは受信した CANFD フレームの ESI ビットと同じ値になります。

受信した FDF ビットが 0 のとき、CAN2.0 フレームが受信されたことを意味し、本ビットに 0 が格納されます。

注. このビットは、クラシカル CAN 機能では使用できません。

RFBRB ビット (ビットレートスイッチ)

RFBRB ビットは受信した CANFD フレームの BRS ビットと同じ値になります。

受信した FDF ビットが 0 のとき、CAN2.0 フレームが受信されたことを意味し、本ビットに 0 が格納されます。

注. このビットは、クラシカル CAN 機能では使用できません。

RFFDF ビット (CAN FD フォーマット)

RFFDF ビットは受信した CANFD フレームの FDF ビットと同じ値になります。

注. このビットは、クラシカル CAN 機能では使用できません。

RFIFL[1:0] ビット (RX FIFO バッファ情報ラベルフィールド)

RFIFL[1:0] ビットは、関連するグローバルアクセプタンスフィルタリストエントリの情報ラベル値を格納します。


CFDRFPTR[15:0] ビット (RX FIFO バッファポインタフィールド)

CFDRFPTR[15:0] ビットは、関連するグローバルアクセプタンスフィルタリストエントリのポインタ値を格納します。

31.2.61.11 CFDRDFb_p : RX FIFO アクセスデータフィールド p レジスタ b (p = 0~15, b = 0, 1)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x052C + 0x004 × p + 0x04C × b



ビット	シンボル	機能	R/W
7:0	RFDB_LL[7:0]	RX FIFO バッファデータバイト (p × 4)	R
15:8	RFDB_LH[7:0]	RX FIFO バッファデータバイト ((p × 4) + 1)	R
23:16	RFDB_HL[7:0]	RX FIFO バッファデータバイト ((p × 4) + 2)	R
31:24	RFDB_HH[7:0]	RX FIFO バッファデータバイト ((p × 4) + 3)	R

注. S-TYPE-3, P-TYPE-3

RX FIFO アクセスデータフィールド p レジスタ b (p = 0~15, b = 0, 1) は、受信メッセージのデータバイト (p × 4)~データバイト ((p × 4) + 3) を格納します。

RFDB_LL[7:0] ビット (RX FIFO バッファデータバイト (p × 4))

RFDB_LL[7:0] ビットは、FIFO バッファにあるメッセージのデータバイト (p × 4) を格納します。

未使用データバイトは、CFDRFCCa.RFPLS で設定されたデータペイロードサイズに従って、0x00 で埋められます。

RFDB_LH[7:0] ビット (RX FIFO バッファデータバイト ((p × 4) + 1))

RFDB_LH[7:0] ビットは、FIFO バッファにあるメッセージのデータバイト ((p × 4) + 1) を格納します。

未使用データバイトは 0x00 で埋められます。

RFDB_HL[7:0] ビット (RX FIFO バッファデータバイト ((p × 4) + 2))

RFDB_HL[7:0] ビットは、FIFO バッファにあるメッセージのデータバイト ((p × 4) + 2) を格納します。

未使用データバイトは 0x00 で埋められます。

RFDB_HH[7:0] ビット (RX FIFO バッファデータバイト ((p × 4) + 3))


RFDB_HH[7:0] ビットは、FIFO バッファにあるメッセージのデータバイト ((p × 4) + 3) を格納します。

未使用データバイトは 0x00 で埋められます。

31.2.61.12 CFDCFMBCP0[0] : 共通 FIFO アクセスメッセージバッファコンポーネント

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: See 表 31.4



Value after reset: 0

ビット	シンボル	機能	R/W
31:0	Rc[31:0]	共通 FIFO アクセスメッセージバッファコンポーネント c 本メッセージバッファコンポーネント内に含まれる各レジスタとその関連するビットの詳細については、表 31.9、表 31.10、および以下の説明を参照してください。	R

注: S-TYPE-3, P-TYPE-3

ここで、図 31.28 に示すように CFDCFMBCP0 の合計数 = 1 (c = 共通 FIFO メッセージバッファコンポーネントレジスタインデックス = [0...18])

Rc[31:0]ビット (共通 FIFO アクセスメッセージバッファコンポーネント c)

共通 FIFO アクセスメッセージバッファコンポーネントは次のレジスタより構成されます: CFDCFID、CFDCFPTR、CFDSTS0、および CFDCFDf。本バッファコンポーネントの構造の解釈方法およびそれぞれのレジスタへのアクセス方法の詳細については、表 31.10 を参照してください。

表 31.9 共通 FIFO アクセスメッセージバッファコンポーネントの概要

共通 FIFO アクセスメッセージバッファコンポーネント (CFMBCP)	
Rc	CANFD モード (CAN_FD_MODE = 1)
R0	共通 FIFO アクセス ID レジスタ
R1	共通 FIFO アクセスポインタレジスタ
R2	共通 FIFO アクセス CANFD ステータスレジスタ
R3	共通 FIFO アクセスデータフィールド 0 レジスタ
R4	共通 FIFO アクセスデータフィールド 1 レジスタ
R5	共通 FIFO アクセスデータフィールド 2 レジスタ
R6	共通 FIFO アクセスデータフィールド 3 レジスタ
R7	共通 FIFO アクセスデータフィールド 4 レジスタ
R8	共通 FIFO アクセスデータフィールド 5 レジスタ
R9	共通 FIFO アクセスデータフィールド 6 レジスタ
R10	共通 FIFO アクセスデータフィールド 7 レジスタ
R11	共通 FIFO アクセスデータフィールド 8 レジスタ
R12	共通 FIFO アクセスデータフィールド 9 レジスタ
R13	共通 FIFO アクセスデータフィールド 10 レジスタ
R14	共通 FIFO アクセスデータフィールド 11 レジスタ
R15	共通 FIFO アクセスデータフィールド 12 レジスタ
R16	共通 FIFO アクセスデータフィールド 13 レジスタ
R17	共通 FIFO アクセスデータフィールド 14 レジスタ
R18	共通 FIFO アクセスデータフィールド 15 レジスタ
R[19...31]	—

表 31.10 共通 FIFO アクセスメッセージバッファコンポーネント (CFMBCP) の詳細

Rc	p	シンボル	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
R0	x	CFDCFI D	CFIDE	CFRTR	THLEN	CFID																																		
R1	x	CFDCFP PTR	CFDLC			—	—	—	—	—	—	—	—	—	—	—	—	—	CFTS																					
R2	x	CFDCFF DCSTS	CFPTR														—	—	—	—	—	—	—	CFIFL	—	—	—	—	—	—	—	—	—	—	—	—	—	CFDF	CFBRS	CFESI
R3	0	CFDCFD DFp	CFDB_HH					CFDB_HL					CFDB_LH					CFDB_LL																						
R[4... 8]	[1... 15]	CFDCFD DFp	CFDB_HH					CFDB_HL					CFDB_LH					CFDB_LL																						
R[19... 31]	x	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—				

31.2.61.13 CFDCFDID : 共通 FIFO アクセス ID レジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x05B8

Bit position: 31 30 29 28

Bit field:	CFIDE	CFRTR	THLEN	CFID[28:0]	0
	0	0	0	0	0

Value after reset: 0

ビット	シンボル	機能	R/W
28:0	CFID[28:0]	共通 FIFO バッファ ID フィールド STD-ID/EXT-ID フィールド	R/W
29	THLEN	THL エントリ許可 TX FIFO モード : 0: TX 成功後エントリを THL に格納しない 1: TX 成功後エントリを THL に格納する RX FIFO モード : 予約ビット。読むと 0 が読めます。	R/W
30	CFRTR	共通 FIFO バッファ RTR ビット 0: データフレーム 1: リモートフレーム	R/W
31	CFIDE	共通 FIFO バッファ IDE ビット 0: STD-ID を送信予定あるいは受信済み 1: EXT-ID を送信予定あるいは受信済み	R/W

注: S-TYPE-3, P-TYPE-3

共通 FIFO アクセス ID レジスタは、メッセージの ID フィールド、IDE ビット、および RTR ビットを格納します。

TX モードでは、書き込みポインタ値に基づき、(他のエントリではなく)現在のエントリに対してのみ FIFO からデータを読み出し可能です。

CFID[28:0]ビット (共通 FIFO バッファ ID フィールド)

これらのビットは、FIFO バッファにあるメッセージの STD-ID/EXT-ID フィールドのビットです。

TX モードでは、FIFO バッファに対して書き込みおよび読み出しが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

THLEN ビット (THL エントリ許可)

このビットは、送信成功後、TX 履歴リストにある送信メッセージに対応するエントリの格納を制御します。

TX モードでは、FIFO バッファに対して書き込みおよび読み出しが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

CFRTR ビット (共通 FIFO バッファ RTR ビット)

このビットは、データフレームまたはリモートフレームを FIFO バッファから送信するのか、または FIFO バッファに受信したのかを示します。

注.CANFD フォーマットにはリモートフレームはありません。CANFD フレームを受信すると (RX モード)、レジスタは受信値 (FD フレームフォーマットの RRS ビット) の状態を反映します。CANFD 送信時 (TX モード、CFDCFDID.CFFDFD = 1)、本ビットは常にドミナント (データフレーム) として送信されます。

TX モードでは、FIFO バッファに対して書き込みおよび読み出しが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

CFIDE ビット (共通 FIFO バッファ IDE ビット)

このビットは、EXT-ID または STD-ID のメッセージを FIFO バッファから送信するのか、または FIFO バッファに受信したのかを示します。


TX モードでは、FIFO バッファに対して書き込みおよび読み出しが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

31.2.61.14 CFDCFPTR : 共通 FIFO アクセスポインタレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x05BC



ビット	シンボル	機能	R/W
15:0	CFTS[15:0]	共通 FIFO タイムスタンプ値 受信した CAN フレームのタイムスタンプ値 (FIFO は RX モード)	R/W
27:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31:28	CFDLC[3:0]	共通 FIFO バッファ DLC フィールド CAN フレームで受信された、または CAN フレームで送信されるデータバイト数	R/W

注. S-TYPE-3, P-TYPE-3

共通 FIFO アクセスポインタレジスタは、DLC およびタイムスタンプフィールドを格納します。

TX モードでは、書き込みポインタ値に基づき、(他のエントリではなく) 現在のエントリに対してのみ FIFO バッファからデータを読み出し可能です。

CFTS[15:0]ビット (共通 FIFO タイムスタンプ値)

CFTS[15:0]ビットは、受信メッセージの CFDGFCFG.TSCCFG ビットにより設定されたキャプチャポイントで取得されたタイムスタンプ値を格納します (FIFO が RX モードに設定されている場合)。

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

CFDLC[3:0]ビット (共通 FIFO バッファ DLC フィールド)

CFDLC[3:0]ビットは、FIFO バッファで受信された、または送信予定のデータバイト数を格納します。

データバイト数の定義の詳細については、ISO 11898-1 (2015) 仕様の表 5 を参照してください。

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。TX モードに設定時、FIFO 内の他のエントリ用のデータを読み出さないでください。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

31.2.61.15 CFDCFFDCSTS : 共通 FIFO アクセス CANFD コントロール/ステータスレジスタ

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x05C0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CFPTR[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CFIFL[1:0]	—	—	—	—	—	—	CFFD F	CFBR S	CFESI
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CFESI ^(注1)	エラー状態表示ビット 0: エラーアクティブノードにより受信または送信する CANFD フレーム 1: エラーパッシブノードにより受信または送信する CANFD フレーム	R/W
1	CFBRS ^(注1)	ビットレートスイッチビット 0: ビットレートスイッチなしで受信または送信する CANFD フレーム 1: ビットレートスイッチ付きで受信または送信する CANFD フレーム	R/W
2	CFFDF ^(注1)	CAN FD フォーマットビット 0: 非 CANFD フレーム受信または送信 1: CANFD フレーム受信または送信	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:8	CFIFL[1:0]	共通 FIFO バッファ情報ラベルフィールド	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31:16	CFPTR[15:0]	共通 FIFO バッファポインタフィールド	R/W

注. S-TYPE-3, P-TYPE-3

注 1. このビットは、クラシカル CAN 機能では使用できません。

共通 FIFO アクセス CANFD コントロール/ステータスレジスタは、受信したまたは送信する CANFD フレームのポインタを含めて、FDF ビット、BRS ビット、ESI ビットの状態を示します。

TX モードでは、書き込みポインタ値に基づき、(他のエントリではなく) 現在のエントリに対してのみ FIFO からデータを読み出し可能です。

CFESI ビット (エラー状態表示ビット)

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。本モードでは、CANFD モジュールがエラーパッシブでない場合、CFESI ビットは書き込み値と等しくなります。CANFD モジュールがエラーパッシブの場合、本ビットは Don't care ビットとなり、CAN バス上を 1 (エラーパッシブノードであることを示す) として送信されます。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

RX モード時、CANFD フレームを受信すると、CFESI ビットは CANFD フレームの ESI ビット値で更新され、送信ノードのエラー状態を示します。RX モード時、受信した FDF ビットが 0 の場合本ビットに 0 が格納され、これは CAN 2.0 フレームが受信されたことを意味します。

注. このビットは、クラシカル CAN 機能では使用できません。

CFBRS ビット (ビットレートスイッチビット)

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。本モードで CANFD モジュールは、0 を送信しフレーム内でビットレートスイッチは送信されないことを示すか、または 1 を送信しフレーム内でビットレートスイッチを送信することを示します。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

RX モード時、CANFD フレームを受信すると、CFBRS ビットは CANFD フレームの BRS ビット値で更新され、ビットレートスイッチの (1) または (0) のいずれが存在するかを示します。

RX モード時、受信した FDF ビットが 0 の場合 CFBRS ビットに 0 が格納され、これは CAN 2.0 フレームが受信されたことを意味します。

注. このビットは、クラシカル CAN 機能では使用できません。

CFDFD ビット (CAN FD フォーマットビット)

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。本モードで CANFD モジュールは、0 を送信し CAN 2.0 フレームが送信されることを示すか、または 1 を送信し CANFD フレームが送信されることを示します。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

RX モード時、CAN フレームを受信すると、CFDFD ビットは CAN フレームの FDF ビット値で更新され、それが CAN 2.0 フレーム (0) であるか CANFD フレーム (1) であるかを示します。

注. このビットは、クラシカル CAN 機能では使用できません。

CFIFL[1:0] ビット (共通 FIFO バッファ情報ラベルフィールド)

共通 FIFO が TX モードに設定されている場合は、メッセージ送信成功後、CFDCFFDCSTS.CFIFL[1:0] に書かれている値が追加のメッセージ情報と一緒に TX 履歴リストに格納されます。

関連するグローバルアクセプタンスフィルタリストエントリの情報ラベル値がこれらのビットに格納されます (FIFO が RX モードに設定時)。

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

CFPTR[15:0] ビット (共通 FIFO バッファポインタフィールド)

共通 FIFO が TX モードに設定されている場合は、メッセージ送信成功後、CFDCFFDCSTS.CFPTR[15:0] に書かれている値が追加のメッセージ情報と一緒に TX 履歴リストに格納されます。

関連するグローバルアクセプタンスフィルタリストエントリのポインタ値がこれらのビットに格納されます (FIFO が RX モードに設定時)。

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

31.2.61.16 CFDCDFDp : 共通 FIFO アクセスデータフィールド p レジスタ (p = 0~15)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x05C4 + 0x004 × p

Bit position: 31 24 23 16 15 8 7 0

Bit field:	CFDB_HH[7:0]	CFDB_HL[7:0]	CFDB_LH[7:0]	CFDB_LL[7:0]
------------	--------------	--------------	--------------	--------------

Value after reset: 0

ビット	シンボル	機能	R/W
7:0	CFDB_LL[7:0]	共通 FIFO バッファデータバイト (p * 4)	R/W
15:8	CFDB_LH[7:0]	共通 FIFO バッファデータバイト ((p * 4) + 1)	R/W

ビット	シンボル	機能	R/W
23:16	CFDB_HL[7:0]	共通 FIFO バッファデータバイト ((p * 4) + 2)	R/W
31:24	CFDB_HH[7:0]	共通 FIFO バッファデータバイト ((p * 4) + 3)	R/W

注. S-TYPE-3, P-TYPE-3

FIFO アクセスデータフィールド p レジスタ (p = 0~15) は、メッセージのデータバイト (p * 4) ~データバイト ((p * 4) + 3) を格納します。

TX モードでは、書き込みポインタ値に基づき、(他のエントリではなく) 現在のエントリに対してのみ FIFO からデータを読み出し可能です。

CFDB_LL[7:0]ビット (共通 FIFO バッファデータバイト (p * 4))

CFDB_LL[7:0]ビットは、FIFO バッファにあるメッセージのデータバイト (p * 4) を格納します。

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

RX モードでは、未使用データバイトは、CFDCFCC.CFPLS で設定されたデータペイロードサイズに従って、0x00 で埋められます。(注1)

CFDB_LH[7:0]ビット (共通 FIFO バッファデータバイト ((p * 4) + 1))

CFDB_LH[7:0]ビットは、FIFO バッファにあるメッセージのデータバイト ((p * 4) + 1) を格納します。

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

RX モードでは、未使用データバイトは、CFDCFCC.CFPLS で設定されたデータペイロードサイズに従って、0x00 で埋められます。(注1)

CFDB_HL[7:0]ビット (共通 FIFO バッファデータバイト ((p * 4) + 2))

CFDB_HL[7:0]ビットは、FIFO バッファにあるメッセージのデータバイト ((p * 4) + 2) を格納します。

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

RX モードでは、未使用データバイトは、CFDCFCC.CFPLS で設定されたデータペイロードサイズに従って、0x00 で埋められます。(注1)

CFDB_HH[7:0]ビット (共通 FIFO バッファデータバイト ((p * 4) + 3))

CFDB_HH[7:0]ビットは、FIFO バッファにあるメッセージのデータバイト ((p * 4) + 3) を格納します。

TX モードでは、FIFO バッファに対して読み出しおよび書き込みが可能です。

RX モードでは、FIFO バッファからデータの読み出しのみが可能です。

RX モードでは、未使用データバイトは、CFDCFCC.CFPLS で設定されたデータペイロードサイズに従って、0x00 で埋められます。(注1)

注 1. RX モードでは、未使用データバイトは、CFDCFCC.CFPLS で設定されたデータペイロードサイズに従って、0x00 で埋められます。これは、クラシカル CAN 機能にはない CANFD 機能です。

31.2.61.17 CFDTMBCPb[0]: Tx メッセージバッファコンポーネント b (b = 0~3)

Base address: CANFDn = 0x4038_0000 + 0x2000 * n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 * n (n = 0, 1)

Offset address: See 表 31.4

Bit position: 31

0

Bit field:

Rc[31:0]

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	Rc[31:0]	TX メッセージバッファコンポーネント c 本メッセージバッファコンポーネント内に含まれる各レジスタとその関連するビットの詳細については、表 31.11、表 31.12 および以下の説明を参照してください。	R

注. S-TYPE-3, P-TYPE-3

ここで、図 31.28 に示すように、CFDTMBCPn の合計数 = 4 です (c = TX メッセージバッファコンポーネントレジスタインデックス = [0...18])。

Rc[31:0]ビット (TX メッセージバッファコンポーネント c)

TX メッセージバッファコンポーネント c

TX メッセージバッファコンポーネントは下記のレジスタより構成されます。CFDTMIDb、CFDTMPTRb、CFDTMFDCTRb、および CFDTMDFbp。本バッファコンポーネントの構造の解釈方法およびそれぞれのレジスタへのアクセス方法の詳細については、表 31.12 を参照してください。

表 31.11 TX メッセージバッファコンポーネントの概要

TX メッセージバッファコンポーネント (TMBCP)	
Rc	CANFD モード (CAN_FD_MODE = 1b)
R0	TX メッセージバッファ (b) ID レジスタ
R1	TX メッセージバッファ (b) ポインタレジスタ
R2	TX メッセージバッファ (b) CANFD ステータスレジスタ
R3	TX メッセージバッファ (b) データフィールド 0 レジスタ
R4	TX メッセージバッファ (b) データフィールド 1 レジスタ
R5	TX メッセージバッファ (b) データフィールド 2 レジスタ
R6	TX メッセージバッファ (b) データフィールド 3 レジスタ
R7	TX メッセージバッファ (b) データフィールド 4 レジスタ
R8	TX メッセージバッファ (b) データフィールド 5 レジスタ
R9	TX メッセージバッファ (b) データフィールド 6 レジスタ
R10	TX メッセージバッファ (b) データフィールド 7 レジスタ
R11	TX メッセージバッファ (b) データフィールド 8 レジスタ
R12	TX メッセージバッファ (b) データフィールド 9 レジスタ
R13	TX メッセージバッファ (b) データフィールド 10 レジスタ
R14	TX メッセージバッファ (b) データフィールド 11 レジスタ
R15	TX メッセージバッファ (b) データフィールド 12 レジスタ
R16	TX メッセージバッファ (b) データフィールド 13 レジスタ
R17	TX メッセージバッファ (b) データフィールド 14 レジスタ
R18	TX メッセージバッファ (b) データフィールド 15 レジスタ
R[19...31]	—

表 31.12 TX メッセージバッファコンポーネント (TMBCP) の詳細 (1/2)

Rc	p	シンボル	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
R0	x	CFDTMIDb	TMIDE	TMTR	THLEN	TMID																												
R1	x	CFDTMPTRb	TMDLC			—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	CFTS

表 31.12 TX メッセージバッファコンポーネント (TMBCP) の詳細 (2/2)


Rc	p	シンボル	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
R2	x	CFDTM FDCTRb	TMPTR																	—	—	—	—	—	—														
R3	0	CFDTM DFbp	TMDB_HH						TMDB_HL						TMDB_LH						TMDB_LL																		
R[4...1 8]	[1... 15]	CFDTM DFbp	TMDB_HH						TMDB_HL						TMDB_LH						TMDB_LL																		

31.2.61.18 CFDTMIDb : TX メッセージバッファ ID レジスタ (b = 0~3)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
 CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0604 + 0x004C × b

Bit position: 31 30 29



Value after reset: 0

ビット	シンボル	機能	R/W
28:0	TMID[28:0]	TX メッセージバッファ ID フィールド STD-ID/EXT-ID フィールド	R/W
29	THLEN	Tx 履歴リストエントリ 0: TX 成功後エントリを THL に格納しない 1: TX 成功後エントリを THL に格納する	R/W
30	TMRTR	TX メッセージバッファ RTR 0: データフレーム 1: リモートフレーム	R/W
31	TMIDE	TX メッセージバッファ IDE 0: STD-ID が送信される 1: EXT-ID が送信される	R/W

注. S-TYPE-3, P-TYPE-3

各 TX メッセージバッファ ID レジスタ b (b = 0~3) は、関連するバッファから送信するメッセージの ID、IDE、RTR の各フィールドおよび履歴構成を格納するのに使用されます。

TMID[28:0]ビット (TX メッセージバッファ ID フィールド)

TMID[28:0]ビットは、本 TX メッセージバッファに格納されているメッセージの STD-ID/EXT-ID フィールドのビットです。

関連する CANFD チャネルが CH_SLEEP モードの場合、これらのビットへ書き込みを行わないでください。

THLEN ビット (Tx 履歴リストエントリ)

THLEN ビットは、送信成功後、TX 履歴リストにある送信メッセージに対応するエントリの格納を制御します。関連する CANFD チャネルが CH_SLEEP モードの場合、これらのビットへ書き込みを行わないでください。

TMRTR ビット (TX メッセージバッファ RTR)

TMRTR ビットは、本 TX メッセージバッファからデータフレームを送信するのかまたはリモートフレームを送信するのを選択します。

注. CANFD フォーマットにはリモートフレームはありません。CANFD 送信時 (CFDTMFDCTRb.CFFDF = 1)、本ビットは常にドミナント (データフレーム) として送信されます。

関連する CANFD チャンネルが CH_SLEEP モードの場合、これらのビットへ書き込みを行わないでください。

TMIDE ビット (TX メッセージバッファ IDE)

TMIDE ビットは、本 TX バッファから EXT-ID 付きのメッセージを送信するのかまたは STD-ID 付きのメッセージを送信するのかを選択します。

関連する CANFD チャンネルが CH_SLEEP モードの場合、これらのビットへ書き込みを行わないでください。

31.2.61.19 CFDTMPTRb : TX メッセージバッファポインタレジスタ (b = 0~3)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x0608 + 0x004C × b

Bit position: 31 28 0

Bit field:	TMDLC[3:0]	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
27:0	—	読み出し値は不定です。書く場合、0としてください。	R/W
31:28	TMDLC[3:0]	TX メッセージバッファ DLC フィールド CAN フレームで送信するデータバイト数	R/W

注: S-TYPE-3, P-TYPE-3

各 TX メッセージバッファポインタレジスタ b (b = 0~3) は、対応するバッファから送信するためのメッセージの DLC フィールドを格納するために使用されます。

TMDLC[3:0]ビット (TX メッセージバッファ DLC フィールド)

TMDLC[3:0]ビットは、対応する TMRTR ビットが 0 に設定されているとき、本 TX メッセージバッファから送信するデータバイト数を選択します。

送信するデータバイト数の定義の詳細については、ISO 11898-1 (2015) 仕様の表 5 を参照してください。

関連する CANFD チャンネルが CH_SLEEP モードの場合、これらのビットへ書き込みを行わないでください。

31.2.61.20 CFDTMFDCTRb : TX メッセージバッファ CANFD コントロールレジスタ (b = 0~3)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n = 0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n = 0, 1)

Offset address: 0x060C + 0x004C × b

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:	TMPTR[15:0]														
------------	-------------	--	--	--	--	--	--	--	--	--	--	--	--	--	--

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	—	TMIFL[1:0]	—	—	—	—	—	TMFD F	TMBR S	TMESI
------------	---	---	---	---	---	---	------------	---	---	---	---	---	--------	--------	-------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TMESI(注1)	エラー状態表示ビット 0: エラーアクティブノードにより送信する CANFD フレーム 1: エラーパッシブノードにより送信する CANFD フレーム	R/W

ビット	シンボル	機能	R/W
1	TMBRS ^(注1)	ビットレートスイッチビット 0: ビットレートスイッチなしで送信する CANFD フレーム 1: ビットレートスイッチ付きで送信する CANFD フレーム	R/W
2	TMFDF ^(注1)	CAN FD フォーマットビット 0: 非 CANFD フレームを送信 1: CANFD フレームを送信	R/W
7:3	—	読み出し値は不定です。書く場合、0としてください。	R/W
9:8	TMIFL[1:0]	TX メッセージバッファ情報ラベルフィールド	R/W
15:10	—	読み出し値は不定です。書く場合、0としてください。	R/W
31:16	TMPTR[15:0]	TX メッセージバッファポインタフィールド	R/W

注. S-TYPE-3, P-TYPE-3

注1. このビットは、クラシカル CAN 機能では使用できません。

TX メッセージバッファ CANFD コントロールレジスタ b (b=0~3) は、送信する CANFD フレームのポインタフィールドを含めて、FDF ビット、BRS ビット、および ESI ビットの状態を示します。

TMESI ビット (エラー状態表示ビット)

チャンネルがエラーパッシブでない場合、TMESI ビットは書き込み値と等しくなります。チャンネルがエラーパッシブの場合、本ビットは Don't care ビットとなり、CAN バス上を 1 (エラーパッシブノードであることを示す) として送信されます。

関連する CANFD チャンネルが CH_SLEEP モードの場合、TMESI ビットへ書き込みを行わないでください。

注. このビットは、クラシカル CAN 機能では使用できません。

TMBRS ビット (ビットレートスイッチビット)

関連する CANFD チャンネルが CH_SLEEP モードの場合、TMBRS ビットへ書き込みを行わないでください。

注. このビットは、クラシカル CAN 機能では使用できません。

TMFDF ビット (CAN FD フォーマットビット)

関連する CANFD チャンネルが CH_SLEEP モードの場合、TMFDF ビットへ書き込みを行わないでください。

注. このビットは、クラシカル CAN 機能では使用できません。

TMIFL[1:0] ビット (TX メッセージバッファ情報ラベルフィールド)

TMIFL[1:0] ビットは、メッセージの送信成功後、コピー対象の情報ラベル値を追加のメッセージ情報とともに TX 履歴リストに格納します。

関連する CANFD チャンネルが CH_SLEEP モードの場合、これらのビットへ書き込みを行わないでください。

TMPTR[15:0] ビット (TX メッセージバッファポインタフィールド)

TMPTR[15:0] ビットは、メッセージの送信成功後、コピー対象のポインタ値を追加のメッセージ情報とともに TX 履歴リストに格納します。

関連する CANFD チャンネルが CH_SLEEP モードの場合、これらのビットへ書き込みを行わないでください。

31.2.61.21 CFDTMDFb_p: TX メッセージバッファデータフィールドレジスタ (p=0~15, b=0~3)

Base address: CANFDn = 0x4038_0000 + 0x2000 × n (n=0, 1)
CANFDn_NS = 0x5038_0000 + 0x2000 × n (n=0, 1)

Offset address: 0x0610 + 0x004 × p + 0x004C × b

Bit position:	31	24	23	16	15	8	7	0
Bit field:	TMDB_HH[7:0]			TMDB_HL[7:0]		TMDB_LH[7:0]		TMDB_LL[7:0]

Value after reset: 0

ビット	シンボル	機能	R/W
7:0	TMDB_LL[7:0]	TX メッセージバッファデータバイト ($p \times 4$)	R/W
15:8	TMDB_LH[7:0]	TX メッセージバッファデータバイト ($(p \times 4) + 1$)	R/W
23:16	TMDB_HL[7:0]	TX メッセージバッファデータバイト ($(p \times 4) + 2$)	R/W
31:24	TMDB_HH[7:0]	TX メッセージバッファデータバイト ($(p \times 4) + 3$)	R/W

注. S-TYPE-3, P-TYPE-3

各 TX メッセージバッファデータフィールド p レジスタ b ($p=0\sim 15$, $b=0\sim 3$) は、関連するバッファから送信するメッセージのデータバイト ($p \times 4$)~データバイト ($(p \times 4) + 3$) を格納します。

TMDB_LL[7:0]ビット (TX メッセージバッファデータバイト ($p \times 4$))

TMDB_LL[7:0]ビットは、TX メッセージバッファにあるメッセージのデータバイト ($p \times 4$) を格納します。

関連する CANFD チャンネルが CH_SLEEP モードの場合、本ビットへ書き込みを行わないでください。

TMDB_LH[7:0]ビット (TX メッセージバッファデータバイト ($(p \times 4) + 1$))

TMDB_LH[7:0]ビットは、TX メッセージバッファにあるメッセージのデータバイト ($(p \times 4) + 1$) を格納します。

関連する CANFD チャンネルが CH_SLEEP モードの場合、本ビットへ書き込みを行わないでください。

TMDB_HL[7:0]ビット (TX メッセージバッファデータバイト ($(p \times 4) + 2$))

TMDB_HL[7:0]ビットは、TX メッセージバッファにあるメッセージのデータバイト ($(p \times 4) + 2$) を格納します。

関連する CANFD チャンネルが CH_SLEEP モードの場合、本ビットへ書き込みを行わないでください。

TMDB_HH[7:0]ビット (TX メッセージバッファデータバイト ($(p \times 4) + 3$))

TMDB_HH[7:0]ビットは、TX メッセージバッファにあるメッセージのデータバイト ($(p \times 4) + 3$) を格納します。

関連する CANFD チャンネルが CH_SLEEP モードの場合、本ビットへ書き込みを行わないでください。

31.3 動作の概要

31.3.1 概要

CANFD モジュールのモードは、次の 2 つのグループに分けられます。

- グローバルモード
- チャンネルモード

31.3.2 グローバルモード

これらのモードは、CANFD モジュール全体に適用されることから、グローバルモードと呼ばれます。CANFD モジュールのグローバルモードには、以下のものがあります。

- グローバルスリープ
- グローバルリセット
- グローバル Halt
- グローバルオペレーション

図 31.2 に、グローバルモード間で行うことができる遷移を示します。




図 31.2 CANFD グローバルモード間の遷移

グローバルモードを変更すると、チャンネルモードに影響を与えることがあります。表 31.13 に、グローバルモードの遷移がチャンネルモードに与える影響を示します。

表 31.13 可能な CANFD チャンネルモードとグローバルモード

現在のグローバルモード	ターゲットグローバルモード			
	スリープ	リセット	Halt	オペレーション
スリープ		チャンネルスリープ：Keep チャンネルリセット：なし チャンネルHalt：なし チャンネルオペレーション：なし		
リセット	チャンネルスリープ：Keep チャンネルリセット：→チャンネルスリープ チャンネルHalt：なし チャンネルオペレーション：なし		チャンネルスリープ：Keep チャンネルリセット：Keep チャンネルHalt：なし チャンネルオペレーション：なし	チャンネルスリープ：Keep チャンネルリセット：Keep チャンネルHalt：なし チャンネルオペレーション：なし
Halt		チャンネルスリープ：Keep チャンネルリセット：Keep チャンネルHalt：→チャンネルリセット チャンネルオペレーション：なし		チャンネルスリープ：Keep チャンネルリセット：Keep チャンネルHalt：Keep チャンネルオペレーション：なし
オペレーション		チャンネルスリープ：Keep チャンネルリセット：Keep チャンネルHalt：→チャンネルリセット チャンネルオペレーション：→チャンネルリセット	チャンネルスリープ：Keep チャンネルリセット：Keep チャンネルHalt：Keep チャンネルオペレーション：→チャンネルHalt	

31.3.2.1 グローバルスリープモード

ハードウェアリセットが解除された後、または CFDGRSTC.SRST ビットがセット/クリアされた後、CANFD モジュールは自動的にグローバルスリープモードに遷移します。

CANFD モジュールは、グローバルリセットモード中にグローバルスリープ要求ビットがセットされたときも、グローバルスリープモードに遷移します。グローバル Halt モードやグローバルオペレーションモードでは、この制御ビットはセットできません。

グローバルスリープ要求ビットをセットすると、チャンネルスリープ要求ビットがセットされ、チャンネルが強制的にチャンネルスリープモードになります。

スリープモードは、消費電力を削減するために使用されます。CANFD モジュールがグローバルスリープモードのとき、グローバルスリープモード要求ビットへの CPU 書き込み用のクロックのみがアクティブになります。その他すべてのクロックは停止され、CANFD モジュールのその他すべての機能はサスペンド状態になります。

すべてのレジスタの読み出しは可能で、すべてのレジスタ値は保持されます。

グローバルスリープ要求ビットをセットした後、このビットを再度クリアする前に、グローバルスリープステータスが更新されていること、つまり、グローバルスリープモードへの遷移が正常に行われたことを確認する必要があります。




図 31.3 グローバルスリープモードへの遷移手順




図 31.4 グローバルスリープモードの解除手順

31.3.2.2 グローバルリセットモード

CANFD モジュールは、以下の方法でこのモードに遷移します。

- CANFD モジュールがグローバル Halt モードまたはグローバルオペレーションモードのとき、グローバルコントロールレジスタのグローバルモード制御ビット `CFDGCTR.GMDC` がグローバルリセットモードに設定される。
- CANFD モジュールがグローバルスリープモードのとき、グローバルスリープモード要求ビットがクリアされる。

グローバルリセットモードでは、CANFD モジュールのすべての機能がサスペンド状態になり、すべてのステータスレジスタおよびフラグレジスタが初期化されます。

さらに、すべての FIFO および TX キューが無効になり、送信制御ビットがクリアされます。

このモードでは、コンフィグレーションレジスタ（テストモードレジスタを除く）は MCU リセット値に初期化されないため、CANFD モジュールの構成は可能です。

グローバルリセットモードへの遷移が行われるときの全レジスタの動作の詳細については、「[31.3.4. グローバルモード遷移とチャンネルモード遷移の相互作用](#)」を参照してください。

グローバルコントロールレジスタのグローバルモード制御ビット `CFDGCTR.GMDC` を `01b` にセットすることにより、グローバルモードをリセットに設定すると、チャンネルコントロールレジスタのチャンネルモード制御ビット `CFDC0CTR.CHMDC` が `01b` にセットされ、チャンネルが強制的にチャンネルリセットモードになります。

すでにチャンネルリセットモードまたはチャンネルスリープモードになっているチャンネルについては、この自動遷移は行われません（関連するチャンネルの `CFDC0CTR.CHMDC` がすでに `01b` にセットされている場合）。

グローバルモード制御ビット `CFDGCTR.GMDC` をリセットモードに設定した後、`CFDGCTR.GMDC` を再度変更する前に、グローバルステータスレジスタのリセットモードステータスビット `CFDGSTS.GRSTSTS` が更新されていること、つまり、グローバルリセットモードへの遷移が正常に行われたことを確認する必要があります。




図 31.5 グローバルリセットモードへの遷移手順




図 31.6 グローバルリセットモードの解除手順

31.3.2.3 グローバル Halt モード

CANFD モジュールは、以下の方法でこのモードに遷移します。

- CANFD モジュールがグローバルリセットモードのとき、グローバルコントロールレジスタのグローバルモード制御ビット `CFDGCTR.GMDC` がグローバル Halt モードに設定される。
 - チャンネルリセットモードまたはチャンネルスリープモードのいずれかのチャンネルは、そのモードのまま保たれる。
- CANFD モジュールがグローバルオペレーションモードのとき、グローバルコントロールレジスタのグローバルモード制御ビット `CFDGCTR.GMDC` がグローバル Halt モードに設定される。
 - チャンネルリセットモード、チャンネル Halt モード、チャンネルスリープモードのチャンネルは、そのモードのまま保たれる。
 - チャンネルオペレーションモードのチャンネルは、チャンネル Halt モードに遷移する。
 - チャンネルがチャンネルオペレーションモードから遷移すると、グローバル Halt モードステータスビットがセットされる。

チャンネルが送信または受信を実行中の場合、通信が完了するまでチャンネル Halt モードへの遷移は遅延されます。同様に、チャンネルがバスオフ状態の場合、チャンネルの構成に応じて、完全なバスオフ復帰シーケンスが遅延されることがあります。

グローバル Halt モードでは、すべての通信がサスペンド状態になり、CANFD ロジックによりステータスレジスタおよびフラグレジスタが変更されることはありません（チャンネルがバスオフ状態であるときのみ、REC 値と TEC 値がクリアされます）。また、このモードでは、テストモードの構成やコントロールレジスタは初期化されません。

グローバル Halt モードは、グローバルモジュールテストモードを構成するために使用します。

グローバル Halt モードへの遷移が行われるときの全レジスタの動作の詳細については、「31.3.4. グローバルモード遷移とチャンネルモード遷移の相互作用」を参照してください。

グローバルコントロールレジスタのグローバルモード制御ビット `CFDGCTR.GMDC` を 10b にセットすることによってグローバルモードを Halt に設定すると、チャンネルオペレーションモードになっているチャンネルのチャンネルコントロールレジスタのチャンネルモード制御ビット `CFDC0CTR.CHMDC` が 10b にセットされ、強制的にチャンネル Halt モードになります。

すでにチャンネルリセットモード、チャンネル Halt モード、またはチャンネルスリープモードになっているチャンネルについては、この自動遷移は行われません。

したがって、グローバル Halt モード要求は、メッセージをロストしたり関連する CAN バスを混乱させることなく (チャンネル上の受信/送信プロセスを中断せずに)、すべての CANFD チャンネル通信を遮断するために使用できます。

グローバルモード制御ビット `CFDGCTR.GMDC` を Halt モードに設定した後、グローバルステータスレジスタの Halt モードステータスビット `CFDGSTS.GHLTSTS` が更新されていること、つまり、グローバル Halt モードへの遷移が正常に行われたことを確認する必要があります。`CFDGSTS.GHLTSTS` がセットされていることを確認するまでは、他の SFR 設定を指定しないでください。




図 31.7 グローバル Halt モードへの遷移手順




図 31.8 グローバル Halt モードの解除手順

31.3.2.4 グローバルオペレーションモード

CANFD モジュールは、グローバルモードコンフィグレーションビットがグローバルオペレーションモードに設定されたとき、このモードに遷移します。

CANFD がグローバルオペレーションモードのときのみ、CANFD チャネルをチャンネルオペレーションモードに設定して、CAN 通信を開始することができます。

グローバルモード制御ビット `CFDGCTR.GMDC` をグローバルオペレーションモードに設定した後、`CFDGCTR.GMDC` を再度変更する前に、グローバルステータスレジスタのグローバルリセットモードステータスビット `CFDGSTS.GRSTSTS` およびグローバル Halt モードステータスビット `CFDGSTS.GHLTSTS` が更新されていること、つまり、グローバルオペレーションモードへの遷移が正常に行われたことを確認する必要があります。




図 31.9 グローバルオペレーションモードへの遷移手順




図 31.10 グローバルオペレーションモードの解除手順

31.3.3 チャンネルモード

CAN チャンネルは、以下の 4 つのチャンネルモードのいずれかにできます。

- リセット
- Halt
- オペレーション
- スリープ

図 31.11 に、チャンネルモード間で行うことができる遷移を示します。




図 31.11 CAN チャンネルモード間の遷移

31.3.3.1 CAN チャンネルスリープモード

ハードウェアリセットが解除された後、または CFDGRSTC.SRST ビットがセット/クリアされた後、CANFD モジュールの CAN チャンネルは自動的にチャンネルスリープモードに遷移します。

CAN チャンネルは、チャンネルリセットモード中にチャンネルスリープモード要求ビットがセットされたときも、チャンネルスリープモードに遷移します。チャンネル Halt モードやチャンネルオペレーションモードでは、この制御ビットをセットしないでください。

CAN チャンネルスリープモードに遷移すると、即座に CAN チャンネルユニットへのクロック供給が停止され、消費電力が低減されます。

チャンネルスリープモード要求ビットをセットした後、このビットを再度クリアする前に、チャンネルスリープモードステータスが更新されていること、つまり、チャンネルスリープモードへの遷移が正常に行われたことを確認する必要があります。

チャンネルスリープモード中は、チャンネル関連のレジスタに書き込みを行わないでください。読み出し動作は可能です。

31.3.3.2 CAN チャンネルリセットモード

CANFD CAN チャンネルは、以下の方法でこのモードに遷移します。

- 関連する CAN チャンネルがチャンネル Halt モードまたはチャンネルオペレーションモードのとき、チャンネルコントロールレジスタのチャンネルモード制御ビット CFDC0CTR.CHMDC がチャンネルリセットモードに設定される
- 関連する CAN チャンネルがチャンネルスリープモードのとき、チャンネルスリープモード要求ビットがクリアされる。
- グローバルモード制御ビット CFDGCTR.GMDC がグローバルリセットモードに設定され、かつ、CAN チャンネルがチャンネルスリープモードまたはチャンネルリセットモードではない。

チャンネルリセットモードでは、CAN チャンネルのすべてのステータスレジスタとフラグレジスタが初期化されます。

さらに、すべてのチャンネル関連の送信制御ビットがクリアされ、チャンネル関連の TX キューが無効になります。このモードでは、コンフィグレーションレジスタ（チャンネルテストモードレジスタを除く）は初期化されないため、CAN チャンネルの通信を構成することは可能です。

チャンネルリセットモードへの遷移が行われるときの全レジスタの動作の詳細については、「[31.3.4. グローバルモード遷移とチャンネルモード遷移の相互作用](#)」を参照してください。

チャンネルモード制御ビット CFDC0CTR.CHMDC をチャンネルリセットモードに設定した後、関連する CFDC0CTR.CHMDC ビットを再度変更する前に、関連するチャンネルステータスレジスタのリセットモードステータスビット CFDC0STS.CRSTSTS が更新されていること、つまり、チャンネルリセットモードへの遷移が正常に行われたことを確認する必要があります。

CAN 通信中にチャンネルリセットモードに遷移する動作については、表 31.14 を参照してください。

31.3.3.3 CAN チャンネル Halt モード

CANFD CAN チャンネルは、以下の方法でこのモードに遷移します。

- 関連する CAN チャンネルがチャンネルリセットモードまたはチャンネルオペレーションモードのとき、チャンネルコントロールレジスタのチャンネルモード制御ビット CFDC0CTR.CHMDC がチャンネル Halt モードに設定される。
- グローバルモード制御ビット CFDGCTR.GMDC がグローバル Halt モードに設定され、かつ、CAN チャンネルがチャンネルオペレーションモードである。

チャンネル Halt モードでは、すべてのチャンネル CAN 通信がサスペンド状態になりますが、すべてのステータスレジスタとフラグレジスタはチャンネル Halt モードに遷移する間変化しません (バスオフの場合を除きます。バスオフの場合、そのチャンネルの REC 値と TEC 値がクリアされます)。

また、このモードでは、チャンネルテストモードの構成やコントロールレジスタは初期化されません。

チャンネル Halt モードは、チャンネルテストモードを構成するために使用します。

チャンネル Halt モードへの遷移が行われるときの全レジスタの動作の詳細については、「31.3.4. グローバルモード遷移とチャンネルモード遷移の相互作用」を参照してください。

チャンネルモード制御ビット CFDC0CTR.CHMDC をチャンネル Halt モードに設定した後、関連する CFDC0CTR.CHMDC を再度変更する前に、関連するチャンネルステータスレジスタの Halt モードステータスビット CFDC0STS.CHLTSTS が更新されていること、つまり、チャンネル Halt モードへの遷移が正常に行われたことを確認する必要があります。

CAN 通信中にチャンネル Halt モードに遷移する動作については、表 31.14 を参照してください。

表 31.14 CAN リセットモードおよび Halt モードの遷移動作

モード	状態		
	受信	送信	バスオフ
CAN チャンネルリセットモード (CFDC0CTR.CHMDC = 01b)	CAN チャンネルは実行中の受信の完了を待たずに、チャンネルリセットモードに遷移します。(注1)	CAN チャンネルは実行中の送信の完了を待たずに、チャンネルリセットモードに遷移します。(注1)	CAN チャンネルは、バスオフ復帰の完了を待たずにチャンネルリセットモードに遷移します。
CAN チャンネル Halt モード (CFDC0CTR.CHMDC = 10b)	CAN チャンネルは、実行中の受信またはエラーの終了時にチャンネル Halt モードに遷移します。(注2)	CAN チャンネルは、実行中の送信の完了後にチャンネル Halt モードに遷移します。	CFDC0CTR.BOM が 00b のとき、チャンネル Halt モード要求は、完全なバスオフ復帰シーケンスが完了した後でのみ受け付けられます。 CFDC0CTR.BOM が 10b のとき、CAN チャンネルはバスオフ復帰の完了を待ってから、チャンネル Halt モードに自動的に遷移します。 CFDC0CTR.BOM が 01b のとき、CAN チャンネルはバスオフ復帰の完了を待たずに、チャンネル Halt モードに自動的に遷移します。 CFDC0CTR.BOM が 11b のとき、CAN チャンネルはチャンネル Halt モードが要求されるとすぐに (バスオフ復帰の完了を待たずに) チャンネル Halt モードに遷移します。

注 1. 現在実行中の通信の終了時にチャンネルリセットモードに遷移すればよい場合、先にチャンネル Halt モードを要求することで、チャンネルリセットモードに直接遷移して CAN 通信が中断するのを防ぐことができます。CAN チャンネルがチャンネル Halt モードに遷移した後、チャンネルリセットモードを要求することができます。

注 2. エラーフラグ後に CAN 通信がドミナントレベルでロックされている場合、ソフトウェアでチャンネル関連のバスロックフラグを監視することでこの状況を検出し、CAN チャンネルをチャンネルリセットモードに設定してロック状態を解除できます。

31.3.3.4 CAN チャンネルオペレーションモード

チャンネルオペレーションモードは、CFDC0CTR.CHMDC ビットを 00b にセットすることでアクティブになります。CAN オペレーションモードに遷移した後、11 の連続するレセシブビットを検出すると、CFDC0STS.COMSTS ビットがセットされ、CAN チャンネルは以下を行います。

- チャンネルを CAN ネットワーク上のアクティブノードにすることで、チャンネル通信の機能を有効にする。
- 受信および送信エラーカウンタを含む、内部のフォルト隔離ロジックを解除する。

この時点で、CAN チャンネルは CAN メッセージの送受信を開始できます。

チャンネルは、実行している機能のタイプによって、CAN チャンネルオペレーションモード内でさらに 4 種類のサブモードに分けられます (図 31.12 を参照)。

- チャンネルアイドル: CAN チャンネルは受信も送信も行っていない
- チャンネル受信: チャンネルは別の CAN ノードから送信された CAN メッセージを受信している
- チャンネル送信: チャンネルは CAN メッセージを送信している

注. セルフテストモードが有効な場合、チャンネルは同時に自メッセージを受信する可能性があります。

- チャンネルがバスオフ状態: CAN チャンネルが CAN バス通信から切り離されている

チャンネルモード制御ビット CFDC0CTR.CHMDC をチャンネルオペレーションモードに設定した後、関連する CFDC0CTR.CHMDC ビットを再度変更する前に、チャンネルステータスレジスタのチャンネルリセットモードステータスビット CFDC0STS.CRSTSTS およびチャンネル Halt モードステータスビット CFDC0STS.CHLTSTS が更新されていること、つまり、チャンネルオペレーションモードへの遷移が正常に行われたことを確認する必要があります。




図 31.12 CAN チャンネルオペレーションモードのサブモード (BOM = 00b のときのみ)

31.3.3.5 CAN チャネルバスオフ状態

CAN チャネルバスオフ状態へは、CAN 仕様のフォルト隔離規則に従って遷移します。バスオフ状態から CAN チャネルオペレーションモードへの復帰について、以下のモードを構成できます。

- **CFDC0CTR.BOM = 00b:**
バスオフからの復帰は ISO 11898-1 に準拠します。すなわち、CAN チャネルは、11 個の連続するレセシブビットを 128 回検出後、再び CAN 通信（エラーアクティブ状態）に入ります。TEC カウンタと REC カウンタは 0 に初期化されます。この場合、バスオフ復帰フラグ CFDC0ERFL.BORF がセットされます。
- **CFDC0CTR.BOM = 01b:**
CAN チャネルは、バスオフ状態に遷移すると、CAN チャネルコントロールレジスタ内の CFDC0CTR.CHMDC ビットの値を 10b に変更した後自動的に、チャネル Halt モードに即座に遷移します。TEC カウンタと REC カウンタは 0 に初期化されます。この場合、バスオフ復帰フラグ CFDC0ERFL.BORF はセットされません。
- **CFDC0CTR.BOM = 10b:**
CAN チャネルは、バスオフ状態に遷移すると、即座に CAN チャネルコントロールレジスタの CFDC0CTR.CHMDC ビットの値を 10b に変更し、CAN チャネルがバスオフ復帰シーケンス（11 個の連続するレセシブビットを 128 回検出）を完了した後、チャネル Halt モードに自動的に遷移します。TEC カウンタと REC カウンタは 0 に初期化されます。この場合、バスオフ復帰フラグ CFDC0ERFL.BORF がセットされません。
- **CFDC0CTR.BOM = 11b:**
バスオフ復帰が開始されますが、チャネル Halt モードへの遷移が要求された場合、CAN チャネルはバスオフ状態であっても即座にチャネル Halt モードに遷移することができます。TEC カウンタと REC カウンタは 0 に初期化されます。バスオフ復帰フラグ CFDC0ERFL.BORF はセットされません。
CFDC0CTR.CHMDC [1:0] = 10b に設定せずに、11 個のレセシブビットが 128 回連続で検出された場合、遷移条件は CFDC0CTR.BOM = 00b と同じになります。

注. このモードで、バスオフ復帰が正常に（11 個の連続するレセシブビット 128 回のシーケンスを待機した後で）行われた場合、かつ、その間に Halt 要求が発生しなかった場合、バスオフ復帰フラグ CFDC0ERFL.BORF がセットされます。

CAN チャネルが Halt モードに遷移すると同時に（CFDC0CTR.BOM = 01b の場合、バスオフ開始時、CFDC0CTR.BOM = 10b の場合、バスオフ終了時）に、ソフトウェアが CFDC0CTR.CHMDC ビットに書き込みを行うと、ソフトウェア要求が最も優先されます。

注. 上記の場合、CFDC0CTR.CHMDC ビットをチャネル Halt モードに設定する要求の自動設定は、CFDC0CTR.CHMDC ビットの値があらかじめ 00b（チャネルオペレーションモード）に設定されていたときに実行されます。

さらに、CFDC0CTR.RTBO を 1 にセットすると、CAN チャネルをバスオフ状態から強制的に復帰させることができます。最大で 1 CAN ビット時間の遅延時間でエラー状態がバスオフ状態から統合状態に変わり、11 個の連続するレセシブビットが検出された後に、CAN 通信が再度可能になります。この場合、バスオフ復帰フラグはセットされません。TEC カウンタと REC カウンタは 0 に初期化されます。

CFDC0CTR.RTBO を 1 にセットする前に、TX メッセージバッファ、TX キュー、または TX モードの共通 FIFO からの保留中の送信を無効にしなければなりません。

保留中の送信メッセージバッファ、TX キュー、または FIFO が無効化されたことを、対応するアクノリッジフラグで確認する必要があります。

TX メッセージバッファの場合、アクノリッジフラグは送信結果フラグ (CFDTMSTSj.TMTRF) です。TX キューの場合、TX キューエンptyフラグ (CFDTXQSTS.TXQEMP) です。FIFO の場合、FIFO エンptyフラグ (CFDCFSTS.CFEMP) です。

CFDC0CTR.RTBO ビットは、CFDC0CTR.BOM が 00b にセットされているときに限り、バスオフ復帰のために使用します。

このビットをバスオフ以外の状態でセットしても無効で、即座にクリアされます。

表 31.15 に、CFDC0CTR.BOM のさまざまな構成に対する、バスオフエントリフラグ CFDC0ERFL.BOEF とバスオフ復帰フラグ CFDC0ERFL.BORF の設定を示します。

表 31.15 バスオフ開始フラグとバスオフ復帰フラグの動作

BOM	BOEF ビットの設定	BORF ビットの設定
00b	常に設定 (バスオフ開始時)	常に設定 (バスオフ終了時)
00b CFDC0CTR.RTBO が 1 にセ ット	常に設定 (バスオフ開始時)	ソフトウェアによって CFDC0CTR.RTBO が 1 にセットさ れる前に通常のバスオフ復帰が発生した場合のみ
01b	常に設定 (バスオフ開始時)	設定しない
10b	常に設定 (バスオフ開始時)	常に設定 (バスオフ終了時)
11b	常に設定 (バスオフ開始時)	ソフトウェアが Halt 要求を発行する前に通常のバスオフ復 帰が発生した場合のみ

効率的なソフトウェア手順のために、バスオフ復帰シーケンスの終了を待つ必要はありません。

バスオフ復帰中、送信の再初期化を行うことができます。これを行うには、[図 31.13](#) に示す推奨ソフトウェアフローに従います。




図 31.13 バスオフ中の送信の再初期化

31.3.4 グローバルモード遷移とチャンネルモード遷移の相互作用

グローバルモード設定とチャンネルモード設定の間には、以下のような相互作用があります。

- チャンネルコントロールレジスタのチャンネルモード制御ビット CFDC0CTR.CHMDC を変更しても、グローバルモード制御ビット CFGDCTR.GMDC は変化しない。

- グローバルモード制御ビット CFDGCTR.GMDC を変更すると、表 31.16 に示すようにチャンネルモードの制御が変化する。

表 31.16 グローバルモード遷移とチャンネルモード遷移の相互作用

グローバルモードの変更	チャンネルモード	チャンネルモードの遷移動作
スリープ → リセット	スリープ	チャンネルはスリープモードのまま
スリープ → Halt	— (グローバルモード変更不可能)	
スリープ → オペレーション	— (グローバルモード変更不可能)	
リセット → スリープ	スリープ	チャンネルはスリープモードのまま
	リセット	チャンネルスリープ要求ビットが自動的にセットされ、チャンネルはスリープモードに遷移
リセット → Halt	スリープ	チャンネルはスリープモードのまま
	リセット	チャンネルはリセットモードのまま
リセット → オペレーション	スリープ	チャンネルはスリープモードのまま
	リセット	チャンネルはリセットモードのまま
Halt → スリープ	— (グローバルモード変更不可能)	
Halt → リセット	スリープ	チャンネルはスリープモードのまま
	リセット	チャンネルはリセットモードのまま
	Halt	チャンネルモード制御がリセットモードにセットされ、チャンネルはリセットモードに遷移
Halt → オペレーション	スリープ	チャンネルはスリープモードのまま
	リセット	チャンネルはリセットモードのまま
	Halt	チャンネルは Halt モードのまま
オペレーション → スリープ	— (グローバルモード変更不可能)	
オペレーション → リセット	スリープ	チャンネルはスリープモードのまま
	リセット	チャンネルはリセットモードのまま
	Halt	チャンネルモード制御がリセットモードにセットされ、チャンネルはリセットモードに遷移
	オペレーション	チャンネルモード制御がリセットモードにセットされ、チャンネルはリセットモードに遷移
オペレーション → Halt	スリープ	チャンネルはスリープモードのまま
	リセット	チャンネルはリセットモードのまま
	Halt	チャンネルは Halt モードのまま
	オペレーション	チャンネルモード制御が Halt モードにセットされ、チャンネルは通信終了後に Halt モードに遷移

31.3.4.1 グローバルモード変更のタイミング

グローバルモード変更時の遷移時間を以下の表に示します。

表 31.17 グローバルモード変更時の最大遷移時間 (1/2)

遷移前	遷移後	最大遷移時間
GL_SLEEP	GL_RESET	3 周辺クロックサイクル ^(注2)
GL_RESET	GL_SLEEP	3 周辺クロックサイクル
GL_RESET	GL_HALT	10 周辺クロックサイクル
GL_RESET	GL_OPERATION	10 周辺クロックサイクル
GL_HALT	GL_RESET	2CAN ビット時間
GL_HALT	GL_OPERATION	3 周辺クロックサイクル

表 31.17 グローバルモード変更時の最大遷移時間 (2/2)

遷移前	遷移後	最大遷移時間
GL_OPERATION	GL_RESET	2CAN ビット時間
GL_OPERATION	GL_HALT	3CAN フレーム(注1)(注3)

注 1. ここに示す遷移時間は、バスにエラーが発生していない場合の値です。エラーが発生した場合、遷移時間は予測不可能なほど長くなることがあります。遷移時間は、RX ラインのロックまたは継続的なエラー状態によって膠着状態になることがあります。

注 2. GL_SLEEP モードからの遷移は、CFDGSTS.GRAMINIT がクリアされているときのみ行ってください。

注 3. TQ、CAN フレーム、および CAN ビットは、個々のチャンネルに関連しています。最大遷移時間を得るには、ボーレートが最も低いチャンネルを使用する必要があります。

31.3.4.2 チャンネルモード変更のタイミング

チャンネルモード変更時の遷移時間を以下の表に示します。

表 31.18 チャンネルモード変更時の最大遷移時間

遷移前	遷移後	最大遷移時間
CH_SLEEP	CH_RESET	3 周辺クロックサイクル
CH_RESET	CH_SLEEP	3 周辺クロックサイクル
CH_RESET	CH_HALT	3 CAN ビット時間
CH_RESET	CH_OPERATION	4 CAN ビット時間
CH_HALT	CH_RESET	2 CAN ビット時間
CH_HALT	CH_OPERATION	4 CAN ビット時間(注3)
CH_OPERATION	CH_RESET	2 CAN ビット時間
CH_OPERATION	CH_HALT	2 CAN フレーム(注1)(注2)

注 1. この遷移で指定した時間には、チャンネルがバスオフ状態に入った場合を含みません。バスオフの場合、タイミングは CFDC0CTR.BOM[1:0] ビットの設定によって変わります。

注 2. ここに示す遷移時間は、バスにエラーが発生していない場合の値です。エラーが発生した場合、遷移時間は予測不可能なほど長くなることがあります。遷移時間は、RX ラインのロックまたは継続的なエラー状態によって膠着状態になることがあります。

注 3. 一般に、CH_HALT モードでボーレートプリスケール値 CFDC0NCFG.NBRP が変更されると、遷移時間がずれることがあります。内部プリスケールは TQ クロックを生成するフリーランニングダウンカウンタで、カウンタが値 0 に到達したときに新しい BRP 値がキャプチャされます。

31.4 初期化

CAN 通信に参加する前に、以下の設定を行います。

- クロックの設定
- ビットタイミングの設定 (公称レートとデータレート)
- ボーレートの設定 (公称レートとデータレート)
- CANFD 設定
- アクセプタンスフィルタの設定 (グローバルアクセプタンスフィルタリストの構成)
- 送信、受信、および GW FIFO の設定
- CAN オペレーションモードの設定

31.4.1 CAN クロック、ビットタイミング、ボーレートの初期化

31.4.1.1 ビットタイミングの条件

各セグメントの構成と、セグメントの設定に適用される制約条件を以下に示します。

1. 各セグメントの設定
 - SS = 1 TQ 固定
 - TSEG1 = (CFDC0NCFG) と (CFDC0DCFG)(注1) を参照
 - TSEG2 = (CFDC0NCFG) と (CFDC0DCFG)(注1) を参照

SJW = (CFDC0NCFG) と (CFDC0DCFG)^(注1) を参照

SS + TSEG1 + TSEG2 = 5~49 TQ (データビットレートの場合) / 8~385 TQ (公称ビットレートの場合)

2. TSEG1、TSEG2、SJW の制約条件

TSEG1(N) > TSEG2(N) ≥ SJW(N)

TSEG1(D) ≥ TSEG2(D) ≥ SJW(D)^(注1)

従来型のフレームのみを使用する場合、CFDC0DCFG のビットフィールド TSEG1 および TSEG2 に有効な値を設定します。

注 1. この機能は、クラシカル CAN 機能では使用できません。

表 31.19 に、必要なサンプルポイント設定を得るためのビットタイミング設定方法の例を示します。

表 31.19 ビットタイミングの例

1 ビット	設定値 (TQ)				サンプルポイント (注1) (%)
	SS	TSEG1	TSEG2	SJW	
5TQ	1	2	2	1	60.00
8TQ	1	4	3	1	62.50
	1	5	2	1	75.00
10TQ	1	6	3	1	70.00
	1	7	2	1	80.00
12TQ	1	8	3	1	75.00
	1	9	2	1	83.33
15TQ	1	10	4	1	73.33
	1	11	3	1	80.00
16TQ	1	10	5	1	68.75
	1	11	4	1	75.00
20TQ	1	12	7	1	65.00
	1	13	6	1	70.00
24TQ	1	15	8	1	66.66
	1	16	7	1	70.83
50TQ	1	39	10	4	80.00

注 1. サンプルポイント (75%の場合)




図 31.14 サンプルポイント (75%の場合)

31.4.1.2 CAN のビットタイミング

CAN プロトコルの通信フレームの各ビットは、3つのセグメントで構成されます。各セグメントは、関連する CFDC0NCFG レジスタおよび CFDC0DCFG^(注1) レジスタを使用して、チャンネルごとに独立して構成できます。

注 1. このレジスタは、クラシカル CAN 機能では使用できません。

図 31.15 に、各ビットのセグメント構成と、ビット内のサンプルポイントを示します。

これらのセグメントのうち、タイムセグメント 1 (TSEG1) とタイムセグメント 2 (TSEG2) は、サンプルポイントの位置を指定するために使用されます。TSEG1 と TSEG2 の値を変更することで、CAN バス上の各ビットをサンプリングするタイミングを変えることができます。

このタイミングの最小単位を TQ (Time Quantum) と呼びます。TQ の長さは、CAN チャネルに供給されるクロック周波数と、ボーレートプリスケアラの N 分周値 (公称レートおよびデータレート) によって決まります。




図 31.15 ビット内のセグメント構成とサンプルポイント

1. SS : シンクロナイゼーションセグメント
インターフレームスペース中のリセーブからドミナントへのエッジをモニタして、ビットを同期するセグメントです。インターフレームスペースは、インターミッション、サスペンドトランスミッション、バスアイドルで構成され、バスアイドル中に全ノードが送信を開始することができます。
2. TSEG1: タイムセグメント 1
CAN ネットワーク上の物理的な遅延を吸収するセグメントです。ネットワーク上の物理的な遅延は、バス上の遅延、入力コンパレータの遅延、出力ドライバの遅延の総和の 2 倍になります。SJW によって伸ばすことができます。
3. TSEG2 : タイムセグメント 2
再同期を実行してフェーズエラーを補償するセグメントです。SJW によって縮めることができます。メッセージの送受信中、発振器の周波数ドリフトや伝送路の遅延により、一部ノード間の通信フレームの同期がずれる場合があります。これをフェーズエラーと言います。
4. SJW : 再同期ジャンプ幅
フェーズエラーによる同期ズレを補償できる最大ビット幅です。

図 31.15 には、1 つのシンボリックなサンプルポイントのみを示しています。

31.4.1.3 ボーレート

CAN 通信クロックとして、CANFD コアクロック (CANFDCLK) または外部発振器クロック (CANMCLK) のいずれかをグローバルに選択することができます。

転送速度は、DLL クロック、ボーレートプリスケアラの N 分周値、および 1 ビットに含まれる TQ の数によって決まります。

$$\text{ボーレート} = \frac{\text{DLLクロック}}{(1\text{ビット当たりのTQ数}) \times (\text{BRP} + 1)}$$

図 31.16 に CAN チャネルシステムクロックを生成する回路のブロック図を示します。表 31.20 にボーレートの例を示します。




図 31.16 CAN チャネルの通信クロックを生成する回路のブロック図

表 31.20 公称ボーレートの計算式と CAN 通信の構成例

ボーレートの計算式	(DLL クロック) (ボーレートプリスケアラの N 分周値 ^(注1)) × (1 ビット当たりの TQ 数)								
	80 MHz	40 MHz	32 MHz	30 MHz	24 MHz	20 MHz	16 MHz	10 MHz	8 MHz ^(注2)
1 Mbps	8TQ (10) 20TQ (4)	8TQ (5) 20TQ (2)	8TQ (4) 16TQ (2)	10TQ (3) 15TQ (2)	8TQ (3) 12TQ (2) 24TQ (1)	10TQ (2) 20TQ (1)	8TQ (2) 16TQ (1)	10TQ (1)	8TQ (1)
500 Kbps	8TQ (20) 20TQ (8)	8TQ (10) 20TQ (4)	8TQ (8) 16TQ (4)	10TQ (6) 15TQ (4) 20TQ (3)	8TQ (6) 12TQ (4) 24TQ (2)	10TQ (4) 20TQ (2)	8TQ (4) 16TQ (2)	10TQ (2) 20TQ (1)	8TQ (2) 16TQ (1)
250 Kbps	8TQ (40) 20TQ (16)	8TQ (20) 20TQ (8)	8TQ (16) 16TQ (8)	10TQ (12) 15TQ (8) 20TQ (6)	8TQ (12) 12TQ (8) 24TQ (4)	10TQ (8) 20TQ (4)	8TQ (8) 16TQ (4)	10TQ (4) 20TQ (2)	8TQ (4) 16TQ (2)
125 Kbps	8TQ (80) 20TQ (32)	8TQ (40) 20TQ (16)	8TQ (32) 16TQ (16)	10TQ (24) 15TQ (16) 20TQ (12)	8TQ (24) 12TQ (16) 24TQ (8)	10TQ (16) 20TQ (8)	8TQ (16) 16TQ (8)	10TQ (8) 20TQ (4)	8TQ (8) 16TQ (4)
83.3 Kbps	8TQ (120) 12TQ (80) 16TQ (60) 24TQ (40)	8TQ (60) 12TQ (40) 16TQ (30) 24TQ (20)	8TQ (48) 12TQ (32) 16TQ (24) 24TQ (16)	8TQ (45) 10TQ (36) 12TQ (30) 15TQ (24) 20TQ (18) 24TQ (15)	8TQ (36) 12TQ (24) 16TQ (18) 24TQ (12)	8TQ (30) 10TQ (24) 12TQ (20) 15TQ (16) 20TQ (12) 24TQ (10)	8TQ (24) 12TQ (16) 16TQ (12) 24TQ (8)	8TQ (15) 10TQ (12) 12TQ (10) 15TQ (8) 20TQ (6) 24TQ (5)	8TQ (12)
33.3 Kbps	8TQ (300) 12TQ (200) 16TQ (150) 20TQ (120) 24TQ (100)	8TQ (150) 12TQ (100) 16TQ (75) 20TQ (60) 24TQ (50)	8TQ (120) 10TQ (96) 12TQ (80) 15TQ (64) 16TQ (60) 20TQ (48) 24TQ (40)	10TQ (90) 12TQ (75) 15TQ (60) 20TQ (45)	8TQ (90) 10TQ (72) 12TQ (60) 15TQ (48) 16TQ (45) 20TQ (36) 24TQ (30)	8TQ (75) 10TQ (60) 12TQ (50) 15TQ (40) 20TQ (30) 24TQ (25)	8TQ (60) 10TQ (48) 12TQ (40) 15TQ (32) 16TQ (30) 20TQ (24) 24TQ (20)	10TQ (30) 12TQ (25) 15TQ (20) 20TQ (15)	8TQ (30)

注. 括弧内の数字はボーレートプリスケアラの N 分周値を示しています。
 注 1. ボーレートプリスケアラの N 分周値 = P + 1 (P = 0 - 1023)。ここで、P はチャンネルコンフィグレーションレジスタの BRP ビットによって選択された値です。
 注 2. 最大公称ボーレート 1 Mbps を実現するための最小周波数です。

表 31.21 公称ビットレートおよびデータビットレート CAN 通信構成に対するボーレートの計算例

ボーレートの計算式	(DLL クロック) (ボーレートプリスケアラの N 分周値(注1)) × (1 ビット当たりの TQ 数)		
	80 MHz	40 MHz	20 MHz
公称 1 Mbps データ 8 Mbps	80TQ (1)	40TQ (1)	20TQ (1)
	10TQ (1)	5TQ (1)	不可
公称 1 Mbps データ 5 Mbps	80TQ (1)	40TQ (1)	20TQ (1)
	16TQ (1)	8TQ (1)	不可
公称 500 Kbps データ 2 Mbps	160TQ (1)	80TQ (1)	40TQ (1)
	40TQ (1)	20TQ (1)	10TQ (1)

注. 括弧内の数字はボーレートプリスケアラの N 分周値を示しています。この表は、クラシカル CAN 機能では使用できません。
 注 1. ボーレートプリスケアラの N 分周値 = P + 1 (P = 0 - 1023)。ここで、P はチャンネルコンフィグレーションレジスタの BRP ビットによって選択された値です。

FD フレームフォーマットを使用するネットワークで最適なクロックトレランスを実現するには、公称ビット時間とデータビット時間の TQ の長さを同じにしなければなりません。これは、CFDC0NCFG.NBRP = CFDC0DCFG.DBRP であることを意味します。

また、トランシーバ遅延補償を使用する場合は、CFDC0DCFG.DBRP ビットを 1 より大きい値に設定してはなりません。1 は、2 で割ることを意味するためです。

31.4.1.4 CAN のクロック、ビットタイミング、ボーレートの設定

図 31.17 に、CAN のチャンネルのクロックとボーレートを設定する手順を示します。

これらの設定は、該当する CAN チャンネルがチャンネルリセットモード (コンフィグレーションモード) のときに行う必要があります。

ボーレートは、チャンネル通信状態に入る前に設定しなければなりません。ボーレートが設定されていない場合、モードの切り替えが正しく行われません。




図 31.17 CAN のビットタイミングとボーレートを設定する手順

31.4.1.5 トランスミッタ遅延補償

この章は、クラシカル CAN 機能に対しては適用されません。

データフェーズに 5~8 Mbps のような高いボーレートを使用した場合、トランスミッタ遅延が TSEG1 より大きくなる場合があります。この場合、トランスミッタは CANFD フレームのデータフェーズのビットエラーを常に

検出します。TDC は、トランスミッタ自身が送信したビットを、そのビットのサンプルポイントで受信できない場合を補償します。

もう 1 つのシンボリックなサンプルポイントとして、CANFD フレームのデータフェーズのみで使用されるセカンダリサンプルポイント (SSP) があります。図 31.18 に示すように、SSP はトランシーバ遅延補償結果ビット (CFDC0FDSTS.TDCR) によって設定されます。

構成の分解能、測定値およびオフセット値は、CAN チャネルの DLL クロックに基づきます。




図 31.18 トランスミッタ遅延補償

測定された遅延時間である Trv_Delay は、clk_dlc クロックサイクル数に基づきます。この遅延時間は、ドミナント値が CRXn に現れるまで、開始されるクロックごとに 1 ずつカウントアップされます。図 31.19 に測定結果を示します。Trv_Delay が各 clk_dlc クロックで最大 127 までカウントされます。




図 31.19 Trv_Delay の測定例

SSP は、CFDC0FDSTS.TDCR の結果を取り、その値をデータ TQ の最も近い整数値に切り捨てることで計算されます。

図 31.20 にセカンダリサンプルポイントの位置を示します。CFDC0FDCFG.TDCOC が 0 のとき、SSP は、Trv_Delay (測定された遅延時間) + CFDC0FDCFG.TDCO を TQ の最も近い整数値に切り捨てた値と等しくなります。通常、TDCO の値は、SSP をサンプルポイントの理論上の位置に配置するため、(SyncSegmentdata + TSEG1data) の大きさを持ちます。

CFDC0FDCFG.TDCOC が 1 の場合、SSP は CFDC0FDCFG.TDCO によって決定されます。CFDC0DCFG.DBRP が 0 より大きい場合、この値も TQ の最も近い整数値に切り捨てられます。




図 31.20 セカンダリサンプルポイントの位置

CANFD モジュールによって補償可能な最大遅延時間 ($Trv_Delay + TDCO$) は、 $(6 \text{ データビット} - 2clk_dlc)$ です。ISO 11898-1 では、 BRP_data と BRP_nom に異なる値を設定することが許容されています。

CFDC0NCFG.NBRP と CFDC0DCFG.DBRP に異なる値を使用した場合、BRS ビットのサンプルポイントの後で、ビットレートが公称ビットレートからデータビットレートに変化した時点で、2つの CAN ノードの同期がずれることがあります。この条件を図 31.21 に示します。

公称ビット時間とデータビット時間で、TQ の長さを同じにする必要があります。これは、 $CFDC0NCFG.NBRP = CFDC0DCFG.DBRP$ であることを意味します。

タイムセグメントに異なる設定値を選択することで、ビットレートを変えることができます。公称ビットレートは 8~385 TQ の間、データビットレートは 5~49 TQ の間で設定できます。




図 31.21 2つのCANノード間の同期ズレ

適切に構成した場合 ($CFDC0FDCFG.TDCE = 1$, $CFDC0FDCFG.TDCOC = 0$)、トランスミッタ遅延補償の測定結果は、FDF ビットから RES ビットへの立ち下がりエッジで更新されます。

図 31.22 は、トランスミッタ遅延補償測定結果を取得するための読み出しフローを示しています。




図 31.22 TDC 結果読み出しフロー

31.4.2 ハードウェアリセット後の CAN モジュールの構成

ハードウェアリセット（パワーオンリセット）後、または CFDGRSTC.SRST ビットがセット／クリアされた後、CANFD モジュールは自動的にグローバルスリープモードに遷移します。

CANFD モジュールの構成を行うには、グローバルスリープ要求ビット CFDGCTR.GSLPR を 0 にクリアして、スリープモードを解除する必要があります。

ハードウェアリセット後、モジュールは RAM の初期化を開始します。このとき、グローバルステータスレジスタの CFDGSTS.GRAMINIT ビットが自動的にセットされ、CANFD ロジックが RAM を初期化中であることを示します。

このビットは、RAM の初期化が完了すると自動的にクリアされます。

RAM の初期化は、ハードウェアリセットで RAM に存在するランダムデータがリセットされた後に誤って ECC エラーフラグがセットされるのを防ぐために必要です。

RAM の初期化が終わり、CFDGSTS.GRAMINIT ビットがクリアされるまでは、読み出しか書き込みかを問わず、CANFD のレジスタにアクセスしてはなりません。

通信モードに入る前に、グローバルアクセプタンスフィルタリストとメッセージ FIFO バッファを構成する必要があります。また、CAN のビットタイミングなど、CAN チャネルの構成を行う必要があります。この構成を行うには、CAN チャネルにおいて、チャンネルスリープモードを解除し、チャンネルリセットモード（コンフィグレーションモード）に通信を構成する必要があります。

図 31.23 に構成手順を示します。各ステップの詳細については、「31.5. グローバルアクセプタンスフィルタリスト (AFL) を使用したアクセプタンスフィルタ機能」、「31.6. FIFO バッファと通常のメッセージバッファの構成」、「31.7. 割り込みと DMA」、および「31.4.1.3. ボーレート」を参照してください。

CFDGRSTC.SRST を設定することによってソフトウェアリセットが行われた場合、CANFD モジュールは RAM 初期化シーケンスを実行しません。




図 31.23 ハードウェアリセット後の構成手順

31.5 グローバルアクセプタンスフィルタリスト (AFL) を使用したアクセプタンスフィルタ機能

31.5.1 概要

CANFD モジュールでは、グローバルアクセプタンスフィルタリスト (以後、AFL と呼ぶ) を使用して、メッセージのアクセプタンスフィルタ処理を行うことができます。AFL の各要素により、特定のチャンネルで受信メッセージに対するフィルタルールが定義されます。

AFL のエントリに基づき、以下のアクションが実行されます。

- 受信 CAN ID およびマスクに基づくアクセプタンスフィルタ処理
- 受信 DLC 値に基づく DLC フィルタ処理
- CFDCFG.CMPOC ビットによるメッセージデータペイロード(注1)
- 受け入れたメッセージを、関連する AFL エントリに定義されたメッセージバッファオブジェクトに格納
- 16 ビットのポインタを関連する AFL エントリに定義された格納されるメッセージに付加 (例: AUTOSAR アプリケーションをサポートするため)
- 2 ビットの情報ラベルを関連する AFL エントリに定義された格納されるメッセージに付加

注 1. この機能は、クラシカル CAN 機能では使用できません。

CANFD モジュールは、最大の 16 個の AFL エントリを許可します。

アクセプタンスフィルタの処理中、アクセプタンスフィルタユニットは、チャンネル内の各 AFL エントリを、受信メッセージと照らし合わせてチェックします。チェックは、そのチャンネルで最も小さい AFL エントリ番号を持つエントリから開始されます。

受信した ID が設定した ID/マスクの組み合わせと一致したとき、あるいは、受信した ID が関連するチャンネルのすべての AFL エントリと照合されたとき、AFL 検索は停止します。一致しない場合、受信メッセージは拒否されます。この場合、アプリケーションに通知は送られません。

さらに、DLC チェックがグローバルに有効化されている場合、受け入れた各メッセージについて、自動 DLC フィルタ処理が行われます。受信メッセージの DLC 値が、一致した AFL エントリに設定された DLC 値以上の場合、DLC チェックはパスします。

DLC 置換 (CFDCFG.DRE ビット) が有効で、一致した AFL エントリに設定された DLC 値が 0x0 より大きく、DLC チェックにパスした場合、一致した AFL エントリに設定された DLC 値が格納先の RX メッセージバッファまたは FIFO バッファに格納されます。

受信した DLC 値が一致した AFL エントリに設定された DLC 値よりも大きい場合、CAN バス上で受信した追加のデータバイトは格納先の RX メッセージバッファまたは FIFO バッファに格納されません。これらの追加データバイトは、格納先の RX メッセージバッファまたは FIFO バッファに、0x00 として格納されます。

DLC 置換が有効で、一致する AFL エントリの DLC 値が 0x0 の場合、受信した DLC 値が格納先の RX メッセージバッファまたは FIFO バッファに格納されます。

DLC 置換 (CFDCFG.DRE ビット) が無効で、DLC チェックにパスした場合、CAN バス上で受信した DLC 値が、格納先の RX メッセージバッファまたは FIFO バッファに格納されます。

受信した DLC 値が、一致した AFL エントリに設定された DLC 値よりも大きい場合、CAN バスから受信した追加のデータバイトも、格納先の RX メッセージバッファまたは FIFO バッファに格納されます。

受信メッセージの DLC 値が、一致した AFL エントリに設定された DLC 値よりも小さい場合、DLC チェックは失敗します。その場合、受信メッセージは拒否され、RX メッセージバッファまたは FIFO バッファに格納されません。

また、DLC チェックに失敗すると、グローバルエラーフラグレジスタで DLC エラーフラグが設定されます。設定されている場合、エラー割り込みも発生します。DLC チェックに失敗した場合、DLC 置換の設定は影響しません。

メッセージがアクセプタンスフィルタ処理と DLC フィルタ処理の両方にパスした場合、受信メッセージ用のシングルバッファおよび/または受信機能に構成された FIFO バッファにメッセージが格納されます。

このメッセージ格納先情報も、同じ AFL エントリに定義されています。構成されていない AFL エントリに対してターゲットを設定してはなりません。

受け入れた各受信メッセージは、最大で 2 つの格納先 (受信メッセージ用のシングルバッファおよび/または FIFO バッファ) に格納できます。

格納先は 2 つまでしか設定することはできません。これよりも多い格納先を設定した場合、内部タイミングで競合状態が発生し、受信メッセージがメッセージ RAM に格納されない場合があります。この格納先の数は、アプリケーション側で正しく設定する必要があります。

受信メッセージに、格納先 (CFDRMNB.RMPLS, CFDRFCCa.RFPLS、または CFDCFCC.CFPLS) に保存可能なサイズよりも多くのデータペイロードバイトが含まれる場合のために、追加の保護機構があります。

CFDGCFCMPOC = 0 の場合、メッセージ全体が拒否され、格納先に保存されます。CFDGCFCMPOC = 0 であり、受信メッセージを含む RX FIFO または共通 FIFO フルに格納先 (CFDRMNB.RMPLS, CFDRFCCa.RFPLS、または CFDCFC.CFPLS) に保存可能なサイズよりも多くのデータペイロードバイトが含まれる場合、対応する CFDFMSTS.RFxMLT または CFDFMSTS.CFxMLT ビットは 1 に設定されません。

CFDGCFCMPOC = 1 のとき、CFDRMNB.RMPLS を超える受信データバイトが拒否されます。CFDGCFCMPOC = 1 であり、受信メッセージを含む RX FIFO または共通 FIFO フルに格納先 (CFDRMNB.RMPLS, CFDRFCCa.RFPLS、または CFDCFC.CFPLS) に保存可能なサイズよりも多くのデータペイロードバイトが含まれる場合、対応する CFDFMSTS.RFxMLT または CFDFMSTS.CFxMLT ビットは 1 に設定されます。

CFDGCFCMPOC ビットの設定に応じて、受信した元の DLC 値か、AFL エントリに設定された DLC 値のいずれかが格納されます。

CFDGCFCMPOC ビットの設定にかかわらず、ペイロードオーバーフロー条件が検出された場合、CFDGERFL.CMPOF は 1 に設定されます。

DLC フィルタ処理は、ペイロードオーバーフロー機能より前に実行されます。そのため、1つの受信フレームについて、CFDGERFL.DEF または CFDGERFL.CMPOF(注1)によって同時に1つのフラグのみを設定できます。

注1. このビットは、クラシカル CAN 機能では使用できません。

31.5.2 AFL エントリの割り当て

チャンネルごとの AFL エントリの数は、関連するグローバルアクセプタンスフィルタコンフィギュレーションレジスタの専用のフィールドを使用して設定できます (図 31.24 を参照)。




図 31.24 各チャンネルの AFL の構成

1チャンネル当たりの最小エントリ数は0 (チャンネルにエントリが定義されていない状態) で、最大エントリ数は16です。

1つのチャンネルの全エントリは一意で、エントリの重複や共有はサポートされていません。AFL を正しく構成することは、アプリケーションの責任です。

CANFD モジュールは、AFL の構成に関連するエラーにフラグを立てません。

31.5.3 AFL エントリの説明

各 AFL エントリは、16 バイトで構成されます。すべてのエントリで、フィールドは同一です。

各エントリには、アクセプタンスフィルタ処理と DLC フィルタ処理に使用される以下の情報が含まれます。

- ID (標準フレームフォーマットでは 11 ビット、拡張フレームフォーマットでは 29 ビット) : アクセプタンスフィルタユニットは、受信したメッセージの ID フィールドを、各 AFL エントリの ID フィールドと照合します (ID ビットに対してフル 29 ビットマスク処理が可能です。下記の情報を参照してください)。
- IDE ビット : アクセプタンスフィルタユニットは、受信したメッセージの IDE ビットをこのビットと照合し、ID フィールドからアクセプタンスフィルタ処理に関連する部分を選択します (IDE ビットに対してマスク処理が可能です。下記の情報を参照してください)。
- RTR ビット :

アクセプタンスフィルタユニットは、このビットの設定に従って、データフレーム (RTR=0) またはリモートフレーム (RTR=1) のみを受け入れます (RTR ビットに対してマスク処理が可能です。下記の情報を参照してください)。

- ループバックコンフィグレーションビット：
このビットにより、ループバック構成またはミラーモード条件に応じて AFL エントリの有効/無効を設定できます。
- ID ビットのマスク (29 ビット)：
ID マスクの各ビットは、アクセプタンスフィルタ処理中、AFL エントリ内の対応する ID ビットをマスクできます。図 31.25 を参照してください。
- IDE ビットのマスク：
標準 ID フォーマットと拡張 ID フォーマットの両方において、このマスクビットで AFL エントリの IDE ビットをマスクした場合、この AFL エントリでメッセージが受け入れられます。標準 ID フォーマットのメッセージの場合、受信したメッセージの ID が AFL エントリの標準 ID 部分と比較されます。拡張 ID フォーマットのメッセージの場合、受信したメッセージの ID が AFL エントリの拡張 ID 部分と比較されます。
- RTR ビットのマスク：
両方のフレームフォーマットにおいて、このマスクビットは、AFL エントリの RTR ビットをマスクします。この AFL エントリでは、データフレームとリモートフレームフォーマットが受け入れられます。
- ポインタ情報 (16 ビット)：
この 16 ビットのポインタは、関連する AFL エントリによって受け入れられた受信メッセージに付加されます。このポインタは、メッセージバッファ領域へのメッセージ格納中に追加され、アプリケーションによりサポート機能として使用できます。たとえば、ポインタ情報を使用して、AUTOSAR システムにおける受信メッセージへの PDU ID 割り当てをサポートできます。
- 情報ラベル (2 ビット)：
この 2 ビットのラベルは、関連する AFL エントリによって受け入れられたメッセージに付加されます。このラベルは、メッセージバッファ領域へのメッセージ格納中に追加され、アプリケーションによりサポート機能として使用できます。
- 自動 DLC フィルタ処理のための DLC 値：
受信したメッセージの DLC 値が設定した DLC 値以上である場合、DLC チェックにパスします。

この AFL エントリの DLC 値を 0 に設定すると、そのエントリについて DLC フィルタ処理が実質的に無効化されます (受け入れられたすべてのメッセージが DLC フィルタ処理をパスします)。

各 AFL エントリは、受信したメッセージを処理するために以下の情報を含みます。

- 受信したメッセージの格納先として使用される単一の受信メッセージバッファのメッセージバッファ番号
- 受信したメッセージの格納先として、単一の受信メッセージバッファ番号の有効または無効を設定する単一受信メッセージバッファ有効ビット
- FIFO 宛先ポインタ - FIFO 宛先ポインタの各ビットは、受信したメッセージの格納先の候補として、専用の FIFO を構成します。

このようなメッセージの格納に対するハードウェア保護は提供されていません。そのため、FIFO 宛先ポインタを設定する際は注意が必要です。




図 31.25 アクセプタンス機能

31.5.4 AFL へのエントリの入力

アプリケーションソフトウェアは、以下のレジスタを使用して AFL に 1 つのエントリ全体を入力できます。

- グローバル AFL ID エントリレジスタ：AFL エントリのパート 1
- グローバル AFL マスクエントリレジスタ：AFL エントリのパート 2
- グローバル AFL ポインタ 0 エントリレジスタ：AFL エントリのパート 3
- グローバル AFL ポインタ 1 エントリレジスタ：AFL エントリのパート 4

これらのレジスタ 16 組で、1 つの AFL エントリのグループを構成します。AFL は CH_RESET モードまたは CH_HALT モードのみで構成するものとします。

AFL をプログラムするには、図 31.26 に示す構成に従ってください。

AFL への不要な書き込みを防止するため、コンフィグレーションモードですべてのエントリを入力した後、AFL アクセスをロックする必要があります。

ロックビットがセットされている場合、すべてのグローバルモード (GL_RESET、GL_HALT、GL_OPERATION) 中、書き込み保護が有効になります。

すべてのグローバルモード中、AFL データアクセスが無効であっても、AFL の読み出しは可能です (実行時に AFL の内容の整合性チェックが可能です)。




図 31.26 AFL の構成フロー

31.5.5 ループバックモード

ループバックコンフィグレーションビットがセットされている場合、AFL エントリは、CAN チャネル自らが送信したメッセージを受信する、ループバックテストモード (セルフテストモード 0 またはセルフテストモード 1) またはミラーモードのみで有効になります。

AFL エントリは、ループバックモードで受信した、バス上のその他の CAN ノードによって送信されたメッセージについては無効です。ここで、関連するエントリが有効、無効という表現は、その AFL エントリが受信したメッセージ ID と照合されるかどうかを示します。

ループバックコンフィグレーションビットが 0 の場合、その AFL エントリは以下のときのみ有効になります。

- 通常モード (ループバック以外のモード) およびミラーモードで受信した、バス上のその他の CAN ノードによって送信されたメッセージ
- ループバックテストモードで受信した、他の CAN ノードまたは CAN チャネル自らが送信したメッセージ

ミラーモードは、グローバルコンフィグレーションレジスタの CFDGCFG.MME ビットで有効化できます。CFDGCFG.MME ビットがセットされている場合、そのチャネルの AFL に一致するエントリが設定されていれば、送信に成功したメッセージが RX メッセージバッファまたは FIFO バッファに格納されます。

このフレームを格納するには、一致する AFL エントリのループバックコンフィグレーションビットがセットされている必要があります。

ミラーモードとループバックテストモードが同時に構成されている場合、ループバックテストモードの動作が適用されます。

表 31.22 に、関連する入力信号の設定に応じたアクセプタンスフィルタユニットの動作を示します。

表 31.22 AFL エントリ内のループバックコンフィグレーションの設定に基づくアクセプタンスフィルタの動作

ミラーモード有効 (MME コンフィグレーションビット)	テストモード (セルフテストモード 0 またはセルフテストモード 1) のループバック	チャンネルモード	AFL エントリのループバックコンフィグレーションビット	AFL エントリ
0	0	受信	0	有効
			1	無効
		送信	0	無効
			1	無効
	1	受信	0	有効
			1	無効
送信		0	有効	
		1	有効	
1	0	受信	0	有効
			1	無効
		送信	0	無効
			1	有効
	1	受信	0	有効
			1	無効
送信		0	有効	
		1	有効	

注. ここで、関連するエントリが有効、無効という表現は、その AFL エントリが受信したメッセージ ID と照合されるかどうかを示します。

31.5.6 IDE マスク処理

AFL エントリの GAFLIDEM ビットが 0 のとき、その AFL エントリに設定された IDE ビットは ID のマッチングに使用されません。この場合、受信した IDE ビットに基づいて、ID[10:0]または ID[28:0]マッチングの使用が選択されます。

次の例を考えてみましょう。

- AFL エントリ x の ID フィールドとマスクフィールドが次のように設定されているとします。
 - CFDGAFLID [x] = 0xC0553A20 → IDE = 1, RTR = 1, LLB = 0, ID[10:0] = 0x220 / ID[28:0] = 0x00553A20
 - CFDGAFLMr = 0x0000FFFF → IDEM = 0, RTRM = 0, IDM[10:0] = 0x7FF / IDM[28:0] = 0x0000FFFF
- AFL エントリ x での 4 つの異なる受信 ID の比較結果を以下に示します。
 - IDE = 0, ID = 0x220 のフレームを受信した場合、一致とみなされます。
 - IDE = 0, ID = 0x320 のフレームを受信した場合、不一致とみなされます。
 - IDE = 1, ID = 0x1FFF3A20 のフレームを受信した場合、一致とみなされます。
 - IDE = 1, ID = 0x08803220 のフレームを受信した場合、不一致とみなされます。

31.5.7 通信中の AFL エントリの更新

AFL エントリは、CAN 通信を妨害することなく更新できます。AFL エントリ番号を設定して更新するエントリ番号を選択し、イネーブルビットは無視します。

エントリの更新中、このエントリ番号は AFL マッチングから無視されます。

図 31.27 に AFL エントリの更新フローを示します。




図 31.27 AFL エントリの更新フロー

AFL エントリを更新する方法は以下のとおりです。

1. エントリ番号を CFDGAFLIGNENT レジスタに設定します。
2. CFDGAFLIGNCTR レジスタに値 0xC401 (キーコードと有効ビット) を設定します。
3. CFDGAFLLECTR.AFLDAE が 1 にセットされます。
4. CFDGAFLIDr、CFDGAFLMr、CFDGAFLP0r、CFDGAFLP1r レジスタに新しいルールを設定します。

5. CFDGAFLECTR.AFLDAE が 0 にクリアされます。
6. CFDGAFLIGNCTR レジスタに値 0xC400 (キーコードおよびクリア有効ビット) を設定します。

注. このエントリ番号は (2) から (5) までの期間、無視されます。

(1) 例 1 : エントリの削除

エントリ数の合計が 6 個の場合、エントリ 3 を削除します。

全エントリ = 6	エントリ0	0	ID = 0x050	← ルールを削除
	エントリ1	1	ID = 0x051	
	エントリ2	2	ID = 0x052	
	エントリ3	3	ID = 0x053	
	エントリ4	4	ID = 0x054	
	エントリ5	5	ID = 0x055	

エントリを削除する方法

1. CFDGAFLIGNENT レジスタに 0x00000003 を設定します。
2. CFDGAFLIGNCTR レジスタに 0x0000C401 を設定します。
3. CFDGAFLECTR レジスタに 0x00000100 を設定します。
4. CFDGAFLIDr、CFDGAFLEMr、CFDGAFLP0r、CFDGAFLP1r にアクセスして、前と同じルールを設定します (r=3 の場合、エントリ 3 を示します。)
5. CFDGAFLECTR レジスタに 0x00000000 を設定します。
6. CFDGAFLIGNCTR レジスタに 0x0000C400 を設定します。

これで、エントリ 3 が削除されました。

全エントリ = 5 エントリ2 = エントリ3	エントリ0	0	ID = 0x050	← 前の値と同じ値を設定
	エントリ1	1	ID = 0x051	
	エントリ2	2	ID = 0x052	
	エントリ3	3	ID = 0x052	
	エントリ4	4	ID = 0x054	
	エントリ5	5	ID = 0x055	

(2) 例 2 : エントリの追加

エントリ数の合計が 6 個の場合、エントリ 3 に新しいエントリを追加します。

全エントリ = 5 エントリ2 = エントリ3	エントリ0	0	ID = 0x050	
	エントリ1	1	ID = 0x051	
	エントリ2	2	ID = 0x052	
	エントリ3	3	ID = 0x052	← この位置に新ルールを追加
	エントリ4	4	ID = 0x054	
	エントリ5	5	ID = 0x055	

エントリを追加する方法

1. CFDGAFLIGNENT レジスタに 0x00000003 を設定します。
2. CFDGAFLIGNCTR レジスタに 0x0000C401 を設定します。
3. CFDGAFLECTR レジスタに 0x00000100 を設定します。
4. CFDGAFLIDr、CFDGAFLMr、CFDGAFLP0r、CFDGAFLP1r にアクセスして、新しいルールを設定します。(r = 3 の場合、エントリ 3 を示します。)
5. CFDGAFLECTR レジスタに 0x00000000 を設定します。
6. CFDGAFLIGNCTR レジスタに 0x0000C400 を設定します。

これで、新しいエントリが追加されました。

全エントリ = 6	エントリ0	0	ID = 0x050	
	エントリ1	1	ID = 0x051	
	エントリ2	2	ID = 0x052	
	エントリ3	3	ID = 0x056	← 新ルールを追加
	エントリ4	4	ID = 0x054	
	エントリ5	5	ID = 0x055	

AFL フィルタは CFDGAFLCFG を設定するために使用でき、エントリの追加／削除が可能です。そのため、CFDGAFLCFG に使用できる最大数を設定する必要があります。

31.6 FIFO バッファと通常のメッセージバッファの構成

本項では、CANFD モジュールの RX メッセージバッファ、FIFO バッファ、およびフラット TX メッセージバッファの数を構成する手順を説明します。メッセージバッファは、[図 31.28](#) に示すようにマッピングされています。

RX メッセージバッファには、RX メッセージバッファレジスタでアクセスできます。

RX FIFO バッファと、RX モード、または TX モードで構成された共通 FIFO バッファは、FIFO アクセスレジスタでのみアクセスできます。

共通 FIFO が TX モードで構成されている場合、FIFO アクセスレジスタによる FIFO バッファへのデータの書き込みのみが可能です。

共通 FIFO が RX モードで構成されている場合、FIFO アクセスレジスタからのデータの読み込みのみが可能です。

TX メッセージバッファには、TX メッセージバッファレジスタでアクセスできます。

未使用のメッセージバッファ位置を読み出した場合、そのメッセージバッファ位置は不明な値として読み出されます。




図 31.28 メッセージバッファの構成

31.6.1 通常の RX メッセージバッファ

CANFD モジュールでは受信したフレームを、AFL エントリの構成に基づいて通常の RX メッセージバッファに格納することができます。

また、システムに必要な通常の RX メッセージバッファの数を、固定された最大数までの間で選択できます。

31.6.1.1 通常の RX メッセージバッファの構成

CANFD モジュールの通常の RX メッセージバッファの数は、RX メッセージバッファ数レジスタへの書き込みによって設定できます。

メッセージバッファ数は、以下の範囲内で構成します。

- 最小数 = 0x00 (通常の RX メッセージバッファなし)
- 最大値 = 0x10

上記範囲外の値を使用してはなりません。

システム要件に合わせて AFL エントリを構成し、受信したメッセージを通常の RX メッセージバッファにルーティングできるようにする必要があります。

また、AFL エントリの構成は正しく行ってください。通常の RX メッセージバッファを指定する AFL エントリ数が、RX メッセージバッファ数レジスタに構成されたメッセージバッファ数を超えてはなりません。

注. CANFD モジュールには、AFL の間違っただ設定を発見するための内部チェック手順がありません。

RX メッセージバッファのデータフィールドサイズは、CFDRMNB.RMPLS ビットで構成できます。デフォルトサイズは 8 バイトで、最大データペイロードサイズは 64 バイトです。

受信フレームがこのデータフィールドサイズを上回る場合、受け入れ (メッセージを拒否するか、データペイロードを切り捨てるか) は CFDGCFG.CMPOC の構成によって決まります。

注. RMPLS ビットおよび CMPOC ビットは、クラシカル CAN 機能では使用できません。これらの特長はクラシカル CAN では有効ではありません。

31.6.2 FIFO バッファ

CANFD モジュールには、受信および送信機能のフレームの格納をサポートするために、決まった数の FIFO バッファがあります。

受信専用の FIFO バッファ数は 2 に固定されています。ただし、送信または受信機能のためのメッセージを格納するために共通 FIFO バッファチャネルを設定できます。

これらの FIFO バッファは許可または禁止でき、システム要件に合わせて以下のパラメータを設定できます。

- サイズ
- 割り込み構造
- メッセージロスト機構
- FIFO バッファのメッセージ上書き機構
- TX FIFO のロケーション

受信フレームがこのデータフィールドサイズを上回る場合、受け入れ（メッセージを拒否するか、データペイロードを切り捨てるか）は `CFDGCFG.CMPOC` ビットの構成によって決まります。

31.6.2.1 FIFO バッファの構成

CANFD モジュールでは、FIFO バッファをシステム要件に合わせて構成できます。

FIFO バッファの総数 = RX FIFO バッファ 2 個 + 共通 FIFO バッファ 1 個 = FIFO バッファ 3 個。




図 31.29 CANFD モジュールにおける FIFO バッファの構成フロー

図 31.29 に示すように、RX FIFO コンフィグレーション/コントロールレジスタと共通 FIFO コンフィグレーション/コントロールレジスタへの書き込みによって、さまざまな FIFO バッファを構成することができます。

2つのRX FIFO バッファに対しては、以下のパラメータを構成できます。

- 割り込み
- FIFO 容量
- FIFO ペイロードデータサイズ

共通 FIFO バッファに対しては、以下のパラメータを構成できます。

- モード
- 割り込み FIFO 容量
- FIFO ペイロードデータサイズ
- FIFO TX リンク位置

(1) 共通 FIFO バッファの FIFO モード構成

共通 FIFO バッファのモードは、共通 FIFO コンフィグレーション/コントロールレジスタの CFDCFCC.CFM[1:0]ビットへの書き込みによって構成できます。共通 FIFO バッファに構成可能なモードは以下のとおりです。

- 0b RX モード (ハードウェアリセット後のデフォルトモード)
- 1b TX モード

RX FIFO バッファと、RX モードに構成された共通 FIFO バッファからは、メッセージの読み出しのみが可能です。これらの FIFO バッファには、AFL エントリに基づいて、CAN モジュールによってメッセージが格納されます。

TX モードに構成された共通 FIFO バッファでは、メッセージの読み出しと書き込みが可能です。これらのメッセージは、適切な CAN チャンネル上で送信されます。

ポインタは、新しいメッセージが FIFO バッファに格納されたときのみインクリメントでき、CANFD モジュールによりメッセージが対応する CAN チャンネル上に送信されたときのみデクリメントできます。

ハードウェアリセット後、共通 FIFO バッファはデフォルトで RX モードに設定されます。共通 FIFO バッファを必要なモードに構成してから、FIFO バッファを有効にするようにしてください。

(2) FIFO TX メッセージバッファとのリンクの構成

共通 FIFO を TX FIFO として構成するとき、CAN チャンネルの送信スキャンに参加するため、FIFO バッファを通常の TX メッセージバッファにリンクする必要があります。

いずれかの共通 FIFO バッファにリンクされた TX メッセージバッファにデータを書き込んではいけません。また、いずれかの共通 FIFO バッファにリンクされた TX メッセージバッファを TX キューの構成要素にしてはいけません。

各共通 FIFO バッファの TX メッセージバッファとのリンクは、共通 FIFO コンフィグレーション/コントロールレジスタの CFDCFCC.CFTML[1:0]ビットへの書き込みによって構成できます。TX メッセージバッファのリンク構成では、以下のオプションを使用できます。

- 0x00: TX メッセージバッファ 0
- 0x01: TX メッセージバッファ 1
- 0x10: TX メッセージバッファ 2
- 0x11: TX メッセージバッファ 3

(3) FIFO 容量の構成

各 FIFO バッファの容量は、RX FIFO コンフィグレーション/コントロールレジスタの CFDRFCCa.RFDC[2:0]ビットと、共通 FIFO コンフィグレーション/コントロールレジスタの CFDCFCC.CFDC[2:0]ビットへの書き込みによって構成できます。容量の構成には、以下の 6 つのオプションを使用できます。

- 0x000: 0 メッセージ (FIFO バッファを有効にできない)
- 0x001: 4 メッセージ
- 0x010: 8 メッセージ
- 0x011: 16 メッセージ
- 0x100: 32 メッセージ
- 0x101: 48 メッセージ

RX メッセージバッファおよび FIFO バッファに割り当てられる RAM は、64 データバイトの 16 メッセージに制限されます。この上限を超える RX メッセージバッファおよび FIFO バッファを構成してはなりません。

CANFD モジュールのロジックでは、構成が正しいかどうかはチェックされません。

注. 共通 FIFO の FIFO 容量が 4 メッセージ以上 (CFDFCC.CFDC[2:0] > 000b) の場合、この FIFO が無効の場合も有効の場合も、共通 FIFO と TX メッセージバッファのリンクは有効になります。

FIFO 容量が 0 メッセージの場合、この FIFO が無効の場合も有効の場合も、共通 FIFO と TX メッセージバッファのリンクは無効です。

(4) FIFO ペイロードサイズの構成

各 FIFO バッファのデータサイズは、RX FIFO コンフィグレーション/コントロールレジスタの CFDRFCCa.RFPLS[2:0] ビットと、共通 FIFO コンフィグレーション/コントロールレジスタの CFDFCC.CFPLS[2:0] ビットへの書き込みによって構成できます。容量の構成には、以下の 8 つのオプションを使用できます。

- 000b: 8 バイト
- 001b: 12 バイト
- 010b: 16 バイト
- 011b: 20 バイト
- 100b: 24 バイト
- 101b: 32 バイト
- 110b: 48 バイト
- 111b: 64 バイト

RX メッセージバッファおよび FIFO バッファに割り当てられる RAM は、64 データバイトの 16 メッセージに制限されます。この上限を超える RX メッセージバッファおよび FIFO バッファを構成してはなりません。

CANFD モジュールのロジックでは、構成が正しいかどうかはチェックされません。

注. この機能は、クラシカル CAN 機能では使用できません。

(5) FIFO 割り込みの構成

FIFO バッファの割り込み発生条件は、RX FIFO コンフィグレーション/コントロールレジスタの CFDRFCCa.RFIM ビットと、共通 FIFO コンフィグレーション/コントロールレジスタの CFDFCC.CFIM ビットへの書き込みによって構成できます。以下の 2 つのオプションを使用できます。

- 0:
 - RX FIFO モード: 共通 FIFO カウンタが CFDRFCCa.RFIGCV/CFDFCC.CFIGCV の値に達したとき、割り込みが発生します。
 - TX FIFO モード: 共通 FIFO が最後のメッセージを正常に送信したとき、割り込みが発生します。
- 1:
 - RX FIFO モード: 各受信メッセージの格納が終了したとき、割り込みが発生します。
 - TX FIFO モード: メッセージが正常に送信されるたびに、割り込みが発生します。

RX FIFO の割り込みモードビットが 0 の場合、CFDRFCCa.RFIGCV[2:0] ビットの設定に従って割り込みが発生します。

同様に、RX モードに構成された共通 FIFO の割り込みモードビットが 0 の場合、CFDFCC.CFIGCV[2:0] ビットの設定に従って割り込みが発生します。

割り込みを発生させる FIFO カウンタの値を構成するには、以下の 8 つのオプションを使用できます。

- 000b: FIFO が 1/8 フルになると割り込み発生
- 001b: FIFO が 1/4 フルになると割り込み発生
- 010b: FIFO が 3/8 フルになると割り込み発生

- 011b: FIFO が 1/2 フルになると割り込み発生
- 100b: FIFO が 5/8 フルになると割り込み発生
- 101b: FIFO が 3/4 フルになると割り込み発生
- 110b: FIFO が 7/8 フルになると割り込み発生
- 111b: FIFO がフルになると割り込み発生

この場合、メッセージ数が設定した値と一致すると、割り込みが発生します。

ただし、CFDRFCCa.RFIGCV[2:0]ビットと CFDCFCC.CFIGCV[2:0]ビットの構成には、FDC[2:0]ビット（FIFO 容量の構成）に応じて、いくらかの制限があります。表 31.23 を参照してください。

表 31.23 FIFO 割り込み発生カウンタと FIFO 容量の構成

RFDC[2:0] (CFDC[2:0])	RFIGCV[2:0] (CFIGCV[2:0])							
	111b	110b	101b	100b	011b	010b	001b	000b
000b	Don't care (FIFO を有効化できない)							
001b	可能	不可能	可能	不可能	可能	不可能	可能	不可能
010b	可能							
011b	可能							
100b	可能							
101b	可能							
110b	可能							
111b	可能							

31.6.2.2 FIFO バッファの制御

FIFO 割り込みを有効にするには、RX FIFO コンフィグレーション/コントロールレジスタの以下のビットのいずれかをセットする必要があります。

- CFDRFCCa.RFIE

また、FIFO 割り込みを有効にするには、共通 FIFO コンフィグレーション/コントロールレジスタの以下のビットのいずれかをセットする必要があります。

- CFDCFCC.CFRXIE
- CFDCFCC.CFTXIE

コンフィグレーションの完了後、各 FIFO を有効にするには、RX FIFO コンフィグレーション/コントロールレジスタおよび共通 FIFO コンフィグレーション/コントロールレジスタの CFDRFCCa.RFE ビットおよび CFDCFCC.CFE ビットを設定して、メッセージの送受信を可能にします。

31.7 割り込みと DMA

31.7.1 割り込み

CANFD モジュールは、いくつかの割り込みを発生させます。割り込み出力は、割り込みコントローラユニット (ICU) に接続されており、対応する割り込み許可ビットによって制御できます。

ステータスフラグは、この許可ビットとは無関係にセットされます。

チャンネル送信割り込みには、もう 1 つ別のステータスフラグレジスタがあり、そのステータスビットは対応する割り込み許可がセットされている場合のみセットされます。

この割り込みはいくつかのトリガ要因によって発生するため、このレジスタはチャンネル送信に対する割り込み要因の特定をサポートします。

CANFD モジュールの割り込みは、グローバル割り込みとチャンネル割り込みの 2 つのグループに分けられます。

- グローバル割り込み :

CANFD モジュールは、3 種類のグローバル割り込みを発生させることができます。

- 2 つの RX FIFO バッファへの正常受信のグローバル割り込み
- グローバルエラー割り込み
- 16 個の RX メッセージバッファへの正常受信のグローバル割り込み

● チャンネル割り込み：

CANFD モジュールの各チャンネルは、3 種類のチャンネル割り込みを発生させることができます。

1. チャンネル送信

- チャンネルからの送信完了
- チャンネルからの送信アボート
- チャンネルの TX キューからの送信
- チャンネル THL 割り込み
- チャンネルの TX モードの共通 FIFO からの正常送信

2. チャンネルエラー割り込み

3. チャンネルの RX モードの共通 FIFO での正常受信

対応するフラグビットがクリアされるか、割り込み許可ビットがクリアされると、割り込みはクリアされます。以下の表 31.24 に、さまざまな割り込み出力に対する割り込み要因の概要をまとめます。割り込み出力はアクティブ High です。

表 31.24 割り込み要因の概要 (1/2)

項目	割り込み	名称	割り込み要因	割り込みのクリア
グローバル割り込み	少なくとも 1 つの RX FIFO への正常受信	CAN_RXF	割り込みが許可されている対応する RX FIFO の割り込みフラグ	割り込みが許可されている対応する RX FIFO バッファの割り込みフラグのクリア
	グローバルエラー	CAN_GLERR	以下のいずれか： <ul style="list-style-type: none"> ● DLC エラーフラグ ● メッセージロストステータスビット ● TX 履歴エントリロストステータスビット ● CANFD メッセージペイロードオーバーフローフラグ 	以下をすべてクリア： <ul style="list-style-type: none"> ● DLC エラーフラグ ● すべての FIFO ステータスレジスタのメッセージロストフラグ ● TX 履歴リストエントリロストフラグ ● CANFD メッセージペイロードオーバーフローフラグ
	少なくとも 1 つの RXMB への正常受信	CANn_RXMB (n = 0, 1)	割り込みが許可されている対応する RXMB の割り込みフラグ	割り込みが許可されている対応する RXMB バッファの割り込みフラグのクリア
チャンネル送信割り込み	チャンネル正常送信	CANn_TX (n = 0, 1)	割り込みが許可されているとき、任意のチャンネル関連の TXMB 正常フラグ(注1)	割り込みが許可されている、すべてのチャンネル関連の TXMB 結果ステータスビットのクリア
	チャンネルアボート		割り込みが許可されているとき、任意のチャンネル関連の TXMB アボートフラグ(注1)	グローバルで割り込みが許可されている、すべてのチャンネル関連の TXMB 結果ステータスビットのクリア
	チャンネル TX キューからの送信		関連するチャンネルの TX キュー割り込みフラグ	関連するチャンネルの TX キュー割り込みフラグのクリア
	チャンネル THL 割り込み		チャンネル THL 割り込みステータスフラグ	関連する THL 割り込みステータスフラグのクリア
	チャンネル共通 FIFO TX 割り込み		関連するチャンネルに属する TX モードの共通 FIFO の割り込みフラグ	関連するチャンネルに属する TX モードの共通 FIFO の割り込みフラグのクリア

表 31.24 割り込み要因の概要 (2/2)

項目	割り込み	名称	割り込み要因	割り込みのクリア
チャンネルエラー 割り込み	チャンネルエラー	CANn_CHERR (n = 0, 1)	チャンネルエラー割り込み許可レジスタで割り込みが許可されている、チャンネルエラーフラグレジスタの任意のチャンネル関連のエラーフラグ	チャンネルエラー割り込み許可レジスタで割り込みが許可されている、チャンネルエラーフラグレジスタのすべてのチャンネル関連のエラーフラグのクリア
チャンネル共通 RX FIFO 割り込み	チャンネル共通 FIFO RX 割り込み	CANn_COMFRX (n = 0, 1)	関連するチャンネルに属する RX モードの共通 FIFO の割り込みフラグ	関連するチャンネルに属する RX モードの共通 FIFO の割り込みフラグのクリア

注 1. これらの割り込みは、許可された TX キューに属しておらず、共通 FIFO を参照していない TX メッセージバッファのみに設定されます。
共通 FIFO バッファと TX キューには、別々の割り込みが提供されます。




図 31.30 グローバル割り込みのブロック図




図 31.31 チャンネル割り込みのブロック図

31.7.2 DMA 転送

CANFD モジュールには、DMA チャンネルと関連付け可能ないくつかのメッセージバッファがあります。

- 受信 DMA
 - 2つの RX FIFO メッセージバッファ

– 共通 FIFO メッセージバッファ

図 31.32 は、可能な DMA チャンネルを示しています。




図 31.32 DMA チャンネルに接続可能なメッセージバッファ

DMA チャンネル転送要求は、関連する CFDCDTCT.RFDMAE または CFDCDTCT.CFDMAE が 1 にセットされ、属する FIFO がエンプティでないときに、DMAC への各 FIFO エントリについて生成されます。

この特定の FIFO (CFDRFCCa.RFIE または CFDCFCC.CFRXIE) については、受信 FIFO 割り込みを無効にする必要があります。

DMA アクセスウィンドウのアドレスには通常の開始アドレスを使用します。図 31.33 を参照してください。

表 31.25 DMA チャンネルのアクセスウィンドウのアドレス


b = メッセージバッファコンポーネントインデックス	メッセージバッファコンポーネント	レジスタ	P	通常の開始アドレス
b = [0...1]	RFMBBCPb[0]	CFDRFIDb	x	0x0520 + b × 0x004C
		CFDRFPTRb	x	0x0524 + b × 0x004C
		CFDRFFDSTsb	x	0x0528 + b × 0x004C
		CFDRFDFbp	[0...15]	0x052C + p × 0x0004 + b × 0x004C
—	CFMBCP0[0]	CFDCFID	x	0x05B8
		CFDCFPTR	x	0x05BC
		CFDCFFDCSTS	x	0x05C0
		CFDCDFDfp	[0...15]	0x05C4 + p × 0x0004

データペイロードバイト (CFDRFCCa.RFPLS または CFDCFCC.CFPLS) の末尾を読み出すと、DMA FIFO ポインタのデクリメントが自動的に行われます。

注. DMA は、構成されたデータペイロードサイズ (CFDRFCCa.RFPLS または CFDCFCC.CFPLS) の長さを正確に読み出す必要があります。

注. CFDRFCCa.RFPLS と CFDCFCC.CFPLS はクラシカル CAN 機能にないため、この機能はクラシカル CAN 機能では使用できません。

DMA 有効時、FIFO コントロールレジスタに書き込まないでください。特定の DMA FIFO (CFDCDTCT.RFDMAE または CFDCDTCT.CFDMAE) の DMA 許可はいつでも設定できます。図 31.33 に、初期セットアップ時の構成手順を示します。

**図 31.33 DMA 許可手順**

DMA 転送要求を禁止するには、特定の DMA 許可ビット (CFDCDTCT.RFDMAE または CFDCDTCT.CFDMAE) を禁止に設定してください。転送中に禁止を設定した場合、その後の操作は、転送が完了してから行う必要があります。転送のステータスは、CFDCDTSTS.RFDMASTS ビットまたは CFDCDTSTS.CFDMASTS ビットで確認できます。DMA 禁止の手順については、[図 31.34](#) を参照してください。DMA が禁止されている場合、その受信 FIFO 宛ての残りのメッセージや新しく受信するメッセージの扱い方の検討が必要です。

FIFO が禁止されていない場合、FIFO の受信は続行されます。




図 31.34 DMA 禁止手順

31.8 受信／送信

31.8.1 受信

CANFD モジュールでは、任意のチャンネルで受信した CAN メッセージを、アクセプタンスフィルタリストのエントリに従い、RX メッセージバッファ、RX FIFO バッファ、または RX モードで構成された共通 FIFO バッファに格納されます。

- 構成可能な RX メッセージバッファの数は最大 16 個
- 利用可能な RX FIFO バッファの数は 2 個
- RX モードに構成可能な共通 FIFO バッファの数は 1 個

31.8.1.1 RX メッセージバッファへのメッセージの格納

メッセージが正常に受信されて RX メッセージバッファに格納されると、RX メッセージバッファ新規データレジスタに、対応する新規データフラグがセットされます。

格納された CAN メッセージは、対応する RX メッセージバッファから読み出しできます。

RX メッセージバッファに格納されたメッセージが読み出される前に、その RX メッセージバッファに新しいメッセージが格納されると、元のメッセージは上書きされます。新しいメッセージによって RX メッセージバッファの現在のメッセージが上書きされるのを防止するための機構は存在しません。このようなメッセージの消失を許容できない場合、RX FIFO を使用して関連するメッセージを格納する必要があります。

- 注. 割り込みを使用する場合も、既存のソフトウェア手順と同様の処理を行ってください。(図 31.36 を参照してください。)
- 注. 未使用のデータバイトは、DLC の値に応じて 0x00 によって埋められます。




図 31.35 RXメッセージバッファのアクセス手順 (ポーリング)




図 31.36 RXメッセージバッファのメッセージアクセス手順 (割り込み)




図 31.37 RX メッセージバッファの読み出し手順

31.8.1.2 FIFO バッファへのメッセージの格納

システム要件に合わせて AFL エントリを構成し、受信したメッセージを、RX FIFO バッファ、または RX モードに構成された共通 FIFO にルーティングできるようにする必要があります。

一致した AFL エントリの `CFDGAFLP1r.GAFLFDP[8,1:0]` フィールドによって、関連する受信メッセージを格納する FIFO バッファが選択されます。

1 つ以上の RX FIFO バッファまたは RX モードに構成された共通 FIFO に受信メッセージが格納されると、対応する RX FIFO ステータスレジスタまたは共通 FIFO ステータスのメッセージカウンタの値がインクリメントされます。

FIFO バッファの構成によっては、割り込みが発生することもあります。

メッセージは、対応する FIFO アクセスレジスタから読み出せます。

注. FIFO バッファには多くのメッセージを格納できるため、FIFO バッファに格納されている最新のメッセージを読み出すには、複数のメッセージの読み出しが必要になる場合があります。

メッセージ数が FIFO 容量と一致すると、FIFO フルフラグがセットされます。

対応する FIFO ポインタコントロールレジスタに値 `0xFF` が書き込まれると、メッセージ数は 1 デクリメントされます。

FIFO ポインタコントロールレジスタへの 0xFF を書き込むときは、対応する FIFO の FIFO アクセスレジスタからメッセージを完全に読み出した後に行ってください。

FIFO に格納されたすべてのメッセージが読み出されると、FIFO エンプティフラグがセットされます。

FIFO メッセージ数が FIFO 容量と一致するとき (FIFO フル条件) に FIFO に新しいメッセージが格納されると、FIFO メッセージロストフラグがセットされ、新しいメッセージは失われます (既に格納されているメッセージの上書きは行われません)。

警告レベルとして適切な値を設定し、FIFO フル条件になる前に割り込みを発生させ、オーバーラン条件によるメッセージの消失を防ぐことができます。

注. メッセージロストフラグは、RX モードのときに、CAN 側によってのみセットできます。CPU 側が FIFO バッファをオーバーロードしているときはメッセージロストフラグはセットされません。

RX FIFO バッファと、RX モードに構成された共通 FIFO バッファはいつでも無効化できます。無効化するには、それぞれ、RX FIFO コンフィグレーション/コントロールレジスタの CFDRFCCa.RFE ビット、共通 FIFO コンフィグレーション/コントロールレジスタの CFDCFCC.CFE ビットをクリアします。

CFDRFCCa.RFE ビットまたは CFDCFCC.CFE ビットがクリアされると、FIFO のメッセージリードポインタおよびライトポインタがクリアされ、非アクティブになります。そのため、FIFO バッファ内のすべてのメッセージが失われ、以降その FIFO にメッセージを格納することはできなくなります。

RX FIFO バッファまたは RX モードに構成された共通 FIFO が、DMA チャンネルとして割り当てられている場合、ソフトウェアでその FIFO バッファの FIFO アクセスレジスタにアクセスしたり、FIFO ポインタコントロールレジスタ (CFDCFPCCTR.CFPC または CFDRFPCTRa.RFPC) に 0xFF を書き込んではいけません。意図せずに FIFO メッセージがデクリメントされる恐れがあります。DMA チャンネルでは、FIFO のデクリメントが自動的に制御されます。

注. 割り込みフラグがセットされている FIFO バッファを無効化した場合、割り込みフラグは自動的にクリアされません。FIFO を無効化する前に、割り込みフラグをクリアしてください。




図 31.38 FIFO バッファのメッセージアクセスフロー (ポーリングの場合の例)




図 31.39 RX FIFO バッファの読み出しフロー（ポーリングの場合の例）

注. 受信の完了割り込みフラグをクリアする前に次のフレームを受信した場合、受信の完了割り込みは再度セットされません。

受信処理の完了後に「割り込みフラグ」をクリアしたとしても、すでに受信済みである割り込みフラグはセットされません。

受信完了処理は、次のフレーム受信完了前に行い、割り込みフラグをクリアしておく必要があります。

処理が間に合わない場合、受信データが空であることを確認してから、割り込みフラグをクリアし、受信データが空であることをもう一度確認します。

31.8.1.3 タイムスタンプ

タイムスタンプカウンタは、受信したメッセージの受信時間、または正常に送信されたメッセージの送信時間をチェックするために使用可能なフリーランニングカウンタです。タイムスタンプカウンタの値は、CFDGFDCFG.TSCCFG[1:0]の設定に基づいて（SOF (Start of Frame) のサンプルポイント、またはフレームが有効な時点、または CANFD フレームでは RES ビットのサンプルポイントで）キャプチャされます。受信時のタイムスタンプカウンタ値は、メッセージ ID およびデータと一緒に、格納先の RX メッセージバッファまたは RX FIFO に格納されます。

メッセージ送信時のタイムスタンプカウンタ値は、TX 履歴リストエントリの一部として格納されます。

カウンタには、周辺クロックから、または CAN チャンネルのビットタイミングクロックからクロックを供給できます。カウンタのソースクロックは、グローバルコンフィグレーションレジスタの `CFDGCFG.TSSS` ビットで構成できます。このビットが 0 の場合、周辺クロックが使用されます。このビットが 1 の場合、選択した CAN チャンネルのビット時間クロックが使用されます。

チャンネルの選択は、グローバルコンフィグレーションレジスタの `CFDGCFG.TSBTCS` ビットによって行います。クロックソースとして、選択した CAN チャンネルのビット時間クロックを使用する場合は、注意が必要です。そのチャンネルがチャンネル Halt モードまたはチャンネルリセットモードに遷移した場合、タイムスタンプカウンタは停止してしまいます。つまり、その他の CAN チャンネルについても、タイムスタンプカウンタの値が更新されなくなります。

タイムスタンプカウンタのクロックソースとして周辺クロックを選択した場合は、タイムスタンプカウンタの機能がチャンネルモードの影響を受けることはありません。

タイムスタンプカウンタのソースクロックは、グローバルコンフィグレーションレジスタの `CFDGCFG.TSP` ビット (タイムスタンププリスケアラ) で定義された分周比で分周できます。

タイムスタンプカウンタは、`CFDGCTR.TSRST` ビット (タイムスタンプリセット) によって、`0x0000` にリセットすることができます。

31.8.2 送信

以下の複数の送信構成が可能です。

- 通常送信
- FIFO 送信

- TX キュー送信

専用に決まった数の送信メッセージバッファ (4 個の TX メッセージバッファ) が用意されています。これらのメッセージバッファは送信専用で、受信用に構成することはできません。

さらに、TX キュー、または TX モードの共通 FIFO から送信するよう構成することができます。構成方法は次のとおりです (図 31.40 を参照)。

- TX キュー: 最大 4 個の送信メッセージバッファをグループ化して、1 つのアクセスウィンドウを共有する TX キューを構成できます。

上部の送信メッセージバッファを使用して、TXQ が構成されます。

TX キューがそれぞれのアクセスウィンドウを持ちます。

- TXQ は、送信メッセージバッファ 0 です。

- 共通 FIFO (TX モード): TX モードの共通 FIFO が専用のチャンネルにリンクされます。

チャンネルに 1 つ (数は固定) の共通 FIFO が割り当てられます。チャンネル内で、TX モードに構成された共通 FIFO を、送信メッセージバッファ 0~3 に自由にリンク (割り当て) できます (1 つの送信メッセージバッファに対して 1 つの FIFO のみリンク可能)。

リンク先の送信メッセージバッファは、その共通 FIFO バッファによって置き換えられます。

これらの送信メッセージバッファについて、送信コントロールレジスタや送信ステータスレジスタを使用してはなりません。

関連するチャンネルへの共通 FIFO バッファの割り当てについては、図 31.28 を参照してください。

注. 共通 FIFO バッファは、すでに TX キューの構成要素になっている TX メッセージバッファに対してリンクしてはなりません。




図 31.40 チャンネル送信メッセージバッファの構成

31.8.2.1 送信優先順位

1つのチャンネルで2つ以上の送信メッセージバッファが送信用に構成されている場合、CANFD モジュール内の送信優先順位は、以下の2つのモードから選択できます。

- CAN ID 優先
- メッセージバッファ番号優先

送信優先順位モードは、すべてのメッセージバッファで共通です。グローバルコンフィグレーションレジスタのCFDGCFG.TPRI ビットで構成できます。

メッセージバッファ番号優先送信の場合、送信要求がある中で最も小さいメッセージバッファ番号が、最も高い送信優先順位を持ちます。これには、TX モードに構成された共通 FIFO バッファにリンクされた TX メッセージバッファも含まれます。

ただし、TX キューが有効化されている場合は、メッセージバッファ番号優先モードを使用してはなりません。

CAN ID 優先送信の場合、ID の優先順位は、(ISO 11898-1 仕様に定められた) CAN バスアービトレーションルールに準拠します。送信用に構成されたメッセージバッファの ID 優先順位の比較対象には、すべての TX メッセージバッファを含めることができます。これには、TX モードに構成された共通 FIFO バッファにリンクされた TX メッセージバッファや、TX キューメッセージバッファも含まれます。

同じ ID をもつメッセージバッファが2つ以上存在する場合、メッセージバッファ番号が小さい方が、高い送信優先順位を持ちます。

注. TX モードに構成された共通 FIFO バッファの場合、現在 FIFO リードポインタが指しているメッセージのみを送信アービトレーションに含めることができます。

その FIFO がメッセージ送信中の場合、その FIFO 内の次の待機メッセージが送信アービトレーションの対象となります。

これに対して TX キューでは、TX キューのすべての送信メッセージバッファが内部送信アービトレーションの対象となります。

図 31.41 に、送信構成フローを示します。




図 31.41 送信構成フロー

31.8.2.2 通常送信

各送信メッセージバッファには、次の2つのメッセージ送信モードがあります。

1. 通常送信モード

メッセージバッファが通常送信モードに設定されている場合、メッセージバッファに設定されたデータフレームまたはリモートフレームを送信できます。

通常送信が完了したかどうかは、関連する TX メッセージバッファステータスレジスタの TX メッセージバッファ送信結果フラグビット (CFDTMSTSj.TMTRF) によってチェックできます。これらのビットは、通常送信が正常に行われると、10b または 11b にセットされます。

アービトレーションが失われるか、エラーが発生した場合、その送信メッセージバッファに送信アポート要求が設定されていなければ、メッセージの送信が再試行されます。

送信要求があるすべてのメッセージバッファを対象に、そのチャンネルで新しい内部送信アービトレーションが行われます。

2. ワンショット送信モード

TX メッセージバッファコントロールレジスタの CFDTMCi.TMOM ビットがセットされている場合、その送信メッセージバッファはワンショット送信モードに設定されます。このモードでは、メッセージの送信を 1 回のみ試みます。

ワンショット送信が完了したかどうかは、関連する TX メッセージバッファステータスレジスタの TX メッセージバッファ送信結果フラグビット (CFDTMSTSj.TMTRF) によってチェックできます。ワンショット送信が正常に行われると、CFDTMSTSj.TMTRF ビットが 10b または 11b にセットされます。

アービトレーションが失われるか、関連するメッセージバッファの送信中にエラーが発生すると、CFDTMSTSj.TMTRF ビットは 01b にセットされます。

この場合、メッセージ送信は再試行されません。

構成後の通常送信要求手順を [図 31.42](#) に示します。




図 31.42 通常 TX メッセージバッファモードを使用した送信要求手順

(1) TX メッセージバッファコントロールレジスタの設定

[表 31.26](#) に、通常 CAN 送信モードの構成を示します。

表 31.26 CAN 送信モードの構成

送信要求 CFDTMCI.TMTR	送信アボート要求 CFDTMCI.TMTAR	ワンショット許可 CFDTMCI.TMOM	通信アクティビティ
0	0	0	メッセージバッファは無効
0	0	1	メッセージバッファは無効
1	0	0	データフレームまたはリモートフレーム用の送信メッセージバッファとして設定されている
1	0	1	データフレームまたはリモートフレーム用のワンショット送信メッセージバッファとして設定されている
1	1	0	送信アボートが要求されている
1	1	1	ワンショット送信アボートが要求されている

これらのコンフィグレーションビットは、TX メッセージバッファコントロールレジスタで構成できます。

図 31.43 に、上の 2 つのメッセージバッファの正常送信のタイミングを示します。




図 31.43 正常送信の要求およびフラグビットのタイミング

- TX メッセージバッファコントロールレジスタの CFDTMCI.TMTR ビットがバスアイドル状態に設定されている場合、メッセージバッファスキャン手順が開始され、送信優先順位が最も高いメッセージバッファが決定されます。
送信メッセージバッファが決定されると、関連する TX メッセージバッファステータスレジスタの CFDTMSTSj.TMTSTS ビットがセットされ（送信側/トランスミッタ）、CAN チャンネルが送信を開始します（注1）。
- 保留中の送信要求が存在する場合、CRC の 1 ビット目で、次の送信用の送信スキャン手順が開始されます。
- メッセージが正常に送信されると、対応する TX メッセージバッファステータスレジスタの CFDTMSTSj.TMTRF[1:0] ビットが 10b にセットされ、CFDTMSTSj.TMTSTS ビットと CFDTMCI.TMTR ビットがクリアされます。
TX メッセージバッファ割り込み許可コンフィグレーションレジスタの TMIE ビットがセットされる（割り込みが許可される）と、CAN 正常送信割り込み要求が発生します。
関連する割り込みラインをクリアするには、CFDTMSTSj.TMTRF フラグビットをクリアする必要があります。
- 次の送信を開始する前に、CFDTMSTSj.TMTRF ビットをクリアしてください。送信メッセージバッファ内の次のメッセージを読み込み、CFDTMCI.TMTR ビットを再度セットします。
CFDTMSTSj.TMTRF[1:0] ビットをクリアする前に CFDTMCI.TMTR ビットを再セットすることはできません。

- 注 1. CAN チャンネルが送信を開始した後にアービトレーションが失われると、CFDTMSTSi.TMTSTS ビットがクリアされます。
 1 つ目の CRC ビットの先頭から、もう一度送信スキャン手順が行われ、優先順位が最も高い送信メッセージバッファが検索されます。
 送信中またはアービトレーションロスト後にエラーが発生した場合は、エラーフレーム中に送信スキャン手順が再度行われ、最も優先順位の高い送信メッセージバッファが検索されます。
- 注. CFDTMSTSi.TMTSTS が設定されるポイントが、常に SOF の先頭になるとは限りません。PLL バイパス用に実装された同期ロジックにより、最大で、標準 ID の開始点まで遅れることがあります。

図 31.44 に、2 つのメッセージバッファの送信アボートのタイミングを示します。




図 31.44 送信アボートの要求およびフラグビットのタイミング

- TX メッセージバッファコントロールレジスタの CFDTMCI.TMTR ビットがバスアイドル状態に設定されている場合、メッセージバッファスキャン手順が開始され、送信優先順位が最も高いメッセージバッファが決定されます。
 送信メッセージバッファが決定されると、TX メッセージバッファステータスレジスタの CFDTMSTSi.TMTSTS ビットがセットされ（送信側/トランスミッタ）、CAN チャンネルが送信を開始します（注1）。
- すでに送信用に選択されているか、現在送信中のメッセージバッファに対して CFDTMCI.TMTAR ビットがセットされた場合は、エラーが発生したりアービトレーションが失われたりしない限り、メッセージはアボートされません。
- 1 つ目の CRC ビットで、次の送信用の送信スキャン手順が開始されます。このタイミングチャート例では、メッセージバッファ y は次の送信メッセージバッファとして選択されていません。
- メッセージが正常に送信されると、対応する TX メッセージバッファステータスレジスタの CFDTMSTSi.TMTRF[1:0] ビットが 11b にセットされ、CFDTMSTSi.TMTSTS ビットと CFDTMCI.TMTR ビットがクリアされます。
 TX メッセージバッファ割り込み許可コンフィグレーションレジスタの TMIE ビットがセットされる（割り込みが許可される）と、CAN 正常送信割り込み要求が発生します。
 関連する割り込みラインをクリアするには、CFDTMSTSi.TMTRF[1:0] ビットをクリアする必要があります。
- CAN バス上では、別の CAN ノードが送信中です（CFDTMSTSi.TMTSTS はセットされていません）。関連するチャンネルの送信スキャン中に CFDTMCI.TMTAR ビットがセットされた場合、送信要求をクリアすることはできません。

6. 内部処理時間が経過した後、送信はアボートされ、CFDTMSTSj.TMTRF[1:0]ビットが 01b にセットされます。そのメッセージバッファが送信中でなく、次の送信メッセージバッファとして選択されてもならず、送信スキャン中でもない場合、アボートは即座に受け入れられ、対応する TX メッセージバッファステータスレジスタの CFDTMSTSj.TMTRF[1:0]ビットが 01b にセットされます。
- さらに、CFDTMCI.TMTR ビットと CFDTMCI.TMTAR ビットが自動的にクリアされます。
- 関連するチャンネルコントロールレジスタの送信アボート割り込み許可 (TAIE) ビットがセットされている場合は、送信が正常にアボートされると割り込みが生成されます。
- 関連する割り込みラインをクリアするには、CFDTMSTSj.TMTRF[1:0]ビットをクリアする必要があります。

- 注 1. CAN チャンネルが送信を開始した後にアービトレーションが失われると、CFDTMSTSj.TMTSTS ビットがクリアされます。
- 1 つ目の CRC ビットの先頭から、もう一度送信スキャン手順が行われ、優先順位が最も高い送信メッセージバッファが検索されます。
- 送信中またはアービトレーションロスト後にエラーが発生した場合は、エラーフレーム中に送信スキャン手順が再度行われ、最も優先順位の高い送信メッセージバッファが検索されます。

31.8.2.3 TX FIFO 送信

CANFD モジュールに、1 つの共通 FIFO バッファが割り当てられています。この FIFO バッファは、TX モードに構成された場合、共通 FIFO コンフィグレーション/コントロールレジスタの CFDCFCC.CFTML ビットによって、そのチャンネルの任意の通常の TX メッセージバッファ位置にリンクできます。

送信スキャンが開始したときに、その TX メッセージバッファに対応する FIFO バッファが有効化されている場合、その FIFO バッファ内の関連するメッセージが送信スキャンの対象となります。

TX モードの FIFO バッファにリンクされた TX メッセージバッファに対して構成を行ってはいけません。

(1) TX FIFO の動作

TX FIFO に CAN メッセージを書き込むには、対応する FIFO アクセスレジスタに書き込みます。

対応する FIFO ポインタコントロールレジスタに値 0xFF が書き込まれると、関連する FIFO のメッセージ数が 1 インクリメントされます。

FIFO ポインタコントロールレジスタに書き込むときは、対応する FIFO アクセスレジスタにメッセージを完全に書き終わってから行ってください。メッセージ数が FIFO 容量と一致すると、FIFO フルフラグがセットされます。

対応する CANFD モジュールチャンネルロジックにより、TX FIFO 内の最も古いメッセージが送信スキャン対象に含まれます。

TX FIFO がメッセージを正常に送信すると、メッセージ数の値が 1 デクリメントされます。FIFO からすべてのメッセージが送信されると、FIFO エンプティフラグがセットされます。

TX FIFO バッファの割り込み発生条件は、対応する共通 FIFO コンフィグレーション/コントロールレジスタの CFDCFCC.CFIM ビットによって設定できます。

CFDCFCC.CFIM ビットが 0 の場合、TX FIFO バッファから最後のメッセージが正常に送信されたときに割り込みが発生します。

CFDCFCC.CFIM ビットが 1 の場合、TX FIFO バッファからメッセージが正常に送信されるたびに、割り込みが発生します。

共通 FIFO は、CAN フレームの送信が完了したときに割り込みを設定できます。

TX モードに構成された共通 FIFO バッファは、共通 FIFO コンフィグレーション/コントロールレジスタの CFDCFCC.CFE ビットをクリアすることで、無効化できます。このビットが 0 にクリアされると、以下のタイミングで FIFO エンプティフラグがセットされます。

- TX FIFO からの次の送信予定がなく、また送信中でもない場合：即時
- TX FIFO からの次の送信予定があるか、現在送信中の場合：送信完了後、または CAN バスエラー検出後、またはアービトレーションロスト後、またはチャンネルまたはグローバル Halt モード遷移後

- 注. CFDCFCC.CFE ビットクリア後に共通 FIFO バッファが無効とみなされるのは、対応する共通 FIFO バッファにエンプティフラグがセットされている場合のみです。

TX FIFO にその他の送信保留中メッセージがある場合、そのメッセージは失われるため、送信を再度要求する必要があります。再び CFDCFCC.CFE をセットする前に、CFDCFSTS.CFEMP ビットがセットされており、かつ、その TX FIFO に保留中のアボートがないことを確認してください。

CFDCFCC.CFE ビットがクリアされると、FIFO のメッセージ読み出しポインタおよび書き込みポインタがクリアされ、非アクティブになります。そのため、FIFO バッファ内のすべてのメッセージが失われ、以降その FIFO にメッセージを格納することはできなくなります。

構成後の FIFO 送信要求手順を図 31.45 に示します。




図 31.45 TX FIFO の送信要求手順

(2) FIFO 送信のインターバルタイマ

TX モードの各共通 FIFO において、1 つの FIFO バッファから送信されるよう構成された 2 つの連続するメッセージ間の遅延を指定することができます。この遅延をインターバル時間と呼びます。このインターバル時間は、CFDCFCC.CFE ビットがセットされ、FIFO バッファの最初のメッセージが正常に送信された後に開始されます。

TX モードの共通 FIFO が有効の場合、最初のメッセージは、このインターバル時間を考慮することなく送信されます。

以下のとき、インターバルタイマはカウントを停止します。

- CFDCFCC.CFE ビットのクリアによって FIFO が無効化されたとき
- CAN チャンネルが CH_RESET モードのとき

インターバル時間は、共通 FIFO コンフィグレーション/コントロールレジスタの CFDCFCC.CFITT の値により、0~255 のタイマ単位で指定されます。

タイマ単位は、インターバルタイマ用の 2 つの異なるソースクロックに基づいて定義できます。FIFO 送信のインターバルタイマを無効にするには、値 0 を選択します。

タイマソースは、共通 FIFO コンフィグレーション/コントロールレジスタのコンフィグレーションビット CFITSS によって選択できます。

クロックソースとして CAN チャネルビット時間クロックを選択し、CAN チャネルが CH_HALT モードまたは CH_RESET モードまたは CH_SLEEP モードに遷移した場合、そのチャネルのインターバルタイマは停止します。

インターバルタイマのクロックソースとして周辺クロックを選択した場合、インターバルタイマが停止するのは、CAN チャネルが CH_RESET モードまたは CH_SLEEP モードになったときのみです。

基準クロックを使用して、インターバル時間を固定の時間単位で構成できます。これは、周辺クロックに基づきます。グローバルコンフィグレーションレジスタの基準クロックプリスケアラ値 CFDGCFG.ITRCP は、周辺クロックの周波数/周期と基準クロック周期の関係を定義します。

周辺クロックの周波数/周期に基づいて異なる基準クロック周期を実現するための CFDGCFG.ITRCP の設定値については、表 31.27 を参照してください。

表 31.27 FIFO インターバルタイマの基準クロックの構成例

基準クロック 周辺クロック	1 μ s	100 μ s	500 μ s
16 MHz/62.5 ns	16	1600	8000
20 MHz/50 ns	20	2000	10000
32 MHz/31.25 ns	32	3200	16000
50 MHz/20 ns	50	5000	25000

さらに、共通 FIFO コンフィグレーション/コントロールレジスタのインターバルタイマ基準クロック分解能値 CFDCFCC.CFITR を使用して、基準クロックの分解能を指定できます。

インターバル時間は、基準クロック周期を設定値で通倍 (x1 または x10) した値に基づきます。基準クロックベースのインターバルタイマを使用すると、ISO 15765-2 のセパレーション時間の要件に準拠することができます。100 μ s~127 ms の全範囲のセパレーション時間をカバーできます。

指定したインターバル時間は、正常送信イベント後 (CAN プロトコルの EOF7 状態の後) に開始されます。

インターバル時間が経過すると、関連する TX FIFO によって次の送信要求が出されます。したがって、インターバル時間により、1 つの FIFO から送信される 2 つのメッセージ間の最小間隔が定義されます。

次のメッセージが送信されるのは、最も早くても、このインターバル時間の後になります。図 31.46 に内部処理のタイミング例を示します。




図 31.46 インターバル処理時間の例

図 31.46 のタイミングの構成は以下のとおりです。

- 周辺クロック周波数 = 50 MHz

- インターバルタイマ基準クロック (CFDGCFG.ITRCP) = 500 カウント
 - 図 31.46 の設定による基準クロック = 10 μ s
 - 共通 FIFO インターバルタイマソース選択 (CFDCFCC.CFITSS) = 0
 - 共通 FIFO インターバルタイマ分解能 (CFDCFCC.CFITR) = 0
 - 共通 FIFO インターバル送信時間 (CFDCFCC.CFITT) = 10 回
 - 理論上のメッセージセパレーションインターバル = 100 μ s
1. 正常送信結果が発生すると、内部 FIFO インターバルタイマはリスタートされます。このリスタートは、基準クロックのトリガとは同期されません。そのため、最初のインターバルのカウントは、1 基準クロックインターバルと同じか、それ以下になります。
 2. 次の基準クロックトリガで、FIFO インターバルタイマはデクリメントされます。
 3. FIFO インターバルタイマが値 0 に達すると、FIFO 送信要求がセットされます。
 4. FIFO が送信用に選択されている場合、送信はほどなく開始されます。内部処理のため、通常、3.で内部 FIFO 送信要求がセットされてから、実際に送信されるまでに 3CAN ビット時間未満の時間がかかります。

すべてのチャンネル上で受信スキャン、内部メッセージルーティング、送信スキャンなどの複数のイベントが発生するワーストケースでは、最大で 120 周辺クロックサイクルかかる場合があります。

図 31.46 に示すように、最小インターバル時間が常に設定値と等しくなる保証はありません。最小時間を決して逸脱してはならない場合は、CFDCFCC.CFITT を必要な最小値+1 に設定する必要があります。

1 つのチャンネルに対して、その他の TX メッセージバッファまたは TX FIFO が送信用に構成されている場合、TX FIFO から送信される 2 つのメッセージ間の実際の遅延時間は、インターバル時間に設定した時間よりもかなり長くなることがあります。これは、TX メッセージバッファまたは TX FIFO から高優先順位のメッセージが送信されることによります。

図 31.47 に FIFO インターバル時間生成回路のブロック図を示します。




図 31.47 FIFO インターバルタイマのブロック図

31.8.2.4 TX キュー

ある特定のチャンネルに対して有効化される各 TX キューは、3~4 個の TX メッセージバッファによって構成され、1 つのアクセスウィンドウを介してアクセスされます。

- 1 つ目の TX キューは、容量 3 の最大 4 つのバッファによって構成され、TX メッセージバッファ No. 0 をアクセスウィンドウとして使用します（これを TXQ と呼びます）。

TXQ のすべてのメッセージは、送信優先順位比較の対象になります。この場合、ID 優先 (CFDGCFG.TPRI = 0) のみを使用するものとします。

TXQ 用のレジスタを以下に示します。

- CFDTXQCC
- CFDTXQSTS
- CFDTXQPCTR

アクセスウィンドウ TXQ0 を使用する場合、関連するアクセスレジスタ TX メッセージバッファ ID レジスタ (TMID[m])、TX メッセージバッファポインタレジスタ (TMPTR[m])、TX メッセージバッファデータフィールド 0 レジスタおよび TX メッセージバッファデータフィールド 1 レジスタ (TMDF[0:1][m]) を参照してください。

各 TXQ バッファの容量は、TX キューコンフィグレーション/コントロールレジスタの CFDTXQCC.TXQDC[1:0] ビットへの書き込みによって構成できます。TXQ は、最大で TXMB0 から TXMB3 までを 1 つのキューバッファとして設定できます。

TXQ バッファの容量の構成には、以下の 4 個のオプションを使用できます。

- 0x00: TX キュー禁止
- 0x01: 予約
- 0x10: 3 メッセージ
- 0x11: 4 メッセージ

TX キューを構成するすべての TX メッセージバッファには、直接アクセスしないでください (TX キューのアクセスウィンドウとして機能する TX メッセージバッファ No. 0 を除く)。

システムが TX キューに書き込む際、システムは TX キューの状態をチェックした後に、送信データを書き込む必要があります。

また、関連する TX メッセージバッファコントロールレジスタへのユーザーによるアクセスおよび構成は禁止されています。

TX キューのアクセスウィンドウに格納されたメッセージは、その TX キュー内の空いているバッファに内部的に格納されます。

バッファがフルになると、フルの状態が解除されるまで、キューへのアクセスは行われません。TX キューのバッファがフルのときにソフトウェア書き込みによってアクセスされた場合、送信データは上書きされます。

TX キューは、TX キューコンフィグレーション/コントロールレジスタの TXQE ビットをクリアすることによって無効化できます。このビットがクリアされると、以下のように TX キューエンプティフラグがセットされます。

- TX キューからの次の送信予定がなく、また送信中でもない場合：即時
- TX キューからの次の送信予定があるか、現在送信中の場合：送信完了後、または CAN バスエラー検出後、またはアービトラクションロスト後、またはチャネルまたはグローバル Halt モード遷移後

注. TX キューが無効化されるのは、対応する TX キューの TXQE ビットがクリアされた後、エンプティフラグがセットされたときのみです。

TX キューにその他の送信保留中メッセージがある場合、そのメッセージは失われるため、送信を再度要求する必要があります。

再び TXQE をセットする前に、CFDTXQSTS.TXQEMP ビットがセットされていること、およびその TX キューに保留中のアポルトがないことを確認してください。

TXQE ビットがクリアされると、TX キューバッファ内のすべてのメッセージが失われ、以降その TX キューにメッセージを格納することはできなくなります。

TX キューにすでにメッセージが格納されている状態で、TX キューポインタコントロールレジスタに 0xFF を書き込んでください。これにより、送信要求が自動的に設定され、内部メッセージバッファポインタが TX キュー内の次の空いているメッセージバッファ位置に変更されます。

注. 同じ ID を持つ 2 つのメッセージが TX キューに格納された場合、これらのメッセージの送信順序が、TX キューに格納された順序とは変わる可能性があります。

この条件を回避するため、同じ ID を持つ新しいメッセージを TX キューに格納する前に、同じ ID を持つ前のメッセージが正常に送信されたことを確認することが重要です。

TX キューでは、TX キューコンフィグレーション/コントロールレジスタの TXQIE ビットをセットすることにより、専用の割り込みを有効化できます。

割り込みモードについては、同じレジスタの CFDTXQCC.TXQIM ビットによって、メッセージが送信されるごとに割り込みを発生させるか、最後に送信されるメッセージに対して割り込みを発生させるかを選択できます。

構成後の TX キュー送信要求手順を [図 31.48](#) に示します。




図 31.48 TX キュー送信要求

31.8.2.5 TX 履歴リスト

TX 履歴リスト機能は、正常に送信されたメッセージの情報を TX 履歴リストバッファ (THL バッファ) に記録する機能です。2つの TX 履歴リストバッファがあります。THL バッファには、最大 8 個の TX 履歴リストエントリを格納できます。

TX 履歴リストコンフィグレーション/コントロールレジスタの `CFDTHLCC.THLDTE` ビットを使用して、TX FIFO/TX キューから送信されたメッセージの情報のみを TX 履歴リストに格納するか、TX キュー、TX FIFO、または通常の TX メッセージバッファから送信されたすべてのメッセージに関する情報を格納するかを設定できます。

メッセージバッファポインタレジスタの `CFDCFID.THLEN` ビットを使用すると、各送信メッセージの TX 履歴リストへの受け入れを個別に設定できます。

メッセージ情報は、メッセージが CAN チャネルで正常に送信された後、TX 履歴リストバッファに格納されます。

リストへの格納は、TX メッセージバッファステータスレジスタの `CFDTMSTSj.TMTRF[1:0]` ビットのステータスとは同期されません。

内部処理のため、正常送信が通知された後、リストに格納されるまでに遅延が生じることがあります。

TX 履歴リストにデータが格納されたかどうかは、THLIE が 1 に設定されている場合、THLIF が 1 にセットされたことによって、または TX 履歴リストカウンタ CFDTHLSTS.THLMC[5:0]が増分されたことによって認識できます。

受信スキャン、内部メッセージルーティングなどの複数イベントが発生するワーストケースでは、以下のようになります。

- CFDTMSTSj.TMTRF をセットしてから TX 履歴リストデータが格納されるまでの最大遅延時間は、70 周辺バスクロックサイクルです。

履歴リストは、送信したメッセージについて次の情報を記録します。

- バッファの種類：
 - 001: TX メッセージバッファ
 - 010: TX FIFO
 - 100: TX キュー
- バッファ番号：

送信が発生した TX メッセージバッファ、TX キューメッセージバッファ、または共通 FIFO バッファの TX メッセージバッファリンク。この番号は、バッファの種類によって決まります。表 31.28 を参照してください。
- 送信 ID：

送信メッセージに格納された送信ポインタ
- 送信タイムスタンプ：

CFDGFDCFG.TSCCFG によって構成されたキャプチャポイントで取得されたメッセージのタイムスタンプ。
- 送信情報ラベル：

送信メッセージに格納された送信情報ラベル。

表 31.28 TX 履歴リストバッファ番号エントリ

バッファ番号	BT[2:0]バッファの種類		
	001b TX メッセージバッファ	101b TX FIFO	100b TX キュー
00b	メッセージバッファ 0	表示の番号は、関連する共通 FIFO 構成の共通 FIFO TX メッセージバッファリンク CFTML に対応します。	表示の番号は、フレームが送信された TX キューに属するメッセージバッファに対応します。
01b	メッセージバッファ 1		
10b	メッセージバッファ 2		
11b	メッセージバッファ 3		

TX FIFO または TX キューの番号だけでは識別に不十分なため、送信 ID エントリを使用して、TX FIFO または TX キューのどのメッセージが正常に送信されたかを識別します。

そのため、TX FIFO または TX キューに格納された各送信メッセージに一意の番号を付加できます。この一意の ID 番号は、TX FIFO の場合は共通 FIFO アクセスポインタレジスタの CFDCFFDCSTS.CFPTR[15:0]部分、また、TX キューアクセスウィンドウメッセージバッファの場合は TX メッセージバッファポインタレジスタの CFDTMFDCTRb.TMPTR[15:0]部分に書き込みます。

メッセージが正常に送信されると、この ID 番号は他のメッセージ関連情報とともに TX 履歴リストに格納され、TX 履歴リストアクセスレジスタの送信 ID (TID) を介して読み出すことができます。

通常の TX メッセージバッファの場合、TX メッセージバッファポインタレジスタの CFDTMFDCTRb.TMPTR[15:0]部分も送信履歴リストに格納されます。情報ラベルも同様です。

図 31.49 に、TX 履歴リストを使用する場合の送信準備フローを示します。

TX 履歴リストアクセスレジスタへのリードアクセスは、すべてのエントリに対して行われます。

1つのエントリを読み出した後、対応する TX 履歴リストポインタコントロールレジスタに 0xFF を書き込んで、次のエントリにアクセスできるようにする必要があります。これを TX 履歴リストがエンプティになるまで続けます。

図 31.50 に、TX 履歴リスト情報の処理フローの例を示します。

TX 履歴リストには専用の割り込みがあり、対応する TX 履歴リストコンフィグレーション/コントロールレジスタの CFDTLCC.THLIM ビットで構成できます。この割り込みは、同じレジスタの CFDTLCC.THLIE ビットで有効化でき、履歴リストが充填レベル 75%に達したときに割り込みを発生させるか、新しい TX 履歴リストエントリで毎回割り込みを発生させるかを選択できます。

エントリロストの表示は、TX 履歴リストステータスレジスタの CFDTLSTS.THLELT ビットによりフラグが立てられます。このビットのステータスは、グローバルエラーフラグレジスタの THLES ビットによっても示されます。




図 31.49 TX 履歴リストの準備手順




図 31.50 TX 履歴リストの処理手順

31.8.2.6 送信データパディング

この章は、クラシカル CAN 機能に対しては適用されません。

送信メッセージのデータ長コード (DLC) のデータバイト数がバッファサイズより大きい場合、制限範囲を超えるデータバイトは、0xCC 値のバイトによって置き換えられます。

これは、TX モードに構成された共通 FIFO において、送信メッセージの DLC が CFDCFCC.CFPLS よりも大きいときに発生することがあります。

また、FD only モードでも、クラシカルフレームが 8 より大きい DLC で構成されている場合に発生することがあります。

31.9 テストモード

特定の機能のテストを行うために、CANFD モジュールをテストモードに設定することができます。これらの機能は、特別な目的のためにのみ提供されているものであり、CANFD モジュールをテストモードに設定する際には注意が必要です。

注. 一部機能が他のテストモードでも有効化できると明示的に記載されていない限り、すべてのテストモードは相互排他的関係にあります。

本項に記載する複数のテストモードを同時に有効にしないでください。

テストモードは、次の2つのグループに大きく分けられます。

- チャンネル固有のテストモード
- グローバルテストモード

31.9.1 チャンネル固有のテストモード

CAN チャンネルは、次のテストモードに構成することができます。

- 基本テストモード
- リッスンオンリモード
- セルフテストモード0 (外部ループバックモード)
- セルフテストモード1 (内部ループバックモード)
- 制限付きオペレーションモード

31.9.1.1 基本テストモード

基本テストモードは、リッスンオンリモードやセルフテストモード以外の特定のテスト設定を有効にする必要がある場合に使用します。


31.9.1.2 リッスンオンリモード

ISO 11898-1 では、オプションのバスモニタモードが推奨されています。このモードでは、CAN チャンネルは有効なデータフレームおよび有効なリモートフレームを受信できます。しかし、CAN バス上でレセプティブビットを送信するのみで、データの送信は許可されません。

CAN エンジンがドミナントビット (ACK ビット、オーバーロードフラグ、アクティブエラーフラグ) を送信する必要がある場合、ビットが内部的にルーティングされ、CAN エンジンがそれをドミナントビットとしてモニタします。外部の TX 端子はレセプティブ状態のままです。

このモードは、ボーレート検出に使用できます。このモードでは、バスエラーが発生し、かつ割り込みが許可されている場合、エラー割り込みが発生します。

このモードでは、該当するチャンネルの通常の TX メッセージバッファや TX FIFO。




31.9.1.3 セルフテストモード 0 (外部ループバックモード)

セルフテストモード 0 では、CAN エンジンが自らが送信したメッセージを CAN トランシーバ経由で受信したメッセージとして取り扱い、受信メッセージバッファに格納します。

外部の刺激に影響されないようにするため、CAN エンジン独自のアクノリッジビットを生成します。

このテストは、CAN トランシーバのテストに使用できます。Rx 端子/Tx 端子をトランシーバに接続する必要があります。




31.9.1.4 セルフテストモード 1 (内部ループバックモード)

セルフテストモード 1 では、CAN エンジンが自らが送信したメッセージを受信したメッセージとして取り扱い、受信バッファに格納します。このモードは、セルフテスト機能用です。外部の刺激に影響されないようにするた

め、CAN エンジン独自のアクノリッジビットを生成します。このモードでは、CAN エンジンは Tx 内部から Rx 内部への内部フィードバックを実行します。外部 Rx 入力の実際の値は、CAN エンジンによって無視されます。

外部 TX 端子はレセシブビットのみを出力します。Rx 端子/TX 端子は、CAN バスや他のどの外部デバイスにも接続する必要がありません。

注. チャンネルの各端子は、内部 CAN バス通信ラインからも切り離されます。



31.9.1.5 制限付きオペレーションモード

この章は、クラシカル CAN 機能に対しては適用されません。

制限付きオペレーションモードでは、CAN ノードは有効なデータフレームとリモートフレームを受信して、アクノリッジビットを生成することができます。

アクティブエラーフレームとオーバーロードフレームは送信できません。その代わりに、エラー条件またはオーバーロード条件が発生した後、バスアイドル状態になるまで待機してから CAN 通信に再同期します。

さらに、受信エラーカウンタ (REC) と送信エラーカウンタ (TEC) は、エラーの発生とは無関係にフリーズされています。このモードの仕様は ISO 11898-1 に準拠します。また、任意の送信要求を設定することができます。

31.9.2 グローバルテストモード

CANFD モジュールは、以下のテストモードに構成できます。

- RAM テストモード
- ビットフリップテスト

以下の表に示すテストモードは、モードの有効化が特別なソフトウェア手順によって保護されています。このソフトウェア手順は、以下の表に示す特定のロック解除キーによって、テストモードへの書き込みを許可します。

テストモード	ロック解除キー 1	ロック解除キー 2
RAM テストモード	0x7575	0x8A8A

2 つの連続するロック解除キー書き込み（ハーフワードまたはワードアクセス）のソフトウェアシーケンスが、レジスタへのその他の書き込みによって中断された場合、またはグローバルロック解除キーレジスタに不正なデ

ータが書かれた場合、対応するテストモードは設定できず、シーケンスを初めからやり直さなければなりません。

2つのロック解除キーを書き込んだ後、続けて対応するテストモード許可ビットをセットする書き込みを行う必要があります。これが守られない場合、ロック解除機構はリセットされ、テストモード許可ビットはセットできず、ロック解除シーケンスを初めからやり直さなければなりません。




図 31.51 ソフトウェア保護のロック解除ルーチン

31.9.2.1 RAM テストモード

対応するロックキーを先に書き込んでから、グローバルテストコントロールレジスタの `CFDGTSTCTR.RTME` ビットをセットすることにより、CANFD モジュールを RAM テストモードに設定できます。このモードは特別なテストモードであり、RAM 領域全体にアクセスできます。

注. 実際の RAM は、ハードウェアリセット後に初期化される RAM 領域よりも大きいサイズを持っています。そのため、CANFD モジュールを RAM テストモードにしたとき、CPU がこの初期化されていない RAM 領域からデータを読み出すことで、(ECC マクロの) ECC エラーフラグがセットされることがあります。

このモードでは、RAM 領域は各 256 バイトの複数のページ (pn) に分割されます。これには、`CFDRPGACCK` レジスタでアクセスできます。

グローバルテストコントロールレジスタの `CFDGTSTCFG.RTMPS[3:0]` ビットに書き込み、ページのリードアクセス/ライトアクセスを選択します。すると、RAM テストページアクセスレジスタのデータの読み出しまたは書き込みが可能になります。

図 31.52 に、RAM テストモード実行時の RAM 内のページ構造を示します。




図 31.52 RAM のページ構造

利用可能な総 RAM サイズは、メッセージバッファ RAM が 2072 バイトです。

MB RAM の `pn` および `CFDGTSTCFG.RTMPS[3:0]` の値は、次の方法で計算されます。

$pn = \text{ceil}(\text{総 RAM サイズ[バイト]} / \text{ページあたりバイト数})$

- MB RAM :
 $pn = \text{ceil}(2072 / 256) = 9$ ページ
`CFDGTSTCFG.RTMPS[3:0] = 0~8` (0 と 8 を含む)

図 31.53 に、RAM テストモードのソフトウェアフローを示します。




図 31.53 RAM テストモードのソフトウェアフロー

このテストモードを解除するには、CFDGTSTCTR.RTME ビットをクリアしなければなりません。CFDGTSTCTR.RTME ビットは、0 を書き込むことによりクリアされます。

CANFD モジュールがテストモードからグローバルリセットモードに遷移すると、CFDGTSTCTR.RTME ビットは自動的にクリアされます。

31.9.2.2 ビットフリップテスト

ビットフリップテストは、受信するビットストリームの最初のビット (ID の 1 番目のビット) を反転できます。この機能を送信ノードで使用すると、ビットエラーまたはアービトラージロストが発生します。

この機能を受信ノードで使用すると、CRC エラーまたはスタッフエラーが発生します。

本機能を使用する場合、(反転のため) CRC エラーではなくスタッフエラーを受信する可能性があるため、ビットスタッフィングルールを参照する必要があります。

CRC エラーテストを実施するには、以下のシーケンスを使う必要があります。以下のシーケンスで、CANFD モジュールが受信側です。

1. 送信ノードから受信するビットストリームの 1 番目のビットを反転するために、CFDC0CTR.BFT ビットを 1'b1 に設定します。
2. CANn_CHERR (n=0, 1) 出力信号が 1'b1 になるのを待機します。
3. CFDC0ERFL.CRCREG ビットまたは CFDC0FDCRC.CRCREG ビットのいずれか (受信したフレームのタイプが従来型か FD かによる) を読み出します。値は、送信側ノードから受信した基準メッセージの CRC 値とは異なっていなければなりません。
4. CFDC0ERFL.CERR ビットが 1'b1 であることを確認します。

CRC 生成ロジックは RX と TX で共有されているため、TX CRC エラーテストを別に作成する必要はありません。

31.10 使用上の注意事項

31.10.1 モジュールストップ機能

モジュールストップコントロールレジスタ C (MSTPCRC) により、CANFD の動作を無効または有効に設定することが可能です。リセット後の初期状態では、CANFD モジュールの動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。

32. CANFD ECC (CNECC)

32.1 概要

MBRAM は、2 ビット ECC エラー検出および 1 ビット ECC エラー検出および訂正の ECC 機能を持っています。
 (注1)ECC モジュールは、32 ビット RAM データに 7 ビット ECC データを付加します。

注 1. ECC モジュールは 3 ビット以上のエラー検出はできません。この場合、ECC モジュールは設定により、1 ビットまたは 2 ビットエラーを検出するか、エラーを検出しないか、または間違っているビットを間違ったデータに訂正します。すべての RAM データが 0 または 1 に固定されている場合、2 ビット ECC エラーとして検出されます。

32.2 レジスタの説明

32.2.1 EC710CTL : ECC コントロールレジスタ

Base address: ECCMBn = 0x4036_F200 + 0x0100 × n (n = 0, 1)
 ECCMBn_NS = 0x5036_F200 + 0x0100 × n (n = 0, 1)

Offset address: 0x00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	ECDE DF0	ECSE DF0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	EMCA[1:0]	—	—	ECOV FF	ECER 2C	ECER 1C	—	—	ECER VF	EC1E CP	EC2E DIC	EC1E DIC	ECER 2F	ECER 1F	ECEM F	
Value after reset:	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	

ビット	シンボル	機能	R/W
0	ECEMF	ECC エラーメッセージフラグ 0: 現在の RAM 出力データにビットエラーはない 1: 現在の RAM 出力データにビットエラーがある	R
1	ECER1F	ECC エラー検出および訂正ステータスフラグ 0: 本ビットクリア後、1 ビットエラー訂正は起きていない 1: 1 ビットエラー発生	R
2	ECER2F	2 ビット ECC エラー検出フラグ 0: 本ビットクリア後、2 ビットエラーは起きていない 1: 2 ビットエラー発生	R
3	EC1EDIC	ECC 1 ビットエラー検出割り込みコントロール 0: 1 ビットエラー検出割り込み要求禁止 1: 1 ビットエラー検出割り込み要求許可	R/W
4	EC2EDIC	ECC 2 ビットエラー検出割り込みコントロール 0: 2 ビットエラー検出割り込み要求禁止 1: 2 ビットエラー検出割り込み要求許可	R/W
5	EC1ECP	ECC 1 ビットエラー訂正許可 0: 1 ビットエラー検出時、エラー訂正を実行する 1: 1 ビットエラー検出時、エラー訂正を実行しない	R/W
6	ECERVF	ECC エラー判定許可フラグ 0: エラー判定禁止 1: エラー判定許可	R/W
8:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	ECER1C	蓄積 ECC エラー検出および訂正フラグクリア 0: 無効 1: 蓄積 ECC エラー検出および訂正フラグをクリア	R/W
10	ECER2C	2 ビット ECC エラー検出フラグクリア 0: 無効 1: 2 ビット ECC エラー検出フラグをクリア	R/W

ビット	シンボル	機能	R/W
11	ECOVFF	ECC オーバーフロー検出フラグ 0: 無効 1: ECC オーバーフロー検出フラグ	R
13:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:14	EMCA[1:0]	ECC モード選択ビットへのアクセスコントロール ECERVF ビットへの書き込みを許可または禁止します。	R/W
16	ECSEDF0	ECC 1 ビットエラーアドレス検出フラグ 0: リセットまたは ECER1F ビットクリア後に EC710EAD0 にビットエラーなし 1: EC710EAD0 にキャプチャされているアドレスが 1 ビットエラーが発生しキャプチャされたことを示す	R
17	ECDEDF0	ECC デュアルビットエラーアドレス検出フラグ 0: リセットまたは ECER2F ビットクリア後に EC710EAD0 にビットエラーなし 1: EC710EAD0 にキャプチャされているアドレスが 2 ビットエラーが発生しキャプチャされたことを示す	R
31:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3, P-TYPE-3

ECEMF ビット (ECC エラーメッセージフラグ)

ECEMF ビットは現在の読み出しデータバスにエラーがあることを示します。本ビットは、RAM 出力データごとに更新されます。

RAM 出力データが不定で ECERVF ビットが 1 の場合、本ビットの値は不定です。

[1 になる条件]

エラー判定が有効で、現在の RAM 出力データにビットエラーがある

[0 になる条件]

- デコーダへの入力データに 1 ビットエラーがない
- ECC エラー判定が無効なとき (ECERVF = 0)

ECER1F ビット (ECC エラー検出および訂正ステータスフラグ)

ECER1F ビットは、エラー判定が有効時、RAM 読み出しで RAM 読み出しデータ[38:0]の一つの部分にビットエラーが検出されたことを示します。

1 ビットエラー割り込み出力が有効時、本フラグの設定でエラー割り込みが発生します。

本ビットは読み出し専用なので、1 や 0 を書いても影響を受けません。

クリア時、ECER1C ビットに 1 を書き込む必要があります。

本ビットがセットされているときは 1 ビットエラーが再度検出されても、割り込みは発生しません。

[1 になる条件]

エラー判定が有効で、RAM 出力データに 1 ビットエラーがあるとき (ECER1C = 1 を書き込まない場合)

[0 になる条件]

- ECER1C = 1 書き込み時
- ECC エラー判定が無効なとき (ECERVF = 0)

ECER2F ビット (2 ビット ECC エラー検出フラグ)

ECER2F ビットは、エラー判定が有効時、RAM 読み出しで RAM 読み出しデータ[38:0]の二つの部分にビットエラーが検出されたことを示します。

2 ビットエラー割り込み出力が有効時、本フラグの設定でエラー割り込みが発生します。

本ビットは読み出し専用なので、1 や 0 を書いても影響を受けません。

クリア時、ECER2C ビットに 1 を書き込む必要があります。

本ビットがセットされているときは 2 ビットエラーが再度検出されても、割り込みは発生しません。

[1 になる条件]

エラー判定が有効で、RAM 出力データに 2 ビットエラーがあるとき (ECER2C = 1 を書き込まない場合)
[0 になる条件]

- ECER2C = 1 書き込み時
- ECC エラー判定が無効なとき (ECERVF = 0)

EC1EDIC ビット (ECC 1 ビットエラー検出割り込みコントロール)

EC1EDIC ビットは、1 ビットエラー検出時の割り込み出力を制御します。本ビットを 1 に設定すると、1 ビットエラー検出時、1 ビットエラー割り込みが出力されます。

EC2EDIC ビット (ECC 2 ビットエラー検出割り込みコントロール)

EC2EDIC ビットは、2 ビットエラー検出時の割り込み出力を制御します。本ビットを 1 に設定すると、2 ビットエラー検出時、2 ビットエラー割り込みが出力されます。

EC1ECP ビット (ECC 1 ビットエラー訂正許可)

EC1ECP ビットは、ECC エラー検出および訂正が有効時、1 ビットエラーの訂正を有効または無効にします。本ビットを 1 に設定すると、1 ビットエラー検出時、訂正されていないデータが出力されます。

ECERVF ビット (ECC エラー判定許可フラグ)

ECERVF ビットを 1 にすることで、エラー判定を有効にします。出力データの訂正および割り込み出力は、EC1ECP ビット、EC2EDIC ビットおよび EC1EDIC ビットに依存します。

EMCA[1:0]の書き込み値が 01b の場合、本ビットへの書き込みは有効です。したがって、本ビットへの書き込みは、16 ビットまたは 32 ビット動作コマンドのみ有効です。

ECER1C ビット (蓄積 ECC エラー検出および訂正フラグクリア)

ECER1C ビットは、ECER1F ビットの状態フラグをクリアします。

読むと常に 0 が読めます。0 を書き込んでも内部状態に変化はありません。本ビットへの 1 書き込みと ECER1F ビットが競合した場合、前者が優先されます。

ECER1F ビットは、ECER1F ビットが設定されているときに、本ビットに 1 を書き込むことでクリアされます。さらに、オーバーフロー検出フラグ (ECOVFF)、ECC デュアルビットエラーフラグ (ECDEDF0) および ECC シングルビットエラーフラグ (ECSEDF0) もクリアされます。

ECER2C ビット (2 ビット ECC エラー検出フラグクリア)

ECER2C ビットは、ECER2F ビットの状態フラグをクリアします。

読むと常に 0 が読めます。0 を書き込んでも内部状態に変化はありません。本ビットへの 1 書き込みと ECER2F ビットが競合した場合、前者が優先されます。

ECER2F ビットは、ECER2F ビットが設定されているときに、本ビットに 1 を書き込むことでクリアされます。さらに、オーバーフロー検出フラグ (ECOVFF)、ECC デュアルビットエラーフラグ (ECDEDF0) および ECC シングルビットエラーフラグ (ECSEDF0) もクリアされます。

ECOVFF ビット (ECC オーバーフロー検出フラグ)

エラーアドレスがすでに EC710EAD0 レジスタ内にキャプチャされている場合、新規のエラーアドレスが検出されると ECOVFF ビットがセットされ、オーバーフロー割り込みが出力されます。本ビットがセットされ、新しいエラーが検出されると、オーバーフロー割り込みが再び出力されます。

本ビットは読み出し専用なので、1 や 0 を書いても影響を受けません。

本ビットをクリアするには、ECER2C ビットおよび ECER1C ビットに 1 を書き込む必要があります。

[1 になる条件]

エラーアドレスがすでに EC710EAD0 レジスタ内にキャプチャされているときに新しいエラーアドレスがキャプチャされた場合 (ECER2C = 1 または ECER1C = 1 を書き込まない場合)

[0 になる条件]

- ECER2C = 1 または ECER1C = 1 書き込み時
- ECC エラー判定が無効なとき (ECERVF = 0)

EMCA[1:0]ビット (ECC モード選択ビットへのアクセスコントロール)

EMCA[1:0]ビットは、ECERVF ビットへの書き込みトリガ予約ビットです。読むと常に 0 が読めます。これらのビットの値が 01b の場合、ECERVF ビットに書き込み可能です。これらのビットの値が 01b でない場合、ECERVF ビットへの書き込みは無視され、値は書き込まれません。

ECSEDF0 ビット (ECC 1 ビットエラーアドレス検出フラグ)

ECSEDF0 ビットは、エラー検出有効時、エラーがエラーアドレスレジスタにキャプチャされていることを示します。本ビットは、1 ビットエラー検出により設定されます。

2 ビットエラーアドレスがすでに EC710EAD0 レジスタ内にキャプチャされた後に 1 ビットエラーが検出されると、本ビットは更新されず、EC710EAD0 レジスタが更新されます。

本ビットは読み出し専用なので、1 や 0 を書いても影響を受けません。これらのビットをクリアするには、ECER1C ビットに 1 を書き込む必要があります。

[1 になる条件]

エラー判定が許可されているときに、RAM 出力データに 1 ビットエラーがあり、かつエラーアドレスが EC710EAD0 にキャプチャされている場合 (ECER1C = 1 を書き込まない場合)

[0 になる条件]

- ECER1C = 1 書き込み時
- ECC エラー判定が無効なとき (ECERVF = 0)

ECDEDF0 ビット (ECC デュアルビットエラーアドレス検出フラグ)

ECDEDF0 ビットは、エラー検出有効時、エラーがエラーアドレスレジスタにキャプチャされていることを示します。本ビットは、2 ビットエラー検出により設定されます。

1 ビットエラーアドレスがすでに EC710EAD0 レジスタ内にキャプチャされた後に 2 ビットエラーが検出されると、本ビットは更新されず、EC710EAD0 レジスタが更新されます。

本ビットは読み出し専用なので、1 や 0 を書いても影響を受けません。これらのビットをクリアするには、ECER2C ビットに 1 を書き込む必要があります。

[1 になる条件]

エラー判定が許可されているときに、RAM 出力データに 2 ビットエラーがあり、かつエラーアドレスが EC710EAD0 にキャプチャされている場合 (ECER2C = 1 を書き込まない場合)

[0 になる条件]

- ECER2C = 1 書き込み時
- ECC エラー判定が無効なとき (ECERVF = 0)

32.2.2 EC710TMC : ECC テストモードコントロールレジスタ

Base address: ECCMBn = 0x4036_F200 + 0x0100 × n (n = 0, 1)
ECCMBn_NS = 0x5036_F200 + 0x0100 × n (n = 0, 1)

Offset address: 0x04

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	ETMA[1:0]	—	—	—	—	—	—	ECTM CE	—	—	—	—	—	—	ECDC S	—
------------	-----------	---	---	---	---	---	---	------------	---	---	---	---	---	---	-----------	---

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
1	ECDCS	ECC デコーダ入力選択 0: デコーダのデータ領域に RAM 出力データの低位 32 ビットを入力する 1: デコーダのデータ領域に EC710TED レジスタの ECEDB31-0 を入力する	R/W
6:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
7	ECTMCE	ECC テストモードコントロール許可 0: テストモードレジスタおよびビットへのアクセスは無効 1: テストモードレジスタおよびビットへのアクセスは有効	R/W
13:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:14	ETMA[1:0]	ECC テストモードビットアクセスコントロール これらのビットは、ECTMCE ビットへの書き込みを有効または無効にします。	R/W

注. S-TYPE-3, P-TYPE-3

ECDCS ビット (ECC デコーダ入力選択)

ECDCS ビットは、デコーダへの入力信号として、RAM からの下位 32 ビットデータ値か内部テストレジスタからの値 (EC710TED 内の EDEDB[31:0]) のいずれかを選択します。

ECTMCE = 1 の場合、本ビットへの書き込みは有効です。(それらを同時に設定することも可能です。)

本ビットは、ECTMCE = 0 によりクリアされます。

ECTMCE ビット (ECC テストモードコントロール許可)

ECTMCE ビットは、テストレジスタおよびテストコントロールビットへのアクセス有効または無効を選択します。

ETMA[1:0]ビットの値が 10b の場合、本ビットへの書き込みは有効です。

ETMA[1:0]ビット (ECC テストモードビットアクセスコントロール)


ETMA[1:0]ビットは、ECTMCE ビットへの書き込みトリガ予約ビットです。読むと常に 0 が読めます。これらのビットの値が 10b の場合、ECTMCE ビットに書き込み可能です。これらのビットの値が 10b でない場合、ECTMCE ビットへの書き込みは無視され、値は書き込まれません。

32.2.3 EC710TED : ECC テスト置換データレジスタ

Base address: ECCMBn = 0x4036_F200 + 0x0100 × n (n = 0, 1)
 ECCMBn_NS = 0x5036_F200 + 0x0100 × n (n = 0, 1)

Offset address: 0x0C

Bit position: 31 0



Value after reset: 0

ビット	シンボル	機能	R/W
31:0	ECEDB[31:0]	ECC テスト置換データ ECC テストモードでの置換データ	R/W

注. S-TYPE-3, P-TYPE-3

本レジスタは、ECC デコーダ用の 32 ビットデータ用のレジスタです。ECTMCE = 1 状態での 32 ビット動作コマンドにより読み書きが可能です。ECTMCE = 0 の場合は、すべてのビットが常に 0 です。

ECEDB[31:0]ビット (ECC テスト置換データ)

EC710TMC レジスタの ECDCS が 1 の場合、本レジスタの値は、デコーダへの入力データのビット[31:0]です。

32.2.4 EC710EAD0 : ECC エラーアドレスレジスタ

Base address: ECCMBn = 0x4036_F200 + 0x0100 × n (n = 0, 1)
ECCMBn_NS = 0x5036_F200 + 0x0100 × n (n = 0, 1)

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	ECEAD[9:0]									
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	ECEAD[9:0]	ECC エラーアドレス	R
31:10	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

本レジスタは、ECC エラーが発生したアドレスを保持する読み出し専用レジスタです。

ECEAD[9:0]ビット (ECC エラーアドレス)

ECC エラー判定が許可されている場合に ECC エラーが検出されると、検出信号をトリガとして RAM アドレスがキャプチャされ、エラー発生アドレスとして保持されます。同じ要因で保持されているアドレスに再びエラーが発生するとエラーアドレスはキャプチャされません。

1 ビットエラーアドレスがすでにキャプチャされているときに 2 ビットエラーが発生すると、2 ビットエラーアドレスは上書きされ、ECDEDF0 ビットは 1 になります。

2 ビットエラーアドレスがすでにキャプチャされているときに 1 ビットエラーが発生した場合は、1 ビットエラーアドレスは上書きされず、ECSEDF0 ビットも 1 になりません。

32.3 動作説明

32.3.1 ECC 機能設定

図 32.1 に、ECC 機能設定の手順を示します。




図 32.1 ECC 機能設定手順

32.3.2 ECC デコーダのテスト方法

ECC 割り込みは、ECC テストモードにより意図的に発生させることができます。図 32.2 に、ECC デコーダのテスト手順を示します。




図 32.2 ECC デコーダのテスト手順

32.4 割り込み

ECC モジュールは次の 3 種類の割り込み要求を出します。

- CANn_MRAM_ERI (n=0, 1)

各割り込み要求の割り込み要因には下記があります。

- 1 ビット ECC エラー
- 2 ビット ECC エラー
- ECC エラーオーバーフロー

33. シリアルペリフェラルインタフェース (SPI)

SPI 周辺モジュールの SPI_B バージョンです。

本章では、SPI_B を SPI と記載します。

33.1 概要

シリアルペリフェラルインタフェース (SPI) にはチャンネルが 2 つあります。SPI によって、複数のプロセッサおよび周辺デバイスとの高速な全二重同期式シリアル通信が可能です。表 33.1 に SPI の仕様、図 33.1 に SPI のブロック図、図 33.2 にクロックソースのブロック図、表 33.2 に入出力端子を示します。

本章に記載している PCLK とは PCLKA を指します。

表 33.1 SPI の仕様 (1/2)

項目	内容
チャンネル数	2 チャンネル
SPI 転送機能	<ul style="list-style-type: none"> ● MOSI (Master Out/Slave In)、MISO (Master In/Slave Out)、SSL (Slave Select)、RSPCK (SPI Clock) の各信号を使用して、SPI 動作 (4 線式) またはクロック同期式動作 (3 線式) によるシリアル通信が可能 ● 送信のみの動作が可能 ● 受信のみの動作が可能 ● 通信モード: 全二重、送信のみ、または受信のみを選択可能 ● RSPCK 極性切り替え ● RSPCK 位相切り替え
データフォーマット	<ul style="list-style-type: none"> ● MSB ファーストまたは LSB ファーストを選択可能 ● 転送ビット長を 4~32 ビットから選択可能 ● 送信バッファまたは受信バッファとして 32 ビット×4 ステージ FIFO を使用可能 ● バイトスワップ動作機能 ● 送受信データは反転可能
動作クロック (TCLK)	同期したクロック (PCLK) と独立したクロック (SPICLK) のどちらかを選択できます。
ビットレート	<ul style="list-style-type: none"> ● マスタモード時、内蔵ポーレートジェネレータで TCLK を分周して RSPCK を生成 (分周比は 2~4096 分周) ● スレーブモード時は、TCLK の最小 2 分周のクロックを、RSPCK として入力可能 (RSPCK の最高周波数は TCLK の 2 分周) High レベルの幅: 1 TCLK サイクル Low レベルの幅: 1 TCLK サイクル
バッファ構成	<ul style="list-style-type: none"> ● 送信および受信バッファはそれぞれダブルバッファ構造
エラー検出	<ul style="list-style-type: none"> ● モードフォルトエラー検出 ● アンダーランエラー検出 ● オーバーランエラー検出(注1) ● パリティエラー検出 ● 受信データ準備検出
SSL 制御機能	[Motorola SPI モード/ TI SSP モード共通] <ul style="list-style-type: none"> ● 1 チャンネルあたり 4 本の SSL 端子 (SSLn: SSLn0~SSLn3) (n = A, B) ● シングルマスタモード時、SSLn0~SSLn3 端子は出力 ● マルチマスタモード時、SSLn0 端子は入力、SSLn1~SSLn3 端子は出力または未使用 ● スレーブモード時、SSLn0 端子は入力、SSLn1~SSLn3 端子は未使用 ● 次アクセスの SSL 出力アサートのウェイト (次アクセス遅延) を制御可能 設定範囲: 1~8RSPCK 周期 (設定単位: 1RSPCK 周期) ● SSL 極性変更機能 ● パースト転送時のフレーム間遅延を設定可能 [Motorola モードのみ] <ul style="list-style-type: none"> ● RSPCK 停止から SSL 出力のネゲートまでの遅延 (SSL ネゲート遅延) を制御可能 設定範囲: 1~8 RSPCK 周期 (設定単位: 1 RSPCK 周期) ● SSL 出力のアサートから RSPCK 動作までの遅延 (RSPCK 遅延) を制御可能 設定範囲: 1~8RSPCK 周期 (設定単位: 1RSPCK 周期) [スレーブ、TI-SSP モード] <ul style="list-style-type: none"> ● RSPCK 停止から SSL 出力のネゲートまでの遅延 (SSL ネゲート遅延) を制御可能 設定範囲: 0~8 RSPCK 周期 (設定単位: 1 RSPCK 周期) ● OE 出力のアサートから RSPCK 動作までの遅延 (RSPCK 遅延) を制御可能 設定範囲: 1~8 RSPCK 周期 (設定単位: 1 RSPCK 周期)
通信プロトコル	<ul style="list-style-type: none"> ● Motorola SPI ● TI SSP (同期式シリアルプロトコル)

表 33.1 SPI の仕様 (2/2)

項目	内容
同期バイパス機能	同期回路をバイパスすることができるのは、バスクロック (PCLK) と動作クロック (TCLK) に同じクロックが入力されている場合だけです。
マスタ転送時の制御方式	<ul style="list-style-type: none"> ● 最大 8 コマンドで構成された転送を連続してループ実行可能 ● 各コマンドに以下の項目を設定可能 : SSL 信号値、ビットレート、RSPCK 極性/位相、転送データ長、MSB/LSB ファースト、パースト、RSPCK 遅延、SSL ネゲート遅延、次アクセス遅延 ● 送信バッファへの書き込みによる転送起動 ● SSL ネゲート時の MOSI 信号値を設定可能 ● RSPCK 自動停止機能
割り込み要因	割り込み要因 : <ul style="list-style-type: none"> ● 受信バッファフル/受信データ準備割り込み ● 送信バッファエンプティ割り込み ● SPI エラー割り込み (モードフォルトエラー、アンダーランエラー、オーバーランエラー、パリティエラー、受信データ準備) ● SPI アイドル割り込み (SPI アイドル) ● 通信終了割り込み
イベントリンク機能	以下のイベントをイベントリンクコントローラ (ELC) へ出力可能 : <ul style="list-style-type: none"> ● 受信バッファフル/受信データ準備信号 ● 送信バッファエンプティ信号 ● モードフォルト/アンダーラン/オーバーラン/パリティエラー信号/受信データ準備信号 ● SPI アイドル信号 ● 通信終了信号
その他	<ul style="list-style-type: none"> ● CMOS 出力/オープンドレイン出力の切り替え ● SPI 初期化機能 ● ループバックモード ● SPE ビットステータスポーリング機能
モジュールストップ機能	消費電力低減のために各チャンネルにモジュールストップ状態を設定可能
TrustZone フィルタ	各チャンネルのセキュリティ属性とプリビレッジ属性を設定可能

注 1. マスタ受信時に RSPCK 自動停止機能が有効な場合は、オーバーランエラーが検出されると転送クロックが停止するため、オーバーランエラーは発生しません。




図 33.1 SPIのブロック図




図 33.2 クロックソースセレクタのブロック図

SSLn0 端子の入出力方向は、SPI が自動的に切り替えます。SSLn0 端子は、SPI がシングルマスタの場合は出力状態、マルチマスタまたはスレーブの場合は入力状態になります。RSPCKn、MOSIn、および MISO_n 端子の入出力方向は、マスタ/スレーブ設定と SSLn0 端子の入力レベルに応じて、SPI が自動的に切り替えます。詳細は、「33.3.2. SPI 端子の制御」を参照してください。

表 33.2 SPI の端子構成

チャンネル	端子名	入出力	内容
SPI0	RSPCKA	入出力	クロック入出力
	SSLA0	入出力	スレーブセレクト入出力
	SSLA1~SSLA3	出力	スレーブセレクト出力
	MOSIA	入出力	マスタ送出データ入出力
	MISOA	入出力	スレーブ送出データ入出力
SPI1	RSPCKB	入出力	クロック入出力
	SSLB0	入出力	スレーブ選択入出力
	SSLB1~SSLB3	出力	スレーブ選択出力
	MOSIB	入出力	マスタ送出データ入出力
	MISOB	入出力	スレーブ送出データ入出力

注. 端子名の表示は、SPI0 : 「...A」または「...An」、SPI1 : 「...B」または「...Bn」(n = 0、1、2、3) のように示しています。

33.2 レジスタの説明

33.2.1 SPDR : SPI データレジスタ

Base address: SPIn_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
 SPIn_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	SPD[31:16]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SPD[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	SPD[31:0]	このビットは、SPI 送受信用のデータを格納するバッファとのインタフェースです。	R/W

注. S-TYPE-3、P-TYPE-3

SPDR は、SPI 送受信用のデータを格納するバッファとのインタフェースです。このレジスタにワードでアクセスするとき、SPDR にアクセスします。送信バッファ (SPTX) と受信バッファ (SPRX) は独立したバッファですが、両方とも SPDR レジスタにマッピングされています。図 33.3 に、SPDR レジスタの構成図を示します。




図 33.3 SPDR の構造

32 ビット × 4 段の送信 FIFO と 32 ビット × 4 段の受信 FIFO が用意されています。合計 8 段の FIFO が SPDR の 1 つのアドレスにマッピングされています。送信するデータを SPDR に書き込むと、そのデータは送信バッファ (SPTX_n, n = 0~3) に書き込まれます。

データの受信完了後、受信バッファに受信されたデータが格納されます。オーバーランエラーが発生した場合、受信バッファのデータは更新されません。

(1) バスインタフェース

SPI データレジスタには、32 ビット × 4 段の送信 FIFO と、32 ビット × 4 段の受信 FIFO があります (合計 32 バイト)。32 バイトが SPDR の 4 バイト空間にマッピングされています。送信データは LSB ファーストで書き込みます。受信データは LSB ファーストで格納されます。

SPDR レジスタの書き込み操作と読み出し操作を以下に説明します。

1. 書き込み

送信バッファには、送信バッファ書き込みポインタが用意されています。SPDR レジスタヘータを書き込んだとき、ポインタは自動的に次のバッファに切り替わります。次に、送信バッファのバスインタフェース（書き込み）の構造を示します。




図 33.4 SPDR の構造（書き込み）

送信バッファ（SPTX0～SPTX3）の切り替え順：

SPTX0→SPTX1→SPTX2→SPTX3→SPTX0→SPTX1→...

送信データを送信バッファ（SPTX_n）に書き込む場合、SPI 送信バッファエンプティ割り込みが存在するとき（SPSR.SPTEF = 1）、SPI データコントロールレジスタ 2（SPDCR2.TTRG[1:0]）の送信 FIFO しきい値設定ビットによって指定された送信データフレーム + 1 を書き込みます。送信 FIFO に空の段が存在しない状態で送信バッファ（SPTX_n、n = 0～3）を書き込んでも、バッファ値は更新されません。

2. 読み出し

値は SPDR レジスタを読み出すことによって、受信バッファ（SPRX_n、n = 0～3）または送信バッファ（SPTX_n、n = 0～3）から読み出すことができます。受信バッファの読み出しまたは送信バッファの読み出しは、SPI データコントロールレジスタの SPI 受信データ/送信データ選択ビット（SPDCR.SPRDTD）によって選択できます。

SPDR レジスタは、単独の受信バッファ読み出しポインタおよび送信バッファ読み出しポインタに従って読み出されます。

次に、受信バッファと送信バッファのバスインタフェースの構造（読み出し）を示します。




図 33.5 SPDR の構造（読み出し）

受信バッファを読み出すと、受信バッファ読み出しポインタが次のバッファに自動的に切り替わります。受信バッファ読み出しポインタは、送信バッファ書き込みポインタと同じ順序で切り替わります。

送信バッファ書き込みポインタは SPDR 書き込みアクセス中に更新されますが、送信バッファ読み出しアクセス中には更新されません。送信バッファが読み出される時、SPDR に最後に書き込まれた値を読み出すことができます。

33.2.2 SPDECR : SPI 遅延コントロールレジスタ

Base address: SPIn_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
 SPIn_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x04

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	SPNDL[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	SLNDL[2:0]			—	—	—	—	—	SCKDL[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	SCKDL[2:0]	RSPCK 遅延 0 0 0: 1RSPCK 0 0 1: 2RSPCK 0 1 0: 3RSPCK 0 1 1: 4RSPCK 1 0 0: 5RSPCK 1 0 1: 6RSPCK 1 1 0: 7RSPCK 1 1 1: 8RSPCK	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10:8	SLNDL[2:0]	SSL ネゲート遅延 [マスタモード] 0 0 0: 1RSPCK 0 0 1: 2RSPCK 0 1 0: 3RSPCK 0 1 1: 4RSPCK 1 0 0: 5RSPCK 1 0 1: 6RSPCK 1 1 0: 7RSPCK 1 1 1: 8RSPCK [スレーブモード時の Motorola-SPI の場合] 0 0 0: 1RSPCK その他: 設定禁止 [スレーブモード時の TI-SSP の場合] 0 0 0: 1 TCLK 0 0 1: 2 TCLK 0 1 0: 3 TCLK 0 1 1: 4 TCLK 1 0 0: 5 TCLK 1 0 1: 6 TCLK 1 1 0: 7 TCLK 1 1 1: 8 TCLK	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
18:16	SPNDL[2:0]	SPI 次アクセス遅延 0 0 0: 1RSPCK + 5TCLK 0 0 1: 2RSPCK + 5TCLK 0 1 0: 3RSPCK + 5TCLK 0 1 1: 4RSPCK + 5TCLK 1 0 0: 5RSPCK + 5TCLK 1 0 1: 6RSPCK + 5TCLK 1 1 0: 7RSPCK + 5TCLK 1 1 1: 8RSPCK + 5TCLK	R/W
31:19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

SCKDL[2:0]ビット (RSPCK 遅延)

[Motorola-SPI の場合]

RSPCK 遅延ビット (SCKDL) は、SPI コマンドレジスタ (SPCMD) の SCKDEN ビットが 1 の間、SSL 信号アサート開始から RSPCK が発振するまでの期間 (RSPCK 遅延) を設定するために使用されます。SPI コントロールレジスタ (SPCR) の MSTR ビットおよび SPE ビットが 1 の状態で SCKDL が修正されると、その後の動作は保証されません。

SPI をスレーブモードで使用するには、SCKDL[2:0]ビットを 000b にしてください。

[TI-SSP の場合]

RSPCK 遅延ビット (SCKDL) は、SPI コマンドレジスタ (SPCMD) の SCKDEN ビットが 1 の間、SSL 信号アサート開始から RSPCK が発振するまでの期間 (RSPCK 遅延) を設定するために使用されます。SSL 信号がネゲートされるまでの期間を設定する場合にも使用されます。SPI コントロールレジスタ (SPCR) の MSTR ビットおよび SPE ビットが 1 の状態で SCKDL が修正されると、その後の動作は保証されません。

SPI をスレーブモードで使用するには、SCKDL[2:0]ビットを 000b にしてください。

SLNDL[2:0]ビット (SSL ネゲート遅延)

[Motorola-SPI の場合]

SSL ネゲート遅延ビット (SLNDL) は、SPI コマンドレジスタ (SPCMD) の SLNDEN ビットが 1 の間、マスターモードの SPI がシリアル転送の最終 RSPCK エッジを送信してから SSL 信号をネゲートするまでの期間 (SSL ネゲート遅延) を設定するために使用されます。SPI コントロールレジスタ (SPCR) の MSTR ビットおよび SPE ビットが 1 の状態で SLNDL が修正されると、その後の動作は保証されません。

TI-SSP を除き、SPI をスレーブモードで使用するには、SLNDL[2:0]ビットを 000b にしてください。

[TI-SSP の場合]

SSL ネゲート遅延ビット (SLNDL) は、SPI コマンドレジスタ (SPCMD) の SLNDEN ビットが 1 の間、マスターモードの SPI がシリアル転送の最終 RSPCK エッジを送信してから OE 信号をネゲートするまでの期間 (OE ネゲート遅延) を設定するために使用されます。また、スレーブモードの SPI がシリアル転送の最終 RSPCK エッジを検出してから OE 信号がネゲートされるまでの期間を設定する場合にも使用されます。SPI コントロールレジスタ (SPCR) の SPE ビットが 1 の状態で SLNDL が修正されると、その後の動作は保証されません。

SPNDL[2:0]ビット (SPI 次アクセス遅延)

SPI 次アクセス遅延レジスタ (SPDECR.SPNDL) は、SPI コマンドレジスタ (SPCMD) の SPNDEN ビットが 1 の間、シリアル転送完了後の SSL 信号非アクティブ期間 (次アクセス遅延) を設定するために使用されます。SPI コントロールレジスタ (SPCR) の MSTR ビットおよび SPE ビットが 1 の状態で SPNDL が修正されると、その後の動作は保証されません。

これらのビットは、SPCMD の SPNDEN ビットが 1 のときの次アクセス遅延値を設定するために使用されます。SPI をスレーブモードで使用するには、SPNDL[2:0]ビットを 000b にしてください。

33.2.3 SPCR : SPI コントロールレジスタ

Base address: SPI_n_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
 SPI_n_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x08

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	BPEN	MSTR	TXMD[1:0]	—	—	SPFR F	SPMS	—	—	CENDI E	SPTIE	SPDR ES	SPIIE	SPRIE	SPEIE	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	MODF EN	BFDS	SCKA SE	PTE	—	SPOE	SPPE	—	—	—	—	—	—	—	SPE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SPE	SPI 機能有効 0: SPI 機能は無効 1: SPI 機能は有効	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	SPPE	パリティ許可 0: パリティビットを送信データに付加しません。 受信データのパリティチェックは実行されません。 1: パリティビットを送信データに付加します。 受信データのパリティチェックが実行されます。	R/W
9	SPOE	パリティモード 0: 送受信に偶数パリティが使用されます。 1: 送受信に奇数パリティが使用されます。	R/W
10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11	PTE	パリティ自己診断イネーブル 0: パリティ回路自己診断機能は無効 1: パリティ回路自己診断機能は有効	R/W
12	SCKASE	RSPCK 自動停止機能有効 0: RSPCK 自動停止機能は無効 1: RSPCK 自動停止機能は有効	R/W
13	BFDS	バースト転送フレーム間遅延選択 0: バースト転送時、フレーム間に遅延 (RSPCK 遅延、SSL ネゲート遅延、次アクセス遅延) を挿入する。 1: バースト転送時にフレーム間の遅延を挿入しない。	R/W
14	MODFEN	モードフォルトエラー検出許可 0: モードフォルトエラー検出禁止 1: モードフォルトエラー検出許可	R/W
15	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	SPEIE	SPI エラー割り込み許可 0: SPI エラー割り込み要求を禁止 1: SPI エラー割り込み要求を許可	R/W
17	SPRIE	SPI 受信バッファフル割り込み許可 0: SPI 受信バッファフル割り込み要求を禁止 1: SPI 受信バッファフル割り込み要求を許可	R/W
18	SPIIE	SPI アイドル割り込み許可 0: アイドル割り込み要求禁止 1: アイドル割り込み要求許可	R/W
19	SPDR ES	SPI 受信データレディエラー選択 受信データレディが検出されたとき、生成される割り込み要求を選択します。 0: 受信データフル割り込み 1: エラー割り込み	R/W

ビット	シンボル	機能	R/W
20	SPTIE	SPI 送信バッファエンプティ割り込み許可 0: SPI 送信バッファエンプティ割り込み要求を禁止 1: SPI 送信バッファエンプティ割り込み要求を許可	R/W
21	CENDIE	SPI 通信終了割り込み許可 0: 通信終了割り込み要求無効 1: 通信終了割り込み要求有効	R/W
23:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	SPMS	SPI モード選択 0: SPI 動作 (4 線式) 1: クロック同期式動作 (3 線式)	R/W
25	SPFRF	SPI フレームフォーマット選択 0: Motorola-SPI 1: TI-SSP 注. SPMS = 1 (クロック同期式動作 (3 線式)) のとき、このビットの設定は無効です。	R/W
27:26	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29:28	TXMD[1:0]	通信モード選択 00: 送信/受信 01: 送信のみ その他: 受信のみ	R/W
30	MSTR	SPI マスタ/スレーブモード選択 0: スレーブモード 1: マスタモード	R/W
31	BPEN	同期化回路バイパス機能有効 0: 非バイパス 1: バイパス	R/W

注. S-TYPE-3, P-TYPE-3

SPI コントロールレジスタ (SPCR) は、SPI の動作モードを設定するために使用されます。設定された BPEN、MSTR、TXMD[1:0]、SPFRF、SPMS、MODFEN、BFDS、SCKASE、PTE、SPOE、SPPE ビット値が SPE ビットが 1 のときに変更された場合、以降の動作は保証しません。

SPE ビット (SPI 機能有効)

本ビットは SPI 機能の有効または無効を選択します。このビットを 1 にすると、SPI 機能が有効になります。SPI ステータスレジスタ (SPSR) の MODF フラグが 1 の場合、SPE ビットは 0 にクリアされ、MODF フラグが 0 にクリアされるまで SPE ビットは 1 に設定できません。(「33.3.10. エラー検出」を参照してください。) SPE ビットを 0 に設定すると、SPI 機能が無効になり、このモジュール機能の一部が初期化されます。(「33.3.11. SPI の初期化」を参照してください。)

SPPE ビット (パリティ許可)

パリティ機能の有効/無効を選択します。

SPOE ビット (パリティモード)

偶数パリティまたは奇数パリティを指定します。

偶数パリティモードのとき、パリティビットは 1 の合計 (パリティビット + 送受信キャラクタ) が偶数になるように決定されます。同じように、奇数パリティモードでは、パリティビットは 1 の合計 (パリティビット + 送受信キャラクタ) が奇数になるように決定されます。SPOE ビットは、SPCR の SPPE ビットが 1 の場合のみ有効となります。

PTE ビット (パリティ自己診断イネーブル)

パリティ機能が正常なことを確認するために、パリティ回路の自己診断の有効/無効を選択します。

SCKASE ビット (RSPCK 自動停止機能有効)

RSPCK 自動停止機能の有効/無効を選択します。この機能を有効にした場合、マスタモードでのデータ受信時に、オーバーランエラーが発生する直前に RSPCK クロックが停止します。詳細は、「33.3.10.1. オーバーランエラー」を参照してください。

BFDS ビット (バースト転送フレーム間遅延選択)

バースト転送フレーム間に遅延時間を挿入するかどうかを制御します。

マスタモード (SPCR.MSTR=1) で、SPCMDn.SSLKP ビットが 1 に設定されたフレームで有効です。

本ビットはスレーブモードで 0 に設定してください。送信フレーム間 SSL 遅延制御の使用方法を以下に示します。詳細は、「33.3.12.1. マスタモード動作」を参照してください。

1. 非バースト転送
2. フレーム間遅延ありバースト転送
 - 2-1. 最初のフレームから最後の 1 つ手前のフレームまで
 - 2-2. 最後のフレーム
3. フレーム間遅延なしバースト転送
 - 3-1. 最初のフレームから最後の 1 つ手前のフレームまで
 - 3-2. 最後のフレーム

表 33.3 送信フレーム間 SSL 遅延制御の使用方法 (マスタモード)

	SPCMDn.SSLKP ビット	SPCR.BFDS ビット	SSL 遅延制御レジスタ(注1) (RSPCK クロック遅延、SSL ネゲート遅延、次アクセス遅延)
1	0	0	任意値。RSPCK クロック遅延、SSL ネゲート遅延、次アクセス遅延の設定に従い、各遅延の値を制御可能です。
2-1	1	0	
2-1	0	0	
3-1	1	1	任意値。ただし、遅延は以下の場合のみ挿入されます。 <ul style="list-style-type: none"> ● 最初のフレームの RSPCK クロック遅延 ● 最後のフレームの SSL ネゲート遅延と次アクセス遅延
3-2	0	1	

注 1. 以下のビットの設定値が有効であるかどうかは、SPCMD.SPNDEN ビットの設定値によります。(「33.2.6. SPCMDm : SPI コマンドレジスタ (m = 0~7)」を参照してください。)

SPDECR.SCKDL[2:0]ビット : RSPCK 遅延
 SPDECR.SLNDL[2:0]ビット : SSL ネゲート遅延
 SPDECR.SPNDL[2:0]ビット : 次アクセス遅延

<設定/動作の例> (Motorola SPI、BFDS = 1 の場合)

SPCMD0.SSLKP = 1 → バースト転送 / 0 と 1 の間にフレーム間遅延なし (SSL はアクティブのまま)

SPCMD1.SSLKP = 1 → バースト転送 / 1 と 2 の間にフレーム間遅延なし (SSL はアクティブのまま)

SPCMD2.SSLKP = 1 → バースト転送 / 2 と 3 の間にフレーム間遅延なし (SSL はアクティブのまま)

SPCMD3.SSLKP = 1 → バースト転送 / 3 と 4 の間にフレーム間遅延なし (SSL はアクティブのまま)

SPCMD4.SSLKP = 0 → バースト転送しない。SSL をインアクティブにする。(バースト転送しないため、BFDS への設定は無効です)

SPCMD5.SSLKP = 1 → バースト転送 / 5 と 6 の間にフレーム間遅延なし (SSL はアクティブのまま)

SPCMD6.SSLKP = 1 → バースト転送 / 6 と 7 の間にフレーム間遅延なし (SSL はアクティブのまま)

SPCMD7.SSLKP = 0 → バースト転送しない。SSL をインアクティブにする。(バースト転送しないため、BFDS への設定は無効です)

MODFEN ビット (モードフォルトエラー検出許可)

本ビットはモードフォルトエラーの検出を許可または禁止します。(「33.3.10. エラー検出」を参照してください。)

SPI は MODFEN ビットと MSTR ビットの組み合わせに応じて SSL0 端子の入力または出力方向を決定します。(「33.3.2. SPI 端子の制御」を参照してください。)

SPEIE ビット (SPI エラー割り込み許可)

SPI がモードフォルトエラーまたはアンダーランエラーを検出して SPI ステータスレジスタ (SPSR) の MODF フラグを 1 にした場合、オーバーランエラーを検出して SPSR の OVRF フラグを 1 にした場合、またはパリティエラーを検出して SPSR の PERF フラグを 1 にした場合、SPI エラー割り込み要求を許可または禁止します。(「33.3.10. エラー検出」を参照してください。)

SPRIE ビット (SPI 受信バッファフル割り込み許可)

SPI の受信バッファフル割り込み要求を許可または禁止します。

SPIIE ビット (SPI アイドル割り込み許可)

SPI がアイドル状態を検出して SPI ステータスレジスタ (SPSR) の IDLNF フラグを 0 に設定した後、SPI のアイドル割り込み要求を許可または禁止します。

SPDRES ビット (SPI 受信データレディエラー選択)

受信データレディ検出時 (SPSR.SPDRF = 1)、SPI_i_SPRI (i = 0, 1) 割り込み要求または SPI_i_SPEI (i = 0, 1) 割り込み要求のどちらを使用するかを選択します。

SPTIE ビット (SPI 送信バッファエンpty割り込み許可)

SPI の送信バッファエンpty割り込み要求を許可または禁止します。

送信開始時の送信バッファエンpty割り込み要求は、SPTIE ビットが 1 に設定されたとき以降に SPE ビットを同時に 1 に設定することによって生成されます。SPTIE ビットが 1 のときは、SPI 関数が無効 (SPE ビットが 0) でも送信バッファエンpty割り込みが生成されることに注意してください。

CENDIE ビット (SPI 通信終了割り込み許可)

通信終了割り込み要求の発生を制御します。

SPMS ビット (SPI モード選択)

SPI 動作 (4 線式) またはクロック同期式動作 (3 線式) を選択します。

クロック同期式動作は、SSL 端子を使用せず、RSPCK、MOSI、MISO の 3 本の端子を用いて通信を行います。SPMS が 1 (クロック同期式動作 (3 線式)) のとき、SPFRF ビットの設定は無効です。

クロック同期式動作をマスタモード (SPCR.MSTR = 1) で実行するには、SPI コマンドレジスタ (SPCMD) の CPHA ビットを 0 または 1 にしてください。クロック同期式動作をスレーブモード (SPCR.MSTR = 0) で実行するには、CPHA ビットを 1 にしてください。このビットが 0 のとき、クロック同期式動作をスレーブモード (SPCR.MSTR = 0) で行う場合、その後の動作は保証されません。

SPI コントロールレジスタ (SPCR) の MSTR ビット、TXMD[1:0] ビット、SPFRF ビット、SPMS ビットの設定に応じた通信ステータスは、次のようになります。

表 33.4 SPI 通信ステータス (1/2)

SPCR.MSTR	SPCR.TXMD[1]	SPCR.TXMD[0]	SPCR.SPFRF	SPCR.SPMS	通信ステータス	通信ステータス番号
1	0	0	0	0	送信/受信マスタ/Motorola SPI/SPI 動作 (4 線式)	1-(1)
1	0	0	1	0	送信/受信マスタ/TI-SSP/SPI 動作 (4 線式)	1-(2)
1	0	0	—	1	送信/受信マスタ/クロック同期式動作 (3 線式)	1-(3)
1	0	1	0	0	送信のみマスタ/Motorola SPI/SPI 動作 (4 線式)	1-(4)
1	0	1	1	0	送信のみマスタ/TI-SSP/SPI 動作 (4 線式)	1-(5)
1	0	1	—	1	送信のみマスタ/クロック同期式動作 (3 線式)	1-(6)
1	1	—	0	0	受信のみマスタ/Motorola SPI/SPI 動作 (4 線式)	1-(7)
1	1	—	1	0	受信のみマスタ/TI-SSP/SPI 動作 (4 線式)	1-(8)
1	1	—	—	1	受信のみマスタ/クロック同期式動作 (3 線式)	1-(9)
0	0	0	0	0	送信/受信スレーブ/Motorola SPI/SPI 動作 (4 線式) (デフォルト)	0-(1)
0	0	0	1	0	送信/受信スレーブ/TI-SSP/SPI 動作 (4 線式)	0-(2)
0	0	0	—	1	送信/受信スレーブ/クロック同期式動作 (3 線式)	0-(3)
0	0	1	0	0	送信のみスレーブ/Motorola SPI/SPI 動作 (4 線式)	0-(4)
0	0	1	1	0	送信のみスレーブ/TI-SSP/SPI 動作 (4 線式)	0-(5)
0	0	1	—	1	送信のみスレーブ/クロック同期式動作 (3 線式)	0-(6)

表 33.4 SPI 通信ステータス (2/2)

SPCR.MSTR	SPCR.TXMD[1]	SPCR.TXMD[0]	SPCR.SPFRF	SPCR.SPMS	通信ステータス	通信ステータス番号
0	1	—	0	0	受信のみスレーブ/Motorola SPI/SPI 動作 (4 線式)	0-(7)
0	1	—	1	0	受信のみスレーブ/TI-SSP/SPI 動作 (4 線式)	0-(8)
0	1	—	—	1	受信のみスレーブ/クロック同期式動作 (3 線式)	0-(9)

SPFRF ビット (SPI フレームフォーマット選択)

本ビットは通信プロトコルを選択します。

SPI 端子のフォーマット (RSPCK、SSL0~7) は、設定された通信プロトコルに応じて設定できます。

SPMS が 1 (クロック同期式動作 (3 線式)) の場合、SSL が使用されないため、このビットは無効です。

TXMD[1:0]ビット (通信モード選択)

送信/受信、送信のみ、受信のみのシリアル通信を選択します。

通信用の TXMD[1:0]が 01 に設定されているとき、受信せずに送信のみが実行されます。

通信用の TXMD[1]が 1 に設定されているとき、送信せずに受信のみが実行されます。

通信用の TXMD[1:0]が 01 に設定されているとき、受信バッファフル割り込み要求は使用できません。

通信用の TXMD[1]が 1 に設定されているとき、送信バッファエンプティ割り込み要求は使用できません。

(「33.3.6. 通信動作モード」を参照してください。)

MSTR ビット (SPI マスタ/スレーブモード選択)

本ビットは SPI のマスタモードまたはスレーブモードを選択します。SPI は、MSTR ビットの設定に応じて、端子 RSPCK、MOSI、MISO、および SSL1~SSL3 の入力/出力方向を決定します。

BPEN ビット (同期化回路バイパス機能有効)

本ビットは同期化回路バイパス機能の有効または無効を選択します。バスクロック (PCLK) が動作クロック (TCLK) としても使用される場合、本ビットを 1 にしてください。図 33.2 を参照してください。

33.2.4 SPCR2 : SPI コントロールレジスタ 2

Base address: SPln_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
SPln_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	MOIFE	MOIFV	—	—	SPLP2	SPLP
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SPDRC[7:0]								RMST TG	RMED TG	—	RMFM[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	RMFM[4:0]	マスタ受信時専用のフレーム処理回数設定 マスタ受信時のみ、受信フレーム数の調整が可能です 0x00: この機能は未使用(注1) 0x01: 1つの受信フレームを処理した後、自動的に通信を停止 ⋮ 0x1F: 31の受信フレームを処理した後、自動的に通信を停止	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
6	RMEDTG	マスタ受信時専用の終了トリガ 1: 受信終了 (マスタ受信時のみ書き込み可能) 読むと常に0が読めます	W
7	RMSTTG	マスタ受信時専用の開始トリガ 1: 受信開始 (マスタ受信時のみ書き込み可能) 読むと常に0が読めます	W
15:8	SPDRC[7:0]	SPI 受信データ準備検出調整 0x00: 受信データ準備検出機能を禁止 0x01: 受信データ準備判定を 1 TCLK 後に実行 ⋮ 0xFF: 受信データ準備判定を 255 TCLK 後に実行	R/W
16	SPLP	SPI ループバック 0: 通常モード 1: ループバックモード (送信データの反転 = 受信データ)	R/W
17	SPLP2	SPI ループバック 2 0: 通常モード 1: ループバックモード (送信データ = 受信データ)	R/W
19:18	—	読むと0が読めます。書く場合、0としてください。	R/W
20	MOIFV	MOSI アイドル固定値 0: MOSI アイドルの固定値 = 0 1: MOSI アイドルの固定値 = 1	R/W
21	MOIFE	MOSI アイドル固定値許可 0: MOSI 出力値は前回転送の採集データ 1: MOSI 出力値は設定された MOIFV ビットの値	R/W
31:22	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. 「33.3.12.1. マスタモード動作」のソフトウェア処理手順を参照してください。

RMFM[4:0]ビット (マスタ受信時専用のフレーム処理回数設定)

マスタ受信専用で動作時のみ、受信フレーム数の調整が可能です。マスタモード (SPCR.MSTR = 1) および通信動作モード選択ビット (SPCR.TXMD [1:0]) が 10b のときのみ有効です。

マスタモード受信のスタートビットのみ、受信開始後にこのビットに設定された値に従ってフレーム処理を開始した後、自動的に通信を停止します。

SPI コントロールレジスタ (SPCR) の SPE ビットが 1 のときに RMFM[4:0]ビットを書き換えた場合、その後の動作は保証されません。

RMEDTG ビット (マスタ受信時専用の終了トリガ)

このビットは、マスタ受信専用のときに受信を終了するために使用します。マスタモード (SPCR.MSTR = 1) および通信モード選択ビット (SPCR.TXMD [1:0]) が 10b のときのみ有効です。

RMSTTG ビット (マスタ受信時専用の開始トリガ)

このビットは、マスタ受信専用のときに受信を開始するために使用します。マスタモード (SPCR.MSTR = 1) および通信モード選択ビット (SPCR.TXMD [1:0]) が 10b のときのみ有効です。

受信中にこのビットを 1 にすることは受け付けられません。受信が完了した後に再度書き込んでください。

SPDRC[7:0]ビット (SPI 受信データ準備検出調整)

受信データ準備検出機能を禁止できます。使用中の場合は、検出までの期間を 1~255 TCLK に設定できます。

SPDRC [7:0]ビットに設定された値を使用して、SPDRF フラグを 1 にします。詳細は、「33.2.9. SPSR : SPI ステータスレジスタ」で SPDRF の説明を参照してください。

SPE ビットが 1 のときに設定値を変更すると、その後の動作が保証されなくなります。

SPLP ビット (SPI ループバック)

SPLP ビットを 1 にすると、SPI は MISO 端子とシフトレジスタ間の経路を遮断するか (SPI コントロールレジスタの MSTR ビットが 1 の場合) または MOSI 端子とシフトレジスタ間の経路を遮断し、シフトレジスタの入力経路値を反転させてから、経路を出力経路に接続します (SPI コントロールレジスタの MSTR ビットが 0 の場合) (ループバックモード)。

SPLP2 ビット (SPI ループバック 2)

SPLP2 ビットを 1 にすると、SPI は MISO 端子とシフトレジスタ間の経路を遮断するか (SPI コントロールレジスタの MSTR ビットが 1 の場合) または MOSI 端子とシフトレジスタ間の経路を遮断し、シフトレジスタの入力経路値を反転させずに経路を出力経路に接続します (SPI コントロールレジスタの MSTR ビットが 0 の場合) (ループバックモード)。本ビットと SPLP ビットがともに 1 の場合、本ビットの設定が優先します。

MOIFV ビット (MOSI アイドル固定値)

マスタモードで MOIFE ビットが 1 の場合、本ビットを使用して SSL ネゲート期間 (バースト転送における SSL 保持期間を含む) における MOSI 端子の出力値を選択します。

SPI コントロールレジスタ (SPCR) の SPE ビットが 1 の状態で本ビットを変更した場合、その後の動作は保証されません。

MOIFE ビット (MOSI アイドル固定値許可)

本ビットを使用して、マスタモードの SPI が SSL ネゲート期間 (バースト転送における SSL 保持期間を含む) における MOSI 出力値を固定します。MOIFE ビットが 0 の場合、SPI は SSL ネゲート期間における前回のシリアル転送の最終データを MOSI に出力します。MOIFE ビットが 1 の場合、SPI は MOIFV ビットの固定値を MOSI に出力します。

SPI コントロールレジスタ (SPCR) の SPE ビットが 1 の状態で本ビットを変更した場合、その後の動作は保証されません。

33.2.5 SPCR3 : SPI コントロールレジスタ 3

Base address: SPI_n_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
 SPI_n_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	SPSLN[2:0]		—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SPBR[7:0]							—	—	—	—	SSL3P	SSL2P	SSL1P	SSL0P	
Value after reset:	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SSL0P	SSL0 端子の信号極性 [Motorola-SPI の場合] 0: SSL0 信号がアクティブ Low 1: SSL0 信号がアクティブ High [TI-SSP の場合] 0: SSL0 信号がアクティブ High 1: SSL0 信号がアクティブ Low	R/W
1	SSL1P	SSL1 端子の信号極性 [Motorola-SPI の場合] 0: SSL1 信号がアクティブ Low 1: SSL1 信号がアクティブ High [TI-SSP の場合] 0: SSL1 信号がアクティブ High 1: SSL1 信号がアクティブ Low	R/W

ビット	シンボル	機能	R/W
2	SSL2P	SSL2 端子の信号極性 [Motorola-SPI の場合] 0: SSL2 信号がアクティブ Low 1: SSL2 信号がアクティブ High [TI-SSP の場合] 0: SSL2 信号がアクティブ High 1: SSL2 信号がアクティブ Low	R/W
3	SSL3P	SSL3 端子の信号極性 [Motorola-SPI の場合] 0: SSL3 信号がアクティブ Low 1: SSL3 信号がアクティブ High [TI-SSP の場合] 0: SSL3 信号がアクティブ High 1: SSL3 信号がアクティブ Low	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	SPBR[7:0]	SPI ビットレート	R/W
23:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
26:24	SPSLN[2:0]	SPI シーケンス長 0 0 0: シーケンス長 1 (SPCMDn, n = 0 → 0 → ...) 0 0 1: シーケンス長 2 (SPCMDn, n = 0 → 1 → 0 → ...) 0 1 0: シーケンス長 3 (SPCMDn, n = 0 → 1 → 2 → 0 → ...) 0 1 1: シーケンス長 4 (SPCMDn, n = 0 → 1 → 2 → 3 → 0 → ...) 1 0 0: シーケンス長 5 (SPCMDn, n = 0 → 1 → 2 → 3 → 4 → 0 → ...) 1 0 1: シーケンス長 6 (SPCMDn, n = 0 → 1 → 2 → 3 → 4 → 5 → 0 → ...) 1 1 0: シーケンス長 7 (SPCMDn, n = 0 → 1 → 2 → 3 → 4 → 5 → 6 → 0 → ...) 1 1 1: シーケンス長 8 (SPCMDn, n = 0 → 1 → 2 → 3 → 4 → 5 → 6 → 7 → 0 → ...)	R/W
31:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

SSLiP ビット (SSL 信号極性ビット)

SSL 信号の極性を指定するビットです。SSLiP ビット (i = 0~3) の設定値は、SSLi 信号のアクティブ極性を示します。

SPI コントロールレジスタ (SPCR) の SPE ビットが 1 の状態でいずれかの SSLiP ビットを変更した場合、その後の動作は保証されません。

注. SSL0 は SSL1~SSL3 と異なります。スレーブまたはマルチマスタの場合は、入力として機能します。

詳細は、「33.3.3.2. シングルマスタとシングルスレーブ (MCU はスレーブ)」、および「33.3.3.5. マルチマスタとマルチスレーブ (MCU はマスタ)」を参照してください。

SPBR[7:0]ビット (SPI ビットレート)

SPI ビットレートビット (SPBR) は、マスタモード時のビットレートの設定に使用されます。SPI コントロールレジスタ (SPCR) の MSTR ビットが 1 の状態で SPBR が修正されると、その後の動作は保証されません。

SPI をスレーブモードで使用するときは、SPCMD.BRDV 設定にかかわらず、ビットレートは入力クロックのビットレートに依存します。(電気的特性を満たすビットレートを指定してください。)

ビットレートは、SPBR の設定値と、SPI コマンドレジスタ (SPCMD0~SPCMD7) の BRDV[1:0]ビットの設定値の組み合わせで決まります。

ビットレートは以下の式で計算されます。n は SPBR の設定値 (0~255)、N は BRDV[1:0]ビットの設定値 (0~3) です。

$$\text{ビットレート} = \frac{f(\text{TCLK})}{2 \times (n+1) \times 2^N}$$

以下の表に、ビットレートと SPBR および BRDV[1:0]の設定値との対応の例を示します。

表 33.5 ビットレートと設定値の対応 (例)

SPBR 値 (n)	BRDV 値 (N)	分周比	ビットレート				
			TCLK = 32 MHz	TCLK = 36 MHz	TCLK = 40 MHz	TCLK = 50 MHz	TCLK = 120 MHz
0	0	2	16.0 Mbps	18.0 Mbps	20.0 Mbps	25.0 Mbps	60.0 Mbps
1	0	4	8.00 Mbps	9.00 Mbps	10.0 Mbps	12.5 Mbps	30.0 Mbps
2	0	6	5.33 Mbps	6.00 Mbps	6.67 Mbps	8.33 Mbps	20.0 Mbps
3	0	8	4.00 Mbps	4.50 Mbps	5.00 Mbps	6.25 Mbps	15.0 Mbps
4	0	10	3.20 Mbps	3.60 Mbps	4.00 Mbps	5.00 Mbps	12.0 Mbps
5	0	12	2.67 Mbps	3.00 Mbps	3.33 Mbps	4.16 Mbps	10.0 Mbps
5	1	24	1.33 Mbps	1.50 Mbps	1.67 Mbps	2.08 Mbps	5.0 Mbps
5	2	48	677 kbps	750 kbps	833 kbps	1.04 Mbps	2.5 Mbps
5	3	96	333 kbps	375 kbps	417 kbps	521 kbps	1.25 Mbps
255	3	4096	7.81 kbps	8.80 kbps	9.78 kbps	12.2 kbps	29.3 kbps

SPSLN[2:0]ビット (SPI シーケンス長)

本ビットは、マスタモードの SPI がシーケンス動作を行う際のシーケンス長の設定に使用されます。マスタモード時の SPI は、SPSLN[2:0]ビットで指定されたシーケンス長に応じて、参照する SPI コマンドレジスタ 0~7 (SPCMD0~SPCMD7) および参照順序を変更します。詳細は、「[33.3.13.1. マスタモード動作](#)」を参照してください。

スレーブモード時の SPI は常に SPCMD0 を参照します。

33.2.6 SPCMDm : SPI コマンドレジスタ (m = 0~7)

Base address: SPln_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
SPln_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x14 + 0x04 × m

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	SSLA[2:0]			—	—	—	SPB[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SCKD EN	SLND EN	SPND EN	LSBF	—	—	—	—	SSLK P	—	—	—	BRDV[1:0]		CPOL	CPHA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CPHA	RSPCK 位相 0: データが奇数エッジでサンプリングされ、偶数エッジで変更される 1: データが奇数エッジで変更され、偶数エッジでサンプリングされる	R/W
1	CPOL	RSPCK 極性 0: アイドル状態の RSPCK が 0 1: アイドル状態の RSPCK が 1	R/W
3:2	BRDV[1:0]	ビットレート分周 0 0: 基本ビットレート 0 1: 基本ビットレートの 2 分周 1 0: 基本ビットレートの 4 分周 1 1: 基本ビットレートの 8 分周	R/W
6:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
7	SSLKP	SSL 信号レベル保持 0: すべての SSL 信号が送信終了後にネゲートされる 1: SSL 信号レベルは、送信終了後に次のアクセスが開始するまで保持される	R/W
11:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	LSBF	SPI LSB ファースト 0: MSB ファースト 1: LSB ファースト	R/W
13	SPNDEN	SPI 次アクセス遅延許可 0: 次アクセス遅延は 1RSPCK + 5TCLK 1: 次アクセス遅延は SPI 次アクセス遅延の設定値 (SPDECR.SPNDL)	R/W
14	SLNDEN	SSL ネゲート遅延設定許可 0: [マスタ] SSL ネゲート遅延は 1RSPCK。 [TI-SSP のスレーブ] SSL ネゲート遅延は 1TCLK 1: SSL ネゲート遅延はスレーブ選択ネゲート遅延の設定値 (SPDECR.SLNDL)	R/W
15	SCKDEN	RSPCK 遅延設定許可 [Motorola-SPI の場合] 0: RSPCK 遅延は 1 RSPCK 1: RSPCK 遅延は RSPCK 遅延の設定値 (SPDECR.SCKDL) [TI-SSP の場合] 0: RSPCK 遅延は 0 RSPCK 1: RSPCK 遅延は RSPCK 遅延の設定値 (SPDECR.SCKDL)	R/W
20:16	SPB[4:0]	SPI データ長 0x00~0x02: 設定禁止 0x03: 4 ビット 0x04: 5 ビット 0x05: 6 ビット ⋮ 0x1E: 31 ビット 0x1F: 32 ビット	R/W
23:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
26:24	SSLA[2:0]	SSL 信号アサート 0 0 0: SSL0 0 0 1: SSL1 0 1 0: SSL2 0 1 1: SSL3 その他: 設定禁止	R/W
31:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

SPI には、マスタモードの SPI に対して転送フォーマットを設定するために使用される 8 つの SPI コマンドレジスタ (SPCMD0~SPCMD7) があります。さらに、SPCMD0 の一部のビットは、スレーブモードの SPI に対して転送フォーマットを設定するために使用されます。マスタモードの SPI は、SPI コントロールレジスタ 3 (SPCR3) の SPSLN[2:0] ビットの設定に従って、SPCMD0 から SPCMD7 をシーケンシャルに参照し、参照した SPCMD に指定されているシリアル転送を実行します。

送信バッファがエンプティのとき (次の転送データが設定されていないとき)、SPI は SPCMD を参照することによって送信されるデータを設定する前に SPCMD レジスタを設定します。

マスタモードの SPI によって参照される SPCMD は、SPI ステータスレジスタ (SPSR) の SPCP[2:0] ビットによって指定されます。スレーブモードで SPI が有効 (SPCR.SPE = 1) な状態で SPCMD0 が修正されると、その後の動作は保証されません。

CPHA ビット (RSPCK 位相)

このビットはマスタモード/スレーブモードの SPI の RSPCK 位相を設定するために使用されます。SPI モジュール間のデータ通信を実行するには、同じ RSPCK 位相を両方のモジュールに対して設定する必要があります。

SPCR.SPMS = 0 および SPCR.SPFRF = 1 の場合 (TI SSP モード)、CPHA = 0 の設定は無効です。

CPOL ビット (RSPCK 極性)

このビットはマスタモード/スレーブモードの SPI の RSPCK 極性を設定するために使用されます。SPI モジュール間のデータ通信を実行するには、同じ RSPCK 極性を両方のモジュールに対して設定する必要があります。

BRDV[1:0]ビット (ビットレート分周)

このレジスタは、BRDV[1:0]ビットの設定値と SPI ビットレートレジスタ (SPCR3.SPBR) の組み合わせでビットレートを決定するために使用されます。設定した SPBR 値は、ベースとなるビットレートを決定します。設定された BRDV[1:0]ビット値は、分周なし、2 分周、4 分周、8 分周のベースのビットレートを選択するために使用されます。SPCMD0~SPCMD7 により、さまざまな BRDV[1:0]値の設定が有効です。これにより、コマンドごとに異なるビットレートでシリアル転送を実行できます。

SSLKP ビット (SSL 信号レベル保持)

このビットは、マスタモードの SPI がシリアル転送する場合に、現コマンドに対応する SSL ネゲートタイミングから次コマンドに対応する SSL アサーションタイミングの間、現コマンドの SSL 信号レベルを保持するか、ネゲートするかを設定するために使用されます。このビットを 1 に設定すると、SPI 動作マスタモードのバースト転送が可能になります。詳細は、「[33.3.12.1. マスタモード動作](#)」を参照してください。

SPI をスレーブモードで使用するためには、SSLKP ビットを 0 にしてください。

LSBF ビット (SPI LSB ファースト)

このビットは、マスタモード/スレーブモードの SPI のデータフォーマットを、MSB ファーストにするか LSB ファーストにするかを設定するために使用されます。

SPNDEN ビット (SPI 次アクセス遅延許可)

このビットは、マスタモードの SPI がシリアル転送を終了して SSL 信号を非アクティブにしてから、次アクセスの SSL 信号アサートが可能にするまでの期間 (次アクセス遅延) を設定するために使用されます。SPNDEN ビットが 0 のとき、SPI は次アクセス遅延を $1RSPCK + 5TCLK$ に設定します。SPNDEN ビットが 1 のとき、SPI は SPI 次アクセス遅延レジスタ (SPDECR.SPNDL) 設定に応じて次アクセス遅延を挿入します。

SPI をスレーブモードで使用するためには、SPNDEN ビットを 0 にしてください。

SLNDEN ビット (SSL ネゲート遅延設定許可)

[Motorola-SPI の場合]

このビットは、マスタモードの SPI が RSPCK の発振を停止してから SSL 信号を非アクティブにするまでの期間 (SSL ネゲート遅延) を設定するために使用されます。SLNDEN ビットが 0 のとき、SPI は SSL ネゲート遅延を $1RSPCK$ に設定します。SLNDEN ビットが 1 のとき、SPI はスレーブ選択ネゲート遅延レジスタ (SPDECR.SLNDL) 設定に応じて、RSPCK 遅延で SSL 信号をネゲートします。

SPI をスレーブモードで使用するためには、SLNDEN ビットを 0 にしてください。

[TI-SSP の場合]

このビットは、マスタモード SPI が RSPCK の発振を停止してから OE 信号を非アクティブ化するまでの期間、またはスレーブモード SPI が RSPCK の最終エッジを検出してから OE 信号をネゲートするまでの期間を設定するために使用されます。SLNDEN ビットが 0 のとき、SSL ネゲート遅延はマスタモードでは $1RSPCK$ で、スレーブモードでは $1TCLK$ です。SLNDEN ビットが 1 のとき、SPI はスレーブ選択ネゲート遅延レジスタ (SPDECR.SLNDL) 設定に応じて、RSPCK 遅延で SSL 信号をネゲートします。

SPI を TI SSP 設定以外のスレーブモードで使用する場合は、SLNDEN ビットを 0 にしてください。

SCKDEN ビット (RSPCK 遅延設定許可)

[Motorola-SPI の場合]

このビットは、マスタモードの SPI が SSL 信号をアクティブにしてから、RSPCK を発振するまでの期間 (RSPCK 遅延) を設定するために使用されます。SCKDEN ビットが 0 のとき、SPI は RSPCK 遅延を $1RSPCK$ に設定します。SCKDEN ビットが 1 のとき、SPI は RSPCK 遅延レジスタ (SPDECR.SCKDL) 設定に応じて、RSPCK 遅延で RSPCK 発振を開始します。

SPI をスレーブモードで使用するためには、SCKDEN ビットを 0 にしてください。

[TI-SSP の場合]

このビットは、マスタモードの SPI によって、SSL 信号のアサートの開始から RSPCK 発振までの期間 (RSPCK 遅延)、および SSL 信号のネゲートまでの期間を設定します。SCKDEN ビットが 0 のとき、SPI は RSPCK 遅延を設定しません。SCKDEN ビットが 1 のとき、SPI は RSPCK 遅延レジスタ (SPDECR.SPCKDL) 設定に応じて、RSPCK 遅延で RSPCK 発振を開始します。

SPI をスレーブモードで使用するためには、SCKDEN ビットを 0 にしてください。

SPB[4:0]ビット (SPI データ長)

これらのビットはマスタモード/スレーブモードの SPI の転送データ長を設定するために使用されます。

SSLA[2:0]ビット (SSL 信号アサート)

これらのビットは、シリアル転送を実行するために、マスタモードで SPI の SSL 信号アサートを制御するために使用されます。設定された SSLA[2:0]ビット値は、SSL3 から SSL0 の信号のアサートを制御します。SSL 信号がアサートされたときの信号極性は、SPI スレーブ選択極性レジスタ (SPCR3.SSLiP) の設定値によって異なります。マルチマスタモードで SSLA[2:0]ビットを 000b にした場合、全 SSL 信号がネゲート状態でシリアル転送が実行されます (SSL0 端子が入力になるためです)。

SPI をスレーブモードで使用するためには、SSLA[2:0]を 000b にしてください。

33.2.7 SPDCR : SPI データコントロールレジスタ

Base address: SPIn_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
 SPIn_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x40

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	SPFC[1:0]	—	—	—	SINV	SPRD TD	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BYSW	バイトスワップ動作モード選択 0: バイトスワップ OFF 1: バイトスワップ ON	R/W
2:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	SPRDTD	SPI 受信データ/送信データ選択 0: SPDR が受信バッファを読み出し 1: SPDR が送信バッファを読み出し	R/W
4	SINV	シリアルデータ反転ビット 0: シリアルデータ反転なし 1: シリアルデータ反転あり	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:8	SPFC[1:0]	フレーム数 00: 1 フレーム 01: 2 フレーム 10: 3 フレーム 11: 4 フレーム	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 S-TYPE-3, P-TYPE-3

SPI データコントロールレジスタ (SPDCR) はデータフォーマットを制御します。

SPE ビットが 1 のときにこのレジスタ設定値を変更すると、その後の動作が保証されなくなります。

BYSW ビット (バイトスワップ動作モード選択)

本ビットは、送受信データのバイト単位スワップの設定をする設定ビットです。バイトスワップ後のデータは、指定のデータ長だけ異なります (SPCMD.SPB[4:0]の設定)。

バイトスワップ時、データ長 (SPB[4:0]ビットの設定) は 32 ビットか 16 ビットでなければなりません。他のデータ長 (すなわち 4~15、17~31 ビット長) のケースでは、バイトスワップ動作は保証されません。32 ビットまたは 16 ビットのデータ長でスワッピングを行った場合、その前後のデータ配列については「33.3.4.3. バイトスワップ送信」と「33.3.4.4. バイトスワップ受信」を参照してください。

パリティ機能を有効に設定すると、動作は保証されません。

SPRDTD ビット (SPI 受信データ/送信データ選択)

このビットは、受信バッファまたは送信バッファのどちらから SPI データレジスタ (SPDR) の値を読み出すかを選択するために使用します。

送信バッファから読み出す場合は、直前に SPDR に書き込まれた値が読み出されます。

SINV ビット (シリアルデータ反転ビット)

本ビットは、送信データと受信データの反転に使用します。

SINV ビットが 1 に設定されると、送信バッファ (SPTX) データは送信データと受信データを反転するために反転されます。それから、反転したデータを受信バッファに格納します。パリティビットは、反転した送受信データに対応した値になります。

SPFC[1:0]ビット (フレーム数)

スレーブ受信専用モードで CENDF フラグをセットする条件のために使用します。

CENDF フラグ設定条件の詳細については、「33.2.9. SPSR : SPI ステータスレジスタ」を参照してください。

このビットはスレーブ受信専用モード以外では無効です。

33.2.8 SPDCR2 : SPI データコントロールレジスタ 2

Base address: SPIn_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
SPIn_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x44

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TTRG[1:0]	—	—	—	—	—	—	—	RTRG[1:0]	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	RTRG[1:0]	受信 FIFO スレッシュホールド設定 00: スレッシュホールド 0 01: スレッシュホールド 1 10: スレッシュホールド 2 11: スレッシュホールド 3	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:8	TTRG[1:0]	送信 FIFO スレッシュホールド設定 00: スレッシュホールド 0 01: スレッシュホールド 1 10: スレッシュホールド 2 11: スレッシュホールド 3	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

SPI データコントロールレジスタ 2 (SPDCR2) は FIFO スレッシュホールドを制御します。SPE ビットが 1 のときにこのレジスタ設定値を変更すると、その後の動作は保証されません。

RTRG[1:0]ビット (受信 FIFO スレッシュホールド設定)

受信 FIFO のスレッシュホールドを設定します。

受信 FIFO に格納されたデータの数が RTRG[1:0]によって設定されたフレーム数より大きい場合は、受信バッファフルフラグがセットされます。

TTRG[1:0]ビット (送信 FIFO スレッシュホールド設定)

送信 FIFO のスレッシュホールドを設定します。

送信 FIFO 内の空の段数が TTRG[1:0]に設定されたフレーム数より大きい場合は、送信バッファエンptyフラグがセットされます。

33.2.9 SPSR : SPI ステータスレジスタ

Base address: SPIn_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
 SPIn_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x50

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	SPRF	CEND F	SPTF F	UDRF	PERF	MODF	IDLNF	OVRF	SPDR F	—	—	—	—	—	—	—
Value after reset:	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	SPECM[2:0]		—	SPCP[2:0]		—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R
10:8	SPCP[2:0]	SPI コマンドポイント 0 0 0: SPCMD0 0 0 1: SPCMD1 0 1 0: SPCMD2 0 1 1: SPCMD3 1 0 0: SPCMD4 1 0 1: SPCMD5 1 1 0: SPCMD6 1 1 1: SPCMD7	R
11	—	読むと 0 が読めます。書く場合、0 としてください。	R
14:12	SPECM[2:0]	SPI エラーコマンド 0 0 0: SPCMD0 0 0 1: SPCMD1 0 1 0: SPCMD2 0 1 1: SPCMD3 1 0 0: SPCMD4 1 0 1: SPCMD5 1 1 0: SPCMD6 1 1 1: SPCMD7	R
22:15	—	読むと 0 が読めます。書く場合、0 としてください。	R
23	SPDRF	SPI 受信データレディフラグ 0: 受信データレディ未検出 1: 受信データレディ検出	R
24	OVRF	オーバーランエラーフラグ 0: オーバーランエラーなし 1: オーバーランエラーあり	R

ビット	シンボル	機能	R/W
25	IDLNF	SPI アイドルフラグ 0: SPI がアイドル状態 1: SPI が転送状態	R
26	MODF	モードフォルトエラーフラグ 0: モードフォルトエラーもアンダーランエラーもなし 1: モードフォルトエラーまたはアンダーランエラーあり	R
27	PERF	パリティエラーフラグ 0: パリティエラーなし 1: パリティエラーあり	R
28	UDRF	アンダーランエラーフラグ 0: MODF = 0 のときは、モードフォルトエラーもアンダーランエラーもなし MODF = 1 のときは、モードフォルトエラーあり 1: MODF = 0 のときは、モードフォルトエラーもアンダーランエラーもなし MODF = 1 のときは、アンダーランエラーあり	R
29	SPTEF	SPI 送信バッファエンプティフラグ 0: 送信 FIFO 内の空の段数 ≤ SPDCR2.TTRG に設定された値 1: 送信 FIFO 内の空の段数 > SPDCR2.TTRG に設定された値	R
30	CENDF	通信終了フラグ 0: SPI 通信なし、または通信中 1: SPI 通信終了	R
31	SPRF	SPI 受信バッファフルフラグ 0: 受信 FIFO 内に格納されているデータ数 ≤ SPDCR2.RTRG ビットにより設定されたフレーム数 1: 受信 FIFO 内に格納されているデータ数 > SPDCR2.RTRG ビットにより設定されたフレーム数	R

注: S-TYPE-3, P-TYPE-3

SPI ステータスレジスタ (SPSR) は、SPI の動作ステータスを示すフラグを格納します。

SPCP[2:0]ビット (SPI コマンドポインタ)

これらのビットは、SPI シーケンス制御の最新ポインタによって示される SPI コマンドレジスタ 0~7 (SPCMD0~SPCMD7) を示します。SPI シーケンス制御の詳細については、「[33.3.13.1. マスタモード動作](#)」を参照してください。

SPECM[2:0]ビット (SPI エラーコマンド)

これらのビットは、SPI シーケンス制御でエラーが検出されたときに SPI シーケンス制御のコマンドポインタ (SPCP[2:0]ビット) によって示される、SPI コマンドレジスタ 0~7 (SPCMD0~SPCMD7) を示します。SPI は、エラー検出時のみ SPECM[2:0]ビットの値を更新します。エラーがないときは (SPSR の OVRF、MODF、および PERF フラグが 0)、SPECM[2:0]ビットの値に意味はありません。SPI のエラー検出機能については、「[33.3.10. エラー検出](#)」を参照してください。SPI のシーケンス制御については、「[33.3.13.1. マスタモード動作](#)」を参照してください。

SPDRF ビット (SPI 受信データレディフラグ)

通信時に (SPCR.SPE = 1)、「受信 FIFO 内のデータ数 ≤ 受信 FIFO 閾値」の状態が一定の時間が経過したことを示します。

受信動作が行われなときは (SPCR.TXMD[1:0] = 01b)、このビットが 0 に設定されます。

[1 になる条件]

次の 2 つの条件がすべて満たされたとき

- SPCR2.SPDRC[7:0] ≠ 0x00
- 受信 FIFO への書き込み後に、「受信 FIFO に格納されたデータ数 ≤ 受信 FIFO 閾値」の条件が満たされ、かつ SPDRC[7:0]に設定された値が経過したとき

[0 になる条件]

- SPSRC.SPDRFC ビットに 1 を書いたとき

OVRF ビット (オーバーランエラーフラグ)

本フラグは、オーバーランエラーの有無を示します。マスタモード (SPCR.MSTR = 1) で RSPCK クロック自動停止機能が有効になっている場合 (SPCR.SCKASE = 1) オーバーランエラーは発生しないので、このフラグが 1 になることはありません。詳細は、「[33.3.10.1. オーバーランエラー](#)」を参照してください。

[1 になる条件]

次の 2 つの条件のいずれかにおいて、FIFO 段数に対応するデータが受信 FIFO に格納された状態で、シリアル転送が完了したとき

- SPCR.TXMD[1:0] = 00b (送受信モード)
- SPCR.TXMD[1:0] = 10b (受信専用)

[0 になる条件]

- SPSRC.OVRFC ビットに 1 を書いたとき

IDLNF ビット (SPI アイドルフラグ)

本フラグは SPI の転送状況を示します。

[1 になる条件]

[送受信、送信専用マスタモード]

- 以下の 0 になる条件 (送受信、送信専用マスタモード) が満たされなかったとき

[受信専用マスタモード]

- SPCR2 の RMSTTG に 1 を書いたとき

[スレーブモード]

- SPCR.SPE ビットが 1 (SPI 機能が有効) のとき

[0 になる条件]

通信ステータス : 1-(1)~(6) *通信ステータスの詳細については、[表 33.4](#) を参照してください。

[送受信、送信専用マスタモード]

以下の 2 つの条件のいずれかを満たしたとき

- SPCR.SPE ビットが 0 (SPI 初期化)
- 以下の 3 つの条件をすべて満たしたとき
 - 次の転送データが送信バッファ内にセットされていないとき (SPTXn, n = 0~3)
 - SPSR.SPCP ビットが 000b (シーケンス制御開始時)
 - 次のアクセス遅延までに動作が完了したとき (マスタメインステートマシンがアイドル状態に遷移したとき)

[受信専用マスタモード]

通信ステータス : 1-(7)~(9)

以下の 2 つの条件のいずれかを満たしたとき

- SPCR.SPE ビットが 0 (SPI 初期化)
- 以下の 3 つの条件のいずれかを満たしたとき
 - RMFM[4:0] = 0x00 で RMEDTG に 1 を書いた後、次のアクセス遅延までに動作が完了したとき (マスタメインステートマシンがアイドル状態に遷移したとき)
 - RMFM[4:0] ≠ 0x00 で RMEDTG に 1 を書いた後、次のアクセス遅延までに動作が完了したとき (マスタメインステートマシンがアイドル状態に遷移したとき)
 - RMFM[4:0] ≠ 0x00 において、RMFM[4:0] で設定した受信フレーム数に対して処理完了後、次のアクセス遅延までに動作が完了したとき (マスタメインステートマシンがアイドル状態に遷移したとき)

[スレーブモード]

通信ステータス : 0-(1)~(9)

- SPCR.SPE ビットが 0 (SPI 初期化)

MODF ビット (モードフォルトエラーフラグ)

本フラグは、モードフォルトエラーまたはアンダーランエラーの有無を示します。UDRF フラグを確認すれば、どのエラー (モードフォルトエラーまたはアンダーランエラー) が発生したのかが分かります。

[1 になる条件]

[マルチマスタモード]

- SPCR.MSTR = 1 (マスタモード) で SPCR.MODFEN = 1 (モードフォルトエラー検出許可) のときに SSL0 端子の入力レベルがアクティブレベルになり、その後に SPI がモードフォルトエラーを検出した場合

[スレーブ、Motorola-SPI モード]

以下の 2 つの条件のいずれかを満たしたとき

- SPCR.MSTR = 0 (スレーブモード)、SPCR.SPFRF = 0 (Motorola-SPI)、SPCR.MODFEN = 1 (モードフォルトエラー検出許可) の状態で、データ転送に必要な RSPCK サイクルが終了する前に SSL0 端子がネゲートされ、その後に SPI がモードフォルトエラーを検出した場合
- SPCR.SPE = 1 (SPI 機能が有効) の状態で、送信データ出力がレディ状態になる前にシリアル転送が開始され、その後に SPI がアンダーランエラーを検出した場合

[スレーブ、TI-SSP モード]

以下の 2 つの条件のいずれかを満たしたとき

- SPCR.MSTR = 0 (スレーブモード)、SPCR.SPFRF = 1 (TI-SSP)、SPCR.MODFEN = 1 (モードフォルトエラー検出許可) の状態で、データ転送に必要な RSPCK サイクルが終了する前に SSL0 端子がアサートされ、その後に SPI がモードフォルトエラーを検出した場合
- SPCR.SPE = 1 (SPI 機能が有効) の状態で、送信データ出力がレディ状態になる前にシリアル転送が開始され、その後に SPI がアンダーランエラーを検出した場合

SSL 信号のアクティブレベルは、SPCR3.SSLiP ビット (SSL 信号極性ビット) によって異なります。

[0 になる条件]

- SPSRC.MODFC ビットに 1 を書いたとき

PERF ビット (パリティエラーフラグ)

本フラグは、パリティエラーの有無を示します。

[1 になる条件]

次の 2 つの条件うちのいずれかにおいて、SPCR.SPPE ビットが 1 に設定された状態でシリアル転送が終了して、パリティエラーが検出されたとき

- SPCR.TXMD[1:0] = 00b (送受信マスタモードまたは送受信スレーブモード)
- SPCR.TXMD[1:0] = 10b (受信専用マスタモードまたは受信専用スレーブモード)

[0 になる条件]

- SPSRC.PERFC ビットに 1 を書いたとき

UDRF ビット (アンダーランエラーフラグ)

本フラグは、モードフォルトエラーまたはアンダーランエラーがあることを示します。

[1 になる条件]

- SPCR.MSTR = 0、SPCR.TXMD[1:0] = 00b または 01b (送受信スレーブモードまたは送信専用スレーブモード)、SPCR.SPE = 1 (SPI 機能が有効) のとき、送信データ出力がレディになる前にシリアル転送が開始され、SPI がアンダーランエラーを検出したとき

[0 になる条件]

- SPSRC.UDRFC ビットに 1 を書いたとき

SPTEF ビット (SPI 送信バッファエンプティフラグ)

本フラグは、SPI データレジスタ (SPDR) の送信バッファ (SPTX) のステータスを示します。

[1 になる条件]

以下の 3 つの条件のいずれかを満たしたとき

- SPE ビットを 0 にしたとき (SPI 初期化)
- 「エンプティの送信 FIFO 段数 > SPDCR2.TTRG[1:0] の設定値」 のとき
- SPFCR.SPFRST に 1 を書いたとき

[0 になる条件]

以下の 2 つの条件のいずれかを満たしたとき

- DTC/DMAC を使い 1 つの処理ルーチンで転送データを SPDR (SPTX_n, n = 0~3) へ書き込む際の最終アクセス時
- SPSRC.SPTEFC ビットに 1 を書いたとき

SPDR レジスタへ値を書き込むことができるのは、SPTEF = 1 の場合に限られます。SPTEF = 0 のときに SPDR レジスタに値を書き込んだ場合、送信バッファデータは更新されません。

CENDF ビット (通信終了フラグ)

本フラグは、SPI の通信終了ステータスを示します。通信終了時に 1 となり、次の通信開始時に 0 となります。

[1 になる条件]

[送受信、送信専用マスタモード]

通信ステータス：1-(1)~(6) *通信ステータスの詳細については、表 33.4 を参照してください。

以下の 3 つの条件を満たしたとき

- 次の転送データが送信バッファ (SPTX_n, n = 0~3) 内にセットされていない
- SPSR.SPCP[2:0] ビットが 000b (シーケンス制御の先頭を意味する)
- 次のアクセス遅延までの動作が完了しているとき (マスタメインステートマシンがアイドル状態に遷移した)

[受信専用マスタモード]

通信ステータス：1-(7)~(9)

以下の 3 つの条件のいずれかを満たしたとき

- RMFM[4:0] = 0x00 で RMEDTG に 1 を書いた後、次のアクセス遅延までに動作が完了したとき (マスタメインステートマシンがアイドル状態に遷移したとき)
- RMFM[4:0] ≠ 0x00 で RMEDTG に 1 を書いた後、次のアクセス遅延までに動作が完了したとき (マスタメインステートマシンがアイドル状態に遷移したとき)
- RMFM[4:0] ≠ 0x00 において、RMFM[4:0] で設定した受信フレーム数に対して処理完了後、次のアクセス遅延までに動作が完了したとき (マスタメインステートマシンがアイドル状態に遷移したとき)

[SPI シリアル通信 (4 ワイヤ：SPCR.SPMS = 0) 時の送受信、送信専用スレーブモード、Motorola-SPI モード]

通信ステータス：0-(1), (4)

以下の 3 つの条件を満たしたとき

- 次の転送データが送信バッファ内にセットされていない
- 送信シフトレジスタがエンプティである (SPI がシリアル転送をしないことを意味する)
- SSL0 がネゲートされた

[SPI シリアル通信 (4 ワイヤ：SPCR.SPMS = 0) 時の送受信、送信専用スレーブモード、TI-SSP モード]

通信ステータス：0-(2), (5)

以下の3つの条件を満たしたとき

- 次の転送データが送信バッファ内にセットされていない
- 送信シフトレジスタがエンプティである (SPI がシリアル転送をしないことを意味する)
- SSL0 ネゲート遅延が終了したとき

[クロック同期 (3 ワイヤ : SPCR.SPMS = 1) 時の送受信、送信専用スレーブモード]

通信ステータス : 0-(3), (6)

以下の3つの条件を満たしたとき

- 次の転送データが送信バッファ内にセットされていない
- 送信シフトレジスタがエンプティである (SPI がシリアル転送をしないことを意味する)
- フレームの RSPCK の最終偶数エッジを検出した (SPCMD.CPHA ビットが1のとき)

[SPI シリアル通信 (4 ワイヤ : SPCR.SPMS = 0) 時の受信専用スレーブモード、Motorola-SPI モード]

通信ステータス : 0-(7)

以下の条件を満たしたとき

- 受信バッファ内の SPDCR.SPFC 設定値用フレームを取得後に SSL0 入力にネゲートされた。

[SPI シリアル通信 (4 ワイヤ : SPCR.SPMS = 0) 時の受信専用スレーブモード、TI-SSP モード]

通信ステータス : 0-(8)

以下の条件を満たしたとき

- 受信バッファ内の SPDCR.SPFC 設定値用フレームを取得後に SSL0 ネゲート遅延が終了した。

[クロック同期 (3 ワイヤ : SPCR.SPMS = 1) 時の受信専用スレーブモード]

通信ステータス : 0-(9)

以下の条件を満たしたとき

- SPFC 用に受信した最終フレームの RSPCK の最終偶数エッジが値を設定。(SPCMD.CPHA ビットが1のとき)

[0 になる条件]

[送受信、送信専用マスタモード]

通信ステータス : 1-(1)~(6)

以下の2つの条件のいずれかを満たしたとき

- 次の送信データが送信バッファ (SPTX) に書かれたとき
- SPSRC.CENDFC ビットに1を書いたとき

[受信専用マスタモード]

通信ステータス : 1-(7)~(9)

以下の2つの条件のいずれかを満たしたとき

- SPE = 1 の状態で SPCR2.RMSTTG ビットに1を書いたとき
- SPSRC.CENDFC ビットに1を書いたとき

[送受信、送信専用スレーブモード]

通信ステータス : 0-(1)~(6)

以下のいずれかの条件を満たしたとき

- 次の送信データが送信バッファ (SPTX) に書かれたとき
- SPSRC.CENDFC ビットに1を書いたとき

[SPI シリアル通信 (4 ワイヤ : SPCR.SPMS = 0) 時の受信専用スレーブモード]

通信ステータス : 0-(7) ~ (8)

以下のいずれかの条件を満たしたとき

- 次のデータの SSL0 アサートを検出したとき
- SPSRC.CENDFC ビットに 1 を書いたとき

[クロック同期 (3 ワイヤ : SPCR.SPMS = 1) 時の受信専用スレーブモード]

通信ステータス : 0-(9)

以下のいずれかの条件を満たしたとき

- 次のデータの RSPCK の最初のエッジを検出したとき
- SPSRC.CENDFC ビットに 1 を書いたとき

SPRF ビット (SPI 受信バッファフルフラグ)

本フラグは、SPI データレジスタ (SPDR) の受信バッファ (SPRX) のステータスを示します。

[1 になる条件]

送受信モード、受信専用モードで「受信 FIFO に格納されたデータ数 > SPDCR2.RTRG[1:0] ビットで設定されたフレーム数」のとき。ただし、OVRF フラグが 1 の場合、SPRF フラグは 0 から 1 に変更されません。(「[33.3.10. エラー検出](#)」を参照してください。)

[0 になる条件]

以下の 3 つの条件のいずれかを満たしたとき

- DTC/DMAC を使い 1 つの処理ルーチンで読み出しデータを SPDR (SPTXn, n = 0~3) から読み出す際の最終アクセス時
- SPSRC.SPRFC ビットに 1 を書いたとき
- SPFCR.SPFRST ビットに 1 を書いたとき

33.2.10 SPTFSR : SPI 転送 FIFO ステータスレジスタ

Base address: SPIn_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
SPIn_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x58

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	TFDN[2:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0

ビット	シンボル	機能	R/W
2:0	TFDN[2:0]	送信 FIFO データの空の段数 0 0 0: 空の段数は 0 ⋮ 1 0 0: 空の段数は 4	R
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R

TFDN[2:0] ビット (送信 FIFO データの空の段数)

空の送信 FIFO 段数を表示します。SPCR.SPE ビットをクリアすることにより、リセット後に TFDN[2:0] が初期値 (すべてエンプティ) になります。

33.2.11 SPRFSR : SPI 受信 FIFO ステータスレジスタ

Base address: SPIn_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
 SPIn_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x5C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	RFDN[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0

ビット	シンボル	機能	R/W
2:0	RFDN[2:0]	受信 FIFO データ格納段数 000: 格納段 0 の数 ⋮ 100: 格納段 4 の数	R
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R

注: S-TYPE-3, P-TYPE-3

RFDN[2:0]ビット (受信 FIFO データ格納段数)

格納受信 FIFO 段数を表示します。RFDN [2:0]は SPCR.SPE ビットのクリアによってクリアされます。

33.2.12 SPPSR : SPI ポーリングレジスタ

Base address: SPIn_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
 SPIn_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x60

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SPEP S
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SPEPS	SPI ポーリングステータス 0: SPCR.SPE が 0 1: SPCR.SPE が 1	R
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R

SPEPS ビット (SPI ポーリングステータス)

本ビットは、バスクロック (PCLK) から動作クロック (TCLK) に同期後の SPCR.SPE ビットのステータスを示します。

33.2.13 SPSRC : SPI ステータスクリアレジスタ

Base address: SPIn_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
 SPIn_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x68

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	SPR C	CEND FC	SPT EFC	UDR FC	PER FC	MOD FC	—	OVR FC	SPDR FC	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
22:0	—	書く場合、0としてください。	W
23	SPDRFC	SPI 受信データレディフラグのクリア SPI 受信データレディフラグは、1 を書き込むことによってクリアできます。読み出し値は常に0です。	W
24	OVRFC	オーバーランエラーフラグのクリア オーバーランエラーフラグは、1 を書き込むことによってクリアできます。読み出し値は常に0です。	W
25	—	書く場合、0としてください。	W
26	MODFC	モードフォルトエラーフラグのクリア モードフォルトエラーフラグは、1 を書き込むことによってクリアできます。読み出し値は常に0です。	W(注1)
27	PERFC	パリティエラーフラグのクリア パリティエラーフラグは、1 を書き込むことによってクリアできます。読み出し値は常に0です。	W
28	UDRFC	アンダーランエラーフラグのクリア アンダーランエラーフラグは、1 を書き込むことによってクリアできます。読み出し値は常に0です。	W(注2)
29	SPTFC	SPI 送信バッファエンプティフラグのクリア SPI 送信バッファエンプティフラグは、1 を書き込むことによってクリアできます。読み出し値は常に0です。	W
30	CENDFC	通信終了フラグのクリア 通信終了フラグは、1 を書き込むことによってクリアできます。読み出し値は常に0です。	W
31	SPRFC	SPI 受信バッファフルフラグのクリア SPI 受信バッファフルフラグは、1 を書き込むことによってクリアできます。読み出し値は常に0です。	W

注. S-TYPE-3, P-TYPE-3

注1. MODFC と UDRFC を設定する前に、SPSR.MODF と UDRF が1に設定されていることを確認してください。

注2. UDRF フラグをクリアするときは、同時に MODF フラグをクリアしてください (MODFC = 1)。

SPI ステータスクリアレジスタ (SPSRC) は、SPI の動作ステータスを示すステータスフラグ (SPSR) をクリアするレジスタです。

33.2.14 SPFCR : SPI FIFO クリアレジスタ

Base address: SPIn_B = 0x4035_C000 + 0x0100 × n (n = 0, 1)
 SPIn_B_NS = 0x5035_C000 + 0x0100 × n (n = 0, 1)

Offset address: 0x6C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SPFR ST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SPFRST	SPI FIFO クリア 1 を書き込むことによって、FIFO のポインタおよび格納されたデータが初期化されます。 読み出し値は常に 0 です。	W
31:1	—	書く場合、0 としてください。	W

注. S-TYPE-3, P-TYPE-3

FIFO クリアレジスタ (SPFCR) は、FIFO をクリアするために使用されます。

SPI コントロールレジスタ (SPCR) の SPE ビットが 1 のときに SPFCR を書き換えた場合、その後の動作は保証されません。

SPFRST ビット (SPI FIFO クリア)

送信/受信 FIFO のポインタと格納されたデータを、1 を書き込むことによって初期化します。

33.3 動作説明

本節では、シリアル転送期間という用語を、有効データのドライブ開始から最終有効データの取り込みまでの期間を意味する用語として使用しています。

33.3.1 SPI 動作の概要

SPI は、下記のモードでの同期式シリアル転送が可能です。

- スレーブモード (SPI 動作)
- シングルマスタモード (SPI 動作)
- マルチマスタモード (SPI 動作)
- スレーブモード (クロック同期式動作)
- マスタモード (クロック同期式動作)

SPI のモードは、SPCR レジスタの MSTR、MODFEN、SPMS ビット、および SPFRF ビットで選択できます。表 33.6 に、SPI のモードと SPCR レジスタの設定値との関係、および各モードの概要を示します。

表 33.6 SPI のモードと SPCR レジスタの設定値との関係、および各モードの概要 (1/2)

モード	スレーブ (SPI 動作)	シングルマスタ (SPI 動作)	マルチマスタ (SPI 動作)	スレーブ (クロック同期式動作)	マスタ (クロック同期式動作)
MSTR ビットの設定	0	1	1	0	1
MODFEN ビットの設定	0 または 1	0	1	0	0
SPMS ビットの設定	0	0	0	1	1
SPFRF ビットの設定	有効	有効	有効	無効	無効

表 33.6 SPI のモードと SPCR レジスタの設定値との関係、および各モードの概要 (2/2)

モード	スレーブ (SPI 動作)	シングルマスタ (SPI 動作)	マルチマスタ (SPI 動作)	スレーブ (クロック同期式動作)	マスタ (クロック同期式動作)
RSPCKn 端子	入力	出力	出力/Hi-Z	入力	出力
MOSIn 端子	入力	出力	出力/Hi-Z	入力	出力
MISO _n 端子	出力/Hi-Z	入力	入力	出力	入力
SSL _{n0} 端子	入力	出力	入力	Hi-Z(注1)	Hi-Z(注1)
SSL _{n1} ~SSL _{n3} 端子	Hi-Z(注1)	出力	出力/Hi-Z	Hi-Z(注1)	Hi-Z(注1)
SSL 極性変更機能	あり	あり	あり	—	—
最大転送レート	TCLK/2	TCLK/2	TCLK/2	TCLK/2	TCLK/2
クロックソース	RSPCK 入力	内蔵ポーレートジェネレータ	内蔵ポーレートジェネレータ	RSPCK 入力	内蔵ポーレートジェネレータ
クロック極性	2 種				
クロック位相	2 種(注6)	2 種(注6)	2 種(注6)	1 種 (CPHA = 1)	2 種
転送データ長	4~32 ビット				
バースト転送	可能 (CPHA = 1)	可能 (CPHA = 0, 1)	可能 (CPHA = 0, 1)	—	—
RSPCK 遅延制御	なし	あり	あり	なし	あり
SSL ネゲート遅延制御	なし(注7)	あり	あり	なし	あり
次アクセス遅延制御	なし	あり	あり	なし	あり
転送トリガ	SSL 入力アクティブまたは RSPCK 発振	送信バッファエンプティ割り込み要求発生で送信バッファ書き込み (SPTEF = 1)	送信バッファエンプティ割り込み要求発生で送信バッファ書き込み (SPTEF = 1)	RSPCK 発振	送信バッファエンプティ割り込み要求発生で送信バッファ書き込み (SPTEF = 1)
シーケンス制御	なし	あり	あり	なし	あり
送信バッファエンプティ検出	あり(注5)				
受信バッファフル検出	あり(注2)				
オーバーランエラー検出	あり(注2)	あり(注2)(注4)	あり(注2)(注4)	あり(注2)	あり(注2)
パリティエラー検出	あり(注3)(注2)				
モードフォルトエラー検出	あり (MODFEN = 1)	なし	あり	なし	なし
アンダーランエラー検出	あり(注5)	なし	なし	あり(注5)	なし

注 1. この機能は本モードでは使用しません。

注 2. SPI が送信マスタモードまたは送信スレーブモードのときは (表 33.4 参照)、受信バッファフル検出、オーバーランエラー検出、パリティエラー検出を行いません。

注 3. SPCR.SPPE ビットが 0 の場合、パリティエラー検出は行われません。

注 4. SPCR.SCKASE ビットが 1 の場合、オーバーランエラー検出は行われません。

注 5. SPI が受信のみスレーブモードの場合、送信バッファエンプティエラーとアンダーランエラーはいずれも検出されません。

注 6. TI SSP モードでは、CPHA = 0 は無効です。設定しても、CPHA = 1 のときと動作は同じです。

注 7. TI SSP モードでの使用にのみ対応しています。

33.3.2 SPI 端子の制御

SPI は、SPCR.MSTR、SPCR.MODFEN、SPCR.SPMS ビットの設定と入出力ポートの PmnPFS.NCODR ビットの設定に基づき、端子の状態を切り替えます。端子状態と各ビットの設定値との関係を表 33.7 に示します。入出力ポートの PmnPFS.NCODR ビットの設定値を 0 にすると、CMOS 出力となります。設定値を 1 にするとオープンドレイン出力となります。入出力ポートの設定も同じとなるよう設定してください。

表 33.7 端子状態とビット設定値の関係

モード	端子	端子状態 ^(注2)	
		入出力ポートの PmnPFS.NCODR = 0	入出力ポートの PmnPFS.NCODR = 1
シングルマスタモード (SPI 動作) (MSTR = 1, MODFEN = 0, SPMS = 0)	RSPCKn	CMOS 出力	オープンドレイン出力
	SSLn0~SSLn3	CMOS 出力	オープンドレイン出力
	MOSIn	CMOS 出力	オープンドレイン出力
	MISO _n	入力	入力
マルチマスタモード (SPI 動作) (MSTR = 1, MODFEN = 1, SPMS = 0)	RSPCKn ^(注3)	CMOS 出力/Hi-Z	オープンドレイン出力/Hi-Z
	SSLn0	入力	入力
	SSLn1~SSLn3 ^(注3)	CMOS 出力/Hi-Z	オープンドレイン出力/Hi-Z
	MOSIn ^(注3)	CMOS 出力/Hi-Z	オープンドレイン出力/Hi-Z
	MISO _n	入力	入力
スレーブモード (SPI 動作) (MSTR = 0, SPMS = 0)	RSPCKn	入力	入力
	SSLn0	入力	入力
	SSLn1~SSLn3 ^(注5)	Hi-Z ^(注1)	Hi-Z ^(注1)
	MOSIn	入力	入力
	MISO _n ^(注4)	CMOS 出力/Hi-Z	オープンドレイン出力/Hi-Z
マスタモード (クロック同期式動作) (MSTR = 1, MODFEN = 0, SPMS = 1)	RSPCKn	CMOS 出力	オープンドレイン出力
	SSLn0~SSLn3 ^(注5)	Hi-Z ^(注1)	Hi-Z ^(注1)
	MOSIn	CMOS 出力	オープンドレイン出力
	MISO _n	入力	入力
スレーブモード (クロック同期式動作) (MSTR = 0, SPMS = 1)	RSPCKn	入力	入力
	SSLn0~SSLn3 ^(注5)	Hi-Z ^(注1)	Hi-Z ^(注1)
	MOSIn	入力	入力
	MISO _n	CMOS 出力	オープンドレイン出力

- 注 1. この機能は本モードでは使用しません。
- 注 2. SPI 機能が選択されていない兼用端子には、SPI の設定値は反映されません。
- 注 3. Motorola-SPI: SSLn0 がアクティブレベルの場合、端子の状態は Hi-Z になります。入力信号がアクティブレベルかどうかは、SPCR3.SSL0P ビットの値で決まります。
TI-SSP: SSL0 がアクティブレベルになってから通信が完了するまで、SPCR.SPE = 1 の条件において、端子の状態は Hi-Z になります。
- 注 4. Motorola-SPI: SSLn0 が非アクティブレベルまたは SPCR.SPE ビットが 0 の場合、端子の状態は Hi-Z になります。入力信号がアクティブレベルかどうかは、SPCR3.SSL0P ビットの値で決まります。
TI-SSP: SSL0 が通信期間以外の場合または SPCR.SPE ビットが 0 (SPE = 1 の後のアサートから通信完了) の場合、端子の状態は Hi-Z になります。
- 注 5. これらの端子は入出力ポート端子として使用できます。

シングルマスタモード (SPI 動作) またはマルチマスタモード (SPI 動作) の SPI は、SPCR2 レジスタの MOIFE ビットと MOIFV ビットの設定値に基づいて、SSL ネゲート期間 (バースト転送中の SSL 保持期間を含む) の MOSI 信号値を表 33.8 のように決定します。

表 33.8 SSL ネゲート期間の MOSI 端子の信号値の決定方法 (1/2)

SPPCR.MOIFE ビット	SPPCR.MOIFV ビット	SSL ネゲート期間の MOSI 信号値
0	0, 1	前回転送の最終データ
1	0	Low

表 33.8 SSL ネゲート期間の MOSI 端子の信号値の決定方法 (2/2)

SPPCR.MOIFE ビット	SPPCR.MOIFV ビット	SSL ネゲート期間の MOSI 信号値
1	1	High

33.3.3 SPI システム構成例

この構成例は SSL0n 信号の 0 レベルがアクティブレベルであることを説明します。

マルチスレーブモードまたはマルチマスタモードに接続して使用する場合、接続デバイスの転送フォーマットは Motorola-SPI または TI-SSP のいずれかに統一してください。

33.3.3.1 シングルマスタとシングルスレーブ (MCU はマスタ)

図 33.6 に、MCU がマスタである場合のシングルマスタとシングルスレーブの SPI システム構成例を示します。シングルマスタとシングルスレーブ構成では、MCU (マスタ) の SSLni 出力は使用されません。SPI スレーブの SSL 入力 Low に固定して、SPI スレーブの選択状態を維持します。(注1)

注 1. SPCMDm.CPHA ビットが 0 の場合に使用する転送フォーマットでは、SSL 端子へ入力される信号をアクティブレベルに固定することができないスレーブデバイスも存在します。このような場合は、本 MCU の SSLni 出力をスレーブデバイスの SSL 入力に接続してください。

MCU (マスタ) は、RSPCKn および MOSIn 信号をドライブします。SPI スレーブは、MISO 信号をドライブします。




図 33.6 シングルマスタとシングルスレーブの構成例 (MCU はマスタ)

33.3.3.2 シングルマスタとシングルスレーブ (MCU はスレーブ)

図 33.7 に、MCU をスレーブとして使用する場合のシングルマスタ/シングルスレーブの SPI システム構成例を示します。MCU がスレーブとして動作する場合は、SSLn0 端子は SSL 入力として使用されます。SPI マスタは、RSPCK および MOSI 信号をドライブします。MCU (スレーブ) は、MISO 信号をドライブします。(注1)

注 1. SSLn0 が非アクティブレベルの場合、端子状態が Hi-Z になります。

SPCMDm.CPHA ビットを 1 にし、SPCR.SPFRF ビットを 0 にし、SPCR.SPMS ビットを 0 にしたシングルスレーブ構成の場合には、MCU (スレーブ) の SSLn0 入力を Low に固定して、MCU (スレーブ) は選択状態を維持します。これにより、シリアル転送を実行することも可能です (図 33.8)。ただし、SSL0 入力が図 33.8 に固定される場合、通信終了割り込みは出力されません。




図 33.7 シングルマスタとシングルスレーブの構成例 (MCU はスレーブ、SPCMDm.CPHA = 0)




図 33.8 シングルマスタとシングルスレーブの構成例 (MCU はスレーブ、SPCMDm.CPHA = 1)

33.3.3.3 シングルマスタとマルチスレーブ (MCU はマスタ)

図 33.9 に、MCU がマスタである場合のシングルマスタとマルチスレーブの SPI システム構成例を示します。この例では、MCU (マスタ) と 4 つのスレーブ (SPI スレーブ 0～SPI スレーブ 3) から SPI システムを構成しています。

MCU (マスタ) の RSPCK_n 出力と MOSI_n 出力は、SPI スレーブ 0～SPI スレーブ 3 の RSPCK 入力と MOSI 入りに接続します。SPI スレーブ 0～SPI スレーブ 3 の MISO 出力は、すべて MCU (マスタ) の MISO_n 入りに接続します。MCU (マスタ) の SSL_{n0}～SSL_{n3} 出力は、それぞれ SPI スレーブ 0～SPI スレーブ 3 の SSL 入りに接続します。

MCU (マスタ) は、RSPCK_n、MOSI_n、SSL_{n0}～SSL_{n3} 信号をドライブします。SPI スレーブ 0～SPI スレーブ 3 のうち、SSL 入りに Low を入力されているスレーブが、MISO 信号をドライブします。




図 33.9 シングルマスタとマルチスレーブの構成例 (MCU はマスタ)

33.3.3.4 シングルマスタとマルチスレーブ (MCU はスレーブ)

図 33.10 に、MCU がスレーブである場合のシングルマスタ/マルチスレーブの SPI システム構成例を示します。この例では、SPI マスタと 2 つの MCU (スレーブ X、スレーブ Y) から SPI システムを構成しています。

SPI マスタの SPCK 出力と MOSI 出力は、MCU (スレーブ X、スレーブ Y) の RSPCKn 入力と MOSIn 入力に接続します。MCU (スレーブ X、スレーブ Y) の MISO n 出力は、すべて SPI マスタの MISO 入力に接続します。SPI マスタの SSLX 出力、SSLY 出力は、それぞれ MCU (スレーブ X、スレーブ Y) の SSLn0 入力に接続します。

SPI マスタは、SPCK、MOSI、SSLX、SSLY をドライブします。MCU (スレーブ X、スレーブ Y) のうち、SSLn0 入力に Low を入力されているスレーブが、MISO n をドライブします。




図 33.10 シングルマスタとマルチスレーブの構成例 (MCU はスレーブ)

33.3.3.5 マルチマスタとマルチスレーブ (MCU はマスタ)

図 33.11 に、MCU がマスタである場合のマルチマスタ/マルチスレーブの SPI システム構成例を示します。この例では、2つの MCU (マスタ X、マスタ Y) と 2つの SPI スレーブ (SPI スレーブ 1、SPI スレーブ 2) から SPI システムを構成しています。

MCU (マスタ X、マスタ Y) の RSPCKn 出力と MOSIn 出力は、SPI スレーブ 1、SPI スレーブ 2 の RSPCK 入力と MOSI 入力に接続します。SPI スレーブ 1、SPI スレーブ 2 の MISO 出力は、MCU (マスタ X、マスタ Y) の MISO_n 入力に接続します。MCU (マスタ X) の任意の汎用ポート Y 出力は、MCU (マスタ Y) の SSL_{n0} 入力に接続します。MCU (マスタ Y) の任意の汎用ポート X 出力は、MCU (マスタ X) の SSL_{n0} 入力に接続します。MCU (マスタ X、マスタ Y) の SSL_{n1} 出力と SSL_{n2} 出力は、SPI スレーブ 1、SPI スレーブ 2 の SSL 入力に接続します。この構成例では、SSL_{n0} 入力と、スレーブ接続用の SSL_{n1} 出力および SSL_{n2} 出力のみでシステムを構成できるため、MCU の SSL_{n3} 出力は必要ありません。

MCU は、SSL_{n0} 入力レベルが High の場合には、RSPCK_n、MOSIn、SSL_{n1}、SSL_{n2} 信号をドライブします。SSL_{n0} 入力レベルが Low の場合、MCU はモードフォルトエラーを検出し、RSPCK_n、MOSIn、SSL_{n1}、および SSL_{n2} を Hi-Z にして、他方のマスタに SPI バスを直接解放します。SPI スレーブ 1 または SPI スレーブ 2 のうち、SSL 入力に Low を入力されているスレーブが、MISO 信号をドライブします。




図 33.11 マルチマスタとマルチスレーブの構成例 (MCU はマスタ)

TI-SSP 設定時に、ポート X とポート Y に以下のレベルを入力してください。

- 通信開始：他のマスタの SPCR3.SSL0P の値
- 通信終了：他のマスタの SPCR3.SSL0P の反転値

33.3.3.6 クロック同期式動作のマスタとスレーブ (MCU はマスタ)

図 33.12 に、MCU がマスタである場合のクロック同期式動作のマスタ/スレーブの構成例を示します。この構成では、MCU (マスタ) の SSLn_i は使用しません。

MCU (マスタ) は、RSPCK_n および MOSIn 信号をドライブします。SPI スレーブは、MISO 信号をドライブしません。




図 33.12 クロック同期式動作のマスタとスレーブの構成例 (MCU はマスタ)

33.3.3.7 クロック同期式動作のマスタとスレーブ (MCU はスレーブ)

図 33.13 に、MCU がスレーブである場合のクロック同期式動作のマスタ/スレーブの構成例を示します。MCU をスレーブ (クロック同期式動作) として使用する場合は、MCU (スレーブ) は MISO_n 信号をドライブし、SPI マスタは SPCK および MOSI 信号をドライブします。また、MCU (スレーブ) の SSL_n0~SSL_n3 は使用しません。

SPCMDm.CPHA ビットが 1 でシングルスレーブ構成の場合のみ、MCU (スレーブ) はシリアル転送を実行できます。




図 33.13 クロック同期式動作のマスタとスレーブの構成例 (MCU はスレーブ、CPHA = 1)

33.3.4 データフォーマット

SPI のデータフォーマットは、SPI コマンドレジスタ m (SPCMDm) と SPI コントロールレジスタ (SPCR) のパリティ許可ビット (SPPE) の設定値に依存します。MSB ファーストか LSB ファーストかにかかわらず、SPI は SPI データレジスタ (SPDR) の LSB ビットから設定データ長に該当するビット分の範囲を転送データとして扱います。

以下では、転送前または転送後のデータの 1 フレーム分のデータフォーマットについて説明します。

パリティ機能無効時のデータフォーマット

パリティ機能無効時は、SPI データ長設定ビット (SPI コマンドレジスタ m (SPCMDm.SPB[4:0])) で設定したビット長のデータの送受信を行います。

パリティ機能有効時のデータフォーマット

パリティ機能有効時は、SPI データ長設定ビット (SPI コマンドレジスタ m (SPCMDm.SPB[4:0])) で設定したビット長のデータの送受信を行います。ただし、最終ビットはパリティビットです。




図 33.14 パリティ機能無効時と有効時のデータフォーマット

33.3.4.1 パリティ機能無効時 (SPCR.SPPE = 0) の動作

パリティ機能が無効の場合、送信データを加工せず、シフトレジスタにコピーします。以下では、SPI データレジスタ (SPDR) とシフトレジスタの関係を、MSB/LSB ファーストとビット長の組み合わせで説明します。

(1) MSB ファースト転送 (32 ビットデータ)

図 33.15 に、パリティ機能無効時に、SPI データ長が 32 ビットの MSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージの T31～T00 ビットをシフトレジスタにコピーします。送信データは、T31 → T30 → … → T00 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R31～R00 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 33.15 MSB ファースト転送 (32 ビットデータ/パリティ機能無効)

(2) MSB ファースト転送 (24 ビットデータ)

図 33.16 に、パリティ機能無効時に、SPI データ長が 32 ビット以外のデータを MSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージの下位 24 ビット (T23～T0) をシフトレジスタにコピーします。送信データは、T23 → T22 → … → T0 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごとに受信データをシフトします。必要数分の RSPCK 周期が入力され、R23～R0 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 33.16 MSB ファースト転送 (24 ビットデータ/パリティ機能無効)

(3) LSB ファースト転送 (32 ビットデータ)

図 33.17 に、パリティ機能無効時に、SPI データ長が 32 ビットの LSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージのビット T31~T00 をビット単位で T00~T31 の順序に並び替えて、シフトレジスタにコピーします。送信データは、T00 → T01 → … → T31 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00~R31 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 33.17 LSB ファースト転送 (32 ビットデータ/パリティ機能無効)

(4) LSB ファースト転送 (24 ビットデータ)

図 33.18 に、パリティ機能無効時に、SPI データ長が 32 ビット以外のデータを LSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージの下位 24 ビット (T23~T0) をビット単位で T00~T23 の順序に並び換えて、シフトレジスタにコピーします。送信データは、T00 → T01 → … T23 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 8 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00~R23 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 33.18 LSB ファースト転送 (24 ビットデータ/パリティ機能無効)

33.3.4.2 パリティ機能有効時 (SPCR.SPPE = 1) の動作

パリティ機能が有効の場合、送信データの最下位ビットはパリティビットになります。パリティビットの値は、ハードウェアが計算します。

(1) MSB ファースト転送 (32 ビットデータ)

図 33.19 に、パリティ機能有効時に、SPI データ長が 32 ビットの MSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、最初に T31 ~ T01 ビットからパリティビット (P) の値を計算し、最終ビットである T00 と置き換えて、値全体をシフトレジスタにコピーします。データは、T31 → T30 → ... → T01 → P の順に送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R31~P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R31~P ビットのデータをチェックします。




図 33.19 MSB ファースト転送 (32 ビットデータ/パリティ機能有効)

(2) MSB ファースト転送 (24 ビットデータ)

図 33.20 に、パリティ機能有効時に、SPI データ長が 32 ビット以外のデータを MSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、T23～T01 ビットからパリティビット (P) の値を計算し、最終ビットである T00 と置き換えて、値全体をシフトレジスタにコピーします。データは、T23 → T22 → …… T01 → P の順に送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごとに受信データをシフトします。必要数分の RSPCK 周期が入力され、R23～P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R23～P ビットのデータをチェックします。




図 33.20 MSB ファースト転送 (24 ビットデータ/パリティ機能有効)

(3) LSB ファースト転送 (32 ビットデータ)

図 33.21 に、パリティ機能有効時に、SPI データ長が 32 ビットの LSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、T30～T00 ビットからパリティビット (P) の値を計算し、最終ビットである T31 と置き換えて、値全体をシフトレジスタにコピーします。送信データは、T00 → T01 → … → T30 → P の順番に送信します。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00～P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R00～P ビットのデータをチェックします。




図 33.21 LSB ファースト転送 (32 ビットデータ/パリティ機能有効)

(4) LSB ファースト転送 (24 ビットデータ)

図 33.22 に、パリティ機能有効時に、SPI データ長が 32 ビット以外のデータを LSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、T22～T00 ビットからパリティビット (P) の値を計算し、最終ビットである T23 と置き換えて、値全体をシフトレジスタにコピーします。データは、T00 → T01 → … → T22 → P の順に送信されます。

受信時は、受信データをシフトレジスタのビット 8 から格納し、1 ビットごとに受信データをシフトします。必要数分の RSPCK 周期が入力され、R00～P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R00～P ビットのデータをチェックします。




図 33.22 LSB ファースト転送 (24 ビットデータ/パリティ機能有効)

33.3.4.3 バイトスワップ送信

バイトスワッピングが有効になっているときは、送信バッファ内のデータが 8 ビット単位でスワップされてシフトレジスタにコピーされます。MSB/LSB ファーストとバイトスワップあり/なしの組み合わせを使って 32 ビット長のデータを転送する場合の、SPDR (送信バッファ) とシフトレジスタの関係を [図 33.23](#) に示します。

(1) MSB ファースト転送 (バイトスワップ無効時)

送信バッファ (Byte3[T31~T24]~Byte0[T07~T00]) のデータがシフトレジスタにコピーされます。シフトレジスタのビット値が T31 → T30 → ... → T00 の順に送信データとしてシフトし送信されます。

(2) MSB ファースト転送 (バイトスワップ有効時)

送信バッファ (Byte3[T31~T24]~Byte0[T07~T00]) のバイト値がバイト単位で反転し、Byte0[T07~T00]~Byte3[T31~T24]の順でシフトレジスタにコピーされます。シフトレジスタのビット値が T07 → T06 → ... → T00 → T15 → T14 → ... → T08 → T23 → T22 → ... → T16 → T31 → T30 → ... → T24 の順に送信データとしてシフトし送信されます。

(3) LSB ファースト転送 (バイトスワップ無効時)

送信バッファ (Byte3[T31~T24]~Byte0[T07~T00]) のビット値がビット単位で反転し、Byte0[T00~T07]~Byte3[T24~T31]の順でシフトレジスタにコピーされます。シフトレジスタのビット値が T00 → T01 → ... → T31 の順に送信データとしてシフトし送信されます。

(4) LSB ファースト転送 (バイトスワップ有効時)

送信バッファ (Byte3[T31~T24]~Byte0[T07~T00]) の各バイトのビット値がビット単位で反転し、Byte3[T24~T31]~Byte0[T00~T07]の順でシフトレジスタにコピーされます。

シフトレジスタのビット値が T24 → T25 → ... → T31 → T16 → T17 → ... → T23 → T08 → T09 → ... → T15 → T00 → T01 → ... → T07 の順に送信データとしてシフトし送信されます。




図 33.23 MSB/LSB 転送でのバイトスワップ (32 ビット)

MSB/LSB ファーストとバイトスワップあり/なしの組み合わせを使って 16 ビット長のデータを転送する場合の、SPDR (送信バッファ) とシフトレジスタの関係を図 33.24 に示します。

1. MSB ファースト転送 (バイトスワップ無効時)
送信バッファのデータ (Byte1[T15~T08]~Byte0[T07~T00]) が Byte1[T15~T08]~Byte0[T07~T00]、Byte1[T15~T08]~Byte0[T07~T00]の順でシフトレジスタにコピーされます。シフトレジスタのビット値が T15 → T14 → ... → T00 の順に送信データとしてシフトし送信されます。
2. MSB ファースト転送 (バイトスワップ有効時)
送信バッファのバイト値 (Byte1[T15~T08]~Byte0[T07~T00]) がバイト単位で反転し、Byte0[T07~T00]~Byte1[T15~T08]、Byte0[T07~T00]~Byte1[T15~T08]の順でシフトレジスタにコピーされます。シフトレジスタのビット値が T07 → T06 → ... T00 → T15 → T14 → ... T08 の順に送信データとしてシフトし送信されます。
3. LSB ファースト転送 (バイトスワップ無効時)
送信バッファのビット値 (Byte1[T15~T08]~Byte0[T07~T00]) がビット単位で反転し、Byte0[T00~T07]~Byte1[T08~T15]、Byte0[T00~T07]~Byte1[T08~T15]の順でシフトレジスタにコピーされます。シフトレジスタのビット値が T00 → T01 → ... T15 の順に送信データとしてシフトし送信されます。
4. LSB ファースト転送 (バイトスワップ有効時)
送信バッファの各バイトのビット値 (Byte1[T15~T08]~Byte0[T07~T00]) がビット単位で反転し、Byte1[T08~T15]~Byte0[T00~T07]、Byte1[T08~T15]~Byte0[T00~T07]の順でシフトレジスタにコピーされます。シフトレジスタのビット値が T08 → T09 → ... T15 → T00 → T01 → ... T07 の順に送信データとしてシフトし送信されます。




図 33.24 MSB/LSB 転送でのバイトスワップ (16 ビット)

- 注.
1. バイトスワップを使用時、データ長 (SPCMDm.SPB[4:0]の設定) は 16 ビットか 32 ビットとしてください。他のデータ長を設定した場合の動作は保証されません。
 2. バイトスワップが有効の場合、パリティ機能は無効に設定してください (SPCR.SPPE = 0)。パリティ機能は有効に設定した場合 (SPPE = 1) の動作は保証されません。
 3. SPDCR.BYSW ビットの設定は、SPCR.SPE ビットが 0 の状態で行ってください。SPE ビットが 1 の状態で BYSW ビットを書き換えると、その後の動作は保証されません。

33.3.4.4 バイトスワップ受信

バイトスワップが有効になっているときは、シフトレジスタ内のデータが 8 ビット単位でスワップされ、受信バッファにコピーされます。図 33.25 に、MSB/LSB ファーストとバイトスワップあり/なしの組み合わせを使用し、32 ビットデータ長のデータを転送する場合の、シフトレジスタと SPDR (受信バッファ) の関係を示します。

(1) MSB ファースト転送 (バイトスワップ無効時)

最初の受信データ (R31) をシフトレジスタのビット 0 に格納し、受信データは R31 → R30 → ... → R00 の順にシフトします。

必要数分の RSPCK 周期が入力され、Byte3[R31~R24]~Byte0[R07~R00]にデータがたまと、シフトレジスタの値を受信バッファにコピーします。

(2) MSB ファースト転送 (バイトスワップ有効時)

最初の受信データ (R07) をシフトレジスタのビット 0 に格納し、受信データは R07 → R06 → ... → R00 → R15 → R14 → ... → R08 → R23 → R22 → ... → R16 → R31 → R30 → ... → R24 の順にシフトします。

必要数分の RSPCK 周期が入力され、Byte0[R07~R00]~Byte3[R31~R24]にデータがたまと、シフトレジスタのバイト値をバイト単位で反転し、Byte3[R31~R24]~Byte0[R07~R00]の順で受信バッファにコピーします。

(3) LSB ファースト転送 (バイトスワップ無効時)

最初の受信データ (R00) をシフトレジスタのビット 0 に格納し、受信データは R00 → R01 → ... → R31 の順にシフトします。

必要数分の RSPCK 周期が入力され、Byte0[R00~R07]~Byte3[R24~R31]にデータがたまと、シフトレジスタのビット値をビット単位で反転し、Byte3[R31~R24]~Byte0[R07~R00]の順で受信バッファにコピーします。

(4) LSB ファースト転送 (バイトスワップ有効時)

最初の受信データ (R24) をシフトレジスタのビット 0 に格納し、受信データは R24 → R25 → ... → R31 → R16 → R17 → ... → R23 → R08 → R09 → ... → R15 → R00 → R01 → ... → R07 の順にシフトします。

必要数分の RSPCK 周期が入力され、Byte3[R24~R31]~Byte0[R00~R07]にデータがたまと、シフトレジスタの各バイトのビット値をビット単位で反転し、Byte3[R31~R24]~Byte0[R07~R00]の順で受信バッファにコピーします。




図 33.25 MSB/LSB 転送でのバイトスワップ (32 ビット)

図 33.26 に、MSB/LSB ファーストとバイトスワップあり/なしの組み合わせを使用して、16 ビットデータ長のデータを転送する場合の、シフトレジスタと SPDR (受信バッファ) の関係を示します。

1. MSB ファースト転送 (バイトスワップ無効時)

最初の受信データ (R15) をシフトレジスタのビット 0 に格納し、受信データは R15 → R14 → ... → R00 の順にシフトします。必要数分の RSPCK 周期が入力され、Byte3[R31~R24]~Byte0[R07~R00]にデータがたまと、シフトレジスタの値を受信バッファにコピーします。
2. MSB ファースト転送 (バイトスワップ有効時)

最初の受信データ (R07) をシフトレジスタのビット 0 に格納し、受信データを R07→R06→...→R00→R15→R14→...→R08 の順にシフトします。必要数分の RSPCK 周期が入力され、Byte0[R07~R00]~Byte1[R15~R08]にデータがたまと、シフトレジスタのバイト値をバイト単位で反転し、Byte3[R31~R24]~Byte0[R07~R00]の順で受信バッファにコピーします。
3. LSB ファースト転送 (バイトスワップ無効時)

最初の受信データ (R00) をシフトレジスタのビット 15 に格納し、受信データを R00→R01→...→R07→R08→R09→...→R15 の順にシフトします。必要数分の RSPCK 周期が入力され、Byte0[R00~R07]~Byte1[R08~R15]にデータがたまと、シフトレジスタのビット値をビット単位で反転し、Byte3[R31~R24]~Byte0[R07~R00]の順で受信バッファにコピーします。
4. LSB ファースト転送 (バイトスワップ有効時)

最初の受信データ (R08) をシフトレジスタのビット 15 に格納し、受信データを R08→R09→...→R15→R00→R01→...→R07 の順にシフトします。必要数分の RSPCK 周期が入力され、Byte1[R08~R15]~Byte0[R00~

R07]にデータがたまと、シフトレジスタの各バイトのビット値をビット単位で反転し、Byte3[R31~R24]~Byte0[R07~R00]の順で受信バッファにコピーします。




図 33.26 MSB/LSB 転送でのバイトスワップ (16 ビット)

- 注.
1. バイトスワップを使用時、データ長 (SPCMDm.SPBR[4:0]ビットの設定) は 16 ビットまたは 32 ビットとしてください。他のデータ長を設定した場合の動作は保証されません。
 2. バイトスワップが有効の場合、パリティ機能を無効に設定してください (SPCR.SPPE = 0)。パリティ機能を有効に設定した場合 (SPPE = 1) の動作は保証されません。
 3. SPDCR.BYSW ビットの設定は、SPCR.SPE ビットが 0 の状態で行ってください。SPE ビットが 1 の状態で BYSW ビットを書き換えた場合、その後の動作は保証されません。

33.3.5 転送フォーマット

33.3.5.1 CPHA = 0 の場合

図 33.27 に SPCMDm.CPHA ビットが 0 の場合に、8 ビットのデータをシリアル転送した場合の転送フォーマット例を示します。SPI がスレーブモード (SPCR.MSTR = 0) で、CPHA ビットが 0 の場合、クロック同期式動作 (SPCR.SPMS = 1) は行わないでください。図 33.27 において、RSPCKn (CPOL = 0) は、SPCMDm.CPOL ビットが 0 の場合の RSPCKn 信号波形を示します。また、RSPCKn (CPOL = 1) は、CPOL ビットが 1 の場合の RSPCKn 信号波形を示します。サンプリングタイミングは、SPI がシフトレジスタにシリアル転送データを取り込むタイミングを表します。各信号の入出力方向は、SPI の設定に依存します。詳細は、「33.3.2. SPI 端子の制御」を参照してください。

SPCMDm.CPHA ビットが 0 の場合には、SSLni 信号のアサートタイミングで、MOSIn 信号と MISOIn 信号への有効データのドライブが開始されます。SSLni 信号のアサート後に発生する最初の RSPCKn 信号の変化が、最初の転送データ取り込みになります。これ以降、1 RSPCKn 周期ごとにデータがサンプリングされます。MOSIn 信号と MISOIn 信号の変化タイミングは、転送データ取り込みタイミングの 1/2 RSPCK 周期後になります。CPOL ビットの設定は、RSPCKn 信号の動作タイミングには影響を与えず、信号極性のみに影響を与えます。

t1 は、SSLni 信号のアサートから RSPCKn 発振までの期間 (RSPCK 遅延) を示します。t2 は、RSPCKn 発振停止から SSLni 信号のネグートまでの期間 (SSL ネグート遅延) を示します。t3 は、シリアル転送終了後に次転送のための SSLni 信号アサートを抑制する期間 (次アクセス遅延) を示します。t1、t2、t3 は、SPI システム上のマスターデバイスによって制御されます。MCU の SPI がマスターモードである場合の t1、t2、t3 については、「33.3.12.1. マスターモード動作」を参照してください。

[Motorola-SPI の場合]




図 33.27 SPI 転送フォーマット (CPHA = 0、SPFRF = 0 の場合)

[TI-SSP の場合]

CPHA = 0 のときはサポートしていません。

33.3.5.2 CPHA = 1 の場合

SPCMDm.CPHA ビットが 1 の場合に 8 ビットのデータをシリアル転送した場合の転送フォーマット例を図 33.28 に示します。ただし、SPCR.SPMS ビットが 1 の場合は SSLni 信号を用いず、RSPCKn 信号、MOSIn 信号、および MISOOn 信号の 3 つの信号のみで通信を行います。図 33.28 において、RSPCKn (CPOL = 0) は、SPCMDm.CPOL ビットが 0 の場合の RSPCKn 信号波形を示します。また、RSPCKn (CPOL = 1) は、CPOL ビットが 1 の場合の RSPCKn 信号波形を示します。サンプリングタイミングは、SPI がシフトレジスタにシリアル転送データを取り込むタイミングを示します。各信号の入出力方向は、SPI のモード (マスタまたはスレーブ) に依存します。詳細は「33.3.2. SPI 端子の制御」を参照してください。

SPCMDm.CPHA ビットが 1 の場合には、SSLni 信号のアサートタイミングで、MISOOn 信号への無効データのドライブが開始されます。SSLni 信号のアサート後に発生する最初の RSPCKn 信号変化で、MOSIn 信号と MISOOn 信号への有効データの出力が開始され、これ以降、1RSPCK 周期ごとにデータが更新されます。転送データの取り込みは、このデータ更新タイミングの 1/2RSPCK 周期後になります。SPCMDm.CPOL ビットの設定値は、RSPCKn 信号の動作タイミングには影響を与えず、信号極性のみに影響を与えます。

t1、t2、t3 の内容は、CPHA ビットが 0 の場合と同様です。MCU の SPI がマスタモードである場合の t1、t2、t3 については、「33.3.12.1. マスタモード動作」を参照してください。

[Motorola-SPI の場合]




図 33.28 SPI 転送フォーマット (CPHA = 1、SPFRF = 0 の場合)

[TI-SSP の場合]




図 33.29 SPI 転送フォーマット (CPHA = 1、SPFRF = 1 の場合)

33.3.6 通信動作モード

SPI コントロールレジスタ (SPCR) の通信モード選択ビット (TXMD[1:0]) を設定することで、送受信シリアル通信、送信専用動作、受信専用動作が選択されます。

図 33.30、図 33.31、図 33.32 で説明する SPDR アクセスでは、SPI データレジスタ (SPDR) へのアクセスを示しています。W は書き込みサイクルを表します。

33.3.6.1 送受信シリアル通信 (TXMD[1:0] = 00b)

図 33.30 に、SPI コントロールレジスタ (SPCR) の通信モード選択ビット (TXMD[1:0]) を 00b に設定した場合の動作例を示します。この例では、SPDCR2.TTRG が 0、SPDCR2.RTRG が FIFO 段数 - 1、SPCMDm.CPHA ビットが 1、および SPCMDm.CPOL ビットが 0 の設定で SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 33.30 SPCR.TXMD[1:0] = 00b の場合の動作例

以下に、図 33.30 の (1)、(2) に示したタイミングでのフラグ動作を説明します。

1. SPDR 受信バッファの格納数が SPDCR2.RTRG に設定されたフレーム数と一致した状態でシリアル転送が終了すると、SPI は受信バッファフル割り込み要求 (SPIi_SPRI) を発生し、SPSR.SPRF フラグを 1 にして、シフトレジスタの受信データを受信バッファにコピーします。
2. SPDR の受信バッファに FIFO の段数分のデータが格納されている状態でシリアル転送が終了すると、SPI は SPSR.OVRF フラグを 1 にしてシフトレジスタの受信データを破棄します。SPSR.OVRF フラグの動作の詳細については「33.3.10.1. オーバーランエラー」を参照してください。

送受信シリアル通信 (TXMD[1:0] = 00b) では、送信データが送信され、受信データが受信されます。したがって、SPRF フラグと OVRF フラグは、それぞれタイミング (1) と (2) で 1 に設定されます。

33.3.6.2 送信のみのシリアル通信 (TXMD[1:0] = 01b)

図 33.31 に、SPI コントロールレジスタ (SPCR) の通信モード選択ビット (TXMD[1:0]) を 01b に設定した場合の動作例を示します。この例では、SPDCR2.TTRG が 0、SPDCR2.RTRG が 0、SPCMDm.CPHA ビットが 1、SPCMDm.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 33.31 SPCR.TXMD[1:0] = 01b の動作例

以下に、図 33.31 の (1)~(3) に示したタイミングでのフラグの動作内容を説明します。

1. 送信のみモード (SPCR.TXMD[1:0] = 01b) へ遷移する前に、受信バッファにデータが残っていないこと (SPSR.SPRF フラグ = 0)、および SPSR.OVRF フラグが 0 であることを確認してください。
2. SPDR の受信 FIFO にデータを受信せずにシリアル転送が終了すると、送信のみモード (SPCR.TXMD[1:0] = 01b) を選択している場合、SPSR.SPRF フラグは 0 を保持し、SPI はシフトレジスタのデータを受信バッファへコピーしません。
3. SPDR の受信バッファに以前のシリアル転送の受信データは存在しないため、シリアル転送が終了しても、SPSR.OVRF フラグは 0 を保持し、シフトレジスタのデータを受信バッファへコピーしません。

送信のみモード (SPCR.TXMD[1:0] = 01b) では、SPI はデータを送信しますが、受信しません。そのため、SPSR.SPRF および SPSR.OVRF フラグは (1)~(3) それぞれのタイミングで 0 を保持します。

33.3.6.3 受信専用シリアル通信 (TXMD[1:0] = 10b)

図 33.32 に、SPI コントロールレジスタ (SPCR) の通信モード選択ビット (TXMD[1]) を 1 に設定した場合の動作例を示します。この例では、SPDCR2.TTRG が FIFO 段数 - 1、SPDCR2.RTRG が 0、SPCMDm.CPHA ビットが 1、および SPCMDm.CPOL ビットが 0 の設定で SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 33.32 SPCR.TXMD[1:0] = 10b の場合の動作例

上図のタイミング (1) と (2) における動作を以下に説明します。

1. SPDR 受信バッファの格納数が SPDCR2.RTRG に設定されたフレーム数と一致した状態でシリアル転送が終了すると、SPI は受信バッファフル割り込み要求 (SPIi_SPRI) を発生し、SPSR.SPRF フラグを 1 にして、シフトレジスタの受信データを受信バッファにコピーします。
2. SPDR の受信バッファに FIFO の段数分のデータが格納されている状態でシリアル転送が終了すると、SPI は SPSR.OVRF フラグを 1 にしてシフトレジスタの受信データを破棄します。

33.3.7 送信バッファエンプティ／受信バッファフル割り込み

図 33.33 に、送信バッファエンプティ割り込み (SPIi_SPTI (i=0, 1)) と受信バッファフル割り込み (SPIi_SPRI) の動作例を示します。これらの図に示された SPDR レジスタアクセスは、レジスタへのアクセス条件を示しています。W は書き込みサイクル、R は読み出しサイクルを示しています。図 33.33 では、SPCR.TXMD[1:0] ビットが 00b、SPDCR2.TTRG ビットが 0、SPDCR2.RTRG ビットが 0、SPCMDm.CPHA ビットが 0、および SPCMDm.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 33.33 SPIi_SPTI、SPIi_SPRI 割り込みの動作例 (CPHA = 0、CPOL = 0)

図 33.33 の (1)~(5) の各タイミングでの SPI の動作内容は以下の通りです。

1. SPDR に送信データを書き込むタイミングが、送信バッファに次に転送するデータが設定される前であれば、SPI は送信データを送信バッファに書き込みます。DTC または DMAC を使用して 1 つの処理ルーチンで SPDR に送信データを書き込むと、最後のアクセス時に SPSR.SPTEF フラグが 0 にクリアされます。

2. シフトレジスタがエンプティの場合、SPI は送信バッファのデータをシフトレジスタにコピーします。このとき、送信 FIFO 内の空き段数が TTRG の値より大きい場合、SPI は送信バッファエンプティ割り込み要求 (SPI_i_SPTI) を発生させ、SPTEF フラグを 1 にします。シリアル転送の開始方法は、SPI のモードに依存します。詳細は、「33.3. 動作説明」と「33.3.13. クロック同期式動作」を参照してください。
3. 送信バッファエンプティ割り込みルーチン、または SPTEF フラグによる送信バッファエンプティの処理により SPDR に送信データを書き込むと、SPI は送信バッファにデータを書き込みます。DTC または DMAC を使用して 1 つの処理ルーチンで SPDR に送信データを書き込むと、最後のアクセス時に SPTEF フラグが 0 にクリアされます。シフトレジスタにはシリアル転送中のデータが格納されているため、SPI は送信バッファのデータをシフトレジスタにコピーしません。
4. シリアル転送終了時に、SPDR の受信バッファが FIFO 段数を超える場合、SPI はシフトレジスタの受信データを受信バッファにコピーし、受信バッファフル割り込み要求 (SPI_i_SPRI) を発生させ、SPRF フラグを 1 にします。シリアル転送が終了するとシフトレジスタはエンプティになりますが、次の送信データが送信 FIFO に設定されている状態でシリアル転送が終了すると、SPI は SPTEF フラグを 1 にし、送信バッファのデータをシフトレジスタにコピーします。オーバーランエラー発生状態で、シフトレジスタから受信バッファへ受信データをコピーしなかった場合でも、シリアル転送が終了すると SPI はシフトレジスタがエンプティであると判断し、送信バッファからシフトレジスタへのデータ転送が可能な状態になります。
5. 受信バッファフル割り込みルーチン、または SPRF フラグによる受信バッファフル割り込みの処理で SPDR レジスタを読み出すと、受信データが読み出せます。DTC または DMAC を使用して 1 つの処理ルーチンで SPDR から受信データを読み出すと、最後のアクセス時に SPRF フラグが 0 にクリアされます。

送信 FIFO 内の空き段数が 0 のときに SPDR レジスタに送信データを書き込むと、SPI は送信バッファにあるデータを更新しません。SPDR レジスタへ書き込む場合は、必ず送信バッファエンプティ割り込み要求を使用するか、あるいは SPTEF フラグによる送信バッファエンプティ割り込みの処理でエンプティを確認してください。送信バッファエンプティ割り込みを使用する場合には、SPCR.SPTIE ビットを 1 にしてください。SPI 機能が無効 (SPCR.SPE ビット = 0) の場合には、SPTIE ビットを 0 にしてください。

受信 FIFO に FIFO の段数分のデータが格納されている状態でシリアル転送が終了すると、SPI はシフトレジスタからデータをコピーせず、オーバーランエラーを検出します（「33.3.10. エラー検出」を参照してください）。受信データのオーバーランエラーを防ぐために、受信バッファフル割り込み要求で、次のシリアル転送終了よりも前に受信データを読み出してください。SPI 受信バッファフル割り込みを使用する場合には、SPCR.SPRIE ビットを 1 にしてください。

送信/受信バッファの状態は、送信/受信割り込み、または関連する ICU の IELSR_n.IR フラグ (n は割り込みベクタ番号) によって確認することができます。

同様に、SPSR.SPTEF および SPSR.SPRF フラグによっても、送信/受信バッファの状態を確認できます。割り込みベクタ番号については、「12. 割り込みコントローラユニット (ICU)」を参照してください。

33.3.8 アイドル割り込み

SPI ステータスレジスタ (SPSR) の SPCP[2:0] ビットが 000b (シーケンス制御の開始) になるとき、SPI ステータスレジスタ (SPSR) の IDLNF フラグが 1 になり、マスタモード動作中のアイドル割り込み要求が発行されます。SPCR.SPE ビットを 0 にクリアすることでも、割り込み要求が発行されます。

[Motorola-SPI の場合]

図 33.34 に通常動作におけるアイドル割り込み動作の例を示します。




図 33.34 アイドル割り込み動作の例 (マスターモード/Motorola-SPI)

1. 送信開始時に、次の転送データが送信バッファに設定されていない場合、IDLNF フラグが 0 (IDLE) になります。送信データを書き込むと、IDLNF フラグが 1 (BUSY) になります。送信データを書き込む前に SPI 制御レジスタ (SPCR) の SPIIE ビットが 1 に設定されると、送信開始前に割り込み処理が必要になります。そのため、送信開始前に SPIIE ビットを 0 に設定します。
2. 送信バッファの状態にかかわらず、送信を開始した後も IDLNF フラグは 1 (BUSY) のままになります。
3. t3 サイクルの終わりで、SPCP[2:0] ビットは次のコマンドにコマンドを変更します。次のコマンドが 000b でないとき、次の送信データが書き込まれていなくても IDLNF フラグは変わらずそのままになります。
4. t3 サイクルの終わりで、次のコマンドが 000b であり次の送信データが無いため、IDLNF フラグは 0 (IDLE) にクリアされます。SPIIE ビットが現在 1 の場合、SPli_SPII (i=0, 1) 割り込みが出力されます。

[TI-SSP の場合]

図 33.35 に通常動作におけるアイドル割り込み動作の例を示します。




図 33.35 アイドル割り込み動作の例 (マスタモード/TI-SSP)

1. 送信開始時に、次の転送データが送信バッファに設定されていない場合、IDLNF フラグが 0 (IDLE) になります。送信データを書き込むと、IDLNF フラグが 1 (BUSY) になります。送信データを書き込む前に SPI 制御レジスタ (SPCR) の SPIIE ビットが 1 に設定されると、送信開始前に割り込み処理が必要になります。そのため、送信開始前に SPIIE ビットを 0 に設定します。
2. 送信バッファの状態にかかわらず、送信を開始した後も IDLNF フラグは 1 (BUSY) のままになります。
3. t3 サイクルの終わりで、SPCP[2:0] ビットは次のコマンドにコマンドを変更します。次のコマンドが 000b でないとき、次の送信データが書き込まれていなくても IDLNF フラグは変わらずそのままになります。
4. t3 サイクルの終わりで、次のコマンドが 000b であり次の送信データがないため、IDLNF フラグは 0 (IDLE) にクリアされます。現在、SPIIE ビットが 1 の場合、SPIi_SPII 割り込みが出力されます。

33.3.9 通信終了割り込み

33.3.9.1 マスタモードでの送受信/送信

マスタモードでの送受信/送信専用時の通信完了フラグの設定/クリア条件については、「[33.2.9. SPSR : SPI ステータスレジスタ](#)」の CENDF ビットの説明を参照してください。

[モトローラ SPI の場合]

図 33.36 に、送受信/送信マスタモードでの通信終了割り込みの動作例を示します。




図 33.36 通信終了割り込み動作例（送受信/送信マスターモード/モトローラ SPI）

1. 通信開始前は CENDF フラグは 0、SPIi_SPCEND ($i=0, 1$) のレベルは 1 です。これらは通信期間中維持されます。
2. 次のコマンドが 000b で次の送信データがないため、 t_3 期間の終わりで CENDF フラグは 1（通信終了）になり、CENDIE ビットが 1 になると SPIi_SPCEND 割り込みが出力されます。
3. 次の送信データが送信バッファ (SPTX) に書かれると、CENDF フラグがクリアされます。または、SPSRC.CENDFC ビットに 1 を書き込むと、CENDF フラグは 0 になります。

[TI-SSP の場合]

図 33.37 に、送受信/送信のみマスターモードでの通信終了割り込みの動作例を示します。




図 33.37 通信終了割り込み動作例（送受信/送信のみマスターモード/TI-SSP）

1. 通信開始前は CENDF フラグは 0、SPIi_SPCEND のレベルは 1 です。これらは通信期間中維持されます。
2. 次のコマンドが 000b で次の送信データがないため、 $t3$ 期間の終わりで CENDF フラグは 1（通信終了）になり、CENDIE ビットが 1 の場合に PCLK の 1 サイクル幅で SPIi_SPCEND 割り込みが出力されます。
3. 次の送信データが送信バッファ (SPTX) に書かれると、CENDF フラグがクリアされます。または、SPSRC.CENDFC ビットに 1 を書き込むと、CENDF フラグは 0 になります。

スレーブモード動作において、通信終了割り込みの出力タイミングは SPCR.SPMS ビット（SPI モード選択ビット）の値によって異なり、通信終了割り込みのクリアタイミングは通信モード（送受信、送信のみ、または受信のみ）によって異なります。

33.3.9.2 受信専用マスターモード

受信専用マスターモードでの通信完了フラグのセット条件/クリア条件については、「[33.2.9. SPSR : SPI ステータスレジスタ](#)」の CENDF ビットの説明を参照してください。

図 33.38 に、RMFM[4:0] = 0 時の受信専用マスターモードでの通信終了割り込み動作例を示します。




図 33.38 RMFM[4:0] = 0 時の通信終了割り込み動作例 (受信専用マスタモード/Motorola-SPI)

1. 通信開始前は CENDF フラグは 0、SPli_SPCEND のレベルは 1 です。これらは通信期間中維持されます。
2. 通信フレーム期間中に RMEDTG に 1 を書き込むことにより、t3 サイクルの終わりに CENDF フラグは 1 (通信終了) になります。それから CENDIE ビットが 1 のとき、SPli_SPCEND 割り込みを PCLK の 1 サイクル幅で出力します。
3. RMSTTG に 1 を書き込むと、CENDF フラグはクリアされます。また、SPSRC.CENDFC ビットに 1 を書き込むと、CENDF フラグは 0 になります。

図 33.39 に、RMFM[4:0] ≠ 0 時の受信専用マスタモードでの通信終了割り込み動作例を示します。




図 33.39 RMFM[4:0] ≠ 0 時の通信終了割り込み動作例 (受信専用マスタモード/Motorola-SPI)

1. 通信開始前は CENDF フラグは 0、SPli_SPCEND のレベルは 1 です。これらは通信期間中維持されます。

- RMFM[4:0]により設定されたフレーム数を受信後、t3 サイクルの終わりに CENDF フラグは 1 (通信終了) になります。それから CENDIE ビットが 1 のとき、SPIi_SPCEND 割り込みを PCLK の 1 サイクル幅で出力します。
- RMSTTG に 1 を書き込むと、CENDF フラグはクリアされます。また、SPSRC.CENDFC ビットに 1 を書き込むと、CENDF フラグは 0 になります。

33.3.9.3 SPI 動作 (4 線式) 時のスレーブモードでの送受信/送信

スレーブモード (4 線式) での送受信/送信専用時の通信完了フラグの設定/クリア条件については、「[33.2.9. SPSR : SPI ステータスレジスタ](#)」の CENDF ビットの説明を参照してください。

[Motorola-SPI の場合]

図 33.40 に、SPI 動作時の送受信/送信スレーブモードでの通信終了割り込み動作例を示します。




図 33.40 通信終了割り込み動作例 (SPI 動作/Motorola-SPI 時の送受信/送信スレーブモード)

- 通信開始前は CENDF フラグは 0、SPIi_SPCEND のレベルは 1 です。これらは通信期間中維持されます。
- 次の転送データが送信 FIFO にセットされておらず、送信シフトレジスタがエンプティの場合は、SSLn0 ネットのタイミングで CENDF フラグが 1 (通信終了) になります。それから CENDIE ビットが 1 のとき、SPIi_SPCEND 割り込みを PCLK の 1 サイクル幅で出力します。
- 次の送信データが送信バッファ (SPTX) に書き込まれると、CENDF フラグがクリアされます。または、SPSRC.CENDFC ビットに 1 を書き込むと、CENDF フラグは 0 になります。

[TI-SSP の場合]

図 33.41 に、SPI 動作時の送受信/送信専用スレーブモードでの通信終了割り込み動作例を示します。




図 33.41 通信終了割り込み動作例 (SPI 動作/TI-SSP 時の送受信/送信専用スレーブモード)

1. 通信開始前は CENDF フラグは 0、SPIi_SPCEND のレベルは 1 です。これらは通信期間中維持されます。
2. 次の転送データが送信 FIFO にセットされておらず、送信シフトレジスタがエンブティの場合は、RSPCKn の最終データビットサンプリング時に CENDF フラグが 1 (通信終了) になります。それから CENDIE ビットが 1 のとき、SPIi_SPCEND 割り込みを PCLK の 1 サイクル幅で出力します。
3. 次の送信データが送信バッファ (SPTX) に書き込まれると、CENDF フラグがクリアされます。または、SPSRC.CENDFC ビットに 1 を書き込むと、CENDF フラグは 0 になります。

33.3.9.4 SPI 動作 (4 線式) 時のスレーブモードでの受信専用

スレーブモード (4 線式) での受信専用時の通信完了フラグの設定/クリア条件については、「33.2.9. SPSR : SPI ステータスレジスタ」の CENDF ビットの説明を参照してください。

[Motorola-SPI の場合]

図 33.42 に、SPI 動作 (4 線式) 時の受信のみスレーブモードでの通信終了割り込み動作例を示します。




図 33.42 通信終了割り込み動作例 (SPI 動作時の受信のみスレーブモード/Motorola-SPI)

1. 通信開始前は CENDF フラグは 0、SPIi_SPCEND のレベルは 1 です。これらは通信期間中維持されます。
2. SPI データコントロールレジスタ (SPDCR) の SPFC 設定値分のフレームを受信バッファに格納した後、SSLn0 ネゲートのタイミングで CENDF フラグが 1 (通信完了) になります。それから CENDIE ビットが 1 のとき、SPIi_SPCEND 割り込みを PCLK の 1 サイクル幅で出力します。

- 次の送信が開始したとき、SSLn0 アサート時に CENDF フラグがクリアされます。または、SPSRC.CENDFC ビットに 1 を書き込むと、CENDF フラグは 0 になります。

[TI-SSP の場合]

図 33.43 に、SPI 動作（4 線式）時の受信のみスレーブモードでの通信終了割り込み動作例を示します。




図 33.43 通信終了割り込み動作例（SPI 動作時の受信のみスレーブモード/TI-SSP）

- 通信開始前は CENDF フラグは 0、SPIi_SPCEND のレベルは 1 です。これらは通信期間中維持されます。
- 最終フレーム送信終了時に、RSPCK の最終データビットサンプリングのタイミングで、CENDF フラグが 1（通信終了）になります。それから CENDIE ビットが 1 のとき、SPIi_SPCEND 割り込みを PCLK の 1 サイクル幅で出力します。
- 次の送信が開始したとき、SSLn0 アサート時に CENDF フラグがクリアされます。または、SPSRC.CENDFC ビットに 1 を書き込むと、CENDF フラグは 0 になります。

33.3.9.5 クロック同期式動作（3 線式）時のスレーブモードでの送受信／送信

クロック同期（3 線式）時のスレーブモードでの送受信／送信専用時の通信完了フラグの設定／クリア条件については、「33.2.9. SPSR : SPI ステータスレジスタ」の CENDF ビットの説明を参照してください。

図 33.44 に、クロック同期式動作（3 線式）時の送受信／送信スレーブモードでの通信終了割り込み動作例を示します。




図 33.44 通信終了割り込み動作例（クロック同期式動作時の送受信／送信スレーブモード）

- 通信開始前は CENDF フラグは 0、SPIi_SPCEND のレベルは 1 です。これらは通信期間中維持されます。

2. 次の転送データが送信 FIFO にセットされておらず、送信シフトレジスタがエンプティのとき、CENDIE ビットが 1 の場合は PCLK 1 サイクル分の幅で SPI_i_SPCEND 割り込みを出力します。
3. 次の送信データが送信バッファ (SPTX) に書き込まれると、CENDF フラグがクリアされます。または、SPSRC.CENDFC ビットに 1 を書き込むと、CENDF フラグは 0 になります。

33.3.9.6 クロック同期式動作 (3 線式) 時のスレーブモードでの受信専用

クロック同期 (3 線式) 時のスレーブモードでの受信専用時の通信完了フラグの設定/クリア条件については、「33.2.9. SPSR : SPI ステータスレジスタ」の CENDF ビットの説明を参照してください。

図 33.45 に、クロック同期動作時の受信のみスレーブモードでの通信終了割り込み動作例を示します。





図 33.45 通信終了割り込み動作例 (クロック同期式動作時の受信のみスレーブモード)

1. 通信開始前は CENDF フラグは 0、SPI_i_SPCEND のレベルは 1 です。これらは通信期間中維持されます。
2. SPI データコントロールレジスタ (SPDCR) の SPFC 設定値の最終フレームを受信したときに、最終フレーム通信における RSPCK_n の最終データビットのサンプリングのタイミングで、CENDF フラグは 1 (通信完了) になります。それから CENDIE ビットが 1 の場合、PCLK 1 サイクル分の幅で SPI_i_SPCEND 割り込みを出力します。
3. 次の送信の RSPCK_n の最初のエッジで、CENDF フラグがクリアされます。または、SPSRC.CENDFC ビットに 1 を書き込むと、CENDF フラグは 0 になります。

33.3.9.7 共通動作

この章では「33.3.9.1. マスタモードでの送受信/送信」～「33.3.9.6. クロック同期式動作 (3 線式) 時のスレーブモードでの受信専用」に記載の各モード/領域オプション通信に共通する動作について説明します。通信完了時に SPI 通信終了割り込み許可 (CENDIE) が 0 の場合、通信終了フラグ (CENDF) が設定され、通信終了のイベントが出力されますが、割り込みは出力されません。しかし、SPI 機能許可 (SPE) が 1 のときに通信終了フラグ (CENDF) がクリアされる前に通信終了割り込み許可 (CENDIE) が 1 になると、通信終了割り込み (SPI_i_SPCEND) が出力されます。



注. PCLK = TCLK

図 33.46 通信終了割り込みの動作例 (イネーブル制御)

1. 通信完了時 SPI 通信終了割り込みのイネーブルビット (CENDIE) が 1 の場合、下記の 3 つが同じタイミングになります。
 - 通信終了フラグ (CENDF)
 - 通信終了イベント
 - 通信終了割り込み (SPli_SPCEND)
2. 通信完了時 SPI 通信終了割り込みのイネーブルビット (CENDIE) が 0 の場合、下記の 2 つが同じタイミングになりますが、割り込みは発生しません。
 - 通信終了フラグ (CENDF)
 - 通信終了イベント
3. (2) の後、SPI 機能イネーブルビット (SPE) および通信終了フラグ (CENDF) が 1 のときに通信終了割り込みイネーブルビット (CENDIE) がセットされると、1TCLK サイクル後に通信終了割り込みが出力されます。
4. (2) の後、SPI 機能イネーブルビット (SPE) または通信終了フラグ (CENDF) が 0 のときに通信終了割り込みイネーブルビット (CENDIE) がセットされても、通信終了割り込み (SPli_SPCEND) は出力されません。

33.3.10 エラー検出

通常の SPI のシリアル転送では、SPDR レジスタの送信バッファに書き込んだデータが送信され、受信したデータは SPDR レジスタの受信バッファから読み出すことができます。SPDR レジスタにアクセスがあった場合、送信または受信バッファの状態やシリアル転送の開始時または終了時の SPI の状態によって、通常以外の転送となることがあります。

通常以外の転送が発生した場合には、SPI はアンダーランエラー、オーバーランエラー、パリティエラー、またはモードフォルトエラーとして検出します。表 33.9 に、通常以外の転送動作と SPI のエラー検出機能の関係を示します。

表 33.9 通常以外の転送動作と SPI のエラー検出機能の関係 (1/2)

動作	発生条件	SPI 動作	エラー検出
1	送信 FIFO にエンプティステージがない状態で SPDR レジスタに書き込み	<ul style="list-style-type: none"> ● 送信バッファ内容を保持 ● 書き込みデータ欠落 	なし
2	受信 FIFO にデータが格納されていない状態で SPDR レジスタを読み出し	受信バッファ内容および受信済みデータを出力	なし
3	SPI がデータ送信不能のときに、スレーブモードでシリアル転送が開始	<ul style="list-style-type: none"> ● シリアル転送を中断 ● 送受信データ欠落 ● MISO_n 端子の出力信号のドライブ停止 ● SPI 機能は無効 	アンダーランエラー
4	FIFO ステージ数の分だけ受信 FIFO にデータが格納された状態でシリアル転送が終了	<ul style="list-style-type: none"> ● 受信 FIFO 内容を保持 ● 受信データ欠落 	オーバーランエラー

表 33.9 通常以外の転送動作と SPI のエラー検出機能の関係 (2/2)

動作	発生条件	SPI 動作	エラー検出
5	以下のモードで、全二重同期式シリアル通信時にパリティ機能が有効な状態で誤ったパリティビットを受信 <ul style="list-style-type: none"> ● 送受信マスターモード ● 受信専用マスターモード ● 送受信スレーブモード ● 受信専用スレーブモード 	パリティエラーフラグのアサート	パリティエラー
6	マルチマスターモードでシリアル転送アイドル時に SSLn0 端子の入力信号アサート	<ul style="list-style-type: none"> ● RSPCKn、MOSIn、SSLn1～SSLn3 端子の出力信号のドライブ停止 ● SPI 機能は無効 	モードフォルトエラー
7	マルチマスターモードでシリアル転送中に SSLn0 端子の入力信号アサート	<ul style="list-style-type: none"> ● シリアル転送を中断 ● 送受信データ欠落 ● RSPCKn、MOSIn、SSLn1～SSLn3 端子の出力信号のドライブ停止 ● SPI 機能は無効 	モードフォルトエラー
8	[Motorola-SPI の場合] スレーブモードでシリアル転送中に SSLn0 端子の入力信号ネゲート	<ul style="list-style-type: none"> ● シリアル転送を中断 ● 送受信データ欠落 ● MISOn 端子の出力信号のドライブ停止 ● SPI 機能は無効 	モードフォルトエラー
9	[TI-SSP の場合] スレーブモードでシリアル転送中に SSLn0 入力信号をアサート	<ul style="list-style-type: none"> ● シリアル転送を中断 ● 送受信データ欠落 ● MISOn 出力信号のドライブ停止 ● SPI 機能は無効 	モードフォルトエラー
10	SPDRES = 1 でデータが受信 FIFO に格納された後、格納されたデータ数はしきい値よりも少なく、SPDRC[7:0]の設定値に受信データは書き込まれません。	受信データレディフラグをアサート	受信データレディ

表 33.9 の動作 1 に対しては、SPI はエラーを検出しません。SPDR レジスタへの書き込み時にデータを欠落させないために、送信バッファエンプティ割り込み要求で SPDR レジスタへの書き込みを実行してください (SPSR.SPTEF フラグが 1 の場合)。

動作 2 に対しても、SPI はエラーを検出しません。無関係なデータを読み出さないようにするためには、SPI 受信バッファフル割り込み要求で SPDR レジスタの読み出しを実行するようにしてください (SPSR.SPRF フラグが 1 の場合)。

表中のその他のエラーについては、下記の節を参照してください。

- 動作 3 に示したアンダーランエラーについては、「[33.3.10.4. アンダーランエラー](#)」を参照してください。
- 動作 4 に示したオーバーランエラーについては、「[33.3.10.1. オーバーランエラー](#)」を参照してください。
- 動作 5 に示したパリティエラーについては、「[33.3.10.2. パリティエラー](#)」を参照してください。
- 動作 6～9 に示したモードフォルトエラーについては、「[33.3.10.3. モードフォルトエラー](#)」を参照してください。
- 送信および受信割り込みについては、「[33.3.7. 送信バッファエンプティ/受信バッファフル割り込み](#)」を参照してください。
- 動作 10 に示した受信データレディについては、「[33.3.10.5. 受信データレディ](#)」を参照してください。

33.3.10.1 オーバーランエラー

SPDR の受信バッファフルの状態ではシリアル転送が終了すると、SPI はオーバーランエラーを検出して SPSR.OVRF フラグを 1 にします。OVRF フラグが 1 の状態では、SPI はシフトレジスタのデータを受信バッファにコピーしないので、受信バッファにはエラー発生前のデータが保持されます。OVRF フラグを 0 に設定するには、システムリセットを発行するか、SPSRC.OVRF ビットに 1 を書き込みます。

図 33.47 に OVRF フラグと SPRF フラグの動作例を示します。図 33.47 に記載した SPSRC アクセスと SPDR アクセスは、それぞれ SPSRC レジスタと SPDR レジスタへのアクセス状況を示しています。W は書き込みサイクル、R は読み出しサイクルを示しています。この例では、SPCMDm.CPHA ビットが 1、SPCMDm.CPOL ビットが

0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 33.47 OVRF フラグおよび SPRF フラグの動作例

以下に、図 33.47 の (1) ~ (4) に示したタイミングでのフラグの動作内容を説明します。

1. FIFO 段数に対応するデータが格納された状態でシリアル転送が終了すると、SPI はオーバーランエラーを検出して OVRF フラグを 1 に設定します。SPI はシフトレジスタのデータを受信バッファにコピーしません。SPI は、SPPE = 1 の場合でもパリティエラーを検出しません。マスタモードでは、SPI は SPI コマンドレジスタ (SPCMDm) へのポインタの値を、SPI ステータスレジスタ (SPSR) の SPECMD[2:0] ビットにコピーします。
2. SPDR を読み出すと、SPI は受信バッファのデータを出力します。このとき、DTC/DMAC を使用して 1 つの処理ルーチンで SPDR から受信データを読み出すと、最後のアクセス時に SPRF フラグが 0 にクリアされます。
3. OVRF フラグが 1 の状態 (オーバーランエラー) でシリアル転送が終了した場合には、SPI はシフトレジスタのデータを受信バッファにコピーしません (SPRF フラグは 1 になりません)。受信バッファフル割り込みも発生しません。また、SPPE ビットが 1 であってもパリティエラーの検出は行いません。オーバーランエラー発生状態で、SPI がシフトレジスタから受信バッファへ受信データをコピーしなかった場合でも、シリアル転送が終了すると SPI はシフトレジスタを空であると判定します。これにより、送信バッファからシフトレジスタへのデータ転送が可能な状態になります。
4. SPSRC.OVRFC ビットを 1 にすると SPSR.OVRF フラグをクリアします。

オーバーランエラーの発生は、SPSR の読み出し、あるいは SPI エラー割り込みと SPSR の読み出しによって、確認できます。シリアル転送を実行する場合には、SPDR レジスタの読み出し直後に SPSR レジスタを読み出すなどの方法で、オーバーランエラー発生を早期に検出できるように対処してください。

オーバーランエラーが発生して OVRF フラグが 1 になると、OVRF フラグが 0 になるまで正常な受信動作ができなくなります。

マスタモードで RSPCK 自動停止機能を有効 (SPCR.SCKASE = 1) にした場合は、オーバーランエラーが発生しません。図 33.48 と図 33.49 に、マスタモード時の受信バッファフルの状態でのシリアル転送が継続するときのクロック停止波形を示します。




図 33.48 マスタモード時に FIFO の段数分のデータが格納された状態でシリアル転送が継続されるときのクロック停止波形 (CPHA = 1)




図 33.49 マスタモード時に FIFO の段数分のデータが格納された状態でシリアル転送が継続されるときのクロック停止波形 (CPHA = 0)

以下に、図 33.48 および図 33.49 の (1)、(2) に示したタイミングでのフラグ動作を説明します。

1. 受信 FIFO に FIFO の段数分のデータが格納されていると、RSPCK クロックの発振が停止してオーバーランエラーは発生しません。
2. クロック停止中に SPDR を読み出すと、受信バッファのデータが読み出せます。RSPCK クロックが発振を再開します。

マスタモードにおけるバースト転送の際、フレーム間遅延なしの転送に対し RSPCK 自動停止機能が有効であるとき、オーバーランエラーは発生しません。図 33.50 と図 33.51 に、バースト転送のフレーム間の遅延がなく、かつ受信 FIFO に FIFO の段数分のデータが格納された状態でシリアル転送が継続する場合のクロック停止波形を示します。




図 33.50 FIFO の段数分のデータが格納された受信バッファフルの状態でのシリアル転送が継続する場合のクロック停止波形（バースト転送でフレーム間遅延なし、CPHA = 1）




図 33.51 マスタモードにおいて FIFO の段数分のデータが格納された状態でシリアル転送が継続する場合のクロック停止波形（バースト転送でフレーム間遅延なし、CPHA = 0）

上図のタイミング (1) と (2) におけるフラグの動作を以下に説明します。

1. FIFO の段数分のデータが格納されていると、RSPCK クロックの発振が停止してオーバーランエラーは発生しません。
2. クロック発振停止中、SPDR を読み出すことで受信バッファデータを読み出せます。受信バッファデータを読み出した後、RSPCK クロックが発振を再開します。

33.3.10.2 パリティエラー

SPI コントロールレジスタ (SPCR) の SPPE ビットが 1 の場合は、送受信または受信専用マスタモード、送受信スレーブモード、または受信専用スレーブモードでの送信後に、SPI がパリティエラーの有無をチェックします。SPI が受信データのパリティエラーを検出すると、SPI ステータスレジスタ (SPSR) の PERF フラグが 1 に設定されます。OVRF フラグが 1 の場合、SPI はシフトレジスタのデータを受信バッファにコピーしません。したがって、受信データのパリティエラーは検出されません。SPSR の PERF フラグをクリアして 0 にするには、システムをリセットするか、SPSRC.PERFC ビットに 1 を書き込みます。

図 33.52 に、OVRF フラグと PERF フラグの動作例を示します。図 33.52 に記載の SPSR アクセスは、SPSR レジスタへのアクセス状況を示しています。W は書き込みサイクル、R は読み出しサイクルです。この例では、SPCR.SPPE ビットが 1 の状態で全二重同期式シリアル通信を行います。SPI は、SPCMDm.CPHA ビットが 1、SPCMDm.CPOL ビットが 0 の設定で、8 ビットのシリアル転送を実行します。RSPCKn 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 33.52 OVRF フラグおよび PERF フラグの動作例

以下に、図 33.52 の (1) ~ (3) に示したタイミングでのフラグの動作内容を説明します。

1. SPI は、オーバーランエラーを検出せずにシリアル転送を終了すると、シフトレジスタのデータを受信バッファにコピーします。SPI が受信データをチェックしたときにパリティエラーを検出すると、PERF フラグが 1 に設定されます。マスタモードでは、SPI は SPI コマンドレジスタ (SPCMDm) へのポインタの値を、SPI データコントロールレジスタ 2 (SPDCR2) の SPECMD[2:0] ビットにコピーします。
2. SPSRC.PERFC ビットに 1 を書き込むと、PERF フラグがクリアされます。
3. SPI がオーバーランエラーを検出した状態でシリアル転送が終了すると、シフトレジスタのデータは受信バッファにコピーされません。このとき、SPI はパリティエラー検出を行いません。

パリティエラーの発生は、SPSR レジスタの読み出し、あるいは SPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。シリアル転送を実行する場合には、SPSR レジスタを読み出すなどの方法で、パリティエラー発生を早期に検出できるように対処してください。SPI をマスタモードで使用する場合は、SPDCR2.SPECMD[2:0] ビットを読み出すことで、エラー発生時の SPCMDm レジスタに対するポインタ値を確認できます。

33.3.10.3 モードフォルトエラー

SPCR.MSTR ビットが 1、SPCR.SPMS ビットが 0、SPCR.MODFEN ビットが 1 の場合には、SPI はマルチマスタモードで動作します。

マルチマスタモードの SPI の SSLn0 端子へ入力される信号に対してアクティブレベルが入力されると、シリアル転送の状態にかかわらず、SPI はモードフォルトエラーを検出して SPSR.MODF フラグを 1 にします。

SPI はモードフォルトエラーを検出すると、SPCMD レジスタに対するポインタの値を SPECMD[2:0] ビットにコピーします。

なお、SSLn0 端子へ入力される信号のアクティブレベルは、SPCR3.SSL0P ビットによって決定されます。

MSTR ビットが 0 の場合には、SPI はスレーブモードで動作します。

スレーブモードにおいて SPCR.MODFEN ビットが 1 で SPMS ビットが 0 の場合、シリアル転送期間（有効データのドライブ開始から最終有効データのラッチまで）に SSLn0 入力信号がネゲートされると、以下の 2 つの条件のいずれかが満たされたときに、SPI はモードフォルトエラーを検出します。

[Motorola-SPI の場合]

シリアルデータ転送中に SSLn0 端子へ入力される信号がネゲートされる場合

[TI-SSP の場合]

シリアルデータ転送中に SSLn0 端子へ入力される信号がアサートされる場合。ただし、バースト転送中は、フレームの最終ビット中で SSLn0 端子へ入力される信号がアサートされる場合でもエラーは検出されません。

SPI はモードフォルトエラーを検出すると、出力信号のドライブを停止し、SPCR レジスタの SPE ビットをクリアします。SPE ビットがクリアされると、SPI 機能は無効になります（「33.3.12. SPI 動作」に記載）。マルチマスタ構成では、モードフォルトエラーを使用して、出力信号のドライブを停止し、SPI 機能は無効にすることによって、バス権を解放できます。

モードフォルトエラーがあるかどうかは、SPSR を読み出すか、SPI エラー割り込みと SPSR を読み出すことによってチェックできます。SPI エラー割り込みを使用せずにモードフォルトエラーを検出するためには、SPSR レジスタをポーリングしてください。SPI をマスタモードで使用する場合、SPSR の SPECMD[2:0] ビットを読み出すことで、エラーがあるときの SPCMD レジスタに対するポインタ値をチェックできます。

MODF フラグが 1 の間は、SPI は SPE ビットへの 1 の書き込みを無視します。モードフォルトエラーの検出後に SPI 機能を有効にするには、MODF フラグを 0 にクリアしてください。

33.3.10.4 アンダーランエラー

スレーブモードで SPI が動作しているとき (SPCR.MSTR = 0)、および SPI コントロールレジスタ (SPCR) の通信モード選択ビット (TXMD[1:0]) が 00b または 01b のときに、SPCR.SPE ビットが 1 (SPI 機能有効) で送信データ出力がレディになる前にシリアル転送が開始すると、SPI はアンダーランエラーを検出し、SPSR.MODF フラグと SPSR.UDRF フラグを 1 にします。

SPI はアンダーランエラーを検出すると、出力信号のドライブ停止および SPCR.SPE ビットを 0 にクリアします（「33.3.11. SPI の初期化」を参照）。

アンダーランエラーは、SPSR レジスタの読み出し、あるいは SPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。SPI エラー割り込みを利用せずにアンダーランエラーを検出するためには、SPSR レジスタをポーリングする必要があります。

MODF フラグが 1 の状態では、SPI は SPCR.SPE ビットへの 1 の書き込みを無視します。アンダーランエラー検出後に SPI 機能を有効にするには、MODF フラグを 0 にしてください。

33.3.10.5 受信データレディ

SPCR.TXMD[1:0] が 00b、01b、または 11b であり、かつ SPCR2.SPDR[7:0] が 0x00 でない場合、通信中 (SPE = 1) の受信 FIFO のデータを受信した後、受信 FIFO の数が閾値以下であり、かつ SPDR[7:0] に設定された時間が経過した後であっても、受信データが格納されていないときには SPSR.SPDRF フラグが 1 になります。

受信データレディが検出されると、割り込みとイベントリンク出力が、SPCR.SPDR[7:0] ビットで SPI_i_SPRI または SPI_i_SPEI として選択できます。

図 33.53 に受信データレディ検出機能の例を示します。




図 33.53 受信データレディ

以下では図中の (1) と (2) で示されるタイミングにおける動作を説明します。

(1) 受信 FIFO に受信データを格納します。SPRF は 0 です。その理由は、受信 FIFO 格納ステージ数が SPDCR2.RTRG[1:0] ビットで設定されたフレーム数以下のためです。

(2) SPDRF を設定し、SPIi_SPRI または SPIi_SPEI をアサートしてください。その理由は、上記 (1) から設定された SPDRFC[7:0] ビットの値に対して、受信 FIFO に書き込めないためです。

33.3.11 SPI の初期化

SPCR.SPE ビットに 0 を書いた場合、あるいは SPI がモードフォルトエラーまたはアンダーランエラーを検出して SPCR.SPE ビットを 0 にした場合は、SPI は SPI 機能を無効にして、モジュール機能の一部を初期化します。また、システムリセットが発生した場合には、SPI はモジュール機能をすべて初期化します。以下では、SPCR.SPE ビットのクリアによる初期化と、システムリセットによる初期化について説明します。

33.3.11.1 SPCR.SPE ビットのクリアによる初期化

SPCR.SPE ビットを 0 にしたとき、SPI は以下に示す方法で初期化を実施します。

- 実行中のシリアル転送を中断
- スレーブモードの場合、出力信号のドライブ停止 (Hi-Z)
- SPI 内部ステータスの初期化
- SPI 送信バッファの初期化 (SPSR.SPTEF フラグが 1 になります)

SPCR.SPE ビットのクリアによる初期化では、SPI の制御ビットは初期化されません。このため、再度 SPCR.SPE ビットを 1 にすれば初期化前と同じ転送モードで SPI を起動できます。

SPSR.CENDF、SPSR.SPRF、SPSR.OVRF、SPSR.MODF、SPSR.PERF、および SPSR.UDRF フラグの値は初期化されません。また、SPDCR2.SPECM[2:0] ビットおよび SPDCR2.SPCP[2:0] ビットの値も初期化されません。このため、SPI の初期化後も受信バッファからデータを読み出すことで、SPI 転送時の通信終了状態およびエラーの状況を確認できます。

送信バッファは空の状態に初期化されます (SPSR.SPTEF フラグが 1 になります)。このため、SPI 初期化後に SPCR.SPTIE ビットを 1 にしていると、送信バッファエンプティ割り込みが発生します。SPI を初期化する場合に、送信バッファエンプティ割り込みを禁止するためには、SPCR.SPE ビットへの 0 書き込みと同時に SPCR.SPTIE ビットにも 0 を書き込んでください。

33.3.11.2 システムリセットによる初期化

システムリセットでは、「[33.3.11.1. SPCR.SPE ビットのクリアによる初期化](#)」に記載の要件に加え、SPI 制御用ビット、ステータスビット、およびデータレジスタが初期化され、SPI が完全に初期化されます。

33.3.12 SPI 動作

33.3.12.1 マスタモード動作

シングルマスタモード動作とマルチマスタモード動作の違いは、モードフォルトエラー検出の有無のみです（「33.3.10. エラー検出」を参照）。SPI は、シングルマスタモードではモードフォルトエラーを検出しませんが、マルチマスタモードでは検出します。以下では、シングル/マルチマスタモードで共通する動作について説明します。

(1) シリアル転送の開始

送信 FIFO で次転送のデータがセットされていない状態で、SPI データレジスタ (SPDR) へデータを書き込むと、SPI は SPDR レジスタで送信バッファ (SPTXn, n=0~3) のデータを更新します。SPDCR.SPFC[1:0]ビットで設定したフレーム数分のデータを SPDR レジスタへ書き込んだ後、シフトレジスタがエンプティの場合は、SPI はデータを送信バッファからシフトレジスタにコピーしてシリアル転送を開始します。SPI はシフトレジスタに送信データをコピーすると、シフトレジスタのステータスをフルに変更します。シリアル転送が終了すると、シフトレジスタのステータスをエンプティに変更します。シフトレジスタのステータスを参照することはできません。

SSLni 出力端子の極性は、SPCR3.SSLnP (n=0~3) ビットの設定に依存します。SPI の転送フォーマットの詳細については、「33.3.5. 転送フォーマット」を参照してください。

(2) シリアル転送の終了

[マスタモード時の受信のみを除く]

SPI コマンドレジスタ (SPCMD) の CPHA ビット値にかかわらず、SPI は最終サンプリングタイミングに対応する RSPCKn エッジを検出すると、シリアル転送を終了します。受信 FIFO に格納されたデータ数が FIFO 段数より小さい場合には、シリアル転送終了後に、シフトレジスタから SPI データレジスタ (SPDR) の受信バッファにデータがコピーされます。

最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードの SPI のデータ長は、SPCMDm.SPB[4:0]ビットの設定値で決まります。SSLni 出力端子の極性は、SPCR3.SSLnP (n=0~3) ビットの設定に依存します。SPI の転送フォーマットの詳細については、「33.3.5. 転送フォーマット」を参照してください。

[マスタモード時の受信のみ]

以下の 2 つの条件のいずれかが満たされた場合、SPI はシリアル転送を終了します。

- SPI コマンドレジスタ (SPCMD) の CPHA ビット値にかかわらず、SPI は最終サンプリングタイミングに対応する RSPCKn エッジを検出すると、シリアル転送を終了します。
- シリアル転送期間中に SPCR2.RMEDTG = 1 を書き込むと、SPI はシリアル転送を終了します。

受信 FIFO に格納されたデータ数が FIFO 段数より小さい場合には、シリアル転送終了後に、シフトレジスタから SPI データレジスタ (SPDR) の受信バッファにデータがコピーされます。

最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードの SPI のデータ長は、SPI コマンドレジスタ (SPCMD) の SPB[4:0]ビットの設定値で決まります。SSLni 出力信号の極性は、SPI SSLi 信号極性ビット (SPCR3.SSLiP) (i=0~3) の設定値で決まります。SPI の転送フォーマットの詳細については、「33.3.5. 転送フォーマット」を参照してください。

(3) シーケンス制御

マスタモード時の転送フォーマットは、次のように決定されます。

マスタモード時の転送フォーマットは、SPCR3 レジスタ、SPCMDm レジスタ、および SPDECR レジスタによって決定されます。

SPCR3.SPSLN[2:0]ビットは、マスタモードの SPI で実行するシリアル転送のシーケンス構成を決定します。SPCMDm レジスタでは、以下の項目を設定します。

- SSLni 端子の出力信号値
- MSB/LSB ファースト
- データ長
- ビットレート設定の一部

- RSPCKn 極性と位相
- SPDECR.SCKDL の参照要否
- SPDECR.SLNDL の参照要否
- SPDECR.SPNDL の参照要否

SPCR3.SPBR は、SPDECR.SCKDL (SPI クロック遅延)、SPDECR.SLNDL (SSL ネゲート遅延)、SPDECR.SPNDL (次アクセス遅延) などの、ビットレート設定の一部を保持しています。

SPI は、SPCR3.SPSSLN に設定されたシーケンス長に従って、SPCMDm レジスタの一部または全部からなるシーケンスを構成します。SPI には、シーケンスを構成している SPCMDm レジスタに対するポインタが存在します。このポインタの値は、SPDCR2.SPCP[2:0] ビットの読み出しによって確認できます。SPCR.SPE ビットを 1 にして SPI 機能を有効にすると、SPI はコマンドに対するポインタを SPCMD0 レジスタにセットし、シリアル転送の開始時に SPCMD0 レジスタの設定内容を転送フォーマットに反映します。SPI は、各データ転送の次アクセス遅延期間が終了するたびにポインタをインクリメントします。シーケンスの最終コマンドに対応するシリアル転送が終了すると、SPI はポインタを SPCMD0 レジスタにセットするため、シーケンスが繰り返し実行されます。




図 33.54 マスタモードでのシリアル転送方式の決定方法

ここでは、SPDR にあるデータと SPCMDm にある設定を合わせてフレームとします。




図 33.55 フレームの概念図

設定で指定したシーケンス動作におけるコマンドと送信バッファ/受信バッファの対応関係を図 33.56 に示します。




図 33.56 シーケンス動作時の SPI コマンドレジスタと送受信バッファの対応関係

(4) バースト転送

ここでは、送受信動作中／送信のみ動作中のバースト転送について説明します。

[モトローラ SPI の場合]

SPI が現在のシリアル転送で参照している SPCMDm.SSLKP ビットが 1 の場合には、SPI はシリアル転送中の SSLni 信号レベルを次のシリアル転送の SSLni 信号のアサート開始まで保持します。次のシリアル転送での SSLni 信号レベルが、現在のシリアル転送での SSLni 信号レベルと同じであれば、SPI は SSLni 信号のアサート状態を保持したまま連続的にシリアル転送を実行することが可能です (バースト転送)。

- SPI コントロールレジスタ (SPCR) のバースト転送フレーム間遅延選択ビット (BFDS) が 0 の場合

図 33.57 に、SPCMD0 および SPCMD1 レジスタの設定値を使用してバースト転送を実現した場合の SSLni 信号の動作例を示します。以下では、図 33.57 に示す (1)~(8) の SPI 動作内容について説明します。

注. SSLni 出力信号尾の極性は、SPCR3.SSLnP (n = 0~3) ビットの設定に依存します。




図 33.57 SSLKP ビット (BFDS = 0, SPFRF = 0) を使用したバースト転送の動作例

図中の (1)~(8) に示したタイミングでの SPI の動作は以下のとおりです。

1. SPI は、SPCMD0 レジスタの設定値に従って SSLni 信号をアサートし、RSPCK 遅延を挿入します。
2. SPI は SPCMD0 レジスタの設定に従ったシリアル転送を実行します。
3. SPI は、SSL ネゲート遅延を挿入します。
4. SPCMD0.SSLKP ビットが 1 であるため、SPI は SPCMD0 レジスタで指定した SSLni 信号値を保持します。この期間は、さらに 5 TCLK サイクル以上 (SPCMD0 の次アクセス遅延時間と同じ時間) 継続します。最短期間が経過してもシフトレジスタが空の場合は、次転送のための送信データがシフトレジスタに格納されるまで、この期間は継続します。
5. SPI は、SPCMD1 レジスタの設定値に従って SSLni 信号をアサートし、RSPCK 遅延を挿入します。
6. SPI は SPCMD1 レジスタの設定に従ったシリアル転送を実行します。
7. SPI は、SSL ネゲート遅延を挿入します。
8. SPCMD1.SSLKP ビットが 0 であるため、SPI は SSLni 信号をネゲートします。また、SPCMD1 レジスタに従った次アクセス遅延が挿入されます。

SSLKP ビットを 1 にした SPCMDm レジスタでの SSLni 端子の信号出力設定と、次転送で使用する SPCMDm レジスタでの SSLni 端子の信号出力設定が異なる場合、SPI は図 33.57 の (5) で示すように、SSLni 信号状態を SSLni 信号のアサートに切り替えます。この SSLni 信号は次転送のコマンドに対応しています。

注. このような SSLni 信号の切り替えが発生した場合、MISO_n 信号をドライブするスレーブが競合して信号レベルの衝突が発生することがあります。

マスタモードの SPI は、SPCMDm.SSLKP ビットを使用しない場合は、SSLni 信号動作をモジュール内部で参照しています。SPCMDm.CPHA ビットが 0 であると、SPI は内部で検出した次転送の SSLni 信号のアサートを使用してシリアル転送を正確に開始できます。

- SPI コントロールレジスタ (SPCR) のバースト転送フレーム間遅延選択ビット (BFDS) が 1 の場合

図 33.58 に、SPCMD0 および SPCMD1 レジスタの設定値を使用してバースト転送を実現した場合の SSLni 信号の動作例を示します。以下では、図 33.58 に示す (1)~(6) の SPI の動作内容について説明します。SSLni 出力信号の極性は、SPCR3.SSLnP (n = 0~3) ビットの設定値で決まります。




図 33.58 SSLKP ビットを利用したバースト転送の動作例 (BFDS = 1、SPFRF = 0)

1. SPCMD0 レジスタの設定値に従って SSLni 信号をアサートし、RSPCK 遅延を挿入します。RSPCK 遅延はバースト転送の最初のフレームのみに挿入されます。
2. SPI は SPCMD0 レジスタの設定に従ったシリアル転送を実行します。フレーム間の RSPCK ネゲート期間中にシフトレジスタが空の場合は、次転送のための送信データがシフトレジスタに格納されるまで、最後のクロックを待ちます。
3. SPCMD0.SSLKP ビットが 1 であるため、SPCMD0 レジスタで指定した SSLni 端子の信号値を保持します。シフトレジスタがエンptyではない場合、フレーム間の RSPCK ネゲート期間は 0.5 RSPCK です。
4. SPI は SPCMD1 レジスタの設定に従ったシリアル転送を実行します。
5. 最後のフレームに対して SSLni ネゲート遅延を挿入します。
6. SPCMD1.SSLKP ビットが 0 であるため、SSLni 信号をネゲートします。また、SPCMD1 レジスタに従った次アクセス遅延が挿入されます。

[TI-SSP の場合]

SPI は、シリアル転送開始時に 1 サイクル分の SSLni 信号をアサートします。

次シリアル転送開始時に 1 サイクル分の SSLni 信号をアサートして連続的にシリアル転送を実行することが可能です (バースト転送)。

- SPI コマンドレジスタ (SPCMD) の SSLni 信号レベル保持ビット (SSLKP) が 1 で、SPI コントロールレジスタ (SPCR) のバースト転送フレーム遅延選択ビット (BFDS) が 1 のときの SPCMD0~SPCMD1 を [図 33.59](#) に示します。設定によりバースト転送を実現した場合の SSLni 信号動作とシリアルデータ MISO_n/MOSI_n の例を以下に示します。SSLni 出力信号の極性は、SPI SSLi 信号極性ビット (SPCR3.SSLiP) (i = 0~3) の設定値で決まります。




図 33.59 バースト転送の動作例 (SPFRF = 1)

1. SPCMD0 レジスタの設定値に従って SSLni 信号をアサートし、RSPCK 遅延を挿入します。RSPCK 遅延はバースト転送の最初のフレームのみに挿入されます。
2. SPI は、SPCMD0 レジスタの設定に従ってシリアル転送を実行します。

- 最終データ転送と SSLni アサートは同時に実行されます。フレーム間の RSPCK ネゲート期間にシフトレジスタがエンプティの場合、次転送の送信データがシフトレジスタに格納されるまで最終クロックの出力を待ちます。
- SPI は、SPCMD1 レジスタの設定に従ってシリアル転送を実行します。
- SPI は、最後のフレームに対して OE ネゲート遅延を挿入します。
- SPI は、SPCMD1 レジスタの設定に従って次アクセス遅延を挿入します。

SSLKP ビットを 1 にした SPCMD での SSLni 端子の信号出力設定と、次転送で使用する SPCMD での SSLni 端子の信号出力設定が異なる場合、次転送コマンドに対応する SSLni 信号がアサートされると、SPI は SSLni 信号の状態を変更します ((5))。このような SSLni 信号の変更が発生すると、MISO_n 信号をドライブするスレーブ同士が競合して、信号レベルの衝突が発生する可能性があることに注意してください。

ここでは、受信のみ動作中のバースト転送について説明します。

[Motorola-SPI の場合]

SPI が現在のシリアル転送で参照している SPI コマンドレジスタ (SPCMD) の SSLKP ビットが 1 のとき、SPI は次のシリアル転送の SSLni 信号のアサートが開始されるまで、シリアル転送中の SSLni 信号レベルを保持します。次のシリアル転送での SSLni 信号レベルが、現在のシリアル転送での SSLni 信号レベルと同じであれば、SPI は SSLni 信号のアサート状態を保持したまま連続的にシリアル転送を実行することが可能です (バースト転送)。

- SPI コントロールレジスタ (SPCR) のバースト転送フレーム間遅延選択ビット (BFDS) が 0 の場合

図 33.60 に、SPCMD0 および SPCMD1 レジスタの設定値を使用してバースト転送を実現した場合の SSLni 信号の動作例を示します。以下では、図 33.60 に示す (1)~(8) の SPI 動作内容について説明します。SSLni 出力信号の極性は、SPI SSLni 信号極性ビット (SPCR3.SSLiP) ($i = 0 \sim 3$) の設定値で決まります。




図 33.60 SSLKP ビットを利用したバースト転送の動作例 (BFDS = 0、SPFRF = 0)

- SPCMD0 レジスタの設定値に従って SSLni 信号をアサートし、RSPCK 遅延を挿入します。
- SPI は、SPCMD0 レジスタの設定に従ってシリアル転送を実行します。
- SSLni ネゲート遅延を挿入します。
- SPCMD0.SSLKP ビットが 1 であるため、SPCMD0 の SSLni 信号値を保持します。この期間は、さらに 5 TCLK サイクル以上 (SPCMD0 の次アクセス遅延時間と同じ時間) 継続します。
- SPCMD1 レジスタの設定値に従って SSLni 信号をアサートし、RSPCK 遅延を挿入します。
- SPI は、SPCMD1 レジスタの設定に従ってシリアル転送を実行します。
- SSLni ネゲート遅延を挿入します。
- SPCMD1.SSLKP ビットが 0 であるため、SSLni 信号をネゲートします。また、SPCMD1 レジスタに従った次アクセス遅延が挿入されます。

SSLni 端子の信号出力設定と、バースト転送で使用する SPCMD 間の SSLni 端子の信号出力設定が異なる場合、次転送コマンドに対応する SSLni 信号がアサートされると、SPI は SSLni 信号の状態を切り替えます (5)。このような SSLni 信号の変更が発生すると、MISO_n 信号をドライブするスレーブ同士が競合して、信号レベルの衝突が発生する可能性があることに注意してください。

マスタモードの SPI は、SSLKP ビットを使用しない場合は、SSLni 信号動作をモジュールで参照しています。

SPCMD の CPHA ビットが 0 の場合でも、SPI は内部で検出した次転送の SSLni 信号のアサートを使用してシリアル転送を正確に開始できます。このため、マスタモードでのバースト転送は、CPHA ビットの設定値にかかわらず有効です。（「33.3.11. SPI の初期化」を参照してください。）

- SPI コントロールレジスタ (SPCR) のバースト転送フレーム間遅延選択ビット (BFDS) が 1 の場合

図 33.61 に、SPCMD0 および SPCMD1 レジスタの設定値を使用してバースト転送を実現した場合の SSLni 信号の動作例を示します。以下では、図 33.61 に示す (1)~(6) の SPI の動作内容について説明します。SSLni 出力信号の極性は、SPI SSLi 信号極性ビット (SPCR3.SSLiP) ($i = 0 \sim 3$) の設定値で決まります。




図 33.61 SSLKP ビットを利用したバースト転送の動作例 (BFDS = 1、SPFRF = 0)

1. SPCMD0 レジスタの設定値に従って SSLni 信号をアサートし、RSPCK 遅延を挿入します。RSPCK 遅延はバースト転送の最初のフレームのみに挿入されます。
2. SPI は、SPCMD0 レジスタの設定に従ってシリアル転送を実行します。
3. 最終フレームではないため、SPCMD0 の SSLni 信号値は保持されます。次フレームでは、フレーム間の RSPCKn ネゲートは 0.5 RSPCKn です。
4. SPI は、SPCMD1 レジスタの設定に従ってシリアル転送を実行します。
5. 最後のフレームに対して SSLni ネゲート遅延を挿入します。
6. SSLni 信号はネゲートされます。また、SPCMD1 レジスタに従った次アクセス遅延が挿入されます。

注. 最終フレーム：SPCR2.RMFM[4:0] ≠ 0x00 のときに RMFM[4:0] ビットで設定したフレーム
または、SPCR2.RMEDTG = 1 が受け付けられたフレーム

[TI-SSP の場合]

SPI は、シリアル転送開始時に 1 サイクル分の SSLni 信号をアサートします。

次シリアル転送開始時に 1 サイクル分の SSLni 信号をアサートして連続的にシリアル転送を実行することが可能です (バースト転送)。

- SPI コマンドレジスタ (SPCMD) の SSLni 信号レベル保持ビット (SSLKP) が 1 で、SPI コントロールレジスタ (SPCR) のバースト転送フレーム遅延選択ビット (BFDS) が 1 のときの SPCMD0~SPCMD1 を図 33.62 に示します。設定によりバースト転送を実現した場合の SSLni 信号動作とシリアルデータ MISO_n/MOSI_n の例を以下に示します。SSLni 出力信号の極性は、SPI SSLi 信号極性ビット (SPCR3.SSLiP) ($i = 0 \sim 3$) の設定値で決まります。




図 33.62 バースト転送の動作例 (SPFRF = 1)

1. SPCMD0 レジスタの設定値に従って SSLni 信号をアサートし、RSPCK 遅延を挿入します。RSPCK 遅延はバースト転送の最初のフレームのみに挿入されます。
2. SPI は、SPCMD0 レジスタの設定に従ってシリアル転送を実行します。
3. 最終データ転送と SSLni アサートは同時に実行されます。
4. SPI は、SPCMD1 レジスタの設定に従ってシリアル転送を実行します。
5. SPI は、最後のフレームに対して OE ネゲート遅延を挿入します。
6. SPI は、SPCMD1 レジスタの設定に従って次アクセス遅延を挿入します。

注. 最終フレーム : SPCR2.RMFM[4:0] ≠ 0x00 のときに RMFM[4:0]ビットで設定したフレーム
または、SPCR2.RMEDTG = 1 が受け付けられたフレーム

バースト転送で使用する SPCMD 間の SSLni 端子の信号出力設定と、SSLni 端子の信号出力設定が異なる場合、次転送コマンドに対応する SSLni 信号がアサートされると、SPI は SSLni 信号の状態を切り替えます (5)。このような SSLni 信号の変更が発生すると、MISO/MOSi 信号をドライブするスレーブ同士が競合して、信号レベルの衝突が発生する可能性があることに注意してください。

(5) RSPCK 遅延 (t1)

マスタモードの SPI の RSPCK 遅延値は、SPCMDm.SCKDEN ビットの設定と SPDECR.SCKDL[2:0]ビットの設定で決まります。SPI は、ポインタ制御によってシリアル転送中に参照する SPCMDm レジスタを決定し、SPCMDm.SCKDEN ビットと SPDECR.SCKDL[2:0]ビットを使用して、表 33.10 に示すように RSPCK 遅延を決定します。RSPCK 遅延の定義については、「33.3.5. 転送フォーマット」を参照してください。

“バースト転送フレーム間遅延”なしで送信する場合、RSPCK 遅延はバースト転送の最初のフレームにのみ挿入されます。(SPCMD.SSLKP ビットは 1、および SPDR.BFDS ビットは 1。)

表 33.10 SPCMDm.SCKDEN ビット、SPDECR.SCKDL[2:0]ビット、および RSPCK 遅延の関係

SPCMDm.SCKDEN ビット	SPDECR.SCKDL[2:0]ビット	RSPCK 遅延	
		Motorola-SPI	TI-SSP
0	000b~111b	1 RSPCK	0 RSPCK
1	000b	1 RSPCK	1 RSPCK
	001b	2 RSPCK	2 RSPCK
	010b	3 RSPCK	3 RSPCK
	011b	4 RSPCK	4 RSPCK
	100b	5 RSPCK	5 RSPCK
	101b	6 RSPCK	6 RSPCK
	110b	7 RSPCK	7 RSPCK
	111b	8 RSPCK	8 RSPCK

(6) SSL ネゲート遅延 (t2)

マスタモードの SPI の SSL ネゲート遅延値は、SPCMDm.SLNNDEN ビットの設定と SPDECR.SLNNDL[2:0]ビットの設定で決まります。SPI は、ポインタ制御によってシリアル転送中に参照する SPCMDm レジスタを決定し、SPCMDm.SLNNDEN ビットと SPDECR.SLNNDL[2:0]ビットを使用して、表 33.11 に示すように SSL ネゲート遅延値を決定します。SSL ネゲート遅延の定義については、「33.3.5. 転送フォーマット」を参照してください。

SSL ネゲート遅延はバースト転送の最後のフレームのみに挿入されます。つまり、バースト転送フレーム間遅延なしで送信されます。(SPCMD.SSLKP ビットは 1、および SPDR.BFDS ビットは 1。)

表 33.11 SPCMDm.SLNNDEN ビット、SPDECR.SLNNDL[2:0]ビット、および SSL ネゲート遅延の関係

SPCMDm.SLNNDEN ビット	SPDECR.SLNNDL[2:0]ビット	SSL ネゲート遅延
0	000b~111b	1 RSPCK
1	000b	1 RSPCK
	001b	2 RSPCK
	010b	3 RSPCK
	011b	4 RSPCK
	100b	5 RSPCK
	101b	6 RSPCK
	110b	7 RSPCK
	111b	8 RSPCK

(7) 次アクセス遅延 (t3)

マスタモードの SPI の次アクセス遅延値は、SPCMDm.SPNDEN ビットの設定と SPDECR.SPNDL[2:0]ビットの設定で決まります。SPI は、ポインタ制御によってシリアル転送中に参照する SPCMDm レジスタを決定し、SPCMDm.SPNDEN ビットと SPDECR.SPNDL[2:0]ビットを使用して、表 33.12 に示すようにシリアル転送中の次アクセス遅延を決定します。次アクセス遅延の定義については、「33.3.5. 転送フォーマット」を参照してください。

次アクセス遅延はバースト転送の最後のフレームのみに挿入されます。つまり、バースト転送フレーム間遅延なしで送信されます (SPCMD.SSLKP ビットは 1、および SPDR.BFDS ビットは 1)。

表 33.12 SPCMDm.SPNDEN ビット、SPDECR.SPNDL[2:0]ビット、および次アクセス遅延の関係

SPCMDm.SPNDEN ビット	SPDECR.SPNDL[2:0]ビット	次アクセス遅延
0	000b~111b	1 RSPCK + 5 TCLK
1	000b	1 RSPCK + 5 TCLK
	001b	2 RSPCK + 5 TCLK
	010b	3 RSPCK + 5 TCLK
	011b	4 RSPCK + 5 TCLK
	100b	5 RSPCK + 5 TCLK
	101b	6 RSPCK + 5 TCLK
	110b	7 RSPCK + 5 TCLK
	111b	8 RSPCK + 5 TCLK

(8) 初期化フロー

図 33.63 に、SPI をマスタモードで使用する場合の SPI 初期化フローの例を示します。なお、割り込みコントローラユニット (ICU)、DMAC/DTC、および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 33.63 マスターモード時の SPI 動作の初期化フロー例

(9) ソフトウェア処理フロー

図 33.64 ~ 図 33.67 にソフトウェア処理フローの例を示します。

送信処理フロー

データの送信時、SPIi_SPII 割り込みまたは SPIi_SPCEND 割り込みが許可されていれば、最終データの書き込み後にデータ送信完了を CPU に通知します。




図 33.64 マスタモードでの送信フロー

受信処理フロー

送信するデータがない場合でもダミーデータを送信してください。




図 33.65 マスタモードでの受信手順

マスターモードでの受信専用処理手順




図 33.66 マスターモード時のソフトウェア処理フローチャート (受信のみ)

エラー処理フロー

SPIは以下のエラーの検出を行います。

- モードフォルトエラー
- アンダーランエラー
- オーバーランエラー
- パリティエラー

モードフォルトエラー発生時は、SPCR.SPE ビットが自動的にクリアされ、送受信動作を停止させます。その他のエラー要因では、SPCR.SPE ビットはクリアされず、送受信動作は継続します。よって、モードフォルトエラー以外のエラーの場合は、SPCR.SPE ビットをクリアし、動作を停止することが推奨されます。そのようにしないと、SPDCR2.SPECM[2:0] ビットが更新されます。

割り込みによるエラー発生時は、エラー処理ルーチンにて ICU.IELSRn.IR フラグをクリアしてください。クリアしないと、ICU.IELSRn.IR フラグに送信バッファエンプティ割り込み (SPI_i_SPTI) または受信バッファフル割り込み要求 (SPI_i_SPRII) が保持されていることがあります。また、SPI_i_SPRI 割り込み要求が保持されている場合、受信バッファを読み出して SPI の内部シーケンサを初期化してください。




図 33.67 マスタモードでのエラー処理フロー

33.3.12.2 スレーブモード動作

(1) シリアル転送の開始

SPCMD0.CPHA ビットが 0 の場合、SPI は SSLn0 端子へ入力される信号のアサートを検出すると、MISO_n 出力信号への有効データをドライブする必要があります。このため、SPCMD0.CPHA ビットが 0 の場合には、SSLn0 端子へ入力される信号のアサートがシリアル転送開始のトリガになります。

SPCMD0.CPHA ビットが 1 の場合には、SPI は SSLn0 端子へ入力される信号のアサート状態で最初の RSPCK_n エッジを検出すると、MISO_n 出力信号への有効データをドライブする必要があります。SPCMD0.CPHA ビットが 1 の場合には、SSLn0 端子へ入力される信号のアサート状態における最初の RSPCK_n エッジがシリアル転送開始のトリガになります。

SPCMD0.CPHA ビットの設定にかかわらず、SPI は SSLn0 端子へ入力される信号のアサート時に、MISO_n 出力信号のドライブを実行します。SPCMD0.CPHA ビットの設定によって、SPI が出力するデータの有効/無効が異なります。

SPI の転送フォーマットの詳細については、「[33.3.5. 転送フォーマット](#)」を参照してください。SSLn0 端子へ入力される信号の極性は、SPCR3.SSL0P ビットの設定値に依存します。

(2) シリアル転送の終了

SPCMD0.CPHA ビットの設定にかかわらず、SPI は最終サンプリングタイミングに対応する RSPCKn エッジを検出するとシリアル転送を終了します。受信 FIFO に格納されたデータの数が FIFO 段数より少ない場合には、シリアル転送終了後に SPI はシフトレジスタから SPDR レジスタの受信バッファに受信データをコピーします。受信バッファの状態にかかわらず、SPI はシリアル転送の終了時にシフトレジスタの状態をエンプティに変更します。シリアル転送開始からシリアル転送終了までの間に SPI が SSLn0 端子へ入力される信号のネゲートを検出すると、モードフォルトエラーが発生します（「[33.3.10. エラー検出](#)」を参照）。

最終サンプリングタイミングは転送データのビット長に依存して変化します。スレーブモードの SPI のデータ長は、SPCMD0.SPB[4:0] ビットの設定で決まります。SSLn0 端子へ入力される信号の極性は、SPCR3.SSL0P ビットの設定で決まります。SPI の転送フォーマットの詳細については、「[33.3.5. 転送フォーマット](#)」を参照してください。

(3) シングルスレーブ動作時の注意点

[モトローラ SPI の場合]

SPCMD0.CPHA ビットが 0 の場合、SPI は SSLn0 端子へ入力される信号のアサートエッジを検出するとシリアル転送を開始します。[図 33.8](#) に示す構成で SPI をシングルスレーブモードで使用する場合には、SSLn0 端子への入力信号がアクティブ状態に固定されます。そのため、CPHA ビットを 0 に設定した場合、SPI はシリアル転送を正しく開始できません。SSLn0 端子への入力信号がアクティブ状態に固定された場合に、スレーブモードの SPI の送受信動作を正しく実行するには、CPHA ビットを 1 にする必要があります。CPHA ビットを 0 にする場合、SSLn0 端子への入力信号を固定しないでください。

[TI-SSP の場合]

[図 33.8](#) に示す構成で SPI がシングルスレーブとして使用されている場合には、SSLn0 入力信号は常に非アクティブ状態に固定されるため、SPI はシリアル転送を開始できません。

シングルスレーブを使用する場合は、[図 33.7](#) の例に示したような構成を使用してください。

(4) バースト転送

[モトローラ SPI の場合]

SPCMD0.CPHA ビットが 1 であれば、SSLn0 端子へ入力される信号のアサート状態を保持したままで連続的なシリアル転送（バースト転送）を実行できます。SPCMDm.CPHA ビットが 1 の場合、シリアル転送期間は、SSLn0 端子への入力信号がアクティブ状態において、最初の RSPCKn エッジから、最終ビット受信のためのサンプリングタイミングまでとなります。SSLn0 端子への入力信号がアクティブレベルのままであっても、SPI はアクセスの開始を検出できるため、バースト転送に対応できます。

SPCMD0.CPHA ビットが 0 の場合、バースト転送の 2 回目以降のシリアル転送を正しく実行できません。

[TI-SSP の場合]

シリアル転送では、SSLn0 端子への入力信号が RSPCK 1 サイクルでアサートされた後にデータ転送が開始します。フレーム転送は SSLn0 端子への入力信号から始まるため、フレーム間で SSLn0 がアサートされる必要があります。

(5) 初期化フロー

[図 33.68](#) に、SPI がスレーブモードの場合の SPI 動作の初期化フローの例を示します。なお、ICU、DMAC、DTC および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 33.68 スレープモード時の SPI 動作の初期化フロー例

(6) ソフトウェア処理フロー

図 33.69 ~ 図 33.72 にソフトウェア処理フローの例を示します。

送信処理フロー




図 33.69 スレーブモードでの送信フロー

受信処理フロー




図 33.70 スレーブモードでの受信手順

マスタ受信のみ処理フロー





図 33.71 マスタモード時のソフトウェア処理フローチャート (受信のみ)

エラー処理フロー

スレーブ動作では、モードフォルトエラーが発生しても、SSLn0 端子の状態にかかわらず SPSR.MODF フラグをクリアすることができます。

割り込みによるエラー検出時は、エラー処理ルーチンにて ICU.IELSRn.IR フラグをクリアしてください。クリアしないと、ICU.IELSRn.IR フラグに送信バッファエンプティ割り込み (SPIi_SPTI) または受信バッファフル割り込み要求 (SPIi_SPRII) が保持されていることがあります。受信バッファフル割り込み要求が保持されている場合、受信バッファを読み出して SPI の内部シーケンサを初期化してください。



33.3.13 クロック同期式動作

SPI は、SPCR.SPMS ビットが 1 であるとき、クロック同期式動作となります。クロック同期式動作は、SSLni 端子を使用せず、RSPCKn、MOSIn、MISON の 3 本の端子を用いて通信を行います。各 SSLni 端子は入出力ポートとして使用することができます。

クロック同期式動作は、SSLni 端子を使用せずに通信を行いますが、モジュールの動作は SPI 動作と同様です。すなわち、マスタモード動作とスレーブモード動作では、モードフォルトエラーの検出が行われないことを除いて、同様のフローで通信を行うことができます。

また、クロック同期式動作では、スレーブモード時 (SPCR.MSTR = 0) に SPCMDm.CPHA ビットを 0 にした場合の動作はしないでください。

33.3.13.1 マスタモード動作

(1) シリアル転送の開始

送信 FIFO で次転送のデータがセットされていない状態で、SPI データレジスタ (SPDR) ヘッダータを書き込むと、SPI は SPDR で送信バッファ (SPTXn、n = 0~3) のデータを更新します。シフトレジスタがエンプティの場合、SPI は送信バッファのデータをシフトレジスタへコピーしてシリアル転送を開始します。SPI は、シフトレジスタ

タに送信データをコピーした後、シフトレジスタのステータスをフルに変更します。シリアル転送が終了すると、SPI はシフトレジスタのステータスをエンプティに変更します。シフトレジスタのステータスを監視することはできません。

SPI の転送フォーマットの詳細については、「[33.3.5. 転送フォーマット](#)」を参照してください。ただし、クロック同期式動作では、SSLn0 出力信号は通信に使用されません。

(2) シリアル転送の終了

SPI はサンプリングタイミングに対応する RSPCKn エッジを送出すると、シリアル転送を終了します。受信 FIFO に格納されたデータの数が FIFO 段数より少ない場合、シリアル転送終了時に、SPI はシフトレジスタから SPI データレジスタ (SPDR) の受信バッファにデータをコピーします。

最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードの SPI のデータ長は、SPCMDm.SPb[4:0] ビットの設定値で決まります。クロック同期式動作時は、SSLn0 端子の出力信号を用いずに転送を行います。SPI の転送フォーマットの詳細については、「[33.3.5. 転送フォーマット](#)」を参照してください。

(3) シーケンス制御

マスタモード時の転送フォーマットは、SPCR3 レジスタ、SPCMDm レジスタ、および SPDECR レジスタによって決定されます。クロック同期式動作時は、SSLni 端子へ信号の出力を行いませんが、これらの設定は有効です。

SPCR3.SPb[2:0] ビットは、マスタモードの SPI で実行するシリアル転送のシーケンス構成を決定します。SPCMDm レジスタでは、以下の項目を設定します。

- SSLni 端子の出力信号値
- MSB/LSB ファースト
- データ長
- ビットレート設定の一部
- RSPCK 極性/位相
- SPDECR.SCKDL の参照要否
- SPDECR.SLNDL の参照要否
- SPDECR.SPNDL の参照要否

SPCR3.SPBR は、SPDECR.SCKDL (SPI クロック遅延値)、SPDECR.SLNDL (SSL ネゲート遅延)、SPDECR.SPNDL (次アクセス遅延) などの、ビットレート設定の一部を保持しています。

SPI は、SPCR3 レジスタに設定されたシーケンス長に従って、SPCMDm レジスタの一部または全部からなるシーケンスを構成します。SPI には、シーケンスを構成している SPCMDm レジスタに対するポインタが存在します。このポインタの値は、SPDCR2.SPCP[2:0] ビットの読み出しによって確認できます。SPCR.SPE ビットを 1 にして SPI 機能を有効にすると、SPI はコマンドに対するポインタを SPCMD0 レジスタにセットし、シリアル転送の開始時に SPCMD0 レジスタの設定内容を転送フォーマットに反映します。SPI は、各データ転送の次アクセス遅延期間が終了するたびにポインタをインクリメントします。シーケンスの最終コマンドに対応するシリアル転送が終了すると、SPI はポインタを SPCMD0 レジスタにセットするため、シーケンスが繰り返し実行されます。




図 33.73 マスタモードでのシリアル転送方式の決定方法

ここでは、データ (SPDR) と設定 (SPCMDm) の 2 つを合わせてフレームとします。




図 33.74 フレームの概念図

設定で指定したシーケンス動作におけるコマンドと送信バッファ/受信バッファの対応関係を図 33.75 に示します。




図 33.75 シーケンス動作時の SPI コマンドレジスタと送受信バッファの対応関係

(4) 初期化フロー

図 33.76 に、SPI がマスターモードである場合のクロック同期式動作の初期化フローの例を示します。なお、ICU、DMAC、DTC および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 33.76 マスターモード時のクロック同期式動作の初期化フロー例

(5) ソフトウェア処理フロー

クロック同期式動作時のマスターモードでのソフトウェア処理は、SPI動作時のマスターモードでのソフトウェア処理と同様になります。詳細は、「33.3.12.1. マスターモード動作」を参照してください。クロック同期動作ではモードフォルトエラーは発生しません。

33.3.13.2 スレーブモード動作

(1) シリアル転送の開始

SPCR.SPMS ビットが 1 であるとき、最初の RSPCK_n エッジが SPI のシリアル転送開始のトリガになり、SPI は MISOn 出力信号をドライブします。SSL_{n0} 入力信号は、クロック同期式動作では使用されません。SPI の転送フォーマットの詳細については、「[33.3.5. 転送フォーマット](#)」を参照してください。

(2) シリアル転送の終了

SPI は最終サンプリングタイミングに対応する RSPCK_n エッジを検出するとシリアル転送を終了します。受信 FIFO に格納されるデータ数 < FIFO ステージ数の場合には、シリアル転送終了後に SPI はシフトレジスタから SPDR レジスタの受信バッファに受信データをコピーします。また、受信バッファの状態にかかわらず、SPI はシリアル転送の終了時にシフトレジスタの状態をエンプティに変更します。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。スレーブモードの SPI のデータ長は SPCMD0.SPB[4:0] ビットの設定値で決まります。SPI の転送フォーマットの詳細については、「[33.3.5. 転送フォーマット](#)」を参照してください。

(3) 初期化フロー

[図 33.77](#) に、SPI がスレーブモードである場合のクロック同期式動作の初期化手順の例を示します。なお、ICU、DMAC、DTC および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 33.77 スレーブモード時のクロック同期式動作の初期化フロー例

(4) ソフトウェア処理フロー

クロック同期式動作時のスレーブモードでのソフトウェア処理は、SPI動作時のスレーブモードでのソフトウェア処理と同様になります。詳細は、(6) [ソフトウェア処理フロー](#)を参照してください。この条件下ではモードフォルトエラーは発生しません。

33.3.14 ループバックモード

SPCR2.SPLP2 ビットまたは SPCR2.SPLP ビットに 1 を書き込むと、SPI は、SPCR.MSTR ビットが 1 であれば、MISO_n 端子とシフトレジスタ間の経路を遮断し、SPCR.MSTR ビットが 0 であれば、MOSI_n 端子とシフトレジスタ間の経路を遮断して、シフトレジスタの入力経路と出力経路を接続し、ループバックモードを構成します。また、SPCR.MSTR ビットが 1 であれば、MOSI_n 端子とシフトレジスタ間の経路を遮断せず、SPCR.MSTR ビットが 0 であれば、MISO_n 端子とシフトレジスタ間の経路を遮断しません。これをループバックモードと呼びます。ループバックモードでシリアル転送を実行すると、SPI の送信データまたは送信データの反転が SPI の受信データになります。

表 33.13 に、SPLP2 ビット、SPLP ビット、および受信データの関係を示します。また、[図 33.78](#) にマスタモードの SPI をループバックモード (SPCR2.SPLP2 = 0, SPCR2.SPLP = 1) に設定した場合のシフトレジスタ入出力経路の構成を示します。

表 33.13 SPPCR.SPLP2 ビット、SPPCR.SPLP ビットの設定と受信データ

SPPCR2.SPLP2 ビット	SPPCR2.SPLP ビット	受信データ
0	0	MOSIn 端子または MISO _n 端子からの入力データ
0	1	送信データの反転
1	0	送信データ
1	1	送信データ




図 33.78 ループバックモード時のシフトレジスタ入出力経路の構成 (マスターモード)

33.3.15 パリティビット機能の自己診断

パリティ回路は、送信データに対するパリティ付加部と、受信データに対するエラー検出部で構成されます。パリティ付加部とエラー検出部の故障を検出するため、パリティ回路は図 33.79 に示す自己診断を実行します。




図 33.79 パリティ回路の自己診断フロー

33.3.16 割り込み要因

SPI には以下の割り込み要因があります。

- 受信バッファフル
- 送信バッファエンプティ

- SPI エラー (モードフォルトエラー、アンダーランエラー、オーバーランエラー、パリティエラー)
- SPI アイドル
- 通信終了

また、受信バッファフル、送信バッファエンプティの割り込み要求で DMAC または DTC を起動し、データ転送を行うことができます。

SPI_{In}_SPEI のベクタアドレスは、モードフォルトエラー、アンダーランエラー、オーバーランエラー、およびパリティエラーでトリガされる割り込み要求に割り付けられるため、実際の割り込み要因は、フラグから判断する必要があります。表 33.14 に SPI の割り込み要因に対応するフラグを示します。表 33.14 の割り込み条件が成立すると、割り込みが発生します。受信バッファフルと送信バッファエンプティの要因に対しては、データ転送でクリアしてください。

DMAC または DTC を使用してデータの送受信を行う場合、最初に DMAC または DTC を転送許可状態に設定してから SPI の設定を行ってください。DMAC または DTC の設定については、「15. DMA コントローラ (DMAC)」と「16. データトランスファコントローラ (DTC)」を参照してください。

ICU.IELSRn.IR フラグが 1 の状態で、送信バッファエンプティ割り込みまたは受信バッファフル割り込みの発生条件が生じても、ICU に対して割り込み要求は出力されず、内部で保持されます (内部で保持できる容量は、1 要因ごとに 1 要求までです)。ICU.IELSRn.IR フラグが 0 になると、保持されていた割り込み要求が出力されます。保持されていた割り込み要求が出力されると、その割り込み要求は自動的に破棄されます。また、内部で保持されている割り込み要求は、対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を 0 にすることでクリアできます。

表 33.14 SPI の割り込み要因

割り込み要因	シンボル	割り込み条件	DTC/DMAC の起動
受信バッファフル	SPI _I _SPRI	SPCR.SPRIE ビットが 1 の状態で受信バッファフル (SPSR.SPRF フラグが 1) になったとき、または SPCR.SPDRF ビットが 0 の状態で受信データがレディ (SPSR.SPDRF フラグが 1) になったとき	可能
送信バッファエンプティ	SPI _I _SPTI	SPCR.SPTIE ビットが 1 の状態で送信バッファエンプティ (SPSR.SPTEF フラグが 1) になったとき	可能
SPI エラー (モードフォルトエラー、アンダーランエラー、オーバーランエラー、パリティエラー)	SPI _I _SPEI	SPCR.SPEIE ビットが 1 の状態で SPSR.MODF、OVRF、UDRF、または PERF フラグが 1 になったとき、または SPSR.SPDRF、SPDRF フラグが 1 になったとき	不可能
SPI アイドル	SPI _I _SPII	SPCR.SPIIE ビットが 1 の状態で SPSR.IDLNF フラグが 0 になったとき	不可能
通信終了	SPI _I _SPCEND	CENDIE = 1 かつ CENDF = 1	不可能

33.4 イベントリンクコントローラ (ELC) への出力

イベントリンクコントローラ (ELC) は、次のイベント出力信号を生成することができます。

- 受信バッファフルイベント出力
- 送信バッファエンプティイベント出力
- モードフォルトエラー/アンダーランエラー/オーバーランエラー/パリティエラーイベント出力
- SPI アイドルイベント出力
- 送信完了イベント出力

イベントリンク出力信号は、割り込み許可ビットの設定に関係なく出力されます。

33.4.1 受信バッファフルイベント出力

「受信 FIFO に格納されたデータ数 > しきい値」のとき、または「受信 FIFO に格納されたデータ数 ≤ しきい値」かつ「受信 FIFO への書き込み後に SPDRES = 0 が経過」のとき、SPDRC[7:0]が経過するとイベントを出力します。

33.4.2 送信バッファエンptyイベント出力

空の送信 FIFO 段数がしきい値を超えるか、SPCR.SPE ビットが 0 から 1 に変更されたとき、イベントが出力されます。

33.4.3 モードフォルトエラー／アンダーランエラー／オーバーランエラー／パリティエラーまたは受信データレディイベント出力

このイベント信号は、モードフォルトエラー、アンダーランエラー、オーバーランエラー、パリティエラーを検出したときに出力されます。このイベント信号を使用する場合は、「[33.5.4. モードフォルトエラー／アンダーランエラー／オーバーランエラー／パリティエラーまたは受信データレディイベント出力に関する制約](#)」を参照してください。

(1) モードフォルトエラー

表 33.15 にモードフォルトエラーイベントの発生条件を示します。

表 33.15 モードフォルトエラーの発生条件

SPI モード	SPCR.MODFEN ビット	SSLn0 端子	備考
SPI 動作 (SPMS = 0) スレーブ (SPCR.MSTR = 0) Motorola-SPI (SPCR.SPFRF = 0)	1	非アクティブ	送信動作中に SSLn0 端子が非アクティブになった場合のみイベント出力
SPI 動作 (SPMS = 0) スレーブ (SPCR.MSTR = 0) TI-SSP (SPCR.SPFRF = 1)	1	アクティブ	送信動作中に SSLn0 端子がアクティブになった場合のみイベント出力

(2) アンダーランエラー

アンダーランエラーイベント信号は、SPCR.MSTR ビットが 0、SPCR.SPE ビットが 1、かつ送信データが準備されていない状態でシリアル転送を開始したときに出力されます。この条件下では、SPSR.MODF フラグおよび SPSR.UDRF フラグが 1 となります。

(3) オーバーランエラー

オーバーランエラーイベント信号は、SPCR.TXMD[1:0] ビットが 00b または 10b、かつ受信バッファに未読データがある状態でシリアル転送が終了したときのオーバーランに対応して出力されます。この条件下では、OVRF フラグが 1 になります。

(4) パリティエラー

パリティエラーイベント信号は、SPCR.SPPE ビットが 1 の状態でシリアル転送が終了したときに検出されるパリティエラーに対応して出力されます。

(5) 受信データレディ

受信データレディイベント出力条件として SPCR.TXMD[1:0] = 00b または 10b、かつ SPDRES = 1 の場合、受信 FIFO に格納されるデータの数は受信 FIFO へ書き込み後に受信されます。SPDRC[7:0] の設定値が FIFO しきい値より小さい状態で時間が経過すると、イベントが出力されます。

33.4.4 SPI アイドルイベント出力

(1) マスタモード時

送受信／送信専用マスタモードでは、SPSR.IDLNF フラグが 1 から 0 に変化するとき、イベントが出力されます。以下の条件 1)か条件 2)のいずれかが成立するときのみ、IDLNF フラグは 1 から 0 に変化します。

- SPCR.SPE ビットが送信中に 0 にクリアされる (SPI の初期化)
- 以下の 3 つの条件をすべて満たしたとき
 - 送信用バッファ (SPTXn, n = 0~3) がエンpty (次転送データがセットされていない) のとき
 - SPSR.SPCP[2:0] ビットが 000b のとき (シーケンス制御開始時)

- 次のアクセス遅延までに動作が完了しているとき (マスタメインステートマシンがアイドル状態に遷移するとき)

受信専用マスタモード時

以下のいずれか2つの条件が満たされたとき：

1. SPCR.SPE ビットが 0 (SPI の初期化)
2. 下記のいずれかが成立したとき
 - RMFM[4:0] = 0x00 のとき、RMEDTG に 1 を書き込んだ後、次のアクセス遅延までに動作が完了した (マスタメインステートマシンがアイドル状態に遷移するとき)
 - RMFM[4:0] ≠ 0x00 のとき、RMEDTG に 1 を書き込んだ後、次のアクセス遅延までに動作が完了した (マスタメインステートマシンがアイドル状態に遷移するとき)
 - RMFM [4:0] ≠ 0x00 のとき、次のアクセス遅延までに動作が完了した後、SPI 内部シーケンサがアイドル状態へ遷移する (マスタメインステートマシンがアイドル状態に遷移するとき)

(2) スレーブモード時

スレーブモードの場合、SPCR.SPE ビットが 0 (SPI 初期化) のとき、イベントが出力されます。

33.4.5 通信終了イベント出力

マスタモード時、IDLNF フラグ (SPI アイドルフラグ) が 1 から 0 になるとイベントを出力します。スレーブモード時、表 33.16 と表 33.17 に示す条件でイベントが発生します。

表 33.16 通信終了イベント発生条件 (送受信/送信スレーブモード)

	送信バッファ状態	シフトレジスタ状態	その他
SPI 動作 (SPMS = 0, SPFRF = 0)	エンプティ	エンプティ	SSLn0 入力ネゲート
SPI 動作 (SPMS = 0, SPFRF = 1)	エンプティ	エンプティ	SSL ネゲート遅延終了
クロック同期式動作 (SPMS = 1)	エンプティ	エンプティ	最終データの RSPCK の最終偶数エッジ検出 (CPHA = 1)

表 33.17 通信終了イベント発生条件 (受信のみスレーブモード)

	その他
SPI 動作 (SPMS = 0, SPFRF = 0)	受信バッファで SPFC の設定値に対応するフレームを格納後に、SSLn0 入力ネゲート
SPI 動作 (SPMS = 0, SPFRF = 1)	受信バッファの SPFC 設定値に対応するフレーム格納後に、SSL ネゲート遅延終了
クロック同期式動作 (SPMS = 1)	SPFC 設定値 (CPHA = 1) に対する最終フレーム受信時に RSPCK の最終偶数エッジ検出

マスタモード、スレーブモードのどちらであっても、送信中に SPCR.SPE ビットに 0 が書き込まれた場合、あるいは、モードフォルトエラーまたはアンダーランエラーの発生によって SPCR.SPE ビットがクリアされた場合、イベントは出力されません。

通信終了イベントは、以下のタイミングで出力します。マスタ動作における通信終了イベント出力タイミングは、アイドルイベントと同じタイミングで出力されるため、省略します。




図 33.80 通信終了イベント出カタイミング (送信スレーブモード、Motorola SPI 動作)




図 33.81 通信終了イベント出カタイミング (送信スレーブモード、TI-SSP 動作)




図 33.82 通信終了イベント出カタイミング (送信スレーブモード、クロック同期式動作)




図 33.83 通信終了イベント出カタイミング (受信専用スレーブモード、Motorola SPI 動作)




図 33.84 通信終了イベント出カタイミング (受信専用スレーブモード、TI-SSP 動作)




図 33.85 通信終了イベント出カタイミング (受信のみスレーブモード、クロック同期式動作)

33.4.6 同期バイパス機能

SPIには、内部クロック (PCLK) と動作クロック (TCLK) があり、それぞれ専用の動作回路を備えています。そのため、クロックの異なる信号の伝播に必要な同期回路が挿入されます。異なるクロック間の信号の遅延は、同期遅延時間である必要があります。

しかし、内部バスクロックと動作クロックに同じクロックが入力されているときに限り、SPI コントロールレジスタ (SPCR) の BPEN ビットを 1 に設定して、同期回路をバイパスできます。この場合、同期の遅延時間は除外され、応答性が向上します。

さらに、SPI は通信クロック (RSPCK) と動作クロック (TCLK) の間に同期回路を備えていますが、この同期回路はバイパスできません。

33.5 使用上の注意事項

33.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、SPI の動作禁止/許可を設定することが可能です。リセット後の値では、SPI の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

33.5.2 低消費電力機能に関する制約

モジュールストップ機能を使用する場合、および CPU スリープモードまたは CPU ディープスリープモード以外の低消費電力モードへ遷移する場合は、あらかじめ SPCR.SPE ビットを 0 にしてから通信を終了させてください。

33.5.3 転送の開始に関する制約

ICU.IELSRn.IR フラグが 1 の状態で転送を開始すると、転送開始後も割り込み要求が内部で保持されるため、ICU.IELSRn.IR フラグが予期しない挙動となることがあります。

これを避けるには、動作を許可する (SPCR.SPE ビットを 1 にする) 前に、下記の手順で割り込み要求をクリアしてください。

1. 転送が停止していること (SPCR.SPE ビットが 0 であること) を確認する。
2. 対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を 0 にする。
3. 対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を読み出して、0 であることを確認する。
4. ICU.IELSRn.IR フラグを 0 にする。

33.5.4 モードフォルトエラー/アンダーランエラー/オーバーランエラー/パリティエラーまたは受信データレディイベント出力に関する制約

SPI がマルチマスタモード (SPCR.SPMS = 0、SPCR.MSTR = 1、SPCR.MODFEN = 1) の場合は、モードフォルトエラー、アンダーランエラー、オーバーランエラー、パリティエラーまたは受信データレディイベントを使用することはできません。

33.5.5 SPSR.SPRF および SPSR.SPTEF フラグに関する制約

ポーリング用のフラグを使用する場合、割り込みを使用することはできません (SPCR.SPRIE および SPCR.SPTIE ビットは 0 にしてください)。割り込みまたはフラグのどちらか一方のみ使用可能です。

34. SD/MMC ホストインタフェース (SDHI)

34.1 概要

セキュアデジタルホストインタフェース (SDHI) およびマルチメディアカード (MMC) インタフェースは、各種の外付けメモリカードと MCU との通信機能を提供します。SDHI は 1 ビットバスおよび 4 ビットバスの両方に対応し、SD、SDHC、および SDXC フォーマット対応の各種のメモリカードと通信します。SD 規格に準拠したホストデバイスを開発する場合、SD Host/Ancillary Product License Agreement (SD HALA) に準拠する必要があります。

MMC インタフェースは、eMMC 4.51 (JEDEC Standard JESD 84-B451) デバイスアクセスを可能にする 1 ビット、4 ビット、および 8 ビットの MMC バスをサポートしています。このインタフェースには下位互換性があり、高速 SDR 転送モードもサポートしています。

表 34.1 に SD/MMC ホストインタフェースの仕様を、図 34.1 にブロック図を示します。

表 34.1 SD/MMC ホストインタフェースの仕様

インタフェース	パラメータ	仕様
SD	SD バスインタフェース	<ul style="list-style-type: none"> SD メモリカード、SDIO カードに対応 転送バスモードはワイドバスモード (4 ビット)、デフォルトバスモード (1 ビット) から選択可能 SD、SDHC、および SDXC フォーマットに対応
	転送モード	Default-speed モード、High-speed モード、SDR12 または SDR25
SD/MMC 共通仕様	SDHI クロック周波数	PCLKB を 2^n ($n = 1 \sim 9$) で分周して SDHI クロックを生成
	エラーチェック機能	CRC7 (コマンド/レスポンス)、CRC16 (転送データ)
	割り込み要因	カードアクセス割り込み (SDHI_MMCh_ACCS)、SDIO アクセス割り込み (SDHI_MMCh_SDIO)、カード検出割り込み (SDHI_MMCh_CARD) ($n = 0, 1$)
	DMA 転送要因	DMA 転送要求 (SDHI_MMCh_ODMSDBREQ ($n = 0, 1$)) 割り込みにより DMAC/DTC を起動可能 DMAC による SD バッファの読み出し/書き込みが可能
	その他の機能	<ul style="list-style-type: none"> カード検出機能 ライトプロテクトサポート
MMC	MMC バスインタフェース	転送バスモードを 1 ビット、4 ビット、8 ビットから選択可能
	転送モード	下位互換モードとハイスピード SDR モードから選択可能
	その他の機能	eMMC デバイスアクセスに対応
モジュールストップ機能	各チャンネルに対してモジュールストップ状態に設定して消費電力を削減可能	
TrustZone フィルタ	各チャンネルに対してセキュリティ属性とプリビレッジ属性を設定可能	




図 34.1 SD/MMC ホストインタフェースのブロック図

表 34.2 SDHI 入出力端子 (n = 0, 1)

チャネル	端子名	I/O	説明
Ch n	SDnCLK	出力	SDHI クロック
	SDnCMD	I/O	コマンドの出力、レスポンスの入力
	SDnDAT0	I/O	データ 0 (DAT0)
	SDnDAT1	I/O	データ 1 (DAT1)、SDIO 割り込み
	SDnDAT2	I/O	データ 2 (DAT2)、SDIO リード待ち
	SDnDAT3	I/O	データ 3 (DAT3)、SD カード検出
	SDnDAT4	I/O	MMC データ 4 (DAT4)
	SDnDAT5	I/O	MMC データ 5 (DAT5)
	SDnDAT6	I/O	MMC データ 6 (DAT6)
	SDnDAT7	I/O	MMC データ 7 (DAT7)
	SDnCD	入力	SD カード検出
	SDnWP	入力	SD カードライトプロテクション

34.2 レジスタの説明

34.2.1 SD_CMD : コマンドタイプレジスタ

Base address: SDHI_n = 0x4025_2000 + 0x0400 × n (n = 0, 1)
 SDHI_n_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x000

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CMD12AT[1:0]	TRST P	CMDR W	CMDT P	RSPTP[2:0]			ACMD[1:0]	CMDIDX[5:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	CMDIDX[5:0]	Command Index フィールド値選択 Command Index フィールド値を設定します。例には ACMD[1:0]ビットのビット値が含まれています。 0x06: CMD6 0x12: CMD18 0x4D: ACMD13	R/W
7:6	ACMD[1:0]	コマンドタイプ選択 0 0: CMD 0 1: ACMD その他: 設定禁止	R/W
10:8	RSPTP[2:0]	レスポンスタイプ選択(注1) 0 0 0: ノーマルモード コマンド (ACMD[1:0]ビットおよび CMDIDX[5:0]ビットの組み合わせ) によって、レスポンスの種類と転送の方法が決まります。このとき、本レジスタの b15 - b11 の設定は無効です。 0 1 1: 拡張モード、レスポンスなし 1 0 0: 拡張モード、R1、R5、R6、または R7 レスポンス 1 0 1: 拡張モード、R1b レスポンス 1 1 0: 拡張モード、R2 レスポンス 1 1 1: 拡張モード、R3 または R4 レスポンス その他: 設定禁止	R/W
11	CMDTP	データ転送選択(注2) 0: コマンドタイプは、bc、bcr、ac のどれか (データ転送を行わないコマンド) 1: コマンドタイプは、adtc (データ転送を行うコマンド)	R/W
12	CMDRW	データ転送方向選択(注3) 0: 書き込み (SD/MMC ホストインタフェース → SD カード/MMC) 1: 読み出し (SD/MMC ホストインタフェース ← SD カード/MMC)	R/W
13	TRSTP	ブロック転送選択(注3) 0: シングルブロック転送 1: マルチブロック転送	R/W
15:14	CMD12AT[1:0]	CMD12 自動送信選択(注4) 0 0: マルチブロック転送時に CMD12 を自動送信する 0 1: マルチブロック転送時に CMD12 を自動送信しない その他: 設定禁止	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. ノーマルモードでは使用できないコマンドがあります。

注 2. CMDTP ビットは、RSPTP[2:0]ビットが 011b、100b、101b、110b、または 111b のときのみに有効です。

注 3. CMDRW ビットと TRSTP ビットは、RSPTP[2:0]ビットが 011b、100b、101b、110b、または 111b で、CMDTP ビットが 1 のときのみに有効です。

注 4. CMD12AT[1:0]ビットは、RSPTP[2:0]ビットが 011b、100b、101b、110b、または 111b で、TRSTP ビットが 1 のときのみに有効です。

SD_CMD レジスタは、コマンドやレスポンスの種類を設定するレジスタです。RSPTP[2:0]ビットが 011b、100b、101b、110b、または 111b の場合、コマンドタイプや転送モードを設定する必要があります。SD_CMD レジスタに値を書き込むと、SDHI はコマンドシーケンスを開始します。設定例については、表 34.8 および表 34.9 を参照してください。SD_INFO2.CBSY フラグが 1 のとき、SD_CMD レジスタへ書き込まないでください。

34.2.2 SD_ARG : SD コマンドアーギュメントレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
 SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x008

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:																
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:																
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	—	コマンドのフォーマット[39:8] (argument) を設定します。	R/W

注. S-TYPE-3, P-TYPE-3

SD_ARG レジスタは、argument フィールド値を設定するレジスタです。SD_CMD レジスタに書き込む前に SD_ARG レジスタに書き込んでください。なお、自動送信される CMD12 の argument フィールド値は、SD_ARG レジスタの値にかかわらず 0x0000_0000 です。

34.2.3 SD_ARG1 : SD コマンドアーギュメントレジスタ 1

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
 SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x00C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:																
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	—	コマンドのフォーマット[39:24] (argument) を設定します。	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

SD_ARG1 レジスタは、argument フィールド値を設定するレジスタです。SD_CMD レジスタに書き込む前に SD_ARG1 レジスタに書き込んでください。なお、自動送信される CMD12 の argument フィールド値は、SD_ARG1 レジスタの値にかかわらず 0x0000_0000 です。

34.2.4 SD_STOP : データストップレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x010

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	SEC	—	—	—	—	—	—	—	STP
Value after reset:	0	0	0	0	0	0	0	0 ^(注1)	0	0	0	0	0	0	0	0 ^(注1)

ビット	シンボル	機能	R/W
0	STP	転送停止 1にするとデータ転送が停止します。	R/W
7:1	—	読むと0が読めます。書く場合、0としてください。	R/W
8	SEC	ブロックカウントレジスタ値選択 ^(注2) 0: SD_SECCNT レジスタ値を無効にする 1: SD_SECCNT レジスタ値を有効にする	R/W
31:9	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注1. この値はリセット、または SOFT_RST.SDRST フラグにより初期化されます。

注2. SD_INFO2.CBSY フラグが1のとき、本ビットを書き換えしないでください。

SD_STOP レジスタは、データ転送を停止するレジスタです。マルチブロック転送シーケンス時、SD_STOP レジスタの設定により SD_SECCNT レジスタ値（転送ブロック数）を有効または無効にすることが可能です。

STP ビット（転送停止）

マルチブロック転送時に STP ビットを1にすると、SDHI を通して CMD12 が送信され転送が停止します。ただし、通信エラーまたはタイムアウトによりコマンドシーケンスが停止した場合、CMD12 は送信されません。STP を1にした後も引き続きバッファアクセスは可能ですが、これにより SD_INFO2 のバッファアクセスエラービット (ILR または ILW) が設定されます。

シングルブロックライト転送時に STP を1にすると、SD_BUF がエンプティの場合はアクセスエンドフラグが設定され、CMD12 は送信されません。SD_BUF にデータがある場合、CMD12 は送信されず、ビジー状態の受信を完了したときにアクセスエンドフラグが設定されます。

シングルブロックリード転送時に STP を1にすると、STP ビットの設定直後にアクセスエンドフラグが設定され、CMD12 は送信されません。

R1b レスポンス後、ビジー状態の受信時に STP を1にすると、CMD12 は送信されず、ビジー状態の受信を完了したときにアクセスエンドフラグが設定されます。

コマンドシーケンスの完了後に STP を1にすると、CMD12 は送信されず、アクセスエンドフラグは設定されません。

レスポンスエンドフラグの設定後に STP を1にしてください。

アクセスエンドフラグの設定後に STP を0にしてください。

SEC ビット（ブロックカウントレジスタ値選択）

SEC ビットが1であるときに、以下で SD_CMD を設定してコマンドシーケンスを開始すると、CMD12 が自動送信され、SD_SECCNT で設定したブロック数でマルチブロック転送が停止します。

ノーマルモードの CMD18 または CMD25 (SD_CMD[10:8] = 000b)

拡張モードの SD_CMD[15:13] = 001b (CMD12 は自動送信、マルチブロック転送)

通信エラーまたはタイムアウトによりコマンドシーケンスが停止した場合、CMD12 は自動送信されません。

34.2.5 SD_SECCNT : ブロックカウントレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x014

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	<input type="text"/>															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	<input type="text"/>															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	—	本ビットは転送ブロック数を設定します。	R/W

注. S-TYPE-3, P-TYPE-3

SD_SECCNT レジスタは、マルチブロック転送時の転送ブロック数を設定する読み出し/書き込みレジスタです。たとえば、レジスタ値が 0x0000_0001 の場合、1 ブロックが転送されます。レジスタ値が 0x0000_FFFF の場合は 65535 ブロックが転送され、レジスタ値が 0xFFFF_FFFF の場合は 4294967295 ブロックが転送されます。0x0000_0000 は設定しないでください。SD_INFO2.CBSY フラグが 1 のときは、SD_SECCNT レジスタを書き換えないでください。

34.2.6 SD_RSPi : SD カードレスポンスレジスタ i (i = 10, 32, 54)

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x018 (SD_RSP10)
0x020 (SD_RSP32)
0x028 (SD_RSP54)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	<input type="text"/>															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	<input type="text"/>															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
31:0	—	本ビットは SD カード/MMC からのレスポンスを格納します。	R

注. S-TYPE-3, P-TYPE-3

34.2.7 SD_RSPj : SD カードレスポンスレジスタ j (j = 1, 3, 5)

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
 SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x01C (SD_RSP1)
 0x024 (SD_RSP3)
 0x02C (SD_RSP5)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:																
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	—	SD カード/MMC からのレスポンスを格納します。	R
31:16	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

34.2.8 SD_RSP76 : SD カードレスポンスレジスタ 76

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
 SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x030

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	SD_RSP76[23:16]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SD_RSP76[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
23:0	SD_RSP76[23:0]	SD カード/MMC からのレスポンスを格納します。	R
31:24	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

34.2.9 SD_RSP7 : SD カードレスポンスレジスタ 7

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
 SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x034

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	SD_RSP7[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	SD_RSP7[7:0]	SD カード/MMC からのレスポンスを格納します。	R
31:8	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

SD_RSP10、SD_RSP32、SD_RSP54、SD_RSP1、SD_RSP3、SD_RSP5、SD_RSP76、および SD_RSP7 は、SD カード/MMC からのレスポンスを格納する、読み出し専用のレジスタです。SD/MMC ホストインタフェースは、SD カード/MMC からのレスポンスの種類により、レスポンスの内容を 4 つのレジスタに分割して格納します。

表 34.3 に、レスポンスタイプとその格納先の対応を示します。

表 34.3 レスポンスタイプと格納先の対応

レスポンスタイプ	SD_RSP10 レジスタ	SD_RSP32 レジスタ	SD_RSP54 レジスタ	SD_RSP1 レジスタ	SD_RSP3 レジスタ	SD_RSP5 レジスタ	SD_RSP76 レジスタ	SD_RSP7 レジスタ
R1	[39 :8]	—	[39 :8] ^(注1)	—	—	—	—	—
R1b	[39 :8]	—	[39 :8] ^(注1)	—	—	—	—	—
R2	[39 :8]	[71 :40]	[103 :72]	—	—	—	[127 :104]	—
R3	[39 :8]	—	—	—	—	—	—	—
R4	[39 :8]	—	—	—	—	—	—	—
R5	[39 :8]	—	—	—	—	—	—	—
R6	[39 :8]	—	—	—	—	—	—	—
R7	[39 :8]	—	—	—	—	—	—	—

注 1. CMD18 および CMD25 に対するレスポンスは、SD_RSP10 レジスタおよび SD_RSP54 レジスタに格納されます。このため、SD_RSP10 レジスタが自動送信された CMD12 に対するレスポンスで上書きされても、SD_RSP54 レジスタを読み出すことで CMD18 または CMD25 に対するレスポンスを確認できます。

34.2.10 SD_INFO1 : SD カード割り込みフラグレジスタ 1

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x038

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	SDD3 MON	SDD3I N	SDD3 RM	SDWP MON	—	SDCD MON	SDCDI N	SDCD RM	ACEN D	—	RSPE ND
Value after reset:	0	0	0	0	0	x	0	0	x	0	x	0	0	0(注1)	0	0(注1)

ビット	シンボル	機能	R/W
0	RSPEND	レスポンスエンド検出フラグ 0: レスポンスエンドの検出なし 1: レスポンスエンドの検出あり	R/(W) (注2)
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	ACEND	アクセスエンド検出フラグ 0: アクセスエンドの検出なし 1: アクセスエンドの検出あり	R/(W) (注2)
3	SDCDRM	SDnCD 抜去フラグ 0: SDnCD 端子による SD カード/MMC 抜去の検出なし 1: SDnCD 端子による SD カード/MMC 抜去の検出あり	R/(W) (注2)
4	SDCDIN	SDnCD 挿入フラグ 0: SDnCD 端子による SD カード/MMC 挿入の検出なし 1: SDnCD 端子による SD カード/MMC 挿入の検出あり	R/(W) (注2)
5	SDCDMON	SDnCD 端子モニタフラグ 0: SDnCD 端子のレベルはハイ(注3) 1: SDnCD 端子のレベルはロー(注3)	R
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	SDWPMON	SDnWP 端子モニタフラグ 0: SDnWP 端子のレベルはハイ 1: SDnWP 端子のレベルはロー	R
8	SDD3RM	SDnDAT3 抜去フラグ 0: SDnDAT3 端子による SD カード/MMC 抜去の検出なし 1: SDnDAT3 端子による SD カード/MMC 抜去の検出あり	R/(W) (注2)
9	SDD3IN	SDnDAT3 挿入フラグ 0: SDnDAT3 端子による SD カード/MMC 挿入の検出なし 1: SDnDAT3 端子による SD カード/MMC 挿入の検出あり	R/(W) (注2)
10	SDD3MON	SDnDAT3 端子モニタフラグ 0: SDnDAT3 端子のレベルはロー 1: SDnDAT3 端子のレベルはハイ	R
31:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. この値はリセット、または SOFT_RST.SDRST フラグにより初期化されます。

注 2. 1 にしてもフラグは変化しません。0 を書き込むとフラグの値は 0 になります。

注 3. SD_OPTION.CTOP[3:0] ビットで設定した期間以上、同じ端子レベルが継続したときにフラグが変化します。

SD_INFO1 レジスタは、コマンドシーケンスにおけるレスポンスエンドまたはアクセスエンドの検出を表示します。また、SD カード/MMC の挿入/除去の検出およびライトプロテクションの状態を表示します。

マルチブロック転送シーケンス中に CMD12 または CMD52 (SDIO abort) を送信した場合、ACEND フラグは 1 になりますが、RSPEND フラグは 0 の状態を保持します。

通信エラーまたはタイムアウトによりコマンドシーケンスが停止した場合、ACEND フラグまたは RSPEND フラグが 1 になります。

SDD3MON ビット、SDD3IN フラグ、SDD3RM フラグの値はリセット解除後、SDnDAT3 (n = 0, 1) 端子の状態により変化します。また、ワイドバスモードでのデータ転送中にも、それらの値は変化します。これらの 3 つのビットは SD カードにのみ使用されます。クリアするフラグを 0 にしてください。クリアされていないフラグは 1 にしてください。

RSPEND フラグ (レスポンスエンド検出フラグ)

RSPEND フラグはレスポンスエンドが検出されたことを示します。

[1 になる条件]

- レスポンスの受信が完了したとき。
- レスポンスがないコマンドの送信が完了したとき。
- R1b レスポンス後のビジー状態の受信が完了したとき。
- マルチブロックリード転送で、C52PUB ビットを 1 にして送信された CMD52 に対するレスポンスの受信が完了したとき。
- マルチブロックライト転送で、C52PUB ビットを 1 にして送信された CMD52 に対するレスポンスの受信が完了したとき。
- 通信エラーまたはタイムアウトによりコマンドシーケンスが停止したとき。

[0 になる条件]

- RSPEND に 0 を書き込んだとき。
- データのないコマンドが送信されたとき。

注. データ転送のないコマンドを送信したときは、コマンドシーケンスが終了した後に RSPEND フラグが 1 になります。

ACEND フラグ (アクセスエンド検出フラグ)

ACEND フラグはアクセスエンドが検出されたことを示します。

[1 になる条件]

- シングルブロックリード転送で、バッファに対する読み出しが完了したとき。
- マルチブロックリード転送で、データの最終ブロックのバッファに対する読み出しが完了したとき。
- CMD12 を自動送信するマルチブロックリード転送で、バッファに対する読み出しおよび CMD12 に対するレスポンスの受信が完了したとき。
- シングルブロックライト転送で、CRC ステータスを受信した後、ビジー状態の受信が完了したとき。
- マルチブロックライトの転送で、データの最終ブロックの CRC ステータスを受信した後、ビジー状態の受信が完了したとき。
- CMD12 を自動送信するマルチブロックライト転送で、CMD12 に対するレスポンスビジー状態の受信が完了したとき。
- マルチブロックリード転送で、STP ビットを 1 にして送信された CMD12 に対するレスポンスの受信が完了したとき。
- マルチブロックライト転送で、STP ビットを 1 にして送信された CMD12 に対するレスポンスビジー状態の受信が完了したとき。
- マルチブロックリード転送で、IOABT ビットを 1 にして送信された CMD52 に対するレスポンスの受信が完了したとき。
- マルチブロックライト転送で、IOABT ビットを 1 にして送信された CMD52 に対するレスポンスの受信が完了したとき。
- 通信エラーまたはタイムアウトによりコマンドシーケンスが停止したとき。

[0 になる条件]

- ACEND に 0 を書き込んだとき。

- アクセスエンドビットが 1 に設定されたとき。

注. コマンドシーケンスが終了した後、ACEND フラグは 1 になります。

SDCDRM フラグ (SDnCD 抜去フラグ)

SDCDRM フラグは SDnCD が抜去されたことを示します。

[1 になる条件]

- SDnCD が 0 から 1 に変化した後、SDnCD が 1 に保持された状態で M cycle が経過したとき。

[0 になる条件]

- SDCDRM に 0 を書き込んだとき。

注. M cycle は SD_OPTION[3:0]ビットで設定されます。

SDCDIN フラグ (SDnCD 挿入フラグ)

SDCDIN フラグは SDnCD が挿入されたことを示します。

[1 になる条件]

- SDnCD が 1 から 0 に変化した後、SDnCD が 0 に保持された状態で M cycle が経過したとき。

[0 になる条件]

- SDCDIN に 0 を書き込んだとき。

注. M cycle は SD_OPTION[3:0]ビットで設定されます。

SDD3RM フラグ (SDnDAT3 抜去フラグ)

SDD3RM フラグは SDnDAT3 が抜去されたことを示します。

[1 になる条件]

- SDnDAT3 が 1 から 0 に変化した後、SDnDAT3 が 0 に保持された状態で PCLKB の 2 サイクルが経過したとき。

[0 になる条件]

- SDD3RM に 0 を書き込んだとき。

SDD3IN フラグ (SDnDAT3 挿入フラグ)

SDD3IN フラグは SDnDAT3 が挿入されたことを示します。

[1 になる条件]

- SDnDAT3 が 0 から 1 に変化した後、SDnDAT3 が 1 に保持された状態で PCLKB の 2 サイクルが経過したとき。

[0 になる条件]

- SDD3IN に 0 を書き込んだとき。

34.2.11 SD_INFO2 : SD カード割り込みフラグレジスタ 2

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
 SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x03C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ILA	CBSY	SD_CLK_CTRLLEN	—	—	—	BWE	BRE	SDD0MON	RSPTO	ILR	ILW	DTO	ENDE	CRCE	CMDE
Value after reset:	0(注1)	0(注1)	1(注1)	0	x	0	0(注1)	0(注1)	x	0(注1)	0(注1)	0(注1)	0(注1)	0(注1)	0(注1)	0(注1)

ビット	シンボル	機能	R/W
0	CMDE	コマンドエラー検出フラグ 0: コマンドエラーの検出なし 1: コマンドエラーの検出あり	R/W(注2)
1	CRCE	CRC エラー検出フラグ 0: CRC エラーの検出なし 1: CRC エラーの検出あり	R/W(注2)
2	ENDE	エンドビットエラー検出フラグ 0: エンドビットエラーの検出なし 1: エンドビットエラーの検出あり	R/W(注2)
3	DTO	データタイムアウト検出フラグ 0: データタイムアウトの検出なし 1: データタイムアウトの検出あり	R/W(注2)
4	ILW	SD_BUF0 不正書き込み検出フラグ 0: SD_BUF0 レジスタへの不正書き込みの検出なし 1: SD_BUF0 レジスタへの不正書き込みの検出あり	R/W(注2)
5	ILR	SD_BUF0 不正読み出し検出フラグ 0: SD_BUF0 レジスタへの不正読み出しの検出なし 1: SD_BUF0 レジスタへの不正読み出しの検出あり	R/W(注2)
6	RSPTO	レスポンスタイムアウト検出フラグ 0: レスポンスタイムアウトの検出なし 1: レスポンスタイムアウトの検出あり	R/W(注2)
7	SDD0MON	SDnDAT0 端子ステータスフラグ 0: SDnDAT0 端子がロー 1: SDnDAT0 端子がハイ	R
8	BRE	SD_BUF0 読み出し許可フラグ 0: SD_BUF0 レジスタへの読み出し禁止 1: SD_BUF0 レジスタへの読み出し許可	R/W(注2)
9	BWE	SD_BUF0 書き込み許可フラグ 0: SD_BUF0 レジスタへの書き込み禁止 1: SD_BUF0 レジスタへの書き込み許可	R/W(注2)
10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11	—	読み出し値は不定です。書く場合、1 としてください。	R/W
12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13	SD_CLK_CTRLLEN	SD_CLK_CTRL 書き込み許可フラグ 0: SD/MMC バス (CMD ラインと DAT ライン) がビジー状態であるため、SD_CLK_CTRL.CLKEN ビットと CLKSEL[7:0]ビットへの書き込み禁止 1: SD/MMC バス (CMD ラインと DAT ライン) がビジー状態ではないため、SD_CLK_CTRL.CLKEN ビットと CLKSEL[7:0]ビットへの書き込み許可	R

ビット	シンボル	機能	R/W
14	CBSY	コマンドシーケンスステータスフラグ 0: コマンドシーケンス完了 1: コマンドシーケンス進行中 (ビジー状態)	R
15	ILA	不正アクセスエラー検出フラグ 0: 不正アクセスエラーの検出なし 1: 不正アクセスエラーの検出あり	R/W(注2)
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. リセットで初期化されます。また、SOFT_RST.SDRST フラグによるリセットの場合も初期化されます。

注 2. このフラグは 1 に設定しても変更されません。0 を書くとフラグの値は 0 になります。

SD_INFO2 レジスタは、SD バッファおよび SD カード/MMC のステータスを表示します。クリアするフラグを 0 にしてください。クリアされていないフラグは 1 にしてください。

CMDE フラグ (コマンドエラー検出フラグ)

CMDE フラグはコマンドエラーが検出されたことを示します。コマンドシーケンスはコマンドエラーが発生すると停止します。SDIO_MODE.C52PUB ビットが 1 および CMD52 が自動送信されたとき、通信エラーまたはレスポンスタイムアウトが起こると、コマンドシーケンスは完了しません。「34.3.12. IO_RW_EXTENDED コマンド (SD: CMD53/マルチブロックリード)」または「34.3.13. IO_RW_EXTENDED コマンド (SD: CMD53/マルチブロックライト)」に示したエラー処理を実行し、コマンドシーケンスを完了してください。

[1 になる条件]

- 送信したコマンドの `command index` と受信したレスポンスの `command index` が異なるとき。
- コマンドシーケンス中に送信したコマンドの `command index` と受信したレスポンスの `command index` が異なるとき。

[0 になる条件]

- CMDE に 0 を書き込んだとき。

CRCE フラグ (CRC エラー検出フラグ)

CRCE フラグは CRC エラーが検出されたことを示します。コマンドシーケンスは CRC エラーが発生すると停止します。SDIO_MODE.C52PUB ビットが 1 および CMD52 が自動送信されたとき、通信エラーまたはレスポンスタイムアウトが起こると、コマンドシーケンスは完了しません。「34.3.12. IO_RW_EXTENDED コマンド (SD: CMD53/マルチブロックリード)」または「34.3.13. IO_RW_EXTENDED コマンド (SD: CMD53/マルチブロックライト)」に示したエラー処理を実行し、コマンドシーケンスを完了してください。

[1 になる条件]

- CRC ステータスにエラーが発生したとき。
- 読み出したデータに CRC エラーが発生したとき。
- レスポンスに CRC エラーが発生したとき。
- コマンドシーケンス中に送信したコマンドに対するレスポンスに CRC エラーがあるとき。

[0 になる条件]

- CRCE に 0 を書き込んだとき。

ENDE フラグ (エンドビットエラー検出フラグ)

ENDE フラグはエンドビットエラーが検出されたことを示します。コマンドシーケンスはエンドビットエラーが発生すると停止します。SDIO_MODE.C52PUB ビットが 1 および CMD52 が自動送信されたとき、通信エラーまたはレスポンスタイムアウトが起こると、コマンドシーケンスは完了しません。「34.3.12. IO_RW_EXTENDED コマンド (SD: CMD53/マルチブロックリード)」または「34.3.13. IO_RW_EXTENDED コマンド (SD: CMD53/マルチブロックライト)」に示したエラー処理を実行し、コマンドシーケンスを完了してください。

[1 になる条件]

- レスポンス長にエラーが発生したとき (エンドビットが検出されなかったとき)。

- 読み出しデータ長にエラーが発生したとき（有効ビットにエンドビットが検出されなかったとき）。
- CRC ステータス長にエラーが発生したとき（エンドビットが検出されなかったとき）。
- コマンドシーケンス中に送信したコマンドに対するレスポンス長にエラーがあるとき（たとえば、エンドビットが検出されなかったとき）。

[0 になる条件]

- ENDE に 0 を書き込んだとき。

DTO フラグ（データタイムアウト検出フラグ）

DTO フラグはデータタイムアウトが検出されたことを示します。コマンドシーケンスはデータタイムアウトが発生すると停止します。

[1 になる条件]

- R1b レスポンス後、N cycle を超える期間にわたってビジー状態 (SDnDAT0 = 0) が継続しているとき。
- CRC ステータス後、N cycle を超える期間にわたってビジー状態 (SDnDAT0 = 0) が継続しているとき。
- データを書き込んだ後、N cycle が経過しても CRC ステータスを受信しないとき。
- リードコマンド後、N cycle を超える時間が経過しても読み出しデータを受信しないとき。
- コマンドシーケンス中に CMD12 が送信された後、N cycle を超える期間にわたってビジー状態 (SDnDAT0 = 0) が継続しているとき。
- 読み出しデータを受信した後、N cycle を超える時間が経過しても次ブロックの読み出しデータを受信しないとき。
- リード待ち状態が解除された後、N cycle を超える時間が経過しても次ブロックの読み出しデータを受信しないとき。

注. N cycle は SD_OPTION[7:4]ビットに設定されます。

[0 になる条件]

- DTO に 0 を書き込んだとき。

ILW フラグ（SD_BUF0 不正書き込み検出フラグ）

ILW フラグはエンド SD_BUF0 不正書き込みが検出されたことを示します。

[1 になる条件]

- リード/ライトコマンドステートではないときに SD_BUF0 にデータを書き込んだとき。
- SD_BUF がフルのときに SD_BUF0 にデータを書き込んだとき。
- CRC ステータスまたは CRC ステータス長にエラーが発生した場合に SD_BUF0 にデータを書き込んだとき。
- CRC ステータス後のビジー状態が N cycle を超える期間にわたって継続しているときに SD_BUF0 にデータを書き込んだとき。

注. N cycle は SD_OPTION[7:4]ビットに設定されます。

[0 になる条件]

- ILW に 0 を書き込んだとき。

ILR フラグ（SD_BUF0 不正読み出し検出フラグ）

ILR フラグは SD_BUF0 不正読み出しが検出されたことを示します。

[1 になる条件]

- SD_BUF0 を読み出しているときに SD_BUF がエンプティのとき。
- CRC エラーまたは END エラーを含むデータを SD_BUF0 から読み出したとき。

[0 になる条件]

- ILR に 0 を書き込んだとき。

RSPTO フラグ (レスポンスタイムアウト検出フラグ)

RSPTO フラグはレスポンスタイムアウトが検出されたことを示します。コマンドシーケンスはレスポンスタイムアウトが発生すると停止します。SDIOMD.C52PUB ビットが 1 および CMD52 が自動送信されたとき、通信エラーまたはレスポンスタイムアウトが起これば、コマンドシーケンスは完了しません。「[34.3.12. IO_RW_EXTENDED コマンド \(SD: CMD53/マルチブロックリード\)](#)」または「[34.3.13. IO_RW_EXTENDED コマンド \(SD: CMD53/マルチブロックライト\)](#)」に示したエラー処理を実行し、コマンドシーケンスを完了してください。

IO_RW_EXTENDED コマンド (SD: CMD53/マルチブロックリード) または IO_RW_EXTENDED コマンド (SD: CMD53/マルチブロックライト) に示したエラー処理を実行し、コマンドシーケンスを完了してください。

[1 になる条件]

- SD/MMC クロックの 640 サイクルを超える時間が経過してもレスポンスを受信しないとき (コマンドシーケンス中に送信したコマンドに対するレスポンスを含む)。

[0 になる条件]

- RSPTO に 0 を書き込んだとき。

SDD0MON フラグ (SDnDAT0 端子ステータスフラグ)

SDD0MON フラグは SDnDAT0 端子の状態を示します。イレーズコマンドを送信した後、データタイムアウト (DTO) が設定されていても、レスポンスタイムアウト (RSPTO) が設定されていない場合、DAT0 のポーリングによりイレーズシーケンスの終了 (SDD0MON = 1) が確認されます。

なお、ライトシーケンス中に通信エラーまたはタイムアウトが発生すると、DAT0 ビットの値が 0 のままになっている場合があります。

SD/MMC クロックが停止しているとき、DAT0 ビットはクロックが停止する前に値を保持します。

BRE フラグ (SD_BUF0 読み出し許可フラグ)

BRE フラグは SD_BUF0 の読み出しが許可されていることを示します。

[1 になる条件]

- シングルブロック転送時、SD_SIZE に設定したデータが SD_BUF0 に格納されたとき。
- マルチブロック転送時、SD_SIZE に設定したデータが SD_BUF0 のバンク 1 またはバンク 2 のいずれかに格納されたとき。

[0 になる条件]

- BRE に 0 を書き込んだとき。
- DMA 転送にて SD_BUF0 からデータを 1 ブロック分読み出したとき。

CPU にて SD_BUF0 からデータを読み出す場合、BRE をクリアしてから、SD_SIZE に設定したデータ量を読み出すようにしてください。

ブロックデータを読み出しているときに CRC エラーまたは END エラーが発生した場合も、SD_BUF0 にデータが格納され、BRE が設定されます。

BWE フラグ (SD_BUF0 書き込み許可フラグ)

BWE フラグは SD_BUF0 の書き込みが許可されていることを示します。

[1 になる条件]

- シングルブロック転送時、SD_BUF0 がエンプティのとき。
- マルチブロック転送時、SD_BUF0 のバンク 1 またはバンク 2 のいずれかがエンプティのとき。

[0 になる条件]

- BWE に 0 を書き込んだとき。
- DMA 転送にて SD_BUF0 にデータを 1 ブロック分書き込んだとき。

CPU にて SD_BUF0 にデータを書き込む場合、BWE をクリアしてから、SD_SIZE に設定したデータ量を書き込むようにしてください。

SD_CLK_CTRLLEN フラグ (SD_CLK_CTRL 書き込み許可フラグ)

SD_CMD への書き込みによってコマンドシーケンスが開始すると、CBSY ビットが 1 になると同時に、SD_CLK_CTRLLEN ビットが 0 になります。コマンドシーケンスの完了時に CBSY ビットが 0 にクリアされた後、SDCLK クロックの 8 サイクル後に SD_CLK_CTRLLEN ビットが 1 になります。

ILA フラグ (不正アクセスエラー検出フラグ)

ILA フラグは不正アクセスエラーが検出されたことを示します。

[1 になる条件]

- コマンドシーケンス中に SD_CMD にデータを書き込んだとき (CBSY = 1)。
- SD_CMD において SD_CMD[11] = 1 (データ転送のあるコマンド) かつ SD_CMD[7:0] = 0000 1100b (CMD12) に設定したとき。

[0 になる条件]

- ILA に 0 を書き込んだとき。

34.2.12 SD_INFO1_MASK : SD INFO1 割り込みマスクレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x040

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	SDD3I NM	SDD3 RMM	—	—	—	SDCDI NM	SDCD RMM	ACEN DM	—	RSPE NDM
Value after reset:	0	0	0	0	0	0	1	1	0	0	0	1	1	1	0	1

ビット	シンボル	機能	R/W
0	RSPENDM	レスポンスエンド割り込み要求マスク 0: レスポンスエンド割り込み要求をマスクしない 1: レスポンスエンド割り込み要求をマスクする	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	ACENDM	アクセスエンド割り込み要求マスク 0: アクセスエンド割り込み要求をマスクしない 1: アクセスエンド割り込み要求をマスクする	R/W
3	SDCDRMM	SDnCD 抜去割り込み要求マスク 0: SDnCD 端子による SD カード/MMC 抜去割り込み要求をマスクしない 1: SDnCD 端子による SD カード/MMC 抜去割り込み要求をマスクする	R/W
4	SDCDINM	SDnCD 挿入割り込み要求マスク 0: SDnCD 端子による SD カード/MMC 挿入割り込み要求をマスクしない 1: SDnCD 端子による SD カード/MMC 挿入割り込み要求をマスクする	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	SDD3RMM	SDnDAT3 抜去割り込み要求マスク 0: SDnDAT3 端子による SD カード/MMC 抜去割り込み要求をマスクしない 1: SDnDAT3 端子による SD カード/MMC 抜去割り込み要求をマスクする	R/W
9	SDD3INM	SDnDAT3 挿入割り込み要求マスク 0: SDnDAT3 端子による SD カード/MMC 挿入割り込み要求をマスクしない 1: SDnDAT3 端子による SD カード/MMC 挿入割り込み要求をマスクする	R/W

ビット	シンボル	機能	R/W
31:10	—	読むと0が読めます。書く場合、0としてください。	R/W

注: S-TYPE-3, P-TYPE-3

SD_INFO1_MASK レジスタは、SD_INFO1 レジスタの各ステータスフラグによる割り込みの要求を許可または禁止します。各ステータスフラグと要求される割り込み要因の関係は表 34.5 を参照してください。

34.2.13 SD_INFO2_MASK : SD INFO2 割り込みマスクレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x044

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ILAM	—	—	—	—	—	BWEM	BREM	—	RSPTOM	ILRM	ILWM	DTOM	ENDEM	CRCEM	CMDEM
Value after reset:	1	0	0	0	1	0	1	1	0	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
0	CMDEM	コマンドエラー割り込み要求マスク 0: コマンドエラー割り込み要求をマスクしない 1: コマンドエラー割り込み要求をマスクする	R/W
1	CRCEM	CRC エラー割り込み要求マスク 0: CRC エラー割り込み要求をマスクしない 1: CRC エラー割り込み要求をマスクする	R/W
2	ENDEM	エンドビットエラー割り込み要求マスク 0: エンドビット検出エラー割り込み要求をマスクしない 1: エンドビット検出エラー割り込み要求をマスクする	R/W
3	DTOM	データタイムアウト割り込み要求マスク 0: データタイムアウト割り込み要求をマスクしない 1: データタイムアウト割り込み要求をマスクする	R/W
4	ILWM	SD_BUF0 レジスタ不正書き込み割り込み要求マスク 0: SD_BUF0 レジスタへの不正書き込み検出割り込み要求をマスクしない 1: SD_BUF0 レジスタへの不正書き込み検出割り込み要求をマスクする	R/W
5	ILRM	SD_BUF0 レジスタ不正読み出し割り込み要求マスク 0: SD_BUF0 レジスタへの不正読み出し検出割り込み要求をマスクしない 1: SD_BUF0 レジスタへの不正読み出し検出割り込み要求をマスクする	R/W
6	RSPTOM	レスポンスタイムアウト割り込み要求マスク 0: レスポンスタイムアウト割り込み要求をマスクしない 1: レスポンスタイムアウト割り込み要求をマスクする	R/W
7	—	読むと0が読めます。書く場合、0としてください。	R/W
8	BREM ^(注1)	BRE 割り込み要求マスク 0: SD バッファへの読み出し許可割り込み要求をマスクしない 1: SD バッファへの読み出し許可割り込み要求をマスクする	R/W
9	BWEM ^(注1)	BWE 割り込み要求マスク 0: SD_BUF0 レジスタへの書き込み許可割り込み要求をマスクしない 1: SD_BUF0 レジスタへの書き込み許可割り込み要求をマスクする	R/W
10	—	読むと0が読めます。書く場合、0としてください。	R/W
11	—	読むと1が読めます。書く場合、1としてください。	R/W
14:12	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
15	ILAM	不正アクセスエラー割り込み要求マスク 0: 不正アクセスエラー割り込み要求をマスクしない 1: 不正アクセスエラー割り込み要求をマスクする	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. SD_INFO2_MASK.BWEM ビットまたは SD_INFO2_MASK.BREM ビットのどちらかが 0 のとき、SD_DMAEN.DMAEN ビットは 0 にしてください。SD_DMAEN.DMAEN ビットが 1 のとき、SD_INFO2_MASK.BWEM ビットおよび SD_INFO2_MASK.BREM ビットは 1 にしてください。

SD_INFO2_MASK レジスタは、SD_INFO2 レジスタの各ステータスフラグによる割り込みの要求を許可または禁止します。各ステータスフラグと要求される割り込み要因の関係は表 34.5 を参照してください。

34.2.14 SD_CLK_CTRL : SD クロックコントロールレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x048

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CLKC TRLE N	CLKE N	CLKSEL[7:0]							
Value after reset:	0	0	0	0	0	0	0	0 ^(注1)	0	0	1	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	CLKSEL[7:0]	SDHI クロック周波数選択 ^(注2) 0xFF: PCLKB 0x00: PCLKB/2 0x01: PCLKB/4 0x02: PCLKB/8 0x04: PCLKB/16 0x08: PCLKB/32 0x10: PCLKB/64 0x20: PCLKB/128 0x40: PCLKB/256 0x80: PCLKB/512 その他: 設定禁止	R/W
8	CLKEN	SD/MMC クロック出力制御 ^(注2) 0: SD/MMC クロック出力は無効 (SDnCLK 信号を Low に固定) 1: SD/MMC クロック出力は有効	R/W
9	CLKCTRLLEN	SD/MMC クロック出力自動制御選択 0: SD/MMC クロック出力の自動制御は無効 1: SD/MMC クロック出力の自動制御は有効	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. リセットで初期化されます。また、SOFT_RST.SDRST フラグによるリセットの場合も初期化されます。

注 2. SD_INFO2.SD_CLK_CTRLLEN フラグが 0 のとき、CLKSEL[7:0] と CLKEN に書き込むことはできません。

SD_CLK_CTRL レジスタは、SD/MMC クロックの周波数の設定や出力を制御します。SD_CMD レジスタに値を書き込んでコマンドシーケンスが開始される前に、CLKEN ビットを 1 にしてください。

SD_INFO2.SD_CLK_CTRLLEN フラグが 0 のとき、SD_CLK_CTRL レジスタへ書き込まないでください。

CLKCTRLLEN ビット (SD/MMC クロック出力自動制御選択)

CLKCTRLLEN ビットはコマンドシーケンス中だけ SD/MMC クロックを出力する SD/MMC クロック出力の自動制御機能を許可/禁止します。

SD/MMC クロック出力が開始および停止するタイミングは以下のとおりです。

- SD/MMC クロック出力は、SD_CMD への書き込み後に開始する。
- SD/MMC クロック出力は、コマンドシーケンスの終了後に SD/MMC クロックの 8 サイクルが経過すると停止する。

また、SD_CLK_CTRL の SCLKEN が 0 のときは、本ビットの値にかかわらず、SD/MMC クロックは 0 に固定されます。

34.2.15 SD_SIZE : 転送データ長レジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x04C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	LEN[9:0]									
Value after reset:	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	LEN[9:0]	転送データサイズ設定 転送データサイズを設定します。(注1)	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. SD_INFO2.CBSY フラグが 1 のとき、これらのビットを書き換えしないでください。

SD_SIZE レジスタは、転送データサイズを設定するレジスタです。

LEN[9:0] ビット (転送データサイズ設定)

シングルブロック転送時には、LEN[9:0] ビットに転送データサイズを 1 バイト～512 バイトの範囲で設定できます。マルチブロック転送時 (CMD18 と CMD25) に CMD12 を自動発行する場合は、転送データサイズは 512 バイトのみ設定できます。マルチブロック転送時に CMD12 を自動発行しない場合は、転送データサイズは 32、64、128、256、または 512 バイトを設定できます。ただし、32、64、128、または 256 バイトのマルチブロックリード転送は、SDIO のマルチブロック転送時 (CMD53) にのみ実行できます。データ転送のあるコマンドを使用する場合は、これらのビットを 0 にしないでください。

34.2.16 SD_OPTION : SD カードアクセスコントロールオプションレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
 SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x050

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	WIDT H	—	WIDT H8	—	—	—	—	TOUT MASK	TOP[3:0]			CTOP[3:0]				
Value after reset:	0(注1)	1	0(注1)	0	0	0	0	0(注1)	1(注1)	1(注1)	1(注1)	0(注1)	1(注1)	1(注1)	1(注1)	0(注1)

ビット	シンボル	機能	R/W
3:0	CTOP[3:0]	カード検出タイムカウンタ(注2) 0x0: PCLKB × 2 ¹⁰ 0x1: PCLKB × 2 ¹¹ 0x2: PCLKB × 2 ¹² 0x3: PCLKB × 2 ¹³ 0x4: PCLKB × 2 ¹⁴ 0x5: PCLKB × 2 ¹⁵ 0x6: PCLKB × 2 ¹⁶ 0x7: PCLKB × 2 ¹⁷ 0x8: PCLKB × 2 ¹⁸ 0x9: PCLKB × 2 ¹⁹ 0xA: PCLKB × 2 ²⁰ 0xB: PCLKB × 2 ²¹ 0xC: PCLKB × 2 ²² 0xD: PCLKB × 2 ²³ 0xE: PCLKB × 2 ²⁴ 0xF: 設定禁止	R/W
7:4	TOP[3:0]	タイムアウトカウンタ(注2) 0x0: SDHI クロック × 2 ¹³ 0x1: SDHI クロック × 2 ¹⁴ 0x2: SDHI クロック × 2 ¹⁵ 0x3: SDHI クロック × 2 ¹⁶ 0x4: SDHI クロック × 2 ¹⁷ 0x5: SDHI クロック × 2 ¹⁸ 0x6: SDHI クロック × 2 ¹⁹ 0x7: SDHI クロック × 2 ²⁰ 0x8: SDHI クロック × 2 ²¹ 0x9: SDHI クロック × 2 ²² 0xA: SDHI クロック × 2 ²³ 0xB: SDHI クロック × 2 ²⁴ 0xC: SDHI クロック × 2 ²⁵ 0xD: SDHI クロック × 2 ²⁶ 0xE: SDHI クロック × 2 ²⁷ 0xF: 設定禁止	R/W
8	TOUTMASK	タイムアウトマスク 0: タイムアウトの有効化 1: タイムアウトの無効化 (SD_INFO2 の RSPTO ビットと DTO ビット、または SD_ERR_STS2 の CRCSYTO ビット、CRCTO ビット、RDTO ビット、BSYTO1 ビット、BSYTO0 ビット、RSPTO1 ビット、RSPTO0 ビットは設定しないでください) タイムアウトの無効化によりタイムアウトが発生した場合、ソフトウェアリセットを実行してコマンドシーケンスを終了してください。	R/W

ビット	シンボル	機能	R/W															
12:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W															
13	WIDTH8	バス幅(注2) b15 (WIDTH ビット) を参照してください。	R/W															
14	—	読むと 1 が読めます。書く場合、1 としてください。	R/W															
15	WIDTH	バス幅(注2) <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th>WIDTH</th> <th>WIDTH8</th> <th>バス幅</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>1</td> <td>8 ビット幅</td> </tr> <tr> <td>0</td> <td>0</td> <td>4 ビット幅</td> </tr> <tr> <td>1</td> <td>0</td> <td>1 ビット幅</td> </tr> <tr> <td>1</td> <td>1</td> <td>1 ビット幅</td> </tr> </tbody> </table> 1 バイトライト転送の場合、4 ビット幅または 1 ビット幅を設定してください。8 ビット幅を設定しないでください。	WIDTH	WIDTH8	バス幅	0	1	8 ビット幅	0	0	4 ビット幅	1	0	1 ビット幅	1	1	1 ビット幅	R/W
WIDTH	WIDTH8	バス幅																
0	1	8 ビット幅																
0	0	4 ビット幅																
1	0	1 ビット幅																
1	1	1 ビット幅																
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W															

注. S-TYPE-3, P-TYPE-3

注 1. この値はリセット、または SOFT_RST.SDRST フラグにより初期化されます。

注 2. SD_INFO2.CBSY フラグが 1 のとき、これらのビットを書き換えないでください。

SD バス幅およびタイムアウトカウンタは SD_OPTION レジスタで設定します。

34.2.17 SD_ERR_STS1 : SD エラーステータスレジスタ 1

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x058

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	CRCTK[2:0]		CRCT KE	RDCR CE	RSPC RCE1	RSPC RCE0	—	—	CRCL ENE	RDLE NE	RSPL ENE1	RSPL ENE0	CMDE 1	CMDE 0	
Value after reset:	0	0(注1)	1(注1)	0(注1)	0(注1)	0(注1)	0(注1)	0(注1)	0	0	0(注1)	0(注1)	0(注1)	0(注1)	0(注1)	0(注1)

ビット	シンボル	機能	R/W
0	CMDE0	コマンドエラーフラグ 0 0: コマンド(注2)レスポンスの command index フィールド値にエラーなし 1: コマンド(注2)レスポンスの command index フィールド値にエラーあり	R
1	CMDE1	コマンドエラーフラグ 1 0: コマンド(注3)レスポンスの command index フィールド値にエラーなし 1: コマンド(注3)レスポンスの command index フィールド値にエラーあり (SD_CMD.CMDIDX[5:0]の設定により、CMD12 送信時のエラーは CMDE0 フラグに表示)	R
2	RSPL ENE0	レスポンス長エラーフラグ 0 0: コマンド(注2)レスポンス長にエラーなし 1: コマンド(注2)レスポンス長にエラーあり	R
3	RSPL ENE1	レスポンス長エラーフラグ 1 0: コマンド(注3)レスポンス長にエラーなし 1: コマンド(注3)レスポンス長にエラーあり (SD_CMD.CMDIDX[5:0]の設定により、CMD12 送信時のエラーは RSPL ENE0 フラグに表示)	R
4	RDLE NE	読み出しデータ長エラーフラグ 0: 読み出しデータ長エラーの発生なし 1: 読み出しデータ長エラーの発生あり	R

ビット	シンボル	機能	R/W
5	CRCLENE	CRC ステータストークン長エラーフラグ 0: CRC ステータストークン長エラーの発生なし 1: CRC ステータストークン長エラーの発生あり	R
7:6	—	読むと 0 が読めます。	R
8	RSPCRCE0	レスポンス CRC エラーフラグ 0 0: コマンド(注2)レスポンスに CRC エラーの検出なし 1: コマンド(注2)のレスポンスに CRC エラーの検出あり	R
9	RSPCRCE1	レスポンス CRC エラーフラグ 1 0: コマンド(注3)レスポンスに CRC エラーの検出なし (SD_CMD.CMDIDX[5:0]の設定により、CMD12 送信時のエラーは RSPCRCE0 フラグに表示) 1: コマンド(注3)のレスポンスに CRC エラーあり	R
10	RDCRCE	読み出しデータ CRC エラーフラグ 0: 読み出しデータに CRC エラーの検出なし 1: 読み出しデータに CRC エラーの検出あり	R
11	CRCTKE	CRC ステータストークンエラーフラグ 0: CRC ステータストークンにエラーの検出なし 1: CRC ステータストークンにエラーの検出あり	R
14:12	CRCTK[2:0]	CRC ステータストークン これらのビットは CRC ステータストークン値を格納します (正常値は 010b)。	R
31:15	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

注 1. リセットで初期化されます。また、SOFT_RST.SDRST フラグによるリセットの場合も初期化されます。

注 2. SD_CMD の設定によりマルチブロック転送の自動送信が有効な場合は CMD12 以外の CMD、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52。

注 3. SD_CMD の設定によりマルチブロック転送の自動送信が有効な場合は CMD12、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52。

SD_ERR_STS1 レジスタは、CRC ステータストークン、CRC エラー、エンドビットエラー、およびコマンドエラーを表示します。

34.2.18 SD_ERR_STS2 : SD エラーステータスレジスタ 2

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x05C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	CRCB SYTO	CRCT O	RDTO	BSYT O1	BSYT O0	RSPT O1	RSPT O0
Value after reset:	0	0	0	0	0	0	0	0	0	0(注1)	0(注1)	0(注1)	0(注1)	0(注1)	0(注1)	0(注1)

ビット	シンボル	機能	R/W
0	RSPTO0	レスポンスタイムアウトフラグ 0 0: コマンド(注2)を送信した後、SD/MMC クロックの 640 サイクル未満でレスポンスを受信した 1: コマンド(注2)を送信した後、SD/MMC クロックの 640 サイクル以上経過してもレスポンスを受信しなかった	R

ビット	シンボル	機能	R/W
1	RSPT01	レスポンスタイムアウトフラグ 1 0: コマンド(注3)を送信した後、SD/MMC クロックの 640 サイクル未満でレスポンスを受信した 1: コマンド(注3)を送信した後、SD/MMC クロックの 640 サイクル以上経過してもレスポンスを受信しなかった (SD_CMD.CMDIDX[5:0]の設定により、CMD12 送信時のエラーは RSPT00 フラグに表示)	R
2	BSYTO0	ビジータイムアウトフラグ 0 0: R1b レスポンス受信後、指定時間中に SD/MMC のビジー状態が解除された(注4) 1: R1b レスポンス受信後、指定時間(注4)が経過しても SD/MMC がビジー状態	R
3	BSYTO1	ビジータイムアウトフラグ 1 0: CMD12 の自動送信後、指定時間中に SD/MMC のビジー状態が解除された(注4) 1: CMD12 の自動送信後、指定時間(注4)が経過しても SD/MMC がビジー状態 (SD_CMD.CMDIDX[5:0]の設定により、CMD12 送信時のエラーは BSYTO0 フラグに表示)	R
4	RDTO	リードデータタイムアウトフラグ リードコマンド送信時、指定時間(注4)が経過してもリードデータを受信しない場合、本フラグは 1 になります。 リードデータ受信時、指定時間(注4)が経過してもリードデータの次ブロックを受信しない場合、本フラグは 1 になります。 SD/MMC のリード待ち状態解除時、指定時間(注4)が経過してもリードデータの次ブロックを受信しない場合、本フラグは 1 になります。	R
5	CRCTO	CRC ステータストークンタイムアウトフラグ 0: CRC データを SD カード/MMC に書き込んだ後、指定時間中に CRC ステータストークンを受信した(注4) 1: CRC データを SD カード/MMC に書き込んだ後、指定時間(注4)が経過しても CRC ステータストークンを受信しなかった	R
6	CRCBSYTO	CRC ステータストークンビジータイムアウトフラグ 0: CRC ステータストークン受信後、指定時間中に SD/MMC のビジー状態が解除された(注4) 1: CRC ステータストークン受信後、指定時間(注4)が経過しても SD/MMC がビジー状態	R
31:7	—	読むと 0 が読めます。	R

注. S-TYPE-3, P-TYPE-3

注 1. リセットで初期化されます。また、SOFT_RST.SDRST フラグによるリセットの場合も初期化されます。

注 2. SD_CMD の設定によりマルチブロック転送の自動送信が有効な場合は CMD12 以外の CMD、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52。

注 3. SD_CMD の設定によりマルチブロック転送の自動送信が有効な場合は CMD12、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52。

注 4. SD_OPTION.TOP[3:0]ビットで設定して、サイクル数 *n* を選択します。

SD_ERR_STS2 レジスタは、タイムアウトの状態を表示します。

34.2.19 SD_BUF0 : SD バッファレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × *n* (*n* = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × *n* (*n* = 0, 1)

Offset address: 0x060

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:																
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:																
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
31:0	n/a	SD カードに書き込みを行うと、書き込みデータはこのレジスタに書き込まれます。SD カードから読み出しを行うと、読み出しデータはこのレジスタから読み出されます。	R/W

このレジスタは、2つの 512 バイトバッファに内部的に接続されます。

マルチブロックリードの実行時に両方のバッファがエンプティでない場合、データ受信を中断するために SD カード/MMC クロックが停止します。どちらかのバッファがエンプティの場合、データ受信を再開するために SD カード/MMC クロックが供給されます。

34.2.20 SDIO_MODE : SDIO モードコントロールレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x068

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	C52P UB	IOABT	—	—	—	—	—	RWRE Q	—	INTEN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	INTEN	SDIO 割り込み受け付け許可 ^(注1) 0: SDIO 割り込み受け付け禁止 1: SDIO 割り込み受け付け許可	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	RWREQ	リード待ち要求 0: SD/MMC のリード待ち状態の解除を許可 1: SD/MMC のリード待ち状態への遷移を要求	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	IOABT	SDIO Abort CMD53 によるマルチブロック転送時に本ビットを 1 にすると、ただちに CMD52 が送信され、コマンドシーケンスが中断します。	R/W
9	C52PUB	SDIO None Abort CMD53 によるマルチブロック転送時に本ビットを 1 にすると、転送処理完了後に CMD52 が送信され、コマンドシーケンスが中断します。	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. SD_INFO2.CBSY フラグが 1 のとき、本ビットを書き換えしないでください。

SDIO_MODE レジスタは、SDIO 割り込みの受信、マルチブロック転送時の CMD52 の送信、リード待ち要求の制御を行います。C52PUB と IOABT を同時に 1 にしないでください。

RWREQ ビット (リード待ち要求)

CMD53 (マルチブロック) リードシーケンスで RWREQ を 1 にすると、ブロック転送はブロック間でリード待ち状態になります。

[リード待ち状態の解除]

- リード待ち状態で RWREQ を 0 にクリアすると、リード待ち状態が解除される。
- リード待ち状態で IOABT を 1 にすると、CMD52 の送信後、RWREQ が自動的に 0 にクリアされ、リード待ち状態が解除される。

- **CMD53** (マルチブロック) リードシーケンスで **C52PUB** と同時に **RWREQ** を 1 にする場合、リード待ち状態は自動で解除されない。そのため、**CMD52** レスポンスを受信後に **RWREQ** をクリアする。**RWREQ** と **C52PUB** は同時に設定される必要がある。

CMD53 (マルチブロック) リードシーケンスの最終ブロックの転送中に **RWREQ** を 1 にする場合、リード待ち状態にはならず、アクセスエンドを設定することで **RWREQ** は自動的に 0 にクリアされます。レスポンスエンドフラグの設定後に **RWREQ** を 1 にしてください。

IOABT ビット (SDIO Abort)

CMD53 (マルチブロック) シーケンスで **IOABT** ビットを 1 にすると、**CMD53** のシーケンスが停止し、**CMD52** が送信されます。ただし、通信エラーまたはタイムアウトによりコマンドシーケンスが停止した場合、**CMD52** は送信されません。**IOABT** を 1 にした後も引き続きバッファアクセスは可能ですが、これにより **SD_INFO2** のバッファアクセスエラービット (**ILR** または **ILW**) が設定されます。**IOABT** を 1 にする前に **SD_ARG** を設定してください。

シングルブロックライトの転送時に **IOABT** を 1 にする場合、**SD_BUF0** がエンプティになるとアクセスエンドフラグが設定され、**CMD52** は送信されません。**SD_BUF0** にデータがある場合、**CMD52** が送信されずにビジー状態の受信を完了したときにアクセスエンドフラグが設定されます。

シングルブロックリードの転送時に **IOABT** を 1 にすると、**IOABT** 設定直後にアクセスエンドフラグが設定され、**CMD52** は送信されません。

R1b レスポンス後、ビジー状態の受信時に **IOABT** を 1 にすると、**CMD52** が送信されずにビジー状態の受信を完了したときにアクセスエンドフラグが設定されます。

コマンドシーケンスの完了後に **IOABT** を 1 にすると、**CMD52** は送信されず、アクセスエンドフラグも設定されません。

レスポンスエンドフラグの設定後に **IOABT** を 1 にしてください。

アクセスエンドフラグの設定後に **IOABT** を 0 にしてください。

C52PUB ビット (SDIO None Abort)

CMD53 (マルチブロック) ライトシーケンスで **C52PUB** ビットを 1 にすると、**SD_BUF0** がエンプティになる場合、**CMD52** がブロック間で自動送信されます。**C52PUB** は、**CMD52** に対するレスポンスの受信を完了した後、自動的に 0 にクリアされます。また、最終ブロック転送中に **C52PUB** を 1 にすると、**CMD52** は送信されません。この場合、アクセスエンドフラグを 1 にした後、**C52PUB** は自動的に 0 にクリアされます。

CMD53 (マルチブロック) リードシーケンスで **C52PUB** と **RWREQ** を 1 にすると、ブロック転送はブロック間でリード待ち状態になり、**CMD52** は自動送信されます。**C52PUB** は、**CMD52** に対するレスポンスの受信を完了した後、自動的に 0 にクリアされます。また、最終ブロック転送中に **C52PUB** を 1 にすると、**CMD52** は送信されません。この場合、アクセスエンドフラグを 1 にした後、**C52PUB** は自動的に 0 にクリアされます。

CMD53 (マルチブロック) リードシーケンスで **C52PUB** を 1 にした場合、**C52PUB** に加えて **RWREQ** を 1 にする必要があります。

C52PUB を 1 にする前に **SD_ARG** を設定してください。

レスポンスエンドフラグの設定後に **C52PUB** を 1 にしてください。

34.2.21 SDIO_INFO1 : SDIO 割り込みフラグレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x06C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	EXWT	EXPU B52	—	—	—	—	—	—	—	—	—	—	—	—	—	IOIRQ
Value after reset:	0 ^(注1)	0 ^(注1)	0	0	0	0	0	0	0	0	0	0	0	x	x	0 ^(注1)

ビット	シンボル	機能	R/W
0	IOIRQ	SDIO 割り込みステータスフラグ 0: SDIO 割り込みの検出なし 1: SDIO 割り込みの検出あり	R/(W) (注2)
2:1	—	読み出し値は不定です。書く場合、1としてください。	R/W
13:3	—	読むと0が読めます。書く場合、0としてください。	R/W
14	EXPUB52	EXPUB52 ステータスフラグ EXPUB52 ステータスを表示します。	R/(W) (注2)
15	EXWT	EXWT ステータスフラグ EXWT ステータスを表示します。	R/(W) (注2)
31:16	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注1. リセットで初期化されます。また、SOFT_RST.SDRST フラグによるリセットの場合も初期化されます。

注2. ビットをクリアするための0の書き込みのみ可能です。

SDIO_INFO1 レジスタは、SDIO カードアクセスに関するステータスを表示します。クリアするフラグを0にしてください。クリアされていないフラグは1にしてください。

IOIRQ フラグ (SDIO 割り込みステータスフラグ)

IOIRQ フラグは SDIO 割り込みの発生を表示します。

[1 になる条件]

- SDIO_MODE の INTEN が 1 のときに SDIO カードからの SDIO 割り込みを受信したとき。

[0 になる条件]

- IOIRQ に 0 を書き込んだとき。(注1)

注1. このビットをクリアする前に、SDIO カードにアクセスして SDIO カードからの SDIO 割り込み信号をネゲートしてください。割り込み信号をネゲートしない場合、このビットが再び設定される可能性があります。

EXPUB52 フラグ (EXPUB52 ステータスフラグ)

EXPUB52 フラグは EXPUB52 のステータスを表示します。

[1 になる条件]

- CMD53 (マルチブロック) シーケンスで最終ブロックの転送中に、SDIO_MODE の C52PUB を 1 にしたとき。
- CMD53 (マルチブロック) ライトシーケンスで C52PUB を 1 にして、最終ブロックが転送されたとき。

[0 になる条件]

- EXPUB52 に 0 を書き込んだとき。

EXWT フラグ (EXWT ステータスフラグ)

EXWT フラグは EXWT のステータスを表示します。

[1 になる条件]

- CMD53 (マルチブロック) リードシーケンスで最終ブロックの転送中に、SDIO_MODE の RWREQ を 1 にしたとき。

[0 になる条件]

- EXWT に 0 を書き込んだとき。

34.2.22 SDIO_INFO1_MASK : SDIO INFO1 割り込みマスクレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x070

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	EXWT M	EXPU B52M	—	—	—	—	—	—	—	—	—	—	—	—	—	IOIRQ M
Value after reset:	1	1	0	0	0	0	0	0	0	0	0	0	0	1	1	1

ビット	シンボル	機能	R/W
0	IOIRQM	IOIRQ 割り込みマスク制御 0: IOIRQ 割り込みをマスクしない 1: IOIRQ 割り込みをマスクする	R/W
2:1	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
13:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	EXPUB52M	EXPUB52 割り込み要求マスク制御 0: EXPUB52 割り込み要求をマスクしない 1: EXPUB52 割り込み要求をマスクする	R/W
15	EXWTM	EXWT 割り込み要求マスク制御 0: EXWT 割り込み要求をマスクしない 1: EXWT 割り込み要求をマスクする	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

SDIO_INFO1_MASK レジスタは、SDIO_INFO1 レジスタの各ステータスフラグによる割り込みの要求を許可または禁止します。各ステータスフラグと要求される割り込み要因の関係は表 34.5 を参照してください。

34.2.23 SD_DMAEN : DMA モードイネーブルレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x1B0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DMAEN	—
Value after reset:	0	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
1	DMAEN	DMA 転送許可(注1)(注2) 0: DMA 転送を使用した SD_BUF0 レジスタへのアクセスを禁止 1: DMA 転送を使用した SD_BUF0 レジスタへのアクセスを許可	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
11:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
31:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. SD_INFO2.CBSY ビットが 1 のとき、本ビットを書き換えしないでください。

注 2. SD_INFO2_MASK.BWEM ビットまたは SD_INFO2_MASK.BREM ビットのどちらかが 0 のとき、SD_DMAEN.DMAEN ビットは 0 にしてください。SD_DMAEN.DMAEN ビットが 1 のとき、SD_INFO2_MASK.BWEM ビットおよび SD_INFO2_MASK.BREM ビットは 1 にしてください。

SD_DMAEN レジスタは、DMA 転送の許可/禁止を設定するレジスタです。

DMAEN ビット (DMA 転送許可)

SD バッファへのアクセスを DMA 転送を用いて行う場合、SD_CMD レジスタを設定する前に DMAEN ビットを 1 にしてください。

34.2.24 SOFT_RST : ソフトウェアリセットレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x1C0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SDRST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1

ビット	シンボル	機能	R/W
0	SDRST	ソフトウェアリセット制御 0: SD/MMC ホストインタフェースソフトウェアをリセット 1: SD/MMC ホストインタフェースソフトウェアのリセットを解除	R/W
2:1	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

表 34.4 に、SD/MMC ホストインタフェースソフトウェアリセットで初期化されるビットおよびフラグを示します。

表 34.4 SD/MMC ホストインタフェースソフトウェアリセットで初期化されるビットおよびフラグ

レジスタ	ビット/フラグ
SD_STOP	SEC, STP
SD_INFO1	RSPEND, ACEND
SD_INFO2	CMDE, CRCE, ENDE, DTO, ILW, ILR, RSPTO, BRE, BWE, SD_CLK_CTRLLEN, CBSY, ILA
SD_CLK_CTRL	CLKEN
SD_OPTION	CTOP[3:0], TOP[3:0], TOUTMASK, WIDTH8, WIDTH
SD_ERR_STS1	CMDE0, CMDE1, RSPLNE0, RSPLNE1, RDLENE, CRCLNE, RSPCRCE0, RSPCRCE1, RDCRCE, CRCTKE, CRCTK[2:0]
SD_ERR_STS2	RSPTO0, RSPTO1, BSYTO0, BSYTO1, RDTO, CRCTO, CRCBSYTO
SDIO_INFO1	IOIRQ, EXPUB52, EXWT
SDIF_MODE	NOCHKCR

34.2.25 SDIF_MODE : SD インタフェースモード設定レジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x1CC

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	NOCHKCR	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0 ^(注1)	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	NOCHKCR	CRC チェックのマスク MMC テストコマンドの CRC チェックマスクビット。CRC16 または CRC ステータス値チェックが実行されていないときに設定してください。 0: CRC チェックの許可 1: CRC チェックの禁止 (読み出し時の CRC16 値は無視、書き込み時の CRC ステータス値は無視)	R/W
31:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. この値はリセット、または SOFT_RST.SDRST フラグにより初期化されます。

NOCHKCR ビット (CRC チェックのマスク)

NOCHKCR ビットは MMC テストコマンドで使用します。CRC16 または CRC ステータス値チェックが実行されていないときに設定します。

34.2.26 EXT_SWAP : スワップコントロールレジスタ

Base address: SDHIn = 0x4025_2000 + 0x0400 × n (n = 0, 1)
SDHIn_NS = 0x5025_2000 + 0x0400 × n (n = 0, 1)

Offset address: 0x1E0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	BRSW P	BWS WP	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	BWSWP	SD_BUF0 スワップ書き込み(注1) 0: 通常の書き込み 1: バイトのエンディアン順番を入れ替えて SD_BUF0 レジスタに書き込む	R/W
7	BRSWP	SD_BUF0 スワップ読み出し(注1) 0: 通常の読み出し 1: バイトのエンディアン順番を入れ替えて SD_BUF0 レジスタを読み出す	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注1. SD_INFO2.CBSY フラグが 1 のとき、本ビットを書き換えしないでください。

EXT_SWAP レジスタは、SD_BUF0 レジスタにアクセスするとき、データのバイトエンディアンの順番を入れ替えてアクセスするかどうかを選択するレジスタです。EXT_SWAP レジスタ値による SD_BUF0 レジスタへのアクセス方法の差異については「[34.3.1. SD/MMC インタフェース](#)」を参照してください。

34.3 動作説明

34.3.1 SD/MMC インタフェース

SD カード / MMC からデータを読み出すときの処理は以下のとおりです。

1. SD/MMC ホストインタフェースが SDnDAT 信号により SD カード / MMC からデータを受信する (図 34.2 および図 34.3 を参照)。
2. 受信データが MMC ホストインタフェースの SD_BUF に格納される (図 34.4 を参照)。
3. SD_BUF に格納されたデータが SD_BUF0 から読み出される (図 34.5 を参照)。

SD カード / MMC にデータを書き込むときは、指定手順は逆になります。

SD_BUF0 にアクセスするときは、SDnDAT の転送順と SD_BUF の格納順に注意してください。必要に応じて、SD_BUF0 の読み出し / 書き込みデータのバイトエンディアンを SDSWAP レジスタで変更できます。図 34.6 を参照してください。




図 34.2 1 ビット幅モードの SDnDAT




図 34.3 4 ビット幅モードの SDnDAT




図 34.4 8 ビット幅モードの SDnDAT




図 34.5 SD_BUF 格納データ




図 34.6 SD_BUF0 からの読み出し

34.3.2 カード検出／ライトプロテクト

34.3.2.1 カード検出

SD/MMC ホストインタフェースには 2 種類のカード検出機能があります。

(1) SDnCD (n = 0, 1) によるカード検出

SDnCD によるカード検出のタイミングを図 34.7 に示します。SDnCD はカードソケットに接続され、ホスト機器にプルアップします。プルアップ抵抗値は SD/MMC ホスト機器の仕様により決定します。

(2) カード挿入

SDnCD はカード挿入時にプルダウンします。このとき、SDnCD が Mcycle 期間 (SD_OPTION で設定される) にわたってプルダウンすると、SD_INFO1 の SDCDIN が 1 になります。0 書き込みで 0 になります。

(3) カード抜去

SDnCD はカード抜去時にプルアップします。このとき、SDnCD が Mcycle 期間 (SD_OPTION で設定される) にわたってプルアップすると、SD_INFO1 の SDCDRM が 1 になります。0 書き込みで 0 になります。




図 34.7 SDnCD によるカード検出例

(4) SDnDAT3 (n = 0, 1) による SD カード検出

SDnDAT3 による SD カード検出時のタイミングを図 34.8 に示します。また、SDnDAT3 はホスト機器によってプルダウンし、プルダウン抵抗値は SD ホスト機器の仕様により決定します。

(5) カード挿入

SD カードが挿入されると、SDnDAT3 がプルアップし、SD_INFO1 の SDD3IN が 1 になります。0 書き込みで 0 になります。

(6) カード抜去

SD カードが抜去されると、SDnDAT3 がプルダウンし、SD_INFO1 の SDD3RM が 1 になります。0 書き込みで 0 になります。




図 34.8 SDnDAT3 による SD カード検出

34.3.2.2 ライトプロテクト

SD/MMC ホストインタフェースには 2 種類のライトプロテクト機能があります。

(1) SDnWP によるライトプロテクト (n = 0, 1)

SDnWP はカードソケットに接続され、カード挿入によりプルアップまたはプルダウンします。プルアップまたはプルダウンの選択および抵抗値は SD ホスト機器の仕様により決定します。SDnWP ステートが SD_INFO1 の SDWPMON に反映されると、SD カードの挿入後にライトプロテクトステートが設定されます。

(2) コマンドによるライトプロテクト

カードの内部的なライトプロテクトおよびカードのロック/アンロック動作はコマンドによって実現します。

34.3.3 割り込み要求と DMA 転送要求

34.3.3.1 割り込み

表 34.5 に、SDHI の割り込み要因を示します。SDHI は、以下の場合に割り込みを要求します。

- SD_INFO1、SD_INFO2、および SDIO_INFO1 レジスタの各ステータスフラグが 1 である。
- SD_INFO1_MASK、SD_INFO2_MASK、および SDIO_INFO1_MASK レジスタの関連ビットが 0 である。

SD_INFO1、SD_INFO2、および SDIO_INFO1 レジスタの各ステータスフラグをクリアする場合、クリアするステータスフラグに 0 を、それ以外のステータスフラグには 1 を書き込んでください。

表 34.5 割り込み要因

割り込み要因	ステータスフラグレジスタ		割り込みマスクレジスタ		割り込み名称 Ch n (n = 0, 1)
	レジスタシンボル	ビットシンボル	レジスタシンボル	ビットシンボル	
カードアクセス割り込み (CACI)	SD_INFO1	ACEND	SD_INFO1_MASK	ACENDM	SDHI_MMChn_ACCS
		RSPEND		RSPENDM	
	SD_INFO2	ILA	SD_INFO2_MASK	ILAM	
		BWE		BWEM	
		BRE		BREM	
		RSPTO		RSPTOM	
		ILR		ILRM	
		ILW		ILWM	
		DTO		DTOM	
		ENDE		ENDEM	
		CRCE		CRCEM	
CMDE	CMDEM				
SDIO アクセス割り込み (SDACI)	SDIO_INFO1	EXWT	SDIO_INFO1_MASK	EXWTM	SDHI_MMChn_SDIO
		EXPUB52		EXPUB52M	
		IOIRQ		IOIRQM	
カード検出割り込み (CDETI)	SD_INFO1	SDD3IN	SD_INFO1_MASK	SDD3INM	SDHI_MMChn_CARD
		SDD3RM		SDD3RMM	
		SDCDIN		SDCDINM	
		SDCDRM		SDCDRMM	

34.3.3.2 DMA 転送要求 (SDHI_MMChn_ODMSDBREQ、n = 0, 1)

SD/MMC ホストインタフェースには 2 種類の DMA 転送要求があります。

(1) SD_BUF ライトの DMA 転送要求

- SD_DMAEN の DMAEN ビットが 1 のときに SD_INFO2 の BWE ビットを 1 にすると、SD_BUF ライトの DMA 転送要求がアサートされる。
- 1 ブロック (SD_SIZE に設定された転送データサイズに基づく) の最終データを転送すると、SD_BUF ライトの DMA 転送要求がネゲートされる。また、SOFT_RST の SDRST ビットを 0 にクリアするか、SD_STOP の STP ビットを 1 にすることにより、SD_BUF ライトの DMA 転送要求がネゲートされる。ただし、DMA 転送時に通信エラーまたはタイムアウトが発生した場合、SD_BUF ライトの DMA 転送要求はネゲートされない。
- DMA 転送による SD_BUF への書き込み要求に続いて 1 ブロックの最終データを転送すると、SD_INFO2 の BWE ビットがクリアされる。

- DMA 転送数は $n \times 1$ ブロックにする必要がある。(n = 整数、1 ブロック = SD_SIZE に設定された転送データサイズ)
- SDIO_MODE の IOABT ビットを 1 にすると、SD_BUF ライトの DMA 転送要求がネゲートされる。
- また、DMAEN ビットを 0 にクリアすることにより、DMA 転送要求がネゲートされます。ただし、SD_CMD への書き込み前に DMAEN ビットを 1 にすると、DMA 転送要求は再びアサートされる。
- STP/IOABT ビットを設定しても、また通信エラーまたはタイムアウトが発生しても、SD_INFO2 の BWE ビットはクリアされないため、次のコマンドを送信する前に 0 にクリアする。BWE ビットが設定されている場合、DMA 転送で SD_BUF に書き込む次の要求は送信されない。

(2) SD_BUF リードの DMA 転送要求

- SD_DMAEN レジスタの DMAEN ビットが 1 のときに SD_INFO2 の BRE ビットを 1 にすると、SD_BUF リードの DMA 転送要求がアサートされる。
- 1 ブロック (SD_SIZE に設定された転送データサイズに基づく) の最終データを転送すると、SD_BUF リードの DMA 転送要求がネゲートされる。また、SOFT_RST の SDRST ビットを 0 にクリアするか、SD_STOP の STP ビットを 1 にすることにより、SD_BUF リードの DMA 転送要求がネゲートされる。ただし、DMA 転送時に通信エラーまたはタイムアウトが発生した場合は、SD_BUF リードの DMA 転送要求はネゲートされない。
- DMA 転送による SD_BUF への書き込み要求に続いて 1 ブロックの最終データを転送すると、SD_INFO2 の BRE ビットがクリアされる。
- DMA 転送数は $n \times 1$ ブロックにする必要がある。(n = 整数、1 ブロック = SD_SIZE に設定された転送データサイズ)
- SDIO_MODE の IOABT ビットを 1 にすると、SD_BUF リードの DMA 転送要求がネゲートされる。
- また、DMAEN ビットを 0 にクリアすることにより、DMA 転送要求がネゲートされる。ただし、SD_CMD への書き込み前に DMAEN ビットを 1 にすると、DMA 転送要求は再びアサートされる。
- STP/IOABT ビットを設定しても、また通信エラーまたはタイムアウトが発生しても、SD_INFO2 の BRE ビットはクリアされないため、次のコマンドを送信する前に 0 にクリアする。BRE ビットが設定されている場合、DMA 転送で SD_BUF に書き込む次の要求は送信されない。

34.3.4 通信エラーとタイムアウト

通信エラーまたはタイムアウトが発生すると、発生したエラーの種類により、SD_INFO2 レジスタの関連するステータスフラグが 1 になります。また、発生したエラー要因により、SD_ERR_STS1 レジスタまたは SD_ERR_STS2 レジスタの関連するフラグが 1 になります。

SD_ERR_STS1 レジスタと SD_ERR_STS2 レジスタの各ステータスフラグは、SD_CMD レジスタに書き込むか、SOFT_RST.SDRST ビットを 0 にすることで 0 にクリアされます。

表 34.6 通信エラー

通信エラー	割り込みフラグレジスタ		エラーステータスレジスタ		発生時
	レジスタシンボル	ビットシンボル	レジスタシンボル	ビットシンボル	
エンドビットエラー	SD_INFO2	ENDE	SD_ERR_STS1	CRCLENE	CRC ステータストークン長がエラーのとき
				RDLENE	リードデータ長がエラーのとき
				RSPLNE1	レスポンス長がエラーのとき(注1)
				RSPLNE0	レスポンス長がエラーのとき(注2)
CRC エラー		CRCE		CRCTKE	CRC ステータストークンがエラーのとき
				RDCRCE	リードデータに CRC エラーがあるとき
				RSPCRCE1	レスポンスに CRC エラーがあるとき(注1)
				RSPCRCE0	レスポンスに CRC エラーがあるとき(注2)
コマンドエラー		CMDE		CMDE1	送信したコマンドと受信したレスポンスの command index フィールド値が異なるとき(注1)
				CMDE0	送信したコマンドと受信したレスポンスの command index フィールド値が異なるとき(注2)

注 1. SD_CMD の設定によりマルチブロック転送の自動送信が有効な場合は CMD12、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52。

注 2. SD_CMD の設定によりマルチブロック転送の自動送信が有効な場合は CMD12 以外の CMD、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52。

表 34.7 タイムアウト

タイムアウト	割り込みフラグレジスタ		エラーステータスレジスタ		発生時
	レジスタシンボル	ビットシンボル	レジスタシンボル	ビットシンボル	
レスポンスタイムアウト	SD_INFO2	RSPTO	SD_ERR_STS2	RSPTO1	SDHI クロックで 640 サイクル以上経過してもレスポンスを受信しないとき(注1)
				RSPTO0	SDHI クロックで 640 サイクル以上経過してもレスポンスを受信しないとき(注2)
データタイムアウト (レスポンスタイムアウトを除く)		DTO		CRCBSYTO	CRC 状態トークン受信後、指定期間以上ビジー状態のとき(注3)
				CRCTO	ライトデータを送信後、指定期間(注3)以上経過しても CRC 状態トークンを受信しないとき
				RDTO	リードコマンド送信後、指定期間(注3)以上経過してもリードデータを受信しないとき
					リードデータ受信後、指定期間(注3)以上経過しても次のブロックリードデータを受信しないとき
					SDHI のリード待ち状態解除後、指定期間(注3)以上経過しても次のブロックリードデータを受信しないとき
				BSYTO1	コマンドシーケンス中の CMD12 送信後、指定期間以上ビジー状態のとき(注3)
BSYTO0	R1b レスポンス受信後、SDHI が指定期間(注3)以上ビジー状態のとき (コマンドシーケンス中の CMD12 以外のコマンド送信)				

注 1. SD_CMD の設定によりマルチブロック転送の自動送信が有効な場合は CMD12、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52。

注 2. SD_CMD の設定によりマルチブロック転送の自動送信が有効な場合は CMD12 以外の CMD、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52。

注 3. SD_OPTION.TOP[3:0]ビットで期間を指定します。

34.3.5 データ転送を行わないコマンド (SD/MMC)

レジスタの読み出し／書き込みの説明には以下の記号を使用します。

W (レジスタ名、値) : レジスタ書き込み

R (レジスタ名) : レジスタ読み出し

図 34.9 と図 34.10 にフロー例を示します。




図 34.9 レスポンスまたはデータがないコマンドのフロー例




図 34.10 データがないコマンドのフロー例

34.3.5.1 データ転送を行わないコマンドの動作

動作について以下に説明します。

(1) レスポンスとデータがないコマンド

- a. フラグレジスタクリア
最初にフラグレジスタのビットをクリアする。(SD_INFO1 および SD_INFO2)
- b. コントロールレジスタ設定
SD/MMC クロックおよび割り込みマスクを設定する。(SD_CLK_CTRL、SD_INFO1_MASK、および SD_INFO2_MASK)
- c. コマンド送信
SD_ARG の CMD アーギュメントを設定し、SD_CMD に書き込む。
これにより、CMD が送信され、動作が開始する。
- d. フラグクリア
コマンドの送信が完了すると、SD_INFO1 の RSPEND (レスポンスエンド) が 1 になり、割り込みが発生する。RSPEND を 0 にクリアする。

(2) データがないコマンド

- a. フラグレジスタクリア
最初にフラグレジスタのビットをクリアする。(SD_INFO1 および SD_INFO2)
- b. コントロールレジスタ設定
SD/MMC クロックおよび割り込みマスクを設定する。(SD_CLK_CTRL、SD_INFO1_MASK、および SD_INFO2_MASK)
- c. コマンド送信
SD_ARG の CMD アーギュメントを設定し、SD_CMD に書き込む。
これにより、CMD が送信され、動作が開始する。
- d. フラグクリア
レスポンスが受信されると、SD_INFO1 の RSPEND (レスポンスエンド) が 1 になり、割り込みが発生する。RSPEND を 0 にクリアする。
- e. SD_RSP10 からレスポンスを読み出す。なお、通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を行う。

34.3.6 シングルブロックリード (SD/MMC)

図 34.11 に、シングルブロックリード動作のフロー例を示します。




図 34.11 シングルブロックリード動作のフロー例

34.3.6.1 シングルブロックリード動作

シングルブロックリード動作について以下に説明します。

- フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1 および SD_INFO2) のビットをクリアします。
- コントロールレジスタ設定
SD/MMC クロック、転送データサイズ、割り込みマスク (SD_CLK_CTRL、SD_SIZE、SD_INFO1_MASK、および SD_INFO2_MASK) を設定します。
- コマンド送信 (CMD17)
SD_ARG の CMD17 アーギュメントを設定し、SD_CMD に 0x0000_0011 を書き込みます。CMD17 が送信され、シングルブロックリード動作が開始します。
- レスポンスチェック
レスポンスを受信すると、SD_INFO1 の RSPEND (レスポンスエンド) が 1 になり、割り込みが発生します。RSPEND を 0 にクリアし、SD_RSP10 からレスポンスを読み出します。レスポンスの復号結果がエラーの場合、SD_STP の STP ビットまたは SDIO_MODE の IOABT ビットを 1 にすることでコマンドシーケンスを停止することができます。また、これにより CMD12 と CMD52 は送信されなくなります。また、SD_INFO1 の ACEND ビット (アクセスエンド) が設定されている場合、コマンドシーケンスを停止すると割り込みが発生します。
- SD カード/MMC からのデータ受信とデータ読み出し

SD_INFO1_MASK に 0x0000_0319 を書き込み、アクセスエンド割り込みを有効にします。さらに、SD_INFO2_MASK に 0x0000_0A00 を書き込み、BRE 割り込みを有効にします。SD カード/MMC からのデータ受信が完了すると、SD_INFO2 の BRE ビットが 1 になり、割り込みが発生します。BRE ビットを 0 にクリアし、SD_SIZE に指定されたデータ量を SD_BUF0 から読み出します。SD_BUF0 の読み出し中にデータが受信されている場合は、通信エラーまたはタイムアウトが発生することがあります。

f. 動作完了

SD_BUF0 からデータ読み出しが完了すると、SD_INFO1 の ACEND (アクセスエンド) が 1 になり、割り込みが発生します。ACEND を 0 にクリアし、シングルブロックリード動作を終了します。なお、通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を実行します。

34.3.7 シングルブロックライト (SD/MMC)

図 34.12 に、シングルブロックライト動作のフロー例を示します。




図 34.12 シングルブロックライト動作の例

34.3.7.1 シングルブロックライト動作

シングルブロックライト動作について以下に説明します。

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1 および SD_INFO2) のビットをクリアします。
- b. コントロールレジスタ設定

SD/MMC クロック、転送データサイズ、割り込みマスク (SD_CLK_CTRL、SD_SIZE、SD_INFO1_MASK、および SD_INFO2_MASK) を設定します。

c. コマンド送信 (CMD24)

SD_ARG の CMD24 アーギュメントを設定し、SD_CMD に 0x0000_0018 を書き込みます。CMD24 が送信され、シングルブロックライト動作が開始します。

d. レスポンスチェック

レスポンスを受信すると、SD_INFO1 の RSPEND (レスポンスエンド) が 1 になり、割り込みが発生します。RSPEND を 0 にクリアし、SD_RSP10 からレスポンスを読み出します。レスポンスの復号結果がエラーの場合、SD_STP の STP ビットまたは SDIO_MODE の IOABT ビットを 1 にすることでコマンドシーケンスを停止することができます。また、これにより CMD12 と CMD52 は送信されなくなります。また、SD_INFO の ACEND ビット (アクセスエンド) が設定されている場合、コマンドシーケンスを停止すると割り込みが発生します。

e. データ書き込みと SD カード/MMC へのデータ送信

SD_INFO1_MASK に 0x0000_0319 を書き込み、アクセスエンド割り込みを有効にします。さらに、SD_INFO2_MASK に 0x0000_0900 を書き込み、BWE 割り込みを有効にします。SD_BUF0 でデータの書き込みが可能になると、SD_INFO2 の BWE ビットが 1 になり割り込みが発生します。BWE ビットを 0 にクリアし、SD_SIZE に指定されたデータ量を SD_BUF0 に書き込みます。SD_BUF0 へのデータ書き込みが完了すると、SD カードにデータが送信されます。その後、SD カード/MMC から CRC ステータスとビジー状態が受信されます。

ただし、SD_BUF0 への書き込み後にデータが送信されている場合は、通信エラーまたはタイムアウトが発生することがあります。

f. 動作完了

CRC ステータスとビジー状態を SD カード/MMC から受信すると、SD_INFO1 の ACEND (アクセスエンド) が 1 になり割り込みが発生します。ACEND ビットを 0 にクリアし、シングルブロックライト動作を終了します。

なお、通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を実行します。

34.3.8 マルチブロックリード (SD/MMC)

図 34.13 に、マルチブロックリード動作のフロー例を示します。




図 34.13 マルチブロックリード動作の例

34.3.8.1 マルチブロックリード動作

マルチブロックリード動作について以下に説明します。

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1 および SD_INFO2) のビットをクリアします。
- b. コントロールレジスタ設定
SD/MMC クロック、転送データサイズ、割り込みマスク (SD_CLK_CTRL、SD_SIZE、SD_INFO1_MASK、および SD_INFO2_MASK) を設定します。
SD_STOP の SEC を 1 にして、SD_SECCNT で転送ブロック数を設定します。
- c. コマンド送信 (CMD18)
SD_ARG の CMD18 アーギュメントを設定し、SD_CMD に 0x0000_0012 を書き込みます。CMD18 が送信され、マルチブロックリード動作が開始します。
- d. レスポンスチェック
レスポンスを受信すると、SD_INFO1 の RSPEND (レスポンスエンド) が 1 になり、割り込みが発生します。RSPEND を 0 にクリアし、SD_RSP54 からレスポンスを読み出します。レスポンスの復号結果がエラーの場合

合、SD_STP の STP ビットを 1 にすることでコマンドシーケンスを停止することができます。また、STP ビットを 1 にすると、CMD12 が送信されレスポンスが受信されます。アクセスエンド割り込みが許可されているためにコマンドシーケンスが停止した場合、レスポンスの受信完了時に SD_INFO1 の ACEND ビット（アクセスエンド）を 1 にすることで割り込みが発生します。ACEND ビットを 0 にクリアし、レスポンスを読み出します。

e. SD カード/MMC からのデータ受信とデータ読み出し

SD_INFO1_MASK に 0x0000_0319 を書き込み、アクセスエンド割り込みを有効にします。さらに、SD_INFO2_MASK に 0x0000_0A00 を書き込み、BRE 割り込みを有効にします。SD カード/MMC からの 1 ブロックデータ受信が完了すると、SD_INFO2 の BRE ビットが 1 になり、割り込みが発生します。BRE ビットを 0 にクリアし、SD_SIZE に指定されたデータ量を SD_BUF0 から読み出します。これにより、SD_SECCNT に設定されたブロック数の転送が繰り返されます。ただし、SD_BUF0 の読み出し中にデータが受信されていると、通信エラーまたはタイムアウトが発生する場合があります。SD_SECCNT に設定されているブロック数でマルチブロック転送を停止するために CMD12 が自動送信され、レスポンスが受信されます。このとき、CMD12 アーギュメントが 0x0000_0000 に自動設定されます。

f. 動作完了

すべてのブロックデータ読み出しと CMD12 レスポンス受信が完了すると、SD_INFO1 の ACEND（アクセスエンド）が 1 になり、割り込みが発生します。ACEND を 0 にクリアし、レスポンスを読み出します。これによりマルチブロックリード動作が終了します。なお、通信エラーまたはタイムアウトが発生した場合、エラー処理（割り込みフラグレジスタのクリア）を実行します。

34.3.9 マルチブロックライト（内蔵タイマによる SD/MMC）

図 34.14 に、内蔵タイマによるマルチブロックライトのフロー例を示します。




図 34.14 内蔵タイマによるマルチブロックライト動作の例

34.3.9.1 内蔵タイマによるマルチブロックライト動作

マルチブロックライト動作について以下に説明します。

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1 および SD_INFO2) のビットをクリアします。
- b. コントロールレジスタ設定
SD/MMC クロック、転送データサイズ、割り込みマスク (SD_CLK_CTRL、SD_SIZE、SD_INFO1_MASK、および SD_INFO2_MASK) を設定します。
SD_STOP の SEC ビットを 1 にして、SD_SECCNT で転送ブロック数を設定します。
- c. コマンド送信 (CMD25)
SD_ARG の CMD25 アーギュメントを設定し、SD_CMD に 0x0000_0019 を書き込みます。CMD25 が送信され、マルチブロックライト動作が開始します。
- d. レスポンスチェック
レスポンスを受信すると、SD_INFO1 の RSPEND ビット (レスポンスエンド) が 1 になり、割り込みが発生します。

RSPEND ビットを 0 にクリアし、SD_RSP54 からレスポンスを読み出します。レスポンスの復号結果がエラーの場合、SD_STP の STP ビットを 1 にすることでコマンドシーケンスを停止することができます。また、STP ビットを 1 にすると、CMD12 が送信されレスポンスが受信されます。アクセスエンド割り込みが許可されているためにコマンドシーケンスが停止した場合、レスポンスの受信完了時に SD_INFO1 の ACEND ビット (アクセスエンド) を 1 にすることで割り込みが発生します。ACEND ビットを 0 にクリアし、レスポンスを読み出します。

e. データ書き込みと SD カード/MMC へのデータ送信

SD_INFO1_MASK に 0x0000_0319 を書き込み、アクセスエンド割り込みを有効にします。さらに、SD_INFO2_MASK に 0x0000_0900 を書き込み、BWE 割り込みを有効にします。SD_BUF0 でデータの書き込みが可能になると、SD_INFO2 レジスタの BWE ビットが 1 になり、割り込みが発生します。BWE ビットを 0 にクリアし、SD_SIZE に指定されたデータ量を SD_BUF0 に書き込みます。SD_BUF0 へのデータ書き込みが完了すると、SD カード/MMC にデータが送信されます。SD カード/MMC から CRC ステータスとビジー状態が受信されます。これにより、SD_SECCNT に設定されたブロック数の転送が繰り返されます。ただし、SD_BUF0 への書き込み中にデータが受信されていると、通信エラーまたはタイムアウトが発生する場合があります。SD_SECCNT に設定されているブロック数でマルチブロック転送を停止するために CMD12 が自動送信され、レスポンスが受信されます。このとき、CMD12 アーギュメントが 0x0000_0000 に自動設定されます。

f. 動作完了

すべてのブロックデータ送信と CRC ステータス受信が完了すると、SD_INFO1 の ACEND ビット (アクセスエンド) が 1 になり、割り込みが発生します。ACEND ビットを 0 にクリアし、レスポンスを読み出します。これによりマルチブロックライト動作が終了します。なお、通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を実行します。

34.3.10 マルチブロックライト (外付けタイマによる MMC)

図 34.15 に、外付けタイマによるマルチブロックライトのフロー例を示します。




図 34.15 外付けタイマによるマルチブロックライト動作の例

34.3.10.1 外付けタイマによるマルチブロックライト動作

マルチブロックライト動作について以下に説明します。

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1 および SD_INFO2) のビットをクリアします。
- b. コントロールレジスタ設定
MMC クロック、転送データサイズ、割り込みマスク (SD_CLK_CTRL、SD_SIZE、SD_INFO1_MASK、および SD_INFO2_MASK) を設定します。
SD_STOP の SEC ビットを 1 にして、SD_SECCNT で転送ブロック数を設定します。
- c. コマンド送信 (CMD54)
SD_ARG の CMD54 アーギュメントを設定し、SD_CMD に 0x0000_6C36 を書き込みます。CMD54 が送信され、マルチブロックライト動作が開始します。
- d. レスポンスチェック
レスポンスを受信すると、SD_INFO1 の RSPEND ビット (レスポンスエンド) が 1 になり、割り込みが発生します。RSPEND ビットを 0 にクリアし、SD_RSP54 からレスポンスを読み出します。レスポンスの復号結果がエラーの場合、SD_STP の STP ビットを 1 にすることでコマンドシーケンスを停止することができます。

また、STP ビットを 1 にすると、CMD12 が送信されレスポンスが受信されます。アクセスエンド割り込みが許可されているためにコマンドシーケンスが停止した場合、レスポンスの受信完了時に SD_INFO1 の ACEND ビット (アクセスエンド) を 1 にすることで割り込みが発生します。ACEND ビットを 0 にクリアし、レスポンスを読み出します。

e. データ書き込みと MMC へのデータ送信

SD_INFO1_MASK に 0x0000_0319 を書き込んでアクセスエンド割り込みを許可し、SD_INFO2_MASK に 0x0000_0900 を書き込んで BWE 割り込みを許可し、SD_OPTION の TOUTMASK を 1 にしてタイムアウトを無効にします。さらに、外付けタイマを開始します。SD_BUF0 でデータの書き込みが可能になると、SD_INFO2 レジスタの BWE ビットが 1 になり割り込みが発生します。BWE ビットを 0 にクリアし、SD_SIZE に指定されたデータ量を SD_BUF0 に書き込みます。SD_BUF0 へのデータ書き込みが完了すると、MMC にデータが送信されます。MMC から CRC ステータスとビジー状態が受信されます。これにより、SD_SECCNT に設定されたブロック数の転送が繰り返されます。ただし、SD_BUF0 への書き込み中にデータが受信されていると、通信エラーまたはタイムアウトが発生する場合があります。

f. 動作完了

すべてのブロックデータ送信と CRC ステータス受信が完了すると、SD_INFO1 の ACEND ビット (アクセスエンド) が 1 になり、割り込みが発生します。ACEND ビットを 0 にクリアし、レスポンスを読み出します。これによりマルチブロックライト動作が終了します。なお、レスポンス受信時に通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を実行します。データ送信時に外付けタイマによるタイムアウトが発生した場合、ソフトウェアリセットを実行します。

34.3.11 IO_RW_DIRECT コマンド (SD: CMD52)

図 34.16 に、IO_DIRECT コマンド (CMD52) 動作のフロー例を示します。




図 34.16 IO_RW_DIRECT コマンド (CMD52) 動作の例

34.3.12 IO_RW_EXTENDED コマンド (SD: CMD53/マルチブロックリード)

図 34.17 に、CMD53 マルチブロックリード動作のフロー例を示します。




図 34.17 マルチブロックリード動作の IO_RW_EXTENDED コマンド (CMD53) の例

図 34.18 に、CMD53 マルチブロックリード時に CMD52 (SDIO abort) が送信される場合のフロー例を示します。




図 34.18 CMD53 マルチブロックリード時に CMD52 (SDIO abort) が送信される場合のフロー

図 34.19 に、SDHI がリード待ち状態で、CMD53 マルチブロックリード時に CMD52 (SDIO none abort) が送信される場合のフロー例を示します。




図 34.19 SD ホストインタフェースがリード待ち状態で、CMD53 マルチブロックリード時に CMD52 (SDIO none abort) が送信される場合のフロー

34.3.13 IO_RW_EXTENDED コマンド (SD: CMD53/マルチブロックライト)

図 34.20 に、CMD53 マルチブロックライトのフロー例を示します。




図 34.20 CMD53 マルチブロックライト動作時の IO_RW_EXTENDED コマンドの例

図 34.21 に、CMD53 マルチブロックライト時に CMD52 (SDIO abort) が送信される場合のフロー例を示します。




図 34.21 CMD53 マルチブロックライト時に CMD52 (SDIO abort) が送信される場合のフロー

図 34.22 に、CMD53 マルチブロックライト時に CMD52 (SDIO none abort) が送信される場合のフロー例を示します。




図 34.22 CMD53 マルチブロックライト時に CMD52 (SDIO none abort) が送信される場合のフロー

34.3.14 DMA 転送 (SD/MMC)

34.3.14.1 SD_BUF DMA 転送

図 34.23 に、CMD18 マルチブロックリードが送信される場合の SD_BUF DMA リードのフロー例を示します。




図 34.23 SD_BUF_DMA リード動作の例

図 34.24 に、CMD25 マルチブロックライトが送信される場合の SD_BUF DMA ライトのフロー例を示します。




図 34.24 SD_BUF_DMA ライト動作の例

34.3.15 SD_CMD レジスタへの設定例

表 34.8 および表 34.9 に、SD_CMD レジスタへの設定例を示します。

表 34.8 SD の SD_CMD レジスタ設定例 (1/2)

種類	コマンド	SD_CMD レジスタ設定例	備考
CMD	CMD0	0x0000_0000	—
	CMD2	0x0000_0002	—
	CMD3	0x0000_0003	—
	CMD4	0x0000_0004	—
	CMD5	0x0000_0705 または 0x0000_0005	—
	CMD6	0x0000_1C06 または 0x0000_0006	—
	CMD7	0x0000_0007	カードを非選択状態にすると、レスポンスがないためレスポンスタイムアウトフラグが設定されます。
	CMD8	0x0000_0408 または 0x0000_0008	—
	CMD9	0x0000_0009	—
	CMD10	0x0000_000A	—
	CMD11	0x0000_040B または 0x0000_000B	—
	CMD12	0x0000_000C	—
	CMD13	0x0000_000D	—
	CMD15	0x0000_000F	—
	CMD16	0x0000_0010	—
	CMD17	0x0000_0011	—
	CMD18	0x0000_0012	自動 CMD12 による
	CMD20	0x0000_0514 または 0x0000_0014	—
	CMD24	0x0000_0018	—
	CMD25	0x0000_0019	自動 CMD12 による
	CMD27	0x0000_001B	—
	CMD28	0x0000_001C	—
	CMD29	0x0000_001D	—
	CMD30	0x0000_001E	—
	CMD32	0x0000_0020	—
	CMD33	0x0000_0021	—
	CMD38	0x0000_0026	—
	CMD42	0x0000_002A	—
	CMD52	0x0000_0434 または 0x0000_0034	—
	CMD53	0x0000_1C35	シングルリード
		0x0000_0C35	シングルライト
		0x0000_7C35	マルチリード
		0x0000_6C35	マルチライト
0x0000_0035		左側の値は、シングル動作とマルチ動作の両方に設定可能です。ただし、SD_ARG の CF39 ビットは以下のように設定する必要があります。 読み出し：0、書き込み：1	
CMD55	0x0000_0037	—	
CMD56	0x0000_0038	—	

表 34.8 SD の SD_CMD レジスタ設定例 (2/2)

種類	コマンド	SD_CMD レジスタ設定例	備考
ACMD	ACMD6	0x0000_0046	—
	ACMD13	0x0000_004D	—
	ACMD22	0x0000_0056	—
	ACMD23	0x0000_0057	—
	ACMD41	0x0000_0069	—
	ACMD42	0x0000_006A	—
	ACMD51	0x0000_0073	—

表 34.9 MMC の SD_CMD レジスタ設定例

種類	コマンド	SD_CMD レジスタ設定例	備考
CMD	CMD0	0x0000_0000	—
	CMD1	0x0000_0701	—
	CMD2	0x0000_0002	—
	CMD3	0x0000_0003	—
	CMD4	0x0000_0004	—
	CMD5	0x0000_0505	—
	CMD6	0x0000_0506	(レスポンスビジーあり)
		0x0000_0406	(レスポンスビジーなし)
	CMD7	0x0000_0007	カードを非選択状態にすると、レスポンスがないためレスポンスタイムアウトフラグが設定されます。
	CMD8	0x0000_1C08	—
	CMD9	0x0000_0009	—
	CMD10	0x0000_000A	—
	CMD12	0x0000_000C	—
	CMD13	0x0000_000D	—
	CMD14	0x0000_1C0E	必須の設定 : SD_IFMODE = 0x0000_0100 (CRC チェックが無効)
	CMD15	0x0000_000F	—
	CMD16	0x0000_0010	—
	CMD17	0x0000_0011	—
	CMD18	0x0000_7C12	Pre-defined
	CMD19	0x0000_0C13	必須の設定 : SD_IFMODE = 0x0000_0100 (CRC チェックが無効)
	CMD21	0x0000_1C15	DDR モードが抑止されます。
	CMD23	0x0000_0017	—
	CMD24	0x0000_0018	—
	CMD25	0x0000_6C19	Pre-defined
	CMD26	0x0000_0C1A	—
	CMD27	0x0000_001B	—
	CMD28	0x0000_001C	—
	CMD29	0x0000_001D	—
	CMD30	0x0000_001E	—
	CMD31	0x0000_1C1F	—
	CMD35	0x0000_0423	—
	CMD36	0x0000_0424	—
	CMD38	0x0000_0026	—
	CMD39	0x0000_0427	—
	CMD40	0x0000_0428	—
	CMD42	0x0000_002A	—
CMD49	0x0000_0C31	—	
CMD53	0x0000_7C35	—	
CMD54	0x0000_6C36	—	
CMD55	0x0000_0037	—	
CMD56	0x0000_0038	—	

34.4 使用上の注意事項

34.4.1 SD_BUF0 不正書き込み (SD/MMC)

シングルブロックライトまたはマルチブロックライトコマンドを送信した後に SD_BUF0 にデータを書き込む場合、SD_SIZE で設定したサイズのデータを書き込む必要があります。

データが SD_SIZE で設定したサイズを超えると、SD_INFO2 の ERR4 ビットが 1 になります。また、SD_BUF0 に書き込まれたデータを転送できず、SD_INFO2 の SD_CLK_CTRLLEN ビットは値 0 に保持される可能性があります。その場合、SOFT_RST の SDRST ビットを 0 にクリアした後その値を 1 に戻すと、SD_CLK_CTRLLEN ビットが 1 になります。

ただし、ダミーデータ部分の書き込みは超過データとみなされて無視されるため、SD_SIZE 設定が奇数の場合は 1 バイトまたは 3 バイトに適用されず、SD_SIZE 設定が偶数の場合は端数バイト (4 バイト単位になっていない 2 バイト) に適用されません。

34.4.2 マルチブロックリードのブロック数制限 (SD)

1 ブロックまたは 2 ブロックのマルチブロックリードを実行するときに、SD カードレスポンスレジスタが読み出されるタイミングによっては、レスポンス値が適切に読み出されない場合があります。これを回避するためには、以下のいずれかを実行します。

- 1 ブロックまたは 2 ブロックのデータを受信するときに、シングルブロックリードを使用する。
- SD_RSP54 から CMD18 へのレスポンスを読み出す。

34.4.2.1 誤った読み出しのメカニズム

図 34.25 に、2 ブロックのマルチブロックリードが実行された場合の SDHI (ハードウェア) 動作とソフトウェア動作の処理フローを示します。図 34.25 に示す誤動作のように、CMD18 レスポンスの受信時に割り込みが発生し、SD カードレスポンスレジスタ (SD_RSP10) が割り込みによって読み出されるタイミングが遅延した場合、CMD12 レスポンス受信中のデータまたは CMD12 レスポンスが読み出される場合があります。データブロックが読み出されるまで CMD12 は送信されないため、この問題は 3 ブロック以上のマルチブロックリードでは発生しません。同様に、CMD25 レスポンスはデータブロック送信前に読み出されるため、この問題はマルチブロックライトでも発生しません。




図 34.25 マルチブロックリード動作のフローチャート (2 ブロック)

34.4.3 SD/MMC クロック出力の自動制御 (SD/MMC)

SD カード/MMC 規格では、カードを初期化する前に SD/MMC クロックを 74 サイクル出力する必要があります。このため、SD/MMC クロックが 74 サイクル出力された後に、SD/MMC クロック出力の自動制御を使用します。また、SD/MMC クロック出力の自動制御を有効にした場合、通信エラーまたはタイムアウトによりシーケン

スが完了すると SD/MMC クロック出力が停止します。シーケンスの完了後に SD カード/MMC 内の状態遷移が必要な場合、SD/MMC クロック出力の自動制御を解除し、SD カード/MMC への SD/MMC クロックの供給を再開させてください。

34.4.4 マルチブロックライトの C52PUB 設定の制御 (SD)

CMD53 によるマルチブロックライトのシーケンス中に SDIO_MODE の C52PUB ビットを 1 にすると、SD_BUF がエンプティになるまで CMD52 は送信されません。このため、以下の適切な手順に従って SD_BUF への書き込みを一時停止してから C52PUB ビットを設定してください。

(a) DMA 転送を使用しない場合

1. C52PUB ビットを設定する前に、BWE 割り込みを禁止するように SD_INFO2 を設定することで SD_BUF への書き込みを一時停止する。
2. SDIO_MODE の C52PUB ビットを 1 にする (これにより、SD_BUF がエンプティになると CMD52 が送信される)。
3. CMD52 の送信による SD_INFO1 での RSPEND 割り込み処理が完了した後に、BWE 割り込みを許可するように SD_INFO2 を設定することで SD_BUF への書き込みを再開する。

(b) DMA 転送を使用する場合

1. SD_SIZE に設定された値 $\times n$ ブロック ($n = 1, 2, \dots$) の DMA 転送が始まるたびに、C52PUB ビットを設定する前に DMA 転送による SD_BUF への書き込みを一時停止する。
2. SDIO_MODE の C52PUB ビットを 1 にする (これにより、SD_BUF がエンプティになると CMD52 が送信される)。
3. CMD52 の送信による SD_INFO1 での RSPEND 割り込み処理が完了した後に、DMA 転送による SD_BUF への書き込みを再開する。

34.4.5 SD_CLK_CTRL レジスタ設定時の注意 (SD/MMC)

SD_INFO2 の SD_CLK_CTRLLEN ビットが 0 の場合、SD_CLK_CTRL に書き込むことはできません。SD_CLK_CTRL に書き込むときは、SD_INFO2 の SD_CLK_CTRLLEN ビットが 1 であることを確認してから行ってください。

34.4.6 仕様の制限

1. SDIO の一時停止/再開動作はサポートされていない。
2. SPI バスはサポートされていない。(SD/MMC)
3. Embedded SDIO の共有バスと 8 ビット SD バスはサポートされていない。
4. MMC のストリーム転送はサポートされていない。
5. MMC の High Priority Interrupt (HPI) はサポートされていない。
6. MMC の Boot Operation/Alternative Boot Operation はサポートされていない。
7. MMC の Open-ended マルチブロック転送はサポートされていない。

34.4.7 マルチブロックリード時の STP ビット設定 (SD/MMC)

SD_STOP の SEC ビットを 1 にすることで自動 CMD12 実行によるマルチブロックリードを実行しているときは、強制的に実行を停止するために SD_STOP の STP ビットを 1 にしても、STP ビットを設定するタイミングによってはコマンドシーケンスが停止しない場合があります。

これを回避するには、マルチブロック転送時に SD_STOP の STP ビットを 1 にするときに、同時に SD_STOP の SEC ビットを 0 にクリアします。(SD_INFO2 の SD_CLK_CTRLLEN ビットが 0 の場合でも、SEC ビットを 1 から 0 に変更します。)

SEC ビットが 0 にクリアされないためにコマンドシーケンスが停止しないときは、SOFT_RST の SDRST ビットを 0 にクリアすることでコマンドシーケンスを停止することが可能です。

CMD53 マルチブロック転送を SDIO_MODE の IOABT ビットで強制的に終了するときは、必ず SD_STOP の SEC ビットを 1 のままにしてください。

34.4.8 レジスタ設定時の注意

1. 「[34.2. レジスタの説明](#)」の全レジスタへのアクセスは、32 ビットアクセスに限定されます。
2. レジスタは、I/O ポートレジスタを設定してから設定してください。

34.4.9 モジュールストップ機能

モジュールストップコントロールレジスタ C (MSTPCRC) により、SDHI の動作を無効または有効に設定することができます。リセット後の初期状態では、SDHI モジュールの動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。

35. 巡回冗長検査 (CRC)

35.1 概要

巡回冗長検査 (CRC: Cyclic Redundancy Check) 演算器は、CRC コードを生成してデータエラーを検出します。LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダーを切り替えることができます。さらに、さまざまな CRC 生成多項式を使用できます。スヌープ機能により、特定のアドレスに対する読み出しと書き込みのモニタができます。この機能は、シリアル送信バッファへの書き込みとシリアル受信バッファからの読み出しをモニタする場合など、特定のイベントで CRC コードの自動生成が必要となるアプリケーションで役立ちます。

表 35.1 に CRC 演算器の仕様を、図 35.1 にブロック図を示します。

表 35.1 CRC 演算器の仕様

項目	内容	
データサイズ	8 ビット	32 ビット
CRC 演算対象データ(注1)	8n ビット単位の任意データに対し CRC コードを生成 (n = 自然数)	32n ビット単位の任意データに対し CRC コードを生成 (n = 自然数)
CRC 演算処理方式	8 ビット並列実行	32 ビット並列実行
CRC 生成多項式	3 つの生成多項式から 1 つ選択可能 [8 ビット CRC] <ul style="list-style-type: none"> $X^8 + X^2 + X + 1$ (CRC-8) [16 ビット CRC] <ul style="list-style-type: none"> $X^{16} + X^{15} + X^2 + 1$ (CRC-16) $X^{16} + X^{12} + X^5 + 1$ (CRC-CCITT) 	2 つの生成多項式から 1 つ選択可能 [32 ビット CRC] <ul style="list-style-type: none"> $X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$ (CRC-32) $X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} + X^{20} + X^{19} + X^{18} + X^{14} + X^{13} + X^{11} + X^{10} + X^9 + X^8 + X^6 + 1$ (CRC-32C)
CRC 演算切り替え	LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダーを切り替えることができます。	
モジュールストップ機能	モジュールストップ状態を設定して消費電力を削減が可能	
CRC スヌープ	特定のレジスタアドレスに対する読み出しと書き込みのモニタ	
TrustZone フィルタ	セキュリティ属性およびプリビレッジ属性を設定可能	

注 1. 本機能は、CRC 演算で使用するデータを分割できません。8 ビット単位または 32 ビット単位で書いてください。




図 35.1 CRC 演算器のブロック図

35.2 レジスタの説明

35.2.1 CRCCR0 : CRC コントロールレジスタ 0

Base address: CRC = 0x4031_0000
CRC_NS = 0x5031_0000

Offset address: 0x00

Bit position: 7 6 5 4 3 2 1 0

Bit field:	DORCLR	LMS	—	—	—	GPS[2:0]	
------------	--------	-----	---	---	---	----------	--

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	GPS[2:0]	CRC 生成多項式切り替え 0 0 1: 8 ビット CRC-8 ($X^8 + X^2 + X + 1$) 0 1 0: 16 ビット CRC-16 ($X^{16} + X^{15} + X^2 + 1$) 0 1 1: 16 ビット CRC-CCITT ($X^{16} + X^{12} + X^5 + 1$) 1 0 0: 32 ビット CRC-32 ($X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$) 1 0 1: 32 ビット CRC-32C ($X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} + X^{20} + X^{19} + X^{18} + X^{14} + X^{13} + X^{11} + X^{10} + X^9 + X^8 + X^6 + 1$) その他: 演算しない	R/W
5:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	LMS	CRC 演算切り替え 0: LSB ファースト通信用に CRC を生成 1: MSB ファースト通信用に CRC を生成	R/W
7	DORCLR	CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタクリア 0: 影響なし 1: CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタをクリア	W

注: S-TYPE3, P-TYPE3

GPS[2:0]ビット (CRC 生成多項式切り替え)

GPS[2:0]ビットは、CRC 生成多項式を選択します。

LMS ビット (CRC 演算切り替え)

LMS ビットは、生成した CRC コードのビットオーダを選択します。LSB ファーストで通信を行う場合は CRC コードの下位バイトから先に、MSB ファーストで通信を行う場合は CRC コードの上位バイトから先に送信してください。CRC コードの送信および受信については、「35.3. 動作説明」を参照してください。

DORCLR ビット (CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタクリア)

DORCLR ビットを 1 にすると、CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタが 0x00000000 になります。読むと 0 が読めます。このビットには 1 のみ書けます。

35.2.2 CRCCR1 : CRC コントロールレジスタ 1

Base address: CRC = 0x4031_0000
CRC_NS = 0x5031_0000

Offset address: 0x01

Bit position: 7 6 5 4 3 2 1 0

Bit field:	CRCS EN	CRCS WR	—	—	—	—	—
------------	---------	---------	---	---	---	---	---

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
5:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	CRCSWR	スヌープオンライト/リード切り替え 0: スヌープオンリード 1: スヌープオンライト	R/W
7	CRCSEN	スヌープ許可 0: 禁止 1: 許可	R/W

注: S-TYPE3, P-TYPE3

CRCSWR ビット (スヌープオンライト/リード切り替え)

CRCSWR ビットは CRC スヌープ機能でのアクセス方向を選択します。

このビットを 0 (初期値) にすると、特定のレジスタの読み出しに対して CRC スヌープ動作が有効になります。このビットを 1 にすると、特定のレジスタの書き込みに対して CRC スヌープ動作が有効になります。

CRCSEN ビット (スヌープ許可)

CRCSEN ビットを 1 にすると、CRC スヌープ動作が有効になります。このビットを 0 にすると、CRC スヌープ動作が無効になります。

35.2.3 CRCDIR/CRCDIR_BY : CRC データ入力レジスタ

Base address: CRC = 0x4031_0000
CRC_NS = 0x5031_0000

Offset address: 0x04

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	CRC 入力データ CRCDIR レジスタは、CRC-32 または CRC-32C 演算用の 32 ビットの読み出し/書き込みレジスタです。CRCDIR_BY (CRCDIR[31:24]) レジスタは、CRC-8、CRC-16 または CRC-CCITT 演算用の 8 ビットの読み出し/書き込みレジスタです。	R/W

注: S-TYPE3, P-TYPE3

35.2.4 CRCDOR/CRCDOR_HA/CRCDOR_BY : CRC データ出力レジスタ

Base address: CRC = 0x4031_0000
CRC_NS = 0x5031_0000

Offset address: 0x08

Bit position: 31 0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	CRC 出力データ CRCDOR レジスタは、CRC-32 または CRC-32C 用の 32 ビットの読み出し／書き込みレジスタです。 CRCDOR_HA(CRCDOR[31:16]) レジスタは、CRC-16 または CRC-CCITT 演算用の 16 ビットの読み出し／書き込みレジスタです。 CRCDOR_BY(CRCDOR[31:24]) レジスタは、CRC-8 演算用の 8 ビットの読み出し／書き込みレジスタです。初期値は 0x00000000 です。初期値以外を用いて演算する場合は、CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタを書き換えてください。 CRCDIR/CRCDIR_BY レジスタに書き込まれたデータに対して CRC 演算が実行され、結果が CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタに格納されます。転送されたデータに続いて CRC コードを計算し、その結果が 0x00000000 であると、CRC エラーなしと判断できます。	R/W

注: S-TYPE3, P-TYPE3

35.2.5 CRCSAR : スヌープアドレスレジスタ

Base address: CRC = 0x4031_0000
CRC_NS = 0x5031_0000

Offset address: 0x0C



ビット	シンボル	機能	R/W
13:0	CRCSA[13:0]	レジスタスヌープアドレス スヌープ対象となる、SCI モジュールの TDR または RDR アドレスを格納します。	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE3, P-TYPE3

CRCSA[13:0]ビット (レジスタスヌープアドレス)

CRCSA[13:0]ビットは、CRC スヌープ動作でモニタされるレジスタのアドレス下位 14 ビットを指定します。CRCSA[13:0]ビットに対して、以下のアドレスのみ使用可能です。

[セキュア領域アドレス]

- 0x4035_8004: SCI0.TDR, 0x4035_8000: SCI0.RDR
- 0x4035_8104: SCI1.TDR, 0x4035_8100: SCI1.RDR
- 0x4035_8204: SCI2.TDR, 0x4035_8200: SCI2.RDR
- 0x4035_8304: SCI3.TDR, 0x4035_8300: SCI3.RDR
- 0x4035_8404: SCI4.TDR, 0x4035_8400: SCI4.RDR
- 0x4035_8904: SCI9.TDR, 0x4035_8900: SCI9.RDR

[非セキュア領域アドレス]

- 0x5035_8004: SCI0.TDR, 0x5035_8000: SCI0.RDR
- 0x5035_8104: SCI1.TDR, 0x5035_8100: SCI1.RDR
- 0x5035_8204: SCI2.TDR, 0x5035_8200: SCI2.RDR
- 0x5035_8304: SCI3.TDR, 0x5035_8300: SCI3.RDR
- 0x5035_8404: SCI4.TDR, 0x5035_8400: SCI4.RDR
- 0x5035_8904: SCI9.TDR, 0x5035_8900: SCI9.RDR

35.3 動作説明

35.3.1 基本動作

CRC 演算器は、LSB ファーストまたは MSB ファースト転送で使用する CRC コードを生成します。

16 ビットの CRC-CCITT 生成多項式 ($X^{16} + X^{12} + X^5 + 1$) を使用して、入力データ (0xF0) に対し CRC コードを生成する例を以下に示します。この例では、CRC 演算の前に、CRC データ出力レジスタ (CRCDOR_HA) の値をクリアします。

8 ビット CRC ($X^8 + X^2 + X + 1$ の多項式) を使用している場合は、CRCDOR_BY レジスタに有効な CRC コードのビットが得られます。32 ビット CRC を使用している場合は、CRCDOR レジスタに有効な CRC コードのビットが得られます。

図 35.2 と 図 35.3 に LSB ファーストおよび MSB ファーストのデータ送信例をそれぞれ示します。図 35.4 と 図 35.5 に LSB ファーストおよび MSB ファーストのデータ受信例をそれぞれ示します。




図 35.2 LSB ファーストのデータ送信




図 35.3 MSB ファーストのデータ送信




図 35.4 LSBファーストのデータ受信




図 35.5 MSBファーストのデータ受信

35.3.2 CRC スヌープ機能

CRC スヌープ機能では、特定のレジスタアドレスの読み出しおよび書き込みをモニタし、そのレジスタアドレスで読み出し/書き込みしたデータに自動CRC演算を実行します。CRC スヌープ機能は、特定のレジスタアドレスに対する読み出しと書き込みをCRC演算を自動的に実行するトリガとして認識するため、CRCDIRレジスタにデータを書き込む必要がありません。「35.2.5. CRCSAR: スヌープアドレスレジスタ」で指定したすべてのI/Oレジスタが、CRC スヌープの対象となります。CRC スヌープは、SCIn.TDR (n=0~4, 9) レジスタへの書き込みと、SCIn.RDR (n=0~4, 9) レジスタからの読み出しをモニタするのに役立ちます。

この機能を使用するには、特定のレジスタの下位アドレス14ビットをCRCSARレジスタのCRCSA13~CRCSA0ビットに書き込み、CRCCR1レジスタのCRCSENビットを1にします。次に、CRCCR1.CRCSWRビットを1にして、対象レジスタへの書き込みに対してスヌープを有効にするか、あるいは、CRCCR1.CRCSWRビットを0にして、対象レジスタからの読み出しに対してスヌープを有効にします。CRCSWRビットの書き込みが完了する前に対象I/Oレジスタへのアクセスを実行することは可能です。この場合、データはCRCDIRレジスタに格納されません。この問題を避けるには、I/Oレジスタにアクセスする前に、CRCSWRビットを読み戻して、書き込みの完了を確認してください。

CRCSEN ビットと CRCSWR ビットの両方を 1 にして、バスマスタモジュール (CPU、DMAC、DTC など) の対象となるレジスタにデータを書き込むと、CRC 演算器はそのデータを CRCDIR レジスタに格納して CRC 演算を実行します。同様に、CRCSEN ビットを 1、CRCSWR ビットを 0 にして、バスマスタモジュール (CPU、DMAC、DTC など) の対象となるレジスタからデータを読み出すと、CRC 演算器はそのデータを CRCDIR レジスタに格納して CRC 演算を実行します。

CRC-8、CRC-16 および CRC-CCITT 生成多項式を使用して CRC コードが生成される場合、対象となるレジスタは 1 バイト (8 ビット) でアクセスされます。RDR_BY と TDR_LL は、RDR と TDR にアクセスするのに使用してください。同様に、CRC-32 および CRC-32C 生成多項式を使用して CRC コードを生成する場合、対象となるレジスタはワード (32 ビット) でアクセスされます。RDR と TDR に対して、RDAT と TDAT 以外のデータを含む CRC コードが生成されることに注意してください。

CRC が PSARC.PSARC1 ビットによってセキュアに指定されると、指定した I/O レジスタへのセキュアアクセスに対して、CRC スヌープ機能が使用可能です。CRC が PSARC.PSARC1 ビットによって非セキュアに指定されると、指定した I/O レジスタへの非セキュアアクセスに対して、CRC スヌープ機能が使用可能です。

35.4 使用上の注意事項

35.4.1 モジュールストップ状態の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、CRC 演算器の動作禁止/許可を設定することが可能です。リセット後の値では、CRC 演算器の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。


35.4.2 送信時の注意事項

LSB ファーストで送信する場合と、MSB ファーストで送信する場合とでは、CRC コードの送信順序が異なります。[図 35.6](#) に LSB ファーストと MSB ファーストのデータ送信を示します。

32ビットのデータを送信する場合 (8ビット単位での並列処理)


1. CRCコード

生成演算方法を指定後、(1) → (2) → (3) → (4) の順でCRCDIRにデータを書く



2. 送信データ

(i) LSBファーストで送信する場合



(ii) MSBファーストで送信する場合




図 35.6 LSBファーストとMSBファーストのデータ送信

36. バウンダリスキャン

36.1 概要

バウンダリスキャン機能は、JTAG (Joint Test Action Group)、IEEE Std.1149.1 および IEEE Standard Test Access Port and Boundary Scan Architecture に基づくシリアル入出力インタフェースを提供します。表 36.1 にバウンダリスキャンの仕様を、図 36.1 にブロック図を、表 36.2 に入出力端子を示します。

表 36.1 バウンダリスキャンの仕様

項目	内容
実行条件	RES 端子が Low の場合にバウンダリスキャンを実行する必要があります。
テストモード	<ul style="list-style-type: none"> ● BYPASS モード ● EXTEST モード ● SAMPLE/PRELOAD モード ● CLAMP モード ● HIGHZ モード ● IDCODE モード




図 36.1 バウンダリスキャン機能のブロック図

表 36.2 バウンダリスキャンの入出力端子

端子名称	入出力	機能
TCK	入力	テストクロック入力 バウンダリスキャン用のクロック信号。バウンダリスキャン機能使用時、入力クロックデューティ比は 50% です。
TMS	入力	テストモード選択
TDI	入力	テストデータ入力
TDO	出力	テストデータ出力

注: 本デバイスは、JTAG インタフェース用の TRST 端子は備えていません。

36.2 レジスタの説明

表 36.3 にバウンダリスキャンのレジスタ一覧を示します。

表 36.3 バウンダリスキャンレジスタ

レジスタ名	記号	リセット後の値
インストラクションレジスタ	JTIR	0xE
ID コードレジスタ	JTIDR	0x0841_9447
バイパスレジスタ	JTBPR	不定
バウンダリスキャンレジスタ	JTBSR	不定

バウンダリスキャンレジスタの使用上の注意

- インストラクションは、TDI 端子からシリアル転送によりインストラクションレジスタ (JTIR) へ入力できます
- バイパスレジスタ (JTBPR) は 1 ビットのレジスタで、BYPASS モード時に TDI 端子と TDO 端子はこのレジスタに接続されます
- バウンダリスキャンレジスタ (JTBSR) は BSDL の記述に基づき構成されており、テストデータをシフトインするときに TDI 端子と TDO 端子の間に接続されます

表 36.4 に各レジスタのシリアル転送を示します。

表 36.4 レジスタのシリアル転送

レジスタ名	シリアル入力	シリアル出力
インストラクションレジスタ (JTIR)	可能	可能
ID コードレジスタ (JTIDR)	可能	可能
バイパスレジスタ (JTBPR)	可能	可能
バウンダリスキャンレジスタ (JTBSR)	可能	可能


36.2.1 JTIR : インストラクションレジスタ

Bit position:	3	2	1	0
Bit field:	TS[3:0]			
Value after reset:	1	1	1	0

ビット	シンボル	機能	R/W	
3:0	TS[3:0]	テストビットセット これらのビットの命令構成	—	
		TS[3:0]		インストラクション
		0x0		EXTEST
		0x1		SAMPLE/PRELOAD
		0x3		IDCODE (ルネサスコード)
		0x5		CLAMP
		0x6		HIGHZ
		0xF		BYPASS
		その他		予約

JTAG 命令は、TDI 端子からのシリアル入力によって JTIR レジスタに転送することができます。JTIR レジスタは、パワーオンリセットが発生したとき、または TAP コントローラが Test-Logic-Reset 状態のときに初期化されます。

36.2.2 JTIDR : ID コードレジスタ



ビット	シンボル	機能	R/W
31:0	DID[31:0]	デバイス ID 本ビットはデバイス IDCODE (0x0841_9447) を示す固定値を格納します。	—

IDCODE 命令の実行時、JTIDR レジスタのデータを TDO 端子から出力します。リセット解除後に、JTIDR の DID[31:0] ビットは Arm[®] デバッグコードに変化します。Arm[®] CoreSight[™] SoC-400 Technical Reference Manual (ARM DDI 0480F) を参照してください。

36.2.3 JTBPR : バイパスレジスタ

JTBPR レジスタは、1 ビットのレジスタです。JTIR レジスタが BYPASS モードに設定された場合、TDI 端子と TDO 端子は JTBPR レジスタに接続されます。CPU から JTBPR レジスタへの読み出し/書き込みはできません。

36.2.4 JTBSR : バウンダリスキャンレジスタ

JTBSR レジスタは、本デバイスの外部入出力端子を制御するために、PAD 上に配置されたシフトレジスタです。バウンダリスキャンテスト中の JTBSR レジスタを適用するには、EXTEST、SAMPLE/PRELOAD、CLAMP、HIGHZ の命令を発行します。BSDL ファイルは、JTBSR レジスタと本デバイスの端子の関係を示します。リセット後の値は不定です。

36.3 動作

リセット時に、JTAG ポートの TCK、TMS、TDI、および TDO がデフォルトの端子機能として割り当てられます。TCK、TMS、および TDI 端子はプルアップ抵抗器によってプルアップします。パワーオンリセットがネゲートされ、RES 端子が Low の場合に、セットアップ時間が経過した後にバウンダリスキャンテストを行うことができます。

36.3.1 TAP コントローラ

図 36.2 に TAP コントローラの状態遷移図を示します。すべての遷移は TMS 信号によって制御されます。




図 36.2 TAP コントローラの状態遷移図

36.3.2 コマンド

(1) BYPASS

BYPASS 命令は、バイパスレジスタ (JTBP) を動作させます。この命令はシフトパスを短縮してプリント基板その他の LSI のシリアルデータの転送速度を高速化するものです。この命令の実行中、テスト回路はシステム回路に何の影響も与えません。

TDI 端子と TDO 端子には JTBP レジスタが接続されます。Shift-DR 動作でバイパス動作となります。Shift-DR の 1 クロック目では TDO 端子が Low となります。その後の Shift-DR で TDI 端子から入力された値が TDO 端子から出力されます。

(2) EXTEST

EXTEST 命令は、本デバイスをプリント基板に実装したとき、外部回路をテストするためのものです。この命令の実行時、出力端子は SAMPLE/PRELOAD 命令で設定されたテストデータをバウンダリスキャンレジスタ (JTBSR) から他のデバイスへ出力するために使用され、入力端子は他のデバイスからバウンダリスキャンレジスタにテスト結果を取り込むために使用されます。

(3) SAMPLE/PRELOAD

SAMPLE/PRELOAD 命令は、本デバイスの内部回路から JTBSR レジスタに値を入力し、スキャンパスから出力したり、スキャンパスにデータをロードする命令です。この命令の実行中、本デバイスの端子からの入力そのまま内部回路に伝達され、内部回路の値はそのまま出力端子から外部へ出力されます。この命令の実行により本デバイスのシステム回路は何の影響も受けません。

SAMPLE 動作では、JTBSR レジスタは、入力端子から内部回路に転送されたデータ、または内部回路から出力端子へ転送されたデータのスナップショットをラッチします。ラッチしたデータは、スキャンパスから読み出します。JTBSR レジスタは、Capture-DR 状態の TCK 端子の立ち上がり同期してデータのスナップショットをラッチします。データのスナップショットは、リセット中に限り内部回路から出力端子に転送されます。

PRELOAD 動作では、EXTEST 命令に先立ちスキャンパスから JTBSR レジスタの平行出力ラッチに初期値を設定します。PRELOAD 動作がないと、EXTEST 命令を実行するとき、EXTEST シーケンスの最初から最後（出力ラッチへの転送）まで出力端子から不定値が出力されます。（EXTEST 命令では、常に出力端子に平行出力ラッチを出力します。）

(4) IDCODE

IDCODE 命令が選択されると、TAP コントローラの Shift-DR 状態時に ID コードレジスタ (JTIDR) の値を TDO 端子に出力します。この場合、JTIDR レジスタ値は LSB ファーストで出力されます。この命令の実行中、テスト回路はシステム回路に何も影響を与えません。

(5) CLAMP

CLAMP 命令が選択されると、出力端子はあらかじめ SAMPLE/PRELOAD 命令によって設定された JTBSR レジスタの値を出力します。CLAMP 命令が選択されている間、JTBSR レジスタの状態は TAP コントローラの状態に関係なく前の状態で保持されます。

TDI 端子と TDO 端子の間には JTBPR レジスタが接続され、BYPASS 命令が選択されたときと同様の動作をします。

(6) HIGHZ

HIGHZ 命令が選択されると、すべての出力端子はハイインピーダンス状態に移ります。HIGHZ 命令が選択されると、TAP コントローラの状態に関わらず、JTBSR レジスタは保持されます。

TDI 端子と TDO 端子の間には JTBPR レジスタが接続され、BYPASS 命令が選択されたときと同様の動作をします。

36.4 使用上の注意

バウンダリスキャン機能には、以下の制約が適用されます。

- RES 端子が Low の場合にバウンダリスキャンを実行します。
- [図 36.3](#) で示すとおりシリアルデータは LSB 側から入出力します。




図 36.3 シリアルデータ入出力

以下の端子は、バウンダリスキャン対象外です。

- 電源端子 (VCC, VCC2, VCC_DCDC, VCL, VSS, VSS_DCDC, AVCC0, AVSS0, VCC_USB, VSS_USB)
- アナログ基準端子 (VREFH0, VREFL0, VREFH, VREFL)
- クロック端子 (EXTAL, XTAL, XCIN, XCOU)
- リセット端子 (RES)
- USBFS 端子 (USB_DP, USB_DM)
- バウンダリスキャン端子 (TCK, TMS, TDI, TDO)
- スイッチングレギュレータ端子 (VLO)

37. セキュリティ機能

37.1 特長

- Armv8-M TrustZone 技術
 - 実装定義属性ユニット (IDAU) を実装
 - セキュリティ属性ユニット (SAU) を実装
 - 8 領域
 - マスタセキュリティ属性ユニット (MSAU) を実装 (CPU 以外のマスタ用 IDAU)
 - コードフラッシュ
 - リニアモード時は最大 2 領域 (セキュア/非セキュア)
 - デュアルモード時は最大 4 領域 (2 つのセキュア領域/2 つの非セキュア領域)
 - データフラッシュ
 - 最大 2 領域 (セキュア/非セキュア)
 - SRAM
 - SRAM ごとに最大 2 領域 (セキュア/非セキュア)
 - スタンバイ SRAM
 - 最大 2 領域 (セキュア/非セキュア)
 - 周辺モジュール
 - 各ユニット/チャネルに対してセキュリティ属性を個別に設定可能
 - CSC(注1)
 - CSC 領域は非セキュアとして定義
 - SDRAM(注1)
 - SDRAM 領域は非セキュアとして定義
- プリビレッジ制御
 - スタンバイ SRAM 以外のメモリに対するアクセス許可は、プリビレッジコードで管理する MPU で制御
 - スタンバイ SRAM のプリビレッジ属性は、各コントローラのレジスタで制御
 - 各周辺機能のプリビレッジ/アンプリビレッジ属性を個別に設定可能
- デバイスライフサイクル管理
- 3 つのデバッグレベル
 - AL2: 非セキュアデバッグ機能とセキュアデバッグ機能が有効であり、デバッガからアクセス可能
 - AL1: 非セキュアデバッグ機能のみ有効であり、デバッガは定義された非セキュアデバッグアクセス可能領域にのみアクセス可能
 - AL0: デバッグ機能は使用不可
- キーインジェクション
- セキュアファクトリプログラミング
 - 信頼されないファクトリでの暗号文形式の画像プログラミングをサポート
- セキュアブート
 - プログラミング対象イメージの完全性と信頼性を検証
 - イメージを実行する前に、実行可能イメージの完全性と信頼性を不変 (ROM) ファーストステージブートルoader (FSBL) で検証
- 暗号化アクセラレータ
 - 「[38. Renesas セキュア IP \(RSIP-E51A\)](#)」を参照してください。

- セキュア端子マルチプレキシング

- 全 I/O ポート端子がセキュアまたは非セキュアとして個別に設定可能
- 周辺端子機能は、周辺機能と I/O ポートのセキュリティ属性が一致した場合に有効「18. I/O ポート」を参照してください。

注 1. 外部 RAM および外部デバイス領域には TrustZone フィルタがありません。したがって、これらの領域が SAU 設定でセキュアになっていても、CPU 以外の非セキュアマスタはアクセスできます。

37.2 Arm セキュリティ機能

37.2.1 Arm TrustZone 技術

Arm TrustZone 技術は、システムとアプリケーションをセキュアドメインと非セキュアドメインに分けます。セキュアアプリケーションはセキュアトランザクションと非セキュアトランザクションの両方を発行できますが、非セキュアアプリケーションは非セキュアトランザクションしか発行できません。セキュアトランザクションはセキュアメモリとリソースにのみアクセスでき、非セキュアトランザクションは非セキュアメモリとリソースにのみアクセスできます。セキュアトランザクションはセキュア領域アドレスのみを使用して発行でき、非セキュアトランザクションは非セキュア領域アドレスのみを使用して発行できます。図 37.1 に、各マスタが発行できるトランザクションのセキュリティ属性を示します。




図 37.1 各マスタが発行できるトランザクション

詳細は、Arm® v8-M Architecture Reference Manual and Arm® Platform Security Architecture Trusted Base System Architecture for Arm®v8-M 1.0 を参照してください。

37.2.2 プリビレッジ制御

システムとアプリケーションはプリビレッジドメインとアンプリビレッジドメインに分けられます。CPU はプリビレッジモードまたはアンプリビレッジモードでのコードの実行により、一部のリソースへのアクセスを制限または除外できます。プリビレッジモードではプリビレッジドメインとアンプリビレッジドメインの両方にアクセスできますが、アンプリビレッジモードではアンプリビレッジドメインにしかアクセスできません。

詳細は、*Arm® v8-M Architecture Reference Manual and Arm® Platform Security Architecture Trusted Base System Architecture for Arm®v8-M 1.0* を参照してください。

37.2.3 セキュリティ属性

Armv8.1-M 用 TrustZone 実装はセキュリティ属性ユニット (SAU) と実装定義属性ユニット (IDAU) で構成されています。4 GB のメモリ空間はセキュア (S) メモリ領域と非セキュア (NS) メモリ領域に分割されます。セキュアメモリ空間は、さらに非セキュアコーラブル (NSC) とセキュアの 2 種類に分割されます。

- 注.
- S: セキュアアドレスは、セキュアソフトウェアまたはセキュアマスタのみアクセス可能なメモリと周辺モジュールに使用します。
 - NSC: 特別な種類のセキュア位置 Armv8.1-M プロセッサは、この種類のメモリにのみ、非セキュア状態からセキュア状態へのソフトウェアの遷移を許可するセキュアゲートウェイ (SG) の保持を許可します。
 - NS: 非セキュアアドレスは、デバイスで動作している全ソフトウェアがアクセス可能なメモリと周辺モジュールで使用します。

37.2.3.1 実装定義属性ユニット (IDAU)

IDAU は、コード、SRAM、および周辺領域をセキュアエイリアス領域と非セキュアエイリアス領域にアドレスビット[28]で定義します。セキュアコード領域とセキュア SRAM 領域には NSC セキュリティ属性が割り当てられます。IDAU で定義したセキュリティマップはハードウェアで固定され、ソフトウェアでは変更できません。

37.2.3.2 マスタセキュリティ属性ユニット (MSAU)

MSAU は、CPU 以外のマスタ用のシステム固有セキュリティアドレスマップを定義する IDAU です。MSAU はセキュアエイリアス領域と非セキュアエイリアス領域を定義しますが、非セキュアコーラブル (NSC) や領域番号は定義しません。CPU 以外のマスタは、MSAU で定義したセキュアエイリアスアドレスを使用してセキュリティトランザクションを発行できます。ただし、非セキュアマスタがセキュアエイリアス領域のアドレスを使用してセキュリティトランザクションを発行することは禁止されています。図 37.2 に、IDAU および MSAU の定義セキュリティマップを示します。MSAU で定義したセキュリティマップはハードウェアで固定され、ソフトウェアでは変更できません。




図 37.2 IDAU および MSAU の定義されたセキュリティマップ

37.2.3.3 セキュリティ属性ユニット (SAU)

SAU はアドレスのセキュリティを決定するプログラマブルユニットです。SAU はセキュア状態の時にプログラマブルであり、MPU と同様のプログラマモデルを持ちます。IDAU と SAU の両方で定義された領域にアドレスをマッピングすると、セキュリティレベルが高い方の領域が選択されます。セキュアマスタは、各セキュリティエイリアス領域のアドレスを使ってセキュアトランザクションと非セキュアトランザクションを発行できます。非セキュアマスタは、セキュリティエイリアス領域のアドレスを使ってセキュアトランザクションを発行できません。図 37.3 にアドレスマップセキュリティレベルの最終決定を示します。




図 37.3 アドレスマップセキュリティレベルの最終決定

TrustZone を使用してセキュアと非セキュアの領域分離を行う場合、以下に従って SAU を設定する必要があります。

IDAU で NS 属性として設定した領域は、SAU でも NS に設定する必要があります。IDAU で NS に設定されている領域は以下の通りです。

0x1000_0000～0x1FFF_FFFF (図 37.4 の SAU 領域 1)

0x3000_0000～0x3FFF_FFFF (図 37.4 の SAU 領域 3)

0x5000_0000～0xDFFF_FFFF (図 37.4 の SAU 領域 3)

IDAU で NSC として定義された任意の領域内に、NSC 領域を少なくとも一つ作成する必要があります。IDAU で NSC に設定されている領域は以下の通りです。

0x0000_0000～0x0FFF_FFFF (図 37.4 の SAU 領域 0)

0x2000_0000～0x2FFF_FFFF (図 37.4 の SAU 領域 2)

TrustZone を使用して分離を定義したくない場合は、SAU_CTRL.ALLNS = 0 と SAU_CTRL.ENABLE = 0 (初期値) は変更しないでください。




図 37.4 SAU 設定および結果として生じるセキュリティ属性

37.2.3.4 領域番号

SAU と IDAU はメモリ領域およびセキュリティ属性ごとの領域番号も定義します。ソフトウェアはこの領域番号を使用して、連続する範囲のメモリが共通のセキュリティ属性を共有するかどうかを判断します。図 37.5 に IDAU 定義の領域番号を示します。

アドレス	アドレス マップ	セキュリティ 属性パーティション	領域番号
0xFFFF_FFFF	ベンダSYS	除外	0
0xE000_0000	PPB		
0xC000_0000	外部 デバイス	NS	6
0xA000_0000			
0x8000_0000	外部 RAM		
0x6000_0000		NS	
0x4000_0000	周辺	S	5
		NS	4
0x2000_0000	SRAM	NSC	3
		NS	2
0x0000_0000	コード	NSC	1

図 37.5 IDAU 定義の領域番号

37.2.3.5 TrustZone フィルタのメモリセキュリティ属性

メモリは S 領域と NS 領域に分けられます。デバイスライフサイクルが OEM 状態であり、かつ認証レベルが AL2 の場合、コードフラッシュとデータフラッシュのメモリセキュリティ属性はブートファームウェアコマンドによって不揮発性メモリに格納されます。これらのメモリセキュリティ属性はアプリケーション実行前に適用されます。これらの属性はアプリケーションでは更新できませんが、専用レジスタで読み出すことができます。SRAM およびスタンバイ SRAM のメモリセキュリティ属性は、セキュアアクセスでのみ書き込み可能な専用のセキュリティ属性レジスタで設定されます。

コードフラッシュは、リニアモードでは最大 2 つの領域に、デュアルモードでは 4 つの領域に分割可能です。デュアルモードでは、バンク 0 とバンク 1 は同じように分割されます。データフラッシュは最大 2 つの領域に分割可能です。SRAM およびスタンバイ SRAM は最大 2 つの領域に分轄可能です。図 37.6 にメモリマッピングを示します。表 37.1 にメモリ領域のサイズを、表 37.2 にメモリ領域のアクセス許可を示します。

セキュアアプリケーションはブロックスワップ後に非セキュア領域に置かれるので、リニアモードでセキュア領域または NSC 領域をブロックスワップ可能エリアに置いてはなりません。

デュアルモードでは、セキュア領域または NSC 領域の内容はバンク 0 とバンク 1 で同じでなければなりません。同じにしないと、現地での更新後にセキュア領域または非セキュア領域の内容が一致しない可能性があります。「37.7. デュアルモードでのフィールドアップデート」を参照してください。




図 37.6 メモリマッピング

表 37.1 メモリ領域のサイズ

メモリ領域		開始アドレス	サイズ
リニアモード	コードフラッシュセキュア	0x0200_0000	CFS2 サイズ (32 KB)
	コードフラッシュ非セキュア	0x1200_0000 + CFS2 サイズ (32 KB)	コードフラッシュサイズ - CFS2 サイズ (32 KB)
デュアルモード	コードフラッシュバンク 0 セキュア	0x0200_0000	CFS2 サイズ (32 KB)
	コードフラッシュバンク 0 非セキュア	0x1200_0000 + CFS2 サイズ (32 KB)	コードフラッシュサイズ/2 - CFS2 サイズ (32 KB)
	コードフラッシュバンク 1 セキュア	0x0220_0000	CFS2 サイズ (32 KB)
	コードフラッシュバンク 1 非セキュア	0x1220_0000 + CFS2 サイズ (32 KB)	コードフラッシュサイズ/2 - CFS2 サイズ (32 KB)
データフラッシュセキュア		0x2700_0000	DFS サイズ (1 KB)
データフラッシュ非セキュア		0x3700_0000 + DFS サイズ (1 KB)	データフラッシュサイズ - DFS サイズ × (1 KB)
SRAM0 セキュア		0x2200_0000	BA (8 KB)
SRAM0 非セキュア		0x3200_0000 + BA (8 KB)	SRAM0 サイズ - BA (8 KB)
SRAM1 セキュア		0x2206_0000	BA (8 KB)
SRAM1 非セキュア		0x3206_0000 + BA (8 KB)	SRAM1 サイズ - BA (8 KB)
スタンバイ SRAM セキュア		0x2600_0000	BA (128 バイト)
スタンバイ SRAM 非セキュア		0x3600_0000 + BA (128 バイト)	スタンバイ SRAM サイズ - BA (128 バイト)

注. 括弧内の数字はユーザーが設定できる最小単位を示します。

注. 「BA」は各メモリ領域のセキュリティ属性境界アドレスレジスタの設定値です。

表 37.2 メモリ領域のアクセス許可

メモリ領域	セキュアトランザクション	非セキュアトランザクション
S または NSC に設定された各メモリ領域	許可	書き込み無視／読み出し無視 TrustZone アクセスエラー発生
NS に設定された各メモリ領域	書き込み無視／読み出し無視 TrustZone アクセスエラー発生	許可

37.2.3.6 TrustZone フィルタの周辺モジュールセキュリティ属性

各周辺モジュールは、セキュアまたは非セキュアに設定可能です。周辺モジュールは2種類に分かれます。

タイプ1周辺モジュールは一つのセキュリティ属性を持ち、全レジスタへのアクセスが一つのセキュリティ属性により制御されます。タイプ1周辺モジュールのセキュリティ属性は、セキュアアプリケーションにより PSARx (x=B~E) レジスタに設定されます。

タイプ2周辺モジュールは各レジスタまたは各ビットごとにセキュリティ属性を持ち、各レジスタまたはビットフィールドへのアクセスは、これらのセキュリティ属性に従って制御されます。タイプ2周辺モジュールのセキュリティ属性は、セキュアアプリケーションにより各モジュールのセキュリティ属性レジスタに設定されます。セキュリティ属性レジスタの詳細については、各セクションを参照してください。

表 37.3 に周辺モジュールタイプの分類を示します。

表 37.3 周辺モジュールタイプの分類

タイプ1	タイプ2
SCI, SPI, ETHERC, EDMAC, USBFS, IIC, I3C, RSIP-E51A, CANFD, DOC, SDHI, CRC, CAC, ACPHPS, TSN, ADC12, DAC12, POEG, AGT, GPT, ULPT, IWDWT, および WDT	システム制御 (リセット、PVD、クロック発生回路、低消費電力モード、フラッシュメモリコントローラ、フラッシュキャッシュ、SRAM コントローラ、CPU キャッシュ、DMAC、DTC、ICU、MPU、BUS、セキュリティ設定、ELC、および I/O ポート)

表 37.4 にタイプ1周辺モジュールのアクセス許可を示します。タイプ2周辺モジュールのアクセス許可はモジュールごとに異なります。詳細については、各周辺モジュールのレジスタの説明を参照してください。

表 37.4 タイプ1周辺モジュールのアクセス許可

	セキュアアクセス	非セキュアアクセス
S に設定された周辺モジュール	許可	書き込み無視／読み出し無視 TrustZone アクセスエラー発生
NS に設定された周辺モジュール	書き込み無視／読み出し無視 TrustZone アクセスエラー発生	許可

37.2.4 TrustZone アクセスエラー

TrustZone アクセスエラー発生時の動作を表 37.5 に示します。動作はアクセス対象のマスタ/スレーブ領域によって変わります。

表 37.5 TrustZone アクセスエラー時の動作

DAP	CPU	DMAC/DTC	EDMAC
<ul style="list-style-type: none"> エラー応答のみが返されます。(注1) 	<ul style="list-style-type: none"> IDAU/SAU が SecureFault 例外検出 TrustZone フィルタが BusFault 例外検出 リセット発行可能(注2) 	<ul style="list-style-type: none"> 転送停止 NMI またはリセット発行(注2) 割り込み発生 (DMA0_TRANSERR) 	<ul style="list-style-type: none"> NMI またはリセット発行(注2) 割り込み発生 (ETHER_EINT0) (注3)

注. この動作はバッファラブル書き込みアクセスには適用されません。バッファラブル書き込みアクセスエラー検出時の詳細については、「13.7.2. バスエラー発生時の動作」を参照してください。

注1. デバッガアクセスにより TrustZone アクセスエラーが発生した場合、例外、NMI、またはリセットは発生しません。エラー応答のみが返されます。

注2. エラー検出後の動作は BUSOAD.SRERRROAD ビットで選択します。

注3. EESR.ADE ビットのアドレスエラーフラグがセットされます。EESIPR.ADEIP ビットで割り込みが許可されると割り込みが発生します。

37.3 デバイスライフサイクルの管理

デバイスライフサイクルの管理 (DLM) は、デバイスの現在の開発/生産/展開フェーズを識別し、デバッグ機能、シリアルプログラミングインタフェース、およびルネサステストモードの機能を制御します。図 37.7 に利用可能なライフサイクル状態を、表 37.6 にライフサイクル状態の定義および各状態で使用できる機能を示します。




図 37.7 デバイスライフサイクル状態

表 37.6 ライフサイクル状態の定義および各状態で利用できる機能

ライフサイクル	定義	保護レベル	デバッグ機能	シリアルプログラミング	ルネサステストモード
CM	Chip Manufacturing (チップ製造) デバイスはルネサス工場製です。お客様はこの状態でデバイスを受け取ります。	PL2	セキュアデバッグと非セキュアデバッグで使用可能	使用可能 コード/データフラッシュエリアへのアクセス不可	使用不可
OEM	Original Equipment Manufacturer 本デバイスはおお客様の所有物です。	PL2、PL1、PL0 のいずれか	認証レベルに依存		使用不可
LCK_BOOT	LoCKed BOOT interface (ブートインタフェースロック中) デバッグインタフェースおよびシリアルプログラミングインタフェースは永久に無効	PL0	使用不可	使用不可	使用不可
RMA_REQ	Return Material Authorization REQuest (RMA 要求) RMA 要求。お客様はこの状態でデバイスをルネサスに送ってください。	PL0	使用不可	使用可能 コード/データフラッシュエリアへのアクセス不可	使用不可
RMA_ACK	Return Material Authorization ACKnowledged (RMA 承認) ルネサスでの故障解析	PL2	セキュアデバッグと非セキュアデバッグで使用可能	使用可能 コード/データフラッシュエリアへのアクセス不可	使用可能
RMA_RET	Return Material Authorization ACKnowledged (RMA 返却) 本デバイスはおお客様に返却されたものです。本デバイスはブートしません。	PL0	使用不可	使用不可	使用不可

37.3.1 ライフサイクル状態の変更

デバイスのライフサイクル状態を変更するにはブートファームウェアコマンドを使用してください。これらのコマンドはブートファームウェアの UART インタフェースと USB インタフェース、および SWD/JTAG を介して使用できます。コマンドの詳細については、ブートファームウェアアプリケーションノートを参照してください。アプリケーションによるライフサイクル状態の更新はできませんが、現在のライフサイクル状態は専用レジスタにより読み出し可能です。

図 37.7 に示すように、各遷移は一方通行であり、状態は後戻りできません。

OEM から RMA_REQ への遷移には RMA_KEY を使った鍵認証が必要であり、RMA_KEY はお客様が事前にインジェクトしておく必要があります。RMA_KEY の鍵長は 128 ビットです。RMA_KEY は、「37.4. セキュアキーインジェクション」に示すようにインジェクトしてください。RMA_KEY は、AL2 においてインジェクトできます。

鍵認証には、チャレンジ&レスポンス認証または MCU のユニーク ID を使った認証が使われます。応答 (チャレンジ&レスポンス認証) または認証コード (MCU のユニーク ID 使用) は以下のように算出できます。

応答 = AES-128 CMAC (RMA_KEY、128 ビットのチャレンジ)

認証コード = AES-128 CMAC (RMA_KEY、128 ビットの MCU ユニーク ID)

RMA_REQ への遷移時、永久ロックブロックとレジスタ以外のフラッシュメモリの内容は消去されます。永久ロックブロックまたはレジスタの内容は故障解析時ルネサスが読み出し可能です。PBPS/PBPS_SEC レジスタと BPS_SEL レジスタの設定でフラッシュブロックのプログラムとイレースを永久に禁止することで、フラッシュブロックを永久ロックできます。SAS レジスタは、当該レジスタのプログラムとイレースを永久に禁止する FSPR ビットで永久ロックできます。AL2_KEY が無効の場合、RMA_REQ への遷移は不可です。デバイスのライフサイクル状態を RMA_REQ に変更した後は、MCU は応答しません。ブートファームウェアコマンドを使い続けるには、リセット後に再度ブートモードに遷移する必要があります。詳細については、ブートファームウェアアプリケーションノートを参照してください。

OEM から LCK_BOOT への遷移は、その遷移が明示的に禁止されていない限り可能です。LCK_BOOT への遷移を禁止する場合は、AL2 または AL1 においてパラメータ設定コマンドを使用してください。LCK_BOOT への遷移禁止は永久設定であり、元に戻すことはできません。LCK_BOOT 状態ではデバッグインタフェースおよびシリアルプログラミングインタフェースは永久に無効です。

37.3.2 保護と認証レベル

保護レベル (PL) と認証レベル (AL) はデバッグ機能とシリアルプログラミングインタフェースの可用性を決定します。OEM 状態の場合を除き、PL と AL は固定されています。OEM 状態では、PL と AL にはそれぞれ 3 つのレベルが設定できます。AL は一時的な認証状態を示し、MCU パワーオンリセット後に PL に初期化できます。PL と AL のどちらもブートファームウェアだけが変更でき、アプリケーションでは変更できません。図 37.8 に使用可能な保護レベル状態と認証レベル状態、および遷移を示します。表 37.7 に各レベルでのデバッグ機能とシリアルプログラミングインタフェースの可用性を示します。




図 37.8 PL/AL 状態と遷移

表 37.7 各認証レベルでのデバッグ機能とシリアルプログラミングインタフェースの可能性 (1/2)

AL	デバッグ機能	シリアルプログラミングインタフェース
AL2	非セキュアデバッグ機能とセキュアデバッグ機能が有効であり、デバッグからアクセス可能	全機能が使用可能
AL1	非セキュアデバッグ機能のみ有効であり、デバッグは定義された非セキュアデバッグアクセス可能領域にのみアクセス可能	使用可能だが、セキュアコードやデータフラッシュエリアのプログラム、消去、読み出し不可

表 37.7 各認証レベルでのデバッグ機能とシリアルプログラミングインタフェースの可能性 (2/2)

AL	デバッグ機能	シリアルプログラミングインタフェース
AL0	デバッグ機能は使用不可	使用可能だが、コードまたはデータフラッシュエリアへのアクセス不可

PL と AL を変更するにはブートファームウェアコマンドを使用してください。コマンドの詳細については、ブートファームウェアアプリケーションノートを参照してください。

下位 PL への変更には制限がありません。高位 PL へ変更する場合は、MCU の AL がその PL 以上である必要があります。例えば、現在の AL が AL1 の場合、PL1 への変更はできますが PL2 には変更できません。PL は初期化コマンドでリセットできます（コマンド自体が無効の場合を除く）。初期化コマンドは PL~PL2 を設定し、フラッシュメモリの内容は消去されます。永久ロックブロックまたはレジスタがある場合、初期化コマンドは実行されません。言い換えれば、PBPS レジスタおよび PBPS_SEC レジスタの全ビットが 1 で FSPR ビットが 1 の場合、初期化コマンドは実行可能です。ユーザーがフラッシュメモリの内容を消去しないように、パラメータ設定コマンドで、すべての AL ステータスにおいて初期化コマンドを永久に無効にできます。AL2_KEY が無効化された場合も初期化コマンドが無効になります。初期化コマンドの実行後、MCU は応答しません。ブートファームウェアコマンドを使用し続けるには、リセット後に再度ブートモードに遷移してください。詳細については、ブートファームウェアアプリケーションノートを参照してください。

下位 AL への変更は認証なしでできます。高位 AL への変更には、必要に応じて AL2_KEY または AL1_KEY を使用した鍵認証が必要です。これらのキーは 128 ビットキーです。AL2_KEY または AL1_KEY のインジェクションは「[37.4. セキュアキーインジェクション](#)」に示すように行われます。AL2_KEY は AL2 にインジェクトできます。AL1_KEY は AL2 または AL1 にインジェクトできます。鍵認証には、チャレンジ&レスポンス認証が使われます。応答は下記の式にて算出できます。

応答 = AES-128 CMAC (KEY、128 ビットのチャレンジ)

AL2_KEY はパラメータ設定コマンドで、AL2 において永久に無効にできます。AL1_KEY はパラメータ設定コマンドで、AL2 または AL1 において永久に無効にできます。

37.3.3 シリアルプログラミング

シリアルプログラマが接続可能かどうか、およびアクセス可能なフラッシュメモリの範囲は、[表 37.6](#) と [表 37.7](#) に示すデバイスライフサイクル状態と AL に依存します。さらに、受け付け可能なシリアルプログラミングコマンドはデバイスライフサイクル状態と AL により異なります。コマンドの詳細については、ブートファームウェアアプリケーションノートを参照してください。

37.3.4 デバイスライフサイクル状態と PL 変更例

以下にデバイスライフサイクル状態と PL 変更例を説明します。

- セキュア開発者
 - ブートファームウェアコマンドを使ってデバイスライフサイクル状態を CM から OEM に変更
 - ブートファームウェアコマンドを使ってコードフラッシュおよびデータフラッシュのメモリセキュリティ属性を設定
 - セキュアアプリケーションのプログラムとデバッグ。ライフサイクルが CM でもデバッグは可能ですが、CM 状態でメモリセキュリティ属性は設定できません。メモリセキュリティ属性が設定されていない場合、コードフラッシュとデータフラッシュのすべてのエリアはセキュアです。（必要であれば）[表 37.8](#) に示すアプリケーション AES、RSA、ECC、HMAC キーをインジェクトしてください。
 - AL2_KEY と RMA_KEY が必要な場合、ブートファームウェアコマンドを使ってインジェクトしてください。
 - 非セキュア開発者用 MCU の準備
 - 非セキュア開発者に初期化コマンドの使用を許可しない場合は、ブートファームウェアコマンドを使って初期化コマンドを無効にしてください。
 - AL2_KEY を使用せず、また非セキュア開発者に初期化機能の使用を許可しない場合は、ブートファームウェアコマンドを使用して AL2_KEY を無効にしてください。
 - ブートファームウェアコマンドを使って PL 状態を PL2 から PL1 に変更
- 非セキュア開発者

- 非セキュアアプリケーションのプログラムとデバッグ。(必要時) [表 37.8](#) に示すアプリケーション AES、RSA、ECC、HMAC キーをインジェクトしてください。
- AL1_KEY が必要な場合、ブートファームウェアコマンドを使ってインジェクトしてください。
- 最終製品展開用 MCU の準備
 - (必要であれば) ブートファームウェアコマンドを使って初期化コマンドを無効にしてください。
 - AL1_KEY を使用しない場合、ブートファームウェアコマンドを使って AL1_KEY を無効にしてください。
 - ブートファームウェアコマンドを使って PL 状態を PL1 から PL0 に変更

37.3.5 故障解析

お客様がルネサスに故障解析をご希望の場合は、デバイスライフサイクル状態を RMA_REQ に変更してからデバイスを送ってください。デバイスライフサイクル状態が RMA_REQ でないとルネサスは故障解析を行うことができません。故障解析後、ルネサスはライフサイクルを RMA_RET に変更し、デバイスをお客様に返却します。

注. デバイスライフサイクル状態を RMA_REQ に変更するには RMA_KEY が必要です。または、MCU のユニーク ID を認証コードの一部として使用する必要があります。詳細は「[37.3.1. ライフサイクル状態の変更](#)」を参照してください。

37.4 セキュアキーインジェクション

ユーザーキーを MCU にインジェクトするには、以下の手順で行ってください。

ルネサスは、キーインジェクション準備を支援するために、ルネサス Web サイトで利用可能なセキュリティキー管理ツールを提供しています。

1. 256 ビットのインストールキーを作成します。
本キーは、ユーザーファクトリプログラミングキー (UFPK) と呼ばれ、ユーザーキーのラッピングに使用されます。
2. ルネサスキーラッピングサービスからラッピングされた UFPK (W-UFPK) を受け取ります。
3. UFPK を使ってユーザーキーをラッピングします。
4. ブートファームウェアインタフェースを使って、W-UFPK およびラッピングしたユーザーキーを MCU に送信します。
ユーザーキーはアンラップされ、MCU のハードウェアユニークキーでラッピングされ、不揮発性メモリに格納されます。DLM キーはマッピング解除されたフラッシュに格納されます。アプリケーションキーは、キーインジェクションコマンドで指定したアドレスに格納されます。

[図 37.9](#) にキーインジェクションの例を、[表 37.8](#) にインジェクト可能なキーを示します。




図 37.9 キーインジェクション

表 37.8 インジェクト可能なキー

DLM 遷移	AL 遷移	AES	RSA	ECC	HMAC	EdDSA	セキュアブート	その他
RMA_KEY	AL2_KEY、 AL1_KEY	AES-128、 AES-192、 AES-256、 AES- XTS-128、 AES- XTS-256	RSA-1024、 RSA-2048、 RSA-3072、 RSA-4096 (公 開および秘 密) TLS 用 RSA-2048 公 開鍵	secp192r1、 secp224r1、 secp256r1、 secp384r1、 secp521r1、 Brainpool P256r1、 Brainpool P384r1、 Brainpool P521r1、 Koblitz secp256k1 (公開および 秘密)	HMAC- SHA224、 HMAC- SHA256、 HMAC- SHA384、 HMAC- SHA512、 HMAC- SHA512/224 、HMAC- SHA512/256	Ed25519 (公 開および秘 密)	OEM_ROOT _PK	キー更新キー

37.5 セキュアファクトリプログラミング

ユーザーキー（DLM キー、デバッグ認証キー、アプリケーションキー、およびセキュアブートキー）をインジェクトするためのセキュアキーインジェクションサポートに加えて、MCU は本番プログラミング時の資産漏洩を防ぐために、暗号文形式のファームウェアイメージのプログラミングをサポートしています。これにより、非セキュア環境でのセキュアファクトリプログラミングが可能となります。セキュアファクトリプログラミングはブートファームウェアがサポートしています。図 37.10 に暗号化されたファームウェアイメージのセキュアファクトリプログラミングの例を示します。お客様はイメージ暗号化キーを UFPK でラッピングし、AES128-CCM を使ったイメージ暗号化キーでイメージを暗号化します。お客様が W-UFPK、ラッピングされたイメージ暗号化キー、および暗号化されたイメージをシリアルプログラミングインタフェースで MCU に送信すると、MCU はファームウェアイメージの復号処理とプログラミングを実行します。

非セキュア環境でのセキュアファクトリプログラミングをさらにサポートするために、DLM ステート、保護レベル、および認証キーを一つのブートファームウェアコマンドで全て設定できます。このブートファームウェアコマンドに関して以下の点に注意してください。

- 暗号化ファームウェアプログラミングは、MCU が OEM 状態のときのみ実行できます。
- このコマンドは MCU の保護レベルを変更してしまいます。初期 PL は PL2 でなければなりません。最終 PL は PL0 でなければなりません。
- DLM ステートが OEM 状態のままになりそうな場合、AL2 キーをインジェクトする必要があります。オプションで AL1 キーもインジェクト可能です。
- MCU は LCK_BOOT 状態に遷移できます。この場合、AL キーはインジェクトできません。
- AL キーはイメージ暗号化キーと同じ UFPK でラッピングする必要があります。
- このコマンドは、暗号化されたファームウェアイメージをプログラムする前に、オプション設定メモリを除くすべてのコードおよびデータフラッシュエリアを消去します。永久ロックブロックがある場合、このコマンドは実行できません。
- 現在のレジスタ設定またはスタートアップ領域選択およびスタートアップバンク選択に関連するレジスタへの書き込み値が下記以外の場合、このコマンドは実行されません。
 - SAS.BTFLG = 1b
 - BANKSEL.BANKSWP[2:0] = 111b
 - BANKSEL_SEC.BANKSWP[2:0] = 111b
- 暗号化されたファームウェアイメージには、デフォルト値で使用しない設定を含めた全てのオプション設定メモリ値を含める必要があります。ただし、以下の領域が書き込み保護されている場合、これらの領域の書き込みデータはイメージに含めないでください。イメージに含まれていると、このコマンドがエラー終了することになります。
 - SAS レジスタ
 - データフラッシュオプション設定メモリ内のロック可能領域 0~2




図 37.10 セキュアファクトリ暗号化イメージプログラミング

37.6 セキュアブート

セキュアブートは OEM ブートローダー（以後、OEM_BL と呼ぶ）の完全性と信頼性を検証します。検証はアプリケーション実行メモリの先頭から開始します。

OEM_BL の検証は OEM_BL の初回プログラム時と実行前に行われます。

ブートファームウェアを使った OEM_BL のプログラム時に、この OEM_BL を検証します。検証には2つの証明書を使用します。1つは鍵証明書で、これは OEM_BL 検証鍵 (OEM_BL_PK と呼ばれる、OEM_BL 検証鍵ペアの公開部分) の認証に使用します。鍵証明書は OEM_BL 検証ルート鍵ペア (OEM_ROOT_SK と呼ぶ) の秘密部分で署名されます。OEM_BL 検証ルート鍵ペア (OEM_ROOT_PK と呼ぶ) の公開部分は、「37.4. セキュアキーインジェクション」に示すようにセキュアキーインジェクションを使用して、トラストキーのルートとして MCU に登録されます。OEM_ROOT_SK と OEM_ROOT_PK は 256 ビット ECC (secp256r1 曲線) の鍵ペアです。

OEM_ROOT_PK の SHA2-256 ハッシュはセキュアキーインジェクション時に保存されます。

プログラム時の検証用のもう1つの証明書は、OEM_BL の認証に使用するコード証明書です。コード証明書は OEM_BL 検証鍵ペア (OEM_BL_SK と呼ぶ) の秘密部分で署名されます。OEM_BL の検証成功後、OEM_BL とコード証明書の HMAC 値 (OEM_BL_digest と呼ぶ) が生成されフラッシュにプログラムされます。HMAC の生成には HMAC SHA2-256 が使われます。HUK から派生した鍵は HMAC 鍵として使われるため、HMAC 値は各 MCU ごとに一意の値となります。

シングルチップモード時、ROM 内の不変ファーストステージブートローダー (FSBL と呼ぶ) はリセット後に実行されます (FSBL が SBLCTRL0 レジスタで有効になっている場合)。FSBLCTRL1 レジスタでセキュアブートを選択した場合、FSBL は OEM_BL とコード証明書の HMAC 値を生成し、期待した HMAC 値と比較します。HMAC 値が一致した場合、FSBL は OEM_BL にジャンプします。FSBLCTRL1 レジスタで CRC ブートを選択した場合、FSBL は OEM_BL の CRC 値を算出し、コード証明書内の期待 CRC 値と比較します。CRC 値が一致した場合、FSBL は OEM_BL にジャンプします。

コード証明書はフラッシュ内にプログラムする必要があり、フラッシュ内のコード証明書の位置は SACC0 レジスタまたは SACC1 レジスタにプログラムする必要があります。SACC0 レジスタは、BANKSWP[2:0] = 111b (デュアルモード時) または BTFLG = 1 (リニアモード時) の場合にコード証明書の開始アドレスを指定します。SACC1 レジスタは、BANKSWP[2:0] = 000b (デュアルモード時) または BTFLG = 0 (リニアモード時) の場合にコード証明書の開始アドレスを指定します。

FSBLCTRL1 レジスタで測定レポートが許可されている場合、FSBL は SAMR レジスタで指定された SRAM アドレスに測定レポートを格納します。

FSBLCTRL0 レジスタの設定に従い、ソフトウェアリセットまたはディープソフトウェアスタンバイリセット後の FSBL 実行をスキップできます。

生成した HMAC 値または CRC 値が期待値と異なる場合、FSBLCTRL2 レジスタで設定したポートに High レベルが出力され、MCU は CPU スリープモードに遷移します。

OEM_ROOT_PK のハッシュおよび FSBL 関連レジスタのプログラムは永久ロックできます。本番プログラム時はこれらのアイテムのロックを強くお勧めします。




図 37.11 OEM_BL 検証フロー (シリアルプログラミングモード)




図 37.12 FSBL フロー (シングルチップモード)




図 37.13 検証構成と証明書の形式

表 37.9 鍵証明書の詳細

フィールド		サイズ (バイト)	説明
ヘッダ	Magic	4	0x6B657963 に設定
	マニフェストバージョン	4	0x00010000 に設定
	フラグ	4	将来の使用のために予約されています。
	予約	20	将来の使用のために予約されています。
TLV 長		4	TLV フィールドの長さ (バイト単位)
TLV ECCPUBKEY	タイプ&長さ	4	0x00088010 に設定
	値	64	ECC P-256 OEM_ROOT_PK
TLV KEYHASH	タイプ&長さ	4	0x10144008 に設定
	値	32	OEM_BL_PK の SHA2-256 ハッシュ値
TLV EXPECTED_SIG	タイプ&長さ	4	0x20088410 に設定
	値	64	署名

表 37.10 コード証明書の詳細 (1/2)

フィールド		サイズ (バイト)	説明
ヘッダ	Magic	4	0x636F6463 に設定
	マニフェストバージョン	4	0x00010000 に設定
	フラグ	4	0x00000000 に設定
	Load Addr	4	0x02000000 に設定
	Dest Addr	4	0x02000000 に設定
	イメージサイズ	4	OEM_BL のサイズ (バイト単位) を 16 の倍数で設定。最小サイズは 64 バイト
	イメージバージョン	4	OEM_BL のバージョン番号。1~64 から指定可能
	ビルド番号	4	0x00000000 に設定
TLV 長		4	TLV フィールドの長さ (バイト単位)
TLV ECCPUBKEY	タイプ&長さ	4	0x01088010 に設定
	値	64	ECC P-256 OEM_BL_PK

表 37.10 コード証明書の詳細 (2/2)

フィールド		サイズ (バイト)	説明
TLV EXPECTED_CRC	タイプ&長さ	4	0x40000001 に設定
	値	4	OEM_BL の CRC32
TLV SIGNER_ID	タイプ&長さ	4	0x10144008 に設定
	値	32	OEM_BL_PK の SHA2-256 ハッシュ値
TLV EXPECTED_SIG	タイプ&長さ	4	0x25088410 に設定
	値	64	OEM_BL_SK が署名した[コード証明書 OEM_BL]の署名署名の生成時、コード証明書、OEM_BL の順番でハッシュ機能に入力します。

表 37.11 OEM_BL_digest の詳細

フィールド		サイズ (バイト)	説明
TLV EXPECTED_MAC	タイプ&長さ	4	固定値 0x30184008
	値	32	各 MCU の一意の OEM_BL_digest

注. OEM_BL_digest はコード証明書と連続した領域にプログラムする必要があります。

SAMRレジスタで指定したSRAMアドレス + 0x00	OEM_BLとFSBLCTRL1[7:0]のSHA2-256ハッシュ値
SAMRレジスタで指定したSRAMアドレス + 0x20	署名者ID (OEM_BL_PKのSHA2-256ハッシュ値)
SAMRレジスタで指定したSRAMアドレス + 0x40	OEM_BLのバージョン番号
SAMRレジスタで指定したSRAMアドレス + 0x43	

注. OEM_BL と FSBLCTRL[7:0]はこの順番でハッシュ機能に入力されます。

図 37.14 測定レポートの形式と場所

OEM_BL はアプリケーションコードで更新可能です。この場合、アプリケーションコードは更新されたブートローダーを検証し、OEM_BL_digest を生成して、新規コード証明書の直後にこれを格納する必要があります (図 37.11 参照)。図 37.15 と 図 37.16 にデュアルモードとリニアモード時の OEM_BL 更新フローを示します。リニアモード使用時、OEM_BL、コード証明書、および OEM_BL_digest の合計サイズが 8 KB のスタートアップ領域サイズより大きい場合、この更新フローは利用できません。デュアルモードの使用をお勧めします。

OEM_BL の実装はユーザー定義であり、アプリケーション固有です。ただし、予期せぬ停電による更新エラー対策として、データフラッシュオプション設定メモリのユーザーロック可能領域に更新完了フラグ (UCF) やインクリメント完了フラグ (ICF) などの状態フラグを実装することをお勧めします。更新エラーが発生しても、以下の図に示すように復帰できます。更新エラーが発生した場合、FSBL 実行後に現在の OEM_BL が実行されます。なお、更新エラー判定プログラムは現在の OEM_BL と新規 OEM_BL の両方で必要です。




図 37.15 OEM_BL 更新フロー (デュアルモード)




図 37.16 OEM_BL 更新フロー (リニアモード)

37.7 デュアルモードでのフィールドアップデート

現地でファームウェアをアップデートする場合は、デュアルモードでのバンク切り替え後のセキュア領域 (S または NSC) または非セキュア領域 (NS) の内容が維持されるように注意してください。図 37.17 および図 37.18 に、デュアルモードでのセキュア領域または非セキュア領域の情報のフィールドアップデート実行フローを示します。

図 37.17 および図 37.18 に、それぞれデュアルバンクモードでの実行時のセキュア領域と非セキュア領域のアップデートを示します。初期段階では、バンク 0 にはファームウェアのバージョン 1 が含まれ、バンク 1 は空白です。図 37.17 で示すように、S または NSC ファームウェアをバージョン 2 にアップデートするには、まずバンク 0 のバージョン 1 の NS ファームウェアをバンク 1 にコピーし、S または NSC をバージョン 2 にアップデートし、次にバンクスワップを実行します。

図 37.18 で示すように、NS ファームウェアをバージョン 2 にアップデートするには、まずバージョン 1 の S および NSC ファームウェアをバンク 0 からバンク 1 にコピーします。なお、このプロセスはセキュアサービスで実行しなければなりません。その後、非セキュアユーザーは NS ファームウェアをバージョン 2 にアップデートし、バンクスワップを実行します。





図 37.17 セキュア領域または NSC 領域のフィールドアップデートフロー



注1.セキュアユーザーによるコピーが必要

図 37.18 非セキュア領域のフィールドアップデートフロー

37.8 レジスタの説明

37.8.1 PSARB : 周辺モジュールセキュリティ属性レジスタ B

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x04

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PSAR B31	PSAR B30	PSAR B29	PSAR B28	PSAR B27	—	—	—	—	PSAR B22	—	—	PSAR B19	PSAR B18	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PSAR B15	—	—	—	PSAR B11	—	PSAR B9	PSAR B8	—	—	—	PSAR B4	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	—	読むと0が読めます。書く場合、0としてください。	R/W
4	PSARB4	I3C バスインタフェースセキュリティ属性 対象モジュール: I3C および MSTPCRB.MSTPB4 ビット 0: セキュア 1: 非セキュア	R/W
7:5	—	読むと0が読めます。書く場合、0としてください。	R/W
8	PSARB8	I2C バスインタフェース 1 セキュリティ属性 対象モジュール: IIC1 および MSTPCRB.MSTPB8 ビット 0: セキュア 1: 非セキュア	R/W
9	PSARB9	I2C バスインタフェース 0 セキュリティ属性 対象モジュール: IIC0 および MSTPCRB.MSTPB9 ビット 0: セキュア 1: 非セキュア	R/W
10	—	読むと0が読めます。書く場合、0としてください。	R/W
11	PSARB11	ユニバーサルシリアルバス 2.0 FS インタフェース 0 セキュリティ属性 対象モジュール: USBFS0 および MSTPCRB.MSTPB11 ビット 0: セキュア 1: 非セキュア	R/W
14:12	—	読むと0が読めます。書く場合、0としてください。	R/W
15	PSARB15	ETHERC/EDMAC コントローラセキュリティ属性 対象モジュール: ETHERC/EDMAC、MSTPCRB.MSTPB15 ビット、および PFENET.PHYMODE0 ビット 0: セキュア 1: 非セキュア	R/W
17:16	—	読むと0が読めます。書く場合、0としてください。	R/W
18	PSARB18	シリアルペリフェラルインタフェース 1 セキュリティ属性 対象モジュール: RSPI1 および MSTPCRB.MSTPB18 ビット 0: セキュア 1: 非セキュア	R/W
19	PSARB19	シリアルペリフェラルインタフェース 0 セキュリティ属性 対象モジュール: RSPI0 および MSTPCRB.MSTPB19 ビット 0: セキュア 1: 非セキュア	R/W
21:20	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
22	PSARB22	シリアルコミュニケーションインタフェース9セキュリティ属性 対象モジュール: SCI9 および MSTPCRB.MSTPB22 ビット 0: セキュア 1: 非セキュア	R/W
26:23	—	読むと0が読めます。書く場合、0としてください。	R/W
27	PSARB27	シリアルコミュニケーションインタフェース4セキュリティ属性 対象モジュール: SCI4 および MSTPCRB.MSTPB27 ビット 0: セキュア 1: 非セキュア	R/W
28	PSARB28	シリアルコミュニケーションインタフェース3セキュリティ属性 対象モジュール: SCI3 および MSTPCRB.MSTPB28 ビット 0: セキュア 1: 非セキュア	R/W
29	PSARB29	シリアルコミュニケーションインタフェース2セキュリティ属性 対象モジュール: SCI2 および MSTPCRB.MSTPB29 ビット 0: セキュア 1: 非セキュア	R/W
30	PSARB30	シリアルコミュニケーションインタフェース1セキュリティ属性 対象モジュール: SCI1 および MSTPCRB.MSTPB30 ビット 0: セキュア 1: 非セキュア	R/W
31	PSARB31	シリアルコミュニケーションインタフェース0セキュリティ属性 対象モジュール: SCI0 および MSTPCRB.MSTPB31 ビット 0: セキュア 1: 非セキュア	R/W

注: S-TYPE-1, P-TYPE-1

PSARB レジスタは、各モジュールのセキュリティ属性およびモジュールストップコントロールレジスタの対応ビットを指定します。

37.8.2 PSARC : 周辺モジュールセキュリティ属性レジスタ C

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x08

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PSAR C31	—	—	—	PSAR C27	PSAR C26	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	PSAR C13	PSAR C12	PSAR C11	—	—	—	—	—	—	—	—	—	PSAR C1	PSAR C0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PSARC0	クロック周波数精度測定回路セキュリティ属性レジスタは、各モジュールのセキュリティ属性およびモジュールストップコントロールレジスタの対応ビットを指定します。 対象モジュール: CAC および MSTPCRC.MSTPC0 ビット 0: セキュア 1: 非セキュア	R/W
1	PSARC1	巡回冗長検査演算器モジュールセキュリティ属性 対象モジュール: CRC および MSTPCRC.MSTPC1 ビット 0: セキュア 1: 非セキュア	R/W
10:2	—	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	機能	R/W
11	PSARC11	セキュアデジタルホスト IF 1 セキュリティ属性 対象モジュール: SDHI1 および MSTPCRC.MSTPC11 ビット 0: セキュア 1: 非セキュア	R/W
12	PSARC12	セキュアデジタルホスト IF 0 セキュリティ属性 対象モジュール: SDHI0 および MSTPCRC.MSTPC12 ビット 0: セキュア 1: 非セキュア	R/W
13	PSARC13	データ演算回路セキュリティ属性 対象モジュール: DOC および MSTPCRC.MSTPC13 ビット 0: セキュア 1: 非セキュア	R/W
25:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
26	PSARC26	Controller Area Network フレキシブルデータレート 1 セキュリティ属性 対象モジュール: CANFD1 および MSTPCRC.MSTPC26 ビット 0: セキュア 1: 非セキュア	R/W
27	PSARC27	Controller Area Network フレキシブルデータレート 0 セキュリティ属性 対象モジュール: CANFD0 および MSTPCRC.MSTPC27 ビット 0: セキュア 1: 非セキュア	R/W
30:28	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	PSARC31	RSIP-E51A セキュリティ属性 対象モジュール: RSIP-E51A および MSTPCRC.MSTPC31 ビット 0: セキュア 1: 非セキュア	R/W

注. S-TYPE-1, P-TYPE-1

PSARC レジスタは、各モジュールのセキュリティ属性およびモジュールストップコントロールレジスタの対応ビットを指定します。

37.8.3 PSARD : 周辺モジュールセキュリティ属性レジスタ D

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x0C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	PSAR D28	PSAR D27	—	—	—	—	PSAR D22	—	PSAR D20	—	—	—	PSAR D16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PSAR D15	PSAR D14	PSAR D13	PSAR D12	PSAR D11	—	—	—	—	—	PSAR D5	PSAR D4	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	PSARD4	非同期汎用タイマ 1 セキュリティ属性 対象モジュール: AGT1 および MSTPCRD.MSTPD4 ビット 0: セキュア 1: 非セキュア	R/W

ビット	シンボル	機能	R/W
5	PSARD5	非同期汎用タイマ0セキュリティ属性 対象モジュール: AGT0 および MSTPCRD.MSTPD5 ビット 0: セキュア 1: 非セキュア	R/W
10:6	—	読むと0が読めます。書く場合、0としてください。	R/W
11	PSARD11	GPT用ポートアウトプットイネーブルグループ3セキュリティ属性 対象モジュール: POEGグループD および MSTPCRD.MSTPD11 ビット 0: セキュア 1: 非セキュア	R/W
12	PSARD12	GPT用ポートアウトプットイネーブルグループ2セキュリティ属性 対象モジュール: POEGグループC および MSTPCRD.MSTPD12 ビット 0: セキュア 1: 非セキュア	R/W
13	PSARD13	GPT用ポートアウトプットイネーブルグループ1セキュリティ属性 対象モジュール: POEGグループB および MSTPCRD.MSTPD13 ビット 0: セキュア 1: 非セキュア	R/W
14	PSARD14	GPT用ポートアウトプットイネーブルグループ0セキュリティ属性 対象モジュール: POEGグループA および MSTPCRD.MSTPD14 ビット 0: セキュア 1: 非セキュア	R/W
15	PSARD15	12ビットA/D1コンバータセキュリティ属性 対象モジュール: ADC12_1 および MSTPCRD.MSTPD15 ビット 0: セキュア 1: 非セキュア	R/W
16	PSARD16	12ビットA/D0コンバータセキュリティ属性 対象モジュール: ADC12_0 および MSTPCRD.MSTPD16 ビット 0: セキュア 1: 非セキュア	R/W
19:17	—	読むと0が読めます。書く場合、0としてください。	R/W
20	PSARD20	12ビットD/Aコンバータセキュリティ属性 対象モジュール: DAC12 および MSTPCRD.MSTPD20 ビット 0: セキュア 1: 非セキュア	R/W
21	—	読むと0が読めます。書く場合、0としてください。	R/W
22	PSARD22	温度センサセキュリティ属性 対象モジュール: TSN および MSTPCRD.MSTPD22 ビット 0: セキュア 1: 非セキュア	R/W
26:23	—	読むと0が読めます。書く場合、0としてください。	R/W
27	PSARD27	高速アナログコンパレータ1セキュリティ属性 対象モジュール: ACMPHS1 および MSTPCRD.MSTPD27 ビット 0: セキュア 1: 非セキュア	R/W
28	PSARD28	高速アナログコンパレータ0セキュリティ属性 対象モジュール: ACMPHS0 および MSTPCRD.MSTPD28 ビット 0: セキュア 1: 非セキュア	R/W
31:29	—	読むと0が読めます。書く場合、0としてください。	R/W

注 S-TYPE-1, P-TYPE-1

PSARDレジスタは、各モジュールのセキュリティ属性およびモジュールストップコントロールレジスタの対応ビットを指定します。

37.8.4 PSARE : 周辺モジュールセキュリティ属性レジスタ E

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PSAR E31	PSAR E30	PSAR E29	PSAR E28	PSAR E27	PSAR E26	PSAR E25	PSAR E24	PSAR E23	PSAR E22	PSAR E21	PSAR E20	PSAR E19	PSAR E18	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PSAR E9	PSAR E8	—	—	—	—	PSAR E3	PSAR E2	PSAR E1	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと0が読めます。書く場合、0としてください。	R/W
1	PSARE1	WDT セキュリティ属性 対象モジュール: WDT 0: セキュア 1: 非セキュア	R/W
2	PSARE2	IWDT セキュリティ属性 対象モジュール: IWDT 0: セキュア 1: 非セキュア	R/W
3	PSARE3	リアルタイムクロックセキュリティ属性 対象モジュール: RTC 0: セキュア 1: 非セキュア	R/W
7:4	—	読むと0が読めます。書く場合、0としてください。	R/W
8	PSARE8	ULPT1 セキュリティ属性 対象モジュール: ULPT1 および MSTPCRE.MSTPE8 ビット 0: セキュア 1: 非セキュア	R/W
9	PSARE9	ULPT0 セキュリティ属性 対象モジュール: ULPT0 および MSTPCRE.MSTPE9 ビット 0: セキュア 1: 非セキュア	R/W
17:10	—	読むと0が読めます。書く場合、0としてください。	R/W
18	PSARE18	汎用 PWM タイマチャネル 13 セキュリティ属性 対象モジュール: GPT13 および MSTPCRE.MSTPE18 ビット 0: セキュア 1: 非セキュア	R/W
19	PSARE19	汎用 PWM タイマチャネル 12 セキュリティ属性 対象モジュール: GPT12 および MSTPCRE.MSTPE19 ビット 0: セキュア 1: 非セキュア	R/W
20	PSARE20	汎用 PWM タイマチャネル 11 セキュリティ属性 対象モジュール: GPT11 および MSTPCRE.MSTPE20 ビット 0: セキュア 1: 非セキュア	R/W
21	PSARE21	汎用 PWM タイマチャネル 10 セキュリティ属性 対象モジュール: GPT10 および MSTPCRE.MSTPE21 ビット 0: セキュア 1: 非セキュア	R/W

ビット	シンボル	機能	R/W
22	PSARE22	汎用 PWM タイマチャンネル 9 セキュリティ属性 対象モジュール: GPT9 および MSTPCRE.MSTPE22 ビット 0: セキュア 1: 非セキュア	R/W
23	PSARE23	汎用 PWM タイマチャンネル 8 セキュリティ属性 対象モジュール: GPT8 および MSTPCRE.MSTPE23 ビット 0: セキュア 1: 非セキュア	R/W
24	PSARE24	汎用 PWM タイマチャンネル 7 セキュリティ属性 対象モジュール: GPT7 および MSTPCRE.MSTPE24 ビット 0: セキュア 1: 非セキュア	R/W
25	PSARE25	汎用 PWM タイマチャンネル 6 セキュリティ属性 対象モジュール: GPT6 および MSTPCRE.MSTPE25 ビット 0: セキュア 1: 非セキュア	R/W
26	PSARE26	汎用 PWM タイマチャンネル 5 セキュリティ属性 対象モジュール: GPT5 および MSTPCRE.MSTPE26 ビット 0: セキュア 1: 非セキュア	R/W
27	PSARE27	汎用 PWM タイマチャンネル 4 セキュリティ属性 対象モジュール: GPT4 および MSTPCRE.MSTPE27 ビット 0: セキュア 1: 非セキュア	R/W
28	PSARE28	汎用 PWM タイマチャンネル 3 セキュリティ属性 対象モジュール: GPT3 および MSTPCRE.MSTPE28 ビット 0: セキュア 1: 非セキュア	R/W
29	PSARE29	汎用 PWM タイマチャンネル 2 セキュリティ属性 対象モジュール: GPT2 および MSTPCRE.MSTPE29 ビット 0: セキュア 1: 非セキュア	R/W
30	PSARE30	汎用 PWM タイマチャンネル 1 セキュリティ属性 対象モジュール: GPT1 および MSTPCRE.MSTPE30 ビット 0: セキュア 1: 非セキュア	R/W
31	PSARE31	汎用 PWM タイマチャンネル 0 セキュリティ属性 対象モジュール: GPT0、GPT_OPS および MSTPCRE.MSTPE31 ビット 0: セキュア 1: 非セキュア	R/W

注. S-TYPE-1, P-TYPE-1

PSARE レジスタは、各モジュールのセキュリティ属性およびモジュールストップコントロールレジスタの対応ビットを指定します。

37.8.5 MSSAR : モジュールストップセキュリティ属性レジスタ

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x14

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	MSSA R31	—	—	—	—	—	—	—	—	MSSA R22	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	MSSA R15	—	—	—	—	—	—	—	—	—	—	—	—	—	MSSA R1	MSSA R0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MSSAR0	SRAM0 クロックストップセキュリティ属性 対象モジュール: MSTPCRA.MSTPA0 ビット 0: セキュア 1: 非セキュア	R/W
1	MSSAR1	SRAM1 クロックストップセキュリティ属性 対象モジュール: MSTPCRA.MSTPA1 ビット 0: セキュア 1: 非セキュア	R/W
14:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	MSSAR15	スタンバイ RAM クロックストップセキュリティ属性 対象モジュール: MSTPCRA.MSTPA15 ビット 0: セキュア 1: 非セキュア	R/W
21:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
22	MSSAR22	DMAC/DTC クロックストップセキュリティ属性 対象モジュール: MSTPCRA.MSTPA22 ビット 0: セキュア 1: 非セキュア	R/W
30:23	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	MSSAR31	ELC クロックストップセキュリティ属性 対象モジュール: MSTPCRC.MSTPC14 ビット 0: セキュア 1: 非セキュア	R/W

注. S-TYPE-1, P-TYPE-1

MSSAR レジスタは、モジュールストップコントロールレジスタの対応ビットのセキュリティ属性を指定します。

37.8.6 PPARB : 周辺モジュール特権属性レジスタ B

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x1C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PPAR B31	PPAR B30	PPAR B29	PPAR B28	PPAR B27	—	—	—	—	PPAR B22	—	—	PPAR B19	PPAR B18	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PPAR B15	—	—	—	PPAR B11	—	PPAR B9	PPAR B8	—	—	—	PPAR B4	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
3:0	—	読むと1が読めます。書く場合、1としてください。	R/W
4	PPARB4	I3C バスインタフェース特権属性 対象モジュール: I3C および MSTPCRB.MSTPB4 ビット 0: 特権あり 1: 特権なし	R/W
7:5	—	読むと1が読めます。書く場合、1としてください。	R/W
8	PPARB8	I2C バスインタフェース 1 特権属性 対象モジュール: IIC1 および MSTPCRB.MSTPB8 ビット 0: 特権あり 1: 特権なし	R/W
9	PPARB9	I2C バスインタフェース 0 特権属性 対象モジュール: IIC0 および MSTPCRB.MSTPB9 ビット 0: 特権あり 1: 特権なし	R/W
10	—	読むと1が読めます。書く場合、1としてください。	R/W
11	PPARB11	ユニバーサルシリアルバス 2.0 FS インタフェース 0 特権属性 対象モジュール: USBFS0 および MSTPCRB.MSTPB11 ビット 0: 特権あり 1: 特権なし	R/W
14:12	—	読むと1が読めます。書く場合、1としてください。	R/W
15	PPARB15	ETHERC/EDMAC コントローラ特権属性 対象モジュール: ETHERC/EDMAC、MSTPCRB.MSTPB15 ビット、および PFENET.PHYMODE0 ビット 0: 特権あり 1: 特権なし	R/W
17:16	—	読むと1が読めます。書く場合、1としてください。	R/W
18	PPARB18	シリアルペリフェラルインタフェース 1 特権属性 対象モジュール: RSPI1 および MSTPCRB.MSTPB18 ビット 0: 特権あり 1: 特権なし	R/W
19	PPARB19	シリアルペリフェラルインタフェース 0 特権属性 対象モジュール: RSPI0 および MSTPCRB.MSTPB19 ビット 0: 特権あり 1: 特権なし	R/W
21:20	—	読むと1が読めます。書く場合、1としてください。	R/W
22	PPARB22	シリアルコミュニケーションインタフェース 9 特権属性 対象モジュール: SCI9 および MSTPCRB.MSTPB22 ビット 0: 特権あり 1: 特権なし	R/W
26:23	—	読むと1が読めます。書く場合、1としてください。	R/W

ビット	シンボル	機能	R/W
27	PPARB27	シリアルコミュニケーションインタフェース 4 特権属性 対象モジュール: SCI4 および MSTPCRB.MSTPB27 ビット 0: 特権あり 1: 特権なし	R/W
28	PPARB28	シリアルコミュニケーションインタフェース 3 特権属性 対象モジュール: SCI3 および MSTPCRB.MSTPB28 ビット 0: 特権あり 1: 特権なし	R/W
29	PPARB29	シリアルコミュニケーションインタフェース 2 特権属性 対象モジュール: SCI2 および MSTPCRB.MSTPB29 ビット 0: 特権あり 1: 特権なし	R/W
30	PPARB30	シリアルコミュニケーションインタフェース 1 特権属性 対象モジュール: SCI1 および MSTPCRB.MSTPB30 ビット 0: 特権あり 1: 特権なし	R/W
31	PPARB31	シリアルコミュニケーションインタフェース 0 特権属性 対象モジュール: SCI0 および MSTPCRB.MSTPB31 ビット 0: 特権あり 1: 特権なし	R/W

注. S-TYPE-2, P-TYPE-1

PPARB レジスタは、各モジュールの特権属性およびモジュールストップコントロールレジスタの対応ビットを指定します。

37.8.7 PPARC : 周辺モジュール特権属性レジスタ C

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x20

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PPAR C31	—	—	—	PPAR C27	PPAR C26	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	PPAR C13	PPAR C12	PPAR C11	—	—	—	—	—	—	—	—	—	PPAR C1	PPAR C0
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
0	PPARC0	クロック周波数精度測定回路特権属性 対象モジュール: CAC および MSTPCRC.MSTPC0 ビット 0: 特権あり 1: 特権なし	R/W
1	PPARC1	巡回冗長検査演算器特権属性 対象モジュール: CRC および MSTPCRC.MSTPC1 ビット 0: 特権あり 1: 特権なし	R/W
10:2	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
11	PPARC11	セキュアデジタルホスト IF 1 特権属性 対象モジュール: SDHI1 および MSTPCRC.MSTPC11 ビット 0: 特権あり 1: 特権なし	R/W

ビット	シンボル	機能	R/W
12	PPARC12	セキュアデジタルホスト IF 0 特権属性 対象モジュール: SDHI0 および MSTPCRC.MSTPC12 ビット 0: 特権あり 1: 特権なし	R/W
13	PPARC13	データ演算回路特権属性 対象モジュール: DOC および MSTPCRC.MSTPC13 ビット 0: 特権あり 1: 特権なし	R/W
25:14	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
26	PPARC26	Controller Area Network フレキシブルデータレート 1 特権属性 対象モジュール: CANFD1 および MSTPCRC.MSTPC26 ビット 0: 特権あり 1: 特権なし	R/W
27	PPARC27	Controller Area Network フレキシブルデータレート 0 特権属性 対象モジュール: CANFD0 および MSTPCRC.MSTPC27 ビット 0: 特権あり 1: 特権なし	R/W
30:28	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
31	PPARC31	RSIP-E51A 特権属性 対象モジュール: RSIP-E51A および MSTPCRC.MSTPC31 ビット 0: 特権あり 1: 特権なし	R/W

注. S-TYPE-2, P-TYPE-1

PPARC レジスタは、各モジュールの特権属性およびモジュールストップコントロールレジスタの対応ビットを指定します。

37.8.8 PPARD : 周辺モジュール特権属性レジスタ D

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x24

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	PPAR D28	PPAR D27	—	—	—	—	PPAR D22	—	PPAR D20	—	—	—	PPAR D16
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PPAR D15	PPAR D14	PPAR D13	PPAR D12	PPAR D11	—	—	—	—	—	PPAR D5	PPAR D4	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
3:0	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
4	PPARD4	非同期汎用タイマ 1 特権属性 対象モジュール: AGT1 および MSTPCRD.MSTPD4 ビット 0: 特権あり 1: 特権なし	R/W
5	PPARD5	非同期汎用タイマ 0 特権属性 対象モジュール: AGT0 および MSTPCRD.MSTPD5 ビット 0: 特権あり 1: 特権なし	R/W
10:6	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

ビット	シンボル	機能	R/W
11	PPARD11	GPT 用ポートアウトプットイネーブルグループ 3 特権属性 対象モジュール: POEG グループ D および MSTPCRD.MSTPD11 ビット 0: 特権あり 1: 特権なし	R/W
12	PPARD12	GPT 用ポートアウトプットイネーブルグループ 2 特権属性 対象モジュール: POEG グループ C および MSTPCRD.MSTPD12 ビット 0: 特権あり 1: 特権なし	R/W
13	PPARD13	GPT 用ポートアウトプットイネーブルグループ 1 特権属性 対象モジュール: POEG グループ B および MSTPCRD.MSTPD13 ビット 0: 特権あり 1: 特権なし	R/W
14	PPARD14	GPT 用ポートアウトプットイネーブルグループ 0 特権属性 対象モジュール: POEG グループ A および MSTPCRD.MSTPD14 ビット 0: 特権あり 1: 特権なし	R/W
15	PPARD15	12 ビット A/D 1 コンバータ特権性 対象モジュール: ADC12_1 および MSTPCRD.MSTPD15 ビット 0: 特権あり 1: 特権なし	R/W
16	PPARD16	12 ビット A/D 0 コンバータ特権性 対象モジュール: ADC12_0 および MSTPCRD.MSTPD16 ビット 0: 特権あり 1: 特権なし	R/W
19:17	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
20	PPARD20	12 ビット D/A コンバータ特権属性 対象モジュール: DAC12 および MSTPCRD.MSTPD20 ビット 0: 特権あり 1: 特権なし	R/W
21	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
22	PPARD22	温度センサ特権属性 対象モジュール: TSN および MSTPCRD.MSTPD22 ビット 0: 特権あり 1: 特権なし	R/W
26:23	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
27	PPARD27	高速アナログコンパレータ 1 特権属性 対象モジュール: ACMPHS1 および MSTPCRD.MSTPD27 ビット 0: 特権あり 1: 特権なし	R/W
28	PPARD28	高速アナログコンパレータ 0 特権属性 対象モジュール: ACMPHS0 および MSTPCRD.MSTPD28 ビット 0: 特権あり 1: 特権なし	R/W
31:29	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注. S-TYPE-2, P-TYPE-1

PPARD レジスタは、各モジュールの特権属性およびモジュールストップコントロールレジスタの対応ビットを指定します。

37.8.9 PPARE : 周辺モジュール特権属性レジスタ E

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x28

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PPAR E31	PPAR E30	PPAR E29	PPAR E28	PPAR E27	PPAR E26	PPAR E25	PPAR E24	PPAR E23	PPAR E22	PPAR E21	PPAR E20	PPAR E19	PPAR E18	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PPAR E9	PPAR E8	—	—	—	—	PPAR E3	PPAR E2	PPAR E1	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
0	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
1	PPARE1	WDT 特権属性 対象モジュール: WDT 0: 特権あり 1: 特権なし	R/W
2	PPARE2	IWDT 特権属性 対象モジュール: IWDT 0: 特権あり 1: 特権なし	R/W
3	PPARE3	リアルタイムクロック特権属性 対象モジュール: RTC 0: 特権あり 1: 特権なし	R/W
7:4	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
8	PPARE8	ULPT1 特権属性 対象モジュール: ULPT1 および MSTPCRE.MSTPE8 ビット 0: 特権あり 1: 特権なし	R/W
9	PPARE9	ULPT0 特権属性 対象モジュール: ULPT0 および MSTPCRE.MSTPE9 ビット 0: 特権あり 1: 特権なし	R/W
17:10	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
18	PPARE18	汎用 PWM タイマチャンネル 13 特権属性 対象モジュール: GPT13 および MSTPCRE.MSTPE18 ビット 0: 特権あり 1: 特権なし	R/W
19	PPARE19	汎用 PWM タイマチャンネル 12 特権属性 対象モジュール: GPT12 および MSTPCRE.MSTPE19 ビット 0: 特権あり 1: 特権なし	R/W
20	PPARE20	汎用 PWM タイマチャンネル 11 特権属性 対象モジュール: GPT11 および MSTPCRE.MSTPE20 ビット 0: 特権あり 1: 特権なし	R/W
21	PPARE21	汎用 PWM タイマチャンネル 10 特権属性 対象モジュール: GPT10 および MSTPCRE.MSTPE21 ビット 0: 特権あり 1: 特権なし	R/W

ビット	シンボル	機能	R/W
22	PPARE22	汎用 PWM タイマチャンネル 9 特権属性 対象モジュール: GPT9 および MSTPCRE.MSTPE22 ビット 0: 特権あり 1: 特権なし	R/W
23	PPARE23	汎用 PWM タイマチャンネル 8 特権属性 対象モジュール: GPT8 および MSTPCRE.MSTPE23 ビット 0: 特権あり 1: 特権なし	R/W
24	PPARE24	汎用 PWM タイマチャンネル 7 特権属性 対象モジュール: GPT7 および MSTPCRE.MSTPE24 ビット 0: 特権あり 1: 特権なし	R/W
25	PPARE25	汎用 PWM タイマチャンネル 6 特権属性 対象モジュール: GPT6 および MSTPCRE.MSTPE25 ビット 0: 特権あり 1: 特権なし	R/W
26	PPARE26	汎用 PWM タイマチャンネル 5 特権属性 対象モジュール: GPT5 および MSTPCRE.MSTPE26 ビット 0: 特権あり 1: 特権なし	R/W
27	PPARE27	汎用 PWM タイマチャンネル 4 特権属性 対象モジュール: GPT4 および MSTPCRE.MSTPE27 ビット 0: 特権あり 1: 特権なし	R/W
28	PPARE28	汎用 PWM タイマチャンネル 3 特権属性 対象モジュール: GPT3 および MSTPCRE.MSTPE28 ビット 0: 特権あり 1: 特権なし	R/W
29	PPARE29	汎用 PWM タイマチャンネル 2 特権属性 対象モジュール: GPT2 および MSTPCRE.MSTPE29 ビット 0: 特権あり 1: 特権なし	R/W
30	PPARE30	汎用 PWM タイマチャンネル 1 特権属性 対象モジュール: GPT1 および MSTPCRE.MSTPE30 ビット 0: 特権あり 1: 特権なし	R/W
31	PPARE31	汎用 PWM タイマチャンネル 0 特権属性 対象モジュール: GPT0 および MSTPCRE.MSTPE31 ビット 0: 特権あり 1: 特権なし	R/W

注. S-TYPE-2, P-TYPE-1

PPARE レジスタは、各モジュールの特権属性およびモジュールストップコントロールレジスタの対応ビットを指定します。

37.8.10 MSPAR : モジュールストップ特権属性レジスタ

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x2C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	MSPA R31	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
30:0	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
31	MSPAR31	ELC クロックストップ特権属性 対象モジュール: MSTPCRC.MSTPC14 ビット 0: 特権あり 1: 特権なし	R/W

注. S-TYPE-2, P-TYPE-1

MSPAR レジスタは、モジュールストップコントロールレジスタの対応ビットの特権属性を指定します。

37.8.11 CFSAMONA : コードフラッシュセキュリティ属性モニタレジスタ A

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x30

Bit position:	31	23	15	0
Bit field:	— — — — — — — —	CFS2[8:0]	— — — — — — — — — — — — — — — —	0
Value after reset:	0 0 0 0 0 0 0 0 0	(注1)(注1)(注1)(注1)(注1)(注1)(注1)(注1)	0 0	0

注 1. ブランク品の値は 0x1FF です。ユーザーがプログラムした値になります。

ビット	シンボル	機能	R/W
14:0	—	読むと 0 が読めます。	R
23:15	CFS2[8:0]	コードフラッシュセキュアエリア コードフラッシュのセキュア領域のエリアを示します。	R
31:24	—	読むと 0 が読めます。	R

注. S-TYPE-5, P-TYPE-5

37.8.12 DFSAMON : データフラッシュセキュリティ属性モニタレジスタ

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x34

Bit position:	31	15	10	0
Bit field:	— — — — — — — — — — — — — —	DFS[5:0]	— — — — — — — — — — — — — —	0
Value after reset:	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	(注1)(注1)(注1)(注1)(注1)(注1)	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0

注 1. ブランク品の値は 0x3F です。ユーザーがプログラムした値になります。

ビット	シンボル	機能	R/W
9:0	—	読むと 0 が読めます。	R
15:10	DFS[5:0]	データフラッシュセキュアエリア データフラッシュのセキュア領域のエリアを示します。	R
31:16	—	読むと 0 が読めます。	R

注. S-TYPE-5, P-TYPE-5

37.8.13 DLMMON : デバイスライフサイクル管理状態モニタレジスタ

Base address: PSCU = 0x4020_4000
PSCU_NS = 0x5020_4000

Offset address: 0x38

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	DLMMON[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	(注1)	(注1)	(注1)	(注1)

注 1. ブランク品の値は 0001b です。これらのビットは DLM ステータスに依存します。

ビット	シンボル	機能	R/W
3:0	DLMMON[3:0]	デバイスライフサイクル管理状態モニタ DLM ステータス値を示します。 0x0: 予約 0x1: CM 0x2: 予約 0x3: 予約 0x4: OEM 0x5: 予約 0x6: LCK_BOOT 0x7: RMA_REQ 0x8: RMA_ACK 0x9: RMA_RET その他: 予約	R
31:4	—	読むと 0 が読めます。	R

注. S-TYPE-5, P-TYPE-5

37.8.14 MSAOAD : マスタセキュリティ属性検出後動作レジスタ

Base address: BUS = 0x4000_3000

Offset address: 0x1010

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Bit field:	KEY[7:0]										—	—	—	—	—	—	—	OAD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	OAD	検出後の動作 0: NMI 1: リセット	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
15:8	KEY[7:0]	キーコード OAD ビットの書き込みを許可または禁止します。	W

注. S-TYPE-6, P-TYPE-2

OAD ビット (検出後の動作)

OAD ビットはアクセス違反が検出された時の動作を指定します。OAD = 0 の場合、エラー応答が返され、NMI が発生します。OAD = 1 の場合、リセット要求が発生します。OAD ビットへ書き込む際は、ハーフワードアクセスを使用して同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、OAD ビットへの書き込みを許可または禁止します。OAD ビットへ書き込む際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。この値を KEY[7:0] ビットに書き込まないと、OAD ビットは更新されません。

37.8.15 MSAPT : マスタセキュリティ属性保護レジスタ

Base address: BUS = 0x4000_3000

Offset address: 0x1014

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	KEY[7:0]										—	—	—	—	—	—	PROTECT
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: MSAOAD レジスタの書き込みは可能 1: MSAOAD レジスタの書き込み保護。読み出しは可能。	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード PROTECT ビットの書き込みを許可または禁止します。	W

注. S-TYPE-6, P-TYPE-2

PROTECT ビット (レジスタの保護)

PROTECT ビットは、保護する関連レジスタへの書き込みを許可または禁止します。

MSAPT.PROTECT は MSAOAD レジスタを制御します。

同時に PROTECT ビットを設定する際は、ハーフワードアクセスによって KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、PROTECT ビットへの書き込みを許可または禁止します。PROTECT ビットへ書き込む際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。この値を KEY[7:0] ビットに書き込まないと、PROTECT ビットは更新されません。

37.9 使用上の注意事項

37.9.1 セキュリティまたは特権ビットの書き込みタイミング

セキュリティビットまたは特権属性ビットを書き込むときは、書き込み値に合致するまでセキュリティまたは特権レジスタを読み出すことで、書き込みが完了していることを確認します。セキュリティまたは特権レジスタへの書き込みが完了するまで保護は有効になりません。

38. Renesas セキュア IP (RSIP-E51A)

38.1 概要

本セキュリティエンジンは、アクセスマネジメント回路、ストレージ領域、暗号／復号回路、および乱数生成回路から成る隔離されたサブシステムで構成されます。セキュリティエンジンは、RSIP ライブラリを組み合わせることで、盗聴を防止する「機密性」、情報の偽造を防止する「完全性」、成りすましを防止する「認証」を実現できます。

また、暗号、復号の処理に用いる鍵情報はセキュリティエンジン内だけに格納し、外部からの全アクセスを遮断可能なため、セキュリティエンジンによって、より強固なセキュリティシステムを実現できます。

表 38.1 にセキュリティエンジンの仕様を示します。図 38.1 にセキュリティエンジンのブロック図を示します。

表 38.1 セキュリティエンジンの仕様 (1/2)

項目	内容
アクセス制御	アクセスマネジメント回路 <ul style="list-style-type: none"> プログラムの改ざんや、CPU の暴走等によりセキュリティエンジンへの異常なアクセスが発生した場合、それ以降のアクセスを受け付けず、セキュリティエンジンからのデータ出力を停止
対称暗号	AES: NIST FIPS PUB 197 準拠 <ul style="list-style-type: none"> 鍵長：128 ビット、192 ビット、または 256 ビット データブロックサイズ：128 ビット AES は以下のブロック暗号モードをサポートしています。 <ul style="list-style-type: none"> ECB, CBC, CTR: NIST SP 800-38A 準拠 CCM: NIST SP 800-38C 準拠 GCM: NIST SP 800-38D 準拠 XTS: IEEE 1619-2007 準拠 AES は以下の認証アルゴリズムをサポートしています。 <ul style="list-style-type: none"> CMAC: NIST SP 800-38B 準拠 GMAC: NIST SP 800-38D 準拠 AES は CCM, GCM, XTS, CMAC, GMAC の 192 ビットの鍵サイズをサポートしていません。
乱数生成	128 ビット真性乱数生成回路
非対称暗号	RSA <ul style="list-style-type: none"> 演算可能ビットの最大数：4224 ビット 以下の鍵サイズをサポート：1024 ビット、2048 ビット、3072 ビット、4096 ビット 署名の生成、署名の検証、公開鍵の暗号化、秘密鍵の復号 ECC <ul style="list-style-type: none"> 演算可能ビットの最大数：576 ビット 曲線のサポート <ul style="list-style-type: none"> NIST P-192, P-224, P-256, P-384, P-521 Brainpool P256r1, P384r1, P512r1 Ed25519 secp256k1 署名の生成、署名の検証、鍵の生成
メッセージダイジェスト計算	HASH <ul style="list-style-type: none"> ブロックサイズ： <ul style="list-style-type: none"> 512 ビット (SHA-224, SHA-256) 1024 ビット (SHA-512/224, SHA-512/256, SHA-384, SHA-512) 鍵サイズ：512 ビット以下 HASH は以下のセキュアハッシュアルゴリズムをサポートしています。 <ul style="list-style-type: none"> SHA-224, SHA-256, SHA-512/224, SHA-512/256, SHA-384, SHA-512: FIPS PUB 180-4 準拠 HASH は以下のメッセージ認証アルゴリズムをサポートしています。 <ul style="list-style-type: none"> HMAC: FIPS PUB 198 準拠

表 38.1 セキュリティエンジンの仕様 (2/2)

項目	内容
ハードウェアユニーク鍵	<ul style="list-style-type: none"> 読み出し専用の 256 ビットハードウェアユニーク鍵 (HUK) は、セキュリティエンジンアクセス管理回路から専用バスを經由して排他的にアクセスできます。 鍵導出関数 (KDFs) は、ハードウェアユニーク鍵と鍵生成情報を組み合わせます。導出した鍵は、ユーザー鍵セキュアストレージ用に鍵ラッピングを実行します。 HUK の一意性は、本 MCU グループの別の個体への鍵の不正なクローン作成と不正なコピーを防止します。 HUK 自体は、ラッピングされた (暗号化され平文でない) フォーマット、隔離されたメモリ領域に格納されます。そのため、不正なアクセスやコピーから保護されます。
アプリケーション鍵の管理	<ul style="list-style-type: none"> ラップした鍵は、セキュリティエンジンの内部でのみ有効
ユニーク ID	<ul style="list-style-type: none"> 読み出し専用、128 ビットの MCU 個体固有 ID (ユニーク ID) をアクセス管理回路からアクセス可能 鍵導出関数 (KDFs) は、ユニーク ID と鍵生成情報を組み合わせます。このように導出された鍵は、セキュリティエンジンバウンダリ内部で HUK をアンラップするのに使用します。
OEM ブートローダーバージョン	<ul style="list-style-type: none"> セキュリティエンジンは OEM ブートローダーバージョン (OEM BL Ver.) を出力します。 フラッシュシーケンサは、OEM ブートローダーバージョンを使用してアンチロールバックカウンタ保護をサポートしており、セキュリティエンジンによって保護されています。
改ざん防止	SPA/DPA およびタイミング攻撃を含む、サイドチャネル攻撃に対する対策が使用可能
モジュールストップ機能	モジュールストップ状態に設定して消費電力の削減が可能
TrustZone フィルタ	セキュリティ属性とプリビレッジ属性を設定可能




図 38.1 セキュリティエンジンのブロック図

38.2 動作説明

38.2.1 対称暗号

図 38.2 にセキュリティエンジンに組み込まれた対称暗号の概念図を示します。

対称暗号は入力鍵情報を使用し、ハードウェアで平文を暗号文に、または暗号文を平文に変換します。

鍵データや暗号／復号処理の中間データがセキュリティエンジンの外部に漏出することなく、暗号／復号処理を完了することができます。暗号／復号処理は、セキュリティエンジンの内部の暗号／復号回路とストレージ領域で行われます。




図 38.2 対称暗号の概念図

38.2.2 非対称暗号

図 38.3 にセキュリティエンジンに組み込まれた非対称暗号の概念図を示します。

非対称暗号は入力鍵情報を使用し、平文を暗号文に、または暗号文を平文に変換し、署名を生成および検証します。

鍵データや暗号/復号処理の中間データがセキュリティエンジンの外部に漏出することなく、暗号/復号処理または署名の生成および検証を完了することができます。暗号/復号処理または署名の生成および検証は、セキュリティエンジンの内部の暗号回路とストレージ領域で行われます。




図 38.3 非対称暗号の概念図

38.2.3 ハッシュ生成部

図 38.4 にセキュリティエンジンに組み込まれたハッシュ生成部の概念図を示します。

ハッシュ生成部は入力鍵情報を使用し（ハッシュの計算に必要な場合）、メッセージダイジェストまたはタグを生成します。

鍵データやハッシュの計算処理の中間データがセキュリティエンジンの外部に漏出することなく、ハッシュの計算処理を完了することができます。ハッシュの計算処理は、セキュリティエンジンの内部のハッシュ回路とストレージ領域で行われます。




図 38.4 ハッシュ生成部の概念図

38.2.4 暗号/復号処理

暗号/復号処理は、以下の手順で行います。

1. セキュリティエンジンに鍵情報を入力します。
2. セキュリティエンジンに処理対象のデータを入力します。平文は暗号文に、暗号文は平文に変換されます。

3. 変換されたデータを読み出します。

暗号／復号回路は入力バッファと出力バッファを持っており、データの入出力と並行して暗号／復号処理を行うことができます。図 38.5 に暗号エンジンの処理タイミングを示します。




図 38.5 暗号／復号処理タイミング (AES)

38.3 使用上の注意事項

38.3.1 ソフトウェアスタンバイモード

セキュリティエンジンが処理を実行している途中でソフトウェアスタンバイモードに移した場合は、ソフトウェアスタンバイモード解除後に適正な処理を再開できません。そのため、ソフトウェアスタンバイモードへの移行は、セキュリティエンジンが動作していない状態で行ってください。

38.3.2 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、セキュリティエンジンの動作を無効または有効にすることができます。リセット後の初期状態で、セキュリティエンジンモジュールは停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。

38.3.3 SPA/DPA 保護

SPA/DPA 保護は暗号／復号処理を選択的に許可することができます。

38.3.4 開放処理における制限事項

セキュリティエンジンの API で開放処理 (R_RSIP_Open) を実行中は、以下の制限事項が適用されます。

- 使用可能な CPU の最高周波数は 240 MHz です。
- CPUCLK, ICLK, PCLK_n (n = A~E) の周波数を変更しないでください。
- MSTPCR_n レジスタ (n = A~E) の設定を変更しないでください。
- CPU スリープモード、CPU ディープスリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード 1/2/3 へ移行しないでください。

39. 12 ビット A/D コンバータ (ADC12)

39.1 概要

本 MCU は、逐次比較方式の 12 ビットの A/D コンバータ (ADC12) ユニットの内蔵しています。ユニット 0 では、変換には最大 12 チャンネルのアナログ入力を選択できます。ユニット 1 では、変換には最大 13 チャンネルのアナログ入力を選択できます。また、各ユニットに対して、温度センサ出力、内部基準電圧を選択できます。

A/D 変換精度には 12 ビット、10 ビット、8 ビット変換を選択でき、デジタル値の生成時に速度と分解能のバランスを最適化することができます。

ADC12 には次の動作モードがあります。

- 任意に選択したチャンネルのアナログ入力を、チャンネル番号の昇順に変換するシングルスキャンモード
- 選択したチャンネルのアナログ入力を、チャンネル番号の昇順に連続して変換する連続スキャンモード
- チャンネルのアナログ入力を任意に 2 つのグループ (グループ A とグループ B) に分け、グループ単位で選択したチャンネルのアナログ入力をチャンネル番号の昇順に変換するグループスキャンモード

グループスキャンモードでは、2 つのグループ (グループ A とグループ B) を選択します。各グループ (A、B) のスキャン開始条件を個別に選択し、各グループのスキャンを異なるタイミングで開始することができます。さらに、グループ A の優先制御動作を設定すると、ADC12 はグループ B の A/D 変換動作中にグループ A のスキャン開始を受け付けて、グループ B の A/D 変換動作を中断します。このようにして、グループ A の A/D 変換を優先的に開始することが可能です。

ダブルトリガモードは、任意に選択した 1 チャンネルのアナログ入力をシングルスキャンモードかグループスキャンモード (グループ A) で変換し、1 回目の A/D 変換開始トリガで変換したデータと 2 回目の A/D 変換開始トリガで変換したデータを別々のレジスタに格納 (A/D 変換データの 2 重化) します。

自己診断は、スキャンごとの最初に 1 回実施され、ADC12 で生成される 3 つの基準電圧値のうち 1 つを A/D 変換します。

温度センサ出力および内部基準電圧はチャンネルのアナログ入力として同時に選択可能です。最初の A/D 変換はチャンネルのアナログ入力に対して行われます。次の A/D 変換は温度センサ出力および内部基準電圧に対して行われます。

ADC12 はコンペア機能 (ウィンドウ A およびウィンドウ B) も搭載しています。コンペア機能は、ウィンドウ A およびウィンドウ B それぞれの上側基準値および下側基準値を指定し、選択したチャンネルの A/D 変換値が比較条件に一致すると割り込みを出力します。

A/D データ格納バッファは、A/D 変換データを順番に格納するための 16 個のバッファから構成されるリングバッファです。

表 39.1 に ADC12 の仕様を、表 39.2 にその機能一覧を示します。図 39.1 に ADC12 のブロック図を示します。表 39.3 に入出力端子を示します。

表 39.1 ADC12 の仕様 (1/3)

項目	内容
ユニット数	2 ユニット
入力チャンネル	最大 25 チャンネル (AN000~AN002, AN004~AN008, AN016~AN019, AN100~AN102, AN104~AN106, AN116~AN122)
アナログ機能	温度センサ出力、内部基準電圧
変換方式	逐次比較方式
分解能	12 ビット、10 ビット、8 ビット
変換時間	1 チャンネル当たり 0.4 μ s (12 ビット A/D 変換クロック PCLKC (ADCLK) が 60 MHz で動作時)
A/D 変換クロック	周辺モジュールクロック PCLKA と A/D 変換クロック PCLKC (ADCLK) を以下の分周比で設定可能 : PCLKA と PCLKC (ADCLK) の周波数比 = 1:1、2:1、4:1、8:1、1:2、1:4

表 39.1 ADC12 の仕様 (2/3)

項目	内容
データレジスタ(注1)	<ul style="list-style-type: none"> アナログ入力用 25 本 ダブルトリガモードでの A/D 変換データ 2 重化用 1 本 ダブルトリガモードでの拡張動作時の A/D 変換データ 2 重化用 2 本 温度センサ出力用 1 本 内部基準電圧用 1 本 自己診断用 1 本 A/D 変換結果を A/D データレジスタに格納 A/D 変換結果の 12 ビット、10 ビット、8 ビット精度出力対応 A/D 変換値加算モード (A/D 変換結果の加算値を変換精度ビット数+拡張ビット数で A/D データレジスタに格納) ダブルトリガモード (シングルスキャンとグループスキャンモードで選択可能): <ul style="list-style-type: none"> 選択した 1 つのチャンネルのアナログ入力の A/D 変換データを 1 回目は対象チャンネルのデータレジスタに格納、2 回目の A/D 変換データは 2 重化レジスタに格納 ダブルトリガモード拡張動作 (特定トリガで使用可能): <ul style="list-style-type: none"> 選択した 1 つのチャンネルのアナログ入力の A/D 変換データを関連するトリガに準備した 2 重化レジスタに格納
動作モード(注2)	<ul style="list-style-type: none"> シングルスキャンモード: <ul style="list-style-type: none"> 任意に選択したチャンネルのアナログ入力、温度センサ出力、内部基準電圧を 1 回のみ A/D 変換 連続スキャンモード: <ul style="list-style-type: none"> 任意に選択したチャンネルのアナログ入力、温度センサ出力、内部基準電圧を繰り返し A/D 変換 グループスキャンモード: <ul style="list-style-type: none"> 任意に選択したチャンネルのアナログ入力、温度センサ出力、および内部基準電圧をグループ A、B に分け、グループ単位で選択したアナログ入力を 1 回のみ A/D 変換 グループ A、グループ B は、各々のスキャン開始条件を選択することで、グループ A、グループ B の A/D 変換をそれぞれ異なるタイミングで開始することが可能 グループスキャンモード (グループ優先動作選択時): <ul style="list-style-type: none"> 低優先グループのスキャン中に優先グループのトリガがあった場合、低優先グループのスキャンを中断し、優先グループのスキャンを開始。優先順位は、グループ A (高) > グループ B (低)。 優先グループのスキャン終了後、低優先グループのスキャンを再実行 (再スキャン) する/しないを設定可能。また再スキャンは、選択チャンネルの最初からか、A/D 変換未終了のチャンネルからかを設定可能。
A/D 変換開始条件	<ul style="list-style-type: none"> ソフトウェアトリガ イベントリンクコントローラ (ELC) および GPT からの同期トリガ 外部トリガ ADTRG0 端子 (ユニット 0) および ADTRG1 端子 (ユニット 1) による非同期トリガ
機能	<ul style="list-style-type: none"> 専用サンプル&ホールド機能 (3 チャンネル (ユニット 0)、オプションの常時サンプリング設定可能) サンプリングステート数可変機能 A/D コンバータの自己診断機能 A/D 変換値加算モードと平均モードが選択可能 アナログ入力断線検出機能 (ディスチャージ機能およびプリチャージ機能) ダブルトリガモード (A/D 変換データ 2 重化機能) A/D データレジスタオートクリア機能 デジタルコンペア機能 (コンペアレジスタとデータレジスタの比較、データレジスタ間の比較) リングバッファ

表 39.1 ADC12 の仕様 (3/3)

項目	内容
割り込み要因	<ul style="list-style-type: none"> シングルスキャンモード (ダブルトリガモード非選択) では、1 回のスキャン終了で A/D スキャン終了割り込み要求 (ADC12i_ADI (i = 0, 1)) および ELC イベント信号 (ADC12i_ADI (i = 0, 1)) を発生 <ul style="list-style-type: none"> デジタルコンペア機能の比較条件成立で、コンペア割り込み要求 (ADC12i_CMPAI (i = 0, 1)/ADC12i_CMPBI (i = 0, 1)) を発生 デジタルコンペア機能の比較条件成立で、ウィンドウコンペア ELC イベント信号 (ADC12i_WCMPPM (i = 0, 1)) を発生 デジタルコンペア機能の比較条件不成立で、ウィンドウコンペア ELC イベント信号 (ADC12i_WCMPUM (i = 0, 1)) を発生 シングルスキャンモード (ダブルトリガモード選択) では、2 回のスキャン終了で A/D スキャン終了割り込み要求 (ADC12i_ADI (i = 0, 1)) および ELC イベント信号 (ADC12i_ADI (i = 0, 1)) を発生 連続スキャンモードでは、選択した全チャンネルのスキャン終了で A/D スキャン終了割り込み要求 (ADC12i_ADI (i = 0, 1)) および ELC イベント信号 (ADC12i_ADI (i = 0, 1)) を発生 グループスキャンモード (ダブルトリガモード非選択) では、グループ A のスキャン終了で A/D スキャン終了割り込み要求 (ADC12i_ADI (i = 0, 1)) および ELC イベント信号 (ADC12i_ADI (i = 0, 1)) を発生。グループ B のスキャン終了でグループ B の A/D スキャン終了割り込み要求 (ADC12i_GBADI (i = 0, 1)) を発生。 グループスキャンモード (ダブルトリガモード選択) では、2 回のグループ A のスキャン終了で A/D スキャン終了割り込み要求 (ADC12i_ADI (i = 0, 1)) および ELC イベント信号 (ADC12i_ADI (i = 0, 1)) を発生。グループ B のスキャン終了でグループ B の A/D スキャン終了割り込み要求 (ADC12i_GBADI (i = 0, 1)) を発生 ADC12i_ADI (i = 0, 1)、ADC12i_GBADI (i = 0, 1)、ADC12i_WCMPPM (i = 0, 1)、および ADC12i_WCMPUM (i = 0, 1) でデータトランスファコントローラ (DTC) を起動可能
ELC インタフェース	<ul style="list-style-type: none"> グループスキャンモードでグループ A のスキャン終了時にイベント発生 グループスキャンモードでグループ B のスキャン終了時にイベント発生 すべてのスキャン終了時にイベント発生 ELC からのトリガでスキャン開始可能 シングルスキャンモードでのコンペア機能ウィンドウの条件に応じてイベント発生
基準電圧	<ul style="list-style-type: none"> ユニット 0: <ul style="list-style-type: none"> VREFH0 はアナログ基準電圧 VREFL0 はアナログ基準グラウンド ユニット 1: <ul style="list-style-type: none"> VREFH はアナログ基準電圧 VREFL はアナログ基準グラウンド
アナログチャンネル入力 SA 判定機能	<p>アナログの入力チャンネルは、ADC12n (n = 0, 1) のセキュリティ属性が PORT (PmSAR) のセキュリティ属性に一致する場合のみ有効です。 ADC12n (n = 0, 1) のセキュリティ属性と PORT のセキュリティ属性が不一致の場合、ADC 入力チャンネルの変換は予期しない結果になります。 内部基準電圧、温度センサ出力、にはセキュリティ属性判定機能はありません。</p>
モジュールストップ機能	各ユニットに対して消費電力低減のためにモジュールストップ状態を設定可能(注3)
TrustZone フィルタ	各ユニットに対してセキュリティ属性とプリビレッジ属性を設定可能

注 1. A/D 変換精度を変えた場合、A/D 変換時間も変わります。詳細は、「39.3.6. アナログ入力のサンプリング時間とスキャン変換時間」を参照してください。

注 2. 温度センサ出力、内部基準電圧を選択している場合は連続スキャンモードやグループスキャンモードを使用しないでください。

注 3. 詳細は、「10. 低消費電力モード」を参照してください。

表 39.2 ADC12 の機能一覧 (1/2)

項目	機能
アナログ入力チャンネル	AN000~AN002, AN004~AN008, AN016~AN019 (ユニット 0)、AN100~AN102, AN104~AN106, AN116~AN122 (ユニット 1) 内部基準電圧 温度センサ出力

表 39.2 ADC12 の機能一覧 (2/2)

項目			機能
A/D 変換開始条件	ソフトウェア	ソフトウェアトリガ	許可
	非同期トリガ (外部トリガ)	トリガ入力端子	ADTRGn (n = 0, 1)
	同期トリガ (ELC からのトリガ)	ELC トリガ	ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1)、ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1)
GPT トリガ		GTCIADAm, GTCIADBm (ユニット 0) (m = 0~3) GTCIADAn, GTCIADBn ユニット 1) (n = 4~7)	
チャンネル専用サンプル&ホールド機能の対象チャンネル			AN000~AN002 (ユニット 0)
割り込み			ADC12i_ADI (i = 0, 1) ADC12i_GBADI (i = 0, 1) ADC12i_CMPAI (i = 0, 1) ADC12i_CMPBI (i = 0, 1)
ELC への出力			ADC12i_ADI (i = 0, 1) ADC12i_WCMPM (i = 0, 1) ADC12i_WCMPUM (i = 0, 1)
モジュールストップ機能の設定(注1)(注2)			MSTPCRD.MSTPD16 ビット (ユニット 0)、 MSTPCRD.MSTPD15 ビット (ユニット 1)

注 1. 詳細は、「10. 低消費電力モード」を参照してください。

注 2. モジュールストップ状態の解除後に A/D 変換を開始するのに、1 μs 以上待機します。




図 39.1 ADC12 ブロック図 (ユニット 0)




図 39.2 ADC12 のブロック図 (ユニット 1)

表 39.3 に ADC12 の入出力端子の一覧を示します。

表 39.3 ADC12 の入出力端子 (ユニット 0)

端子名	入出力	機能
AVCC0	入力	アナログ部の電源端子 (ADC12/DAC12 を使用しないときは VCC に接続してください)
AVSS0	入力	アナログ部の電源グランド端子 (ADC12/DAC12 を使用しないときは VSS に接続してください)
VREFH0	入力	アナログ基準電圧端子
VREFL0	入力	アナログ基準グランド端子
AN000~AN002, AN004~AN008, AN016~AN019	入力	アナログ入力端子 0~2, 4~8, 16~19
ADTRG0	入力	A/D 変換開始のための外部トリガ入力端子

表 39.4 ADC12 の入出力端子 (ユニット 1)

端子名	入出力	機能
AVCC0	入力	アナログ部の電源端子
AVSS0	入力	アナログ部の電源グランド端子
VREFH	入力	アナログ基準電圧端子
VREFL	入力	アナログ基準グランド端子
AN100~AN102, AN104~AN106, AN116~AN122	入力	アナログ入力端子 0~2, 4~6, 16~22
ADTRG1	入力	A/D 変換開始のための外部トリガ入力端子

39.2 レジスタの説明

39.2.1 ADDRn : A/D データレジスタ n

Base address: $ADC12m = 0x4033_2000 + 0x0200 \times m$ ($m = 0, 1$)
 $ADC12m_NS = 0x5033_2000 + 0x0200 \times m$ ($m = 0, 1$)

Offset address: $0x020 + 0x2 \times n$ ($n = 0\sim 2, 4\sim 8, 16\sim 19, m = 0$)
 $0x020 + 0x2 \times n$ ($n = 0\sim 2, 4\sim 6, 16\sim 22, m = 1$)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ADDR [15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	ADDR [15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 39.5 と表 39.6 を参照してください。	R

注. S-TYPE-3、P-TYPE-3

ADDRn レジスタは、A/D 変換結果を格納する 16 ビットの読み出し専用レジスタです。

これらの A/D データレジスタは、下記の条件によりデータフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (左詰めまたは右詰め)
- A/D 変換精度選択ビット (ADCER.ADPRC[1:0]) の設定値 (12 ビット、10 ビット、8 ビットから選択可能)
- 加算/平均回数選択ビット (ADADC.ADC[2:0]) の設定値 (1、2、3、4、または 16 回加算)
- 平均モード有効ビット (ADADC.AVEE) の設定値 (加算または平均)

本節では異なるモードにおけるこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算/平均モードを非選択とした場合

12 ビット精度でのビット割り当ての例を表 39.5 に示します。

表 39.5 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めます。				変換値 11~0: 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0: 12 ビット A/D 変換値												読むと 0 が読めます。			

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタは特定チャンネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビット、10 ビット、8 ビットビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタは同一チャンネルの A/D 変換値を加算した値を示します。A/D 変換結果は、変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

12 ビット精度でのビット割り当ての例を表 39.6 に示します。

表 39.6 A/D 変換値加算モードを選択した場合の 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	16 回変換を指定した場合		加算結果 15~0: 16 ビット A/D 変換結果の合計													
	変換回数が 1、2、3、または 4 回の場合		読むと 0 が読めません。	加算結果 13~0: 14 ビット A/D 変換値加算結果												
12 ビット精度の左詰めデータ	変換回数 1、2、3、または 4 回が選択された場合		加算結果 15~0: 16 ビット A/D 変換結果の合計													
	変換回数 16 回が選択された場合		加算結果 13~0: 14 ビット A/D 変換値加算結果													読むと 0 が読めません。

39.2.2 ADDBLDR : A/D データ 2 重化レジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x018

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: ADDBLDR [15:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	ADDBLDR [15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 39.7 と表 39.8 を参照してください。	R

注. S-TYPE-3、P-TYPE-3

ADDBLDR レジスタは、ダブルトリガモード選択時の 2 回目のトリガによって A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。

これらの A/D データレジスタは、下記の条件によりデータフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (左詰めまたは右詰め)
- A/D 変換精度選択ビット (ADCER.ADPRC[1:0]) の設定値 (12 ビット、10 ビット、8 ビットから選択可能)
- 加算/平均回数選択ビット (ADADC.ADC[2:0]) の設定値 (1、2、3、4、または 16 回加算)
- 平均モード有効ビット (ADADC.AVEE) の設定値 (加算または平均)

本節では異なるモードにおけるこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算/平均モードを非選択とした場合

12 ビット精度でのビット割り当ての例を表 39.7 に示します。

表 39.7 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めません。				変換値 11~0: 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0: 12 ビット A/D 変換値												読むと 0 が読めません。			

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタは特定チャンネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビット、10 ビット、8 ビットビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタは同一チャンネルの A/D 変換値を加算した値を示します。A/D 変換結果は、変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

12 ビット精度でのビット割り当ての例を表 39.8 に示します。

表 39.8 A/D 変換値加算モードを選択した場合の 12 ビット精度でのビット割り当ての例

精度		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	16 回変換を指定した場合	加算結果 15~0: 16 ビット A/D 変換結果の合計															
	変換回数が 1、2、3、または 4 回の場合	読むと 0 が読めます。		加算結果 13~0: 14 ビット A/D 変換値加算結果													
12 ビット精度の左詰めデータ	変換回数 1、2、3、または 4 回が選択された場合	加算結果 15~0: 16 ビット A/D 変換結果の合計															
	変換回数 16 回が選択された場合	加算結果 13~0: 14 ビット A/D 変換値加算結果														読むと 0 が読めます。	

39.2.3 ADDBLDRn : A/DA データ 2 重化レジスタ n (n = A, B)

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x084 (n = A)
0x086 (n = B)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: ADDBLDR [15:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	ADDBLDR [15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 39.9 と表 39.10 を参照してください。	R

注 S-TYPE-3、P-TYPE-3

ADDBLDRn レジスタは、ダブルトリガモード選択時の拡張動作中のトリガ種別によって A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。

これらの A/D データレジスタは、下記の条件によりデータフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (左詰めまたは右詰め)
- A/D 変換精度選択ビット (ADCER.ADPRC[1:0]) の設定値 (12 ビット、10 ビット、8 ビットから選択可能)
- 加算/平均回数選択ビット (ADADC.ADC[2:0]) の設定値 (1、2、3、4、または 16 回加算)
- 平均モード有効ビット (ADADC.AVEE) の設定値 (加算または平均)

本節では異なるモードにおけるこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算/平均モードを非選択とした場合

12 ビット精度でのビット割り当ての例を表 39.9 に示します。

表 39.9 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めます。				変換値 11~0: 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0: 12 ビット A/D 変換値												読むと 0 が読めます。			

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタは特定チャンネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビット、10 ビット、8 ビットビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタは同一チャンネルの A/D 変換値を加算した値を示します。A/D 変換結果は、変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

12 ビット精度でのビット割り当ての例を表 39.10 に示します。

表 39.10 A/D 変換値加算モードを選択した場合の 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	16 回変換を指定した場合		加算結果 15~0: 16 ビット A/D 変換結果の合計													
	変換回数が 1、2、3、または 4 回の場合		読むと 0 が読めます。		加算結果 13~0: 14 ビット A/D 変換値加算結果											
12 ビット精度の左詰めデータ	変換回数 1、2、3、または 4 回が選択された場合		加算結果 15~0: 16 ビット A/D 変換結果の合計													
	変換回数 16 回が選択された場合		加算結果 13~0: 14 ビット A/D 変換値加算結果													読むと 0 が読めます。

39.2.4 ADTSDR : A/D 温度センサデータレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x01A

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: ADTSDR [15:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	ADTSDR [15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 39.11 と表 39.12 を参照してください。	R

注. S-TYPE-3、P-TYPE-3

ADTSDR レジスタは、温度センサ出力を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。

これらの A/D データレジスタは、下記の条件によりデータフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (左詰めまたは右詰め)
- A/D 変換精度選択ビット (ADCER.ADPRC[1:0]) の設定値 (12 ビット、10 ビット、8 ビットから選択可能)
- 加算/平均回数選択ビット (ADADC.ADC[2:0]) の設定値 (1、2、3、4、または 16 回加算)
- 平均モード有効ビット (ADADC.AVEE) の設定値 (加算または平均)

本節では異なるモードにおけるこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算/平均モードを非選択とした場合

12 ビット精度でのビット割り当ての例を表 39.11 に示します。

表 39.11 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めます。				変換値 11~0: 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0: 12 ビット A/D 変換値												読むと 0 が読めます。			

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタは特定チャンネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビット、10 ビット、8 ビットビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタは同一チャンネルの A/D 変換値を加算した値を示します。A/D 変換結果は、変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

12 ビット精度でのビット割り当ての例を表 39.12 に示します。

表 39.12 A/D 変換値加算モードを選択した場合の 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	16 回変換を指定した場合		加算結果 15~0: 16 ビット A/D 変換結果の合計													
	変換回数が 1、2、3、または 4 回の場合		読むと 0 が読めます。		加算結果 13~0: 14 ビット A/D 変換値加算結果											
12 ビット精度の左詰めデータ	変換回数 1、2、3、または 4 回が選択された場合		加算結果 15~0: 16 ビット A/D 変換結果の合計													
	変換回数 16 回が選択された場合		加算結果 13~0: 14 ビット A/D 変換値加算結果													読むと 0 が読めます。

39.2.5 ADOCDR : A/D 内部基準電圧データレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x01C

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: ADOCDR [15:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	ADOCDR [15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 39.13 と表 39.14 を参照してください。	R

注: S-TYPE-3、P-TYPE-3

ADOCDR レジスタは、内部基準電圧を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。これらの A/D データレジスタは、下記の条件によりデータフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (左詰めまたは右詰め)
- A/D 変換精度選択ビット (ADCER.ADPRC[1:0]) の設定値 (12 ビット、10 ビット、8 ビットから選択可能)
- 加算/平均回数選択ビット (ADADC.ADC[2:0]) の設定値 (1、2、3、4、または 16 回加算)
- 平均モード有効ビット (ADADC.AVEE) の設定値 (加算または平均)

本節では異なるモードにおけるこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算/平均モードを非選択とした場合

12 ビット精度でのビット割り当ての例を表 39.13 に示します。

表 39.13 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めます。				変換値 11~0: 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0: 12 ビット A/D 変換値												読むと 0 が読めます。			

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタは特定チャンネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビット、10 ビット、8 ビットビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタは同一チャンネルの A/D 変換値を加算した値を示します。A/D 変換結果は、変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

12 ビット精度でのビット割り当ての例を表 39.14 に示します。

表 39.14 A/D 変換値加算モードを選択した場合の 12 ビット精度でのビット割り当ての例

精度		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	16 回変換を指定した場合	加算結果 15~0: 16 ビット A/D 変換結果の合計															
	変換回数が 1、2、3、または 4 回の場合	読むと 0 が読めません。		加算結果 13~0: 14 ビット A/D 変換値加算結果													
12 ビット精度の左詰めデータ	変換回数 1、2、3、または 4 回が選択された場合	加算結果 15~0: 16 ビット A/D 変換結果の合計															
	変換回数 16 回が選択された場合	加算結果 13~0: 14 ビット A/D 変換値加算結果															読むと 0 が読めません。

39.2.6 ADRD : A/D 自己診断データレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x01E



ビット	シンボル	機能	R/W
11:0	AD[11:0]	変換値 11~0 12 ビット A/D 変換値	R
13:12	—	読むと 0 が読めます。	R
15:14	DIAGST[1:0]	自己診断ステータス 自己診断の詳細については、「39.2.15. ADCER : A/D コントロール拡張レジスタ」を参照してください。 0 0: パワーオン後に自己診断を実行していないことを示す 0 1: 0 V の電圧値の自己診断を実行したことを示す 1 0: 基準電圧(注1) × 1/2 の電圧値の自己診断を実行したことを示す 1 1: 基準電圧(注1)の自己診断を実行したことを示す	R

注. S-TYPE-3、P-TYPE-3

注. 12 ビット精度の右詰めデータのビット配置例を示します。

注 1. 基準電圧は VREFH0 (ユニット 0) および VREFH (ユニット 1) になります。

ADRD レジスタは、ADC12 の自己診断により A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。A/D 変換値を示す AD[11:0] ビットに加えて、自己診断ステータスビット (DIAGST[1:0]) が付加されます。

本レジスタのデータフォーマットは、A/D データレジスタフォーマットおよび A/D 変換精度の設定により決定されます。

A/D 自己診断機能には A/D 変換加算モードと A/D 変換平均モードを適用することはできません。自己診断の詳細については、「39.2.15. ADCER : A/D コントロール拡張レジスタ」を参照してください。

以下では、各条件のデータフォーマットについて説明します。本節のビット配置図とビット仕様表は、12 ビット精度の左詰めデータおよび右詰めデータのビット配置例を示します。

表 39.15 各精度における右詰め時のビット配置

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	DIAGST[1:0]		—		AD[11:0]											

表 39.16 各精度における左詰め時のビット配置

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の左詰めデータ	AD[11:0]												—	DIAGST[1:0]		

39.2.7 ADCSR : A/D コントロールレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x000

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	ADST	ADCS[1:0]	—	—	—	TRGE	EXTRG	DBLE	GBADIE	—	DBLANS[4:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	DBLANS[4:0]	ダブルトリガ対象チャンネル選択 ダブルトリガ対象のアナログ入力を 1 チャンネル選択します。ダブルトリガモード選択時のみ有効です。	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	GBADIE	グループ B スキャン終了割り込みおよび ELC イベント許可 グループ B のスキャンは、グループスキャンモードでのみ実行できます。 0: グループ B のスキャン終了後に ADC12i_GBADI (i = 0, 1) 割り込み発生を禁止 1: グループ B のスキャン終了後に ADC12i_GBADI (i = 0, 1) 割り込み発生を許可	R/W
7	DBLE	ダブルトリガモード選択 0: ダブルトリガモード非選択 1: ダブルトリガモード選択	R/W
8	EXTRG	トリガ選択(注1) 0: 同期トリガ (GPT, ELC) により A/D 変換開始 1: 非同期トリガ (ADTRGn(注2)) により A/D 変換開始	R/W
9	TRGE	トリガ開始許可 0: 同期、非同期トリガによる A/D 変換の開始を禁止 1: 同期、非同期トリガによる A/D 変換の開始を許可	R/W
12:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14:13	ADCS[1:0]	スキャンモード選択 00: シングルスキャンモード 01: グループスキャンモード 10: 連続スキャンモード 11: 設定禁止	R/W
15	ADST	A/D 変換スタート 0: A/D 変換停止 1: A/D 変換開始	R/W

注. S-TYPE-3, P-TYPE-3

注 1. 外部端子 (非同期トリガ) で A/D 変換を起動する方法:

外部端子 (ADTRGn) に High を入力した状態で、ADCSR.TRGE ビットおよび ADCSR.EXTRG ビットを 1 にし、ADTRGn 端子から Low を入力します。ADTRGn の立ち下がりエッジを検出し、スキャン変換を開始します。Low 入力のパルス幅は、PCLKA1.5 クロック以上が必要です。

注 2. n = 0 (ユニット 0)、1 (ユニット 1)

ADCSR レジスタは、ダブルトリガモードの設定、A/D 変換起動トリガの設定、スキャン終了割り込み許可/禁止、スキャンモードの選択、A/D 変換の開始/停止を行うレジスタです。

DBLANS[4:0]ビット (ダブルトリガ対象チャンネル選択)

DBLANS[4:0]ビットは、ダブルトリガモードで A/D 変換データを 2 重化する 1 チャンネルを選択します。これは、2 重化するチャンネル番号のバイナリ値を設定することで選択できます。DBLANS[4:0]ビットで選択したチャンネル

のアナログ入力を、1 回目の A/D 変換開始トリガで変換した結果が A/D データレジスタ y に格納され、2 回目の A/D 変換開始トリガで変換した結果が A/D データ 2 重化レジスタに格納されます。

ダブルトリガモードを選択した場合は、ADANSA0 および ADANSA1 レジスタで選択したチャンネルの選択は無効になり、DBLANS[4:0]ビットで選択した 1 チャンネルが A/D 変換を行うチャンネルとなります。

グループスキャンモードでダブルトリガモードを使用する場合、ダブルトリガ制御はグループ A のみに適用され、グループ B には適用されません。

また、ダブルトリガモードでは、複数チャンネルのアナログ入力、温度センサ出力、内部基準電圧はグループ A には選択できませんが、グループ B には選択できます。

DBLANS[4:0]ビットの設定は、ADST ビットが 0 のときのみ行ってください。DBLANS[4:0]ビットの設定を ADST ビットへの 1 書き込みと同時に行わないでください。

ダブルトリガモード時に A/D 変換値加算/平均モードに遷移するには、DBLANS[4:0]ビットで選択したチャンネルと同じチャンネルを ADADS0、ADADS1 レジスタに設定してください。

ダブルトリガモードでは、自己診断機能からの A/D 変換データ、温度センサ出力、および内部基準電圧を使用できません。

GBADIE ビット (グループ B スキャン終了割り込みおよび ELC イベント許可)

GBADIE ビットはグループスキャンモードでのグループ B のスキャン終了割り込み (ADC12i_GBADI (i=0, 1)) の発生を許可/禁止します。

DBLE ビット (ダブルトリガモード選択)

DBLE ビットは、ダブルトリガモードの選択/非選択を指定します。ダブルトリガモードは、ADSTRGR.TRSA[5:0]ビットで選択された同期トリガ (GPT, ELC) のみで動作できます。

ダブルトリガは以下のように動作します。

- 1 回目の変換終了時は ADC12i_ADI (i=0, 1)割り込みを出力せず、2 回目の変換終了時に出力します。
- 1 回目のトリガで開始した 2 重化チャンネル (DBLANS[4:0]で選択) の A/D 変換結果は、A/D データレジスタ y に格納され、2 回目のトリガで開始した変換結果は、A/D データ 2 重化レジスタに格納されます。

DBLE ビットが設定 (ダブルトリガモードを選択) されている場合、ADANSA0 および ADANSA1 レジスタで指定したチャンネルは無効です。DBLE を 0 にすると、ダブルトリガモードは非選択となります。DBLE ビットを再度 1 にすると、ダブルトリガモードの動作は、1.と 2.に示される最初のトリガによる最初のスキャンと同様になります。

ダブルトリガモードは、連続スキャンモードで選択しないでください。グループスキャンモードでダブルトリガモードを使用する場合は、温度センサ出力 A/D 変換と内部基準電圧 A/D 変換をグループ A に選択しないでください。ダブルトリガモードでは、ソフトウェアトリガを使用できません。DBLE ビットの設定は、ADST ビットを 0 にしてから行ってください。DBLE ビットの設定を ADST ビットへの 1 書き込みと同時に行わないでください。

EXTRG ビット (トリガ選択)

EXTRG ビットは、A/D 変換を開始するトリガを同期トリガにするか、非同期トリガにするかを選択します。

グループスキャンモードでは、グループ A の選択トリガに対して本ビットの設定が有効です。グループ B は、本ビットの設定によらず、選択した同期トリガで A/D 変換を開始します。

TRGE ビット (トリガ開始許可)

TRGE ビットは、同期トリガ、非同期トリガによる A/D 変換の起動を許可または禁止します。グループスキャンモード時は本ビットを 1 にしてください。

ADCS[1:0]ビット (スキャンモード選択)

ADCS[1:0]ビットは、スキャン変換モードを選択します。

シングルスキャンモードでは、ADANSA0、ADANSA1 レジスタで選択したチャンネルのアナログ入力をチャンネル番号の昇順で A/D 変換を実施します。選択したすべてのチャンネルの A/D 変換が終了するとスキャン変換を停止します。

連続スキャンモードでは、ADCSR.ADST ビットが 1 のとき、ADANSA0、ADANSA1 レジスタで選択したチャンネルのアナログ入力をチャンネル番号の昇順で A/D 変換を実施します。選択したすべてのチャンネルの A/D 変換が終了すると最初のチャンネルに戻り A/D 変換を継続します。連続スキャン中に ADCSR.ADST ビットを 0 にすると、スキャン中でも A/D 変換を停止します。

グループスキャンモード時：

- ADSTRGR.TRSA[5:0] ビットで選択された同期トリガ (GPT, ELC) で、グループ A のスキャンを開始します。ADANSA0、ADANSA1 レジスタで選択されたチャンネルのアナログ入力 (グループ A) をチャンネル番号の昇順で A/D 変換します。選択したすべてのチャンネルの A/D 変換が終了すると A/D 変換を停止します。
- ADSTRGR.TRSB[5:0] ビットで選択された同期トリガ (GPT, ELC) で、グループ B のスキャンを開始します。ADANSB0、ADANSB1 レジスタで選択されたチャンネルのアナログ入力 (グループ B) をチャンネル番号の昇順で A/D 変換します。選択したすべてのチャンネルの A/D 変換が終了すると A/D 変換を停止します。

このとき、グループ A 側とグループ B 側の変換が同時に発生した場合、変換は別々に制御することができません。この場合は、A/D グループスキャン優先コントロールレジスタのグループ A 優先コントロール設定ビット (ADGSPCR.PGS) を 1 にして、変換優先順位をグループ A 側に設定してください。

グループスキャンモードでは、グループ A、グループ B に異なるチャンネルとトリガを選択してください。

ADCS[1:0] ビットの設定は、ADST ビットが 0 のときのみ行ってください。ADCS[1:0] ビットの設定を ADST ビットへの 1 書き込みと同時に実行しないでください。

表 39.17 スキャンモードおよびダブルトリガモードの設定による A/D 変換の選択対象

スキャンモード設定	ダブルトリガモード設定	A/D 変換対象				
		自己診断	アナログ入力 (グループ A)	アナログ入力 (グループ B)	温度センサ出力	内部基準電圧
シングルスキャン	DBLE = 0	✓	✓	—	✓	✓
	DBLE = 1	—	✓ (1 ch のみ)	—	—	—
連続スキャン	DBLE = 0	✓	✓	—	✓	✓
	DBLE = 1	—	—	—	—	—
グループスキャン	DBLE = 0	✓	✓	✓	✓	✓
	DBLE = 1	—	✓ (1 ch のみ)	✓	✓	✓

注. ✓：選択可能、—：選択不可能

ADST ビット (A/D 変換スタート)

ADST ビットは、A/D 変換の開始/停止を制御します。ADST ビットを 1 にする前に、A/D 変換クロック、変換モード、変換対象アナログ入力の設定を行ってください。

[1 になる条件]

- 1 を書いたとき
- ADCSR.EXTRG ビットを 0、ADCSR.TRGE ビットを 1 にし、ADSTRGR.TRSA[5:0] ビットで選択した同期トリガ (GPT, ELC) を検出したとき
- グループスキャンモードで ADCSR.TRGE ビットを 1 にし、ADSTRGR.TRSA[5:0] ビットで選択した同期トリガ (GPT, ELC) を検出したとき
- ADCSR.TRGE ビットと ADCSR.EXTRG ビットを 1、ADSTRGR.TRSA[5:0] ビットを 0x00 にし、非同期トリガを検出したとき
- グループ優先動作モード有効時 (ADCSR.ADCS[1:0] = 01b かつ ADGSPCR.PGS = 1) に、ADGSPCR.GBRP ビットを 1 に設定し、最も優先度の低いグループの A/D 変換を開始したとき

[0 になる条件]

- 0 を書いたとき
- シングルスキャンモードで、選択したすべてのチャンネル、温度センサ出力、内部基準電圧の A/D 変換が完了したとき
- グループスキャンモードでグループ A のスキャンが終了したとき

- グループスキャンモードでグループ B のスキャンが終了したとき
- グループ優先動作モード有効時 (ADCSR.ADCS[1:0] = 01b かつ ADGSPCR.PGS = 1) に、ADGSPCR.GBRSCN ビットを 1 に設定し、トリガにより開始した最も優先度の低いグループの A/D 変換が終了したとき

注. グループ優先動作モード有効時 (ADCSR.ADCS[1:0] = 01b かつ ADGSPCR.PGS = 1)、ADST ビットを 1 にしないでください。

注. グループ優先動作モード有効時 (ADCSR.ADCS[1:0] = 01b かつ ADGSPCR.PGS = 1)、かつ ADGSPCR.GBRP = 1 のとき、ADST ビットを 0 にしないでください。A/D 変換を強制停止させる場合、ADST ビットのクリア手順に従ってください。

39.2.8 ADANSA0 : A/D チャネル選択レジスタ A0

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x004

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ANSA 15	ANSA 14	ANSA 13	ANSA 12	ANSA 11	ANSA 10	ANSA 09	ANSA 08	ANSA 07	ANSA 06	ANSA 05	ANSA 04	ANSA 03	ANSA 02	ANSA 01	ANSA 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	ANSA15~ ANSA00 ^(注1)	A/D 変換チャネル選択 ビット 15 (ANSA15) は ANm15 に対応し、ビット 0 (ANSA00) は ANm00 に対応します。 0: 対応する入力チャネルを非選択 1: 対応する入力チャネルを選択	R/W

注. S-TYPE-3、P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 00~02、04~08 (ユニット 0)、00~02、04~06 (ユニット 1) が使用可能です。

ADANSA0 レジスタは A/D 変換を行うアナログ入力チャネルを選択します。グループスキャンモードでは、本レジスタはグループ A チャネルを選択します。

ADANSA0 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ANSAn ビット (A/D 変換チャネル選択)

ADANSA0 レジスタは A/D 変換を行うアナログ入力チャネルの組み合わせを選択します。チャネルおよびチャネル数は任意に設定可能です。

ダブルトリガモード時は、ADANSA0 レジスタで選択したチャネルは無効となり、代わりに ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルがグループ A の選択チャネルとなります。

また、グループスキャンモード選択時は、A/D チャネル選択レジスタ B0 (ADANSB0)、および A/D チャネル選択レジスタ B1 (ADANSB1) で指定したチャネルを選択しないでください。

ADC12n (n = 0, 1) と PORT の間のセキュリティ属性機能変換結果の詳細については、「[39.3.12. ADCn \(n = 0, 1\) と PORT \(PmSAR \(m = 0~9, A, B\)\) 間のセキュリティ属性](#)」を参照してください。

39.2.9 ADANSA1 : A/D チャネル選択レジスタ A1

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x006

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ANSA 31	ANSA 30	ANSA 29	ANSA 28	ANSA 27	ANSA 26	ANSA 25	ANSA 24	ANSA 23	ANSA 22	ANSA 21	ANSA 20	ANSA 19	ANSA 18	ANSA 17	ANSA 16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	ANSA31~ ANSA16(注1)	A/D 変換チャンネル選択 ビット 15 (ANSA31) は ANm31 に、ビット 0 (ANSA16) は ANm16 に対応します。 0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W

注. S-TYPE-3、P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 16~19 (ユニット 0)、16~22 (ユニット 1) が使用可能です。

ADANSA1 レジスタは A/D 変換のアナログ入力チャンネルを選択します。グループスキャンモードでは、本レジスタはグループ A チャンネルを選択します。

ADANSA1 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ANSA_n ビット (A/D 変換チャンネル選択)

ADANSA1 レジスタは、A/D 変換を行うアナログ入力チャンネルの組み合わせを選択します。チャンネルおよびチャンネル数は任意に設定可能です。

ダブルトリガモード時は、ADANSA1 レジスタで選択したチャンネルは無効となり、代わりに ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルがグループ A の選択チャンネルとなります。

また、グループスキャンモード選択時は、A/D チャンネル選択レジスタ B0 (ADANSB0)、および A/D チャンネル選択レジスタ B1 (ADANSB1) で指定したチャンネルを選択しないでください。

ADC12_n (n = 0, 1) と PORT の間のセキュリティ属性機能

変換結果の詳細については、「[39.3.12. ADC_n \(n = 0, 1\) と PORT \(PmSAR \(m = 0~9, A, B\)\) 間のセキュリティ属性](#)」を参照してください。

39.2.10 ADANSB0 : A/D チャンネル選択レジスタ B0

Base address: ADC12_m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12_m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x014

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	ANSB 15	ANSB 14	ANSB 13	ANSB 12	ANSB 11	ANSB 10	ANSB 09	ANSB 08	ANSB 07	ANSB 06	ANSB 05	ANSB 04	ANSB 03	ANSB 02	ANSB 01	ANSB 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	ANSB15~ ANSB00(注1)	A/D 変換チャンネル選択 ビット 15 (ANSB15) は ANm15 に対応し、ビット 0 (ANSB00) は ANm00 に対応します。 0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W

注. S-TYPE-3、P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 00~02、04~08 (ユニット 0)、00~02、04~06 (ユニット 1) が使用可能です。

ADANSB0 レジスタは、グループスキャンモード選択時にグループ B で A/D 変換を行うチャンネルのアナログ入力を選択します。ADANSB0 レジスタは他のスキャンモードでは使用しません。

ADANSB0 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ANSB_n ビット (A/D 変換チャンネル選択)

ADANSB0 レジスタはグループスキャンモード選択時にグループ B で A/D 変換を行うチャンネルのアナログ入力の組み合わせを選択します。ADANSB0 レジスタは他のスキャンモードでは使用しません。

グループ A で指定したチャンネル (ADANSA0、ADANSA1 レジスタで選択またはダブルトリガモード時に ADCSR.DBLANS[4:0] ビットで選択したチャンネル) を選択しないでください。

ADC12_n (n = 0, 1) と PORT (PmSAR) の間のセキュリティ属性機能変換結果の詳細については、「[39.3.12. ADC_n \(n = 0, 1\) と PORT \(PmSAR \(m = 0~9, A, B\)\) 間のセキュリティ属性](#)」を参照してください。

39.2.11 ADANSB1 : A/D チャンネル選択レジスタ B1

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x016

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ANSB31 31	ANSB30 30	ANSB29 29	ANSB28 28	ANSB27 27	ANSB26 26	ANSB25 25	ANSB24 24	ANSB23 23	ANSB22 22	ANSB21 21	ANSB20 20	ANSB19 19	ANSB18 18	ANSB17 17	ANSB16 16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	ANSB31~ ANSB16 ^(注1)	A/D 変換チャンネル選択 ビット 15 (ANSB31) は ANm31 に対応し、ビット 0 (ANSB16) は ANm16 に対応します。 0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W

注. S-TYPE-3, P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 16~19 (ユニット 0)、16~22 (ユニット 1) が使用可能です。

ADANSB1 レジスタは、グループスキャンモード選択時にグループ B で A/D 変換を行うチャンネルのアナログ入力を選択します。ADANSB1 レジスタは他のスキャンモードでは使用しません。

ADANSB1 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ANSBn ビット (A/D 変換チャンネル選択)

ADANSB1 レジスタはグループスキャンモード選択時にグループ B で A/D 変換を行うチャンネルのアナログ入力の組み合わせを選択するレジスタです。ADANSB1 レジスタは他のスキャンモードでは使用しません。

グループ A で指定したチャンネル (ADANSA0、ADANSA1 レジスタで選択またはダブルトリガモード時に ADCSR.DBLANS[4:0] ビットで選択したチャンネル) を選択しないでください。

ADC12n (n = 0, 1) と PORT (PmSAR) の間のセキュリティ属性機能変換結果の詳細については、「39.3.12. ADCn (n = 0, 1) と PORT (PmSAR (m = 0~9, A, B)) 間のセキュリティ属性」を参照してください。

39.2.12 ADADS0 : A/D 変換値加算／平均チャンネル選択レジスタ 0

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x008

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ADS15 15	ADS14 14	ADS13 13	ADS12 12	ADS11 11	ADS10 10	ADS09 9	ADS08 8	ADS07 7	ADS06 6	ADS05 5	ADS04 4	ADS03 3	ADS02 2	ADS01 1	ADS00 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	ADS15~ADS00 ^(注1)	A/D 変換値加算／平均チャンネル選択 ビット 15 (ADS15) は ANm15 に対応し、ビット 0 (ADS00) は ANm00 に対応します。 0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W

注. S-TYPE-3, P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 00~02、04~08 (ユニット 0)、00~02、04~06 (ユニット 1) が使用可能です。

ADSn ビット (A/D 変換値加算／平均チャンネル選択)

ADSn ビットは A/D 変換値加算／平均の対象となる A/D 変換チャンネルを決定します。選択した A/D 変換チャンネルに対応する ADSn ビットを 1 にすると、選択したチャンネルのアナログ入力を、ADADC.ADC[2:0] ビットで指定した回数 (1、2、3、4、または 16 回) 分、連続して A/D 変換します。

ADADC.AVEE ビットが 0 の場合は加算した値を、ADADC.AVEE ビットが 1 の場合は加算値から平均した値を、A/D データレジスタに格納します。

ADASn ビットは、以下で選択された A/D 変換チャンネルのみに適用されます。

- ADANSA0 レジスタの ANSAn ビットまたは ADCSR レジスタの DBLANS[4:0]ビット
- ADANSB0 レジスタの ANSBn ビット

加算／平均モードが非選択の A/D 変換チャンネルは、通常の 1 回変換を実施し、A/D データレジスタに変換結果を格納します。

ADADS0 レジスタのビット設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

図 39.3 に ADADS0 レジスタのビット (チャンネル c と g) を 1 にしたときのスキャン動作シーケンスを示します。本図では、以下のような設定になっています。

- 加算モードを選択 (ADADC.AVEE = 0)
- 変換回数を 4 に設定 (ADADC.ADC[1:0] = 11b)
- 連続スキャンモード (ADCSR.ADCS[1:0] = 10b) でアナログ入力チャンネル a~h を選択 (ADANSA0 レジスタ)

アナログ入力 A (チャンネル a) から変換を開始します。アナログ入力 C (チャンネル c) の変換は 4 回連続実行し、加算値を A/D データレジスタ c (ADDRc) に返します。次に、アナログ入力 D (チャンネル d) の変換処理が開始されます。アナログ入力 G (チャンネル g) は 4 回連続実行し、加算値を A/D データレジスタ g (ADDRg) に返します。アナログ入力 H (チャンネル h) の変換後、再度アナログ入力 A (チャンネル a) から同じシーケンスで動作します。




図 39.3 ADADC.ADC[2:0] = 011b および ADADS0/1 によるアナログ入力 C と G を 1 に選択時のスキャン変換シーケンス

39.2.13 ADADS1 : A/D 変換値加算／平均チャンネル選択レジスタ 1

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x00A

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	ADS31	ADS30	ADS29	ADS28	ADS27	ADS26	ADS25	ADS24	ADS23	ADS22	ADS21	ADS20	ADS19	ADS18	ADS17	ADS16
------------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------	-------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	ADS31~ADS16 ^(注1)	A/D 変換値加算／平均チャンネル選択 ビット 15 (ADS31) は ANm31 に対応し、ビット 0 (ADS16) は ANm16 に対応します。 0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W

注. S-TYPE-3、P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 16~19 (ユニット 0)、16~22 (ユニット 1) が使用可能です。

ADSn ビット (A/D 変換値加算/平均チャンネル選択)

ADSn ビットは A/D 変換値加算/平均の対象となる A/D 変換チャンネルを決定します。選択した A/D 変換チャンネルに対応する ADSn ビットを 1 にすると、選択したチャンネルのアナログ入力を、ADADC.ADC[2:0] ビットで指定した回数 (1、2、3、4、または 16 回) 分、連続して A/D 変換します。

ADADC.AVEE ビットが 0 の場合は加算した値を、ADADC.AVEE ビットが 1 の場合は加算値から平均した値を、A/D データレジスタに格納します。

本ビットは、以下で選択された A/D 変換チャンネルのみに適用されます。

- ADANSA1 レジスタの ANSAn ビットまたは ADCSR レジスタの DBLANS[4:0] ビット
- ADANSB1 レジスタの ANSBn ビット


加算/平均モードが非選択の A/D 変換チャンネルは、通常の 1 回変換を実施し、A/D データレジスタに変換結果を格納します。

ADADS1 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

39.2.14 ADADC : A/D 変換値加算/平均回数選択レジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x00C



Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	ADC[2:0]	加算/平均回数選択 0 0 0: 1 回変換 (加算なし。通常変換と同じ。) 0 0 1: 2 回変換 (1 回加算を行う) 0 1 0: 3 回変換 (2 回加算を行う) 0 1 1: 4 回変換 (3 回加算を行う) 1 0 1: 16 回変換 (15 回加算を行う) その他: 設定禁止	R/W
6:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	AVEE	平均モードを選択 0: 加算モードを選択 1: 平均モードを選択	R/W

注. S-TYPE-3、P-TYPE-3

ADADC は加算モードまたは平均モードの選択、および A/D 変換の加算回数を設定します。表 39.18 に、ADADC レジスタの設定可能な組み合わせを示します。

表 39.18 ADADC レジスタの設定可能な組み合わせ

モード選択	分解能	変換回数				
		1 回	2 回	3 回	4 回	16 回
加算モード (AVEE = 0)	8 ビット	✓	✓	✓	✓	—
	10 ビット	✓	✓	✓	✓	—
	12 ビット	✓	✓	✓	✓	✓
平均モード (AVEE = 1)	8、10、12 ビット	—	✓	—	✓	—

注. ✓ : 選択可能、— : 選択不可能

ADC[2:0]ビット (加算/平均回数選択)

ADC[2:0]ビットはダブルトリガモードでの選択チャンネル (ADCSR.DBLANS[4:0]ビットでの選択チャンネル) を含む A/D 変換および加算/平均モードが選択されたすべてのチャンネルに対して加算回数を設定します。加算回数は温度センサ出力、内部基準電圧、の A/D 変換にも適用されます。

自己診断機能 (ADCER.DIAGM = 1) を実施する場合、ADC[2:0]ビットを 000b 以外の値にしないでください。

AVEE ビット (平均モードを選択)

AVEE ビットはダブルトリガモードでの選択チャンネル (ADCSR.DBLANS[4:0]ビットでの選択チャンネル) を含む A/D 変換および加算/平均モードが選択されたチャンネル、温度センサ出力、内部基準電圧の A/D 変換に対して加算モードまたは平均モードの選択を行います。

39.2.15 ADCER : A/D コントロール拡張レジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x00E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ADRFMT	—	—	—	DIAGM	DIAGLD	DIAGVAL[1:0]	—	—	ACE	—	—	ADPRC[1:0]	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2:1	ADPRC[1:0]	A/D 変換精度選択 0 0: 12 ビット精度で A/D 変換を実施 0 1: 10 ビット精度で A/D 変換を実施 1 0: 8 ビット精度で A/D 変換を実施 1 1: 設定禁止	R/W
4:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	ACE	A/D データレジスタ自動クリアイネーブル 0: 自動クリアを禁止 1: 自動クリアを許可	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:8	DIAGVAL[1:0]	自己診断変換電圧選択 0 0: 自己診断有効時は設定禁止 0 1: 0 V 1 0: 基準電圧(注1) × 1/2 1 1: 基準電圧(注1)	R/W
10	DIAGLD	自己診断モード選択 0: 自己診断電圧ローテーションモードを選択 1: 自己診断電圧固定モードを選択	R/W
11	DIAGM	自己診断イネーブル 0: ADC12 の自己診断を実施しない 1: ADC12 の自己診断を実施する	R/W
14:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	ADRFMT	A/D データレジスタフォーマット選択 0: A/D データレジスタのフォーマットを右詰めにする 1: A/D データレジスタのフォーマットを左詰めにする	R/W

注. S-TYPE-3, P-TYPE-3

注 1. 基準電圧は VREFH0 (ユニット 0) および VREFH (ユニット 1) になります。

ADPRC[1:0]ビット (A/D 変換精度選択)

ADPRC[1:0]ビットは A/D 変換の精度を選択します。A/D 変換精度を変えた場合、結果レジスタに格納する有効データのビット幅、および A/D 変換時間も変わります。詳細は、「39.3.6. アナログ入力のスAMPLING 時間とス

「**キャン変換時間**」を参照してください。ADPRC[1:0]ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ACE ビット (A/D データレジスタ自動クリアイネーブル)

ACE ビットは、CPU または DTC によって ADDRy、ADRD、ADDBLDR、ADDBLDRA、ADDBLDRB、ADTSDR、または ADOC DR レジスタのいずれかを読み出した後、当該レジスタの自動クリア (すべて 0) を行うか行わないかを選択します。A/D データレジスタの自動クリアにより各 A/D データレジスタの未更新障害を検出することができます。詳細は、「**39.3.7. A/D データレジスタの自動クリア機能の使用例**」を参照してください。

DIAGVAL[1:0]ビット (自己診断変換電圧選択)

DIAGVAL[1:0]ビットは自己診断電圧固定モードでの電圧値を選択します。詳細は、DIAGLD ビットの説明を参照してください。

DIAGVAL[1:0]ビットが 00b の場合、DIAGLD ビットを 1 にして自己診断を実行しないでください。

DIAGLD ビット (自己診断モード選択)

DIAGLD ビットは、自己診断に使用する 3 つの電圧値をローテーションするか、電圧値を固定するかを選択します。

DIAGLD ビットを 0 にすると、0 V → 基準電圧 × 1/2 → 基準電圧の順番にローテーションして変換していきます。リセット後、および自己診断電圧ローテーションモードを選択した場合は、0 V から自己診断を行います。スキャン変換が終了しても自己診断電圧値は 0 V に戻りません。再びスキャン変換を実行すると、前回に続く電圧値からローテーションを開始します。

DIAGLD ビットを 1 にすることにより固定電圧を選択します。ADCER.DIAGVAL[1:0]ビットで指定した固定電圧が変換されます。固定モードからローテーションモードに切り替えた場合は、固定電圧値からローテーションを開始します。

DIAGLD ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

DIAGM ビット (自己診断イネーブル)

DIAGM ビットは、自己診断を実施するかしないかを選択します。

自己診断は、ADC12 の故障を検出するための機能です。自己診断モードでは、3 つの電圧値 (0 V、基準電圧 × 1/2、基準電圧) のいずれかを変換します。変換が終了すると自己診断データレジスタ (ADRD) に変換した電圧の情報と変換結果を格納します。その後、ADRD レジスタを読み出し、変換値が正常の範囲にある (正常) かない (異常) かを判断します。

自己診断は、スキャンごとの最初に 1 回実施され、3 つの電圧値のうち 1 つを A/D 変換します。ダブルトリガモード (ADCSR.DBLE = 1) では、自己診断 (DIAGM = 0) は選択されません。グループスキャンモードで自己診断を選択した場合は、グループ A とグループ B のそれぞれで自己診断を実行します。

DIAGM ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ADRFMT ビット (A/D データレジスタフォーマット選択)

ADRFMT ビットは、ADDRy、ADDBLDR、ADDBLDRA、ADDBLDRB、ADTSDR、ADOC DR、ADCMPDR0/1、ADWINLLB、ADWINULB、または ADRD レジスタに格納するデータの右詰め/左詰めに指定します。

ADRFMT ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

39.2.16 ADSTRGR : A/D 変換開始トリガ選択レジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x010

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	TRSA[5:0]					—	—	TRSB[5:0]						
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	TRSB[5:0]	グループ B 用 A/D 変換開始トリガ選択 グループスキャンモードでグループ B の A/D 変換開始トリガを選択します。	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:8	TRSA[5:0]	A/D 変換開始トリガ選択 シングルスキャンモード、連続スキャンモードでの A/D 変換開始トリガを選択します。グループスキャンモードではグループ A の A/D 変換開始トリガを選択します。	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

TRSB[5:0]ビット (グループ B 用 A/D 変換開始トリガ選択)

TRSB[5:0]ビットはグループ B で選択したアナログ入力のスキャンを開始するトリガを選択します。TRSB[5:0]ビットはグループスキャンモードでのみ使用するビットで、他のスキャンモードでは使用しません。グループ B のスキャン変換開始トリガとしてソフトウェアトリガまたは非同期トリガは設定しないでください。グループスキャンモードでは、TRSB[5:0]ビットを 0x00 以外の値にし、ADCSR.TRGE ビットを 1 にしてください。

グループスキャンモードのグループ優先動作選択時に、ADGSPCR.GBRP ビットを 1 にすることで、グループ B をシングルスキャンモードで連続動作させることができます。ADGSPCR.GBRP ビットを 1 にする場合は、TRSB[5:0]ビットを 0x3F にしてください。変換トリガの発行間隔は、実際のスキャン変換時間 (t_{SCAN}) 以上となるように設定してください。発行間隔が t_{SCAN} より短い場合は、トリガによる A/D 変換が無効となる場合があります。

A/D 変換開始トリガに GPT モジュールを選択した場合、同期化処理の分だけ遅延が発生します。詳細は、「39.3.6. アナログ入力のサンプリング時間とスキャン変換時間」を参照してください。

表 39.19 に TRSB[5:0]ビットでの A/D 変換起動要因選択一覧を示します。

表 39.19 TRSB[5:0]ビットでの A/D 変換起動要因選択一覧 (1/2)

要因	備考	TRSB[5]	TRSB[4]	TRSB[3]	TRSB[2]	TRSB[1]	TRSB[0]
トリガ要因非選択状態	—	1	1	1	1	1	1
ELC_AD00 (ユニット 0)、 ELC_AD10 (ユニット 1)	ELC	0	0	1	0	0	1
ELC_AD01 (ユニット 0)、 ELC_AD11 (ユニット 1)	ELC	0	0	1	0	1	0
ELC_AD00 (ユニット 0)、 ELC_AD10 (ユニット 1)、 ELC_AD01 (ユニット 0)、 ELC_AD11 (ユニット 1)	ELC	0	0	1	0	1	1
GTCIADA0 (ユニット 0) および GTCIADA4 (ユニッ ト 1)	GPT	0	1	0	0	0	1
GTCIADB0 (ユニット 0) および GTCIADB4 (ユニッ ト 1)	GPT	0	1	0	0	1	0
GTCIADA1 (ユニット 0) および GTCIADA5 (ユニッ ト 1)	GPT	0	1	0	0	1	1
GTCIADB1 (ユニット 0) および GTCIADB5 (ユニッ ト 1)	GPT	0	1	0	1	0	0
GTCIADA2 (ユニット 0) および GTCIADA6 (ユニッ ト 1)	GPT	0	1	0	1	0	1
GTCIADB2 (ユニット 0) および GTCIADB6 (ユニッ ト 1)	GPT	0	1	0	1	1	0

表 39.19 TRSB[5:0]ビットでの A/D 変換起動要因選択一覧 (2/2)

要因	備考	TRSB[5]	TRSB[4]	TRSB[3]	TRSB[2]	TRSB[1]	TRSB[0]
GTCIADA3 (ユニット 0) および GTCIADA7 (ユニット 1)	GPT	0	1	0	1	1	1
GTCIADB3 (ユニット 0) および GTCIADB7 (ユニット 1)	GPT	0	1	1	0	0	0
GTCIADA0 (ユニット 0) および GTCIADA4 (ユニット 1)、GTCIADB0 (ユニット 0) および GTCIADB4 (ユニット 1)	GPT	0	1	1	0	0	1
GTCIADA1 (ユニット 0) および GTCIADA5 (ユニット 1)、GTCIADB1 (ユニット 0) および GTCIADB5 (ユニット 1)	GPT	0	1	1	0	1	0
GTCIADA2 (ユニット 0) および GTCIADA6 (ユニット 1)、GTCIADB2 (ユニット 0) および GTCIADB6 (ユニット 1)	GPT	0	1	1	0	1	1
GTCIADA3 (ユニット 0) および GTCIADA7 (ユニット 1)、GTCIADB3 (ユニット 0) および GTCIADB7 (ユニット 1)	GPT	0	1	1	1	0	0

TRSA[5:0]ビット (A/D 変換開始トリガ選択)

TRSA[5:0]ビットはシングルスキャンモードおよび連続スキャンモードでは A/D 変換開始トリガまたはグループスキャンモードではグループ A で選択したアナログ入力のスキャンを開始するトリガを選択します。グループスキャンモードまたはダブルトリガモードでスキャンを行う場合、ソフトウェアトリガや非同期トリガは使用しないでください。

- 同期トリガ (GPT, ELC) を使用する場合は、ADCSR.TRGE ビットを 1 にし、かつ ADCSR.EXTRG ビットを 0 にしてください。
- 非同期トリガ (ADTRG0 (n = 0, 1)) を使用する場合は、ADCSR.TRGE ビットを 1 にし、かつ ADCSR.EXTRG ビットを 1 にしてください。
- ソフトウェアトリガ (ADCSR.ADST) は、ADCSR.TRGE ビット、ADCSR.EXTRG ビット、TRSA[5:0]ビットの設定値にかかわらず有効です。

変換トリガの発行間隔は、実際のスキャン変換時間 (t_{SCAN}) 以上となるように設定してください。発行間隔が t_{SCAN} より短い場合は、トリガによる A/D 変換が無効となる場合があります。

A/D 変換開始トリガに GPT モジュールを選択した場合、同期化処理の分だけ遅延が発生します。詳細は、「[39.3.6. アナログ入力のサンプリング時間とスキャン変換時間](#)」を参照してください。

表 39.20 に TRSA[5:0]ビットでの A/D 変換起動要因選択一覧を示します。

表 39.20 TRSA[5:0]ビットでの A/D 変換起動要因選択一覧 (1/2)

要因	備考	TRSA[5]	TRSA[4]	TRSA[3]	TRSA[2]	TRSA[1]	TRSA[0]
トリガ要因非選択状態	—	1	1	1	1	1	1
ADTRGn (n = 0, 1)	トリガ入力端子	0	0	0	0	0	0
ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1)	ELC	0	0	1	0	0	1

表 39.20 TRSA[5:0]ビットでの A/D 変換起動要因選択一覧 (2/2)

要因	備考	TRSA[5]	TRSA[4]	TRSA[3]	TRSA[2]	TRSA[1]	TRSA[0]
ELC_AD01 (ユニット 0)、 ELC_AD11 (ユニット 1)	ELC	0	0	1	0	1	0
ELC_AD00 (ユニット 0)、 ELC_AD10 (ユニット 1)、 ELC_AD01 (ユニット 0)、 ELC_AD11 (ユニット 1)	ELC	0	0	1	0	1	1
GTCIADA0 (ユニット 0) および GTCIADA4 (ユニッ ト 1)	GPT	0	1	0	0	0	1
GTCIADB0 (ユニット 0) および GTCIADB4 (ユニッ ト 1)	GPT	0	1	0	0	1	0
GTCIADA1 (ユニット 0) および GTCIADA5 (ユニッ ト 1)	GPT	0	1	0	0	1	1
GTCIADB1 (ユニット 0) および GTCIADB5 (ユニッ ト 1)	GPT	0	1	0	1	0	0
GTCIADA2 (ユニット 0) および GTCIADA6 (ユニッ ト 1)	GPT	0	1	0	1	0	1
GTCIADB2 (ユニット 0) および GTCIADB6 (ユニッ ト 1)	GPT	0	1	0	1	1	0
GTCIADA3 (ユニット 0) および GTCIADA7 (ユニッ ト 1)	GPT	0	1	0	1	1	1
GTCIADB3 (ユニット 0) および GTCIADB7 (ユニッ ト 1)	GPT	0	1	1	0	0	0
GTCIADA0 (ユニット 0) および GTCIADA4 (ユニッ ト 1)、GTCIADB0 (ユニッ ト 0) および GTCIADB4 (ユニット 1)	GPT	0	1	1	0	0	1
GTCIADA1 (ユニット 0) および GTCIADA5 (ユニッ ト 1)、GTCIADB1 (ユニッ ト 0) および GTCIADB5 (ユニット 1)	GPT	0	1	1	0	1	0
GTCIADA2 (ユニット 0) および GTCIADA6 (ユニッ ト 1)、GTCIADB2 (ユニッ ト 0) および GTCIADB6 (ユニット 1)	GPT	0	1	1	0	1	1
GTCIADA3 (ユニット 0) および GTCIADA7 (ユニッ ト 1)、GTCIADB3 (ユニッ ト 0) および GTCIADB7 (ユニット 1)	GPT	0	1	1	1	0	0

39.2.17 ADEXICR : A/D 変換拡張入力コントロールレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x012

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	OCSB	TSSB	OCSA	TSSA	—	—	—	—	—	—	OCSA D	TSSA D
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TSSAD	温度センサ出力 A/D 変換値加算／平均モード選択 0: 温度センサ出力に対し加算／平均モード非選択 1: 温度センサ出力に対し加算／平均モード選択	R/W
1	OCSAD	内部基準電圧 A/D 変換値加算／平均モード選択 0: 内部基準電圧に対し加算／平均モード非選択 1: 内部基準電圧に対し加算／平均モード選択	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TSSA	温度センサ出力 A/D 変換選択 0: 温度センサ出力の A/D 変換禁止 1: 温度センサ出力の A/D 変換許可	R/W
9	OCSA	内部基準電圧 A/D 変換選択 0: 内部基準電圧の A/D 変換禁止 1: 内部基準電圧の A/D 変換許可	R/W
10	TSSB	グループ B 専用・温度センサ出力 A/D 変換選択 0: 温度センサ出力の A/D 変換禁止 1: 温度センサ出力の A/D 変換許可	R/W
11	OCSB	グループ B 専用・内部基準電圧 A/D 変換選択 0: 内部基準電圧の A/D 変換禁止 1: 内部基準電圧の A/D 変換許可	R/W
15:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

TSSAD ビット (温度センサ出力 A/D 変換値加算／平均モード選択)

TSSAD ビットが 1 の場合、ADADC.ADC[2:0] ビットで設定した回数分、連続して温度センサ出力の A/D 変換が行われます。ADADC.AVEE ビットが 0 の場合、加算 (積算) した値を A/D 温度センサデータレジスタ (ADTSDR) に返します。ADADC.AVEE ビットが 1 の場合、平均した値を A/D 内部基準電圧データレジスタ (ADTSDR) に返します。

TSSAD ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

OCSAD ビット (内部基準電圧 A/D 変換値加算／平均モード選択)

OCSAD ビットが 1 の場合、ADADC.ADC[2:0] ビットで設定した回数分、連続して内部基準電圧の A/D 変換が行われます。ADADC.AVEE ビットが 0 の場合、加算 (積算) した値を A/D 内部基準電圧データレジスタ (ADOCDR) に返します。ADADC.AVEE ビットが 1 の場合、平均した値を A/D 内部基準電圧データレジスタ (ADOCDR) に返します。

OCSAD ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

TSSA ビット (温度センサ出力 A/D 変換選択)

TSSA ビットは、シングルスキャンモード、連続スキャンモード、およびグループスキャンモードのグループ A での温度センサ出力の A/D 変換を選択します。温度センサ出力の A/D 変換を行う場合は、ADCSR.DBLE ビットを 0 にしてください。

TSSB ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

OCSA ビット (内部基準電圧 A/D 変換選択)

OCSA ビットは、シングルスキャンモード、連続スキャンモード、およびグループスキャンモードのグループ A での内部基準電圧の A/D 変換を選択します。内部基準電圧の A/D 変換をする場合、ADCSR.DBLE ビットを 0 にしてください。

OCSA ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。また、OCSA ビットを 1 に設定した場合は、設定後 400 ns 以上待ってから A/D 変換を開始してください。

TSSB ビット (グループ B 専用・温度センサ出力 A/D 変換選択)

TSSB ビットはグループスキャンモードのグループ B での温度センサ出力の A/D 変換を選択します。TSSB ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。TSSA ビットが 1 のときは、TSSB ビットを 1 にしないでください。

OCSB ビット (グループ B 専用・内部基準電圧 A/D 変換選択)

OCSB ビットはグループスキャンモードのグループ B での内部基準電圧の A/D 変換を選択します。OCSB ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。OCSA ビットが 1 のときは、OCSB ビットを 1 にしないでください。さらに、OCSB ビットを 1 にしてから 400 ns 以上待機後に、A/D 変換を開始してください。

39.2.18 ADSSTRn/ADSSTRL/ADSSTRT/ADSSTRO : A/D サンプリグステートレジスタ (n = 0~2, 4~8)

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x0E0 + 0x1 × n (n = 0~2, 4~8, m = 0)
0x0E0 + 0x1 × n (n = 0~2, 4~6, m = 1)
0x0DD (ADSSTRL)
0x0DE (ADSSTRT)
0x0DF (ADSSTRO)

Bit position: 7 6 5 4 3 2 1 0

Bit field:

7	6	5	4	3	2	1	0
SST[7:0]							

Value after reset: 0 0 0 0 1 0 1 1

ビット	シンボル	機能	R/W
7:0	SST[7:0]	サンプリング時間設定 5~255 ステートの間でサンプリング時間を設定します。	R/W

注. S-TYPE-3、P-TYPE-3

ADSSTRn レジスタは、アナログ入力サンプリング時間の設定を行うレジスタです。

本レジスタでは、アナログ入力信号源のインピーダンスが高いためにサンプリング時間が不足する場合や、ADCLK が低速な場合に、サンプリング時間を調整することができます。設定値は、1ADCLK サイクルの時間を示し、電圧条件によって規定されます。詳細は、「48.5. ADC12 特性」を参照してください。

サンプリング時間の下限値は分周比によって異なります。

- PCLKA: PCLKC (ADCLK) の分周比が 1:1、2:1、4:1、または 8:1 の場合、サンプリング時間は 5 ステートより長く設定してください。
- PCLKA: PCLKC (ADCLK) の分周比が 1:2 または 1:4 の場合、サンプリング時間は 6 ステートより長く設定してください。

表 39.21 に A/D サンプリグステートレジスタと対象チャネルの関係を示します。詳細は「39.3.6. アナログ入力のサンプリング時間とスキャン変換時間」を参照してください。

SST[7:0]ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

表 39.21 A/D サンプリングステートレジスタと関連チャンネルの関係

ビット名	関連チャンネル
ADSSTRnSST[7:0]ビット (n = 00~02、04~08 (ユニット 0)、00~02、04~06 (ユニット 1)) (注1)	AN000~AN002、AN004、AN008、AN100~AN102、AN104~AN106
ADSSTR.L.SST[7:0]ビット	AN016~AN019、AN116~AN122
ADSSTR.T.SST[7:0]ビット	温度センサ出力
ADSSTR.OSST[7:0]ビット	内部基準電圧

注 1. 自己診断機能を選択した時は、ADSSTR0.SST[7:0]ビットで設定したサンプリング時間が適用されます。

39.2.19 ADSHCR : A/D サンプル&ホールド回路コントロールレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0)

Offset address: 0x066

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	—	—	—	—	—	SHANS[2:0]			SSTSH[7:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0

ビット	シンボル	機能	R/W
7:0	SSTSH[7:0]	チャンネル専用サンプル&ホールド回路サンプリング時間設定 サンプリング時間 (4~255 ステート)	R/W
10:8	SHANS[2:0]	チャンネル専用サンプル&ホールド回路バイパス選択 AN000~AN002 (ユニット 0) のチャンネル専用サンプル&ホールド回路を使用するか、使用せずバイパスするかを選択します。 0: 上記回路をバイパス 1: 上記回路を使用	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

SSTSH[7:0] ビット (チャンネル専用サンプル&ホールド回路サンプリング時間設定)

SSTSH[7:0]ビットは、チャンネル専用サンプル&ホールド回路のサンプリング時間設定をします。1 ステート = 1 ADCLK (A/D 変換クロック) 幅で ADCLK クロックが 60 MHz であれば、1 ステート = 16.7 ns になります。初期値は 24 ステートです。本レジスタでは、アナログ入力信号源のインピーダンスが高いためにサンプリング時間が不足する場合や、ADCLK が低速な場合に、サンプリング時間を調整することができます。

SSTSH[7:0]ビットは、ADCSR.ADST ビットが 0 のときのみ設定してください。サンプリング時間の設定値は、4 ステート以上 255 ステート以下の値を設定してください。

SHANS[2:0]ビット (チャンネル専用サンプル&ホールド回路バイパス選択)

SHANS[2:0]ビットは、AN000~AN002 (ユニット 0) のチャンネル専用サンプル&ホールド回路を使用するか、使用せずバイパスするかを選択します。ユニット 0 では、SHANS[0]ビットが AN000 に、SHANS[1]ビットが AN001 に、SHANS[2]ビットが AN002 に対応します。

グループスキャンモードのグループ A 優先制御時に、グループ B に AN000~AN002 (ユニット 0) のいずれかのチャンネルを選択した場合は、この設定で当該チャンネルの専用サンプル&ホールド回路をバイパスするようにしてください。

SHANS[2:0]ビットの設定は、ADCSR.ADST ビットと ADSHMSR.SHMD ビットがどちらも 0 であるときのみ行ってください。

39.2.20 ADHMSR : A/D サンプル&ホールド動作モード選択レジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0)

Offset address: 0x07C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	SHMD
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SHMD	サンプリング動作選択 0: サンプリング動作選択 1: 常時サンプリング機能は有効	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

SHMD ビット (サンプリング動作選択)

SHMD ビットを 1 にすると、ADSHCR.SHANS[2:0] ビットで選択されたチャンネル専用サンプル&ホールド回路の常時サンプリング機能が有効になります。SHMD ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

サンプリング機能が有効な場合、サンプル&ホールド回路は、ADC12 が動作していないときにはサンプリング動作を行い、ADC12 が動作中のときにはホールド動作を行います。

注. SHMD ビットを 1 にしてから 400 ns (許容信号源インピーダンスが 1 kΩ の場合) 以上の時間が経過してから、ADCSR.ADST ビットが 1 になるようにしてください。サンプル&ホールド回路のサンプリング周期は 400 ns (許容信号源インピーダンスが 1 kΩ の場合) 以上でなければなりません。

39.2.21 ADDISCR : A/D 断線検出コントロールレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x07A

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	PCHG	ADNDIS[3:0]			
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	ADNDIS[3:0]	断線検出アシスト設定 0x0: 断線検出アシスト機能無効 0x1: 設定禁止 その他: プリチャージ/ディスチャージ期間のステート数	R/W
4	PCHG	プリチャージ/ディスチャージ選択 0: ディスチャージ 1: プリチャージ	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

ADDISCR レジスタは、A/D 断線検出アシスト機能のプリチャージまたはディスチャージを選択し、プリチャージ/ディスチャージ期間を設定します。ADDISCR レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。温度センサ出力または内部基準電圧を A/D 変換する場合、A/D コンバータは自動的にディスチャージを実行します。

下記の機能のいずれかを使用する場合は断線検出アシスト機能を無効にしてください。

- 温度センサ

- 内部基準電圧
- A/D 自己診断

ADNDIS[3:0]ビット (断線検出アシスト設定)

ADNDIS[3:0]ビットは、プリチャージ/ディスチャージの期間を指定します。ADNDIS[3:0] = 0000b の場合は、断線検出アシスト機能は無効です。ADNDIS[3:0] = 0001b は設定禁止です。ADNDIS[3:0] = 0000b、0001b 以外では、設定した値がプリチャージ/ディスチャージ期間のステート数となります。ADNDIS[3:0]ビットが 0000b および 0001b 以外の値の場合、断線検出アシスト機能は有効になります。ADNDIS[4:0]ビットは、ADCSR.ADST ビットが 0 のときに設定してください。ADNDIS[3:0]ビットが 0000b 以外の値のときに断線検出アシスト機能を有効にした場合、アナログ入力に使用するチャンネル専用サンプル&ホールド回路の断線検出アシスト機能も有効になります。温度センサ出力または内部基準電圧を変換する場合や自己診断機能を使用する場合は、断線検出アシスト機能は使用できません。この場合、ADNDIS[3:0]ビットは 0000b にしてください。

PCHG ビット (プリチャージ/ディスチャージ選択)

PCHG ビットはプリチャージまたはディスチャージを選択します。

39.2.22 ADGSPCR : A/D グループスキャン優先コントロールレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x080

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	GBRP	LGRRS	—	—	—	—	—	—	—	—	—	—	—	—	GBRSCN	PGS
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PGS	グループ優先動作設定(注1) 0: グループ優先制御動作を行わない 1: グループ優先制御動作を行う	R/W
1	GBRSCN	低優先グループ再起動設定 (PGS = 1 の時のみ有効。PGS = 0 の時は無効。) 0: グループ優先動作で中断されたグループの再スキャンをしない 1: グループ優先動作で中断されたグループの再スキャンをする	R/W
13:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	LGRRS	再開チャンネル選択 PGS = 1 かつ GBRSCN = 1 の時のみ有効。 0: スキャン先頭チャンネルから再スキャンを行う 1: A/D 変換が未終了チャンネルから再スキャンを行う	R/W
15	GBRP	シングルスキャン連続起動設定(注2) (PGS = 1 の時のみ有効。PGS = 0 の時は無効。) 0: シングルスキャン連続動作しない 1: 優先度の低いグループがシングルスキャン連続動作する	R/W

注. S-TYPE-3、P-TYPE-3

注 1. ADCSR.ADCS[1:0]ビットは、PGS を 1 にする前に 01b (グループスキャンモード) にする必要があります。それ以外の値にした場合、動作は保証されません。

注 2. GBRP ビットを 1 にした場合は、GBRSCN ビットの設定にかかわらず、優先度の低いグループがシングルスキャン連続動作を実行します。

PGS ビット (グループ優先動作設定)

PGS ビットはグループスキャンモードでのグループ優先動作を制御します。グループ優先動作を行うために、PGS ビットを 1 にしてください。

ADCSR.ADCS[1:0]ビットは、PGS ビットを 1 にする前に 01b (グループスキャンモード) にする必要があります。それ以外の値にした場合、動作は保証されません。

PGS ビットを 0 にした場合は、「39.6.3. A/D 変換停止に関する制約」に従い、ソフトウェアでのクリアを行ってください。PGS ビットを 1 にした場合は、「39.3.4.3. グループ優先動作」の手順に従い設定を行ってください。

GBRSCN ビット (低優先グループ再起動設定)

GBRSCN ビットは、グループ優先動作時の再スキャン動作を制御します。

GBRSCN ビットを 1 にすると、優先グループのトリガ入力により低優先グループのスキャン動作が中断した後、優先グループのスキャン終了を待ってから、低優先グループのスキャンを再実行します。また、優先グループのスキャン中に低優先グループのトリガ入力があった場合、優先グループのスキャン終了を待って、低優先グループのスキャンを実行します。

GBRSCN ビットを 0 にした場合は、スキャン中に入力されたトリガは無視されます。GBRSCN ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

LGRRS ビット (再開チャンネル選択)

グループ優先動作時の、再スキャン開始チャンネルを設定します。LGRRS ビットの設定は、PGS ビットと GBRSCN ビットが 1 のときに有効となります。

LGRRS ビットが 0 の時、グループ優先動作によりスキャンを中断した低優先グループは、優先グループのスキャン終了後のスキャンを先頭チャンネルから再実行します。

LGRRS ビットが 1 の時、グループ優先動作によりスキャンを中断した低優先グループは、優先グループのスキャン終了後に A/D 変換未終了のチャンネルからスキャンを再実行します。中断時に加算設定チャンネルの A/D 変換が設定回数分終了していなければ、再実行時、加算設定チャンネルは再度 A/D 変換を設定回数分実行します。

LGRRS ビットの設定は、ADCSR.ADST ビットが 0 のときに行ってください。

GBRP ビット (シングルスキャン連続起動設定)

GBRP ビットは、グループ優先動作設定で優先度の低いグループをシングルスキャンで連続動作させる場合に設定します。

GBRP ビットを 1 にすると、優先度の低いグループのシングルスキャンが起動します。スキャン終了後、優先度の低いグループのシングルスキャンを自動的に再開します。グループ優先動作でスキャンが中断した後は、優先グループの A/D 変換動作終了後、優先度の低いグループのシングルスキャンを自動的に再開します。

GBRP ビットを 1 にする場合は、事前に優先度の低いグループのトリガ入力を無効にしてください。GBRP ビットを 1 に設定した場合、GBRSCN ビットが 0 でも、優先度の低いグループのみ再スキャンを行います。

39.2.23 ADCMPCR : A/D コンペア機能コントロールレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x090

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	CMPAE	WCMP E	CMPBE	—	CMPA E	—	CMPB E	—	—	—	—	—	—	—	CMPAB[1:0]
------------	-------	--------	-------	---	--------	---	--------	---	---	---	---	---	---	---	------------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	CMPAB[1:0]	ウィンドウ A/B 複合条件設定 これらのビットは、ウィンドウ A およびウィンドウ B がどちらも有効 (CMPAE = 1 および CMPBE = 1) な場合に有効となります。 0 0: ウィンドウ A 比較条件に一致 OR ウィンドウ B 比較条件に一致で ADC12i_WCMPM (i = 0, 1)を出力それ以外は ADC12i_WCMPUM (i = 0, 1)を出力 0 1: ウィンドウ A 比較条件に一致 EXOR ウィンドウ B 比較条件に一致で ADC12i_WCMPM (i = 0, 1)を出力それ以外は ADC12i_WCMPUM (i = 0, 1)を出力 1 0: ウィンドウ A 比較条件に一致 AND ウィンドウ B 比較条件に一致で ADC12i_WCMPM (i = 0, 1)を出力それ以外は ADC12i_WCMPUM (i = 0, 1)を出力 1 1: 設定禁止	R/W
8:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	CMPBE	コンペアウィンドウ B 動作許可 0: コンペアウィンドウ B 動作禁止 ADC12i_WCMPM (i = 0, 1)および ADC12i_WCMPUM (i = 0, 1)の出力不可 1: コンペアウィンドウ B 動作許可	R/W

ビット	シンボル	機能	R/W
10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11	CMPAE	コンペアウィンドウ A 動作許可 0: コンペアウィンドウ A 動作禁止 ADC12i_WCMPPM (i = 0, 1) および ADC12i_WCMPUM (i = 0, 1) の出力不可 1: コンペアウィンドウ A 動作許可	R/W
12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13	CMPBIE	コンペア B 割り込み許可 0: 比較条件 (ウィンドウ B) 一致による ADC12i_CMPBI (i = 0, 1) 割り込み禁止 1: 比較条件 (ウィンドウ B) 一致による ADC12i_CMPBI (i = 0, 1) 割り込み許可	R/W
14	WCMPE	ウィンドウ機能設定 0: ウィンドウ機能無効 ウィンドウ A および B はコンパレータとして動作し、下位の 1 つの値を A/D 変換結果と比較します。 1: ウィンドウ機能有効 ウィンドウ A および B はコンパレータとして動作し、上位および下位の 2 つの値を A/D 変換結果と比較します。	R/W
15	CMPAIE	コンペア A 割り込み許可 0: 比較条件 (ウィンドウ A) 一致による ADC12i_CMPAI (i = 0, 1) 割り込み禁止 1: 比較条件 (ウィンドウ A) 一致による ADC12i_CMPAI (i = 0, 1) 割り込み許可	R/W

注. S-TYPE-3、P-TYPE-3

CMPAB[1:0]ビット (ウィンドウ A/B 複合条件設定)

CMPAB[1:0]ビットはシングルスキャンモードでウィンドウ A およびウィンドウ B がどちらも有効 (CMPAE = 1 および CMPBE = 1) な場合に有効となります。CMPAB[1:0]ビットにより、ADWINMON.MONCOMB のコンペア機能一致/不一致イベント出力条件および監視条件を指定します。CMPAB[1:0]ビットは、ADCSR.ADST ビットが 0 のときのみ設定してください。

CMPBE ビット (コンペアウィンドウ B 動作許可)

CMPBE ビットはコンペアウィンドウ B の動作を許可/禁止します。CMPBE ビットは、ADSCR.ADST ビットが 0 のときに設定してください。

このビットは、以下のレジスタを設定する前に 0 にしてください。

- A/D チャンネル選択レジスタ A0、A1、B0、B1 (ADANSA0、ADANSA1、ADANSB0、ADANSB1)
- A/D 変換拡張入力コントロールレジスタ (ADEXICR) の OCSB、TSSB、OCSA、または TSSA ビット
- ウィンドウ B チャンネル選択レジスタ (ADCMPBNSR) の CMPCHB[5:0]ビット

CMPAE ビット (コンペアウィンドウ A 動作許可)

CMPAE ビットはコンペアウィンドウ A の動作を許可/禁止します。CMPAE ビットは、ADSCR.ADST ビットが 0 のときに設定してください。

このビットは、以下のレジスタを設定する前に 0 にしてください。

- A/D チャンネル選択レジスタ A0、A1、B0、B1 (ADANSA0、ADANSA1、ADANSB0、ADANSB1)
- A/D 変換拡張入力コントロールレジスタ (ADEXICR) の OCSB、TSSB、OCSA、または TSSA ビット
- ウィンドウ A チャンネル選択レジスタ 0 および 1 (ADCMPANSR0 および ADCMPANSR1)
- ウィンドウ A 拡張入力選択レジスタ (ADCMPANSER)

CMPBIE ビット (コンペア B 割り込み許可)

CMPBIE ビットは比較条件 (ウィンドウ B) の一致による割り込み出力 ADC12i_CMPBI (i = 0, 1) を許可/禁止します。

WCMPE ビット (ウィンドウ機能設定)

WCMPE ビットは、ウィンドウ機能の有効/無効を選択します。WCMPE ビットは、ADSCR.ADST ビットが 0 のときに設定してください。

CMPAIE ビット (コンペア A 割り込み許可)

CMPAIE ビットは比較条件 (ウィンドウ A) の一致による割り込み出力 ADC12i_CMPAI (i = 0, 1) を許可/禁止します。

39.2.24 ADCMPANSR0 : A/D コンペア機能ウィンドウ A チャンネル選択レジスタ 0

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x094

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CMPCHA15 HA15	CMPCHA14 HA14	CMPCHA13 HA13	CMPCHA12 HA12	CMPCHA11 HA11	CMPCHA10 HA10	CMPCHA09 HA09	CMPCHA08 HA08	CMPCHA07 HA07	CMPCHA06 HA06	CMPCHA05 HA05	CMPCHA04 HA04	CMPCHA03 HA03	CMPCHA02 HA02	CMPCHA01 HA01	CMPCHA00 HA00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	CMPCHA15~ CMPCHA00(注1)	コンペアウィンドウ A チャンネル選択 ビット 15 (CMPCHA15) は ANm15 に対応し、ビット 0 (CMPCHA00) は ANm00 に対応します。 0: 関連する入力チャンネルに対するコンペア機能を禁止 1: 関連する入力チャンネルに対するコンペア機能を許可	R/W

注. S-TYPE-3、P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 00~02、04~08 (ユニット 0)、00~02、04~06 (ユニット 1) が使用可能です。

CMPCHANn ビット (コンペアウィンドウ A チャンネル選択)

ADANSA0.ANSAn ビットおよび ADANSB0.ANSBn ビットで選択した A/D 変換チャンネルと同一番号の CMPCHANn ビットを 1 にすると、コンペア機能が有効になります。

CMPCHANn ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

39.2.25 ADCMPANSR1 : A/D コンペア機能ウィンドウ A チャンネル選択レジスタ 1

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x096

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CMPCHA31 HA31	CMPCHA30 HA30	CMPCHA29 HA29	CMPCHA28 HA28	CMPCHA27 HA27	CMPCHA26 HA26	CMPCHA25 HA25	CMPCHA24 HA24	CMPCHA23 HA23	CMPCHA22 HA22	CMPCHA21 HA21	CMPCHA20 HA20	CMPCHA19 HA19	CMPCHA18 HA18	CMPCHA17 HA17	CMPCHA16 HA16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	CMPCHA31~ CMPCHA16(注1)	コンペアウィンドウ A チャンネル選択 ビット 15 (CMPCHA31) は ANm31 に、ビット 0 (CMPCHA16) は ANm16 に対応します。 0: 関連する入力チャンネルに対するコンペア機能を禁止 1: 関連する入力チャンネルに対するコンペア機能を許可	R/W

注. S-TYPE-3、P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 16~19 (ユニット 0)、16~22 (ユニット 1) が使用可能です。

CMPCHANn ビット (コンペアウィンドウ A チャンネル選択)

ADANSA1.ANSA ビットおよび ADANSB1.ANSB ビットで選択した A/D 変換チャンネルと同一番号の CMPCHANn ビットを 1 にすると、コンペア機能が有効になります。

CMPCHANn ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

39.2.26 ADCMPANSER : A/D コンペア機能ウィンドウ A 拡張入力選択レジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x092

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CMPO CA	CMPT SA
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CMPTSA	温度センサ出力コンペア選択 0: 温度センサ出力をコンペアウィンドウ A 対象から外す 1: 温度センサ出力をコンペアウィンドウ A 対象とする	R/W
1	CMPOCA	内部基準電圧コンペア選択 0: 内部基準電圧をコンペアウィンドウ A 対象から外す 1: 内部基準電圧をコンペアウィンドウ A 対象とする	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-3

CMPTSA ビット (温度センサ出力コンペア選択)

ADEXICR.TSSA ビットまたは ADEXICR.TSSB ビットが 1 の場合、CMPTSA ビットを 1 に設定することにより、コンペア機能ウィンドウ A が有効になります。CMPTSA ビットは、ADSCR.ADST ビットが 0 のときに設定してください。

CMPOCA ビット (内部基準電圧コンペア選択)

ADEXICR.OCSA および ADEXICR.OCSE ビットが 1 の場合、CMPOCA ビットを 1 に設定することにより、コンペア機能ウィンドウ A が有効になります。CMPOCA ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

39.2.27 ADCMPLR0 : A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x098

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CMPL CHA1 5	CMPL CHA1 4	CMPL CHA1 3	CMPL CHA1 2	CMPL CHA11	CMPL CHA1 0	CMPL CHA0 9	CMPL CHA0 8	CMPL CHA0 7	CMPL CHA0 6	CMPL CHA0 5	CMPL CHA0 4	CMPL CHA0 3	CMPL CHA0 2	CMPL CHA0 1	CMPL CHA0 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	CMPLCHA15~ CMPLCHA00(注1)	コンペアウィンドウ A 比較条件選択 ウィンドウ A 比較条件を適用するチャネルの比較条件を設定します。 ビット 15 (CMPLCHA15) は ANm15 に対応し、ビット 0 (CMPLCHA00) は ANm0 に対応します。 比較条件を図 39.4 に示します。 0: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0) ADCMPDR0 値 > A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1) A/D 変換値 < ADCMPDR0 値、 または ADCMPDR1 値 < A/D 変換値 1: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0) ADCMPDR0 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1) ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値	R/W

注: S-TYPE-3、P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 00~02、04~08 (ユニット 0)、00~02、04~06 (ユニット 1) が使用可能です。

CMPLCHANn ビット (コンペアウィンドウ A 比較条件選択)

CMPLCHANn ビットは、ウィンドウ A 比較条件を適用するチャネルの比較条件を設定します。このビットはコンペア対象のアナログ入力ごとに設定可能です。各アナログ入力の比較結果が設定条件と一致すると、ADCMPSTR0.CMPSTCHANn フラグは 1 になり、コンペア割り込み (ADC12i_CMPAI (i = 0, 1)) が発生します。

ウィンドウ機能が無効のときの比較条件	
CMPLCHAN = 0	CMPLCHAN = 1
ADCMPDR0値 ≤ A/D変換値	ADCMPDR0値 < A/D変換値
不一致	一致
ADCMPDR0値 > A/D変換値	ADCMPDR0値 ≥ A/D変換値
一致	不一致

ウィンドウ機能が有効のときの比較条件	
CMPLCHAN = 0	
ADCMPDR1値 < A/D変換値	一致
ADCMPDR0値 ≤ A/D変換値 ≤ ADCMPDR1値	不一致
A/D変換値 < ADCMPDR0値	一致
CMPLCHAN = 1	
ADCMPDR1値 ≤ A/D変換値	不一致
ADCMPDR0値 < A/D変換値 < ADCMPDR1値	一致
A/D変換値 ≤ ADCMPDR0値	不一致

図 39.4 コンペア機能ウィンドウ A 比較条件の説明

39.2.28 ADCMPLR1 : A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x09A

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	CMPL CHA3	CMPL CHA3	CMPL CHA2	CMPL CHA2	CMPL CHA2	CMPL CHA2	CMPL CHA2	CMPL CHA2	CMPL CHA2	CMPL CHA2	CMPL CHA2	CMPL CHA2	CMPL CHA1	CMPL CHA1	CMPL CHA1	CMPL CHA1
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	CMPLCHA31~ CMPLCHA16(注1)	<p>コンペアウィンドウ A 比較条件選択 ウィンドウ A 比較条件を適用するチャンネルの比較条件を設定します。</p> <p>ビット 15 (CMPLCHA31) は ANm31 に、ビット 0 (CMPLCHA16) は ANm16 に対応します。 比較条件を 図 39.4 に示します。</p> <p>0: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 > A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): A/D 変換値 < ADCMPDR0 値、 または ADCMPDR1 値 < A/D 変換値</p> <p>1: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値</p>	R/W

注. S-TYPE-3、P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 16~19 (ユニット 0)、16~22 (ユニット 1) が使用可能です。

CMPLCHAN ビット (コンペアウィンドウ A 比較条件選択)

CMPLCHAN ビットはウィンドウ A 比較条件を適用するアナログチャンネルの比較条件を指定します。このビットはコンペア対象のアナログ入力ごとに設定可能です。各アナログ入力の比較結果が設定条件と一致すると、ADCMPSR1.CMPSTCHAN ビットは 1 になり、コンペア割り込み (ADC12i_CMPAI (i = 0, 1)) が発生します。

39.2.29 ADCMPLER : A/D コンペア機能ウィンドウ A 拡張入力比較条件設定レジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x093

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CMPL OCA	CMPL TSA
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CMPLTSA	<p>コンペアウィンドウ A 温度センサ出力比較条件選択 比較条件を 図 39.4 に示します。</p> <p>0: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 > A/D 変換値 コンペアウィンドウ A 温度センサ出力比較条件選択 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): コンペアウィンドウ A 温度センサ出力比較条件 A/D 変換値 < ADCMPDR0 値、 または A/D 変換値 > ADCMPDR1 値</p> <p>1: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値</p>	R/W
1	CMPLOCA	<p>コンペアウィンドウ A 内部基準電圧比較条件選択 比較条件を 図 39.4 に示します。</p> <p>0: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 > A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): A/D 変換値 < ADCMPDR0 値、 または A/D 変換値 > ADCMPDR1 値</p> <p>1: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値</p>	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

CMPLTSA ビット (コンペアウィンドウ A 温度センサ出力比較条件選択)

CMPLTSA ビットは、温度センサ出力がウィンドウ A 比較条件の対象である場合の比較条件を指定します。温度センサ出力の比較結果が設定条件と一致すると、ADCMPSER.CMPSTTSA フラグは 1 になり、コンペア割り込み (ADC12i_CMPAI (i = 0, 1)) が発生します。

CMPLOCA ビット (コンペアウィンドウ A 内部基準電圧比較条件選択)

CMPLOCA ビットは、内部基準電圧がウィンドウ A 比較条件の対象である場合の比較条件を指定します。内部基準電圧の比較結果が設定条件と一致すると、ADCMPSER.CMPSTOCA フラグは 1 になり、コンペア割り込み (ADC12i_CMPAI (i = 0, 1)) が発生します。

39.2.30 ADCMPDRn : A/D コンペア機能ウィンドウ A 下側/上側レベル設定レジスタ (n = 0, 1)

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x09C + (0x2 × n)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	[Empty Box]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

注. S-TYPE-3、P-TYPE-3

ADCMPDRy (y = 0, 1) レジスタは、コンペアウィンドウ A 機能使用時、基準となるデータを指定するレジスタです。ADCMPDR0 はウィンドウ A の下側基準を設定し、ADCMPDR1 は上側基準を設定します。

ADCMPDRy は読み出し/書き込みレジスタです。

ADCMPDRy の書き込みは A/D 変換中でも有効です。A/D 変換中にレジスタ値を書き換えることにより、基準データを動的に変更することができます(注1)。

これらのレジスタを設定するときは、上側基準が下側基準を下回らないようにしてください (ADCMPDR1 ≥ ADCMPDR0)。ADCMPDR1 は、ウィンドウ機能無効時は使用しません。

注 1. 下側基準および上側基準は、それぞれのレジスタが書き込まれる時に変更されます。たとえば上側基準値が変更され、下側基準値が変更中の場合、本 MCU は上側基準値 (変更後) と下側基準値 (変更前) を A/D 変換結果と比較します。図 39.5 を参照してください。2 つの基準値の書き換え時に比較エラーとなった場合、ADCSR.ADST および関連するコンペアウィンドウ動作許可ビット (ADCMPDR.CMPAE または ADCMPDR.CMPBE) がどちらも 0 のときに、それらの基準値を書き換えてください。




図 39.5 書き換え前後の上側基準値と下側基準値の比較

ADCMPDRy レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビットの設定値（右詰めまたは左詰め）
- A/D 変換精度指定ビットの設定値（12 ビット、10 ビット、8 ビット）
- A/D 変換値加算／平均チャンネル選択ビットの設定値（A/D 変換値加算モード選択、または非選択）

以下、条件ごとのフォーマットを示します。

1. A/D 変換値加算モードを非選択とした場合

- 右詰めフォーマット、12 ビット精度の場合：下位 12 ビット ([11:0]) が有効
- 右詰めフォーマット、10 ビット精度の場合：下位 10 ビット ([9:0]) が有効
- 右詰めフォーマット、8 ビット精度の場合：下位 8 ビット ([7:0]) が有効
- 左詰めフォーマット、12 ビット精度の場合：上位 12 ビット ([15:4]) が有効
- 左詰めフォーマット、10 ビット精度の場合：上位 10 ビット ([15:6]) が有効
- 左詰めフォーマット、8 ビット精度の場合：上位 8 ビット ([15:8]) が有効

2. A/D 変換値加算モードを選択した場合

- 右詰めフォーマット、12 ビット精度の場合：下位 14 ビット ([13:0]) が有効
- 右詰めフォーマット、10 ビット精度の場合：下位 12 ビット ([11:0]) が有効
- 右詰めフォーマット、8 ビット精度の場合：下位 10 ビット ([9:0]) が有効
- 左詰めフォーマット、12 ビット精度の場合：上位 14 ビット ([15:2]) が有効
- 左詰めフォーマット、10 ビット精度の場合：上位 12 ビット ([15:4]) が有効
- 左詰めフォーマット、8 ビット精度の場合：上位 10 ビット ([15:6]) が有効

39.2.31 ADWINnLB : A/D コンペア機能ウィンドウ B 下側／上側レベル設定レジスタ (n = L, U)

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x0A8 (n = L)
0x0AA (n = U)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

注. S-TYPE-3、P-TYPE-3

ADWINULB および ADWINLLB レジスタは、コンペアウィンドウ B 機能使用時、基準となるデータを指定します。ADWINLLB はウィンドウ B の下側基準を設定し、ADWINULB は上側基準を設定します。

ADWINnLB は読み出し／書き込みレジスタです。

ADWINnLB の書き込みは A/D 変換中でも有効です。A/D 変換中にレジスタ値を書き換えることにより、基準データを動的に変更することができます(注1)。

これらのレジスタを設定するときは、上側基準が下側基準を下回らないようにしてください (ADWINULB ≥ ADWINLLB)。ADWINULB は、ウィンドウ機能無効時は使用しません。

注 1. 下側基準および上側基準は、それぞれのレジスタが書き込まれる時に変更されます。たとえば上側基準値が変更され、下側基準値が変更中の場合、本 MCU は上側基準値（変更後）と下側基準値（変更前）を A/D 変換結果と比較します。図 39.6 を参照してください。2 つの基準値の書き換え時に比較エラーとなった場合、ADCSR.ADST および関連するコンペアウィンドウ動作許可ビット (ADCMPCR.CMPAE または ADCMPCR.CMPBE) がどちらも 0 のときに、それらの基準値を書き換えてください。




図 39.6 書き換え前後の上側基準値と下側基準値の比較

ADWINnLB レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビットの設定値（右詰めまたは左詰め）
- A/D 変換精度指定ビットの設定値（12 ビット、10 ビット、8 ビット）
- A/D 変換値加算／平均チャンネル選択ビットの設定値（A/D 変換値加算モード選択、または非選択）

以下、条件ごとのフォーマットを示します。

1. A/D 変換値加算モードを非選択とした場合

- 右詰めフォーマット、12 ビット精度の場合：下位 12 ビット ([11:0]) が有効
- 右詰めフォーマット、10 ビット精度の場合：下位 10 ビット ([9:0]) が有効
- 右詰めフォーマット、8 ビット精度の場合：下位 8 ビット ([7:0]) が有効
- 左詰めフォーマット、12 ビット精度の場合：上位 12 ビット ([15:4]) が有効
- 左詰めフォーマット、10 ビット精度の場合：上位 10 ビット ([15:6]) が有効
- 左詰めフォーマット、8 ビット精度の場合：上位 8 ビット ([15:8]) が有効

2. A/D 変換値加算モードを選択した場合

- 右詰めフォーマット、12 ビット精度の場合：下位 14 ビット ([13:0]) が有効
- 右詰めフォーマット、10 ビット精度の場合：下位 12 ビット ([11:0]) が有効
- 右詰めフォーマット、8 ビット精度の場合：下位 10 ビット ([9:0]) が有効
- 左詰めフォーマット、12 ビット精度の場合：上位 14 ビット ([15:2]) が有効
- 左詰めフォーマット、10 ビット精度の場合：上位 12 ビット ([15:4]) が有効
- 左詰めフォーマット、8 ビット精度の場合：上位 10 ビット ([15:6]) が有効

39.2.32 ADCMPSTR0 : A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 0

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x0A0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CMPSTCHA15 TCHA 15	CMPSTCHA14 TCHA 14	CMPSTCHA13 TCHA 13	CMPSTCHA12 TCHA 12	CMPSTCHA11 TCHA 11	CMPSTCHA10 TCHA 10	CMPSTCHA09 TCHA 09	CMPSTCHA08 TCHA 08	CMPSTCHA07 TCHA 07	CMPSTCHA06 TCHA 06	CMPSTCHA05 TCHA 05	CMPSTCHA04 TCHA 04	CMPSTCHA03 TCHA 03	CMPSTCHA02 TCHA 02	CMPSTCHA01 TCHA 01	CMPSTCHA00 TCHA 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	CMPSTCHA15~ CMPSTCHA00(注1)	コンペアウィンドウ A フラグ ウィンドウ A 動作が有効 (ADCMPSTR.CMPAE = 1b) な場合、ウィンドウ A 比較条件を適用するチャンネルの比較結果を示します。 ビット 15 (CMPSTCHA15) は ANm15 に対応し、ビット 0 (CMPSTCHA00) は ANm0 に対応します。 0: 比較条件不成立 1: 比較条件成立	R/W

注. S-TYPE-3、P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 00~02、04~08 (ユニット 0)、00~02、04~06 (ユニット 1) が使用可能です。

CMPSTCHAN フラグ (コンペアウィンドウ A フラグ)

CMPSTCHAN フラグはウィンドウ A 比較条件を適用したチャンネルの比較結果を示します。

ADCMPSTR0.CMPSTCHA ビットで設定した比較条件が A/D 変換終了時に成立すると、対応する CMPSTCHAN フラグが 1 になります。ADCMPSTR0.CMPSTCHAE ビットが 1 の場合、本フラグが 1 になるとコンペア割り込み要求 (ADC12i_CMPAI (i = 0, 1)) が発生します。

CMPSTCHAN フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPSTR0.CMPSTCHAE が 1 のときに、ADCMPSTR0.CMPSTCHA で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

39.2.33 ADCMPSTR1 : A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 1

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x0A2

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CMPSTCHA31 TCHA 31	CMPSTCHA30 TCHA 30	CMPSTCHA29 TCHA 29	CMPSTCHA28 TCHA 28	CMPSTCHA27 TCHA 27	CMPSTCHA26 TCHA 26	CMPSTCHA25 TCHA 25	CMPSTCHA24 TCHA 24	CMPSTCHA23 TCHA 23	CMPSTCHA22 TCHA 22	CMPSTCHA21 TCHA 21	CMPSTCHA20 TCHA 20	CMPSTCHA19 TCHA 19	CMPSTCHA18 TCHA 18	CMPSTCHA17 TCHA 17	CMPSTCHA16 TCHA 16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	CMPSTCHA31~ CMPSTCHA16(注1)	コンペアウィンドウ A フラグ ウィンドウ A 動作が有効 (ADCMPSTR.CMPAE = 1) な場合、ウィンドウ A 比較条件を適用するチャンネルの比較結果を示します。 ビット 15 (CMPSTCHA31) は ANm31 に、ビット 0 (CMPSTCHA16) は ANm16 に対応します。 0: 比較条件不成立 1: 比較条件成立	R/W

注. S-TYPE-3、P-TYPE-3

注. 存在しない端子に対応するビットは予約ビットです。読むと 0 が読めます。書く場合、0 としてください。

注 1. 16~19 (ユニット 0)、16~22 (ユニット 1) が使用可能です。

CMPSTCHAn フラグ (コンペアウィンドウ A フラグ)

CMPSTCHAn フラグはウィンドウ A 比較条件を適用したチャンネルの比較結果を示します。ADCMPPLR1.CMPLCHA で設定した比較条件が A/D 変換終了時に成立すると、関連する CMPSTCHAn フラグが 1 になります。ADCMPPCR.CMPAIE ビットが 1 の場合、本フラグが 1 になるとコンペア割り込み要求 (ADC12i_CMPAI (i = 0, 1)) が発生します。

CMPSTCHAn フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPPCR.CMPAIE が 1 のときに、ADCMPPLR1.CMPLCHA で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

39.2.34 ADCMPSER : A/D コンペア機能ウィンドウ A 拡張入力チャンネルステータスレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x0A4

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CMPS TOCA	CMPS TTSA
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CMPSTTSA	コンペアウィンドウ A 温度センサ出力コンペアフラグ ウィンドウ A 動作が有効 (ADCMPPCR.CMPAIE = 1) な場合、温度センサ出力の比較結果を示します。 0: 比較条件不成立 1: 比較条件成立	R/W
1	CMPSTOCA	コンペアウィンドウ A 内部基準電圧コンペアフラグ ウィンドウ A 動作が有効 (ADCMPPCR.CMPAIE = 1) な場合、内部基準電圧の比較結果を示します。 0: 比較条件不成立 1: 比較条件成立	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

ADCMPSER レジスタは、コンペア機能ウィンドウ A の比較結果を格納するレジスタです。

CMPSTTSA フラグ (コンペアウィンドウ A 温度センサ出力コンペアフラグ)

CMPSTTSA は、温度センサ出力の比較結果を示すフラグです。ADCMPPLER.CMPLTSA で設定した比較条件が A/D 変換終了時に成立すると 1 になります。ADCMPPCR.CMPAIE ビットが 1 の場合、このフラグが 1 になるとコンペア割り込み要求 (ADC12i_CMPAI (i = 0, 1)) が発生します。

CMPSTTSA フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPPCR.CMPAIE が 1 のときに、ADCMPPLER.CMPLTSA で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

CMPSTOCA フラグ (コンペアウィンドウ A 内部基準電圧コンペアフラグ)

CMPSTOCA は、内部基準電圧の比較結果を示すフラグです。ADCMPPLER.CMPLOCA で設定した比較条件が A/D 変換終了時に成立すると 1 になります。ADCMPPCR.CMPAIE ビットが 1 の場合、このフラグが 1 になるとコンペア割り込み要求 (ADC12i_CMPAI (i = 0, 1)) が発生します。

CMPSTOCA フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPCR.CMPAE が 1 のときに、ADCMPLER.CMPLOCA で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

39.2.35 ADCMPBNSR : A/D コンペア機能ウィンドウ B チャンネル選択レジスタ

Base address: $ADC12m = 0x4033_2000 + 0x0200 \times m (m = 0, 1)$
 $ADC12m_NS = 0x5033_2000 + 0x0200 \times m (m = 0, 1)$

Offset address: 0x0A6

Bit position: 7 6 5 4 3 2 1 0

Bit field:	CMP B	—	CMPCHB[5:0]				
------------	----------	---	-------------	--	--	--	--

Value after reset: 0 0 0 0 0 0 0 0

ビット	記号	機能	R/W																																																																					
5:0	CMPCHB[5:0]	コンペアウィンドウ B チャンネル選択 コンペアウィンドウ B 条件と比較するチャンネルを選択します。	R/W																																																																					
		<table border="1"> <thead> <tr> <th>CMPCHB[5:0]</th> <th>ユニット 0</th> <th>ユニット 1</th> </tr> </thead> <tbody> <tr><td>0x00</td><td>AN000</td><td>AN100</td></tr> <tr><td>0x01</td><td>AN001</td><td>AN101</td></tr> <tr><td>0x02</td><td>AN002</td><td>AN102</td></tr> <tr><td>0x03</td><td colspan="2">選択禁止</td></tr> <tr><td>0x04</td><td>AN004</td><td>AN104</td></tr> <tr><td>0x05</td><td>AN005</td><td>AN105</td></tr> <tr><td>0x06</td><td>AN006</td><td>AN106</td></tr> <tr><td>0x07</td><td>AN007</td><td>選択禁止</td></tr> <tr><td>0x08</td><td>AN008</td><td>選択禁止</td></tr> <tr><td>0x09</td><td>選択禁止</td><td>選択禁止</td></tr> <tr><td>⋮</td><td>⋮</td><td>⋮</td></tr> <tr><td>0x0F</td><td>選択禁止</td><td>選択禁止</td></tr> <tr><td>0x10</td><td>AN016</td><td>AN116</td></tr> <tr><td>⋮</td><td>⋮</td><td>⋮</td></tr> <tr><td>0x13</td><td>AN019</td><td>AN119</td></tr> <tr><td>0x14</td><td>選択禁止</td><td>AN120</td></tr> <tr><td>0x15</td><td>選択禁止</td><td>AN121</td></tr> <tr><td>0x16</td><td>選択禁止</td><td>AN122</td></tr> <tr><td>0x20</td><td colspan="2">温度センサ</td></tr> <tr><td>0x21</td><td colspan="2">内部基準電圧</td></tr> <tr><td>0x3F</td><td colspan="2">選択禁止</td></tr> <tr><td>その他</td><td colspan="2">設定禁止</td></tr> </tbody> </table>		CMPCHB[5:0]	ユニット 0	ユニット 1	0x00	AN000	AN100	0x01	AN001	AN101	0x02	AN002	AN102	0x03	選択禁止		0x04	AN004	AN104	0x05	AN005	AN105	0x06	AN006	AN106	0x07	AN007	選択禁止	0x08	AN008	選択禁止	0x09	選択禁止	選択禁止	⋮	⋮	⋮	0x0F	選択禁止	選択禁止	0x10	AN016	AN116	⋮	⋮	⋮	0x13	AN019	AN119	0x14	選択禁止	AN120	0x15	選択禁止	AN121	0x16	選択禁止	AN122	0x20	温度センサ		0x21	内部基準電圧		0x3F	選択禁止		その他	設定禁止	
		CMPCHB[5:0]		ユニット 0	ユニット 1																																																																			
		0x00		AN000	AN100																																																																			
		0x01		AN001	AN101																																																																			
		0x02		AN002	AN102																																																																			
		0x03		選択禁止																																																																				
		0x04		AN004	AN104																																																																			
		0x05		AN005	AN105																																																																			
		0x06		AN006	AN106																																																																			
		0x07		AN007	選択禁止																																																																			
		0x08		AN008	選択禁止																																																																			
		0x09		選択禁止	選択禁止																																																																			
		⋮		⋮	⋮																																																																			
		0x0F		選択禁止	選択禁止																																																																			
		0x10		AN016	AN116																																																																			
		⋮		⋮	⋮																																																																			
		0x13		AN019	AN119																																																																			
		0x14		選択禁止	AN120																																																																			
		0x15		選択禁止	AN121																																																																			
0x16	選択禁止	AN122																																																																						
0x20	温度センサ																																																																							
0x21	内部基準電圧																																																																							
0x3F	選択禁止																																																																							
その他	設定禁止																																																																							
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W																																																																					

ビット	記号	機能	R/W
7	CMPLB	コンペアウィンドウ B 比較条件設定 ウィンドウ B のチャンネル比較条件を設定します。比較条件を図 39.7 に示します。 0: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADWINLLB 値 > A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): A/D 変換値 < ADWINLLB 値または ADWINULB 値 < A/D 変換値 1: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADWINLLB 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): ADWINLLB 値 < A/D 変換値 < ADWINULB 値	R/W

注. S-TYPE-3, P-TYPE-3

CMPCBH[5:0]ビット (コンペアウィンドウ B チャンネル選択)

CMPCBH[5:0]ビットはコンペアウィンドウ B 条件と比較するチャンネルを指定します。AN000～AN002、AN004～AN008、AN016～AN019、AN100～AN102、AN104～AN106、AN116～AN122、温度センサ、内部基準電圧を選択できます。コンペアウィンドウ B 機能は、ADANSA0、ADANSA1、ADANSB0、ADANSB1 レジスタで選択した A/D 変換チャンネルを 16 進数で指定することで有効になります。

CMPCBH[5:0]ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

CMPLB ビット (コンペアウィンドウ B 比較条件設定)

CMPLB ビットはウィンドウ B のチャンネル比較条件を設定します。各アナログ入力の比較結果が設定条件と一致すると、ADCMPBSR.CMPSTB フラグは 1 になり、コンペア割り込み (ADC12i_CMPBI (i = 0, 1)) が発生します。

ウィンドウ機能が無効のときの比較条件			
CMPLB = 0		CMPLB = 1	
ADWINLLB値 ≤ A/D変換値	不一致	ADWINLLB値 < A/D変換値	一致
ADWINLLB値 > A/D変換値	一致	ADWINLLB値 ≥ A/D変換値	不一致
ウィンドウ機能が有効のときの比較条件			
CMPLB = 0			
A/D変換値 > ADWINULB値		一致	
ADWINLLB値 ≤ A/D変換値 ≤ ADWINULB値		不一致	
A/D変換値 < ADWINLLB値		一致	
CMPLB = 1			
A/D変換値 ≥ ADWINULB値		不一致	
ADWINLLB値 < A/D変換値 < ADWINULB値		一致	
A/D変換値 ≤ ADWINLLB値		不一致	

図 39.7 コンペア機能ウィンドウ B 比較条件の説明

39.2.36 ADCMPBSR : A/D コンペア機能ウィンドウ B ステータスレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
 ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x0AC

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CMPS TB

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	CMPSTB	コンペアウィンドウ B フラグ ウィンドウ B 動作が有効 (ADCMPCR.CMPBE = 1) の場合、本ビットはウィンドウ B 比較条件を適用するチャンネル、温度センサ出力、内部基準電圧の比較結果を示します。 0: 比較条件不成立 1: 比較条件成立	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

CMPSTB フラグ (コンペアウィンドウ B フラグ)

CMPSTB フラグはウィンドウ B 比較条件を適用するチャンネル、温度センサ出力、内部基準電圧の比較結果を示します。ADCMPBNSR.CMPLB で設定した比較条件が A/D 変換終了時に成立すると 1 になります。ADCMPCR.CMPBIE ビットが 1 の場合、本フラグが 1 になるとコンペア割り込み要求 (ADC12i_CMPBI (i = 0, 1)) が発生します。

CMPSTB フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPCR.CMPBE が 1 のときに、ADCMPBNSR.CMPLB で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

39.2.37 ADWINMON : A/D コンペア機能ウィンドウ A/B ステータスマニタレジスタ

Base address: ADC12m = 0x4033_2000 + 0x0200 × m (m = 0, 1)
ADC12m_NS = 0x5033_2000 + 0x0200 × m (m = 0, 1)

Offset address: 0x08C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	MONC MPB	MONC MPA	—	—	—	MONC OMB
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MONCOMB	組み合わせ結果モニタ 組み合わせ結果を示します。本ビットは、ウィンドウ A とウィンドウ B の動作がどちらも有効な場合に有効となります。 0: ウィンドウ A/ウィンドウ B の複合条件が不成立 1: ウィンドウ A/ウィンドウ B の複合条件が成立	R
3:1	—	読むと 0 が読めます。	R
4	MONCMPA	比較結果モニタ A 0: ウィンドウ A 比較条件が不成立 1: ウィンドウ A 比較条件が成立	R
5	MONCMPB	比較結果モニタ B 0: ウィンドウ B 比較条件が不成立 1: ウィンドウ B 比較条件が成立	R
7:6	—	読むと 0 が読めます。	R

注. S-TYPE-3、P-TYPE-3

MONCOMB ビット (組み合わせ結果モニタ)

MONCOMB ビットは、は、ADCMPCR.CMPAB[1:0] ビットで設定した複合条件に従って比較条件結果 A および B の組み合わせの結果を示す読み出し専用ビットです。

[1 になる条件]

- ADCMPCR.CMPAE が 1 かつ ADCMPCR.CMPBE が 1 のとき、組み合わせ結果が ADCMPCR.CMPAB[1:0] ビットで設定した複合条件と一致したとき

[0 になる条件]

- 組み合わせ結果が ADCMPCR.CMPAB[1:0] ビットで設定した複合条件と一致しないとき
- ADCMPCR.CMPAE が 0 または ADCMPCR.CMPBE が 0 のとき

MONCMPA ビット (比較結果モニタ A)

MONCMPA ビットは、ウィンドウ A の対象チャンネルの A/D 変換値が ADCMPLR0/ADCMPLR1 および ADCMPLER で設定した条件と一致すると 1 が読み出される読み出し専用ビットです。それ以外の場合は読むと 0 が読み出されます。

[1 になる条件]

- ADCMPCR.CMPAE が 1 のときに、A/D 変換値が ADCMPLR0/ADCMPLR1 および ADCMPLER レジスタで設定した条件と一致するとき

[0 になる条件]

- ADCMPCR.CMPAE が 1 のときに、A/D 変換値が ADCMPLR0/ADCMPLR1 および ADCMPLER レジスタで設定した条件と一致しないとき
- ADCMPCR.CMPAE が 0 のとき (ADCMPCR.CMPAE の値が 1 から 0 に変化すると自動的に 0 になる)

MONCMPB ビット (比較結果モニタ B)

MONCMPB ビットは、ウィンドウ B の対象チャネルの A/D 変換値が ADCMPBNSR.CMPLB ビットで設定した条件と一致すると 1 が読み出される読み出し専用ビットです。それ以外の場合は読むと 0 が読み出されます。

[1 になる条件]

- ADCMPCR.CMPBE が 1 のときに、A/D 変換値が ADCMPBNSR.CMPLB で設定した条件と一致するとき

[0 になる条件]

- ADCMPCR.CMPBE が 1 のときに、A/D 変換値が ADCMPBNSR.CMPLB で設定した条件と一致しないとき
- ADCMPCR.CMPBE = 0 のとき (ADCMPCR.CMPBE = 1→0 に変化すると自動的に 0 になる)

39.2.38 ADBUFEN : A/D データバッファイネーブルレジスタ

Base address: $ADC12m = 0x4033_2000 + 0x0200 \times m$ ($m = 0, 1$)
 $ADC12m_NS = 0x5033_2000 + 0x0200 \times m$ ($m = 0, 1$)

Offset address: 0x0D0

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	BUFEN
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BUFEN	データバッファ許可 0: データバッファ不使用 1: データバッファ使用	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

ADBUFEN レジスタは、データバッファを有効にするかどうかを設定します。

BUFEN ビット (データバッファ許可)

本ビットはデータバッファの使用を許可します。

BUFEN = 1b のとき、自己診断結果以外の A/D 変換結果 (加算結果) を ADBUF_n に格納します。

ADBUFPTR を読み出す前に、データ格納動作を無効 (BUFEN = 0b) にしてください。

データの二重化またはグループスキャンにはデータバッファは使用しないでください。

39.2.39 ADBUFPTR : A/D データバッファポインタレジスタ

Base address: $ADC12m = 0x4033_2000 + 0x0200 \times m$ ($m = 0, 1$)
 $ADC12m_NS = 0x5033_2000 + 0x0200 \times m$ ($m = 0, 1$)

Offset address: 0x0D2

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	PTROVF	BUFPtr[3:0]			

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	BUFPtr[3:0]	データバッファポインタ 次の A/D 変換データの転送先データバッファ番号を示します。	R/W
4	PTROVF	ポインタオーバーフローフラグ 0: データバッファポインタのオーバーフローが発生していない 1: データバッファポインタのオーバーフローが発生した	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-3

ADBUFPtr は、データバッファポインタとオーバーフローステータスを示すレジスタです。

BUFPtr[3:0]ビット (データバッファポインタ)

次の A/D 変換データの転送先データバッファ番号を示します。

データがデータバッファ 15 に転送された場合、ポインタ値は 0000b になり、PTROVF ビットは 1 になります。

次のデータが転送されると、データバッファ 0 のデータが上書きされます。

このレジスタに 0x00 を書き込むと、ビット値が 0 になります。0x00 以外の値を書き込むことはできません。

PTROVF ビット (ポインタオーバーフローフラグ)

データバッファポインタのオーバーフローが発生したかどうかを示すビットです。ポインタ値が 0000b (オーバーフロー) になるとき、このビットが 1 になります。

このレジスタに 0x00 を書き込むことにより、このビットをクリアできます。0x00 以外の値を書き込むことはできません。

39.2.40 ADBUFn : A/D データバッファレジスタ n (n = 0~15)

Base address: $ADC12m = 0x4033_2000 + 0x0200 \times m$ ($m = 0, 1$)
 $ADC12m_NS = 0x5033_2000 + 0x0200 \times m$ ($m = 0, 1$)

Offset address: $0x0B0 + 0x2 \times n$ ($n = 0 \sim 15$)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ADBUF[15:0]															

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	ADBUF[15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 39.22 と表 39.23 を参照してください。	R

注. S-TYPE-3、P-TYPE-3

ADBUFn レジスタはすべての A/D 変換結果を順次格納する 16 ビット読み出し専用レジスタです。これらのレジスタには、自動クリア機能は適用されません。

ADBUFn 設定は A/D データレジスタフォーマット設定と同一です。

ADBUFn レジスタのデータフォーマットは、以下の条件により決定されます。

- レジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (左詰めまたは右詰め)
- 加算/平均回数選択ビット (ADADC.ADC[2:0]) の設定値 (1、2、3、4、または 16 回加算)
- 平均モード有効ビット (ADADC.AVEE) の設定値 (加算または平均)

本節では異なるモードでのこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算/平均モードを非選択とした場合

表 39.22 に各精度のビット配置を示します。

表 39.22 各精度のビット配置

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めます。				変換値 11~0 : 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0 : 12 ビット A/D 変換値												読むと 0 が読めます。			

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタ本レジスタは特定チャンネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビット、10 ビット、8 ビットビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、指定された変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタ本レジスタは同一チャンネルの A/D 変換値を加算した値を示します。A/D 変換結果は、指定された変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

表 39.23 に各精度のビット配置を示します。

表 39.23 A/D 変換値加算モードを選択した場合の各精度のビット配置

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	16 回変換を指定した場合		加算結果 15~0 : 16 ビット A/D 変換結果の合計													
	変換回数が 1、2、3、または 4 回の場合		読むと 0 が読めます。		加算結果 13~0 : 14 ビット A/D 変換結果の合計											
12 ビット精度の左詰めデータ	変換回数が 1、2、3、または 4 回の場合		加算結果 15~0 : 16 ビット A/D 変換結果の合計													
	16 回変換を指定した場合		加算結果 13~0 : 14 ビット A/D 変換結果の合計													読むと 0 が読めます。

39.3 動作

39.3.1 スキャンの動作説明

スキャンとは、選択したチャンネルのアナログ入力を順次 A/D 変換する動作を指します。

スキャン変換の動作モードには、3 種類の動作モードがあります。

- シングルスキャンモード
- 連続スキャンモード
- グループスキャンモード

シングルスキャンモードは、指定した 1 チャンネル以上のスキャンを 1 回実施して終了するモードです。連続スキャンモードは指定した 1 チャンネル以上のスキャンを、ソフトウェアで ADCSR.ADST ビットを 0 にするまで繰り返し実行するモードです。グループスキャンモードでは、グループ A、B で選択されたチャンネルは、各同期トリガに応じたスキャン開始後に、1 回スキャンされます。

シングルスキャンモードおよび連続スキャンモードでは、ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネル (ANn) に対して、変換順序に従って最小のチャンネル番号 n から A/D 変換を開始します。グループスキャンモードでは、ADANSA0、ADANSA1 レジスタで選択したグループ A のアナログ入力チャンネル (ANn)、ADANSB0、ADANSB1 レジスタで選択したグループ B のアナログ入力チャンネル (ANn) に対して、変換順序に従って最小のチャンネル番号 n から A/D 変換を開始します。

自己診断を選択した場合は、スキャンごとの最初に 1 回実行され、3 つの基準電圧のうち 1 つを A/D 変換します。

温度センサ出力および内部基準電圧はアナログ入力チャンネルとして同時に選択可能です。A/D 変換はアナログ入力チャンネル、温度センサ出力、内部基準電圧の順番で実行されます。

ダブルトリガモードは、シングルスキャンモードまたはグループスキャンモードで使用可能です。ダブルトリガモードを許可すると (ADCSR.DBLE = 1)、ADSTRGR.TRSA[5:0] ビットで選択した、同期トリガ (GPT, ELC) でのスキャン起動でのみ、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルの A/D 変換データを 2 重化します。グループスキャンモードでは、ダブルトリガモードを使用できるのはグループ A のみです。

ダブルトリガモードの拡張動作では、ADSTRGR.TRSA[5:0] ビットで選択した同期トリガ組み合わせから A/D 変換動作が発生します。通常のダブルトリガモードでの動作に加えて、奇数番号トリガ (ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1)、GTCIADAn (ユニット 0)、GTCIADAm (ユニット 1) (n = 0~3、m = 4~7)) の A/D 変換データは A/D データ 2 重化レジスタ A (ADDBLDRA) に格納され、偶数番号トリガ (ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1)、GTCIADBn (ユニット 0)、GTCIADBm (ユニット 1) (n = 0~3、m = 4~7)) の A/D 変換データは A/D データ 2 重化レジスタ B (ADDBLDRB) に格納されます。ダブルトリガモードの拡張動作では、トリガ組み合わせの 1 つが同時発生すると、指定したトリガのデータ 2 重化レジスタ設定が実行されず、A/D 変換データは A/D データ 2 重化レジスタ B (ADDBLDRB) に格納されます。

ADC12 は他の同期トリガで開始した A/D 変換の間に生じる同期トリガを無視します。

ADSHCR.SHANS[2:0] ビットでチャンネル AN000~AN002 (ユニット 0) のいずれかをチャンネル専用サンプル&ホールド回路に設定すると、スキャンごとに最初の A/D 変換開始前に対象となるアナログ入力のサンプル&ホールドを行います。

39.3.2 シングルスキャンモード

39.3.2.1 基本動作 (チャンネル専用サンプル&ホールド回路なし)

シングルスキャンモードの基本動作は、指定されたチャンネルのアナログ入力を以下のように 1 サイクルのみ A/D 変換します。

1. ソフトウェアトリガ、同期トリガ入力 (GPT, ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネル (ANn) に対して最小のチャンネル番号 n から A/D 変換を開始します。
2. 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
3. 選択されたすべてのチャンネルの A/D 変換終了後、ADC12i_ADI (i = 0, 1) 割り込み要求が発生します。
4. ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 にされ、ADC12 は待機状態になります。




図 39.8 シングルスキャンモードの基本動作例（アナログ入力（チャンネル x～z）選択）

39.3.2.2 基本動作（チャンネル専用サンプル&ホールド回路あり、連続サンプリング無効）

チャンネル専用サンプル&ホールド回路を使用した場合、サンプル&ホールド動作を実施してから、指定したすべてのチャンネルのアナログ入力を 1 回 A/D 変換します。チャンネル専用サンプル&ホールド回路を使用するチャンネルは ADSHCR の SHANS[2:0] ビットで選択できます。

動作は以下のとおりです。

1. ソフトウェアトリガ、同期トリガ入力 (GPT, ELC)、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するすべてのチャンネルのアナログ入力サンプリングを開始します。
2. サンプル&ホールド実行後、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN_n の A/D 変換を、最小のチャンネル番号 n から開始します。
3. 1 チャンネルの A/D 変換が完了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDR_y) に格納されます。
4. 選択されたすべてのチャンネルの A/D 変換が終了すると、ADC12i_ADI ($i = 0$) 割り込み要求が発生します（レジスタ設定なし）。
5. ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 クリアされます。続いて、ADC12 が待機状態になります。




図 39.9 シングルスキャンモードの動作例（チャンネル専用サンプル&ホールド回路使用、AN000～AN002 選択）

39.3.2.3 基本動作（チャンネル専用サンプル&ホールド回路あり、連続サンプリング有効）

連続サンプリングを有効にしてチャンネル専用サンプル&ホールド回路を使用した場合、サンプル&ホールド動作を実施してから、選択したすべてのチャンネルのアナログ入力を 1 回 A/D 変換します。チャンネル専用サンプル&ホールド回路の使用対象のチャンネルは ADSHCR.SHANS[2:0]ビットで指定します。

動作は以下のとおりです。

1. ADSHMSR.SHMD ビットを 1 にすると、ADSHCR.SHANS[2:0]ビットで選択したサンプル&ホールド回路が連続サンプリングを開始します。
2. ソフトウェアトリガ、同期トリガ信号 (GPT, ELC) の入力、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。
3. サンプル&ホールド回路の安定時間経過後、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN_n の A/D 変換を、最小のチャンネル番号 n から開始します。
4. 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ (ADDR_y) に格納され、サンプル&ホールド回路が連続サンプリングを再開します。
5. 選択されたすべてのチャンネルの A/D 変換が終了すると、ADC12_i_ADI (i = 0) 割り込み要求が発生します（レジスタ設定なし）。
6. ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 クリアされます。続いて、ADC12 が待機状態になります。この後にシングルスキャンを行う場合、サンプル&ホールド回路の連続サンプリング時間を 400 ns 以上（許容信号源インピーダンスが 1 kΩ の場合）に設定してください。
7. ADSHMSR.SHMD ビットを 0 にすると、サンプル&ホールド回路が停止します。




図 39.10 シングルスキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000~AN002 選択、連続サンプリング有効)

39.3.2.4 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールド回路なしの場合)

チャンネルと自己診断を選択すると、基準電圧 V_{REFH0} 、 V_{REFH} ($\times 0$ 、 $\times 1/2$ 、または $\times 1$) の A/D 変換を行い、その後選択したチャンネルのアナログ入力を 1 回のみ A/D 変換します。

- ソフトウェアトリガ入力、同期トリガ入力 (GPT, ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、最初に自己診断での A/D 変換を開始します。
- 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネル (ANn) を変換順序に従って最小のチャンネル番号 n から A/D 変換を開始します。
- 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- 選択されたすべてのチャンネルの A/D 変換が終了後、ADC12i_ADI ($i = 0, 1$) 割り込み要求が発生します。
- ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的にクリアされ、ADC12 は待機状態になります。




図 39.11 シングルスキャンモードの基本動作例（アナログ入力（チャンネル x、y）選択+自己診断）

39.3.2.5 チャンネル選択と自己診断（チャンネル専用サンプル&ホールドあり、連続サンプリング無効）

チャンネルと自己診断を選択し、連続サンプリングを無効にしてチャンネル専用サンプル&ホールド回路を使用した場合、サンプル&ホールド動作を実施してから、ADC12 に供給する基準電圧 VREFH0（ユニット 0）（×0、×1/2、または×1）を 1 回 A/D 変換します。その後、選択したチャンネルのアナログ入力を 1 回のみ A/D 変換します。

動作は以下のとおりです。

1. ソフトウェアトリガ、同期トリガ入力 (GPT, ELC)、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のサンプリングを開始します。
2. サンプリング&ホールド実行後に、自己診断の A/D 変換を開始します。
3. 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADDRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の A/D 変換を、最小のチャンネル番号 n から開始します。
4. 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
5. 選択されたすべてのチャンネルの A/D 変換が終了すると、ADC12i_ADI (i = 0) 割り込み要求が発生します（レジスタ設定なし）。
6. ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 クリアされます。続いて、ADC12 は待機状態になります。




図 39.12 シングルスキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000~AN002 選択 + 自己診断、連続サンプリング無効)

39.3.2.6 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールドあり、連続サンプリング有効)

チャンネルと自己診断を選択し、連続サンプリングを有効にしてチャンネル専用サンプル&ホールド回路を使用した場合、サンプル&ホールド動作を実施してから、ADC12 に供給する基準電圧 VREFH0 (ユニット 0) を A/D 変換します。その後、選択したチャンネルのアナログ入力を 1 回のみ A/D 変換します。

動作は以下のとおりです。

- ADSHMSR.SHMD ビットを 1 にすると、ADSHCR.SHANS[2:0] ビットで選択したサンプル&ホールド回路が連続サンプリングを開始します。
- ソフトウェアトリガ、同期トリガ信号 (GPT, ELC) の入力、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。ADSHMSR.SHMD ビットを 1 にしてから 400 ns (許容信号源インピーダンスが 1 kΩ の場合) 以上経過してから、ADCSR.ADST ビットが 1 になるようにしてください。
- サンプル&ホールド回路の安定時間経過後に、自己診断の A/D 変換を開始します。
- 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0 レジスタおよび ADANSA1 レジスタで選択したアナログ入力チャンネル (ANn) の A/D 変換を、最小のチャンネル番号 n から開始します。
- 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納され、サンプル&ホールド回路が連続サンプリングを再開します。
- 選択されたすべてのチャンネルの A/D 変換が終了すると、ADC12i_ADI (i = 0) 割り込み要求が発生します (レジスタ設定なし)。
- ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 クリアされます。続いて、ADC12 が待機状態になります。この後にシングルスキャンを行う場合、サンプル&ホールド回路の連続サンプリング時間を 400 ns 以上 (許容信号源インピーダンスが 1 kΩ の場合) に設定してください。
- ADSHMSR.SHMD ビットを 0 にすると、サンプル&ホールド回路が停止します。




図 39.13 シングルスキャンモードの動作例 (チャンネル専用サンプル&ホールド回路を使用し、自己診断で AN000~AN002 を選択し、連続サンプリングを有効にした場合)

39.3.2.7 温度センサ出力または内部基準電圧の A/D 変換

チャンネル選択とともに温度センサ出力または内部基準電圧を選択すると、選択したチャンネルのアナログ入力のア/D 変換を行い、その後温度センサ出力または内部基準電圧を 1 回のみ A/D 変換します。チャンネル選択とともに温度センサ出力または内部基準電圧を選択すると、選択したチャンネルのアナログ入力のア/D 変換を行い、その後温度センサ出力または内部基準電圧を 1 回のみ A/D 変換します。チャンネルを非選択とし、温度センサまたは内部基準電圧のみを選択することも可能です。

動作は以下のとおりです。

1. ソフトウェアトリガ、同期トリガ (GPT, ELC) または非同期トリガによって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の A/D 変換を、最小のチャンネル番号 n から開始します。
2. チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) へ格納され、次に温度センサ出力の A/D 変換を開始します。
3. 温度センサ出力の A/D 変換が終了すると、結果は関連する A/D 温度センサデータレジスタ (ADTSDR) へ格納され、次に内部基準電圧の A/D 変換を開始します。
4. 内部基準電圧の A/D 変換が終了すると、結果は関連する A/D 内部基準電圧データレジスタ (ADOCDR) へ格納され、ADC12i_ADI (i = 0, 1) 割り込み要求が発生します (レジスタ設定なし)。
5. ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、A/D 変換が終了すると自動的に 0 にクリアされ、ADC12 は待機状態になります。




図 39.14 シングルスキャンモードの基本動作例 (AN000、温度センサ出力または内部基準電圧選択時)

39.3.2.8 ダブルトリガモード選択時の A/D 変換動作

シングルスキャンモードでダブルトリガモードを選択した場合は、同期トリガ (GPT, ELC) で開始するシングルスキャンモードの実行 2 回分を一連の動作として実行します。

自己診断は非選択とし、温度センサ出力 A/D 変換選択ビット (ADEXICR.TSSA、ADEXICR.TSSB) と内部基準電圧 A/D 変換選択ビット (ADEXICR.OCSA、ADEXICR.OCSB) は 0 にしてください。

A/D 変換データ 2 重化は、2 重化するチャンネルの番号を ADCSR.DBLANS[4:0]ビットに設定し、ADCSR.DBLE ビットを 1 にすると有効となります。ADCSR.DBLE ビットを 1 にした場合は ADANSA0 および ADANSA1 レジスタのチャンネル選択は無効になります。

ダブルトリガモードでは、ADSTRGR.TRSA[5:0]ビットで同期トリガ (GPT, ELC) を選択してください。加えて、ADCSR.EXTRG ビットを 0 に、ADCSR.TRGE ビットを 1 にしてください。ソフトウェアトリガは使用しないでください。

動作は以下のとおりです。

1. 同期トリガ入力 (GPT, ELC) によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADCSR.DBLANS[4:0]ビットで選択した 1 チャンネルの A/D 変換を開始します。
2. 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
3. ADCSR.ADST ビットは自動的に 0 になり、ADC12 は待機状態になります。ADC12_i_ADI (i = 0, 1) 割り込み要求は発生しません。
4. 2 回目のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADCSR.DBLANS[4:0]ビットで選択した 1 チャンネルの A/D 変換を開始します。
5. A/D 変換が終了すると、結果はダブルトリガモード専用の A/D データ 2 重化レジスタ (ADDBLDR) に格納されます。
6. ADC12_i_ADI (i = 0, 1) 割り込み要求が発生します。
7. ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、A/D 変換が終了すると自動的に 0 になり、ADC12 は待機状態になります。




図 39.15 シングルスキャンモードの動作例 (ダブルトリガモード選択、アナログ入力 (チャンネル x) を 2 重化)

39.3.2.9 ダブルトリガモード選択時の拡張動作

シングルスキャンモードでダブルトリガモードを選択した場合で、A/D 変換開始トリガとして同期トリガ (ELC_AD00 (ユニット 0) および ELC_AD10 (ユニット 1) / ELC_AD01 (ユニット 0) および ELC_AD11 (ユニット 1)、GTClADA0 (ユニット 0) および GTClADA4 (ユニット 1) / GTClADB0 (ユニット 0) および GTClADB4 (ユニット 1)、GTClADA1 (ユニット 0) および GTClADA5 (ユニット 1) / GTClADB1 (ユニット 0) および GTClADB5 (ユニット 1)、GTClADA2 (ユニット 0) および GTClADA6 (ユニット 1) / GTClADB2 (ユニット 0) および GTClADB6 (ユニット 1) または GTClADA3 (ユニット 0) および GTClADA7 (ユニット 1) / GTClADB3 (ユニット 0) および GTClADB7 (ユニット 1)) を選択した場合、シングルスキャンモードの実行 2 回分を行います。

自己診断は非選択とし、温度センサ出力 A/D 変換選択ビット (ADEXICR.TSSA、ADEXICR.TSSB) と内部基準電圧 A/D 変換選択ビット (ADEXICR.OCSA、ADEXICR.OCSE) は 0 にしてください。

A/D 変換データ 2 重化は、2 重化するチャンネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを 1 にすると有効となります。ADCSR.DBLE ビットを 1 にした場合は ADANSA0 および ADANSA1 レジスタのチャンネル選択は無効になります。

拡張ダブルトリガモードでは、ADSTRGR.TRSA[5:0] ビットを 0x0B に設定することにより同期トリガ組み合わせを選択し、ADCSR.EXTRG ビットを 0 に設定し、ADCSR.TRGE ビットを 1 に設定してください。ソフトウェアトリガは使用しないでください。

動作は以下のとおりです。

- 同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルの A/D 変換を開始します。
- A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) および A/D データ 2 重化レジスタ A (ADDBLDRA) に格納されます。(ELC_ADi0 または ELC_ADi1 トリガ (i = 0, 1) がそれぞれ入力された場合は A/D データ 2 重化レジスタ B (ADDBLDRB) に格納されます。)
- ADCSR.ADST ビットは自動的に 0 になり、ADC12 は待機状態になります。ADC12i_ADI (i = 0, 1) 割り込み要求は発生しません。
- 2 回目のトリガ (ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1) / ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1)) によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルの A/D 変換を開始します。
- A/D 変換が終了すると、A/D 変換結果は A/D データ 2 重化レジスタ (ADDBLDR) および A/D データ 2 重化レジスタ A (ADDBLDRA) または A/D データ 2 重化レジスタ B (ADDBLDRB) に格納されます。(ELC_ADi0 または ELC_ADi1 トリガ (i = 0, 1) がそれぞれ入力された場合)
- ADC12i_ADI (i = 0, 1) 割り込み要求が発生します。

7. ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、A/D 変換が終了すると自動的に 0 になり、ADC12 は待機状態になります。




図 39.16 アナログ入力 (チャンネル x) と ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1) /ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1) の重複選択時のダブルトリガモード拡張動作例

39.3.3 連続スキャンモード

39.3.3.1 基本動作 (チャンネル専用サンプル&ホールド回路なし)

連続スキャンモードでは、選択されたチャンネルのアナログ入力を繰り返し A/D 変換します。

動作は以下のとおりです。

1. ソフトウェアトリガ、同期トリガ入力 (GPT, ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネル (ANn) に対して最小のチャンネル番号 n から順に A/D 変換を開始します。
2. 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
3. 選択されたすべてのチャンネルの A/D 変換終了後、ADC12i_ADI (i = 0, 1) 割り込み要求を発生します。また ADC12 は、継続して ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネルの最小のチャンネル番号 n から順に A/D 変換を開始します。
4. ADCSR.ADST ビットは自動的にクリアされず、1 (A/D 変換開始) の状態の間は (2)~(3) を繰り返します。ADCSR.ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
5. その後、ADCSR.ADST ビットを 1 (A/D 変換開始) にすると、ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネルの最小のチャンネル番号 n から順に再び A/D 変換を開始します。




図 39.17 連続スキャンモードの基本動作例（アナログ入力（チャンネル x~z）選択）

39.3.3.2 基本動作（チャンネル専用サンプル&ホールド回路あり、連続サンプリング無効）

連続サンプリングを無効にしてチャンネル専用サンプル&ホールド回路を使用した場合、サンプル&ホールド動作を実施してから、指定したすべてのチャンネルのアナログ入力を繰り返し A/D 変換します。チャンネル専用サンプル&ホールド回路を使用するチャンネルは ADSHCR の SHANS[2:0]ビットで選択できます。

動作は以下のとおりです。

- ソフトウェアトリガ、同期トリガ入力 (GPT, ELC)、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のサンプリングを開始します。
- サンプリング&ホールド実行後に、ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の A/D 変換を、最小のチャンネル番号 n から開始します。
- 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
- 選択されたすべてのチャンネルの A/D 変換が終了すると、ADC12i_ADI ($i = 0$) 割り込み要求が発生します（レジスタ設定なし）。同時に、チャンネル専用サンプル&ホールド回路を使用するすべてのチャンネルのアナログ入力サンプリングが開始されます。
- ADST ビットは自動的にクリアされず、ADST ビットが 1 の間は (2)~(4) を繰り返します。ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
- その後、ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するすべてのチャンネルのアナログ入力のサンプリングが再び開始されます。




図 39.18 連続スキャンモードの動作例（チャンネル専用サンプル&ホールド回路使用、AN000 および AN001 選択）

39.3.3.3 基本動作（チャンネル専用サンプル&ホールド回路あり、連続サンプリング有効）

連続サンプリングを有効にしてチャンネル専用サンプル&ホールド回路を使用した場合、サンプル&ホールド動作を実施してから、選択したすべてのチャンネルのアナログ入力を本節で説明するように A/D 変換します。チャンネル専用サンプル&ホールド回路を使用するチャンネルは、ADSHCR.SHANS[2:0]ビットで選択できます。

動作は以下のとおりです。

1. ADSHMSR.SHMD ビットを 1 にすると、ADSHCR.SHANS[2:0]ビットで選択したサンプル&ホールド回路が連続サンプリングを開始します。
2. ソフトウェアトリガ、同期トリガ信号入力 (GPT, ELC)、または非同期トリガ入力によって、ADCSR.ADST ビットが 1 (A/D 変換開始) に設定されると、チャンネル専用サンプル&ホールド回路が使用される全チャンネルに対して、アナログ入力の保持を開始します。ADSHMSR.SHMD ビットを 1 にした後、少なくとも 400 ns（許容信号源インピーダンスが 1 kΩ の場合）経過してから、ADCSR.ADST ビットを 1 にしてください。
3. サンプル&ホールド回路の安定時間経過後、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN_n の A/D 変換を、最小のチャンネル番号 n から開始します。
4. 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDR_y) に格納され、サンプル&ホールド回路が連続サンプリングを再開します。
5. 選択されたすべてのチャンネルの A/D 変換が終了すると、ADC12_i ADI (i = 0) 割り込み要求が発生します（レジスタ設定なし）。また、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。
6. ADCSR.ADST ビットは自動的にクリアされず、このビットが 1 の間は (3) ~ (5) を繰り返します。ADCSR.ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
7. ADSHMSR.SHMD ビットを 0 にすると、サンプル&ホールド回路が停止します。
8. その後、ADSHMSR.SHMD ビットを 1 にすると、ADSHCR.SHANS[2:0]ビットで選択されたサンプル&ホールド回路が連続サンプリングを開始します。
9. その後、ADCSR.ADST ビットを 1 (A/D 変換開始) にすると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。

注. サンプル&ホールド回路ありのチャンネルのみを選択し連続スキャンを実施すると、連続スキャンの 2 回目以降に連続サンプリングの期間が確保されなくなります。チャンネル専用サンプル&ホールド回路の連続サンプリングを有効にして連続スキャンする場合、ユニット 0 には AN004~AN008、AN016~AN019 のうち 1 つ以上のチャンネル、温度センサ出力および内部基準電圧を選択し、ユニット 1 には AN100~AN102、AN104~AN106 および AN116~AN122 のうち 1 つ以上のチャンネル、温度センサ出力および内部基準電圧を選択して、サンプル&ホールド回路の連続サンプリング期間が 400 ns（許容信号源インピーダンスが 1 kΩ の場合）以上となるようにしてください。




図 39.19 連続スキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000、AN001、および AN004 選択、連続サンプリング有効)

39.3.3.4 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールド回路なし)

チャンネル選択と自己診断を同時に選択すると、ADC12 に供給される基準電圧 VREFH0、VREFH (×0、×1/2、または×1) の A/D 変換を行い、その後選択したチャンネルのアナログ入力を A/D 変換します。以下の各項で示すように、このシーケンスを繰り返します。

動作は以下のとおりです。

1. ソフトウェアトリガ入力、同期トリガ入力 (GPT, ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、最初に自己診断での A/D 変換を開始します。
2. 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADDRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネル (ANn) を変換順序に従って最小のチャンネル番号 n から A/D 変換を開始します。
3. 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ (ADDRy) に格納されます。
4. 選択したすべてのチャンネルの A/D 変換終了後、ADC12i_ADI (i = 0, 1) 割り込み要求を発生します。同時に、ADC12 は自己診断での A/D 変換を開始し、その後 ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネル (ANn) を変換順序に従って最小のチャンネル番号 n から A/D 変換を開始します。
5. ADCSR.ADST ビットは自動的にクリアされず、ADCSR.ADST ビットが 1 の間は (2)~(4) を繰り返します。ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
6. その後、ADST ビットが 1 (A/D 変換開始) に設定されると、再び自己診断での A/D 変換から開始します。




図 39.20 連続スキャンモードの基本動作例 (アナログ入力 (チャンネル x、y) 選択+自己診断)

39.3.3.5 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールドあり、連続サンプリング無効)

チャンネルと自己診断を選択し、連続サンプリングを無効にしてチャンネル専用サンプル&ホールド回路を使用した場合、サンプル&ホールド動作を実行してから、ADC12 に供給する基準電圧 VREFH0 (ユニット 0) (×0、×1/2、または×1) を A/D 変換し、その後、選択したチャンネルのアナログ入力を A/D 変換する、という流れを繰り返します。

動作は以下のとおりです。

- ソフトウェアトリガ、同期トリガ入力 (GPT, ELC)、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のサンプリングを開始します。
- サンプリング&ホールド実行後に、自己診断の A/D 変換を開始します。
- 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の A/D 変換を、最小のチャンネル番号 n から開始します。
- 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
- 選択されたすべてのチャンネルの A/D 変換が終了すると、ADC12i_ADI (i = 0) 割り込み要求が発生します (レジスタ設定なし)。同時に、チャンネル専用サンプル&ホールド回路を使用するすべてのチャンネルのアナログ入力サンプリングが開始されます。
- ADST ビットは自動的にクリアされず、ADST ビットが 1 の間は (2)~(5) を繰り返します。ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
- その後、ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するすべてのチャンネルのアナログ入力のサンプリングが再び開始されます。




図 39.21 連続スキャンモードの動作例（チャンネル専用サンプル&ホールド回路使用、AN000 および AN001 選択+自己診断）

39.3.3.6 チャンネル選択と自己診断（チャンネル専用サンプル&ホールドあり、連続サンプリング有効）

チャンネルと自己診断を選択し、連続サンプリングを有効にしてチャンネル専用サンプル&ホールド回路を使用した場合、サンプル&ホールド動作を実施してから、ADC12 に供給する基準電圧 VREFH0（ユニット 0）（ $\times 0$ 、 $\times 1/2$ 、または $\times 1$ ）を A/D 変換します。その後、選択したチャンネルのアナログ入力を A/D 変換するという流れを繰り返します。

動作は以下のとおりです。

- ADSHMSR.SHMD ビットを 1 にすると、ADSHCR.SHANS[2:0] ビットで選択したサンプル&ホールド回路が連続サンプリングを開始します。
- ソフトウェアトリガ、同期トリガ信号 (GPT, ELC) の入力、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。ADSHMSR.SHMD ビットを 1 にしてから 400 ns（許容信号源インピーダンスが 1 k Ω の場合）以上経過してから、ADCSR.ADST ビットが 1 になるようにしてください。
- サンプル&ホールド回路の安定時間経過後に、自己診断の A/D 変換を開始します。
- 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の A/D 変換を、最小のチャンネル番号 n から開始します。
- 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納され、サンプル&ホールド回路が連続サンプリングを再開します。
- 選択されたすべてのチャンネルの A/D 変換が終了すると、ADC12_i_ADI (i=0) 割り込み要求が発生します（レジスタ設定なし）。また、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。
- ADCSR.ADST ビットは自動的にクリアされず、このビットが 1 の間は (3) ~ (6) を繰り返します。ADCSR.ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
- ADSHMSR.SHMD ビットを 0 にすると、サンプル&ホールド回路が停止します。
- その後、ADSHMSR.SHMD ビットを 1 にすると、ADSHCR.SHANS[2:0] ビットで選択されたサンプル&ホールド回路が連続サンプリングを開始します。
- その後、ADCSR.ADST ビットを 1 (A/D 変換開始) にすると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。




図 39.22 連続スキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000、AN001、および AN004 選択+自己診断、連続サンプリング有効)

39.3.3.7 温度センサ出力または内部基準電圧の A/D 変換

チャンネル選択とともに温度センサ出力または内部基準電圧を選択すると、選択したチャンネルのアナログ入力の A/D 変換を行い、その後温度センサ出力または内部基準電圧を繰り返し A/D 変換します。温度センサ出力と内部基準電圧の両方を選択した場合は、温度センサ出力、内部基準電圧の順に A/D 変換します。

チャンネルを非選択とし、温度センサ出力または内部基準電圧のみを選択することも可能です。

動作は以下のとおりです。

- ソフトウェアトリガ、同期トリガ (GPT, ELC) または非同期トリガによって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択した ANn チャンネルの n が小さいチャンネル番号順に A/D 変換を開始します。
- チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) へ格納され、次に温度センサ出力の A/D 変換を開始します。
- 温度センサ出力の A/D 変換が終了すると、結果は関連する A/D 温度センサデータレジスタ (ADTSDR) へ格納され次に内部基準電圧の A/D 変換を開始します。
- 内部基準電圧の A/D 変換終了後、内部基準電圧の A/D 変換結果は、対応する A/D 内部基準電圧データレジスタ (ADOCDR) に格納され、ADC12i_ADI (i = 0, 1) 割り込み要求が発生します。また、ADC12 は、継続して ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネルを最小のチャンネル番号順に A/D 変換を開始します。
- ADCSR.ADST ビットは自動的にクリアされず、1 (A/D 変換開始) の状態の間は (2)~(4) を繰り返します。ADCSR.ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
- その後、ADCSR.ADST ビットを 1 (A/D 変換開始) にすると、ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネルを最小のチャンネル番号順に再び A/D 変換を開始します。




図 39.23 連続スキャンモードの基本動作例 (AN000、温度センサ出力または内部基準電圧選択)

39.3.4 グループスキャンモード

39.3.4.1 基本動作

グループスキャンモードの基本動作は、同期トリガ (GPT, ELC) をスキャン開始条件とし、グループ A、B のそれぞれで選択したすべてのチャンネルのアナログ入力を 1 回のみ A/D 変換します。グループ A とグループ B のそれぞれのスキャン動作は、シングルスキャンモードと同じ動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0]ビットでグループ A の同期トリガを選択し、ADSTRGR.TRSB[5:0]ビットでグループ B の同期トリガを選択します。グループ A、B に対して、2 つのグループの A/D 変換を同時に実行するのを防ぐために、異なるトリガを使用してください。ソフトウェアトリガは使用しないでください。

A/D 変換の対象となるグループ A のチャンネルは ADANSA0 レジスタ、ADANSA1 レジスタ、および ADEXICR.TSSA ビット、ADEXICR.OCESA ビットを用いて選択されます。A/D 変換の対象となるグループ B のチャンネルは ADANSB0 レジスタ、ADANSB1 レジスタ、および ADEXICR.TSSB ビット、ADEXICR.OCESB ビットを用いて選択されます。グループ A、B は同じチャンネルを使用できません。

グループスキャンモードで自己診断を選択した場合は、グループ A、B それぞれのスキャンで自己診断を実施します。

以下に ELC からの同期トリガによるグループスキャンモードの動作例を示します。この例では、グループ A は ELC からの ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1) トリガで変換開始し、グループ B は ELC からの ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1) トリガで変換開始します。さらに、ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1) と ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1) は対応する ELC.ELSRn レジスタで GPT イベントに対して選択されます。

動作は以下のとおりです。

1. ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1) でグループ A のスキャンを開始します。
2. グループ A のスキャン終了時に、ADC12i_ADI (i = 0, 1)割り込みが発生します (レジスタ設定なし)。
3. ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1) でグループ B のスキャンを開始します。
4. グループ B のスキャン終了時に、ADCSR.GBADIE ビットが 1 (スキャン終了時に ADC12i_GBADI (i = 0, 1)割り込み許可) に設定されていると、ADC12i_GBADI (i = 0, 1)割り込みが発生します。




図 39.24 グループスキャンモードの基本動作例 (ELC からの同期トリガ使用)

39.3.4.2 ダブルトリガモードでの A/D 変換

グループスキャンモードでダブルトリガモードを選択した場合は、グループ A は同期トリガ (GPT, ELC) で開始するシングルスキャンモードの実行 2 回分を一連の動作として実行します。グループ B は同期トリガ (GPT, ELC) で開始するシングルスキャンモードと同じ動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0]ビットでグループ A の同期トリガを選択し、ADSTRGR.TRSB[5:0]ビットでグループ B の同期トリガを選択します。グループ A とグループ B のトリガは、2 つのグループの A/D 変換を同時に実行するのを防ぐために別々のトリガにしてください。また、ソフトウェアトリガおよびグループ B における非同期トリガは使用しないでください。

ADSTRGR.TRSA[5:0]ビットに 0x0B を設定することにより、グループ A の同期トリガとして ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1) / ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1) を選択した場合、拡張ダブルトリガモードで動作は進行します。

A/D 変換対象とするチャンネルは、ADCSR レジスタの DBLANS[4:0]ビットでグループ A のチャンネルを選択し、ADANSB0、ADANSB1 レジスタでグループ B のチャンネルを選択します。グループ A とグループ B は同じチャンネルを使用できません。

グループスキャンモードでダブルトリガモードを選択した場合、温度センサ出力 A/D 変換選択ビット (ADEXICR.TSSA) と内部基準電圧 A/D 変換選択ビット (ADEXICR.OCSA) を 0 (非選択) に設定してください。

グループスキャンモードでダブルトリガモード選択時は自己診断を選択できません。

A/D 変換データ 2 重化は、2 重化するチャンネルの番号を ADCSR.DBLANS[4:0]ビットに設定し、ADCSR.DBLE ビットを 1 にすると有効となります。

以下に ELC からの同期トリガによるグループスキャンモードかつダブルトリガモード設定時の動作例を示します。この例では、グループ A は ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1) トリガで変換開始し、グループ B は ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1) トリガで変換開始します。さらに、ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1) と ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1) は対応する ELC.ELSRn レジスタで GPT イベントに対して選択されます。

動作は以下のとおりです。

1. ELC からの ELC_AD00 (ユニット 0)、ELC_AD10 (ユニット 1) トリガでグループ B のスキャンを開始します。

- グループ B のスキャン終了時に ADCSR.GBADIE ビットが 1 (スキャン終了時 ADC12i_GBADI ($i = 0, 1$) 割り込み許可) に設定されていると、ADC12i_GBADI ($i = 0, 1$) 割り込みが発生します。
- 1 回目の ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1) トリガでグループ A の 1 回目のスキャンを開始します。
- グループ A の 1 回目のスキャン終了時は、変換データを対応する A/D データレジスタ y (ADDR y) に格納し、ADC12i_ADI ($i = 0, 1$) 割り込み要求は発生しません。
- 2 回目の ELC_AD01 (ユニット 0)、ELC_AD11 (ユニット 1) トリガでグループ A の 2 回目のスキャンを開始します。
- グループ A の 2 回目のスキャン終了時は、変換データを ADDBLDR レジスタに格納します。ADC12i_ADI ($i = 0, 1$) 割り込みが発生します。




図 39.25 グループスキャンモードでダブルトリガモードを使用する場合の基本動作例 (ELC からの同期トリガ使用時)

39.3.4.3 グループ優先動作

グループスキャンモードで A/D グループスキャン優先コントロールレジスタ (ADGSPCR) の PGS ビットを 1 にすると、グループ優先動作を行います。グループの優先度は、グループ A > グループ B の順となります。

ADGSPCR レジスタの PGS ビットを 1 にする場合、図 39.26 に記載された手順に従い、設定を実行してください。フローチャート以外の設定をした場合、A/D 変換の動作および格納されたデータは保証されません。

グループスキャンモードの基本動作では、グループ A、B の A/D 変換中に発生したトリガ入力は無視され、各グループの A/D 変換動作は、シングルスキャンモードと同じ動作になります。

グループ優先動作では、低優先グループのスキャン中に優先グループのトリガ入力があった場合、低優先グループの A/D 変換動作を中断して、優先グループの A/D 変換動作を行います。

ADGSPCR.GBRSCN ビットが 0 のとき、優先グループの A/D 変換動作終了後、低優先グループは待機状態となります。また A/D 変換中に発生した低優先グループのトリガ入力は無視されます。

ADGSPCR.GBRSCN ビットが 1 のとき、優先グループの A/D 変換動作終了後、自動的に低優先グループの A/D 変換動作を再実行します。また優先グループの A/D 変換中に発生した低優先グループのトリガ入力は有効となり、優先グループの A/D 変換動作終了後、自動的に低優先グループの A/D 変換動作を実行します。

ADGSPCR.GBRSCN ビットが 1、ADGSPCR.LGRRS が 0 のとき、低優先グループの A/D 変換動作は先頭から再実行します。また、ADGSPCR.LGRRS が 1 のとき、低優先グループの A/D 変換動作は中断したチャンネルから再実行します。ただし、自己診断機能を使用した場合は、自己診断後に中断したチャンネルから再実行します。

表 39.24 に ADGSPCR.GBRSCN ビットの設定と A/D 変換中のトリガ入力時の動作をまとめます。

ADGSPCR.GBRP ビットに 1 を設定したとき、最も優先度の低いグループの A/D 変換動作は、シングルスキャンを連続で実行する動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0]ビットでグループ A の同期トリガを選択し、ADSTRGR.TRSB[5:0]ビットでグループ B の同期トリガを選択してください。各トリガは互いに異なるトリガを選択する必要があります。ADGSPCR.GBRP ビットを 1 に設定する場合、ADSTRGR.TRSB[5:0]ビットを 0x3F にしてください。

スキャン対象とするチャンネルは、「39.3.4. グループスキャンモード」に記載のレジスタで選択します。




図 39.26 ADGSPCR.PGS ビット設定時のフローチャート

表 39.24 ADGSPCR.GBRSCN ビットの設定による A/D 変換動作制御

A/D 変換動作	トリガ入力	ADGSPCR.GBRSCN = 0	ADGSPCR.GBRSCN = 1
グループ A の A/D 変換中	グループ A トリガ入力	トリガ入力無効	トリガ入力無効
	グループ B トリガ入力	トリガ入力無効	グループ A の A/D 変換動作終了後、グループ B の A/D 変換動作を行います
グループ B の A/D 変換中	グループ A トリガ入力	グループ B の A/D 変換を中断し、グループ A の A/D 変換動作開始	<ul style="list-style-type: none"> グループ B の A/D 変換を中断し、グループ A の A/D 変換動作開始 グループ A の A/D 変換終了後、グループ B の A/D 変換を開始します。
	グループ B トリガ入力	トリガ入力無効	トリガ入力無効

グループ優先動作モードを使用する場合、下記の表を参考に実現したい動作モードを選択して、レジスタを設定してください。

表 39.25 2 グループのグループ優先動作設定と動作モード (ADGSPCR.PGS = 1)

ADGSPCR			動作分類
GBRSCN	LGRRS	GBRP	
0	x	0	2 グループ (グループ A、B) のグループ優先動作 <ul style="list-style-type: none"> グループ A のトリガが入力されたとき、グループ B の A/D 変換動作は終了する (再実行しない)
1	0	0	2 グループ (グループ A、B) のグループ優先動作 <ul style="list-style-type: none"> グループ B の A/D 変換動作が中断された後、グループ B はグループ A の A/D 変換動作終了後に ADANSB0、ADANSB1 レジスタで選択したチャンネルを、チャンネル番号の小さい順に A/D 変換動作を再開する
1	1	0	2 グループ (グループ A、B) のグループ優先動作 <ul style="list-style-type: none"> グループ B の A/D 変換動作が中断された後、グループ B はグループ A の A/D 変換動作終了後に ADANSB0/1 レジスタで選択したチャンネルのうち、中断したチャンネルからチャンネル番号の小さい順に A/D 変換動作を再開する(注1)
x	0	1	2 グループ (グループ A、B) のグループ優先動作 <ul style="list-style-type: none"> グループ B は開始トリガ入力なしで、連続でシングルスキャンを実施。グループ B の A/D 変換動作が中断された後、グループ B はグループ A の A/D 変換動作終了後に ADANSB0/1 レジスタで選択したチャンネルのうち、中断したチャンネルからチャンネル番号の小さい順に A/D 変換動作を再開する
1	1	1	2 グループ (グループ A、B) のグループ優先動作 <ul style="list-style-type: none"> グループ B は開始トリガ入力なしで、連続でシングルスキャンを実施。グループ B の A/D 変換動作が中断された後は、グループ A の A/D 変換動作終了後に ADANSB0/1 レジスタで選択したチャンネルのうち、中断したチャンネルからチャンネル番号の小さい順にシングルスキャンを再開する(注1)

注. x : Don't care

注 1. 自己診断機能有 (ADCER.DIAGM = 1) では、自己診断を実行してから中断したチャンネルの A/D 変換を開始します。

(1) 2 グループのグループ優先動作 (ADGSPCR.PGS = 1 設定)

動作例 1-1~1-3 にグループスキャンモードのグループ優先動作を示します。(ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0、および ADGSPCR.LGRRS = 0 の場合)

動作例 1-1 「グループ B スキャン中のグループ A トリガ入力」再スキャンあり

- グループ B のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSB0、ADANSB1 レジスタで選択したアナログ入力チャンネルを最小のチャンネル番号 n から A/D 変換動作を開始します。
- グループ B の各チャンネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
- グループ B の A/D 変換中にグループ A のトリガが入力されると、ADCSR.ADST ビットを 1 に保持したまま、グループ B の A/D 変換が停止します。その後、ADANSA0、ADANSA1 レジスタで選択したグループ A のアナログ入力チャンネルを最小のチャンネル番号 n から A/D 変換動作を開始します。中断中に A/D 変換が終了していなければ、A/D 変換結果は A/D データレジスタ y (ADDRy) に格納しません。

4. チャンネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
5. ADC120_ADI 割り込み要求が発生します。
6. ADGSPCR.GBRSCN ビットが 1 (グループ優先動作で中断されたグループの再スキャンをする) に設定されていれば、ADCSR.ADST ビットを 1 に保持したまま、ADANSB0、ADANSB1 レジスタで選択したアナログ入力チャンネルを最小のチャンネル番号 n から再度グループ B の A/D 変換動作を開始します。
7. チャンネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
8. ADCSR.GBADIE ビットが 1 (グループ B のスキャン終了後に割り込み発生 of 許可) に設定されていると、グループ B スキャン終了割り込み要求が発生します。
9. ADCSR.ADST ビットは、すべての A/D 変換結果が終了すると自動的にクリアされ、A/D コンバータは待機状態になります。




図 39.27 グループ優先動作の例 1-1 : グループ B スキャン中のグループ A トリガ入力、再スキャンあり (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0、および ADGSPCR.LGRRS = 0 の場合)

動作例 1-2 「グループ B 再スキャン中のグループ A トリガ入力」再スキャンあり

図 39.28 にグループ B 再スキャン動作中に、グループ A のトリガが入力された場合を示します。

再スキャン動作中であっても、グループ A のトリガが入力されると、グループ B の A/D 変換動作を中断し、グループ A の A/D 変換動作を開始します。グループ A の A/D 変換終了後、グループ B の A/D 変換を開始します。ADCSR.ADST ビット、A/D 変換結果は A/D データレジスタ y (ADDRy) への格納、割り込み要求の発生は、動作例 1-1 と同じ動作です。




図 39.28 グループ優先動作の例 1-2 : グループ B 再スキャン中のグループ A トリガ入力、再スキャンあり (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0、および ADGSPCR.LGRRS = 0 の場合)

動作例 1-3 「グループ A スキャン中のグループ B トリガ入力」再スキャンあり

ADGSPCR.GBRSCN ビットが 1 (グループ優先動作で中断されたグループの再スキャンをする) の設定で、グループ A のスキャン動作中にグループ B のトリガが入力された場合を説明します。

ADGSPCR.GBRSCN ビットが 0 に設定されている場合は、グループ A のスキャン動作中に入力されたグループ B のトリガは全て無効となります。

1. グループ A のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択したグループ A のアナログ入力チャンネルを最小のチャンネル番号 n から A/D 変換動作を開始します。
2. グループ A の A/D 変換中に、グループ B のトリガ入力が入力されると、グループ B は A/D 変換実行可能状態になります。
3. グループ A の各チャンネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
4. ADC120_ADI 割り込み要求が発生します。
5. グループ A の A/D 変換終了後、ADCSR.ADST ビットを 1 に保持したまま、ADANSB0、ADANSB1 レジスタで選択したグループ B のアナログ入力チャンネルを最小のチャンネル番号 n からグループ B の A/D 変換動作を開始します。
(グループ B の A/D 変換中にグループ A のトリガが入力されると、動作例 1-1 と同じくグループ A の A/D 変換動作を開始し、グループ A の A/D 変換終了後、グループ B の A/D 変換動作を開始します。)
6. 1 チャンネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
7. グループ B の A/D 変換終了後、ADCSR.GBADIE ビットが 1 (グループ B のスキャン終了後の割り込み発生の許可) に設定されていると、グループ B スキャン終了割り込み要求が発生します。
8. ADCSR.ADST ビットは、すべての A/D 変換結果が終了すると自動的にクリアされ、A/D コンバータは待機状態になります。




図 39.29 グループ優先動作の例 1-3 : グループ A スキャン中のグループ B トリガ入力、再スキャンあり (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0、および ADGSPCR.LGRRS = 0 の場合)

動作例 1-4 にグループスキャンモードのグループ優先動作を示します。(ADGSPCR.GBRSCN = 0、ADGSPCR.GBRP = 0、および ADGSPCR.LGRRS = 0 の場合)

動作例 1-4 「グループ B スキャン中のグループ A トリガ入力」再スキャンなし

1. グループ B のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSB0、ADANSB1 レジスタで選択したアナログ入力チャンネルを最小のチャンネル番号 n から A/D 変換動作を開始します。
2. グループ B の各チャンネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
3. グループ B の A/D 変換中に、グループ A のトリガが入力されると、ADCSR.ADST ビットを 1 に保持したまま、グループ B の A/D 変換動作を中断し、ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネルを最小のチャンネル番号 n からグループ A の A/D 変換動作を開始します。中断中に A/D 変換が終了していなければ、A/D 変換結果は A/D データレジスタ y (ADDRy) に格納しません。
4. 1 チャンネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
5. グループ A の A/D 変換終了後、ADC120_ADI 割り込み要求が発生します。
6. ADCSR.ADST ビットは、グループ A の A/D 変換結果が終了すると自動的にクリアされ、A/D コンバータは待機状態になります。グループ B は、以降のグループ B トリガ入力まで A/D 変換を行いません。




図 39.30 グループ優先動作の例 1-4 : グループ B スキャン中のグループ A トリガ入力、再スキャンなし (ADGSPCR.GBRSCN = 0, ADGSPCR.GBRP = 0, および ADGSPCR.LGRRS = 0 の場合)

動作例 1-5 にグループスキャンモードのグループ優先動作を示します。(ADGSPCR.GBRP = 1 および ADGSPCR.LGRRS = 0 の場合)

動作例 1-5 「グループ B のシングルスキャン連続動作」

- ADGSPCR.GBRP = 1 を設定すると、ADCSR.ADST ビットが 1 (A/D 変換開始) になり、ADANSB0、ADANSB1 レジスタで選択したアナログ入力チャンネルを最小のチャンネル番号 n から A/D 変換動作を開始します。
- グループ B の各チャンネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
- グループ B の A/D 変換中に、グループ A のトリガが入力されると、ADCSR.ADST ビットを 1 に保持したままグループ B の A/D 変換動作を中断し、ADANSA0、ADANSA1 レジスタで選択したアナログ入力チャンネルを最小のチャンネル番号 n からグループ A の A/D 変換動作を開始します。中断中に A/D 変換が終了していなければ、A/D 変換結果は A/D データレジスタ y (ADDRy) に格納しません。
- 1 チャンネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
- グループ A の A/D 変換終了後、ADC120_ADI 割り込み要求が発生します。
- ADGSPCR.GBRP = 1 (シングルスキャン連続動作する) に設定されていると、ADCSR.ADST ビットを 1 (A/D 変換開始) に保持したまま、ADANSB0、ADANSB1 レジスタで選択したアナログ入力チャンネルを最小のチャンネル番号 n から再度グループ B の A/D 変換動作を開始します。
- 1 チャンネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
- ADCSR.GBADIE ビットが 1 (グループ B のスキャン終了後に割り込み発生許可) に設定されていると、グループ B スキャン終了割り込み要求が発生します。

9. ADGSPCR.GBRP = 1 (シングルスキャン連続動作する) に設定されていると、ADCSR.ADST ビットを 1 (A/D 変換開始) に保持したまま、ADANSB0、ADANSB1 レジスタで選択したアナログ入力チャンネルを最小のチャンネル番号 n から再度グループ B の A/D 変換動作を開始します。

ADGSPCR.GBRP ビットが 1 になっている間は、6~9 の動作を繰り返します。ADGSPCR.GBRP ビットが 1 になっている間は、ADCSR.ADST ビットを 0 にクリアしないでください。ADGSPCR.GBRP = 1 の場合に A/D 変換を強制終了するには、[図 39.43](#) の手順に従ってください。




図 39.31 グループ優先動作の例 1-5 : グループ B のシングルスキャン連続動作 (ADGSPCR.GBRP = 1、ADGSPCR.LGRRS = 0 の場合)

注. グループ B をシングルスキャン連続動作させる場合は、グループ B のトリガ入力を無効にしてください。

39.3.5 コンペア機能 (ウィンドウ A、ウィンドウ B)

39.3.5.1 コンペア機能ウィンドウ A/B

コンペア機能は、基準値と A/D 変換結果を比較する機能です。基準値はウィンドウ A およびウィンドウ B それぞれに設定することができます。コンペア機能の使用中は、自己診断機能およびダブルトリガモードは使用できません。ウィンドウ A とウィンドウ B の大きな違いとしては、割り込み出力信号の違いと、ウィンドウ B は 1 つのチャンネルしか選択できないという制限が挙げられます。

本項では、連続スキャンモードとコンペア機能を組み合わせた動作例を示します。

動作は以下のとおりです。

- ソフトウェア、同期トリガ (GPT, ELC) または非同期トリガ入力によって ADCSR.ADST ビットを 1 (A/D 変換開始) にした場合、A/D 変換は選択されたチャンネル、温度センサ出力、内部基準電圧の順序で開始します。
- A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ y (ADDRy、ADTSDR、または ADOCDR) に格納されます。ADCMPCR.CMPAE が 1 のとき、ウィンドウ A に対して ADCMPANSRy または ADCMPANSER レジスタのビットを設定すると、A/D 変換結果を、設定した ADCMPDR0/1 レジスタ値と比較します。ADCMPCR.CMPBE が 1 のとき、ウィンドウ B に対して ADCMPBNSR レジスタのビットを設定すると、A/D 変換結果を、ADWINULB/ADWINLLB レジスタの設定値と比較します。
- 比較の結果、ウィンドウ A は、ADCMPLR0、ADCMPLR1、ADCMPLEP レジスタで設定した条件と一致したとき、コンペア機能ウィンドウ A のフラグ (ADCMPSR0.CMPSTCHAn、ADCMPSR1.CMPSTCHAn、ADCMPSESR.CMPSTTSA、または ADCMPSESR.CMPSTOCA) が 1 になります。このとき、ADCMPCR.CMPAIE ビットが 1 に設定されていると、ADC12i_CMPAI (i = 0, 1) 割り込み要求が発生します。同様に、ウィンドウ B

が ADCMPBNSR.CMPLB に設定された条件と一致すると、コンペアウィンドウ B フラグ (ADCMPBSR.CMPSTB) が 1 になります。このとき、ADCMPCR.CMPBIE ビットが 1 に設定されていると、ADC12i_CMPBI (i = 0, 1) 割り込み要求が発生します。

4. 選択したすべての A/D 変換および比較が終了すると、スキャンが再開します。
5. ADC12i_CMPAI (i = 0, 1)、ADC12i_CMPBI (i = 0, 1) 割り込みを受け付けると、ADCSR.ADST ビットを 0 (A/D 変換停止) に設定し、コンペアフラグが 1 であるチャンネルの処理を行います。
6. ウィンドウ A のすべてのコンペアフラグをクリアすると、ADC12i_CMPAI (i = 0, 1) 割り込み要求が解除されます。同様に、ウィンドウ B のすべてのコンペアフラグをクリアすると、ADC12i_CMPBI (i = 0, 1) 割り込み要求が解除されます。再度比較を実行するには、再度 A/D 変換を開始してください。




図 39.32 コンペア機能の動作例 (アナログ入力 (チャンネル w~z) を比較)

39.3.5.2 コンペア機能のイベント出力

コンペア機能のイベント出力は、上側基準電圧値および下側基準電圧値をウィンドウ A およびウィンドウ B それぞれに設定します。選択したチャンネルの A/D 変換値を上側/下側基準電圧値と比較して、ウィンドウ A およびウィンドウ B の比較条件成立/不成立からイベント条件 (A or B, A and B, A exor B) に応じてイベント (ADC12i_WCMPPM (i = 0, 1)/ADC12i_WCMPUM (i = 0, 1)) を出力します。

ウィンドウ A で複数のチャンネルを選択し、チャンネルのうち 1 つでも比較条件と一致した場合、ウィンドウ A の比較結果は一致となります。この機能を使用する場合、A/D 変換はシングルスキャンモードで行ってください。

ウィンドウ A の場合、アナログ入力のチャンネル、内部基準電圧、温度センサ出力の中から任意のチャンネルを選択できます。

ウィンドウ B の場合、アナログ入力のチャンネル、内部基準電圧、温度センサ出力の中から 1 つのチャンネルを選択できます。

コンペア機能のイベント出力使用時の設定手順および設定例を以下に示します。

1. ADCSR.ADCS ビットの値が 00b (シングルスキャンモード) であることを確認します。
2. ADCMPANSR0/1 および ADCMPANSER レジスタでウィンドウ A のチャンネルを選択します。ADCMPLR0/1 および ADCMPLEP レジスタにウィンドウ比較条件を設定します。ADCMPDR0/1 レジスタに上側および下側基準値を設定してください。
3. ADCMPBNSR レジスタでウィンドウ B のチャンネルおよび比較条件を選択し、ADWINULB/ADWINLLB レジスタで上側および下側基準値を設定します。
4. ウィンドウ A/B の複合条件、ウィンドウ A/B 動作許可、および割り込み出力許可を ADCMPCR レジスタに設定してください。




図 39.33 コンペア機能のイベント出力使用時の設定例

コンペア機能でウィンドウ A のみを使用するときのイベント出力の使用方法について、以下に注意点を示します。

- ウィンドウ A および B をどちらも有効 (ADCMPCR.CMPAE = 1、ADCMPCR.CMPBE = 1) にしてください
- ウィンドウ A および B の複合条件を「OR 条件」にしてください (ADCMPCR.CMPAB[1:0] = 00b)
- ウィンドウ B の比較対象チャンネルは「非選択」にしてください (ADCMPBNSR.CMPCHB[5:0] = 0x3F)
- ウィンドウ B の比較条件を、常に不一致を表す「0 < 結果 < 0」に設定してください (ADCMPCR.WCMPE = 1、ADWINLLB[15:0] = ADWINULB[15:0] = 0x0000、および ADCMPBNSR.CMPLB = 1)

図 39.34 にコンペア機能のイベント出力動作例を示します。

シングルスキャンが一度終了するタイミングで、スキャン終了イベント (ADC12i_ADI (i = 0, 1)) を出力します。その後、ADCMPCR.CMPAB[1:0]の設定に従い、1PCLKA 遅れて一致または不一致イベント (ADC12i_WCMPE (i = 0, 1)/ADC12i_WCMPUM (i = 0, 1)) を出力します。

注. 一致イベントと不一致イベントは排他的であるため、2つのイベントを同時に出力することはありません。




図 39.34 コンペア機能のイベント出力の動作例 (アナログ入力 (チャンネル x、y) を比較)

注. コンペア機能のイベント出力は、ADCMPCR.CMPAB[1:0]の設定に従い、ウィンドウ A およびウィンドウ B の比較結果の一致/不一致を出力します。

注. ウィンドウ A の比較結果は、ウィンドウ A の比較対象チャンネルの比較結果の論理和です。ウィンドウ A および B の比較結果は、A/D 変換ごとに更新され、シングルスキャンが終了しても保持されます。比較結果をクリアするには、ADCMPCR.CMPAE および ADCMPCR.CMPBE を 0 にしてください。

39.3.5.3 コンペア機能の制限事項

コンペア機能には以下の制限事項があります。

- コンペア機能は、自己診断機能またはダブルトリガモードと一緒に使用できません。(ADRD、ADDBLDR、ADDBLDRB はコンペア機能対象外です。)
- 一致/不一致イベント出力を使用する場合はシングルスキャンモードにしてください。
- ウィンドウ A に温度センサ出力、内部基準電圧を選択した場合、ウィンドウ B 動作は禁止されます。
- ウィンドウ B に温度センサ出力、内部基準電圧を選択した場合、ウィンドウ A 動作は禁止されます。
- ウィンドウ A とウィンドウ B に同じチャンネルを設定することはできません
- バッファ機能を使用する場合はシングルスキャンモードを指定してください。ダブルトリガモードとの使用は禁止されています。
- 基準電圧値を設定する際は、高電位基準電圧値が低電位基準電圧値以上となるように設定してください。

39.3.6 アナログ入力のサンプリング時間とスキャン変換時間

スキャン変換は、ソフトウェアトリガ、同期トリガ (GPT, ELC) による起動、非同期トリガ (ADTRGn (n = 0, 1)) による起動が選択できます。スキャン変換開始遅延時間 (t_D) の後に、サンプル&ホールド回路による処理、断線検出アシスト処理、自己診断変換処理をすべて行い、この後に A/D 変換処理が開始されます。

図 39.35 に、ソフトウェアトリガまたは同期トリガ (GPT, ELC) 起動によりスキャン変換を行う場合のタイミングを示します。また、図 39.36 に、非同期トリガ (ADTRGn (n = 0, 1)) 起動によるスキャン変換を行う場合のタイミングを示します。スキャン変換時間 (t_{SCAN}) には、スキャン変換開始遅延時間 (t_D)、チャンネル専用サンプル&ホールド回路処理時間 (t_{SPLSH}) (注1)、断線検出アシスト処理時間 (t_{DIS}) (注2)、自己診断 A/D 変換処理時間 (t_{DIAG} および t_{DSD}) (注3)、A/D 変換処理時間 (t_{CONV} および t_{DSD})、チャンネル専用サンプル&ホールド回路終了時間 (t_{SHED}) (注4)、およびスキャン終了遅延時間 (t_{ED}) が含まれます。

A/D 変換処理時間 (t_{CONV}) は、入力サンプリング時間 (t_{SPL}) と逐次変換時間 (t_{SAM}) を合わせた時間となります。サンプリング時間 (t_{SPL}) は、A/D コンバータ内のサンプル&ホールド回路に電荷を充電するための時間です。アナログ入力の信号源インピーダンスが高くサンプリング時間が不足する場合や、A/D 変換クロック (ADCLK) が低速の場合には ADSSTRn レジスタでサンプリング時間を調整できます。

逐次変換時間 (t_{SAM}) は以下の通りです。

- 12 ビット変換精度の場合、13 ステート (ADCLK)
- 10 ビット変換精度の場合、11 ステート (ADCLK)
- 8 ビット変換精度の場合、9 ステート (ADCLK)

表 39.26 に逐次変換時間 (t_{SAM}) を示します。

選択チャンネル数が n のシングルスキャンのスキャン変換時間 (t_{SCAN}) は、次のように表されます。

$$t_{SCAN} = t_D + t_{SPLSH} + (t_{DIS} \times n) + t_{DIAG} + t_{ED} + (t_{CONV} \times n) + t_{ED} \quad (\text{注5})$$

連続スキャンモードの 1 サイクル目のスキャン変換時間は、シングルスキャンの t_{SCAN} から t_{ED} を省いた時間です。SCANED 連続スキャンの 2 サイクル目以降のスキャン変換時間は、以下の値に固定されます。

$$t_{SPLSH} + (t_{DIS} \times n) + t_{DIAG} + t_{DSD} + t_{SHED} + (t_{CONV} \times n) + t_{SHED} \quad (\text{注5})$$

注 1. チャンネル専用サンプル&ホールド回路を使用しない場合は、 $t_{SPLSH} = 0$ となります。

注 2. 断線検出アシストを設定しない場合は、 $t_{DIS} = 0$ となります。

温度センサまたは内部基準電圧を A/D 変換する場合のみ、15 ステート (ADCLK) の自動ディスチャージ期間が入りません。

注 3. 自己診断機能を使用しない場合は、 $t_{DIAG} = 0$, $t_{DSD} = 0$ となります。

注 4. チャンネル専用サンプル&ホールド回路を使用しない場合は、連続スキャンモードを有効と見なして、 $t_{SHED} = 0$ となります。シングルスキャンモードとグループスキャンモードでは、スキャン終了遅延時間 (t_{ED}) には t_{SHED} が含まれます。

注 5. 選択したすべてのチャンネルの入力サンプリング時間 (t_{SPL}) が同じである場合、この要素は $t_{CONV} \times n$ となります。チャンネルごとに異なるサンプリング時間の場合、この要素は選択したチャンネルごとに設定した t_{SPL} と t_{SAM} の和となります。

表 39.26 にスキャン変換時間を示します。

表 39.26 スキャン変換時間 (ADCLK と PCLKA のサイクル数)

項目	シンボル	種別/条件			単位		
		同期トリガ(注4)	非同期トリガ	ソフトウェアトリガ			
スキャン開始処理時間(注1) (注2)	グループ A 優先動作によるグループ A の A/D 変換	グループ B 中断あり (グループ A の A/D 変換要因によってグループ B を停止させた後、グループ A を起動)	t_D	3 PCLKA + 6 ADCLK 5 PCLKA + 3 ADCLK(注5)	—	—	サイクル
			グループ B 中断なし (グループ A の A/D 変換要因によって起動)	2 PCLKA + 4 ADCLK	—	—	
	自己診断有効時の A/D 変換	自己診断 A/D 変換開始時	2 PCLKA + 6 ADCLK	4 PCLKA + 6 ADCLK	6 ADCLK		
	上記以外		2 PCLKA + 4 ADCLK	2 PCLKA + 4 ADCLK	4 ADCLK		
チャンネル専用サンプル&ホールド処理時間(注1)	サンプリング時間	t_{SPLSH}	t_{SH}	連続サンプリングなし : ADShCR.SSTSH[7:0]設定値 (初期値 = 18h × ADCLK) 連続サンプリングあり : 0			
	サンプリングから A/D 変換までの待機時間		t_W	12			
断線検出アシスト処理時間		t_{DIS}	ADNDIS[3:0]設定値 (初期値 = 0x0) × ADCLK				
自己診断変換処理時間(注1)	サンプリング時間	t_{DIAG}	t_{SPL}	ADSSTR00 設定値 (初期値 = 0x0B) × ADCLK(注3)	—	—	
	逐次変換時間		t_{SAM}	12 ビット変換精度	15 ADCLK	—	—
				10 ビット変換精度	13 ADCLK	—	—
				8 ビット変換精度	11 ADCLK	—	—
	自己診断変換終了からアナログチャンネルサンプリング開始までの待機時間	t_{DED}	2 ADCLK				
連続スキャンモードでの最後のチャンネル変換終了から自己診断サンプリング開始までの待機時間	t_{DSD}	2 ADCLK					
A/D 変換処理時間(注1)	サンプリング時間	t_{CONV}	t_{SPL}	ADSSTRn (n = 0~2, 4~8 ((ユニット 0)、0~2, 4~6 (ユニット 1)、L、T、O、V) 設定値 (初期値 = 0x0B) × ADCLK + 0.5 ADCLK			
	逐次変換時間		t_{SAM}	12 ビット変換精度	13 ADCLK		
				10 ビット変換精度	11 ADCLK		
				8 ビット変換精度	9 ADCLK		
チャンネル専用サンプル&ホールド終了処理時間		t_{SHED}	2 ADCLK				
スキャン終了処理時間(注1)		t_{ED}	1 PCLKA + 3 ADCLK 2 PCLKA + 3 ADCLK(注5)				

- 注 1. t_D , t_{SPLSH} , t_{DIAG} , t_{CONV} , t_{ED} の各タイミングについては、[図 39.35](#) および [図 39.36](#) を参照してください。
- 注 2. ソフトウェア書き込みまたはトリガ入力から A/D 変換開始までの最大時間です。
- 注 3. サンプリング時間設定は電気的特性を満たす必要があります。
- 注 4. タイマ出力からトリガ入力までの経路で使われる時間は含みません。
- 注 5. ADCLK が PCLKA より速い場合 (PCLKA 対 ADCLK の分周率 = 1:2 または 1:4)、スキャン終了処理時間は変わります。




図 39.35 スキャン変換のタイミング (ソフトウェア起動または同期トリガ入力 (GPT, ELC) 起動の場合)




図 39.36 スキャン変換のタイミング (非同期トリガ入力 (ADTRGn (n = 0, 1)) 起動の場合)

39.3.6.1 グループ優先制御における動作でのスキャンの中断/開始タイミング

グループ優先制御における動作で考慮する必要があるスキャンの中断/開始タイミングを以下に示します。

1. 低優先グループのスキャンを中断するタイミングと高優先グループのスキャンを開始するタイミング
2. 高優先グループのスキャン中に低優先グループのスキャンのトリガが受け付けられた場合に、高優先グループのスキャン終了時に低優先グループによるスキャンを再開するタイミング
3. 低優先グループがシングルスキャンを連続で行うタイミング

図 1.37 に上記の各ケースのタイミング図を示します。




図 39.37 グループ優先制御における動作でのスキャンの中断/開始タイミング図

39.3.7 A/D データレジスタの自動クリア機能の使用例

ADCER.ACE ビットを 1 にすることにより、CPU、DTC、または DMAC によって A/D データレジスタを読み出す際、自動的に A/D データレジスタ (ADDRy, ADRD, ADDBLDR, ADDBLDRA, ADDBLDRB, ADTSDR, ADOCDR) を 0x0000 にクリアできます。

この機能を使うことにより、A/D データレジスタ (ADDRy, ADRD, ADDBLDR, ADDBLDRA, ADDBLDRB, ADTSDR, ADOCDR) の未更新故障を検出することができます。以下に ADDRy レジスタの自動クリア機能が無効/有効時の例を示します。

- ADCER.ACE ビットが 0 (自動クリア禁止) の場合に、A/D 変換結果 (0x0222) が何らかの原因で ADDRy レジスタに書き込みされなかったとき、ADDRy レジスタの値は古いデータ (0x0111) を保持します。さらに A/D スキャン終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタに読み出した場合、古いデー

タ (0x0111) を汎用レジスタに保持できます。ただし、未更新のチェックを行う場合、古いデータを SRAM、汎用レジスタに逐一保持しながらチェックを行う必要があります。

- ADCER.ACE ビットが 1 (自動クリア許可) の場合には、ADDRy = 0x0111 を CPU、DTC または DMAC により読み出す際、ADDRy レジスタは自動的に 0x0000 にクリアされます。その後、A/D 変換結果 (0x0222) が ADDRy レジスタに何らかの原因で転送できなかったとき、クリアされたデータ (0x0000) が ADDRy レジスタ値として残ります。ここで A/D スキャン終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタに読み出した場合は、0x0000 が汎用レジスタに保持されます。読み出されたデータ値が 0x0000 であることをチェックして、ADDRy レジスタの未更新故障があったことを判断できます。

39.3.8 A/D 変換値加算／平均モード

A/D 変換値加算／平均モードは、チャンネル選択アナログ入力 A/D 変換、温度センサ出力 A/D 変換、および内部基準電圧 A/D 変換選択時に使用できます。

A/D 変換値加算モードは、同じチャンネルを回連続で A/D 変換し、その変換値の合計をデータレジスタに保持します。加算機能の 16 回は、変換精度 12 ビット選択時のみ使用できます。A/D 変換値平均モードは、同じチャンネルを 2 または 4 回連続で A/D 変換し、その変換値の平均をデータレジスタに保持します。この結果の平均値を使用することで、ノイズ成分によっては A/D 変換精度が良くなります。ただし、A/D 変換精度が必ず向上することを保証する機能ではありません。

A/D 変換値加算／平均機能は、チャンネル選択アナログ入力 A/D 変換、温度センサ出力 A/D 変換、または内部基準電圧 A/D 変換選択時に使用できます。A/D 変換値加算／平均機能は、ダブルトリガ機能選択チャンネルにも使用できます。

加算機能は自己診断にはありません。

39.3.9 断線検出アシスト機能

ADC12 は A/D 変換開始前に、サンプリング容量の電荷を所定の状態 (ユニット 0 に対して VREFH0 または VREFL0、ユニット 1 に対して VREFH または VREFL) に固定する断線検出アシスト機能を内蔵しています。この機能により、アナログ入力に接続した配線の断線検出が可能になります。

チャンネル専用サンプル&ホールド回路の断線検出アシスト機能を使用する場合、ADSHMSR.SHMD ビットを 0 にします (「連続サンプリング機能は無効」を選択)。

図 39.38 に断線検出アシスト機能を使用した場合の A/D 変換動作図を示します。図 39.39 にプリチャージを選択した場合の断線検出例を示します。図 39.40 にディスチャージを選択した場合の断線検出例を示します。




図 39.38 断線検出アシスト機能を使用した場合の A/D 変換動作図




図 39.39 プリチャージを選択した場合の断線検出例




図 39.40 ディスチャージを選択した場合の断線検出例

39.3.10 非同期トリガによる A/D 変換の開始

非同期トリガの入力により AD 変換を開始することができます。非同期トリガを使用して A/D 変換を開始する場合、PmnPFS レジスタで端子機能を設定し、A/D 変換開始トリガ選択ビット (ADSTRGR.TRSA[5:0]) を 0x00 に設定し、非同期トリガ (ADTRGn (n = 0, 1) 端子) に High を入力した後、ADCSR.TRGE ビットと ADCSR.EXTRG ビットをどちらも 1 にしてください。図 39.41 に非同期トリガ入力タイミングを示します。

非同期トリガは、グループスキャンモードで使用するグループ B の A/D 変換開始トリガとして選択できません。端子機能の設定については、「18. I/O ポート」を参照してください。




図 39.41 非同期トリガ入力タイミング

39.3.11 周辺モジュールからの同期トリガによる A/D 変換の開始

同期トリガ (GPT, ELC) により、A/D 変換を開始できます。そのためには、ADCSR.TRGE ビットを 1 に、ADCSR.EXTRG ビットを 0 にして、ADSTRGR.TRSA[5:0] ビットおよび ADSTRGR.TRSB[5:0] ビットで該当の要因を選択してください。

39.3.12 ADCn (n = 0, 1) と PORT (PmSAR (m = 0~9, A, B)) 間のセキュリティ属性

ADC12n (n = 0, 1) のセキュリティ属性が PORT (PmSAR) のセキュリティ属性に一致する場合のみ、対応するアナログ入力チャネルを ADC 変換用に設定できます。不一致の場合、変換結果は予測不能です。

セキュリティ属性設定ごとの ADC の条件を表 39.27 に示します。

表 39.27 セキュリティ設定ごとのアナログ入力端子の条件

セキュリティ属性設定		ADC 入力チャネル選択	設定の組み合わせ結果
ADC12n (n = 0, 1) セキュリティ設定 PSARD	PORT セキュリティ設定 PmSAR	ADANSA0/ADANSA1 ADANSB0/ADANSB1	
0 (セキュア)	0 (セキュア)	1 (チャネル対応ビット)	入力是有効
1 (非セキュア)	1 (非セキュア)	1 (チャネル対応ビット)	入力是有効
1 (非セキュア)	0 (セキュア)	1 (チャネル対応ビット)	入力は無効、かつ変換結果は予測不能
0 (セキュア)	1 (非セキュア)	1 (チャネル対応ビット)	入力は無効、かつ変換結果は予測不能

39.3.13 データバッファの使用

16 個の A/D データバッファから成るリングバッファ機能が使用可能です。この機能は、自己診断結果 (加算/平均結果を含む) 以外の A/D 変換結果をデータバッファ (ADBUFn, n = 0~15) に順次格納します。

A/D 変換結果をデータレジスタに格納する時に変換結果をそれぞれ格納し、最新の 16 個の変換結果データを保持します。

下図にデータバッファ、ポインタ、およびオーバーフローフラグの動作概略図を示します。BUFEN ビットを 1 にすると、各 A/D 変換終了時に A/D 変換結果を転送します。ポインタは、次の転送データの書き込み先のデータバッファ番号を示します。データがバッファ 15 に書き込まれると、ポインタは 0000b になり、オーバーフローフラグは 1 になります。その後、転送データで既存データを上書きします。

ADBUFPTR レジスタに 0x00 を書き込むことで、オーバーフローフラグを初期値にリセットします。




図 39.42 データバッファ、ポインタ、およびオーバーフローフラグの動作概略図

39.4 割り込み要因および DTC、DMAC 転送要求

39.4.1 割り込み要求

ADC12 は、CPU へのスキャン終了割り込み要求である ADC12i_ADI (i = 0, 1)/ADC12i_GBADI (i = 0, 1) 割り込みを発生することができます。また、ADC12 は CPU へのコンペア条件成立割り込み要求である ADC12i_CMPAI (i = 0, 1)/ADC12i_CMPBI (i = 0, 1) 割り込みを発生することができます。

ADC12i_ADI (i = 0, 1) 割り込みは常時発生します。ADC12i_GBADI (i = 0, 1) 割り込みは、ADCSR.GBADIE ビットを 1 にすることで発生させることができます。同様に、ADC12i_CMPAI (i = 0, 1) および ADC12i_CMPBI (i = 0, 1) 割り込みは ADCMPCR.CMPAIE および ADCMPCR.CMPBIE ビットを 1 にすることで発生させることができます。

また、ADC12i_ADI (i = 0, 1)、ADC12i_GBADI (i = 0, 1) 発生時に DTC または DMAC を起動できます。ADC12i_ADI (i = 0, 1)、ADC12i_GBADI (i = 0, 1) 割り込みで変換されたデータの読み出しを DTC または DMAC で行うと、連続変換がソフトウェアの負担なく実現できます。

表 39.28 に割り込み要因と ADC12 に利用可能な ELC イベントを示します。

表 39.28 割り込み要因と ADC12 の ELC イベント

動作			割り込み要求または ELC イベント	割り込み要求	DTC/DMAC の起動	ELC イベント要求	機能
スキャンモード	ダブルトリガモード	コンペア機能ウィンドウ A/B					
シングルスキャンモード	非選択	非選択	ADC12i_ADI (i = 0, 1)	✓	✓	✓	シングルスキャンの最後に ADC12i_ADI (i = 0, 1)発生
		選択	ADC12i_ADI (i = 0, 1)	✓	✓	✓	シングルスキャンの最後に ADC12i_ADI (i = 0, 1)発生
			ADC12i_CMPAI (i = 0, 1)	✓	—	—	ウィンドウ A の比較条件一致で ADC12i_CMPAI (i = 0, 1)発生
			ADC12i_CMPBI (i = 0, 1)	✓	—	—	ウィンドウ B の比較条件一致で ADC12i_CMPBI (i = 0, 1)発生
			ADC12i_WCMPM (i = 0, 1)	—	✓	✓	ウィンドウ A/B コンペア機能の条件一致で ADC12i_WCMPM (i = 0, 1)発生
			ADC12i_WCMPUM (i = 0, 1)	—	✓	✓	ウィンドウ A/B コンペア機能の条件不一致で ADC12i_WCMPUM (i = 0, 1)発生
選択	非選択	ADC12i_ADI (i = 0, 1)	✓	✓	✓	2 回のスキャンの最後に ADC12i_ADI (i = 0, 1)発生	
連続スキャンモード	非選択	非選択	ADC12i_ADI (i = 0, 1)	✓	✓	✓	選択したすべてのチャンネルのスキャン終了時に ADC12i_ADI (i = 0, 1)発生
		選択	ADC12i_CMPAI (i = 0, 1)	✓	—	—	ウィンドウ A の比較条件一致で ADC12i_CMPAI (i = 0, 1)発生
			ADC12i_CMPBI (i = 0, 1)	✓	—	—	ウィンドウ B の比較条件一致で ADC12i_CMPBI (i = 0, 1)発生
グループスキャンモード	非選択	非選択	ADC12i_ADI (i = 0, 1)	✓	✓	✓	グループ A のスキャン終了時に ADC12i_ADI (i = 0, 1)発生
			ADC12i_GBADI (i = 0, 1)	✓	✓	—	グループ B のスキャン終了時にグループ B 用の ADC12i_GBADI (i = 0, 1)発生
		選択	ADC12i_ADI (i = 0, 1)	✓	✓	✓	グループ A のスキャン終了時に ADC12i_ADI (i = 0, 1)発生
			ADC12i_GBADI (i = 0, 1)	✓	✓	—	グループ B のスキャン終了時にグループ B 用の ADC12i_GBADI (i = 0, 1)発生
			ADC12i_CMPAI (i = 0, 1)	✓	—	—	ウィンドウ A の比較条件一致で ADC12i_CMPAI (i = 0, 1)発生
			ADC12i_CMPBI (i = 0, 1)	✓	—	—	ウィンドウ B の比較条件一致で ADC12i_CMPBI (i = 0, 1)発生
	選択	非選択	ADC12i_ADI (i = 0, 1)	✓	✓	✓	偶数回のグループ A スキャン終了時に ADC12i_ADI (i = 0, 1)発生
			ADC12i_GBADI (i = 0, 1)	✓	✓	—	グループ B のスキャン終了時にグループ B 用の ADC12i_GBADI (i = 0, 1)発生

注. ✓ 使用可能
— : 使用不可

DTC の設定の詳細は、「16. データトランスファコントローラ (DTC)」を参照してください。

39.5 イベントリンク機能

39.5.1 ELC へのイベント出力動作

ELC は、ADC12i_ADI (i = 0, 1) 割り込み要求信号をイベント信号 ADC12i_ADI (i = 0, 1) として使用し、事前設定モジュールに対してリンク動作が可能です。ADC12i_GBADI (i = 0, 1) 割り込みと ADC12i_CMPAI (i = 0, 1) / ADC12i_CMPBI (i = 0, 1) 割り込みはイベント信号として使用できません。詳細は表 39.28 を参照してください。

イベント信号は該当する割り込み要求許可ビットの設定に関係なく出力することができます。スキャン終了イベント (ADC12i_ADI (i = 0, 1)) は、表 39.28 に示す割り込み出力 (ADC12i_ADI (i = 0, 1)) と同じ出力タイミングで 1PCLKA 分の High パルスを出力します。ELC へのコンペア機能一致 (ADC12i_WCMPM (i = 0, 1)) / 不一致 (ADC12i_WCMPUM (i = 0, 1)) イベントは、表 39.28 に示す割り込み出力 (ADC12i_ADI (i = 0, 1)) から 1 サイクル (PCLKA) 遅れたタイミングで 1PCLKA 分の High パルスを出力します。

ELC へのコンペア機能一致イベント (ADC12i_WCMPM (i = 0, 1)) / 不一致イベント (ADC12i_WCMPUM (i = 0, 1)) を使用する場合は、シングルスキャンモードに設定してください。

39.5.2 ELC からのイベントによる ADC12 の動作

ADC12 は、ELSRn レジスタで指定された ELC のプリセットイベントにより A/D 変換を開始できます。

- ELC.ELSR8 レジスタで ELC_AD00 (ユニット 0) 信号を選択する
- ELC.ELSR9 レジスタで ELC_AD01 (ユニット 0) 信号を選択する
- ELC.ELSR10 レジスタで ELC_AD10 (ユニット 1) 信号を選択する
- ELC.ELSR11 レジスタで ELC_AD11 (ユニット 1) 信号を選択する

A/D 変換中に ELC イベントが発生すると、そのイベントは無効です。

39.6 使用上の注意

39.6.1 レジスタ設定時の制限

各レジスタの設定は、ADCSR.ADST ビットが 0 のときに設定してください。

39.6.2 データレジスタの読み出しに関する制約

以下のレジスタの読み出しは、ハーフワード単位で行ってください。

- A/D データレジスタ
- A/D データ 2 重化レジスタ
- A/D データ 2 重化レジスタ A
- A/D データ 2 重化レジスタ B
- A/D 温度センサデータレジスタ
- A/D 内部基準電圧レジスタ
- A/D 自己診断データレジスタ
- A/D データバッファレジスタ n (n = 0~15)

バイト単位で上位バイト / 下位バイトの 2 回に分けてレジスタを読み出すことにより、1 回目に読み出した A/D 変換値と 2 回目に読み出した A/D 変換値が一致しないことがあります。これを避けるため、バイト単位のデータレジスタの読み出しは行わないでください。

39.6.3 A/D 変換停止に関する制約

(1) A/D 変換停止手順

A/D 変換開始条件に非同期トリガまたは同期トリガを選択している場合、A/D 変換を停止させるためには、[図 39.43](#) のフローチャートの手順に従ってください。




図 39.43 ソフトウェアによる ADCSR.ADST ビットのクリア手順

ソフトウェアクリア実行後に下記を設定する場合は、2ADCLK 以上のウェイトを入れてください。

- スキャン終了割り込み許可
- イベントリンクコントローラのスキャン終了イベント有効設定
- ソフトウェアでの A/D 変換開始
- トリガ入力有効設定

(2) モード/ステータスビットの注意事項

自己診断の電圧ステータスやダブルトリガモードの奇数/偶数判定、コンペア機能のモニタフラグは、必要に応じて個別に初期化または再設定をしてください。

- 自己診断の電圧ステータスの再設定は、ADCER.DIAGLD ビットを 1 とし ADCER.DIAGVAL[1:0] ビットで選択します。
- ダブルトリガモードは、ADCSR.DBLE ビットを 0 から 1 に設定するとスキャン 1 回目の動作から開始します。
- コンペア機能のモニタフラグ (MONCMPA、MONCMPB、MONCOMB) の初期化は、ADCMPER.CMPAE ビットと ADCMPER.CMPBE ビットを 0 に設定します。
- データ格納バッファポインタの初期化を初期化するには、ADBUFPTR レジスタを 0x00 にします。
- 連続サンプリング機能 (ADSHMSR.SHMD = 1) を有効にするには、ADSHMSR.SHMD ビットを 0 にします。初期化後に連続サンプリング機能を再使用するには、ADCLK クロックを 1 周期分以上待ってから、ADSHMSR.SHMD ビットを 1 にします。

39.6.4 A/D 変換強制停止と再開時の動作タイミング

ADC12 のアナログ部が停止した状態から ADCSR.ADST ビットを 1 にして動作を再開するのに、ADCLK で最大 6 サイクルを必要とします。ADCSR.ADST ビットを 0 に設定して A/D 変換を強制停止させると、ADC12 のアナログ部が動作を停止するのに、ADCLK で最大 2 クロックの時間を必要とします。PCLKA と ADCLK の周波数比が 1:2 または 1:4 の場合、ADC12 のアナログ部が動作している状態から ADCSR.ADST ビットを 0 に設定して停止するのに、PCLKA で最大 1 サイクル、ADCLK で最大 1 サイクルを必要とします。

39.6.5 スキャン終了割り込み処理の制約

トリガ起動による同一アナログ入力のスキャンを 2 回行う場合、1 回目の A/D 変換データが 2 回目の A/D 変換データで上書きされます。この現象は、1 回目のスキャン終了割り込み発生から、2 回目のスキャンによる最初のアナログ入力の A/D 変換が終了するまでに、CPU が A/D 変換データを読み出し終えていない場合に発生します。

39.6.6 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、ADC12 の動作禁止/許可を設定できます。ADC12 は、リセット後の初期状態では動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。モジュールストップ状態を解除した後は、1μs 以上待ってから A/D 変換を開始してください。詳細は「10. 低消費電力モード」を参照してください。

39.6.7 低消費電力状態への遷移に関する注意事項

モジュールストップ状態やソフトウェアスタンバイモードへ遷移する場合は、事前に A/D 変換を停止させてください。A/D 変換を停止させる際、ADCSR.ADST ビットを 0 に設定後、ADC12 のアナログ部が停止するまで一定の期間を確保する必要があります。ソフトウェアで ADCSR.ADST ビットをクリアするには、[図 39.43](#) に示す手順に従ってください。その後、ADCLK の 2 サイクル期間待った後、モジュールストップ状態やソフトウェアスタンバイモードへ遷移させてください。

39.6.8 ソフトウェアスタンバイモード解除時の注意

ソフトウェアスタンバイモードを解除した後は、使用する発振器の安定時間経過後、さらに 1 μs 以上待ってから A/D 変換を開始してください。詳細は「10. 低消費電力モード」を参照してください。

39.6.9 断線検出アシスト機能使用時の絶対精度誤差

断線検出アシスト機能を使用する場合、ADC12 の絶対精度誤差が生じます。この誤差は、アナログ入力端子にプルアップ/プルダウン抵抗 (Rp) と信号源抵抗 (Rs) の抵抗分圧分の誤差電圧が入力されるために生じます。絶対精度の誤差は下式で表されます。

$$\text{最大絶対精度誤差 (LSB)} = \left(2^{\text{分解能}} - 1\right) \times R_s / (R_s + R_p)$$

断線検出アシスト機能は、十分な評価の上、使用してください。

39.6.10 動作モードおよびステータスビットの制約

自己診断の電圧値、ダブルトリガモードでの 1 回目または 2 回目のスキャンの値、データバッファポインタ、コンペア機能のステータスマニタについては、それぞれ必要に応じて初期化または再設定を行ってください。

- 自己診断の電圧値 (ADCER.DIAGVAL[1:0]) は、ADCER.DIAGLD を 1 に設定してから選択してください。
- ダブルトリガモードは、ADCSR.DBLE を 0 から 1 にした後、1 回目のスキャンとして動作します。
- コンペア機能のステータスマニタビット (MONCMPA、MONCMPB、MONCOMB) は、ADCMPCR.CMPAE および ADCMPCR.CMPBE を 0 にした後、初期化されます。

39.6.11 ボード設計に関する注意事項

デジタル回路とアナログ回路の間ができるだけ離れるように、ボードを設計してください。また、デジタル信号線とアナログ信号線は、交差させたり互いに近づけたりしないでください。これらの規則に従わないと、アナログ信号にノイズが発生し、A/D 変換精度に影響を及ぼします。アナログ入力端子、基準電源端子 (VREFH0、VREFH)、基準グランド端子 (VREFL0、VREFL)、アナログ電源端子 (AVCC0) はデジタル回路から離して、アナロググランド端子 (AVSS0) を使用してください。アナロググランド端子 (AVSS0) は、ボード上の安定したデジタルグランド (VSS) に接続してください (単一グランドプレーン接続)。

39.6.12 ノイズ防止の制限事項

アナログ入力端子が過度のサージのような異常電圧により破壊されるのを防ぐために、AVCC0 と AVSS0 間、VREFH0 と VREFL0 間、VREFH と VREFL 間にキャパシタを挿入してください。さらに、[図 39.44](#) に示されるように、アナログ入力端子を保護するために、保護回路を接続してください。




図 39.44 アナログ入力用保護回路例

39.6.13 ADC12 入力使用時のポート設定

高精度チャネルを使用する場合は、PORT0 を汎用入出力端子として使用しないでください。通常精度チャネルを使用している場合は、AD アナログ入力とデジタル出力に同じポートは使用しないことを推奨します。AD アナログ入力としても使用しているデジタル出力を出力信号用に使用する場合は、A/D 変換を複数回実行し、最大値と最小値を除いた平均をとるなどの対策を行ってください。

39.6.14 ADC12 ユニット 0、1 と ACMPHS との関係

表 39.29 に示す A/D 変換対象の場合、ユニット 0 とユニット 1 は同時に A/D 変換を実施できません。

表 39.29 互いに排他的関係にある A/D 変換対象

A/D 変換対象	
ユニット 0	ユニット 1
温度センサ	
内部基準電圧	
AN016	AN116
AN017	AN117
AN018	AN118
AN019	AN119

表 39.30 に示す A/D 変換対象は、ADC12 と ACMPHS との兼用端子であるため、A/D 変換中に ACMPHS 入力として選択してはなりません。

表 39.30 ACMPHS と排他的関係にある A/D 変換対象

A/D 変換対象		
ユニット 0	ユニット 1	ACMPHS
AN000	-	ACMPHS0.IVCMP2
AN002	-	ACMPHS0.IVCMP3
AN005	-	ACMPHS0.IVCMP0
AN007/DA0	-	ACMPHS0.IVREF3
AN016	AN116	ACMPHS1.IVCMP0
内部基準電圧	-	ACMPHS0.IVREF2
-	AN100	ACMPHS1.IVCMP2
-	AN101	ACMPHS1.IVREF0
-	AN102	ACMPHS1.IVCMP3
-	AN104	ACMPHS1.IVREF1
-	AN105/DA1	ACMPHS1.IVCMP1
-	内部基準電圧	ACMPHS1.IVREF2

39.6.15 サンプリング時間の計算

サンプリング時間は、以下の数値と計算式で容易に概算できます。これは、電圧が LSB の 1/4 の範囲に達するのに要する時間です。

$$t_{SPL} = (R_{EXT} + R_{AD}) \times (C_{EXT} + C_{AD}) \times \ln(C_{AD} / (C_{EXT} + C_{AD}) \times 2^{N+2})$$

R_{EXT} は外部入力信号の信号源インピーダンスを示す
 C_{EXT} は外部容量 (端子容量(注1) + PCB 寄生容量) を示す
 $N = 12, 10$ または 8 (変換分解能)
 $C_{AD} = 5 \text{ pF}$ (内部容量)
 $R_{AD} = 1.0 \text{ k}\Omega$ (高速チャネルの場合の内部抵抗)
 $R_{AD} = 2.0 \text{ k}\Omega$ (通常速度チャネルの場合の内部抵抗)

注 1. アナログ入力端子の標準値は、5 pF です。

例えば、 $R_{EXT} = 1 \text{ k}\Omega$ 、 $C_{EXT} = 10 \text{ pF}$ 、 $N = 12$ ビットである場合、高速チャネルの t_{SP} は 258 ns となります。

この計算式は一般的な使用事例を鑑み簡素化したものです。この計算式は保証されません。見積りのみに使用してください。




図 39.45 サンプル&ホールド回路の簡略図

39.6.16 他のモジュールとの同時動作における注意事項

以下の組み合わせでは、動作の特定のタイミングにおいて ADC 精度が低下する可能性があります。

1. チャンネル専用サンプル&ホールド回路不使用の AN000 と AN104 相互
2. AN007 と AN105 相互
3. 端子が隣接するか 1 端子分離しているユニット 0 とユニット 1 の通常精度チャネル相互
4. ADC ユニット 1、DAC12、または ACPHPS が動作しているときのチャンネル専用サンプル&ホールドを使用する AN000 から AN002
5. チャンネル専用サンプル&ホールドを使用する AN000 から AN002 が動作しているときの ADC ユニット 1 の高精度チャネル動作
6. DAC12 または ACPHPS 動作時の AN019
7. 電源が DCDC モードで、DAC12 が動作しているときの AN119 から AN122
8. ADC ユニット 1 の全チャネル (ACPHPS が動作しているとき)
9. ADC ユニット 1 の全チャネル (DAC12 が動作しているとき)

精度の低下を緩和するため、以下の対策をとることを推奨します。

- A/D 変換を平均モードで実行する
- より良好な結果を得るために、A/D 変換を複数回実行し、最大値と最小値を除いた平均をとる (条件 No.4 において、ノイズによっては平均モードを実行するだけでは効果的でないことがあります。最大値と最小値を除くことを推奨します。)
- 条件 No.9 において、DAC12 の DAADSCR.DAADST ビットと DAADUSR.AMADSEL1 ビットで設定される DA AD 同期変換を使用する

環境によっては、ここに示していない条件においても ADC 精度が低下することがあります。

40. 12 ビット D/A コンバータ (DAC12)

40.1 概要

本 MCU は、出力アンプ付きの 12 ビット D/A コンバータ (DAC12) を内蔵しています。表 40.1 に DAC12 の仕様を、図 40.1 にブロック図を、表 40.2 に入出力端子を示します。

表 40.1 DAC12 の仕様

項目	内容
分解能	12 ビット
出力チャンネル	2 チャンネル
アナログモジュール間の干渉低減	D/A 変換と A/D 変換の干渉を最小化するための対策 <ul style="list-style-type: none"> 次によって出力される同期 D/A 変換許可入力信号により、D/A 変換データの更新タイミングを制御する：ADC12 (ユニット 1) DAC12 のインラッシュカレント発生タイミングを許可信号で制御し、干渉による A/D 変換精度の劣化を低減する
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減
イベントリンク機能 (入力)	イベント信号の入力により、DA0 および DA1 変換の開始が可能
D/A 出力のアンプ制御機能	出力アンプ (アンプスルー制御およびアンプバイアス制御) の使用/不使用を制御
D/A 出力の出力先制御機能	外部端子への出力を使用するか内部モジュール (ACMPHS) への出力を使用するかを制御
TrustZone フィルタ	セキュリティ属性およびプリビレッジ属性を設定可能




図 40.1 DAC12 のブロック図

表 40.2 に DAC12 の端子構成を示します。

表 40.2 DAC12 の入出力端子 (1/2)

端子名	入出力	機能
AVCC0	入力	<ul style="list-style-type: none"> ADC12 と DAC12 用のアナログ電源およびアナログ基準電圧端子 これらのモジュールを使用しない場合は、VCC に接続してください。
AVSS0	入力	<ul style="list-style-type: none"> ADC12 と DAC12 用のアナロググランド端子およびアナログ基準グランド端子 これらのモジュールを使用しない場合は、VSS に接続してください。
VREFH	入力	ADC12 (ユニット 1) および DAC12 用のアナログ基準頂部電圧端子

表 40.2 DAC12 の入出力端子 (2/2)


端子名	入出力	機能
VREFL	入力	ADC12 (ユニット 1) および DAC12 用のアナログ基準グランド端子
DA0	出力	DAC12 で処理されるアナログ信号用のチャンネル 0 出力端子
DA1	出力	DAC12 で処理されるアナログ信号用のチャンネル 1 出力端子

40.2 レジスタの説明

40.2.1 DADRn : D/A データレジスタ n (n = 0, 1)

Base address: DAC12 = 0x4033_3000
DAC12_NS = 0x5033_3000

Offset address: 0x00 + 0x02 × n



注. S-TYPE-3, P-TYPE-3


DADRn レジスタは、D/A 変換を行うデータを格納するための 16 ビットの読み出し/書き込みレジスタです。アナログ出力を許可すると、DADRn レジスタの値が変換されアナログ出力端子に出力されます。

12 ビットデータを左詰めにするか右詰めにするかは、DADPR.DPSEL ビットで設定できます。右詰め形式 (DADPR.DPSEL = 0) では、下位 12 ビット ([11:0]) が有効です。左詰め形式 (DADPR.DPSEL = 1) では、上位 12 ビット ([15:4]) が有効です。

40.2.2 DACR : D/A コントロールレジスタ

Base address: DAC12 = 0x4033_3000
DAC12_NS = 0x5033_3000

Offset address: 0x04



ビット	シンボル	機能	R/W
4:0	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
5	DAE ^(注1)	D/A 許可 0: チャンネル 0 とチャンネル 1 の D/A 変換を個別制御 1: チャンネル 0 とチャンネル 1 の D/A 変換を一括制御	R/W
6	DAOE0	D/A 出力許可 0 0: チャンネル 0 のアナログ出力 (DA0) を禁止 1: チャンネル 0 の D/A 変換 (DA0) を許可	R/W
7	DAOE1	D/A 出力許可 1 0: チャンネル 1 のアナログ出力 (DA1) を禁止 1: チャンネル 1 の D/A 変換 (DA1) を許可	R/W

注. S-TYPE-3, P-TYPE-3

注 1. 変換結果の出力を制御する DAOEi ビット (i = 0, 1) との組み合わせで D/A 変換を制御します。詳細は、表 40.3 を参照してください。

表 40.3 D/A 変換制御

DAE	DAOE1	DAOE0	機能
0	0	0	D/A 変換とアナログ出力端子 (DA0, DA1) を禁止 ^(注1)
		1	<ul style="list-style-type: none"> チャンネル 0 の D/A 変換を許可、チャンネル 1 の D/A 変換を禁止 チャンネル 0 のアナログ出力 (DA0) を許可、チャンネル 1 のアナログ出力 (DA1) を禁止^(注1)
	1	0	<ul style="list-style-type: none"> チャンネル 0 の D/A 変換を禁止、チャンネル 1 の D/A 変換を許可 チャンネル 0 のアナログ出力 (DA0) を禁止^(注1)、チャンネル 1 のアナログ出力 (DA1) を許可
		1	<ul style="list-style-type: none"> チャンネル 0 とチャンネル 1 の D/A 変換を許可 チャンネル 0 とチャンネル 1 のアナログ出力 (DA0, DA1) を許可
1	x	x	<ul style="list-style-type: none"> チャンネル 0 とチャンネル 1 の D/A 変換を許可 チャンネル 0 とチャンネル 1 のアナログ出力 (DA0, DA1) を一括して許可

注. x: Don't care

注 1. アナログ出力禁止時、アナログ出力信号は Hi-Z 状態になります。

DACR レジスタは、DAADSCR.DAADST ビットが 1 (D/A 変換と A/D 変換の干渉低減が有効) の状態で、ADC12 が停止中の場合のみ設定してください。DACR を設定するときは、ADC12 トリガで ADC12 を確実に停止させるために、ADCSR.ADST ビットが 0、かつソフトウェアトリガを選択した状態でのみ行ってください。本 MCU でサポートされるのは ADC12 (ユニット 1) のみです。

DAE ビット (D/A 許可)

DAE ビットは、DAOE_i ビット (i=0, 1)、DAAMPCR.DAAMP_i ビット (i=0, 1)、および DAASWCR.DAASW_i ビット (i=0, 1) の組み合わせで、D/A 変換、アンプ動作、およびアナログ出力を制御します。表 40.4 を参照してください。

D/A 変換と A/D 変換の干渉低減が有効 (DAADSCR.DAADST = 1) のときは、ADC12 (ユニット 1) の ADCSR.ADST ビットを 0 にしてください。このとき、ADC12 (ユニット 1) を確実に停止させるため、ADC12 (ユニット 1) のトリガ選択をソフトウェアトリガに設定してください。

DAOE_i ビット (D/A 出力許可 i)

DAOE_i ビット (i=0, 1) は、DAE ビット、DAAMPCR.DAAMP_i ビット (i=0, 1)、および DAASWCR.DAASW_i ビット (i=0, 1) の組み合わせで、D/A 変換、アンプ動作、およびアナログ出力を制御します。表 40.4 を参照してください。

DAOE_i ビット (i=0, 1) が 0 で DAE ビットも 0 のとき、チャンネル i (i=0, 1) の D/A 変換は行われず、変換結果も出力されません。

D/A 変換と A/D 変換の干渉低減が有効 (DAADSCR.DAADST = 1) のときは、ADC12 (ユニット 1) の ADCSR.ADST ビットが 0 の状態で DAOE_i ビットを設定してください。このとき、ADC12 (ユニット 1) を確実に停止させるため、ADC12 (ユニット 1) のトリガ選択をソフトウェアトリガに設定してください。

イベントリンク機能を使用して、DAOE_i ビットを 1 にできます。ELC の ELSR12 レジスタで設定されたイベント (ELC_DA0 イベント) が発生すると、DAOE0 ビットが 1 になり、D/A 変換結果の出力を開始します。ELC の ELSR13 レジスタで設定されたイベント (ELC_DA1 イベント) が発生すると、DAOE1 ビットが 1 になり、D/A 変換結果の出力を開始します。

表 40.4 D/A 変換とアナログ出力制御 (1/2)

DACR		DAAMPCR	DAASWCR	チャンネル i の動作	チャンネル i アンプ動作	チャンネル i アナログ外部出力 ^(注1)	チャンネル i アナログ内部出力 ^(注2)
DAE	DAOE _i	DAAMP _i	DAASW _i				
0	0	x	x	停止	停止	Hi-Z	Hi-Z
0	1	0	0	動作	停止	アンプスルー	Hi-Z
0	1	0	1	動作	停止	Hi-Z	アンプスルー
0	1	1	0	動作	動作	アンプ出力	Hi-Z
0	1	1	1	動作	動作	Hi-Z	Hi-Z
1	x	0	0	動作	停止	アンプスルー	Hi-Z

表 40.4 D/A 変換とアナログ出力制御 (2/2)

DACR		DAAMPCR	DAASWCR	チャンネル i の動作	チャンネル i アンプ動作	チャンネル i アナログ外部出力(注1)	チャンネル i アナログ内部出力(注2)
DAE	DAOEi	DAAMPi	DAASWi				
1	x	0	1	動作	停止	Hi-Z	アンプスルー
1	x	1	0	動作	動作	アンプ出力	Hi-Z
1	x	1	1	動作	動作	Hi-Z	Hi-Z

注. x: Don't care
 注 1. 端子への出力
 注 2. ACMPHS への出力

40.2.3 DADPR : DADRn フォーマット選択レジスタ

Base address: DAC12 = 0x4033_3000
 DAC12_NS = 0x5033_3000

Offset address: 0x05

Bit position: 7 6 5 4 3 2 1 0

Bit field:	DPSEL	—	—	—	—	—	—
------------	-------	---	---	---	---	---	---

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	DPSEL	DADRn フォーマット選択レジスタ 0: 右詰め 1: 左詰め	R/W

注. S-TYPE-3, P-TYPE-3

40.2.4 DAADSCR : D/A A/D 同期スタートコントロールレジスタ

Base address: DAC12 = 0x4033_3000
 DAC12_NS = 0x5033_3000

Offset address: 0x06

Bit position: 7 6 5 4 3 2 1 0

Bit field:	DAADST	—	—	—	—	—	—
------------	--------	---	---	---	---	---	---

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	DAADST	D/A A/D 同期変換 0: DAC12 は ADC12 (ユニット 1) の動作と同期しない (D/A 変換と A/D 変換の干渉低減が無効) 1: DAC12 は ADC12 (ユニット 1) の動作と同期する (D/A 変換と A/D 変換の干渉低減が有効)	R/W

注. S-TYPE-3, P-TYPE-3

DAADSCR レジスタは、D/A 変換と A/D 変換の干渉を最小化するために、D/A 変換の開始タイミングを ADC12 同期 D/A 変換許可入力信号に同期させることができます。

このレジスタの設定は、ADC12 (ユニット 1) が停止中のとき (ADC12 (ユニット 1) のトリガ選択をソフトウェアトリガにした後、ADCSR.ADST ビットが 0 のとき) のみ行ってください。

DAADST ビットを 1 にする前に、ADC12 の対象ユニットをユニット 1 に選択してください。

DAADUSR.AMADSEL1 ビットを 1 にして、ユニット 1 を選択してください。本 MCU では、ADC12 のユニット 1 のみをサポートしています。

DAADST ビット (D/A A/D 同期変換)

DAADST ビットを 0 にすると、DADDRn レジスタの値を随時 D/A 変換します。DAADST ビットを 1 にすると、ADC12 (ユニット 1) からの同期 D/A 変換許可入力信号に同期して D/A 変換が行われます。本ビットを設定した場合、DADDRn レジスタの値を書き換えても、ADC12 (ユニット 1) の A/D 変換が終了するまで D/A 変換は行われません。

DAADST ビットの設定は ADCSR.ADST ビットが 0 のときに行ってください。このとき、ADC12 (ユニット 1) を確実に停止させるため、ADC12 (ユニット 1) のトリガ選択をソフトウェアトリガに設定してください。

DAADST ビットを 1 にする場合、DAADUSR.AMADSEL1 ビットを 1 にした後に行ってください。

なお、DAADST ビットを 1 にした場合は、イベントリンク機能は使用できません。ELSR12 レジスタおよび ELSR13 レジスタでイベントリンク機能を停止に設定してください。DAADST ビットの設定は、DAC12 のチャンネル 0 およびチャンネル 1 に共通です。

40.2.5 DAAMPCR : D/A 出力アンプコントロールレジスタ

Base address: DAC12 = 0x4033_3000
DAC12_NS = 0x5033_3000

Offset address: 0x08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DAAM P1	DAAM P0	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	DAAMP0	アンプ制御 0 0: チャンネル 0 の出力アンプを使用しない 1: チャンネル 0 の出力アンプを使用する	R/W
7	DAAMP1	アンプ制御 1 0: チャンネル 1 の出力アンプを使用しない 1: チャンネル 1 の出力アンプを使用する	R/W

注. S-TYPE-3, P-TYPE-3

DAAMPCR レジスタは、D/A 出力に対してアンプを使用するか、使用せずにスルー出力するかを選択します。

DAAMP0 ビット (アンプ制御 0)

DAAMP0 ビットを 0 にすると、チャンネル 0 の D/A 出力に対してアンプを介さずにアナログ値を出力します。DAAMP0 ビットを 1 にすると、チャンネル 0 の D/A 出力に対してアンプを介してアナログ値を出力します。

DACR.DAE ビットと DACR.DAOE0 ビットの両方が 0 の状態では、DAAMP0 ビットの設定にかかわらずアンプは使用されません。詳細は、表 40.4 を参照してください。

DAAMP1 ビット (アンプ制御 1)

DAAMP1 ビットを 0 にすると、チャンネル 1 の D/A 出力に対してアンプを介さずにアナログ値を出力します。DAAMP1 ビットを 1 にすると、チャンネル 1 の D/A 出力に対してアンプを介してアナログ値を出力します。

なお、DACR.DAE ビットと DACR.DAOE1 ビットの両方が 0 の状態では、DAAMP1 ビットの設定にかかわらずアンプは停止します。詳細は、表 40.4 を参照してください。

40.2.6 DAASWCR : D/A アンプ安定ウェイトコントロールレジスタ

Base address: DAC12 = 0x4033_3000
DAC12_NS = 0x5033_3000

Offset address: 0x1C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DAASW1	DAASW0	—	—	—	—	—	—

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
5:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	DAASW0	D/A アンプ安定待ち 0 および D/A 内部出力制御 0: 外部端子への出力：チャンネル 0 アンプ安定待機 OFF (出力) 内部モジュールへの出力：チャンネル 0 出力禁止 1: 外部端子への出力：チャンネル 0 アンプ安定待機 ON (High-Z) 内部モジュールへの出力：チャンネル 0 出力許可	R/W
7	DAASW1	D/A アンプ安定待ち 1 および D/A 内部出力制御 0: 外部端子への出力：チャンネル 1 アンプ安定待機 OFF (出力) 内部モジュールへの出力：チャンネル 1 出力禁止 1: 外部端子への出力：チャンネル 1 アンプ安定待機 ON (High-Z) 内部モジュールへの出力：チャンネル 1 出力許可	R/W

注: S-TYPE-3, P-TYPE-3

DAASWCR レジスタは、出力アンプを使用した D/A 出力または内部モジュールの D/A 出力を制御します。本レジスタは、D/A 出力アンプ安定待機のための初期化手順で使用します。DACR.DAE ビットと DACR.DAOE_i (i = 0, 1) がともに 0 のとき、DAASWCR の各ビットを 1 にしてください。「40.7.5. 出力アンプを使用した初期化手順」を参照してください。

DAASW0 ビット (D/A アンプ安定待ち 0)

チャンネル 0 の D/A 出力アンプ安定待機のための初期化手順で、DAASW0 ビットを 1 にしてください。DAASW0 ビットを 1 にすると、D/A 変換は動作しますが、D/A 変換結果は、チャンネル 0 から DA0 端子へ出力されません。DAASW0 ビットを 0 にすると、安定待機時間は終了し、チャンネル 0 の D/A 変換結果は、出力アンプによって DA0 端子へ出力されます。アンプが使用されず (DAAMP_{CR}.DAAMP₀ = 0)、DAASW0 ビットを 1 にすると、チャンネル 0 の D/A 変換結果は、内部モジュールへ出力されます。

DAASW1 ビット (D/A アンプ安定待ち 1)

チャンネル 1 の D/A 出力アンプ安定待機のための初期化手順で、DAASW1 ビットを 1 にしてください。DAASW1 ビットを 1 にすると、D/A 変換は動作しますが、D/A 変換結果は、チャンネル 1 から DA1 端子へ出力されません。DAASW1 ビットを 0 にすると、安定待機時間は終了し、チャンネル 1 の D/A 変換結果は、出力アンプによって DA1 端子へ出力されます。アンプが使用されず (DAAMP_{CR}.DAAMP₁ = 0)、DAASW1 ビットを 1 にすると、チャンネル 1 の D/A 変換結果は、内部モジュールへ出力されます。

40.2.7 DAADUSR : D/A A/D 同期ユニット選択レジスタ

Base address: DAC12 = 0x4033_3000
DAC12_NS = 0x5033_3000

Offset address: 0x10C0

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	AMADSEL1	—

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
1	AMADSEL1	A/D ユニット 1 選択 0: ユニット 1 を選択しない 1: ユニット 1 を選択する	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

DAADUSR レジスタは、D/A A/D 同期変換する ADC12 の対象ユニットを選択するレジスタです。MCU で AMADSEL1 ビットを 1 にして、ユニット 1 を同期対象ユニットとして選択してください。DAADSCR.DAADST ビットを 1 にして同期変換する場合は、事前に本レジスタで対象ユニットを選択してください。

DAADUSR レジスタの設定は、ADC12 の ADCSR.ADST ビットが 0 かつ DAADSCR.DAADST ビットが 0 のときのみ行ってください。

40.3 動作

DAC12 には 2 チャンネルの D/A 変換回路があり、それぞれ独立して変換を行うことができます。DACR.DA0En ビット (n=0, 1) を 1 にすると、DAC12 が有効になり、変換結果が出力されます。

以下にチャンネル 0 での D/A 変換例を示します。図 40.2 に、このときの動作タイミングを示します。

チャンネル 0 で D/A 変換を実行する場合の手順は以下のとおりです。

1. DADR0 レジスタに D/A 変換を行うためのデータ、DADPR.DPSEL ビットにデータフォーマットを設定します。
2. DACR.DA0E0 ビットを 1 にすると、D/A 変換を開始します。t_{DCONV} 時間経過後、変換結果をアナログ出力端子 DA0 より出力します。DADR0 レジスタを書き換えるか、DA0E0 ビットを 0 にするまで、この変換結果が出力され続けます。出力値 (参考) は以下の式で計算します。

$$\frac{\text{DADR0 の設定値}}{4096} \times \text{VREFH}$$

3. 変換を再度開始するため、別の値を DADR0 へ書き込みます。t_{DCONV} 時間経過後、変換結果が出力されます。DAADSCR.DAADST ビットが 1 (D/A 変換と A/D 変換の干渉低減が有効) の場合、D/A 変換開始まで最大で A/D 変換 1 回分の時間が必要です。ADCLK が周辺クロックよりも速い場合は、さらに時間が必要となる場合があります。
4. アナログ出力を禁止する場合は、DA0E0 ビットを 0 にしてください。




図 40.2 DAC12 の動作例

40.3.1 D/A 変換と A/D 変換の干渉の低減

D/A 変換が始まると DAC12 はラッシュカレントを発生させます。DAC12 と ADC12 (ユニット 1) のアナログ電源が共通のため、発生したラッシュカレントが ADC12 (ユニット 1) の動作に干渉することがあります。

DAADSCR.DAADST ビットが 1 の場合、DADRm レジスタのデータが変更されても、D/A 変換はすぐには実施されません。その代わりに、

- ADC12 が停止中に DADRm レジスタのデータが変更されると、1PCLKA サイクル後に D/A 変換が開始されます。
- ADC12 が 12 ビット A/D 変換実行中に DADRm レジスタのデータが変更された場合、A/D 変換完了時に D/A 変換が開始されます。したがって、DADRm レジスタデータの更新が D/A 変換回路の出力に反映されるまで、最大で A/D 変換 1 回分の間の時間が必要です。D/A 変換が完了するまでの間、DADRm レジスタ値とアナログ出力値は一致しません。

DAADSCR.DAADST ビットが 1 のときに、DADRm レジスタの値が D/A 変換されたかどうかをソフトウェアで確認することはできません。

以下に DAC12 を ADC12 (ユニット 1) に同期して動作させる場合のチャンネル 0 の D/A 変換例を示します。図 40.3 に、このときの動作タイミングを示します。

チャンネル 0 の D/A 変換を ADC12 (ユニット 1) に同期して動作させる場合は、以下の手順で行ってください。

1. ADC12 (ユニット 1) が停止中であることを確認し、DAADUSR.AMADSEL1 ビットを 1 にします。
2. ADC12 (ユニット 1) が停止中であることを確認し、DAADSCR.DAADST ビットを 1 にします。
3. ADC12 (ユニット 1) が停止中であることを確認し、DACR.DAOE0 ビットを 1 にします。
4. DADR0 レジスタを設定します。ADCLK が周辺クロックよりも速い場合は、D/A 変換は、A/D 変換 1 回分以上待たされる場合があります。
 - DADR0 レジスタを書き換えたとき、ADC12 (ユニット 1) が停止していた場合 (ADCSR.ADST = 0)、1PCLKA サイクル後に D/A 変換が開始されます。
 - DADR0 レジスタを書き換えたとき、12 ビット A/D 変換中の場合 (ADCSR.ADST = 1)、A/D 変換終了時に D/A 変換が開始されます。A/D 変換中に DADR0 レジスタを 2 回書き換えた場合、1 回目の更新は、D/A 変換されないことがあります。




図 40.3 DAC12 を次に同期して変換する例：ADC12 (ユニット 1)

図 40.4 に示すように、ADCLK が PCLKA よりも速い場合、A/D 変換 1 と A/D 変換 2 の間に出力される ADCLK 1 サイクル分の ADC12 (ユニット 1) からの同期 D/A 変換許可入力信号を DAC12 が取り込めない可能性があります。この場合、DA0 信号は D/A 変換値 A の出力を継続します。




図 40.4 DAC12 が次からの同期 D/A 変換許可入力信号を取り込めない場合の例：ADC12 (ユニット 1)

40.4 イベントリンクの動作設定手順

以下にイベントリンク動作手順を示します。

40.4.1 DA0 イベントリンクの動作設定手順

DA0 イベントリンクの動作を設定する場合は、以下の手順で行います。

1. DADPR.DPSEL ビットを設定し、DADR0 レジスタに D/A 変換を行うためのデータを設定します。
2. ELC_DA0 イベント信号が ELSR12 レジスタの各周辺モジュールとリンクするよう設定します。
3. ELCR.ELCON ビットを 1 にします。これによりイベントリンク機能が設定されている全モジュールのイベントリンク動作が有効となります。
4. イベント出力元のモジュールを設定し、イベントリンクを起動します。モジュールからイベントが出力されると、DACR.DAOE0 ビットが 1 になり、チャンネル 0 の D/A 変換が開始されます。
5. DAC12 チャンネル 0 のイベントリンク動作を停止するときは、ELSR12 レジスタを 0x0000 にしてください。また ELCR.ELCON ビットを 0 にすることにより、全モジュールのイベントリンク動作が停止します。

40.4.2 DA1 イベントリンクの動作設定手順

DA1 イベントリンクの動作を設定する場合は、以下の手順で行います。

1. DADPR.DPSEL ビットを設定し、DADR1 レジスタに D/A 変換を行うためのデータを設定します。
2. ELC_DA1 イベント信号が ELSR13 レジスタの各周辺モジュールとリンクするよう設定します。
3. ELCR.ELCON ビットを 1 にします。これによりイベントリンク機能が設定されている全モジュールのイベントリンク動作が有効となります。
4. イベント出力元のモジュールを設定し、イベントリンクを起動します。モジュールからイベントが出力されると、DACR.DAOE1 ビットが 1 になり、チャンネル 1 の D/A 変換が開始されます。

5. DAC12 チャンネル 1 のイベントリンク動作を停止するときは、ELSR13 レジスタを 0x0000 にしてください。また ELCR.ELCON ビットを 0 にすることにより、全モジュールのイベントリンク動作が停止します。

40.5 セキュリティ属性によるアナログ出力制御

表 40.5 に示すように、DA0/DA1 端子へのアナログ出力は、ポートと DAC12 のセキュリティ属性によって、制御されます。

ACMPHS へのアナログ出力は、セキュリティ属性によって制御されません。

表 40.5 セキュリティ属性によるアナログ出力制御

セキュリティ属性			アナログ出力	
DAC12 (PSARD)	P014 (PmSAR (m = 0~9, A, B))	P015 (PmSAR (m = 0~9, A,B))	P014 端子出力	P015 端子出力
0 (セキュア)	1 (非セキュア)	1 (非セキュア)	許可	許可
0 (セキュア)	1 (非セキュア)	0 (セキュア)	許可	許可
0 (セキュア)	0 (セキュア)	1 (非セキュア)	許可	許可
0 (セキュア)	0 (セキュア)	0 (セキュア)	許可	許可
1 (非セキュア)	1 (非セキュア)	1 (非セキュア)	許可	許可
1 (非セキュア)	1 (非セキュア)	0 (セキュア)	許可	禁止
1 (非セキュア)	0 (セキュア)	1 (非セキュア)	禁止	許可
1 (非セキュア)	0 (セキュア)	0 (セキュア)	禁止	禁止

40.6 イベントリンク動作における注意事項

- イベントリンク機能を使用する場合、アンプ出力機能を使用しないでください。
- イベントリンク機能を使用する場合、DACR.DAE ビットは 0 にしてください。
- DACR.DAOE0 ビットへの書き込み実行中に ELC_DA0 イベント信号で指定されたイベントが発生すると、書き込みサイクルは停止し、発生イベントのビットが優先的に 1 になります。
- DACR.DAOE1 ビットへの書き込み実行中に ELC_DA1 イベント信号で指定されたイベントが発生すると、書き込みサイクルは停止し、発生イベントのビットが優先的に 1 になります。
- D/A 変換と A/D 変換の干渉低減のため DAADSCR.DAADST ビットを 1 にしている場合、イベントリンク機能は使用禁止です。

40.7 使用上の注意

40.7.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタによって、DAC12 の動作を禁止/許可することが可能です。DAC12 は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

40.7.2 モジュールストップ時の DAC12 の動作

D/A 変換を許可した状態で MCU がモジュールストップ状態になると、D/A 出力は保持され、アナログ電源電流は D/A 変換中と同様になります。モジュールストップ時にアナログ電源電流を低減する必要がある場合は、DACR.DAOE1、DAOE0、および DAE ビットを 0 にして D/A 変換を停止してください。

40.7.3 ソフトウェアスタンバイモード時の DAC12 の動作

D/A 変換を許可した状態で MCU がソフトウェアスタンバイモードになると、D/A 出力は保持され、アナログ電源電流は D/A 変換中と同様になります。ソフトウェアスタンバイモード時にアナログ電源電流を低減する必要がある場合は、DACR.DAOE1、DAOE0、および DAE ビットを 0 にして D/A 変換を停止してください。

40.7.4 ディープソフトウェアスタンバイモードへの移行に関する制約

D/A 変換を許可した状態で MCU がディープソフトウェアスタンバイモードに遷移すると、DAC12 の出力はハイインピーダンスとなります。

40.7.5 出力アンプを使用した初期化手順

出力アンプを使用して、以下の初期化手順に従ってください。ここではチャンネル 0 を例に説明します。

出力アンプを使用して DAC12 を初期化するには、以下の手順を行います。

1. DADR0 レジスタに 0x0000 を書き込みます。
2. DAASWCR.DAASW0 ビットを 1 にします。
3. DAAMPCR.DAAMP0 ビットを 1 にします。
4. DACR.DAE ビットまたは DACR.DAEOE0 ビットを 1 にして、アンプ動作を開始します。
5. D/A 変換時間 (t_{DCONV}) の期間を待機してから、DAASWCR.DAASW0 ビットを 0 にクリアします。
6. 変換する値を DADR0 レジスタに書き込みます。




図 40.5 出力アンプを使用した DAC12 の初期化フロー例

なお、アンプが動作している状態で、DACR.DAE ビットと DACR.DAEOE0 ビットを 0 にクリアすると、アンプは停止状態になります。再びアンプを使用する場合には、手順 1～6 を再度行ってください。

40.7.6 内部モジュールへの出力の初期化手順

内部モジュールへの出力の初期化手順は以下に従ってください。

ここではチャンネル 0 を例に説明します。

1. DAASWCR.DAASW0 ビットを 1 にします。
2. DACR.DAE ビットまたは DACR.DAEOE0 ビットを 1 にします。
3. 変換する値を DADR0 レジスタに書き込みます。

DAC12 の出力を停止する場合、DACR.DAE を 0、または DACR.DAEOEi を 0 に設定後に、DAASWCR.DAASWi を 0 にしてください。

40.7.7 D/A 変換と A/D 変換の干渉低減有効時の制約

DAADSCR.DAADST ビットが 1 (D/A 変換と A/D 変換の干渉低減が有効) の場合、ADC12 をモジュールストップ状態にしないでください。A/D 変換が停止するだけでなく、D/A 変換も停止する可能性があります。

41. 温度センサ回路 (TSN)

41.1 概要

デバイス動作の信頼性確保のため、内蔵されている温度センサ (TSN) でチップの温度を測定し、監視します。センサはチップの温度と正比例する電圧を出力します。チップ温度と出力電圧はほとんどリニアの関係にあります。出力された電圧は ADC12 で変換されてから、末端の応用機器で使用できます。

表 41.1 に TSN の仕様を、図 41.1 に TSN のブロック図を示します。

表 41.1 TSN の仕様

項目	内容
温度センサ電圧出力	12 ビット A/D コンバータに電圧を出力
モジュールストップ機能	モジュールストップ状態に設定して消費電力の削減が可能
温度センサ校正データ	工場出荷時に個々のチップごとに測定した基準データをレジスタに格納
TrustZone フィルタ	セキュリティ属性とプリビレッジ属性を設定可能




図 41.1 TSN のブロック図

41.2 レジスタの説明

41.2.1 TSCR : 温度センサコントロールレジスタ

Base address: TSN = 0x4023_5000
TSN_NS = 0x5023_5000

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TSEN	—	—	TSOE	—	—	—	—

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	—	読むと0が読めます。書く場合、0としてください。	R/W
4	TSOE	温度センサ出力許可 0: 温度センサから ADC12 への出力を禁止 1: 温度センサから ADC12 への出力を許可	R/W
6:5	—	読むと0が読めます。書く場合、0としてください。	R/W
7	TSEN	温度センサ許可 0: 温度センサが停止 1: 温度センサが動作	R/W

注: S-TYPE3, P-TYPE3

TSCR は、温度センサの制御を行うレジスタです。図 41.3 に示されるタイミングの制約は、TSCR レジスタの設定に適用されます。

TSOE ビット (温度センサ出力許可)

TSOE ビットは ADC12 への温度センサ出力を許可または禁止します。

TSEN ビット (温度センサ許可)

TSEN ビットは温度センサの動作または停止を選択します。

41.2.2 TSCDR : 温度センサ校正データレジスタ

Base address: TSD = 0x4011_B000
TSD_NS = 0x5011_B000

Offset Address: 0x017C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TSCDR[15:0]															

Value after reset: チップごとの固有値

ビット	シンボル	機能	R/W
15:0	TSCDR[15:0]	温度センサ補正データ チップごとの固有値	R
31:16	—	読むと0が読めます。	R

注: S-TYPE5, P-TYPE5

TSCDR レジスタは、工場出荷時に個々のチップごとに測定された温度センサ校正データが格納されています。

温度センサ校正データは、 $T_j = 125^\circ\text{C}$ 、 $AVCC0 = VREFH0 = 3.3\text{ V}$ の条件における温度センサの出力電圧を、12 ビット A/D コンバータでデジタル変換した値です。

TSCDR レジスタは読み出し専用の 32 ビットレジスタです。32 ビット単位で読み出してください。

温度センサ校正データは、TSCDR レジスタの下位 12 ビットに格納されています。

41.3 温度センサ回路の使用法

温度センサが出力する電圧は、温度により変化します。この電圧は 12 ビット A/D コンバータでデジタル値に変換されます。チップの温度は、この値を温度に変換することで求められます。

41.3.1 使用前の準備

MCU の周囲温度 (T) は温度センサの電圧出力 (V_s) と比例関係にあるため、以下の式で MCU の周囲温度を求められます。

$$T = (V_s - V_1) / \text{slope} + T_1$$

- T: 計算結果である MCU の周囲温度 ($^\circ\text{C}$)
- V_s : 温度測定時の温度センサの出力電圧 (V)
- T_1 : 1 点目の試行測定時の温度 ($^\circ\text{C}$)
- V_1 : T_1 測定時の温度センサの出力電圧 (V)
- T_2 : 2 点目の試行測定時の温度 ($^\circ\text{C}$)
- V_2 : T_2 測定時の温度センサの出力電圧 (V)
- Slope: 温度センサの温度傾斜 ($\text{V}/^\circ\text{C}$) $\text{Slope} = (V_2 - V_1)/(T_2 - T_1)$

温度センサには個体間ばらつきがあるため、以下のような異なる温度 2 点の試行測定を実施して温度傾斜を求めておくことを推奨します。

1. 12 ビット A/D コンバータを使用して、温度 T_1 で温度センサにより出力される電圧 V_1 を測定してください。
2. 再度、12 ビット A/D コンバータを使用して、異なる温度 T_2 で温度センサにより出力される電圧 V_2 を測定してください。
3. 両者の測定結果から、温度傾斜 ($\text{Slope} = (V_2 - V_1)/(T_2 - T_1)$) を求めます。
4. この slope の値を温度特性の式 ($T = (V_s - V_1)/\text{Slope} + T_1$) に代入し、温度を求めます。

T_a と T_j の温度をできるだけ近くするために、MCU の消費電力が可能な限り低い状態で測定を実施してください。

また、「48. 電气的特性」に記載の温度傾斜を slope として用いる場合は、1 回の試行測定で V_1 と T_1 を決定します。

$$T = (V_s - V_1) / \text{slope} + T_1$$

注. ただし、この方法では、2 点を測定する方法よりも測定温度精度が劣ります。

本 MCU は、TSCDR レジスタに、 $T_a = T_j = 125^\circ\text{C}$ 、 $AVCC0 = VREFH0 = 3.3\text{ V}$ の条件における温度センサの温度測定値 (CAL125) を格納しています。この値を 1 点目の試行測定結果として使用することで、使用前の準備を省略することができます。

CAL125 から V_1 を求めると、

$$V_1 = 3.3 \times \text{CAL125} / 4096 [\text{V}] \quad (12 \text{ ビット精度の場合})$$

となり、これを用いると、測定温度は下記の式にて算出できます。

$$T = (V_s - V_1) / \text{slope} + 125 [^\circ\text{C}]$$

- T: 計算結果である MCU の周囲温度 ($^\circ\text{C}$)
- V_s : 温度測定時の温度センサの出力電圧 (V)
- V_1 : $T_a = T_j = 125^\circ\text{C}$ 、 $AVCC0 = VREFH0 = 3.3\text{ V}$ 時の温度センサの出力電圧 (V)
- Slope: 温度センサの温度傾斜(注1) / 1000 ($\text{V}/^\circ\text{C}$)

注 1. 「[48. 電気的特性](#)」を参照

41.3.2 温度センサ回路の使用手順

[図 41.2](#) に TSN の使用手順例を示します。

詳細は、「[39. 12 ビット A/D コンバータ \(ADC12\)](#)」を参照してください。




図 41.2 TSN の使用手順例

図 41.3 に温度センサの動作開始から A/D 変換完了までのタイミングを示します。ADC12 がシングルスキャンモードで、温度センサ出力のみを A/D 変換対象とした場合です。表 41.2 に図中に示す時間を説明します。




図 41.3 温度センサの動作開始から A/D 変換完了までのタイミング

表 41.2 温度センサの動作開始から A/D 変換完了までの時間

項目	記号	時間
温度センサ起動時間	t_{TSTBL}	30 μ s (min)
温度センサ出力安定待ち時間	t_{OSTBL}	0 μ s (min)
A/D コンバータ入力サンプリング時間	t_{SPL}	ADSSTRn の設定値 \times ADCLK の周期
A/D 変換時間	t_{SAM}	「39.3.6. アナログ入力のサンプリング時間とスキャン変換時間」の表を参照してください。
スキャン終了処理時間	t_{ED}	

41.4 使用上の注意事項

41.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ D (MSTPCRD) により、TSN の動作の禁止または許可を設定することが可能です。リセット後の初期状態では、TSN の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

41.4.2 ソフトウェアスタンバイモードの設定

ソフトウェアスタンバイモードに遷移する前に、A/D 変換を停止後に TSCR.TSOE ビットを 0 にしてください。その後、TSCR.TSEN ビットを 0 にして、TSN を停止させてください。

42. 高速アナログコンパレータ (ACMPHS)

42.1 概要

高速アナログコンパレータ (ACMPHS) は、アナログ入力電圧と基準電圧を比較、および比較結果に基づいたデジタル出力に使用できます。アナログ入力電圧と基準電圧は、どちらも内部ソース (D/A コンバータ出力または内部基準電圧) および外部ソースから ACMPHS に供給できます。このような柔軟性は、A/D 変換を行うことなくアナログ信号間の合否判定を実施する必要があるアプリケーションで有用です。

表 42.1 に ACMPHS の仕様を、図 42.1 にブロック図を、表 42.2 に入力ソース構成を示します。

表 42.1 ACMPHS の仕様

項目	仕様
チャンネル数	2 チャンネル : ACMPHSn (n = 0, 1)
アナログ入力電圧	<ul style="list-style-type: none"> 内部 D/A コンバータからの出力 外部ソースから入力 (内部 A/D コンバータ入力端子と互換性あり (1 つを選択可能))
基準電圧	<ul style="list-style-type: none"> 内部基準電圧 (Vref) 内部 D/A コンバータからの出力 外部ソースから入力 (内部 A/D コンバータ入力端子と互換性あり (1 つを選択可能))
ACMPHS 出力	<ul style="list-style-type: none"> PIN 端子への比較結果出力 ELC イベント出力の発生 レジスタからの出力監視 割り込み要求出力の発生
割り込み要求信号	<ul style="list-style-type: none"> 比較結果の有効エッジ検出時に割り込み要求発生 (CMPCTL.CSTEN = 0^(注1)) 立ち上がりエッジ、立ち下がりエッジ、または両エッジを選択可能 (CMPCTL.CSTEN = 0^(注1)) 立ち上がりエッジのみ (CMPCTL.CSTEN = 1^(注1))
デジタルフィルタ機能	<ul style="list-style-type: none"> 3 つのサンプリング周波数から 1 つ選択可能 フィルタ機能不使用を選択可能
モジュールストップ機能	グループごとにモジュールストップ状態に設定して消費電力の削減が可能
TrustZone フィルタ	各グループに対してセキュリティ属性とプリビレッジ属性を設定可能

注 1. 割り込み要求信号選択の制限事項の詳細については、「42.5. ACMPHS 割り込み」と「42.6. イベントリンクコントローラ (ELC) への ACMPHS 出力」を参照してください。




図 42.1 ACMPHS ブロック図

表 42.2 ACMPHS の入力ソース構成

コンパレータ	基準電圧入力電源				アナログ電圧入力電源				出力端子
	IVREF3	IVREF2	IVREF1	IVREF0	IVCMP3	IVCMP2	IVCMP1	IVCMP0	
ACMPHS0	DA0(注3)	Vref(注1)	AN104	AN101	AN002	AN000	DA1(注4)	AN005	VCOUT(注2)
ACMPHS1	DA0(注3)	Vref(注1)	AN104	AN101	AN102	AN100	DA1(注4)	AN016/ AN116	

- 注 1. 内部基準電圧
- 注 2. ACMPHS0、ACMPHS1 の比較出力は VCOUT 端子にまとめられています。
- 注 3. D/A コンバータ 0 出力が使用されない場合、信号は AN007 アナログ入力として使用できます。
- 注 4. D/A コンバータ 1 出力が使用されない場合、信号は AN105 アナログ入力として使用できます。

42.2 レジスタの説明

42.2.1 CMPCTL : コンパレータコントロールレジスタ

Base address: ACMPHSn = 0x4023_6000 + 0x0100 × n (n = 0, 1)
 ACMPHSn_NS = 0x5023_6000 + 0x0100 × n (n = 0, 1)

Offset address: 0x000

Bit position:	7	6	5	4	3	2	1	0
Bit field:	HCMP ON	CDFS[1:0]	CEG[1:0]	CSTE N	COE	CINV		

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	CINV	コンパレータ出力極性選択(注1)(注2) 0: コンパレータ出力を反転しない 1: コンパレータ出力を反転する	R/W
1	COE	コンパレータ出力許可 0: コンパレータ出力禁止 (出力信号は Low) 1: コンパレータ出力許可	R/W
2	CSTEN	割り込み選択(注3) 0: エッジセクタ経由で出力 1: 直接出力	R/W
4:3	CEG[1:0]	有効エッジ選択 (エッジセクタ) 00: エッジを検出しない 01: 立ち上がりエッジを検出 10: 立ち下がりエッジを検出 11: 両エッジを検出	R/W
6:5	CDFS[1:0]	ノイズフィルタ選択 (注1)(注2)(注3)(注4) 00: ノイズフィルタを使用しない 01: PCLKB/2 ³ のノイズフィルタサンプリング周波数を使用 10: PCLKB/2 ⁴ のノイズフィルタサンプリング周波数を使用 11: PCLKB/2 ⁵ のノイズフィルタサンプリング周波数を使用	R/W
7	HCM PON	コンパレータ動作制御(注5) 0: 動作を停止 (コンパレータは Low 信号を出力) 1: 動作を許可 (コンパレータ端子への入力を許可)	R/W

注. S-TYPE-3, P-TYPE-3

注 1. CDFS[1:0]ビットおよび CINV ビットの変更前に ACMPHS 出力を禁止します (COE= 0)。

注 2. CDFS[1:0]ビットおよび CINV ビットを変更した場合、ACMPHS 割り込み要求および ELC イベントが発生することがあります。これらのビットを変更する前に、ELSRn レジスタに 0 (ACMPHS 出力をリンクしない) を設定してください。これらのビットの変更後、IELSRn レジスタの IR フラグを 0 にクリアして、割り込み状態をクリアしてください。

注 3. ACMPHS 割り込みがソフトウェアスタンバイモードの解除を発生させる場合は、CSTEN ビットを 1、CDFS[1:0]ビットを 00b に設定してください。CSTEN は ACMPHS0 によってのみサポートされています。ACMPHS1.CMPCTL.CSTEN ビットを 0 に設定してください。

注 4. CDFS[1:0]ビットを 00b (ノイズフィルタ未使用) から 00b 以外 (ノイズフィルタ使用) に変更した場合は、サンプリングを 4 回行ってフィルタ出力を更新した後に、ACMPHS 割り込み要求または ELC イベントを使用します。

注 5. ACMPHS を有効にした後 (HCM PON = 1)、ACMPHS の動作を許可するためには、安定待機時間が必要です。ACMPHS モジュール 0、1 の動作安定待機時間は 300 ns です。

注. コンパレータ出力を POEG ソースとして使用するときは、POEG のレジスタを設定する前に本レジスタを設定します。

CMPCTL レジスタは、ACMPHS 動作の制御、ACMPHS 出力の許可/禁止、ノイズフィルタの選択、割り込み信号の有効エッジの選択、割り込みの選択を行います。

42.2.2 CMPSEL0 : コンパレータ入力選択レジスタ

Base address: ACMPHSn = 0x4023_6000 + 0x0100 × n (n = 0, 1)
ACMPHSn_NS = 0x5023_6000 + 0x0100 × n (n = 0, 1)

Offset address: 0x004

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	CMPSEL[3:0]		
------------	---	---	---	---	-------------	--	--

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	CMPSEL[3:0]	コンパレータ入力選択(注1)(注2)(注3) 0x00: 入力しない 0x01: IVCMP0 を選択 0x02: IVCMP1 を選択 0x04: IVCMP2 を選択 0x08: IVCMP3 を選択 その他: 設定禁止	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. CMPSEL[3:0]ビットは下記の手順で変更してください。CMPSEL0 レジスタの値が 0x00 以外の場合、0x00 以外の値の書き込みは無効です。2 つ以上のビットへの 1 の書き込みも無効です。どちらの場合も、変更前の値が保持されます。

CMPSEL[3:0]ビットを変更するには、以下を実行します。

1. CMPCTL.COE ビットを 0 にする。
2. CMPSEL0 レジスタを 0x00 にする。
3. 新しい値を CMPSEL[3:0]ビットに設定する。このとき、いずれか 1 つのビットのみを 1 にする。
4. 入力切り替え安定待機時間 (200 ns) の経過を待つ。
5. CMPCTL.COE ビットを 1 にする。
6. IELSRn レジスタの IR フラグをクリアし、割り込みステータスをクリアする。

注 2. 詳細は、表 42.2 を参照してください。

注 3. ACMPHSn レベル検出信号を POEG ソースとして使用するとき、POEG の任意のレジスタ設定後の本ビットへの書き込みアクセスは、POEG ソースを発生させる場合があります。

42.2.3 CMPSEL1 : コンパレータ基準電圧選択レジスタ

Base address: ACMPHSn = 0x4023_6000 + 0x0100 × n (n = 0, 1)
ACMPHSn_NS = 0x5023_6000 + 0x0100 × n (n = 0, 1)

Offset address: 0x008

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	CRVS[3:0]			
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	CRVS[3:0]	基準電圧の選択(注1)(注2)(注3)(注4) 0x00: 入力しない 0x01: IVREF0 を選択 0x02: IVREF1 を選択 0x04: IVREF2 を選択 0x08: IVREF3 を選択 その他: 設定禁止	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

注 1. CRVS[3:0]ビットは下記の手順で変更してください。CMPSEL1 レジスタの値が 0x00 以外の場合、0x00 以外の値の書き込みは無効です。2 つ以上のビットへの 1 の書き込みも無効です。どちらの場合も、変更前の値が保持されます。

CRVS[3:0]ビットを変更するには、以下を実行します。

1. CMPCTL.COE ビットを 0 にする。
2. CMPSEL1 レジスタを 0x00 にする。
3. 新しい値を CRVS[3:0]ビットに設定する。このとき、いずれか 1 つのビットのみを 1 にする。
4. 入力切り替え安定待機時間 (200 ns) の経過を待つ。
5. CMPCTL.COE ビットを 1 にする。
6. IELSRn レジスタの IR フラグをクリアし、割り込みステータスをクリアする。

注 2. 詳細は、表 42.2 を参照してください。

注 3. 内蔵 D/A コンバータ出力電圧を使用する場合、コンパレータの動作を許可する (CMPCTL.HCMPON = 1) 前に、D/A コンバータを設定してコンパレータ C 基準電圧を発生させてください。D/A コンバータの設定の詳細については、「40. 12 ビット D/A コンバータ (DAC12)」を参照してください。

注 4. ACMPHSn レベル検出信号を POEG ソースとして使用するとき、POEG の任意のレジスタ設定後の本ビットへの書き込みアクセスは、POEG ソースを発生させる場合があります。

42.2.4 CMPMON : コンパレータ出力モニタレジスタ

Base address: $ACMPHSn = 0x4023_6000 + 0x0100 \times n$ ($n = 0, 1$)
 $ACMPHSn_NS = 0x5023_6000 + 0x0100 \times n$ ($n = 0, 1$)

Offset address: 0x00C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	COMP MON

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	COMPON	コンパレータ出力監視(注1) 0: コンパレータ出力は Low 1: コンパレータ出力は High	R
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R

注. S-TYPE-3, P-TYPE-3

注 1. ACMPHS 動作が許可 (CMPCTL.HCMPON = 1 かつ CMPCTL.COEF = 1) されていても、ノイズフィルタを使用しない (CDFS[1:0] = 00b) 場合は、COMPON ビットが 2 回読み出され、その値が 2 回連続で一致した後にのみ使用されるようにソフトウェアを設計してください。

42.2.5 CPIOC : コンパレータ出力コントロールレジスタ

Base address: $ACMPHSn = 0x4023_6000 + 0x0100 \times n$ ($n = 0, 1$)
 $ACMPHSn_NS = 0x5023_6000 + 0x0100 \times n$ ($n = 0, 1$)

Offset address: 0x010

Bit position:	7	6	5	4	3	2	1	0
Bit field:	VREF EN	—	—	—	—	—	—	CPOE

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	CPOE	外部端子出力許可 コンパレータによる比較結果は外部端子へ出力されます。 0: コンパレータの外部端子出力禁止 (出力信号は Low 固定) 1: コンパレータの外部端子出力許可	R/W
6:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	VREFEN	内部 Vref 有効(注1) 0: 内部 Vref 無効 1: 内部 Vref 有効	R/W

注. S-TYPE-3, P-TYPE-3

注 1. ACMPHS モジュール 0、1 の場合、VREFEN は ACMPHS0.CPIOC 内のみ存在します。ACMPHS0、ACMPHS1 の内部 Vref を使用する場合、ACMPHS0.CPIOC の VREFEN ビットを 1 にします。ACMPHS1.CPIOC のビット[7]は、内部 Vref の使用の有無にかかわらず 0 にします。

42.2.6 CPINTCTL : コンパレータ割り込みコントロールレジスタ

Base address: $ACMPHSn = 0x4023_6000 + 0x0100 \times n$ ($n = 0, 1$)
 $ACMPHSn_NS = 0x5023_6000 + 0x0100 \times n$ ($n = 0, 1$)

Offset address: 0x040

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MSKE

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	MSKE	コンパレータ割り込み周期マスク許可 0: 割り込みマスク禁止 (初期設定) 1: CPMSKCTL.MSKSEL[2:0]で選択された GPT 出力信号により割り込みマスク許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

本レジスタは ICU/ELC への割り込みを制御します。一方で、POEG (ポートアウトプットイネーブル) へのイベントは、本レジスタでは制御しません。

42.2.7 CPMSKCTL : コンパレータ割り込みマスクコントロールレジスタ

Base address: ACMPHSn = 0x4023_6000 + 0x0100 × n (n = 0, 1)
ACMPHSn_NS = 0x5023_6000 + 0x0100 × n (n = 0, 1)

Offset address: 0x044

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	—	MSKSEL[2:0]
------------	---	---	---	---	---	---	-------------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	MSKSEL[2:0]	コンパレータ割り込み周期マスク選択 0 0 0: GTIOC0A 出力信号により割り込みマスク許可 0 0 1: GTIOC1A 出力信号により割り込みマスク許可 0 1 0: GTIOC2A 出力信号により割り込みマスク許可 0 1 1: GTIOC3A 出力信号により割り込みマスク許可 1 0 0: GTIOC4A 出力信号により割り込みマスク許可 1 0 1: GTIOC5A 出力信号により割り込みマスク許可 1 1 0: GTIOC6A 出力信号により割り込みマスク許可 1 1 1: GTIOC7A 出力信号により割り込みマスク許可	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3, P-TYPE-3

本レジスタは ICU/ELC への割り込みを制御します。一方で、POEG (ポートアウトプットイネーブル) へのイベントは、本レジスタでは制御しません。

42.3 動作説明

ACMPHS は、基準電圧とアナログ入力電圧を比較します。ACMPHS の動作中にレジスタの値を変更した場合、動作は保証されません。表 42.3 に、ACMPHS に関連付けられているレジスタの設定手順を示します。

表 42.3 ACMPHSn に関連付けられているレジスタの設定手順 (n = 0, 1) (1/2)

手順	レジスタ	ビット	設定
1	関連する MSTPCRD レジスタ	MSTPD28~MSTPD27	0: 入力クロック供給
2	関連する端子機能コントロールレジスタ (PFS)	ASEL	1: IVREF および IVCMP 端子の機能を選択
3	ACMPHSn.CPIOC	VREFEN	1: 内部 Vref を使用する場合
4	関連する D/A コンバータ		D/A コンバータを使用する場合、レジスタで選択
5	CMPSEL0, CMPSEL1	CMPSEL[3:0] CRVS[3:0]	ACMPHSn 入力を選択し、いずれか 1 つのビットのみを 1 にする
6	CMPCTL	CDFS[1:0], CEG[1:0], CINV	ACMPHSn 制御を設定
		HCMPON	1: ACMPHSn 動作を許可
7	CPMSKCTL	MSKCTL[2:0]	(GPT から) 割り込みマスクソース信号を選択
8	CPINT	MSKE	1: 必要に応じて割り込みマスク機能有効
9	ACMPHS 安定時間 (最小 300 ns) 待機		

表 42.3 ACMPHSn に関連付けられているレジスタの設定手順 (n = 0, 1) (2/2)

手順	レジスタ	ビット	設定
10	CMPCTL	COE	1: ACMPHSn 出力を許可
11	CPIOC	CPOE	VCOUT 出力設定
	関連する端子機能コントロールレジスタ (PFS)	PSEL, PMR	VCOUT ポート機能を選択
12	IELSRn	IR, IELS[8:0]	割り込み使用時、割り込みステータスフラグおよび ICU イベントリンクを選択(注1)
13	ELSRn	ELS[8:0]	ELC を使用する場合はイベントリンクを選択(注2)
14	動作開始		
15	CMPCTL	COE	0: IVREF または IVCMP を変更する場合は ACMPHSn 出力を禁止
16	CMPSEL1	CRVS[3:0]	以下の手順で CMPSEL1 ビットを変更： 1. CMPSEL1 ビットを 0000 0000b に変更 2. CMPSEL1 ビットに新しい値を設定し、いずれか 1 つのビットだけを 1 にする
	CMPSEL0	CMPSEL[3:0]	以下の手順で CMPSEL0 ビットを変更： 1. CMPSEL0 ビットを 0000 0000b に変更 2. CMPSEL0 ビットに新しい値を設定し、いずれか 1 つのビットだけを 1 にする
17	ACMPHS 切り替え安定時間 (最小 200 ns) 待機		
18	CMPCTL	COE	1: ACMPHSn 出力を許可
19	動作再開		

注 1. ACMPHSn を設定した後、動作が安定するまで不要な割り込みが発生する可能性があるため、割り込みフラグを初期化してください。
 注 2. ACMPHSn を設定した後、動作が安定するまで不要な割り込みが発生する可能性があるため、イベントリンク選択を初期化してください。

図 42.2 と図 42.3 に ACMPHS の動作例を示します。アナログ入力電圧が ACMPHS 基準入力電圧より高い場合は、VCOUT 出力が 1 になります。アナログ入力電圧が ACMPHS 基準入力電圧より低い場合は、VCOUT 出力が 0 になります。ACMPHS 出力が変化すると、割り込み要求と ELC イベントが出力されます。




図 42.2 ACMPHS の動作例 (割り込みマスク機能無効)

図 42.2 は CPOE = 1 (端子出力有効)、CDFFS[1:0] = 00b (フィルタを使用しない)、かつ CEG[1:0] = 11b (両エッジ検出を選択) の場合の例です。CINV = 0、CEG[1:0] = 01b (ACMPHS からの非反転出力信号用に立ち上がりエッジ検出を選択) の場合、IELSR.IR フラグは (A) で示されるように変化します。CINV = 0、CEG[1:0] = 10b (ACMPHS からの非反転出力信号用に立ち下がりエッジ検出を選択) の場合、IR フラグは (B) で示されるように変化します。CPOE = 1 の場合、VCOUT は直接出力します。




図 42.3 ACMPHS の動作例 (割り込みマスク機能有効)

図 42.3 は CPOE = 1 (端子出力有効)、CDFFS[1:0] = 00b (フィルタを使用しない)、かつ CEG[1:0] = 11b (両エッジ検出を選択) の場合の例です。CINV = 0、CEG[1:0] = 01b (ACMPHS からの非反転出力信号用に立ち上がりエッジ検出を選択) の場合、IELSR.IR フラグは (A) で示されるように変化します。CINV = 0、CEG[1:0] = 10b (ACMPHS からの非反転出力信号用に立ち下がりエッジ検出を選択) の場合、IR フラグは (B) で示されるように変化します。

MSKE = 1 かつ MSKSEL[2:0] = 000b の場合、(C) で示されるように ICU へ出力される割り込み信号は、GTIOC0A = Low レベルのとき GTIOC0A でマスクされます。一方で、GTIOC0A = High レベルのときは通過します。

CPOE = 1 の場合、MSKE の設定にかかわらず、VCOUT は直接出力します。

42.4 ノイズフィルタ

ACMPHS にはノイズフィルタが組み込まれています。サンプリングクロックは CMPCTL.CDFFS[1:0] ビットで選択できます。コンパレータ出力信号はサンプリングクロックごとにサンプリングされ、3 回続けて同じ値がサンプリングされた場合は、その次のサンプリングクロックサイクルのノイズフィルタ出力が ACMPHS 出力として使われます。

図 42.4 にノイズフィルタとエッジ検出回路の構成を、図 42.5 にノイズフィルタと割り込み動作の例を示します。




図 42.4 ノイズフィルタとエッジ検出回路の構成




図 42.5 ノイズフィルタおよび割り込み動作の例

図 42.5 の動作例は、CMPCTL.CDFS[1:0]ビットが 01b、10b、または 11b の場合（ノイズフィルタ使用時）の例です。

42.5 ACMPHS 割り込み

ACMPHS は ACMPHS*n* ソース ($n = 0, 1$) から 2 つの割り込み要求を発生させます。ACMPHS 割り込みを使用する場合は、割り込みコントローラユニット (ICU) の IELSR レジスタで選択します。割り込み要求 (エッジセクタ経由かどうか) を CMPCTL.CSTEN ビットで選択します。

ICU/ELC への割り込みイベントは GPT 出力 (GTIO*CnA* ($n = 0 \sim 7$)) によりマスク可能であり、CPINTCTL.MSKE ビットと CPMSKCTL.MSKSEL[2:0] ビットで制御します。詳細は、図 42.3 を参照してください。

POEG へのイベントは GPT 出力 (GTIO*CnA* ($n = 0 \sim 7$)) によりマスク不可能であり、CPINTCTL.MSKE ビットと CPMSKCTL.MSKSEL[2:0] ビットで制御されません。

エッジセクタ経由で ACMPHS 割り込みを使用する場合、CMPCTL.CEG[1:0] ビットの少なくとも 1 つを 1 にします (00b (エッジ未選択) 以外の値を設定)。通常モード、CPU スリープモード、CPU ディープスリープモードでは、CMPCTL.CSTEN ビットを 0 (エッジセクタ経由で出力) にします。

ソフトウェアスタンバイモードで ACMPHS 割り込みを使用する場合、CMPCTL.CSTEN ビットを 1 (直接出力)、CMPCTL.CDFS[1:0] ビットを 00b (デジタルノイズフィルタを未使用) にして、CMPCTL.CINV を以下のように設定します。

- 比較結果 0~1 を検出する場合、CMPCTL.CINV を 0 (コンパレータ出力の反転なし) にします。
- 比較結果 1~0 を検出する場合、CMPCTL.CINV を 1 (コンパレータ出力の反転あり) にします。

ACMPHS0 割り込み要求は、ソフトウェアスタンバイモードの解除に使用できます。ACMPHS1 は使用できません。

ACMPHS0/ACMPHS1 は、ディープソフトウェアスタンバイモードでは使用できません。

ACMPHS 割り込み要求に関連するレジスタ設定の詳細については、「[42.2.1. CMPCTL: コンパレータコントロールレジスタ](#)」、「[42.2.6. CPINTCTL: コンパレータ割り込みコントロールレジスタ](#)」、および「[42.2.7. CPMSKCTL: コンパレータ割り込みマスクコントロールレジスタ](#)」を参照してください。

42.6 イベントリンクコントローラ (ELC) への ACMPHS 出力

ELC は、ACMPHS 割り込み要求信号を ELC イベント信号として使用し、事前設定モジュールに対してリンク動作が可能です。ACMPLP ELC イベントを使用するには、ELC の ELSR レジスタで選択します。ELC イベント要求を使用する場合、CMPCTL.CSTEN ビットを 0 (エッジセクタ経由で出力) にします。また、CMPCTL.CEG[1:0] ビットの少なくとも 1 つを 1 (エッジ選択なしの 00b 以外の値) にします。

ELC への割り込みイベントは GPT 出力 (GTIOCN_n (n = 0~7)) によりマスク可能であり、CPINTCTL.MSKE ビットと CPMSKCTL.MSKSEL[2:0] ビットで制御します。

42.7 ACMPHS 端子出力

ACMPHS からの比較結果は外部端子に出力できます。CMPCTL.CINV および CPIOC.CPOE ビットを使用して、出力極性 (非反転出力または反転出力) を設定し、出力を許可または禁止できます。ACMPHS 比較結果を VCOUT 出力端子に出力する場合、対応するポート mn 端子機能コントロールレジスタ (PmnPFS) を I/O レジスタで設定します。

表 42.4 に示すように、ポートと ACMPHS のセキュリティ属性が一致したときのみ、ACMPHS 比較結果は VCOUT 端子に出力されます。

表 42.4 セキュリティ設定による VCOUT 端子の出力条件

PORT セキュリティ属性 (PmSAR (m = 0~9, A, B))	ACMPHS0 セキュリティ属性 PSARD	ACMPHS1 セキュリティ属性 PSARD	VCOUT 端子出力
0 (セキュア)	0 (セキュア)	0 (セキュア)	ACMPHS0/1 出力許可
1 (非セキュア)	0 (セキュア)	0 (セキュア)	ACMPHS0/1 出力禁止
0 (セキュア)	0 (セキュア)	1 (非セキュア)	ACMPHS0_VCOUT 出力許可 ACMPHS1_VCOUT 出力禁止
1 (非セキュア)	0 (セキュア)	1 (非セキュア)	ACMPHS0_VCOUT 出力禁止 ACMPHS1_VCOUT 出力許可
0 (セキュア)	1 (非セキュア)	0 (セキュア)	ACMPHS0_VCOUT 出力禁止 ACMPHS1_VCOUT 出力許可
1 (非セキュア)	1 (非セキュア)	0 (セキュア)	ACMPHS0_VCOUT 出力許可 ACMPHS1_VCOUT 出力禁止
0 (セキュア)	1 (非セキュア)	1 (非セキュア)	ACMPHS0/1 出力禁止
1 (非セキュア)	1 (非セキュア)	1 (非セキュア)	ACMPHS0/1 出力許可

42.8 使用上の注意事項

42.8.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタを使用して、ACMPHS 動作を禁止/許可できます。リセット後の初期状態では、ACMPHS の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。

42.8.2 DAC12 の設定

ACMPHS は、D/A コンバータの内部モジュール出力に接続されます。詳細は、「[40. 12 ビット D/A コンバータ \(DAC12\)](#)」を参照してください。

42.8.3 ADC12 との関係

ACMPHS アナログ入力と ADC12 アナログ入力の同時使用には制限事項があります。詳細は、「[39.6.14. ADC12 ユニット 0、1 と ACMPHS との関係](#)」を参照してください。

42.8.4 モジュールストップ状態における ACMPHS の動作

ACMPHS の動作中にモジュールストップ状態に遷移すると、ACMPHS のアナログ回路は停止せず、アナログ電源電流は ACMPHS 使用時と同じです。モジュールストップ状態でアナログ電源電流を低減する必要がある場合、CMPCTL.HCMPON ビットを 0 に設定して、ACMPHS を停止させてください。

42.8.5 ソフトウェアスタンバイモード時の ACMPHS の動作

ACMPHS の動作中にソフトウェアスタンバイモードに遷移すると、ACMPHS のアナログ回路は停止せず、アナログ電源電流は ACMPHS 使用時と同じです。ソフトウェアスタンバイモードでアナログ電源電流を低減する必要がある場合、CMPCTL.HCMPON ビットを 0 に設定して、ACMPHS を停止させてください。

42.8.6 基準電圧生成のための D/A コンバータの設定

D/A コンバータを設定し、基準電圧を生成してください。コンパレータを有効にする前に、D/A コンバータ出力設定時間だけ待機してください。同様に、D/A コンバータの設定を変更する前に、コンパレータを一時的に停止してください。D/A コンバータの設定変更後、コンパレータを有効にする前に、D/A コンバータ出力設定時間だけ待機してください。

43. データ演算回路 (DOC)

DOC 周辺モジュールの DOC_B バージョンです。

本章では、DOC_B を DOC と呼びます。

43.1 概要

データ演算回路 (DOC) は、16 ビットまたは 32 ビットのデータの比較、加算、および減算に使用されます。以下の条件が適用される場合、割り込みが発生可能です。

- 16 ビットまたは 32 ビットの比較値が検出条件と一致するとき
- 16 ビットまたは 32 ビットのデータの加算結果がオーバーフローするとき
- 16 ビットまたは 32 ビットのデータの減算結果がアンダーフローするとき

表 43.1 にデータ演算回路の仕様を、図 43.1 にデータ演算回路のブロック図を示します。

表 43.1 DOC の仕様

項目	内容
データ演算機能	<ul style="list-style-type: none"> • 16 ビットまたは 32 ビットのデータの比較、しきい値を上回る、あるいは下回るデータの検出比較、およびウィンドウ比較 • 16 ビットまたは 32 ビットのデータの加算と減算
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減
割り込み	<ul style="list-style-type: none"> • 比較値が検出条件と一致する • データ加算の結果が 0xFFFF (DOCR.DOBW = 0) または 0xFFFF_FFFF (DOCR.DOBW = 1) より大きい • データ減算の結果が 0x0000 (DOCR.DOBW = 0) または 0x0000_0000 (DOCR.DOBW = 1) より小さい
イベントリンク機能 (出力)	<ul style="list-style-type: none"> • データ比較の結果が検出条件と一致する • データ加算の結果が 0xFFFF (DOCR.DOBW = 0) または 0xFFFF_FFFF (DOCR.DOBW = 1) より大きい • データ減算の結果が 0x0000 (DOCR.DOBW = 0) または 0x0000_0000 (DOCR.DOBW = 1) より小さい
TrustZone フィルタ	セキュリティ属性およびプリビレッジ属性を設定可能




図 43.1 DOC のブロック図

43.2 レジスタの説明

43.2.1 DOCR : DOC コントロールレジスタ

Base address: DOC_B = 0x4031_1000
 DOC_B_NS = 0x5031_1000

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	DCSEL[2:0]		DOBW	—	OMS[1:0]		

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	OMS[1:0]	動作モード選択 0 0: データ比較モード 0 1: データ加算モード 1 0: データ減算モード 1 1: 設定禁止	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	DOBW	データ演算ビット幅選択 0: 16 ビット 1: 32 ビット	R/W
6:4	DCSEL[2:0] ^(注1)	検出条件選択 0 0 0: 不一致 (DODSR0 ≠ DODIR) 0 0 1: 一致 (DODSR0 = DODIR) 0 1 0: 小さい (DODSR0 > DODIR) 0 1 1: 大きい (DODSR0 < DODIR) 1 0 0: ウィンドウ内 (DODSR0 < DODIR < DODSR1) 1 0 1: ウィンドウ外 (DODIR < DODSR0, DODSR1 < DODIR) その他: 設定禁止	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE3, P-TYPE3

注 1. データ比較モード選択時のみ有効

DOCR レジスタは、データ演算回路の動作モードと割り込みの許可または禁止を設定できます。

OMS[1:0]ビット (動作モード選択)

本ビットはデータ演算回路の動作モードを選択します。

DOBW ビット (データ演算ビット幅選択)

本ビットはデータ演算のビット幅を選択します。

DCSEL[2:0]ビット (検出条件選択)

本ビットはデータ比較モード選択時のみ有効です。

本ビットはデータ比較モードでの検出条件を選択します。

43.2.2 DOSR : DOC フラグステータスレジスタ

Base address: DOC_B = 0x4031_1000
DOC_B_NS = 0x5031_1000

Offset address: 0x04

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	DOPC F
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DOPCF	データ演算回路フラグ 演算結果を示します。	R
7:1	—	読むと 0 が読めます。	R

注. S-TYPE3, P-TYPE3

DOSR レジスタは、データ演算のステータスを表示するレジスタです。

DOPCF フラグ (データ演算回路フラグ)

[1 になる条件]

- DOCR.OMS[1:0] = 00b (データ比較モード) : 比較値が DOCR.DCSEL[2:0]ビットで選択した検出条件と一致する
- DOCR.OMS[1:0] = 01b (データ加算モード) : データ加算の結果が 0xFFFF (DOCR.DOBW = 0) または 0xFFFF_FFFF (DOCR.DOBW = 1) より大きい
- DOCR.OMS[1:0] = 10b (データ減算モード) : データ減算の結果が 0x0000 (DOCR.DOBW = 0) または 0x0000_0000 (DOCR.DOBW = 1) より小さい

[0 になる条件]

- DOSCR.DOPCFCL ビットに 1 を書いたとき

43.2.3 DOSCR : DOC フラグステータスクリアレジスタ

Base address: DOC_B = 0x4031_1000
DOC_B_NS = 0x5031_1000

Offset address: 0x08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	DOPC FCL
Value after reset:	0	0	0	0	0	0	0	0

43.2.6 DODSR1 : DOC データ設定レジスタ 1

Base address: DOC_B = 0x4031_1000
DOC_B_NS = 0x5031_1000

Offset address: 0x14

Bit position: 31

0

Bit field:

Value after reset: 0

ビット	シンボル	機能	R/W
31:0	n/a	DOCR.DOBW ビットで選択したデータ演算のビット幅でDODSR1にアクセスしてください。 本レジスタは、データ比較モードで基準として使用されるデータを格納します。ウィンドウ比較 (DOCR.DCSEL[2:0] = 100b, 101b) を選択する場合、DODSR0 より大きい値を設定してください (DODSR1 > DODSR0)。 本レジスタはウィンドウ比較に対してのみ使用されます。	R/W

注. S-TYPE3, P-TYPE3

43.3 動作説明

43.3.1 データ比較モード

図 43.2 から図 43.7 に、データ演算回路によるデータ比較モードの動作例を示します。

データ演算のビット幅が 32 ビットの場合の動作例を次に示します。

- DOCR.OMS[1:0]ビットに 00b を書き込んでデータ比較モードを選択し、DOCR.DCSEL[2:0]を設定して検出条件を選択します。
- DODSR0 および DODSR1 レジスタに、基準となる 32 ビットのデータを設定します。(注1)
- DODIR レジスタに、比較する 32 ビットのデータを書き込みます。
- DODIR に書き込まれた値が DOCR.DCSEL[2:0]ビットで設定した検出条件と一致すると、DOCR.DOPCF フラグが 1 になり、ELC イベントとデータ演算回路割り込みが発生します。

注. 比較演算は、DODIR に書き込むことによつてのみ実行されます

注 1. DODSR1 レジスタ設定は、ウィンドウ比較が選択された場合のみ必要です。DODSR0 より大きい値を設定してください (DODSR1 > DODSR0)。




図 43.2 データ比較モードの動作例 (検出条件 : 不一致)




図 43.3 データ比較モードの動作例 (検出条件: 一致)




図 43.4 データ比較モードの動作例 (検出条件: 小さい)




図 43.5 データ比較モードの動作例 (検出条件: 大きい)




図 43.6 データ比較モードの動作例 (検出条件: ウィンドウの内側)




図 43.7 データ比較モードの動作例 (検出条件: ウィンドウの外側)

43.3.2 データ加算モード

図 43.8 に、データ演算回路によるデータ加算モード(注1)動作の手順例を示します。

データ演算のビット幅が 32 ビットの場合の動作例を次に示します。

1. DOCR.OMS[1:0]ビットに 01b を書き込むと、データ加算モードになります。
2. DODSR0 レジスタに初期値として 32 ビットのデータを設定します。
3. 加算される 32 ビットデータが DODIR に書き込まれます。演算結果は DODSR0 レジスタに格納されます。
4. 加算するすべてのデータの書き込みが完了するまで、続けて 32 ビットのデータを DODIR レジスタに書き込みます。
5. 演算結果が 0xFFFF_FFFF より大きい場合、DOSR.DOPCF フラグが 1 になり、ELC イベントとデータ演算回路割り込みが発生します。

注 1. 加算は、DODIR への書き込みによってのみ実行されます。




図 43.8 データ加算モードの動作例

43.3.3 データ減算モード

図 43.9 にデータ演算回路によるデータ減算モード(注1)の動作例を示します。

データ演算のビット幅が 32 ビットの場合の動作例を次に示します。

1. DOCR.OMS[1:0] ビットに 10b を書き込むと、データ減算モードになります。
2. DODSR0 レジスタに初期値として 32 ビットのデータを設定します。
3. DODIR レジスタに減算する 32 ビットのデータを書き込みます。演算結果は DODSR0 レジスタに格納されます。
4. すべての減算データの書き込みが完了するまで、DODIR レジスタに減算する 32 ビットのデータを書き込みます。
5. 演算結果が 0x0000_0000 より小さい場合、DOSR.DOPCF フラグが 1 になり、ELC イベントとデータ演算回路割り込みが発生します。

注 1. 減算は、DODIR への書き込みによってのみ実行されます。




図 43.9 データ減算モードの動作例

43.4 割り込み要因

データ演算回路は、割り込み要求として、データ演算回路割り込み (DOC_DOPCI) を生成します。割り込み要因が発生すると、割り込みに対応するデータ演算回路フラグが 1 になり、その後割り込み要求信号が発生します。表 43.2 に割り込み要求を示します。

表 43.2 DOC 割り込み要求

割り込み要求	ステータスフラグ	割り込み要因
DOC 割り込み	DOPCF	<ul style="list-style-type: none">比較した値が検出基準に一致しているデータ加算の結果が 0xFFFF (DOCR.DOBW = 0) または 0xFFFF_FFFF (DOCR.DOBW = 1) より大きいデータ減算の結果が 0x0000 (DOCR.DOBW = 0) または 0x0000_0000 (DOCR.DOBW = 1) より小さい

43.5 イベントリンク出力

DOC は以下の条件でイベントリンクコントローラ (ELC) にイベント信号を出力することで、あらかじめ選択しておいた他のモジュールを動作させることが可能です。

- 比較した値が検出基準に一致している
- データの加算結果が 0xFFFF (DOCR.DOBW = 0) または 0xFFFF_FFFF (DOCR.DOBW = 1) より大きい
- データ減算結果が 0x0000 (DOCR.DOBW = 0) または 0x0000_0000 (DOCR.DOBW = 1) より小さい

43.6 割り込み処理とイベントリンクの関係

DOC には、割り込みを許可/禁止するビットがあります。割り込み要因が発生すると、対応する割り込み許可ビットが許可の場合に、CPU に対して割り込み要求信号を出力します。

これに対してイベントリンク出力信号は、割り込み要因が発生すると割り込み許可ビットに依存せず、ELC を介して他のモジュールにイベント信号として出力します。

43.7 使用上の注意事項

43.7.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、DOC の動作禁止/許可を設定することが可能です。リセット後の値では、DOC の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。

SRAMSABAR0 の場合

バウンダリアドレスが 0x00000000 のとき、全 SRAM0 が非セキュア領域です。

バウンダリアドレスが 0x00060000 以上のとき、全 SRAM0 がセキュア領域です。

SRAMSABAR1 の場合

バウンダリアドレスが 0x00060000 以下のとき、全 SRAM1 が非セキュア領域です。

バウンダリアドレスが 0x000E0000 以上のとき、全 SRAM1 がセキュア領域です。

44.2.2 SRAMSAR : SRAM セキュリティ属性レジスタ

Base address: CPSCU = 0x4000_8000
CPSCU_NS = 0x5000_8000

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	SRAM WTSA	STBR AMSA	—	—	—	—	—	SRAM SA1	SRAM SA0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SRAMSA0	SRAM0 レジスタセキュリティ属性 0: セキュア 1: 非セキュア	R/W
1	SRAMSA1	SRAM1 レジスタセキュリティ属性 0: セキュア 1: 非セキュア	R/W
6:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	STBRAMSA	スタンバイ SRAM レジスタセキュリティ属性 0: セキュア 1: 非セキュア	R/W
8	SRAMWTSA	SRAMWTSC セキュリティ属性 0: セキュア 1: 非セキュア	R/W
31:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1, P-TYPE-1

注. セキュアアクセスのみが本レジスタに書き込み可能です。セキュアアクセスと非セキュアリードアクセスの両方が許可されていますが、非セキュアライトアクセスは許可されていません。TrustZone アクセスエラーは発生しません。

注. 本レジスタへの書き込みは、PRCR_S.PRC4 レジスタにより保護されています。

SRAMSA0 ビット (SRAM0 レジスタセキュリティ属性)

SRAMSA0 ビットは、SRAMCR0、SRAMECCRG0、SRAMESCLR.CLR00、SRAMESCLR.CLR01 のセキュリティ属性を指定します。

SRAMSA1 ビット (SRAM1 レジスタセキュリティ属性)

SRAMSA1 ビットは、SRAMCR1 と SRAMESCLR.CLR1 のセキュリティ属性を指定します。

STBRAMSA ビット (スタンバイ SRAM レジスタセキュリティ属性)

STBRAMSA ビットは、STBRAMCR と SRAMESCLR.CLRS のセキュリティ属性を指定します。

SRAMWTSA ビット (SRAMWTSC セキュリティ属性)

SRAMWTSA ビットは、SRAMWTSC のセキュリティ属性を指定します。

44.2.3 SRAMPRCR_S : セキュア用 SRAM 保護コントロールレジスタ

Base address: SRAM = 0x4000_2000

Offset address: 0x00

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
Bit field:	KW[7:0]													—	—	—	—	—	—	—	PR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0				

ビット	シンボル	機能	R/W
0	PR	レジスタ書き込み制御 0: レジスタ書き込み禁止 1: レジスタ書き込み許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KW[7:0]	書き込みキーコード PR ビットへのキーコード保護	R/W

注. S-TYPE-6, P-TYPE-2

注. ハーフワードアクセスでの書き込みが必要です。

バイトライトアクセスは禁止です。バイトライトアクセスを実行した場合、その動作は保証しません。

PR ビット (レジスタ書き込み制御)

PR ビットは、SRAMSTAR レジスタによりセキュアに指定されている SRAMWTSC、SRAMCR0、SRAMCR1、SRAMECCRGNO、STBRAMCR レジスタの書き込みモードを制御します。本ビットが 1 のとき、セキュアに指定されている SRAMWTSC、SRAMCR0、SRAMCR1、SRAMECCRGNO、STBRAMCR レジスタへの書き込みが許可されます。

本レジスタへ書き込み中に、同時に KW[7:0] ビットに 0xA5 を書き込む必要があります。

KW[7:0] ビット (書き込みキーコード)

KW[7:0] ビットは、PR ビットへの書き込みを許可または禁止します。PR ビットに書き込む場合、KW[7:0] ビットに 0xA5 を同時に書き込んでください。0xA5 以外の値を KW[7:0] ビットに書き込むと、PR ビットは更新されません。KW[7:0] ビットは、読むと常に 0x00 が読み出されます。

44.2.4 SRAMPRCR_NS : 非セキュア用 SRAM 保護コントロールレジスタ

Base address: SRAM_NS = 0x5000_2000

Offset address: 0x04

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0					
Bit field:	KW[7:0]													—	—	—	—	—	—	—	PR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					

ビット	シンボル	機能	R/W
0	PR	レジスタ書き込み制御 0: レジスタ書き込み禁止 1: レジスタ書き込み許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KW[7:0]	書き込みキーコード PR ビットへのキーコード保護	R/W

注. S-TYPE-7, P-TYPE-2

注. ハーフワードアクセスでの書き込みが必要です。

バイトライトアクセスは禁止です。バイトライトアクセスを実行した場合、その動作は保証しません。

PR ビット (レジスタ書き込み制御)

PR ビットは、SRAMSAR レジスタにより非セキュアに指定されている SRAMWTSC、SRAMCR0、SRAMCR1、SRAMECCRGNO、STBRAMCR レジスタの書き込みモードを制御します。本ビットが 1 のとき、非セキュアに指定されている SRAMWTSC、SRAMCR0、SRAMCR1、SRAMECCRGNO、STBRAMCR レジスタへの書き込みが許可されます。

本レジスタへ書き込み中に、同時に KW[7:0] ビットに 0xA5 を書き込む必要があります。

KW[7:0] ビット (書き込みキーコード)

KW[7:0] ビットは、PR ビットへの書き込みを許可または禁止します。PR ビットに書き込む場合、KW[7:0] ビットに 0xA5 を同時に書き込んでください。0xA5 以外の値を KW[7:0] に書き込むと、PR ビットは更新されません。KW[7:0] ビットは、読むと常に 0x00 が読み出されます。

44.2.5 SRAMWTSC : SRAM ウェイトステートコントロールレジスタ

Base address: SRAM = 0x4000_2000
SRAM_NS = 0x5000_2000

Offset address: 0x08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	WTEN
Value after reset:	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	WTEN	SRAM ウェイト許可 0: ウェイトなし 1: SRAM へのリードアクセスサイクルにウェイトステートを追加する	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3 (SRAMSAR.SRAMWTS), P-TYPE-2

本レジスタは、SRAMPRCR_S レジスタまたは SRAMPRCR_NS レジスタの PR ビットが 1 のときに限り書き込み可能です。

WTEN ビット (SRAM ウェイト許可)

WTEN ビットは、SRAM のアクセスサイクルへのウェイトサイクルの挿入を設定します。WTEN ビットを 1 にすると、SRAM のリードアクセスサイクルに 1 ウェイトサイクルが挿入されます。また、WTEN ビットが 1 のとき、同じ領域^(注1)および同じマット^(注2)へのアクセスは連続的であり、2 番目のアクセスサイクルに 1 ウェイトサイクルが挿入されます。アクセス周波数が 120 MHz より高いときは、WTEN ビットに 1 ウェイトサイクルを設定する必要があります。

注 1. SRAM 領域は、128 KB 単位で分割されます。

注 2. マットはアドレスの下位 4 ビットにおいて、0x0~0x7 および 0x8~0xF に分割されます。

たとえば、以下の図に示すように、同じ領域および同じマットは SRAM0 では 6 領域、SRAM1 では 8 領域です。1 領域が連続的にアクセスされると、1 ウェイトサイクルが挿入されます。ECC 機能が有効、またはバイパスが有効の場合、ECC 領域がアクセスされます。同じマットへのアクセスが継続すると、1 ウェイトサイクルが挿入されます。




図 44.1 各 SRAM のマット設定

44.2.6 SRAMCR0 : SRAM コントロールレジスタ 0

Base address: SRAM = 0x4000_2000
 SRAM_NS = 0x5000_2000

Offset address: 0x10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TSTB YP	—	—	E1STS EN	ECCMOD[1:0]	—	—	OAD

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	OAD	ECC エラー検出後の動作 0: ノンマスカブル割り込み 1: リセット	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3:2	ECCMOD[1:0]	ECC 動作モード選択 0 0: ECC 機能無効 0 1: 設定禁止 1 0: ECC 機能有効/エラーチェックなし 1 1: ECC 機能有効/エラーチェックあり	R/W
4	E1STSEN	ECC 1 ビットエラー情報更新許可 0: ECC 1 ビットエラー情報の更新禁止 1: ECC 1 ビットエラー情報の更新許可	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
7	TSTBYP	ECC バイパス選択 0: ECC バイパスは無効 1: ECC バイパスは有効	R/W

注. S-TYPE-3 (SRAMSAR.SRAMSA0), P-TYPE-2

本レジスタは、SRAMPRCR_S または SRAMPRCR_NS レジスタの PR ビットが 1 のときに限り書き込み可能です。

SRAM へのアクセス中は本レジスタへ書き込まないでください。本レジスタへの書き込みについては、「[44.4.2. SRAMCR0、SRAMCR1、SRAMECCRG0 レジスタに書き込む際の注意事項](#)」を参照してください。

OAD ビット (ECC エラー検出後の動作)

OAD ビットは、ECC エラーが検出された場合、リセットまたはノンマスカブル割り込みを選択します。

ECCMOD[1:0]ビット (ECC 動作モード選択)

ECCMOD[1:0]ビットは、ECC 領域へのアクセスモードを設定します。

E1STSEN ビット (ECC 1 ビットエラー情報更新許可)

E1STSEN ビットは、1 ビットエラーに対応して SRAMESR レジスタの ECC 1 ビットエラーステータスビットの更新を許可または禁止します。本ビットは、割り込みまたはリセットマスクとしても機能します。

TSTBYP ビット (ECC バイパス選択)

TSTBYP ビットは、ECC 機能をバイパスして ECC コードへの直接アクセスを許可します。ECC バイパス機能は、同じレジスタの ECCMOD[1:0]ビットを 00b にして使用します。ECC は同じアドレスにアクセスしてください。ECC コードは、下位 8 ビットに割り当てられます。ECC コードを書き込むとき、ECC ビットより上位のビットは無視されます。ECC コードを読み出すとき、ECC ビットより上位のビットは不定です。

ECC テストの詳細については、「[44.3.4. ECC デコーダのテスト方法](#)」を参照してください。

44.2.7 SRAMCR1 : SRAM コントロールレジスタ 1

Base address: SRAM = 0x4000_2000
SRAM_NS = 0x5000_2000

Offset address: 0x14

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	OAD
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	OAD	パリティエラー検出後の動作 0: ノンマスカブル割り込み 1: リセット	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3 (SRAMSAR.SRAMSA1), P-TYPE-2

本レジスタは、SRAMPRCR_S または SRAMPRCR_NS レジスタの PR ビットが 1 のときに限り書き込み可能です。

SRAM へのアクセス中は本レジスタへ書き込まないでください。本レジスタへの書き込みについては、「[44.4.2. SRAMCR0、SRAMCR1、SRAMECCRG0 レジスタに書き込む際の注意事項](#)」を参照してください。


OAD ビット (パリティエラー検出後の動作)

OAD ビットは、パリティエラーが検出された場合、リセットまたはノンマスカブル割り込みを選択します。

44.2.8 SRAMECCRGN0 : SRAM0 ECC 領域コントロールレジスタ

Base address: SRAM = 0x4000_2000
SRAM_NS = 0x5000_2000

Offset address: 0x30



ビット	シンボル	機能	R/W
1:0	ECCRGN[1:0]	ECC 領域コントロール ECC 領域選択 0 0: ECC 領域なし 0 1: 0x2200_0000 – 0x2201_FFFF / 0x3200_0000 – 0x3201_FFFF (128 KB) 1 0: 0x2200_0000 – 0x2203_FFFF / 0x3200_0000 – 0x3203_FFFF (256 KB) 1 1: 0x2200_0000 – 0x2205_FFFF / 0x3200_0000 – 0x3205_FFFF (384 KB) 本レジスタにより選択された ECC 領域は、SRAMCR0 によって制御できます。	R/W
7:2	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注. S-TYPE-3 (SRAMSAR.SRAMSA0), P-TYPE-2

本レジスタは、SRAMPRCR_S または SRAMPRCR_NS レジスタの PR ビットが 1 のときに限り書き込み可能です。

SRAM へのアクセス中は本レジスタへ書き込まないでください。本レジスタへの書き込みについては、「44.4.2. SRAMCR0、SRAMCR1、SRAMECCRGN0 レジスタに書き込む際の注意事項」を参照してください。


ECCRGN[1:0]ビット (ECC 領域コントロール)

ECCRGN[1:0]ビットは、SRAM0 における ECC 領域を選択します。

44.2.9 SRAMESR : SRAM エラーステータスレジスタ

Base address: SRAM = 0x4000_2000
SRAM_NS = 0x5000_2000

Offset address: 0x40



ビット	シンボル	機能	R/W
0	ERR00	SRAM0 1 ビット ECC エラーステータス 0: 1 ビット ECC エラー発生なし 1: 1 ビット ECC エラー発生あり	R
1	ERR01	SRAM0 2 ビット ECC エラーステータス 0: 2 ビット ECC エラー発生なし 1: 2 ビット ECC エラー発生あり	R
2	ERR1	SRAM1 パリティエラーステータス 0: パリティエラー発生なし 1: パリティエラー発生あり	R
13:3	—	読むと 0 が読めます。	R
14	ERRS	スタンバイ SRAM パリティエラーステータス 0: パリティエラー発生なし 1: パリティエラー発生あり	R
15	—	読むと 0 が読めます。	R

注. S-TYPE-5, P-TYPE-2

本レジスタは、SRAMESCLR レジスタの対応するビット、またはバスエラーリセットとメモリエラーリセット以外のリセットによってクリアされます。エラーとクリアが同時に発生した場合は、クリアが優先されます。また、デバッガからのアクセス中は、レジスタの更新は停止します。

ERR00 ビット (SRAM0 1 ビット ECC エラーステータス)

ERR00 ビットは、SRAM0 における 1 ビット ECC エラーの有無を示します。

ECC 動作が有効な場合、誤り訂正が選択され、1 ビットエラー情報の更新が許可されます。1 ビットエラーがある場合、ERR00 ビットは 1 になります。

ERR00 ビットが 1 の場合、SRAMCR0.OAD に従ってリセットまたはノンマスカブル割り込み要求が発生します。

ERR01 ビット (SRAM0 2 ビット ECC エラーステータス)

ERR01 ビットは、SRAM0 における 2 ビット ECC エラーの有無を示します。

ECC 動作が有効な場合、誤り訂正が選択されます。2 ビットエラーがある場合、ERR01 ビットは 1 になります。

ERR01 ビットが 1 の場合、SRAMCR0.OAD に従ってリセットまたはノンマスカブル割り込み要求が発生します。

ERR1 ビット (SRAM1 パリティエラーステータス)

ERR1 ビットは、SRAM1 におけるパリティエラーの有無を示します。

パリティエラーが検出されたとき、ERR1 ビットは 1 になります。

ERR1 ビットが 1 の場合、SRAMCR1.OAD に従ってリセットまたはノンマスカブル割り込み要求が発生します。

ERRS ビット (スタンバイ SRAM パリティエラーステータス)

ERRS ビットは、スタンバイ SRAM におけるパリティエラーの有無を示します。

パリティエラーがある場合、ERRS ビットは 1 になります。

ERRS ビットが 1 の場合、STBRAMCR.OAD に従ってリセットまたはノンマスカブル割り込み要求が発生します。

44.2.10 SRAMESCLR : SRAM エラーステータスクリアレジスタ

Base address: SRAM = 0x4000_2000
SRAM_NS = 0x5000_2000

Offset address: 0x48

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	CLRS	—	—	—	—	—	—	—	—	—	—	—	CLR1	CLR01	CLR00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CLR00	SRAM0 1 ビット ECC エラーステータスクリア CLR00 に書き込むと SRAMESR.ERR00 がクリアされます。 1: 1 ビット ECC エラークリア 読むと常に 0 が読めます。	R/W(注1)
1	CLR01	SRAM0 2 ビット ECC エラーステータスクリア CLR01 に書き込むと SRAMESR.ERR01 がクリアされます。 1: 2 ビット ECC エラークリア 読むと常に 0 が読めます。	R/W(注1)
2	CLR1	SRAM1 パリティエラーステータスクリア CLR1 に書き込むと SRAMESR.ERR1 がクリアされます。 1: パリティエラークリア 読むと常に 0 が読めます。	R/W(注1)
13:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	CLRS	スタンバイ SRAM パリティエラーステータスクリア CLRS に書き込むと SRAMESR.ERRS がクリアされます。 1: パリティエラークリア 読むと常に 0 が読めます。	R/W(注1)

SRAMEAR1 の場合

本レジスタは、2 ビット ECC エラーが検出されたエラーアドレスを格納します。本ビットは、最初に発生したエラーアドレスを保持します。本ビットは、SRAMESCLR からの 2 ビット ECC エラーをクリアすることによって、クリアされます。

SRAMEAR2 の場合

本レジスタは、パリティエラーが検出されたエラーアドレスを格納します。本ビットは、最初に発生したエラーアドレスを保持します。本ビットは、SRAMESCLR からのパリティエラーをクリアすることによって、クリアされます。

44.3 動作説明

44.3.1 モジュールストップ機能

モジュールストップコントロールレジスタ A (MSTPCRA) の設定により、SRAM へのクロック供給を停止することで、消費電力を低減することが可能です。

SRAMn (n = 0, 1) は、MSTPCRA レジスタの SRAMn ビットで制御し、これを 1 にすると、SRAMn はクロック停止状態になります。

クロック供給の停止により、SRAM はモジュールストップ状態になります。リセット後は、SRAM は動作します。

モジュールストップ状態になると、SRAM へのアクセスができなくなります。SRAM のアクセス中は、モジュールストップ状態へ遷移しないでください。

モジュールストップ状態のとき、SRAM へのアクセスは禁止です。アクセスした場合の正常動作については保証できません。

MSTPCRA レジスタの詳細については、「10. 低消費電力モード」を参照してください。

44.3.2 ECC 誤り訂正機能

SRAMCR0 レジスタの ECCMOD[1:0] ビットの設定によって、ECC 誤り訂正の有効・無効を選択することができます。初期状態では、ECC 誤り訂正は無効です。ECC チェックのタイプは、SEC-DED (Single-Error Correction/Double-Error Detection Code: 単一誤り訂正/二重誤り検出符号) です。

ECC 機能が有効な場合、書き込み時は、64 ビットのデータに 8 ビットのチェックビットが付与されます。読み出し時は、SRAM (ECC 領域) から 72 ビット (データ: 64 ビット、チェックビット: 8 ビット) のデータが読み出されます。

ECC 機能とエラーチェックが有効の場合、1 ビットエラーが発生すると誤り訂正が実行され、SRAMCR0.E1STSEN ビットが 1 のときは SRAMESR.ERR00 ビットが 1 になります。2 ビットエラーが発生すると、誤り検出が実行され、SRAMESR.ERR01 ビットが 1 になりますが、誤り訂正は実行されません。

ECC 機能が有効でエラーチェックが無効の場合、1 ビットエラーが発生すると誤り訂正が実行されますが、SRAMCR0.E1STSEN ビットが 1 でも SRAMESR.ERR00 ビットは更新されません。2 ビットエラーが発生すると、この誤りは検出されますが、SRAMESR.ERR01 ビットは更新されず、誤り訂正は実行されません。

ECC 機能が無効の場合、1 ビットエラーまたは 2 ビットエラーが発生しても、誤り訂正と誤り検出は実行されません。

そのため、ERR00 ビットと ERR01 ビットは更新されません。

エラー発生後の全データ更新時には、64 ビットデータ書き込みのみがサポートされます。

電源投入後およびディープソフトウェアスタンバイモード解除後、SRAM データは不定であるため、ECC 機能が有効でエラーチェックが選択されている場合に SRAM にアクセスを行うと、ECC エラーが発生します。したがって、ECC 機能を使用する前には、SRAM 内で使用する領域に 64 ビットデータサイズの初期書き込み、または ECC 機能が有効でエラーチェックが無効の場合の初期書き込みを行ってください。

ライトアクセスの後にリードアクセスを続けて実行すると、リードアクセスが優先的に実行されます。したがって、初期化中は、ライトアクセスの後に続けてリードアクセスを行わないでください。

44.3.3 ECC エラー割り込み機能

ECC 機能が有効な場合、SRAM0 においてエラーチェックが可能です。2 ビットエラーの場合、SRAMESR レジスタの ERR01 ビットが 1 になります。1 ビットエラーの場合、SRAMCR0.E1STSEN ビットが 1 のとき、SRAMESR レジスタの ERR00 ビットが 1 になります。

ECC1 ビットエラーをマスクする場合は、ERR00 ビットの 1 への更新を禁止するために、SRAMCR0.E1STSEN ビットを 0 にする必要があります。ECC 機能が無効の場合、または ECC 機能が有効で SRAMCR0.ECCMOD[1:0] ビットによりエラーチェックを選択しない場合、ECC エラーは発生しません。

ECC エラーがノンマスクブル割り込みまたはリセットという結果になる場合があります。SRAMCR0.OAD ビットが 1 のとき、ECC エラーはリセット機能に出力されます。SRAMCR0.OAD ビットが 0 のとき、ECC エラー割り込みは、ノンマスクブル割り込みとして ICU に出力されます。

SRAMESR レジスタの 1 つのフラグが設定されると、ECC エラー割り込みが発生します。SRAMESR レジスタのフラグがクリアされるまで、ECC エラー割り込みの発生が継続します。

44.3.4 ECC デコーダのテスト方法

ECC デコーダのテストは、以下の手順に従ってください。

1. DMB 命令を実行する。
2. SRAMPRCR_S または SRAMPRCR_NS レジスタに 0xA501 を書き込み、SRAM 関連レジスタへの書き込みを許可する。
3. SRAMCR0 レジスタに 0x08 を書き込み、エラーチェックなしの ECC 機能を有効にし、ECC バイパスを無効にする。
4. DMB 命令を実行する。
5. 対象アドレスに 8 バイトデータを書き込む。8 ビットの ECC コードが自動的に更新される。
6. DMB 命令を実行する。
7. SRAMCR0 レジスタに 0x80 を書き込み、ECC バイパスを有効にする。
8. DMB 命令を実行する。
9. 8 ビットの ECC コードを得るために、対象アドレスを読み出す。
10. 1 ビット/2 ビット ECC エラーを発生させるために、前のプロセスで読み出したデータの 1 ビット/2 ビットを反転させ、対象アドレスにデータを書き込む。
11. DMB 命令を実行する。
12. SRAMCR0 レジスタに 0x1C を書き込み、ECC バイパスを無効にする。1 ビット ECC エラー情報の更新を許可し、エラーチェックありの ECC 機能を有効にする。
13. DMB 命令を実行する。
14. 対象アドレスを読み出す。
15. DMB 命令を実行する。
16. SRAMESR により ECC エラーの発生を確認する。

44.3.5 パリティ計算機能

IEC60730 規格に準拠するには、SRAM データのチェックが必要です。データ書き込み時に SRAM に格納されている 8 ビットデータごとにパリティビットが付与され、データ読み出し時にパリティチェックが行われます。パリティエラーが発生すると、パリティエラー通知が生成されます。この機能は、リセットを実行するためにも使用できます。

パリティエラー通知には、SRAMCR1 レジスタの OAD ビットで、ノンマスクブル割り込みまたはリセットを指定できます。OAD ビットが 1 のとき、パリティエラーはリセット機能に出力されます。OAD ビットが 0 のとき、パリティエラーはノンマスクブル割り込みとして ICU に出力されます。

パリティエラーは、ノイズにより頻繁に発生します。以下のパリティチェックのフローにより、ノイズまたはデータの破壊によりパリティエラーが発生したかどうかを確認することができます。図 44.2 と図 44.3 に SRAM パリティチェック動作のフローを示します。

ライトアクセスの後にリードアクセスを続けて実行すると、リードアクセスが優先的に実行されます。したがって、初期化中は、ライトアクセスの後に続けてリードアクセスを行わないでください。




図 44.2 SRAM パリティリセット許可の場合の SRAM パリティチェックのフロー




図 44.3 SRAM パリティ割り込み許可の場合の SRAM パリティチェックのフロー

44.3.6 TrustZone フィルタ機能

44.3.6.1 SRAM レジスタ用 TrustZone フィルタ

SRAM レジスタは、セキュリティ属性 (SA) に応じて非セキュアまたはセキュアトランザクションから保護できます。SRAM レジスタがセキュア状態であることを SA が示しているときは、TrustZone フィルタがエラーを検出し、アクセスから保護するため、非セキュアトランザクションはこのレジスタにアクセスできません。SRAM レジスタが非セキュア状態であることを SA が示しているときは、TrustZone フィルタがエラーを検出し、アクセスから保護するため、セキュアトランザクションはこのレジスタにアクセスできません。SRAM レジスタの SA は、SRAM レジスタ間共通で同一の設定が使用されます。

TrustZone エラーが原因でアクセスが失敗した場合、エラー応答が発生します。

表 44.2 レジスタの保護 (1/2)

SA	トランザクション	ライトアクセス	リードアクセス
セキュア	セキュア	許可	許可
	非セキュア	保護 (TrustZone フィルタエラー)	保護 (TrustZone フィルタエラー)

表 44.2 レジスタの保護 (2/2)

SA	トランザクション	ライトアクセス	リードアクセス
非セキュア	セキュア	保護 (TrustZone フィルタエラー)	保護 (TrustZone フィルタエラー)
	非セキュア	許可	許可

44.3.6.2 SRAM メモリ領域用 TrustZone フィルタ

SRAM0 領域と SRAM1 領域は、独立にセキュアと非セキュアに分割できます。これらの領域へのアクセス許可は、以下のとおりです。

表 44.3 メモリプロテクション

SA	トランザクション	ライトアクセス	リードアクセス
セキュア	セキュア	許可	許可
	非セキュア	保護 (TrustZone フィルタエラー)	保護 (TrustZone フィルタエラー)
非セキュア	セキュア	保護 (TrustZone フィルタエラー)	保護 (TrustZone フィルタエラー)
	非セキュア	許可	許可

SRAM メモリ領域用 TrustZone フィルタエラーは、エラー通知を生成します。

44.3.7 割り込み要因

SRAM 割り込み要因には、ECC エラー、パリティエラー、TrustZone フィルタエラーがあります。ECC エラーとパリティエラーは、ノンマスカブル割り込みまたは SRAMCR0.OAD ビット/SRAMCR1.OAD ビットによるリセットを選択できます。SRAMESR レジスタの 1 つのエラーステータスが 1 になると、SRAM 割り込みが発生します。SRAMESR レジスタのフラグがクリアされるまで SRAM 割り込みの発生が継続します。共通メモリエラーが発生 (NMISR.CMST = 1 または RSTSR1.CMSR = 1) した場合は、SRAMESR を読み出し、SRAM 割り込み要因を確認してください。デバッガからのアクセスがあると、エラーが検出および訂正されますが、エラーフラグは設定されず、リセットとノンマスカブル割り込みはマスカブルです。デバッグモードの詳細は、「2. CPU」を参照してください。

表 44.4 SRAM 割り込み要因

名称	割り込み要因	DTC の起動	DMAC の起動
ECCERR	ECC エラー (ECC ありの SRAM 領域)	不可能	不可能
PARITYERR	パリティエラー (パリティありの SRAM 領域)	不可能	不可能
TZFLT	TrustZone フィルタエラー	不可能	不可能

44.3.8 ウェイトステート

ICLK の周波数が 120 MHz より高い場合、ウェイトサイクルを挿入するため、SRAMWTSC レジスタのウェイト許可ビットに 0x00 を設定しないでください。ウェイトを挿入しない場合は、動作は保証されません。

SRAM アクセスのための WAIT 設定は、ICLK の動作周波数によって以下の条件となります。

[ICLK 周波数]:

- 240 MHz \geq ICLK > 120 MHz = 1 ウェイト
- 120 MHz \geq ICLK = ウェイトなし

44.4 使用上の注意事項

44.4.1 SRAM 領域からの命令フェッチ

SRAM を使用してプログラムを実行する場合、SRAM 領域を初期化して CPU が正確にデータをプリフェッチできるようにしてください。CPU が初期化されていない領域からプリフェッチすると、パリティエラーまたは

ECC エラーが発生する場合があります。8 バイトバウンダリのプログラムの終了アドレスから追加で 12 バイト領域を初期化してください。弊社からは、データの初期化には NOP 命令の使用を推奨します。

44.4.2 SRAMCR0、SRAMCR1、SRAMECCRG0 レジスタに書き込む際の注意事項

本節では、SRAMCR0、SRAMCR1、SRAMECCRG0 レジスタの設定方法の例を示します。

以下をすべて満たす必要があります。

1. CPU が SRAM に格納されたプログラムを実行しない。
2. CPU 以外のすべてのバスマスタが SRAM にアクセスしない。
3. SRAMCR0、SRAMCR1、SRAMECCRG0 レジスタが MPU で設定された Device-nGnRnE である。
4. SRAMCR0、SRAMCR1、SRAMECCRG0 レジスタが以下の手順で設定される。
 - 1.DMB 命令
 - 2.SRAMCR0、SRAMCR1、SRAMECCRG0 レジスタへの書き込み
 - 3.DMB 命令

44.4.3 SRAM のエラー確認使用時の注意事項

電源がオンの場合、SRAM のデータは不定です。よって、初期化前のデータ読み出し時に、パリティチェックエラーまたは ECC エラーが発生します。8 バイト（64 ビット）単位で、SRAM は読み出されます。8 バイトバウンダリで初期化してください。

45.3 動作説明

45.3.1 データ保持

DPSBYCR.SRKEEP ビットの設定により、ディープソフトウェアスタンバイモード時にスタンバイ SRAM へ電源を供給します。DPSBYCR.SRKEEP ビットが 1b の場合、スタンバイ SRAM のデータをディープソフトウェアスタンバイモード 1 で保持します。DPSBYCR.SRKEEP ビットの詳細は、「[10. 低消費電力モード](#)」を参照してください。

45.3.2 モジュールストップ機能

モジュールストップコントロールレジスタ A (MSTPCRA) の設定により、SRAM へのクロック供給を停止することで、消費電力を低減することが可能です。

MSTPCRA レジスタのスタンバイ SRAM ビットを 1 にすると、スタンバイ SRAM に供給されるクロック信号が停止します。

クロック供給の停止により、スタンバイ SRAM はモジュールストップ状態になります。リセット後は、スタンバイ SRAM は動作状態になります。

モジュールストップ状態になると、スタンバイ SRAM へのアクセスができなくなります。スタンバイ SRAM のアクセス中は、モジュールストップ状態へ遷移しないでください。

モジュールストップ状態のとき、スタンバイ SRAM へのアクセスは禁止です。アクセスした場合は、正常な動作は保証されません。

MSTPCRA レジスタの詳細については、「[10. 低消費電力モード](#)」を参照してください。

45.3.3 パリティ計算機能

IEC60730 規格に準拠するには、STBRAMCR データのチェックが必要です。データ書き込み時に 32 ビットデータ幅のスタンバイ SRAM に格納されている 8 ビットデータごとにパリティビットが付与され、データ読み出し時にパリティチェックが行われます。パリティエラーが発生すると、パリティエラー通知が生成されます。この機能は、リセットを実行するためにも使用できます。

パリティエラー通知には、STBRAMCR レジスタの OAD ビットで、ノンマスカブル割り込みまたはリセットを指定できます。OAD ビットが 1 のとき、パリティエラーはリセット機能に出力されます。OAD ビットが 0 のとき、パリティエラーはノンマスカブル割り込みとして ICU に出力されます。

パリティエラーはしばしばノイズにより発生します。パリティエラーの原因がノイズか破損かを確認するには、[図 45.1](#) および [図 45.2](#) に示されたパリティチェックフローに従います。

ライトアクセスの後にリードアクセスを続けて実行すると、リードアクセスが優先的に実行されます。したがって、初期化中は、ライトアクセスの後に続けてリードアクセスを行わないでください。




図 45.1 SRAM パリティリセット許可の場合のスタンバイ SRAM パリティチェックのフロー




図 45.2 SRAM パリティ割り込み許可の場合のスタンバイ SRAM パリティチェックのフロー

45.3.4 TrustZone フィルタ機能

45.3.4.1 スタンバイ SRAM レジスタ用 TrustZone フィルタ

スタンバイ SRAM レジスタは、セキュリティ属性 (SA) に応じて非セキュアまたはセキュアトランザクションから保護できます。スタンバイ SRAM レジスタがセキュア状態であることを SA が示しているときは、TrustZone フィルタがエラーを検出し、アクセスから保護するため、非セキュアトランザクションはこのレジスタにアクセスできません。スタンバイ SRAM レジスタが非セキュア状態であることを SA が示しているときは、TrustZone フィルタがエラーを検出し、アクセスから保護するため、セキュアトランザクションはこのレジスタにアクセスできません。スタンバイ SRAM レジスタの SA は、スタンバイ SRAM レジスタ間共通で同一の設定が使用されます。

TrustZone フィルタエラーが原因でアクセスに失敗した場合は、エラー応答が発生します。

表 45.2 スタンバイ SRAM レジスタの保護 (1/2)

SA	トランザクション	ライトアクセス	リードアクセス
セキュア	セキュア	許可	許可
	非セキュア	保護 (TrustZone フィルタエラー)	保護 (TrustZone フィルタエラー)

表 45.2 スタンバイ SRAM レジスタの保護 (2/2)

SA	トランザクション	ライトアクセス	リードアクセス
非セキュア	セキュア	保護 (TrustZone フィルタエラー)	保護 (TrustZone フィルタエラー)
	非セキュア	許可	許可

45.3.4.2 スタンバイ SRAM メモリ領域用 TrustZone フィルタ

スタンバイ SRAM 領域は、セキュア領域と非セキュア領域に分割できます。これらの領域へのアクセス許可は、以下のとおりです。

表 45.3 セキュリティ属性によるスタンバイ SRAM メモリ保護

SA	トランザクション	ライトアクセス	リードアクセス
セキュア	セキュア	許可	許可
	非セキュア	保護 (TrustZone フィルタエラー)	保護 (TrustZone フィルタエラー)
非セキュア	セキュア	保護 (TrustZone フィルタエラー)	保護 (TrustZone フィルタエラー)
	非セキュア	許可	許可

スタンバイ SRAM 領域は、プリビレッジ領域とアンプリビレッジ領域に分割できます。これらの領域へのアクセス許可は、以下のとおりです。

表 45.4 プリビレッジ属性によるスタンバイ SRAM メモリ保護

PA	トランザクション	ライトアクセス	リードアクセス
プリビレッジ	プリビレッジ	許可	許可
	アンプリビレッジ	保護 (TrustZone フィルタエラー)	保護 (TrustZone フィルタエラー)
アンプリビレッジ	プリビレッジ	許可	許可
	アンプリビレッジ	許可	許可

スタンバイ SRAM メモリ用 TrustZone フィルタエラーは、エラー通知を生成します。

詳細は、「[37. セキュリティ機能](#)」を参照してください。

45.3.5 割り込み要因

スタンバイ SRAM 割り込み要因には、パリティエラーと TrustZone フィルタエラーがあります。

パリティエラーは、STBRAMCR.OAD ビットによってノンマスカブル割り込みまたはリセットを選択できます。

SRAMESR.ERRS が 1 のとき、スタンバイ SRAM 割り込みが発生します。SRAMESR.ERRS がクリアされるまでスタンバイ SRAM 割り込みの発生が継続します。

共通メモリエラーが発生 (NMISR.CMST = 1 または RSTSR1.CMSR = 1) した場合は、SRAMESR を読み出し、SRAM の割り込み要因を確認してください。デバッガからアクセスされた場合、エラーフラグは設定されず、リセットとノンマスカブル割り込みはマスカブルです。

デバッグモードの詳細は、「[2. CPU](#)」を参照してください。

表 45.5 スタンバイ SRAM の割り込み要因

名称	割り込み要因	DTC の起動	DMAC の起動
PARITYERR	パリティエラー	不可	不可
TZFLT	TrustZone フィルタエラー	不可	不可

45.3.6 ウェイトステート

ICLK の周波数が 120 MHz より高い場合、ウェイトサイクルを挿入するため、SRAMWTSC レジスタのウェイト許可ビットに 0x00 を設定しないでください。ウェイトを挿入しない場合は、動作は保証されません。

スタンバイ SRAM アクセスのための WAIT 設定は、ICLK の動作周波数によって以下の条件となります。

[ICLK 周波数]:

- 240 MHz \geq ICLK > 120 MHz = 1 ウェイト
- 120 MHz \geq ICLK = ウェイトなし

45.4 使用上の注意事項

45.4.1 スタンバイ SRAM 領域からの命令フェッチ

スタンバイ SRAM を使用してプログラムを実行する場合、スタンバイ SRAM 領域を初期化して CPU が正確にデータをプリフェッチできるようにします。CPU が初期化されていない領域からプリフェッチすると、パリティエラーが発生する場合があります。4 バイト境界のプログラムの終了アドレスから追加で 12 バイト領域を初期化してください。弊社からは、データの初期化には NOP 命令の使用を推奨します。

45.4.2 スタンバイ SRAM の自己診断に関する注意事項

ライトバッファがスタンバイ SRAM に搭載されています。書き込み動作後に同じアドレスが読み出されると、スタンバイ SRAM のメモリセルではなく、ライトバッファのデータが読み出される場合があります。スタンバイ SRAM の自己診断を行う場合、以下の手順に従って、データがライトバッファから読み出されないように書き込まれていることを確認してください。

1. 自己診断用のアドレスにデータを書き込む。
2. 手順 1 のアドレスと異なる、少なくとも 4 つのアドレスにデータを書き込む。
3. 手順 1 のアドレスからデータを読み出す。

46. フラッシュメモリ

本 MCU には、コードフラッシュメモリ、データフラッシュメモリ、およびオプション設定メモリがあります。コードフラッシュメモリは、命令およびオペランドを格納し、データフラッシュメモリはデータを格納します。オプション設定メモリについては、「6. オプション設定メモリ」を参照してください。

46.1 概要

表 46.1 にフラッシュメモリの仕様を、図 46.1 にフラッシュメモリ関連モジュールのブロック図を示します。

表 46.37 にブートモードで使用する入出力端子の一覧を示します。

FCU (Flash Control Unit) はフラッシュメモリのプログラム/イレースの制御を行います。FACI (Flash Application Command Interface) は設定された FACI コマンドに従って、FCU を制御します。

コードフラッシュメモリのメモリ構成については図 46.2～図 46.3 を、データフラッシュメモリのメモリ構成については図 46.4 を参照してください。

表 46.1 フラッシュメモリの仕様 (1/2)

項目	コードフラッシュメモリ	データフラッシュメモリ
メモリ容量	ユーザー領域：最大 2 M バイト	データ領域：12 K バイト
イレース後の値	0xFF	不定
プログラム/イレース方式	<ul style="list-style-type: none"> FACI コマンド発行領域（セキュア：0x4010_0000/非セキュア：0x5010_0000）に設定した FACI コマンドで、コードフラッシュメモリとデータフラッシュメモリに対してはプログラムとイレースが、オプション設定メモリに対してはプログラムが可能（セルフプログラミング） シリアルプログラマによるシリアルインタフェース通信を介したプログラム/イレース（シリアルプログラミング） 	
プロテクション機能	フラッシュメモリの誤書き換えを防止	
デュアルバンク機能	デュアルバンク構造により、書き換えが中断された場合でも安全にアップデートできます。 <ul style="list-style-type: none"> リニアモード：コードフラッシュメモリは一つの領域として使用されます。 デュアルモード：コードフラッシュメモリは2つの領域に分割されます。 	不可
ブロックスワップ機能	ブロックスワップ構造により、書き換えが中断された場合でも非セキュアアプリケーションの一部分を安全にアップデートできます。	使用不可
BGO（バックグラウンドオペレーション）機能	<ul style="list-style-type: none"> コードフラッシュメモリのプログラム/イレース中にコードフラッシュメモリの読み出しが可能 コードフラッシュメモリのプログラム/イレース中にデータフラッシュメモリの読み出しが可能 データフラッシュメモリのプログラム/イレース中にコードフラッシュメモリの読み出しが可能 	
プログラム/イレース単位	<ul style="list-style-type: none"> ユーザー領域へのプログラム：128 バイト ユーザー領域のイレース：ブロック単位 	<ul style="list-style-type: none"> データ領域へのプログラム：4/8/16 バイト データ領域のイレース：64/128/256 バイト
その他の機能	セルフプログラミング中の割り込み受け付け可能 本 MCU の初期設定でオプション設定メモリの拡張領域の設定可能	
オンボードプログラミング（4 種類）	ブートモード（SCI インタフェース）でのプログラム/イレース <ul style="list-style-type: none"> 調歩同期式シリアルインタフェース（SCI9）を使用 通信速度は自動調整 ブートモード（USB インタフェース）でのプログラム/イレース <ul style="list-style-type: none"> USBFS を使用 特別なハードウェアが不要で、PC と直結可能 オンチップデバッグモードによるプログラム/イレース <ul style="list-style-type: none"> JTAG/SWD インタフェースを使用 セルフプログラミングによるプログラム/イレース <ul style="list-style-type: none"> システムをリセットすることなくコードフラッシュメモリのプログラム/イレースが可能 	
ユニーク ID	各 MCU に 16 バイトの ID を提供	

表 46.1 フラッシュメモリの仕様 (2/2)

項目	コードフラッシュメモリ	データフラッシュメモリ
FACI コマンド	プログラム : 128 バイト ブロックイレース : 1 ブロック (8 KB または 32 KB) P/E サスペンド P/E レジューム 強制停止 ステータスクリア コンフィグレーション設定 (16 バイト)	プログラム : 4/8/16 バイト ブロックイレース : 1 ブロック (64 バイト) マルチブロックイレース : 64/128/256 バイト P/E サスペンド P/E レジューム 強制停止 ブランクチェック : 4 バイト~データフラッシュメモリ容量 ステータスクリア コンフィグレーション設定 (4 バイト/16 バイト) カウンタインクリメント : 1 ビット カウンタリフレッシュ カウンタ読み出し : 8 バイト
セキュリティ機能	フラッシュメモリの不正改ざん/不正リードを防止 スタートアップ領域選択設定保護 <ul style="list-style-type: none"> BTFLG レジスタおよび FSUACR レジスタは FSPR ビットにより保護 永久ブロック保護設定保護 <ul style="list-style-type: none"> コードフラッシュメモリは、永久ブロック保護機能によりプログラム/イレース動作から永久に保護されます TrustZone のフラッシュメモリ保護 <ul style="list-style-type: none"> フラッシュメモリ領域の保護 (P/E) フラッシュメモリ領域の保護 (読み出し) レジスタの保護 FACI コマンド動作中の保護 コードフラッシュ P/E モードエントリ保護 データフラッシュコンフィグレーション領域保護 アンチロールバックカウンタ 	
セーフティ機能	ソフトウェアプロテクション <ul style="list-style-type: none"> FENTRYR レジスタによる FACI コマンド保護 FWEPROR レジスタによるフラッシュメモリ保護 ブロック保護設定によるユーザー領域保護 エラープロテクション <ul style="list-style-type: none"> 意図しないコマンドまたは禁止された設定が行われるとエラーが検出されますエラー検出後 FACI コマンドは受け付けられません ブート領域プロテクション <ul style="list-style-type: none"> スタートアップ領域選択機能によりユーザーはブートファームウェアを安全に更新できますスタートアップ領域のサイズは 8 KB です 	
割り込み要求	<ul style="list-style-type: none"> FRDYI (フラッシュシーケンサレディ (処理終了)) : FRDYIE ビットにより許可 FIFERR (フラッシュシーケンサエラー) : CFAEIE/CMDLKIE/DFAEIE ビットにより許可 	
アドレス変換	スタートアップ領域選択機能はリニアモードでサポートされます デュアルモードとリニアモード <ul style="list-style-type: none"> バンクスワップ機能はデュアルモードでサポート ブロックスワップ機能はリニアモードでサポート 	

図 46.1 にフラッシュメモリに関連するモジュールの構成方式を示します。フラッシュシーケンサは FCU および FACI で構成されます。FCU は、フラッシュメモリ書き換えの基本制御を実行します。FACI は、周辺バスを使って FACI コマンドを受信し、コマンドに従って FCU の動作を制御します。

リセットが起これば、FACI はデータをフラッシュメモリからオプションバイト格納レジスタに転送します。




図 46.1 フラッシュメモリ関連モジュールのブロック図

46.2 メモリ構成

リニアモードでのコードフラッシュメモリのメモリマップを図 46.2 に示します。デュアルモードモードでのコードフラッシュメモリのメモリマップを図 46.3 に示します。本 MCU は、デュアルバンク機能を使ってコードフラッシュメモリを 2 つのバンク領域として使用できます。このデュアルバンク構造により、ユーザープログラム実行中でもプログラムを安全にアップデートできます。

本 MCU のコードフラッシュメモリのユーザー領域は定サイズ (8 KB または 32 KB) のブロックに分割されており、各ブロック単位でイレース可能です。




図 46.2 リニアモードでのコードフラッシュメモリのマップ

表 46.2 各製品のリニアモードでのコードフラッシュメモリの読み出し/プログラム/イレースのアドレス

製品	アドレス	ブロック数
2 MB 製品	セキュアエアリアス : 0x0200_0000~ 0x021F_7FFF 非セキュアエアリアス : 0x1200_0000~ 0x121F_7FFF	0~68
1 MB 製品	セキュアエアリアス : 0x0200_0000~ 0x020F_FFFF 非セキュアエアリアス : 0x1200_0000~ 0x120F_FFFF	0~37




図 46.3 デュアルモードでのコードフラッシュメモリのマップ

表 46.3 各製品のデュアルモードでのコードフラッシュメモリの読み出し/プログラム/イレースのアドレス

製品	アドレス	ブロック数
2 MB 製品、下側バンク	セキュアエアリアス : 0x0200_0000~0x020F_7FFF 非セキュアエアリアス : 0x1200_0000~0x120F_7FFF	0~36
2 MB 製品、上側バンク	セキュアエアリアス : 0x0220_0000~0x022F_7FFF 非セキュアエアリアス : 0x1220_0000~0x122F_7FFF	70~106
1 MB 製品、下側バンク	セキュアエアリアス : 0x0200_0000~0x0207_FFFF 非セキュアエアリアス : 0x1200_0000~0x1207_FFFF	0~21
1 MB 製品、上側バンク	セキュアエアリアス : 0x0220_0000~0x0227_FFFF 非セキュアエアリアス : 0x1220_0000~0x1227_FFFF	70~91

本 MCU のデータフラッシュメモリのデータ領域は定サイズ (64 バイト) のブロックに分割されており、各ブロック単位でイレース可能です。図 46.4 にデータフラッシュメモリのマッピングを示します。




図 46.4 データフラッシュメモリのマップ

46.3 アドレス空間

フラッシュメモリとのハードウェアインタフェースを使用するには、ハードウェアの全レジスタへのアクセスが必要です。これは FACI コマンドを発行するためです。表 46.4 に、ハードウェアインタフェースに関する情報を示します。

表 46.4 ハードウェアインタフェース領域情報

領域	アドレス	容量
ハードウェアの各種レジスタを含む領域	「46.4. レジスタの説明」を参照してください。	「46.4. レジスタの説明」を参照してください。
FACI コマンド発行領域	セキュアエアリアス : 0x4010_0000 非セキュアエアリアス : 0x5010_0000	4 バイト

フラッシュメモリのアドレス情報については、図 46.2 を参照してください。

46.4 レジスタの説明

46.4.1 FCACHEE : フラッシュキャッシュイネーブルレジスタ

Base address: FCACHE = 0x4001_C100
FCACHE_NS = 0x5001_C100

Offset address: 0x000

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	FCACHEEN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	FCACHEEN	フラッシュキャッシュ許可 0: FCACHE を禁止 1: FCACHE を許可	R/W
15:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

FCACHEEN ビット (フラッシュキャッシュ許可)

FCACHEE.FCACHEEN ビットは、FCACHE1、FCACHE2、FLPF のフラッシュキャッシュ機能を許可/禁止します。

FCACHEE.FCACHEEN ビットは FCACHEIV.FCACHEIV ビットに影響を与えません。

FCACHE を許可した場合、「キャッシュ可能」なアクセスができるようになります。

FCACHE を許可後、禁止にはできません。

46.4.2 FCACHEIV : フラッシュキャッシュインバリデートレジスタ

Base address: FCACHE = 0x4001_C100
FCACHE_NS = 0x5001_C100

Offset address: 0x004

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	FCACHEIV
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	FCACHEIV	フラッシュキャッシュインバリデート 0: 読み出し時: インバリデートしない 書き込み時: 設定は無視される 1: インバリデートする FCACHE がインバリデートされます。	R/W
15:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-5、P-TYPE-2

本レジスタは、いずれのセキュリティ属性レジスタによっても制御されません。

FCACHEIV ビット (フラッシュキャッシュインバリデート)

FCACHEIV.FCACHEIV ビットに 1 を書くと、FCACHE1、FCACHE2、FLPF のフラッシュキャッシュデータがインバリデートされます。

コードフラッシュまたはオプション設定メモリを書き換えた後 FCACHE を許可にした状態で FCACHE をインバリデートしてください。

46.4.3 FLWT : フラッシュウェイトサイクルレジスタ

Base address: FCACHE = 0x4001_C100
FCACHE_NS = 0x5001_C100

Offset address: 0x01C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	FLWT[2:0]		
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	FLWT[2:0]	フラッシュウェイトサイクル 0 0 0: 0 ウェイト (ICLK ≤ 48 MHz) 0 0 1: 1 ウェイト (48 MHz < ICLK ≤ 96 MHz) 0 1 0: 2 ウェイト (96 MHz < ICLK ≤ 144 MHz) 0 1 1: 3 ウェイト (144 MHz < ICLK ≤ 192 MHz) 1 0 0: 4 ウェイト (192 MHz < ICLK ≤ 240 MHz) その他: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-2

注: 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

FLWT[2:0]ビット (フラッシュウェイトサイクル)

フラッシュウェイトサイクルレジスタ (FLWT) は、フラッシュメモリのアクセスウェイト数を設定します。

クロック周波数をこれより高くする場合、クロック周波数を変更する前に FLWT.FLWT を設定してください。クロック周波数をこれより低くする場合、クロック周波数を変更した後に FLWT.FLWT を設定してください。

周波数設定の詳細は、「8. クロック発生回路」を参照してください。

46.4.4 FSAR : フラッシュセキュリティ属性レジスタ

Base address: FCACHE = 0x4001_C100
FCACHE_NS = 0x5001_C100

Offset address: 0x040

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	FACIC MRSA	FACIC MISA	FCKM HZSA	—	—	—	—	—	—	FCAC HESA	FLWT SA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	FLWTSA	FLWT セキュリティ属性 対象レジスタ: FLWT 0: セキュア 1: 非セキュア	R/W
1	FCACHESA	FCHACHEEN セキュリティ属性 対象レジスタ: FCHACHEEN 0: セキュア 1: 非セキュア	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	FCKMHZSA	FCKMHZ セキュリティ属性 対象レジスタ: FCKMHZ 0: セキュア 1: 非セキュア	R/W
9	FACICMISA	FACI コマンド発行セキュリティ属性 対象領域: フラッシュアクセス領域 0: セキュア 1: 非セキュア	R/W
10	FACICMRSA	FACI コマンドレジスタセキュリティ属性 対象レジスタ: FASTAT、FAEINT、FRDYIE、FSADDR、FEADDR、FBPROT1、FSTATR、 FENTRYR、FSUINITR、FCMDR、FBCCNT、FBCSTAT、FPSADDR、FSUASMON、 FCPSR、FPCKAR、FWEPROR 0: セキュア 1: 非セキュア	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-1、P-TYPE-1

注. PRCR.PRC4 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

FLWTSA ビット (FLWT セキュリティ属性)

FLWT レジスタのセキュリティ属性を設定します。

FCACHESA ビット (FCHACHEEN セキュリティ属性)

FCACHESA ビットは、FCHACHEEN レジスタのセキュリティ属性を設定します。

FCKMHZSA ビット (FCKMHZ セキュリティ属性)

FCKMHZSA ビットは、フラッシュアクセス領域のセキュリティ属性を設定します。

FACICMISA ビット (FACI コマンド発行セキュリティ属性)

FACICMISA ビットは、フラッシュアクセス領域のセキュリティ属性を設定します。

FACICMRSA ビット (FACI コマンドレジスタセキュリティ属性)

FACICMRSA は、FACI コマンドセキュリティレジスタのセキュリティ属性を設定します。

46.4.5 UIDRn : ユニーク ID レジスタ n (n = 0~3)

Address: 0x0300_8190 + n × 4

Bit position: 31 0

Bit field:

UID

Value after reset:

チップごとのユニーク値

ビット	シンボル	機能	R/W
31:0	UID	ユニーク ID	R

注: S-TYPE-5、P-TYPE-5

UIDRn は、個々の MCU を識別するための 16 バイトの ID コード (ユニーク ID) を格納する読み出し専用レジスタです。UIDRn レジスタは 32 ビット単位で設定してください。シリアルプログラミングインタフェースのシグネチャ要求コマンドで読み出す場合、データは大きいアドレスのデータから読み出されます。すなわち、0x0300_819F のデータが最初に読み出され、0x0300_8190 のデータが最後に読み出されます。

46.4.6 PNRn:型名レジスタ n (n = 0~3)

Address: 0x0300_80F0 + n × 4

Bit position: 31 0

Bit field:

PNR

Value after reset:

チップごとのユニーク値

ビット	シンボル	機能	R/W
31:0	PNR	型名	R

注: S-TYPE-5、P-TYPE-5

PNRn レジスタは、16 バイトの型名を格納する読み出し専用レジスタです。PNRn レジスタは 32 ビット単位で読み出してください。に示すように、各バイトは製品の型名の ASCII コードに対応しています。型名の最初の文字 ("R"、ASCII コードの 0x52) は最小のアドレス (0x0300_80F0) のバイトに格納されます。シリアルプログラミングインタフェースのシグネチャ要求コマンドで読み出す場合、データは小さいアドレスのデータから読み出されます。すなわち、0x0300_80F0 のデータが最初に読み出され、0x0300_80FF のデータが最後に読み出されます。

46.4.7 MCUVER : MCU バージョンレジスタ

Address: 0x0300_81B0

Bit position: 7 6 5 4 3 2 1 0

Bit field:

MCUVE

Value after reset:

チップにより決まる値

ビット	シンボル	機能	R/W
7:0	MCUVE	MCU バージョン	R

注: S-TYPE-5、P-TYPE-5

MCUVER レジスタは、MCU バージョンを格納する読み出し専用レジスタです。MCUVER レジスタは 8 ビット単位で読み出してください。

46.4.8 FWEPROR : フラッシュ P/E プロテクトレジスタ

Base address: SYSC = 0x4001_E000
SYSC_NS = 0x5001_E000

Offset address: 0xA54

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	FLWE[1:0]	
Value after reset:	0	0	0	0	0	0	1	0

ビット	シンボル	機能	R/W
1:0	FLWE[1:0]	フラッシュプログラム/イレース 00: プログラム、ブロックイレース、マルチブロックイレース、ブランクチェック、およびコンフィグレーション設定コマンドの処理を禁止 01: プログラム、ブロックイレース、マルチブロックイレース、ブランクチェック、およびコンフィグレーション設定コマンドの処理を許可 10: プログラム、ブロックイレース、マルチブロックイレース、ブランクチェック、およびコンフィグレーション設定コマンドの処理を禁止 11: プログラム、ブロックイレース、マルチブロックイレース、ブランクチェック、およびコンフィグレーション設定コマンドの処理を禁止	R/W
7:2	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-3、P-TYPE-2

ソフトウェアによるプログラム、ブロックイレース、マルチブロックイレース、ブランクチェック、およびコンフィグレーション設定コマンドの処理の禁止が可能です。

FWEPROR レジスタは、以下のようなリセットにより初期化されます。

- すべてのリセット要因
- ディープソフトウェアスタンバイモードへの移行
- ソフトウェアスタンバイモードへの移行

FLWE[1:0]ビット (フラッシュプログラム/イレース)

FLWE[1:0]ビットは、フラッシュ P/E 保護を設定するのに使用されます。リセット後の値は 10b です。

これらのビットが 01b 以外に設定され、フラッシュメモリのプログラム/イレースが禁止されると、下記のコマンドは実行できません。下記のコマンドのいずれかが発行されると、FSTATR レジスタの FLWEERR ビットが 1 に設定されます。

プログラム、ブロックイレース、マルチブロックイレース、ブランクチェック、コンフィグレーション設定コマンド

46.4.9 FASTAT : フラッシュアクセスステータスレジスタ

Base address: FACL = 0x4011_E000
FACL_NS = 0x5011_E000

Offset address: 0x10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CFAE	—	—	CMDL K	DFAE	—	—	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	—	読むと0が読めます。書く場合、0としてください。	R/W
3	DFAE	データフラッシュメモリアccess違反フラグ 0: データフラッシュメモリアccess違反なし 1: データフラッシュメモリアccess違反あり	R/W(注1)

ビット	シンボル	機能	R/W
4	CMDLK	コマンドロックフラグ 0: フラッシュシーケンサはコマンドロック状態ではない 1: フラッシュシーケンサはコマンドロック状態である	R
6:5	—	読むと0が読めます。書く場合、0としてください。	R/W
7	CFAE	コードフラッシュメモリアクセス違反フラグ 0: コードフラッシュメモリアクセス違反は発生していない 1: コードフラッシュメモリアクセス違反が発生した	R/W(注1)

注. S-TYPE-3、P-TYPE-2

注. 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

注1. フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

FASTAT レジスタは、コードフラッシュまたはデータフラッシュメモリアクセス違反が起きたかどうかを示します。CFAE ビット、CMDLK ビット、および DFAE ビットのいずれかが1になると、フラッシュシーケンサはコマンドロック状態になります（「46.11.2. エラープロテクション」参照）。シーケンサをコマンドロック状態から解放するには、ステータスクリアコマンドまたは強制停止コマンドをフラッシュシーケンサに発行してください。

DFAE ビット（データフラッシュメモリアクセス違反フラグ）

DFAE ビットは、データフラッシュメモリのアクセス違反が起きたかどうかを示します。DFAE1 の場合、FSTATR レジスタの ILGLERR ビットが1になり、フラッシュシーケンサをコマンドロック状態にします。

[1 になる条件]

データフラッシュ P/E モードで発行された FACI コマンドが以下の場合：

- FSADDR レジスタまたは FEADDR レジスタの設定がデータ領域の予約部分であるとき
- FSADDR レジスタの設定が 0x2703_0050～0x2703_03FF の範囲外のときにコンフィグレーション設定コマンドが発行されたとき
- 誤ったセキュリティ属性でデータフラッシュメモリに対して FACI コマンドが発行されたとき

[0 になる条件]

- 本ビットが1に設定された後、0を書き込まれたとき
- フラッシュシーケンサがステータスクリアコマンドまたは強制停止コマンドの処理を開始したとき

CMDLK ビット（コマンドロックフラグ）

CMDLK ビットは、フラッシュシーケンサがコマンドロック状態であることを示します。CMDLK

[1 になる条件]

- フラッシュシーケンサがエラーを検出し、コマンドロック状態になったとき

[0 になる条件]

- フラッシュシーケンサがステータスクリアコマンドまたは強制停止コマンドの処理を開始したとき

CFAE ビット（コードフラッシュメモリアクセス違反フラグ）

CFAE ビットは、コードフラッシュメモリのアクセス違反が起きたかどうかを示します。CFAE1 の場合、FSTATR レジスタの ILGLERR ビットが1になり、フラッシュシーケンサをコマンドロック状態にします。

[1 になる条件]

コードフラッシュ P/E モードで発行された FACI コマンドが以下の場合：

- FSADDR レジスタの設定がユーザー領域の予約部分であるとき
- セルフプログラミングモードにおいて FSADDR レジスタの設定が 0x0200_A100～0x0200_A2F0 でコンフィグレーション設定コマンドが発行されたとき
- 誤ったセキュリティ属性でコードフラッシュメモリに対して FACI コマンドが発行されたとき

[0 になる条件]

- 本ビットが 1 に設定された後、0 を書き込まれたとき
- フラッシュシーケンサがステータスクリアコマンドまたは強制停止コマンドの処理を開始したとき

46.4.10 FAEINT : フラッシュアクセスエラー割り込み許可レジスタ

Base address: FACL = 0x4011_E000
FACL_NS = 0x5011_E000

Offset address: 0x14

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CFAEIE	—	—	CMDLKIE	DFAEIE	—	—	—
Value after reset:	1	0	0	1	1	0	0	0

ビット	シンボル	機能	R/W
2:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	DFAEIE	データフラッシュメモリアccess違反割り込み許可 0: FASTAT.DFAE ビットが 1 のとき FIFERR 割り込み要求の発生を禁止 1: FASTAT.DFAE ビットが 1 のとき FIFERR 割り込み要求の発生を許可	R/W
4	CMDLKIE	コマンドロック割り込み許可 0: FASTAT.CMDLK ビットが 1 のとき FIFERR 割り込み要求の発生を禁止 1: FASTAT.CMDLK ビットが 1 のとき FIFERR 割り込み要求の発生を許可	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	CFAEIE	コードフラッシュメモリアccess違反割り込み許可 0: FASTAT.CFAE ビットが 1 のとき FIFERR 割り込み要求の発生を禁止 1: FASTAT.CFAE ビットが 1 のとき FIFERR 割り込み要求の発生を許可	R/W

注: S-TYPE-3、P-TYPE-2

注: 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照。

FAEINT レジスタは、フラッシュアクセスエラー (FIFERR) 割り込み要求の発生を許可または禁止します。

DFAEIE ビット (データフラッシュメモリアccess違反割り込み許可)

DFAEIE ビットは、データフラッシュメモリアccess違反が起きた場合 (FASTAT レジスタの DFAE ビットが 1) の FIFERR 割り込み要求の発生を許可または禁止します。

CMDLKIE ビット (コマンドロック割り込み許可)

CMDLKIE ビットは、フラッシュシーケンサがコマンドロック状態になった場合 (FASTAT レジスタの CMDLK ビットが 1) の FIFERR 割り込み要求の発生を許可または禁止します。

CFAEIE ビット (コードフラッシュメモリアccess違反割り込み許可)

CFAEIE ビットは、コードフラッシュメモリアccess違反が起きた場合 (FASTAT レジスタの CFAE ビットが 1) の FIFERR 割り込み要求の発生を許可または禁止します。

46.4.11 FRDYIE : フラッシュレディ割り込み許可レジスタ

Base address: FACL = 0x4011_E000
FACL_NS = 0x5011_E000

Offset address: 0x18

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	FRDYIE
Value after reset:	0	0	0	0	0	0	0	0

域をセキュアアクセスで更新できます。ビット[28]が1のとき、フラッシュシーケンサは非セキュア領域をセキュアアクセスおよび非セキュアアクセスで更新できます。表 46.5 に示すアドレス境界以下のアドレスビットに関連するビットも無視されます。


コードフラッシュメモリおよびデータフラッシュメモリのアドレス情報については、「46.2. メモリ構成」を参照してください。

コンフィグレーション設定のアドレス情報については、「46.9.3.15. コンフィグレーション設定コマンド」を参照してください。

46.4.13 FEADDR : FACI コマンド終了アドレスレジスタ

Base address: FACI = 0x4011_E000
FACI_NS = 0x5011_E000

Offset address: 0x34



ビット	シンボル	機能	R/W
31:0	FEADDR[31:0]	FACI コマンド処理の最終アドレス	R/W(注1)

注. S-TYPE-3、P-TYPE-2

注. 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

注 1. これらのビットは、FSTATR レジスタの FRDY ビットが1のとき書き込み可能です。FRDY ビットが0の場合にこれらのビットに書き込んでも無視されます。ビット[0]とビット[1]は読み出し専用です。

FEADDR レジスタは、マルチブロックイレースおよびブランクチェックコマンド処理の対象領域の最終アドレスを指定します。ブランクチェックのアドレッシングモードがインクリメンタルモードに設定されている場合（すなわち FBCCNT.BCDIR = 0）、FSADDR レジスタには、FEADDR レジスタに指定されているアドレス以下のアドレスを指定してください。反対に、ブランクチェックアドレッシングモードがデクリメンタルモードに設定されている場合（すなわち FBCCNT.BCDIR = 1）、FSADDR レジスタには、FEADDR レジスタに指定されているアドレス以上のアドレスを指定してください。BCDIR ビット、FSADDR ビット、および FEADDR ビット設定が指定規則に従っていない場合、フラッシュシーケンサはコマンドロック状態になります（「46.11.2. エラープロテクション」参照）。

FEADDR レジスタ値は、FSUINTR レジスタの SUINIT ビットが1になったとき初期化されます。リセットによっても初期化されます。

FEADDR[31:0]ビット (FACI コマンド処理の最終アドレス)


FEADDR[31:0]ビットは、マルチブロックイレースおよびブランクチェックコマンド処理の最終アドレスを指定します。コマンド処理において、ビット31～ビット17および「46.4.12. FSADDR : FACI コマンド開始アドレスレジスタ」に挙げたアドレスバウンダリに達しないビットは無視されます。

フラッシュメモリのアドレス情報については、「46.2. メモリ構成」を参照してください。

46.4.14 FMEPROT : フラッシュ P/E モードエントリ保護レジスタ

Base address: FACI = 0x4011_E000

Offset address: 0x44



ビット	シンボル	機能	R/W
0	CEPROT	コードフラッシュ P/E モードエントリ保護 0: FENTRYC ビットは保護されません 1: FENTRYC ビットは保護されます	R/W(注1) (注2) (注4)
1	—	読み出し値は不定です。書く場合、0としてください。	R/W
7:2	—	読むと0が読めます。書く場合、0としてください。	R/W
15:8	KEY[7:0]	キーコード	W(注3)

注. S-TYPE-6, P-TYPE-2

注1. 本ビットは、FSTATR レジスタの FRDY ビットが1のとき書き込み可能です。FRDY ビットが0のとき本ビットに書き込んでも無視されます。

注2. 本ビットへの書き込みは、16 ビットが書き込まれ、KEY ビットに書き込まれた値が 0xD9 の場合のみ可能です。

注3. 書き込まれた値はビットにより保持されません（常に 0x00 が読み出されます）。

注4. 本レジスタに書き込みできるのはセキュアアクセスのみです。セキュアおよび非セキュアの読み出しアクセスの両方が許可されません。非セキュアライトアクセスは拒否されますが、TrustZone アクセスエラーは発生しません。

CEPROT ビット（コードフラッシュ P/E モードエントリ保護）

CEPROT ビットは、FENTRYR レジスタの FRNTRYC ビットの保護設定を指定します。

[1 になる条件]

- FMEPROT レジスタへの書き込みが許可されている場合に、CEPROT ビットに 1 を書いたとき

[0 になる条件]

- FMEPROT レジスタへの書き込みが許可されている場合に、CEPROT ビットに 0 を書いたとき

46.4.15 FCNTSELR : フラッシュカウンタ選択レジスタ

Base address: FACL = 0x4011_E000

Offset address: 0x048

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	CNTSEL[2:0]		

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	CNTSEL[2:0]	カウンタ選択 0 0 0: アンチロールバックカウンタが選択されていません 0 0 1: ARC_SEC が選択されています。カウンタサイズは 64 ビットです。 0 1 0: ARC_OEMBL が選択されています。カウンタサイズは 64 ビットです。 0 1 1: アンチロールバックカウンタが選択されていません 1 x x: ARC_NSEC が選択されています。64 ビットまたは 256 ビットのカウンタ構成です。カウンタ選択条件の詳細については、表 46.6、表 46.7、および表 46.8 を参照してください。 その他: 設定禁止	R/W
7:3	—	読むと0が読めます。書く場合、0としてください。	R/W

注. S-TYPE-6, P-TYPE-2

注. セキュリティ属性がセキュアに設定されている場合、

- セキュアアクセスと非セキュアリードアクセスが許可されています。

- 非セキュアライトアクセスは無視されます。TrustZone アクセスエラーは発生しません。

セキュリティ属性が非セキュアに設定されている場合、

- セキュアアクセスと非セキュアアクセスが許可されています。

CNTSEL[2:0] ビット (カウンタ選択)

FCNTSELR レジスタは、カウンタインクリメント、カウンタリフレッシュ、カウンタ読み出しの各コマンドにおいて、アンチロールバックカウンタを3種類 (ARC_SEC、ARC_NSEC、ARC_OEMBL) の中から選択するために使用します。

FCNTSELR レジスタ値は、FSUINTR レジスタのSUNIT ビットが1になったとき初期化されます。

注. 本ビットは、FSTATR レジスタのFRDY ビットが1のとき書き込み可能です。FRDY ビットが0の場合に本ビットに書き込んで無視されます。

ARC_NSEC カウンタを使用する前に、データフラッシュコンフィグレーション設定コマンドで、カウンタを64ビット×4ラインと256ビット×1ラインのどちらの構成で使用するかを設定する必要があります。設定対象のビットはCNF_ARCNS0 および CNF_ARCNS1 です。CNF_ARCNS1 ビットを1にすると、ARC_NSEC カウンタを使用することができません。いったん決定したカウンタ種別を変更することはできません。

表 46.6 カウンタインクリメント/リフレッシュ/読み出しの各コマンドにおける ARC_NSEC (64 ビット) の選択条件

FCNTSELR[2:0]	対象カウンタ	カウンタ構成
100	ARC_NSEC[63:0]	カウンタ数は4です。 カウンタサイズは64ビットです。
101	ARC_NSEC[127:64]	
110	ARC_NSEC[191:128]	
111	ARC_NSEC[255:192]	

表 46.7 カウンタインクリメント/リフレッシュの各コマンドにおける ARC_NSEC (256 ビット) の選択条件

FCNTSELR[2:0]	対象カウンタ	カウンタ構成
100	ARC_NSEC[255:0]]	カウンタ数は1です。 カウンタサイズは256ビットです。
101		
110		
111		

表 46.8 カウンタ読み出しコマンドにおける ARC_NSEC (256 ビット) の選択条件

FCNTSELR[2:0]	対象カウンタ	カウンタ構成
100	ARC_NSEC[63:0]	カウンタ数は1です。 カウンタサイズは256ビットです。
101	ARC_NSEC[127:64]	
110	ARC_NSEC[191:128]	
111	ARC_NSEC[255:192]	

46.4.16 FCNTDATAR_n: フラッシュカウンタデータレジスタ n (n = 0, 1)

Base address: FACL = 0x4011_E000

Offset address: 0x04C + 0x004 × n (n = 0, 1)

Bit position: 31

0

Bit field:

CNTRDAT

Value after reset:

チップごとの固有値

ビット	シンボル	機能	R/W
31:0	CNTRDAT	カウンタ読み出しデータ 読み出しデータの32ビット分 (カウンタ値のLSB側) がFCNTDATAR0に出力されます。 読み出しデータの32ビット分 (カウンタ値のMSB側) がFCNTDATAR1に出力されます。	R

注. S-TYPE-6、P-TYPE-2

FCNTDATAR0 と FCNTDATAR1 を合わせると、カウンタ読み出しコマンドで読み出したアンチロールバックカウンタ値（64 ビット）となります。

CNTRDAT ビット（カウンタ読み出しデータ）

[1 になる条件]

- FACI がカウンタ読み出しコマンドを受け付けたとき

[0 になる条件]

- FACI がカウンタ読み出しコマンド以外のフラッシュシーケンサコマンドを受け付けたとき
- フラッシュシーケンサが「コマンドロック」状態となるとき

46.4.17 FBPROT0 : フラッシュブロック保護レジスタ

Base address: FACI = 0x4011_E000
FACI_NS = 0x5011_E000

Offset address: 0x78

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]														BPCN 0	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BPCN0	非セキュア用ブロック保護解除 0: ブロック保護有効 1: ブロック保護無効	R/W(注1) (注2)
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード	W(注3)

注. S-TYPE-3、P-TYPE-2

注. 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

注 1. 本ビットは、FSTATR レジスタの FRDY ビットが 1 のとき書き込み可能です。FRDY ビットが 0 の場合に本ビットに書き込んでも無視されます。

注 2. 本ビットへの書き込みは、16 ビットが書き込まれ、KEY[7:0] ビットに書き込まれた値が 0x78 の場合のみ可能です。

注 3. 書き込まれた値はビットにより保持されません（常に 0x00 が読み出されます）。

FBPROT0 レジスタは、非セキュア開発者用のブロック保護機能を無効にするのに使用されます。ブロック保護設定が永久ブロック設定によりロックされている場合は、本レジスタでは無効にできません。

FBPROT0 レジスタ値は、FSUINTR レジスタの SUINIT ビットが 1 になると初期化されます。なぜなら、その場合、FENTRYR レジスタ値が 0x0000 に初期化されるからです。リセットによっても初期化されます。

BPCN0 ビット（非セキュア用ブロック保護解除）

BPCN1 ビットは、非セキュア関数用のブロック保護設定を無効にします。BPCN0

[1 になる条件]

- 書き込み許可条件が満たされており FENTRYR レジスタ値が 0x0000 ではない場合に、本ビットに 1 を書いたとき

[0 になる条件]

- FRDY ビットが 1 のとき FBPROT0 レジスタに 8 ビットを書いたとき
- FRDY ビットが 1 のとき、KEY ビットで指定された 0x78 以外の値と 16 ビットを FBPROT0 レジスタに書いたとき
- FBPROT0 レジスタへの書き込みが許可されている場合に、BPCN0 ビットに 0 を書いたとき
- FENTRYR レジスタ値が 0x0000 のとき

46.4.18 FBPROT1 : セキュア用フラッシュブロック保護レジスタ

Base address: FACL = 0x4011_E000

Offset address: 0x7C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]														BPCN 1	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BPCN1	セキュア用ブロック保護解除 0: ブロック保護有効 1: ブロック保護無効	R/W(注1) (注2)
7:1	—	読むと0が読めます。書く場合、0としてください。	R/W
15:8	KEY[7:0]	キーコード	W(注3)

注. S-TYPE-6, P-TYPE-2

注. 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

注1. 本ビットは、FSTATR レジスタの FRDY ビットが1のとき書き込み可能です。FRDY ビットが0のとき本ビットに書き込んでも無視されます。

注2. 本ビットへの書き込みは、16ビットが書き込まれ、KEY[7:0]ビットに書き込まれた値が0xB1の場合のみ可能です。

注3. 書き込まれた値はビットにより保持されません（常に0x00が読み出されます）。

FBPROT1 レジスタは、セキュア開発者用のブロック保護機能を無効にするのに使用されます。ブロック保護設定が永久ブロック設定によりロックされている場合は、本レジスタでは無効にできません。

FBPROT1 レジスタ値は、FSUINTR レジスタの SUINIT ビットが1になると初期化されます。なぜなら、その場合、FENTRYR レジスタ値が0x0000に初期化されるからです。リセットによっても初期化されます。

BPCN1 ビット (セキュア用ブロック保護解除)

セキュア関数用のブロック保護設定を無効にするビットです。BPCN1

[1になる条件]

- 書き込み許可条件が満たされており FENTRYR レジスタ値が0x0000ではない場合に、BPCN1 ビットに1を書いたとき

[0になる条件]

- FRDY ビットが1のとき FBPROT1 レジスタに8ビットを書いたとき
- FRDY ビットが1のとき、KEY ビットで指定された0xB1以外の値と16ビットを FBPROT1 レジスタに書いたとき
- FBPROT1 レジスタへの書き込みが許可されている場合に、BPCN1 ビットに0を書いたとき
- FENTRYR レジスタ値が0x0000のとき

46.4.19 FSTATR : フラッシュステータスレジスタ

Base address: FACL = 0x4011_E000
FACL_NS = 0x5011_E000

Offset address: 0x80

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	ILGCO MERR	FESE TERR	SECE RR	OTER R	TZFE RR	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FRDY	ILGLE RR	ERSE RR	PRGE RR	SUSR DY	DBFU LL	ERSS PD	PRGS PD	—	FLWE ERR	—	—	—	—	—	—
Value after reset:	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	—	読むと 0 が読めます。	R
6	FLWEERR	フラッシュライト/イレース保護エラーフラグ 0: エラーの発生なし 1: エラーの発生あり	R
7	—	読むと 0 が読めます。	R
8	PRGSPD	書き込みサスペンドステータスフラグ 0: フラッシュシーケンサは書き込みサスペンド処理中の状態または書き込みサスペンド状態ではない 1: フラッシュシーケンサは書き込みサスペンド処理中状態または書き込みサスペンド状態である	R
9	ERSSPD	消去サスペンドステータスフラグ 0: フラッシュシーケンサは消去サスペンド処理中の状態または消去サスペンド状態ではない 1: フラッシュシーケンサは消去サスペンド処理中状態または消去サスペンド状態である	R
10	DBFULL	データバッファフルフラグ 0: データバッファエンプティ 1: データバッファフル	R
11	SUSRDY	サスペンドレディフラグ 0: フラッシュシーケンサは P/E サスペンドコマンド受信不可 1: フラッシュシーケンサは P/E サスペンドコマンド受信可	R
12	PRGERR	書き換えエラーフラグ 0: 書き換えが正常終了 1: 書き換え中にエラー発生	R
13	ERSERR	消去エラーフラグ 0: 消去が正常終了 1: 消去中にエラー発生	R
14	ILGLEERR	不正コマンドエラーフラグ 0: フラッシュシーケンサは不正 FACL コマンドまたは不正フラッシュメモリアクセスを検出 1: フラッシュシーケンサは不正 FACL コマンドまたは不正フラッシュメモリアクセスを検出	R
15	FRDY	フラッシュレディフラグ 0: 次のコマンドのいずれかの処理が進行中です。プログラム、ブロックイレース、マルチブロックイレース、P/E サスペンド、P/E レジューム、強制停止、ブランクチェック、コンフィグレーション設定、カウンタインクリメント、カウンタリフレッシュ、カウンタ読み出し 1: 上記のいずれの処理も進行中ではない	R
18:16	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
19	TZFERR	TrustZone フィルタエラー 0: TrustZone フィルタエラーは未検出 1: TrustZone フィルタエラーが検出された	R
20	OTERR	その他のエラー 0: エラーは未検出 1: エラーが検出された	R
21	SECERR	セキュリティエラー 0: MSUASMON.FSPR ビットの書き込み保護のエラーは未検出 1: MSUASMON.FSPR ビットの書き込み保護のエラーが検出された	R
22	FESETERR	FENTRY 設定エラー 0: FENTRYR レジスタの設定エラーは未検出 1: FENTRYR レジスタの設定エラーが検出された	R
23	ILGCOMERR	不正コマンドエラー 0: 不正な FACI コマンドエラーは未検出 1: 不正な FACI コマンドエラーが検出された	R
31:24	—	読むと 0 が読めます。	R

注: S-TYPE-3, P-TYPE-2

注: 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

FSTATR レジスタは、フラッシュシーケンサのステータスを表示するレジスタです。

FLWEERR フラグ (フラッシュライト/イレース保護エラーフラグ)

FLWEERR フラグは、FWEPROR レジスタのフラッシュメモリ上書き保護設定に対する違反を表示します。このフラグが 1 になると、フラッシュシーケンサはコマンドロック状態になります。

[1 になる条件]

- エラーが発生したとき

[0 になる条件]

- フラッシュシーケンサが強制停止コマンドの処理を開始したとき

PRGSPD フラグ (書き込みサスペンドステータスフラグ)

PRGSPD フラグは、フラッシュシーケンサが書き込みサスペンド処理中状態または書き込みサスペンド状態であることを示します。

[1 になる条件]

- フラッシュシーケンサが書き込みサスペンドコマンドの処理を開始したとき

[0 になる条件]

- (FACI コマンド発行領域への書き込み完了後) フラッシュシーケンサが P/E レジュームコマンドを受信したとき
- フラッシュシーケンサが強制停止コマンドの処理を開始したとき

ERSSPD フラグ (消去サスペンドステータスフラグ)

ERSSPD フラグは、フラッシュシーケンサが消去サスペンド処理中状態または消去サスペンド状態であることを示します。

[1 になる条件]

- フラッシュシーケンサが消去サスペンドコマンドの処理を開始したとき

[0 になる条件]

- (FACI コマンド発行領域への書き込み完了後) フラッシュシーケンサが P/E レジュームコマンドを受信したとき
- フラッシュシーケンサが強制停止コマンドの処理を開始したとき

DBFULL フラグ (データバッファフルフラグ)

DBFULL フラグは、プログラムコマンド発行後のデータバッファの状態を示します。フラッシュシーケンサは、書き込みデータのバッファ (データバッファ) を内蔵しています。データバッファがフルのときフラッシュメモリへの書き込みデータが FACI コマンド発行領域に書かれると、フラッシュシーケンサは周辺バスにウェイトを 1 サイクル挿入します。

[1 になる条件]

- プログラムコマンド発行時データバッファがフルになったとき

[0 になる条件]

- データバッファがエンプティになったとき

SUSRDY フラグ (サスペンドレディフラグ)

SUSRDY フラグは、フラッシュシーケンサが P/E サスペンドコマンドを受信可能かどうかを示します。

[1 になる条件]

- プログラム/イレース処理開始後フラッシュシーケンサが P/E サスペンドコマンド受信可能状態になったとき

[0 になる条件]

- (FACI コマンド発行領域への書き込み完了後) フラッシュシーケンサが P/E サスペンドコマンドまたは強制停止コマンドを受信したとき
- 書き込みまたは消去中にフラッシュシーケンサがコマンドロック状態になったとき
- 書き込みまたは消去が完了したとき

PRGERR フラグ (書き換えエラーフラグ)

PRGERR フラグは、フラッシュメモリの書き込みの結果を示します。このフラグが 1 になると、フラッシュシーケンサはコマンドロック状態になります。

[1 になる条件]

- 書き込み中にエラーが発生したとき

[0 になる条件]

- フラッシュシーケンサがステータスクリアコマンドまたは強制停止コマンドの処理を開始したとき

ERSERR フラグ (消去エラーフラグ)

ERSERR フラグは、フラッシュメモリの消去の結果を示します。このフラグが 1 になると、フラッシュシーケンサはコマンドロック状態になります。

[1 になる条件]

- 消去中にエラーが発生したとき

[0 になる条件]

- フラッシュシーケンサがステータスクリアコマンドまたは強制停止コマンドの処理を開始したとき

ILGLERR フラグ (不正コマンドエラーフラグ)

ILGLERR フラグは、フラッシュシーケンサが不正 FACI コマンドまたは不正フラッシュメモリアクセスを検出したことを示します。このフラグが 1 になると、フラッシュシーケンサはコマンドロック状態になります。

[1 になる条件]

- 「[46.11.2. エラープロテクション](#)」を参照してください。

[0 になる条件]

- フラッシュシーケンサがステータスクリアコマンドまたは強制停止コマンドの処理を開始したとき

FRDY フラグ (フラッシュレディフラグ)

FRDY フラグは、フラッシュシーケンサのコマンド処理状態を示します。

[1 になる条件]

- フラッシュシーケンサがコマンド処理を完了したとき
- フラッシュシーケンサが P/E サスペンドコマンドを受信し、フラッシュメモリの処理を中断したとき
- フラッシュシーケンサが強制停止コマンドを受信し、コマンド処理を終了したとき

注. プログラムコマンド処理の場合、フラッシュシーケンサーがコマンド処理を完了していない状態であっても FRDY フラグが 1 になることがあります。詳細は、「[46.9.3.7. プログラムコマンド](#)」を参照してください。

[0 になる条件]

- フラッシュシーケンサが FACI コマンドを受信したとき
- プログラムおよびコンフィグレーション設定コマンドの場合、FACI コマンド発行領域への最初の書き込みのとき
- その他のコマンドの場合、FACI コマンド発行領域への最後の書き込みのとき

TZFERR フラグ (TrustZone フィルタエラー)

TZFERR フラグは、FACI コマンドの TrustZone 保護エラーが発生したことを示します。

[表 46.30](#) を参照してください。このビットが 1 になると、フラッシュシーケンサはコマンドロック状態になります。

[1 になる条件]

- エラーが検出されたとき

[0 になる条件]

- ステータスクリアコマンドまたは強制停止コマンドの処理が完了したとき

OTERR フラグ (その他のエラー)

OTERR フラグは、コマンド受け付け条件が整っていない状態で FACI コマンドが発行されたことを示します。

[表 46.30](#) を参照してください。このフラグが 1 になると、フラッシュシーケンサはコマンドロック状態になります。

[1 になる条件]

- エラーが発生したとき

[0 になる条件]

- ステータスクリアまたは強制停止コマンド処理が完了したとき

SECERR フラグ (セキュリティエラー)

SECERR フラグは、MSUASMON.FSPR ビットによる書き込み保護が侵害されたことを示します。

[表 46.30](#) を参照してください。このフラグが 1 になると、フラッシュシーケンサはコマンドロック状態になります。

[1 になる条件]

- エラーが発生したとき

[0 になる条件]

- ステータスクリアまたは強制停止コマンド処理が完了したとき

FESETERR フラグ (FENTRY 設定エラー)

FESETERR フラグは、FENTRYR レジスタに値 0xAA81 が書き込まれたことを示します。あるいは、プログラム/イレースの処理が中断した時と再開した時の FENTRYR レジスタの値が異なることを示します。

[表 46.30](#) を参照してください。このフラグが 1 になると、フラッシュシーケンサはコマンドロック状態になります。

[1 になる条件]

- エラーが発生したとき

[0 になる条件]

- ステータスクリアまたは強制停止コマンド処理が完了したとき

ILGCOMERR フラグ (不正コマンドエラー)

ILGCOMERR フラグは、フラッシュシーケンサが不正な FACI コマンドを検出したことを示します。

表 46.30 を参照してください。このフラグが 1 になると、フラッシュシーケンサはコマンドロック状態になります。

[1 になる条件]

- エラーが発生したとき

[0 になる条件]

- ステータスクリアまたは強制停止コマンド処理が完了したとき

46.4.20 FENTRYR : フラッシュ P/E モードエントリレジスタ

Base address: FACI = 0x4011_E000
FACI_NS = 0x5011_E000

Offset address: 0x84

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]							FENTRYD	—	—	—	—	—	—	—	FENTRYC
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	FENTRYC	コードフラッシュ P/E モードエントリ 0: コードフラッシュは読み出しモード 1: コードフラッシュは P/E モード	R/W(注1) (注2)
6:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	FENTRYD	データフラッシュ P/E モードエントリ 0: データフラッシュは読み出しモード 1: データフラッシュは P/E モード	R/W(注1) (注2)
15:8	KEY[7:0]	キーコード	W(注3)

注. S-TYPE-3、P-TYPE-2

注. 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

注 1. これらのビットは、FSTATR レジスタの FRDY ビットが 1 のとき書き込み可能です。FRDY ビットが 0 の場合にこれらのビットに書き込んでも無視されます。

注 2. これらのビットへの書き込みは、16 ビットが書き込まれ、KEY[7:0] ビットに書き込まれた値が 0xAA の場合のみ可能です。

注 3. 書き込まれた値はビットにより保持されません (常に 0x00 が読み出されます)。

FENTRYR レジスタは、コードフラッシュ P/E モードまたはデータフラッシュ P/E モードを指定するのに使用されます。コードフラッシュ P/E モードまたはデータフラッシュ P/E モードを指定しフラッシュシーケンサが FACI コマンドを受信できるようにするには、FENTRYD ビットまたは FENTRYC ビットを 1 にし、フラッシュシーケンサを P/E モードにします。

FENTRYR レジスタは、FSUINTR.SUINIT ビットが 1 になると初期化されます。リセットによっても初期化されます。

注. 本レジスタに値 0xAA81 を書き込むと、FSTATR レジスタの ILGLERR ビットが 1 になり、その結果、フラッシュシーケンサがコマンドロック状態になります。

FENTRYC ビット (コードフラッシュ P/E モードエントリ)

FENTRYC ビットは、コードフラッシュメモリに対して P/E モードを指定します。

[1 になる条件]

- FENTRYR レジスタへの書き込みが許可され、かつ FENTRYR レジスタが 0x0000 の場合に、FENTRYC ビットに 1 を書いたとき

[0 になる条件]

- FRDY ビットが 1 の場合に、FENTRYR レジスタに 8 ビットを書いたとき
- KEY[7:0] ビットに 0xAA 以外の値が指定され、かつ FRDY ビットが 1 の場合に、FENTRYR レジスタに 16 ビットの書き込みをしたとき
- FENTRYR レジスタへの書き込みが許可されている場合に、FENTRYC ビットに 0 を書いたとき
- 書き込みが許可されており、かつ値が 0x0000 以外の場合に、FENTRYR レジスタに書いたとき
- FMEPROT レジスタの保護が有効であるとき

FENTRYD ビット (データフラッシュ P/E モードエントリ)

FENTRYD ビットは、データフラッシュメモリに対して P/E モードを指定します。

[1 になる条件]

- FENTRYR レジスタへの書き込みが許可され、かつ FENTRYR が 0x0000 の場合に、FENTRYD ビットに 1 を書いたとき

[0 になる条件]

- FRDY ビットが 1 の場合に、FENTRYR レジスタに 8 ビットを書いたとき
- KEY[7:0] ビットに 0xAA 以外の値が指定され、かつ FRDY ビットが 1 の場合に、FENTRYR レジスタに 16 ビットの書き込みをしたとき
- FENTRYR レジスタへの書き込みが許可されている場合に、FENTRYD ビットに 0 を書いたとき
- 書き込みが許可されており、かつ値が 0x0000 以外の場合に、FENTRYR レジスタに書いたとき

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、FENTRYD ビットまたは FENTRYC ビットへの書き込み許可を制御します。

46.4.21 FSUINITR : フラッシュシーケンサセットアップ初期化レジスタ

Base address: FACL = 0x4011_E000
FACL_NS = 0x5011_E000

Offset address: 0x8C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0						
Bit field:	KEY[7:0]														—	—	—	—	—	—	—	SUINI T
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0					

ビット	シンボル	機能	R/W
0	SUINIT	セットアップ初期化 0: FSADDR、FEADDR、FBPROT0、FBPROT1、FENTRYR、FBCCNT、FCPSR、FCNTSELR の各フラッシュシーケンサセットアップレジスタは、現在の値を維持 1: FSADDR、FEADDR、FBPROT0、FBPROT1、FENTRYR、FBCCNT、FCPSR、FCNTSELR の各フラッシュシーケンサセットアップレジスタは、初期化される	R/W(注1) (注2)
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード	W(注3)

- 注. S-TYPE-3、P-TYPE-2
 注. 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。
 注 1. 本ビットは、FSTATR レジスタの FRDY ビットが 1 のとき書き込み可能です。FRDY ビットが 0 の場合に本ビットに書き込んでも無視されます。
 注 2. これらのビットへの書き込みは、16 ビットが書き込まれ、KEY[7:0] ビットに書き込まれた値が 0x2D の場合のみ可能です。
 注 3. 書き込まれた値はビットにより保持されません (常に 0x00 が読み出されます)。

FSUINITR レジスタは、フラッシュシーケンサセットアップの初期化に使用されます。

SUINIT ビット (セットアップ初期化)

SUINIT ビットは、以下のフラッシュシーケンサセットアップレジスタを初期化します。

- FSADDR
- FEADDR
- FBPROT0
- FBPROT1
- FENTRYR
- FBCCNT
- FCPSR
- FCNTSELR

KEY[7:0]ビット (キーコード)

KEY[7:0]ビットは、SUINIT ビットへの書き込み許可を制御します。

46.4.22 FCMR : FCI コマンドレジスタ

Base address: FCI = 0x4011_E000
FCI_NS = 0x5011_E000

Offset address: 0xA0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

CMDR[7:0]	PCMDR[7:0]
-----------	------------

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
7:0	PCMDR[7:0]	プリコマンドフラグ 最後のコマンドの直前のコマンドが格納されます。	R
15:8	CMDR[7:0]	コマンドフラグ 最後のコマンドが格納されます。	R

注. S-TYPE-3、P-TYPE-2

注. 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

FCMDR レジスタは、フラッシュシーケンサが受け取った一番最近の2つのコマンドを記録します。

PCMDR[7:0]ビット (プリコマンドフラグ)

PCMDR[7:0]ビットは、フラッシュシーケンサが一番最近受け取ったコマンドの直前に受け取ったコマンドを示します。

CMDR[7:0]ビット (コマンドフラグ)

CMDR[7:0]ビットは、フラッシュシーケンサが一番最近受け取ったコマンドを示します。

表 46.9 コマンド受信後の FCMR レジスタの状態 (1/2)

コマンド	CMDR	PCMDR
プログラム	0xE8	前回コマンド
ブロックイレース	0xD0	0x20
マルチブロックイレース	0xD0	0x21
P/E サスペンド	0xB0	前回コマンド
P/E レジューム	0xD0	前回コマンド
ステータスクリア	0x50	前回コマンド
強制停止	0xB3	前回コマンド

表 46.9 コマンド受信後の FCMDR レジスタの状態 (2/2)

コマンド	CMDR	PCMDR
ブランクチェック	0xD0	0x71
コンフィグレーション設定	0x40	前回コマンド
カウンタインクリメント	0xD0	0x35
カウンタリフレッシュ	0xD0	0x37
カウンタ読み出し	0xD0	0x39

46.4.23 FBCCNT : ブランクチェックコントロールレジスタ

Base address: FACL = 0x4011_E000
FACL_NS = 0x5011_E000

Offset address: 0xD0

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	—	—	BCDIR
------------	---	---	---	---	---	---	---	-------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	BCDIR	ブランクチェックの方向 0: ブランクチェックは下位アドレスから上位アドレス (インクリメンタルモード) 方向に行く 1: ブランクチェックは上位アドレスから下位アドレス (デクリメンタルモード) 方向に行く	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: S-TYPE-3、P-TYPE-2

注: 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

FBCCNT レジスタは、ブランクチェックコマンド処理におけるアドレッシングモードを指定します。FBCCNT レジスタは、FSUINITR.SUINIT ビットが 1 になると初期化されます。リセットによっても初期化されます。

BCDIR ビット (ブランクチェックの方向)

BCDIR ビットは、ブランクチェックのアドレッシングモードを指定します。

46.4.24 FBCSTAT : ブランクチェックステータスレジスタ

Base address: FACL = 0x4011_E000
FACL_NS = 0x5011_E000

Offset address: 0xD4

Bit position: 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	—	—	BCST
------------	---	---	---	---	---	---	---	------

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	BCST	ブランクチェックステータスフラグ 0: 対象領域は未プログラム状態 (すなわち、領域はイレース後にプログラミングしていない) 1: 対象領域は 0 と 1 でプログラミング済	R
7:1	—	読むと 0 が読めます。	R

注: S-TYPE-3、P-TYPE-2

注: 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

FBCSTAT レジスタは、ブランクチェックコマンドによるチェックの結果を格納します。

FSPR ビット (ブートフラグおよびスタートアップ領域制御設定用保護書き込みフラグ)

FSPR ビットは、BTFLG ビットおよび FSUACR レジスタについてコンフィグレーション設定コマンドからの保護状態を示します。

リセットまたはコンフィグレーション設定コマンドに応じて、FACI はデータをフラッシュメモリから本レジスタに転送します。

BTFLG ビット (ブートスワップ用のスタートアップ領域選択フラグ)

BTFLG ビットは、スタートアップ領域のアドレスがブートスワップ機能用に入れ替えられているか否かを示します。

リセットまたはコンフィグレーション設定コマンドに応じて、FACI はデータをフラッシュメモリから本レジスタに転送します。

46.4.27 FCPSR : フラッシュシーケンサ処理切り替えレジスタ

Base address: FACI = 0x4011_E000
FACI_NS = 0x5011_E000

Offset address: 0xE0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	ESUSPMD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ESUSPMD	消去サスペンドモード 0: サスペンド優先モード 1: 消去優先モード	R/W
15:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. S-TYPE-3、P-TYPE-2

注. 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。

FCPSR レジスタは、消去サスペンドモードを選択します。FCPSR は、FSUINTR.SUINIT ビットが 1 になると初期化されます。リセットによっても初期化されます。

ESUSPMD ビット (消去サスペンドモード)

ESUSPMD ビットは、フラッシュシーケンサがイレース処理を実行時 P/E サスペンドコマンドが発行された場合、消去サスペンドモードを選択します（「46.9.3.10. P/E サスペンドコマンド」参照）。ブロックイレースコマンドまたはマルチブロックイレースコマンド発行前に本ビットを設定してください。

46.4.28 FPCKAR : フラッシュシーケンサ処理クロック通知レジスタ

Base address: FACI = 0x4011_E000
FACI_NS = 0x5011_E000

Offset address: 0xE4

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]							PCKA[7:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	1	1	1	1	0	0

ビット	シンボル	機能	R/W
7:0	PCKA[7:0]	フラッシュシーケンサ動作クロック通知 これらのビットは、FACI コマンド処理中のフラッシュシーケンサの動作周波数を設定するのに使用されます。	R/W(注1) (注2)
15:8	KEY[7:0]	キーコード	W(注3)

注. S-TYPE-3、P-TYPE-2

- 注. 関連する SA : FSAR レジスタ。「46.4.4. FSAR : フラッシュセキュリティ属性レジスタ」を参照してください。
- 注 1. 本ビットは、FSTATR レジスタの FRDY ビットが 1 のとき書き込み可能です。FRDY ビットが 0 の場合に本ビットに書き込んでも無視されます。
- 注 2. これらのビットへの書き込みは、16 ビットが書き込まれ、KEY[7:0]ビットに書き込まれた値が 0x1E の場合のみ可能です。
- 注 3. 書き込まれた値はビットにより保持されません（常に 0x00 が読み出されます）。

FPCCKAR レジスタは、FACI コマンド処理中のフラッシュシーケンサの動作周波数を指定します。該当製品の最大動作周波数が初期値として設定されています。

PCKA[7:0]ビット（フラッシュシーケンサ動作クロック通知）

PCKA[7:0]ビットは、FACI コマンド処理中のフラッシュシーケンサの動作周波数を指定します。FACI コマンド発行前にこれらのビットに任意の周波数を設定してください。MHz 単位の周波数を 2 進数に変換後これらのビットに設定します。

例：

周波数が 35.9 MHz (PCKA = 0x24) の場合です。

35.9 MHz の小数第 1 位を自然数 (= 36) に丸め、2 進数に変換します。

これらのビットに設定された値がフラッシュシーケンサの実際の動作周波数より小さい場合、フラッシュメモリのプログラミング/イレース特性は保証されません。これらのビットに設定された値がフラッシュシーケンサの実際の動作周波数より大きい場合、フラッシュメモリのプログラミング/イレース特性は保証されますが、プログラミング/イレースにかかる時間のような FACI コマンド処理時間は増加します。フラッシュシーケンサの動作周波数が PCKA 値と同じとき FACI コマンド処理時間が最小となります。

KEY[7:0]ビット（キーコード）

KEY[7:0]ビットは、PCKA ビットへの書き込み許可を制御します。

46.4.29 FSUACR : フラッシュスタートアップ領域コントロールレジスタ

Base address: FACI = 0x4011_E000

Offset address: 0xE8

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
Bit field:	KEY[7:0]											—	—	—	—	—	—	SAS[1:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

ビット	シンボル	機能	R/W
1:0	SAS[1:0]	スタートアップ領域選択 0 0: スタートアップ領域は BTFLG ビットにより選択 0 1: スタートアップ領域は BTFLG ビットにより選択 1 0: スタートアップ領域はデフォルト領域（ブロック 0）に一時的に切り替え 1 1: スタートアップ領域は代替領域（ブロック 1）に一時的に切り替え	R/W(注1) (注3)
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード	W(注2)

注. S-TYPE-6, P-TYPE-2

注 1. これらのビットの書き込み条件を下記に示します（これらの条件は同時に満たす必要があります）。

- 本レジスタへのアクセスサイズが 16 ビットである
- KEY[7:0]ビットの値が 0x66 である
- FSPR ビットが 1 である

注 2. 書き込まれた値はビットにより保持されません（常に 0x00 が読み出されます）。

注 3. 本レジスタに書き込みできるのはセキュアアクセスのみです。セキュアおよび非セキュアの読み出しアクセスの両方が許可されます。非セキュアライトアクセスは拒否されますが、TrustZone アクセスエラーは発生しません。

FSUACR レジスタは、ブートスワップ機能のスタートアップ領域を設定します。デュアルモード (DUALSEL.BANKMD[2:0]ビットが 000b) では本レジスタを使用しないでください。デュアルモードでは起動はスタートアップ領域 0 から開始します。

SAS[1:0]ビット（スタートアップ領域選択）

SAS[1:0]ビットは、スタートアップ領域を選択します。スタートアップ領域変更方法は 3 つあります。


KEY[7:0]ビット (キーコード)

KEY[7:0]ビットは、SAS[1:0]ビットへの書き込み許可を制御します。

46.4.30 FCKMHZ : データフラッシュアクセス周波数レジスタ

Base address: FLAD = 0x4011_C000
FLAD_NS = 0x5011_C000

Offset address: 0x40



Value after reset: 0 0 1 1 1 1 0 0

ビット	シンボル	機能	R/W
7:0	FCKMHZ[7:0]	データフラッシュアクセス周波数レジスタ これらのビットは、データフラッシュメモリの読み出し速度を最適化します。	R/W

注: S-TYPE-3、P-TYPE-2

- 注: セキュリティ属性がセキュアに設定されている場合、
- セキュアアクセスと非セキュアリードアクセスが許可されています。
 - 非セキュアライトアクセスは無視されます。TrustZone アクセスエラーは発生しません。
- セキュリティ属性が非セキュアに設定されている場合、
- セキュアアクセスと非セキュアアクセスが許可されています。

本レジスタは、データフラッシュメモリの読み出し速度を最適化します。

データフラッシュメモリにアクセスするためのクロックである内部周辺バスの周辺モジュールクロック (FCLK) の周波数を MHz で設定してください。たとえば、35.9 MHz は丸めて、周波数を 36 に設定してください。データフラッシュメモリアクセスに必要なサイクル数は、この周波数に応じて挿入されます。FCLK の周波数を変更する場合、変更前後で動作周波数が下がるがどうかに応じて次の方法のいずれかを使ってデータフラッシュアクセス周波数レジスタ (FCKMHZ) の値を下記の手順に従い変更します。

- 速度を低速から高速に変える場合: FCKMHZ レジスタを書き換えます。FCKMHZ レジスタを読み出して変更を確認後、周波数を変更します。
- 速度を高速から低速に変える場合: 周波数を変更します。周波数が変わったら FCKMHZ レジスタを書き換えます。

46.5 フラッシュキャッシュ**46.5.1 フラッシュキャッシュの特長**

FCACHE (フラッシュキャッシュ) は、バスマスタからフラッシュメモリへのリードアクセスを高速化します。FCACHE には以下が含まれます。

- CPU 命令フェッチで使用する FCACHE1
- CPU オペランドアクセスと EDMAC からのアクセスで使用する FCACHE2
- CPU 命令フェッチのプリフェッチアクセスで使用する FLPF

表 46.10 フラッシュキャッシュ 1 (FCACHE1) の概要

キャッシュ対象領域	セキュアエイリアス: 0x0200_0000~0x021F_7FFF 非セキュアエイリアス: 0x1200_0000~0x121F_7FFF
対象バスマスタ	CPU 命令フェッチ
容量	256 バイト
アソシアティブ方式	8 ウェイセットアソシアティブ 128 ビット/エントリ (128 ビット整列データ)、2 エントリ/ウェイ
アクセスサイクル	キャッシュヒット: 0 ウェイト キャッシュミス: フラッシュウェイトサイクルレジスタのウェイト数

表 46.11 フラッシュキャッシュ 2 (FCACHE2) の概要

キャッシュ対象領域	セキュアエイリアス : 0x0200_0000~0x021F_7FFF 非セキュアエイリアス : 0x1200_0000~0x121F_7FFF
対象バスマスタ	CPU オペランドアクセスおよび CPU 以外からのアクセス
容量	16 バイト
アソシアティブ方式	フルアソシアティブ 128 ビット/エントリ (128 ビット整列データ)、1 エントリ
アクセスサイクル	キャッシュヒット : 0 ウェイト キャッシュミス : フラッシュウェイトサイクルレジスタのウェイト数

表 46.12 プリフェッチバッファ (FLPF) の概要

キャッシュ対象領域	セキュアエイリアス : 0x0200_0000~0x021F_7FFF 非セキュアエイリアス : 0x1200_0000~0x121F_7FFF
容量	32 バイト
アソシアティブ方式	フルアソシアティブ 128 ビット/エントリ (128 ビット整列データ)、2 エントリ
要求アドレス	前の CPU 命令の次のアドレス
アクセスサイクル	キャッシュヒット : 0 ウェイト キャッシュミス : フラッシュウェイトサイクルレジスタのウェイト数




図 46.5 FCACHE のブロック図

46.6 フラッシュメモリ関連の動作モード

図 46.6 にフラッシュメモリに関するモード遷移図を示します。モード設定の方法については「6. オプション設定メモリ」を参照してください。




図 46.6 フラッシュメモリに関するモード遷移図

各モードでプログラム/イレースが可能なフラッシュメモリの領域、およびリセット後のブートプログラムは異なります。各モードの相違点を表 46.13 にまとめます。

表 46.13 各モードの相違点

項目	通常動作モード	シリアルプログラミングモード (SCI/USB ブートモード)	オンチップデバッグモード (JTAG/SWD ブートモード)
プログラム/イレースが可能な領域	<ul style="list-style-type: none"> コードフラッシュメモリ データフラッシュメモリ オプション設定メモリ (書き込みのみ) 	<ul style="list-style-type: none"> コードフラッシュメモリ データフラッシュメモリ オプション設定メモリ (書き込みのみ) 	<ul style="list-style-type: none"> コードフラッシュメモリ データフラッシュメモリ オプション設定メモリ (書き込みのみ)
ブロック単位イレース	可能	可能	可能
リセット時のブートプログラム	ユーザー領域のプログラム	シリアルプログラミング用組み込みプログラム	デバッグコマンドに依存

46.7 機能概要

シリアルインタフェース経由 (シリアルプログラミングモード)、または JTAG/SWD インタフェース経由 (オンチップデバッグモード) で、専用フラッシュメモリプログラマを使用してフラッシュメモリを書き替えることにより、ターゲットシステムへの実装前/実装後にかかわらずデバイスの書き換えが可能です。

また、フラッシュメモリに書かれたユーザープログラムの書き換えまたは読み出しを禁止するセキュリティ機能をサポートしており、第三者によるプログラムの改ざんや不正リードの防止などに対応可能となっています。

ユーザープログラムによる書き換え (セルフプログラミング) は、ターゲットシステムの製造/出荷後のプログラム変更を想定したアプリケーションに適した書き換え方式です。フラッシュメモリを安全に書き換えるためのプロテクション機能もサポートしています。また、セルフプログラミング中の割り込み処理のサポートにより、外部との通信制御に関する割り込み処理を行いながら書き換えを行うなど、さまざまな条件での書き換えが可能です。各プログラミング方式の概要と対応する動作モードを表 46.14 に示します。

表 46.14 プログラミング方式

プログラミング方式	機能概要	動作モード
シリアルプログラミング	SCI/USBFS インタフェース経由で接続されている専用フラッシュメモリプログラマを用いて、ターゲットシステムへの実装後もフラッシュメモリのオンボード書き換えが可能です。	シリアルプログラミングモード
	SCI/USBFS インタフェース経由で接続されている専用フラッシュメモリプログラマ、および専用プログラミングアダプタボードを用いて、たとえばデバイスのプログラミングなど、ターゲットシステム実装前にフラッシュメモリのオフボード書き換えが可能です。	
セルフプログラミング	シリアルプログラミング実行前にメモリに書き込まれたユーザープログラムによっても、フラッシュメモリの書き換えが可能です。データフラッシュメモリの書き換え時には、バックグラウンドオペレーション機能によりコードフラッシュメモリからの命令フェッチまたはデータの読み出しが可能です。そのため、コードフラッシュメモリ上のプログラムを実行してデータフラッシュメモリを書き換えることができます。 バックグラウンドオペレーションを利用できない場合は、セルフプログラミングによるコードフラッシュメモリの書き換え中には、コードフラッシュメモリからの命令フェッチおよびデータアクセスはできません。そのような場合、内蔵 SRAM または外部メモリへ書き換え用のプログラムをあらかじめ転送して実行する必要があります。	通常動作モード
JTAG/SWD プログラミング	JTAG/SWD を経由した専用フラッシュメモリプログラマまたはオンチップデバッガを用いて、ターゲットシステムへの実装後もフラッシュメモリのオンボード書き換えが可能です。 JTAG/SWD を経由した専用フラッシュメモリプログラマまたはオンチップデバッガ、および専用プログラミングアダプタボードを用いて、たとえばデバイスのプログラミングなど、ターゲットシステム実装前にフラッシュメモリのオフボードで書き換えることが可能です。	オンチップデバッグモード

フラッシュメモリの機能一覧を表 46.15 に示します。シリアルプログラミングにおける各機能は、シリアルプログラマのコマンドで実現されます。一方、セルフプログラミングにおける各機能は、FACI コマンドまたはユーザープログラムによるフラッシュメモリの読み出しで実現されます。

表 46.15 基本機能 (1/2)

機能	機能概要	サポートの有無	
		シリアルプログラミング	セルフプログラミング
ブランクチェック	指定したブロックがプログラムされていないことを確認します。イレース後にプログラムされていない状態のデータフラッシュメモリの読み出し結果は保証されません。イレース後にプログラムされていない状態を確認するには、ブランクチェックを使用してください。	なし	あり (データフラッシュプログラミングのみ)
ブロックイレース	指定したブロックのメモリ内容のイレースを行います。	あり	あり
プログラム	指定したアドレスのプログラムを行います。	あり	あり
CRC	フラッシュメモリの指定範囲の CRC を計算し、その結果をフラッシュプログラマに転送します。	あり	なし
読み出し	フラッシュメモリにプログラムしたデータの読み出しを行います。	あり	なし (ユーザープログラムにて読み出しは可能)
スタートアッププログラムプロテクション機能	スタートアッププログラムプロテクション機能を設定します。	あり	あり
オプション機能選択	オプション機能を選択し、本 MCU の初期設定を変更します。	あり	あり
デュアルバンク機能	モード間を切り替えます (リニアかデュアル)。	あり	あり
ブロックスワップ機能	ブロックスワップ機能の設定	あり	あり
ブロック保護	ブロック保護の設定	あり	あり
デバイスライフサイクル遷移	デバイスライフサイクルを遷移させます。	あり	なし
メモリセキュリティ属性	メモリセキュリティ属性の設定	あり	なし

表 46.15 基本機能 (2/2)

機能	機能概要	サポートの有無	
		シリアルプログラミング	セルフプログラミング
キー	キーインジェクションを行う。	あり	あり (デバイスライフサイクル遷移に関するキーを除く)
全消去	フラッシュメモリのデータを消去して出荷前の状態に戻す。	あり	なし

フラッシュメモリは、各種のセキュリティ機能をサポートしています。
フラッシュメモリでサポートされるセキュリティ機能を表 46.16 に示します。

表 46.16 セキュリティ機能一覧

機能	内容
スタートアップ領域選択のセキュリティフラグ	スタートアップ領域選択は、セキュリティフラグ (FSPR) の設定で保護できます。
永久ブロック保護	コードフラッシュメモリの各ブロックはプログラム/イレースから永久に保護できます。
TrustZone 保護	プログラム/イレース領域、読み出し可能領域、レジスタアクセス、および FACI コマンド動作は、ARM TrustZone セキュリティにより保護されます。
データフラッシュコンフィグレーション領域保護	コンフィグレーション設定コマンドの対象領域にロックビットによる保護領域が含まれる場合、フラッシュシーケンサはエラーを検出してコマンドロック状態に遷移します。
アンチロールバックカウンタ	ファームウェア更新目的のセキュアアプリケーションだけが使用するアンチロールバックカウンタ
プログラム/イレースモード保護	セキュア開発者のみがコードフラッシュのプログラム/イレースモードに遷移できます。

46.8 フラッシュシーケンサの動作モード

フラッシュシーケンサには図 46.7 に示すように 3 つの動作モードがあります。FENTRYR レジスタの値を変更するとモード間の遷移が起動されます。

FENTRYR レジスタの値が 0x0000 の場合、フラッシュシーケンサは読み出しモードです。このモードでは、FACI コマンドを受信しません。コードフラッシュメモリもデータフラッシュメモリも読み出し可能です。

FENTRYR レジスタの値が 0x0001 の場合、フラッシュシーケンサはコードフラッシュ P/E モードで、コードフラッシュメモリは FACI コマンドにより書き換えまたは消去が可能です。このモードでは、データフラッシュメモリは読み出し可能です。また、バックグラウンドオペレーション (BGO) が無効の場合コードフラッシュメモリは読み出しできません。BGO が有効の場合、FSTATR レジスタの FRDY ビットが 0 であるなら FSADDR レジスタで選択されていないコードフラッシュメモリは読み出し可能です。BGO を有効にする条件については、「46.15.2. バックグラウンドオペレーション」を参照してください。

FENTRYR レジスタの値が 0x0080 の場合、フラッシュシーケンサはデータフラッシュ P/E モードで、データフラッシュメモリは FACI コマンドにより書き換えまたは消去が可能です。このモードでは、データフラッシュメモリは読み出しできません。ただし、コードフラッシュメモリは読み出し可能です。




図 46.7 フラッシュシーケンサのモード

46.9 FACI コマンド

46.9.1 FACI コマンド一覧

FACI は設定された FACI コマンドに従って、FCU の制御を行います。

本項では FACI コマンドに関する情報を記述し、表 46.17 に FACI コマンドの一覧を示します。

表 46.17 FACI コマンド (1/2)

FACI コマンド	機能
プログラム	ユーザー領域およびデータ領域を書き換えます。 ユーザー領域の場合書き換え単位は 128 バイトで、データ領域の場合は 4、8、16 バイトです。
ブロックイレース	ユーザー領域およびデータ領域を消去します。 ユーザー領域の場合消去単位は 8 KB または 32 KB で、データフラッシュの場合は 64 バイトです。
マルチブロックイレース	データ領域を消去します。 データフラッシュの消去単位は、64、128、または 256 バイトです。
P/E サスペンド	プログラム/イレース処理を中断します。
P/E レジューム	中断したプログラム/イレース処理を再開します。
ステータスクリア	FSTATR レジスタの ILGLERR、ERSERR、PRGERR、ILGCOMERR、FESETERR、SECERR、OTERR の各ビット、FASTAT レジスタの CMDLK、CFAE、OTERR、TZFERR の各ビット、およびコマンドロック状態から解除されたフラッシュシーケンサを初期化します。
強制停止	FACI コマンド処理を強制的に中止し、FSTATR レジスタと FASTAT レジスタを初期化します。
ブランクチェック	データ領域がブランクかどうかをチェックします。 ブランクチェックの単位：4 バイト～データフラッシュメモリ容量 (4 バイト単位で指定)
コンフィグレーション設定	オプション設定メモリを設定します。 設定単位：16 バイト

表 46.17 FACI コマンド (2/2)

FACI コマンド	機能
カウンタインクリメント (セキュアアクセスのみ)	アンチロールバックカウンタの値をインクリメントします。 カウンタの対象は FCNTSELR レジスタで選択します。 データは 1 ビットごとに更新されます。
カウンタリフレッシュの復帰フロー (セキュアアクセスのみ)	アンチロールバックカウンタの復帰フローにのみ使用されるコマンドです。 カウンタの対象は FCNTSELR レジスタで選択します。 このコマンドを使用すると、カウンタ値を増やさずにアンチロールバックカウンタ領域をリフレッシュすることができます。
カウンタ読み出し (セキュアアクセスのみ)	アンチロールバックカウンタの値を読み出します。 カウンタの対象は FCNTSELR レジスタで選択します。 読み出したデータは FCNTDATAR0 レジスタと FCNTDATAR1 レジスタに出力されます。 64 ビットごとに読み出しが行われます。

FACI コマンドは、FACI コマンド発行領域に書き込むことにより発行されます (表 46.4 参照)。表 46.18 に示すような書き込みが指定の状態で行うと、フラッシュシーケンサは受信したコマンドに関連する処理を実行します (「46.9.2. フラッシュシーケンサの状態と FACI コマンドの関係」参照)。

表 46.18 FACI コマンドのフォーマット

FACI コマンド	書き込み回数	FACI コマンド発行領域へのデータ書き込み			
		最初のアクセス	2 番目のアクセス	3 番目~(N+2) 番目のアクセス	(N+3) 番目のアクセス
プログラム (ユーザー領域) N = 64	67	0xE8	0x40 (= N)	WD1~WD64	0xD0
プログラム (データ領域) 4 バイトプログラミング : N = 2 8 バイトプログラミング : N = 4 16 バイトプログラミング : N = 8	N+3	0xE8	0x02 (= N) 0x04 (= N) 0x08 (= N)	WD1~WDN	0xD0
ブロックイレース (ユーザー領域 8 KB/32 KB)	2	0x20	0xD0	—	—
ブロックイレース (データ領域 64 バイト)	2	0x20	0xD0	—	—
マルチブロックイレース (データ領域 64/128/256 バイト)	2	0x21	0xD0	—	—
P/E サスペンド	1	0xB0	—	—	—
P/E レジューム	1	0xD0	—	—	—
ステータスクリア	1	0x50	—	—	—
強制停止	1	0xB3	—	—	—
ブランクチェック	2	0x71	0xD0	—	—
コンフィグレーション設定 (コードフラッシュメモリ) N = 8	11	0x40	0x08 (= N)	WD1~WD8	0xD0
コンフィグレーション設定 (データフラッシュメモリ) N = 2 (4 バイト) N = 8 (16 バイト)	N+3	0x40	0x02 (=N) 0x08 (=N)	WD1~WDn	0xD0
カウンタインクリメント	2	0x35	0xD0	—	—
カウンタリフレッシュ	2	0x37	0xD0	—	—
カウンタ読み出し	2	0x39	0xD0	—	—

注: WDN (N = 1, 2, ...): 書き換え対象の N 番目の 16 ビットデータ

フラッシュシーケンサは、ステータスクリアコマンド以外のコマンド処理開始時 FSTATR.FRDY ビットを 0 にクリアし、完了時に 1 にします。

FRDYIE.FRDYIE ビット設定が 1 の場合、FSTATR.FRDY ビットが 1 になるとフラッシュレディ (FRDY) 割り込みが発生します。

46.9.2 フラッシュシーケンサの状態と FACI コマンドの関係

FACI コマンドは、フラッシュシーケンサのモード/状態に応じて受け付けられます。FACI コマンドの発行は、フラッシュシーケンサのコードフラッシュ P/E モードまたはデータフラッシュ P/E モードへの遷移後かつフラッシュシーケンサの状態確認後とします。

フラッシュシーケンサの状態を確認するには FSTATR レジスタおよび FASTAT レジスタを使用してください。さらに、一般的にエラー発生は、FASTAT レジスタの CMDLK ビットを読み出すことにより確認できます。CMDLK ビット値は、FSTATR レジスタの下記のビットの論理和です。

- ILGLERR
- ILGCOMERR
- FESETERR
- SECERR
- OTERR
- TZFERR
- ERSERR
- PRGERR
- FLWEERR

表 46.19 に、各動作モードで使用可能な FACI コマンドを示します。

表 46.19 動作モードと使用可能な FACI コマンド

動作モード	FENTRYR	使用可能な FACI コマンド
読み出しモード	0x0000	なし
コードフラッシュ P/E モード	0x0001	プログラム ブロックイレース P/E サスペンド P/E レジューム ステータスクリア 強制停止 コンフィグレーション設定
データフラッシュ P/E モード	0x0080	プログラム ブロックイレース マルチブロックイレース P/E サスペンド P/E レジューム ステータスクリア 強制停止 ブランクチェック コンフィグレーション設定 カウンタインクリメント カウンタリフレッシュ カウンタ読み出し

表 46.20 に、フラッシュシーケンサの状態および受け付け可能な FACI コマンドを示します。コマンド実行前に適切なモードになっていることとします。

表 46.20 受け付け可能な FACI コマンドとフラッシュシーケンサの状態

	プログラム、ブロックイレース、またはマルチブロックイレースコマンド処理中	コンフィグレーション設定、コンフィグレーションシーケンサ、カウンタインクリメント、カウンタリフレッシュ、またはカウンタ読み出しのコマンド処理中	プログラム、ブロックイレース、またはマルチブロックイレースコマンド中断処理中	ブランクチェックコマンド処理中	書き込みサスペンド状態	消去サスペンド状態	消去サスペンド中の書き込み	コマンドロック状態 (FRDY = 1)	コマンドロック状態 (FRDY = 0)	強制停止コマンド処理中	その他の状態
FRDY ビット	0	0	0	0	1	1	0	1	0	0	1
SUSRDY ビット	1	0	0	0	0	0	0	0	0	0	0
ERSSPD ビット	0	0	0/1	0/1	0	1	1	0/1	0/1	0	0
PRGSPD ビット	0	0	0/1	0/1	1	0	0	0/1	0/1	0	0
CMDLK ビット	0	0	0	0	0	0	0	1	1	0	0
プログラム	X	X(注3)	X	X	X	O(注2)	X	X	X	X	O
ブロックイレースまたはマルチブロックイレース	X	X(注3)	X	X	X	X	X	X	X	X	O
P/E サスペンド	O	X(注3)	X	X	X	X	X	—	X	X	—
P/E レジューム	X	X(注3)	X	X	O	O	X	X	X	X	X
ステータスクリア	X	X(注3)	X	X	O	O	X	O	X	X	O
強制停止	O	O(注3)	O	O	O	O	O	O	O	O	O
ブランクチェック	X	X(注3)	X	X	O(注1)	O(注1)	X	X	X	X	O(注1)
コンフィグレーション設定	X	X(注3)	X	X	X	X	X	X	X	X	O
カウンタインクリメント	X	X(注3)	X	X	X	X	X	X	X	X	O(注1)
カウンタリフレッシュ	X	X(注3)	X	X	X	X	X	X	X	X	O(注1)
カウンタ読み出し	X	X(注3)	X	X	X	X	X	X	X	X	O(注1)

注. O: 受け付け可能

X: 受け付け不可 (シーケンサはコマンドロック状態になります)

—: 無視

注 1. データフラッシュ P/E モードでのみ受け付け可能

注 2. 書き込み領域が消去サスペンドブロック以外の場合受け付け可能

注 3. コンフィグレーション設定が処理中で FSTATR.DBFULL ビットが 1 の場合、本コマンドを発行しないでください。

46.9.3 FACI コマンドの使用方法

46.9.3.1 コードフラッシュ P/E モードでのコマンド使用概要

コードフラッシュ P/E モードでの FACI コマンド使用概要を図 46.8 に示します。コードフラッシュ P/E モードで使用可能なコマンドについては、表 46.19 を参照してください。




図 46.8 コードフラッシュ P/E モードでのコマンド使用概要

46.9.3.2 データフラッシュ P/E モードでのコマンド使用概要

データフラッシュ P/E モードでの FACI コマンド使用概要を [図 46.9](#)、データフラッシュ P/E モードで使用可能なコマンド一覧を [表 46.19](#) に示します。




図 46.9 データフラッシュ P/E モードでのコマンド使用概要

46.9.3.3 コードフラッシュ P/E モードへの遷移

コードフラッシュメモリに FACI コマンドを発行するには、FENTRYR レジスタの FENTRYC ビットを 1 にすることによりコードフラッシュ P/E モードに遷移する必要があります。

図 46.10 に、コードフラッシュ P/E モードへの遷移手順を示します。




図 46.10 コードフラッシュ P/E モードへの遷移手順

46.9.3.4 データフラッシュ P/E モードへの遷移

データフラッシュメモリに FACI コマンドを発行するには、FENTRYR レジスタの FENTRYRD ビットを 1 にすることによりデータフラッシュ P/E モードに遷移する必要があります。

図 46.11 に、データフラッシュ P/E モードへの遷移手順を示します。



図 46.11 データフラッシュ P/E モードへの遷移手順

46.9.3.5 読み出しモードへの遷移

フラッシュメモリを読み出すには、FENTRYR レジスタを 0x0000 に設定することにより読み出しモードに遷移する必要があります。読み出しモードへの遷移は、フラッシュシーケンサの処理完了後かつコマンドロック状態ではない動作状態で行う必要があります。

図 46.12 に、読み出しモードへの遷移手順を示します。




図 46.12 読み出しモードへの遷移手順

46.9.3.6 コマンドロック状態からの復帰

フラッシュシーケンサがコマンドロック状態になると、FACL コマンドは受け付けられなくなります。シーケンサをコマンドロック状態から解放するには、ステータスクリアコマンド、強制停止コマンド、または FASTAT レジスタを使用してください。

P/E サスペンドコマンドを発行する前のエラーチェックによりコマンドロック状態が検出されると、コマンド処理が完了していなくても FSTAT レジスタの FRDY ビットが 0 になる場合があります。電気的特性で指定されている最大プログラム/イレース時間までに処理が完了しない場合はタイムアウトとなり、強制停止コマンドによりフラッシュシーケンサを停止する必要があります。

FSTAT レジスタの FLWEERR ビットは、ステータスクリアコマンドでは 1 から 0 になりません。これらのビットが 1 の場合、強制停止コマンドを使ってコマンドロック状態を解除してください。コマンドロック状態を示す FSTAT レジスタの FRDY および FLWEERR 以外のビットは、ステータスクリアコマンドまたは強制停止コマンドで 1 から 0 に変更できます。

図 46.13 に、コマンドロック状態からの復帰フローを示します。




図 46.13 コマンドロック状態からの復帰フロー

46.9.3.7 プログラムコマンド

プログラムコマンドはユーザー領域およびデータ領域への書き込みに使用されます。FSCI プログラムコマンド発行前に、対象ブロックの最初のアドレスを FSADDR レジスタに設定してください。

プログラムデータの最後の 16 ビット (表 46.18 で、コードフラッシュの場合は WD64、データフラッシュの場合は WD2、WD4、または WD8) を FSCI コマンド発行領域に書き込むと、コマンドの最終値 0xD0 が書き込まれる前に、プログラム処理を開始します。そのため、プログラムデータの最後の 16 ビットを書いてから最後の FSCI コマンド値 0xD0 を書くまでに時間がかかると (例えば割り込み処理によって)、0xD0 がまだ書き込まれていなくてもプログラム処理が完了したときに FSTATR.FRDY ビットが 1 になります。この場合、プログラム処理が完了しても FSCI コマンド受信は完了していません。この状態で後続の FSCI コマンドが発行されると、不正コマンドエラーが発生します。不正コマンドエラーを避けるためには、プログラムコマンドが発行されている間 (0xE8 の書き込みから 0xD0 の書き込みまで)、FSCI コマンドを発行する処理を伴う割り込みを無効にしてください。

プログラムコマンド処理の対象領域に書き込み対象外の領域が含まれている場合は、該当領域に 0xFFFF を書き込んでください。FACI 内部データバッファが満杯の状態ではプログラムコマンドが発行された場合、周辺バスで待ち時間が発生し、それにより他の周辺モジュールの通信性能に影響を与える可能性があります。待ち時間の発生を回避するためには、FACI コマンド発行時に FSTATR レジスタの DBFULL ビットを 0 に設定してください。データ領域への書き込みによって、データバッファがフルになることはありません。

図 46.14 に、プログラムコマンドの使用方法を示します。




図 46.14 プログラムコマンドの使用フロー

46.9.3.8 ブロックイレースコマンド

ブロックイレースコマンドはユーザー領域またはデータ領域の消去に使用されます。消去はブロック単位です。ブロックイレースコマンド発行前に、対象ブロックの先頭アドレスを FSADDR レジスタに設定してください。FACI コマンドの 2 番目の書き込みで 0xD0 を書き込むと、FACI はブロックイレースコマンド処理を開始します。コマンド処理の完了は、FSTATR レジスタの FRDY ビットで確認できます。

ブロックイレースコマンド発行前に FCPSR レジスタを設定してください。さらに、消去サスペンドモードに切り替わる場合は、FCPSR レジスタが設定されている必要があります。

図 46.15 に、ブロックイレースコマンドの使用方法を示します。




図 46.15 ブロックイレースコマンドの使用フロー

46.9.3.9 マルチブロックイレースコマンド

マルチブロックイレースコマンドはデータ領域の消去に使用されます。消去単位は、64 バイト、128 バイト、または 256 バイトです。マルチブロックイレースコマンド発行前に、FSADDR レジスタに開始アドレスを、FEADDR レジスタに終了アドレスを設定してください。FACI コマンドの 2 番目の書き込みで 0xD0 を書き込むと、FACI はマルチブロックイレースコマンド処理を開始します。コマンド処理の完了は、FSTATR レジスタの FRDY ビットで確認できます。

マルチブロックイレースコマンド発行前に FCPSR レジスタを設定してください。さらに、消去サスペンドモードに切り替える場合は、FCPSR レジスタが設定されている必要があります。

消去サイズの指定は、FSADDR レジスタおよび FEADDR レジスタを設定します。FSADDR レジスタおよび FEADDR レジスタの設定方法を表 46.21 に示します。

表 46.21 消去サイズの設定

消去サイズ	FSADDR	FEADDR
64 バイト	FSA0~FSA5 = 0 (64 バイト境界)	FSADDR + 0x3C
128 バイト	FSA0~FSA6 = 0 (128 バイト境界)	FSADDR + 0x7C
256 バイト	FSA0~FSA7 = 0 (256 バイト境界)	FSADDR + 0xFC




図 46.16 マルチブロックコマンドの使用フロー

46.9.3.10 P/E サスペンドコマンド

P/E サスペンドコマンドは、プログラム/イレースを中断するのに使用されます。P/E サスペンドコマンド発行前に、FASTAT レジスタの CMDLK ビットが 0 であり、プログラム/イレースが正常に実行されることを確認してください。P/E サスペンドコマンドが受信可能であることを確かめるために、FSTATR レジスタの SUSRDY ビットが 1 であることを確認します。P/E サスペンドコマンド発行後、CMDLK ビットを読み出し、エラーが発生しないことを確認します。

プログラム/イレース中エラーが発生すると、CMDLK ビットが 1 になります。プログラム/イレース処理が SUSRDY ビットが 1 になってから P/E サスペンドコマンドを受信するまでに終了した場合、エラーは発生せず、サスペンド状態に移りません (FSTATR レジスタの FRDY ビットは 1 になり、FSTATR レジスタの ERSSPD および PRGSPD ビットは 0 になります)。

P/E サスペンドコマンドを受信しプログラム/イレース中断処理が正常に終了すると、フラッシュシーケンサはサスペンド状態に移り、FRDY ビットは 1 になり、ERSSPD または PRGSPD ビットが 1 になります。P/E サスペンドコマンド発行後、ERSSPD または PRGSPD ビットは 1 で、サスペンド状態になっていることを確認し、次のフローに進みます。サスペンド状態にならなかった場合でも次のフローで P/E レジュームコマンドが発行された場合は、不正コマンドエラーとなり、フラッシュシーケンサはコマンドロック状態になります (「[46.11.2. エラープロテクション](#)」参照)。

消去サスペンド状態となった場合は、イレース対象ブロック以外のブロックへの書き込みが可能になります。さらに、FENTRYR レジスタをクリアすることによりプログラム/消去サスペンド状態は読み出しモードにシフトできます。

図 46.17 に、P/E サスペンドコマンドの使用方法を示します。




図 46.17 P/E サスペンドコマンドの使用フロー

(1) 書き込み中のサスペンド

フラッシュメモリ書き込み中に P/E サスペンドコマンドを発行すると、フラッシュシーケンサは書き込み処理を中断します。図 46.18 に、書き込み中断動作を示します。書き込み関連のコマンドを受信するとフラッシュシーケンサは FSTATR レジスタの FRDY ビットを 0 にクリアし、書き込みを開始します。書き込み開始後フラッシュ

シーケンサが P/E サスペンドコマンド受信可能な状態になると、FSTATR レジスタの SUSRDY ビットを 1 にします。

P/E サスペンドコマンドが発行されると、フラッシュシーケンサはコマンドを受信し、SUSRDY ビットを 0 にクリアします。書き込みパルス印加中にフラッシュシーケンサが P/E サスペンドコマンドを受信した場合には、フラッシュシーケンサはパルスの印加を続けます。既定のパルス印加時間後フラッシュシーケンサはパルス印加を終了し、書き込みの中断処理を開始して FSTATR レジスタの PRGSPD ビットを 1 にします。

中断処理が完了すると、フラッシュシーケンサは FRDY ビットを 1 にして書き込みサスペンド状態に移ります。書き込みサスペンド状態中に P/E レジュームコマンドを受信すると、フラッシュシーケンサは FRDY ビットと PRGSPD ビットを 0 にクリアして、書き込みを再開します。

書き込み中のサスペンドのタイミングを図 46.18 に示します。




図 46.18 書き込み中のサスペンド

(2) 消去中のサスペンド (サスペンド優先モード)

フラッシュシーケンサは、消去中断用にサスペンド優先モードがあります。消去サスペンドモードがサスペンド優先モードに設定されている場合 (FCPSR.ESUSPMD = 0) の消去中断動作を図 46.19 に示します。

消去関連のコマンドを受信するとフラッシュシーケンサは FSTATR レジスタの FRDY ビットを 0 にクリアし、消去を開始します。消去開始後フラッシュシーケンサが P/E サスペンドコマンド受信可能な状態になると、FSTATR レジスタの SUSRDY ビットを 1 にします。

P/E サスペンドコマンドが発行されると、フラッシュシーケンサはコマンドを受信し、SUSRDY ビットを 0 にクリアします。

消去中にサスペンドコマンドを受信すると、フラッシュシーケンサは消去パルス印加中でも中断処理を開始し、FSTATR レジスタの ERSSPD ビットを 1 にします。中断処理が完了すると、フラッシュシーケンサは FRDY ビットを 1 にして消去サスペンド状態に移ります。消去サスペンド状態中に P/E レジュームコマンドを受信すると、フラッシュシーケンサは FRDY ビットと ERSSPD ビットを 0 にクリアして、消去を再開します。消去の中断および再開時の FRDY、SUSRDY、ERSSPD の各ビットの動作は、消去サスペンドモードに関係なく同じです。

消去サスペンドモードの設定は消去パルスの制御方法に影響します。サスペンド優先モード時に、以前中断されなかった消去パルス A が印加中に P/E サスペンドコマンドを受信すると、フラッシュシーケンサは消去パルス A の印加を中断し、消去サスペンド状態になります。P/E レジュームコマンドにより消去が再開した後の消去パルス A の再印加中に P/E サスペンドコマンドを受信すると、フラッシュシーケンサは消去パルス A の印加を継続し

ます。既定のパルス印加時間後にフラッシュシーケンサは消去パルス印加を終了し、消去サスペンド状態になります。

フラッシュシーケンサが次に P/E レジュームコマンドを受信し消去パルス B が印加中の場合、フラッシュシーケンサは P/E サスペンドコマンドを再び受信し、消去パルス B の印加は中断します。サスペンド優先モードでは、消去パルス印加はパルス毎に 1 回中断され、中断処理が優先されるので、中断による遅延は最小限に抑えることができます。

再開後の中断時間が t_{REST1} （再開時間：中断優先、同じパルスの最初の中断後の再開）よりも長い場合、中断遅延は常に t_{SESD1} （中断遅延：中断優先、同じパルスの最初の中断）になります。

再開後の中断時間が t_{REST1} よりも短い場合、中断遅延は t_{SESD1} または t_{SESD2} （中断遅延：中断優先、同じパルスの 2 番目の中断）になります。

(t_{REST1} / t_{SESD1} / t_{SESD2} の値については「48. 電気的特性」を参照してください。)




図 46.19 消去中のサスペンド (サスペンド優先モード)

(3) 消去中のサスペンド (イレース優先モード)

フラッシュシーケンサは、消去中断用にイレース優先モードがあります。消去サスペンドモードがイレース優先モードに設定されている場合 (FCPSR.ESUSPMD = 1) の消去中断動作を図 46.20 に示します。イレース優先モード中の消去パルスの制御方法は、書き込み中断処理用の書き込みパルス制御方法と同じです。

消去パルス印加中にフラッシュシーケンサが P/E サスペンドコマンドを受信した場合には、フラッシュシーケンサはパルスの印加を継続します。このモードでは、イレース処理に要する時間は、サスペンド優先モードよりも短縮されます。なぜなら、P/E レジュームコマンド発行時消去パルスの再印加は起きないからです。




図 46.20 消去中のサスペンド (イレース優先モード)

46.9.3.11 P/E レジュームコマンド

P/E レジュームコマンドは、中断したプログラム/イレース処理を再開するために使用します。FENTRYR レジスタの設定が中断中に変更された場合は、FENTRYR レジスタを P/E サスペンドコマンドが出される前に保持されていた値にリセットした後 P/E レジュームコマンドを発行してください。図 46.21 に、P/E レジュームコマンドの使用方法を示します。




図 46.21 P/E レジュームコマンドの使用フロー

46.9.3.12 ステータスクリアコマンド

ステータスクリアコマンドは、コマンドロック状態をクリアするのに使用されます（「46.9.3.6. コマンドロック状態からの復帰」参照）。

コマンドロック状態のときステータスクリアコマンドを使って FSTATR レジスタの下記ビットをクリアできます。

- ILGLERR
- ILGCOMERR
- FESETERR
- SECERR
- OTERR
- ERSERR
- PRGERR
- TZFERR

図 46.22 に、ステータスクリアコマンドの使用方法を示します。





図 46.22 ステータスクリアコマンドの使用フロー

46.9.3.13 強制停止コマンド

強制停止コマンドは、フラッシュシーケンサによるコマンド処理を強制的に終了させる場合に使用します。本コマンドを使用すれば P/E サスペンドコマンドの場合よりも早くコマンド処理を停止させますが、進行中のプログラム/イレースからの値は保証されません。さらに、処理は再開できません。強制停止コマンドで停止させられたプログラム/イレース処理も、一つのプログラミングと定義されます。

強制停止コマンドを実行すると、FACIの一部、FCU 全体、FSTATR レジスタおよび FASTAT レジスタの初期化も行います。本コマンドは、コマンドロック状態からの復帰手順およびフラッシュシーケンサタイムアウトに対する処理手順で使用可能です（「46.9.3.6. コマンドロック状態からの復帰」参照）。

図 46.23 に、強制停止コマンドの使用方法を示します。



注 1. 強制停止コマンド遅延の最大時間の 1.1 倍がタイムアウトの判断に使われます。「48. 電気的特性」を参照してください。

図 46.23 強制停止コマンドの使用フロー

(1) コマンド発行時に強制停止コマンドを使用する場合の注意事項

プログラムコマンドの DBFULL ビットによるタイムアウト発生時強制停止コマンドを使用すると、FACI コマンド発行領域への書き込みがプログラムコマンドのデータ書き込みと処理されることがあります。コマンドロックを強制するための FACI コマンド発行領域に関する詳細については「46.3. アドレス空間」の表 46.4 を参照してください。次に、コマンドロック状態からの復帰方式を使って強制停止コマンドを発行してください (図 46.14 参照)。FACI コマンド発行領域を読み出す単位が 8、16、または 32 ビットである場合はいずれもコマンドロックが可能です。

46.9.3.14 ブランクチェックコマンド

領域が未プログラム状態かどうかを確認するには、ブランクチェックコマンドを使用してください。イレース後に書き換えられていない (未プログラム状態) データフラッシュメモリを読み出すと、値はすべて不定です。

ブランクチェックコマンド発行前に、FBCCNT、FSADDR、FEADDR の各レジスタにアドレッシングモード、ブランクチェック対象領域の開始アドレスと終了アドレスを設定してください。ブランクチェックアドレッシングモードがデクリメンタルモードに設定されている場合 (すなわち FBCCNT.BCDIR = 1)、FSADDR レジスタには、FEADDR レジスタに指定されているアドレス以上のアドレスを指定してください。

一方、ブランクチェックアドレッシングモードがインクリメンタルモードに設定されている場合 (すなわち FBCCNT.BCDIR = 0)、FSADDR レジスタには、FEADDR レジスタに指定されているアドレス以下のアドレスを指定してください。

BCDIR ビット、FSADDR レジスタ、および FEADDR レジスタの設定に矛盾があると、フラッシュシーケンサはコマンドロック状態になります。ブランクチェック対象領域のサイズは、4 バイト~データフラッシュメモリ容量の範囲で、4 バイト単位で設定されます。

ブランクチェックを開始するには、FACI コマンド発行領域に 0x71 および 0xD0 を書き込んでください。処理完了は、FSTATR レジスタの FRDY ビットで確認できます。処理完了時、ブランクチェックの結果は FBCSTAT レジスタの BCST ビットに格納されます。ブランクチェック対象領域内に未プログラムデータが存在する場合、フラッシュシーケンサはブランクチェックコマンドの動作を停止させます。この場合、未プログラムデータのアドレスが FPSADDR レジスタに表示されます。

図 46.24 に、ブランクチェックコマンドの使用方法を示します。





図 46.24 ブランクチェックコマンドの使用フロー

46.9.3.15 コンフィグレーション設定コマンド

コンフィグレーション設定コマンドは、オプション設定メモリを設定するのに使用されます。コンフィグレーション設定コマンド発行前に FSADDR レジスタに (表 46.22 に示す) 指定アドレスを設定してください。FACI コマンド発行の最終アクセスで FACI コマンド発行領域に 0xD0 を書くと、コンフィグレーション設定コマンドの FACI 処理が開始されます。

図 46.25 に、コンフィグレーション設定コマンドの使用方法を示します。



注 1. オプション設定メモリ内の書き込みの最大時間の 1.1 倍がタイムアウトの判断に使われます。「48. 電氣的特性」を参照してください。

図 46.25 コンフィグレーション設定コマンドの使用フロー

コンフィグレーション設定に使用されると思われる対象データと FSADDR レジスタに設定されているアドレス値との関係を表 46.22 に示します。詳細は、「46.4.12. FSADDR : FOCI コマンド開始アドレスレジスタ」を参照してください。

表 46.22 コンフィグレーション設定コマンドが使用するアドレス（セキュアエイリアスの場合）（コードフラッシュメモリ）

アドレス	FSADDR レジスタ値	設定データ	追加の書き込み		設定が有効になるタイミング
			SAS.FSPR ビットが 1	SAS.FSPR ビットが 0	
0x0300_A100	0x0300_A100	オプション機能選択レジスタ 0 (OFS0)	書き込み可能	書き込み可能	リセット時
0x0300_A104		オプション機能選択レジスタ 2 (OFS2)			
0x0300_A110	0x0300_A110	デュアルモード選択レジスタ (DUALSEL)	書き込み可能	書き込み可能	リセット時
0x0300_A134	0x0300_A130	スタートアップ領域設定レジスタ (SAS)	書き込み可能	書き込み不可 ^(注1)	リセットまたはコマンド実行時
0x1300_A180	0x1300_A180	オプション機能選択レジスタ 1 (OFS1)	書き込み可能	書き込み可能	リセット時
0x1300_A190	0x1300_A190	バンク選択レジスタ (BANKSEL)	書き込み可能	書き込み可能	リセット時
0x1300_A1C0	0x1300_A1C0	ブロック保護設定レジスタ (BPS)	書き込み可能 ^(注2)	書き込み可能 ^(注2)	リセットまたはコマンド実行時
0x1300_A1E0	0x1300_A1E0	永久ブロック保護設定レジスタ (PBPS)	書き込み可能 ^(注3) (1 から 0 への変更のみ)	書き込み可能 ^(注3) (1 から 0 への変更のみ)	リセットまたはコマンド実行時
0x0300_A200	0x0300_A200	オプション機能選択レジスタ 1 セキュア (OFS1_SEC)	書き込み可能	書き込み可能	リセット時
0x0300_A210	0x0300_A210	バンク選択レジスタセキュア (BANKSEL_SEC)	書き込み可能	書き込み可能	リセット時
0x0300_A240	0x0300_A240	ブロック保護設定レジスタセキュア (BPS_SEC)	書き込み可能 ^(注4)	書き込み可能 ^(注4)	リセットまたはコマンド実行時
0x0300_A260	0x0300_A260	永久ブロック保護設定レジスタセキュア (PBPS_SEC)	書き込み可能 ^(注5) (1 から 0 への変更のみ)	書き込み可能 ^(注5) (1 から 0 への変更のみ)	リセットまたはコマンド実行時
0x0300_A280	0x0300_A280	オプション機能選択レジスタ 1 選択 (OFS1_SEL) ^(注6)	書き込み可能	書き込み可能	リセット時
0x0300_A290	0x0300_A290	バンク選択レジスタ選択 (BANKSEL_SEL)	書き込み可能	書き込み可能	リセット時
0x0300_A2C0	0x0300_A2C0	ブロック保護設定レジスタ選択 (BPS_SEL)	書き込み可能 ^(注6)	書き込み可能 ^(注6)	リセット時

注 1. SAS.FSPR ビットは、いったん 0 に設定されると、コンフィグレーション設定コマンドで 1 に戻すことはできません。したがって、スタートアップ領域選択フラグを再び設定できなくなります。（アドレス 0x0100A134 にコンフィグレーション設定コマンドが出されると、コマンドはロックされます。）SAS.FSPR ビットの取り扱いには特に注意してください。

注 2. PBPS[n] ビットをいったん 0 に設定すると、コンフィグレーション設定コマンドで BPS[n] ビットを 1 に戻すことはできません。

注 3. これらのビットをいったん 0 に設定すると、コンフィグレーション設定コマンドで 1 に戻すことはできません。BPS[n] ビットが 1 のとき PBPS[n] ビットをコンフィグレーション設定コマンドで 0 にすることはできません。

注 4. PBPS_SEC[n] ビットを 0 にすると、コンフィグレーション設定コマンドで BPS_SEC[n] ビットを 1 に戻すことができなくなります。

注 5. これらのビットは、いったん 0 にするとコンフィグレーション設定コマンドで 1 に戻すことはできません。BPS_SEC[n] ビットが 1 のとき PBPS_SEC[n] ビットをコンフィグレーション設定コマンドで 0 にすることはできません。

注 6. 永久ブロック保護ビットが有効であるとき、ブロック保護設定レジスタは書き込みできません。

表 46.23 コンフィグレーション設定コマンドが使用するアドレス（セキュアエイリアスの場合）（データフラッシュメモリ）

アドレス	FSADDR	設定データ	追加の書き込み		設定が有効になる タイミング
	レジスタ値		ロックビットが1	ロックビットが0	
0x2703_0080~ 0x2703_017C	0x2703_0080~ 0x2703_017C	ロック可能コンフィグレーションデータ 領域 0 (LK_CD_A0)	書き込み可能 ^(注1)	書き込み不可能 (注1)	リセット時
0x2703_0180~ 0x2703_027C	0x2703_0180~ 0x2703_027C	ロック可能コンフィグレーションデータ 領域 1 (LK_CD_A1)	書き込み可能 ^(注1)	書き込み不可能 (注1)	リセット時
0x2703_0280~ 0x2703_037C	0x2703_0280~ 0x2703_037C	ロック可能コンフィグレーションデータ 領域 2 (LK_CD_A2)	書き込み可能 ^(注1)	書き込み不可能 (注1)	リセット時
0x2703_0380~ 0x2703_0384	0x2703_0380~ 0x2703_0384	コンフィグレーションデータロックビット 領域 0 (CD0_LK)	書き込み可能	書き込み可能	リセットまたはコ マンド実行時
0x2703_0388~ 0x2703_038C	0x2703_0380~ 0x2703_0384	コンフィグレーションデータロックビット 領域 1 (CD1_LK)	書き込み可能 (1→ 0 の場合のみ)	書き込み可能 (1→ 0 の場合のみ)	リセットまたはコ マンド実行時
0x2703_0390~ 0x2703_0391	0x2703_0380~ 0x2703_0384	コンフィグレーションデータロックビット 領域 2 (CD2_LK)	書き込み可能 (1→ 0 の場合のみ)	書き込み可能 (1→ 0 の場合のみ)	リセットまたはコ マンド実行時
0x2703_03C0	0x2703_03C0	アンチロールバックカウンタのロック設 定 (ARCLS)	書き込み可能 (1→ 0 の場合のみ)	書き込み可能 (1→ 0 の場合のみ)	リセットまたはコ マンド実行時
0x2703_03C2		アンチロールバックカウンタのコンフィ グレーション設定 (ARCCS)	書き込み可能 ^(注2)	書き込み可能 ^(注2)	リセットまたはコ マンド実行時

注 1. 書き込み保護領域とロックビットの関係の詳細については、「46.12.4. データフラッシュコンフィグレーション領域保護」を参照してください。


注 2. ARC_NSEC カウンタ選択ビットは、00b または 01b に設定すると変更できなくなります。ARC_NSEC カウンタを使用するときは、64 ビット×4 ライン (00b 設定) と 256 ビット×1 ライン (01b 設定) のどちらかを選択することができます。

46.9.3.16 カウンタインクリメントコマンド

カウンタインクリメントコマンドは、セキュリティ機能とセーフティ機能で使用します。カウンタインクリメントコマンドは、3 種類のアンチロールバックカウンタ (ARC_SEC、ARC_NSEC、および ARC_OEMBL) の更新に使用します。カウンタの更新は、インクリメントにのみ対応し、デクリメントには対応しません。

フラッシュシーケンサコマンドの 2 番目の書き込みで 0xD0 を書くと FACI (Flash Application Command Interface) はカウンタインクリメントコマンド処理を開始します。コマンド処理の完了は、FSTATR レジスタの FRDY ビットで確認できます。

コマンド実行中に「コマンドロック」状態が発生した場合は、「コマンドロック」状態の解除後にカウンタリフレッシュコマンドでカウンタをリフレッシュしてください。



注 1. 50 msec (FCLK >= 20 MHz)

図 46.26 カウンタインクリメントコマンドの使用法

下記の条件においては、カウンタインクリメントコマンドでアンチロールバックカウンタの値はインクリメントされません。

- 対象カウンタが、ARCSEC_LK、ARCNSEC_LK0～ARCNSEC_LK3、または ARCOEMBL_LK によって保護されている。
- 対象カウンタが ARC_OEMBL のとき、直前に ARC_OEMBL に対してカウンタ読み出しコマンドが実行されていない。
- OEM_BL のアンチロールバックカウンタは、コード証明書のヘッダのイメージバージョンに指定された OEM_BL バージョン番号を超えてインクリメントすることはできない。OEM_BL のバージョンが更新された後は、OEM_BL のアンチロールバックカウンタはインクリメントできない。詳細は、「[37. セキュリティ機能](#)」を参照してください。
- 対象カウンタの値が最大値に達している。(エラーにはならない。)
- CNF_ARCNSEC0～CNF_ARCNSEC1 が不正に設定されているときの対象カウンタが ARC_NSEC である。

46.9.3.17 カウンタリフレッシュコマンド

カウンタリフレッシュコマンドは、セキュリティ機能とセーフティ機能で使用します。カウンタインクリメントコマンドの処理中に電源障害が発生した場合は、カウンタリフレッシュコマンドでアンチロールバックカウンタを更新します。カウンタリフレッシュコマンドではカウンタ値は変更されません。

フラッシュシーケンサコマンドの2番目の書き込みで 0xD0 を書くと FACI (Flash Application Command Interface) はカウンタインクリメントコマンド処理を開始します。コマンド処理の完了は、FSTATR レジスタの FRDY ビットで確認できます。

コマンド実行中に「コマンドロック」状態が発生した場合は、「コマンドロック」状態の解除後にカウンタリフレッシュコマンドでカウンタをリフレッシュしてください。




図 46.27 カウンタリフレッシュコマンドの使用法

46.9.3.18 カウンタ読み出しコマンド

カウンタ読み出しコマンドは、セキュリティ機能とセーフティ機能で使用します。カウンタ読み出しコマンドは、3種類のアнтиロールバックカウンタ（ARC_SEC、ARC_NSEC、およびARC_OEMBL）の読み出しに使用します。フラッシュシーケンサは、アチロールバックカウンタの有効領域の判定、64ビット分のデータの読み出し、FCNTDATAR0～FCNTDATAR1レジスタへの格納を自動的に行います。

フラッシュシーケンサコマンドの2番目の書き込みで0xD0を書くとFACI (Flash Application Command Interface) はカウンタ読み出しコマンド処理を開始します。コマンド処理の完了は、FSTATRレジスタのFRDYビットで確認できます。




図 46.28 カウンタ読み出しコマンドの使用方法

46.10 サスペンド動作

プログラム/イレース処理中は、表 46.39 に示すバックグラウンドオペレーションの条件が満たされない場合、フラッシュメモリの読み出しはできません。P/E サスペンドコマンドを発行し、フラッシュメモリへのプログラム/イレース処理を中断させることによって、フラッシュメモリの読み出しが可能になります。P/E サスペンドコマンドには、書き込みに対するサスペンドモードが 1 種類と消去に対するサスペンドモードが 2 種類（サスペンド優先モード、イレース優先モード）存在します。また、中断したプログラム/イレース処理を再開する P/E レジュームコマンドも用意しています。サスペンド動作の詳細は、図 46.17 を参照してください。

46.11 プロテクション機能

46.11.1 ソフトウェアプロテクション

ソフトウェアプロテクションは、コントロールレジスタの設定およびユーザー領域のブロック保護設定によりコードフラッシュメモリの書き換えおよび消去を無効にします。ソフトウェアプロテクションに対して FACI コマンド発行を試みると、フラッシュシーケンサはコマンドロック状態になります。

46.11.1.1 FWEPROR レジスタによるプロテクション

FWEPROR.FLWE[1:0]が 01b でなければ、どのモードでも書き換えはできません。

46.11.1.2 FENTRYR レジスタによるプロテクション

FENTRYR レジスタが 0x0000 に設定されるとフラッシュシーケンサは読み出しモードになります。読み出しモードでは FACI コマンドは受け付けられません。読み出しモードで FACI コマンド発行を試みると、フラッシュシーケンサはコマンドロック状態になります。

46.11.1.3 ブロック保護設定によるプロテクション

ユーザー領域の各ブロックにはブロック保護設定（BPS または BPS_SEC）があります。FBPROT0 レジスタまたは FBPROT1 レジスタが 0x0000 で、ブロック保護ビットが 0 のとき、コードフラッシュのユーザー領域にプログラムコマンドまたはブロックイレースコマンドを発行するとコマンドロック状態になります。ブロック保護ビットが 0 のブロックを書き換えまたは消去するためには、FBPROT0 レジスタまたは FBPROT1 レジスタを 0x0001 に設定してください。

ブロック保護設定は、永久ブロック保護設定（PBPS または PBPS_SEC）によりロックできます。永久ブロック保護設定およびブロック保護設定が 0 のとき、コードフラッシュのユーザー領域にプログラムコマンドまたはブロックイレースコマンドを発行すると、FBPROT0 レジスタまたは FBPROT1 レジスタの設定にかかわらず、フラッシュシーケンサはコマンドロック状態になります。

有効なブロック保護設定（BPS または BPS_SEC）はブロック保護選択ビット（BPS_SEL）に依存します。

ブロック保護設定および永久ブロック保護設定の詳細については「46.12.2. 永久ブロック保護設定」を参照してください。詳細については、「46.4.17. FBPROT0: フラッシュブロック保護レジスタ」および「46.4.18. FBPROT1: セキュア用フラッシュブロック保護レジスタ」を参照してください。

ブロック保護設定（BPS または BPS_SEC）およびブロック保護選択（BPS_SEL）の詳細については、「6. オプション設定メモリ」を参照してください。

ブロック保護設定による保護領域は、アドレススワップ機能の設定（スタートアップ領域選択、ブロックスワップリニアモードでのブロックスワップ、およびデュアルモードでのスタートアップバンク選択）にかかわらず、常に FSADDR レジスタ設定のアドレスで決まります。表 46.24～表 46.29 に、各機能設定でのユーザー領域とブロック保護設定の関係を示します。

(1) リニアモードの場合

- BPS[0]～BPS[n]または BPS_SEC[0]～BPS_SEC[n]は、ユーザー領域のブロックに割り当てられています（たとえば、アドレスは 0x00_0000～最終ブロックアドレスになります）。
- BPS[0]/BPS_SEC[0]および BPS[1]/BPS_SEC[1]は、スタートアップ領域選択設定（SAS.BTFLG ビット）に応じてユーザー領域のブロックに割り当てられています。（「46.11.3. スタートアッププログラムプロテクション」を参照してください。）
- FLI ユーザー領域の後半は、ブロックスワップ選択設定（BANKSEL.BLCKSWP[6:0]ビット）に応じてブロック保護設定に割り当てられています。「46.11.5. ブロックスワップ機能」を参照してください。

スタートアップ領域選択が無効（スワップなし）の場合のブロック保護設定を表 46.24 に示します。

アドレス変換機能が使用される場合のブロック保護設定の例を表 46.25 以降に示します。

表 46.24 SAS.BTFLG ビットが 1 の場合のブロック保護設定例

FSADDR[23:0]	ブロックサイズ	ブロック保護設定	ユーザー領域ブロック番号	備考
最終ブロックアドレス	32 KB	BPS[n]または BPS_SEC[n]	ブロック n	—
:	:	:	:	—
0x01_8000～0x01_FFFF	32 KB	BPS[9]または BPS_SEC[9]	ブロック 9	—
0x01_0000～0x01_7FFF	32 KB	BPS[8]または BPS_SEC[8]	ブロック 8	—
0x00_E000～0x00_FFFF	8 KB	BPS[7]または BPS_SEC[7]	ブロック 7	—
0x00_C000～0x00_DFFF	8 KB	BPS[6]または BPS_SEC[6]	ブロック 6	—
:	:	:	:	—
0x00_2000～0x00_3FFF	8 KB	BPS[1]または BPS_SEC[1]	ブロック 1	本スタートアップ領域選択設定ではブロック 0 とブロック 1 をスワップしない
0x00_0000～0x00_1FFF	8 KB	BPS[0]または BPS_SEC[0]	ブロック 0	本スタートアップ領域選択設定ではブロック 0 とブロック 1 をスワップしない

表 46.25 SAS.BTFLG ビットが 0 の場合のブロック保護設定例

FSADDR[23:0]	ブロックサイズ	ブロック保護設定	ユーザー領域 ブロック番号	備考
最終ブロックアドレス	32 KB	BPS[n]または BPS_SEC[n]	ブロック n	—
⋮	⋮	⋮	⋮	—
0x01_8000~0x01_FFFF	32 KB	BPS[9]または BPS_SEC[9]	ブロック 9	—
0x01_0000~0x01_7FFF	32 KB	BPS[8]または BPS_SEC[8]	ブロック 8	—
0x00_E000~0x00_FFFF	8 KB	BPS[7]または BPS_SEC[7]	ブロック 7	—
0x00_C000~0x00_DFFF	8 KB	BPS[6]または BPS_SEC[6]	ブロック 6	—
⋮	⋮	⋮	⋮	—
0x00_2000~0x00_3FFF	8 KB	BPS[1]または BPS_SEC[1]	ブロック 0	本スタートアップ領域選択設定ではブロック 0 とブロック 1 をスワップ
0x00_0000~0x00_1FFF	8 KB	BPS[0]または BPS_SEC[0]	ブロック 1	本スタートアップ領域選択設定ではブロック 0 とブロック 1 をスワップ

表 46.26 BANKSEL.BLCKSWP ビットが 1 の場合のブロック保護設定例

FSADDR[23:0]	ブロックサイズ	ブロック保護設定	ユーザー領域 ブロック番号	備考
最終ブロックアドレス	32 KB	BPS[n]または BPS_SEC[n]	ブロック n	—
⋮	⋮	⋮	⋮	—
ブロックスワップ対象の上位側アドレス	32 KB	BPS[b]または BPS_SEC[b]	ブロック b	本ブロックスワップ選択設定ではブロック a とブロック b をスワップしない
⋮	⋮	⋮	⋮	—
ブロックスワップ対象の下部側アドレス	32 KB	BPS[a]または BPS_SEC[a]	ブロック a	本ブロックスワップ選択設定ではブロック a とブロック b をスワップしない
⋮	⋮	⋮	⋮	—
0x01_8000~0x01_FFFF	32 KB	BPS[9]または BPS_SEC[9]	ブロック 9	—
0x01_0000~0x01_7FFF	32 KB	BPS[8]または BPS_SEC[8]	ブロック 8	—
0x00_E000~0x00_FFFF	8 KB	BPS[7]または BPS_SEC[7]	ブロック 7	—
0x00_C000~0x00_DFFF	8 KB	BPS[6]または BPS_SEC[6]	ブロック 6	—
⋮	⋮	⋮	⋮	—
0x002000~0x00_3FFF	8 KB	BPS[1]または BPS_SEC[1]	ブロック 1	—
0x00_0000~0x00_1FFF	8 KB	BPS[0]または BPS_SEC[0]	ブロック 0	—

表 46.27 BANKSEL.BLCKSWP ビットが 0 の場合のブロック保護設定例 (1/2)

FSADDR[23:0]	ブロックサイズ	ブロック保護設定	ユーザー領域 ブロック番号	備考
最終ブロックアドレス	32 KB	BPS[n]または BPS_SEC[n]	ブロック n	—
⋮	⋮	⋮	⋮	—
ブロックスワップ対象の更新側アドレス	32 KB	BPS[b]または BPS_SEC[b]	ブロック a	本ブロックスワップ選択設定ではブロック a とブロック b をスワップ
⋮	⋮	⋮	⋮	—

表 46.27 BANKSEL.BLCKSWP ビットが 0 の場合のブロック保護設定例 (2/2)

FSADDR[23:0]	ブロックサイズ	ブロック保護設定	ユーザー領域 ブロック番号	備考
ブロックスワップ対象の動作側アドレス	32 KB	BPS[a]または BPS_SEC[a]	ブロック b	本ブロックスワップ選択設定ではブロック a とブロック b をスワップ
⋮	⋮	⋮	⋮	—
0x01_8000~0x01_FFFF	32 KB	BPS[9]または BPS_SEC[9]	ブロック 9	—
0x01_0000~0x01_7FFF	32 KB	BPS[8]または BPS_SEC[8]	ブロック 8	—
0x00_E000~0x00_FFFF	8 KB	BPS[7]または BPS_SEC[7]	ブロック 7	—
0x00_C000~0x00_DFFF	8 KB	BPS[6]または BPS_SEC[6]	ブロック 6	—
⋮	⋮	⋮	⋮	—
0x00_2000~0x00_3FFF	8 KB	BPS[1]または BPS_SEC[1]	ブロック 1	—
0x00_0000~0x00_1FFF	8 KB	BPS[0]または BPS_SEC[0]	ブロック 0	—

(2) デュアルモードの場合 (DUALSEL.BANKMD[2:0] = 000b)

- BPS[0]~BPS[n]または BPS_SEC[0]~BPS_SEC[n]は、バンク 0 ユーザー領域のブロックに割り当てられています (たとえば、アドレスは 0x00000000~下側バンクの最終ブロックアドレスになります)。
- BPS[70]~BPS[70+n]または BPS_SEC[70]~BPS_SEC[70+n]は、バンク 1 ユーザー領域のブロックに割り当てられています (たとえば、アドレスは 0x00200000~上側バンクの最終ブロックアドレスになります)。

バンク 0 が上側バンク (BANKSEL.BANKSWP[2:0] = 000b) です。

- BPS[0]~BPS[n]または BPS_SEC[0]~BPS_SEC[n]は、バンク 1 ユーザー領域のブロックに割り当てられています (たとえば、アドレスは 0x00_0000~下側バンクの最終ブロックアドレスになります)。
- BPS[70]~BPS[70+n]または BPS_SEC[70]~BPS_SEC[70+n]は、バンク 0 ユーザー領域のブロックに割り当てられています (たとえば、アドレスは 0x20_0000~上側バンクの最終ブロックアドレスになります)。

デュアルモードでのブロック保護設定例を表 46.28 と表 46.29 に示します。デュアルバンク機能 (DUALSEL.BANKMD[2:0]ビットおよび BANKSEL.BANKSWP[2:0]ビット) の詳細については、「[46.11.4. デュアルバンク機能](#)」を参照してください。

表 46.28 BANKSEL.BANKSWP[2:0]ビットが 111b の場合のブロック保護設定例 (1/2)

FSADDR[23:0]	ブロックサイズ	ブロック保護設定	ユーザー領域 ブロック番号	備考
上側バンクの最終ブロックアドレス	32 KB	BPS[70+n]または BPS_SEC[70+n]	ブロック 70+n	本スタートアップバンク切り替え設定ではバンク 0 とバンク 1 をスワップしない
⋮	⋮	⋮	⋮	
0x21_8000~0x21_FFFF	32 KB	BPS[79]または BPS_SEC[79]	ブロック 79	
0x21_0000~0x21_7FFF	32 KB	BPS[78]または BPS_SEC[78]	ブロック 78	
0x20_E000~0x20_FFFF	8 KB	BPS[77]または BPS_SEC[77]	ブロック 77	
0x20_C000~0x20_DFFF	8 KB	BPS[76]または BPS_SEC[76]	ブロック 76	
⋮	⋮	⋮	⋮	
0x20_2000~0x20_3FFF	8 KB	BPS[71]または BPS_SEC[71]	ブロック 71	
0x20_0000~0x20_1FFF	8 KB	BPS[70]または BPS_SEC[70]	ブロック 70	

表 46.28 BANKSEL.BANKSWP[2:0]ビットが 111b の場合のブロック保護設定例 (2/2)

FSADDR[23:0]	ブロックサイズ	ブロック保護設定	ユーザー領域 ブロック番号	備考
下側バンクの最終ブロックアドレス	32 KB	BPS[n]または BPS_SEC[n]	ブロック n	本スタートアップバンク 切り替え設定ではバンク 0 とバンク 1 をスワップ しない
⋮	⋮	⋮	⋮	
0x01_8000~0x01_FFFF	32 KB	BPS[9]または BPS_SEC[9]	ブロック 9	
0x01_0000~0x01_7FFF	32 KB	BPS[8]または BPS_SEC[8]	ブロック 8	
0x00_E000~0x00_FFFF	8 KB	BPS[7]または BPS_SEC[7]	ブロック 7	
0x00_C000~0x00_DFFF	8 KB	BPS[6]または BPS_SEC[6]	ブロック 6	
⋮	⋮	⋮	⋮	
0x00_2000~0x00_3FFF	8 KB	BPS[1]または BPS_SEC[1]	ブロック 1	
0x00_0000~0x00_1FFF	8 KB	BPS[0]または BPS_SEC[0]	ブロック 0	

表 46.29 BANKSEL.BANKSWP[2:0]ビットが 000b の場合のユーザー領域とブロック保護設定の関係

FSADDR[23:0]	ブロックサイズ	ブロック保護設定	ユーザー領域ブロッ ク番号	備考
上側バンクの最終ブロックアドレス	32 KB	BPS[70 + n]または BPS_SEC[70 + n]	ブロック n	本スタートアップバンク 切り替え設定ではバンク 0 とバンク 1 をスワップ
⋮	⋮	⋮	⋮	
0x21_8000~0x21_FFFF	32 KB	BPS[79]または BPS_SEC[79]	ブロック 9	
0x21_0000~0x21_7FFF	32 KB	BPS[78]または BPS_SEC[78]	ブロック 8	
0x20_E000~0x20_FFFF	8 KB	BPS[77]または BPS_SEC[77]	ブロック 7	
0x20_C000~0x20_DFFF	8 KB	BPS[76]または BPS_SEC[76]	ブロック 6	
⋮	⋮	⋮	⋮	
0x20_2000~0x20_3FFF	8 KB	BPS[71]または BPS_SEC[71]	ブロック 1	
0x20_0000~0x20_1FFF	8 KB	BPS[70]または BPS_SEC[70]	ブロック 0	
下側バンクの最終ブロックアドレス	32 KB	BPS[n]または BPS_SEC[n]	ブロック 70 + n	
⋮	⋮	⋮	⋮	
0x01_8000~0x01_FFFF	32 KB	BPS[9]または BPS_SEC[9]	ブロック 79	
0x01_0000~0x01_7FFF	32 KB	BPS[8]または BPS_SEC[8]	ブロック 78	
0x00_E000~0x00_FFFF	8 KB	BPS[7]または BPS_SEC[7]	ブロック 77	
0x00_C000~0x00_DFFF	8 KB	BPS[6]または BPS_SEC[6]	ブロック 76	
⋮	⋮	⋮	⋮	
0x00_2000~0x00_3FFF	8 KB	BPS[1]または BPS_SEC[1]	ブロック 71	
0x00_0000~0x00_1FFF	8 KB	BPS[0]または BPS_SEC[0]	ブロック 70	

46.11.2 エラープロテクション

エラープロテクションは、不正 FACI コマンドの発行、不正アクセス、およびフラッシュシーケンサの誤動作を検出します。エラー検出時 FACI コマンドは受け付けられなくなります (コマンドロック状態)。フラッシュシーケンサがコマンドロック状態中、フラッシュメモリは書き込みまたは消去できません。コマンドロック状態から解放するには、ステータスクリアコマンドまたは強制停止コマンドを発行してください。ステータスクリアコマンドは、FSTATR レジスタの FRDY ビットが 1 の場合のみ使用可能です。強制停止コマンドは、FRDY ビットの値に関係なく使用できます。FAEINT レジスタの CMDLKIE ビットが 1 のとき、フラッシュシーケンサがコマンドロック状態 (FSTAT レジスタの CMDLK ビットが 1) になるとフラッシュアクセスエラー (FIFERR) 割り込みが発生します。

プログラム/イレース処理中に P/E サスペンドコマンド以外のコマンドによりフラッシュシーケンサがコマンドロック状態になると、フラッシュシーケンサはプログラム/イレース処理を継続します。この状態ではプログラム/イレース処理を中断するのに P/E サスペンドコマンドは使用できません。コマンドロック状態でコマン

ドが発行されると、ILGLERR ビットが 1 になり、その他のビットは前回のエラー検出時に設定された値を保持します。

表 46.30 に、プロテクション種別とエラー検出後のステータスビット値を示します。

表 46.30 エラープロテクション種別 (1/3)

エラー種別	説明	ILGOMERR	FESETERR	SECERR	OTERR	TZFERR	ILGLERR	ERSERR	PRGERR	FLWEERR	CFAE	DFAE
FENTRYR 設定エラー	FENTRYR レジスタに設定された値が 0x0000、0x0001、0x0080 のいずれでもない	0	1	0	0	0	1	0	0	0	0	0
	サスペンド時の FENTRYR レジスタ設定がレジューム時の設定と異なる	0	1	0	0	0	1	0	0	0	0	0
不正コマンドエラー	コマンドの最初のサイクルで不定サイズが指定された (バイト書き込みでない)	1	0	0	0	0	1	0	0	0	0	0
	FACI コマンドの最初のアクセスで不定コードが書き込まれた	1	0	0	0	0	1	0	0	0	0	0
	マルチアクセス FACI コマンドの最終アクセスで指定された値が 0xD0 でない	1	0	0	0	0	1	0	0	0	0	0
	プログラムまたはコンフィグレーション設定コマンドで FACI コマンドの 2 番目の書き込みで指定された値 (N) が間違っている	1	0	0	0	0	1	0	0	0	0	0
	ブランクチェックコマンドが発行されたが、BCDIR、FSADDR、FEADDR の各レジスタの設定と一致しない (「46.4.13. FEADDR : FACI コマンド終了アドレスレジスタ」参照)	1	0	0	0	0	1	0	0	0	0	0/1 (注1)
	マルチブロックイレースコマンドが発行されたが、FSADDR レジスタおよび FEADDR レジスタ設定に矛盾がある <ul style="list-style-type: none"> FSADDR > FEADDR FEADDR レジスタは予約領域に設定されている 	1	0	0	0	0	1	0	0	0	0	0/1 (注1)
	カウンタインクリメントコマンド、カウンタリフレッシュコマンド、またはカウンタリフレッシュコマンドが発行されたが、FCNTSEL[2:0]の設定に矛盾がある (CNF_ARCNS0 ビットと CNF_ARCNS1 ビットの設定の不一致を含む)	1	0	0	0	0	1	0	0	0	0	0
	各モードで受け付けできない FACI コマンドが発行された (表 46.19 参照)	1	0	0	0	0	1	0	0	0	0	0
	コマンド受け付け条件が満たされていないときに FACI コマンドが発行された (表 46.20 参照)	0/1	0/1	0/1	0/1	0	1	0/1	0/1	0/1	0/1	0/1
	ブロック保護設定により保護されている領域にプログラムコマンド、ブロックイレースコマンド、またはマルチブロックイレースコマンドが発行された (「46.11.1.3. ブロック保護設定によるプロテクション」参照)	1	0	0	0	0	1	0	0	0	0	0

表 46.30 エラープロテクション種別 (2/3)

エラー種別	説明	ILGOMERR	FESETERR	SECERR	OTERR	TZFERR	ILGLERR	ERSERR	PRGERR	FLWEERR	CFAE	DFAE
不正コマンドエラー	ロックビット設定により保護されているデータフラッシュコンフィグレーション領域にコンフィグレーション設定コマンドが発行された	1	0	0	0	0	1	0	0	0	0	0
	ロックビット設定により保護されているアンチロールバック領域にカウンタインクリメントコマンドまたはカウンタリフレッシュコマンドが発行された	1	0	0	0	0	1	0	0	0	0	0
	消去サスペンド中の消去領域にプログラムコマンドが発行された	1	0	0	0	0	1	0	0	0	0	0
	RSIP-E51A レジスタの設定が ARC_OEMBL 値以下のときに ARC_OEMBL に対してカウンタインクリメントコマンドが発行された (「46.12.5. アンチロールバックカウンタ」を参照してください。)	1	0	0	0	0	1	0	0	0	0	0
	ARC_OEMBL に対してカウンタインクリメントコマンドが発行されたが、その直前に ARC_OEMBL に対してカウンタ読み出しコマンドが発行されなかった	1	0	0	0	0	1	0	0	0	0	0
	フラッシュシーケンサのコマンド不正ステータスに対してコマンドが発行された (表 46.17 を参照)	0/1	0/1	0/1	0/1	0	1	0/1	0/1	0/1	0/1	0/1
消去エラー	消去中にエラーが発生した	0	0	0	0	0	0	1	0	0	0	0
書き込みエラー	書き込み中にエラーが発生した	0	0	0	0	0	0	0	1	0	0	0
コードフラッシュメモリアクセス違反	コードフラッシュ P/E モードでユーザー領域の予約部分に FACL コマンドが発行された	0	0	0	0	0	1	0	0	0	1	0
	コードフラッシュ P/E モードで予約済みコンフィグレーション領域にコンフィグレーション設定コマンドが発行された	0/1	0	0	0	0	1	0	0	0	1	0
	コードフラッシュ P/E モードで TrustZone 保護領域に、プログラムコマンド、ブロックイレースコマンド、またはコンフィグレーション設定コマンドが発行された	0/1	0	0	0	1	1	0	0	0	1	0

表 46.30 エラープロテクション種別 (3/3)

エラー種別	説明	ILCOMERR	FESETERR	SECERR	OTERR	TZFERR	ILGLERR	ERSERR	PRGERR	FLWEERR	CFAE	DFAE
データフラッシュメモリアクセス違反	データフラッシュ P/E モードでプログラムコマンドまたはブロックイレースコマンドが予約データ領域に発行された	0	0	0	0	0	1	0	0	0	0	1
	データフラッシュ P/E モードでマルチブロックイレースコマンドが予約データ領域に発行された (FSADDR レジスタは予約データ領域に設定されている)	1	0	0	0	0	1	0	0	0	0	1
	データフラッシュ P/E モードでブランクチェックコマンドが予約データ領域に発行された (FSADDR レジスタは予約データ領域に設定されている)	1	0	0	0	0	1	0	0	0	0	1
	データフラッシュ P/E モードで予約済みコンフィグレーション領域にコンフィグレーション設定コマンドが発行されている	0/1	0	0	0	0	1	0	0	0	0	1
	データフラッシュ P/E モードで TrustZone 保護領域に、プログラムコマンド、ブロックイレースコマンド、マルチブロックイレースコマンド、ブランクチェックコマンド、コンフィグレーション設定コマンド、カウンタインクリメントコマンド、カウンタリフレッシュコマンド、またはカウンタ読み出しコマンドが発行された	0	0	0	0	0	1	0	0	0	0	1
セキュリティエラー	SAS.FSPR ビットが 0 のとき SAS.BTFLG ビット設定用のコンフィグレーション設定コマンドが発行された (「46.9.3.15. コンフィグレーション設定コマンド」参照)	0	0	1	0	0	1	0	0	0	0	0
その他	FACI コマンド発行領域が読み出しモードでアクセスされた	0	0	0	1	0	1	0	0	0	0	0
	コードフラッシュ P/E モードまたはデータフラッシュ P/E モードで FACI コマンド発行領域が読み出された	0	0	0	1	0	1	0	0	0	0	0
フラッシュライト/イレース保護エラー	フラッシュシーケンサによるコマンド処理中に FWEPROR レジスタ設定(注2)によりフラッシュメモリライトプロテクトエラーが検出された	0	0	0	0	0	0	0/1	0/1	1	0	0

注 1. DFAE ビット値は、FSADDR レジスタ設定に依存します。

注 2. FWEPROR レジスタの詳細については、「46.4.8. FWEPROR : フラッシュ P/E プロテクトレジスタ」を参照してください。

46.11.3 スタートアッププログラムプロテクション

スタートアッププログラムプロテクションとは、リセット後に起動されるプログラム (スタートアッププログラム) の保護のことです。本機能は、リセット中に書き換えが中断されたスタートアッププログラムを安全に更新する手段になります。

スタートアップ領域のサイズは 8 K バイトで、コードフラッシュメモリのユーザー領域に割り当てられています。本機能は SAS.BTFLG ビットと FSUACR.SAS[1:0] ビット値を使用し、スタートアッププログラムがブロック単位で格納される領域を変更します (図 46.29 ~ 図 46.32 参照)。

スタートアッププログラムプロテクションにおいて、スタートアップ領域の選択状態は、FSPR ビットで固定できます。しかしながら、SAS.FSPR ビットはいったん 0 になると、1 に戻りません。SAS.FSPR ビットの取り扱いには特に注意してください。

さらに、バンクモード切り替え機能によりデュアルモードが選択されている場合 (BANKMD[2:0]ビットが 000b)、本プロテクションは使用できません。

SAS.FSPR ビットと DUALSEL.BANKMD[2:0]ビットの詳細については、「6. オプション設定メモリ」を参照してください。




図 46.29 スタートアッププログラムプロテクションの概念 (セキュアエアリアスの場合)




図 46.30 スタートアッププログラム保護設定の遷移例 1 (セキュアエアの場合)




図 46.31 スタートアッププログラム保護設定の遷移例 2 (セキュアエリアの場合)




図 46.32 スタートアッププログラムプロテクションの概念 (セキュアエアリアスの場合)

46.11.4 デュアルバンク機能

本プロテクション機能は、バンクモード切り替えおよびスタートアップバンク選択機能を使用しますが、このバンクモード切り替えおよびスタートアップバンク選択機能はユーザープログラム実行中にプログラムを更新したり、リセット中に書き込みが中断された場合に安全な更新方法を提供するための機能です。

46.11.4.1 バンクモードの切り替え

バンクモード切り替え機能は、コードフラッシュメモリのユーザー領域が一つの領域として使用されるリニアモードと、ユーザー領域が2つのバンク領域に分けられるデュアルモードのいずれかを選択します。[図 46.33](#)に、バンクモード切り替えのフローチャート例を示します。オプション設定メモリの DUALSEL.BANKMD[2:0]ビット設定後のリセットにより、バンクモード切り替え機能のモードが決定されます。デュアルモードを選択するとスタートアップバンク選択機能が有効になります。

バンクモード切り替え機能によりデュアルモードが選択されていると (DUALSEL.BANKMD[2:0]ビットが000b)、スタートアッププログラムプロテクション機能を使用できません。

DUALSEL.BANKMD[2:0]ビットの詳細については、「[6. オプション設定メモリ](#)」を参照してください。




図 46.33 バンクモード切り替えフロー例（セキュアエアリアスの場合）（2 MB のコードフラッシュメモリを持つ製品の場合）

46.11.4.2 スタートアップバンクの選択

スタートアップバンクの選択は、リセット中に書き換えが中断されている場合にデュアルモード（DUALSEL.BANKMD[2:0]ビットが 000b）で起動するバンク領域を選択することによりプログラムを安全に更新する方法を提供します。スタートアップバンク選択の概念図を図 46.34 に、スタートアップバンク選択のフロー例を表 46.31 に示します。オプション設定メモリの BANKSEL.BANKSWP[2:0]ビット値を設定した後のリセットにより、バンク 0 とバンク 1 のアドレスが変わり、プログラムのブートアップが更新領域から始まります。スタートアップバンク選択を使用することによりアドレスが切り替わると、FACI コマンドのプログラム/イレース対象も切り替わります。本機能はリニアモードでは無効です。

DUALSEL.BANKMD[2:0]ビットおよび BANKSEL.BANKSWP[2:0]ビットの詳細については、「6. オプション設定メモリ」を参照してください。




図 46.34 スタートアップバンク選択例（セキュアエイリアスの場合）（2 MB のコードフラッシュメモリを持つ製品の場合）

表 46.31 スタートアップバンク選択フロー例（セキュアエイリアスの場合）（2 MB のコードフラッシュメモリを持つ製品の場合）

No.	ステップ名	説明
1	ブロック消去	0x0220_0000~0x022F_7FFF のアドレス範囲で書き込み対象のブロックを消去する
2	新しいソフトウェアを書き込む	0x0220_0000~0x022F_7FFF のアドレス範囲で新しいプログラムを書き込む
3	値を読み出す	BANKSEL.BANKSWP[2:0]ビットの値を読み出す
4	逆の値を書き込む	BANKSEL.BANKSWP[2:0]ビット値の逆の値を書き込む(注1)
5	リセットを発行する	リセットを発行する (リセットによりバンクが切り替わる)

注 1. BANKSEL.BANKSWP[2:0]ビットの読み出し値（000b または 111b）と逆の値を設定してください。

46.11.5 ブロックスワップ機能

本プロテクション機能は、ブロックスワップ選択機能を使用しますが、このブロックスワップ選択機能はユーザープログラム実行中にプログラムを更新したり、リセット中に書き込みが中断された場合に安全な更新方法を提供するための機能です。

46.11.5.1 ブロックスワップ選択

ブロックスワップ選択は、リセットにより書き換えが中断された場合に、プログラムを安全に更新する一つの方法です。ブロックスワップ選択の概念図を図 46.35 に、ブロックスワップ選択のフロー例を図 46.36 に示します。オプション設定メモリにおいて BANKSEL.BLCKSWP ビットの値を設定した後のリセットにより、ブロック A とブロック B のアドレスが変わります。アドレスが切り替わると、FACI コマンドのプログラム/イレース対象も切り替わります。

さらに、バンクモード切り替え機能によりデュアルモードが選択されている場合（DUALSEL.BANKMD[2:0]ビットが 000b）、本プロテクションは使用できません。

DUALSEL.BANKMD[2:0]ビットおよび BANKSEL.BLCKSWP ビットの詳細については、「6. オプション設定メモリ」を参照してください。




図 46.35 ブロックスワップ選択例（セキュアエイリアスの場合）（2 MB のコードフラッシュメモリを持つ製品の場合）




図 46.36 セキュアエイリアスのブロックスワップ選択フロー例 (2 MB のコードフラッシュメモリを持つ製品の場合)

46.12 セキュリティ機能

フラッシュシーケンサは、下記セキュリティ機能をサポートします。

- スタートアップ領域のセキュリティフラグ
- 永久ブロック保護設定
- TrustZone のフラッシュメモリ保護
- コードフラッシュ P/E モードエントリ保護
- データフラッシュコンフィグレーション領域保護
- アンチロールバックカウンタ

46.12.1 スタートアップ領域選択のセキュリティフラグ

スタートアップ領域のセキュリティフラグ (SAS.FSPR) は、オプション設定メモリにあります。

SAS.FSPR ビットが 0 のときコンフィグレーション設定コマンドを発行して SAS.BTFLG ビット値を変更すると、フラッシュシーケンサはコマンドロック状態になります。また、SAS.FSPR ビットが 0 のとき FSUACR レジスタのスタートアップ領域選択ビット (SAS[1:0]) への書き込みは無効です。SAS.FSPR ビットは保護を有効にします。

46.12.2 永久ブロック保護設定

永久ブロック保護設定は、ブロック保護設定のクリア保護です。永久ブロック保護設定が有効の場合、ユーザー領域は FOCI コマンドを使っても永久に更新されません。詳細は、「46.11.1.3. ブロック保護設定によるプロテクション」を参照してください。

ブロック保護設定および永久ブロック保護設定をすると、コンフィグレーション設定コマンドに対して書き込み／クリア保護を行います。書き込み／クリア保護設定に対してコンフィグレーション設定コマンドを発行してもフラッシュシーケンサはエラーを検出しません。

図 46.37 および表 46.32 に、ブロック保護設定 (BPS[n]) および永久保護設定 (PBPS[n]) に対する書き込み／クリア保護を示します。図 46.38 および表 46.33 に、セキュア用ブロック保護設定 (BPS_SEC[n]) およびセキュア用永久保護設定 (PBPS_SEC[n]) に対する書き込み／クリア保護を示します。

効果的な永久ブロック保護設定 (PBPS または PBPS_SEC) はブロック保護の選択 (BPS_SEL) に依存します。永久ブロック保護設定 (PBPS または PBPS_SEC) およびブロック保護選択 (BPS_SEL) の詳細については、「6. オプション設定メモリ」を参照してください。




図 46.37 BPS[n]ビットおよび PBPS[n]ビットによるフラッシュシーケンサの状態遷移

表 46.32 BPS[n]、PBPS[n]、BPS_SEL[n]の各ビットの書き込み／クリア保護

現在の状態		コンフィグレーション設定コマンドによって更新可能				
BPS[n]	PBPS[n]	BPS[n] = 1	BPS[n] = 0	PBPS[n] = 1	PBPS[n] = 0	BPS_SEL[n] = 1
1	1	✓	✓	✓	X	✓
1	0	—	—	—	—	—
0	1	✓	✓	✓	✓	✓
0	0	X	✓	X	✓	X

- 注.
- ✓は、コンフィグレーション設定コマンドによって更新可能であることを示します。
 - Xは、コンフィグレーション設定コマンドによっても更新できないことを示します (エラーは発生しません)。
 - —は、この状態にならないことを示します。




図 46.38 BPS_SEC[n]ビットおよびPBPS_SEC[n]ビットによるフラッシュシーケンサの状態遷移

表 46.33 BPS_SEC[n]、PBPS_SEC[n]、BPS_SEL[n]の各ビットの書き込み/クリア保護

現在の状態		コンフィグレーション設定コマンドによって更新可能				
BPS_SEC[n]	PBPS_SEC[n]	BPS_SEC[n] = 1	BPS_SEC[n] = 0	PBPS_SEC[n] = 1	PBPS_SEC[n] = 0	BPS_SEL[n] = 0
1	1	✓	✓	✓	X	✓
1	0	—	—	—	—	—
0	1	✓	✓	✓	✓	✓
0	0	X	✓	X	✓	X

注.
 • ✓は、コンフィグレーション設定コマンドによって更新可能であることを示します。
 • Xは、コンフィグレーション設定コマンドによっても更新できないことを示します（エラーは発生しません）。
 • —は、この状態にならないことを示します。

46.12.3 TrustZone のフラッシュメモリ保護

本項の情報は、フラッシュシーケンサの動作に焦点を当てています。

フラッシュメモリは、非セキュアアクセスに対して下記の保護機能を備えます。

- フラッシュメモリ領域の保護 (P/E)
- フラッシュメモリ領域の保護（読み出し）
- レジスタの保護
- コードフラッシュ P/E モードエントリ保護

46.12.3.1 フラッシュメモリ領域の保護 (P/E)

本機能は、非セキュアアクセスの FACI コマンドからコードフラッシュおよびデータフラッシュのセキュア領域を保護します。保護の条件は、FACI コマンド、アクセス属性、およびメモリのバウンダリ設定に依存します。

セキュア領域の詳細については、「37. セキュリティ機能」を参照してください。

フラッシュメモリ領域の保護 (P/E) の詳細は表 46.34 を参照してください。

表 46.34 フラッシュメモリ領域の保護 (P/E)

FACI コマンド	対象領域			非セキュアアクセスによるFACIコマンド発行	セキュアアクセスによるFACIコマンド発行
プログラムのブロックイレース	コードフラッシュメモリ	ユーザー領域 (非セキュア領域)	セキュアエイリアス(注1)	X	X
			非セキュアエイリアス(注2)	✓	✓
		ユーザー領域 (セキュア領域)	セキュアエイリアス(注1)	X	✓
			非セキュアエイリアス(注2)	X	X
	データフラッシュメモリ	データ領域 (非セキュア領域)	セキュア(注1)エイリアス	X	X
			非セキュアエイリアス(注2)	✓	✓
		データ領域 (セキュア領域)	セキュアエイリアス(注1)	X	✓
			非セキュアエイリアス(注2)	X	X
マルチブロックイレース/ブランクチェック	データフラッシュメモリ	データ領域 (非セキュア領域)	セキュアエイリアス(注3)	X	X
			非セキュアエイリアス(注4)	✓	✓
		データ領域 (セキュア領域)	セキュアエイリアス(注3)	X	✓
			非セキュアエイリアス(注4)	X	X
コンフィグレーション設定	コードフラッシュメモリ	コンフィグレーション領域 (非セキュア領域)	セキュアエイリアス(注1)	X	X
			非セキュアエイリアス(注2)	✓	✓
		コンフィグレーション領域 (セキュア領域)	セキュアエイリアス(注1)	X	✓
			非セキュアエイリアス(注2)	X	X
	データフラッシュメモリ	コンフィグレーション領域 (セキュア領域のみ)	セキュアエイリアス(注1)	X	✓
			非セキュアエイリアス(注2)	X	X
カウンタインクリメント カウンタリフレッシュ カウンタ読み出し	データフラッシュメモリ	アンチロールバックカウンタ領域 (セキュア領域のみ)	-	X	✓

注.
 ● ✓は、FACI コマンド動作が禁止されていないことを示します。
 ● Xは、FACI コマンド動作が禁止されていることを示します。該当領域が選択され、FACI コマンドが実行されるとエラーになります。

注 1. FSADDR[28]のアドレスが0のときにセキュアエイリアスと判定されます。

注 2. FSADDR[28]のアドレスが1のときに非セキュアエイリアスと判定されます。

注 3. FSADDR[28]と FEADDR[28]のアドレスが0のときにセキュアエイリアスと判定されます。

注 4. FSADDR[28]と FEADDR[28]のアドレスが1のときに非セキュアエイリアスと判定されます。

FACI コマンドの対象領域がコードフラッシュのユーザー領域の場合、フラッシュシーケンサは、FSADDR レジスタの設定とコードフラッシュのメモリ境界設定を比較し、対象領域がセキュア領域にあるかどうかを判断します。

リニアモードでは、メモリのバウンダリは、0x0200_0000～0x021F_0000 の範囲で 32 KB 単位で設定可能です。

デュアルモードでは、メモリのバウンダリは、0x0200_0000～0x0220_0000 の範囲で 32 KB 単位で設定可能です。メモリの境界がデュアルモードで 0x0220_0000 以上に設定されると、ユーザー領域全体がセキュア領域と定義されます。

図 46.39 に、コードフラッシュ内のユーザー領域のセキュア属性と非セキュア属性の詳細を示します。




図 46.39 ユーザー領域内のセキュア領域と非セキュア領域 (セキュアエイリアスの場合)

FACI コマンド発行の対象領域がデータフラッシュのデータ領域の場合、フラッシュシーケンサは、FSADDR/FEADDR レジスタの設定とデータフラッシュのメモリ境界設定を比較し、対象領域がセキュア領域にあるかどうかを判断します。メモリのバウンダリは、0x0270_0000～0x0270_FC00 の範囲で 1 KB 単位で設定可能です。図 46.40 に、データフラッシュ内のデータ領域のセキュア属性と非セキュア属性の詳細を示します。




図 46.40 データ領域内のセキュア領域と非セキュア領域 (セキュアエイリアスの場合)

オプション設定メモリのセキュア領域と非セキュア領域の詳細については、図 46.41 を参照してください。フラッシュシーケンサは、FSADDR レジスタの設定から、対象領域がセキュア領域かどうかを判断します。




図 46.41 オプション設定メモリ内のセキュア領域と非セキュア領域（セキュアエイリアスの場合）

46.12.3.2 フラッシュメモリ領域の保護（読み出し）

本機能は、非セキュアバスアクセスからコードフラッシュおよびデータフラッシュのセキュア領域を保護します。

セキュア領域の詳細については、「[37. セキュリティ機能](#)」を参照してください。

46.12.3.3 レジスタの保護

フラッシュシーケンサレジスタには、非セキュアアクセスに対するライトアクセス保護を備えます。表 46.35 に、フラッシュシーケンサの保護レジスタの詳細を示します。

表 46.35 TrustZone 用フラッシュシーケンサの保護レジスタ

保護対象レジスタ	セキュリティ属性設定	備考
FCKMHZ レジスタ	SA レジスタの設定 (FSAR.FCKMHZSA)	詳細の参照先:「 46.4.4. FSAR: フラッシュセキュリティ属性レジスタ 」
フラッシュアクセス領域	SA レジスタの設定 (FSAR.FACICMISA)	詳細の参照先:「 46.4.4. FSAR: フラッシュセキュリティ属性レジスタ 」
FACI レジスタ(注1)および FWEPROR レジスタ	SA レジスタの設定 (FSAR.FACICMRSA)	詳細の参照先:「 46.4.4. FSAR: フラッシュセキュリティ属性レジスタ 」
FCTRCNTR、FCTRLSR、FCTRADDR、および FCTRSTATR レジスタ	SA レジスタの設定 (FSAR.FACITRSA)	詳細の参照先:「 46.4.4. FSAR: フラッシュセキュリティ属性レジスタ 」
FMEPROT、FCNTSELR、FCNTDATAR0~FCNTDATAR1、FBPROT1、および FSUACR レジスタ	常にセキュア	—

注 1. 対象 FACI レジスタ: FASTAT、FAEINT、FRDYIE、FSADDR、FEADDR、FBPROTO、FSTATR、FENTRYR、FSUINITR、FCMDR、FBCCNT、FBCSTAT、FPSADDR、FSUASMON、FCPSR、および FPCKAR

46.12.3.4 コードフラッシュ P/E モードエントリ保護

フラッシュシーケンサには、セキュア開発者用に FMEPROT レジスタによるコードフラッシュ P/E のプロテクション機能があります。本プロテクション機能によりセキュア関数がコードフラッシュメモリの読み出しを防止できます。「[46.4.14. FMEPROT: フラッシュ P/E モードエントリ保護レジスタ](#)」を参照してください。

セキュア関数以外に非セキュア領域のプログラム/イレースを必要としないアプリケーションでは、FMEPROT レジスタのプロテクション機能を有効にすることによりコードフラッシュプログラム/イレースの非セキュア関数を常に無効にしておくことを推奨します。

非セキュア関数によるコードフラッシュ P/E シーケンス例の詳細については、[図 46.42](#)を参照してください。




図 46.42 非セキュア関数によるコードフラッシュ P/E シーケンス例 (コードフラッシュ P/E 用セキュア関数使用)

46.12.4 データフラッシュコンフィグレーション領域保護

データフラッシュコンフィグレーション領域には、ロックビットでロックすることができる領域が3種類あります (LK_CD_A0、LK_CD_A1、LK_CD_A2)。コンフィグレーション設定コマンドの対象領域にロックビットによる保護領域が含まれる場合、フラッシュシーケンサはエラーを検出してコマンドロック状態に遷移します。

LK_CD_A0 領域と LK_CD_A1 領域は、1 ロックビットで4バイトのデータが保護されます。

LK_CD_A2 領域は、1 ロックビットで 16 バイトのデータが保護されます。0x2703_0360~0x2703_037F の 32 バイトについては、シリアルプログラミングモードでしか更新できない書き込み保護となります。フラッシュメモリ領域の保護 (P/E) の詳細は、■を参照してください。データフラッシュコンフィグレーション領域のロック可能領域が保護される条件の詳細は、表 46.36 を参照してください。

表 x-1 データフラッシュコンフィグレーション領域のロック可能領域が保護される条件

表 46.36 データフラッシュコンフィグレーション領域のロック可能領域が保護される条件 (セキュアエアリアスの場合)

ロック可能領域		プロテクション機能 サイズ	ロックビット	備考
領域名	アドレス			
LK_CD_A0	0x2703_0080~ 0x2703_0083	4 バイト	CD0_LK0	コンフィグレーション設定コマンドで 16 バイト分のデータの更新を試みた場合、該当する各領域に対応するロックビットに 1 つでも 0 が設定されたものとがあると、データは更新できません。
	0x2703_0084~ 0x2703_0087	4 バイト	CD0_LK1	
	:	:	:	
	0x2703_0170~ 0x2703_0177	4 バイト	CD0_LK60	
	0x2703_0174~ 0x2703_0177	4 バイト	CD0_LK61	
	0x2703_0178~ 0x2703_017B	4 バイト	CD0_LK62	
	0x2703_017C~ 0x2703_017F	4 バイト	CD0_LK63	
LK_CD_A1	0x2703_0180~ 0x2703_0183	4 バイト	CD1_LK0	
	0x2703_0184~ 0x2703_0187	4 バイト	CD1_LK1	
	:	:	:	
	0x2703_0270~ 0x2703_0277	4 バイト	CD1_LK60	
	0x2703_0274~ 0x2703_0277	4 バイト	CD1_LK61	
	0x2703_0278~ 0x2703_027B	4 バイト	CD1_LK62	
	0x2703_027C~ 0x2703_027F	4 バイト	CD1_LK63	
LK_CD_A2	0x2703_0280~ 0x2703_028F	16 バイト	CD2_LK0	この範囲内のロック可能領域とロックビットは、シリアルプログラミングモード以外では更新できません。
	0x2703_0290~ 0x2703_029F	16 バイト	CD2_LK1	
	:	:	:	
	0x2703_0340~ 0x2703_034F	16 バイト	CD2_LK12	
	0x2703_0350~ 0x2703_035F	16 バイト	CD2_LK13	
	0x2703_0360~ 0x2703_036F	16 バイト	CD2_LK14	
	0x2703_0370~ 0x2703_037F	16 バイト	CD2_LK15	

46.12.5 アンチロールバックカウンタ

アンチロールバックカウンタ関連のオプションフラッシュメモリについては、「6.2.21. ARCLS : アンチロールバックカウンタロック設定レジスタ」～「6.2.25. ARC_OEMBLn : OEMBL 用アンチロールバックカウンタレジスタ n (n = 0, 1)」を参照してください。

アンチロールバックカウンタはファームウェアアップデートに使用される、デクリメント不可のカウンタです。セキュアアプリケーションだけが使用可能です。アンチロールバックカウンタは、カウンタインクリメントコマンドが実行されると、初期値の 0 から 1 ビットずつ左シフトします。最下位ビット (ビット 0) が 1 になります。アンチロールバックカウンタの値が最大値に達すると、カウンタインクリメントコマンドが実行されてもフラッシュシーケンサはカウンタを更新しません (エラーにはなりません)。

カウンタを制御するコマンドは 3 種類あります。詳細については、「46.9.3.16. カウンタインクリメントコマンド」、「46.9.3.17. カウンタリフレッシュコマンド」、および「46.9.3.18. カウンタ読み出しコマンド」を参照してください。

カウンタインクリメントコマンドによってアンチロールバックカウンタの値がどのようにインクリメントしていくかを図 46.43 に示します。



図 46.43 アンチロールバックカウンタのインクリメントのイメージ

アンチロールバックカウンタには 3 種類 (ARC_SEC、ARC_NSEC、ARC_OEMBL) があります。また、各カウンタを保護するためのロックビットがあります (ARCSEC_LK、ARC_NSEC_LK0～ARC_NSEC_LK3、ARCOEMBL_LK)。

ARC_NSEC カウンタについては、コンフィグレーション領域設定 (CNF_ARCNS0 および CNF_ARCNS1) で 256 ビット×1 ライン構成と 64 ビット×4 ライン構成のどちらかが選べます。また、ARC_NSEC カウンタは不正な設定に更新することはできません。

ARC_OEMBL カウンタは、RSIP-E51A レジスタの設定で保護することができます。RSIP-E51A レジスタの設定値が FCNTDATAR0 レジスタ値以下および FCNTDATAR1 レジスタ値以下の場合は、更新ができません。RSIP-E51A レジスタの詳細については、「38. Renesas セキュア IP (RSIP-E51A)」を参照してください。

46.12.5.1 アンチロールバックカウンタの復帰フロー

図 46.44、図 46.45、および図 46.46-4 に、OEM_BL アンチロールバックカウンタの場合の復帰フローを示します。アンチロールバックカウンタの復帰フローは、セキュアソフトウェア開発者によるカスタムアプリケーションに依存するためには必要な処理と考えるべきです。デュアルモードでのフロー例を以下に示します。リニアモードでは、スタートアップ領域選択を用いることで同じ動作が行えますが、アンチロールバックカウンタで管理されるアプリケーションサイズは 8 KB に制限されます。

動作例：デュアルモードで選択したバンク0からの更新

表記

UCF：「Update Complete Flag」の略。セキュアソフトウェアによって設定／クリアされます。
 ICF：「Increment Complete Flag」の略。セキュアソフトウェアによって設定／クリアされます。
 「設定」状態：更新処理が完了している状態を示します。
 「クリア」状態：更新処理が完了していない状態を示します。

ユーザー領域バンク0（有効）	OEM_BLV0等
ユーザー領域バンク1（無効）	
データフラッシュ コンフィグレーション領域	UCF／設定
コードフラッシュ コンフィグレーション領域	ICF／設定
アンチロールバックカウンタ	バンク0選択 カウンタ／v0

ステップ0：更新前の状態
 バンク0のOEM_BLIはバージョンアップ前



ユーザー領域バンク0（有効）	OEM_BLV0等
ユーザー領域バンク1（無効）	OEM_BLV1等
データフラッシュ コンフィグレーション領域	UCF／クリア
コードフラッシュ コンフィグレーション領域	ICF／クリア
アンチロールバックカウンタ	バンク0選択 カウンタ／v0

ステップ1：新しいOEM_BLを書き込み、UCFとICFをクリア
 コンフィグレーション設定コマンドによってUCFとICFがクリアされます。
 次に、プログラムコマンド／イレースコマンドによって新しいOEM_BL等が無効ユーザー領域に書き込まれます。

復帰フローの選択方法：
 下記の状態から電源障害の発生を確認できます。

- ・ UCFがクリア状態
- ・ カウンタ値が旧バージョン

復帰フロー：
 ステップ1から再開する必要があります。



図 46.44 電源障害時の OEM_BL 更新の復帰フロー（デュアルモードの場合）（1/3）

動作例：デュアルモードで選択したバンク0からの更新

表記

UCF：「Update Complete Flag」の略。セキュアソフトウェアによって設定／クリアされます。
 ICF：「Increment Complete Flag」の略。セキュアソフトウェアによって設定／クリアされます。
 「設定」状態：更新処理が完了している状態を示します。
 「クリア」状態：更新処理が完了していない状態を示します。

ユーザー領域バンク0 (有効)	OEM_BL/v0等
ユーザー領域バンク1 (無効)	OEM_BL/v1等
データフラッシュ コンフィグレーション領域	UCF／設定
	ICF／クリア
コードフラッシュ コンフィグレーション領域	バンク0選択
アンチロールバックカウンタ	カウンタ／v0

ステップ2. UCFの設定
 コンフィグレーション設定コマンドでUCFを設定します。

復帰フローの選択方法：
 ステップ1と同様です。
復帰フロー：
 ステップ1と同様です。



ユーザー領域バンク0 (有効)	OEM_BL/v0等
ユーザー領域バンク1 (無効)	OEM_BL/v1等
データフラッシュ コンフィグレーション領域	UCF／設定
	ICF／設定
コードフラッシュ コンフィグレーション領域	バンク0選択
アンチロールバックカウンタ	カウンタ／v1

ステップ3. カウンタのバージョン更新、ICFの設定
 カウンタインクリメントコマンドでOEM_BLバージョンカウンタを更新します。
 次に、コンフィグレーション設定コマンドでICFを設定します。

復帰フローの選択方法 (a)：
 下記の状態から電源障害の発生を確認できます。
 ・ UCFが設定状態
 ・ ICFがクリア状態
 ・ カウンタ値が旧バージョン
復帰フロー (a)：
 カウンタリフレッシュコマンドを発行する必要があります。
 次に、UCFクリア後、ステップ1から再開する必要があります。

復帰フローの選択方法 (b)：
 下記の状態から電源障害の発生を確認できます。
 ・ UCFが設定状態
 ・ ICFがクリア状態
 ・ カウンタ値が新バージョン

復帰フロー (b)：
 カウンタリフレッシュコマンドを発行しICFを設定する必要があります。
 次に、ステップ4から再開する必要があります。



ユーザー領域バンク0 (有効)	OEM_BL/v0等
ユーザー領域バンク1 (無効)	OEM_BL/v1等
データフラッシュ コンフィグレーション領域	UCF／クリア
	ICF／クリア
コードフラッシュ コンフィグレーション領域	バンク1選択
アンチロールバックカウンタ	カウンタ／v1

ステップ4. バンク選択の更新
 コンフィグレーション設定コマンドでBANKSWP[2:0]ビットがバンク1選択の設定に変更されます。

復帰フローの選択方法：
 下記の状態から電源障害の発生を確認できます。
 ・ UCFが設定状態
 ・ ICFが設定状態
 ・ カウンタ値が新バージョン
 ・ BANKSWP[2:0]ビットがバンク0選択の設定
復帰フロー：
 ステップ4から再開する必要があります。



図 46.45 電源障害時の OEM_BL 更新の復帰フロー（デュアルモードの場合）(2/3)

動作例：デュアルモードで選択したバンク0からの更新

表記

UCF：「Update Complete Flag」の略。セキュアソフトウェアによって設定／クリアされます。
 ICF：「Increment Complete Flag」の略。セキュアソフトウェアによって設定／クリアされます。
 「設定」状態：更新処理が完了している状態を示します。
 「クリア」状態：更新処理が完了していない状態を示します。

ユーザー領域バンク0（無効）	OEM_BL/v0等
ユーザー領域バンク1（有効）	OEM_BL/v1等
データフラッシュ コンフィグレーション領域	UCF／設定
	ICF／クリア
コードフラッシュ コンフィグレーション領域	バンク1選択
アンチロールバックカウンタ	カウンタ/v1

ステップ5. 有効ユーザー領域の切り替え

システムリセット後にバンク1が有効領域になります。
 UCF、ICF、およびアンチロールバックカウンタを参照し、
 OEM_BLの更新処理が成功したことを確認する必要があります。

図 46.46 電源障害時の OEM_BL 更新の復帰フロー（デュアルモードの場合）（3/3）

46.13 ブートモード

シリアルプログラミングモードには、SCI9 を使用するブートモード（SCI インタフェース）と USBFS を使用するブートモード（USB インタフェース）があります。表 46.37 にブートモードで使用する入出力端子の一覧を示します。表 46.38 にブートモードで使用可能な通信インタフェースの一覧を示します。

表 46.37 ブートモードで使用する入出力端子

端子名	入出力	使用するモード	用途
MD	入力	ブートモード（SCI インタフェース） ブートモード（USB インタフェース） ブートモード（JTAG インタフェース）、ブートモード（SWD インタフェース）	動作モードの選択
P208/RXD9	入力	ブートモード（SCI インタフェース）	ホスト通信用（SCI データ受信用）
P209/TXD9	出力		ホスト通信用（SCI データ送信用）
USB_DP, USB_DM	入出力	ブートモード（USB インタフェース）	USB データの入出力
USB_VBUS	入力		USB ケーブルの接続／切断の検出
P211/TCK	入力	ブートモード（JTAG インタフェース）	JTAG のクロック端子
P210/TMS	入力		JTAG のモード選択端子
P208/TDI	入力		JTAG のデータ入力端子
P209/TDO	出力		JTAG のデータ出力端子
P211/SWCLK	入力	ブートモード（SWD インタフェース）	SWD のクロック端子
P210/SWDIO	入出力		SWD のデータ入出力端子

表 46.38 ブートモードで使用可能な通信インタフェース

メインクロック発振器または外部クロック接続	はい	いいえ	いいえ
サブクロック発振器接続(注1)	はいまたはいいえ	はい	いいえ
使用可能なインタフェース	JTAG、SWD、SCI、または USB	JTAG、SWD、SCI、または USB	JTAG、SWD、または SCI
ツール接続時間(注2)	最大 1 秒	最大 2 秒	最大 3 秒

注 1. サブクロック発振器の駆動能力は SOMCR.SODRV ビットにより標準に設定されています。自ボードの低駆動能力に対応した水晶を使用している場合、ブートモードでは水晶が発振しない場合があることに注意してください。

注 2. 詳細な接続時間については、ブートファームウェアのマニュアルを参照してください。

46.13.1 ブートモード（SCI インタフェース）

ブートモード（SCI インタフェース）では、ホストは制御コマンドや書き込み用データを送信して、それによってフラッシュメモリはプログラム/イレースされます。ホストと本 MCU 間の通信には、内蔵の SCI を調歩同期モードで使用します。ホストには制御コマンドを送信するためのツールとプログラム用データを準備する必要があります。

本 MCU をブートモード（SCI インタフェース）で起動すると、MCU の専用領域上のプログラムが実行されます。ブートプログラムは、SCI のビットレートの自動調整と、ホストからの制御コマンドを受けてのプログラム/イレースの制御を行います。

図 46.47 にブートモード（SCI インタフェース）時のシステム構成を示します。




図 46.47 ブートモード（SCI インタフェース）時のシステム構成

46.13.2 ブートモード（USB インタフェース）

ブートモード（USB インタフェース）では、ホストから制御コマンドや書き込みデータを送信することによりフラッシュメモリへの書き込みまたは消去が可能です。ホストと本 MCU 間の通信には内蔵 USB が使用されます。ホストが制御コマンドや書き込み用のデータを送信するにはツールが必要です。図 46.48 にブートモード（USB インタフェース）のシステム構成を示します。リセット解除時、USB ケーブルが接続されていなければいけません。




図 46.48 ブートモード (USB インタフェース) のシステム構成図

46.14 シリアルプログラマを使用した書き込み

シリアルプログラマを使用して、ブートモードでフラッシュメモリの書き換えを行うことができます。

(1) シリアルプログラミング

シリアルプログラミング時に、本 MCU はボードに装着されています。ボードにコネクタを備えることにより、シリアルプログラマは本 MCU の書き換えを行うことができます。

46.14.1 シリアルプログラミング環境

本 MCU のフラッシュメモリを書き換えるための推奨される環境を次に示します。




図 46.49 フラッシュメモリを書き換えるための環境

46.15 セルフプログラミングでの書き換え

46.15.1 概要

本 MCU は、ユーザープログラム自体によるフラッシュメモリの書き換えをサポートします。FACI コマンドをユーザーのプログラムで使用するにより、フラッシュメモリに書き込むことができます。これにより、ユーザープログラムのアップグレードと、定数データフィールドの書き換えが可能になります。

BGO が使用できないか、オプション設定メモリを書き換える場合、事前に内蔵 RAM または外部メモリに書き換え用のプログラムを転送する必要があります。




図 46.50 セルフプログラミングの概念

セルフプログラミングの概要情報については、「46.9. FACI コマンド」を参照してください。

46.15.2 バックグラウンドオペレーション

バックグラウンドオペレーション (BGO) は、データフラッシュメモリまたはコードフラッシュメモリの他の領域が書き換えられるときにコードフラッシュメモリ上でフラッシュ書き換えルーチンを実行するのに使用されます。

書き換え対象のフラッシュメモリと読み出し対象のフラッシュメモリが下記に示す組み合わせである場合には、バックグラウンドオペレーションを利用することができます。

表 46.39 バックグラウンドオペレーションの利用可能な条件

		書き換え範囲	読み出し範囲
リニアモードとデュアルモードに共通		コードフラッシュメモリ	データフラッシュメモリ
		データフラッシュメモリ	コードフラッシュメモリ
リニアモード	2 MB のコードフラッシュメモリを持つ製品	コードフラッシュメモリの前半 1 MB のアドレス (セキュアエイリアス: 0x0200_0000~0x020F_FFFF、非セキュアエイリアス: 0x1200_0000~0x120F_FFFF)	コードフラッシュメモリの後半 1 MB のアドレス (セキュアエイリアス: 0x0210_0000~0x021F_7FFF、非セキュアエイリアス: 0x1210_0000~0x121F_7FFF)
		コードフラッシュメモリの後半 1 MB のアドレス (セキュアエイリアス: 0x0210_0000~0x021F_7FFF、非セキュアエイリアス: 0x1210_0000~0x121F_7FFF)	コードフラッシュメモリの前半 1 MB のアドレス (セキュアエイリアス: 0x0200_0000~0x020F_FFFF、非セキュアエイリアス: 0x1200_0000~0x120F_FFFF)
	1 MB のコードフラッシュメモリを持つ製品	コードフラッシュメモリの前半 0.5 MB のアドレス (セキュアエイリアス: 0x0200_0000~0x0207_FFFF、非セキュアエイリアス: 0x1200_0000~0x1207_FFFF)	コードフラッシュメモリの後半 0.5 MB のアドレス (セキュアエイリアス: 0x0208_0000~0x020F_FFFF、非セキュアエイリアス: 0x1208_0000~0x120F_FFFF)
		コードフラッシュメモリの後半 0.5 MB のアドレス (セキュアエイリアス: 0x0208_0000~0x020F_FFFF、非セキュアエイリアス: 0x1208_0000~0x120F_FFFF)	コードフラッシュメモリの前半 0.5 MB のアドレス (セキュアエイリアス: 0x0200_0000~0x0207_FFFF、非セキュアエイリアス: 0x1200_0000~0x1207_FFFF)
デュアルモード	BANKSEL_SEC.BANKSWP[2:0]ビットまたは BANKSEL.BANKSWP[2:0]ビットが 111b のとき	コードフラッシュメモリのバンク 1 領域	コードフラッシュメモリのバンク 0 領域
	BANKSEL_SEC.BANKSWP[2:0]ビットまたは BANKSEL.BANKSWP[2:0]ビットが 000b のとき	コードフラッシュメモリのバンク 0 領域	コードフラッシュメモリのバンク 1 領域

46.16 フラッシュメモリの読み出し

46.16.1 コードフラッシュメモリの読み出し

リセット解除後のコードフラッシュメモリの読み出し時には、特別な設定は必要ありません。コードフラッシュメモリのアドレスにアクセスすることで、データを読み出すことが可能です。

イレース後にプログラミングしていない状態（未プログラム状態）のコードフラッシュメモリをリードすると、全ビット 1 が読み出されます。

46.16.2 データフラッシュメモリの読み出し

リセット解除後のデータフラッシュメモリの読み出し時には、特別な設定は必要ありません。データフラッシュメモリのアドレスにアクセスすることで、データを読み出すことが可能です。

イレース後にプログラミングしていない状態（未プログラム状態）のデータフラッシュメモリの値は不定です。未プログラム状態の確認には、ブランクチェック機能を使用してください。

46.17 使用上の注意事項

(1) プログラム／イレースを中断した領域およびサスペンド対象領域の読み出し

プログラム／イレースを中断した領域およびサスペンドコマンドを使ってプログラム／イレースが中断された領域に格納されたデータは不定です。不定データを読み出すことによる誤動作を回避するために、プログラム／イレースを中断した領域およびサスペンドコマンドを使ってプログラム／イレースが中断された領域から命令をフェッチしたりデータを読み出さないように注意してください。

(2) プログラム／イレース中のサスペンド

プログラム／イレースの処理が P/E サスペンドコマンドの発行により中止した場合、プログラム／イレース処理は P/E レジュームコマンドを発行することにより再開できます。フラッシュシーケンサが何らかの理由でコマンドロック状態になり、中断処理が正常に完了し ERSSPD フラグまたは PRGSPD フラグが 1 になった後強制停止コマンドを発行すると、中断処理は再開できません。さらに、処理が中断された領域の値は保証されません。該当領域を消去してください。

(3) 追加の書き込み禁止

コードフラッシュメモリまたはデータフラッシュメモリのある領域に 2 回書き込むことはできません。一度書き込まれたコードフラッシュメモリまたはデータフラッシュメモリに書き込むには対象領域を消去します。オプション設定メモリには追加の書き込みが可能です。

(4) プログラム／イレースまたはブランクチェック中のリセット

プログラム／イレース中 RES 端子に現れた信号またはフラッシュメモリのブランクチェックによりリセットとなった場合、動作電圧が電気的特性で規定された範囲になった後リセット入力期間の少なくとも t_{RESW} （「48. 電気的特性」参照）待機した後、デバイスをリセット状態から解放します。

(5) プログラム／イレース中の割り込み／例外ベクタの配置

プログラム／イレース中に割り込み／例外が発生すると、コードフラッシュメモリからのベクタフェッチが発生する場合があります。BGO が使用できない条件下ではベクタのアドレスをコードフラッシュメモリ以外のアドレスに設定してください。他の方法として、プログラム／イレース中、割り込みや例外処理が起こらないようにしてください。

(6) プログラム／イレースまたはブランクチェック中の禁止項目

プログラム／イレースまたはブランクチェック中フラッシュメモリには高電圧が印加されます。フラッシュメモリの損傷を防ぐため、以下の動作を実行しないでください。

- 電源を動作電圧範囲外にする
- FWEPROR.FLWE[1:0]ビットを変更する。
- OPCCR.OPCM[2:0]ビットを変更する。
- SCKDIVCR.FCK[2:0]ビットを変更する。

- SCKSCR.CKSEL[2:0]ビットを変更する。
- ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへの遷移

(7) Low-speed モードでのプログラム/イレース

動作電力コントロールレジスタ (OPCCR) で Low-speed モードが選択されているときフラッシュメモリのプログラム/イレースを行わないでください。

(8) デュアルバンクモードの設定およびブートモードでの書き込み

MCU のルネサス出荷時の初期モードはリニアモードです。お客様の工場でデュアルバンクモードを設定し、リニアモードでお客様のアプリケーションを MCU に書き込む場合、ブートモードで図 46.51 の領域 1 のみに書き込みを行い、領域 2 はブランクのままにしておくことが推奨されます。リセット後、MCU はデュアルモードで起動し、アプリケーションはバンク 0 にあります。現場で更新を行うために領域 2 に書き込む場合はセルフプログラミングを使ってください。詳細は、「37.7. デュアルモードでのフィールドアップデート」を参照してください。




図 46.51 リニアモードでのデュアルモード用アプリケーションの書き込み

(9) エミュレータ接続

ルネサスは、SWD/JTAG 通信を使ったデバッグと SCI を使ったシリアルプログラミングの両方をサポートするエミュレータを提供しています。

表 46.40 に、本エミュレータを使う場合の 10 ピンと 20 ピンのソケットピン配列を示します。SWD および JTAG のピン配列は ARM 標準で、MD、TXD、RXD の各端子は、SCI 通信を使ったシリアルプログラミング用に追加されています。

表 46.40 エミュレータ用端子配置 (1/2)

端子番号	SWD	JTAG	SCI を使ったシリアルプログラミング
1	VCC	VCC	VCC
2	P210/SWDIO	P210/TMS	NC
4	P211/SWCLK	P211/TCK	P201/MD
6	P209/SWO	P209/TDO	P209/TXD9
8	P208	P208/TDI	P208/RXD9
9	GND 検出	GND 検出	GND 検出
10	nRESET	nRESET	nRESET
12	P308/TCLK	P308/TCLK	NC
14	P307/TDATA[0]	P307/TDATA[0]	NC
16	P306/TDATA[1]	P306/TDATA[1]	NC

表 46.40 エミュレータ用端子配置 (2/2)

端子番号	SWD	JTAG	SCI を使ったシリアルプログラミング
18	P305/TDATA[2]	P305/TDATA[2]	NC
20	P304/TDATA[3]	P304/TDATA[3]	NC
3, 5, 15, 17, 19	GND	GND	GND
7	NC	NC	NC
11, 13	NC	NC	NC

47. 内部電圧レギュレータ

47.1 概要

本 MCU は、コア電圧に対して 2 種類の電源供給をサポートしています。

- スイッチングレギュレータ (DCDC)
- 外部電源デバイスからの外部電源 (外部 VDD)

表 47.1 に内部電圧レギュレータの仕様を示します。

OFS 設定では、DCDC または外部 VDD が選択されます。

- OFS2.DCDCEN が 1 のとき、DCDC を選択 (DCDC モード)
- OFS2.DCDCEN が 0 のとき、外部 VDD を選択 (外部 VDD モード)

表 47.1 電源の選択

OFS 設定 (OFS2.DCDCEN)	電源モード
1	DCDC モード
0	外部 VDD モード

47.2 動作説明

47.2.1 DCDC モード

表 47.2 に DCDC モードの端子設定を、図 47.1 に DCDC モードの設定を示します。

DCDC モードでは、VDD は VLO 出力および外部インダクタ/コンデンサを介して VCL から供給されます。

表 47.2 DCDC モード端子設定

端子	設定内容
全 VCC 端子と全 VCC2 端子	<ul style="list-style-type: none"> ● 各端子をシステムの電源に接続してください。 ● 各端子を 0.1 μF の積層セラミックコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。
VCC_DCDC 端子	<ul style="list-style-type: none"> ● 端子をシステムの電源に接続してください。 ● 端子を並列の 22 μF と 0.1 μF の積層セラミックコンデンサを介して VSS_DCDC に接続してください。コンデンサは端子近くに配置してください。
VCL 端子	<ul style="list-style-type: none"> ● 端子を 0.22 μF の積層セラミックコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。 ● 各端子を外部インダクタおよびコンデンサに接続してください。インダクタおよびコンデンサは端子近くに配置してください (図 47.1 を参照)。
全 VLO 端子	各端子を外部インダクタおよびコンデンサに接続してください。2.2 μ H のインダクタおよび 47 μ F のコンデンサは端子近くに配置してください。このコンデンサは VSS_DCDC に接続してください。




図 47.1 DCDC モード設定

47.2.2 外部 VDD モード

表 47.3 に外部 VDD モードの端子設定を、図 47.2 に外部 VDD モードの設定を示します。

VDD は VCL 端子から供給されます。

注. Low-speed モード、ソフトウェアスタンバイモード、およびディープソフトウェアスタンバイモード 1, 2, 3 は、本モードではサポートされていません。

表 47.3 外部 VDD モードの設定内容

端子	設定内容
全 VCC 端子と全 VCC2 端子	<ul style="list-style-type: none"> VCC に対して各端子をシステムの電源デバイスに接続してください。 各端子を 0.1 μF の積層セラミックコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。
VCC_DCDC 端子	<ul style="list-style-type: none"> 端子を 0.1 μF の積層セラミックコンデンサを介して VSS_DCDC に接続してください。コンデンサは端子近くに配置してください。
VCL 端子	<ul style="list-style-type: none"> VDD に対して各端子をシステムの電源デバイスに接続してください。 各端子を 0.22 μF の積層セラミックコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。
全 VLO 端子	端子を開放してください。




図 47.2 外部 VDD モードの設定

デバイスを正常に起動させるためには、次の手順のいずれかを使用してください。

- VCC 電圧が VCC 電圧の最小値まで上昇後に、VCL 電圧を 500 μs 経過するまでの間に上昇させてください。
- RES 端子が Low の状態で VCC 電圧を上昇させてください。VCL 電圧の上昇時から 200 μs 経過後に RES 端子を解放してください。




図 47.3 外部 VDD モードの電源起動シーケンス (RES 端子を使用しない場合)




図 47.4 外部 VDD モードの電源起動シーケンス (RES 端子を使用する場合)

47.3 使用上の注意事項

DCDC モードでは、電力損失を最小限にし、効率を最大化するため、直流抵抗が 100 mΩ 以下の 2.2 μH のインダクタを推奨します。VCC と VCC_DCDC は短絡してください。

外部 VDD モードにおいて、VDD 電圧はパワーオンやパワーオフのシーケンスを含めて VCC 電圧よりも常に低くしてください。詳細については、電気的特性の章を参照してください。

48. 電気的特性

他に指定がなければ、最小値と最大値は設計シミュレーション、特性結果、または製品テストのいずれかにより保証されます。

サポートする周辺機能と端子は、製品型名によって異なります。

特に記載のない限り、本 MCU の電気的特性は以下の条件で定義されています。

- $VCC = VCC_DCDC = VCC_USB = 1.68 \sim 3.6 \text{ V}$
- $VCC2 = 1.65 \sim 3.6 \text{ V}$
- $AVCC0 = 1.65 \sim 3.6 \text{ V}$
- $VREFH0 = 2.7 \text{ V} \sim AVCC0$
- $VREFH = 1.65 \text{ V} \sim AVCC0$
- $VSS = VSS_DCDC = AVSS0 = VREFL0 / VREFL = VSS_USB = 0 \text{ V}$
- VCC 電圧が 2.7 V 未満のとき、 $LVOCR.LVO0E = 1$ 。それ以外のとき、 $LVOCR.LVO0E = 0$ 。
- VCC2 電圧が 2.7 V 未満のとき、 $LVOCR.LVO1E = 1$ 。それ以外のとき、 $LVOCR.LVO1E = 0$ 。
- $T_j = T_{opj}$
- 他に指定がない場合、Typ 値は室温 25°C および $VCC = VCC_DCDC = VCC_USB = AVCC0 = VREFH0 = VREFH = 3.3 \text{ V}$ で測定されます。

図 48.1 にタイミング条件を示します。




図 48.1 入出力タイミング計測条件

各周辺モジュールのタイミング仕様の計測条件は、最適な周辺動作に推奨されるものです。ただし、ユーザー条件に合うように、各端子の駆動能力を調整してください。

48.1 絶対最大定格

表 48.1 絶対最大定格 (1/2)

項目	シンボル	値	単位
電源電圧	$VCC, VCC2, VCC_DCDC, VCC_USB$ (注2)	-0.3~+4.0	V
外部電源電圧	VCL	-0.3~+1.6	V

表 48.1 絶対最大定格 (2/2)

項目	シンボル	値	単位
入力電圧 (5V トレラントポートを除く(注1))	V _{in}	-0.3~VCC+0.3 または-0.3~VCC2 + 0.3	V
入力電圧 (5V トレラントポート(注1))	V _{in}	-0.3~+ VCC + 4.0 (最大 5.8)	V
リファレンス電源電圧	VREFH/VREFH0	-0.3~AVCC0 + 0.3	V
アナログ電源電圧	AVCC0	-0.3~+4.0	V
アナログ入力電圧	V _{AN}	-0.3~AVCC0 + 0.3	V
動作ジャンクション温度(注3) (注4)	T _{opj}	-40~+125	°C
保存温度	T _{stg}	-55~+125	°C

注 1. ポート P205、P206、P402~P404、P406~P415、P511、P512、P709~P715、PB01 は、5V トレラント対応ポートです。

注 2. VCC_DCDC および VCC_USB を VCC に接続してください。

注 3. 「48.2.1. Tj/Ta の定義」を参照してください。

注 4. Tj = +105°C~+125°C の場合のディレーティング動作については、弊社営業窓口までお問い合わせください。ディレーティングとは、信頼性向上のための系統的な負荷軽減策です。

【使用上の注意】絶対最大定格を超えて MCU を使用した場合、MCU の永久破壊となることがあります。

表 48.2 推奨動作条件

項目	シンボル	Min	Typ	Max	単位	
電源電圧	VCC, VCC_DCDC	下記以外	1.68	—	3.60	V
		ETHERC/IIC ファストモード +使用時	2.70	—	3.60	V
		USB/SDRAM 使用時	3.00	—	3.60	V
	VCC2	1.65	—	3.60	V	
	VCL	外部 VDD 使用時(注2)	1.20	—	1.25	V
		DCDC 使用時 (High-speed モード)	—	1.21	—	V
		DCDC 使用時 (Low-speed モードまたはソフトウェアスタンバイモード)	—	1.18	—	V
VSS, VSS_DCDC	—	0	—	V		
USB 電源電圧	VCC_USB	—	VCC	—	V	
	VSS_USB	—	0	—	V	
アナログ電源電圧	AVCC0(注1)	ADC 未使用時	1.65	—	3.60	V
		ADC 使用時	2.70	—	3.60	V
	AVSS0	—	0	—	V	

注 1. A/D コンバータ、D/A コンバータ、および高速アナログコンパレータを使用していない場合、AVCC0 端子、VREFH/VREFH0 端子、AVSS0 端子、および VREFL/VREFL0 端子を開放したままにしないでください。AVCC0 端子および VREFH/VREFH0 端子を VCC に、AVSS0 端子および VREFL/VREFL0 端子を VSS にそれぞれ接続してください。

注 2. VCL 電圧が VCC 電圧より高くないようにしてください。

48.2 DC 特性

48.2.1 Tj/Ta の定義

表 48.3 DC 特性

項目	シンボル	Typ	Max	単位	測定条件
許容動作ジャンクション温度	T _j	—	125	°C	High-speed モード Low-speed モード

注. $T_j = T_a + \theta_{ja} \times \text{総消費電力 (W)}$ となるようにしてください。このとき、総消費電力 = $(VCC - V_{OH}) \times \Sigma I_{OH} + V_{OL} \times \Sigma I_{OL} + (I_{CCmax} + I_{CC_DCDCmax}) \times VCC$ です。

注. 最低周囲温度 (Ta) は -40°Cです。

48.2.2 I/O V_{IH} , V_{IL}

表 48.4 シュミットトリガ入力端子以外の I/O V_{IH} , V_{IL}

項目	VCC/VCC2/ AVCC0	シンボル	Min	Typ	Max	単位	
周辺機能端子	EXTAL (外部ク ロック入力)、 WAIT、SPI(注1) (RSPCKを除 く)	V_{IH}	$VCC \times 0.8$	—	—	V	
		V_{IL}	—	—	$VCC \times 0.2$		
	SPI(注2) (RSPCKB_A を除く)	V_{IH}	$VCC2 \times 0.8$	—	—		—
		V_{IL}	—	—	—		$VCC2 \times 0.2$
	SD(注3)	2.70 V 以上	V_{IH}	$VCC \times 0.625$	—		$VCC + 0.3$
			V_{IL}	$VSS - 0.3$	—		$VCC \times 0.25$
		1.70~1.95 V	V_{IH}	1.27	—		2
			V_{IL}	$VSS - 0.3$	—		0.58
	SD(注4)	2.70 V 以上	V_{IH}	$VCC2 \times 0.625$	—		$VCC2 + 0.3$
			V_{IL}	$VSS - 0.3$	—		$VCC2 \times 0.25$
		1.70~1.95 V	V_{IH}	1.27	—		2
			V_{IL}	$VSS - 0.3$	—		0.58
	MMC(注5)	2.70 V 以上	V_{IH}	$VCC \times 0.625$	—		$VCC + 0.3$
			V_{IL}	$VSS - 0.3$	—		$VCC \times 0.25$
		1.70~1.95 V	V_{IH}	$VCC \times 0.65$	—		$VCC + 0.3$
			V_{IL}	$VSS - 0.3$	—		$VCC \times 0.35$
	MMC(注6)	2.70 V 以上	V_{IH}	$VCC2 \times 0.625$	—		$VCC2 + 0.3$
			V_{IL}	$VSS - 0.3$	—		$VCC2 \times 0.25$
		1.70~1.95 V	V_{IH}	$VCC2 \times 0.65$	—		$VCC2 + 0.3$
			V_{IL}	$VSS - 0.3$	—		$VCC2 \times 0.35$
D00~D31, TMS, TDI, TCK, SWDIO, SWCLK	1.68 V 以上	V_{IH}	$VCC \times 0.7$	—	—		
		V_{IL}	—	—	$VCC \times 0.3$		
DQ00~DQ31	3.00 V 以上	V_{IH}	$VCC \times 0.7$	—	—		
		V_{IL}	—	—	$VCC \times 0.3$		
ETHERC	2.70 V 以上	V_{IH}	2.3	—	—		
		V_{IL}	—	—	$VCC \times 0.2$		
IIC (SMBus)	2.70 V 以上	V_{IH}	2.1	—	$VCC + 3.6$ (最大 5.8)		
		V_{IL}	—	—	0.8		
EXCIN	1.68 V 以上	V_{IH}	0.9	—	3.9		
		V_{IL}	—	—	0.3		

注 1. SPI0_A、SPI0_B、SPI0_C、および SPI1_B

注 2. SPI1_A

注 3. SD_A ch0、SD_B ch1、および SD_B ch1

注 4. SD_A ch1

注 5. MMC_A ch0、MMC_A ch1、および MMC_B ch1

注 6. MMC_A ch1 (最大 4 ビットのバス幅)

- 注 7. P205、P206、P402~P404、P406~P415、P511、P512、P709~P715、PB01（合計 26 端子）に関連する RES および周辺機能端子
- 注 8. 表で説明した周辺機能端子を除くすべての入力端子。各ポートの電源電圧ごとに項目を分けています。ポートの電源の入出力に関する章を参照してください。
- 注 9. P205、P206、P402~P404、P406~P415、P511、P512、P709~P715、PB01（合計 25 端子）
- 注 10. 表で説明したポートを除くすべての入力端子。各ポートの電源電圧ごとに項目を分けています。ポートの電源の入出力に関する章を参照してください。
- 注 11. VCC が 1.68 V 未満の場合、5 V トレラントポートの入力電圧は、3.6 V 未満としてください。このようにしないと、絶縁破壊が発生する可能性があります。5 V トレラントポートは耐圧違反を防止するように電氣的に制御されるためです。

表 48.5 シュミットトリガ入力端子の I/O V_{IH} 、 V_{IL}

項目	VCC/VCC2/ AVCC0	シンボル	Min	Typ	Max	単位
周辺機能端子	IIC（SMBus を除く）	V_{IH}	$VCC \times 0.7$	—	$VCC + 3.6$ （最大 5.8）	V
			V_{IL}	—	$VCC \times 0.3$	
			ΔV_T	$VCC \times 0.05$	—	
	I3C	V_{IH}	$VCC \times 0.7$	—	$VCC + 0.3$	
			V_{IL}	—	$VCC \times 0.3$	
			ΔV_T	$VCC \times 0.1$	—	
	5 V トレラントポート(注7)(注11)	V_{IH}	$VCC \times 0.8$	—	$VCC + 3.6$ （最大 5.8）	
			V_{IL}	—	$VCC \times 0.2$	
			ΔV_T	$VCC \times 0.05$	—	
	その他の VCC 入力端子(注8)	V_{IH}	$VCC \times 0.8$	—	—	
			V_{IL}	—	$VCC \times 0.2$	
			ΔV_T	$VCC \times 0.05$	—	
	その他の VCC2 入力端子(注8)	V_{IH}	$VCC2 \times 0.8$	—	—	
			V_{IL}	—	$VCC2 \times 0.2$	
			ΔV_T	$VCC2 \times 0.05$	—	
その他の AVCC0 入力端子(注8)	V_{IH}	$AVCC0 \times 0.8$	—	—		
		V_{IL}	—	$AVCC0 \times 0.2$		
		ΔV_T	$AVCC0 \times 0.05$	—		
ポート	5 V トレラントポート(注9)(注11)	V_{IH}	$VCC \times 0.8$	—	$VCC + 3.6$ （最大 5.8）	V
			V_{IL}	—	$VCC \times 0.2$	
	その他の VCC 入力端子(注10)	V_{IH}	$VCC \times 0.8$	—	—	
			V_{IL}	—	$VCC \times 0.2$	
	その他の VCC2 入力端子(注10)	V_{IH}	$VCC2 \times 0.8$	—	—	
			V_{IL}	—	$VCC2 \times 0.2$	
	その他の AVCC0 入力端子(注10)	V_{IH}	$AVCC0 \times 0.8$	—	—	
			V_{IL}	—	$AVCC0 \times 0.2$	

- 注 1. SPI0_A、SPI0_B、SPI0_C、および SPI1_B
- 注 2. SPI1_A
- 注 3. SD_A ch0、SD_B ch1、および SD_B ch1
- 注 4. SD_A ch1
- 注 5. MMC_A ch0、MMC_A ch1、および MMC_B ch1
- 注 6. MMC_A ch1（最大 4 ビットのバス幅）
- 注 7. P205、P206、P402~P404、P406~P415、P511、P512、P709~P715、PB01（合計 26 端子）に関連する RES および周辺機能端子
- 注 8. 表で説明した周辺機能端子を除くすべての入力端子。各ポートの電源電圧ごとに項目を分けています。ポートの電源の入出力に関する章を参照してください。
- 注 9. P205、P206、P402~P404、P406~P415、P511、P512、P709~P715、PB01（合計 25 端子）

注 10. 表で説明したポートを除くすべての入力端子。各ポートの電源電圧ごとに項目を分けています。ポートの電源の入出力に関する章を参照してください。

注 11. VCC が 1.68 V 未満の場合、5 V トレラントポートの入力電圧は、3.6 V 未満としてください。このようにしないと、絶縁破壊が発生する可能性があります。5 V トレラントポートは耐圧違反を防止するように電氣的に制御されるためです。

48.2.3 I/O I_{OH} , I_{OL}

表 48.6 I/O I_{OH} , I_{OL} (1/2)

項目		VCC/ VCC2/ AVCC0	シンボル	Min	Typ	Max	単位
許容出力電流（端子ごとの平均値）	ポート P000~P011, P014, P015, P201	—	I_{OH}	—	—	-2.0	mA
			I_{OL}	—	—	2.0	mA
ポート P205, P206, P402~P404, P406~P415, P511, P512, P709~P715, PA09, PB01（合計 26 端子）	低駆動(注1)	—	I_{OH}	—	—	-2.0	mA
			I_{OL}	—	—	2.0	mA
	中駆動(注2)	—	I_{OH}	—	—	-4.0	mA
			I_{OL}	—	—	4.0	mA
	高駆動(注3)	—	I_{OH}	—	—	-20	mA
			I_{OL}	—	—	20.0	mA
ポート P100~P103, P304~P308, P800~P804, P808~P810, PA09（合計 18 端子）	低駆動(注1)	—	I_{OH}	—	—	-2.0	mA
			I_{OL}	—	—	2.0	mA
	中駆動(注2)	—	I_{OH}	—	—	-4.0	mA
			I_{OL}	—	—	4.0	mA
	高駆動(注3)	—	I_{OH}	—	—	-16	mA
			I_{OL}	—	—	16.0	mA
	高速高駆動(注4)	—	I_{OH}	—	—	-20	mA
			I_{OL}	—	—	20.0	mA
その他の出力端子(注5)	低駆動(注1)	—	I_{OH}	—	—	-2.0	mA
			I_{OL}	—	—	2.0	mA
	中駆動(注2)	—	I_{OH}	—	—	-4.0	mA
			I_{OL}	—	—	4.0	mA
	高駆動(注3)	—	I_{OH}	—	—	-16	mA
			I_{OL}	—	—	16.0	mA

表 48.6 I/O I_{OH}, I_{OL} (2/2)

項目			VCC/ VCC2/ AVCC0	シンボ ル	Min	Typ	Max	単位	
許容出力電流 (端子ごとの最大値)	ポート P000~P011, P014, P015, P201	—	—	I _{OH}	—	—	-4.0	mA	
		—	—	I _{OL}	—	—	4.0	mA	
	ポート P205, P206, P402~P404, P406~P415, P511, P512, P709~P715, PA09, PB01 (合計 26 端子)	低駆動(注1)	—	—	I _{OH}	—	—	-4.0	mA
			—	—	I _{OL}	—	—	4.0	mA
		中駆動(注2)	—	—	I _{OH}	—	—	-8.0	mA
			—	—	I _{OL}	—	—	8.0	mA
		高駆動(注3)	—	—	I _{OH}	—	—	-40	mA
			—	—	I _{OL}	—	—	40.0	mA
	ポート P100~P103, P304~P308, P800~P804, P808~P810, PA09 (合計 18 端子)	低駆動(注1)	—	—	I _{OH}	—	—	-4.0	mA
			—	—	I _{OL}	—	—	4.0	mA
		中駆動(注2)	—	—	I _{OH}	—	—	-8.0	mA
			—	—	I _{OL}	—	—	8.0	mA
		高駆動(注3)	—	—	I _{OH}	—	—	-32	mA
			—	—	I _{OL}	—	—	32.0	mA
		高速高駆動(注4)	—	—	I _{OH}	—	—	-40	mA
			—	—	I _{OL}	—	—	40.0	mA
	その他の出力端子(注5)	低駆動(注1)	—	—	I _{OH}	—	—	-4.0	mA
			—	—	I _{OL}	—	—	4.0	mA
		中駆動(注2)	—	—	I _{OH}	—	—	-8.0	mA
			—	—	I _{OL}	—	—	8.0	mA
高駆動(注3)		—	—	I _{OH}	—	—	-32	mA	
		—	—	I _{OL}	—	—	32.0	mA	
許容出力電流(全端子の最大値)	全出力端子の最大値	VCC I/O	1.68 V 以上	ΣI _{OH} (max)	—	—	-80	mA	
		VCC2 I/O	1.65 V 以上		—	—	-80		
		AVCC0 I/O	1.65 V 以上		—	—	-33		
		VCC および VCC2 I/O	1.65 V 以上	ΣI _{OL} (max)	—	—	80	mA	
		AVCC0 I/O	1.65 V 以上		—	—	33		

- 注 1. PmnPFS レジスタのポート駆動能力ビットで低駆動が選択されている場合の値です。選択された駆動能力は、P400 と P401 を除き、ディープソフトウェアスタンバイモードで保持されます。
- 注 2. PmnPFS レジスタのポート駆動能力ビットで中駆動が選択されている場合の値です。選択された駆動能力は、P400 と P401 を除き、ディープソフトウェアスタンバイモードで保持されます。
- 注 3. PmnPFS レジスタのポート駆動能力ビットで高駆動が選択されている場合の値です。選択された駆動能力は、P400 と P401 を除き、ディープソフトウェアスタンバイモードで保持されます。
- 注 4. PmnPFS レジスタのポート駆動能力で高速高駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。
- 注 5. 入力ポートである P200 を除きます。

【使用上の注意】 MCU の信頼性を確保するため、出力電流値はこの表の値を超えないようにしてください。平均出力電流は、100 μs の間に計測した電流の平均値を意味します。

48.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性表 48.7 I/O V_{OH} 、 V_{OL} 、その他の特性 (1/3)

項目		VCC/VCC2/ AVCC0	シンボル	Min	Typ	Max	単位	測定条件	
出力電圧	IIC	2.70 V 以上	V_{OL}	—	—	0.4	V	$I_{OL} = 3.0 \text{ mA}$	
			V_{OL}	—	—	0.6		$I_{OL} = 6.0 \text{ mA}$	
		1.68 V 以上	V_{OL}	—	—	$VCC \times 0.2$		$I_{OL} = 3.0 \text{ mA}$	
			V_{OL}	—	—	0.6		$I_{OL} = 6.0 \text{ mA}$	
	IIC(注1)	2.70 V 以上	V_{OL}	—	—	0.4		$I_{OL} = 15.0 \text{ mA}$ (ICFER.FMPE = 1)	
			V_{OL}	—	0.4	—		$I_{OL} = 20.0 \text{ mA}$ (ICFER.FMPE = 1)	
	I3C	2.70 V 以上	V_{OL}	—	—	0.4		$I_{OL} = 3.0 \text{ mA}$ (PRTS.PRTMD = 1, BFCTL.FMPE = 0, BFCTL.HSME = 0)	
			V_{OL}	—	—	0.6		$I_{OL} = 6.0 \text{ mA}$ (PRTS.PRTMD = 1, BFCTL.FMPE = 0, BFCTL.HSME = 0)	
			V_{OL}	—	—	0.4		$I_{OL} = 15.0 \text{ mA}$ (PRTS.PRTMD = 1, BFCTL.FMPE = 1, BFCTL.HSME = 0)	
			V_{OL}	—	0.4	—		$I_{OL} = 20.0 \text{ mA}$ (PRTS.PRTMD = 1, BFCTL.FMPE = 1, BFCTL.HSME = 0)	
			V_{OL}	—	—	0.4		$I_{OL} = 3.0 \text{ mA}$ (PRTS.PRTMD = 1, BFCTL.FMPE = 0, BFCTL.HSME = 1)	
			V_{OH}	$VCC - 0.27$	—	—		$I_{OH} = 3.0 \text{ mA}$ (PRTS.PRTMD = 0, BFCTL.FMPE = 0, BFCTL.HSME = 0)	
			V_{OL}	—	—	0.27		$I_{OL} = 3.0 \text{ mA}$ (PRTS.PRTMD = 0, BFCTL.FMPE = 0, BFCTL.HSME = 0)	
			1.68 V 以上	V_{OL}	—	—		$VCC \times 0.2$	$I_{OL} = 3.0 \text{ mA}$ (PRTS.PRTMD = 1, BFCTL.FMPE = 0, BFCTL.HSME = 0)
				V_{OL}	—	—		0.6	$I_{OL} = 6.0 \text{ mA}$ (PRTS.PRTMD = 1, BFCTL.FMPE = 0, BFCTL.HSME = 0)
				V_{OL}	—	—		$VCC \times 0.2$	$I_{OL} = 3.0 \text{ mA}$ (PRTS.PRTMD = 1, BFCTL.FMPE = 0, BFCTL.HSME = 1)
		V_{OH}		$VCC - 0.27$	—	—		$I_{OH} = 3.0 \text{ mA}$ (PRTS.PRTMD = 0, BFCTL.FMPE = 0, BFCTL.HSME = 0)	
		ETHERC	2.70 V 以上	V_{OH}	$VCC - 0.5$	—		—	$I_{OH} = -1.0 \text{ mA}$
				V_{OL}	—	—		0.4	$I_{OL} = 1.0 \text{ mA}$
		SD	2.70 V 以上	V_{OH}	$VCC \times 0.75$	—		—	$I_{OH} = -2.0 \text{ mA}$
	V_{OL}			—	—	$VCC \times 0.125$		$I_{OL} = 3.0 \text{ mA}$	
	V_{OH}			$VCC2 \times 0.75$	—	—		$I_{OH} = -2.0 \text{ mA}$	
	V_{OL}			—	—	$VCC2 \times 0.125$		$I_{OL} = 3.0 \text{ mA}$	
	1.70 V ~ 1.95 V		V_{OH}	1.4	—	—		$I_{OH} = -2.0 \text{ mA}$	
V_{OL}			—	—	0.45	$I_{OL} = 2.0 \text{ mA}$			

表 48.7 I/O V_{OH} 、 V_{OL} 、その他の特性 (2/3)

項目	VCC/VCC2/ AVCC0	シンボ ル	Min	Typ	Max	単位	測定条件	
出力電 圧	MMC	V_{OH}	$VCC \times 0.75$	—	—	V	$I_{OH} = -0.1 \text{ mA}$ ($VCC = 2.7 \text{ V}$)	
			V_{OL}	—	—		$VCC \times 0.125$	$I_{OL} = 0.1 \text{ mA}$ ($VCC = 2.7 \text{ V}$)
		V_{OH}	$VCC2 \times 0.75$	—	—		$I_{OH} = -0.1 \text{ mA}$ ($VCC2 = 2.7 \text{ V}$)	
			V_{OL}	—	—		$VCC2 \times 0.125$	$I_{OL} = 0.1 \text{ mA}$ ($VCC2 = 2.7 \text{ V}$)
		1.70 V ~ 1.95 V	V_{OH}	$VCC - 0.45$	—	—		$I_{OH} = -2.0 \text{ mA}$
			V_{OL}	—	—	0.45		$I_{OL} = 2.0 \text{ mA}$
	V_{OH}		$VCC2 - 0.45$	—	—	$I_{OH} = -2.0 \text{ mA}$		
	ポート P205, P206, P402~ P404, P406~ P415, P511, P512, P709~ P715, PA09, PB01 (合計 26 端 子) (注2)	V_{OH}	$VCC - 1.0$	—	—		$I_{OH} = -20 \text{ mA}$ $VCC = 3.3 \text{ V}$	
		V_{OL}	—	—	1		$I_{OL} = 20 \text{ mA}$ $VCC = 3.3 \text{ V}$	
	その他の出力端子	1.68 V 以上	V_{OH}	$VCC - 0.5$	—	—		$I_{OH} = -1.0 \text{ mA}$
			V_{OL}	—	—	0.5		$I_{OL} = 1.0 \text{ mA}$
		1.65V 以上	V_{OH}	$VCC2 - 0.5$	—	—		$I_{OH} = -1.0 \text{ mA}$
			V_{OL}	—	—	0.5		$I_{OL} = 1.0 \text{ mA}$
			V_{OH}	$AVCC0 - 0.5$	—	—		$I_{OH} = -1.0 \text{ mA}$
			V_{OL}	—	—	0.5		$I_{OL} = 1.0 \text{ mA}$
入力リ ーク電 流	RES	$ I_{in} $	—	—	5.0	μA	$V_{in} = 0 \text{ V}$ $V_{in} = 5.5 \text{ V}$	
	ポート P200		1.68 V 以上	—	—		1.0	$V_{in} = 0 \text{ V}$ $V_{in} = VCC$
スリー ステー トリー ク電流 (オフ状 態)	5 V トレラントポ ート	$ I_{TSI} $	—	—	5.0	μA	$V_{in} = 0 \text{ V}$ $V_{in} = 5.5 \text{ V}$	
	その他のポート (P200 を除く)		1.68 V 以上	—	—		1.0	$V_{in} = 0 \text{ V}$ $V_{in} = VCC$
			1.65V 以上	—	—		1.0	$V_{in} = 0 \text{ V}$ $V_{in} = VCC2, AVCC0$
入カプ ルアッ プ MOS 電流	ポート P0~PB	I_p	2.70 V 以上	-300	—	-10	μA	$VCC, VCC2, AVCC0 = 2.7 \sim 3.6 \text{ V}$ $V_{in} = 0 \text{ V}$
			1.68 V 以上	-300	—	-5	μA	$VCC = 1.68 \sim 3.6 \text{ V}$ $V_{in} = 0 \text{ V}$
			1.65V 以上	-300	—	-5	μA	$VCC2, AVCC0 = 1.65 \sim 3.6 \text{ V}$ $V_{in} = 0 \text{ V}$

表 48.7 I/O V_{OH} 、 V_{OL} 、その他の特性 (3/3)

項目	VCC/VCC2/ AVCC0	シンボ ル	Min	Typ	Max	単位	測定条件
SCL 電 流ソ ースと して機 能す るプ ルア ッ プ電 流	I3C(注3)	I_{CS}	3	—	12	mA	$V_{CC} = 3.0 \sim 3.6 \text{ V}$ $V_{in} = 0.3 \times V_{CC} \sim 0.7 \times V_{CC}$
							$V_{CC} = 1.68 \sim 1.95 \text{ V}$ $V_{in} = 0.3 \times V_{CC} \sim 0.7 \times V_{CC}$
入力容 量	ポート P014、 P015	C_{in}	—	—	16	pF	$V_{bias} = 0 \text{ V}$ $V_{amp} = 20 \text{ mV}$ $f = 1 \text{ MHz}$ $T_a = 25^\circ \text{C}$
	ポート P814/ USB_DP, P815/ USB_DM		—	—	12		
	ポート P400, P401, P409, P410, P511, P512		—	—	10		
	その他の入力端子		—	—	8		

注 1. SCL0_A、SDA0_A、SCL1_A、SDA1_A (合計 4 端子)。

注 2. PmnPFS レジスタのポート駆動能力ビットで高駆動が選択されている場合の値です。
選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。

注 3. I3C_SCL0 (1 端子)。これは IIC High-speed モード選択時の値です。

48.2.5 動作電流とスタンバイ電流




図 48.2 消費電流測定図

表 48.8 High-speed モード、最大条件 (MVE および周辺動作) (DCDC モード) における電流

項目	シンボル	Typ	Max		単位	測定条件		
			105°C	125°C				
消費電流(注1) (注2)	—	I _{CC}	2.8	5.97	6.11	mA		
CPUCLK = 480 MHz	VCC_DCD C ≥ 2.5 V	I _{CC_DCDC} (注5)	159	289	—	mA	VCC_DCDC = 3.3 V CPUCLK = 480 MHz, ICLK = 240 MHz, PCLKA = 120 MHz, PCLKB = 60 MHz, PCLKC = 60 MHz, PCLKD = 120 MHz, PCLKE = 240 MHz, FCLK = 60 MHz, BCLK = 120 MHz	
		I _{DD} (注3)	374	595	—			
	VCC_DCD C < 2.5 V	I _{CC_DCDC} (注5)	292	320	—			VCC_DCDC = 1.8 V
		I _{DD}	374	400 (注4)	—			
CPUCLK = 400 MHz	VCC_DCD C ≥ 2.5 V	I _{CC_DCDC} (注5)	133	255	295	mA	VCC_DCDC = 3.3 V CPUCLK = 400 MHz, ICLK = 200 MHz, PCLKA = 100 MHz, PCLKB = 50 MHz, PCLKC = 50 MHz, PCLKD = 100 MHz, PCLKE = 100 MHz, FCLK = 50 MHz, BCLK = 100 MHz	
		I _{DD} (注3)	312	526	607			
	VCC_DCD C < 2.5 V	I _{CC_DCDC} (注5)	244	320	320			VCC_DCDC = 1.8 V
		I _{DD}	312	400 (注4)	400 (注4)			
CPUCLK = 360 MHz	VCC_DCD C ≥ 2.5 V	I _{CC_DCDC} (注5)	122	243	283	mA	VCC_DCDC = 3.3 V CPUCLK = 360 MHz, ICLK = 120 MHz, PCLKA = 120 MHz, PCLKB = 60 MHz, PCLKC = 60 MHz, PCLKD = 120 MHz, PCLKE = 120 MHz, FCLK = 60 MHz, BCLK = 120 MHz	
		I _{DD} (注3)	287	501	583			
	VCC_DCD C < 2.5 V	I _{CC_DCDC} (注5)	224	320	320			VCC_DCDC = 1.8 V
		I _{DD}	287	400 (注4)	400 (注4)			
CPUCLK = 240 MHz	VCC_DCD C ≥ 2.5 V	I _{CC_DCDC} (注5)	95	210	249	mA	VCC_DCDC = 3.3 V CPUCLK = 240 MHz, ICLK = 240 MHz, PCLKA = 120 MHz, PCLKB = 60 MHz, PCLKC = 60 MHz, PCLKD = 120 MHz, PCLKE = 120 MHz, FCLK = 60 MHz, BCLK = 120 MHz	
		I _{DD} (注3)	224	432	514			
	VCC_DCD C < 2.5 V	I _{CC_DCDC} (注5)	175	320	320			VCC_DCDC = 1.8 V
		I _{DD}	224	400 (注4)	400 (注4)			

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. 動作中の周辺機能にクロックが供給された状態で計測しました。BGO 動作は含まれません。

注 3. I_{DD} は、下記の式にしたがって f (CPUCLK および ICLK) に依存します。

I_{DD} Max. (105°C) = 0.68 × fCPUCLK + 0.41 × fICLK + 175 (単位: mA、ただし fCPUCLK および fICLK については MHz)

I_{DD} Max. (125°C) = 0.68 × fCPUCLK + 0.41 × fICLK + 253 (単位: mA、ただし fCPUCLK および fICLK については MHz)

注 4. VCC_DCDC < 2.5 V において、動作時の実消費電流はここに示す電流値を上回らないこと。

注 5. 標準 DCDC 効率が適用されます。

表 48.9 High-speed モード、最大条件 (MVE および周辺動作) (外部 VDD モード) における電流

項目	CPUCLK 周波数	シンボル	Typ	Max		単位	測定条件
				105°C	125°C		
消費電流(注1) (注2)	—	I _{CC}	2.8	5.97	6.11	mA	
	CPUCLK = 480 MHz	I _{DD} (注3)	374	595	—	mA	CPUCLK = 480 MHz, ICLK = 240 MHz, PCLKA = 120 MHz, PCLKB = 60 MHz, PCLKC = 60 MHz, PCLKD = 120 MHz, PCLKE = 240 MHz, FCLK = 60 MHz, BCLK = 120 MHz
	CPUCLK = 400 MHz	I _{DD} (注3)	312	526	607	mA	CPUCLK = 400 MHz, ICLK = 200 MHz, PCLKA = 100 MHz, PCLKB = 50 MHz, PCLKC = 50 MHz, PCLKD = 100 MHz, PCLKE = 100 MHz, FCLK = 50 MHz, BCLK = 100 MHz
	CPUCLK = 360 MHz	I _{DD} (注3)	287	501	583	mA	CPUCLK = 360 MHz, ICLK = 120 MHz, PCLKA = 120 MHz, PCLKB = 60 MHz, PCLKC = 60 MHz, PCLKD = 120 MHz, PCLKE = 120 MHz, FCLK = 60 MHz, BCLK = 120 MHz
	CPUCLK = 240 MHz	I _{DD} (注3)	224	432	514	mA	CPUCLK = 240 MHz, ICLK = 240 MHz, PCLKA = 120 MHz, PCLKB = 60 MHz, PCLKC = 60 MHz, PCLKD = 120 MHz, PCLKE = 120 MHz, FCLK = 60 MHz, BCLK = 120 MHz

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. 動作中の周辺機能にクロックが供給された状態で計測しました。BGO 動作は含まれません。

注 3. I_{DD} は、下記の式にしたがって f (CPUCLK および ICLK) に依存します。

I_{DD} Max. (105°C) = 0.68 × f CPUCLK + 0.41 × f ICLK + 175 (単位: mA、ただし f CPUCLK および f ICLK については MHz)

I_{DD} Max. (125°C) = 0.68 × f CPUCLK + 0.41 × f ICLK + 253 (単位: mA、ただし f CPUCLK および f ICLK については MHz)

表 48.10 High-speed モード、最大データ処理 (MVE 動作)、周辺クロック ON (DCDC モード) における電流

項目	シンボル	Typ	Max		単位	測定条件
			105°C	125°C		
消費電流(注1) (注2)	CPUCLK = 480 MHz	I _{CC_DCDC} (注4)	154	271	—	mA VCC_DCDC = 3.3 V (注5)
		I _{DD} (注3)	362	559	—	
	CPUCLK = 400 MHz	I _{CC_DCDC} (注4)	130	242	282	
		I _{DD} (注3)	305	497	580	
	CPUCLK = 360 MHz	I _{CC_DCDC} (注4)	119	228	268	
		I _{DD} (注3)	279	469	552	
	CPUCLK = 240 MHz	I _{CC_DCDC} (注4)	92	194	234	
		I _{DD} (注3)	215	399	483	

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. 動作中の周辺機能にクロックが供給された状態で計測しました。BGO 動作は含まれません。

注 3. I_{DD} は、下記の式にしたがって f (CPUCLK および ICLK) に依存します。

I_{DD} Max. (105°C) = 0.67 × f CPUCLK + 0.29 × f ICLK + 175 (単位: mA、ただし f CPUCLK および f ICLK については MHz)

I_{DD} Max. (125°C) = 0.67 × f CPUCLK + 0.29 × f ICLK + 253 (単位: mA、ただし f CPUCLK および f ICLK については MHz)

注 4. 標準 DCDC 効率が適用されます。

注 5. 最大条件下と同じ周波数条件が適用されます。

表 48.11 High-speed モード、最大データ処理 (MVE 動作)、周辺クロック ON (外部 VDD モード) における電流

項目	シンボル	Typ	Max		単位	測定条件
			105°C	125°C		
消費電流(注1) (注2)	CPUCLK = 480 MHz	I_{DD} (注3)	362	559	—	(注4)
	CPUCLK = 400 MHz	I_{DD} (注3)	305	497	580	
	CPUCLK = 360 MHz	I_{DD} (注3)	279	469	552	
	CPUCLK = 240 MHz	I_{DD} (注3)	215	399	483	

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. 動作中の周辺機能にクロックが供給された状態で計測しました。BGO 動作は含まれません。

注 3. I_{DD} は、下記の式にしたがって f (CPUCLK および ICLK) に依存します。

$$I_{DD} \text{ Max. (105°C)} = 0.67 \times f \text{ CPUCLK} + 0.29 \times f \text{ ICLK} + 175 \text{ (単位: mA、ただし fCPUCLK および fICLK については MHz)}$$

$$I_{DD} \text{ Max. (125°C)} = 0.67 \times f \text{ CPUCLK} + 0.29 \times f \text{ ICLK} + 253 \text{ (単位: mA、ただし fCPUCLK および fICLK については MHz)}$$

注 4. 最大条件下と同じ周波数条件が適用されます。

表 48.12 High-speed モード、最大データ処理 (MVE 動作)、周辺クロック OFF (DCDC モード) における電流

項目	シンボル	Typ	Max		単位	測定条件
			105°C	125°C		
消費電流(注1) (注2)	CPUCLK = 480 MHz	I_{CC_DCDC} (注4)	146	260	—	VCC_DCDC = 3.3 V (注5)
		I_{DD} (注3)	342	536	—	
	CPUCLK = 400 MHz	I_{CC_DCDC} (注4)	123	232	272	
		I_{DD} (注3)	289	478	560	
	CPUCLK = 360 MHz	I_{CC_DCDC} (注4)	111	216	256	
		I_{DD} (注3)	261	445	528	
	CPUCLK = 240 MHz	I_{CC_DCDC} (注4)	83	181	222	
		I_{DD} (注3)	194	373	457	

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. この状態では、周辺機能へのクロック信号供給は停止されています。BGO 動作は含まれません。

注 3. I_{DD} は、下記の式にしたがって f (CPUCLK および ICLK) に依存します。

$$I_{DD} \text{ Max. (105°C)} = 0.68 \times f \text{ CPUCLK} + 0.17 \times f \text{ ICLK} + 175 \text{ (単位: mA、ただし fCPUCLK および fICLK については MHz)}$$

$$I_{DD} \text{ Max. (125°C)} = 0.68 \times f \text{ CPUCLK} + 0.17 \times f \text{ ICLK} + 253 \text{ (単位: mA、ただし fCPUCLK および fICLK については MHz)}$$

注 4. 標準 DCDC 効率が適用されます。

注 5. 最大条件下と同じ周波数条件が適用されます。

表 48.13 High-speed モード、最大データ処理 (MVE 動作)、周辺クロック OFF (外部 VDD モード) における電流

項目	シンボル	Typ	Max		単位	測定条件
			105°C	125°C		
消費電流(注1) (注2)	CPUCLK = 480 MHz	I_{DD} (注3)	342	536	—	(注4)
	CPUCLK = 400 MHz	I_{DD} (注3)	289	478	560	
	CPUCLK = 360 MHz	I_{DD} (注3)	261	445	528	
	CPUCLK = 240 MHz	I_{DD} (注3)	194	373	457	

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. この状態では、周辺機能へのクロック信号供給は停止されています。BGO 動作は含まれません。

注 3. I_{DD} は、下記の式にしたがって f (CPUCLK および ICLK) に依存します。

$$I_{DD} \text{ Max. (105°C)} = 0.68 \times f \text{ CPUCLK} + 0.17 \times f \text{ ICLK} + 175 \text{ (単位: mA、ただし fCPUCLK および fICLK については MHz)}$$

$$I_{DD} \text{ Max. (125°C)} = 0.68 \times f \text{ CPUCLK} + 0.17 \times f \text{ ICLK} + 253 \text{ (単位: mA、ただし fCPUCLK および fICLK については MHz)}$$

注 4. 最大条件下と同じ周波数条件が適用されます。

表 48.14 High-speed モード、CPU スリープモード (DCDC モードおよび外部 VDD モード) における電流

項目	シンボル	Typ	Max		単位	測定条件	
			105°C	125°C			
消費電流(注1)(注3)(注4)	CPUCLK = 240 MHz	I_{DD} (注2)	29	216	310	mA	—

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. I_{DD} は、下記の式にしたがって f (CPUCLK および ICLK) に依存します。

$$I_{DD} \text{ Typ. (25°C)} = 0.063 \times f_{\text{CPUCLK}} + 0.13 \times f_{\text{ICLK}} + 17.6 \text{ (単位: mA, ただし } f_{\text{CPUCLK}} \text{ および } f_{\text{ICLK}} \text{ については MHz)}$$

$$I_{DD} \text{ Max. (105°C)} = 0.063 \times f_{\text{CPUCLK}} + 0.13 \times f_{\text{ICLK}} + 175 \text{ (単位: mA, ただし } f_{\text{CPUCLK}} \text{ および } f_{\text{ICLK}} \text{ については MHz)}$$

$$I_{DD} \text{ Max. (125°C)} = 0.063 \times f_{\text{CPUCLK}} + 0.13 \times f_{\text{ICLK}} + 253 \text{ (単位: mA, ただし } f_{\text{CPUCLK}} \text{ および } f_{\text{ICLK}} \text{ については MHz)}$$

注 3. この状態では、周辺機能へのクロック信号供給は停止されています。BGO 動作は含まれません。

注 4. ICLK、FCLK、BCLK、PCLKA、PCLKB、PCLKC、PCLKD、および PCLKE は、64 分周に設定されています。

表 48.15 High-speed モード、CPU ディープスリープモード (DCDC モードおよび外部 VDD モード) における電流

項目	シンボル	Typ	Max		単位	測定条件	
			105°C	125°C			
消費電流(注1)(注3)(注4)	CPUCLK = 240 MHz	I_{DD} (注2)	12	85	112	mA	—

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. I_{DD} は、下記の式にしたがって f (ICLK) に依存します。

$$I_{DD} \text{ Typ. (25°C)} = 0.13 \times f_{\text{ICLK}} + 5 \text{ (単位: mA, ただし } f_{\text{CPUCLK}} \text{ および } f_{\text{ICLK}} \text{ については MHz)}$$

$$I_{DD} \text{ Max. (105°C)} = 0.13 \times f_{\text{ICLK}} + 69 \text{ (単位: mA, ただし } f_{\text{CPUCLK}} \text{ および } f_{\text{ICLK}} \text{ については MHz)}$$

$$I_{DD} \text{ Max. (125°C)} = 0.13 \times f_{\text{ICLK}} + 97 \text{ (単位: mA, ただし } f_{\text{CPUCLK}} \text{ および } f_{\text{ICLK}} \text{ については MHz)}$$

注 3. この状態では、周辺機能へのクロック信号供給は停止されています。BGO 動作は含まれません。

注 4. ICLK、FCLK、BCLK、PCLKA、PCLKB、PCLKC、PCLKD、および PCLKE は、64 分周に設定されています。

表 48.16 BGO 動作時の増加分 (DCDC モードおよび外部 VDD モード)

項目	シンボル	Typ	Max		単位	測定条件
			105°C	125°C		
消費電流(注1)	データフラッシュ P/E	I_{CC}	6	—	mA	—
	コードフラッシュ P/E		8	—		

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

表 48.17 Low-speed モード (DCDC モード) における電流

項目	シンボル	Typ	Max		単位	測定条件
			105°C	125°C		
消費電流(注1)(注2)(注3)	I_{DD}	14.5	—	—	mA	CPUCLK = ICLK = 1 MHz

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. この状態では、周辺機能へのクロック信号供給は停止されています。BGO 動作は含まれません。

注 3. FCLK、BCLK、PCLKA、PCLKB、PCLKC、PCLKD、および PCLKE は、64 分周 (15.6 kHz) に設定されています。

表 48.18 スタンバイ電流 (DCDC モード)

項目		シンボル	Typ	Max 125°C	単位	測定条件		
消費電流 (注1)	ソフトウェアスタンバイモード(注2)		I _{CC}	0.02	0.94	mA	—	
		SRAM と TCM のデータは保持されます。	I _{CC_DCDC}	0.88	28.29		VCC_DCDC = 3.3 V PDRAMSCR0.RKEEPn = 1 (n = 0~6) PDRAMSCR1.RKEEP0 = 1	
		SRAM と TCM のデータは保持されません。	I _{CC_DCDC}	0.83	26.64		VCC_DCDC = 3.3 V PDRAMSCR0.RKEEPn = 0 (n = 0~6) PDRAMSCR1.RKEEP0 = 0	
	ディープソフトウェアスタンバイモード 1		I _{CC}	5.21	148	μA	—	
			I _{CC_DCDC}	0.57	5.50		—	
	機能有効時に増加	スタンバイ SRAM のデータは保持されます。	I _{CC}	0.12	2.60		—	
		PVD0, PVD1, PVD2					表 48.20 を参照してください。	
		LOCO 使用時					3.10	—
		水晶振動子					表 48.21 を参照してください。	
			I _{CC}	0.07	—	—		
	ディープソフトウェアスタンバイモード 2		I _{CC}	1.68	43.99	μA	—	
			I _{CC_DCDC}	0.57	5.50		—	
	機能有効時に増加	PVD0, PVD1, PVD2	I _{CC}	0.12	2.60		表 48.20 を参照してください。	
		水晶振動子					表 48.21 を参照してください。	
	ディープソフトウェアスタンバイモード 3		I _{CC}	0.99	42.90	μA	—	
		I _{CC_DCDC}	0.57	5.50	—			
機能有効時に増加	水晶振動子	I _{CC}	0.12	2.60	表 48.21 を参照してください。			

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. 外部クロックを使用する場合、EXTAL 端子はプルアップまたはプルダウンです。クロックがトグルする場合、ソフトウェアスタンバイモードの消費電流は、通常条件下の 48 MHz で 130 μA だけ増加します。

表 48.19 Coremark およびノーマルモード電流 (DCDC および外部電源モード)

項目			シンボル	Typ	Max	単位	測定条件	
消費電流(注1)(注2)	Coremark 動作	キャッシュはオン	I _{DD}	318	—	μA/MHz	CPUCLK = 480 MHz ICLK = 240 MHz PCLKA = 7.5 MHz PCLKB = 7.5 MHz PCLKC = 7.5 MHz PCLKD = 7.5 MHz PCLKE = 7.5 MHz FCLK = 7.5 MHz BCLK = 7.5 MHz	
		キャッシュはオフ、ITCM から実行		281	—			
		キャッシュはオフ、SRAM から実行		178	—			
		キャッシュはオフ、フラッシュから実行		169	—			
	通常モード	すべての周辺機能が無効、キャッシュはオン、(1) コードはフラッシュから実行		223	—			
		すべての周辺機能が無効、キャッシュはオフ、(1) コードはフラッシュから実行		138	—			
	Coremark	キャッシュはオフ、フラッシュから実行		165	—	μA/MHz		CPUCLK = 360 MHz ICLK = 120 MHz PCLKA = 30 MHz PCLKB = 30 MHz PCLKC = 30 MHz PCLKD = 30 MHz PCLKE = 30 MHz FCLK = 30 MHz BCLK = 30 MHz
	通常モード	すべての周辺機能が無効、キャッシュはオフ、(1) コードはフラッシュから実行		137	—			

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. この状態では、周辺機能へのクロック信号供給は停止されています。BGO 動作は含まれません。

表 48.20 ディープソフトウェアスタンバイモード 1 と 2 で PVD0、PVD1、PVD2 有効時の増加

項目		シンボル	Typ	Max 125°C	単位	測定条件
消費電流	ディープソフトウェアスタンバイモード 1 で PVDn (n = 0~2) を有効化する時の共通回路	I _{CC}	4.51	—	μA	—
	ディープソフトウェアスタンバイモード 2 で PVDn (n = 0~2) を有効化する時の共通回路		4.97	—		—
	OFS1(_SEC).PVDLPSEL = 1 で有効化された PVD0		2.16	—		—
	PVD1 有効		2.16	—		—
	PVD2 有効		2.16	—		—

注 1. これ以外の条件で消費電力は増加しません。

表 48.21 ディープソフトウェアスタンバイモード 1, 2, 3 でサブクロック発振器有効時の増加

項目		シンボル	Typ	Max 125°C	単位	測定条件	
消費電流	水晶振動子を使用時	I _{CC}	低消費電力モード 3	0.22	—	μA	—
			低消費電力モード 2	0.27	—		—
			低消費電力モード 1	0.34	—		—
			標準モード	0.67	—		—

表 48.22 インラッシュカレント

項目				シンボル	Typ	Max 125°C	単位	測定条件
消費電流	ディープソフトウェアスタンバイからの復帰時のインラッシュカレント	VCC_DCD Cのインラッシュカレント(注1)	DPSBYGR.DCSSMODE = 0	I _{RUSH}	—	630	mA	—
			DPSBYGR.DCSSMODE = 1		—	1020		—

注 1. 参考値

表 48.23 動作電流 (アナログ)

項目				シンボル	Typ	Max 125°C	単位	測定条件	
消費電流(注1)	発振器	メインクロック発振器		I _{CC}	0.48	—	mA	MOMCR.MODRV0[2:0] = 000b	
					0.58	—		MOMCR.MODRV0[2:0] = 011b	
					0.90	—		MOMCR.MODRV0[2:0] = 101b	
	アナログ電源電流	12ビット A/D 変換中		A _I CC	0.8	1.1	mA	—	
					2.3	3.3		—	
		ACMPHS (1 ユニット)			100	150	μA	—	
		温度センサ			0.1	0.2	mA	—	
		D/A 変換中 (1 ユニット 当たり)	AMP 出力 なし		0.1	0.2	mA	—	
			AMP 出力 あり		0.8	1.6	mA	—	
		A/D、D/A 変換待機時 (全ユニット)			0.9	1.6	mA	—	
	スタンバイモードの ADC12、DAC12 (全ユニット) (注2)		2	8	μA	—			
	リファレンス電源電流 (VREFH0)	12ビット A/D 変換中 (ユニット 0)		A _I REFH0	70	120	μA	—	
		12ビット A/D 変換待機時 (ユニット 0)			0.07	0.5		μA	—
		スタンバイモードの ADC12 (ユニット 0)			0.07	0.5		μA	—
	リファレンス電源電流 (VREFH)	12ビット A/D 変換中 (ユニット 1)		A _I REFH	70	120	μA	—	
		D/A 変換中 (1 ユニット 当たり)	AMP 出力 なし		0.1	0.4		mA	—
			AMP 出力 あり		0.1	0.4		mA	—
		12ビット A/D (ユニット 1)、D/A (全ユニット) 変換待機時			0.07	0.8		μA	—
		スタンバイモードの ADC12 (ユニット 1)			0.07	0.8		μA	—
	USB 動作電流	ロースピード	USBFS	I _{CC} USBLS	3.5	6.5	μA	VCC_USB	
		フルスピード	USBFS	I _{CC} USBFS	4.0	10.0		mA	VCC_USB

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS をオフ状態にした場合の値です。

注 2. 本 MCU がソフトウェアスタンバイモードの場合または MSTPCRD.MSTPD16 (12ビット A/D コンバータ 0 モジュールストップビット) および MSTPCRD.MSTPD15 (12ビット A/D コンバータ 1 モジュールストップビット) がモジュールストップ状態の場合




図 48.3 ソフトウェアスタンバイモードにおける温度依存性 (I_{cc}) (参考データ)




図 48.4 ソフトウェアスタンバイモードにおける温度依存性 (I_{CC_DCDC}) (参考データ)




図 48.5 ディープソフトウェアスタンバイモード1における温度依存性 (参考データ)




図 48.6 ディープソフトウェアスタンバイモード2における温度依存性 (参考データ)




図 48.7 ディープソフトウェアスタンバイモード3における温度依存性 (参考データ)




図 48.8 1 SRAM ステートあたりのソフトウェアスタンバイ電流 (参考データ)

より実際に近い I_{CC_DCDC} 値は以下の式で求められます。

$$I_{CC_DCDC} = I_{DD} \times (V_{CL} \div V_{CC}) \div \text{効率}$$

ここで、V_{CL} と V_{CC} はそれぞれ V_{CL} 端子と V_{CC} 端子の電圧であり、効率は以下の図に示されています。




図 48.9 High-speed モード、T_j = 25°Cにおける標準 DCDC 効率 (%) と負荷電流 (A)




図 48.10 High-speed モード、Tj = 125°Cにおける標準 DCDC 効率 (%) と負荷電流 (A)




図 48.11 Low-speed モードおよびソフトウェアスタンバイモード、Tj = 25°Cにおける標準 DCDC 効率 (%) と負荷電流 (A)




図 48.12 Low-speed モードおよびソフトウェアスタンバイモード、 $T_j = 125^\circ\text{C}$ における標準 DCDC 効率 (%) と負荷電流 (A)

注. DCDC 効率は VCC_DCDC 電流にもとづいて得られます。

48.2.6 VCC 立ち上がり／立ち下がり勾配とリップル周波数

表 48.24 パワーオン／オフ時の VCC 立ち上がり／立ち下がり勾配の特性

項目	シンボル	Min	Typ	Max	単位	測定条件
パワーオン時の VCC 立ち上がり勾配(注1)	SrVCC	0.0084	—	20	ms/V	—
パワーオフ時の VCC 立ち下がり勾配(注1)	SfVCC1	0.0084	—	—	ms/V	—

注 1. VCC 電圧が V_{POR1} を通過する場合

表 48.25 動作中の VCC リップル周波数特性と立ち上がり／立ち下がり勾配の特性

リップル電圧は、VCC 上限 (3.6 V) と下限 (1.68 V) の範囲内で、許容リップル周波数 $f_r(VCC)$ を満たす必要があります。VCC 変動が $VCC \pm 10\%$ を超える場合は、許容電圧変動立ち上がり／立ち下がり勾配 $dt/dVCC$ を満たす必要があります。

項目	シンボル	Min	Typ	Max	単位	測定条件
許容リップル周波数	$f_r(VCC)$	—	—	10.0	kHz	図 48.13 $V_r(VCC) \leq VCC \times 0.2$
		—	—	1.0	MHz	図 48.13 $V_r(VCC) \leq VCC \times 0.08$
		—	—	10.0	MHz	図 48.13 $V_r(VCC) \leq VCC \times 0.06$
許容電圧変動立ち上がり／立ち下がり勾配	$dt/dVCC$ (注1)	1.0	—	—	ms/V	VCC 変動が $VCC \pm 10\%$ を超える場合

注 1. VCC 電圧が V_{POR1} を通過しない場合




図 48.13 リップル波形




図 48.14 VCC 立ち上がり／立ち下がり波形

48.2.7 熱特性

ジャンクション温度 (T_j) の最大値は、「48.2.1. T_j/T_a の定義」の値を超えないようにしてください。

T_j は、以下のいずれかの式で計算されます。

- $T_j = T_a + \theta_{ja} \times \text{総消費電力}$
- $T_j = T_t + \Psi_{jt} \times \text{総消費電力}$
 - T_j : ジャンクション温度 (°C)
 - T_a : 周囲温度 (°C)
 - T_t : ケース上面中央部温度 (°C)
 - θ_{ja} : 「ジャンクション」 - 「周囲」間の熱抵抗 (°C/W)
 - Ψ_{jt} : 「ジャンクション」 - 「ケース上面中央部」間の熱抵抗 (°C/W)
- 総消費電力 = 電圧 × (リーク電流 + ダイナミック電流)
- IO のリーク電流 = $\Sigma (I_{OL} \times V_{OL}) / \text{電圧} + \Sigma (|I_{OH}| \times |V_{CC} - V_{OH}|) / \text{電圧}$
- IO のダイナミック電流 = $\Sigma IO (C_{in} + C_{load}) \times IO \text{ のスイッチング周波数} \times \text{電圧}$
 - C_{in} : 入力容量

- C_{load} : 出力容量

θ_{ja} と Ψ_{jt} については、表 48.26 を参照してください。

表 48.26 熱抵抗

項目	パッケージ	シンボル	値(注1)	単位	測定条件
熱抵抗	100ピン LQFP (PLQP0100KP-A)	θ _{ja}	32.9	°C/W	JESD 51-2 および 51-7 準拠
	144ピン LQFP (PLQP0144KA-B)		31.7		
	176ピン LQFP (PLQP0176KJ-A)		32.0		
	224ピン BGA (PLBG0224GD-A)		21.5		
	100ピン LQFP (PLQP0100KP-A)	Ψ _{jt}	0.42	°C/W	JESD 51-2 および 51-7 準拠
	144ピン LQFP (PLQP0144KA-B)		0.40		
	176ピン LQFP (PLQP0176KJ-A)		0.42		
	224ピン BGA (PLBG0224GD-A)		0.24		
					JESD 51-2 および 51-9 準拠

注 1. 値は、4層基板使用時の基準値です。熱抵抗は、基板の層数やサイズによって変わります。詳細は、JEDEC規格を参照してください。

48.2.7.1 最大電流計算の手引き

表 48.27 各ユニットの消費電力 (1/2)

ダイナミック電流 / リーク電流	MCU ドメイン	カテゴリ	項目	シンボル	周波数 [MHz]	電流 [uA/MHz]	電流(注1) [mA]	条件
リーク電流	アナログ機能	レギュレータおよびリーク(注1)	Tj = 95°C	I _{CC}	—	—	0.54	—
			Tj = 105°C		—	—	0.64	
			Tj = 115°C		—	—	0.75	
			Tj = 125°C		—	—	0.85	
			Tj = 95°C	I _{CC_DCDC}	—	—	62	VCC_DCDC = 3.3 V, High-speed モード
			Tj = 105°C		—	—	75	
			Tj = 115°C		—	—	91	
			Tj = 125°C		—	—	108	
			Tj = 95°C		—	—	112	VCC_DCDC = 1.8 V, High-speed モード
			Tj = 105°C		—	—	134	
			Tj = 115°C		—	—	164	
			Tj = 125°C		—	—	193	
			Tj = 95°C	I _{DD}	—	—	146	—
			Tj = 105°C		—	—	175	
			Tj = 115°C		—	—	214	
			Tj = 125°C		—	—	253	

表 48.27 各ユニットの消費電力 (2/2)

ダイナミック電流／リーク電流	MCU ドメイン	カテゴリ	項目	シンボル	周波数 [MHz]	電流 [uA/MHz]	電流(注1) [mA]	条件	
ダイナミック電流	CPU	キャッシュあり動作	CoreMark	I _{DD}	480	307	147	CPUCLK = 480MHz	
			周辺ユニット		タイマ	GPT16 (6ch) ^(注2)	120	16.988	2.039
			GPT32 (8ch) ^(注2)		120	20.279	2.433		
			POEG (4 グループ) ^(注2)		60	1.363	0.082		
			AGT (2ch) ^(注2)		60	2.233	0.134		
			ULPT (2ch) ^(注2)		60	0.350	0.021		
			WDT		60	0.775	0.047		
			IWDT		60	0.100	0.006		
ダイナミック電流	周辺ユニット	通信インタフェース	ETHERC	I _{DD}	120	8.149	0.978	—	
			USBF5		60	8.713	0.523		
			SCI (6ch) ^(注2)		120	22.717	2.726		
			IIC (2ch) ^(注2)		60	2.867	0.172		
			I3C		120	15.274	1.833		
			CANFD (2ch) ^(注2)		120	9.050	1.086		
			SPI (2ch) ^(注2)		120	7.950	0.954		
			SDHI (2ch) ^(注2)		60	16.742	1.005		
		アナログ機能	ADC (2 ユニット) ^(注2)		120	3.961	0.475	—	
			DAC12 (2ch) ^(注2)		120	1.079	0.129		
			TSN		60	0.092	0.005		
			ACMPHS (2ch) ^(注2)		60	0.083	0.005		
		イベントリンク	ELC		60	1.670	0.100	—	
		セキュリティ	RSIP-E51A		120	311.301	37.4	—	
		データ処理	CRC		120	4.372	0.525	—	
			DOC		120	0.427	0.051		
	システム	CAC	60	0.738	0.044	—			
	DMA	DMAC (1ch あたり)	240	9.012	2.163	—			
		DTC	240	8.980	2.155				
	FSBL 動作					240	—	93.4	—
						120	—	72.9	—

注 1. 「レギュレータ」、「リーク」はそれぞれ内部電圧レギュレータの電流と MCU のリーク電流を意味します。
T_J の温度に応じていずれかが選択されます。

注 2. チャンネルごとまたはユニットごとの消費電流を求めるには、電流[mA]をチャンネル数、グループ数、またはユニット数で割ります。

表 48.28 各ユニットの動作の概要 (1/2)

周辺機能	動作の概要
GPT	動作モードが、のこぎり波 PWM モードに設定されています。
POEG	モジュールストップビットのクリアのみを行います。
AGT	AGT が PCLKB で動作しています。

表 48.28 各ユニットの動作の概要 (2/2)

周辺機能	動作の概要
ULPT	ULPT が LOCO で動作しています。
WDT	WDT が PCLKB で動作しています。
IWDT	IWDT が IWDTCLK で動作しています。
ETHERC	動作モードが全二重モードに設定されています。 ETHERC が RMII (Reduced Media Independent Interface) を使用して動作しています。
USBFS	転送タイプがバルク転送に設定されています。USBFS がフルスピード転送 (12 Mbps) を使用して動作しています。
SCI	SCI がクロック同期式モードでデータを送信しています。
IIC	通信フォーマットは I2C バスフォーマットになります。IIC がマスタモードでデータを送信しています。
I3C	通信フォーマットは I3C SDR フォーマットになります。I3C がマスタモードでデータを送信しています (12.5 MHz)。
CANFD	CANFD がセルフテストモード 1 でデータを送受信しています。
SPI	SPI モードが SPI 動作 (4 線式) に設定されています。 SPI マスタ/スレーブモードがマスタモードに設定されています。 SPI が 32 ビット幅のデータを送信しています。
SDHI	転送バスモードがワイドバスモード (8 ビット) に設定されています。SDHI が CMD24 (シングルブロックライト) を発行しています。
ADC	分解能は 12 ビット精度に設定されます。データレジスタが A/D 変換値加算モードに設定されています。 ADC12 がアナログ入力を連続スキャンモードで変換しています。
DAC12	DAC12 が変換結果の出力とデータレジスタ値の更新を行っています。
TSN	TSN が動作しています。
ACMPHS	ACMPHS が動作しています。
ELC	モジュールストップビットのクリアのみを行います。
RSIP-E51A	RSIP はセルフテスト動作を実行しています。
CRC	CRC が 32 ビット CRC32-C 多項式を使用して CRC コードを生成しています。
DOC	DOC がデータ比較モードで動作しています。
CAC	測定対象クロックが PCLKB に設定されています。測定基準クロックが PCLKB に設定されています。 CAC がクロック周波数精度を測定しています。
DMAC	転送データのビット長が 32 ビットに設定されています。転送モードがブロック転送モードに設定されています。 DMAC が SRAM0 から SRAM0 にデータを転送しています。
DTC	転送データのビット長が 32 ビットに設定されています。転送モードがブロック転送モードに設定されています。 DTC が SRAM0 から SRAM0 にデータを転送しています。

48.2.7.2 T_j の計算例

前提事項：

- パッケージ 224 ピン BGA : $\theta_{ja} = 21.5^{\circ}\text{C/W}$
- $T_a = 80^{\circ}\text{C}$
- $I_{CC} + I_{CC_DCDC} = 240\text{ mA}$
- $V_{CC} = 3.5\text{ V}$ ($V_{CC} = V_{CC2} = AV_{CC0} = V_{CC_USB}$)
- $I_{OH} = 1\text{ mA}$, $V_{OH} = V_{CC} - 0.5\text{ V}$, 12 出力
- $I_{OL} = 20\text{ mA}$, $V_{OL} = 1.0\text{ V}$, 8 出力
- $I_{OL} = 1\text{ mA}$, $V_{OL} = 0.5\text{ V}$, 12 出力
- $C_{in} = 8\text{ pF}$, 32 ピン、入力周波数 = 10 MHz
- $C_{load} = 30\text{ pF}$, 32 ピン、出力周波数 = 10 MHz

IO のスタティック電流 = $\Sigma (VOL \times IOL) / \text{電圧} + \Sigma ((V_{CC} - VOH) \times IOH) / \text{電圧}$

$$= (20\text{ mA} \times 1\text{ V}) \times 8 / 3.5\text{ V} + (1\text{ mA} \times 0.5\text{ V}) \times 12 / 3.5\text{ V} + ((V_{CC} - (V_{CC} - 0.5\text{ V})) \times 1\text{ mA}) \times 12 / 3.5\text{ V}$$

$$= 45.7 \text{ mA} + 1.71 \text{ mA} + 1.71 \text{ mA}$$

$$= 49.1 \text{ mA}$$

IO のダイナミック電流 = $\Sigma \text{ IO (Cin + Cload)} \times \text{IO のスイッチング周波数} \times \text{電圧}$

$$= ((8 \text{ pF} \times 32) \times 10 \text{ MHz} + (30 \text{ pF} \times 32) \times 10 \text{ MHz}) \times 3.5 \text{ V}$$

$$= 42.6 \text{ mA}$$

総消費電力 = 電圧 \times (スタティック電流 + ダイナミック電流)

$$= (240 \text{ mA} \times 3.5 \text{ V}) + (49.1 \text{ mA} + 42.6 \text{ mA}) \times 3.5 \text{ V}$$

$$= 1161 \text{ mW (1.161 W)}$$

$T_j = T_a + \theta_{ja} \times \text{総消費電力}$

$$= 80^\circ\text{C} + 21.5^\circ\text{C/W} \times 1.161\text{W}$$

$$= 105.0^\circ\text{C}$$

48.3 AC 特性

48.3.1 周波数

表 48.29 High-speed モードにおける動作周波数の値

項目	シンボル	Min	Typ	Max	単位		
動作周波数	CPU クロック (CPUCLK) ^(注2)	DCDC、BGA パッケージ、Tj ≤ 105°C ^(注4)	f	—	—	480	MHz
		DCDC、BGA パッケージ、Tj ≤ 125°C ^(注4)	—	—	—	400	
		外部 VDD、BGA パッケージ、Tj ≤ 105°C	—	—	—	480	
		外部 VDD、BGA パッケージ、Tj ≤ 125°C	—	—	—	400	
		DCDC、176 ピン/144 ピン LQFP パッケージ、Tj ≤ 125°C ^(注4)	—	—	—	400	
		外部 VDD、176 ピン/144 ピン LQFP パッケージ、Tj ≤ 125°C	—	—	—	400	
		DCDC、100 ピン LQFP パッケージ、Tj ≤ 105°C ^(注4)	—	—	—	360	
		DCDC、100 ピン LQFP パッケージ、Tj ≤ 125°C ^(注4)	—	—	—	240	
		外部 VDD、100 ピン LQFP パッケージ、Tj ≤ 105°C	—	—	—	360	
		外部 VDD、100 ピン LQFP パッケージ、Tj ≤ 125°C	—	—	—	240	
	システムクロック (ICLK) ^(注2)	—	—	—	240		
	周辺モジュールクロック (PCLKA) ^(注2)	—	—	—	120		
	周辺モジュールクロック (PCLKB) ^(注2)	—	—	—	60		
	周辺モジュールクロック (PCLKC) ^(注2)	— ^(注3)	—	—	60		
	周辺モジュールクロック (PCLKD) ^(注2)	—	—	—	120		
	周辺モジュールクロック (PCLKE) ^(注2)	—	—	—	240		
	フラッシュインタフェースクロック (FCLK) ^(注2)	— ^(注1)	—	—	60		
	外部バスクロック (BCLK) ^(注2)	VCC ≥ 2.7 V	—	—	—	120	
		VCC ≥ 1.68 V	—	—	—	60	
EBCLK 端子出力	VCC ≥ 2.7 V	—	—	—	60		
	VCC ≥ 1.68 V	—	—	—	30		
SDCLK 端子出力	VCC ≥ 3.0 V	—	—	—	120		
SCI クロック (SCICLK)	—	—	—	—	120		
SPI クロック (SPICLK)	—	—	—	—	120		
CANFD コアクロック (CANFDCLK)	—	—	—	—	80		
USB クロック (USBCLK)	—	—	—	—	48		
I3C クロック (I3CCLK)	—	—	—	—	200		

注 1. フラッシュメモリのプログラミング/イレース中、FCLK は 4 MHz 以上の周波数で実行する必要があります。

- 注 2. CPUCLK、ICLK、PCLKA、PCLKB、PCLKC、PCLKD、PCLKE、FCLK、および BCLK の周波数の相互関係については、「[8. クロック発生回路](#)」を参照してください。
- 注 3. ADC12 使用時、PCLKC の周波数は 1 MHz 以上にしてください。
- 注 4. VCC_DCDC < 2.5 V にて DCDC 使用時、電流 I_{DD} は動作電流の指定値未満にしてください。
表 48.8 を参照してください。

表 48.30 Low-speed モードにおける動作周波数の値

項目	シンボル	Min	Typ	Max	単位	
動作周波数	CPU クロック (CPUCLK) ^(注2)	f	—	—	1	MHz
	システムクロック (ICLK) ^(注2)	—	—	1		
	周辺モジュールクロック (PCLKA) ^(注2)	—	—	1		
	周辺モジュールクロック (PCLKB) ^(注2)	—	—	1		
	周辺モジュールクロック (PCLKC) ^(注2)	— ^(注3)	—	1		
	周辺モジュールクロック (PCLKD) ^(注2)	—	—	1		
	周辺モジュールクロック (PCLKE) ^(注2)	—	—	1		
	フラッシュインタフェースクロック (FCLK) ^(注2)	— ^(注1)	—	1		
	外部バスクロック (BCLK) ^(注2)	—	—	1		
	EBCLK 端子出力	—	—	1		
	SDCLK 端子出力	VCC ≥ 3.0 V	—	—	1	
	SCI クロック (SCICLK)	—	—	1		
	SPI クロック (SPICLK)	—	—	1		
	CANFD コアクロック (CANFDCLK)	—	—	1		
	USB クロック (USBCLK)	—	—	1		
I3C クロック (I3CCLK)	—	—	1			

- 注 1. フラッシュメモリのプログラム/イレースは、Low-speed モードでは許可されていません。
- 注 2. CPUCLK、ICLK、PCLKA、PCLKB、PCLKC、PCLKD、PCLKE、FCLK、および BCLK の周波数の相互関係については、「[8. クロック発生回路](#)」を参照してください。
- 注 3. ADC12 使用時、PCLKC の周波数は 1 MHz 以上にしてください。

48.3.2 クロックタイミング

表 48.31 サブクロック発振器以外のクロックタイミング (1/2)

項目	シンボル	Min	Typ	Max	単位	測定条件	
EBCLK 端子出力サイクル時間	VCC = 2.70 V 以上	t_{Bcyc}	16.6	—	—	ns	図 48.15
	VCC = 1.68 V 以上		33.3	—	—		
EBCLK 端子出力 High レベルパルス幅	VCC = 2.70 V 以上	t_{CH}	3.3	—	—	ns	
	VCC = 1.68 V 以上		9.6	—	—		
EBCLK 端子出力 Low レベルパルス幅	VCC = 2.70 V 以上	t_{CL}	3.3	—	—	ns	
	VCC = 1.68 V 以上		9.6	—	—		
EBCLK 端子出力立ち上がり時間	VCC = 2.70 V 以上	t_{Cr}	—	—	5.0	ns	
	VCC = 1.68 V 以上		—	—	7.0		
EBCLK 端子出力立ち下がり時間	VCC = 2.70 V 以上	t_{Cf}	—	—	5.0	ns	
	VCC = 1.68 V 以上		—	—	7.0		
SDCLK 端子出力サイクル時間	t_{SDcyc}	8.33	—	—	ns		
SDCLK 端子出力 High レベルパルス幅	t_{CH}	1.0	—	—	ns		
SDCLK 端子出力 Low レベルパルス幅	t_{CL}	1.0	—	—	ns		
SDCLK 端子出力立ち上がり時間	t_{Cr}	—	—	3.0	ns		
SDCLK 端子出力立ち下がり時間	t_{Cf}	—	—	3.0	ns		
EXTAL 外部クロック入力サイクル時間	t_{EXcyc}	20.80	—	—	ns	図 48.16	
EXTAL 外部クロック入力 High レベルパルス幅	t_{EXH}	5.30	—	—	ns		
EXTAL 外部クロック入力 Low レベルパルス幅	t_{EXL}	5.30	—	—	ns		
EXTAL 外部クロック立ち上がり時間	t_{EXr}	—	—	3.0	ns		
EXTAL 外部クロック立ち下がり時間	t_{EXf}	—	—	3.0	ns		
メインクロック発振器周波数	f_{MAIN}	8	—	48	MHz	—	
メインクロック発振安定待機時間 (水晶) (注1)	$t_{MAINOSCW T}$	—	—	—(注1)	ms	図 48.17	
LOCO クロック発振周波数	f_{LOCO}	29.4912	32.768	36.0448	kHz	—	
LOCO クロック発振安定待機時間	t_{LOCOWT}	—	—	60.4	μ s	図 48.18	
MOCO クロック発振周波数	f_{MOCO}	6.8	8.0	9.2	MHz	—	
MOCO クロック発振安定待機時間	t_{MOCOWT}	—	—	15.0	μ s	—	

表 48.31 サブクロック発振器以外のクロックタイミング (2/2)

項目		シンボル	Min	Typ	Max	単位	測定条件	
HOCO クロック発振器発振周波数	FLL なし	f_{HOCO16}	15.78	16.00	16.22	MHz	$-20 \leq T_j \leq 125^\circ\text{C}$	
		f_{HOCO18}	17.75	18.00	18.25			
		f_{HOCO20}	19.72	20.00	20.28			
		f_{HOCO32}	31.55	32.00	32.45			
		f_{HOCO48}	47.33	48.00	48.67			
		f_{HOCO16}	15.71	16.00	16.29			$-40 \leq T_j \leq -20^\circ\text{C}$
		f_{HOCO18}	17.68	18.00	18.32			
		f_{HOCO20}	19.64	20.00	20.36			
		f_{HOCO32}	31.42	32.00	32.58			
		f_{HOCO48}	47.14	48.00	48.86			
	FLL あり	f_{HOCO16}	15.960	16.000	16.040	MHz	$-40 \leq T_j \leq 125^\circ\text{C}$ サブクロック周波数精度は、 ± 50 ppm です。	
		f_{HOCO18}	17.955	18.000	18.045			
		f_{HOCO20}	19.950	20.000	20.050			
		f_{HOCO32}	31.920	32.000	32.080			
		f_{HOCO48}	47.880	48.000	48.120			
HOCO クロック発振安定待機時間 ^(注2)		t_{HOCOWT}	—	—	64.7	μs	—	
HOCO 停止幅時間		$t_{HOCOSTP}$	1	—	—	μs	図 48.21	
HOCO ピリオドジッタ		ジッタ	-3	—	3	%	—	
FLL 安定待機時間		t_{FLLWT}	—	—	1.8	ms	—	
PLL1/PLL2 VCO 周波数		f_{VCO}	640	—	1440.0	MHz	—	
出カクロック P に対する PLL1/PLL2 出力周波数		t_{PLL}	40	—	480	MHz	—	
出カクロック Q, R に対する PLL1/PLL2 出力周波数		t_{PLL}	71	—	480	MHz	—	
PLL1/PLL2 クロック発振安定待機時間		t_{PLLWT}	—	—	40	μs	図 48.19	
PLL1/PLL2 ピリオドジッタ		—	—	± 70	—	ps	—	
PLL1/PLL2 ロングタームジッタ		—	—	± 300	—	ps	期間 : 1 μs 、10 μs	

注 1. メインクロック発振器を設定する場合、発振器メーカーに発振評価を確認し、その結果を推奨発振安定時間として使用してください。MOSCWTCR レジスタを、推奨値以上に設定してください。
メインクロック動作を開始するために MOSCCR.MOSTP ビット設定を変更したら、OSCSF.MOSCSF フラグが 1 であることを確認してからメインクロック発振器の使用を開始してください。

注 2. リセット状態の解除から HOCO 発振周波数 (f_{HOCO}) が動作保証範囲に達するまでの時間です。

表 48.32 サブクロック発振器のクロックタイミング

パラメータ	シンボル	Min	Typ	Max	単位	測定条件
サブクロック周波数	f_{SUB}	—	32.768	—	kHz	—
サブクロック発振安定待機時間	$t_{SUBOSCWT}$	—	—	—	s (注1)	図 48.20

注 1. サブクロック発振器を設定する場合、発振器メーカーに発振評価を確認し、その結果を推奨発振安定時間として使用してください。サブクロック動作を開始するために SOSCCR.SOSTP ビット設定を変更したら、必ずサブクロック発振安定時間が十分に経過してからサブクロック発振器の使用を開始してください。示された時間の 2 倍を推奨します。




図 48.15 EBCLK および SDCLK の出力タイミング




図 48.16 EXTAL 外部クロック入力タイミング




図 48.17 メインクロック発振開始タイミング




図 48.18 LOCO クロック発振開始タイミング




図 48.19 PLL1/PLL2 クロック発振開始タイミング




図 48.20 サブクロック発振開始タイミング




図 48.21 HOCO 停止幅時間

48.3.3 リセットタイミング

表 48.33 リセットタイミング

項目	シンボル	Min	Typ	Max	単位	測定条件		
RES パルス幅	パワーオン	t_{RESWP}	4.2	—	—	ms	図 48.22	
	ディープソフトウェアスタンバイモード1	t_{RESWD}	DPSBYCR.DCSSMODE = 0	1.30	—	—	ms	図 48.23
			DPSBYCR.DCSSMODE = 1	0.71	—	—		
	ディープソフトウェアスタンバイモード2	t_{RESWD}	DPSBYCR.DCSSMODE = 0	2.00	—	—	ms	図 48.23
			DPSBYCR.DCSSMODE = 1	1.50	—	—		
	ディープソフトウェアスタンバイモード3	t_{RESWD}	DPSBYCR.DCSSMODE = 0	3.50	—	—	ms	図 48.23
			DPSBYCR.DCSSMODE = 1	2.90	—	—		
	ソフトウェアスタンバイモード	t_{RESWS}	0.66	—	—	ms		
	Low-speed モード	t_{RESWLS}	0.46	—	—	ms		
	CPU ディープスリープモード (SOSC 動作)	$t_{RESWSODS}$	0.36	—	—	ms		
	CPU ディープスリープモード (SOSC 動作以外)	t_{RESWDS}	0.24	—	—	ms		
	SOSC 動作	t_{RESWSO}	0.19	—	—	ms		
上記以外	t_{RESW}	62.0	—	—	μ s			
RES 解除後の待機時間	t_{RESWT}	—	54.9	64.6	μ s	図 48.22		
内部リセット (IWDT リセット、WDT リセット、CPU ロックアップリセット、バスエラーリセット、共通メモリエラーリセット、ソフトウェアリセット) 解除後の待機時間	t_{RESW2}	—	54.9	64.6	μ s	—		




図 48.22 VCC が V_{POR} 電圧しきい値を超える条件下での RES 端子入力タイミング




図 48.23 リセット入力タイミング

48.3.4 ウェイクアップタイミング

表 48.34 低消費電力モードからの復帰タイミング (1/2)

項目	高速復帰機能(注9)	シンボル	Min	Typ	Max	単位	測定条件			
CPU ディープスリープモードからの復帰時間	—	$t_{DSL P}$ (注11)	—	182	214	μs	—			
ソフトウェアスタンバイモードからの復帰時間	メインクロック発振器に水晶振動子を接続	システムクロックソースはメインクロック発振器(注1) MOSCSCR.MOSCSOK P = 0	有効	t_{SBYMC} (注10)	—	2.33	2.43	ms	図 48.24 全発振器の分周比は 1 です。	
		システムクロックソースはメインクロック発振器(注1) MOSCSCR.MOSCSOK P = 1	有効		—	310	385	μs		
		システムクロックソースはメインクロック発振器を使用した PLL1P(注2) MOSCSCR.MOSCSOK P = 0	有効		t_{SBYPC} (注10)	—	2.47	2.59		ms
		システムクロックソースはメインクロック発振器を使用した PLL1P(注2) MOSCSCR.MOSCSOK P = 1	有効			—	388	511		μs
	メインクロック発振器に外部クロックを入力	システムクロックソースはメインクロック発振器(注3)	有効	t_{SBYEX} (注10)	—	310	385	μs		
		システムクロックソースはメインクロック発振器を使用した PLL1P(注4)	有効	t_{SBYPE} (注10)	—	388	511	μs		
	システムクロックソースはサブクロック発振器(注5)	有効	t_{SBYSC} (注10)	—	0.81	0.87	ms			
	システムクロックソースは HOCO クロック発振器(注6)	有効	t_{SBYHO} (注10)	—	310	385	μs			
システムクロックソースは HOCO を使用した PLL1P(注7)	有効	t_{SBYPH} (注10)	—	398	522	μs				
システムクロックソースは MOCO クロック発振器(注8)	有効	t_{SBYMO} (注10)	—	312	387	μs				

表 48.34 低消費電力モードからの復帰タイミング (2/2)

項目			高速復帰機能(注9)	シンボル	Min	Typ	Max	単位	測定条件			
ディープソフトウェアスタンバイモードからの復帰時間	ディープソフトウェアスタンバイモード 1	任意の PVD0 (OFS1(_SEC).PVDLPS EL = 1)、PVD1、または PVD2 が有効	標準	t _{DSBY}	—	0.68	1.20	ms	図 48.25			
			高速		—	0.29	0.62	ms				
		任意の PVD0 (OFS1(_SEC).PVDLPS EL = 1)、PVD1、および PVD2 が無効	標準		—	0.73	1.30					
			高速		—	0.33	0.71					
		ディープソフトウェアスタンバイモード 2	DPSWCR.WSTS = 0x0B		標準	—	0.73	1.10		ms		
					高速	—	0.33	0.50		ms		
	DPSWCR.WSTS = 0x9A		標準		—	1.60	2.00	ms				
			高速		—	1.20	1.50	ms				
	ディープソフトウェアスタンバイモード 3		標準		—	2.10	3.50	ms				
			高速		—	1.70	2.90	ms				
	ディープソフトウェアスタンバイモード解除後待機時間				—	t _{DSBYWT}	47.7	—		64.6	μs	

- 注 1. 水晶の周波数が 48 MHz (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 0x05) で、かつ内部クロックの分周設定のうち最大値が 1 の場合
- 注 2. PLL1P の周波数が 480 MHz (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 0x05) で、かつ内部クロックの分周設定のうち最大値が 8 の場合
- 注 3. 外部クロックの周波数が 48 MHz (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 0x00) で、かつ内部クロックの分周設定のうち最大値が 1 の場合
- 注 4. PLL1P の周波数が 480 MHz (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 0x00) で、かつ内部クロックの分周設定のうち最大値が 8 の場合
- 注 5. サブクロック発振器の周波数が 32.768 kHz で、かつ内部クロックの分周設定のうち最大値が 1 の場合
- 注 6. HOCO 周波数が 20 MHz で、かつ内部クロックの分周設定のうち最大値が 1 の場合
- 注 7. PLL 周波数が 480 MHz で、かつ内部クロックの分周設定のうち最大値が 8 の場合
- 注 8. MOCO 周波数が 8 MHz で、かつ内部クロックの分周設定のうち最大値が 1 の場合
- 注 9. 詳細は、「10. 低消費電力モード」の SSCR1.SS1FR、DPSBYCR.DCSSMODE ビットを参照してください。
- 注 10. 復帰時間は次の式により計算できます： $t_{\text{Common}} + \max(t_{\text{OSCSTB}}, t_{\text{PG1}}, t_{\text{PGCK}}) + \max(t_{\text{PG2}}, t_{\text{LPW}})$ 。式の各変数は下表の値および式により求めることができます。表中の変数 n については、内部クロック (CPUCLK、ICLK、PCLKm、FCLK、BCLK、および EBCLK) の分周設定 (m = A~E) のうち最大値が選択されます。
 下表の t_{OSCSTB} は、各発振器が有効になっている時間を意味します。複数の発振器が有効になっている時の t_{OSCSTB} は、有効になっている発振器のうちで最長の t_{OSCSTB} となります。
- 注 11. ICLK 周波数は 240 MHz です。この復帰時間は t_{PG2} に対応します。

表 48.35 復帰時間を構成する要素

ウェイクアップ時間	発振保持	高速復帰機能	Typ							Max					単位
			t _{Commo_n}	t _{OSCSTB} (注1)	t _{PG1}	t _{PGCK}	t _{PG2}	t _{LPW}	t _{Commo_n}	t _{OSCSTB} (注1)	t _{PG1}	t _{PGCK}	t _{PG2}	t _{LPW}	
t _{SBYMC}	MOSC 禁止	有効	52.667 + 4/f _{CLK}	t _{MAINOSC} WT	75.5	2.1 + 10.5/f _{MOCO} + 2.5n/f _{MOCO} + 2.5/f _{SRCCLK} + 2/f _{CLK}	1449/f _{MOCO} + 10/f _{CLK}	10 + 2/f _{CLK} + 2n/f _{MAIN}	82.369 + 4/f _{CLK}	t _{MAINOSC} WT + 11/0.236	88.8	2.5 + 10.5/f _{MOCO} + 2.5n/f _{MOCO} + 2.5/f _{SRCCLK} + 2/f _{CLK}	1449/f _{MOCO} + 10/f _{CLK}	10 + 2/f _{CLK} + 2n/f _{MAIN}	μs
	MOSC 有効	有効	52.667 + 4/f _{CLK}	3/0.262					10 + 2/f _{CLK} + 2n/f _{MAIN}	82.369 + 4/f _{CLK}				14/0.236	10 + 2/f _{CLK} + 2n/f _{MAIN}
t _{SBYPC}	MOSC 禁止	有効	52.667 + 4/f _{CLK}	24.125 + t _{MAINOSC} CWT + 31/0.262 (注2)				10 + 2/f _{CLK} + 2n/f _{PLL}	82.369 + 4/f _{CLK}	24.05 + t _{MAINOSC} WT + 42/0.236 (注3)				10 + 2/f _{CLK} + 2n/f _{PLL}	μs
	MOSC 有効	有効	52.667 + 4/f _{CLK}	24.125 + 34/0.262 (注2)					10 + 2/f _{CLK} + 2n/f _{PLL}	82.369 + 4/f _{CLK}				24.05 + 45/0.236 (注3)	10 + 2/f _{CLK} + 2n/f _{PLL}
t _{SBYEX}	—	有効	52.667 + 4/f _{CLK}	3/0.262				10 + 2/f _{CLK} + 2n/f _{EXMAIN}	82.369 + 4/f _{CLK}	14/0.236				10 + 2/f _{CLK} + 2n/f _{EXMAIN}	μs
t _{SBYPE}	—	有効	52.667 + 4/f _{CLK}	24.125 + 34/0.262 (注2)				10 + 2/f _{CLK} + 2n/f _{PLL}	82.369 + 4/f _{CLK}	24.05 + 45/0.236 (注3)				10 + 2/f _{CLK} + 2n/f _{PLL}	μs
t _{SBYSC}	—	有効	52.667 + 4/f _{CLK}	0				10 + 2/f _{CLK} + 2n/f _{SOSC}	82.369 + 4/f _{CLK}	0				10 + 2/f _{CLK} + 2n/f _{SOSC}	μs
t _{SBYHO}	—	有効	52.667 + 4/f _{CLK}	23.375				10 + 2/f _{CLK} + 2n/f _{HOCO}	82.369 + 4/f _{CLK}	70.234				10 + 2/f _{CLK} + 2n/f _{HOCO}	μs
t _{SBYPH}	—	有効	52.667 + 4/f _{CLK}	24.125 + 140(注2)				10 + 2/f _{CLK} + 2n/f _{PLL}	82.369 + 4/f _{CLK}	24.05 + 202(注3)				10 + 2/f _{CLK} + 2n/f _{PLL}	μs
t _{SBYMO}	—	有効	52.667 + 4/f _{CLK}	0				10 + 2/f _{CLK} + 2n/f _{MOCO}	82.369 + 4/f _{CLK}	0				10 + 2/f _{CLK} + 2n/f _{MOCO}	μs

注. 周波数の単位は MHz

注 1. 複数の発振器が動作している場合、この列の動作発振器の最大値が適用されます。

注 2. PLL1LDOCR.SKEEP と PLL2LDOCR.SKEEP が両方とも 1 の場合、“24.125”は削減できます。

注 3. PLL1LDOCR.SKEEP と PLL2LDOCR.SKEEP が両方とも 1 の場合、"24.05"は削減できます。




図 48.24 ソフトウェアスタンバイモード解除タイミング




図 48.25 ディープソフトウェアスタンバイモード解除タイミング

48.3.5 NMI/IRQ ノイズフィルタ

表 48.36 NMI/IRQ ノイズフィルタ

項目	シンボル	Min	Typ	Max	単位	測定条件	
NMI パルス幅	t _{NMIW}	200	—	—	ns	NMI デジタルフィルタ 無効	
		t _{Pcyc} × 2(注1)	—	—			t _{Pcyc} × 2 ≤ 200 ns
		200	—	—		NMI デジタルフィルタ 有効	t _{NMICK} × 3 ≤ 200 ns
		t _{NMICK} × 3.5(注2)	—	—			t _{NMICK} × 3 > 200 ns
IRQ パルス幅	t _{IRQW}	200	—	—	ns	IRQ デジタルフィルタ 無効	
		t _{Pcyc} × 2(注1)	—	—			t _{Pcyc} × 2 ≤ 200 ns
		200	—	—		IRQ デジタルフィルタ 有効	t _{IRQCK} × 3 ≤ 200 ns
		t _{IRQCK} × 3.5(注3)	—	—			t _{IRQCK} × 3 > 200 ns

- 注. ソフトウェアスタンバイモード時は最小 200 ns です。
- 注. システムクロックソースを切り替える場合、切り替えるクロックソースの 4 クロックサイクルを足します。
- 注 1. t_{Pcyc} は PCLKB の周期を示します。
- 注 2. t_{NMICK} は、NMI デジタルフィルタサンプリングクロックの周期を示します。
- 注 3. t_{IRQCK} は、IRQi デジタルフィルタサンプリングクロックの周期を示します。




図 48.26 NMI 割り込み入カタイミング




図 48.27 IRQ 割り込み入カタイミング

48.3.6 バスタイミング

表 48.37 バスタイミング (1/2)

条件 1 : CS 領域コントローラ (CSC) 使用時

VCC = VCC_DCDC = VCC_USB = 1.68 V~3.6 V, VCC2 = 1.65 V~3.6 V

BCLK = 8~120 MHz, EBCLK = 8~60 MHz (VCC = VCC_USB = 2.70~3.6 V の場合)

BCLK = 8~60 MHz, EBCLK = 8~30 MHz (VCC = VCC_USB = 1.68~3.6 V の場合)

出力負荷条件 : VOH = VCC × 0.5, VOL = VCC × 0.5, C = 30 pF

EBCLK : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

その他 : PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

条件 2 : SDRAM 領域コントローラ (SDRAMC) 使用時

BCLK = SDCLK = 8~120 MHz

VCC = VCC2 = VCC_DCDC = VCC_USB = 3.0~3.6 V

出力負荷条件 : VOH = VCC × 0.5, VOL = VCC × 0.5, C = 15 pF

SDCLK : PmnPFS レジスタのポート駆動能力ビットで高速高駆動出力が選択されています。

その他 : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

条件 3 : SDRAM 領域コントローラ (SDRAMC) および CS 領域コントローラ (CSC) 同時使用時

BCLK = SDCLK = 8~60 MHz

VCC = VCC2 = VCC_DCDC = VCC_USB = 3.0~3.6 V

出力負荷条件 : VOH = VCC × 0.5, VOL = VCC × 0.5, C = 15 pF

EBCLK/SDCLK : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

その他 : PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位	測定条件
アドレス遅延時間	2.70 V 以上	t _{AD}	1.0	12.5	ns	図 48.28~図 48.34
	1.68 V 以上		1.0	12.5	ns	
バイトコントロール遅延時間	2.70 V 以上	t _{BCD}	1.0	12.5	ns	
	1.68 V 以上		1.0	12.5	ns	
CS 遅延時間	2.70 V 以上	t _{CSD}	1.0	12.5	ns	
	1.68 V 以上		1.0	12.5	ns	
ALE 遅延時間	2.70 V 以上	t _{ALED}	1.0	12.5	ns	
	1.68 V 以上		1.0	12.5	ns	
RD 遅延時間	2.70 V 以上	t _{RS}	1.0	12.5	ns	
	1.68 V 以上		1.0	12.5	ns	
リードデータセットアップ時間	2.70 V 以上	t _{RDS}	12.5	—	ns	
	1.68 V 以上		20.5	—	ns	
リードデータホールド時間	2.70 V 以上	t _{RDH}	0	—	ns	
	1.68 V 以上		0	—	ns	
WR/WRn 遅延時間	2.70 V 以上	t _{WRD}	1.0	12.5	ns	
	1.68 V 以上		1.0	12.5	ns	
ライトデータ遅延時間	2.70 V 以上	t _{WDD}	—	12.5	ns	
	1.68 V 以上		—	12.5	ns	
ライトデータホールド時間	2.70 V 以上	t _{WDH}	1.0	—	ns	
	1.68 V 以上		1.0	—	ns	
WAIT セットアップ時間	2.70 V 以上	t _{WTS}	12.5	—	ns	
	1.68 V 以上		20.5	—	ns	
WAIT ホールド時間	2.70 V 以上	t _{WTH}	0	—	ns	
	1.68 V 以上		0	—	ns	

表 48.37 バスタイミング (2/2)

条件 1 : CS 領域コントローラ (CSC) 使用時

VCC = VCC_DCDC = VCC_USB = 1.68 V~3.6 V, VCC2 = 1.65 V~3.6 V

BCLK = 8~120 MHz, EBCLK = 8~60 MHz (VCC = VCC_USB = 2.70~3.6 V の場合)

BCLK = 8~60 MHz, EBCLK = 8~30 MHz (VCC = VCC_USB = 1.68~3.6 V の場合)

出力負荷条件 : VOH = VCC × 0.5, VOL = VCC × 0.5, C = 30 pF

EBCLK : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

その他 : PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

条件 2 : SDRAM 領域コントローラ (SDRAMC) 使用時

BCLK = SDCLK = 8~120 MHz

VCC = VCC2 = VCC_DCDC = VCC_USB = 3.0~3.6 V

出力負荷条件 : VOH = VCC × 0.5, VOL = VCC × 0.5, C = 15 pF

SDCLK : PmnPFS レジスタのポート駆動能力ビットで高速高駆動出力が選択されています。

その他 : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

条件 3 : SDRAM 領域コントローラ (SDRAMC) および CS 領域コントローラ (CSC) 同時使用時

BCLK = SDCLK = 8~60 MHz

VCC = VCC2 = VCC_DCDC = VCC_USB = 3.0~3.6 V

出力負荷条件 : VOH = VCC × 0.5, VOL = VCC × 0.5, C = 15 pF

EBCLK/SDCLK : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

その他 : PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位	測定条件
アドレス遅延 2 (SDRAM)	条件 2	t _{AD2}	0.8	6.8	ns	図 48.35~図 48.41
	条件 3		0.8	10.8		
CS 遅延 2 (SDRAM)	条件 2	t _{CSD2}	0.8	6.8	ns	
	条件 3		0.8	10.8		
DQM 遅延 (SDRAM)	条件 2	t _{DQMD}	0.8	6.8	ns	
	条件 3		0.8	10.8		
CKE 遅延 (SDRAM)	条件 2	t _{CKED}	0.8	6.8	ns	
	条件 3		0.8	10.8		
リードデータセットアップ時間 2 (SDRAM)	条件 2	t _{RDS2}	2.9	—	ns	
	条件 3		6.9	—		
リードデータホールド時間 2 (SDRAM)	条件 2	t _{RDH2}	1.5	—	ns	
	条件 3		1.5	—		
ライトデータ遅延 2 (SDRAM)	条件 2	t _{WDD2}	—	6.8	ns	
	条件 3		—	10.8		
ライトデータホールド時間 2 (SDRAM)	条件 2	t _{WDH2}	0.8	—	ns	
	条件 3		0.8	—		
WE 遅延 (SDRAM)	条件 2	t _{WED}	0.8	6.8	ns	
	条件 3		0.8	10.8		
RAS 遅延 (SDRAM)	条件 2	t _{RASD}	0.8	6.8	ns	
	条件 3		0.8	10.8		
CAS 遅延 (SDRAM)	条件 2	t _{CASD}	0.8	6.8	ns	
	条件 3		0.8	10.8		




図 48.28 アドレス/データマルチプレクスバスのリードアクセスタイミング




図 48.29 アドレス/データマルチプレクスバスのライトアクセスタイミング




図 48.30 バスクロック同期を使用したノーマルリードサイクルの外部バスタイミング




図 48.31 バスロック同期を使用したノーマルライトサイクルの外部バスタイミング





図 48.32 バスクロック同期を使用したページリードサイクルの外部バスタイミング



注 1. WDON と WDOFF は、常に 1 EBCLK サイクル以上に指定してください。

図 48.33 バスクロック同期を使用したページライトサイクルの外部バスタイミング




図 48.34 外部ウェイト制御の外部バスタイミング




図 48.35 SDRAM シングルリードのタイミング




図 48.36 SDRAM シングルライトのタイミング




図 48.37 SDRAM マルチリードのタイミング




図 48.38 SDRAM マルチライトのタイミング




図 48.39 SDRAM マルチリードの行またぎのタイミング




図 48.40 SDRAM モードレジスタの設定のタイミング




図 48.41 SDRAM セルフリフレッシュのタイミング

48.3.7 I/O ポート、POEG、GPT、AGT、ULPT、ADC12 のトリガタイミング

表 48.38 I/O ポート、POEG、GPT、AGT、ULPT、ADC12 のトリガタイミング (1/2)

GPT 条件：
PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。
VCC I/O と VCC2 I/O に GPT 端子が指定されている場合、VCC = VCC2 のときに限って下記の特性が保証されます。

AGT 条件：
PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目	シンボル	Min	Max	単位	測定条件
I/O ポート	入カデータパルス幅	t_{PRW}	5.5	—	t_{Cyc} 図 48.42
	EXCIN 入力周波数	t_{EXCIN}	—	36	kHZ
POEG	POEG 入力トリガパルス幅	t_{POEW}	3	—	t_{Pcyc} 図 48.43

表 48.38 I/O ポート、POEG、GPT、AGT、ULPT、ADC12 のトリガタイミング (2/2)

GPT 条件:

PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

VCC I/O と VCC2 I/O に GPT 端子が指定されている場合、VCC = VCC2 のときに限って下記の特性が保証されます。

AGT 条件:

PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位	測定条件	
GPT	インプットキャプチャパルス幅 (サイクル)	単エッジ	$t_{GTICW}^{(注1)}$	1.5	—	t_{pDcyc}	図 48.44
		両エッジ		2.5	—		
	インプットキャプチャパルス幅 (回数)	2.70 V 以上	$t_{GTICW}^{(注1)}$	12.5	—	ns	
		1.68 V 以上 (VCC)		25.0	—		
		1.65 V 以上 (VCC2)					
	GTIOCxY 出カスケュー (x = 0~7, Y = A または B)	2.70 V 以上	t_{GTISK}	—	4	ns	図 48.45
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	5		
	GTIOCxY 出カスケュー (x = 8~13, Y = A または B)	2.70 V 以上		—	4		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	5		
	GTIOCxY 出カスケュー (x = 0~13, Y = A または B)	2.70 V 以上		—	6		
1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)			—	7			
OPS 出カスケュー GTOUUP、GTOULO、 GTOVUP、GTOVLO、 GTOWUP、GTOWLO	2.70 V 以上	t_{GTOSK}	—	5	ns	図 48.46	
	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	6			
AGT	AGTIO、AGTEE 入力サイクル	2.70 V 以上	$t_{ACYC}^{(注2)}$	100	—	ns	図 48.47
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		100	—		
	AGTIO、AGTEE 入力 High レベル幅、Low レベル幅	2.70 V 以上	t_{ACKWH} 、 t_{ACKWL}	40	—	ns	
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		40	—		
	AGTIO、AGTO、AGTOA、 AGTOB 出力サイクル	2.70 V 以上	t_{ACYC2}	62.5	—	ns	
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		62.5	—		
ULPT	ULPTEE、ULPTEVI 入力サイクル	2.70 V 以上	$t_{ULCYC}^{(注3)}$	32	-	μs	図 48.48
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		32	-		
	ULPTEE、ULPTVI 入力 High レベル幅、Low レベル幅	2.70 V 以上	t_{ULCKWH} 、 t_{ULCKWL}	12	-	μs	
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		12	-		
	ULPTO、ULPTOA、ULPTOB 出力サイクル	2.70 V 以上	t_{ULCYC2}	64	-	μs	
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		64	-		
ADC12	ADC12 トリガ入力パルス幅	2.70 V 以上	t_{TRGW}	1.5	—	t_{pCyc}	図 48.49
		1.68 V 以上 (VCC)		3.0	—		
		1.65 V 以上 (VCC2)					

注. t_{Cyc} : ICLK の周期、 t_{pCyc} : PCLKB の周期、 t_{pDcyc} : PCLKD の周期、 $t_{ULPTLCLK}$: ULPTLCLK の周期

注 1. 「サイクル」と「回数」については、時間が長い方の特性が適用されます。

注 2. 入力サイクルの制限:

ソースクロックを切り替え中でない場合: $t_{pCyc} \times 2 < t_{ACYC}$ を満たす必要があります。ソースクロックを切り替え中の場合: $t_{pCyc} \times 6 < t_{ACYC}$ を満たす必要があります。

注 3. 入力サイクルの制限:

ULPTEVI: $t_{pCyc} \times 2 < t_{ULCYC}$ を満たす必要があります。

ULPTEE: $t_{ULPTLCLK} \times 2 < t_{ULCYC}$ を満たす必要があります。




図 48.42 I/O ポート入力タイミング




図 48.43 POEG 入力トリガタイミング




図 48.44 GPT インプットキャプチャタイミング




図 48.45 GPT 出力遅延スキュー




図 48.46 OPS の GPT 出力遅延スキュー




図 48.47 AGT 入出力タイミング




図 48.48 ULPT 入出力タイミング




図 48.49 ADC12 トリガ入力タイミング

48.3.8 CAC タイミング

表 48.39 CAC タイミング

項目		シンボル	Min	Typ	Max	単位	測定条件
CAC	CACREF 入力パルス幅	$t_{PBcyc} \leq t_{cac}$ (注1)	$4.5 \times t_{cac} + 3 \times t_{PBcyc}$	—	—	ns	—
		$t_{PBcyc} > t_{cac}$ (注1)	$5 \times t_{cac} + 6.5 \times t_{PBcyc}$	—	—	ns	

注. t_{PBcyc} : PCLKB の周期

注 1. t_{cac} : CAC カウントクロックソースの周期

48.3.9 SCI タイミング

表 48.40 SCI タイミング (調歩同期式モード)

条件 : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
 VCC I/O と VCC2 I/O に SCI 端子が指定されている場合、VCC = VCC2 のときに限って下記の特性が保証されます。

項目	VCC/VCC2	シンボル	Min	Max	単位	備考
入力クロックサイクル	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t_{Scyc}	4.0	—	t_{Tcyc}	図 48.50
入力クロックパルス幅	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t_{Sckw}	0.4	—	t_{Scyc}	
入力クロック立ち上がり時間	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t_{Sckr}	—	0.1(注1)	t_{Scyc}	
入力クロック立ち下がり時間	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t_{Sckf}	—	0.1(注1)	t_{Scyc}	
出力クロックサイクル	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t_{Scyc}	6.0	—	t_{Tcyc}	
出力クロックパルス幅	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t_{Sckw}	0.4	—	t_{Scyc}	
出力クロック立ち上がり時間	2.70 V 以上	t_{Sckr}	—	3.3	ns	
	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	6.6		
出力クロック立ち下がり時間	2.70 V 以上	t_{Sckf}	—	3.3	ns	
	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	6.6		

注. t_{Tcyc} : TCLK の周期

注 1. 最長 1 μ s




図 48.50 SCK クロック入出力タイミング

表 48.41 SCI タイミング (簡易 SPI) (1/2)

条件 : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

VCC I/O と VCC2 I/O に SCI 端子が指定されている場合、VCC = VCC2 のときに限って下記の特性が保証されます。

項目		高速/デフォルト	VCC/VCC2	シンボル	Min	Max	単位	備考
SCK クロックサイクル出力	マスタ	—	2.70 V 以上	t_{SPcyc}	2.0	65536	t_{Tcyc}	図 48.51
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		4.0	65536		
SCK クロックサイクル入力	スレーブ	—	2.70 V 以上		2.0	65536		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		4.0	65536		
SCK クロック High レベルパルス幅	マスタ	—	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t_{SPCKWH}	0.4	—	t_{SPcyc}	
	スレーブ	—						
SCK クロック Low レベルパルス幅	マスタ	—	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t_{SPCKWL}	0.4	—	t_{SPcyc}	
	スレーブ	—						
SCK クロック立ち上がり/立ち下がり時間	出力	—	2.70 V 以上	$t_{SPCKr}, SPCKf$	—	3.3	ns	
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	6.6		
	入力	—	2.70 V 以上		—	0.1(注3)	t_{SPcyc}	
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	0.1(注3)		
データ入力セットアップ時間	マスタ	High-speed (注1)	2.70 V 以上	t_{SU}	14.9 - (AST[2:0] 設定値)	—	ns	図 48.52、図 48.53
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		23.1 - (AST[2:0] 設定値)	—		
		デフォルト(注2)	2.70 V 以上		16.2 - (AST[2:0] 設定値)	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		23.8 - (AST[2:0] 設定値)	—		
	スレーブ	デフォルト(注2)	2.70 V 以上		2.5	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		4.5	—		
データ入力ホールド時間	マスタ	High-speed (注1)	2.70 V 以上	t_H	-3.2 + (AST[2:0] 設定値)	—	ns	図 48.52、図 48.53
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		-3.2 + (AST[2:0] 設定値)	—		
		デフォルト(注2)	2.70 V 以上		-3.2 + (AST[2:0] 設定値)	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		-3.2 + (AST[2:0] 設定値)	—		
	スレーブ	デフォルト(注2)	2.70 V 以上		2.5	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		4.5	—		

表 48.41 SCI タイミング (簡易 SPI) (2/2)

条件: PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

VCC I/O と VCC2 I/O に SCI 端子が指定されている場合、VCC = VCC2 のときに限って下記の特性が保証されます。

項目	高速/デフォルト	VCC/VCC2	シンボル	Min	Max	単位	備考	
データ出力遅延時間	マスタ	High-speed (注1)	t _{OD}	2.70 V 以上	—	3.0	ns	図 48.52、図 48.53
				1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	—	4.5		
		デフォルト (注2)		2.70 V 以上	—	3.5		
				1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	—	5.5		
	スレーブ	High-speed (注1)		2.70 V 以上	—	15.0		
				1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	—	23.0		
デフォルト (注2)	2.70 V 以上	—	21.0					
	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	—	29.0					
データ出力ホールド時間	マスタ	High-speed (注1)	t _{OH}	2.70 V 以上	-3.0	—	ns	図 48.52、図 48.53
				1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	-4.5	—		
		デフォルト (注2)		2.70 V 以上	-3.5	—		
				1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	-5.5	—		
	スレーブ	デフォルト (注2)		2.70 V 以上	0.0	—		
				1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	0.0	—		
データ立ち上がり/立ち下がり時間	出力	—	t _{Dr} , t _{Df}	2.70 V 以上	—	3.3	ns	
				1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	—	6.6		
	入力			2.70 V 以上	—	1.0	μs	
				1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	—	1.0		
SS 入力セットアップ時間	—	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t _{LEAD}	1.0	—	t _{SPcyc}	図 48.54、図 48.55	
SS 入力ホールド時間	—	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t _{LAG}	1.0	—	t _{SPcyc}		
SS 入力立ち上がり/立ち下がり時間	—	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t _{SSLr} , t _{SSLf}	—	1.0	μs	—	
スレーブアクセス時間	—	2.70 V 以上	t _{SA}	—	3 × t _{Tcyc} + 25	ns	図 48.54、図 48.55	
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	3 × t _{Tcyc} + 32			
スレーブ出力開放時間	—	2.70 V 以上	t _{REL}	—	3 × t _{Tcyc} + 25	ns		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	3 × t _{Tcyc} + 32			

注. t_{Tcyc}: TCLK の周期

注 1. 属するグループを示すため、例えば_A、_B、_C といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。SCI0、SCI1、SCI2、SCI3、および SCI9 は_A の例に該当し、SCI4 は_B の例に該当します。

注 2. 所属グループの全ての端子を使用できます。

注 3. 最長 1 μs

表 48.42 SCI タイミング (クロック同期式モード) (1/3)

条件: PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

VCC I/O と VCC2 I/O に SCI 端子が指定されている場合、VCC = VCC2 のときに限って下記の特性が保証されます。

項目		高速/デフォルト	VCC/VCC2	シンボル	Min	Max	単位	備考
SCK クロックサイクル出力	マスタ	—	2.70 V 以上	t_{Scyc}	2.0	—	t_{Scyc}	
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		4.0	—		
SCK クロックサイクル入力	スレーブ	—	2.70 V 以上		2.0	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		4.0	—		
SCK クロック High レベルパルス幅	マスタ	—	2.70 V 以上	t_{SCKWH}	0.4	—	t_{Scyc}	
	スレーブ		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)					
SCK クロック Low レベルパルス幅	マスタ	—	2.70 V 以上	t_{SCKWL}	0.4	—	t_{Scyc}	
	スレーブ		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)					
SCK クロック立ち上がり/立ち下がり時間	出力	—	2.70 V 以上	$t_{SCKr}, SCKf$	—	3.3	ns	
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	6.6		
	入力	—	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	0.1 ^(注3)	t_{Scyc}	
データ入力セットアップ時間	マスタ	High-speed (注1)	2.70 V 以上	t_{SU}	15.1 - (AST[2:0] 設定値)	—	ns	
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		23.2 - (AST[2:0] 設定値)	—		
		デフォルト (注2)	2.70 V 以上		16.5 - (AST[2:0] 設定値)	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		24.2 - (AST[2:0] 設定値)	—		
	スレーブ	デフォルト (注2)	2.70 V 以上	3.3	—			
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	5.3	—			

表 48.42 SCI タイミング (クロック同期式モード) (2/3)

条件 : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

VCC I/O と VCC2 I/O に SCI 端子が指定されている場合、VCC = VCC2 のときに限って下記の特性が保証されます。

項目		高速/デフォルト	VCC/VCC2	シンボル	Min	Max	単位	備考
データ入力ホールド時間	マスタ	High-speed (注1)	2.70 V 以上	t_H	-3.3 + (AST[2:0] 設定値)	—	ns	
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		-3.3 + (AST[2:0] 設定値)	—		
		デフォルト (注2)	2.70 V 以上		-3.2 + (AST[2:0] 設定値)	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		-3.2 + (AST[2:0] 設定値)	—		
	スレーブ	デフォルト (注2)	2.70 V 以上		3.0	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		5.0	—		
データ出力遅延時間	マスタ	High-speed (注1)	2.70 V 以上	t_{OD}	—	5.0	ns	
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	5.0		
		デフォルト (注2)	2.70 V 以上		—	7.3		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	7.3		
	スレーブ	High-speed (注1)	2.70 V 以上		—	15.0		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	23.0		
		デフォルト (注2)	2.70 V 以上		—	21.0		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	29.0		

表 48.42 SCI タイミング (クロック同期式モード) (3/3)

条件 : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

VCC I/O と VCC2 I/O に SCI 端子が指定されている場合、VCC = VCC2 のときに限って下記の特性が保証されます。

項目		高速/デフォルト	VCC/VCC2	シンボル	Min	Max	単位	備考
データ出力ホールド時間	マスタ	High-speed (注1)	2.70 V 以上	t_{OH}	-5.0	—	ns	
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		-5.0	—		
		デフォルト (注2)	2.70 V 以上		-7.3	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		-7.3	—		
	スレーブ	High-speed (注1)	2.70 V 以上		0	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		0	—		
		デフォルト (注2)	2.70 V 以上		0	—		
			1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		0	—		
データ立ち上がり/立ち下がり時間	出力	—	2.70 V 以上	t_{Dr} , t_{Df}	—	3.3	ns	
		—	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	6.6		
	入力	—	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	1.0		

注. t_{Tcyc} : TCLK の周期

注 1. 属するグループを示すため、例えば_A、_B、_C といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。SCI0、SCI1、SCI2、SCI3、および SCI9 は_A の例に該当し、SCI4 は_B の例に該当します。

注 2. 所属グループの全ての端子を使用できます。

注 3. 最長 1 μ s




図 48.51 SCI 簡易 SPI モードクロックタイミング




図 48.52 SCI 簡易 SPI モードタイミング (マスタ、CPHA = 0)





図 48.53 CPHA = 1 の場合におけるマスタの SCI 簡易 SPI モードタイミング



注. n = 0~4, 9

図 48.54 SCI 簡易 SPI モードタイミング (スレーブ、CPHA = 0)




図 48.55 CPHA = 1 の場合におけるスレーブの SCI 簡易 SPI モードタイミング

表 48.43 SCI タイミング (簡易 IIC モード)

条件 : PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

VCC: 1.68V 以上、VCC2: 1.65V 以上

VCC I/O と VCC2 I/O に SCI 端子が指定されている場合、VCC = VCC2 のときに限って下記の特性が保証されます。

項目		シンボル	Min	Max	単位	備考
簡易 IIC (標準モード)	SCL、SDA 入力立ち上がり時間	t_{sr}	—	1000	ns	
	SCL、SDA 入力立ち下がり時間	t_{sf}	—	300	ns	
	SCL、SDA 入力スパイクパルス除去時間	t_{sp}	0	$4 \times t_{Tcyc}$	ns	
	データ入力セットアップ時間	t_{SDAS}	250	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
	SCL、SDA の負荷容量	C_b (注1)	—	400	pF	
簡易 IIC (ファストモード)	SCL、SDA 入力立ち上がり時間	t_{sr}	—	300	ns	
	SCL、SDA 入力立ち下がり時間	t_{sf}	—	300	ns	
	SCL、SDA 入力スパイクパルス除去時間	t_{sp}	0	$4 \times t_{Tcyc}$	ns	
	データ入力セットアップ時間	t_{SDAS}	100	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
	SCL、SDA の負荷容量	C_b (注1)	—	400	pF	

注. t_{Tcyc} : TCLK の周期

注 1. C_b はバスラインの容量総計を意味します。




図 48.56 SCI 簡易 IIC モードタイミング

48.3.10 SPI タイミング

表 48.44 SPI タイミング (1/4)

条件:

1. PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
2. 属するグループを示すため、例えば_A、_B といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。
3. VCC/VCC2 の条件「3.00 V 以上」に、負荷容量 C = 15 pF の条件が適用されます。

項目	VCC/VCC2	シンボル	Min	Max	単位	備考	
RSPCK クロックサイクル	マスタ	3.00 V 以上	t_{SPCyc}	2.0	4096	t_{Tcyc}	図 48.57
		2.70 V 以上		2.0	4096		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		4.0	4096		
	スレーブ	3.00 V 以上		2.0	—		
		2.70 V 以上		2.0	—		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		4.0	—		
RSPCK クロック High レベルパルス幅	マスタ	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t_{SPCKWH}	$(t_{SPCyc} - t_{SPCKr} - t_{SPCKf}) / 2 - 3$		ns	
	スレーブ	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		0.4	—	t_{SPCyc}	
RSPCK クロック Low レベルパルス幅	マスタ	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	t_{SPCKWL}	$(t_{SPCyc} - t_{SPCKr} - t_{SPCKf}) / 2 - 3$		ns	
	スレーブ	1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		0.4	—	t_{SPCyc}	
RSPCK クロック立ち上がり／立ち下がり時間	出力	3.00 V 以上	t_{SPCKr}, t_{SPCKf}	—	1.66	ns	
		2.70 V 以上		—	3.30		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	6.60		
	入力	3.00 V 以上		—	0.1(注1)	t_{SPCyc}	
		2.70 V 以上		—	0.1(注1)		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	0.1(注1)		

表 48.44 SPI タイミング (2/4)

条件:

1. PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
2. 属するグループを示すため、例えば_A、_B といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。
3. VCC/VCC2 の条件「3.00 V 以上」に、負荷容量 C = 15 pF の条件が適用されます。

項目	VCC/VCC2	シンボル	Min	Max	単位	備考	
データ入力セットアップ時間	マスタ	3.00 V 以上	t_{SU}	-2.5	—	ns	図 48.58、図 48.59
		2.70 V 以上	0.0	—			
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	0.0	—			
	スレーブ	3.00 V 以上	2.5	—			
		2.70 V 以上	2.5	—			
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	2.5	—			
データ入力ホールド時間	マスタ	3.00 V 以上	t_H	7.5	—	ns	
		2.70 V 以上	7.5	—			
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	9.5	—			
	スレーブ	3.00 V 以上	2.5	—			
		2.70 V 以上	2.5	—			
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	5.5	—			
SSL セットアップ時間	マスタ	3.00 V 以上	t_{LEAD}	$1 \times t_{SPcyc} - 10$	$8 \times t_{SPcyc} + 10$	ns	
		2.70 V 以上	$1 \times t_{SPcyc} - 10$	$8 \times t_{SPcyc} + 10$			
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	$1 \times t_{SPcyc} - 10$	$8 \times t_{SPcyc} + 10$			
	スレーブ	3.00 V 以上	4.0	—	t_{Tcyc}		
		2.70 V 以上	4.0	—			
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	4.0	—			
SSL ホールド時間	マスタ	3.00 V 以上	t_{LAG}	$1 \times t_{SPcyc} - 10$	$8 \times t_{SPcyc} + 10$	ns	
		2.70 V 以上	$1 \times t_{SPcyc} - 10$	$8 \times t_{SPcyc} + 10$			
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	$1 \times t_{SPcyc} - 10$	$8 \times t_{SPcyc} + 10$			
	スレーブ	3.00 V 以上	4.0	—	t_{Tcyc}		
		2.70 V 以上	4.0	—			
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	4.0	—			

表 48.44 SPI タイミング (3/4)

条件：

1. PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
2. 属するグループを示すため、例えば_A、_B といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。
3. VCC/VCC2 の条件「3.00 V 以上」に、負荷容量 C = 15 pF の条件が適用されます。

項目		VCC/VCC2	シンボル	Min	Max	単位	備考
TI SSP SS 入力セットアップ時間	スレーブ	3.00 V 以上	t_{TISS}	2.5	—	ns	図 48.63
		2.70 V 以上		2.5	—		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		2.5	—		
TI SSP SS 入力ホールド時間	スレーブ	3.00 V 以上	t_{TISH}	2.5	—	ns	
		2.70 V 以上		2.5	—		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		5.5	—		
TI SSP 次アクセス時間	スレーブ	3.00 V 以上	t_{TIND}	$2 \times t_{TCyc} + SLNDL \times t_{TCyc}$	—	ns	
		2.70 V 以上		$2 \times t_{TCyc} + SLNDL \times t_{TCyc}$	—		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		$2 \times t_{TCyc} + SLNDL \times t_{TCyc}$	—		
TI SSP マスタ SS 出力遅延	マスタ	3.00 V 以上	t_{TISSOD}	—	4.0	ns	図 48.60
		2.70 V 以上		—	8.0		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	8.0		
データ出力遅延時間	マスタ	3.00 V 以上	t_{OD1}	—	2.0	ns	図 48.58、 図 48.59
		2.70 V 以上		—	3.0		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	6.0		
		3.00 V 以上	t_{OD2}	—	2.5		
		2.70 V 以上		—	2.5		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	4.5		
	スレーブ	3.00 V 以上	t_{OD}	—	12.5		
		2.70 V 以上		—	16.0		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	24.0		
データ出力ホールド時間	マスタ	3.00 V 以上	t_{OH}	-2.5	—	ns	図 48.58、 図 48.59
		2.70 V 以上		-2.5	—		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		-4.5	—		
	スレーブ	3.00 V 以上	0.0	—			
		2.70 V 以上	0.0	—			
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	0.0	—			

表 48.44 SPI タイミング (4/4)

条件:

1. PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
2. 属するグループを示すため、例えば_A、_B といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。
3. VCC/VCC2 の条件「3.00 V 以上」に、負荷容量 C = 15 pF の条件が適用されます。

項目	VCC/VCC2	シンボル	Min	Max	単位	備考	
連続送信遅延時間	マスタ	3.00 V 以上	t_{TD}	$t_{SPcyc} + 2 \times t_{TCyc}$	$8 \times t_{SPcyc} + 2 \times t_{TCyc}$	ns	図 48.58、図 48.59
		2.70 V 以上		$t_{SPcyc} + 2 \times t_{TCyc}$	$8 \times t_{SPcyc} + 2 \times t_{TCyc}$		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		$t_{SPcyc} + 2 \times t_{TCyc}$	$8 \times t_{SPcyc} + 2 \times t_{TCyc}$		
	スレーブ	3.00 V 以上		t_{TCyc}	—	ns	
		2.70 V 以上		t_{TCyc}	—		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		t_{TCyc}	—		
MOSI、MISO 立ち上がり/立ち下がり時間	出力	3.00 V 以上	t_{Dr}, t_{Df}	—	1.66	ns	図 48.58、図 48.59
		2.70 V 以上		—	3.30		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	6.60		
	入力	3.00 V 以上		—	1.0	μs	
		2.70 V 以上		—	1.0		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	1.0		
SSL 立ち上がり/立ち下がり時間	出力	3.00 V 以上	t_{SSLr}, t_{SSLf}	—	1.66	ns	図 48.58、図 48.59
		2.70 V 以上		—	3.30		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	6.60		
	入力	3.00 V 以上		—	1.0	μs	
		2.70 V 以上		—	1.0		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	1.0		
スレーブアクセス時間	スレーブ	3.00 V 以上	t_{SA}	—	20.0	ns	図 48.61、図 48.62
		2.70 V 以上		—	20.0		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	25.0		
スレーブ出力解放時間	スレーブ	3.00 V 以上	t_{REL}	—	20.0	ns	
		2.70 V 以上		—	20.0		
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)		—	25.0		

注 1. 最長 1 μs




図 48.57 SPI クロックタイミング




図 48.58 CPHA = 0 の場合におけるモトローラ SPI マスタの SPI タイミング




図 48.59 CPHA = 1 の場合におけるモトローラ SPI マスタの SPI タイミング




図 48.60 SPI タイミング (TI SSP マスタ)




図 48.61 CPHA = 0 の場合におけるモトローラ SPI スレーブの SPI タイミング




図 48.62 CPHA = 1 の場合におけるモトローラ SPI スレーブの SPI タイミング




図 48.63 フレーム間の遅延がある送信における TI SSP スレーブの SPI タイミング




図 48.64 フレーム間の遅延がない送信における TI SSP スレーブの SPI タイミング

48.3.11 IIC タイミング

表 48.45 IIC タイミング (1) (1/2)

(1) 条件：以下の端子の PmnPFS レジスタのポート駆動能力ビットにおいて、VCC が 2.70 V 以上の時は中駆動出力が選択され、1.68~1.95 V の時は高駆動出力が選択されます。

SDA0_B, SCL0_B, SDA1_B, SCL1_B

(2) 以下の端子の設定は必要ありません：SCL0_A, SDA0_A, SCL1_A, SDA1_A

(3) 属するグループを示すため、例えば_A、_B といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。IIC インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

項目	シンボル	VCC	Min	Max	単位	測定条件	
IIC (標準モード、 SMBus) VCC が 2.70 V 以上 の時、 ICFER.FMPE = 0 VCC が 1.68~ 1.95 V の時、 ICFER.FMPE = 1	SCL 入力サイクル時間	t_{SCL}	2.70 V 以上	$6(12) \times t_{IICcyc} + 1300$	—	ns	図 48.65
		1.68~1.95 V					
	SCL 入力 High レベルパルス幅	t_{SCLH}	2.70 V 以上	$3(6) \times t_{IICcyc} + 300$	—	ns	
			1.68~1.95 V				
	SCL 入力 Low レベルパルス幅	t_{SCLL}	2.70 V 以上	$3(6) \times t_{IICcyc} + 300$	—	ns	
			1.68~1.95 V				
	SCL、SDA 立ち上がり時間	t_{Sr}	2.70 V 以上	—	1000	ns	
			1.68~1.95 V				
	SCL、SDA 立ち下がり時間	t_{Sf}	2.70 V 以上	—	300	ns	
			1.68~1.95 V				
	SCL、SDA 入カスパイクパルス除去時間	t_{SP}	2.70 V 以上	0	$1(4) \times t_{IICcyc}$	ns	
			1.68~1.95 V				
	ウェイクアップ機能が無効な場合の SDA 入力バースフリー時間	t_{BUF}	2.70 V 以上	$3(6) \times t_{IICcyc} + 300$	—	ns	
			1.68~1.95 V				
	ウェイクアップ機能が有効な場合の SDA 入力バースフリー時間	t_{BUF}	2.70 V 以上	$3(6) \times t_{IICcyc} + 4 \times t_{Pcyc} + 300$	—	ns	
			1.68~1.95 V				
ウェイクアップ機能が無効な場合の開始条件入力ホールド時間	t_{STAH}	2.70 V 以上	$t_{IICcyc} + 300$	—	ns		
		1.68~1.95 V					
ウェイクアップ機能が有効な場合の開始条件入力ホールド時間	t_{STAH}	2.70 V 以上	$1(5) \times t_{IICcyc} + t_{Pcyc} + 300$	—	ns		
		1.68~1.95 V					
再開条件入力セットアップ時間	t_{STAS}	2.70 V 以上	1000	—	ns		
		1.68~1.95 V					
停止条件入力セットアップ時間	t_{STOS}	2.70 V 以上	1000	—	ns		
		1.68~1.95 V					
データ入力セットアップ時間	t_{SDAS}	2.70 V 以上	$t_{IICcyc} + 50$	—	ns		
		1.68~1.95 V					
データ入力ホールド時間	t_{SDAH}	2.70 V 以上	0	—	ns		
		1.68~1.95 V					
SCL、SDA の負荷容量	C_b	2.70 V 以上	—	400	pF		
		1.68~1.95 V					

表 48.45 IIC タイミング (1) (2/2)

(1) 条件：以下の端子の PmnPFS レジスタのポート駆動能力ビットにおいて、VCC が 2.70 V 以上の時は中駆動出力が選択され、1.68~1.95 V の時は高駆動出力が選択されます。

SDA0_B, SCL0_B, SDA1_B, SCL1_B

(2) 以下の端子の設定は必要ありません：SCL0_A, SDA0_A, SCL1_A, SDA1_A

(3) 属するグループを示すため、例えば_A、_B といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。IIC インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

項目	シンボル	VCC	Min	Max	単位	測定条件	
IIC (ファストモード) VCC が 2.70 V 以上 の時、 ICFER.FMPE = 0	SCL 入力サイクル時間	t _{SCL}	2.70 V 以上	6 (12) × t _{IICcyc} + 600	—	ns	図 48.65
			1.68~1.95 V				
VCC が 1.68~ 1.95 V の時、 ICFER.FMPE = 1	SCL 入力 High レベルパ ルス幅	t _{SCLH}	2.70 V 以上	3 (6) × t _{IICcyc} + 300	—	ns	
			1.68~1.95 V				
	SCL 入力 Low レベルパ ルス幅	t _{SCLL}	2.70 V 以上	3 (6) × t _{IICcyc} + 300	—	ns	
			1.68~1.95 V				
	SCL、SDA 立ち上がり時 間	t _{Sr}	2.70 V 以上	20	300	ns	
			1.68~1.95 V				
	SCL、SDA 立ち下がり時 間	t _{Sf}	2.70 V 以上	20 × (外付けブルアッ プ電圧/5.5 V) (注1)	300	ns	
			1.68~1.95 V				
	SCL、SDA 入カスパイク パルス除去時間	t _{SP}	2.70 V 以上	0	1 (4) × t _{IICcyc}	ns	
			1.68~1.95 V				
	ウェイクアップ機能が無 効な場合の SDA 入カバ スフリー時間	t _{BUF}	2.70 V 以上	3 (6) × t _{IICcyc} + 300	—	ns	
			1.68~1.95 V				
	ウェイクアップ機能が有 効な場合の SDA 入カバ スフリー時間	t _{BUF}	2.70 V 以上	3 (6) × t _{IICcyc} + 4 × t _{Pcyc} + 300	—	ns	
			1.68~1.95 V				
	ウェイクアップ機能が無 効な場合の開始条件入カ ホールド時間	t _{STAH}	2.70 V 以上	t _{IICcyc} + 300	—	ns	
			1.68~1.95 V				
	ウェイクアップ機能が有 効な場合の開始条件入カ ホールド時間	t _{STAH}	2.70 V 以上	1 (5) × t _{IICcyc} + t _{Pcyc} + 300	—	ns	
			1.68~1.95 V				
	再開条件入力セットア ップ時間	t _{STAS}	2.70 V 以上	300	—	ns	
			1.68~1.95 V				
	停止条件入力セットアッ プ時間	t _{STOS}	2.70 V 以上	300	—	ns	
			1.68~1.95 V				
	データ入力セットアップ 時間	t _{SDAS}	2.70 V 以上	t _{IICcyc} + 50	—	ns	
			1.68~1.95 V				
	データ入力ホールド時間	t _{SDAH}	2.70 V 以上	0	—	ns	
			1.68~1.95 V				
SCL、SDA の負荷容量	C _b		2.70 V 以上	—	400	pF	
			1.68~1.95 V				

注. t_{IICcyc} : IIC 内部基準クロック (IICφ) サイクル、t_{Pcyc} : PCLKB サイクル

注. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0]が 11b であると () 内の値が適用されます。

注. 属するグループを示すため、例えば_A、_B といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。IIC インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

注 1. SCL0_A, SDA0_A, SCL1_A, SDA1_A に限りサポートされています。

表 48.46 IIC タイミング (2)

PmnPFS レジスタのポート駆動能力ビットについては、SCL0_A、SDA0_A、SCL1_A、および SDA1_A 端子の設定は必要ありません。

項目	シンボル	VCC	Min	Max	単位	測定条件	
IIC (ファストモード+) ICFER.FMPE = 1	SCL 入力サイクル時間	t _{SCL}	2.70 V 以上	6 (12) × t _{IICcyc} + 240	—	ns	図 48.65
	SCL 入力 High レベルパルス幅	t _{SCLH}	2.70 V 以上	3 (6) × t _{IICcyc} + 120	—	ns	
	SCL 入力 Low レベルパルス幅	t _{SCLL}	2.70 V 以上	3 (6) × t _{IICcyc} + 120	—	ns	
	SCL、SDA 立ち上がり時間	t _{Sr}	2.70 V 以上	—	120	ns	
	SCL、SDA 立ち下がり時間	t _{Sf}	2.70 V 以上	20 × (外付けプルアップ電圧/5.5V)	120	ns	
	SCL、SDA 入カスパイクパルス除去時間	t _{SP}	2.70 V 以上	0	1 (4) × t _{IICcyc}	ns	
	ウェイクアップ機能が無効な場合の SDA 入カバスフリー時間	t _{BUF}	2.70 V 以上	3 (6) × t _{IICcyc} + 120	—	ns	
	ウェイクアップ機能が有効な場合の SDA 入カバスフリー時間	t _{BUF}	2.70 V 以上	3 (6) × t _{IICcyc} + 4 × t _{Pcyc} + 120	—	ns	
	ウェイクアップ機能が無効な場合の開始条件入カホールド時間	t _{STAH}	2.70 V 以上	t _{IICcyc} + 120	—	ns	
	ウェイクアップ機能が有効な場合の開始条件入カホールド時間	t _{STAH}	2.70 V 以上	1 (5) × t _{IICcyc} + t _{Pcyc} + 120	—	ns	
	再開条件入カセットアップ時間	t _{STAS}	2.70 V 以上	120	—	ns	
	停止条件入カセットアップ時間	t _{STOS}	2.70 V 以上	120	—	ns	
	データ入カセットアップ時間	t _{SDAS}	2.70 V 以上	t _{IICcyc} + 30	—	ns	
	データ入カホールド時間	t _{SDAH}	2.70 V 以上	0	—	ns	
SCL、SDA の負荷容量	C _b (注1)	2.70 V 以上	—	550	pF		

注. t_{IICcyc} : IIC 内部基準クロック (IICφ) の周期、t_{Pcyc} : PCLKB サイクル

注. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0]が 11b であると () 内の値が適用されます。

注 1. C_b はバスラインの容量総計を意味します。




図 48.65 I²C バスインタフェース入出力タイミング

48.3.12 I3C タイミング

表 48.47 IIC タイミング (1)-1

PmnPFS レジスタのポート駆動能力ビットでは、I3C_SCL0 端子、I3C_SDA0 端子の設定は必要ありません。

パラメータ	シンボル	VCC	Min	Max	単位	
IIC (標準モード、SMBus) BFCTL.FMPE = 0	SCL 入力サイクル時間	t_{SCL}	2.70 V 以上、 1.68~1.95 V	$10 (18) \times t_{I3CCyc} + 1300$	—	ns
	SCL 入力 High レベルパルス幅	t_{SCLH}	2.70 V 以上、 1.68~1.95 V	$5 (9) \times t_{I3CCyc} + 300$	—	ns
	SCL 入力 Low レベルパルス幅	t_{SCLL}	2.70 V 以上、 1.68~1.95 V	$5 (9) \times t_{I3CCyc} + 300$	—	ns
	SCL、SDA 立ち上がり時間	t_{Sr}	2.70 V 以上、 1.68~1.95 V	—	1000	ns
	SCL、SDA 立ち下がり時間	t_{Sf}	2.70 V 以上、 1.68~1.95 V	—	300	ns
	SCL、SDA 入カスパイクパルス除去時間	t_{SP}	2.70 V 以上、 1.68~1.95 V	0	$1 (4) \times t_{I3CCyc}$	ns
	ウェイクアップ機能が無効な場合の SDA 入力バスフリー時間	t_{BUF}	2.70 V 以上、 1.68~1.95 V	$5(9) \times t_{I3CCyc} + 300$	—	ns
	ウェイクアップ機能が有効な場合の SDA 入力バスフリー時間	t_{BUF}	2.70 V 以上、 1.68~1.95 V	$5(9) \times t_{I3CCyc} + 4 \times t_{Tcyc} + 300$	—	ns
	ウェイクアップ機能が無効な場合の開始条件入力ホールド時間	t_{STAH}	2.70 V 以上、 1.68~1.95 V	$t_{I3CCyc} + 300$	—	ns
	ウェイクアップ機能が有効な場合の開始条件入力ホールド時間	t_{STAH}	2.70 V 以上、 1.68~1.95 V	$1(5) \times t_{I3CCyc} + t_{Tcyc} + 300$	—	ns
	再開条件入力セットアップ時間	t_{STAS}	2.70 V 以上、 1.68~1.95 V	1000	—	ns
	停止条件入力セットアップ時間	t_{STOS}	2.70 V 以上、 1.68~1.95 V	1000	—	ns
	データ入力セットアップ時間	t_{SDAS}	2.70 V 以上、 1.68~1.95 V	$t_{I3CCyc} + 50$	—	ns
	データ入力ホールド時間	t_{SDAH}	2.70 V 以上、 1.68~1.95 V	0	—	ns
SCL、SDA の負荷容量	C_b (注1)	2.70 V 以上、 1.68~1.95 V	—	400	pF	

注. t_{I3CCyc} : I3C 内部基準クロック (I3C ϕ) サイクル、 t_{Tcyc} : TCLK の周期

注. INCTL.DNFE が 1 でデジタルフィルタが有効な場合、INCTL.DNFS[3:0] が 0011b であると括弧内の値が適用されます。

注 1. C_b はバスラインの容量総計を意味します。

表 48.48 IIC タイミング (1)-2

PmnPFS レジスタのポート駆動能力ビットでは、I3C_SCL0 端子、I3C_SDA0 端子の設定は必要ありません。

パラメータ	シンボル	VCC	Min	Max	単位	
IIC (ファストモード)	SCL 入力サイクル時間	t_{SCL}	2.70 V 以上、 1.68~1.95 V	$10(18) \times t_{I3CCyc} + 600$	—	ns
	SCL 入力 High レベルパルス幅	t_{SCLH}	2.70 V 以上、 1.68~1.95 V	$5(9) \times t_{I3CCyc} + 300$	—	ns
	SCL 入力 Low レベルパルス幅	t_{SCLL}	2.70 V 以上、 1.68~1.95 V	$5(9) \times t_{I3CCyc} + 300$	—	ns
	SCL、SDA 立ち上がり時間	t_{Sr}	2.70 V 以上、 1.68~1.95 V	20	300	ns
	SCL、SDA 立ち下がり時間	t_{Sf}	2.70 V 以上、 1.68~1.95 V	$20 \times (\text{外付けプルアップ電圧}/3.6 \text{ V})$	300	ns
	SCL、SDA 入カスパイクパルス除去時間	t_{SP}	2.70 V 以上、 1.68~1.95 V	0	$1(4) \times t_{I3CCyc}$	ns
	ウェイクアップ機能が無効な場合の SDA 入力バスフリー時間	t_{BUF}	2.70 V 以上、 1.68~1.95 V	$5(9) \times t_{I3CCyc} + 300$	—	ns
	ウェイクアップ機能が有効な場合の SDA 入力バスフリー時間		2.70 V 以上、 1.68~1.95 V	$5(9) \times t_{I3CCyc} + 4 \times t_{TCyc} + 300$	—	ns
	ウェイクアップ機能が無効な場合の開始条件入力ホールド時間	t_{STAH}	2.70 V 以上、 1.68~1.95 V	$t_{I3CCyc} + 300$	—	ns
	ウェイクアップ機能が有効な場合の開始条件入力ホールド時間		2.70 V 以上、 1.68~1.95 V	$1(5) \times t_{I3CCyc} + t_{TCyc} + 300$	—	ns
	再開条件入力セットアップ時間	t_{STAS}	2.70 V 以上、 1.68~1.95 V	300	—	ns
	停止条件入力セットアップ時間	t_{STOS}	2.70 V 以上、 1.68~1.95 V	300	—	ns
	データ入力セットアップ時間	t_{SDAS}	2.70 V 以上、 1.68~1.95 V	$t_{I3CCyc} + 50$	—	ns
	データ入力ホールド時間	t_{SDAH}	2.70 V 以上、 1.68~1.95 V	0	—	ns
SCL、SDA の負荷容量	C_b (注1)	2.70 V 以上、 1.68~1.95 V	—	400	pF	

注. t_{I3CCyc} : I3C 内部基準クロック (I3Cφ) サイクル、 t_{TCyc} : TCLK の周期

注. INCTL.DNFE が 1 でデジタルフィルタが有効な場合、INCTL.DNFS[3:0] が 0011b であると括弧内の値が適用されます。

注 1. C_b はバスラインの容量総計を意味します。

表 48.49 IIC タイミング (1)-3

PmnPFS レジスタのポート駆動能力ビットでは、I3C_SCL0 端子、I3C_SDA0 端子の設定は必要ありません。

パラメータ	シンボル	VCC	Min	Max	単位	
IIC (ファストモード+) BFCTL.FMPE = 1	SCL 入力サイクル時間	t_{SCL}	2.70 V 以上	$10 (18) \times t_{I3CCyc} + 240$	—	ns
	SCL 入力 High レベルパルス幅	t_{SCLH}	2.70 V 以上	$5 (9) \times t_{I3CCyc} + 120$	—	ns
	SCL 入力 Low レベルパルス幅	t_{SCLL}	2.70 V 以上	$5 (9) \times t_{I3CCyc} + 120$	—	ns
	SCL、SDA 立ち上がり時間	t_{Sr}	2.70 V 以上	—	120	ns
	SCL、SDA 立ち下がり時間	t_{Sf}	2.70 V 以上	$20 \times (\text{外付けプルアップ電圧}/3.3 \text{ V})$	120	ns
	SCL、SDA 入カスパイクパルス除去時間	t_{SP}	2.70 V 以上	0	$1 (4) \times t_{I3CCyc}$	ns
	ウェイクアップ機能が無効な場合の SDA 入力バスフリー時間	t_{BUF}	2.70 V 以上	$5 (9) \times t_{I3CCyc} + 120$	—	ns
	ウェイクアップ機能が有効な場合の SDA 入力バスフリー時間			$5(9) \times t_{I3CCyc} + 4 \times t_{Tcyc} + 120$	—	ns
	ウェイクアップ機能が無効な場合の開始条件入力ホールド時間	t_{STAH}	2.70 V 以上	$t_{I3CCyc} + 120$	—	ns
	ウェイクアップ機能が有効な場合の開始条件入力ホールド時間			$1(5) \times t_{I3CCyc} + t_{Tcyc} + 120$	—	ns
	再開条件入力セットアップ時間	t_{STAS}	2.70 V 以上	120	—	ns
	停止条件入力セットアップ時間	t_{STOS}	2.70 V 以上	120	—	ns
	データ入力セットアップ時間	t_{SDAS}	2.70 V 以上	$t_{I3CCyc} + 30$	—	ns
	データ入力ホールド時間	t_{SDAH}	2.70 V 以上	0	—	ns
	SCL、SDA の負荷容量	C_b (注1)	2.70 V 以上	—	550	pF

注. t_{I3CCyc} : I3C 内部基準クロック (I3Cφ) サイクル、 t_{Tcyc} : TCLK の周期

注. INCTL.DNFE が 1 でデジタルフィルタが有効な場合、INCTL.DNFS[3:0] が 0011b であると括弧内の値が適用されます。

注 1. C_b はバスラインの容量総計を意味します。




図 48.66 I2C バスインタフェース入出力タイミング

表 48.50 IIC タイミング (2)

PmnPFS レジスタのポート駆動能力ビットでは、I3C_SCL0 端子、I3C_SDA0 端子の設定は必要ありません。

パラメータ		シンボル	VCC	Min	Max	単位	
IIC (Hs モード) BFCTL.HS ME = 1	SCL 入力サイクル時間	t_{SCL}	3.00 V 以上	$47 (49) \times t_{I3CCyc}$	—	ns	
			1.68~1.95 V	$48 (50) \times t_{I3CCyc}$	—		
	SCL 入力 High レベルパルス幅	Cb = 400 pF	t_{SCLH}	3.00 V 以上	$36 (37) \times t_{I3CCyc}$	—	ns
				1.68~1.95 V	$31 (32) \times t_{I3CCyc}$	—	
		Cb = 100 pF		3.00 V 以上	$18 (19) \times t_{I3CCyc}$	—	
				1.68~1.95 V	$19 (20) \times t_{I3CCyc}$	—	
	SCL 入力 Low レベルパルス幅	Cb = 400 pF	t_{SCLL}	3.00 V 以上	$61 (62) \times t_{I3CCyc}$	—	ns
				1.68~1.95 V	$61 (62) \times t_{I3CCyc}$	—	
		Cb = 100 pF		3.00 V 以上	$29 (30) \times t_{I3CCyc}$	—	
				1.68~1.95 V	$29 (30) \times t_{I3CCyc}$	—	
	SCL 立ち上がり時間	Cb = 400 pF	t_{SrCL}	3.00 V 以上	—	80	ns
				1.68~1.95 V	—	80	
		Cb = 100 pF		3.00 V 以上	—	40	
				1.68~1.95 V	—	40	
	SDA 立ち上がり時間	Cb = 400 pF	t_{SrDA}	3.00 V 以上	—	160	ns
				1.68~1.95 V	—	160	
		Cb = 100 pF		3.00 V 以上	—	80	
				1.68~1.95 V	—	80	
	SCL 立ち下がり時間	Cb = 400 pF	t_{SrCL}	3.00 V 以上	—	80	ns
				1.68~1.95 V	—	80	
Cb = 100 pF		3.00 V 以上		—	40		
		1.68~1.95 V		—	40		
SDA 立ち下がり時間	Cb = 400 pF	t_{SrDA}	3.00 V 以上	—	160	ns	
			1.68~1.95 V	—	160		
	Cb = 100 pF		3.00 V 以上	—	80		
			1.68~1.95 V	—	80		
SCL、SDA 入カスパイクパルス除去時間		t_{SP}	3.00 V 以上	0	$1 (1) \times t_{I3CCyc}$	ns	
			1.68~1.95 V	0	$1 (1) \times t_{I3CCyc}$		
再開条件入力セットアップ時間		t_{STAS}	3.00 V 以上	40	—	ns	
			1.68~1.95 V	40	—		
停止条件入力セットアップ時間		t_{STOS}	3.00 V 以上	40	—	ns	
			1.68~1.95 V	40	—		
データ入力セットアップ時間		t_{SDAS}	3.00 V 以上	10	—	ns	
			1.65~1.95 V	10	—		
データ入力ホールド時間	Cb = 400 pF	t_{SDAH}	3.00 V 以上	0	150	ns	
			1.68~1.95 V	0	150		
	Cb = 100 pF		3.00 V 以上	0	70		
			1.68~1.95 V	0	70		
SCL、SDA の負荷容量		C_b (注1)	3.00 V 以上	—	400	pF	
			1.68~1.95 V	—	400		

- 注. $t_{I3C_{cyc}}$: I3C 内部基準クロック (I3C ϕ) サイクル。
- 注. INCTL.DNFE が 1 でデジタルフィルタが有効な場合、INCTL.DNFS[3:0] が 0011b であると括弧内の値が適用されます。
- 注 1. C_b はバスラインの容量総計を意味します。




図 48.67 I²C バスインタフェース入出力タイミング (Hs モード)

表 48.51 I3C タイミング (オープンドレインタイミングパラメータ)

PmnPFS レジスタのポート駆動能力ビットでは、I3C_SCL0 端子、I3C_SDA0 端子の設定は必要ありません。

パラメータ	シンボル	VCC	Min	Max	単位	測定条件	
I3C オープンド レインタイ ミングパラ メータ	SCL クロ ック Low 期間	$t_{LOW_OD}^{(注1)}$ (注2)	3.00 V 以上	200	—	ns	図 48.70
			1.68~1.95 V	200	—		
		$t_{DIG_OD_L}$	3.00 V 以上	$t_{LOW_ODmin} + t_{fDA_ODmin}$	—	ns	図 48.70
			1.68~1.95 V	$t_{LOW_ODmin} + t_{fDA_ODmin}$	—		
	SCL クロ ック High 期間	$t_{HIGH}^{(注3)}$ (注4)	3.00 V 以上	—	41	ns	図 48.68
			1.68~1.95 V	—	41		
		t_{DIG_H}	3.00 V 以上	—	$t_{HIGH} + t_{CF}$	ns	図 48.68
			1.68~1.95 V	—	$t_{HIGH} + t_{CF}$		
SDA 信号立 ち下がり時 間	t_{fDA_OD}	3.00 V 以上	t_{CF}	12	ns	図 48.70	
		1.68~1.95 V	t_{CF}	12			
SDA データ セットアッ プ時間オー プンドレイ ンモード	$t_{SU_OD}^{(注1)}$	3.00 V 以上	12	—	ns	図 48.69	
		1.68~1.95 V	18	—			
スタート (S) コンディシ ョン後クロ ック	$t_{CAS}^{(注5)(注6)}$	3.00 V 以上	38.4 ナノ	ENAS0: 1 μ	秒	図 48.70	
				ENAS1: 100 μ			
				ENAS2: 2 ミリ			
				ENAS3: 50 ミリ			
		1.68~1.95 V	38.4 ナノ	ENAS0: 1 μ			
				ENAS1: 100 μ			
ENAS2: 2 ミリ	ENAS3: 50 ミリ						
ストップ (P) コンディシ ョン前クロ ック	t_{CBP}	3.00 V 以上	$t_{CASmin} / 2$	—	秒	図 48.71	
		1.68~1.95 V	$t_{CASmin} / 2$	—			
ハンドオフ 中の現マス タからセカ ンダリマス タまでのオ ーバラッ プ時間	$t_{MMOverlap}$	3.00 V 以上	$t_{DIG_OD_Lmin}$	—	ns	図 48.77	
		1.68~1.95 V	$t_{DIG_OD_Lmin}$	—			
バス使用可 能条件	$t_{AVAL}^{(注7)}$	3.00 V 以上	1	—	μ s	—	
		1.68~1.95 V	1	—			
バスアイド ル条件	t_{IDLE}	3.00 V 以上	1	—	ms	—	
		1.68~1.95 V	1	—			
SDA Low 駆 動していな い新マス タの内部時間	t_{MMLock}	3.00 V 以上	$t_{AVALmin}$	—	μ s	図 48.77	
		1.68~1.95 V	$t_{AVALmin}$	—			

注 1. $t_{LOWmin} + t_{DS_ODmin} + t_{rDA_ODtyp} + t_{SU_ODmin}$ と近似的に同じです。

注 2. 安全な場合、すなわち SDA がすでに VIH を上回っている場合、マスタは短い Low 期間を使用する可能性があります。

注 3. t_{SPIKE} 、立ち上がり/立ち下がり時間、インターコネクに基づきます。注 4. この最大 High 期間は、レガシー I²C デバイスで信号を安全に確認できる場合や、インターコネクを考慮した上で (バスが短い場合など)、超過する場合があります。

製品仕様上、この最大値を保証できない場合、この最大値を変更し、ミックスバスで使用できないように指定してください。

注 5. I²C デバイスがスタートを確認する必要があるレガシーバス上

注 6. オプションの ENTASx CCC をサポートしていないスレーブは、ENTAS3 に示されている t_{CAS} 最大値を使用します。

注 7. Fm レガシー I²C デバイスのミックスバス上で、t_{AVAIL} は Fm バスフリー条件時間 (t_{BUF}) より 300 ns 短いです。

表 48.52 I3C タイミング (SDR モードおよび HDR-DDR モード用プッシュプルタイミングパラメータ)

PmnPFS レジスタのポート駆動能力ビットでは、I3C SCL0 端子、I3C SDA0 端子の設定は必要ありません。

パラメータ		シンボル	VCC	Min	Max	単位	測定条件
SDR モードと HDR-DDR モードの I3C プッシュプルタイミングパラメータ	SCL クロック周波数	f _{SCL} (注1)	3.00 V 以上	0.01	12.5	MHz	—
			1.68~1.95 V	0.01	12.5		
	SCL クロック Low 期間	t _{LOW}	3.00 V 以上	27	—	ns	図 48.68
			1.68~1.95 V	32	—		
		t _{DIG_L} (注2) (注4)	3.00 V 以上	35	—	ns	図 48.68
			1.68~1.95 V	40	—		
	ミックスバスにおける SCL クロックの High 期間	t _{HIGH_MIXED}	3.00 V 以上	24	—	ns	図 48.68
			1.68~1.95 V	27	—		
		t _{DIG_H_MIXED} (注2) (注3)	3.00 V 以上	32	45	ns	図 48.68
			1.68~1.95 V	35	45		
	SCL クロック High 期間	t _{HIGH}	3.00 V 以上	24	—	ns	図 48.68
			1.68~1.95 V	27	—		
		t _{DIG_H} (注2)	3.00 V 以上	32	—	ns	図 48.68
			1.68~1.95 V	35	—		
	スレーブ用データ出カクック	t _{SCO}	3.00 V 以上	—	12	ns	図 48.73
			1.68~1.95 V	—	12		
	SCL クロック立ち上がり時間	t _{CR}	3.00 V 以上	—	150 × 1 / f _{SCL} (上限 60)	ns	図 48.68
			1.68~1.95 V	—	150 × 1 / f _{SCL} (上限 60)		
	SCL クロック立ち下がり時間	t _{CF}	3.00 V 以上	—	150 × 1 / f _{SCL} (上限 60)	ns	図 48.68
			1.68~1.95 V	—	150 × 1 / f _{SCL} (上限 60)		
プッシュプルモードの SDA 信号データホールド	マスタ	t _{HD_PP} (注4) (注5)	3.00 V 以上	t _{CR} + 3, t _{CF} + 3	—	—	図 48.72
	スレーブ		3.00 V 以上	0	—		
		t _{HD_PP} (注5)	3.00 V 以上	0	—	—	図 48.72
			1.68~1.95 V	0	—		
プッシュプルモードの SDA 信号データセットアップ	t _{SU_PP}	3.00 V 以上	12	N/A	ns	図 48.74	
		1.68~1.95 V	18	なし			
繰り返しのスタート (Sr) 後クック	t _{CASr}	3.00 V 以上	t _{CASmin}	N/A	ns	図 48.76	
		1.68~1.95 V	t _{CASmin}	N/A			
繰り返しのスタート (Sr) 前クック	t _{CBSr}	3.00 V 以上	t _{CASmin} / 2	N/A	ns	図 48.76	
		1.68~1.95 V	t _{CASmin} / 2	N/A			
バスライン (SDA/SCL) ごとの容量性負荷	C _b	3.00 V 以上	—	50	pF	—	
		1.68~1.95 V	—	50			

注 1. f_{SCL} = 1 / (t_{DIG_L} + t_{DIG_H})

注 2. t_{DIG_L} および t_{DIG_H} は、V_{IL}、V_{IH} を使用した I3C バスのレシーバ終了時の Low および High 期間クックです。

注 3. ミックスバス上で I3C デバイスと通信する際は、I²C デバイスが I3C シグナリングを有効な I²C シグナリングと解釈しないようにするため、t_{DIG_H_MIXED} 期間に制約を設ける必要があります。

- 注 4. 両エッジが使用されているとき、ホールド時間はそれぞれのエッジを満たす必要があります。すなわち、立ち下がリエッジクロックに対して $t_{CF} + 3$ 、立ち上がりエッジクロックに対して $t_{CR} + 3$ です。
- 注 5. ホールド時間パラメータは、SDR モードでは「 t_{HD_SDR} 」と表され、DDR モードでは「 t_{HD_DDR} 」と表されます。

表 48.53 I3C タイミング (HDR-TSP モードおよび HDR-TSL モード用プッシュプルタイミングパラメータ)

PmnPFS レジスタのポート駆動能力ビットでは、I3C_SCL0 端子、I3C_SDA0 端子の設定は必要ありません。

項目	シンボル	VCC	Min	Max	単位	測定条件		
HDR-TSP モードおよび HDR-TSL モード用 I3C プッシュプルタイミングパラメータ	エッジ間期間	$t_{EDGE}^{(注1)}$	3.00 V 以上	t_{DIG_H}	—	ns	図 48.68	
		(注2)	1.68~1.95 V	t_{DIG_H}	—			
	“同時”変更信号の間で許容される差異	t_{SKEW}	3.00 V 以上	—	10			ns
			1.68~1.95 V	—	10			
	シンボル間の安定した状態	t_{EYE}	3.00 V 以上	12	—			ns
			1.68~1.95 V	12	—			
	連続するシンボル間の時間	t_{SYMBOL}	3.00 V 以上	t_{EDGE} Min	—	ns		
			1.68~1.95 V	t_{EDGE} Min	—			
	シンボルクロック	t_{CLOCK}	3.00 V 以上	$1 / f_{SCL} (Max)$	—	—		
			1.68~1.95 V	$1 / f_{SCL} (Max)$	—			

注 1. $1 / (t_{EDGE} \times 2)$ の割合でエッジ発生

注 2. ミックスバスでは、HDR-TSL は図 48.71 に示す最大 $t_{DIG_H_MIXED}$ に従うこととします。




図 48.68 t_{DIG_H} 、 t_{DIG_L}




図 48.70 I3C スタートコンディションタイミング




図 48.71 I3C ストップコンディションタイミング




図 48.72 I3C マスタ出カタイミング




図 48.73 I3C スレーブ出力タイミング




図 48.74 マスタ SDR タイミング




図 48.75 マスタ DDR タイミング




図 48.76 繰り返しのスタートコンディションおよびストップコンディションでのマスタ終了時の T ビット読み出し





図 48.77 マスタ間のバス移管



設計条件

1. 図のようにSDAラインとSCLラインの間の負荷の大きさと駆動力の差異によって異なるスロープとなる。
2. $0.3 \times V_{DD}$ と $0.7 \times V_{DD}$ の間では、それぞれマスク期間 (\geq 最大 t_{SKEW} + 最大立ち上がり時間 / 立ち下がり時間) はヒステリシスウィンドウを横断する時間だけ短縮する。

前提の単純化

1. t_{SKEW} は両エッジともに同一。
2. ベースクロック (例: 12.5 MHz) は非対称。
3. 立ち下がりエッジは立ち上がりエッジに等しい。
4. マスクは可能な最後の瞬間からの開始として示される。ただし、ヒステリシスウィンドウ分の遅延により実際には左へ (開始点方向へ) ずれる可能性がある。

図 48.78 Ternary プロトコルタイミング

48.3.13 SD/MMC ホストインタフェースタイミング

表 48.54 SD/MMC ホストインタフェース信号タイミング

条件：PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
 特定条件で高速高駆動出力が選択されています。「注 1」を参照してください。
 クロックデューティ比は 50% です。

項目	シンボル	VCC/VCC2	Min	Max	単位	測定条件
SDCLK クロックサイク ル	tSDCYC	2.70V 以上	20	—	ns	図 48.79
		1.70~1.95 V(注1)	20	—		
		1.70~1.95 V	40	—		
SDCLK クロック High レ ベルパルス幅	tSDWH	2.70V 以上	6.5	—	ns	
		1.70~1.95 V(注1)	6.5	—		
		1.70~1.95 V	13.0	—		
SDCLK クロック Low レ ベルパルス幅	tSDWL	2.70V 以上	6.5	—	ns	
		1.70~1.95 V(注1)	6.5	—		
		1.70~1.95 V	13.0	—		
SDCLK クロック立ち上 がり時間	tSDLH	2.70V 以上	—	3.0	ns	
		1.70~1.95 V(注1)	—	4.0		
		1.70~1.95 V	—	8.0		
SDCLK クロック立ち下 がり時間	tSDHL	2.70V 以上	—	3.0	ns	
		1.70~1.95 V(注1)	—	4.0		
		1.70~1.95 V	—	8.0		
SDCMD/SDDAT 出カデ ータ遅延	tSDODLY	2.70V 以上	-7.0	4.0	ns	
		1.70~1.95 V(注1)	-7.0	7.0		
		1.70~1.95 V	-15.0	15.0		
SDCMD/SDDAT 入カデ ータセットアップ	tSDIS	2.70V 以上	4.5	—	ns	
		1.70~1.95 V(注1)	4.5	—		
		1.70~1.95 V	20.0	—		
SDCMD/SDDAT 入カデ ータホールド	tSDIH	2.70V 以上	1.5	—	ns	
		1.70~1.95 V	1.5	—		

注. 属するグループを示すため、例えば_A、_B といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。SD/MMC ホストインタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

注. SD1DAT4_A~SD1DAT7_A 使用時、VCC = VCC2 のときに限って上記の特性が保証されます。

注 1. Ch0 グループ B ("SD0*_B") および Ch1 グループ A ("SD1*_A") に対応
 以下の端子は、PmnPFS レジスタのポート駆動能力ビットで高速高駆動出力が選択されています：
 SD0CLK_B、SD1CLK_A




図 48.79 SD/MMC ホストインタフェース信号タイミング

48.3.14 ETHERC タイミング

表 48.55 ETHERC タイミング

条件: ETHERC (RMII): 以下の端子は、PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています: ET0_MDC、ET0_MDIO
 その他の端子は、PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
 ETHERC (MII): PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	VCC	Min	Max	単位	測定条件
ETHERC (RMII)	REF50CK0 サイクル時間	T_{ck}	2.70 V 以上	20	—	ns	図 48.80 ~ 図 48.83
	REF50CK0 周波数、Typ. 50 MHz	—		—	50 + 100 ppm	MHz	
	REF50CK0 デューティ	—		35	65	%	
	REF50CK0 立ち上がり/立ち下がり時間	$T_{ckr/ckf}$		0.5	3.5	ns	
	RMII_XXXX ^(注1) 出力遅延時間	T_{co}		2.5	12.0	ns	
	RMII_XXXX ^(注2) セットアップ時間	T_{su}		3	—	ns	
	RMII_XXXX ^(注2) ホールド時間	T_{hd}		1	—	ns	
	RMII_XXXX ^(注1) (注2)立ち上がり/立ち下がり時間	T_r/T_f		0.5	5.0	ns	
	ET0_WOL 出力遅延時間	t_{WOLd}		1	23.5	ns	
ETHERC (MII)	ET0_TX_CLK サイクル時間	t_{Tcyc}		40	—	ns	—
	ET0_TX_EN 出力遅延時間	t_{TENd}		1	20	ns	図 48.85
	ET0_ETXD0~ET_ETXD3 出力遅延時間	t_{MTDd}		1	20	ns	
	ET0_CRD セットアップ時間	t_{CRSs}		10	—	ns	
	ET0_CRD ホールド時間	t_{CRSh}		10	—	ns	
	ET0_COL セットアップ時間	t_{COLs}		10	—	ns	
	ET0_COL ホールド時間	t_{COLh}		10	—	ns	
	ET0_RX_CLK サイクル時間	t_{TRcyc}		40	—	ns	—
	ET0_RX_DV セットアップ時間	t_{RDVs}		10	—	ns	図 48.87
	ET0_RX_DV ホールド時間	t_{RDVh}		10	—	ns	
	ET0_ERXD0~ET_ERXD3 セットアップ時間	t_{MRDs}		10	—	ns	
	ET0_ERXD0~ET_ERXD3 ホールド時間	t_{MRDh}		10	—	ns	
	ET0_RX_ER セットアップ時間	t_{RERs}		10	—	ns	図 48.88
	ET0_RX_ER ホールド時間	t_{RESh}		10	—	ns	
	ET0_WOL 出力遅延時間	t_{WOLd}		1	23.5	ns	

注. 以下の端子は、属するグループを示すため、例えば A、_B といった文字が端子名に付加されています。同じ文字が付加された端子を使用してください。ETHERC (RMII) ホストインタフェースについては、電気的特性の AC タイミングを各グループで測定しています。REF50CK0_A、REF50CK0_B、RMII0_XXXX_A、RMII0_XXXX_B

注 1. RMII_TXD_EN、RMII_TXD1、RMII_TXD0

注 2. RMII_CRD_DV、RMII_RXD1、RMII_RXD0、RMII_RX_ER




図 48.80 REF50CK0、RMII の信号タイミング




図 48.81 RMII 送信タイミング




図 48.82 正常動作時の RMII 受信タイミング




図 48.83 エラー発生時の RMII 受信タイミング




図 48.84 RMII に対する WOL 出カタイミング




図 48.85 正常動作時の MII 送信タイミング




図 48.86 競合発生時の MII 送信タイミング




図 48.87 正常動作時の MII 受信タイミング




図 48.88 エラー発生時の MII 受信タイミング




図 48.89 MII に対する WOL 出力タイミング

48.3.15 CANFD タイミング

表 48.56 CANFD インタフェースタイミング

項目	シンボル	VCC/VCC2	Min	Max	単位	測定条件
内部遅延時間	t_{node}	2.70 V 以上	—	50	ns	図 48.90
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	—	50		
通信速度		2.70 V 以上	—	8	Mbps	
		1.68 V 以上 (VCC) 1.65 V 以上 (VCC2)	—	8		

注. 内部遅延時間 (t_{node}) = 内部転送遅延時間 (t_{output}) + 内部受信遅延時間 (t_{input})




図 48.90 CANFD インタフェース条件

48.4 USB 特性

48.4.1 USBFS タイミング

表 48.57 ホストに限定した USBFS 低速特性 (USB_DP 端子および USB_DM 端子特性) (1/2)

条件 : VCC = VCC_USB = 3.0~3.6 V、USBCLK = 48 MHz

項目		シンボル	Min	Typ	Max	単位	測定条件
入力特性	入力 High レベル電圧	V_{IH}	2.0	—	—	V	—
	入力 Low レベル電圧	V_{IL}	—	—	0.8	V	—
	差動入力感度	V_{DI}	0.2	—	—	V	USB_DP - USB_DM
	差動コモンモードレンジ	V_{CM}	0.8	—	2.5	V	—

表 48.57 ホストに限定した USBFS 低速特性 (USB_DP 端子および USB_DM 端子特性) (2/2)

条件 : VCC = VCC_USB = 3.0~3.6 V、USBCLK = 48 MHz

項目	シンボル	Min	Typ	Max	単位	測定条件	
出力特性	出力 High レベル電圧	V_{OH}	2.8	—	3.6	V	$I_{OH} = -200 \mu A$
	出力 Low レベル電圧	V_{OL}	0.0	—	0.3	V	$I_{OL} = 2 \text{ mA}$
	クロスオーバー電圧	V_{CRS}	1.3	—	2.0	V	図 48.91
	立ち上がり時間	t_{LR}	75	—	300	ns	
	立ち下がり時間	t_{LF}	75	—	300	ns	
	立ち上がり/立ち下がり時間比	t_{LR} / t_{LF}	80	—	125	%	t_{LR} / t_{LF}
プルアップ/プルダウン特性	ホストコントローラモードにおける USB_DP、USB_DM のプルダウン抵抗	R_{pd}	14.25	—	24.80	k Ω	—




図 48.91 Low-speed モードにおける USB_DP、USB_DM の出カタイミング




図 48.92 Low-speed モードにおける測定回路

表 48.58 USBFS フルスピード特性 (USB_DP 端子および USB_DM 端子特性) (1/2)

条件 : VCC = VCC_USB = 3.0~3.6 V、USBCLK = 48 MHz

項目	シンボル	Min	Typ	Max	単位	測定条件	
入力特性	入力 High レベル電圧	V_{IH}	2.0	—	—	V	—
	入力 Low レベル電圧	V_{IL}	—	—	0.8	V	—
	差動入力感度	V_{DI}	0.2	—	—	V	$ \text{USB_DP} - \text{USB_DM} $
	差動コモンモードレンジ	V_{CM}	0.8	—	2.5	V	—

表 48.58 USBFS フルスピード特性 (USB_DP 端子および USB_DM 端子特性) (2/2)

条件 : VCC = VCC_USB = 3.0~3.6 V, USBCLK = 48 MHz

項目	シンボル	Min	Typ	Max	単位	測定条件	
出力特性	出力 High レベル電圧	V_{OH}	2.8	—	3.6	V	$I_{OH} = -200 \mu A$
	出力 Low レベル電圧	V_{OL}	0.0	—	0.3	V	$I_{OL} = 2 \text{ mA}$
	クロスオーバー電圧	V_{CRS}	1.3	—	2.0	V	図 48.93
	立ち上がり時間	t_{LR}	4	—	20	ns	
	立ち下がり時間	t_{LF}	4	—	20	ns	
	立ち上がり/立ち下がり時間比	t_{LR} / t_{LF}	90	—	111.11	%	t_{FR} / t_{FF}
	出力抵抗	Z_{DRV}	28	—	44	Ω	USBFS : $R_s = 27 \Omega$ 含む
プルアップ/プルダウン特性	デバイスコントローラモードにおける DM プルアップ抵抗	R_{pu}	0.900	—	1.575	k Ω	アイドル状態の間
			1.425	—	3.090	k Ω	送受信中
	ホストコントローラモードにおける USB_DP、USB_DM のプルダウン抵抗	R_{pd}	14.25	—	24.80	k Ω	—




図 48.93 フルスピードモードにおける USB_DP、USB_DM の出力タイミング




図 48.94 フルスピードモードにおける測定回路

48.5 ADC12 特性

表 48.59 ユニット 0 の A/D 変換特性 (DCDC モード) (1/3)

条件 : PCLKC = 1~60 MHz

項目	Min	Typ	Max	単位	測定条件
周波数	1	—	60	MHz	—
アナログ入力容量	—	—	30	pF	—
量子化誤差	—	± 0.5	—	LSB	—
分解能	—	—	12	ビット	—

表 48.59 ユニット 0 の A/D 変換特性 (DCDC モード) (2/3)

条件 : PCLKC = 1~60 MHz

項目			Min	Typ	Max	単位	測定条件
チャンネル専用サンプル&ホールド回路を使用 (AN000~AN002)	変換時間(注1) (PCLKC = 60 MHz で動作時)	許容信号源インピーダンス Max = 1 kΩ	1.06 (0.4 + 0.25) ^(注2)	—	—	μs	<ul style="list-style-type: none"> チャンネル専用サンプル&ホールド回路のサンプリング 24 ステート サンプリング 15 ステート
		オフセット誤差	—	±1.5	±3.5	LSB	AN000~AN002 = 0.25 V
	フルスケール誤差		—	±1.5	±3.5	LSB	AN000~AN002 = VREFH0 - 0.25 V
	絶対精度		—	±2.5	±10.5	LSB	LQFP パッケージ AVCC0 = 2.7~3.6 V VREFH0 = 2.7 V~AVCC0
			—	±2.5	±7.5		LQFP パッケージ AVCC0 = VREFH0 = 2.7~3.6 V
			—	±2.5	±5.5		BGA パッケージ AVCC0 = 2.7~3.6 V VREFH0 = 2.7 V~AVCC0
	DNL 微分非直線性誤差		—	±1.0	±2.0	LSB	—
	INL 積分非直線性誤差		—	±1.5	±4.0	LSB	—
	サンプル&ホールド回路のホールド特性		—	—	20	μs	—
ダイナミックレンジ		0.25	—	VREFH0 - 0.25	V	—	
高精度チャンネル、チャンネル専用サンプル&ホールド回路は未使用 (AN000~AN002, AN004~AN008)	変換時間(注1) (PCLKC = 60 MHz で動作時)	許容信号源インピーダンス Max. = 1 kΩ	0.48 (0.267) ^(注2)	—	—	μs	サンプリング 16 ステート
		Max. = 400 Ω	0.40 (0.183) ^(注2)	—	—	μs	サンプリング 11 ステート AVCC0 = VREFH0 = 3.0~3.6 V
	オフセット誤差		—	±1.0	±2.5	LSB	—
	フルスケール誤差		—	±1.0	±3.5	LSB	—
	絶対精度		—	±2.0	±7.5	LSB	LQFP パッケージ AVCC0 = 2.7~3.6 V VREFH0 = 2.7 V~AVCC0
			—	±2.0	±6.0		LQFP パッケージ AVCC0 = VREFH0 = 2.7~3.6 V
			—	±2.0	±5.5		BGA パッケージ AVCC0 = 2.7~3.6 V VREFH0 = 2.7 V~AVCC0
	DNL 微分非直線性誤差		—	±0.5	±2.0	LSB	—
	INL 積分非直線性誤差		—	±1.0	±2.5	LSB	—

表 48.59 ユニット 0 の A/D 変換特性 (DCDC モード) (3/3)

条件: PCLKC = 1~60 MHz

項目	Min	Typ	Max	単位	測定条件		
通常精度チャネル (AN016~AN019)	変換時間(注1) (PCLKC = 60 MHz で動作時)	許容信号源インピー ダンス Max. = 1 kΩ	0.88 (0.667) ^(注2)	—	—	μs	サンプリング 40 ステート
	オフセット誤差		—	±1.0	±5.5	LSB	—
	フルスケール誤差		—	±1.0	±5.5	LSB	—
	絶対精度		—	±2.0	±10.0	LSB	LQFP パッケージ AVCC0 = 2.7~3.6 V VREFH0 = 2.7 V~AVCC0
			—	±2.0	±7.5		LQFP パッケージ AVCC0 = VREFH0 = 2.7~3.6 V
			—	±2.0	±7.5		BGA パッケージ AVCC0 = 2.7~3.6 V VREFH0 = 2.7 V~AVCC0
	DNL 微分非直線性誤差		—	±0.5	±4.5	LSB	—
INL 積分非直線性誤差		—	±1.0	±5.5	LSB	—	

注. これらの規格値は、1つだけ A/D コンバータが動作中で、D/A コンバータと ACMPHS が動作しておらず、A/D 変換中に外部バスアクセスがない場合に適用されます。
他の A/D コンバータ、D/A コンバータ、または ACMPHS が動作中か、あるいは A/D 変換中にバスアクセスが発生した場合は、記載した範囲に数値が収まらない可能性があります。
12 ビット A/D コンバータ使用時は、ポート 0 をデジタル出力として使用しないでください。
上記の特性は、AVCC0、AVSS0、VREFH0、VREFH、VREFL0、VREFL および 12 ビット A/D コンバータの入力電圧が安定しているときの特性です。

注 1. 変換時間にはサンプリング時間と比較時間が含まれます。測定条件には、サンプリングステート数が示されています。

注 2. () 内の値は、サンプリング時間を意味します。

表 48.60 ユニット 1 の A/D 変換特性 (DCDC モード) (1/2)

条件: PCLKC = 1~60 MHz

項目	Min	Typ	Max	単位	測定条件
周波数	1	—	60	MHz	—
アナログ入力容量	—	—	30	pF	—
量子化誤差	—	±0.5	—	LSB	—
分解能	—	—	12	ビット	—

表 48.60 ユニット 1 の A/D 変換特性 (DCDC モード) (2/2)

条件: PCLKC = 1~60 MHz

項目	Min	Typ	Max	単位	測定条件		
高精度チャンネル (AN100~AN102, AN104~AN106)	変換時間(注1) (PCLKC = 60 MHz で動作時)	許容信号源インピーダンス Max = 1 kΩ	0.48 (0.267) ^(注2)	—	—	μs	サンプリング 16 ステート
		Max. = 400 Ω	0.40 (0.183) ^(注2)	—	—	μs	サンプリング 11 ステート AVCC0 = VREFH = 3.0~3.6 V
	オフセット誤差	—	±1.0	±2.5	LSB	—	
	フルスケール誤差	—	±1.0	±3.5	LSB	—	
	絶対精度	—	±2.0	±7.5	LSB	LQFP パッケージ AVCC0 = 2.7~3.6 V VREFH = 2.7 V~AVCC0	
		—	±2.0	±6.0		LQFP パッケージ AVCC0 = VREFH = 2.7~3.6 V	
		—	±2.0	±5.5		BGA パッケージ AVCC0 = 2.7~3.6 V VREFH = 2.7 V~AVCC0	
	DNL 微分非直線性誤差	—	±0.5	±2.0	LSB	—	
INL 積分非直線性誤差	—	±1.0	±2.5	LSB	—		
通常精度チャンネル (AN116~AN122)	変換時間(注1) (PCLKC = 60 MHz で動作時)	許容信号源インピーダンス Max. = 1 kΩ	0.88 (0.667) ^(注2)	—	—	μs	サンプリング 40 ステート
		オフセット誤差	—	±1.0	±5.5	LSB	—
	フルスケール誤差	—	±1.0	±5.5	LSB	—	
	絶対精度	—	±2.0	±10.0	LSB	LQFP パッケージ AVCC0 = 2.7~3.6 V VREFH = 2.7 V~AVCC0	
		—	±2.0	±7.5		LQFP パッケージ AVCC0 = VREFH = 2.7~3.6 V	
		—	±2.0	±7.5		BGA パッケージ AVCC0 = 2.7~3.6 V VREFH = 2.7 V~AVCC0	
	DNL 微分非直線性誤差	—	±0.5	±4.5	LSB	—	
	INL 積分非直線性誤差	—	±1.0	±5.5	LSB	—	

注. これらの規格値は、1つだけ A/D コンバータが動作中で、D/A コンバータと ACMPHS が動作しておらず、A/D 変換中に外部バスアクセスがない場合に適用されます。

他の A/D コンバータ、D/A コンバータ、または ACMPHS が動作中か、あるいは A/D 変換中にバスアクセスが発生した場合は、記載した範囲に数値が収まらない可能性があります。

12 ビット A/D コンバータ使用時は、ポート 0 をデジタル出力として使用しないでください。

上記の特性は、AVCC0、AVSS0、VREFH0、VREFH、VREFL0、VREFL および 12 ビット A/D コンバータの入力電圧が安定しているときの特性です。

注 1. 変換時間にはサンプリング時間と比較時間が含まれます。測定条件には、サンプリングステート数が示されています。

注 2. () 内の値は、サンプリング時間を意味します。

表 48.61 ユニット 0 の A/D 変換特性 (外部 VDD モード) (1/2)

条件: PCLKC = 1~60 MHz

AVCC0 = 2.7~3.6 V, VREFH0 = 2.7~3.6 V

項目	Min	Typ	Max	単位	測定条件
周波数	1	—	60	MHz	—

表 48.61 ユニット 0 の A/D 変換特性 (外部 VDD モード) (2/2)

条件 : PCLKC = 1~60 MHz

AVCC0 = 2.7~3.6 V, VREFH0 = 2.7~3.6 V

項目	Min	Typ	Max	単位	測定条件		
アナログ入力容量	—	—	30	pF	—		
量子化誤差	—	±0.5	—	LSB	—		
分解能	—	—	12	ビット	—		
チャンネル専用サンプル&ホールド回路を使用 (AN000~AN002)	変換時間(注1) (PCLKC = 60 MHz で動作時)	許容信号源インピーダンス Max. = 1 kΩ	1.06 (0.4 + 0.25) ^(注2)	—	—	μs	<ul style="list-style-type: none"> チャンネル専用サンプル&ホールド回路のサンプリング 24 ステート サンプリング 15 ステート
	オフセット誤差		—	±1.5	±3.5	LSB	AN000~AN002 = 0.25 V
	フルスケール誤差		—	±1.5	±3.5	LSB	AN000~AN002 = VREFH0 - 0.25 V
	絶対精度		—	±2.5	±5.5	LSB	—
	DNL 微分非直線性誤差		—	±1.0	±2.0	LSB	—
	INL 積分非直線性誤差		—	±1.5	±3.0	LSB	—
	サンプル&ホールド回路のホールド特性		—	—	20	μs	—
高精度チャンネル、チャンネル専用サンプル&ホールド回路は未使用 (AN000~AN002, AN004~AN008)	変換時間(注1) (PCLKC = 60 MHz で動作時)	許容信号源インピーダンス Max. = 1 kΩ	0.48 (0.267) ^(注2)	—	—	μs	サンプリング 16 ステート
		Max. = 400 Ω	0.40 (0.183) ^(注2)	—	—	μs	サンプリング 11 ステート AVCC0 = 3.0~3.6 V 3.0 V ≤ VREFH0 ≤ AVCC0
	オフセット誤差		—	±1.0	±2.5	LSB	—
	フルスケール誤差		—	±1.0	±3.5	LSB	—
	絶対精度		—	±2.0	±4.5	LSB	—
	DNL 微分非直線性誤差		—	±0.5	±1.5	LSB	—
通常精度チャンネル (AN016~AN019)	変換時間(注1) (PCLKC = 60 MHz で動作時)	許容信号源インピーダンス Max. = 1 kΩ	0.88 (0.667) ^(注2)	—	—	μs	サンプリング 40 ステート
		オフセット誤差		—	±1.0	±5.5	LSB
	フルスケール誤差		—	±1.0	±5.5	LSB	—
	絶対精度		—	±2.0	±7.5	LSB	—
	DNL 微分非直線性誤差		—	±0.5	±4.5	LSB	—
INL 積分非直線性誤差		—	±1.0	±5.5	LSB	—	

注. これらの規格値は、1つだけ A/D コンバータが動作中で、D/A コンバータと ACMPHS が動作しておらず、A/D 変換中に外部バスアクセスがない場合に適用されます。

他の A/D コンバータ、D/A コンバータ、または ACMPHS が動作中か、あるいは A/D 変換中にバスアクセスが発生した場合は、記載した範囲に数値が収まらない可能性があります。

12 ビット A/D コンバータ使用時は、ポート 0 をデジタル出力として使用しないでください。

上記の特性は、AVCC0、AVSS0、VREFH0、VREFH、VREFL0、VREFL および 12 ビット A/D コンバータの入力電圧が安定しているときの特性です。

注 1. 変換時間にはサンプリング時間と比較時間が含まれます。測定条件には、サンプリングステート数が示されています。

注 2. () 内の値は、サンプリング時間を意味します。

表 48.62 ユニット 1 の A/D 変換特性 (外部 VDD モード)

条件 : PCLKC = 1~60 MHz

AVCC0 = 2.7~3.6 V, VREFH = 2.7~3.6 V

項目	Min	Typ	Max	単位	測定条件		
周波数	1	—	60	MHz	—		
アナログ入力容量	—	—	30	pF	—		
量子化誤差	—	±0.5	—	LSB	—		
分解能	—	—	12	ビット	—		
高精度チャンネル (AN100~AN102, AN104~AN106)	変換時間(注1) (PCLKC = 60 MHz で動作時)	許容信号源インピーダンス Max. = 1 kΩ	0.48 (0.267) (注2)	—	—	μs	サンプリング 16 ステート
		Max. = 400 Ω	0.40 (0.183) (注2)	—	—	μs	サンプリング 11 ステート AVCC0 = 3.0~3.6 V 3.0 V ≤ VREFH ≤ AVCC0
	オフセット誤差	—	±1.0	±2.5	LSB	—	
	フルスケール誤差	—	±1.0	±3.5	LSB	—	
	絶対精度	—	±2.0	±4.5	LSB	—	
	DNL 微分非直線性誤差	—	±0.5	±1.5	LSB	—	
通常精度チャンネル (AN116~AN122)	変換時間(注1) (PCLKC = 60 MHz で動作時)	許容信号源インピーダンス Max. = 1 kΩ	0.88 (0.667) (注2)	—	—	μs	サンプリング 40 ステート
		オフセット誤差	—	±1.0	±5.5	LSB	—
	フルスケール誤差	—	±1.0	±5.5	LSB	—	
	絶対精度	—	±2.0	±7.5	LSB	—	
	DNL 微分非直線性誤差	—	±0.5	±4.5	LSB	—	
	INL 積分非直線性誤差	—	±1.0	±5.5	LSB	—	

注. これらの規格値は、1 つだけ A/D コンバータが動作中で、D/A コンバータと ACMPHS が動作しておらず、A/D 変換中に外部バスアクセスがない場合に適用されます。
 他の A/D コンバータ、D/A コンバータ、または ACMPHS が動作中か、あるいは A/D 変換中にバスアクセスが発生した場合は、記載した範囲に数値が収まらない可能性があります。
 12 ビット A/D コンバータ使用時は、ポート 0 をデジタル出力として使用しないでください。
 上記の特性は、AVCC0、AVSS0、VREFH0、VREFH、VREFL0、VREFL および 12 ビット A/D コンバータの入力電圧が安定しているときの特性です。

注 1. 変換時間にはサンプリング時間と比較時間が含まれます。測定条件には、サンプリングステート数が示されています。

注 2. () 内の値は、サンプリング時間を意味します。

表 48.63 A/D 内部基準電圧特性

項目	Min	Typ	Max	単位	測定条件
A/D 内部基準電圧	1.13	1.18	1.28	V	—
サンプリング時間	4.15	—	—	μs	—




図 48.95 ADC12 特性用語の解説図

絶対精度

絶対精度とは、理論的 A/D 変換特性に基づく出力コードと、実際の A/D 変換結果との差です。絶対精度を測定する場合、理論的 A/D 変換特性において同じ出力コードが期待できるアナログ入力電圧の幅 (1-LSB 幅) の中点の電圧を、アナログ入力電圧として使用します。たとえば、分解能が 12 ビットで、基準電圧 $V_{REFH0} = 3.072 \text{ V}$ の場合、1-LSB 幅は 0.75 mV になり、アナログ入力電圧には 0 mV 、 0.75 mV 、 1.5 mV が使用されます。 $\pm 5 \text{ LSB}$ の絶対精度とは、アナログ入力電圧が 6 mV の場合、理論的 A/D 変換特性から期待される出力コードが $0x008$ であっても、実際の A/D 変換結果は $0x003 \sim 0x00D$ の範囲になることを意味します。

積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロにした場合の理想的な直線と実際の出力コードとの最大偏差です。

微分非直線性誤差 (DNL)

微分非直線性誤差とは、理想的 A/D 変換特性に基づく 1-LSB 幅と、実際の出力コード幅との差です。

オフセット誤差

オフセット誤差とは、理想的な最初の出力コードの変化点と実際の最初の出力コードとの差です。

フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と実際の最後の出力コードとの差です。

48.6 DAC12 特性

表 48.64 D/A 変換特性

項目		Min	Typ	Max	単位	測定条件
分解能		—	—	12	ビット	—
出力アンプなし (端子出力用、AVCC0 ≥ 1.65V)						
絶対精度	VREFH ≥ 2.7V	—	—	±24	LSB	負荷抵抗 2 MΩ
	VREFH < 2.7 V	—	—	±36		
INL	VREFH ≥ 2.7V	—	±2.0	±8.0	LSB	負荷抵抗 2 MΩ
	VREFH < 2.7 V	—	±2.0	±8.0		
DNL	VREFH ≥ 2.7V	—	±1.0	±2.0	LSB	—
	VREFH < 2.7 V	—	±1.0	±3.0		
出力インピーダンス		—	8.5	—	kΩ	—
変換時間	VREFH ≥ 2.7V	—	—	3.0	μs	負荷抵抗 2 MΩ、負荷容量 20 pF
	VREFH < 2.7 V	—	—	6.0		
出力電圧範囲		0	—	VREFH	V	—
出力アンプなし (内部出力用、AVCC0 ≥ 1.65V)						
絶対精度	VREFH ≥ 2.7 V	—	—	±4.0	LSB	—
	VREFH < 2.7 V	—	—	±6.0		
変換時間	VREFH ≥ 2.7V	—	—	3.0	μs	—
	VREFH < 2.7 V	—	—	6.0		
出力電圧範囲		0	—	VREFH	V	—
出力アンプあり (AVCC0 ≥ 2.70 V)						
INL		—	±2.0	±4.0	LSB	—
DNL		—	±1.0	±2.0	LSB	—
変換時間		—	—	3.5	μs	—
負荷抵抗		5	—	—	kΩ	—
負荷容量		—	—	50	pF	—
出力電圧範囲	VREFH ≥ 2.7V	0.20	—	VREFH - 0.20	V	—
	VREFH < 2.7 V	0.22	—	VREFH - 0.22		—

48.7 TSN 特性

表 48.65 TSN 特性 (1/2)

項目	シンボル	Min	Typ	Max	単位	測定条件
相対精度	—	—	±1.0	—	°C	—

表 48.65 TSN 特性 (2/2)

項目	シンボル	Min	Typ	Max	単位	測定条件
温度傾斜	—	—	4.0	—	mV/°C	—
出力電圧 (25°C時)	—	—	1.24	—	V	—
温度センサ起動時間	t_{START}	—	—	30	μs	—
サンプリング時間	—	4.15	—	—	μs	—

48.8 OSC 停止検出特性

表 48.66 発振停止検出回路特性

項目	シンボル	Min	Typ	Max	単位	測定条件
検出時間	t_{dr}	—	—	1	ms	図 48.96




図 48.96 発振停止検出タイミング

48.9 POR と PVD の特性

表 48.67 パワーオンリセット回路と電圧検出回路の特性 (1/2)

項目	シンボル	Min	Typ	Max	単位	測定条件		
電圧検出レベル	パワーオンリセット (POR)	Tj = 25°C	V _{POR1}	1.55	1.60	1.68	V	図 48.97
		Tj = 125°C		1.55	1.60	1.70		
		Tj = 25°C	V _{POR2}	1.65	1.70	1.79		
		Tj = 125°C		1.65	1.70	1.81		
	電圧検出回路 (PVD0)	V _{det0_0}	2.76	2.85	2.99	V	図 48.98	
		V _{det0_1}	2.50	2.58	2.71			
		V _{det0_2}	2.08	2.15	2.27			
		V _{det0_3}	1.94	2.00	2.12			
		V _{det0_4}	1.84	1.90	2.01			
		V _{det0_5}	1.74	1.80	1.91			
		V _{det0_6}	1.65	1.70	1.81			
		V _{det0_7}	1.55	1.60	1.70			
	電圧検出回路 (PVDn) (n = 1, 2)	V _{detn_3_rise}	3.78	3.92	4.10	V	図 48.99	
		V _{detn_3_fall}	3.72	3.86	4.04			
		V _{detn_4_rise}	3.09	3.20	3.35			
		V _{detn_4_fall}	3.03	3.14	3.29			
		V _{detn_5_rise}	3.05	3.16	3.31			
		V _{detn_5_fall}	2.99	3.10	3.25			
		V _{detn_6_rise}	3.03	3.14	3.29			
		V _{detn_6_fall}	2.97	3.08	3.23			
V _{detn_7_rise}		2.81	2.91	3.05				
V _{detn_7_fall}		2.75	2.85	2.99				
V _{detn_8_rise}		2.79	2.89	3.03				
V _{detn_8_fall}		2.73	2.83	2.97				
V _{detn_9_rise}		2.76	2.86	3.00				
V _{detn_9_fall}		2.70	2.80	2.94				
V _{detn_10_rise}		2.58	2.67	2.80				
V _{detn_10_fall}		2.53	2.62	2.75				
電圧検出レベル	電圧検出回路 (PVDn) (n = 1, 2)	V _{detn_12_rise}	1.88	1.94	2.05	V	図 48.99	
		V _{detn_12_fall}	1.84	1.90	2.01			
		V _{detn_13_rise}	1.84	1.90	2.01			
		V _{detn_13_fall}	1.80	1.86	1.97			
		V _{detn_14_rise}	1.72	1.78	1.89			
		V _{detn_14_fall}	1.68	1.74	1.85			
		V _{detn_15_rise}	1.69	1.75	1.85			
		V _{detn_15_fall}	1.65	1.71	1.81			

表 48.67 パワーオンリセット回路と電圧検出回路の特性 (2/2)

項目	シンボル	Min	Typ	Max	単位	測定条件		
内部リセット時間 (注1)	パワーオンリセット時間	t_{POR1}	—	—	8.2	ms	図 48.97	
		t_{POR2}	—	—	4.5			図 48.97
	PVD0 リセット時間	t_{PVD0}	—	—	(注1)			図 48.97
	PVD1 リセット時間	t_{PVD1}	—	—	(注1)			図 48.98
	PVD2 リセット時間	t_{PVD2}	—	—	(注1)			
最小 VCC 低下時間 (POR) (注2)	100 mV < VD	t_{VOFFP}	500	—	—	μs	図 48.97	
	50 mV < VD ≤ 100 mV		900	—	—			
	VD ≤ 50 mV		2000	—	—			
最小 VCC 低下時間 (PVD) (注2)	PVD0 (ディープソフトウェアスタンバイモード 1, 2 で OFS1(_SEC).PVDLPSEL = 0)	t_{VOFF}	400	—	—	μs	図 48.98	
	PVD0 (上記以外)、PVD1、PVD2		200	—	—			μs
応答遅延時間 (POR)	100 mV < VD	t_{detp}	—	—	500	μs	図 48.97	
	50 mV < VD ≤ 100 mV		—	—	900			
	VD ≤ 50 mV		—	—	2000			
応答遅延時間 (PVD)	PVD0 (ディープソフトウェアスタンバイモード 1, 2 で OFS1(_SEC).PVDLPSEL = 0)	50 mV < VD	t_{det}	—	—	μs	図 48.98、図 48.99	
		50 mV ≥ VD		—	—			400
	PVD0 (上記以外)、PVD1、PVD2	100 mV < VD		—	—			10
		100 mV ≥ VD		—	—			200
PVD 動作安定時間 (PVD 有効切り替え後)		$T_d (E-A)$	—	—	20	μs	図 48.99	

- 注 1. t_{DSBY} の値が t_{PVD0} の最大値となります。それは、ディープソフトウェアスタンバイモードから復帰した時に内部リセット時間が最大となるからです。
 t_{DSTBY} の値が t_{PVD1} と t_{PVD2} の最大値となります。それは、ディープソフトウェアスタンバイモードから復帰した時に内部リセット時間が最大となるからです。
- 注 2. 最小 VCC 低下時間は、POR/PVD の電圧検出レベル V_{POR1} 、 V_{det1} 、 V_{det2} の最小値を VCC が下回っている時間です。




図 48.97 パワーオンリセットタイミング




図 48.98 電圧検出回路タイミング (V_{det0})




図 48.99 電圧検出回路タイミング (V_{detn}) ($n = 1, 2$)

48.10 ACMPHS 特性

表 48.68 ACMPHS (1/2)

項目	シンボル	Min	Typ	Max	単位	測定条件	
基準電圧範囲	VREF	0	—	AVCC0	V	—	
入力電圧範囲	ACMPHS0	0	—	AVCC0	V	—	
	ACMPHS1	IVCMP1~IVCMP3	0	—		AVCC0	—
		IVCMP0	0	—		AVCC0	VCC >= AVCC0
			0	—		VCC	VCC < AVCC0

表 48.68 ACMPHS (2/2)

項目	シンボル	Min	Typ	Max	単位	測定条件
出力遅延(注1)	Td	—	50	100	ns	VI = VREF ± 100 mV
内部基準電圧	Vref	1.13	1.18	1.28	V	—

注 1. 内部伝搬遅延の値です。

48.11 フラッシュメモリ特性

48.11.1 コードフラッシュメモリ特性

表 48.69 コードフラッシュメモリ特性

条件：プログラム/イレース：FCLK = 4~60 MHz

読み出し時：FCLK ≤ 60 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 60 MHz			単位	測定条件
		Min	Typ(注6)	Max	Min	Typ(注6)	Max		
プログラム時間 N _{PEC} ≤ 100 回	128 バイト	t _{P128}	—	0.75	13.2	—	0.34	6.0	ms
	8 KB	t _{P8K}	—	49	176	—	22	80	ms
	32 KB	t _{P32K}	—	194	704	—	88	320	ms
プログラム時間 N _{PEC} > 100 回	128 バイト	t _{P128}	—	0.91	15.8	—	0.41	7.2	ms
	8 KB	t _{P8K}	—	60	212	—	27	96	ms
	32 KB	t _{P32K}	—	234	848	—	106	384	ms
イレース時間 N _{PEC} ≤ 100 回	8 KB	t _{E8K}	—	78	216	—	43	120	ms
	32 KB	t _{E32K}	—	283	864	—	157	480	ms
イレース時間 N _{PEC} > 100 回	8 KB	t _{E8K}	—	94	260	—	52	144	ms
	32 KB	t _{E32K}	—	341	1040	—	189	576	ms
再プログラム/イレースサイクル(注4)	N _{PEC}	10000(注1)	—	—	10000(注1)	—	—	回	
プログラム中のサスペンド遅延時間	t _{SPD}	—	—	264	—	—	120	μs	
プログラムレジューム時間	t _{PRT}	—	—	110	—	—	50	μs	
サスペンド優先モードにおけるイレース中の 1 回目のサスペンド遅延時間	t _{SESD1}	—	—	216	—	—	120	μs	
サスペンド優先モードにおけるイレース中の 2 回目のサスペンド遅延時間	t _{SESD2}	—	—	1.7	—	—	1.7	ms	
イレース優先モードにおけるイレース中のサスペンド遅延時間	t _{SEED}	—	—	1.7	—	—	1.7	ms	
サスペンド優先モードにおけるイレース中の 1 回目のイレースレジューム時間(注5)	t _{REST1}	—	—	1.7	—	—	1.7	ms	
サスペンド優先モードにおけるイレース中の 2 回目のイレースレジューム時間	t _{REST2}	—	—	144	—	—	80	μs	
イレース優先モードにおけるイレース中のイレースレジューム時間	t _{REET}	—	—	144	—	—	80	μs	
強制停止コマンド	t _{FD}	—	—	32	—	—	20	μs	
データ保持時間(注2)	t _{DRP}	10(注2)(注3)	—	—	10(注2)(注3)	—	—	年	T _j = +125°C
		20(注2)(注3)	—	—	20(注2)(注3)	—	—		T _j = +105°C
		30(注2)(注3)	—	—	30(注2)(注3)	—	—		T _j = +85°C

注 1. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は 1~最小値です。

注 2. 書き換えが仕様範囲内で行われたときの特性の最小値です。

- 注 3. 信頼性試験から得られた結果です。
- 注 4. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 ($n = 10,000$) の場合、ブロックごとにそれぞれ n 回ずつ消去することができます。たとえば、8 KB のブロックについて、それぞれ異なる番地に 128 バイト書き込みを 64 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。上書きはしないでください。
- 注 5. レジューム時には、サスペンド時に中断されたイレースパルス（最大 1 フルパルス）を再印加する時間が含まれます。
- 注 6. VCC = 3.3V および室温における基準値




図 48.100 フラッシュメモリのプログラム/イレースのサスペンドタイミングと強制停止タイミング

48.11.2 データフラッシュメモリ特性

表 48.70 データフラッシュメモリ特性 (1/2)

条件：プログラム/イレース：FCLK = 4~60 MHz
読み出し時：FCLK ≤ 60 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 60 MHz			単位	測定条件
		Min	Typ(注6)	Max	Min	Typ(注6)	Max		
プログラム時間	4 バイト	t _{DP4}	—	0.36	3.8	—	0.16	1.7	ms
	8 バイト	t _{DP8}	—	0.38	4.0	—	0.17	1.8	
	16 バイト	t _{DP16}	—	0.42	4.5	—	0.19	2.0	
イレース時間	64 バイト	t _{DE64}	—	3.1	18	—	1.7	10	ms
	128 バイト	t _{DE128}	—	4.7	27	—	2.6	15	
	256 バイト	t _{DE256}	—	8.9	50	—	4.9	28	
ブランクチェック時間	4 バイト	t _{DBC4}	—	—	84	—	—	30	μs

表 48.70 データフラッシュメモリ特性 (2/2)

条件：プログラム/イレース：FCLK = 4~60 MHz

読み出し時：FCLK ≤ 60 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 60 MHz			単位	測定条件	
		Min	Typ ^(注6)	Max	Min	Typ ^(注6)	Max			
再プログラム/イレースサイクル ^(注1)	N _{DPEC}	125000 (注2)	—	—	125000 (注2)	—	—	—		
プログラム中のサスペンド遅延時間	4 バイト 8 バイト 16 バイト	t _{DSPD}	—	—	264	—	—	120	μs	
			—	—	264	—	—	120		
			—	—	264	—	—	120		
プログラムレジューム時間	t _{DPRT}	—	—	110	—	—	50	μs		
サスペンド優先モードにおけるイレース中の1回目のサスペンド遅延時間	64 バイト 128 バイト 256 バイト	t _{DSESD1}	—	—	216	—	—	120	μs	
			—	—	216	—	—	120		
			—	—	216	—	—	120		
サスペンド優先モードにおけるイレース中の2回目のサスペンド遅延時間	64 バイト 128 バイト 256 バイト	t _{DSESD2}	—	—	300	—	—	300	μs	
			—	—	390	—	—	390		
			—	—	570	—	—	570		
イレース優先モードにおけるイレース中のサスペンド遅延時間	64 バイト 128 バイト 256 バイト	t _{DSEED}	—	—	300	—	—	300	μs	
			—	—	390	—	—	390		
			—	—	570	—	—	570		
サスペンド優先モードにおけるイレース中の1回目のイレースレジューム時間 ^(注5)	t _{DREST1}	—	—	300	—	—	300	μs		
サスペンド優先モードにおけるイレース中の2回目のイレースレジューム時間サスペンド優先モードにおけるイレース中の1回目のイレースレジューム時間	t _{DREST2}	—	—	126	—	—	70	μs		
イレース優先モードにおけるイレース中のイレースレジューム時間	t _{DREET}	—	—	126	—	—	70	μs		
強制停止コマンド	t _{FD}	—	—	32	—	—	20	μs		
データ保持時間 ^(注3)	t _{DRP}	10 ^(注3) (注4)	—	—	10 ^(注3) (注4)	—	—	年	T _j = +125°C	
		20 ^(注3) (注4)	—	—	20 ^(注3) (注4)	—	—		T _j = +105°C	
		30 ^(注3) (注4)	—	—	30 ^(注3) (注4)	—	—		T _j = +85°C	

注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 125,000) の場合、ブロックごとにそれぞれ n 回ずつ消去することができます。たとえば、64 バイトのブロックについて、それぞれ異なる番地に 4 バイト書き込みを 16 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。上書きはしないでください。

注 2. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は 1~最小値です。

注 3. 書き換えが仕様範囲内で行われたときの特性の最小値です。

注 4. 信頼性試験から得られた結果です。

注 5. レジューム時には、サスペンド時に中断されたイレースパルス（最大 1 フルパルス）を再印加する時間が含まれます。

注 6. VCC = 3.3 V および室温における基準値

48.11.3 オプション設定メモリ（コードフラッシュメモリ）特性

表 48.71 オプション設定メモリ（コードフラッシュメモリ）特性

条件：プログラム：FCLK = 4~60 MHz

読み出し時：FCLK ≤ 60 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 60 MHz			単位	測定条件
		Min	Typ ^(注4)	Max	Min	Typ ^(注4)	Max		
プログラム時間 N _{OPC} ≤ 200 回	t _{OP}	—	83	309	—	45	162	ms	
プログラム時間 N _{OPC} > 200 回	t _{OP}	—	100	371	—	55	195	ms	
再プログラムサイクル	N _{OPC}	20000 (注1)	—	—	20000 (注1)	—	—	回	
データ保持時間 ^(注2)	t _{DRP}	10 ^(注2) (注3)	—	—	10 ^(注2) (注3)	—	—	年	T _j = +125°C
		20 ^(注2) (注3)	—	—	20 ^(注2) (注3)	—	—		T _j = +105°C
		30 ^(注2) (注3)	—	—	30 ^(注2) (注3)	—	—		T _j = +85°C

注 1. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は 1~最小値です。

注 2. 書き換えが仕様範囲内で行われたときの特性の min 値です。

注 3. 信頼性試験から得られた結果です。

注 4. VCC = 3.3 V および室温における基準値

48.11.4 オプション設定メモリ（データフラッシュメモリ）特性

表 48.72 オプション設定メモリ（データフラッシュメモリ）特性

条件：プログラム：FCLK = 4~60 MHz

読み出し時：FCLK ≤ 60 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 60 MHz			単位	測定条件
		Min	Typ ^(注4)	Max	Min	Typ ^(注4)	Max		
コンフィグレーション設定コマンド（4 バイト/16 バイト）の命令時間	t _{DCCT}	—	68	515	—	35	255	ms	
コンフィグレーション領域の更新サイクル	N _{cupc}	125000 (注1)	—	—	125000 (注1)	—	—	回	
データ保持時間 ^(注2)	t _{DRP}	10 ^(注2) (注3)	—	—	10 ^(注2) (注3)	—	—	年	T _j = +125°C
		20 ^(注2) (注3)	—	—	20 ^(注2) (注3)	—	—		T _j = +105°C
		30 ^(注2) (注3)	—	—	30 ^(注2) (注3)	—	—		T _j = +85°C

注 1. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は 1~最小値です。

注 2. 書き換えが仕様範囲内で行われたときの特性の最小値です。

注 3. 信頼性試験から得られた結果です。

注 4. VCC = 3.3 V および室温における基準値

48.11.5 アンチロールバックカウンタ特性

表 48.73 アンチロールバックカウンタ特性

条件：プログラム：FCLK = 4~60 MHz

読み出し時：FCLK ≤ 60 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 60 MHz			単位	測定条件
		Min	Typ(注4)	Max	Min	Typ(注4)	Max		
インクリメントカウンタおよびリフレッシュカウンタの命令時間	t _{IRCT}	—	11.9	81	—	6.3	42	ms	
読み出しカウンタの命令時間	t _{RCT}	—	—	25	—	—	5	μs	
更新周期（インクリメントとリフレッシュの合計）	N _{cupc}	125000 (注1)	—	—	125000 (注1)	—	—	回	
データ保持時間(注2)	t _{DRP}	10(注2) (注3)	—	—	10(注2) (注3)	—	—	年	T _j = +125°C
		20(注2) (注3)	—	—	20(注2) (注3)	—	—		T _j = +105°C
		30(注2) (注3)	—	—	30(注2) (注3)	—	—		T _j = +85°C

注 1. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は 1~最小値です。

注 2. 書き換えが仕様範囲内で行われたときの特性の最小値です。

注 3. 信頼性試験から得られた結果です。

注 4. VCC = 3.3 V および室温における基準値

48.12 バウンダリスキャン

表 48.74 バウンダリスキャン特性 (1/2)

項目	VCC	シンボル	Min	Typ	Max	単位	測定条件
TCK クロックサイクル時間	1.68 V 以上	t _{TCKcyc}	100	—	—	ns	図 48.101
TCK クロック High レベルパルス幅	1.68 V 以上	t _{TCKH}	0.45	—	—	t _{TCKcyc}	
TCK クロック Low レベルパルス幅	1.68 V 以上	t _{TCKL}	0.45	—	—	t _{TCKcyc}	
TCK クロック立ち上がり時間	1.68 V 以上	t _{TCKr}	—	—	0.05(注2)	t _{TCKcyc}	
TCK クロック立ち下がり時間	1.68 V 以上	t _{TCKf}	—	—	0.05(注2)	t _{TCKcyc}	
TMS セットアップ時間	1.68 V 以上	t _{TMS}	20	—	—	ns	図 48.102
TMS ホールド時間	1.68 V 以上	t _{TMSH}	20	—	—	ns	
TDI セットアップ時間	1.68 V 以上	t _{TDI}	20	—	—	ns	
TDI ホールド時間	1.68 V 以上	t _{TDIH}	20	—	—	ns	
TDO データ遅延時間	1.68 V 以上	t _{TDOD}	—	—	40	ns	
キャプチャレジスタセットアップ時間	1.68 V 以上	t _{CAPTS}	20	—	—	ns	図 48.103
キャプチャレジスタホールド時間	1.68 V 以上	t _{CAPTH}	20	—	—	ns	
更新レジスタ遅延時間	1.68 V 以上	t _{UPDATED}	—	—	40	ns	

表 48.74 バウンダリスキャン特性 (2/2)

項目	VCC	シンボル	Min	Typ	Max	単位	測定条件
バウンダリスキャン回路起動時間 (注1)	1.68 V 以上	T _{BSSTUP}	t _{RESWP}	—	—	—	図 48.104

注 1. パワーオンリセットが無効になるまで、バウンダリスキャンは機能しません。

注 2. 最長 1 μs




図 48.101 バウンダリスキャン TCK タイミング




図 48.102 バウンダリスキャン入出力タイミング (1)




図 48.103 バウンダリスキャン入出力タイミング (2)




図 48.104 バウンダリスキャン回路起動タイミング

48.13 JTAG (Joint Test Action Group)

表 48.75 JTAG

項目	VCC	シンボル	Min	Typ	Max	単位	測定条件	
TCK クロックサイクル時間	2.7 V 以上	t_{TCKcyc}	40.0	—	—	ns	図 48.105	
	1.68 V 以上		40.0	—	—	ns		
TCK クロック High レベルパルス幅	2.7 V 以上	t_{TCKH}	0.375	—	—	t_{TCKcyc}		
	1.68 V 以上		0.375	—	—	t_{TCKcyc}		
TCK クロック Low レベルパルス幅	2.7 V 以上	t_{TCKL}	0.375	—	—	t_{TCKcyc}		
	1.68 V 以上		0.375	—	—	t_{TCKcyc}		
TCK クロック立ち上がり時間	2.7 V 以上	t_{TCKr}	—	—	0.125(注1)	t_{TCKcyc}		
	1.68 V 以上		—	—	0.125(注1)	t_{TCKcyc}		
TCK クロック立ち下がり時間	2.7 V 以上	t_{TCKf}	—	—	0.125(注1)	t_{TCKcyc}		
	1.68 V 以上		—	—	0.125(注1)	t_{TCKcyc}		
TMS セットアップ時間	2.7 V 以上	t_{TMSS}	8.0	—	—	ns		図 48.106
	1.68 V 以上		8.0	—	—	ns		
TMS ホールド時間	2.7 V 以上	t_{TMSH}	8.0	—	—	ns		
	1.68 V 以上		8.0	—	—	ns		
TDI セットアップ時間	2.7 V 以上	t_{TDIS}	8.0	—	—	ns		
	1.68 V 以上		8.0	—	—	ns		
TDI ホールド時間	2.7 V 以上	t_{TDIH}	8.0	—	—	ns		
	1.68 V 以上		8.0	—	—	ns		
TDO データ遅延時間	2.7 V 以上	t_{TDOD}	—	—	20.0	ns		
	1.68 V 以上		—	—	28.0	ns		

注 1. 最長 1 μ s




図 48.105 JTAG TCK タイミング




図 48.106 JTAG 入出力タイミング

48.14 シリアルワイヤデバッグ (SWD)

表 48.76 SWD

項目	VCC	シンボル	Min	Typ	Max	単位	測定条件	
SWCLK クロックサイクル時間	2.7 V 以上	t_{SWCKcyc}	40.0	—	—	ns	図 48.107	
	1.68 V 以上		40.0	—	—	ns		
SWCLK クロック High レベルパルス幅	2.7 V 以上	t_{SWCKH}	0.375	—	—	t_{SWCKcyc}		
	1.68 V 以上		0.375	—	—	t_{SWCKcyc}		
SWCLK クロック Low レベルパルス幅	2.7 V 以上	t_{SWCKL}	0.375	—	—	t_{SWCKcyc}		
	1.68 V 以上		0.375	—	—	t_{SWCKcyc}		
SWCLK クロック立ち上がり時間	2.7 V 以上	t_{SWCKr}	—	—	0.125(注1)	t_{SWCKcyc}		
	1.68 V 以上		—	—	0.125(注1)	t_{SWCKcyc}		
SWCLK クロック立ち下がり時間	2.7 V 以上	t_{SWCKf}	—	—	0.125(注1)	t_{SWCKcyc}		
	1.68 V 以上		—	—	0.125(注1)	t_{SWCKcyc}		
SWDIO セットアップ時間	2.7 V 以上	t_{SWDS}	8.0	—	—	ns		図 48.108
	1.68 V 以上		8.0	—	—	ns		
SWDIO ホールド時間	2.7 V 以上	t_{SWDH}	8.0	—	—	ns		
	1.68 V 以上		8.0	—	—	ns		
SWDIO データ遅延時間	2.7 V 以上	t_{SWDD}	2.0	—	28.0	ns		
	1.68 V 以上		2.0	—	32.0	ns		


注 1. 最長 1 μs 

図 48.107 SWD SWCLK タイミング




図 48.108 SWD 入出力タイミング

48.15 エンベデッドトレスマクロインタフェース (ETM)

表 48.77 ETM (1/2)

条件：PmnPFS レジスタのポート駆動能力ビットで高速高駆動出力が選択されています。

項目	VCC	シンボル	Min	Typ	Max	単位	測定条件
TCLK クロックサイクル時間	2.7 V 以上	$t_{TCLKcyc}$	16.6	—	—	ns	図 48.109
	1.68 V 以上		16.6	—	—	ns	
TCLK クロック High レベルパルス幅	2.7 V 以上	t_{TCLKH}	7.3	—	—	ns	
	1.68 V 以上		6.3	—	—	ns	
TCLK クロック Low レベルパルス幅	2.7 V 以上	t_{TCLKL}	7.3	—	—	ns	
	1.68 V 以上		6.3	—	—	ns	
TCLK クロック立ち上がり時間	2.7 V 以上	t_{TCLKr}	—	—	1.0	ns	
	1.68 V 以上		—	—	2.0	ns	
TCLK クロック立ち下がり時間	2.7 V 以上	t_{TCLKf}	—	—	1.0	ns	
	1.68 V 以上		—	—	2.0	ns	

表 48.77 ETM (2/2)

条件 : PmnPFS レジスタのポート駆動能力ビットで高速高駆動出力が選択されています。

項目	VCC	シンボル	Min	Typ	Max	単位	測定条件
TDATA[3:0]出力有効時間	2.7 V 以上	t_{TRDV}	—	—	$t_{TCLKcyc}/4 + 1.6$	ns	図 48.110
	1.68 V 以上		—	—	$t_{TCLKcyc}/4 + 1.6$	ns	
TDATA[3:0]出力ホールド時間	2.7 V 以上	t_{TRDH}	1.5	—	—	ns	
	1.68 V 以上		1.5	—	—	ns	




図 48.109 ETM TCLK タイミング




図 48.110 ETM 出力タイミング

付録 1. 各プロセスモードのポート状態

機能	端子機能	リセット	ソフトウェアスタンバイモード (SSTBY)		ディープソフトウェアスタンバイモード 1, 2, 3 (DSTBY1, 2, 3)		ディープソフトウェアスタンバイモード解除後 (スタートアップモードに復帰)	
			OPE = 0	OPE = 1	DSTBY1	DSTBY2/ DSTBY3	IOKEEP P = 0	IOKEEP = 1(注1)
モード	MD	ブルアップ	Keep-I		Keep		ブルアップ	Keep
JTAG/SWD	TCK/TMS/TDI/SWCLK	ブルアップ	TCK/TDI/TMS/SWCLK 入力		TCK/TDI/TMS/SWCLK 入力		TCK/TDI/TMS/SWCLK 入力	
	TDO	出力	TDO 出力		TDO 出力		TDO 出力	
	SWDIO	ブルアップ	SWDIO 入力		SWDIO 入力		SWDIO 入力	
トレース	TCLK/TDATAx/SWO	TCLK/ TDATAx/SWO 出力	TCLK/TDATAx/SWO 出力		TCLK/TDATAx/SWO 出力		TCLK/TDATAx/SWO 出力	
IRQ	IRQx	Hi-Z	Hi-Z(注2)		Keep		Hi-Z	Keep
	IRQx-DS (x: 5 以外)	Hi-Z	Hi-Z(注2)		Keep(注3)		Hi-Z	Keep
	IRQ5-DS	Hi-Z	Hi-Z(注2)		Keep(注3)		Hi-Z	
AGT	AGTIO _n	Hi-Z	AGTIO _n 入力		Keep		Hi-Z	Keep
	AGTO _n /AGTOAn/ AGTOB _n	Hi-Z	AGTO _n /AGTOAn/AGTOB _n 出力		Keep		Hi-Z	Keep
ULPT	ULPTEEn/ULPTEVIn	Hi-Z	ULPTEEn/ULPTEVIn 入力		Keep		Hi-Z	Keep
	ULPTEEn-DS/ ULPTEVIn-DS	Hi-Z	ULPTEEn-DS/ULPTEVIn-DS 入力		ULPTEEn-DS/ ULPTEVIn-DS 入力	Hi-Z	Hi-Z	Keep
	ULPTOn/ ULPTOAn/ ULPTOB _n	Hi-Z	ULPTOn/ULPTOAn/ULPTOB _n 出力		Keep		Hi-Z	Keep
	ULPTOn-DS/ ULPTOAn-DS/ ULPTOB _n -DS	Hi-Z	ULPTOn/ULPTOAn-DS/ ULPTOB _n -DS 出力		ULPTOn/ ULPTOAn-DS/ ULPTOB _n -DS 出力	Keep	Hi-Z	DSTBY1: ULPTOn/ ULPTOAn-DS/ ULPTOB _n -DS 出力 DSTBY2, 3: Keep
IIC	SCL _n /SDA _n	Hi-Z	Keep-O(注2)		Keep		Hi-Z	Keep
I3C	I3C_SCL0/I3C_SDA0	Hi-Z	Keep-O(注2)		Hi-Z		Hi-Z	
USBFS	USB_OVRCURx	Hi-Z	Hi-Z(注2)		Keep		Hi-Z	Keep
	USB_OVRCURx-DS/ USB_VBUS	Hi-Z	Hi-Z(注2)		Keep(注3)	Keep	Hi-Z	Keep
	USB_DP/USB_DM	Hi-Z	Keep-O(注4)		Keep(注3)	Keep	Hi-Z	Keep
ACMPHS	VCOUT	Hi-Z	VCOUT 出力		Keep		Hi-Z	Keep
CLKOUT	CLKOUT	Hi-Z	CLKOUT 出力		Keep		Hi-Z	Keep
DAC	DAn	Hi-Z	D/A 出力保持		Hi-Z		Hi-Z	
外部バス (CS, SDRAM 領域)	EBCLK/SDCLK	Hi-Z	High 出力		Keep		Hi-Z	Keep
	Dxx/DQxx	Hi-Z	Hi-Z		Hi-Z		Hi-Z	
	Axx/DQMx	Hi-Z	Hi-Z	Keep-O	Keep		Hi-Z	Keep
	BCx/CSx/RD/WRx/WE	Hi-Z	Hi-Z	High 出力	Keep		Hi-Z	Keep
	ALE	Hi-Z	Hi-Z	Low 出力	Keep		Hi-Z	Keep
	CKE/SDCS/RAS/CAS	Hi-Z	Hi-Z	SDSELF.SFEN = 0: High 出力 SDSELF.SFEN = 1: Low 出力	Keep		Hi-Z	Keep
P400/P401	IRQ5-DS 機能以外	Hi-Z	Keep-O(注2)		Hi-Z		Hi-Z	
その他	—	Hi-Z	Keep-O		Keep		Hi-Z	Keep

注. Hi-Z: ハイインピーダンス
 Keep-O: 出力端子は前の値を保持します。入力端子はハイインピーダンスになります。
 Keep-I: 通常モード期間中、端子状態は保持されます。
 Keep: ソフトウェアスタンバイモード期間中、端子状態は保持されます。

注 1. DPSBYCR.IOKEEP ビットが 0 になるまで、I/O ポートの状態が保持されます。
 注 2. 端子が外部割り込み端子として使用され、ソフトウェアスタンバイのキャンセル要因に指定されている場合、入力が許可されます。

- 注 3. 端子がディープソフトウェアスタンバイのキャンセル要因に指定された場合、入力が許可されます
- 注 4. 入力端子として使用されている端子への入力は許可されています。

付録 2. 外形寸法図

外形寸法図の最新版や実装に関する情報は、弊社のウェブサイトの「パッケージ」を参照してください。







図 2.1 LQFP 176 ピン

JEITA Package code	RENESAS code	MASS(TYP.)[g]
P-LFBGA224-13x13-0.80	PLBG0224GD-A	0.44




Reference Symbol	Dimension in Millimeters		
	Min.	Nom.	Max.
D	—	13.00	—
E	—	13.00	—
D1	—	11.20	—
E1	—	11.20	—
A	—	—	1.47
A1	0.29	—	—
b	0.42	0.47	0.52
e	—	0.80	—
aaa	—	—	0.15
ccc	—	—	0.20
ddd	—	—	0.12
eee	—	—	0.15
fff	—	—	0.08
N	—	224	—



図 2.2 BGA 224 ピン

JEITA Package Code	RENESAS Code	Previous Code	MASS (Typ) [g]
P-LFQFP144-20x20-0.50	PLQP0144KA-B	—	1.2

Unit: mm



- NOTE)
1. DIMENSIONS "1" AND "2" DO NOT INCLUDE MOLD FLASH.
 2. DIMENSION "3" DOES NOT INCLUDE TRIM OFFSET.
 3. PIN 1 VISUAL INDEX FEATURE MAY VARY, BUT MUST BE LOCATED WITHIN THE HATCHED AREA.
 4. CHAMFERS AT CORNERS ARE OPTIONAL, SIZE MAY VARY.






Reference Symbol	Dimensions in millimeters		
	Min	Nom	Max
D	19.9	20.0	20.1
E	19.9	20.0	20.1
A ₂	—	1.4	—
H _D	21.8	22.0	22.2
H _E	21.8	22.0	22.2
A	—	—	1.7
A ₁	0.05	—	0.15
b _p	0.17	0.20	0.27
c	0.09	—	0.20
θ	0°	3.5°	8°
e	—	0.5	—
x	—	—	0.08
y	—	—	0.08
L _p	0.45	0.6	0.75
L ₁	—	1.0	—

© 2016 Renesas Electronics Corporation. All rights reserved.

図 2.3 LQFP 144 ピン

JEITA Package code	RENESAS code	MASS(TYP.)[g]
P-LFQFP100-14x14-0.50	PLQP0100KP-A	0.67



Reference Symbol	Dimension in Millimeters		
	Min.	Nom.	Max.
A	-	-	1.60
A ₁	0.05	-	0.15
A ₂	1.35	1.40	1.45
D	-	16.00	-
D ₁	-	14.00	-
E	-	16.00	-
E ₁	-	14.00	-
N	-	100	-
e	-	0.50	-
b	0.17	0.22	0.27
c	0.09	-	0.20
θ	0°	3.5°	7°
L	0.45	0.60	0.75
L ₁	-	1.00	-
aaa	-	-	0.20
bbb	-	-	0.20
ccc	-	-	0.08
ddd	-	-	0.08

図 2.4 LQFP 100 ピン

付録 3. I/O レジスタ

この付録では、I/O レジスタアドレス、アクセスサイクルについて機能ごとに説明します。

3.1 周辺機能のベースアドレス

本マニュアルに記載の周辺機能のベースアドレスは下記のとおりです。表 3.1 に、各周辺機能の名前、説明、ベースアドレスを示します。

表 3.1 周辺機能のベースアドレス (1/3)

内容	セキュアレジスタ名	セキュアエイリアス領域におけるセキュアレジスタのベースアドレス	非セキュアレジスタ名	非セキュアエイリアス領域における非セキュアレジスタのベースアドレス
Renesas メモリプロテクションユニット	RMPU	0x4000_0000	RMPU_NS	0x5000_0000
SRAM コントロール	SRAM	0x4000_2000	SRAM_NS	0x5000_2000
BUS 制御	BUS	0x4000_3000	BUS_NS	0x5000_3000
共通割り込みコントローラ	ICU_COMMON	0x4000_6000	ICU_COMMON_NS	0x5000_6000
CPU システムセキュリティコントロールユニット	CPSCU	0x4000_8000	CPSCU_NS	0x5000_8000
ダイレクトメモリアクセスコントローラ 00	DMAC00	0x4000_A000	DMAC00_NS	0x5000_A000
ダイレクトメモリアクセスコントローラ 01	DMAC01	0x4000_A040	DMAC01_NS	0x5000_A040
ダイレクトメモリアクセスコントローラ 02	DMAC02	0x4000_A080	DMAC02_NS	0x5000_A080
ダイレクトメモリアクセスコントローラ 03	DMAC03	0x4000_A0C0	DMAC03_NS	0x5000_A0C0
ダイレクトメモリアクセスコントローラ 04	DMAC04	0x4000_A100	DMAC04_NS	0x5000_A100
ダイレクトメモリアクセスコントローラ 05	DMAC05	0x4000_A140	DMAC05_NS	0x5000_A140
ダイレクトメモリアクセスコントローラ 06	DMAC06	0x4000_A180	DMAC06_NS	0x5000_A180
ダイレクトメモリアクセスコントローラ 07	DMAC07	0x4000_A1C0	DMAC07_NS	0x5000_A1C0
DMAC モジュール起動 0	DMA0	0x4000_A800	DMA0_NS	0x5000_A800
データトランスファコントローラ 0	DTC0	0x4000_AC00	DTC0_NS	0x5000_AC00
割り込みコントローラ	ICU	0x4000_C000	ICU_NS	0x5000_C000
CPU コントロールレジスタ	CPU_CTRL	0x4000_F000	CPU_CTRL_NS	0x5000_F000
オンチップデバッグ	OCD_CPU	0x4001_1000	OCD_CPU_NS	0x5001_1000
DAP ファンクション	DAP_CPU	0x8001_1000		
デバッグ機能	CPU_DBG	0x4001_B000	CPU_DBG_NS	0x5001_B000
システムコントロール	SYSC	0x4001_E000	SYSC_NS	0x5001_E000
温度センサデータ	TSD	0x4011_B000	TSD_NS	0x5011_B000
イベントリンクコントローラ	ELC	0x4020_1000	ELC_NS	0x5020_1000
独立ウォッチドッグタイマ	IWDT	0x4020_2200	IWDT_NS	0x5020_2200
クロック周波数精度測定回路	CAC	0x4020_2400	CAC_NS	0x5020_2400
ウォッチドッグタイマ 0	WDT0	0x4020_2600	WDT0_NS	0x5020_2600

表 3.1 周辺機能のベースアドレス (2/3)

内容	セキュアレジスタ名	セキュアエリア領域におけるセキュアレジスタのベースアドレス	非セキュアレジスタ名	非セキュアエリア領域における非セキュアレジスタのベースアドレス
モジュールストップコントロール A, B, C, D, E	MSTP	0x4020_3000	MSTP_NS	0x5020_3000
ペリフェラルセキュリティコントロールユニット	PSCU	0x4020_4000	PSCU_NS	0x5020_4000
GPT 用ポートアウトプットイネーブルモジュール	POEG	0x4021_2000	POEG_NS	0x5021_2000
超低消費電力タイマ 0	ULPT0	0x4022_0000	ULPT0_NS	0x5022_0000
超低消費電力タイマ 1	ULPT1	0x4022_0100	ULPT1_NS	0x5022_0100
低消費電力非同期汎用タイマ 0	AGT0	0x4022_1000	AGT0_NS	0x5022_1000
低消費電力非同期汎用タイマ 1	AGT1	0x4022_1100	AGT1_NS	0x5022_1100
温度センサ	TSN	0x4023_5000	TSN_NS	0x5023_5000
高速アナログコンパレータ 0	ACMPHS0	0x4023_6000	ACMPHS0_NS	0x5023_6000
高速アナログコンパレータ 1	ACMPHS1	0x4023_6100	ACMPHS1_NS	0x5023_6100
USB 2.0 FS モジュール	USBFS	0x4025_0000	USBFS_NS	0x5025_0000
SD ホストインタフェース 0	SDHI0	0x4025_2000	SDHI0_NS	0x5025_2000
SD ホストインタフェース 1	SDHI1	0x4025_2400	SDHI1_NS	0x5025_2400
Inter-Integrated Circuit 0	IIC0	0x4025_E000	IIC0_NS	0x5025_E000
Inter-Integrated Circuit 0 ウェイクアップユニット	IIC0WU	0x4025_E014	IIC0WU_NS	0x5025_E014
Inter-Integrated Circuit 1	IIC1	0x4025_E100	IIC1_NS	0x5025_E100
CRC 演算器	CRC	0x4031_0000	CRC_NS	0x5031_0000
データ演算回路	DOC_B	0x4031_1000	DOC_B_NS	0x5031_1000
32 ビット汎用 PWM タイマ 0	GPT320	0x4032_2000	GPT320_NS	0x5032_2000
32 ビット汎用 PWM タイマ 1	GPT321	0x4032_2100	GPT321_NS	0x5032_2100
32 ビット汎用 PWM タイマ 2	GPT322	0x4032_2200	GPT322_NS	0x5032_2200
32 ビット汎用 PWM タイマ 3	GPT323	0x4032_2300	GPT323_NS	0x5032_2300
32 ビット汎用 PWM タイマ 4	GPT324	0x4032_2400	GPT324_NS	0x5032_2400
32 ビット汎用 PWM タイマ 5	GPT325	0x4032_2500	GPT325_NS	0x5032_2500
32 ビット汎用 PWM タイマ 6	GPT326	0x4032_2600	GPT326_NS	0x5032_2600
32 ビット汎用 PWM タイマ 7	GPT327	0x4032_2700	GPT327_NS	0x5032_2700
16 ビット汎用 PWM タイマ 8	GPT168	0x4032_2800	GPT168_NS	0x5032_2800
16 ビット汎用 PWM タイマ 9	GPT169	0x4032_2900	GPT169_NS	0x5032_2900
16 ビット汎用 PWM タイマ 10	GPT1610	0x4032_2A00	GPT1610_NS	0x5032_2A00
16 ビット汎用 PWM タイマ 11	GPT1611	0x4032_2B00	GPT1611_NS	0x5032_2B00
16 ビット汎用 PWM タイマ 12	GPT1612	0x4032_2C00	GPT1612_NS	0x5032_2C00
16 ビット汎用 PWM タイマ 13	GPT1613	0x4032_2D00	GPT1613_NS	0x5032_2D00
出力相切り替えコントローラ	GPT_OPS	0x4032_3F00	GPT_OPS_NS	0x5032_3F00
12 ビット A/D コンバータ 0	ADC120	0x4033_2000	ADC120_NS	0x5033_2000
12 ビット A/D コンバータ 1	ADC121	0x4033_2200	ADC121_NS	0x5033_2200
12 ビット D/A コンバータ	DAC12	0x4033_3000	DAC12_NS	0x5033_3000

表 3.1 周辺機能のベースアドレス (3/3)

内容	セキュアレジスタ名	セキュアエイリアス領域におけるセキュアレジスタのベースアドレス	非セキュアレジスタ名	非セキュアエイリアス領域における非セキュアレジスタのベースアドレス
イーサネットコントローラチャンネル 0 用 DMA コントローラ	EDMAC0	0x4035_4000	EDMAC0_NS	0x5035_4000
イーサネットコントローラチャンネル 0	ETHERC0	0x4035_4100	ETHERC0_NS	0x5035_4100
シリアルコミュニケーションインタフェース 0	SCI0_B	0x4035_8000	SCI0_B_NS	0x5035_8000
シリアルコミュニケーションインタフェース 1	SCI1_B	0x4035_8100	SCI1_B_NS	0x5035_8100
シリアルコミュニケーションインタフェース 2	SCI2_B	0x4035_8200	SCI2_B_NS	0x5035_8200
シリアルコミュニケーションインタフェース 3	SCI3_B	0x4035_8300	SCI3_B_NS	0x5035_8300
シリアルコミュニケーションインタフェース 4	SCI4_B	0x4035_8400	SCI4_B_NS	0x5035_8400
シリアルコミュニケーションインタフェース 9	SCI9_B	0x4035_8900	SCI9_B_NS	0x5035_8900
シリアルペリフェラルインタフェース 0	SPI0	0x4035_C000	SPI0_NS	0x5035_C000
シリアルペリフェラルインタフェース 1	SPI1	0x4035_C100	SPI1_NS	0x5035_C100
I3C バスインタフェース	I3C	0x4035_F000	I3C_NS	0x5035_F000
MBRAM0 用エラー補正回路	ECCMB0	0x4036_F200	ECCMB0_NS	0x5036_F200
MBRAM1 用エラー補正回路	ECCMB1	0x4036_F300	ECCMB1_NS	0x5036_F300
CANFD モジュール 0	CANFD0	0x4038_0000	CANFD0_NS	0x5038_0000
CANFD モジュール 1	CANFD1	0x4038_2000	CANFD1_NS	0x5038_2000
ポート 0 コントロールレジスタ	PORT0	0x4040_0000	PORT0_NS	0x5040_0000
ポート 1 コントロールレジスタ	PORT1	0x4040_0020	PORT1_NS	0x5040_0020
ポート 2 コントロールレジスタ	PORT2	0x4040_0040	PORT2_NS	0x5040_0040
ポート 3 コントロールレジスタ	PORT3	0x4040_0060	PORT3_NS	0x5040_0060
ポート 4 コントロールレジスタ	PORT4	0x4040_0080	PORT4_NS	0x5040_0080
ポート 5 コントロールレジスタ	PORT5	0x4040_00A0	PORT5_NS	0x5040_00A0
ポート 6 コントロールレジスタ	PORT6	0x4040_00C0	PORT6_NS	0x5040_00C0
ポート 7 コントロールレジスタ	PORT7	0x4040_00E0	PORT7_NS	0x5040_00E0
ポート 8 コントロールレジスタ	PORT8	0x4040_0100	PORT8_NS	0x5040_0100
ポート 9 コントロールレジスタ	PORT9	0x4040_0120	PORT9_NS	0x5040_0120
ポート A コントロールレジスタ	PORTA	0x4040_0140	PORTA_NS	0x5040_0140
ポート B コントロールレジスタ	PORTB	0x4040_0160	PORTB_NS	0x5040_0160
Pmn 端子機能コントロールレジスタ	PFS	0x4040_0800	PFS_NS	0x5040_0800
フラッシュキャッシュ	FCACHE	0x4001_C100	FCACHE_NS	0x5001_C100
データフラッシュ	FLAD	0x4011_C000	FLAD_NS	0x5011_C000
フラッシュアプリケーションコマンドインタフェース	FACI	0x4011_E000	FACI_NS	0x5011_E000
データフラッシュセキュリティ設定	FDfs	0x2703_0000		

注: 名称 = 周辺機能の名称
内容 = 周辺機能

ベースアドレス = 最下位の予約アドレスまたは周辺機能が使用するアドレス

3.2 アクセスサイクル

本項では、本マニュアルに記載の I/O レジスタのアクセスサイクル情報を示します。

- レジスタは対応するモジュールごとにグループ化されています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O 領域では、レジスタに割り当てられていない予約アドレスにアクセスしないでください。アクセスした場合、動作は保証されません。
- I/O アクセスサイクル数は、内部周辺バスのバスサイクル、分周クロック同期化サイクル、および各モジュールのウェイトサイクルによって異なります。分周クロック同期化サイクルは、ICLK と PCLK 間の周波数比によって異なります。
- ICLK 周波数と PCLK 周波数が等しいとき、分周クロック同期化サイクル数は常に一定です。
- ICLK 周波数が PCLK 周波数より大きいとき、分周クロック同期化サイクル数に少なくとも 1PCLK サイクル追加されます。
- 書き込みアクセスのサイクル数は、非バッファラブル書き込みアクセスにより得られるサイクル数を示します。

注. CPU からのレジスタアクセスが、外部メモリへの命令フェッチや、DMAC や DTC のような他のバスマスタのバスアクセスと競合せずに実行された場合のサイクル数です。

表 3.2 アクセスサイクル (1/3)

周辺機能のベースアドレスシンボル	アドレス(注1)		アクセスサイクル数				サイクルの単位	関連機能
			ICLK = PCLK		ICLK > PCLK(注2)			
	ここから	ここまで	読み出し	書き込み	読み出し	書き込み		
RMPU, SRAM, BUS, ICU_COMMON, CPSCU, DMAC0n, DMA0, DTC0, ICU, CPU_CTRL	0x4000_0000	0x4001_CFFF	3	2	3	2	ICLK	Renesas メモリプロテクションユニット, SRAM コントロール, BUS コントロール, 共通割り込みコントローラ, CPU システムセキュリティコントロールユニット, ダイレクトメモリアクセスコントローラ 0n, DMAC モジュール起動 0, データトランスファコントローラ 0, 割り込みコントローラ, CPU コントロールレジスタ
CPU_OCD	0x4001_1004	0x4001_1FFF	7	2	7	2	ICLK	オンチップデバッグ
CPU_DBG, FCACHE	0x4000_B000	0x4001_CFFF	3	2	3	2	ICLK	デバッグ機能, フラッシュキャッシュ
SYSC	0x4001_E000	0x4001_E9FF	4	3	2~4	1~3	PCLK B	システムコントロール
SYSC	0x4001_EA00	0x4001_ED7F	7	6	5~7	4~6	PCLK B	システムコントロール
TSD	0x4011_B17C	0x4011_B17C	4	3	4	3	ICLK	温度センサデータ
ELC	0x4020_1000	0x4020_21FF	4	3	2~4	1~3	PCLK B	イベントリンクコントローラ
IWDT	0x4020_2200	0x4020_22FF	4	65	2~4	63~65	PCLK B	独立ウォッチドッグタイマ
CAC, WDT0, MSTP, PSCU, POEG	0x4020_2400	0x4021_2FFF	4	3	2~4	1~3	PCLK B	クロック周波数精度測定回路, ウォッチドッグタイマ 0, モジュールストップコントロール, ペリフェラルセキュリティコントロールユニット, GPT 用ポートアウトプットイネーブルモジュール
ULPTn	0x4022_0000	0x4022_01FF	6	65	4~6	63~65	PCLK B	超低消費電力タイマ n
AGTn	0x4022_1000	0x4022_11FF	6	3	4~6	1~3	PCLK B	低消費電力非同期汎用タイマ n
TSN	0x4023_5000	0x4023_5FFF	4	3	2~4	1~3	PCLK B	温度センサ

表 3.2 アクセスサイクル (2/3)

周辺機能のベースアドレスシンボル	アドレス(注1)		アクセスサイクル数				サイクルの単位	関連機能
			ICLK = PCLK		ICLK > PCLK(注2)			
	ここから	ここまで	読み出し	書き込み	読み出し	書き込み		
ACMPHSn	0x4023_6000	0x4023_61FF	3	3	1~3	1~3	PCLK B	高速アナログコンパレータ n
USBFS	0x4025_0000	0x4025_03FF	5	4	3~5	2~4	PCLK B	USB 2.0 FS モジュール
USBFS	0x4025_0400	0x4025_04FF	4	65	2~4	63~65	PCLK B	USB 2.0 FS モジュール
SDHIn, IICn	0x4025_2000	0x4026_88FF	4	3	2~4	1~3	PCLK B	SD ホストインタフェース n, Inter-Integrated Circuit n
CRC, DOC	0x4031_0000	0x4031_1FFF	4	3	2~4	1~3	PCLK A	CRC 演算器、データ演算回路
GPT32n, GPT16n, GPT_OPS	0x4032_2000	0x4032_3FFF	7	4	5~7	2~4	PCLK A	32 ビット汎用 PWM タイマ n, 16 ビット汎用 PWM タイマ n, 出力相切り替えコントローラ
ADC12n, DAC12n	0x4033_2000	0x4034_6FFF	4	3	2~4	1~3	PCLK A	12 ビット A/D コンバータ n, 12 ビット D/A コンバータ n
EDMAC0	0x4035_4000	0x4035_40FF	5	4	3~5	2~4	PCLK A	イーサネットコントローラチャンネル 0 用 DMA コントローラ
ETHERC0	0x4035_4100	0x4035_43FF	14	13	12~14	11~13	PCLK A	イーサネットコントローラチャンネル 0
SCIn, SPIn, I3C	0x4035_8000	0x4035_FFFF	4	3	2~4	1~3	PCLK A	シリアルコミュニケーションインタフェース n, シリアルペリフェラルインタフェース n, I3C バスインタフェース
ECCMBn	0x4036_F200	0x4036_F3FF	5	4	3~5	2~4	PCLK A	MBRAMn 用エラー補正回路
CANFDn	0x4038_0000	0x4038_3FFF	4	3	2~4	1~3	PCLK A	CANFD モジュール n
PORTn	0x4040_0000	0x4040_01FF	4	2	4	2	ICLK	ポート n コントロールレジスタ
PFS	0x4040_0800	0x4040_0FFF	8	2	8	2	ICLK	Pmn 端子機能コントロールレジスタ
RSIP-E51A	—	—	1~3	2	1~3	1~2	PCLK A	ルネサスセキュリティ IP

表 3.2 アクセスサイクル (3/3)

周辺機能のベースアドレスシンボル	アドレス(注1)		アクセスサイクル数				サイクルの単位	関連機能
			ICLK = FCLK		ICLK > FCLK(注2)			
	ここから	ここまで	読み出し	書き込み	読み出し	書き込み		
FLAD, FACI	0x4011_C040	0x4011_EFFF	4	3	4	3	FCLK	データフラッシュ、フラッシュアプリケーションコマンドインタフェース

注 1. 本表ではセキュアアドレスのみを示しています。非セキュアアドレスのアクセスサイクルは、セキュアアドレスのアクセスサイクルと同じです。

注 2. PCLK または FCLK サイクル数が整数ではない (たとえば 1.5) 場合、最小値は小数点以下を切り捨て、最大値は小数点以下を切り上げます。たとえば、1.5~2.5 は 1~3 となります。

付録 4. レジスタ R/W に関する注意事項

- セキュアバスマスタは、IDAU/SAU または MSAU によりセキュアにマークされたアドレスを使用して、「セキュアアクセス」を発行します。
- セキュアバスマスタは、IDAU/SAU または MSAU により非セキュアにマークされたアドレスを使用して、「非セキュアアクセス」を発行します。
- 非セキュアバスマスタは、IDAU/SAU または MSAU により非セキュアにマークされたアドレスを使用して、「非セキュアアクセス」を発行します。

表 4.1 レジスタタイプに関する注意文 (S-TYPE)

TYPE	UM 内での説明
S-TYPE-1	セキュアアクセスのみ本レジスタへ書き込み可能です。リードアクセスは常に許可されます。非セキュアライトアクセスは無視されますが、TrustZone アクセスエラーは発生しません。
S-TYPE-2	リードアクセスは常に許可されます。 セキュリティ属性がセキュアに設定されている場合、 <ul style="list-style-type: none"> ● セキュアライトアクセスが許可されます ● 非セキュアライトアクセスは無視されますが、TrustZone アクセスエラーは発生しません。
	セキュリティ属性が非セキュアに設定されている場合、 <ul style="list-style-type: none"> ● セキュアライトアクセスは無視されますが、TrustZone アクセスエラーは発生しません。 ● 非セキュアアクセスが許可されます。
S-TYPE-3	セキュリティ属性がセキュアに設定されている場合、 <ul style="list-style-type: none"> ● セキュアアクセスが許可されます。 ● 非セキュアライトアクセスは無視され、非セキュアリードアクセスは 0 が読めます。TrustZone アクセスエラーが発生します。
	セキュリティ属性が非セキュアに設定されている場合、 <ul style="list-style-type: none"> ● セキュアライトアクセスは無視され、セキュアリードアクセスは 0 が読めます。TrustZone アクセスエラーが発生します。 ● 非セキュアアクセスが許可されます。
S-TYPE-4	セキュリティ属性がセキュアに設定されている場合、 <ul style="list-style-type: none"> ● セキュアアクセスが許可されます。 ● 非セキュアライトアクセスは無視され、非セキュアリードアクセスは 0 が読めます。TrustZone アクセスエラーは発生しません。
	セキュリティ属性が非セキュアに設定されている場合、 <ul style="list-style-type: none"> ● セキュアライトアクセスは無視され、セキュアリードアクセスは 0 が読めます。TrustZone アクセスエラーは発生しません。 ● 非セキュアアクセスが許可されます。
S-TYPE-5	注意文不要
S-TYPE-6	セキュアアクセスが許可されます。 非セキュアライトアクセスは無視され、非セキュアリードアクセスは 0 が読めます。TrustZone アクセスエラーが発生します。
S-TYPE-7	セキュアライトアクセスは無視され、セキュアリードアクセスは 0 が読めます。TrustZone アクセスエラーが発生します。 非セキュアアクセスが許可されます。

注. 非セキュアバスマスタは、IDAU/SAU または MSAU によりセキュアにマークされたアドレスを使用して、いかなるアクセスも発行しません。

表 4.2 レジスタタイプに関する注意文 (P-TYPE) (1/2)

TYPE	UM 内での説明
P-TYPE-1	プリビレッジライトアクセスが許可されますリードアクセスは常に許可されます。 アンプリビレッジライトアクセスは無視されますが、TrustZone アクセスエラーは発生しません。
P-TYPE-2	プリビレッジアクセスが許可されます。 アンプリビレッジライトアクセスは無視され、アンプリビレッジリードアクセスは 0 が読めます。TrustZone アクセスエラーが発生します。
P-TYPE-3	プリビレッジ属性がプリビレッジに設定されている場合、 <ul style="list-style-type: none"> ● プリビレッジアクセスが許可されます。 ● アンプリビレッジライトアクセスは無視され、アンプリビレッジリードアクセスは 0 が読めます。TrustZone アクセスエラーが発生します。
	プリビレッジ属性がアンプリビレッジに設定されている場合、 <ul style="list-style-type: none"> ● プリビレッジアクセスとアンプリビレッジアクセスが許可されます。

表 4.2 レジスタタイプに関する注意文 (P-TYPE) (2/2)

TYPE	UM 内での説明
P-TYPE-4	プリビレッジ属性がプリビレッジに設定されている場合、 <ul style="list-style-type: none">● プリビレッジアクセスが許可されます。● アンプリビレッジライトアクセスは無視され、アンプリビレッジリードアクセスは 0 が読めます。TrustZone アクセスエラーは発生しません。
	プリビレッジ属性がアンプリビレッジに設定されている場合、 <ul style="list-style-type: none">● プリビレッジアクセスとアンプリビレッジアクセスが許可されます。
P-TYPE-5	注意文不要

改訂履歴

Revision 1.10 — 2024 年 1 月 23 日

初版発行

RA8T1 グループ ユーザーズマニュアル ハードウェア編

発行年月日 Rev.1.10 Jan 23, 2024

発行 ルネサスエレクトロニクス株式会社

32 ビット MCU
RA8T1 グループ