ルネサス エレクトロニクス株式会社（代表取締役会長：作田 久男、以下ルネサス）は、16nm（ナノメートル、10億分の1）世代プロセス以降の車載情報機器用SoC（system on chip、システムLSI）向けに新しい回路技術を開発いたしました。今回、ルネサスはSoCに搭載されるCPUやリアルタイム画像処理ブロックのキャッシュメモリとして、この回路技術を採用したSRAMを最先端16nmプロセスで試作し、0.7Vの低電圧条件にて、641ピコ秒（ps：ピコは一兆分の1）の高速動作を確認しました。
近年、カーナビや先端運転支援システムなど将来の自動運転を視野にいれた車載情報機器は大きな進化を遂げています。そのため、車載情報機器の中枢部品の一つであるCPUやリアルタイム画像処理における低電圧下での高速動作など、性能向上への要求は著しく、これまでのプレーナー型MOSFETでの対応は限界があると言われています。そこで、フィン構造を導入した新しいFinFETで、消費電力の抑制と性能向上を図る動きが出てきています。しかし、このFinFETでは、回路定数の最適化を行うことが困難であり、新たな設計回路技術の開発が課題でした。このためルネサスは今回、FinFET用に低電圧でも安定して高速読出し・書込み動作が可能となる、新しい回路技術を開発しました。
このたび開発した技術の特長は以下の通りです。
(1) 低電圧下において高速読出し・書込みを両立するワード線オーバードライブ方式の回路技術を開発
半導体プロセスの微細化と共にデバイス素子のばらつきが増大することで、デバイスの下限動作電圧が悪化する傾向があり、その対策として回路的に工夫する回路技術（以下、アシスト回路）が導入されています。従来は、読出し動作時の安定動作を確保するため、アクセス時にワード線の電圧を僅かに下げる工夫をしていました。しかし、この方式では、書込み時の動作マージンの悪化や、読出し速度が著しく低下するなどの課題がありました。ルネサスが今回、FinFETの特徴を生かし、これまでとは逆にワード線電圧を僅かに昇圧し、読出し時と書込み時でそのパルス幅を変えるというアシスト回路方式を採用しました。これにより、読出し時と書込み時の動作マージンを確保しつつ、高速な読出し動作を実現しました。
(2) FinFET固有のばらつきを考慮した高信頼・最適設計を実現
新しいFinFETでは、これまでのプレーナー型MOSFETとは異なる素子ばらつきがあります。アレイ状に並んだメモリセルの中央部と端部で、読出し動作時にビット線に流れる電流にオフセットが生じることにより電流差が発生し、読出し時のセンスアンプマージンが確保できず、デバイスが誤動作する可能性があります。そのため、この電流差を十分に考慮したマージン設計を行う必要があります。今回ルネサスは、この電流オフセットを試作したテストチップで実測することで定量的に確認しました。そして、この実測結果から最適な動作マージンを確保できるように回路の微調整を行うことが可能となり、今後、微細化が進んでいく車載情報機器向けデバイスに求められる高信頼性の実現に貢献します。
今回ルネサスが開発したアシスト回路技術は、今後プロセスの微細化が進むにつれて困難になると予想される速度と安定動作の両立を実現しており、将来の先進運転支援システムや自動運転に求められるリアルタイム画像処理の性能向上に大きく貢献できると期待しています。
また、今回開発したSRAMを16nm FinFETプロセスのルネサスの最先端SoCに採用し、いち早くお客様に提供することで、人と環境にやさしい、安心・安全なクルマ社会の構築に貢献します。
なお、当社は今回の成果を、2014年12月14日から米国サンフランシスコで開催される「電子デバイス国際会議（IEDM 2014）」にて、現地時間の12月15日に発表します。
以 上
＊本リリース中の製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。
ニュースリリースに掲載されている情報（製品価格、仕様等を含む）は、発表日現在の情報です。 その後予告なしに変更されることがございますので、あらかじめご承知ください。