メインコンテンツに移動
以下のデバイスを代替品として推奨しております。
93V855A - DDR Phase Lock Loop Clock Driver
Pin-to-pin compatible

概要

説明

2.5V 1 to 4 differential clock distributor.  Optimized for clock distribution in DDR SDRAM applications.  Operating frequency:  60MHZ to 220MHz

特長

  • PLL clock driver for DDR (Double Data Rate) synchronous DRAM applications
  • Spread spectrum clock compatible
  • Operating frequency: 60MHz to 220MHz
  • Low jitter (cycle-to-cycle): ±50ps
  • Distributes one differential clock input to four differential clock outputs
  • Enters low power mode and 3-state outputs when input CLK signal is less than 20MHz or PWRDWN is low
  • Operates from a 2.5V supply
  • Consumes <200μA quiescent current
  • External feedback pins (FBIN, FBIN) are used to synchronize outputs to input clocks

製品比較

アプリケーション

ドキュメント

設計・開発

モデル

ECADモデル

[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。

Diagram of ECAD Models