～試作チップで、ランダムアクセス時間5.9nsと、書き換えスループット5.8MB/sを達成、2022 VLSI回路シンポジウムにて発表～
Embedded STT-MRAM テストチップ
ルネサス エレクトロニクス株式会社（代表取締役社長兼CEO：柴田 英利、以下ルネサス）は、このたび、スピン注入磁化反転型磁気抵抗メモリ（STT-MRAM、以下MRAM）の高精度、高速読み出し可能な技術と、書き換え動作の高速化を実現する技術を開発しました。22nm ロジック混載MRAMプロセスによって、32Mbit（メガビット）のMRAMメモリセルアレイを搭載したテストチップを試作し、最大接合温度150℃でランダムアクセス時間5.9ns（ナノ秒）と書き換えスループット5.8MB/s（メガバイト/秒）を達成しました。
ルネサスは本成果を、2022年6月12日から17日までハワイで開催されている「2022 VLSI技術／回路シンポジウム（2022 IEEE Symposium on VLSI Technology & Circuits）」で、6月16日に発表しました。
近年、IoT化の加速やAI技術の進歩により、エンドポイント機器に用いられるマイコンにも、より高い処理性能が必要となり、微細なプロセスが適用されます。これらのプロセスに混載される不揮発メモリとしては、構造的にFEOL（注1）で形成されるフラッシュメモリより、BEOL（注2）で形成されるMRAMの方が有利です。しかし、MRAMはフラッシュメモリより読み出しマージンが小さく、読み出し速度の低下が課題でした。CPU周波数と不揮発メモリの読み出し周波数が大きく乖離すると、マイコンの性能低下の要因となります。また、書き換え動作に関しては、MRAMは消去動作が不要であるため書き換え時間の短縮が可能ですが、エンドポイント機器で必須となるOTA（Over-the-Air）時のシステムのダウンタイムの短縮やセットメーカでのコード書き換え時間の短縮によるコスト低減などに向けて、さらなる高速化が要求されます。
これらの課題に対応し、マイコンの高性能化の市場要求に応えるためにルネサスが新たに開発したMRAMの高速読み出し、書き換えのための回路技術は以下の通りです。
（1）高精度センスアンプ回路による高速読み出し技術
MRAMは磁気トンネル結合（MTJ）素子で形成されたメモリセルの高抵抗状態と低抵抗状態をデータ”1”および”0”に対応させて情報を記憶し、メモリセル電流と参照電流による放電速度の差により発生した電圧差を差動センスアンプによって読み分けます。しかし、MRAMでは”1”状態と”0”状態間のメモリセル電流差がフラッシュメモリと比べると小さいことからセンスアンプが読み分ける電圧差が小さくなるうえに、放電に時間をかけすぎるとセンスアンプの差動入力ノードがともに放電されきって読み出しに必要な電圧差が確保できないという課題がありました。この問題は特に高温で顕著となります。
この課題への対応として、放電動作中にセンスアンプの差動入力ノードの電圧レベルを検知し、容量結合を利用して適切な電圧レベルにブーストすることで、メモリセル電流が小さい時でも必要な電圧差を確保し、高精度・高速な読み出し動作を可能としました。
（2）同時書き換えビット数の最適化とモード間の遷移時間の短縮による高速書き換え技術
書き換え動作に関しては、既に2021年12月に発表した混載メモリ用STT-MRAMの高速書き換え技術に加え、今回、書き換え動作中のモード間の遷移時間を短縮することにより更なる高速化を実現しました。
本技術は書き換えに必要な電圧が印加される領域を分割し、書き換え電圧の立ち上げに先行して書き換え対象領域のアドレスを入力することによって必要な領域のみに選択的に電圧印加を行っています。この方式により、書き換え電圧印加を行う領域の容量負荷を低減でき、電圧の立ち上げ時間が短縮されます。その結果、書き換え動作に移るためのモード間の遷移時間を約30%短縮して書き換え動作を高速化できました。
以上の新技術を組み合わせることにより、22nmロジック混載MRAMプロセスによって試作した32MbitのMRAMメモリセルアレイを搭載したテストチップを用いた測定により、最大接合温度150℃で、ランダムアクセス時間5.9nsと、書き換えスループット5.8MB/sの達成を確認しました。
ルネサスは、マイコン製品に対する混載MRAM適用に向けた技術開発を推進しています。MRAMの適用で課題となるメモリアクセスのスピードは、本技術の適用により100MHzを大きく超える周波数まで改善されMRAMを搭載するマイコンの高性能化を可能にします。さらに書き換え時間の高速化により、エンドポイント機器でのコード書き換えの効率化に貢献します。今後も、新しいアプリケーションに対応してさらなる大容量、高速、低消費電力化に向けて取り組んでまいります。
以 上
（注1）FEOLは、Front end of lineの略。半導体工程の配線工程以前の基板工程プロセスを示す。
（注2）BEOLは、Back end of lineの略。半導体工程の配線工程以降のプロセスを示す。
＊ 本リリース中の製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。
ニュースリリースに掲載されている情報（製品価格、仕様等を含む）は、発表日現在の情報です。 その後予告なしに変更されることがございますので、あらかじめご承知ください。