ルネサス エレクトロニクス株式会社（代表取締役会長兼CEO：作田 久男、以下ルネサス）は、このたび民生・産業・OA分野といった組込み機器向けに高い性能を実現するCPUコア「RXv2」を開発しました。ルネサスは、 新CPUコアを搭載したマイコンのサンプル出荷を2014年第1四半期より開始する計画です。
近年、シングルチップマイコンを使用する組込み機器においては、機器の高付加価値化、システムの複雑化に対応するため、搭載するマイコンにも処理性能の向上が求められています。特にモータ制御やメカ制御などの産業分野・OA分野・エアコン・洗濯機等の民生分野ではモータやメカ制御のリアルタイム性向上および安定性向上のため、CPUには高い処理性能が求められる一方、低消費電力化も重要な課題となっています。性能を上げる手法としては、動作周波数を上げていくのが一般的ですが、単純な動作周波数の向上は動作電流の増大を招くため、電源回路の再設計やシステム基板のノイズ対策等、様々な弊害が発生することからシステムコストの増大や開発期間の長期化が問題となります。
このような背景から、マイコンには処理性能を高める一方で消費電流を下げること、またシステムコストの増大を最小限に抑えるといったニーズが寄せられています。
ルネサスが今回開発したRXv2は、これらの市場ニーズに応えるべく既存の32ビットCISC CPUである「RXv1」との互換性を保たせつつCPUの高性能化と低消費電力化の両立を実現します。
新CPUコアは、既存の32ビットCISC(Complex Instruction Set Computer)マイコン「RXファミリ」に搭載されているCPUコア、RXv1の上位互換CPUです。RXv1は従来、CISCマイコンが有していた複合命令実行による処理能力の向上という長所に加え、ルネサスが他マイコン製品のCPU開発で培ってきたRISC(Reduced Instruction Set Computer)の高速化手法を融合させました。具体的にはCISCのバイト可変長命令などにRISCの汎用レジスタマシン、ハーバードアーキテク チャ、5段パイプラインなどを加えています。
新CPUコアは、このRXv1の特長を さらに進化させ、(1) 同一周波数において当社従来製品比約1.25倍(目標)となる高い演算性能を実現、(2) 優れた低消費電力性能(当社既存同等品に対し40％の低消費電力化(目標))を実現、(3) 高いコード効率によりコスト低減に不可避である使用メモリ消費量を低減、といった特長を有しています。
CPUの処理性能を充分に発揮させるためには、開発環境も重要なキーパーツであり、効率の高いCコンパイラが不可欠です。
そこで当社では新CPUコアの開発段階からIARシステムズ株式会社（以下、IARシステムズ社）と情報を共有し、本発表に同期して新CPUコアに対応する IARシステムズ社製コンパイラをリリース頂くことで、ユーザーが早い段階から開発に着手できるなどの利便性向上にも努めています。IARシステムズ社の統合開発環境「RX向けIAR Embedded Workbench(R)」は、4.0CoreMark（注1）/MHz（メガヘルツ）を超える性能を実現し、新CPUコアの性能を最大限に引き出します。
また当社は、ルネサスオリジナルの統合開発環境 「CubeSuite+（キューブスイートプラス）」、Eclipse（注2）ベー スの統合開発環境「e2 studio（イースクウェア スタジオ）」をベースにCコンパイラ、OS、ミドルウェアをサポートすることにより開発初期段階の投資を抑えられることはもちろん、評価ボードとOS、ミドルウェア、周辺ドライバを一括提供するRX Software Packageを新CPUコアが搭載されたマイコンの市場投入に同期して準備するとともに、OSやミドルウェアのパートナー企業との連携も強化することに より、ユーザーの開発効率の向上に貢献します。
さらに、初めてRXファミリを採用されたユーザーに向けてGUIによる対話形式で周辺機能の設定プログラムを自動生成するコードジェネレータも整備することで、初期立ち上げが容易な開発環境を製品化に同期して準備していく計画です。
新CPUコアの特長の詳細は以下のとおりです。
（1）高い演算性能を実現
新CPUコアを含め、RXファミリのCPUに共通する特長のひとつに、リアルタイムな数値解析を要するマルチメディア処理やモータ制御等では必須となっているFPU(Floating Point Unit：浮動小数点演算装置)の搭載がある。一般のCPUはコプロセッサタイプのFPUを搭載するが、RXファミリのCPUではFPU演算時に汎用レジ スタを使用する命令セットを採用しており、新CPUコアでは更に処理サイクルを短縮させているため、高い演算性能を実現する。またDSP機能を強化するために専用アキュムレータを72ビット2本(RXv1コアでは64ビット1本)に増強したことにより、DSPによる32ビット固定小数点の積和演算にも柔軟に対応できる。加えて新CPUコアはこれらDSP/FPU演算とメモリアクセスの同時実行を可能とすることで、信号処理能力の大幅な向上を実現している。
新CPUコアは、IARシステムズ社製Cコンパイラとの組み合わせでは4.0CoreMark/MHzを超える性能を実現しており、既存のRXv1コアに対し同一周波数比で25％(目標値)の性能向上を達成する。
（2）優れた低消費電力性能を実現
マイコンの動作時の消費電力の大部分はCPUとメモリの経路で消費されるため、プロセッサ性能向上に伴いメモリインタフェースの最適化が非常に重要となっている。 加えて、CPUがメモリ動作速度より高速に動作する場合、WaitというCPUの待ち時間が入るためCPUの処理性能を最大限に活かすことが困難となる。新CPUコアは最大300MHz （注3）で動作可能なアーキテクチャとし、更に内蔵フラッシュメモリのWaitの最適化と高速分岐を実現するAFU(Advanced Fetch Unit)（注4）を新たに搭載。一般的なプロセッサではWaitの削減と分岐発生時のペナルティを緩和するためにキャッシュ方式を採用するが、新CPUコアはそのキャッシュ 方式を内蔵フラッシュメモリ向けに最適化したAFUによりメモリアクセス回数自体を削減することで消費電力増大とWaitや分岐発生時のペナルティを緩和した。これらにより、低消費電力化とメモリアクセス性能の向上という二つの課題を同時に解決。さらには先進の40nm（ナノメートル）プロセスを採用することにより、当社既存のRXv1コア採用(90nmプロセス品)同等製品に比べ消費電力を40％低減している。
（3）高コード効率
組込み分野では使用メモリ領域の削減はコスト観点からも必須となっているため、RXファミリのCPUはコンパクトなCISCアーキテクチャを採用することによりRISCと同等数の命令セットに厳選している。実際のアプリケーションをベースとして使用頻度の高い命令・アドレッシングモードを徹底的に解析し、高 い頻度で使用される命令には短い命令コードを割当て、効率的な3オペランドフォーマットを採用。これにより一般的なRISCアーキテクチャに対して、最大30％のコード効率が向上している。
当社は新CPU「RXv2コア」を、一層の高性能化が予想される民生・産業分野向けマイコンのフラグシップCPUコアと位置づけ、今後もRXファミリの製品展開を積極的に行います。
新CPUの主な仕様は、別紙をご参照ください。
以 上
（注1）CoreMark：米EEMBC(Embedded Microprocessor Benchmark Consortium）がCPUコアの評価に特化したベンチマーク・テスト。データの読み出しや書き込み、整数演算、制御演算などを実行させるC言語のプログラム群のこと。
（注2）Eclispse：Eclipse Foundation が提供する統合開発環境で、組込み分野でもグローバルで広く利用されています。
（注3）CPUコア単体による目標最大動作周波数。
（注4）AFU(Advanced Fetch Unit)：内蔵フラッシュメモリを対象として分岐用の専用エントリを備えたキャッシュベースの命令フェッチ、データアクセス機構。
＊本リリース中の製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。
ニュースリリースに掲載されている情報（製品価格、仕様等を含む）は、発表日現在の情報です。 その後予告なしに変更されることがございますので、あらかじめご承知ください。