ルネサス エレクトロニクス株式会社（代表取締役社長兼CEO：鶴丸 哲哉、以下ルネサス）は、車載情報機器用SoC（system on chip、システムLSI）に搭載する、2ポートタイプの内蔵SRAMを新たに開発しました。この内蔵SRAMは、自動運転時代のクルマの安心・安全に貢献する、高性能なSoCに搭載する画像処理用バッファメモリです。画像データの並列処理に最適化しており、高解像度車載カメラ画像のリアルタイム画像処理による障害物認識や、フロントガラスへのAR（Augmented Reality: 拡張現実）表示など、高度な画像処理を可能にします。今回、最先端16nmプロセス（ナノメートル、10億分の１）で試作したところ、0.8Ｖの低電圧条件にて313ピコ秒（ps：ピコは一兆分の１）の高速動作を確認しました。シングルポートSRAMセルを用いながら、独立した読み出し/書き込み動作が可能な2ポートSRAM機能を実現しているため、メモリへの高速なアクセス性能と、消費電力やチップサイズの抑制を両立しています。
近年、レーダやセンサを用いた自動ブレーキなどの先進運転支援システム（Advanced Driver Assistance Systems: ADAS）が普及しつつあり、将来の完全自動運転を視野にいれた技術開発も急速に進展しています。その中でも、安全性を追求するためには、車載カメラにより周辺環境やドライバを画像によって認識し、ドライバに的確に情報を提供する技術が重要となります。このとき、画像処理性能の向上のために、画像を細かく分けて並列処理するアルゴリズムにより、性能向上を図る動きがありますが、その際に、画像バッファメモリもこのアルゴリズムに最適化することで、より高速に画像を認識・処理・表示することが可能になります。
ルネサスは、すでに、16nm FinFET構造の内蔵SRAMとして、読み出しあるいは書き込みが可能なシングルポートSRAM、続いて、同時に読み出し/書き込み動作ができるデュアルポートタイプの内蔵SRAMを開発し、ルネサスの車載情報機器用SoC「R-Car」に搭載しています。このたびルネサスは、さらなる実用的観点から、メモリへのアクセス速度を維持しつつ、消費電力の低減、動作下限電圧マージンの抑制、占有面積の縮小に貢献するため、シングルポートSRAMセルを用いながら、独立した読み出し/書き込み動作が可能な2ポートSRAM機能を実現する新たなダブルポンピング回路技術を開発しました。さらに、FinFET構造で効果的にリーク電力を抑える低電力回路を開発し、待機時や動作時のリーク電力を約1/2に低減することを可能としました。
このたび開発した技術の特長は以下の通りです。
(1) ダブルポンピング回路技術を新たに採用、シングルポートSRAMセルにて独立した読み出し/書き込み動作が可能な２ポートSRAM機能を実現し、従来比1.8倍の高集積度6.05Mbit/mm²と313ピコ秒の高速読み出し動作を同時に達成
画像データを高速に高精度に処理するには、高性能な内蔵バッファメモリとして多数のSRAMが必要となります。画像処理性能を向上するためには、SRAMの動作速度の向上のみならず、画像処理データを演算するための読み出し動作と演算後のデータを格納する書き込み動作を、同時にできるマルチポート化が重要となります。これまで、マルチポート専用のメモリセルを用いてこのような高精度かつ高速な画像処理用SRAMを開発してきましたが、通常のシングルポートメモリセルに比べて素子数が増えるため、面積やリーク電力が増えてしまうという課題がありました。また、同時にメモリセルにアクセスする際に、十分な動作マージンを確保するための工夫が必要であり、速度の低下や動作下限電圧の悪化等の課題もありました。
今回、新たにダブルポンピング方式の回路技術を導入し、一般のシングルポートSRAMセルを使って、1クロックサイクル内に同時に読み出しと書き込み動作ができるSRAMマクロを開発しました。具体的には、マクロ内部で読み出し用クロックと書き込み用クロックを順に2回生成し、1サイクル内で最初に読み出し動作を行い、サイクル後半で書き込み動作を行うように内部タイミングを自動生成するように周辺回路を最適化しました。読み出し動作は、通常のシングルポートSRAMと全く同じ動作が可能で、マルチポートセルで必要であった同時アクセス対策をする必要がなく、高速な読み出し動作を行うことができます。最先端16nmプロセスで試作評価した結果、0.8Vの低電圧動作にて、313ピコ秒（ps：ピコは一兆分の1）の高速安定動作を確認しました。また、小面積のシングルポートSRAMセルで実現できることから、従来のデュアルSRAMに比べて1.8倍の高集積度となる6.05Mbit/mm²を実現することができました。これにより、画像処理の並列処理化と同時に要求が高まっている内蔵SRAMの大容量化と高速化を両立することが可能となりました。
(2) FinFETの特長を生かした低スタンバイリーク回路により低消費電力化を実現
半導体プロセスの微細化と電源電圧の低下に伴い、デバイス素子の低しきい値化によるリーク電流増大が課題となっています。そのため、室温待機状態で電力が増加したり、処理動作時の動作電力による熱の発生に伴ってリーク電流が増大し、さらに温度が上昇してリーク電流が増大するといった悪循環が問題となっています。従来28nmプロセスのプレーナ型のトランジスタ構造から、今回16nm FinFET構造になったことで、トランジスタのOn-off特性は改善された一方、リーク電流の温度特性や電圧依存性が従来と異なってきています。28nmでは電圧を下げることでリーク電流を抑えることができましたが、FinFET構造では電圧依存性が緩くなり、電圧を下げただけでは期待したほどリーク電力が減りません。そこで、新たにSRAMセルのソース線電位をバイアスする技術を採用し、温度特性やプロセスコーナばらつきに対しても、効果的にSRAMのリーク電力を減らすリーク低減回路技術を開発しました。今回、この3D画像処理用2ポートタイプのSRAM向けにこの新技術を適用し、従来回路方式に比べて約半分の電力に低減できることを確認しました。
今回ルネサスが開発した画像処理用2ポートタイプのSRAMは、今後プロセスの微細化が進むにつれて困難になると予想される動作速度の向上と安定動作の両立を実現しており、かつ消費電力を抑え、搭載面積の削減を実現します。将来の先進運転支援システムや自動運転に求められる高解像度車載カメラ画像のリアルタイム画像処理や、ドライバへの安全で的確な情報提供を可能にするAR（拡張現実）を表示するための3D画像処理の性能向上に大きく貢献できると期待しています。また、今回開発したSRAMを16nm FinFETプロセスを用いたルネサスの最先端SoCに採用し、いち早くお客様に提供することで、人と環境に優しい安心・安全なクルマ社会の実現に貢献します。
なお、当社は今回の成果を、2016年6月13日から米国ハワイで開催される「VLSIシンポジウム国際会議（VLSI Symposia 2016）」にて、現地時間の6月15日に発表しました。
以 上
＊本リリース中の製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。
ニュースリリースに掲載されている情報（製品価格、仕様等を含む）は、発表日現在の情報です。 その後予告なしに変更されることがございますので、あらかじめご承知ください。