Evaluation Kit for RC32614A ClockMatrix
This is the evaluation kit for the Renesas RC32614A ClockMatrix System Synchronizer for IEEE 1588. The RC32614A provides six independent timing channels that can be...
概要
説明
RC32614A IEEE 1588対応システムシンクロナイザは、IEEE 1588高精度時刻プロトコル（PTP）と同期イーサネット（SyncE）に基づいて超低ジッタの高精度タイミング信号を生成します。 システムのタイミング・同期源として1台で使用することも、システムの信頼性向上のために2台で冗長ペアとして使用することも可能です。 デジタル制御オシレータ（DCO）は、外部プロセッサで動作するIEEE1588クロックリカバリサーボソフトウェアで制御することが可能です。 SyncEの同期装置タイミングソース（SETS）の実装に必要なデジタルPLL（DPLL）などのタイミングブロックにより、物理層のタイミングをサポートしています。 DCOは、IEEE1588の情報だけで制御することも、ITU-T G.8273.2に準拠し、IEEE1588の時刻情報とSyncEからの物理層周波数情報を組み合わせて制御することも可能です。
このデバイスは、バックプレーン間や回路基板間のクロック伝搬遅延を積極的に測定・補正し、システム内のIEEE 1588タイムスタンプユニット（TSU）間で時間誤差を最小限に抑えた正確な時刻と位相を確実に配信するために使用することが可能です。
このデバイスは、IEEE 1588クロック合成、SyncEクロック生成、ジッタ減衰、ユニバーサル周波数変換を制御する複数の独立チャネルをサポートしています。 入力から入力、入力から出力、出力から出力の位相スキューをすべて正確に管理できます。 最大112GbpsのPAM-4 PHYをはじめ、CPRI／OBSAI、SONET／SDH、PDHインタフェース、IEEE1588 TSUを直接同期できる超低ジッタのクロックを出力します。
この製品ファミリーの他のデバイスについては、ClockMatrix Timing Solutionsのページをご覧ください。
IEEE 1588システムに簡単に同期を実装するために、ルネサスはPTP Clock Manager Softwareをライセンスのもと無償で提供しています。
特長
- 独立したタイミングチャネル x 6
- 超低位相ノイズ（UPN）、広帯域アナログPLL（APLL）チャンネル、ジッタ88fs RMS未満
- デジタルPLL（DPLL）は0.5Hz～1GHzの任意の周波数にロック可能
- DPLL/デジタル制御オシレータ（DCO）は0.5Hz～1GHzの任意の周波数を発生させることができます。
- DCOの出力は、任意のDPLLまたはDCOの出力と位相と周波数を揃えることが可能
- DPLLは同期型イーサネット（SyncE）向けのITU-T G.8262に準拠
- IEEE 1588に対応：
- DCOを外部IEEE1588ソフトウェアで制御し、PTP／IEEE1588クロックを1.11x10-16以下の周波数分解能で合成可能
- Combo BusによりITU-T G.8273.2への準拠が容易
- 位相測定と制御のための精密な（1ps）分解能
- すべての出力／入力をPWMクロック信号のデコード／エンコードに設定可能
- PWMは埋め込みフレームや同期パルス、ToDなどのデータの送受信に使用可能
- 水晶オシレータまたは基本波用水晶振動子が必要：25MHz〜54MHz
- オプションのXO_DPLL入力により、XO、TCXO、OCXOの周波数を1MHzから150MHzまで幅広く選択でき、高い安定性を持つ局部オシレータが必要なアプリケーションに対応可能
- シリアルプロセッサポートは1MHzのI2Cまたは50MHzのSPIに対応
製品比較
アプリケーション
アプリケーション
- 最大112GbpsのPAM-4用基準クロック
- 400/800Gbpsピザボックスとモジュラースイッチおよびルータ
- 光伝送ネットワーク
- 同期Ethernet機器
- ITU-T G.8273.2に準拠したテレコムバウンダリクロック（T-BC）およびテレコムタイムスレーブクロック（T-TSC）
設計・開発
ソフトウェア／ツール
ソフトウェア／ツール
| Software title
|
Software type
|
会社名
|
|---|---|---|
| Linux用PTPクロックマネージャ IEEE 1588や同期イーサネット通信要件をサポートします。PTPクロックマネージャは、ITU-T標準G.8273.4およびG.8263のニーズに対応したクロックサーボとPDV（パケット遅延変動）フィルタを特長とします。
|
Protocol Stack | ルネサス |
| Timing Commander Timing Commander™は、Windows™ベースの革新的なソフトウェアプラットフォームで、システム設計を行うエンジニアは、直感的かつ柔軟なグラフィカルユーザインタフェース（GUI）により、高度なタイミングデバイスの構成、プログラミング、モニタリングが行えます。
|
Code Generator | ルネサス |
2件
|
||
ボード＆キット
モデル
ECADモデル
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
Processing table
| CABGA | 144 | -40 to 85°C | Tray | IEEE 1588 | 3 | サンプルを入手, | |
| CABGA | 144 | -40 to 85°C | Reel | IEEE 1588 | 3 |
Tips for Using This Parametric Table:
- Hide Filters button in header: Collapse or expands filters
- Column sort buttons in header: Sort Column alphabetically / numerically descending or ascending
- Reset button in header: Reset all filters to the page default
- Full Screen button in header: Expand the table to full screen view (user must close out of full screen before they can interact with rest of page)
- Export button in header: Export the filtered results of the table to an Excel document
- Filter parts search bar in header: Type to filter table results by part number
- Hide column button in column headers: Select to hide columns in table
- AND / OR toggle switches in header: Toggles the logic of this particular filter to be “AND” or “OR” logic for filtering results
- Multiselect checkboxes at beginning of each row in table: Select these checkboxes to compare products against each other
- Document icon next to product name in row: View the featured document for this product
- Chip icon next to the right of the document icon in row: View the block diagram for this product
- Cart icon to the right of the chip icon: Indicates that samples are available for this product
ビデオ&トレーニング
ClockMatrix™2 System Synchronizer Overview
The ClockMatrix™ 2 family of devices are high-performance, precision timing solutions designed to simplify clock designs for applications with up to 800Gbps interface speeds. This second-generation family delivers improved performance with phase jitter as low as 88fs RMS. The highly integrated devices serve as full-function IEEE 1588 synchronization clocks and ultra-low jitter reference clocks for synchronous Ethernet PHYs with data rates up to 112Gbps PAM-4, reducing design complexity and bill of materials (BOM). Visit renesas.com/clockmatrix to learn more.
Video List
ニュース＆ブログ
| ニュース | 2021年12月15日 | ||
| ブログ | 2021年4月27日 | ||
| ニュース | 2019年3月26日 | ||
| ブログ | 2019年3月22日 |
