8V19N850 Evaluation Kit
The evaluation kit supports electrical AC and DC measurements of the 8V19N850DNLGI, a fully integrated radio synchronizer and JESD204B/C clock jitter attenuator. The...
概要
説明
8V19N850は、無線基地局無線装置の位相/周波数同期と信号調整用の高性能クロックソリューションとして設計された完全一体型の無線ユニットクロックシンクロナイザおよびジッタ減衰器です。 このデバイスは、JESD204B/C サブクラス0および1のデバイスクロックとコンバータ用のSYSREF同期をサポートしています。 8V19N850は、4出力でデジタルクロック（EthernetおよびFECレート）ドメインに使用できるものと、12出力でデバイスクロック（RF-PLL）ドメインに使用できるものの、2つの独立した周波数ドメインをサポートしています。 イーサネットドメインは、2つのAPLLから周波数を生成し、柔軟に対応します。RFクロックドメイン出力は、ADC/DAC回路用の超低位相ノイズクロックを生成します。
内蔵RF-PLLから、ADC/DACデバイスの低周波同期信号（SYSREF）を駆動するための高周波デバイスクロックの生成に対応しています。 デュアルDPLLフロントエンドアーキテクチャは、周波数変換をサポートします。 各DPLLはプログラマブルな帯域幅と、リアルタイムに周波数/位相を調整するDCO機能を備えています。 DPLLは1PPSの入力信号に対してロックすることができ、100秒以内にロックを確立することができます。 DPLL-0からDPLL-1へ、またはその逆方向の周波数情報を適用することで、2つのリファレンス周波数特性を合成することができます（コンボモード）。 8V19N850は、ピンマップされたI3C（レガシーI2Cを含む）および3/4線式SPIインタフェースによって設定されます。 マスタ機能を持つI2Cは、外部ROMデバイスからデフォルトコンフィギュレーションを読み出します。 GPIOポートは、レポートや制御用に設定することができます。
特長
- Device clock domain (RF-PLL) with support for JESD204B/C
- Digital clock domain (Ethernet, FEC) with support for eEEC and T-BC/T-TSC Class C
- 2 differential clock reference inputs with 1PPS (1Hz) to 1GHz input frequency
- Dual DPLL front-end with independent clock paths
- External control of the DCO for IEEE1588
- Digital holdover with a 1.1 × 10-7 ppb accuracy
- Programmable DPLL loop bandwidth 1mHz - 6kHz
- Configurable phase delay (range: 1UI)
- Hitless input switching with < 1ns output phase error
- Reference monitors for input LOS, activity and frequency
- 1 external synchronization input for JESD204B/C (LVCMOS)
- 16 differential outputs
- Optimized for low phase noise: -146dBc/Hz (1MHz offset; 245.76MHz clock)
- Supply voltage (core): 3.3V; (outputs): 3.3V, 2.5V, and 1.8V
- Board temperature range: -40°C to +105°C
- Applicable Standards
- ITU-T G.8262 EEC1/2, G.8262.1 eEEC
- ITU-T G.8273.2 T-BC/T-TSC Class C
- JESD204B and C
製品比較
アプリケーション
アプリケーション
- Wireless infrastructure 5G radio
設計・開発
ソフトウェア／ツール
ボード＆キット
モデル
ECADモデル
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
Processing table
Tips for Using This Parametric Table:
- Hide Filters button in header: Collapse or expands filters
- Column sort buttons in header: Sort Column alphabetically / numerically descending or ascending
- Reset button in header: Reset all filters to the page default
- Full Screen button in header: Expand the table to full screen view (user must close out of full screen before they can interact with rest of page)
- Export button in header: Export the filtered results of the table to an Excel document
- Filter parts search bar in header: Type to filter table results by part number
- Hide column button in column headers: Select to hide columns in table
- AND / OR toggle switches in header: Toggles the logic of this particular filter to be “AND” or “OR” logic for filtering results
- Multiselect checkboxes at beginning of each row in table: Select these checkboxes to compare products against each other
- Document icon next to product name in row: View the featured document for this product
- Chip icon next to the right of the document icon in row: View the block diagram for this product
- Cart icon to the right of the chip icon: Indicates that samples are available for this product
ビデオ&トレーニング
Demystifying 5G Video Series
Rohde & Schwarz's Demystifying 5G video series discusses main topics related to 5G including new technology components, procedures and testing challenges.
8V19N850 5G Radio Synchronizer
This video introduces the industry’s first fully-integrated synchronizer for 5G enhanced common public radio interface (eCPRI) radio synchronization.
Video List
