8V19N882 Evaluation Kit
The evaluation kit supports the electrical evaluation process of the 8V19N882NVGI JESD204B/C clock jitter attenuator for all major device parameters including phase...
8V19N882は、FemtoClock® RFサンプリングクロックジェネレータとジッタ減衰器を統合し、無線基地局無線装置基板のコンディショニングと周波数/位相管理のための高性能クロックソリューションとして設計されています。 このデバイスは、4G、5G、およびmmWave無線実装に必要な優れた位相ノイズ性能を実現するために最適化されています。
このデバイスはまた、JESD204B(サブクラス0、1)、JESD204Cに対応しています。 二段構成のPLLアーキテクチャはジッタ減衰と周波数多重の両方をサポートしています。 初段のPLLはジッタ減衰器であり、外付けのVCXOを使用し、位相ノイズ特性を最適化しています。 2段目のPLLはPLL出力信号をロックして目標の周波数を合成します。 2段目のPLLは、内部または外部の高周波VCOを使用することができます。
このデバイスは、選択されたVCOから高周波クロックと低周波同期信号(SYSREF)を生成します。 SYSREF信号は、内部でクロック信号に同期しています。 内蔵の信号遅延ブロックは、位相アライメント、システム基準信号とクロック信号間の位相オフセットの制御、個々の出力信号のアライメント/遅延に使用できます。 冗長化された2つの入力が動作を監視します。 クロック入力の不具合に対応するため、4種類のクロック切り替えモードを搭載しています。 オートロック、個別にプログラム可能な出力周波数分割器、位相調整機能などを追加し、柔軟性を高めています。
デバイスは3/4線式SPIインターフェースで設定され、内部レジスタとGPIO[1:0]出力を介してロックの状態と信号損失の状態を報告します。 また、内部ステータスのビット変更は、GPIO出力で報告することができます。
評価ボード、評価材料については、営業担当までお問い合わせください。
The evaluation kit supports the electrical evaluation process of the 8V19N882NVGI JESD204B/C clock jitter attenuator for all major device parameters including phase...
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
Rohde & Schwarz's Demystifying 5G video series discusses main topics related to 5G including new technology components, procedures and testing challenges.
The 8V19N880 and 8V19N882 JESD204B/C clock jitter attenuators deliver low phase noise and exceptional jitter performance as low as 74fs RMS and -90dB spurious attenuation for mission-critical industrial data converter applications in wireless radio, test and measurement, instrumentation, and high-performance imaging. They support frequencies up to 3932.16MHz (up to 6GHz with an external VCO) and feature 16 and 18 integrated differential outputs to deliver a first-in-class balance of high performance, low voltage and low power consumption with 1.8V support.