RZ/V2MA Evaluation Board Kit
RZ/V2MAの評価に最適な評価ボードキットです。RZ/V2MA Evaluation Board Kitは、MainボードとBaseボード、 Optionボード(別売)で構成されています。OptionボードはPCIeインタフェースの評価に使用します。
本評価キットはRZ/V2MAの標準ソフトウェアパッケージに対応しており...
概要
説明
9FGV0241は、PCIe Gen1-4 アプリケーション向けの2出力超低電力周波数ジェネレータで、Zo=100 Ωの出力終端を内蔵しています。 クロック管理用に2つの出力イネーブルを備え、スペクトラム拡散オフに加えて、2種類のスペクトラム拡散レベルをサポートします。
特長
- PCIe Gen1-4準拠
- 終端の内蔵により100Ωの差動Zoを実現：部品点数と基板面積を削減
- 1.8V動作：消費電力の低減
- OE#端子：DIFパワーマネージメント対応
- LP-HCSL差動クロック出力：消費電力と基板面積の削減
- 各出力のプログラマブルスルーレート：様々な線長に対応したチューニングが可能
- プログラマブル出力振幅：様々なアプリケーション環境に対応したチューニングが可能
- PLLがロックされるまでのDIF出力ブロック：クリーンシステムスタートアップ
- 0%、-0.25%、-0.5%から選択可能なDIF出力スプレッド：EMIの低減
- 外付け25MHz水晶振動子、0ppmの合成エラーでタイトなppmをサポート
- ストラップピンによるコンフィギュレーションが可能：デバイス制御のためのSMBusインターフェースは不要
- レガシーコントローラ対応3.3V SMBusインタフェース
- 省スペース4x4mm 24ピンVFQFPN、最小限の基板スペースを実現
製品比較
アプリケーション
設計・開発
ボード＆キット
モデル
ECADモデル
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
Processing table
Tips for Using This Parametric Table:
- Hide Filters button in header: Collapse or expands filters
- Column sort buttons in header: Sort Column alphabetically / numerically descending or ascending
- Reset button in header: Reset all filters to the page default
- Full Screen button in header: Expand the table to full screen view (user must close out of full screen before they can interact with rest of page)
- Export button in header: Export the filtered results of the table to an Excel document
- Filter parts search bar in header: Type to filter table results by part number
- Hide column button in column headers: Select to hide columns in table
- AND / OR toggle switches in header: Toggles the logic of this particular filter to be “AND” or “OR” logic for filtering results
- Multiselect checkboxes at beginning of each row in table: Select these checkboxes to compare products against each other
- Document icon next to product name in row: View the featured document for this product
- Chip icon next to the right of the document icon in row: View the block diagram for this product
- Cart icon to the right of the chip icon: Indicates that samples are available for this product
ビデオ&トレーニング
PCIe Reference Clock Jitter Budgets
Ron Wade, chief PCIe system architect explains the fundamental difference in reference clock jitter budgets between the first three generations of the specification and those of Gen4 and Gen5 which raise new challenges for designers.
Related Resources
Video List
ニュース＆ブログ
| ブログ | 2022年4月14日 | ||
| ブログ | 2018年5月22日 | ||
| ニュース | 2018年4月30日 |
