Evaluation Kit for 9FGV1006 Programmable PhiClock™ Generator
This is the evaluation board for the 9FGV1006 programmable PhiClockTM generator. It provides a convenient way of configuring and programming the blank parts for the...
概要
説明
9FGV1006は、ルネサスのPhiClock™プログラマブルクロックジェネレータファミリのひとつです。 9FGV1006は、1つの整数、フラクショナルまたはスペクトラム拡散出力周波数の2つのコピーと、水晶振動子の差動入力の1つのコピーを提供します。 2つの選択ピンでハードウェア的に、または2つのI²Cビットでソフトウェア的に要求コンフィギュレーションを選択することができます。 I²Cモードで動作させる場合、ユーザーは4つのOTPコンフィギュレーションから1つをデフォルトとして設定することができます。 4つのユニークなI²Cアドレスが利用可能で、複数のコンポーネントに簡単にI²Cアクセスすることができます。
特長
- PCIe Gen1-6準拠
- PCIe Gen6共通クロックジッタ < 50fs RMS
- 156.25MHz（12kHz-20MHz）での276fs RMS標準位相ジッタ
- プログラマブル出力2組＋LVCMOS REF出力1組
- 1コンフィギュレーションにつき１つの整数値出力、フラクショナルまたはスペクトラム出力周波数
- 出力周波数 1MHz～325MHz（LVDSまたはLP-HCSL）
- 出力周波数 1MHz〜200MHz（LVCMOS）
- 1.8V〜3.3Vコア VDD
- プログラマブル出力ペアごとに1.8V、2.5V、または3.3VのVDDOを個別に設定可能
- HCSL、LVDS、LVCMOSのI/O規格に対応
- AC結合のLVPECLおよびCMLロジックをサポート - AN-891参照
- 50MHz水晶振動子内蔵オプション付き3 × 3mmの16-LGAパッケージ
- Timing Commander™ソフトウェアに対応
製品比較
アプリケーション
設計・開発
ソフトウェア／ツール
ボード＆キット
Evaluation Kit for 9FGV1006 Programmable PhiClock™ Generator with Internal 50MHz Crystal
This is the evaluation board for the 9FGV1006Q5 programmable PhiClockTM generator with internal 50MHz crystal. It provides a convenient way of configuring and...
モデル
ECADモデル
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
本デバイスは、ルネサス事業所でのプログラム書き込みが可能です。カスタムプログラムユーティリティをお試しください。
Processing table
Output Type |
Output Impedance |
Supply Voltage (V) |
Xtal Freq (MHz) |
Carrier Type |
Moisture Sensitivity Level (MSL) |
Price (USD) | 1ku |
ご購入 / サンプル |
|
|---|---|---|---|---|---|---|---|---|
| 型名 | ||||||||
| LP-HCSL | 100 | 3.3 | 25 | Tray | 3 | サンプルを入手, | ||
| LP-HCSL | 100 | 3.3 | 25 | Reel | 3 | |||
| LP-HCSL | 100 | 1.8 | 25 | Tray | 3 | サンプルを入手, | ||
| LP-HCSL | 100 | 1.8 | 25 | Reel | 3 | |||
| LP-HCSL | 85 | 3.3 | 25 | Tray | 3 | サンプルを入手, | ||
| LP-HCSL | 85 | 3.3 | 25 | Reel | 3 | |||
| LP-HCSL | 100 | 3.3 | 50 | Tray | 3 | 4.821 | サンプルを入手, | |
| LP-HCSL | 100 | 3.3 | 50 | Reel | 3 | |||
| LP-HCSL | 100 | 1.8 | 50 | Tray | 3 | 4.821 | サンプルを入手, | |
| LP-HCSL | 100 | 1.8 | 50 | Reel | 3 | |||
| LP-HCSL | 85 | 3.3 | 50 | Tray | 3 | 3.799 | サンプルを入手, | |
| LP-HCSL | 85 | 3.3 | 50 | Reel | 3 |
Tips for Using This Parametric Table:
- Hide Filters button in header: Collapse or expands filters
- Column sort buttons in header: Sort Column alphabetically / numerically descending or ascending
- Reset button in header: Reset all filters to the page default
- Full Screen button in header: Expand the table to full screen view (user must close out of full screen before they can interact with rest of page)
- Export button in header: Export the filtered results of the table to an Excel document
- Filter parts search bar in header: Type to filter table results by part number
- Hide column button in column headers: Select to hide columns in table
- AND / OR toggle switches in header: Toggles the logic of this particular filter to be “AND” or “OR” logic for filtering results
- Multiselect checkboxes at beginning of each row in table: Select these checkboxes to compare products against each other
- Document icon next to product name in row: View the featured document for this product
- Chip icon next to the right of the document icon in row: View the block diagram for this product
- Cart icon to the right of the chip icon: Indicates that samples are available for this product
ビデオ&トレーニング
PCIe Reference Clock Jitter Budgets
Ron Wade, chief PCIe system architect explains the fundamental difference in reference clock jitter budgets between the first three generations of the specification and those of Gen4 and Gen5 which raise new challenges for designers.
Related Resources
Video List
