概要
説明
RC38208は、4G/5G RFトランシーバや高速SerDesなどの重要なアプリケーション向けに設計された、高性能、小型、低消費電力のジッタアッテネータ、マルチ周波数クロックシンセサイザ、およびデジタル制御発振器(DCO)で、ルネサスの高性能FemtoClock™ 3ワイヤレスファミリーに属しています。 RC38208は、超低帯域のインバンド位相ノイズと低スプリアス信号のクロックを生成し、18fs RMS未満のジッターを達成し、112Gbpsおよび224GbpsのSerDesに最適です。 また、CPRI/eCPRIおよびIEEE 1588、同期イーサネット(SyncE)、GPI、GNSSなどの同期方法をサポートし、最大3つの同期ドメインを管理できます。 周波数ドメインは最大4つを備えているため、システムクロックの生成が簡素化され、統合されたLDOは優れたPSRRを提供し、PCBの複雑さを軽減します。 これにより、光フロントエンドDAC/ADCおよびDSPのタイミング、高速SerDesの基準クロック、5Gディストリビューションユニット、PTPベースのクロックの高性能DCOなどのアプリケーションに最適です。
特長
- 超低位相ノイズシンセサイザ:4MHzハイパスフィルタ(HPF)により、12kHzから20MHzまで18fs RMS未満のジッタ
- 独立した同期ドメイン:2つの独立した低位相ノイズ同期ドメイン
- 周波数ドメイン:4つの独立した低位相ノイズ周波数ドメイン
- クロック出力:独立した整数分周器を備えた8つのクロック出力
- LVDS、HCSL(AC-LVPECL)、またはCMLとして設定可能な6つの出力
- LVDS、HCSL(AC-LVPECL)、またはLVCMOSとして設定可能な2つの出力
- 出力周波数範囲
- CML:DCから2.5GHz
- LVDSまたはHCSL:DCから1GHz
- LVCMOS:DCから250MHz
- クロック入力:2つの差動クロック入力を4つのシングルエンド入力として構成可能
- 電源要件
- 1.8V電源で動作
- クロック入力は、デバイスの電源オフ時に1.8Vの入力を許容し、シンク電流は1mA未満
- 入力周波数範囲:CLKIN入力周波数範囲:DC〜1GHz
- タイムシンクTDC:1PPS(1パルス/秒)およびPP2S入力をサポート
- デジタル・フェーズ・ロック・ループ(DPLL)
- ITU-T G.8262 および G.8262.1 に準拠
- 入力-出力間位相変動≤100ps
- デジタル制御発振器(DCO):周波数分解能< 10 ^ -13
- パッケージ:7mm×7mm、64ピンBGA
製品比較
アプリケーション
- 光フロントエンドDAC/ADCおよびDSPのタイミング
- 112Gbpsおよび224Gbps SerDesの基準クロック
- 5Gディストリビューションユニット(DU)、スイッチ、およびルーター
- Precision Time Protocol(PTP)ベースのクロック用の高性能DCO
設計・開発
ソフトウェア／ツール
ソフトウェア／ツール
| Software title
|
Software type
|
会社名
|
|---|---|---|
| Renesas IC Toolbox (RICBox) Renesas IC Toolbox（RICBox）ソフトウェアプラットフォームは、ソフトウェアを実行するコンピュータに接続することで、評価キット上のルネサスデバイスをお客様が設定することを可能にします。
|
Software Package | ルネサス |
1件
|
||
ボード＆キット
モデル
ECADモデル
[製品選択]テーブル内の製品名をクリックするとSamacSysが提供する回路図シンボル、PCBフットプリント、3D CADモデルがご確認いただけます。 お探しのシンボルやモデルが見つからない場合、Webサイトから直接リクエストできます。
Processing table
| 1 | HCSL, LVCMOS, LVDS | 4 | CML, Crystal, HCSL, LVCMOS, LVDS, LVPECL | 8 | 7.0 x 7.0 x 1.09 | CABGA | Tray | サンプルを入手, | |
| 1 | HCSL, LVCMOS, LVDS | 4 | CML, Crystal, HCSL, LVCMOS, LVDS, LVPECL | 8 | 7.0 x 7.0 x 1.09 | CABGA | Tray | サンプルを入手, | |
| 1 | HCSL, LVCMOS, LVDS | 4 | CML, Crystal, HCSL, LVCMOS, LVDS, LVPECL | 8 | 7.0 x 7.0 x 1.09 | CABGA | Reel | ||
| 1 | HCSL, LVCMOS, LVDS | 4 | CML, Crystal, HCSL, LVCMOS, LVDS, LVPECL | 8 | 7.0 x 7.0 x 1.09 | CABGA | Reel |
Tips for Using This Parametric Table:
- Hide Filters button in header: Collapse or expands filters
- Column sort buttons in header: Sort Column alphabetically / numerically descending or ascending
- Reset button in header: Reset all filters to the page default
- Full Screen button in header: Expand the table to full screen view (user must close out of full screen before they can interact with rest of page)
- Export button in header: Export the filtered results of the table to an Excel document
- Filter parts search bar in header: Type to filter table results by part number
- Hide column button in column headers: Select to hide columns in table
- AND / OR toggle switches in header: Toggles the logic of this particular filter to be “AND” or “OR” logic for filtering results
- Multiselect checkboxes at beginning of each row in table: Select these checkboxes to compare products against each other
- Document icon next to product name in row: View the featured document for this product
- Chip icon next to the right of the document icon in row: View the block diagram for this product
- Cart icon to the right of the chip icon: Indicates that samples are available for this product
ビデオ&トレーニング
FemtoClock 3 Wireless Overview
FemtoClock™ 3 Wireless is an industry-leading, ultra-low phase noise synchronizer and jitter attenuator for 5G distribution units (DU), switches, and routers. RC38312 and RC38112 are designed for 5G and 5G-A BTS radio unit designs.
Video List
ニュース＆ブログ
| 次世代5G-Aワイヤレスおよび1.6Tbps有線クロックの要件を満たす | ブログ | 2024年10月8日 |
| Benefits of a Point-of-Use Clock for Jitter Optimization | ブログ | 2021年4月27日 |